--- /srv/rebuilderd/tmp/rebuilderd6meFpB/inputs/libd3dadapter9-mesa_25.0.7-2+deb13u1_armel.deb +++ /srv/rebuilderd/tmp/rebuilderd6meFpB/out/libd3dadapter9-mesa_25.0.7-2+deb13u1_armel.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2026-06-19 19:20:06.000000 debian-binary │ -rw-r--r-- 0 0 0 1056 2026-06-19 19:20:06.000000 control.tar.xz │ --rw-r--r-- 0 0 0 4743680 2026-06-19 19:20:06.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 4743864 2026-06-19 19:20:06.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/lib/arm-linux-gnueabi/d3d/d3dadapter9.so.1.0.0 │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,16 +1,16 @@ │ │ │ │ │ │ │ │ Elf file type is DYN (Shared object file) │ │ │ │ Entry point 0x0 │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x149ac0c 0x0149ac0c 0x0149ac0c 0x04208 0x04208 R 0x4 │ │ │ │ - LOAD 0x000000 0x00000000 0x00000000 0x149ee18 0x149ee18 R E 0x10000 │ │ │ │ + ARM_EXIDX 0x149ac2c 0x0149ac2c 0x0149ac2c 0x04208 0x04208 R 0x4 │ │ │ │ + LOAD 0x000000 0x00000000 0x00000000 0x149ee38 0x149ee38 R E 0x10000 │ │ │ │ LOAD 0x14aaf74 0x014aaf74 0x014aaf74 0x7953a 0x22e8b4 RW 0x10000 │ │ │ │ DYNAMIC 0x150fea0 0x0150fea0 0x0150fea0 0x00160 0x00160 RW 0x4 │ │ │ │ NOTE 0x000134 0x00000134 0x00000134 0x00024 0x00024 R 0x4 │ │ │ │ TLS 0x14aaf74 0x014aaf74 0x014aaf74 0x00000 0x0000c R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x14aaf74 0x014aaf74 0x014aaf74 0x6508c 0x6508c R 0x1 │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -9,20 +9,20 @@ │ │ │ │ [ 4] .dynstr STRTAB 000033a8 0033a8 004dbd 00 A 0 0 1 │ │ │ │ [ 5] .gnu.version VERSYM 00008166 008166 000646 02 A 3 0 2 │ │ │ │ [ 6] .gnu.version_r VERNEED 000087ac 0087ac 0002e0 00 A 4 9 4 │ │ │ │ [ 7] .rel.dyn REL 00008a8c 008a8c 02fc50 08 A 3 0 4 │ │ │ │ [ 8] .rel.plt REL 000386dc 0386dc 001740 08 AI 3 22 4 │ │ │ │ [ 9] .init PROGBITS 00039e1c 039e1c 00000c 00 AX 0 0 4 │ │ │ │ [10] .plt PROGBITS 00039e28 039e28 0022fc 04 AX 0 0 4 │ │ │ │ - [11] .text PROGBITS 0003c130 03c130 ce2ee0 00 AX 0 0 16 │ │ │ │ - [12] .fini PROGBITS 00d1f010 d1f010 000008 00 AX 0 0 4 │ │ │ │ - [13] .rodata PROGBITS 00d1f020 d1f020 777a45 00 A 0 0 16 │ │ │ │ - [14] .ARM.extab PROGBITS 01496a68 1496a68 0041a2 00 A 0 0 4 │ │ │ │ - [15] .ARM.exidx ARM_EXIDX 0149ac0c 149ac0c 004208 00 AL 11 0 4 │ │ │ │ - [16] .eh_frame PROGBITS 0149ee14 149ee14 000004 00 A 0 0 4 │ │ │ │ + [11] .text PROGBITS 0003c130 03c130 ce2f00 00 AX 0 0 16 │ │ │ │ + [12] .fini PROGBITS 00d1f030 d1f030 000008 00 AX 0 0 4 │ │ │ │ + [13] .rodata PROGBITS 00d1f040 d1f040 777a45 00 A 0 0 16 │ │ │ │ + [14] .ARM.extab PROGBITS 01496a88 1496a88 0041a2 00 A 0 0 4 │ │ │ │ + [15] .ARM.exidx ARM_EXIDX 0149ac2c 149ac2c 004208 00 AL 11 0 4 │ │ │ │ + [16] .eh_frame PROGBITS 0149ee34 149ee34 000004 00 A 0 0 4 │ │ │ │ [17] .tbss NOBITS 014aaf74 14aaf74 00000c 00 WAT 0 0 4 │ │ │ │ [18] .init_array INIT_ARRAY 014aaf74 14aaf74 000038 04 WA 0 0 4 │ │ │ │ [19] .fini_array FINI_ARRAY 014aafac 14aafac 000004 04 WA 0 0 4 │ │ │ │ [20] .data.rel.ro PROGBITS 014aafb0 14aafb0 064ef0 00 WA 0 0 8 │ │ │ │ [21] .dynamic DYNAMIC 0150fea0 150fea0 000160 08 WA 4 0 4 │ │ │ │ [22] .got PROGBITS 01510000 1510000 001a60 04 WA 0 0 4 │ │ │ │ [23] .data PROGBITS 01511a60 1511a60 012a4e 00 WA 0 0 8 │ │ │ ├── readelf --wide --dynamic {} │ │ │ │ @@ -13,15 +13,15 @@ │ │ │ │ 0x00000001 (NEEDED) Shared library: [libstdc++.so.6] │ │ │ │ 0x00000001 (NEEDED) Shared library: [libm.so.6] │ │ │ │ 0x00000001 (NEEDED) Shared library: [libgcc_s.so.1] │ │ │ │ 0x00000001 (NEEDED) Shared library: [libc.so.6] │ │ │ │ 0x00000001 (NEEDED) Shared library: [ld-linux.so.3] │ │ │ │ 0x0000000e (SONAME) Library soname: [d3dadapter9.so.1] │ │ │ │ 0x0000000c (INIT) 0x39e1c │ │ │ │ - 0x0000000d (FINI) 0xd1f010 │ │ │ │ + 0x0000000d (FINI) 0xd1f030 │ │ │ │ 0x00000019 (INIT_ARRAY) 0x14aaf74 │ │ │ │ 0x0000001b (INIT_ARRAYSZ) 56 (bytes) │ │ │ │ 0x0000001a (FINI_ARRAY) 0x14aafac │ │ │ │ 0x0000001c (FINI_ARRAYSZ) 4 (bytes) │ │ │ │ 0x6ffffef5 (GNU_HASH) 0x158 │ │ │ │ 0x00000005 (STRTAB) 0x33a8 │ │ │ │ 0x00000006 (SYMTAB) 0x178 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,4 +1,4 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 5ec1a00b1509b9010af9eec680a9d56ada9ecef5 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 840d6e71040a5d39771e7b0970b61002a38ccf95 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -692,24 +692,24 @@ │ │ │ │ GLIBC_2.38 │ │ │ │ LLVM_19.1 │ │ │ │ GLIBC_2.29 │ │ │ │ 43333333VUUUUUUU │ │ │ │ 43333333VUUUUUUU │ │ │ │ 43333333VUUUUUUU │ │ │ │ 43333333VUUUUUUU │ │ │ │ -DF24GRGBUYVYRGBGq │ │ │ │ +DF24GRGBUYVYRGBG │ │ │ │ RESZATOC │ │ │ │ NULLDXT4 │ │ │ │ GET4GET1 │ │ │ │ CNULLd70 │ │ │ │ GET4GET1 │ │ │ │ DF24GRGBUYVYRGBG │ │ │ │ DXT3DXT4h │ │ │ │ GRGBUYVYRGBG │ │ │ │ -DF24GRGBUYVYRGBG@ │ │ │ │ +DF24GRGBUYVYRGBG` │ │ │ │ DF24GRGBUYVYRGBG │ │ │ │ YUY2DXT3 │ │ │ │ DXT4NULL1 │ │ │ │ DXT3DXT4 │ │ │ │ DF24GRGBUYVYRGBG │ │ │ │ GRGBUYVYRGBG │ │ │ │ DXT3DXT4YUY21 │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -67,17 +67,17 @@ │ │ │ │ beq 3c238 │ │ │ │ ldr r4, [r0] │ │ │ │ mov r1, #12 │ │ │ │ bl 3b1bc │ │ │ │ mov r0, r4 │ │ │ │ b 3c21c │ │ │ │ add r0, r5, #60 @ 0x3c │ │ │ │ - bl cad19c │ │ │ │ + bl cad1bc │ │ │ │ mov r0, r5 │ │ │ │ - bl c810d8 │ │ │ │ + bl c810f8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr ip, [pc, #824] @ 3c59c │ │ │ │ ldr r2, [pc, #824] @ 3c5a0 │ │ │ │ @@ -145,15 +145,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ ldr fp, [r4, #-8] │ │ │ │ bne 3c2d0 │ │ │ │ ldr r1, [pc, #596] @ 3c5c0 │ │ │ │ mov r2, fp │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #12 │ │ │ │ - bl 494460 │ │ │ │ + bl 494480 │ │ │ │ ldr r5, [sp, #16] │ │ │ │ cmp r5, #0 │ │ │ │ beq 3c340 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b 3c2ec │ │ │ │ ldr r3, [pc, #560] @ 3c5c4 │ │ │ │ ldr r2, [pc, #560] @ 3c5c8 │ │ │ │ @@ -219,15 +219,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ ldr fp, [r4, #-8] │ │ │ │ bne 3c3fc │ │ │ │ ldr r1, [pc, #340] @ 3c5e8 │ │ │ │ mov r2, fp │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #20 │ │ │ │ - bl 4943b4 │ │ │ │ + bl 4943d4 │ │ │ │ ldr r6, [sp, #24] │ │ │ │ cmp r6, #0 │ │ │ │ beq 3c468 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ b 3c418 │ │ │ │ ldr r2, [pc, #304] @ 3c5ec │ │ │ │ ldr r3, [pc, #228] @ 3c5a4 │ │ │ │ @@ -258,54 +258,54 @@ │ │ │ │ cmp fp, r5 │ │ │ │ movge r5, #0 │ │ │ │ movlt r5, #1 │ │ │ │ b 3c430 │ │ │ │ ldr r3, [pc, #200] @ 3c5fc │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ - bl 494894 │ │ │ │ + bl 4948b4 │ │ │ │ ldr r2, [pc, #188] @ 3c600 │ │ │ │ ldr r3, [pc, #92] @ 3c5a4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ beq 3c598 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [pc, #152] @ 3c604 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ - bl 494a50 │ │ │ │ + bl 494a70 │ │ │ │ ldr r2, [pc, #140] @ 3c608 │ │ │ │ ldr r3, [pc, #36] @ 3c5a4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 3c560 │ │ │ │ bl 3a49c <__cxa_end_cleanup@plt> │ │ │ │ @ instruction: 0x014d3d90 │ │ │ │ cmpeq r0, ip, lsr r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - rsceq fp, r8, ip, lsr #21 │ │ │ │ + rsceq fp, r8, ip, asr #21 │ │ │ │ cmpeq r0, r0, lsr #10 │ │ │ │ cmpeq sp, r0, asr sp │ │ │ │ cmpeq r0, r0, lsl #10 │ │ │ │ cmpeq r0, r0, ror #9 │ │ │ │ cmpeq r0, r4, ror #8 │ │ │ │ cmpeq r0, r8, asr #8 │ │ │ │ andeq r1, r0, ip, lsr #13 │ │ │ │ strheq r5, [sp, #-104] @ 0xffffff98 │ │ │ │ cmpeq r0, r0, lsl r4 │ │ │ │ cmpeq r0, r0, ror #7 │ │ │ │ - strdeq fp, [r8], #112 @ 0x70 @ │ │ │ │ + rsceq fp, r8, r0, lsl r8 │ │ │ │ cmpeq r0, ip, asr #7 │ │ │ │ ldrheq sp, [r0, #-60] @ 0xffffffc4 │ │ │ │ @ instruction: 0x0150d39c │ │ │ │ cmpeq r0, r4, lsr #6 │ │ │ │ cmpeq r0, r8, lsl #6 │ │ │ │ cmpeq sp, ip, lsr fp │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ @@ -319,15 +319,15 @@ │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [pc, #60] @ 3c660 │ │ │ │ sub sp, sp, #12 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 4997e8 │ │ │ │ + bl 499808 │ │ │ │ ldr r5, [pc, #44] @ 3c664 │ │ │ │ ldr r3, [pc, #44] @ 3c668 │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ ldr r2, [pc, #36] @ 3c66c │ │ │ │ mov r0, r4 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -359,84 +359,84 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, fp │ │ │ │ mov r0, ip │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #300] @ 0x12c │ │ │ │ mov r3, #0 │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r1, [pc, #1356] @ 3cc24 │ │ │ │ add r3, sp, #136 @ 0x88 │ │ │ │ add r2, sp, #56 @ 0x38 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #85 @ 0x55 │ │ │ │ str r2, [sp, #28] │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r1, [pc, #1320] @ 3cc28 │ │ │ │ add r3, sp, #164 @ 0xa4 │ │ │ │ add r2, sp, #60 @ 0x3c │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #16] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #88 @ 0x58 │ │ │ │ str r2, [sp, #32] │ │ │ │ str r3, [sp, #160] @ 0xa0 │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r1, [pc, #1284] @ 3cc2c │ │ │ │ add r3, sp, #192 @ 0xc0 │ │ │ │ add r9, sp, #72 @ 0x48 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #20] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #84 @ 0x54 │ │ │ │ mov r2, r9 │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r1, [pc, #1248] @ 3cc30 │ │ │ │ add r3, sp, #220 @ 0xdc │ │ │ │ add r8, sp, #80 @ 0x50 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #24] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #82 @ 0x52 │ │ │ │ mov r2, r8 │ │ │ │ str r3, [sp, #216] @ 0xd8 │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r1, [pc, #1212] @ 3cc34 │ │ │ │ add r3, sp, #248 @ 0xf8 │ │ │ │ add r6, sp, #88 @ 0x58 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #83 @ 0x53 │ │ │ │ mov r2, r6 │ │ │ │ str r3, [sp, #244] @ 0xf4 │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r1, [pc, #1176] @ 3cc38 │ │ │ │ add r5, sp, #96 @ 0x60 │ │ │ │ mov r3, #81 @ 0x51 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r5 │ │ │ │ add r0, sp, #276 @ 0x114 │ │ │ │ str r3, [sp, #272] @ 0x110 │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ mov r3, #7 │ │ │ │ ldr r0, [pc, #1144] @ 3cc3c │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ add r4, sp, #104 @ 0x68 │ │ │ │ add r3, sp, #64 @ 0x40 │ │ │ │ str r5, [sp] │ │ │ │ str r4, [sp, #64] @ 0x40 │ │ │ │ add r0, pc, r0 │ │ │ │ ldm r3, {r1, r2} │ │ │ │ mov r3, r6 │ │ │ │ - bl 4a0e34 │ │ │ │ + bl 4a0e54 │ │ │ │ add sl, sp, #300 @ 0x12c │ │ │ │ sub sl, sl, #28 │ │ │ │ ldr r0, [sl, #4] │ │ │ │ add r3, sl, #12 │ │ │ │ cmp r0, r3 │ │ │ │ beq 3c808 │ │ │ │ ldr r1, [sl, #12] │ │ │ │ @@ -455,59 +455,59 @@ │ │ │ │ bl 3ab74 <__aeabi_atexit@plt> │ │ │ │ ldr r1, [pc, #1040] @ 3cc4c │ │ │ │ mov r3, #0 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r1, [pc, #1016] @ 3cc50 │ │ │ │ mov r3, #1 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r1, [pc, #992] @ 3cc54 │ │ │ │ mov r3, #3 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [sp, #160] @ 0xa0 │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r1, [pc, #968] @ 3cc58 │ │ │ │ mov r3, #2 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r8 │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r1, [pc, #944] @ 3cc5c │ │ │ │ mov r3, #4 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r6 │ │ │ │ str r3, [sp, #216] @ 0xd8 │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r1, [pc, #920] @ 3cc60 │ │ │ │ mov r3, #5 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r5 │ │ │ │ str r3, [sp, #244] @ 0xf4 │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r0, [pc, #896] @ 3cc64 │ │ │ │ mov r3, #6 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ str r4, [sp, #72] @ 0x48 │ │ │ │ str r5, [sp] │ │ │ │ add r0, pc, r0 │ │ │ │ ldm r9, {r1, r2} │ │ │ │ mov r3, r6 │ │ │ │ - bl 4a10a4 │ │ │ │ + bl 4a10c4 │ │ │ │ add r9, sp, #272 @ 0x110 │ │ │ │ sub r9, r9, #28 │ │ │ │ ldr r0, [r9, #4] │ │ │ │ add r3, r9, #12 │ │ │ │ cmp r0, r3 │ │ │ │ beq 3c924 │ │ │ │ ldr r1, [r9, #12] │ │ │ │ @@ -568,42 +568,42 @@ │ │ │ │ bl 3ab74 <__aeabi_atexit@plt> │ │ │ │ mov r3, #8 │ │ │ │ mov r0, sl │ │ │ │ str r9, [sp, #80] @ 0x50 │ │ │ │ str fp, [sp, #84] @ 0x54 │ │ │ │ ldm r8, {r1, r2} │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ - bl 49c1b4 │ │ │ │ + bl 49c1d4 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ bl 3ab74 <__aeabi_atexit@plt> │ │ │ │ ldr r0, [pc, #608] @ 3cc8c │ │ │ │ mov r3, #5 │ │ │ │ add r0, pc, r0 │ │ │ │ str r9, [sp, #88] @ 0x58 │ │ │ │ str fp, [sp, #92] @ 0x5c │ │ │ │ ldm r6, {r1, r2} │ │ │ │ mov r6, r0 │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ - bl 49c1b4 │ │ │ │ + bl 49c1d4 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ bl 3ab74 <__aeabi_atexit@plt> │ │ │ │ ldr r6, [pc, #560] @ 3cc90 │ │ │ │ ldr r3, [pc, #560] @ 3cc94 │ │ │ │ mov r2, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r6, pc, r6 │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ str r2, [sp, #100] @ 0x64 │ │ │ │ mov r0, r6 │ │ │ │ ldm r5, {r1, r2} │ │ │ │ - bl 49c1b4 │ │ │ │ + bl 49c1d4 │ │ │ │ ldr r2, [pc, #528] @ 3cc98 │ │ │ │ ldr r3, [pc, #396] @ 3cc18 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #300] @ 0x12c │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -699,45 +699,45 @@ │ │ │ │ b 3cb74 │ │ │ │ sub r5, r5, #28 │ │ │ │ add r0, r5, #4 │ │ │ │ bl 3ab50 , std::allocator >::_M_dispose()@plt> │ │ │ │ b 3cb80 │ │ │ │ cmpeq sp, r4, ror #18 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - smullseq r3, sp, r0, r0 │ │ │ │ + ldrheq r3, [sp], #0 │ │ │ │ cmpeq sp, ip, lsr r9 │ │ │ │ - sbceq sl, lr, r8, asr sl │ │ │ │ - sbcseq r3, sp, r8, asr r0 │ │ │ │ - ldrsheq pc, [ip], #168 @ 0xa8 @ │ │ │ │ - ldrheq r2, [sp], #244 @ 0xf4 │ │ │ │ - smullseq r2, sp, ip, pc @ │ │ │ │ - sbcseq r2, sp, ip, asr pc │ │ │ │ + sbceq sl, lr, r8, ror sl │ │ │ │ + sbcseq r3, sp, r8, ror r0 │ │ │ │ + sbcseq pc, ip, r8, lsl fp @ │ │ │ │ + ldrsbeq r2, [sp], #244 @ 0xf4 │ │ │ │ + ldrheq r2, [sp], #252 @ 0xfc │ │ │ │ + sbcseq r2, sp, ip, ror pc │ │ │ │ cmpeq r0, r4, ror #2 │ │ │ │ andeq r1, r0, ip, asr #16 │ │ │ │ cmpeq sp, r4, lsr r2 │ │ │ │ cmpeq r0, r0, lsl r1 │ │ │ │ - ldrsheq pc, [ip], #148 @ 0x94 @ │ │ │ │ - sbcseq pc, ip, r0, ror #19 │ │ │ │ - sbcseq pc, ip, ip, asr #19 │ │ │ │ - ldrheq pc, [ip], #156 @ 0x9c @ │ │ │ │ - sbcseq pc, ip, r8, lsr #19 │ │ │ │ - smullseq pc, ip, r4, r9 @ │ │ │ │ + sbcseq pc, ip, r4, lsl sl @ │ │ │ │ + sbcseq pc, ip, r0, lsl #20 │ │ │ │ + sbcseq pc, ip, ip, ror #19 │ │ │ │ + ldrsbeq pc, [ip], #156 @ 0x9c @ │ │ │ │ + sbcseq pc, ip, r8, asr #19 │ │ │ │ + ldrheq pc, [ip], #148 @ 0x94 @ │ │ │ │ cmpeq r0, r0, lsr r0 │ │ │ │ andeq r1, r0, r4, ror r8 │ │ │ │ cmpeq sp, ip, lsl r1 │ │ │ │ ldrsbeq ip, [r0, #-248] @ 0xffffff08 │ │ │ │ cmpeq r0, ip, lsr #31 │ │ │ │ muleq r0, r4, r3 │ │ │ │ cmpeq r0, ip, asr pc │ │ │ │ cmpeq r0, r8, lsl pc │ │ │ │ andeq r1, r0, r0, lsl #19 │ │ │ │ ldrsbeq ip, [r0, #-228] @ 0xffffff1c │ │ │ │ cmpeq r0, ip, ror lr │ │ │ │ cmpeq r0, r8, lsr #28 │ │ │ │ - rsceq ip, r8, r0, lsr #1 │ │ │ │ + rsceq ip, r8, r0, asr #1 │ │ │ │ cmpeq sp, r0, ror r5 │ │ │ │ cmpeq sp, r0, lsr #10 │ │ │ │ cmpeq sp, r8, ror #8 │ │ │ │ b 3c670 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -755,37 +755,37 @@ │ │ │ │ ldr r8, [pc, #1064] @ 3d110 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r7 │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #164] @ 0xa4 │ │ │ │ mov r3, #0 │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r1, [pc, #1036] @ 3d114 │ │ │ │ add r4, sp, #80 @ 0x50 │ │ │ │ mov r3, #0 │ │ │ │ add r2, sp, #36 @ 0x24 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r1, [pc, #1008] @ 3d118 │ │ │ │ mov r3, #1 │ │ │ │ add r2, sp, #32 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #108 @ 0x6c │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r1, [pc, #984] @ 3d11c │ │ │ │ mov r3, #2 │ │ │ │ add r2, sp, #28 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #136 @ 0x88 │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ - bl 4a0cfc │ │ │ │ + bl 4a0d1c │ │ │ │ ldr r2, [pc, #960] @ 3d120 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [pc, #952] @ 3d124 │ │ │ │ add r0, r2, #4 │ │ │ │ ldr r9, [pc, #948] @ 3d128 │ │ │ │ str r3, [sp, #160] @ 0xa0 │ │ │ │ @@ -824,15 +824,15 @@ │ │ │ │ subeq r3, r6, r5 │ │ │ │ cmpeq r3, #0 │ │ │ │ blt 3cfd4 │ │ │ │ mov r3, r5 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r9 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ - bl 4a725c │ │ │ │ + bl 4a727c │ │ │ │ ldr r8, [sp, #48] @ 0x30 │ │ │ │ cmp r8, #0 │ │ │ │ beq 3ceb4 │ │ │ │ add r6, r9, #4 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ sub r6, r8, r6 │ │ │ │ clz r6, r6 │ │ │ │ @@ -1004,30 +1004,30 @@ │ │ │ │ ldr r7, [sp, #16] │ │ │ │ b 3d0d0 │ │ │ │ bl 3bcfc <__cxa_end_catch@plt> │ │ │ │ ldr r3, [pc, #120] @ 3d150 │ │ │ │ mov r5, #4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ - bl 4a74a0 │ │ │ │ + bl 4a74c0 │ │ │ │ add r4, sp, #164 @ 0xa4 │ │ │ │ sub r4, r4, #28 │ │ │ │ mov r0, r4 │ │ │ │ bl 3ab50 , std::allocator >::_M_dispose()@plt> │ │ │ │ subs r5, r5, #1 │ │ │ │ beq 3d080 │ │ │ │ b 3d0e8 │ │ │ │ bl 3a49c <__cxa_end_cleanup@plt> │ │ │ │ cmpeq sp, r8, lsr #6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r6, r2, r0, asr #30 │ │ │ │ + sbcseq r6, r2, r0, ror #30 │ │ │ │ cmpeq sp, ip, lsl #6 │ │ │ │ + sbcseq pc, ip, r0, ror #13 │ │ │ │ + ldrsbeq pc, [ip], #96 @ 0x60 @ │ │ │ │ sbcseq pc, ip, r0, asr #13 │ │ │ │ - ldrheq pc, [ip], #96 @ 0x60 @ │ │ │ │ - sbcseq pc, ip, r0, lsr #13 │ │ │ │ ldrsheq ip, [r0, #-176] @ 0xffffff50 │ │ │ │ ldrsbeq ip, [r0, #-184] @ 0xffffff48 │ │ │ │ ldrheq ip, [r0, #-184] @ 0xffffff48 │ │ │ │ @ instruction: 0x0150cb90 │ │ │ │ cmpeq r0, r8, lsl #21 │ │ │ │ smlaltbeq r3, sp, r4, r0 │ │ │ │ andeq r0, r0, ip, lsr #24 │ │ │ │ @@ -1107,15 +1107,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ ldr fp, [r4, #-8] │ │ │ │ bne 3d1d8 │ │ │ │ ldr r1, [pc, #596] @ 3d4c8 │ │ │ │ mov r2, fp │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #12 │ │ │ │ - bl 4a83f4 │ │ │ │ + bl 4a8414 │ │ │ │ ldr r5, [sp, #16] │ │ │ │ cmp r5, #0 │ │ │ │ beq 3d248 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b 3d1f4 │ │ │ │ ldr r3, [pc, #560] @ 3d4cc │ │ │ │ ldr r2, [pc, #560] @ 3d4d0 │ │ │ │ @@ -1181,15 +1181,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ ldr fp, [r4, #-8] │ │ │ │ bne 3d304 │ │ │ │ ldr r1, [pc, #340] @ 3d4f0 │ │ │ │ mov r2, fp │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, sp, #20 │ │ │ │ - bl 4a8348 │ │ │ │ + bl 4a8368 │ │ │ │ ldr r6, [sp, #24] │ │ │ │ cmp r6, #0 │ │ │ │ beq 3d370 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ b 3d320 │ │ │ │ ldr r2, [pc, #304] @ 3d4f4 │ │ │ │ ldr r3, [pc, #228] @ 3d4ac │ │ │ │ @@ -1220,29 +1220,29 @@ │ │ │ │ cmp fp, r5 │ │ │ │ movge r5, #0 │ │ │ │ movlt r5, #1 │ │ │ │ b 3d338 │ │ │ │ ldr r3, [pc, #200] @ 3d504 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ - bl 4a8524 │ │ │ │ + bl 4a8544 │ │ │ │ ldr r2, [pc, #188] @ 3d508 │ │ │ │ ldr r3, [pc, #92] @ 3d4ac │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ beq 3d4a0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [pc, #152] @ 3d50c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ - bl 4a86e0 │ │ │ │ + bl 4a8700 │ │ │ │ ldr r2, [pc, #140] @ 3d510 │ │ │ │ ldr r3, [pc, #36] @ 3d4ac │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -1349,15 +1349,15 @@ │ │ │ │ ldr r0, [pc, #20] @ 3d644 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3b7a4 │ │ │ │ smlalbteq r2, sp, ip, sl │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq sp, ip, asr sl │ │ │ │ strdeq r2, [sp, #-144] @ 0xffffff70 │ │ │ │ - sbcseq lr, ip, ip, asr #23 │ │ │ │ + sbcseq lr, ip, ip, ror #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3288] @ 0xcd8 │ │ │ │ ldr ip, [pc, #1288] @ 3db68 │ │ │ │ ldr r2, [pc, #1288] @ 3db6c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -1537,15 +1537,15 @@ │ │ │ │ add r5, sp, #32 │ │ │ │ add r2, sp, #24 │ │ │ │ str r3, [sp, #28] │ │ │ │ str r5, [sp, #24] │ │ │ │ add r3, sp, #16 │ │ │ │ ldm r2, {r1, r2} │ │ │ │ add r0, pc, r0 │ │ │ │ - bl 4b346c │ │ │ │ + bl 4b348c │ │ │ │ add r4, sp, #760 @ 0x2f8 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ add r3, r4, #12 │ │ │ │ cmp r0, r3 │ │ │ │ beq 3d958 │ │ │ │ ldr r1, [r4, #12] │ │ │ │ add r1, r1, #1 │ │ │ │ @@ -1680,42 +1680,42 @@ │ │ │ │ add r5, sp, #32 │ │ │ │ b 3da10 │ │ │ │ mov r3, #26 │ │ │ │ add r5, sp, #32 │ │ │ │ b 3da10 │ │ │ │ @ instruction: 0x014d2998 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq pc, pc, r0, asr #15 │ │ │ │ + sbceq pc, pc, r0, ror #15 │ │ │ │ cmpeq sp, r8, ror r9 │ │ │ │ - smullseq pc, ip, ip, r0 @ │ │ │ │ - smullseq pc, ip, r8, r0 @ │ │ │ │ + ldrheq pc, [ip], #12 @ │ │ │ │ + ldrheq pc, [ip], #8 @ │ │ │ │ + ldrheq pc, [ip], #8 @ │ │ │ │ + sbcseq pc, ip, r8, lsr #1 │ │ │ │ + sbcseq pc, ip, r0, lsr #1 │ │ │ │ smullseq pc, ip, r8, r0 @ │ │ │ │ - sbcseq pc, ip, r8, lsl #1 │ │ │ │ - sbcseq pc, ip, r0, lsl #1 │ │ │ │ - sbcseq pc, ip, r8, ror r0 @ │ │ │ │ - sbcseq pc, ip, r4, ror r0 @ │ │ │ │ - sbcseq pc, ip, ip, rrx │ │ │ │ - sbcseq pc, ip, r4, rrx │ │ │ │ - strheq r2, [pc], #248 @ │ │ │ │ - sbceq r9, lr, r4, asr #22 │ │ │ │ - sbcseq pc, ip, ip, lsr #32 │ │ │ │ - sbcseq pc, ip, r0, lsr #32 │ │ │ │ - sbcseq pc, ip, r4, lsl r0 @ │ │ │ │ - sbcseq pc, ip, r8 │ │ │ │ - ldrdeq r9, [lr], #168 @ 0xa8 │ │ │ │ - sbcseq lr, ip, r4, ror #31 │ │ │ │ - sbceq r9, lr, r8, ror sl │ │ │ │ - sbcseq lr, ip, r0, asr #31 │ │ │ │ - ldrheq lr, [ip], #244 @ 0xf4 │ │ │ │ - sbceq r9, lr, ip, lsr sl │ │ │ │ + smullseq pc, ip, r4, r0 @ │ │ │ │ + sbcseq pc, ip, ip, lsl #1 │ │ │ │ + sbcseq pc, ip, r4, lsl #1 │ │ │ │ + ldrdeq r2, [pc], #248 @ │ │ │ │ + sbceq r9, lr, r4, ror #22 │ │ │ │ + sbcseq pc, ip, ip, asr #32 │ │ │ │ + sbcseq pc, ip, r0, asr #32 │ │ │ │ + sbcseq pc, ip, r4, lsr r0 @ │ │ │ │ + sbcseq pc, ip, r8, lsr #32 │ │ │ │ + strdeq r9, [lr], #168 @ 0xa8 │ │ │ │ + sbcseq pc, ip, r4 │ │ │ │ + smulleq r9, lr, r8, sl │ │ │ │ + sbcseq lr, ip, r0, ror #31 │ │ │ │ + ldrsbeq lr, [ip], #244 @ 0xf4 │ │ │ │ + sbceq r9, lr, ip, asr sl │ │ │ │ + ldrheq lr, [ip], #240 @ 0xf0 │ │ │ │ + sbcseq lr, ip, r4, lsr #31 │ │ │ │ + smullseq lr, ip, ip, pc @ │ │ │ │ smullseq lr, ip, r0, pc @ │ │ │ │ - sbcseq lr, ip, r4, lsl #31 │ │ │ │ - sbcseq lr, ip, ip, ror pc │ │ │ │ - sbcseq lr, ip, r0, ror pc │ │ │ │ - sbcseq lr, ip, r8, ror #30 │ │ │ │ + sbcseq lr, ip, r8, lsl #31 │ │ │ │ cmpeq r0, r8, rrx │ │ │ │ smlalbbeq r2, sp, ip, r6 │ │ │ │ muleq r0, r8, lr │ │ │ │ smlalbteq r4, sp, r0, r0 │ │ │ │ ldrsheq fp, [r0, #-252] @ 0xffffff04 │ │ │ │ cmpeq sp, r8, lsr #12 │ │ │ │ b 3d648 │ │ │ │ @@ -2771,256 +2771,256 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [sp, #1364] @ 0x554 │ │ │ │ ldr r2, [pc, #560] @ 3eea0 │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [sp, #1376] @ 0x560 │ │ │ │ b 3f068 │ │ │ │ svcne 0x001f1f00 │ │ │ │ - smullseq r2, sp, r8, r0 │ │ │ │ + ldrheq r2, [sp], #8 │ │ │ │ cmpeq sp, r0, lsr r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ mrseq r0, (UNDEF: 17) │ │ │ │ - smullseq r2, sp, r8, r2 │ │ │ │ - sbcseq lr, r5, ip, asr r0 │ │ │ │ - sbcseq r2, sp, r0, ror r2 │ │ │ │ + ldrheq r2, [sp], #40 @ 0x28 │ │ │ │ + sbcseq lr, r5, ip, ror r0 │ │ │ │ + smullseq r2, sp, r0, r2 │ │ │ │ svceq 0x000f0f00 │ │ │ │ - sbcseq r2, sp, r4, asr #4 │ │ │ │ - sbcseq r2, sp, r4, lsl #13 │ │ │ │ - sbcseq r2, sp, r0, ror #12 │ │ │ │ + sbcseq r2, sp, r4, ror #4 │ │ │ │ + sbcseq r2, sp, r4, lsr #13 │ │ │ │ + sbcseq r2, sp, r0, lsl #13 │ │ │ │ svcne 0x001f1f01 │ │ │ │ svceq 0x000f0f01 │ │ │ │ svcne 0x001f1f31 │ │ │ │ - sbcseq r2, sp, ip, ror #6 │ │ │ │ - sbceq r9, lr, r8, ror #5 │ │ │ │ - ldrheq r2, [sp], #88 @ 0x58 │ │ │ │ - sbcseq r2, sp, r4, lsl r1 │ │ │ │ - ldrheq r2, [sp], #60 @ 0x3c │ │ │ │ + sbcseq r2, sp, ip, lsl #7 │ │ │ │ + sbceq r9, lr, r8, lsl #6 │ │ │ │ + ldrsbeq r2, [sp], #88 @ 0x58 │ │ │ │ + sbcseq r2, sp, r4, lsr r1 │ │ │ │ + ldrsbeq r2, [sp], #60 @ 0x3c │ │ │ │ andsne r1, r0, r1, lsr r0 │ │ │ │ - sbceq r9, lr, ip, ror #2 │ │ │ │ - sbcseq r2, sp, r8, lsr r5 │ │ │ │ - sbceq pc, pc, r4, lsr #7 │ │ │ │ - sbcseq r1, sp, ip, asr #27 │ │ │ │ + sbceq r9, lr, ip, lsl #3 │ │ │ │ + sbcseq r2, sp, r8, asr r5 │ │ │ │ + sbceq pc, pc, r4, asr #7 │ │ │ │ + sbcseq r1, sp, ip, ror #27 │ │ │ │ svceq 0x000f0f11 │ │ │ │ svceq 0x00101011 │ │ │ │ andsne r1, r0, r1, lsl r0 │ │ │ │ svceq 0x000f0f21 │ │ │ │ svcne 0x001f1f71 │ │ │ │ - ldrsheq r1, [sp], #244 @ 0xf4 │ │ │ │ - sbcseq r2, sp, ip, lsl #3 │ │ │ │ - sbcseq r2, sp, r4, asr #4 │ │ │ │ - sbcseq r2, sp, r4, asr #4 │ │ │ │ - sbcseq r2, sp, ip, lsr r3 │ │ │ │ + sbcseq r2, sp, r4, lsl r0 │ │ │ │ + sbcseq r2, sp, ip, lsr #3 │ │ │ │ + sbcseq r2, sp, r4, ror #4 │ │ │ │ + sbcseq r2, sp, r4, ror #4 │ │ │ │ + sbcseq r2, sp, ip, asr r3 │ │ │ │ + ldrheq r2, [sp], #24 │ │ │ │ + sbcseq r2, sp, r8, asr #6 │ │ │ │ smullseq r2, sp, r8, r1 │ │ │ │ - sbcseq r2, sp, r8, lsr #6 │ │ │ │ - sbcseq r2, sp, r8, ror r1 │ │ │ │ svceq 0x000f0f51 │ │ │ │ - sbcseq r1, sp, r8, lsr ip │ │ │ │ - sbcseq r2, sp, r8, asr #4 │ │ │ │ - sbcseq r2, sp, r0, lsr #4 │ │ │ │ - sbcseq r2, sp, ip, rrx │ │ │ │ - sbcseq r2, sp, ip, lsl #4 │ │ │ │ - sbcseq r2, sp, ip, asr #6 │ │ │ │ - sbcseq r2, sp, ip, asr #6 │ │ │ │ - sbcseq r2, sp, r4, asr #6 │ │ │ │ + sbcseq r1, sp, r8, asr ip │ │ │ │ + sbcseq r2, sp, r8, ror #4 │ │ │ │ + sbcseq r2, sp, r0, asr #4 │ │ │ │ + sbcseq r2, sp, ip, lsl #1 │ │ │ │ + sbcseq r2, sp, ip, lsr #4 │ │ │ │ + sbcseq r2, sp, ip, ror #6 │ │ │ │ + sbcseq r2, sp, ip, ror #6 │ │ │ │ + sbcseq r2, sp, r4, ror #6 │ │ │ │ andsne r1, r0, r1, lsr #32 │ │ │ │ svcne 0x001f1f11 │ │ │ │ cmpeq sp, ip, lsr lr │ │ │ │ svceq 0x000f0f31 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ - sbcseq r2, sp, r8, ror #3 │ │ │ │ - sbcseq r1, sp, r8, lsl lr │ │ │ │ - sbceq pc, pc, r4, ror r0 @ │ │ │ │ - smullseq r2, sp, r0, r0 │ │ │ │ - ldrsbeq r1, [sp], #248 @ 0xf8 │ │ │ │ - sbcseq r2, sp, ip │ │ │ │ - sbceq r8, lr, r4, lsr #26 │ │ │ │ - sbcseq r2, sp, ip, asr #1 │ │ │ │ - sbcseq r1, sp, r4, ror #21 │ │ │ │ - sbcseq r1, sp, ip, ror #29 │ │ │ │ - sbcseq r1, sp, r0, lsl sl │ │ │ │ - sbcseq r1, sp, r4, lsr sl │ │ │ │ - sbcseq r1, sp, r0, lsl #25 │ │ │ │ - sbcseq r1, sp, r0, lsl #25 │ │ │ │ - sbcseq r1, sp, r8, asr #25 │ │ │ │ - sbceq lr, pc, r0, lsr pc @ │ │ │ │ + sbcseq r2, sp, r8, lsl #4 │ │ │ │ + sbcseq r1, sp, r8, lsr lr │ │ │ │ + smulleq pc, pc, r4, r0 @ │ │ │ │ + ldrheq r2, [sp], #0 │ │ │ │ + ldrsheq r1, [sp], #248 @ 0xf8 │ │ │ │ + sbcseq r2, sp, ip, lsr #32 │ │ │ │ + sbceq r8, lr, r4, asr #26 │ │ │ │ + sbcseq r2, sp, ip, ror #1 │ │ │ │ + sbcseq r1, sp, r4, lsl #22 │ │ │ │ + sbcseq r1, sp, ip, lsl #30 │ │ │ │ + sbcseq r1, sp, r0, lsr sl │ │ │ │ + sbcseq r1, sp, r4, asr sl │ │ │ │ + sbcseq r1, sp, r0, lsr #25 │ │ │ │ + sbcseq r1, sp, r0, lsr #25 │ │ │ │ + sbcseq r1, sp, r8, ror #25 │ │ │ │ + sbceq lr, pc, r0, asr pc @ │ │ │ │ andsne r1, r0, r2, asr r0 │ │ │ │ andsne r1, r0, r1 │ │ │ │ - sbceq lr, pc, ip, ror lr @ │ │ │ │ - ldrsheq r1, [sp], #188 @ 0xbc │ │ │ │ - sbcseq r1, sp, r0, lsl #24 │ │ │ │ - sbcseq r1, sp, r0, lsl #24 │ │ │ │ - sbcseq r1, sp, r0, lsr ip │ │ │ │ - sbcseq r1, sp, ip, lsr #24 │ │ │ │ - sbcseq r1, sp, ip, lsr #24 │ │ │ │ - sbcseq r1, sp, ip, lsr #24 │ │ │ │ + smulleq lr, pc, ip, lr @ │ │ │ │ + sbcseq r1, sp, ip, lsl ip │ │ │ │ + sbcseq r1, sp, r0, lsr #24 │ │ │ │ + sbcseq r1, sp, r0, lsr #24 │ │ │ │ + sbcseq r1, sp, r0, asr ip │ │ │ │ + sbcseq r1, sp, ip, asr #24 │ │ │ │ + sbcseq r1, sp, ip, asr #24 │ │ │ │ + sbcseq r1, sp, ip, asr #24 │ │ │ │ + smullseq r1, sp, r0, fp │ │ │ │ + smullseq r1, sp, r4, fp │ │ │ │ + sbcseq r1, sp, r8, asr r7 │ │ │ │ + sbcseq r9, ip, ip, lsr #16 │ │ │ │ + sbceq r8, lr, r0, ror #21 │ │ │ │ + sbceq r8, lr, r4, lsr #23 │ │ │ │ sbcseq r1, sp, r0, ror fp │ │ │ │ - sbcseq r1, sp, r4, ror fp │ │ │ │ - sbcseq r1, sp, r8, lsr r7 │ │ │ │ - sbcseq r9, ip, ip, lsl #16 │ │ │ │ - sbceq r8, lr, r0, asr #21 │ │ │ │ - sbceq r8, lr, r4, lsl #23 │ │ │ │ - sbcseq r1, sp, r0, asr fp │ │ │ │ - smullseq r1, sp, r8, fp │ │ │ │ - sbcseq r1, sp, ip, lsr #22 │ │ │ │ + ldrheq r1, [sp], #184 @ 0xb8 │ │ │ │ + sbcseq r1, sp, ip, asr #22 │ │ │ │ + sbcseq r1, sp, r4, ror #21 │ │ │ │ + ldrsbeq r1, [sp], #172 @ 0xac │ │ │ │ + ldrsbeq r1, [sp], #164 @ 0xa4 │ │ │ │ + sbcseq r1, sp, r8, ror #20 │ │ │ │ sbcseq r1, sp, r4, asr #21 │ │ │ │ ldrheq r1, [sp], #172 @ 0xac │ │ │ │ ldrheq r1, [sp], #164 @ 0xa4 │ │ │ │ - sbcseq r1, sp, r8, asr #20 │ │ │ │ - sbcseq r1, sp, r4, lsr #21 │ │ │ │ - smullseq r1, sp, ip, sl │ │ │ │ - smullseq r1, sp, r4, sl │ │ │ │ svcne 0x001f1f32 │ │ │ │ - sbcseq r0, r0, r8, asr #12 │ │ │ │ + sbcseq r0, r0, r8, ror #12 │ │ │ │ svceq 0x000f0f02 │ │ │ │ svcne 0x001f1f51 │ │ │ │ svceq 0x000f0f71 │ │ │ │ - sbcseq r1, sp, r0, asr r9 │ │ │ │ - sbceq r8, lr, r8, lsl #15 │ │ │ │ - sbcseq r1, sp, r4, lsr r4 │ │ │ │ - sbcseq r0, r0, ip, lsl r6 │ │ │ │ - ldrsheq r0, [r0], #88 @ 0x58 │ │ │ │ - sbcseq r1, sp, ip, ror #7 │ │ │ │ - ldrsbeq r1, [sp], #48 @ 0x30 │ │ │ │ + sbcseq r1, sp, r0, ror r9 │ │ │ │ + sbceq r8, lr, r8, lsr #15 │ │ │ │ + sbcseq r1, sp, r4, asr r4 │ │ │ │ + sbcseq r0, r0, ip, lsr r6 │ │ │ │ + sbcseq r0, r0, r8, lsl r6 │ │ │ │ + sbcseq r1, sp, ip, lsl #8 │ │ │ │ + ldrsheq r1, [sp], #48 @ 0x30 │ │ │ │ svcne 0x001f1f12 │ │ │ │ - sbcseq r1, sp, r4, ror #7 │ │ │ │ + sbcseq r1, sp, r4, lsl #8 │ │ │ │ + sbcseq r1, sp, r0, asr #7 │ │ │ │ + ldrheq r1, [sp], #48 @ 0x30 │ │ │ │ sbcseq r1, sp, r0, lsr #7 │ │ │ │ smullseq r1, sp, r0, r3 │ │ │ │ sbcseq r1, sp, r0, lsl #7 │ │ │ │ - sbcseq r1, sp, r0, ror r3 │ │ │ │ - sbcseq r1, sp, r0, ror #6 │ │ │ │ + sbcseq r1, sp, r8, lsr r3 │ │ │ │ sbcseq r1, sp, r8, lsl r3 │ │ │ │ - ldrsheq r1, [sp], #40 @ 0x28 │ │ │ │ svcne 0x001f1f02 │ │ │ │ svcne 0x001f1002 │ │ │ │ svcne 0x001f1f72 │ │ │ │ - ldrsbeq r1, [sp], #36 @ 0x24 │ │ │ │ - ldrsbeq r1, [sp], #32 │ │ │ │ - sbcseq r1, sp, ip, asr #5 │ │ │ │ - sbcseq r1, sp, r8, ror #17 │ │ │ │ - sbcseq r1, sp, r0, asr #5 │ │ │ │ - sbcseq r1, sp, r0, asr #5 │ │ │ │ - ldrsheq r1, [sp], #20 │ │ │ │ - ldrsheq r1, [sp], #20 │ │ │ │ - ldrsheq r1, [sp], #20 │ │ │ │ - ldrsheq r1, [sp], #20 │ │ │ │ - sbcseq r1, sp, r4, lsl #4 │ │ │ │ - sbcseq r1, sp, ip, lsr #4 │ │ │ │ - sbcseq r1, sp, r0, lsr r2 │ │ │ │ - sbcseq r1, sp, r4, lsr r2 │ │ │ │ - sbcseq r1, sp, r0, lsl #3 │ │ │ │ - sbcseq r1, sp, r4, lsl #3 │ │ │ │ - sbcseq r1, sp, r0, lsl #3 │ │ │ │ - sbcseq r1, sp, ip, ror r1 │ │ │ │ - sbcseq r1, sp, r8, ror r1 │ │ │ │ - sbcseq r1, sp, r4, ror r1 │ │ │ │ - sbcseq r1, sp, r0, ror r1 │ │ │ │ - sbcseq r0, sp, r8, ror sp │ │ │ │ - ldrheq r0, [sp], #204 @ 0xcc │ │ │ │ - ldrheq r0, [sp], #200 @ 0xc8 │ │ │ │ - sbcseq r0, sp, ip, lsr #13 │ │ │ │ - smullseq r0, sp, r4, r6 │ │ │ │ - ldrheq r0, [sp], #96 @ 0x60 │ │ │ │ - smullseq r0, sp, r4, r6 │ │ │ │ - sbcseq r0, sp, r4, lsl #25 │ │ │ │ - sbcseq r0, sp, r4, lsl #25 │ │ │ │ - sbcseq r0, sp, r0, asr #23 │ │ │ │ - sbcseq r0, sp, r0, asr #23 │ │ │ │ - sbcseq r0, sp, r0, asr #23 │ │ │ │ - sbcseq r0, sp, r0, asr #23 │ │ │ │ - sbcseq r0, sp, r0, asr #23 │ │ │ │ - sbcseq r0, sp, r0, asr #23 │ │ │ │ - sbcseq r1, sp, ip, ror #12 │ │ │ │ - sbcseq r0, sp, r4, asr #23 │ │ │ │ - sbcseq r0, sp, r0, lsl fp │ │ │ │ - sbcseq r0, sp, r4, lsl fp │ │ │ │ - sbcseq r0, sp, r8, lsl fp │ │ │ │ - sbcseq r0, sp, r8, lsl fp │ │ │ │ - sbcseq r0, sp, r8, lsl fp │ │ │ │ - sbcseq r0, sp, r8, lsl fp │ │ │ │ - sbcseq r0, sp, r8, lsl fp │ │ │ │ - sbcseq r0, sp, r0, lsr #22 │ │ │ │ - sbcseq r0, sp, r8, ror #20 │ │ │ │ - sbcseq r0, sp, r0, ror sl │ │ │ │ - sbcseq r0, sp, r8, ror sl │ │ │ │ - sbcseq r0, sp, r0, lsl #21 │ │ │ │ - sbcseq r0, sp, r0, lsr #21 │ │ │ │ + ldrsheq r1, [sp], #36 @ 0x24 │ │ │ │ + ldrsheq r1, [sp], #32 │ │ │ │ + sbcseq r1, sp, ip, ror #5 │ │ │ │ + sbcseq r1, sp, r8, lsl #18 │ │ │ │ + sbcseq r1, sp, r0, ror #5 │ │ │ │ + sbcseq r1, sp, r0, ror #5 │ │ │ │ + sbcseq r1, sp, r4, lsl r2 │ │ │ │ + sbcseq r1, sp, r4, lsl r2 │ │ │ │ + sbcseq r1, sp, r4, lsl r2 │ │ │ │ + sbcseq r1, sp, r4, lsl r2 │ │ │ │ + sbcseq r1, sp, r4, lsr #4 │ │ │ │ + sbcseq r1, sp, ip, asr #4 │ │ │ │ + sbcseq r1, sp, r0, asr r2 │ │ │ │ + sbcseq r1, sp, r4, asr r2 │ │ │ │ + sbcseq r1, sp, r0, lsr #3 │ │ │ │ + sbcseq r1, sp, r4, lsr #3 │ │ │ │ + sbcseq r1, sp, r0, lsr #3 │ │ │ │ + smullseq r1, sp, ip, r1 │ │ │ │ + smullseq r1, sp, r8, r1 │ │ │ │ + smullseq r1, sp, r4, r1 │ │ │ │ + smullseq r1, sp, r0, r1 │ │ │ │ + smullseq r0, sp, r8, sp │ │ │ │ + ldrsbeq r0, [sp], #204 @ 0xcc │ │ │ │ + ldrsbeq r0, [sp], #200 @ 0xc8 │ │ │ │ + sbcseq r0, sp, ip, asr #13 │ │ │ │ + ldrheq r0, [sp], #100 @ 0x64 │ │ │ │ + ldrsbeq r0, [sp], #96 @ 0x60 │ │ │ │ + ldrheq r0, [sp], #100 @ 0x64 │ │ │ │ + sbcseq r0, sp, r4, lsr #25 │ │ │ │ + sbcseq r0, sp, r4, lsr #25 │ │ │ │ + sbcseq r0, sp, r0, ror #23 │ │ │ │ + sbcseq r0, sp, r0, ror #23 │ │ │ │ + sbcseq r0, sp, r0, ror #23 │ │ │ │ + sbcseq r0, sp, r0, ror #23 │ │ │ │ + sbcseq r0, sp, r0, ror #23 │ │ │ │ + sbcseq r0, sp, r0, ror #23 │ │ │ │ + sbcseq r1, sp, ip, lsl #13 │ │ │ │ + sbcseq r0, sp, r4, ror #23 │ │ │ │ + sbcseq r0, sp, r0, lsr fp │ │ │ │ + sbcseq r0, sp, r4, lsr fp │ │ │ │ + sbcseq r0, sp, r8, lsr fp │ │ │ │ + sbcseq r0, sp, r8, lsr fp │ │ │ │ + sbcseq r0, sp, r8, lsr fp │ │ │ │ + sbcseq r0, sp, r8, lsr fp │ │ │ │ + sbcseq r0, sp, r8, lsr fp │ │ │ │ + sbcseq r0, sp, r0, asr #22 │ │ │ │ + sbcseq r0, sp, r8, lsl #21 │ │ │ │ + smullseq r0, sp, r0, sl │ │ │ │ + smullseq r0, sp, r8, sl │ │ │ │ sbcseq r0, sp, r0, lsr #21 │ │ │ │ - ldrsbeq r0, [sp], #160 @ 0xa0 │ │ │ │ - sbcseq r0, sp, r8, ror #21 │ │ │ │ + sbcseq r0, sp, r0, asr #21 │ │ │ │ + sbcseq r0, sp, r0, asr #21 │ │ │ │ + ldrsheq r0, [sp], #160 @ 0xa0 │ │ │ │ + sbcseq r0, sp, r8, lsl #22 │ │ │ │ svceq 0x000f0f52 │ │ │ │ andsne r1, r0, r2 │ │ │ │ svceq 0x000f0f32 │ │ │ │ - sbcseq r0, sp, r4, asr #21 │ │ │ │ - sbcseq r0, sp, r0, asr #21 │ │ │ │ - ldrheq r0, [sp], #172 @ 0xac │ │ │ │ - ldrheq r0, [sp], #168 @ 0xa8 │ │ │ │ - ldrsbeq r0, [sp], #184 @ 0xb8 │ │ │ │ + sbcseq r0, sp, r4, ror #21 │ │ │ │ + sbcseq r0, sp, r0, ror #21 │ │ │ │ + ldrsbeq r0, [sp], #172 @ 0xac │ │ │ │ + ldrsbeq r0, [sp], #168 @ 0xa8 │ │ │ │ ldrsheq r0, [sp], #184 @ 0xb8 │ │ │ │ sbcseq r0, sp, r8, lsl ip │ │ │ │ - sbcseq r0, sp, r4, asr #24 │ │ │ │ + sbcseq r0, sp, r8, lsr ip │ │ │ │ + sbcseq r0, sp, r4, ror #24 │ │ │ │ svceq 0x000f0f12 │ │ │ │ - sbcseq r0, sp, r0, ror fp │ │ │ │ - sbcseq r0, sp, r0, ror fp │ │ │ │ - sbcseq r0, sp, r0, ror fp │ │ │ │ - sbcseq r0, sp, r0, ror fp │ │ │ │ - sbcseq r0, sp, ip, ror #22 │ │ │ │ - sbcseq r0, sp, r8, ror #22 │ │ │ │ - sbcseq r0, sp, r4, ror #22 │ │ │ │ - sbceq r8, lr, r8, asr #5 │ │ │ │ + smullseq r0, sp, r0, fp │ │ │ │ + smullseq r0, sp, r0, fp │ │ │ │ + smullseq r0, sp, r0, fp │ │ │ │ + smullseq r0, sp, r0, fp │ │ │ │ + sbcseq r0, sp, ip, lsl #23 │ │ │ │ + sbcseq r0, sp, r8, lsl #23 │ │ │ │ + sbcseq r0, sp, r4, lsl #23 │ │ │ │ + sbceq r8, lr, r8, ror #5 │ │ │ │ svceq 0x000f0f72 │ │ │ │ - ldrheq r0, [sp], #168 @ 0xa8 │ │ │ │ - ldrheq r0, [sp], #168 @ 0xa8 │ │ │ │ - ldrheq r0, [sp], #172 @ 0xac │ │ │ │ - sbcseq r0, sp, r0, asr #21 │ │ │ │ - ldrheq r0, [sp], #172 @ 0xac │ │ │ │ - sbcseq r0, sp, r4, ror #21 │ │ │ │ - sbcseq r0, sp, ip, ror #21 │ │ │ │ - sbcseq r0, sp, r4, ror #21 │ │ │ │ - smullseq r0, sp, r4, sl │ │ │ │ - sbcseq r0, sp, r0, lsr #20 │ │ │ │ + ldrsbeq r0, [sp], #168 @ 0xa8 │ │ │ │ + ldrsbeq r0, [sp], #168 @ 0xa8 │ │ │ │ + ldrsbeq r0, [sp], #172 @ 0xac │ │ │ │ + sbcseq r0, sp, r0, ror #21 │ │ │ │ + ldrsbeq r0, [sp], #172 @ 0xac │ │ │ │ + sbcseq r0, sp, r4, lsl #22 │ │ │ │ + sbcseq r0, sp, ip, lsl #22 │ │ │ │ + sbcseq r0, sp, r4, lsl #22 │ │ │ │ + ldrheq r0, [sp], #164 @ 0xa4 │ │ │ │ + sbcseq r0, sp, r0, asr #20 │ │ │ │ + sbcseq r0, sp, ip, lsr sl │ │ │ │ + sbcseq r0, sp, r4, lsr sl │ │ │ │ + sbcseq r0, sp, ip, lsr #20 │ │ │ │ + sbcseq r0, sp, ip, lsr #20 │ │ │ │ + sbcseq r0, sp, r4, lsr #20 │ │ │ │ sbcseq r0, sp, ip, lsl sl │ │ │ │ - sbcseq r0, sp, r4, lsl sl │ │ │ │ - sbcseq r0, sp, ip, lsl #20 │ │ │ │ - sbcseq r0, sp, ip, lsl #20 │ │ │ │ - sbcseq r0, sp, r4, lsl #20 │ │ │ │ - ldrsheq r0, [sp], #156 @ 0x9c │ │ │ │ svceq 0x000f0f03 │ │ │ │ svceq 0x000f0f33 │ │ │ │ svceq 0x000f0f53 │ │ │ │ svceq 0x000f0f73 │ │ │ │ + sbcseq r0, sp, r4, lsr sl │ │ │ │ + sbcseq r0, sp, r0, lsr sl │ │ │ │ + sbcseq r0, sp, r8, lsr #20 │ │ │ │ + sbceq r7, lr, r0, ror #10 │ │ │ │ + sbcseq r0, sp, r0, lsr #20 │ │ │ │ + sbcseq r0, sp, ip, lsl sl │ │ │ │ sbcseq r0, sp, r4, lsl sl │ │ │ │ sbcseq r0, sp, r0, lsl sl │ │ │ │ - sbcseq r0, sp, r8, lsl #20 │ │ │ │ - sbceq r7, lr, r0, asr #10 │ │ │ │ - sbcseq r0, sp, r0, lsl #20 │ │ │ │ - ldrsheq r0, [sp], #156 @ 0x9c │ │ │ │ - ldrsheq r0, [sp], #148 @ 0x94 │ │ │ │ - ldrsheq r0, [sp], #144 @ 0x90 │ │ │ │ - sbcseq r0, sp, r8, ror r9 │ │ │ │ + smullseq r0, sp, r8, r9 │ │ │ │ svcne 0x001f1f33 │ │ │ │ tsteq r1, r3, lsl #2 │ │ │ │ - sbcseq r0, sp, r8, lsl #18 │ │ │ │ - sbcseq r0, sp, r8, lsl #18 │ │ │ │ - sbcseq r0, sp, r8, lsl #18 │ │ │ │ - sbcseq r0, sp, ip, lsl r9 │ │ │ │ - sbcseq r0, sp, r8, lsl r9 │ │ │ │ + sbcseq r0, sp, r8, lsr #18 │ │ │ │ + sbcseq r0, sp, r8, lsr #18 │ │ │ │ + sbcseq r0, sp, r8, lsr #18 │ │ │ │ + sbcseq r0, sp, ip, lsr r9 │ │ │ │ + sbcseq r0, sp, r8, lsr r9 │ │ │ │ cmpeq r0, r4, ror #28 │ │ │ │ - sbcseq r0, sp, r0, lsl r9 │ │ │ │ - sbcseq r0, sp, ip, lsl #18 │ │ │ │ + sbcseq r0, sp, r0, lsr r9 │ │ │ │ + sbcseq r0, sp, ip, lsr #18 │ │ │ │ strheq r1, [sp, #-204] @ 0xffffff34 │ │ │ │ - ldrheq r0, [sp], #132 @ 0x84 │ │ │ │ + ldrsbeq r0, [sp], #132 @ 0x84 │ │ │ │ svcne 0x001f1f03 │ │ │ │ - smullseq r0, sp, r4, r8 │ │ │ │ - sbcseq r0, sp, r4, lsr r8 │ │ │ │ + ldrheq r0, [sp], #132 @ 0x84 │ │ │ │ + sbcseq r0, sp, r4, asr r8 │ │ │ │ + sbcseq r0, sp, r4, asr r8 │ │ │ │ + sbcseq r0, sp, r4, asr #16 │ │ │ │ sbcseq r0, sp, r4, lsr r8 │ │ │ │ sbcseq r0, sp, r4, lsr #16 │ │ │ │ - sbcseq r0, sp, r4, lsl r8 │ │ │ │ - sbcseq r0, sp, r4, lsl #16 │ │ │ │ - ldrsheq r0, [sp], #120 @ 0x78 │ │ │ │ - ldrsbeq r0, [sp], #124 @ 0x7c │ │ │ │ + sbcseq r0, sp, r8, lsl r8 │ │ │ │ + ldrsheq r0, [sp], #124 @ 0x7c │ │ │ │ andeq r1, r0, r0, lsl r2 │ │ │ │ cmppeq fp, r4, ror #16 @ p-variant is OBSOLETE │ │ │ │ cmpeq r0, ip, asr #24 │ │ │ │ andeq r1, r0, r0, asr #18 │ │ │ │ ldrsheq r9, [r0, #-184] @ 0xffffff48 │ │ │ │ strdeq pc, [fp, #-68] @ 0xffffffbc │ │ │ │ smlalbteq r0, sp, r0, r1 │ │ │ │ @@ -3865,15 +3865,15 @@ │ │ │ │ add r8, sp, #40 @ 0x28 │ │ │ │ str r0, [sp, #28] │ │ │ │ str r8, [sp] │ │ │ │ str r3, [sp, #2456] @ 0x998 │ │ │ │ ldmdb r4, {r1, r2} │ │ │ │ mov r3, r4 │ │ │ │ mov r0, sl │ │ │ │ - bl 517548 │ │ │ │ + bl 517568 │ │ │ │ ldr r3, [pc, #-3420] @ 3f044 │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, sl │ │ │ │ str r3, [sp, #12] │ │ │ │ @@ -3885,15 +3885,15 @@ │ │ │ │ sub r6, r4, #12 │ │ │ │ str r3, [sp, #32] │ │ │ │ add r0, pc, r0 │ │ │ │ mov r3, r6 │ │ │ │ str r8, [sp] │ │ │ │ ldm r4, {r1, r2} │ │ │ │ mov r4, r0 │ │ │ │ - bl 5176e8 │ │ │ │ + bl 517708 │ │ │ │ ldr r3, [pc, #-3488] @ 3f050 │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r4, [pc, #-3508] @ 3f054 │ │ │ │ @@ -3903,15 +3903,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ add r3, sp, #16 │ │ │ │ str r7, [sp, #44] @ 0x2c │ │ │ │ str r6, [sp] │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ ldm r8, {r1, r2} │ │ │ │ - bl 517888 │ │ │ │ + bl 5178a8 │ │ │ │ ldr r2, [pc, #-3548] @ 3f05c │ │ │ │ ldr r3, [pc, #-3548] @ 3f060 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #2460] @ 0x99c │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -3949,36 +3949,36 @@ │ │ │ │ mov r5, #49 @ 0x31 │ │ │ │ add r0, r4, #16192 @ 0x3f40 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ mvn r2, #0 │ │ │ │ str r5, [sp] │ │ │ │ add r0, r0, #40 @ 0x28 │ │ │ │ - bl aed160 │ │ │ │ + bl aed180 │ │ │ │ ldr r1, [pc, #68] @ 3ff34 │ │ │ │ add r0, r4, #16384 @ 0x4000 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ mvn r2, #0 │ │ │ │ str r5, [sp] │ │ │ │ add r0, r0, #52 @ 0x34 │ │ │ │ - bl aed160 │ │ │ │ + bl aed180 │ │ │ │ ldr r1, [pc, #40] @ 3ff38 │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ add r1, pc, r1 │ │ │ │ mvn r2, #0 │ │ │ │ add r0, r4, #16640 @ 0x4100 │ │ │ │ str r5, [sp] │ │ │ │ - bl aed160 │ │ │ │ + bl aed180 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ smlaltteq r8, sp, ip, r5 │ │ │ │ - sbcseq r4, pc, r4, lsr #22 │ │ │ │ - sbcseq r5, pc, ip, asr r1 @ │ │ │ │ - smullseq r5, pc, r4, r7 @ │ │ │ │ + sbcseq r4, pc, r4, asr #22 │ │ │ │ + sbcseq r5, pc, ip, ror r1 @ │ │ │ │ + ldrheq r5, [pc], #116 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub r6, r1, #192 @ 0xc0 │ │ │ │ cmp r6, #127 @ 0x7f │ │ │ │ movls r6, #0 │ │ │ │ @@ -4279,15 +4279,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, lr} │ │ │ │ add r0, r0, r1 │ │ │ │ b 3bdec │ │ │ │ andeq r8, r0, r6, lsl #1 │ │ │ │ andeq r1, r0, sp, lsr #11 │ │ │ │ andeq r1, r0, r2 │ │ │ │ - sbcseq r3, sp, r4, asr r2 │ │ │ │ + sbcseq r3, sp, r4, ror r2 │ │ │ │ ldr r2, [r0, #1064] @ 0x428 │ │ │ │ ldr r1, [pc, #148] @ 404b0 │ │ │ │ mov r3, r0 │ │ │ │ cmp r2, r1 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ beq 40488 │ │ │ │ bhi 40458 │ │ │ │ @@ -4322,25 +4322,25 @@ │ │ │ │ ldr r1, [pc, #60] @ 404e0 │ │ │ │ ldr lr, [pc, #60] @ 404e4 │ │ │ │ ldr ip, [pc, #60] @ 404e8 │ │ │ │ add r1, pc, r1 │ │ │ │ b 40474 │ │ │ │ andeq r1, r0, sp, lsr #11 │ │ │ │ andeq r1, r0, r2 │ │ │ │ - strdeq lr, [sp], #180 @ 0xb4 │ │ │ │ + sbceq lr, sp, r4, lsl ip │ │ │ │ ldrdeq r0, [sp], -r4 │ │ │ │ andeq r0, r6, r2, lsl r0 │ │ │ │ andeq r8, r0, r6, lsl #1 │ │ │ │ - sbceq lr, sp, r8, lsr #23 │ │ │ │ + sbceq lr, sp, r8, asr #23 │ │ │ │ andeq r0, sl, r2, lsl #13 │ │ │ │ andeq r0, r6, pc │ │ │ │ - smulleq lr, sp, r4, fp │ │ │ │ + strheq lr, [sp], #180 @ 0xb4 │ │ │ │ andeq r0, r1, lr, ror #8 │ │ │ │ andeq r0, r6, lr │ │ │ │ - sbceq lr, sp, ip, lsl #23 │ │ │ │ + sbceq lr, sp, ip, lsr #23 │ │ │ │ andeq r0, sl, r0, lsl #10 │ │ │ │ andeq r0, r6, r1, lsl r0 │ │ │ │ ldr r3, [r0, #1064] @ 0x428 │ │ │ │ ldr r2, [pc, #428] @ 406a4 │ │ │ │ cmp r3, r2 │ │ │ │ beq 40630 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -4448,25 +4448,25 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r1, #512 @ 0x200 │ │ │ │ b 3bdec │ │ │ │ andeq r1, r0, sp, lsr #11 │ │ │ │ andeq r1, r0, r2 │ │ │ │ cmpeq sp, r4, asr r6 │ │ │ │ - ldrsbeq r3, [sp], #8 │ │ │ │ + ldrsheq r3, [sp], #8 │ │ │ │ andeq r8, r0, r6, lsl #1 │ │ │ │ smlalbteq r1, sp, ip, r4 │ │ │ │ - sbcseq r3, sp, r8, ror r0 │ │ │ │ + smullseq r3, sp, r8, r0 │ │ │ │ smlalbbeq r1, sp, r8, r7 │ │ │ │ - sbcseq r3, sp, r4, lsr #32 │ │ │ │ + sbcseq r3, sp, r4, asr #32 │ │ │ │ cmpeq sp, r4, asr #10 │ │ │ │ - sbcseq r3, sp, r0 │ │ │ │ - sbcseq r2, sp, r8, ror #31 │ │ │ │ - sbcseq r2, sp, ip, asr #31 │ │ │ │ - ldrheq r2, [sp], #240 @ 0xf0 │ │ │ │ + sbcseq r3, sp, r0, lsr #32 │ │ │ │ + sbcseq r3, sp, r8 │ │ │ │ + sbcseq r2, sp, ip, ror #31 │ │ │ │ + ldrsbeq r2, [sp], #240 @ 0xf0 │ │ │ │ │ │ │ │ 000406dc : │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r4, [pc, #24] @ 4070c │ │ │ │ @@ -4491,15 +4491,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ ldrdeq pc, [ip, #-128] @ 0xffffff80 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, ip, ror #16 │ │ │ │ + sbceq pc, sp, ip, lsl #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 40794 │ │ │ │ ldr r1, [pc, #36] @ 40798 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4509,15 +4509,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ smlalbbeq pc, ip, r8, r8 @ │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, ip, lsr r8 @ │ │ │ │ + sbceq pc, sp, ip, asr r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 407dc │ │ │ │ ldr r1, [pc, #36] @ 407e0 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4527,15 +4527,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ cmppeq ip, r0, asr #16 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, ip, lsl #16 │ │ │ │ + sbceq pc, sp, ip, lsr #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 40824 │ │ │ │ ldr r1, [pc, #36] @ 40828 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4545,15 +4545,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ strdeq pc, [ip, #-120] @ 0xffffff88 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - ldrdeq pc, [sp], #124 @ 0x7c │ │ │ │ + strdeq pc, [sp], #124 @ 0x7c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 4086c │ │ │ │ ldr r1, [pc, #36] @ 40870 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4563,15 +4563,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ strheq pc, [ip, #-112] @ 0xffffff90 @ │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, ip, lsr #15 │ │ │ │ + sbceq pc, sp, ip, asr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 408b4 │ │ │ │ ldr r1, [pc, #36] @ 408b8 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4581,15 +4581,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ cmppeq ip, r8, ror #14 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, r0, lsl #15 │ │ │ │ + sbceq pc, sp, r0, lsr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 408fc │ │ │ │ ldr r1, [pc, #36] @ 40900 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4599,15 +4599,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ cmppeq ip, r0, lsr #14 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, r0, asr r7 @ │ │ │ │ + sbceq pc, sp, r0, ror r7 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 40944 │ │ │ │ ldr r1, [pc, #36] @ 40948 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4617,15 +4617,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ ldrdeq pc, [ip, #-104] @ 0xffffff98 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, r0, lsr #14 │ │ │ │ + sbceq pc, sp, r0, asr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 4098c │ │ │ │ ldr r1, [pc, #36] @ 40990 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4635,15 +4635,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x014cf690 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - strdeq pc, [sp], #100 @ 0x64 │ │ │ │ + sbceq pc, sp, r4, lsl r7 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 409d4 │ │ │ │ ldr r1, [pc, #36] @ 409d8 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4653,15 +4653,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ cmppeq ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, r8, asr #13 │ │ │ │ + sbceq pc, sp, r8, ror #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 40a1c │ │ │ │ ldr r1, [pc, #36] @ 40a20 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4671,15 +4671,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ cmppeq ip, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - smulleq pc, sp, ip, r6 @ │ │ │ │ + strheq pc, [sp], #108 @ 0x6c @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 40a64 │ │ │ │ ldr r1, [pc, #36] @ 40a68 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -4689,27 +4689,27 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ strheq pc, [ip, #-88] @ 0xffffffa8 @ │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, ip, ror #12 │ │ │ │ + sbceq pc, sp, ip, lsl #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [pc, #108] @ 40af4 │ │ │ │ ldr r2, [pc, #108] @ 40af8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r3, [r3, r2] │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r2, r3 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl 464184 │ │ │ │ + bl 4641a8 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 40ad4 │ │ │ │ ldr r0, [r4] │ │ │ │ bl 41b10 │ │ │ │ bl 47224 │ │ │ │ bl 43104 │ │ │ │ mov r1, #0 │ │ │ │ @@ -4725,15 +4725,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ cmppeq ip, r0, ror r5 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r8, asr r1 │ │ │ │ - sbceq pc, sp, r0, lsl r6 @ │ │ │ │ + sbceq pc, sp, r0, lsr r6 @ │ │ │ │ b 22f35c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ @@ -5104,57 +5104,57 @@ │ │ │ │ ldr r5, [pc, #168] @ 4117c │ │ │ │ b 40f50 │ │ │ │ cmppeq ip, r4, lsr r4 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ muleq r0, r8, r4 │ │ │ │ @ instruction: 0xffffff00 │ │ │ │ cmpeq r6, r0, asr r3 │ │ │ │ - sbceq pc, sp, r4, ror #9 │ │ │ │ - sbceq pc, sp, ip, ror #9 │ │ │ │ - strheq pc, [sp], #68 @ 0x44 @ │ │ │ │ - strheq pc, [sp], #68 @ 0x44 @ │ │ │ │ - strheq pc, [sp], #64 @ 0x40 @ │ │ │ │ - strheq pc, [sp], #64 @ 0x40 @ │ │ │ │ - strheq pc, [sp], #68 @ 0x44 @ │ │ │ │ - ldrdeq pc, [sp], #72 @ 0x48 │ │ │ │ - ldrdeq pc, [sp], #72 @ 0x48 │ │ │ │ - sbceq pc, sp, r0, ror #9 │ │ │ │ - sbceq pc, sp, r4, ror #9 │ │ │ │ - sbceq pc, sp, r8, ror #9 │ │ │ │ - sbceq pc, sp, r8, ror #9 │ │ │ │ - strdeq pc, [sp], #64 @ 0x40 │ │ │ │ - sbceq pc, sp, r0, ror #9 │ │ │ │ + sbceq pc, sp, r4, lsl #10 │ │ │ │ + sbceq pc, sp, ip, lsl #10 │ │ │ │ + ldrdeq pc, [sp], #68 @ 0x44 │ │ │ │ + ldrdeq pc, [sp], #68 @ 0x44 │ │ │ │ + ldrdeq pc, [sp], #64 @ 0x40 │ │ │ │ + ldrdeq pc, [sp], #64 @ 0x40 │ │ │ │ + ldrdeq pc, [sp], #68 @ 0x44 │ │ │ │ + strdeq pc, [sp], #72 @ 0x48 │ │ │ │ + strdeq pc, [sp], #72 @ 0x48 │ │ │ │ + sbceq pc, sp, r0, lsl #10 │ │ │ │ + sbceq pc, sp, r4, lsl #10 │ │ │ │ + sbceq pc, sp, r8, lsl #10 │ │ │ │ + sbceq pc, sp, r8, lsl #10 │ │ │ │ + sbceq pc, sp, r0, lsl r5 @ │ │ │ │ + sbceq pc, sp, r0, lsl #10 │ │ │ │ andeq r0, r0, ip, asr #8 │ │ │ │ cmpeq sp, r4, asr #2 │ │ │ │ - sbceq pc, sp, r4, ror #8 │ │ │ │ - smullseq r2, sp, ip, r7 │ │ │ │ + sbceq pc, sp, r4, lsl #9 │ │ │ │ + ldrheq r2, [sp], #124 @ 0x7c │ │ │ │ smlalbteq r1, sp, r0, r0 │ │ │ │ swpbeq r1, r8, [sp] │ │ │ │ mvnmi r6, #1040 @ 0x410 │ │ │ │ mrcge 13, 5, ip, cr2, cr4, {6} │ │ │ │ @ instruction: 0x61831c94 │ │ │ │ smlabthi r7, ip, r6, r7 │ │ │ │ smlaltbeq pc, ip, r0, r0 @ │ │ │ │ - sbceq pc, sp, r8, asr #4 │ │ │ │ - sbcseq sp, pc, r4, asr #1 │ │ │ │ + sbceq pc, sp, r8, ror #4 │ │ │ │ + sbcseq sp, pc, r4, ror #1 │ │ │ │ cmpeq sp, ip, ror #30 │ │ │ │ - sbcseq r2, sp, ip, lsl #12 │ │ │ │ - sbceq pc, sp, ip, lsl #1 │ │ │ │ - sbcseq sp, pc, r0, lsl r0 @ │ │ │ │ + sbcseq r2, sp, ip, lsr #12 │ │ │ │ + sbceq pc, sp, ip, lsr #1 │ │ │ │ + sbcseq sp, pc, r0, lsr r0 @ │ │ │ │ ldmdahi r6!, {r0, r1, r2, r5, fp}^ │ │ │ │ - smulleq pc, sp, ip, r0 @ │ │ │ │ - sbcseq ip, pc, r0, ror #31 │ │ │ │ - sbceq pc, sp, r4, asr r0 @ │ │ │ │ - ldrheq ip, [pc], #252 @ │ │ │ │ + strheq pc, [sp], #12 @ │ │ │ │ + sbcseq sp, pc, r0 │ │ │ │ + sbceq pc, sp, r4, ror r0 @ │ │ │ │ + ldrsbeq ip, [pc], #252 @ │ │ │ │ andhi r0, r7, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ - bl 35fec4 │ │ │ │ + bl 35fee8 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 411c4 │ │ │ │ bl 41b10 │ │ │ │ bl 47224 │ │ │ │ bl 43104 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -5165,20 +5165,20 @@ │ │ │ │ bne 411cc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq lr, sp, r0, lsr #30 │ │ │ │ + sbceq lr, sp, r0, asr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ - bl 521664 │ │ │ │ + bl 521684 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 41224 │ │ │ │ bl 41b10 │ │ │ │ bl 47224 │ │ │ │ bl 43104 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -5189,20 +5189,20 @@ │ │ │ │ bne 4122c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq lr, sp, r0, asr #29 │ │ │ │ + sbceq lr, sp, r0, ror #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ - bl 6f1e58 │ │ │ │ + bl 6f1e78 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 41284 │ │ │ │ bl 41b10 │ │ │ │ bl 47224 │ │ │ │ bl 43104 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -5213,20 +5213,20 @@ │ │ │ │ bne 4128c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq lr, sp, r0, ror #28 │ │ │ │ + sbceq lr, sp, r0, lsl #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ - bl 35faa4 │ │ │ │ + bl 35fac8 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 412e4 │ │ │ │ bl 41b10 │ │ │ │ bl 47224 │ │ │ │ bl 43104 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -5237,15 +5237,15 @@ │ │ │ │ bne 412ec │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq lr, sp, r0, lsl #28 │ │ │ │ + sbceq lr, sp, r0, lsr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, r1 │ │ │ │ mov r1, #0 │ │ │ │ bl 22f320 │ │ │ │ @@ -5263,27 +5263,27 @@ │ │ │ │ bne 41354 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - smulleq lr, sp, r8, sp │ │ │ │ + strheq lr, [sp], #216 @ 0xd8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [pc, #108] @ 413ec │ │ │ │ ldr r2, [pc, #108] @ 413f0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r3, [r3, r2] │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r2, r3 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl 464184 │ │ │ │ + bl 4641a8 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 413cc │ │ │ │ ldr r0, [r4] │ │ │ │ bl 41b10 │ │ │ │ bl 47224 │ │ │ │ bl 43104 │ │ │ │ mov r1, #0 │ │ │ │ @@ -5299,15 +5299,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ cmpeq ip, r8, ror ip │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ - sbceq lr, sp, r8, lsl sp │ │ │ │ + sbceq lr, sp, r8, lsr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #372] @ 41588 │ │ │ │ ldr r3, [pc, #372] @ 4158c │ │ │ │ @@ -5354,15 +5354,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3be7c │ │ │ │ cmp r0, #0 │ │ │ │ bne 414dc │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r7 │ │ │ │ - bl 6f1e08 │ │ │ │ + bl 6f1e28 │ │ │ │ cmp r0, #0 │ │ │ │ bne 414f0 │ │ │ │ cmp r6, #0 │ │ │ │ beq 41530 │ │ │ │ cmp r6, #2 │ │ │ │ bne 41548 │ │ │ │ mov r0, #0 │ │ │ │ @@ -5374,51 +5374,51 @@ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 41584 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r0, r7 │ │ │ │ - bl 6a21b4 │ │ │ │ + bl 6a21d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 414f0 │ │ │ │ b 4149c │ │ │ │ ldrb r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ bne 414ec │ │ │ │ mov r6, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ b 41478 │ │ │ │ mov r6, #2 │ │ │ │ b 41540 │ │ │ │ mov r0, r7 │ │ │ │ - bl 682a84 │ │ │ │ + bl 682aa4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 414f0 │ │ │ │ b 414b0 │ │ │ │ ldr r1, [pc, #60] @ 415a8 │ │ │ │ ldr r0, [pc, #60] @ 415ac │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 183750 │ │ │ │ ldr r3, [pc, #48] @ 415b0 │ │ │ │ add r3, pc, r3 │ │ │ │ b 41458 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltteq lr, ip, r4, fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq lr, sp, ip, asr #29 │ │ │ │ - ldrdeq ip, [pc], #8 @ │ │ │ │ - sbceq lr, sp, r0, asr #29 │ │ │ │ - sbceq lr, sp, r0, lsl #29 │ │ │ │ - sbceq lr, sp, r4, ror lr │ │ │ │ + sbceq lr, sp, ip, ror #29 │ │ │ │ + strdeq ip, [pc], #8 @ │ │ │ │ + sbceq lr, sp, r0, ror #29 │ │ │ │ + sbceq lr, sp, r0, lsr #29 │ │ │ │ + smulleq lr, sp, r4, lr │ │ │ │ cmpeq ip, r0, lsl #22 │ │ │ │ - strheq fp, [pc], #252 @ │ │ │ │ - sbceq lr, sp, r0, lsr #27 │ │ │ │ - sbceq lr, sp, r0, ror sp │ │ │ │ + ldrdeq fp, [pc], #252 @ │ │ │ │ + sbceq lr, sp, r0, asr #27 │ │ │ │ + smulleq lr, sp, r0, sp │ │ │ │ ldr r0, [r0, #892] @ 0x37c │ │ │ │ ldr r3, [r0, #604] @ 0x25c │ │ │ │ bx r3 │ │ │ │ ldr r0, [r0, #892] @ 0x37c │ │ │ │ ldr r3, [r0, #608] @ 0x260 │ │ │ │ bx r3 │ │ │ │ ldr r0, [r0, #892] @ 0x37c │ │ │ │ @@ -6275,21 +6275,21 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ mov r0, #1 │ │ │ │ bl 3add8 │ │ │ │ ldrdeq lr, [ip, #-64] @ 0xffffffc0 │ │ │ │ strheq lr, [ip, #-72] @ 0xffffffb8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ + ldrdeq pc, [sp], #128 @ 0x80 │ │ │ │ strheq pc, [sp], #128 @ 0x80 @ │ │ │ │ - smulleq pc, sp, r0, r8 @ │ │ │ │ - sbceq pc, sp, r4, asr sl @ │ │ │ │ - smulleq lr, sp, r8, pc @ │ │ │ │ - sbceq pc, sp, ip, lsl #21 │ │ │ │ - smulleq pc, sp, r8, sl @ │ │ │ │ - sbceq pc, sp, r8, asr #22 │ │ │ │ + sbceq pc, sp, r4, ror sl @ │ │ │ │ + strheq lr, [sp], #248 @ 0xf8 │ │ │ │ + sbceq pc, sp, ip, lsr #21 │ │ │ │ + strheq pc, [sp], #168 @ 0xa8 @ │ │ │ │ + sbceq pc, sp, r8, ror #22 │ │ │ │ @ instruction: 0xfffffc8c │ │ │ │ @ instruction: 0xfffff8ac │ │ │ │ @ instruction: 0xfffff8ac │ │ │ │ @ instruction: 0xfffff8ac │ │ │ │ @ instruction: 0xfffff8b4 │ │ │ │ @ instruction: 0xfffff8b4 │ │ │ │ @ instruction: 0xfffff8bc │ │ │ │ @@ -6323,50 +6323,50 @@ │ │ │ │ @ instruction: 0xfffff738 │ │ │ │ @ instruction: 0xfffff99c │ │ │ │ @ instruction: 0xfffff8c8 │ │ │ │ @ instruction: 0xfffff904 │ │ │ │ @ instruction: 0xfffff930 │ │ │ │ @ instruction: 0xfffff950 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, sp, r4, ror #16 │ │ │ │ - sbceq pc, sp, r0, lsr #17 │ │ │ │ - ldrdeq pc, [sp], #128 @ 0x80 │ │ │ │ + sbceq pc, sp, r4, lsl #17 │ │ │ │ sbceq pc, sp, r0, asr #17 │ │ │ │ + strdeq pc, [sp], #128 @ 0x80 │ │ │ │ + sbceq pc, sp, r0, ror #17 │ │ │ │ cmpeq ip, r8, asr #30 │ │ │ │ - sbceq pc, sp, ip, lsr r3 @ │ │ │ │ - sbceq fp, pc, r4, asr #8 │ │ │ │ - sbceq pc, sp, ip, lsr r3 @ │ │ │ │ - sbceq pc, sp, r0, lsr r3 @ │ │ │ │ - sbceq pc, sp, r4, lsl #7 │ │ │ │ - smulleq pc, sp, r0, r3 @ │ │ │ │ - strheq pc, [sp], #60 @ 0x3c @ │ │ │ │ - sbceq pc, sp, r0, lsl #8 │ │ │ │ - sbceq pc, sp, r4, lsl r4 @ │ │ │ │ - sbceq pc, sp, r8, lsl r4 @ │ │ │ │ - sbceq pc, sp, r4, asr r4 @ │ │ │ │ - sbceq pc, sp, r0, lsl #9 │ │ │ │ - sbceq pc, sp, ip, ror r4 @ │ │ │ │ - smulleq pc, sp, r4, r4 @ │ │ │ │ - smulleq pc, sp, r4, r4 @ │ │ │ │ - strheq pc, [sp], #64 @ 0x40 @ │ │ │ │ - strheq pc, [sp], #72 @ 0x48 @ │ │ │ │ - strdeq pc, [sp], #64 @ 0x40 │ │ │ │ - sbceq lr, sp, r0, asr r9 │ │ │ │ - strdeq pc, [sp], #68 @ 0x44 │ │ │ │ - sbceq pc, sp, r0, lsl #10 │ │ │ │ - strdeq pc, [sp], #76 @ 0x4c │ │ │ │ + sbceq pc, sp, ip, asr r3 @ │ │ │ │ + sbceq fp, pc, r4, ror #8 │ │ │ │ + sbceq pc, sp, ip, asr r3 @ │ │ │ │ + sbceq pc, sp, r0, asr r3 @ │ │ │ │ + sbceq pc, sp, r4, lsr #7 │ │ │ │ + strheq pc, [sp], #48 @ 0x30 @ │ │ │ │ + ldrdeq pc, [sp], #60 @ 0x3c │ │ │ │ + sbceq pc, sp, r0, lsr #8 │ │ │ │ + sbceq pc, sp, r4, lsr r4 @ │ │ │ │ + sbceq pc, sp, r8, lsr r4 @ │ │ │ │ + sbceq pc, sp, r4, ror r4 @ │ │ │ │ + sbceq pc, sp, r0, lsr #9 │ │ │ │ + smulleq pc, sp, ip, r4 @ │ │ │ │ + strheq pc, [sp], #68 @ 0x44 @ │ │ │ │ + strheq pc, [sp], #68 @ 0x44 @ │ │ │ │ + ldrdeq pc, [sp], #64 @ 0x40 │ │ │ │ + ldrdeq pc, [sp], #72 @ 0x48 │ │ │ │ + sbceq pc, sp, r0, lsl r5 @ │ │ │ │ + sbceq lr, sp, r0, ror r9 │ │ │ │ sbceq pc, sp, r4, lsl r5 @ │ │ │ │ - sbceq pc, sp, r4, lsr #10 │ │ │ │ - sbceq pc, sp, ip, lsl #13 │ │ │ │ - strheq pc, [sp], #96 @ 0x60 @ │ │ │ │ - strdeq pc, [sp], #80 @ 0x50 │ │ │ │ sbceq pc, sp, r0, lsr #10 │ │ │ │ - sbceq pc, sp, ip, asr #9 │ │ │ │ - sbceq pc, sp, r4, ror #10 │ │ │ │ - sbceq pc, sp, r8, lsl r5 @ │ │ │ │ + sbceq pc, sp, ip, lsl r5 @ │ │ │ │ + sbceq pc, sp, r4, lsr r5 @ │ │ │ │ + sbceq pc, sp, r4, asr #10 │ │ │ │ + sbceq pc, sp, ip, lsr #13 │ │ │ │ + ldrdeq pc, [sp], #96 @ 0x60 │ │ │ │ + sbceq pc, sp, r0, lsl r6 @ │ │ │ │ + sbceq pc, sp, r0, asr #10 │ │ │ │ + sbceq pc, sp, ip, ror #9 │ │ │ │ + sbceq pc, sp, r4, lsl #11 │ │ │ │ + sbceq pc, sp, r8, lsr r5 @ │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ strd r0, [r3] │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ @@ -6385,23 +6385,23 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ 424ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbceq pc, sp, ip, lsr #9 │ │ │ │ + sbceq pc, sp, ip, asr #9 │ │ │ │ ldr r0, [pc, #4] @ 424fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - smulleq sp, lr, r0, sl │ │ │ │ + strheq sp, [lr], #160 @ 0xa0 │ │ │ │ ldr r0, [pc, #4] @ 4250c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - smulleq pc, sp, ip, r4 @ │ │ │ │ + strheq pc, [sp], #76 @ 0x4c @ │ │ │ │ ldr r0, [r0, #892] @ 0x37c │ │ │ │ ldr r3, [r0, #620] @ 0x26c │ │ │ │ bx r3 │ │ │ │ ldr r0, [r0, #892] @ 0x37c │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [r0, #628] @ 0x274 │ │ │ │ mov ip, lr │ │ │ │ @@ -6713,15 +6713,15 @@ │ │ │ │ str r3, [r4, #600] @ 0x258 │ │ │ │ ldr r3, [pc, #292] @ 42b20 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #376] @ 0x178 │ │ │ │ bl 43a50 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #592 @ 0x250 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ tst r7, #8 │ │ │ │ bne 42a48 │ │ │ │ ldr r2, [pc, #260] @ 42b24 │ │ │ │ ldr r3, [pc, #160] @ 42ac4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -6799,15 +6799,15 @@ │ │ │ │ ldr r0, [r0, #16] │ │ │ │ cmp r0, #0 │ │ │ │ beq 42b58 │ │ │ │ bl 5a57c │ │ │ │ ldr r0, [r4] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r0, #592 @ 0x250 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ b 3bb4c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -6853,20 +6853,20 @@ │ │ │ │ cmp r6, r2 │ │ │ │ mov r4, r2 │ │ │ │ beq 42c5c │ │ │ │ cmp r2, #0 │ │ │ │ beq 42c40 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r2 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r6, #0 │ │ │ │ beq 42c5c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 42c64 │ │ │ │ str r4, [r5] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r5] │ │ │ │ bl 3bb4c │ │ │ │ str r4, [r5] │ │ │ │ @@ -6877,15 +6877,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 42ca8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 42cb4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -6911,15 +6911,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 4279c │ │ │ │ cmp r4, #0 │ │ │ │ mov r5, r0 │ │ │ │ beq 42d30 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 42d38 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ @@ -6943,15 +6943,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 4279c │ │ │ │ cmp r4, #0 │ │ │ │ mov r5, r0 │ │ │ │ beq 42db0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 42db8 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ @@ -6973,15 +6973,15 @@ │ │ │ │ ldr r4, [r5, #8] │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, #0 │ │ │ │ str r3, [r5, #20] │ │ │ │ beq 42e28 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 42e34 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -6995,15 +6995,15 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r4, [r1, #20] │ │ │ │ cmp r4, #0 │ │ │ │ beq 42e00 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 42e00 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -7032,15 +7032,15 @@ │ │ │ │ mov r1, #0 │ │ │ │ ldr r6, [r5, #688] @ 0x2b0 │ │ │ │ mov r2, r4 │ │ │ │ blx r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 42f20 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -7079,15 +7079,15 @@ │ │ │ │ str r3, [sp] │ │ │ │ mov r2, r4 │ │ │ │ ldr r6, [r5, #692] @ 0x2b4 │ │ │ │ blx r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 42fdc │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -7117,18 +7117,18 @@ │ │ │ │ beq 430ec │ │ │ │ cmp r6, #0 │ │ │ │ beq 43060 │ │ │ │ cmp r6, r4 │ │ │ │ beq 43074 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 430c8 │ │ │ │ strb r8, [r5, #7] │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr ip, [sp, #24] │ │ │ │ bic r7, r7, #-16777216 @ 0xff000000 │ │ │ │ and r3, r3, #-16777216 @ 0xff000000 │ │ │ │ @@ -7157,15 +7157,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 43068 │ │ │ │ b 43074 │ │ │ │ cmp r6, #0 │ │ │ │ beq 43074 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 43074 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [pc, #708] @ 433e0 │ │ │ │ mov r5, r0 │ │ │ │ @@ -7334,17 +7334,17 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 18377c │ │ │ │ mov r1, r4 │ │ │ │ bl 1835a4 │ │ │ │ ldr r4, [pc, #208] @ 4348c │ │ │ │ add r4, pc, r4 │ │ │ │ mov r7, r0 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ strb r7, [r4] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r4, #1 │ │ │ │ strb r4, [r6] │ │ │ │ b 4312c │ │ │ │ mov r5, r4 │ │ │ │ b 43140 │ │ │ │ @ instruction: 0x014e139e │ │ │ │ smlalbbeq r1, lr, r9, r3 │ │ │ │ @@ -7384,15 +7384,15 @@ │ │ │ │ @ instruction: 0xfffff3c4 │ │ │ │ @ instruction: 0xfffffac4 │ │ │ │ @ instruction: 0xfffff338 │ │ │ │ @ instruction: 0xfffff350 │ │ │ │ @ instruction: 0xfffff274 │ │ │ │ @ instruction: 0xfffff29c │ │ │ │ @ instruction: 0xfffff350 │ │ │ │ - strdeq lr, [sp], #84 @ 0x54 │ │ │ │ + sbceq lr, sp, r4, lsl r6 │ │ │ │ cmpeq lr, r1, lsl #2 │ │ │ │ bx lr │ │ │ │ sub sp, sp, #8 │ │ │ │ add sp, sp, #8 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ @@ -7465,15 +7465,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r4, [r2] │ │ │ │ cmp r4, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -7497,15 +7497,15 @@ │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ sub r6, r6, #4 │ │ │ │ mov r5, #0 │ │ │ │ ldr r4, [r6, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r4, #0 │ │ │ │ beq 43668 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 43668 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ add r5, r5, #1 │ │ │ │ @@ -7530,15 +7530,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 436a4 │ │ │ │ ldr r4, [r8, r5, lsl #2] │ │ │ │ cmp r4, #0 │ │ │ │ beq 436a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 436a4 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -7552,15 +7552,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #4] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 43734 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 43740 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -7579,15 +7579,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #8] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 437a0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 437ac │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -7606,15 +7606,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #68] @ 0x44 │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 4380c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 43818 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -7645,18 +7645,18 @@ │ │ │ │ str r1, [r5] │ │ │ │ beq 438ec │ │ │ │ cmp r6, #0 │ │ │ │ beq 438a0 │ │ │ │ cmp r6, r4 │ │ │ │ beq 438b4 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 438c8 │ │ │ │ str r6, [r5, #4] │ │ │ │ str r9, [r5, #12] │ │ │ │ str r8, [r5, #16] │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ @@ -7668,15 +7668,15 @@ │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 438a8 │ │ │ │ b 438b4 │ │ │ │ cmp r6, #0 │ │ │ │ beq 438b4 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 438b4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -7691,15 +7691,15 @@ │ │ │ │ bl 3a9ac │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #68] @ 0x44 │ │ │ │ beq 43958 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r3, #1 │ │ │ │ str r5, [r4, #68] @ 0x44 │ │ │ │ str r3, [r4] │ │ │ │ str r6, [r4, #72] @ 0x48 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -7720,18 +7720,18 @@ │ │ │ │ str r1, [r5] │ │ │ │ beq 43a3c │ │ │ │ cmp r6, #0 │ │ │ │ beq 439cc │ │ │ │ cmp r6, r4 │ │ │ │ beq 439e0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 43a18 │ │ │ │ ldrh r3, [r7, #4] │ │ │ │ ldr r2, [r6, #64] @ 0x40 │ │ │ │ strh r3, [r5, #4] │ │ │ │ ldrh r3, [r6, #68] @ 0x44 │ │ │ │ strh r2, [r5, #16] │ │ │ │ @@ -7752,15 +7752,15 @@ │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 439d4 │ │ │ │ b 439e0 │ │ │ │ cmp r6, #0 │ │ │ │ beq 439e0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 439e0 │ │ │ │ ldr ip, [pc, #752] @ 43d48 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ add ip, pc, ip │ │ │ │ str ip, [r0, #132] @ 0x84 │ │ │ │ ldr ip, [pc, #740] @ 43d4c │ │ │ │ ldr r3, [pc, #740] @ 43d50 │ │ │ │ @@ -8049,18 +8049,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq sp, sp, ip, lsr #22 │ │ │ │ - sbceq sp, sp, r8, lsr fp │ │ │ │ - strheq r5, [pc], #144 @ │ │ │ │ - sbceq sp, sp, r0, lsr #22 │ │ │ │ + sbceq sp, sp, ip, asr #22 │ │ │ │ + sbceq sp, sp, r8, asr fp │ │ │ │ + ldrdeq r5, [pc], #144 @ │ │ │ │ + sbceq sp, sp, r0, asr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #232] @ 44004 │ │ │ │ @@ -8119,22 +8119,22 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r8 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ bx ip │ │ │ │ - smulleq sp, sp, ip, sl @ │ │ │ │ - strheq sp, [sp], #160 @ 0xa0 │ │ │ │ - sbceq r5, pc, r0, lsl #18 │ │ │ │ - sbceq lr, pc, r0, lsr #22 │ │ │ │ - ldrdeq lr, [pc], #180 @ │ │ │ │ + strheq sp, [sp], #172 @ 0xac │ │ │ │ + ldrdeq sp, [sp], #160 @ 0xa0 │ │ │ │ + sbceq r5, pc, r0, lsr #18 │ │ │ │ + sbceq lr, pc, r0, asr #22 │ │ │ │ + strdeq lr, [pc], #180 @ │ │ │ │ + sbceq sp, sp, r0, lsl #21 │ │ │ │ + sbceq sp, sp, r0, ror sl │ │ │ │ sbceq sp, sp, r0, ror #20 │ │ │ │ - sbceq sp, sp, r0, asr sl │ │ │ │ - sbceq sp, sp, r0, asr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ mov r6, r0 │ │ │ │ ldr r1, [pc, #148] @ 440d8 │ │ │ │ @@ -8172,19 +8172,19 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 6fa4c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldrdeq sp, [sp], #144 @ 0x90 │ │ │ │ - sbceq sp, sp, r0, ror #19 │ │ │ │ - ldrdeq sp, [sp], #152 @ 0x98 │ │ │ │ - sbceq sp, sp, r8, asr #19 │ │ │ │ - sbcseq r7, ip, r8, lsl #1 │ │ │ │ + strdeq sp, [sp], #144 @ 0x90 │ │ │ │ + sbceq sp, sp, r0, lsl #20 │ │ │ │ + strdeq sp, [sp], #152 @ 0x98 │ │ │ │ + sbceq sp, sp, r8, ror #19 │ │ │ │ + sbcseq r7, ip, r8, lsr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r6, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #144] @ 4419c │ │ │ │ @@ -8221,19 +8221,19 @@ │ │ │ │ ldr r7, [r6, #796] @ 0x31c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ blx r7 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sp, sp, r4, lsl r9 │ │ │ │ - sbceq sp, sp, r8, lsr r9 │ │ │ │ - sbceq sp, sp, r4, lsl #18 │ │ │ │ - sbceq r1, lr, ip, ror #15 │ │ │ │ - sbcseq sl, lr, r8, lsr #5 │ │ │ │ + sbceq sp, sp, r4, lsr r9 │ │ │ │ + sbceq sp, sp, r8, asr r9 │ │ │ │ + sbceq sp, sp, r4, lsr #18 │ │ │ │ + sbceq r1, lr, ip, lsl #16 │ │ │ │ + sbcseq sl, lr, r8, asr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #132] @ 44254 │ │ │ │ @@ -8267,19 +8267,19 @@ │ │ │ │ mov r2, r6 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx ip │ │ │ │ - sbceq sp, sp, r8, asr r8 │ │ │ │ - sbceq sp, sp, ip, lsl #17 │ │ │ │ - sbceq sp, sp, ip, asr #16 │ │ │ │ - sbcseq sl, lr, r8, lsl #4 │ │ │ │ - ldrdeq r2, [lr], #60 @ 0x3c │ │ │ │ + sbceq sp, sp, r8, ror r8 │ │ │ │ + sbceq sp, sp, ip, lsr #17 │ │ │ │ + sbceq sp, sp, ip, ror #16 │ │ │ │ + sbcseq sl, lr, r8, lsr #4 │ │ │ │ + strdeq r2, [lr], #60 @ 0x3c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 442e0 │ │ │ │ @@ -8302,18 +8302,18 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r5, #860] @ 0x35c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq sp, sp, r0, lsr #15 │ │ │ │ - strdeq sp, [sp], #112 @ 0x70 │ │ │ │ - smulleq sp, sp, r8, r7 @ │ │ │ │ - sbcseq r1, ip, r0, ror lr │ │ │ │ + sbceq sp, sp, r0, asr #15 │ │ │ │ + sbceq sp, sp, r0, lsl r8 │ │ │ │ + strheq sp, [sp], #120 @ 0x78 │ │ │ │ + smullseq r1, ip, r0, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #92] @ 44364 │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [pc, #88] @ 44368 │ │ │ │ @@ -8335,17 +8335,17 @@ │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq sp, sp, r8, lsl #15 │ │ │ │ - sbceq sp, sp, r8, lsl r7 │ │ │ │ - sbceq sp, sp, r4, lsl r7 │ │ │ │ + sbceq sp, sp, r8, lsr #15 │ │ │ │ + sbceq sp, sp, r8, lsr r7 │ │ │ │ + sbceq sp, sp, r4, lsr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #100] @ 443ec │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [pc, #96] @ 443f0 │ │ │ │ @@ -8369,17 +8369,17 @@ │ │ │ │ mov r1, r4 │ │ │ │ bl 6faac │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq sp, sp, r0, lsr #14 │ │ │ │ - smulleq sp, sp, r8, r6 @ │ │ │ │ - smulleq sp, sp, r4, r6 @ │ │ │ │ + sbceq sp, sp, r0, asr #14 │ │ │ │ + strheq sp, [sp], #104 @ 0x68 │ │ │ │ + strheq sp, [sp], #100 @ 0x64 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 44470 │ │ │ │ @@ -8402,18 +8402,18 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r5, #764] @ 0x2fc │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq sp, sp, r0, lsl r6 │ │ │ │ - sbceq sp, sp, r0, lsr #13 │ │ │ │ - sbceq sp, sp, r8, lsl #12 │ │ │ │ - sbceq sp, sp, r8, lsl #13 │ │ │ │ + sbceq sp, sp, r0, lsr r6 │ │ │ │ + sbceq sp, sp, r0, asr #13 │ │ │ │ + sbceq sp, sp, r8, lsr #12 │ │ │ │ + sbceq sp, sp, r8, lsr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #144] @ 44530 │ │ │ │ @@ -8450,19 +8450,19 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq sp, sp, r8, lsl #11 │ │ │ │ + sbceq sp, sp, r8, lsr #11 │ │ │ │ + sbceq sp, sp, r0, asr r6 │ │ │ │ + smulleq sp, sp, ip, r5 @ │ │ │ │ + sbceq sp, sp, r0, asr #12 │ │ │ │ sbceq sp, sp, r0, lsr r6 │ │ │ │ - sbceq sp, sp, ip, ror r5 │ │ │ │ - sbceq sp, sp, r0, lsr #12 │ │ │ │ - sbceq sp, sp, r0, lsl r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #124] @ 445e0 │ │ │ │ @@ -8494,19 +8494,19 @@ │ │ │ │ ldr r3, [r6, #712] @ 0x2c8 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sp, sp, r4, asr #9 │ │ │ │ - smulleq sp, sp, ip, r5 @ │ │ │ │ - strheq sp, [sp], #68 @ 0x44 │ │ │ │ - sbceq lr, pc, r0, ror #9 │ │ │ │ - smulleq lr, pc, r4, r5 @ │ │ │ │ + sbceq sp, sp, r4, ror #9 │ │ │ │ + strheq sp, [sp], #92 @ 0x5c │ │ │ │ + ldrdeq sp, [sp], #68 @ 0x44 │ │ │ │ + sbceq lr, pc, r0, lsl #10 │ │ │ │ + strheq lr, [pc], #84 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #96] @ 44674 │ │ │ │ @@ -8531,18 +8531,18 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 4466c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sp, sp, r4, lsl r4 │ │ │ │ - strdeq sp, [sp], #76 @ 0x4c │ │ │ │ - sbceq sp, sp, ip, lsl #8 │ │ │ │ - strdeq sp, [sp], #60 @ 0x3c │ │ │ │ + sbceq sp, sp, r4, lsr r4 │ │ │ │ + sbceq sp, sp, ip, lsl r5 │ │ │ │ + sbceq sp, sp, ip, lsr #8 │ │ │ │ + sbceq sp, sp, ip, lsl r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [pc, #156] @ 44740 │ │ │ │ @@ -8582,20 +8582,20 @@ │ │ │ │ bl 6f508 │ │ │ │ ldr r0, [r4] │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6f708 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sp, sp, r4, lsl #7 │ │ │ │ - sbceq sp, sp, r0, lsl #9 │ │ │ │ - sbceq sp, sp, r8, ror r3 │ │ │ │ - sbceq sp, sp, r8, ror #6 │ │ │ │ - sbceq sp, sp, r8, lsr r4 │ │ │ │ - sbceq sp, sp, r4, lsr #8 │ │ │ │ + sbceq sp, sp, r4, lsr #7 │ │ │ │ + sbceq sp, sp, r0, lsr #9 │ │ │ │ + smulleq sp, sp, r8, r3 @ │ │ │ │ + sbceq sp, sp, r8, lsl #7 │ │ │ │ + sbceq sp, sp, r8, asr r4 │ │ │ │ + sbceq sp, sp, r4, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 447d0 │ │ │ │ @@ -8618,18 +8618,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #840] @ 0x348 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - strheq sp, [sp], #32 │ │ │ │ - ldrdeq sp, [sp], #48 @ 0x30 │ │ │ │ - sbceq sp, sp, r8, lsr #5 │ │ │ │ - strheq sp, [sp], #56 @ 0x38 │ │ │ │ + ldrdeq sp, [sp], #32 │ │ │ │ + strdeq sp, [sp], #48 @ 0x30 │ │ │ │ + sbceq sp, sp, r8, asr #5 │ │ │ │ + ldrdeq sp, [sp], #56 @ 0x38 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 44870 │ │ │ │ @@ -8658,18 +8658,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq sp, sp, r8, lsr #4 │ │ │ │ - sbceq sp, sp, r0, ror #6 │ │ │ │ - sbceq sp, sp, r0, lsr #4 │ │ │ │ - sbceq sp, sp, r0, lsr r3 │ │ │ │ + sbceq sp, sp, r8, asr #4 │ │ │ │ + sbceq sp, sp, r0, lsl #7 │ │ │ │ + sbceq sp, sp, r0, asr #4 │ │ │ │ + sbceq sp, sp, r0, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 448f8 │ │ │ │ @@ -8692,18 +8692,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #828] @ 0x33c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sp, sp, r8, lsl #3 │ │ │ │ - sbceq sp, sp, ip, asr #5 │ │ │ │ - sbceq sp, sp, r0, lsl #3 │ │ │ │ - smulleq sp, sp, r0, r2 @ │ │ │ │ + sbceq sp, sp, r8, lsr #3 │ │ │ │ + sbceq sp, sp, ip, ror #5 │ │ │ │ + sbceq sp, sp, r0, lsr #3 │ │ │ │ + strheq sp, [sp], #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 44980 │ │ │ │ @@ -8726,18 +8726,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #816] @ 0x330 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sp, sp, r0, lsl #2 │ │ │ │ - sbceq sp, sp, r4, asr r2 │ │ │ │ - strdeq sp, [sp], #8 │ │ │ │ - sbceq sp, sp, r8, lsl #4 │ │ │ │ + sbceq sp, sp, r0, lsr #2 │ │ │ │ + sbceq sp, sp, r4, ror r2 │ │ │ │ + sbceq sp, sp, r8, lsl r1 │ │ │ │ + sbceq sp, sp, r8, lsr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #196] @ 44a6c │ │ │ │ ldr r6, [r0, #892] @ 0x37c │ │ │ │ ldr r0, [pc, #192] @ 44a70 │ │ │ │ @@ -8785,20 +8785,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldrdeq sp, [sp], #28 │ │ │ │ - sbceq sp, sp, r4, ror r0 │ │ │ │ - sbceq sp, sp, r4, rrx │ │ │ │ - ldrheq r5, [lr], #200 @ 0xc8 │ │ │ │ - sbcseq sl, sp, ip, ror #27 │ │ │ │ - sbceq sp, sp, r4, lsl #3 │ │ │ │ + strdeq sp, [sp], #28 │ │ │ │ + smulleq sp, sp, r4, r0 @ │ │ │ │ + sbceq sp, sp, r4, lsl #1 │ │ │ │ + ldrsbeq r5, [lr], #200 @ 0xc8 │ │ │ │ + sbcseq sl, sp, ip, lsl #28 │ │ │ │ + sbceq sp, sp, r4, lsr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #132] @ 44b20 │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [pc, #128] @ 44b24 │ │ │ │ @@ -8830,18 +8830,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq sp, sp, r8, lsl #2 │ │ │ │ - sbceq ip, sp, r4, lsl #31 │ │ │ │ - sbceq ip, sp, r8, ror pc │ │ │ │ - sbcseq r5, lr, ip, asr #23 │ │ │ │ + sbceq sp, sp, r8, lsr #2 │ │ │ │ + sbceq ip, sp, r4, lsr #31 │ │ │ │ + smulleq ip, sp, r8, pc @ │ │ │ │ + sbcseq r5, lr, ip, ror #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #252] @ 44c4c │ │ │ │ @@ -8905,22 +8905,22 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 6fa4c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - ldrdeq ip, [sp], #224 @ 0xe0 │ │ │ │ - sbceq sp, sp, r4, rrx │ │ │ │ - sbceq ip, sp, r4, asr #29 │ │ │ │ - strheq ip, [sp], #228 @ 0xe4 │ │ │ │ - strheq ip, [sp], #252 @ 0xfc │ │ │ │ - sbceq sp, sp, r8, lsl r0 │ │ │ │ - ldrsbeq r5, [lr], #160 @ 0xa0 │ │ │ │ - ldrsheq r8, [pc], #0 @ │ │ │ │ + strdeq ip, [sp], #224 @ 0xe0 │ │ │ │ + sbceq sp, sp, r4, lsl #1 │ │ │ │ + sbceq ip, sp, r4, ror #29 │ │ │ │ + ldrdeq ip, [sp], #228 @ 0xe4 │ │ │ │ + ldrdeq ip, [sp], #252 @ 0xfc │ │ │ │ + sbceq sp, sp, r8, lsr r0 │ │ │ │ + ldrsheq r5, [lr], #160 @ 0xa0 │ │ │ │ + sbcseq r8, pc, r0, lsl r1 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r6, [r0, #892] @ 0x37c │ │ │ │ mov r7, r0 │ │ │ │ ldr r3, [r6, #644] @ 0x284 │ │ │ │ @@ -8972,20 +8972,20 @@ │ │ │ │ beq 44d50 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 6d544 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - sbceq ip, sp, ip, lsr pc │ │ │ │ + sbceq ip, sp, ip, asr pc │ │ │ │ cmpeq ip, r4, asr r3 │ │ │ │ - sbceq ip, sp, r8, ror sp │ │ │ │ - sbceq ip, sp, r8, ror sp │ │ │ │ - sbceq ip, sp, r8, lsl pc │ │ │ │ - sbceq fp, pc, r8, lsr #3 │ │ │ │ + smulleq ip, sp, r8, sp │ │ │ │ + smulleq ip, sp, r8, sp │ │ │ │ + sbceq ip, sp, r8, lsr pc │ │ │ │ + sbceq fp, pc, r8, asr #3 │ │ │ │ andeq r1, r0, r8, lsl #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #88] @ 44de4 │ │ │ │ mov r3, r0 │ │ │ │ @@ -9007,17 +9007,17 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq ip, sp, r4, ror #28 │ │ │ │ - smulleq ip, sp, r4, ip │ │ │ │ - smulleq ip, sp, r0, ip │ │ │ │ + sbceq ip, sp, r4, lsl #29 │ │ │ │ + strheq ip, [sp], #196 @ 0xc4 │ │ │ │ + strheq ip, [sp], #192 @ 0xc0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #116] @ 44e84 │ │ │ │ @@ -9047,18 +9047,18 @@ │ │ │ │ mov r0, r4 │ │ │ │ asr r1, r4, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq ip, sp, r8, lsl ip │ │ │ │ - strdeq ip, [sp], #216 @ 0xd8 │ │ │ │ - sbceq ip, sp, r0, lsl ip │ │ │ │ - sbcseq r9, lr, ip, asr #11 │ │ │ │ + sbceq ip, sp, r8, lsr ip │ │ │ │ + sbceq ip, sp, r8, lsl lr │ │ │ │ + sbceq ip, sp, r0, lsr ip │ │ │ │ + sbcseq r9, lr, ip, ror #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r9, [r0, #892] @ 0x37c │ │ │ │ mov r7, r1 │ │ │ │ ldr r0, [pc, #336] @ 45004 │ │ │ │ @@ -9143,23 +9143,23 @@ │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 70000 │ │ │ │ b 44f68 │ │ │ │ - sbceq ip, sp, ip, ror #22 │ │ │ │ - sbceq ip, sp, r4, ror #26 │ │ │ │ - sbceq ip, sp, ip, asr fp │ │ │ │ - sbceq ip, sp, r0, asr #26 │ │ │ │ - sbcseq r7, sp, r0, lsr #32 │ │ │ │ - sbceq ip, sp, ip, lsr #26 │ │ │ │ - ldrdeq ip, [sp], #200 @ 0xc8 │ │ │ │ - sbceq ip, sp, ip, asr #25 │ │ │ │ - sbceq ip, sp, r0, asr #25 │ │ │ │ + sbceq ip, sp, ip, lsl #23 │ │ │ │ + sbceq ip, sp, r4, lsl #27 │ │ │ │ + sbceq ip, sp, ip, ror fp │ │ │ │ + sbceq ip, sp, r0, ror #26 │ │ │ │ + sbcseq r7, sp, r0, asr #32 │ │ │ │ + sbceq ip, sp, ip, asr #26 │ │ │ │ + strdeq ip, [sp], #200 @ 0xc8 │ │ │ │ + sbceq ip, sp, ip, ror #25 │ │ │ │ + sbceq ip, sp, r0, ror #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #80] @ 45098 │ │ │ │ @@ -9180,17 +9180,17 @@ │ │ │ │ blx r3 │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 6fbd0 │ │ │ │ bl 6f948 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq ip, sp, r0, ror #19 │ │ │ │ - sbceq ip, sp, r8, lsr #24 │ │ │ │ - ldrdeq ip, [sp], #152 @ 0x98 │ │ │ │ + sbceq ip, sp, r0, lsl #20 │ │ │ │ + sbceq ip, sp, r8, asr #24 │ │ │ │ + strdeq ip, [sp], #152 @ 0x98 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #80] @ 45114 │ │ │ │ @@ -9211,17 +9211,17 @@ │ │ │ │ blx r3 │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 6fbd0 │ │ │ │ bl 6f948 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq ip, sp, r4, ror #18 │ │ │ │ - strheq ip, [sp], #188 @ 0xbc │ │ │ │ - sbceq ip, sp, ip, asr r9 │ │ │ │ + sbceq ip, sp, r4, lsl #19 │ │ │ │ + ldrdeq ip, [sp], #188 @ 0xbc │ │ │ │ + sbceq ip, sp, ip, ror r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #80] @ 45190 │ │ │ │ @@ -9242,17 +9242,17 @@ │ │ │ │ blx r3 │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 6fbd0 │ │ │ │ bl 6f948 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq ip, sp, r8, ror #17 │ │ │ │ - sbceq ip, sp, r0, asr fp │ │ │ │ - sbceq ip, sp, r0, ror #17 │ │ │ │ + sbceq ip, sp, r8, lsl #18 │ │ │ │ + sbceq ip, sp, r0, ror fp │ │ │ │ + sbceq ip, sp, r0, lsl #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #88] @ 4520c │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [pc, #84] @ 45210 │ │ │ │ @@ -9273,17 +9273,17 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 6fbd0 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq ip, sp, ip, ror #21 │ │ │ │ - sbceq ip, sp, ip, ror #16 │ │ │ │ - sbceq ip, sp, r8, ror #16 │ │ │ │ + sbceq ip, sp, ip, lsl #22 │ │ │ │ + sbceq ip, sp, ip, lsl #17 │ │ │ │ + sbceq ip, sp, r8, lsl #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #88] @ 45288 │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [pc, #84] @ 4528c │ │ │ │ @@ -9304,17 +9304,17 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 6fbd0 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq ip, sp, r4, lsl #21 │ │ │ │ - strdeq ip, [sp], #112 @ 0x70 │ │ │ │ - sbceq ip, sp, ip, ror #15 │ │ │ │ + sbceq ip, sp, r4, lsr #21 │ │ │ │ + sbceq ip, sp, r0, lsl r8 │ │ │ │ + sbceq ip, sp, ip, lsl #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #88] @ 45304 │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [pc, #84] @ 45308 │ │ │ │ @@ -9335,17 +9335,17 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 6fbd0 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq ip, sp, r4, lsl sl │ │ │ │ - sbceq ip, sp, r4, ror r7 │ │ │ │ - sbceq ip, sp, r0, ror r7 │ │ │ │ + sbceq ip, sp, r4, lsr sl │ │ │ │ + smulleq ip, sp, r4, r7 │ │ │ │ + smulleq ip, sp, r0, r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #4 │ │ │ │ add r9, sp, #44 @ 0x2c │ │ │ │ subs r4, r1, #0 │ │ │ │ @@ -9399,20 +9399,20 @@ │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ mov ip, lr │ │ │ │ add sp, sp, #4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx ip │ │ │ │ - sbceq ip, sp, r8, ror r9 │ │ │ │ - sbceq ip, sp, ip, asr #13 │ │ │ │ - sbceq ip, sp, ip, asr #13 │ │ │ │ - strheq ip, [sp], #108 @ 0x6c │ │ │ │ - sbceq pc, sp, r0, lsl #31 │ │ │ │ - sbceq r3, lr, ip, lsl r4 │ │ │ │ + smulleq ip, sp, r8, r9 │ │ │ │ + sbceq ip, sp, ip, ror #13 │ │ │ │ + sbceq ip, sp, ip, ror #13 │ │ │ │ + ldrdeq ip, [sp], #108 @ 0x6c │ │ │ │ + sbceq pc, sp, r0, lsr #31 │ │ │ │ + sbceq r3, lr, ip, lsr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #12 │ │ │ │ subs r4, r1, #0 │ │ │ │ ldrd r6, [sp, #40] @ 0x28 │ │ │ │ @@ -9463,20 +9463,20 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 6fa4c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + smulleq ip, sp, r8, r8 │ │ │ │ + ldrdeq ip, [sp], #80 @ 0x50 │ │ │ │ + ldrdeq ip, [sp], #80 @ 0x50 │ │ │ │ sbceq ip, sp, r8, ror r8 │ │ │ │ - strheq ip, [sp], #80 @ 0x50 │ │ │ │ - strheq ip, [sp], #80 @ 0x50 │ │ │ │ - sbceq ip, sp, r8, asr r8 │ │ │ │ - sbcseq r8, lr, r4, asr pc │ │ │ │ - sbceq ip, sp, ip, lsr #16 │ │ │ │ + sbcseq r8, lr, r4, ror pc │ │ │ │ + sbceq ip, sp, ip, asr #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #196] @ 45600 │ │ │ │ @@ -9526,21 +9526,21 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx ip │ │ │ │ - sbceq ip, sp, ip, ror #9 │ │ │ │ - sbceq ip, sp, r0, asr #15 │ │ │ │ - ldrdeq ip, [sp], #76 @ 0x4c │ │ │ │ - smulleq ip, sp, ip, r7 │ │ │ │ - sbceq ip, sp, r0, ror #10 │ │ │ │ - sbceq r3, lr, ip, lsr #9 │ │ │ │ - smulleq r6, lr, r8, r6 │ │ │ │ + sbceq ip, sp, ip, lsl #10 │ │ │ │ + sbceq ip, sp, r0, ror #15 │ │ │ │ + strdeq ip, [sp], #76 @ 0x4c │ │ │ │ + strheq ip, [sp], #124 @ 0x7c │ │ │ │ + sbceq ip, sp, r0, lsl #11 │ │ │ │ + sbceq r3, lr, ip, asr #9 │ │ │ │ + strheq r6, [lr], #104 @ 0x68 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r1 │ │ │ │ mov r8, r0 │ │ │ │ ldr r1, [pc, #196] @ 45700 │ │ │ │ @@ -9590,20 +9590,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - ldrdeq ip, [sp], #108 @ 0x6c │ │ │ │ - sbceq ip, sp, r4, ror #7 │ │ │ │ - ldrdeq ip, [sp], #56 @ 0x38 │ │ │ │ - sbceq ip, sp, r0, asr #13 │ │ │ │ - sbceq ip, sp, r0, asr #8 │ │ │ │ - sbcseq r7, pc, r8, lsr r6 @ │ │ │ │ + strdeq ip, [sp], #108 @ 0x6c │ │ │ │ + sbceq ip, sp, r4, lsl #8 │ │ │ │ + strdeq ip, [sp], #56 @ 0x38 │ │ │ │ + sbceq ip, sp, r0, ror #13 │ │ │ │ + sbceq ip, sp, r0, ror #8 │ │ │ │ + sbcseq r7, pc, r8, asr r6 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ mov r6, r0 │ │ │ │ ldr r1, [pc, #152] @ 457d0 │ │ │ │ @@ -9642,19 +9642,19 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ cmp r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ strne r6, [r4, #96] @ 0x60 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq ip, sp, r4, lsl #12 │ │ │ │ - sbceq ip, sp, ip, ror #5 │ │ │ │ - sbceq ip, sp, r4, ror #5 │ │ │ │ - strdeq ip, [sp], #80 @ 0x50 │ │ │ │ - sbceq ip, sp, r0, ror #11 │ │ │ │ + sbceq ip, sp, r4, lsr #12 │ │ │ │ + sbceq ip, sp, ip, lsl #6 │ │ │ │ + sbceq ip, sp, r4, lsl #6 │ │ │ │ + sbceq ip, sp, r0, lsl r6 │ │ │ │ + sbceq ip, sp, r0, lsl #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ mov r6, r0 │ │ │ │ ldr r1, [pc, #144] @ 45894 │ │ │ │ @@ -9691,18 +9691,18 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ cmp r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ strne r6, [r4, #96] @ 0x60 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq ip, sp, r8, ror #10 │ │ │ │ - sbceq ip, sp, r0, lsr #4 │ │ │ │ - sbceq ip, sp, r8, lsl r2 │ │ │ │ - sbceq ip, sp, r4, lsr #10 │ │ │ │ + sbceq ip, sp, r8, lsl #11 │ │ │ │ + sbceq ip, sp, r0, asr #4 │ │ │ │ + sbceq ip, sp, r8, lsr r2 │ │ │ │ + sbceq ip, sp, r4, asr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr sl, [r0, #892] @ 0x37c │ │ │ │ mov r9, r1 │ │ │ │ mov r8, r0 │ │ │ │ @@ -9758,19 +9758,19 @@ │ │ │ │ bl 6f4a4 │ │ │ │ cmp r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ strne r8, [r4, #96] @ 0x60 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 70000 │ │ │ │ b 45954 │ │ │ │ - sbceq ip, sp, r0, asr #9 │ │ │ │ - sbceq ip, sp, ip, asr r1 │ │ │ │ - sbceq ip, sp, r4, asr r1 │ │ │ │ - sbceq ip, sp, r0, ror #8 │ │ │ │ - smulleq ip, sp, r8, r4 │ │ │ │ + sbceq ip, sp, r0, ror #9 │ │ │ │ + sbceq ip, sp, ip, ror r1 │ │ │ │ + sbceq ip, sp, r4, ror r1 │ │ │ │ + sbceq ip, sp, r0, lsl #9 │ │ │ │ + strheq ip, [sp], #72 @ 0x48 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #120] @ 45a4c │ │ │ │ @@ -9801,18 +9801,18 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ cmp r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ strne r5, [r4, #96] @ 0x60 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq ip, sp, r0, ror #7 │ │ │ │ - sbceq ip, sp, r0, asr r0 │ │ │ │ - sbceq ip, sp, ip, asr #32 │ │ │ │ - sbceq ip, sp, r8, asr r3 │ │ │ │ + sbceq ip, sp, r0, lsl #8 │ │ │ │ + sbceq ip, sp, r0, ror r0 │ │ │ │ + sbceq ip, sp, ip, rrx │ │ │ │ + sbceq ip, sp, r8, ror r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #28 │ │ │ │ add r9, sp, #68 @ 0x44 │ │ │ │ subs r4, r1, #0 │ │ │ │ @@ -9899,24 +9899,24 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 6fa4c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - sbceq ip, sp, r0, lsr #6 │ │ │ │ - sbceq fp, sp, r0, lsl #31 │ │ │ │ - sbceq fp, sp, ip, ror pc │ │ │ │ - sbceq fp, sp, ip, ror #30 │ │ │ │ - strdeq ip, [sp], #32 │ │ │ │ - sbceq r2, lr, ip, asr #25 │ │ │ │ - strdeq pc, [sp], #120 @ 0x78 │ │ │ │ - sbceq ip, sp, ip, lsr #6 │ │ │ │ - sbceq ip, sp, r8, lsl #5 │ │ │ │ - sbceq ip, sp, r0, asr r2 │ │ │ │ + sbceq ip, sp, r0, asr #6 │ │ │ │ + sbceq fp, sp, r0, lsr #31 │ │ │ │ + smulleq fp, sp, ip, pc @ │ │ │ │ + sbceq fp, sp, ip, lsl #31 │ │ │ │ + sbceq ip, sp, r0, lsl r3 │ │ │ │ + sbceq r2, lr, ip, ror #25 │ │ │ │ + sbceq pc, sp, r8, lsl r8 @ │ │ │ │ + sbceq ip, sp, ip, asr #6 │ │ │ │ + sbceq ip, sp, r8, lsr #5 │ │ │ │ + sbceq ip, sp, r0, ror r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, sp, #8 │ │ │ │ subs r4, r1, #0 │ │ │ │ ldr r8, [sp, #32] │ │ │ │ @@ -9970,20 +9970,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 6fa4c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - strheq ip, [sp], #28 │ │ │ │ - sbceq fp, sp, r8, ror #27 │ │ │ │ - sbceq fp, sp, r4, ror #27 │ │ │ │ - ldrdeq fp, [sp], #212 @ 0xd4 │ │ │ │ - smullseq r5, ip, r4, r4 │ │ │ │ - sbceq fp, sp, r4, lsr lr │ │ │ │ + ldrdeq ip, [sp], #28 │ │ │ │ + sbceq fp, sp, r8, lsl #28 │ │ │ │ + sbceq fp, sp, r4, lsl #28 │ │ │ │ + strdeq fp, [sp], #212 @ 0xd4 │ │ │ │ + ldrheq r5, [ip], #68 @ 0x44 │ │ │ │ + sbceq fp, sp, r4, asr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r8, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ mov r7, r0 │ │ │ │ @@ -10031,20 +10031,20 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ cmp r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ strne r7, [r4, #96] @ 0x60 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq ip, sp, r0, ror #1 │ │ │ │ - strdeq fp, [sp], #200 @ 0xc8 │ │ │ │ - strdeq fp, [sp], #192 @ 0xc0 │ │ │ │ - ldrdeq fp, [sp], #248 @ 0xf8 │ │ │ │ - sbceq fp, sp, ip, ror sp │ │ │ │ - sbcseq r5, ip, r8, lsl #7 │ │ │ │ + sbceq ip, sp, r0, lsl #2 │ │ │ │ + sbceq fp, sp, r8, lsl sp │ │ │ │ + sbceq fp, sp, r0, lsl sp │ │ │ │ + strdeq fp, [sp], #248 @ 0xf8 │ │ │ │ + smulleq fp, sp, ip, sp │ │ │ │ + sbcseq r5, ip, r8, lsr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #80] @ 45e6c │ │ │ │ @@ -10065,17 +10065,17 @@ │ │ │ │ blx r3 │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 72d74 │ │ │ │ bl 6f948 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq fp, sp, ip, lsl #24 │ │ │ │ - sbceq ip, sp, r4 │ │ │ │ - sbceq fp, sp, r4, lsl #24 │ │ │ │ + sbceq fp, sp, ip, lsr #24 │ │ │ │ + sbceq ip, sp, r4, lsr #32 │ │ │ │ + sbceq fp, sp, r4, lsr #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #188] @ 45f54 │ │ │ │ @@ -10123,20 +10123,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ asr r1, r4, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - smulleq fp, sp, r0, fp │ │ │ │ - smulleq fp, sp, ip, pc @ │ │ │ │ - sbceq fp, sp, r4, lsl #23 │ │ │ │ - sbceq fp, sp, r0, lsl #31 │ │ │ │ - sbceq fp, sp, ip, ror #30 │ │ │ │ - sbceq fp, sp, r8, ror #30 │ │ │ │ + strheq fp, [sp], #176 @ 0xb0 │ │ │ │ + strheq fp, [sp], #252 @ 0xfc │ │ │ │ + sbceq fp, sp, r4, lsr #23 │ │ │ │ + sbceq fp, sp, r0, lsr #31 │ │ │ │ + sbceq fp, sp, ip, lsl #31 │ │ │ │ + sbceq fp, sp, r8, lsl #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #184] @ 46044 │ │ │ │ @@ -10183,20 +10183,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ asr r1, r4, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - smulleq fp, sp, ip, sl │ │ │ │ - sbceq fp, sp, ip, asr #29 │ │ │ │ - smulleq fp, sp, r0, sl │ │ │ │ - strheq fp, [sp], #228 @ 0xe4 │ │ │ │ - smulleq fp, sp, r0, lr │ │ │ │ - sbceq pc, sp, r0, asr #18 │ │ │ │ + strheq fp, [sp], #172 @ 0xac │ │ │ │ + sbceq fp, sp, ip, ror #29 │ │ │ │ + strheq fp, [sp], #160 @ 0xa0 │ │ │ │ + ldrdeq fp, [sp], #228 @ 0xe4 │ │ │ │ + strheq fp, [sp], #224 @ 0xe0 │ │ │ │ + sbceq pc, sp, r0, ror #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #156] @ 46118 │ │ │ │ @@ -10236,19 +10236,19 @@ │ │ │ │ mov r0, r4 │ │ │ │ asr r1, r4, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq fp, sp, ip, lsr #19 │ │ │ │ - strdeq fp, [sp], #216 @ 0xd8 │ │ │ │ - sbceq fp, sp, r0, lsr #19 │ │ │ │ - sbcseq fp, ip, r4, asr r3 │ │ │ │ - sbceq fp, sp, r0, lsr #27 │ │ │ │ + sbceq fp, sp, ip, asr #19 │ │ │ │ + sbceq fp, sp, r8, lsl lr │ │ │ │ + sbceq fp, sp, r0, asr #19 │ │ │ │ + sbcseq fp, ip, r4, ror r3 │ │ │ │ + sbceq fp, sp, r0, asr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #152] @ 461e4 │ │ │ │ @@ -10287,19 +10287,19 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrdeq fp, [sp], #140 @ 0x8c │ │ │ │ - sbceq fp, sp, ip, lsr sp │ │ │ │ - ldrdeq fp, [sp], #128 @ 0x80 │ │ │ │ - sbcseq fp, lr, ip, asr #10 │ │ │ │ - sbcseq fp, ip, r8, ror #4 │ │ │ │ + strdeq fp, [sp], #140 @ 0x8c │ │ │ │ + sbceq fp, sp, ip, asr sp │ │ │ │ + strdeq fp, [sp], #128 @ 0x80 │ │ │ │ + sbcseq fp, lr, ip, ror #10 │ │ │ │ + sbcseq fp, ip, r8, lsl #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #148] @ 462a4 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #144] @ 462a8 │ │ │ │ @@ -10335,17 +10335,17 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3bb4c │ │ │ │ mov r1, r7 │ │ │ │ bl 17a5f0 │ │ │ │ str r7, [r5] │ │ │ │ b 4627c │ │ │ │ - sbceq pc, sp, r8, lsr #9 │ │ │ │ - sbceq fp, sp, r0, lsl r8 │ │ │ │ - sbceq fp, sp, r8, lsl #16 │ │ │ │ + sbceq pc, sp, r8, asr #9 │ │ │ │ + sbceq fp, sp, r0, lsr r8 │ │ │ │ + sbceq fp, sp, r8, lsr #16 │ │ │ │ smlalbbeq lr, sp, r8, r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r9, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ @@ -10472,28 +10472,28 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 70060 │ │ │ │ bl 6f708 │ │ │ │ b 4643c │ │ │ │ ldr r0, [pc, #56] @ 464fc │ │ │ │ add r0, pc, r0 │ │ │ │ b 4635c │ │ │ │ - sbceq fp, sp, ip, asr #14 │ │ │ │ - ldrdeq fp, [sp], #188 @ 0xbc │ │ │ │ - sbceq fp, sp, r4, lsr r7 │ │ │ │ - sbceq fp, sp, r4, asr #23 │ │ │ │ - sbceq pc, lr, r0, lsl #26 │ │ │ │ - sbcseq r6, pc, r4, ror r9 @ │ │ │ │ - sbcseq r4, lr, ip, lsl r3 │ │ │ │ + sbceq fp, sp, ip, ror #14 │ │ │ │ + strdeq fp, [sp], #188 @ 0xbc │ │ │ │ + sbceq fp, sp, r4, asr r7 │ │ │ │ + sbceq fp, sp, r4, ror #23 │ │ │ │ + sbceq pc, lr, r0, lsr #26 │ │ │ │ + smullseq r6, pc, r4, r9 @ │ │ │ │ + sbcseq r4, lr, ip, lsr r3 │ │ │ │ + sbceq fp, sp, r8, lsr #22 │ │ │ │ sbceq fp, sp, r8, lsl #22 │ │ │ │ sbceq fp, sp, r8, ror #21 │ │ │ │ - sbceq fp, sp, r8, asr #21 │ │ │ │ - sbceq r3, pc, r0, asr fp @ │ │ │ │ - sbceq r0, lr, r8, lsl #6 │ │ │ │ - strdeq r0, [lr], #32 │ │ │ │ - sbceq fp, sp, r4, ror #19 │ │ │ │ + sbceq r3, pc, r0, ror fp @ │ │ │ │ + sbceq r0, lr, r8, lsr #6 │ │ │ │ + sbceq r0, lr, r0, lsl r3 │ │ │ │ + sbceq fp, sp, r4, lsl #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #216] @ 465f0 │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [pc, #212] @ 465f4 │ │ │ │ @@ -10546,20 +10546,20 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #24] @ 46604 │ │ │ │ add r0, pc, r0 │ │ │ │ b 4659c │ │ │ │ - ldrdeq fp, [sp], #144 @ 0x90 │ │ │ │ - sbceq fp, sp, r4, lsl #10 │ │ │ │ - strdeq fp, [sp], #68 @ 0x44 │ │ │ │ - sbcseq fp, sp, ip, lsl r2 │ │ │ │ - sbceq pc, lr, r0, asr #21 │ │ │ │ - strheq fp, [sp], #140 @ 0x8c │ │ │ │ + strdeq fp, [sp], #144 @ 0x90 │ │ │ │ + sbceq fp, sp, r4, lsr #10 │ │ │ │ + sbceq fp, sp, r4, lsl r5 │ │ │ │ + sbcseq fp, sp, ip, lsr r2 │ │ │ │ + sbceq pc, lr, r0, ror #21 │ │ │ │ + ldrdeq fp, [sp], #140 @ 0x8c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #248] @ 46718 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ ldr r0, [pc, #244] @ 4671c │ │ │ │ @@ -10620,21 +10620,21 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [pc, #28] @ 46730 │ │ │ │ add r0, pc, r0 │ │ │ │ b 466a4 │ │ │ │ - sbceq fp, sp, r4, ror #17 │ │ │ │ - strdeq fp, [sp], #60 @ 0x3c │ │ │ │ - sbceq fp, sp, ip, ror #7 │ │ │ │ - sbcseq fp, sp, r4, lsl r1 │ │ │ │ - strheq pc, [lr], #152 @ 0x98 @ │ │ │ │ - sbceq fp, sp, ip, asr r8 │ │ │ │ - smulleq fp, sp, r4, r7 │ │ │ │ + sbceq fp, sp, r4, lsl #18 │ │ │ │ + sbceq fp, sp, ip, lsl r4 │ │ │ │ + sbceq fp, sp, ip, lsl #8 │ │ │ │ + sbcseq fp, sp, r4, lsr r1 │ │ │ │ + ldrdeq pc, [lr], #152 @ 0x98 │ │ │ │ + sbceq fp, sp, ip, ror r8 │ │ │ │ + strheq fp, [sp], #116 @ 0x74 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [pc, #220] @ 46830 │ │ │ │ @@ -10690,21 +10690,21 @@ │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [pc, #28] @ 46848 │ │ │ │ add r0, pc, r0 │ │ │ │ b 467ac │ │ │ │ - ldrdeq fp, [sp], #36 @ 0x24 │ │ │ │ - sbceq fp, sp, r4, ror #15 │ │ │ │ - sbceq fp, sp, r8, asr #5 │ │ │ │ - strheq pc, [lr], #128 @ 0x80 @ │ │ │ │ - smulleq fp, sp, r0, r6 │ │ │ │ - sbceq fp, sp, ip, ror r6 │ │ │ │ - sbceq fp, sp, ip, ror r6 │ │ │ │ + strdeq fp, [sp], #36 @ 0x24 │ │ │ │ + sbceq fp, sp, r4, lsl #16 │ │ │ │ + sbceq fp, sp, r8, ror #5 │ │ │ │ + ldrdeq pc, [lr], #128 @ 0x80 │ │ │ │ + strheq fp, [sp], #96 @ 0x60 │ │ │ │ + smulleq fp, sp, ip, r6 │ │ │ │ + smulleq fp, sp, ip, r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [pc, #296] @ 46994 │ │ │ │ @@ -10779,23 +10779,23 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r0, [pc, #36] @ 469b4 │ │ │ │ add r0, pc, r0 │ │ │ │ b 468d0 │ │ │ │ - strheq fp, [sp], #20 │ │ │ │ - sbceq fp, sp, r8, ror #13 │ │ │ │ - sbceq fp, sp, r4, lsr #3 │ │ │ │ - sbceq pc, lr, ip, lsl #15 │ │ │ │ - sbceq fp, sp, r0, lsl #12 │ │ │ │ - sbceq fp, sp, ip, ror r6 │ │ │ │ - sbceq fp, sp, r8, asr r6 │ │ │ │ - sbceq fp, sp, r4, asr r6 │ │ │ │ - sbceq fp, sp, r8, lsl r5 │ │ │ │ + ldrdeq fp, [sp], #20 │ │ │ │ + sbceq fp, sp, r8, lsl #14 │ │ │ │ + sbceq fp, sp, r4, asr #3 │ │ │ │ + sbceq pc, lr, ip, lsr #15 │ │ │ │ + sbceq fp, sp, r0, lsr #12 │ │ │ │ + smulleq fp, sp, ip, r6 │ │ │ │ + sbceq fp, sp, r8, ror r6 │ │ │ │ + sbceq fp, sp, r4, ror r6 │ │ │ │ + sbceq fp, sp, r8, lsr r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r8, [r0, #892] @ 0x37c │ │ │ │ mov r7, r1 │ │ │ │ ldr r0, [pc, #336] @ 46b28 │ │ │ │ @@ -10880,22 +10880,22 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 46af0 │ │ │ │ ldr r0, [pc, #32] @ 46b44 │ │ │ │ add r0, pc, r0 │ │ │ │ b 46a38 │ │ │ │ - sbceq fp, sp, r8, asr #32 │ │ │ │ - strheq fp, [sp], #84 @ 0x54 │ │ │ │ - sbceq fp, sp, ip, lsr r0 │ │ │ │ - sbceq pc, lr, r4, lsr #12 │ │ │ │ - sbcseq r1, lr, ip, lsl #12 │ │ │ │ - sbceq fp, sp, r4, lsr #10 │ │ │ │ - ldrdeq fp, [sp], #64 @ 0x40 │ │ │ │ - sbceq fp, sp, r4, lsl #7 │ │ │ │ + sbceq fp, sp, r8, rrx │ │ │ │ + ldrdeq fp, [sp], #84 @ 0x54 │ │ │ │ + sbceq fp, sp, ip, asr r0 │ │ │ │ + sbceq pc, lr, r4, asr #12 │ │ │ │ + sbcseq r1, lr, ip, lsr #12 │ │ │ │ + sbceq fp, sp, r4, asr #10 │ │ │ │ + strdeq fp, [sp], #64 @ 0x40 │ │ │ │ + sbceq fp, sp, r4, lsr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r7, [r0, #892] @ 0x37c │ │ │ │ mov r5, r1 │ │ │ │ ldr r0, [pc, #360] @ 46cd0 │ │ │ │ @@ -10986,25 +10986,25 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #52] @ 46cf4 │ │ │ │ add r0, pc, r0 │ │ │ │ b 46bd0 │ │ │ │ ldr r0, [pc, #44] @ 46cf8 │ │ │ │ add r0, pc, r0 │ │ │ │ b 46c04 │ │ │ │ - strheq sl, [sp], #232 @ 0xe8 │ │ │ │ - sbceq fp, sp, r4, asr #8 │ │ │ │ - sbceq sl, sp, r4, lsr #29 │ │ │ │ - sbceq fp, sp, r0, lsr #8 │ │ │ │ - strdeq fp, [sp], #56 @ 0x38 │ │ │ │ + ldrdeq sl, [sp], #232 @ 0xe8 │ │ │ │ + sbceq fp, sp, r4, ror #8 │ │ │ │ + sbceq sl, sp, r4, asr #29 │ │ │ │ + sbceq fp, sp, r0, asr #8 │ │ │ │ + sbceq fp, sp, r8, lsl r4 │ │ │ │ + sbceq pc, sp, ip, lsr #23 │ │ │ │ + smulleq pc, sp, ip, fp @ │ │ │ │ sbceq pc, sp, ip, lsl #23 │ │ │ │ - sbceq pc, sp, ip, ror fp @ │ │ │ │ - sbceq pc, sp, ip, ror #22 │ │ │ │ - sbcseq r4, lr, r8, rrx │ │ │ │ - sbceq fp, sp, r8, ror #3 │ │ │ │ - ldrdeq fp, [sp], #28 │ │ │ │ + sbcseq r4, lr, r8, lsl #1 │ │ │ │ + sbceq fp, sp, r8, lsl #4 │ │ │ │ + strdeq fp, [sp], #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r9, [r0, #892] @ 0x37c │ │ │ │ mov r8, r1 │ │ │ │ ldr r0, [pc, #364] @ 46e88 │ │ │ │ @@ -11096,23 +11096,23 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 46e50 │ │ │ │ ldr r0, [pc, #36] @ 46ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ b 46d80 │ │ │ │ - sbceq sl, sp, r4, lsl #26 │ │ │ │ - sbceq fp, sp, r0, ror r2 │ │ │ │ - strdeq sl, [sp], #196 @ 0xc4 │ │ │ │ - ldrdeq pc, [lr], #44 @ 0x2c │ │ │ │ - strdeq r5, [pc], #84 @ │ │ │ │ - sbcseq r1, lr, r8, lsr #5 │ │ │ │ - sbceq sl, sp, r0, asr #31 │ │ │ │ - sbceq sl, sp, r0, ror pc │ │ │ │ - sbceq fp, sp, r4, lsr #32 │ │ │ │ + sbceq sl, sp, r4, lsr #26 │ │ │ │ + smulleq fp, sp, r0, r2 │ │ │ │ + sbceq sl, sp, r4, lsl sp │ │ │ │ + strdeq pc, [lr], #44 @ 0x2c │ │ │ │ + sbceq r5, pc, r4, lsl r6 @ │ │ │ │ + sbcseq r1, lr, r8, asr #5 │ │ │ │ + sbceq sl, sp, r0, ror #31 │ │ │ │ + smulleq sl, sp, r0, pc @ │ │ │ │ + sbceq fp, sp, r4, asr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r9, [r0, #892] @ 0x37c │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #456] @ 47094 │ │ │ │ @@ -11227,24 +11227,24 @@ │ │ │ │ bl 70000 │ │ │ │ b 47050 │ │ │ │ ldr r0, [pc, #48] @ 470b8 │ │ │ │ add r0, pc, r0 │ │ │ │ b 46f30 │ │ │ │ bl 6fd68 │ │ │ │ b 4700c │ │ │ │ - sbceq sl, sp, r4, asr fp │ │ │ │ - sbceq fp, sp, r0, lsl r1 │ │ │ │ - sbceq sl, sp, r4, asr #22 │ │ │ │ - sbceq pc, lr, ip, lsr #2 │ │ │ │ - sbcseq r1, lr, r4, lsl r1 │ │ │ │ - sbceq sl, sp, ip, lsr #28 │ │ │ │ - sbceq sl, sp, ip, asr pc │ │ │ │ - sbceq sl, sp, r0, ror sp │ │ │ │ - ldrdeq sl, [sp], #228 @ 0xe4 │ │ │ │ - sbceq sl, sp, r0, lsr #28 │ │ │ │ + sbceq sl, sp, r4, ror fp │ │ │ │ + sbceq fp, sp, r0, lsr r1 │ │ │ │ + sbceq sl, sp, r4, ror #22 │ │ │ │ + sbceq pc, lr, ip, asr #2 │ │ │ │ + sbcseq r1, lr, r4, lsr r1 │ │ │ │ + sbceq sl, sp, ip, asr #28 │ │ │ │ + sbceq sl, sp, ip, ror pc │ │ │ │ + smulleq sl, sp, r0, sp │ │ │ │ + strdeq sl, [sp], #228 @ 0xe4 │ │ │ │ + sbceq sl, sp, r0, asr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [pc, #172] @ 47180 │ │ │ │ mov r4, r1 │ │ │ │ ldr lr, [pc, ip] │ │ │ │ @@ -11723,22 +11723,22 @@ │ │ │ │ b 47770 │ │ │ │ bl 6f80c │ │ │ │ mov r0, r5 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ b 4729c │ │ │ │ - strheq sl, [sp], #212 @ 0xd4 │ │ │ │ + ldrdeq sl, [sp], #212 @ 0xd4 │ │ │ │ smlaltbeq r8, ip, r8, sp │ │ │ │ - sbceq r9, sp, ip, asr #1 │ │ │ │ + sbceq r9, sp, ip, ror #1 │ │ │ │ cmpeq ip, r0, asr #26 │ │ │ │ cmpeq sp, r4, lsr r2 │ │ │ │ mrseq sp, (UNDEF: 109) │ │ │ │ - sbceq sl, sp, r0, asr sp │ │ │ │ - sbceq r6, pc, ip, asr #4 │ │ │ │ + sbceq sl, sp, r0, ror sp │ │ │ │ + sbceq r6, pc, ip, ror #4 │ │ │ │ @ instruction: 0xffffeef0 │ │ │ │ @ instruction: 0xffffdf7c │ │ │ │ @ instruction: 0xffffdef4 │ │ │ │ @ instruction: 0xffffde6c │ │ │ │ @ instruction: 0xffffedec │ │ │ │ @ instruction: 0xffffda1c │ │ │ │ @ instruction: 0xffffecf0 │ │ │ │ @@ -11789,16 +11789,16 @@ │ │ │ │ @ instruction: 0xffffebdc │ │ │ │ @ instruction: 0xffffcac0 │ │ │ │ @ instruction: 0xffffc9e4 │ │ │ │ @ instruction: 0xfffff298 │ │ │ │ @ instruction: 0xfffff5c4 │ │ │ │ @ instruction: 0xffffc704 │ │ │ │ cmpeq sp, ip, ror #26 │ │ │ │ - strheq sl, [sp], #136 @ 0x88 │ │ │ │ - sbceq sl, sp, r0, ror #16 │ │ │ │ + ldrdeq sl, [sp], #136 @ 0x88 │ │ │ │ + sbceq sl, sp, r0, lsl #17 │ │ │ │ strheq ip, [sp, #-204] @ 0xffffff34 │ │ │ │ andeq r0, r0, ip, asr #26 │ │ │ │ andeq r1, r0, ip, asr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ @@ -11858,15 +11858,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 47a14 │ │ │ │ ldr r4, [r6, #8] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 47a14 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 47a14 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -11883,20 +11883,20 @@ │ │ │ │ cmp r4, #0 │ │ │ │ beq 47adc │ │ │ │ cmp r4, r2 │ │ │ │ str r2, [sp, #4] │ │ │ │ beq 47b00 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r2 │ │ │ │ str r2, [sp, #4] │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldr r2, [sp, #4] │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r2 │ │ │ │ streq r4, [sp, #4] │ │ │ │ beq 47b0c │ │ │ │ str r4, [r6, #8] │ │ │ │ b 47a2c │ │ │ │ @@ -11904,15 +11904,15 @@ │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r4, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 47b34 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 47b08 │ │ │ │ ldr r4, [sp, #4] │ │ │ │ b 47b00 │ │ │ │ ldr fp, [sp, #16] │ │ │ │ add r2, r5, r5, lsl #1 │ │ │ │ ldr r8, [sp, #12] │ │ │ │ @@ -11938,15 +11938,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 47b7c │ │ │ │ ldr r4, [r6, #8] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 47b7c │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 47b7c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -11954,15 +11954,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 47bb0 │ │ │ │ b 47b7c │ │ │ │ cmp r4, #0 │ │ │ │ beq 47b00 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 47b00 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr ip, [pc, #188] @ 47ccc │ │ │ │ mov r7, r1 │ │ │ │ @@ -12211,18 +12211,18 @@ │ │ │ │ beq 48078 │ │ │ │ cmp r8, #0 │ │ │ │ beq 47ff8 │ │ │ │ cmp r8, r4 │ │ │ │ beq 4800c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 48054 │ │ │ │ cmp r7, #0 │ │ │ │ str r7, [r5, #24] │ │ │ │ addne r7, r7, r7, lsl #1 │ │ │ │ lslne r3, r7, #2 │ │ │ │ movne ip, #0 │ │ │ │ @@ -12248,45 +12248,45 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 48000 │ │ │ │ b 4800c │ │ │ │ cmp r8, #0 │ │ │ │ beq 4800c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 4800c │ │ │ │ ldr r4, [r5, #20] │ │ │ │ cmp r4, #0 │ │ │ │ beq 48130 │ │ │ │ cmp r9, #0 │ │ │ │ beq 480b8 │ │ │ │ cmp r4, r9 │ │ │ │ beq 47fcc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ b 480e4 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 47fcc │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 47fcc │ │ │ │ b 480c4 │ │ │ │ cmp r4, #0 │ │ │ │ movne r0, r4 │ │ │ │ beq 47fa8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 47fa8 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -12294,15 +12294,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 48100 │ │ │ │ b 47fa8 │ │ │ │ cmp r9, #0 │ │ │ │ beq 47fcc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 47fcc │ │ │ │ ldrb r3, [r9] │ │ │ │ strb r3, [r5, #12] │ │ │ │ ldr r3, [r9, #4] │ │ │ │ str r3, [r5, #16] │ │ │ │ b 47fd0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -12428,19 +12428,19 @@ │ │ │ │ b 482ec │ │ │ │ ldr r3, [pc, #32] @ 48368 │ │ │ │ add r3, pc, r3 │ │ │ │ b 482ec │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq ip, r4, asr sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r9, sp, r8, ror #26 │ │ │ │ - sbceq r9, sp, ip, ror #26 │ │ │ │ + sbceq r9, sp, r8, lsl #27 │ │ │ │ + sbceq r9, sp, ip, lsl #27 │ │ │ │ strdeq r7, [ip, #-192] @ 0xffffff40 │ │ │ │ - smullseq r5, pc, r8, r2 @ │ │ │ │ - sbceq r9, sp, r4, lsl sp │ │ │ │ + ldrheq r5, [pc], #40 @ │ │ │ │ + sbceq r9, sp, r4, lsr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ sub sp, sp, #100 @ 0x64 │ │ │ │ mov r6, r3 │ │ │ │ mov r5, r0 │ │ │ │ @@ -12627,17 +12627,17 @@ │ │ │ │ b 48454 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq ip, r0, asr ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x014c7b94 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ + strdeq r9, [sp], #168 @ 0xa8 │ │ │ │ + strdeq r9, [sp], #160 @ 0xa0 │ │ │ │ ldrdeq r9, [sp], #168 @ 0xa8 │ │ │ │ - ldrdeq r9, [sp], #160 @ 0xa0 │ │ │ │ - strheq r9, [sp], #168 @ 0xa8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3696] @ 0xe70 │ │ │ │ ldr lr, [pc, #152] @ 48730 │ │ │ │ ldr ip, [pc, #152] @ 48734 │ │ │ │ add lr, pc, lr │ │ │ │ @@ -12764,15 +12764,15 @@ │ │ │ │ str r0, [sp, #68] @ 0x44 │ │ │ │ mov r0, r5 │ │ │ │ bl 5d304 │ │ │ │ cmp r8, #0 │ │ │ │ beq 488a4 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 489c0 │ │ │ │ mov r2, #36 @ 0x24 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 3b570 │ │ │ │ mov r3, #120 @ 0x78 │ │ │ │ @@ -12848,15 +12848,15 @@ │ │ │ │ blx r3 │ │ │ │ b 488a4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r7, [ip, #-124] @ 0xffffff84 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0xffffc003 │ │ │ │ streq r0, [r4], -r0, lsl #4 │ │ │ │ - sbcseq r5, pc, r0, ror r8 @ │ │ │ │ + smullseq r5, pc, r0, r8 @ │ │ │ │ cmpeq ip, ip, asr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3624] @ 0xe28 │ │ │ │ ldr ip, [pc, #532] @ 48c1c │ │ │ │ ldr r3, [pc, #532] @ 48c20 │ │ │ │ @@ -12957,15 +12957,15 @@ │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 48ba8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 48bf8 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ sub r3, r3, #2 │ │ │ │ ldr r1, [pc, #116] @ 48c30 │ │ │ │ orrs r3, r3, r2 │ │ │ │ @@ -12991,18 +12991,18 @@ │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ bne 48b94 │ │ │ │ b 48ba8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltteq r7, ip, ip, r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r5, pc, r4, asr #14 │ │ │ │ - sbcseq r5, pc, r8, asr #14 │ │ │ │ + sbcseq r5, pc, r4, ror #14 │ │ │ │ + sbcseq r5, pc, r8, ror #14 │ │ │ │ cmpeq ip, r8, lsr #10 │ │ │ │ - ldrsheq r5, [pc], #92 @ │ │ │ │ + sbcseq r5, pc, ip, lsl r6 @ │ │ │ │ cmpeq ip, r4, lsr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r9, [pc, #504] @ 48e48 │ │ │ │ subs r6, r1, #0 │ │ │ │ @@ -13088,15 +13088,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r5, #188] @ 0xbc │ │ │ │ blx r3 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 48de0 │ │ │ │ ldr r3, [pc, #156] @ 48e58 │ │ │ │ ldr r2, [pc, #156] @ 48e5c │ │ │ │ ldr r1, [pc, #156] @ 48e60 │ │ │ │ ldr r3, [r9, r3] │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -13129,23 +13129,23 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mvn r0, #0 │ │ │ │ ldr r3, [r3] │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 48274 │ │ │ │ smlaltbeq r7, ip, r4, r3 │ │ │ │ - sbcseq r5, pc, ip, lsl #10 │ │ │ │ - ldrheq r5, [pc], #76 @ │ │ │ │ - sbcseq r5, pc, r0, asr #9 │ │ │ │ + sbcseq r5, pc, ip, lsr #10 │ │ │ │ + ldrsbeq r5, [pc], #76 @ │ │ │ │ + sbcseq r5, pc, r0, ror #9 │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - sbcseq r5, pc, r8, lsl #7 │ │ │ │ - sbceq r9, sp, r8, lsl #6 │ │ │ │ - sbcseq r5, pc, r8, asr r3 @ │ │ │ │ - sbcseq r5, pc, r0, lsr #6 │ │ │ │ - sbceq r9, sp, r0, lsr #5 │ │ │ │ + sbcseq r5, pc, r8, lsr #7 │ │ │ │ + sbceq r9, sp, r8, lsr #6 │ │ │ │ + sbcseq r5, pc, r8, ror r3 @ │ │ │ │ + sbcseq r5, pc, r0, asr #6 │ │ │ │ + sbceq r9, sp, r0, asr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-80] @ 0xffffffb0 │ │ │ │ ldr ip, [pc, #524] @ 49098 │ │ │ │ sub sp, sp, #4096 @ 0x1000 │ │ │ │ @@ -13237,15 +13237,15 @@ │ │ │ │ ldr r3, [r5, #500] @ 0x1f4 │ │ │ │ mov r1, r9 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, r7 │ │ │ │ beq 49050 │ │ │ │ ldr r1, [pc, #156] @ 490ac │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 48274 │ │ │ │ ldr r2, [pc, #144] @ 490b0 │ │ │ │ @@ -13267,31 +13267,31 @@ │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 49008 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 49008 │ │ │ │ b 49050 │ │ │ │ ldr r1, [pc, #40] @ 490b4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 48274 │ │ │ │ b 49018 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq ip, r4, ror #2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strdeq r9, [sp], #20 │ │ │ │ + sbceq r9, sp, r4, lsl r2 │ │ │ │ andeq r0, r3, r3 │ │ │ │ - sbcseq r5, pc, r4, lsl #2 │ │ │ │ - sbcseq r5, pc, ip, asr #1 │ │ │ │ + sbcseq r5, pc, r4, lsr #2 │ │ │ │ + sbcseq r5, pc, ip, ror #1 │ │ │ │ ldrdeq r6, [ip, #-248] @ 0xffffff08 │ │ │ │ - sbcseq r5, pc, r4, asr r0 @ │ │ │ │ + sbcseq r5, pc, r4, ror r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3664] @ 0xe50 │ │ │ │ ldr r1, [pc, #488] @ 492b8 │ │ │ │ ldr r3, [r0] │ │ │ │ ldr r2, [pc, #484] @ 492bc │ │ │ │ @@ -13370,15 +13370,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r3, [r5, #188] @ 0xbc │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 49258 │ │ │ │ ldr r2, [pc, #172] @ 492d0 │ │ │ │ ldr r3, [pc, #148] @ 492bc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -13414,22 +13414,22 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ add sp, sp, #400 @ 0x190 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 48274 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq ip, r4, lsr #30 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r5, pc, r0, ror r0 @ │ │ │ │ - sbcseq r5, pc, r4, ror r0 @ │ │ │ │ + smullseq r5, pc, r0, r0 @ │ │ │ │ + smullseq r5, pc, r4, r0 @ │ │ │ │ cmpeq ip, r4, lsl lr │ │ │ │ - sbcseq r4, pc, ip, asr #31 │ │ │ │ + sbcseq r4, pc, ip, ror #31 │ │ │ │ ldrdeq r6, [ip, #-212] @ 0xffffff2c │ │ │ │ - sbcseq r4, pc, r8, asr pc @ │ │ │ │ + sbcseq r4, pc, r8, ror pc @ │ │ │ │ cmpeq ip, r8, ror sp │ │ │ │ - ldrsheq r4, [pc], #236 @ │ │ │ │ + sbcseq r4, pc, ip, lsl pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3760] @ 0xeb0 │ │ │ │ ldr ip, [pc, #1688] @ 49990 │ │ │ │ ldr r1, [pc, #1688] @ 49994 │ │ │ │ sub sp, sp, #300 @ 0x12c │ │ │ │ @@ -13672,15 +13672,15 @@ │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ ldr r1, [pc, #764] @ 499b4 │ │ │ │ mov r0, #0 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 48274 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 49700 │ │ │ │ ldr r2, [pc, #732] @ 499b8 │ │ │ │ ldr r3, [pc, #692] @ 49994 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -13852,30 +13852,30 @@ │ │ │ │ mov r0, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 48274 │ │ │ │ b 496c0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r6, [ip, #-204] @ 0xffffff34 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r8, sp, r8, lsl pc │ │ │ │ + sbceq r8, sp, r8, lsr pc │ │ │ │ smlaltbeq r6, ip, r0, ip │ │ │ │ - sbcseq r4, pc, r8, lsl #26 │ │ │ │ - sbceq r8, sp, ip, asr #25 │ │ │ │ + sbcseq r4, pc, r8, lsr #26 │ │ │ │ + sbceq r8, sp, ip, ror #25 │ │ │ │ cmpeq ip, ip, ror #20 │ │ │ │ - ldrsbeq r4, [pc], #164 @ │ │ │ │ - strdeq r8, [sp], #180 @ 0xb4 │ │ │ │ - sbcseq r4, pc, r8, asr #19 │ │ │ │ + ldrsheq r4, [pc], #164 @ │ │ │ │ + sbceq r8, sp, r4, lsl ip │ │ │ │ + sbcseq r4, pc, r8, ror #19 │ │ │ │ cmpeq ip, ip, lsl r9 │ │ │ │ - sbceq r8, sp, r0, ror sl │ │ │ │ - ldrsheq r4, [pc], #120 @ │ │ │ │ - sbceq r8, sp, r0, lsr #19 │ │ │ │ - sbcseq r4, pc, ip, lsl #15 │ │ │ │ - sbceq r8, sp, r4, asr #19 │ │ │ │ - sbcseq r4, pc, r8, ror #14 │ │ │ │ - sbcseq r4, pc, r0, lsl #14 │ │ │ │ + smulleq r8, sp, r0, sl │ │ │ │ + sbcseq r4, pc, r8, lsl r8 @ │ │ │ │ + sbceq r8, sp, r0, asr #19 │ │ │ │ + sbcseq r4, pc, ip, lsr #15 │ │ │ │ + sbceq r8, sp, r4, ror #19 │ │ │ │ + sbcseq r4, pc, r8, lsl #15 │ │ │ │ + sbcseq r4, pc, r0, lsr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-1200] @ 0xfffffb50 │ │ │ │ cmp r2, #1 │ │ │ │ mov r8, r2 │ │ │ │ @@ -14297,26 +14297,26 @@ │ │ │ │ ldr r1, [sp, #32] │ │ │ │ blx r3 │ │ │ │ ldr r5, [r4, #-1100] @ 0xfffffbb4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 4a0a8 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 4a0a8 │ │ │ │ ldr r0, [r5, #72] @ 0x48 │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r3, [r4, #-1100] @ 0xfffffbb4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 4a0ec │ │ │ │ ldr r1, [sp, #24] │ │ │ │ mov r0, r8 │ │ │ │ bl 48274 │ │ │ │ b 49fd4 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ @@ -14330,43 +14330,43 @@ │ │ │ │ ldr r4, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 4a0c4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 4a0c4 │ │ │ │ mov r1, r4 │ │ │ │ b 4a0f0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r6, [ip, #-84] @ 0xffffffac │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strdeq pc, [sp], #64 @ 0x40 │ │ │ │ - ldrheq r4, [pc], #104 @ │ │ │ │ - sbceq r8, sp, r4, asr fp │ │ │ │ + sbceq pc, sp, r0, lsl r5 @ │ │ │ │ + ldrsbeq r4, [pc], #104 @ │ │ │ │ + sbceq r8, sp, r4, ror fp │ │ │ │ rsbseq r7, r0, r0 │ │ │ │ - smulleq r8, sp, ip, r7 │ │ │ │ - sbceq r8, sp, r0, asr sl │ │ │ │ - sbcseq r4, pc, r4, lsl #11 │ │ │ │ - sbceq r8, sp, r4, lsr #20 │ │ │ │ - sbceq r8, sp, r0, lsl r9 │ │ │ │ - sbcseq r4, pc, r8, lsr #10 │ │ │ │ - sbcseq r4, pc, ip, lsr #10 │ │ │ │ + strheq r8, [sp], #124 @ 0x7c │ │ │ │ + sbceq r8, sp, r0, ror sl │ │ │ │ + sbcseq r4, pc, r4, lsr #11 │ │ │ │ + sbceq r8, sp, r4, asr #20 │ │ │ │ + sbceq r8, sp, r0, lsr r9 │ │ │ │ + sbcseq r4, pc, r8, asr #10 │ │ │ │ + sbcseq r4, pc, ip, asr #10 │ │ │ │ cmpeq ip, r0, lsr #6 │ │ │ │ svclt 0x00800000 │ │ │ │ - sbcseq r4, pc, ip, lsr r4 @ │ │ │ │ - sbcseq r4, pc, r0, asr #8 │ │ │ │ - sbcseq r4, pc, ip, lsr r3 @ │ │ │ │ + sbcseq r4, pc, ip, asr r4 @ │ │ │ │ + sbcseq r4, pc, r0, ror #8 │ │ │ │ + sbcseq r4, pc, ip, asr r3 @ │ │ │ │ stclcc 12, cr12, [ip, #820] @ 0x334 │ │ │ │ - sbceq r8, sp, ip, ror #8 │ │ │ │ + sbceq r8, sp, ip, lsl #9 │ │ │ │ cmpeq ip, ip, lsl r0 │ │ │ │ - ldrsbeq r4, [pc], #0 @ │ │ │ │ - sbceq r8, sp, r0, ror #8 │ │ │ │ + ldrsheq r4, [pc], #0 @ │ │ │ │ + sbceq r8, sp, r0, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-512] @ 0xfffffe00 │ │ │ │ ldr r2, [pc, #692] @ 4a454 │ │ │ │ sub sp, sp, #4544 @ 0x11c0 │ │ │ │ @@ -14480,15 +14480,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r3, [r5, #188] @ 0xbc │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 4a3bc │ │ │ │ ldr r2, [pc, #244] @ 4a470 │ │ │ │ ldr r3, [pc, #216] @ 4a458 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, sp, #4544 @ 0x11c0 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -14541,23 +14541,23 @@ │ │ │ │ str r8, [sp] │ │ │ │ blx sl │ │ │ │ add r7, sp, #480 @ 0x1e0 │ │ │ │ b 4a248 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq ip, r0, asr lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r8, sp, r4, lsl #7 │ │ │ │ - sbcseq r3, pc, ip, lsl pc @ │ │ │ │ - sbcseq r3, pc, r0, lsr #30 │ │ │ │ + sbceq r8, sp, r4, lsr #7 │ │ │ │ + sbcseq r3, pc, ip, lsr pc @ │ │ │ │ + sbcseq r3, pc, r0, asr #30 │ │ │ │ cmpeq ip, r0, asr #26 │ │ │ │ - sbcseq r3, pc, r4, ror #29 │ │ │ │ + sbcseq r3, pc, r4, lsl #30 │ │ │ │ cmpeq ip, ip, ror ip │ │ │ │ - sbcseq r3, pc, r4, ror #28 │ │ │ │ - sbceq r8, sp, r8, asr #4 │ │ │ │ - sbcseq r3, pc, ip, lsl lr @ │ │ │ │ + sbcseq r3, pc, r4, lsl #29 │ │ │ │ + sbceq r8, sp, r8, ror #4 │ │ │ │ + sbcseq r3, pc, ip, lsr lr @ │ │ │ │ strdeq r5, [ip, #-184] @ 0xffffff48 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3800] @ 0xed8 │ │ │ │ ldr lr, [pc, #3396] @ 4b1e0 │ │ │ │ ldr ip, [pc, #3396] @ 4b1e4 │ │ │ │ @@ -14693,15 +14693,15 @@ │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ stm sp, {r7, r9} │ │ │ │ bl 4836c │ │ │ │ mov r5, r0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 4a910 │ │ │ │ ldr r1, [pc, #2844] @ 4b1ec │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 48274 │ │ │ │ mov r9, #1 │ │ │ │ @@ -14799,20 +14799,20 @@ │ │ │ │ mov r1, r4 │ │ │ │ stm sp, {r7, r9} │ │ │ │ mov r0, r6 │ │ │ │ bl 4836c │ │ │ │ mov r1, r9 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, fp │ │ │ │ beq 4a8bc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 4a8f0 │ │ │ │ ldr r1, [pc, #2404] @ 4b1f0 │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 48274 │ │ │ │ ldr r3, [r6, #36] @ 0x24 │ │ │ │ @@ -14830,15 +14830,15 @@ │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 4a870 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 4a870 │ │ │ │ b 4a8bc │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ @@ -15267,20 +15267,20 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ bl 5cbec │ │ │ │ ldr r0, [sp, #32] │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 4b168 │ │ │ │ mov r1, #1 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ ldreq r1, [sp, #28] │ │ │ │ beq 4b114 │ │ │ │ ldr r1, [pc, #548] @ 4b204 │ │ │ │ mov r0, r9 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 48274 │ │ │ │ @@ -15363,15 +15363,15 @@ │ │ │ │ ldr r5, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 4afd8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 4afd8 │ │ │ │ mov r1, r5 │ │ │ │ b 4b114 │ │ │ │ str sl, [sp, #32] │ │ │ │ str fp, [sp, #28] │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ @@ -15386,15 +15386,15 @@ │ │ │ │ ldr r5, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 4b19c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 4b1a4 │ │ │ │ str fp, [sp, #28] │ │ │ │ b 4afc0 │ │ │ │ mov r1, r5 │ │ │ │ b 4b170 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ @@ -15409,21 +15409,21 @@ │ │ │ │ bl 3b174 <__errno_location@plt> │ │ │ │ mov r3, #22 │ │ │ │ str r3, [r0] │ │ │ │ b 4b150 │ │ │ │ cmpeq ip, ip, asr fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ blcc fe06b3f4 │ │ │ │ - sbcseq r3, pc, r0, ror #19 │ │ │ │ - sbcseq r3, pc, r0, lsl #16 │ │ │ │ - sbceq r7, sp, r0, lsr #27 │ │ │ │ + sbcseq r3, pc, r0, lsl #20 │ │ │ │ + sbcseq r3, pc, r0, lsr #16 │ │ │ │ + sbceq r7, sp, r0, asr #27 │ │ │ │ andeq r0, r1, r1 │ │ │ │ - sbcseq r1, ip, r0, lsr #13 │ │ │ │ + sbcseq r1, ip, r0, asr #13 │ │ │ │ eorsgt r3, r0, r3, lsl #28 │ │ │ │ - sbcseq r3, pc, r4, asr r1 @ │ │ │ │ + sbcseq r3, pc, r4, ror r1 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #32 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ @@ -16014,15 +16014,15 @@ │ │ │ │ bne 4bb28 │ │ │ │ add ip, ip, #1 │ │ │ │ cmp ip, fp │ │ │ │ mov r1, r0 │ │ │ │ add r9, r9, r5 │ │ │ │ bne 4bb20 │ │ │ │ b 4b624 │ │ │ │ - sbcseq r2, pc, lr, lsl #25 │ │ │ │ + sbcseq r2, pc, lr, lsr #25 │ │ │ │ andne r0, r0, r0, lsl r0 │ │ │ │ cdpcc 0, 7, cr0, cr0, cr0, {0} │ │ │ │ strcc r0, [r0, r0, lsl #1] │ │ │ │ ldclcc 0, cr0, [r0] │ │ │ │ add r3, r0, #212992 @ 0x34000 │ │ │ │ ldr r2, [r3, #24] │ │ │ │ cmp r2, #0 │ │ │ │ @@ -16522,16 +16522,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ str fp, [r9, #44] @ 0x2c │ │ │ │ str r3, [r9, #32] │ │ │ │ b 4c1fc │ │ │ │ bge feaf6df8 │ │ │ │ cmpeq ip, r4, asr lr │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ - sbceq r6, sp, r8, ror #6 │ │ │ │ - sbceq r6, sp, ip, ror r3 │ │ │ │ + sbceq r6, sp, r8, lsl #7 │ │ │ │ + smulleq r6, sp, ip, r3 │ │ │ │ add r0, r0, #212992 @ 0x34000 │ │ │ │ ldr r3, [r0, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -16540,15 +16540,15 @@ │ │ │ │ ldr r2, [r3, #8] │ │ │ │ cmp r2, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r1, [r3, #8] │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 4c38c │ │ │ │ cmp r5, #2 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ mov r0, r4 │ │ │ │ mvn r1, #-2147483648 @ 0x80000000 │ │ │ │ @@ -16654,15 +16654,15 @@ │ │ │ │ strb r2, [r3, #3] │ │ │ │ mov r2, #0 │ │ │ │ str r2, [r3, #12] │ │ │ │ ldr r1, [r3, #8] │ │ │ │ mov r2, #0 │ │ │ │ mov r0, fp │ │ │ │ str r1, [sp, #4] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r0, r3 │ │ │ │ mov r1, r0 │ │ │ │ bne 4c554 │ │ │ │ cmp r3, #2 │ │ │ │ bne 4c42c │ │ │ │ mov r0, fp │ │ │ │ @@ -16709,64 +16709,64 @@ │ │ │ │ mov r0, r8 │ │ │ │ blx r4 │ │ │ │ cmp r0, #0 │ │ │ │ strne r7, [r0, #8] │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [r4, #96] @ 0x60 │ │ │ │ ldr fp, [r3, #592] @ 0x250 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp fp, #1 │ │ │ │ ldreq r3, [r4, #108] @ 0x6c │ │ │ │ beq 4c5f4 │ │ │ │ mov r1, sl │ │ │ │ add sl, r4, #116 @ 0x74 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 4c6b4 │ │ │ │ ldr r3, [r4, #108] @ 0x6c │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r5 │ │ │ │ movcs r3, r5 │ │ │ │ str r3, [r4, #108] @ 0x6c │ │ │ │ ldr r3, [r4, #112] @ 0x70 │ │ │ │ mov r0, sl │ │ │ │ cmp r3, r9 │ │ │ │ movcc r3, r9 │ │ │ │ str r3, [r4, #112] @ 0x70 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 4c610 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, sl │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r4, #116] @ 0x74 │ │ │ │ bl 1798a0 │ │ │ │ b 4c610 │ │ │ │ cmp r0, #2 │ │ │ │ beq 4c6e0 │ │ │ │ ldr r1, [r4, #116] @ 0x74 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ beq 4c710 │ │ │ │ b 4c6c0 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, sl │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [sl] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 4c6f4 │ │ │ │ cmp fp, #0 │ │ │ │ bne 4c6e0 │ │ │ │ b 4c668 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -16806,23 +16806,23 @@ │ │ │ │ mov r3, #0 │ │ │ │ mov r2, #0 │ │ │ │ add lr, r4, #736 @ 0x2e0 │ │ │ │ strd r2, [ip, #-8] │ │ │ │ add r0, r4, #692 @ 0x2b4 │ │ │ │ add sl, sl, #7552 @ 0x1d80 │ │ │ │ strd r2, [lr, #-8] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r0, [sl, #8] │ │ │ │ lsl r6, r7, #1 │ │ │ │ cmp r0, #0 │ │ │ │ beq 4c804 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r8 │ │ │ │ str r3, [r0, #4] │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 4c904 │ │ │ │ add r3, r6, r7 │ │ │ │ add r3, r3, r3, lsl #8 │ │ │ │ add r3, r4, r3, lsl #4 │ │ │ │ add r3, r3, #7552 @ 0x1d80 │ │ │ │ mov r2, #0 │ │ │ │ @@ -16988,15 +16988,15 @@ │ │ │ │ cmp r2, #0 │ │ │ │ bne 4c958 │ │ │ │ ldr r0, [sl, #20] │ │ │ │ str r0, [r5, #28] │ │ │ │ cmp r0, #0 │ │ │ │ beq 4c958 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 4c958 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ str r2, [sp, #4] │ │ │ │ bl 4c71c │ │ │ │ @@ -19335,15 +19335,15 @@ │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [sp, #32] │ │ │ │ str r0, [r4, #28] │ │ │ │ cmp r0, #0 │ │ │ │ beq 4ee58 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 4ee58 │ │ │ │ ldr r8, [sp, #16] │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ bl 4c71c │ │ │ │ ldr r3, [r8, #1000] @ 0x3e8 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ @@ -19390,15 +19390,15 @@ │ │ │ │ ldrsb r3, [r4, #123] @ 0x7b │ │ │ │ str r0, [r4, #124] @ 0x7c │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ strbne ip, [r4, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r4, [r2, #4] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ bl 4c71c │ │ │ │ ldr ip, [r5, #1000] @ 0x3e8 │ │ │ │ add r3, ip, ip, lsl #1 │ │ │ │ add r3, r3, r3, lsl #8 │ │ │ │ add r3, r5, r3, lsl #4 │ │ │ │ @@ -19548,15 +19548,15 @@ │ │ │ │ cmp r6, #0 │ │ │ │ strh r1, [r9, #2] │ │ │ │ strh r2, [ip, r3] │ │ │ │ str r6, [r9, #32] │ │ │ │ beq 4f29c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrsb r3, [r6, #123] @ 0x7b │ │ │ │ add ip, r9, #12 │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ ldrne r3, [r5, #1000] @ 0x3e8 │ │ │ │ strbne r3, [r6, #123] @ 0x7b │ │ │ │ ldr r3, [r5, #1008] @ 0x3f0 │ │ │ │ str r3, [r6, #124] @ 0x7c │ │ │ │ @@ -19685,15 +19685,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ strb r3, [r4, #6] │ │ │ │ mov r0, r6 │ │ │ │ str r9, [r4, #12] │ │ │ │ strb r8, [r4, #4] │ │ │ │ strb r7, [r4, #5] │ │ │ │ str r6, [r4, #16] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r6, #128] @ 0x80 │ │ │ │ mov r1, #1 │ │ │ │ lsl r0, r3, #18 │ │ │ │ and r2, r3, #31 │ │ │ │ ldr r3, [r5, #1004] @ 0x3ec │ │ │ │ add r3, r3, r3, lsl #9 │ │ │ │ add r3, r3, r0, lsr #23 │ │ │ │ @@ -19749,25 +19749,25 @@ │ │ │ │ ldrsb r3, [r0, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ ldr r3, [r4, #1008] @ 0x3f0 │ │ │ │ str r3, [r0, #124] @ 0x7c │ │ │ │ strbne r2, [r0, #123] @ 0x7b │ │ │ │ str r0, [r6, #4] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r0, [r5, #32] │ │ │ │ ldr r3, [r4, #1008] @ 0x3f0 │ │ │ │ ldrsb r2, [r0, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ cmp r2, #127 @ 0x7f │ │ │ │ ldrne r2, [r4, #1000] @ 0x3e8 │ │ │ │ strbne r2, [r0, #123] @ 0x7b │ │ │ │ str r3, [r0, #124] @ 0x7c │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, r5 │ │ │ │ add r0, r6, #4 │ │ │ │ mov r2, #164 @ 0xa4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3a9ac │ │ │ │ mov r1, #1 │ │ │ │ bl 4c71c │ │ │ │ @@ -19847,15 +19847,15 @@ │ │ │ │ cmp r6, #0 │ │ │ │ strh r1, [r3, r2] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #36] @ 0x24 │ │ │ │ beq 4f748 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrd r0, [sp, #24] │ │ │ │ str r6, [r4, #36] @ 0x24 │ │ │ │ str r7, [r4, #12] │ │ │ │ bl 3b72c <__aeabi_d2f@plt> │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [r4, #16] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ @@ -19909,15 +19909,15 @@ │ │ │ │ lsl r2, r2, #3 │ │ │ │ mov r1, #12 │ │ │ │ cmp r0, #0 │ │ │ │ strh r1, [r3, r2] │ │ │ │ str r0, [r6, #68] @ 0x44 │ │ │ │ beq 4f840 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r2, #88 @ 0x58 │ │ │ │ mov r1, r5 │ │ │ │ add r0, r6, #4 │ │ │ │ bl 3a9ac │ │ │ │ ldr r3, [r5, #64] @ 0x40 │ │ │ │ cmp r3, #0 │ │ │ │ beq 4f88c │ │ │ │ @@ -19992,15 +19992,15 @@ │ │ │ │ ldrsb r3, [r5, #123] @ 0x7b │ │ │ │ str r1, [r5, #124] @ 0x7c │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ strbne r2, [r5, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ str r5, [r6, #44] @ 0x2c │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldm r4!, {r0, r1, r2, r3} │ │ │ │ add ip, r6, #8 │ │ │ │ str r7, [r6, #4] │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldr r3, [r4] │ │ │ │ ldrh r0, [r5, #74] @ 0x4a │ │ │ │ str r3, [ip] │ │ │ │ @@ -20180,15 +20180,15 @@ │ │ │ │ cmp r8, #0 │ │ │ │ strh r2, [ip, r3] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ beq 4fc7c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldm r5, {r0, r1, r2, r3} │ │ │ │ add ip, r4, #24 │ │ │ │ str r8, [r4, #40] @ 0x28 │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ str r3, [r4, #12] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -20284,15 +20284,15 @@ │ │ │ │ str r2, [r4, #28] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6, #20] │ │ │ │ str r0, [r4, #28] │ │ │ │ cmp r0, #0 │ │ │ │ beq 4fd68 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 4fd68 │ │ │ │ mov r1, #1 │ │ │ │ bl 4c71c │ │ │ │ ldr r3, [r5, #1000] @ 0x3e8 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ add r3, r3, r3, lsl #8 │ │ │ │ add r3, r5, r3, lsl #4 │ │ │ │ @@ -20377,15 +20377,15 @@ │ │ │ │ str r2, [r8, #28] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r5, #20] │ │ │ │ str r0, [r8, #28] │ │ │ │ cmp r0, #0 │ │ │ │ beq 4fed8 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 4fed8 │ │ │ │ mov r1, #1 │ │ │ │ bl 4c71c │ │ │ │ ldr r3, [r4, #1000] @ 0x3e8 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ add r3, r3, r3, lsl #8 │ │ │ │ add r3, r4, r3, lsl #4 │ │ │ │ @@ -20597,15 +20597,15 @@ │ │ │ │ str r3, [sp, #16] │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r9, #4]! │ │ │ │ ldr r5, [r4], #4 │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 50300 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r5, [r9] │ │ │ │ ldr r1, [r4, #-4] │ │ │ │ cmp r1, #0 │ │ │ │ streq r1, [fp] │ │ │ │ beq 50370 │ │ │ │ ldr r5, [r1, #4] │ │ │ │ ldr r0, [r5, #104] @ 0x68 │ │ │ │ @@ -20721,15 +20721,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r7, #104] @ 0x68 │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r7, #122] @ 0x7a │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ str r7, [r9, #32] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r0, [r7, #128] @ 0x80 │ │ │ │ ldr r3, [r4, #1004] @ 0x3ec │ │ │ │ lsl ip, r0, #18 │ │ │ │ add r3, r3, r3, lsl #9 │ │ │ │ add r3, r3, ip, lsr #23 │ │ │ │ add r4, r4, r3, lsl #2 │ │ │ │ add r4, r4, #126976 @ 0x1f000 │ │ │ │ @@ -20761,37 +20761,37 @@ │ │ │ │ cmp r2, r5 │ │ │ │ movcc r2, r5 │ │ │ │ str r3, [r7, #108] @ 0x6c │ │ │ │ str r2, [r7, #112] @ 0x70 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r3, [r7, #96] @ 0x60 │ │ │ │ ldr r8, [r3, #592] @ 0x250 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r8, #1 │ │ │ │ ldreq r3, [r7, #108] @ 0x6c │ │ │ │ beq 50564 │ │ │ │ add r8, r7, #116 @ 0x74 │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 5062c │ │ │ │ ldr r3, [r7, #108] @ 0x6c │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r6 │ │ │ │ movcc r2, r3 │ │ │ │ ldr r3, [r7, #112] @ 0x70 │ │ │ │ movcs r2, r6 │ │ │ │ cmp r3, r5 │ │ │ │ movcc r3, r5 │ │ │ │ mov r0, r8 │ │ │ │ str r2, [r7, #108] @ 0x6c │ │ │ │ str r3, [r7, #112] @ 0x70 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r7, #116] @ 0x74 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ @@ -20807,28 +20807,28 @@ │ │ │ │ b 50498 │ │ │ │ cmp r0, #2 │ │ │ │ beq 50658 │ │ │ │ ldr r1, [r7, #116] @ 0x74 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ beq 50688 │ │ │ │ b 50638 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 5066c │ │ │ │ cmp r4, #0 │ │ │ │ bne 50658 │ │ │ │ b 505b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -20877,30 +20877,30 @@ │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ ldrne r1, [r5, #1000] @ 0x3e8 │ │ │ │ ldr r3, [r5, #1008] @ 0x3f0 │ │ │ │ str r3, [r4, #124] @ 0x7c │ │ │ │ strbne r1, [r4, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ str r4, [r8, #44] @ 0x2c │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ str r3, [r8, #4] │ │ │ │ str fp, [r8, #12] │ │ │ │ str sl, [r8, #16] │ │ │ │ str r7, [r8, #8] │ │ │ │ ldrsb r3, [r6, #123] @ 0x7b │ │ │ │ mov r0, r6 │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ ldrne r1, [r5, #1000] @ 0x3e8 │ │ │ │ ldr r3, [r5, #1008] @ 0x3f0 │ │ │ │ str r3, [r6, #124] @ 0x7c │ │ │ │ strbne r1, [r6, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ str r6, [r8, #48] @ 0x30 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ str r3, [r8, #20] │ │ │ │ ldrb r3, [r4, #76] @ 0x4c │ │ │ │ mov lr, r9 │ │ │ │ cmp r3, #0 │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ add ip, r8, #24 │ │ │ │ @@ -20961,15 +20961,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r2, [r4, #112] @ 0x70 │ │ │ │ cmp r6, r2 │ │ │ │ bls 507c8 │ │ │ │ b 50864 │ │ │ │ ldr r3, [r4, #96] @ 0x60 │ │ │ │ ldr r8, [r3, #592] @ 0x250 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r8, #1 │ │ │ │ bne 508e4 │ │ │ │ ldr r3, [r4, #108] @ 0x6c │ │ │ │ b 50870 │ │ │ │ mov r1, #1 │ │ │ │ bl 4c71c │ │ │ │ ldr r3, [r5, #1000] @ 0x3e8 │ │ │ │ @@ -20979,29 +20979,29 @@ │ │ │ │ add r3, r3, #7488 @ 0x1d40 │ │ │ │ add r3, r3, #48 @ 0x30 │ │ │ │ b 50704 │ │ │ │ add r8, r4, #116 @ 0x74 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 50954 │ │ │ │ ldr r3, [r4, #108] @ 0x6c │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r7 │ │ │ │ movcc r2, r3 │ │ │ │ ldr r3, [r4, #112] @ 0x70 │ │ │ │ movcs r2, r7 │ │ │ │ cmp r3, r6 │ │ │ │ movcc r3, r6 │ │ │ │ mov r0, r8 │ │ │ │ str r2, [r4, #108] @ 0x6c │ │ │ │ str r3, [r4, #112] @ 0x70 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 507c8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r4, #116] @ 0x74 │ │ │ │ add sp, sp, #20 │ │ │ │ @@ -21009,28 +21009,28 @@ │ │ │ │ b 1798a0 │ │ │ │ cmp r0, #2 │ │ │ │ beq 50980 │ │ │ │ ldr r1, [r4, #116] @ 0x74 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 509b0 │ │ │ │ b 50960 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 50994 │ │ │ │ cmp r5, #0 │ │ │ │ bne 50980 │ │ │ │ b 50900 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ @@ -21109,37 +21109,37 @@ │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 50c08 │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [r7, #96] @ 0x60 │ │ │ │ ldr r7, [r3, #592] @ 0x250 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r7, #1 │ │ │ │ ldreq r3, [r4] │ │ │ │ beq 50aac │ │ │ │ add r7, r4, #8 │ │ │ │ mov r1, r8 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 50ba0 │ │ │ │ ldr r3, [r4] │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r6 │ │ │ │ movcc r2, r3 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ movcs r2, r6 │ │ │ │ cmp r3, r5 │ │ │ │ movcc r3, r5 │ │ │ │ mov r0, r7 │ │ │ │ str r2, [r4] │ │ │ │ str r3, [r4, #4] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 50ac8 │ │ │ │ mov r3, #0 │ │ │ │ ldr r2, [pc, #172] @ 50c18 │ │ │ │ str r3, [r4, #8] │ │ │ │ ldr r3, [pc, #156] @ 50c10 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -21156,28 +21156,28 @@ │ │ │ │ b 1798a0 │ │ │ │ cmp r0, #2 │ │ │ │ beq 50bcc │ │ │ │ ldr r1, [r4, #8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 50bfc │ │ │ │ b 50bac │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 50be0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 50bcc │ │ │ │ b 50b28 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -21565,15 +21565,15 @@ │ │ │ │ ldrsb r1, [r4, #123] @ 0x7b │ │ │ │ str r2, [r4, #124] @ 0x7c │ │ │ │ cmp r1, #127 @ 0x7f │ │ │ │ strbne r3, [r4, #123] @ 0x7b │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ str r4, [r5, #24] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ str r3, [r5, #12] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r5, #16] │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ stmib r5, {r6, r7} │ │ │ │ @@ -21771,29 +21771,29 @@ │ │ │ │ add r0, r8, #16 │ │ │ │ bl 3a9ac │ │ │ │ ldr r0, [r6, #16] │ │ │ │ str r0, [r8, #64] @ 0x40 │ │ │ │ cmp r0, #0 │ │ │ │ beq 51558 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r0, [r6, #20] │ │ │ │ str r0, [r8, #68] @ 0x44 │ │ │ │ cmp r0, #0 │ │ │ │ beq 51570 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r8, #72] @ 0x48 │ │ │ │ ldr r7, [r6, #24] │ │ │ │ cmp r7, r3 │ │ │ │ beq 51590 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r6, #16] │ │ │ │ str r7, [r8, #72] @ 0x48 │ │ │ │ cmp r3, #0 │ │ │ │ beq 515cc │ │ │ │ ldr r2, [r3, #128] @ 0x80 │ │ │ │ add r3, r9, r9, lsl #9 │ │ │ │ lsl r1, r2, #18 │ │ │ │ @@ -21842,15 +21842,15 @@ │ │ │ │ str r3, [r8, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [r7, #20] │ │ │ │ str r0, [r8, #36] @ 0x24 │ │ │ │ cmp r0, #0 │ │ │ │ beq 51500 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 51500 │ │ │ │ mov r1, #1 │ │ │ │ bl 4c71c │ │ │ │ ldr r2, [r4, #1000] @ 0x3e8 │ │ │ │ add r2, r2, r2, lsl #1 │ │ │ │ add r2, r2, r2, lsl #8 │ │ │ │ add r2, r4, r2, lsl #4 │ │ │ │ @@ -21927,15 +21927,15 @@ │ │ │ │ add r7, r7, #4 │ │ │ │ beq 5189c │ │ │ │ ldr r0, [r4] │ │ │ │ str r0, [r5, #12] │ │ │ │ cmp r0, #0 │ │ │ │ beq 517c8 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r6, [r4] │ │ │ │ ldr r3, [r4, #4] │ │ │ │ str r3, [r5, #16] │ │ │ │ cmp r6, #0 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ str r3, [r5, #20] │ │ │ │ streq r6, [r7] │ │ │ │ @@ -22013,41 +22013,41 @@ │ │ │ │ mvn r2, #0 │ │ │ │ b 518dc │ │ │ │ ldr r2, [r6, #96] @ 0x60 │ │ │ │ str r1, [sp, #24] │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r2, [r2, #592] @ 0x250 │ │ │ │ str r2, [sp, #16] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ ldr r2, [sp, #16] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r2, #1 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ ldreq r2, [r6, #108] @ 0x6c │ │ │ │ beq 5187c │ │ │ │ str r3, [sp, #20] │ │ │ │ add r3, r6, #116 @ 0x74 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #1 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r0, #0 │ │ │ │ bne 51a00 │ │ │ │ ldr r2, [r6, #108] @ 0x6c │ │ │ │ ldr r0, [sp, #16] │ │ │ │ cmp r2, sl │ │ │ │ movcs r2, sl │ │ │ │ str r2, [r6, #108] @ 0x6c │ │ │ │ ldr r2, [r6, #112] @ 0x70 │ │ │ │ mvn r1, #0 │ │ │ │ cmp r2, r3 │ │ │ │ movcc r2, r3 │ │ │ │ str r2, [r6, #112] @ 0x70 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 51798 │ │ │ │ mov r3, #0 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r6, #116] @ 0x74 │ │ │ │ bl 1798a0 │ │ │ │ @@ -22081,15 +22081,15 @@ │ │ │ │ mov r9, r7 │ │ │ │ mov r7, r5 │ │ │ │ mov r5, r4 │ │ │ │ mov r4, r3 │ │ │ │ mov r2, #2 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ cmp r0, r2 │ │ │ │ mov r1, r0 │ │ │ │ bne 51a20 │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r4 │ │ │ │ mov r4, r5 │ │ │ │ @@ -22105,15 +22105,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 51a80 │ │ │ │ cmp r4, #0 │ │ │ │ bne 51a6c │ │ │ │ ldr r6, [sp, #20] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ @@ -22214,15 +22214,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #4]! │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ mov r1, #1 │ │ │ │ cmp r8, r3 │ │ │ │ mov r0, r8 │ │ │ │ beq 51c44 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r8, [r4] │ │ │ │ ldr r3, [r5] │ │ │ │ cmp r3, #0 │ │ │ │ streq r3, [r6] │ │ │ │ beq 51c18 │ │ │ │ ldr r0, [r3, #64] @ 0x40 │ │ │ │ mov r1, #1 │ │ │ │ @@ -22432,15 +22432,15 @@ │ │ │ │ ldr r4, [r6] │ │ │ │ str r4, [r8, #8] │ │ │ │ cmp r4, #0 │ │ │ │ streq r4, [r9] │ │ │ │ beq 51f74 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb sl, [r4, #76] @ 0x4c │ │ │ │ cmp sl, #0 │ │ │ │ beq 51f34 │ │ │ │ ldrsb r3, [r4, #123] @ 0x7b │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ ldrne r3, [r5, #1000] @ 0x3e8 │ │ │ │ strbne r3, [r4, #123] @ 0x7b │ │ │ │ @@ -22536,15 +22536,15 @@ │ │ │ │ bl 3b570 │ │ │ │ b 52008 │ │ │ │ ldr r2, [r4, #96] @ 0x60 │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ ldr r2, [r2, #592] @ 0x250 │ │ │ │ str r2, [sp, #32] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ ldr r2, [sp, #32] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ cmp r2, #1 │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ bne 521b4 │ │ │ │ ldr r2, [r4, #108] @ 0x6c │ │ │ │ b 520b8 │ │ │ │ @@ -22568,29 +22568,29 @@ │ │ │ │ bl 3b570 │ │ │ │ b 52100 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ add r3, r4, #116 @ 0x74 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #1 │ │ │ │ str r3, [sp, #32] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ cmp r0, #0 │ │ │ │ bne 52230 │ │ │ │ ldr r2, [r4, #108] @ 0x6c │ │ │ │ ldr r0, [sp, #32] │ │ │ │ cmp r2, sl │ │ │ │ movcs r2, sl │ │ │ │ str r2, [r4, #108] @ 0x6c │ │ │ │ ldr r2, [r4, #112] @ 0x70 │ │ │ │ mvn r1, #0 │ │ │ │ cmp r2, r3 │ │ │ │ movcc r2, r3 │ │ │ │ str r2, [r4, #112] @ 0x70 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 520d4 │ │ │ │ mov r3, #0 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r4, #116] @ 0x74 │ │ │ │ bl 1798a0 │ │ │ │ @@ -22602,15 +22602,15 @@ │ │ │ │ beq 52274 │ │ │ │ ldr r1, [r4, #116] @ 0x74 │ │ │ │ str r5, [sp, #40] @ 0x28 │ │ │ │ mov r5, r3 │ │ │ │ mov r2, #2 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ cmp r0, r2 │ │ │ │ mov r1, r0 │ │ │ │ bne 52244 │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ @@ -22623,15 +22623,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 52298 │ │ │ │ cmp r5, #0 │ │ │ │ bne 52284 │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ @@ -22693,15 +22693,15 @@ │ │ │ │ beq 52388 │ │ │ │ ldr r3, [r5, #1000] @ 0x3e8 │ │ │ │ strb r3, [r4, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ ldr r3, [r5, #1008] @ 0x3f0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4, #124] @ 0x7c │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 52384 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -22739,18 +22739,18 @@ │ │ │ │ beq 52514 │ │ │ │ cmp r6, #0 │ │ │ │ beq 52478 │ │ │ │ cmp r6, r4 │ │ │ │ beq 52498 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 524f0 │ │ │ │ str r6, [r7] │ │ │ │ cmp r6, #0 │ │ │ │ beq 524a8 │ │ │ │ mov r3, #127 @ 0x7f │ │ │ │ strb r3, [r6, #123] @ 0x7b │ │ │ │ @@ -22762,15 +22762,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sl, #4]! │ │ │ │ ldr r6, [r9, #4]! │ │ │ │ cmp r6, r3 │ │ │ │ beq 524d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r6, [sl] │ │ │ │ ldr r3, [r9] │ │ │ │ ldr r4, [r7, #4]! │ │ │ │ cmp r3, #0 │ │ │ │ bne 52450 │ │ │ │ mov r6, r4 │ │ │ │ b 52490 │ │ │ │ @@ -22783,15 +22783,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 52480 │ │ │ │ b 5248c │ │ │ │ cmp r6, #0 │ │ │ │ beq 524a8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r6, [r7] │ │ │ │ b 52498 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ ldmib sp, {r6, fp} │ │ │ │ ldr r7, [r4, #16] │ │ │ │ ldr r3, [sp] │ │ │ │ str r3, [r5, #992] @ 0x3e0 │ │ │ │ @@ -22837,35 +22837,35 @@ │ │ │ │ beq 52724 │ │ │ │ cmp r9, #0 │ │ │ │ beq 5271c │ │ │ │ cmp r9, r7 │ │ │ │ beq 5281c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 527a8 │ │ │ │ ldr r7, [r4, #20] │ │ │ │ str r9, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ ldr r8, [fp, #48] @ 0x30 │ │ │ │ beq 527f8 │ │ │ │ cmp r8, #0 │ │ │ │ beq 52644 │ │ │ │ cmp r8, r7 │ │ │ │ beq 52854 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 52784 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r8, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #127 @ 0x7f │ │ │ │ strbne r2, [r3, #123] @ 0x7b │ │ │ │ @@ -22881,24 +22881,24 @@ │ │ │ │ strb r3, [r5, #952] @ 0x3b8 │ │ │ │ str r3, [r6, #48] @ 0x30 │ │ │ │ ldr r5, [fp, #44] @ 0x2c │ │ │ │ cmp r5, r3 │ │ │ │ beq 526b0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #52] @ 0x34 │ │ │ │ ldr r4, [fp, #48] @ 0x30 │ │ │ │ str r5, [r6, #48] @ 0x30 │ │ │ │ cmp r4, r3 │ │ │ │ beq 526d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r4, [r6, #52] @ 0x34 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r9, r2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 4c3c0 │ │ │ │ @@ -22915,25 +22915,25 @@ │ │ │ │ beq 5288c │ │ │ │ mov r9, #0 │ │ │ │ b 52600 │ │ │ │ cmp r9, #0 │ │ │ │ beq 528c0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r7, [r4, #20] │ │ │ │ str r9, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ ldr r8, [fp, #48] @ 0x30 │ │ │ │ bne 52628 │ │ │ │ cmp r8, #0 │ │ │ │ beq 52808 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r8, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 5267c │ │ │ │ mov r2, #127 @ 0x7f │ │ │ │ strb r2, [r3, #123] @ 0x7b │ │ │ │ ldr r2, [r5, #1008] @ 0x3f0 │ │ │ │ @@ -23119,15 +23119,15 @@ │ │ │ │ bne 52960 │ │ │ │ cmp r9, #0 │ │ │ │ mov r1, #1 │ │ │ │ str r9, [r6, #16] │ │ │ │ beq 52960 │ │ │ │ mov r0, r9 │ │ │ │ str r2, [sp, #8] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ b 52960 │ │ │ │ mov r8, fp │ │ │ │ ldrb r3, [r8, #705] @ 0x2c1 │ │ │ │ cmp r3, #0 │ │ │ │ bne 52b68 │ │ │ │ add sp, sp, #20 │ │ │ │ @@ -23182,15 +23182,15 @@ │ │ │ │ strne r9, [ip, #16] │ │ │ │ bne 52a74 │ │ │ │ cmp r9, r3 │ │ │ │ str r9, [ip, #16] │ │ │ │ beq 52a74 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 52a74 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 4dca4 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ @@ -23311,15 +23311,15 @@ │ │ │ │ bl 5a574 │ │ │ │ mov r8, #1 │ │ │ │ b 52c18 │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [r3, #8] │ │ │ │ beq 52d74 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ cmp r0, #0 │ │ │ │ bne 52ca4 │ │ │ │ mov r2, #0 │ │ │ │ b 52cd4 │ │ │ │ ldr r3, [r5, #1000] @ 0x3e8 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ @@ -23597,15 +23597,15 @@ │ │ │ │ ldr r7, [r5, #480] @ 0x1e0 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #32] │ │ │ │ cmp r7, #0 │ │ │ │ beq 531e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 55794 │ │ │ │ add r4, r4, #40 @ 0x28 │ │ │ │ b 52f04 │ │ │ │ add r3, r4, #28 │ │ │ │ ldr r2, [r4, #4] │ │ │ │ ldr r1, [r4, #44] @ 0x2c │ │ │ │ @@ -23615,15 +23615,15 @@ │ │ │ │ ldr r7, [r5, #400] @ 0x190 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #44] @ 0x2c │ │ │ │ cmp r7, #0 │ │ │ │ beq 53230 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 55774 │ │ │ │ add r4, r4, #48 @ 0x30 │ │ │ │ b 52f04 │ │ │ │ ldrb r0, [r4, #4] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r2, [r4, #8] │ │ │ │ @@ -23635,15 +23635,15 @@ │ │ │ │ ldr r7, [r5, #404] @ 0x194 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #32] │ │ │ │ cmp r7, #0 │ │ │ │ beq 531e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 531e8 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -23673,15 +23673,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 531e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 531e8 │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ b 531e8 │ │ │ │ @@ -23700,15 +23700,15 @@ │ │ │ │ add r2, r4, #24 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #40] @ 0x28 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53230 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 53230 │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ b 53230 │ │ │ │ @@ -23717,15 +23717,15 @@ │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53030 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 53030 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -23769,15 +23769,15 @@ │ │ │ │ ldr r7, [r5, #80] @ 0x50 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ beq 530f0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 530f0 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -23856,23 +23856,23 @@ │ │ │ │ ldr r7, [r4, #24] │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ beq 535f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 55874 │ │ │ │ ldr r7, [r4, #20] │ │ │ │ cmp r7, #0 │ │ │ │ beq 53614 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 557b4 │ │ │ │ add r4, r4, #32 │ │ │ │ b 52f04 │ │ │ │ add r1, r4, #4 │ │ │ │ ldr r3, [r5, #276] @ 0x114 │ │ │ │ mov r0, r5 │ │ │ │ @@ -23915,31 +23915,31 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 55eb0 │ │ │ │ ldr r7, [r4, #64] @ 0x40 │ │ │ │ cmp r7, #0 │ │ │ │ beq 536e0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 55834 │ │ │ │ ldr r7, [r4, #68] @ 0x44 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53700 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 55854 │ │ │ │ ldr r7, [r4, #72] @ 0x48 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53720 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 5561c │ │ │ │ add r4, r4, #80 @ 0x50 │ │ │ │ b 52f04 │ │ │ │ ldrb r3, [r4, #12] │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ bic r3, r3, #22 │ │ │ │ @@ -23963,62 +23963,62 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 53230 │ │ │ │ ldr r7, [r4, #28] │ │ │ │ cmp r7, #0 │ │ │ │ beq 53230 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 53230 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53230 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 53230 │ │ │ │ b 537a0 │ │ │ │ ldr r3, [r5, #384] @ 0x180 │ │ │ │ add r1, r4, #4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr r7, [r4, #4] │ │ │ │ cmp r7, #0 │ │ │ │ beq 53804 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 557f4 │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53824 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 55814 │ │ │ │ add r4, r4, #168 @ 0xa8 │ │ │ │ b 52f04 │ │ │ │ ldr r3, [r5, #520] @ 0x208 │ │ │ │ add r1, r4, #4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr r7, [r4, #68] @ 0x44 │ │ │ │ cmp r7, #0 │ │ │ │ beq 5385c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 557d4 │ │ │ │ add r4, r4, #96 @ 0x60 │ │ │ │ b 52f04 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r2, [r4, #4] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ @@ -24028,15 +24028,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ ldr r7, [r5, #44] @ 0x2c │ │ │ │ ldr r3, [r4, #8] │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bgt 533fc │ │ │ │ ldr r0, [r7, #4] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #860] @ 0x35c │ │ │ │ blx r3 │ │ │ │ b 533fc │ │ │ │ @@ -24093,15 +24093,15 @@ │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [r4, #24] │ │ │ │ ldr r8, [r5, #44] @ 0x2c │ │ │ │ blx r8 │ │ │ │ ldr r4, [r4, #16] │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bgt 55c74 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #860] @ 0x35c │ │ │ │ blx r3 │ │ │ │ b 55c74 │ │ │ │ @@ -24118,15 +24118,15 @@ │ │ │ │ ldr r7, [r5, #568] @ 0x238 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #24] │ │ │ │ cmp r7, #0 │ │ │ │ beq 53614 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 53614 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24143,15 +24143,15 @@ │ │ │ │ ldr r7, [r5, #464] @ 0x1d0 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ beq 533fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 533fc │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24203,15 +24203,15 @@ │ │ │ │ ldr r7, [r5, #468] @ 0x1d4 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 533fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 533fc │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24268,15 +24268,15 @@ │ │ │ │ movne r8, #0 │ │ │ │ beq 531e8 │ │ │ │ ldr r7, [r9, #4]! │ │ │ │ cmp r7, #0 │ │ │ │ beq 53c74 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 53c74 │ │ │ │ ldr r0, [r7, #8] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ add r8, r8, #1 │ │ │ │ @@ -24347,15 +24347,15 @@ │ │ │ │ cmp r9, r8 │ │ │ │ beq 53dc8 │ │ │ │ ldr r7, [sl, r8, lsl #2] │ │ │ │ cmp r7, #0 │ │ │ │ beq 53d74 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 53d74 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24365,17 +24365,17 @@ │ │ │ │ cmp r9, r8 │ │ │ │ bne 53d80 │ │ │ │ ldrh r3, [r4] │ │ │ │ lsl r3, r3, #3 │ │ │ │ b 53fc0 │ │ │ │ cmpeq fp, r4, ror #2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq fp, lr, ip, asr #7 │ │ │ │ - sbcseq fp, lr, r0, lsr r5 │ │ │ │ - sbcseq fp, lr, r0, asr r4 │ │ │ │ + sbcseq fp, lr, ip, ror #7 │ │ │ │ + sbcseq fp, lr, r0, asr r5 │ │ │ │ + sbcseq fp, lr, r0, ror r4 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ cmpeq fp, r0, lsr #32 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ mov r8, #1 │ │ │ │ bic r3, r3, #20 │ │ │ │ strb r3, [r4, #20] │ │ │ │ add r3, r4, #4 │ │ │ │ @@ -24391,31 +24391,31 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 55dec │ │ │ │ ldr r7, [r4, #64] @ 0x40 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53e50 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 556d4 │ │ │ │ ldr r7, [r4, #68] @ 0x44 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53e70 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 556f4 │ │ │ │ ldr r7, [r4, #72] @ 0x48 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53e90 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 55634 │ │ │ │ ldrh r3, [r4, #2] │ │ │ │ ldrh r2, [r4, #82] @ 0x52 │ │ │ │ add r4, r4, #80 @ 0x50 │ │ │ │ cmp r3, #18 │ │ │ │ bls 53f30 │ │ │ │ @@ -24577,15 +24577,15 @@ │ │ │ │ cmp r8, r7 │ │ │ │ beq 54160 │ │ │ │ ldr r4, [sl, r7, lsl #2] │ │ │ │ cmp r4, #0 │ │ │ │ beq 5410c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 5410c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24622,15 +24622,15 @@ │ │ │ │ add r4, r4, #24 │ │ │ │ beq 54218 │ │ │ │ ldr r7, [r4, #8] │ │ │ │ cmp r7, #0 │ │ │ │ beq 541bc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 541bc │ │ │ │ mov r1, r7 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24679,15 +24679,15 @@ │ │ │ │ mov r4, sl │ │ │ │ mov sl, r3 │ │ │ │ ldr r7, [r4, #4]! │ │ │ │ cmp r7, #0 │ │ │ │ beq 542e0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 542e0 │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r1, r7 │ │ │ │ ldr r2, [r0, #440] @ 0x1b8 │ │ │ │ blx r2 │ │ │ │ add r8, r8, #1 │ │ │ │ @@ -24695,23 +24695,23 @@ │ │ │ │ bne 542b0 │ │ │ │ ldr r4, [sp, #44] @ 0x2c │ │ │ │ ldr r7, [r4, #48] @ 0x30 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54310 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 555f4 │ │ │ │ ldr r7, [r4, #52] @ 0x34 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54450 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 54450 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24767,23 +24767,23 @@ │ │ │ │ ldr r7, [r5, #380] @ 0x17c │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #44] @ 0x2c │ │ │ │ cmp r7, #0 │ │ │ │ beq 54430 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 55894 │ │ │ │ ldr r7, [r4, #48] @ 0x30 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54450 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 55734 │ │ │ │ ldrh r3, [r4, #2] │ │ │ │ ldrh r2, [r4, #58] @ 0x3a │ │ │ │ add r4, r4, #56 @ 0x38 │ │ │ │ b 53f28 │ │ │ │ ldr r3, [r5, #136] @ 0x88 │ │ │ │ @@ -24793,15 +24793,15 @@ │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54084 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 54084 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -24833,15 +24833,15 @@ │ │ │ │ mov r4, r8 │ │ │ │ mov r8, r1 │ │ │ │ ldr r2, [r7] │ │ │ │ str r4, [r2, #4] │ │ │ │ str r2, [r4] │ │ │ │ str sl, [r7, #4] │ │ │ │ str sl, [r7] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r7, #8] │ │ │ │ cmp r8, r4 │ │ │ │ mov r7, r4 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ bne 54518 │ │ │ │ ldr r4, [sp, #44] @ 0x2c │ │ │ │ @@ -24984,23 +24984,23 @@ │ │ │ │ ldr r7, [r4, #24] │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ beq 54794 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 55654 │ │ │ │ ldr r7, [r4, #20] │ │ │ │ cmp r7, #0 │ │ │ │ beq 547b4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 55674 │ │ │ │ ldrh r3, [r4, #2] │ │ │ │ ldrh r2, [r4, #34] @ 0x22 │ │ │ │ add r4, r4, #32 │ │ │ │ b 53f28 │ │ │ │ ldr r3, [r5, #276] @ 0x114 │ │ │ │ @@ -25069,15 +25069,15 @@ │ │ │ │ mov r4, sl │ │ │ │ mov sl, r1 │ │ │ │ ldr r7, [r4, #4]! │ │ │ │ cmp r7, #0 │ │ │ │ beq 548f8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 548f8 │ │ │ │ ldr r0, [r7, #8] │ │ │ │ mov r1, r7 │ │ │ │ ldr r2, [r0, #364] @ 0x16c │ │ │ │ blx r2 │ │ │ │ add r8, r8, #1 │ │ │ │ @@ -25126,15 +25126,15 @@ │ │ │ │ ldr r7, [r5, #80] @ 0x50 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ beq 549cc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 55714 │ │ │ │ ldrh r3, [r4, #2] │ │ │ │ ldrh r2, [r4, #26] │ │ │ │ add r4, r4, #24 │ │ │ │ b 53f28 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ @@ -25183,15 +25183,15 @@ │ │ │ │ ldr r7, [r5, #464] @ 0x1d0 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ cmp r7, #0 │ │ │ │ beq 54390 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 54390 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25230,15 +25230,15 @@ │ │ │ │ ldr r7, [r5, #468] @ 0x1d4 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54390 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 54390 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25274,38 +25274,38 @@ │ │ │ │ movne r8, #0 │ │ │ │ beq 54c38 │ │ │ │ ldr r7, [r9, #4]! │ │ │ │ cmp r7, #0 │ │ │ │ beq 54c2c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 54c2c │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ add r8, r8, #1 │ │ │ │ cmp sl, r8 │ │ │ │ bne 54bfc │ │ │ │ ldr r7, [r4, #48] @ 0x30 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54c58 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 55608 │ │ │ │ ldr r7, [r4, #52] @ 0x34 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54df4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 54df4 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25329,15 +25329,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 533fc │ │ │ │ ldr r7, [r4, #28] │ │ │ │ cmp r7, #0 │ │ │ │ beq 533fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 533fc │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25384,37 +25384,37 @@ │ │ │ │ ldr r7, [r5, #380] @ 0x17c │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #44] @ 0x2c │ │ │ │ cmp r7, #0 │ │ │ │ beq 54dd4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 556b4 │ │ │ │ ldr r7, [r4, #48] @ 0x30 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54df4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 55694 │ │ │ │ add r4, r4, #56 @ 0x38 │ │ │ │ b 52f04 │ │ │ │ ldr r7, [r4, #4] │ │ │ │ ldr r3, [r5, #540] @ 0x21c │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53030 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 53030 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25442,15 +25442,15 @@ │ │ │ │ add r9, r9, #24 │ │ │ │ beq 53dc8 │ │ │ │ ldr r7, [r9, #8] │ │ │ │ cmp r7, #0 │ │ │ │ beq 54e8c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 54e8c │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25479,15 +25479,15 @@ │ │ │ │ ldr r7, [r5, #480] @ 0x1e0 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #32] │ │ │ │ cmp r7, #0 │ │ │ │ beq 54f50 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 55754 │ │ │ │ ldrh r3, [r4, #2] │ │ │ │ ldrh r2, [r4, #42] @ 0x2a │ │ │ │ add r4, r4, #40 @ 0x28 │ │ │ │ b 53f28 │ │ │ │ add r3, r4, #28 │ │ │ │ @@ -25499,15 +25499,15 @@ │ │ │ │ ldr r7, [r5, #400] @ 0x190 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #44] @ 0x2c │ │ │ │ cmp r7, #0 │ │ │ │ beq 53f1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 53f1c │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25525,15 +25525,15 @@ │ │ │ │ ldr r7, [r5, #404] @ 0x194 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #32] │ │ │ │ cmp r7, #0 │ │ │ │ beq 54f50 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 54f50 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25563,15 +25563,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54f50 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 54f50 │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ b 54f50 │ │ │ │ @@ -25590,15 +25590,15 @@ │ │ │ │ add r2, r4, #24 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #40] @ 0x28 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53f1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 53f1c │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ b 53f1c │ │ │ │ @@ -25624,15 +25624,15 @@ │ │ │ │ beq 530c8 │ │ │ │ mov sl, #0 │ │ │ │ ldr r3, [r7] │ │ │ │ str r8, [r3, #4] │ │ │ │ str r3, [r8] │ │ │ │ str sl, [r7, #4] │ │ │ │ str sl, [r7] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r7, #8] │ │ │ │ cmp r8, r9 │ │ │ │ mov r7, r8 │ │ │ │ ldr r8, [r8, #4] │ │ │ │ bne 55174 │ │ │ │ b 530c8 │ │ │ │ @@ -25685,23 +25685,23 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr r7, [r4, #4] │ │ │ │ cmp r7, #0 │ │ │ │ beq 55288 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 558d4 │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 552a8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 558f4 │ │ │ │ ldrh r3, [r4, #2] │ │ │ │ ldrh r2, [r4, #170] @ 0xaa │ │ │ │ add r4, r4, #168 @ 0xa8 │ │ │ │ b 53f28 │ │ │ │ ldr r3, [r5, #520] @ 0x208 │ │ │ │ @@ -25709,15 +25709,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr r7, [r4, #68] @ 0x44 │ │ │ │ cmp r7, #0 │ │ │ │ beq 552e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 558b4 │ │ │ │ ldrh r3, [r4, #2] │ │ │ │ ldrh r2, [r4, #98] @ 0x62 │ │ │ │ add r4, r4, #96 @ 0x60 │ │ │ │ b 53f28 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ @@ -25729,15 +25729,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ ldr r7, [r5, #44] @ 0x2c │ │ │ │ ldr r3, [r4, #8] │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bgt 54390 │ │ │ │ ldr r0, [r7, #4] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #860] @ 0x35c │ │ │ │ blx r3 │ │ │ │ b 54390 │ │ │ │ @@ -25796,15 +25796,15 @@ │ │ │ │ str r3, [sp] │ │ │ │ ldr r8, [r5, #44] @ 0x2c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ blx r8 │ │ │ │ ldr r8, [r4, #16] │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bgt 54654 │ │ │ │ ldr r0, [r8, #4] │ │ │ │ mov r1, r8 │ │ │ │ ldr r3, [r0, #860] @ 0x35c │ │ │ │ blx r3 │ │ │ │ b 54654 │ │ │ │ @@ -25813,15 +25813,15 @@ │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 54084 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 54084 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -25840,15 +25840,15 @@ │ │ │ │ ldr r7, [r5, #568] @ 0x238 │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #24] │ │ │ │ cmp r7, #0 │ │ │ │ beq 547b4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 547b4 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -26111,15 +26111,15 @@ │ │ │ │ cmp r7, #0 │ │ │ │ bne 55294 │ │ │ │ b 552a8 │ │ │ │ ldr r1, [r2, r3] │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 55918 │ │ │ │ cmp r5, #2 │ │ │ │ beq 56004 │ │ │ │ ldr r2, [fp] │ │ │ │ b 52fb4 │ │ │ │ @@ -26132,15 +26132,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ ldr r7, [r5, #44] @ 0x2c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ ble 55ca4 │ │ │ │ add r7, r4, #32 │ │ │ │ b 54654 │ │ │ │ mov r3, #1 │ │ │ │ ldr r2, [r4, #20] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ @@ -26150,15 +26150,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ ldr r7, [r5, #44] @ 0x2c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ blx r7 │ │ │ │ ldr r7, [r4, #16] │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bgt 53614 │ │ │ │ ldr r0, [r7, #4] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #860] @ 0x35c │ │ │ │ blx r3 │ │ │ │ b 53614 │ │ │ │ @@ -26236,27 +26236,27 @@ │ │ │ │ blx r8 │ │ │ │ ldrh r3, [r4, #10] │ │ │ │ cmp r3, #0 │ │ │ │ beq 54654 │ │ │ │ ldr r8, [r4, #28] │ │ │ │ rsb r1, sl, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bgt 54654 │ │ │ │ ldr r0, [r8, #96] @ 0x60 │ │ │ │ mov r1, r8 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r8, #0 │ │ │ │ beq 54654 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 54654 │ │ │ │ b 55b24 │ │ │ │ ldr ip, [r4, #4] │ │ │ │ ldr sl, [r4, #44] @ 0x2c │ │ │ │ ldrh r2, [r4, #82] @ 0x52 │ │ │ │ str sl, [sp, #96] @ 0x60 │ │ │ │ @@ -26358,35 +26358,35 @@ │ │ │ │ mov r1, #8 │ │ │ │ b 545a4 │ │ │ │ ldr r7, [r4, #28] │ │ │ │ cmp r7, #0 │ │ │ │ beq 54390 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 54390 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ bne 55cf8 │ │ │ │ b 54390 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r0, #132 @ 0x84 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldr r7, [r4, #8] │ │ │ │ cmp r7, #0 │ │ │ │ beq 530c8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 530c8 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -26400,21 +26400,21 @@ │ │ │ │ str r0, [r1] │ │ │ │ str r1, [r2] │ │ │ │ str r1, [r3, #688] @ 0x2b0 │ │ │ │ b 549ec │ │ │ │ ldr r0, [r4, #8] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r0, #132 @ 0x84 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldr r7, [r4, #8] │ │ │ │ cmp r7, #0 │ │ │ │ beq 546cc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 546cc │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -26422,48 +26422,48 @@ │ │ │ │ bne 55db8 │ │ │ │ b 546cc │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53e30 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 53e30 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53e30 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 53e30 │ │ │ │ b 55e0c │ │ │ │ ldr r7, [r4, #28] │ │ │ │ cmp r7, #0 │ │ │ │ beq 53f1c │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 53f1c │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 53f1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 53f1c │ │ │ │ b 55e60 │ │ │ │ ldr r2, [r1] │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ mov r3, #0 │ │ │ │ @@ -26471,27 +26471,27 @@ │ │ │ │ str r3, [r1] │ │ │ │ b 54a2c │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ cmp r7, #0 │ │ │ │ beq 536c0 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 536c0 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 536c0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 536c0 │ │ │ │ b 55ed0 │ │ │ │ ldr r2, [r1] │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ mov r3, #0 │ │ │ │ @@ -26507,15 +26507,15 @@ │ │ │ │ str r1, [r3, #688] @ 0x2b0 │ │ │ │ b 534c8 │ │ │ │ ldr r4, [r4, #28] │ │ │ │ cmp r4, #0 │ │ │ │ beq 5406c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 5406c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -26523,15 +26523,15 @@ │ │ │ │ bne 55f4c │ │ │ │ b 5406c │ │ │ │ ldr r8, [r4, #28] │ │ │ │ cmp r8, #0 │ │ │ │ beq 54654 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 54654 │ │ │ │ ldr r0, [r8, #96] @ 0x60 │ │ │ │ mov r1, r8 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -26558,27 +26558,27 @@ │ │ │ │ mvn r1, #-2147483648 @ 0x80000000 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798a0 │ │ │ │ b 5593c │ │ │ │ ldr r4, [r4, #28] │ │ │ │ rsb r1, r9, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bgt 55c74 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 55c74 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 55c74 │ │ │ │ b 5602c │ │ │ │ add r2, sp, #76 @ 0x4c │ │ │ │ add r7, r4, #80 @ 0x50 │ │ │ │ mov sl, #2 │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ @@ -26633,15 +26633,15 @@ │ │ │ │ ldr r0, [r2, #8] │ │ │ │ lsl r5, r6, #1 │ │ │ │ cmp r0, #0 │ │ │ │ beq 56208 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r0, #4] │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 563c0 │ │ │ │ add r3, r5, r6 │ │ │ │ add r3, r3, r3, lsl #8 │ │ │ │ add r3, r4, r3, lsl #4 │ │ │ │ add r2, r3, #7488 @ 0x1d40 │ │ │ │ ldrh r1, [r2, #52] @ 0x34 │ │ │ │ @@ -26650,15 +26650,15 @@ │ │ │ │ cmp r1, #0 │ │ │ │ str r2, [r3, #8] │ │ │ │ bne 56218 │ │ │ │ cmp r7, #0 │ │ │ │ beq 56194 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #700 @ 0x2bc │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #664] @ 0x298 │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ add r5, r5, r6 │ │ │ │ add r5, r5, r5, lsl #8 │ │ │ │ add r5, r4, r5, lsl #4 │ │ │ │ add r5, r5, #7488 @ 0x1d40 │ │ │ │ @@ -26685,15 +26685,15 @@ │ │ │ │ streq r8, [r3] │ │ │ │ b 563b0 │ │ │ │ add r3, r3, #7488 @ 0x1d40 │ │ │ │ ldrh r1, [r3, #52] @ 0x34 │ │ │ │ cmp r1, #0 │ │ │ │ beq 56194 │ │ │ │ add r0, r4, #696 @ 0x2b8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ add r0, r5, r6 │ │ │ │ add r0, r0, r0, lsl #8 │ │ │ │ mov r8, #0 │ │ │ │ mov r9, #0 │ │ │ │ add r3, r4, #720 @ 0x2d0 │ │ │ │ strd r8, [r3, #-8] │ │ │ │ add r3, r4, r0, lsl #4 │ │ │ │ @@ -26891,15 +26891,15 @@ │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ beq 56528 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 56548 │ │ │ │ cmp r8, #2 │ │ │ │ bne 56528 │ │ │ │ mov r0, r4 │ │ │ │ add r4, r4, #2048 @ 0x800 │ │ │ │ @@ -26917,15 +26917,15 @@ │ │ │ │ str r7, [r6] │ │ │ │ beq 565f4 │ │ │ │ ldr r4, [r6, #4]! │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 5659c │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 5659c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -26936,15 +26936,15 @@ │ │ │ │ str r7, [r6] │ │ │ │ bne 565a8 │ │ │ │ ldr r4, [r9, #20] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 56614 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 56620 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -27096,15 +27096,15 @@ │ │ │ │ ldrsb r3, [fp, #123] @ 0x7b │ │ │ │ str r1, [fp, #124] @ 0x7c │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ strbne r2, [fp, #123] @ 0x7b │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ str fp, [r5, #36] @ 0x24 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ str r3, [r5, #4] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [r5, #8] │ │ │ │ ldm r4!, {r0, r1, r2, r3} │ │ │ │ add ip, r5, #16 │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ @@ -27375,27 +27375,27 @@ │ │ │ │ mov fp, r6 │ │ │ │ b 56b64 │ │ │ │ ldr sl, [sp, #32] │ │ │ │ cmp sl, #0 │ │ │ │ beq 568fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, sl │ │ │ │ bne 568fc │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r4, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 568fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 568fc │ │ │ │ mov r1, r4 │ │ │ │ b 56cf4 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ sub r0, r3, #1 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ @@ -27482,64 +27482,64 @@ │ │ │ │ ldr r3, [r7, #112] @ 0x70 │ │ │ │ cmp r3, r8 │ │ │ │ movcc r3, r8 │ │ │ │ str r3, [r7, #112] @ 0x70 │ │ │ │ b 56df0 │ │ │ │ ldr r3, [r7, #96] @ 0x60 │ │ │ │ ldr fp, [r3, #592] @ 0x250 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp fp, #1 │ │ │ │ ldreq r3, [r7, #108] @ 0x6c │ │ │ │ beq 56e68 │ │ │ │ mov r1, sl │ │ │ │ add sl, r7, #116 @ 0x74 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 56f08 │ │ │ │ ldr r3, [r7, #108] @ 0x6c │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r9 │ │ │ │ movcs r3, r9 │ │ │ │ str r3, [r7, #108] @ 0x6c │ │ │ │ ldr r3, [r7, #112] @ 0x70 │ │ │ │ mov r0, sl │ │ │ │ cmp r3, r8 │ │ │ │ movcc r3, r8 │ │ │ │ str r3, [r7, #112] @ 0x70 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 56df0 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, sl │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r7, #116] @ 0x74 │ │ │ │ bl 1798a0 │ │ │ │ b 56df0 │ │ │ │ cmp r0, #2 │ │ │ │ beq 56f34 │ │ │ │ ldr r1, [r7, #116] @ 0x74 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ beq 56f64 │ │ │ │ b 56f14 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, sl │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [sl] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 56f48 │ │ │ │ cmp fp, #0 │ │ │ │ bne 56f34 │ │ │ │ b 56ebc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -27635,15 +27635,15 @@ │ │ │ │ beq 57110 │ │ │ │ mov fp, #0 │ │ │ │ ldr r3, [r4] │ │ │ │ str r6, [r3, #4] │ │ │ │ str r3, [r6] │ │ │ │ str fp, [r4, #4] │ │ │ │ str fp, [r4] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r4, #8] │ │ │ │ cmp sl, r6 │ │ │ │ mov r4, r6 │ │ │ │ ldr r6, [r6, #4] │ │ │ │ bne 570e0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -27828,15 +27828,15 @@ │ │ │ │ ldr r8, [r5, #100] @ 0x64 │ │ │ │ cmp r5, r8 │ │ │ │ beq 57424 │ │ │ │ cmp r8, #0 │ │ │ │ beq 57424 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 57424 │ │ │ │ ldr r0, [r8, #96] @ 0x60 │ │ │ │ mov r1, r8 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -27868,19 +27868,19 @@ │ │ │ │ strh r0, [r9, #2] │ │ │ │ mov r0, #4 │ │ │ │ strh r0, [r3, r2] │ │ │ │ str r1, [r9, #24] │ │ │ │ mov r0, r5 │ │ │ │ mov r1, #1 │ │ │ │ str r5, [r9, #16] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ str r7, [r9, #20] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov fp, #0 │ │ │ │ str r8, [r9, #12] │ │ │ │ mov r8, r9 │ │ │ │ ldr r1, [r5, #128] @ 0x80 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [r8, #8]! │ │ │ │ str r1, [sp, #12] │ │ │ │ @@ -28073,15 +28073,15 @@ │ │ │ │ ldr r3, [r5, #1008] @ 0x3f0 │ │ │ │ cmp r0, #127 @ 0x7f │ │ │ │ strbne r1, [r4, #123] @ 0x7b │ │ │ │ str r3, [r4, #124] @ 0x7c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r4, [r2, #4] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ add r3, r5, #212992 @ 0x34000 │ │ │ │ ldr r1, [r3, #24] │ │ │ │ cmp r1, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r3, [r3, #16] │ │ │ │ cmp r4, r3 │ │ │ │ beq 57824 │ │ │ │ @@ -28384,15 +28384,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 57f48 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #60 @ 0x3c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [r5, #132] @ 0x84 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ beq 57c04 │ │ │ │ ldr r3, [r7] │ │ │ │ ldr r2, [r5, #136] @ 0x88 │ │ │ │ ldr r1, [r7, #4] │ │ │ │ cmp r3, r2 │ │ │ │ @@ -28460,15 +28460,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ str r4, [sl, #44] @ 0x2c │ │ │ │ str r8, [sl, #28] │ │ │ │ str r8, [sl, #32] │ │ │ │ strb r8, [sl, #48] @ 0x30 │ │ │ │ add r0, r5, #132 @ 0x84 │ │ │ │ str sl, [r9] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldm r7, {r4, r8} │ │ │ │ ldr r3, [r5, #136] @ 0x88 │ │ │ │ add r8, r4, r8 │ │ │ │ cmp r4, r3 │ │ │ │ bcs 57e30 │ │ │ │ ldr r1, [r5, #88] @ 0x58 │ │ │ │ ands r9, r1, #16 │ │ │ │ @@ -28493,37 +28493,37 @@ │ │ │ │ b 57df0 │ │ │ │ mov r1, sl │ │ │ │ mov r0, fp │ │ │ │ bl 17f330 │ │ │ │ b 57c70 │ │ │ │ ldr r3, [r5, #96] @ 0x60 │ │ │ │ ldr sl, [r3, #592] @ 0x250 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp sl, #1 │ │ │ │ ldreq r0, [r7] │ │ │ │ ldreq r3, [r5, #136] @ 0x88 │ │ │ │ beq 57e00 │ │ │ │ mov r1, r9 │ │ │ │ add r9, r5, #144 @ 0x90 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 57ee0 │ │ │ │ ldr r3, [r5, #136] @ 0x88 │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r4 │ │ │ │ movcs r3, r4 │ │ │ │ str r3, [r5, #136] @ 0x88 │ │ │ │ ldr r3, [r5, #140] @ 0x8c │ │ │ │ mov r0, r9 │ │ │ │ cmp r3, r8 │ │ │ │ movcc r3, r8 │ │ │ │ str r3, [r5, #140] @ 0x8c │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 57ec8 │ │ │ │ ldr r0, [r7] │ │ │ │ b 57e1c │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, #1 │ │ │ │ @@ -28532,28 +28532,28 @@ │ │ │ │ b 57ec0 │ │ │ │ cmp r0, #2 │ │ │ │ beq 57f0c │ │ │ │ ldr r1, [r5, #144] @ 0x90 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 57f3c │ │ │ │ b 57eec │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 57f20 │ │ │ │ cmp sl, #0 │ │ │ │ bne 57f0c │ │ │ │ b 57e8c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -28579,15 +28579,15 @@ │ │ │ │ cmp r7, #0 │ │ │ │ bne 5807c │ │ │ │ ldr r8, [r4, #40] @ 0x28 │ │ │ │ cmp r8, #0 │ │ │ │ beq 57fd0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 580f4 │ │ │ │ mov r1, r4 │ │ │ │ add r0, r5, #632 @ 0x278 │ │ │ │ bl 17f330 │ │ │ │ mov r7, #1 │ │ │ │ ldr r3, [r5, #1000] @ 0x3e8 │ │ │ │ @@ -28651,15 +28651,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 58378 │ │ │ │ ldr r6, [r4, #40] @ 0x28 │ │ │ │ cmp r6, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r6 │ │ │ │ beq 580e0 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 5822c │ │ │ │ mov r1, r4 │ │ │ │ add r0, r5, #632 @ 0x278 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 17f330 │ │ │ │ @@ -28697,15 +28697,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ bx r3 │ │ │ │ cmp r6, #0 │ │ │ │ str r6, [r8, #8] │ │ │ │ beq 58038 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r1, [r4, #40] @ 0x28 │ │ │ │ strb r7, [r8, #4] │ │ │ │ cmp r1, #0 │ │ │ │ bne 58058 │ │ │ │ b 58048 │ │ │ │ ldr r6, [pc, #444] @ 58368 │ │ │ │ add r6, pc, r6 │ │ │ │ @@ -28758,76 +28758,76 @@ │ │ │ │ mov r2, #8 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 56f70 │ │ │ │ ldr r3, [r6, #96] @ 0x60 │ │ │ │ ldr r6, [r3, #592] @ 0x250 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r6, #1 │ │ │ │ ldreq r3, [r7] │ │ │ │ beq 58144 │ │ │ │ add r6, r7, #8 │ │ │ │ mov r1, sl │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 582f8 │ │ │ │ ldr r3, [r7] │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r8 │ │ │ │ movcs r3, r8 │ │ │ │ str r3, [r7] │ │ │ │ ldr r3, [r7, #4] │ │ │ │ mov r0, r6 │ │ │ │ cmp r3, r5 │ │ │ │ movcc r3, r5 │ │ │ │ str r3, [r7, #4] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 58160 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r6 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r7, #8] │ │ │ │ bl 1798a0 │ │ │ │ b 58160 │ │ │ │ cmp r0, #2 │ │ │ │ beq 58324 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 58354 │ │ │ │ b 58304 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 58338 │ │ │ │ cmp sl, #0 │ │ │ │ bne 58324 │ │ │ │ b 582ac │ │ │ │ smlalbbeq r8, fp, r4, r0 │ │ │ │ andne r0, r0, r0, lsr #32 │ │ │ │ cmpeq ip, r9, lsl r3 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - strheq sl, [ip], #72 @ 0x48 │ │ │ │ - ldrdeq sl, [ip], #68 @ 0x44 │ │ │ │ + ldrdeq sl, [ip], #72 @ 0x48 │ │ │ │ + strdeq sl, [ip], #68 @ 0x44 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #1192] @ 5883c │ │ │ │ mov r8, r3 │ │ │ │ @@ -28964,15 +28964,15 @@ │ │ │ │ mov r3, #55 @ 0x37 │ │ │ │ lsl r2, r2, #3 │ │ │ │ strh r3, [fp, #2] │ │ │ │ strh sl, [r6, r2] │ │ │ │ str r5, [fp, #16] │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r0, [r5, #128] @ 0x80 │ │ │ │ ldr r3, [r6, #1004] @ 0x3ec │ │ │ │ lsl ip, r0, #18 │ │ │ │ add r3, r3, r3, lsl #9 │ │ │ │ add r3, r3, ip, lsr #23 │ │ │ │ add r3, r6, r3, lsl #2 │ │ │ │ add r3, r3, #126976 @ 0x1f000 │ │ │ │ @@ -29034,37 +29034,37 @@ │ │ │ │ ldr r3, [sl, #12] │ │ │ │ add r3, r3, r7 │ │ │ │ str r3, [sl, #12] │ │ │ │ b 5846c │ │ │ │ ldr r3, [r5, #96] @ 0x60 │ │ │ │ ldr r3, [r3, #592] @ 0x250 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #1 │ │ │ │ ldreq r3, [r5, #108] @ 0x6c │ │ │ │ beq 5862c │ │ │ │ mov r1, fp │ │ │ │ add fp, r5, #116 @ 0x74 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 587a0 │ │ │ │ ldr r3, [r5, #108] @ 0x6c │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r8 │ │ │ │ movcs r3, r8 │ │ │ │ str r3, [r5, #108] @ 0x6c │ │ │ │ ldr r3, [r5, #112] @ 0x70 │ │ │ │ mov r0, fp │ │ │ │ cmp r3, sl │ │ │ │ movcc r3, sl │ │ │ │ str r3, [r5, #112] @ 0x70 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 584ec │ │ │ │ mov r3, #0 │ │ │ │ mov r0, fp │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r5, #116] @ 0x74 │ │ │ │ bl 1798a0 │ │ │ │ @@ -29096,15 +29096,15 @@ │ │ │ │ str r9, [sp, #12] │ │ │ │ mov r9, r7 │ │ │ │ mov r7, r5 │ │ │ │ mov r5, r4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 587bc │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r5 │ │ │ │ mov r5, r7 │ │ │ │ @@ -29116,15 +29116,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, fp │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [fp] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 5880c │ │ │ │ cmp r4, #0 │ │ │ │ bne 587f8 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ b 58700 │ │ │ │ @@ -29563,15 +29563,15 @@ │ │ │ │ mov r5, r0 │ │ │ │ cmp r4, r0 │ │ │ │ beq 58f48 │ │ │ │ cmp r4, #0 │ │ │ │ beq 58f40 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 58f40 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -29614,15 +29614,15 @@ │ │ │ │ cmp r3, r5 │ │ │ │ bls 59014 │ │ │ │ ldr r4, [r7, #4]! │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 58fd4 │ │ │ │ cmp r6, #2 │ │ │ │ bne 58fbc │ │ │ │ mvn r1, #-2147483648 @ 0x80000000 │ │ │ │ mov r0, r4 │ │ │ │ @@ -30592,19 +30592,19 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 4c3c0 │ │ │ │ b 59060 │ │ │ │ ldr r3, [r8, #36] @ 0x24 │ │ │ │ mov r0, r8 │ │ │ │ blx r3 │ │ │ │ b 59204 │ │ │ │ - strheq r9, [ip], #96 @ 0x60 │ │ │ │ + ldrdeq r9, [ip], #96 @ 0x60 │ │ │ │ andeq r4, r3, r0, lsr #32 │ │ │ │ @ instruction: 0xffffd310 │ │ │ │ @ instruction: 0xffff6200 │ │ │ │ - sbceq r9, ip, r8, lsr #11 │ │ │ │ + sbceq r9, ip, r8, asr #11 │ │ │ │ andeq r5, r0, r8, lsr #32 │ │ │ │ @ instruction: 0xffff6e60 │ │ │ │ @ instruction: 0xffffdc8c │ │ │ │ @ instruction: 0xffff4ae8 │ │ │ │ @ instruction: 0xffff95d8 │ │ │ │ @ instruction: 0xffff6488 │ │ │ │ @ instruction: 0xffff7350 │ │ │ │ @@ -30869,15 +30869,15 @@ │ │ │ │ cmp r1, #0 │ │ │ │ bne 5a3bc │ │ │ │ ldr r4, [r5, #28] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 5a388 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 5a398 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #28] │ │ │ │ str r3, [r5, #40] @ 0x28 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ @@ -30887,15 +30887,15 @@ │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 5a37c │ │ │ │ b 5a388 │ │ │ │ ldr r0, [r5, #28] │ │ │ │ rsb r1, r1, #0 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ b 5a368 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -31012,15 +31012,15 @@ │ │ │ │ cmp r1, #0 │ │ │ │ bne 5a5fc │ │ │ │ ldr r4, [r5, #28] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 5a5c4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 5a5d0 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -31031,15 +31031,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 5a5b8 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r5, #28] │ │ │ │ rsb r1, r1, #0 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ b 5a5a4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ @@ -31076,15 +31076,15 @@ │ │ │ │ ldr r5, [r6] │ │ │ │ cmp r5, r3 │ │ │ │ beq 5a6e0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 5a6c4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 5a710 │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ mov r2, #0 │ │ │ │ str r2, [r6] │ │ │ │ sub r3, r3, #1 │ │ │ │ ldr r2, [r4, #28] │ │ │ │ @@ -31149,15 +31149,15 @@ │ │ │ │ blx r3 │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [r4, #28] │ │ │ │ beq 5a920 │ │ │ │ rsb r1, r7, #1 │ │ │ │ add r1, r1, sl │ │ │ │ str r1, [r4, #48] @ 0x30 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r3, #1 │ │ │ │ str r3, [sp, #24] │ │ │ │ mov r3, #65536 @ 0x10000 │ │ │ │ ldr r0, [r4] │ │ │ │ str r3, [sp, #28] │ │ │ │ add r3, r4, #32 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -31208,15 +31208,15 @@ │ │ │ │ ldr r4, [r6] │ │ │ │ mvn r3, #0 │ │ │ │ cmp r4, #0 │ │ │ │ str r3, [r9] │ │ │ │ beq 5a8d4 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 5a8e4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6] │ │ │ │ str r3, [r8] │ │ │ │ b 5a6e4 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ @@ -31224,28 +31224,28 @@ │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 5a8d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 5a8d4 │ │ │ │ b 5a8e4 │ │ │ │ mov r0, r4 │ │ │ │ bl 5a340 │ │ │ │ ldr r4, [r6] │ │ │ │ mvn r3, #0 │ │ │ │ cmp r4, #0 │ │ │ │ str r3, [r9] │ │ │ │ beq 5a8d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 5a8d4 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -31348,26 +31348,26 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #56] @ 5ab20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #48] @ 5ab24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r3, lr, sl, asr #19 │ │ │ │ - sbceq r7, ip, r8, lsr #25 │ │ │ │ - smulleq r7, ip, r0, ip │ │ │ │ - sbceq r7, ip, r0, lsr sp │ │ │ │ - smulleq r7, ip, r4, ip │ │ │ │ - sbceq r7, ip, r8, ror #25 │ │ │ │ - strdeq r7, [ip], #196 @ 0xc4 │ │ │ │ - sbceq r7, ip, r0, lsl #25 │ │ │ │ - sbceq r7, ip, r4, lsl #25 │ │ │ │ - sbceq r7, ip, ip, lsl #25 │ │ │ │ - smulleq r7, ip, r4, ip │ │ │ │ - sbceq r7, ip, r8, ror #25 │ │ │ │ + sbcseq r3, lr, sl, ror #19 │ │ │ │ + sbceq r7, ip, r8, asr #25 │ │ │ │ + strheq r7, [ip], #192 @ 0xc0 │ │ │ │ + sbceq r7, ip, r0, asr sp │ │ │ │ + strheq r7, [ip], #196 @ 0xc4 │ │ │ │ + sbceq r7, ip, r8, lsl #26 │ │ │ │ + sbceq r7, ip, r4, lsl sp │ │ │ │ + sbceq r7, ip, r0, lsr #25 │ │ │ │ + sbceq r7, ip, r4, lsr #25 │ │ │ │ + sbceq r7, ip, ip, lsr #25 │ │ │ │ + strheq r7, [ip], #196 @ 0xc4 │ │ │ │ + sbceq r7, ip, r8, lsl #26 │ │ │ │ ldr r3, [pc, #392] @ 5acb8 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #29 │ │ │ │ bhi 5acac │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -31460,46 +31460,46 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #136] @ 5ad30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #128] @ 5ad34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r3, lr, r4, lsl #18 │ │ │ │ - ldrdeq r7, [ip], #192 @ 0xc0 │ │ │ │ - sbceq r7, ip, r0, lsr #25 │ │ │ │ - sbceq r8, ip, r0, lsl #1 │ │ │ │ - sbceq r7, ip, r8, asr #30 │ │ │ │ - sbceq r7, ip, r8, lsl pc │ │ │ │ - strdeq r7, [ip], #228 @ 0xe4 │ │ │ │ - sbceq r7, ip, r4, asr #29 │ │ │ │ - smulleq r7, ip, r4, lr │ │ │ │ - sbceq r7, ip, r0, ror lr │ │ │ │ - sbceq r7, ip, r4, asr #28 │ │ │ │ - strheq r7, [ip], #244 @ 0xf4 │ │ │ │ - sbceq r7, ip, r4, lsl #31 │ │ │ │ - sbceq r7, ip, ip, asr #30 │ │ │ │ - sbceq r7, ip, ip, lsl pc │ │ │ │ - sbceq r7, ip, r8, asr #31 │ │ │ │ - sbceq r7, ip, r0, ror #29 │ │ │ │ - sbceq r7, ip, r8, lsl #25 │ │ │ │ - sbceq r7, ip, r4, asr ip │ │ │ │ - strdeq r7, [ip], #200 @ 0xc8 │ │ │ │ - sbceq r7, ip, r4, asr #25 │ │ │ │ - smulleq r7, ip, ip, ip │ │ │ │ - sbceq r7, ip, r4, ror ip │ │ │ │ - sbceq r7, ip, r4, asr #30 │ │ │ │ - sbceq r7, ip, r4, ror #23 │ │ │ │ - sbceq r7, ip, r4, ror sp │ │ │ │ - sbceq r7, ip, ip, asr #26 │ │ │ │ - sbceq r7, ip, ip, lsl sp │ │ │ │ - sbceq r7, ip, ip, ror #25 │ │ │ │ + sbcseq r3, lr, r4, lsr #18 │ │ │ │ + strdeq r7, [ip], #192 @ 0xc0 │ │ │ │ sbceq r7, ip, r0, asr #25 │ │ │ │ - smulleq r7, ip, r8, ip │ │ │ │ - sbceq r7, ip, r0, ror #30 │ │ │ │ + sbceq r8, ip, r0, lsr #1 │ │ │ │ + sbceq r7, ip, r8, ror #30 │ │ │ │ + sbceq r7, ip, r8, lsr pc │ │ │ │ + sbceq r7, ip, r4, lsl pc │ │ │ │ + sbceq r7, ip, r4, ror #29 │ │ │ │ + strheq r7, [ip], #228 @ 0xe4 │ │ │ │ + smulleq r7, ip, r0, lr │ │ │ │ + sbceq r7, ip, r4, ror #28 │ │ │ │ + ldrdeq r7, [ip], #244 @ 0xf4 │ │ │ │ + sbceq r7, ip, r4, lsr #31 │ │ │ │ + sbceq r7, ip, ip, ror #30 │ │ │ │ + sbceq r7, ip, ip, lsr pc │ │ │ │ + sbceq r7, ip, r8, ror #31 │ │ │ │ + sbceq r7, ip, r0, lsl #30 │ │ │ │ + sbceq r7, ip, r8, lsr #25 │ │ │ │ + sbceq r7, ip, r4, ror ip │ │ │ │ + sbceq r7, ip, r8, lsl sp │ │ │ │ + sbceq r7, ip, r4, ror #25 │ │ │ │ + strheq r7, [ip], #204 @ 0xcc │ │ │ │ + smulleq r7, ip, r4, ip │ │ │ │ + sbceq r7, ip, r4, ror #30 │ │ │ │ + sbceq r7, ip, r4, lsl #24 │ │ │ │ + smulleq r7, ip, r4, sp │ │ │ │ + sbceq r7, ip, ip, ror #26 │ │ │ │ + sbceq r7, ip, ip, lsr sp │ │ │ │ + sbceq r7, ip, ip, lsl #26 │ │ │ │ + sbceq r7, ip, r0, ror #25 │ │ │ │ + strheq r7, [ip], #200 @ 0xc8 │ │ │ │ + sbceq r7, ip, r0, lsl #31 │ │ │ │ cmp r0, #1 │ │ │ │ beq 5ad68 │ │ │ │ cmp r0, #2 │ │ │ │ beq 5ad5c │ │ │ │ cmp r0, #0 │ │ │ │ beq 5ad74 │ │ │ │ ldr r0, [pc, #40] @ 5ad80 │ │ │ │ @@ -31510,18 +31510,18 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #24] @ 5ad88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 5ad8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ + sbceq r7, ip, r4, lsr pc │ │ │ │ sbceq r7, ip, r4, lsl pc │ │ │ │ - strdeq r7, [ip], #228 @ 0xe4 │ │ │ │ + strdeq r7, [ip], #224 @ 0xe0 │ │ │ │ ldrdeq r7, [ip], #224 @ 0xe0 │ │ │ │ - strheq r7, [ip], #224 @ 0xe0 │ │ │ │ cmp r0, #64 @ 0x40 │ │ │ │ bhi 5adc0 │ │ │ │ ldr r3, [pc, #344] @ 5aef8 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #64 @ 0x40 │ │ │ │ bhi 5adb4 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ @@ -31604,36 +31604,36 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #96] @ 5af48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #88] @ 5af4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldrheq r3, [lr], #98 @ 0x62 │ │ │ │ + ldrsbeq r3, [lr], #98 @ 0x62 │ │ │ │ + strdeq r7, [ip], #232 @ 0xe8 │ │ │ │ + smulleq r7, ip, r0, pc @ │ │ │ │ + smulleq r7, ip, r8, pc @ │ │ │ │ + sbceq r7, ip, r0, asr #30 │ │ │ │ + strheq r7, [ip], #232 @ 0xe8 │ │ │ │ + strheq r7, [ip], #236 @ 0xec │ │ │ │ + sbceq r7, ip, r4, asr #29 │ │ │ │ + sbceq r7, ip, ip, asr #29 │ │ │ │ ldrdeq r7, [ip], #232 @ 0xe8 │ │ │ │ - sbceq r7, ip, r0, ror pc │ │ │ │ - sbceq r7, ip, r8, ror pc │ │ │ │ + sbceq r7, ip, r0, ror #29 │ │ │ │ + sbceq r7, ip, r0, ror #30 │ │ │ │ sbceq r7, ip, r0, lsr #30 │ │ │ │ - smulleq r7, ip, r8, lr │ │ │ │ - smulleq r7, ip, ip, lr │ │ │ │ - sbceq r7, ip, r4, lsr #29 │ │ │ │ - sbceq r7, ip, ip, lsr #29 │ │ │ │ - strheq r7, [ip], #232 @ 0xe8 │ │ │ │ - sbceq r7, ip, r0, asr #29 │ │ │ │ - sbceq r7, ip, r0, asr #30 │ │ │ │ - sbceq r7, ip, r0, lsl #30 │ │ │ │ - sbceq r7, ip, ip, lsl #30 │ │ │ │ - sbceq r7, ip, r0, lsr #29 │ │ │ │ - sbceq r7, ip, r0, lsr pc │ │ │ │ - sbceq r7, ip, r4, lsl pc │ │ │ │ sbceq r7, ip, ip, lsr #30 │ │ │ │ - strheq r7, [ip], #212 @ 0xd4 │ │ │ │ - strheq r7, [ip], #216 @ 0xd8 │ │ │ │ - sbceq r7, ip, ip, lsr #27 │ │ │ │ - sbceq r7, ip, r0, lsr #27 │ │ │ │ + sbceq r7, ip, r0, asr #29 │ │ │ │ + sbceq r7, ip, r0, asr pc │ │ │ │ + sbceq r7, ip, r4, lsr pc │ │ │ │ + sbceq r7, ip, ip, asr #30 │ │ │ │ + ldrdeq r7, [ip], #212 @ 0xd4 │ │ │ │ + ldrdeq r7, [ip], #216 @ 0xd8 │ │ │ │ + sbceq r7, ip, ip, asr #27 │ │ │ │ + sbceq r7, ip, r0, asr #27 │ │ │ │ ldr r3, [pc, #236] @ 5b044 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #16 │ │ │ │ bhi 5b038 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -31687,33 +31687,33 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #84] @ 5b088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #76] @ 5b08c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r3, lr, fp, lsr r5 │ │ │ │ - sbceq r7, ip, ip, lsr #29 │ │ │ │ - sbceq r7, ip, r0, lsl #29 │ │ │ │ - smulleq r8, ip, r4, r0 │ │ │ │ - sbceq r8, ip, r4, asr #32 │ │ │ │ - sbceq r8, ip, ip, asr r0 │ │ │ │ - smulleq r7, ip, ip, pc @ │ │ │ │ - strheq r7, [ip], #244 @ 0xf4 │ │ │ │ - ldrdeq r7, [ip], #240 @ 0xf0 │ │ │ │ - sbceq r7, ip, r8, ror #31 │ │ │ │ - sbceq r7, ip, ip, asr lr │ │ │ │ - sbceq r7, ip, r0, ror lr │ │ │ │ - sbceq r7, ip, r4, lsl #29 │ │ │ │ - smulleq r7, ip, r8, lr │ │ │ │ - strheq r7, [ip], #228 @ 0xe4 │ │ │ │ + sbcseq r3, lr, fp, asr r5 │ │ │ │ sbceq r7, ip, ip, asr #29 │ │ │ │ - sbceq r7, ip, r0, ror #29 │ │ │ │ - strdeq r7, [ip], #232 @ 0xe8 │ │ │ │ - sbceq r8, ip, r0, lsl r0 │ │ │ │ + sbceq r7, ip, r0, lsr #29 │ │ │ │ + strheq r8, [ip], #4 │ │ │ │ + sbceq r8, ip, r4, rrx │ │ │ │ + sbceq r8, ip, ip, ror r0 │ │ │ │ + strheq r7, [ip], #252 @ 0xfc │ │ │ │ + ldrdeq r7, [ip], #244 @ 0xf4 │ │ │ │ + strdeq r7, [ip], #240 @ 0xf0 │ │ │ │ + sbceq r8, ip, r8 │ │ │ │ + sbceq r7, ip, ip, ror lr │ │ │ │ + smulleq r7, ip, r0, lr │ │ │ │ + sbceq r7, ip, r4, lsr #29 │ │ │ │ + strheq r7, [ip], #232 @ 0xe8 │ │ │ │ + ldrdeq r7, [ip], #228 @ 0xe4 │ │ │ │ + sbceq r7, ip, ip, ror #29 │ │ │ │ + sbceq r7, ip, r0, lsl #30 │ │ │ │ + sbceq r7, ip, r8, lsl pc │ │ │ │ + sbceq r8, ip, r0, lsr r0 │ │ │ │ ldr r3, [pc, #684] @ 5b344 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #54 @ 0x36 │ │ │ │ bhi 5b338 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ @@ -31879,70 +31879,70 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #232] @ 5b41c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #224] @ 5b420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r3, lr, ip, lsl #8 │ │ │ │ - ldrdeq r7, [ip], #240 @ 0xf0 │ │ │ │ - sbceq r7, ip, r8, lsr #31 │ │ │ │ - sbceq r8, ip, r0, ror #14 │ │ │ │ - sbceq r8, ip, ip, lsr #14 │ │ │ │ - sbceq r8, ip, r8, ror #13 │ │ │ │ - sbceq r8, ip, ip, lsr #13 │ │ │ │ - sbceq r8, ip, r8, ror r6 │ │ │ │ - sbceq r8, ip, r4, asr r6 │ │ │ │ - sbceq r8, ip, ip, lsr #12 │ │ │ │ - strdeq r8, [ip], #80 @ 0x50 │ │ │ │ - strheq r8, [ip], #84 @ 0x54 │ │ │ │ - sbceq r8, ip, ip, ror #10 │ │ │ │ - sbceq r8, ip, r0, lsr r5 │ │ │ │ - sbceq r8, ip, r0, lsl #10 │ │ │ │ - ldrdeq r8, [ip], #64 @ 0x40 │ │ │ │ - sbceq r8, ip, r0, lsr #9 │ │ │ │ - sbceq r8, ip, r0, ror r4 │ │ │ │ - sbceq r8, ip, r0, asr #8 │ │ │ │ - sbceq r8, ip, r0, lsl r4 │ │ │ │ - sbceq r8, ip, r4, ror #7 │ │ │ │ - strheq r8, [ip], #48 @ 0x30 │ │ │ │ - sbceq r8, ip, r8, lsl #7 │ │ │ │ - sbceq r8, ip, r0, ror #6 │ │ │ │ - sbceq r8, ip, r8, lsr #6 │ │ │ │ - sbceq r8, ip, ip, ror #5 │ │ │ │ - strheq r8, [ip], #40 @ 0x28 │ │ │ │ - sbceq r8, ip, r8, lsl #5 │ │ │ │ - sbceq r8, ip, r0, asr r2 │ │ │ │ - sbceq r8, ip, r4, lsl r2 │ │ │ │ - sbceq r8, ip, r4, ror #3 │ │ │ │ - strheq r8, [ip], #16 │ │ │ │ - sbceq r8, ip, r0, lsl #3 │ │ │ │ - sbceq r8, ip, ip, asr #2 │ │ │ │ - sbceq r8, ip, ip, lsl r1 │ │ │ │ - sbceq r8, ip, ip, ror #1 │ │ │ │ - strheq r8, [ip], #12 │ │ │ │ - sbceq r8, ip, ip, lsl #1 │ │ │ │ - sbceq r8, ip, ip, asr r0 │ │ │ │ - sbceq r8, ip, r0, lsr r0 │ │ │ │ - strdeq r7, [ip], #252 @ 0xfc │ │ │ │ - sbceq r7, ip, r4, asr #31 │ │ │ │ - smulleq r7, ip, r4, pc @ │ │ │ │ - sbceq r7, ip, r0, ror #30 │ │ │ │ - sbceq r7, ip, r0, lsr pc │ │ │ │ - sbceq r7, ip, r0, lsl #30 │ │ │ │ - ldrdeq r7, [ip], #228 @ 0xe4 │ │ │ │ - sbceq r7, ip, r8, lsr #29 │ │ │ │ - sbceq r7, ip, r0, lsl #29 │ │ │ │ - sbceq r7, ip, r0, asr lr │ │ │ │ - sbceq r7, ip, r0, lsr #28 │ │ │ │ - strdeq r7, [ip], #208 @ 0xd0 │ │ │ │ - sbceq r7, ip, r4, asr #27 │ │ │ │ - smulleq r7, ip, ip, sp │ │ │ │ - sbceq r7, ip, r4, ror sp │ │ │ │ - sbceq r8, ip, r8, lsl r5 │ │ │ │ + sbcseq r3, lr, ip, lsr #8 │ │ │ │ + strdeq r7, [ip], #240 @ 0xf0 │ │ │ │ + sbceq r7, ip, r8, asr #31 │ │ │ │ + sbceq r8, ip, r0, lsl #15 │ │ │ │ + sbceq r8, ip, ip, asr #14 │ │ │ │ + sbceq r8, ip, r8, lsl #14 │ │ │ │ + sbceq r8, ip, ip, asr #13 │ │ │ │ + smulleq r8, ip, r8, r6 │ │ │ │ + sbceq r8, ip, r4, ror r6 │ │ │ │ + sbceq r8, ip, ip, asr #12 │ │ │ │ + sbceq r8, ip, r0, lsl r6 │ │ │ │ + ldrdeq r8, [ip], #84 @ 0x54 │ │ │ │ + sbceq r8, ip, ip, lsl #11 │ │ │ │ + sbceq r8, ip, r0, asr r5 │ │ │ │ + sbceq r8, ip, r0, lsr #10 │ │ │ │ + strdeq r8, [ip], #64 @ 0x40 │ │ │ │ + sbceq r8, ip, r0, asr #9 │ │ │ │ + smulleq r8, ip, r0, r4 │ │ │ │ + sbceq r8, ip, r0, ror #8 │ │ │ │ + sbceq r8, ip, r0, lsr r4 │ │ │ │ + sbceq r8, ip, r4, lsl #8 │ │ │ │ + ldrdeq r8, [ip], #48 @ 0x30 │ │ │ │ + sbceq r8, ip, r8, lsr #7 │ │ │ │ + sbceq r8, ip, r0, lsl #7 │ │ │ │ + sbceq r8, ip, r8, asr #6 │ │ │ │ + sbceq r8, ip, ip, lsl #6 │ │ │ │ + ldrdeq r8, [ip], #40 @ 0x28 │ │ │ │ + sbceq r8, ip, r8, lsr #5 │ │ │ │ + sbceq r8, ip, r0, ror r2 │ │ │ │ + sbceq r8, ip, r4, lsr r2 │ │ │ │ + sbceq r8, ip, r4, lsl #4 │ │ │ │ + ldrdeq r8, [ip], #16 │ │ │ │ + sbceq r8, ip, r0, lsr #3 │ │ │ │ + sbceq r8, ip, ip, ror #2 │ │ │ │ + sbceq r8, ip, ip, lsr r1 │ │ │ │ + sbceq r8, ip, ip, lsl #2 │ │ │ │ + ldrdeq r8, [ip], #12 │ │ │ │ + sbceq r8, ip, ip, lsr #1 │ │ │ │ + sbceq r8, ip, ip, ror r0 │ │ │ │ + sbceq r8, ip, r0, asr r0 │ │ │ │ + sbceq r8, ip, ip, lsl r0 │ │ │ │ + sbceq r7, ip, r4, ror #31 │ │ │ │ + strheq r7, [ip], #244 @ 0xf4 │ │ │ │ + sbceq r7, ip, r0, lsl #31 │ │ │ │ + sbceq r7, ip, r0, asr pc │ │ │ │ + sbceq r7, ip, r0, lsr #30 │ │ │ │ + strdeq r7, [ip], #228 @ 0xe4 │ │ │ │ + sbceq r7, ip, r8, asr #29 │ │ │ │ + sbceq r7, ip, r0, lsr #29 │ │ │ │ + sbceq r7, ip, r0, ror lr │ │ │ │ + sbceq r7, ip, r0, asr #28 │ │ │ │ + sbceq r7, ip, r0, lsl lr │ │ │ │ + sbceq r7, ip, r4, ror #27 │ │ │ │ + strheq r7, [ip], #220 @ 0xdc │ │ │ │ + smulleq r7, ip, r4, sp │ │ │ │ + sbceq r8, ip, r8, lsr r5 │ │ │ │ ldr r3, [pc, #360] @ 5b594 │ │ │ │ sub r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #26 │ │ │ │ bhi 5b588 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ @@ -32027,43 +32027,43 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #124] @ 5b600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #116] @ 5b604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r3, lr, r2, ror #1 │ │ │ │ - sbceq r8, ip, r0, asr #8 │ │ │ │ - sbceq r8, ip, r0, asr #15 │ │ │ │ - smulleq r8, ip, r4, r7 │ │ │ │ - sbceq r8, ip, ip, ror #14 │ │ │ │ - sbceq r8, ip, r0, asr #14 │ │ │ │ - sbceq r8, ip, r4, lsl r7 │ │ │ │ - sbceq r8, ip, r4, ror #13 │ │ │ │ - strheq r8, [ip], #100 @ 0x64 │ │ │ │ - sbceq r8, ip, r8, lsl #13 │ │ │ │ - sbceq r8, ip, r8, asr r6 │ │ │ │ - sbceq r8, ip, ip, lsr #12 │ │ │ │ - sbceq r8, ip, r0, lsl #12 │ │ │ │ - sbceq r8, ip, ip, asr #11 │ │ │ │ - smulleq r8, ip, r8, r5 │ │ │ │ - sbceq r8, ip, r8, ror #10 │ │ │ │ - sbceq r8, ip, r8, lsr r5 │ │ │ │ - sbceq r8, ip, r4, lsl #10 │ │ │ │ - ldrdeq r8, [ip], #68 @ 0x44 │ │ │ │ - smulleq r8, ip, r4, r4 │ │ │ │ + sbcseq r3, lr, r2, lsl #2 │ │ │ │ sbceq r8, ip, r0, ror #8 │ │ │ │ - sbceq r8, ip, r4, lsr r4 │ │ │ │ - sbceq r8, ip, ip, lsl #8 │ │ │ │ - sbceq r8, ip, r0, ror #7 │ │ │ │ - sbceq r8, ip, r8, lsr #7 │ │ │ │ - sbceq r8, ip, ip, ror r3 │ │ │ │ - sbceq r8, ip, r0, asr r3 │ │ │ │ - sbceq r8, ip, r4, lsr #6 │ │ │ │ - sbceq r8, ip, r0, ror #5 │ │ │ │ + sbceq r8, ip, r0, ror #15 │ │ │ │ + strheq r8, [ip], #116 @ 0x74 │ │ │ │ + sbceq r8, ip, ip, lsl #15 │ │ │ │ + sbceq r8, ip, r0, ror #14 │ │ │ │ + sbceq r8, ip, r4, lsr r7 │ │ │ │ + sbceq r8, ip, r4, lsl #14 │ │ │ │ + ldrdeq r8, [ip], #100 @ 0x64 │ │ │ │ + sbceq r8, ip, r8, lsr #13 │ │ │ │ + sbceq r8, ip, r8, ror r6 │ │ │ │ + sbceq r8, ip, ip, asr #12 │ │ │ │ + sbceq r8, ip, r0, lsr #12 │ │ │ │ + sbceq r8, ip, ip, ror #11 │ │ │ │ + strheq r8, [ip], #88 @ 0x58 │ │ │ │ + sbceq r8, ip, r8, lsl #11 │ │ │ │ + sbceq r8, ip, r8, asr r5 │ │ │ │ + sbceq r8, ip, r4, lsr #10 │ │ │ │ + strdeq r8, [ip], #68 @ 0x44 │ │ │ │ + strheq r8, [ip], #68 @ 0x44 │ │ │ │ + sbceq r8, ip, r0, lsl #9 │ │ │ │ + sbceq r8, ip, r4, asr r4 │ │ │ │ + sbceq r8, ip, ip, lsr #8 │ │ │ │ + sbceq r8, ip, r0, lsl #8 │ │ │ │ + sbceq r8, ip, r8, asr #7 │ │ │ │ + smulleq r8, ip, ip, r3 │ │ │ │ + sbceq r8, ip, r0, ror r3 │ │ │ │ + sbceq r8, ip, r4, asr #6 │ │ │ │ + sbceq r8, ip, r0, lsl #6 │ │ │ │ ldr r3, [pc, #96] @ 5b670 │ │ │ │ sub r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #4 │ │ │ │ bhi 5b664 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ @@ -32082,21 +32082,21 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #36] @ 5b684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #28] @ 5b688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r2, lr, r9, lsl pc │ │ │ │ - sbceq r8, ip, r0, lsr #12 │ │ │ │ - sbceq r8, ip, ip, lsl #13 │ │ │ │ - sbceq r8, ip, r8, lsr #12 │ │ │ │ - sbceq r8, ip, r8, lsr r6 │ │ │ │ + sbcseq r2, lr, r9, lsr pc │ │ │ │ + sbceq r8, ip, r0, asr #12 │ │ │ │ + sbceq r8, ip, ip, lsr #13 │ │ │ │ sbceq r8, ip, r8, asr #12 │ │ │ │ - sbceq r8, ip, r4, asr #11 │ │ │ │ + sbceq r8, ip, r8, asr r6 │ │ │ │ + sbceq r8, ip, r8, ror #12 │ │ │ │ + sbceq r8, ip, r4, ror #11 │ │ │ │ ldr r3, [pc, #104] @ 5b6fc │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #16 │ │ │ │ bhi 5b6a8 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -32117,38 +32117,38 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #40] @ 5b714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #32] @ 5b718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - smullseq r2, lr, lr, lr │ │ │ │ - strdeq r8, [ip], #100 @ 0x64 │ │ │ │ - sbceq r8, ip, r0, ror r6 │ │ │ │ - sbceq r8, ip, r0, lsl #13 │ │ │ │ + ldrheq r2, [lr], #238 @ 0xee │ │ │ │ + sbceq r8, ip, r4, lsl r7 │ │ │ │ smulleq r8, ip, r0, r6 │ │ │ │ - sbceq r8, ip, r4, lsr #13 │ │ │ │ - sbceq r8, ip, r4, lsr #12 │ │ │ │ - strdeq r8, [ip], #84 @ 0x54 │ │ │ │ + sbceq r8, ip, r0, lsr #13 │ │ │ │ + strheq r8, [ip], #96 @ 0x60 │ │ │ │ + sbceq r8, ip, r4, asr #13 │ │ │ │ + sbceq r8, ip, r4, asr #12 │ │ │ │ + sbceq r8, ip, r4, lsl r6 │ │ │ │ cmp r0, #0 │ │ │ │ beq 5b744 │ │ │ │ cmp r0, #1 │ │ │ │ beq 5b738 │ │ │ │ ldr r0, [pc, #28] @ 5b750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #20] @ 5b754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 5b758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldrdeq r8, [ip], #108 @ 0x6c │ │ │ │ - sbceq r8, ip, r8, lsr #13 │ │ │ │ - sbceq r8, ip, ip, ror r6 │ │ │ │ + strdeq r8, [ip], #108 @ 0x6c │ │ │ │ + sbceq r8, ip, r8, asr #13 │ │ │ │ + smulleq r8, ip, ip, r6 │ │ │ │ ldr r3, [pc, #128] @ 5b7e4 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #7 │ │ │ │ bhi 5b7d8 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -32175,24 +32175,24 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #48] @ 5b804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #40] @ 5b808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldrsbeq r2, [lr], #223 @ 0xdf │ │ │ │ + ldrsheq r2, [lr], #223 @ 0xdf │ │ │ │ + strdeq r8, [ip], #96 @ 0x60 │ │ │ │ + sbceq r8, ip, r8, asr #13 │ │ │ │ + sbceq r8, ip, r0, lsr #15 │ │ │ │ + sbceq r8, ip, ip, asr #14 │ │ │ │ + sbceq r8, ip, r4, ror #14 │ │ │ │ ldrdeq r8, [ip], #96 @ 0x60 │ │ │ │ - sbceq r8, ip, r8, lsr #13 │ │ │ │ - sbceq r8, ip, r0, lsl #15 │ │ │ │ - sbceq r8, ip, ip, lsr #14 │ │ │ │ - sbceq r8, ip, r4, asr #14 │ │ │ │ - strheq r8, [ip], #96 @ 0x60 │ │ │ │ - sbceq r8, ip, r0, asr #13 │ │ │ │ - ldrdeq r8, [ip], #100 @ 0x64 │ │ │ │ - sbceq r8, ip, ip, asr r7 │ │ │ │ + sbceq r8, ip, r0, ror #13 │ │ │ │ + strdeq r8, [ip], #100 @ 0x64 │ │ │ │ + sbceq r8, ip, ip, ror r7 │ │ │ │ cmp r0, #1 │ │ │ │ beq 5b83c │ │ │ │ cmp r0, #2 │ │ │ │ beq 5b830 │ │ │ │ cmp r0, #0 │ │ │ │ beq 5b848 │ │ │ │ ldr r0, [pc, #40] @ 5b854 │ │ │ │ @@ -32203,18 +32203,18 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #24] @ 5b85c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 5b860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbceq r8, ip, r0, lsl #15 │ │ │ │ - sbceq r8, ip, r4, asr r7 │ │ │ │ - sbceq r8, ip, r0, lsr r7 │ │ │ │ - sbceq r8, ip, r8, lsl #14 │ │ │ │ + sbceq r8, ip, r0, lsr #15 │ │ │ │ + sbceq r8, ip, r4, ror r7 │ │ │ │ + sbceq r8, ip, r0, asr r7 │ │ │ │ + sbceq r8, ip, r8, lsr #14 │ │ │ │ ldr r3, [pc, #264] @ 5b974 │ │ │ │ sub r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #25 │ │ │ │ bhi 5b884 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ @@ -32275,35 +32275,35 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #92] @ 5b9c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #84] @ 5b9c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldrsbeq r2, [lr], #203 @ 0xcb │ │ │ │ - sbceq r8, ip, ip, ror r9 │ │ │ │ - sbceq r8, ip, r0, asr r9 │ │ │ │ - sbceq r8, ip, r4, lsr #18 │ │ │ │ - strdeq r8, [ip], #132 @ 0x84 │ │ │ │ - sbceq r8, ip, r4, asr #17 │ │ │ │ - smulleq r8, ip, r8, r8 │ │ │ │ - sbceq r8, ip, ip, ror #16 │ │ │ │ - sbceq r8, ip, r0, asr #16 │ │ │ │ - sbceq r8, ip, r4, lsl r8 │ │ │ │ - strdeq r8, [ip], #112 @ 0x70 │ │ │ │ - sbceq r8, ip, r8, asr #15 │ │ │ │ - sbceq r8, ip, r0, lsr #15 │ │ │ │ - sbceq r8, ip, r4, ror r7 │ │ │ │ - sbceq r8, ip, r8, asr #14 │ │ │ │ - sbceq r8, ip, r8, lsl r7 │ │ │ │ - strdeq r8, [ip], #96 @ 0x60 │ │ │ │ - sbceq r8, ip, r8, asr #13 │ │ │ │ - sbceq r8, ip, r0, lsr #13 │ │ │ │ - sbceq r8, ip, r8, ror r6 │ │ │ │ - sbceq r8, ip, r4, asr r6 │ │ │ │ + ldrsheq r2, [lr], #203 @ 0xcb │ │ │ │ + smulleq r8, ip, ip, r9 │ │ │ │ + sbceq r8, ip, r0, ror r9 │ │ │ │ + sbceq r8, ip, r4, asr #18 │ │ │ │ + sbceq r8, ip, r4, lsl r9 │ │ │ │ + sbceq r8, ip, r4, ror #17 │ │ │ │ + strheq r8, [ip], #136 @ 0x88 │ │ │ │ + sbceq r8, ip, ip, lsl #17 │ │ │ │ + sbceq r8, ip, r0, ror #16 │ │ │ │ + sbceq r8, ip, r4, lsr r8 │ │ │ │ + sbceq r8, ip, r0, lsl r8 │ │ │ │ + sbceq r8, ip, r8, ror #15 │ │ │ │ + sbceq r8, ip, r0, asr #15 │ │ │ │ + smulleq r8, ip, r4, r7 │ │ │ │ + sbceq r8, ip, r8, ror #14 │ │ │ │ + sbceq r8, ip, r8, lsr r7 │ │ │ │ + sbceq r8, ip, r0, lsl r7 │ │ │ │ + sbceq r8, ip, r8, ror #13 │ │ │ │ + sbceq r8, ip, r0, asr #13 │ │ │ │ + smulleq r8, ip, r8, r6 │ │ │ │ + sbceq r8, ip, r4, ror r6 │ │ │ │ ldr r3, [pc, #92] @ 5ba2c │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #4 │ │ │ │ bhi 5ba20 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -32321,21 +32321,21 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #36] @ 5ba40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #28] @ 5ba44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - smullseq r2, lr, r5, fp │ │ │ │ - sbceq r8, ip, r8, asr #16 │ │ │ │ - sbceq r8, ip, ip, lsr #16 │ │ │ │ - sbceq r8, ip, r0, ror r8 │ │ │ │ - sbceq r8, ip, r8, lsr r8 │ │ │ │ - sbceq r8, ip, r8, asr #16 │ │ │ │ - sbceq r8, ip, ip, asr r8 │ │ │ │ + ldrheq r2, [lr], #181 @ 0xb5 │ │ │ │ + sbceq r8, ip, r8, ror #16 │ │ │ │ + sbceq r8, ip, ip, asr #16 │ │ │ │ + smulleq r8, ip, r0, r8 │ │ │ │ + sbceq r8, ip, r8, asr r8 │ │ │ │ + sbceq r8, ip, r8, ror #16 │ │ │ │ + sbceq r8, ip, ip, ror r8 │ │ │ │ ldr r3, [pc, #224] @ 5bb30 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #15 │ │ │ │ bhi 5bb24 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -32386,32 +32386,32 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #80] @ 5bb70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #72] @ 5bb74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r2, lr, sl, lsl fp │ │ │ │ + sbcseq r2, lr, sl, lsr fp │ │ │ │ + sbceq r8, ip, r4, ror #16 │ │ │ │ sbceq r8, ip, r4, asr #16 │ │ │ │ - sbceq r8, ip, r4, lsr #16 │ │ │ │ - sbceq r8, ip, r4, ror #18 │ │ │ │ - sbceq r8, ip, r0, lsr r9 │ │ │ │ - sbceq r8, ip, ip, lsr r9 │ │ │ │ - sbceq r8, ip, r0, asr #17 │ │ │ │ - sbceq r8, ip, r8, asr #17 │ │ │ │ - ldrdeq r8, [ip], #128 @ 0x80 │ │ │ │ + sbceq r8, ip, r4, lsl #19 │ │ │ │ + sbceq r8, ip, r0, asr r9 │ │ │ │ + sbceq r8, ip, ip, asr r9 │ │ │ │ sbceq r8, ip, r0, ror #17 │ │ │ │ - sbceq r8, ip, ip, ror #15 │ │ │ │ - strdeq r8, [ip], #124 @ 0x7c │ │ │ │ + sbceq r8, ip, r8, ror #17 │ │ │ │ + strdeq r8, [ip], #128 @ 0x80 │ │ │ │ + sbceq r8, ip, r0, lsl #18 │ │ │ │ sbceq r8, ip, ip, lsl #16 │ │ │ │ sbceq r8, ip, ip, lsl r8 │ │ │ │ - sbceq r8, ip, r4, lsr #16 │ │ │ │ sbceq r8, ip, ip, lsr #16 │ │ │ │ - sbceq r8, ip, r4, lsr r8 │ │ │ │ - ldrdeq r8, [ip], #128 @ 0x80 │ │ │ │ + sbceq r8, ip, ip, lsr r8 │ │ │ │ + sbceq r8, ip, r4, asr #16 │ │ │ │ + sbceq r8, ip, ip, asr #16 │ │ │ │ + sbceq r8, ip, r4, asr r8 │ │ │ │ + strdeq r8, [ip], #128 @ 0x80 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #1428] @ 5c128 │ │ │ │ mov sl, r3 │ │ │ │ @@ -32770,15 +32770,15 @@ │ │ │ │ ldr fp, [sp, #24] │ │ │ │ cmp r7, #0 │ │ │ │ bne 5bc20 │ │ │ │ b 5bd00 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq fp, r0, ror #8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r2, lr, r2, asr r9 │ │ │ │ + sbcseq r2, lr, r2, ror r9 │ │ │ │ cmpeq fp, ip, ror r3 │ │ │ │ smlalbteq r4, fp, r0, r2 │ │ │ │ push {r4, lr} │ │ │ │ ldr lr, [r0, #12] │ │ │ │ ldr r4, [sp, #12] │ │ │ │ cmp lr, #0 │ │ │ │ ldr lr, [sp, #8] │ │ │ │ @@ -33280,28 +33280,28 @@ │ │ │ │ add r7, r7, #4 │ │ │ │ add fp, fp, #12 │ │ │ │ ldr r8, [r4, #4]! │ │ │ │ cmp r8, #0 │ │ │ │ beq 5c944 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 5c944 │ │ │ │ ldr r0, [r8, #8] │ │ │ │ mov r1, r8 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ str r9, [r4] │ │ │ │ ldr r8, [r7, #4] │ │ │ │ cmp r8, #0 │ │ │ │ beq 5c978 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 5c978 │ │ │ │ ldr r0, [r8, #8] │ │ │ │ mov r1, r8 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ cmp fp, r4 │ │ │ │ @@ -33451,15 +33451,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 6f284 │ │ │ │ bl 6f29c │ │ │ │ b 5c6d8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq fp, r8, asr #18 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r1, lr, r3, ror lr │ │ │ │ + smullseq r1, lr, r3, lr │ │ │ │ smlaltbeq r7, ip, ip, sp │ │ │ │ cmpeq ip, r0, lsr #30 │ │ │ │ cmpeq fp, r8, lsl r6 │ │ │ │ strheq r7, [ip, #-208] @ 0xffffff30 │ │ │ │ cmpeq fp, r0, ror #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ @@ -34158,15 +34158,15 @@ │ │ │ │ ldrb r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ bne 5d6e4 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ mov r1, #1 │ │ │ │ cmp r0, #0 │ │ │ │ beq 5d6e4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ add r4, r4, #12 │ │ │ │ cmp r4, r7 │ │ │ │ bne 5d6c4 │ │ │ │ ldr r3, [r8, #356] @ 0x164 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ @@ -34834,18 +34834,18 @@ │ │ │ │ mov fp, sl │ │ │ │ b 5e1a8 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 5e174 │ │ │ │ cmp r5, sl │ │ │ │ beq 5e198 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 5e198 │ │ │ │ ldr r0, [sl, #8] │ │ │ │ mov r1, sl │ │ │ │ ldr sl, [r0, #364] @ 0x16c │ │ │ │ blx sl │ │ │ │ add r4, r4, #1 │ │ │ │ @@ -34857,15 +34857,15 @@ │ │ │ │ cmp sl, #0 │ │ │ │ bne 5e15c │ │ │ │ cmp r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ beq 5e198 │ │ │ │ add r4, r4, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r9, r4 │ │ │ │ str r5, [r6] │ │ │ │ bne 5e1a8 │ │ │ │ ldr r6, [sp, #16] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [r6, #2600] @ 0xa28 │ │ │ │ cmp r4, r3 │ │ │ │ @@ -34875,15 +34875,15 @@ │ │ │ │ add sl, r6, sl, lsl #2 │ │ │ │ mov fp, #0 │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r5, [sl, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 5e234 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 5e230 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ ldr r3, [r6, #2600] @ 0xa28 │ │ │ │ @@ -35019,18 +35019,18 @@ │ │ │ │ cmp r8, #0 │ │ │ │ beq 5e4d0 │ │ │ │ cmp r7, #0 │ │ │ │ beq 5e458 │ │ │ │ cmp r7, r8 │ │ │ │ beq 5e480 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 5e47c │ │ │ │ ldr r0, [r8, #8] │ │ │ │ mov r1, r8 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4, #2600] @ 0xa28 │ │ │ │ @@ -35053,15 +35053,15 @@ │ │ │ │ add r1, r6, #132 @ 0x84 │ │ │ │ add r0, r4, #164 @ 0xa4 │ │ │ │ bl 3a9ac │ │ │ │ b 5e2b4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 5e480 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r4, #2600] @ 0xa28 │ │ │ │ b 5e480 │ │ │ │ bl 9110c │ │ │ │ b 5e374 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -35306,15 +35306,15 @@ │ │ │ │ mvn r8, #0 │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r9, [sl, #4]! │ │ │ │ cmp r9, #0 │ │ │ │ beq 5e8f0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 5e8ec │ │ │ │ ldr r0, [r9, #8] │ │ │ │ mov r1, r9 │ │ │ │ ldr r2, [r0, #364] @ 0x16c │ │ │ │ blx r2 │ │ │ │ ldr r1, [r4, #2624] @ 0xa40 │ │ │ │ @@ -35333,15 +35333,15 @@ │ │ │ │ movcc fp, #0 │ │ │ │ bcs 5e970 │ │ │ │ ldr r7, [r8, #4]! │ │ │ │ cmp r7, #0 │ │ │ │ beq 5e95c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 5e958 │ │ │ │ ldr r0, [r7, #8] │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4, #2600] @ 0xa28 │ │ │ │ @@ -35706,17 +35706,17 @@ │ │ │ │ add r1, r3, r1 │ │ │ │ ldrb r2, [r1, #1]! │ │ │ │ add r3, r3, #1 │ │ │ │ add r2, r2, r0, lsl r3 │ │ │ │ cmp r2, ip │ │ │ │ blt 5eef8 │ │ │ │ b 5ed54 │ │ │ │ - sbcseq pc, sp, r4, lsl r8 @ │ │ │ │ - ldrsbeq pc, [sp], #104 @ 0x68 @ │ │ │ │ - ldrheq pc, [sp], #96 @ 0x60 @ │ │ │ │ + sbcseq pc, sp, r4, lsr r8 @ │ │ │ │ + ldrsheq pc, [sp], #104 @ 0x68 @ │ │ │ │ + ldrsbeq pc, [sp], #96 @ 0x60 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ mov r7, r3 │ │ │ │ ldr r1, [r1, #20] │ │ │ │ @@ -37065,15 +37065,15 @@ │ │ │ │ add r5, r5, #4 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r8 │ │ │ │ bl 83dec │ │ │ │ mov r0, r8 │ │ │ │ bl 3a76c │ │ │ │ b 603f0 │ │ │ │ - sbceq r3, ip, r8, ror #31 │ │ │ │ + sbceq r4, ip, r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r6, r3, #0 │ │ │ │ rsb r3, r1, r1, lsl #3 │ │ │ │ ldr r7, [r0, #628] @ 0x274 │ │ │ │ @@ -38561,52 +38561,52 @@ │ │ │ │ bl 7f6d4 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b 61678 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - sbceq r6, ip, r0, lsl #14 │ │ │ │ + sbceq r6, ip, r0, lsr #14 │ │ │ │ cmpeq sl, r4, asr fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r0, sp, r8, ror #5 │ │ │ │ - sbceq r0, sp, r4, ror #5 │ │ │ │ - sbceq r0, sp, ip, ror #5 │ │ │ │ - strdeq r0, [sp], #40 @ 0x28 │ │ │ │ + sbceq r0, sp, r8, lsl #6 │ │ │ │ sbceq r0, sp, r4, lsl #6 │ │ │ │ - sbceq r2, ip, r4, asr pc │ │ │ │ - sbcseq r3, fp, r0, lsl #31 │ │ │ │ - sbceq r2, ip, ip, lsl #30 │ │ │ │ + sbceq r0, sp, ip, lsl #6 │ │ │ │ + sbceq r0, sp, r8, lsl r3 │ │ │ │ + sbceq r0, sp, r4, lsr #6 │ │ │ │ + sbceq r2, ip, r4, ror pc │ │ │ │ + sbcseq r3, fp, r0, lsr #31 │ │ │ │ + sbceq r2, ip, ip, lsr #30 │ │ │ │ + strheq r2, [ip], #228 @ 0xe4 │ │ │ │ + sbcseq r3, fp, r0, lsr #29 │ │ │ │ + sbcseq r3, fp, ip, ror #28 │ │ │ │ + smulleq r2, ip, r0, lr │ │ │ │ smulleq r2, ip, r4, lr │ │ │ │ - sbcseq r3, fp, r0, lsl #29 │ │ │ │ - sbcseq r3, fp, ip, asr #28 │ │ │ │ - sbceq r2, ip, r0, ror lr │ │ │ │ + ldrsheq r3, [fp], #220 @ 0xdc │ │ │ │ sbceq r2, ip, r4, ror lr │ │ │ │ - ldrsbeq r3, [fp], #220 @ 0xdc │ │ │ │ - sbceq r2, ip, r4, asr lr │ │ │ │ - sbcseq r3, fp, r8, asr #27 │ │ │ │ - sbceq r2, ip, ip, ror #28 │ │ │ │ - strheq r2, [ip], #208 @ 0xd0 │ │ │ │ - ldrsheq r3, [fp], #200 @ 0xc8 │ │ │ │ - sbceq r2, ip, r0, ror #26 │ │ │ │ - sbcseq r3, fp, r8, lsl #25 │ │ │ │ - sbceq r2, ip, r8, ror sp │ │ │ │ - ldrdeq r2, [ip], #200 @ 0xc8 │ │ │ │ - ldrsbeq r3, [fp], #180 @ 0xb4 │ │ │ │ - sbceq r2, ip, ip, ror #25 │ │ │ │ - sbceq r2, ip, ip, asr #24 │ │ │ │ - sbcseq r3, fp, ip, lsl fp │ │ │ │ - sbceq r2, ip, r0, asr #23 │ │ │ │ + sbcseq r3, fp, r8, ror #27 │ │ │ │ + sbceq r2, ip, ip, lsl #29 │ │ │ │ + ldrdeq r2, [ip], #208 @ 0xd0 │ │ │ │ + sbcseq r3, fp, r8, lsl sp │ │ │ │ + sbceq r2, ip, r0, lsl #27 │ │ │ │ + sbcseq r3, fp, r8, lsr #25 │ │ │ │ + smulleq r2, ip, r8, sp │ │ │ │ + strdeq r2, [ip], #200 @ 0xc8 │ │ │ │ + ldrsheq r3, [fp], #180 @ 0xb4 │ │ │ │ + sbceq r2, ip, ip, lsl #26 │ │ │ │ + sbceq r2, ip, ip, ror #24 │ │ │ │ + sbcseq r3, fp, ip, lsr fp │ │ │ │ + sbceq r2, ip, r0, ror #23 │ │ │ │ strheq lr, [sl, #-84] @ 0xffffffac │ │ │ │ - strheq r2, [ip], #176 @ 0xb0 │ │ │ │ + ldrdeq r2, [ip], #176 @ 0xb0 │ │ │ │ cmpeq sl, r0, ror r5 │ │ │ │ - sbceq r2, ip, r4, asr r9 │ │ │ │ - sbceq r2, ip, ip, asr #18 │ │ │ │ - sbcseq r3, fp, r0, ror r9 │ │ │ │ - sbceq r2, ip, r4, lsl #19 │ │ │ │ + sbceq r2, ip, r4, ror r9 │ │ │ │ + sbceq r2, ip, ip, ror #18 │ │ │ │ + smullseq r3, fp, r0, r9 │ │ │ │ + sbceq r2, ip, r4, lsr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ add r6, r0, #18176 @ 0x4700 │ │ │ │ mov r4, r0 │ │ │ │ add r7, r6, #20 │ │ │ │ @@ -38725,15 +38725,15 @@ │ │ │ │ add r4, r4, #129024 @ 0x1f800 │ │ │ │ ldr r0, [r4, #256] @ 0x100 │ │ │ │ add r7, r4, #256 @ 0x100 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ bne 61e2c │ │ │ │ cmp r4, #2 │ │ │ │ beq 61e80 │ │ │ │ ldr r3, [r6, #900] @ 0x384 │ │ │ │ cmp r3, #2 │ │ │ │ popne {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -38810,15 +38810,15 @@ │ │ │ │ bl 61de8 │ │ │ │ b 61f0c │ │ │ │ cmpeq sl, ip, asr #2 │ │ │ │ @ instruction: 0xfffffee0 │ │ │ │ bcc fff419d0 │ │ │ │ @ instruction: 0x00068db8 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - strdeq r2, [ip], #96 @ 0x60 │ │ │ │ + sbceq r2, ip, r0, lsl r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #220] @ 62088 │ │ │ │ mov r4, r1 │ │ │ │ mov r6, r0 │ │ │ │ @@ -38872,20 +38872,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r5 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - strheq r2, [ip], #96 @ 0x60 │ │ │ │ - sbceq r2, ip, ip, lsr #13 │ │ │ │ - ldrsheq r3, [fp], #64 @ 0x40 │ │ │ │ - strheq r8, [sp], #236 @ 0xec │ │ │ │ - sbceq r2, ip, ip, ror r6 │ │ │ │ - sbceq r2, ip, r0, asr r6 │ │ │ │ + ldrdeq r2, [ip], #96 @ 0x60 │ │ │ │ + sbceq r2, ip, ip, asr #13 │ │ │ │ + sbcseq r3, fp, r0, lsl r5 │ │ │ │ + ldrdeq r8, [sp], #236 @ 0xec │ │ │ │ + smulleq r2, ip, ip, r6 │ │ │ │ + sbceq r2, ip, r0, ror r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr r6, [pc, #3924] @ 6300c │ │ │ │ ldr r3, [pc, #3924] @ 63010 │ │ │ │ add r6, pc, r6 │ │ │ │ @@ -39865,207 +39865,207 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ add r3, r3, #8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b 62338 │ │ │ │ - sbceq r2, ip, r8, ror #11 │ │ │ │ - sbceq r7, sp, r8, ror r7 │ │ │ │ - sbcseq r3, fp, ip, ror #7 │ │ │ │ - sbceq r2, ip, ip, lsr #11 │ │ │ │ - smulleq r2, ip, r0, r5 │ │ │ │ - sbcseq ip, sp, r4, lsr #8 │ │ │ │ + sbceq r2, ip, r8, lsl #12 │ │ │ │ + smulleq r7, sp, r8, r7 │ │ │ │ + sbcseq r3, fp, ip, lsl #8 │ │ │ │ + sbceq r2, ip, ip, asr #11 │ │ │ │ + strheq r2, [ip], #80 @ 0x50 │ │ │ │ sbcseq ip, sp, r4, asr #8 │ │ │ │ - sbceq r2, ip, r8, lsr r5 │ │ │ │ - sbceq r2, ip, r0, lsr #8 │ │ │ │ - ldrsheq r3, [fp], #40 @ 0x28 │ │ │ │ - sbceq r8, sp, r0, asr #25 │ │ │ │ - strdeq r2, [ip], #148 @ 0x94 │ │ │ │ - sbceq r2, ip, r0, lsr #19 │ │ │ │ - sbceq r2, ip, r8, ror #18 │ │ │ │ - sbceq r2, ip, ip, asr #18 │ │ │ │ + sbcseq ip, sp, r4, ror #8 │ │ │ │ + sbceq r2, ip, r8, asr r5 │ │ │ │ + sbceq r2, ip, r0, asr #8 │ │ │ │ + sbcseq r3, fp, r8, lsl r3 │ │ │ │ + sbceq r8, sp, r0, ror #25 │ │ │ │ + sbceq r2, ip, r4, lsl sl │ │ │ │ + sbceq r2, ip, r0, asr #19 │ │ │ │ + sbceq r2, ip, r8, lsl #19 │ │ │ │ + sbceq r2, ip, ip, ror #18 │ │ │ │ + sbceq r2, ip, r4, asr r9 │ │ │ │ + sbceq r2, ip, r8, lsr #18 │ │ │ │ + strdeq r2, [ip], #132 @ 0x84 │ │ │ │ sbceq r2, ip, r4, lsr r9 │ │ │ │ - sbceq r2, ip, r8, lsl #18 │ │ │ │ - ldrdeq r2, [ip], #132 @ 0x84 │ │ │ │ - sbceq r2, ip, r4, lsl r9 │ │ │ │ - sbcseq ip, sp, r8, ror #7 │ │ │ │ - sbceq r2, ip, ip, asr #6 │ │ │ │ - sbceq r2, ip, ip, lsr r3 │ │ │ │ - sbceq r2, ip, r4, lsr r3 │ │ │ │ - sbcseq r3, fp, ip, ror #1 │ │ │ │ - sbceq r2, ip, ip, lsl #6 │ │ │ │ - sbcseq r3, fp, r8, asr #1 │ │ │ │ - sbceq r2, ip, r8, ror #5 │ │ │ │ + sbcseq ip, sp, r8, lsl #8 │ │ │ │ + sbceq r2, ip, ip, ror #6 │ │ │ │ + sbceq r2, ip, ip, asr r3 │ │ │ │ + sbceq r2, ip, r4, asr r3 │ │ │ │ + sbcseq r3, fp, ip, lsl #2 │ │ │ │ + sbceq r2, ip, ip, lsr #6 │ │ │ │ + sbcseq r3, fp, r8, ror #1 │ │ │ │ + sbceq r2, ip, r8, lsl #6 │ │ │ │ + sbceq r2, ip, r8, lsl #5 │ │ │ │ + sbcseq r6, fp, ip, lsr fp │ │ │ │ + ldrdeq r2, [ip], #36 @ 0x24 │ │ │ │ + sbceq r2, ip, r0, ror #1 │ │ │ │ + sbceq r2, ip, r0, lsl #5 │ │ │ │ + ldrsbeq r2, [fp], #252 @ 0xfc │ │ │ │ + sbceq r2, ip, r8, asr r2 │ │ │ │ + smullseq r2, fp, ip, pc @ │ │ │ │ + sbcseq r2, fp, r8, lsl #31 │ │ │ │ + sbceq r2, ip, ip, lsl #4 │ │ │ │ + sbcseq r2, fp, ip, asr #30 │ │ │ │ + sbceq r2, ip, r4, lsr #4 │ │ │ │ + sbcseq ip, sp, ip, asr #2 │ │ │ │ + sbceq r2, ip, r4, asr #1 │ │ │ │ + sbceq r2, ip, r0, lsl r3 │ │ │ │ + sbcseq r2, fp, r0, lsl #29 │ │ │ │ + sbcseq ip, sp, r0, lsr #1 │ │ │ │ + sbceq r2, ip, r8, lsr r0 │ │ │ │ + smulleq r2, ip, ip, r2 │ │ │ │ + ldrsheq r2, [fp], #216 @ 0xd8 │ │ │ │ + sbceq r8, sp, r0, asr #15 │ │ │ │ sbceq r2, ip, r8, ror #4 │ │ │ │ - sbcseq r6, fp, ip, lsl fp │ │ │ │ - strheq r2, [ip], #36 @ 0x24 │ │ │ │ - sbceq r2, ip, r0, asr #1 │ │ │ │ - sbceq r2, ip, r0, ror #4 │ │ │ │ - ldrheq r2, [fp], #252 @ 0xfc │ │ │ │ - sbceq r2, ip, r8, lsr r2 │ │ │ │ - sbcseq r2, fp, ip, ror pc │ │ │ │ - sbcseq r2, fp, r8, ror #30 │ │ │ │ - sbceq r2, ip, ip, ror #3 │ │ │ │ - sbcseq r2, fp, ip, lsr #30 │ │ │ │ - sbceq r2, ip, r4, lsl #4 │ │ │ │ - sbcseq ip, sp, ip, lsr #2 │ │ │ │ - sbceq r2, ip, r4, lsr #1 │ │ │ │ - strdeq r2, [ip], #32 │ │ │ │ - sbcseq r2, fp, r0, ror #28 │ │ │ │ - sbcseq ip, sp, r0, lsl #1 │ │ │ │ - sbceq r2, ip, r8, lsl r0 │ │ │ │ - sbceq r2, ip, ip, ror r2 │ │ │ │ - ldrsbeq r2, [fp], #216 @ 0xd8 │ │ │ │ - sbceq r8, sp, r0, lsr #15 │ │ │ │ - sbceq r2, ip, r8, asr #4 │ │ │ │ - sbceq r2, ip, ip, lsl r2 │ │ │ │ - strdeq r2, [ip], #16 │ │ │ │ - sbceq r2, ip, r4, asr #3 │ │ │ │ - smulleq r2, ip, r8, r1 │ │ │ │ - sbceq r2, ip, r0, ror r1 │ │ │ │ - sbceq r2, ip, r8, asr #2 │ │ │ │ - smullseq fp, sp, r4, lr │ │ │ │ - sbceq r1, ip, ip, lsr lr │ │ │ │ - sbceq r2, ip, r0, lsl #2 │ │ │ │ - ldrsheq r2, [fp], #184 @ 0xb8 │ │ │ │ - ldrdeq r2, [ip], #12 │ │ │ │ - strheq r8, [sp], #80 @ 0x50 │ │ │ │ - strheq r2, [ip], #0 │ │ │ │ - sbceq r2, ip, ip, lsl #1 │ │ │ │ - ldrheq r0, [fp], #196 @ 0xc4 │ │ │ │ - sbcseq r2, fp, r8, lsr fp │ │ │ │ - sbceq r2, ip, r8, asr #32 │ │ │ │ - sbceq r2, ip, ip, lsr #32 │ │ │ │ - sbceq r8, sp, r0, asr #9 │ │ │ │ - sbceq r2, ip, r0 │ │ │ │ - ldrdeq r1, [ip], #252 @ 0xfc │ │ │ │ - sbcseq r0, fp, r4, asr #23 │ │ │ │ - sbcseq r2, fp, r8, asr #20 │ │ │ │ - smulleq r1, ip, r8, pc @ │ │ │ │ - sbceq r1, ip, ip, lsr ip │ │ │ │ - ldrdeq r8, [sp], #56 @ 0x38 │ │ │ │ - sbceq r1, ip, r4, ror #30 │ │ │ │ - sbceq r1, ip, r4, lsr pc │ │ │ │ - sbceq r1, ip, r0, lsl pc │ │ │ │ - sbceq r1, ip, ip, ror #29 │ │ │ │ - ldrdeq r1, [ip], #224 @ 0xe0 │ │ │ │ - ldrsheq fp, [sp], #168 @ 0xa8 │ │ │ │ - strheq r1, [ip], #168 @ 0xa8 │ │ │ │ - sbceq r1, ip, ip, asr #25 │ │ │ │ - sbcseq r2, fp, r0, ror #16 │ │ │ │ - sbcseq fp, sp, ip, lsl #21 │ │ │ │ - sbceq r1, ip, ip, asr sl │ │ │ │ - sbceq r1, ip, r8, lsl #28 │ │ │ │ - sbcseq r2, fp, r0, lsl r8 │ │ │ │ - sbceq r8, sp, r0, lsl #4 │ │ │ │ - sbceq r1, ip, r0, asr #27 │ │ │ │ - sbceq r1, ip, r0, asr #27 │ │ │ │ - smulleq r1, ip, r8, sp │ │ │ │ - sbceq r1, ip, r4, ror sp │ │ │ │ - sbceq r1, ip, r8, ror #26 │ │ │ │ - sbceq r1, ip, r4, asr #26 │ │ │ │ - sbceq r1, ip, r8, lsl #18 │ │ │ │ - ldrsheq fp, [sp], #128 @ 0x80 │ │ │ │ - ldrdeq r1, [ip], #136 @ 0x88 │ │ │ │ - sbceq r1, ip, r4, lsl #26 │ │ │ │ - smullseq r2, fp, r0, r6 │ │ │ │ - sbceq r8, sp, ip, asr r0 │ │ │ │ - ldrdeq r1, [ip], #192 @ 0xc0 │ │ │ │ - sbceq r1, ip, r0, lsr #25 │ │ │ │ + sbceq r2, ip, ip, lsr r2 │ │ │ │ + sbceq r2, ip, r0, lsl r2 │ │ │ │ + sbceq r2, ip, r4, ror #3 │ │ │ │ + strheq r2, [ip], #24 │ │ │ │ + smulleq r2, ip, r0, r1 │ │ │ │ + sbceq r2, ip, r8, ror #2 │ │ │ │ + ldrheq fp, [sp], #228 @ 0xe4 │ │ │ │ + sbceq r1, ip, ip, asr lr │ │ │ │ + sbceq r2, ip, r0, lsr #2 │ │ │ │ + sbcseq r2, fp, r8, lsl ip │ │ │ │ + strdeq r2, [ip], #12 │ │ │ │ + ldrdeq r8, [sp], #80 @ 0x50 │ │ │ │ + ldrdeq r2, [ip], #0 │ │ │ │ + sbceq r2, ip, ip, lsr #1 │ │ │ │ + ldrsbeq r0, [fp], #196 @ 0xc4 │ │ │ │ + sbcseq r2, fp, r8, asr fp │ │ │ │ + sbceq r2, ip, r8, rrx │ │ │ │ + sbceq r2, ip, ip, asr #32 │ │ │ │ + sbceq r8, sp, r0, ror #9 │ │ │ │ + sbceq r2, ip, r0, lsr #32 │ │ │ │ + strdeq r1, [ip], #252 @ 0xfc │ │ │ │ + sbcseq r0, fp, r4, ror #23 │ │ │ │ + sbcseq r2, fp, r8, ror #20 │ │ │ │ + strheq r1, [ip], #248 @ 0xf8 │ │ │ │ + sbceq r1, ip, ip, asr ip │ │ │ │ + strdeq r8, [sp], #56 @ 0x38 │ │ │ │ + sbceq r1, ip, r4, lsl #31 │ │ │ │ + sbceq r1, ip, r4, asr pc │ │ │ │ + sbceq r1, ip, r0, lsr pc │ │ │ │ + sbceq r1, ip, ip, lsl #30 │ │ │ │ + strdeq r1, [ip], #224 @ 0xe0 │ │ │ │ + sbcseq fp, sp, r8, lsl fp │ │ │ │ + ldrdeq r1, [ip], #168 @ 0xa8 │ │ │ │ + sbceq r1, ip, ip, ror #25 │ │ │ │ + sbcseq r2, fp, r0, lsl #17 │ │ │ │ + sbcseq fp, sp, ip, lsr #21 │ │ │ │ + sbceq r1, ip, ip, ror sl │ │ │ │ + sbceq r1, ip, r8, lsr #28 │ │ │ │ + sbcseq r2, fp, r0, lsr r8 │ │ │ │ + sbceq r8, sp, r0, lsr #4 │ │ │ │ + sbceq r1, ip, r0, ror #27 │ │ │ │ + sbceq r1, ip, r0, ror #27 │ │ │ │ + strheq r1, [ip], #216 @ 0xd8 │ │ │ │ + smulleq r1, ip, r4, sp │ │ │ │ + sbceq r1, ip, r8, lsl #27 │ │ │ │ + sbceq r1, ip, r4, ror #26 │ │ │ │ + sbceq r1, ip, r8, lsr #18 │ │ │ │ + sbcseq fp, sp, r0, lsl r9 │ │ │ │ + strdeq r1, [ip], #136 @ 0x88 │ │ │ │ + sbceq r1, ip, r4, lsr #26 │ │ │ │ + ldrheq r2, [fp], #96 @ 0x60 │ │ │ │ + sbceq r8, sp, ip, ror r0 │ │ │ │ + strdeq r1, [ip], #192 @ 0xc0 │ │ │ │ + sbceq r1, ip, r0, asr #25 │ │ │ │ + smulleq r1, ip, r4, ip │ │ │ │ sbceq r1, ip, r4, ror ip │ │ │ │ - sbceq r1, ip, r4, asr ip │ │ │ │ - sbceq r1, ip, r4, asr #24 │ │ │ │ - sbcseq r2, fp, r0, ror #10 │ │ │ │ - sbcseq fp, sp, ip, asr r7 │ │ │ │ - sbceq r1, ip, r0, ror #14 │ │ │ │ - sbcseq fp, sp, ip, lsl r7 │ │ │ │ - sbceq r1, ip, ip, lsr r7 │ │ │ │ - ldrsbeq fp, [sp], #108 @ 0x6c │ │ │ │ - sbceq r1, ip, r8, lsl r7 │ │ │ │ - sbcseq fp, sp, r0, lsr #13 │ │ │ │ - strdeq r1, [ip], #100 @ 0x64 │ │ │ │ - sbcseq fp, sp, r4, asr r3 │ │ │ │ - sbceq r1, ip, r8, asr #7 │ │ │ │ - sbceq r1, ip, r8, asr #16 │ │ │ │ - sbcseq r2, fp, r4, lsl #3 │ │ │ │ - sbceq r1, ip, r0, lsl #7 │ │ │ │ + sbceq r1, ip, r4, ror #24 │ │ │ │ + sbcseq r2, fp, r0, lsl #11 │ │ │ │ + sbcseq fp, sp, ip, ror r7 │ │ │ │ + sbceq r1, ip, r0, lsl #15 │ │ │ │ + sbcseq fp, sp, ip, lsr r7 │ │ │ │ + sbceq r1, ip, ip, asr r7 │ │ │ │ + ldrsheq fp, [sp], #108 @ 0x6c │ │ │ │ + sbceq r1, ip, r8, lsr r7 │ │ │ │ + sbcseq fp, sp, r0, asr #13 │ │ │ │ + sbceq r1, ip, r4, lsl r7 │ │ │ │ + sbcseq fp, sp, r4, ror r3 │ │ │ │ + sbceq r1, ip, r8, ror #7 │ │ │ │ + sbceq r1, ip, r8, ror #16 │ │ │ │ + sbcseq r2, fp, r4, lsr #3 │ │ │ │ + sbceq r1, ip, r0, lsr #7 │ │ │ │ + sbceq r1, ip, r0, lsl r8 │ │ │ │ strdeq r1, [ip], #112 @ 0x70 │ │ │ │ - ldrdeq r1, [ip], #112 @ 0x70 │ │ │ │ - sbcseq r5, fp, r8, lsl #23 │ │ │ │ - ldrdeq r1, [ip], #28 │ │ │ │ - strdeq r1, [ip], #108 @ 0x6c │ │ │ │ - sbceq r7, sp, r0, ror sl │ │ │ │ - ldrsheq fp, [sp], #16 │ │ │ │ - sbceq r1, ip, ip, ror r2 │ │ │ │ - sbceq r1, ip, r8, lsr #14 │ │ │ │ - sbcseq r2, fp, r8, lsr r0 │ │ │ │ - sbceq r1, ip, r0, lsl #14 │ │ │ │ - sbceq r1, ip, r4, ror #13 │ │ │ │ - sbcseq fp, sp, r4, lsl r1 │ │ │ │ - sbceq r1, ip, r0, asr #3 │ │ │ │ - sbceq r1, ip, ip, ror #12 │ │ │ │ - sbcseq r1, fp, ip, ror pc │ │ │ │ - sbceq r1, ip, r4, asr #12 │ │ │ │ - sbceq r1, ip, r0, lsr r6 │ │ │ │ - sbcseq fp, sp, r8, asr r0 │ │ │ │ - sbceq r1, ip, ip, lsl r1 │ │ │ │ - sbceq r1, ip, r8, asr #11 │ │ │ │ - ldrsbeq r1, [fp], #232 @ 0xe8 │ │ │ │ - sbceq r1, ip, r0, lsr #11 │ │ │ │ - sbcseq sl, sp, ip, asr #31 │ │ │ │ - sbceq r1, ip, r8, lsr #1 │ │ │ │ + sbcseq r5, fp, r8, lsr #23 │ │ │ │ + strdeq r1, [ip], #28 │ │ │ │ + sbceq r1, ip, ip, lsl r7 │ │ │ │ + smulleq r7, sp, r0, sl │ │ │ │ + sbcseq fp, sp, r0, lsl r2 │ │ │ │ + smulleq r1, ip, ip, r2 │ │ │ │ + sbceq r1, ip, r8, asr #14 │ │ │ │ + sbcseq r2, fp, r8, asr r0 │ │ │ │ + sbceq r1, ip, r0, lsr #14 │ │ │ │ + sbceq r1, ip, r4, lsl #14 │ │ │ │ + sbcseq fp, sp, r4, lsr r1 │ │ │ │ + sbceq r1, ip, r0, ror #3 │ │ │ │ + sbceq r1, ip, ip, lsl #13 │ │ │ │ + smullseq r1, fp, ip, pc @ │ │ │ │ + sbceq r1, ip, r4, ror #12 │ │ │ │ + sbceq r1, ip, r0, asr r6 │ │ │ │ + sbcseq fp, sp, r8, ror r0 │ │ │ │ + sbceq r1, ip, ip, lsr r1 │ │ │ │ + sbceq r1, ip, r8, ror #11 │ │ │ │ + ldrsheq r1, [fp], #232 @ 0xe8 │ │ │ │ + sbceq r1, ip, r0, asr #11 │ │ │ │ + sbcseq sl, sp, ip, ror #31 │ │ │ │ + sbceq r1, ip, r8, asr #1 │ │ │ │ + strheq r0, [ip], #240 @ 0xf0 │ │ │ │ + sbcseq r1, fp, r4, lsl #29 │ │ │ │ + sbceq r1, ip, r0, ror r5 │ │ │ │ + sbceq r7, sp, r8, lsl r8 │ │ │ │ + smulleq r1, ip, r4, r4 │ │ │ │ + sbceq r1, ip, r4, ror #8 │ │ │ │ + ldrdeq r1, [ip], #68 @ 0x44 │ │ │ │ + sbceq lr, fp, r4, ror r7 │ │ │ │ + sbceq r1, ip, r8, lsl #1 │ │ │ │ + sbceq r0, ip, ip, asr #30 │ │ │ │ + sbceq r7, sp, r0, asr r7 │ │ │ │ + sbcseq r1, fp, r4, asr #26 │ │ │ │ + ldrheq r8, [fp], #84 @ 0x54 │ │ │ │ + sbceq r1, ip, r8, lsr r0 │ │ │ │ + ldrsbeq r1, [fp], #196 @ 0xc4 │ │ │ │ + smulleq r0, ip, r8, pc @ │ │ │ │ + sbceq r0, ip, r8, ror lr │ │ │ │ + sbceq r7, sp, r0, lsl #13 │ │ │ │ + sbcseq r1, fp, r4, ror ip │ │ │ │ smulleq r0, ip, r0, pc @ │ │ │ │ - sbcseq r1, fp, r4, ror #28 │ │ │ │ - sbceq r1, ip, r0, asr r5 │ │ │ │ - strdeq r7, [sp], #120 @ 0x78 │ │ │ │ - sbceq r1, ip, r4, ror r4 │ │ │ │ - sbceq r1, ip, r4, asr #8 │ │ │ │ - strheq r1, [ip], #68 @ 0x44 │ │ │ │ - sbceq lr, fp, r4, asr r7 │ │ │ │ - sbceq r1, ip, r8, rrx │ │ │ │ + sbcseq r1, fp, r8, asr #24 │ │ │ │ + strdeq r0, [ip], #196 @ 0xc4 │ │ │ │ sbceq r0, ip, ip, lsr #30 │ │ │ │ - sbceq r7, sp, r0, lsr r7 │ │ │ │ - sbcseq r1, fp, r4, lsr #26 │ │ │ │ - smullseq r8, fp, r4, r5 │ │ │ │ - sbceq r1, ip, r8, lsl r0 │ │ │ │ - ldrheq r1, [fp], #196 @ 0xc4 │ │ │ │ - sbceq r0, ip, r8, ror pc │ │ │ │ - sbceq r0, ip, r8, asr lr │ │ │ │ - sbceq r7, sp, r0, ror #12 │ │ │ │ - sbcseq r1, fp, r4, asr ip │ │ │ │ - sbceq r0, ip, r0, ror pc │ │ │ │ - sbcseq r1, fp, r8, lsr #24 │ │ │ │ - ldrdeq r0, [ip], #196 @ 0xc4 │ │ │ │ - sbceq r0, ip, ip, lsl #30 │ │ │ │ - sbcseq r1, fp, ip, ror fp │ │ │ │ - strheq r0, [ip], #228 @ 0xe4 │ │ │ │ - sbcseq r1, fp, r8, lsl fp │ │ │ │ - sbceq r0, ip, r4, lsr #29 │ │ │ │ - sbcseq r1, fp, r8, ror #21 │ │ │ │ - sbceq r0, ip, r8, ror lr │ │ │ │ - sbceq r0, ip, r0, ror #28 │ │ │ │ - sbcseq r1, fp, r4, ror sl │ │ │ │ - sbceq r0, ip, r0, lsr #24 │ │ │ │ - ldrdeq r1, [ip], #88 @ 0x58 │ │ │ │ - sbceq r7, sp, r0, lsr #8 │ │ │ │ - sbceq r1, ip, r4, lsr #11 │ │ │ │ - sbceq r0, ip, ip, lsl ip │ │ │ │ - sbceq r0, ip, r8, lsr #27 │ │ │ │ - sbceq r0, ip, r8, ror sp │ │ │ │ - smulleq r0, ip, r4, sp │ │ │ │ - sbcseq r1, fp, ip, asr r9 │ │ │ │ - sbceq r0, ip, r0, lsr sp │ │ │ │ - sbceq r0, ip, ip, lsr sp │ │ │ │ - sbceq r0, ip, r4, lsl #26 │ │ │ │ - sbceq r0, ip, r0, asr #25 │ │ │ │ - sbcseq r1, fp, ip, ror r8 │ │ │ │ - sbceq r0, ip, r0, lsl #25 │ │ │ │ - sbceq r0, ip, ip, lsl #25 │ │ │ │ - sbceq lr, fp, r4, ror #3 │ │ │ │ + smullseq r1, fp, ip, fp │ │ │ │ + ldrdeq r0, [ip], #228 @ 0xe4 │ │ │ │ + sbcseq r1, fp, r8, lsr fp │ │ │ │ + sbceq r0, ip, r4, asr #29 │ │ │ │ + sbcseq r1, fp, r8, lsl #22 │ │ │ │ + smulleq r0, ip, r8, lr │ │ │ │ + sbceq r0, ip, r0, lsl #29 │ │ │ │ + smullseq r1, fp, r4, sl │ │ │ │ + sbceq r0, ip, r0, asr #24 │ │ │ │ + strdeq r1, [ip], #88 @ 0x58 │ │ │ │ + sbceq r7, sp, r0, asr #8 │ │ │ │ + sbceq r1, ip, r4, asr #11 │ │ │ │ + sbceq r0, ip, ip, lsr ip │ │ │ │ + sbceq r0, ip, r8, asr #27 │ │ │ │ + smulleq r0, ip, r8, sp │ │ │ │ + strheq r0, [ip], #212 @ 0xd4 │ │ │ │ + sbcseq r1, fp, ip, ror r9 │ │ │ │ + sbceq r0, ip, r0, asr sp │ │ │ │ + sbceq r0, ip, ip, asr sp │ │ │ │ + sbceq r0, ip, r4, lsr #26 │ │ │ │ + sbceq r0, ip, r0, ror #25 │ │ │ │ + smullseq r1, fp, ip, r8 │ │ │ │ + sbceq r0, ip, r0, lsr #25 │ │ │ │ + sbceq r0, ip, ip, lsr #25 │ │ │ │ + sbceq lr, fp, r4, lsl #4 │ │ │ │ ldr r3, [pc, #-320] @ 631d8 │ │ │ │ ldr r2, [pc, #-320] @ 631dc │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ @@ -40824,15 +40824,15 @@ │ │ │ │ ldrb r1, [r7, #236] @ 0xec │ │ │ │ cmp r1, #0 │ │ │ │ bne 63eac │ │ │ │ cmp r6, #0 │ │ │ │ beq 63eac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 64130 │ │ │ │ ldr r5, [r4, #652] @ 0x28c │ │ │ │ b 63eac │ │ │ │ ldrb r3, [r4, #644] @ 0x284 │ │ │ │ strb r3, [r7, #236] @ 0xec │ │ │ │ ldr r3, [r4, #648] @ 0x288 │ │ │ │ @@ -40860,18 +40860,18 @@ │ │ │ │ beq 64544 │ │ │ │ cmp r7, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ beq 63f9c │ │ │ │ cmp r7, r8 │ │ │ │ beq 63fc4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 63fc0 │ │ │ │ ldr r0, [r8, #8] │ │ │ │ mov r1, r8 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ ldr r3, [r6, #1028] @ 0x404 │ │ │ │ @@ -40941,18 +40941,18 @@ │ │ │ │ beq 64164 │ │ │ │ cmp r4, #0 │ │ │ │ beq 640e0 │ │ │ │ cmp r4, sl │ │ │ │ beq 64090 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 64090 │ │ │ │ ldr r0, [sl, #96] @ 0x60 │ │ │ │ mov r1, sl │ │ │ │ ldr sl, [sl, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -40960,34 +40960,34 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 640e8 │ │ │ │ b 64090 │ │ │ │ cmp r5, #0 │ │ │ │ beq 63ec8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 63ec8 │ │ │ │ mov r1, r6 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r5, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 63f14 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 63f14 │ │ │ │ mov r1, r5 │ │ │ │ b 64134 │ │ │ │ cmp r4, #0 │ │ │ │ beq 64090 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 64090 │ │ │ │ ldr sl, [sp, #12] │ │ │ │ ldr r3, [sp] │ │ │ │ add sl, sl, #1 │ │ │ │ add r3, r3, #4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ @@ -41100,18 +41100,18 @@ │ │ │ │ b 643bc │ │ │ │ cmp r4, #0 │ │ │ │ beq 6435c │ │ │ │ cmp r4, r6 │ │ │ │ beq 64380 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 64380 │ │ │ │ ldr r0, [r6, #72] @ 0x48 │ │ │ │ mov r1, r6 │ │ │ │ ldr r2, [r0, #432] @ 0x1b0 │ │ │ │ blx r2 │ │ │ │ ldr ip, [fp, #768] @ 0x300 │ │ │ │ @@ -41133,15 +41133,15 @@ │ │ │ │ ldr r4, [fp, #4]! │ │ │ │ cmp r6, #0 │ │ │ │ bne 64340 │ │ │ │ cmp r4, #0 │ │ │ │ beq 64380 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 64380 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ ldr r5, [sp, #4] │ │ │ │ sub fp, r9, #1536 @ 0x600 │ │ │ │ str sl, [sp, #12] │ │ │ │ b 6441c │ │ │ │ mov r1, fp │ │ │ │ @@ -41159,18 +41159,18 @@ │ │ │ │ beq 64480 │ │ │ │ cmp sl, #0 │ │ │ │ beq 64448 │ │ │ │ cmp sl, r4 │ │ │ │ beq 643f8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 643f8 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -41178,15 +41178,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 64450 │ │ │ │ b 643f8 │ │ │ │ cmp sl, #0 │ │ │ │ beq 643f8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 643f8 │ │ │ │ ldr r5, [sp, #8] │ │ │ │ sub fp, r8, #384 @ 0x180 │ │ │ │ b 644c8 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r5 │ │ │ │ str r4, [r5] │ │ │ │ @@ -41202,18 +41202,18 @@ │ │ │ │ beq 6452c │ │ │ │ cmp r4, #0 │ │ │ │ beq 644f4 │ │ │ │ cmp r4, sl │ │ │ │ beq 644a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 644a4 │ │ │ │ ldr r0, [sl, #96] @ 0x60 │ │ │ │ mov r1, sl │ │ │ │ ldr sl, [sl, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -41221,20 +41221,20 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 644fc │ │ │ │ b 644a4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 644a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 644a4 │ │ │ │ subs r0, r7, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 63fc4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r6, #1028] @ 0x404 │ │ │ │ b 63fc4 │ │ │ │ andeq pc, r1, r8, lsl #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -41442,15 +41442,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0, #56] @ 0x38 │ │ │ │ beq 648b4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ str r5, [r4, #56] @ 0x38 │ │ │ │ bl 61ce8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r7 │ │ │ │ ldr r3, [r7, #540] @ 0x21c │ │ │ │ @@ -41476,15 +41476,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0, #56] @ 0x38 │ │ │ │ beq 6493c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ str r5, [r4, #56] @ 0x38 │ │ │ │ str r7, [r4, #60] @ 0x3c │ │ │ │ str r8, [r4, #64] @ 0x40 │ │ │ │ str sl, [r4, #68] @ 0x44 │ │ │ │ str fp, [r4, #72] @ 0x48 │ │ │ │ @@ -41519,15 +41519,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #120] @ 0x78 │ │ │ │ ldr r7, [r6, #64] @ 0x40 │ │ │ │ cmp r7, r3 │ │ │ │ beq 649e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ str r7, [r4, #120] @ 0x78 │ │ │ │ bl 61ce8 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r8 │ │ │ │ ldr r3, [r8, #520] @ 0x208 │ │ │ │ @@ -41554,15 +41554,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0, #56] @ 0x38 │ │ │ │ beq 64a74 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ str r5, [r4, #56] @ 0x38 │ │ │ │ str r3, [r4, #68] @ 0x44 │ │ │ │ str r7, [r4, #60] @ 0x3c │ │ │ │ str r8, [r4, #64] @ 0x40 │ │ │ │ @@ -41608,15 +41608,15 @@ │ │ │ │ str r6, [r0, #56] @ 0x38 │ │ │ │ str r3, [r0, #64] @ 0x40 │ │ │ │ str r7, [r0, #68] @ 0x44 │ │ │ │ str sl, [r0, #72] @ 0x48 │ │ │ │ beq 64b4c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str fp, [r4, #80] @ 0x50 │ │ │ │ ldr r3, [r6] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #60] @ 0x3c │ │ │ │ str r8, [r4, #76] @ 0x4c │ │ │ │ bl 61ce8 │ │ │ │ @@ -41664,15 +41664,15 @@ │ │ │ │ cmp r9, r2 │ │ │ │ ldm r7, {r0, r1, r2} │ │ │ │ add ip, r4, #120 @ 0x78 │ │ │ │ stm ip, {r0, r1, r2} │ │ │ │ beq 64c2c │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #0 │ │ │ │ add r0, r4, #92 @ 0x5c │ │ │ │ str r9, [r4, #76] @ 0x4c │ │ │ │ bl 3b570 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ @@ -41707,24 +41707,24 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #56] @ 0x38 │ │ │ │ ldr r7, [r5] │ │ │ │ cmp r7, r3 │ │ │ │ beq 64cd8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r3, #0 │ │ │ │ str r7, [r4, #56] @ 0x38 │ │ │ │ str r3, [r4, #88] @ 0x58 │ │ │ │ ldr r7, [r5, #32] │ │ │ │ cmp r7, r3 │ │ │ │ beq 64cfc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ str r7, [r4, #88] @ 0x58 │ │ │ │ bl 61ce8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ ldr r3, [r8, #384] @ 0x180 │ │ │ │ @@ -41753,29 +41753,29 @@ │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0, #56] @ 0x38 │ │ │ │ beq 64d90 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ str r3, [r4, #60] @ 0x3c │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [r4, #64] @ 0x40 │ │ │ │ cmp r9, #0 │ │ │ │ mov r3, #0 │ │ │ │ str r5, [r4, #56] @ 0x38 │ │ │ │ str r7, [r4, #68] @ 0x44 │ │ │ │ str r8, [r4, #72] @ 0x48 │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ beq 64dc8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov lr, fp │ │ │ │ str sl, [r4, #80] @ 0x50 │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ add ip, r4, #84 @ 0x54 │ │ │ │ str r9, [r4, #76] @ 0x4c │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldr r3, [lr] │ │ │ │ @@ -41857,15 +41857,15 @@ │ │ │ │ str r7, [r4, #60] @ 0x3c │ │ │ │ ldr r3, [r8] │ │ │ │ ldr r7, [r3] │ │ │ │ cmp r7, #0 │ │ │ │ beq 64f30 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r7, [r4, #60] @ 0x3c │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r4 │ │ │ │ bl 61e90 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @@ -41935,15 +41935,15 @@ │ │ │ │ str r7, [r4, #60] @ 0x3c │ │ │ │ ldr r3, [r8] │ │ │ │ ldr r7, [r3] │ │ │ │ cmp r7, #0 │ │ │ │ beq 65068 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r7, [r4, #60] @ 0x3c │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r4 │ │ │ │ bl 61e90 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @@ -41986,15 +41986,15 @@ │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ cmp r6, #0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #56] @ 0x38 │ │ │ │ beq 65134 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ str r6, [r5, #56] @ 0x38 │ │ │ │ str r7, [r5, #60] @ 0x3c │ │ │ │ strd r8, [r5, #64] @ 0x40 │ │ │ │ str sl, [r5, #72] @ 0x48 │ │ │ │ bl 61ce8 │ │ │ │ @@ -42042,15 +42042,15 @@ │ │ │ │ stm ip, {r0, r1} │ │ │ │ str r8, [r7, #60] @ 0x3c │ │ │ │ ldr r8, [r5] │ │ │ │ cmp r8, #0 │ │ │ │ beq 65214 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [r7, #60] @ 0x3c │ │ │ │ bl 61ce8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ ldr r3, [r6, #460] @ 0x1cc │ │ │ │ @@ -42096,15 +42096,15 @@ │ │ │ │ stm ip, {r0, r1} │ │ │ │ str r8, [r7, #60] @ 0x3c │ │ │ │ ldr r8, [r5] │ │ │ │ cmp r8, #0 │ │ │ │ beq 652ec │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ str r8, [r7, #60] @ 0x3c │ │ │ │ bl 61ce8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ ldr r3, [r6, #452] @ 0x1c4 │ │ │ │ @@ -42154,15 +42154,15 @@ │ │ │ │ str r3, [r4, #48] @ 0x30 │ │ │ │ cmp r6, #0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #56] @ 0x38 │ │ │ │ beq 653d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov lr, r7 │ │ │ │ str r3, [r4, #60] @ 0x3c │ │ │ │ str r1, [r4, #64] @ 0x40 │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ add ip, r4, #68 @ 0x44 │ │ │ │ @@ -42229,15 +42229,15 @@ │ │ │ │ stm ip, {r0, r1} │ │ │ │ str fp, [r6, #60] @ 0x3c │ │ │ │ ldr r9, [r5] │ │ │ │ cmp r9, fp │ │ │ │ beq 65500 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [r6, #60] @ 0x3c │ │ │ │ bl 61ce8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r7 │ │ │ │ ldr r3, [r7, #448] @ 0x1c0 │ │ │ │ @@ -42300,33 +42300,33 @@ │ │ │ │ stm ip, {r0, r1, r2} │ │ │ │ str fp, [r4, #108] @ 0x6c │ │ │ │ ldr fp, [r5, #16] │ │ │ │ cmp fp, #0 │ │ │ │ beq 6561c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r3, #0 │ │ │ │ str fp, [r4, #108] @ 0x6c │ │ │ │ str r3, [r4, #112] @ 0x70 │ │ │ │ ldr fp, [r5, #20] │ │ │ │ cmp fp, r3 │ │ │ │ beq 65640 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r3, #0 │ │ │ │ str fp, [r4, #112] @ 0x70 │ │ │ │ str r3, [r4, #116] @ 0x74 │ │ │ │ ldr fp, [r5, #24] │ │ │ │ cmp fp, r3 │ │ │ │ beq 65664 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str fp, [r4, #116] @ 0x74 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ bl 61ce8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r1, r6 │ │ │ │ @@ -42348,15 +42348,15 @@ │ │ │ │ b 65668 │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ ldr fp, [r6, #20] │ │ │ │ cmp fp, #0 │ │ │ │ beq 656dc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str fp, [r4, #76] @ 0x4c │ │ │ │ b 655dc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3776] @ 0xec0 │ │ │ │ mov r7, r2 │ │ │ │ @@ -42400,15 +42400,15 @@ │ │ │ │ cmp r3, #17 │ │ │ │ bne 65810 │ │ │ │ bl 3a334 │ │ │ │ mov r1, #1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #240] @ 65898 │ │ │ │ add r0, pc, r0 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ ldr r3, [pc, #232] @ 6589c │ │ │ │ mov r1, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp] │ │ │ │ mov r2, #1 │ │ │ │ mvn r3, #0 │ │ │ │ str r5, [sp, #12] │ │ │ │ @@ -42457,25 +42457,25 @@ │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sl, pc, sl │ │ │ │ b 65734 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq sl, [sl, #-136] @ 0xffffff78 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ ldrdeq sl, [sl, #-128] @ 0xffffff80 │ │ │ │ - sbceq r3, sp, r8, ror r8 │ │ │ │ - sbceq pc, fp, r8, ror #10 │ │ │ │ - sbceq pc, fp, r0, ror #10 │ │ │ │ + smulleq r3, sp, r8, r8 │ │ │ │ + sbceq pc, fp, r8, lsl #11 │ │ │ │ + sbceq pc, fp, r0, lsl #11 │ │ │ │ cmppeq fp, r0, lsr #2 @ p-variant is OBSOLETE │ │ │ │ - sbceq pc, fp, r0, lsr r5 @ │ │ │ │ + sbceq pc, fp, r0, asr r5 @ │ │ │ │ cmpeq sl, ip, lsl #16 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - smulleq pc, fp, ip, r4 @ │ │ │ │ - strheq pc, [fp], #72 @ 0x48 @ │ │ │ │ - sbceq pc, fp, r0, lsr #8 │ │ │ │ - sbcseq r4, sl, r0, lsr #30 │ │ │ │ + strheq pc, [fp], #76 @ 0x4c @ │ │ │ │ + ldrdeq pc, [fp], #72 @ 0x48 │ │ │ │ + sbceq pc, fp, r0, asr #8 │ │ │ │ + sbcseq r4, sl, r0, asr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3560] @ 0xde8 │ │ │ │ ldr ip, [pc, #164] @ 65974 │ │ │ │ ldr r3, [pc, #164] @ 65978 │ │ │ │ sub sp, sp, #520 @ 0x208 │ │ │ │ @@ -42517,19 +42517,19 @@ │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b 6591c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq sl, r4, lsr #14 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq sp, fp, r4, lsl #25 │ │ │ │ + sbcseq sp, fp, r4, lsr #25 │ │ │ │ smlaltteq sl, sl, r8, r6 @ │ │ │ │ ldrdeq sl, [sl, #-100] @ 0xffffff9c │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - strheq pc, [fp], #52 @ 0x34 @ │ │ │ │ + ldrdeq pc, [fp], #52 @ 0x34 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #24 │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [pc, #236] @ 65a9c │ │ │ │ @@ -42678,20 +42678,20 @@ │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b 65b84 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq sl, r4, lsr #10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ + sbceq pc, fp, r0, lsr r2 @ │ │ │ │ + sbceq pc, fp, r0, lsr #4 │ │ │ │ sbceq pc, fp, r0, lsl r2 @ │ │ │ │ - sbceq pc, fp, r0, lsl #4 │ │ │ │ - strdeq pc, [fp], #16 │ │ │ │ cmpeq sl, ip, ror #8 │ │ │ │ - sbceq pc, fp, r0, ror #2 │ │ │ │ - smulleq pc, fp, r0, r1 @ │ │ │ │ + sbceq pc, fp, r0, lsl #3 │ │ │ │ + strheq pc, [fp], #16 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3552] @ 0xde0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #244] @ 65d28 │ │ │ │ ldr r2, [pc, #244] @ 65d2c │ │ │ │ @@ -42756,17 +42756,17 @@ │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b 65c80 │ │ │ │ smlalbteq sl, sl, r4, r3 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlaltbeq sl, sl, ip, r3 @ │ │ │ │ cmpeq sl, r0, ror r3 │ │ │ │ - sbcseq sp, fp, r0, asr #17 │ │ │ │ + sbcseq sp, fp, r0, ror #17 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, fp, ip, ror r0 @ │ │ │ │ + smulleq pc, fp, ip, r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #1488] @ 0x5d0 │ │ │ │ ldr r1, [pc, #1172] @ 661f0 │ │ │ │ ldr r2, [pc, #1172] @ 661f4 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -43062,42 +43062,42 @@ │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b 660c8 │ │ │ │ @ instruction: 0x014aa29c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq sl, r8, ror r2 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq pc, fp, ip, lsl r0 @ │ │ │ │ - sbceq pc, fp, ip, lsr #32 │ │ │ │ - sbceq pc, fp, r0, ror r0 @ │ │ │ │ - smullseq sp, fp, r8, r7 │ │ │ │ - ldrsheq r2, [fp], #104 @ 0x68 │ │ │ │ - sbceq lr, fp, ip, lsl pc │ │ │ │ - sbceq lr, fp, r0, ror #29 │ │ │ │ - sbceq lr, fp, r8, lsr #29 │ │ │ │ - smulleq lr, fp, r4, lr │ │ │ │ - strheq lr, [fp], #232 @ 0xe8 │ │ │ │ - smullseq sp, fp, r8, r5 │ │ │ │ - strdeq lr, [fp], #188 @ 0xbc │ │ │ │ - sbceq lr, fp, r4, ror #28 │ │ │ │ - sbceq r0, ip, r4, ror #13 │ │ │ │ - sbceq lr, fp, r4, asr lr │ │ │ │ - sbceq lr, fp, r0, asr lr │ │ │ │ - sbceq lr, fp, ip, lsl lr │ │ │ │ - sbceq lr, fp, ip, lsl #28 │ │ │ │ + sbceq pc, fp, ip, lsr r0 @ │ │ │ │ + sbceq pc, fp, ip, asr #32 │ │ │ │ + smulleq pc, fp, r0, r0 @ │ │ │ │ + ldrheq sp, [fp], #120 @ 0x78 │ │ │ │ + sbcseq r2, fp, r8, lsl r7 │ │ │ │ + sbceq lr, fp, ip, lsr pc │ │ │ │ + sbceq lr, fp, r0, lsl #30 │ │ │ │ + sbceq lr, fp, r8, asr #29 │ │ │ │ + strheq lr, [fp], #228 @ 0xe4 │ │ │ │ + ldrdeq lr, [fp], #232 @ 0xe8 │ │ │ │ + ldrheq sp, [fp], #88 @ 0x58 │ │ │ │ + sbceq lr, fp, ip, lsl ip │ │ │ │ + sbceq lr, fp, r4, lsl #29 │ │ │ │ + sbceq r0, ip, r4, lsl #14 │ │ │ │ + sbceq lr, fp, r4, ror lr │ │ │ │ + sbceq lr, fp, r0, ror lr │ │ │ │ + sbceq lr, fp, ip, lsr lr │ │ │ │ + sbceq lr, fp, ip, lsr #28 │ │ │ │ andeq r1, r0, ip, lsl r5 │ │ │ │ - smulleq lr, fp, r0, ip │ │ │ │ - sbceq lr, fp, r8, asr ip │ │ │ │ + strheq lr, [fp], #192 @ 0xc0 │ │ │ │ + sbceq lr, fp, r8, ror ip │ │ │ │ + sbceq lr, fp, r4, ror #24 │ │ │ │ + sbceq lr, fp, r0, asr ip │ │ │ │ sbceq lr, fp, r4, asr #24 │ │ │ │ sbceq lr, fp, r0, lsr ip │ │ │ │ sbceq lr, fp, r4, lsr #24 │ │ │ │ - sbceq lr, fp, r0, lsl ip │ │ │ │ - sbceq lr, fp, r4, lsl #24 │ │ │ │ - sbceq lr, fp, r4, lsr #25 │ │ │ │ - smulleq lr, fp, r0, ip │ │ │ │ + sbceq lr, fp, r4, asr #25 │ │ │ │ + strheq lr, [fp], #192 @ 0xc0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ ldrb r0, [r0, #906] @ 0x38a │ │ │ │ ldr r6, [r3, #892] @ 0x37c │ │ │ │ @@ -43276,15 +43276,15 @@ │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r8, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66564 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 66c54 │ │ │ │ str r9, [r4, #56] @ 0x38 │ │ │ │ mov r6, r4 │ │ │ │ add sl, r4, #384 @ 0x180 │ │ │ │ mov r8, r5 │ │ │ │ str r4, [sp, #16] │ │ │ │ @@ -43297,15 +43297,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 6657c │ │ │ │ ldr r5, [r4, #244] @ 0xf4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 6657c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 6657c │ │ │ │ ldr r0, [r5, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43320,15 +43320,15 @@ │ │ │ │ add sl, r4, #620 @ 0x26c │ │ │ │ add r8, r4, #636 @ 0x27c │ │ │ │ ldr r4, [sl, #4]! │ │ │ │ cmp r4, #0 │ │ │ │ beq 66624 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 66624 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ cmp r8, sl │ │ │ │ @@ -43370,15 +43370,15 @@ │ │ │ │ cmp r5, r7 │ │ │ │ beq 66708 │ │ │ │ ldr r4, [r5, #680] @ 0x2a8 │ │ │ │ cmp r4, #0 │ │ │ │ beq 666ac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 666ac │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43392,15 +43392,15 @@ │ │ │ │ add r4, fp, r8, lsl #5 │ │ │ │ add r5, r3, r8, lsl #5 │ │ │ │ ldr r6, [r4, #4]! │ │ │ │ cmp r6, #0 │ │ │ │ beq 66744 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 66744 │ │ │ │ ldr r0, [r6, #72] @ 0x48 │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ cmp r4, r5 │ │ │ │ @@ -43413,15 +43413,15 @@ │ │ │ │ cmp r4, #384 @ 0x180 │ │ │ │ beq 667b4 │ │ │ │ ldr r5, [sl, r4, lsl #2] │ │ │ │ cmp r5, #0 │ │ │ │ beq 66758 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 66758 │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43441,15 +43441,15 @@ │ │ │ │ cmp r6, #96 @ 0x60 │ │ │ │ beq 66824 │ │ │ │ ldr r4, [r5, r6, lsl #2] │ │ │ │ cmp r4, #0 │ │ │ │ beq 667c8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 667c8 │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43466,15 +43466,15 @@ │ │ │ │ mov r5, r7 │ │ │ │ b 66690 │ │ │ │ ldr r8, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66564 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 66564 │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43482,35 +43482,35 @@ │ │ │ │ bne 66848 │ │ │ │ b 66564 │ │ │ │ ldr r8, [r4, #60] @ 0x3c │ │ │ │ cmp r8, #0 │ │ │ │ beq 6689c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 66c74 │ │ │ │ str r9, [r4, #60] @ 0x3c │ │ │ │ b 66568 │ │ │ │ ldr r8, [r4, #76] @ 0x4c │ │ │ │ cmp r8, #0 │ │ │ │ beq 668c4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 66bf4 │ │ │ │ str r9, [r4, #76] @ 0x4c │ │ │ │ b 66568 │ │ │ │ ldr r8, [r4, #60] @ 0x3c │ │ │ │ cmp r8, #0 │ │ │ │ beq 6689c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 6689c │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43518,15 +43518,15 @@ │ │ │ │ bne 668d8 │ │ │ │ b 6689c │ │ │ │ ldr r8, [r4, #60] @ 0x3c │ │ │ │ cmp r8, #0 │ │ │ │ beq 6689c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 6689c │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43534,43 +43534,43 @@ │ │ │ │ bne 66918 │ │ │ │ b 6689c │ │ │ │ ldr r8, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 6696c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 66cb4 │ │ │ │ ldr r8, [r4, #88] @ 0x58 │ │ │ │ str r9, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66990 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 66c94 │ │ │ │ str r9, [r4, #88] @ 0x58 │ │ │ │ b 66568 │ │ │ │ ldr r8, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 669b8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 66c34 │ │ │ │ ldr r8, [r4, #76] @ 0x4c │ │ │ │ str r9, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 668c4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 668c4 │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43578,44 +43578,44 @@ │ │ │ │ bne 669c8 │ │ │ │ b 668c4 │ │ │ │ ldr r8, [r4, #120] @ 0x78 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66a1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 66c14 │ │ │ │ str r9, [r4, #120] @ 0x78 │ │ │ │ b 66568 │ │ │ │ ldr r8, [r4, #116] @ 0x74 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66a44 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 66d58 │ │ │ │ ldr r8, [r4, #108] @ 0x6c │ │ │ │ mov r3, #0 │ │ │ │ cmp r8, #0 │ │ │ │ str r3, [r4, #116] @ 0x74 │ │ │ │ beq 66a6c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 66d28 │ │ │ │ ldr r8, [r4, #112] @ 0x70 │ │ │ │ str r9, [r4, #108] @ 0x6c │ │ │ │ cmp r8, #0 │ │ │ │ beq 66a90 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 66d08 │ │ │ │ ldrh r3, [r4, #58] @ 0x3a │ │ │ │ str r9, [r4, #112] @ 0x70 │ │ │ │ cmp r3, #0 │ │ │ │ beq 66aac │ │ │ │ ldrb r3, [r4, #60] @ 0x3c │ │ │ │ @@ -43625,15 +43625,15 @@ │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ b 66568 │ │ │ │ ldr r8, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66564 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 66564 │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43641,15 +43641,15 @@ │ │ │ │ bne 66ac4 │ │ │ │ b 66564 │ │ │ │ ldr r8, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66564 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 66564 │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43657,15 +43657,15 @@ │ │ │ │ bne 66b04 │ │ │ │ b 66564 │ │ │ │ ldr r8, [r4, #56] @ 0x38 │ │ │ │ cmp r8, #0 │ │ │ │ beq 66564 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 66564 │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43800,15 +43800,15 @@ │ │ │ │ bl 182520 │ │ │ │ b 6643c │ │ │ │ ldr r8, [r4, #76] @ 0x4c │ │ │ │ cmp r8, #0 │ │ │ │ beq 66aac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 66aac │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -43834,16 +43834,16 @@ │ │ │ │ str r2, [r3] │ │ │ │ str r1, [r6, #1892] @ 0x764 │ │ │ │ mov r0, r5 │ │ │ │ bl 65d44 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq sl, r4, lsl sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq lr, fp, r0, lsl #24 │ │ │ │ - sbcseq r8, sp, ip, ror #4 │ │ │ │ + sbceq lr, fp, r0, lsr #24 │ │ │ │ + sbcseq r8, sp, ip, lsl #5 │ │ │ │ andeq r4, pc, r0, asr #4 │ │ │ │ ldrdeq r9, [sl, #-172] @ 0xffffff54 │ │ │ │ ldr r3, [r0, #628] @ 0x274 │ │ │ │ ldr r1, [r3, #412] @ 0x19c │ │ │ │ cmp r1, #0 │ │ │ │ beq 66e38 │ │ │ │ ldr r1, [pc, #488] @ 67020 │ │ │ │ @@ -44016,17 +44016,17 @@ │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - smulleq sp, fp, r0, lr │ │ │ │ - sbceq sl, fp, r4, lsr #18 │ │ │ │ - smulleq r2, sp, ip, r7 │ │ │ │ + strheq sp, [fp], #224 @ 0xe0 │ │ │ │ + sbceq sl, fp, r4, asr #18 │ │ │ │ + strheq r2, [sp], #124 @ 0x7c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r0, [pc, #64] @ 67154 │ │ │ │ @@ -44043,17 +44043,17 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r4, #340] @ 0x154 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq sl, fp, r4, lsr #17 │ │ │ │ - sbceq sp, fp, r0, lsr #28 │ │ │ │ - sbcseq r8, fp, r4, ror pc │ │ │ │ + sbceq sl, fp, r4, asr #17 │ │ │ │ + sbceq sp, fp, r0, asr #28 │ │ │ │ + smullseq r8, fp, r4, pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #128] @ 67200 │ │ │ │ @@ -44086,19 +44086,19 @@ │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r6, #600] @ 0x258 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq sl, fp, r8, lsr r8 │ │ │ │ - sbceq sp, fp, r8, asr #27 │ │ │ │ - sbcseq r8, fp, r4, lsl #30 │ │ │ │ - strheq sl, [fp], #200 @ 0xc8 │ │ │ │ - sbceq pc, fp, r8, lsr #8 │ │ │ │ + sbceq sl, fp, r8, asr r8 │ │ │ │ + sbceq sp, fp, r8, ror #27 │ │ │ │ + sbcseq r8, fp, r4, lsr #30 │ │ │ │ + ldrdeq sl, [fp], #200 @ 0xc8 │ │ │ │ + sbceq pc, fp, r8, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 6728c │ │ │ │ @@ -44121,18 +44121,18 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r5, #544] @ 0x220 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq sl, fp, r4, lsl #15 │ │ │ │ - sbceq sp, fp, r8, lsr #26 │ │ │ │ - sbcseq r8, fp, r4, asr lr │ │ │ │ - ldrdeq sl, [fp], #124 @ 0x7c │ │ │ │ + sbceq sl, fp, r4, lsr #15 │ │ │ │ + sbceq sp, fp, r8, asr #26 │ │ │ │ + sbcseq r8, fp, r4, ror lr │ │ │ │ + strdeq sl, [fp], #124 @ 0x7c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #96] @ 67314 │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [pc, #92] @ 67318 │ │ │ │ @@ -44155,17 +44155,17 @@ │ │ │ │ bl 6f4a4 │ │ │ │ ldr r1, [r5, #588] @ 0x24c │ │ │ │ mov r2, r4 │ │ │ │ mov r3, r6 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r1 │ │ │ │ - strheq sp, [fp], #204 @ 0xcc │ │ │ │ - strdeq sl, [fp], #108 @ 0x6c │ │ │ │ - sbceq r2, sp, ip, ror #10 │ │ │ │ + ldrdeq sp, [fp], #204 @ 0xcc │ │ │ │ + sbceq sl, fp, ip, lsl r7 │ │ │ │ + sbceq r2, sp, ip, lsl #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #96] @ 67398 │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [pc, #92] @ 6739c │ │ │ │ @@ -44188,17 +44188,17 @@ │ │ │ │ bl 6f4a4 │ │ │ │ ldr r1, [r5, #576] @ 0x240 │ │ │ │ mov r2, r4 │ │ │ │ mov r3, r6 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r1 │ │ │ │ - sbceq sp, fp, ip, asr #24 │ │ │ │ - sbceq sl, fp, r8, ror r6 │ │ │ │ - sbceq r2, sp, r8, ror #9 │ │ │ │ + sbceq sp, fp, ip, ror #24 │ │ │ │ + smulleq sl, fp, r8, r6 │ │ │ │ + sbceq r2, sp, r8, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #92] @ 67420 │ │ │ │ @@ -44222,18 +44222,18 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r5, #336] @ 0x150 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - strdeq sl, [fp], #84 @ 0x54 │ │ │ │ - ldrdeq sp, [fp], #184 @ 0xb8 │ │ │ │ - sbcseq r8, fp, r4, asr #25 │ │ │ │ - strheq sp, [fp], #180 @ 0xb4 │ │ │ │ + sbceq sl, fp, r4, lsl r6 │ │ │ │ + strdeq sp, [fp], #184 @ 0xb8 │ │ │ │ + sbcseq r8, fp, r4, ror #25 │ │ │ │ + ldrdeq sp, [fp], #180 @ 0xb4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #92] @ 674ac │ │ │ │ @@ -44257,18 +44257,18 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r5, #476] @ 0x1dc │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq sl, fp, r8, ror #10 │ │ │ │ - sbceq sp, fp, r0, ror #22 │ │ │ │ - sbcseq r8, fp, r8, lsr ip │ │ │ │ - sbceq r8, sp, r8, lsl sl │ │ │ │ + sbceq sl, fp, r8, lsl #11 │ │ │ │ + sbceq sp, fp, r0, lsl #23 │ │ │ │ + sbcseq r8, fp, r8, asr ip │ │ │ │ + sbceq r8, sp, r8, lsr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #92] @ 67538 │ │ │ │ @@ -44292,18 +44292,18 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r5, #472] @ 0x1d8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - ldrdeq sl, [fp], #76 @ 0x4c │ │ │ │ - sbceq sp, fp, r4, ror #21 │ │ │ │ - sbcseq r8, fp, ip, lsr #23 │ │ │ │ - sbceq r8, sp, ip, lsl #19 │ │ │ │ + strdeq sl, [fp], #76 @ 0x4c │ │ │ │ + sbceq sp, fp, r4, lsl #22 │ │ │ │ + sbcseq r8, fp, ip, asr #23 │ │ │ │ + sbceq r8, sp, ip, lsr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 675c0 │ │ │ │ @@ -44326,18 +44326,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #424] @ 0x1a8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sl, fp, r0, asr r4 │ │ │ │ - sbceq sp, fp, r8, ror #20 │ │ │ │ - sbceq r2, sp, r4, asr #5 │ │ │ │ - sbcseq r6, ip, r4, ror lr │ │ │ │ + sbceq sl, fp, r0, ror r4 │ │ │ │ + sbceq sp, fp, r8, lsl #21 │ │ │ │ + sbceq r2, sp, r4, ror #5 │ │ │ │ + smullseq r6, ip, r4, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67648 │ │ │ │ @@ -44360,18 +44360,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #420] @ 0x1a4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sl, fp, r8, asr #7 │ │ │ │ - strdeq sp, [fp], #148 @ 0x94 │ │ │ │ - sbceq r2, sp, ip, lsr r2 │ │ │ │ - sbcseq r6, ip, ip, ror #27 │ │ │ │ + sbceq sl, fp, r8, ror #7 │ │ │ │ + sbceq sp, fp, r4, lsl sl │ │ │ │ + sbceq r2, sp, ip, asr r2 │ │ │ │ + sbcseq r6, ip, ip, lsl #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 676d0 │ │ │ │ @@ -44394,18 +44394,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #540] @ 0x21c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sl, fp, r0, asr #6 │ │ │ │ - sbceq sp, fp, r0, lsl #19 │ │ │ │ - strheq r2, [sp], #20 │ │ │ │ - smulleq sl, fp, r8, r3 │ │ │ │ + sbceq sl, fp, r0, ror #6 │ │ │ │ + sbceq sp, fp, r0, lsr #19 │ │ │ │ + ldrdeq r2, [sp], #20 │ │ │ │ + strheq sl, [fp], #56 @ 0x38 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67758 │ │ │ │ @@ -44428,18 +44428,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #364] @ 0x16c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - strheq sl, [fp], #40 @ 0x28 │ │ │ │ - sbceq sp, fp, r8, lsl #18 │ │ │ │ - sbceq r2, sp, ip, lsr #2 │ │ │ │ - strheq sl, [fp], #112 @ 0x70 │ │ │ │ + ldrdeq sl, [fp], #40 @ 0x28 │ │ │ │ + sbceq sp, fp, r8, lsr #18 │ │ │ │ + sbceq r2, sp, ip, asr #2 │ │ │ │ + ldrdeq sl, [fp], #112 @ 0x70 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #180] @ 6783c │ │ │ │ @@ -44485,20 +44485,20 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq sl, fp, r0, lsr r2 │ │ │ │ - sbceq sp, fp, r0, lsr #17 │ │ │ │ - sbceq r2, sp, r0, lsr #1 │ │ │ │ - sbceq r4, sp, ip, ror #8 │ │ │ │ - sbceq sp, fp, r8, ror r8 │ │ │ │ - ldrdeq r6, [ip], #148 @ 0x94 │ │ │ │ + sbceq sl, fp, r0, asr r2 │ │ │ │ + sbceq sp, fp, r0, asr #17 │ │ │ │ + sbceq r2, sp, r0, asr #1 │ │ │ │ + sbceq r4, sp, ip, lsl #9 │ │ │ │ + smulleq sp, fp, r8, r8 │ │ │ │ + strdeq r6, [ip], #148 @ 0x94 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #92] @ 678d0 │ │ │ │ @@ -44522,18 +44522,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #288] @ 0x120 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sl, fp, r4, asr #2 │ │ │ │ - sbceq sp, fp, r0, ror #15 │ │ │ │ - strheq r1, [sp], #248 @ 0xf8 │ │ │ │ - strheq sp, [fp], #124 @ 0x7c │ │ │ │ + sbceq sl, fp, r4, ror #2 │ │ │ │ + sbceq sp, fp, r0, lsl #16 │ │ │ │ + ldrdeq r1, [sp], #248 @ 0xf8 │ │ │ │ + ldrdeq sp, [fp], #124 @ 0x7c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #92] @ 6795c │ │ │ │ @@ -44557,18 +44557,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #284] @ 0x11c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - strheq sl, [fp], #8 │ │ │ │ - sbceq sp, fp, r4, ror #14 │ │ │ │ - sbceq r1, sp, ip, lsr #30 │ │ │ │ - sbceq sp, fp, r0, asr #14 │ │ │ │ + ldrdeq sl, [fp], #8 │ │ │ │ + sbceq sp, fp, r4, lsl #15 │ │ │ │ + sbceq r1, sp, ip, asr #30 │ │ │ │ + sbceq sp, fp, r0, ror #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 679e4 │ │ │ │ @@ -44591,18 +44591,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #248] @ 0xf8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq sl, fp, ip, lsr #32 │ │ │ │ - sbceq sp, fp, r8, ror #13 │ │ │ │ - sbceq r1, sp, r0, lsr #29 │ │ │ │ - sbcseq lr, r9, ip, ror #14 │ │ │ │ + sbceq sl, fp, ip, asr #32 │ │ │ │ + sbceq sp, fp, r8, lsl #14 │ │ │ │ + sbceq r1, sp, r0, asr #29 │ │ │ │ + sbcseq lr, r9, ip, lsl #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67a6c │ │ │ │ @@ -44625,18 +44625,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #244] @ 0xf4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r4, lsr #31 │ │ │ │ - sbceq sp, fp, r0, lsl #13 │ │ │ │ - sbceq r1, sp, r8, lsl lr │ │ │ │ - sbcseq lr, r9, r4, ror #13 │ │ │ │ + sbceq r9, fp, r4, asr #31 │ │ │ │ + sbceq sp, fp, r0, lsr #13 │ │ │ │ + sbceq r1, sp, r8, lsr lr │ │ │ │ + sbcseq lr, r9, r4, lsl #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67af4 │ │ │ │ @@ -44659,18 +44659,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #500] @ 0x1f4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, ip, lsl pc │ │ │ │ - sbceq sp, fp, r4, lsl r6 │ │ │ │ - smulleq r1, sp, r0, sp │ │ │ │ - sbcseq lr, r9, ip, asr r6 │ │ │ │ + sbceq r9, fp, ip, lsr pc │ │ │ │ + sbceq sp, fp, r4, lsr r6 │ │ │ │ + strheq r1, [sp], #208 @ 0xd0 │ │ │ │ + sbcseq lr, r9, ip, ror r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67b7c │ │ │ │ @@ -44693,18 +44693,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #496] @ 0x1f0 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - smulleq r9, fp, r4, lr │ │ │ │ - sbceq sp, fp, r4, lsr #11 │ │ │ │ - sbceq r1, sp, r8, lsl #26 │ │ │ │ - ldrsbeq lr, [r9], #84 @ 0x54 │ │ │ │ + strheq r9, [fp], #228 @ 0xe4 │ │ │ │ + sbceq sp, fp, r4, asr #11 │ │ │ │ + sbceq r1, sp, r8, lsr #26 │ │ │ │ + ldrsheq lr, [r9], #84 @ 0x54 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67c04 │ │ │ │ @@ -44727,18 +44727,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #272] @ 0x110 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, ip, lsl #28 │ │ │ │ - sbceq sp, fp, r0, lsr r5 │ │ │ │ - sbceq r1, sp, r0, lsl #25 │ │ │ │ - sbcseq lr, r9, ip, asr #10 │ │ │ │ + sbceq r9, fp, ip, lsr #28 │ │ │ │ + sbceq sp, fp, r0, asr r5 │ │ │ │ + sbceq r1, sp, r0, lsr #25 │ │ │ │ + sbcseq lr, r9, ip, ror #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67c8c │ │ │ │ @@ -44761,18 +44761,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #268] @ 0x10c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r4, lsl #27 │ │ │ │ - strheq sp, [fp], #72 @ 0x48 │ │ │ │ - strdeq r1, [sp], #184 @ 0xb8 │ │ │ │ - sbcseq lr, r9, r4, asr #9 │ │ │ │ + sbceq r9, fp, r4, lsr #27 │ │ │ │ + ldrdeq sp, [fp], #72 @ 0x48 │ │ │ │ + sbceq r1, sp, r8, lsl ip │ │ │ │ + sbcseq lr, r9, r4, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67d14 │ │ │ │ @@ -44795,18 +44795,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #260] @ 0x104 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - strdeq r9, [fp], #204 @ 0xcc │ │ │ │ - sbceq sp, fp, r0, asr #8 │ │ │ │ - sbceq r1, sp, r0, ror fp │ │ │ │ - sbcseq lr, r9, ip, lsr r4 │ │ │ │ + sbceq r9, fp, ip, lsl sp │ │ │ │ + sbceq sp, fp, r0, ror #8 │ │ │ │ + smulleq r1, sp, r0, fp │ │ │ │ + sbcseq lr, r9, ip, asr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67d9c │ │ │ │ @@ -44829,18 +44829,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #256] @ 0x100 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r4, ror ip │ │ │ │ - sbceq sp, fp, r8, asr #7 │ │ │ │ - sbceq r1, sp, r8, ror #21 │ │ │ │ - ldrheq lr, [r9], #52 @ 0x34 │ │ │ │ + smulleq r9, fp, r4, ip │ │ │ │ + sbceq sp, fp, r8, ror #7 │ │ │ │ + sbceq r1, sp, r8, lsl #22 │ │ │ │ + ldrsbeq lr, [r9], #52 @ 0x34 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67e24 │ │ │ │ @@ -44863,18 +44863,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #236] @ 0xec │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, ip, ror #23 │ │ │ │ - sbceq sp, fp, r0, asr r3 │ │ │ │ - sbceq r1, sp, r0, ror #20 │ │ │ │ - sbcseq lr, r9, ip, lsr #6 │ │ │ │ + sbceq r9, fp, ip, lsl #24 │ │ │ │ + sbceq sp, fp, r0, ror r3 │ │ │ │ + sbceq r1, sp, r0, lsl #21 │ │ │ │ + sbcseq lr, r9, ip, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67eac │ │ │ │ @@ -44897,18 +44897,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #232] @ 0xe8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r4, ror #22 │ │ │ │ - ldrdeq sp, [fp], #44 @ 0x2c │ │ │ │ - ldrdeq r1, [sp], #152 @ 0x98 │ │ │ │ - sbcseq lr, r9, r4, lsr #5 │ │ │ │ + sbceq r9, fp, r4, lsl #23 │ │ │ │ + strdeq sp, [fp], #44 @ 0x2c │ │ │ │ + strdeq r1, [sp], #152 @ 0x98 │ │ │ │ + sbcseq lr, r9, r4, asr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67f34 │ │ │ │ @@ -44931,18 +44931,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #224] @ 0xe0 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - ldrdeq r9, [fp], #172 @ 0xac │ │ │ │ - sbceq sp, fp, r4, ror #4 │ │ │ │ - sbceq r1, sp, r0, asr r9 │ │ │ │ - sbcseq lr, r9, ip, lsl r2 │ │ │ │ + strdeq r9, [fp], #172 @ 0xac │ │ │ │ + sbceq sp, fp, r4, lsl #5 │ │ │ │ + sbceq r1, sp, r0, ror r9 │ │ │ │ + sbcseq lr, r9, ip, lsr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 67fbc │ │ │ │ @@ -44965,18 +44965,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #220] @ 0xdc │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r4, asr sl │ │ │ │ - strdeq sp, [fp], #16 │ │ │ │ - sbceq r1, sp, r8, asr #17 │ │ │ │ - smullseq lr, r9, r4, r1 │ │ │ │ + sbceq r9, fp, r4, ror sl │ │ │ │ + sbceq sp, fp, r0, lsl r2 │ │ │ │ + sbceq r1, sp, r8, ror #17 │ │ │ │ + ldrheq lr, [r9], #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 68044 │ │ │ │ @@ -44999,18 +44999,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #212] @ 0xd4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, ip, asr #19 │ │ │ │ - sbceq sp, fp, r8, ror r1 │ │ │ │ - sbceq r1, sp, r0, asr #16 │ │ │ │ - sbcseq lr, r9, ip, lsl #2 │ │ │ │ + sbceq r9, fp, ip, ror #19 │ │ │ │ + smulleq sp, fp, r8, r1 │ │ │ │ + sbceq r1, sp, r0, ror #16 │ │ │ │ + sbcseq lr, r9, ip, lsr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 680cc │ │ │ │ @@ -45033,18 +45033,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #208] @ 0xd0 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r4, asr #18 │ │ │ │ - sbceq sp, fp, r0, lsl #2 │ │ │ │ - strheq r1, [sp], #120 @ 0x78 │ │ │ │ - sbcseq lr, r9, r4, lsl #1 │ │ │ │ + sbceq r9, fp, r4, ror #18 │ │ │ │ + sbceq sp, fp, r0, lsr #2 │ │ │ │ + ldrdeq r1, [sp], #120 @ 0x78 │ │ │ │ + sbcseq lr, r9, r4, lsr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 68154 │ │ │ │ @@ -45067,18 +45067,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #200] @ 0xc8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - strheq r9, [fp], #140 @ 0x8c │ │ │ │ - sbceq sp, fp, r8, lsl #1 │ │ │ │ - sbceq r1, sp, r0, lsr r7 │ │ │ │ - ldrsheq sp, [r9], #252 @ 0xfc │ │ │ │ + ldrdeq r9, [fp], #140 @ 0x8c │ │ │ │ + sbceq sp, fp, r8, lsr #1 │ │ │ │ + sbceq r1, sp, r0, asr r7 │ │ │ │ + sbcseq lr, r9, ip, lsl r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 681dc │ │ │ │ @@ -45101,18 +45101,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #196] @ 0xc4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r4, lsr r8 │ │ │ │ - sbceq sp, fp, r0, lsl r0 │ │ │ │ - sbceq r1, sp, r8, lsr #13 │ │ │ │ - sbcseq sp, r9, r4, ror pc │ │ │ │ + sbceq r9, fp, r4, asr r8 │ │ │ │ + sbceq sp, fp, r0, lsr r0 │ │ │ │ + sbceq r1, sp, r8, asr #13 │ │ │ │ + smullseq sp, r9, r4, pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 68264 │ │ │ │ @@ -45135,18 +45135,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #188] @ 0xbc │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, ip, lsr #15 │ │ │ │ - smulleq ip, fp, r8, pc @ │ │ │ │ - sbceq r1, sp, r0, lsr #12 │ │ │ │ - sbcseq sp, r9, ip, ror #29 │ │ │ │ + sbceq r9, fp, ip, asr #15 │ │ │ │ + strheq ip, [fp], #248 @ 0xf8 │ │ │ │ + sbceq r1, sp, r0, asr #12 │ │ │ │ + sbcseq sp, r9, ip, lsl #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 682ec │ │ │ │ @@ -45169,18 +45169,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #184] @ 0xb8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r4, lsr #14 │ │ │ │ - sbceq ip, fp, r0, lsr #30 │ │ │ │ - smulleq r1, sp, r8, r5 │ │ │ │ - sbcseq sp, r9, r4, ror #28 │ │ │ │ + sbceq r9, fp, r4, asr #14 │ │ │ │ + sbceq ip, fp, r0, asr #30 │ │ │ │ + strheq r1, [sp], #88 @ 0x58 │ │ │ │ + sbcseq sp, r9, r4, lsl #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 68374 │ │ │ │ @@ -45203,18 +45203,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #152] @ 0x98 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - smulleq r9, fp, ip, r6 │ │ │ │ - sbceq ip, fp, r8, lsr #29 │ │ │ │ - sbceq r1, sp, r0, lsl r5 │ │ │ │ - ldrsbeq sp, [r9], #220 @ 0xdc │ │ │ │ + strheq r9, [fp], #108 @ 0x6c │ │ │ │ + sbceq ip, fp, r8, asr #29 │ │ │ │ + sbceq r1, sp, r0, lsr r5 │ │ │ │ + ldrsheq sp, [r9], #220 @ 0xdc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r4, r1, #0 │ │ │ │ ldr r6, [r0, #800] @ 0x320 │ │ │ │ mov r5, r0 │ │ │ │ @@ -45245,18 +45245,18 @@ │ │ │ │ mov r0, r6 │ │ │ │ ldr r3, [r6, #72] @ 0x48 │ │ │ │ blx r3 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq ip, fp, r8, lsr lr │ │ │ │ - sbceq r9, fp, ip, lsl #12 │ │ │ │ - sbceq r1, sp, r0, lsl #9 │ │ │ │ - sbcseq r9, fp, r4, lsr #14 │ │ │ │ + sbceq ip, fp, r8, asr lr │ │ │ │ + sbceq r9, fp, ip, lsr #12 │ │ │ │ + sbceq r1, sp, r0, lsr #9 │ │ │ │ + sbcseq r9, fp, r4, asr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ subs r4, r1, #0 │ │ │ │ ldr r5, [r0, #800] @ 0x320 │ │ │ │ ldr r1, [pc, #96] @ 684ac │ │ │ │ @@ -45281,18 +45281,18 @@ │ │ │ │ ldr r3, [r5, #68] @ 0x44 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq ip, fp, r0, lsr #27 │ │ │ │ - sbceq r9, fp, r8, ror #10 │ │ │ │ - sbceq r1, sp, r0, ror #7 │ │ │ │ - sbcseq r9, fp, r4, lsl #13 │ │ │ │ + sbceq ip, fp, r0, asr #27 │ │ │ │ + sbceq r9, fp, r8, lsl #11 │ │ │ │ + sbceq r1, sp, r0, lsl #8 │ │ │ │ + sbcseq r9, fp, r4, lsr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r9, [r0, #800] @ 0x320 │ │ │ │ mov r8, r1 │ │ │ │ ldr r0, [pc, #220] @ 685b8 │ │ │ │ @@ -45348,20 +45348,20 @@ │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r9 │ │ │ │ blx r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 6858c │ │ │ │ - ldrdeq r9, [fp], #76 @ 0x4c │ │ │ │ - sbceq ip, fp, r8, lsl sp │ │ │ │ - sbceq r1, sp, ip, asr #6 │ │ │ │ - sbceq ip, fp, r4, lsl #26 │ │ │ │ - sbcseq r1, sl, r8, lsr r3 │ │ │ │ - strdeq r1, [sp], #128 @ 0x80 │ │ │ │ + strdeq r9, [fp], #76 @ 0x4c │ │ │ │ + sbceq ip, fp, r8, lsr sp │ │ │ │ + sbceq r1, sp, ip, ror #6 │ │ │ │ + sbceq ip, fp, r4, lsr #26 │ │ │ │ + sbcseq r1, sl, r8, asr r3 │ │ │ │ + sbceq r1, sp, r0, lsl r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r9, [r0, #800] @ 0x320 │ │ │ │ mov r8, r1 │ │ │ │ ldr r0, [pc, #600] @ 68848 │ │ │ │ @@ -45512,23 +45512,23 @@ │ │ │ │ mov r0, r9 │ │ │ │ str sl, [sp] │ │ │ │ ldr r5, [r9, #516] @ 0x204 │ │ │ │ blx r5 │ │ │ │ bl 6f80c │ │ │ │ bl 6fd68 │ │ │ │ b 6874c │ │ │ │ - sbceq r9, fp, r0, asr #7 │ │ │ │ + sbceq r9, fp, r0, ror #7 │ │ │ │ + sbceq ip, fp, r8, asr #24 │ │ │ │ + sbceq r1, sp, r0, asr r2 │ │ │ │ sbceq ip, fp, r8, lsr #24 │ │ │ │ - sbceq r1, sp, r0, lsr r2 │ │ │ │ - sbceq ip, fp, r8, lsl #24 │ │ │ │ - sbcseq r1, sl, ip, lsl r2 │ │ │ │ - sbceq lr, fp, r4, asr #14 │ │ │ │ - sbceq ip, fp, ip, lsl #23 │ │ │ │ - sbceq ip, fp, ip, lsl #21 │ │ │ │ - sbceq ip, fp, r4, lsr sl │ │ │ │ + sbcseq r1, sl, ip, lsr r2 │ │ │ │ + sbceq lr, fp, r4, ror #14 │ │ │ │ + sbceq ip, fp, ip, lsr #23 │ │ │ │ + sbceq ip, fp, ip, lsr #21 │ │ │ │ + sbceq ip, fp, r4, asr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r9, [r0, #800] @ 0x320 │ │ │ │ mov r7, r1 │ │ │ │ ldr r0, [pc, #276] @ 689a0 │ │ │ │ @@ -45598,21 +45598,21 @@ │ │ │ │ mov r0, r9 │ │ │ │ mov ip, lr │ │ │ │ add sp, sp, #4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx ip │ │ │ │ bl 70000 │ │ │ │ b 68948 │ │ │ │ - sbceq r9, fp, r4, lsr #2 │ │ │ │ - strheq ip, [fp], #144 @ 0x90 │ │ │ │ - sbcseq r7, fp, ip, ror #15 │ │ │ │ - sbcseq r8, sl, r8, lsr fp │ │ │ │ - sbceq lr, fp, ip, lsr #1 │ │ │ │ - sbceq r1, sp, r4, lsr r5 │ │ │ │ - sbceq ip, fp, r4, lsl #18 │ │ │ │ + sbceq r9, fp, r4, asr #2 │ │ │ │ + ldrdeq ip, [fp], #144 @ 0x90 │ │ │ │ + sbcseq r7, fp, ip, lsl #16 │ │ │ │ + sbcseq r8, sl, r8, asr fp │ │ │ │ + sbceq lr, fp, ip, asr #1 │ │ │ │ + sbceq r1, sp, r4, asr r5 │ │ │ │ + sbceq ip, fp, r4, lsr #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r9, [r0, #800] @ 0x320 │ │ │ │ mov r5, r1 │ │ │ │ ldr r0, [pc, #384] @ 68b5c │ │ │ │ @@ -45709,23 +45709,23 @@ │ │ │ │ ldr r0, [pc, #52] @ 68b7c │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6f508 │ │ │ │ cmp r8, #0 │ │ │ │ beq 68b04 │ │ │ │ bl 6fd68 │ │ │ │ b 68ab8 │ │ │ │ - ldrdeq r8, [fp], #244 @ 0xf4 │ │ │ │ - sbceq ip, fp, r8, lsl #17 │ │ │ │ - sbceq r0, sp, r4, asr #28 │ │ │ │ - sbceq ip, fp, r0, ror r8 │ │ │ │ - sbceq ip, fp, r0, ror #16 │ │ │ │ - sbceq ip, fp, r8, lsl r8 │ │ │ │ - ldrdeq ip, [fp], #120 @ 0x78 │ │ │ │ - sbceq ip, fp, ip, ror r7 │ │ │ │ - sbceq ip, fp, r0, asr r7 │ │ │ │ + strdeq r8, [fp], #244 @ 0xf4 │ │ │ │ + sbceq ip, fp, r8, lsr #17 │ │ │ │ + sbceq r0, sp, r4, ror #28 │ │ │ │ + smulleq ip, fp, r0, r8 │ │ │ │ + sbceq ip, fp, r0, lsl #17 │ │ │ │ + sbceq ip, fp, r8, lsr r8 │ │ │ │ + strdeq ip, [fp], #120 @ 0x78 │ │ │ │ + smulleq ip, fp, ip, r7 │ │ │ │ + sbceq ip, fp, r0, ror r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r3, r0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r0, [pc, #136] @ 68c28 │ │ │ │ @@ -45760,18 +45760,18 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 68c04 │ │ │ │ - sbceq r8, fp, r8, lsl lr │ │ │ │ - sbceq ip, fp, r4, lsl #14 │ │ │ │ - sbceq r0, sp, ip, lsl #25 │ │ │ │ - ldrsbeq r1, [sl], #236 @ 0xec │ │ │ │ + sbceq r8, fp, r8, lsr lr │ │ │ │ + sbceq ip, fp, r4, lsr #14 │ │ │ │ + sbceq r0, sp, ip, lsr #25 │ │ │ │ + ldrsheq r1, [sl], #236 @ 0xec │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r1 │ │ │ │ mov ip, r0 │ │ │ │ ldr r1, [pc, #124] @ 68cd4 │ │ │ │ @@ -45803,19 +45803,19 @@ │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r5, #448] @ 0x1c0 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq ip, fp, ip, asr r6 │ │ │ │ - sbceq r8, fp, ip, asr sp │ │ │ │ - sbceq r0, sp, ip, asr #23 │ │ │ │ - sbceq ip, fp, r0, asr #12 │ │ │ │ - sbceq ip, fp, r0, lsl #13 │ │ │ │ + sbceq ip, fp, ip, ror r6 │ │ │ │ + sbceq r8, fp, ip, ror sp │ │ │ │ + sbceq r0, sp, ip, ror #23 │ │ │ │ + sbceq ip, fp, r0, ror #12 │ │ │ │ + sbceq ip, fp, r0, lsr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r6, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #316] @ 68e44 │ │ │ │ @@ -45895,25 +45895,25 @@ │ │ │ │ ldr r5, [r6, #380] @ 0x17c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ blx r5 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r8, fp, r8, lsr #25 │ │ │ │ - sbceq ip, fp, ip, asr #11 │ │ │ │ - sbceq r0, sp, r0, lsl fp │ │ │ │ - sbceq r9, sp, r0, lsr sp │ │ │ │ - smulleq ip, fp, r0, r5 │ │ │ │ - sbceq ip, fp, r0, lsl #11 │ │ │ │ - sbceq ip, fp, ip, ror #10 │ │ │ │ - sbceq ip, fp, r8, asr r5 │ │ │ │ - sbceq r9, sp, r4, ror sp │ │ │ │ - sbceq ip, fp, ip, lsr #10 │ │ │ │ - sbceq ip, fp, ip, lsl r5 │ │ │ │ + sbceq r8, fp, r8, asr #25 │ │ │ │ + sbceq ip, fp, ip, ror #11 │ │ │ │ + sbceq r0, sp, r0, lsr fp │ │ │ │ + sbceq r9, sp, r0, asr sp │ │ │ │ + strheq ip, [fp], #80 @ 0x50 │ │ │ │ + sbceq ip, fp, r0, lsr #11 │ │ │ │ + sbceq ip, fp, ip, lsl #11 │ │ │ │ + sbceq ip, fp, r8, ror r5 │ │ │ │ + smulleq r9, sp, r4, sp │ │ │ │ + sbceq ip, fp, ip, asr #10 │ │ │ │ + sbceq ip, fp, ip, lsr r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r8, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #324] @ 68fd4 │ │ │ │ @@ -45995,24 +45995,24 @@ │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r8 │ │ │ │ mov ip, lr │ │ │ │ ldr r2, [sp, #12] │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx ip │ │ │ │ - sbceq r8, fp, r0, lsr #22 │ │ │ │ - smulleq ip, fp, r4, r4 │ │ │ │ - sbcseq r7, fp, r0, ror #3 │ │ │ │ - sbceq r8, fp, r8, ror #22 │ │ │ │ - sbceq ip, fp, ip, lsr #8 │ │ │ │ - sbcseq r2, sl, ip, lsl #4 │ │ │ │ - sbceq ip, fp, r0, lsl #8 │ │ │ │ - strdeq ip, [fp], #152 @ 0x98 │ │ │ │ - ldrdeq sp, [fp], #128 @ 0x80 │ │ │ │ - strheq ip, [fp], #52 @ 0x34 │ │ │ │ + sbceq r8, fp, r0, asr #22 │ │ │ │ + strheq ip, [fp], #68 @ 0x44 │ │ │ │ + sbcseq r7, fp, r0, lsl #4 │ │ │ │ + sbceq r8, fp, r8, lsl #23 │ │ │ │ + sbceq ip, fp, ip, asr #8 │ │ │ │ + sbcseq r2, sl, ip, lsr #4 │ │ │ │ + sbceq ip, fp, r0, lsr #8 │ │ │ │ + sbceq ip, fp, r8, lsl sl │ │ │ │ + strdeq sp, [fp], #128 @ 0x80 │ │ │ │ + ldrdeq ip, [fp], #52 @ 0x34 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #356] @ 6917c │ │ │ │ mov r5, r3 │ │ │ │ @@ -46103,22 +46103,22 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 69178 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r6, [sl, #-252] @ 0xffffff04 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r8, fp, ip, ror r9 │ │ │ │ - sbceq ip, fp, r0, lsl r3 │ │ │ │ - sbcseq r7, fp, ip, lsr r0 │ │ │ │ - sbceq r8, fp, r0, asr #19 │ │ │ │ - sbcseq r2, sl, r0, lsl #1 │ │ │ │ - sbcseq r3, sp, ip, lsr #24 │ │ │ │ - ldrsbeq r1, [ip], #84 @ 0x54 │ │ │ │ - sbceq ip, fp, ip, asr #16 │ │ │ │ + smulleq r8, fp, ip, r9 │ │ │ │ + sbceq ip, fp, r0, lsr r3 │ │ │ │ + sbcseq r7, fp, ip, asr r0 │ │ │ │ + sbceq r8, fp, r0, ror #19 │ │ │ │ + sbcseq r2, sl, r0, lsr #1 │ │ │ │ + sbcseq r3, sp, ip, asr #24 │ │ │ │ + ldrsheq r1, [ip], #84 @ 0x54 │ │ │ │ + sbceq ip, fp, ip, ror #16 │ │ │ │ smlaltbeq r6, sl, r4, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr fp, [pc, #756] @ 694b4 │ │ │ │ mov r4, r1 │ │ │ │ @@ -46307,34 +46307,34 @@ │ │ │ │ bl 6f508 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, sl │ │ │ │ bl 6faac │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ b 69370 │ │ │ │ - sbceq r8, fp, ip, ror #15 │ │ │ │ - ldrheq r6, [fp], #236 @ 0xec │ │ │ │ - sbceq ip, fp, r4, lsl #3 │ │ │ │ - sbceq ip, fp, r8, asr #1 │ │ │ │ - strheq ip, [fp], #0 │ │ │ │ - sbceq r8, fp, r0, lsr #15 │ │ │ │ - sbceq ip, fp, r0, rrx │ │ │ │ - sbcseq r1, sl, r0, asr #28 │ │ │ │ - sbceq ip, fp, r4, lsr r0 │ │ │ │ - sbceq ip, fp, ip, lsr #12 │ │ │ │ - sbceq sp, fp, r0, lsl #10 │ │ │ │ - sbceq fp, fp, r4, ror #31 │ │ │ │ - smulleq fp, fp, r4, pc @ │ │ │ │ - sbceq r8, fp, r4, ror #12 │ │ │ │ - sbcseq r1, sl, r0, lsr #26 │ │ │ │ - sbcseq r3, sp, ip, asr #17 │ │ │ │ - sbcseq r1, ip, r4, ror r2 │ │ │ │ - sbceq ip, fp, ip, ror #9 │ │ │ │ - sbceq sp, fp, r0, asr #7 │ │ │ │ - sbceq fp, fp, r4, lsr #29 │ │ │ │ + sbceq r8, fp, ip, lsl #16 │ │ │ │ + ldrsbeq r6, [fp], #236 @ 0xec │ │ │ │ + sbceq ip, fp, r4, lsr #3 │ │ │ │ + sbceq ip, fp, r8, ror #1 │ │ │ │ + ldrdeq ip, [fp], #0 │ │ │ │ + sbceq r8, fp, r0, asr #15 │ │ │ │ + sbceq ip, fp, r0, lsl #1 │ │ │ │ + sbcseq r1, sl, r0, ror #28 │ │ │ │ + sbceq ip, fp, r4, asr r0 │ │ │ │ + sbceq ip, fp, ip, asr #12 │ │ │ │ + sbceq sp, fp, r0, lsr #10 │ │ │ │ + sbceq ip, fp, r4 │ │ │ │ + strheq fp, [fp], #244 @ 0xf4 │ │ │ │ + sbceq r8, fp, r4, lsl #13 │ │ │ │ + sbcseq r1, sl, r0, asr #26 │ │ │ │ + sbcseq r3, sp, ip, ror #17 │ │ │ │ + smullseq r1, ip, r4, r2 │ │ │ │ + sbceq ip, fp, ip, lsl #10 │ │ │ │ + sbceq sp, fp, r0, ror #7 │ │ │ │ + sbceq fp, fp, r4, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr ip, [pc, #428] @ 696c8 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [pc, #424] @ 696cc │ │ │ │ @@ -46442,24 +46442,24 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ b 695b0 │ │ │ │ mov r4, #0 │ │ │ │ b 69680 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r6, [sl, #-168] @ 0xffffff58 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq fp, fp, r8, asr #27 │ │ │ │ - sbceq r8, fp, r4, lsl #8 │ │ │ │ - sbceq r0, sp, r0, lsl #5 │ │ │ │ - sbceq r8, fp, r4, ror #8 │ │ │ │ - sbceq fp, fp, r8, lsr #26 │ │ │ │ - sbcseq r1, sl, r8, lsl #22 │ │ │ │ - strdeq fp, [fp], #204 @ 0xcc │ │ │ │ - sbceq fp, fp, r0, asr #26 │ │ │ │ + sbceq fp, fp, r8, ror #27 │ │ │ │ + sbceq r8, fp, r4, lsr #8 │ │ │ │ + sbceq r0, sp, r0, lsr #5 │ │ │ │ + sbceq r8, fp, r4, lsl #9 │ │ │ │ + sbceq fp, fp, r8, asr #26 │ │ │ │ + sbcseq r1, sl, r8, lsr #22 │ │ │ │ + sbceq fp, fp, ip, lsl sp │ │ │ │ + sbceq fp, fp, r0, ror #26 │ │ │ │ cmpeq sl, r0, ror r9 │ │ │ │ - strheq fp, [fp], #196 @ 0xc4 │ │ │ │ + ldrdeq fp, [fp], #196 @ 0xc4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #160] @ 697b0 │ │ │ │ ldr r5, [r0, #800] @ 0x320 │ │ │ │ ldr r0, [pc, #156] @ 697b4 │ │ │ │ @@ -46498,19 +46498,19 @@ │ │ │ │ str r7, [sp, #24] │ │ │ │ mov r2, r4 │ │ │ │ ldr r1, [r5, #592] @ 0x250 │ │ │ │ mov r3, r6 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx r1 │ │ │ │ - sbceq fp, fp, r4, ror ip │ │ │ │ - sbceq r8, fp, r0, lsr #5 │ │ │ │ - sbceq r0, sp, ip, lsl #2 │ │ │ │ - sbceq r2, ip, r0, ror r5 │ │ │ │ - sbceq fp, fp, r0, asr #24 │ │ │ │ + smulleq fp, fp, r4, ip @ │ │ │ │ + sbceq r8, fp, r0, asr #5 │ │ │ │ + sbceq r0, sp, ip, lsr #2 │ │ │ │ + smulleq r2, ip, r0, r5 │ │ │ │ + sbceq fp, fp, r0, ror #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #128] @ 6985c │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [pc, #124] @ 69860 │ │ │ │ @@ -46541,18 +46541,18 @@ │ │ │ │ str r7, [sp, #24] │ │ │ │ mov r2, r4 │ │ │ │ ldr r1, [r5, #580] @ 0x244 │ │ │ │ mov r3, r6 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx r1 │ │ │ │ - sbceq fp, fp, r4, asr #23 │ │ │ │ - ldrdeq r8, [fp], #20 │ │ │ │ - sbceq r0, sp, r0, asr #32 │ │ │ │ - smulleq fp, fp, r0, fp @ │ │ │ │ + sbceq fp, fp, r4, ror #23 │ │ │ │ + strdeq r8, [fp], #20 │ │ │ │ + sbceq r0, sp, r0, rrx │ │ │ │ + strheq fp, [fp], #176 @ 0xb0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #188] @ 69948 │ │ │ │ @@ -46600,21 +46600,21 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx ip │ │ │ │ - sbceq r8, fp, ip, lsr #2 │ │ │ │ - sbceq fp, fp, r4, lsr fp │ │ │ │ - ldrsheq r6, [fp], #116 @ 0x74 │ │ │ │ - sbceq r8, fp, ip, ror r1 │ │ │ │ - sbceq fp, fp, r0, asr #20 │ │ │ │ - sbceq fp, fp, r0, lsr sl │ │ │ │ - sbceq fp, fp, r8, asr #21 │ │ │ │ + sbceq r8, fp, ip, asr #2 │ │ │ │ + sbceq fp, fp, r4, asr fp │ │ │ │ + sbcseq r6, fp, r4, lsl r8 │ │ │ │ + smulleq r8, fp, ip, r1 │ │ │ │ + sbceq fp, fp, r0, ror #20 │ │ │ │ + sbceq fp, fp, r0, asr sl │ │ │ │ + sbceq fp, fp, r8, ror #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #28 │ │ │ │ subs r5, r1, #0 │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ @@ -46708,24 +46708,24 @@ │ │ │ │ mov r0, r7 │ │ │ │ blx r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 69a30 │ │ │ │ - sbceq fp, fp, r8, lsr #20 │ │ │ │ - sbceq r8, fp, r0 │ │ │ │ - sbceq pc, ip, ip, ror lr @ │ │ │ │ - smulleq r9, sp, ip, r0 │ │ │ │ - strdeq fp, [fp], #156 @ 0x9c │ │ │ │ - sbceq fp, fp, r4, asr #17 │ │ │ │ - sbceq fp, fp, ip, lsr #17 │ │ │ │ - sbceq ip, fp, r4, lsr #26 │ │ │ │ - sbceq ip, fp, r4, lsl sp │ │ │ │ - sbceq fp, fp, ip, asr #18 │ │ │ │ + sbceq fp, fp, r8, asr #20 │ │ │ │ + sbceq r8, fp, r0, lsr #32 │ │ │ │ + smulleq pc, ip, ip, lr @ │ │ │ │ + strheq r9, [sp], #12 │ │ │ │ + sbceq fp, fp, ip, lsl sl │ │ │ │ + sbceq fp, fp, r4, ror #17 │ │ │ │ + sbceq fp, fp, ip, asr #17 │ │ │ │ + sbceq ip, fp, r4, asr #26 │ │ │ │ + sbceq ip, fp, r4, lsr sp │ │ │ │ + sbceq fp, fp, ip, ror #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 69b98 │ │ │ │ @@ -46748,18 +46748,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #84] @ 0x54 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r7, fp, r8, ror lr │ │ │ │ - ldrdeq fp, [fp], #132 @ 0x84 │ │ │ │ - sbceq pc, ip, ip, ror #25 │ │ │ │ - sbceq ip, fp, r4, asr #30 │ │ │ │ + smulleq r7, fp, r8, lr │ │ │ │ + strdeq fp, [fp], #132 @ 0x84 │ │ │ │ + sbceq pc, ip, ip, lsl #26 │ │ │ │ + sbceq ip, fp, r4, ror #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #156] @ 69c64 │ │ │ │ @@ -46799,20 +46799,20 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx ip │ │ │ │ - strdeq r7, [fp], #208 @ 0xd0 │ │ │ │ - sbceq fp, fp, r4, ror #16 │ │ │ │ - ldrheq r6, [fp], #76 @ 0x4c │ │ │ │ - sbcseq r2, fp, r0, lsr r3 │ │ │ │ - sbcseq r3, sp, ip, asr #1 │ │ │ │ - sbceq fp, fp, ip, lsl r8 │ │ │ │ + sbceq r7, fp, r0, lsl lr │ │ │ │ + sbceq fp, fp, r4, lsl #17 │ │ │ │ + ldrsbeq r6, [fp], #76 @ 0x4c │ │ │ │ + sbcseq r2, fp, r0, asr r3 │ │ │ │ + sbcseq r3, sp, ip, ror #1 │ │ │ │ + sbceq fp, fp, ip, lsr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r4, r1, #0 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ ldr r1, [pc, #160] @ 69d3c │ │ │ │ @@ -46853,20 +46853,20 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx ip │ │ │ │ - strheq fp, [fp], #120 @ 0x78 │ │ │ │ - sbceq r7, fp, r8, lsl sp │ │ │ │ - sbcseq r6, fp, r4, ror #7 │ │ │ │ - sbcseq r7, fp, ip, lsr #28 │ │ │ │ - sbceq fp, fp, r0, ror #14 │ │ │ │ - sbcseq pc, ip, r8, asr #28 │ │ │ │ + ldrdeq fp, [fp], #120 @ 0x78 │ │ │ │ + sbceq r7, fp, r8, lsr sp │ │ │ │ + sbcseq r6, fp, r4, lsl #8 │ │ │ │ + sbcseq r7, fp, ip, asr #28 │ │ │ │ + sbceq fp, fp, r0, lsl #15 │ │ │ │ + sbcseq pc, ip, r8, ror #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #120] @ 69dec │ │ │ │ @@ -46897,18 +46897,18 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r7, fp, r4, asr #24 │ │ │ │ - strdeq fp, [fp], #96 @ 0x60 │ │ │ │ - strheq pc, [ip], #168 @ 0xa8 @ │ │ │ │ - ldrdeq fp, [fp], #108 @ 0x6c │ │ │ │ + sbceq r7, fp, r4, ror #24 │ │ │ │ + sbceq fp, fp, r0, lsl r7 │ │ │ │ + ldrdeq pc, [ip], #168 @ 0xa8 │ │ │ │ + strdeq fp, [fp], #108 @ 0x6c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r9, [r0, #800] @ 0x320 │ │ │ │ mov r7, r1 │ │ │ │ ldr r0, [pc, #276] @ 69f30 │ │ │ │ @@ -46978,21 +46978,21 @@ │ │ │ │ mov r0, r9 │ │ │ │ mov ip, lr │ │ │ │ add sp, sp, #4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx ip │ │ │ │ bl 70000 │ │ │ │ b 69ed8 │ │ │ │ - smulleq r7, fp, r4, fp │ │ │ │ - sbceq fp, fp, r4, ror #12 │ │ │ │ - sbcseq r6, fp, ip, asr r2 │ │ │ │ - sbcseq r7, sl, r8, lsr #11 │ │ │ │ - sbceq ip, fp, ip, lsl fp │ │ │ │ - sbceq pc, fp, ip, lsr ip @ │ │ │ │ - strheq fp, [fp], #88 @ 0x58 │ │ │ │ + strheq r7, [fp], #180 @ 0xb4 │ │ │ │ + sbceq fp, fp, r4, lsl #13 │ │ │ │ + sbcseq r6, fp, ip, ror r2 │ │ │ │ + sbcseq r7, sl, r8, asr #11 │ │ │ │ + sbceq ip, fp, ip, lsr fp │ │ │ │ + sbceq pc, fp, ip, asr ip @ │ │ │ │ + ldrdeq fp, [fp], #88 @ 0x58 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #152] @ 6a004 │ │ │ │ @@ -47031,19 +47031,19 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r7, fp, ip, asr #20 │ │ │ │ - sbceq fp, fp, r4, asr #10 │ │ │ │ - strheq pc, [ip], #140 @ 0x8c @ │ │ │ │ - ldrsheq r5, [fp], #188 @ 0xbc │ │ │ │ - sbcseq ip, r9, r0, ror r1 │ │ │ │ + sbceq r7, fp, ip, ror #20 │ │ │ │ + sbceq fp, fp, r4, ror #10 │ │ │ │ + ldrdeq pc, [ip], #140 @ 0x8c │ │ │ │ + sbcseq r5, fp, ip, lsl ip │ │ │ │ + smullseq ip, r9, r0, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6a0a8 │ │ │ │ @@ -47072,18 +47072,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r7, fp, r0, lsl #19 │ │ │ │ - smulleq fp, fp, r0, r4 @ │ │ │ │ - strdeq pc, [ip], #116 @ 0x74 │ │ │ │ - sbcseq ip, r9, r0, asr #1 │ │ │ │ + sbceq r7, fp, r0, lsr #19 │ │ │ │ + strheq fp, [fp], #64 @ 0x40 │ │ │ │ + sbceq pc, ip, r4, lsl r8 @ │ │ │ │ + sbcseq ip, r9, r0, ror #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r0, [pc, #112] @ 6a148 │ │ │ │ @@ -47112,18 +47112,18 @@ │ │ │ │ blx r3 │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 73b30 │ │ │ │ bl 6f948 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r7, fp, r0, ror #17 │ │ │ │ - sbceq fp, fp, r8, lsl #8 │ │ │ │ - sbceq pc, ip, r0, asr r7 @ │ │ │ │ - strdeq fp, [fp], #52 @ 0x34 │ │ │ │ + sbceq r7, fp, r0, lsl #18 │ │ │ │ + sbceq fp, fp, r8, lsr #8 │ │ │ │ + sbceq pc, ip, r0, ror r7 @ │ │ │ │ + sbceq fp, fp, r4, lsl r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #92] @ 6a1d4 │ │ │ │ @@ -47147,18 +47147,18 @@ │ │ │ │ bl 6efd8 │ │ │ │ ldr r3, [r5, #520] @ 0x208 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r7, fp, r0, asr #16 │ │ │ │ - sbceq fp, fp, r4, lsl #7 │ │ │ │ - strheq pc, [ip], #100 @ 0x64 @ │ │ │ │ - ldrheq ip, [r9], #56 @ 0x38 │ │ │ │ + sbceq r7, fp, r0, ror #16 │ │ │ │ + sbceq fp, fp, r4, lsr #7 │ │ │ │ + ldrdeq pc, [ip], #100 @ 0x64 │ │ │ │ + ldrsbeq ip, [r9], #56 @ 0x38 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #128] @ 6a284 │ │ │ │ @@ -47191,19 +47191,19 @@ │ │ │ │ ldr r3, [r6, #524] @ 0x20c │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - strheq r7, [fp], #116 @ 0x74 │ │ │ │ - sbceq fp, fp, r4, lsl #6 │ │ │ │ - sbceq pc, ip, r4, lsr #12 │ │ │ │ - sbceq fp, fp, r8, ror #5 │ │ │ │ - sbcseq ip, r9, ip, lsl #6 │ │ │ │ + ldrdeq r7, [fp], #116 @ 0x74 │ │ │ │ + sbceq fp, fp, r4, lsr #6 │ │ │ │ + sbceq pc, ip, r4, asr #12 │ │ │ │ + sbceq fp, fp, r8, lsl #6 │ │ │ │ + sbcseq ip, r9, ip, lsr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r3, r0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r0, [pc, #228] @ 6a39c │ │ │ │ @@ -47261,19 +47261,19 @@ │ │ │ │ mov r0, r7 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx r3 │ │ │ │ bl 70000 │ │ │ │ b 6a324 │ │ │ │ bl 70000 │ │ │ │ b 6a36c │ │ │ │ - sbceq r7, fp, r0, lsl #14 │ │ │ │ - sbceq fp, fp, r0, ror r2 │ │ │ │ - sbcseq r5, fp, ip, asr #27 │ │ │ │ - sbceq fp, fp, r4, asr r2 │ │ │ │ - sbceq fp, fp, r4, lsr #4 │ │ │ │ + sbceq r7, fp, r0, lsr #14 │ │ │ │ + smulleq fp, fp, r0, r2 @ │ │ │ │ + sbcseq r5, fp, ip, ror #27 │ │ │ │ + sbceq fp, fp, r4, ror r2 │ │ │ │ + sbceq fp, fp, r4, asr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ ldrd r4, [sp, #88] @ 0x58 │ │ │ │ subs r6, r1, #0 │ │ │ │ @@ -47371,26 +47371,26 @@ │ │ │ │ ldr r4, [r5, #396] @ 0x18c │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx r4 │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq fp, fp, r4, ror #2 │ │ │ │ - strheq r7, [fp], #84 @ 0x54 │ │ │ │ - sbceq pc, ip, r0, lsr r4 @ │ │ │ │ - sbceq r8, sp, r0, asr r6 │ │ │ │ - sbceq fp, fp, r8, lsr r1 │ │ │ │ - sbceq ip, fp, r8, asr r3 │ │ │ │ - strdeq fp, [fp], #12 │ │ │ │ - sbceq sl, fp, ip, ror #28 │ │ │ │ - sbceq sl, fp, r8, asr lr │ │ │ │ - ldrdeq ip, [fp], #36 @ 0x24 │ │ │ │ - sbceq ip, fp, r4, asr #5 │ │ │ │ - strdeq sl, [fp], #236 @ 0xec │ │ │ │ + sbceq fp, fp, r4, lsl #3 │ │ │ │ + ldrdeq r7, [fp], #84 @ 0x54 │ │ │ │ + sbceq pc, ip, r0, asr r4 @ │ │ │ │ + sbceq r8, sp, r0, ror r6 │ │ │ │ + sbceq fp, fp, r8, asr r1 │ │ │ │ + sbceq ip, fp, r8, ror r3 │ │ │ │ + sbceq fp, fp, ip, lsl r1 │ │ │ │ + sbceq sl, fp, ip, lsl #29 │ │ │ │ + sbceq sl, fp, r8, ror lr │ │ │ │ + strdeq ip, [fp], #36 @ 0x24 │ │ │ │ + sbceq ip, fp, r4, ror #5 │ │ │ │ + sbceq sl, fp, ip, lsl pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ mov r4, r0 │ │ │ │ ldr r1, [pc, #120] @ 6a61c │ │ │ │ @@ -47421,18 +47421,18 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 75788 │ │ │ │ - sbceq sl, fp, r0, ror #31 │ │ │ │ - sbceq r7, fp, r0, lsl #9 │ │ │ │ - sbcseq r5, fp, r4, ror #21 │ │ │ │ - sbceq r7, fp, r8, lsl #15 │ │ │ │ + sbceq fp, fp, r0 │ │ │ │ + sbceq r7, fp, r0, lsr #9 │ │ │ │ + sbcseq r5, fp, r4, lsl #22 │ │ │ │ + sbceq r7, fp, r8, lsr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr sl, [r0, #800] @ 0x320 │ │ │ │ mov r9, r1 │ │ │ │ mov r8, r0 │ │ │ │ @@ -47495,20 +47495,20 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 75788 │ │ │ │ bl 70000 │ │ │ │ b 6a6dc │ │ │ │ - sbceq sl, fp, r8, asr #30 │ │ │ │ - ldrdeq r7, [fp], #52 @ 0x34 │ │ │ │ - sbcseq r5, fp, r4, lsr sl │ │ │ │ - ldrdeq r7, [fp], #104 @ 0x68 │ │ │ │ - sbceq r7, fp, r0, lsl r7 │ │ │ │ - ldrdeq sl, [fp], #232 @ 0xe8 │ │ │ │ + sbceq sl, fp, r8, ror #30 │ │ │ │ + strdeq r7, [fp], #52 @ 0x34 │ │ │ │ + sbcseq r5, fp, r4, asr sl │ │ │ │ + strdeq r7, [fp], #104 @ 0x68 │ │ │ │ + sbceq r7, fp, r0, lsr r7 │ │ │ │ + strdeq sl, [fp], #232 @ 0xe8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ mov r4, r0 │ │ │ │ ldr r1, [pc, #120] @ 6a7f4 │ │ │ │ @@ -47539,18 +47539,18 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 75604 │ │ │ │ - sbceq sl, fp, r0, asr lr │ │ │ │ - sbceq r7, fp, r8, lsr r2 │ │ │ │ - sbcseq r5, fp, ip, lsl #18 │ │ │ │ - strheq r7, [fp], #80 @ 0x50 │ │ │ │ + sbceq sl, fp, r0, ror lr │ │ │ │ + sbceq r7, fp, r8, asr r2 │ │ │ │ + sbcseq r5, fp, ip, lsr #18 │ │ │ │ + ldrdeq r7, [fp], #80 @ 0x50 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #324] @ 6a968 │ │ │ │ @@ -47632,24 +47632,24 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #40] @ 6a98c │ │ │ │ add r0, pc, r0 │ │ │ │ b 6a8a4 │ │ │ │ - sbceq r7, fp, ip, lsl #3 │ │ │ │ - strheq sl, [fp], #216 @ 0xd8 │ │ │ │ - strdeq lr, [ip], #244 @ 0xf4 │ │ │ │ - sbceq r1, sp, r0, asr #7 │ │ │ │ - strheq fp, [ip], #120 @ 0x78 │ │ │ │ + sbceq r7, fp, ip, lsr #3 │ │ │ │ + ldrdeq sl, [fp], #216 @ 0xd8 │ │ │ │ + sbceq pc, ip, r4, lsl r0 @ │ │ │ │ + sbceq r1, sp, r0, ror #7 │ │ │ │ + ldrdeq fp, [ip], #120 @ 0x78 │ │ │ │ + sbceq sl, fp, r0, ror #26 │ │ │ │ + sbceq sl, fp, r0, asr sp │ │ │ │ sbceq sl, fp, r0, asr #26 │ │ │ │ sbceq sl, fp, r0, lsr sp │ │ │ │ - sbceq sl, fp, r0, lsr #26 │ │ │ │ - sbceq sl, fp, r0, lsl sp │ │ │ │ - sbceq r7, fp, r4, asr #10 │ │ │ │ + sbceq r7, fp, r4, ror #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #156] @ 6aa4c │ │ │ │ @@ -47689,19 +47689,19 @@ │ │ │ │ beq 6aa44 │ │ │ │ bl 6f80c │ │ │ │ ldr r0, [r4] │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r7, fp, r8 │ │ │ │ - sbceq sl, fp, ip, ror #24 │ │ │ │ - sbceq lr, ip, r8, ror lr │ │ │ │ - sbcseq r4, fp, r0, lsl lr │ │ │ │ - sbceq r1, ip, ip, asr r2 │ │ │ │ + sbceq r7, fp, r8, lsr #32 │ │ │ │ + sbceq sl, fp, ip, lsl #25 │ │ │ │ + smulleq lr, ip, r8, lr │ │ │ │ + sbcseq r4, fp, r0, lsr lr │ │ │ │ + sbceq r1, ip, ip, ror r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r0 │ │ │ │ ldr r1, [pc, #144] @ 6ab10 │ │ │ │ @@ -47738,18 +47738,18 @@ │ │ │ │ bl 6f4a4 │ │ │ │ tst r4, #1 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ bl 6ee10 │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r6, #864] @ 0x360 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq r6, fp, r0, asr #1 │ │ │ │ - sbceq r6, fp, r4, lsr pc │ │ │ │ - sbceq lr, ip, r8, lsr #27 │ │ │ │ - sbceq r5, sp, r4, ror #7 │ │ │ │ + sbceq r6, fp, r0, ror #1 │ │ │ │ + sbceq r6, fp, r4, asr pc │ │ │ │ + sbceq lr, ip, r8, asr #27 │ │ │ │ + sbceq r5, sp, r4, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #232] @ 6ac28 │ │ │ │ @@ -47808,22 +47808,22 @@ │ │ │ │ ldr r6, [r7, #404] @ 0x194 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ blx r6 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r6, fp, r0, ror lr │ │ │ │ - sbceq sl, fp, ip, ror #21 │ │ │ │ - ldrdeq lr, [ip], #204 @ 0xcc │ │ │ │ - sbceq r1, sp, r8, lsr #1 │ │ │ │ - sbcseq r2, sp, r8, asr #2 │ │ │ │ - ldrsheq pc, [fp], #160 @ 0xa0 @ │ │ │ │ - sbceq sl, fp, r4, ror sl │ │ │ │ - sbceq sl, fp, r8, ror #20 │ │ │ │ + smulleq r6, fp, r0, lr │ │ │ │ + sbceq sl, fp, ip, lsl #22 │ │ │ │ + strdeq lr, [ip], #204 @ 0xcc │ │ │ │ + sbceq r1, sp, r8, asr #1 │ │ │ │ + sbcseq r2, sp, r8, ror #2 │ │ │ │ + sbcseq pc, fp, r0, lsl fp @ │ │ │ │ + smulleq sl, fp, r4, sl │ │ │ │ + sbceq sl, fp, r8, lsl #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [pc, #288] @ 6ad88 │ │ │ │ @@ -47896,22 +47896,22 @@ │ │ │ │ mov r0, r7 │ │ │ │ blx r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 6ad1c │ │ │ │ - sbceq r6, fp, r8, asr #26 │ │ │ │ - sbceq r1, sp, r4, ror #19 │ │ │ │ - strheq lr, [ip], #176 @ 0xb0 │ │ │ │ - sbceq pc, ip, ip, lsl #3 │ │ │ │ - smulleq sl, fp, ip, r9 │ │ │ │ - sbceq sl, fp, r8, lsl #14 │ │ │ │ - smulleq fp, fp, r4, sl @ │ │ │ │ - sbceq sl, fp, r4, lsr r8 │ │ │ │ + sbceq r6, fp, r8, ror #26 │ │ │ │ + sbceq r1, sp, r4, lsl #20 │ │ │ │ + ldrdeq lr, [ip], #176 @ 0xb0 │ │ │ │ + sbceq pc, ip, ip, lsr #3 │ │ │ │ + strheq sl, [fp], #156 @ 0x9c │ │ │ │ + sbceq sl, fp, r8, lsr #14 │ │ │ │ + strheq fp, [fp], #164 @ 0xa4 │ │ │ │ + sbceq sl, fp, r4, asr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #156] @ 6ae64 │ │ │ │ @@ -47951,20 +47951,20 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ blx r8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ - strdeq r6, [fp], #176 @ 0xb0 │ │ │ │ - sbceq sl, fp, r4, lsr #17 │ │ │ │ - sbceq lr, ip, r0, ror #20 │ │ │ │ - sbceq sl, fp, r8, lsl r4 │ │ │ │ - sbceq sl, fp, r0, ror r8 │ │ │ │ - sbceq sl, fp, ip, lsr r9 │ │ │ │ + sbceq r6, fp, r0, lsl ip │ │ │ │ + sbceq sl, fp, r4, asr #17 │ │ │ │ + sbceq lr, ip, r0, lsl #21 │ │ │ │ + sbceq sl, fp, r8, lsr r4 │ │ │ │ + smulleq sl, fp, r0, r8 │ │ │ │ + sbceq sl, fp, ip, asr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3912] @ 0xf48 │ │ │ │ ldr r5, [r0, #800] @ 0x320 │ │ │ │ ldr r0, [pc, #176] @ 6af48 │ │ │ │ ldr r3, [pc, #176] @ 6af4c │ │ │ │ @@ -48010,18 +48010,18 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 6af44 │ │ │ │ add sp, sp, #168 @ 0xa8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq sl, r0, ror #2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrdeq r0, [sp], #12 │ │ │ │ - sbceq r6, fp, ip, ror #21 │ │ │ │ - sbceq lr, ip, r8, ror #18 │ │ │ │ - sbcseq r1, ip, r0, lsl fp │ │ │ │ + strdeq r0, [sp], #12 │ │ │ │ + sbceq r6, fp, ip, lsl #22 │ │ │ │ + sbceq lr, ip, r8, lsl #19 │ │ │ │ + sbcseq r1, ip, r0, lsr fp │ │ │ │ ldrdeq r5, [sl, #-8] │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r3, r0 │ │ │ │ mov r6, r1 │ │ │ │ @@ -48070,19 +48070,19 @@ │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r8 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 6b018 │ │ │ │ - sbceq r6, fp, r4, lsr sl │ │ │ │ - sbceq sl, fp, ip, lsl #14 │ │ │ │ - sbceq lr, ip, r4, lsr #17 │ │ │ │ - strdeq sl, [fp], #100 @ 0x64 │ │ │ │ - sbceq lr, ip, r4, ror #28 │ │ │ │ + sbceq r6, fp, r4, asr sl │ │ │ │ + sbceq sl, fp, ip, lsr #14 │ │ │ │ + sbceq lr, ip, r4, asr #17 │ │ │ │ + sbceq sl, fp, r4, lsl r7 │ │ │ │ + sbceq lr, ip, r4, lsl #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #84] @ 6b0c8 │ │ │ │ @@ -48104,18 +48104,18 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 70060 │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 73ff4 │ │ │ │ - sbceq r6, fp, r4, asr #18 │ │ │ │ - sbceq sl, fp, ip, lsr r6 │ │ │ │ - strheq lr, [ip], #116 @ 0x74 │ │ │ │ - sbcseq r6, fp, r8, lsr sp │ │ │ │ + sbceq r6, fp, r4, ror #18 │ │ │ │ + sbceq sl, fp, ip, asr r6 │ │ │ │ + ldrdeq lr, [ip], #116 @ 0x74 │ │ │ │ + sbcseq r6, fp, r8, asr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #160] @ 6b198 │ │ │ │ @@ -48156,19 +48156,19 @@ │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 73f48 │ │ │ │ - sbceq sl, fp, ip, asr #11 │ │ │ │ - strheq r6, [fp], #140 @ 0x8c │ │ │ │ - sbceq lr, ip, r0, lsr r7 │ │ │ │ - sbceq r6, fp, r4, lsl r9 │ │ │ │ - smulleq sl, fp, r4, r5 │ │ │ │ + sbceq sl, fp, ip, ror #11 │ │ │ │ + ldrdeq r6, [fp], #140 @ 0x8c │ │ │ │ + sbceq lr, ip, r0, asr r7 │ │ │ │ + sbceq r6, fp, r4, lsr r9 │ │ │ │ + strheq sl, [fp], #84 @ 0x54 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #84] @ 6b220 │ │ │ │ @@ -48190,18 +48190,18 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 70060 │ │ │ │ bl 6f708 │ │ │ │ mov r0, r4 │ │ │ │ bl 74240 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r6, fp, ip, ror #15 │ │ │ │ - sbceq sl, fp, r0, lsl r5 │ │ │ │ - sbceq lr, ip, ip, asr r6 │ │ │ │ - smullseq r4, fp, ip, r9 │ │ │ │ + sbceq r6, fp, ip, lsl #16 │ │ │ │ + sbceq sl, fp, r0, lsr r5 │ │ │ │ + sbceq lr, ip, ip, ror r6 │ │ │ │ + ldrheq r4, [fp], #156 @ 0x9c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #156] @ 6b2ec │ │ │ │ @@ -48241,19 +48241,19 @@ │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 741b8 │ │ │ │ - sbceq sl, fp, r8, lsr #9 │ │ │ │ - sbceq r6, fp, r4, ror #14 │ │ │ │ - ldrdeq lr, [ip], #88 @ 0x58 │ │ │ │ - strheq r6, [fp], #124 @ 0x7c │ │ │ │ - smulleq r6, fp, ip, sl │ │ │ │ + sbceq sl, fp, r8, asr #9 │ │ │ │ + sbceq r6, fp, r4, lsl #15 │ │ │ │ + strdeq lr, [ip], #88 @ 0x58 │ │ │ │ + ldrdeq r6, [fp], #124 @ 0x7c │ │ │ │ + strheq r6, [fp], #172 @ 0xac │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3512] @ 0xdb8 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #432] @ 6b4cc │ │ │ │ subs r4, r3, #0 │ │ │ │ @@ -48363,23 +48363,23 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 6b4c8 │ │ │ │ add sp, sp, #548 @ 0x224 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r4, [sl, #-196] @ 0xffffff3c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq sl, fp, ip, lsl #7 │ │ │ │ - sbceq r6, fp, r4, lsr r6 │ │ │ │ - strheq lr, [ip], #64 @ 0x40 │ │ │ │ - sbcseq r6, sl, r8, asr r0 │ │ │ │ - sbceq fp, fp, ip, asr #11 │ │ │ │ - sbcseq r3, fp, r0, lsr #10 │ │ │ │ - smulleq sl, fp, ip, r0 │ │ │ │ + sbceq sl, fp, ip, lsr #7 │ │ │ │ + sbceq r6, fp, r4, asr r6 │ │ │ │ + ldrdeq lr, [ip], #64 @ 0x40 │ │ │ │ + sbcseq r6, sl, r8, ror r0 │ │ │ │ + sbceq fp, fp, ip, ror #11 │ │ │ │ + sbcseq r3, fp, r0, asr #10 │ │ │ │ + strheq sl, [fp], #12 │ │ │ │ + sbceq sl, fp, r8, lsr #6 │ │ │ │ sbceq sl, fp, r8, lsl #6 │ │ │ │ - sbceq sl, fp, r8, ror #5 │ │ │ │ cmpeq sl, r4, asr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r9, [r0, #800] @ 0x320 │ │ │ │ mov r8, r1 │ │ │ │ @@ -48436,20 +48436,20 @@ │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r9 │ │ │ │ blx r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 6b5cc │ │ │ │ - smulleq r6, fp, ip, r4 │ │ │ │ - sbceq sl, fp, r0, lsl r2 │ │ │ │ - sbceq lr, ip, ip, lsl #6 │ │ │ │ - ldrheq r5, [sl], #228 @ 0xe4 │ │ │ │ - sbceq sl, fp, r0, ror #3 │ │ │ │ - sbcseq r0, sl, r4, lsr ip │ │ │ │ + strheq r6, [fp], #76 @ 0x4c │ │ │ │ + sbceq sl, fp, r0, lsr r2 │ │ │ │ + sbceq lr, ip, ip, lsr #6 │ │ │ │ + ldrsbeq r5, [sl], #228 @ 0xe4 │ │ │ │ + sbceq sl, fp, r0, lsl #4 │ │ │ │ + sbcseq r0, sl, r4, asr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r9, [r0, #800] @ 0x320 │ │ │ │ mov r7, r1 │ │ │ │ ldr r0, [pc, #260] @ 6b734 │ │ │ │ @@ -48515,21 +48515,21 @@ │ │ │ │ mov r0, r9 │ │ │ │ blx r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ b 6b700 │ │ │ │ - sbceq r6, fp, r0, lsl #7 │ │ │ │ - sbceq sl, fp, r0, lsr #2 │ │ │ │ - strdeq lr, [ip], #16 │ │ │ │ - smullseq r5, sl, r8, sp │ │ │ │ - sbceq fp, fp, ip, lsl #6 │ │ │ │ - sbceq sl, fp, r8, asr #1 │ │ │ │ - strheq sl, [fp], #0 │ │ │ │ + sbceq r6, fp, r0, lsr #7 │ │ │ │ + sbceq sl, fp, r0, asr #2 │ │ │ │ + sbceq lr, ip, r0, lsl r2 │ │ │ │ + ldrheq r5, [sl], #216 @ 0xd8 │ │ │ │ + sbceq fp, fp, ip, lsr #6 │ │ │ │ + sbceq sl, fp, r8, ror #1 │ │ │ │ + ldrdeq sl, [fp], #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #156] @ 6b80c │ │ │ │ @@ -48569,20 +48569,20 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ blx r8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r6, fp, r8, asr #4 │ │ │ │ - sbceq sl, fp, r0 │ │ │ │ - strheq lr, [ip], #8 │ │ │ │ - sbceq r9, fp, r0, ror sl │ │ │ │ - sbceq r9, fp, ip, asr #31 │ │ │ │ - smulleq r9, fp, r4, pc @ │ │ │ │ + sbceq r6, fp, r8, ror #4 │ │ │ │ + sbceq sl, fp, r0, lsr #32 │ │ │ │ + ldrdeq lr, [ip], #8 │ │ │ │ + smulleq r9, fp, r0, sl │ │ │ │ + sbceq r9, fp, ip, ror #31 │ │ │ │ + strheq r9, [fp], #244 @ 0xf4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 6b89c │ │ │ │ @@ -48605,18 +48605,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #312] @ 0x138 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r6, fp, r4, ror r1 │ │ │ │ - sbceq r9, fp, r0, asr pc │ │ │ │ - sbceq sp, ip, r8, ror #31 │ │ │ │ - ldrheq sl, [r9], #132 @ 0x84 │ │ │ │ + smulleq r6, fp, r4, r1 │ │ │ │ + sbceq r9, fp, r0, ror pc │ │ │ │ + sbceq lr, ip, r8 │ │ │ │ + ldrsbeq sl, [r9], #132 @ 0x84 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ add r5, r0, #812 @ 0x32c │ │ │ │ ldr r6, [r0, #800] @ 0x320 │ │ │ │ mov r7, r1 │ │ │ │ @@ -48687,19 +48687,19 @@ │ │ │ │ ldr r0, [pc, #36] @ 6b9f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6f508 │ │ │ │ mov r0, r5 │ │ │ │ bl 71f98 │ │ │ │ bl 6f708 │ │ │ │ b 6b9a8 │ │ │ │ - sbceq r9, fp, r0, asr lr │ │ │ │ - sbceq r6, fp, r0, asr r0 │ │ │ │ - sbceq sp, ip, ip, asr #29 │ │ │ │ - smullseq sl, r9, r0, r7 │ │ │ │ - sbcseq sl, r9, r8, asr r7 │ │ │ │ + sbceq r9, fp, r0, ror lr │ │ │ │ + sbceq r6, fp, r0, ror r0 │ │ │ │ + sbceq sp, ip, ip, ror #29 │ │ │ │ + ldrheq sl, [r9], #112 @ 0x70 │ │ │ │ + sbcseq sl, r9, r8, ror r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #196] @ 6badc │ │ │ │ @@ -48749,21 +48749,21 @@ │ │ │ │ ldr r6, [r7, #296] @ 0x128 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ blx r6 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6f4a4 │ │ │ │ - smulleq r5, fp, r8, pc @ │ │ │ │ - sbceq r9, fp, r8, lsr #27 │ │ │ │ - sbceq sp, ip, r8, lsl #28 │ │ │ │ - ldrheq r5, [sl], #144 @ 0x90 │ │ │ │ - smulleq r4, ip, r4, r1 │ │ │ │ - smulleq r9, fp, r8, ip │ │ │ │ - sbceq r9, fp, r8, lsr #26 │ │ │ │ + strheq r5, [fp], #248 @ 0xf8 │ │ │ │ + sbceq r9, fp, r8, asr #27 │ │ │ │ + sbceq sp, ip, r8, lsr #28 │ │ │ │ + ldrsbeq r5, [sl], #144 @ 0x90 │ │ │ │ + strheq r4, [ip], #20 │ │ │ │ + strheq r9, [fp], #200 @ 0xc8 │ │ │ │ + sbceq r9, fp, r8, asr #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 6bb70 │ │ │ │ @@ -48786,18 +48786,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #292] @ 0x124 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r5, fp, r0, lsr #29 │ │ │ │ - strheq r9, [fp], #204 @ 0xcc │ │ │ │ - sbceq sp, ip, r4, lsl sp │ │ │ │ - sbcseq sl, r9, r0, ror #11 │ │ │ │ + sbceq r5, fp, r0, asr #29 │ │ │ │ + ldrdeq r9, [fp], #204 @ 0xcc │ │ │ │ + sbceq sp, ip, r4, lsr sp │ │ │ │ + sbcseq sl, r9, r0, lsl #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r3, r0 │ │ │ │ strh r1, [sp, #4] │ │ │ │ @@ -48822,18 +48822,18 @@ │ │ │ │ ldr r3, [r4, #280] @ 0x118 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ bl 6f4a4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq r5, fp, r4, lsl lr │ │ │ │ - sbceq r9, fp, r0, asr #24 │ │ │ │ - sbceq sp, ip, r8, lsl #25 │ │ │ │ - sbceq r9, fp, r8, lsr #24 │ │ │ │ + sbceq r5, fp, r4, lsr lr │ │ │ │ + sbceq r9, fp, r0, ror #24 │ │ │ │ + sbceq sp, ip, r8, lsr #25 │ │ │ │ + sbceq r9, fp, r8, asr #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #88] @ 6bc88 │ │ │ │ @@ -48856,18 +48856,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r5, #276] @ 0x114 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r5, fp, r8, lsl #27 │ │ │ │ - sbceq r9, fp, ip, asr #23 │ │ │ │ - strdeq sp, [ip], #188 @ 0xbc │ │ │ │ - sbcseq sl, r9, r8, asr #9 │ │ │ │ + sbceq r5, fp, r8, lsr #27 │ │ │ │ + sbceq r9, fp, ip, ror #23 │ │ │ │ + sbceq sp, ip, ip, lsl ip │ │ │ │ + sbcseq sl, r9, r8, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r3, r0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [pc, #212] @ 6bd8c │ │ │ │ @@ -48921,19 +48921,19 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ bl 70000 │ │ │ │ b 6bd4c │ │ │ │ - sbceq r5, fp, r0, lsl #26 │ │ │ │ - sbceq r9, fp, r4, asr fp │ │ │ │ - sbceq sp, ip, r0, ror fp │ │ │ │ - sbceq r5, fp, r0, ror #30 │ │ │ │ - sbceq r5, fp, r8, asr #30 │ │ │ │ + sbceq r5, fp, r0, lsr #26 │ │ │ │ + sbceq r9, fp, r4, ror fp │ │ │ │ + smulleq sp, ip, r0, fp │ │ │ │ + sbceq r5, fp, r0, lsl #31 │ │ │ │ + sbceq r5, fp, r8, ror #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6be30 │ │ │ │ @@ -48962,18 +48962,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - strdeq r5, [fp], #184 @ 0xb8 │ │ │ │ - sbceq r9, fp, ip, ror #20 │ │ │ │ - sbceq sp, ip, ip, ror #20 │ │ │ │ - sbcseq sl, r9, r8, lsr r3 │ │ │ │ + sbceq r5, fp, r8, lsl ip │ │ │ │ + sbceq r9, fp, ip, lsl #21 │ │ │ │ + sbceq sp, ip, ip, lsl #21 │ │ │ │ + sbcseq sl, r9, r8, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6bed0 │ │ │ │ @@ -49002,18 +49002,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r5, fp, r8, asr fp │ │ │ │ - sbceq r9, fp, r4, ror #19 │ │ │ │ - sbceq sp, ip, ip, asr #19 │ │ │ │ - smullseq sl, r9, r8, r2 │ │ │ │ + sbceq r5, fp, r8, ror fp │ │ │ │ + sbceq r9, fp, r4, lsl #20 │ │ │ │ + sbceq sp, ip, ip, ror #19 │ │ │ │ + ldrheq sl, [r9], #40 @ 0x28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6bf70 │ │ │ │ @@ -49042,18 +49042,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - strheq r5, [fp], #168 @ 0xa8 │ │ │ │ - sbceq r9, fp, r4, asr r9 │ │ │ │ - sbceq sp, ip, ip, lsr #18 │ │ │ │ - ldrsheq sl, [r9], #24 │ │ │ │ + ldrdeq r5, [fp], #168 @ 0xa8 │ │ │ │ + sbceq r9, fp, r4, ror r9 │ │ │ │ + sbceq sp, ip, ip, asr #18 │ │ │ │ + sbcseq sl, r9, r8, lsl r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6c010 │ │ │ │ @@ -49082,18 +49082,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r5, fp, r8, lsl sl │ │ │ │ - sbceq r9, fp, r4, asr #17 │ │ │ │ - sbceq sp, ip, ip, lsl #17 │ │ │ │ - sbcseq sl, r9, r8, asr r1 │ │ │ │ + sbceq r5, fp, r8, lsr sl │ │ │ │ + sbceq r9, fp, r4, ror #17 │ │ │ │ + sbceq sp, ip, ip, lsr #17 │ │ │ │ + sbcseq sl, r9, r8, ror r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6c0b0 │ │ │ │ @@ -49122,18 +49122,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r5, fp, r8, ror r9 │ │ │ │ - sbceq r9, fp, r8, lsr r8 │ │ │ │ - sbceq sp, ip, ip, ror #15 │ │ │ │ - ldrheq sl, [r9], #8 │ │ │ │ + smulleq r5, fp, r8, r9 │ │ │ │ + sbceq r9, fp, r8, asr r8 │ │ │ │ + sbceq sp, ip, ip, lsl #16 │ │ │ │ + ldrsbeq sl, [r9], #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6c150 │ │ │ │ @@ -49162,18 +49162,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrdeq r5, [fp], #136 @ 0x88 │ │ │ │ - sbceq r9, fp, ip, lsr #15 │ │ │ │ - sbceq sp, ip, ip, asr #14 │ │ │ │ - sbcseq sl, r9, r8, lsl r0 │ │ │ │ + strdeq r5, [fp], #136 @ 0x88 │ │ │ │ + sbceq r9, fp, ip, asr #15 │ │ │ │ + sbceq sp, ip, ip, ror #14 │ │ │ │ + sbcseq sl, r9, r8, lsr r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6c1f0 │ │ │ │ @@ -49202,18 +49202,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r5, fp, r8, lsr r8 │ │ │ │ - sbceq r9, fp, ip, lsl r7 │ │ │ │ - sbceq sp, ip, ip, lsr #13 │ │ │ │ - sbcseq r9, r9, r8, ror pc │ │ │ │ + sbceq r5, fp, r8, asr r8 │ │ │ │ + sbceq r9, fp, ip, lsr r7 │ │ │ │ + sbceq sp, ip, ip, asr #13 │ │ │ │ + smullseq r9, r9, r8, pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #112] @ 6c290 │ │ │ │ @@ -49242,18 +49242,18 @@ │ │ │ │ bl 6f80c │ │ │ │ mov r0, r4 │ │ │ │ bl 70060 │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - smulleq r5, fp, r8, r7 │ │ │ │ - sbceq r9, fp, ip, lsl #13 │ │ │ │ - sbceq sp, ip, ip, lsl #12 │ │ │ │ - ldrsbeq r9, [r9], #232 @ 0xe8 │ │ │ │ + strheq r5, [fp], #120 @ 0x78 │ │ │ │ + sbceq r9, fp, ip, lsr #13 │ │ │ │ + sbceq sp, ip, ip, lsr #12 │ │ │ │ + ldrsheq r9, [r9], #232 @ 0xe8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #72] @ 6c300 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #68] @ 6c304 │ │ │ │ @@ -49270,17 +49270,17 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r5, #36] @ 0x24 │ │ │ │ blx r3 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 17d4fc │ │ │ │ - sbceq r9, fp, r0, lsl #8 │ │ │ │ - strdeq r5, [fp], #104 @ 0x68 │ │ │ │ - sbceq sp, ip, r0, ror r5 │ │ │ │ + sbceq r9, fp, r0, lsr #8 │ │ │ │ + sbceq r5, fp, r8, lsl r7 │ │ │ │ + smulleq sp, ip, r0, r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #140] @ 6c3b8 │ │ │ │ @@ -49316,18 +49316,18 @@ │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl 17d4fc │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 17a810 │ │ │ │ - smulleq r9, fp, r4, r5 │ │ │ │ - sbceq r5, fp, r8, lsl #13 │ │ │ │ - sbceq sp, ip, r0, lsl #10 │ │ │ │ - sbcseq r9, r9, ip, asr #27 │ │ │ │ + strheq r9, [fp], #84 @ 0x54 │ │ │ │ + sbceq r5, fp, r8, lsr #13 │ │ │ │ + sbceq sp, ip, r0, lsr #10 │ │ │ │ + sbcseq r9, r9, ip, ror #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #140] @ 6c474 │ │ │ │ @@ -49363,18 +49363,18 @@ │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl 17d4fc │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 17a810 │ │ │ │ - strdeq r9, [fp], #76 @ 0x4c │ │ │ │ - sbceq r5, fp, ip, asr #11 │ │ │ │ - sbceq sp, ip, r4, asr #8 │ │ │ │ - sbcseq r9, r9, r0, lsl sp │ │ │ │ + sbceq r9, fp, ip, lsl r5 │ │ │ │ + sbceq r5, fp, ip, ror #11 │ │ │ │ + sbceq sp, ip, r4, ror #8 │ │ │ │ + sbcseq r9, r9, r0, lsr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #140] @ 6c530 │ │ │ │ @@ -49410,18 +49410,18 @@ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl 17d4fc │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 17a810 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r9, fp, r8, asr r4 │ │ │ │ - sbceq r5, fp, r0, lsl r5 │ │ │ │ - sbceq sp, ip, r8, lsl #7 │ │ │ │ - sbcseq r9, r9, r4, asr ip │ │ │ │ + sbceq r9, fp, r8, ror r4 │ │ │ │ + sbceq r5, fp, r0, lsr r5 │ │ │ │ + sbceq sp, ip, r8, lsr #7 │ │ │ │ + sbcseq r9, r9, r4, ror ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #184] @ 6c618 │ │ │ │ @@ -49468,20 +49468,20 @@ │ │ │ │ ldr r0, [pc, #40] @ 6c62c │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6f508 │ │ │ │ mov r0, r5 │ │ │ │ bl 718bc │ │ │ │ bl 6f708 │ │ │ │ b 6c5b4 │ │ │ │ - strheq r9, [fp], #48 @ 0x30 │ │ │ │ - sbceq r5, fp, r4, asr r4 │ │ │ │ - sbceq sp, ip, ip, asr #5 │ │ │ │ - sbcseq r9, r9, r4, lsl #23 │ │ │ │ - sbceq r9, fp, ip, asr #6 │ │ │ │ - sbceq r9, fp, ip, lsr r3 │ │ │ │ + ldrdeq r9, [fp], #48 @ 0x30 │ │ │ │ + sbceq r5, fp, r4, ror r4 │ │ │ │ + sbceq sp, ip, ip, ror #5 │ │ │ │ + sbcseq r9, r9, r4, lsr #23 │ │ │ │ + sbceq r9, fp, ip, ror #6 │ │ │ │ + sbceq r9, fp, ip, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #160] @ 6c6f0 │ │ │ │ @@ -49522,18 +49522,18 @@ │ │ │ │ bl 3a9ac │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r4 │ │ │ │ add r0, r5, #744 @ 0x2e8 │ │ │ │ bl 17a7a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - strdeq r9, [fp], #32 │ │ │ │ - sbceq r5, fp, r0, ror #6 │ │ │ │ - sbceq sp, ip, r8, asr #3 │ │ │ │ - smullseq r9, r9, r4, sl @ │ │ │ │ + sbceq r9, fp, r0, lsl r3 │ │ │ │ + sbceq r5, fp, r0, lsl #7 │ │ │ │ + sbceq sp, ip, r8, ror #3 │ │ │ │ + ldrheq r9, [r9], #164 @ 0xa4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #184] @ 6c7d8 │ │ │ │ @@ -49580,20 +49580,20 @@ │ │ │ │ ldr r0, [pc, #40] @ 6c7ec │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6f508 │ │ │ │ mov r0, r5 │ │ │ │ bl 70c40 │ │ │ │ bl 6f708 │ │ │ │ b 6c774 │ │ │ │ - sbceq r9, fp, r8, asr #4 │ │ │ │ - smulleq r5, fp, r4, r2 │ │ │ │ - sbceq sp, ip, ip, lsl #2 │ │ │ │ - sbcseq r9, r9, r4, asr #19 │ │ │ │ - sbceq r9, fp, ip, lsl #3 │ │ │ │ - sbceq r9, fp, ip, ror r1 │ │ │ │ + sbceq r9, fp, r8, ror #4 │ │ │ │ + strheq r5, [fp], #36 @ 0x24 │ │ │ │ + sbceq sp, ip, ip, lsr #2 │ │ │ │ + sbcseq r9, r9, r4, ror #19 │ │ │ │ + sbceq r9, fp, ip, lsr #3 │ │ │ │ + smulleq r9, fp, ip, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #160] @ 6c8b0 │ │ │ │ @@ -49634,18 +49634,18 @@ │ │ │ │ bl 3a9ac │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r4 │ │ │ │ add r0, r5, #688 @ 0x2b0 │ │ │ │ bl 17a7a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq r9, fp, r0, ror r1 │ │ │ │ - sbceq r5, fp, r4, lsr #3 │ │ │ │ - sbceq sp, ip, ip, lsl r0 │ │ │ │ - sbcseq r9, r9, r8, ror #17 │ │ │ │ + smulleq r9, fp, r0, r1 │ │ │ │ + sbceq r5, fp, r4, asr #3 │ │ │ │ + sbceq sp, ip, ip, lsr r0 │ │ │ │ + sbcseq r9, r9, r8, lsl #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #184] @ 6c998 │ │ │ │ @@ -49692,20 +49692,20 @@ │ │ │ │ ldr r0, [pc, #40] @ 6c9ac │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6f508 │ │ │ │ mov r0, r5 │ │ │ │ bl 71b4c │ │ │ │ bl 6f708 │ │ │ │ b 6c934 │ │ │ │ - strheq r9, [fp], #8 │ │ │ │ - ldrdeq r5, [fp], #4 │ │ │ │ - sbceq ip, ip, ip, asr #30 │ │ │ │ - sbcseq r9, r9, r4, lsl #16 │ │ │ │ - sbceq r8, fp, ip, asr #31 │ │ │ │ - strheq r8, [fp], #252 @ 0xfc │ │ │ │ + ldrdeq r9, [fp], #8 │ │ │ │ + strdeq r5, [fp], #4 │ │ │ │ + sbceq ip, ip, ip, ror #30 │ │ │ │ + sbcseq r9, r9, r4, lsr #16 │ │ │ │ + sbceq r8, fp, ip, ror #31 │ │ │ │ + ldrdeq r8, [fp], #252 @ 0xfc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r1, [pc, #160] @ 6ca70 │ │ │ │ @@ -49746,18 +49746,18 @@ │ │ │ │ bl 3a9ac │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r4 │ │ │ │ add r0, r5, #632 @ 0x278 │ │ │ │ bl 17a7a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldrdeq r8, [fp], #252 @ 0xfc │ │ │ │ - sbceq r4, fp, r4, ror #31 │ │ │ │ - sbceq ip, ip, ip, asr lr │ │ │ │ - sbcseq r9, r9, r8, lsr #14 │ │ │ │ + strdeq r8, [fp], #252 @ 0xfc │ │ │ │ + sbceq r5, fp, r4 │ │ │ │ + sbceq ip, ip, ip, ror lr │ │ │ │ + sbcseq r9, r9, r8, asr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [pc, #312] @ 6cbd8 │ │ │ │ @@ -49836,23 +49836,23 @@ │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r7 │ │ │ │ mov ip, lr │ │ │ │ ldr r2, [sp, #4] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx ip │ │ │ │ - sbceq r4, fp, r0, lsl pc │ │ │ │ - sbceq r8, fp, ip, lsl pc │ │ │ │ - sbceq ip, ip, r0, ror sp │ │ │ │ - sbcseq r5, fp, r4, lsl r0 │ │ │ │ - smulleq r3, sp, r4, r3 │ │ │ │ - strheq r8, [fp], #224 @ 0xe0 │ │ │ │ - strheq r3, [ip], #8 │ │ │ │ - ldrdeq r4, [fp], #232 @ 0xe8 │ │ │ │ - sbcseq r0, sp, r0, ror #2 │ │ │ │ + sbceq r4, fp, r0, lsr pc │ │ │ │ + sbceq r8, fp, ip, lsr pc │ │ │ │ + smulleq ip, ip, r0, sp @ │ │ │ │ + sbcseq r5, fp, r4, lsr r0 │ │ │ │ + strheq r3, [sp], #52 @ 0x34 │ │ │ │ + ldrdeq r8, [fp], #224 @ 0xe0 │ │ │ │ + ldrdeq r3, [ip], #8 │ │ │ │ + strdeq r4, [fp], #232 @ 0xe8 │ │ │ │ + sbcseq r0, sp, r0, lsl #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r7, [r0, #800] @ 0x320 │ │ │ │ mov r5, r1 │ │ │ │ mov r9, r0 │ │ │ │ @@ -49908,20 +49908,20 @@ │ │ │ │ bl 6fa4c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 70000 │ │ │ │ b 6ccd0 │ │ │ │ - sbceq r8, fp, r8, asr #27 │ │ │ │ - smulleq r4, fp, r4, sp │ │ │ │ - sbceq ip, ip, r4, lsl #24 │ │ │ │ - sbcseq r4, fp, r8, lsr #29 │ │ │ │ - smulleq r8, fp, r0, sp │ │ │ │ - sbcseq r6, sl, r0, lsr #32 │ │ │ │ + sbceq r8, fp, r8, ror #27 │ │ │ │ + strheq r4, [fp], #212 @ 0xd4 │ │ │ │ + sbceq ip, ip, r4, lsr #24 │ │ │ │ + sbcseq r4, fp, r8, asr #29 │ │ │ │ + strheq r8, [fp], #208 @ 0xd0 │ │ │ │ + sbcseq r6, sl, r0, asr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r1 │ │ │ │ ldr r4, [r3, #800] @ 0x320 │ │ │ │ @@ -49946,18 +49946,18 @@ │ │ │ │ bl 6f708 │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r8, fp, r8, asr #25 │ │ │ │ - sbceq r4, fp, r8, ror ip │ │ │ │ - strdeq ip, [ip], #164 @ 0xa4 │ │ │ │ - smullseq r4, fp, r8, sp │ │ │ │ + sbceq r8, fp, r8, ror #25 │ │ │ │ + smulleq r4, fp, r8, ip │ │ │ │ + sbceq ip, ip, r4, lsl fp │ │ │ │ + ldrheq r4, [fp], #216 @ 0xd8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #616] @ 6d024 │ │ │ │ mov r7, r3 │ │ │ │ @@ -50113,24 +50113,24 @@ │ │ │ │ ldrb r3, [r0, #53] @ 0x35 │ │ │ │ cmp r3, #6 │ │ │ │ bne 6cf00 │ │ │ │ b 6cea8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq sl, r8, lsr r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r8, fp, r4, lsr #24 │ │ │ │ - sbceq r4, fp, r8, lsr #23 │ │ │ │ - sbceq ip, ip, r4, lsr #20 │ │ │ │ - strdeq lr, [ip], #208 @ 0xd0 │ │ │ │ - sbceq r8, fp, ip, asr #9 │ │ │ │ - strheq r8, [fp], #76 @ 0x4c │ │ │ │ - sbceq r8, fp, r4, asr fp │ │ │ │ + sbceq r8, fp, r4, asr #24 │ │ │ │ + sbceq r4, fp, r8, asr #23 │ │ │ │ + sbceq ip, ip, r4, asr #20 │ │ │ │ + sbceq lr, ip, r0, lsl lr │ │ │ │ + sbceq r8, fp, ip, ror #9 │ │ │ │ + ldrdeq r8, [fp], #76 @ 0x4c │ │ │ │ + sbceq r8, fp, r4, ror fp │ │ │ │ ldrdeq r3, [sl, #-0] │ │ │ │ - sbceq r9, fp, ip, lsr #16 │ │ │ │ - sbceq r8, fp, r8, lsl #11 │ │ │ │ + sbceq r9, fp, ip, asr #16 │ │ │ │ + sbceq r8, fp, r8, lsr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r3, r0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [pc, #228] @ 6d158 │ │ │ │ @@ -50188,19 +50188,19 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r3, [r7, #64] @ 0x40 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq r4, fp, r4, asr #18 │ │ │ │ - strheq r8, [fp], #152 @ 0x98 │ │ │ │ - strheq ip, [ip], #116 @ 0x74 │ │ │ │ - smulleq r8, fp, ip, r9 │ │ │ │ - sbceq r2, ip, r0, lsr fp │ │ │ │ + sbceq r4, fp, r4, ror #18 │ │ │ │ + ldrdeq r8, [fp], #152 @ 0x98 │ │ │ │ + ldrdeq ip, [ip], #116 @ 0x74 │ │ │ │ + strheq r8, [fp], #156 @ 0x9c │ │ │ │ + sbceq r2, ip, r0, asr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #16 │ │ │ │ strh r3, [sp, #12] │ │ │ │ ldrb r3, [r0, #864] @ 0x360 │ │ │ │ @@ -50304,26 +50304,26 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r4, #864] @ 0x360 │ │ │ │ b 6d1a4 │ │ │ │ bl 70000 │ │ │ │ b 6d268 │ │ │ │ - strheq r8, [fp], #140 @ 0x8c │ │ │ │ - sbceq r4, fp, r8, lsl #16 │ │ │ │ - sbceq ip, ip, r4, lsl #13 │ │ │ │ - sbcseq r8, r9, r0, asr pc │ │ │ │ - smulleq r8, fp, r0, r8 │ │ │ │ - sbcseq r9, r9, r4, asr r3 │ │ │ │ - sbceq r8, fp, r4, ror r8 │ │ │ │ - sbceq r8, fp, r0, lsr #16 │ │ │ │ - sbceq r8, fp, ip, ror r7 │ │ │ │ - sbceq r4, fp, r4, ror #13 │ │ │ │ - sbceq ip, ip, ip, asr r5 │ │ │ │ - sbcseq r8, r9, r8, lsr #28 │ │ │ │ + ldrdeq r8, [fp], #140 @ 0x8c │ │ │ │ + sbceq r4, fp, r8, lsr #16 │ │ │ │ + sbceq ip, ip, r4, lsr #13 │ │ │ │ + sbcseq r8, r9, r0, ror pc │ │ │ │ + strheq r8, [fp], #128 @ 0x80 │ │ │ │ + sbcseq r9, r9, r4, ror r3 │ │ │ │ + smulleq r8, fp, r4, r8 │ │ │ │ + sbceq r8, fp, r0, asr #16 │ │ │ │ + smulleq r8, fp, ip, r7 │ │ │ │ + sbceq r4, fp, r4, lsl #14 │ │ │ │ + sbceq ip, ip, ip, ror r5 │ │ │ │ + sbcseq r8, r9, r8, asr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r9, r3 │ │ │ │ ldrb r3, [r0, #864] @ 0x360 │ │ │ │ sub sp, sp, #12 │ │ │ │ @@ -50427,26 +50427,26 @@ │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r4, #864] @ 0x360 │ │ │ │ b 6d390 │ │ │ │ bl 70000 │ │ │ │ b 6d454 │ │ │ │ - sbceq r8, fp, r4, lsl #14 │ │ │ │ - sbceq r4, fp, ip, lsl r6 │ │ │ │ - smulleq ip, ip, r8, r4 @ │ │ │ │ - smullseq r9, r9, ip, r1 @ │ │ │ │ - sbceq r8, fp, r4, asr #2 │ │ │ │ - strheq r8, [fp], #100 @ 0x64 │ │ │ │ - sbceq r8, fp, r8, lsl #13 │ │ │ │ - sbceq r8, fp, r4, lsr r6 │ │ │ │ - smulleq r8, fp, r0, r5 │ │ │ │ - strdeq r4, [fp], #72 @ 0x48 │ │ │ │ - sbceq ip, ip, r0, ror r3 │ │ │ │ - sbcseq r8, r9, ip, lsr ip │ │ │ │ + sbceq r8, fp, r4, lsr #14 │ │ │ │ + sbceq r4, fp, ip, lsr r6 │ │ │ │ + strheq ip, [ip], #72 @ 0x48 │ │ │ │ + ldrheq r9, [r9], #28 │ │ │ │ + sbceq r8, fp, r4, ror #2 │ │ │ │ + ldrdeq r8, [fp], #100 @ 0x64 │ │ │ │ + sbceq r8, fp, r8, lsr #13 │ │ │ │ + sbceq r8, fp, r4, asr r6 │ │ │ │ + strheq r8, [fp], #80 @ 0x50 │ │ │ │ + sbceq r4, fp, r8, lsl r5 │ │ │ │ + smulleq ip, ip, r0, r3 @ │ │ │ │ + sbcseq r8, r9, ip, asr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [pc, #2908] @ 6e0b8 │ │ │ │ subs r5, r1, #0 │ │ │ │ add r6, pc, r6 │ │ │ │ @@ -51458,22 +51458,22 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3af28 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq fp, ip, lsr #18 │ │ │ │ cmpeq sl, ip, lsr ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ ldrdeq r3, [sl, #-196] @ 0xffffff3c │ │ │ │ - sbcseq r0, sp, r0, lsl #7 │ │ │ │ + sbcseq r0, sp, r0, lsr #7 │ │ │ │ smlaltbeq r3, sl, ip, ip │ │ │ │ smlalbteq r6, fp, ip, r8 │ │ │ │ cmpeq sl, r0, asr #24 │ │ │ │ cmpeq sl, r4, ror #22 │ │ │ │ - strdeq r7, [fp], #84 @ 0x54 │ │ │ │ + sbceq r7, fp, r4, lsl r6 │ │ │ │ cmpeq sl, r4, lsl fp │ │ │ │ - strheq r7, [fp], #84 @ 0x54 │ │ │ │ + ldrdeq r7, [fp], #84 @ 0x54 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [pc, #124] @ 6e5e4 │ │ │ │ add r4, pc, r4 │ │ │ │ ldr r3, [r4] │ │ │ │ @@ -51505,15 +51505,15 @@ │ │ │ │ bl 3a76c │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r5] │ │ │ │ str r3, [r4] │ │ │ │ b 6e5a8 │ │ │ │ smlalbbeq r6, fp, r0, r7 │ │ │ │ cmpeq sl, r8, lsr fp │ │ │ │ - sbceq r7, fp, ip, lsr r5 │ │ │ │ + sbceq r7, fp, ip, asr r5 │ │ │ │ cmpeq fp, r4, asr r7 │ │ │ │ cmpeq fp, r0, lsr #14 │ │ │ │ cmpeq fp, r8, lsr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -51620,31 +51620,31 @@ │ │ │ │ beq 6e66c │ │ │ │ ldr r0, [pc, #80] @ 6e7f8 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #6 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3af28 │ │ │ │ b 6e66c │ │ │ │ - ldrdeq r7, [fp], #68 @ 0x44 │ │ │ │ - sbcseq r3, ip, r0, ror r9 │ │ │ │ + strdeq r7, [fp], #68 @ 0x44 │ │ │ │ + smullseq r3, ip, r0, r9 │ │ │ │ strheq r6, [fp, #-100] @ 0xffffff9c │ │ │ │ cmpeq fp, r0, ror #12 │ │ │ │ cmpeq sl, r4, lsr #20 │ │ │ │ - sbceq r7, fp, r0, lsr #8 │ │ │ │ + sbceq r7, fp, r0, asr #8 │ │ │ │ cmpeq fp, r0, lsr #12 │ │ │ │ smlaltteq r3, sl, r4, r9 │ │ │ │ - sbceq r7, fp, r8, ror #7 │ │ │ │ + sbceq r7, fp, r8, lsl #8 │ │ │ │ smlaltbeq r3, sl, ip, r9 │ │ │ │ - strheq r7, [fp], #56 @ 0x38 │ │ │ │ + ldrdeq r7, [fp], #56 @ 0x38 │ │ │ │ smlaltbeq r6, fp, r8, r5 │ │ │ │ cmpeq sl, ip, ror #18 │ │ │ │ - sbceq r7, fp, r0, lsl #7 │ │ │ │ + sbceq r7, fp, r0, lsr #7 │ │ │ │ cmpeq fp, r8, ror #10 │ │ │ │ cmpeq sl, ip, lsr #18 │ │ │ │ - sbceq r7, fp, r8, asr #6 │ │ │ │ + sbceq r7, fp, r8, ror #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [pc, #452] @ 6e9d8 │ │ │ │ ldr r7, [pc, #452] @ 6e9dc │ │ │ │ add ip, pc, ip │ │ │ │ @@ -51759,29 +51759,29 @@ │ │ │ │ mov r1, #9 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3af28 │ │ │ │ b 6e89c │ │ │ │ smlalbteq r6, fp, r8, r4 │ │ │ │ strheq r6, [fp, #-76] @ 0xffffffb4 │ │ │ │ smlalbbeq r3, sl, r4, r8 │ │ │ │ - strdeq lr, [ip], #200 @ 0xc8 │ │ │ │ + sbceq lr, ip, r8, lsl sp │ │ │ │ cmpeq fp, r8, ror r4 │ │ │ │ - sbceq r7, fp, r4, lsr #5 │ │ │ │ + sbceq r7, fp, r4, asr #5 │ │ │ │ cmpeq fp, ip, ror #8 │ │ │ │ cmpeq sl, r0, lsr r8 │ │ │ │ cmpeq fp, ip, lsr r4 │ │ │ │ cmpeq sl, r0, lsl #16 │ │ │ │ cmpeq fp, ip, lsl #8 │ │ │ │ ldrdeq r3, [sl, #-112] @ 0xffffff90 │ │ │ │ strheq r6, [fp, #-56] @ 0xffffffc8 │ │ │ │ - sbceq r7, fp, r4, asr #3 │ │ │ │ - sbceq r7, fp, r8, ror r3 │ │ │ │ - sbcseq r6, sl, r0, lsr fp │ │ │ │ - sbceq r7, fp, ip, ror #2 │ │ │ │ - sbceq r7, fp, r8, asr #2 │ │ │ │ + sbceq r7, fp, r4, ror #3 │ │ │ │ + smulleq r7, fp, r8, r3 │ │ │ │ + sbcseq r6, sl, r0, asr fp │ │ │ │ + sbceq r7, fp, ip, lsl #3 │ │ │ │ + sbceq r7, fp, r8, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [pc, #872] @ 6eda0 │ │ │ │ bl 17c000 │ │ │ │ add r5, pc, r5 │ │ │ │ @@ -52003,37 +52003,37 @@ │ │ │ │ bl 3af28 │ │ │ │ b 6ebd8 │ │ │ │ smlaltbeq r6, fp, ip, r2 │ │ │ │ cmpeq sl, r8, ror r6 │ │ │ │ cmpeq fp, ip, ror #4 │ │ │ │ cmpeq fp, r4, ror #4 │ │ │ │ cmpeq fp, r8, asr r2 │ │ │ │ - smulleq lr, ip, r0, sl │ │ │ │ + strheq lr, [ip], #160 @ 0xa0 │ │ │ │ cmpeq fp, ip, lsr r2 │ │ │ │ cmpeq sl, r0, lsl r6 │ │ │ │ cmpeq fp, r4, lsl #4 │ │ │ │ - sbceq r7, fp, r8, lsr r0 │ │ │ │ + sbceq r7, fp, r8, asr r0 │ │ │ │ ldrdeq r6, [fp, #-16] │ │ │ │ @ instruction: 0x014a3590 │ │ │ │ - strdeq r6, [fp], #252 @ 0xfc │ │ │ │ - strdeq r9, [fp], #16 │ │ │ │ - sbcseq r6, sl, r0, lsr r9 │ │ │ │ - sbceq lr, ip, r8, ror r9 │ │ │ │ + sbceq r7, fp, ip, lsl r0 │ │ │ │ + sbceq r9, fp, r0, lsl r2 │ │ │ │ + sbcseq r6, sl, r0, asr r9 │ │ │ │ + smulleq lr, ip, r8, r9 │ │ │ │ strdeq r6, [fp, #-12] │ │ │ │ strdeq r6, [fp, #-4] │ │ │ │ strheq r3, [sl, #-72] @ 0xffffffb8 │ │ │ │ - sbceq r6, fp, r0, lsr #30 │ │ │ │ - sbcseq ip, r9, r4, lsr r4 │ │ │ │ - sbceq r9, fp, ip, ror #1 │ │ │ │ - sbcseq r6, sl, r8, lsr #16 │ │ │ │ - sbceq r6, fp, r8, asr lr │ │ │ │ + sbceq r6, fp, r0, asr #30 │ │ │ │ + sbcseq ip, r9, r4, asr r4 │ │ │ │ + sbceq r9, fp, ip, lsl #2 │ │ │ │ + sbcseq r6, sl, r8, asr #16 │ │ │ │ + sbceq r6, fp, r8, ror lr │ │ │ │ smlalbteq r3, sl, ip, r3 │ │ │ │ - strdeq r6, [fp], #212 @ 0xd4 │ │ │ │ - sbcseq ip, r9, ip, lsl r3 │ │ │ │ - ldrdeq r8, [fp], #240 @ 0xf0 │ │ │ │ + sbceq r6, fp, r4, lsl lr │ │ │ │ + sbcseq ip, r9, ip, lsr r3 │ │ │ │ + strdeq r8, [fp], #240 @ 0xf0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #348] @ 6ef84 │ │ │ │ ldr r4, [pc, #348] @ 6ef88 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -52042,29 +52042,29 @@ │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r5, [pc, #328] @ 6ef8c │ │ │ │ mov r2, #1 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 6eee8 │ │ │ │ ldr r5, [pc, #300] @ 6ef90 │ │ │ │ add r5, pc, r5 │ │ │ │ ldrb r3, [r5] │ │ │ │ cmp r3, #0 │ │ │ │ beq 6eeac │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r5] │ │ │ │ ldr r4, [pc, #276] @ 6ef94 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -52092,26 +52092,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 6ef0c │ │ │ │ cmp r6, #0 │ │ │ │ bne 6eef8 │ │ │ │ b 6ee5c │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 6ef38 │ │ │ │ cmp r6, #0 │ │ │ │ bne 6eef0 │ │ │ │ b 6ee5c │ │ │ │ ldr r3, [pc, #56] @ 6efa0 │ │ │ │ @@ -52127,15 +52127,15 @@ │ │ │ │ smlalbteq r1, sl, r8, r1 │ │ │ │ @ instruction: 0x014b5e9c │ │ │ │ cmpeq sl, ip, asr r2 │ │ │ │ cmpeq fp, r0, ror #28 │ │ │ │ cmpeq fp, ip, lsl lr │ │ │ │ smlaltteq r5, fp, ip, sp │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r6, fp, r0, ror #23 │ │ │ │ + sbceq r6, fp, r0, lsl #24 │ │ │ │ ldr r3, [pc, #32] @ 6efd0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r0, [r3] │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #16] @ 6efd4 │ │ │ │ ldr r0, [pc, r3] │ │ │ │ @@ -52203,15 +52203,15 @@ │ │ │ │ ldr r4, [pc, #396] @ 6f24c │ │ │ │ add r4, pc, r4 │ │ │ │ ldrb r2, [r4] │ │ │ │ cmp r2, #0 │ │ │ │ bne 6f170 │ │ │ │ ldr r0, [pc, #380] @ 6f250 │ │ │ │ add r0, pc, r0 │ │ │ │ - bl d1eff8 │ │ │ │ + bl d1f018 │ │ │ │ ldr r0, [pc, #372] @ 6f254 │ │ │ │ mov r1, #0 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 183750 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 6f104 │ │ │ │ bl 3a64c │ │ │ │ @@ -52287,36 +52287,36 @@ │ │ │ │ ldr r3, [pc, #112] @ 6f280 │ │ │ │ add r2, pc, r2 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r1, #0 │ │ │ │ strb r1, [r3] │ │ │ │ str r0, [r2] │ │ │ │ b 6f054 │ │ │ │ - sbceq r6, fp, r4, ror #22 │ │ │ │ + sbceq r6, fp, r4, lsl #23 │ │ │ │ smlaltteq r0, sl, r4, pc @ │ │ │ │ - sbceq r6, fp, r4, asr fp │ │ │ │ + sbceq r6, fp, r4, ror fp │ │ │ │ smlaltbeq r5, fp, r8, ip │ │ │ │ @ instruction: 0x014b5c94 │ │ │ │ - sbcseq r0, fp, ip, asr #10 │ │ │ │ - sbceq r6, fp, r4, lsl fp │ │ │ │ + sbcseq r0, fp, ip, ror #10 │ │ │ │ + sbceq r6, fp, r4, lsr fp │ │ │ │ cmpeq fp, r4, asr ip │ │ │ │ andeq r1, r0, ip, lsl r5 │ │ │ │ cmpeq fp, r8, lsr ip │ │ │ │ mrseq r3, (UNDEF: 74) │ │ │ │ @ instruction: 0xfffff478 │ │ │ │ - sbceq r6, fp, r4, lsr fp │ │ │ │ + sbceq r6, fp, r4, asr fp │ │ │ │ strheq r2, [sl, #-240] @ 0xffffff10 │ │ │ │ smlalbteq r5, fp, r4, fp │ │ │ │ - sbceq r6, fp, ip, ror #20 │ │ │ │ + sbceq r6, fp, ip, lsl #21 │ │ │ │ smlalbbeq r5, fp, ip, fp │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r6, fp, r4, lsr #20 │ │ │ │ + sbceq r6, fp, r4, asr #20 │ │ │ │ cmpeq fp, r0, ror #22 │ │ │ │ - sbceq r6, fp, r4, lsl sl │ │ │ │ - sbceq r6, fp, r0, lsr #20 │ │ │ │ + sbceq r6, fp, r4, lsr sl │ │ │ │ + sbceq r6, fp, r0, asr #20 │ │ │ │ smlalbteq r5, fp, r4, sl │ │ │ │ smlaltbeq r2, sl, ip, lr │ │ │ │ ldr r3, [pc, #12] @ 6f298 │ │ │ │ mov r2, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ strb r2, [r3] │ │ │ │ bx lr │ │ │ │ @@ -52337,26 +52337,26 @@ │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [pc, #212] @ 6f3b4 │ │ │ │ mov r2, #1 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 6f33c │ │ │ │ ldr r4, [pc, #184] @ 6f3b8 │ │ │ │ ldr r3, [pc, #184] @ 6f3bc │ │ │ │ add r4, pc, r4 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r5, #1 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ strb r5, [r3] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -52369,26 +52369,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 6f360 │ │ │ │ cmp r5, #0 │ │ │ │ bne 6f34c │ │ │ │ b 6f2f8 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 6f38c │ │ │ │ cmp r5, #0 │ │ │ │ bne 6f344 │ │ │ │ b 6f2f8 │ │ │ │ cmpeq fp, r0, lsl #20 │ │ │ │ @@ -52402,15 +52402,15 @@ │ │ │ │ ldr r6, [pc, #188] @ 6f498 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 6f420 │ │ │ │ ldr r3, [pc, #152] @ 6f49c │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -52427,26 +52427,26 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 6f444 │ │ │ │ cmp r6, #0 │ │ │ │ bne 6f430 │ │ │ │ b 6f3fc │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 6f470 │ │ │ │ cmp r7, #0 │ │ │ │ bne 6f428 │ │ │ │ b 6f3fc │ │ │ │ cmpeq fp, r4, lsl #18 │ │ │ │ ldrdeq r5, [fp, #-136] @ 0xffffff78 │ │ │ │ @@ -52461,15 +52461,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 6f4cc │ │ │ │ bl 6ea20 │ │ │ │ ldr r4, [pc, #48] @ 6f504 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, lr} │ │ │ │ @@ -52591,23 +52591,23 @@ │ │ │ │ bl 3af28 │ │ │ │ b 6f558 │ │ │ │ smlalbteq r5, fp, ip, r7 │ │ │ │ strheq r5, [fp, #-112] @ 0xffffff90 │ │ │ │ cmpeq sl, r4, ror fp │ │ │ │ smlalbbeq r5, fp, r0, r7 │ │ │ │ cmpeq sl, r4, asr #22 │ │ │ │ - sbceq r6, fp, r8, asr r7 │ │ │ │ - sbceq sp, ip, ip, lsl #31 │ │ │ │ - sbceq r6, fp, ip, lsr #10 │ │ │ │ - strdeq r6, [fp], #92 @ 0x5c │ │ │ │ + sbceq r6, fp, r8, ror r7 │ │ │ │ + sbceq sp, ip, ip, lsr #31 │ │ │ │ + sbceq r6, fp, ip, asr #10 │ │ │ │ + sbceq r6, fp, ip, lsl r6 │ │ │ │ cmpeq sl, r4, ror sl │ │ │ │ - sbcseq lr, r9, r8, ror #21 │ │ │ │ + sbcseq lr, r9, r8, lsl #22 │ │ │ │ cmpeq fp, r8, ror r6 │ │ │ │ - sbceq r9, fp, r0, asr #7 │ │ │ │ - sbceq r6, fp, r4, ror #8 │ │ │ │ + sbceq r9, fp, r0, ror #7 │ │ │ │ + sbceq r6, fp, r4, lsl #9 │ │ │ │ ldr r3, [pc, #224] @ 6f7f0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -52661,18 +52661,18 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, r2 │ │ │ │ b 3af28 │ │ │ │ smlalbteq r5, fp, ip, r5 │ │ │ │ strheq r5, [fp, #-84] @ 0xffffffac │ │ │ │ cmpeq sl, r8, ror r9 │ │ │ │ - sbceq r6, fp, r0, ror #7 │ │ │ │ - sbceq r6, fp, r0, lsr #9 │ │ │ │ - sbceq r8, fp, ip, lsr #11 │ │ │ │ - sbcseq r5, sl, r8, ror #25 │ │ │ │ + sbceq r6, fp, r0, lsl #8 │ │ │ │ + sbceq r6, fp, r0, asr #9 │ │ │ │ + sbceq r8, fp, ip, asr #11 │ │ │ │ + sbcseq r5, sl, r8, lsl #26 │ │ │ │ ldr r3, [pc, #276] @ 6f928 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -52739,19 +52739,19 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, r2 │ │ │ │ b 3af28 │ │ │ │ smlalbteq r5, fp, r8, r4 │ │ │ │ strheq r5, [fp, #-64] @ 0xffffffc0 │ │ │ │ cmpeq sl, r4, ror r8 │ │ │ │ - ldrdeq sp, [ip], #196 @ 0xc4 │ │ │ │ - sbceq r6, fp, r0, ror r2 │ │ │ │ - sbceq r6, fp, ip, asr #6 │ │ │ │ + strdeq sp, [ip], #196 @ 0xc4 │ │ │ │ + smulleq r6, fp, r0, r2 │ │ │ │ + sbceq r6, fp, ip, ror #6 │ │ │ │ strheq r2, [sl, #-124] @ 0xffffff84 │ │ │ │ - sbceq r8, fp, r8, asr #8 │ │ │ │ + sbceq r8, fp, r8, ror #8 │ │ │ │ ldr r3, [pc, #224] @ 6fa30 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -52805,66 +52805,66 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, r2 │ │ │ │ b 3af28 │ │ │ │ smlalbbeq r5, fp, ip, r3 │ │ │ │ cmpeq fp, r4, ror r3 │ │ │ │ cmpeq sl, r8, lsr r7 │ │ │ │ - sbceq r6, fp, r0, lsr #3 │ │ │ │ - sbceq r6, fp, r4, ror #4 │ │ │ │ - sbceq r8, fp, ip, ror #6 │ │ │ │ - sbcseq r5, sl, r8, lsr #21 │ │ │ │ + sbceq r6, fp, r0, asr #3 │ │ │ │ + sbceq r6, fp, r4, lsl #5 │ │ │ │ + sbceq r8, fp, ip, lsl #7 │ │ │ │ + sbcseq r5, sl, r8, asr #21 │ │ │ │ ldr r3, [pc, #32] @ 6fa74 │ │ │ │ mov r1, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r0, [pc, #12] @ 6fa78 │ │ │ │ add r1, r1, #48 @ 0x30 │ │ │ │ add r0, pc, r0 │ │ │ │ b 6e2ac │ │ │ │ smlalbbeq r5, fp, r4, r2 │ │ │ │ - sbceq r6, fp, r8, asr #3 │ │ │ │ + sbceq r6, fp, r8, ror #3 │ │ │ │ ldr r3, [pc, #32] @ 6faa4 │ │ │ │ mov r2, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r0, [pc, #12] @ 6faa8 │ │ │ │ mov r3, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ b 6e2ac │ │ │ │ cmpeq fp, r4, asr r2 │ │ │ │ - smulleq r6, fp, r4, r0 │ │ │ │ + strheq r6, [fp], #4 │ │ │ │ ldr r3, [pc, #32] @ 6fad4 │ │ │ │ mov r2, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r0, [pc, #12] @ 6fad8 │ │ │ │ mov r3, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ b 6e2ac │ │ │ │ cmpeq fp, r4, lsr #4 │ │ │ │ - sbceq r6, fp, r8, ror r1 │ │ │ │ + smulleq r6, fp, r8, r1 │ │ │ │ ldr r3, [pc, #32] @ 6fb04 │ │ │ │ mov r2, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb ip, [r3] │ │ │ │ mov r3, r1 │ │ │ │ cmp ip, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r0, [pc, #8] @ 6fb08 │ │ │ │ add r0, pc, r0 │ │ │ │ b 6e2ac │ │ │ │ strdeq r5, [fp, #-20] @ 0xffffffec │ │ │ │ - sbceq r6, fp, ip, asr r1 │ │ │ │ + sbceq r6, fp, ip, ror r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r0 │ │ │ │ ldrh r0, [r1, #74] @ 0x4a │ │ │ │ mov r9, r1 │ │ │ │ @@ -52955,16 +52955,16 @@ │ │ │ │ bl 3af28 │ │ │ │ b 6fc20 │ │ │ │ cmpeq fp, r4, lsl #2 │ │ │ │ smlaltteq r5, fp, r8, r0 │ │ │ │ smlaltbeq r2, sl, ip, r4 │ │ │ │ strheq r5, [fp, #-8] │ │ │ │ cmpeq sl, ip, ror r4 │ │ │ │ - sbceq r6, fp, r0, lsr #32 │ │ │ │ - strdeq r5, [fp], #248 @ 0xf8 │ │ │ │ + sbceq r6, fp, r0, asr #32 │ │ │ │ + sbceq r6, fp, r8, lsl r0 │ │ │ │ ldr r3, [pc, #168] @ 6fd4c │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ @@ -53006,16 +53006,16 @@ │ │ │ │ bl 3af28 │ │ │ │ b 6fcec │ │ │ │ cmpeq fp, r8, lsr r0 │ │ │ │ cmpeq fp, ip, lsl r0 │ │ │ │ smlaltteq r2, sl, r0, r3 │ │ │ │ smlaltteq r4, fp, ip, pc @ │ │ │ │ strheq r2, [sl, #-48] @ 0xffffffd0 │ │ │ │ - sbceq r5, fp, r8, ror #30 │ │ │ │ - sbceq r5, fp, r4, asr #30 │ │ │ │ + sbceq r5, fp, r8, lsl #31 │ │ │ │ + sbceq r5, fp, r4, ror #30 │ │ │ │ ldr r3, [pc, #72] @ 6fdb8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #56] @ 6fdbc │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -53031,15 +53031,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #7 │ │ │ │ b 3af28 │ │ │ │ cmpeq fp, ip, ror #30 │ │ │ │ cmpeq fp, r4, ror #30 │ │ │ │ cmpeq sl, r8, lsr #6 │ │ │ │ - sbceq r5, fp, r8, ror #29 │ │ │ │ + sbceq r5, fp, r8, lsl #30 │ │ │ │ ldr r3, [pc, #72] @ 6fe18 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #56] @ 6fe1c │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -53055,15 +53055,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #8 │ │ │ │ b 3af28 │ │ │ │ cmpeq fp, ip, lsl #30 │ │ │ │ cmpeq fp, r4, lsl #30 │ │ │ │ smlalbteq r2, sl, r8, r2 │ │ │ │ - smulleq r5, fp, r0, lr │ │ │ │ + strheq r5, [fp], #224 @ 0xe0 │ │ │ │ ldr r3, [pc, #72] @ 6fe78 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #56] @ 6fe7c │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -53079,15 +53079,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #6 │ │ │ │ b 3af28 │ │ │ │ smlaltbeq r4, fp, ip, lr │ │ │ │ smlaltbeq r4, fp, r4, lr │ │ │ │ cmpeq sl, r8, ror #4 │ │ │ │ - sbceq r5, fp, ip, lsr lr │ │ │ │ + sbceq r5, fp, ip, asr lr │ │ │ │ ldr r3, [pc, #72] @ 6fed8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #56] @ 6fedc │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -53103,26 +53103,26 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #7 │ │ │ │ b 3af28 │ │ │ │ cmpeq fp, ip, asr #28 │ │ │ │ cmpeq fp, r4, asr #28 │ │ │ │ cmpeq sl, r8, lsl #4 │ │ │ │ - sbceq r5, fp, r4, ror #27 │ │ │ │ + sbceq r5, fp, r4, lsl #28 │ │ │ │ ldr r3, [pc, #28] @ 6ff0c │ │ │ │ mov r1, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r0, [pc, #8] @ 6ff10 │ │ │ │ add r0, pc, r0 │ │ │ │ b 6e2ac │ │ │ │ smlaltteq r4, fp, r8, sp │ │ │ │ - strheq r5, [fp], #212 @ 0xd4 │ │ │ │ + ldrdeq r5, [fp], #212 @ 0xd4 │ │ │ │ ldr r3, [pc, #72] @ 6ff64 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #56] @ 6ff68 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -53138,26 +53138,26 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #9 │ │ │ │ b 3af28 │ │ │ │ smlalbteq r4, fp, r0, sp │ │ │ │ strheq r4, [fp, #-216] @ 0xffffff28 │ │ │ │ cmpeq sl, ip, ror r1 │ │ │ │ - sbceq r5, fp, r4, ror sp │ │ │ │ + smulleq r5, fp, r4, sp │ │ │ │ ldr r3, [pc, #28] @ 6ff98 │ │ │ │ mov r1, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r0, [pc, #8] @ 6ff9c │ │ │ │ add r0, pc, r0 │ │ │ │ b 6e2ac │ │ │ │ cmpeq fp, ip, asr sp │ │ │ │ - sbceq r5, fp, r8, asr #26 │ │ │ │ + sbceq r5, fp, r8, ror #26 │ │ │ │ ldr r3, [pc, #72] @ 6fff0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #56] @ 6fff4 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -53173,15 +53173,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #9 │ │ │ │ b 3af28 │ │ │ │ cmpeq fp, r4, lsr sp │ │ │ │ cmpeq fp, ip, lsr #26 │ │ │ │ strdeq r2, [sl, #-0] │ │ │ │ - sbceq r5, fp, r8, lsl #26 │ │ │ │ + sbceq r5, fp, r8, lsr #26 │ │ │ │ ldr r3, [pc, #72] @ 70050 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r3, [pc, #56] @ 70054 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -53197,15 +53197,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #7 │ │ │ │ b 3af28 │ │ │ │ ldrdeq r4, [fp, #-196] @ 0xffffff3c │ │ │ │ smlalbteq r4, fp, ip, ip │ │ │ │ swpbeq r2, r0, [sl] │ │ │ │ - strheq r5, [fp], #196 @ 0xc4 │ │ │ │ + ldrdeq r5, [fp], #196 @ 0xc4 │ │ │ │ ldr r3, [pc, #96] @ 700c8 │ │ │ │ mov r1, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ cmp r0, #0 │ │ │ │ @@ -53225,18 +53225,18 @@ │ │ │ │ bxeq lr │ │ │ │ ldr r0, [pc, #28] @ 700d8 │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #7 │ │ │ │ b 3af28 │ │ │ │ cmpeq fp, r0, ror ip │ │ │ │ - sbceq r5, fp, ip, ror ip │ │ │ │ + smulleq r5, fp, ip, ip │ │ │ │ cmpeq fp, r4, asr ip │ │ │ │ cmpeq sl, r8, lsl r0 │ │ │ │ - sbceq r5, fp, ip, lsr ip │ │ │ │ + sbceq r5, fp, ip, asr ip │ │ │ │ ldr r3, [pc, #164] @ 70188 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -53275,17 +53275,17 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, #20 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ strdeq r4, [fp, #-184] @ 0xffffff48 │ │ │ │ smlalbteq r4, fp, ip, fp │ │ │ │ ldrdeq r4, [fp, #-180] @ 0xffffff4c │ │ │ │ - sbceq r5, fp, ip, ror #23 │ │ │ │ - sbceq r5, fp, r4, ror #23 │ │ │ │ - smulleq r5, fp, ip, fp │ │ │ │ + sbceq r5, fp, ip, lsl #24 │ │ │ │ + sbceq r5, fp, r4, lsl #24 │ │ │ │ + strheq r5, [fp], #188 @ 0xbc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #404] @ 70350 │ │ │ │ add r0, pc, r0 │ │ │ │ @@ -53386,26 +53386,26 @@ │ │ │ │ b 70268 │ │ │ │ ldr r0, [pc, #56] @ 70378 │ │ │ │ add r0, pc, r0 │ │ │ │ b 70308 │ │ │ │ ldr r0, [pc, #48] @ 7037c │ │ │ │ add r0, pc, r0 │ │ │ │ b 702b8 │ │ │ │ - smulleq r5, fp, r8, fp │ │ │ │ - sbceq r1, fp, r4, lsl #25 │ │ │ │ - sbceq r5, fp, r4, lsl #23 │ │ │ │ - sbceq r5, fp, r4, ror fp │ │ │ │ - sbceq r5, fp, r0, ror fp │ │ │ │ - sbceq r5, fp, r0, lsr #22 │ │ │ │ - sbceq r5, fp, r0, lsl fp │ │ │ │ - sbceq r5, fp, r8, ror #21 │ │ │ │ - sbceq r5, fp, r4, ror #21 │ │ │ │ - ldrsheq lr, [fp], #4 │ │ │ │ - sbceq r1, fp, r8, ror #22 │ │ │ │ - sbceq r1, fp, ip, asr fp │ │ │ │ + strheq r5, [fp], #184 @ 0xb8 │ │ │ │ + sbceq r1, fp, r4, lsr #25 │ │ │ │ + sbceq r5, fp, r4, lsr #23 │ │ │ │ + smulleq r5, fp, r4, fp │ │ │ │ + smulleq r5, fp, r0, fp │ │ │ │ + sbceq r5, fp, r0, asr #22 │ │ │ │ + sbceq r5, fp, r0, lsr fp │ │ │ │ + sbceq r5, fp, r8, lsl #22 │ │ │ │ + sbceq r5, fp, r4, lsl #22 │ │ │ │ + sbcseq lr, fp, r4, lsl r1 │ │ │ │ + sbceq r1, fp, r8, lsl #23 │ │ │ │ + sbceq r1, fp, ip, ror fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #448] @ 7055c │ │ │ │ mov r5, r1 │ │ │ │ @@ -53517,30 +53517,30 @@ │ │ │ │ bl 6ff14 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ ldr r0, [pc, #64] @ 70598 │ │ │ │ add r0, pc, r0 │ │ │ │ b 703d4 │ │ │ │ - sbceq r5, fp, r4, lsr sl │ │ │ │ - sbceq r5, ip, ip, lsl #25 │ │ │ │ - strdeq r5, [fp], #156 @ 0x9c │ │ │ │ - sbceq sp, ip, ip, lsr #2 │ │ │ │ - smulleq r6, fp, ip, r3 │ │ │ │ - sbceq r6, fp, ip, lsl #7 │ │ │ │ - sbceq r1, fp, r4, lsr #21 │ │ │ │ - ldrdeq r2, [sp], #252 @ 0xfc │ │ │ │ - sbceq r5, fp, r8, ror r9 │ │ │ │ - sbceq r5, fp, r8, ror #18 │ │ │ │ - sbceq r5, fp, ip, asr r9 │ │ │ │ - sbceq sp, ip, r0, asr r4 │ │ │ │ - sbceq r4, fp, r0, lsr lr │ │ │ │ - sbceq r5, fp, r4, lsl #2 │ │ │ │ - strdeq r5, [fp], #4 │ │ │ │ - sbceq r1, fp, r0, asr r9 │ │ │ │ + sbceq r5, fp, r4, asr sl │ │ │ │ + sbceq r5, ip, ip, lsr #25 │ │ │ │ + sbceq r5, fp, ip, lsl sl │ │ │ │ + sbceq sp, ip, ip, asr #2 │ │ │ │ + strheq r6, [fp], #60 @ 0x3c │ │ │ │ + sbceq r6, fp, ip, lsr #7 │ │ │ │ + sbceq r1, fp, r4, asr #21 │ │ │ │ + strdeq r2, [sp], #252 @ 0xfc │ │ │ │ + smulleq r5, fp, r8, r9 │ │ │ │ + sbceq r5, fp, r8, lsl #19 │ │ │ │ + sbceq r5, fp, ip, ror r9 │ │ │ │ + sbceq sp, ip, r0, ror r4 │ │ │ │ + sbceq r4, fp, r0, asr lr │ │ │ │ + sbceq r5, fp, r4, lsr #2 │ │ │ │ + sbceq r5, fp, r4, lsl r1 │ │ │ │ + sbceq r1, fp, r0, ror r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -53645,28 +53645,28 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ ldr r0, [pc, #56] @ 70790 │ │ │ │ add r0, pc, r0 │ │ │ │ b 7061c │ │ │ │ - sbceq r5, fp, r4, asr #16 │ │ │ │ - sbceq r1, fp, r8, lsl #18 │ │ │ │ - sbceq r5, ip, r4, asr #20 │ │ │ │ + sbceq r5, fp, r4, ror #16 │ │ │ │ + sbceq r1, fp, r8, lsr #18 │ │ │ │ + sbceq r5, ip, r4, ror #20 │ │ │ │ + smulleq r6, fp, r4, r1 │ │ │ │ + sbceq r6, fp, r4, lsl #3 │ │ │ │ sbceq r6, fp, r4, ror r1 │ │ │ │ - sbceq r6, fp, r4, ror #2 │ │ │ │ - sbceq r6, fp, r4, asr r1 │ │ │ │ - sbceq r5, fp, r0, lsr #15 │ │ │ │ - sbceq r4, fp, r4, ror #30 │ │ │ │ - sbceq r5, fp, r4, ror r7 │ │ │ │ - sbceq r5, fp, r4, ror #14 │ │ │ │ - sbcseq sl, r9, r8, lsr #20 │ │ │ │ - sbceq r5, fp, ip, lsr r7 │ │ │ │ - sbceq pc, ip, ip, ror #14 │ │ │ │ - sbceq r1, fp, r0, asr r7 │ │ │ │ + sbceq r5, fp, r0, asr #15 │ │ │ │ + sbceq r4, fp, r4, lsl #31 │ │ │ │ + smulleq r5, fp, r4, r7 │ │ │ │ + sbceq r5, fp, r4, lsl #15 │ │ │ │ + sbcseq sl, r9, r8, asr #20 │ │ │ │ + sbceq r5, fp, ip, asr r7 │ │ │ │ + sbceq pc, ip, ip, lsl #15 │ │ │ │ + sbceq r1, fp, r0, ror r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -53758,30 +53758,30 @@ │ │ │ │ b 708dc │ │ │ │ ldr r0, [pc, #72] @ 70958 │ │ │ │ add r0, pc, r0 │ │ │ │ b 708dc │ │ │ │ ldr r0, [pc, #64] @ 7095c │ │ │ │ add r0, pc, r0 │ │ │ │ b 708dc │ │ │ │ - sbceq r5, fp, r0, asr r7 │ │ │ │ - sbceq r1, fp, ip, ror r6 │ │ │ │ - sbceq r4, fp, r0, lsr fp │ │ │ │ - sbceq r1, fp, ip, asr #12 │ │ │ │ - sbceq r5, fp, r4, lsl #14 │ │ │ │ - sbceq r5, fp, ip, asr pc │ │ │ │ - sbceq r5, fp, ip, asr #30 │ │ │ │ - strheq r5, [fp], #108 @ 0x6c │ │ │ │ - strheq r5, [fp], #96 @ 0x60 │ │ │ │ - sbcseq sp, ip, r8, ror #29 │ │ │ │ - smulleq r5, fp, r8, r5 │ │ │ │ - sbceq r5, fp, r8, lsr #11 │ │ │ │ - strheq r5, [fp], #92 @ 0x5c │ │ │ │ - ldrdeq r5, [fp], #80 @ 0x50 │ │ │ │ - sbceq r5, fp, r4, asr #10 │ │ │ │ - ldrdeq r5, [fp], #88 @ 0x58 │ │ │ │ + sbceq r5, fp, r0, ror r7 │ │ │ │ + smulleq r1, fp, ip, r6 │ │ │ │ + sbceq r4, fp, r0, asr fp │ │ │ │ + sbceq r1, fp, ip, ror #12 │ │ │ │ + sbceq r5, fp, r4, lsr #14 │ │ │ │ + sbceq r5, fp, ip, ror pc │ │ │ │ + sbceq r5, fp, ip, ror #30 │ │ │ │ + ldrdeq r5, [fp], #108 @ 0x6c │ │ │ │ + ldrdeq r5, [fp], #96 @ 0x60 │ │ │ │ + sbcseq sp, ip, r8, lsl #30 │ │ │ │ + strheq r5, [fp], #88 @ 0x58 │ │ │ │ + sbceq r5, fp, r8, asr #11 │ │ │ │ + ldrdeq r5, [fp], #92 @ 0x5c │ │ │ │ + strdeq r5, [fp], #80 @ 0x50 │ │ │ │ + sbceq r5, fp, r4, ror #10 │ │ │ │ + strdeq r5, [fp], #88 @ 0x58 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -53835,21 +53835,21 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ ldr r0, [pc, #28] @ 70a6c │ │ │ │ add r0, pc, r0 │ │ │ │ b 709c4 │ │ │ │ - ldrdeq r5, [fp], #80 @ 0x50 │ │ │ │ - ldrdeq r5, [fp], #88 @ 0x58 │ │ │ │ - sbceq r5, fp, ip, asr #27 │ │ │ │ - strheq r5, [fp], #220 @ 0xdc │ │ │ │ - sbceq r5, fp, r8, ror r5 │ │ │ │ - sbceq r5, fp, r8, lsr #8 │ │ │ │ - sbceq r1, fp, r8, asr r4 │ │ │ │ + strdeq r5, [fp], #80 @ 0x50 │ │ │ │ + strdeq r5, [fp], #88 @ 0x58 │ │ │ │ + sbceq r5, fp, ip, ror #27 │ │ │ │ + ldrdeq r5, [fp], #220 @ 0xdc │ │ │ │ + smulleq r5, fp, r8, r5 │ │ │ │ + sbceq r5, fp, r8, asr #8 │ │ │ │ + sbceq r1, fp, r8, ror r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -53901,21 +53901,21 @@ │ │ │ │ asr r1, r0, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - strdeq r5, [fp], #64 @ 0x40 │ │ │ │ - sbceq r9, ip, ip, lsl #10 │ │ │ │ - sbceq r5, fp, r8, asr #25 │ │ │ │ - strheq r5, [fp], #196 @ 0xc4 │ │ │ │ + sbceq r5, fp, r0, lsl r5 │ │ │ │ + sbceq r9, ip, ip, lsr #10 │ │ │ │ + sbceq r5, fp, r8, ror #25 │ │ │ │ + ldrdeq r5, [fp], #196 @ 0xc4 │ │ │ │ + sbceq r5, fp, r0, asr #25 │ │ │ │ + strheq r5, [fp], #192 @ 0xc0 │ │ │ │ sbceq r5, fp, r0, lsr #25 │ │ │ │ - smulleq r5, fp, r0, ip │ │ │ │ - sbceq r5, fp, r0, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -53953,19 +53953,19 @@ │ │ │ │ asr r1, r0, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - strdeq r5, [fp], #52 @ 0x34 │ │ │ │ - strdeq r5, [fp], #48 @ 0x30 │ │ │ │ - ldrdeq r5, [fp], #56 @ 0x38 │ │ │ │ - sbceq r5, fp, r0, asr #7 │ │ │ │ - sbceq r5, fp, r8, lsr #7 │ │ │ │ + sbceq r5, fp, r4, lsl r4 │ │ │ │ + sbceq r5, fp, r0, lsl r4 │ │ │ │ + strdeq r5, [fp], #56 @ 0x38 │ │ │ │ + sbceq r5, fp, r0, ror #7 │ │ │ │ + sbceq r5, fp, r8, asr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -54302,57 +54302,57 @@ │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ bl 6fadc │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r5, fp, r4, asr #6 │ │ │ │ + sbceq r5, fp, r4, ror #6 │ │ │ │ + sbceq r5, fp, r0, ror r3 │ │ │ │ + sbceq r5, fp, r0, ror #6 │ │ │ │ sbceq r5, fp, r0, asr r3 │ │ │ │ - sbceq r5, fp, r0, asr #6 │ │ │ │ - sbceq r5, fp, r0, lsr r3 │ │ │ │ + sbceq r5, fp, r4, asr #6 │ │ │ │ + sbceq r5, fp, ip, lsr r3 │ │ │ │ sbceq r5, fp, r4, lsr #6 │ │ │ │ - sbceq r5, fp, ip, lsl r3 │ │ │ │ - sbceq r5, fp, r4, lsl #6 │ │ │ │ - sbceq r5, fp, ip, ror #5 │ │ │ │ - ldrdeq r5, [fp], #36 @ 0x24 │ │ │ │ - strheq r5, [fp], #44 @ 0x2c │ │ │ │ - sbceq r5, fp, ip, lsr #5 │ │ │ │ - smulleq r5, fp, r8, r2 │ │ │ │ - sbceq r5, fp, r4, lsl #5 │ │ │ │ - sbceq r5, fp, ip, ror #4 │ │ │ │ - sbceq r5, fp, ip, asr r2 │ │ │ │ + sbceq r5, fp, ip, lsl #6 │ │ │ │ + strdeq r5, [fp], #36 @ 0x24 │ │ │ │ + ldrdeq r5, [fp], #44 @ 0x2c │ │ │ │ + sbceq r5, fp, ip, asr #5 │ │ │ │ + strheq r5, [fp], #40 @ 0x28 │ │ │ │ + sbceq r5, fp, r4, lsr #5 │ │ │ │ + sbceq r5, fp, ip, lsl #5 │ │ │ │ + sbceq r5, fp, ip, ror r2 │ │ │ │ + sbceq r5, fp, r4, ror r2 │ │ │ │ + sbceq r5, fp, r4, ror #4 │ │ │ │ + sbceq r5, fp, r8, asr r2 │ │ │ │ sbceq r5, fp, r4, asr r2 │ │ │ │ - sbceq r5, fp, r4, asr #4 │ │ │ │ + sbceq r5, fp, ip, asr #4 │ │ │ │ sbceq r5, fp, r8, lsr r2 │ │ │ │ sbceq r5, fp, r4, lsr r2 │ │ │ │ - sbceq r5, fp, ip, lsr #4 │ │ │ │ - sbceq r5, fp, r8, lsl r2 │ │ │ │ - sbceq r5, fp, r4, lsl r2 │ │ │ │ + sbceq r5, fp, r0, lsr r2 │ │ │ │ + sbceq r5, fp, ip, lsl r2 │ │ │ │ sbceq r5, fp, r0, lsl r2 │ │ │ │ - strdeq r5, [fp], #28 │ │ │ │ - strdeq r5, [fp], #16 │ │ │ │ - sbceq r5, fp, r4, ror #3 │ │ │ │ + sbceq r5, fp, r4, lsl #4 │ │ │ │ + strdeq r5, [fp], #20 │ │ │ │ + sbceq r5, fp, r8, ror #3 │ │ │ │ + sbceq r5, fp, r0, ror #3 │ │ │ │ ldrdeq r5, [fp], #20 │ │ │ │ sbceq r5, fp, r8, asr #3 │ │ │ │ - sbceq r5, fp, r0, asr #3 │ │ │ │ - strheq r5, [fp], #20 │ │ │ │ + strheq r5, [fp], #24 │ │ │ │ sbceq r5, fp, r8, lsr #3 │ │ │ │ - smulleq r5, fp, r8, r1 │ │ │ │ + smulleq r5, fp, ip, r1 │ │ │ │ sbceq r5, fp, r8, lsl #3 │ │ │ │ - sbceq r5, fp, ip, ror r1 │ │ │ │ - sbceq r5, fp, r8, ror #2 │ │ │ │ - sbceq r5, fp, r8, asr r1 │ │ │ │ - sbceq r5, fp, r0, asr r1 │ │ │ │ - sbceq r5, fp, r0, asr #2 │ │ │ │ - sbceq fp, fp, r8, ror #28 │ │ │ │ - sbceq r5, fp, ip, lsl r1 │ │ │ │ - sbceq r5, fp, ip, lsl #2 │ │ │ │ - sbceq r5, fp, r0, lsl #2 │ │ │ │ - strdeq r5, [fp], #4 │ │ │ │ + sbceq r5, fp, r8, ror r1 │ │ │ │ + sbceq r5, fp, r0, ror r1 │ │ │ │ + sbceq r5, fp, r0, ror #2 │ │ │ │ + sbceq fp, fp, r8, lsl #29 │ │ │ │ + sbceq r5, fp, ip, lsr r1 │ │ │ │ + sbceq r5, fp, ip, lsr #2 │ │ │ │ + sbceq r5, fp, r0, lsr #2 │ │ │ │ + sbceq r5, fp, r4, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -54377,16 +54377,16 @@ │ │ │ │ bne 71298 │ │ │ │ bl 6fdc8 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r5, fp, r0 │ │ │ │ - sbceq r4, fp, r8, lsl r5 │ │ │ │ + sbceq r5, fp, r0, lsr #32 │ │ │ │ + sbceq r4, fp, r8, lsr r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -54425,17 +54425,17 @@ │ │ │ │ bne 71358 │ │ │ │ bl 6fdc8 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, ip, lsl #31 │ │ │ │ - smulleq sp, fp, r0, sp │ │ │ │ - sbceq r4, fp, r8, asr pc │ │ │ │ + sbceq r4, fp, ip, lsr #31 │ │ │ │ + strheq sp, [fp], #208 @ 0xd0 │ │ │ │ + sbceq r4, fp, r8, ror pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -54473,19 +54473,19 @@ │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ + sbceq r4, fp, ip, lsl #30 │ │ │ │ + sbceq r4, fp, r4, lsl pc │ │ │ │ + sbceq r4, fp, r0, lsl #30 │ │ │ │ sbceq r4, fp, ip, ror #29 │ │ │ │ - strdeq r4, [fp], #228 @ 0xe4 │ │ │ │ - sbceq r4, fp, r0, ror #29 │ │ │ │ - sbceq r4, fp, ip, asr #29 │ │ │ │ - strheq r4, [fp], #232 @ 0xe8 │ │ │ │ + ldrdeq r4, [fp], #232 @ 0xe8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r6, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -54518,16 +54518,16 @@ │ │ │ │ bne 714ac │ │ │ │ bl 6fdc8 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, r4, asr lr │ │ │ │ - sbceq r4, fp, r4, asr lr │ │ │ │ + sbceq r4, fp, r4, ror lr │ │ │ │ + sbceq r4, fp, r4, ror lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -54677,31 +54677,31 @@ │ │ │ │ bl 70000 │ │ │ │ b 71590 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ bl 700dc │ │ │ │ b 715b0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, r4, asr #27 │ │ │ │ - sbceq sl, fp, r8, lsl r7 │ │ │ │ - strheq r4, [fp], #208 @ 0xd0 │ │ │ │ + sbceq r4, fp, r4, ror #27 │ │ │ │ + sbceq sl, fp, r8, lsr r7 │ │ │ │ + ldrdeq r4, [fp], #208 @ 0xd0 │ │ │ │ cmpeq ip, r4, ror r7 │ │ │ │ - sbcseq r0, ip, r0, lsr r1 │ │ │ │ - sbceq r4, fp, r8, asr sp │ │ │ │ - sbceq r4, fp, r8, asr sp │ │ │ │ - sbceq r4, fp, r4, ror #26 │ │ │ │ - sbceq r5, fp, r4, asr #4 │ │ │ │ - smulleq r8, ip, r0, r5 │ │ │ │ - sbceq fp, ip, r0, ror #29 │ │ │ │ - strdeq r4, [fp], #204 @ 0xcc │ │ │ │ + sbcseq r0, ip, r0, asr r1 │ │ │ │ + sbceq r4, fp, r8, ror sp │ │ │ │ + sbceq r4, fp, r8, ror sp │ │ │ │ + sbceq r4, fp, r4, lsl #27 │ │ │ │ + sbceq r5, fp, r4, ror #4 │ │ │ │ + strheq r8, [ip], #80 @ 0x50 │ │ │ │ + sbceq fp, ip, r0, lsl #30 │ │ │ │ + sbceq r4, fp, ip, lsl sp │ │ │ │ + sbceq r4, fp, ip, ror #25 │ │ │ │ + ldrdeq r4, [fp], #204 @ 0xcc │ │ │ │ sbceq r4, fp, ip, asr #25 │ │ │ │ - strheq r4, [fp], #204 @ 0xcc │ │ │ │ - sbceq r4, fp, ip, lsr #25 │ │ │ │ - smulleq r4, fp, r8, ip │ │ │ │ - ldrsheq r0, [sl], #28 │ │ │ │ + strheq r4, [fp], #200 @ 0xc8 │ │ │ │ + sbcseq r0, sl, ip, lsl r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -54751,19 +54751,19 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 7818c │ │ │ │ mov r0, r5 │ │ │ │ bl 6fbd0 │ │ │ │ b 71838 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, r8, lsr #23 │ │ │ │ - sbceq r0, fp, r8, ror r6 │ │ │ │ - smulleq r4, fp, r4, fp │ │ │ │ - sbceq r4, fp, r0, ror fp │ │ │ │ - sbceq r4, fp, r8, ror #22 │ │ │ │ + sbceq r4, fp, r8, asr #23 │ │ │ │ + smulleq r0, fp, r8, r6 │ │ │ │ + strheq r4, [fp], #180 @ 0xb4 │ │ │ │ + smulleq r4, fp, r0, fp │ │ │ │ + sbceq r4, fp, r8, lsl #23 │ │ │ │ cmpeq fp, r8, ror #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ @@ -54905,30 +54905,30 @@ │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ bl 6fadc │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, r8, ror #21 │ │ │ │ + sbceq r4, fp, r8, lsl #22 │ │ │ │ + sbceq r4, fp, r0, lsr #22 │ │ │ │ + sbceq r4, fp, r8, lsl fp │ │ │ │ + sbceq r4, fp, r4, lsr #22 │ │ │ │ + sbceq r4, fp, r4, asr #24 │ │ │ │ sbceq r4, fp, r0, lsl #22 │ │ │ │ - strdeq r4, [fp], #168 @ 0xa8 │ │ │ │ - sbceq r4, fp, r4, lsl #22 │ │ │ │ - sbceq r4, fp, r4, lsr #24 │ │ │ │ - sbceq r4, fp, r0, ror #21 │ │ │ │ - sbceq r4, fp, r8, asr #21 │ │ │ │ - strdeq r3, [fp], #188 @ 0xbc │ │ │ │ - sbceq r4, fp, r0, ror sl │ │ │ │ - sbceq r4, fp, r4, asr sl │ │ │ │ - sbceq r4, fp, r8, lsr sl │ │ │ │ - sbceq r4, fp, r0, lsr #20 │ │ │ │ - sbceq r4, fp, r4, lsl #20 │ │ │ │ - ldrdeq r4, [fp], #144 @ 0x90 │ │ │ │ - sbceq r4, fp, r4, asr #19 │ │ │ │ - sbceq r4, fp, ip, lsr #19 │ │ │ │ + sbceq r4, fp, r8, ror #21 │ │ │ │ + sbceq r3, fp, ip, lsl ip │ │ │ │ + smulleq r4, fp, r0, sl │ │ │ │ + sbceq r4, fp, r4, ror sl │ │ │ │ + sbceq r4, fp, r8, asr sl │ │ │ │ + sbceq r4, fp, r0, asr #20 │ │ │ │ + sbceq r4, fp, r4, lsr #20 │ │ │ │ + strdeq r4, [fp], #144 @ 0x90 │ │ │ │ + sbceq r4, fp, r4, ror #19 │ │ │ │ + sbceq r4, fp, ip, asr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55107,34 +55107,34 @@ │ │ │ │ bne 71ce0 │ │ │ │ bl 6fdc8 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, r4, lsr #18 │ │ │ │ - strheq r4, [fp], #156 @ 0x9c │ │ │ │ - sbceq r4, fp, r8, lsr #18 │ │ │ │ - sbceq r4, fp, r4, lsl r9 │ │ │ │ - sbceq r4, fp, r0, lsr #18 │ │ │ │ - sbceq r4, fp, ip, lsl #18 │ │ │ │ + sbceq r4, fp, r4, asr #18 │ │ │ │ + ldrdeq r4, [fp], #156 @ 0x9c │ │ │ │ + sbceq r4, fp, r8, asr #18 │ │ │ │ + sbceq r4, fp, r4, lsr r9 │ │ │ │ + sbceq r4, fp, r0, asr #18 │ │ │ │ + sbceq r4, fp, ip, lsr #18 │ │ │ │ + sbceq r4, fp, r8, lsl r9 │ │ │ │ + sbceq r4, fp, r0, lsl #18 │ │ │ │ strdeq r4, [fp], #136 @ 0x88 │ │ │ │ - sbceq r4, fp, r0, ror #17 │ │ │ │ - ldrdeq r4, [fp], #136 @ 0x88 │ │ │ │ - ldrdeq r4, [fp], #136 @ 0x88 │ │ │ │ - sbceq r4, fp, r8, asr #17 │ │ │ │ - sbceq r4, fp, ip, lsr #17 │ │ │ │ - sbceq fp, ip, ip, lsl #25 │ │ │ │ - sbceq r4, fp, r4, asr r8 │ │ │ │ - sbceq r4, fp, ip, lsr r8 │ │ │ │ - sbceq r4, fp, r8, lsr #16 │ │ │ │ - sbceq r4, fp, r4, lsl #14 │ │ │ │ + strdeq r4, [fp], #136 @ 0x88 │ │ │ │ + sbceq r4, fp, r8, ror #17 │ │ │ │ + sbceq r4, fp, ip, asr #17 │ │ │ │ + sbceq fp, ip, ip, lsr #25 │ │ │ │ + sbceq r4, fp, r4, ror r8 │ │ │ │ + sbceq r4, fp, ip, asr r8 │ │ │ │ + sbceq r4, fp, r8, asr #16 │ │ │ │ + sbceq r4, fp, r4, lsr #14 │ │ │ │ + sbceq r4, fp, r0, lsl r8 │ │ │ │ + sbceq r4, fp, r0, lsl #16 │ │ │ │ strdeq r4, [fp], #112 @ 0x70 │ │ │ │ - sbceq r4, fp, r0, ror #15 │ │ │ │ - ldrdeq r4, [fp], #112 @ 0x70 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55159,16 +55159,16 @@ │ │ │ │ bne 71ed0 │ │ │ │ bl 6fdc8 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, r4, lsl r7 │ │ │ │ - sbceq r6, fp, r8, lsr r8 │ │ │ │ + sbceq r4, fp, r4, lsr r7 │ │ │ │ + sbceq r6, fp, r8, asr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55194,16 +55194,16 @@ │ │ │ │ bl 6fe88 │ │ │ │ bl 6fdc8 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r4, fp, r4, lsr #13 │ │ │ │ - sbceq r4, fp, ip, lsr #13 │ │ │ │ + sbceq r4, fp, r4, asr #13 │ │ │ │ + sbceq r4, fp, ip, asr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55264,22 +55264,22 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6ff74 │ │ │ │ ldr r0, [r5, #44] @ 0x2c │ │ │ │ bl 70060 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ - sbceq r4, fp, ip, lsr r6 │ │ │ │ - sbceq r4, fp, ip, asr #15 │ │ │ │ - strheq r4, [fp], #124 @ 0x7c │ │ │ │ - sbceq sl, fp, r4, asr #23 │ │ │ │ - strdeq r4, [fp], #80 @ 0x50 │ │ │ │ - ldrdeq r4, [fp], #92 @ 0x5c │ │ │ │ - sbceq r4, fp, ip, asr #11 │ │ │ │ - sbceq r4, fp, r4, lsr #11 │ │ │ │ + sbceq r4, fp, ip, asr r6 │ │ │ │ + sbceq r4, fp, ip, ror #15 │ │ │ │ + ldrdeq r4, [fp], #124 @ 0x7c │ │ │ │ + sbceq sl, fp, r4, ror #23 │ │ │ │ + sbceq r4, fp, r0, lsl r6 │ │ │ │ + strdeq r4, [fp], #92 @ 0x5c │ │ │ │ + sbceq r4, fp, ip, ror #11 │ │ │ │ + sbceq r4, fp, r4, asr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55371,22 +55371,22 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 6ff14 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 72234 │ │ │ │ bl 70000 │ │ │ │ b 72234 │ │ │ │ - sbceq r4, fp, ip, lsl #10 │ │ │ │ - smulleq r4, fp, ip, r6 │ │ │ │ - sbceq r4, fp, ip, lsl #13 │ │ │ │ - smulleq sl, fp, r4, sl │ │ │ │ - sbceq r4, fp, r0, asr #9 │ │ │ │ - sbceq r4, fp, ip, lsr #9 │ │ │ │ - smulleq r4, fp, ip, r4 │ │ │ │ - sbceq r4, fp, r0, lsr r4 │ │ │ │ + sbceq r4, fp, ip, lsr #10 │ │ │ │ + strheq r4, [fp], #108 @ 0x6c │ │ │ │ + sbceq r4, fp, ip, lsr #13 │ │ │ │ + strheq sl, [fp], #164 @ 0xa4 │ │ │ │ + sbceq r4, fp, r0, ror #9 │ │ │ │ + sbceq r4, fp, ip, asr #9 │ │ │ │ + strheq r4, [fp], #76 @ 0x4c │ │ │ │ + sbceq r4, fp, r0, asr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55544,32 +55544,32 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ ldr r0, [pc, #72] @ 7254c │ │ │ │ add r0, pc, r0 │ │ │ │ b 724e4 │ │ │ │ - smulleq r4, fp, r4, r3 │ │ │ │ - smulleq r4, fp, r8, r3 │ │ │ │ - sbceq r4, fp, r0, lsl #7 │ │ │ │ - sbceq r4, fp, r4, ror #6 │ │ │ │ - sbceq r4, fp, r8, asr #6 │ │ │ │ - sbceq r4, fp, r4, lsr r3 │ │ │ │ - sbceq r4, fp, r0, lsr #6 │ │ │ │ - sbceq r4, fp, ip, lsl #6 │ │ │ │ + strheq r4, [fp], #52 @ 0x34 │ │ │ │ + strheq r4, [fp], #56 @ 0x38 │ │ │ │ + sbceq r4, fp, r0, lsr #7 │ │ │ │ + sbceq r4, fp, r4, lsl #7 │ │ │ │ + sbceq r4, fp, r8, ror #6 │ │ │ │ + sbceq r4, fp, r4, asr r3 │ │ │ │ + sbceq r4, fp, r0, asr #6 │ │ │ │ + sbceq r4, fp, ip, lsr #6 │ │ │ │ + sbceq r4, fp, r8, lsl r3 │ │ │ │ + sbceq r4, fp, r4, lsl #6 │ │ │ │ strdeq r4, [fp], #40 @ 0x28 │ │ │ │ sbceq r4, fp, r4, ror #5 │ │ │ │ - ldrdeq r4, [fp], #40 @ 0x28 │ │ │ │ - sbceq r4, fp, r4, asr #5 │ │ │ │ - sbcseq sl, fp, r0, lsr #5 │ │ │ │ - sbceq r4, fp, r0, lsr #5 │ │ │ │ - sbceq r4, fp, ip, lsl #5 │ │ │ │ - sbceq r4, fp, r8, ror r2 │ │ │ │ - sbceq r4, fp, r4, asr r2 │ │ │ │ - sbceq pc, sl, r4, lsr #19 │ │ │ │ + sbcseq sl, fp, r0, asr #5 │ │ │ │ + sbceq r4, fp, r0, asr #5 │ │ │ │ + sbceq r4, fp, ip, lsr #5 │ │ │ │ + smulleq r4, fp, r8, r2 │ │ │ │ + sbceq r4, fp, r4, ror r2 │ │ │ │ + sbceq pc, sl, r4, asr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55717,33 +55717,33 @@ │ │ │ │ bl 6ffa0 │ │ │ │ b 726b4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ ldr r0, [pc, #76] @ 72804 │ │ │ │ add r0, pc, r0 │ │ │ │ b 725bc │ │ │ │ - sbceq r4, fp, r4, lsr #3 │ │ │ │ - sbceq r3, ip, ip, lsr #21 │ │ │ │ - sbceq pc, sl, r0, lsl r9 @ │ │ │ │ - sbceq sl, ip, r0, asr pc │ │ │ │ - sbceq r3, fp, ip, ror #15 │ │ │ │ - sbceq r0, sp, r4, lsr #28 │ │ │ │ - strdeq fp, [ip], #40 @ 0x28 │ │ │ │ - sbceq r2, fp, r8, asr #31 │ │ │ │ - strheq r2, [fp], #248 @ 0xf8 │ │ │ │ - strheq r4, [fp], #12 │ │ │ │ - sbceq r2, fp, r8, ror #30 │ │ │ │ - sbceq r4, fp, r0, lsl #1 │ │ │ │ - sbceq r4, fp, r8, rrx │ │ │ │ - sbceq r4, fp, r0, asr r0 │ │ │ │ - sbceq r4, fp, r8, lsr r0 │ │ │ │ - smulleq r3, fp, r4, r6 │ │ │ │ - sbcseq sl, ip, r4, ror r5 │ │ │ │ - sbcseq r7, fp, ip, lsl pc │ │ │ │ - strdeq pc, [sl], #96 @ 0x60 │ │ │ │ + sbceq r4, fp, r4, asr #3 │ │ │ │ + sbceq r3, ip, ip, asr #21 │ │ │ │ + sbceq pc, sl, r0, lsr r9 @ │ │ │ │ + sbceq sl, ip, r0, ror pc │ │ │ │ + sbceq r3, fp, ip, lsl #16 │ │ │ │ + sbceq r0, sp, r4, asr #28 │ │ │ │ + sbceq fp, ip, r8, lsl r3 │ │ │ │ + sbceq r2, fp, r8, ror #31 │ │ │ │ + ldrdeq r2, [fp], #248 @ 0xf8 │ │ │ │ + ldrdeq r4, [fp], #12 │ │ │ │ + sbceq r2, fp, r8, lsl #31 │ │ │ │ + sbceq r4, fp, r0, lsr #1 │ │ │ │ + sbceq r4, fp, r8, lsl #1 │ │ │ │ + sbceq r4, fp, r0, ror r0 │ │ │ │ + sbceq r4, fp, r8, asr r0 │ │ │ │ + strheq r3, [fp], #100 @ 0x64 │ │ │ │ + smullseq sl, ip, r4, r5 │ │ │ │ + sbcseq r7, fp, ip, lsr pc │ │ │ │ + sbceq pc, sl, r0, lsl r7 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ bl 6f2b4 │ │ │ │ @@ -55789,18 +55789,18 @@ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl 70060 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r3, fp, r4, asr #30 │ │ │ │ - sbceq r3, fp, ip, asr #30 │ │ │ │ - sbceq r2, fp, ip, lsr #15 │ │ │ │ - sbceq pc, sl, r0, lsl #7 │ │ │ │ + sbceq r3, fp, r4, ror #30 │ │ │ │ + sbceq r3, fp, ip, ror #30 │ │ │ │ + sbceq r2, fp, ip, asr #15 │ │ │ │ + sbceq pc, sl, r0, lsr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55863,22 +55863,22 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ ldr r0, [pc, #32] @ 72a20 │ │ │ │ add r0, pc, r0 │ │ │ │ b 729c4 │ │ │ │ - sbceq r3, fp, r8, asr #29 │ │ │ │ - ldrdeq r3, [fp], #224 @ 0xe0 │ │ │ │ - sbceq r3, fp, r0, asr #29 │ │ │ │ - strheq r3, [fp], #228 @ 0xe4 │ │ │ │ - sbceq r3, fp, ip, lsr #29 │ │ │ │ - sbceq pc, sl, r0, lsr r6 @ │ │ │ │ - sbceq r3, fp, r4, ror #28 │ │ │ │ - sbceq pc, sl, r8, lsr #9 │ │ │ │ + sbceq r3, fp, r8, ror #29 │ │ │ │ + strdeq r3, [fp], #224 @ 0xe0 │ │ │ │ + sbceq r3, fp, r0, ror #29 │ │ │ │ + ldrdeq r3, [fp], #228 @ 0xe4 │ │ │ │ + sbceq r3, fp, ip, asr #29 │ │ │ │ + sbceq pc, sl, r0, asr r6 @ │ │ │ │ + sbceq r3, fp, r4, lsl #29 │ │ │ │ + sbceq pc, sl, r8, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55908,18 +55908,18 @@ │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - strdeq r3, [fp], #208 @ 0xd0 │ │ │ │ - sbcseq r9, sl, ip, asr #9 │ │ │ │ - ldrdeq r2, [fp], #84 @ 0x54 │ │ │ │ - sbceq fp, fp, r0, lsr r7 │ │ │ │ + sbceq r3, fp, r0, lsl lr │ │ │ │ + sbcseq r9, sl, ip, ror #9 │ │ │ │ + strdeq r2, [fp], #84 @ 0x54 │ │ │ │ + sbceq fp, fp, r0, asr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -55949,18 +55949,18 @@ │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r3, fp, r4, ror #26 │ │ │ │ - sbcseq r9, sl, r8, lsr #8 │ │ │ │ - sbceq r2, fp, r0, lsr r5 │ │ │ │ - sbceq fp, fp, ip, lsl #13 │ │ │ │ + sbceq r3, fp, r4, lsl #27 │ │ │ │ + sbcseq r9, sl, r8, asr #8 │ │ │ │ + sbceq r2, fp, r0, asr r5 │ │ │ │ + sbceq fp, fp, ip, lsr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -56069,28 +56069,28 @@ │ │ │ │ bl 6ff14 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ ldr r0, [pc, #56] @ 72d70 │ │ │ │ add r0, pc, r0 │ │ │ │ b 72bf4 │ │ │ │ - sbceq r3, fp, r8, asr #25 │ │ │ │ - sbceq lr, sl, ip, lsl #29 │ │ │ │ - sbceq r3, ip, ip, ror #8 │ │ │ │ - sbceq r9, fp, r8, asr #1 │ │ │ │ - sbceq sl, ip, r8, lsl #18 │ │ │ │ - sbceq r0, sp, ip, lsl #16 │ │ │ │ - sbceq r3, fp, r0, lsr #3 │ │ │ │ - sbcseq sl, ip, r0, lsl #1 │ │ │ │ - sbcseq r7, fp, r8, lsr #20 │ │ │ │ - sbceq sl, ip, r0, ror ip │ │ │ │ - sbceq r2, fp, r0, asr #18 │ │ │ │ - sbceq r2, fp, r0, lsr r9 │ │ │ │ - sbceq r2, fp, r8, lsl r6 │ │ │ │ - sbceq pc, sl, r0, ror r1 @ │ │ │ │ + sbceq r3, fp, r8, ror #25 │ │ │ │ + sbceq lr, sl, ip, lsr #29 │ │ │ │ + sbceq r3, ip, ip, lsl #9 │ │ │ │ + sbceq r9, fp, r8, ror #1 │ │ │ │ + sbceq sl, ip, r8, lsr #18 │ │ │ │ + sbceq r0, sp, ip, lsr #16 │ │ │ │ + sbceq r3, fp, r0, asr #3 │ │ │ │ + sbcseq sl, ip, r0, lsr #1 │ │ │ │ + sbcseq r7, fp, r8, asr #20 │ │ │ │ + smulleq sl, ip, r0, ip │ │ │ │ + sbceq r2, fp, r0, ror #18 │ │ │ │ + sbceq r2, fp, r0, asr r9 │ │ │ │ + sbceq r2, fp, r8, lsr r6 │ │ │ │ + smulleq pc, sl, r0, r1 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -56142,21 +56142,21 @@ │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - ldrdeq r3, [fp], #172 @ 0xac │ │ │ │ - sbceq r3, fp, r4, ror #21 │ │ │ │ - ldrdeq r3, [fp], #172 @ 0xac │ │ │ │ - ldrdeq r3, [fp], #164 @ 0xa4 │ │ │ │ - ldrdeq r3, [fp], #160 @ 0xa0 │ │ │ │ - sbceq r3, fp, ip, asr #21 │ │ │ │ - sbceq r3, fp, r8, asr #21 │ │ │ │ + strdeq r3, [fp], #172 @ 0xac │ │ │ │ + sbceq r3, fp, r4, lsl #22 │ │ │ │ + strdeq r3, [fp], #172 @ 0xac │ │ │ │ + strdeq r3, [fp], #164 @ 0xa4 │ │ │ │ + strdeq r3, [fp], #160 @ 0xa0 │ │ │ │ + sbceq r3, fp, ip, ror #21 │ │ │ │ + sbceq r3, fp, r8, ror #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -56237,25 +56237,25 @@ │ │ │ │ ldr r0, [r4, #20] │ │ │ │ bl 70060 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r3, fp, r4, ror sl │ │ │ │ - sbceq r3, fp, r8, ror sl │ │ │ │ - sbceq r3, fp, r8, ror #20 │ │ │ │ - sbcseq r6, ip, r4, asr ip │ │ │ │ - sbceq r3, fp, ip, lsr sl │ │ │ │ - sbceq r3, fp, r0, lsr sl │ │ │ │ + smulleq r3, fp, r4, sl │ │ │ │ + smulleq r3, fp, r8, sl │ │ │ │ + sbceq r3, fp, r8, lsl #21 │ │ │ │ + sbcseq r6, ip, r4, ror ip │ │ │ │ + sbceq r3, fp, ip, asr sl │ │ │ │ + sbceq r3, fp, r0, asr sl │ │ │ │ + sbceq r3, fp, r4, asr #20 │ │ │ │ + sbceq r3, fp, r4, lsr sl │ │ │ │ sbceq r3, fp, r4, lsr #20 │ │ │ │ - sbceq r3, fp, r4, lsl sl │ │ │ │ - sbceq r3, fp, r4, lsl #20 │ │ │ │ - strdeq r3, [fp], #156 @ 0x9c │ │ │ │ - strdeq r3, [fp], #144 @ 0x90 │ │ │ │ + sbceq r3, fp, ip, lsl sl │ │ │ │ + sbceq r3, fp, r0, lsl sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, sp, #12 │ │ │ │ strh r0, [sp, #4] │ │ │ │ bl 6f2b4 │ │ │ │ @@ -56279,17 +56279,17 @@ │ │ │ │ ldrb r0, [sp, #5] │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ b 6ff14 │ │ │ │ - sbceq r3, fp, r0, lsl #19 │ │ │ │ - sbcseq r6, ip, r4, lsl #22 │ │ │ │ - sbceq r3, fp, r4, ror r9 │ │ │ │ + sbceq r3, fp, r0, lsr #19 │ │ │ │ + sbcseq r6, ip, r4, lsr #22 │ │ │ │ + smulleq r3, fp, r4, r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -56316,18 +56316,18 @@ │ │ │ │ bl 6ff74 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ asr r1, r0, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ - sbceq r3, fp, ip, lsr r9 │ │ │ │ - ldrdeq r3, [fp], #128 @ 0x80 │ │ │ │ - sbcseq r6, r9, r4, lsl #15 │ │ │ │ - sbceq r3, fp, r4, lsl r9 │ │ │ │ + sbceq r3, fp, ip, asr r9 │ │ │ │ + strdeq r3, [fp], #128 @ 0x80 │ │ │ │ + sbcseq r6, r9, r4, lsr #15 │ │ │ │ + sbceq r3, fp, r4, lsr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -56383,22 +56383,22 @@ │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 70060 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r3, fp, r4, asr #17 │ │ │ │ - sbcseq r9, ip, ip, ror fp │ │ │ │ - strheq r3, [fp], #108 @ 0x6c │ │ │ │ - smulleq r3, fp, r8, r8 │ │ │ │ - sbceq r3, fp, r8, lsl #17 │ │ │ │ - sbcseq r8, sl, r8, asr sp │ │ │ │ - sbceq r3, fp, r0, ror r8 │ │ │ │ - sbceq r3, fp, ip, ror #16 │ │ │ │ + sbceq r3, fp, r4, ror #17 │ │ │ │ + smullseq r9, ip, ip, fp │ │ │ │ + ldrdeq r3, [fp], #108 @ 0x6c │ │ │ │ + strheq r3, [fp], #136 @ 0x88 │ │ │ │ + sbceq r3, fp, r8, lsr #17 │ │ │ │ + sbcseq r8, sl, r8, ror sp │ │ │ │ + smulleq r3, fp, r0, r8 │ │ │ │ + sbceq r3, fp, ip, lsl #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #820] @ 73590 │ │ │ │ ldr r3, [pc, #820] @ 73594 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -56604,36 +56604,36 @@ │ │ │ │ b 73314 │ │ │ │ ldr r0, [pc, #100] @ 735ec │ │ │ │ add r0, pc, r0 │ │ │ │ b 733b8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0149cd9c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strdeq r3, [fp], #116 @ 0x74 │ │ │ │ - sbceq pc, ip, r0, ror #15 │ │ │ │ - sbceq lr, sl, r8, lsl #15 │ │ │ │ - sbceq r2, fp, ip, asr #32 │ │ │ │ - sbceq r2, ip, ip, asr #26 │ │ │ │ - sbceq r2, fp, r0 │ │ │ │ - sbceq pc, ip, r8, lsl r8 @ │ │ │ │ - sbceq lr, sl, r4, ror #13 │ │ │ │ - sbceq r1, fp, r8, lsr #31 │ │ │ │ - sbceq r2, ip, r8, lsr #25 │ │ │ │ - sbceq r1, fp, ip, asr pc │ │ │ │ - sbcseq r0, ip, r0, lsl fp │ │ │ │ - sbceq r8, ip, r0, lsr #28 │ │ │ │ - sbceq r3, fp, ip, lsl #12 │ │ │ │ - sbceq r2, fp, r4, asr #23 │ │ │ │ - sbceq r3, fp, r8, ror #11 │ │ │ │ - ldrdeq r3, [fp], #92 @ 0x5c │ │ │ │ - ldrsheq lr, [sl], #56 @ 0x38 │ │ │ │ + sbceq r3, fp, r4, lsl r8 │ │ │ │ + sbceq pc, ip, r0, lsl #16 │ │ │ │ + sbceq lr, sl, r8, lsr #15 │ │ │ │ + sbceq r2, fp, ip, rrx │ │ │ │ + sbceq r2, ip, ip, ror #26 │ │ │ │ + sbceq r2, fp, r0, lsr #32 │ │ │ │ + sbceq pc, ip, r8, lsr r8 @ │ │ │ │ + sbceq lr, sl, r4, lsl #14 │ │ │ │ + sbceq r1, fp, r8, asr #31 │ │ │ │ + sbceq r2, ip, r8, asr #25 │ │ │ │ + sbceq r1, fp, ip, ror pc │ │ │ │ + sbcseq r0, ip, r0, lsr fp │ │ │ │ + sbceq r8, ip, r0, asr #28 │ │ │ │ + sbceq r3, fp, ip, lsr #12 │ │ │ │ + sbceq r2, fp, r4, ror #23 │ │ │ │ + sbceq r3, fp, r8, lsl #12 │ │ │ │ + strdeq r3, [fp], #92 @ 0x5c │ │ │ │ + sbcseq lr, sl, r8, lsl r4 │ │ │ │ ldrdeq ip, [r9, #-168] @ 0xffffff58 │ │ │ │ smlaltbeq ip, r9, ip, sl │ │ │ │ - sbceq lr, sl, ip, lsr #18 │ │ │ │ - sbceq lr, sl, r0, lsr #18 │ │ │ │ + sbceq lr, sl, ip, asr #18 │ │ │ │ + sbceq lr, sl, r0, asr #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r2 │ │ │ │ @@ -56842,46 +56842,46 @@ │ │ │ │ ldr r0, [pc, #144] @ 739cc │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6ff74 │ │ │ │ ldrd r0, [r5] │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ b 7381c │ │ │ │ - sbcseq fp, ip, sl, ror r1 │ │ │ │ - strdeq r3, [fp], #68 @ 0x44 │ │ │ │ - sbcseq fp, ip, r7, asr #2 │ │ │ │ - smulleq r3, fp, r0, r4 │ │ │ │ - sbceq r3, fp, r8, lsr #9 │ │ │ │ - smulleq r3, fp, ip, r4 │ │ │ │ - strdeq r3, [fp], #56 @ 0x38 │ │ │ │ - sbceq r3, fp, ip, lsl #8 │ │ │ │ - sbceq r3, fp, ip, lsl #8 │ │ │ │ - sbceq r3, fp, r4, asr #8 │ │ │ │ - sbceq r3, fp, ip, asr r4 │ │ │ │ + smullseq fp, ip, sl, r1 │ │ │ │ + sbceq r3, fp, r4, lsl r5 │ │ │ │ + sbcseq fp, ip, r7, ror #2 │ │ │ │ + strheq r3, [fp], #64 @ 0x40 │ │ │ │ + sbceq r3, fp, r8, asr #9 │ │ │ │ + strheq r3, [fp], #76 @ 0x4c │ │ │ │ + sbceq r3, fp, r8, lsl r4 │ │ │ │ + sbceq r3, fp, ip, lsr #8 │ │ │ │ + sbceq r3, fp, ip, lsr #8 │ │ │ │ + sbceq r3, fp, r4, ror #8 │ │ │ │ + sbceq r3, fp, ip, ror r4 │ │ │ │ + sbceq r3, fp, r0, ror r4 │ │ │ │ + sbceq r3, fp, r8, ror #8 │ │ │ │ + sbceq r3, fp, r0, ror #8 │ │ │ │ + sbceq r3, fp, r8, asr r4 │ │ │ │ sbceq r3, fp, r0, asr r4 │ │ │ │ sbceq r3, fp, r8, asr #8 │ │ │ │ sbceq r3, fp, r0, asr #8 │ │ │ │ sbceq r3, fp, r8, lsr r4 │ │ │ │ sbceq r3, fp, r0, lsr r4 │ │ │ │ sbceq r3, fp, r8, lsr #8 │ │ │ │ - sbceq r3, fp, r0, lsr #8 │ │ │ │ - sbceq r3, fp, r8, lsl r4 │ │ │ │ - sbceq r3, fp, r0, lsl r4 │ │ │ │ - sbceq r3, fp, r8, lsl #8 │ │ │ │ - sbceq r3, fp, r0, ror #7 │ │ │ │ - sbceq r3, fp, r4, asr #7 │ │ │ │ - smulleq r3, fp, r8, r3 │ │ │ │ - sbceq r3, fp, ip, ror #6 │ │ │ │ - sbceq r3, fp, r0, asr #6 │ │ │ │ - sbceq r3, fp, r4, lsl r3 │ │ │ │ - sbceq r3, fp, r8, ror #5 │ │ │ │ - strheq r3, [fp], #44 @ 0x2c │ │ │ │ - smulleq r3, fp, r0, r2 │ │ │ │ - sbceq r3, fp, r4, ror #4 │ │ │ │ - sbceq r3, fp, ip, lsr r2 │ │ │ │ + sbceq r3, fp, r0, lsl #8 │ │ │ │ + sbceq r3, fp, r4, ror #7 │ │ │ │ + strheq r3, [fp], #56 @ 0x38 │ │ │ │ + sbceq r3, fp, ip, lsl #7 │ │ │ │ + sbceq r3, fp, r0, ror #6 │ │ │ │ + sbceq r3, fp, r4, lsr r3 │ │ │ │ + sbceq r3, fp, r8, lsl #6 │ │ │ │ + ldrdeq r3, [fp], #44 @ 0x2c │ │ │ │ + strheq r3, [fp], #32 │ │ │ │ + sbceq r3, fp, r4, lsl #5 │ │ │ │ + sbceq r3, fp, ip, asr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -56954,22 +56954,22 @@ │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r3, fp, r0, lsr #4 │ │ │ │ - sbcseq fp, fp, r8, lsr r5 │ │ │ │ - sbceq sl, fp, r4, ror #5 │ │ │ │ - sbceq r3, fp, ip, ror #3 │ │ │ │ - sbcseq r8, fp, r0, ror #11 │ │ │ │ - sbceq r3, fp, ip, lsr #3 │ │ │ │ - ldrdeq r1, [fp], #248 @ 0xf8 │ │ │ │ - sbceq r3, fp, r4, ror #2 │ │ │ │ + sbceq r3, fp, r0, asr #4 │ │ │ │ + sbcseq fp, fp, r8, asr r5 │ │ │ │ + sbceq sl, fp, r4, lsl #6 │ │ │ │ + sbceq r3, fp, ip, lsl #4 │ │ │ │ + sbcseq r8, fp, r0, lsl #12 │ │ │ │ + sbceq r3, fp, ip, asr #3 │ │ │ │ + strdeq r1, [fp], #248 @ 0xf8 │ │ │ │ + sbceq r3, fp, r4, lsl #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -57007,19 +57007,19 @@ │ │ │ │ mov r1, #0 │ │ │ │ bl 6faac │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - sbceq r3, fp, r0, lsl #2 │ │ │ │ - sbceq r3, fp, r4, lsl r1 │ │ │ │ - sbceq r3, fp, r4, lsl #2 │ │ │ │ - strdeq r3, [fp], #12 │ │ │ │ - sbceq r3, fp, ip, ror #1 │ │ │ │ + sbceq r3, fp, r0, lsr #2 │ │ │ │ + sbceq r3, fp, r4, lsr r1 │ │ │ │ + sbceq r3, fp, r4, lsr #2 │ │ │ │ + sbceq r3, fp, ip, lsl r1 │ │ │ │ + sbceq r3, fp, ip, lsl #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -57100,25 +57100,25 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 70000 │ │ │ │ ldr r0, [pc, #44] @ 73d80 │ │ │ │ add r0, pc, r0 │ │ │ │ b 73d04 │ │ │ │ - smulleq r3, fp, r4, r0 │ │ │ │ - sbceq r8, fp, r8, lsr #32 │ │ │ │ - sbceq r4, fp, r4, lsl #23 │ │ │ │ - sbceq lr, sl, r0, ror r1 │ │ │ │ - sbceq sp, sl, ip, ror #28 │ │ │ │ - smulleq r2, fp, r8, fp │ │ │ │ - sbcseq r9, ip, r0, lsr #32 │ │ │ │ - sbceq r2, ip, ip, asr r3 │ │ │ │ - sbcseq sp, sl, r4, ror #20 │ │ │ │ - sbcseq r6, fp, r8, ror r9 │ │ │ │ - sbceq lr, sl, r4, asr r1 │ │ │ │ + strheq r3, [fp], #4 │ │ │ │ + sbceq r8, fp, r8, asr #32 │ │ │ │ + sbceq r4, fp, r4, lsr #23 │ │ │ │ + smulleq lr, sl, r0, r1 │ │ │ │ + sbceq sp, sl, ip, lsl #29 │ │ │ │ + strheq r2, [fp], #184 @ 0xb8 │ │ │ │ + sbcseq r9, ip, r0, asr #32 │ │ │ │ + sbceq r2, ip, ip, ror r3 │ │ │ │ + sbcseq sp, sl, r4, lsl #21 │ │ │ │ + smullseq r6, fp, r8, r9 │ │ │ │ + sbceq lr, sl, r4, ror r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -57157,17 +57157,17 @@ │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ bl 6fadc │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ - ldrdeq r2, [fp], #236 @ 0xec │ │ │ │ - sbcseq r5, ip, r0, asr sp │ │ │ │ - sbceq r2, fp, r4, asr #29 │ │ │ │ + strdeq r2, [fp], #236 @ 0xec │ │ │ │ + sbcseq r5, ip, r0, ror sp │ │ │ │ + sbceq r2, fp, r4, ror #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 6f2b4 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -57217,21 +57217,21 @@ │ │ │ │ ldr r0, [r4, #84] @ 0x54 │ │ │ │ bl 70060 │ │ │ │ bl 6ffa0 │ │ │ │ pop {r4, lr} │ │ │ │ b 6ff14 │ │ │ │ pop {r4, lr} │ │ │ │ b 70000 │ │ │ │ + smulleq r2, fp, r4, lr │ │ │ │ + sbceq lr, ip, r0, ror #15 │ │ │ │ sbceq r2, fp, r4, ror lr │ │ │ │ - sbceq lr, ip, r0, asr #15 │ │ │ │ - sbceq r2, fp, r4, asr lr │ │ │ │ - sbceq r2, fp, r8, asr #28 │ │ │ │ + sbceq r2, fp, r8, ror #28 │ │ │ │ + sbceq r2, fp, ip, asr lr │ │ │ │ + sbceq r2, fp, ip, asr #28 │ │ │ │ sbceq r2, fp, ip, lsr lr │ │ │ │ - sbceq r2, fp, ip, lsr #28 │ │ │ │ - sbceq r2, fp, ip, lsl lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r6, r2, #0 │ │ │ │ beq 73fe8 │ │ │ │ mov r8, r0 │ │ │ │ @@ -57250,22 +57250,22 @@ │ │ │ │ cmp r5, r3 │ │ │ │ mov r7, r4 │ │ │ │ str r3, [r4, #8] │ │ │ │ str r8, [r4, #12] │ │ │ │ str r1, [r4] │ │ │ │ beq 73fb4 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r0, r7 │ │ │ │ str r5, [r4, #8] │ │ │ │ str r6, [r4, #32] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 73fe8 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ mov r7, #0 │ │ │ │ @@ -57277,25 +57277,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ cmp r4, #0 │ │ │ │ beq 74028 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 74078 │ │ │ │ ldr r4, [r5, #32] │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #8] │ │ │ │ beq 74050 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 7405c │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #12] │ │ │ │ mov r1, r4 │ │ │ │ @@ -57336,15 +57336,15 @@ │ │ │ │ cmp r5, r3 │ │ │ │ mov r6, r4 │ │ │ │ str r3, [r4] │ │ │ │ str r7, [r4, #52] @ 0x34 │ │ │ │ beq 7410c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r5, [r4] │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldrb r3, [r5, #76] @ 0x4c │ │ │ │ ldr r0, [r6, #800] @ 0x320 │ │ │ │ cmp r3, #0 │ │ │ │ bne 7413c │ │ │ │ @@ -57363,15 +57363,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 74180 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 7418c │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -57402,15 +57402,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ cmp r6, r3 │ │ │ │ str r3, [r4, #68] @ 0x44 │ │ │ │ str r1, [r4] │ │ │ │ beq 74214 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r2, [pc, #28] @ 7423c │ │ │ │ mov r0, r4 │ │ │ │ add r3, r3, r2 │ │ │ │ str r6, [r4, #68] @ 0x44 │ │ │ │ str r7, [r4, #72] @ 0x48 │ │ │ │ str r5, [r4, #92] @ 0x5c │ │ │ │ @@ -57422,31 +57422,31 @@ │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [r0, #88] @ 0x58 │ │ │ │ mov r5, r0 │ │ │ │ rsb r1, r1, #0 │ │ │ │ ldr r0, [r0, #92] @ 0x5c │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r4, [r5, #92] @ 0x5c │ │ │ │ cmp r4, #0 │ │ │ │ beq 74284 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 742b8 │ │ │ │ ldr r4, [r5, #68] @ 0x44 │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #92] @ 0x5c │ │ │ │ beq 742ac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 742cc │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r4 │ │ │ │ @@ -57476,15 +57476,15 @@ │ │ │ │ str r3, [r4, #88] @ 0x58 │ │ │ │ beq 7432c │ │ │ │ ldr r0, [r4, #92] @ 0x5c │ │ │ │ pop {r4, pc} │ │ │ │ ldr r1, [pc, #24] @ 7434c │ │ │ │ ldr r0, [r4, #92] @ 0x5c │ │ │ │ str r1, [r4, #88] @ 0x58 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r0, [r4, #92] @ 0x5c │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ ldrbeq lr, [r5, #256]! @ 0x100 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -57529,19 +57529,19 @@ │ │ │ │ mov r0, r4 │ │ │ │ asr r1, r4, #31 │ │ │ │ bl 6fa7c │ │ │ │ bl 6f948 │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq r1, fp, r0, lsr #23 │ │ │ │ - sbceq r2, fp, r4, asr #19 │ │ │ │ - strheq r2, [fp], #156 @ 0x9c │ │ │ │ - sbcseq sl, fp, r8, rrx │ │ │ │ - sbceq sp, sl, r0, asr #18 │ │ │ │ + sbceq r1, fp, r0, asr #23 │ │ │ │ + sbceq r2, fp, r4, ror #19 │ │ │ │ + ldrdeq r2, [fp], #156 @ 0x9c │ │ │ │ + sbcseq sl, fp, r8, lsl #1 │ │ │ │ + sbceq sp, sl, r0, ror #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [r0, #88] @ 0x58 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #128] @ 744c0 │ │ │ │ @@ -57574,19 +57574,19 @@ │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx ip │ │ │ │ - ldrdeq r1, [fp], #160 @ 0xa0 │ │ │ │ - sbceq r2, fp, r8, lsl #18 │ │ │ │ - sbceq r2, fp, ip, ror #17 │ │ │ │ - sbceq r2, fp, r0, ror #17 │ │ │ │ - sbcseq r6, fp, r8, lsl r2 │ │ │ │ + strdeq r1, [fp], #160 @ 0xa0 │ │ │ │ + sbceq r2, fp, r8, lsr #18 │ │ │ │ + sbceq r2, fp, ip, lsl #18 │ │ │ │ + sbceq r2, fp, r0, lsl #18 │ │ │ │ + sbcseq r6, fp, r8, lsr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #64] @ 7452c │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [pc, #60] @ 74530 │ │ │ │ @@ -57601,17 +57601,17 @@ │ │ │ │ bl 70060 │ │ │ │ bl 6f708 │ │ │ │ bl 6f4a4 │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ bx r3 │ │ │ │ - sbceq ip, sl, r0, asr r6 │ │ │ │ - sbceq r1, fp, ip, lsl sl │ │ │ │ - sbceq r2, fp, r0, asr #16 │ │ │ │ + sbceq ip, sl, r0, ror r6 │ │ │ │ + sbceq r1, fp, ip, lsr sl │ │ │ │ + sbceq r2, fp, r0, ror #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov ip, r1 │ │ │ │ ldr r6, [r0, #88] @ 0x58 │ │ │ │ ldr r1, [pc, #156] @ 745f4 │ │ │ │ @@ -57651,20 +57651,20 @@ │ │ │ │ mov r3, r5 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ mov ip, lr │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ bx ip │ │ │ │ - sbceq r2, fp, r4, lsl #16 │ │ │ │ - strheq r1, [fp], #148 @ 0x94 │ │ │ │ - ldrdeq r2, [fp], #112 @ 0x70 │ │ │ │ - sbceq r2, fp, r4, lsr #8 │ │ │ │ - sbceq r2, fp, ip, asr #15 │ │ │ │ - smulleq r2, fp, r4, r7 │ │ │ │ + sbceq r2, fp, r4, lsr #16 │ │ │ │ + ldrdeq r1, [fp], #148 @ 0x94 │ │ │ │ + strdeq r2, [fp], #112 @ 0x70 │ │ │ │ + sbceq r2, fp, r4, asr #8 │ │ │ │ + sbceq r2, fp, ip, ror #15 │ │ │ │ + strheq r2, [fp], #116 @ 0x74 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov ip, r0 │ │ │ │ mov r3, r1 │ │ │ │ ldr r0, [pc, #128] @ 746ac │ │ │ │ @@ -57697,19 +57697,19 @@ │ │ │ │ ldr r3, [r5, #56] @ 0x38 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r1, fp, r4, ror #17 │ │ │ │ - sbceq r2, fp, ip, asr #14 │ │ │ │ - strdeq r2, [fp], #108 @ 0x6c │ │ │ │ - sbceq r2, fp, r0, asr r3 │ │ │ │ - sbceq r2, fp, r4, lsl r7 │ │ │ │ + sbceq r1, fp, r4, lsl #18 │ │ │ │ + sbceq r2, fp, ip, ror #14 │ │ │ │ + sbceq r2, fp, ip, lsl r7 │ │ │ │ + sbceq r2, fp, r0, ror r3 │ │ │ │ + sbceq r2, fp, r4, lsr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r0, [pc, #144] @ 74770 │ │ │ │ @@ -57746,18 +57746,18 @@ │ │ │ │ bl 6f708 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ bl 70000 │ │ │ │ bl 6f708 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 6f4a4 │ │ │ │ - sbceq r1, fp, ip, ror r8 │ │ │ │ - strheq r2, [fp], #108 @ 0x6c │ │ │ │ - sbcseq r7, sl, r4, lsr r8 │ │ │ │ - sbceq r2, fp, r8, lsl #13 │ │ │ │ + smulleq r1, fp, ip, r8 │ │ │ │ + ldrdeq r2, [fp], #108 @ 0x6c │ │ │ │ + sbcseq r7, sl, r4, asr r8 │ │ │ │ + sbceq r2, fp, r8, lsr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #72] @ 747e0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #68] @ 747e4 │ │ │ │ @@ -57774,17 +57774,17 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r5, #36] @ 0x24 │ │ │ │ blx r3 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 17d4fc │ │ │ │ - sbceq r0, fp, r0, lsr #30 │ │ │ │ - sbceq r1, fp, r0, ror r7 │ │ │ │ - sbceq r2, fp, r0, lsl #12 │ │ │ │ + sbceq r0, fp, r0, asr #30 │ │ │ │ + smulleq r1, fp, r0, r7 │ │ │ │ + sbceq r2, fp, r0, lsr #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r1, [pc, #436] @ 749b8 │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [pc, #432] @ 749bc │ │ │ │ @@ -57843,18 +57843,18 @@ │ │ │ │ mov r6, r0 │ │ │ │ beq 7499c │ │ │ │ cmp r0, #0 │ │ │ │ beq 748f8 │ │ │ │ cmp r0, sl │ │ │ │ beq 7491c │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 7491c │ │ │ │ ldr r0, [sl, #12] │ │ │ │ mov r1, sl │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ add r4, r4, #4 │ │ │ │ @@ -57865,15 +57865,15 @@ │ │ │ │ ldr r6, [r5, #4]! │ │ │ │ cmp r2, #0 │ │ │ │ bne 748b0 │ │ │ │ cmp r6, #0 │ │ │ │ beq 74968 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 74968 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ add r4, r4, #4 │ │ │ │ @@ -57888,21 +57888,21 @@ │ │ │ │ add r4, r4, #4 │ │ │ │ cmp r8, r4 │ │ │ │ bne 7492c │ │ │ │ b 74978 │ │ │ │ cmp r0, #0 │ │ │ │ beq 7491c │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 7491c │ │ │ │ bl 70000 │ │ │ │ b 74880 │ │ │ │ - sbceq r2, fp, ip, lsr #11 │ │ │ │ - sbceq r1, fp, r8, asr #14 │ │ │ │ - sbcseq r7, sl, r0, lsl #14 │ │ │ │ + sbceq r2, fp, ip, asr #11 │ │ │ │ + sbceq r1, fp, r8, ror #14 │ │ │ │ + sbcseq r7, sl, r0, lsr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #260] @ 74ae0 │ │ │ │ mov r7, r0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -57921,27 +57921,27 @@ │ │ │ │ bl 6f4a4 │ │ │ │ mov r9, #0 │ │ │ │ mov sl, r6 │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 74a48 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 74a48 │ │ │ │ ldr r0, [r5, #72] @ 0x48 │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ str r9, [r4] │ │ │ │ ldr r5, [r6, #4] │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 74a78 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 74a78 │ │ │ │ ldr r0, [r5, #72] @ 0x48 │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ cmp sl, r4 │ │ │ │ @@ -57950,15 +57950,15 @@ │ │ │ │ add r4, r7, #92 @ 0x5c │ │ │ │ add r9, r7, #116 @ 0x74 │ │ │ │ mov r6, #0 │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 74abc │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 74abc │ │ │ │ ldr r0, [r5, #12] │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ cmp r9, r4 │ │ │ │ @@ -57966,17 +57966,17 @@ │ │ │ │ bne 74a90 │ │ │ │ mov r0, r8 │ │ │ │ ldr r3, [r8, #32] │ │ │ │ blx r3 │ │ │ │ mov r0, r7 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 17d4fc │ │ │ │ - ldrdeq r0, [fp], #200 @ 0xc8 │ │ │ │ - sbceq r1, fp, r4, ror r5 │ │ │ │ - ldrdeq r2, [fp], #48 @ 0x30 │ │ │ │ + strdeq r0, [fp], #200 @ 0xc8 │ │ │ │ + smulleq r1, fp, r4, r5 │ │ │ │ + strdeq r2, [fp], #48 @ 0x30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r1, [pc, #452] @ 74cc8 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [pc, #448] @ 74ccc │ │ │ │ @@ -58035,20 +58035,20 @@ │ │ │ │ beq 74cac │ │ │ │ cmp r0, #0 │ │ │ │ beq 74bfc │ │ │ │ cmp r0, r3 │ │ │ │ str r3, [sp, #4] │ │ │ │ beq 74c18 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r0, #0 │ │ │ │ beq 74c88 │ │ │ │ add r4, r4, #4 │ │ │ │ cmp r4, r9 │ │ │ │ str r7, [r6] │ │ │ │ beq 74c74 │ │ │ │ @@ -58056,15 +58056,15 @@ │ │ │ │ ldr r7, [r6, #4]! │ │ │ │ cmp r2, #0 │ │ │ │ bne 74bac │ │ │ │ cmp r7, #0 │ │ │ │ beq 74c64 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 74c64 │ │ │ │ ldr r0, [r7, #72] @ 0x48 │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ add r4, r4, #4 │ │ │ │ @@ -58084,21 +58084,21 @@ │ │ │ │ add r4, r4, #4 │ │ │ │ cmp r9, r4 │ │ │ │ bne 74c28 │ │ │ │ b 74c74 │ │ │ │ cmp r0, #0 │ │ │ │ beq 74c18 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 74c18 │ │ │ │ bl 70000 │ │ │ │ b 74b7c │ │ │ │ - ldrdeq r2, [fp], #32 │ │ │ │ - sbceq r1, fp, ip, asr #8 │ │ │ │ - sbcseq r7, sl, r4, lsl #8 │ │ │ │ + strdeq r2, [fp], #32 │ │ │ │ + sbceq r1, fp, ip, ror #8 │ │ │ │ + sbcseq r7, sl, r4, lsr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r1, [pc, #452] @ 74eb0 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [pc, #448] @ 74eb4 │ │ │ │ @@ -58157,20 +58157,20 @@ │ │ │ │ beq 74e94 │ │ │ │ cmp r0, #0 │ │ │ │ beq 74de4 │ │ │ │ cmp r0, r3 │ │ │ │ str r3, [sp, #4] │ │ │ │ beq 74e00 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r0, #0 │ │ │ │ beq 74e70 │ │ │ │ add r4, r4, #4 │ │ │ │ cmp r4, r9 │ │ │ │ str r7, [r6] │ │ │ │ beq 74e5c │ │ │ │ @@ -58178,15 +58178,15 @@ │ │ │ │ ldr r7, [r6, #4]! │ │ │ │ cmp r2, #0 │ │ │ │ bne 74d94 │ │ │ │ cmp r7, #0 │ │ │ │ beq 74e4c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 74e4c │ │ │ │ ldr r0, [r7, #72] @ 0x48 │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ add r4, r4, #4 │ │ │ │ @@ -58206,21 +58206,21 @@ │ │ │ │ add r4, r4, #4 │ │ │ │ cmp r9, r4 │ │ │ │ bne 74e10 │ │ │ │ b 74e5c │ │ │ │ cmp r0, #0 │ │ │ │ beq 74e00 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 74e00 │ │ │ │ bl 70000 │ │ │ │ b 74d64 │ │ │ │ - sbceq r2, fp, r0, lsl #2 │ │ │ │ - sbceq r1, fp, r4, ror #4 │ │ │ │ - sbcseq r7, sl, ip, lsl r2 │ │ │ │ + sbceq r2, fp, r0, lsr #2 │ │ │ │ + sbceq r1, fp, r4, lsl #5 │ │ │ │ + sbcseq r7, sl, ip, lsr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r6, [r0] │ │ │ │ ldr r3, [r6, #4] │ │ │ │ cmp r3, #1 │ │ │ │ @@ -58355,16 +58355,16 @@ │ │ │ │ ldr r2, [r3, #4]! │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r2, [r2, #68] @ 0x44 │ │ │ │ strne r2, [r3] │ │ │ │ cmp r3, r1 │ │ │ │ bne 750d8 │ │ │ │ b 74f58 │ │ │ │ - ldrsbeq r9, [ip], #140 @ 0x8c │ │ │ │ - sbcseq r9, ip, r2, asr #17 │ │ │ │ + ldrsheq r9, [ip], #140 @ 0x8c │ │ │ │ + sbcseq r9, ip, r2, ror #17 │ │ │ │ andeq r0, r0, r4, ror r7 │ │ │ │ andeq r1, r0, ip, lsr #6 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r6, r0, ip, ror #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -58414,19 +58414,19 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r0, r7 │ │ │ │ bl 3bb4c │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - ldrdeq r0, [fp], #220 @ 0xdc │ │ │ │ - sbceq r1, fp, r0, ror #25 │ │ │ │ - strdeq r1, [fp], #184 @ 0xb8 │ │ │ │ - sbceq ip, sl, r8, ror sp │ │ │ │ - sbceq r1, fp, r0, lsr #25 │ │ │ │ + strdeq r0, [fp], #220 @ 0xdc │ │ │ │ + sbceq r1, fp, r0, lsl #26 │ │ │ │ + sbceq r1, fp, r8, lsl ip │ │ │ │ + smulleq ip, sl, r8, sp │ │ │ │ + sbceq r1, fp, r0, asr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r7, [r0, #88] @ 0x58 │ │ │ │ ldr sl, [r1, #68] @ 0x44 │ │ │ │ ldr r0, [pc, #448] @ 753d4 │ │ │ │ @@ -58539,24 +58539,24 @@ │ │ │ │ ldr r0, [pc, #56] @ 753f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 6f508 │ │ │ │ cmp r9, #0 │ │ │ │ beq 7536c │ │ │ │ bl 6fd68 │ │ │ │ b 75324 │ │ │ │ - strdeq r0, [fp], #196 @ 0xc4 │ │ │ │ - sbceq r1, fp, ip, lsl #24 │ │ │ │ - sbceq r1, fp, ip, lsl #22 │ │ │ │ - sbceq ip, sl, ip, lsl #25 │ │ │ │ - strheq r1, [fp], #180 @ 0xb4 │ │ │ │ - sbceq r0, fp, r8, lsr #8 │ │ │ │ - smulleq r4, ip, r8, fp │ │ │ │ - sbceq r1, fp, r0, asr fp │ │ │ │ - sbceq r1, fp, r8, lsr #21 │ │ │ │ - sbceq r1, fp, ip, ror sl │ │ │ │ + sbceq r0, fp, r4, lsl sp │ │ │ │ + sbceq r1, fp, ip, lsr #24 │ │ │ │ + sbceq r1, fp, ip, lsr #22 │ │ │ │ + sbceq ip, sl, ip, lsr #25 │ │ │ │ + ldrdeq r1, [fp], #180 @ 0xb4 │ │ │ │ + sbceq r0, fp, r8, asr #8 │ │ │ │ + strheq r4, [ip], #184 @ 0xb8 │ │ │ │ + sbceq r1, fp, r0, ror fp │ │ │ │ + sbceq r1, fp, r8, asr #21 │ │ │ │ + smulleq r1, fp, ip, sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov ip, r1 │ │ │ │ ldr r6, [r0, #88] @ 0x58 │ │ │ │ ldr r1, [pc, #236] @ 75508 │ │ │ │ @@ -58616,21 +58616,21 @@ │ │ │ │ bne 754f8 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq r1, fp, r0, lsr #20 │ │ │ │ - sbceq r0, fp, ip, ror #21 │ │ │ │ - sbceq r1, fp, r4, lsl #18 │ │ │ │ - sbceq ip, sl, r4, lsl #21 │ │ │ │ - sbceq r1, fp, ip, lsr #19 │ │ │ │ - ldrdeq r1, [fp], #144 @ 0x90 │ │ │ │ - strheq r1, [fp], #148 @ 0x94 │ │ │ │ + sbceq r1, fp, r0, asr #20 │ │ │ │ + sbceq r0, fp, ip, lsl #22 │ │ │ │ + sbceq r1, fp, r4, lsr #18 │ │ │ │ + sbceq ip, sl, r4, lsr #21 │ │ │ │ + sbceq r1, fp, ip, asr #19 │ │ │ │ + strdeq r1, [fp], #144 @ 0x90 │ │ │ │ + ldrdeq r1, [fp], #148 @ 0x94 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov ip, r0 │ │ │ │ mov r3, r1 │ │ │ │ ldr r0, [pc, #172] @ 755f0 │ │ │ │ @@ -58674,19 +58674,19 @@ │ │ │ │ bne 755e0 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r0, r7 │ │ │ │ bl 3bb4c │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbceq r0, fp, r4, asr #19 │ │ │ │ - sbceq r1, fp, ip, lsl r9 │ │ │ │ - sbceq r1, fp, r0, ror #15 │ │ │ │ - sbceq ip, sl, r0, ror #18 │ │ │ │ - sbceq r1, fp, r8, lsl #17 │ │ │ │ + sbceq r0, fp, r4, ror #19 │ │ │ │ + sbceq r1, fp, ip, lsr r9 │ │ │ │ + sbceq r1, fp, r0, lsl #16 │ │ │ │ + sbceq ip, sl, r0, lsl #19 │ │ │ │ + sbceq r1, fp, r8, lsr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r4, r1, #0 │ │ │ │ beq 7562c │ │ │ │ mov r6, r0 │ │ │ │ @@ -58981,18 +58981,18 @@ │ │ │ │ ldr r1, [pc, #32] @ 75ac8 │ │ │ │ ldr r3, [r4, #52] @ 0x34 │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r2, #119 @ 0x77 │ │ │ │ bx r3 │ │ │ │ - sbcseq ip, fp, r8, ror r5 │ │ │ │ + smullseq ip, fp, r8, r5 │ │ │ │ + sbcseq ip, fp, r4, asr r5 │ │ │ │ sbcseq ip, fp, r4, lsr r5 │ │ │ │ - sbcseq ip, fp, r4, lsl r5 │ │ │ │ - ldrsheq ip, [fp], #64 @ 0x40 │ │ │ │ + sbcseq ip, fp, r0, lsl r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldrb r2, [r0, #24] │ │ │ │ ldr r3, [pc, #88] @ 75b40 │ │ │ │ and r2, r2, #15 │ │ │ │ @@ -59015,18 +59015,18 @@ │ │ │ │ ldr r3, [r3, r1] │ │ │ │ ldr r1, [pc, #28] @ 75b50 │ │ │ │ ldr r2, [r3, r2, lsl #2] │ │ │ │ add r1, pc, r1 │ │ │ │ blx r5 │ │ │ │ b 75b08 │ │ │ │ cmpeq r9, r8, lsl #10 │ │ │ │ - sbceq r5, ip, r0, asr #7 │ │ │ │ - ldrheq pc, [r9], #152 @ 0x98 @ │ │ │ │ + sbceq r5, ip, r0, ror #7 │ │ │ │ + ldrsbeq pc, [r9], #152 @ 0x98 @ │ │ │ │ andeq r1, r0, r8, asr #4 │ │ │ │ - sbcseq sp, r9, r0, lsl fp │ │ │ │ + sbcseq sp, r9, r0, lsr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r5, [pc, #1112] @ 75fc4 │ │ │ │ ldr r2, [pc, #1112] @ 75fc8 │ │ │ │ add r5, pc, r5 │ │ │ │ @@ -59303,50 +59303,50 @@ │ │ │ │ str r3, [sp, #12] │ │ │ │ blx r7 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r8, r9 │ │ │ │ mov fp, r9 │ │ │ │ bhi 75c48 │ │ │ │ b 75d3c │ │ │ │ - ldrsbeq sp, [r9], #168 @ 0xa8 │ │ │ │ - strdeq r1, [fp], #32 │ │ │ │ - ldrsbeq r3, [sl], #48 @ 0x30 │ │ │ │ - sbceq r1, fp, r4, asr #5 │ │ │ │ + ldrsheq sp, [r9], #168 @ 0xa8 │ │ │ │ + sbceq r1, fp, r0, lsl r3 │ │ │ │ + ldrsheq r3, [sl], #48 @ 0x30 │ │ │ │ + sbceq r1, fp, r4, ror #5 │ │ │ │ cmpeq r9, r0, lsr #8 │ │ │ │ - ldrdeq r5, [ip], #36 @ 0x24 │ │ │ │ - sbceq r1, fp, r4, ror #4 │ │ │ │ - sbcseq sp, r9, r8, lsr #20 │ │ │ │ - sbcseq r8, ip, ip, ror #23 │ │ │ │ - sbceq r1, fp, r4, lsl r2 │ │ │ │ - sbcseq lr, fp, ip, lsr #26 │ │ │ │ - smullseq sp, r9, r8, r9 │ │ │ │ - sbcseq lr, fp, r0, lsl #26 │ │ │ │ - sbcseq sp, r9, ip, ror #18 │ │ │ │ - sbcseq r3, sl, r4, lsl #5 │ │ │ │ - sbceq r3, fp, r4, ror #2 │ │ │ │ - ldrsheq sp, [r9], #132 @ 0x84 │ │ │ │ - sbcseq pc, r9, r8, ror #14 │ │ │ │ + strdeq r5, [ip], #36 @ 0x24 │ │ │ │ + sbceq r1, fp, r4, lsl #5 │ │ │ │ + sbcseq sp, r9, r8, asr #20 │ │ │ │ + sbcseq r8, ip, ip, lsl #24 │ │ │ │ + sbceq r1, fp, r4, lsr r2 │ │ │ │ + sbcseq lr, fp, ip, asr #26 │ │ │ │ + ldrheq sp, [r9], #152 @ 0x98 │ │ │ │ + sbcseq lr, fp, r0, lsr #26 │ │ │ │ + sbcseq sp, r9, ip, lsl #19 │ │ │ │ + sbcseq r3, sl, r4, lsr #5 │ │ │ │ + sbceq r3, fp, r4, lsl #3 │ │ │ │ + sbcseq sp, r9, r4, lsl r9 │ │ │ │ + sbcseq pc, r9, r8, lsl #15 │ │ │ │ ldrdeq r1, [r0], -ip │ │ │ │ - sbcseq sp, r9, r4, lsr #17 │ │ │ │ - sbceq r1, fp, r4, ror #1 │ │ │ │ - sbcseq lr, fp, ip, lsr #24 │ │ │ │ - sbcseq lr, fp, r8, asr #23 │ │ │ │ - sbceq r1, fp, r0, lsl #1 │ │ │ │ - sbcseq sp, r9, r0, lsr r8 │ │ │ │ - sbcseq lr, fp, r0, ror #22 │ │ │ │ - sbcseq sp, r9, ip, asr #15 │ │ │ │ - sbceq r5, ip, r8, lsr r0 │ │ │ │ - strheq r0, [fp], #240 @ 0xf0 │ │ │ │ - sbceq r5, ip, r0, asr r1 │ │ │ │ - ldrheq lr, [fp], #168 @ 0xa8 │ │ │ │ - sbcseq sp, r9, r4, lsr #14 │ │ │ │ + sbcseq sp, r9, r4, asr #17 │ │ │ │ + sbceq r1, fp, r4, lsl #2 │ │ │ │ + sbcseq lr, fp, ip, asr #24 │ │ │ │ + sbcseq lr, fp, r8, ror #23 │ │ │ │ + sbceq r1, fp, r0, lsr #1 │ │ │ │ + sbcseq sp, r9, r0, asr r8 │ │ │ │ + sbcseq lr, fp, r0, lsl #23 │ │ │ │ + sbcseq sp, r9, ip, ror #15 │ │ │ │ + sbceq r5, ip, r8, asr r0 │ │ │ │ + ldrdeq r0, [fp], #240 @ 0xf0 │ │ │ │ + sbceq r5, ip, r0, ror r1 │ │ │ │ + ldrsbeq lr, [fp], #168 @ 0xa8 │ │ │ │ + sbcseq sp, r9, r4, asr #14 │ │ │ │ + sbcseq lr, fp, r8, ror sl │ │ │ │ + sbcseq sp, r9, r4, ror #13 │ │ │ │ sbcseq lr, fp, r8, asr sl │ │ │ │ sbcseq sp, r9, r4, asr #13 │ │ │ │ - sbcseq lr, fp, r8, lsr sl │ │ │ │ - sbcseq sp, r9, r4, lsr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r5, [pc, #600] @ 762c4 │ │ │ │ ldr r2, [pc, #600] @ 762c8 │ │ │ │ add r5, pc, r5 │ │ │ │ @@ -59495,37 +59495,37 @@ │ │ │ │ ldr r0, [pc, #112] @ 76320 │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [r8, r0] │ │ │ │ ldr r2, [r0, r2, lsl #2] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 760b8 │ │ │ │ - ldrsbeq sp, [r9], #88 @ 0x58 │ │ │ │ - sbceq r0, fp, r8, lsr #28 │ │ │ │ + ldrsheq sp, [r9], #88 @ 0x58 │ │ │ │ + sbceq r0, fp, r8, asr #28 │ │ │ │ cmpeq r9, ip, asr pc │ │ │ │ - sbceq r4, ip, r0, lsl lr │ │ │ │ - sbcseq r8, r9, r8, ror r0 │ │ │ │ - sbcseq sp, r9, r8, ror #10 │ │ │ │ - sbcseq r8, ip, r2, lsr #14 │ │ │ │ - sbcseq r2, sl, r8, asr lr │ │ │ │ - ldrheq lr, [fp], #140 @ 0x8c │ │ │ │ - ldrsbeq sp, [r9], #68 @ 0x44 │ │ │ │ - sbcseq pc, r9, r4, lsr #6 │ │ │ │ - strdeq r4, [ip], #200 @ 0xc8 │ │ │ │ - ldrdeq r4, [ip], #204 @ 0xcc │ │ │ │ - sbceq r4, ip, r0, asr #25 │ │ │ │ - sbceq r4, ip, r4, lsr #25 │ │ │ │ + sbceq r4, ip, r0, lsr lr │ │ │ │ + smullseq r8, r9, r8, r0 │ │ │ │ + sbcseq sp, r9, r8, lsl #11 │ │ │ │ + sbcseq r8, ip, r2, asr #14 │ │ │ │ + sbcseq r2, sl, r8, ror lr │ │ │ │ + ldrsbeq lr, [fp], #140 @ 0x8c │ │ │ │ + ldrsheq sp, [r9], #68 @ 0x44 │ │ │ │ + sbcseq pc, r9, r4, asr #6 │ │ │ │ + sbceq r4, ip, r8, lsl sp │ │ │ │ + strdeq r4, [ip], #204 @ 0xcc │ │ │ │ + sbceq r4, ip, r0, ror #25 │ │ │ │ + sbceq r4, ip, r4, asr #25 │ │ │ │ andeq r1, r0, r8, ror #19 │ │ │ │ - sbcseq sp, r9, r8, lsl #8 │ │ │ │ + sbcseq sp, r9, r8, lsr #8 │ │ │ │ andeq r1, r0, r4, lsr r6 │ │ │ │ - sbcseq sp, r9, r8, ror #7 │ │ │ │ + sbcseq sp, r9, r8, lsl #8 │ │ │ │ andeq r1, r0, r8, asr #4 │ │ │ │ - sbcseq sp, r9, r8, asr #7 │ │ │ │ + sbcseq sp, r9, r8, ror #7 │ │ │ │ strdeq r1, [r0], -ip │ │ │ │ - sbcseq sp, r9, r8, lsr #7 │ │ │ │ + sbcseq sp, r9, r8, asr #7 │ │ │ │ muleq r0, r8, sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r6, [r0, #32] │ │ │ │ mov r4, r0 │ │ │ │ @@ -60494,95 +60494,95 @@ │ │ │ │ ldr r3, [r4, #52] @ 0x34 │ │ │ │ mov r7, #0 │ │ │ │ b 77144 │ │ │ │ ldr r2, [pc, #328] @ 773a0 │ │ │ │ add r2, pc, r2 │ │ │ │ b 76b3c │ │ │ │ smlaltbeq r9, r9, r4, ip @ │ │ │ │ - sbceq r0, fp, ip, lsr fp │ │ │ │ - sbcseq sp, r9, r8, asr #5 │ │ │ │ - ldrsbeq r6, [r9], #108 @ 0x6c │ │ │ │ - smullseq r5, sl, r8, r9 │ │ │ │ - sbcseq sp, r9, r8, lsr #4 │ │ │ │ - ldrsheq r2, [r9], #44 @ 0x2c │ │ │ │ - sbceq r0, fp, r8, asr #20 │ │ │ │ - ldrsbeq sp, [r9], #20 │ │ │ │ - ldrheq sp, [r9], #16 │ │ │ │ - ldrsheq fp, [fp], #160 @ 0xa0 │ │ │ │ - ldrsheq fp, [fp], #168 @ 0xa8 │ │ │ │ - sbcseq r2, sl, r4, lsl #20 │ │ │ │ - sbcseq sp, fp, ip, ror #28 │ │ │ │ + sbceq r0, fp, ip, asr fp │ │ │ │ + sbcseq sp, r9, r8, ror #5 │ │ │ │ + ldrsheq r6, [r9], #108 @ 0x6c │ │ │ │ + ldrheq r5, [sl], #152 @ 0x98 │ │ │ │ + sbcseq sp, r9, r8, asr #4 │ │ │ │ + sbcseq r2, r9, ip, lsl r3 │ │ │ │ + sbceq r0, fp, r8, ror #20 │ │ │ │ + ldrsheq sp, [r9], #20 │ │ │ │ + ldrsbeq sp, [r9], #16 │ │ │ │ + sbcseq fp, fp, r0, lsl fp │ │ │ │ + sbcseq fp, fp, r8, lsl fp │ │ │ │ + sbcseq r2, sl, r4, lsr #20 │ │ │ │ + sbcseq sp, fp, ip, lsl #29 │ │ │ │ cmpeq r9, ip, lsl fp │ │ │ │ - sbcseq r2, sl, r0, lsl #19 │ │ │ │ - smullseq fp, fp, ip, r9 @ │ │ │ │ - sbcseq fp, fp, ip, asr r9 │ │ │ │ - ldrsbeq ip, [r9], #244 @ 0xf4 │ │ │ │ - sbcseq r2, sl, r4, asr #17 │ │ │ │ - sbcseq sp, fp, r0, lsr sp │ │ │ │ + sbcseq r2, sl, r0, lsr #19 │ │ │ │ + ldrheq fp, [fp], #156 @ 0x9c │ │ │ │ + sbcseq fp, fp, ip, ror r9 │ │ │ │ + ldrsheq ip, [r9], #244 @ 0xf4 │ │ │ │ + sbcseq r2, sl, r4, ror #17 │ │ │ │ + sbcseq sp, fp, r0, asr sp │ │ │ │ smlaltteq fp, r9, r0, r9 │ │ │ │ - sbcseq r2, sl, r4, lsr #16 │ │ │ │ - sbcseq fp, fp, r0, asr #16 │ │ │ │ - sbcseq r2, sl, ip, asr #15 │ │ │ │ - sbcseq fp, fp, r0, lsr #15 │ │ │ │ - sbcseq r2, sl, ip, lsr #14 │ │ │ │ - sbcseq ip, r9, r8, lsr #27 │ │ │ │ - sbcseq lr, fp, r0, lsr r1 │ │ │ │ - strdeq r4, [ip], #84 @ 0x54 │ │ │ │ - sbcseq lr, fp, r8, ror #1 │ │ │ │ - sbcseq ip, r9, r4, asr sp │ │ │ │ - sbcseq fp, fp, r4, lsr #13 │ │ │ │ - sbcseq r2, sl, r8, lsl #12 │ │ │ │ + sbcseq r2, sl, r4, asr #16 │ │ │ │ + sbcseq fp, fp, r0, ror #16 │ │ │ │ + sbcseq r2, sl, ip, ror #15 │ │ │ │ + sbcseq fp, fp, r0, asr #15 │ │ │ │ + sbcseq r2, sl, ip, asr #14 │ │ │ │ + sbcseq ip, r9, r8, asr #27 │ │ │ │ + sbcseq lr, fp, r0, asr r1 │ │ │ │ + sbceq r4, ip, r4, lsl r6 │ │ │ │ + sbcseq lr, fp, r8, lsl #2 │ │ │ │ + sbcseq ip, r9, r4, ror sp │ │ │ │ + sbcseq fp, fp, r4, asr #13 │ │ │ │ + sbcseq r2, sl, r8, lsr #12 │ │ │ │ cmpeq r9, ip, lsl r7 │ │ │ │ - sbcseq sp, fp, r4, lsr #31 │ │ │ │ - sbcseq ip, r9, r0, lsl ip │ │ │ │ - sbceq r4, ip, r8, lsl #9 │ │ │ │ + sbcseq sp, fp, r4, asr #31 │ │ │ │ + sbcseq ip, r9, r0, lsr ip │ │ │ │ + sbceq r4, ip, r8, lsr #9 │ │ │ │ andeq r1, r0, ip, lsl r2 │ │ │ │ - smullseq ip, r9, r8, fp │ │ │ │ - sbcseq sp, fp, r0, lsr #30 │ │ │ │ - ldrdeq r4, [ip], #60 @ 0x3c │ │ │ │ + ldrheq ip, [r9], #184 @ 0xb8 │ │ │ │ + sbcseq sp, fp, r0, asr #30 │ │ │ │ + strdeq r4, [ip], #60 @ 0x3c │ │ │ │ eorseq pc, pc, r0 │ │ │ │ - sbcseq sp, fp, r8, asr #29 │ │ │ │ - sbcseq ip, r9, r4, lsr fp │ │ │ │ - sbcseq ip, r9, r0, lsl #22 │ │ │ │ + sbcseq sp, fp, r8, ror #29 │ │ │ │ + sbcseq ip, r9, r4, asr fp │ │ │ │ + sbcseq ip, r9, r0, lsr #22 │ │ │ │ cdpeq 0, 0, cr0, cr0, cr11, {0} │ │ │ │ - sbceq r0, fp, r8, lsr #6 │ │ │ │ - sbcseq ip, r9, r8, lsr #21 │ │ │ │ - sbceq r4, ip, ip, lsl #6 │ │ │ │ - sbcseq lr, r9, r8, asr #17 │ │ │ │ - sbcseq r2, sl, r4, asr #6 │ │ │ │ - ldrsheq r2, [sl], #40 @ 0x28 │ │ │ │ - ldrsheq fp, [fp], #32 │ │ │ │ - sbcseq fp, fp, r0, lsr #5 │ │ │ │ - sbcseq ip, r9, r4, lsr #18 │ │ │ │ - sbcseq fp, fp, ip, lsr r2 │ │ │ │ - ldrheq r2, [sl], #16 │ │ │ │ - sbcseq sp, fp, ip, lsl r6 │ │ │ │ + sbceq r0, fp, r8, asr #6 │ │ │ │ + sbcseq ip, r9, r8, asr #21 │ │ │ │ + sbceq r4, ip, ip, lsr #6 │ │ │ │ + sbcseq lr, r9, r8, ror #17 │ │ │ │ + sbcseq r2, sl, r4, ror #6 │ │ │ │ + sbcseq r2, sl, r8, lsl r3 │ │ │ │ + sbcseq fp, fp, r0, lsl r3 │ │ │ │ + sbcseq fp, fp, r0, asr #5 │ │ │ │ + sbcseq ip, r9, r4, asr #18 │ │ │ │ + sbcseq fp, fp, ip, asr r2 │ │ │ │ + ldrsbeq r2, [sl], #16 │ │ │ │ + sbcseq sp, fp, ip, lsr r6 │ │ │ │ smlalbteq fp, r9, ip, r2 │ │ │ │ - sbcseq r2, sl, r0, lsr r1 │ │ │ │ - sbcseq fp, fp, ip, asr #2 │ │ │ │ - ldrsbeq r2, [sl], #8 │ │ │ │ - sbcseq fp, fp, ip, asr #1 │ │ │ │ - sbcseq ip, r9, ip, asr #14 │ │ │ │ - sbcseq r2, sl, ip, lsr r0 │ │ │ │ - sbcseq sp, fp, r8, lsr #9 │ │ │ │ + sbcseq r2, sl, r0, asr r1 │ │ │ │ + sbcseq fp, fp, ip, ror #2 │ │ │ │ + ldrsheq r2, [sl], #8 │ │ │ │ + sbcseq fp, fp, ip, ror #1 │ │ │ │ + sbcseq ip, r9, ip, ror #14 │ │ │ │ + sbcseq r2, sl, ip, asr r0 │ │ │ │ + sbcseq sp, fp, r8, asr #9 │ │ │ │ cmpeq r9, r8, asr r1 │ │ │ │ - smullseq r1, sl, r8, pc @ │ │ │ │ - ldrheq sl, [fp], #244 @ 0xf4 │ │ │ │ - sbcseq r1, sl, r0, asr #30 │ │ │ │ - sbcseq sl, fp, r0, lsr pc │ │ │ │ + ldrheq r1, [sl], #248 @ 0xf8 │ │ │ │ + ldrsbeq sl, [fp], #244 @ 0xf4 │ │ │ │ + sbcseq r1, sl, r0, ror #30 │ │ │ │ + sbcseq sl, fp, r0, asr pc │ │ │ │ cmpeq r9, r8, lsr r0 │ │ │ │ - ldrheq ip, [r9], #88 @ 0x58 │ │ │ │ - sbcseq sl, fp, r4, lsl #29 │ │ │ │ - sbcseq sl, fp, r0, asr lr │ │ │ │ - sbcseq sl, fp, r8, lsr lr │ │ │ │ - sbcseq r1, sl, r4, ror #27 │ │ │ │ - sbcseq sl, fp, r8, ror #27 │ │ │ │ - smullseq r1, sl, ip, sp │ │ │ │ + ldrsbeq ip, [r9], #88 @ 0x58 │ │ │ │ + sbcseq sl, fp, r4, lsr #29 │ │ │ │ + sbcseq sl, fp, r0, ror lr │ │ │ │ + sbcseq sl, fp, r8, asr lr │ │ │ │ + sbcseq r1, sl, r4, lsl #28 │ │ │ │ + sbcseq sl, fp, r8, lsl #28 │ │ │ │ + ldrheq r1, [sl], #220 @ 0xdc │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - sbceq sl, sl, r0, asr ip │ │ │ │ + sbceq sl, sl, r0, ror ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrb r3, [r1, #16] │ │ │ │ ldr r6, [pc, #2692] @ 77e44 │ │ │ │ sub r3, r3, #9 │ │ │ │ @@ -61257,95 +61257,95 @@ │ │ │ │ ldr r3, [r6, r3] │ │ │ │ mov r0, r4 │ │ │ │ ldr r2, [r3, r2, lsl #2] │ │ │ │ blx r8 │ │ │ │ b 777a0 │ │ │ │ cmpeq r9, r0, lsr ip │ │ │ │ sbcseq r0, r0, r1 │ │ │ │ - sbcseq ip, r9, r0, asr r2 │ │ │ │ - sbceq pc, sl, ip, asr #21 │ │ │ │ - sbcseq sl, fp, r4, asr fp │ │ │ │ - sbcseq r1, sl, r4, lsl #22 │ │ │ │ - sbcseq sl, fp, r4, lsl #22 │ │ │ │ - sbcseq r1, sl, ip, asr #21 │ │ │ │ - strdeq pc, [sl], #152 @ 0x98 │ │ │ │ - sbcseq ip, r9, r8, ror #2 │ │ │ │ - smullseq sl, fp, r8, sl │ │ │ │ - smulleq pc, sl, r0, r9 @ │ │ │ │ - ldrsheq ip, [r9], #12 │ │ │ │ - sbcseq r1, sl, r8, lsl #20 │ │ │ │ - sbcseq sl, fp, ip, lsl sl │ │ │ │ - sbceq pc, sl, ip, lsr r9 @ │ │ │ │ + sbcseq ip, r9, r0, ror r2 │ │ │ │ + sbceq pc, sl, ip, ror #21 │ │ │ │ + sbcseq sl, fp, r4, ror fp │ │ │ │ + sbcseq r1, sl, r4, lsr #22 │ │ │ │ + sbcseq sl, fp, r4, lsr #22 │ │ │ │ + sbcseq r1, sl, ip, ror #21 │ │ │ │ + sbceq pc, sl, r8, lsl sl @ │ │ │ │ + sbcseq ip, r9, r8, lsl #3 │ │ │ │ + ldrheq sl, [fp], #168 @ 0xa8 │ │ │ │ + strheq pc, [sl], #144 @ 0x90 @ │ │ │ │ + sbcseq ip, r9, ip, lsl r1 │ │ │ │ + sbcseq r1, sl, r8, lsr #20 │ │ │ │ + sbcseq sl, fp, ip, lsr sl │ │ │ │ + sbceq pc, sl, ip, asr r9 @ │ │ │ │ + ldrheq ip, [r9], #12 │ │ │ │ smullseq ip, r9, ip, r0 │ │ │ │ - sbcseq ip, r9, ip, ror r0 │ │ │ │ - sbcseq sp, fp, r4, lsl #8 │ │ │ │ + sbcseq sp, fp, r4, lsr #8 │ │ │ │ andeq r1, r0, r8, lsr r9 │ │ │ │ - sbcseq sl, fp, r8, ror #18 │ │ │ │ - sbceq r3, ip, r4, ror #16 │ │ │ │ - ldrheq fp, [r9], #240 @ 0xf0 │ │ │ │ - sbceq pc, sl, ip, asr #16 │ │ │ │ - sbceq r3, ip, r8, lsl #16 │ │ │ │ - sbcseq sp, fp, r8, lsl r3 │ │ │ │ - sbcseq sl, fp, r0, lsr r8 │ │ │ │ - sbcseq fp, r9, r4, ror lr │ │ │ │ - ldrsheq sp, [fp], #28 │ │ │ │ - strheq r3, [ip], #104 @ 0x68 │ │ │ │ - sbceq pc, sl, r4, lsl r7 @ │ │ │ │ - sbcseq fp, r9, r8, lsl lr │ │ │ │ - sbcseq sp, r9, r8, lsl #25 │ │ │ │ - sbcseq fp, r9, r8, ror #27 │ │ │ │ - sbceq pc, sl, r4, ror #12 │ │ │ │ - strdeq pc, [sl], #92 @ 0x5c │ │ │ │ - sbcseq fp, r9, r0, ror sp │ │ │ │ - sbcseq fp, r9, r8, asr sp │ │ │ │ - sbcseq sp, fp, r0, ror #1 │ │ │ │ + sbcseq sl, fp, r8, lsl #19 │ │ │ │ + sbceq r3, ip, r4, lsl #17 │ │ │ │ + ldrsbeq fp, [r9], #240 @ 0xf0 │ │ │ │ + sbceq pc, sl, ip, ror #16 │ │ │ │ + sbceq r3, ip, r8, lsr #16 │ │ │ │ + sbcseq sp, fp, r8, lsr r3 │ │ │ │ + sbcseq sl, fp, r0, asr r8 │ │ │ │ + smullseq fp, r9, r4, lr │ │ │ │ + sbcseq sp, fp, ip, lsl r2 │ │ │ │ + ldrdeq r3, [ip], #104 @ 0x68 │ │ │ │ + sbceq pc, sl, r4, lsr r7 @ │ │ │ │ + sbcseq fp, r9, r8, lsr lr │ │ │ │ + sbcseq sp, r9, r8, lsr #25 │ │ │ │ + sbcseq fp, r9, r8, lsl #28 │ │ │ │ + sbceq pc, sl, r4, lsl #13 │ │ │ │ + sbceq pc, sl, ip, lsl r6 @ │ │ │ │ + smullseq fp, r9, r0, sp │ │ │ │ + sbcseq fp, r9, r8, ror sp │ │ │ │ + sbcseq sp, fp, r0, lsl #2 │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - sbcseq fp, r9, r0, lsl sp │ │ │ │ - smullseq sp, fp, r8, r0 │ │ │ │ - sbceq r3, ip, r0, lsr r5 │ │ │ │ - sbcseq fp, r9, r4, lsr #25 │ │ │ │ - sbcseq sp, fp, ip, lsr #32 │ │ │ │ - sbceq r3, ip, r8, ror #9 │ │ │ │ - sbcseq fp, r9, ip, asr ip │ │ │ │ - sbcseq ip, fp, r4, ror #31 │ │ │ │ - sbceq r3, ip, r0, lsr #9 │ │ │ │ - sbcseq fp, r9, r4, lsl ip │ │ │ │ - smullseq ip, fp, ip, pc @ │ │ │ │ - sbceq r3, ip, ip, asr r4 │ │ │ │ - sbceq pc, sl, r0, ror r4 @ │ │ │ │ - sbcseq fp, r9, r0, lsr #23 │ │ │ │ + sbcseq fp, r9, r0, lsr sp │ │ │ │ + ldrheq sp, [fp], #8 │ │ │ │ + sbceq r3, ip, r0, asr r5 │ │ │ │ + sbcseq fp, r9, r4, asr #25 │ │ │ │ + sbcseq sp, fp, ip, asr #32 │ │ │ │ + sbceq r3, ip, r8, lsl #10 │ │ │ │ + sbcseq fp, r9, ip, ror ip │ │ │ │ + sbcseq sp, fp, r4 │ │ │ │ + sbceq r3, ip, r0, asr #9 │ │ │ │ + sbcseq fp, r9, r4, lsr ip │ │ │ │ + ldrheq ip, [fp], #252 @ 0xfc │ │ │ │ + sbceq r3, ip, ip, ror r4 │ │ │ │ + smulleq pc, sl, r0, r4 @ │ │ │ │ + sbcseq fp, r9, r0, asr #23 │ │ │ │ andeq r0, r0, r0, lsr ip │ │ │ │ - ldrdeq r3, [ip], #60 @ 0x3c │ │ │ │ - strdeq pc, [sl], #60 @ 0x3c │ │ │ │ + strdeq r3, [ip], #60 @ 0x3c │ │ │ │ + sbceq pc, sl, ip, lsl r4 @ │ │ │ │ + sbcseq fp, r9, r8, asr fp │ │ │ │ sbcseq fp, r9, r8, lsr fp │ │ │ │ - sbcseq fp, r9, r8, lsl fp │ │ │ │ - sbcseq ip, fp, r0, lsr #29 │ │ │ │ - sbcseq ip, fp, ip, asr lr │ │ │ │ - sbcseq fp, r9, r8, asr #21 │ │ │ │ - smullseq fp, r9, r4, sl │ │ │ │ - sbceq pc, sl, r0, lsr #6 │ │ │ │ - sbceq pc, sl, r4, lsl #6 │ │ │ │ - sbcseq fp, r9, r8, asr #20 │ │ │ │ - sbceq r3, ip, r4, lsr #5 │ │ │ │ - sbcseq fp, r9, r0, ror #19 │ │ │ │ - sbcseq ip, fp, r8, ror #26 │ │ │ │ - sbceq r3, ip, r8, lsr #4 │ │ │ │ - sbceq pc, sl, r8, lsl #4 │ │ │ │ - sbcseq fp, r9, ip, ror r9 │ │ │ │ - ldrdeq r3, [ip], #20 │ │ │ │ - sbceq pc, sl, r4, lsr r2 @ │ │ │ │ - sbcseq fp, r9, r0, asr #18 │ │ │ │ + sbcseq ip, fp, r0, asr #29 │ │ │ │ + sbcseq ip, fp, ip, ror lr │ │ │ │ + sbcseq fp, r9, r8, ror #21 │ │ │ │ + ldrheq fp, [r9], #164 @ 0xa4 │ │ │ │ + sbceq pc, sl, r0, asr #6 │ │ │ │ + sbceq pc, sl, r4, lsr #6 │ │ │ │ + sbcseq fp, r9, r8, ror #20 │ │ │ │ + sbceq r3, ip, r4, asr #5 │ │ │ │ + sbcseq fp, r9, r0, lsl #20 │ │ │ │ + sbcseq ip, fp, r8, lsl #27 │ │ │ │ + sbceq r3, ip, r8, asr #4 │ │ │ │ + sbceq pc, sl, r8, lsr #4 │ │ │ │ + smullseq fp, r9, ip, r9 │ │ │ │ + strdeq r3, [ip], #20 │ │ │ │ + sbceq pc, sl, r4, asr r2 @ │ │ │ │ + sbcseq fp, r9, r0, ror #18 │ │ │ │ andeq r1, r0, r4, lsr #15 │ │ │ │ + sbcseq fp, r9, r8, ror #17 │ │ │ │ + sbceq pc, sl, r4, lsr #3 │ │ │ │ sbcseq fp, r9, r8, asr #17 │ │ │ │ - sbceq pc, sl, r4, lsl #3 │ │ │ │ - sbcseq fp, r9, r8, lsr #17 │ │ │ │ - sbceq pc, sl, ip, ror #2 │ │ │ │ - sbcseq fp, r9, r4, lsl #17 │ │ │ │ - sbceq sl, sl, r8, asr #1 │ │ │ │ - sbceq r3, ip, r0, asr #1 │ │ │ │ + sbceq pc, sl, ip, lsl #3 │ │ │ │ + sbcseq fp, r9, r4, lsr #17 │ │ │ │ + sbceq sl, sl, r8, ror #1 │ │ │ │ + sbceq r3, ip, r0, ror #1 │ │ │ │ andeq r1, r0, r4, lsr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr ip, [pc, #196] @ 78070 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ @@ -61552,26 +61552,26 @@ │ │ │ │ ldr r3, [pc, #20] @ 782e8 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ cmpeq r9, r0, lsr #28 │ │ │ │ - sbcseq r6, ip, r4, lsr r7 │ │ │ │ + sbcseq r6, ip, r4, asr r7 │ │ │ │ cmp r0, #251 @ 0xfb │ │ │ │ bhi 78304 │ │ │ │ ldr r3, [pc, #20] @ 78310 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #8] @ 78314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strdeq r3, [r3, #-216] @ 0xffffff28 │ │ │ │ - sbceq lr, sl, r0, asr #24 │ │ │ │ + sbceq lr, sl, r0, ror #24 │ │ │ │ cmp r1, #1 │ │ │ │ beq 78350 │ │ │ │ cmp r1, #0 │ │ │ │ cmpeq r0, #162 @ 0xa2 │ │ │ │ beq 78364 │ │ │ │ cmp r0, #191 @ 0xbf │ │ │ │ bhi 7836c │ │ │ │ @@ -61634,26 +61634,26 @@ │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ mov r0, #6 │ │ │ │ bx lr │ │ │ │ tst r3, #1 │ │ │ │ bne 78364 │ │ │ │ b 7840c │ │ │ │ - sbcseq r6, ip, lr, lsl #10 │ │ │ │ + sbcseq r6, ip, lr, lsr #10 │ │ │ │ andseq r0, r4, r2, lsl #30 │ │ │ │ - ldrsheq r6, [ip], #72 @ 0x48 │ │ │ │ + sbcseq r6, ip, r8, lsl r5 │ │ │ │ cmp r0, #248 @ 0xf8 │ │ │ │ bhi 78454 │ │ │ │ ldr r3, [pc, #16] @ 7845c │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ mov r0, #4 │ │ │ │ bx lr │ │ │ │ - sbcseq r6, ip, r0, asr #9 │ │ │ │ + sbcseq r6, ip, r0, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3904] @ 0xf40 │ │ │ │ ldr r2, [pc, #352] @ 785d8 │ │ │ │ mov r3, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -61742,15 +61742,15 @@ │ │ │ │ ldr r3, [r5, #8] │ │ │ │ cmp r3, #0 │ │ │ │ bne 78520 │ │ │ │ b 784e0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r9, r0, ror fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r6, ip, r8, lsl r9 │ │ │ │ + sbcseq r6, ip, r8, lsr r9 │ │ │ │ strheq r7, [r9, #-160] @ 0xffffff60 │ │ │ │ ldr r2, [r1] │ │ │ │ str r2, [r0, #8] │ │ │ │ and ip, r2, #255 @ 0xff │ │ │ │ cmp ip, #1 │ │ │ │ mov r3, r0 │ │ │ │ ldrhi r2, [r1, #4] │ │ │ │ @@ -62174,15 +62174,15 @@ │ │ │ │ add r5, r5, #1 │ │ │ │ bl 3a9ac │ │ │ │ str r5, [r4, #4] │ │ │ │ b 78934 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltbeq r7, r9, r8, r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r6, ip, r0, ror r7 │ │ │ │ + smullseq r6, ip, r0, r7 │ │ │ │ ldrdeq r7, [r9, #-132] @ 0xffffff7c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [pc, #140] @ 78d4c │ │ │ │ ldr r3, [pc, #140] @ 78d50 │ │ │ │ @@ -63512,35 +63512,35 @@ │ │ │ │ strb lr, [sl, #2560] @ 0xa00 │ │ │ │ bcs 79ff8 │ │ │ │ b 7a02c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltteq r6, r9, r0, sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x00000ab8 │ │ │ │ - sbcseq r5, ip, ip, asr #22 │ │ │ │ - sbcseq r5, ip, r0, asr #22 │ │ │ │ - sbcseq r5, ip, ip, asr #22 │ │ │ │ - sbcseq r5, ip, r0, lsr #23 │ │ │ │ + sbcseq r5, ip, ip, ror #22 │ │ │ │ + sbcseq r5, ip, r0, ror #22 │ │ │ │ + sbcseq r5, ip, ip, ror #22 │ │ │ │ + sbcseq r5, ip, r0, asr #23 │ │ │ │ cmpeq r9, ip, ror #24 │ │ │ │ @ instruction: 0xffc00030 │ │ │ │ - ldrsbeq r5, [ip], #112 @ 0x70 │ │ │ │ + ldrsheq r5, [ip], #112 @ 0x70 │ │ │ │ andeq r4, r0, r0, lsr #28 │ │ │ │ - sbcseq r5, ip, r4, ror r1 │ │ │ │ - sbcseq r4, ip, ip, lsl #31 │ │ │ │ + smullseq r5, ip, r4, r1 │ │ │ │ + sbcseq r4, ip, ip, lsr #31 │ │ │ │ cmp r0, #14 │ │ │ │ bhi 7a1c8 │ │ │ │ ldr r3, [pc, #20] @ 7a1d4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #8] @ 7a1d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmpeq r3, r4, lsr #6 │ │ │ │ - sbceq sp, sl, r8, lsr r4 │ │ │ │ + sbceq sp, sl, r8, asr r4 │ │ │ │ ldr r3, [r0] │ │ │ │ ldrb r2, [r3] │ │ │ │ sub r1, r2, #9 │ │ │ │ cmp r2, #32 │ │ │ │ cmpne r1, #1 │ │ │ │ bxhi lr │ │ │ │ add r3, r3, #1 │ │ │ │ @@ -63747,15 +63747,15 @@ │ │ │ │ str ip, [r1] │ │ │ │ b 7a4ec │ │ │ │ mov ip, #3 │ │ │ │ str ip, [r1] │ │ │ │ b 7a4ec │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r4, ip, r8, lsr sl │ │ │ │ + sbcseq r4, ip, r8, asr sl │ │ │ │ ldr r2, [r0, #4] │ │ │ │ ldrb r3, [r2] │ │ │ │ sub ip, r3, #9 │ │ │ │ cmp r3, #32 │ │ │ │ cmpne ip, #1 │ │ │ │ bhi 7a564 │ │ │ │ ldrb r3, [r2, #1]! │ │ │ │ @@ -64123,15 +64123,15 @@ │ │ │ │ b 7aaac │ │ │ │ mov r2, #2 │ │ │ │ b 7aaac │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r9, r0, lsl r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r9, r8, ror #16 │ │ │ │ - sbcseq r4, ip, r4, ror #8 │ │ │ │ + sbcseq r4, ip, r4, lsl #9 │ │ │ │ mov r3, #0 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ str r3, [r1] │ │ │ │ str r3, [r1, #4] │ │ │ │ ldr r2, [r0, #4] │ │ │ │ mov lr, r0 │ │ │ │ ldrb r3, [r2] │ │ │ │ @@ -65241,16 +65241,16 @@ │ │ │ │ b 7ba28 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r5, [r9, #-40] @ 0xffffffd8 │ │ │ │ smlalbteq r5, r9, r8, r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ cmpeq r9, r4, ror #2 │ │ │ │ - sbcseq sp, r8, ip, asr #16 │ │ │ │ - sbceq fp, sl, r0, lsl #31 │ │ │ │ + sbcseq sp, r8, ip, ror #16 │ │ │ │ + sbceq fp, sl, r0, lsr #31 │ │ │ │ ldrbmi pc, [pc, r0]! @ │ │ │ │ stmdalt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ eorseq pc, pc, r0, asr #31 │ │ │ │ strdeq pc, [pc], -r0 │ │ │ │ mvnseq pc, #0, 24 │ │ │ │ stc2 3, cr0, [r0], {15} │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ @@ -66274,53 +66274,53 @@ │ │ │ │ bhi 7d6cc │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmpeq r9, r8, lsr #6 │ │ │ │ cmpeq r9, r0, lsl r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq fp, sl, ip, lsr #31 │ │ │ │ + sbceq fp, sl, ip, asr #31 │ │ │ │ cmpeq r9, r4, ror r2 │ │ │ │ - smulleq fp, sl, r4, lr │ │ │ │ - ldrdeq fp, [sl], #232 @ 0xe8 │ │ │ │ - sbceq fp, sl, r8, lsl pc │ │ │ │ + strheq fp, [sl], #228 @ 0xe4 │ │ │ │ + strdeq fp, [sl], #232 @ 0xe8 │ │ │ │ + sbceq fp, sl, r8, lsr pc │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ ldrdeq r1, [r0], -ip │ │ │ │ muleq r0, r8, sp │ │ │ │ - strheq fp, [sl], #136 @ 0x88 │ │ │ │ - sbceq fp, sl, r8, lsr #17 │ │ │ │ - sbceq r5, fp, r8, lsr #6 │ │ │ │ - sbceq r5, fp, r4, lsr #6 │ │ │ │ - sbceq fp, sl, r4, ror #16 │ │ │ │ + ldrdeq fp, [sl], #136 @ 0x88 │ │ │ │ + sbceq fp, sl, r8, asr #17 │ │ │ │ + sbceq r5, fp, r8, asr #6 │ │ │ │ + sbceq r5, fp, r4, asr #6 │ │ │ │ + sbceq fp, sl, r4, lsl #17 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ @ instruction: 0xffc0000f │ │ │ │ - sbcseq r2, ip, ip, lsl #17 │ │ │ │ - sbcseq r2, ip, r1, lsl #13 │ │ │ │ + sbcseq r2, ip, ip, lsr #17 │ │ │ │ + sbcseq r2, ip, r1, lsr #13 │ │ │ │ andeq r1, r0, r8, asr #4 │ │ │ │ strdeq r1, [r0], -ip │ │ │ │ andeq r1, r0, r4, lsr r6 │ │ │ │ andeq r1, r0, r8, ror #19 │ │ │ │ - ldrsheq r2, [ip], #56 @ 0x38 │ │ │ │ - sbceq sl, sl, ip, lsl pc │ │ │ │ - sbcseq r2, ip, r1, lsl #5 │ │ │ │ - ldrdeq sl, [sl], #240 @ 0xf0 │ │ │ │ - sbceq sl, sl, ip, ror pc │ │ │ │ + sbcseq r2, ip, r8, lsl r4 │ │ │ │ + sbceq sl, sl, ip, lsr pc │ │ │ │ + sbcseq r2, ip, r1, lsr #5 │ │ │ │ + strdeq sl, [sl], #240 @ 0xf0 │ │ │ │ + smulleq sl, sl, ip, pc @ │ │ │ │ andeq r1, r0, r4, lsr #15 │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - strheq sl, [sl], #220 @ 0xdc │ │ │ │ - strheq sl, [sl], #220 @ 0xdc │ │ │ │ + ldrdeq sl, [sl], #220 @ 0xdc │ │ │ │ + ldrdeq sl, [sl], #220 @ 0xdc │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r1, r0, r0, asr #11 │ │ │ │ - sbceq sl, sl, r8, asr ip │ │ │ │ + sbceq sl, sl, r8, ror ip │ │ │ │ andeq r0, r0, r0, lsr ip │ │ │ │ andeq r1, r0, r4, lsr sl │ │ │ │ - sbceq r6, sl, ip, lsr #21 │ │ │ │ - strdeq sl, [sl], #132 @ 0x84 │ │ │ │ - ldrdeq sl, [sl], #136 @ 0x88 │ │ │ │ - sbceq sl, sl, ip, ror #12 │ │ │ │ + sbceq r6, sl, ip, asr #21 │ │ │ │ + sbceq sl, sl, r4, lsl r9 │ │ │ │ + strdeq sl, [sl], #136 @ 0x88 │ │ │ │ + sbceq sl, sl, ip, lsl #13 │ │ │ │ andeq r1, r0, r8, lsr r9 │ │ │ │ ldr r1, [pc, #-72] @ 7cd10 │ │ │ │ add r8, sp, #156 @ 0x9c │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r8 │ │ │ │ bl 7a214 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -67060,15 +67060,15 @@ │ │ │ │ and r0, r0, #3 │ │ │ │ bx lr │ │ │ │ ldrb r0, [r0, #2] │ │ │ │ lsr r0, r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - sbcseq r1, ip, ip, lsr #13 │ │ │ │ + sbcseq r1, ip, ip, asr #13 │ │ │ │ ldr r3, [pc, #84] @ 7d958 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #3 │ │ │ │ bhi 7d950 │ │ │ │ ldrb r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -67084,15 +67084,15 @@ │ │ │ │ and r0, r0, #3 │ │ │ │ bx lr │ │ │ │ ldrb r0, [r0, #2] │ │ │ │ lsr r0, r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - sbcseq r1, ip, r0, asr r6 │ │ │ │ + sbcseq r1, ip, r0, ror r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, sp, #8 │ │ │ │ cmp r0, #196 @ 0xc4 │ │ │ │ ldrb r5, [sp, #32] │ │ │ │ @@ -67413,25 +67413,25 @@ │ │ │ │ mov r3, lr │ │ │ │ mov r2, lr │ │ │ │ mov r0, lr │ │ │ │ b 7db30 │ │ │ │ cmp r0, #53 @ 0x35 │ │ │ │ bne 7da80 │ │ │ │ b 7de5c │ │ │ │ - ldrheq r1, [ip], #92 @ 0x5c │ │ │ │ - sbcseq r1, ip, r7, lsr #12 │ │ │ │ - ldrheq r1, [ip], #80 @ 0x50 │ │ │ │ + ldrsbeq r1, [ip], #92 @ 0x5c │ │ │ │ + sbcseq r1, ip, r7, asr #12 │ │ │ │ + ldrsbeq r1, [ip], #80 @ 0x50 │ │ │ │ svcne 0x0080140f │ │ │ │ - sbcseq r1, ip, r0, lsl #9 │ │ │ │ - sbcseq r1, ip, r4, asr r4 │ │ │ │ + sbcseq r1, ip, r0, lsr #9 │ │ │ │ + sbcseq r1, ip, r4, ror r4 │ │ │ │ orreq r8, r2, r0, rrx │ │ │ │ andeq r3, r8, r8, lsl #16 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ andeq r3, r2, r0, asr #19 │ │ │ │ - sbcseq r1, ip, r8, lsl r3 │ │ │ │ + sbcseq r1, ip, r8, lsr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrh lr, [r0, #12] │ │ │ │ sub sp, sp, #28 │ │ │ │ lsr lr, lr, #4 │ │ │ │ @@ -67465,15 +67465,15 @@ │ │ │ │ bhi 7df44 │ │ │ │ ldr r3, [pc, #16] @ 7df4c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - ldrsbeq r1, [ip], #0 │ │ │ │ + ldrsheq r1, [ip], #0 │ │ │ │ ldr r3, [pc, #56] @ 7df90 │ │ │ │ sub r0, r0, #6 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #11 │ │ │ │ bhi 7df80 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ @@ -67482,15 +67482,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ mvn r0, #0 │ │ │ │ bx lr │ │ │ │ mov r0, #4 │ │ │ │ bx lr │ │ │ │ - sbcseq r1, ip, r1, lsr #1 │ │ │ │ + sbcseq r1, ip, r1, asr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #24 │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r2, [pc, #132] @ 7e038 │ │ │ │ @@ -67549,16 +67549,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e0a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ @ instruction: 0x01494594 │ │ │ │ smlaltteq r4, r9, r8, r5 │ │ │ │ - ldrdeq r9, [sl], #204 @ 0xcc │ │ │ │ - ldrdeq r9, [sl], #192 @ 0xc0 │ │ │ │ + strdeq r9, [sl], #204 @ 0xcc │ │ │ │ + strdeq r9, [sl], #192 @ 0xc0 │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e0c4 │ │ │ │ cmp r0, #4 │ │ │ │ bhi 7e0e8 │ │ │ │ ldr r3, [pc, #56] @ 7e0f4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67573,16 +67573,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmpeq r9, ip, lsl #10 │ │ │ │ cmpeq r9, r8, lsl #10 │ │ │ │ - sbceq r9, sl, ip, ror ip │ │ │ │ - sbceq r9, sl, r0, ror ip │ │ │ │ + smulleq r9, sl, ip, ip │ │ │ │ + smulleq r9, sl, r0, ip │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e124 │ │ │ │ cmp r0, #15 │ │ │ │ bhi 7e148 │ │ │ │ ldr r3, [pc, #56] @ 7e154 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67597,16 +67597,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmpeq r9, ip, lsr #8 │ │ │ │ cmpeq r9, r4, asr r4 │ │ │ │ - sbceq r9, sl, ip, lsl ip │ │ │ │ - sbceq r9, sl, r0, lsl ip │ │ │ │ + sbceq r9, sl, ip, lsr ip │ │ │ │ + sbceq r9, sl, r0, lsr ip │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e184 │ │ │ │ cmp r0, #7 │ │ │ │ bhi 7e1a8 │ │ │ │ ldr r3, [pc, #56] @ 7e1b4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67621,16 +67621,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e1c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ smlalbbeq r4, r9, ip, r3 │ │ │ │ @ instruction: 0x01494394 │ │ │ │ - strheq r9, [sl], #188 @ 0xbc │ │ │ │ - strheq r9, [sl], #176 @ 0xb0 │ │ │ │ + ldrdeq r9, [sl], #188 @ 0xbc │ │ │ │ + ldrdeq r9, [sl], #176 @ 0xb0 │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e1e4 │ │ │ │ cmp r0, #7 │ │ │ │ bhi 7e208 │ │ │ │ ldr r3, [pc, #56] @ 7e214 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67645,16 +67645,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ smlaltteq r4, r9, ip, r2 │ │ │ │ strdeq r4, [r9, #-36] @ 0xffffffdc │ │ │ │ - sbceq r9, sl, ip, asr fp │ │ │ │ - sbceq r9, sl, r0, asr fp │ │ │ │ + sbceq r9, sl, ip, ror fp │ │ │ │ + sbceq r9, sl, r0, ror fp │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e244 │ │ │ │ cmp r0, #8 │ │ │ │ bhi 7e268 │ │ │ │ ldr r3, [pc, #56] @ 7e274 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67669,16 +67669,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmpeq r9, r4, asr #4 │ │ │ │ cmpeq r9, r0, asr r2 │ │ │ │ - strdeq r9, [sl], #172 @ 0xac │ │ │ │ - strdeq r9, [sl], #160 @ 0xa0 │ │ │ │ + sbceq r9, sl, ip, lsl fp │ │ │ │ + sbceq r9, sl, r0, lsl fp │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e2a4 │ │ │ │ cmp r0, #7 │ │ │ │ bhi 7e2c8 │ │ │ │ ldr r3, [pc, #56] @ 7e2d4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67693,16 +67693,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e2e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ smlaltbeq r4, r9, r4, r1 │ │ │ │ smlaltbeq r4, r9, ip, r1 │ │ │ │ - smulleq r9, sl, ip, sl │ │ │ │ - smulleq r9, sl, r0, sl │ │ │ │ + strheq r9, [sl], #172 @ 0xac │ │ │ │ + strheq r9, [sl], #160 @ 0xa0 │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e304 │ │ │ │ cmp r0, #2 │ │ │ │ bhi 7e328 │ │ │ │ ldr r3, [pc, #56] @ 7e334 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67717,16 +67717,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmpeq r9, ip, lsr #2 │ │ │ │ cmpeq r9, r0, lsr #2 │ │ │ │ - sbceq r9, sl, ip, lsr sl │ │ │ │ - sbceq r9, sl, r0, lsr sl │ │ │ │ + sbceq r9, sl, ip, asr sl │ │ │ │ + sbceq r9, sl, r0, asr sl │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e364 │ │ │ │ cmp r0, #1 │ │ │ │ bhi 7e388 │ │ │ │ ldr r3, [pc, #56] @ 7e394 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67741,16 +67741,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e3a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strheq r4, [r9, #-12] │ │ │ │ smlaltbeq r4, r9, ip, r0 │ │ │ │ - ldrdeq r9, [sl], #156 @ 0x9c │ │ │ │ - ldrdeq r9, [sl], #144 @ 0x90 │ │ │ │ + strdeq r9, [sl], #156 @ 0x9c │ │ │ │ + strdeq r9, [sl], #144 @ 0x90 │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e3c4 │ │ │ │ cmp r0, #12 │ │ │ │ bhi 7e3e8 │ │ │ │ ldr r3, [pc, #56] @ 7e3f4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67765,16 +67765,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strdeq r3, [r9, #-244] @ 0xffffff0c │ │ │ │ cmpeq r9, r0, lsl r0 │ │ │ │ - sbceq r9, sl, ip, ror r9 │ │ │ │ - sbceq r9, sl, r0, ror r9 │ │ │ │ + smulleq r9, sl, ip, r9 │ │ │ │ + smulleq r9, sl, r0, r9 │ │ │ │ cmp r1, #0 │ │ │ │ beq 7e424 │ │ │ │ cmp r0, #14 │ │ │ │ bhi 7e448 │ │ │ │ ldr r3, [pc, #56] @ 7e454 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ @@ -67789,16 +67789,16 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #16] @ 7e460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmpeq r9, ip, lsl #30 │ │ │ │ cmpeq r9, r0, lsr pc │ │ │ │ - sbceq r9, sl, ip, lsl r9 │ │ │ │ - sbceq r9, sl, r0, lsl r9 │ │ │ │ + sbceq r9, sl, ip, lsr r9 │ │ │ │ + sbceq r9, sl, r0, lsr r9 │ │ │ │ cmp r1, #255 @ 0xff │ │ │ │ mov ip, r0 │ │ │ │ bhi 7e4a4 │ │ │ │ cmp r1, #12 │ │ │ │ bhi 7e498 │ │ │ │ ldr r3, [pc, #56] @ 7e4b8 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -67813,47 +67813,47 @@ │ │ │ │ b 7e484 │ │ │ │ ldr r2, [pc, #24] @ 7e4c4 │ │ │ │ sub r3, r1, #256 @ 0x100 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmpeq r9, r4, ror #30 │ │ │ │ - ldrheq r5, [r9], #24 │ │ │ │ - sbceq r9, sl, r0, asr #17 │ │ │ │ - strheq r9, [sl], #140 @ 0x8c │ │ │ │ + ldrsbeq r5, [r9], #24 │ │ │ │ + sbceq r9, sl, r0, ror #17 │ │ │ │ + ldrdeq r9, [sl], #140 @ 0x8c │ │ │ │ cmp r1, #3 │ │ │ │ bhi 7e4ec │ │ │ │ ldr r3, [pc, #32] @ 7e4f8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r3, [r3, r1, lsl #2] │ │ │ │ ldr r2, [pc, #24] @ 7e4fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [pc, #12] @ 7e500 │ │ │ │ add r3, pc, r3 │ │ │ │ b 7e4dc │ │ │ │ smlalbteq r3, r9, r8, lr │ │ │ │ - sbcseq r5, r9, r0, ror #2 │ │ │ │ - sbceq r9, sl, ip, ror #16 │ │ │ │ + sbcseq r5, r9, r0, lsl #3 │ │ │ │ + sbceq r9, sl, ip, lsl #17 │ │ │ │ cmp r1, #3 │ │ │ │ bhi 7e528 │ │ │ │ ldr r3, [pc, #32] @ 7e534 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r3, [r3, r1, lsl #2] │ │ │ │ ldr r2, [pc, #24] @ 7e538 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [pc, #12] @ 7e53c │ │ │ │ add r3, pc, r3 │ │ │ │ b 7e518 │ │ │ │ smlalbbeq r3, r9, ip, lr │ │ │ │ - sbcseq r5, r9, r4, lsr #2 │ │ │ │ - sbceq r9, sl, r0, lsr r8 │ │ │ │ + sbcseq r5, r9, r4, asr #2 │ │ │ │ + sbceq r9, sl, r0, asr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ subs r9, r1, #0 │ │ │ │ sub sp, sp, #4 │ │ │ │ mov r5, r0 │ │ │ │ @@ -67908,15 +67908,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, r0 │ │ │ │ mov r0, #48 @ 0x30 │ │ │ │ add sp, sp, #4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 3a7b4 │ │ │ │ smlaltbeq sp, r2, ip, pc @ │ │ │ │ - strdeq sp, [fp], #156 @ 0x9c │ │ │ │ + sbceq sp, fp, ip, lsl sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r1, r2, r3} │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4068] @ 0xfe4 │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ @@ -67992,28 +67992,28 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ nop @ (mov r0, r0) │ │ │ │ blcc fe730f88 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - sbceq sl, sl, ip, lsr r0 │ │ │ │ + sbceq sl, sl, ip, asr r0 │ │ │ │ subs r2, r1, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 7e7a4 │ │ │ │ ldr r1, [pc, #24] @ 7e7b8 │ │ │ │ add r1, pc, r1 │ │ │ │ b 7e63c │ │ │ │ ldr r0, [pc, #16] @ 7e7bc │ │ │ │ mov r2, #4 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq sp, fp, r0, lsr r6 │ │ │ │ - smulleq r7, sl, r0, r1 │ │ │ │ + sbceq sp, fp, r0, asr r6 │ │ │ │ + strheq r7, [sl], #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 7eaf8 │ │ │ │ @@ -68222,33 +68222,33 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ ldr r0, [pc, #76] @ 7eb68 │ │ │ │ add r0, pc, r0 │ │ │ │ b 7e858 │ │ │ │ - smulleq r9, sl, r0, pc @ │ │ │ │ - sbceq r3, sl, r8, ror #13 │ │ │ │ - sbcseq r6, fp, ip, lsr #3 │ │ │ │ - strdeq r7, [fp], #124 @ 0x7c │ │ │ │ - sbcseq r6, fp, r4, ror r1 │ │ │ │ - strdeq r9, [sl], #232 @ 0xe8 │ │ │ │ - sbceq r8, sl, r4, lsl #12 │ │ │ │ - strdeq r9, [sl], #224 @ 0xe0 │ │ │ │ - strheq r9, [sl], #236 @ 0xec │ │ │ │ - sbceq r9, sl, r8, lsl #29 │ │ │ │ - ldrdeq r7, [sl], #64 @ 0x40 │ │ │ │ - sbceq r6, sl, r4, ror ip │ │ │ │ - sbceq r7, sl, r4, ror #8 │ │ │ │ - sbceq r7, sl, r4, lsr r4 │ │ │ │ - ldrsbeq ip, [r8], #104 @ 0x68 │ │ │ │ - sbceq r7, sl, ip, asr #7 │ │ │ │ - ldrdeq r1, [ip], #60 @ 0x3c │ │ │ │ - sbceq r6, sl, ip, lsr lr │ │ │ │ - sbceq r3, sl, ip, lsl #7 │ │ │ │ + strheq r9, [sl], #240 @ 0xf0 │ │ │ │ + sbceq r3, sl, r8, lsl #14 │ │ │ │ + sbcseq r6, fp, ip, asr #3 │ │ │ │ + sbceq r7, fp, ip, lsl r8 │ │ │ │ + smullseq r6, fp, r4, r1 │ │ │ │ + sbceq r9, sl, r8, lsl pc │ │ │ │ + sbceq r8, sl, r4, lsr #12 │ │ │ │ + sbceq r9, sl, r0, lsl pc │ │ │ │ + ldrdeq r9, [sl], #236 @ 0xec │ │ │ │ + sbceq r9, sl, r8, lsr #29 │ │ │ │ + strdeq r7, [sl], #64 @ 0x40 │ │ │ │ + smulleq r6, sl, r4, ip │ │ │ │ + sbceq r7, sl, r4, lsl #9 │ │ │ │ + sbceq r7, sl, r4, asr r4 │ │ │ │ + ldrsheq ip, [r8], #104 @ 0x68 │ │ │ │ + sbceq r7, sl, ip, ror #7 │ │ │ │ + strdeq r1, [ip], #60 @ 0x3c │ │ │ │ + sbceq r6, sl, ip, asr lr │ │ │ │ + sbceq r3, sl, ip, lsr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 7f604 │ │ │ │ @@ -68926,59 +68926,59 @@ │ │ │ │ ldr r0, [pc, #196] @ 7f6d0 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r9, sl, r4, ror #23 │ │ │ │ - sbceq r7, sl, r0, lsr #8 │ │ │ │ - sbcseq r3, fp, r0, ror #7 │ │ │ │ - sbcseq r5, fp, r0, lsl lr │ │ │ │ - ldrdeq r7, [sl], #60 @ 0x3c │ │ │ │ - sbceq r7, sl, r8, lsr #7 │ │ │ │ - sbceq r7, sl, r8, ror r3 │ │ │ │ - sbceq r7, sl, ip, asr #6 │ │ │ │ - strheq r8, [sl], #28 │ │ │ │ - sbceq r7, sl, ip, lsl #6 │ │ │ │ - ldrdeq r7, [sl], #36 @ 0x24 │ │ │ │ + sbceq r9, sl, r4, lsl #24 │ │ │ │ + sbceq r7, sl, r0, asr #8 │ │ │ │ + sbcseq r3, fp, r0, lsl #8 │ │ │ │ + sbcseq r5, fp, r0, lsr lr │ │ │ │ + strdeq r7, [sl], #60 @ 0x3c │ │ │ │ + sbceq r7, sl, r8, asr #7 │ │ │ │ + smulleq r7, sl, r8, r3 │ │ │ │ + sbceq r7, sl, ip, ror #6 │ │ │ │ + ldrdeq r8, [sl], #28 │ │ │ │ + sbceq r7, sl, ip, lsr #6 │ │ │ │ + strdeq r7, [sl], #36 @ 0x24 │ │ │ │ + strheq r7, [sl], #44 @ 0x2c │ │ │ │ + sbceq r7, sl, r4, lsl #5 │ │ │ │ + sbceq r7, sl, r0, asr r2 │ │ │ │ + sbceq r7, sl, r8, lsl r2 │ │ │ │ + sbceq r7, sl, r0, ror #3 │ │ │ │ + sbceq r7, sl, r4, lsr #3 │ │ │ │ + sbceq r7, sl, r0, ror r1 │ │ │ │ + sbceq r7, sl, r4, asr #2 │ │ │ │ smulleq r7, sl, ip, r2 │ │ │ │ - sbceq r7, sl, r4, ror #4 │ │ │ │ - sbceq r7, sl, r0, lsr r2 │ │ │ │ - strdeq r7, [sl], #24 │ │ │ │ - sbceq r7, sl, r0, asr #3 │ │ │ │ - sbceq r7, sl, r4, lsl #3 │ │ │ │ - sbceq r7, sl, r0, asr r1 │ │ │ │ - sbceq r7, sl, r4, lsr #2 │ │ │ │ - sbceq r7, sl, ip, ror r2 │ │ │ │ - strheq r7, [sl], #4 │ │ │ │ - sbceq r7, sl, r4, lsl #1 │ │ │ │ - sbceq r9, sl, ip, lsr #14 │ │ │ │ - sbceq r7, sl, r8, lsl r0 │ │ │ │ - sbceq r6, sl, ip, ror #31 │ │ │ │ - sbceq r6, sl, r4, ror #31 │ │ │ │ - sbceq r6, sl, r0, asr #31 │ │ │ │ + ldrdeq r7, [sl], #4 │ │ │ │ + sbceq r7, sl, r4, lsr #1 │ │ │ │ + sbceq r9, sl, ip, asr #14 │ │ │ │ sbceq r7, sl, r8, lsr r0 │ │ │ │ - sbceq r7, sl, r0, lsl r0 │ │ │ │ - sbceq r6, sl, ip, lsl #30 │ │ │ │ - ldrdeq r6, [sl], #232 @ 0xe8 │ │ │ │ - sbceq r6, sl, r8, lsr #29 │ │ │ │ - sbceq r6, sl, ip, ror lr │ │ │ │ - sbceq r6, sl, ip, asr #28 │ │ │ │ - sbceq r6, sl, r8, lsr #28 │ │ │ │ - strdeq r6, [sl], #212 @ 0xd4 │ │ │ │ - sbceq r6, sl, r4, asr #27 │ │ │ │ - sbceq r6, sl, ip, lsl #27 │ │ │ │ - ldrdeq sp, [sl], #160 @ 0xa0 │ │ │ │ - strdeq r9, [sl], #44 @ 0x2c │ │ │ │ - sbceq r6, sl, r4, asr sp │ │ │ │ - sbceq r6, sl, ip, lsl sp │ │ │ │ - sbceq r6, sl, r8, ror #25 │ │ │ │ - strheq r6, [sl], #196 @ 0xc4 │ │ │ │ - sbceq r6, sl, r0, lsr r3 │ │ │ │ + sbceq r7, sl, ip │ │ │ │ + sbceq r7, sl, r4 │ │ │ │ + sbceq r6, sl, r0, ror #31 │ │ │ │ + sbceq r7, sl, r8, asr r0 │ │ │ │ + sbceq r7, sl, r0, lsr r0 │ │ │ │ + sbceq r6, sl, ip, lsr #30 │ │ │ │ + strdeq r6, [sl], #232 @ 0xe8 │ │ │ │ + sbceq r6, sl, r8, asr #29 │ │ │ │ + smulleq r6, sl, ip, lr │ │ │ │ + sbceq r6, sl, ip, ror #28 │ │ │ │ + sbceq r6, sl, r8, asr #28 │ │ │ │ + sbceq r6, sl, r4, lsl lr │ │ │ │ + sbceq r6, sl, r4, ror #27 │ │ │ │ + sbceq r6, sl, ip, lsr #27 │ │ │ │ + strdeq sp, [sl], #160 @ 0xa0 │ │ │ │ + sbceq r9, sl, ip, lsl r3 │ │ │ │ + sbceq r6, sl, r4, ror sp │ │ │ │ + sbceq r6, sl, ip, lsr sp │ │ │ │ + sbceq r6, sl, r8, lsl #26 │ │ │ │ + ldrdeq r6, [sl], #196 @ 0xc4 │ │ │ │ + sbceq r6, sl, r0, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r6, r1, #0 │ │ │ │ mov r5, r0 │ │ │ │ beq 7f7c4 │ │ │ │ @@ -69038,19 +69038,19 @@ │ │ │ │ ldr r0, [pc, #36] @ 7f7f0 │ │ │ │ mov r3, r5 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r6, sl, r8, lsr #1 │ │ │ │ - sbceq r9, sl, r0, lsl #1 │ │ │ │ - sbceq r7, sl, ip, asr #14 │ │ │ │ - sbcseq r5, fp, ip, lsl #5 │ │ │ │ - sbceq r6, sl, r0, ror r1 │ │ │ │ + sbceq r6, sl, r8, asr #1 │ │ │ │ + sbceq r9, sl, r0, lsr #1 │ │ │ │ + sbceq r7, sl, ip, ror #14 │ │ │ │ + sbcseq r5, fp, ip, lsr #5 │ │ │ │ + smulleq r6, sl, r0, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r6, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 7f940 │ │ │ │ @@ -69133,21 +69133,21 @@ │ │ │ │ ldr r0, [pc, #44] @ 7f974 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq pc, sl, r0, lsl #17 │ │ │ │ - sbceq r8, sl, r8, asr pc │ │ │ │ - sbceq r8, sl, ip, ror #30 │ │ │ │ - sbcseq r5, fp, r8, lsl #3 │ │ │ │ - sbceq r6, sl, ip, ror #19 │ │ │ │ - sbceq r8, sl, r4, asr #29 │ │ │ │ - strdeq r5, [sl], #244 @ 0xf4 │ │ │ │ + sbceq pc, sl, r0, lsr #17 │ │ │ │ + sbceq r8, sl, r8, ror pc │ │ │ │ + sbceq r8, sl, ip, lsl #31 │ │ │ │ + sbcseq r5, fp, r8, lsr #3 │ │ │ │ + sbceq r6, sl, ip, lsl #20 │ │ │ │ + sbceq r8, sl, r4, ror #29 │ │ │ │ + sbceq r6, sl, r4, lsl r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 7fab8 │ │ │ │ @@ -69227,22 +69227,22 @@ │ │ │ │ ldr r0, [pc, #48] @ 7faf0 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - ldrdeq r8, [sl], #212 @ 0xd4 │ │ │ │ - ldrdeq r7, [sl], #76 @ 0x4c │ │ │ │ - sbceq r6, sl, r4, lsl #18 │ │ │ │ - sbcseq r5, fp, ip │ │ │ │ - sbceq r6, sl, ip, asr #17 │ │ │ │ - smulleq r6, sl, r8, r8 │ │ │ │ - sbceq r6, sl, r4, ror #16 │ │ │ │ - sbceq r5, sl, ip, ror lr │ │ │ │ + strdeq r8, [sl], #212 @ 0xd4 │ │ │ │ + strdeq r7, [sl], #76 @ 0x4c │ │ │ │ + sbceq r6, sl, r4, lsr #18 │ │ │ │ + sbcseq r5, fp, ip, lsr #32 │ │ │ │ + sbceq r6, sl, ip, ror #17 │ │ │ │ + strheq r6, [sl], #136 @ 0x88 │ │ │ │ + sbceq r6, sl, r4, lsl #17 │ │ │ │ + smulleq r5, sl, ip, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r9, r1, #0 │ │ │ │ mov r5, r0 │ │ │ │ beq 7fbfc │ │ │ │ @@ -69308,19 +69308,19 @@ │ │ │ │ ldr r0, [pc, #36] @ 7fc28 │ │ │ │ mov r3, r5 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - ldrdeq r6, [sl], #112 @ 0x70 │ │ │ │ - sbceq r8, sl, r8, asr ip │ │ │ │ - sbceq r8, sl, r8, ror #24 │ │ │ │ - sbcseq r4, fp, r4, lsl #29 │ │ │ │ - sbceq r5, sl, r8, lsr sp │ │ │ │ + strdeq r6, [sl], #112 @ 0x70 │ │ │ │ + sbceq r8, sl, r8, ror ip │ │ │ │ + sbceq r8, sl, r8, lsl #25 │ │ │ │ + sbcseq r4, fp, r4, lsr #29 │ │ │ │ + sbceq r5, sl, r8, asr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs sl, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 7fe88 │ │ │ │ @@ -69471,26 +69471,26 @@ │ │ │ │ ldr r0, [pc, #64] @ 7fed0 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r7, sl, r0, lsr #4 │ │ │ │ - ldrdeq r6, [sl], #104 @ 0x68 │ │ │ │ - sbceq r8, sl, r8, lsl fp │ │ │ │ - sbcseq r4, fp, r8, asr sp │ │ │ │ - sbceq r8, sl, ip, asr sl │ │ │ │ - sbceq r6, sl, ip, lsl r6 │ │ │ │ - sbceq r7, sl, r8, asr #2 │ │ │ │ - sbcseq r4, fp, r8, lsl #25 │ │ │ │ - ldrdeq r6, [sl], #88 @ 0x58 │ │ │ │ - sbceq r6, sl, r8, lsr #11 │ │ │ │ - sbceq r6, sl, r8, ror r5 │ │ │ │ - sbceq r5, sl, ip, lsr #21 │ │ │ │ + sbceq r7, sl, r0, asr #4 │ │ │ │ + strdeq r6, [sl], #104 @ 0x68 │ │ │ │ + sbceq r8, sl, r8, lsr fp │ │ │ │ + sbcseq r4, fp, r8, ror sp │ │ │ │ + sbceq r8, sl, ip, ror sl │ │ │ │ + sbceq r6, sl, ip, lsr r6 │ │ │ │ + sbceq r7, sl, r8, ror #2 │ │ │ │ + sbcseq r4, fp, r8, lsr #25 │ │ │ │ + strdeq r6, [sl], #88 @ 0x58 │ │ │ │ + sbceq r6, sl, r8, asr #11 │ │ │ │ + smulleq r6, sl, r8, r5 │ │ │ │ + sbceq r5, sl, ip, asr #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 7ffe4 │ │ │ │ @@ -69558,23 +69558,23 @@ │ │ │ │ ldr r0, [pc, #52] @ 80020 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r6, sl, r0, ror #7 │ │ │ │ - sbceq r8, sl, r0, asr r8 │ │ │ │ - sbcseq lr, r8, r4, lsr #14 │ │ │ │ - sbceq r1, sl, r0, lsr r5 │ │ │ │ - sbcseq r4, fp, r0, asr sl │ │ │ │ - sbceq r6, sl, r4, ror r3 │ │ │ │ - ldrdeq r8, [sl], #120 @ 0x78 │ │ │ │ - sbcseq r4, fp, ip, lsl #20 │ │ │ │ - sbceq r5, sl, r0, asr r9 │ │ │ │ + sbceq r6, sl, r0, lsl #8 │ │ │ │ + sbceq r8, sl, r0, ror r8 │ │ │ │ + sbcseq lr, r8, r4, asr #14 │ │ │ │ + sbceq r1, sl, r0, asr r5 │ │ │ │ + sbcseq r4, fp, r0, ror sl │ │ │ │ + smulleq r6, sl, r4, r3 │ │ │ │ + strdeq r8, [sl], #120 @ 0x78 │ │ │ │ + sbcseq r4, fp, ip, lsr #20 │ │ │ │ + sbceq r5, sl, r0, ror r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ subs r5, r1, #0 │ │ │ │ sub sp, sp, #4 │ │ │ │ mov r4, r0 │ │ │ │ @@ -69876,40 +69876,40 @@ │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ add sp, sp, #4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 3af28 │ │ │ │ - sbceq r8, sl, r8, lsr #14 │ │ │ │ - smulleq r6, sl, r8, r3 │ │ │ │ - sbcseq r1, fp, r0, lsr #30 │ │ │ │ - sbcseq r4, fp, r4, asr #18 │ │ │ │ - sbceq r8, sl, r0, asr #13 │ │ │ │ - sbceq r5, sl, ip, lsr #9 │ │ │ │ - sbceq r6, sl, ip, asr #6 │ │ │ │ - sbcseq r1, fp, r4, lsl #29 │ │ │ │ - ldrheq r4, [fp], #128 @ 0x80 │ │ │ │ - sbcseq r4, fp, ip, ror r8 │ │ │ │ - ldrdeq r8, [sl], #84 @ 0x54 │ │ │ │ - sbceq r6, sl, r4, asr #5 │ │ │ │ - ldrsbeq r1, [fp], #208 @ 0xd0 │ │ │ │ - sbceq r6, sl, r4, asr r3 │ │ │ │ - sbceq r6, sl, r0, ror #3 │ │ │ │ - sbceq r6, sl, r4, lsr #3 │ │ │ │ - sbceq r6, sl, r8, ror #2 │ │ │ │ - sbceq r6, sl, r8, lsr #2 │ │ │ │ - sbceq r6, sl, ip, asr #22 │ │ │ │ - sbceq r6, sl, r8, ror #1 │ │ │ │ - sbceq r6, sl, ip, lsr r0 │ │ │ │ - sbceq r6, sl, ip │ │ │ │ - sbceq r6, sl, r4, lsr r0 │ │ │ │ - strdeq r5, [sl], #252 @ 0xfc │ │ │ │ - sbceq r8, sl, r0, lsl #6 │ │ │ │ - sbceq r5, sl, ip, asr r4 │ │ │ │ + sbceq r8, sl, r8, asr #14 │ │ │ │ + strheq r6, [sl], #56 @ 0x38 │ │ │ │ + sbcseq r1, fp, r0, asr #30 │ │ │ │ + sbcseq r4, fp, r4, ror #18 │ │ │ │ + sbceq r8, sl, r0, ror #13 │ │ │ │ + sbceq r5, sl, ip, asr #9 │ │ │ │ + sbceq r6, sl, ip, ror #6 │ │ │ │ + sbcseq r1, fp, r4, lsr #29 │ │ │ │ + ldrsbeq r4, [fp], #128 @ 0x80 │ │ │ │ + smullseq r4, fp, ip, r8 │ │ │ │ + strdeq r8, [sl], #84 @ 0x54 │ │ │ │ + sbceq r6, sl, r4, ror #5 │ │ │ │ + ldrsheq r1, [fp], #208 @ 0xd0 │ │ │ │ + sbceq r6, sl, r4, ror r3 │ │ │ │ + sbceq r6, sl, r0, lsl #4 │ │ │ │ + sbceq r6, sl, r4, asr #3 │ │ │ │ + sbceq r6, sl, r8, lsl #3 │ │ │ │ + sbceq r6, sl, r8, asr #2 │ │ │ │ + sbceq r6, sl, ip, ror #22 │ │ │ │ + sbceq r6, sl, r8, lsl #2 │ │ │ │ + sbceq r6, sl, ip, asr r0 │ │ │ │ + sbceq r6, sl, ip, lsr #32 │ │ │ │ + sbceq r6, sl, r4, asr r0 │ │ │ │ + sbceq r6, sl, ip, lsl r0 │ │ │ │ + sbceq r8, sl, r0, lsr #6 │ │ │ │ + sbceq r5, sl, ip, ror r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r7, [pc, #608] @ 807e0 │ │ │ │ @@ -70062,28 +70062,28 @@ │ │ │ │ bl 3aebc │ │ │ │ mov r3, r4 │ │ │ │ mov r2, #2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ bl 3af28 │ │ │ │ b 805e4 │ │ │ │ - strdeq r8, [sl], #20 │ │ │ │ - sbceq r5, sl, r0, lsr pc │ │ │ │ - sbcseq r4, fp, r8, lsl r4 │ │ │ │ - sbceq r6, sl, r0, ror #17 │ │ │ │ - sbceq r5, sl, ip, asr #31 │ │ │ │ - sbceq r8, sl, ip, lsl #3 │ │ │ │ - sbceq r6, sl, r4, lsl #17 │ │ │ │ - sbcseq r4, fp, ip, lsr #7 │ │ │ │ - sbceq r5, sl, ip, lsl pc │ │ │ │ - sbceq r5, sl, r4, ror #29 │ │ │ │ - strheq r5, [sl], #224 @ 0xe0 │ │ │ │ - sbceq r5, sl, ip, ror #26 │ │ │ │ - sbceq r5, sl, r8, lsr lr │ │ │ │ - sbceq r5, sl, r8, lsl #28 │ │ │ │ + sbceq r8, sl, r4, lsl r2 │ │ │ │ + sbceq r5, sl, r0, asr pc │ │ │ │ + sbcseq r4, fp, r8, lsr r4 │ │ │ │ + sbceq r6, sl, r0, lsl #18 │ │ │ │ + sbceq r5, sl, ip, ror #31 │ │ │ │ + sbceq r8, sl, ip, lsr #3 │ │ │ │ + sbceq r6, sl, r4, lsr #17 │ │ │ │ + sbcseq r4, fp, ip, asr #7 │ │ │ │ + sbceq r5, sl, ip, lsr pc │ │ │ │ + sbceq r5, sl, r4, lsl #30 │ │ │ │ + ldrdeq r5, [sl], #224 @ 0xe0 │ │ │ │ + sbceq r5, sl, ip, lsl #27 │ │ │ │ + sbceq r5, sl, r8, asr lr │ │ │ │ + sbceq r5, sl, r8, lsr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 80ad4 │ │ │ │ @@ -70258,28 +70258,28 @@ │ │ │ │ ldr r0, [pc, #72] @ 80b24 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r7, sl, r8, lsr pc │ │ │ │ - sbceq r5, sl, r4, lsr #25 │ │ │ │ - sbcseq r1, fp, r0, lsr r7 │ │ │ │ - sbcseq r4, fp, r0, ror #2 │ │ │ │ - sbceq r5, sl, r4, asr ip │ │ │ │ - sbceq r5, sl, r4, asr #24 │ │ │ │ - sbceq r5, sl, r0, lsl ip │ │ │ │ - sbceq r6, sl, r0, asr r5 │ │ │ │ - sbceq r5, sl, r0, ror #22 │ │ │ │ - strdeq r5, [sl], #164 @ 0xa4 │ │ │ │ - sbceq ip, fp, r4, asr #30 │ │ │ │ - smullseq r3, fp, r8, pc @ │ │ │ │ - sbceq r5, sl, r8, lsr sl │ │ │ │ - sbceq r4, sl, r0, ror #28 │ │ │ │ + sbceq r7, sl, r8, asr pc │ │ │ │ + sbceq r5, sl, r4, asr #25 │ │ │ │ + sbcseq r1, fp, r0, asr r7 │ │ │ │ + sbcseq r4, fp, r0, lsl #3 │ │ │ │ + sbceq r5, sl, r4, ror ip │ │ │ │ + sbceq r5, sl, r4, ror #24 │ │ │ │ + sbceq r5, sl, r0, lsr ip │ │ │ │ + sbceq r6, sl, r0, ror r5 │ │ │ │ + sbceq r5, sl, r0, lsl #23 │ │ │ │ + sbceq r5, sl, r4, lsl fp │ │ │ │ + sbceq ip, fp, r4, ror #30 │ │ │ │ + ldrheq r3, [fp], #248 @ 0xf8 │ │ │ │ + sbceq r5, sl, r8, asr sl │ │ │ │ + sbceq r4, sl, r0, lsl #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r6, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 80bf4 │ │ │ │ @@ -70330,19 +70330,19 @@ │ │ │ │ ldr r0, [pc, #36] @ 80c20 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r7, sl, r4, lsr #23 │ │ │ │ - sbceq r7, sl, r4, lsr #24 │ │ │ │ - sbceq r7, sl, r4, lsr ip │ │ │ │ - sbcseq r3, fp, r0, asr lr │ │ │ │ - sbceq r4, sl, r0, asr #26 │ │ │ │ + sbceq r7, sl, r4, asr #23 │ │ │ │ + sbceq r7, sl, r4, asr #24 │ │ │ │ + sbceq r7, sl, r4, asr ip │ │ │ │ + sbcseq r3, fp, r0, ror lr │ │ │ │ + sbceq r4, sl, r0, ror #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 80d00 │ │ │ │ @@ -70397,19 +70397,19 @@ │ │ │ │ ldr r0, [pc, #36] @ 80d2c │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - smulleq r5, sl, r8, r9 │ │ │ │ - sbceq r7, sl, r0, lsr #22 │ │ │ │ - sbceq r6, sl, r4, lsr #4 │ │ │ │ - sbcseq r3, fp, r8, asr sp │ │ │ │ - sbceq r4, sl, r4, lsr ip │ │ │ │ + strheq r5, [sl], #152 @ 0x98 │ │ │ │ + sbceq r7, sl, r0, asr #22 │ │ │ │ + sbceq r6, sl, r4, asr #4 │ │ │ │ + sbcseq r3, fp, r8, ror sp │ │ │ │ + sbceq r4, sl, r4, asr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r4, r0 │ │ │ │ mov r7, r1 │ │ │ │ ldr r5, [pc, #624] @ 80fc0 │ │ │ │ @@ -70566,31 +70566,31 @@ │ │ │ │ ldr r0, [pc, #84] @ 81000 │ │ │ │ mov r3, r4 │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3af28 │ │ │ │ b 80f7c │ │ │ │ - sbceq r7, sl, r0, lsr #20 │ │ │ │ - sbceq r6, sl, r8, lsr #2 │ │ │ │ - sbceq r5, sl, ip, lsr #20 │ │ │ │ - sbcseq r3, fp, r8, asr ip │ │ │ │ - strdeq r5, [sl], #152 @ 0x98 │ │ │ │ - sbceq fp, sl, r0, ror #27 │ │ │ │ - sbceq r5, sl, ip, ror #15 │ │ │ │ - strheq r5, [sl], #120 @ 0x78 │ │ │ │ - sbceq r5, sl, r8, lsl #15 │ │ │ │ - sbceq r4, sl, ip, ror sl │ │ │ │ - sbceq sl, fp, r8, lsl #30 │ │ │ │ - ldrsheq r3, [fp], #164 @ 0xa4 │ │ │ │ - sbceq r5, sl, r0, ror #13 │ │ │ │ - sbceq r7, sl, ip, lsr #16 │ │ │ │ - sbceq sl, fp, r8, asr lr │ │ │ │ - sbcseq r3, fp, ip, asr #20 │ │ │ │ - sbceq r4, sl, r8, lsl #19 │ │ │ │ + sbceq r7, sl, r0, asr #20 │ │ │ │ + sbceq r6, sl, r8, asr #2 │ │ │ │ + sbceq r5, sl, ip, asr #20 │ │ │ │ + sbcseq r3, fp, r8, ror ip │ │ │ │ + sbceq r5, sl, r8, lsl sl │ │ │ │ + sbceq fp, sl, r0, lsl #28 │ │ │ │ + sbceq r5, sl, ip, lsl #16 │ │ │ │ + ldrdeq r5, [sl], #120 @ 0x78 │ │ │ │ + sbceq r5, sl, r8, lsr #15 │ │ │ │ + smulleq r4, sl, ip, sl │ │ │ │ + sbceq sl, fp, r8, lsr #30 │ │ │ │ + sbcseq r3, fp, r4, lsl fp │ │ │ │ + sbceq r5, sl, r0, lsl #14 │ │ │ │ + sbceq r7, sl, ip, asr #16 │ │ │ │ + sbceq sl, fp, r8, ror lr │ │ │ │ + sbcseq r3, fp, ip, ror #20 │ │ │ │ + sbceq r4, sl, r8, lsr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 81494 │ │ │ │ @@ -70882,35 +70882,35 @@ │ │ │ │ ldr r0, [pc, #100] @ 81500 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r7, sl, ip, asr #14 │ │ │ │ - sbceq r5, sl, r4, lsl r6 │ │ │ │ - sbcseq r3, fp, ip, ror r9 │ │ │ │ - ldrdeq r5, [sl], #80 @ 0x50 │ │ │ │ - smulleq r5, sl, r4, r5 │ │ │ │ - sbceq r5, sl, r8, asr r5 │ │ │ │ - sbceq r5, sl, r4, lsr #10 │ │ │ │ - strdeq r5, [sl], #64 @ 0x40 │ │ │ │ - strheq r5, [sl], #76 @ 0x4c │ │ │ │ - sbceq r5, sl, r4, lsr #25 │ │ │ │ - sbceq r5, sl, r0, lsl #9 │ │ │ │ - sbceq r5, sl, ip, asr #8 │ │ │ │ - sbcseq r0, fp, ip, lsl sp │ │ │ │ - sbceq r5, sl, r4, lsl r4 │ │ │ │ - sbceq r5, sl, r0, ror #7 │ │ │ │ - smullseq fp, sl, r8, r3 │ │ │ │ - sbceq r7, sl, r0, ror #8 │ │ │ │ - sbceq r5, sl, r0, ror #6 │ │ │ │ - sbceq r5, sl, r4, lsr #6 │ │ │ │ - sbceq r5, sl, r8, ror #5 │ │ │ │ - sbceq r4, sl, r0, lsr #9 │ │ │ │ + sbceq r7, sl, ip, ror #14 │ │ │ │ + sbceq r5, sl, r4, lsr r6 │ │ │ │ + smullseq r3, fp, ip, r9 │ │ │ │ + strdeq r5, [sl], #80 @ 0x50 │ │ │ │ + strheq r5, [sl], #84 @ 0x54 │ │ │ │ + sbceq r5, sl, r8, ror r5 │ │ │ │ + sbceq r5, sl, r4, asr #10 │ │ │ │ + sbceq r5, sl, r0, lsl r5 │ │ │ │ + ldrdeq r5, [sl], #76 @ 0x4c │ │ │ │ + sbceq r5, sl, r4, asr #25 │ │ │ │ + sbceq r5, sl, r0, lsr #9 │ │ │ │ + sbceq r5, sl, ip, ror #8 │ │ │ │ + sbcseq r0, fp, ip, lsr sp │ │ │ │ + sbceq r5, sl, r4, lsr r4 │ │ │ │ + sbceq r5, sl, r0, lsl #8 │ │ │ │ + ldrheq fp, [sl], #56 @ 0x38 │ │ │ │ + sbceq r7, sl, r0, lsl #9 │ │ │ │ + sbceq r5, sl, r0, lsl #7 │ │ │ │ + sbceq r5, sl, r4, asr #6 │ │ │ │ + sbceq r5, sl, r8, lsl #6 │ │ │ │ + sbceq r4, sl, r0, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 81740 │ │ │ │ @@ -71056,32 +71056,32 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ ldr r0, [pc, #72] @ 817ac │ │ │ │ add r0, pc, r0 │ │ │ │ b 81558 │ │ │ │ - sbceq r4, fp, r0, lsl #22 │ │ │ │ - sbceq r7, sl, r8, asr #4 │ │ │ │ - sbcseq r3, fp, r4, ror r4 │ │ │ │ - strdeq r7, [sl], #24 │ │ │ │ - strdeq r5, [sl], #136 @ 0x88 │ │ │ │ - sbceq r5, sl, r0, lsl r2 │ │ │ │ - ldrdeq r5, [sl], #24 │ │ │ │ - ldrdeq r4, [sl], #116 @ 0x74 │ │ │ │ - sbceq sl, fp, r0, lsr #15 │ │ │ │ - smullseq r3, fp, r8, r3 │ │ │ │ - sbceq r7, sl, r4, lsr #2 │ │ │ │ - sbceq r5, sl, r0, lsr r8 │ │ │ │ - sbceq r7, sl, ip, asr #2 │ │ │ │ - sbceq r7, sl, ip, lsl r1 │ │ │ │ - strdeq r7, [sl], #4 │ │ │ │ - sbceq r4, sl, r8, lsl #4 │ │ │ │ - strdeq r4, [sl], #20 │ │ │ │ - sbceq r0, sl, r4, asr #14 │ │ │ │ + sbceq r4, fp, r0, lsr #22 │ │ │ │ + sbceq r7, sl, r8, ror #4 │ │ │ │ + smullseq r3, fp, r4, r4 │ │ │ │ + sbceq r7, sl, r8, lsl r2 │ │ │ │ + sbceq r5, sl, r8, lsl r9 │ │ │ │ + sbceq r5, sl, r0, lsr r2 │ │ │ │ + strdeq r5, [sl], #24 │ │ │ │ + strdeq r4, [sl], #116 @ 0x74 │ │ │ │ + sbceq sl, fp, r0, asr #15 │ │ │ │ + ldrheq r3, [fp], #56 @ 0x38 │ │ │ │ + sbceq r7, sl, r4, asr #2 │ │ │ │ + sbceq r5, sl, r0, asr r8 │ │ │ │ + sbceq r7, sl, ip, ror #2 │ │ │ │ + sbceq r7, sl, ip, lsr r1 │ │ │ │ + sbceq r7, sl, r4, lsl r1 │ │ │ │ + sbceq r4, sl, r8, lsr #4 │ │ │ │ + sbceq r4, sl, r4, lsl r2 │ │ │ │ + sbceq r0, sl, r4, ror #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 81a24 │ │ │ │ @@ -71241,35 +71241,35 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ ldr r0, [pc, #84] @ 81a9c │ │ │ │ add r0, pc, r0 │ │ │ │ b 81850 │ │ │ │ - sbceq r0, sl, ip, asr r2 │ │ │ │ - smulleq r6, sl, ip, pc @ │ │ │ │ - sbceq sl, fp, r8, asr #11 │ │ │ │ - ldrheq r3, [fp], #24 │ │ │ │ - sbceq r4, fp, r8, lsl #16 │ │ │ │ - sbceq r6, sl, r0, asr pc │ │ │ │ - sbcseq r3, fp, ip, ror r1 │ │ │ │ - strdeq r6, [sl], #228 @ 0xe4 │ │ │ │ - sbceq r6, sl, r8, ror pc │ │ │ │ - ldrsheq r0, [fp], #96 @ 0x60 │ │ │ │ - strheq r5, [sl], #92 @ 0x5c │ │ │ │ - sbceq r6, sl, ip, ror #29 │ │ │ │ - sbceq r6, sl, r0, asr #29 │ │ │ │ + sbceq r0, sl, ip, ror r2 │ │ │ │ + strheq r6, [sl], #252 @ 0xfc │ │ │ │ + sbceq sl, fp, r8, ror #11 │ │ │ │ + ldrsbeq r3, [fp], #24 │ │ │ │ + sbceq r4, fp, r8, lsr #16 │ │ │ │ + sbceq r6, sl, r0, ror pc │ │ │ │ + smullseq r3, fp, ip, r1 │ │ │ │ + sbceq r6, sl, r4, lsl pc │ │ │ │ + smulleq r6, sl, r8, pc @ │ │ │ │ + sbcseq r0, fp, r0, lsl r7 │ │ │ │ + ldrdeq r5, [sl], #92 @ 0x5c │ │ │ │ + sbceq r6, sl, ip, lsl #30 │ │ │ │ + sbceq r6, sl, r0, ror #29 │ │ │ │ + sbceq r6, sl, r4, lsl #29 │ │ │ │ + strdeq r6, [sl], #220 @ 0xdc │ │ │ │ sbceq r6, sl, r4, ror #28 │ │ │ │ - ldrdeq r6, [sl], #220 @ 0xdc │ │ │ │ - sbceq r6, sl, r4, asr #28 │ │ │ │ - ldrdeq r5, [sl], #76 @ 0x4c │ │ │ │ - sbceq r6, sl, r0, lsl lr │ │ │ │ - sbceq r3, sl, r4, lsr #30 │ │ │ │ - sbceq r3, sl, r0, lsl pc │ │ │ │ - sbceq r0, sl, r0, ror #8 │ │ │ │ + strdeq r5, [sl], #76 @ 0x4c │ │ │ │ + sbceq r6, sl, r0, lsr lr │ │ │ │ + sbceq r3, sl, r4, asr #30 │ │ │ │ + sbceq r3, sl, r0, lsr pc │ │ │ │ + sbceq r0, sl, r0, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 81bcc │ │ │ │ @@ -71344,24 +71344,24 @@ │ │ │ │ ldr r0, [pc, #56] @ 81c0c │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbcseq sl, r9, r8, asr r4 │ │ │ │ - sbceq r6, sl, ip, lsr #25 │ │ │ │ - ldrdeq sl, [fp], #40 @ 0x28 │ │ │ │ - ldrsbeq r2, [fp], #224 @ 0xe0 │ │ │ │ - sbceq r6, sl, ip, asr ip │ │ │ │ - sbceq r5, sl, r0, ror #6 │ │ │ │ - sbceq r3, sl, r4, lsl r5 │ │ │ │ - sbceq ip, sl, r0, asr r6 │ │ │ │ - sbceq r3, sl, ip, ror sp │ │ │ │ - sbceq r3, sl, r8, ror #26 │ │ │ │ + sbcseq sl, r9, r8, ror r4 │ │ │ │ + sbceq r6, sl, ip, asr #25 │ │ │ │ + strdeq sl, [fp], #40 @ 0x28 │ │ │ │ + ldrsheq r2, [fp], #224 @ 0xe0 │ │ │ │ + sbceq r6, sl, ip, ror ip │ │ │ │ + sbceq r5, sl, r0, lsl #7 │ │ │ │ + sbceq r3, sl, r4, lsr r5 │ │ │ │ + sbceq ip, sl, r0, ror r6 │ │ │ │ + smulleq r3, sl, ip, sp │ │ │ │ + sbceq r3, sl, r8, lsl #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 81ff4 │ │ │ │ @@ -71613,43 +71613,43 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ ldr r0, [pc, #116] @ 8208c │ │ │ │ add r0, pc, r0 │ │ │ │ b 81cb8 │ │ │ │ - sbceq r6, sl, r0, asr #22 │ │ │ │ - smulleq r0, sl, r8, r2 │ │ │ │ - sbcseq r2, fp, r4, asr sp │ │ │ │ - sbceq r4, fp, r4, lsr #7 │ │ │ │ - sbcseq r2, fp, r4, lsl #26 │ │ │ │ - sbceq r4, sl, r0, lsl #2 │ │ │ │ + sbceq r6, sl, r0, ror #22 │ │ │ │ + strheq r0, [sl], #40 @ 0x28 │ │ │ │ + sbcseq r2, fp, r4, ror sp │ │ │ │ + sbceq r4, fp, r4, asr #7 │ │ │ │ + sbcseq r2, fp, r4, lsr #26 │ │ │ │ + sbceq r4, sl, r0, lsr #2 │ │ │ │ + strheq r6, [sl], #172 @ 0xac │ │ │ │ + sbceq sl, fp, r8, ror #1 │ │ │ │ + sbcseq r2, fp, r0, ror #25 │ │ │ │ + sbceq r6, sl, r0, ror #20 │ │ │ │ smulleq r6, sl, ip, sl │ │ │ │ - sbceq sl, fp, r8, asr #1 │ │ │ │ - sbcseq r2, fp, r0, asr #25 │ │ │ │ - sbceq r6, sl, r0, asr #20 │ │ │ │ + sbceq r5, sl, ip, ror #2 │ │ │ │ + sbceq r6, sl, r0, ror sl │ │ │ │ sbceq r6, sl, ip, ror sl │ │ │ │ - sbceq r5, sl, ip, asr #2 │ │ │ │ - sbceq r6, sl, r0, asr sl │ │ │ │ - sbceq r6, sl, ip, asr sl │ │ │ │ - sbceq r6, sl, r4, lsr sl │ │ │ │ - sbceq r6, sl, r4, asr #18 │ │ │ │ - strdeq r4, [sl], #136 @ 0x88 │ │ │ │ - sbceq r5, sl, r4, lsr r0 │ │ │ │ - sbcseq r2, fp, r0, ror fp │ │ │ │ - strheq r4, [sl], #128 @ 0x80 │ │ │ │ - sbceq r4, sl, r8, ror r8 │ │ │ │ - sbceq r4, sl, r0, asr #16 │ │ │ │ - sbceq r6, sl, ip, lsl #16 │ │ │ │ - sbceq r6, sl, r4, ror r8 │ │ │ │ - sbceq r4, sl, ip, lsl #30 │ │ │ │ - sbceq r6, sl, r0, asr #16 │ │ │ │ - sbceq r3, sl, r4, asr r9 │ │ │ │ - sbceq r3, sl, r0, asr #18 │ │ │ │ - smulleq pc, r9, r0, lr @ │ │ │ │ + sbceq r6, sl, r4, asr sl │ │ │ │ + sbceq r6, sl, r4, ror #18 │ │ │ │ + sbceq r4, sl, r8, lsl r9 │ │ │ │ + sbceq r5, sl, r4, asr r0 │ │ │ │ + smullseq r2, fp, r0, fp │ │ │ │ + ldrdeq r4, [sl], #128 @ 0x80 │ │ │ │ + smulleq r4, sl, r8, r8 │ │ │ │ + sbceq r4, sl, r0, ror #16 │ │ │ │ + sbceq r6, sl, ip, lsr #16 │ │ │ │ + smulleq r6, sl, r4, r8 │ │ │ │ + sbceq r4, sl, ip, lsr #30 │ │ │ │ + sbceq r6, sl, r0, ror #16 │ │ │ │ + sbceq r3, sl, r4, ror r9 │ │ │ │ + sbceq r3, sl, r0, ror #18 │ │ │ │ + strheq pc, [r9], #224 @ 0xe0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 82220 │ │ │ │ @@ -71749,28 +71749,28 @@ │ │ │ │ ldr r0, [pc, #72] @ 82270 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbcseq r9, r9, r8, ror #28 │ │ │ │ - strheq r6, [sl], #108 @ 0x6c │ │ │ │ - sbceq r9, fp, r8, ror #25 │ │ │ │ - sbcseq r2, fp, r0, ror #17 │ │ │ │ - sbceq r6, sl, ip, ror #12 │ │ │ │ - sbceq r4, sl, ip, ror #26 │ │ │ │ - sbceq r2, sl, r0, lsr pc │ │ │ │ - sbceq ip, sl, r4, rrx │ │ │ │ - strheq r6, [sl], #96 @ 0x60 │ │ │ │ - sbceq r9, fp, r4, lsl ip │ │ │ │ - sbcseq r2, fp, r8, lsl #16 │ │ │ │ - sbceq r3, sl, r4, asr #14 │ │ │ │ - sbceq r3, sl, r8, lsr #14 │ │ │ │ - sbceq r3, sl, r4, lsl r7 │ │ │ │ + sbcseq r9, r9, r8, lsl #29 │ │ │ │ + ldrdeq r6, [sl], #108 @ 0x6c │ │ │ │ + sbceq r9, fp, r8, lsl #26 │ │ │ │ + sbcseq r2, fp, r0, lsl #18 │ │ │ │ + sbceq r6, sl, ip, lsl #13 │ │ │ │ + sbceq r4, sl, ip, lsl #27 │ │ │ │ + sbceq r2, sl, r0, asr pc │ │ │ │ + sbceq ip, sl, r4, lsl #1 │ │ │ │ + ldrdeq r6, [sl], #96 @ 0x60 │ │ │ │ + sbceq r9, fp, r4, lsr ip │ │ │ │ + sbcseq r2, fp, r8, lsr #16 │ │ │ │ + sbceq r3, sl, r4, ror #14 │ │ │ │ + sbceq r3, sl, r8, asr #14 │ │ │ │ + sbceq r3, sl, r4, lsr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 823a0 │ │ │ │ @@ -71845,25 +71845,25 @@ │ │ │ │ ldr r0, [pc, #60] @ 823e4 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - ldrdeq r6, [sl], #76 @ 0x4c │ │ │ │ - sbceq r4, sl, r8, lsr #10 │ │ │ │ - sbcseq r2, fp, r4, lsl #14 │ │ │ │ - ldrsbeq pc, [sl], #196 @ 0xc4 @ │ │ │ │ - sbceq r2, sl, r4, asr sp │ │ │ │ - sbceq r4, sl, r8, lsl #23 │ │ │ │ - sbceq pc, r9, r4, lsl #18 │ │ │ │ - sbceq r9, fp, r8, ror sl │ │ │ │ - sbcseq r2, fp, ip, ror #12 │ │ │ │ - sbceq r3, sl, r8, lsr #11 │ │ │ │ - smulleq r3, sl, r4, r5 │ │ │ │ + strdeq r6, [sl], #76 @ 0x4c │ │ │ │ + sbceq r4, sl, r8, asr #10 │ │ │ │ + sbcseq r2, fp, r4, lsr #14 │ │ │ │ + ldrsheq pc, [sl], #196 @ 0xc4 @ │ │ │ │ + sbceq r2, sl, r4, ror sp │ │ │ │ + sbceq r4, sl, r8, lsr #23 │ │ │ │ + sbceq pc, r9, r4, lsr #18 │ │ │ │ + smulleq r9, fp, r8, sl │ │ │ │ + sbcseq r2, fp, ip, lsl #13 │ │ │ │ + sbceq r3, sl, r8, asr #11 │ │ │ │ + strheq r3, [sl], #84 @ 0x54 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 82580 │ │ │ │ @@ -71968,27 +71968,27 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ ldr r0, [pc, #52] @ 825d8 │ │ │ │ add r0, pc, r0 │ │ │ │ b 82508 │ │ │ │ - sbceq r6, sl, r4, ror #6 │ │ │ │ - sbceq r4, sl, ip, ror #20 │ │ │ │ - sbceq r4, sl, ip, asr #7 │ │ │ │ - smullseq r2, fp, ip, r5 │ │ │ │ - sbceq r4, sl, r8, lsr #7 │ │ │ │ - sbceq r4, sl, r8, asr r3 │ │ │ │ - sbceq pc, r9, r0, ror #21 │ │ │ │ - sbcseq r2, fp, r4, asr #9 │ │ │ │ - strdeq r4, [sl], #44 @ 0x2c │ │ │ │ - sbceq r6, sl, r4, asr #4 │ │ │ │ - sbceq r4, sl, r0, asr #18 │ │ │ │ - strheq r3, [sl], #52 @ 0x34 │ │ │ │ - sbceq pc, r9, r4, lsl #18 │ │ │ │ + sbceq r6, sl, r4, lsl #7 │ │ │ │ + sbceq r4, sl, ip, lsl #21 │ │ │ │ + sbceq r4, sl, ip, ror #7 │ │ │ │ + ldrheq r2, [fp], #92 @ 0x5c │ │ │ │ + sbceq r4, sl, r8, asr #7 │ │ │ │ + sbceq r4, sl, r8, ror r3 │ │ │ │ + sbceq pc, r9, r0, lsl #22 │ │ │ │ + sbcseq r2, fp, r4, ror #9 │ │ │ │ + sbceq r4, sl, ip, lsl r3 │ │ │ │ + sbceq r6, sl, r4, ror #4 │ │ │ │ + sbceq r4, sl, r0, ror #18 │ │ │ │ + ldrdeq r3, [sl], #52 @ 0x34 │ │ │ │ + sbceq pc, r9, r4, lsr #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 82708 │ │ │ │ @@ -72063,24 +72063,24 @@ │ │ │ │ ldr r0, [pc, #56] @ 82748 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbcseq r9, r9, ip, lsl r9 │ │ │ │ - sbceq r6, sl, r0, ror r1 │ │ │ │ - smulleq r9, fp, ip, r7 │ │ │ │ - smullseq r2, fp, r4, r3 │ │ │ │ - sbceq r6, sl, r0, lsr #2 │ │ │ │ - sbceq r4, sl, r4, lsr #16 │ │ │ │ - ldrdeq r2, [sl], #152 @ 0x98 │ │ │ │ - sbceq fp, sl, r4, lsl fp │ │ │ │ - sbceq r3, sl, r0, asr #4 │ │ │ │ - sbceq r3, sl, ip, lsr #4 │ │ │ │ + sbcseq r9, r9, ip, lsr r9 │ │ │ │ + smulleq r6, sl, r0, r1 │ │ │ │ + strheq r9, [fp], #124 @ 0x7c │ │ │ │ + ldrheq r2, [fp], #52 @ 0x34 │ │ │ │ + sbceq r6, sl, r0, asr #2 │ │ │ │ + sbceq r4, sl, r4, asr #16 │ │ │ │ + strdeq r2, [sl], #152 @ 0x98 │ │ │ │ + sbceq fp, sl, r4, lsr fp │ │ │ │ + sbceq r3, sl, r0, ror #4 │ │ │ │ + sbceq r3, sl, ip, asr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 82a90 │ │ │ │ @@ -72289,36 +72289,36 @@ │ │ │ │ ldr r0, [pc, #104] @ 82b00 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r6, sl, r0 │ │ │ │ - sbceq r4, sl, r8, lsl #14 │ │ │ │ - sbceq r4, sl, r0, lsr #3 │ │ │ │ - sbcseq r2, fp, ip, lsr r2 │ │ │ │ - sbceq r4, sl, r8, ror #2 │ │ │ │ - sbcseq r7, fp, r4, lsr r3 │ │ │ │ - strdeq r4, [sl], #12 │ │ │ │ - ldrdeq r4, [sl], #0 │ │ │ │ - sbceq r4, sl, r4, lsr #1 │ │ │ │ - sbceq r4, sl, r4, ror r0 │ │ │ │ - sbceq r4, sl, r4, asr #32 │ │ │ │ - sbcseq pc, sl, r4, asr #12 │ │ │ │ - sbceq r5, sl, ip, lsr #29 │ │ │ │ - ldrdeq r5, [sl], #212 @ 0xd4 │ │ │ │ - sbceq r9, fp, r0, lsl #8 │ │ │ │ - sbceq r3, sl, r8, asr #31 │ │ │ │ - smulleq r5, sl, ip, sp │ │ │ │ - sbceq r9, fp, r8, asr #7 │ │ │ │ - sbcseq r1, fp, r0, asr #31 │ │ │ │ - sbceq r3, sl, r8, asr pc │ │ │ │ - strheq r2, [sl], #232 @ 0xe8 │ │ │ │ - sbceq r2, sl, r4, lsr #29 │ │ │ │ + sbceq r6, sl, r0, lsr #32 │ │ │ │ + sbceq r4, sl, r8, lsr #14 │ │ │ │ + sbceq r4, sl, r0, asr #3 │ │ │ │ + sbcseq r2, fp, ip, asr r2 │ │ │ │ + sbceq r4, sl, r8, lsl #3 │ │ │ │ + sbcseq r7, fp, r4, asr r3 │ │ │ │ + sbceq r4, sl, ip, lsl r1 │ │ │ │ + strdeq r4, [sl], #0 │ │ │ │ + sbceq r4, sl, r4, asr #1 │ │ │ │ + smulleq r4, sl, r4, r0 │ │ │ │ + sbceq r4, sl, r4, rrx │ │ │ │ + sbcseq pc, sl, r4, ror #12 │ │ │ │ + sbceq r5, sl, ip, asr #29 │ │ │ │ + strdeq r5, [sl], #212 @ 0xd4 │ │ │ │ + sbceq r9, fp, r0, lsr #8 │ │ │ │ + sbceq r3, sl, r8, ror #31 │ │ │ │ + strheq r5, [sl], #220 @ 0xdc │ │ │ │ + sbceq r9, fp, r8, ror #7 │ │ │ │ + sbcseq r1, fp, r0, ror #31 │ │ │ │ + sbceq r3, sl, r8, ror pc │ │ │ │ + ldrdeq r2, [sl], #232 @ 0xe8 │ │ │ │ + sbceq r2, sl, r4, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r7, [pc, #228] @ 82c08 │ │ │ │ @@ -72376,21 +72376,21 @@ │ │ │ │ mov r0, r5 │ │ │ │ mov r2, #2 │ │ │ │ bl 3af28 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, #125 @ 0x7d │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3a7b4 │ │ │ │ - sbceq r5, sl, ip, asr #24 │ │ │ │ - sbceq r4, sl, ip, asr #6 │ │ │ │ - sbceq r3, sl, r8, asr #28 │ │ │ │ - sbcseq r1, fp, r4, lsl #29 │ │ │ │ - ldrsbeq r6, [r8], #200 @ 0xc8 │ │ │ │ - sbceq r3, sl, r8, asr #28 │ │ │ │ - sbceq r5, sl, r4, lsl #25 │ │ │ │ + sbceq r5, sl, ip, ror #24 │ │ │ │ + sbceq r4, sl, ip, ror #6 │ │ │ │ + sbceq r3, sl, r8, ror #28 │ │ │ │ + sbcseq r1, fp, r4, lsr #29 │ │ │ │ + ldrsheq r6, [r8], #200 @ 0xc8 │ │ │ │ + sbceq r3, sl, r8, ror #28 │ │ │ │ + sbceq r5, sl, r4, lsr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 82f00 │ │ │ │ @@ -72573,37 +72573,37 @@ │ │ │ │ ldr r0, [pc, #108] @ 82f74 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - sbceq r5, sl, ip, lsr #22 │ │ │ │ - ldrsheq ip, [sl], #32 │ │ │ │ - sbceq r4, sl, ip, lsl r2 │ │ │ │ - sbcseq r1, fp, r4, asr #26 │ │ │ │ - sbceq fp, sl, r0, ror r0 │ │ │ │ - sbceq r9, fp, ip, lsl #2 │ │ │ │ - sbcseq r1, fp, r4, lsl #26 │ │ │ │ - smulleq r5, sl, r0, sl │ │ │ │ - smulleq r4, sl, r0, r1 │ │ │ │ - sbceq r5, sl, r0, ror fp │ │ │ │ - sbcseq r9, sl, r4, lsl #6 │ │ │ │ - smulleq r3, sl, r4, lr │ │ │ │ - sbceq r5, sl, ip, asr #19 │ │ │ │ - sbceq r2, sl, ip, ror ip │ │ │ │ - sbceq r5, sl, r0, asr r9 │ │ │ │ - sbceq r8, fp, ip, ror pc │ │ │ │ - sbcseq r1, fp, r4, ror fp │ │ │ │ - sbceq r3, sl, ip, asr #27 │ │ │ │ - strdeq r5, [sl], #140 @ 0x8c │ │ │ │ - strdeq r3, [sl], #248 @ 0xf8 │ │ │ │ - sbceq r2, sl, r4, ror #20 │ │ │ │ - sbceq r2, sl, r8, asr #20 │ │ │ │ - sbceq r2, sl, r4, lsr sl │ │ │ │ + sbceq r5, sl, ip, asr #22 │ │ │ │ + sbcseq ip, sl, r0, lsl r3 │ │ │ │ + sbceq r4, sl, ip, lsr r2 │ │ │ │ + sbcseq r1, fp, r4, ror #26 │ │ │ │ + smulleq fp, sl, r0, r0 │ │ │ │ + sbceq r9, fp, ip, lsr #2 │ │ │ │ + sbcseq r1, fp, r4, lsr #26 │ │ │ │ + strheq r5, [sl], #160 @ 0xa0 │ │ │ │ + strheq r4, [sl], #16 │ │ │ │ + smulleq r5, sl, r0, fp │ │ │ │ + sbcseq r9, sl, r4, lsr #6 │ │ │ │ + strheq r3, [sl], #228 @ 0xe4 │ │ │ │ + sbceq r5, sl, ip, ror #19 │ │ │ │ + smulleq r2, sl, ip, ip │ │ │ │ + sbceq r5, sl, r0, ror r9 │ │ │ │ + smulleq r8, fp, ip, pc @ │ │ │ │ + smullseq r1, fp, r4, fp │ │ │ │ + sbceq r3, sl, ip, ror #27 │ │ │ │ + sbceq r5, sl, ip, lsl r9 │ │ │ │ + sbceq r4, sl, r8, lsl r0 │ │ │ │ + sbceq r2, sl, r4, lsl #21 │ │ │ │ + sbceq r2, sl, r8, ror #20 │ │ │ │ + sbceq r2, sl, r4, asr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r8, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 83130 │ │ │ │ @@ -72713,24 +72713,24 @@ │ │ │ │ ldr r0, [pc, #56] @ 83170 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - ldrdeq r5, [sl], #120 @ 0x78 │ │ │ │ - sbceq r7, fp, r0 │ │ │ │ - smulleq r5, sl, r8, r8 │ │ │ │ - sbcseq r1, fp, r8, lsl #20 │ │ │ │ - sbceq r3, sl, ip, lsl #15 │ │ │ │ - sbceq r3, sl, r8, asr r7 │ │ │ │ - sbceq r3, sl, r4, lsr #14 │ │ │ │ - strdeq r3, [sl], #100 @ 0x64 │ │ │ │ - sbceq r3, sl, r4, asr #13 │ │ │ │ - sbceq r2, sl, r4, lsl #16 │ │ │ │ + strdeq r5, [sl], #120 @ 0x78 │ │ │ │ + sbceq r7, fp, r0, lsr #32 │ │ │ │ + strheq r5, [sl], #136 @ 0x88 │ │ │ │ + sbcseq r1, fp, r8, lsr #20 │ │ │ │ + sbceq r3, sl, ip, lsr #15 │ │ │ │ + sbceq r3, sl, r8, ror r7 │ │ │ │ + sbceq r3, sl, r4, asr #14 │ │ │ │ + sbceq r3, sl, r4, lsl r7 │ │ │ │ + sbceq r3, sl, r4, ror #13 │ │ │ │ + sbceq r2, sl, r4, lsr #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 83348 │ │ │ │ @@ -72847,27 +72847,27 @@ │ │ │ │ ldr r0, [pc, #68] @ 83394 │ │ │ │ mov r3, r4 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ b 3af28 │ │ │ │ - smulleq lr, r9, r8, r8 │ │ │ │ - ldrdeq r5, [sl], #88 @ 0x58 │ │ │ │ - sbceq r8, fp, r4, lsl #24 │ │ │ │ - ldrsheq r1, [fp], #124 @ 0x7c │ │ │ │ - sbceq r5, sl, r8, lsl #11 │ │ │ │ - smulleq r3, sl, r4, ip │ │ │ │ - sbceq r2, sl, r0, lsl r1 │ │ │ │ - ldrsbeq r7, [r8], #228 @ 0xe4 │ │ │ │ - sbceq r2, sl, ip, lsr #1 │ │ │ │ - sbceq r3, sl, r8, lsl #11 │ │ │ │ - sbceq r2, sl, ip, asr #32 │ │ │ │ - sbceq r2, sl, r0, lsl #12 │ │ │ │ - sbceq r2, sl, ip, ror #11 │ │ │ │ + strheq lr, [r9], #136 @ 0x88 │ │ │ │ + strdeq r5, [sl], #88 @ 0x58 │ │ │ │ + sbceq r8, fp, r4, lsr #24 │ │ │ │ + sbcseq r1, fp, ip, lsl r8 │ │ │ │ + sbceq r5, sl, r8, lsr #11 │ │ │ │ + strheq r3, [sl], #196 @ 0xc4 │ │ │ │ + sbceq r2, sl, r0, lsr r1 │ │ │ │ + ldrsheq r7, [r8], #228 @ 0xe4 │ │ │ │ + sbceq r2, sl, ip, asr #1 │ │ │ │ + sbceq r3, sl, r8, lsr #11 │ │ │ │ + sbceq r2, sl, ip, rrx │ │ │ │ + sbceq r2, sl, r0, lsr #12 │ │ │ │ + sbceq r2, sl, ip, lsl #12 │ │ │ │ ldr r2, [r0] │ │ │ │ ldr r3, [r1] │ │ │ │ cmp r2, r3 │ │ │ │ bne 83408 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ ldr r2, [r1, #4] │ │ │ │ eor r3, r3, r2 │ │ │ │ @@ -72929,18 +72929,18 @@ │ │ │ │ mov r4, #0 │ │ │ │ b 834e8 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 834b0 │ │ │ │ cmp r5, r6 │ │ │ │ beq 834d4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 834d4 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ str r5, [r9] │ │ │ │ @@ -72952,26 +72952,26 @@ │ │ │ │ ldr r5, [sl, #4]! │ │ │ │ cmp r6, #0 │ │ │ │ bne 83498 │ │ │ │ cmp r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ beq 834d4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 834d4 │ │ │ │ cmp r4, #8 │ │ │ │ beq 83564 │ │ │ │ add r6, r4, #2 │ │ │ │ add r6, r8, r6, lsl #2 │ │ │ │ mov r9, #0 │ │ │ │ ldr r5, [r6, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 83550 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 83550 │ │ │ │ ldr r0, [r5, #12] │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ add r4, r4, #1 │ │ │ │ @@ -72988,44 +72988,44 @@ │ │ │ │ beq 835fc │ │ │ │ cmp r5, #0 │ │ │ │ beq 8359c │ │ │ │ cmp r5, r4 │ │ │ │ beq 835b0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 83614 │ │ │ │ ldr r4, [r8, #48] @ 0x30 │ │ │ │ ldr r7, [r7, #48] @ 0x30 │ │ │ │ cmp r4, #0 │ │ │ │ str r5, [r8, #44] @ 0x2c │ │ │ │ beq 83718 │ │ │ │ cmp r7, #0 │ │ │ │ beq 835e0 │ │ │ │ cmp r7, r4 │ │ │ │ beq 835f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 83628 │ │ │ │ str r7, [r8, #48] @ 0x30 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp r5, #0 │ │ │ │ beq 835b0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 835b0 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ b 835b0 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ @@ -73044,15 +73044,15 @@ │ │ │ │ str r7, [r0] │ │ │ │ strb r7, [r0, #6] │ │ │ │ strh r7, [r0, #4] │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 83694 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 83694 │ │ │ │ ldr r0, [r5, #12] │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ cmp r4, r9 │ │ │ │ @@ -73061,25 +73061,25 @@ │ │ │ │ ldr r4, [r8, #44] @ 0x2c │ │ │ │ strb r6, [r8, #7] │ │ │ │ cmp r4, #0 │ │ │ │ strb r6, [r8, #8] │ │ │ │ beq 836c8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 83734 │ │ │ │ ldr r4, [r8, #48] @ 0x30 │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r8, #44] @ 0x2c │ │ │ │ beq 835f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 835f4 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -73088,15 +73088,15 @@ │ │ │ │ bne 836e4 │ │ │ │ str r7, [r8, #48] @ 0x30 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp r7, #0 │ │ │ │ beq 835f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r7, [r8, #48] @ 0x30 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [r4, #12] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ b 836c8 │ │ │ │ @@ -73111,15 +73111,15 @@ │ │ │ │ mov r6, #0 │ │ │ │ add r7, r0, #8 │ │ │ │ mov r8, r6 │ │ │ │ ldr r4, [r7, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r4, #0 │ │ │ │ beq 837a0 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 837a0 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ str r8, [r7] │ │ │ │ @@ -73128,25 +73128,25 @@ │ │ │ │ cmp r3, r6 │ │ │ │ bhi 83774 │ │ │ │ ldr r4, [r5, #44] @ 0x2c │ │ │ │ cmp r4, #0 │ │ │ │ beq 837d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 83814 │ │ │ │ ldr r4, [r5, #48] @ 0x30 │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #44] @ 0x2c │ │ │ │ beq 837fc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 83828 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ str r3, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ strb r3, [r5, #8] │ │ │ │ @@ -73383,15 +73383,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ ldr r0, [r3] │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ smlalbbeq ip, r8, r8, r4 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r4, sl, ip, asr #25 │ │ │ │ + sbceq r4, sl, ip, ror #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #8] │ │ │ │ cmp r7, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -73460,15 +73460,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ ldr r0, [r3] │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ smlaltbeq ip, r8, r4, r3 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - strheq r4, [sl], #184 @ 0xb8 │ │ │ │ + ldrdeq r4, [sl], #184 @ 0xb8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r1, r2, r3} │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4068] @ 0xfe4 │ │ │ │ mov r1, #0 │ │ │ │ sub sp, sp, #16 │ │ │ │ @@ -73520,15 +73520,15 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq ip, [r8, #-32] @ 0xffffffe0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlaltbeq ip, r8, r0, r2 │ │ │ │ smlalbteq r2, r8, r0, sp │ │ │ │ cmpeq r8, r8, ror r2 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - strdeq r4, [sl], #172 @ 0xac │ │ │ │ + sbceq r4, sl, ip, lsl fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r7, r0 │ │ │ │ mov r6, r1 │ │ │ │ bl 83bc8 │ │ │ │ @@ -73735,23 +73735,23 @@ │ │ │ │ mov r0, r5 │ │ │ │ b 840c0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlalbteq ip, r8, r8, r0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ qdaddeq ip, ip, r8 │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - sbceq r9, fp, r4, ror #10 │ │ │ │ - ldrsbeq fp, [fp], #136 @ 0x88 │ │ │ │ - sbceq r9, fp, r0, lsl #10 │ │ │ │ - sbcseq fp, fp, r8, asr #14 │ │ │ │ + sbceq r9, fp, r4, lsl #11 │ │ │ │ + ldrsheq fp, [fp], #136 @ 0x88 │ │ │ │ + sbceq r9, fp, r0, lsr #10 │ │ │ │ + sbcseq fp, fp, r8, ror #14 │ │ │ │ cmpeq r8, r0, lsr pc │ │ │ │ - ldrdeq r4, [sl], #124 @ 0x7c │ │ │ │ - strdeq r4, [sl], #112 @ 0x70 │ │ │ │ - sbceq r4, sl, r8, asr #15 │ │ │ │ - ldrdeq r4, [sl], #124 @ 0x7c │ │ │ │ + strdeq r4, [sl], #124 @ 0x7c │ │ │ │ + sbceq r4, sl, r0, lsl r8 │ │ │ │ + sbceq r4, sl, r8, ror #15 │ │ │ │ + strdeq r4, [sl], #124 @ 0x7c │ │ │ │ sub sp, sp, #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3864] @ 0xf18 │ │ │ │ sub sp, sp, #196 @ 0xc4 │ │ │ │ add r6, sp, #236 @ 0xec │ │ │ │ @@ -75636,20 +75636,20 @@ │ │ │ │ ldr r2, [pc, #40] @ 85f0c │ │ │ │ add r2, pc, r2 │ │ │ │ b 85e18 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r8, r0, lsr r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq sl, [r8, #-16] │ │ │ │ - strdeq r2, [sl], #172 @ 0xac │ │ │ │ + sbceq r2, sl, ip, lsl fp │ │ │ │ andeq r1, r0, r4, lsr sl │ │ │ │ andeq r1, r0, r8, lsr r9 │ │ │ │ - sbcseq r9, fp, r8, lsl ip │ │ │ │ + sbcseq r9, fp, r8, lsr ip │ │ │ │ cmpeq r8, ip, asr #2 │ │ │ │ - sbceq r7, fp, r8, asr #12 │ │ │ │ + sbceq r7, fp, r8, ror #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #176] @ 85fd8 │ │ │ │ ldr r3, [pc, #176] @ 85fdc │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -75889,26 +75889,26 @@ │ │ │ │ add ip, pc, ip │ │ │ │ b 86260 │ │ │ │ ldr lr, [pc, #52] @ 86314 │ │ │ │ ldr ip, [pc, #52] @ 86318 │ │ │ │ add lr, pc, lr │ │ │ │ add ip, pc, ip │ │ │ │ b 86260 │ │ │ │ - ldrdeq r7, [fp], #32 │ │ │ │ - sbceq sp, sl, ip, asr fp │ │ │ │ - strheq r7, [fp], #44 @ 0x2c │ │ │ │ - sbceq r2, sl, r8, lsl #14 │ │ │ │ - sbceq r7, fp, ip, lsl #5 │ │ │ │ - sbceq lr, sl, r8, asr #2 │ │ │ │ - sbceq r7, fp, r0, ror r2 │ │ │ │ - sbceq lr, sl, ip, lsl r2 │ │ │ │ - smulleq r2, sl, r0, r6 │ │ │ │ - sbceq lr, sl, r8, lsl r1 │ │ │ │ - sbceq r2, sl, r8, asr r6 │ │ │ │ - strdeq lr, [sl], #20 │ │ │ │ + strdeq r7, [fp], #32 │ │ │ │ + sbceq sp, sl, ip, ror fp │ │ │ │ + ldrdeq r7, [fp], #44 @ 0x2c │ │ │ │ + sbceq r2, sl, r8, lsr #14 │ │ │ │ + sbceq r7, fp, ip, lsr #5 │ │ │ │ + sbceq lr, sl, r8, ror #2 │ │ │ │ + smulleq r7, fp, r0, r2 │ │ │ │ + sbceq lr, sl, ip, lsr r2 │ │ │ │ + strheq r2, [sl], #96 @ 0x60 │ │ │ │ + sbceq lr, sl, r8, lsr r1 │ │ │ │ + sbceq r2, sl, r8, ror r6 │ │ │ │ + sbceq lr, sl, r4, lsl r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [pc, #56] @ 8636c │ │ │ │ sub sp, sp, #20 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -75921,18 +75921,18 @@ │ │ │ │ str ip, [sp, #4] │ │ │ │ ldr ip, [pc, #28] @ 86378 │ │ │ │ add ip, pc, ip │ │ │ │ str ip, [sp] │ │ │ │ bl 83efc │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - sbceq r2, sl, r8, asr r6 │ │ │ │ - ldrheq r3, [r8], #16 │ │ │ │ - sbceq r1, sl, ip, lsl #10 │ │ │ │ - sbceq sp, sl, r0, ror #20 │ │ │ │ + sbceq r2, sl, r8, ror r6 │ │ │ │ + ldrsbeq r3, [r8], #16 │ │ │ │ + sbceq r1, sl, ip, lsr #10 │ │ │ │ + sbceq sp, sl, r0, lsl #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [pc, #56] @ 863cc │ │ │ │ sub sp, sp, #20 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -75945,18 +75945,18 @@ │ │ │ │ str ip, [sp, #4] │ │ │ │ ldr ip, [pc, #28] @ 863d8 │ │ │ │ add ip, pc, ip │ │ │ │ str ip, [sp] │ │ │ │ bl 83efc │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - sbceq r2, sl, r8, lsl r6 │ │ │ │ - sbcseq r3, r8, r8, asr #2 │ │ │ │ - strdeq r9, [sl], #168 @ 0xa8 │ │ │ │ - sbceq lr, sl, r0, lsr #2 │ │ │ │ + sbceq r2, sl, r8, lsr r6 │ │ │ │ + sbcseq r3, r8, r8, ror #2 │ │ │ │ + sbceq r9, sl, r8, lsl fp │ │ │ │ + sbceq lr, sl, r0, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-1512] @ 0xfffffa18 │ │ │ │ ldr r4, [pc, #428] @ 865a4 │ │ │ │ sub sp, sp, #5568 @ 0x15c0 │ │ │ │ @@ -76067,23 +76067,23 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ b 8646c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r9, [r8, #-184] @ 0xffffff48 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlaltteq r9, r8, r0, fp │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - sbceq r7, fp, r4, asr #1 │ │ │ │ - sbcseq r9, fp, ip, lsl r1 │ │ │ │ - sbceq r7, fp, r0, ror r0 │ │ │ │ - sbcseq r8, fp, r0, ror #30 │ │ │ │ + sbceq r7, fp, r4, ror #1 │ │ │ │ + sbcseq r9, fp, ip, lsr r1 │ │ │ │ + smulleq r7, fp, r0, r0 │ │ │ │ + sbcseq r8, fp, r0, lsl #31 │ │ │ │ strheq r9, [r8, #-160] @ 0xffffff60 │ │ │ │ - sbceq r2, sl, ip, asr r3 │ │ │ │ - sbceq r2, sl, r0, ror r3 │ │ │ │ - sbceq r2, sl, r8, asr #6 │ │ │ │ - sbceq r2, sl, ip, asr r3 │ │ │ │ + sbceq r2, sl, ip, ror r3 │ │ │ │ + smulleq r2, sl, r0, r3 │ │ │ │ + sbceq r2, sl, r8, ror #6 │ │ │ │ + sbceq r2, sl, ip, ror r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3392] @ 0xd40 │ │ │ │ sub sp, sp, #668 @ 0x29c │ │ │ │ str r2, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [pc, #4088] @ 875f0 │ │ │ │ @@ -83565,17 +83565,17 @@ │ │ │ │ bl 3a070 <__sprintf_chk@plt> │ │ │ │ b 8da28 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r8, ip, asr r6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r8, r0, lsr #12 │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - sbcseq r1, fp, r4, lsr r8 │ │ │ │ + sbcseq r1, fp, r4, asr r8 │ │ │ │ smlalbbeq r2, r8, r0, r5 │ │ │ │ - sbcseq r1, fp, r0, lsl r6 │ │ │ │ + sbcseq r1, fp, r0, lsr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-472] @ 0xfffffe28 │ │ │ │ ldr ip, [pc, #188] @ 8dbc0 │ │ │ │ sub sp, sp, #4544 @ 0x11c0 │ │ │ │ @@ -83624,15 +83624,15 @@ │ │ │ │ bne 8dbbc │ │ │ │ add sp, sp, #4544 @ 0x11c0 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltteq r2, r8, ip, r4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r1, fp, r8, lsl #10 │ │ │ │ + sbcseq r1, fp, r8, lsr #10 │ │ │ │ cmpeq r8, ip, ror #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [r1, #388] @ 0x184 │ │ │ │ mov r4, r1 │ │ │ │ @@ -83792,15 +83792,15 @@ │ │ │ │ ldrb r3, [r5, #-8] │ │ │ │ cmp r3, #0 │ │ │ │ bne 8de6c │ │ │ │ ldr r0, [r5] │ │ │ │ mov r1, #1 │ │ │ │ cmp r0, #0 │ │ │ │ beq 8de6c │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r4, r6 │ │ │ │ add r5, r5, #12 │ │ │ │ bhi 8de4c │ │ │ │ ldr r3, [r8, #356] @ 0x164 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r4 │ │ │ │ @@ -84871,15 +84871,15 @@ │ │ │ │ blx r3 │ │ │ │ b 8ed20 │ │ │ │ ldr r4, [r3, #2356] @ 0x934 │ │ │ │ cmp r4, #0 │ │ │ │ beq 8ed94 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 8ed94 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85174,16 +85174,16 @@ │ │ │ │ strb r2, [r7, #1776] @ 0x6f0 │ │ │ │ b 8f258 │ │ │ │ ldrb r2, [r7, #1776] @ 0x6f0 │ │ │ │ bic r2, r2, #1 │ │ │ │ strb r2, [r7, #1776] @ 0x6f0 │ │ │ │ b 8f258 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - ldrsheq r0, [fp], #136 @ 0x88 │ │ │ │ - ldrsheq r0, [fp], #128 @ 0x80 │ │ │ │ + sbcseq r0, fp, r8, lsl r9 │ │ │ │ + sbcseq r0, fp, r0, lsl r9 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #288] @ 8f544 │ │ │ │ ldr r3, [pc, #288] @ 8f548 │ │ │ │ @@ -85302,15 +85302,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8f5d0 │ │ │ │ ldr r4, [r6, #1956] @ 0x7a4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 8f5d0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f5d0 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85331,15 +85331,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8f644 │ │ │ │ ldr r4, [r5, #2356] @ 0x934 │ │ │ │ cmp r4, #0 │ │ │ │ beq 8f644 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f644 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85463,15 +85463,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8f74c │ │ │ │ ldr r7, [r4, #1956] @ 0x7a4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f74c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f74c │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85518,15 +85518,15 @@ │ │ │ │ str r8, [r4, #2356] @ 0x934 │ │ │ │ strb r8, [r4, #2348] @ 0x92c │ │ │ │ b 8f810 │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f7ec │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f7ec │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85542,15 +85542,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8f944 │ │ │ │ ldr r7, [r4, #2356] @ 0x934 │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f944 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f944 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85588,15 +85588,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8fa34 │ │ │ │ ldr r6, [sl, #1956] @ 0x7a4 │ │ │ │ cmp r6, #0 │ │ │ │ beq 8fa34 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 8fa34 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ mov r1, r6 │ │ │ │ ldr r6, [r6, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85608,15 +85608,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8fa44 │ │ │ │ ldr r6, [sl, #2356] @ 0x934 │ │ │ │ cmp r6, #0 │ │ │ │ beq 8fa44 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 8fa44 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ mov r1, r6 │ │ │ │ ldr r6, [r6, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85647,26 +85647,26 @@ │ │ │ │ str r2, [r4, #2352] @ 0x930 │ │ │ │ strb r3, [r4, #2348] @ 0x92c │ │ │ │ b 8f810 │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f8c8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 8fb9c │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r7, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 8fb9c │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 8fb70 │ │ │ │ ldrb r2, [r5] │ │ │ │ b 8f8c8 │ │ │ │ ldrb r8, [r0, #2332] @ 0x91c │ │ │ │ add r3, r0, #2320 @ 0x910 │ │ │ │ cmp r8, #0 │ │ │ │ @@ -85694,15 +85694,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8fbdc │ │ │ │ ldr r4, [r6, #1956] @ 0x7a4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 8fbdc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 8fbdc │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85714,15 +85714,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 8fbec │ │ │ │ ldr r4, [r6, #2356] @ 0x934 │ │ │ │ cmp r4, #0 │ │ │ │ beq 8fbec │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 8fbec │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85738,15 +85738,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx r3 │ │ │ │ ldr r7, [r4, #2356] @ 0x934 │ │ │ │ cmp r7, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r7 │ │ │ │ beq 8f904 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f904 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85755,15 +85755,15 @@ │ │ │ │ bne 8fcd0 │ │ │ │ b 8f904 │ │ │ │ ldr r7, [r4, #1956] @ 0x7a4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f8f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f8f4 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85772,15 +85772,15 @@ │ │ │ │ bne 8fd14 │ │ │ │ b 8f8f4 │ │ │ │ ldr r7, [r4, #2356] @ 0x934 │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f944 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 8f944 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -85788,15 +85788,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 8fd58 │ │ │ │ b 8f944 │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f80c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 8f80c │ │ │ │ ldr r0, [r5, #4] │ │ │ │ strb r2, [r4, #1948] @ 0x79c │ │ │ │ str r0, [r4, #1952] @ 0x7a0 │ │ │ │ b 8f764 │ │ │ │ ldr r3, [sp] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -85808,15 +85808,15 @@ │ │ │ │ bne 8f74c │ │ │ │ mov r7, r1 │ │ │ │ b 8f87c │ │ │ │ cmp r7, #0 │ │ │ │ beq 8f8e4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 8f8e4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #296] @ 8ff34 │ │ │ │ @@ -86345,15 +86345,15 @@ │ │ │ │ add r3, r9, r3, lsl #2 │ │ │ │ ldr r5, [r3, #2356] @ 0x934 │ │ │ │ lsl fp, r4, #1 │ │ │ │ cmp r5, #0 │ │ │ │ beq 90658 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 90f54 │ │ │ │ add r3, fp, r4 │ │ │ │ add r3, r9, r3, lsl #2 │ │ │ │ str r6, [r3, #2356] @ 0x934 │ │ │ │ str r7, [r8] │ │ │ │ cmp sl, r8 │ │ │ │ @@ -86507,15 +86507,15 @@ │ │ │ │ beq 90688 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldr r4, [r3, #20] │ │ │ │ cmp r4, #0 │ │ │ │ beq 90688 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 90688 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -86867,39 +86867,39 @@ │ │ │ │ ldr r1, [sp, #24] │ │ │ │ add sp, sp, #460 @ 0x1cc │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx ip │ │ │ │ ldr r4, [sp, #184] @ 0xb8 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bgt 90778 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 90778 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 90778 │ │ │ │ b 90e80 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ cmp r3, #0 │ │ │ │ bne 9003c │ │ │ │ b 905e4 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldr r0, [r3, #20] │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ sub r1, r3, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 9003c │ │ │ │ cmp r1, r3, lsl #3 │ │ │ │ movhi r3, #1 │ │ │ │ movls r3, #0 │ │ │ │ b 90d44 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldr r2, [sp, #104] @ 0x68 │ │ │ │ @@ -87027,15 +87027,15 @@ │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r9, #0 │ │ │ │ bne 9103c │ │ │ │ b 910b4 │ │ │ │ ldr r0, [r1, #20] │ │ │ │ sub r1, r9, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 9103c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq lr, [r7, #-240] @ 0xffffff10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r7, ip, lsr pc │ │ │ │ ldr r3, [r0, #2732] @ 0xaac │ │ │ │ str r3, [r0, #2736] @ 0xab0 │ │ │ │ @@ -87096,15 +87096,15 @@ │ │ │ │ b 3bb4c │ │ │ │ ldr r3, [r0, #152] @ 0x98 │ │ │ │ ldr r1, [r1, #36] @ 0x24 │ │ │ │ blx r3 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ b 3bb4c │ │ │ │ - sbcseq lr, sl, r0, lsr #22 │ │ │ │ + sbcseq lr, sl, r0, asr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #176] @ 912d4 │ │ │ │ ldr r3, [pc, #176] @ 912d8 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -87752,15 +87752,15 @@ │ │ │ │ ldr r1, [sp, #76] @ 0x4c │ │ │ │ mov r0, r9 │ │ │ │ blx r7 │ │ │ │ b 91afc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r7, r8, ror r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq lr, sl, ip, asr #11 │ │ │ │ + sbcseq lr, sl, ip, ror #11 │ │ │ │ cmpeq r7, ip, lsr r7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr ip, [pc, #208] @ 91d3c │ │ │ │ @@ -87790,15 +87790,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ blx r4 │ │ │ │ ldr r4, [sp, #40] @ 0x28 │ │ │ │ cmp r4, #0 │ │ │ │ beq 91cec │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 91d18 │ │ │ │ ldr r2, [pc, #80] @ 91d44 │ │ │ │ ldr r3, [pc, #72] @ 91d40 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -87924,15 +87924,15 @@ │ │ │ │ bl 91c54 │ │ │ │ b 91e98 │ │ │ │ ldr r4, [r6, #20] │ │ │ │ cmp r4, #0 │ │ │ │ beq 91e5c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 91e5c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -88864,16 +88864,16 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 92bf8 │ │ │ │ b 92d3c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r7, ip, lsr r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strheq sp, [r7, #-36] @ 0xffffffdc │ │ │ │ - sbceq r5, r9, ip, asr ip │ │ │ │ - sbceq r5, r9, r4, ror ip │ │ │ │ + sbceq r5, r9, ip, ror ip │ │ │ │ + smulleq r5, r9, r4, ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #192] @ 92e88 │ │ │ │ ldr r3, [pc, #192] @ 92e8c │ │ │ │ sub sp, sp, #24 │ │ │ │ @@ -88948,15 +88948,15 @@ │ │ │ │ bhi 92eec │ │ │ │ ldr r3, [pc, #16] @ 92ef8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ str r3, [r0, #120] @ 0x78 │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ - sbcseq ip, sl, r4, lsr lr │ │ │ │ + sbcseq ip, sl, r4, asr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r1, r2, r3} │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4076] @ 0xfec │ │ │ │ ldr r1, [pc, #128] @ 92f98 │ │ │ │ ldr r2, [pc, #128] @ 92f9c │ │ │ │ @@ -88990,15 +88990,15 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, lr} │ │ │ │ add sp, sp, #12 │ │ │ │ bx lr │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltteq sp, r7, r0, r0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrdeq r5, [r9], #164 @ 0xa4 │ │ │ │ + strdeq r5, [r9], #164 @ 0xa4 │ │ │ │ swpbeq sp, r0, [r7] │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #608] @ 93224 │ │ │ │ @@ -89154,22 +89154,22 @@ │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 92bf8 │ │ │ │ b 9313c │ │ │ │ cmpeq r7, r0, lsr r0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlaltteq r9, r1, r4, r4 │ │ │ │ - strdeq r5, [r9], #144 @ 0x90 │ │ │ │ + sbceq r5, r9, r0, lsl sl │ │ │ │ cmpeq r7, r0, asr #30 │ │ │ │ cmpeq r1, r8, lsr r4 │ │ │ │ - sbceq r5, r9, ip, ror #18 │ │ │ │ + sbceq r5, r9, ip, lsl #19 │ │ │ │ smlalbbeq ip, r7, r0, lr │ │ │ │ - sbceq r5, r9, ip, lsl #17 │ │ │ │ + sbceq r5, r9, ip, lsr #17 │ │ │ │ cmpeq r7, ip, lsr lr │ │ │ │ - sbceq r5, r9, r0, ror #16 │ │ │ │ + sbceq r5, r9, r0, lsl #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r4, r1 │ │ │ │ and r3, r3, #1044480 @ 0xff000 │ │ │ │ @@ -89346,22 +89346,22 @@ │ │ │ │ ldr r1, [pc, #48] @ 9354c │ │ │ │ lsr r2, r2, #12 │ │ │ │ add r1, pc, r1 │ │ │ │ and r2, r2, #255 @ 0xff │ │ │ │ mov r0, r7 │ │ │ │ bl 92bf8 │ │ │ │ b 93460 │ │ │ │ - smulleq r3, r9, r4, sl │ │ │ │ - sbceq r3, r9, r8, lsr r6 │ │ │ │ - sbceq r2, r9, ip, lsr #14 │ │ │ │ - strdeq r5, [r9], #108 @ 0x6c │ │ │ │ - sbceq r5, r9, r0, lsr #13 │ │ │ │ - sbceq r5, r9, r0, lsr r6 │ │ │ │ - sbceq r5, r9, r0, asr #11 │ │ │ │ - strheq r5, [r9], #92 @ 0x5c │ │ │ │ + strheq r3, [r9], #164 @ 0xa4 │ │ │ │ + sbceq r3, r9, r8, asr r6 │ │ │ │ + sbceq r2, r9, ip, asr #14 │ │ │ │ + sbceq r5, r9, ip, lsl r7 │ │ │ │ + sbceq r5, r9, r0, asr #13 │ │ │ │ + sbceq r5, r9, r0, asr r6 │ │ │ │ + sbceq r5, r9, r0, ror #11 │ │ │ │ + ldrdeq r5, [r9], #92 @ 0x5c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r1] │ │ │ │ ldr r2, [r1, #4] │ │ │ │ mov r4, r1 │ │ │ │ @@ -89417,15 +89417,15 @@ │ │ │ │ bl 92bf8 │ │ │ │ b 935bc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r7, r4, ror sl │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r7, r0, lsl sl │ │ │ │ cmpeq r1, ip, lsr #30 │ │ │ │ - sbceq r5, r9, r4, ror r5 │ │ │ │ + smulleq r5, r9, r4, r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r0, #104] @ 0x68 │ │ │ │ mov r6, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -89517,16 +89517,16 @@ │ │ │ │ str r5, [r1, #4] │ │ │ │ bl 93550 │ │ │ │ ldr r3, [r6, #124] @ 0x7c │ │ │ │ add r4, r4, #1 │ │ │ │ cmp r3, r4 │ │ │ │ bhi 937a8 │ │ │ │ b 936d0 │ │ │ │ - ldrdeq r5, [r9], #32 │ │ │ │ - sbceq r5, r9, ip, asr #8 │ │ │ │ + strdeq r5, [r9], #32 │ │ │ │ + sbceq r5, r9, ip, ror #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r1, [pc, #284] @ 93918 │ │ │ │ ldr r2, [pc, #284] @ 9391c │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -89600,16 +89600,16 @@ │ │ │ │ bl 92bf8 │ │ │ │ b 93824 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq ip, [r7, #-124] @ 0xffffff84 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r7, ip, asr r7 │ │ │ │ cmpeq r1, ip, asr ip │ │ │ │ - sbceq r5, r9, r4, lsr #2 │ │ │ │ - strdeq r5, [r9], #32 │ │ │ │ + sbceq r5, r9, r4, asr #2 │ │ │ │ + sbceq r5, r9, r0, lsl r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3928] @ 0xf58 │ │ │ │ ldr ip, [pc, #364] @ 93ab4 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [pc, #360] @ 93ab8 │ │ │ │ @@ -89692,17 +89692,17 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 18377c │ │ │ │ mov r1, r4 │ │ │ │ bl 1835a4 │ │ │ │ ldr r4, [pc, #80] @ 93ae4 │ │ │ │ add r4, pc, r4 │ │ │ │ mov sl, r0 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ strb sl, [r4] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r4, #1 │ │ │ │ strb r4, [r9] │ │ │ │ b 939fc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltbeq ip, r7, ip, r6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0xfffff270 │ │ │ │ @@ -89710,15 +89710,15 @@ │ │ │ │ @ instruction: 0xfffff314 │ │ │ │ @ instruction: 0xfffffcb4 │ │ │ │ @ instruction: 0xfffff4f4 │ │ │ │ @ instruction: 0xfffffe40 │ │ │ │ cmpeq fp, sp, lsr r7 │ │ │ │ cmpeq fp, ip, lsl #14 │ │ │ │ strheq ip, [r7, #-88] @ 0xffffffa8 │ │ │ │ - smulleq r5, r9, r4, r1 │ │ │ │ + strheq r5, [r9], #20 │ │ │ │ smlalbbeq r1, fp, r0, r6 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ sub r1, r1, #3 │ │ │ │ cmp r1, #2 │ │ │ │ mov r8, r2 │ │ │ │ mov r4, r3 │ │ │ │ @@ -93101,15 +93101,15 @@ │ │ │ │ blx r3 │ │ │ │ b 96f4c │ │ │ │ mov r0, #0 │ │ │ │ b 96f4c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r7, r0, asr r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r8, sl, ip, lsr #28 │ │ │ │ + sbcseq r8, sl, ip, asr #28 │ │ │ │ smlaltbeq r9, r7, r4, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ mov r4, r0 │ │ │ │ @@ -93320,18 +93320,18 @@ │ │ │ │ mov r2, #2 │ │ │ │ str r2, [r3, #2404] @ 0x964 │ │ │ │ b 97304 │ │ │ │ add r3, r0, #143360 @ 0x23000 │ │ │ │ mov r2, #1 │ │ │ │ str r2, [r3, #2404] @ 0x964 │ │ │ │ b 97304 │ │ │ │ - sbcseq r8, sl, sp, lsl ip │ │ │ │ - sbcseq r8, sl, ip, ror fp │ │ │ │ + sbcseq r8, sl, sp, lsr ip │ │ │ │ + smullseq r8, sl, ip, fp │ │ │ │ bge feb41e04 │ │ │ │ - sbcseq r8, sl, pc, ror sl │ │ │ │ + smullseq r8, sl, pc, sl @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [pc, #96] @ 973d0 │ │ │ │ add r5, r0, #143360 @ 0x23000 │ │ │ │ mov r4, r0 │ │ │ │ @@ -94100,15 +94100,15 @@ │ │ │ │ lsl r3, r3, #1 │ │ │ │ str r3, [r4, #8] │ │ │ │ b 97f38 │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrsheq r7, [sl], #224 @ 0xe0 │ │ │ │ + sbcseq r7, sl, r0, lsl pc │ │ │ │ push {r4, lr} │ │ │ │ cmp r0, #1 │ │ │ │ ldr ip, [sp, #8] │ │ │ │ beq 98000 │ │ │ │ cmp r0, #2 │ │ │ │ beq 97fc8 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -113542,15 +113542,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #10 │ │ │ │ bx lr │ │ │ │ mov r0, #4 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - ldrsheq r4, [r9], #232 @ 0xe8 │ │ │ │ + sbcseq r4, r9, r8, lsl pc │ │ │ │ mov ip, #1 │ │ │ │ ands ip, r0, ip, lsl r2 │ │ │ │ moveq ip, #0 │ │ │ │ andne ip, r1, #1 │ │ │ │ cmp ip, #0 │ │ │ │ bne aaf94 │ │ │ │ ldr ip, [pc, #140] @ aaff0 │ │ │ │ @@ -113586,15 +113586,15 @@ │ │ │ │ bx lr │ │ │ │ sub r3, r3, #1 │ │ │ │ lsl r0, r3, #1 │ │ │ │ bx lr │ │ │ │ sub r3, r3, #2 │ │ │ │ lsl r0, r3, #1 │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r9, r6, lsl #29 │ │ │ │ + sbcseq r4, r9, r6, lsr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r5, r3 │ │ │ │ ldr r3, [pc, #368] @ ab180 │ │ │ │ sub sp, sp, #12 │ │ │ │ @@ -116545,15 +116545,15 @@ │ │ │ │ andeq r0, r0, ip, lsr sl │ │ │ │ @ instruction: 0xfffff814 │ │ │ │ @ instruction: 0xfffff854 │ │ │ │ @ instruction: 0xfffff9e4 │ │ │ │ @ instruction: 0xfffffd14 │ │ │ │ @ instruction: 0xfffffb60 │ │ │ │ @ instruction: 0xfffff830 │ │ │ │ - sbcseq r2, r9, r6, lsr #12 │ │ │ │ + sbcseq r2, r9, r6, asr #12 │ │ │ │ @ instruction: 0xfffff5ec │ │ │ │ @ instruction: 0xffffd97c │ │ │ │ @ instruction: 0xffffd9b0 │ │ │ │ @ instruction: 0xffffda1c │ │ │ │ @ instruction: 0xffffda80 │ │ │ │ @ instruction: 0xffffdab4 │ │ │ │ @ instruction: 0xffffdadc │ │ │ │ @@ -116764,41 +116764,41 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #116] @ ae1fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #108] @ ae200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r1, r9, r4, lsl #30 │ │ │ │ - sbceq sl, r7, r4, lsr ip │ │ │ │ - smulleq sl, r7, r4, ip │ │ │ │ - sbceq sl, r7, r8, asr ip │ │ │ │ - sbceq r7, r7, r4, asr #8 │ │ │ │ - sbceq pc, r8, r0, lsr r7 @ │ │ │ │ - sbceq sl, r7, r8, ror #23 │ │ │ │ - sbceq sl, r7, r8, asr ip │ │ │ │ - strheq sl, [r7], #184 @ 0xb8 │ │ │ │ - strdeq sl, [r7], #176 @ 0xb0 │ │ │ │ - strheq sl, [r7], #176 @ 0xb0 │ │ │ │ - sbceq sl, r7, ip, ror #22 │ │ │ │ - sbcseq r5, r8, r8, asr #10 │ │ │ │ + sbcseq r1, r9, r4, lsr #30 │ │ │ │ + sbceq sl, r7, r4, asr ip │ │ │ │ + strheq sl, [r7], #196 @ 0xc4 │ │ │ │ + sbceq sl, r7, r8, ror ip │ │ │ │ + sbceq r7, r7, r4, ror #8 │ │ │ │ + sbceq pc, r8, r0, asr r7 @ │ │ │ │ + sbceq sl, r7, r8, lsl #24 │ │ │ │ + sbceq sl, r7, r8, ror ip │ │ │ │ ldrdeq sl, [r7], #184 @ 0xb8 │ │ │ │ - sbceq sl, r7, r8, lsr fp │ │ │ │ - smulleq sl, r7, r4, fp │ │ │ │ + sbceq sl, r7, r0, lsl ip │ │ │ │ + ldrdeq sl, [r7], #176 @ 0xb0 │ │ │ │ + sbceq sl, r7, ip, lsl #23 │ │ │ │ + sbcseq r5, r8, r8, ror #10 │ │ │ │ + strdeq sl, [r7], #184 @ 0xb8 │ │ │ │ sbceq sl, r7, r8, asr fp │ │ │ │ - sbceq sl, r7, r8, lsr #23 │ │ │ │ - strdeq pc, [r8], #56 @ 0x38 │ │ │ │ - sbceq pc, r8, ip, ror #7 │ │ │ │ - sbceq sl, r7, r4, lsr #22 │ │ │ │ - ldrdeq sl, [r7], #160 @ 0xa0 │ │ │ │ - sbceq pc, r8, r8, asr #7 │ │ │ │ - strheq pc, [r8], #60 @ 0x3c @ │ │ │ │ - strheq pc, [r8], #48 @ 0x30 @ │ │ │ │ - sbceq pc, r8, r4, lsr #7 │ │ │ │ - smulleq pc, r8, r8, r3 @ │ │ │ │ + strheq sl, [r7], #180 @ 0xb4 │ │ │ │ + sbceq sl, r7, r8, ror fp │ │ │ │ + sbceq sl, r7, r8, asr #23 │ │ │ │ + sbceq pc, r8, r8, lsl r4 @ │ │ │ │ + sbceq pc, r8, ip, lsl #8 │ │ │ │ + sbceq sl, r7, r4, asr #22 │ │ │ │ + strdeq sl, [r7], #160 @ 0xa0 │ │ │ │ + sbceq pc, r8, r8, ror #7 │ │ │ │ + ldrdeq pc, [r8], #60 @ 0x3c │ │ │ │ + ldrdeq pc, [r8], #48 @ 0x30 │ │ │ │ + sbceq pc, r8, r4, asr #7 │ │ │ │ + strheq pc, [r8], #56 @ 0x38 @ │ │ │ │ ldr r3, [pc, #176] @ ae2bc │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #12 │ │ │ │ bhi ae2b0 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -116837,28 +116837,28 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #64] @ ae2ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #56] @ ae2f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r1, r9, ip, ror #25 │ │ │ │ - smulleq r9, r7, r0, r4 │ │ │ │ - sbceq r9, r7, ip, lsl #9 │ │ │ │ - sbceq r9, r7, ip, lsl #9 │ │ │ │ - sbceq r9, r7, ip, lsl #9 │ │ │ │ - sbceq r9, r7, ip, lsl #9 │ │ │ │ - smulleq r9, r7, r0, r4 │ │ │ │ - sbceq pc, r9, ip, lsr r7 @ │ │ │ │ - sbceq r9, r7, r8, lsl #9 │ │ │ │ - sbceq r9, r7, r8, lsl #9 │ │ │ │ - sbceq r9, r7, r4, lsl #9 │ │ │ │ - sbceq r9, r7, r0, lsr #9 │ │ │ │ - sbceq r9, r7, r4, lsl #8 │ │ │ │ - ldrdeq r5, [r7], #252 @ 0xfc │ │ │ │ + sbcseq r1, r9, ip, lsl #26 │ │ │ │ + strheq r9, [r7], #64 @ 0x40 │ │ │ │ + sbceq r9, r7, ip, lsr #9 │ │ │ │ + sbceq r9, r7, ip, lsr #9 │ │ │ │ + sbceq r9, r7, ip, lsr #9 │ │ │ │ + sbceq r9, r7, ip, lsr #9 │ │ │ │ + strheq r9, [r7], #64 @ 0x40 │ │ │ │ + sbceq pc, r9, ip, asr r7 @ │ │ │ │ + sbceq r9, r7, r8, lsr #9 │ │ │ │ + sbceq r9, r7, r8, lsr #9 │ │ │ │ + sbceq r9, r7, r4, lsr #9 │ │ │ │ + sbceq r9, r7, r0, asr #9 │ │ │ │ + sbceq r9, r7, r4, lsr #8 │ │ │ │ + strdeq r5, [r7], #252 @ 0xfc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3736] @ 0xe98 │ │ │ │ mov r5, r3 │ │ │ │ orrs r3, r2, r5 │ │ │ │ mov r6, r2 │ │ │ │ @@ -117007,22 +117007,22 @@ │ │ │ │ add ip, ip, sl │ │ │ │ sub ip, ip, #1 │ │ │ │ add r7, sp, #28 │ │ │ │ b ae530 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r1, [r6, #-204] @ 0xffffff34 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq sl, r7, ip, ror r9 │ │ │ │ + smulleq sl, r7, ip, r9 │ │ │ │ + ldrdeq sl, [r7], #140 @ 0x8c │ │ │ │ strheq sl, [r7], #140 @ 0x8c │ │ │ │ - smulleq sl, r7, ip, r8 │ │ │ │ smlalbbeq r1, r6, r4, fp │ │ │ │ - sbcseq sl, r6, ip, asr sl │ │ │ │ - sbceq sl, r7, ip, asr #15 │ │ │ │ - strheq sl, [r7], #112 @ 0x70 │ │ │ │ - sbcseq sl, r6, ip, lsr #20 │ │ │ │ + sbcseq sl, r6, ip, ror sl │ │ │ │ + sbceq sl, r7, ip, ror #15 │ │ │ │ + ldrdeq sl, [r7], #112 @ 0x70 │ │ │ │ + sbcseq sl, r6, ip, asr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr ip, [pc, #212] @ ae670 │ │ │ │ sub sp, sp, #8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -117074,17 +117074,17 @@ │ │ │ │ pop {r4, lr} │ │ │ │ b 11effc │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, lr} │ │ │ │ b 11eee4 │ │ │ │ mov r1, r2 │ │ │ │ b ae628 │ │ │ │ - sbcseq r1, r9, r5, ror #18 │ │ │ │ - sbceq sl, r7, r8, lsr #14 │ │ │ │ - ldrdeq ip, [r8], #132 @ 0x84 │ │ │ │ + sbcseq r1, r9, r5, lsl #19 │ │ │ │ + sbceq sl, r7, r8, asr #14 │ │ │ │ + strdeq ip, [r8], #132 @ 0x84 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r3, [pc, #1188] @ aeb38 │ │ │ │ ldr r4, [r2] │ │ │ │ mov r8, r2 │ │ │ │ @@ -117380,40 +117380,40 @@ │ │ │ │ mov r2, r8 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ add r6, r6, r1 │ │ │ │ cmp r6, r7 │ │ │ │ bne aeb00 │ │ │ │ b ae76c │ │ │ │ - sbcseq r1, r9, sp, ror #16 │ │ │ │ - ldrsheq r6, [r8], #44 @ 0x2c │ │ │ │ - sbceq sl, r7, r8, ror #11 │ │ │ │ - sbcseq r6, r8, r4, lsr #5 │ │ │ │ - smulleq sl, r7, r8, r5 │ │ │ │ - sbcseq r6, r8, ip, asr #4 │ │ │ │ - sbceq sl, r7, r4, asr #10 │ │ │ │ - ldrsheq r6, [r8], #16 │ │ │ │ - sbceq sl, r7, r8, ror #9 │ │ │ │ - sbceq sl, r7, r8, ror #9 │ │ │ │ - sbcseq r6, r8, ip, lsr #2 │ │ │ │ - sbceq ip, r8, r0, ror r7 │ │ │ │ - sbcseq r6, r8, r4, lsl #2 │ │ │ │ - sbceq sl, r7, r4, ror #7 │ │ │ │ - ldrdeq sl, [r7], #56 @ 0x38 │ │ │ │ - sbcseq r4, r6, r0, lsl sp │ │ │ │ - sbcseq r6, r8, r0, rrx │ │ │ │ - smulleq sl, r7, r4, r3 │ │ │ │ - smulleq sl, r7, r4, r3 │ │ │ │ - ldrsbeq r5, [r8], #252 @ 0xfc │ │ │ │ - strdeq r6, [r7], #4 │ │ │ │ - sbcseq r5, r8, r4, lsr #31 │ │ │ │ - smulleq r6, r7, r8, r0 │ │ │ │ - sbcseq r5, r8, r8, asr #30 │ │ │ │ - sbceq r6, r7, r4, lsr r0 │ │ │ │ - sbcseq r5, r8, r4, ror #29 │ │ │ │ + sbcseq r1, r9, sp, lsl #17 │ │ │ │ + sbcseq r6, r8, ip, lsl r3 │ │ │ │ + sbceq sl, r7, r8, lsl #12 │ │ │ │ + sbcseq r6, r8, r4, asr #5 │ │ │ │ + strheq sl, [r7], #88 @ 0x58 │ │ │ │ + sbcseq r6, r8, ip, ror #4 │ │ │ │ + sbceq sl, r7, r4, ror #10 │ │ │ │ + sbcseq r6, r8, r0, lsl r2 │ │ │ │ + sbceq sl, r7, r8, lsl #10 │ │ │ │ + sbceq sl, r7, r8, lsl #10 │ │ │ │ + sbcseq r6, r8, ip, asr #2 │ │ │ │ + smulleq ip, r8, r0, r7 │ │ │ │ + sbcseq r6, r8, r4, lsr #2 │ │ │ │ + sbceq sl, r7, r4, lsl #8 │ │ │ │ + strdeq sl, [r7], #56 @ 0x38 │ │ │ │ + sbcseq r4, r6, r0, lsr sp │ │ │ │ + sbcseq r6, r8, r0, lsl #1 │ │ │ │ + strheq sl, [r7], #52 @ 0x34 │ │ │ │ + strheq sl, [r7], #52 @ 0x34 │ │ │ │ + ldrsheq r5, [r8], #252 @ 0xfc │ │ │ │ + sbceq r6, r7, r4, lsl r1 │ │ │ │ + sbcseq r5, r8, r4, asr #31 │ │ │ │ + strheq r6, [r7], #8 │ │ │ │ + sbcseq r5, r8, r8, ror #30 │ │ │ │ + sbceq r6, r7, r4, asr r0 │ │ │ │ + sbcseq r5, r8, r4, lsl #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r4, r2 │ │ │ │ @@ -117443,17 +117443,17 @@ │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r5, [pc, #16] @ aec3c │ │ │ │ ldr r0, [r0] │ │ │ │ add r5, pc, r5 │ │ │ │ b aebfc │ │ │ │ - sbceq r5, r7, ip, asr #30 │ │ │ │ - sbceq r5, r7, r8, lsr #30 │ │ │ │ - strdeq r5, [r7], #228 @ 0xe4 │ │ │ │ + sbceq r5, r7, ip, ror #30 │ │ │ │ + sbceq r5, r7, r8, asr #30 │ │ │ │ + sbceq r5, r7, r4, lsl pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldrb r5, [r0, #37] @ 0x25 │ │ │ │ sub sp, sp, #28 │ │ │ │ cmp r2, #6 │ │ │ │ @@ -117925,52 +117925,52 @@ │ │ │ │ bls aed60 │ │ │ │ ldr r2, [pc, #164] @ af450 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b aed60 │ │ │ │ - sbceq sl, r7, r8, asr #1 │ │ │ │ - sbceq r5, r7, r8, asr #20 │ │ │ │ - sbceq sl, r7, r0, lsl #1 │ │ │ │ - sbceq r5, r7, r0, asr #20 │ │ │ │ - sbceq r5, r7, r4, lsl sl │ │ │ │ - sbcseq r5, r8, r4, asr #25 │ │ │ │ - sbceq ip, r8, ip, ror sp │ │ │ │ - smulleq r9, r7, r0, lr │ │ │ │ - sbcseq r5, r8, r0, lsr #22 │ │ │ │ - sbceq r9, r7, r8, ror #28 │ │ │ │ - sbceq r9, r7, r8, lsr lr │ │ │ │ - sbcseq r5, r8, r8, lsr #21 │ │ │ │ - sbceq r9, r7, r0, asr #27 │ │ │ │ - strheq r9, [r7], #216 @ 0xd8 │ │ │ │ - strheq r9, [r7], #208 @ 0xd0 │ │ │ │ - sbceq r9, r7, r4, lsr #27 │ │ │ │ - sbceq r9, r7, ip, lsl #27 │ │ │ │ - sbcseq r5, r8, r4, ror #19 │ │ │ │ - sbceq fp, r8, r4, ror #31 │ │ │ │ - sbceq r9, r7, ip, ror ip │ │ │ │ - sbceq r9, r7, ip, ror #24 │ │ │ │ - sbceq r9, r7, r4, lsl #24 │ │ │ │ - strdeq r9, [r7], #184 @ 0xb8 │ │ │ │ - sbcseq r4, r6, ip, lsr #10 │ │ │ │ - sbcseq r5, r8, r0, lsl #17 │ │ │ │ - sbceq ip, r8, ip, ror r9 │ │ │ │ - strheq r9, [r7], #180 @ 0xb4 │ │ │ │ + sbceq sl, r7, r8, ror #1 │ │ │ │ + sbceq r5, r7, r8, ror #20 │ │ │ │ + sbceq sl, r7, r0, lsr #1 │ │ │ │ + sbceq r5, r7, r0, ror #20 │ │ │ │ + sbceq r5, r7, r4, lsr sl │ │ │ │ + sbcseq r5, r8, r4, ror #25 │ │ │ │ + smulleq ip, r8, ip, sp │ │ │ │ + strheq r9, [r7], #224 @ 0xe0 │ │ │ │ + sbcseq r5, r8, r0, asr #22 │ │ │ │ + sbceq r9, r7, r8, lsl #29 │ │ │ │ + sbceq r9, r7, r8, asr lr │ │ │ │ + sbcseq r5, r8, r8, asr #21 │ │ │ │ + sbceq r9, r7, r0, ror #27 │ │ │ │ + ldrdeq r9, [r7], #216 @ 0xd8 │ │ │ │ + ldrdeq r9, [r7], #208 @ 0xd0 │ │ │ │ + sbceq r9, r7, r4, asr #27 │ │ │ │ + sbceq r9, r7, ip, lsr #27 │ │ │ │ + sbcseq r5, r8, r4, lsl #20 │ │ │ │ + sbceq ip, r8, r4 │ │ │ │ + smulleq r9, r7, ip, ip │ │ │ │ + sbceq r9, r7, ip, lsl #25 │ │ │ │ + sbceq r9, r7, r4, lsr #24 │ │ │ │ + sbceq r9, r7, r8, lsl ip │ │ │ │ + sbcseq r4, r6, ip, asr #10 │ │ │ │ + sbcseq r5, r8, r0, lsr #17 │ │ │ │ + smulleq ip, r8, ip, r9 │ │ │ │ + ldrdeq r9, [r7], #180 @ 0xb4 │ │ │ │ + sbceq fp, r8, r8, lsr #26 │ │ │ │ + strdeq r7, [r7], #196 @ 0xc4 │ │ │ │ + sbceq fp, r8, r0, lsr #26 │ │ │ │ sbceq fp, r8, r8, lsl #26 │ │ │ │ - ldrdeq r7, [r7], #196 @ 0xc4 │ │ │ │ - sbceq fp, r8, r0, lsl #26 │ │ │ │ - sbceq fp, r8, r8, ror #25 │ │ │ │ - ldrsbeq r5, [r8], #124 @ 0x7c │ │ │ │ - sbceq r8, sl, r4, lsl #11 │ │ │ │ - sbceq r8, sl, ip, ror #10 │ │ │ │ - sbceq r8, sl, r4, asr r5 │ │ │ │ + ldrsheq r5, [r8], #124 @ 0x7c │ │ │ │ + sbceq r8, sl, r4, lsr #11 │ │ │ │ + sbceq r8, sl, ip, lsl #11 │ │ │ │ + sbceq r8, sl, r4, ror r5 │ │ │ │ + sbceq r8, sl, r4, lsl #10 │ │ │ │ sbceq r8, sl, r4, ror #9 │ │ │ │ sbceq r8, sl, r4, asr #9 │ │ │ │ - sbceq r8, sl, r4, lsr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ ldr r7, [r1] │ │ │ │ mov r6, r2 │ │ │ │ @@ -118016,16 +118016,16 @@ │ │ │ │ movne r2, #128 @ 0x80 │ │ │ │ moveq r2, #4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b aec40 │ │ │ │ - ldrdeq r9, [r7], #132 @ 0x84 │ │ │ │ - smullseq lr, r5, r0, ip │ │ │ │ + strdeq r9, [r7], #132 @ 0x84 │ │ │ │ + ldrheq lr, [r5], #192 @ 0xc0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #32] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -118040,15 +118040,15 @@ │ │ │ │ ldr r2, [pc, #20] @ af588 │ │ │ │ mov r3, r4 │ │ │ │ mov r0, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - strdeq r9, [r7], #112 @ 0x70 │ │ │ │ + sbceq r9, r7, r0, lsl r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r1, #12] │ │ │ │ mov r5, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -118098,17 +118098,17 @@ │ │ │ │ ldr r1, [pc, #28] @ af678 │ │ │ │ add r3, r2, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r4, #20] │ │ │ │ bl 17d7e0 │ │ │ │ mov r6, r0 │ │ │ │ b af610 │ │ │ │ - sbceq r9, r7, r8, ror r7 │ │ │ │ - sbceq r9, r7, r8, lsr r7 │ │ │ │ - sbceq r9, r7, ip, lsl r7 │ │ │ │ + smulleq r9, r7, r8, r7 │ │ │ │ + sbceq r9, r7, r8, asr r7 │ │ │ │ + sbceq r9, r7, ip, lsr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr r7, [r2] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -118300,33 +118300,33 @@ │ │ │ │ lsl ip, r1, #24 │ │ │ │ asr r3, ip, #24 │ │ │ │ asr ip, ip, #31 │ │ │ │ b af950 │ │ │ │ mov r3, r1 │ │ │ │ asr ip, r1, #31 │ │ │ │ b af950 │ │ │ │ - sbceq r9, r7, ip, ror r6 │ │ │ │ - strheq r9, [r7], #100 @ 0x64 │ │ │ │ - ldrdeq ip, [r8], #52 @ 0x34 │ │ │ │ - ldrsheq r0, [r9], #125 @ 0x7d │ │ │ │ - sbcseq r0, r9, r5, asr #15 │ │ │ │ - ldrsheq sp, [r5], #36 @ 0x24 │ │ │ │ - sbcseq sp, r7, r0, lsr r8 │ │ │ │ - ldrdeq r9, [r7], #88 @ 0x58 │ │ │ │ - sbcseq r0, r9, r5, lsr r7 │ │ │ │ - sbcseq r3, r6, r4, lsr #28 │ │ │ │ - ldrsbeq r0, [r9], #97 @ 0x61 │ │ │ │ - sbceq r9, r7, r0, lsl r5 │ │ │ │ - sbcseq r8, r5, r4, lsl lr │ │ │ │ - sbceq r9, r8, r0, lsl #14 │ │ │ │ - sbceq r9, r7, r4, lsl #9 │ │ │ │ - sbceq r9, r7, r0, asr #9 │ │ │ │ - sbceq r9, r7, r8, ror r4 │ │ │ │ - sbceq r9, r7, r4, lsl r4 │ │ │ │ - sbceq r9, r7, r8, lsr r4 │ │ │ │ + smulleq r9, r7, ip, r6 │ │ │ │ + ldrdeq r9, [r7], #100 @ 0x64 │ │ │ │ + strdeq ip, [r8], #52 @ 0x34 │ │ │ │ + sbcseq r0, r9, sp, lsl r8 │ │ │ │ + sbcseq r0, r9, r5, ror #15 │ │ │ │ + sbcseq sp, r5, r4, lsl r3 │ │ │ │ + sbcseq sp, r7, r0, asr r8 │ │ │ │ + strdeq r9, [r7], #88 @ 0x58 │ │ │ │ + sbcseq r0, r9, r5, asr r7 │ │ │ │ + sbcseq r3, r6, r4, asr #28 │ │ │ │ + ldrsheq r0, [r9], #97 @ 0x61 │ │ │ │ + sbceq r9, r7, r0, lsr r5 │ │ │ │ + sbcseq r8, r5, r4, lsr lr │ │ │ │ + sbceq r9, r8, r0, lsr #14 │ │ │ │ + sbceq r9, r7, r4, lsr #9 │ │ │ │ + sbceq r9, r7, r0, ror #9 │ │ │ │ + smulleq r9, r7, r8, r4 │ │ │ │ + sbceq r9, r7, r4, lsr r4 │ │ │ │ + sbceq r9, r7, r8, asr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ subs r5, r0, #0 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r8, r1 │ │ │ │ @@ -118363,17 +118363,17 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, #4 │ │ │ │ mov r1, #1 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 3af28 │ │ │ │ teqeq pc, r8 @ @ │ │ │ │ - smullseq r8, r5, r0, ip │ │ │ │ - sbceq sp, r8, r8, lsl #22 │ │ │ │ - sbceq r8, r7, r0, lsr r8 │ │ │ │ + ldrheq r8, [r5], #192 @ 0xc0 │ │ │ │ + sbceq sp, r8, r8, lsr #22 │ │ │ │ + sbceq r8, r7, r0, asr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #1520] @ b00ac │ │ │ │ ldr r3, [pc, #1520] @ b00b0 │ │ │ │ @@ -118755,68 +118755,68 @@ │ │ │ │ b b0044 │ │ │ │ ldr r1, [pc, #228] @ b0188 │ │ │ │ add r1, pc, r1 │ │ │ │ b b0034 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r6, r8, lsr r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r9, r7, ip, ror #6 │ │ │ │ + sbceq r9, r7, ip, lsl #7 │ │ │ │ + sbceq r9, r7, r0, asr #5 │ │ │ │ + strheq r9, [r7], #32 │ │ │ │ + sbceq sp, r8, ip, lsl sl │ │ │ │ sbceq r9, r7, r0, lsr #5 │ │ │ │ smulleq r9, r7, r0, r2 │ │ │ │ - strdeq sp, [r8], #156 @ 0x9c │ │ │ │ + sbceq sp, r8, r4, ror #19 │ │ │ │ + sbceq r9, r7, r8, lsl #5 │ │ │ │ + sbceq r9, r7, r0, lsl #5 │ │ │ │ + sbceq sp, r8, ip, lsr #19 │ │ │ │ sbceq r9, r7, r0, lsl #5 │ │ │ │ - sbceq r9, r7, r0, ror r2 │ │ │ │ - sbceq sp, r8, r4, asr #19 │ │ │ │ - sbceq r9, r7, r8, ror #4 │ │ │ │ - sbceq r9, r7, r0, ror #4 │ │ │ │ - sbceq sp, r8, ip, lsl #19 │ │ │ │ - sbceq r9, r7, r0, ror #4 │ │ │ │ - sbcseq lr, r5, r4, asr #10 │ │ │ │ - sbceq r9, r7, r4, ror #3 │ │ │ │ + sbcseq lr, r5, r4, ror #10 │ │ │ │ + sbceq r9, r7, r4, lsl #4 │ │ │ │ @ instruction: 0x001fffff │ │ │ │ muleq r0, pc, r2 @ │ │ │ │ - strheq r9, [r7], #24 │ │ │ │ - sbceq r9, r7, r4, lsr #3 │ │ │ │ - sbcseq r5, r6, r8, lsr #15 │ │ │ │ + ldrdeq r9, [r7], #24 │ │ │ │ + sbceq r9, r7, r4, asr #3 │ │ │ │ + sbcseq r5, r6, r8, asr #15 │ │ │ │ smlalbteq r0, r6, r0, r2 │ │ │ │ - strheq sp, [r8], #116 @ 0x74 │ │ │ │ - sbceq r9, r7, ip, ror r0 │ │ │ │ - smulleq sp, r8, ip, r7 │ │ │ │ - sbceq sp, r8, r8, lsl #15 │ │ │ │ - sbceq r9, r7, r8, lsr #32 │ │ │ │ - sbceq sp, r8, r0, ror r7 │ │ │ │ - sbceq sp, r8, r0, ror #14 │ │ │ │ - sbceq r8, r7, r0, ror #31 │ │ │ │ - sbceq sp, r8, r4, asr #14 │ │ │ │ + ldrdeq sp, [r8], #116 @ 0x74 │ │ │ │ smulleq r9, r7, ip, r0 │ │ │ │ - sbceq r8, r7, r8, lsl pc │ │ │ │ - ldrsheq r0, [r9], #9 │ │ │ │ - ldrsheq lr, [r5], #20 │ │ │ │ + strheq sp, [r8], #124 @ 0x7c │ │ │ │ + sbceq sp, r8, r8, lsr #15 │ │ │ │ + sbceq r9, r7, r8, asr #32 │ │ │ │ + smulleq sp, r8, r0, r7 │ │ │ │ + sbceq sp, r8, r0, lsl #15 │ │ │ │ + sbceq r9, r7, r0 │ │ │ │ + sbceq sp, r8, r4, ror #14 │ │ │ │ + strheq r9, [r7], #12 │ │ │ │ + sbceq r8, r7, r8, lsr pc │ │ │ │ + sbcseq r0, r9, r9, lsl r1 │ │ │ │ + sbcseq lr, r5, r4, lsl r2 │ │ │ │ cmpeq r6, r4, lsr #16 │ │ │ │ - ldrheq lr, [r5], #20 │ │ │ │ - sbceq sp, r8, r8, ror #11 │ │ │ │ - sbceq r8, r7, r0, lsr #30 │ │ │ │ - sbceq sp, r8, r4, asr #11 │ │ │ │ - sbceq r8, r7, r4, lsr #29 │ │ │ │ - sbceq r8, r7, r0, ror #29 │ │ │ │ - sbcseq sl, r8, r8, lsr #5 │ │ │ │ - sbceq sp, r8, r8, lsr r5 │ │ │ │ - sbceq sp, r8, ip, lsr #10 │ │ │ │ - sbceq r1, r7, r8, lsr #29 │ │ │ │ - strdeq r8, [r7], #220 @ 0xdc │ │ │ │ - sbceq r8, r7, r0, ror #5 │ │ │ │ - ldrdeq r8, [r7], #196 @ 0xc4 │ │ │ │ - sbcseq pc, r6, r4, lsr r7 @ │ │ │ │ - sbceq r8, r7, ip, asr #28 │ │ │ │ - ldrheq r1, [r8], #128 @ 0x80 │ │ │ │ - smulleq r8, r7, r8, r2 │ │ │ │ - sbceq r8, r7, ip, lsr #4 │ │ │ │ - sbceq r8, r7, r8, lsr #27 │ │ │ │ - ldrdeq r8, [r7], #28 │ │ │ │ - sbceq r8, r7, ip, ror #24 │ │ │ │ + ldrsbeq lr, [r5], #20 │ │ │ │ + sbceq sp, r8, r8, lsl #12 │ │ │ │ + sbceq r8, r7, r0, asr #30 │ │ │ │ + sbceq sp, r8, r4, ror #11 │ │ │ │ + sbceq r8, r7, r4, asr #29 │ │ │ │ + sbceq r8, r7, r0, lsl #30 │ │ │ │ + sbcseq sl, r8, r8, asr #5 │ │ │ │ + sbceq sp, r8, r8, asr r5 │ │ │ │ + sbceq sp, r8, ip, asr #10 │ │ │ │ + sbceq r1, r7, r8, asr #29 │ │ │ │ + sbceq r8, r7, ip, lsl lr │ │ │ │ + sbceq r8, r7, r0, lsl #6 │ │ │ │ + strdeq r8, [r7], #196 @ 0xc4 │ │ │ │ + sbcseq pc, r6, r4, asr r7 @ │ │ │ │ + sbceq r8, r7, ip, ror #28 │ │ │ │ + ldrsbeq r1, [r8], #128 @ 0x80 │ │ │ │ + strheq r8, [r7], #40 @ 0x28 │ │ │ │ + sbceq r8, r7, ip, asr #4 │ │ │ │ + sbceq r8, r7, r8, asr #27 │ │ │ │ + strdeq r8, [r7], #28 │ │ │ │ + sbceq r8, r7, ip, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r1 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ @@ -118840,15 +118840,15 @@ │ │ │ │ add r4, r4, #1 │ │ │ │ ldr r3, [r3, #48] @ 0x30 │ │ │ │ cmp r4, r3 │ │ │ │ bcc b01d0 │ │ │ │ mov r0, r9 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 17d4fc │ │ │ │ - sbceq r9, r7, r4, ror #13 │ │ │ │ + sbceq r9, r7, r4, lsl #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ and r2, r0, #134 @ 0x86 │ │ │ │ mov r3, r0 │ │ │ │ cmp r2, #6 │ │ │ │ @@ -118892,22 +118892,22 @@ │ │ │ │ b b0290 │ │ │ │ ldr r3, [pc, #40] @ b02f0 │ │ │ │ add r3, pc, r3 │ │ │ │ b b0290 │ │ │ │ ldr r3, [pc, #32] @ b02f4 │ │ │ │ add r3, pc, r3 │ │ │ │ b b0290 │ │ │ │ - smulleq r4, r8, r8, r2 │ │ │ │ - sbcseq r3, r6, r0, ror #7 │ │ │ │ - sbceq r3, r8, r4, asr #22 │ │ │ │ - sbceq r8, r7, ip, lsr #24 │ │ │ │ - sbceq r8, r7, r0, asr #21 │ │ │ │ - sbceq r8, r7, r8, lsl #24 │ │ │ │ - strdeq r8, [r7], #188 @ 0xbc │ │ │ │ - smulleq r5, r7, ip, sl │ │ │ │ + strheq r4, [r8], #40 @ 0x28 │ │ │ │ + sbcseq r3, r6, r0, lsl #8 │ │ │ │ + sbceq r3, r8, r4, ror #22 │ │ │ │ + sbceq r8, r7, ip, asr #24 │ │ │ │ + sbceq r8, r7, r0, ror #21 │ │ │ │ + sbceq r8, r7, r8, lsr #24 │ │ │ │ + sbceq r8, r7, ip, lsl ip │ │ │ │ + strheq r5, [r7], #172 @ 0xac │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #24 │ │ │ │ ldr r5, [sp, #56] @ 0x38 │ │ │ │ mov r7, r0 │ │ │ │ @@ -118966,20 +118966,20 @@ │ │ │ │ beq b03f4 │ │ │ │ ldr r3, [pc, #32] @ b0410 │ │ │ │ add r3, pc, r3 │ │ │ │ b b0378 │ │ │ │ ldr r3, [pc, #24] @ b0414 │ │ │ │ add r3, pc, r3 │ │ │ │ b b0378 │ │ │ │ - strheq sp, [r8], #20 │ │ │ │ + ldrdeq sp, [r8], #20 │ │ │ │ teqeq pc, ip @ @ │ │ │ │ - sbceq sp, r8, r8, lsl #3 │ │ │ │ - sbceq r8, r7, r0, lsr fp │ │ │ │ - ldrdeq r8, [r7], #172 @ 0xac │ │ │ │ - ldrdeq r8, [r7], #168 @ 0xa8 │ │ │ │ + sbceq sp, r8, r8, lsr #3 │ │ │ │ + sbceq r8, r7, r0, asr fp │ │ │ │ + strdeq r8, [r7], #172 @ 0xac │ │ │ │ + strdeq r8, [r7], #168 @ 0xa8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ ldr r3, [pc, #3824] @ b1320 │ │ │ │ sub sp, sp, #100 @ 0x64 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -119937,194 +119937,194 @@ │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b b0e28 │ │ │ │ smlalbteq pc, r5, r8, fp @ │ │ │ │ strheq pc, [r5, #-180] @ 0xffffff4c @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r4, r7, ip, asr r4 │ │ │ │ - sbcseq pc, r8, r6, lsl #21 │ │ │ │ - sbcseq ip, r5, r0, lsl #12 │ │ │ │ - smulleq r8, r7, r0, r8 │ │ │ │ - ldrdeq r7, [sl], #44 @ 0x2c │ │ │ │ + sbceq r4, r7, ip, ror r4 │ │ │ │ + sbcseq pc, r8, r6, lsr #21 │ │ │ │ + sbcseq ip, r5, r0, lsr #12 │ │ │ │ + strheq r8, [r7], #128 @ 0x80 │ │ │ │ + strdeq r7, [sl], #44 @ 0x2c │ │ │ │ cmppeq r5, r4, asr #20 @ p-variant is OBSOLETE │ │ │ │ - strdeq r9, [r7], #44 @ 0x2c │ │ │ │ - ldrdeq r9, [r7], #32 │ │ │ │ - ldrsheq r7, [r5], #244 @ 0xf4 │ │ │ │ - sbcseq sp, r5, r8, lsl #21 │ │ │ │ - strheq r8, [r8], #136 @ 0x88 │ │ │ │ - smullseq r1, r8, r0, r8 │ │ │ │ - sbcseq r9, r8, r0, asr #21 │ │ │ │ - sbceq r8, r7, r4, asr r6 │ │ │ │ - sbcseq r4, r8, r0, lsl #3 │ │ │ │ - ldrsbeq pc, [r8], #100 @ 0x64 @ │ │ │ │ - sbceq r8, r7, r8, lsr r7 │ │ │ │ - sbceq r8, r7, r4, lsr #14 │ │ │ │ - sbceq r8, r7, ip, lsl #14 │ │ │ │ - sbcseq sp, r5, r8, lsr r7 │ │ │ │ - smullseq r4, r8, r0, r0 │ │ │ │ - sbcseq r2, r6, ip, lsl #30 │ │ │ │ - sbceq fp, r8, r8, ror #1 │ │ │ │ - sbcseq pc, r8, r4, ror #10 │ │ │ │ - sbceq r8, r7, r0, lsr lr │ │ │ │ + sbceq r9, r7, ip, lsl r3 │ │ │ │ + strdeq r9, [r7], #32 │ │ │ │ + sbcseq r8, r5, r4, lsl r0 │ │ │ │ + sbcseq sp, r5, r8, lsr #21 │ │ │ │ + ldrdeq r8, [r8], #136 @ 0x88 │ │ │ │ + ldrheq r1, [r8], #128 @ 0x80 │ │ │ │ + sbcseq r9, r8, r0, ror #21 │ │ │ │ + sbceq r8, r7, r4, ror r6 │ │ │ │ + sbcseq r4, r8, r0, lsr #3 │ │ │ │ + ldrsheq pc, [r8], #100 @ 0x64 @ │ │ │ │ + sbceq r8, r7, r8, asr r7 │ │ │ │ + sbceq r8, r7, r4, asr #14 │ │ │ │ + sbceq r8, r7, ip, lsr #14 │ │ │ │ + sbcseq sp, r5, r8, asr r7 │ │ │ │ + ldrheq r4, [r8], #0 │ │ │ │ + sbcseq r2, r6, ip, lsr #30 │ │ │ │ + sbceq fp, r8, r8, lsl #2 │ │ │ │ + sbcseq pc, r8, r4, lsl #11 │ │ │ │ + sbceq r8, r7, r0, asr lr │ │ │ │ @ instruction: 0x0145f594 │ │ │ │ - sbcseq pc, r8, ip, ror #9 │ │ │ │ + sbcseq pc, r8, ip, lsl #10 │ │ │ │ cmppeq r5, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - strheq r8, [r7], #220 @ 0xdc │ │ │ │ - sbceq r8, r7, ip, lsl #27 │ │ │ │ - sbcseq r3, r8, r4, asr lr │ │ │ │ - sbceq r8, r7, r8, ror #26 │ │ │ │ + ldrdeq r8, [r7], #220 @ 0xdc │ │ │ │ + sbceq r8, r7, ip, lsr #27 │ │ │ │ + sbcseq r3, r8, r4, ror lr │ │ │ │ + sbceq r8, r7, r8, lsl #27 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - strheq r8, [r7], #60 @ 0x3c │ │ │ │ - sbcseq r2, r6, r4, lsl ip │ │ │ │ - sbcseq r3, r8, ip, lsr sp │ │ │ │ - strdeq sl, [r8], #216 @ 0xd8 │ │ │ │ - sbcseq r2, r6, ip, ror #22 │ │ │ │ - sbcseq pc, r8, r0, ror #4 │ │ │ │ - sbceq r8, r7, r0, ror #4 │ │ │ │ - ldrsbeq r2, [r6], #136 @ 0x88 │ │ │ │ - ldrdeq r7, [r7], #248 @ 0xf8 │ │ │ │ + ldrdeq r8, [r7], #60 @ 0x3c │ │ │ │ + sbcseq r2, r6, r4, lsr ip │ │ │ │ + sbcseq r3, r8, ip, asr sp │ │ │ │ + sbceq sl, r8, r8, lsl lr │ │ │ │ + sbcseq r2, r6, ip, lsl #23 │ │ │ │ + sbcseq pc, r8, r0, lsl #5 │ │ │ │ + sbceq r8, r7, r0, lsl #5 │ │ │ │ + ldrsheq r2, [r6], #136 @ 0x88 │ │ │ │ + strdeq r7, [r7], #248 @ 0xf8 │ │ │ │ andeq r0, r0, r4, lsl #27 │ │ │ │ - sbceq r8, r7, r4, lsl r7 │ │ │ │ - smullseq r3, r8, r4, fp │ │ │ │ - ldrdeq r6, [sl], #156 @ 0x9c │ │ │ │ - sbcseq pc, r6, r8, asr #21 │ │ │ │ - sbceq r8, r7, r0, lsr #7 │ │ │ │ - ldrdeq r8, [r7], #48 @ 0x30 │ │ │ │ - strdeq r8, [r7], #40 @ 0x28 │ │ │ │ - sbceq sl, r8, r4, lsr fp │ │ │ │ - sbcseq pc, r8, r8, lsr #2 │ │ │ │ - sbceq r8, r7, r0, asr r1 │ │ │ │ - sbceq r7, r7, r4, lsr #30 │ │ │ │ - sbceq r7, r7, ip, asr #30 │ │ │ │ - sbcseq r2, r6, r4, lsl #16 │ │ │ │ - ldrsheq r7, [r5], #84 @ 0x54 │ │ │ │ - sbceq r7, r7, r0, lsl #30 │ │ │ │ - sbceq ip, r8, r8, lsl r4 │ │ │ │ - smullseq r7, r5, r0, r5 │ │ │ │ - sbceq r7, r7, r8, lsl #29 │ │ │ │ - smulleq r7, r7, r4, lr @ │ │ │ │ + sbceq r8, r7, r4, lsr r7 │ │ │ │ + ldrheq r3, [r8], #180 @ 0xb4 │ │ │ │ + strdeq r6, [sl], #156 @ 0x9c │ │ │ │ + sbcseq pc, r6, r8, ror #21 │ │ │ │ + sbceq r8, r7, r0, asr #7 │ │ │ │ + strdeq r8, [r7], #48 @ 0x30 │ │ │ │ + sbceq r8, r7, r8, lsl r3 │ │ │ │ + sbceq sl, r8, r4, asr fp │ │ │ │ + sbcseq pc, r8, r8, asr #2 │ │ │ │ + sbceq r8, r7, r0, ror r1 │ │ │ │ + sbceq r7, r7, r4, asr #30 │ │ │ │ + sbceq r7, r7, ip, ror #30 │ │ │ │ + sbcseq r2, r6, r4, lsr #16 │ │ │ │ + sbcseq r7, r5, r4, lsl r6 │ │ │ │ + sbceq r7, r7, r0, lsr #30 │ │ │ │ + sbceq ip, r8, r8, lsr r4 │ │ │ │ + ldrheq r7, [r5], #80 @ 0x50 │ │ │ │ + sbceq r7, r7, r8, lsr #29 │ │ │ │ + strheq r7, [r7], #228 @ 0xe4 │ │ │ │ cmpeq r5, ip, ror lr │ │ │ │ - sbceq r7, r7, r4, asr pc │ │ │ │ - sbceq lr, r7, r8, ror sp │ │ │ │ - sbceq r7, r7, ip, lsr #30 │ │ │ │ - strheq r7, [r7], #232 @ 0xe8 │ │ │ │ - sbceq r7, r7, r4, ror #28 │ │ │ │ - sbceq r7, r7, r8, asr #28 │ │ │ │ - sbcseq r7, r6, r0, ror #24 │ │ │ │ + sbceq r7, r7, r4, ror pc │ │ │ │ + smulleq lr, r7, r8, sp │ │ │ │ + sbceq r7, r7, ip, asr #30 │ │ │ │ + ldrdeq r7, [r7], #232 @ 0xe8 │ │ │ │ + sbceq r7, r7, r4, lsl #29 │ │ │ │ + sbceq r7, r7, r8, ror #28 │ │ │ │ + sbcseq r7, r6, r0, lsl #25 │ │ │ │ andeq r0, r0, fp, ror #2 │ │ │ │ + sbceq r7, r7, r8, lsl #22 │ │ │ │ + sbceq r7, r7, r0, lsl #22 │ │ │ │ sbceq r7, r7, r8, ror #21 │ │ │ │ - sbceq r7, r7, r0, ror #21 │ │ │ │ - sbceq r7, r7, r8, asr #21 │ │ │ │ - strheq fp, [r8], #216 @ 0xd8 │ │ │ │ - ldrsbeq ip, [r5], #148 @ 0x94 │ │ │ │ - ldrsheq r8, [r8], #172 @ 0xac │ │ │ │ - sbcseq lr, r8, r8, lsr #16 │ │ │ │ - sbceq r7, r7, ip, lsr #25 │ │ │ │ - sbceq r7, r7, ip, ror #14 │ │ │ │ - sbceq r7, r7, r4, lsr r8 │ │ │ │ - sbceq r7, r7, r0, lsr #8 │ │ │ │ - ldrdeq r7, [r7], #120 @ 0x78 │ │ │ │ - sbceq r7, r7, r0, ror #16 │ │ │ │ - sbcseq r6, r5, r0, ror #26 │ │ │ │ - sbceq r7, r7, ip, ror #12 │ │ │ │ - sbceq fp, r8, ip, ror fp │ │ │ │ - ldrsheq r6, [r5], #192 @ 0xc0 │ │ │ │ - sbceq r7, r7, ip, lsl #22 │ │ │ │ - sbceq r7, r7, r0, ror #21 │ │ │ │ - sbcseq r8, r5, r4, lsr sp │ │ │ │ - sbcseq lr, r8, r8, asr #11 │ │ │ │ - sbceq r7, r7, r0, lsr #21 │ │ │ │ - sbceq r7, r7, r8, lsr #19 │ │ │ │ - sbceq r7, r7, r0, ror r9 │ │ │ │ - sbcseq r1, r6, ip, ror #20 │ │ │ │ - smulleq r7, r7, r4, r8 @ │ │ │ │ - sbcseq lr, r8, ip, lsl #8 │ │ │ │ - sbcseq r8, r5, r4, asr fp │ │ │ │ + ldrdeq fp, [r8], #216 @ 0xd8 │ │ │ │ + ldrsheq ip, [r5], #148 @ 0x94 │ │ │ │ + sbcseq r8, r8, ip, lsl fp │ │ │ │ + sbcseq lr, r8, r8, asr #16 │ │ │ │ + sbceq r7, r7, ip, asr #25 │ │ │ │ + sbceq r7, r7, ip, lsl #15 │ │ │ │ + sbceq r7, r7, r4, asr r8 │ │ │ │ + sbceq r7, r7, r0, asr #8 │ │ │ │ + strdeq r7, [r7], #120 @ 0x78 │ │ │ │ sbceq r7, r7, r0, lsl #17 │ │ │ │ - sbceq r7, r7, r0, lsr #6 │ │ │ │ - sbcseq r1, r6, r4, lsr #19 │ │ │ │ - ldrdeq r7, [r7], #124 @ 0x7c │ │ │ │ - sbceq r7, r7, r8, asr r2 │ │ │ │ - sbceq r7, r7, r0, lsr #15 │ │ │ │ - sbceq r7, r7, ip, ror r7 │ │ │ │ - sbceq r7, r7, r4, asr r5 │ │ │ │ - ldrsheq lr, [r8], #36 @ 0x24 │ │ │ │ - sbceq r7, r7, ip, lsl r5 │ │ │ │ - sbcseq lr, r8, r6, lsr #5 │ │ │ │ - sbceq r7, r7, r4, lsr r2 │ │ │ │ - sbcseq lr, r8, sl, ror #4 │ │ │ │ + sbcseq r6, r5, r0, lsl #27 │ │ │ │ + sbceq r7, r7, ip, lsl #13 │ │ │ │ + smulleq fp, r8, ip, fp │ │ │ │ + sbcseq r6, r5, r0, lsl sp │ │ │ │ + sbceq r7, r7, ip, lsr #22 │ │ │ │ + sbceq r7, r7, r0, lsl #22 │ │ │ │ + sbcseq r8, r5, r4, asr sp │ │ │ │ + sbcseq lr, r8, r8, ror #11 │ │ │ │ + sbceq r7, r7, r0, asr #21 │ │ │ │ + sbceq r7, r7, r8, asr #19 │ │ │ │ + smulleq r7, r7, r0, r9 @ │ │ │ │ + sbcseq r1, r6, ip, lsl #21 │ │ │ │ + strheq r7, [r7], #132 @ 0x84 │ │ │ │ + sbcseq lr, r8, ip, lsr #8 │ │ │ │ + sbcseq r8, r5, r4, ror fp │ │ │ │ + sbceq r7, r7, r0, lsr #17 │ │ │ │ + sbceq r7, r7, r0, asr #6 │ │ │ │ + sbcseq r1, r6, r4, asr #19 │ │ │ │ + strdeq r7, [r7], #124 @ 0x7c │ │ │ │ + sbceq r7, r7, r8, ror r2 │ │ │ │ + sbceq r7, r7, r0, asr #15 │ │ │ │ + smulleq r7, r7, ip, r7 @ │ │ │ │ + sbceq r7, r7, r4, ror r5 │ │ │ │ + sbcseq lr, r8, r4, lsl r3 │ │ │ │ + sbceq r7, r7, ip, lsr r5 │ │ │ │ + sbcseq lr, r8, r6, asr #5 │ │ │ │ + sbceq r7, r7, r4, asr r2 │ │ │ │ + sbcseq lr, r8, sl, lsl #5 │ │ │ │ teqeq pc, ip, lsl r7 @ │ │ │ │ - sbceq r7, r7, r8, asr #4 │ │ │ │ - sbceq r7, r7, r8, ror r6 │ │ │ │ - sbceq r7, r7, r8, asr #2 │ │ │ │ - sbcseq r0, r8, r4, lsl #1 │ │ │ │ - sbcseq r8, r8, r8, asr r3 │ │ │ │ - strdeq r6, [r7], #224 @ 0xe0 │ │ │ │ + sbceq r7, r7, r8, ror #4 │ │ │ │ + smulleq r7, r7, r8, r6 @ │ │ │ │ + sbceq r7, r7, r8, ror #2 │ │ │ │ + sbcseq r0, r8, r4, lsr #1 │ │ │ │ + sbcseq r8, r8, r8, ror r3 │ │ │ │ + sbceq r6, r7, r0, lsl pc │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ - sbceq r7, r7, ip, ror r0 │ │ │ │ - sbceq r6, r7, r8, asr #31 │ │ │ │ - sbceq r6, r7, ip, ror pc │ │ │ │ - sbceq r6, r7, r4, lsl #31 │ │ │ │ - smulleq r6, r7, r0, pc @ │ │ │ │ - sbceq r7, r7, ip, lsl #17 │ │ │ │ + smulleq r7, r7, ip, r0 @ │ │ │ │ + sbceq r6, r7, r8, ror #31 │ │ │ │ + smulleq r6, r7, ip, pc @ │ │ │ │ + sbceq r6, r7, r4, lsr #31 │ │ │ │ + strheq r6, [r7], #240 @ 0xf0 │ │ │ │ + sbceq r7, r7, ip, lsr #17 │ │ │ │ @ instruction: 0x0145df90 │ │ │ │ - sbceq r7, r7, r4, lsr r8 │ │ │ │ + sbceq r7, r7, r4, asr r8 │ │ │ │ cmpeq r5, ip, lsr pc │ │ │ │ - sbceq r7, r7, r4, asr #15 │ │ │ │ + sbceq r7, r7, r4, ror #15 │ │ │ │ cmpeq r5, r0, lsl #30 │ │ │ │ - sbceq r7, r7, r0, lsl #15 │ │ │ │ + sbceq r7, r7, r0, lsr #15 │ │ │ │ ldrdeq sp, [r5, #-224] @ 0xffffff20 │ │ │ │ - sbceq r7, r7, r8, asr #14 │ │ │ │ + sbceq r7, r7, r8, ror #14 │ │ │ │ smlaltbeq sp, r5, r0, lr │ │ │ │ - sbceq r7, r7, ip, lsr #14 │ │ │ │ + sbceq r7, r7, ip, asr #14 │ │ │ │ cmpeq r5, r0, ror lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq pc, r7, ip, lsl #25 │ │ │ │ - sbceq r7, r7, r0, ror #1 │ │ │ │ - ldrdeq r7, [r7], #4 │ │ │ │ - sbceq r5, r8, r8, asr #19 │ │ │ │ - sbceq r7, r7, r0, lsr #1 │ │ │ │ - sbcseq r6, r8, r0, ror r3 │ │ │ │ - ldrdeq r6, [r7], #204 @ 0xcc │ │ │ │ - sbceq r6, r7, ip, lsr #29 │ │ │ │ - sbceq r6, r7, r0, asr #25 │ │ │ │ - sbceq r7, r7, r8, lsl #7 │ │ │ │ - ldrheq fp, [r5], #232 @ 0xe8 │ │ │ │ - sbcseq sp, r8, r8, lsl #28 │ │ │ │ - sbcseq r2, r8, r0, asr #14 │ │ │ │ - sbceq r7, r7, ip, lsl #7 │ │ │ │ + sbcseq pc, r7, ip, lsr #25 │ │ │ │ + sbceq r7, r7, r0, lsl #2 │ │ │ │ + strdeq r7, [r7], #4 │ │ │ │ + sbceq r5, r8, r8, ror #19 │ │ │ │ + sbceq r7, r7, r0, asr #1 │ │ │ │ + smullseq r6, r8, r0, r3 │ │ │ │ + strdeq r6, [r7], #204 @ 0xcc │ │ │ │ + sbceq r6, r7, ip, asr #29 │ │ │ │ + sbceq r6, r7, r0, ror #25 │ │ │ │ + sbceq r7, r7, r8, lsr #7 │ │ │ │ + ldrsbeq fp, [r5], #232 @ 0xe8 │ │ │ │ + sbcseq sp, r8, r8, lsr #28 │ │ │ │ + sbcseq r2, r8, r0, ror #14 │ │ │ │ + sbceq r7, r7, ip, lsr #7 │ │ │ │ + sbceq r7, r7, r8, ror #6 │ │ │ │ + sbceq r7, r7, r4, ror r4 │ │ │ │ + sbceq r7, r7, r8, asr #8 │ │ │ │ + sbceq r7, r7, ip, lsl r4 │ │ │ │ + strdeq r7, [r7], #48 @ 0x30 │ │ │ │ + smulleq r7, r7, ip, r3 @ │ │ │ │ + sbceq r7, r7, r0, ror #6 │ │ │ │ + strdeq r7, [r7], #48 @ 0x30 │ │ │ │ + sbceq r7, r7, r8, ror r3 │ │ │ │ sbceq r7, r7, r8, asr #6 │ │ │ │ - sbceq r7, r7, r4, asr r4 │ │ │ │ - sbceq r7, r7, r8, lsr #8 │ │ │ │ - strdeq r7, [r7], #60 @ 0x3c │ │ │ │ - ldrdeq r7, [r7], #48 @ 0x30 │ │ │ │ - sbceq r7, r7, ip, ror r3 │ │ │ │ - sbceq r7, r7, r0, asr #6 │ │ │ │ - ldrdeq r7, [r7], #48 @ 0x30 │ │ │ │ - sbceq r7, r7, r8, asr r3 │ │ │ │ - sbceq r7, r7, r8, lsr #6 │ │ │ │ + strdeq r7, [r7], #32 │ │ │ │ ldrdeq r7, [r7], #32 │ │ │ │ - strheq r7, [r7], #32 │ │ │ │ - sbceq r7, r7, r8, lsl #5 │ │ │ │ - sbceq r7, r7, r4, ror #4 │ │ │ │ + sbceq r7, r7, r8, lsr #5 │ │ │ │ + sbceq r7, r7, r4, lsl #5 │ │ │ │ + sbceq r7, r7, r0, ror #4 │ │ │ │ sbceq r7, r7, r0, asr #4 │ │ │ │ sbceq r7, r7, r0, lsr #4 │ │ │ │ - sbceq r7, r7, r0, lsl #4 │ │ │ │ - ldrdeq r7, [r7], #28 │ │ │ │ - strheq r7, [r7], #20 │ │ │ │ + strdeq r7, [r7], #28 │ │ │ │ + ldrdeq r7, [r7], #20 │ │ │ │ + strheq r7, [r7], #16 │ │ │ │ smulleq r7, r7, r0, r1 @ │ │ │ │ - sbceq r7, r7, r0, ror r1 │ │ │ │ - sbceq r7, r7, r0, lsl #1 │ │ │ │ - sbceq r7, r7, r4, asr r0 │ │ │ │ + sbceq r7, r7, r0, lsr #1 │ │ │ │ + sbceq r7, r7, r4, ror r0 │ │ │ │ + sbceq r7, r7, ip, asr #32 │ │ │ │ sbceq r7, r7, ip, lsr #32 │ │ │ │ sbceq r7, r7, ip │ │ │ │ sbceq r6, r7, ip, ror #31 │ │ │ │ - sbceq r6, r7, ip, asr #31 │ │ │ │ - sbceq r6, r7, r0, lsr #31 │ │ │ │ + sbceq r6, r7, r0, asr #31 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ ldr r5, [r0, #20] │ │ │ │ mov r2, #4 │ │ │ │ add r3, r5, r5, lsl #2 │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ add r3, r1, r3, lsl #2 │ │ │ │ @@ -122021,139 +122021,139 @@ │ │ │ │ b b2230 │ │ │ │ ldr r2, [pc, #512] @ b35ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b b0e28 │ │ │ │ + smulleq r6, r7, ip, pc @ │ │ │ │ sbceq r6, r7, ip, ror pc │ │ │ │ sbceq r6, r7, ip, asr pc │ │ │ │ sbceq r6, r7, ip, lsr pc │ │ │ │ sbceq r6, r7, ip, lsl pc │ │ │ │ strdeq r6, [r7], #236 @ 0xec │ │ │ │ ldrdeq r6, [r7], #236 @ 0xec │ │ │ │ + sbceq r7, r7, r0 │ │ │ │ + ldrdeq r6, [r7], #252 @ 0xfc │ │ │ │ + sbceq r6, r7, r8, lsr #31 │ │ │ │ + sbceq r6, r7, ip, lsl #31 │ │ │ │ + sbceq r6, r7, r4, ror #30 │ │ │ │ + sbceq r6, r7, r4, lsr pc │ │ │ │ + sbceq r6, r7, r4, lsr #30 │ │ │ │ + sbceq r6, r7, r8, ror #29 │ │ │ │ strheq r6, [r7], #236 @ 0xec │ │ │ │ - sbceq r6, r7, r0, ror #31 │ │ │ │ - strheq r6, [r7], #252 @ 0xfc │ │ │ │ - sbceq r6, r7, r8, lsl #31 │ │ │ │ - sbceq r6, r7, ip, ror #30 │ │ │ │ - sbceq r6, r7, r4, asr #30 │ │ │ │ - sbceq r6, r7, r4, lsl pc │ │ │ │ - sbceq r6, r7, r4, lsl #30 │ │ │ │ - sbceq r6, r7, r8, asr #29 │ │ │ │ - smulleq r6, r7, ip, lr │ │ │ │ - sbceq r6, r7, r4, lsl #15 │ │ │ │ - sbceq r6, r7, r8, ror #14 │ │ │ │ - strdeq r2, [r7], #192 @ 0xc0 │ │ │ │ - sbceq r3, r7, r8, asr #12 │ │ │ │ - sbceq r6, r7, r0, ror r7 │ │ │ │ - sbceq r6, r7, ip, ror #17 │ │ │ │ - sbceq r6, r7, r8, asr #17 │ │ │ │ + sbceq r6, r7, r4, lsr #15 │ │ │ │ + sbceq r6, r7, r8, lsl #15 │ │ │ │ + sbceq r2, r7, r0, lsl sp │ │ │ │ + sbceq r3, r7, r8, ror #12 │ │ │ │ + smulleq r6, r7, r0, r7 │ │ │ │ + sbceq r6, r7, ip, lsl #18 │ │ │ │ + sbceq r6, r7, r8, ror #17 │ │ │ │ + sbceq r6, r7, r4, asr #17 │ │ │ │ sbceq r6, r7, r4, lsr #17 │ │ │ │ - sbceq r6, r7, r4, lsl #17 │ │ │ │ - sbcseq r4, r8, r0, ror r8 │ │ │ │ - sbcseq r4, r8, r0, lsl #17 │ │ │ │ - sbceq r6, r7, r4, lsr r8 │ │ │ │ - ldrdeq pc, [r8], #80 @ 0x50 │ │ │ │ - strdeq r6, [r7], #124 @ 0x7c │ │ │ │ + smullseq r4, r8, r0, r8 │ │ │ │ + sbcseq r4, r8, r0, lsr #17 │ │ │ │ + sbceq r6, r7, r4, asr r8 │ │ │ │ + strdeq pc, [r8], #80 @ 0x50 │ │ │ │ + sbceq r6, r7, ip, lsl r8 │ │ │ │ + sbceq r6, r7, r0, lsl #16 │ │ │ │ sbceq r6, r7, r0, ror #15 │ │ │ │ - sbceq r6, r7, r0, asr #15 │ │ │ │ - sbcseq r6, r8, r4, ror #8 │ │ │ │ - sbceq r6, r7, r8, lsl #15 │ │ │ │ - sbcseq r6, r8, r4, ror #8 │ │ │ │ + sbcseq r6, r8, r4, lsl #9 │ │ │ │ + sbceq r6, r7, r8, lsr #15 │ │ │ │ + sbcseq r6, r8, r4, lsl #9 │ │ │ │ + sbceq r6, r7, r0, ror r7 │ │ │ │ sbceq r6, r7, r0, asr r7 │ │ │ │ - sbceq r6, r7, r0, lsr r7 │ │ │ │ - sbceq r6, r7, ip, lsl #12 │ │ │ │ - sbceq r6, r7, ip, ror #14 │ │ │ │ - sbceq r6, r7, ip, lsl fp │ │ │ │ - strdeq r6, [r7], #160 @ 0xa0 │ │ │ │ - sbceq sp, r8, ip, lsl #10 │ │ │ │ - strheq r6, [r7], #168 @ 0xa8 │ │ │ │ - sbceq r6, r7, ip, ror sl │ │ │ │ - sbceq r6, r7, r4, asr #20 │ │ │ │ - sbceq r6, r7, ip, lsl #20 │ │ │ │ - ldrdeq r6, [r7], #148 @ 0x94 │ │ │ │ - smulleq r6, r7, r8, r9 │ │ │ │ - sbceq r6, r7, r8, ror #18 │ │ │ │ - sbceq r6, r7, r4, lsr r9 │ │ │ │ - strdeq r6, [r7], #140 @ 0x8c │ │ │ │ - sbceq r6, r7, r8, asr #17 │ │ │ │ - smulleq r6, r7, r0, r8 │ │ │ │ - sbceq r6, r7, ip, asr r8 │ │ │ │ - sbceq r6, r7, r0, lsr #16 │ │ │ │ - strdeq r6, [r7], #120 @ 0x78 │ │ │ │ - sbceq r6, r7, ip, asr #15 │ │ │ │ + sbceq r6, r7, ip, lsr #12 │ │ │ │ + sbceq r6, r7, ip, lsl #15 │ │ │ │ + sbceq r6, r7, ip, lsr fp │ │ │ │ + sbceq r6, r7, r0, lsl fp │ │ │ │ + sbceq sp, r8, ip, lsr #10 │ │ │ │ + ldrdeq r6, [r7], #168 @ 0xa8 │ │ │ │ + smulleq r6, r7, ip, sl │ │ │ │ + sbceq r6, r7, r4, ror #20 │ │ │ │ + sbceq r6, r7, ip, lsr #20 │ │ │ │ + strdeq r6, [r7], #148 @ 0x94 │ │ │ │ + strheq r6, [r7], #152 @ 0x98 │ │ │ │ + sbceq r6, r7, r8, lsl #19 │ │ │ │ + sbceq r6, r7, r4, asr r9 │ │ │ │ + sbceq r6, r7, ip, lsl r9 │ │ │ │ + sbceq r6, r7, r8, ror #17 │ │ │ │ + strheq r6, [r7], #128 @ 0x80 │ │ │ │ + sbceq r6, r7, ip, ror r8 │ │ │ │ + sbceq r6, r7, r0, asr #16 │ │ │ │ + sbceq r6, r7, r8, lsl r8 │ │ │ │ + sbceq r6, r7, ip, ror #15 │ │ │ │ cmpeq r5, r0, asr r4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r6, r7, r8, lsr #25 │ │ │ │ - sbceq r8, r8, r0, lsl #30 │ │ │ │ + sbceq r6, r7, r8, asr #25 │ │ │ │ + sbceq r8, r8, r0, lsr #30 │ │ │ │ andeq r0, r0, r2, lsl r2 │ │ │ │ - smullseq sp, r8, r2, r4 │ │ │ │ + ldrheq sp, [r8], #66 @ 0x42 │ │ │ │ andeq r0, r0, sl, lsl #5 │ │ │ │ smlalbteq sp, r5, r8, r2 │ │ │ │ - sbceq r6, r7, ip, ror #15 │ │ │ │ - sbceq sl, r8, r8, asr #15 │ │ │ │ - smulleq r6, r7, r4, r2 │ │ │ │ + sbceq r6, r7, ip, lsl #16 │ │ │ │ + sbceq sl, r8, r8, ror #15 │ │ │ │ + strheq r6, [r7], #36 @ 0x24 │ │ │ │ + strdeq r6, [r7], #16 │ │ │ │ ldrdeq r6, [r7], #16 │ │ │ │ - strheq r6, [r7], #16 │ │ │ │ - sbceq r8, r8, r8, ror r4 │ │ │ │ - sbceq sl, r8, ip, asr #14 │ │ │ │ - sbceq r6, r7, r8, lsl r2 │ │ │ │ - sbceq r6, r7, ip, asr sl │ │ │ │ - sbceq r6, r7, ip, lsr #20 │ │ │ │ - sbceq r6, r7, r0, asr #19 │ │ │ │ - strheq r6, [r7], #148 @ 0x94 │ │ │ │ - sbceq r6, r7, ip, lsl #19 │ │ │ │ - sbceq r6, r7, r0, lsr r9 │ │ │ │ + smulleq r8, r8, r8, r4 @ │ │ │ │ + sbceq sl, r8, ip, ror #14 │ │ │ │ + sbceq r6, r7, r8, lsr r2 │ │ │ │ + sbceq r6, r7, ip, ror sl │ │ │ │ + sbceq r6, r7, ip, asr #20 │ │ │ │ + sbceq r6, r7, r0, ror #19 │ │ │ │ + ldrdeq r6, [r7], #148 @ 0x94 │ │ │ │ + sbceq r6, r7, ip, lsr #19 │ │ │ │ + sbceq r6, r7, r0, asr r9 │ │ │ │ + sbceq sl, r8, r0, lsl #13 │ │ │ │ + smullseq r0, r6, r8, r7 │ │ │ │ sbceq sl, r8, r0, ror #12 │ │ │ │ sbcseq r0, r6, r8, ror r7 │ │ │ │ - sbceq sl, r8, r0, asr #12 │ │ │ │ - sbcseq r0, r6, r8, asr r7 │ │ │ │ strdeq sp, [r5, #-0] │ │ │ │ - sbceq r6, r7, r4, lsl r6 │ │ │ │ - sbceq r6, r7, r8, ror #17 │ │ │ │ - sbceq r6, r7, r4, lsl #17 │ │ │ │ - sbceq r6, r7, r0, lsr r0 │ │ │ │ - sbceq sl, r8, r4, lsr #10 │ │ │ │ - strdeq r5, [r7], #240 @ 0xf0 │ │ │ │ - sbceq r6, r7, r8, lsl #16 │ │ │ │ - sbceq r5, r7, r8, asr #25 │ │ │ │ - sbceq r6, r7, r8, lsl #4 │ │ │ │ - sbcseq r1, r8, r4, ror #18 │ │ │ │ + sbceq r6, r7, r4, lsr r6 │ │ │ │ + sbceq r6, r7, r8, lsl #18 │ │ │ │ + sbceq r6, r7, r4, lsr #17 │ │ │ │ + sbceq r6, r7, r0, asr r0 │ │ │ │ + sbceq sl, r8, r4, asr #10 │ │ │ │ + sbceq r6, r7, r0, lsl r0 │ │ │ │ + sbceq r6, r7, r8, lsr #16 │ │ │ │ + sbceq r5, r7, r8, ror #25 │ │ │ │ + sbceq r6, r7, r8, lsr #4 │ │ │ │ + sbcseq r1, r8, r4, lsl #19 │ │ │ │ andeq r0, r0, sp, lsl #5 │ │ │ │ - sbceq r6, r7, r4, asr #2 │ │ │ │ - sbceq r6, r7, r0, lsr #2 │ │ │ │ - strdeq r6, [r7], #12 │ │ │ │ - ldrdeq r6, [r7], #8 │ │ │ │ - strheq r6, [r7], #0 │ │ │ │ - sbceq r6, r7, ip, lsl #1 │ │ │ │ - sbceq r6, r7, r8, rrx │ │ │ │ - sbceq r6, r7, r8, lsr r0 │ │ │ │ - sbceq r6, r7, r4, lsl r0 │ │ │ │ - sbceq sl, r8, r0, lsl #7 │ │ │ │ - ldrsbeq r7, [r5], #92 @ 0x5c │ │ │ │ - sbceq r6, r7, r4, lsr #6 │ │ │ │ - sbceq r5, r7, ip, ror #30 │ │ │ │ + sbceq r6, r7, r4, ror #2 │ │ │ │ + sbceq r6, r7, r0, asr #2 │ │ │ │ + sbceq r6, r7, ip, lsl r1 │ │ │ │ + strdeq r6, [r7], #8 │ │ │ │ + ldrdeq r6, [r7], #0 │ │ │ │ + sbceq r6, r7, ip, lsr #1 │ │ │ │ + sbceq r6, r7, r8, lsl #1 │ │ │ │ + sbceq r6, r7, r8, asr r0 │ │ │ │ + sbceq r6, r7, r4, lsr r0 │ │ │ │ + sbceq sl, r8, r0, lsr #7 │ │ │ │ + ldrsheq r7, [r5], #92 @ 0x5c │ │ │ │ + sbceq r6, r7, r4, asr #6 │ │ │ │ + sbceq r5, r7, ip, lsl #31 │ │ │ │ + sbceq r5, r7, ip, lsr #30 │ │ │ │ + ldrdeq ip, [r8], #244 @ 0xf4 │ │ │ │ + sbceq r5, r7, ip, lsl pc │ │ │ │ sbceq r5, r7, ip, lsl #30 │ │ │ │ - strheq ip, [r8], #244 @ 0xf4 │ │ │ │ - strdeq r5, [r7], #236 @ 0xec │ │ │ │ - sbceq r5, r7, ip, ror #29 │ │ │ │ - sbceq r5, r7, r8, lsr pc │ │ │ │ - strdeq r5, [r7], #228 @ 0xe4 │ │ │ │ + sbceq r5, r7, r8, asr pc │ │ │ │ + sbceq r5, r7, r4, lsl pc │ │ │ │ blcc fe7ec9cc │ │ │ │ - sbceq r5, r7, ip, asr ip │ │ │ │ - ldrdeq lr, [r6], #180 @ 0xb4 │ │ │ │ - sbcseq r5, r6, r0, ror #24 │ │ │ │ - ldrdeq r5, [r7], #188 @ 0xbc │ │ │ │ - sbcseq r7, r5, r4, asr #8 │ │ │ │ - sbcseq r7, r5, r8, lsr r4 │ │ │ │ - sbceq r8, r8, r4, ror r7 │ │ │ │ - sbcseq r7, r5, ip, lsl #8 │ │ │ │ - sbceq r5, r7, r8, lsr #23 │ │ │ │ - sbcseq r7, r5, r8, ror #7 │ │ │ │ + sbceq r5, r7, ip, ror ip │ │ │ │ + strdeq lr, [r6], #180 @ 0xb4 │ │ │ │ + sbcseq r5, r6, r0, lsl #25 │ │ │ │ + strdeq r5, [r7], #188 @ 0xbc │ │ │ │ + sbcseq r7, r5, r4, ror #8 │ │ │ │ + sbcseq r7, r5, r8, asr r4 │ │ │ │ + smulleq r8, r8, r4, r7 @ │ │ │ │ + sbcseq r7, r5, ip, lsr #8 │ │ │ │ + sbceq r5, r7, r8, asr #23 │ │ │ │ + sbcseq r7, r5, r8, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [pc, #1752] @ b3ca8 │ │ │ │ @@ -122593,55 +122593,55 @@ │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r2, [pc, #176] @ b3d4c │ │ │ │ add r2, pc, r2 │ │ │ │ b b3740 │ │ │ │ mov r2, #0 │ │ │ │ b b37c8 │ │ │ │ cmpeq r5, r4, lsr #20 │ │ │ │ - strdeq r1, [r7], #40 @ 0x28 │ │ │ │ - strdeq r9, [r8], #228 @ 0xe4 │ │ │ │ - sbceq r6, r7, r8, asr r3 │ │ │ │ - sbceq r1, r7, r8, ror #4 │ │ │ │ - ldrdeq r6, [r7], #44 @ 0x2c │ │ │ │ - sbceq r1, r7, r0, ror #3 │ │ │ │ - sbceq r6, r7, r0, ror fp │ │ │ │ + sbceq r1, r7, r8, lsl r3 │ │ │ │ + sbceq r9, r8, r4, lsl pc │ │ │ │ + sbceq r6, r7, r8, ror r3 │ │ │ │ + sbceq r1, r7, r8, lsl #5 │ │ │ │ + strdeq r6, [r7], #44 @ 0x2c │ │ │ │ + sbceq r1, r7, r0, lsl #4 │ │ │ │ + smulleq r6, r7, r0, fp │ │ │ │ andeq r0, r0, fp, lsr #7 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - sbceq r1, r7, ip, lsl r1 │ │ │ │ - sbceq r9, r8, r8, lsl sp │ │ │ │ - sbceq r6, r7, r4, ror #1 │ │ │ │ - ldrdeq r9, [r8], #192 @ 0xc0 │ │ │ │ - strheq r6, [r7], #12 │ │ │ │ - sbcseq r1, r6, r8, asr #24 │ │ │ │ - strdeq r0, [r7], #248 @ 0xf8 │ │ │ │ - sbceq r9, r8, r0, lsl #24 │ │ │ │ - sbceq r6, r7, r8 │ │ │ │ - sbceq r5, r7, r4, asr pc │ │ │ │ - sbceq r5, r7, r0, lsr pc │ │ │ │ - sbcseq r1, r6, r8, lsr fp │ │ │ │ - sbceq r0, r7, r8, asr #30 │ │ │ │ - sbceq r5, r7, r8, ror pc │ │ │ │ - sbceq r5, r7, ip, lsr pc │ │ │ │ - sbceq r5, r7, ip, ror #30 │ │ │ │ - sbceq r0, r7, r0, lsl #29 │ │ │ │ - sbceq r5, r7, r4, lsl pc │ │ │ │ - sbceq r0, r7, r8, lsl #28 │ │ │ │ - smulleq r6, r7, r8, r7 │ │ │ │ - sbceq r5, r7, ip, lsr lr │ │ │ │ - sbceq r5, r7, ip, lsr #6 │ │ │ │ - sbceq r5, r7, r4, lsl r3 │ │ │ │ - sbceq r5, r7, r0, lsr #27 │ │ │ │ - strdeq r5, [r7], #40 @ 0x28 │ │ │ │ - sbceq r5, r7, ip, ror #5 │ │ │ │ + sbceq r1, r7, ip, lsr r1 │ │ │ │ + sbceq r9, r8, r8, lsr sp │ │ │ │ + sbceq r6, r7, r4, lsl #2 │ │ │ │ + strdeq r9, [r8], #192 @ 0xc0 │ │ │ │ + ldrdeq r6, [r7], #12 │ │ │ │ + sbcseq r1, r6, r8, ror #24 │ │ │ │ + sbceq r1, r7, r8, lsl r0 │ │ │ │ + sbceq r9, r8, r0, lsr #24 │ │ │ │ + sbceq r6, r7, r8, lsr #32 │ │ │ │ + sbceq r5, r7, r4, ror pc │ │ │ │ + sbceq r5, r7, r0, asr pc │ │ │ │ + sbcseq r1, r6, r8, asr fp │ │ │ │ + sbceq r0, r7, r8, ror #30 │ │ │ │ + smulleq r5, r7, r8, pc @ │ │ │ │ + sbceq r5, r7, ip, asr pc │ │ │ │ + sbceq r5, r7, ip, lsl #31 │ │ │ │ + sbceq r0, r7, r0, lsr #29 │ │ │ │ + sbceq r5, r7, r4, lsr pc │ │ │ │ + sbceq r0, r7, r8, lsr #28 │ │ │ │ + strheq r6, [r7], #120 @ 0x78 │ │ │ │ + sbceq r5, r7, ip, asr lr │ │ │ │ + sbceq r5, r7, ip, asr #6 │ │ │ │ + sbceq r5, r7, r4, lsr r3 │ │ │ │ sbceq r5, r7, r0, asr #27 │ │ │ │ - strdeq r5, [r7], #204 @ 0xcc │ │ │ │ - sbceq r5, r7, r8, ror #25 │ │ │ │ - sbceq r5, r7, r0, asr ip │ │ │ │ - sbceq r5, r7, ip, lsr #24 │ │ │ │ - sbcseq r1, r6, r4, lsr r8 │ │ │ │ + sbceq r5, r7, r8, lsl r3 │ │ │ │ + sbceq r5, r7, ip, lsl #6 │ │ │ │ + sbceq r5, r7, r0, ror #27 │ │ │ │ + sbceq r5, r7, ip, lsl sp │ │ │ │ + sbceq r5, r7, r8, lsl #26 │ │ │ │ + sbceq r5, r7, r0, ror ip │ │ │ │ + sbceq r5, r7, ip, asr #24 │ │ │ │ + sbcseq r1, r6, r4, asr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #3416] @ b4ac4 │ │ │ │ mov r6, r3 │ │ │ │ @@ -123499,261 +123499,261 @@ │ │ │ │ ldr r3, [pc, #524] @ b4ccc │ │ │ │ add r3, pc, r3 │ │ │ │ b b3e04 │ │ │ │ smlalbbeq ip, r5, r8, r2 │ │ │ │ cmpeq r5, r0, asr r2 │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ andeq r1, r0, r4, lsr r7 │ │ │ │ - sbceq r5, r7, r0, asr #23 │ │ │ │ + sbceq r5, r7, r0, ror #23 │ │ │ │ + sbceq r5, r7, ip, lsl #24 │ │ │ │ + ldrdeq r5, [r7], #184 @ 0xb8 │ │ │ │ + sbceq r5, r7, r4, asr #23 │ │ │ │ + sbceq r9, r8, r0, ror #12 │ │ │ │ + sbceq r5, r7, r4, lsl #23 │ │ │ │ + sbceq r5, r7, ip, ror fp │ │ │ │ + sbceq r6, r7, r8, asr r0 │ │ │ │ + sbceq r5, r7, ip, ror #22 │ │ │ │ + sbceq r5, r7, ip, ror #22 │ │ │ │ + sbceq r5, r7, r8, ror #22 │ │ │ │ + sbceq r5, r7, r0, asr fp │ │ │ │ + sbceq r5, r7, r4, asr fp │ │ │ │ + sbceq r5, r7, r8, asr fp │ │ │ │ + ldrdeq r5, [r7], #180 @ 0xb4 │ │ │ │ + ldrdeq r5, [r7], #184 @ 0xb8 │ │ │ │ + sbceq r5, r7, r0, ror #23 │ │ │ │ sbceq r5, r7, ip, ror #23 │ │ │ │ - strheq r5, [r7], #184 @ 0xb8 │ │ │ │ - sbceq r5, r7, r4, lsr #23 │ │ │ │ - sbceq r9, r8, r0, asr #12 │ │ │ │ - sbceq r5, r7, r4, ror #22 │ │ │ │ - sbceq r5, r7, ip, asr fp │ │ │ │ - sbceq r6, r7, r8, lsr r0 │ │ │ │ - sbceq r5, r7, ip, asr #22 │ │ │ │ - sbceq r5, r7, ip, asr #22 │ │ │ │ - sbceq r5, r7, r8, asr #22 │ │ │ │ - sbceq r5, r7, r0, lsr fp │ │ │ │ - sbceq r5, r7, r4, lsr fp │ │ │ │ - sbceq r5, r7, r8, lsr fp │ │ │ │ + sbceq r5, r7, r4, asr #23 │ │ │ │ + sbceq r5, r7, r8, lsr #23 │ │ │ │ + sbceq r5, r7, r4, ror fp │ │ │ │ + sbcseq fp, r8, r2, asr lr │ │ │ │ + sbceq r5, r7, r0, lsl ip │ │ │ │ + strheq r5, [r7], #120 @ 0x78 │ │ │ │ + sbceq r5, r7, r0, ror #23 │ │ │ │ + sbceq r5, r7, ip, asr #14 │ │ │ │ strheq r5, [r7], #180 @ 0xb4 │ │ │ │ - strheq r5, [r7], #184 @ 0xb8 │ │ │ │ - sbceq r5, r7, r0, asr #23 │ │ │ │ - sbceq r5, r7, ip, asr #23 │ │ │ │ - sbceq r5, r7, r4, lsr #23 │ │ │ │ - sbceq r5, r7, r8, lsl #23 │ │ │ │ - sbceq r5, r7, r4, asr fp │ │ │ │ - sbcseq fp, r8, r2, lsr lr │ │ │ │ - strdeq r5, [r7], #176 @ 0xb0 │ │ │ │ - smulleq r5, r7, r8, r7 │ │ │ │ - sbceq r5, r7, r0, asr #23 │ │ │ │ sbceq r5, r7, ip, lsr #14 │ │ │ │ - smulleq r5, r7, r4, fp │ │ │ │ - sbceq r5, r7, ip, lsl #14 │ │ │ │ - sbceq r5, r7, r0, ror #22 │ │ │ │ - sbceq r5, r7, r8, ror #13 │ │ │ │ - sbceq r5, r7, ip, lsl fp │ │ │ │ - sbceq r5, r7, r4, asr #13 │ │ │ │ - sbceq r5, r7, r8, ror #21 │ │ │ │ - sbceq r5, r7, r0, lsr #13 │ │ │ │ - sbceq r5, r7, r8, lsr #21 │ │ │ │ - sbceq r5, r7, ip, ror r6 │ │ │ │ - sbceq r5, r7, r0, ror sl │ │ │ │ - sbceq r5, r7, r0, ror #20 │ │ │ │ - sbceq r5, r7, r0, lsr sl │ │ │ │ - sbceq r5, r7, ip, lsr sl │ │ │ │ - strdeq r5, [r7], #152 @ 0x98 │ │ │ │ + sbceq r5, r7, r0, lsl #23 │ │ │ │ + sbceq r5, r7, r8, lsl #14 │ │ │ │ + sbceq r5, r7, ip, lsr fp │ │ │ │ + sbceq r5, r7, r4, ror #13 │ │ │ │ + sbceq r5, r7, r8, lsl #22 │ │ │ │ + sbceq r5, r7, r0, asr #13 │ │ │ │ + sbceq r5, r7, r8, asr #21 │ │ │ │ + smulleq r5, r7, ip, r6 │ │ │ │ + smulleq r5, r7, r0, sl │ │ │ │ + sbceq r5, r7, r0, lsl #21 │ │ │ │ + sbceq r5, r7, r0, asr sl │ │ │ │ + sbceq r5, r7, ip, asr sl │ │ │ │ + sbceq r5, r7, r8, lsl sl │ │ │ │ + sbceq r5, r7, r0, lsr r6 │ │ │ │ + ldrdeq r5, [r7], #156 @ 0x9c │ │ │ │ sbceq r5, r7, r0, lsl r6 │ │ │ │ - strheq r5, [r7], #156 @ 0x9c │ │ │ │ - strdeq r5, [r7], #80 @ 0x50 │ │ │ │ - sbceq r5, r7, r4, lsl #19 │ │ │ │ - sbceq r5, r7, ip, asr #11 │ │ │ │ - sbceq r5, r7, r4, asr #18 │ │ │ │ - strdeq r5, [r7], #80 @ 0x50 │ │ │ │ - strdeq r5, [r7], #140 @ 0x8c │ │ │ │ - sbceq r5, r7, r8, asr #11 │ │ │ │ - sbceq r5, r7, r4, asr #17 │ │ │ │ - sbceq r5, r7, r4, lsr #11 │ │ │ │ - sbceq r5, r7, r0, lsr #16 │ │ │ │ + sbceq r5, r7, r4, lsr #19 │ │ │ │ + sbceq r5, r7, ip, ror #11 │ │ │ │ + sbceq r5, r7, r4, ror #18 │ │ │ │ + sbceq r5, r7, r0, lsl r6 │ │ │ │ + sbceq r5, r7, ip, lsl r9 │ │ │ │ + sbceq r5, r7, r8, ror #11 │ │ │ │ + sbceq r5, r7, r4, ror #17 │ │ │ │ + sbceq r5, r7, r4, asr #11 │ │ │ │ + sbceq r5, r7, r0, asr #16 │ │ │ │ + sbceq r5, r7, r8, asr #10 │ │ │ │ + strdeq r5, [r7], #124 @ 0x7c │ │ │ │ + sbceq r5, r7, r0, ror r5 │ │ │ │ + sbceq r5, r7, r4, asr #15 │ │ │ │ + smulleq r5, r7, r8, r7 │ │ │ │ + sbceq r5, r7, r0, lsr r5 │ │ │ │ + sbceq r5, r7, r4, asr r7 │ │ │ │ + sbceq r5, r7, r8, ror #12 │ │ │ │ + sbceq r5, r7, r8, lsr #14 │ │ │ │ + smulleq r2, r8, r8, r1 │ │ │ │ + sbceq r6, r8, r4, ror sl │ │ │ │ sbceq r5, r7, r8, lsr #10 │ │ │ │ - ldrdeq r5, [r7], #124 @ 0x7c │ │ │ │ - sbceq r5, r7, r0, asr r5 │ │ │ │ - sbceq r5, r7, r4, lsr #15 │ │ │ │ - sbceq r5, r7, r8, ror r7 │ │ │ │ - sbceq r5, r7, r0, lsl r5 │ │ │ │ - sbceq r5, r7, r4, lsr r7 │ │ │ │ - sbceq r5, r7, r8, asr #12 │ │ │ │ - sbceq r5, r7, r8, lsl #14 │ │ │ │ - sbceq r2, r8, r8, ror r1 │ │ │ │ - sbceq r6, r8, r4, asr sl │ │ │ │ - sbceq r5, r7, r8, lsl #10 │ │ │ │ - ldrheq r0, [r6], #228 @ 0xe4 │ │ │ │ - smulleq r5, r7, r4, r6 │ │ │ │ - sbceq r2, r8, r4, lsl r1 │ │ │ │ - strdeq r6, [r8], #144 @ 0x90 │ │ │ │ - sbceq r5, r7, r4, lsr #9 │ │ │ │ - sbcseq r0, r6, r0, asr lr │ │ │ │ - sbceq r5, r7, r4, lsr #12 │ │ │ │ - strheq r2, [r8], #0 │ │ │ │ - sbceq r6, r8, ip, lsl #19 │ │ │ │ - sbceq r5, r7, r0, asr #8 │ │ │ │ - sbcseq r0, r6, ip, ror #27 │ │ │ │ - strheq r5, [r7], #80 @ 0x50 │ │ │ │ - sbceq r2, r8, ip, asr #32 │ │ │ │ - sbceq r6, r8, r8, lsr #18 │ │ │ │ - sbcseq r0, r6, r0, lsr #27 │ │ │ │ - smulleq r5, r7, r4, ip │ │ │ │ - sbceq r2, r8, r0 │ │ │ │ - sbceq r5, r7, r8, lsr #7 │ │ │ │ - ldrdeq r6, [r8], #136 @ 0x88 │ │ │ │ - sbcseq r0, r6, r4, lsr sp │ │ │ │ - sbceq r5, r7, r0, asr #24 │ │ │ │ - smulleq r1, r8, r4, pc @ │ │ │ │ - sbceq r5, r7, r4, lsr r3 │ │ │ │ - sbceq r6, r8, ip, ror #16 │ │ │ │ - sbcseq r0, r6, r8, asr #25 │ │ │ │ - strdeq r5, [r7], #60 @ 0x3c │ │ │ │ - ldrdeq r5, [r7], #52 @ 0x34 │ │ │ │ - sbceq r5, r7, r0, asr #7 │ │ │ │ - strheq r5, [r7], #48 @ 0x30 │ │ │ │ - sbceq r5, r7, ip, ror r3 │ │ │ │ - sbceq r5, r7, ip, lsl #7 │ │ │ │ - sbceq r5, r7, r4, lsr r3 │ │ │ │ - ldrdeq r5, [r7], #40 @ 0x28 │ │ │ │ - strdeq r5, [r7], #32 │ │ │ │ - strheq r5, [r7], #36 @ 0x24 │ │ │ │ - strheq r5, [r7], #40 @ 0x28 │ │ │ │ - smulleq r5, r7, r0, r2 │ │ │ │ - sbceq r5, r7, ip, ror r2 │ │ │ │ - sbceq r5, r7, ip, ror #4 │ │ │ │ - sbceq r5, r7, r8, lsr r2 │ │ │ │ - sbceq r5, r7, r8, asr #4 │ │ │ │ - sbceq r5, r7, r4, asr #21 │ │ │ │ - sbceq r1, r8, r8, lsl #28 │ │ │ │ - strheq r5, [r7], #16 │ │ │ │ - sbceq r6, r8, r0, ror #13 │ │ │ │ - sbcseq r0, r6, ip, lsr fp │ │ │ │ - sbceq r5, r7, ip, lsl r1 │ │ │ │ - sbceq r5, r7, ip, ror #1 │ │ │ │ - sbceq r5, r7, ip, ror #1 │ │ │ │ - sbceq r5, r7, r8, asr #1 │ │ │ │ - strheq r5, [r7], #12 │ │ │ │ - sbceq r5, r7, r4, lsr #1 │ │ │ │ - sbceq r5, r7, ip, lsl #1 │ │ │ │ - sbceq r5, r7, r0, lsl #1 │ │ │ │ - sbceq r5, r7, r0, asr r0 │ │ │ │ - sbceq r5, r7, ip, asr r0 │ │ │ │ - sbceq r4, r7, r4, ror pc │ │ │ │ - ldrdeq r4, [r7], #252 @ 0xfc │ │ │ │ - sbceq r4, r7, r4, ror #31 │ │ │ │ - smulleq r4, r7, r0, pc @ │ │ │ │ - sbceq r5, r7, r4, lsl #16 │ │ │ │ - sbceq r4, r7, ip, lsl #30 │ │ │ │ + ldrsbeq r0, [r6], #228 @ 0xe4 │ │ │ │ + strheq r5, [r7], #100 @ 0x64 │ │ │ │ + sbceq r2, r8, r4, lsr r1 │ │ │ │ + sbceq r6, r8, r0, lsl sl │ │ │ │ + sbceq r5, r7, r4, asr #9 │ │ │ │ + sbcseq r0, r6, r0, ror lr │ │ │ │ + sbceq r5, r7, r4, asr #12 │ │ │ │ + ldrdeq r2, [r8], #0 │ │ │ │ + sbceq r6, r8, ip, lsr #19 │ │ │ │ + sbceq r5, r7, r0, ror #8 │ │ │ │ + sbcseq r0, r6, ip, lsl #28 │ │ │ │ + ldrdeq r5, [r7], #80 @ 0x50 │ │ │ │ + sbceq r2, r8, ip, rrx │ │ │ │ + sbceq r6, r8, r8, asr #18 │ │ │ │ + sbcseq r0, r6, r0, asr #27 │ │ │ │ + strheq r5, [r7], #196 @ 0xc4 │ │ │ │ + sbceq r2, r8, r0, lsr #32 │ │ │ │ + sbceq r5, r7, r8, asr #7 │ │ │ │ + strdeq r6, [r8], #136 @ 0x88 │ │ │ │ + sbcseq r0, r6, r4, asr sp │ │ │ │ + sbceq r5, r7, r0, ror #24 │ │ │ │ + strheq r1, [r8], #244 @ 0xf4 │ │ │ │ + sbceq r5, r7, r4, asr r3 │ │ │ │ + sbceq r6, r8, ip, lsl #17 │ │ │ │ + sbcseq r0, r6, r8, ror #25 │ │ │ │ sbceq r5, r7, ip, lsl r4 │ │ │ │ - sbceq r5, r7, r8, lsr #8 │ │ │ │ - sbceq r5, r7, r8, lsr #8 │ │ │ │ - sbceq r5, r7, r0, lsr #8 │ │ │ │ + strdeq r5, [r7], #52 @ 0x34 │ │ │ │ + sbceq r5, r7, r0, ror #7 │ │ │ │ + ldrdeq r5, [r7], #48 @ 0x30 │ │ │ │ + smulleq r5, r7, ip, r3 │ │ │ │ + sbceq r5, r7, ip, lsr #7 │ │ │ │ + sbceq r5, r7, r4, asr r3 │ │ │ │ + strdeq r5, [r7], #40 @ 0x28 │ │ │ │ + sbceq r5, r7, r0, lsl r3 │ │ │ │ + ldrdeq r5, [r7], #36 @ 0x24 │ │ │ │ + ldrdeq r5, [r7], #40 @ 0x28 │ │ │ │ + strheq r5, [r7], #32 │ │ │ │ + smulleq r5, r7, ip, r2 │ │ │ │ + sbceq r5, r7, ip, lsl #5 │ │ │ │ + sbceq r5, r7, r8, asr r2 │ │ │ │ + sbceq r5, r7, r8, ror #4 │ │ │ │ + sbceq r5, r7, r4, ror #21 │ │ │ │ + sbceq r1, r8, r8, lsr #28 │ │ │ │ + ldrdeq r5, [r7], #16 │ │ │ │ + sbceq r6, r8, r0, lsl #14 │ │ │ │ + sbcseq r0, r6, ip, asr fp │ │ │ │ + sbceq r5, r7, ip, lsr r1 │ │ │ │ + sbceq r5, r7, ip, lsl #2 │ │ │ │ + sbceq r5, r7, ip, lsl #2 │ │ │ │ + sbceq r5, r7, r8, ror #1 │ │ │ │ + ldrdeq r5, [r7], #12 │ │ │ │ + sbceq r5, r7, r4, asr #1 │ │ │ │ + sbceq r5, r7, ip, lsr #1 │ │ │ │ + sbceq r5, r7, r0, lsr #1 │ │ │ │ + sbceq r5, r7, r0, ror r0 │ │ │ │ + sbceq r5, r7, ip, ror r0 │ │ │ │ + smulleq r4, r7, r4, pc @ │ │ │ │ + strdeq r4, [r7], #252 @ 0xfc │ │ │ │ + sbceq r5, r7, r4 │ │ │ │ + strheq r4, [r7], #240 @ 0xf0 │ │ │ │ + sbceq r5, r7, r4, lsr #16 │ │ │ │ + sbceq r4, r7, ip, lsr #30 │ │ │ │ + sbceq r5, r7, ip, lsr r4 │ │ │ │ + sbceq r5, r7, r8, asr #8 │ │ │ │ + sbceq r5, r7, r8, asr #8 │ │ │ │ + sbceq r5, r7, r0, asr #8 │ │ │ │ @ instruction: 0x001fffff │ │ │ │ + strheq r5, [r7], #44 @ 0x2c │ │ │ │ smulleq r5, r7, ip, r2 │ │ │ │ - sbceq r5, r7, ip, ror r2 │ │ │ │ - smulleq r5, r7, r0, r2 │ │ │ │ - sbceq r5, r8, r4, lsl #27 │ │ │ │ - strdeq r4, [r7], #48 @ 0x30 │ │ │ │ - sbcseq pc, r7, r8, asr r8 @ │ │ │ │ - ldrdeq r6, [r8], #136 @ 0x88 │ │ │ │ - strheq r4, [r7], #116 @ 0x74 │ │ │ │ - strheq r4, [r7], #120 @ 0x78 │ │ │ │ - strheq r4, [r7], #112 @ 0x70 │ │ │ │ - ldrsbeq r8, [r6], #40 @ 0x28 │ │ │ │ - sbcseq r0, r6, r0, asr r2 │ │ │ │ + strheq r5, [r7], #32 │ │ │ │ + sbceq r5, r8, r4, lsr #27 │ │ │ │ + sbceq r4, r7, r0, lsl r4 │ │ │ │ + sbcseq pc, r7, r8, ror r8 @ │ │ │ │ + strdeq r6, [r8], #136 @ 0x88 │ │ │ │ + ldrdeq r4, [r7], #116 @ 0x74 │ │ │ │ + ldrdeq r4, [r7], #120 @ 0x78 │ │ │ │ + ldrdeq r4, [r7], #112 @ 0x70 │ │ │ │ + ldrsheq r8, [r6], #40 @ 0x28 │ │ │ │ + sbcseq r0, r6, r0, ror r2 │ │ │ │ cmpeq r5, r4, lsr sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r8, r8, ip, lsr r2 │ │ │ │ - sbceq r8, r8, r0, lsr r2 │ │ │ │ - ldrdeq r4, [r7], #100 @ 0x64 │ │ │ │ - sbceq r5, r7, ip, ror r0 │ │ │ │ - sbceq r5, r7, ip, rrx │ │ │ │ - smulleq pc, r6, r0, r5 @ │ │ │ │ - sbceq r5, r7, ip, lsr r0 │ │ │ │ - sbceq pc, r6, r0, lsl r5 @ │ │ │ │ - smulleq pc, r6, ip, r4 @ │ │ │ │ - sbceq r4, r7, r4, asr pc │ │ │ │ - sbceq r4, r7, r8, ror #29 │ │ │ │ - sbceq r8, r8, ip, asr r0 │ │ │ │ - smulleq r4, r7, r0, lr │ │ │ │ - sbceq r4, r7, r8, ror #28 │ │ │ │ - strdeq fp, [r6], #104 @ 0x68 │ │ │ │ - sbceq r4, r7, r8, lsl #11 │ │ │ │ - sbceq r0, r7, ip, lsl #28 │ │ │ │ - sbceq r4, r7, r4, ror #10 │ │ │ │ - strdeq r4, [r7], #220 @ 0xdc │ │ │ │ - sbceq r4, r7, r0, asr #10 │ │ │ │ - sbceq r4, r7, r8, asr #27 │ │ │ │ - sbceq r4, r7, r0, ror r9 │ │ │ │ + sbceq r8, r8, ip, asr r2 │ │ │ │ + sbceq r8, r8, r0, asr r2 │ │ │ │ + strdeq r4, [r7], #100 @ 0x64 │ │ │ │ + smulleq r5, r7, ip, r0 │ │ │ │ + sbceq r5, r7, ip, lsl #1 │ │ │ │ + strheq pc, [r6], #80 @ 0x50 @ │ │ │ │ + sbceq r5, r7, ip, asr r0 │ │ │ │ + sbceq pc, r6, r0, lsr r5 @ │ │ │ │ + strheq pc, [r6], #76 @ 0x4c @ │ │ │ │ + sbceq r4, r7, r4, ror pc │ │ │ │ + sbceq r4, r7, r8, lsl #30 │ │ │ │ + sbceq r8, r8, ip, ror r0 │ │ │ │ + strheq r4, [r7], #224 @ 0xe0 │ │ │ │ + sbceq r4, r7, r8, lsl #29 │ │ │ │ + sbceq fp, r6, r8, lsl r7 │ │ │ │ + sbceq r4, r7, r8, lsr #11 │ │ │ │ + sbceq r0, r7, ip, lsr #28 │ │ │ │ + sbceq r4, r7, r4, lsl #11 │ │ │ │ + sbceq r4, r7, ip, lsl lr │ │ │ │ + sbceq r4, r7, r0, ror #10 │ │ │ │ + sbceq r4, r7, r8, ror #27 │ │ │ │ + smulleq r4, r7, r0, r9 │ │ │ │ + smulleq r4, r7, r8, r9 │ │ │ │ + sbceq r4, r7, r8, lsr #9 │ │ │ │ + sbceq r4, r7, r8, lsl #19 │ │ │ │ + sbceq r4, r7, r4, lsl #19 │ │ │ │ + sbceq r4, r7, r0, lsl #19 │ │ │ │ + sbceq r4, r7, ip, ror #18 │ │ │ │ sbceq r4, r7, r8, ror r9 │ │ │ │ - sbceq r4, r7, r8, lsl #9 │ │ │ │ + sbceq r4, r7, r8, lsl #19 │ │ │ │ + sbceq r4, r7, ip, lsl #19 │ │ │ │ + sbceq r4, r7, r4, lsl #19 │ │ │ │ + strheq r4, [r7], #132 @ 0x84 │ │ │ │ sbceq r4, r7, r8, ror #18 │ │ │ │ - sbceq r4, r7, r4, ror #18 │ │ │ │ sbceq r4, r7, r0, ror #18 │ │ │ │ - sbceq r4, r7, ip, asr #18 │ │ │ │ - sbceq r4, r7, r8, asr r9 │ │ │ │ - sbceq r4, r7, r8, ror #18 │ │ │ │ - sbceq r4, r7, ip, ror #18 │ │ │ │ sbceq r4, r7, r4, ror #18 │ │ │ │ - smulleq r4, r7, r4, r8 │ │ │ │ - sbceq r4, r7, r8, asr #18 │ │ │ │ - sbceq r4, r7, r0, asr #18 │ │ │ │ + sbceq r4, r7, r4, ror #20 │ │ │ │ + sbceq r4, r7, r4, ror #7 │ │ │ │ + sbceq r4, r7, r0, lsr sl │ │ │ │ + sbceq r4, r7, r0, asr #20 │ │ │ │ + sbceq r4, r7, ip, lsl #4 │ │ │ │ + strheq r7, [r7], #92 @ 0x5c │ │ │ │ + sbceq r4, r7, r0, lsr #3 │ │ │ │ + sbceq r4, r7, r0, ror #19 │ │ │ │ + sbceq r4, r7, r8, asr #3 │ │ │ │ + sbceq r4, r7, r4, ror r9 │ │ │ │ + sbceq r4, r7, ip, asr r1 │ │ │ │ sbceq r4, r7, r4, asr #18 │ │ │ │ - sbceq r4, r7, r4, asr #20 │ │ │ │ - sbceq r4, r7, r4, asr #7 │ │ │ │ - sbceq r4, r7, r0, lsl sl │ │ │ │ - sbceq r4, r7, r0, lsr #20 │ │ │ │ - sbceq r4, r7, ip, ror #3 │ │ │ │ - smulleq r7, r7, ip, r5 @ │ │ │ │ - sbceq r4, r7, r0, lsl #3 │ │ │ │ - sbceq r4, r7, r0, asr #19 │ │ │ │ - sbceq r4, r7, r8, lsr #3 │ │ │ │ - sbceq r4, r7, r4, asr r9 │ │ │ │ sbceq r4, r7, ip, lsr r1 │ │ │ │ - sbceq r4, r7, r4, lsr #18 │ │ │ │ - sbceq r4, r7, ip, lsl r1 │ │ │ │ - sbceq r4, r7, r0, ror #17 │ │ │ │ - strheq r4, [r7], #128 @ 0x80 │ │ │ │ - sbceq r4, r7, ip, asr #1 │ │ │ │ - sbceq r4, r7, ip, ror r8 │ │ │ │ - sbceq r4, r7, r8, lsr #1 │ │ │ │ - sbceq r4, r7, r8, lsr r8 │ │ │ │ - sbceq r4, r7, r8, lsl #16 │ │ │ │ - sbceq r4, r7, r4, lsr #1 │ │ │ │ - ldrdeq r4, [r7], #112 @ 0x70 │ │ │ │ - sbceq r4, r7, r8, lsr r0 │ │ │ │ - smulleq r4, r7, r0, r7 │ │ │ │ - sbceq r4, r7, r4, lsl r0 │ │ │ │ - sbceq r4, r7, r0, asr r7 │ │ │ │ - strdeq r3, [r7], #240 @ 0xf0 │ │ │ │ - sbceq r4, r7, r0, lsl r7 │ │ │ │ + sbceq r4, r7, r0, lsl #18 │ │ │ │ + ldrdeq r4, [r7], #128 @ 0x80 │ │ │ │ + sbceq r4, r7, ip, ror #1 │ │ │ │ + smulleq r4, r7, ip, r8 │ │ │ │ + sbceq r4, r7, r8, asr #1 │ │ │ │ + sbceq r4, r7, r8, asr r8 │ │ │ │ + sbceq r4, r7, r8, lsr #16 │ │ │ │ + sbceq r4, r7, r4, asr #1 │ │ │ │ + strdeq r4, [r7], #112 @ 0x70 │ │ │ │ + sbceq r4, r7, r8, asr r0 │ │ │ │ + strheq r4, [r7], #112 @ 0x70 │ │ │ │ + sbceq r4, r7, r4, lsr r0 │ │ │ │ + sbceq r4, r7, r0, ror r7 │ │ │ │ + sbceq r4, r7, r0, lsl r0 │ │ │ │ + sbceq r4, r7, r0, lsr r7 │ │ │ │ + sbceq r3, r7, ip, ror #31 │ │ │ │ + strdeq r4, [r7], #104 @ 0x68 │ │ │ │ sbceq r3, r7, ip, asr #31 │ │ │ │ - ldrdeq r4, [r7], #104 @ 0x68 │ │ │ │ - sbceq r3, r7, ip, lsr #31 │ │ │ │ - sbceq r4, r7, r0, lsr #13 │ │ │ │ - sbceq r3, r7, r8, lsl #31 │ │ │ │ - sbceq r4, r7, r4, ror #12 │ │ │ │ - sbceq r3, r7, r4, ror #30 │ │ │ │ - sbcseq r2, r7, r0, ror #17 │ │ │ │ - sbceq r3, r7, r0, asr #30 │ │ │ │ - sbceq r4, r7, ip, lsl #12 │ │ │ │ - sbceq r3, r7, ip, lsl pc │ │ │ │ - ldrdeq r4, [r7], #80 @ 0x50 │ │ │ │ - strdeq r3, [r7], #232 @ 0xe8 │ │ │ │ - smulleq r4, r7, r8, r5 │ │ │ │ - ldrdeq r3, [r7], #228 @ 0xe4 │ │ │ │ - sbceq r4, r7, ip, asr r5 │ │ │ │ + sbceq r4, r7, r0, asr #13 │ │ │ │ + sbceq r3, r7, r8, lsr #31 │ │ │ │ + sbceq r4, r7, r4, lsl #13 │ │ │ │ + sbceq r3, r7, r4, lsl #31 │ │ │ │ + sbcseq r2, r7, r0, lsl #18 │ │ │ │ + sbceq r3, r7, r0, ror #30 │ │ │ │ + sbceq r4, r7, ip, lsr #12 │ │ │ │ + sbceq r3, r7, ip, lsr pc │ │ │ │ + strdeq r4, [r7], #80 @ 0x50 │ │ │ │ + sbceq r3, r7, r8, lsl pc │ │ │ │ + strheq r4, [r7], #88 @ 0x58 │ │ │ │ + strdeq r3, [r7], #228 @ 0xe4 │ │ │ │ + sbceq r4, r7, ip, ror r5 │ │ │ │ + ldrdeq r3, [r7], #224 @ 0xe0 │ │ │ │ + sbceq r4, r7, ip, lsr r5 │ │ │ │ strheq r3, [r7], #224 @ 0xe0 │ │ │ │ - sbceq r4, r7, ip, lsl r5 │ │ │ │ - smulleq r3, r7, r0, lr │ │ │ │ - sbceq r4, r7, r4, ror #9 │ │ │ │ - sbceq r3, r7, ip, ror #28 │ │ │ │ - sbceq r4, r7, r8, lsr #9 │ │ │ │ - sbceq r3, r7, r8, asr #28 │ │ │ │ - sbceq r4, r7, r0, ror r4 │ │ │ │ - sbceq r3, r7, r4, lsr #28 │ │ │ │ - sbceq r4, r7, ip, lsr r4 │ │ │ │ - sbceq r3, r7, r0, lsl #28 │ │ │ │ - sbceq r4, r7, r8, ror #7 │ │ │ │ - ldrdeq r3, [r7], #220 @ 0xdc │ │ │ │ - strdeq r4, [r7], #40 @ 0x28 │ │ │ │ + sbceq r4, r7, r4, lsl #10 │ │ │ │ + sbceq r3, r7, ip, lsl #29 │ │ │ │ + sbceq r4, r7, r8, asr #9 │ │ │ │ + sbceq r3, r7, r8, ror #28 │ │ │ │ + smulleq r4, r7, r0, r4 │ │ │ │ + sbceq r3, r7, r4, asr #28 │ │ │ │ + sbceq r4, r7, ip, asr r4 │ │ │ │ + sbceq r3, r7, r0, lsr #28 │ │ │ │ + sbceq r4, r7, r8, lsl #8 │ │ │ │ + strdeq r3, [r7], #220 @ 0xdc │ │ │ │ + sbceq r4, r7, r8, lsl r3 │ │ │ │ + ldrdeq r3, [r7], #216 @ 0xd8 │ │ │ │ + strdeq r4, [r7], #36 @ 0x24 │ │ │ │ + strheq r3, [r7], #216 @ 0xd8 │ │ │ │ + sbceq r4, r7, ip, ror #4 │ │ │ │ + smulleq r3, r7, r4, sp │ │ │ │ + sbceq r4, r7, r8, lsr r2 │ │ │ │ strheq r3, [r7], #216 @ 0xd8 │ │ │ │ - ldrdeq r4, [r7], #36 @ 0x24 │ │ │ │ - smulleq r3, r7, r8, sp │ │ │ │ - sbceq r4, r7, ip, asr #4 │ │ │ │ - sbceq r3, r7, r4, ror sp │ │ │ │ - sbceq r4, r7, r8, lsl r2 │ │ │ │ - smulleq r3, r7, r8, sp │ │ │ │ ldr r1, [pc, #-488] @ b4cd0 │ │ │ │ add r3, r9, #320 @ 0x140 │ │ │ │ ldrd r2, [r3] │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r4 │ │ │ │ bl ae2f4 │ │ │ │ ldr r2, [pc, #-508] @ b4cd4 │ │ │ │ @@ -124796,15 +124796,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne b5f0c │ │ │ │ add sp, sp, #60 @ 0x3c │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlalbbeq sl, r5, r4, r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r3, r7, ip, lsl fp │ │ │ │ + sbceq r3, r7, ip, lsr fp │ │ │ │ cmpeq r5, r0, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov ip, r3 │ │ │ │ mov r3, #0 │ │ │ │ @@ -125015,32 +125015,32 @@ │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #146 @ 0x92 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #38 @ 0x26 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #138 @ 0x8a │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq sl, r8, r7, lsr r1 │ │ │ │ - sbcseq sl, r8, r7, lsr #2 │ │ │ │ + sbcseq sl, r8, r7, asr r1 │ │ │ │ + sbcseq sl, r8, r7, asr #2 │ │ │ │ andeq r0, r0, r2, lsl r1 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ - smullseq sl, r8, r3, r0 │ │ │ │ - sbcseq sl, r8, fp, lsl #1 │ │ │ │ + ldrheq sl, [r8], #3 │ │ │ │ + sbcseq sl, r8, fp, lsr #1 │ │ │ │ andeq r0, r0, r3, lsl r1 │ │ │ │ andeq r0, r0, r7, lsl #3 │ │ │ │ andeq r0, r0, r9, lsl r1 │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ andeq r0, r0, sl, lsl r1 │ │ │ │ andeq r0, r0, sp, lsl #3 │ │ │ │ andeq r0, r0, r6, lsl r1 │ │ │ │ andeq r0, r0, fp, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl #3 │ │ │ │ andeq r0, r0, sl, lsl #3 │ │ │ │ - sbcseq r9, r8, r3, ror #31 │ │ │ │ - ldrheq r9, [r8], #251 @ 0xfb │ │ │ │ + sbcseq sl, r8, r3 │ │ │ │ + ldrsbeq r9, [r8], #251 @ 0xfb │ │ │ │ ldr r3, [r0, #4] │ │ │ │ ldr r1, [r1] │ │ │ │ ldr r0, [r0] │ │ │ │ bx r3 │ │ │ │ ldr r2, [r0, #12] │ │ │ │ mov r3, r0 │ │ │ │ str r1, [r3], #4 │ │ │ │ @@ -125117,15 +125117,15 @@ │ │ │ │ str r2, [sp] │ │ │ │ b b63b8 │ │ │ │ strd r2, [sp] │ │ │ │ b b63b8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01459c90 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r9, r8, r3, asr lr │ │ │ │ + sbcseq r9, r8, r3, ror lr │ │ │ │ cmpeq r5, r0, lsr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [pc, #660] @ b66d0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -125290,15 +125290,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ add r7, r7, #1 │ │ │ │ cmp r8, r7 │ │ │ │ add r4, r4, #16 │ │ │ │ bne b66a8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - sbcseq r9, r8, fp, asr #27 │ │ │ │ + sbcseq r9, r8, fp, ror #27 │ │ │ │ strheq r9, [r5, #-176] @ 0xffffff50 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -125400,15 +125400,15 @@ │ │ │ │ ldr r2, [r5, #32] │ │ │ │ add r3, r5, #28 │ │ │ │ cmp r2, r3 │ │ │ │ bne b6768 │ │ │ │ b b675c │ │ │ │ ldrdeq r9, [r5, #-132] @ 0xffffff7c │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - smullseq r9, r8, lr, sl │ │ │ │ + ldrheq r9, [r8], #174 @ 0xae │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r1, r2 │ │ │ │ beq b6970 │ │ │ │ cmp r2, #1 │ │ │ │ @@ -126694,16 +126694,16 @@ │ │ │ │ clz r3, r3 │ │ │ │ lsr r3, r3, #5 │ │ │ │ b b7c68 │ │ │ │ mov ip, r0 │ │ │ │ b b7c4c │ │ │ │ mov ip, r2 │ │ │ │ b b7c00 │ │ │ │ - sbcseq r8, r8, r1, ror #12 │ │ │ │ - sbcseq r8, r8, r9, lsl #12 │ │ │ │ + sbcseq r8, r8, r1, lsl #13 │ │ │ │ + sbcseq r8, r8, r9, lsr #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, sp, #8 │ │ │ │ add r3, sp, #8 │ │ │ │ stmdb r3, {r0, r1} │ │ │ │ @@ -127679,24 +127679,24 @@ │ │ │ │ bic r1, r1, #4 │ │ │ │ str lr, [r2, #60] @ 0x3c │ │ │ │ str ip, [r3, #40] @ 0x28 │ │ │ │ str r1, [r2, #72] @ 0x48 │ │ │ │ b b8720 │ │ │ │ ldr r0, [r2, #8] │ │ │ │ b b7e14 │ │ │ │ - sbcseq r8, r8, r2, asr #10 │ │ │ │ + sbcseq r8, r8, r2, ror #10 │ │ │ │ mrseq r8, (UNDEF: 117) │ │ │ │ @ instruction: 0xffffe5b0 │ │ │ │ - ldrsheq r8, [r8], #78 @ 0x4e │ │ │ │ + sbcseq r8, r8, lr, lsl r5 │ │ │ │ @ instruction: 0xffffe574 │ │ │ │ - ldrsbeq r8, [r8], #72 @ 0x48 │ │ │ │ + ldrsheq r8, [r8], #72 @ 0x48 │ │ │ │ @ instruction: 0xffffe53c │ │ │ │ - ldrheq r8, [r8], #70 @ 0x46 │ │ │ │ + ldrsbeq r8, [r8], #70 @ 0x46 │ │ │ │ @ instruction: 0xffffe504 │ │ │ │ - smullseq r8, r8, r4, r4 @ │ │ │ │ + ldrheq r8, [r8], #68 @ 0x44 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #268] @ b8d74 │ │ │ │ sub sp, sp, #12 │ │ │ │ @@ -127763,15 +127763,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ bne b8ca0 │ │ │ │ b b8ce8 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl bee38 │ │ │ │ b b8cd8 │ │ │ │ - sbcseq r7, r8, lr, lsl r6 │ │ │ │ + sbcseq r7, r8, lr, lsr r6 │ │ │ │ @ instruction: 0xffffd658 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #64] @ b8dd4 │ │ │ │ mov r4, r0 │ │ │ │ @@ -128056,15 +128056,15 @@ │ │ │ │ bx lr │ │ │ │ add r0, r0, #36 @ 0x24 │ │ │ │ bx lr │ │ │ │ add r0, r0, #68 @ 0x44 │ │ │ │ bx lr │ │ │ │ add r0, r0, #56 @ 0x38 │ │ │ │ bx lr │ │ │ │ - sbcseq r7, r8, r6, lsl #2 │ │ │ │ + sbcseq r7, r8, r6, lsr #2 │ │ │ │ cmpeq r5, ip, ror #28 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r2 │ │ │ │ @@ -128222,15 +128222,15 @@ │ │ │ │ bl b9214 │ │ │ │ b b9398 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ andeq r0, r0, r6, asr r1 │ │ │ │ smlaltteq r6, r5, ip, ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, lr, lsl r1 │ │ │ │ - sbcseq r6, r8, r1, asr #30 │ │ │ │ + sbcseq r6, r8, r1, ror #30 │ │ │ │ andeq r0, r0, sl, lsr #3 │ │ │ │ cmpeq r5, r8, asr ip │ │ │ │ @ instruction: 0xfff00000 @ IMB │ │ │ │ svccc 0x00f00000 @ IMB │ │ │ │ svcvc 0x00f00000 @ IMB │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -128832,15 +128832,15 @@ │ │ │ │ add ip, r1, #44 @ 0x2c │ │ │ │ cmp r0, ip │ │ │ │ beq b9da8 │ │ │ │ cmp r3, r0 │ │ │ │ beq b9dec │ │ │ │ ldr r0, [r1, #48] @ 0x30 │ │ │ │ bx lr │ │ │ │ - sbcseq r6, r8, sp, lsl #11 │ │ │ │ + sbcseq r6, r8, sp, lsr #11 │ │ │ │ ldr r3, [r0] │ │ │ │ tst r3, #1 │ │ │ │ bne b9e4c │ │ │ │ ldrb r2, [r3, #12] │ │ │ │ cmp r2, #8 │ │ │ │ ldreq r0, [r0, #-4] │ │ │ │ ldrne r0, [r3, #8] │ │ │ │ @@ -128877,15 +128877,15 @@ │ │ │ │ add r3, r3, #44 @ 0x2c │ │ │ │ cmp r0, r3 │ │ │ │ moveq r0, #0 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ ldr r0, [r0, #24] │ │ │ │ bx lr │ │ │ │ - sbcseq r6, r8, r9, asr #8 │ │ │ │ + sbcseq r6, r8, r9, ror #8 │ │ │ │ ldr r2, [pc, #112] @ b9f58 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #3 │ │ │ │ bhi b9f38 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ @@ -128908,15 +128908,15 @@ │ │ │ │ bx lr │ │ │ │ ldr r2, [r0, #16] │ │ │ │ add r3, r0, #24 │ │ │ │ cmp r2, r3 │ │ │ │ beq b9f00 │ │ │ │ ldr r0, [r0, #28] │ │ │ │ bx lr │ │ │ │ - ldrsheq r6, [r8], #49 @ 0x31 │ │ │ │ + sbcseq r6, r8, r1, lsl r4 │ │ │ │ subs r1, r0, #0 │ │ │ │ beq ba020 │ │ │ │ ldr r0, [r1] │ │ │ │ ldr r3, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ beq b9fd0 │ │ │ │ ldr r2, [pc, #200] @ ba044 │ │ │ │ @@ -128967,15 +128967,15 @@ │ │ │ │ ldr r0, [r4] │ │ │ │ ldr r3, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ moveq r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, r3 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r6, r8, r1, ror #6 │ │ │ │ + sbcseq r6, r8, r1, lsl #7 │ │ │ │ cmp r0, #0 │ │ │ │ beq ba070 │ │ │ │ ldr r3, [r0] │ │ │ │ ldr r2, [r3] │ │ │ │ cmp r2, #0 │ │ │ │ beq ba07c │ │ │ │ ldr r2, [r3, #8] │ │ │ │ @@ -129230,15 +129230,15 @@ │ │ │ │ bne ba314 │ │ │ │ str r4, [r5, #60] @ 0x3c │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r4, r0 │ │ │ │ str r4, [r5, #60] @ 0x3c │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmpeq r5, r4, asr sp │ │ │ │ - sbcseq r6, r8, sp, lsr #32 │ │ │ │ + sbcseq r6, r8, sp, asr #32 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r0, [r0, #24] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -129556,15 +129556,15 @@ │ │ │ │ beq ba8d8 │ │ │ │ b ba930 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [r5, #8] │ │ │ │ udf #0 │ │ │ │ smlaltbeq r5, r5, r0, r9 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r5, r8, r8, ror #23 │ │ │ │ + sbcseq r5, r8, r8, lsl #24 │ │ │ │ cmpeq r5, r0, lsl #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r0, #352] @ 0x160 │ │ │ │ ldr r8, [r4] │ │ │ │ @@ -129626,15 +129626,15 @@ │ │ │ │ ldr r3, [pc, #20] @ baa90 │ │ │ │ lsl r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ baa94 │ │ │ │ bx lr │ │ │ │ - sbcseq r5, r8, r0, ror #24 │ │ │ │ + sbcseq r5, r8, r0, lsl #25 │ │ │ │ @ instruction: 0x000002b7 │ │ │ │ ldr r3, [pc, #696] @ bad58 │ │ │ │ ldr r2, [pc, #696] @ bad5c │ │ │ │ add r3, pc, r3 │ │ │ │ sub r0, r0, #226 @ 0xe2 │ │ │ │ cmp r0, r2 │ │ │ │ bhi bacd8 │ │ │ │ @@ -129804,15 +129804,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #37 @ 0x25 │ │ │ │ bx lr │ │ │ │ mov r0, #10 │ │ │ │ bx lr │ │ │ │ mov r0, #17 │ │ │ │ bx lr │ │ │ │ - sbcseq r5, r8, r0, asr r8 │ │ │ │ + sbcseq r5, r8, r0, ror r8 │ │ │ │ andeq r0, r0, sp, asr #2 │ │ │ │ ldr ip, [pc, #624] @ bafd8 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ ldr lr, [pc, #616] @ bafdc │ │ │ │ add ip, pc, ip │ │ │ │ ldr ip, [ip, lr] │ │ │ │ @@ -129966,15 +129966,15 @@ │ │ │ │ ldr r7, [r3, #32] │ │ │ │ b bae50 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #20] │ │ │ │ udf #0 │ │ │ │ smlalbbeq r5, r5, r8, r2 @ │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - sbcseq r5, r8, ip, lsr #15 │ │ │ │ + sbcseq r5, r8, ip, asr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #96] @ bb05c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr r1, [pc, #92] @ bb060 │ │ │ │ @@ -130081,15 +130081,15 @@ │ │ │ │ udf #0 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #20] │ │ │ │ udf #0 │ │ │ │ smlalbbeq r4, r5, r8, pc @ │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, r7, lsl #9 │ │ │ │ - sbcseq r5, r8, r8, ror r5 │ │ │ │ + smullseq r5, r8, r8, r5 │ │ │ │ @ instruction: 0x000002b7 │ │ │ │ ldr r2, [r0, #20] │ │ │ │ ldr r3, [pc, #24] @ bb1d8 │ │ │ │ cmp r2, r3 │ │ │ │ beq bb1d0 │ │ │ │ bhi bb1d0 │ │ │ │ add r0, r0, #100 @ 0x64 │ │ │ │ @@ -130362,15 +130362,15 @@ │ │ │ │ add ip, sp, #36 @ 0x24 │ │ │ │ b bb568 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r4, [r5, #-212] @ 0xffffff2c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strheq r4, [r5, #-220] @ 0xffffff24 │ │ │ │ cmpeq r5, r4, lsr #26 │ │ │ │ - ldrsheq r5, [r8], #1 │ │ │ │ + sbcseq r5, r8, r1, lsl r1 │ │ │ │ andeq r0, r0, r7, asr r2 │ │ │ │ andeq r0, r0, r7, lsr #4 │ │ │ │ @ instruction: 0x000002b3 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ sub sp, sp, #16 │ │ │ │ push {r4, lr} │ │ │ │ add ip, sp, #12 │ │ │ │ @@ -130448,15 +130448,15 @@ │ │ │ │ ldr lr, [r3, #60] @ 0x3c │ │ │ │ ldrb r2, [r2, #64] @ 0x40 │ │ │ │ b bb728 │ │ │ │ ldr r3, [pc, #8] @ bb768 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r8, r8, ror #30 │ │ │ │ + sbcseq r4, r8, r8, lsl #31 │ │ │ │ cmp r0, #68 @ 0x44 │ │ │ │ bhi bb794 │ │ │ │ ldr r3, [pc, #128] @ bb7fc │ │ │ │ sub r0, r0, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #61 @ 0x3d │ │ │ │ bhi bb7ac │ │ │ │ @@ -130485,15 +130485,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #10 │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r8, r1, asr #28 │ │ │ │ + sbcseq r4, r8, r1, ror #28 │ │ │ │ ldr r3, [pc, #80] @ bb858 │ │ │ │ sub r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #15 │ │ │ │ bhi bb828 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ @@ -130508,15 +130508,15 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #32] @ bb868 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #28] @ bb86c │ │ │ │ bx lr │ │ │ │ mov r0, #464 @ 0x1d0 │ │ │ │ bx lr │ │ │ │ - ldrsheq r4, [r8], #211 @ 0xd3 │ │ │ │ + sbcseq r4, r8, r3, lsl lr │ │ │ │ ldrdeq r0, [r0], -r3 │ │ │ │ andeq r0, r0, lr, asr #3 │ │ │ │ andeq r0, r0, pc, asr #3 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ ldrdeq r0, [r0], -r2 │ │ │ │ sub r0, r0, #460 @ 0x1cc │ │ │ │ sub r0, r0, #2 │ │ │ │ @@ -130626,15 +130626,15 @@ │ │ │ │ bx lr │ │ │ │ sub r0, r0, #420 @ 0x1a4 │ │ │ │ cmp r0, #3 │ │ │ │ movhi r0, #0 │ │ │ │ movls r0, #1 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, sl, lsr #2 │ │ │ │ - sbcseq r4, r8, r7, ror ip │ │ │ │ + smullseq r4, r8, r7, ip │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ svccs 0x000003cf │ │ │ │ andeq r0, r0, r1, lsr #3 │ │ │ │ ldr ip, [pc, #68] @ bba8c │ │ │ │ ldr r2, [pc, #68] @ bba90 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ add ip, pc, ip │ │ │ │ @@ -130718,15 +130718,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r0, [r3, r2] │ │ │ │ pop {r4, pc} │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ strdeq r4, [r5, #-64] @ 0xffffffc0 │ │ │ │ andeq r0, r0, sl, lsl #5 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - sbcseq r4, r8, r0, asr #22 │ │ │ │ + sbcseq r4, r8, r0, ror #22 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr r1, [pc, #148] @ bbc44 │ │ │ │ ldr r2, [pc, #148] @ bbc48 │ │ │ │ cmp r3, r1 │ │ │ │ add r2, pc, r2 │ │ │ │ beq bbc14 │ │ │ │ bhi bbbf4 │ │ │ │ @@ -130761,15 +130761,15 @@ │ │ │ │ ldrb r0, [r0, r3, lsl #2] │ │ │ │ bx lr │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ cmpeq r5, r4, asr #8 │ │ │ │ - ldrsbeq r4, [r8], #172 @ 0xac │ │ │ │ + ldrsheq r4, [r8], #172 @ 0xac │ │ │ │ andeq r0, r0, pc, ror #2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr r2, [r1, #20] │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #124] @ bbcec │ │ │ │ @@ -130944,15 +130944,15 @@ │ │ │ │ bhi bbea0 │ │ │ │ ldr r2, [pc, #32] @ bbf38 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ moveq r0, #128 @ 0x80 │ │ │ │ movne r0, #2 │ │ │ │ bx lr │ │ │ │ - ldrsbeq r4, [r8], #127 @ 0x7f │ │ │ │ + ldrsheq r4, [r8], #127 @ 0x7f │ │ │ │ andeq r1, r0, r4, ror #31 │ │ │ │ andeq ip, r0, r9, lsl r0 │ │ │ │ andeq r8, r1, r0, lsr r1 │ │ │ │ andeq r1, r0, pc, lsl #20 │ │ │ │ ldr r2, [r0, #52] @ 0x34 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ mov r3, r0 │ │ │ │ @@ -130984,15 +130984,15 @@ │ │ │ │ bx lr │ │ │ │ ldrb r2, [r3, #64] @ 0x40 │ │ │ │ ldr r0, [r3, #60] @ 0x3c │ │ │ │ sub r0, r0, r2 │ │ │ │ bx lr │ │ │ │ mov r0, #4 │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r8, ip, lsl #14 │ │ │ │ + sbcseq r4, r8, ip, lsr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr ip, [pc, #416] @ bc184 │ │ │ │ ldr r1, [pc, #416] @ bc188 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -131151,15 +131151,15 @@ │ │ │ │ bl bc198 │ │ │ │ mov r1, #7 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ b bc1b4 │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r4, r8, r6, asr #9 │ │ │ │ + sbcseq r4, r8, r6, ror #9 │ │ │ │ ldclgt 0, cr9, [pc] @ bc270 │ │ │ │ cmp r0, #31 │ │ │ │ mov r3, r0 │ │ │ │ bhi bc2d0 │ │ │ │ cmp r1, #3 │ │ │ │ movgt r2, #0 │ │ │ │ movle r2, #1 │ │ │ │ @@ -131403,15 +131403,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ bne bc600 │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #8] @ bc654 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r8, r8, lsr r0 │ │ │ │ + sbcseq r4, r8, r8, asr r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3} @ (str r3, [sp, #-4]!) │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4044] @ 0xfcc │ │ │ │ ldr ip, [pc, #320] @ bc7b4 │ │ │ │ mov r6, r0 │ │ │ │ @@ -131493,15 +131493,15 @@ │ │ │ │ bx lr │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ udf #0 │ │ │ │ smlalbbeq r3, r5, r0, r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r3, r7, r0, ror r5 │ │ │ │ + smulleq r3, r7, r0, r5 │ │ │ │ andeq r0, r1, r1 │ │ │ │ smlalbbeq r3, r5, r8, r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [r0, #12] │ │ │ │ @@ -132020,15 +132020,15 @@ │ │ │ │ ldrb r0, [r1, #5] │ │ │ │ bl bb758 │ │ │ │ b bce40 │ │ │ │ mov r0, #7 │ │ │ │ b bce40 │ │ │ │ mov r0, #160 @ 0xa0 │ │ │ │ b bce40 │ │ │ │ - smullseq r3, r8, lr, r9 │ │ │ │ + ldrheq r3, [r8], #158 @ 0x9e │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r2 │ │ │ │ @@ -132634,15 +132634,15 @@ │ │ │ │ bne bd89c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b bcb08 │ │ │ │ strheq r2, [r5, #-128] @ 0xffffff80 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r3, r8, r1, asr r0 │ │ │ │ + sbcseq r3, r8, r1, ror r0 │ │ │ │ cmpeq r5, r4, ror r8 │ │ │ │ smlaltteq r2, r5, r4, r7 │ │ │ │ smlalbbeq r2, r5, r0, r7 │ │ │ │ cmpeq r5, r0, asr r7 │ │ │ │ cmpeq r5, r4, lsl r7 │ │ │ │ smlaltteq r2, r5, r4, r6 │ │ │ │ smlaltbeq r2, r5, r4, r6 │ │ │ │ @@ -132731,16 +132731,16 @@ │ │ │ │ b bda8c │ │ │ │ mov r7, #242 @ 0xf2 │ │ │ │ b bda8c │ │ │ │ mov r7, #328 @ 0x148 │ │ │ │ b bda8c │ │ │ │ ldr r7, [pc, #16] @ bdb24 │ │ │ │ b bda8c │ │ │ │ - sbcseq r2, r8, sp, lsr #27 │ │ │ │ - sbcseq r2, r8, sp, lsr #27 │ │ │ │ + sbcseq r2, r8, sp, asr #27 │ │ │ │ + sbcseq r2, r8, sp, asr #27 │ │ │ │ andeq r0, r0, r7, asr #2 │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -133354,17 +133354,17 @@ │ │ │ │ add r0, r6, #56 @ 0x38 │ │ │ │ bl bdb28 │ │ │ │ b be36c │ │ │ │ mov r1, r5 │ │ │ │ add r0, r6, #36 @ 0x24 │ │ │ │ bl bdb28 │ │ │ │ b be36c │ │ │ │ - ldrsheq r2, [r8], #93 @ 0x5d │ │ │ │ + sbcseq r2, r8, sp, lsl r6 │ │ │ │ strdeq r1, [r5, #-220] @ 0xffffff24 │ │ │ │ - sbcseq r2, r8, r9, asr r5 │ │ │ │ + sbcseq r2, r8, r9, ror r5 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [r0, #40] @ 0x28 │ │ │ │ ldr r6, [r0, #44] @ 0x2c │ │ │ │ @@ -133789,15 +133789,15 @@ │ │ │ │ b beb2c │ │ │ │ mov r0, r7 │ │ │ │ bl bea64 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r7 │ │ │ │ mov r7, r3 │ │ │ │ b beb2c │ │ │ │ - sbcseq r1, r8, r0, lsl #26 │ │ │ │ + sbcseq r1, r8, r0, lsr #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ bl 17d6bc │ │ │ │ bl b7308 │ │ │ │ @@ -133955,15 +133955,15 @@ │ │ │ │ ldr r3, [r5, #16] │ │ │ │ add r5, r5, #24 │ │ │ │ cmp r3, r5 │ │ │ │ bne bedc8 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ b bed40 │ │ │ │ - ldrsheq r1, [r8], #168 @ 0xa8 │ │ │ │ + sbcseq r1, r8, r8, lsl fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ mov r4, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -134552,15 +134552,15 @@ │ │ │ │ tst ip, #1 │ │ │ │ moveq ip, #1 │ │ │ │ orreq r2, r2, ip, lsl r0 │ │ │ │ ldreq r0, [sp] │ │ │ │ strbeq ip, [r0] │ │ │ │ streq r2, [r3, r1, lsl #2] │ │ │ │ bx lr │ │ │ │ - sbcseq r1, r8, r6, lsl #2 │ │ │ │ + sbcseq r1, r8, r6, lsr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r3, [pc, #1268] @ bfc98 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -134879,15 +134879,15 @@ │ │ │ │ str r5, [sp] │ │ │ │ bl bf6f4 │ │ │ │ b bfa78 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r5, r4, asr r8 │ │ │ │ cmpeq r5, r8, lsr r8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r1, r8, r5, asr #32 │ │ │ │ + sbcseq r1, r8, r5, rrx │ │ │ │ cmpeq r5, ip, lsr #14 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ ldr r2, [pc, #112] @ bfd2c │ │ │ │ ldrb r3, [r0, #12] │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #10 │ │ │ │ @@ -134913,15 +134913,15 @@ │ │ │ │ bx lr │ │ │ │ cmp r3, #96 @ 0x60 │ │ │ │ bhi bfcf0 │ │ │ │ sub r3, r3, #89 @ 0x59 │ │ │ │ cmp r3, #5 │ │ │ │ bls bfcf0 │ │ │ │ b bb064 │ │ │ │ - sbcseq r0, r8, lr, asr fp │ │ │ │ + sbcseq r0, r8, lr, ror fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #956] @ c0108 │ │ │ │ mov r5, r1 │ │ │ │ @@ -135162,15 +135162,15 @@ │ │ │ │ mla r2, r0, r2, r4 │ │ │ │ ror r2, r2, #15 │ │ │ │ mul r4, r1, r2 │ │ │ │ b bfefc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltbeq r0, r5, r8, r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r0, r8, r5, asr #21 │ │ │ │ + sbcseq r0, r8, r5, ror #21 │ │ │ │ ldrbcs lr, [r4, pc, lsr #22] │ │ │ │ adcsgt sl, r2, #976 @ 0x3d0 │ │ │ │ @ instruction: 0x165667b1 │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ strbhi ip, [fp, #2679]! @ 0xa77 │ │ │ │ @ instruction: 0x0145019c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -135889,28 +135889,28 @@ │ │ │ │ mov r6, r0 │ │ │ │ bcc c0be0 │ │ │ │ b c01e8 │ │ │ │ mov r3, r6 │ │ │ │ b c0b48 │ │ │ │ smlaltbeq pc, r4, ip, lr @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrsbeq r0, [r8], #100 @ 0x64 │ │ │ │ + ldrsheq r0, [r8], #100 @ 0x64 │ │ │ │ @ instruction: 0x0144fe94 │ │ │ │ @ instruction: 0x165667b5 │ │ │ │ cmppeq r4, r8, lsl #28 @ p-variant is OBSOLETE │ │ │ │ strbhi ip, [fp, #2679]! @ 0xa77 │ │ │ │ strtcs r4, [r3], #-1064 @ 0xfffffbd8 │ │ │ │ bicvs r8, r8, pc, asr #12 │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ strheq pc, [r4, #-200] @ 0xffffff38 @ │ │ │ │ @ instruction: 0x165667b9 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ @ instruction: 0x165667b2 │ │ │ │ @ instruction: 0x11a7ea09 │ │ │ │ - sbcseq r0, r8, lr, lsr r3 │ │ │ │ + sbcseq r0, r8, lr, asr r3 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ @ instruction: 0x165667b1 │ │ │ │ cmppeq r4, r0, lsl #14 @ p-variant is OBSOLETE │ │ │ │ sub sp, sp, #16 │ │ │ │ add ip, sp, #16 │ │ │ │ stmdb ip, {r0, r1, r2, r3} │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -136699,17 +136699,17 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl c11d0 │ │ │ │ cmp r0, #0 │ │ │ │ bne c1840 │ │ │ │ b c12b8 │ │ │ │ cmpeq r4, r8, ror sp │ │ │ │ - sbcseq pc, r7, r4, asr #11 │ │ │ │ + sbcseq pc, r7, r4, ror #11 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ - ldrsbeq pc, [r7], #59 @ 0x3b @ │ │ │ │ + ldrsheq pc, [r7], #59 @ 0x3b @ │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ b c125c │ │ │ │ ldr r2, [pc, #12] @ c193c │ │ │ │ ldr r1, [pc, #12] @ c1940 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ b 17ea98 │ │ │ │ @@ -137141,15 +137141,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldreq r1, [pc, #32] @ c200c │ │ │ │ moveq r2, ip │ │ │ │ beq c1f54 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r4, r4, lsl r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq lr, r7, r0, ror r9 │ │ │ │ + smullseq lr, r7, r0, r9 │ │ │ │ smlalbteq lr, r4, r8, r0 │ │ │ │ smlalbbeq lr, r4, ip, r0 │ │ │ │ cmpeq r4, ip, lsr #32 │ │ │ │ @ instruction: 0x000001bb │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -137430,15 +137430,15 @@ │ │ │ │ mov r2, #32 │ │ │ │ str r0, [sp, #8] │ │ │ │ b c23e8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r4, r4, lsl #26 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlalbbeq sp, r4, r0, ip │ │ │ │ - ldrheq lr, [r7], #66 @ 0x42 │ │ │ │ + ldrsbeq lr, [r7], #66 @ 0x42 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #960] @ c2860 │ │ │ │ mov r6, r3 │ │ │ │ @@ -137682,17 +137682,17 @@ │ │ │ │ mov r1, #0 │ │ │ │ strd r0, [sp, #16] │ │ │ │ b c2764 │ │ │ │ cmpeq r4, r0, asr fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ - sbcseq lr, r7, sl, asr #5 │ │ │ │ - ldrheq lr, [r7], #34 @ 0x22 │ │ │ │ - smullseq lr, r7, sl, r2 │ │ │ │ + sbcseq lr, r7, sl, ror #5 │ │ │ │ + ldrsbeq lr, [r7], #34 @ 0x22 │ │ │ │ + ldrheq lr, [r7], #42 @ 0x2a │ │ │ │ cmpeq r4, r4, ror #18 │ │ │ │ strheq sp, [r4, #-140] @ 0xffffff74 │ │ │ │ cmpeq r4, ip, lsr r8 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -137862,15 +137862,15 @@ │ │ │ │ ldreq r1, [pc, #36] @ c2b50 │ │ │ │ moveq r3, r6 │ │ │ │ moveq r2, r4 │ │ │ │ beq c2a78 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r4, r8, asr #14 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq sp, r7, r2, lsl #31 │ │ │ │ + sbcseq sp, r7, r2, lsr #31 │ │ │ │ cmpeq r4, ip, lsl r6 │ │ │ │ smlaltbeq sp, r4, r8, r5 │ │ │ │ smlaltteq sp, r4, ip, r4 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -139722,15 +139722,15 @@ │ │ │ │ cmpeq r4, r8, asr #4 │ │ │ │ strdeq ip, [r4, #-16] │ │ │ │ cmpeq r4, ip, asr lr │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ andeq r0, r0, r6, ror #2 │ │ │ │ andeq r0, r0, r7, lsr #4 │ │ │ │ - sbcseq ip, r7, lr, lsr #11 │ │ │ │ + sbcseq ip, r7, lr, asr #11 │ │ │ │ ldrdeq r0, [r0], -r3 │ │ │ │ ldrdeq r0, [r0], -r6 │ │ │ │ strdeq r0, [r0], -r3 │ │ │ │ andeq r0, r0, r7, lsl #3 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ andeq r0, r0, sp, asr #3 │ │ │ │ @@ -140650,16 +140650,16 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlaltbeq sl, r4, ip, lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq lr, r0, r3, ror #31 │ │ │ │ cmpeq r4, r0, lsr #28 │ │ │ │ andeq r0, r0, r6, ror #2 │ │ │ │ strdeq sl, [r4, #-184] @ 0xffffff48 │ │ │ │ - sbcseq fp, r7, r6, asr #9 │ │ │ │ - smullseq fp, r7, lr, r4 │ │ │ │ + sbcseq fp, r7, r6, ror #9 │ │ │ │ + ldrheq fp, [r7], #78 @ 0x4e │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ @@ -141851,34 +141851,34 @@ │ │ │ │ b c63b4 │ │ │ │ cmpeq r4, r0, asr #10 │ │ │ │ cmpeq r4, r4, asr #10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq sl, [r4, #-68] @ 0xffffffbc │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ andeq r1, r0, r4, lsr r7 │ │ │ │ - sbcseq sl, r7, lr, ror #26 │ │ │ │ + sbcseq sl, r7, lr, lsl #27 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - sbcseq sl, r7, ip, lsr #21 │ │ │ │ + sbcseq sl, r7, ip, asr #21 │ │ │ │ andeq r0, r0, pc, asr #2 │ │ │ │ - sbcseq sl, r7, r2, asr r5 │ │ │ │ + sbcseq sl, r7, r2, ror r5 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ andeq lr, r0, r3, ror #31 │ │ │ │ - ldrsbeq sl, [r7], #46 @ 0x2e │ │ │ │ + ldrsheq sl, [r7], #46 @ 0x2e │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xfffff006 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ ldrdeq r0, [r0], -r3 │ │ │ │ andeq r0, r0, r2, ror #2 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ @ instruction: 0x000001b9 │ │ │ │ - sbcseq r9, r7, lr, ror #13 │ │ │ │ + sbcseq r9, r7, lr, lsl #14 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - sbcseq r9, r7, r6, lsr #12 │ │ │ │ + sbcseq r9, r7, r6, asr #12 │ │ │ │ @ instruction: 0x000001ba │ │ │ │ @ instruction: 0x000001bd │ │ │ │ @ instruction: 0x000001b6 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ cmp r6, #32 │ │ │ │ mvnne sl, #0 │ │ │ │ ldr r4, [r2, #112] @ 0x70 │ │ │ │ @@ -143068,15 +143068,15 @@ │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne c7830 │ │ │ │ add sp, sp, #60 @ 0x3c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldrdeq r8, [r4, #-144] @ 0xffffff70 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r9, r7, r2, lsr #8 │ │ │ │ + sbcseq r9, r7, r2, asr #8 │ │ │ │ smlalbbeq r8, r4, ip, r9 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ cmpeq r4, r0, ror #16 │ │ │ │ @ instruction: 0x000001bb │ │ │ │ strdeq r8, [r4, #-112] @ 0xffffff90 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ cmpeq r4, ip, lsr #14 │ │ │ │ @@ -143170,15 +143170,15 @@ │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ str ip, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ b c7d70 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mrseq r8, SPSR_abt │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r8, r7, r0, lsr sp │ │ │ │ + sbcseq r8, r7, r0, asr sp │ │ │ │ cmpeq r4, r4, asr #4 │ │ │ │ ldr r3, [pc, #16] @ c7e50 │ │ │ │ mov r2, #1 │ │ │ │ ands r3, r3, r2, lsl r0 │ │ │ │ movne r0, #32 │ │ │ │ moveq r0, #64 @ 0x40 │ │ │ │ bx lr │ │ │ │ @@ -143523,24 +143523,24 @@ │ │ │ │ b c8278 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ smlalbbeq r8, r4, r4, r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r8, r7, r8, lsl #24 │ │ │ │ + sbcseq r8, r7, r8, lsr #24 │ │ │ │ cmpeq r4, ip, asr r1 │ │ │ │ strheq r8, [r4, #-0] │ │ │ │ - sbcseq r8, r7, r6, lsr #22 │ │ │ │ - sbcseq r8, r7, r4, lsl #23 │ │ │ │ + sbcseq r8, r7, r6, asr #22 │ │ │ │ + sbcseq r8, r7, r4, lsr #23 │ │ │ │ ldrdeq r0, [r0], -r5 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ andeq r0, r0, lr, asr #3 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - sbcseq r8, r7, r1, ror #16 │ │ │ │ + sbcseq r8, r7, r1, lsl #17 │ │ │ │ cmpeq r4, r8, lsr sp │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -143679,15 +143679,15 @@ │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ b c85ec │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r7, [r4, #-176] @ 0xffffff50 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlalbteq r7, r4, ip, sl │ │ │ │ - sbcseq r8, r7, r1, lsl #10 │ │ │ │ + sbcseq r8, r7, r1, lsr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #1168] @ c8ad8 │ │ │ │ @@ -143983,15 +143983,15 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ smlaltbeq r7, r4, r8, r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r4, r4, ror r9 │ │ │ │ - sbcseq r8, r7, r9, asr #8 │ │ │ │ + sbcseq r8, r7, r9, ror #8 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ andeq r0, r0, r5, lsl r1 │ │ │ │ cmpeq r4, ip, ror r8 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -144528,15 +144528,15 @@ │ │ │ │ ldrdeq r7, [r4, #-68] @ 0xffffffbc │ │ │ │ ldrdeq r7, [r4, #-64] @ 0xffffffc0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlalbbeq r7, r4, r4, r4 │ │ │ │ andeq r0, r0, r5, lsl r1 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, sp, asr #3 │ │ │ │ - sbcseq r7, r7, r3, lsr r9 │ │ │ │ + sbcseq r7, r7, r3, asr r9 │ │ │ │ muleq r0, r6, r1 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ands r3, r1, #2 │ │ │ │ @@ -144911,18 +144911,18 @@ │ │ │ │ and r0, r0, #1 │ │ │ │ sub r0, r0, #1 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ andeq r0, r0, r9, lsl #5 │ │ │ │ andeq r0, r4, r1, lsl #12 │ │ │ │ andeq r4, r0, lr │ │ │ │ - sbcseq r7, r7, fp, lsl #6 │ │ │ │ + sbcseq r7, r7, fp, lsr #6 │ │ │ │ strcs sl, [r0], -r0 │ │ │ │ stmdaeq r2, {r0} │ │ │ │ - sbcseq r7, r7, sl, ror r2 │ │ │ │ + smullseq r7, r7, sl, r2 @ │ │ │ │ andeq r0, r0, r2, lsl r2 │ │ │ │ andeq r0, r0, r9, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, r0 │ │ │ │ @@ -145339,15 +145339,15 @@ │ │ │ │ str r2, [r6, #8] │ │ │ │ ldr r3, [r7, #4] │ │ │ │ udf #0 │ │ │ │ strdeq r6, [r4, #-92] @ 0xffffffa4 │ │ │ │ smlaltteq r6, r4, r4, r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0144659c │ │ │ │ - ldrsbeq r7, [r7], #15 │ │ │ │ + ldrsheq r7, [r7], #15 │ │ │ │ andeq r0, r0, r9, asr #2 │ │ │ │ andeq r0, r0, sl, ror #2 │ │ │ │ andeq r0, r0, r1, lsr #3 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -146197,17 +146197,17 @@ │ │ │ │ strb r2, [r4, #20] │ │ │ │ str r0, [r4, #12] │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r2, [pc, #12] @ cad84 │ │ │ │ add r2, pc, r2 │ │ │ │ b cad30 │ │ │ │ - ldrdeq r6, [r5], #240 @ 0xf0 │ │ │ │ - sbceq r4, r6, r4, lsr #30 │ │ │ │ - sbcseq r0, r6, r4, asr r5 │ │ │ │ + strdeq r6, [r5], #240 @ 0xf0 │ │ │ │ + sbceq r4, r6, r4, asr #30 │ │ │ │ + sbcseq r0, r6, r4, ror r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r5, [r2] │ │ │ │ ldr r4, [r1] │ │ │ │ mov r7, r2 │ │ │ │ @@ -146829,17 +146829,17 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ qdaddeq r5, ip, r4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r4, r4, lsr r0 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ cmpeq r4, ip, ror #24 │ │ │ │ - ldrsbeq r5, [r7], #112 @ 0x70 │ │ │ │ + ldrsheq r5, [r7], #112 @ 0x70 │ │ │ │ cmpeq r4, r0, ror sl │ │ │ │ - sbcseq r5, r7, r4, asr r5 │ │ │ │ + sbcseq r5, r7, r4, ror r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3792] @ 0xed0 │ │ │ │ ldr ip, [pc, #2576] @ cc190 │ │ │ │ sub sp, sp, #268 @ 0x10c │ │ │ │ mov fp, r2 │ │ │ │ @@ -147486,16 +147486,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ udf #0 │ │ │ │ cmpeq r4, r8, ror #16 │ │ │ │ cmpeq r4, r4, ror #16 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01444598 │ │ │ │ - ldrdeq r4, [r6], #24 │ │ │ │ - sbcseq r5, r7, r8, lsl #3 │ │ │ │ + strdeq r4, [r6], #24 │ │ │ │ + sbcseq r5, r7, r8, lsr #3 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ ldrb r3, [r0, #12] │ │ │ │ cmp r3, #4 │ │ │ │ bne cc200 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ cmp r3, #372 @ 0x174 │ │ │ │ bcs cc208 │ │ │ │ @@ -147534,15 +147534,15 @@ │ │ │ │ cmp r3, #8 │ │ │ │ bhi cc200 │ │ │ │ ldrsb r3, [ip, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ andeq r0, r0, sl, ror #2 │ │ │ │ andeq r0, r0, sl, lsl #5 │ │ │ │ - sbcseq r4, r7, r2, lsl #20 │ │ │ │ + sbcseq r4, r7, r2, lsr #20 │ │ │ │ mov r2, r1 │ │ │ │ ldr r1, [pc] @ cc270 │ │ │ │ b bca98 │ │ │ │ andeq r0, r0, fp, lsl r1 │ │ │ │ mov r2, r1 │ │ │ │ mov r1, #142 @ 0x8e │ │ │ │ b bca98 │ │ │ │ @@ -147699,18 +147699,18 @@ │ │ │ │ b cc364 │ │ │ │ mov r7, #0 │ │ │ │ str r7, [sp, #12] │ │ │ │ str r7, [sp, #8] │ │ │ │ b cc2b8 │ │ │ │ str ip, [sp, #12] │ │ │ │ b cc37c │ │ │ │ - sbcseq r4, r7, r7, asr #18 │ │ │ │ - smullseq r4, r7, r0, r9 │ │ │ │ + sbcseq r4, r7, r7, ror #18 │ │ │ │ + ldrheq r4, [r7], #144 @ 0x90 │ │ │ │ andeq r0, r0, r9, ror #2 │ │ │ │ - ldrheq r4, [r7], #129 @ 0x81 │ │ │ │ + ldrsbeq r4, [r7], #129 @ 0x81 │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ ldrb r3, [r1, #17] │ │ │ │ mov r2, r1 │ │ │ │ cmp r3, #32 │ │ │ │ beq cc520 │ │ │ │ mov r1, #396 @ 0x18c │ │ │ │ b bca98 │ │ │ │ @@ -147956,18 +147956,18 @@ │ │ │ │ cmp r0, #65536 @ 0x10000 │ │ │ │ sbcs r3, ip, #0 │ │ │ │ bcs cc89c │ │ │ │ b cc708 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r4, r4, ror #20 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r4, r7, r6, lsr #13 │ │ │ │ + sbcseq r4, r7, r6, asr #13 │ │ │ │ cmpeq r4, r8, ror #18 │ │ │ │ - sbcseq r4, r7, lr, asr #10 │ │ │ │ - sbcseq r4, r7, lr, lsr #9 │ │ │ │ + sbcseq r4, r7, lr, ror #10 │ │ │ │ + sbcseq r4, r7, lr, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3776] @ 0xec0 │ │ │ │ sub sp, sp, #284 @ 0x11c │ │ │ │ mov sl, r0 │ │ │ │ str r1, [r0, #4] │ │ │ │ @@ -148232,15 +148232,15 @@ │ │ │ │ add r8, r8, #20 │ │ │ │ b ccad0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlalbteq r3, r4, r4, r6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlaltbeq r3, r4, r4, r6 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ - smullseq r4, r7, lr, r2 │ │ │ │ + ldrheq r4, [r7], #46 @ 0x2e │ │ │ │ @ instruction: 0xfffff006 │ │ │ │ @ instruction: 0x000001b7 │ │ │ │ cmpeq r4, r4, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -149634,15 +149634,15 @@ │ │ │ │ b ce1a8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r2, [r4, #-56] @ 0xffffffc8 │ │ │ │ smlalbteq r2, r4, r0, r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r4, r8, ror r3 │ │ │ │ andeq ip, r1, r4, lsr r4 │ │ │ │ - sbcseq r2, r7, r2, ror #28 │ │ │ │ + sbcseq r2, r7, r2, lsl #29 │ │ │ │ subeq r0, r0, r0, lsl #1 │ │ │ │ andeq r0, r1, r1 │ │ │ │ addeq r0, r0, r0, lsl #2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq ip, r0, r4, lsr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -149754,15 +149754,15 @@ │ │ │ │ movne r3, #1 │ │ │ │ strb r3, [sp, #16] │ │ │ │ b ce410 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlalbbeq r1, r4, ip, ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r4, r8, asr ip │ │ │ │ - sbcseq r2, r7, r8, lsr r9 │ │ │ │ + sbcseq r2, r7, r8, asr r9 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ cmpeq r4, r8, asr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ mov lr, r2 │ │ │ │ @@ -149978,15 +149978,15 @@ │ │ │ │ cmp r4, #0 │ │ │ │ beq ce7d8 │ │ │ │ add r5, r5, #4 │ │ │ │ b ce7a0 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ b ce83c │ │ │ │ - sbcseq r2, r7, r8, lsr #10 │ │ │ │ + sbcseq r2, r7, r8, asr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ mov r4, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -150131,15 +150131,15 @@ │ │ │ │ str r6, [r0, #48] @ 0x30 │ │ │ │ str r7, [r0, #4] │ │ │ │ strb r9, [r0, #68] @ 0x44 │ │ │ │ str r5, [r0] │ │ │ │ str r0, [r8, #80] @ 0x50 │ │ │ │ ldr r6, [r5, r3, lsl #2] │ │ │ │ b ce910 │ │ │ │ - sbcseq r2, r7, r0, asr r3 │ │ │ │ + sbcseq r2, r7, r0, ror r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #24] │ │ │ │ bics r3, r3, #262144 @ 0x40000 │ │ │ │ bne ceb6c │ │ │ │ @@ -150483,15 +150483,15 @@ │ │ │ │ b cf008 │ │ │ │ ldr r3, [r3, #48] @ 0x30 │ │ │ │ add r3, r3, #20 │ │ │ │ ldr r4, [r4, r3, lsl #2] │ │ │ │ cmp r4, #0 │ │ │ │ bne cefa0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldrsheq r1, [r7], #212 @ 0xd4 │ │ │ │ + sbcseq r1, r7, r4, lsl lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3752] @ 0xea8 │ │ │ │ ldr r2, [pc, #2932] @ cfc04 │ │ │ │ sub sp, sp, #308 @ 0x134 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ @@ -151226,21 +151226,21 @@ │ │ │ │ udf #0 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ cmpeq r4, r4, ror #30 │ │ │ │ cmpeq r4, ip, asr #30 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r1, r7, r4, lsr #22 │ │ │ │ - sbcseq r1, r7, r4, ror #21 │ │ │ │ + sbcseq r1, r7, r4, asr #22 │ │ │ │ + sbcseq r1, r7, r4, lsl #22 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - sbcseq r1, r7, r8, lsl r9 │ │ │ │ + sbcseq r1, r7, r8, lsr r9 │ │ │ │ cmpeq r4, r0, lsr #20 │ │ │ │ - smullseq r1, r7, r0, r6 │ │ │ │ + ldrheq r1, [r7], #96 @ 0x60 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #352] @ 0x160 │ │ │ │ ldr r5, [r4] │ │ │ │ @@ -151450,15 +151450,15 @@ │ │ │ │ bl b993c │ │ │ │ mov r1, r6 │ │ │ │ mov r0, fp │ │ │ │ bl bd34c │ │ │ │ mov r4, r6 │ │ │ │ ldr r2, [r7] │ │ │ │ b cfdbc │ │ │ │ - sbcseq r1, r7, r0, lsr #3 │ │ │ │ + sbcseq r1, r7, r0, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr ip, [pc, #1408] @ d052c │ │ │ │ mov fp, r3 │ │ │ │ ldr r3, [pc, #1404] @ d0530 │ │ │ │ @@ -151812,17 +151812,17 @@ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ bne d0044 │ │ │ │ b cffec │ │ │ │ cmpeq r4, r4, asr #32 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmpeq r4, r4, lsr #32 │ │ │ │ - sbcseq r0, r7, r2, lsr #29 │ │ │ │ - sbcseq r0, r7, r2, ror #28 │ │ │ │ - sbcseq r0, r7, r6, asr #26 │ │ │ │ + sbcseq r0, r7, r2, asr #29 │ │ │ │ + sbcseq r0, r7, r2, lsl #29 │ │ │ │ + sbcseq r0, r7, r6, ror #26 │ │ │ │ ldrdeq pc, [r3, #-200] @ 0xffffff38 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ @@ -152239,15 +152239,15 @@ │ │ │ │ str r3, [r5] │ │ │ │ bl b98cc │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ b d0bc0 │ │ │ │ - sbcseq r0, r7, r2, ror #6 │ │ │ │ + sbcseq r0, r7, r2, lsl #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr ip, [pc, #576] @ d0e40 │ │ │ │ ldr r3, [pc, #576] @ d0e44 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -152392,15 +152392,15 @@ │ │ │ │ ldr r1, [r7, #56] @ 0x38 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r3, [r7, #28] │ │ │ │ b d0c58 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq pc, [r3, #-56] @ 0xffffffc8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r0, r7, r6, ror r2 │ │ │ │ + smullseq r0, r7, r6, r2 │ │ │ │ smlaltbeq pc, r3, r4, r2 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #1784] @ 0x6f8 │ │ │ │ ldr ip, [pc, #688] @ d1118 │ │ │ │ ldr r4, [r1, #20] │ │ │ │ @@ -153149,22 +153149,22 @@ │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ @ instruction: 0x0143ee90 │ │ │ │ andeq r0, r0, r1, asr r2 │ │ │ │ svcvc 0x00efffff │ │ │ │ svcvc 0x00f80000 │ │ │ │ @ instruction: 0x000002b2 │ │ │ │ cmpeq r3, r8, asr ip │ │ │ │ - sbcseq pc, r6, lr, lsr #22 │ │ │ │ - sbcseq pc, r6, r6, lsl fp @ │ │ │ │ + sbcseq pc, r6, lr, asr #22 │ │ │ │ + sbcseq pc, r6, r6, lsr fp @ │ │ │ │ mvnsne r0, r1 │ │ │ │ - sbcseq pc, r6, r6, lsl sl @ │ │ │ │ + sbcseq pc, r6, r6, lsr sl @ │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ strpl r0, [r0], -r1 │ │ │ │ andeq r0, r0, r5, lsr #5 │ │ │ │ - sbcseq pc, r6, sl, asr #13 │ │ │ │ + sbcseq pc, r6, sl, ror #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ ldr r1, [pc, #748] @ d1d40 │ │ │ │ ldr r4, [r0, #352] @ 0x160 │ │ │ │ ldr r2, [pc, #744] @ d1d44 │ │ │ │ @@ -153963,16 +153963,16 @@ │ │ │ │ b d1e2c │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #48] @ 0x30 │ │ │ │ udf #0 │ │ │ │ smlalbbeq lr, r3, r0, r2 │ │ │ │ cmpeq r3, ip, ror r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq pc, r6, sl, asr r2 @ │ │ │ │ - ldrsbeq pc, [r6], #30 @ │ │ │ │ + sbcseq pc, r6, sl, ror r2 @ │ │ │ │ + ldrsheq pc, [r6], #30 @ │ │ │ │ cmpeq r3, r8, lsl r0 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ @@ -155398,15 +155398,15 @@ │ │ │ │ tst r0, r7 │ │ │ │ and r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ beq d3d00 │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r5, r6 │ │ │ │ bne d3d10 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbcseq sp, r6, sl, asr #10 │ │ │ │ + sbcseq sp, r6, sl, ror #10 │ │ │ │ svcvc 0x00800000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ @@ -155565,15 +155565,15 @@ │ │ │ │ tst r0, r8 │ │ │ │ and r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ streq r3, [r4, r6, lsl #3] │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r5, r6 │ │ │ │ bne d3fac │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - sbcseq sp, r6, sl, lsl #6 │ │ │ │ + sbcseq sp, r6, sl, lsr #6 │ │ │ │ svcvc 0x00800000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ @@ -155723,15 +155723,15 @@ │ │ │ │ tst r0, r8 │ │ │ │ and r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ streq r3, [r4, r6, lsl #3] │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r5, r6 │ │ │ │ bne d4224 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - sbcseq sp, r6, lr, lsl #1 │ │ │ │ + sbcseq sp, r6, lr, lsr #1 │ │ │ │ svcvc 0x00800000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r7, r3 │ │ │ │ ldr r3, [pc, #476] @ d4454 │ │ │ │ @@ -155851,15 +155851,15 @@ │ │ │ │ subs r0, r0, #0 │ │ │ │ movne r0, #1 │ │ │ │ bl 3a604 <__aeabi_ui2f@plt> │ │ │ │ cmp r9, #0 │ │ │ │ beq d4404 │ │ │ │ bl 179a44 │ │ │ │ b d4408 │ │ │ │ - sbcseq ip, r6, r2, asr #28 │ │ │ │ + sbcseq ip, r6, r2, ror #28 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ cmp r2, #32 │ │ │ │ ldr r6, [sp, #40] @ 0x28 │ │ │ │ @@ -156004,15 +156004,15 @@ │ │ │ │ ldr r3, [r7] │ │ │ │ ldrd r0, [r3, fp] │ │ │ │ bl 39fc8 <__aeabi_l2f@plt> │ │ │ │ cmp r9, #0 │ │ │ │ beq d4670 │ │ │ │ bl 179a44 │ │ │ │ b d4674 │ │ │ │ - sbcseq ip, r6, lr, asr #24 │ │ │ │ + sbcseq ip, r6, lr, ror #24 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ cmp r2, #32 │ │ │ │ ldr r6, [sp, #40] @ 0x28 │ │ │ │ @@ -156154,15 +156154,15 @@ │ │ │ │ ldr r3, [r7] │ │ │ │ ldrd r0, [r3, fp] │ │ │ │ bl 3b4bc <__aeabi_ul2f@plt> │ │ │ │ cmp r9, #0 │ │ │ │ beq d48c8 │ │ │ │ bl 179a44 │ │ │ │ b d48cc │ │ │ │ - sbcseq ip, r6, sl, lsl #20 │ │ │ │ + sbcseq ip, r6, sl, lsr #20 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ cmp r2, #32 │ │ │ │ @@ -156580,15 +156580,15 @@ │ │ │ │ strd r6, [ip, #8] │ │ │ │ strd r4, [ip, #16] │ │ │ │ strd sl, [ip, #24] │ │ │ │ strd r0, [ip, #40] @ 0x28 │ │ │ │ strd r2, [ip, #48] @ 0x30 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - sbcseq ip, r6, r6, lsl #6 │ │ │ │ + sbcseq ip, r6, r6, lsr #6 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bhi d5094 │ │ │ │ ldr r3, [pc, #256] @ d50d0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr ip, [r2] │ │ │ │ @@ -156650,15 +156650,15 @@ │ │ │ │ ldrd sl, [r1] │ │ │ │ strd r8, [r0] │ │ │ │ strd sl, [r0, #32] │ │ │ │ strd r6, [r0, #8] │ │ │ │ strd r4, [r0, #16] │ │ │ │ strd r2, [r0, #24] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - sbcseq ip, r6, sl, ror #2 │ │ │ │ + sbcseq ip, r6, sl, lsl #3 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi d5190 │ │ │ │ ldr r3, [pc, #216] @ d51c0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -156710,15 +156710,15 @@ │ │ │ │ ldrd r4, [r1] │ │ │ │ ldrd r2, [r3] │ │ │ │ strd r6, [r0] │ │ │ │ strd r8, [r0, #8] │ │ │ │ strd r4, [r0, #16] │ │ │ │ strd r2, [r0, #24] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - sbcseq ip, r6, r2, ror r0 │ │ │ │ + smullseq ip, r6, r2, r0 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ bhi d5488 │ │ │ │ ldr r3, [pc, #996] @ d55c0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -156966,15 +156966,15 @@ │ │ │ │ ldrd r2, [sp, #80] @ 0x50 │ │ │ │ strd r8, [r0, #112] @ 0x70 │ │ │ │ strd r2, [r0, #80] @ 0x50 │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ strd r2, [r0, #120] @ 0x78 │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - smullseq fp, r6, lr, pc @ │ │ │ │ + ldrheq fp, [r6], #254 @ 0xfe │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi d56f4 │ │ │ │ ldr ip, [pc, #380] @ d5754 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157067,15 +157067,15 @@ │ │ │ │ subs r2, r4, lr │ │ │ │ sbc r5, r7, r6 │ │ │ │ cmp r1, r3 │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r5, [r0, #4] │ │ │ │ bne d5714 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq fp, r6, r2, asr #23 │ │ │ │ + sbcseq fp, r6, r2, ror #23 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d5868 │ │ │ │ ldr ip, [pc, #340] @ d58c0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157158,15 +157158,15 @@ │ │ │ │ movcc ip, #1 │ │ │ │ movcs ip, #0 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r6, [r0, #4] │ │ │ │ bne d588c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq fp, r6, lr, asr #20 │ │ │ │ + sbcseq fp, r6, lr, ror #20 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d59c8 │ │ │ │ ldr ip, [pc, #328] @ d5a20 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157246,15 +157246,15 @@ │ │ │ │ orr r2, r2, lr, lsr r3 │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r5, [r0, #4] │ │ │ │ bne d59e0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq fp, r6, r2, lsl #18 │ │ │ │ + sbcseq fp, r6, r2, lsr #18 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi d5b58 │ │ │ │ ldr ip, [pc, #408] @ d5bd0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157354,15 +157354,15 @@ │ │ │ │ add r6, r6, #1 │ │ │ │ orr r3, ip, r4, lsr lr │ │ │ │ cmp r1, r6 │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne d5b70 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - sbcseq fp, r6, r2, asr #15 │ │ │ │ + sbcseq fp, r6, r2, ror #15 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi d5d0c │ │ │ │ ldr ip, [pc, #412] @ d5d84 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157463,15 +157463,15 @@ │ │ │ │ add r6, r6, #1 │ │ │ │ orr r3, ip, r4, lsl lr │ │ │ │ cmp r1, r6 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d5d24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - sbcseq fp, r6, r2, lsr r6 │ │ │ │ + sbcseq fp, r6, r2, asr r6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d5e9c │ │ │ │ ldr ip, [pc, #360] @ d5f04 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157559,15 +157559,15 @@ │ │ │ │ orr r2, r2, r6 │ │ │ │ sbc r2, r2, r5, lsr #1 │ │ │ │ cmp r1, lr │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d5ec0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - smullseq fp, r6, lr, r4 │ │ │ │ + ldrheq fp, [r6], #78 @ 0x4e │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r6, [r1] │ │ │ │ mov r5, r0 │ │ │ │ lsl r0, r6, #24 │ │ │ │ @@ -157782,15 +157782,15 @@ │ │ │ │ ldrd r0, [r6] │ │ │ │ bl 3b018 <__aeabi_uldivmod@plt> │ │ │ │ cmp r6, r5 │ │ │ │ str r2, [r4, #8]! │ │ │ │ str r3, [r4, #4] │ │ │ │ bne d6250 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbcseq fp, r6, r6, lsr #2 │ │ │ │ + sbcseq fp, r6, r6, asr #2 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d6380 │ │ │ │ ldr ip, [pc, #320] @ d63d8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157868,15 +157868,15 @@ │ │ │ │ movcc ip, r5 │ │ │ │ movcc r2, r4 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0] │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d63a0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq sl, r6, r2, ror #31 │ │ │ │ + sbcseq fp, r6, r2 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d64d8 │ │ │ │ ldr ip, [pc, #320] @ d6530 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -157954,15 +157954,15 @@ │ │ │ │ movcc ip, r5 │ │ │ │ movcc r2, r4 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0] │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d64f8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq sl, r6, sl, lsr #29 │ │ │ │ + sbcseq sl, r6, sl, asr #29 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d6644 │ │ │ │ ldr ip, [pc, #332] @ d6694 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158043,15 +158043,15 @@ │ │ │ │ mvncc lr, #0 │ │ │ │ movcs lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d6660 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r6, r2, ror sp │ │ │ │ + smullseq sl, r6, r2, sp │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d67a8 │ │ │ │ ldr ip, [pc, #332] @ d67f8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158132,15 +158132,15 @@ │ │ │ │ mvncc lr, #0 │ │ │ │ movcs lr, #0 │ │ │ │ str lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d67c4 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r6, lr, lsr #24 │ │ │ │ + sbcseq sl, r6, lr, asr #24 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d6918 │ │ │ │ ldr ip, [pc, #348] @ d696c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158225,15 +158225,15 @@ │ │ │ │ mvncc lr, #0 │ │ │ │ movcs lr, #0 │ │ │ │ cmp r3, r1 │ │ │ │ strh lr, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ bne d6938 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r6, sl, ror #21 │ │ │ │ + sbcseq sl, r6, sl, lsl #22 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d6a80 │ │ │ │ ldr ip, [pc, #332] @ d6ad0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158314,15 +158314,15 @@ │ │ │ │ movcc lr, #1 │ │ │ │ movcs lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d6a9c │ │ │ │ pop {r4, r5, pc} │ │ │ │ - smullseq sl, r6, r6, r9 │ │ │ │ + ldrheq sl, [r6], #150 @ 0x96 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d6be8 │ │ │ │ ldr ip, [pc, #360] @ d6c50 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158410,15 +158410,15 @@ │ │ │ │ adds r3, r3, ip │ │ │ │ adc r2, r4, r2, lsr #1 │ │ │ │ cmp r1, lr │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d6c0c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq sl, r6, r2, asr r8 │ │ │ │ + sbcseq sl, r6, r2, ror r8 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d6d64 │ │ │ │ ldr ip, [pc, #332] @ d6db4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158499,15 +158499,15 @@ │ │ │ │ mvncs lr, #0 │ │ │ │ movcc lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d6d80 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsheq sl, [r6], #98 @ 0x62 │ │ │ │ + sbcseq sl, r6, r2, lsl r7 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d6ec8 │ │ │ │ ldr ip, [pc, #332] @ d6f18 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158588,15 +158588,15 @@ │ │ │ │ mvncs lr, #0 │ │ │ │ movcc lr, #0 │ │ │ │ str lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d6ee4 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r6, lr, lsr #11 │ │ │ │ + sbcseq sl, r6, lr, asr #11 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d7038 │ │ │ │ ldr ip, [pc, #348] @ d708c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158681,15 +158681,15 @@ │ │ │ │ mvncs lr, #0 │ │ │ │ movcc lr, #0 │ │ │ │ cmp r3, r1 │ │ │ │ strh lr, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ bne d7058 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r6, sl, ror #8 │ │ │ │ + sbcseq sl, r6, sl, lsl #9 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d71a0 │ │ │ │ ldr ip, [pc, #332] @ d71f0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158770,15 +158770,15 @@ │ │ │ │ movcs lr, #1 │ │ │ │ movcc lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d71bc │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r6, r6, lsl r3 │ │ │ │ + sbcseq sl, r6, r6, lsr r3 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi d72d0 │ │ │ │ ldr ip, [pc, #288] @ d7328 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158848,15 +158848,15 @@ │ │ │ │ cmp r1, lr │ │ │ │ bne d72e4 │ │ │ │ pop {r4, pc} │ │ │ │ mvn r3, #0 │ │ │ │ b d72bc │ │ │ │ mvn r3, #0 │ │ │ │ b d7304 │ │ │ │ - ldrsbeq sl, [r6], #18 │ │ │ │ + ldrsheq sl, [r6], #18 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d744c │ │ │ │ ldr ip, [pc, #360] @ d74a8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -158944,15 +158944,15 @@ │ │ │ │ tst r3, #1 │ │ │ │ beq d7470 │ │ │ │ str r2, [r0, r5, lsl #3] │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r1, r5 │ │ │ │ bne d7460 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrheq sl, [r6], #10 │ │ │ │ + ldrsbeq sl, [r6], #10 │ │ │ │ cmp r2, #32 │ │ │ │ bhi d7580 │ │ │ │ ldr ip, [pc, #264] @ d75c4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi d7554 │ │ │ │ @@ -159015,15 +159015,15 @@ │ │ │ │ orr r3, r3, r2, lsl #30 │ │ │ │ cmp ip, r1 │ │ │ │ lsr r2, r2, #2 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d759c │ │ │ │ bx lr │ │ │ │ - sbcseq r9, r6, lr, asr pc │ │ │ │ + sbcseq r9, r6, lr, ror pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -159116,15 +159116,15 @@ │ │ │ │ mov r2, r0 │ │ │ │ mov r3, r1 │ │ │ │ cmp r6, r5 │ │ │ │ str r2, [r4, #8]! │ │ │ │ str r3, [r4, #4] │ │ │ │ bne d7720 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbcseq r9, r6, sl, asr #28 │ │ │ │ + sbcseq r9, r6, sl, ror #28 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d7854 │ │ │ │ ldr ip, [pc, #324] @ d78b4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -159203,15 +159203,15 @@ │ │ │ │ mvnne r3, #0 │ │ │ │ movne r2, r3 │ │ │ │ cmp r1, ip │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d7874 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r9, r6, sl, ror #25 │ │ │ │ + sbcseq r9, r6, sl, lsl #26 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d7984 │ │ │ │ ldr ip, [pc, #284] @ d79e8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -159280,15 +159280,15 @@ │ │ │ │ movcc r3, #1 │ │ │ │ movcs r3, #0 │ │ │ │ cmp lr, r1 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r6, [r0, #4] │ │ │ │ bne d79ac │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r9, r6, lr, lsr #23 │ │ │ │ + sbcseq r9, r6, lr, asr #23 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d7b28 │ │ │ │ ldr ip, [pc, #400] @ d7b90 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -159386,15 +159386,15 @@ │ │ │ │ ldr r5, [r4, #4] │ │ │ │ cmp r3, lr │ │ │ │ sbcs r6, r2, r5 │ │ │ │ bcc d7b50 │ │ │ │ subs r3, r3, lr │ │ │ │ sbc r2, r2, r5 │ │ │ │ b d7b58 │ │ │ │ - smullseq r9, r6, sl, sl │ │ │ │ + ldrheq r9, [r6], #170 @ 0xaa │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d7cec │ │ │ │ ldr ip, [pc, #428] @ d7d54 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -159499,15 +159499,15 @@ │ │ │ │ ldr r5, [r4, #4] │ │ │ │ cmp r3, lr │ │ │ │ sbcs r6, r2, r5 │ │ │ │ blt d7d14 │ │ │ │ subs r3, r3, lr │ │ │ │ sbc r2, r2, r5 │ │ │ │ b d7d1c │ │ │ │ - sbcseq r9, r6, r2, lsl r9 │ │ │ │ + sbcseq r9, r6, r2, lsr r9 │ │ │ │ cmp r2, #32 │ │ │ │ bhi d7e24 │ │ │ │ ldr ip, [pc, #232] @ d7e50 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi d7dfc │ │ │ │ @@ -159562,15 +159562,15 @@ │ │ │ │ sub r2, r2, #8 │ │ │ │ ldr ip, [r2, #8]! │ │ │ │ strb ip, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d7e38 │ │ │ │ bx lr │ │ │ │ - sbcseq r9, r6, r2, ror r7 │ │ │ │ + smullseq r9, r6, r2, r7 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d7f54 │ │ │ │ ldr ip, [pc, #284] @ d7f84 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -159639,15 +159639,15 @@ │ │ │ │ sub r1, r1, #8 │ │ │ │ sub r3, r3, #8 │ │ │ │ ldrd r4, [r3, #8]! │ │ │ │ cmp r3, r1 │ │ │ │ strd r4, [r0, #8]! │ │ │ │ bne d7f70 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - smullseq r9, r6, r2, r6 │ │ │ │ + ldrheq r9, [r6], #98 @ 0x62 │ │ │ │ cmp r2, #32 │ │ │ │ bhi d8054 │ │ │ │ ldr ip, [pc, #232] @ d8080 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi d802c │ │ │ │ @@ -159702,15 +159702,15 @@ │ │ │ │ sub r2, r2, #8 │ │ │ │ ldr ip, [r2, #8]! │ │ │ │ str ip, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d8068 │ │ │ │ bx lr │ │ │ │ - sbcseq r9, r6, r2, lsl #11 │ │ │ │ + sbcseq r9, r6, r2, lsr #11 │ │ │ │ cmp r2, #32 │ │ │ │ bhi d815c │ │ │ │ ldr ip, [pc, #252] @ d8190 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi d8130 │ │ │ │ @@ -159770,15 +159770,15 @@ │ │ │ │ sub r3, r3, #8 │ │ │ │ ldr ip, [r3, #8]! │ │ │ │ strh ip, [r0, r2] │ │ │ │ cmp r3, r1 │ │ │ │ add r2, r2, #8 │ │ │ │ bne d8178 │ │ │ │ bx lr │ │ │ │ - sbcseq r9, r6, r6, lsr #9 │ │ │ │ + sbcseq r9, r6, r6, asr #9 │ │ │ │ cmp r2, #32 │ │ │ │ bhi d826c │ │ │ │ ldr ip, [pc, #248] @ d829c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi d8240 │ │ │ │ @@ -159837,15 +159837,15 @@ │ │ │ │ ldrb r2, [ip, #8]! │ │ │ │ and r2, r2, #1 │ │ │ │ strb r2, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne d8280 │ │ │ │ bx lr │ │ │ │ - ldrheq r9, [r6], #54 @ 0x36 │ │ │ │ + ldrsbeq r9, [r6], #54 @ 0x36 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ bhi d83d4 │ │ │ │ ldr ip, [pc, #400] @ d8444 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -159943,15 +159943,15 @@ │ │ │ │ orr r3, r3, r7, lsr r2 │ │ │ │ cmp r1, ip │ │ │ │ and r3, r3, r8 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str lr, [r0, #4] │ │ │ │ bne d83f8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbcseq r9, r6, r6, asr #5 │ │ │ │ + sbcseq r9, r6, r6, ror #5 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ bhi d857c │ │ │ │ ldr ip, [pc, #400] @ d85ec │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160049,15 +160049,15 @@ │ │ │ │ orr r3, r3, r7, lsr r2 │ │ │ │ cmp r1, ip │ │ │ │ orr r3, r3, r8 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str lr, [r0, #4] │ │ │ │ bne d85a0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbcseq r9, r6, lr, lsr r1 │ │ │ │ + sbcseq r9, r6, lr, asr r1 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi d8724 │ │ │ │ ldr ip, [pc, #400] @ d8794 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160155,15 +160155,15 @@ │ │ │ │ ldr r2, [r4, #4] │ │ │ │ cmp r1, ip │ │ │ │ and r3, r3, r2 │ │ │ │ str lr, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne d8748 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - ldrheq r8, [r6], #246 @ 0xf6 │ │ │ │ + ldrsbeq r8, [r6], #246 @ 0xf6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi d88cc │ │ │ │ ldr ip, [pc, #400] @ d893c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160261,15 +160261,15 @@ │ │ │ │ ldr r2, [r4, #4] │ │ │ │ cmp r1, ip │ │ │ │ orr r3, r3, r2 │ │ │ │ str lr, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne d88f0 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq r8, r6, lr, lsr #28 │ │ │ │ + sbcseq r8, r6, lr, asr #28 │ │ │ │ cmp r2, #32 │ │ │ │ bhi d8a0c │ │ │ │ ldr ip, [pc, #244] @ d8a44 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi d89e4 │ │ │ │ @@ -160327,15 +160327,15 @@ │ │ │ │ push {r4, r5} │ │ │ │ ldrd r4, [r3, #8]! │ │ │ │ cmp r3, r1 │ │ │ │ strd r4, [r0, #8]! │ │ │ │ bne d8a2c │ │ │ │ pop {r4, r5} │ │ │ │ bx lr │ │ │ │ - sbcseq r8, r6, sl, lsr #25 │ │ │ │ + sbcseq r8, r6, sl, asr #25 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi d8b38 │ │ │ │ ldr ip, [pc, #296] @ d8b84 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160407,15 +160407,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ cmp r1, r3 │ │ │ │ eor r2, r2, r4 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d8b58 │ │ │ │ pop {r4, pc} │ │ │ │ - ldrheq r8, [r6], #190 @ 0xbe │ │ │ │ + ldrsbeq r8, [r6], #190 @ 0xbe │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi d8c78 │ │ │ │ ldr ip, [pc, #296] @ d8cc4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160487,15 +160487,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ str r3, [r0, #8]! │ │ │ │ sbc ip, ip, r4 │ │ │ │ cmp r2, r1 │ │ │ │ str ip, [r0, #4] │ │ │ │ bne d8c98 │ │ │ │ pop {r4, pc} │ │ │ │ - smullseq r8, r6, lr, sl │ │ │ │ + ldrheq r8, [r6], #174 @ 0xae │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi d8dbc │ │ │ │ ldr ip, [pc, #300] @ d8e08 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160568,15 +160568,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ str r3, [r0, #8]! │ │ │ │ sbc ip, ip, r4 │ │ │ │ cmp r1, r2 │ │ │ │ str ip, [r0, #4] │ │ │ │ bne d8ddc │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r8, r6, lr, ror r9 │ │ │ │ + smullseq r8, r6, lr, r9 │ │ │ │ cmp r2, #32 │ │ │ │ bhi d8f0c │ │ │ │ ldr ip, [pc, #332] @ d8f68 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi d8ed4 │ │ │ │ @@ -160656,15 +160656,15 @@ │ │ │ │ movge r2, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne d8f2c │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - sbcseq r8, r6, lr, asr r8 │ │ │ │ + sbcseq r8, r6, lr, ror r8 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi d9064 │ │ │ │ ldr ip, [pc, #316] @ d90bc │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160741,15 +160741,15 @@ │ │ │ │ add ip, ip, #1 │ │ │ │ orrpl r2, r2, lr, asr r7 │ │ │ │ add r0, r0, #8 │ │ │ │ cmp r1, ip │ │ │ │ stm r0, {r2, r5} │ │ │ │ bne d907c │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq r8, r6, sl, lsl r7 │ │ │ │ + sbcseq r8, r6, sl, lsr r7 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d91c8 │ │ │ │ ldr ip, [pc, #332] @ d9220 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160830,15 +160830,15 @@ │ │ │ │ orr r2, r2, lr, lsr r3 │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ str r5, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d91e0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r8, r6, r6, ror #11 │ │ │ │ + sbcseq r8, r6, r6, lsl #12 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d9360 │ │ │ │ ldr ip, [pc, #400] @ d93c8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -160936,15 +160936,15 @@ │ │ │ │ orr r2, r2, r6 │ │ │ │ sbc r2, r2, r5, asr #1 │ │ │ │ cmp r1, lr │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d9384 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r8, r6, r2, lsr #9 │ │ │ │ + sbcseq r8, r6, r2, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -161031,15 +161031,15 @@ │ │ │ │ ldrd r0, [r6] │ │ │ │ bl 3ad48 <__aeabi_ldivmod@plt> │ │ │ │ cmp r6, r5 │ │ │ │ str r2, [r4, #8]! │ │ │ │ str r3, [r4, #4] │ │ │ │ bne d9514 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbcseq r8, r6, r6, lsl #6 │ │ │ │ + sbcseq r8, r6, r6, lsr #6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi d9638 │ │ │ │ ldr ip, [pc, #296] @ d9684 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161111,15 +161111,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ cmp r1, r3 │ │ │ │ orr r2, r2, r4 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d9658 │ │ │ │ pop {r4, pc} │ │ │ │ - ldrheq r8, [r6], #30 │ │ │ │ + ldrsbeq r8, [r6], #30 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d978c │ │ │ │ ldr ip, [pc, #328] @ d97e4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161199,15 +161199,15 @@ │ │ │ │ orr r3, r3, r2, lsr r5 │ │ │ │ lsl r2, r2, ip │ │ │ │ cmp lr, r1 │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne d97b0 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - smullseq r8, r6, lr, r0 │ │ │ │ + ldrheq r8, [r6], #14 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi d98f8 │ │ │ │ ldr ip, [pc, #340] @ d9950 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161290,15 +161290,15 @@ │ │ │ │ orr r3, r3, r2, lsr r5 │ │ │ │ lsl r2, r2, ip │ │ │ │ cmp lr, r1 │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne d991c │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r7, r6, lr, asr pc │ │ │ │ + sbcseq r7, r6, lr, ror pc │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ cmp r2, #32 │ │ │ │ bhi d9a38 │ │ │ │ ldr ip, [pc, #272] @ d9a78 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161364,15 +161364,15 @@ │ │ │ │ mvn ip, ip │ │ │ │ mvn r2, r2 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne d9a54 │ │ │ │ bx lr │ │ │ │ - sbcseq r7, r6, r2, lsl lr │ │ │ │ + sbcseq r7, r6, r2, lsr lr │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi d9b7c │ │ │ │ ldr ip, [pc, #320] @ d9bd0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161450,15 +161450,15 @@ │ │ │ │ rsbs r3, r3, #0 │ │ │ │ rsc ip, ip, #0 │ │ │ │ cmp r1, r2 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str ip, [r0, #4] │ │ │ │ bne d9ba0 │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r7, r6, sl, lsl #26 │ │ │ │ + sbcseq r7, r6, sl, lsr #26 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d9cd8 │ │ │ │ ldr ip, [pc, #324] @ d9d2c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161537,15 +161537,15 @@ │ │ │ │ moveq r3, #0 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0, r2, lsl #3] │ │ │ │ add r2, r2, #1 │ │ │ │ cmp r1, r2 │ │ │ │ bne d9cf4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrsbeq r7, [r6], #178 @ 0xb2 │ │ │ │ + ldrsheq r7, [r6], #178 @ 0xb2 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d9e34 │ │ │ │ ldr ip, [pc, #324] @ d9e88 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161624,15 +161624,15 @@ │ │ │ │ moveq r3, #0 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0, r2, lsl #3] │ │ │ │ add r2, r2, #1 │ │ │ │ cmp r1, r2 │ │ │ │ bne d9e50 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - smullseq r7, r6, r6, sl │ │ │ │ + ldrheq r7, [r6], #166 @ 0xa6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi d9f98 │ │ │ │ ldr ip, [pc, #336] @ d9ff0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161714,15 +161714,15 @@ │ │ │ │ moveq r3, #0 │ │ │ │ rsb r3, r3, #0 │ │ │ │ cmp r1, r2 │ │ │ │ strh r3, [r0, lr] │ │ │ │ add lr, lr, #8 │ │ │ │ bne d9fb8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r7, r6, sl, asr r9 │ │ │ │ + sbcseq r7, r6, sl, ror r9 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi da0f4 │ │ │ │ ldr ip, [pc, #316] @ da144 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -161799,15 +161799,15 @@ │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ strb r2, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne da110 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r7, r6, r2, lsl r8 │ │ │ │ + sbcseq r7, r6, r2, lsr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr lr, [pc, #624] @ da3d0 │ │ │ │ ldr ip, [pc, #624] @ da3d4 │ │ │ │ add lr, pc, lr │ │ │ │ @@ -161964,15 +161964,15 @@ │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [r2, #4] │ │ │ │ bne da2e0 │ │ │ │ b da1d8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01435e98 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrheq r7, [r6], #98 @ 0x62 │ │ │ │ + ldrsbeq r7, [r6], #98 @ 0x62 │ │ │ │ cmpeq r3, r8, lsl lr │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi da4d0 │ │ │ │ ldr ip, [pc, #308] @ da528 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -162048,15 +162048,15 @@ │ │ │ │ add r2, r2, #8 │ │ │ │ add r3, r3, r5 │ │ │ │ cmp r1, r2 │ │ │ │ str r6, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne da4f0 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq r7, r6, r6, ror #8 │ │ │ │ + sbcseq r7, r6, r6, lsl #9 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi da69c │ │ │ │ ldr ip, [pc, #500] @ da734 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162179,15 +162179,15 @@ │ │ │ │ subs ip, ip, r9 │ │ │ │ sbc r3, r7, r3 │ │ │ │ cmp r1, lr │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne da6d0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - sbcseq r7, r6, sl, lsr r3 │ │ │ │ + sbcseq r7, r6, sl, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -162309,15 +162309,15 @@ │ │ │ │ beq da8dc │ │ │ │ teq sl, r6 │ │ │ │ bpl da8dc │ │ │ │ adds r1, r7, r2 │ │ │ │ mov r7, r1 │ │ │ │ adc r6, r6, r3 │ │ │ │ b da8e4 │ │ │ │ - sbcseq r7, r6, sl, lsr r1 │ │ │ │ + sbcseq r7, r6, sl, asr r1 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi daa40 │ │ │ │ ldr ip, [pc, #324] @ daa98 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162396,15 +162396,15 @@ │ │ │ │ movlt ip, r5 │ │ │ │ movlt r2, r4 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0] │ │ │ │ str r2, [r0, #4] │ │ │ │ bne daa60 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r6, r6, r6, ror #30 │ │ │ │ + sbcseq r6, r6, r6, lsl #31 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dab9c │ │ │ │ ldr ip, [pc, #324] @ dabf4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162483,15 +162483,15 @@ │ │ │ │ movlt ip, r5 │ │ │ │ movlt r2, r4 │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r0] │ │ │ │ str r2, [r0, #4] │ │ │ │ bne dabbc │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r6, r6, sl, lsr #28 │ │ │ │ + sbcseq r6, r6, sl, asr #28 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ bhi dad68 │ │ │ │ ldr ip, [pc, #500] @ dae00 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162614,15 +162614,15 @@ │ │ │ │ adds ip, ip, r9 │ │ │ │ adc r3, r7, r3 │ │ │ │ cmp r1, lr │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne dad9c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - sbcseq r6, r6, lr, ror #25 │ │ │ │ + sbcseq r6, r6, lr, lsl #26 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi daf2c │ │ │ │ ldr ip, [pc, #392] @ dafa0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162718,15 +162718,15 @@ │ │ │ │ adds r2, r2, lr │ │ │ │ adc r3, r3, r4 │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne daf58 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq r6, r6, r2, lsl #22 │ │ │ │ + sbcseq r6, r6, r2, lsr #22 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi db0b8 │ │ │ │ ldr ip, [pc, #336] @ db108 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162808,15 +162808,15 @@ │ │ │ │ mvnlt lr, #0 │ │ │ │ movge lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne db0d4 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r6, r6, r2, lsl #19 │ │ │ │ + sbcseq r6, r6, r2, lsr #19 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi db220 │ │ │ │ ldr ip, [pc, #336] @ db270 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162898,15 +162898,15 @@ │ │ │ │ mvnlt lr, #0 │ │ │ │ movge lr, #0 │ │ │ │ str lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne db23c │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r6, r6, sl, lsr r8 │ │ │ │ + sbcseq r6, r6, sl, asr r8 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi db390 │ │ │ │ ldr ip, [pc, #348] @ db3e4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -162991,15 +162991,15 @@ │ │ │ │ mvnlt lr, #0 │ │ │ │ movge lr, #0 │ │ │ │ cmp r3, r1 │ │ │ │ strh lr, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ bne db3b0 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsheq r6, [r6], #98 @ 0x62 │ │ │ │ + sbcseq r6, r6, r2, lsl r7 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi db4fc │ │ │ │ ldr ip, [pc, #336] @ db54c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163081,15 +163081,15 @@ │ │ │ │ movlt lr, #1 │ │ │ │ movge lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne db518 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - smullseq r6, r6, lr, r5 @ │ │ │ │ + ldrheq r6, [r6], #94 @ 0x5e │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi db688 │ │ │ │ ldr ip, [pc, #396] @ db6f0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163186,15 +163186,15 @@ │ │ │ │ adds r3, r3, ip │ │ │ │ adc r2, r4, r2, asr #1 │ │ │ │ cmp r1, lr │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne db6ac │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r6, r6, r6, asr r4 │ │ │ │ + sbcseq r6, r6, r6, ror r4 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi db808 │ │ │ │ ldr ip, [pc, #336] @ db858 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163276,15 +163276,15 @@ │ │ │ │ mvnge lr, #0 │ │ │ │ movlt lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne db824 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsbeq r6, [r6], #34 @ 0x22 │ │ │ │ + ldrsheq r6, [r6], #34 @ 0x22 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi db970 │ │ │ │ ldr ip, [pc, #336] @ db9c0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163366,15 +163366,15 @@ │ │ │ │ mvnge lr, #0 │ │ │ │ movlt lr, #0 │ │ │ │ str lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne db98c │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r6, r6, sl, lsl #3 │ │ │ │ + sbcseq r6, r6, sl, lsr #3 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi dbae0 │ │ │ │ ldr ip, [pc, #348] @ dbb34 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163459,15 +163459,15 @@ │ │ │ │ mvnge lr, #0 │ │ │ │ movlt lr, #0 │ │ │ │ cmp r3, r1 │ │ │ │ strh lr, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ bne dbb00 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r6, r6, r2, asr #32 │ │ │ │ + sbcseq r6, r6, r2, rrx │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi dbc4c │ │ │ │ ldr ip, [pc, #336] @ dbc9c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163549,15 +163549,15 @@ │ │ │ │ movge lr, #1 │ │ │ │ movlt lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne dbc68 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r5, r6, lr, ror #29 │ │ │ │ + sbcseq r5, r6, lr, lsl #30 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dbdb4 │ │ │ │ ldr ip, [pc, #336] @ dbe04 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163639,15 +163639,15 @@ │ │ │ │ mvneq lr, #0 │ │ │ │ movne lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne dbdd0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r5, r6, r6, lsr #27 │ │ │ │ + sbcseq r5, r6, r6, asr #27 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dbf1c │ │ │ │ ldr ip, [pc, #336] @ dbf6c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163729,15 +163729,15 @@ │ │ │ │ mvneq lr, #0 │ │ │ │ movne lr, #0 │ │ │ │ str lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne dbf38 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r5, r6, lr, asr ip │ │ │ │ + sbcseq r5, r6, lr, ror ip │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dc08c │ │ │ │ ldr ip, [pc, #348] @ dc0e0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163822,15 +163822,15 @@ │ │ │ │ mvneq lr, #0 │ │ │ │ movne lr, #0 │ │ │ │ cmp r3, r1 │ │ │ │ strh lr, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ bne dc0ac │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r5, r6, r6, lsl fp │ │ │ │ + sbcseq r5, r6, r6, lsr fp │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dc1f8 │ │ │ │ ldr ip, [pc, #336] @ dc248 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -163912,15 +163912,15 @@ │ │ │ │ moveq lr, #1 │ │ │ │ movne lr, #0 │ │ │ │ strb lr, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne dc214 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r5, r6, r2, asr #19 │ │ │ │ + sbcseq r5, r6, r2, ror #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -164014,15 +164014,15 @@ │ │ │ │ mov r2, r0 │ │ │ │ mov r3, r1 │ │ │ │ cmp r5, r6 │ │ │ │ str r2, [r4, #8]! │ │ │ │ str r3, [r4, #4] │ │ │ │ bne dc3a8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbcseq r5, r6, r6, ror #16 │ │ │ │ + sbcseq r5, r6, r6, lsl #17 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi dc4fc │ │ │ │ ldr ip, [pc, #356] @ dc55c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -164109,15 +164109,15 @@ │ │ │ │ add lr, lr, #8 │ │ │ │ ldr r4, [r2, #4] │ │ │ │ add ip, ip, #8 │ │ │ │ orrs r3, r3, r4 │ │ │ │ beq dc52c │ │ │ │ ldrd r4, [ip] │ │ │ │ b dc530 │ │ │ │ - sbcseq r5, r6, r2, lsl #14 │ │ │ │ + sbcseq r5, r6, r2, lsr #14 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi dc650 │ │ │ │ ldr ip, [pc, #296] @ dc69c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -164189,15 +164189,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ cmp r1, r3 │ │ │ │ and r2, r2, r4 │ │ │ │ str ip, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne dc670 │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r5, r6, r6, lsr #11 │ │ │ │ + sbcseq r5, r6, r6, asr #11 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi dc794 │ │ │ │ ldr ip, [pc, #300] @ dc7e0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -164270,15 +164270,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ str r3, [r0, #8]! │ │ │ │ adc ip, ip, r4 │ │ │ │ cmp r1, r2 │ │ │ │ str ip, [r0, #4] │ │ │ │ bne dc7b4 │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r5, r6, r6, lsl #9 │ │ │ │ + sbcseq r5, r6, r6, lsr #9 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi dc918 │ │ │ │ ldr ip, [pc, #388] @ dc97c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -164373,15 +164373,15 @@ │ │ │ │ adds r3, r3, r5 │ │ │ │ adc r2, r2, r6 │ │ │ │ cmp r1, ip │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r2, [r0, #4] │ │ │ │ bne dc940 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq r5, r6, r2, ror #6 │ │ │ │ + sbcseq r5, r6, r2, lsl #7 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi dca74 │ │ │ │ ldr ip, [pc, #300] @ dcac0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -164454,15 +164454,15 @@ │ │ │ │ ldr r4, [lr, #4] │ │ │ │ str r3, [r0, #8]! │ │ │ │ adc ip, ip, r4 │ │ │ │ cmp r1, r2 │ │ │ │ str ip, [r0, #4] │ │ │ │ bne dca94 │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r5, r6, r6, ror #3 │ │ │ │ + sbcseq r5, r6, r6, lsl #4 │ │ │ │ cmp r2, #32 │ │ │ │ bhi dcbac │ │ │ │ ldr ip, [pc, #296] @ dcbfc │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi dcb7c │ │ │ │ @@ -164533,15 +164533,15 @@ │ │ │ │ eor r3, r3, r3, asr #31 │ │ │ │ sbc r3, r3, lr │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne dcbcc │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - sbcseq r5, r6, r6, asr #1 │ │ │ │ + sbcseq r5, r6, r6, ror #1 │ │ │ │ cmp r2, #32 │ │ │ │ bhi dccd4 │ │ │ │ ldr ip, [pc, #240] @ dcd00 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi dccac │ │ │ │ @@ -164598,15 +164598,15 @@ │ │ │ │ sub r2, r2, #8 │ │ │ │ ldr ip, [r2, #8]! │ │ │ │ strb ip, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne dcce8 │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r6, sl, lsr #31 │ │ │ │ + sbcseq r4, r6, sl, asr #31 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi dce14 │ │ │ │ ldr ip, [pc, #300] @ dce44 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -164679,15 +164679,15 @@ │ │ │ │ sub r1, r1, #8 │ │ │ │ sub r3, r3, #8 │ │ │ │ ldrd r4, [r3, #8]! │ │ │ │ cmp r3, r1 │ │ │ │ strd r4, [r0, #8]! │ │ │ │ bne dce30 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r4, r6, r2, asr #29 │ │ │ │ + sbcseq r4, r6, r2, ror #29 │ │ │ │ cmp r2, #32 │ │ │ │ bhi dcf24 │ │ │ │ ldr ip, [pc, #248] @ dcf50 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi dcefc │ │ │ │ @@ -164746,15 +164746,15 @@ │ │ │ │ sub r2, r2, #8 │ │ │ │ ldr ip, [r2, #8]! │ │ │ │ str ip, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne dcf38 │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r6, r2, lsr #27 │ │ │ │ + sbcseq r4, r6, r2, asr #27 │ │ │ │ cmp r2, #32 │ │ │ │ bhi dd038 │ │ │ │ ldr ip, [pc, #264] @ dd06c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi dd00c │ │ │ │ @@ -164817,15 +164817,15 @@ │ │ │ │ sub r3, r3, #8 │ │ │ │ ldr ip, [r3, #8]! │ │ │ │ strh ip, [r0, r2] │ │ │ │ cmp r3, r1 │ │ │ │ add r2, r2, #8 │ │ │ │ bne dd054 │ │ │ │ bx lr │ │ │ │ - ldrheq r4, [r6], #198 @ 0xc6 │ │ │ │ + ldrsbeq r4, [r6], #198 @ 0xc6 │ │ │ │ cmp r2, #32 │ │ │ │ bhi dd148 │ │ │ │ ldr ip, [pc, #248] @ dd178 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ bhi dd11c │ │ │ │ @@ -164884,15 +164884,15 @@ │ │ │ │ ldrb r2, [ip, #8]! │ │ │ │ and r2, r2, #1 │ │ │ │ strb r2, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne dd15c │ │ │ │ bx lr │ │ │ │ - ldrheq r4, [r6], #186 @ 0xba │ │ │ │ + ldrsbeq r4, [r6], #186 @ 0xba │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ cmp r2, #32 │ │ │ │ mov r8, r0 │ │ │ │ mov r6, r1 │ │ │ │ @@ -165525,15 +165525,15 @@ │ │ │ │ cmp r1, r6 │ │ │ │ bne ddb20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mvn r3, #0 │ │ │ │ b ddaf8 │ │ │ │ mvn r3, #0 │ │ │ │ b ddb58 │ │ │ │ - sbcseq r4, r6, r2, ror r2 │ │ │ │ + smullseq r4, r6, r2, r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ cmp r2, #32 │ │ │ │ mov r8, r0 │ │ │ │ mov r6, r1 │ │ │ │ @@ -166914,15 +166914,15 @@ │ │ │ │ orr r3, r3, lr, lsr r2 │ │ │ │ cmp ip, r1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r6, [r0, #4] │ │ │ │ bne df0f4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r2, r6, r6, lsr #25 │ │ │ │ + sbcseq r2, r6, r6, asr #25 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi df240 │ │ │ │ ldr ip, [pc, #352] @ df2a8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -167008,15 +167008,15 @@ │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp ip, r1 │ │ │ │ str r3, [r0, #8]! │ │ │ │ str r6, [r0, #4] │ │ │ │ bne df268 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r2, r6, r2, asr fp │ │ │ │ + sbcseq r2, r6, r2, ror fp │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi df3b8 │ │ │ │ ldr ip, [pc, #348] @ df420 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -167102,15 +167102,15 @@ │ │ │ │ asr r2, r3, #24 │ │ │ │ add r0, r0, #8 │ │ │ │ asr r3, r3, #31 │ │ │ │ cmp ip, r1 │ │ │ │ strd r2, [r0] │ │ │ │ bne df3dc │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsheq r2, [r6], #150 @ 0x96 │ │ │ │ + sbcseq r2, r6, r6, lsl sl │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi df524 │ │ │ │ ldr ip, [pc, #340] @ df58c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -167193,15 +167193,15 @@ │ │ │ │ asr r2, r3, #16 │ │ │ │ add r0, r0, #8 │ │ │ │ asr r3, r3, #31 │ │ │ │ cmp ip, r1 │ │ │ │ strd r2, [r0] │ │ │ │ bne df548 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r2, r6, r2, lsr #17 │ │ │ │ + sbcseq r2, r6, r2, asr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r6, [r1] │ │ │ │ ldr r8, [r1, #8] │ │ │ │ bic fp, r6, #-2147483648 @ 0x80000000 │ │ │ │ @@ -167509,15 +167509,15 @@ │ │ │ │ add r2, r2, #8 │ │ │ │ blt dfa6c │ │ │ │ ldrd r4, [r2] │ │ │ │ cmp r1, r2 │ │ │ │ strd r4, [r0, #8]! │ │ │ │ bne dfa40 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq r2, r6, r6, lsl #8 │ │ │ │ + sbcseq r2, r6, r6, lsr #8 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dfb90 │ │ │ │ ldr ip, [pc, #340] @ dfbe8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -167600,15 +167600,15 @@ │ │ │ │ and r3, r3, #1 │ │ │ │ sub r3, r3, #1 │ │ │ │ strb r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne dfba8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r2, r6, r6, lsl #5 │ │ │ │ + sbcseq r2, r6, r6, lsr #5 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dfcfc │ │ │ │ ldr ip, [pc, #340] @ dfd54 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -167691,15 +167691,15 @@ │ │ │ │ and r3, r3, #1 │ │ │ │ sub r3, r3, #1 │ │ │ │ str r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne dfd14 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r2, r6, sl, lsr r1 │ │ │ │ + sbcseq r2, r6, sl, asr r1 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dfe74 │ │ │ │ ldr ip, [pc, #352] @ dfecc │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -167785,15 +167785,15 @@ │ │ │ │ and r3, r3, #1 │ │ │ │ sub r3, r3, #1 │ │ │ │ strh r3, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp ip, r1 │ │ │ │ bne dfe8c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r1, r6, lr, ror #31 │ │ │ │ + sbcseq r2, r6, lr │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi dffd4 │ │ │ │ ldr ip, [pc, #328] @ e002c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -167873,15 +167873,15 @@ │ │ │ │ mvn r3, r3 │ │ │ │ and r3, r3, #1 │ │ │ │ strb r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne dffec │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - smullseq r1, r6, r6, lr │ │ │ │ + ldrheq r1, [r6], #230 @ 0xe6 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi e0140 │ │ │ │ ldr ip, [pc, #340] @ e0198 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -167964,15 +167964,15 @@ │ │ │ │ ands r3, r3, #1 │ │ │ │ mvnne r3, #0 │ │ │ │ strb r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne e0158 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r1, r6, r6, asr sp │ │ │ │ + sbcseq r1, r6, r6, ror sp │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi e02ac │ │ │ │ ldr ip, [pc, #340] @ e0304 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -168055,15 +168055,15 @@ │ │ │ │ ands r3, r3, #1 │ │ │ │ mvnne r3, #0 │ │ │ │ str r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne e02c4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r1, r6, sl, lsl #24 │ │ │ │ + sbcseq r1, r6, sl, lsr #24 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi e0424 │ │ │ │ ldr ip, [pc, #356] @ e0480 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -168150,15 +168150,15 @@ │ │ │ │ ands r3, r3, #1 │ │ │ │ mvnne r3, #0 │ │ │ │ strh r3, [r0, ip] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp r1, ip │ │ │ │ bne e0440 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrheq r1, [r6], #174 @ 0xae │ │ │ │ + ldrsbeq r1, [r6], #174 @ 0xae │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi e0584 │ │ │ │ ldr ip, [pc, #320] @ e05d8 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -168236,15 +168236,15 @@ │ │ │ │ orr r3, r3, r4, lsr r2 │ │ │ │ and r3, r3, #1 │ │ │ │ strb r3, [r0, ip, lsl #3] │ │ │ │ add ip, ip, #1 │ │ │ │ cmp r1, ip │ │ │ │ bne e059c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r1, r6, r2, ror #18 │ │ │ │ + sbcseq r1, r6, r2, lsl #19 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi e0720 │ │ │ │ ldr ip, [pc, #412] @ e078c │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -168345,15 +168345,15 @@ │ │ │ │ and r3, r3, r6 │ │ │ │ eor r3, r3, r5 │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne e0748 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq r1, r6, sl, lsr #16 │ │ │ │ + sbcseq r1, r6, sl, asr #16 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ bhi e08c8 │ │ │ │ ldr r1, [pc, #380] @ e0928 │ │ │ │ sub r2, r2, #1 │ │ │ │ @@ -168448,15 +168448,15 @@ │ │ │ │ add ip, ip, r3 │ │ │ │ bne e08ec │ │ │ │ str ip, [r4, r6, lsl #3] │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r5, r6 │ │ │ │ bne e08dc │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - sbcseq r1, r6, lr, lsl #13 │ │ │ │ + sbcseq r1, r6, lr, lsr #13 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi e0a3c │ │ │ │ ldr ip, [pc, #340] @ e0a94 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -168539,15 +168539,15 @@ │ │ │ │ ldrb lr, [r6, r3, lsl #3] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp lr, #0 │ │ │ │ add r2, r2, #8 │ │ │ │ bne e0a64 │ │ │ │ ldrd r4, [r2] │ │ │ │ b e0a68 │ │ │ │ - sbcseq r1, r6, sl, lsl r5 │ │ │ │ + sbcseq r1, r6, sl, lsr r5 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e0cf0 │ │ │ │ ldr r3, [pc, #876] @ e0e18 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -168764,15 +168764,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r1, r6, lr, asr #7 │ │ │ │ + sbcseq r1, r6, lr, ror #7 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e0fb4 │ │ │ │ ldr r3, [pc, #576] @ e1070 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -168914,15 +168914,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r1, r6, sl, rrx │ │ │ │ + sbcseq r1, r6, sl, lsl #1 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e11cc │ │ │ │ ldr r3, [pc, #476] @ e1264 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -169039,15 +169039,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r0, r6, r2, lsr lr │ │ │ │ + sbcseq r0, r6, r2, asr lr │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e1384 │ │ │ │ ldr r3, [pc, #380] @ e13f8 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -169140,15 +169140,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r0, r6, lr, asr ip │ │ │ │ + sbcseq r0, r6, lr, ror ip │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi e14d8 │ │ │ │ ldr r3, [pc, #272] @ e1520 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -169214,15 +169214,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq ip, lr │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ orr r3, r3, r2 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r0, r6, sl, ror #21 │ │ │ │ + sbcseq r0, r6, sl, lsl #22 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e198c │ │ │ │ ldr r3, [pc, #1692] @ e1bd4 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -169643,15 +169643,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r0, r6, r2, ror #19 │ │ │ │ + sbcseq r0, r6, r2, lsl #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -170938,15 +170938,15 @@ │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsbeq pc, [r5], #46 @ 0x2e @ │ │ │ │ + ldrsheq pc, [r5], #46 @ 0x2e @ │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e31e0 │ │ │ │ ldr r3, [pc, #612] @ e328c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -171097,15 +171097,15 @@ │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq lr, r5, r2, lsr pc │ │ │ │ + sbcseq lr, r5, r2, asr pc │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e340c │ │ │ │ ldr r3, [pc, #500] @ e3498 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -171228,15 +171228,15 @@ │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsbeq lr, [r5], #198 @ 0xc6 │ │ │ │ + ldrsheq lr, [r5], #198 @ 0xc6 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e35c8 │ │ │ │ ldr r3, [pc, #388] @ e3634 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -171331,15 +171331,15 @@ │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq lr, r5, sl, ror #21 │ │ │ │ + sbcseq lr, r5, sl, lsl #22 │ │ │ │ cmp r1, #32 │ │ │ │ bhi e3710 │ │ │ │ ldr r3, [pc, #284] @ e3764 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ bhi e36e4 │ │ │ │ @@ -171407,15 +171407,15 @@ │ │ │ │ movne r3, #0 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq lr, r5, r2, ror r9 │ │ │ │ + smullseq lr, r5, r2, r9 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e3cb4 │ │ │ │ ldr r3, [pc, #1860] @ e3ec0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -171878,15 +171878,15 @@ │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq lr, r5, lr, asr r8 │ │ │ │ + sbcseq lr, r5, lr, ror r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -173077,15 +173077,15 @@ │ │ │ │ ldrb lr, [r6, r3, lsl #3] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp lr, #0 │ │ │ │ add r2, r2, #8 │ │ │ │ bne e514c │ │ │ │ ldrd r4, [r2] │ │ │ │ b e5150 │ │ │ │ - ldrsbeq ip, [r5], #242 @ 0xf2 │ │ │ │ + ldrsheq ip, [r5], #242 @ 0xf2 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e53f0 │ │ │ │ ldr r3, [pc, #904] @ e551c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -173309,15 +173309,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq ip, r5, r6, lsl #29 │ │ │ │ + sbcseq ip, r5, r6, lsr #29 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e56d0 │ │ │ │ ldr r3, [pc, #604] @ e5790 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -173466,15 +173466,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq ip, r5, r6, lsl #22 │ │ │ │ + sbcseq ip, r5, r6, lsr #22 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e5904 │ │ │ │ ldr r3, [pc, #504] @ e59a0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -173598,15 +173598,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrheq ip, [r5], #130 @ 0x82 │ │ │ │ + ldrsbeq ip, [r5], #130 @ 0x82 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e5ad8 │ │ │ │ ldr r3, [pc, #408] @ e5b50 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -173706,15 +173706,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq ip, r5, r2, asr #13 │ │ │ │ + sbcseq ip, r5, r2, ror #13 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi e5c48 │ │ │ │ ldr r3, [pc, #300] @ e5c94 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -173787,15 +173787,15 @@ │ │ │ │ cmpeq ip, lr │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ orr r3, r3, r2 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq ip, r5, r2, lsr r5 │ │ │ │ + sbcseq ip, r5, r2, asr r5 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e6118 │ │ │ │ ldr r3, [pc, #1720] @ e6364 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -174223,15 +174223,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq ip, r5, lr, lsl #8 │ │ │ │ + sbcseq ip, r5, lr, lsr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -175512,15 +175512,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r5, sl, lsl sp │ │ │ │ + sbcseq sl, r5, sl, lsr sp │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e7968 │ │ │ │ ldr r3, [pc, #632] @ e7a18 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -175676,15 +175676,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r5, sl, asr r9 │ │ │ │ + sbcseq sl, r5, sl, ror r9 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e7ba8 │ │ │ │ ldr r3, [pc, #520] @ e7c38 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -175812,15 +175812,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r5, sl, ror #13 │ │ │ │ + sbcseq sl, r5, sl, lsl #14 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e7d78 │ │ │ │ ldr r3, [pc, #408] @ e7de8 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -175920,15 +175920,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r5, sl, ror #9 │ │ │ │ + sbcseq sl, r5, sl, lsl #10 │ │ │ │ cmp r1, #32 │ │ │ │ bhi e7ed4 │ │ │ │ ldr r3, [pc, #304] @ e7f2c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ bhi e7ea4 │ │ │ │ @@ -176001,15 +176001,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq sl, r5, lr, asr r3 │ │ │ │ + sbcseq sl, r5, lr, ror r3 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e848c │ │ │ │ ldr r3, [pc, #1880] @ e869c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -176477,15 +176477,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strb r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq sl, r5, r6, lsr r2 │ │ │ │ + sbcseq sl, r5, r6, asr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -177691,15 +177691,15 @@ │ │ │ │ ldr lr, [r6, r3, lsl #3] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp lr, #0 │ │ │ │ add r2, r2, #8 │ │ │ │ bne e9964 │ │ │ │ ldrd r4, [r2] │ │ │ │ b e9968 │ │ │ │ - sbcseq r8, r5, sl, asr r9 │ │ │ │ + sbcseq r8, r5, sl, ror r9 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e9c00 │ │ │ │ ldr r3, [pc, #896] @ e9d2c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -177921,15 +177921,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r8, r5, lr, lsl #16 │ │ │ │ + sbcseq r8, r5, lr, lsr #16 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi e9ed8 │ │ │ │ ldr r3, [pc, #596] @ e9f98 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -178076,15 +178076,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - smullseq r8, r5, r6, r4 │ │ │ │ + ldrheq r8, [r5], #70 @ 0x46 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ea104 │ │ │ │ ldr r3, [pc, #496] @ ea1a0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -178206,15 +178206,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r8, r5, sl, asr #4 │ │ │ │ + sbcseq r8, r5, sl, ror #4 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ea2d0 │ │ │ │ ldr r3, [pc, #400] @ ea348 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -178312,15 +178312,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r8, r5, r2, rrx │ │ │ │ + sbcseq r8, r5, r2, lsl #1 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi ea438 │ │ │ │ ldr r3, [pc, #292] @ ea484 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -178391,15 +178391,15 @@ │ │ │ │ cmpeq ip, lr │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ orr r3, r3, r2 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - ldrsbeq r7, [r5], #234 @ 0xea │ │ │ │ + ldrsheq r7, [r5], #234 @ 0xea │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ea900 │ │ │ │ ldr r3, [pc, #1712] @ eab4c │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -178825,15 +178825,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrheq r7, [r5], #222 @ 0xde │ │ │ │ + ldrsbeq r7, [r5], #222 @ 0xde │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -180143,15 +180143,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r6, r5, lr, asr r6 │ │ │ │ + sbcseq r6, r5, lr, ror r6 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ec1c4 │ │ │ │ ldr r3, [pc, #632] @ ec274 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -180307,15 +180307,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - smullseq r6, r5, lr, r2 │ │ │ │ + ldrheq r6, [r5], #46 @ 0x2e │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ec404 │ │ │ │ ldr r3, [pc, #520] @ ec494 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -180443,15 +180443,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r6, r5, lr, lsr #32 │ │ │ │ + sbcseq r6, r5, lr, asr #32 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ec5d4 │ │ │ │ ldr r3, [pc, #408] @ ec644 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -180551,15 +180551,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r5, r5, lr, lsr #28 │ │ │ │ + sbcseq r5, r5, lr, asr #28 │ │ │ │ cmp r1, #32 │ │ │ │ bhi ec730 │ │ │ │ ldr r3, [pc, #304] @ ec788 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ bhi ec700 │ │ │ │ @@ -180632,15 +180632,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r5, r5, r2, lsr #25 │ │ │ │ + sbcseq r5, r5, r2, asr #25 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ecce8 │ │ │ │ ldr r3, [pc, #1880] @ ecef8 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -181108,15 +181108,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r5, r5, sl, ror fp │ │ │ │ + smullseq r5, r5, sl, fp @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -182287,15 +182287,15 @@ │ │ │ │ subs r2, r2, #0 │ │ │ │ movne r2, #1 │ │ │ │ strb r2, [r0, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r1, r3 │ │ │ │ bne ee144 │ │ │ │ bx lr │ │ │ │ - sbcseq r4, r5, sl, lsr #5 │ │ │ │ + sbcseq r4, r5, sl, asr #5 │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ bhi ee284 │ │ │ │ ldr ip, [pc, #356] @ ee2e0 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -182382,15 +182382,15 @@ │ │ │ │ ldrsh lr, [r6, r3] │ │ │ │ add ip, ip, #8 │ │ │ │ cmp lr, #0 │ │ │ │ add r2, r2, #8 │ │ │ │ bne ee2b0 │ │ │ │ ldrd r4, [r2] │ │ │ │ b ee2b4 │ │ │ │ - ldrsbeq r4, [r5], #30 │ │ │ │ + ldrsheq r4, [r5], #30 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ee54c │ │ │ │ ldr r3, [pc, #896] @ ee678 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -182612,15 +182612,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r4, r5, r2, lsl #1 │ │ │ │ + sbcseq r4, r5, r2, lsr #1 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ee824 │ │ │ │ ldr r3, [pc, #596] @ ee8e4 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -182767,15 +182767,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r3, r5, sl, lsl #26 │ │ │ │ + sbcseq r3, r5, sl, lsr #26 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi eea50 │ │ │ │ ldr r3, [pc, #496] @ eeaec │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -182897,15 +182897,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrheq r3, [r5], #174 @ 0xae │ │ │ │ + ldrsbeq r3, [r5], #174 @ 0xae │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi eec1c │ │ │ │ ldr r3, [pc, #400] @ eec94 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -183003,15 +183003,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsbeq r3, [r5], #134 @ 0x86 │ │ │ │ + ldrsheq r3, [r5], #134 @ 0x86 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, lr} │ │ │ │ bhi eed84 │ │ │ │ ldr r3, [pc, #292] @ eedd0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -183082,15 +183082,15 @@ │ │ │ │ cmpeq ip, lr │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ orr r3, r3, r2 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r3, r5, lr, asr #14 │ │ │ │ + sbcseq r3, r5, lr, ror #14 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi ef24c │ │ │ │ ldr r3, [pc, #1712] @ ef498 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -183516,15 +183516,15 @@ │ │ │ │ cmpeq r3, lr │ │ │ │ movne r3, #1 │ │ │ │ moveq r3, #0 │ │ │ │ orr r3, r3, ip │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r3, r5, r2, lsr r6 │ │ │ │ + sbcseq r3, r5, r2, asr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -184834,15 +184834,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldrsbeq r1, [r5], #226 @ 0xe2 │ │ │ │ + ldrsheq r1, [r5], #226 @ 0xe2 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi f0b10 │ │ │ │ ldr r3, [pc, #632] @ f0bc0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -184998,15 +184998,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r1, r5, r2, lsl fp │ │ │ │ + sbcseq r1, r5, r2, lsr fp │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi f0d50 │ │ │ │ ldr r3, [pc, #520] @ f0de0 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -185134,15 +185134,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r1, r5, r2, lsr #17 │ │ │ │ + sbcseq r1, r5, r2, asr #17 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi f0f20 │ │ │ │ ldr r3, [pc, #408] @ f0f90 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -185242,15 +185242,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r1, r5, r2, lsr #13 │ │ │ │ + sbcseq r1, r5, r2, asr #13 │ │ │ │ cmp r1, #32 │ │ │ │ bhi f107c │ │ │ │ ldr r3, [pc, #304] @ f10d4 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ bhi f104c │ │ │ │ @@ -185323,15 +185323,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ - sbcseq r1, r5, r6, lsl r5 │ │ │ │ + sbcseq r1, r5, r6, lsr r5 │ │ │ │ cmp r1, #32 │ │ │ │ push {r4, r5, lr} │ │ │ │ bhi f1634 │ │ │ │ ldr r3, [pc, #1880] @ f1844 │ │ │ │ sub r1, r1, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #31 │ │ │ │ @@ -185799,15 +185799,15 @@ │ │ │ │ cmp r1, r2 │ │ │ │ cmpeq lr, ip │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ strh r3, [r0] │ │ │ │ pop {r4, r5, pc} │ │ │ │ - sbcseq r1, r5, lr, ror #7 │ │ │ │ + sbcseq r1, r5, lr, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ cmp r1, #32 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r4, r0 │ │ │ │ @@ -187024,15 +187024,15 @@ │ │ │ │ and r3, r3, r6 │ │ │ │ orr r3, r3, r5 │ │ │ │ cmp r1, ip │ │ │ │ str r2, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne f2b2c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq pc, r4, r2, lsl fp @ │ │ │ │ + sbcseq pc, r4, r2, lsr fp @ │ │ │ │ cmp r2, #32 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ bhi f2c5c │ │ │ │ ldr ip, [pc, #308] @ f2cb4 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r2, #31 │ │ │ │ @@ -187107,15 +187107,15 @@ │ │ │ │ add r2, r2, #8 │ │ │ │ add r3, r3, r5 │ │ │ │ cmp r1, r2 │ │ │ │ str r6, [r0, #8]! │ │ │ │ str r3, [r0, #4] │ │ │ │ bne f2c7c │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - smullseq pc, r4, sl, r9 @ │ │ │ │ + ldrheq pc, [r4], #154 @ 0x9a @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ lsl r0, r0, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ @@ -187528,15 +187528,15 @@ │ │ │ │ cmp ip, r1 │ │ │ │ strd r2, [r0, #8]! │ │ │ │ bne f32ec │ │ │ │ b f3214 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r1, ip, asr lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq pc, r4, r6, ror r3 @ │ │ │ │ + smullseq pc, r4, r6, r3 @ │ │ │ │ ldrdeq ip, [r1, #-220] @ 0xffffff24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r1] │ │ │ │ ldr r5, [r1, #8] │ │ │ │ @@ -192181,15 +192181,15 @@ │ │ │ │ beq f7bf0 │ │ │ │ ands r2, r1, r8 │ │ │ │ and r3, r1, #-2147483648 @ 0x80000000 │ │ │ │ strdeq r2, [r4] │ │ │ │ cmp r5, r7 │ │ │ │ bne f7bc4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - ldrsbeq sl, [r4], #170 @ 0xaa │ │ │ │ + ldrsheq sl, [r4], #170 @ 0xaa │ │ │ │ svcvc 0x00f00000 @ IMB │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp r2, #32 │ │ │ │ @@ -194044,15 +194044,15 @@ │ │ │ │ beq f990c │ │ │ │ ands r2, r1, r7 │ │ │ │ and r3, r1, #-2147483648 @ 0x80000000 │ │ │ │ strdeq r2, [r4] │ │ │ │ cmp r8, r5 │ │ │ │ bne f98ec │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - sbcseq r8, r4, r2, lsl lr │ │ │ │ + sbcseq r8, r4, r2, lsr lr │ │ │ │ svcvc 0x00f00000 @ IMB │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r2, #32 │ │ │ │ mov r4, r0 │ │ │ │ @@ -194168,15 +194168,15 @@ │ │ │ │ beq f9afc │ │ │ │ ands r2, r1, r7 │ │ │ │ and r3, r1, #-2147483648 @ 0x80000000 │ │ │ │ strdeq r2, [r4] │ │ │ │ cmp r8, r5 │ │ │ │ bne f9adc │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - sbcseq r8, r4, r2, asr ip │ │ │ │ + sbcseq r8, r4, r2, ror ip │ │ │ │ svcvc 0x00f00000 @ IMB │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ cmp r2, #32 │ │ │ │ sub sp, sp, #100 @ 0x64 │ │ │ │ @@ -197573,15 +197573,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b f29d4 │ │ │ │ cmpeq r1, ip, ror pc │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r6, r4, lr, lsl r5 │ │ │ │ + sbcseq r6, r4, lr, lsr r5 │ │ │ │ ldrdeq r0, [r0], -r3 │ │ │ │ cmpeq r1, r0, lsr pc │ │ │ │ strdeq r3, [r1, #-224] @ 0xffffff20 │ │ │ │ strheq r3, [r1, #-224] @ 0xffffff20 │ │ │ │ cmpeq r1, r8, ror lr │ │ │ │ cmpeq r1, r0, asr #28 │ │ │ │ cmpeq r1, r8, lsl #28 │ │ │ │ @@ -197616,17 +197616,17 @@ │ │ │ │ smlalbteq r3, r1, r0, r3 │ │ │ │ smlalbbeq r3, r1, r0, r3 │ │ │ │ cmpeq r1, r0, asr #6 │ │ │ │ cmpeq r1, r8, lsl #6 │ │ │ │ smlalbteq r3, r1, r8, r2 │ │ │ │ cmpeq r1, r8, ror #4 │ │ │ │ cmpeq r1, r0, lsr r2 │ │ │ │ - sbcseq r5, r4, r2, lsr #22 │ │ │ │ + sbcseq r5, r4, r2, asr #22 │ │ │ │ @ instruction: 0x01413194 │ │ │ │ - ldrsheq r5, [r4], #174 @ 0xae │ │ │ │ + sbcseq r5, r4, lr, lsl fp │ │ │ │ strdeq r3, [r1, #-8] │ │ │ │ cmpeq r1, r4, lsr r0 │ │ │ │ strdeq r2, [r1, #-252] @ 0xffffff04 │ │ │ │ cmpeq r1, r8, ror lr │ │ │ │ cmpeq r1, r0, asr #28 │ │ │ │ cmpeq r1, r8, lsl #28 │ │ │ │ cmpeq r1, r0, asr #26 │ │ │ │ @@ -201842,15 +201842,15 @@ │ │ │ │ ldrdeq pc, [r0, #-68] @ 0xffffffbc │ │ │ │ @ instruction: 0x0140f490 │ │ │ │ strdeq pc, [r0, #-56] @ 0xffffffc8 │ │ │ │ smlalbteq pc, r0, r0, r3 @ │ │ │ │ smlalbbeq pc, r0, r8, r3 @ │ │ │ │ cmppeq r0, r4, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmppeq r0, ip, lsl #6 @ p-variant is OBSOLETE │ │ │ │ - ldrheq r1, [r4], #202 @ 0xca │ │ │ │ + ldrsbeq r1, [r4], #202 @ 0xca │ │ │ │ smlaltbeq pc, r0, ip, r2 @ │ │ │ │ cmppeq r0, ip, ror #4 @ p-variant is OBSOLETE │ │ │ │ cmppeq r0, ip, lsr #4 @ p-variant is OBSOLETE │ │ │ │ smlaltteq pc, r0, ip, r1 @ │ │ │ │ smlaltbeq pc, r0, r0, r0 @ │ │ │ │ cmppeq r0, r0, rrx @ p-variant is OBSOLETE │ │ │ │ cmppeq r0, r0, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -201873,15 +201873,15 @@ │ │ │ │ cmpeq r0, r8, lsl #16 │ │ │ │ ldrdeq lr, [r0, #-112] @ 0xffffff90 │ │ │ │ smlalbbeq lr, r0, ip, r7 │ │ │ │ cmpeq r0, ip, asr #14 │ │ │ │ cmpeq r0, r0, lsr #10 │ │ │ │ smlaltteq lr, r0, r8, r4 │ │ │ │ cmpeq r0, r8, asr #8 │ │ │ │ - sbcseq r0, r4, lr, lsr #28 │ │ │ │ + sbcseq r0, r4, lr, asr #28 │ │ │ │ strheq lr, [r0, #-52] @ 0xffffffcc │ │ │ │ svcvc 0x00efffff │ │ │ │ cmpeq r0, r4, lsr r2 │ │ │ │ strdeq lr, [r0, #-28] @ 0xffffffe4 │ │ │ │ strheq lr, [r0, #-28] @ 0xffffffe4 │ │ │ │ cmpeq r0, r8, ror r1 │ │ │ │ cmpeq r0, r8, lsr r1 │ │ │ │ @@ -203914,22 +203914,22 @@ │ │ │ │ cmpeq r0, r8, ror r5 │ │ │ │ cmpeq r0, r0, asr #10 │ │ │ │ strdeq sp, [r0, #-76] @ 0xffffffb4 │ │ │ │ strheq sp, [r0, #-72] @ 0xffffffb8 │ │ │ │ cmpeq r0, r8, ror r4 │ │ │ │ cmpeq r0, r0, asr #8 │ │ │ │ strdeq sp, [r0, #-60] @ 0xffffffc4 │ │ │ │ - sbcseq pc, r3, sl, lsl #28 │ │ │ │ + sbcseq pc, r3, sl, lsr #28 │ │ │ │ cmpeq r0, ip, ror r3 │ │ │ │ - sbcseq pc, r3, lr, ror #27 │ │ │ │ + sbcseq pc, r3, lr, lsl #28 │ │ │ │ cmpeq r0, r0, lsr #6 │ │ │ │ smlaltteq sp, r0, r8, r2 │ │ │ │ - smullseq pc, r3, sl, sp @ │ │ │ │ - ldrheq pc, [r3], #214 @ 0xd6 @ │ │ │ │ - ldrsbeq pc, [r3], #210 @ 0xd2 @ │ │ │ │ + ldrheq pc, [r3], #218 @ 0xda @ │ │ │ │ + ldrsbeq pc, [r3], #214 @ 0xd6 @ │ │ │ │ + ldrsheq pc, [r3], #210 @ 0xd2 @ │ │ │ │ cmpeq r0, r4, asr #4 │ │ │ │ cmpeq r0, ip, lsl #4 │ │ │ │ ldrdeq sp, [r0, #-20] @ 0xffffffec │ │ │ │ smlalbteq sp, r0, r4, r0 │ │ │ │ smlalbbeq sp, r0, r0, r0 │ │ │ │ cmpeq r0, r8, asr #32 │ │ │ │ cmpeq r0, r8 │ │ │ │ @@ -207654,15 +207654,15 @@ │ │ │ │ ldr r1, [r8, #48] @ 0x30 │ │ │ │ ldr r0, [r7, #28] │ │ │ │ bl 11e13c │ │ │ │ str r0, [r8, #28] │ │ │ │ mov r0, r8 │ │ │ │ bl 106d04 │ │ │ │ b 106d78 │ │ │ │ - sbcseq fp, r3, r2, ror lr │ │ │ │ + smullseq fp, r3, r2, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ mov lr, r2 │ │ │ │ ldr r2, [pc, #436] @ 106f94 │ │ │ │ subs r4, r3, #0 │ │ │ │ @@ -207874,15 +207874,15 @@ │ │ │ │ str r1, [r5, #56] @ 0x38 │ │ │ │ str r2, [r5, #48] @ 0x30 │ │ │ │ str r3, [r5, #52] @ 0x34 │ │ │ │ b 107010 │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ b 107010 │ │ │ │ - sbcseq fp, r3, r7, lsl fp │ │ │ │ + sbcseq fp, r3, r7, lsr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3312] @ 0xcf0 │ │ │ │ sub sp, sp, #748 @ 0x2ec │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ mov r4, r2 │ │ │ │ @@ -208555,17 +208555,17 @@ │ │ │ │ ldrb r2, [r2, #4] │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #21 │ │ │ │ bhi 107bd4 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldrsbeq fp, [r3], #9 │ │ │ │ - ldrheq fp, [r3], #7 │ │ │ │ - sbcseq fp, r3, sp, lsl r0 │ │ │ │ + ldrsheq fp, [r3], #9 │ │ │ │ + ldrsbeq fp, [r3], #7 │ │ │ │ + sbcseq fp, r3, sp, lsr r0 │ │ │ │ ldr r3, [r0, #44] @ 0x2c │ │ │ │ ldr r3, [r3] │ │ │ │ ldrb r2, [r3, #12] │ │ │ │ cmp r2, #1 │ │ │ │ bne 107c04 │ │ │ │ ldr r1, [r0, #24] │ │ │ │ ldr r2, [r3, #24] │ │ │ │ @@ -208932,15 +208932,15 @@ │ │ │ │ mov r8, #0 │ │ │ │ b 108158 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ - sbcseq sl, r3, r7, lsl fp │ │ │ │ + sbcseq sl, r3, r7, lsr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #76] @ 0x4c │ │ │ │ add r5, r0, #72 @ 0x48 │ │ │ │ cmp r5, r4 │ │ │ │ @@ -209081,15 +209081,15 @@ │ │ │ │ mov r4, #2 │ │ │ │ b 108388 │ │ │ │ mov r4, #1 │ │ │ │ b 108388 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ - sbcseq sl, r3, fp, lsr #17 │ │ │ │ + sbcseq sl, r3, fp, asr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr ip, [pc, #340] @ 10857c │ │ │ │ ldr r3, [pc, #340] @ 108580 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ @@ -209175,15 +209175,15 @@ │ │ │ │ add fp, fp, r0 │ │ │ │ b 1084f4 │ │ │ │ mov fp, r3 │ │ │ │ b 108504 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlalbteq r7, r0, ip, fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrheq sl, [r3], #113 @ 0x71 │ │ │ │ + ldrsbeq sl, [r3], #113 @ 0x71 │ │ │ │ ldrdeq r7, [r0, #-168] @ 0xffffff58 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ str r2, [sp] │ │ │ │ @@ -209461,19 +209461,19 @@ │ │ │ │ b 108894 │ │ │ │ mov r2, #1 │ │ │ │ strb r2, [sp, #32] │ │ │ │ b 108894 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ cmpeq r0, ip, asr #20 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrsheq sl, [r3], #93 @ 0x5d │ │ │ │ - ldrsheq sl, [r3], #94 @ 0x5e │ │ │ │ + sbcseq sl, r3, sp, lsl r6 │ │ │ │ + sbcseq sl, r3, lr, lsl r6 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ strdeq r7, [r0, #-120] @ 0xffffff88 │ │ │ │ - ldrsheq sl, [r3], #58 @ 0x3a │ │ │ │ + sbcseq sl, r3, sl, lsl r4 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [r0, #24] │ │ │ │ mov r8, r0 │ │ │ │ @@ -209820,15 +209820,15 @@ │ │ │ │ mvn r1, #8 │ │ │ │ mov r0, r5 │ │ │ │ bl d0a24 │ │ │ │ b 108f44 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ udf #0 │ │ │ │ - sbcseq r9, r3, lr, lsr #29 │ │ │ │ + sbcseq r9, r3, lr, asr #29 │ │ │ │ ldr ip, [r1, #28] │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ ldr r2, [ip] │ │ │ │ ldr lr, [r0, #28] │ │ │ │ ldr r1, [r2, #24] │ │ │ │ ldr r0, [pc, #1460] @ 10956c │ │ │ │ ldr r3, [lr] │ │ │ │ @@ -210195,18 +210195,18 @@ │ │ │ │ b 109460 │ │ │ │ lsl r4, r4, #16 │ │ │ │ lsr r4, r4, #16 │ │ │ │ mov r6, #0 │ │ │ │ b 109460 │ │ │ │ andseq r0, r0, r0, lsl #4 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - sbcseq r9, r3, ip, asr fp │ │ │ │ - sbcseq r9, r3, r8, lsr fp │ │ │ │ - sbcseq r9, r3, ip, asr #17 │ │ │ │ - ldrheq r9, [r3], #128 @ 0x80 │ │ │ │ + sbcseq r9, r3, ip, ror fp │ │ │ │ + sbcseq r9, r3, r8, asr fp │ │ │ │ + sbcseq r9, r3, ip, ror #17 │ │ │ │ + ldrsbeq r9, [r3], #128 @ 0x80 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r2, [pc, #196] @ 109660 │ │ │ │ ldr r3, [pc, #196] @ 109664 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -211359,17 +211359,17 @@ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0140669c │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ cmpeq r0, r4, ror r4 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - smullseq r8, r3, ip, lr │ │ │ │ - sbcseq r8, r3, r4, asr #28 │ │ │ │ - ldrheq r8, [r3], #208 @ 0xd0 │ │ │ │ + ldrheq r8, [r3], #236 @ 0xec │ │ │ │ + sbcseq r8, r3, r4, ror #28 │ │ │ │ + ldrsbeq r8, [r3], #208 @ 0xd0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #352] @ 0x160 │ │ │ │ ldr r5, [r4] │ │ │ │ cmp r5, #0 │ │ │ │ @@ -212308,16 +212308,16 @@ │ │ │ │ b 10b5b0 │ │ │ │ stm sp, {r0, ip} │ │ │ │ b 10b5b0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01404d94 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strheq r4, [r0, #-204] @ 0xffffff34 │ │ │ │ - ldrsbeq r7, [r3], #148 @ 0x94 │ │ │ │ - sbcseq r7, r3, r8, lsr #19 │ │ │ │ + ldrsheq r7, [r3], #148 @ 0x94 │ │ │ │ + sbcseq r7, r3, r8, asr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #128] @ 10b718 │ │ │ │ ldr r3, [pc, #128] @ 10b71c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -212760,15 +212760,15 @@ │ │ │ │ beq 10bbf0 │ │ │ │ ldr r4, [r4] │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ bne 10bd5c │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - sbcseq r7, r3, r4, ror #5 │ │ │ │ + sbcseq r7, r3, r4, lsl #6 │ │ │ │ cmpeq r0, r0, lsl r5 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -212892,15 +212892,15 @@ │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ add r3, r2, r3, lsl #2 │ │ │ │ ldrb r3, [r3, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r3, [r0, #36] @ 0x24 │ │ │ │ bxeq lr │ │ │ │ b 10bea8 │ │ │ │ - sbcseq r6, r3, pc, asr #30 │ │ │ │ + sbcseq r6, r3, pc, ror #30 │ │ │ │ cmpeq r0, r0, ror r1 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [r0, #60] @ 0x3c │ │ │ │ @@ -213182,15 +213182,15 @@ │ │ │ │ mov r0, #194 @ 0xc2 │ │ │ │ bx lr │ │ │ │ mov r0, #207 @ 0xcf │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #20] @ 10c430 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ - sbcseq r6, r3, sl, lsr sl │ │ │ │ + sbcseq r6, r3, sl, asr sl │ │ │ │ muleq r0, lr, r1 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ andeq r0, r0, sp, lsr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -215195,15 +215195,15 @@ │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, fp, lsr r1 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ muleq r0, lr, r1 │ │ │ │ - sbcseq r3, r3, lr, asr #21 │ │ │ │ + sbcseq r3, r3, lr, ror #21 │ │ │ │ mov fp, r4 │ │ │ │ mov r4, r3 │ │ │ │ ldr r0, [fp, #36] @ 0x24 │ │ │ │ ldr sl, [r0] │ │ │ │ cmp sl, #0 │ │ │ │ beq 10e420 │ │ │ │ ldr r3, [sl] │ │ │ │ @@ -217217,25 +217217,25 @@ │ │ │ │ udf #0 │ │ │ │ mov r0, #0 │ │ │ │ bl b9d24 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ udf #0 │ │ │ │ andeq r0, r0, pc, lsr r1 │ │ │ │ - sbcseq r3, r3, sl, lsr r8 │ │ │ │ + sbcseq r3, r3, sl, asr r8 │ │ │ │ andeq r0, r0, sl, lsr #3 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ - sbcseq r3, r3, sl, lsr #12 │ │ │ │ + sbcseq r3, r3, sl, asr #12 │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ - sbcseq r3, r3, r6, lsl #7 │ │ │ │ + sbcseq r3, r3, r6, lsr #7 │ │ │ │ muleq r0, lr, r1 │ │ │ │ - sbcseq r3, r3, r6, lsr r0 │ │ │ │ + sbcseq r3, r3, r6, asr r0 │ │ │ │ andeq r0, r0, r6, lsr #2 │ │ │ │ - sbcseq r2, r3, r4, lsr #31 │ │ │ │ + sbcseq r2, r3, r4, asr #31 │ │ │ │ muleq r0, r6, r1 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -217263,15 +217263,15 @@ │ │ │ │ ldr r3, [pc, #20] @ 1103e4 │ │ │ │ lsl r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - sbcseq r2, r3, ip, lsl #23 │ │ │ │ + sbcseq r2, r3, ip, lsr #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r8, r0 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r0, #0 │ │ │ │ @@ -217813,15 +217813,15 @@ │ │ │ │ mov ip, #0 │ │ │ │ mov r0, r7 │ │ │ │ str ip, [sp] │ │ │ │ bl 110c88 │ │ │ │ add sp, sp, #84 @ 0x54 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ teqpeq pc, r4, lsr #17 @ p-variant is OBSOLETE │ │ │ │ - sbcseq r2, r3, lr, lsr #17 │ │ │ │ + sbcseq r2, r3, lr, asr #17 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ mov r7, r2 │ │ │ │ @@ -218058,18 +218058,18 @@ │ │ │ │ b 110e38 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ b 110ea8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqpeq pc, ip, asr #6 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq r2, r3, lr, ror #5 │ │ │ │ + sbcseq r2, r3, lr, lsl #6 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ teqpeq pc, r8 @ @ p-variant is OBSOLETE @ │ │ │ │ - ldrheq r2, [r3], #26 │ │ │ │ + ldrsbeq r2, [r3], #26 │ │ │ │ teqpeq pc, ip, rrx @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, sp, #140 @ 0x8c │ │ │ │ str r2, [sp, #24] │ │ │ │ @@ -218636,15 +218636,15 @@ │ │ │ │ b 1118a0 │ │ │ │ ldr r1, [pc, #40] @ 111970 │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r8 │ │ │ │ b 11182c │ │ │ │ @ instruction: 0x000001bb │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ - sbcseq r1, r3, sl, ror #16 │ │ │ │ + sbcseq r1, r3, sl, lsl #17 │ │ │ │ muleq r0, lr, r1 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -219560,16 +219560,16 @@ │ │ │ │ b 11274c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq pc, ip @ @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x000001bb │ │ │ │ teqeq pc, ip, ror #19 │ │ │ │ andeq r0, r0, fp, lsr r1 │ │ │ │ - sbcseq r0, r3, sp, lsr #20 │ │ │ │ - sbcseq r0, r3, r5, lsr #20 │ │ │ │ + sbcseq r0, r3, sp, asr #20 │ │ │ │ + sbcseq r0, r3, r5, asr #20 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3936] @ 0xf60 │ │ │ │ sub sp, sp, #124 @ 0x7c │ │ │ │ mov r6, r2 │ │ │ │ @@ -220328,27 +220328,27 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq pc, r0, lsl #16 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x000001bb │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ muleq r0, lr, r1 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ - sbcseq r0, r3, lr, lsl #14 │ │ │ │ - sbcseq r0, r3, r6, lsl r6 │ │ │ │ + sbcseq r0, r3, lr, lsr #14 │ │ │ │ + sbcseq r0, r3, r6, lsr r6 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ - sbcseq r0, r3, r6, asr r4 │ │ │ │ + sbcseq r0, r3, r6, ror r4 │ │ │ │ teqeq pc, ip, asr #4 │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ - sbcseq r0, r3, r6, ror r2 │ │ │ │ + smullseq r0, r3, r6, r2 │ │ │ │ andeq r0, r0, sp, lsr #2 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ - sbcseq r0, r3, lr, lsl r1 │ │ │ │ + sbcseq r0, r3, lr, lsr r1 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ - sbcseq pc, r2, r2, lsl pc @ │ │ │ │ - sbcseq pc, r2, lr, ror #29 │ │ │ │ + sbcseq pc, r2, r2, lsr pc @ │ │ │ │ + sbcseq pc, r2, lr, lsl #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r2 │ │ │ │ mov r2, r1 │ │ │ │ @@ -220705,21 +220705,21 @@ │ │ │ │ @ instruction: 0x000001bb │ │ │ │ andeq r0, r0, lr, lsl r1 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ - smullseq pc, r2, r6, fp @ │ │ │ │ + ldrheq pc, [r2], #182 @ 0xb6 @ │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ muleq r0, lr, r1 │ │ │ │ teqeq pc, ip, lsl r8 @ │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ - sbcseq pc, r2, r6, lsl #19 │ │ │ │ - sbcseq pc, r2, sl, lsr #18 │ │ │ │ + sbcseq pc, r2, r6, lsr #19 │ │ │ │ + sbcseq pc, r2, sl, asr #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r2 │ │ │ │ mov r2, r1 │ │ │ │ @@ -221077,21 +221077,21 @@ │ │ │ │ @ instruction: 0x000001bb │ │ │ │ andeq r0, r0, lr, lsl r1 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ - sbcseq pc, r2, r6, lsr #12 │ │ │ │ + sbcseq pc, r2, r6, asr #12 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ muleq r0, lr, r1 │ │ │ │ teqeq pc, ip, asr #4 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ - sbcseq pc, r2, r6, lsl r4 @ │ │ │ │ - ldrheq pc, [r2], #58 @ 0x3a @ │ │ │ │ + sbcseq pc, r2, r6, lsr r4 @ │ │ │ │ + ldrsbeq pc, [r2], #58 @ 0x3a @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r7, r1 │ │ │ │ mov r5, r2 │ │ │ │ mov r2, r1 │ │ │ │ @@ -221453,21 +221453,21 @@ │ │ │ │ andeq r0, r0, lr, lsl r1 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ andeq r0, r0, r2, asr r1 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ - sbcseq pc, r2, sl, lsr #1 │ │ │ │ + sbcseq pc, r2, sl, asr #1 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ muleq r0, lr, r1 │ │ │ │ teqeq pc, r0, ror ip @ │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ - smullseq lr, r2, sl, lr │ │ │ │ - sbcseq lr, r2, lr, lsr lr │ │ │ │ + ldrheq lr, [r2], #234 @ 0xea │ │ │ │ + sbcseq lr, r2, lr, asr lr │ │ │ │ ldr r3, [pc, #224] @ 114660 │ │ │ │ cmp r0, r3 │ │ │ │ bhi 1145b0 │ │ │ │ cmp r0, #114 @ 0x72 │ │ │ │ bls 114628 │ │ │ │ ldr r3, [pc, #208] @ 114664 │ │ │ │ ldr r2, [pc, #208] @ 114668 │ │ │ │ @@ -221519,15 +221519,15 @@ │ │ │ │ mov r0, #4096 @ 0x1000 │ │ │ │ bx lr │ │ │ │ mov r0, #8 │ │ │ │ bx lr │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ - smullseq lr, r2, r2, sp │ │ │ │ + ldrheq lr, [r2], #210 @ 0xd2 │ │ │ │ andeq r0, r0, r7, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ sub sp, sp, #100 @ 0x64 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -222372,28 +222372,28 @@ │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ teqeq pc, r0, lsr #3 │ │ │ │ - sbcseq lr, r2, sl, ror #6 │ │ │ │ + sbcseq lr, r2, sl, lsl #7 │ │ │ │ teqeq pc, r8, lsl #29 │ │ │ │ andeq r0, r0, r7, lsl #3 │ │ │ │ - sbcseq lr, r2, r6, asr r1 │ │ │ │ + sbcseq lr, r2, r6, ror r1 │ │ │ │ muleq r0, lr, r1 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ @ instruction: 0x000001bb │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ andeq r0, r0, r2, asr r1 │ │ │ │ - sbcseq sp, r2, lr, ror #27 │ │ │ │ + sbcseq sp, r2, lr, lsl #28 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - sbcseq sp, r2, r6, lsr sp │ │ │ │ + sbcseq sp, r2, r6, asr sp │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [sp, #72] @ 0x48 │ │ │ │ ldrd sl, [sp, #72] @ 0x48 │ │ │ │ ldr r0, [r4, #16] │ │ │ │ mov r1, #1 │ │ │ │ strd sl, [sp, #80] @ 0x50 │ │ │ │ bl b770c │ │ │ │ @@ -223520,24 +223520,24 @@ │ │ │ │ teqeq pc, r8, lsr #15 │ │ │ │ teqeq pc, ip, ror r7 @ │ │ │ │ @ instruction: 0x000002b2 │ │ │ │ teqeq pc, r8, lsl #14 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ teqeq pc, r4, ror r6 @ │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ - sbcseq sp, r2, lr, lsr #22 │ │ │ │ + sbcseq sp, r2, lr, asr #22 │ │ │ │ teqeq pc, r8 @ @ │ │ │ │ teqeq pc, r0, lsl #11 │ │ │ │ - ldrheq sp, [r2], #212 @ 0xd4 │ │ │ │ + ldrsbeq sp, [r2], #212 @ 0xd4 │ │ │ │ teqeq pc, r0, lsl #10 │ │ │ │ teqeq pc, r0, asr #9 │ │ │ │ teqeq pc, ip, lsl #9 │ │ │ │ andeq r0, r0, sp, lsl #2 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ - sbcseq sp, r2, r4, lsr fp │ │ │ │ + sbcseq sp, r2, r4, asr fp │ │ │ │ teqeq pc, r8, lsr r2 @ │ │ │ │ teqeq pc, r0, ror #3 │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ teqeq pc, r0 @ @ │ │ │ │ teqeq pc, r8, asr r1 @ │ │ │ │ andeq r0, r0, lr, lsl #3 │ │ │ │ teqeq pc, ip, lsl #2 │ │ │ │ @@ -224811,19 +224811,19 @@ │ │ │ │ strd r0, [sp, #24] │ │ │ │ b 1175b8 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ mvnsmi r0, r0 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ teqeq pc, r0, lsr r8 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbcseq ip, r2, r8, lsl r1 │ │ │ │ - ldrsbeq ip, [r2], #4 │ │ │ │ + sbcseq ip, r2, r8, lsr r1 │ │ │ │ + ldrsheq ip, [r2], #4 │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ andeq r0, r0, sp, lsl #2 │ │ │ │ - sbcseq ip, r2, r4, asr r0 │ │ │ │ + sbcseq ip, r2, r4, ror r0 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ mov r2, r0 │ │ │ │ cmp r3, #276 @ 0x114 │ │ │ │ bhi 117aa4 │ │ │ │ ldr r0, [pc, #312] @ 117b38 │ │ │ │ cmp r3, r0 │ │ │ │ bhi 117a8c │ │ │ │ @@ -224903,15 +224903,15 @@ │ │ │ │ ldr r0, [pc, #24] @ 117b48 │ │ │ │ cmp r3, r0 │ │ │ │ beq 117a8c │ │ │ │ b 117aec │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ andmi r1, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r5, lsl #3 │ │ │ │ - sbcseq fp, r2, r8, lsr #29 │ │ │ │ + sbcseq fp, r2, r8, asr #29 │ │ │ │ andeq r0, r0, sl, lsl r1 │ │ │ │ ldrb r2, [r0, #12] │ │ │ │ ldr ip, [pc, #332] @ 117ca4 │ │ │ │ cmp r2, #0 │ │ │ │ add ip, pc, ip │ │ │ │ beq 117bb0 │ │ │ │ cmp r2, #4 │ │ │ │ @@ -225537,17 +225537,17 @@ │ │ │ │ add r8, r4, #24 │ │ │ │ cmp r0, #0 │ │ │ │ beq 118344 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r8 │ │ │ │ bl 17a7a0 │ │ │ │ b 118344 │ │ │ │ - sbcseq fp, r2, r0, lsl sl │ │ │ │ + sbcseq fp, r2, r0, lsr sl │ │ │ │ teqeq pc, r8, ror r0 @ │ │ │ │ - ldrsbeq fp, [r2], #142 @ 0x8e │ │ │ │ + ldrsheq fp, [r2], #142 @ 0x8e │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ ldr r3, [r2] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -227549,19 +227549,19 @@ │ │ │ │ mov r3, #20 │ │ │ │ b 11a1c4 │ │ │ │ mov r3, #20 │ │ │ │ b 11a044 │ │ │ │ mov r3, #20 │ │ │ │ b 11a164 │ │ │ │ teqeq pc, r8, ror #1 │ │ │ │ - sbcseq ip, r2, lr, ror #25 │ │ │ │ + sbcseq ip, r2, lr, lsl #26 │ │ │ │ muleq r0, r4, r7 │ │ │ │ - ldrheq ip, [r2], #204 @ 0xcc │ │ │ │ - sbcseq ip, r2, r0, lsr #25 │ │ │ │ - sbcseq ip, r2, lr, lsl #25 │ │ │ │ + ldrsbeq ip, [r2], #204 @ 0xcc │ │ │ │ + sbcseq ip, r2, r0, asr #25 │ │ │ │ + sbcseq ip, r2, lr, lsr #25 │ │ │ │ teqeq lr, r4, asr #23 │ │ │ │ teqeq lr, r0 @ │ │ │ │ teqeq lr, r4 @ │ │ │ │ teqeq lr, r8, lsl #23 │ │ │ │ teqeq lr, ip, lsr fp │ │ │ │ teqeq lr, r0, ror #22 │ │ │ │ teqeq lr, r4, lsr sl │ │ │ │ @@ -227631,15 +227631,15 @@ │ │ │ │ bl 17a940 │ │ │ │ ldr r7, [pc, #648] @ 11a85c │ │ │ │ mov r2, #1 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r1, #0 │ │ │ │ str r0, [sp, #24] │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11a7bc │ │ │ │ ldr fp, [pc, #616] @ 11a860 │ │ │ │ add fp, pc, fp │ │ │ │ ldr r7, [fp, #12] │ │ │ │ cmp r7, #0 │ │ │ │ beq 11a798 │ │ │ │ @@ -227650,15 +227650,15 @@ │ │ │ │ subs r3, r0, #0 │ │ │ │ beq 11a66c │ │ │ │ ldr r4, [pc, #576] @ 11a864 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ ldr r5, [r3, #8] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11a808 │ │ │ │ ldr r2, [pc, #548] @ 11a868 │ │ │ │ ldr r3, [pc, #524] @ 11a854 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -227761,15 +227761,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 11a7e0 │ │ │ │ cmp fp, #0 │ │ │ │ bne 11a7cc │ │ │ │ b 11a5f0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -227778,15 +227778,15 @@ │ │ │ │ str r3, [r4] │ │ │ │ bl 1798a0 │ │ │ │ b 11a63c │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 11a824 │ │ │ │ cmp fp, #0 │ │ │ │ bne 11a7c4 │ │ │ │ b 11a5f0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -227794,19 +227794,19 @@ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq pc, r0, ror sl @ │ │ │ │ cmpeq r2, r8, ror #8 │ │ │ │ cmpeq r2, r4, lsr #8 │ │ │ │ cmpeq r2, r8, lsl r4 │ │ │ │ teqeq pc, r4 @ @ │ │ │ │ andeq r0, r0, ip, lsr #28 │ │ │ │ - smulleq r2, r2, r4, lr @ │ │ │ │ - sbceq r5, r1, r8, asr #11 │ │ │ │ + strheq r2, [r2], #228 @ 0xe4 │ │ │ │ + sbceq r5, r1, r8, ror #11 │ │ │ │ cmpeq r2, r0, asr #6 │ │ │ │ andeq r1, r0, r4, ror #19 │ │ │ │ - ldrdeq r6, [r2], #144 @ 0x90 │ │ │ │ + strdeq r6, [r2], #144 @ 0x90 │ │ │ │ @ instruction: 0xfffff714 │ │ │ │ @ instruction: 0xfffff700 │ │ │ │ cmpeq r2, r4, ror r2 │ │ │ │ b 11a898 │ │ │ │ ldr r0, [r0, #32] │ │ │ │ ldrb r3, [r0, #4] │ │ │ │ cmp r3, #19 │ │ │ │ @@ -227873,15 +227873,15 @@ │ │ │ │ ldr r0, [r2, r3, lsl #2] │ │ │ │ sub r0, r0, #64 @ 0x40 │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ bx lr │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbcseq ip, r2, ip, ror #8 │ │ │ │ + sbcseq ip, r2, ip, lsl #9 │ │ │ │ ldr r3, [pc, #188] @ 11aa74 │ │ │ │ ldrb r2, [r0, #4] │ │ │ │ ldr r1, [pc, #184] @ 11aa78 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ cmp r2, #11 │ │ │ │ bhi 11aa68 │ │ │ │ @@ -227923,15 +227923,15 @@ │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #68] @ 11aaa8 │ │ │ │ ldr r0, [r1, r3] │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #60] @ 11aaac │ │ │ │ ldr r0, [r1, r3] │ │ │ │ bx lr │ │ │ │ - ldrheq ip, [r2], #44 @ 0x2c │ │ │ │ + ldrsbeq ip, [r2], #44 @ 0x2c │ │ │ │ teqeq pc, r8, lsr r6 @ │ │ │ │ andeq r1, r0, r0, lsl r7 │ │ │ │ andeq r1, r0, ip, lsr #3 │ │ │ │ muleq r0, r8, r9 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ andeq r1, r0, r8, asr #11 │ │ │ │ andeq r0, r0, ip, ror #24 │ │ │ │ @@ -227947,15 +227947,15 @@ │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [pc, #260] @ 11abcc │ │ │ │ mov r2, #1 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11ab54 │ │ │ │ ldr r4, [pc, #232] @ 11abd0 │ │ │ │ add r4, pc, r4 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ cmp r3, #0 │ │ │ │ beq 11ab38 │ │ │ │ @@ -227963,15 +227963,15 @@ │ │ │ │ ldr r2, [pc, #216] @ 11abd8 │ │ │ │ add r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ add r4, pc, r4 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r2, #8] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -227991,26 +227991,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 11ab78 │ │ │ │ cmp r5, #0 │ │ │ │ bne 11ab64 │ │ │ │ b 11aae0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 11aba4 │ │ │ │ cmp r5, #0 │ │ │ │ bne 11ab5c │ │ │ │ b 11aae0 │ │ │ │ cmpeq r2, r4, ror pc │ │ │ │ @@ -228023,15 +228023,15 @@ │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [pc, #276] @ 11ad0c │ │ │ │ mov r2, #1 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11ac94 │ │ │ │ ldr r5, [pc, #248] @ 11ad10 │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r4, [r5, #8] │ │ │ │ sub r4, r4, #1 │ │ │ │ cmp r4, #0 │ │ │ │ @@ -228042,28 +228042,28 @@ │ │ │ │ mov r2, #36 @ 0x24 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 3b570 │ │ │ │ ldr r0, [pc, #200] @ 11ad14 │ │ │ │ mvn r1, #0 │ │ │ │ add r0, pc, r0 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r0, [pc, #180] @ 11ad18 │ │ │ │ mov r3, #0 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r0] │ │ │ │ b 1798a0 │ │ │ │ ldr r0, [pc, #156] @ 11ad1c │ │ │ │ mvn r1, #0 │ │ │ │ add r0, pc, r0 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ b 11ac5c │ │ │ │ cmp r0, #2 │ │ │ │ bne 11ace0 │ │ │ │ ldr r4, [pc, #124] @ 11ad20 │ │ │ │ add r4, pc, r4 │ │ │ │ @@ -228071,26 +228071,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 11acb8 │ │ │ │ cmp r5, #0 │ │ │ │ bne 11aca4 │ │ │ │ b 11ac10 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 11ace4 │ │ │ │ cmp r5, #0 │ │ │ │ bne 11ac9c │ │ │ │ b 11ac10 │ │ │ │ cmpeq r2, r4, asr #28 │ │ │ │ @@ -228403,21 +228403,21 @@ │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ ldr r3, [pc, #204] @ 11b2b0 │ │ │ │ ldr r0, [ip, r3] │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ ldr r3, [pc, #196] @ 11b2b4 │ │ │ │ ldr r0, [ip, r3] │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - sbcseq fp, r2, r0, lsr #28 │ │ │ │ + sbcseq fp, r2, r0, asr #28 │ │ │ │ teqeq pc, r0 @ @ │ │ │ │ muleq r0, r4, r7 │ │ │ │ andeq r1, r0, r8, lsl sl │ │ │ │ - sbcseq fp, r2, sp, ror #27 │ │ │ │ - ldrsbeq fp, [r2], #212 @ 0xd4 │ │ │ │ - sbcseq fp, r2, r8, asr #27 │ │ │ │ + sbcseq fp, r2, sp, lsl #28 │ │ │ │ + ldrsheq fp, [r2], #212 @ 0xd4 │ │ │ │ + sbcseq fp, r2, r8, ror #27 │ │ │ │ andeq r1, r0, r4, lsl r1 │ │ │ │ andeq r1, r0, r8, asr #5 │ │ │ │ andeq r1, r0, ip, asr r4 │ │ │ │ andeq r0, r0, ip, lsr #27 │ │ │ │ andeq r0, r0, r4, lsr #25 │ │ │ │ andeq r0, r0, r0, lsr #26 │ │ │ │ andeq r1, r0, r8, lsr r8 │ │ │ │ @@ -228700,21 +228700,21 @@ │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #228] @ 11b76c │ │ │ │ ldr r0, [ip, r3] │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #220] @ 11b770 │ │ │ │ ldr r0, [ip, r3] │ │ │ │ bx lr │ │ │ │ - sbcseq fp, r2, r0, ror #19 │ │ │ │ + sbcseq fp, r2, r0, lsl #20 │ │ │ │ teqeq pc, r8, lsl #26 │ │ │ │ muleq r0, r4, r7 │ │ │ │ - sbcseq fp, r2, r9, asr #19 │ │ │ │ - ldrheq fp, [r2], #149 @ 0x95 │ │ │ │ - sbcseq fp, r2, r4, lsr #19 │ │ │ │ - smullseq fp, r2, r8, r9 │ │ │ │ + sbcseq fp, r2, r9, ror #19 │ │ │ │ + ldrsbeq fp, [r2], #149 @ 0x95 │ │ │ │ + sbcseq fp, r2, r4, asr #19 │ │ │ │ + ldrheq fp, [r2], #152 @ 0x98 │ │ │ │ @ instruction: 0x00000eb8 │ │ │ │ andeq r0, r0, r0, lsl sp │ │ │ │ andeq r0, r0, r0, lsr pc │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ @ instruction: 0x000012b8 │ │ │ │ andeq r0, r0, r8, lsr ip │ │ │ │ andeq r1, r0, r8, ror #3 │ │ │ │ @@ -229098,23 +229098,23 @@ │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #320] @ 11be00 │ │ │ │ ldr r0, [ip, r3] │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #312] @ 11be04 │ │ │ │ ldr r0, [ip, r3] │ │ │ │ bx lr │ │ │ │ - smullseq fp, r2, r6, r5 │ │ │ │ + ldrheq fp, [r2], #86 @ 0x56 │ │ │ │ teqeq pc, r8, ror r8 @ │ │ │ │ muleq r0, r4, r7 │ │ │ │ - sbcseq fp, r2, pc, ror r5 │ │ │ │ - sbcseq fp, r2, ip, ror #10 │ │ │ │ - sbcseq fp, r2, r0, ror #10 │ │ │ │ - sbcseq fp, r2, r4, asr r5 │ │ │ │ - sbcseq fp, r2, r8, asr #10 │ │ │ │ - sbcseq fp, r2, ip, lsr r5 │ │ │ │ + smullseq fp, r2, pc, r5 @ │ │ │ │ + sbcseq fp, r2, ip, lsl #11 │ │ │ │ + sbcseq fp, r2, r0, lsl #11 │ │ │ │ + sbcseq fp, r2, r4, ror r5 │ │ │ │ + sbcseq fp, r2, r8, ror #10 │ │ │ │ + sbcseq fp, r2, ip, asr r5 │ │ │ │ andeq r1, r0, r4, asr r7 │ │ │ │ andeq r1, r0, r4, rrx │ │ │ │ andeq r0, r0, r0, asr pc │ │ │ │ andeq r1, r0, r0, lsl sl │ │ │ │ andeq r0, r0, r0, asr lr │ │ │ │ andeq r0, r0, r4, lsr sp │ │ │ │ andeq r1, r0, ip, asr #6 │ │ │ │ @@ -229206,15 +229206,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r8, pc, r8 │ │ │ │ mov r1, #0 │ │ │ │ ldr sl, [pc, #648] @ 11c100 │ │ │ │ add sl, pc, sl │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11c058 │ │ │ │ ldr fp, [pc, #624] @ 11c104 │ │ │ │ add fp, pc, fp │ │ │ │ ldr r8, [fp, #16] │ │ │ │ cmp r8, #0 │ │ │ │ beq 11bf08 │ │ │ │ @@ -229225,15 +229225,15 @@ │ │ │ │ subs r3, r0, #0 │ │ │ │ beq 11bf2c │ │ │ │ ldr r4, [pc, #584] @ 11c108 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ ldr r5, [r3, #8] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11c040 │ │ │ │ ldr r2, [pc, #556] @ 11c10c │ │ │ │ ldr r3, [pc, #532] @ 11c0f8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -229336,15 +229336,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 11c07c │ │ │ │ cmp fp, #0 │ │ │ │ bne 11c068 │ │ │ │ b 11be8c │ │ │ │ ldr r1, [pc, #128] @ 11c12c │ │ │ │ @@ -229355,15 +229355,15 @@ │ │ │ │ bl 17e34c │ │ │ │ mov r5, r0 │ │ │ │ b 11bfac │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 11c0c8 │ │ │ │ cmp fp, #0 │ │ │ │ bne 11c060 │ │ │ │ b 11be8c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -229375,17 +229375,17 @@ │ │ │ │ cmpeq r2, ip, ror fp │ │ │ │ teqeq pc, r8, lsl r1 @ │ │ │ │ @ instruction: 0xffffdfc8 │ │ │ │ @ instruction: 0xffffdf98 │ │ │ │ smlaltteq sl, r2, r4, sl │ │ │ │ andeq r1, r0, r3, lsl r4 │ │ │ │ andeq r0, r0, ip, lsr #28 │ │ │ │ - sbceq r3, r1, r4, ror #25 │ │ │ │ + sbceq r3, r1, r4, lsl #26 │ │ │ │ ldrdeq sl, [r2, #-152] @ 0xffffff68 │ │ │ │ - ldrdeq r3, [r1], #184 @ 0xb8 │ │ │ │ + strdeq r3, [r1], #184 @ 0xb8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldrb r3, [r0] │ │ │ │ mov r7, r0 │ │ │ │ ldrb r0, [r0, #1] │ │ │ │ @@ -229409,15 +229409,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r1, #0 │ │ │ │ ldr r6, [pc, #644] @ 11c428 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11c328 │ │ │ │ ldr r8, [pc, #620] @ 11c42c │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r5, [r8, #20] │ │ │ │ cmp r5, #0 │ │ │ │ beq 11c234 │ │ │ │ @@ -229428,15 +229428,15 @@ │ │ │ │ subs r3, r0, #0 │ │ │ │ beq 11c248 │ │ │ │ ldr r4, [pc, #580] @ 11c430 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ ldr r5, [r3, #8] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11c310 │ │ │ │ ldr r2, [pc, #552] @ 11c434 │ │ │ │ ldr r3, [pc, #528] @ 11c420 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -229516,15 +229516,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 11c34c │ │ │ │ cmp r8, #0 │ │ │ │ bne 11c338 │ │ │ │ b 11c1b8 │ │ │ │ ldr r2, [pc, #208] @ 11c44c │ │ │ │ @@ -229554,15 +229554,15 @@ │ │ │ │ ldr r2, [pc, #128] @ 11c45c │ │ │ │ add r2, pc, r2 │ │ │ │ b 11c37c │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 11c3e4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 11c330 │ │ │ │ b 11c1b8 │ │ │ │ ldr r3, [pc, #76] @ 11c460 │ │ │ │ @@ -229575,21 +229575,21 @@ │ │ │ │ teqeq pc, r8, asr lr @ │ │ │ │ cmpeq r2, ip, asr r8 │ │ │ │ cmpeq r2, r0, asr r8 │ │ │ │ teqeq pc, ip, ror #27 │ │ │ │ smlalbteq sl, r2, r8, r7 │ │ │ │ andeq r1, r0, ip, lsl #8 │ │ │ │ andeq r0, r0, ip, lsr #28 │ │ │ │ - smullseq sl, r2, r6, sl │ │ │ │ + ldrheq sl, [r2], #166 @ 0xa6 │ │ │ │ cmpeq r2, r8, lsl #14 │ │ │ │ - strheq r7, [pc], #68 @ │ │ │ │ - sbceq r3, r1, r8, lsl r9 │ │ │ │ - sbceq r1, pc, r8, ror #6 │ │ │ │ - strheq r3, [r1], #184 @ 0xb8 │ │ │ │ - strheq r3, [r1], #136 @ 0x88 │ │ │ │ + ldrdeq r7, [pc], #68 @ │ │ │ │ + sbceq r3, r1, r8, lsr r9 │ │ │ │ + sbceq r1, pc, r8, lsl #7 │ │ │ │ + ldrdeq r3, [r1], #184 @ 0xb8 │ │ │ │ + ldrdeq r3, [r1], #136 @ 0x88 │ │ │ │ andeq r1, r0, r4, ror #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r7, [r0, #16] │ │ │ │ mov r6, r3 │ │ │ │ @@ -229843,15 +229843,15 @@ │ │ │ │ add r4, r2, r4 │ │ │ │ bne 11c844 │ │ │ │ ldr r8, [pc, #608] @ 11cac8 │ │ │ │ mov r2, #1 │ │ │ │ add r8, pc, r8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11ca40 │ │ │ │ ldr r8, [pc, #580] @ 11cacc │ │ │ │ add r8, pc, r8 │ │ │ │ ldr sl, [r8, #24] │ │ │ │ cmp sl, #0 │ │ │ │ beq 11c8fc │ │ │ │ @@ -229862,15 +229862,15 @@ │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 11c920 │ │ │ │ ldr r4, [pc, #540] @ 11cad0 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ ldr r5, [r5, #8] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11ca28 │ │ │ │ ldr r2, [pc, #512] @ 11cad4 │ │ │ │ ldr r3, [pc, #488] @ 11cac0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -229970,26 +229970,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 11ca64 │ │ │ │ cmp sl, #0 │ │ │ │ bne 11ca50 │ │ │ │ b 11c880 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 11ca90 │ │ │ │ cmp sl, #0 │ │ │ │ bne 11ca48 │ │ │ │ b 11c880 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -230070,15 +230070,15 @@ │ │ │ │ ldr r0, [r4, #32] │ │ │ │ bl 11cae8 │ │ │ │ mov r2, #0 │ │ │ │ ldr r1, [r4, #16] │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 11be08 │ │ │ │ - sbcseq sl, r2, r6, lsl #5 │ │ │ │ + sbcseq sl, r2, r6, lsr #5 │ │ │ │ teqeq pc, r8, ror #9 │ │ │ │ andeq r0, r0, ip, lsr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ mov r8, r2 │ │ │ │ @@ -230123,15 +230123,15 @@ │ │ │ │ add r4, r2, r4 │ │ │ │ bne 11cca4 │ │ │ │ ldr r9, [pc, #624] @ 11cf38 │ │ │ │ mov r2, #1 │ │ │ │ add r9, pc, r9 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11ceb0 │ │ │ │ ldr r9, [pc, #596] @ 11cf3c │ │ │ │ add r9, pc, r9 │ │ │ │ ldr fp, [r9, #28] │ │ │ │ cmp fp, #0 │ │ │ │ beq 11cd5c │ │ │ │ @@ -230142,15 +230142,15 @@ │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 11cd80 │ │ │ │ ldr r4, [pc, #556] @ 11cf40 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ ldr r5, [r5, #8] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11ce98 │ │ │ │ ldr r2, [pc, #528] @ 11cf44 │ │ │ │ ldr r3, [pc, #504] @ 11cf30 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -230254,26 +230254,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 11ced4 │ │ │ │ cmp fp, #0 │ │ │ │ bne 11cec0 │ │ │ │ b 11cce0 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 11cf00 │ │ │ │ cmp fp, #0 │ │ │ │ bne 11ceb8 │ │ │ │ b 11cce0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -230299,15 +230299,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r1, #0 │ │ │ │ ldr r6, [pc, #432] @ 11d13c │ │ │ │ add r6, pc, r6 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11d0c0 │ │ │ │ ldr r8, [pc, #408] @ 11d140 │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r7, [r8, #32] │ │ │ │ cmp r7, #0 │ │ │ │ beq 11cff8 │ │ │ │ @@ -230318,15 +230318,15 @@ │ │ │ │ subs r3, r0, #0 │ │ │ │ beq 11d02c │ │ │ │ ldr r4, [pc, #368] @ 11d144 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ ldr r5, [r3, #8] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 11d0a0 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r3, [pc, #328] @ 11d148 │ │ │ │ ldr r0, [r8] │ │ │ │ @@ -230386,26 +230386,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 11d0e4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 11d0d0 │ │ │ │ b 11cfa0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 11d110 │ │ │ │ cmp r8, #0 │ │ │ │ bne 11d0c8 │ │ │ │ b 11cfa0 │ │ │ │ smlalbteq r9, r2, r0, sl │ │ │ │ @@ -230562,15 +230562,15 @@ │ │ │ │ mov r2, #1 │ │ │ │ bl 119f08 │ │ │ │ b 11d320 │ │ │ │ ldr r0, [r4, #32] │ │ │ │ bl 11d260 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ b 11d380 │ │ │ │ - ldrheq r9, [r2], #160 @ 0xa0 │ │ │ │ + ldrsbeq r9, [r2], #160 @ 0xa0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r4, #1 │ │ │ │ mov r6, r1 │ │ │ │ mov r7, r2 │ │ │ │ @@ -230905,15 +230905,15 @@ │ │ │ │ bl 1792e4 │ │ │ │ b 11d768 │ │ │ │ ldr r1, [r5, #16] │ │ │ │ mov r0, r4 │ │ │ │ bl 1792e4 │ │ │ │ b 11d758 │ │ │ │ teqeq pc, r0 @ @ │ │ │ │ - sbcseq r9, r2, sp, asr #16 │ │ │ │ + sbcseq r9, r2, sp, ror #16 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xf00001ff │ │ │ │ svceq 0x00fff000 │ │ │ │ strdeq pc, [pc], -pc @ │ │ │ │ andeq r0, r0, ip, lsr #28 │ │ │ │ svceq 0x00ffff00 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ @@ -231238,15 +231238,15 @@ │ │ │ │ b 11dc00 │ │ │ │ mov r1, #8 │ │ │ │ b 11dd80 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq pc, ip, lsr #13 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq pc, r8, lsl #13 │ │ │ │ - sbcseq r9, r2, pc, lsr #8 │ │ │ │ + sbcseq r9, r2, pc, asr #8 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ teqeq pc, ip @ @ │ │ │ │ strdeq pc, [pc], -pc @ │ │ │ │ teqeq pc, r0, lsl #9 │ │ │ │ teqeq pc, r0, asr r4 @ │ │ │ │ strdeq r1, [r0], -pc @ │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ @@ -231360,15 +231360,15 @@ │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ ldrb r0, [r0, #13] │ │ │ │ cmp r0, #2 │ │ │ │ movls r0, #0 │ │ │ │ movhi r0, #1 │ │ │ │ bx lr │ │ │ │ - ldrsheq r8, [r2], #220 @ 0xdc │ │ │ │ + sbcseq r8, r2, ip, lsl lr │ │ │ │ ldrb r3, [r0, #4] │ │ │ │ cmp r3, #16 │ │ │ │ beq 11e078 │ │ │ │ mov r2, #1 │ │ │ │ b 11e058 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ ldr r0, [r0, #32] │ │ │ │ @@ -232092,16 +232092,16 @@ │ │ │ │ pop {r4, pc} │ │ │ │ mov r1, #8 │ │ │ │ b 11eb64 │ │ │ │ mov r1, #1 │ │ │ │ b 11eb64 │ │ │ │ mov r1, #4 │ │ │ │ b 11eb64 │ │ │ │ + sbcseq r8, r2, r5, lsl r3 │ │ │ │ ldrsheq r8, [r2], #37 @ 0x25 │ │ │ │ - ldrsbeq r8, [r2], #37 @ 0x25 │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ push {r4, lr} │ │ │ │ ldrb lr, [r0, #4] │ │ │ │ mov ip, r0 │ │ │ │ cmp lr, #11 │ │ │ │ mov r4, r1 │ │ │ │ beq 11ec04 │ │ │ │ @@ -232144,15 +232144,15 @@ │ │ │ │ mov r0, #8 │ │ │ │ b 11ec28 │ │ │ │ mov r0, #1 │ │ │ │ b 11ec28 │ │ │ │ mov r0, #4 │ │ │ │ b 11ec28 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ - sbcseq r8, r2, r1, lsl #4 │ │ │ │ + sbcseq r8, r2, r1, lsr #4 │ │ │ │ mov r1, #13 │ │ │ │ b 11e750 │ │ │ │ mov r1, #14 │ │ │ │ b 11e750 │ │ │ │ mov r1, #15 │ │ │ │ b 11e750 │ │ │ │ cmp r0, #14 │ │ │ │ @@ -232165,16 +232165,16 @@ │ │ │ │ ldr r0, [pc, #20] @ 11ecbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 11ecc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ teqeq sl, r4, asr #10 │ │ │ │ - sbceq r5, r0, ip, ror #11 │ │ │ │ - sbceq r5, r0, r0, ror #11 │ │ │ │ + sbceq r5, r0, ip, lsl #12 │ │ │ │ + sbceq r5, r0, r0, lsl #12 │ │ │ │ ldr r3, [pc, #200] @ 11ed94 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #14 │ │ │ │ bhi 11ecec │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -232219,30 +232219,30 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #72] @ 11edcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #64] @ 11edd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r8, r2, r8, lsl #3 │ │ │ │ - sbceq sp, r0, ip, ror #22 │ │ │ │ + sbcseq r8, r2, r8, lsr #3 │ │ │ │ + sbceq sp, r0, ip, lsl #23 │ │ │ │ + sbceq r1, r1, r0 │ │ │ │ + sbceq lr, r1, ip, ror #26 │ │ │ │ + strdeq r0, [r1], #240 @ 0xf0 │ │ │ │ + strdeq r0, [r1], #252 @ 0xfc │ │ │ │ + sbceq r0, r1, r4, asr #31 │ │ │ │ + sbceq r0, r1, ip, lsr #31 │ │ │ │ + sbceq ip, r1, r8, lsr #29 │ │ │ │ + sbceq r0, r1, r4, ror #31 │ │ │ │ sbceq r0, r1, r0, ror #31 │ │ │ │ - sbceq lr, r1, ip, asr #26 │ │ │ │ - ldrdeq r0, [r1], #240 @ 0xf0 │ │ │ │ ldrdeq r0, [r1], #252 @ 0xfc │ │ │ │ - sbceq r0, r1, r4, lsr #31 │ │ │ │ - sbceq r0, r1, ip, lsl #31 │ │ │ │ - sbceq ip, r1, r8, lsl #29 │ │ │ │ - sbceq r0, r1, r4, asr #31 │ │ │ │ - sbceq r0, r1, r0, asr #31 │ │ │ │ - strheq r0, [r1], #252 @ 0xfc │ │ │ │ - strheq r0, [r1], #248 @ 0xf8 │ │ │ │ - strheq r0, [r1], #244 @ 0xf4 │ │ │ │ - strheq r0, [r1], #244 @ 0xf4 │ │ │ │ - sbceq r0, r1, r0, lsr #16 │ │ │ │ + ldrdeq r0, [r1], #248 @ 0xf8 │ │ │ │ + ldrdeq r0, [r1], #244 @ 0xf4 │ │ │ │ + ldrdeq r0, [r1], #244 @ 0xf4 │ │ │ │ + sbceq r0, r1, r0, asr #16 │ │ │ │ ldr r3, [pc, #200] @ 11eea4 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #14 │ │ │ │ bhi 11edfc │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -232287,46 +232287,46 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #72] @ 11eedc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #64] @ 11eee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbcseq r8, r2, r7, lsl #1 │ │ │ │ - sbceq r0, r1, r8, ror pc │ │ │ │ - sbceq r0, r1, ip, lsr pc │ │ │ │ - sbceq r0, r3, ip, ror #5 │ │ │ │ - sbceq r0, r1, r8, lsr #30 │ │ │ │ - sbceq r3, r4, r8, ror fp │ │ │ │ - smulleq r1, r1, r8, sl @ │ │ │ │ - strheq r7, [lr], #156 @ 0x9c │ │ │ │ - sbceq sl, r2, r8, ror #28 │ │ │ │ - strheq r2, [r1], #152 @ 0x98 │ │ │ │ - sbceq r2, r1, r0, asr #19 │ │ │ │ - ldrdeq r0, [r1], #232 @ 0xe8 │ │ │ │ - ldrdeq r0, [r1], #228 @ 0xe4 │ │ │ │ - ldrdeq r0, [r1], #224 @ 0xe0 │ │ │ │ - sbceq r0, r1, ip, asr #29 │ │ │ │ - sbceq r0, r1, r8, asr #29 │ │ │ │ + sbcseq r8, r2, r7, lsr #1 │ │ │ │ + smulleq r0, r1, r8, pc @ │ │ │ │ + sbceq r0, r1, ip, asr pc │ │ │ │ + sbceq r0, r3, ip, lsl #6 │ │ │ │ + sbceq r0, r1, r8, asr #30 │ │ │ │ + smulleq r3, r4, r8, fp │ │ │ │ + strheq r1, [r1], #168 @ 0xa8 │ │ │ │ + ldrdeq r7, [lr], #156 @ 0x9c │ │ │ │ + sbceq sl, r2, r8, lsl #29 │ │ │ │ + ldrdeq r2, [r1], #152 @ 0x98 │ │ │ │ + sbceq r2, r1, r0, ror #19 │ │ │ │ + strdeq r0, [r1], #232 @ 0xe8 │ │ │ │ + strdeq r0, [r1], #228 @ 0xe4 │ │ │ │ + strdeq r0, [r1], #224 @ 0xe0 │ │ │ │ + sbceq r0, r1, ip, ror #29 │ │ │ │ + sbceq r0, r1, r8, ror #29 │ │ │ │ cmp r0, #31 │ │ │ │ bhi 11ef0c │ │ │ │ ldr r3, [pc, #36] @ 11ef18 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r0, [pc, #20] @ 11ef1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 11ef20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ teqeq sl, r4, ror #4 │ │ │ │ - sbceq r5, r0, ip, lsl #7 │ │ │ │ - sbceq r5, r0, r0, lsl #7 │ │ │ │ + sbceq r5, r0, ip, lsr #7 │ │ │ │ + sbceq r5, r0, r0, lsr #7 │ │ │ │ subs r3, r1, #4 │ │ │ │ movne r3, #1 │ │ │ │ cmp r0, #24 │ │ │ │ movne r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ bne 11efa0 │ │ │ │ cmp r1, #6 │ │ │ │ @@ -232365,86 +232365,86 @@ │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #40] @ 11eff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #32] @ 11eff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbceq r0, r1, r0, lsr lr │ │ │ │ + sbceq r0, r1, r0, asr lr │ │ │ │ teqeq sl, r0, lsl r0 │ │ │ │ - strdeq r5, [r0], #40 @ 0x28 │ │ │ │ - ldrdeq r0, [r1], #208 @ 0xd0 │ │ │ │ - sbceq r5, r0, r0, ror #5 │ │ │ │ - sbceq r0, r1, r8, lsr lr │ │ │ │ + sbceq r5, r0, r8, lsl r3 │ │ │ │ strdeq r0, [r1], #208 @ 0xd0 │ │ │ │ - sbceq r0, r1, r4, lsl #28 │ │ │ │ + sbceq r5, r0, r0, lsl #6 │ │ │ │ + sbceq r0, r1, r8, asr lr │ │ │ │ + sbceq r0, r1, r0, lsl lr │ │ │ │ + sbceq r0, r1, r4, lsr #28 │ │ │ │ cmp r0, #96 @ 0x60 │ │ │ │ bhi 11f024 │ │ │ │ ldr r3, [pc, #36] @ 11f030 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r0, [pc, #20] @ 11f034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 11f038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ teqeq sl, r8, lsl #28 │ │ │ │ - sbceq r5, r0, r4, ror r2 │ │ │ │ - sbceq r5, r0, r8, ror #4 │ │ │ │ + smulleq r5, r0, r4, r2 │ │ │ │ + sbceq r5, r0, r8, lsl #5 │ │ │ │ cmp r0, #4 │ │ │ │ bhi 11f064 │ │ │ │ ldr r3, [pc, #36] @ 11f070 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r0, [pc, #20] @ 11f074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 11f078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ teqeq sl, r4 @ │ │ │ │ - sbceq r5, r0, r4, lsr r2 │ │ │ │ - sbceq r5, r0, r8, lsr #4 │ │ │ │ + sbceq r5, r0, r4, asr r2 │ │ │ │ + sbceq r5, r0, r8, asr #4 │ │ │ │ cmp r0, #11 │ │ │ │ bhi 11f0a4 │ │ │ │ ldr r3, [pc, #36] @ 11f0b0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r0, [pc, #20] @ 11f0b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 11f0b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ teqeq sl, r4, asr #26 │ │ │ │ - strdeq r5, [r0], #20 │ │ │ │ - sbceq r5, r0, r8, ror #3 │ │ │ │ + sbceq r5, r0, r4, lsl r2 │ │ │ │ + sbceq r5, r0, r8, lsl #4 │ │ │ │ cmp r0, #6 │ │ │ │ bhi 11f0e4 │ │ │ │ ldr r3, [pc, #36] @ 11f0f0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r0, [pc, #20] @ 11f0f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #12] @ 11f0f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ teqeq sl, r8, ror #25 │ │ │ │ - strheq r5, [r0], #20 │ │ │ │ - sbceq r5, r0, r8, lsr #3 │ │ │ │ + ldrdeq r5, [r0], #20 │ │ │ │ + sbceq r5, r0, r8, asr #3 │ │ │ │ cmp r2, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub r2, r2, #1 │ │ │ │ @@ -325536,15 +325536,15 @@ │ │ │ │ mla r2, r0, r2, r4 │ │ │ │ ror r2, r2, #15 │ │ │ │ mul r4, r1, r2 │ │ │ │ b 179d94 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r9, r0, lsl r4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq sp, ip, r8, lsl sl │ │ │ │ + sbceq sp, ip, r8, lsr sl │ │ │ │ ldrbcs lr, [r4, pc, lsr #22] │ │ │ │ adcsgt sl, r2, #976 @ 0x3d0 │ │ │ │ @ instruction: 0x165667b1 │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ strbhi ip, [fp, #2679]! @ 0xa77 │ │ │ │ teqeq r9, r4, lsl #6 │ │ │ │ mov r1, r0 │ │ │ │ @@ -325717,16 +325717,16 @@ │ │ │ │ add r2, r2, r2, lsl #1 │ │ │ │ lsl r2, r2, #2 │ │ │ │ bl 3b570 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [r4, #48] @ 0x30 │ │ │ │ b 17a090 │ │ │ │ - sbceq sp, ip, r0, lsl #11 │ │ │ │ - ldrdeq sp, [ip], #48 @ 0x30 │ │ │ │ + sbceq sp, ip, r0, lsr #11 │ │ │ │ + strdeq sp, [ip], #48 @ 0x30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr r3, [r0, #48] @ 0x30 │ │ │ │ str r2, [sp, #4] │ │ │ │ @@ -325848,15 +325848,15 @@ │ │ │ │ movne r0, #1 │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r6, r7, pc} │ │ │ │ teqcc r3, #52, 6 @ 0xd0000000 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ ldrbpl r5, [r5, #-1366] @ 0xfffffaaa │ │ │ │ ldrbpl r5, [r5, #-1365] @ 0xfffffaab │ │ │ │ - sbceq sp, ip, ip, lsr #11 │ │ │ │ + sbceq sp, ip, ip, asr #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r1 │ │ │ │ mov r1, #56 @ 0x38 │ │ │ │ @@ -325898,15 +325898,15 @@ │ │ │ │ bl 17d4fc │ │ │ │ mov r7, #0 │ │ │ │ b 17a528 │ │ │ │ teqcc r3, #52, 6 @ 0xd0000000 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ ldrbpl r5, [r5, #-1366] @ 0xfffffaaa │ │ │ │ ldrbpl r5, [r5, #-1365] @ 0xfffffaab │ │ │ │ - strdeq sp, [ip], #64 @ 0x40 │ │ │ │ + sbceq sp, ip, r0, lsl r5 │ │ │ │ ldr r2, [pc, #12] @ 17a568 │ │ │ │ ldr r1, [pc, #12] @ 17a56c │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ b 17a490 │ │ │ │ @ instruction: 0xfffff53c │ │ │ │ @ instruction: 0xfffffa70 │ │ │ │ @@ -326030,15 +326030,15 @@ │ │ │ │ add r3, r3, r2, lsl #5 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ mov r0, r4 │ │ │ │ add r2, r2, r2, lsl #1 │ │ │ │ lsl r2, r2, #2 │ │ │ │ bl 3b570 │ │ │ │ b 17a728 │ │ │ │ - sbceq ip, ip, r0, ror #29 │ │ │ │ + sbceq ip, ip, r0, lsl #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ mov r0, r1 │ │ │ │ @@ -326527,15 +326527,15 @@ │ │ │ │ ldr r0, [r5, #40] @ 0x28 │ │ │ │ cmp r4, r0 │ │ │ │ movhi r0, #0 │ │ │ │ movls r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq ip, ip, r0, asr #14 │ │ │ │ + sbceq ip, ip, r0, ror #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #12 │ │ │ │ bl 17d300 │ │ │ │ subs r4, r0, #0 │ │ │ │ @@ -326825,22 +326825,22 @@ │ │ │ │ cmp r0, #0 │ │ │ │ orrne r3, r3, #2 │ │ │ │ strne r0, [r6] │ │ │ │ strne r3, [r5] │ │ │ │ tst r3, #4 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ b 17b364 │ │ │ │ - @ instruction: 0x00bbacfc │ │ │ │ + adcseq sl, fp, ip, lsl sp │ │ │ │ teqeq r9, r4, ror #25 │ │ │ │ teqeq r4, r4, lsl #28 │ │ │ │ teqeq ip, r0, lsr r7 │ │ │ │ teqeq ip, r4, lsr #14 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adcseq sl, fp, r4, ror ip │ │ │ │ - sbceq r8, sl, r4, ror #3 │ │ │ │ + umlalseq sl, fp, r4, ip │ │ │ │ + sbceq r8, sl, r4, lsl #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #672] @ 17b6ac │ │ │ │ @@ -327011,25 +327011,25 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, #4 │ │ │ │ add r0, r5, r0 │ │ │ │ bl 3a9ac │ │ │ │ b 17b4c4 │ │ │ │ teqeq r9, r8, ror #23 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq fp, fp, r8, lsl r3 │ │ │ │ + adcseq fp, fp, r8, lsr r3 │ │ │ │ teqeq r9, r8, lsr #22 │ │ │ │ - sbceq fp, r8, ip, lsr #32 │ │ │ │ - adcseq fp, fp, r8, lsl #4 │ │ │ │ - strdeq r9, [r9], #232 @ 0xe8 │ │ │ │ - adcseq sl, fp, r8, lsr sl │ │ │ │ - sbceq ip, ip, r0, ror #7 │ │ │ │ - @ instruction: 0x00bba9d4 │ │ │ │ - adcseq fp, fp, r0, asr #24 │ │ │ │ - adcseq sl, fp, r4, asr #19 │ │ │ │ - sbceq pc, sl, r4, ror #14 │ │ │ │ + sbceq fp, r8, ip, asr #32 │ │ │ │ + adcseq fp, fp, r8, lsr #4 │ │ │ │ + sbceq r9, r9, r8, lsl pc │ │ │ │ + adcseq sl, fp, r8, asr sl │ │ │ │ + sbceq ip, ip, r0, lsl #8 │ │ │ │ + @ instruction: 0x00bba9f4 │ │ │ │ + adcseq fp, fp, r0, ror #24 │ │ │ │ + adcseq sl, fp, r4, ror #19 │ │ │ │ + sbceq pc, sl, r4, lsl #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3032] @ 0xbd8 │ │ │ │ sub sp, sp, #1040 @ 0x410 │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr ip, [pc, #160] @ 17b7a0 │ │ │ │ @@ -327072,16 +327072,16 @@ │ │ │ │ bne 17b79c │ │ │ │ add sp, sp, #1040 @ 0x410 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r9, ip, ror #17 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq ip, ip, r8, asr #5 │ │ │ │ - strdeq r7, [r9], #224 @ 0xe0 │ │ │ │ + sbceq ip, ip, r8, ror #5 │ │ │ │ + sbceq r7, r9, r0, lsl pc │ │ │ │ teqeq r9, r4, lsl #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3032] @ 0xbd8 │ │ │ │ ldr ip, [pc, #172] @ 17b878 │ │ │ │ sub sp, sp, #1040 @ 0x410 │ │ │ │ @@ -327127,15 +327127,15 @@ │ │ │ │ add sp, sp, #1040 @ 0x410 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq ip, r4, ror r2 │ │ │ │ teqeq r9, r0, lsl r8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r7, r9, ip, lsr #28 │ │ │ │ + sbceq r7, r9, ip, asr #28 │ │ │ │ teqeq r9, ip, lsr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #184] @ 17b960 │ │ │ │ @@ -327259,15 +327259,15 @@ │ │ │ │ add r4, r6, r4 │ │ │ │ sub r4, r4, r7 │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r6 │ │ │ │ bl 3b234 │ │ │ │ str r4, [r5, #8] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - sbceq r7, r9, ip, lsl ip │ │ │ │ + sbceq r7, r9, ip, lsr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, #0 │ │ │ │ @@ -327280,15 +327280,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ bl 17d718 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #8] │ │ │ │ str r0, [r4] │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adcseq r1, ip, r8, ror #20 │ │ │ │ + adcseq r1, ip, r8, lsl #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r1, r2, r3} │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4076] @ 0xfec │ │ │ │ ldr ip, [pc, #120] @ 17bb80 │ │ │ │ ldr r2, [pc, #120] @ 17bb84 │ │ │ │ @@ -327494,16 +327494,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 17be34 │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r9, r8, asr #4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq sl, fp, r4, lsl #5 │ │ │ │ - adcseq pc, fp, r0, ror #4 │ │ │ │ + adcseq sl, fp, r4, lsr #5 │ │ │ │ + adcseq pc, fp, r0, lsl #5 │ │ │ │ teqeq r9, r8, ror #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #244] @ 17bf58 │ │ │ │ ldr r3, [pc, #244] @ 17bf5c │ │ │ │ @@ -327566,16 +327566,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 17bf54 │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r9, r4 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq sl, fp, ip, asr #3 │ │ │ │ - adcseq pc, fp, r4, ror #2 │ │ │ │ + adcseq sl, fp, ip, ror #3 │ │ │ │ + adcseq pc, fp, r4, lsl #3 │ │ │ │ teqeq r9, r8, asr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #112] @ 17bff4 │ │ │ │ ldr r3, [pc, #112] @ 17bff8 │ │ │ │ @@ -327753,15 +327753,15 @@ │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #28] │ │ │ │ mov r3, #0 │ │ │ │ ldr r7, [r0] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r7, #0 │ │ │ │ beq 17c320 │ │ │ │ orrs r3, r4, r5 │ │ │ │ beq 17c368 │ │ │ │ cmn r5, #1 │ │ │ │ cmneq r4, #1 │ │ │ │ beq 17c354 │ │ │ │ @@ -327803,15 +327803,15 @@ │ │ │ │ sbcs r2, r5, r8 │ │ │ │ orrge r3, r1, r3 │ │ │ │ andlt r3, r3, r1 │ │ │ │ cmp r3, #0 │ │ │ │ bne 17c368 │ │ │ │ bl 3aab4 │ │ │ │ ldr fp, [r6] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp fp, #0 │ │ │ │ bne 17c2ac │ │ │ │ mov r0, #1 │ │ │ │ ldr r2, [pc, #84] @ 17c380 │ │ │ │ ldr r3, [pc, #72] @ 17c378 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -327820,15 +327820,15 @@ │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 17c370 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 3aab4 │ │ │ │ ldr r4, [r6] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r4, #0 │ │ │ │ bne 17c350 │ │ │ │ b 17c320 │ │ │ │ mov r0, #0 │ │ │ │ b 17c324 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r9, ip, asr #27 │ │ │ │ @@ -327847,15 +327847,15 @@ │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #28 │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ ldr r4, [r0] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r4, #0 │ │ │ │ beq 17c430 │ │ │ │ cmn r7, #1 │ │ │ │ cmneq r6, #1 │ │ │ │ beq 17c468 │ │ │ │ ldr r4, [pc, #188] @ 17c4a0 │ │ │ │ mov r8, sp │ │ │ │ @@ -327871,15 +327871,15 @@ │ │ │ │ adds r3, r3, r2 │ │ │ │ adc r1, r1, r2, asr #31 │ │ │ │ cmp r3, r6 │ │ │ │ sbcs r1, r1, r7 │ │ │ │ bge 17c460 │ │ │ │ bl 3aab4 │ │ │ │ ldr r9, [r5] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r9, #0 │ │ │ │ bne 17c3e8 │ │ │ │ mov r0, #1 │ │ │ │ ldr r2, [pc, #104] @ 17c4a4 │ │ │ │ ldr r3, [pc, #92] @ 17c49c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -327889,21 +327889,21 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 17c494 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r0, #0 │ │ │ │ b 17c434 │ │ │ │ ldr r4, [r5] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r4, #0 │ │ │ │ bne 17c480 │ │ │ │ b 17c430 │ │ │ │ bl 3aab4 │ │ │ │ ldr r4, [r5] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r4, #0 │ │ │ │ bne 17c47c │ │ │ │ b 17c430 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r9, r4, asr ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ blcc fe82eca8 │ │ │ │ @@ -327913,15 +327913,15 @@ │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [pc, #236] @ 17c5ac │ │ │ │ mov r2, #1 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 17c534 │ │ │ │ ldr r4, [pc, #208] @ 17c5b0 │ │ │ │ mov r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ ldr r0, [r4] │ │ │ │ bl 17a5f0 │ │ │ │ @@ -327931,15 +327931,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r7, #1 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ strb r7, [r3] │ │ │ │ str r6, [r4] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, r6 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ str r6, [r5] │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 1798a0 │ │ │ │ @@ -327951,26 +327951,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 17c558 │ │ │ │ cmp r5, #0 │ │ │ │ bne 17c544 │ │ │ │ b 17c4d8 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 17c584 │ │ │ │ cmp r5, #0 │ │ │ │ bne 17c53c │ │ │ │ b 17c4d8 │ │ │ │ teqeq ip, r0 @ │ │ │ │ @@ -328020,15 +328020,15 @@ │ │ │ │ ldr r5, [pc, #468] @ 17c838 │ │ │ │ sub sp, sp, #12 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r6, [pc, #440] @ 17c83c │ │ │ │ add r6, pc, r6 │ │ │ │ cmp r0, #0 │ │ │ │ bne 17c7b8 │ │ │ │ ldr r3, [pc, #428] @ 17c840 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ @@ -328045,15 +328045,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ beq 17c73c │ │ │ │ ldr r4, [r0, #8] │ │ │ │ ldr r5, [pc, #372] @ 17c848 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 17c798 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r3, [pc, #336] @ 17c84c │ │ │ │ mov r0, r5 │ │ │ │ @@ -328067,15 +328067,15 @@ │ │ │ │ bl 17a490 │ │ │ │ cmp r0, #0 │ │ │ │ mov r5, r0 │ │ │ │ str r0, [r7] │ │ │ │ beq 17c830 │ │ │ │ ldr r0, [pc, #288] @ 17c854 │ │ │ │ add r0, pc, r0 │ │ │ │ - bl d1eff8 │ │ │ │ + bl d1f018 │ │ │ │ b 17c6b4 │ │ │ │ ldr r6, [pc, #276] @ 17c858 │ │ │ │ mov r1, r4 │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r0, [r6] │ │ │ │ bl 17d718 │ │ │ │ subs r5, r0, #0 │ │ │ │ @@ -328113,26 +328113,26 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ bne 17c7dc │ │ │ │ cmp r5, #0 │ │ │ │ bne 17c7c8 │ │ │ │ b 17c68c │ │ │ │ ldr r0, [r5] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 17c808 │ │ │ │ cmp r7, #0 │ │ │ │ bne 17c7c0 │ │ │ │ b 17c68c │ │ │ │ mov r4, #0 │ │ │ │ b 17c6cc │ │ │ │ @@ -328216,17 +328216,17 @@ │ │ │ │ orr r3, r3, r2, lsr #22 │ │ │ │ lsl r2, r2, #10 │ │ │ │ strd r2, [r6] │ │ │ │ b 17c92c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r9, ip, lsr r7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r9, fp, r0, lsr #15 │ │ │ │ - umlalseq r9, fp, r0, r7 │ │ │ │ - adcseq r9, fp, r8, lsl #15 │ │ │ │ + adcseq r9, fp, r0, asr #15 │ │ │ │ + @ instruction: 0x00bb97b0 │ │ │ │ + adcseq r9, fp, r8, lsr #15 │ │ │ │ teqeq r9, r4, asr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, #30 │ │ │ │ @@ -328266,15 +328266,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ str r0, [r3] │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [pc, #228] @ 17cb30 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ add r0, pc, r0 │ │ │ │ - b d1eff8 │ │ │ │ + b d1f018 │ │ │ │ ldr r3, [pc, #216] @ 17cb34 │ │ │ │ mov r1, #47 @ 0x2f │ │ │ │ ldr r7, [r5, r3] │ │ │ │ ldr r6, [r7] │ │ │ │ mov r0, r6 │ │ │ │ bl 3a5ec │ │ │ │ subs r5, r0, #0 │ │ │ │ @@ -328319,20 +328319,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ add r0, r5, #1 │ │ │ │ bl 3a2c8 │ │ │ │ b 17ca30 │ │ │ │ mov r0, r6 │ │ │ │ b 17ca2c │ │ │ │ - umlalseq r9, fp, r0, r6 │ │ │ │ + @ instruction: 0x00bb96b0 │ │ │ │ teqeq r9, r8 @ │ │ │ │ teqeq ip, ip, lsr #32 │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ andeq r1, r0, ip, lsl #15 │ │ │ │ - adcseq r9, fp, r0, asr #12 │ │ │ │ + adcseq r9, fp, r0, ror #12 │ │ │ │ teqeq ip, r8, lsl #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [pc, #60] @ 17cb94 │ │ │ │ add r4, pc, r4 │ │ │ │ @@ -328343,15 +328343,15 @@ │ │ │ │ ldr r3, [pc, #40] @ 17cb98 │ │ │ │ ldr r0, [pc, r3] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [pc, #32] @ 17cb9c │ │ │ │ add r0, r4, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 1a7bb4 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r5, #1 │ │ │ │ strb r5, [r4] │ │ │ │ b 17cb68 │ │ │ │ teqeq ip, r8, lsl #30 │ │ │ │ teqeq ip, r8 @ │ │ │ │ @ instruction: 0xfffffe7c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -328384,17 +328384,17 @@ │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r0, r4 │ │ │ │ beq 17cc0c │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r5, r0] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - @ instruction: 0x00bb94fc │ │ │ │ - @ instruction: 0x00bb94f0 │ │ │ │ - adcseq r9, fp, r8, ror #9 │ │ │ │ + adcseq r9, fp, ip, lsl r5 │ │ │ │ + adcseq r9, fp, r0, lsl r5 │ │ │ │ + adcseq r9, fp, r8, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #116] @ 17ccc4 │ │ │ │ mov r6, r1 │ │ │ │ @@ -328423,15 +328423,15 @@ │ │ │ │ bl 3a16c │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r3 │ │ │ │ strb r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adcseq r9, fp, r4, lsr #9 │ │ │ │ + adcseq r9, fp, r4, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ sub r4, r0, #24 │ │ │ │ add r1, r1, #31 │ │ │ │ bic r1, r1, #7 │ │ │ │ @@ -330011,15 +330011,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r5, #0 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - sbceq r9, ip, r8, ror #17 │ │ │ │ + sbceq r9, ip, r8, lsl #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #88] @ 17e608 │ │ │ │ ldr r2, [pc, #88] @ 17e60c │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -330174,18 +330174,18 @@ │ │ │ │ mov r1, #0 │ │ │ │ lsl r2, r2, #3 │ │ │ │ bl 3b570 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [r4, #48] @ 0x30 │ │ │ │ b 17e644 │ │ │ │ - sbceq r9, ip, r4, asr #7 │ │ │ │ - sbceq r9, ip, r4, lsl r7 │ │ │ │ - ldrdeq r9, [ip], #108 @ 0x6c │ │ │ │ - sbceq r9, ip, r0, lsr #4 │ │ │ │ + sbceq r9, ip, r4, ror #7 │ │ │ │ + sbceq r9, ip, r4, lsr r7 │ │ │ │ + strdeq r9, [ip], #108 @ 0x6c │ │ │ │ + sbceq r9, ip, r0, asr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #20 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r3, [sp, #12] │ │ │ │ @@ -330293,17 +330293,17 @@ │ │ │ │ str r3, [r7, #52] @ 0x34 │ │ │ │ b 17e954 │ │ │ │ cmp r6, #0 │ │ │ │ mov r9, r3 │ │ │ │ moveq r5, r6 │ │ │ │ bne 17e93c │ │ │ │ b 17e97c │ │ │ │ - sbceq r9, ip, r8, lsr r5 │ │ │ │ - sbceq r9, ip, r4, lsr r5 │ │ │ │ - strheq r9, [ip], #68 @ 0x44 │ │ │ │ + sbceq r9, ip, r8, asr r5 │ │ │ │ + sbceq r9, ip, r4, asr r5 │ │ │ │ + ldrdeq r9, [ip], #68 @ 0x44 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r6, #5 │ │ │ │ mov r4, r0 │ │ │ │ mov r7, #3 │ │ │ │ @@ -330431,16 +330431,16 @@ │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 17d4fc │ │ │ │ add r4, r4, #8 │ │ │ │ cmp r4, r2 │ │ │ │ bne 17ebb0 │ │ │ │ b 17ec04 │ │ │ │ - sbceq r9, ip, ip, asr #4 │ │ │ │ - sbceq r9, ip, r4, lsr r2 │ │ │ │ + sbceq r9, ip, ip, ror #4 │ │ │ │ + sbceq r9, ip, r4, asr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r5, r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r1, #0 │ │ │ │ @@ -330475,16 +330475,16 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r2, lsl #5 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ mov r0, r4 │ │ │ │ lsl r2, r2, #3 │ │ │ │ bl 3b570 │ │ │ │ b 17eca0 │ │ │ │ - smulleq r9, ip, r0, r1 │ │ │ │ - sbceq r8, ip, r0, ror #26 │ │ │ │ + strheq r9, [ip], #16 │ │ │ │ + sbceq r8, ip, r0, lsl #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r0, r1 │ │ │ │ @@ -330508,15 +330508,15 @@ │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r3, [ip, r1, lsl #5] │ │ │ │ cmp r3, r2 │ │ │ │ bcc 17ed3c │ │ │ │ b 17e614 │ │ │ │ mov r1, #0 │ │ │ │ b 17e614 │ │ │ │ - sbceq r8, ip, r0, ror #25 │ │ │ │ + sbceq r8, ip, r0, lsl #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -330563,15 +330563,15 @@ │ │ │ │ ldr ip, [pc, #20] @ 17ee34 │ │ │ │ sub r2, r2, #1 │ │ │ │ add ip, pc, ip │ │ │ │ add r3, r3, #1 │ │ │ │ str ip, [r1, #4] │ │ │ │ strd r2, [r0, #48] @ 0x30 │ │ │ │ bx lr │ │ │ │ - ldrdeq r8, [ip], #248 @ 0xf8 │ │ │ │ + strdeq r8, [ip], #248 @ 0xf8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -330587,15 +330587,15 @@ │ │ │ │ ldr r1, [pc, #20] @ 17ee94 │ │ │ │ sub r2, r2, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ add r3, r3, #1 │ │ │ │ str r1, [r0, #4] │ │ │ │ strd r2, [r4, #48] @ 0x30 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r8, ip, r8, ror pc │ │ │ │ + smulleq r8, ip, r8, pc @ │ │ │ │ ldr r3, [r0, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ beq 17eee0 │ │ │ │ ldr r2, [r0, #4] │ │ │ │ cmp r1, #0 │ │ │ │ ldr r0, [r0, #16] │ │ │ │ moveq r1, r2 │ │ │ │ @@ -330630,15 +330630,15 @@ │ │ │ │ cmpne r3, #0 │ │ │ │ bxne lr │ │ │ │ add r0, r0, #8 │ │ │ │ cmp r0, r2 │ │ │ │ bne 17ef1c │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - sbceq r8, ip, r0, ror #29 │ │ │ │ + sbceq r8, ip, r0, lsl #30 │ │ │ │ ldr r3, [pc, #44] @ 17ef78 │ │ │ │ ldr r1, [pc, #44] @ 17ef7c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #40] @ 17ef80 │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr r1, [r3, r1] │ │ │ │ str r1, [sp] │ │ │ │ @@ -330672,35 +330672,35 @@ │ │ │ │ ldr r4, [r0] │ │ │ │ cmp r4, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r6, r0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 17f108 │ │ │ │ ldr r7, [r6, #4] │ │ │ │ cmp r7, #0 │ │ │ │ beq 17f060 │ │ │ │ ldr r3, [r6] │ │ │ │ ldr r2, [r7] │ │ │ │ str r2, [r6, #4] │ │ │ │ ldr r4, [r3, #8] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ str r4, [r7] │ │ │ │ ldr r3, [r6] │ │ │ │ ldr r2, [r3, #8] │ │ │ │ cmp r2, #0 │ │ │ │ orrne r8, r7, #1 │ │ │ │ movne r4, #0 │ │ │ │ beq 17f054 │ │ │ │ ldr r5, [r3, #4] │ │ │ │ mla r5, r4, r5, r7 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ str r8, [r5, #8] │ │ │ │ ldr r3, [r6] │ │ │ │ add r4, r4, #1 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ cmp r4, r2 │ │ │ │ bcc 17f030 │ │ │ │ ldr r7, [r6, #4] │ │ │ │ @@ -330710,38 +330710,38 @@ │ │ │ │ mov r1, #1 │ │ │ │ cmp r5, #0 │ │ │ │ beq 17f0a4 │ │ │ │ ldm r5, {r3, r4} │ │ │ │ bic r4, r4, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r6, #12] │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 17f060 │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ ldr r5, [r6, #12] │ │ │ │ mov r1, #1 │ │ │ │ cmp r5, #0 │ │ │ │ bne 17f070 │ │ │ │ ldr r4, [r6] │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 17f14c │ │ │ │ ldr r3, [r6, #8] │ │ │ │ mov r1, #1 │ │ │ │ cmp r3, #0 │ │ │ │ beq 17f100 │ │ │ │ ldm r3, {r3, r4} │ │ │ │ bic r4, r4, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r6, #8] │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 17f0bc │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ ldr r3, [r6, #8] │ │ │ │ mov r1, #1 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -330754,15 +330754,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 17f124 │ │ │ │ cmp r5, #0 │ │ │ │ bne 17f110 │ │ │ │ b 17eff4 │ │ │ │ mov r1, #1 │ │ │ │ @@ -330770,15 +330770,15 @@ │ │ │ │ str r5, [r4] │ │ │ │ bl 1798a0 │ │ │ │ b 17f0bc │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 17f140 │ │ │ │ b 17f164 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -330792,25 +330792,25 @@ │ │ │ │ add r0, r1, #8 │ │ │ │ str r3, [r4, #8] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r5, [r0] │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 17f290 │ │ │ │ ldr r5, [r4] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ mov r6, #0 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #8] │ │ │ │ str r6, [r4, #12] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, r6 │ │ │ │ bne 17f27c │ │ │ │ ldr r1, [r4, #8] │ │ │ │ cmp r1, #0 │ │ │ │ bne 17f1a8 │ │ │ │ ldr r3, [r4] │ │ │ │ str r1, [sp, #4] │ │ │ │ @@ -330848,28 +330848,28 @@ │ │ │ │ b 17f1fc │ │ │ │ cmp r0, #2 │ │ │ │ beq 17f2bc │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 17f2ec │ │ │ │ b 17f29c │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 17f2d0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 17f2bc │ │ │ │ b 17f1d4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -330890,58 +330890,58 @@ │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ sub r7, r1, #8 │ │ │ │ ldr r6, [r1, #-4] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r5, r6 │ │ │ │ beq 17f414 │ │ │ │ ldr r6, [r5] │ │ │ │ cmp r6, #0 │ │ │ │ beq 17f380 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 17f424 │ │ │ │ ldr r6, [r4, #-4] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ ands r8, r6, #1 │ │ │ │ ldr r5, [r5] │ │ │ │ bne 17f3d0 │ │ │ │ ldr r3, [r6, #12] │ │ │ │ cmp r5, #0 │ │ │ │ str r3, [r4, #-8] │ │ │ │ str r7, [r6, #12] │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r5 │ │ │ │ str r8, [r5] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 1798a0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 17f3ec │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 17f48c │ │ │ │ ldr r4, [r4, #-4] │ │ │ │ mov r1, #1 │ │ │ │ bic r4, r4, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r3, [r5, #8] │ │ │ │ str r3, [r4, #-8] │ │ │ │ @@ -330949,28 +330949,28 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r0, #2 │ │ │ │ beq 17f450 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 17f480 │ │ │ │ b 17f430 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 17f464 │ │ │ │ cmp r8, #0 │ │ │ │ bne 17f450 │ │ │ │ b 17f380 │ │ │ │ mov r3, #0 │ │ │ │ @@ -333558,16 +333558,16 @@ │ │ │ │ ldr r3, [pc, #28] @ 181d08 │ │ │ │ pop {r4, lr} │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [pc, #16] @ 181d0c │ │ │ │ str r2, [r3] │ │ │ │ add r0, pc, r0 │ │ │ │ - b d1eff8 │ │ │ │ - adcseq sp, ip, r0, asr r8 │ │ │ │ + b d1f018 │ │ │ │ + adcseq sp, ip, r0, ror r8 │ │ │ │ teqeq ip, r4, lsl #27 │ │ │ │ andeq r0, r0, ip │ │ │ │ ldr r3, [pc, #4] @ 181d1c │ │ │ │ ldr r0, [pc, r3] │ │ │ │ b 3a418 │ │ │ │ teqeq ip, ip, asr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -333589,15 +333589,15 @@ │ │ │ │ ldr r2, [r3] │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b0c0 │ │ │ │ ldr r1, [pc, #32] @ 181d94 │ │ │ │ add r0, r6, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 1a7bb4 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r7, #1 │ │ │ │ strb r7, [r6] │ │ │ │ b 181d50 │ │ │ │ teqeq ip, ip, lsr #26 │ │ │ │ teqeq ip, r8, lsl sp │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -333619,15 +333619,15 @@ │ │ │ │ ldr r2, [r3] │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b774 │ │ │ │ ldr r1, [pc, #32] @ 181e0c │ │ │ │ add r0, r6, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 1a7bb4 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r7, #1 │ │ │ │ strb r7, [r6] │ │ │ │ b 181dc8 │ │ │ │ teqeq ip, r4 @ │ │ │ │ teqeq ip, r0, lsr #25 │ │ │ │ @ instruction: 0xfffffecc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -333670,15 +333670,15 @@ │ │ │ │ cmp r4, #0 │ │ │ │ beq 181ef0 │ │ │ │ cmp r4, #2 │ │ │ │ beq 181ecc │ │ │ │ mov r2, #2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ beq 181ef0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 181e78 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, #2 │ │ │ │ mov r0, r5 │ │ │ │ @@ -333838,15 +333838,15 @@ │ │ │ │ ldr r0, [pc, #24] @ 182164 │ │ │ │ mov r1, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 1a7c88 │ │ │ │ ldr r0, [pc, #12] @ 182168 │ │ │ │ pop {r4, lr} │ │ │ │ add r0, pc, r0 │ │ │ │ - b d1eff8 │ │ │ │ + b d1f018 │ │ │ │ teqeq ip, ip, lsr #18 │ │ │ │ @ instruction: 0xfffffe78 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -333935,15 +333935,15 @@ │ │ │ │ blx fp │ │ │ │ cmp r9, #0 │ │ │ │ beq 1822fc │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 1822d8 │ │ │ │ cmp r4, #2 │ │ │ │ beq 1824c8 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -333976,15 +333976,15 @@ │ │ │ │ cmp sl, #0 │ │ │ │ beq 1823a8 │ │ │ │ ldr r0, [sl] │ │ │ │ mov r8, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ bne 182378 │ │ │ │ cmp r8, #2 │ │ │ │ beq 1824ac │ │ │ │ ldr r8, [r4, #180] @ 0xb4 │ │ │ │ ldr fp, [r4, #168] @ 0xa8 │ │ │ │ add r3, r8, r9 │ │ │ │ @@ -334038,15 +334038,15 @@ │ │ │ │ mov r2, #128 @ 0x80 │ │ │ │ mov r1, #255 @ 0xff │ │ │ │ mov r0, r8 │ │ │ │ bl 3b570 │ │ │ │ ldr r3, [pc, #156] @ 182518 │ │ │ │ ldr r7, [r5, r3] │ │ │ │ ldr r9, [r7, #4] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r9, #0 │ │ │ │ beq 1824e4 │ │ │ │ ldr r5, [r7, #32] │ │ │ │ bl 1a7e10 │ │ │ │ mov r3, r5 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r8 │ │ │ │ @@ -334075,15 +334075,15 @@ │ │ │ │ bl 1a7bb4 │ │ │ │ b 18248c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r8, r8, asr #28 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r8, ip, lsl lr │ │ │ │ teqeq r8, r8, lsl ip │ │ │ │ - adcseq r3, fp, r8, ror #25 │ │ │ │ + adcseq r3, fp, r8, lsl #26 │ │ │ │ @ instruction: 0x000019b4 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #0 │ │ │ │ b 181e10 │ │ │ │ mov r1, #1 │ │ │ │ @@ -334429,20 +334429,20 @@ │ │ │ │ mov r2, #200 @ 0xc8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b570 │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - adcseq r3, fp, r4, lsr #16 │ │ │ │ + adcseq r3, fp, r4, asr #16 │ │ │ │ @ instruction: 0xfffff758 │ │ │ │ ldrheq r4, [ip, -r4]! @ │ │ │ │ teqeq ip, r0, lsr #1 │ │ │ │ teqpeq r8, r4, lsl #28 @ p-variant is OBSOLETE │ │ │ │ - sbceq r0, r9, ip, lsl #24 │ │ │ │ + sbceq r0, r9, ip, lsr #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r2 │ │ │ │ @@ -334556,15 +334556,15 @@ │ │ │ │ bl 3b570 │ │ │ │ mov r0, r8 │ │ │ │ bl 1a7d7c │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 182c8c │ │ │ │ cmp r4, #2 │ │ │ │ popne {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r0, r5 │ │ │ │ mvn r1, #-2147483648 @ 0x80000000 │ │ │ │ @@ -335208,22 +335208,22 @@ │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3a5c8 │ │ │ │ cmp r0, #0 │ │ │ │ movne r0, r4 │ │ │ │ orreq r0, r4, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r8, sl, r0, ror r4 │ │ │ │ - adcseq r2, fp, ip, lsr #22 │ │ │ │ - adcseq pc, fp, r8, lsr #7 │ │ │ │ - @ instruction: 0x00ba56f0 │ │ │ │ - adcseq r3, sl, r4, lsr #2 │ │ │ │ - umlalseq r2, fp, ip, sl │ │ │ │ - sbceq r2, r9, r4, lsr #11 │ │ │ │ - adcseq r5, sl, r4, asr r6 │ │ │ │ + smulleq r8, sl, r0, r4 │ │ │ │ + adcseq r2, fp, ip, asr #22 │ │ │ │ + adcseq pc, fp, r8, asr #7 │ │ │ │ + adcseq r5, sl, r0, lsl r7 │ │ │ │ + adcseq r3, sl, r4, asr #2 │ │ │ │ + @ instruction: 0x00bb2abc │ │ │ │ + sbceq r2, r9, r4, asr #11 │ │ │ │ + adcseq r5, sl, r4, ror r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #68] @ 183744 │ │ │ │ add r5, pc, r5 │ │ │ │ ldrb r1, [r5] │ │ │ │ @@ -335233,22 +335233,22 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 17c648 │ │ │ │ mov r1, r4 │ │ │ │ bl 1835a4 │ │ │ │ ldr r4, [pc, #36] @ 18374c │ │ │ │ add r4, pc, r4 │ │ │ │ mov r6, r0 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ strb r6, [r4] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r4, #1 │ │ │ │ strb r4, [r5] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ teqeq ip, r9 @ │ │ │ │ - adcseq r2, fp, r0, lsl sl │ │ │ │ + adcseq r2, fp, r0, lsr sl │ │ │ │ teqeq ip, r0, ror r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ bl 17c648 │ │ │ │ @@ -335508,21 +335508,21 @@ │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, fp │ │ │ │ bl 3b564 │ │ │ │ cmp r0, #0 │ │ │ │ bne 183adc │ │ │ │ b 183b24 │ │ │ │ - @ instruction: 0x00b9dab8 │ │ │ │ - sbceq r4, ip, ip, asr #8 │ │ │ │ - adcseq r2, fp, r4, lsl #15 │ │ │ │ - adcseq r9, fp, r4, lsr fp │ │ │ │ - sbceq sl, r8, r8, asr r7 │ │ │ │ - adcseq r2, fp, r8, lsr #14 │ │ │ │ - sbceq r2, fp, r0, asr #26 │ │ │ │ + @ instruction: 0x00b9dad8 │ │ │ │ + sbceq r4, ip, ip, ror #8 │ │ │ │ + adcseq r2, fp, r4, lsr #15 │ │ │ │ + adcseq r9, fp, r4, asr fp │ │ │ │ + sbceq sl, r8, r8, ror r7 │ │ │ │ + adcseq r2, fp, r8, asr #14 │ │ │ │ + sbceq r2, fp, r0, ror #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r4, r3 │ │ │ │ mov r7, r1 │ │ │ │ @@ -335610,16 +335610,16 @@ │ │ │ │ mov r0, r8 │ │ │ │ mov r1, r9 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r8, sl │ │ │ │ mov r9, sl │ │ │ │ b 183cb4 │ │ │ │ - adcseq r7, fp, r4, asr #21 │ │ │ │ - sbceq r2, fp, ip, ror fp │ │ │ │ + adcseq r7, fp, r4, ror #21 │ │ │ │ + smulleq r2, fp, ip, fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ subs r5, r0, #0 │ │ │ │ mov r7, r2 │ │ │ │ mov r8, r3 │ │ │ │ @@ -335705,15 +335705,15 @@ │ │ │ │ moveq r7, r3 │ │ │ │ moveq r8, r7 │ │ │ │ bne 183e48 │ │ │ │ cmp r4, #1 │ │ │ │ addcs r5, r5, r4 │ │ │ │ addcc r5, r5, #1 │ │ │ │ b 183d40 │ │ │ │ - @ instruction: 0x00bb79b8 │ │ │ │ + @ instruction: 0x00bb79d8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-80] @ 0xffffffb0 │ │ │ │ ldr lr, [pc, #504] @ 1840a4 │ │ │ │ sub sp, sp, #4096 @ 0x1000 │ │ │ │ @@ -335842,15 +335842,15 @@ │ │ │ │ lsl r4, r4, #16 │ │ │ │ asr r4, r4, #16 │ │ │ │ b 184000 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r8, r0, asr #2 │ │ │ │ teqeq ip, ip, lsl #8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r2, fp, r0, asr r2 │ │ │ │ + adcseq r2, fp, r0, ror r2 │ │ │ │ teqeq ip, r8, lsr #7 │ │ │ │ teqeq ip, ip @ │ │ │ │ teqeq r8, r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3936] @ 0xf60 │ │ │ │ @@ -335940,15 +335940,15 @@ │ │ │ │ ldr r4, [pc, #1108] @ 184678 │ │ │ │ ldr r1, [pc, #1108] @ 18467c │ │ │ │ add r4, pc, r4 │ │ │ │ ldr r2, [pc, #1068] @ 18465c │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, r4, #8 │ │ │ │ bl 3a9ac │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r5, #1 │ │ │ │ str r5, [r4, #4] │ │ │ │ ldr r2, [pc, #1076] @ 184680 │ │ │ │ ldr r3, [pc, #1028] @ 184654 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -336195,69 +336195,69 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 18377c │ │ │ │ mov r1, r4 │ │ │ │ bl 1835a4 │ │ │ │ ldr r4, [pc, #224] @ 184710 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r6, r0 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ strb r6, [r4] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r4, #1 │ │ │ │ strb r4, [r5] │ │ │ │ b 184208 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r8, r0, lsr #30 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq ip, ip @ │ │ │ │ andeq r0, r0, r8, lsr #16 │ │ │ │ teqeq ip, r8, ror r1 │ │ │ │ - adcseq r2, fp, r8 │ │ │ │ - adcseq r1, fp, r8, asr #31 │ │ │ │ + adcseq r2, fp, r8, lsr #32 │ │ │ │ + adcseq r1, fp, r8, ror #31 │ │ │ │ teqeq ip, r4, ror #1 │ │ │ │ teqeq ip, r1, lsr #17 │ │ │ │ teqeq ip, ip, lsl #17 │ │ │ │ teqeq ip, r8, ror r8 │ │ │ │ teqeq ip, r0, lsr #1 │ │ │ │ teqeq r8, ip, lsr #27 │ │ │ │ teqeq ip, r4, lsr #32 │ │ │ │ - adcseq r1, fp, r0, lsr #30 │ │ │ │ - adcseq r1, fp, r8, lsr #30 │ │ │ │ - adcseq r1, fp, r8, lsr pc │ │ │ │ adcseq r1, fp, r0, asr #30 │ │ │ │ - adcseq r1, fp, ip, lsr pc │ │ │ │ - adcseq r1, fp, r4, asr #30 │ │ │ │ adcseq r1, fp, r8, asr #30 │ │ │ │ - adcseq r1, fp, ip, asr #30 │ │ │ │ - adcseq r1, fp, r0, asr pc │ │ │ │ adcseq r1, fp, r8, asr pc │ │ │ │ - adcseq r1, fp, ip, asr pc │ │ │ │ + adcseq r1, fp, r0, ror #30 │ │ │ │ adcseq r1, fp, ip, asr pc │ │ │ │ adcseq r1, fp, r4, ror #30 │ │ │ │ adcseq r1, fp, r8, ror #30 │ │ │ │ adcseq r1, fp, ip, ror #30 │ │ │ │ - adcseq r1, fp, ip, ror #30 │ │ │ │ - adcseq r1, fp, r4, ror pc │ │ │ │ - adcseq r1, fp, r4, ror pc │ │ │ │ + adcseq r1, fp, r0, ror pc │ │ │ │ adcseq r1, fp, r8, ror pc │ │ │ │ - adcseq r1, fp, r4, ror pc │ │ │ │ adcseq r1, fp, ip, ror pc │ │ │ │ - adcseq r1, fp, r0, lsl #31 │ │ │ │ + adcseq r1, fp, ip, ror pc │ │ │ │ + adcseq r1, fp, r4, lsl #31 │ │ │ │ adcseq r1, fp, r8, lsl #31 │ │ │ │ - umlalseq r1, fp, r0, pc @ │ │ │ │ + adcseq r1, fp, ip, lsl #31 │ │ │ │ + adcseq r1, fp, ip, lsl #31 │ │ │ │ + umlalseq r1, fp, r4, pc @ │ │ │ │ + umlalseq r1, fp, r4, pc @ │ │ │ │ umlalseq r1, fp, r8, pc @ │ │ │ │ - adcseq r1, fp, r4, lsr #31 │ │ │ │ + umlalseq r1, fp, r4, pc @ │ │ │ │ + umlalseq r1, fp, ip, pc @ │ │ │ │ + adcseq r1, fp, r0, lsr #31 │ │ │ │ + adcseq r1, fp, r8, lsr #31 │ │ │ │ @ instruction: 0x00bb1fb0 │ │ │ │ - @ instruction: 0x00bb1fb4 │ │ │ │ - adcseq r1, fp, r0, asr #31 │ │ │ │ - adcseq r1, fp, r8, asr #31 │ │ │ │ - @ instruction: 0x00bb1fd8 │ │ │ │ + @ instruction: 0x00bb1fb8 │ │ │ │ + adcseq r1, fp, r4, asr #31 │ │ │ │ + @ instruction: 0x00bb1fd0 │ │ │ │ + @ instruction: 0x00bb1fd4 │ │ │ │ + adcseq r1, fp, r0, ror #31 │ │ │ │ adcseq r1, fp, r8, ror #31 │ │ │ │ + @ instruction: 0x00bb1ff8 │ │ │ │ + adcseq r2, fp, r8 │ │ │ │ teqeq ip, ip @ │ │ │ │ - adcseq r1, fp, r4, lsr #23 │ │ │ │ + adcseq r1, fp, r4, asr #23 │ │ │ │ teqeq ip, ip, ror #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr lr, [pc, #104] @ 184794 │ │ │ │ sub sp, sp, #28 │ │ │ │ @@ -337247,15 +337247,15 @@ │ │ │ │ sub r0, r0, #190 @ 0xbe │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ bx lr │ │ │ │ subs r0, r0, #211 @ 0xd3 │ │ │ │ movne r0, #1 │ │ │ │ bx lr │ │ │ │ - sbceq r2, ip, r9, lsl #17 │ │ │ │ + sbceq r2, ip, r9, lsr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ mov r7, r3 │ │ │ │ str r2, [sp, #32] │ │ │ │ @@ -337881,15 +337881,15 @@ │ │ │ │ b 186058 │ │ │ │ ldr r3, [r1] │ │ │ │ str r3, [r0] │ │ │ │ b 186058 │ │ │ │ ldr r3, [r1] │ │ │ │ str r3, [r0, #4] │ │ │ │ b 186058 │ │ │ │ - sbceq r1, ip, fp, ror #27 │ │ │ │ + sbceq r1, ip, fp, lsl #28 │ │ │ │ cmp r0, #219 @ 0xdb │ │ │ │ bhi 1860c8 │ │ │ │ cmp r0, #24 │ │ │ │ bxls lr │ │ │ │ ldr r3, [pc, #432] @ 186258 │ │ │ │ sub r2, r0, #25 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -337996,18 +337996,18 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #93 @ 0x5d │ │ │ │ bx lr │ │ │ │ mov r0, #92 @ 0x5c │ │ │ │ bx lr │ │ │ │ mov r0, #108 @ 0x6c │ │ │ │ bx lr │ │ │ │ - sbceq r1, ip, r7, ror sp │ │ │ │ + smulleq r1, ip, r7, sp │ │ │ │ andeq r0, r0, r9, asr #2 │ │ │ │ - strdeq r1, [ip], #218 @ 0xda │ │ │ │ - sbceq r1, ip, r9, ror #27 │ │ │ │ + sbceq r1, ip, sl, lsl lr │ │ │ │ + sbceq r1, ip, r9, lsl #28 │ │ │ │ @ instruction: 0x000001ba │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ andeq r0, r0, pc, lsr #3 │ │ │ │ @ instruction: 0x000001b1 │ │ │ │ andeq r0, r0, sl, lsr r1 │ │ │ │ muleq r0, r7, r1 │ │ │ │ @ instruction: 0x000001bb │ │ │ │ @@ -338023,15 +338023,15 @@ │ │ │ │ ldr r3, [pc, #20] @ 1862c4 │ │ │ │ lsl r0, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - smulleq r1, ip, r8, lr │ │ │ │ + strheq r1, [ip], #232 @ 0xe8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #32] @ 186300 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #28] @ 186304 │ │ │ │ @@ -338162,17 +338162,17 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #172 @ 0xac │ │ │ │ bx lr │ │ │ │ mov r0, #198 @ 0xc6 │ │ │ │ bx lr │ │ │ │ mov r0, #186 @ 0xba │ │ │ │ bx lr │ │ │ │ - sbceq r1, ip, ip, ror #23 │ │ │ │ - sbceq r1, ip, r3, ror #24 │ │ │ │ - smulleq r1, ip, r0, ip │ │ │ │ + sbceq r1, ip, ip, lsl #24 │ │ │ │ + sbceq r1, ip, r3, lsl #25 │ │ │ │ + strheq r1, [ip], #192 @ 0xc0 │ │ │ │ andeq r0, r0, fp, lsr #2 │ │ │ │ andeq r0, r0, r2, asr r1 │ │ │ │ andeq r0, r0, r6, asr #2 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ cmp r0, #162 @ 0xa2 │ │ │ │ bls 186544 │ │ │ │ sub r3, r0, #187 @ 0xbb │ │ │ │ @@ -338269,16 +338269,16 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #124 @ 0x7c │ │ │ │ bx lr │ │ │ │ mov r0, #128 @ 0x80 │ │ │ │ bx lr │ │ │ │ mov r0, #114 @ 0x72 │ │ │ │ bx lr │ │ │ │ - strdeq r1, [ip], #171 @ 0xab │ │ │ │ - sbceq r1, ip, fp, asr #23 │ │ │ │ + sbceq r1, ip, fp, lsl fp │ │ │ │ + sbceq r1, ip, fp, ror #23 │ │ │ │ muleq r0, r1, r1 │ │ │ │ @ instruction: 0x000001b1 │ │ │ │ muleq r0, r2, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -338376,15 +338376,15 @@ │ │ │ │ add r3, r4, r5 │ │ │ │ ldr r0, [r2, r3, lsl #2] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #0 │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #65536 @ 0x10000 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq r1, ip, r0, lsr ip │ │ │ │ + sbceq r1, ip, r0, asr ip │ │ │ │ cmp r2, #0 │ │ │ │ beq 186874 │ │ │ │ cmp r0, #2 │ │ │ │ beq 18687c │ │ │ │ cmp r0, #3 │ │ │ │ beq 186898 │ │ │ │ sub r0, r0, #1 │ │ │ │ @@ -338407,16 +338407,16 @@ │ │ │ │ ldrb r3, [r3, #128] @ 0x80 │ │ │ │ cmp r2, r0 │ │ │ │ movgt r0, #2 │ │ │ │ movle r0, #1 │ │ │ │ cmp r2, r3 │ │ │ │ addgt r0, r0, #1 │ │ │ │ bx lr │ │ │ │ - sbceq r1, ip, ip, asr sp │ │ │ │ - sbceq r1, ip, r0, asr #26 │ │ │ │ + sbceq r1, ip, ip, ror sp │ │ │ │ + sbceq r1, ip, r0, ror #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [pc, #2536] @ 1872d4 │ │ │ │ @@ -340449,17 +340449,17 @@ │ │ │ │ add r0, r0, r6 │ │ │ │ lsl r6, r3, #1 │ │ │ │ add ip, r6, #1 │ │ │ │ b 1886bc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r8, ip @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r0, ip, r8, lsl r3 │ │ │ │ - sbceq r0, ip, ip, lsr r1 │ │ │ │ - sbceq pc, fp, r0, ror #30 │ │ │ │ + sbceq r0, ip, r8, lsr r3 │ │ │ │ + sbceq r0, ip, ip, asr r1 │ │ │ │ + sbceq pc, fp, r0, lsl #31 │ │ │ │ teqeq r4, ip, lsl #20 │ │ │ │ teqeq r8, r8, asr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr ip, [pc, #1484] @ 188ea4 │ │ │ │ @@ -340834,18 +340834,18 @@ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ str r3, [sp, #28] │ │ │ │ b 188c28 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r8, ip, lsl r7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r8, ip, lsl #13 │ │ │ │ - strdeq pc, [fp], #236 @ 0xec │ │ │ │ - sbceq pc, fp, ip, lsr #24 │ │ │ │ + sbceq pc, fp, ip, lsl pc @ │ │ │ │ + sbceq pc, fp, ip, asr #24 │ │ │ │ teqeq r4, r0, asr #15 │ │ │ │ - sbceq pc, fp, r8, lsl #23 │ │ │ │ + sbceq pc, fp, r8, lsr #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ str r1, [sp] │ │ │ │ ldr r1, [pc, #1308] @ 1893fc │ │ │ │ @@ -341175,22 +341175,22 @@ │ │ │ │ b 18907c │ │ │ │ ldr r3, [pc, #44] @ 189420 │ │ │ │ add r3, pc, r3 │ │ │ │ b 189394 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r8, r4, lsl r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r0, ip, ip, ror #7 │ │ │ │ - strdeq pc, [fp], #76 @ 0x4c │ │ │ │ + sbceq r0, ip, ip, lsl #8 │ │ │ │ + sbceq pc, fp, ip, lsl r5 @ │ │ │ │ teqeq r4, r8, lsl #30 │ │ │ │ teqeq r4, r4, lsl #29 │ │ │ │ teqeq r8, r8, lsr #25 │ │ │ │ - sbceq pc, fp, ip, lsl #6 │ │ │ │ - sbceq pc, fp, ip, lsl r2 @ │ │ │ │ - sbceq pc, fp, ip, lsr #7 │ │ │ │ + sbceq pc, fp, ip, lsr #6 │ │ │ │ + sbceq pc, fp, ip, lsr r2 @ │ │ │ │ + sbceq pc, fp, ip, asr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ cmp r3, r0, lsl #2 │ │ │ │ mov ip, r3 │ │ │ │ mov r3, r1 │ │ │ │ @@ -341662,20 +341662,20 @@ │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ b 189670 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r8, ip, lsr #23 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r8, r8, lsr #22 │ │ │ │ - sbceq pc, fp, r8, lsl #28 │ │ │ │ - ldrdeq pc, [fp], #0 │ │ │ │ - sbceq pc, fp, r0, asr #1 │ │ │ │ + sbceq pc, fp, r8, lsr #28 │ │ │ │ + strdeq pc, [fp], #0 │ │ │ │ + sbceq pc, fp, r0, ror #1 │ │ │ │ teqeq r4, r0, lsr sl │ │ │ │ - sbceq lr, fp, r4, lsr ip │ │ │ │ - sbceq lr, fp, ip, lsl fp │ │ │ │ + sbceq lr, fp, r4, asr ip │ │ │ │ + sbceq lr, fp, ip, lsr fp │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [sp, #4] │ │ │ │ mov ip, r1 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ mov r0, lr │ │ │ │ str ip, [sp, #8] │ │ │ │ @@ -342210,16 +342210,16 @@ │ │ │ │ orr r3, r3, r2, lsr #4 │ │ │ │ strb r3, [r0, #18] │ │ │ │ ldrb r2, [r1, #2] │ │ │ │ and r3, r2, #15 │ │ │ │ orr r3, r3, r2, lsl #4 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ b 18a360 │ │ │ │ - sbceq pc, fp, r4, lsr #2 │ │ │ │ - strheq pc, [fp], #8 @ │ │ │ │ + sbceq pc, fp, r4, asr #2 │ │ │ │ + ldrdeq pc, [fp], #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ str r1, [sp, #28] │ │ │ │ mov ip, r1 │ │ │ │ @@ -342837,17 +342837,17 @@ │ │ │ │ b 18ada0 │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r2, #3] │ │ │ │ strb r3, [r2, #2] │ │ │ │ strb r3, [r2, #1] │ │ │ │ strb r3, [r2] │ │ │ │ bx lr │ │ │ │ - sbceq lr, fp, r0, ror #15 │ │ │ │ + sbceq lr, fp, r0, lsl #16 │ │ │ │ bge fec358b4 │ │ │ │ - sbceq lr, fp, r0, lsr #14 │ │ │ │ + sbceq lr, fp, r0, asr #14 │ │ │ │ tst r1, #16 │ │ │ │ addne r3, r0, #4 │ │ │ │ moveq r3, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ andne r1, r1, #15 │ │ │ │ lsl r1, r1, #1 │ │ │ │ lsr r3, r3, r1 │ │ │ │ @@ -342871,15 +342871,15 @@ │ │ │ │ ldrb r0, [r1, r0] │ │ │ │ ldrb ip, [ip, lr] │ │ │ │ ldrb r3, [r1, r3] │ │ │ │ strb ip, [r2, #2] │ │ │ │ strb r0, [r2, #1] │ │ │ │ strb r3, [r2] │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - sbceq lr, fp, r0, lsr #13 │ │ │ │ + sbceq lr, fp, r0, asr #13 │ │ │ │ tst r1, #16 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ ldr lr, [r0, #12] │ │ │ │ beq 18af6c │ │ │ │ ldr ip, [r0, #4] │ │ │ │ and r3, r1, #15 │ │ │ │ lsl r3, r3, #1 │ │ │ │ @@ -343026,22 +343026,22 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ and ip, ip, #31 │ │ │ │ and r5, r5, #31 │ │ │ │ ldrb r1, [r3, r0] │ │ │ │ ldrb lr, [r3, ip] │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ b 18af54 │ │ │ │ - smulleq lr, fp, r4, r5 │ │ │ │ - sbceq lr, fp, r0, ror #11 │ │ │ │ - sbceq lr, fp, r0, lsr r5 │ │ │ │ - sbceq lr, fp, r8, asr #9 │ │ │ │ - sbceq lr, fp, r0, ror #9 │ │ │ │ - sbceq lr, fp, r4, lsl #9 │ │ │ │ + strheq lr, [fp], #84 @ 0x54 │ │ │ │ + sbceq lr, fp, r0, lsl #12 │ │ │ │ + sbceq lr, fp, r0, asr r5 │ │ │ │ + sbceq lr, fp, r8, ror #9 │ │ │ │ + sbceq lr, fp, r0, lsl #10 │ │ │ │ + sbceq lr, fp, r4, lsr #9 │ │ │ │ bge fec35bbc │ │ │ │ - sbceq lr, fp, r0, lsl r4 │ │ │ │ + sbceq lr, fp, r0, lsr r4 │ │ │ │ ldr ip, [r0, #12] │ │ │ │ and r3, r1, #16 │ │ │ │ tst ip, #268435456 @ 0x10000000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ beq 18b180 │ │ │ │ cmp r3, #0 │ │ │ │ bne 18b210 │ │ │ │ @@ -343167,17 +343167,17 @@ │ │ │ │ and r1, r3, #255 @ 0xff │ │ │ │ b 18b1fc │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r1 │ │ │ │ mov ip, r1 │ │ │ │ mov r4, r1 │ │ │ │ b 18b1fc │ │ │ │ - sbceq lr, fp, r8, lsl #7 │ │ │ │ - sbceq lr, fp, r4, lsl r3 │ │ │ │ - smulleq lr, fp, r8, r2 │ │ │ │ + sbceq lr, fp, r8, lsr #7 │ │ │ │ + sbceq lr, fp, r4, lsr r3 │ │ │ │ + strheq lr, [fp], #40 @ 0x28 │ │ │ │ bge fec35de4 │ │ │ │ cmp r1, #0 │ │ │ │ add ip, r1, #7 │ │ │ │ movge ip, r1 │ │ │ │ asr ip, ip, #3 │ │ │ │ add r0, r0, ip, lsl #4 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ @@ -345542,46 +345542,46 @@ │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqeq r8, r4, ror #15 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - strheq fp, [fp], #216 @ 0xd8 │ │ │ │ - sbceq sl, r8, ip, asr #25 │ │ │ │ + ldrdeq fp, [fp], #216 @ 0xd8 │ │ │ │ + sbceq sl, r8, ip, ror #25 │ │ │ │ ldr ip, [pc, #36] @ 18d874 │ │ │ │ ldr r2, [pc, #36] @ 18d878 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 18d87c │ │ │ │ ldr r2, [pc, #28] @ 18d880 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqeq r8, r8, lsr #15 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq fp, fp, r0, asr sp │ │ │ │ - smulleq sl, r8, r0, ip │ │ │ │ + sbceq fp, fp, r0, ror sp │ │ │ │ + strheq sl, [r8], #192 @ 0xc0 │ │ │ │ ldr ip, [pc, #36] @ 18d8b0 │ │ │ │ ldr r2, [pc, #36] @ 18d8b4 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 18d8b8 │ │ │ │ ldr r2, [pc, #28] @ 18d8bc │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqeq r8, ip, ror #14 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq fp, fp, r8, ror #25 │ │ │ │ - sbceq sl, r8, r4, asr ip │ │ │ │ + sbceq fp, fp, r8, lsl #26 │ │ │ │ + sbceq sl, r8, r4, ror ip │ │ │ │ b 19062c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ @@ -345979,46 +345979,46 @@ │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqeq r8, r0, lsl r1 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq fp, fp, r0, ror #12 │ │ │ │ - strdeq sl, [r8], #88 @ 0x58 │ │ │ │ + sbceq fp, fp, r0, lsl #13 │ │ │ │ + sbceq sl, r8, r8, lsl r6 │ │ │ │ ldr ip, [pc, #36] @ 18df48 │ │ │ │ ldr r2, [pc, #36] @ 18df4c │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 18df50 │ │ │ │ ldr r2, [pc, #28] @ 18df54 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ ldrsbeq r2, [r8, -r4]! │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - strdeq fp, [fp], #88 @ 0x58 │ │ │ │ - strheq sl, [r8], #92 @ 0x5c │ │ │ │ + sbceq fp, fp, r8, lsl r6 │ │ │ │ + ldrdeq sl, [r8], #92 @ 0x5c │ │ │ │ ldr ip, [pc, #36] @ 18df84 │ │ │ │ ldr r2, [pc, #36] @ 18df88 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 18df8c │ │ │ │ ldr r2, [pc, #28] @ 18df90 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ @ instruction: 0x01382098 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - smulleq fp, fp, r0, r5 @ │ │ │ │ - sbceq sl, r8, r0, lsl #11 │ │ │ │ + strheq fp, [fp], #80 @ 0x50 │ │ │ │ + sbceq sl, r8, r0, lsr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #480] @ 18e194 │ │ │ │ @@ -348449,46 +348449,46 @@ │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqpeq r7, r8, ror sl @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r9, fp, r4, asr r1 │ │ │ │ - sbceq r7, r8, r0, ror #30 │ │ │ │ + sbceq r9, fp, r4, ror r1 │ │ │ │ + sbceq r7, r8, r0, lsl #31 │ │ │ │ ldr ip, [pc, #36] @ 1905e0 │ │ │ │ ldr r2, [pc, #36] @ 1905e4 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 1905e8 │ │ │ │ ldr r2, [pc, #28] @ 1905ec │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqpeq r7, ip, lsr sl @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r9, fp, ip, ror #1 │ │ │ │ - sbceq r7, r8, r4, lsr #30 │ │ │ │ + sbceq r9, fp, ip, lsl #2 │ │ │ │ + sbceq r7, r8, r4, asr #30 │ │ │ │ ldr ip, [pc, #36] @ 19061c │ │ │ │ ldr r2, [pc, #36] @ 190620 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 190624 │ │ │ │ ldr r2, [pc, #28] @ 190628 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqpeq r7, r0, lsl #20 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r9, fp, r4, lsl #1 │ │ │ │ - sbceq r7, r8, r8, ror #29 │ │ │ │ + sbceq r9, fp, r4, lsr #1 │ │ │ │ + sbceq r7, r8, r8, lsl #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ str r2, [sp] │ │ │ │ ldr r2, [pc, #380] @ 1907c8 │ │ │ │ @@ -349416,46 +349416,46 @@ │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqeq r7, ip, asr fp │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - strheq r8, [fp], #20 │ │ │ │ - sbceq r7, r8, r4, asr #32 │ │ │ │ + ldrdeq r8, [fp], #20 │ │ │ │ + sbceq r7, r8, r4, rrx │ │ │ │ ldr ip, [pc, #36] @ 1914fc │ │ │ │ ldr r2, [pc, #36] @ 191500 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 191504 │ │ │ │ ldr r2, [pc, #28] @ 191508 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqeq r7, r0, lsr #22 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r8, fp, ip, asr #2 │ │ │ │ - sbceq r7, r8, r8 │ │ │ │ + sbceq r8, fp, ip, ror #2 │ │ │ │ + sbceq r7, r8, r8, lsr #32 │ │ │ │ ldr ip, [pc, #36] @ 191538 │ │ │ │ ldr r2, [pc, #36] @ 19153c │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r2] │ │ │ │ ldr r3, [pc, #28] @ 191540 │ │ │ │ ldr r2, [pc, #28] @ 191544 │ │ │ │ ldr r0, [r1] │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ teqeq r7, r4, ror #21 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - sbceq r8, fp, r4, ror #1 │ │ │ │ - sbceq r6, r8, ip, asr #31 │ │ │ │ + sbceq r8, fp, r4, lsl #2 │ │ │ │ + sbceq r6, r8, ip, ror #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ mov fp, r2 │ │ │ │ ldr r2, [pc, #532] @ 19177c │ │ │ │ @@ -352231,15 +352231,15 @@ │ │ │ │ add lr, lr, #1 │ │ │ │ mov r6, #4 │ │ │ │ smlabb r6, r2, r6, r1 │ │ │ │ and lr, lr, #255 @ 0xff │ │ │ │ b 193a64 │ │ │ │ teqeq r7, r8, lsl pc │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r6, fp, r6, lsl r6 │ │ │ │ + sbceq r6, fp, r6, lsr r6 │ │ │ │ subls r2, r9, #-1828716544 @ 0x93000000 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ strdeq r8, [r0], -r3 │ │ │ │ teqeq r7, ip, lsr r2 │ │ │ │ strdeq r0, [r0], -fp │ │ │ │ strdeq r0, [r0], -sl │ │ │ │ strbtvs r6, [r6], -r7, ror #12 │ │ │ │ @@ -369461,15 +369461,15 @@ │ │ │ │ strd r6, [r4, #64] @ 0x40 │ │ │ │ bl 3b570 │ │ │ │ mov r3, #0 │ │ │ │ strh r3, [r4, #136] @ 0x88 │ │ │ │ strb r3, [r4, #138] @ 0x8a │ │ │ │ strb r3, [r4, #144] @ 0x90 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - sbceq r4, sl, r0, ror r9 │ │ │ │ + smulleq r4, sl, r0, r9 │ │ │ │ cmp r2, #0 │ │ │ │ bxeq lr │ │ │ │ b 1a3704 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ @@ -372376,15 +372376,15 @@ │ │ │ │ bl 3a028 <__clock_gettime64@plt> │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ lsl r0, r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - sbceq r1, sl, r0, ror #24 │ │ │ │ + sbceq r1, sl, r0, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldm r0, {r4, r5} │ │ │ │ bl 3bb4c │ │ │ │ mov r0, r5 │ │ │ │ @@ -372656,15 +372656,15 @@ │ │ │ │ ldrb r2, [r0, #1] │ │ │ │ cmp r2, #0 │ │ │ │ bne 1a7f70 │ │ │ │ ldr r3, [r3] │ │ │ │ b 1a7f74 │ │ │ │ ldr r0, [pc, #8] @ 1a7ff0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adcseq r8, r7, ip, lsl #7 │ │ │ │ + adcseq r8, r7, ip, lsr #7 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ subs r4, r2, #0 │ │ │ │ @@ -373037,15 +373037,15 @@ │ │ │ │ andeq r0, r0, fp, ror r1 │ │ │ │ vmulgt.f64 d22, d14, d24 │ │ │ │ @ instruction: 0x501502f9 │ │ │ │ @ instruction: 0xfffe0300 │ │ │ │ ldrbmi lr, [pc, -r0]! │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ tsteq r0, #0, 6 │ │ │ │ - adcseq lr, r8, r8, asr #1 │ │ │ │ + adcseq lr, r8, r8, ror #1 │ │ │ │ teqeq r6, r0, asr #21 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3672] @ 0xe58 │ │ │ │ mov r5, r2 │ │ │ │ @@ -373128,16 +373128,16 @@ │ │ │ │ bl 1b461c │ │ │ │ ldr r0, [pc, #24] @ 1a8750 │ │ │ │ b 1a8674 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, ip, ror #19 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r6, ip, ror r9 │ │ │ │ - @ instruction: 0x00b8ded8 │ │ │ │ - sbceq r1, sl, r0, ror r0 │ │ │ │ + @ instruction: 0x00b8def8 │ │ │ │ + smulleq r1, sl, r0, r0 │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3680] @ 0xe60 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #312] @ 1a88a8 │ │ │ │ @@ -373219,16 +373219,16 @@ │ │ │ │ bl 1b461c │ │ │ │ ldr r0, [pc, #24] @ 1a88bc │ │ │ │ b 1a87e8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, r0, lsl #17 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r6, r8, lsl #16 │ │ │ │ - adcseq sp, r8, ip, ror #26 │ │ │ │ - sbceq r0, sl, r8, ror #29 │ │ │ │ + adcseq sp, r8, ip, lsl #27 │ │ │ │ + sbceq r0, sl, r8, lsl #30 │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr ip, [pc, #948] @ 1a8c8c │ │ │ │ mov r6, r3 │ │ │ │ @@ -373465,21 +373465,21 @@ │ │ │ │ b 1a896c │ │ │ │ mov r9, #174 @ 0xae │ │ │ │ b 1a896c │ │ │ │ mov r9, #165 @ 0xa5 │ │ │ │ b 1a896c │ │ │ │ mov r9, #149 @ 0x95 │ │ │ │ b 1a896c │ │ │ │ - ldrdeq r0, [sl], #224 @ 0xe0 │ │ │ │ + strdeq r0, [sl], #224 @ 0xe0 │ │ │ │ teqeq r6, ip @ │ │ │ │ ldrtcc r4, [r2], #-1604 @ 0xfffff9bc │ │ │ │ submi r5, r7, #1879048196 @ 0x70000004 │ │ │ │ ldmdbpl r6, {r0, r2, r4, r6, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0x47424752 │ │ │ │ - sbceq r0, sl, r1, ror sp │ │ │ │ + smulleq r0, sl, r1, sp │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ subscc r5, r9, #373293056 @ 0x16400000 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -373739,15 +373739,15 @@ │ │ │ │ beq 1a8fbc │ │ │ │ b 1a8fb8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, ip, rrx │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ teqeq r6, r4, lsr r0 │ │ │ │ - sbceq r0, sl, r0, asr #15 │ │ │ │ + sbceq r0, sl, r0, ror #15 │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #480] @ 1a92d8 │ │ │ │ @@ -373870,15 +373870,15 @@ │ │ │ │ ldr r6, [pc, #32] @ 1a92ec │ │ │ │ b 1a91f8 │ │ │ │ ldr r6, [pc, #28] @ 1a92f0 │ │ │ │ b 1a91f8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, r8 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r0, sl, r0, ror r6 │ │ │ │ + smulleq r0, sl, r0, r6 │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ teqeq r6, r8 @ │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -374075,19 +374075,19 @@ │ │ │ │ b 1a9440 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, r0, ror #25 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ teqeq r6, r8, lsr #25 │ │ │ │ andseq r0, r0, r0, lsl #1 │ │ │ │ - smulleq r0, sl, r0, r3 │ │ │ │ - ldrdeq r0, [sl], #52 @ 0x34 │ │ │ │ - sbceq r0, sl, r8, lsr #7 │ │ │ │ + strheq r0, [sl], #48 @ 0x30 │ │ │ │ + strdeq r0, [sl], #52 @ 0x34 │ │ │ │ + sbceq r0, sl, r8, asr #7 │ │ │ │ andeq r0, r8, r1 │ │ │ │ - strdeq r0, [sl], #40 @ 0x28 │ │ │ │ + sbceq r0, sl, r8, lsl r3 │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ vmovgt.u16 sl, d22[2] │ │ │ │ ldmdaeq r6!, {r0, r1, r2, r3, r5, r6, fp}^ │ │ │ │ bpl 167ab88 │ │ │ │ cmpmi pc, #1090519040 @ 0x41000000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -374206,19 +374206,19 @@ │ │ │ │ ldr r2, [pc, #32] @ 1a982c │ │ │ │ ldr r1, [pc, #32] @ 1a9830 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #33554432 @ 0x2000000 │ │ │ │ bl 1b461c │ │ │ │ b 1a96b8 │ │ │ │ - adcseq ip, r8, r4, asr #31 │ │ │ │ - sbceq r0, sl, r8, lsr r1 │ │ │ │ + adcseq ip, r8, r4, ror #31 │ │ │ │ + sbceq r0, sl, r8, asr r1 │ │ │ │ ldmdahi r6!, {r0, r1, r2, r5, fp}^ │ │ │ │ - adcseq ip, r8, ip, lsr #28 │ │ │ │ - ldrdeq pc, [r9], #244 @ 0xf4 │ │ │ │ + adcseq ip, r8, ip, asr #28 │ │ │ │ + strdeq pc, [r9], #244 @ 0xf4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #232] @ 1a9934 │ │ │ │ ldr r3, [pc, #232] @ 1a9938 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -374976,19 +374976,19 @@ │ │ │ │ bl 1b461c │ │ │ │ b 1aa3f0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, ip, ror #28 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r6, ip, lsr #25 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ - adcseq ip, r8, ip, lsl #6 │ │ │ │ - strheq pc, [r9], #64 @ 0x40 @ │ │ │ │ + adcseq ip, r8, ip, lsr #6 │ │ │ │ + ldrdeq pc, [r9], #64 @ 0x40 │ │ │ │ ldmdahi r6!, {r0, r1, r2, r5, fp}^ │ │ │ │ - adcseq ip, r8, ip, asr #5 │ │ │ │ - smulleq pc, r9, r0, r4 @ │ │ │ │ + adcseq ip, r8, ip, ror #5 │ │ │ │ + strheq pc, [r9], #64 @ 0x40 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ subs r4, r2, #0 │ │ │ │ beq 1aa490 │ │ │ │ ldr r3, [r0, #412] @ 0x19c │ │ │ │ @@ -377332,15 +377332,15 @@ │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mov r3, r8 │ │ │ │ mov r1, r7 │ │ │ │ str r5, [sp, #12] │ │ │ │ str fp, [sp, #8] │ │ │ │ str r9, [sp, #4] │ │ │ │ str r6, [sp] │ │ │ │ - bl 83bd54 │ │ │ │ + bl 83bd74 │ │ │ │ mov r0, r4 │ │ │ │ bl 21ab78 │ │ │ │ mov r0, #0 │ │ │ │ ldr r2, [pc, #860] @ 1acc6c │ │ │ │ ldr r3, [pc, #840] @ 1acc5c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -377552,15 +377552,15 @@ │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ b 1ac8d8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, r4, lsl #17 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ ldrbcc r5, [r4], #-2116 @ 0xfffff7bc │ │ │ │ - sbceq ip, r9, r2, lsl #31 │ │ │ │ + sbceq ip, r9, r2, lsr #31 │ │ │ │ teqeq r6, r8, ror #13 │ │ │ │ mcrgt 7, 5, sl, cr11, cr12, {5} │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ @ instruction: 0xfffff800 │ │ │ │ @ instruction: 0xfffff000 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ cmnmi pc, #0 │ │ │ │ @@ -377743,15 +377743,15 @@ │ │ │ │ strge r3, [r5] │ │ │ │ b 1acea8 │ │ │ │ ldr r0, [pc, #24] @ 1acf70 │ │ │ │ b 1acea8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, ip @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrdeq ip, [r9], #156 @ 0x9c │ │ │ │ + strdeq ip, [r9], #156 @ 0x9c │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ teqeq r6, r8, asr #2 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ subs r3, r2, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r2, [r0, #412] @ 0x19c │ │ │ │ cmp r2, r1 │ │ │ │ @@ -377792,20 +377792,20 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 1ad020 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -377991,15 +377991,15 @@ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ cmp r2, r9 │ │ │ │ cmpeq r3, r9 │ │ │ │ movne r3, #1 │ │ │ │ strne r3, [sp, #4] │ │ │ │ bne 1ad26c │ │ │ │ b 1ad280 │ │ │ │ - sbceq ip, r9, r0, lsl #15 │ │ │ │ + sbceq ip, r9, r0, lsr #15 │ │ │ │ cmpcc r4, #68, 16 @ 0x440000 │ │ │ │ mcrgt 7, 5, sl, cr11, cr12, {5} │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ ldrbcc r5, [r4], #-2116 @ 0xfffff7bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -379319,15 +379319,15 @@ │ │ │ │ add r3, r3, #1 │ │ │ │ mul r3, lr, r3 │ │ │ │ cmp r3, ip │ │ │ │ movcc ip, r3 │ │ │ │ b 1ae790 │ │ │ │ mov ip, #0 │ │ │ │ b 1ae790 │ │ │ │ - sbceq fp, r9, r0, ror #3 │ │ │ │ + sbceq fp, r9, r0, lsl #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r0, #940] @ 0x3ac │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -379454,15 +379454,15 @@ │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ lsl r2, r3, #1 │ │ │ │ b 1ae86c │ │ │ │ ldr r0, [pc, #12] @ 1aea24 │ │ │ │ b 1ae9b4 │ │ │ │ mov r2, #0 │ │ │ │ b 1ae86c │ │ │ │ - sbceq fp, r9, sl │ │ │ │ + sbceq fp, r9, sl, lsr #32 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3328] @ 0xd00 │ │ │ │ sub sp, sp, #732 @ 0x2dc │ │ │ │ str r2, [sp, #20] │ │ │ │ @@ -379628,15 +379628,15 @@ │ │ │ │ ldr r3, [r6, #452] @ 0x1c4 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ mov r0, r7 │ │ │ │ bl 2168c0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1aed14 │ │ │ │ ldr r2, [pc, #196] @ 1aedb0 │ │ │ │ ldr r3, [pc, #176] @ 1aeda0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -379671,15 +379671,15 @@ │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 1aed90 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1aed60 │ │ │ │ ldr r5, [pc, #32] @ 1aedb8 │ │ │ │ b 1aece4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r6, r8, lsr #11 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -379692,20 +379692,20 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1aee20 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -379713,20 +379713,20 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ bx r3 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1aedfc │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 1aedd0 │ │ │ │ ldr r3, [r0, #416] @ 0x1a0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -379740,54 +379740,54 @@ │ │ │ │ mov r4, r0 │ │ │ │ bl 21a9e0 │ │ │ │ cmp r0, #0 │ │ │ │ poplt {r4, r5, r6, pc} │ │ │ │ ldr r5, [r4, #416] @ 0x1a0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1aeecc │ │ │ │ mov r0, r5 │ │ │ │ bl 1b3a34 │ │ │ │ ldr r3, [r4, #416] @ 0x1a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, r4, #8192 @ 0x2000 │ │ │ │ add r3, r3, #44 @ 0x2c │ │ │ │ str r3, [r4, #420] @ 0x1a4 │ │ │ │ mov r0, #0 │ │ │ │ strb r1, [r2, #3096] @ 0xc18 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1aeea4 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1aeea4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1aeea4 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1aeea4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1aeea4 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 1ad00c │ │ │ │ b 1aeea4 │ │ │ │ ldr r0, [pc] @ 1aef58 │ │ │ │ @@ -379820,60 +379820,60 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 215b64 │ │ │ │ ldr r5, [r4, #416] @ 0x1a0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 1aefec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af3a4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #416] @ 0x1a0 │ │ │ │ add r6, r4, #8192 @ 0x2000 │ │ │ │ ldr r5, [r6, #3116] @ 0xc2c │ │ │ │ cmp r5, #0 │ │ │ │ beq 1af010 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af1b8 │ │ │ │ ldr r5, [r6, #3112] @ 0xc28 │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r5 │ │ │ │ str r3, [r6, #3116] @ 0xc2c │ │ │ │ beq 1af038 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af1f0 │ │ │ │ ldr r5, [r6, #3276] @ 0xccc │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r5 │ │ │ │ str r3, [r6, #3112] @ 0xc28 │ │ │ │ beq 1af060 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af1cc │ │ │ │ ldr r1, [r4, #48] @ 0x30 │ │ │ │ ldr r2, [r4, #56] @ 0x38 │ │ │ │ mov r3, #0 │ │ │ │ cmp r1, r2 │ │ │ │ str r3, [r6, #3276] @ 0xccc │ │ │ │ beq 1af0a0 │ │ │ │ ldr r5, [r6, #3280] @ 0xcd0 │ │ │ │ cmp r5, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r5 │ │ │ │ beq 1af098 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af238 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #3280] @ 0xcd0 │ │ │ │ add r7, r4, #4096 @ 0x1000 │ │ │ │ ldr r0, [r4, #592] @ 0x250 │ │ │ │ bl 3bb4c │ │ │ │ @@ -379898,15 +379898,15 @@ │ │ │ │ ldr r0, [r7, #1476] @ 0x5c4 │ │ │ │ bl 3bb4c │ │ │ │ ldr r5, [r6, #3196] @ 0xc7c │ │ │ │ cmp r5, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r5 │ │ │ │ beq 1af11c │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af214 │ │ │ │ mov r5, #0 │ │ │ │ ldr r0, [r6, #3232] @ 0xca0 │ │ │ │ str r5, [r6, #3196] @ 0xc7c │ │ │ │ bl 3bb4c │ │ │ │ ldr r0, [r4, #408] @ 0x198 │ │ │ │ @@ -379922,20 +379922,20 @@ │ │ │ │ cmp r3, r5 │ │ │ │ bls 1af25c │ │ │ │ ldr r8, [r0, r5, lsl #2] │ │ │ │ cmp r8, #0 │ │ │ │ beq 1af150 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af148 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1af334 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af148 │ │ │ │ ldr r3, [r8, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -380038,42 +380038,42 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 1b3ad4 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 11abe0 │ │ │ │ ldr r8, [r8, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af148 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af194 │ │ │ │ ldr r8, [r8, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af148 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r8, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1af44c │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af19c │ │ │ │ b 1af148 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1af3e0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1aefe4 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -380081,47 +380081,47 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 1aefe4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1aefe4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af3bc │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1aefe4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 1af494 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af3c4 │ │ │ │ b 1aefe4 │ │ │ │ ldr r8, [r8, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af148 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r8, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1af398 │ │ │ │ ldr r0, [r8, #24] │ │ │ │ bl 1aedbc │ │ │ │ ldr r0, [r4, #408] @ 0x198 │ │ │ │ @@ -380199,15 +380199,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 212434 │ │ │ │ ldr r9, [sp, #20] │ │ │ │ cmp r9, #0 │ │ │ │ beq 1af5d0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af70c │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #20] │ │ │ │ bl 1ab7c8 │ │ │ │ ldr ip, [r7, #3068] @ 0xbfc │ │ │ │ @@ -380268,15 +380268,15 @@ │ │ │ │ str r3, [r1, #256] @ 0x100 │ │ │ │ str r3, [r1, #252] @ 0xfc │ │ │ │ ldr r5, [r6, #520] @ 0x208 │ │ │ │ cmp r5, #0 │ │ │ │ beq 1af6f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af790 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #520] @ 0x208 │ │ │ │ ldr r2, [r4, #416] @ 0x1a0 │ │ │ │ cmp r2, #0 │ │ │ │ beq 1af4f8 │ │ │ │ @@ -380290,15 +380290,15 @@ │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ mov r1, r9 │ │ │ │ blx r3 │ │ │ │ cmp sl, #0 │ │ │ │ beq 1af5d0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af5d0 │ │ │ │ mov r9, sl │ │ │ │ b 1af70c │ │ │ │ mul r2, r5, r9 │ │ │ │ add r2, r2, r2, lsl #1 │ │ │ │ b 1af55c │ │ │ │ @@ -380316,15 +380316,15 @@ │ │ │ │ cmp r1, #0 │ │ │ │ strh r2, [r3] │ │ │ │ str r2, [r6, #656] @ 0x290 │ │ │ │ bne 1af680 │ │ │ │ b 1af4f8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1af7cc │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af6e4 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -380332,163 +380332,163 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 1af6e4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af6e4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1af814 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af7b0 │ │ │ │ b 1af6e4 │ │ │ │ ldr r0, [pc, #92] @ 1af870 │ │ │ │ b 1af4fc │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af6e4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1af800 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedbc │ │ │ │ b 1af6e4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r2, #0 │ │ │ │ b 1af55c │ │ │ │ teqeq r6, r4, lsr fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r6, r4 @ │ │ │ │ - sbceq sl, r9, r4, lsr #6 │ │ │ │ + sbceq sl, r9, r4, asr #6 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [r0] │ │ │ │ cmp r5, r1 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ cmp r5, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r4, r1 │ │ │ │ beq 1af8b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af8d8 │ │ │ │ cmp r4, #0 │ │ │ │ beq 1af8d0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1af914 │ │ │ │ str r4, [r6] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1af998 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af8b4 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1af8b4 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 1af8b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af8d0 │ │ │ │ ldr r5, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af8d0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af8d0 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af8d0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af8d0 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1ad00c │ │ │ │ b 1af8d0 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af8b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af8f0 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af8b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1afa08 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1af8f8 │ │ │ │ b 1af8b4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1af8b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1af9fc │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedbc │ │ │ │ b 1af8b4 │ │ │ │ @@ -380786,22 +380786,22 @@ │ │ │ │ ldr r7, [sl, #520] @ 0x208 │ │ │ │ cmp r4, r7 │ │ │ │ beq 1aff1c │ │ │ │ cmp r7, #0 │ │ │ │ beq 1afefc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1aff8c │ │ │ │ cmp r4, #0 │ │ │ │ beq 1aff18 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b0024 │ │ │ │ str r4, [sl, #520] @ 0x208 │ │ │ │ mov r3, r9 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ @@ -380827,15 +380827,15 @@ │ │ │ │ add ip, r7, ip, lsl #2 │ │ │ │ ldr ip, [ip, #656] @ 0x290 │ │ │ │ cmp ip, r9 │ │ │ │ bne 1aff58 │ │ │ │ b 1aff34 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b00a8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1afefc │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -380865,84 +380865,84 @@ │ │ │ │ str ip, [r4, #256] @ 0x100 │ │ │ │ str r0, [r4, #252] @ 0xfc │ │ │ │ str r1, [ip] │ │ │ │ str r1, [r2, #3068] @ 0xbfc │ │ │ │ b 1afe80 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1aff18 │ │ │ │ ldr r7, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1aff18 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1aff18 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1aff18 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1aff18 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 1ad00c │ │ │ │ b 1aff18 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1afefc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1affa4 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1afefc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b0120 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1affac │ │ │ │ b 1afefc │ │ │ │ ldr r0, [pc, #64] @ 1b0160 │ │ │ │ b 1aff38 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1afefc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b010c │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 1aedbc │ │ │ │ b 1afefc │ │ │ │ @@ -380961,33 +380961,33 @@ │ │ │ │ cmp r5, r1 │ │ │ │ beq 1b01e4 │ │ │ │ cmp r5, #0 │ │ │ │ mov r6, r0 │ │ │ │ beq 1b01b8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b01ec │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b01d4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b0244 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ str r4, [r7, #512] @ 0x200 │ │ │ │ bl 212994 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b02c8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b01b8 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -381001,82 +381001,82 @@ │ │ │ │ ldr r3, [r7] │ │ │ │ mov r0, #0 │ │ │ │ orr r3, r3, #4096 @ 0x1000 │ │ │ │ str r3, [r7] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b01d4 │ │ │ │ ldr r5, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b01d4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b01d4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b01d4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b01d4 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1ad00c │ │ │ │ b 1b01d4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b01b8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0204 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b01b8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b0338 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b020c │ │ │ │ b 1b01b8 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b01b8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b032c │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedbc │ │ │ │ b 1b01b8 │ │ │ │ @@ -381107,15 +381107,15 @@ │ │ │ │ bne 1b04c0 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ add r5, r0, #8192 @ 0x2000 │ │ │ │ add r1, sp, #4 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r5, #3192] @ 0xc78 │ │ │ │ - bl 95d308 │ │ │ │ + bl 95d328 │ │ │ │ cmp r0, #0 │ │ │ │ mov r1, r0 │ │ │ │ str r0, [sp, #8] │ │ │ │ beq 1b0414 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b0164 │ │ │ │ b 1b03b4 │ │ │ │ @@ -381130,36 +381130,36 @@ │ │ │ │ mov r1, r2 │ │ │ │ str r3, [r1, #60]! @ 0x3c │ │ │ │ ldr r0, [r5, #3192] @ 0xc78 │ │ │ │ bl 17a7a0 │ │ │ │ ldr r5, [sp, #8] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b046c │ │ │ │ mov r0, r5 │ │ │ │ bl 1b3a34 │ │ │ │ ldr r1, [sp, #8] │ │ │ │ b 1b0408 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b045c │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b045c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b045c │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 1ad00c │ │ │ │ b 1b045c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -381180,33 +381180,33 @@ │ │ │ │ cmp r5, r1 │ │ │ │ beq 1b0550 │ │ │ │ cmp r5, #0 │ │ │ │ mov r6, r0 │ │ │ │ beq 1b0524 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b0558 │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b0540 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b05b0 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ str r4, [r7, #164] @ 0xa4 │ │ │ │ bl 212c28 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b0634 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0524 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -381220,82 +381220,82 @@ │ │ │ │ ldr r3, [r7] │ │ │ │ mov r0, #0 │ │ │ │ orr r3, r3, #64 @ 0x40 │ │ │ │ str r3, [r7] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0540 │ │ │ │ ldr r5, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0540 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0540 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0540 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0540 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1ad00c │ │ │ │ b 1b0540 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0524 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0570 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0524 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b06a4 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0578 │ │ │ │ b 1b0524 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0524 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b0698 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedbc │ │ │ │ b 1b0524 │ │ │ │ @@ -381313,33 +381313,33 @@ │ │ │ │ cmp r5, r1 │ │ │ │ beq 1b0764 │ │ │ │ cmp r5, #0 │ │ │ │ mov r6, r0 │ │ │ │ beq 1b0738 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b076c │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b0754 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b07c4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ str r4, [r7, #184] @ 0xb8 │ │ │ │ bl 213124 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b0848 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0738 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -381353,82 +381353,82 @@ │ │ │ │ ldr r3, [r7] │ │ │ │ mov r0, #0 │ │ │ │ orr r3, r3, #256 @ 0x100 │ │ │ │ str r3, [r7] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0754 │ │ │ │ ldr r5, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0754 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0754 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0754 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0754 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1ad00c │ │ │ │ b 1b0754 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0738 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0784 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0738 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b08b8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b078c │ │ │ │ b 1b0738 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0738 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b08ac │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedbc │ │ │ │ b 1b0738 │ │ │ │ @@ -381449,47 +381449,47 @@ │ │ │ │ ldr r0, [pc, #476] @ 1b0b14 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r6, [r0, #552] @ 0x228 │ │ │ │ cmp r6, #0 │ │ │ │ beq 1b09e8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b09d8 │ │ │ │ b 1b0990 │ │ │ │ ldrb r3, [r0, #52] @ 0x34 │ │ │ │ cmp r3, #6 │ │ │ │ beq 1b09f0 │ │ │ │ ldr r6, [r5, #552] @ 0x228 │ │ │ │ cmp r4, r6 │ │ │ │ beq 1b09e8 │ │ │ │ cmp r6, #0 │ │ │ │ beq 1b09c4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b09c4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b0a00 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b09bc │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0ac4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b09d8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b0a70 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ str r4, [r5, #552] @ 0x228 │ │ │ │ bl 2136fc │ │ │ │ mov r0, #0 │ │ │ │ @@ -381497,73 +381497,73 @@ │ │ │ │ ldrb r3, [r0, #53] @ 0x35 │ │ │ │ cmp r3, #6 │ │ │ │ bne 1b0968 │ │ │ │ b 1b0930 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b09bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b09a8 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b09bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b0ad4 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b09b0 │ │ │ │ b 1b09bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b09d8 │ │ │ │ ldr r6, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b09d8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b09d8 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 1ad00c │ │ │ │ b 1b09d8 │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 1b09bc │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b09bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b0a64 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 1aedbc │ │ │ │ b 1b09bc │ │ │ │ @@ -381616,33 +381616,33 @@ │ │ │ │ ldr r5, [r7, #516] @ 0x204 │ │ │ │ cmp r4, r5 │ │ │ │ beq 1b0c14 │ │ │ │ cmp r5, #0 │ │ │ │ beq 1b0bf4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b0c28 │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b0c10 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b0ca0 │ │ │ │ str r4, [r7, #516] @ 0x204 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ bl 2127ac │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b0d24 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0bf4 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -381664,82 +381664,82 @@ │ │ │ │ ldr r3, [r7] │ │ │ │ mov r0, #0 │ │ │ │ orr r3, r3, #8192 @ 0x2000 │ │ │ │ str r3, [r7] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0c10 │ │ │ │ ldr r5, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0c10 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0c10 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0c10 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0c10 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1ad00c │ │ │ │ b 1b0c10 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0bf4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0c40 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0bf4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b0d94 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b0c48 │ │ │ │ b 1b0bf4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b0bf4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b0d88 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedbc │ │ │ │ b 1b0bf4 │ │ │ │ @@ -381904,15 +381904,15 @@ │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, #0 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ beq 1b1074 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b116c │ │ │ │ ldr r2, [r4, #416] @ 0x1a0 │ │ │ │ mov r3, #0 │ │ │ │ cmp r2, r3 │ │ │ │ addne r2, r4, #424 @ 0x1a8 │ │ │ │ strne r2, [r4, #420] @ 0x1a4 │ │ │ │ @@ -381937,15 +381937,15 @@ │ │ │ │ strh r3, [r5, #196] @ 0xc4 │ │ │ │ bne 1b10e4 │ │ │ │ ldrb r3, [r5, #208] @ 0xd0 │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b118c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b11f8 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #520] @ 0x208 │ │ │ │ ldr r3, [r4, #416] @ 0x1a0 │ │ │ │ cmp r3, #0 │ │ │ │ addne r3, r3, #44 @ 0x2c │ │ │ │ @@ -381993,28 +381993,28 @@ │ │ │ │ bne 1b10e4 │ │ │ │ b 1b1100 │ │ │ │ ldr r5, [sp, #56] @ 0x38 │ │ │ │ cmp r5, #0 │ │ │ │ beq 1b104c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b104c │ │ │ │ ldr r0, [r5, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ bne 1b11c4 │ │ │ │ b 1b104c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b123c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b10f8 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -382024,50 +382024,50 @@ │ │ │ │ blx r3 │ │ │ │ b 1b10f8 │ │ │ │ ldr r0, [pc, #156] @ 1b12d8 │ │ │ │ b 1b0e78 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b10f8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b127c │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b1218 │ │ │ │ b 1b10f8 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b10f8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b1270 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedbc │ │ │ │ b 1b10f8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r2, #0 │ │ │ │ b 1b0f60 │ │ │ │ teqpeq r5, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqpeq r5, r8, ror r1 @ p-variant is OBSOLETE │ │ │ │ - sbceq r8, r9, r6, asr #18 │ │ │ │ + sbceq r8, r9, r6, ror #18 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ ldr r3, [r0, #320] @ 0x140 │ │ │ │ cmp r3, r1 │ │ │ │ bls 1b1528 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -382088,50 +382088,50 @@ │ │ │ │ ldr r6, [r0, r8, lsl #2] │ │ │ │ cmp r2, r6 │ │ │ │ beq 1b1488 │ │ │ │ cmp r6, #0 │ │ │ │ beq 1b1388 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1388 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b14a0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1380 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b1510 │ │ │ │ cmp r5, #0 │ │ │ │ beq 1b1484 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1484 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b1484 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1484 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b1484 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 1ad00c │ │ │ │ b 1b1484 │ │ │ │ cmp r1, #0 │ │ │ │ @@ -382164,45 +382164,45 @@ │ │ │ │ b 1b1338 │ │ │ │ add r8, r1, #134 @ 0x86 │ │ │ │ ldr r6, [r0, r8, lsl #2] │ │ │ │ cmp r6, #0 │ │ │ │ beq 1b1488 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b1354 │ │ │ │ str r5, [r4, r8, lsl #2] │ │ │ │ mov r0, r4 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r7 │ │ │ │ bl 21341c │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1380 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b136c │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1380 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b1530 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b1374 │ │ │ │ b 1b1380 │ │ │ │ @@ -382213,20 +382213,20 @@ │ │ │ │ ldr r0, [pc, #72] @ 1b1570 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [pc, #64] @ 1b1570 │ │ │ │ bx lr │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1380 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b1504 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 1aedbc │ │ │ │ b 1b1380 │ │ │ │ @@ -382281,22 +382281,22 @@ │ │ │ │ ldr r7, [r8, #2228] @ 0x8b4 │ │ │ │ cmp r5, r7 │ │ │ │ beq 1b1678 │ │ │ │ cmp r7, #0 │ │ │ │ beq 1b1658 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b1764 │ │ │ │ cmp r5, #0 │ │ │ │ beq 1b1674 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b17c8 │ │ │ │ str r5, [r8, #2228] @ 0x8b4 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ bl 21220c │ │ │ │ @@ -382353,15 +382353,15 @@ │ │ │ │ str ip, [r5, #180] @ 0xb4 │ │ │ │ str lr, [r5, #176] @ 0xb0 │ │ │ │ str r0, [ip] │ │ │ │ str r0, [r1, #3076] @ 0xc04 │ │ │ │ b 1b15fc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b181c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1658 │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -382378,72 +382378,72 @@ │ │ │ │ add r2, r3, r4, lsl #2 │ │ │ │ ldr r2, [r2, #2228] @ 0x8b4 │ │ │ │ cmp r2, #0 │ │ │ │ bne 1b1610 │ │ │ │ b 1b1688 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b1674 │ │ │ │ ldr r7, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1674 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b1674 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 1ad00c │ │ │ │ b 1b1674 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1658 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b177c │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1658 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b1894 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b1784 │ │ │ │ b 1b1658 │ │ │ │ ldr r0, [pc, #64] @ 1b18d4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1658 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b1880 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 1aedbc │ │ │ │ b 1b1658 │ │ │ │ @@ -382465,24 +382465,24 @@ │ │ │ │ strb r2, [r3, #3096] @ 0xc18 │ │ │ │ mov r5, r1 │ │ │ │ bl 1b384c │ │ │ │ ldr r6, [r4, #416] @ 0x1a0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ str r6, [r5] │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b1948 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [r4, #416] @ 0x1a0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b1984 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1938 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -382490,20 +382490,20 @@ │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 1b1938 │ │ │ │ ldr r5, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1938 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b19e0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1938 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -382513,48 +382513,48 @@ │ │ │ │ blx r3 │ │ │ │ b 1b1938 │ │ │ │ ldr r0, [pc, #176] @ 1b1a90 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1938 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b19b4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1938 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b1a50 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b19bc │ │ │ │ b 1b1938 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b1938 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b1a44 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 1aedbc │ │ │ │ b 1b1938 │ │ │ │ @@ -382847,15 +382847,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [r4, #64] @ 0x40 │ │ │ │ beq 1b2d74 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r7 │ │ │ │ ldr r0, [r6, #1424] @ 0x590 │ │ │ │ - bl 81b958 │ │ │ │ + bl 81b978 │ │ │ │ ldr r6, [sp, #32] │ │ │ │ ldr r1, [sl, #1148] @ 0x47c │ │ │ │ str r0, [r6, #3268] @ 0xcc4 │ │ │ │ mov r0, r4 │ │ │ │ bl 1e8c1c │ │ │ │ ldr r3, [sl, #1152] @ 0x480 │ │ │ │ ldr ip, [pc, #3480] @ 1b2ce0 │ │ │ │ @@ -382930,15 +382930,15 @@ │ │ │ │ blx r2 │ │ │ │ cmp sl, #0 │ │ │ │ blt 1b2394 │ │ │ │ ldr r3, [r4, #408] @ 0x198 │ │ │ │ mov r1, #1 │ │ │ │ ldr sl, [r3, r6] │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b21cc │ │ │ │ mov r0, sl │ │ │ │ bl 1b3a34 │ │ │ │ ldr r3, [r4, #408] @ 0x198 │ │ │ │ mov r2, #0 │ │ │ │ ldr r0, [r3, r6] │ │ │ │ @@ -382946,35 +382946,35 @@ │ │ │ │ mov r3, r8 │ │ │ │ bl 21d0b0 │ │ │ │ subs sl, r0, #0 │ │ │ │ blt 1b2394 │ │ │ │ ldr r6, [r8] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b22a4 │ │ │ │ mov r0, r6 │ │ │ │ bl 1b3a34 │ │ │ │ ldr r6, [r8], #4 │ │ │ │ ldr sl, [r9, #4]! │ │ │ │ cmp r6, sl │ │ │ │ beq 1b2110 │ │ │ │ cmp sl, #0 │ │ │ │ beq 1b20f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b2358 │ │ │ │ cmp r6, #0 │ │ │ │ beq 1b210c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b23c8 │ │ │ │ str r6, [r9] │ │ │ │ ldr r3, [r4, #412] @ 0x19c │ │ │ │ add r7, r7, #1 │ │ │ │ cmp r7, r3 │ │ │ │ add r5, r5, #56 @ 0x38 │ │ │ │ @@ -383019,114 +383019,114 @@ │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #8192 @ 0x2000 │ │ │ │ ldr r3, [r4, #396] @ 0x18c │ │ │ │ strne r2, [r4, #280] @ 0x118 │ │ │ │ b 1b1e5c │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b207c │ │ │ │ ldr r2, [sl, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #12 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b207c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ ldrb r1, [r2, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq 1b207c │ │ │ │ ldr r2, [r2, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #12 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b207c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ ldrb r1, [r2, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq 1b207c │ │ │ │ ldr r2, [r2, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #12 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b207c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ ldrb r1, [r2, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq 1b207c │ │ │ │ ldr r0, [r2, #24] │ │ │ │ bl 1ad00c │ │ │ │ b 1b207c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b20bc │ │ │ │ ldr sl, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b20bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b20bc │ │ │ │ ldr sl, [sl, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b20bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b20bc │ │ │ │ ldr sl, [sl, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b20bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b20bc │ │ │ │ ldr r0, [sl, #24] │ │ │ │ bl 1ad00c │ │ │ │ b 1b20bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 1b2464 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b20f0 │ │ │ │ ldr r2, [sl, #24] │ │ │ │ cmp r2, #0 │ │ │ │ @@ -383146,39 +383146,39 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 1b2dcc │ │ │ │ mov r0, fp │ │ │ │ add sp, sp, #332 @ 0x14c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b210c │ │ │ │ ldr sl, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b210c │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b210c │ │ │ │ ldr sl, [sl, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b210c │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b210c │ │ │ │ ldr r0, [sl, #24] │ │ │ │ bl 1ad00c │ │ │ │ b 1b210c │ │ │ │ ldr r0, [r4, #48] @ 0x30 │ │ │ │ @@ -383186,32 +383186,32 @@ │ │ │ │ ldr r3, [r0, #620] @ 0x26c │ │ │ │ mov r1, #0 │ │ │ │ blx r3 │ │ │ │ b 1b21b4 │ │ │ │ ldr sl, [sl, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b20f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [sl, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b2370 │ │ │ │ ldr sl, [sl, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b20f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r1, [sl, #20] │ │ │ │ cmp r1, #0 │ │ │ │ mov r2, r0 │ │ │ │ bne 1b2d7c │ │ │ │ cmp r2, #0 │ │ │ │ beq 1b2378 │ │ │ │ b 1b20f0 │ │ │ │ @@ -383729,29 +383729,29 @@ │ │ │ │ bne 1b2968 │ │ │ │ b 1b2974 │ │ │ │ teqeq r5, r4, asr #5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ stclgt 12, cr12, [ip], {204} @ 0xcc │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ teqeq r5, r8, asr ip │ │ │ │ - adcseq r5, r7, ip, ror r4 │ │ │ │ + umlalseq r5, r7, ip, r4 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r1, r0, asr #32 │ │ │ │ eorseq r0, r5, r1 │ │ │ │ andeq r0, r0, r8, lsl #16 │ │ │ │ andeq r0, r0, sp, lsl r1 │ │ │ │ andeq r1, r0, pc, asr #3 │ │ │ │ andeq r1, r0, r0, lsr r0 │ │ │ │ - adcseq r5, r7, r4, asr r0 │ │ │ │ + adcseq r5, r7, r4, ror r0 │ │ │ │ sublt r0, r0, #54 @ 0x36 │ │ │ │ @ instruction: 0xff7c0000 │ │ │ │ cmnmi r0, r0 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ - adcseq r3, r8, r4, asr sl │ │ │ │ - adcseq r3, r8, ip, asr #19 │ │ │ │ + adcseq r3, r8, r4, ror sl │ │ │ │ + adcseq r3, r8, ip, ror #19 │ │ │ │ andhi r0, r7, lr │ │ │ │ ldmdahi r6!, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ ldmdahi r6!, {r0, r1, r2, r5, fp}^ │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [r0, #604] @ 0x25c │ │ │ │ blx r3 │ │ │ │ ldr r1, [pc, #-36] @ 1b2d24 │ │ │ │ @@ -383768,20 +383768,20 @@ │ │ │ │ bne 1b2558 │ │ │ │ b 1b2508 │ │ │ │ ldr fp, [pc, #-84] @ 1b2d28 │ │ │ │ b 1b2398 │ │ │ │ ldr sl, [sl, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b20f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sl, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r1, [sl, #20] │ │ │ │ cmp r1, #0 │ │ │ │ mov r2, r0 │ │ │ │ beq 1b24c8 │ │ │ │ ldr r0, [sl, #24] │ │ │ │ bl 1aedbc │ │ │ │ b 1b20f0 │ │ │ │ @@ -384471,23 +384471,23 @@ │ │ │ │ beq 1b387c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b386c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #1 │ │ │ │ mov r5, r0 │ │ │ │ beq 1b389c │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, r0 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b3894 │ │ │ │ bl 1b384c │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -384593,28 +384593,28 @@ │ │ │ │ beq 1b3a64 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b3a54 │ │ │ │ add r6, r4, #8 │ │ │ │ ldr r5, [r4, #8] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r5, #0 │ │ │ │ bne 1b3a80 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ ldr r5, [r4, #28] │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ orrs r3, r3, r0 │ │ │ │ beq 1b3ac4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 1b3a78 │ │ │ │ mov r0, r5 │ │ │ │ bl 1b3a34 │ │ │ │ @@ -384655,23 +384655,23 @@ │ │ │ │ beq 1b3b5c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b3b4c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 1b3b78 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ ldr r6, [r4, #28] │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ orrs r3, r3, r0 │ │ │ │ beq 1b3bac │ │ │ │ cmp r6, #0 │ │ │ │ beq 1b3b70 │ │ │ │ mov r0, r6 │ │ │ │ bl 1b3b2c │ │ │ │ @@ -384907,27 +384907,27 @@ │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r5, [r4, #4] │ │ │ │ str r0, [r4, #8] │ │ │ │ cmp r5, r6 │ │ │ │ beq 1b3f90 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, r6 │ │ │ │ bne 1b3f90 │ │ │ │ ldr r0, [r5, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 1b3f90 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b3f60 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #4] │ │ │ │ b 1b3f10 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r5, r4, asr #3 │ │ │ │ @@ -385019,15 +385019,15 @@ │ │ │ │ ldr r3, [r0, #452] @ 0x1c4 │ │ │ │ blx r3 │ │ │ │ ldr r4, [r5, #4] │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b40c4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b40c0 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -385144,15 +385144,15 @@ │ │ │ │ cmp r2, r0 │ │ │ │ beq 1b41fc │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #4] │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str sl, [r6] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sl, #16] │ │ │ │ str r3, [r6, #8] │ │ │ │ add r5, r3, r5 │ │ │ │ ldr r3, [sl] │ │ │ │ str r4, [r6, #4] │ │ │ │ add r3, r3, #1 │ │ │ │ str r5, [sl, #16] │ │ │ │ @@ -385164,15 +385164,15 @@ │ │ │ │ mov r6, #0 │ │ │ │ b 1b42bc │ │ │ │ ldr r4, [r6, #4] │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b4364 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b437c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r6, #4] │ │ │ │ bl 17f4ac │ │ │ │ @@ -385182,15 +385182,15 @@ │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ mov r1, r4 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 1b4364 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b4364 │ │ │ │ mov r4, r5 │ │ │ │ b 1b437c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r5, r8, lsl #29 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -385208,15 +385208,15 @@ │ │ │ │ mov r7, r0 │ │ │ │ beq 1b4474 │ │ │ │ ldr r4, [r1, #4] │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b4418 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b4444 │ │ │ │ ldr r6, [r5] │ │ │ │ ldr r3, [r6] │ │ │ │ mov r2, #0 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, r2 │ │ │ │ @@ -385231,30 +385231,30 @@ │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 1b4414 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b4414 │ │ │ │ b 1b4444 │ │ │ │ ldr r1, [r1, #12] │ │ │ │ cmp r1, #0 │ │ │ │ beq 1b448c │ │ │ │ ldr r0, [r0] │ │ │ │ ldr r3, [r0, #452] @ 0x1c4 │ │ │ │ blx r3 │ │ │ │ ldr r4, [r5, #4] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 1b44ac │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b44c4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r5 │ │ │ │ add r0, r7, #4 │ │ │ │ str r3, [r5, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -385275,15 +385275,15 @@ │ │ │ │ ldr r3, [r0, #452] @ 0x1c4 │ │ │ │ blx r3 │ │ │ │ ldr r4, [r6, #4] │ │ │ │ cmp r4, #0 │ │ │ │ beq 1b4528 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b4544 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #4] │ │ │ │ mov r3, #0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r0, r7 │ │ │ │ @@ -385503,23 +385503,23 @@ │ │ │ │ b 1b47d4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r5, r4, ror r6 │ │ │ │ teqeq r5, ip, lsr #19 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r5, r4, lsr r6 │ │ │ │ teqeq r5, r0, ror #18 │ │ │ │ - umlalseq fp, r6, r0, sp │ │ │ │ - adcseq fp, r6, r0, asr #26 │ │ │ │ - adcseq r1, r8, r0, ror #30 │ │ │ │ + @ instruction: 0x00b6bdb0 │ │ │ │ + adcseq fp, r6, r0, ror #26 │ │ │ │ + adcseq r1, r8, r0, lsl #31 │ │ │ │ teqeq r1, r0, asr #19 │ │ │ │ - adcseq r1, r8, r8, lsl pc │ │ │ │ - teqeq r5, r8 @ │ │ │ │ adcseq r1, r8, r8, lsr pc │ │ │ │ - @ instruction: 0x00b81ef8 │ │ │ │ - adcseq r1, r8, r0, asr #29 │ │ │ │ + teqeq r5, r8 @ │ │ │ │ + adcseq r1, r8, r8, asr pc │ │ │ │ + adcseq r1, r8, r8, lsl pc │ │ │ │ + adcseq r1, r8, r0, ror #29 │ │ │ │ ldm r0, {r3, ip} │ │ │ │ ldr r2, [r0, #8] │ │ │ │ ldr r1, [r0, #12] │ │ │ │ eor r3, r3, ip │ │ │ │ eor r3, r3, r2 │ │ │ │ ldr r2, [r0, #16] │ │ │ │ eor r3, r3, r1 │ │ │ │ @@ -385859,20 +385859,20 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b4e7c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -385880,20 +385880,20 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ bx r3 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b4e58 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 1b4e2c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -386560,31 +386560,31 @@ │ │ │ │ str r3, [sp, #28] │ │ │ │ str r3, [sp, #24] │ │ │ │ str r3, [sp, #20] │ │ │ │ str r3, [sp, #16] │ │ │ │ b 1b4fd4 │ │ │ │ teqeq r5, r0, lsr #2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r4, r9, ip, lsl #22 │ │ │ │ + sbceq r4, r9, ip, lsr #22 │ │ │ │ teqeq r5, r0, lsr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ add r0, r4, #12 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1b5960 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1b59a0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b5958 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -386593,60 +386593,60 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ blx r3 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b5958 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b5978 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b5958 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b5978 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b5958 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 1b5a40 │ │ │ │ cmp r3, #0 │ │ │ │ beq 1b5980 │ │ │ │ b 1b5958 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 1b5958 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 1b5a34 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 1b4e18 │ │ │ │ b 1b5958 │ │ │ │ @@ -387525,15 +387525,15 @@ │ │ │ │ str r3, [sp] │ │ │ │ mov r0, r4 │ │ │ │ ldm r8, {r1, r2, r3} │ │ │ │ b 1b5dd8 │ │ │ │ teqeq r5, r4, asr #10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - sbceq r3, r9, lr, lsr #26 │ │ │ │ + sbceq r3, r9, lr, asr #26 │ │ │ │ teqeq r5, r0 @ │ │ │ │ addmi r0, r0, r0 │ │ │ │ strdeq r0, [r1], -r0 @ │ │ │ │ mov r3, #1065353216 @ 0x3f800000 │ │ │ │ add fp, sp, #420 @ 0x1a4 │ │ │ │ add r2, sp, #628 @ 0x274 │ │ │ │ mov r1, r4 │ │ │ │ @@ -389947,18 +389947,18 @@ │ │ │ │ ldrb r3, [sp, #348] @ 0x15c │ │ │ │ mov fp, r8 │ │ │ │ lsr r3, r3, #4 │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ b 1b978c │ │ │ │ teqeq r5, r4, ror #21 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r0, r9, ip, lsl #25 │ │ │ │ - sbceq r0, r9, ip, ror ip │ │ │ │ - smulleq r0, r9, r8, r2 │ │ │ │ - sbceq pc, r8, r8, lsr pc @ │ │ │ │ + sbceq r0, r9, ip, lsr #25 │ │ │ │ + smulleq r0, r9, ip, ip │ │ │ │ + strheq r0, [r9], #40 @ 0x28 │ │ │ │ + sbceq pc, r8, r8, asr pc @ │ │ │ │ cmp r3, #25 │ │ │ │ ldrls r1, [sp, #152] @ 0x98 │ │ │ │ movhi r3, #6 │ │ │ │ ldrbls r3, [r1, r3] │ │ │ │ cmp ip, #1 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ beq 1b9774 │ │ │ │ @@ -392194,15 +392194,15 @@ │ │ │ │ mov r5, r8 │ │ │ │ mov r4, #2 │ │ │ │ str r8, [sp, #104] @ 0x68 │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ b 1b8fb4 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ strd r1, [r0], -pc @ │ │ │ │ - adcseq fp, r7, ip, lsl r8 │ │ │ │ + adcseq fp, r7, ip, lsr r8 │ │ │ │ teqeq r5, r0, ror #23 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ tst lr, #1 │ │ │ │ beq 1bb488 │ │ │ │ mov r8, #1 │ │ │ │ add r4, sp, #988 @ 0x3dc │ │ │ │ str r3, [sp, #8] │ │ │ │ @@ -394324,15 +394324,15 @@ │ │ │ │ ldm sl, {r0, r1, r2, r3} │ │ │ │ stm r4, {r0, r1, r2, r3} │ │ │ │ b 1bd2b0 │ │ │ │ teqeq r5, r4, ror #4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ ldmdaeq r8, {r1, r5} │ │ │ │ andeq r0, r0, r2, asr #3 │ │ │ │ - sbceq fp, r8, r8, asr #23 │ │ │ │ + sbceq fp, r8, r8, ror #23 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldrb ip, [r3, #2] │ │ │ │ tst ip, #64 @ 0x40 │ │ │ │ beq 1d36c4 │ │ │ │ tst ip, #128 @ 0x80 │ │ │ │ beq 1be288 │ │ │ │ add r3, sp, #1552 @ 0x610 │ │ │ │ @@ -397966,15 +397966,15 @@ │ │ │ │ str r2, [sp, #124] @ 0x7c │ │ │ │ ldr r2, [sp, #176] @ 0xb0 │ │ │ │ and r3, r3, #3 │ │ │ │ lsl r2, r2, #22 │ │ │ │ add r3, r3, #1 │ │ │ │ str r2, [sp, #128] @ 0x80 │ │ │ │ b 1bfe04 │ │ │ │ - @ instruction: 0x00b765bc │ │ │ │ + @ instruction: 0x00b765dc │ │ │ │ teqpeq r4, r8, ror #18 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ and r1, r0, r0, lsl #16 │ │ │ │ add ip, sp, #5376 @ 0x1500 │ │ │ │ mov r0, ip │ │ │ │ mov r1, fp │ │ │ │ str ip, [sp, #264] @ 0x108 │ │ │ │ @@ -422823,15 +422823,15 @@ │ │ │ │ and r3, r3, #-16777216 @ 0xff000000 │ │ │ │ orr r3, ip, r3 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ mov r1, r9 │ │ │ │ ldr r0, [r7, #3160] @ 0xc58 │ │ │ │ ldr sl, [sp] │ │ │ │ ldr r8, [sp, #8] │ │ │ │ - bl 95d308 │ │ │ │ + bl 95d328 │ │ │ │ cmp r0, #0 │ │ │ │ mov r4, r0 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ beq 1d9100 │ │ │ │ ldr r2, [pc, #708] @ 1d92a4 │ │ │ │ ldr r3, [pc, #692] @ 1d9298 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -422921,15 +422921,15 @@ │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #196] @ 0xc4 │ │ │ │ blx r3 │ │ │ │ ldr r1, [pc, #364] @ 1d92b0 │ │ │ │ mov r2, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r7, #3160] @ 0xc58 │ │ │ │ - bl 95d328 │ │ │ │ + bl 95d348 │ │ │ │ ldr r0, [r7, #3160] @ 0xc58 │ │ │ │ mov r1, r4 │ │ │ │ bl 17a6ac │ │ │ │ ldr r3, [r5, #1104] @ 0x450 │ │ │ │ str r4, [r7, #3176] @ 0xc68 │ │ │ │ orr r3, r3, #64 @ 0x40 │ │ │ │ str r3, [r5, #1104] @ 0x450 │ │ │ │ @@ -423005,18 +423005,18 @@ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, #0 │ │ │ │ bne 1d8e0c │ │ │ │ b 1d9234 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r3, r8, lsl r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r0, r7, r6, asr #29 │ │ │ │ + sbceq r0, r7, r6, ror #29 │ │ │ │ andeq r1, r0, r0, lsl r1 │ │ │ │ teqeq r3, r8, lsl r0 │ │ │ │ - strheq r0, [r7], #152 @ 0x98 │ │ │ │ + ldrdeq r0, [r7], #152 @ 0x98 │ │ │ │ stmhi r8, {r0, r3, r7, fp, pc} │ │ │ │ @ instruction: 0xfffdc7e4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #200] @ 1d9394 │ │ │ │ @@ -423085,35 +423085,35 @@ │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r4, #3160] @ 0xc58 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1d93ec │ │ │ │ ldr r1, [pc, #136] @ 1d9460 │ │ │ │ mov r2, #0 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 95d328 │ │ │ │ + bl 95d348 │ │ │ │ ldr r0, [r4, #3160] @ 0xc58 │ │ │ │ mov r1, #0 │ │ │ │ bl 17a5f0 │ │ │ │ ldr r0, [r4, #3164] @ 0xc5c │ │ │ │ cmp r0, #0 │ │ │ │ beq 1d9414 │ │ │ │ ldr r1, [pc, #100] @ 1d9464 │ │ │ │ mov r2, #0 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 95d328 │ │ │ │ + bl 95d348 │ │ │ │ ldr r0, [r4, #3164] @ 0xc5c │ │ │ │ mov r1, #0 │ │ │ │ bl 17a5f0 │ │ │ │ ldr r0, [r4, #3192] @ 0xc78 │ │ │ │ cmp r0, #0 │ │ │ │ beq 1d943c │ │ │ │ ldr r1, [pc, #64] @ 1d9468 │ │ │ │ mov r2, #0 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 95d328 │ │ │ │ + bl 95d348 │ │ │ │ ldr r0, [r4, #3192] @ 0xc78 │ │ │ │ mov r1, #0 │ │ │ │ bl 17a5f0 │ │ │ │ add r5, r5, #11328 @ 0x2c40 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [r5, #32] │ │ │ │ @@ -425675,18 +425675,18 @@ │ │ │ │ teqeq r3, r4, lsr r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r3, r0 @ │ │ │ │ vmulmi.f64 d22, d14, d24 │ │ │ │ svcvc 0x007fffff │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ - sbceq lr, r6, ip, ror #8 │ │ │ │ - sbceq lr, r6, ip, asr r4 │ │ │ │ + sbceq lr, r6, ip, lsl #9 │ │ │ │ + sbceq lr, r6, ip, ror r4 │ │ │ │ andeq r1, r0, r0, lsl r1 │ │ │ │ - smulleq sp, r6, r8, ip │ │ │ │ + strheq sp, [r6], #200 @ 0xc8 │ │ │ │ stmhi r8, {r0, r3, r7, fp, pc} │ │ │ │ @ instruction: 0xfffffc00 │ │ │ │ andne r0, r0, r0, ror #7 │ │ │ │ andne r0, r0, r0, lsr #32 │ │ │ │ cmnmi pc, #0 │ │ │ │ @ instruction: 0xfffd9644 │ │ │ │ ldr r5, [fp, #-196] @ 0xffffff3c │ │ │ │ @@ -425920,15 +425920,15 @@ │ │ │ │ ldr r2, [r2, #3420] @ 0xd5c │ │ │ │ bic r3, r3, #224 @ 0xe0 │ │ │ │ and r2, r2, #7 │ │ │ │ orr r3, r3, r2, lsl #5 │ │ │ │ strb r3, [fp, #-74] @ 0xffffffb6 │ │ │ │ mov r1, sl │ │ │ │ ldr r0, [r8, #3164] @ 0xc5c │ │ │ │ - bl 95d308 │ │ │ │ + bl 95d328 │ │ │ │ cmp r0, #0 │ │ │ │ mov r4, r0 │ │ │ │ str r0, [fp, #-120] @ 0xffffff88 │ │ │ │ beq 1dc29c │ │ │ │ ldr r2, [fp, #-128] @ 0xffffff80 │ │ │ │ ldr r3, [r2, #1104] @ 0x450 │ │ │ │ str r4, [r8, #3172] @ 0xc64 │ │ │ │ @@ -426097,15 +426097,15 @@ │ │ │ │ ldr r0, [r5, #1420] @ 0x58c │ │ │ │ ldr r3, [r0, #184] @ 0xb8 │ │ │ │ blx r3 │ │ │ │ ldr r1, [pc, #-1644] @ 1dbc78 │ │ │ │ mov r2, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r8, #3164] @ 0xc5c │ │ │ │ - bl 95d328 │ │ │ │ + bl 95d348 │ │ │ │ ldr r0, [r8, #3164] @ 0xc5c │ │ │ │ mov r1, r4 │ │ │ │ bl 17a6ac │ │ │ │ ldr r3, [r5, #1104] @ 0x450 │ │ │ │ str r4, [r8, #3180] @ 0xc6c │ │ │ │ orr r3, r3, #256 @ 0x100 │ │ │ │ str r3, [r5, #1104] @ 0x450 │ │ │ │ @@ -426325,15 +426325,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dc6f8 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ @@ -426350,15 +426350,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1b31e0 │ │ │ │ ldr r5, [pc, #192] @ 1dc794 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dc744 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1dc764 │ │ │ │ @@ -426368,15 +426368,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dc71c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1dc708 │ │ │ │ b 1dc688 │ │ │ │ mov r3, #0 │ │ │ │ @@ -426387,15 +426387,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dc768 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1dc700 │ │ │ │ b 1dc688 │ │ │ │ teqeq r6, ip, lsl #23 │ │ │ │ @@ -426407,24 +426407,24 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #208] @ 1dc884 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dc80c │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [pc, #172] @ 1dc888 │ │ │ │ bl 226c98 │ │ │ │ add r4, pc, r4 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -426437,26 +426437,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dc830 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dc81c │ │ │ │ b 1dc7d0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dc85c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dc814 │ │ │ │ b 1dc7d0 │ │ │ │ teqeq r6, r4, lsr sl │ │ │ │ @@ -426468,24 +426468,24 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #208] @ 1dc978 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dc900 │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [pc, #172] @ 1dc97c │ │ │ │ bl 226dfc │ │ │ │ add r4, pc, r4 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -426498,26 +426498,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dc924 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dc910 │ │ │ │ b 1dc8c4 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dc950 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dc908 │ │ │ │ b 1dc8c4 │ │ │ │ teqeq r6, r0, asr #18 │ │ │ │ @@ -426529,25 +426529,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dca7c │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dc9e8 │ │ │ │ mov r0, r4 │ │ │ │ bl 225ec8 │ │ │ │ ldr r5, [pc, #184] @ 1dca80 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dca34 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dca50 │ │ │ │ ldr r5, [pc, #140] @ 1dca84 │ │ │ │ @@ -426556,15 +426556,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dca0c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dc9f8 │ │ │ │ b 1dc9b8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -426574,15 +426574,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dca54 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dc9f0 │ │ │ │ b 1dc9b8 │ │ │ │ teqeq r6, ip, asr #16 │ │ │ │ @@ -426594,25 +426594,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dcb80 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dcaec │ │ │ │ mov r0, r4 │ │ │ │ bl 225ec0 │ │ │ │ ldr r5, [pc, #184] @ 1dcb84 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dcb38 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dcb54 │ │ │ │ ldr r5, [pc, #140] @ 1dcb88 │ │ │ │ @@ -426621,15 +426621,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcb10 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dcafc │ │ │ │ b 1dcabc │ │ │ │ mov r3, #0 │ │ │ │ @@ -426639,15 +426639,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcb58 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dcaf4 │ │ │ │ b 1dcabc │ │ │ │ teqeq r6, r8, asr #14 │ │ │ │ @@ -426659,25 +426659,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dcc84 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dcbf0 │ │ │ │ mov r0, r4 │ │ │ │ bl 225eb8 │ │ │ │ ldr r5, [pc, #184] @ 1dcc88 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dcc3c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dcc58 │ │ │ │ ldr r5, [pc, #140] @ 1dcc8c │ │ │ │ @@ -426686,15 +426686,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcc14 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dcc00 │ │ │ │ b 1dcbc0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -426704,15 +426704,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcc5c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dcbf8 │ │ │ │ b 1dcbc0 │ │ │ │ teqeq r6, r4, asr #12 │ │ │ │ @@ -426724,25 +426724,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dcd88 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dccf4 │ │ │ │ mov r0, r4 │ │ │ │ bl 218978 │ │ │ │ ldr r5, [pc, #184] @ 1dcd8c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dcd40 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dcd5c │ │ │ │ ldr r5, [pc, #140] @ 1dcd90 │ │ │ │ @@ -426751,15 +426751,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcd18 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dcd04 │ │ │ │ b 1dccc4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -426769,15 +426769,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcd60 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dccfc │ │ │ │ b 1dccc4 │ │ │ │ teqeq r6, r0, asr #10 │ │ │ │ @@ -426789,25 +426789,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dce8c │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dcdf8 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9d98 │ │ │ │ ldr r5, [pc, #184] @ 1dce90 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dce44 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dce60 │ │ │ │ ldr r5, [pc, #140] @ 1dce94 │ │ │ │ @@ -426816,15 +426816,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dce1c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dce08 │ │ │ │ b 1dcdc8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -426834,15 +426834,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dce64 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dce00 │ │ │ │ b 1dcdc8 │ │ │ │ teqeq r6, ip, lsr r4 │ │ │ │ @@ -426854,25 +426854,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dcf90 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dcefc │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9d84 │ │ │ │ ldr r5, [pc, #184] @ 1dcf94 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dcf48 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dcf64 │ │ │ │ ldr r5, [pc, #140] @ 1dcf98 │ │ │ │ @@ -426881,15 +426881,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcf20 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dcf0c │ │ │ │ b 1dcecc │ │ │ │ mov r3, #0 │ │ │ │ @@ -426899,15 +426899,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dcf68 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dcf04 │ │ │ │ b 1dcecc │ │ │ │ teqeq r6, r8, lsr r3 │ │ │ │ @@ -426919,25 +426919,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd094 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd000 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aee58 │ │ │ │ ldr r5, [pc, #184] @ 1dd098 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd04c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd068 │ │ │ │ ldr r5, [pc, #140] @ 1dd09c │ │ │ │ @@ -426946,15 +426946,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd024 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd010 │ │ │ │ b 1dcfd0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -426964,15 +426964,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd06c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd008 │ │ │ │ b 1dcfd0 │ │ │ │ teqeq r6, r4, lsr r2 │ │ │ │ @@ -426984,25 +426984,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd198 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd104 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aad7c │ │ │ │ ldr r5, [pc, #184] @ 1dd19c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd150 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd16c │ │ │ │ ldr r5, [pc, #140] @ 1dd1a0 │ │ │ │ @@ -427011,15 +427011,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd128 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd114 │ │ │ │ b 1dd0d4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427029,15 +427029,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd170 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd10c │ │ │ │ b 1dd0d4 │ │ │ │ teqeq r6, r0, lsr r1 │ │ │ │ @@ -427049,25 +427049,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd29c │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd208 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9aac │ │ │ │ ldr r5, [pc, #184] @ 1dd2a0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd254 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd270 │ │ │ │ ldr r5, [pc, #140] @ 1dd2a4 │ │ │ │ @@ -427076,15 +427076,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd22c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd218 │ │ │ │ b 1dd1d8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427094,15 +427094,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd274 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd210 │ │ │ │ b 1dd1d8 │ │ │ │ teqeq r6, ip, lsr #32 │ │ │ │ @@ -427114,25 +427114,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd3a0 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd30c │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9a98 │ │ │ │ ldr r5, [pc, #184] @ 1dd3a4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd358 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd374 │ │ │ │ ldr r5, [pc, #140] @ 1dd3a8 │ │ │ │ @@ -427141,15 +427141,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd330 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd31c │ │ │ │ b 1dd2dc │ │ │ │ mov r3, #0 │ │ │ │ @@ -427159,15 +427159,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd378 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd314 │ │ │ │ b 1dd2dc │ │ │ │ teqeq r6, r8, lsr #30 │ │ │ │ @@ -427179,25 +427179,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd4a4 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd410 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa0c8 │ │ │ │ ldr r5, [pc, #184] @ 1dd4a8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd45c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd478 │ │ │ │ ldr r5, [pc, #140] @ 1dd4ac │ │ │ │ @@ -427206,15 +427206,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd434 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd420 │ │ │ │ b 1dd3e0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427224,15 +427224,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd47c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd418 │ │ │ │ b 1dd3e0 │ │ │ │ teqeq r6, r4, lsr #28 │ │ │ │ @@ -427244,25 +427244,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd5a8 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd514 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9950 │ │ │ │ ldr r5, [pc, #184] @ 1dd5ac │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd560 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd57c │ │ │ │ ldr r5, [pc, #140] @ 1dd5b0 │ │ │ │ @@ -427271,15 +427271,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd538 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd524 │ │ │ │ b 1dd4e4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427289,15 +427289,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd580 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd51c │ │ │ │ b 1dd4e4 │ │ │ │ teqeq r6, r0, lsr #26 │ │ │ │ @@ -427309,25 +427309,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd6ac │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd618 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa050 │ │ │ │ ldr r5, [pc, #184] @ 1dd6b0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd664 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd680 │ │ │ │ ldr r5, [pc, #140] @ 1dd6b4 │ │ │ │ @@ -427336,15 +427336,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd63c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd628 │ │ │ │ b 1dd5e8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427354,15 +427354,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd684 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd620 │ │ │ │ b 1dd5e8 │ │ │ │ teqeq r6, ip, lsl ip │ │ │ │ @@ -427374,25 +427374,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd7b0 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd71c │ │ │ │ mov r0, r4 │ │ │ │ bl 1b3614 │ │ │ │ ldr r5, [pc, #184] @ 1dd7b4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd768 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd784 │ │ │ │ ldr r5, [pc, #140] @ 1dd7b8 │ │ │ │ @@ -427401,15 +427401,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd740 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd72c │ │ │ │ b 1dd6ec │ │ │ │ mov r3, #0 │ │ │ │ @@ -427419,15 +427419,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd788 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd724 │ │ │ │ b 1dd6ec │ │ │ │ teqeq r6, r8, lsl fp │ │ │ │ @@ -427439,25 +427439,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd8b4 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd820 │ │ │ │ mov r0, r4 │ │ │ │ bl 219d60 │ │ │ │ ldr r5, [pc, #184] @ 1dd8b8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd86c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd888 │ │ │ │ ldr r5, [pc, #140] @ 1dd8bc │ │ │ │ @@ -427466,15 +427466,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd844 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd830 │ │ │ │ b 1dd7f0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427484,15 +427484,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd88c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd828 │ │ │ │ b 1dd7f0 │ │ │ │ teqeq r6, r4, lsl sl │ │ │ │ @@ -427504,25 +427504,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1dd9b8 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dd924 │ │ │ │ mov r0, r4 │ │ │ │ bl 219dec │ │ │ │ ldr r5, [pc, #184] @ 1dd9bc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dd970 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dd98c │ │ │ │ ldr r5, [pc, #140] @ 1dd9c0 │ │ │ │ @@ -427531,15 +427531,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd948 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd934 │ │ │ │ b 1dd8f4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427549,15 +427549,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dd990 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dd92c │ │ │ │ b 1dd8f4 │ │ │ │ teqeq r6, r0, lsl r9 │ │ │ │ @@ -427569,25 +427569,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1ddabc │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dda28 │ │ │ │ mov r0, r4 │ │ │ │ bl 21ab78 │ │ │ │ ldr r5, [pc, #184] @ 1ddac0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dda74 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dda90 │ │ │ │ ldr r5, [pc, #140] @ 1ddac4 │ │ │ │ @@ -427596,15 +427596,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dda4c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dda38 │ │ │ │ b 1dd9f8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427614,15 +427614,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dda94 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dda30 │ │ │ │ b 1dd9f8 │ │ │ │ teqeq r6, ip, lsl #16 │ │ │ │ @@ -427634,25 +427634,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1ddbc0 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1ddb2c │ │ │ │ mov r0, r4 │ │ │ │ bl 2218d0 │ │ │ │ ldr r5, [pc, #184] @ 1ddbc4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1ddb78 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1ddb94 │ │ │ │ ldr r5, [pc, #140] @ 1ddbc8 │ │ │ │ @@ -427661,15 +427661,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1ddb50 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1ddb3c │ │ │ │ b 1ddafc │ │ │ │ mov r3, #0 │ │ │ │ @@ -427679,15 +427679,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1ddb98 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1ddb34 │ │ │ │ b 1ddafc │ │ │ │ teqeq r6, r8, lsl #14 │ │ │ │ @@ -427699,25 +427699,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [pc, #224] @ 1ddcc4 │ │ │ │ mov r4, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1ddc30 │ │ │ │ mov r0, r4 │ │ │ │ bl 223800 │ │ │ │ ldr r5, [pc, #184] @ 1ddcc8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1ddc7c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1ddc98 │ │ │ │ ldr r5, [pc, #140] @ 1ddccc │ │ │ │ @@ -427726,15 +427726,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1ddc54 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1ddc40 │ │ │ │ b 1ddc00 │ │ │ │ mov r3, #0 │ │ │ │ @@ -427744,15 +427744,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 1ddc9c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1ddc38 │ │ │ │ b 1ddc00 │ │ │ │ teqeq r6, r4, lsl #12 │ │ │ │ @@ -427765,26 +427765,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dddd0 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1ddd3c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 226dac │ │ │ │ ldr r5, [pc, #184] @ 1dddd4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1ddd88 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1ddda4 │ │ │ │ ldr r7, [pc, #140] @ 1dddd8 │ │ │ │ @@ -427794,15 +427794,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1ddd60 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1ddd4c │ │ │ │ b 1ddd08 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -427812,15 +427812,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1ddda8 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1ddd44 │ │ │ │ b 1ddd08 │ │ │ │ teqeq r6, r0, lsl #10 │ │ │ │ teqeq r6, ip, asr #9 │ │ │ │ @@ -427832,26 +427832,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1ddedc │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dde48 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 225e40 │ │ │ │ ldr r5, [pc, #184] @ 1ddee0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dde94 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1ddeb0 │ │ │ │ ldr r7, [pc, #140] @ 1ddee4 │ │ │ │ @@ -427861,15 +427861,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1dde6c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dde58 │ │ │ │ b 1dde14 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -427879,15 +427879,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1ddeb4 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1dde50 │ │ │ │ b 1dde14 │ │ │ │ teqeq r6, r4 @ │ │ │ │ teqeq r6, r0, asr #7 │ │ │ │ @@ -427899,26 +427899,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1ddfe8 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1ddf54 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 218948 │ │ │ │ ldr r5, [pc, #184] @ 1ddfec │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1ddfa0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1ddfbc │ │ │ │ ldr r7, [pc, #140] @ 1ddff0 │ │ │ │ @@ -427928,15 +427928,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1ddf78 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1ddf64 │ │ │ │ b 1ddf20 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -427946,15 +427946,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1ddfc0 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1ddf5c │ │ │ │ b 1ddf20 │ │ │ │ teqeq r6, r8, ror #5 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -427966,26 +427966,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de0f4 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de060 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b3cb4 │ │ │ │ ldr r5, [pc, #184] @ 1de0f8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de0ac │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de0c8 │ │ │ │ ldr r7, [pc, #140] @ 1de0fc │ │ │ │ @@ -427995,15 +427995,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de084 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de070 │ │ │ │ b 1de02c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428013,15 +428013,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de0cc │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de068 │ │ │ │ b 1de02c │ │ │ │ teqeq r6, ip @ │ │ │ │ teqeq r6, r8, lsr #3 │ │ │ │ @@ -428033,26 +428033,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de200 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de16c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9e84 │ │ │ │ ldr r5, [pc, #184] @ 1de204 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de1b8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de1d4 │ │ │ │ ldr r7, [pc, #140] @ 1de208 │ │ │ │ @@ -428062,15 +428062,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de190 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de17c │ │ │ │ b 1de138 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428080,15 +428080,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de1d8 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de174 │ │ │ │ b 1de138 │ │ │ │ ldrsbeq fp, [r6, -r0]! │ │ │ │ @ instruction: 0x0136b09c │ │ │ │ @@ -428100,26 +428100,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de30c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de278 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa744 │ │ │ │ ldr r5, [pc, #184] @ 1de310 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de2c4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de2e0 │ │ │ │ ldr r7, [pc, #140] @ 1de314 │ │ │ │ @@ -428129,15 +428129,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de29c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de288 │ │ │ │ b 1de244 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428147,15 +428147,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de2e4 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de280 │ │ │ │ b 1de244 │ │ │ │ teqeq r6, r4, asr #31 │ │ │ │ teqeq r6, r0 @ │ │ │ │ @@ -428167,26 +428167,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de418 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de384 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b06e4 │ │ │ │ ldr r5, [pc, #184] @ 1de41c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de3d0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de3ec │ │ │ │ ldr r7, [pc, #140] @ 1de420 │ │ │ │ @@ -428196,15 +428196,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de3a8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de394 │ │ │ │ b 1de350 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428214,15 +428214,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de3f0 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de38c │ │ │ │ b 1de350 │ │ │ │ teqeq r6, r8 @ │ │ │ │ teqeq r6, r4, lsl #29 │ │ │ │ @@ -428234,26 +428234,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de524 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de490 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa6fc │ │ │ │ ldr r5, [pc, #184] @ 1de528 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de4dc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de4f8 │ │ │ │ ldr r7, [pc, #140] @ 1de52c │ │ │ │ @@ -428263,15 +428263,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de4b4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de4a0 │ │ │ │ b 1de45c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428281,15 +428281,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de4fc │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de498 │ │ │ │ b 1de45c │ │ │ │ teqeq r6, ip, lsr #27 │ │ │ │ teqeq r6, r8, ror sp │ │ │ │ @@ -428301,26 +428301,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de630 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de59c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b0b18 │ │ │ │ ldr r5, [pc, #184] @ 1de634 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de5e8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de604 │ │ │ │ ldr r7, [pc, #140] @ 1de638 │ │ │ │ @@ -428330,15 +428330,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de5c0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de5ac │ │ │ │ b 1de568 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428348,15 +428348,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de608 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de5a4 │ │ │ │ b 1de568 │ │ │ │ teqeq r6, r0, lsr #25 │ │ │ │ teqeq r6, ip, ror #24 │ │ │ │ @@ -428368,26 +428368,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de73c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de6a8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa618 │ │ │ │ ldr r5, [pc, #184] @ 1de740 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de6f4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de710 │ │ │ │ ldr r7, [pc, #140] @ 1de744 │ │ │ │ @@ -428397,15 +428397,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de6cc │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de6b8 │ │ │ │ b 1de674 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428415,15 +428415,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de714 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de6b0 │ │ │ │ b 1de674 │ │ │ │ teqeq r6, r4 @ │ │ │ │ teqeq r6, r0, ror #22 │ │ │ │ @@ -428435,26 +428435,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de848 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de7b4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b04d0 │ │ │ │ ldr r5, [pc, #184] @ 1de84c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de800 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de81c │ │ │ │ ldr r7, [pc, #140] @ 1de850 │ │ │ │ @@ -428464,15 +428464,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de7d8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de7c4 │ │ │ │ b 1de780 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428482,15 +428482,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de820 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de7bc │ │ │ │ b 1de780 │ │ │ │ teqeq r6, r8, lsl #21 │ │ │ │ teqeq r6, r4, asr sl │ │ │ │ @@ -428502,26 +428502,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1de954 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de8c0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9e14 │ │ │ │ ldr r5, [pc, #184] @ 1de958 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1de90c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1de928 │ │ │ │ ldr r7, [pc, #140] @ 1de95c │ │ │ │ @@ -428531,15 +428531,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de8e4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de8d0 │ │ │ │ b 1de88c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428549,15 +428549,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1de92c │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de8c8 │ │ │ │ b 1de88c │ │ │ │ teqeq r6, ip, ror r9 │ │ │ │ teqeq r6, r8, asr #18 │ │ │ │ @@ -428569,26 +428569,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dea60 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1de9cc │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b0378 │ │ │ │ ldr r5, [pc, #184] @ 1dea64 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dea18 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dea34 │ │ │ │ ldr r7, [pc, #140] @ 1dea68 │ │ │ │ @@ -428598,15 +428598,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1de9f0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1de9dc │ │ │ │ b 1de998 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428616,15 +428616,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1dea38 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1de9d4 │ │ │ │ b 1de998 │ │ │ │ teqeq r6, r0, ror r8 │ │ │ │ teqeq r6, ip, lsr r8 │ │ │ │ @@ -428636,26 +428636,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1deb6c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dead8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa5d0 │ │ │ │ ldr r5, [pc, #184] @ 1deb70 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1deb24 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1deb40 │ │ │ │ ldr r7, [pc, #140] @ 1deb74 │ │ │ │ @@ -428665,15 +428665,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1deafc │ │ │ │ cmp r6, #0 │ │ │ │ bne 1deae8 │ │ │ │ b 1deaa4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428683,15 +428683,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1deb44 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1deae0 │ │ │ │ b 1deaa4 │ │ │ │ teqeq r6, r4, ror #14 │ │ │ │ teqeq r6, r0, lsr r7 │ │ │ │ @@ -428703,26 +428703,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dec78 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1debe4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b0164 │ │ │ │ ldr r5, [pc, #184] @ 1dec7c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dec30 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dec4c │ │ │ │ ldr r7, [pc, #140] @ 1dec80 │ │ │ │ @@ -428732,15 +428732,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1dec08 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1debf4 │ │ │ │ b 1debb0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428750,15 +428750,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1dec50 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1debec │ │ │ │ b 1debb0 │ │ │ │ teqeq r6, r8, asr r6 │ │ │ │ teqeq r6, r4, lsr #12 │ │ │ │ @@ -428770,26 +428770,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1ded84 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1decf0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9d90 │ │ │ │ ldr r5, [pc, #184] @ 1ded88 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1ded3c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1ded58 │ │ │ │ ldr r7, [pc, #140] @ 1ded8c │ │ │ │ @@ -428799,15 +428799,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1ded14 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1ded00 │ │ │ │ b 1decbc │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428817,15 +428817,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1ded5c │ │ │ │ cmp r7, #0 │ │ │ │ bne 1decf8 │ │ │ │ b 1decbc │ │ │ │ teqeq r6, ip, asr #10 │ │ │ │ teqeq r6, r8, lsl r5 │ │ │ │ @@ -428837,26 +428837,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dee90 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dedfc │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1acc88 │ │ │ │ ldr r5, [pc, #184] @ 1dee94 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dee48 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dee64 │ │ │ │ ldr r7, [pc, #140] @ 1dee98 │ │ │ │ @@ -428866,15 +428866,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1dee20 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dee0c │ │ │ │ b 1dedc8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428884,15 +428884,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1dee68 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1dee04 │ │ │ │ b 1dedc8 │ │ │ │ teqeq r6, r0, asr #8 │ │ │ │ teqeq r6, ip, lsl #8 │ │ │ │ @@ -428904,26 +428904,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1def9c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1def08 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9d3c │ │ │ │ ldr r5, [pc, #184] @ 1defa0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1def54 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1def70 │ │ │ │ ldr r7, [pc, #140] @ 1defa4 │ │ │ │ @@ -428933,15 +428933,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1def2c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1def18 │ │ │ │ b 1deed4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -428951,15 +428951,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1def74 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1def10 │ │ │ │ b 1deed4 │ │ │ │ teqeq r6, r4, lsr r3 │ │ │ │ teqeq r6, r0, lsl #6 │ │ │ │ @@ -428971,26 +428971,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df0a8 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df014 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aafd4 │ │ │ │ ldr r5, [pc, #184] @ 1df0ac │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df060 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df07c │ │ │ │ ldr r7, [pc, #140] @ 1df0b0 │ │ │ │ @@ -429000,15 +429000,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df038 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df024 │ │ │ │ b 1defe0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429018,15 +429018,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df080 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df01c │ │ │ │ b 1defe0 │ │ │ │ teqeq r6, r8, lsr #4 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -429038,26 +429038,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df1b4 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df120 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9d30 │ │ │ │ ldr r5, [pc, #184] @ 1df1b8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df16c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df188 │ │ │ │ ldr r7, [pc, #140] @ 1df1bc │ │ │ │ @@ -429067,15 +429067,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df144 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df130 │ │ │ │ b 1df0ec │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429085,15 +429085,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df18c │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df128 │ │ │ │ b 1df0ec │ │ │ │ teqeq r6, ip, lsl r1 │ │ │ │ teqeq r6, r8, ror #1 │ │ │ │ @@ -429105,26 +429105,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df2c0 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df22c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9d28 │ │ │ │ ldr r5, [pc, #184] @ 1df2c4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df278 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df294 │ │ │ │ ldr r7, [pc, #140] @ 1df2c8 │ │ │ │ @@ -429134,15 +429134,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df250 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df23c │ │ │ │ b 1df1f8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429152,15 +429152,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df298 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df234 │ │ │ │ b 1df1f8 │ │ │ │ teqeq r6, r0, lsl r0 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -429172,26 +429172,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df3cc │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df338 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac3ec │ │ │ │ ldr r5, [pc, #184] @ 1df3d0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df384 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df3a0 │ │ │ │ ldr r7, [pc, #140] @ 1df3d4 │ │ │ │ @@ -429201,15 +429201,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df35c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df348 │ │ │ │ b 1df304 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429219,15 +429219,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df3a4 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df340 │ │ │ │ b 1df304 │ │ │ │ teqeq r6, r4, lsl #30 │ │ │ │ teqeq r6, r0 @ │ │ │ │ @@ -429239,26 +429239,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df4d8 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df444 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9c30 │ │ │ │ ldr r5, [pc, #184] @ 1df4dc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df490 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df4ac │ │ │ │ ldr r7, [pc, #140] @ 1df4e0 │ │ │ │ @@ -429268,15 +429268,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df468 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df454 │ │ │ │ b 1df410 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429286,15 +429286,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df4b0 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df44c │ │ │ │ b 1df410 │ │ │ │ teqeq r6, r8 @ │ │ │ │ teqeq r6, r4, asr #27 │ │ │ │ @@ -429306,26 +429306,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df5e4 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df550 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9c1c │ │ │ │ ldr r5, [pc, #184] @ 1df5e8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df59c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df5b8 │ │ │ │ ldr r7, [pc, #140] @ 1df5ec │ │ │ │ @@ -429335,15 +429335,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df574 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df560 │ │ │ │ b 1df51c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429353,15 +429353,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df5bc │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df558 │ │ │ │ b 1df51c │ │ │ │ teqeq r6, ip, ror #25 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -429373,26 +429373,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df6f0 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df65c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b18d8 │ │ │ │ ldr r5, [pc, #184] @ 1df6f4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df6a8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df6c4 │ │ │ │ ldr r7, [pc, #140] @ 1df6f8 │ │ │ │ @@ -429402,15 +429402,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df680 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df66c │ │ │ │ b 1df628 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429420,15 +429420,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df6c8 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df664 │ │ │ │ b 1df628 │ │ │ │ teqeq r6, r0, ror #23 │ │ │ │ teqeq r6, ip, lsr #23 │ │ │ │ @@ -429440,26 +429440,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df7fc │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df768 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9b08 │ │ │ │ ldr r5, [pc, #184] @ 1df800 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df7b4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df7d0 │ │ │ │ ldr r7, [pc, #140] @ 1df804 │ │ │ │ @@ -429469,15 +429469,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df78c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df778 │ │ │ │ b 1df734 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429487,15 +429487,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df7d4 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df770 │ │ │ │ b 1df734 │ │ │ │ teqeq r6, r4 @ │ │ │ │ teqeq r6, r0, lsr #21 │ │ │ │ @@ -429507,26 +429507,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1df908 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df874 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab1d4 │ │ │ │ ldr r5, [pc, #184] @ 1df90c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df8c0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df8dc │ │ │ │ ldr r7, [pc, #140] @ 1df910 │ │ │ │ @@ -429536,15 +429536,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df898 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df884 │ │ │ │ b 1df840 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429554,15 +429554,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df8e0 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df87c │ │ │ │ b 1df840 │ │ │ │ teqeq r6, r8, asr #19 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -429574,26 +429574,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dfa14 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1df980 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9acc │ │ │ │ ldr r5, [pc, #184] @ 1dfa18 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1df9cc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1df9e8 │ │ │ │ ldr r7, [pc, #140] @ 1dfa1c │ │ │ │ @@ -429603,15 +429603,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1df9a4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1df990 │ │ │ │ b 1df94c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429621,15 +429621,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1df9ec │ │ │ │ cmp r7, #0 │ │ │ │ bne 1df988 │ │ │ │ b 1df94c │ │ │ │ teqeq r6, ip @ │ │ │ │ teqeq r6, r8, lsl #17 │ │ │ │ @@ -429641,26 +429641,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dfb20 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dfa8c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9e90 │ │ │ │ ldr r5, [pc, #184] @ 1dfb24 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dfad8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dfaf4 │ │ │ │ ldr r7, [pc, #140] @ 1dfb28 │ │ │ │ @@ -429670,15 +429670,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1dfab0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dfa9c │ │ │ │ b 1dfa58 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429688,15 +429688,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1dfaf8 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1dfa94 │ │ │ │ b 1dfa58 │ │ │ │ teqeq r6, r0 @ │ │ │ │ teqeq r6, ip, ror r7 │ │ │ │ @@ -429708,26 +429708,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dfc2c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dfb98 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa4fc │ │ │ │ ldr r5, [pc, #184] @ 1dfc30 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dfbe4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dfc00 │ │ │ │ ldr r7, [pc, #140] @ 1dfc34 │ │ │ │ @@ -429737,15 +429737,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1dfbbc │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dfba8 │ │ │ │ b 1dfb64 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429755,15 +429755,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1dfc04 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1dfba0 │ │ │ │ b 1dfb64 │ │ │ │ teqeq r6, r4, lsr #13 │ │ │ │ teqeq r6, r0, ror r6 │ │ │ │ @@ -429775,26 +429775,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dfd38 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dfca4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b08f8 │ │ │ │ ldr r5, [pc, #184] @ 1dfd3c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dfcf0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dfd0c │ │ │ │ ldr r7, [pc, #140] @ 1dfd40 │ │ │ │ @@ -429804,15 +429804,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1dfcc8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dfcb4 │ │ │ │ b 1dfc70 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429822,15 +429822,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1dfd10 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1dfcac │ │ │ │ b 1dfc70 │ │ │ │ teqeq r6, r8 @ │ │ │ │ teqeq r6, r4, ror #10 │ │ │ │ @@ -429843,26 +429843,26 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dfdc4 │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [pc, #180] @ 1dfe40 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ add r4, pc, r4 │ │ │ │ bl 1acf74 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -429875,26 +429875,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dfde8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1dfdd4 │ │ │ │ b 1dfd80 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1dfe14 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1dfdcc │ │ │ │ b 1dfd80 │ │ │ │ teqeq r6, ip, lsl #9 │ │ │ │ @@ -429907,26 +429907,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1dff48 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dfeb4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9aa0 │ │ │ │ ldr r5, [pc, #184] @ 1dff4c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1dff00 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1dff1c │ │ │ │ ldr r7, [pc, #140] @ 1dff50 │ │ │ │ @@ -429936,15 +429936,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1dfed8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dfec4 │ │ │ │ b 1dfe80 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -429954,15 +429954,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1dff20 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1dfebc │ │ │ │ b 1dfe80 │ │ │ │ teqeq r6, r8, lsl #7 │ │ │ │ teqeq r6, r4, asr r3 │ │ │ │ @@ -429974,26 +429974,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0054 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1dffc0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b1c18 │ │ │ │ ldr r5, [pc, #184] @ 1e0058 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e000c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0028 │ │ │ │ ldr r7, [pc, #140] @ 1e005c │ │ │ │ @@ -430003,15 +430003,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1dffe4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1dffd0 │ │ │ │ b 1dff8c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430021,15 +430021,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e002c │ │ │ │ cmp r7, #0 │ │ │ │ bne 1dffc8 │ │ │ │ b 1dff8c │ │ │ │ teqeq r6, ip, ror r2 │ │ │ │ teqeq r6, r8, asr #4 │ │ │ │ @@ -430041,26 +430041,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0160 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e00cc │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac2e0 │ │ │ │ ldr r5, [pc, #184] @ 1e0164 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0118 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0134 │ │ │ │ ldr r7, [pc, #140] @ 1e0168 │ │ │ │ @@ -430070,15 +430070,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e00f0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e00dc │ │ │ │ b 1e0098 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430088,15 +430088,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0138 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e00d4 │ │ │ │ b 1e0098 │ │ │ │ teqeq r6, r0, ror r1 │ │ │ │ teqeq r6, ip, lsr r1 │ │ │ │ @@ -430108,26 +430108,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e026c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e01d8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9970 │ │ │ │ ldr r5, [pc, #184] @ 1e0270 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0224 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0240 │ │ │ │ ldr r7, [pc, #140] @ 1e0274 │ │ │ │ @@ -430137,15 +430137,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e01fc │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e01e8 │ │ │ │ b 1e01a4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430155,15 +430155,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0244 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e01e0 │ │ │ │ b 1e01a4 │ │ │ │ teqeq r6, r4, rrx │ │ │ │ teqeq r6, r0, lsr r0 │ │ │ │ @@ -430175,26 +430175,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0378 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e02e4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b3178 │ │ │ │ ldr r5, [pc, #184] @ 1e037c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0330 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e034c │ │ │ │ ldr r7, [pc, #140] @ 1e0380 │ │ │ │ @@ -430204,15 +430204,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0308 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e02f4 │ │ │ │ b 1e02b0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430222,15 +430222,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0350 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e02ec │ │ │ │ b 1e02b0 │ │ │ │ teqeq r6, r8, asr pc │ │ │ │ teqeq r6, r4, lsr #30 │ │ │ │ @@ -430242,26 +430242,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0484 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e03f0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b30c8 │ │ │ │ ldr r5, [pc, #184] @ 1e0488 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e043c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0458 │ │ │ │ ldr r7, [pc, #140] @ 1e048c │ │ │ │ @@ -430271,15 +430271,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0414 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0400 │ │ │ │ b 1e03bc │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430289,15 +430289,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e045c │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e03f8 │ │ │ │ b 1e03bc │ │ │ │ teqeq r6, ip, asr #28 │ │ │ │ teqeq r6, r8, lsl lr │ │ │ │ @@ -430309,26 +430309,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0590 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e04fc │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b30b8 │ │ │ │ ldr r5, [pc, #184] @ 1e0594 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0548 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0564 │ │ │ │ ldr r7, [pc, #140] @ 1e0598 │ │ │ │ @@ -430338,15 +430338,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0520 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e050c │ │ │ │ b 1e04c8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430356,15 +430356,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0568 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0504 │ │ │ │ b 1e04c8 │ │ │ │ teqeq r6, r0, asr #26 │ │ │ │ teqeq r6, ip, lsl #26 │ │ │ │ @@ -430376,26 +430376,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e069c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0608 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b30a8 │ │ │ │ ldr r5, [pc, #184] @ 1e06a0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0654 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0670 │ │ │ │ ldr r7, [pc, #140] @ 1e06a4 │ │ │ │ @@ -430405,15 +430405,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e062c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0618 │ │ │ │ b 1e05d4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430423,15 +430423,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0674 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0610 │ │ │ │ b 1e05d4 │ │ │ │ teqeq r6, r4, lsr ip │ │ │ │ teqeq r6, r0, lsl #24 │ │ │ │ @@ -430443,26 +430443,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e07a8 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0714 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b3088 │ │ │ │ ldr r5, [pc, #184] @ 1e07ac │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0760 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e077c │ │ │ │ ldr r7, [pc, #140] @ 1e07b0 │ │ │ │ @@ -430472,15 +430472,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0738 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0724 │ │ │ │ b 1e06e0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430490,15 +430490,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0780 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e071c │ │ │ │ b 1e06e0 │ │ │ │ teqeq r6, r8, lsr #22 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -430510,26 +430510,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e08b4 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0820 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b3068 │ │ │ │ ldr r5, [pc, #184] @ 1e08b8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e086c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0888 │ │ │ │ ldr r7, [pc, #140] @ 1e08bc │ │ │ │ @@ -430539,15 +430539,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0844 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0830 │ │ │ │ b 1e07ec │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430557,15 +430557,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e088c │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0828 │ │ │ │ b 1e07ec │ │ │ │ teqeq r6, ip, lsl sl │ │ │ │ teqeq r6, r8, ror #19 │ │ │ │ @@ -430577,26 +430577,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e09c0 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e092c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 2180cc │ │ │ │ ldr r5, [pc, #184] @ 1e09c4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0978 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0994 │ │ │ │ ldr r7, [pc, #140] @ 1e09c8 │ │ │ │ @@ -430606,15 +430606,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0950 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e093c │ │ │ │ b 1e08f8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430624,15 +430624,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0998 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0934 │ │ │ │ b 1e08f8 │ │ │ │ teqeq r6, r0, lsl r9 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -430644,26 +430644,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0acc │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0a38 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21b3b8 │ │ │ │ ldr r5, [pc, #184] @ 1e0ad0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0a84 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0aa0 │ │ │ │ ldr r7, [pc, #140] @ 1e0ad4 │ │ │ │ @@ -430673,15 +430673,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0a5c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0a48 │ │ │ │ b 1e0a04 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430691,15 +430691,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0aa4 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0a40 │ │ │ │ b 1e0a04 │ │ │ │ teqeq r6, r4, lsl #16 │ │ │ │ teqeq r6, r0 @ │ │ │ │ @@ -430711,26 +430711,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0bd8 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0b44 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21ab44 │ │ │ │ ldr r5, [pc, #184] @ 1e0bdc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0b90 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0bac │ │ │ │ ldr r7, [pc, #140] @ 1e0be0 │ │ │ │ @@ -430740,15 +430740,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0b68 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0b54 │ │ │ │ b 1e0b10 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430758,15 +430758,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0bb0 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0b4c │ │ │ │ b 1e0b10 │ │ │ │ teqeq r6, r8 @ │ │ │ │ teqeq r6, r4, asr #13 │ │ │ │ @@ -430778,26 +430778,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0ce4 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0c50 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21cfc8 │ │ │ │ ldr r5, [pc, #184] @ 1e0ce8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0c9c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0cb8 │ │ │ │ ldr r7, [pc, #140] @ 1e0cec │ │ │ │ @@ -430807,15 +430807,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0c74 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0c60 │ │ │ │ b 1e0c1c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430825,15 +430825,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0cbc │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0c58 │ │ │ │ b 1e0c1c │ │ │ │ teqeq r6, ip, ror #11 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -430845,26 +430845,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0df0 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0d5c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21cf08 │ │ │ │ ldr r5, [pc, #184] @ 1e0df4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0da8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0dc4 │ │ │ │ ldr r7, [pc, #140] @ 1e0df8 │ │ │ │ @@ -430874,15 +430874,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0d80 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0d6c │ │ │ │ b 1e0d28 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430892,15 +430892,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0dc8 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0d64 │ │ │ │ b 1e0d28 │ │ │ │ teqeq r6, r0, ror #9 │ │ │ │ teqeq r6, ip, lsr #9 │ │ │ │ @@ -430912,26 +430912,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e0efc │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0e68 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21cee4 │ │ │ │ ldr r5, [pc, #184] @ 1e0f00 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0eb4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0ed0 │ │ │ │ ldr r7, [pc, #140] @ 1e0f04 │ │ │ │ @@ -430941,15 +430941,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0e8c │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0e78 │ │ │ │ b 1e0e34 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -430959,15 +430959,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0ed4 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0e70 │ │ │ │ b 1e0e34 │ │ │ │ teqeq r6, r4 @ │ │ │ │ teqeq r6, r0, lsr #7 │ │ │ │ @@ -430979,26 +430979,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e1008 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e0f74 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21dad4 │ │ │ │ ldr r5, [pc, #184] @ 1e100c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e0fc0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e0fdc │ │ │ │ ldr r7, [pc, #140] @ 1e1010 │ │ │ │ @@ -431008,15 +431008,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e0f98 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e0f84 │ │ │ │ b 1e0f40 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -431026,15 +431026,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e0fe0 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e0f7c │ │ │ │ b 1e0f40 │ │ │ │ teqeq r6, r8, asr #5 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -431046,26 +431046,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e1114 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1080 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21ff90 │ │ │ │ ldr r5, [pc, #184] @ 1e1118 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e10cc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e10e8 │ │ │ │ ldr r7, [pc, #140] @ 1e111c │ │ │ │ @@ -431075,15 +431075,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e10a4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e1090 │ │ │ │ b 1e104c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -431093,15 +431093,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e10ec │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e1088 │ │ │ │ b 1e104c │ │ │ │ teqeq r6, ip @ │ │ │ │ teqeq r6, r8, lsl #3 │ │ │ │ @@ -431113,26 +431113,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e1220 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e118c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 21fee8 │ │ │ │ ldr r5, [pc, #184] @ 1e1224 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e11d8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e11f4 │ │ │ │ ldr r7, [pc, #140] @ 1e1228 │ │ │ │ @@ -431142,15 +431142,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e11b0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e119c │ │ │ │ b 1e1158 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -431160,15 +431160,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e11f8 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e1194 │ │ │ │ b 1e1158 │ │ │ │ ldrheq r8, [r6, -r0]! │ │ │ │ teqeq r6, ip, ror r0 │ │ │ │ @@ -431180,26 +431180,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e132c │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1298 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 2202ac │ │ │ │ ldr r5, [pc, #184] @ 1e1330 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e12e4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1300 │ │ │ │ ldr r7, [pc, #140] @ 1e1334 │ │ │ │ @@ -431209,15 +431209,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e12bc │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e12a8 │ │ │ │ b 1e1264 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -431227,15 +431227,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e1304 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e12a0 │ │ │ │ b 1e1264 │ │ │ │ teqeq r6, r4, lsr #31 │ │ │ │ teqeq r6, r0, ror pc │ │ │ │ @@ -431247,26 +431247,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e1438 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e13a4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 2201dc │ │ │ │ ldr r5, [pc, #184] @ 1e143c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e13f0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e140c │ │ │ │ ldr r7, [pc, #140] @ 1e1440 │ │ │ │ @@ -431276,15 +431276,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e13c8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e13b4 │ │ │ │ b 1e1370 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -431294,15 +431294,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e1410 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e13ac │ │ │ │ b 1e1370 │ │ │ │ teqeq r6, r8 @ │ │ │ │ teqeq r6, r4, ror #28 │ │ │ │ @@ -431314,26 +431314,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e1544 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e14b0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 225120 │ │ │ │ ldr r5, [pc, #184] @ 1e1548 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e14fc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1518 │ │ │ │ ldr r7, [pc, #140] @ 1e154c │ │ │ │ @@ -431343,15 +431343,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e14d4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e14c0 │ │ │ │ b 1e147c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -431361,15 +431361,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e151c │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e14b8 │ │ │ │ b 1e147c │ │ │ │ teqeq r6, ip, lsl #27 │ │ │ │ teqeq r6, r8, asr sp │ │ │ │ @@ -431381,26 +431381,26 @@ │ │ │ │ ldr r6, [pc, #232] @ 1e1650 │ │ │ │ mov r5, r1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e15bc │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 225090 │ │ │ │ ldr r5, [pc, #184] @ 1e1654 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1608 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1624 │ │ │ │ ldr r7, [pc, #140] @ 1e1658 │ │ │ │ @@ -431410,15 +431410,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 1e15e0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 1e15cc │ │ │ │ b 1e1588 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -431428,15 +431428,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 1e1628 │ │ │ │ cmp r7, #0 │ │ │ │ bne 1e15c4 │ │ │ │ b 1e1588 │ │ │ │ teqeq r6, r0, lsl #25 │ │ │ │ teqeq r6, ip, asr #24 │ │ │ │ @@ -431449,27 +431449,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e16d0 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 2290b0 │ │ │ │ ldr r5, [pc, #184] @ 1e1768 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e171c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1738 │ │ │ │ ldr r7, [pc, #140] @ 1e176c │ │ │ │ @@ -431478,15 +431478,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e16f4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e16e0 │ │ │ │ b 1e1698 │ │ │ │ mov r3, #0 │ │ │ │ @@ -431496,15 +431496,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e173c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e16d8 │ │ │ │ b 1e1698 │ │ │ │ teqeq r6, r4, ror fp │ │ │ │ @@ -431518,27 +431518,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e17e4 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 2284c8 │ │ │ │ ldr r5, [pc, #184] @ 1e187c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1830 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e184c │ │ │ │ ldr r7, [pc, #140] @ 1e1880 │ │ │ │ @@ -431547,15 +431547,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1808 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e17f4 │ │ │ │ b 1e17ac │ │ │ │ mov r3, #0 │ │ │ │ @@ -431565,15 +431565,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1850 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e17ec │ │ │ │ b 1e17ac │ │ │ │ teqeq r6, r0, ror #20 │ │ │ │ @@ -431587,27 +431587,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e18f8 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1accc8 │ │ │ │ ldr r5, [pc, #184] @ 1e1990 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1944 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1960 │ │ │ │ ldr r7, [pc, #140] @ 1e1994 │ │ │ │ @@ -431616,15 +431616,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e191c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1908 │ │ │ │ b 1e18c0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -431634,15 +431634,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1964 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1900 │ │ │ │ b 1e18c0 │ │ │ │ teqeq r6, ip, asr #18 │ │ │ │ @@ -431656,27 +431656,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1a0c │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1abe84 │ │ │ │ ldr r5, [pc, #184] @ 1e1aa4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1a58 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1a74 │ │ │ │ ldr r7, [pc, #140] @ 1e1aa8 │ │ │ │ @@ -431685,15 +431685,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1a30 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1a1c │ │ │ │ b 1e19d4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -431703,15 +431703,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1a78 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1a14 │ │ │ │ b 1e19d4 │ │ │ │ teqeq r6, r8, lsr r8 │ │ │ │ @@ -431725,27 +431725,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1b20 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9e40 │ │ │ │ ldr r5, [pc, #184] @ 1e1bb8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1b6c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1b88 │ │ │ │ ldr r7, [pc, #140] @ 1e1bbc │ │ │ │ @@ -431754,15 +431754,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1b44 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1b30 │ │ │ │ b 1e1ae8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -431772,15 +431772,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1b8c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1b28 │ │ │ │ b 1e1ae8 │ │ │ │ teqeq r6, r4, lsr #14 │ │ │ │ @@ -431794,27 +431794,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1c34 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1abddc │ │ │ │ ldr r5, [pc, #184] @ 1e1ccc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1c80 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1c9c │ │ │ │ ldr r7, [pc, #140] @ 1e1cd0 │ │ │ │ @@ -431823,15 +431823,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1c58 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1c44 │ │ │ │ b 1e1bfc │ │ │ │ mov r3, #0 │ │ │ │ @@ -431841,15 +431841,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1ca0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1c3c │ │ │ │ b 1e1bfc │ │ │ │ teqeq r6, r0, lsl r6 │ │ │ │ @@ -431863,27 +431863,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1d48 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab91c │ │ │ │ ldr r5, [pc, #184] @ 1e1de0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1d94 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1db0 │ │ │ │ ldr r7, [pc, #140] @ 1e1de4 │ │ │ │ @@ -431892,15 +431892,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1d6c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1d58 │ │ │ │ b 1e1d10 │ │ │ │ mov r3, #0 │ │ │ │ @@ -431910,15 +431910,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1db4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1d50 │ │ │ │ b 1e1d10 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -431932,27 +431932,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1e5c │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab880 │ │ │ │ ldr r5, [pc, #184] @ 1e1ef4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1ea8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1ec4 │ │ │ │ ldr r7, [pc, #140] @ 1e1ef8 │ │ │ │ @@ -431961,15 +431961,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1e80 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1e6c │ │ │ │ b 1e1e24 │ │ │ │ mov r3, #0 │ │ │ │ @@ -431979,15 +431979,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1ec8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1e64 │ │ │ │ b 1e1e24 │ │ │ │ teqeq r6, r8, ror #7 │ │ │ │ @@ -432001,27 +432001,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e1f70 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9d1c │ │ │ │ ldr r5, [pc, #184] @ 1e2008 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e1fbc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e1fd8 │ │ │ │ ldr r7, [pc, #140] @ 1e200c │ │ │ │ @@ -432030,15 +432030,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1f94 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1f80 │ │ │ │ b 1e1f38 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432048,15 +432048,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e1fdc │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e1f78 │ │ │ │ b 1e1f38 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -432070,27 +432070,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2084 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9d14 │ │ │ │ ldr r5, [pc, #184] @ 1e211c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e20d0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e20ec │ │ │ │ ldr r7, [pc, #140] @ 1e2120 │ │ │ │ @@ -432099,15 +432099,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e20a8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2094 │ │ │ │ b 1e204c │ │ │ │ mov r3, #0 │ │ │ │ @@ -432117,15 +432117,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e20f0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e208c │ │ │ │ b 1e204c │ │ │ │ teqeq r6, r0, asr #3 │ │ │ │ @@ -432139,27 +432139,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2198 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b1574 │ │ │ │ ldr r5, [pc, #184] @ 1e2230 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e21e4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2200 │ │ │ │ ldr r7, [pc, #140] @ 1e2234 │ │ │ │ @@ -432168,15 +432168,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e21bc │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e21a8 │ │ │ │ b 1e2160 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432186,15 +432186,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2204 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e21a0 │ │ │ │ b 1e2160 │ │ │ │ teqeq r6, ip, lsr #1 │ │ │ │ @@ -432208,27 +432208,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e22ac │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa548 │ │ │ │ ldr r5, [pc, #184] @ 1e2344 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e22f8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2314 │ │ │ │ ldr r7, [pc, #140] @ 1e2348 │ │ │ │ @@ -432237,15 +432237,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e22d0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e22bc │ │ │ │ b 1e2274 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432255,15 +432255,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2318 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e22b4 │ │ │ │ b 1e2274 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -432277,27 +432277,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e23c0 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1afa48 │ │ │ │ ldr r5, [pc, #184] @ 1e2458 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e240c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2428 │ │ │ │ ldr r7, [pc, #140] @ 1e245c │ │ │ │ @@ -432306,15 +432306,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e23e4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e23d0 │ │ │ │ b 1e2388 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432324,15 +432324,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e242c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e23c8 │ │ │ │ b 1e2388 │ │ │ │ teqeq r6, r4, lsl #29 │ │ │ │ @@ -432346,27 +432346,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e24d4 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9bdc │ │ │ │ ldr r5, [pc, #184] @ 1e256c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2520 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e253c │ │ │ │ ldr r7, [pc, #140] @ 1e2570 │ │ │ │ @@ -432375,15 +432375,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e24f8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e24e4 │ │ │ │ b 1e249c │ │ │ │ mov r3, #0 │ │ │ │ @@ -432393,15 +432393,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2540 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e24dc │ │ │ │ b 1e249c │ │ │ │ teqeq r6, r0, ror sp │ │ │ │ @@ -432415,27 +432415,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e25e8 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aaf50 │ │ │ │ ldr r5, [pc, #184] @ 1e2680 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2634 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2650 │ │ │ │ ldr r7, [pc, #140] @ 1e2684 │ │ │ │ @@ -432444,15 +432444,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e260c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e25f8 │ │ │ │ b 1e25b0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432462,15 +432462,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2654 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e25f0 │ │ │ │ b 1e25b0 │ │ │ │ teqeq r6, ip, asr ip │ │ │ │ @@ -432484,27 +432484,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e26fc │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab364 │ │ │ │ ldr r5, [pc, #184] @ 1e2794 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2748 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2764 │ │ │ │ ldr r7, [pc, #140] @ 1e2798 │ │ │ │ @@ -432513,15 +432513,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2720 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e270c │ │ │ │ b 1e26c4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432531,15 +432531,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2768 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2704 │ │ │ │ b 1e26c4 │ │ │ │ teqeq r6, r8, asr #22 │ │ │ │ @@ -432553,27 +432553,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2810 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab2cc │ │ │ │ ldr r5, [pc, #184] @ 1e28a8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e285c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2878 │ │ │ │ ldr r7, [pc, #140] @ 1e28ac │ │ │ │ @@ -432582,15 +432582,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2834 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2820 │ │ │ │ b 1e27d8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432600,15 +432600,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e287c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2818 │ │ │ │ b 1e27d8 │ │ │ │ teqeq r6, r4, lsr sl │ │ │ │ @@ -432622,27 +432622,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2924 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac348 │ │ │ │ ldr r5, [pc, #184] @ 1e29bc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2970 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e298c │ │ │ │ ldr r7, [pc, #140] @ 1e29c0 │ │ │ │ @@ -432651,15 +432651,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2948 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2934 │ │ │ │ b 1e28ec │ │ │ │ mov r3, #0 │ │ │ │ @@ -432669,15 +432669,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2990 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e292c │ │ │ │ b 1e28ec │ │ │ │ teqeq r6, r0, lsr #18 │ │ │ │ @@ -432691,27 +432691,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2a38 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac630 │ │ │ │ ldr r5, [pc, #184] @ 1e2ad0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2a84 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2aa0 │ │ │ │ ldr r7, [pc, #140] @ 1e2ad4 │ │ │ │ @@ -432720,15 +432720,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2a5c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2a48 │ │ │ │ b 1e2a00 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432738,15 +432738,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2aa4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2a40 │ │ │ │ b 1e2a00 │ │ │ │ teqeq r6, ip, lsl #16 │ │ │ │ @@ -432760,27 +432760,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2b4c │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9b68 │ │ │ │ ldr r5, [pc, #184] @ 1e2be4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2b98 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2bb4 │ │ │ │ ldr r7, [pc, #140] @ 1e2be8 │ │ │ │ @@ -432789,15 +432789,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2b70 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2b5c │ │ │ │ b 1e2b14 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432807,15 +432807,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2bb8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2b54 │ │ │ │ b 1e2b14 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -432829,27 +432829,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2c60 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab244 │ │ │ │ ldr r5, [pc, #184] @ 1e2cf8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2cac │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2cc8 │ │ │ │ ldr r7, [pc, #140] @ 1e2cfc │ │ │ │ @@ -432858,15 +432858,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2c84 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2c70 │ │ │ │ b 1e2c28 │ │ │ │ mov r3, #0 │ │ │ │ @@ -432876,15 +432876,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2ccc │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2c68 │ │ │ │ b 1e2c28 │ │ │ │ teqeq r6, r4, ror #11 │ │ │ │ @@ -432898,27 +432898,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2d74 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab110 │ │ │ │ ldr r5, [pc, #184] @ 1e2e0c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2dc0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2ddc │ │ │ │ ldr r7, [pc, #140] @ 1e2e10 │ │ │ │ @@ -432927,15 +432927,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2d98 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2d84 │ │ │ │ b 1e2d3c │ │ │ │ mov r3, #0 │ │ │ │ @@ -432945,15 +432945,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2de0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2d7c │ │ │ │ b 1e2d3c │ │ │ │ teqeq r6, r0 @ │ │ │ │ @@ -432967,27 +432967,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2e88 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aaec8 │ │ │ │ ldr r5, [pc, #184] @ 1e2f20 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2ed4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e2ef0 │ │ │ │ ldr r7, [pc, #140] @ 1e2f24 │ │ │ │ @@ -432996,15 +432996,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2eac │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2e98 │ │ │ │ b 1e2e50 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433014,15 +433014,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2ef4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2e90 │ │ │ │ b 1e2e50 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -433036,27 +433036,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e2f9c │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab050 │ │ │ │ ldr r5, [pc, #184] @ 1e3034 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e2fe8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3004 │ │ │ │ ldr r7, [pc, #140] @ 1e3038 │ │ │ │ @@ -433065,15 +433065,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e2fc0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2fac │ │ │ │ b 1e2f64 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433083,15 +433083,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3008 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e2fa4 │ │ │ │ b 1e2f64 │ │ │ │ teqeq r6, r8, lsr #5 │ │ │ │ @@ -433105,27 +433105,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e30b0 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa49c │ │ │ │ ldr r5, [pc, #184] @ 1e3148 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e30fc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3118 │ │ │ │ ldr r7, [pc, #140] @ 1e314c │ │ │ │ @@ -433134,15 +433134,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e30d4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e30c0 │ │ │ │ b 1e3078 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433152,15 +433152,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e311c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e30b8 │ │ │ │ b 1e3078 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -433174,27 +433174,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e31c4 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b12dc │ │ │ │ ldr r5, [pc, #184] @ 1e325c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3210 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e322c │ │ │ │ ldr r7, [pc, #140] @ 1e3260 │ │ │ │ @@ -433203,15 +433203,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e31e8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e31d4 │ │ │ │ b 1e318c │ │ │ │ mov r3, #0 │ │ │ │ @@ -433221,15 +433221,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3230 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e31cc │ │ │ │ b 1e318c │ │ │ │ teqeq r6, r0, lsl #1 │ │ │ │ @@ -433243,27 +433243,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e32d8 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aad48 │ │ │ │ ldr r5, [pc, #184] @ 1e3370 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3324 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3340 │ │ │ │ ldr r7, [pc, #140] @ 1e3374 │ │ │ │ @@ -433272,15 +433272,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e32fc │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e32e8 │ │ │ │ b 1e32a0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433290,15 +433290,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3344 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e32e0 │ │ │ │ b 1e32a0 │ │ │ │ teqeq r6, ip, ror #30 │ │ │ │ @@ -433312,27 +433312,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e33ec │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aaca4 │ │ │ │ ldr r5, [pc, #184] @ 1e3484 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3438 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3454 │ │ │ │ ldr r7, [pc, #140] @ 1e3488 │ │ │ │ @@ -433341,15 +433341,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3410 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e33fc │ │ │ │ b 1e33b4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433359,15 +433359,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3458 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e33f4 │ │ │ │ b 1e33b4 │ │ │ │ teqeq r6, r8, asr lr │ │ │ │ @@ -433381,27 +433381,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3500 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ad358 │ │ │ │ ldr r5, [pc, #184] @ 1e3598 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e354c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3568 │ │ │ │ ldr r7, [pc, #140] @ 1e359c │ │ │ │ @@ -433410,15 +433410,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3524 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3510 │ │ │ │ b 1e34c8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433428,15 +433428,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e356c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3508 │ │ │ │ b 1e34c8 │ │ │ │ teqeq r6, r4, asr #26 │ │ │ │ @@ -433451,27 +433451,27 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e3628 │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [pc, #184] @ 1e36a4 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ add r4, pc, r4 │ │ │ │ bl 1acfb4 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ @@ -433484,26 +433484,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e364c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e3638 │ │ │ │ b 1e35e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3678 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e3630 │ │ │ │ b 1e35e0 │ │ │ │ teqeq r6, r0, lsr ip │ │ │ │ @@ -433517,27 +433517,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3720 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa814 │ │ │ │ ldr r5, [pc, #184] @ 1e37b8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e376c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3788 │ │ │ │ ldr r7, [pc, #140] @ 1e37bc │ │ │ │ @@ -433546,15 +433546,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3744 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3730 │ │ │ │ b 1e36e8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433564,15 +433564,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e378c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3728 │ │ │ │ b 1e36e8 │ │ │ │ teqeq r6, r4, lsr #22 │ │ │ │ @@ -433586,27 +433586,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3834 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa43c │ │ │ │ ldr r5, [pc, #184] @ 1e38cc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3880 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e389c │ │ │ │ ldr r7, [pc, #140] @ 1e38d0 │ │ │ │ @@ -433615,15 +433615,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3858 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3844 │ │ │ │ b 1e37fc │ │ │ │ mov r3, #0 │ │ │ │ @@ -433633,15 +433633,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e38a0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e383c │ │ │ │ b 1e37fc │ │ │ │ teqeq r6, r0, lsl sl │ │ │ │ @@ -433655,27 +433655,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3948 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9ee8 │ │ │ │ ldr r5, [pc, #184] @ 1e39e0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3994 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e39b0 │ │ │ │ ldr r7, [pc, #140] @ 1e39e4 │ │ │ │ @@ -433684,15 +433684,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e396c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3958 │ │ │ │ b 1e3910 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433702,15 +433702,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e39b4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3950 │ │ │ │ b 1e3910 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -433725,27 +433725,27 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e3a70 │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [pc, #184] @ 1e3aec │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ add r4, pc, r4 │ │ │ │ bl 1a9a14 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ @@ -433758,26 +433758,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3a94 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e3a80 │ │ │ │ b 1e3a28 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3ac0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e3a78 │ │ │ │ b 1e3a28 │ │ │ │ teqeq r6, r8, ror #15 │ │ │ │ @@ -433791,27 +433791,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3b68 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa140 │ │ │ │ ldr r5, [pc, #184] @ 1e3c00 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3bb4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3bd0 │ │ │ │ ldr r7, [pc, #140] @ 1e3c04 │ │ │ │ @@ -433820,15 +433820,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3b8c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3b78 │ │ │ │ b 1e3b30 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433838,15 +433838,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3bd4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3b70 │ │ │ │ b 1e3b30 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -433860,27 +433860,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3c7c │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b31ec │ │ │ │ ldr r5, [pc, #184] @ 1e3d14 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3cc8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3ce4 │ │ │ │ ldr r7, [pc, #140] @ 1e3d18 │ │ │ │ @@ -433889,15 +433889,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3ca0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3c8c │ │ │ │ b 1e3c44 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433907,15 +433907,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3ce8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3c84 │ │ │ │ b 1e3c44 │ │ │ │ teqeq r6, r8, asr #11 │ │ │ │ @@ -433929,27 +433929,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3d90 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b30b0 │ │ │ │ ldr r5, [pc, #184] @ 1e3e28 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3ddc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3df8 │ │ │ │ ldr r7, [pc, #140] @ 1e3e2c │ │ │ │ @@ -433958,15 +433958,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3db4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3da0 │ │ │ │ b 1e3d58 │ │ │ │ mov r3, #0 │ │ │ │ @@ -433976,15 +433976,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3dfc │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3d98 │ │ │ │ b 1e3d58 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -433998,27 +433998,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3ea4 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 217880 │ │ │ │ ldr r5, [pc, #184] @ 1e3f3c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e3ef0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e3f0c │ │ │ │ ldr r7, [pc, #140] @ 1e3f40 │ │ │ │ @@ -434027,15 +434027,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3ec8 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3eb4 │ │ │ │ b 1e3e6c │ │ │ │ mov r3, #0 │ │ │ │ @@ -434045,15 +434045,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3f10 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3eac │ │ │ │ b 1e3e6c │ │ │ │ teqeq r6, r0, lsr #7 │ │ │ │ @@ -434067,27 +434067,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e3fb8 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 21ab50 │ │ │ │ ldr r5, [pc, #184] @ 1e4050 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4004 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e4020 │ │ │ │ ldr r7, [pc, #140] @ 1e4054 │ │ │ │ @@ -434096,15 +434096,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e3fdc │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3fc8 │ │ │ │ b 1e3f80 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434114,15 +434114,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4024 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e3fc0 │ │ │ │ b 1e3f80 │ │ │ │ teqeq r6, ip, lsl #5 │ │ │ │ @@ -434136,27 +434136,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e40cc │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 21fef4 │ │ │ │ ldr r5, [pc, #184] @ 1e4164 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4118 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e4134 │ │ │ │ ldr r7, [pc, #140] @ 1e4168 │ │ │ │ @@ -434165,15 +434165,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e40f0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e40dc │ │ │ │ b 1e4094 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434183,15 +434183,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4138 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e40d4 │ │ │ │ b 1e4094 │ │ │ │ teqeq r6, r8, ror r1 │ │ │ │ @@ -434205,27 +434205,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e41e0 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 221a44 │ │ │ │ ldr r5, [pc, #184] @ 1e4278 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e422c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e4248 │ │ │ │ ldr r7, [pc, #140] @ 1e427c │ │ │ │ @@ -434234,15 +434234,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4204 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e41f0 │ │ │ │ b 1e41a8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434252,15 +434252,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e424c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e41e8 │ │ │ │ b 1e41a8 │ │ │ │ teqeq r6, r4, rrx │ │ │ │ @@ -434274,27 +434274,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e42f4 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 222828 │ │ │ │ ldr r5, [pc, #184] @ 1e438c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4340 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e435c │ │ │ │ ldr r7, [pc, #140] @ 1e4390 │ │ │ │ @@ -434303,15 +434303,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4318 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e4304 │ │ │ │ b 1e42bc │ │ │ │ mov r3, #0 │ │ │ │ @@ -434321,15 +434321,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4360 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e42fc │ │ │ │ b 1e42bc │ │ │ │ teqeq r6, r0, asr pc │ │ │ │ @@ -434343,27 +434343,27 @@ │ │ │ │ mov r6, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 1e4408 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 2237e4 │ │ │ │ ldr r5, [pc, #184] @ 1e44a0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4454 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e4470 │ │ │ │ ldr r7, [pc, #140] @ 1e44a4 │ │ │ │ @@ -434372,15 +434372,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e442c │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e4418 │ │ │ │ b 1e43d0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434390,15 +434390,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4474 │ │ │ │ cmp r8, #0 │ │ │ │ bne 1e4410 │ │ │ │ b 1e43d0 │ │ │ │ teqeq r6, ip, lsr lr │ │ │ │ @@ -434413,28 +434413,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4524 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b3c04 │ │ │ │ ldr r5, [pc, #184] @ 1e45bc │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4570 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e458c │ │ │ │ ldr r8, [pc, #140] @ 1e45c0 │ │ │ │ @@ -434443,15 +434443,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4548 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4534 │ │ │ │ b 1e44e8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434461,15 +434461,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4590 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e452c │ │ │ │ b 1e44e8 │ │ │ │ teqeq r6, r8, lsr #26 │ │ │ │ @@ -434484,28 +434484,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4640 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1acd80 │ │ │ │ ldr r5, [pc, #184] @ 1e46d8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e468c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e46a8 │ │ │ │ ldr r8, [pc, #140] @ 1e46dc │ │ │ │ @@ -434514,15 +434514,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4664 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4650 │ │ │ │ b 1e4604 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434532,15 +434532,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e46ac │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4648 │ │ │ │ b 1e4604 │ │ │ │ teqeq r6, ip, lsl #24 │ │ │ │ @@ -434555,28 +434555,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e475c │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9e78 │ │ │ │ ldr r5, [pc, #184] @ 1e47f4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e47a8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e47c4 │ │ │ │ ldr r8, [pc, #140] @ 1e47f8 │ │ │ │ @@ -434585,15 +434585,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4780 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e476c │ │ │ │ b 1e4720 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434603,15 +434603,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e47c8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4764 │ │ │ │ b 1e4720 │ │ │ │ teqeq r6, r0 @ │ │ │ │ @@ -434626,28 +434626,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4878 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac5ac │ │ │ │ ldr r5, [pc, #184] @ 1e4910 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e48c4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e48e0 │ │ │ │ ldr r8, [pc, #140] @ 1e4914 │ │ │ │ @@ -434656,15 +434656,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e489c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4888 │ │ │ │ b 1e483c │ │ │ │ mov r3, #0 │ │ │ │ @@ -434674,15 +434674,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e48e4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4880 │ │ │ │ b 1e483c │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -434697,28 +434697,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4994 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac198 │ │ │ │ ldr r5, [pc, #184] @ 1e4a2c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e49e0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e49fc │ │ │ │ ldr r8, [pc, #140] @ 1e4a30 │ │ │ │ @@ -434727,15 +434727,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e49b8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e49a4 │ │ │ │ b 1e4958 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434745,15 +434745,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4a00 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e499c │ │ │ │ b 1e4958 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -434768,28 +434768,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4ab0 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab5a0 │ │ │ │ ldr r5, [pc, #184] @ 1e4b48 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4afc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e4b18 │ │ │ │ ldr r8, [pc, #140] @ 1e4b4c │ │ │ │ @@ -434798,15 +434798,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4ad4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4ac0 │ │ │ │ b 1e4a74 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434816,15 +434816,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4b1c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4ab8 │ │ │ │ b 1e4a74 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -434839,28 +434839,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4bcc │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac034 │ │ │ │ ldr r5, [pc, #184] @ 1e4c64 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4c18 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e4c34 │ │ │ │ ldr r8, [pc, #140] @ 1e4c68 │ │ │ │ @@ -434869,15 +434869,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4bf0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4bdc │ │ │ │ b 1e4b90 │ │ │ │ mov r3, #0 │ │ │ │ @@ -434887,15 +434887,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4c38 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4bd4 │ │ │ │ b 1e4b90 │ │ │ │ teqeq r6, r0, lsl #13 │ │ │ │ @@ -434910,28 +434910,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4ce8 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab52c │ │ │ │ ldr r5, [pc, #184] @ 1e4d80 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4d34 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e4d50 │ │ │ │ ldr r8, [pc, #140] @ 1e4d84 │ │ │ │ @@ -434940,15 +434940,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4d0c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4cf8 │ │ │ │ b 1e4cac │ │ │ │ mov r3, #0 │ │ │ │ @@ -434958,15 +434958,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4d54 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4cf0 │ │ │ │ b 1e4cac │ │ │ │ teqeq r6, r4, ror #10 │ │ │ │ @@ -434981,28 +434981,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4e04 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1abf34 │ │ │ │ ldr r5, [pc, #184] @ 1e4e9c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4e50 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e4e6c │ │ │ │ ldr r8, [pc, #140] @ 1e4ea0 │ │ │ │ @@ -435011,15 +435011,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4e28 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4e14 │ │ │ │ b 1e4dc8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435029,15 +435029,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4e70 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4e0c │ │ │ │ b 1e4dc8 │ │ │ │ teqeq r6, r8, asr #8 │ │ │ │ @@ -435052,28 +435052,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e4f20 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac514 │ │ │ │ ldr r5, [pc, #184] @ 1e4fb8 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e4f6c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e4f88 │ │ │ │ ldr r8, [pc, #140] @ 1e4fbc │ │ │ │ @@ -435082,15 +435082,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4f44 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4f30 │ │ │ │ b 1e4ee4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435100,15 +435100,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e4f8c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e4f28 │ │ │ │ b 1e4ee4 │ │ │ │ teqeq r6, ip, lsr #6 │ │ │ │ @@ -435123,28 +435123,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e503c │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1abc5c │ │ │ │ ldr r5, [pc, #184] @ 1e50d4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5088 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e50a4 │ │ │ │ ldr r8, [pc, #140] @ 1e50d8 │ │ │ │ @@ -435153,15 +435153,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5060 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e504c │ │ │ │ b 1e5000 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435171,15 +435171,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e50a8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5044 │ │ │ │ b 1e5000 │ │ │ │ teqeq r6, r0, lsl r2 │ │ │ │ @@ -435194,28 +435194,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5158 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab440 │ │ │ │ ldr r5, [pc, #184] @ 1e51f0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e51a4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e51c0 │ │ │ │ ldr r8, [pc, #140] @ 1e51f4 │ │ │ │ @@ -435224,15 +435224,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e517c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5168 │ │ │ │ b 1e511c │ │ │ │ mov r3, #0 │ │ │ │ @@ -435242,15 +435242,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e51c4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5160 │ │ │ │ b 1e511c │ │ │ │ ldrsheq r4, [r6, -r4]! @ │ │ │ │ @@ -435265,28 +435265,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5274 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1abac8 │ │ │ │ ldr r5, [pc, #184] @ 1e530c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e52c0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e52dc │ │ │ │ ldr r8, [pc, #140] @ 1e5310 │ │ │ │ @@ -435295,15 +435295,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5298 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5284 │ │ │ │ b 1e5238 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435313,15 +435313,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e52e0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e527c │ │ │ │ b 1e5238 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -435336,28 +435336,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5390 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab3c8 │ │ │ │ ldr r5, [pc, #184] @ 1e5428 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e53dc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e53f8 │ │ │ │ ldr r8, [pc, #140] @ 1e542c │ │ │ │ @@ -435366,15 +435366,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e53b4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e53a0 │ │ │ │ b 1e5354 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435384,15 +435384,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e53fc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5398 │ │ │ │ b 1e5354 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -435407,28 +435407,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e54ac │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab9cc │ │ │ │ ldr r5, [pc, #184] @ 1e5544 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e54f8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5514 │ │ │ │ ldr r8, [pc, #140] @ 1e5548 │ │ │ │ @@ -435437,15 +435437,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e54d0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e54bc │ │ │ │ b 1e5470 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435455,15 +435455,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5518 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e54b4 │ │ │ │ b 1e5470 │ │ │ │ teqeq r6, r0, lsr #27 │ │ │ │ @@ -435478,28 +435478,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e55c8 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ae62c │ │ │ │ ldr r5, [pc, #184] @ 1e5660 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5614 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5630 │ │ │ │ ldr r8, [pc, #140] @ 1e5664 │ │ │ │ @@ -435508,15 +435508,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e55ec │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e55d8 │ │ │ │ b 1e558c │ │ │ │ mov r3, #0 │ │ │ │ @@ -435526,15 +435526,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5634 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e55d0 │ │ │ │ b 1e558c │ │ │ │ teqeq r6, r4, lsl #25 │ │ │ │ @@ -435549,28 +435549,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e56e4 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab70c │ │ │ │ ldr r5, [pc, #184] @ 1e577c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5730 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e574c │ │ │ │ ldr r8, [pc, #140] @ 1e5780 │ │ │ │ @@ -435579,15 +435579,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5708 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e56f4 │ │ │ │ b 1e56a8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435597,15 +435597,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5750 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e56ec │ │ │ │ b 1e56a8 │ │ │ │ teqeq r6, r8, ror #22 │ │ │ │ @@ -435620,28 +435620,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5800 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9ca8 │ │ │ │ ldr r5, [pc, #184] @ 1e5898 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e584c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5868 │ │ │ │ ldr r8, [pc, #140] @ 1e589c │ │ │ │ @@ -435650,15 +435650,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5824 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5810 │ │ │ │ b 1e57c4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435668,15 +435668,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e586c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5808 │ │ │ │ b 1e57c4 │ │ │ │ teqeq r6, ip, asr #20 │ │ │ │ @@ -435691,28 +435691,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e591c │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ab678 │ │ │ │ ldr r5, [pc, #184] @ 1e59b4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5968 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5984 │ │ │ │ ldr r8, [pc, #140] @ 1e59b8 │ │ │ │ @@ -435721,15 +435721,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5940 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e592c │ │ │ │ b 1e58e0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435739,15 +435739,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5988 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5924 │ │ │ │ b 1e58e0 │ │ │ │ teqeq r6, r0, lsr r9 │ │ │ │ @@ -435762,28 +435762,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5a38 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1a9c54 │ │ │ │ ldr r5, [pc, #184] @ 1e5ad0 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5a84 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5aa0 │ │ │ │ ldr r8, [pc, #140] @ 1e5ad4 │ │ │ │ @@ -435792,15 +435792,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5a5c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5a48 │ │ │ │ b 1e59fc │ │ │ │ mov r3, #0 │ │ │ │ @@ -435810,15 +435810,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5aa4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5a40 │ │ │ │ b 1e59fc │ │ │ │ teqeq r6, r4, lsl r8 │ │ │ │ @@ -435833,28 +435833,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5b54 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1ac754 │ │ │ │ ldr r5, [pc, #184] @ 1e5bec │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5ba0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5bbc │ │ │ │ ldr r8, [pc, #140] @ 1e5bf0 │ │ │ │ @@ -435863,15 +435863,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5b78 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5b64 │ │ │ │ b 1e5b18 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435881,15 +435881,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5bc0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5b5c │ │ │ │ b 1e5b18 │ │ │ │ teqeq r6, r8 @ │ │ │ │ @@ -435904,28 +435904,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5c70 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1aa16c │ │ │ │ ldr r5, [pc, #184] @ 1e5d08 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5cbc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5cd8 │ │ │ │ ldr r8, [pc, #140] @ 1e5d0c │ │ │ │ @@ -435934,15 +435934,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5c94 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5c80 │ │ │ │ b 1e5c34 │ │ │ │ mov r3, #0 │ │ │ │ @@ -435952,15 +435952,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5cdc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5c78 │ │ │ │ b 1e5c34 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -435975,28 +435975,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5d8c │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b33a4 │ │ │ │ ldr r5, [pc, #184] @ 1e5e24 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5dd8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5df4 │ │ │ │ ldr r8, [pc, #140] @ 1e5e28 │ │ │ │ @@ -436005,15 +436005,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5db0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5d9c │ │ │ │ b 1e5d50 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436023,15 +436023,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5df8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5d94 │ │ │ │ b 1e5d50 │ │ │ │ teqeq r6, r0, asr #9 │ │ │ │ @@ -436046,28 +436046,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5ea8 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 2181a8 │ │ │ │ ldr r5, [pc, #184] @ 1e5f40 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e5ef4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e5f10 │ │ │ │ ldr r8, [pc, #140] @ 1e5f44 │ │ │ │ @@ -436076,15 +436076,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5ecc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5eb8 │ │ │ │ b 1e5e6c │ │ │ │ mov r3, #0 │ │ │ │ @@ -436094,15 +436094,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5f14 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5eb0 │ │ │ │ b 1e5e6c │ │ │ │ teqeq r6, r4, lsr #7 │ │ │ │ @@ -436117,28 +436117,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e5fc4 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 21b3c4 │ │ │ │ ldr r5, [pc, #184] @ 1e605c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6010 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e602c │ │ │ │ ldr r8, [pc, #140] @ 1e6060 │ │ │ │ @@ -436147,15 +436147,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e5fe8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5fd4 │ │ │ │ b 1e5f88 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436165,15 +436165,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6030 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e5fcc │ │ │ │ b 1e5f88 │ │ │ │ teqeq r6, r8, lsl #5 │ │ │ │ @@ -436188,28 +436188,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e60e0 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 21d0b0 │ │ │ │ ldr r5, [pc, #184] @ 1e6178 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e612c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e6148 │ │ │ │ ldr r8, [pc, #140] @ 1e617c │ │ │ │ @@ -436218,15 +436218,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6104 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e60f0 │ │ │ │ b 1e60a4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436236,15 +436236,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e614c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e60e8 │ │ │ │ b 1e60a4 │ │ │ │ teqeq r6, ip, ror #2 │ │ │ │ @@ -436259,28 +436259,28 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ subs ip, r0, #0 │ │ │ │ bne 1e61fc │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 223a70 │ │ │ │ ldr r5, [pc, #184] @ 1e6294 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6248 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp ip, #2 │ │ │ │ bne 1e6264 │ │ │ │ ldr r8, [pc, #140] @ 1e6298 │ │ │ │ @@ -436289,15 +436289,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6220 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e620c │ │ │ │ b 1e61c0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436307,15 +436307,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6268 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6204 │ │ │ │ b 1e61c0 │ │ │ │ teqeq r6, r0, asr r0 │ │ │ │ @@ -436331,30 +436331,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6328 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1b3d20 │ │ │ │ ldr r5, [pc, #192] @ 1e63c4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6374 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e6394 │ │ │ │ @@ -436364,15 +436364,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e634c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6338 │ │ │ │ b 1e62e0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436383,15 +436383,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6398 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6330 │ │ │ │ b 1e62e0 │ │ │ │ teqeq r6, r4, lsr pc │ │ │ │ @@ -436407,30 +436407,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6458 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1aa660 │ │ │ │ ldr r5, [pc, #192] @ 1e64f4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e64a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e64c4 │ │ │ │ @@ -436440,15 +436440,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e647c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6468 │ │ │ │ b 1e6410 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436459,15 +436459,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e64c8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6460 │ │ │ │ b 1e6410 │ │ │ │ teqeq r6, r4, lsl #28 │ │ │ │ @@ -436483,30 +436483,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6588 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1afde0 │ │ │ │ ldr r5, [pc, #192] @ 1e6624 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e65d4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e65f4 │ │ │ │ @@ -436516,15 +436516,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e65ac │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6598 │ │ │ │ b 1e6540 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436535,15 +436535,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e65f8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6590 │ │ │ │ b 1e6540 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -436559,30 +436559,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e66b8 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1af4a0 │ │ │ │ ldr r5, [pc, #192] @ 1e6754 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6704 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e6724 │ │ │ │ @@ -436592,15 +436592,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e66dc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e66c8 │ │ │ │ b 1e6670 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436611,15 +436611,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6728 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e66c0 │ │ │ │ b 1e6670 │ │ │ │ teqeq r6, r4, lsr #23 │ │ │ │ @@ -436635,30 +436635,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e67e8 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1ad054 │ │ │ │ ldr r5, [pc, #192] @ 1e6884 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6834 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e6854 │ │ │ │ @@ -436668,15 +436668,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e680c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e67f8 │ │ │ │ b 1e67a0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436687,15 +436687,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6858 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e67f0 │ │ │ │ b 1e67a0 │ │ │ │ teqeq r6, r4, ror sl │ │ │ │ @@ -436711,30 +436711,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6918 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1aa000 │ │ │ │ ldr r5, [pc, #192] @ 1e69b4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6964 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e6984 │ │ │ │ @@ -436744,15 +436744,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e693c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6928 │ │ │ │ b 1e68d0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436763,15 +436763,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6988 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6920 │ │ │ │ b 1e68d0 │ │ │ │ teqeq r6, r4, asr #18 │ │ │ │ @@ -436787,30 +436787,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6a48 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1aa78c │ │ │ │ ldr r5, [pc, #192] @ 1e6ae4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6a94 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e6ab4 │ │ │ │ @@ -436820,15 +436820,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6a6c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6a58 │ │ │ │ b 1e6a00 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436839,15 +436839,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6ab8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6a50 │ │ │ │ b 1e6a00 │ │ │ │ teqeq r6, r4, lsl r8 │ │ │ │ @@ -436863,30 +436863,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6b78 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1b3058 │ │ │ │ ldr r5, [pc, #192] @ 1e6c14 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6bc4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e6be4 │ │ │ │ @@ -436896,15 +436896,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6b9c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6b88 │ │ │ │ b 1e6b30 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436915,15 +436915,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6be8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6b80 │ │ │ │ b 1e6b30 │ │ │ │ teqeq r6, r4, ror #13 │ │ │ │ @@ -436939,30 +436939,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6ca8 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 1b3610 │ │ │ │ ldr r5, [pc, #192] @ 1e6d44 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6cf4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e6d14 │ │ │ │ @@ -436972,15 +436972,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6ccc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6cb8 │ │ │ │ b 1e6c60 │ │ │ │ mov r3, #0 │ │ │ │ @@ -436991,15 +436991,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6d18 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6cb0 │ │ │ │ b 1e6c60 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -437015,30 +437015,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6dd8 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 22019c │ │ │ │ ldr r5, [pc, #192] @ 1e6e74 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6e24 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e6e44 │ │ │ │ @@ -437048,15 +437048,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6dfc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6de8 │ │ │ │ b 1e6d90 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437067,15 +437067,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6e48 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6de0 │ │ │ │ b 1e6d90 │ │ │ │ teqeq r6, r4, lsl #9 │ │ │ │ @@ -437091,30 +437091,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6f08 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 2218cc │ │ │ │ ldr r5, [pc, #192] @ 1e6fa4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e6f54 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e6f74 │ │ │ │ @@ -437124,15 +437124,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6f2c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6f18 │ │ │ │ b 1e6ec0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437143,15 +437143,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e6f78 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e6f10 │ │ │ │ b 1e6ec0 │ │ │ │ teqeq r6, r4, asr r3 │ │ │ │ @@ -437167,30 +437167,30 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7038 │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ bl 225050 │ │ │ │ ldr r5, [pc, #192] @ 1e70d4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7084 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e70a4 │ │ │ │ @@ -437200,15 +437200,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e705c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7048 │ │ │ │ b 1e6ff0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437219,15 +437219,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e70a8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7040 │ │ │ │ b 1e6ff0 │ │ │ │ teqeq r6, r4, lsr #4 │ │ │ │ @@ -437243,15 +437243,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7170 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ @@ -437260,15 +437260,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 22846c │ │ │ │ ldr r5, [pc, #192] @ 1e720c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e71bc │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e71dc │ │ │ │ @@ -437278,15 +437278,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7194 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7180 │ │ │ │ b 1e7120 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437297,15 +437297,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e71e0 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7178 │ │ │ │ b 1e7120 │ │ │ │ ldrsheq r2, [r6, -r4]! │ │ │ │ @@ -437321,15 +437321,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e72a8 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ @@ -437338,15 +437338,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1adc38 │ │ │ │ ldr r5, [pc, #192] @ 1e7344 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e72f4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7314 │ │ │ │ @@ -437356,15 +437356,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e72cc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e72b8 │ │ │ │ b 1e7258 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437375,15 +437375,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7318 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e72b0 │ │ │ │ b 1e7258 │ │ │ │ teqeq r6, ip @ │ │ │ │ @@ -437399,15 +437399,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e73e0 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ @@ -437416,15 +437416,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1b30f0 │ │ │ │ ldr r5, [pc, #192] @ 1e747c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e742c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e744c │ │ │ │ @@ -437434,15 +437434,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7404 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e73f0 │ │ │ │ b 1e7390 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437453,15 +437453,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7450 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e73e8 │ │ │ │ b 1e7390 │ │ │ │ teqeq r6, r4, lsl #29 │ │ │ │ @@ -437477,15 +437477,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7518 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr ip, [sp, #40] @ 0x28 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ @@ -437494,15 +437494,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 21df34 │ │ │ │ ldr r5, [pc, #192] @ 1e75b4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7564 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7584 │ │ │ │ @@ -437512,15 +437512,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e753c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7528 │ │ │ │ b 1e74c8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437531,15 +437531,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7588 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7520 │ │ │ │ b 1e74c8 │ │ │ │ teqeq r6, ip, asr #26 │ │ │ │ @@ -437555,15 +437555,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7658 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ mov r1, r5 │ │ │ │ @@ -437574,15 +437574,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1aea28 │ │ │ │ ldr r5, [pc, #192] @ 1e76f4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e76a4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e76c4 │ │ │ │ @@ -437592,15 +437592,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e767c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7668 │ │ │ │ b 1e7600 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437611,15 +437611,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e76c8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7660 │ │ │ │ b 1e7600 │ │ │ │ teqeq r6, r4, lsl ip │ │ │ │ @@ -437635,15 +437635,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7798 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ mov r1, r5 │ │ │ │ @@ -437654,15 +437654,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1ae808 │ │ │ │ ldr r5, [pc, #192] @ 1e7834 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e77e4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7804 │ │ │ │ @@ -437672,15 +437672,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e77bc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e77a8 │ │ │ │ b 1e7740 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437691,15 +437691,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7808 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e77a0 │ │ │ │ b 1e7740 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -437715,15 +437715,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e78d8 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ mov r1, r5 │ │ │ │ @@ -437734,15 +437734,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1aade4 │ │ │ │ ldr r5, [pc, #192] @ 1e7974 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7924 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7944 │ │ │ │ @@ -437752,15 +437752,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e78fc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e78e8 │ │ │ │ b 1e7880 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437771,15 +437771,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7948 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e78e0 │ │ │ │ b 1e7880 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -437795,15 +437795,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7a18 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ mov r1, r5 │ │ │ │ @@ -437814,15 +437814,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1adb00 │ │ │ │ ldr r5, [pc, #192] @ 1e7ab4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7a64 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7a84 │ │ │ │ @@ -437832,15 +437832,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7a3c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7a28 │ │ │ │ b 1e79c0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437851,15 +437851,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7a88 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7a20 │ │ │ │ b 1e79c0 │ │ │ │ teqeq r6, r4, asr r8 │ │ │ │ @@ -437875,15 +437875,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7b58 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ mov r1, r5 │ │ │ │ @@ -437894,15 +437894,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1aabb4 │ │ │ │ ldr r5, [pc, #192] @ 1e7bf4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7ba4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7bc4 │ │ │ │ @@ -437912,15 +437912,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7b7c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7b68 │ │ │ │ b 1e7b00 │ │ │ │ mov r3, #0 │ │ │ │ @@ -437931,15 +437931,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7bc8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7b60 │ │ │ │ b 1e7b00 │ │ │ │ teqeq r6, r4, lsl r7 │ │ │ │ @@ -437955,15 +437955,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7c98 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ mov r1, r5 │ │ │ │ @@ -437974,15 +437974,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1aaac0 │ │ │ │ ldr r5, [pc, #192] @ 1e7d34 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7ce4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7d04 │ │ │ │ @@ -437992,15 +437992,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7cbc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7ca8 │ │ │ │ b 1e7c40 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438011,15 +438011,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7d08 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7ca0 │ │ │ │ b 1e7c40 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -438035,15 +438035,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7de0 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ @@ -438056,15 +438056,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1aa9f4 │ │ │ │ ldr r5, [pc, #192] @ 1e7e7c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7e2c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7e4c │ │ │ │ @@ -438074,15 +438074,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7e04 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7df0 │ │ │ │ b 1e7d80 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438093,15 +438093,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7e50 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7de8 │ │ │ │ b 1e7d80 │ │ │ │ teqeq r6, r4 @ │ │ │ │ @@ -438117,15 +438117,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7f28 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ @@ -438138,15 +438138,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1b31e4 │ │ │ │ ldr r5, [pc, #192] @ 1e7fc4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e7f74 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e7f94 │ │ │ │ @@ -438156,15 +438156,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7f4c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7f38 │ │ │ │ b 1e7ec8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438175,15 +438175,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e7f98 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e7f30 │ │ │ │ b 1e7ec8 │ │ │ │ teqeq r6, ip, asr #6 │ │ │ │ @@ -438199,15 +438199,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e8078 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ @@ -438222,15 +438222,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1b0dd4 │ │ │ │ ldr r5, [pc, #192] @ 1e8114 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e80c4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e80e4 │ │ │ │ @@ -438240,15 +438240,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e809c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8088 │ │ │ │ b 1e8010 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438259,15 +438259,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e80e8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8080 │ │ │ │ b 1e8010 │ │ │ │ teqeq r6, r4, lsl #4 │ │ │ │ @@ -438283,15 +438283,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e81c8 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ @@ -438306,15 +438306,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1ace3c │ │ │ │ ldr r5, [pc, #192] @ 1e8264 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e8214 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e8234 │ │ │ │ @@ -438324,15 +438324,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e81ec │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e81d8 │ │ │ │ b 1e8160 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438343,15 +438343,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e8238 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e81d0 │ │ │ │ b 1e8160 │ │ │ │ ldrheq r1, [r6, -r4]! │ │ │ │ @@ -438367,15 +438367,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e8318 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ @@ -438390,15 +438390,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1ad9d4 │ │ │ │ ldr r5, [pc, #192] @ 1e83b4 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e8364 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e8384 │ │ │ │ @@ -438408,15 +438408,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e833c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8328 │ │ │ │ b 1e82b0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438427,15 +438427,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e8388 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8320 │ │ │ │ b 1e82b0 │ │ │ │ teqeq r6, r4, ror #30 │ │ │ │ @@ -438451,15 +438451,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e8468 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ @@ -438474,15 +438474,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1aa848 │ │ │ │ ldr r5, [pc, #192] @ 1e8504 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e84b4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e84d4 │ │ │ │ @@ -438492,15 +438492,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e848c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8478 │ │ │ │ b 1e8400 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438511,15 +438511,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e84d8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8470 │ │ │ │ b 1e8400 │ │ │ │ teqeq r6, r4, lsl lr │ │ │ │ @@ -438535,15 +438535,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e85b8 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ @@ -438558,15 +438558,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1b3060 │ │ │ │ ldr r5, [pc, #192] @ 1e8654 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e8604 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e8624 │ │ │ │ @@ -438576,15 +438576,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e85dc │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e85c8 │ │ │ │ b 1e8550 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438595,15 +438595,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e8628 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e85c0 │ │ │ │ b 1e8550 │ │ │ │ teqeq r6, r4, asr #25 │ │ │ │ @@ -438619,15 +438619,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e8710 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ @@ -438644,15 +438644,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1aa918 │ │ │ │ ldr r5, [pc, #192] @ 1e87ac │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e875c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e877c │ │ │ │ @@ -438662,15 +438662,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e8734 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8720 │ │ │ │ b 1e86a0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438681,15 +438681,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e8780 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8718 │ │ │ │ b 1e86a0 │ │ │ │ teqeq r6, r4, ror fp │ │ │ │ @@ -438705,15 +438705,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e8868 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ @@ -438730,15 +438730,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ bl 1b31e8 │ │ │ │ ldr r5, [pc, #192] @ 1e8904 │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 1e88b4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e88d4 │ │ │ │ @@ -438748,15 +438748,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e888c │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8878 │ │ │ │ b 1e87f8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -438767,15 +438767,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e88d8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 1e8870 │ │ │ │ b 1e87f8 │ │ │ │ teqeq r6, ip, lsl sl │ │ │ │ @@ -438786,41 +438786,41 @@ │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [pc, #144] @ 1e89b4 │ │ │ │ mov r2, #1 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 1e8988 │ │ │ │ ldr r4, [pc, #108] @ 1e89b8 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e8960 │ │ │ │ cmp r5, #0 │ │ │ │ bne 1e894c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 1e898c │ │ │ │ cmp r5, #0 │ │ │ │ bne 1e8944 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ teqeq r6, r4, asr #17 │ │ │ │ @@ -438829,15 +438829,15 @@ │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r4, [pc, #44] @ 1e8a00 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, lr} │ │ │ │ @@ -439250,20 +439250,20 @@ │ │ │ │ str r2, [sp, #8] │ │ │ │ b 1e8df0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r2, r8, asr r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r2, r4, asr #2 │ │ │ │ cmnmi pc, #0 │ │ │ │ - sbceq r0, r6, ip, asr #23 │ │ │ │ - strheq r0, [r6], #180 @ 0xb4 │ │ │ │ - smulleq r0, r6, ip, fp │ │ │ │ - sbceq r0, r6, ip, ror #22 │ │ │ │ - sbceq r0, r6, r0, asr fp │ │ │ │ - sbceq r0, r6, ip, lsr #22 │ │ │ │ + sbceq r0, r6, ip, ror #23 │ │ │ │ + ldrdeq r0, [r6], #180 @ 0xb4 │ │ │ │ + strheq r0, [r6], #188 @ 0xbc │ │ │ │ + sbceq r0, r6, ip, lsl #23 │ │ │ │ + sbceq r0, r6, r0, ror fp │ │ │ │ + sbceq r0, r6, ip, asr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ ldr r1, [pc, #716] @ 1e9374 │ │ │ │ @@ -439702,21 +439702,21 @@ │ │ │ │ orreq r2, r2, #38 @ 0x26 │ │ │ │ orrne r2, r2, #6 │ │ │ │ strb r2, [sp, #5] │ │ │ │ b 1e955c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r2, r4, asr ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r0, r6, r0, lsr #13 │ │ │ │ - sbceq r0, r6, ip, ror #12 │ │ │ │ - sbceq r0, r6, r4, asr #12 │ │ │ │ - sbceq r0, r6, r0, lsl r6 │ │ │ │ + sbceq r0, r6, r0, asr #13 │ │ │ │ + sbceq r0, r6, ip, lsl #13 │ │ │ │ + sbceq r0, r6, r4, ror #12 │ │ │ │ + sbceq r0, r6, r0, lsr r6 │ │ │ │ teqeq r2, r0, ror #19 │ │ │ │ - ldrdeq r0, [r6], #76 @ 0x4c │ │ │ │ - sbceq r0, r6, r8, lsr r4 │ │ │ │ + strdeq r0, [r6], #76 @ 0x4c │ │ │ │ + sbceq r0, r6, r8, asr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r7, [r2, #28] │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #764] @ 1e9ab8 │ │ │ │ @@ -439913,17 +439913,17 @@ │ │ │ │ b 1e988c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r2, ip, lsr r8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ cmnmi r0, r0 │ │ │ │ cmnmi pc, #0 │ │ │ │ teqeq r2, r0 @ │ │ │ │ - sbceq r0, r6, ip, asr #2 │ │ │ │ - sbceq r0, r6, r8, lsl r1 │ │ │ │ - sbceq r0, r6, r4, ror #1 │ │ │ │ + sbceq r0, r6, ip, ror #2 │ │ │ │ + sbceq r0, r6, r8, lsr r1 │ │ │ │ + sbceq r0, r6, r4, lsl #2 │ │ │ │ add r3, r1, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [r1, #20] │ │ │ │ ldr ip, [r3, #2900] @ 0xb54 │ │ │ │ cmp lr, #4 │ │ │ │ ldrb ip, [ip, #204] @ 0xcc │ │ │ │ beq 1e9b7c │ │ │ │ @@ -440065,19 +440065,19 @@ │ │ │ │ str ip, [sp] │ │ │ │ bl 1b461c │ │ │ │ add sp, sp, #32 │ │ │ │ pop {r4, r5, r6, r8, r9, pc} │ │ │ │ ldr r3, [pc, #20] @ 1e9d3c │ │ │ │ add r3, pc, r3 │ │ │ │ b 1e9ccc │ │ │ │ - @ instruction: 0x00b4cfd8 │ │ │ │ - adcseq ip, r4, ip, ror #30 │ │ │ │ - sbceq r9, r2, r0, ror r9 │ │ │ │ - adcseq ip, r4, r0, asr pc │ │ │ │ - adcseq ip, r4, r8, lsl #30 │ │ │ │ + @ instruction: 0x00b4cff8 │ │ │ │ + adcseq ip, r4, ip, lsl #31 │ │ │ │ + smulleq r9, r2, r0, r9 │ │ │ │ + adcseq ip, r4, r0, ror pc │ │ │ │ + adcseq ip, r4, r8, lsr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #184] @ 1e9e10 │ │ │ │ sub ip, r0, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -440122,23 +440122,23 @@ │ │ │ │ b 1b461c │ │ │ │ ldr r2, [pc, #44] @ 1e9e2c │ │ │ │ add r2, pc, r2 │ │ │ │ b 1e9dac │ │ │ │ ldr r2, [pc, #36] @ 1e9e30 │ │ │ │ add r2, pc, r2 │ │ │ │ b 1e9de4 │ │ │ │ - sbceq r0, r6, ip, lsl r0 │ │ │ │ - strdeq r0, [r6], #0 │ │ │ │ - adcseq ip, r4, r8, lsl #30 │ │ │ │ - adcseq ip, r4, r8, asr #29 │ │ │ │ - @ instruction: 0x00b4ceb0 │ │ │ │ - adcseq ip, r4, ip, lsl #29 │ │ │ │ - adcseq ip, r4, r8, lsl #29 │ │ │ │ - adcseq ip, r4, r8, lsl #29 │ │ │ │ - adcseq ip, r4, r4, asr lr │ │ │ │ + sbceq r0, r6, ip, lsr r0 │ │ │ │ + sbceq r0, r6, r0, lsl r1 │ │ │ │ + adcseq ip, r4, r8, lsr #30 │ │ │ │ + adcseq ip, r4, r8, ror #29 │ │ │ │ + @ instruction: 0x00b4ced0 │ │ │ │ + adcseq ip, r4, ip, lsr #29 │ │ │ │ + adcseq ip, r4, r8, lsr #29 │ │ │ │ + adcseq ip, r4, r8, lsr #29 │ │ │ │ + adcseq ip, r4, r4, ror lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #456] @ 1ea014 │ │ │ │ ldr r2, [pc, #456] @ 1ea018 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -440253,24 +440253,24 @@ │ │ │ │ bne 1ea010 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, lr} │ │ │ │ b 1e9c24 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r2, ip, lsr #3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrdeq pc, [r5], #252 @ 0xfc │ │ │ │ - adcseq ip, r4, r0, lsl #28 │ │ │ │ - adcseq ip, r4, r4, ror #27 │ │ │ │ + strdeq pc, [r5], #252 @ 0xfc │ │ │ │ + adcseq ip, r4, r0, lsr #28 │ │ │ │ + adcseq ip, r4, r4, lsl #28 │ │ │ │ teqeq r2, ip, lsl #2 │ │ │ │ - umlalseq pc, r4, ip, r0 @ │ │ │ │ + ldrheq pc, [r4], ip @ │ │ │ │ @ instruction: 0x777a7978 │ │ │ │ - sbceq r8, r4, ip, asr #2 │ │ │ │ - adcseq r1, r5, r0, asr fp │ │ │ │ + sbceq r8, r4, ip, ror #2 │ │ │ │ + adcseq r1, r5, r0, ror fp │ │ │ │ @ instruction: 0x012e1360 │ │ │ │ - adcseq ip, r4, r8, ror #25 │ │ │ │ + adcseq ip, r4, r8, lsl #26 │ │ │ │ teqeq r2, r0, lsl r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrb r3, [r0, #10] │ │ │ │ mov r4, r0 │ │ │ │ @@ -440401,31 +440401,31 @@ │ │ │ │ bl 1b461c │ │ │ │ b 1ea154 │ │ │ │ ldr r2, [pc, #76] @ 1ea2ac │ │ │ │ mov r0, #4194304 @ 0x400000 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 1b461c │ │ │ │ b 1ea138 │ │ │ │ - adcseq ip, r4, r0, lsr #24 │ │ │ │ - strheq pc, [r5], #208 @ 0xd0 @ │ │ │ │ - @ instruction: 0x00b4cbd4 │ │ │ │ - @ instruction: 0x00b4cbb8 │ │ │ │ - adcseq lr, r4, r8, lsr #29 │ │ │ │ - adcseq pc, r4, r8, lsl #29 │ │ │ │ - adcseq ip, r3, r4, asr #12 │ │ │ │ - adcseq ip, r3, r0, lsr r6 │ │ │ │ - sbceq r9, r3, r8, lsl #8 │ │ │ │ - adcseq lr, r3, r4, lsl ip │ │ │ │ + adcseq ip, r4, r0, asr #24 │ │ │ │ + ldrdeq pc, [r5], #208 @ 0xd0 │ │ │ │ + @ instruction: 0x00b4cbf4 │ │ │ │ + @ instruction: 0x00b4cbd8 │ │ │ │ + adcseq lr, r4, r8, asr #29 │ │ │ │ + adcseq pc, r4, r8, lsr #29 │ │ │ │ + adcseq ip, r3, r4, ror #12 │ │ │ │ + adcseq ip, r3, r0, asr r6 │ │ │ │ + sbceq r9, r3, r8, lsr #8 │ │ │ │ + adcseq lr, r3, r4, lsr ip │ │ │ │ + adcseq ip, r4, r0, lsl fp │ │ │ │ @ instruction: 0x00b4caf0 │ │ │ │ - @ instruction: 0x00b4cad0 │ │ │ │ - adcseq ip, r4, ip, lsr #21 │ │ │ │ - sbceq r5, r3, ip, lsl #27 │ │ │ │ - sbceq r5, r3, r8, ror sp │ │ │ │ - sbceq r5, r3, r4, ror #26 │ │ │ │ - sbceq r5, r3, r0, asr sp │ │ │ │ + adcseq ip, r4, ip, asr #21 │ │ │ │ + sbceq r5, r3, ip, lsr #27 │ │ │ │ + smulleq r5, r3, r8, sp │ │ │ │ + sbceq r5, r3, r4, lsl #27 │ │ │ │ + sbceq r5, r3, r0, ror sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr ip, [pc, #144] @ 1ea358 │ │ │ │ ldr r2, [r0, #8] │ │ │ │ ldr r1, [pc, #140] @ 1ea35c │ │ │ │ @@ -441747,15 +441747,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ bl 1b461c │ │ │ │ ldr r2, [r8, #748] @ 0x2ec │ │ │ │ mov r0, r4 │ │ │ │ subs r2, r2, #0 │ │ │ │ movne r2, #1 │ │ │ │ mov r1, r8 │ │ │ │ - bl 847d84 │ │ │ │ + bl 847da4 │ │ │ │ ldr r3, [pc, #640] @ 1eba00 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r2, [r3] │ │ │ │ cmp r2, #0 │ │ │ │ mov r4, r0 │ │ │ │ bne 1eb8e0 │ │ │ │ ldr r3, [pc, #620] @ 1eba04 │ │ │ │ @@ -441907,42 +441907,42 @@ │ │ │ │ orrne r3, r3, #32 │ │ │ │ strne r3, [sl] │ │ │ │ b 1eb84c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r2, r8, lsl #18 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ teqeq r2, r0, ror #17 │ │ │ │ - @ instruction: 0x00b4aeb8 │ │ │ │ - @ instruction: 0x00b4b5bc │ │ │ │ - adcseq fp, r4, r8, lsl #11 │ │ │ │ + @ instruction: 0x00b4aed8 │ │ │ │ + @ instruction: 0x00b4b5dc │ │ │ │ + adcseq fp, r4, r8, lsr #11 │ │ │ │ teqeq r2, r0, ror #23 │ │ │ │ teqeq r5, ip, asr sl │ │ │ │ teqeq r2, r4 @ │ │ │ │ teqeq r2, ip, lsr #22 │ │ │ │ teqeq r5, ip, lsr #19 │ │ │ │ - adcseq r3, r6, r0, lsr #17 │ │ │ │ + adcseq r3, r6, r0, asr #17 │ │ │ │ teqeq r2, r8 @ │ │ │ │ teqeq r5, r8, ror r9 │ │ │ │ - adcseq sl, r4, r8, ror #26 │ │ │ │ - adcseq fp, r4, r0, ror r4 │ │ │ │ - adcseq fp, r4, r8, lsr r4 │ │ │ │ + adcseq sl, r4, r8, lsl #27 │ │ │ │ + umlalseq fp, r4, r0, r4 │ │ │ │ + adcseq fp, r4, r8, asr r4 │ │ │ │ andeq r1, r0, ip, lsl r5 │ │ │ │ @ instruction: 0x012ded04 │ │ │ │ - adcseq fp, r4, r8, asr #7 │ │ │ │ + adcseq fp, r4, r8, ror #7 │ │ │ │ teqeq r5, r8, ror #17 │ │ │ │ - @ instruction: 0x00b4b3b8 │ │ │ │ + @ instruction: 0x00b4b3d8 │ │ │ │ @ instruction: 0x012decb0 │ │ │ │ - adcseq fp, r4, r4, ror r3 │ │ │ │ + umlalseq fp, r4, r4, r3 │ │ │ │ teqeq r5, r4 @ │ │ │ │ - adcseq fp, r4, r4, ror #6 │ │ │ │ - adcseq r3, r6, ip, ror #14 │ │ │ │ + adcseq fp, r4, r4, lsl #7 │ │ │ │ + adcseq r3, r6, ip, lsl #15 │ │ │ │ @ instruction: 0x012dec54 │ │ │ │ - adcseq fp, r4, r8, lsl r3 │ │ │ │ + adcseq fp, r4, r8, lsr r3 │ │ │ │ teqeq r5, r8, lsr r8 │ │ │ │ - adcseq fp, r4, r8, lsl #6 │ │ │ │ + adcseq fp, r4, r8, lsr #6 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3912] @ 0xf48 │ │ │ │ sub sp, sp, #156 @ 0x9c │ │ │ │ add r4, sp, #188 @ 0xbc │ │ │ │ @@ -442904,34 +442904,34 @@ │ │ │ │ ldr r2, [r2, #2900] @ 0xb54 │ │ │ │ b 1ec954 │ │ │ │ ldr r0, [pc, #92] @ 1ec9d8 │ │ │ │ b 1ec42c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r2, ip, lsr #27 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00b3abb8 │ │ │ │ - sbceq sp, r5, r4, asr sl │ │ │ │ - adcseq sl, r3, r8, ror #22 │ │ │ │ - adcseq sl, r4, r8, lsl #19 │ │ │ │ - ldrdeq sp, [r5], #152 @ 0x98 │ │ │ │ + @ instruction: 0x00b3abd8 │ │ │ │ + sbceq sp, r5, r4, ror sl │ │ │ │ + adcseq sl, r3, r8, lsl #23 │ │ │ │ + adcseq sl, r4, r8, lsr #19 │ │ │ │ + strdeq sp, [r5], #152 @ 0x98 │ │ │ │ @ instruction: 0x012def00 │ │ │ │ - adcseq sl, r4, r0, asr #18 │ │ │ │ - ldrdeq r9, [r2], #8 │ │ │ │ + adcseq sl, r4, r0, ror #18 │ │ │ │ + strdeq r9, [r2], #8 │ │ │ │ teqeq r2, r4, asr #23 │ │ │ │ andeq r6, r8, r8, lsr #32 │ │ │ │ - adcseq sl, r4, ip, lsl #16 │ │ │ │ - adcseq r6, r5, r0, ror #31 │ │ │ │ - strheq sp, [r5], #136 @ 0x88 │ │ │ │ - umlalseq fp, r3, r0, r4 │ │ │ │ - adcseq fp, r3, r8, ror r4 │ │ │ │ - adcseq r6, r5, ip, ror #30 │ │ │ │ - adcseq fp, r3, r8, lsr #8 │ │ │ │ - adcseq r6, r5, r8, lsl pc │ │ │ │ - adcseq sl, r4, ip, lsl r5 │ │ │ │ - @ instruction: 0x00b56cdc │ │ │ │ + adcseq sl, r4, ip, lsr #16 │ │ │ │ + adcseq r7, r5, r0 │ │ │ │ + ldrdeq sp, [r5], #136 @ 0x88 │ │ │ │ + @ instruction: 0x00b3b4b0 │ │ │ │ + umlalseq fp, r3, r8, r4 │ │ │ │ + adcseq r6, r5, ip, lsl #31 │ │ │ │ + adcseq fp, r3, r8, asr #8 │ │ │ │ + adcseq r6, r5, r8, lsr pc │ │ │ │ + adcseq sl, r4, ip, lsr r5 │ │ │ │ + @ instruction: 0x00b56cfc │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3800] @ 0xed8 │ │ │ │ sub sp, sp, #260 @ 0x104 │ │ │ │ ldr r2, [r0, #372] @ 0x174 │ │ │ │ @@ -446528,16 +446528,16 @@ │ │ │ │ str r1, [sp, #72] @ 0x48 │ │ │ │ str r2, [sp, #20] │ │ │ │ str r3, [sp, #32] │ │ │ │ ldm r6, {r0, r1, r2, r3} │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ b 1ef458 │ │ │ │ teqeq r2, ip, lsr #26 │ │ │ │ - strheq sl, [r5], #160 @ 0xa0 │ │ │ │ - sbceq sl, r5, r4, lsl #15 │ │ │ │ + ldrdeq sl, [r5], #160 @ 0xa0 │ │ │ │ + sbceq sl, r5, r4, lsr #15 │ │ │ │ teqpeq r1, r0, lsl #26 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ svclt 0x00800000 │ │ │ │ strd r1, [r0], -pc @ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ ldr ip, [r5] │ │ │ │ lsl r3, r3, #22 │ │ │ │ @@ -454108,15 +454108,15 @@ │ │ │ │ ldm r5, {r0, r1, r2, r3} │ │ │ │ add lr, r8, #3168 @ 0xc60 │ │ │ │ add ip, lr, #8 │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ b 1f7424 │ │ │ │ teqeq r1, r4, asr r7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r3, r5, lr, lsl r5 │ │ │ │ + sbceq r3, r5, lr, lsr r5 │ │ │ │ strd r1, [r0], -pc @ │ │ │ │ ldrsbeq r9, [r1, -r0]! │ │ │ │ @ instruction: 0xfffffc00 │ │ │ │ add r5, sp, #64 @ 0x40 │ │ │ │ ldr r1, [r8, #12] │ │ │ │ mov r0, r5 │ │ │ │ bl 94e74 │ │ │ │ @@ -465568,15 +465568,15 @@ │ │ │ │ bne 202b9c │ │ │ │ mov r0, r7 │ │ │ │ add sp, sp, #72 @ 0x48 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r0, r8, lsr #10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r7, r4, r8, lsl r3 │ │ │ │ + sbceq r7, r4, r8, lsr r3 │ │ │ │ teqeq r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ ldr r1, [pc, #868] @ 202f2c │ │ │ │ ldrb r3, [r0, #56] @ 0x38 │ │ │ │ @@ -465795,15 +465795,15 @@ │ │ │ │ add ip, sp, #76 @ 0x4c │ │ │ │ lsr lr, lr, #4 │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ b 202c50 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r0, ip, lsr #8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r7, r4, ip, lsl r2 │ │ │ │ + sbceq r7, r4, ip, lsr r2 │ │ │ │ teqeq r0, r8, asr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ ldr r1, [pc, #716] @ 203220 │ │ │ │ ldrb r3, [r0, #56] @ 0x38 │ │ │ │ @@ -465984,15 +465984,15 @@ │ │ │ │ add ip, sp, #76 @ 0x4c │ │ │ │ lsr lr, lr, #4 │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ b 202fdc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ teqeq r0, r0, lsr #1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - smulleq r6, r4, r0, lr │ │ │ │ + strheq r6, [r4], #224 @ 0xe0 │ │ │ │ teqeq r0, r4, asr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3840] @ 0xf00 │ │ │ │ ldr r2, [pc, #820] @ 20357c │ │ │ │ ldr r3, [pc, #820] @ 203580 │ │ │ │ @@ -471104,40 +471104,40 @@ │ │ │ │ b 20766c │ │ │ │ teqeq r0, r0, ror fp │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ strdeq pc, [r0], -lr │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ @ instruction: 0x012c3144 │ │ │ │ rsclt r0, r4, r0 │ │ │ │ - sbceq r4, r1, r0, lsl #13 │ │ │ │ + sbceq r4, r1, r0, lsr #13 │ │ │ │ strdeq pc, [r0], -sp │ │ │ │ - @ instruction: 0x00b2f5f8 │ │ │ │ - strdeq fp, [r0], #232 @ 0xe8 │ │ │ │ - adcseq fp, r3, r8, ror #2 │ │ │ │ - strheq r6, [r0], #144 @ 0x90 │ │ │ │ - sbceq r6, r0, r8, ror #18 │ │ │ │ - sbceq sp, r0, r8, lsl #25 │ │ │ │ + adcseq pc, r2, r8, lsl r6 @ │ │ │ │ + sbceq fp, r0, r8, lsl pc │ │ │ │ + adcseq fp, r3, r8, lsl #3 │ │ │ │ + ldrdeq r6, [r0], #144 @ 0x90 │ │ │ │ + sbceq r6, r0, r8, lsl #19 │ │ │ │ + sbceq sp, r0, r8, lsr #25 │ │ │ │ strdeq r2, [ip, -r0]! │ │ │ │ @ instruction: 0xffffe414 │ │ │ │ @ instruction: 0x012c1fbc │ │ │ │ @ instruction: 0x012c1d78 │ │ │ │ - sbceq r3, r0, r4, lsr #24 │ │ │ │ - sbceq r5, r0, r8, lsr #20 │ │ │ │ - adcseq lr, r2, ip, lsl #12 │ │ │ │ + sbceq r3, r0, r4, asr #24 │ │ │ │ + sbceq r5, r0, r8, asr #20 │ │ │ │ + adcseq lr, r2, ip, lsr #12 │ │ │ │ andeq lr, r0, #20, 8 @ 0x14000000 │ │ │ │ - adcseq lr, r2, r4, lsr #11 │ │ │ │ - strdeq r0, [r1], #236 @ 0xec │ │ │ │ - adcseq lr, r2, ip, lsr r5 │ │ │ │ + adcseq lr, r2, r4, asr #11 │ │ │ │ + sbceq r0, r1, ip, lsl pc │ │ │ │ + adcseq lr, r2, ip, asr r5 │ │ │ │ teqeq r0, r8, asr r6 │ │ │ │ - adcseq lr, r2, ip, ror #6 │ │ │ │ - sbceq r1, r4, r0, ror #8 │ │ │ │ + adcseq lr, r2, ip, lsl #7 │ │ │ │ + sbceq r1, r4, r0, lsl #9 │ │ │ │ teqeq r0, r0 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r1, r3, r0, ror sl │ │ │ │ - strdeq r0, [r4], #244 @ 0xf4 │ │ │ │ + umlalseq r1, r3, r0, sl │ │ │ │ + sbceq r1, r4, r4, lsl r0 │ │ │ │ ldrb r3, [fp, #68] @ 0x44 │ │ │ │ cmp r3, #0 │ │ │ │ addeq r8, sp, #476 @ 0x1dc │ │ │ │ beq 2082c0 │ │ │ │ add r4, sp, #112 @ 0x70 │ │ │ │ add r2, fp, #352 @ 0x160 │ │ │ │ mov r1, fp │ │ │ │ @@ -473494,32 +473494,32 @@ │ │ │ │ subs r2, r0, #0 │ │ │ │ bne 20a454 │ │ │ │ ldr r6, [pc, #4] @ 20a778 │ │ │ │ b 20a6d8 │ │ │ │ andeq r1, r0, ip, lsl ip │ │ │ │ andhi r0, r7, lr │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ - adcseq ip, r2, r4, lsr #12 │ │ │ │ - adcseq ip, r2, r4, lsr #27 │ │ │ │ + adcseq ip, r2, r4, asr #12 │ │ │ │ + adcseq ip, r2, r4, asr #27 │ │ │ │ teqeq r0, r0, asr #5 │ │ │ │ teqpeq r3, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - umlalseq r4, r4, ip, pc @ │ │ │ │ + @ instruction: 0x00b44fbc │ │ │ │ andeq r0, r0, sp, lsl r1 │ │ │ │ andeq r0, r0, r4, ror r4 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - adcseq ip, r2, r4, lsr #15 │ │ │ │ + adcseq ip, r2, r4, asr #15 │ │ │ │ + sbceq pc, r3, ip, ror #16 │ │ │ │ + adcseq ip, r2, r8, lsl #15 │ │ │ │ sbceq pc, r3, ip, asr #16 │ │ │ │ - adcseq ip, r2, r8, ror #14 │ │ │ │ - sbceq pc, r3, ip, lsr #16 │ │ │ │ msreq (UNDEF: 59), r8, lsr #31 │ │ │ │ - adcseq ip, r2, ip, ror #12 │ │ │ │ + adcseq ip, r2, ip, lsl #13 │ │ │ │ teqeq r3, ip, lsl #23 │ │ │ │ - adcseq ip, r2, ip, asr r6 │ │ │ │ + adcseq ip, r2, ip, ror r6 │ │ │ │ ldmdahi r6!, {r0, r1, r2, r5, fp}^ │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ @@ -473726,15 +473726,15 @@ │ │ │ │ add r4, r1, #16 │ │ │ │ lsl r4, r4, #1 │ │ │ │ lsl r1, r1, #1 │ │ │ │ b 20aac0 │ │ │ │ lsl r1, r1, #1 │ │ │ │ add r4, r1, #33 @ 0x21 │ │ │ │ b 20aac0 │ │ │ │ - sbceq pc, r3, r4, lsr #8 │ │ │ │ + sbceq pc, r3, r4, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldmib r1, {r1, r2, r3} │ │ │ │ bl 20aa40 │ │ │ │ mov r0, #0 │ │ │ │ @@ -473787,73 +473787,73 @@ │ │ │ │ add sl, r4, #128 @ 0x80 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ bl 2295a4 │ │ │ │ mov r0, r9 │ │ │ │ bl 1a7d58 │ │ │ │ b 20ac20 │ │ │ │ ldr fp, [r4, #96] @ 0x60 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp fp, #0 │ │ │ │ bne 20ac88 │ │ │ │ ldr fp, [r5] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp fp, #0 │ │ │ │ bne 20acb8 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ bl 22962c │ │ │ │ cmp r0, #0 │ │ │ │ mov r1, r0 │ │ │ │ beq 20acb8 │ │ │ │ ldr r3, [r0] │ │ │ │ ldr r0, [r4, #88] @ 0x58 │ │ │ │ blx r3 │ │ │ │ cmp r0, #0 │ │ │ │ beq 20ac10 │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7d58 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ str r8, [r4, #92] @ 0x5c │ │ │ │ mov r0, r7 │ │ │ │ bl 1a7c08 │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7d7c │ │ │ │ ldr fp, [r4, #96] @ 0x60 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp fp, #0 │ │ │ │ beq 20ac20 │ │ │ │ mov r0, r9 │ │ │ │ bl 1a7d7c │ │ │ │ mov r0, sl │ │ │ │ bl 1a7d58 │ │ │ │ mov r0, r9 │ │ │ │ bl 1a7d58 │ │ │ │ mov r0, sl │ │ │ │ bl 1a7d7c │ │ │ │ ldr fp, [r5] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp fp, #0 │ │ │ │ beq 20ac30 │ │ │ │ mov r0, r9 │ │ │ │ bl 1a7d7c │ │ │ │ ldr fp, [r5] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp fp, #0 │ │ │ │ beq 20abfc │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7d58 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r5, #1 │ │ │ │ str r5, [r4, #92] @ 0x5c │ │ │ │ mov r0, r7 │ │ │ │ bl 1a7c08 │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7d7c │ │ │ │ mov r0, #0 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - adcseq ip, r2, ip, lsl #10 │ │ │ │ + adcseq ip, r2, ip, lsr #10 │ │ │ │ cmp r2, #8 │ │ │ │ push {r4, lr} │ │ │ │ beq 20ad7c │ │ │ │ ldr lr, [pc, #176] @ 20adc4 │ │ │ │ add lr, pc, lr │ │ │ │ add ip, lr, r2, lsl #3 │ │ │ │ ldr ip, [ip, #4] │ │ │ │ @@ -473895,45 +473895,45 @@ │ │ │ │ bic r3, r3, r2, lsl r1 │ │ │ │ ldr r2, [r0, #1104] @ 0x450 │ │ │ │ orr r3, r3, r4, lsl r1 │ │ │ │ orr r2, r2, #67108864 @ 0x4000000 │ │ │ │ str r3, [r0, #3416] @ 0xd58 │ │ │ │ str r2, [r0, #1104] @ 0x450 │ │ │ │ pop {r4, pc} │ │ │ │ - ldrdeq pc, [r3], #152 @ 0x98 │ │ │ │ + strdeq pc, [r3], #152 @ 0x98 │ │ │ │ ldrbcc r4, [r4], #-1351 @ 0xfffffab9 │ │ │ │ cmpcc r4, r7, asr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ add r0, r0, #4096 @ 0x1000 │ │ │ │ ldr r0, [r0, #1420] @ 0x58c │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ ldr r1, [r1, #8] │ │ │ │ blx r3 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ add r0, r0, #4096 @ 0x1000 │ │ │ │ ldr r0, [r0, #1420] @ 0x58c │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ ldr r1, [r1, #8] │ │ │ │ blx r3 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ @@ -474336,25 +474336,25 @@ │ │ │ │ b 20b33c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov ip, #0 │ │ │ │ add r4, r0, #4096 @ 0x1000 │ │ │ │ b 20b23c │ │ │ │ teqeq r0, ip, ror #30 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - strheq pc, [r3], #204 @ 0xcc @ │ │ │ │ - strheq lr, [r3], #218 @ 0xda │ │ │ │ - sbceq lr, r3, r8, lsl lr │ │ │ │ + ldrdeq pc, [r3], #204 @ 0xcc │ │ │ │ + ldrdeq lr, [r3], #218 @ 0xda │ │ │ │ + sbceq lr, r3, r8, lsr lr │ │ │ │ teqeq r0, ip, asr #28 │ │ │ │ - sbceq pc, r3, ip, ror #22 │ │ │ │ + sbceq pc, r3, ip, lsl #23 │ │ │ │ svcvc 0x00a05000 │ │ │ │ subcc r3, sp, r1, asr #4 │ │ │ │ - sbceq pc, r3, r8, asr #21 │ │ │ │ - sbceq lr, r3, r2, ror #23 │ │ │ │ + sbceq pc, r3, r8, ror #21 │ │ │ │ + sbceq lr, r3, r2, lsl #24 │ │ │ │ cmpmi pc, #1090519040 @ 0x41000000 │ │ │ │ - sbceq pc, r3, ip, lsr #20 │ │ │ │ + sbceq pc, r3, ip, asr #20 │ │ │ │ cmpcc sp, r1, asr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldmib r1, {r1, r2} │ │ │ │ bl 20b074 │ │ │ │ @@ -474991,15 +474991,15 @@ │ │ │ │ ldrb r3, [r5] │ │ │ │ cmp r3, #0 │ │ │ │ bne 20bee8 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ cmp r0, #0 │ │ │ │ beq 20bee8 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ add r5, r5, #12 │ │ │ │ cmp r5, r4 │ │ │ │ bne 20bec8 │ │ │ │ ldr r3, [r9, #356] @ 0x164 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, fp │ │ │ │ @@ -475143,36 +475143,36 @@ │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ bl 229830 │ │ │ │ subs r5, r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ add r0, r4, #128 @ 0x80 │ │ │ │ bl 1a7d58 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r6, #1 │ │ │ │ str r6, [r4, #96] @ 0x60 │ │ │ │ add r0, r4, #104 @ 0x68 │ │ │ │ bl 1a7d58 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ str r5, [r4, #96] @ 0x60 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 20c17c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ @@ -475851,15 +475851,15 @@ │ │ │ │ bic r3, r3, r2, lsl ip │ │ │ │ ldr r2, [r0, #1104] @ 0x450 │ │ │ │ orr r3, r3, r4, lsl ip │ │ │ │ orr r2, r2, #67108864 @ 0x4000000 │ │ │ │ str r3, [r0, #3416] @ 0xd58 │ │ │ │ str r2, [r0, #1104] @ 0x450 │ │ │ │ b 20cbc0 │ │ │ │ - sbceq sp, r3, r4, asr fp │ │ │ │ + sbceq sp, r3, r4, ror fp │ │ │ │ ldrbcc r4, [r4], #-1351 @ 0xfffffab9 │ │ │ │ cmpcc r4, r7, asr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r5, r1 │ │ │ │ @@ -475892,39 +475892,39 @@ │ │ │ │ beq 20cdcc │ │ │ │ cmp r6, #0 │ │ │ │ beq 20cd24 │ │ │ │ cmp r4, r6 │ │ │ │ beq 20cdf4 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20cd38 │ │ │ │ ldr r3, [r7, #1152] @ 0x480 │ │ │ │ str r6, [sl, #1836] @ 0x72c │ │ │ │ orr r3, r3, r9 │ │ │ │ str r3, [r7, #1152] @ 0x480 │ │ │ │ b 20cd84 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 20cd94 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 20cd64 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20cd38 │ │ │ │ ldr r3, [r7, #1152] @ 0x480 │ │ │ │ add r8, r8, r5 │ │ │ │ add r8, r7, r8, lsl #2 │ │ │ │ orr r3, r3, r9 │ │ │ │ cmp r6, #0 │ │ │ │ @@ -475949,15 +475949,15 @@ │ │ │ │ cmp r1, ip │ │ │ │ bne 20ccb0 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r6, #0 │ │ │ │ beq 20cd94 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r7, #1152] @ 0x480 │ │ │ │ str r6, [sl, #1836] @ 0x72c │ │ │ │ orr r3, r3, r9 │ │ │ │ str r3, [r7, #1152] @ 0x480 │ │ │ │ b 20cd84 │ │ │ │ ldr r3, [r7, #1152] @ 0x480 │ │ │ │ str r4, [sl, #1836] @ 0x72c │ │ │ │ @@ -476074,15 +476074,15 @@ │ │ │ │ cmp r9, #0 │ │ │ │ str r2, [r3, #84] @ 0x54 │ │ │ │ lsl r3, r5, #1 │ │ │ │ beq 20cfdc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ str r3, [sp, #24] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r1, [r7, #268] @ 0x10c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ add r3, r3, r5 │ │ │ │ add r3, sp, r3, lsl #2 │ │ │ │ mov r2, #0 │ │ │ │ strb r2, [r3, #76] @ 0x4c │ │ │ │ mov r2, #0 │ │ │ │ @@ -476161,30 +476161,30 @@ │ │ │ │ beq 20d1cc │ │ │ │ cmp r7, #0 │ │ │ │ beq 20d130 │ │ │ │ cmp r7, r4 │ │ │ │ beq 20d144 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d184 │ │ │ │ ldr r3, [r5, #1104] @ 0x450 │ │ │ │ str r7, [r5, #2420] @ 0x974 │ │ │ │ ldr r4, [r6, #4] │ │ │ │ orr r3, r3, #8192 @ 0x2000 │ │ │ │ cmp r4, #0 │ │ │ │ str r3, [r5, #1104] @ 0x450 │ │ │ │ beq 20d17c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d1a8 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #4] │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ @@ -476205,15 +476205,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 20d168 │ │ │ │ b 20d174 │ │ │ │ cmp r7, #0 │ │ │ │ beq 20d144 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 20d144 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r9, [r1, #4] │ │ │ │ add r6, r0, #4096 @ 0x1000 │ │ │ │ @@ -476246,52 +476246,52 @@ │ │ │ │ str r2, [fp, #1832] @ 0x728 │ │ │ │ beq 20d3a4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 20d2e4 │ │ │ │ cmp r5, r4 │ │ │ │ beq 20d298 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d2f4 │ │ │ │ ldr r3, [r6, #1152] @ 0x480 │ │ │ │ str r5, [fp, #1836] @ 0x72c │ │ │ │ orr r3, r3, sl │ │ │ │ str r3, [r6, #1152] @ 0x480 │ │ │ │ ldr r3, [r6, #2212] @ 0x8a4 │ │ │ │ ldr r5, [r8, #8] │ │ │ │ orr r3, r3, sl │ │ │ │ str r3, [r6, #2212] @ 0x8a4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 20d2dc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d368 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r8, #8] │ │ │ │ mov r0, #0 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 20d354 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 20d320 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d2f4 │ │ │ │ ldr r3, [r6, #1152] @ 0x480 │ │ │ │ add r7, r7, r9 │ │ │ │ add r7, r6, r7, lsl #2 │ │ │ │ orr r3, r3, sl │ │ │ │ cmp r5, #0 │ │ │ │ @@ -476322,15 +476322,15 @@ │ │ │ │ bne 20d234 │ │ │ │ cmp r1, ip │ │ │ │ bne 20d23c │ │ │ │ b 20d2b8 │ │ │ │ cmp r5, #0 │ │ │ │ beq 20d354 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r6, #1152] @ 0x480 │ │ │ │ str r5, [fp, #1836] @ 0x72c │ │ │ │ orr r3, r3, sl │ │ │ │ str r3, [r6, #1152] @ 0x480 │ │ │ │ b 20d2a8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -476391,34 +476391,34 @@ │ │ │ │ beq 20d630 │ │ │ │ cmp r7, #0 │ │ │ │ beq 20d4c8 │ │ │ │ cmp r7, r9 │ │ │ │ beq 20d4dc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d5e8 │ │ │ │ str r7, [r4, #3444] @ 0xd74 │ │ │ │ ldr r7, [r4, #3448] @ 0xd78 │ │ │ │ cmp r7, #0 │ │ │ │ beq 20d618 │ │ │ │ cmp r8, #0 │ │ │ │ beq 20d508 │ │ │ │ cmp r8, r7 │ │ │ │ beq 20d52c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 20d52c │ │ │ │ ldr r0, [r7, #72] @ 0x48 │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ add r3, r5, r6 │ │ │ │ @@ -476429,18 +476429,18 @@ │ │ │ │ beq 20d648 │ │ │ │ cmp r3, #0 │ │ │ │ beq 20d560 │ │ │ │ cmp r3, r4 │ │ │ │ beq 20d584 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r3 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 20d584 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ ldr r3, [r5, #1104] @ 0x450 │ │ │ │ @@ -476480,27 +476480,27 @@ │ │ │ │ ldr r7, [r4, #3448] @ 0xd78 │ │ │ │ cmp r7, #0 │ │ │ │ bne 20d4ec │ │ │ │ cmp r8, #0 │ │ │ │ beq 20d52c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 20d52c │ │ │ │ cmp r7, #0 │ │ │ │ beq 20d4dc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 20d4dc │ │ │ │ cmp r3, #0 │ │ │ │ beq 20d584 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r3 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 20d584 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ @@ -476519,35 +476519,35 @@ │ │ │ │ ldr r1, [r4, #4] │ │ │ │ bl 20d3c8 │ │ │ │ ldr r5, [r4, #24] │ │ │ │ cmp r5, #0 │ │ │ │ beq 20d6d8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d734 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #24] │ │ │ │ ldr r5, [r4, #28] │ │ │ │ cmp r5, #0 │ │ │ │ beq 20d700 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d76c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #28] │ │ │ │ ldr r5, [r4, #32] │ │ │ │ cmp r5, #0 │ │ │ │ beq 20d728 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20d758 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #32] │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ @@ -476766,15 +476766,15 @@ │ │ │ │ ldr r3, [fp, #-152] @ 0xffffff68 │ │ │ │ add r3, r3, #8192 @ 0x2000 │ │ │ │ ldr r7, [r3, #2996] @ 0xbb4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 20daac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20f2f0 │ │ │ │ ldm r5, {r0, r1, r2, r3} │ │ │ │ add ip, r4, #7040 @ 0x1b80 │ │ │ │ add r8, r4, #4096 @ 0x1000 │ │ │ │ add ip, ip, #52 @ 0x34 │ │ │ │ ldr lr, [r8, #2748] @ 0xabc │ │ │ │ @@ -477374,15 +477374,15 @@ │ │ │ │ ldr r7, [sl, #2916] @ 0xb64 │ │ │ │ mov r3, #0 │ │ │ │ cmp r7, r3 │ │ │ │ str r3, [fp, #-128] @ 0xffffff80 │ │ │ │ beq 20e42c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20f080 │ │ │ │ add r8, r4, #4096 @ 0x1000 │ │ │ │ ldr lr, [r8, #2748] @ 0xabc │ │ │ │ ldr r7, [r4, #1104] @ 0x450 │ │ │ │ ldm r5, {r0, r1, r2, r3} │ │ │ │ add ip, r4, #6976 @ 0x1b40 │ │ │ │ @@ -477599,15 +477599,15 @@ │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ streq r0, [r4], -r0, lsl #4 │ │ │ │ strdeq r0, [r0], -lr │ │ │ │ andeq r0, lr, r4 │ │ │ │ cmnmi pc, #0 │ │ │ │ andeq r1, r0, r0, lsl r1 │ │ │ │ stmhi r8, {r0, r3, r7, fp, pc} │ │ │ │ - sbceq sl, r3, r8, asr r9 │ │ │ │ + sbceq sl, r3, r8, ror r9 │ │ │ │ add r1, r4, #4096 @ 0x1000 │ │ │ │ ldrb r1, [r1, #1452] @ 0x5ac │ │ │ │ eor r1, r1, #1 │ │ │ │ orrs r2, r2, r1 │ │ │ │ bne 20deac │ │ │ │ ldr ip, [r5, #204] @ 0xcc │ │ │ │ ldr r1, [r4, #1480] @ 0x5c8 │ │ │ │ @@ -478177,15 +478177,15 @@ │ │ │ │ ldr r7, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 20f0b8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20f0c0 │ │ │ │ str r8, [fp, #-152] @ 0xffffff68 │ │ │ │ b 20e42c │ │ │ │ mov r1, r7 │ │ │ │ b 20f08c │ │ │ │ ldr r0, [r4, #3180] @ 0xc6c │ │ │ │ @@ -478333,15 +478333,15 @@ │ │ │ │ ldr r7, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ beq 20f328 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20f330 │ │ │ │ str r8, [fp, #-152] @ 0xffffff68 │ │ │ │ b 20daac │ │ │ │ mov r1, r7 │ │ │ │ b 20f2fc │ │ │ │ orrs r1, r1, r2 │ │ │ │ @@ -478751,17 +478751,17 @@ │ │ │ │ add r5, r5, #1 │ │ │ │ b 20f8a0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r5, #0 │ │ │ │ b 20f8a0 │ │ │ │ teqeq r0, ip @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq sl, r3, sl, lsl r6 │ │ │ │ + sbceq sl, r3, sl, lsr r6 │ │ │ │ teqeq r0, r8 @ │ │ │ │ - sbceq sl, r3, ip, asr r5 │ │ │ │ + sbceq sl, r3, ip, ror r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldmib r1, {r1, r2, r3} │ │ │ │ bl 20f7fc │ │ │ │ mov r0, #0 │ │ │ │ @@ -478878,17 +478878,17 @@ │ │ │ │ add r8, r8, #1 │ │ │ │ b 20fa78 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r8, #0 │ │ │ │ b 20fa78 │ │ │ │ teqeq r0, r8, lsl #12 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq sl, r3, r8, asr #8 │ │ │ │ + sbceq sl, r3, r8, ror #8 │ │ │ │ teqeq r0, ip @ │ │ │ │ - sbceq sl, r3, r0, ror #6 │ │ │ │ + sbceq sl, r3, r0, lsl #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, sp, #20 │ │ │ │ ldr ip, [r1, #16] │ │ │ │ ldr r2, [r1, #24] │ │ │ │ @@ -479026,15 +479026,15 @@ │ │ │ │ bne 20fe20 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [r6, #8] │ │ │ │ cmp r0, #0 │ │ │ │ beq 20fd6c │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 20fd6c │ │ │ │ ldr r2, [pc, #60] @ 20fe3c │ │ │ │ add r2, pc, r2 │ │ │ │ ldrb r3, [r2, r3, lsl #2] │ │ │ │ b 20fc90 │ │ │ │ add r8, r8, r8, lsl #1 │ │ │ │ b 20fcb8 │ │ │ │ @@ -479043,17 +479043,17 @@ │ │ │ │ add r8, r8, #1 │ │ │ │ b 20fcb8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r8, #0 │ │ │ │ b 20fcb8 │ │ │ │ teqeq r0, ip, ror #7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq sl, r3, lr, lsl #4 │ │ │ │ + sbceq sl, r3, lr, lsr #4 │ │ │ │ teqeq r0, ip, lsr r2 │ │ │ │ - sbceq sl, r3, ip, asr #1 │ │ │ │ + sbceq sl, r3, ip, ror #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ ldr r1, [r1, #48] @ 0x30 │ │ │ │ @@ -479074,25 +479074,25 @@ │ │ │ │ ldmib r5, {r1, r2} │ │ │ │ bl 20fbec │ │ │ │ ldr r4, [r5, #32] │ │ │ │ cmp r4, #0 │ │ │ │ beq 20febc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20fef8 │ │ │ │ ldr r4, [r5, #36] @ 0x24 │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #32] │ │ │ │ beq 20feec │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 20ff1c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #36] @ 0x24 │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, pc} │ │ │ │ @@ -479117,20 +479117,20 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 20ffa4 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479138,20 +479138,20 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ bx r3 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 20ff80 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 20ff54 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -479206,15 +479206,15 @@ │ │ │ │ ldr r5, [r0, #392] @ 0x188 │ │ │ │ blx r5 │ │ │ │ ldr r5, [r4, #4] │ │ │ │ cmp r5, #0 │ │ │ │ beq 2100cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 210100 │ │ │ │ ldr r2, [pc, #288] @ 2101f4 │ │ │ │ ldr r3, [pc, #276] @ 2101ec │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r4, #4] │ │ │ │ @@ -479224,15 +479224,15 @@ │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 2101d8 │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21013c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2100cc │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479240,44 +479240,44 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 2100cc │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2100cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210118 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2100cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210118 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2100cc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 2101dc │ │ │ │ cmp r0, #0 │ │ │ │ beq 210120 │ │ │ │ b 2100cc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -479303,31 +479303,31 @@ │ │ │ │ ldr r3, [r4, #24] │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ - bl 838dd0 │ │ │ │ + bl 838df0 │ │ │ │ ldr r5, [r4, #4] │ │ │ │ cmp r5, #0 │ │ │ │ beq 210268 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2102c8 │ │ │ │ ldr r5, [r4, #8] │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #4] │ │ │ │ beq 210298 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2102a4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #8] │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ @@ -479338,15 +479338,15 @@ │ │ │ │ blx r3 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 210284 │ │ │ │ b 210290 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210304 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210268 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479354,48 +479354,48 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 210268 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210268 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2102e0 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210268 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 210374 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2102e8 │ │ │ │ b 210268 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210268 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 210368 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 210268 │ │ │ │ @@ -479414,31 +479414,31 @@ │ │ │ │ ldr r3, [r1, #16] │ │ │ │ ldr r5, [r0, #464] @ 0x1d0 │ │ │ │ ldr r2, [r1, #24] │ │ │ │ ldr r1, [r1, #12] │ │ │ │ blx r5 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldr r5, [r4, #8] │ │ │ │ cmp r5, #0 │ │ │ │ beq 210424 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 210484 │ │ │ │ ldr r5, [r4, #12] │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #8] │ │ │ │ beq 210454 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 210460 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #12] │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ @@ -479449,15 +479449,15 @@ │ │ │ │ blx r3 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 210440 │ │ │ │ b 21044c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2104c0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210424 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479465,48 +479465,48 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 210424 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210424 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21049c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210424 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 210530 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2104a4 │ │ │ │ b 210424 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210424 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 210524 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 210424 │ │ │ │ @@ -479528,31 +479528,31 @@ │ │ │ │ ldr r3, [r4, #20] │ │ │ │ ldr r2, [r4, #16] │ │ │ │ str r1, [sp] │ │ │ │ ldr r1, [r4, #12] │ │ │ │ bl 20bf88 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldr r5, [r4, #8] │ │ │ │ cmp r5, #0 │ │ │ │ beq 2105ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21064c │ │ │ │ ldr r5, [r4, #12] │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #8] │ │ │ │ beq 21061c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 210628 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #12] │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ @@ -479563,15 +479563,15 @@ │ │ │ │ blx r3 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 210608 │ │ │ │ b 210614 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210688 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2105ec │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479579,48 +479579,48 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 2105ec │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2105ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210664 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2105ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 2106f8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21066c │ │ │ │ b 2105ec │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2105ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 2106ec │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 2105ec │ │ │ │ @@ -479634,15 +479634,15 @@ │ │ │ │ cmp r6, #0 │ │ │ │ beq 2107c0 │ │ │ │ cmp r6, r1 │ │ │ │ ldrb r7, [r6, #88] @ 0x58 │ │ │ │ beq 2107ac │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 210800 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2107dc │ │ │ │ ldr r3, [r4, #1104] @ 0x450 │ │ │ │ mov r2, #1 │ │ │ │ orr r1, r3, #256 @ 0x100 │ │ │ │ @@ -479663,24 +479663,24 @@ │ │ │ │ add r2, r4, #4096 @ 0x1000 │ │ │ │ ldr r3, [r2, #2748] @ 0xabc │ │ │ │ mov r7, #1 │ │ │ │ orr r3, r3, #16 │ │ │ │ str r3, [r2, #2748] @ 0xabc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21084c │ │ │ │ ldr r3, [r4, #1104] @ 0x450 │ │ │ │ str r5, [r4, #1492] @ 0x5d4 │ │ │ │ orr r2, r3, #256 @ 0x100 │ │ │ │ b 2107b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2108d0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21077c │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479691,82 +479691,82 @@ │ │ │ │ b 21077c │ │ │ │ ldr r3, [r4, #1104] @ 0x450 │ │ │ │ orr r3, r3, #256 @ 0x100 │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2107f0 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2107f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2107f0 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2107f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2107f0 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c168 │ │ │ │ b 2107f0 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21077c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210818 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21077c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 210940 │ │ │ │ cmp r3, #0 │ │ │ │ beq 210820 │ │ │ │ b 21077c │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21077c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 210934 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 21077c │ │ │ │ @@ -479778,23 +479778,23 @@ │ │ │ │ ldr r1, [r1, #4] │ │ │ │ bl 210738 │ │ │ │ ldr r5, [r4, #4] │ │ │ │ cmp r5, #0 │ │ │ │ beq 2109bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2109c8 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r4, #4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210a04 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2109bc │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479802,44 +479802,44 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 2109bc │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2109bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2109e0 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2109bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2109e0 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2109bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 210aa0 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2109e8 │ │ │ │ b 2109bc │ │ │ │ ldr r0, [r5, #24] │ │ │ │ @@ -479856,45 +479856,45 @@ │ │ │ │ add r1, r1, #12 │ │ │ │ blx r3 │ │ │ │ ldr r4, [r5, #4] │ │ │ │ cmp r4, #0 │ │ │ │ beq 210af4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 210bfc │ │ │ │ ldr r4, [r5, #8] │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #4] │ │ │ │ beq 210b1c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 210bc0 │ │ │ │ ldr r4, [r5, #44] @ 0x2c │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #8] │ │ │ │ beq 210b44 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 210b78 │ │ │ │ ldr r4, [r5, #12] │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #44] @ 0x2c │ │ │ │ beq 210b6c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 210b9c │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r5, #12] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -479912,30 +479912,30 @@ │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 210b60 │ │ │ │ b 210b6c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210c38 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210b1c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210b1c │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 210b1c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210ca8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210af4 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -479943,92 +479943,92 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 210af4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210b1c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210bd8 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210b1c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 210d58 │ │ │ │ cmp r3, #0 │ │ │ │ beq 210be0 │ │ │ │ b 210b1c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210af4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210c14 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210af4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 210d18 │ │ │ │ cmp r3, #0 │ │ │ │ beq 210c1c │ │ │ │ b 210af4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210af4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 210d0c │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 210af4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210b1c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 210c9c │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 210b1c │ │ │ │ @@ -480057,45 +480057,45 @@ │ │ │ │ ldr r1, [r4, #12] │ │ │ │ blx r5 │ │ │ │ ldr r5, [r4, #4] │ │ │ │ cmp r5, #0 │ │ │ │ beq 210e18 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 210f28 │ │ │ │ ldr r5, [r4, #8] │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #4] │ │ │ │ beq 210e40 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 210eec │ │ │ │ ldr r5, [r4, #12] │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #8] │ │ │ │ beq 210e70 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 210ea4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #12] │ │ │ │ ldr r5, [r4, #44] @ 0x2c │ │ │ │ cmp r5, #0 │ │ │ │ beq 210e98 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 210ec8 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #44] @ 0x2c │ │ │ │ mov r0, #0 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ @@ -480115,30 +480115,30 @@ │ │ │ │ blx r3 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 210e84 │ │ │ │ b 210e90 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210f64 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e40 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210e40 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 210e40 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 210fd4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e18 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -480146,92 +480146,92 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 210e18 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e40 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210f04 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e40 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 211084 │ │ │ │ cmp r3, #0 │ │ │ │ beq 210f0c │ │ │ │ b 210e40 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e18 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 210f40 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e18 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 211044 │ │ │ │ cmp r3, #0 │ │ │ │ beq 210f48 │ │ │ │ b 210e18 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e18 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 211038 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 210e18 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 210e40 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 210fc8 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 210e40 │ │ │ │ @@ -480245,111 +480245,111 @@ │ │ │ │ mov r7, r1 │ │ │ │ cmp r5, r6 │ │ │ │ beq 21112c │ │ │ │ cmp r6, #0 │ │ │ │ beq 211108 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21119c │ │ │ │ cmp r5, #0 │ │ │ │ beq 211124 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2111d8 │ │ │ │ str r5, [r4, #1392] @ 0x570 │ │ │ │ ldr r6, [r7, #4] │ │ │ │ ldr r3, [r4, #1104] @ 0x450 │ │ │ │ cmp r6, #0 │ │ │ │ orr r3, r3, #1 │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ beq 211154 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 211160 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r7, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21125c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211154 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211154 │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 211154 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2112b0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211108 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211108 │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 211108 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211124 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211124 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211124 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211124 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211124 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c168 │ │ │ │ b 211124 │ │ │ │ ldr r4, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211154 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211320 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211154 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -480357,75 +480357,75 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 211154 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211108 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2111b4 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211108 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21138c │ │ │ │ cmp r3, #0 │ │ │ │ beq 2111bc │ │ │ │ b 211108 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211154 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21128c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211154 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 2113cc │ │ │ │ cmp r0, #0 │ │ │ │ beq 211294 │ │ │ │ b 211154 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211108 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 211314 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 211108 │ │ │ │ @@ -480443,22 +480443,22 @@ │ │ │ │ cmp r7, r5 │ │ │ │ mov r6, r1 │ │ │ │ beq 211444 │ │ │ │ cmp r5, #0 │ │ │ │ beq 211420 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2114f4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 21143c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 211530 │ │ │ │ str r7, [r4, #1824] @ 0x720 │ │ │ │ ldr r5, [r6, #4] │ │ │ │ ldr r3, [r4, #1464] @ 0x5b8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 211468 │ │ │ │ @@ -480478,92 +480478,92 @@ │ │ │ │ strne r2, [r1, #2748] @ 0xabc │ │ │ │ orr r3, r3, #4096 @ 0x1000 │ │ │ │ cmp r5, #0 │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ beq 2114ac │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2114b8 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r6, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2115b4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2114ac │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2114ac │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 2114ac │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211608 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211420 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211420 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 211420 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21143c │ │ │ │ ldr r5, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21143c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21143c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21143c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21143c │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20c168 │ │ │ │ b 21143c │ │ │ │ ldr r4, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2114ac │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211678 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2114ac │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -480571,75 +480571,75 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 2114ac │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211420 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21150c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211420 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 2116e4 │ │ │ │ cmp r3, #0 │ │ │ │ beq 211514 │ │ │ │ b 211420 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2114ac │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2115e4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2114ac │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 211724 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2115ec │ │ │ │ b 2114ac │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211420 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21166c │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 211420 │ │ │ │ @@ -480657,22 +480657,22 @@ │ │ │ │ cmp r6, r5 │ │ │ │ mov r7, r1 │ │ │ │ beq 211818 │ │ │ │ cmp r5, #0 │ │ │ │ beq 211778 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 211824 │ │ │ │ cmp r6, #0 │ │ │ │ beq 211804 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21189c │ │ │ │ str r6, [r4, #1464] @ 0x5b8 │ │ │ │ ldr r5, [r7, #4] │ │ │ │ ldr r3, [r4, #1824] @ 0x720 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2117b4 │ │ │ │ @@ -480689,15 +480689,15 @@ │ │ │ │ ldr r3, [r4, #1104] @ 0x450 │ │ │ │ cmp r5, #0 │ │ │ │ orr r3, r3, #64 @ 0x40 │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ beq 2117f8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 211860 │ │ │ │ mov r0, #0 │ │ │ │ str r0, [r7, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ str r6, [r4, #1464] @ 0x5b8 │ │ │ │ ldr r5, [r7, #4] │ │ │ │ @@ -480705,84 +480705,84 @@ │ │ │ │ str r3, [r4, #1468] @ 0x5bc │ │ │ │ b 2117d0 │ │ │ │ cmp r5, #0 │ │ │ │ bne 21179c │ │ │ │ b 21180c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211974 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211778 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211778 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 211778 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211920 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2117f8 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2117f8 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 2117f8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211794 │ │ │ │ ldr r5, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211794 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211794 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211794 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211794 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20c168 │ │ │ │ b 211794 │ │ │ │ ldr r4, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2117f8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2119e4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2117f8 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -480790,75 +480790,75 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 2117f8 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211778 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21183c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211778 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 211a50 │ │ │ │ cmp r3, #0 │ │ │ │ beq 211844 │ │ │ │ b 211778 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2117f8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211950 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2117f8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 211a90 │ │ │ │ cmp r0, #0 │ │ │ │ beq 211958 │ │ │ │ b 2117f8 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211778 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 2119d8 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 211778 │ │ │ │ @@ -480895,15 +480895,15 @@ │ │ │ │ orr r3, r3, #524288 @ 0x80000 │ │ │ │ cmp r8, r5 │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ beq 211b8c │ │ │ │ mov r7, #68 @ 0x44 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 211c54 │ │ │ │ cmp r8, #0 │ │ │ │ bne 211bec │ │ │ │ ldr r2, [r4, #1104] @ 0x450 │ │ │ │ add r3, r4, r7, lsl #2 │ │ │ │ str r8, [r3, #1104] @ 0x450 │ │ │ │ @@ -480924,20 +480924,20 @@ │ │ │ │ bne 211b1c │ │ │ │ b 211b30 │ │ │ │ cmp r8, r5 │ │ │ │ bne 211b18 │ │ │ │ mov r5, r8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b58 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211c90 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b58 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -480947,41 +480947,41 @@ │ │ │ │ blx r3 │ │ │ │ b 211b58 │ │ │ │ cmp r8, #0 │ │ │ │ movne r7, #68 @ 0x44 │ │ │ │ beq 211b58 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b38 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211b38 │ │ │ │ ldr r5, [r8, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b38 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211b38 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20c168 │ │ │ │ b 211b38 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211ce4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b30 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -480989,20 +480989,20 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 211b30 │ │ │ │ ldr r4, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b58 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 211d54 │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b58 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -481010,75 +481010,75 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 211b58 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b30 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211c6c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b30 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 211dc0 │ │ │ │ cmp r3, #0 │ │ │ │ beq 211c74 │ │ │ │ b 211b30 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b58 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 211cc0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b58 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 211e00 │ │ │ │ cmp r0, #0 │ │ │ │ beq 211cc8 │ │ │ │ b 211b58 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 211b30 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 211d48 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 211b30 │ │ │ │ @@ -481147,26 +481147,26 @@ │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, #4 │ │ │ │ bl 229794 │ │ │ │ ldr r3, [pc, #84] @ 211f60 │ │ │ │ add r7, r4, #92 @ 0x5c │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ str r5, [r4, #92] @ 0x5c │ │ │ │ ldr r0, [r4, #4] │ │ │ │ add r6, r4, #64 @ 0x40 │ │ │ │ bl 2296c4 │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7d58 │ │ │ │ add r4, r4, #16 │ │ │ │ b 211f3c │ │ │ │ bl 1a7c60 │ │ │ │ ldr r5, [r7] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r5, #0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ beq 211f38 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 1a7d7c │ │ │ │ @@ -481186,30 +481186,30 @@ │ │ │ │ mov r1, #4 │ │ │ │ ldr r9, [r5] │ │ │ │ bl 229794 │ │ │ │ ldr r3, [pc, #160] @ 212048 │ │ │ │ add r8, r5, #92 @ 0x5c │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r4, #0 │ │ │ │ str r4, [r5, #92] @ 0x5c │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r4, #1 │ │ │ │ str r4, [r5, #8] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ add r6, r5, #64 @ 0x40 │ │ │ │ bl 2296c4 │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7d58 │ │ │ │ add r7, r5, #16 │ │ │ │ b 211fe8 │ │ │ │ bl 1a7c60 │ │ │ │ ldr r4, [r8] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r4, #0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ beq 211fe4 │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7d7c │ │ │ │ ldr r0, [r5, #4] │ │ │ │ @@ -481273,21 +481273,21 @@ │ │ │ │ ldr r6, [r0, #68] @ 0x44 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ bl 229830 │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 2120e4 │ │ │ │ add r0, r6, #128 @ 0x80 │ │ │ │ bl 1a7d58 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r7, #1 │ │ │ │ str r7, [r6, #96] @ 0x60 │ │ │ │ add r0, r6, #104 @ 0x68 │ │ │ │ bl 1a7d58 │ │ │ │ str r7, [r6, #100] @ 0x64 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ str r5, [r6, #96] @ 0x60 │ │ │ │ b 2120e4 │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ @@ -481388,31 +481388,31 @@ │ │ │ │ str r6, [r0, #8] │ │ │ │ str sl, [r0, #16] │ │ │ │ strb fp, [r0, #20] │ │ │ │ str r3, [r0] │ │ │ │ beq 2122e0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r8, [r5, #24] │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #28] │ │ │ │ beq 212300 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r4, [r5, #28] │ │ │ │ mov r3, #0 │ │ │ │ cmp r9, r3 │ │ │ │ str r3, [r5, #32] │ │ │ │ beq 212320 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r9, [r5, #32] │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r2, [r5, #72] @ 0x48 │ │ │ │ mov r9, r8 │ │ │ │ cmp r2, #0 │ │ │ │ mov r4, r8 │ │ │ │ @@ -481501,15 +481501,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r0, #4] │ │ │ │ str r3, [r0] │ │ │ │ beq 2124a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r5, [r4, #8] │ │ │ │ str r7, [r4, #12] │ │ │ │ str r6, [r4, #16] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ str r6, [sp, #24] │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 20cc60 │ │ │ │ @@ -481552,15 +481552,15 @@ │ │ │ │ mov r5, r0 │ │ │ │ str r7, [r0, #4] │ │ │ │ str r8, [r0, #8] │ │ │ │ str r3, [r0] │ │ │ │ beq 212570 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r4, [r5, #8] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ str r6, [r5, #12] │ │ │ │ str r3, [r5, #16] │ │ │ │ ldr r2, [pc, #140] @ 212610 │ │ │ │ ldr r3, [pc, #128] @ 212608 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -481653,15 +481653,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ cmp r6, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0, #4] │ │ │ │ beq 212704 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r6, [r4, #4] │ │ │ │ str r8, [r4, #8] │ │ │ │ str r7, [r4, #12] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ add r5, r0, #4096 @ 0x1000 │ │ │ │ ldr r4, [r5, #2420] @ 0x974 │ │ │ │ str r2, [r5, #2428] @ 0x97c │ │ │ │ @@ -481670,18 +481670,18 @@ │ │ │ │ beq 212790 │ │ │ │ cmp r1, #0 │ │ │ │ beq 212744 │ │ │ │ cmp r1, r4 │ │ │ │ beq 212758 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21276c │ │ │ │ ldr r3, [r5, #1104] @ 0x450 │ │ │ │ str r6, [r5, #2420] @ 0x974 │ │ │ │ orr r3, r3, #8192 @ 0x2000 │ │ │ │ str r3, [r5, #1104] @ 0x450 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -481694,15 +481694,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ bne 21274c │ │ │ │ b 212758 │ │ │ │ cmp r1, #0 │ │ │ │ beq 212758 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 212758 │ │ │ │ @ instruction: 0xffffa9fc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #444] @ 212980 │ │ │ │ @@ -481736,15 +481736,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r5, [r0, #4] │ │ │ │ str r3, [r0] │ │ │ │ beq 212850 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r7, [r4, #4] │ │ │ │ str r8, [r4, #8] │ │ │ │ str r9, [r4, #12] │ │ │ │ ldr r2, [pc, #300] @ 21298c │ │ │ │ ldr r3, [pc, #288] @ 212984 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -481777,19 +481777,19 @@ │ │ │ │ str r9, [r5, #2424] @ 0x978 │ │ │ │ beq 21295c │ │ │ │ cmp r0, #0 │ │ │ │ beq 212974 │ │ │ │ cmp r0, r4 │ │ │ │ beq 21296c │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r6, r7 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21291c │ │ │ │ ldr r3, [r5, #1104] @ 0x450 │ │ │ │ str r6, [r5, #2420] @ 0x974 │ │ │ │ orr r3, r3, #8192 @ 0x2000 │ │ │ │ str r3, [r5, #1104] @ 0x450 │ │ │ │ b 212858 │ │ │ │ @@ -481808,15 +481808,15 @@ │ │ │ │ str r6, [r5, #2424] @ 0x978 │ │ │ │ bne 2128f4 │ │ │ │ mov r6, #0 │ │ │ │ b 212908 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212954 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r6, r7 │ │ │ │ b 212908 │ │ │ │ mov r6, r0 │ │ │ │ b 2128f4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012fd834 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -481839,36 +481839,36 @@ │ │ │ │ cmp r5, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 2129f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212a98 │ │ │ │ str r5, [r4, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ add r4, r0, #4096 @ 0x1000 │ │ │ │ ldr r7, [r4, #1824] @ 0x720 │ │ │ │ ldr r8, [r4, #1468] @ 0x5bc │ │ │ │ cmp r1, r7 │ │ │ │ beq 212a48 │ │ │ │ cmp r7, #0 │ │ │ │ beq 212a28 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 212b1c │ │ │ │ cmp r5, #0 │ │ │ │ beq 212a44 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212b58 │ │ │ │ str r5, [r4, #1824] @ 0x720 │ │ │ │ ldr r3, [r4, #1464] @ 0x5b8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 212a6c │ │ │ │ ldr r3, [r4, #1824] @ 0x720 │ │ │ │ @@ -481886,102 +481886,102 @@ │ │ │ │ orr r3, r3, #4096 @ 0x1000 │ │ │ │ str r6, [r4, #1468] @ 0x5bc │ │ │ │ strne r2, [r1, #2748] @ 0xabc │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2129f0 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2129f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2129f0 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2129f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2129f0 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c168 │ │ │ │ b 2129f0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 212bac │ │ │ │ cmp r0, #0 │ │ │ │ bne 212a28 │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 212a28 │ │ │ │ ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ b 212a28 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212a44 │ │ │ │ ldr r7, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212a44 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212a44 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 20c168 │ │ │ │ b 212a44 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 212a28 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212b34 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 212a28 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 212c18 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212b3c │ │ │ │ b 212a28 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ @@ -482004,37 +482004,37 @@ │ │ │ │ cmp r5, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 212c84 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212d38 │ │ │ │ str r5, [r4, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ add r4, r0, #4096 @ 0x1000 │ │ │ │ ldr r6, [r4, #1464] @ 0x5b8 │ │ │ │ ldr r7, [r4, #1468] @ 0x5bc │ │ │ │ cmp r1, r6 │ │ │ │ beq 212d24 │ │ │ │ cmp r6, #0 │ │ │ │ beq 212cbc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 212dbc │ │ │ │ cmp r5, #0 │ │ │ │ streq r5, [r4, #1464] @ 0x5b8 │ │ │ │ beq 212d2c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212df8 │ │ │ │ str r5, [r4, #1464] @ 0x5b8 │ │ │ │ ldr r3, [r4, #1824] @ 0x720 │ │ │ │ cmp r3, #0 │ │ │ │ beq 212cf8 │ │ │ │ ldr r3, [r3, #64] @ 0x40 │ │ │ │ @@ -482054,102 +482054,102 @@ │ │ │ │ cmp r1, #0 │ │ │ │ bne 212ce0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #1468] @ 0x5bc │ │ │ │ b 212d14 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212c84 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212c84 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212c84 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212c84 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212c84 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c168 │ │ │ │ b 212c84 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 212e4c │ │ │ │ cmp r0, #0 │ │ │ │ bne 212cbc │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 212cbc │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 212cbc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212cdc │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 212cdc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212cdc │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c168 │ │ │ │ b 212cdc │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 212cbc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 212dd4 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 212cbc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 212eb8 │ │ │ │ cmp r0, #0 │ │ │ │ beq 212ddc │ │ │ │ b 212cbc │ │ │ │ ldr r0, [r6, #24] │ │ │ │ @@ -482323,47 +482323,47 @@ │ │ │ │ cmp r4, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r5, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 213180 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21318c │ │ │ │ str r4, [r5, #4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ b 210738 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213180 │ │ │ │ ldr r6, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213180 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213180 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213180 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213180 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c168 │ │ │ │ b 213180 │ │ │ │ @ instruction: 0xffffd81c │ │ │ │ @@ -482515,15 +482515,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0] │ │ │ │ str r6, [r0, #4] │ │ │ │ beq 213480 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 213540 │ │ │ │ str r5, [r4, #8] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r1, #0 │ │ │ │ add r4, r0, #4096 @ 0x1000 │ │ │ │ bne 2134f0 │ │ │ │ @@ -482555,90 +482555,90 @@ │ │ │ │ ldr r7, [r3, #1104] @ 0x450 │ │ │ │ cmp r2, r7 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r7, #0 │ │ │ │ beq 213520 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 213638 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2135d0 │ │ │ │ ldr r3, [r4, #1104] @ 0x450 │ │ │ │ add r6, r4, r6, lsl #2 │ │ │ │ orr r3, r3, #1 │ │ │ │ str r5, [r6, #1104] @ 0x450 │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213480 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213480 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213480 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213480 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213480 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c168 │ │ │ │ b 213480 │ │ │ │ cmp r5, #0 │ │ │ │ movne r6, #68 @ 0x44 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213528 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213528 │ │ │ │ ldr r7, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213528 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213528 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 20c168 │ │ │ │ b 213528 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 213680 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213520 │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -482649,32 +482649,32 @@ │ │ │ │ b 213520 │ │ │ │ cmp r5, r7 │ │ │ │ bne 2134e8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 213520 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213650 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 213520 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 2136ec │ │ │ │ cmp r0, #0 │ │ │ │ beq 213658 │ │ │ │ b 213520 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ @@ -482697,132 +482697,132 @@ │ │ │ │ cmp r5, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 213758 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2137bc │ │ │ │ str r5, [r4, #4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ add r4, r0, #4096 @ 0x1000 │ │ │ │ ldr r6, [r4, #1392] @ 0x570 │ │ │ │ cmp r1, r6 │ │ │ │ beq 2137ac │ │ │ │ cmp r6, #0 │ │ │ │ beq 21378c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 213840 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2137a8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21387c │ │ │ │ str r5, [r4, #1392] @ 0x570 │ │ │ │ ldr r3, [r4, #1104] @ 0x450 │ │ │ │ orr r3, r3, #1 │ │ │ │ str r3, [r4, #1104] @ 0x450 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213758 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213758 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213758 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 213758 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213758 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c168 │ │ │ │ b 213758 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2138d0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21378c │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21378c │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 21378c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2137a8 │ │ │ │ ldr r6, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2137a8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2137a8 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20c168 │ │ │ │ b 2137a8 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21378c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 213858 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21378c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ bne 21393c │ │ │ │ cmp r0, #0 │ │ │ │ beq 213860 │ │ │ │ b 21378c │ │ │ │ ldr r0, [r6, #24] │ │ │ │ @@ -483179,23 +483179,23 @@ │ │ │ │ mov r2, #0 │ │ │ │ str r2, [r7, #32] │ │ │ │ ldr r4, [r6, #8] │ │ │ │ cmp r4, r2 │ │ │ │ beq 213ed8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r2, #0 │ │ │ │ cmp r5, #0 │ │ │ │ str r4, [r7, #32] │ │ │ │ str r2, [r7, #36] @ 0x24 │ │ │ │ beq 213efc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r5, [r7, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ str r9, [r7, #40] @ 0x28 │ │ │ │ str r8, [r7, #44] @ 0x2c │ │ │ │ str r3, [r7, #48] @ 0x30 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @@ -483251,34 +483251,34 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r0 │ │ │ │ str r2, [r0] │ │ │ │ beq 214004 │ │ │ │ add r0, r3, #12 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ ldr r3, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ beq 2140c4 │ │ │ │ cmp fp, #0 │ │ │ │ str r3, [r4, #4] │ │ │ │ beq 214024 │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 214178 │ │ │ │ mov r3, #0 │ │ │ │ cmp r7, #0 │ │ │ │ str fp, [r4, #8] │ │ │ │ str r3, [r4, #12] │ │ │ │ beq 214048 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r7, [r4, #12] │ │ │ │ cmp r6, #0 │ │ │ │ str sl, [r4, #16] │ │ │ │ beq 214070 │ │ │ │ mov lr, r6 │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ add r6, r4, #24 │ │ │ │ @@ -483289,15 +483289,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ cmp r8, #0 │ │ │ │ str r6, [r4, #20] │ │ │ │ str r3, [r4, #44] @ 0x2c │ │ │ │ beq 214094 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r8, [r4, #44] @ 0x2c │ │ │ │ cmp r5, #0 │ │ │ │ addne r3, r4, #56 @ 0x38 │ │ │ │ movne ip, r3 │ │ │ │ strne r3, [r4, #52] @ 0x34 │ │ │ │ ldmne r5!, {r0, r1, r2, r3} │ │ │ │ str r9, [r4, #48] @ 0x30 │ │ │ │ @@ -483305,89 +483305,89 @@ │ │ │ │ ldrne r3, [r5] │ │ │ │ strne r3, [ip] │ │ │ │ streq r5, [r4, #52] @ 0x34 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r0, r3, #16 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp] │ │ │ │ ldrb r2, [r3, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 214004 │ │ │ │ ldr r2, [r3, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #12 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r2, [sp] │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ ldm sp, {r2, r3} │ │ │ │ cmp r0, #0 │ │ │ │ bne 214004 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r2, [sp] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldrb r1, [r2, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq 214004 │ │ │ │ ldr r2, [r2, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #12 │ │ │ │ str r2, [sp] │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ ldm sp, {r2, r3} │ │ │ │ cmp r0, #0 │ │ │ │ bne 214004 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r2, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r2, [sp] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldrb r1, [r2, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq 214004 │ │ │ │ ldr r0, [r2, #24] │ │ │ │ str r3, [sp] │ │ │ │ bl 20c168 │ │ │ │ ldr r3, [sp] │ │ │ │ b 214004 │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [fp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 214024 │ │ │ │ ldr r3, [fp, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #12 │ │ │ │ str r3, [sp] │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ ldr r3, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ bne 214024 │ │ │ │ add r0, r3, #16 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp] │ │ │ │ ldrb r2, [r3, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 214024 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #12 │ │ │ │ str r3, [sp] │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ ldr r3, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ bne 214024 │ │ │ │ add r0, r3, #16 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp] │ │ │ │ ldrb r2, [r3, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 214024 │ │ │ │ ldr r0, [r3, #24] │ │ │ │ bl 20c168 │ │ │ │ b 214024 │ │ │ │ @@ -483416,23 +483416,23 @@ │ │ │ │ cmp r7, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r5, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 214294 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 214400 │ │ │ │ cmp r4, #0 │ │ │ │ str r7, [r5, #4] │ │ │ │ beq 2142b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21437c │ │ │ │ add r1, r6, #4 │ │ │ │ mov r2, #160 @ 0xa0 │ │ │ │ add r0, r5, #16 │ │ │ │ str r4, [r5, #8] │ │ │ │ bl 3a9ac │ │ │ │ @@ -483441,110 +483441,110 @@ │ │ │ │ ldr r7, [r6, #32] │ │ │ │ str r3, [r5, #12] │ │ │ │ cmp r7, r3 │ │ │ │ ldreq r6, [r6] │ │ │ │ beq 214360 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r4, [r5, #12] │ │ │ │ str r7, [r5, #44] @ 0x2c │ │ │ │ cmp r4, #0 │ │ │ │ ldr r6, [r6] │ │ │ │ beq 214360 │ │ │ │ cmp r6, #0 │ │ │ │ beq 214320 │ │ │ │ cmp r6, r4 │ │ │ │ beq 214358 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ b 21434c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 214358 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21432c │ │ │ │ str r6, [r5, #12] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r6, #0 │ │ │ │ beq 214358 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r6, [r5, #12] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2142b4 │ │ │ │ ldr r7, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2142b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2142b4 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2142b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2142b4 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 20c168 │ │ │ │ b 2142b4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 214294 │ │ │ │ ldr r8, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 214294 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 214294 │ │ │ │ ldr r8, [r8, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 214294 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 214294 │ │ │ │ ldr r0, [r8, #24] │ │ │ │ bl 20c168 │ │ │ │ b 214294 │ │ │ │ @ instruction: 0xffffc834 │ │ │ │ @@ -483575,15 +483575,15 @@ │ │ │ │ cmp r5, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 214510 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2145ec │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ str r3, [r4, #16] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [r4, #20] │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ @@ -483635,39 +483635,39 @@ │ │ │ │ mov r3, r7 │ │ │ │ ldr r1, [r5, #180] @ 0xb4 │ │ │ │ ldr r4, [r0, #392] @ 0x188 │ │ │ │ blx r4 │ │ │ │ b 21452c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 214510 │ │ │ │ ldr r8, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 214510 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 214510 │ │ │ │ ldr r8, [r8, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 214510 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 214510 │ │ │ │ ldr r0, [r8, #24] │ │ │ │ bl 20c168 │ │ │ │ b 214510 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -483699,25 +483699,25 @@ │ │ │ │ cmp fp, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 214700 │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21476c │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, #0 │ │ │ │ str fp, [r4, #4] │ │ │ │ str r3, [r4, #8] │ │ │ │ beq 214724 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r5, [r4, #8] │ │ │ │ str r6, [r4, #12] │ │ │ │ str sl, [r4, #16] │ │ │ │ str r9, [r4, #20] │ │ │ │ str r8, [r4, #24] │ │ │ │ str r7, [r4, #28] │ │ │ │ add sp, sp, #12 │ │ │ │ @@ -483728,47 +483728,47 @@ │ │ │ │ str r8, [sp, #56] @ 0x38 │ │ │ │ ldr r0, [r0, #1420] @ 0x58c │ │ │ │ str r9, [sp, #52] @ 0x34 │ │ │ │ ldrh r2, [r5, #74] @ 0x4a │ │ │ │ str sl, [sp, #48] @ 0x30 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 838dd0 │ │ │ │ + b 838df0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [fp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 214700 │ │ │ │ ldr r3, [fp, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #12 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r0, #0 │ │ │ │ bne 214700 │ │ │ │ add r0, r3, #16 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldrb r2, [r3, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 214700 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #12 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r0, #0 │ │ │ │ bne 214700 │ │ │ │ add r0, r3, #16 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldrb r2, [r3, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 214700 │ │ │ │ ldr r0, [r3, #24] │ │ │ │ bl 20c168 │ │ │ │ b 214700 │ │ │ │ @@ -483799,72 +483799,72 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx ip │ │ │ │ ldr r4, [r0, #68] @ 0x44 │ │ │ │ mov fp, r1 │ │ │ │ mov r0, fp │ │ │ │ mov r1, #1 │ │ │ │ mov r6, r2 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, #32 │ │ │ │ bl 229794 │ │ │ │ ldr r3, [pc, #232] @ 214984 │ │ │ │ cmp r6, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r0 │ │ │ │ str fp, [r0, #4] │ │ │ │ str r3, [r0] │ │ │ │ beq 2148c4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 214900 │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, #0 │ │ │ │ str r6, [r4, #8] │ │ │ │ str r3, [r4, #12] │ │ │ │ beq 2148e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r5, [r4, #12] │ │ │ │ str sl, [r4, #16] │ │ │ │ str r9, [r4, #20] │ │ │ │ str r8, [r4, #24] │ │ │ │ str r7, [r4, #28] │ │ │ │ add sp, sp, #4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2148c4 │ │ │ │ ldr fp, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2148c4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [fp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2148c4 │ │ │ │ ldr fp, [fp, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2148c4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, fp, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [fp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2148c4 │ │ │ │ ldr r0, [fp, #24] │ │ │ │ bl 20c168 │ │ │ │ b 2148c4 │ │ │ │ @ instruction: 0xffffbb10 │ │ │ │ @@ -483888,39 +483888,39 @@ │ │ │ │ ldr r5, [sp, #80] @ 0x50 │ │ │ │ str r2, [sp, #8] │ │ │ │ beq 214ac0 │ │ │ │ ldr r4, [r0, #68] @ 0x44 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r1, #84 @ 0x54 │ │ │ │ bl 229794 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r8, #0 │ │ │ │ str r3, [r0, #4] │ │ │ │ ldr r3, [pc, #380] @ 214b88 │ │ │ │ mov r4, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0] │ │ │ │ beq 214a2c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 214aec │ │ │ │ mov r3, #0 │ │ │ │ cmp r6, #0 │ │ │ │ str r8, [r4, #8] │ │ │ │ str r3, [r4, #12] │ │ │ │ beq 214a50 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r6, [r4, #12] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r7, #0 │ │ │ │ str r3, [r4, #16] │ │ │ │ beq 214a7c │ │ │ │ mov lr, r7 │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ @@ -483955,44 +483955,44 @@ │ │ │ │ str sl, [sp, #60] @ 0x3c │ │ │ │ str fp, [sp, #56] @ 0x38 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 20bf88 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 214a2c │ │ │ │ ldr r3, [r8, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #12 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ bne 214a2c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldrb r1, [r3, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq 214a2c │ │ │ │ ldr r3, [r3, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #12 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ bne 214a2c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r3, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldrb r1, [r3, #20] │ │ │ │ cmp r1, #0 │ │ │ │ beq 214a2c │ │ │ │ ldr r0, [r3, #24] │ │ │ │ bl 20c168 │ │ │ │ b 214a2c │ │ │ │ @@ -484057,15 +484057,15 @@ │ │ │ │ str r2, [r5, #76] @ 0x4c │ │ │ │ bl 2296c4 │ │ │ │ mov r0, r6 │ │ │ │ bl 1a7d58 │ │ │ │ b 214c88 │ │ │ │ bl 1a7c60 │ │ │ │ ldr r4, [r7] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r4, #0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ beq 214c84 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 1a7d7c │ │ │ │ @@ -484085,15 +484085,15 @@ │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ mov r1, r2 │ │ │ │ bx r3 │ │ │ │ ldr r6, [r3, #68] @ 0x44 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ mov r1, #12 │ │ │ │ bl 229794 │ │ │ │ ldr r3, [pc, #12] @ 214d20 │ │ │ │ add r3, pc, r3 │ │ │ │ stm r0, {r3, r5} │ │ │ │ str r4, [r0, #8] │ │ │ │ @@ -484114,15 +484114,15 @@ │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ mov r1, r2 │ │ │ │ bx r3 │ │ │ │ ldr r6, [r3, #68] @ 0x44 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ mov r1, #12 │ │ │ │ bl 229794 │ │ │ │ ldr r3, [pc, #12] @ 214d94 │ │ │ │ add r3, pc, r3 │ │ │ │ stm r0, {r3, r5} │ │ │ │ str r4, [r0, #8] │ │ │ │ @@ -484156,15 +484156,15 @@ │ │ │ │ ldr r3, [r4, #100] @ 0x64 │ │ │ │ cmp r3, #0 │ │ │ │ bne 214e44 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r5, r3 │ │ │ │ ldr r8, [r2] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r8, #0 │ │ │ │ beq 214dc0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 214e38 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ cmp r3, #0 │ │ │ │ bne 214e64 │ │ │ │ @@ -484403,84 +484403,84 @@ │ │ │ │ mov r2, #42 @ 0x2a │ │ │ │ mov r1, #255 @ 0xff │ │ │ │ str r3, [r6, #576] @ 0x240 │ │ │ │ bl 3b570 │ │ │ │ str r5, [r4, #1448] @ 0x5a8 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - sbceq r5, r3, r0, asr r4 │ │ │ │ - sbceq r5, r3, ip, lsr #7 │ │ │ │ - ldrdeq r5, [r3], #44 @ 0x2c │ │ │ │ + sbceq r5, r3, r0, ror r4 │ │ │ │ + sbceq r5, r3, ip, asr #7 │ │ │ │ + strdeq r5, [r3], #44 @ 0x2c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r8, #0 │ │ │ │ mov r6, r0 │ │ │ │ add r4, r0, #532 @ 0x214 │ │ │ │ add r7, r0, #548 @ 0x224 │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ cmp r5, #0 │ │ │ │ beq 215244 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2155e0 │ │ │ │ str r8, [r4] │ │ │ │ cmp r7, r4 │ │ │ │ bne 215220 │ │ │ │ ldr r4, [r6, #552] @ 0x228 │ │ │ │ cmp r4, #0 │ │ │ │ beq 215274 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21561c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #552] @ 0x228 │ │ │ │ ldr r4, [r6, #588] @ 0x24c │ │ │ │ cmp r4, #0 │ │ │ │ beq 21529c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 215658 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #588] @ 0x24c │ │ │ │ ldr r4, [r6, #608] @ 0x260 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2152c4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 215694 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #608] @ 0x260 │ │ │ │ ldr r4, [r6, #936] @ 0x3a8 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2152ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2156d0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #936] @ 0x3a8 │ │ │ │ add r7, r6, #1056 @ 0x420 │ │ │ │ add r5, r6, #940 @ 0x3ac │ │ │ │ add r7, r7, #12 │ │ │ │ mov r8, #0 │ │ │ │ b 215320 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 215380 │ │ │ │ str r8, [r5] │ │ │ │ cmp r7, r5 │ │ │ │ beq 21542c │ │ │ │ ldr r4, [r5, #4]! │ │ │ │ cmp r4, #0 │ │ │ │ @@ -484504,15 +484504,15 @@ │ │ │ │ str r3, [r4, #252] @ 0xfc │ │ │ │ ldr r4, [r5] │ │ │ │ cmp r4, #0 │ │ │ │ bne 215300 │ │ │ │ b 215318 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2153bc │ │ │ │ cmp r0, #0 │ │ │ │ bne 215314 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -484520,32 +484520,32 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 215314 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215314 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 215398 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215314 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21593c │ │ │ │ cmp r3, #0 │ │ │ │ beq 2153a0 │ │ │ │ b 215314 │ │ │ │ @@ -484557,28 +484557,28 @@ │ │ │ │ lsl r3, r3, #16 │ │ │ │ asr r3, r3, #16 │ │ │ │ cmp r3, #0 │ │ │ │ strh r3, [r4, #196] @ 0xc4 │ │ │ │ beq 2155a8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21574c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #940] @ 0x3ac │ │ │ │ add r5, r6, #2640 @ 0xa50 │ │ │ │ add r6, r6, #2720 @ 0xaa0 │ │ │ │ add r5, r5, #8 │ │ │ │ add r6, r6, #12 │ │ │ │ mov r7, #0 │ │ │ │ b 2154a8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2154fc │ │ │ │ str r7, [r5] │ │ │ │ cmp r5, r6 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r4, [r5, #4]! │ │ │ │ cmp r4, #0 │ │ │ │ @@ -484599,15 +484599,15 @@ │ │ │ │ str r3, [r4, #176] @ 0xb0 │ │ │ │ ldr r4, [r5] │ │ │ │ cmp r4, #0 │ │ │ │ bne 215488 │ │ │ │ b 2154a0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215538 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21549c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -484615,32 +484615,32 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 21549c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21549c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 215514 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21549c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 2159b0 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21551c │ │ │ │ b 21549c │ │ │ │ @@ -484656,75 +484656,75 @@ │ │ │ │ str r3, [r4, #252] @ 0xfc │ │ │ │ ldr r4, [r6, #940] @ 0x3ac │ │ │ │ cmp r4, #0 │ │ │ │ bne 215454 │ │ │ │ b 215470 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21570c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215240 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215240 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 215240 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2158fc │ │ │ │ cmp r0, #0 │ │ │ │ bne 21526c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21526c │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 21526c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21587c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215294 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215294 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 215294 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2158bc │ │ │ │ cmp r0, #0 │ │ │ │ bne 2152bc │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2152bc │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 2152bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21583c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2152e4 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -484732,30 +484732,30 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 2152e4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215240 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 215788 │ │ │ │ cmp r3, #0 │ │ │ │ beq 215600 │ │ │ │ b 215240 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2157fc │ │ │ │ cmp r0, #0 │ │ │ │ bne 215468 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -484763,251 +484763,251 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 215468 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215240 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 215740 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215240 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 215740 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 215240 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215468 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 215a64 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21576c │ │ │ │ b 215468 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2152e4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 215ae4 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2156f0 │ │ │ │ b 2152e4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215294 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 215aa4 │ │ │ │ cmp r3, #0 │ │ │ │ beq 215678 │ │ │ │ b 215294 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2152bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 215b24 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2156b4 │ │ │ │ b 2152bc │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21526c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 215a24 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21563c │ │ │ │ b 21526c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215314 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 215420 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215314 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 215420 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 215314 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21549c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21559c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21549c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21559c │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 21549c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21526c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 215930 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 21526c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215468 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 215830 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 215468 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215294 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 2158b0 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 215294 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2152e4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 215870 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 2152e4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2152bc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 2158f0 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 2152bc │ │ │ │ @@ -485076,56 +485076,56 @@ │ │ │ │ add r5, r7, #28 │ │ │ │ add r7, r7, #44 @ 0x2c │ │ │ │ ldr r6, [r5, #4]! │ │ │ │ cmp r6, #0 │ │ │ │ beq 215c88 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 215f6c │ │ │ │ str r4, [r5] │ │ │ │ cmp r7, r5 │ │ │ │ bne 215c64 │ │ │ │ ldr r4, [r9, #1392] @ 0x570 │ │ │ │ cmp r4, #0 │ │ │ │ beq 215cb8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 215fe4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9, #1392] @ 0x570 │ │ │ │ ldr r4, [r9, #1464] @ 0x5b8 │ │ │ │ cmp r4, #0 │ │ │ │ beq 215ce0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 215fa8 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9, #1464] @ 0x5b8 │ │ │ │ ldr r4, [r9, #1492] @ 0x5d4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 215d08 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 216020 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9, #1492] @ 0x5d4 │ │ │ │ ldr r4, [r9, #1824] @ 0x720 │ │ │ │ cmp r4, #0 │ │ │ │ beq 215d30 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21605c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9, #1824] @ 0x720 │ │ │ │ add r5, sl, #5888 @ 0x1700 │ │ │ │ add r6, sl, #6272 @ 0x1880 │ │ │ │ add r5, r5, #36 @ 0x24 │ │ │ │ @@ -485140,15 +485140,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 215d48 │ │ │ │ ldr r4, [r5, #8] │ │ │ │ cmp r4, #0 │ │ │ │ beq 215d48 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d48 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -485160,15 +485160,15 @@ │ │ │ │ cmp r6, r5 │ │ │ │ bne 215d58 │ │ │ │ ldr r4, [r9, #2420] @ 0x974 │ │ │ │ cmp r4, #0 │ │ │ │ beq 215df4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215df4 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -485178,53 +485178,53 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9, #2420] @ 0x974 │ │ │ │ ldr r4, [r8, #2916] @ 0xb64 │ │ │ │ cmp r4, r3 │ │ │ │ beq 215e1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 215f24 │ │ │ │ ldr r4, [r8, #2996] @ 0xbb4 │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r8, #2916] @ 0xb64 │ │ │ │ beq 215e44 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 215f48 │ │ │ │ add sl, sl, #7488 @ 0x1d40 │ │ │ │ mov r6, #0 │ │ │ │ add sl, sl, #36 @ 0x24 │ │ │ │ add r7, r8, #4 │ │ │ │ str r6, [r8, #2996] @ 0xbb4 │ │ │ │ b 215ed4 │ │ │ │ ldr r4, [sl, #20] │ │ │ │ str r6, [sl, #16] │ │ │ │ cmp r4, #0 │ │ │ │ beq 215e90 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215e90 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ ldr r4, [sl, #24] │ │ │ │ str r6, [sl, #20] │ │ │ │ cmp r4, #0 │ │ │ │ beq 215ec4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215ec4 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ str r6, [sl, #24] │ │ │ │ @@ -485233,15 +485233,15 @@ │ │ │ │ beq 215f1c │ │ │ │ ldr r4, [sl, #16] │ │ │ │ str r6, [sl] │ │ │ │ cmp r4, #0 │ │ │ │ beq 215e5c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215e5c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -485267,75 +485267,75 @@ │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 215e38 │ │ │ │ b 215e44 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 216098 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215c84 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215c84 │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 215c84 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 216198 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215cd8 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215cd8 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 215cd8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 216158 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215cb0 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215cb0 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 215cb0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 216118 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d00 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 215d00 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 215d00 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2160d8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d28 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -485343,177 +485343,177 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 215d28 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215c84 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 2161d8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 215f8c │ │ │ │ b 215c84 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d28 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 2162cc │ │ │ │ cmp r3, #0 │ │ │ │ beq 21607c │ │ │ │ b 215d28 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d00 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21624c │ │ │ │ cmp r3, #0 │ │ │ │ beq 216040 │ │ │ │ b 215d00 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215cb0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21628c │ │ │ │ cmp r3, #0 │ │ │ │ beq 216004 │ │ │ │ b 215cb0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215cd8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21630c │ │ │ │ cmp r3, #0 │ │ │ │ beq 215fc8 │ │ │ │ b 215cd8 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215c84 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 2160cc │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215c84 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 2160cc │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 215c84 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d00 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21614c │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 215d00 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215cb0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21618c │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 215cb0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215d28 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21610c │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 215d28 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 215cd8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 2161cc │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 20ff40 │ │ │ │ b 215cd8 │ │ │ │ @@ -485671,15 +485671,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ blx r5 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ cmp r5, #0 │ │ │ │ beq 2165d8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 216844 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ add fp, fp, #65536 @ 0x10000 │ │ │ │ str r6, [sp] │ │ │ │ @@ -485690,15 +485690,15 @@ │ │ │ │ str fp, [sp, #32] │ │ │ │ blx r5 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ cmp r5, #0 │ │ │ │ beq 21661c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 216864 │ │ │ │ mov r3, #0 │ │ │ │ ldr ip, [r4, #596] @ 0x254 │ │ │ │ mov r0, #32768 @ 0x8000 │ │ │ │ str r6, [sp] │ │ │ │ mov r2, #2 │ │ │ │ @@ -485711,15 +485711,15 @@ │ │ │ │ str ip, [sp, #32] │ │ │ │ blx r5 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ cmp r5, #0 │ │ │ │ beq 216670 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 216884 │ │ │ │ mov r3, #0 │ │ │ │ ldr ip, [r4, #600] @ 0x258 │ │ │ │ mov r0, #8192 @ 0x2000 │ │ │ │ str r6, [sp] │ │ │ │ mov r2, #3 │ │ │ │ @@ -485732,15 +485732,15 @@ │ │ │ │ str ip, [sp, #32] │ │ │ │ blx r5 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ cmp r5, #0 │ │ │ │ beq 2166c4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 216804 │ │ │ │ ldr r0, [r4, #564] @ 0x234 │ │ │ │ bl 3a604 <__aeabi_ui2f@plt> │ │ │ │ mov r1, #1056964608 @ 0x3f000000 │ │ │ │ bl 3bbb8 <__aeabi_fmul@plt> │ │ │ │ mov r8, #0 │ │ │ │ @@ -485801,15 +485801,15 @@ │ │ │ │ str r5, [sp, #32] │ │ │ │ blx r4 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ cmp r4, r5 │ │ │ │ beq 2167d8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 216824 │ │ │ │ ldr r2, [pc, #220] @ 2168bc │ │ │ │ ldr r3, [pc, #212] @ 2168b8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -485989,15 +485989,15 @@ │ │ │ │ ldr r0, [pc, #24] @ 216ac0 │ │ │ │ add r0, pc, r0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r4, #0 │ │ │ │ b 216a2c │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - strheq r3, [r3], #64 @ 0x40 │ │ │ │ + ldrdeq r3, [r3], #64 @ 0x40 │ │ │ │ @ instruction: 0x012fc8bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r5, r0 │ │ │ │ add r0, r0, #9600 @ 0x2580 │ │ │ │ @@ -486698,15 +486698,15 @@ │ │ │ │ cmp r4, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r0 │ │ │ │ str r3, [r0] │ │ │ │ beq 2175dc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 217640 │ │ │ │ ldr r3, [r6] │ │ │ │ str r4, [r7, #4] │ │ │ │ b 21707c │ │ │ │ ldr r1, [r6, #164] @ 0xa4 │ │ │ │ mov r0, r5 │ │ │ │ @@ -486728,27 +486728,27 @@ │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 210738 │ │ │ │ ldr r3, [r6] │ │ │ │ b 21707c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2175dc │ │ │ │ ldr r8, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2175dc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r8, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r8, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2175dc │ │ │ │ ldr r0, [r8, #24] │ │ │ │ bl 20c168 │ │ │ │ b 2175dc │ │ │ │ @ instruction: 0xffff46d8 │ │ │ │ @@ -487578,15 +487578,15 @@ │ │ │ │ b 2182b0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ nop @ (mov r0, r0) │ │ │ │ blcc fe8cab88 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x012f7e30 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r3, r3, r4, lsr #16 │ │ │ │ + sbceq r3, r3, r4, asr #16 │ │ │ │ @ instruction: 0x012f7d40 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ ldr r3, [pc, #100] @ 218408 │ │ │ │ sub r1, r1, #6 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #6 │ │ │ │ bhi 218400 │ │ │ │ @@ -487608,15 +487608,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ movne r0, #0 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ 21840c │ │ │ │ bx lr │ │ │ │ - strdeq r3, [r3], #107 @ 0x6b │ │ │ │ + sbceq r3, r3, fp, lsl r7 │ │ │ │ ldmdahi r6!, {r1, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #312] @ 218560 │ │ │ │ ldr r6, [r1, #16] │ │ │ │ @@ -487694,15 +487694,15 @@ │ │ │ │ mov r7, #11 │ │ │ │ b 2184e8 │ │ │ │ ldrb r3, [ip, #45] @ 0x2d │ │ │ │ cmp r3, #0 │ │ │ │ beq 218460 │ │ │ │ mov r7, #3 │ │ │ │ b 2184d8 │ │ │ │ - sbceq r3, r3, sl, ror r6 │ │ │ │ + smulleq r3, r3, sl, r6 @ │ │ │ │ andeq r0, r0, r7, asr r1 │ │ │ │ andhi r0, r7, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r7, r2 │ │ │ │ @@ -487810,27 +487810,27 @@ │ │ │ │ ldr r5, [r4, #44] @ 0x2c │ │ │ │ cmp r5, #0 │ │ │ │ beq 218880 │ │ │ │ cmp r6, r5 │ │ │ │ beq 21876c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ b 218760 │ │ │ │ ldr r0, [r5, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 21876c │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 218740 │ │ │ │ str r6, [r4, #44] @ 0x2c │ │ │ │ cmp r7, #0 │ │ │ │ bne 2187a4 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mov r3, #0 │ │ │ │ @@ -487844,15 +487844,15 @@ │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldrb r3, [r4, #140] @ 0x8c │ │ │ │ cmp r3, #0 │ │ │ │ beq 21885c │ │ │ │ add r5, r4, #64 @ 0x40 │ │ │ │ mov r0, r5 │ │ │ │ - bl 83a384 │ │ │ │ + bl 83a3a4 │ │ │ │ mov r1, #4 │ │ │ │ str r1, [sp] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #172] @ 0xac │ │ │ │ rsbs r2, r0, #0 │ │ │ │ str r0, [r4, #168] @ 0xa8 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ @@ -487896,15 +487896,15 @@ │ │ │ │ bl 1b1a94 │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [r4, #44] @ 0x2c │ │ │ │ bne 218778 │ │ │ │ b 218854 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r6, [r4, #44] @ 0x2c │ │ │ │ b 218770 │ │ │ │ bl 1b2e68 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ add r3, r0, #11456 @ 0x2cc0 │ │ │ │ b 218828 │ │ │ │ ldmdahi r6!, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ @@ -487915,15 +487915,15 @@ │ │ │ │ ldr r4, [r0, #44] @ 0x2c │ │ │ │ sub sp, sp, #12 │ │ │ │ cmp r4, #0 │ │ │ │ mov r5, r0 │ │ │ │ beq 2188e0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21891c │ │ │ │ ldr r0, [r5, #28] │ │ │ │ mov r3, #0 │ │ │ │ cmp r0, r3 │ │ │ │ str r3, [r5, #44] @ 0x2c │ │ │ │ beq 21890c │ │ │ │ @@ -487976,38 +487976,38 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 2189c0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 218a58 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -488015,20 +488015,20 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ bx r3 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 218a34 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 218a08 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -488039,111 +488039,111 @@ │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ cmp r5, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r4, r1 │ │ │ │ beq 218ad0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 218af4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 218aec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 218b30 │ │ │ │ str r4, [r6] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 218bb4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 218ad0 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 218ad0 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 218ad0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 218aec │ │ │ │ ldr r5, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 218aec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 218aec │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 218aec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 218aec │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 2189ac │ │ │ │ b 218aec │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 218ad0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 218b0c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 218ad0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 218c24 │ │ │ │ cmp r3, #0 │ │ │ │ beq 218b14 │ │ │ │ b 218ad0 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 218ad0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 218c18 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 2189f4 │ │ │ │ b 218ad0 │ │ │ │ @@ -488871,22 +488871,22 @@ │ │ │ │ add r5, r5, #4 │ │ │ │ beq 219800 │ │ │ │ b 219918 │ │ │ │ cmp r7, #0 │ │ │ │ beq 2197d0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 219828 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2197ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 219864 │ │ │ │ cmp r6, fp │ │ │ │ str r4, [r5] │ │ │ │ beq 219810 │ │ │ │ ldr r4, [fp, #4]! │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ @@ -488898,88 +488898,88 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #32505856 @ 0x1f00000 │ │ │ │ bne 219a0c │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 219c4c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2197d0 │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2197d0 │ │ │ │ ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ b 2197d0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2197ec │ │ │ │ ldr r7, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2197ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2197ec │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2197ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2197ec │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2197ec │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2197ec │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 2189ac │ │ │ │ b 2197ec │ │ │ │ add r3, sl, #11264 @ 0x2c00 │ │ │ │ str r3, [sp, #4] │ │ │ │ add sl, sl, #8192 @ 0x2000 │ │ │ │ b 219974 │ │ │ │ cmp r7, #0 │ │ │ │ beq 219944 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 219ad0 │ │ │ │ cmp r4, #0 │ │ │ │ beq 219960 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 219b28 │ │ │ │ cmp r6, fp │ │ │ │ str r4, [r5] │ │ │ │ beq 219810 │ │ │ │ ldr r4, [fp, #4]! │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ @@ -489068,15 +489068,15 @@ │ │ │ │ ldr r1, [r9, #3616] @ 0xe20 │ │ │ │ ldr r0, [r8, #3616] @ 0xe20 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 3a9ac │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 219bdc │ │ │ │ cmp r0, #0 │ │ │ │ bne 219944 │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -489090,106 +489090,106 @@ │ │ │ │ ldr r2, [sl, #3076] @ 0xc04 │ │ │ │ str r2, [r4, #180] @ 0xb4 │ │ │ │ str r3, [r2] │ │ │ │ str r3, [sl, #3076] @ 0xc04 │ │ │ │ b 21999c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219960 │ │ │ │ ldr r7, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219960 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219960 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219960 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219960 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219960 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219960 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 2189ac │ │ │ │ b 219960 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219944 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219ae8 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219944 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 219cdc │ │ │ │ cmp r3, #0 │ │ │ │ beq 219af0 │ │ │ │ b 219944 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2197d0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r7, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219840 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2197d0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 219d1c │ │ │ │ cmp r3, #0 │ │ │ │ beq 219848 │ │ │ │ b 2197d0 │ │ │ │ @@ -489200,36 +489200,36 @@ │ │ │ │ ldr r3, [r9, #3644] @ 0xe3c │ │ │ │ str r3, [r8, #3644] @ 0xe3c │ │ │ │ str r0, [r8, #3624] @ 0xe28 │ │ │ │ b 219a50 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219944 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 219c40 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 2189f4 │ │ │ │ b 219944 │ │ │ │ ldr r7, [r7, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2197d0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r7, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r7, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 219cb0 │ │ │ │ ldr r0, [r7, #24] │ │ │ │ bl 2189f4 │ │ │ │ b 2197d0 │ │ │ │ @@ -489316,56 +489316,56 @@ │ │ │ │ add r6, r0, #168 @ 0xa8 │ │ │ │ mov r9, #0 │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ cmp r5, #0 │ │ │ │ beq 219ec8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21a268 │ │ │ │ str r9, [r4] │ │ │ │ cmp r6, r4 │ │ │ │ bne 219ea4 │ │ │ │ ldr r4, [r7, #172] @ 0xac │ │ │ │ cmp r4, #0 │ │ │ │ beq 219ef8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21a2a4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r7, #172] @ 0xac │ │ │ │ ldr r4, [r7, #208] @ 0xd0 │ │ │ │ cmp r4, #0 │ │ │ │ beq 219f20 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21a358 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r7, #208] @ 0xd0 │ │ │ │ ldr r4, [r7, #228] @ 0xe4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 219f48 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21a394 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r7, #228] @ 0xe4 │ │ │ │ ldr r4, [r7, #556] @ 0x22c │ │ │ │ cmp r4, #0 │ │ │ │ beq 219f70 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21a31c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r7, #556] @ 0x22c │ │ │ │ add r4, r7, #560 @ 0x230 │ │ │ │ add r6, r7, #688 @ 0x2b0 │ │ │ │ mov r9, #0 │ │ │ │ @@ -489374,20 +489374,20 @@ │ │ │ │ cmp r6, r4 │ │ │ │ beq 21a058 │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ cmp r5, #0 │ │ │ │ beq 219f84 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f80 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 219fe8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f80 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -489395,45 +489395,45 @@ │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 219f80 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f80 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 219fc4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f80 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a5c4 │ │ │ │ cmp r3, #0 │ │ │ │ beq 219fcc │ │ │ │ b 219f80 │ │ │ │ ldr r4, [r7, #560] @ 0x230 │ │ │ │ cmp r4, #0 │ │ │ │ beq 21a080 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21a2e0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r7, #560] @ 0x230 │ │ │ │ add r4, r7, #2256 @ 0x8d0 │ │ │ │ add r4, r4, #12 │ │ │ │ add r6, r7, #2352 @ 0x930 │ │ │ │ @@ -489443,20 +489443,20 @@ │ │ │ │ cmp r6, r4 │ │ │ │ beq 21a0fc │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ cmp r5, #0 │ │ │ │ beq 21a098 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a094 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a1f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a094 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -489527,117 +489527,117 @@ │ │ │ │ str r1, [r8, #3252] @ 0xcb4 │ │ │ │ mov r0, r7 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 1b3ad4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a094 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a0d8 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a094 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a638 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a0e0 │ │ │ │ b 21a094 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a3d0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219ec4 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 219ec4 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ b 219ec4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a584 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219ef0 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 219ef0 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 219ef0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a504 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a078 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a078 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 21a078 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a544 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f68 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 219f68 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 219f68 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a4c4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f18 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 219f18 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 219f18 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21a484 │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f40 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -489645,332 +489645,332 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 219f40 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219ec4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a410 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a288 │ │ │ │ b 219ec4 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219ec4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a404 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219ec4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a404 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 2189f4 │ │ │ │ b 219ec4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f40 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a720 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a3b4 │ │ │ │ b 219f40 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f18 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a808 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a378 │ │ │ │ b 219f18 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a078 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a794 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a300 │ │ │ │ b 21a078 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f68 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a87c │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a33c │ │ │ │ b 219f68 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219ef0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21a6ac │ │ │ │ cmp r3, #0 │ │ │ │ beq 21a2c4 │ │ │ │ b 219ef0 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f80 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a04c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f80 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a04c │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 2189f4 │ │ │ │ b 219f80 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a094 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a25c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a094 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a25c │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 2189f4 │ │ │ │ b 21a094 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219ef0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a5b8 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219ef0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a5b8 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 2189f4 │ │ │ │ b 219ef0 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f40 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a4b8 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f40 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a4b8 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 2189f4 │ │ │ │ b 219f40 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a078 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a538 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21a078 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a538 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 2189f4 │ │ │ │ b 21a078 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f18 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a4f8 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f18 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a4f8 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 2189f4 │ │ │ │ b 219f18 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f68 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a578 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 219f68 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21a578 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 2189f4 │ │ │ │ b 219f68 │ │ │ │ @@ -490650,21 +490650,21 @@ │ │ │ │ b 21b094 │ │ │ │ mov r9, #174 @ 0xae │ │ │ │ b 21b094 │ │ │ │ mov r9, #138 @ 0x8a │ │ │ │ b 21b094 │ │ │ │ mov r9, #149 @ 0x95 │ │ │ │ b 21b094 │ │ │ │ - strheq r0, [r3], #168 @ 0xa8 │ │ │ │ + ldrdeq r0, [r3], #168 @ 0xa8 │ │ │ │ ldrdeq r4, [pc, -r4]! @ │ │ │ │ ldrtcc r4, [r2], #-1604 @ 0xfffff9bc │ │ │ │ submi r5, r7, #1879048196 @ 0x70000004 │ │ │ │ ldmdbpl r6, {r0, r2, r4, r6, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0x47424752 │ │ │ │ - ldrdeq r0, [r3], #149 @ 0x95 │ │ │ │ + strdeq r0, [r3], #149 @ 0x95 │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ subscc r5, r9, #373293056 @ 0x16400000 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ ldr r0, [pc] @ 21b3c0 │ │ │ │ bx lr │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -490771,15 +490771,15 @@ │ │ │ │ strh r3, [sp, #64] @ 0x40 │ │ │ │ mov r3, #1 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ str r8, [sp, #60] @ 0x3c │ │ │ │ str sl, [sp, #48] @ 0x30 │ │ │ │ strh r3, [sp, #66] @ 0x42 │ │ │ │ ldr r8, [r4, #260] @ 0x104 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r8, #0 │ │ │ │ bne 21b7c0 │ │ │ │ ldr r1, [r4, #244] @ 0xf4 │ │ │ │ cmp r1, #0 │ │ │ │ beq 21b7d4 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ ldr fp, [r4, #252] @ 0xfc │ │ │ │ @@ -490927,22 +490927,22 @@ │ │ │ │ ldr r1, [r4, #244] @ 0xf4 │ │ │ │ cmp r1, #0 │ │ │ │ bne 21b58c │ │ │ │ ldr r1, [r4, #240] @ 0xf0 │ │ │ │ cmp r1, #0 │ │ │ │ bne 21b58c │ │ │ │ ldr r8, [r4, #12] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r8, #0 │ │ │ │ bne 21b93c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21b80c │ │ │ │ ldr r8, [r3, #12] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r8, #0 │ │ │ │ bne 21b93c │ │ │ │ ldr r0, [r4, #28] │ │ │ │ bl 2120c4 │ │ │ │ add r2, r4, #176 @ 0xb0 │ │ │ │ str r2, [sp, #4] │ │ │ │ add r2, sp, #48 @ 0x30 │ │ │ │ @@ -491065,33 +491065,33 @@ │ │ │ │ bl 212070 │ │ │ │ ldr r1, [r4, #176] @ 0xb0 │ │ │ │ ldr r3, [r0, #460] @ 0x1cc │ │ │ │ blx r3 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #176] @ 0xb0 │ │ │ │ ldr r5, [r4, #260] @ 0x104 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r5, #0 │ │ │ │ bne 21bb64 │ │ │ │ ldr r5, [r4, #180] @ 0xb4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 21ba38 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21badc │ │ │ │ ldr r5, [r4, #184] @ 0xb8 │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #180] @ 0xb4 │ │ │ │ beq 21ba60 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21baf0 │ │ │ │ mov r3, #0 │ │ │ │ cmp r6, r3 │ │ │ │ str r3, [r4, #184] @ 0xb8 │ │ │ │ bne 21bb10 │ │ │ │ ldr r3, [r4, #188] @ 0xbc │ │ │ │ @@ -491729,19 +491729,19 @@ │ │ │ │ cmp r0, #0 │ │ │ │ beq 21bf28 │ │ │ │ b 21c21c │ │ │ │ ldr r0, [pc, #60] @ 21c4a0 │ │ │ │ b 21bdc0 │ │ │ │ @ instruction: 0x012f4458 │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ - strdeq pc, [r2], #208 @ 0xd0 │ │ │ │ + sbceq pc, r2, r0, lsl lr @ │ │ │ │ ldrtcc r4, [r2], #-1604 @ 0xfffff9bc │ │ │ │ - sbceq pc, r2, r0, lsr #26 │ │ │ │ + sbceq pc, r2, r0, asr #26 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ - strdeq pc, [r2], #196 @ 0xc4 │ │ │ │ + sbceq pc, r2, r4, lsl sp @ │ │ │ │ cmpcc r4, #68, 16 @ 0x440000 │ │ │ │ ldrbcc r5, [r4], #-2116 @ 0xfffff7bc │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ submi r5, r7, #1879048196 @ 0x70000004 │ │ │ │ ldmdbpl r6, {r0, r2, r4, r6, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0x47424752 │ │ │ │ mcrgt 7, 5, sl, cr11, cr12, {5} │ │ │ │ @@ -491952,15 +491952,15 @@ │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r7, [r6, #44] @ 0x2c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ mov r3, #0 │ │ │ │ ldr r5, [r4, #260] @ 0x104 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r5, #0 │ │ │ │ bne 21c8c8 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ bl 1b2e5c │ │ │ │ add ip, sp, #36 @ 0x24 │ │ │ │ ldr r2, [r6, #196] @ 0xc4 │ │ │ │ str ip, [sp, #4] │ │ │ │ @@ -492108,18 +492108,18 @@ │ │ │ │ beq 21caa0 │ │ │ │ cmp r1, #0 │ │ │ │ beq 21ca5c │ │ │ │ cmp r1, r4 │ │ │ │ beq 21ca70 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21ca78 │ │ │ │ str r5, [r6, #44] @ 0x2c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ @@ -492130,15 +492130,15 @@ │ │ │ │ bne 21ca64 │ │ │ │ str r5, [r6, #44] @ 0x2c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r1, #0 │ │ │ │ beq 21ca70 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r5, [r6, #44] @ 0x2c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ @@ -492166,18 +492166,18 @@ │ │ │ │ beq 21cc70 │ │ │ │ cmp r6, #0 │ │ │ │ beq 21cb44 │ │ │ │ cmp r6, r4 │ │ │ │ beq 21cb58 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21cc38 │ │ │ │ ldrh r3, [r6, #68] @ 0x44 │ │ │ │ ldr r4, [r6, #64] @ 0x40 │ │ │ │ str r4, [r5, #128] @ 0x80 │ │ │ │ str r6, [r5, #44] @ 0x2c │ │ │ │ str r4, [r5, #232] @ 0xe8 │ │ │ │ @@ -492202,29 +492202,29 @@ │ │ │ │ add r4, r4, #3 │ │ │ │ bic r4, r4, #3 │ │ │ │ cmp r6, #0 │ │ │ │ str r4, [r5, #252] @ 0xfc │ │ │ │ beq 21cbec │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21cbec │ │ │ │ ldr r0, [r6, #12] │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ ldr r4, [r5, #184] @ 0xb8 │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #180] @ 0xb4 │ │ │ │ beq 21cc24 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21cc24 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #440] @ 0x1b8 │ │ │ │ blx r3 │ │ │ │ mov r3, #0 │ │ │ │ @@ -492246,15 +492246,15 @@ │ │ │ │ ldr r4, [r5, #44] @ 0x2c │ │ │ │ cmp r4, #0 │ │ │ │ bne 21cb28 │ │ │ │ cmp r6, #0 │ │ │ │ beq 21cb58 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 21cb58 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #288] @ 21cdc4 │ │ │ │ @@ -492508,15 +492508,15 @@ │ │ │ │ str r5, [sp, #4] │ │ │ │ str r5, [sp] │ │ │ │ ldr r6, [r2, #32] │ │ │ │ ldr r1, [r4, #12] │ │ │ │ ldr r2, [r4, #20] │ │ │ │ blx r6 │ │ │ │ ldr r6, [r4, #16] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ str r5, [r6] │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3bb4c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ @@ -492593,16 +492593,16 @@ │ │ │ │ ldr r2, [pc, #20] @ 21d1ec │ │ │ │ ldr r1, [pc, #20] @ 21d1f0 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #33554432 @ 0x2000000 │ │ │ │ bl 1b461c │ │ │ │ b 21d158 │ │ │ │ - adcseq r9, r1, r0, lsr #30 │ │ │ │ - sbceq lr, r2, r4, asr #18 │ │ │ │ + adcseq r9, r1, r0, asr #30 │ │ │ │ + sbceq lr, r2, r4, ror #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3896] @ 0xf38 │ │ │ │ ldr r7, [r0, #28] │ │ │ │ ldr r2, [pc, #348] @ 21d36c │ │ │ │ add r4, r7, #8192 @ 0x2000 │ │ │ │ @@ -492684,15 +492684,15 @@ │ │ │ │ ldr r0, [r6, #28] │ │ │ │ b 21d348 │ │ │ │ mov r0, r7 │ │ │ │ bl 1b2e5c │ │ │ │ ldr r0, [r4, #3268] @ 0xcc4 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, #0 │ │ │ │ - bl 81a694 │ │ │ │ + bl 81a6b4 │ │ │ │ mov r0, r7 │ │ │ │ bl 214ec8 │ │ │ │ b 21d258 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012f2de4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012f2d98 │ │ │ │ @@ -492775,18 +492775,18 @@ │ │ │ │ mov r0, #33554432 @ 0x2000000 │ │ │ │ bl 1b461c │ │ │ │ b 21d490 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012f2c64 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012f2ba4 │ │ │ │ - umlalseq r9, r1, ip, ip │ │ │ │ + @ instruction: 0x00b19cbc │ │ │ │ + sbceq lr, r2, r4, lsr #13 │ │ │ │ + adcseq r9, r1, r0, asr #25 │ │ │ │ sbceq lr, r2, r4, lsl #13 │ │ │ │ - adcseq r9, r1, r0, lsr #25 │ │ │ │ - sbceq lr, r2, r4, ror #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #904] @ 21d874 │ │ │ │ mov r7, r3 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -493011,55 +493011,55 @@ │ │ │ │ b 21d578 │ │ │ │ mov r8, #165 @ 0xa5 │ │ │ │ b 21d578 │ │ │ │ mov r8, #138 @ 0x8a │ │ │ │ b 21d7f4 │ │ │ │ mov r8, #177 @ 0xb1 │ │ │ │ b 21d578 │ │ │ │ - sbceq lr, r2, ip, asr #12 │ │ │ │ + sbceq lr, r2, ip, ror #12 │ │ │ │ strdeq r2, [pc, -r0]! │ │ │ │ ldrtcc r4, [r2], #-1604 @ 0xfffff9bc │ │ │ │ submi r5, r7, #1879048196 @ 0x70000004 │ │ │ │ ldmdbpl r6, {r0, r2, r4, r6, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0x47424752 │ │ │ │ - sbceq lr, r2, r0, asr #10 │ │ │ │ + sbceq lr, r2, r0, ror #10 │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ subscc r5, r9, #373293056 @ 0x16400000 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 21d8b0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21d948 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -493067,20 +493067,20 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ bx r3 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21d924 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 21d8f8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @@ -493142,15 +493142,15 @@ │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r4, [r6] │ │ │ │ cmp r4, #0 │ │ │ │ beq 21da8c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21da98 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6] │ │ │ │ b 21da40 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -493220,15 +493220,15 @@ │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ str r9, [sp, #40] @ 0x28 │ │ │ │ str r9, [sp, #44] @ 0x2c │ │ │ │ bl 21cc88 │ │ │ │ mov r6, r0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21dc48 │ │ │ │ mov r4, #0 │ │ │ │ cmp r6, r4 │ │ │ │ str r4, [sp, #24] │ │ │ │ blt 21dc18 │ │ │ │ ldr r0, [r7, #48] @ 0x30 │ │ │ │ @@ -493333,15 +493333,15 @@ │ │ │ │ ldr r3, [r3, #20] │ │ │ │ blx r3 │ │ │ │ ldr r4, [r6, #124] @ 0x7c │ │ │ │ cmp r4, #0 │ │ │ │ beq 21dd18 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21dd14 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -493350,15 +493350,15 @@ │ │ │ │ bne 21dd7c │ │ │ │ b 21dd14 │ │ │ │ ldr r4, [r5, #656] @ 0x290 │ │ │ │ cmp r4, #0 │ │ │ │ beq 21ddcc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21de44 │ │ │ │ ldr r0, [r5, #48] @ 0x30 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21dde4 │ │ │ │ ldr r3, [r0] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ @@ -493385,15 +493385,15 @@ │ │ │ │ str r3, [r5, #636] @ 0x27c │ │ │ │ bne 21ddf8 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 1b3ad4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 21de80 │ │ │ │ cmp r0, #0 │ │ │ │ bne 21ddcc │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -493401,49 +493401,49 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 21ddcc │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21ddcc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 21dec0 │ │ │ │ cmp r3, #0 │ │ │ │ beq 21de64 │ │ │ │ b 21ddcc │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21ddcc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21deb4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21ddcc │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 21deb4 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 21d8e4 │ │ │ │ b 21ddcc │ │ │ │ @@ -493815,15 +493815,15 @@ │ │ │ │ beq 21e360 │ │ │ │ ldr r3, [r4, #124] @ 0x7c │ │ │ │ ldr r8, [r3, #44] @ 0x2c │ │ │ │ cmp r8, #0 │ │ │ │ beq 21e9f8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r4, #120] @ 0x78 │ │ │ │ cmp r3, #1 │ │ │ │ bls 21ef54 │ │ │ │ add r7, r4, #124 @ 0x7c │ │ │ │ mov r6, #1 │ │ │ │ ldr r0, [r7] │ │ │ │ ldr r3, [r7, #4]! │ │ │ │ @@ -493837,24 +493837,24 @@ │ │ │ │ ldr r0, [r3, #120] @ 0x78 │ │ │ │ mov r1, r8 │ │ │ │ bl 21caf8 │ │ │ │ cmp r8, #0 │ │ │ │ beq 21e56c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r8 │ │ │ │ beq 21e670 │ │ │ │ ldr r9, [r4, #248] @ 0xf8 │ │ │ │ cmp r9, #0 │ │ │ │ beq 21eb20 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r4, #120] @ 0x78 │ │ │ │ cmp r3, #1 │ │ │ │ bls 21eacc │ │ │ │ add r6, r4, #248 @ 0xf8 │ │ │ │ mov r8, #1 │ │ │ │ b 21e5b0 │ │ │ │ ldr r3, [r4, #120] @ 0x78 │ │ │ │ @@ -493868,18 +493868,18 @@ │ │ │ │ beq 21eb90 │ │ │ │ cmp sl, #0 │ │ │ │ beq 21e5dc │ │ │ │ cmp sl, r7 │ │ │ │ beq 21e5a0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21e59c │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -493914,15 +493914,15 @@ │ │ │ │ ldr r6, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r6, #0 │ │ │ │ beq 21e56c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21e56c │ │ │ │ mov r1, r6 │ │ │ │ b 21e670 │ │ │ │ mov r1, #24 │ │ │ │ mov r0, #1 │ │ │ │ ldr r6, [fp, #-228] @ 0xffffff1c │ │ │ │ @@ -493938,15 +493938,15 @@ │ │ │ │ str r3, [r5, #20] │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ ldr r6, [r4, #2324] @ 0x914 │ │ │ │ str r3, [r5, #8] │ │ │ │ ldr r3, [r4, #372] @ 0x174 │ │ │ │ str r3, [r5, #12] │ │ │ │ str r6, [r5, #16] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r8, #1 │ │ │ │ str r8, [r6] │ │ │ │ ldr r1, [pc, #2120] @ 21ef4c │ │ │ │ ldr r0, [r4, #2196] @ 0x894 │ │ │ │ mov r2, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 221770 │ │ │ │ @@ -494059,15 +494059,15 @@ │ │ │ │ cmp r3, r9 │ │ │ │ bls 21ec3c │ │ │ │ ldr r5, [r7, #4]! │ │ │ │ cmp r5, #0 │ │ │ │ beq 21e89c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21e894 │ │ │ │ ldr r0, [r5, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -494103,27 +494103,27 @@ │ │ │ │ cmp r8, #0 │ │ │ │ beq 21e988 │ │ │ │ cmp r8, r6 │ │ │ │ moveq r6, r8 │ │ │ │ beq 21e9ac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21ec00 │ │ │ │ ldr r6, [fp, #-228] @ 0xffffff1c │ │ │ │ cmp r6, #0 │ │ │ │ str r8, [r4, #248] @ 0xf8 │ │ │ │ beq 21e13c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21e138 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ mov r1, r6 │ │ │ │ ldr r6, [r6, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -494152,15 +494152,15 @@ │ │ │ │ ldr r3, [r4, #120] @ 0x78 │ │ │ │ cmp r3, #1 │ │ │ │ movhi r7, r9 │ │ │ │ movhi r6, #1 │ │ │ │ bls 21ea80 │ │ │ │ ldr r3, [r7, #4]! │ │ │ │ ldr r8, [r3] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r8, #0 │ │ │ │ bne 21ea70 │ │ │ │ ldr r0, [r4, #48] @ 0x30 │ │ │ │ ldr r1, [r7, #-1952] @ 0xfffff860 │ │ │ │ ldr r3, [r0] │ │ │ │ ldr r3, [r3, #88] @ 0x58 │ │ │ │ blx r3 │ │ │ │ @@ -494193,24 +494193,24 @@ │ │ │ │ ldr r7, [r6, #244] @ 0xf4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 21eff4 │ │ │ │ cmp r7, r9 │ │ │ │ beq 21eb04 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21ebe0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ str r9, [r6, #244] @ 0xf4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r9 │ │ │ │ beq 21ebac │ │ │ │ ldr r6, [r4, #120] @ 0x78 │ │ │ │ ldr r9, [r4, #372] @ 0x174 │ │ │ │ cmp r6, #1 │ │ │ │ sub r7, r6, #1 │ │ │ │ @@ -494238,26 +494238,26 @@ │ │ │ │ add r7, r4, r7, lsl #2 │ │ │ │ str r6, [r7, #2324] @ 0x914 │ │ │ │ b 21e360 │ │ │ │ cmp sl, #0 │ │ │ │ beq 21e5a0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r4, #120] @ 0x78 │ │ │ │ b 21e5a0 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r6, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r6, #0 │ │ │ │ beq 21eb20 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21eb20 │ │ │ │ mov r1, r6 │ │ │ │ b 21ebac │ │ │ │ mov r1, r7 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r7, [r7, #92] @ 0x5c │ │ │ │ @@ -494310,27 +494310,27 @@ │ │ │ │ cmp r8, #0 │ │ │ │ beq 21ecc4 │ │ │ │ cmp r8, r5 │ │ │ │ moveq r5, r8 │ │ │ │ beq 21ece8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21ed1c │ │ │ │ ldr r5, [r7] │ │ │ │ cmp r5, #0 │ │ │ │ str r8, [r9] │ │ │ │ beq 21ec68 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21ec68 │ │ │ │ ldr r0, [r5, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -494345,22 +494345,22 @@ │ │ │ │ cmp r5, #0 │ │ │ │ bne 21ecc4 │ │ │ │ b 21ecd8 │ │ │ │ cmp r8, #0 │ │ │ │ beq 21ec68 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r5, [r7] │ │ │ │ b 21ecdc │ │ │ │ cmp r8, #0 │ │ │ │ beq 21e13c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r6, [fp, #-228] @ 0xffffff1c │ │ │ │ b 21e9a0 │ │ │ │ add r6, r4, r6, lsl #2 │ │ │ │ str r9, [r6, #368] @ 0x170 │ │ │ │ ldr r3, [r4, #2200] @ 0x898 │ │ │ │ str r3, [r6, #2196] @ 0x894 │ │ │ │ ldr r6, [r4, #2324] @ 0x914 │ │ │ │ @@ -494384,68 +494384,68 @@ │ │ │ │ ldr r0, [r4, #124] @ 0x7c │ │ │ │ str r3, [r4, #2324] @ 0x914 │ │ │ │ ldr r6, [r0, #44] @ 0x2c │ │ │ │ cmp r6, #0 │ │ │ │ beq 21efa8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r7, #124] @ 0x7c │ │ │ │ ldr r0, [r4, #124] @ 0x7c │ │ │ │ ldr r1, [r3, #44] @ 0x2c │ │ │ │ bl 21caf8 │ │ │ │ ldr r0, [r7, #124] @ 0x7c │ │ │ │ mov r1, r6 │ │ │ │ bl 21caf8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21ef14 │ │ │ │ ldr r8, [r4, #248] @ 0xf8 │ │ │ │ cmp r8, #0 │ │ │ │ beq 21eecc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r6, [r4, #248] @ 0xf8 │ │ │ │ ldr r9, [r7, #248] @ 0xf8 │ │ │ │ cmp r6, #0 │ │ │ │ beq 21efc4 │ │ │ │ cmp r9, #0 │ │ │ │ beq 21ee64 │ │ │ │ cmp r9, r6 │ │ │ │ moveq r6, r9 │ │ │ │ beq 21ee88 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21ef68 │ │ │ │ ldr r6, [r7, #248] @ 0xf8 │ │ │ │ cmp r6, #0 │ │ │ │ str r9, [r4, #248] @ 0xf8 │ │ │ │ beq 21efe4 │ │ │ │ cmp r6, r8 │ │ │ │ beq 21eeb0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21ef88 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ str r8, [r7, #248] @ 0xf8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r8 │ │ │ │ beq 21eee0 │ │ │ │ ldr r3, [r4, #372] @ 0x174 │ │ │ │ ldr r2, [r7, #372] @ 0x174 │ │ │ │ str r2, [r4, #372] @ 0x174 │ │ │ │ str r3, [r7, #372] @ 0x174 │ │ │ │ @@ -494454,15 +494454,15 @@ │ │ │ │ ldr r6, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r6, #0 │ │ │ │ beq 21eecc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21eecc │ │ │ │ mov r1, r6 │ │ │ │ b 21eee0 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ mov r1, r6 │ │ │ │ ldr r6, [r6, #92] @ 0x5c │ │ │ │ @@ -494507,25 +494507,25 @@ │ │ │ │ mov r1, r6 │ │ │ │ bl 21caf8 │ │ │ │ b 21ee1c │ │ │ │ cmp r9, #0 │ │ │ │ beq 21efe4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r6, [r7, #248] @ 0xf8 │ │ │ │ b 21ee7c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 21eeb0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 21eb04 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ ldr r3, [r0, #28] │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ @@ -494749,15 +494749,15 @@ │ │ │ │ bl 21d0fc │ │ │ │ str sl, [r4, #128] @ 0x80 │ │ │ │ ldr r8, [r4, #4]! │ │ │ │ cmp r8, #0 │ │ │ │ beq 21f36c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21f368 │ │ │ │ ldr r0, [r8, #96] @ 0x60 │ │ │ │ mov r1, r8 │ │ │ │ ldr r8, [r8, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -494846,15 +494846,15 @@ │ │ │ │ mov r2, fp │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 21d378 │ │ │ │ str r0, [r6, #248] @ 0xf8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21f458 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -494866,15 +494866,15 @@ │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 21f57c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21f54c │ │ │ │ ldr r3, [r5, #112] @ 0x70 │ │ │ │ ldr r1, [pc, #1468] @ 21fb44 │ │ │ │ ldr r2, [r3, #1108] @ 0x454 │ │ │ │ ldr r3, [pc, #1464] @ 21fb48 │ │ │ │ cmp r2, #0 │ │ │ │ @@ -494898,20 +494898,20 @@ │ │ │ │ beq 21f78c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21f5f8 │ │ │ │ cmp r0, r2 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ beq 21f7f4 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r2 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r2 │ │ │ │ streq fp, [sp, #44] @ 0x2c │ │ │ │ beq 21f654 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r4 │ │ │ │ @@ -494931,15 +494931,15 @@ │ │ │ │ ldr fp, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp fp, #0 │ │ │ │ beq 21f680 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21f650 │ │ │ │ ldr fp, [sp, #44] @ 0x2c │ │ │ │ b 21f61c │ │ │ │ mov r2, #1 │ │ │ │ str r2, [sp, #72] @ 0x48 │ │ │ │ add r2, sp, #64 @ 0x40 │ │ │ │ @@ -494968,15 +494968,15 @@ │ │ │ │ strb fp, [r3, #20] │ │ │ │ bl 21d378 │ │ │ │ b 21f514 │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21f820 │ │ │ │ cmp r2, #0 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ blt 21fa80 │ │ │ │ ldr r2, [r6] │ │ │ │ @@ -495005,15 +495005,15 @@ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ str r3, [r5, #120] @ 0x78 │ │ │ │ b 21f428 │ │ │ │ cmp r0, #0 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ beq 21f890 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ str r4, [r6, #124] @ 0x7c │ │ │ │ bl 21d378 │ │ │ │ str r0, [r6, #248] @ 0xf8 │ │ │ │ b 21f518 │ │ │ │ @@ -495048,15 +495048,15 @@ │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 21f854 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 21f824 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ cmp r2, #0 │ │ │ │ blt 21fa80 │ │ │ │ ldr r3, [r6] │ │ │ │ mov r2, #0 │ │ │ │ @@ -495179,15 +495179,15 @@ │ │ │ │ ldr r0, [r5, #656] @ 0x290 │ │ │ │ bl 21cabc │ │ │ │ ldr r0, [r5, #656] @ 0x290 │ │ │ │ mov r1, r4 │ │ │ │ bl 21caf8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 21f8b8 │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -495212,29 +495212,29 @@ │ │ │ │ bl 1ace3c │ │ │ │ cmp r0, #0 │ │ │ │ strlt r0, [sp, #48] @ 0x30 │ │ │ │ blt 21f304 │ │ │ │ ldr r4, [r5, #656] @ 0x290 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 21fb08 │ │ │ │ mov r0, r4 │ │ │ │ bl 1b3a34 │ │ │ │ b 21f8b8 │ │ │ │ cmp r3, #4 │ │ │ │ movlt r3, #4 │ │ │ │ b 21f9b0 │ │ │ │ ldr r3, [pc, #84] @ 21fb58 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ b 21f304 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 21fae4 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 21d89c │ │ │ │ b 21fae4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -495243,15 +495243,15 @@ │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ smulwteq pc, ip, ip @ │ │ │ │ andseq r0, r8, sl, lsl #1 │ │ │ │ eorseq r0, r8, r2, lsl #1 │ │ │ │ andseq r0, r8, r2, lsl #1 │ │ │ │ ldmdahi r6!, {r0, r1, r2, r5, fp}^ │ │ │ │ ldmdahi r6!, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ - sbceq ip, r2, r8, asr #4 │ │ │ │ + sbceq ip, r2, r8, ror #4 │ │ │ │ andhi r4, r0, r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [pc, #348] @ 21fcd4 │ │ │ │ @@ -496819,29 +496819,29 @@ │ │ │ │ smlawteq lr, r4, r9, pc @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ msreq CPSR_fsx, ip @ │ │ │ │ ldrtcc r4, [r2], #-1604 @ 0xfffff9bc │ │ │ │ submi r5, r7, #1879048196 @ 0x70000004 │ │ │ │ ldmdbpl r6, {r0, r2, r4, r6, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0x47424752 │ │ │ │ - sbceq fp, r2, ip, asr #7 │ │ │ │ + sbceq fp, r2, ip, ror #7 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ msreq CPSR_fsx, r4, lsr #16 │ │ │ │ subcc r5, r9, #1090519040 @ 0x41000000 │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ subscc r5, r9, #373293056 @ 0x16400000 │ │ │ │ cmpcc r4, #68, 16 @ 0x440000 │ │ │ │ mcrgt 7, 5, sl, cr11, cr12, {5} │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andhi r0, r7, lr │ │ │ │ ldrbcc r5, [r4], #-2116 @ 0xfffff7bc │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ - adcseq r5, r1, r0, ror #27 │ │ │ │ - sbceq sl, r2, r0, lsl #16 │ │ │ │ + adcseq r5, r1, r0, lsl #28 │ │ │ │ + sbceq sl, r2, r0, lsr #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #284] @ 221568 │ │ │ │ mov r8, r3 │ │ │ │ @@ -497372,19 +497372,19 @@ │ │ │ │ b 221b4c │ │ │ │ rsb r4, r4, r4, lsl #4 │ │ │ │ lsl r0, r4, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ b 221b4c │ │ │ │ andeq r1, r0, pc, asr #15 │ │ │ │ andeq r2, r0, r0, lsl r8 │ │ │ │ - sbceq sl, r2, r2, asr #32 │ │ │ │ - adcseq r5, r1, r8, lsr r6 │ │ │ │ - strheq sl, [r2], #8 │ │ │ │ - adcseq r5, r1, r0, lsl r6 │ │ │ │ - smulleq sl, r2, r0, r0 │ │ │ │ + sbceq sl, r2, r2, rrx │ │ │ │ + adcseq r5, r1, r8, asr r6 │ │ │ │ + ldrdeq sl, [r2], #8 │ │ │ │ + adcseq r5, r1, r0, lsr r6 │ │ │ │ + strheq sl, [r2], #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrh r3, [r2] │ │ │ │ mov r7, r2 │ │ │ │ cmp r3, #255 @ 0xff │ │ │ │ @@ -497496,15 +497496,15 @@ │ │ │ │ mov r4, #0 │ │ │ │ b 221d24 │ │ │ │ ldr r0, [pc, #16] @ 221e8c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #12] @ 221e90 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ andhi r4, r0, r5 │ │ │ │ - sbceq r9, r2, r0, asr #28 │ │ │ │ + sbceq r9, r2, r0, ror #28 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ andhi r0, r7, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r7, r2 │ │ │ │ @@ -497878,23 +497878,23 @@ │ │ │ │ b 2223e0 │ │ │ │ strdeq sp, [lr, -ip]! │ │ │ │ andeq r4, r0, lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012edfe4 │ │ │ │ andeq r5, r0, r4, asr #10 │ │ │ │ andeq r0, r0, sl, lsl #2 │ │ │ │ - sbceq r9, r2, r0, lsl #20 │ │ │ │ + sbceq r9, r2, r0, lsr #20 │ │ │ │ andeq r4, r0, r2 │ │ │ │ ldrdeq r1, [r0], -r8 │ │ │ │ strdeq r1, [pc, -r4]! │ │ │ │ @ instruction: 0xfffff800 │ │ │ │ @ instruction: 0x012edd18 │ │ │ │ smlawbeq pc, r4, r2, r1 @ │ │ │ │ + sbceq r9, r2, r3, ror r8 │ │ │ │ sbceq r9, r2, r3, asr r8 │ │ │ │ - sbceq r9, r2, r3, lsr r8 │ │ │ │ andhi r0, r7, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r5, r2 │ │ │ │ mov r4, r0 │ │ │ │ @@ -498145,38 +498145,38 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 2228a4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 22293c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -498184,20 +498184,20 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ bx r3 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 222918 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ b 2228ec │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -498251,28 +498251,28 @@ │ │ │ │ ldr r3, [r5] │ │ │ │ str r3, [r4, #272] @ 0x110 │ │ │ │ ldr r6, [r5, #4] │ │ │ │ cmp r6, #0 │ │ │ │ beq 222a60 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 222b54 │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ ldr r5, [r4, #272] @ 0x110 │ │ │ │ cmp r5, #0 │ │ │ │ bne 222a38 │ │ │ │ ldr r5, [r4, #276] @ 0x114 │ │ │ │ cmp r5, #0 │ │ │ │ beq 222a9c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 222c00 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #276] @ 0x114 │ │ │ │ ldr r5, [r4, #204] @ 0xcc │ │ │ │ cmp r5, #0 │ │ │ │ bne 222ab8 │ │ │ │ @@ -498317,15 +498317,15 @@ │ │ │ │ beq 222c3c │ │ │ │ ldr r3, [r7, #200] @ 0xc8 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ b 222a20 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 222b90 │ │ │ │ cmp r0, #0 │ │ │ │ bne 222a60 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -498333,42 +498333,42 @@ │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ b 222a60 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 222a60 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 222b6c │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 222a60 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 222ca8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 222b74 │ │ │ │ b 222a60 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 222c68 │ │ │ │ cmp r0, #0 │ │ │ │ bne 222a94 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -498387,65 +498387,65 @@ │ │ │ │ ldr r2, [r3, #2748] @ 0xabc │ │ │ │ orr r2, r2, #32 │ │ │ │ str r2, [r3, #2748] @ 0xabc │ │ │ │ b 222b44 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 222a94 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 222d1c │ │ │ │ cmp r3, #0 │ │ │ │ beq 222c20 │ │ │ │ b 222a94 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 222a60 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 222bf4 │ │ │ │ ldr r6, [r6, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 222a60 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r6, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 222bf4 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ bl 2228d8 │ │ │ │ b 222a60 │ │ │ │ ldr r5, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 222a94 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r5, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 222c9c │ │ │ │ ldr r0, [r5, #24] │ │ │ │ bl 2228d8 │ │ │ │ b 222a94 │ │ │ │ @@ -498620,16 +498620,16 @@ │ │ │ │ ldr r4, [pc, #28] @ 223020 │ │ │ │ str r6, [r5, #140] @ 0x8c │ │ │ │ b 222db4 │ │ │ │ @ instruction: 0x012ed27c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012ed23c │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ - adcseq r3, r1, r8, ror #27 │ │ │ │ - strheq r8, [r2], #196 @ 0xc4 │ │ │ │ + adcseq r3, r1, r8, lsl #28 │ │ │ │ + ldrdeq r8, [r2], #196 @ 0xc4 │ │ │ │ andhi r0, r7, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3304] @ 0xce8 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #524] @ 22324c │ │ │ │ @@ -498857,22 +498857,22 @@ │ │ │ │ cmp r5, r4 │ │ │ │ moveq r4, r9 │ │ │ │ beq 2233fc │ │ │ │ cmp r4, #0 │ │ │ │ beq 2233d8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 22345c │ │ │ │ cmp r5, #0 │ │ │ │ beq 2233f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 223498 │ │ │ │ str r5, [r8, #4] │ │ │ │ ldr r4, [sp, #20] │ │ │ │ ldr r5, [r8] │ │ │ │ mov r2, #524 @ 0x20c │ │ │ │ mov r1, r7 │ │ │ │ @@ -498882,107 +498882,107 @@ │ │ │ │ b 2232d4 │ │ │ │ cmp r5, #0 │ │ │ │ moveq r4, r9 │ │ │ │ str r3, [r8, #272] @ 0x110 │ │ │ │ beq 223444 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 22352c │ │ │ │ ldr r4, [sp, #20] │ │ │ │ str r5, [r8, #276] @ 0x114 │ │ │ │ mov r2, #524 @ 0x20c │ │ │ │ mov r1, r7 │ │ │ │ add r0, r8, #280 @ 0x118 │ │ │ │ bl 3a9ac │ │ │ │ str r9, [r8, #804] @ 0x324 │ │ │ │ b 2232d4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2234ec │ │ │ │ cmp r0, #0 │ │ │ │ bne 2233d8 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2233d8 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ b 2233d8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2233f4 │ │ │ │ ldr r4, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2233f4 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2233f4 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 222890 │ │ │ │ b 2233f4 │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2233d8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 223580 │ │ │ │ cmp r3, #0 │ │ │ │ beq 22347c │ │ │ │ b 2233d8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 22343c │ │ │ │ ldr r4, [r5, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ bne 22343c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 22343c │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 222890 │ │ │ │ b 22343c │ │ │ │ ldr r4, [r4, #24] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2233d8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldrb r2, [r4, #20] │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ beq 223520 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 2228d8 │ │ │ │ b 2233d8 │ │ │ │ @@ -499246,15 +499246,15 @@ │ │ │ │ bl 212070 │ │ │ │ ldr r1, [r5, #212] @ 0xd4 │ │ │ │ ldr r3, [r0, #460] @ 0x1cc │ │ │ │ blx r3 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #212] @ 0xd4 │ │ │ │ ldr r4, [r5, #220] @ 0xdc │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r4, #0 │ │ │ │ bne 223a64 │ │ │ │ ldr r0, [r5, #56] @ 0x38 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2239fc │ │ │ │ bl 3bb4c │ │ │ │ ldr r0, [r5, #60] @ 0x3c │ │ │ │ @@ -499262,15 +499262,15 @@ │ │ │ │ beq 223a0c │ │ │ │ bl 3bb4c │ │ │ │ ldr r4, [r5, #44] @ 0x2c │ │ │ │ cmp r4, #0 │ │ │ │ beq 223a2c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 223a40 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r5, #44] @ 0x2c │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 1b3ad4 │ │ │ │ @@ -499409,15 +499409,15 @@ │ │ │ │ blt 223f78 │ │ │ │ ldr r1, [r0] │ │ │ │ cmp ip, r1 │ │ │ │ blt 223f8c │ │ │ │ cmp lr, #0 │ │ │ │ bne 223f98 │ │ │ │ ldr r5, [r4, #220] @ 0xdc │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r5, #0 │ │ │ │ bne 223e60 │ │ │ │ ldr r5, [r4, #60] @ 0x3c │ │ │ │ cmp r5, #0 │ │ │ │ beq 223e74 │ │ │ │ ldr r0, [r4, #192] @ 0xc0 │ │ │ │ ldr r9, [r4, #200] @ 0xc8 │ │ │ │ @@ -499531,15 +499531,15 @@ │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ str r3, [sp, #28] │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ strh r3, [sp, #34] @ 0x22 │ │ │ │ ldr r5, [r4, #220] @ 0xdc │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r5, #0 │ │ │ │ beq 223c78 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ bl 211ec8 │ │ │ │ ldr r5, [r4, #60] @ 0x3c │ │ │ │ cmp r5, #0 │ │ │ │ bne 223c84 │ │ │ │ @@ -499665,20 +499665,20 @@ │ │ │ │ bne 223d58 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ mov r1, sl │ │ │ │ mov r0, r2 │ │ │ │ bl 3adfc <__aeabi_uidivmod@plt> │ │ │ │ b 223dd8 │ │ │ │ ldr r5, [r4, #12] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r5, #0 │ │ │ │ bne 22408c │ │ │ │ ldr r3, [r4, #24] │ │ │ │ ldr r5, [r3, #12] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r5, #0 │ │ │ │ beq 2240dc │ │ │ │ ldr r0, [r4, #28] │ │ │ │ bl 1b2e5c │ │ │ │ add r2, r4, #212 @ 0xd4 │ │ │ │ str r2, [sp, #4] │ │ │ │ add r2, sp, #16 │ │ │ │ @@ -499998,18 +499998,18 @@ │ │ │ │ beq 2247a8 │ │ │ │ cmp r7, #0 │ │ │ │ beq 2245a4 │ │ │ │ cmp r7, r5 │ │ │ │ beq 2245b8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2246c0 │ │ │ │ ldrb r3, [r4, #173] @ 0xad │ │ │ │ mov r5, r6 │ │ │ │ bic r3, r3, #240 @ 0xf0 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ @@ -500132,15 +500132,15 @@ │ │ │ │ beq 224920 │ │ │ │ mov r7, #172 @ 0xac │ │ │ │ b 2248d4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 2245b8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 2245b8 │ │ │ │ ldr r2, [pc, #1992] @ 224f90 │ │ │ │ cmp r5, r2 │ │ │ │ beq 224b8c │ │ │ │ sub r2, r2, #323584 @ 0x4f000 │ │ │ │ sub r2, r2, #3344 @ 0xd10 │ │ │ │ sub r2, r2, #5 │ │ │ │ @@ -500635,19 +500635,19 @@ │ │ │ │ ldmdbpl r6, {r0, r2, r4, r6, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0x47424752 │ │ │ │ muleq r0, ip, r2 │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ ldmdahi r6!, {r0, r1, r2, r5, fp}^ │ │ │ │ @ instruction: 0x012eb8e8 │ │ │ │ subscc r5, r9, #373293056 @ 0x16400000 │ │ │ │ - sbceq r7, r2, r0, lsr #6 │ │ │ │ + sbceq r7, r2, r0, asr #6 │ │ │ │ cmpcc r9, r1, asr #8 │ │ │ │ andhi r0, r7, lr │ │ │ │ ldrbcc r5, [r4], #-2116 @ 0xfffff7bc │ │ │ │ - sbceq r6, r2, r4, ror #28 │ │ │ │ + sbceq r6, r2, r4, lsl #29 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ ldr r3, [r0, #216] @ 0xd8 │ │ │ │ cmp r3, r1 │ │ │ │ bls 224fec │ │ │ │ ldr r3, [r0, #232] @ 0xe8 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ @@ -501398,15 +501398,15 @@ │ │ │ │ andeq r1, r0, r4, lsr r5 │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ @ instruction: 0x012eab74 │ │ │ │ submi r5, r7, #1879048196 @ 0x70000004 │ │ │ │ ldmdbpl r6, {r0, r2, r4, r6, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0x47424752 │ │ │ │ - smulleq r6, r2, r4, r7 │ │ │ │ + strheq r6, [r2], #116 @ 0x74 │ │ │ │ cmpcc r4, #68, 16 @ 0x440000 │ │ │ │ ldrbcc r5, [r4], #-2116 @ 0xfffff7bc │ │ │ │ subscc r5, r9, #373293056 @ 0x16400000 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ mcrgt 7, 5, sl, cr11, cr12, {5} │ │ │ │ andhi r0, r7, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -501518,37 +501518,37 @@ │ │ │ │ mov r1, #1 │ │ │ │ b 225c8c │ │ │ │ ldr r0, [pc, #16] @ 225d64 │ │ │ │ b 225cb4 │ │ │ │ mcrrmi 5, 4, r5, ip, cr14 │ │ │ │ bpl 1739684 │ │ │ │ ldrtcc r4, [r1], -r4, asr #12 │ │ │ │ - sbceq r6, r2, r0, asr #1 │ │ │ │ + sbceq r6, r2, r0, ror #1 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [r0, #192] @ 0xc0 │ │ │ │ mov r4, r0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 225d9c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 225e18 │ │ │ │ ldr r5, [r4, #196] @ 0xc4 │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #192] @ 0xc0 │ │ │ │ beq 225dc4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 225e2c │ │ │ │ ldr r2, [r4, #180] @ 0xb4 │ │ │ │ mov r3, #0 │ │ │ │ cmp r2, r3 │ │ │ │ ldrne r1, [r4, #176] @ 0xb0 │ │ │ │ str r3, [r4, #196] @ 0xc4 │ │ │ │ @@ -501737,15 +501737,15 @@ │ │ │ │ cmp r2, r5 │ │ │ │ strh r3, [sp, #46] @ 0x2e │ │ │ │ bcs 226040 │ │ │ │ ldr r0, [r6, #28] │ │ │ │ bl 212130 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 226108 │ │ │ │ mov r0, #0 │ │ │ │ ldr r2, [pc, #136] @ 22616c │ │ │ │ ldr r3, [pc, #128] @ 226168 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -501801,25 +501801,25 @@ │ │ │ │ mov r3, #0 │ │ │ │ beq 226348 │ │ │ │ ldr r5, [r0, #192] @ 0xc0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2261d8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 226334 │ │ │ │ ldr r5, [r4, #196] @ 0xc4 │ │ │ │ mov r3, #0 │ │ │ │ cmp r5, r3 │ │ │ │ str r3, [r4, #192] @ 0xc0 │ │ │ │ beq 226200 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 226320 │ │ │ │ ldr r1, [r4, #228] @ 0xe4 │ │ │ │ mov r3, #0 │ │ │ │ adds r1, r1, #1 │ │ │ │ movne r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ @@ -502227,18 +502227,18 @@ │ │ │ │ b 2267b4 │ │ │ │ cmp sl, #0 │ │ │ │ beq 226878 │ │ │ │ cmp sl, r6 │ │ │ │ beq 226894 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2268e0 │ │ │ │ ldr r5, [r4, #224] @ 0xe0 │ │ │ │ ldr r3, [r4, #216] @ 0xd8 │ │ │ │ add r7, r7, #1 │ │ │ │ cmp r3, r7 │ │ │ │ str sl, [fp, #44] @ 0x2c │ │ │ │ @@ -502250,28 +502250,28 @@ │ │ │ │ str r2, [fp, #48] @ 0x30 │ │ │ │ cmp r6, #0 │ │ │ │ bne 22685c │ │ │ │ cmp sl, #0 │ │ │ │ beq 226894 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r5, [r4, #224] @ 0xe0 │ │ │ │ ldr r3, [r4, #216] @ 0xd8 │ │ │ │ b 226894 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ ldr r5, [r6, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ mov r1, r6 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 22688c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 22688c │ │ │ │ mov r6, r5 │ │ │ │ b 2268e0 │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ b 226494 │ │ │ │ ldrb r3, [r4, #220] @ 0xdc │ │ │ │ @@ -502321,15 +502321,15 @@ │ │ │ │ beq 226c58 │ │ │ │ add r9, r5, r8, lsl #2 │ │ │ │ ldr r4, [r9, #192] @ 0xc0 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2269f8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 226aa8 │ │ │ │ ldrh r3, [r6, #74] @ 0x4a │ │ │ │ mov sl, #0 │ │ │ │ ldr r2, [pc, #632] @ 226c80 │ │ │ │ mov r0, r3 │ │ │ │ str sl, [r9, #192] @ 0xc0 │ │ │ │ @@ -502559,16 +502559,16 @@ │ │ │ │ ldr r1, [pc, #24] @ 226da8 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #33554432 @ 0x2000000 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 1b461c │ │ │ │ - adcseq r0, r1, ip, asr #8 │ │ │ │ - sbceq r4, r2, ip, ror #30 │ │ │ │ + adcseq r0, r1, ip, ror #8 │ │ │ │ + sbceq r4, r2, ip, lsl #31 │ │ │ │ ldr r2, [r0, #60] @ 0x3c │ │ │ │ tst r2, #1024 @ 0x400 │ │ │ │ beq 226df0 │ │ │ │ cmp r1, #0 │ │ │ │ beq 226de8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ @@ -502600,15 +502600,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ cmn r3, #1 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r5, [r0, #44] @ 0x2c │ │ │ │ cmp r5, #0 │ │ │ │ beq 226e54 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 226eac │ │ │ │ ldrsh r0, [r4, #204] @ 0xcc │ │ │ │ mov r1, #0 │ │ │ │ mvn r2, #0 │ │ │ │ mov r3, #1 │ │ │ │ cmp r0, r1 │ │ │ │ @@ -503264,24 +503264,24 @@ │ │ │ │ beq 22765c │ │ │ │ ldr r6, [r4, #44] @ 0x2c │ │ │ │ cmp r6, #0 │ │ │ │ beq 227aa8 │ │ │ │ cmp r5, r6 │ │ │ │ beq 2278c0 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 227a44 │ │ │ │ str r5, [r4, #44] @ 0x2c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 227a64 │ │ │ │ ldrsh r3, [r4, #196] @ 0xc4 │ │ │ │ ldr r1, [r4, #44] @ 0x2c │ │ │ │ cmp r3, #0 │ │ │ │ beq 227900 │ │ │ │ mov r2, r1 │ │ │ │ @@ -503294,15 +503294,15 @@ │ │ │ │ ldr r3, [r4, #176] @ 0xb0 │ │ │ │ mov sl, #34 @ 0x22 │ │ │ │ add r3, r3, r2, lsl #4 │ │ │ │ mov r2, #1 │ │ │ │ strb r2, [r3, #4] │ │ │ │ b 227678 │ │ │ │ ldr r7, [r4, #268] @ 0x10c │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r7, #0 │ │ │ │ beq 227948 │ │ │ │ ldr r3, [r4, #336] @ 0x150 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r3, #2 │ │ │ │ str r3, [r4, #336] @ 0x150 │ │ │ │ @@ -503360,15 +503360,15 @@ │ │ │ │ add lr, sp, #36 @ 0x24 │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ add ip, r4, #212 @ 0xd4 │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldr r3, [lr] │ │ │ │ str r3, [ip] │ │ │ │ ldr r7, [r4, #268] @ 0x10c │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r7, #0 │ │ │ │ bne 227ab4 │ │ │ │ ldrb r3, [r4, #208] @ 0xd0 │ │ │ │ cmp r3, #0 │ │ │ │ beq 22773c │ │ │ │ b 227824 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ @@ -503393,15 +503393,15 @@ │ │ │ │ b 2275d0 │ │ │ │ ldr r0, [r9, #76] @ 0x4c │ │ │ │ bl 1b43d0 │ │ │ │ b 227498 │ │ │ │ ldr r1, [r4, #200] @ 0xc8 │ │ │ │ b 227474 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 2278c0 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ ldr r2, [r4, #232] @ 0xe8 │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ ldr r0, [r4, #236] @ 0xec │ │ │ │ cmp r3, r2 │ │ │ │ add r1, r3, r1 │ │ │ │ @@ -503878,27 +503878,27 @@ │ │ │ │ str r5, [r4, #304] @ 0x130 │ │ │ │ str r5, [r4, #300] @ 0x12c │ │ │ │ str r2, [r4, #308] @ 0x134 │ │ │ │ str r3, [r4, #312] @ 0x138 │ │ │ │ beq 227e78 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r9 │ │ │ │ bne 227e78 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r4, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 227e78 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 227e78 │ │ │ │ mov r1, r4 │ │ │ │ b 228250 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ cmp r1, #0 │ │ │ │ bne 2282ac │ │ │ │ @@ -504799,15 +504799,15 @@ │ │ │ │ andeq r0, r0, r8, ror #24 │ │ │ │ ldmdahi r6!, {r2, r3, r5, r6, fp}^ │ │ │ │ @ instruction: 0x012e78a0 │ │ │ │ cmpcc r4, #68, 16 @ 0x440000 │ │ │ │ mcrgt 7, 5, sl, cr11, cr12, {5} │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ subscc r5, r9, #373293056 @ 0x16400000 │ │ │ │ - strdeq r2, [r2], #252 @ 0xfc │ │ │ │ + sbceq r3, r2, ip, lsl r0 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ andhi r0, r7, lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr ip, [pc, #888] @ 229440 │ │ │ │ @@ -505544,15 +505544,15 @@ │ │ │ │ bne 229c38 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 4a484 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - @ instruction: 0x00af64b4 │ │ │ │ + ldrdeq r6, [pc], r4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r7, r0 │ │ │ │ mov r8, r1 │ │ │ │ mov r0, #1 │ │ │ │ @@ -505596,18 +505596,18 @@ │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [r5, #48] @ 0x30 │ │ │ │ b 229cec │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ mov r0, #0 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - @ instruction: 0x00b0e8fc │ │ │ │ + adcseq lr, r0, ip, lsl r9 │ │ │ │ strdeq r3, [lr, -r4]! │ │ │ │ @ instruction: 0x012a266c │ │ │ │ - adcseq lr, r0, r8, ror #17 │ │ │ │ + adcseq lr, r0, r8, lsl #18 │ │ │ │ ldr r3, [r0, #44] @ 0x2c │ │ │ │ ldr r2, [r3, #8] │ │ │ │ ldr r0, [r3, #4] │ │ │ │ str r2, [r1] │ │ │ │ bx lr │ │ │ │ ldr r3, [r0, #44] @ 0x2c │ │ │ │ ldr r0, [r0, #48] @ 0x30 │ │ │ │ @@ -505780,24 +505780,24 @@ │ │ │ │ ldr r5, [r7, #12] │ │ │ │ b 229e68 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e625c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012e622c │ │ │ │ strdeq r2, [sl, -r8]! │ │ │ │ - adcseq lr, r0, r4, asr r7 │ │ │ │ - ldrdeq r6, [pc], r8 @ │ │ │ │ + adcseq lr, r0, r4, ror r7 │ │ │ │ + strdeq r6, [pc], r8 @ │ │ │ │ @ instruction: 0x012e3d44 │ │ │ │ - @ instruction: 0x00b0e6fc │ │ │ │ + adcseq lr, r0, ip, lsl r7 │ │ │ │ @ instruction: 0x012e6134 │ │ │ │ - adceq r6, pc, r0, asr #8 │ │ │ │ + adceq r6, pc, r0, ror #8 │ │ │ │ @ instruction: 0x000015bc │ │ │ │ andsgt r6, r8, r9, asr #8 │ │ │ │ @ instruction: 0x012e3c48 │ │ │ │ - umlaleq r6, pc, r4, sp @ │ │ │ │ + @ instruction: 0x00af6db4 │ │ │ │ cmp r1, #0 │ │ │ │ blt 22a078 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -505871,15 +505871,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 3a16c │ │ │ │ mov r0, #0 │ │ │ │ b 22a11c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e5f5c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - umlaleq r6, pc, r8, ip @ │ │ │ │ + @ instruction: 0x00af6cb8 │ │ │ │ ldrdeq r5, [lr, -r4]! │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r1, r2, r3} │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4084] @ 0xff4 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -505929,15 +505929,15 @@ │ │ │ │ mov r0, r1 │ │ │ │ ldr r1, [pc, #16] @ 22a24c │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3be7c │ │ │ │ subs r0, r0, #0 │ │ │ │ movne r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ - strdeq r6, [pc], r4 @ │ │ │ │ + adceq r6, pc, r4, lsl r1 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r1, [pc, #324] @ 22a3ac │ │ │ │ ldr r2, [pc, #324] @ 22a3b0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -506020,17 +506020,17 @@ │ │ │ │ bge 22a330 │ │ │ │ mov r4, #0 │ │ │ │ b 22a334 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e5d90 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012e5d4c │ │ │ │ - adcseq lr, r0, r4, lsr #5 │ │ │ │ - adcseq lr, r0, r0, asr #4 │ │ │ │ - adcseq lr, r0, r4, asr #4 │ │ │ │ + adcseq lr, r0, r4, asr #5 │ │ │ │ + adcseq lr, r0, r0, ror #4 │ │ │ │ + adcseq lr, r0, r4, ror #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-40] @ 0xffffffd8 │ │ │ │ ldr ip, [pc, #196] @ 22a4a4 │ │ │ │ sub sp, sp, #4096 @ 0x1000 │ │ │ │ @@ -506079,15 +506079,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 22a4a0 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #4096 @ 0x1000 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x00b0e1f4 │ │ │ │ + adcseq lr, r0, r4, lsl r2 │ │ │ │ @ instruction: 0x012e5c04 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r1, r0, r1 │ │ │ │ smlawbeq lr, ip, fp, r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -506124,15 +506124,15 @@ │ │ │ │ mov r2, r6 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #1 │ │ │ │ blx r4 │ │ │ │ b 22a4e8 │ │ │ │ @ instruction: 0x012e91b0 │ │ │ │ - ldrheq lr, [r0], r8 @ │ │ │ │ + ldrsbeq lr, [r0], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ bl 3af70 │ │ │ │ ldr r1, [pc, #104] @ 22a5e4 │ │ │ │ @@ -506160,16 +506160,16 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #1 │ │ │ │ mov r5, r4 │ │ │ │ blx r7 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0x012e9168 │ │ │ │ - umlalseq lr, r0, ip, r0 │ │ │ │ - adcseq lr, r0, r4, asr #32 │ │ │ │ + ldrheq lr, [r0], ip @ │ │ │ │ + adcseq lr, r0, r4, rrx │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ bl 22a55c │ │ │ │ subs r4, r0, #0 │ │ │ │ moveq r5, r4 │ │ │ │ @@ -506191,15 +506191,15 @@ │ │ │ │ bne 22a628 │ │ │ │ ldrb r5, [r4, #1] │ │ │ │ subs r5, r5, #101 @ 0x65 │ │ │ │ ldrbeq r5, [r4, #2] │ │ │ │ clz r5, r5 │ │ │ │ lsr r5, r5, #5 │ │ │ │ b 22a628 │ │ │ │ - adceq r6, pc, r8, ror #27 │ │ │ │ + adceq r6, pc, r8, lsl #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3768] @ 0xeb8 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #488] @ 22a86c │ │ │ │ ldr r3, [pc, #488] @ 22a870 │ │ │ │ @@ -506816,51 +506816,51 @@ │ │ │ │ bl 3a16c │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r6, [r3] │ │ │ │ b 22aed8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e5758 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq sp, r0, r0, lsr #27 │ │ │ │ + adcseq sp, r0, r0, asr #27 │ │ │ │ + adcseq sp, r0, r8, lsr #27 │ │ │ │ adcseq sp, r0, r8, lsl #27 │ │ │ │ - adcseq sp, r0, r8, ror #26 │ │ │ │ @ instruction: 0x012e8d1c │ │ │ │ - adcseq sp, r0, ip, ror #25 │ │ │ │ - @ instruction: 0x00b0dcf0 │ │ │ │ - adceq lr, pc, r8, asr fp @ │ │ │ │ - adcseq sp, r0, r4, asr #25 │ │ │ │ - ldrdeq lr, [pc], r8 @ │ │ │ │ - adcseq sp, r0, r8, ror #24 │ │ │ │ + adcseq sp, r0, ip, lsl #26 │ │ │ │ + adcseq sp, r0, r0, lsl sp │ │ │ │ + adceq lr, pc, r8, ror fp @ │ │ │ │ + adcseq sp, r0, r4, ror #25 │ │ │ │ + strdeq lr, [pc], r8 @ │ │ │ │ + adcseq sp, r0, r8, lsl #25 │ │ │ │ @ instruction: 0x012e8c44 │ │ │ │ @ instruction: 0x012e8c24 │ │ │ │ - adcseq sp, r0, r0, lsl #24 │ │ │ │ + adcseq sp, r0, r0, lsr #24 │ │ │ │ smlawteq lr, r4, fp, r8 │ │ │ │ - adcseq sl, lr, r8, lsr #19 │ │ │ │ - adcseq sp, r0, r4, lsl #24 │ │ │ │ + adcseq sl, lr, r8, asr #19 │ │ │ │ + adcseq sp, r0, r4, lsr #24 │ │ │ │ @ instruction: 0x012e8b6c │ │ │ │ - adcseq sp, r0, r8, asr #23 │ │ │ │ - adcseq sp, r0, ip, lsr sl │ │ │ │ + adcseq sp, r0, r8, ror #23 │ │ │ │ + adcseq sp, r0, ip, asr sl │ │ │ │ @ instruction: 0x012e8a78 │ │ │ │ - @ instruction: 0x00b0dbf4 │ │ │ │ + adcseq sp, r0, r4, lsl ip │ │ │ │ @ instruction: 0x012e534c │ │ │ │ - @ instruction: 0x00b0daf0 │ │ │ │ + adcseq sp, r0, r0, lsl fp │ │ │ │ @ instruction: 0x012a15e8 │ │ │ │ - adcseq sp, r0, r4, lsl #18 │ │ │ │ - adcseq sp, r0, r0, lsl #18 │ │ │ │ - adcseq sp, r0, r4, lsl #20 │ │ │ │ - adcseq sp, r0, r0, lsl #20 │ │ │ │ + adcseq sp, r0, r4, lsr #18 │ │ │ │ + adcseq sp, r0, r0, lsr #18 │ │ │ │ + adcseq sp, r0, r4, lsr #20 │ │ │ │ + adcseq sp, r0, r0, lsr #20 │ │ │ │ @ instruction: 0x012e889c │ │ │ │ andeq r0, r8, r2 │ │ │ │ - adcseq sp, r0, r8, lsl r8 │ │ │ │ - adcseq sp, r0, r0, ror #16 │ │ │ │ - adcseq sp, r0, r4, lsl #16 │ │ │ │ - adcseq sp, r0, r0, ror #16 │ │ │ │ - adcseq sp, r0, r4, lsl #17 │ │ │ │ + adcseq sp, r0, r8, lsr r8 │ │ │ │ + adcseq sp, r0, r0, lsl #17 │ │ │ │ + adcseq sp, r0, r4, lsr #16 │ │ │ │ + adcseq sp, r0, r0, lsl #17 │ │ │ │ + adcseq sp, r0, r4, lsr #17 │ │ │ │ @ instruction: 0x012e871c │ │ │ │ - adcseq sp, r0, r0, asr #15 │ │ │ │ + adcseq sp, r0, r0, ror #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #396] @ 22b264 │ │ │ │ ldr r3, [pc, #396] @ 22b268 │ │ │ │ @@ -506962,22 +506962,22 @@ │ │ │ │ mov r0, #3 │ │ │ │ blx r3 │ │ │ │ b 22b230 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e4f20 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawteq lr, ip, r5, r8 │ │ │ │ - adcseq sp, r0, r4, ror r7 │ │ │ │ + umlalseq sp, r0, r4, r7 │ │ │ │ smlawbeq lr, r0, lr, r4 │ │ │ │ - strdeq r6, [pc], r0 @ │ │ │ │ - @ instruction: 0x00b0b6d0 │ │ │ │ + adceq r6, pc, r0, lsl fp @ │ │ │ │ + @ instruction: 0x00b0b6f0 │ │ │ │ smlawteq lr, r4, r4, r8 │ │ │ │ - umlalseq sp, r0, r0, r6 │ │ │ │ + @ instruction: 0x00b0d6b0 │ │ │ │ @ instruction: 0x012e8498 │ │ │ │ - umlalseq sp, r0, r8, r6 │ │ │ │ + @ instruction: 0x00b0d6b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #760] @ 22b5a0 │ │ │ │ ldr r3, [pc, #760] @ 22b5a4 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -507169,26 +507169,26 @@ │ │ │ │ b 22b390 │ │ │ │ ldr r3, [pc, #64] @ 22b5dc │ │ │ │ add r3, pc, r3 │ │ │ │ b 22b548 │ │ │ │ @ instruction: 0x012e4d50 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012a1030 │ │ │ │ - adcseq sp, r0, r4, lsr #12 │ │ │ │ - adcseq sp, r0, ip, asr r3 │ │ │ │ + adcseq sp, r0, r4, asr #12 │ │ │ │ + adcseq sp, r0, ip, ror r3 │ │ │ │ @ instruction: 0x012e4c60 │ │ │ │ smulwteq sl, r0, pc @ │ │ │ │ @ instruction: 0x012e829c │ │ │ │ - adcseq sp, r0, r8, asr #9 │ │ │ │ + adcseq sp, r0, r8, ror #9 │ │ │ │ smlawbeq lr, r0, fp, r4 │ │ │ │ - adceq r6, pc, ip, lsr fp @ │ │ │ │ + adceq r6, pc, ip, asr fp @ │ │ │ │ @ instruction: 0x012e4b24 │ │ │ │ @ instruction: 0x012a0e94 │ │ │ │ smlawbeq lr, r4, r1, r8 │ │ │ │ - adcseq sp, r0, r4, lsr #7 │ │ │ │ + adcseq sp, r0, r4, asr #7 │ │ │ │ @ instruction: 0x012a0e40 │ │ │ │ cmp r2, #0 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r7, r1 │ │ │ │ ldrb r3, [r0] │ │ │ │ beq 22b674 │ │ │ │ cmp r3, #45 @ 0x2d │ │ │ │ @@ -507315,15 +507315,15 @@ │ │ │ │ add r0, r5, r0 │ │ │ │ bl 3be7c │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - @ instruction: 0x00b0d1dc │ │ │ │ + @ instruction: 0x00b0d1fc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r0, r1, r2, r3} │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #208] @ 22b8e4 │ │ │ │ ldr r3, [pc, #208] @ 22b8e8 │ │ │ │ @@ -507377,21 +507377,21 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ b 22b860 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e47e4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - umlalseq sp, r0, r4, r1 │ │ │ │ + @ instruction: 0x00b0d1b4 │ │ │ │ @ instruction: 0x012e47b8 │ │ │ │ - adcseq sp, r0, r4, ror r1 │ │ │ │ + umlalseq sp, r0, r4, r1 │ │ │ │ @ instruction: 0x012e4790 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adcseq sp, r0, ip, lsr #2 │ │ │ │ - @ instruction: 0x00be9bfc │ │ │ │ + adcseq sp, r0, ip, asr #2 │ │ │ │ + adcseq r9, lr, ip, lsl ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r7, [r0] │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r5, r0 │ │ │ │ @@ -507465,18 +507465,18 @@ │ │ │ │ mov r1, r4 │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [pc, #24] @ 22ba58 │ │ │ │ add r0, pc, r0 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 22b7f8 │ │ │ │ - adcseq sp, r0, r8, rrx │ │ │ │ - adcseq sp, r0, r4, asr r0 │ │ │ │ - adcseq sp, r0, r4, asr #32 │ │ │ │ - umlalseq ip, r0, r8, pc @ │ │ │ │ + adcseq sp, r0, r8, lsl #1 │ │ │ │ + adcseq sp, r0, r4, ror r0 │ │ │ │ + adcseq sp, r0, r4, rrx │ │ │ │ + @ instruction: 0x00b0cfb8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-200] @ 0xffffff38 │ │ │ │ ldr ip, [pc, #432] @ 22bc28 │ │ │ │ sub sp, sp, #4224 @ 0x1080 │ │ │ │ @@ -507590,15 +507590,15 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e4578 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012e4558 │ │ │ │ andeq r0, r0, r4, lsl #30 │ │ │ │ @ instruction: 0xfffffcb8 │ │ │ │ andeq r0, r0, r4, asr #3 │ │ │ │ - adcseq ip, r0, ip, ror #30 │ │ │ │ + adcseq ip, r0, ip, lsl #31 │ │ │ │ andeq r0, r0, r8, ror #23 │ │ │ │ @ instruction: 0x012e4404 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [pc, #88] @ 22bcbc │ │ │ │ @@ -507661,15 +507661,15 @@ │ │ │ │ ldr r1, [r4, #48] @ 0x30 │ │ │ │ sub r2, r3, #1 │ │ │ │ cmp r3, r1 │ │ │ │ moveq r3, #0 │ │ │ │ str r2, [r4, #60] @ 0x3c │ │ │ │ streq r3, [r4, #48] @ 0x30 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq r0, r2, r0, asr #20 │ │ │ │ + sbceq r0, r2, r0, ror #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [pc, #760] @ 22c074 │ │ │ │ mov r4, r2 │ │ │ │ @@ -507861,20 +507861,20 @@ │ │ │ │ mov r4, r1 │ │ │ │ b 22bf0c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r4, #0 │ │ │ │ b 22bdf4 │ │ │ │ @ instruction: 0x012e4278 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq ip, r0, r0, ror #25 │ │ │ │ - sbceq r0, r2, r1, ror r9 │ │ │ │ - adcseq ip, r0, r0, ror ip │ │ │ │ + adcseq ip, r0, r0, lsl #26 │ │ │ │ + smulleq r0, r2, r1, r9 │ │ │ │ + umlalseq ip, r0, r0, ip │ │ │ │ ldrdeq r4, [lr, -r4]! @ │ │ │ │ + ldrdeq ip, [pc], ip @ │ │ │ │ @ instruction: 0x00afcebc │ │ │ │ - umlaleq ip, pc, ip, lr @ │ │ │ │ stclcc 12, cr12, [ip, #820] @ 0x334 │ │ │ │ eormi r0, r4, r0 │ │ │ │ svclt 0x00800000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -507939,16 +507939,16 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ bl 3b63c │ │ │ │ @ instruction: 0x012e3f34 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adcseq ip, r0, r0, lsl #18 │ │ │ │ - adcseq ip, r0, ip, ror #17 │ │ │ │ + adcseq ip, r0, r0, lsr #18 │ │ │ │ + adcseq ip, r0, ip, lsl #18 │ │ │ │ andeq r0, r0, lr, ror #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r2 │ │ │ │ @@ -508219,19 +508219,19 @@ │ │ │ │ add r1, sp, #44 @ 0x2c │ │ │ │ bl 1a0ce4 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 22c39c │ │ │ │ add r5, sp, #76 @ 0x4c │ │ │ │ mov r2, r5 │ │ │ │ ldr r1, [sl, #-100] @ 0xffffff9c │ │ │ │ - bl 957d90 │ │ │ │ + bl 957db0 │ │ │ │ mov r1, r5 │ │ │ │ sub r5, sl, #48 @ 0x30 │ │ │ │ mov r0, r5 │ │ │ │ - bl 957e3c │ │ │ │ + bl 957e5c │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ ldr r0, [sp, #16] │ │ │ │ mov r1, r5 │ │ │ │ bl 3be7c │ │ │ │ cmp r0, #0 │ │ │ │ beq 22c3a4 │ │ │ │ @@ -508264,26 +508264,26 @@ │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, r3 │ │ │ │ bl 22b7f8 │ │ │ │ b 22c3a4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e3d48 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq ip, r0, r0, asr #15 │ │ │ │ - adceq ip, pc, r4, asr r7 @ │ │ │ │ - adcseq ip, r0, ip, lsr #15 │ │ │ │ + adcseq ip, r0, r0, ror #15 │ │ │ │ + adceq ip, pc, r4, ror r7 @ │ │ │ │ + adcseq ip, r0, ip, asr #15 │ │ │ │ smlawteq lr, r0, fp, r3 │ │ │ │ - adcseq ip, r0, r0, ror #12 │ │ │ │ - @ instruction: 0x00b0c5f4 │ │ │ │ - adcseq ip, r0, r8, ror #12 │ │ │ │ - adcseq ip, r0, r8, lsr #11 │ │ │ │ - adcseq ip, r0, r8, lsr #11 │ │ │ │ - adcseq ip, r0, r0, asr #10 │ │ │ │ - @ instruction: 0x00b0c5d0 │ │ │ │ - adcseq ip, r0, r4, lsr r5 │ │ │ │ + adcseq ip, r0, r0, lsl #13 │ │ │ │ + adcseq ip, r0, r4, lsl r6 │ │ │ │ + adcseq ip, r0, r8, lsl #13 │ │ │ │ + adcseq ip, r0, r8, asr #11 │ │ │ │ + adcseq ip, r0, r8, asr #11 │ │ │ │ + adcseq ip, r0, r0, ror #10 │ │ │ │ + @ instruction: 0x00b0c5f0 │ │ │ │ + adcseq ip, r0, r4, asr r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [pc, #2224] @ 22cfc4 │ │ │ │ ldr r3, [pc, #2224] @ 22cfc8 │ │ │ │ @@ -508841,54 +508841,54 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, r3 │ │ │ │ str r6, [sp] │ │ │ │ bl 22b7f8 │ │ │ │ b 22c798 │ │ │ │ @ instruction: 0x012e38e4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq pc, r1, sl, ror #31 │ │ │ │ + sbceq r0, r2, sl │ │ │ │ @ instruction: 0x012e38b0 │ │ │ │ @ instruction: 0x012e3858 │ │ │ │ strdeq r3, [lr, -r4]! │ │ │ │ + adcseq ip, r0, r8, lsr #10 │ │ │ │ + ldrheq ip, [r0], r8 @ │ │ │ │ + adceq r5, pc, r8, asr #3 │ │ │ │ + @ instruction: 0x00b0c3d0 │ │ │ │ + adcseq ip, r0, ip, lsr #11 │ │ │ │ + adceq ip, pc, r8, ror #1 │ │ │ │ + umlalseq ip, r0, r0, r5 │ │ │ │ + umlalseq ip, r0, r8, r2 │ │ │ │ + adcseq ip, r0, r4, lsl #12 │ │ │ │ + adcseq ip, r0, r8, asr #8 │ │ │ │ + adcseq ip, r0, r0, ror #7 │ │ │ │ + @ instruction: 0x00b0c2f4 │ │ │ │ + umlalseq ip, r0, r0, r2 │ │ │ │ + adcseq ip, r0, r0, lsr #10 │ │ │ │ + @ instruction: 0x00b0c3b4 │ │ │ │ + adcseq ip, r0, r8, ror #7 │ │ │ │ + @ instruction: 0x00b09db4 │ │ │ │ + adcseq ip, r0, ip, lsl #10 │ │ │ │ + adceq fp, pc, ip, lsl pc @ │ │ │ │ + @ instruction: 0x00af9ab8 │ │ │ │ + sbceq r1, r0, r0, lsr r8 │ │ │ │ adcseq ip, r0, r8, lsl #10 │ │ │ │ - umlalseq ip, r0, r8, r0 │ │ │ │ - adceq r5, pc, r8, lsr #3 │ │ │ │ - @ instruction: 0x00b0c3b0 │ │ │ │ - adcseq ip, r0, ip, lsl #11 │ │ │ │ - adceq ip, pc, r8, asr #1 │ │ │ │ - adcseq ip, r0, r0, ror r5 │ │ │ │ - adcseq ip, r0, r8, ror r2 │ │ │ │ - adcseq ip, r0, r4, ror #11 │ │ │ │ - adcseq ip, r0, r8, lsr #8 │ │ │ │ - adcseq ip, r0, r0, asr #7 │ │ │ │ - @ instruction: 0x00b0c2d4 │ │ │ │ - adcseq ip, r0, r0, ror r2 │ │ │ │ - adcseq ip, r0, r0, lsl #10 │ │ │ │ - umlalseq ip, r0, r4, r3 │ │ │ │ - adcseq ip, r0, r8, asr #7 │ │ │ │ - umlalseq r9, r0, r4, sp │ │ │ │ - adcseq ip, r0, ip, ror #9 │ │ │ │ - strdeq fp, [pc], ip @ │ │ │ │ - umlaleq r9, pc, r8, sl @ │ │ │ │ - sbceq r1, r0, r0, lsl r8 │ │ │ │ - adcseq ip, r0, r8, ror #9 │ │ │ │ @ instruction: 0x012e33bc │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adcseq ip, r0, r4, lsr #9 │ │ │ │ - adcseq fp, r0, r8, lsl sp │ │ │ │ - adcseq fp, r0, ip, lsl #31 │ │ │ │ - ldrsheq ip, [r0], r4 @ │ │ │ │ - adcseq ip, r0, r0, asr #1 │ │ │ │ - @ instruction: 0x00b0c1b8 │ │ │ │ - @ instruction: 0x012e311c │ │ │ │ - adcseq ip, r0, r4, asr #3 │ │ │ │ - adcseq ip, r0, ip, asr r1 │ │ │ │ + adcseq ip, r0, r4, asr #9 │ │ │ │ + adcseq fp, r0, r8, lsr sp │ │ │ │ + adcseq fp, r0, ip, lsr #31 │ │ │ │ + adcseq ip, r0, r4, lsl r1 │ │ │ │ + adcseq ip, r0, r0, ror #1 │ │ │ │ @ instruction: 0x00b0c1d8 │ │ │ │ - adcseq fp, r0, r0, asr lr │ │ │ │ - @ instruction: 0x00b0c1d0 │ │ │ │ + @ instruction: 0x012e311c │ │ │ │ + adcseq ip, r0, r4, ror #3 │ │ │ │ + adcseq ip, r0, ip, ror r1 │ │ │ │ + @ instruction: 0x00b0c1f8 │ │ │ │ + adcseq fp, r0, r0, ror lr │ │ │ │ + @ instruction: 0x00b0c1f0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r3, #7 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ str r3, [r0, #8] │ │ │ │ @@ -509124,28 +509124,28 @@ │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ bl 3b63c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e2f68 │ │ │ │ @ instruction: 0x012e2f54 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq pc, r1, pc, lsr #12 │ │ │ │ - adcseq ip, r0, ip, ror #1 │ │ │ │ - sbceq r1, r0, r4, lsl #6 │ │ │ │ + sbceq pc, r1, pc, asr #12 │ │ │ │ + adcseq ip, r0, ip, lsl #2 │ │ │ │ + sbceq r1, r0, r4, lsr #6 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ @ instruction: 0x012e2d9c │ │ │ │ - adcseq fp, r0, ip, asr #15 │ │ │ │ - adcseq fp, r0, r0, ror #15 │ │ │ │ - @ instruction: 0x00b0bdb0 │ │ │ │ - adcseq fp, r0, r4, lsl #28 │ │ │ │ + adcseq fp, r0, ip, ror #15 │ │ │ │ + adcseq fp, r0, r0, lsl #16 │ │ │ │ + @ instruction: 0x00b0bdd0 │ │ │ │ + adcseq fp, r0, r4, lsr #28 │ │ │ │ andeq r0, r0, r3, ror #2 │ │ │ │ + adcseq fp, r0, r4, asr #13 │ │ │ │ + @ instruction: 0x00b0b6d8 │ │ │ │ + umlalseq fp, r0, r0, r6 │ │ │ │ adcseq fp, r0, r4, lsr #13 │ │ │ │ - @ instruction: 0x00b0b6b8 │ │ │ │ - adcseq fp, r0, r0, ror r6 │ │ │ │ - adcseq fp, r0, r4, lsl #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-144] @ 0xffffff70 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #940] @ 22d83c │ │ │ │ @@ -509386,33 +509386,33 @@ │ │ │ │ bl 3b63c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012e2b5c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012e2b08 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ andeq r0, r0, ip, lsl #9 │ │ │ │ - @ instruction: 0x00b0b4d4 │ │ │ │ - adcseq fp, r0, r8, ror #9 │ │ │ │ + @ instruction: 0x00b0b4f4 │ │ │ │ + adcseq fp, r0, r8, lsl #10 │ │ │ │ teqeq r1, r0, lsr #24 │ │ │ │ - @ instruction: 0x00b0bfd8 │ │ │ │ - adceq r7, pc, r8, lsr r6 @ │ │ │ │ - adcseq fp, r0, r0, asr #31 │ │ │ │ + @ instruction: 0x00b0bff8 │ │ │ │ + adceq r7, pc, r8, asr r6 @ │ │ │ │ + adcseq fp, r0, r0, ror #31 │ │ │ │ @ instruction: 0xffffe604 │ │ │ │ @ instruction: 0xfffff034 │ │ │ │ @ instruction: 0x012e28e4 │ │ │ │ - @ instruction: 0x00b0bedc │ │ │ │ + @ instruction: 0x00b0befc │ │ │ │ @ instruction: 0xffffe558 │ │ │ │ @ instruction: 0xffffef88 │ │ │ │ - @ instruction: 0x00b0beb4 │ │ │ │ - adcseq pc, r0, r4, ror #26 │ │ │ │ - adcseq pc, r0, r8, asr sp @ │ │ │ │ - adcseq fp, r0, r8, lsl lr │ │ │ │ + @ instruction: 0x00b0bed4 │ │ │ │ + adcseq pc, r0, r4, lsl #27 │ │ │ │ + adcseq pc, r0, r8, ror sp @ │ │ │ │ + adcseq fp, r0, r8, lsr lr │ │ │ │ andeq r0, r0, r5, lsl #9 │ │ │ │ - adcseq fp, r0, ip, asr r2 │ │ │ │ - adcseq fp, r0, r0, ror r2 │ │ │ │ + adcseq fp, r0, ip, ror r2 │ │ │ │ + umlalseq fp, r0, r0, r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0] │ │ │ │ mov r5, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -509544,15 +509544,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x012e255c │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - @ instruction: 0x00b0bbdc │ │ │ │ + @ instruction: 0x00b0bbfc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #36] @ 22db08 │ │ │ │ ldr r1, [pc, #36] @ 22db0c │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -509562,15 +509562,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x012e2514 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adcseq fp, r0, ip, asr #23 │ │ │ │ + adcseq fp, r0, ip, ror #23 │ │ │ │ b 3bb4c │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #44 @ 0x2c │ │ │ │ @@ -509756,15 +509756,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #4] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 22de24 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 22de30 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -509839,15 +509839,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #40 @ 0x28 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 22df78 │ │ │ │ mov r5, #0 │ │ │ │ b 22df24 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ @@ -510244,16 +510244,16 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, r6 │ │ │ │ b 22e534 │ │ │ │ smlawteq lr, r8, fp, r1 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adcseq fp, r0, r8, lsr #3 │ │ │ │ - adcseq fp, r0, r8, asr r1 │ │ │ │ + adcseq fp, r0, r8, asr #3 │ │ │ │ + adcseq fp, r0, r8, ror r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #452] @ 22e7a0 │ │ │ │ mov r5, r3 │ │ │ │ @@ -510881,15 +510881,15 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r1, [lr, -ip]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawteq lr, r8, r1, r1 │ │ │ │ @ instruction: 0xc02064b2 │ │ │ │ @ instruction: 0x012e10e4 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adcseq sl, r0, r4, ror #15 │ │ │ │ + adcseq sl, r0, r4, lsl #16 │ │ │ │ @ instruction: 0xc00464b4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov lr, r1 │ │ │ │ ldr r1, [pc, #620] @ 22f23c │ │ │ │ @@ -511114,15 +511114,15 @@ │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr r3, [ip, r3] │ │ │ │ mov r1, r2 │ │ │ │ mov r2, lr │ │ │ │ str r3, [sp, #4] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ - b 83acc8 │ │ │ │ + b 83ace8 │ │ │ │ smlawteq lr, ip, ip, r0 │ │ │ │ andeq r1, r0, ip, lsr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3304] @ 0xce8 │ │ │ │ ldr r0, [pc, #132] @ 22f3f8 │ │ │ │ @@ -511162,19 +511162,19 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq lr, r4, ip, r0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012e0c54 │ │ │ │ ldr r0, [pc, #4] @ 22f410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - adcseq sl, r0, r0, ror #6 │ │ │ │ + adcseq sl, r0, r0, lsl #7 │ │ │ │ ldr r0, [pc, #4] @ 22f420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - adcseq sl, r0, ip, asr r3 │ │ │ │ + adcseq sl, r0, ip, ror r3 │ │ │ │ mov r1, #1 │ │ │ │ str r1, [r2] │ │ │ │ str r1, [r3] │ │ │ │ bx lr │ │ │ │ ldrb r3, [r0, #936] @ 0x3a8 │ │ │ │ cmp r3, #2 │ │ │ │ ldrhi r3, [r0, #1804] @ 0x70c │ │ │ │ @@ -511252,15 +511252,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ orrs r1, r2, r7 │ │ │ │ beq 22f4f8 │ │ │ │ b 22f524 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq lr, r8, fp, r0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq sp, r1, r8, lsr #6 │ │ │ │ + sbceq sp, r1, r8, asr #6 │ │ │ │ smlawteq lr, r0, sl, r0 │ │ │ │ push {r4, lr} │ │ │ │ ldr r4, [r0, #2028] @ 0x7ec │ │ │ │ ldr r1, [sp, #8] │ │ │ │ cmp r4, #0 │ │ │ │ beq 22f5a0 │ │ │ │ mov ip, r4 │ │ │ │ @@ -511446,24 +511446,24 @@ │ │ │ │ ldr r1, [pc, #56] @ 22f8a4 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, lr │ │ │ │ mov r0, #0 │ │ │ │ bl 17b978 │ │ │ │ b 22f5f8 │ │ │ │ - sbceq sp, r1, r8, ror #2 │ │ │ │ - sbceq sp, r1, r0, lsr r1 │ │ │ │ - sbceq sp, r1, r5, lsl #2 │ │ │ │ - ldrdeq sp, [r1], #10 │ │ │ │ - sbceq sp, r1, r9, ror r0 │ │ │ │ - adcseq sl, r0, r8, ror r0 │ │ │ │ - adceq r2, pc, r0, asr pc @ │ │ │ │ + sbceq sp, r1, r8, lsl #3 │ │ │ │ + sbceq sp, r1, r0, asr r1 │ │ │ │ + sbceq sp, r1, r5, lsr #2 │ │ │ │ + strdeq sp, [r1], #10 │ │ │ │ + smulleq sp, r1, r9, r0 │ │ │ │ + umlalseq sl, r0, r8, r0 │ │ │ │ + adceq r2, pc, r0, ror pc @ │ │ │ │ teqeq r1, r0, ror #19 │ │ │ │ - adcseq r9, r0, r8, lsl pc │ │ │ │ - adceq r2, pc, r8, lsl #28 │ │ │ │ + adcseq r9, r0, r8, lsr pc │ │ │ │ + adceq r2, pc, r8, lsr #28 │ │ │ │ ldr r0, [r0, #932] @ 0x3a4 │ │ │ │ b 2ca1a4 │ │ │ │ mov r0, r1 │ │ │ │ b 2ca2a4 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r1 │ │ │ │ ldr r1, [r3, #932] @ 0x3a4 │ │ │ │ @@ -511625,19 +511625,19 @@ │ │ │ │ mov r0, ip │ │ │ │ str r3, [sp] │ │ │ │ bl 3a9ac │ │ │ │ b 22f9e0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r0, [lr, -r0]! @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq ip, r1, r0, lsr lr │ │ │ │ + sbceq ip, r1, r0, asr lr │ │ │ │ smulwbeq lr, r4, r6 │ │ │ │ - smulleq ip, r1, r0, sp │ │ │ │ - sbceq ip, r1, r0, lsl #26 │ │ │ │ - adcseq r3, r1, r0, ror sp │ │ │ │ + strheq ip, [r1], #208 @ 0xd0 │ │ │ │ + sbceq ip, r1, r0, lsr #26 │ │ │ │ + umlalseq r3, r1, r0, sp │ │ │ │ andeq r2, r0, pc, lsl #14 │ │ │ │ tstmi fp, #2096 @ 0x830 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #168] @ 22fc28 │ │ │ │ @@ -511738,17 +511738,17 @@ │ │ │ │ bl 237424 │ │ │ │ mov r0, r4 │ │ │ │ bl 23eb68 │ │ │ │ add r0, r4, #904 @ 0x388 │ │ │ │ bl 17efa4 │ │ │ │ add r0, r4, #2208 @ 0x8a0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 957bc0 │ │ │ │ + bl 957be0 │ │ │ │ ldr r0, [r4, #596] @ 0x254 │ │ │ │ - bl 83ee38 │ │ │ │ + bl 83ee58 │ │ │ │ ldr r3, [r4, #1804] @ 0x70c │ │ │ │ cmp r3, #0 │ │ │ │ beq 22fd30 │ │ │ │ mov r0, r4 │ │ │ │ bl 236b6c │ │ │ │ ldr r0, [r4, #1800] @ 0x708 │ │ │ │ bl 3bb4c │ │ │ │ @@ -511924,22 +511924,22 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 22ff2c │ │ │ │ teqeq r1, r0 @ │ │ │ │ teqeq r1, ip, lsr #5 │ │ │ │ - sbceq ip, r1, r8, lsl #16 │ │ │ │ + sbceq ip, r1, r8, lsr #16 │ │ │ │ andeq r0, r0, r2, asr r3 │ │ │ │ - adcseq r9, r0, ip, asr r8 │ │ │ │ - adceq r2, pc, r0, ror #13 │ │ │ │ - sbceq ip, r1, r8, asr #15 │ │ │ │ + adcseq r9, r0, ip, ror r8 │ │ │ │ + adceq r2, pc, r0, lsl #14 │ │ │ │ + sbceq ip, r1, r8, ror #15 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ - adcseq r9, r0, r0, ror #15 │ │ │ │ - adceq r2, pc, r0, lsr #13 │ │ │ │ + adcseq r9, r0, r0, lsl #16 │ │ │ │ + adceq r2, pc, r0, asr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3184] @ 0xc70 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #4064] @ 231014 │ │ │ │ ldr r3, [pc, #4064] @ 231018 │ │ │ │ @@ -512221,15 +512221,15 @@ │ │ │ │ add r0, r4, #2048 @ 0x800 │ │ │ │ bl 2373e8 │ │ │ │ add r3, r4, #892 @ 0x37c │ │ │ │ add r0, r4, #2208 @ 0x8a0 │ │ │ │ add r0, r0, #4 │ │ │ │ str r3, [r4, #892] @ 0x37c │ │ │ │ str r3, [r4, #896] @ 0x380 │ │ │ │ - bl 957b6c │ │ │ │ + bl 957b8c │ │ │ │ ldr r3, [pc, #3012] @ 23106c │ │ │ │ mov r6, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #600] @ 0x258 │ │ │ │ ldr r3, [pc, #3000] @ 231070 │ │ │ │ mov r0, r4 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -512289,15 +512289,15 @@ │ │ │ │ str r3, [r4, #844] @ 0x34c │ │ │ │ ldr r3, [pc, #2836] @ 2310b0 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #776] @ 0x308 │ │ │ │ ldr r3, [pc, #2828] @ 2310b4 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #772] @ 0x304 │ │ │ │ - bl 83aa20 │ │ │ │ + bl 83aa40 │ │ │ │ ldrb r0, [r4, #936] @ 0x3a8 │ │ │ │ ldrb r2, [r4, #981] @ 0x3d5 │ │ │ │ cmp r0, #2 │ │ │ │ strb r2, [r4, #71] @ 0x47 │ │ │ │ strb r2, [r4, #95] @ 0x5f │ │ │ │ movls r2, #0 │ │ │ │ movhi r2, #1 │ │ │ │ @@ -512792,15 +512792,15 @@ │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [pc, #904] @ 231100 │ │ │ │ mov r3, r1 │ │ │ │ mov r1, #3 │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [sp] │ │ │ │ bl 3a058 <__atomic_store_8@plt> │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov sl, #1 │ │ │ │ strb sl, [r9] │ │ │ │ b 230088 │ │ │ │ ldr r3, [pc, #868] @ 231104 │ │ │ │ mov r2, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ strb r2, [r3] │ │ │ │ @@ -512922,15 +512922,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 17b978 │ │ │ │ b 23034c │ │ │ │ add r1, r4, #1776 @ 0x6f0 │ │ │ │ ldr r0, [r4, #932] @ 0x3a4 │ │ │ │ add r1, r1, #12 │ │ │ │ - bl 35f980 │ │ │ │ + bl 35f9a4 │ │ │ │ str r0, [r4, #1792] @ 0x700 │ │ │ │ b 230454 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 3b5a0 │ │ │ │ ldr r2, [pc, #408] @ 231144 │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [pc, #404] @ 231148 │ │ │ │ @@ -512961,22 +512961,22 @@ │ │ │ │ b 2301e4 │ │ │ │ smlawteq sp, r4, pc, pc @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ msreq SP_mon, r0, lsr #31 │ │ │ │ teqeq r1, r4 @ │ │ │ │ teqeq r1, r0, ror r1 │ │ │ │ teqeq r1, r4, ror r1 │ │ │ │ - adcseq r9, r0, r8, ror r7 │ │ │ │ + umlalseq r9, r0, r8, r7 │ │ │ │ teqeq r1, r8, lsr r0 │ │ │ │ - adceq r0, pc, r4, lsr #22 │ │ │ │ - adceq r0, pc, ip, lsr #17 │ │ │ │ - adceq r0, pc, ip, ror #17 │ │ │ │ - adceq r0, pc, r8, lsr #18 │ │ │ │ + adceq r0, pc, r4, asr #22 │ │ │ │ + adceq r0, pc, ip, asr #17 │ │ │ │ + adceq r0, pc, ip, lsl #18 │ │ │ │ + adceq r0, pc, r8, asr #18 │ │ │ │ teqeq r1, r8, ror pc │ │ │ │ - sbceq ip, r1, sl, ror r4 │ │ │ │ + smulleq ip, r1, sl, r4 │ │ │ │ teqeq r1, ip, ror #29 │ │ │ │ teqeq r1, r0 @ │ │ │ │ msreq CPSR_fsc, r8 @ │ │ │ │ teqeq r1, r0, lsl #29 │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ teqeq r1, r8, asr #27 │ │ │ │ @@ -513004,54 +513004,54 @@ │ │ │ │ andeq r5, r0, r3, asr #2 │ │ │ │ orrmi r0, r0, r0 │ │ │ │ cmnmi r0, r0 │ │ │ │ stclcc 12, cr12, [ip, #820] @ 0x334 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ ldrbmi ip, [pc, #-0]! @ 2310d8 │ │ │ │ teqeq r1, r8, lsl #14 │ │ │ │ - sbceq fp, r1, r4, asr ip │ │ │ │ + sbceq fp, r1, r4, ror ip │ │ │ │ @ instruction: 0x000003b6 │ │ │ │ - adcseq r8, r0, r0, ror sp │ │ │ │ - adceq r1, pc, r0, asr #22 │ │ │ │ + umlalseq r8, r0, r0, sp │ │ │ │ + adceq r1, pc, r0, ror #22 │ │ │ │ teqeq r1, r8 @ │ │ │ │ - sbceq fp, r1, r8, asr #22 │ │ │ │ - adcseq r8, r0, r0, ror #23 │ │ │ │ - adceq r1, pc, r0, lsr sl @ │ │ │ │ - adcseq r8, r0, ip, asr #21 │ │ │ │ + sbceq fp, r1, r8, ror #22 │ │ │ │ + adcseq r8, r0, r0, lsl #24 │ │ │ │ + adceq r1, pc, r0, asr sl @ │ │ │ │ + adcseq r8, r0, ip, ror #21 │ │ │ │ @ instruction: 0x0129b74c │ │ │ │ teqeq r1, r4, lsl #9 │ │ │ │ @ instruction: 0x012e2958 │ │ │ │ - sbceq fp, r1, r0, asr #18 │ │ │ │ + sbceq fp, r1, r0, ror #18 │ │ │ │ muleq r0, sp, r3 │ │ │ │ - adcseq r8, r0, r4, lsl #20 │ │ │ │ - adceq r1, pc, ip, lsr #16 │ │ │ │ - strdeq r1, [pc], r8 @ │ │ │ │ + adcseq r8, r0, r4, lsr #20 │ │ │ │ + adceq r1, pc, ip, asr #16 │ │ │ │ + adceq r1, pc, r8, lsl r8 @ │ │ │ │ strdeq r0, [r0], -r3 │ │ │ │ - sbceq fp, r1, r0, lsl #18 │ │ │ │ - adcseq r8, r0, ip, lsl #21 │ │ │ │ - adcseq r8, r0, ip, asr sl │ │ │ │ + sbceq fp, r1, r0, lsr #18 │ │ │ │ + adcseq r8, r0, ip, lsr #21 │ │ │ │ + adcseq r8, r0, ip, ror sl │ │ │ │ strdeq r0, [r0], -r5 │ │ │ │ - adcseq r8, r0, r4, asr #20 │ │ │ │ + adcseq r8, r0, r4, ror #20 │ │ │ │ strdeq r0, [r0], -r6 │ │ │ │ - adcseq r8, r0, r0, lsr #20 │ │ │ │ - adcseq r8, r0, r8, lsr #20 │ │ │ │ - strdeq r1, [pc], ip @ │ │ │ │ + adcseq r8, r0, r0, asr #20 │ │ │ │ + adcseq r8, r0, r8, asr #20 │ │ │ │ + adceq r1, pc, ip, lsl r7 @ │ │ │ │ andeq r0, r0, r7, lsr #7 │ │ │ │ - sbceq fp, r1, ip, asr #15 │ │ │ │ - @ instruction: 0x00af16b4 │ │ │ │ - @ instruction: 0x00b088b8 │ │ │ │ + sbceq fp, r1, ip, ror #15 │ │ │ │ + ldrdeq r1, [pc], r4 @ │ │ │ │ + @ instruction: 0x00b088d8 │ │ │ │ andeq r0, r0, r9, asr #7 │ │ │ │ - smulleq fp, r1, r0, r7 │ │ │ │ - adceq r1, pc, r8, ror r6 @ │ │ │ │ - adcseq r8, r0, r8, ror #17 │ │ │ │ - strdeq fp, [r1], #88 @ 0x58 │ │ │ │ - ldrdeq r1, [pc], r8 @ │ │ │ │ - adcseq r8, r0, r4, lsr #14 │ │ │ │ - @ instruction: 0x00b087b4 │ │ │ │ - adceq r1, pc, r0, ror r4 @ │ │ │ │ + strheq fp, [r1], #112 @ 0x70 │ │ │ │ + umlaleq r1, pc, r8, r6 @ │ │ │ │ + adcseq r8, r0, r8, lsl #18 │ │ │ │ + sbceq fp, r1, r8, lsl r6 │ │ │ │ + strdeq r1, [pc], r8 @ │ │ │ │ + adcseq r8, r0, r4, asr #14 │ │ │ │ + @ instruction: 0x00b087d4 │ │ │ │ + umlaleq r1, pc, r0, r4 @ │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 3b5a0 │ │ │ │ ldr r2, [pc, #-36] @ 231164 │ │ │ │ ldr r1, [pc, #-36] @ 231168 │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [sp] │ │ │ │ mov r2, #956 @ 0x3bc │ │ │ │ @@ -513093,15 +513093,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ add r4, r0, #2256 @ 0x8d0 │ │ │ │ add r4, r4, #4 │ │ │ │ mov r5, r0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 231270 │ │ │ │ ldr r0, [r5, #2264] @ 0x8d8 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ mov r2, r0 │ │ │ │ mov r1, r0 │ │ │ │ @@ -513116,26 +513116,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 23128c │ │ │ │ cmp r6, #0 │ │ │ │ bne 231278 │ │ │ │ b 231248 │ │ │ │ ldr r1, [r5, #2260] @ 0x8d4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2312a8 │ │ │ │ b 2312b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -513146,15 +513146,15 @@ │ │ │ │ add r5, r4, #2256 @ 0x8d0 │ │ │ │ ldr r3, [r0, #412] @ 0x19c │ │ │ │ mov r1, r2 │ │ │ │ add r5, r5, #4 │ │ │ │ blx r3 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #2260] @ 0x8d4 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -513324,22 +513324,22 @@ │ │ │ │ b 23141c │ │ │ │ ldr r0, [pc, #44] @ 2315f4 │ │ │ │ add r0, pc, r0 │ │ │ │ b 23156c │ │ │ │ @ instruction: 0x012dec9c │ │ │ │ andseq r0, r8, r2, lsl #1 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq fp, r1, r8, asr #7 │ │ │ │ - adceq r1, pc, r4, lsr r2 @ │ │ │ │ - @ instruction: 0x00b08ad8 │ │ │ │ - sbceq fp, r1, r4, lsl #5 │ │ │ │ - adceq r1, pc, r0, ror #1 │ │ │ │ - @ instruction: 0x00b089d0 │ │ │ │ - adceq r0, pc, ip, ror #17 │ │ │ │ - adceq r0, pc, r0, ror #17 │ │ │ │ + sbceq fp, r1, r8, ror #7 │ │ │ │ + adceq r1, pc, r4, asr r2 @ │ │ │ │ + @ instruction: 0x00b08af8 │ │ │ │ + sbceq fp, r1, r4, lsr #5 │ │ │ │ + adceq r1, pc, r0, lsl #2 │ │ │ │ + @ instruction: 0x00b089f0 │ │ │ │ + adceq r0, pc, ip, lsl #18 │ │ │ │ + adceq r0, pc, r0, lsl #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #1 │ │ │ │ str r2, [r0, #960] @ 0x3c0 │ │ │ │ ldr r3, [pc, #128] @ 231698 │ │ │ │ @@ -513377,16 +513377,16 @@ │ │ │ │ str r3, [r4, #2020] @ 0x7e4 │ │ │ │ b 231654 │ │ │ │ ldrdeq lr, [sp, -ip]! │ │ │ │ @ instruction: 0xfffffd08 │ │ │ │ andeq r0, r0, r4, asr sp │ │ │ │ andeq r1, r0, r4, ror #8 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq fp, r1, r8, ror #3 │ │ │ │ - smulleq fp, r1, ip, r1 │ │ │ │ + sbceq fp, r1, r8, lsl #4 │ │ │ │ + strheq fp, [r1], #28 │ │ │ │ andeq r1, r0, r0, lsl #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 178e24 │ │ │ │ @@ -513626,15 +513626,15 @@ │ │ │ │ b 231858 │ │ │ │ mov r3, #6 │ │ │ │ b 231858 │ │ │ │ mov r3, #25 │ │ │ │ b 231858 │ │ │ │ mov r3, #15 │ │ │ │ b 231858 │ │ │ │ - smulleq fp, r1, ip, r1 │ │ │ │ + strheq fp, [r1], #28 │ │ │ │ andeq r0, r8, r8, lsl #16 │ │ │ │ andeq r1, r0, r0, lsl r0 │ │ │ │ muleq r0, fp, r1 │ │ │ │ andseq r1, r0, r0, lsl r0 │ │ │ │ streq r0, [r4], #-1028 @ 0xfffffbfc │ │ │ │ tsteq r5, r5, lsl #10 │ │ │ │ eoreq r2, r0, r0, lsr #32 │ │ │ │ @@ -513702,16 +513702,16 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #3 │ │ │ │ bx lr │ │ │ │ mov r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ - sbceq sl, r1, r2, asr #27 │ │ │ │ - sbceq sl, r1, r2, lsl #28 │ │ │ │ + sbceq sl, r1, r2, ror #27 │ │ │ │ + sbceq sl, r1, r2, lsr #28 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #200] @ 231cb0 │ │ │ │ @@ -514091,15 +514091,15 @@ │ │ │ │ add r1, lr, ip │ │ │ │ add r1, ip, r1, lsl #2 │ │ │ │ add r3, r3, r1, lsl #2 │ │ │ │ add r3, r3, #19200 @ 0x4b00 │ │ │ │ strb r4, [r3, #165] @ 0xa5 │ │ │ │ strb r2, [r3, #189] @ 0xbd │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - sbceq sl, r1, r4, ror #16 │ │ │ │ + sbceq sl, r1, r4, lsl #17 │ │ │ │ @ instruction: 0x012dde6c │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr ip, [pc, #240] @ 2322e8 │ │ │ │ @@ -514113,15 +514113,15 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ bl 2320cc │ │ │ │ mov r1, r6 │ │ │ │ mov r5, r0 │ │ │ │ add r0, sp, #4 │ │ │ │ - bl 8d93c8 │ │ │ │ + bl 8d93e8 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldrb r1, [sp, #4] │ │ │ │ ldr r2, [r3, #12] │ │ │ │ cmp r1, #0 │ │ │ │ movne r3, r5 │ │ │ │ addeq r2, r4, r2, lsl #4 │ │ │ │ ldrne r1, [r3], #32 │ │ │ │ @@ -514314,15 +514314,15 @@ │ │ │ │ bl 2320cc │ │ │ │ add ip, sp, #20 │ │ │ │ mov r6, r0 │ │ │ │ ldm r4, {r0, r1, r2, r3} │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ mov r1, ip │ │ │ │ add r0, sp, #4 │ │ │ │ - bl 8d9340 │ │ │ │ + bl 8d9360 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldrb r1, [sp, #4] │ │ │ │ mov r0, r5 │ │ │ │ bl 2322f4 │ │ │ │ mov r3, r0 │ │ │ │ ldrh r0, [r6] │ │ │ │ str r3, [r6, #12] │ │ │ │ @@ -514340,15 +514340,15 @@ │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ ldm r4, {r0, r1, r2, r3} │ │ │ │ add ip, sp, #4 │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ mov r1, ip │ │ │ │ add r0, sp, #20 │ │ │ │ - bl 8d9340 │ │ │ │ + bl 8d9360 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldrb r1, [sp, #20] │ │ │ │ mov r0, r5 │ │ │ │ bl 2322f4 │ │ │ │ b 232570 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq sp, [sp, -ip]! │ │ │ │ @@ -514435,15 +514435,15 @@ │ │ │ │ add r3, r3, #16 │ │ │ │ ldm r3, {r0, r1, r2, r3} │ │ │ │ mov sl, #1 │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ strb sl, [r6, #184] @ 0xb8 │ │ │ │ mov r1, ip │ │ │ │ add r0, sp, #212 @ 0xd4 │ │ │ │ - bl 8d9340 │ │ │ │ + bl 8d9360 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ ldrb r1, [sp, #212] @ 0xd4 │ │ │ │ mov r0, fp │ │ │ │ bl 2322f4 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ strb sl, [r6, #189] @ 0xbd │ │ │ │ cmp r2, #0 │ │ │ │ @@ -514731,15 +514731,15 @@ │ │ │ │ mov r2, r3 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ bl 2320cc │ │ │ │ add r1, r4, #28 │ │ │ │ add r5, r5, r5, lsl #1 │ │ │ │ mov r7, r0 │ │ │ │ add r0, sp, #228 @ 0xe4 │ │ │ │ - bl 8d8f50 │ │ │ │ + bl 8d8f70 │ │ │ │ ldr r3, [sp, #232] @ 0xe8 │ │ │ │ ldrb r2, [sp, #228] @ 0xe4 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ cmp r2, #0 │ │ │ │ addne r3, r3, #172 @ 0xac │ │ │ │ addeq r3, sl, r3, lsl #4 │ │ │ │ addne r2, sl, r3, lsl #1 │ │ │ │ @@ -514812,15 +514812,15 @@ │ │ │ │ add r0, r0, #1 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r3, #4 │ │ │ │ bne 232cd0 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ mov r2, #1 │ │ │ │ add sl, r6, #2 │ │ │ │ - bl 8d8cbc │ │ │ │ + bl 8d8cdc │ │ │ │ add r3, r7, sl, lsl #2 │ │ │ │ ldr r2, [sp, #252] @ 0xfc │ │ │ │ ldrb r1, [sp, #248] @ 0xf8 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ str r3, [sp, #20] │ │ │ │ bl 2322f4 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ @@ -514961,23 +514961,23 @@ │ │ │ │ b 23297c │ │ │ │ ldrb r3, [r6, #204] @ 0xcc │ │ │ │ bic r3, r3, #35 @ 0x23 │ │ │ │ orr r3, r3, #28 │ │ │ │ strb r3, [r6, #204] @ 0xcc │ │ │ │ b 2327cc │ │ │ │ mov r0, r4 │ │ │ │ - bl 8d8c1c │ │ │ │ + bl 8d8c3c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23296c │ │ │ │ ldr r1, [r4, #20] │ │ │ │ ldr r3, [pc, #1772] @ 233670 │ │ │ │ cmp r1, r3 │ │ │ │ bne 232bb0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 8d8e78 │ │ │ │ + bl 8d8e98 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23296c │ │ │ │ ldr r1, [r4, #20] │ │ │ │ b 232bb0 │ │ │ │ cmp r3, #176 @ 0xb0 │ │ │ │ beq 2332f0 │ │ │ │ cmp r3, #182 @ 0xb6 │ │ │ │ @@ -515122,15 +515122,15 @@ │ │ │ │ mov r0, sl │ │ │ │ bl 2320cc │ │ │ │ mov r6, r0 │ │ │ │ ldm r8, {r0, r1, r2, r3} │ │ │ │ stm r7, {r0, r1, r2, r3} │ │ │ │ mov r1, r7 │ │ │ │ add r0, sp, #164 @ 0xa4 │ │ │ │ - bl 8d9340 │ │ │ │ + bl 8d9360 │ │ │ │ ldr r2, [sp, #168] @ 0xa8 │ │ │ │ ldrb r1, [sp, #164] @ 0xa4 │ │ │ │ mov r0, sl │ │ │ │ bl 2322f4 │ │ │ │ ldr r4, [r4] │ │ │ │ strb r5, [r6, #50] @ 0x32 │ │ │ │ ldr r3, [r4] │ │ │ │ @@ -515267,15 +515267,15 @@ │ │ │ │ ldrb r3, [r4, #48] @ 0x30 │ │ │ │ strb r3, [r6, #189] @ 0xbd │ │ │ │ add r1, r4, #32 │ │ │ │ lsl r3, r8, #1 │ │ │ │ add r0, sp, #196 @ 0xc4 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ str ip, [sp, #56] @ 0x38 │ │ │ │ - bl 8d93c8 │ │ │ │ + bl 8d93e8 │ │ │ │ ldrb r2, [sp, #196] @ 0xc4 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ cmp r2, #0 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ beq 233b60 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ add r3, r3, #172 @ 0xac │ │ │ │ @@ -515380,44 +515380,44 @@ │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ bne 232940 │ │ │ │ b 23297c │ │ │ │ strdeq sp, [sp, -r4]! │ │ │ │ @ instruction: 0x012dd9e8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq sl, r1, r4, lsl #6 │ │ │ │ - adcseq r7, r0, r4, ror #19 │ │ │ │ + sbceq sl, r1, r4, lsr #6 │ │ │ │ + adcseq r7, r0, r4, lsl #20 │ │ │ │ @ instruction: 0x012dd964 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ andeq r0, r0, r2, lsl #2 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - adcseq r7, r0, r0, lsr r7 │ │ │ │ - sbceq sl, r1, r0, lsl r0 │ │ │ │ + adcseq r7, r0, r0, asr r7 │ │ │ │ + sbceq sl, r1, r0, lsr r0 │ │ │ │ andeq r0, r0, r7, lsr #3 │ │ │ │ - ldrdeq r9, [r1], #208 @ 0xd0 │ │ │ │ + strdeq r9, [r1], #208 @ 0xd0 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ - sbceq r9, r1, ip, ror #22 │ │ │ │ - umlalseq r7, r0, ip, r1 │ │ │ │ + sbceq r9, r1, ip, lsl #23 │ │ │ │ + @ instruction: 0x00b071bc │ │ │ │ andeq r0, r0, sl, lsl #5 │ │ │ │ andeq r0, r0, r6, lsr #5 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ tstpeq r0, #1020 @ p-variant is OBSOLETE @ 0x3fc │ │ │ │ andeq r0, r0, r7, ror r1 │ │ │ │ andeq pc, sl, #1020 @ 0x3fc │ │ │ │ andeq r0, r0, r2, lsl #3 │ │ │ │ - adcseq r6, r0, r4, ror #25 │ │ │ │ + adcseq r6, r0, r4, lsl #26 │ │ │ │ strdeq pc, [r2, -pc] │ │ │ │ strdeq pc, [ip], #-255 @ 0xffffff01 @ │ │ │ │ - @ instruction: 0x00b066f8 │ │ │ │ + adcseq r6, r0, r8, lsl r7 │ │ │ │ tsteq r0, #64 @ 0x40 │ │ │ │ andeq pc, r0, #1020 @ 0x3fc │ │ │ │ andeq pc, r1, #1020 @ 0x3fc │ │ │ │ strdeq pc, [r0, -pc] │ │ │ │ - @ instruction: 0x00b064f0 │ │ │ │ + adcseq r6, r0, r0, lsl r5 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ bge fecde128 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ mov r1, #176 @ 0xb0 │ │ │ │ mov r0, sl │ │ │ │ bl 2320cc │ │ │ │ ldr r3, [r7, #12] │ │ │ │ @@ -515719,15 +515719,15 @@ │ │ │ │ orr r3, r3, #38 @ 0x26 │ │ │ │ strb r3, [r1, #4] │ │ │ │ add r3, r4, #84 @ 0x54 │ │ │ │ ldm r3, {r0, r1, r2, r3} │ │ │ │ stm r7, {r0, r1, r2, r3} │ │ │ │ mov r1, r7 │ │ │ │ add r0, sp, #180 @ 0xb4 │ │ │ │ - bl 8d9340 │ │ │ │ + bl 8d9360 │ │ │ │ ldr r2, [sp, #184] @ 0xb8 │ │ │ │ ldrb r1, [sp, #180] @ 0xb4 │ │ │ │ mov r0, sl │ │ │ │ bl 2322f4 │ │ │ │ str r0, [r6, #168] @ 0xa8 │ │ │ │ b 232f18 │ │ │ │ add r3, sl, r3, lsl #4 │ │ │ │ @@ -515761,15 +515761,15 @@ │ │ │ │ and r0, r0, #228 @ 0xe4 │ │ │ │ orr r2, r2, r0 │ │ │ │ strh r2, [r9, #164] @ 0xa4 │ │ │ │ ldrb r3, [r4, #40] @ 0x28 │ │ │ │ strb r3, [r9, #189] @ 0xbd │ │ │ │ add r1, r4, #24 │ │ │ │ add r0, sp, #116 @ 0x74 │ │ │ │ - bl 8d93c8 │ │ │ │ + bl 8d93e8 │ │ │ │ ldrb r2, [sp, #116] @ 0x74 │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ cmp r2, #0 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ lsl r7, r6, #1 │ │ │ │ bne 233cb8 │ │ │ │ add r3, sl, r3, lsl #4 │ │ │ │ @@ -515825,30 +515825,30 @@ │ │ │ │ add r3, sl, r8 │ │ │ │ b 233c1c │ │ │ │ ldm r8, {r0, r1, r2, r3} │ │ │ │ add r7, sp, #228 @ 0xe4 │ │ │ │ stm r7, {r0, r1, r2, r3} │ │ │ │ mov r1, r7 │ │ │ │ add r0, sp, #148 @ 0x94 │ │ │ │ - bl 8d9340 │ │ │ │ + bl 8d9360 │ │ │ │ ldr r2, [sp, #152] @ 0x98 │ │ │ │ ldrb r1, [sp, #148] @ 0x94 │ │ │ │ mov r0, sl │ │ │ │ bl 2322f4 │ │ │ │ mov r5, #62 @ 0x3e │ │ │ │ str r0, [sl, #344] @ 0x158 │ │ │ │ b 2331cc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ udf #0 │ │ │ │ ldr r0, [pc, #4] @ 233d28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - sbceq r9, r1, r8, lsl r0 │ │ │ │ + sbceq r9, r1, r8, lsr r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3656] @ 0xe48 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #648] @ 233fd0 │ │ │ │ ldr r3, [pc, #648] @ 233fd4 │ │ │ │ @@ -515882,83 +515882,83 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 111420 │ │ │ │ cmp r5, #0 │ │ │ │ bne 233f94 │ │ │ │ mov r0, r4 │ │ │ │ bl cfc30 │ │ │ │ mov r0, r4 │ │ │ │ - bl 919680 │ │ │ │ + bl 9196a0 │ │ │ │ mov sl, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 919cc0 │ │ │ │ + bl 919ce0 │ │ │ │ mov fp, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl d26e8 │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 919d5c │ │ │ │ + bl 919d7c │ │ │ │ mov r3, #1 │ │ │ │ mov r2, r3 │ │ │ │ mvn r1, #0 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 9352f4 │ │ │ │ + bl 935314 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 924828 │ │ │ │ + bl 924848 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 8cab80 │ │ │ │ + bl 8caba0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl d1a3c │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - bl 91ac54 │ │ │ │ + bl 91ac74 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - bl 930394 │ │ │ │ + bl 9303b4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 233f20 │ │ │ │ orr sl, sl, fp │ │ │ │ orr r9, r9, sl │ │ │ │ orr r8, r8, r9 │ │ │ │ orr r7, r7, r8 │ │ │ │ ldr r3, [sp] │ │ │ │ orr r6, r6, r7 │ │ │ │ orr r5, r5, r6 │ │ │ │ orr r5, r3, r5 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ orr r5, r3, r5 │ │ │ │ - bl 932a38 │ │ │ │ + bl 932a58 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 9243a8 │ │ │ │ + bl 9243c8 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 9385ac │ │ │ │ + bl 9385cc │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 93ac9c │ │ │ │ + bl 93acbc │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r0, r5, r0 │ │ │ │ ands r5, r0, #255 @ 0xff │ │ │ │ bne 233dc4 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, #262144 @ 0x40000 │ │ │ │ mov r0, r4 │ │ │ │ bl d30b8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl 93a838 │ │ │ │ + bl 93a858 │ │ │ │ ldrsb r3, [r4, #65] @ 0x41 │ │ │ │ cmp r3, #4 │ │ │ │ movne r0, r5 │ │ │ │ beq 233f58 │ │ │ │ ldr r2, [pc, #228] @ 233fe0 │ │ │ │ ldr r3, [pc, #212] @ 233fd4 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -515967,26 +515967,26 @@ │ │ │ │ ldr r3, [sp, #396] @ 0x18c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 233fcc │ │ │ │ add sp, sp, #404 @ 0x194 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r4 │ │ │ │ - bl 919cc0 │ │ │ │ + bl 919ce0 │ │ │ │ mov r0, r4 │ │ │ │ bl d26e8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 932a38 │ │ │ │ + bl 932a58 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl 9243a8 │ │ │ │ + bl 9243c8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 9385ac │ │ │ │ + bl 9385cc │ │ │ │ mov r0, r4 │ │ │ │ - bl 93ac9c │ │ │ │ + bl 93acbc │ │ │ │ b 233dc4 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r0, [r3] │ │ │ │ cmp r0, #0 │ │ │ │ beq 233ef4 │ │ │ │ ldr r2, [r3, #16] │ │ │ │ tst r2, #8 │ │ │ │ @@ -515999,15 +515999,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ bne 233f68 │ │ │ │ b 233ef4 │ │ │ │ mov r0, r4 │ │ │ │ bl 2d4bb8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - bl 90ba78 │ │ │ │ + bl 90ba98 │ │ │ │ b 233dc4 │ │ │ │ mvn r0, #0 │ │ │ │ b 233ef4 │ │ │ │ ldr r3, [pc, #40] @ 233fe4 │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldr r1, [r3] │ │ │ │ @@ -516074,55 +516074,55 @@ │ │ │ │ bl 3b570 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r0, #0 │ │ │ │ bl 118f98 │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [r4, #340] @ 0x154 │ │ │ │ bne 234734 │ │ │ │ - bl 919cc0 │ │ │ │ + bl 919ce0 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ bl d26e8 │ │ │ │ mov r1, #8 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 932b90 │ │ │ │ + bl 932bb0 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 8ec100 │ │ │ │ + bl 8ec120 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ mov r1, #1 │ │ │ │ - bl 8ddb84 │ │ │ │ + bl 8ddba4 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 8cab80 │ │ │ │ + bl 8caba0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2340fc │ │ │ │ mov sl, r0 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 8cb664 │ │ │ │ + bl 8cb684 │ │ │ │ ldr r1, [pc, #2172] @ 23499c │ │ │ │ mov r2, sl │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 8dc8ac │ │ │ │ + bl 8dc8cc │ │ │ │ mov r2, sl │ │ │ │ mov r1, #1 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 8d1974 │ │ │ │ + bl 8d1994 │ │ │ │ mov r1, sl │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 914b38 │ │ │ │ + bl 914b58 │ │ │ │ mov r2, sl │ │ │ │ mov r1, sl │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 9104d0 │ │ │ │ + bl 9104f0 │ │ │ │ mov r1, #1 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 8d944c │ │ │ │ + bl 8d946c │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ bl d26e8 │ │ │ │ ldr r0, [r4, #340] @ 0x154 │ │ │ │ - bl 94f50c │ │ │ │ + bl 94f52c │ │ │ │ ldr r3, [pc, #2084] @ 2349a0 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #2 │ │ │ │ bne 2348fc │ │ │ │ ldr r3, [r7, #4] │ │ │ │ @@ -516639,15 +516639,15 @@ │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x012dbf7c │ │ │ │ @ instruction: 0x012dbf68 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0xffffdf40 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r5, r0, r0, lsl #29 │ │ │ │ + adcseq r5, r0, r0, lsr #29 │ │ │ │ @ instruction: 0x012dbb50 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ tsteq r0, #66 @ 0x42 │ │ │ │ tsteq r0, #64 @ 0x40 │ │ │ │ andeq r0, r0, #2 │ │ │ │ tsteq r3, #1 │ │ │ │ tstpeq r0, #1020 @ p-variant is OBSOLETE @ 0x3fc │ │ │ │ @@ -516801,22 +516801,22 @@ │ │ │ │ ldr r0, [pc, #48] @ 234c48 │ │ │ │ add r0, pc, r0 │ │ │ │ b 234bbc │ │ │ │ @ instruction: 0x012db600 │ │ │ │ andseq r0, r8, r6, lsl #1 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andseq r0, r8, r2, lsl #1 │ │ │ │ - sbceq r8, r1, r4, lsr #5 │ │ │ │ - strdeq sp, [lr], r8 @ │ │ │ │ - umlalseq r5, r0, ip, r3 │ │ │ │ - sbceq r8, r1, ip, asr #4 │ │ │ │ - umlaleq sp, lr, r0, sl │ │ │ │ - adcseq r5, r0, r0, lsl #7 │ │ │ │ - umlaleq sp, lr, ip, r2 │ │ │ │ - umlaleq sp, lr, r0, r2 │ │ │ │ + sbceq r8, r1, r4, asr #5 │ │ │ │ + adceq sp, lr, r8, lsl fp │ │ │ │ + @ instruction: 0x00b053bc │ │ │ │ + sbceq r8, r1, ip, ror #4 │ │ │ │ + @ instruction: 0x00aedab0 │ │ │ │ + adcseq r5, r0, r0, lsr #7 │ │ │ │ + @ instruction: 0x00aed2bc │ │ │ │ + @ instruction: 0x00aed2b0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, #4 │ │ │ │ ldr r5, [pc, #108] @ 234cd4 │ │ │ │ str r3, [r0, #960] @ 0x3c0 │ │ │ │ @@ -516848,15 +516848,15 @@ │ │ │ │ str r3, [r4, #2020] @ 0x7e4 │ │ │ │ b 234cb4 │ │ │ │ smlawbeq sp, r8, r3, fp │ │ │ │ andeq r1, r0, r0, asr r5 │ │ │ │ @ instruction: 0xfffffd50 │ │ │ │ andeq r1, r0, ip, lsl #7 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r8, r1, r8, ror r1 │ │ │ │ + smulleq r8, r1, r8, r1 │ │ │ │ andeq r1, r0, r4, lsl r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r8, [pc, #612] @ 234f6c │ │ │ │ sub sp, sp, #32 │ │ │ │ @@ -517012,22 +517012,22 @@ │ │ │ │ b 234ea8 │ │ │ │ ldr r0, [pc, #44] @ 234f94 │ │ │ │ add r0, pc, r0 │ │ │ │ b 234f0c │ │ │ │ @ instruction: 0x012db2e0 │ │ │ │ andseq r0, r8, r2, lsl #1 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - strheq r7, [r1], #244 @ 0xf4 │ │ │ │ - adceq sp, lr, r8, lsr #15 │ │ │ │ - adcseq r5, r0, ip, asr #32 │ │ │ │ - sbceq r7, r1, ip, asr pc │ │ │ │ - adceq sp, lr, r0, asr #14 │ │ │ │ - adcseq r5, r0, r0, lsr r0 │ │ │ │ - adceq ip, lr, ip, asr #30 │ │ │ │ - adceq ip, lr, r0, asr #30 │ │ │ │ + ldrdeq r7, [r1], #244 @ 0xf4 │ │ │ │ + adceq sp, lr, r8, asr #15 │ │ │ │ + adcseq r5, r0, ip, rrx │ │ │ │ + sbceq r7, r1, ip, ror pc │ │ │ │ + adceq sp, lr, r0, ror #14 │ │ │ │ + adcseq r5, r0, r0, asr r0 │ │ │ │ + adceq ip, lr, ip, ror #30 │ │ │ │ + adceq ip, lr, r0, ror #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #76] @ 234ffc │ │ │ │ mov r2, #8 │ │ │ │ ldr r1, [pc, #72] @ 235000 │ │ │ │ @@ -517049,15 +517049,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #2252] @ 0x8cc │ │ │ │ pop {r4, pc} │ │ │ │ @ instruction: 0x012db044 │ │ │ │ andeq r1, r0, r8, ror r8 │ │ │ │ andeq r1, r0, ip, ror #1 │ │ │ │ @ instruction: 0xfffffd10 │ │ │ │ - sbceq r7, r1, r0, lsr #29 │ │ │ │ + sbceq r7, r1, r0, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r5, [pc, #724] @ 2352fc │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ cmp r2, #8 │ │ │ │ @@ -517241,22 +517241,22 @@ │ │ │ │ ldr r0, [pc, #48] @ 235328 │ │ │ │ add r0, pc, r0 │ │ │ │ b 2352a8 │ │ │ │ smlawteq sp, r8, pc, sl @ │ │ │ │ andeq r8, r0, r8 │ │ │ │ andseq r0, r9, r2, lsl #1 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r7, r1, r8, lsr #27 │ │ │ │ - adceq sp, lr, ip, lsr r5 │ │ │ │ - adcseq r4, r0, r0, ror #27 │ │ │ │ - adceq ip, lr, r4, lsr #24 │ │ │ │ - sbceq r7, r1, r0, lsr #24 │ │ │ │ - adceq sp, lr, r4, lsr #7 │ │ │ │ - umlalseq r4, r0, r4, ip │ │ │ │ - @ instruction: 0x00aecbb0 │ │ │ │ + sbceq r7, r1, r8, asr #27 │ │ │ │ + adceq sp, lr, ip, asr r5 │ │ │ │ + adcseq r4, r0, r0, lsl #28 │ │ │ │ + adceq ip, lr, r4, asr #24 │ │ │ │ + sbceq r7, r1, r0, asr #24 │ │ │ │ + adceq sp, lr, r4, asr #7 │ │ │ │ + @ instruction: 0x00b04cb4 │ │ │ │ + ldrdeq ip, [lr], r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r0, #960] @ 0x3c0 │ │ │ │ ldr r3, [pc, #108] @ 2353b8 │ │ │ │ @@ -517289,15 +517289,15 @@ │ │ │ │ str r3, [r4, #2020] @ 0x7e4 │ │ │ │ b 235388 │ │ │ │ @ instruction: 0x012daca8 │ │ │ │ @ instruction: 0xfffffcb0 │ │ │ │ andeq r1, r0, r4, asr #2 │ │ │ │ andeq r1, r0, r4, asr #9 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r7, r1, r4, asr fp │ │ │ │ + sbceq r7, r1, r4, ror fp │ │ │ │ ldrdeq r1, [r0], -ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r5, [pc, #732] @ 2356c8 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ @@ -517317,27 +517317,27 @@ │ │ │ │ cmp r3, #1 │ │ │ │ movcc r3, #1 │ │ │ │ cmp r2, r3 │ │ │ │ bne 235580 │ │ │ │ ands r6, r8, #16 │ │ │ │ beq 23544c │ │ │ │ mov r0, r9 │ │ │ │ - bl 35d61c │ │ │ │ + bl 35d640 │ │ │ │ subs r0, r0, #255 @ 0xff │ │ │ │ movne r0, #1 │ │ │ │ lsl r6, r0, #4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ subs sl, r0, #255 @ 0xff │ │ │ │ mov r0, r9 │ │ │ │ movne sl, #1 │ │ │ │ - bl 35d66c │ │ │ │ + bl 35d690 │ │ │ │ ldr r3, [pc, #596] @ 2356cc │ │ │ │ subs fp, r0, #255 @ 0xff │ │ │ │ movne fp, #1 │ │ │ │ ands r3, r8, r3 │ │ │ │ beq 2354f0 │ │ │ │ cmp r0, #255 @ 0xff │ │ │ │ beq 2354c8 │ │ │ │ @@ -517433,15 +517433,15 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ b 2354c8 │ │ │ │ ldr r3, [r0, #24] │ │ │ │ cmp r3, #16 │ │ │ │ bne 2354f0 │ │ │ │ b 235580 │ │ │ │ mov r0, r9 │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ adds r0, r0, #1 │ │ │ │ movne r0, #1 │ │ │ │ and fp, fp, r0 │ │ │ │ orr r6, r6, fp │ │ │ │ b 235524 │ │ │ │ mov r0, r9 │ │ │ │ bl 184de8 │ │ │ │ @@ -517484,22 +517484,22 @@ │ │ │ │ ldr r1, [pc, #48] @ 2356f4 │ │ │ │ add r1, pc, r1 │ │ │ │ b 235678 │ │ │ │ @ instruction: 0x012dac04 │ │ │ │ andeq r8, r0, r8 │ │ │ │ andseq r0, r9, r2, lsl #1 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - umlalseq r4, r0, r0, sl │ │ │ │ - adceq sp, lr, r4, lsr #1 │ │ │ │ - adcseq r4, r0, r8, asr #18 │ │ │ │ - adceq ip, lr, r4, asr r8 │ │ │ │ - @ instruction: 0x00b049d0 │ │ │ │ - ldrdeq ip, [lr], r8 @ │ │ │ │ - adcseq r4, r0, r8, asr #17 │ │ │ │ - adceq ip, lr, r4, ror #15 │ │ │ │ + @ instruction: 0x00b04ab0 │ │ │ │ + adceq sp, lr, r4, asr #1 │ │ │ │ + adcseq r4, r0, r8, ror #18 │ │ │ │ + adceq ip, lr, r4, ror r8 │ │ │ │ + @ instruction: 0x00b049f0 │ │ │ │ + strdeq ip, [lr], r8 @ │ │ │ │ + adcseq r4, r0, r8, ror #17 │ │ │ │ + adceq ip, lr, r4, lsl #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #1748] @ 0x6d4 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r0, #960] @ 0x3c0 │ │ │ │ @@ -517570,15 +517570,15 @@ │ │ │ │ ldr r3, [r0, r3] │ │ │ │ b 2357dc │ │ │ │ @ instruction: 0x012da8ac │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xfffffc18 │ │ │ │ muleq r0, r0, r7 │ │ │ │ andeq r1, r0, r4, ror #18 │ │ │ │ - sbceq r7, r1, r8, lsr r7 │ │ │ │ + sbceq r7, r1, r8, asr r7 │ │ │ │ andeq r1, r0, r0, ror r8 │ │ │ │ andeq r1, r0, ip, lsl #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ @@ -517763,24 +517763,24 @@ │ │ │ │ b 2359cc │ │ │ │ ldr lr, [pc, #48] @ 235b54 │ │ │ │ add lr, pc, lr │ │ │ │ b 2359cc │ │ │ │ ldr lr, [pc, #40] @ 235b58 │ │ │ │ add lr, pc, lr │ │ │ │ b 2359cc │ │ │ │ - ldrdeq r7, [r1], #80 @ 0x50 │ │ │ │ - adceq sl, pc, r4, ror r3 @ │ │ │ │ - @ instruction: 0x00b045b4 │ │ │ │ + strdeq r7, [r1], #80 @ 0x50 │ │ │ │ + umlaleq sl, pc, r4, r3 @ │ │ │ │ + @ instruction: 0x00b045d4 │ │ │ │ teqeq r1, r8, asr #14 │ │ │ │ - adcseq r4, r0, r0, lsl #11 │ │ │ │ - adceq sl, pc, r4, asr #4 │ │ │ │ + adcseq r4, r0, r0, lsr #11 │ │ │ │ + adceq sl, pc, r4, ror #4 │ │ │ │ + adceq r2, pc, ip, lsl r2 @ │ │ │ │ + adcseq ip, r2, r8, lsr #29 │ │ │ │ strdeq r2, [pc], ip @ │ │ │ │ - adcseq ip, r2, r8, lsl #29 │ │ │ │ - ldrdeq r2, [pc], ip @ │ │ │ │ - adceq r2, pc, r8, asr #3 │ │ │ │ + adceq r2, pc, r8, ror #3 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ add r7, sp, #60 @ 0x3c │ │ │ │ @@ -517982,35 +517982,35 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ b 235de8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012da474 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012da43c │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r7, r1, fp, asr #6 │ │ │ │ - adceq sl, pc, ip, ror #1 │ │ │ │ + sbceq r7, r1, fp, ror #6 │ │ │ │ + adceq sl, pc, ip, lsl #2 │ │ │ │ teqeq r1, r8, lsl #11 │ │ │ │ - adcseq r4, r0, r0, lsr r5 │ │ │ │ + adcseq r4, r0, r0, asr r5 │ │ │ │ ldrdeq sl, [sp, -r0]! │ │ │ │ - adceq r1, pc, r8, lsl #31 │ │ │ │ - @ instruction: 0x00af9fb8 │ │ │ │ - @ instruction: 0x00b042d0 │ │ │ │ - @ instruction: 0x00b2cbf0 │ │ │ │ - adceq r1, pc, r4, asr #30 │ │ │ │ - sbceq r7, r1, r6, asr #3 │ │ │ │ - adceq r9, pc, r8, asr pc @ │ │ │ │ - adceq ip, lr, ip, asr r8 │ │ │ │ - umlalseq r4, r0, ip, r3 │ │ │ │ - ldrdeq r1, [pc], r4 @ │ │ │ │ - adcseq ip, r2, r0, ror #22 │ │ │ │ - strdeq r9, [pc], r8 @ │ │ │ │ - adcseq r4, r0, r0, lsl r2 │ │ │ │ + adceq r1, pc, r8, lsr #31 │ │ │ │ + ldrdeq r9, [pc], r8 @ │ │ │ │ + @ instruction: 0x00b042f0 │ │ │ │ + adcseq ip, r2, r0, lsl ip │ │ │ │ + adceq r1, pc, r4, ror #30 │ │ │ │ + sbceq r7, r1, r6, ror #3 │ │ │ │ + adceq r9, pc, r8, ror pc @ │ │ │ │ + adceq ip, lr, ip, ror r8 │ │ │ │ + @ instruction: 0x00b043bc │ │ │ │ + strdeq r1, [pc], r4 @ │ │ │ │ + adcseq ip, r2, r0, lsl #23 │ │ │ │ + adceq r9, pc, r8, lsl pc @ │ │ │ │ + adcseq r4, r0, r0, lsr r2 │ │ │ │ + @ instruction: 0x00af1eb0 │ │ │ │ + umlaleq r1, pc, ip, lr @ │ │ │ │ umlaleq r1, pc, r0, lr @ │ │ │ │ - adceq r1, pc, ip, ror lr @ │ │ │ │ - adceq r1, pc, r0, ror lr @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ ldr r5, [r0] │ │ │ │ ldr r0, [pc, #144] @ 235fa0 │ │ │ │ ldr r3, [pc, #144] @ 235fa4 │ │ │ │ @@ -518048,15 +518048,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 235f9c │ │ │ │ add sp, sp, #100 @ 0x64 │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012da0e8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - sbceq r7, r1, r8, lsl #1 │ │ │ │ + sbceq r7, r1, r8, lsr #1 │ │ │ │ smlawbeq sp, r0, r0, sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3896] @ 0xf38 │ │ │ │ ldr r8, [r0, #16] │ │ │ │ mov r4, r0 │ │ │ │ @@ -518191,15 +518191,15 @@ │ │ │ │ orr r3, r3, r2, lsl #4 │ │ │ │ strb r3, [sp, #85] @ 0x55 │ │ │ │ b 23605c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012da024 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012d9f38 │ │ │ │ - sbceq r6, r1, ip, ror #27 │ │ │ │ + sbceq r6, r1, ip, lsl #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [pc, #100] @ 236264 │ │ │ │ ldr r2, [pc, #100] @ 236268 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -518260,15 +518260,15 @@ │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #64 @ 0x40 │ │ │ │ bne 236454 │ │ │ │ ldr r1, [r6] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mov r2, #0 │ │ │ │ - bl 847d84 │ │ │ │ + bl 847da4 │ │ │ │ ldr sl, [r6, #652] @ 0x28c │ │ │ │ mov r8, r0 │ │ │ │ ldrb r3, [sl, #936] @ 0x3a8 │ │ │ │ cmp r3, #5 │ │ │ │ bhi 236464 │ │ │ │ add sl, sp, #256 @ 0x100 │ │ │ │ mov r2, #532 @ 0x214 │ │ │ │ @@ -518402,15 +518402,15 @@ │ │ │ │ ldr r3, [pc, #372] @ 236690 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #64 @ 0x40 │ │ │ │ bne 236604 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #0 │ │ │ │ - bl 847d84 │ │ │ │ + bl 847da4 │ │ │ │ ldr r3, [r4, #652] @ 0x28c │ │ │ │ mov r6, r0 │ │ │ │ ldrb r3, [r3, #936] @ 0x3a8 │ │ │ │ cmp r3, #5 │ │ │ │ bhi 236674 │ │ │ │ mov r1, r6 │ │ │ │ mov r3, #0 │ │ │ │ @@ -518494,15 +518494,15 @@ │ │ │ │ @ instruction: 0x012d9b48 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012d9b38 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0xfffff92c │ │ │ │ @ instruction: 0x012d9a1c │ │ │ │ - smulleq r6, r1, r0, r9 │ │ │ │ + strheq r6, [r1], #144 @ 0x90 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #248] @ 2367b4 │ │ │ │ subs r4, r0, #0 │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -518565,16 +518565,16 @@ │ │ │ │ mov r0, #1 │ │ │ │ bl 17b978 │ │ │ │ b 236700 │ │ │ │ mov r6, r4 │ │ │ │ b 236700 │ │ │ │ @ instruction: 0x012d9938 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r3, r0, ip, lsr #21 │ │ │ │ - adceq fp, lr, r0, lsl pc │ │ │ │ + adcseq r3, r0, ip, asr #21 │ │ │ │ + adceq fp, lr, r0, lsr pc │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r3, [r0] │ │ │ │ ldrne r0, [r3, #268] @ 0x10c │ │ │ │ addne r0, r0, #24 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -518796,15 +518796,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 236b4c │ │ │ │ add sp, sp, #32 │ │ │ │ pop {r4, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012d9598 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r3, r0, ip, asr r7 │ │ │ │ + adcseq r3, r0, ip, ror r7 │ │ │ │ @ instruction: 0xffffedd8 │ │ │ │ @ instruction: 0xffffedc0 │ │ │ │ @ instruction: 0xffffedc4 │ │ │ │ ldrdeq r9, [sp, -r8]! │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -519003,20 +519003,20 @@ │ │ │ │ bne 236e2c │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp r6, r9 │ │ │ │ beq 236ebc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r6, #0 │ │ │ │ beq 236ebc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 236ebc │ │ │ │ mov r0, r6 │ │ │ │ bl 2bb3d8 │ │ │ │ mov r6, r9 │ │ │ │ b 236e0c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -519154,15 +519154,15 @@ │ │ │ │ mov r4, r7 │ │ │ │ mov fp, #0 │ │ │ │ b 2370fc │ │ │ │ cmp fp, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ beq 2370f4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r6, r4 │ │ │ │ beq 237178 │ │ │ │ cmp fp, #0 │ │ │ │ mov r5, fp │ │ │ │ ldr fp, [r4, #4]! │ │ │ │ beq 2370e0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ @@ -519175,33 +519175,33 @@ │ │ │ │ ldr r3, [fp, #4] │ │ │ │ cmp r3, r2 │ │ │ │ bcs 23711c │ │ │ │ cmp r5, fp │ │ │ │ beq 237164 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 237164 │ │ │ │ mov r0, r5 │ │ │ │ bl 2bb3d8 │ │ │ │ cmp r6, r4 │ │ │ │ mov r5, fp │ │ │ │ beq 23717c │ │ │ │ ldr fp, [r4, #4]! │ │ │ │ b 23710c │ │ │ │ mov r5, fp │ │ │ │ ldr r4, [sl, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add fp, r4, #900 @ 0x384 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2372cc │ │ │ │ ldr r3, [pc, #500] @ 237394 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #1 │ │ │ │ @@ -519209,15 +519209,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 2bbc1c │ │ │ │ ldr r4, [sl, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add fp, r4, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2371e4 │ │ │ │ b 2372e4 │ │ │ │ cmp r6, r7 │ │ │ │ beq 237254 │ │ │ │ ldr r4, [r7, #4]! │ │ │ │ mov r1, r5 │ │ │ │ @@ -519228,24 +519228,24 @@ │ │ │ │ beq 2371dc │ │ │ │ ldr r2, [r5, #8] │ │ │ │ ldr r3, [r4, #388] @ 0x184 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, r8, lsl r2 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #388] @ 0x184 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2371dc │ │ │ │ mov r0, r5 │ │ │ │ bl 2bb3d8 │ │ │ │ cmp r6, r7 │ │ │ │ bne 2371e4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2370c0 │ │ │ │ mov r0, r5 │ │ │ │ bl 2bb3d8 │ │ │ │ b 2370c0 │ │ │ │ cmp r5, #0 │ │ │ │ bne 237234 │ │ │ │ @@ -519255,15 +519255,15 @@ │ │ │ │ mov r1, r4 │ │ │ │ bl 2bb06c │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 2372c0 │ │ │ │ add r4, r9, #4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ subs r3, r0, #0 │ │ │ │ beq 23727c │ │ │ │ add r2, r5, #1 │ │ │ │ ldr r1, [r9, #136] @ 0x88 │ │ │ │ bic r2, r2, r5 │ │ │ │ mov r0, #1 │ │ │ │ clz r2, r2 │ │ │ │ @@ -519289,15 +519289,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, fp │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [fp] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 237300 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2372ec │ │ │ │ b 2371e4 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ @@ -519315,27 +519315,27 @@ │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2371b0 │ │ │ │ ldr r1, [r4, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 237368 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2372ec │ │ │ │ b 2371e4 │ │ │ │ @ instruction: 0x012d8f50 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r0, r0, pc, lsl #3 │ │ │ │ - adceq fp, lr, r4, lsr r3 │ │ │ │ - strheq r5, [r1], #200 @ 0xc8 │ │ │ │ - adcseq r2, r0, ip, ror #29 │ │ │ │ + adceq fp, lr, r4, asr r3 │ │ │ │ + ldrdeq r5, [r1], #200 @ 0xc8 │ │ │ │ + adcseq r2, r0, ip, lsl #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldrh r4, [r1, #12] │ │ │ │ mov r5, r1 │ │ │ │ add r4, r4, #1 │ │ │ │ @@ -519372,15 +519372,15 @@ │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r6, [r0, #652] @ 0x28c │ │ │ │ mov r5, r0 │ │ │ │ add r4, r6, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 237570 │ │ │ │ ldr r1, [r6, #2184] @ 0x888 │ │ │ │ cmp r1, #0 │ │ │ │ mov r2, r1 │ │ │ │ movne r7, #0 │ │ │ │ movne r8, #1 │ │ │ │ @@ -519407,18 +519407,18 @@ │ │ │ │ sub r3, r3, r2 │ │ │ │ cmp r3, #0 │ │ │ │ bge 237480 │ │ │ │ cmp r7, r9 │ │ │ │ beq 237508 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 237504 │ │ │ │ mov r0, r7 │ │ │ │ bl 2bb3d8 │ │ │ │ ldr r1, [r6, #2184] @ 0x888 │ │ │ │ mov r7, r9 │ │ │ │ ands r2, r4, r1 │ │ │ │ @@ -519429,39 +519429,39 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 236df0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r5, [r5, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r6, r5, #900 @ 0x384 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2375b4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, #0 │ │ │ │ b 23752c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r7, r9 │ │ │ │ ldr r1, [r6, #2184] @ 0x888 │ │ │ │ b 23750c │ │ │ │ cmp r0, #2 │ │ │ │ bne 2375d0 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, #2 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r4] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 23758c │ │ │ │ cmp r7, #0 │ │ │ │ bne 237578 │ │ │ │ b 237464 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -519471,15 +519471,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [r6, #900] @ 0x384 │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ beq 2375a8 │ │ │ │ b 2375d4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3912] @ 0xf48 │ │ │ │ @@ -519499,15 +519499,15 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #140] @ 0x8c │ │ │ │ mov r3, #0 │ │ │ │ bl 3b570 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 237844 │ │ │ │ ldr r1, [sl, #2184] @ 0x888 │ │ │ │ cmp r1, #0 │ │ │ │ mov r4, r1 │ │ │ │ movne r6, #0 │ │ │ │ movne fp, #1 │ │ │ │ @@ -519533,22 +519533,22 @@ │ │ │ │ cmp r2, r5 │ │ │ │ lsl r6, r6, #2 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ beq 23770c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ cmp r2, #0 │ │ │ │ beq 237708 │ │ │ │ mov r0, r2 │ │ │ │ mov r1, #1 │ │ │ │ str r2, [sp, #4] │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldr r2, [sp, #4] │ │ │ │ cmp r0, #0 │ │ │ │ beq 2377dc │ │ │ │ ldr r1, [sl, #2184] @ 0x888 │ │ │ │ add r6, sp, r6 │ │ │ │ ands r4, r4, r1 │ │ │ │ str r5, [r6, #12] │ │ │ │ @@ -519568,25 +519568,25 @@ │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r5, r6 │ │ │ │ bne 237734 │ │ │ │ ldr r5, [r9, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r7, r5, #900 @ 0x384 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 237888 │ │ │ │ add r8, r8, r6, lsl #2 │ │ │ │ mov r6, #0 │ │ │ │ ldr r5, [r4], #4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2377a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2377a4 │ │ │ │ mov r0, r5 │ │ │ │ bl 2bba70 │ │ │ │ cmp r8, r4 │ │ │ │ str r6, [r4, #-4] │ │ │ │ bne 23777c │ │ │ │ @@ -519604,15 +519604,15 @@ │ │ │ │ mov r0, r2 │ │ │ │ bl 2bb3d8 │ │ │ │ b 237708 │ │ │ │ ldr r5, [r9, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r4, r5, #900 @ 0x384 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2377b0 │ │ │ │ mov r3, #0 │ │ │ │ ldr r2, [pc, #196] @ 2378d4 │ │ │ │ str r3, [r5, #900] @ 0x384 │ │ │ │ ldr r3, [pc, #180] @ 2378cc │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -519633,15 +519633,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 237860 │ │ │ │ cmp r5, #0 │ │ │ │ bne 23784c │ │ │ │ b 237660 │ │ │ │ mov r3, #0 │ │ │ │ @@ -519650,15 +519650,15 @@ │ │ │ │ str r3, [r5, #900] @ 0x384 │ │ │ │ bl 1798a0 │ │ │ │ b 237774 │ │ │ │ ldr r1, [sl, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 23787c │ │ │ │ b 2378a4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012d89e0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -519671,47 +519671,47 @@ │ │ │ │ ldr r7, [r0, #652] @ 0x28c │ │ │ │ mov r4, r0 │ │ │ │ add r5, r7, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r6, r1 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2379b0 │ │ │ │ ldr r3, [r6, #496] @ 0x1f0 │ │ │ │ ldr r5, [r3, #8] │ │ │ │ cmp r5, #0 │ │ │ │ beq 237974 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r6, [r4, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r7, r6, #900 @ 0x384 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2379f4 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ cmp r3, r4 │ │ │ │ beq 2379a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 2bba70 │ │ │ │ ldr r4, [r4, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r6, r4, #900 @ 0x384 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r5, [r4, #900] @ 0x384 │ │ │ │ bl 1798a0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -519725,15 +519725,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 2379cc │ │ │ │ cmp r7, #0 │ │ │ │ bne 2379b8 │ │ │ │ b 237910 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r7 │ │ │ │ @@ -519742,15 +519742,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ b 237948 │ │ │ │ ldr r0, [r7, #900] @ 0x384 │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ beq 2379e8 │ │ │ │ b 237a10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3912] @ 0xf48 │ │ │ │ @@ -519772,15 +519772,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bl 3b570 │ │ │ │ ldr r5, [r8, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r4, r5, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 237c4c │ │ │ │ ldr r3, [sp] │ │ │ │ ldr r1, [r3, #496] @ 0x1f0 │ │ │ │ ldr r7, [r1, #4] │ │ │ │ cmp r7, #0 │ │ │ │ beq 237bd0 │ │ │ │ @@ -519792,20 +519792,20 @@ │ │ │ │ b 237b2c │ │ │ │ ldr r7, [sl] │ │ │ │ add r9, r9, #1 │ │ │ │ cmp r7, r5 │ │ │ │ beq 237b1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 237b10 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 237b10 │ │ │ │ mov r0, r7 │ │ │ │ bl 2bb3d8 │ │ │ │ ldr r3, [sp] │ │ │ │ ldr r2, [r8, #652] @ 0x28c │ │ │ │ ldr r1, [r3, #496] @ 0x1f0 │ │ │ │ @@ -519823,27 +519823,27 @@ │ │ │ │ eor r4, r7, fp, lsl r4 │ │ │ │ cmp r5, #0 │ │ │ │ bne 237ad0 │ │ │ │ add r4, r2, #900 @ 0x384 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r2, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ bne 237cf0 │ │ │ │ cmp r9, #0 │ │ │ │ beq 237bec │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r7, #0 │ │ │ │ add r9, r3, r9, lsl #2 │ │ │ │ b 237bb4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 237ba8 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bba70 │ │ │ │ cmp r9, r6 │ │ │ │ str r7, [r6, #-4] │ │ │ │ beq 237bec │ │ │ │ @@ -519854,15 +519854,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbc1c │ │ │ │ b 237b8c │ │ │ │ ldr r5, [r8, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r4, r5, #900 @ 0x384 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 237c90 │ │ │ │ ldr r2, [pc, #284] @ 237d10 │ │ │ │ ldr r3, [pc, #276] @ 237d0c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -519872,15 +519872,15 @@ │ │ │ │ bne 237d04 │ │ │ │ add sp, sp, #148 @ 0x94 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, r2, #900 @ 0x384 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r2, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ beq 237b7c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ str r7, [r2, #900] @ 0x384 │ │ │ │ bl 1798a0 │ │ │ │ @@ -519891,15 +519891,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 237c68 │ │ │ │ cmp r5, #0 │ │ │ │ bne 237c54 │ │ │ │ b 237aa4 │ │ │ │ ldr r2, [pc, #124] @ 237d14 │ │ │ │ @@ -519917,15 +519917,15 @@ │ │ │ │ add sp, sp, #148 @ 0x94 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 1798a0 │ │ │ │ ldr r1, [r5, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 237c84 │ │ │ │ b 237cd0 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ str r5, [r2, #900] @ 0x384 │ │ │ │ @@ -519972,15 +519972,15 @@ │ │ │ │ bx lr │ │ │ │ ldr r5, [r0, #652] @ 0x28c │ │ │ │ mov r6, r0 │ │ │ │ add r8, r5, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 237e88 │ │ │ │ ldr r1, [pc, #316] @ 237f08 │ │ │ │ add r3, sp, #48 @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r1, [r4, r1] │ │ │ │ mov r2, r7 │ │ │ │ @@ -520015,60 +520015,60 @@ │ │ │ │ mov r0, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ ldr r4, [r6, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, r4, #900 @ 0x384 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 237d6c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #900] @ 0x384 │ │ │ │ bl 1798a0 │ │ │ │ b 237d6c │ │ │ │ cmp r0, #2 │ │ │ │ beq 237eb4 │ │ │ │ ldr r1, [r5, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ beq 237ee4 │ │ │ │ b 237e94 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 237ec8 │ │ │ │ cmp r9, #0 │ │ │ │ bne 237eb4 │ │ │ │ b 237dc4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq sp, r4, r2, r8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012d82a4 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ smlawbeq sp, r4, r2, r8 │ │ │ │ andeq r1, r0, ip, lsl r5 │ │ │ │ - adcseq r2, r0, r8, lsl #9 │ │ │ │ - adcseq r5, r0, ip, lsr #14 │ │ │ │ - adcseq r2, r0, r0, ror r4 │ │ │ │ - adcseq r6, sp, r8, asr #3 │ │ │ │ + adcseq r2, r0, r8, lsr #9 │ │ │ │ + adcseq r5, r0, ip, asr #14 │ │ │ │ + umlalseq r2, r0, r0, r4 │ │ │ │ + adcseq r6, sp, r8, ror #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #280] @ 23804c │ │ │ │ subs r4, r0, #0 │ │ │ │ sub sp, sp, #16 │ │ │ │ @@ -520139,29 +520139,29 @@ │ │ │ │ str r4, [sp, #8] │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 237f70 │ │ │ │ smlawteq sp, r0, r0, r8 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - strdeq r4, [r1], #252 @ 0xfc │ │ │ │ - adceq sl, lr, r4, asr #12 │ │ │ │ - adcseq r2, r0, r8, asr r2 │ │ │ │ + sbceq r5, r1, ip, lsl r0 │ │ │ │ + adceq sl, lr, r4, ror #12 │ │ │ │ + adcseq r2, r0, r8, ror r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r0, #96] @ 0x60 │ │ │ │ mov r4, r0 │ │ │ │ add r7, r5, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r6, r1 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2381ec │ │ │ │ ldr ip, [r4, #496] @ 0x1f0 │ │ │ │ cmp r6, #0 │ │ │ │ mov r0, ip │ │ │ │ beq 238154 │ │ │ │ ldr r1, [ip, #4] │ │ │ │ @@ -520196,15 +520196,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ cmp r6, #0 │ │ │ │ moveq r0, ip │ │ │ │ str r3, [ip, #4] │ │ │ │ beq 23814c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2381e0 │ │ │ │ ldr ip, [r4, #496] @ 0x1f0 │ │ │ │ mov r0, ip │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9, #8] │ │ │ │ ldr r2, [r0, #12] │ │ │ │ @@ -520230,15 +520230,15 @@ │ │ │ │ eor r8, r2, r6, lsl r3 │ │ │ │ bne 238168 │ │ │ │ mov r0, ip │ │ │ │ mov r4, #0 │ │ │ │ str r4, [r0, #12] │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, r4 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r0, r7 │ │ │ │ str r4, [r5, #900] @ 0x384 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 1798a0 │ │ │ │ @@ -520251,26 +520251,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 238208 │ │ │ │ cmp r8, #0 │ │ │ │ bne 2381f4 │ │ │ │ b 238098 │ │ │ │ ldr r1, [r5, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 238224 │ │ │ │ b 238234 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -520280,27 +520280,27 @@ │ │ │ │ mov r6, r0 │ │ │ │ add r7, r8, #2048 @ 0x800 │ │ │ │ bne 2382ec │ │ │ │ add r5, r8, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 238324 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ bl 237090 │ │ │ │ ldr r7, [r6, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r8, r7, #900 @ 0x384 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23830c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ cmp r5, #0 │ │ │ │ moveq r4, #0 │ │ │ │ andne r4, r4, #1 │ │ │ │ @@ -520329,26 +520329,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 238340 │ │ │ │ cmp r8, #0 │ │ │ │ bne 23832c │ │ │ │ b 238294 │ │ │ │ ldr r1, [r8, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 23835c │ │ │ │ b 23836c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -520421,15 +520421,15 @@ │ │ │ │ bne 238450 │ │ │ │ ldr r8, [r7, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r5, r8, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ strh lr, [r4, #12] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2385e4 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, #16 │ │ │ │ mov r0, r4 │ │ │ │ ldr fp, [r7, #652] @ 0x28c │ │ │ │ bl 236ec4 │ │ │ │ @@ -520449,20 +520449,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ ldr r8, [r5, #8] │ │ │ │ cmp r8, #0 │ │ │ │ beq 238530 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r4, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, r4, #900 @ 0x384 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 238628 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ bl 236cc0 │ │ │ │ mov r0, r8 │ │ │ │ mov r1, r6 │ │ │ │ @@ -520505,15 +520505,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 238600 │ │ │ │ cmp r8, #0 │ │ │ │ bne 2385ec │ │ │ │ b 2384c8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -520522,15 +520522,15 @@ │ │ │ │ str r3, [r4, #900] @ 0x384 │ │ │ │ bl 1798a0 │ │ │ │ b 23854c │ │ │ │ ldr r1, [r8, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 23861c │ │ │ │ b 238644 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -521056,15 +521056,15 @@ │ │ │ │ bl 3a3c4 │ │ │ │ str r0, [r7, #32] │ │ │ │ b 238e78 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012d7260 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012d7230 │ │ │ │ - adcseq r0, r0, ip, asr #18 │ │ │ │ + adcseq r0, r0, ip, ror #18 │ │ │ │ eorsgt r3, r0, r3, lsl #28 │ │ │ │ ldr r3, [r0, #1736] @ 0x6c8 │ │ │ │ add r2, r3, #1 │ │ │ │ add r3, r0, r3, lsl #2 │ │ │ │ str r2, [r0, #1736] @ 0x6c8 │ │ │ │ str r1, [r3, #1724] @ 0x6bc │ │ │ │ bx lr │ │ │ │ @@ -521074,15 +521074,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [r0, #1304] @ 0x518 │ │ │ │ mov r4, r0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 238f38 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 238f64 │ │ │ │ mov r2, #0 │ │ │ │ mvn r1, #0 │ │ │ │ ldr ip, [r4, #1972] @ 0x7b4 │ │ │ │ str r2, [r4, #1304] @ 0x518 │ │ │ │ add r3, r4, #20480 @ 0x5000 │ │ │ │ @@ -521097,15 +521097,15 @@ │ │ │ │ str ip, [r4, #1976] @ 0x7b8 │ │ │ │ bl 3b570 │ │ │ │ ldr r5, [r4, #1300] @ 0x514 │ │ │ │ cmp r5, #0 │ │ │ │ beq 238f70 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r5 │ │ │ │ bl 238d80 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, r5 │ │ │ │ bl 2bba70 │ │ │ │ @@ -521117,20 +521117,20 @@ │ │ │ │ ldr r6, [r4, #1300] @ 0x514 │ │ │ │ cmp r6, r0 │ │ │ │ mov r5, r0 │ │ │ │ beq 238fc4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 238fa0 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r6, #0 │ │ │ │ beq 238fc4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 238fc4 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bba70 │ │ │ │ ldr r0, [r4, #1972] @ 0x7b4 │ │ │ │ add r3, r4, #20480 @ 0x5000 │ │ │ │ mov r2, #1 │ │ │ │ @@ -521185,15 +521185,15 @@ │ │ │ │ mov r2, r7 │ │ │ │ cmp r3, #4 │ │ │ │ mov r1, r6 │ │ │ │ bhi 2390c0 │ │ │ │ bl 238974 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2390c8 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ bl 238a10 │ │ │ │ b 2390a4 │ │ │ │ mov r0, r4 │ │ │ │ @@ -521214,17 +521214,17 @@ │ │ │ │ str r6, [sp, #12] │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 23903c │ │ │ │ @ instruction: 0x012d6fe0 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r3, r1, r4, asr pc │ │ │ │ - adceq r9, lr, r8, ror r5 │ │ │ │ - adcseq r1, r0, r4, lsr #3 │ │ │ │ + sbceq r3, r1, r4, ror pc │ │ │ │ + umlaleq r9, lr, r8, r5 │ │ │ │ + adcseq r1, r0, r4, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #864] @ 2394a8 │ │ │ │ ldr r3, [pc, #864] @ 2394ac │ │ │ │ @@ -521287,23 +521287,23 @@ │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 23c24c │ │ │ │ cmp r4, #0 │ │ │ │ beq 239258 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 239258 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bba70 │ │ │ │ add r0, r5, #19712 @ 0x4d00 │ │ │ │ and r1, r6, #1 │ │ │ │ add r0, r0, #184 @ 0xb8 │ │ │ │ - bl 959034 │ │ │ │ + bl 959054 │ │ │ │ ldr r2, [pc, #588] @ 2394bc │ │ │ │ ldr r3, [pc, #568] @ 2394ac │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -521444,22 +521444,22 @@ │ │ │ │ bl 17b978 │ │ │ │ b 239194 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012d6eb0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012d6e7c │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r1, r0, ip, lsl r1 │ │ │ │ + adcseq r1, r0, ip, lsr r1 │ │ │ │ smlawbeq sp, r8, sp, r6 │ │ │ │ - adcseq r1, r0, r0, asr r0 │ │ │ │ - adcseq r1, r0, ip, lsr r0 │ │ │ │ - @ instruction: 0x00b00ef4 │ │ │ │ - sbceq r3, r1, r0, asr #23 │ │ │ │ - strdeq r9, [lr], r8 @ │ │ │ │ - adcseq r0, r0, r8, lsr lr │ │ │ │ + adcseq r1, r0, r0, ror r0 │ │ │ │ + adcseq r1, r0, ip, asr r0 │ │ │ │ + adcseq r0, r0, r4, lsl pc │ │ │ │ + sbceq r3, r1, r0, ror #23 │ │ │ │ + adceq r9, lr, r8, lsl r2 │ │ │ │ + adcseq r0, r0, r8, asr lr │ │ │ │ bics r3, r1, #12288 @ 0x3000 │ │ │ │ bxeq lr │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ b 23912c │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ @@ -521470,34 +521470,34 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r5, [r0, #1304] @ 0x518 │ │ │ │ mov r4, r0 │ │ │ │ cmp r5, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 239538 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r5 │ │ │ │ bl 238d80 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 238254 │ │ │ │ ldr r6, [r4, #1304] @ 0x518 │ │ │ │ cmp r6, r0 │ │ │ │ mov r5, r0 │ │ │ │ beq 239580 │ │ │ │ cmp r0, #0 │ │ │ │ beq 23955c │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r6, #0 │ │ │ │ beq 239580 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 239580 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bba70 │ │ │ │ ldr r0, [r4, #1972] @ 0x7b4 │ │ │ │ add r3, r4, #20480 @ 0x5000 │ │ │ │ mov r2, #1 │ │ │ │ @@ -521527,29 +521527,29 @@ │ │ │ │ tst r2, #1 │ │ │ │ bne 239848 │ │ │ │ ldr r6, [r5, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r4, r6, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 239880 │ │ │ │ ldr r6, [r5, #652] @ 0x28c │ │ │ │ ldr r2, [r5, #636] @ 0x27c │ │ │ │ ldr r3, [r5, #640] @ 0x280 │ │ │ │ mov r4, #0 │ │ │ │ add r8, r6, #900 @ 0x384 │ │ │ │ str r3, [r2, #4] │ │ │ │ mvn r1, #0 │ │ │ │ str r2, [r3] │ │ │ │ mov r0, r8 │ │ │ │ str r4, [r5, #640] @ 0x280 │ │ │ │ str r4, [r5, #636] @ 0x27c │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, r4 │ │ │ │ bne 239834 │ │ │ │ add r0, r5, #1296 @ 0x510 │ │ │ │ add r0, r0, #12 │ │ │ │ mov r1, #0 │ │ │ │ bl 23c24c │ │ │ │ ldr r0, [r5, #1316] @ 0x524 │ │ │ │ @@ -521570,15 +521570,15 @@ │ │ │ │ add r0, r0, #44 @ 0x2c │ │ │ │ bl 83448 │ │ │ │ ldr r4, [r5, #1300] @ 0x514 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2396bc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2397dc │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r5, #1300] @ 0x514 │ │ │ │ bl 237430 │ │ │ │ subs r4, r0, #0 │ │ │ │ @@ -521586,23 +521586,23 @@ │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 2375f4 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbc1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2397e8 │ │ │ │ mov r0, r5 │ │ │ │ bl 23f664 │ │ │ │ ldr r0, [r5, #660] @ 0x294 │ │ │ │ cmp r0, #0 │ │ │ │ beq 239714 │ │ │ │ - bl 83349c │ │ │ │ + bl 8334bc │ │ │ │ ldr r0, [r5, #16] │ │ │ │ cmp r0, #0 │ │ │ │ beq 239724 │ │ │ │ bl 5a57c │ │ │ │ ldr r1, [r5, #664] @ 0x298 │ │ │ │ cmp r1, #0 │ │ │ │ beq 23973c │ │ │ │ @@ -521634,15 +521634,15 @@ │ │ │ │ bl 2cd0d0 │ │ │ │ ldr r0, [r5, #656] @ 0x290 │ │ │ │ bl 2ce1bc │ │ │ │ ldr r0, [r5, #656] @ 0x290 │ │ │ │ bl 2cd9a0 │ │ │ │ add r0, r5, #19712 @ 0x4d00 │ │ │ │ add r0, r0, #184 @ 0xb8 │ │ │ │ - bl 958f94 │ │ │ │ + bl 958fb4 │ │ │ │ add r0, r5, #704 @ 0x2c0 │ │ │ │ bl 2bac80 │ │ │ │ ldr r0, [r8, #3492] @ 0xda4 │ │ │ │ bl 2b81ec │ │ │ │ ldr r2, [pc, #292] @ 2398f0 │ │ │ │ ldr r3, [r7] │ │ │ │ tst r2, r3 │ │ │ │ @@ -521697,38 +521697,38 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r4] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 23989c │ │ │ │ cmp r6, #0 │ │ │ │ bne 239888 │ │ │ │ b 239610 │ │ │ │ ldr r0, [r6, #900] @ 0x384 │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ beq 2398b8 │ │ │ │ b 2398c8 │ │ │ │ @ instruction: 0x012d6a24 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r8, r0, r1 │ │ │ │ - adceq r8, lr, r4, asr lr │ │ │ │ - adcseq r0, r0, ip, ror #22 │ │ │ │ - sbceq r3, r1, ip, lsl #16 │ │ │ │ + adceq r8, lr, r4, ror lr │ │ │ │ + adcseq r0, r0, ip, lsl #23 │ │ │ │ + sbceq r3, r1, ip, lsr #16 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ - adcseq r0, r0, r4, lsl fp │ │ │ │ - adceq r8, lr, ip, lsl #28 │ │ │ │ + adcseq r0, r0, r4, lsr fp │ │ │ │ + adceq r8, lr, ip, lsr #28 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3936] @ 0xf60 │ │ │ │ ldr ip, [pc, #440] @ 239adc │ │ │ │ ldr r3, [pc, #440] @ 239ae0 │ │ │ │ sub sp, sp, #128 @ 0x80 │ │ │ │ @@ -521841,15 +521841,15 @@ │ │ │ │ add sp, sp, #128 @ 0x80 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r6, [sp, -r0]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r1, r1 │ │ │ │ eorseq r0, r1, r1 │ │ │ │ - strheq r3, [r1], #108 @ 0x6c │ │ │ │ + ldrdeq r3, [r1], #108 @ 0x6c │ │ │ │ andeq r0, r0, r1, lsl #30 │ │ │ │ @ instruction: 0x012d6550 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ add r5, r0, #16384 @ 0x4000 │ │ │ │ @@ -521863,25 +521863,25 @@ │ │ │ │ ldr r1, [r2, #232] @ 0xe8 │ │ │ │ blx r3 │ │ │ │ ldr r4, [r5, #3924] @ 0xf54 │ │ │ │ cmp r4, #0 │ │ │ │ beq 239b50 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 239b84 │ │ │ │ ldr r4, [r5, #3928] @ 0xf58 │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #3924] @ 0xf54 │ │ │ │ beq 239b78 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 239ba8 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #3928] @ 0xf58 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -522002,36 +522002,36 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 23fb14 │ │ │ │ mov r0, r4 │ │ │ │ bl 248920 │ │ │ │ mov r0, r4 │ │ │ │ bl 247f44 │ │ │ │ mov r0, r4 │ │ │ │ - bl 832e84 │ │ │ │ + bl 832ea4 │ │ │ │ cmp r0, r8 │ │ │ │ str r0, [r4, #660] @ 0x294 │ │ │ │ beq 239ee8 │ │ │ │ mov r1, r8 │ │ │ │ ldr r8, [r4, #652] @ 0x28c │ │ │ │ add r3, r4, #844 @ 0x34c │ │ │ │ str r3, [r4, #844] @ 0x34c │ │ │ │ str r3, [r4, #848] @ 0x350 │ │ │ │ add r6, r8, #900 @ 0x384 │ │ │ │ add r3, r4, #892 @ 0x37c │ │ │ │ mov r2, r9 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r4, #892] @ 0x37c │ │ │ │ str r3, [r4, #896] @ 0x380 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 239efc │ │ │ │ add r6, r5, #2208 @ 0x8a0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ lsl r0, r0, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ cmp r0, #0 │ │ │ │ beq 239dbc │ │ │ │ ldr r6, [r4, #652] @ 0x28c │ │ │ │ add r3, r4, #1328 @ 0x530 │ │ │ │ ldr r2, [r6, #896] @ 0x380 │ │ │ │ @@ -522041,15 +522041,15 @@ │ │ │ │ add r8, r6, #900 @ 0x384 │ │ │ │ str r1, [r4, #636] @ 0x27c │ │ │ │ str r2, [r4, #640] @ 0x280 │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [r2] │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r6, #896] @ 0x380 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 239f40 │ │ │ │ add r3, r4, #1456 @ 0x5b0 │ │ │ │ add r3, r3, #12 │ │ │ │ str r3, [r4, #1336] @ 0x538 │ │ │ │ bl 2b92fc │ │ │ │ ldr r2, [pc, #396] @ 239fbc │ │ │ │ @@ -522064,15 +522064,15 @@ │ │ │ │ add r0, r0, #184 @ 0xb8 │ │ │ │ str r1, [sp, #4] │ │ │ │ str r2, [sp] │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #8 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 83ef48 │ │ │ │ + bl 83ef68 │ │ │ │ ldr r1, [r5, #2008] @ 0x7d8 │ │ │ │ add r0, r4, #704 @ 0x2c0 │ │ │ │ bl 2babe8 │ │ │ │ ldr r2, [pc, #328] @ 239fc8 │ │ │ │ ldr r3, [pc, #256] @ 239f84 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -522111,15 +522111,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 239f18 │ │ │ │ cmp r8, #0 │ │ │ │ bne 239f04 │ │ │ │ b 239db8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -522128,15 +522128,15 @@ │ │ │ │ str r3, [r6, #900] @ 0x384 │ │ │ │ bl 1798a0 │ │ │ │ b 239e18 │ │ │ │ ldr r1, [r8, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 239f34 │ │ │ │ b 239f5c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012d6414 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -522332,15 +522332,15 @@ │ │ │ │ orr r3, r3, r6 │ │ │ │ add r4, r8, #900 @ 0x384 │ │ │ │ strh r0, [r5, #112] @ 0x70 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r1, [r5, #108] @ 0x6c │ │ │ │ str r3, [r5, #60] @ 0x3c │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23a3a0 │ │ │ │ tst r6, #1020 @ 0x3fc │ │ │ │ beq 23a2f4 │ │ │ │ ldrb r3, [r5, #203] @ 0xcb │ │ │ │ cmp r3, #0 │ │ │ │ beq 23a2f4 │ │ │ │ @@ -522389,15 +522389,15 @@ │ │ │ │ cmp r6, r4 │ │ │ │ sub r4, r4, #40 @ 0x28 │ │ │ │ bne 23a348 │ │ │ │ ldr r4, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, r4, #900 @ 0x384 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #900] @ 0x384 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ @@ -522408,26 +522408,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 23a3bc │ │ │ │ cmp r8, #0 │ │ │ │ bne 23a3a8 │ │ │ │ b 23a2a4 │ │ │ │ ldr r1, [r8, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 23a3d8 │ │ │ │ b 23a3e8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -522443,15 +522443,15 @@ │ │ │ │ add fp, pc, fp │ │ │ │ cmp r0, #0 │ │ │ │ bne 23a460 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 23a580 │ │ │ │ mov r0, r5 │ │ │ │ bl 238ec8 │ │ │ │ mov r1, r6 │ │ │ │ mov r4, r0 │ │ │ │ bl 23a218 │ │ │ │ @@ -522511,15 +522511,15 @@ │ │ │ │ strd r8, [sp] │ │ │ │ str sl, [sp, #8] │ │ │ │ bl 2bd108 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bc584 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23a444 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 2bba70 │ │ │ │ mov r0, r4 │ │ │ │ @@ -522591,19 +522591,19 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ b 23a5e8 │ │ │ │ ldr r3, [pc, #28] @ 23a6b4 │ │ │ │ add r3, pc, r3 │ │ │ │ b 23a5c4 │ │ │ │ smlawteq sp, r0, fp, r5 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r2, r1, r8, asr #22 │ │ │ │ - adceq r8, lr, r0, asr r0 │ │ │ │ - adceq pc, pc, r0, asr #27 │ │ │ │ - adceq r7, lr, r8, lsr #16 │ │ │ │ - adceq r7, lr, ip, lsl r8 │ │ │ │ + sbceq r2, r1, r8, ror #22 │ │ │ │ + adceq r8, lr, r0, ror r0 │ │ │ │ + adceq pc, pc, r0, ror #27 │ │ │ │ + adceq r7, lr, r8, asr #16 │ │ │ │ + adceq r7, lr, ip, lsr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r7, [r0, #40] @ 0x28 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ ldr r3, [r7, #1984] @ 0x7c0 │ │ │ │ @@ -522647,15 +522647,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 23a88c │ │ │ │ ldr r6, [r7, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r5, r6, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23af4c │ │ │ │ ldr r3, [r7, #1984] @ 0x7c0 │ │ │ │ cmp r3, #0 │ │ │ │ bne 23a8bc │ │ │ │ ldrh r3, [fp, #2] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -522709,15 +522709,15 @@ │ │ │ │ beq 23a86c │ │ │ │ mov r0, r4 │ │ │ │ bl 2bc1ec │ │ │ │ ldr r5, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r6, r5, #900 @ 0x384 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23afb4 │ │ │ │ ldr r7, [r4, #40] @ 0x28 │ │ │ │ ldr r3, [r7, #1980] @ 0x7bc │ │ │ │ tst r3, #1048576 @ 0x100000 │ │ │ │ beq 23a8b4 │ │ │ │ add r7, r7, #16384 @ 0x4000 │ │ │ │ @@ -523151,28 +523151,28 @@ │ │ │ │ b 23a858 │ │ │ │ cmp r0, #2 │ │ │ │ beq 23af78 │ │ │ │ ldr r1, [r6, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 23afa8 │ │ │ │ b 23af58 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 23af8c │ │ │ │ cmp r6, #0 │ │ │ │ bne 23af78 │ │ │ │ b 23a790 │ │ │ │ mov r3, #0 │ │ │ │ @@ -523234,39 +523234,39 @@ │ │ │ │ ldr r8, [r6, #1300] @ 0x514 │ │ │ │ cmp r8, #0 │ │ │ │ moveq r4, r8 │ │ │ │ mov r5, r0 │ │ │ │ beq 23b0b8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r4, [r6, #1300] @ 0x514 │ │ │ │ cmp r4, r5 │ │ │ │ beq 23b0f8 │ │ │ │ cmp r5, #0 │ │ │ │ beq 23b0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 23b0f8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b0f8 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bba70 │ │ │ │ ldr sl, [r6, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r4, sl, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [r6, #1300] @ 0x514 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b658 │ │ │ │ add fp, r6, #8192 @ 0x2000 │ │ │ │ ldr sl, [fp, #2156] @ 0x86c │ │ │ │ ldr r2, [fp, #2160] @ 0x870 │ │ │ │ and r9, sl, r2 │ │ │ │ rsb r4, r9, #0 │ │ │ │ @@ -523457,15 +523457,15 @@ │ │ │ │ ldrb r3, [r8, #64] @ 0x40 │ │ │ │ tst r3, #4 │ │ │ │ bne 23b5a8 │ │ │ │ ldr r4, [r6, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add fp, r4, #900 @ 0x384 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b5cc │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ ldr r2, [r3, #1980] @ 0x7bc │ │ │ │ tst r2, #1048576 @ 0x100000 │ │ │ │ beq 23b45c │ │ │ │ add r3, r3, #16384 @ 0x4000 │ │ │ │ @@ -523498,37 +523498,37 @@ │ │ │ │ ldr r4, [r6, #1300] @ 0x514 │ │ │ │ cmp r4, r8 │ │ │ │ beq 23b59c │ │ │ │ cmp r8, #0 │ │ │ │ beq 23b56c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r4, #0 │ │ │ │ beq 23b4f8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b4f8 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bba70 │ │ │ │ str r8, [r6, #1300] @ 0x514 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b518 │ │ │ │ mov r0, r8 │ │ │ │ bl 2bba70 │ │ │ │ cmp r5, #0 │ │ │ │ beq 23b084 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b084 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 2bba70 │ │ │ │ mov r0, r5 │ │ │ │ @@ -523541,28 +523541,28 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 2bc44c │ │ │ │ b 23b2d0 │ │ │ │ cmp r4, #0 │ │ │ │ beq 23b518 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ strne r8, [r6, #1300] @ 0x514 │ │ │ │ bne 23b518 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bba70 │ │ │ │ str r8, [r6, #1300] @ 0x514 │ │ │ │ b 23b518 │ │ │ │ cmp r8, #0 │ │ │ │ bne 23b4fc │ │ │ │ b 23b518 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b5c4 │ │ │ │ mov r0, r8 │ │ │ │ bl 2bb3d8 │ │ │ │ mov r8, #0 │ │ │ │ b 23b41c │ │ │ │ mov r3, #0 │ │ │ │ @@ -523602,43 +523602,43 @@ │ │ │ │ b 23b474 │ │ │ │ cmp r0, #2 │ │ │ │ beq 23b684 │ │ │ │ ldr r1, [sl, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 23b6b4 │ │ │ │ b 23b664 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 23b698 │ │ │ │ cmp sl, #0 │ │ │ │ bne 23b684 │ │ │ │ b 23b11c │ │ │ │ mov r0, r5 │ │ │ │ bl 2bc44c │ │ │ │ b 23b3d0 │ │ │ │ @ instruction: 0x012d4f90 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r0, r0, fp, ror #4 │ │ │ │ - adceq r7, lr, r0, asr #32 │ │ │ │ - sbceq r1, r1, r0, lsl fp │ │ │ │ - ldrdeq lr, [pc], r0 @ │ │ │ │ + adceq r7, lr, r0, rrx │ │ │ │ + sbceq r1, r1, r0, lsr fp │ │ │ │ + strdeq lr, [pc], r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr lr, [pc, #2216] @ 23bfa4 │ │ │ │ ldr ip, [pc, #2216] @ 23bfa8 │ │ │ │ add lr, pc, lr │ │ │ │ @@ -523741,15 +523741,15 @@ │ │ │ │ cmp r4, r2 │ │ │ │ str r3, [r4] │ │ │ │ bne 23b878 │ │ │ │ mov r0, r5 │ │ │ │ bl 2bc584 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b8b0 │ │ │ │ mov r0, r5 │ │ │ │ bl 2bba70 │ │ │ │ add r3, sp, #68 @ 0x44 │ │ │ │ cmp r7, r3 │ │ │ │ beq 23b96c │ │ │ │ @@ -523798,15 +523798,15 @@ │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ b 23b780 │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ cmp r4, #0 │ │ │ │ beq 23b8bc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b8bc │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -523831,15 +523831,15 @@ │ │ │ │ mov ip, #0 │ │ │ │ bne 23bf8c │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 97b8c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23b794 │ │ │ │ mov r0, r5 │ │ │ │ bl 2bba70 │ │ │ │ b 23b794 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 3b5a0 │ │ │ │ @@ -524197,25 +524197,25 @@ │ │ │ │ udf #0 │ │ │ │ strdeq r4, [sp, -ip]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ ldrdeq r4, [sp, -ip]! │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0x012d4734 │ │ │ │ @ instruction: 0x012d4624 │ │ │ │ - strheq r1, [r1], #96 @ 0x60 │ │ │ │ - adceq lr, pc, r0, lsr #19 │ │ │ │ - @ instruction: 0x00ae6bbc │ │ │ │ - sbceq r1, r1, r0, asr #9 │ │ │ │ + ldrdeq r1, [r1], #96 @ 0x60 │ │ │ │ + adceq lr, pc, r0, asr #19 │ │ │ │ + ldrdeq r6, [lr], ip @ │ │ │ │ + sbceq r1, r1, r0, ror #9 │ │ │ │ bcs fece6a80 │ │ │ │ - sbceq r1, r1, r0, lsr r4 │ │ │ │ + sbceq r1, r1, r0, asr r4 │ │ │ │ ldrbpl r5, [r5, #-1366] @ 0xfffffaaa │ │ │ │ - sbceq r1, r1, r0, ror #6 │ │ │ │ - adceq r6, lr, ip, lsl r0 │ │ │ │ - adceq r6, lr, r0, lsl r0 │ │ │ │ - strdeq r1, [r1], #24 │ │ │ │ + sbceq r1, r1, r0, lsl #7 │ │ │ │ + adceq r6, lr, ip, lsr r0 │ │ │ │ + adceq r6, lr, r0, lsr r0 │ │ │ │ + sbceq r1, r1, r8, lsl r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr ip, [sp, #24] │ │ │ │ str ip, [sp] │ │ │ │ @@ -524374,32 +524374,32 @@ │ │ │ │ cmp r5, r1 │ │ │ │ mov r4, r1 │ │ │ │ beq 23c2a0 │ │ │ │ cmp r1, #0 │ │ │ │ beq 23c284 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r5, #0 │ │ │ │ beq 23c2a0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ subs r1, r0, #0 │ │ │ │ beq 23c2a8 │ │ │ │ str r4, [r6] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r5, [r6] │ │ │ │ add r0, r5, #4 │ │ │ │ bl 23c24c │ │ │ │ ldr r0, [r5, #12] │ │ │ │ cmp r0, #0 │ │ │ │ beq 23c2d0 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 23c30c │ │ │ │ ldr r2, [r5, #44] @ 0x2c │ │ │ │ mov r3, #0 │ │ │ │ cmp r2, r3 │ │ │ │ str r3, [r5, #12] │ │ │ │ bne 23c318 │ │ │ │ @@ -524436,28 +524436,28 @@ │ │ │ │ add r0, r4, #4 │ │ │ │ bl 23c24c │ │ │ │ ldr r5, [r4, #8] │ │ │ │ cmp r5, #0 │ │ │ │ beq 23c384 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 23c3d0 │ │ │ │ ldrb r2, [r4, #16] │ │ │ │ mov r3, #0 │ │ │ │ cmp r2, r3 │ │ │ │ str r3, [r4, #8] │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r1, [r4, #20] │ │ │ │ add r6, r4, #20 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 23c3a0 │ │ │ │ cmp r5, #2 │ │ │ │ beq 23c3dc │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r4, #16] │ │ │ │ @@ -524730,15 +524730,15 @@ │ │ │ │ str r0, [r4, #36] @ 0x24 │ │ │ │ str r5, [r0, #20] │ │ │ │ b 23c7a4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012d3a40 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawbeq sp, r8, r9, r3 │ │ │ │ - umlaleq sp, pc, r8, r0 @ │ │ │ │ + strheq sp, [pc], r8 @ │ │ │ │ eorsgt r3, r0, r3, lsl #28 │ │ │ │ eorsgt r6, r0, sl, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [r1, #44] @ 0x2c │ │ │ │ @@ -524755,15 +524755,15 @@ │ │ │ │ bl 237430 │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 23c888 │ │ │ │ ldrb r3, [r6, #64] @ 0x40 │ │ │ │ tst r3, #4 │ │ │ │ beq 23c8d8 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23c888 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bba70 │ │ │ │ mov r0, r5 │ │ │ │ bl 2394f8 │ │ │ │ ldr r7, [r4, #8] │ │ │ │ @@ -524772,42 +524772,42 @@ │ │ │ │ beq 23c9b4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23c8e4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 23c978 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 23c988 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, #36 @ 0x24 │ │ │ │ str r6, [r4, #8] │ │ │ │ bl 23c24c │ │ │ │ b 23c938 │ │ │ │ ldr r7, [r4, #8] │ │ │ │ cmp r7, r6 │ │ │ │ beq 23c9a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 23c90c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 23c95c │ │ │ │ mov r1, r4 │ │ │ │ add r0, r6, #36 @ 0x24 │ │ │ │ str r6, [r4, #8] │ │ │ │ bl 23c24c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 23c938 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bba70 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ mov r3, #1 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -524898,20 +524898,20 @@ │ │ │ │ ldr r6, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ beq 23cb14 │ │ │ │ cmp r6, r4 │ │ │ │ beq 23cad0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r6, #0 │ │ │ │ beq 23cad0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 23cb08 │ │ │ │ str r4, [r5, #8] │ │ │ │ ldrb r3, [r4, #64] @ 0x40 │ │ │ │ ldr r2, [r4, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [r4, #64] @ 0x40 │ │ │ │ @@ -524927,28 +524927,28 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 2bba70 │ │ │ │ b 23cad0 │ │ │ │ cmp r6, #0 │ │ │ │ beq 23cb30 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 23cb7c │ │ │ │ ldrb r2, [r5, #16] │ │ │ │ mov r3, #0 │ │ │ │ cmp r2, r3 │ │ │ │ str r3, [r5, #8] │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5, #20] │ │ │ │ add r6, r5, #20 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 23cb4c │ │ │ │ cmp r4, #2 │ │ │ │ beq 23cb88 │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r5, #16] │ │ │ │ @@ -525101,15 +525101,15 @@ │ │ │ │ bne 23ce74 │ │ │ │ ldr r6, [r4, #8] │ │ │ │ str r5, [r4, #36] @ 0x24 │ │ │ │ cmp r6, #0 │ │ │ │ beq 23cde8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 23ce10 │ │ │ │ ldrb r2, [r4, #16] │ │ │ │ mov r3, #0 │ │ │ │ cmp r2, r3 │ │ │ │ str r3, [r4, #8] │ │ │ │ bne 23ce3c │ │ │ │ @@ -525131,15 +525131,15 @@ │ │ │ │ b 3a28c │ │ │ │ ldr r0, [r4, #20] │ │ │ │ add r7, r4, #20 │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 23ce44 │ │ │ │ cmp r6, #2 │ │ │ │ beq 23ceb8 │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r4, #16] │ │ │ │ b 23cdfc │ │ │ │ @@ -525162,18 +525162,18 @@ │ │ │ │ b 23cdc4 │ │ │ │ mvn r1, #-2147483648 @ 0x80000000 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798a0 │ │ │ │ b 23ce68 │ │ │ │ @ instruction: 0x012d3254 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r0, r1, r8, asr #5 │ │ │ │ + sbceq r0, r1, r8, ror #5 │ │ │ │ andeq r0, r0, fp, ror #2 │ │ │ │ - adceq sp, pc, r8, ror #11 │ │ │ │ - ldrdeq r5, [lr], ip @ │ │ │ │ + adceq sp, pc, r8, lsl #12 │ │ │ │ + strdeq r5, [lr], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, #1 │ │ │ │ @@ -525199,20 +525199,20 @@ │ │ │ │ cmp r5, r6 │ │ │ │ strb r1, [r4, #16] │ │ │ │ str r1, [r4, #20] │ │ │ │ beq 23cf84 │ │ │ │ cmp r5, #0 │ │ │ │ beq 23cf68 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r6, #0 │ │ │ │ beq 23cf84 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 23cf90 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [r4, #12] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r4, #12] │ │ │ │ bl 3bb4c │ │ │ │ @@ -525448,15 +525448,15 @@ │ │ │ │ str r6, [fp, #-56] @ 0xffffffc8 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [fp, #-40] @ 0xffffffd8 │ │ │ │ mov r3, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23de30 │ │ │ │ ldr r3, [r8, #40] @ 0x28 │ │ │ │ ldr r9, [r3, #652] @ 0x28c │ │ │ │ ldr r3, [r8, #240] @ 0xf0 │ │ │ │ ldr r0, [r9, #2188] @ 0x88c │ │ │ │ cmp r3, #0 │ │ │ │ @@ -525733,15 +525733,15 @@ │ │ │ │ ldr r0, [fp, #-80] @ 0xffffffb0 │ │ │ │ bl 17d4fc │ │ │ │ ldr r4, [r4, #8] │ │ │ │ cmp r4, #0 │ │ │ │ beq 23d7c0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r2, [r4, #220] @ 0xdc │ │ │ │ ldr r1, [r4, #216] @ 0xd8 │ │ │ │ ldr r0, [fp, #-112] @ 0xffffff90 │ │ │ │ add r3, r4, #216 @ 0xd8 │ │ │ │ str r2, [r1, #4] │ │ │ │ str r1, [r2] │ │ │ │ str r3, [r4, #220] @ 0xdc │ │ │ │ @@ -525749,15 +525749,15 @@ │ │ │ │ add r1, r0, #2192 @ 0x890 │ │ │ │ str r1, [r4, #216] @ 0xd8 │ │ │ │ str r2, [r4, #220] @ 0xdc │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [r2] │ │ │ │ str r3, [r0, #2196] @ 0x894 │ │ │ │ ldr r0, [fp, #-136] @ 0xffffff78 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23de78 │ │ │ │ ldr r2, [pc, #1944] @ 23dfa8 │ │ │ │ ldr r3, [pc, #1928] @ 23df9c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -525769,15 +525769,15 @@ │ │ │ │ sub sp, fp, #32 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r7, [fp, #-112] @ 0xffffff90 │ │ │ │ mov r1, #1 │ │ │ │ ldr r6, [r7, #2192] @ 0x890 │ │ │ │ sub r4, r6, #216 @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 23dca4 │ │ │ │ ldr r3, [r7, #2188] @ 0x88c │ │ │ │ str r3, [fp, #-140] @ 0xffffff74 │ │ │ │ b 23d560 │ │ │ │ cmp r4, r5 │ │ │ │ movcs r5, r6 │ │ │ │ @@ -526157,15 +526157,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 23de50 │ │ │ │ cmp r6, #0 │ │ │ │ bne 23de3c │ │ │ │ b 23d354 │ │ │ │ ldr r2, [fp, #-112] @ 0xffffff90 │ │ │ │ @@ -526201,15 +526201,15 @@ │ │ │ │ b 23d8e4 │ │ │ │ ldr r3, [fp, #-112] @ 0xffffff90 │ │ │ │ ldr r1, [r3, #900] @ 0x384 │ │ │ │ ldr r6, [fp, #-136] @ 0xffffff78 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 23defc │ │ │ │ cmp r5, #0 │ │ │ │ movne r5, r6 │ │ │ │ bne 23de3c │ │ │ │ b 23d354 │ │ │ │ @@ -526241,17 +526241,17 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012d2ce8 │ │ │ │ ldrdeq r2, [sp, -r8]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0x012d27e8 │ │ │ │ - strheq pc, [r0], #32 @ │ │ │ │ - ldrdeq ip, [pc], r4 @ │ │ │ │ - adceq r4, lr, r0, lsr #15 │ │ │ │ + ldrdeq pc, [r0], #32 │ │ │ │ + strdeq ip, [pc], r4 @ │ │ │ │ + adceq r4, lr, r0, asr #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ ldr r2, [r0, #52] @ 0x34 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ @@ -526347,15 +526347,15 @@ │ │ │ │ bl 23cd8c │ │ │ │ mov r3, #0 │ │ │ │ mvn r2, #0 │ │ │ │ mov r1, r3 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 9592a0 │ │ │ │ + b 9592c0 │ │ │ │ lsl r0, r0, #28 │ │ │ │ orrs r2, r2, r0, lsr #31 │ │ │ │ beq 23e208 │ │ │ │ ldr r1, [r4, #272] @ 0x110 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ ldr r3, [r0] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -526438,15 +526438,15 @@ │ │ │ │ mul r1, r2, r1 │ │ │ │ blx r3 │ │ │ │ ldr sl, [r4, #40] @ 0x28 │ │ │ │ mov r2, #1 │ │ │ │ add r8, sl, #644 @ 0x284 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23e7a0 │ │ │ │ add r6, sl, #16384 @ 0x4000 │ │ │ │ ldr r3, [r6, #3832] @ 0xef8 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4, #56] @ 0x38 │ │ │ │ @@ -526530,43 +526530,43 @@ │ │ │ │ ldr r3, [r6, #3856] @ 0xf10 │ │ │ │ cmp r3, #0 │ │ │ │ beq 23e428 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23e768 │ │ │ │ ldr r2, [r4, #272] @ 0x110 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r1, [r3] │ │ │ │ cmp r1, #0 │ │ │ │ bne 23e780 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r1, #0 │ │ │ │ ldr r7, [r3, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r6, r7, #900 @ 0x384 │ │ │ │ mov r0, r6 │ │ │ │ str r1, [r4, #72] @ 0x48 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23e808 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 23e65c │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mvn r1, #0 │ │ │ │ ldr r6, [r3, #652] @ 0x28c │ │ │ │ add r7, r6, #900 @ 0x384 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23e97c │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [r2, #1216] @ 0x4c0 │ │ │ │ adds r3, r3, #1 │ │ │ │ str r3, [r2, #1216] @ 0x4c0 │ │ │ │ ldr r3, [r2, #1220] @ 0x4c4 │ │ │ │ @@ -526585,15 +526585,15 @@ │ │ │ │ ldr ip, [r4, #88] @ 0x58 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bne 23e6c8 │ │ │ │ add r2, r4, #196 @ 0xc4 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl 83efb0 │ │ │ │ + bl 83efd0 │ │ │ │ ldr r3, [r6, #3860] @ 0xf14 │ │ │ │ cmp r3, #0 │ │ │ │ beq 23e6b0 │ │ │ │ ldrb r0, [r4, #64] @ 0x40 │ │ │ │ tst r0, #1 │ │ │ │ bne 23e994 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ @@ -526756,54 +526756,54 @@ │ │ │ │ b 23e450 │ │ │ │ cmp r0, #2 │ │ │ │ beq 23e7cc │ │ │ │ ldr r1, [sl, #644] @ 0x284 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 23e7fc │ │ │ │ b 23e7ac │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 23e7e0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 23e7cc │ │ │ │ b 23e2cc │ │ │ │ cmp r0, #2 │ │ │ │ beq 23e834 │ │ │ │ ldr r1, [r7, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r7, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ mov r1, r0 │ │ │ │ beq 23e864 │ │ │ │ b 23e814 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r7, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ mov r1, r0 │ │ │ │ bne 23e848 │ │ │ │ cmp r7, #0 │ │ │ │ bne 23e834 │ │ │ │ b 23e478 │ │ │ │ ldr r2, [pc, #312] @ 23e9b0 │ │ │ │ @@ -526884,17 +526884,17 @@ │ │ │ │ ldrb r3, [r4, #203] @ 0xcb │ │ │ │ ldr lr, [r5] │ │ │ │ b 23e02c │ │ │ │ strdeq r1, [sp, -r0]! │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r0, r0, r0, asr #24 │ │ │ │ strdeq r0, [r0], -sl │ │ │ │ - adceq r4, lr, ip, lsr r0 │ │ │ │ - sbceq lr, r0, r0, asr fp │ │ │ │ - adceq fp, pc, r4, lsl #29 │ │ │ │ + adceq r4, lr, ip, asr r0 │ │ │ │ + sbceq lr, r0, r0, ror fp │ │ │ │ + adceq fp, pc, r4, lsr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [r0, #240] @ 0xf0 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ subs r1, r1, #0 │ │ │ │ @@ -526906,25 +526906,25 @@ │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ ldrh r6, [r0, #78] @ 0x4e │ │ │ │ ldrh r3, [r0, #80] @ 0x50 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ mul r6, r3, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23ea88 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 23ea4c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 23eacc │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r1, [r4, #8] │ │ │ │ ldr r0, [r3, #2188] @ 0x88c │ │ │ │ @@ -526946,15 +526946,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 23eaa4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 23ea90 │ │ │ │ b 23ea1c │ │ │ │ mov r3, #0 │ │ │ │ @@ -526964,15 +526964,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r7, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 23eac0 │ │ │ │ b 23eaec │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ tst r2, r3 │ │ │ │ movne r0, #1 │ │ │ │ @@ -527693,16 +527693,16 @@ │ │ │ │ @ instruction: 0xfffffe24 │ │ │ │ @ instruction: 0xfffffee8 │ │ │ │ @ instruction: 0xffffff38 │ │ │ │ @ instruction: 0xfffff8ac │ │ │ │ @ instruction: 0xfffffe54 │ │ │ │ @ instruction: 0xfffff980 │ │ │ │ @ instruction: 0x012d0d00 │ │ │ │ - adceq fp, pc, ip, asr #3 │ │ │ │ - adceq fp, pc, r4, asr #5 │ │ │ │ + adceq fp, pc, ip, ror #3 │ │ │ │ + adceq fp, pc, r4, ror #5 │ │ │ │ ldr r3, [r0, #628] @ 0x274 │ │ │ │ tst r3, #1 │ │ │ │ bxne lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -527885,15 +527885,15 @@ │ │ │ │ b 23f908 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #104 @ 0x68 │ │ │ │ mov r1, #0 │ │ │ │ bl 3b570 │ │ │ │ mov r3, r0 │ │ │ │ b 23f908 │ │ │ │ - sbceq sp, r0, r9, asr #17 │ │ │ │ + sbceq sp, r0, r9, ror #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ add r3, r0, #16384 @ 0x4000 │ │ │ │ ldr r3, [r3, #3888] @ 0xf30 │ │ │ │ mov r4, r0 │ │ │ │ @@ -528086,15 +528086,15 @@ │ │ │ │ add r0, r0, #1184 @ 0x4a0 │ │ │ │ ldrd r0, [r0] │ │ │ │ bx lr │ │ │ │ add r0, r0, #1200 @ 0x4b0 │ │ │ │ ldrd r0, [r0, #-8] │ │ │ │ bx lr │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ - strdeq sp, [r0], #90 @ 0x5a │ │ │ │ + sbceq sp, r0, sl, lsl r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [r1, #24] │ │ │ │ ldr r0, [r1, #32] │ │ │ │ mov r4, r1 │ │ │ │ @@ -528342,15 +528342,15 @@ │ │ │ │ ldrsh r3, [r4, #24] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r0, [r4, #16] │ │ │ │ ldmib r4, {r2, r3} │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r5 │ │ │ │ - bl 83c2b8 │ │ │ │ + bl 83c2d8 │ │ │ │ ldrb r3, [r5, #1335] @ 0x537 │ │ │ │ bic r3, r3, #2 │ │ │ │ strb r3, [r5, #1335] @ 0x537 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -528400,15 +528400,15 @@ │ │ │ │ ldr r1, [r5, #64] @ 0x40 │ │ │ │ cmp r1, #4096 @ 0x1000 │ │ │ │ movcs r1, #0 │ │ │ │ movcc r1, #1 │ │ │ │ b 240130 │ │ │ │ add r0, r7, #2208 @ 0x8a0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 957bd0 │ │ │ │ + bl 957bf0 │ │ │ │ str r0, [r4, #128] @ 0x80 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ mov r4, #0 │ │ │ │ b 240144 │ │ │ │ @@ -528572,15 +528572,15 @@ │ │ │ │ mov r0, sl │ │ │ │ str r4, [r3] │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r4, [r5, #64] @ 0x40 │ │ │ │ add r0, r5, #160 @ 0xa0 │ │ │ │ mov r1, r4 │ │ │ │ - bl 35f68c │ │ │ │ + bl 35f6b0 │ │ │ │ b 240320 │ │ │ │ add r4, r4, #4080 @ 0xff0 │ │ │ │ add r4, r4, #15 │ │ │ │ ldrh r2, [r5, #72] @ 0x48 │ │ │ │ bic r4, r4, #4080 @ 0xff0 │ │ │ │ bic r4, r4, #15 │ │ │ │ str r4, [r5, #408] @ 0x198 │ │ │ │ @@ -528699,15 +528699,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 2408f0 │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ mov sl, #0 │ │ │ │ b 24035c │ │ │ │ add r0, r5, #160 @ 0xa0 │ │ │ │ - bl 35f774 │ │ │ │ + bl 35f798 │ │ │ │ b 240350 │ │ │ │ mov r2, #0 │ │ │ │ b 24062c │ │ │ │ cmp r3, r2 │ │ │ │ beq 2405f0 │ │ │ │ ldr r1, [r0, #8]! │ │ │ │ add r2, r2, #1 │ │ │ │ @@ -528937,33 +528937,33 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ b 2407b0 │ │ │ │ ldr r3, [pc, #84] @ 240a14 │ │ │ │ add r3, pc, r3 │ │ │ │ b 240914 │ │ │ │ msreq R12_fiq, r0, asr #28 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq sl, pc, r0, lsl #6 │ │ │ │ - umlaleq r2, lr, r8, r1 │ │ │ │ - sbceq ip, r0, ip, ror #25 │ │ │ │ - adceq r2, lr, r0, lsr #1 │ │ │ │ - adceq sl, pc, r8, lsl #3 │ │ │ │ - adceq sl, pc, ip, ror #6 │ │ │ │ - adceq r1, lr, r0, lsr #31 │ │ │ │ - strdeq sl, [pc], r8 @ │ │ │ │ - adceq r1, lr, r0, ror #28 │ │ │ │ - @ instruction: 0x00af9fb0 │ │ │ │ - @ instruction: 0x00ae1dbc │ │ │ │ - ldrdeq r1, [lr], r4 @ │ │ │ │ - adceq sl, pc, r4, lsr r0 @ │ │ │ │ - strdeq r1, [lr], ip @ │ │ │ │ - adceq r1, lr, r4, lsr #10 │ │ │ │ - adceq r1, lr, r8, lsl r5 │ │ │ │ - adceq r1, lr, ip, lsl #10 │ │ │ │ - adceq r1, lr, r0, lsl #10 │ │ │ │ + adceq sl, pc, r0, lsr #6 │ │ │ │ + @ instruction: 0x00ae21b8 │ │ │ │ + sbceq ip, r0, ip, lsl #26 │ │ │ │ + adceq r2, lr, r0, asr #1 │ │ │ │ + adceq sl, pc, r8, lsr #3 │ │ │ │ + adceq sl, pc, ip, lsl #7 │ │ │ │ + adceq r1, lr, r0, asr #31 │ │ │ │ + adceq sl, pc, r8, lsl r1 @ │ │ │ │ + adceq r1, lr, r0, lsl #29 │ │ │ │ + ldrdeq r9, [pc], r0 @ │ │ │ │ + ldrdeq r1, [lr], ip @ │ │ │ │ strdeq r1, [lr], r4 @ │ │ │ │ + adceq sl, pc, r4, asr r0 @ │ │ │ │ + adceq r1, lr, ip, lsl sp │ │ │ │ + adceq r1, lr, r4, asr #10 │ │ │ │ + adceq r1, lr, r8, lsr r5 │ │ │ │ + adceq r1, lr, ip, lsr #10 │ │ │ │ + adceq r1, lr, r0, lsr #10 │ │ │ │ + adceq r1, lr, r4, lsl r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ mov r0, #1 │ │ │ │ @@ -529023,15 +529023,15 @@ │ │ │ │ bl 2caaf4 │ │ │ │ ldr r5, [r4, #96] @ 0x60 │ │ │ │ add r5, r5, #2192 @ 0x890 │ │ │ │ add r5, r5, #12 │ │ │ │ str r0, [r4, #148] @ 0x94 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ lsl r0, r0, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ cmp r0, #0 │ │ │ │ beq 240b1c │ │ │ │ add r3, r4, #508 @ 0x1fc │ │ │ │ strh r0, [r3] │ │ │ │ ldrb r3, [r4, #424] @ 0x1a8 │ │ │ │ @@ -529065,40 +529065,40 @@ │ │ │ │ cmp r0, #0 │ │ │ │ beq 240bbc │ │ │ │ bl 2cb1a8 │ │ │ │ ldr r0, [r4, #488] @ 0x1e8 │ │ │ │ cmp r0, #0 │ │ │ │ beq 240bd0 │ │ │ │ ldr r1, [r5, #2244] @ 0x8c4 │ │ │ │ - bl 85b6c4 │ │ │ │ + bl 85b6e4 │ │ │ │ ldrb r3, [r4, #76] @ 0x4c │ │ │ │ cmp r3, #0 │ │ │ │ beq 240c24 │ │ │ │ mov r0, r4 │ │ │ │ bl 58ee4 │ │ │ │ ldr r5, [r4, #496] @ 0x1f0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 240c04 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 240c10 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ add r0, r6, #2208 @ 0x8a0 │ │ │ │ ldr r1, [r4, #128] @ 0x80 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 957cac │ │ │ │ + bl 957ccc │ │ │ │ b 240bdc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 238060 │ │ │ │ b 240b9c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ @@ -529147,15 +529147,15 @@ │ │ │ │ bl 2cb180 │ │ │ │ ldr r4, [r5, #96] @ 0x60 │ │ │ │ add r4, r4, #2192 @ 0x890 │ │ │ │ add r4, r4, #12 │ │ │ │ str r0, [r5, #148] @ 0x94 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ lsl r0, r0, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ cmp r0, #0 │ │ │ │ beq 240d0c │ │ │ │ add r3, r5, #508 @ 0x1fc │ │ │ │ strh r0, [r3] │ │ │ │ ldr r2, [pc, #148] @ 240dcc │ │ │ │ @@ -529249,15 +529249,15 @@ │ │ │ │ str r3, [sp, #136] @ 0x88 │ │ │ │ mov r2, r7 │ │ │ │ ldr r3, [r6] │ │ │ │ blx r3 │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 240ed4 │ │ │ │ ldr r1, [r4, #2244] @ 0x8c4 │ │ │ │ - bl 85b6c4 │ │ │ │ + bl 85b6e4 │ │ │ │ ldr r6, [r4, #676] @ 0x2a4 │ │ │ │ mov r3, #2 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ blx r6 │ │ │ │ mov r6, r0 │ │ │ │ @@ -529362,15 +529362,15 @@ │ │ │ │ beq 24117c │ │ │ │ ldr r9, [r4, #96] @ 0x60 │ │ │ │ str r0, [r4, #148] @ 0x94 │ │ │ │ add r9, r9, #2192 @ 0x890 │ │ │ │ add r9, r9, #12 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ lsl r3, r0, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #0 │ │ │ │ beq 241068 │ │ │ │ ldrb r2, [r4, #424] @ 0x1a8 │ │ │ │ ldrh r1, [r7, #74] @ 0x4a │ │ │ │ orr r2, r2, #2 │ │ │ │ @@ -529422,15 +529422,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ blt 24117c │ │ │ │ ldr r1, [r5, #2244] @ 0x8c4 │ │ │ │ cmp r1, #0 │ │ │ │ beq 241168 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 85baf4 │ │ │ │ + bl 85bb14 │ │ │ │ str r0, [r4, #488] @ 0x1e8 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r4, #484] @ 0x1e4 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, r4 │ │ │ │ @@ -529501,19 +529501,19 @@ │ │ │ │ b 241034 │ │ │ │ ldr r3, [pc, #32] @ 2412ac │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ b 2411f0 │ │ │ │ strdeq lr, [ip, -r4]! │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq fp, r0, r4, lsr #31 │ │ │ │ + sbceq fp, r0, r4, asr #31 │ │ │ │ strdeq r0, [r0], -r1 │ │ │ │ - adceq r9, pc, ip, ror r8 @ │ │ │ │ - adceq r1, lr, r4, lsl r4 │ │ │ │ - adceq r0, lr, r8, lsr #24 │ │ │ │ + umlaleq r9, pc, ip, r8 @ │ │ │ │ + adceq r1, lr, r4, lsr r4 │ │ │ │ + adceq r0, lr, r8, asr #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #312] @ 241404 │ │ │ │ mov r7, r3 │ │ │ │ @@ -529602,15 +529602,15 @@ │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r2 │ │ │ │ mov r5, r2 │ │ │ │ ldr r4, [sp, #32] │ │ │ │ - bl 83a4e0 │ │ │ │ + bl 83a500 │ │ │ │ ldr r3, [pc, #324] @ 241580 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ bhi 241578 │ │ │ │ ldrb r3, [r3, r2] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ @@ -529657,15 +529657,15 @@ │ │ │ │ and r3, r3, r2 │ │ │ │ mov r2, #0 │ │ │ │ str r3, [r4] │ │ │ │ str r2, [r4, #4] │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, r5 │ │ │ │ - bl 83a4b8 │ │ │ │ + bl 83a4d8 │ │ │ │ mov r3, #0 │ │ │ │ stm r4, {r0, r3} │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ tst r2, #4 │ │ │ │ bne 24153c │ │ │ │ ldr r3, [r0, #428] @ 0x1ac │ │ │ │ @@ -529686,16 +529686,16 @@ │ │ │ │ ldr r3, [r3, #164] @ 0xa4 │ │ │ │ b 2414b0 │ │ │ │ mov r2, #1 │ │ │ │ mov r3, #83886080 @ 0x5000000 │ │ │ │ b 241480 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - sbceq fp, r0, fp, ror sp │ │ │ │ - sbceq fp, r0, ip, asr #26 │ │ │ │ + smulleq fp, r0, fp, sp │ │ │ │ + sbceq fp, r0, ip, ror #26 │ │ │ │ ldr r3, [r1, #8] │ │ │ │ cmp r3, #0 │ │ │ │ beq 24159c │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ cmp r2, #0 │ │ │ │ bne 241624 │ │ │ │ @@ -529743,22 +529743,22 @@ │ │ │ │ ldr r7, [r0, #96] @ 0x60 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ add r6, r7, #900 @ 0x384 │ │ │ │ mov r9, r0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 241d0c │ │ │ │ add r5, r9, #500 @ 0x1f4 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 241d50 │ │ │ │ ldr r3, [r9, #504] @ 0x1f8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 241924 │ │ │ │ ldr r3, [r7, #896] @ 0x380 │ │ │ │ add sl, r7, #892 @ 0x37c │ │ │ │ @@ -529921,20 +529921,20 @@ │ │ │ │ sub r8, r8, #636 @ 0x27c │ │ │ │ bne 2416b8 │ │ │ │ mov r6, r7 │ │ │ │ ldr r7, [sp, #28] │ │ │ │ mov r5, fp │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 241cd8 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 241cf0 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr fp, [r5, #132] @ 0x84 │ │ │ │ cmp fp, #0 │ │ │ │ beq 2418a4 │ │ │ │ @@ -530180,15 +530180,15 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r6] │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ bne 241d28 │ │ │ │ cmp r4, #0 │ │ │ │ bne 241d14 │ │ │ │ b 241670 │ │ │ │ cmp r0, #2 │ │ │ │ bne 241db8 │ │ │ │ @@ -530196,35 +530196,35 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 241d6c │ │ │ │ cmp r4, #0 │ │ │ │ bne 241d58 │ │ │ │ b 24168c │ │ │ │ ldr r0, [r7, #900] @ 0x384 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ beq 241d44 │ │ │ │ b 241d98 │ │ │ │ ldr r1, [r9, #500] @ 0x1f4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ beq 241d88 │ │ │ │ b 241dbc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -530329,15 +530329,15 @@ │ │ │ │ bl 238060 │ │ │ │ ldr r3, [r6, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add fp, r3, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, fp │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ cmp r0, #0 │ │ │ │ bne 242500 │ │ │ │ ldr r3, [pc, #1580] @ 2425d0 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #1 │ │ │ │ @@ -530377,15 +530377,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ bl 3a9ac │ │ │ │ ldr fp, [r6, #652] @ 0x28c │ │ │ │ add fp, fp, #2192 @ 0x890 │ │ │ │ add fp, fp, #12 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ lsl r3, r0, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #0 │ │ │ │ beq 242044 │ │ │ │ ldr r1, [r4, #496] @ 0x1f0 │ │ │ │ add r2, r4, #508 @ 0x1fc │ │ │ │ strh r3, [r2] │ │ │ │ @@ -530431,15 +530431,15 @@ │ │ │ │ ldr r2, [r7, #496] @ 0x1f0 │ │ │ │ add fp, r3, #900 @ 0x384 │ │ │ │ str r2, [r4, #496] @ 0x1f0 │ │ │ │ mov r0, fp │ │ │ │ str r1, [r7, #496] @ 0x1f0 │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ cmp r0, #0 │ │ │ │ bne 242488 │ │ │ │ mov r0, r4 │ │ │ │ bl 241638 │ │ │ │ mov r2, #160 @ 0xa0 │ │ │ │ mov r1, #0 │ │ │ │ @@ -530566,15 +530566,15 @@ │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ ldrb r3, [r6, #1335] @ 0x537 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #1 │ │ │ │ mov r0, r7 │ │ │ │ strb r3, [r6, #1335] @ 0x537 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2423e8 │ │ │ │ mov r0, #1 │ │ │ │ b 241e2c │ │ │ │ mov r4, r5 │ │ │ │ ldr r8, [sp, #40] @ 0x28 │ │ │ │ ldr r5, [sp, #44] @ 0x2c │ │ │ │ @@ -530617,15 +530617,15 @@ │ │ │ │ ldr r4, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 24234c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 24234c │ │ │ │ mov r1, r4 │ │ │ │ b 2423ec │ │ │ │ ldrb r3, [r0, #52] @ 0x34 │ │ │ │ cmp r3, #6 │ │ │ │ ldrb r3, [r0, #53] @ 0x35 │ │ │ │ @@ -530686,15 +530686,15 @@ │ │ │ │ beq 242544 │ │ │ │ ldr r1, [r3, #900] @ 0x384 │ │ │ │ str r5, [sp, #40] @ 0x28 │ │ │ │ mov r5, r4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 242514 │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r5 │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ @@ -530704,15 +530704,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, fp │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [fp] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 24255c │ │ │ │ cmp r4, #0 │ │ │ │ bne 242548 │ │ │ │ ldr r4, [sp, #40] @ 0x28 │ │ │ │ b 241f9c │ │ │ │ @@ -530731,18 +530731,18 @@ │ │ │ │ b 2423b8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq lr, [ip, -ip]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ ldrdeq lr, [ip, -r8]! │ │ │ │ smlawteq ip, r4, r1, lr │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq sl, r0, r0, lsl lr │ │ │ │ + sbceq sl, r0, r0, lsr lr │ │ │ │ @ instruction: 0x000001b2 │ │ │ │ - adceq r8, pc, ip, ror r6 @ │ │ │ │ - adceq r0, lr, ip, lsl #3 │ │ │ │ + umlaleq r8, pc, ip, r6 @ │ │ │ │ + adceq r0, lr, ip, lsr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ ldr lr, [pc, #900] @ 242980 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #896] @ 242984 │ │ │ │ @@ -530969,24 +530969,24 @@ │ │ │ │ ldr r3, [pc, #56] @ 2429b0 │ │ │ │ add r3, pc, r3 │ │ │ │ b 2427f0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq sp, [ip, -r8]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ ldrdeq sp, [ip, -r4]! │ │ │ │ - smulleq sl, r0, r4, fp │ │ │ │ + strheq sl, [r0], #180 @ 0xb4 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq sl, r0, r0, asr fp │ │ │ │ - sbceq sl, r0, r8, lsr #20 │ │ │ │ - adceq pc, sp, r4, lsl #28 │ │ │ │ + sbceq sl, r0, r0, ror fp │ │ │ │ + sbceq sl, r0, r8, asr #20 │ │ │ │ + adceq pc, sp, r4, lsr #28 │ │ │ │ andeq r0, r0, pc, asr #8 │ │ │ │ - sbceq sl, r0, r0, ror #19 │ │ │ │ - adceq r8, pc, ip, ror #4 │ │ │ │ + sbceq sl, r0, r0, lsl #20 │ │ │ │ + adceq r8, pc, ip, lsl #5 │ │ │ │ @ instruction: 0x012cd710 │ │ │ │ - adceq pc, sp, ip, lsr r5 @ │ │ │ │ + adceq pc, sp, ip, asr r5 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r1] │ │ │ │ ldrb r3, [r4, #76] @ 0x4c │ │ │ │ cmp r3, #0 │ │ │ │ @@ -531012,65 +531012,65 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r2, [r4, #476] @ 0x1dc │ │ │ │ cmp r7, r2 │ │ │ │ popls {r4, r5, r6, r7, r8, pc} │ │ │ │ b 2429f4 │ │ │ │ ldr r3, [r4, #96] @ 0x60 │ │ │ │ ldr r8, [r3, #592] @ 0x250 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r8, #1 │ │ │ │ ldreq r3, [r4, #472] @ 0x1d8 │ │ │ │ beq 242a00 │ │ │ │ add r8, r4, #480 @ 0x1e0 │ │ │ │ mov r1, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 242ab4 │ │ │ │ ldr r3, [r4, #472] @ 0x1d8 │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r5 │ │ │ │ movcc r2, r3 │ │ │ │ ldr r3, [r4, #476] @ 0x1dc │ │ │ │ movcs r2, r5 │ │ │ │ cmp r3, r7 │ │ │ │ movcc r3, r7 │ │ │ │ mov r0, r8 │ │ │ │ str r2, [r4, #472] @ 0x1d8 │ │ │ │ str r3, [r4, #476] @ 0x1dc │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r4, #480] @ 0x1e0 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 1798a0 │ │ │ │ cmp r0, #2 │ │ │ │ beq 242ae0 │ │ │ │ ldr r1, [r4, #480] @ 0x1e0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 242b10 │ │ │ │ b 242ac0 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 242af4 │ │ │ │ cmp r6, #0 │ │ │ │ bne 242ae0 │ │ │ │ b 242a64 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -531094,15 +531094,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ beq 242b94 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ tst r2, #2 │ │ │ │ bne 242ca8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 242c88 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #52] @ 0x34 │ │ │ │ ldr r1, [r5, #76] @ 0x4c │ │ │ │ cmp r1, #0 │ │ │ │ beq 242bb8 │ │ │ │ @@ -531122,15 +531122,15 @@ │ │ │ │ cmp r4, r2 │ │ │ │ bhi 242c3c │ │ │ │ ldr r4, [r5] │ │ │ │ cmp r4, #0 │ │ │ │ beq 242bfc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 242c68 │ │ │ │ mov r3, #0 │ │ │ │ ldr r2, [pc, #792] @ 242f20 │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [pc, #776] @ 242f18 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -531236,46 +531236,46 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ str r2, [sp] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ mov r0, r6 │ │ │ │ str r9, [sp, #16] │ │ │ │ - bl 83c2b8 │ │ │ │ + bl 83c2d8 │ │ │ │ ldrb r3, [r6, #1335] @ 0x537 │ │ │ │ bic r3, r3, #2 │ │ │ │ strb r3, [r6, #1335] @ 0x537 │ │ │ │ ldr r4, [r5, #52] @ 0x34 │ │ │ │ cmp r4, #0 │ │ │ │ beq 242b8c │ │ │ │ b 242b78 │ │ │ │ ldr r3, [r7, #96] @ 0x60 │ │ │ │ ldr sl, [r3, #592] @ 0x250 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp sl, #1 │ │ │ │ ldreq r3, [r7, #472] @ 0x1d8 │ │ │ │ beq 242c48 │ │ │ │ mov r1, r9 │ │ │ │ add r9, r7, #480 @ 0x1e0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 242ea8 │ │ │ │ ldr r3, [r7, #472] @ 0x1d8 │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r8 │ │ │ │ movcs r3, r8 │ │ │ │ str r3, [r7, #472] @ 0x1d8 │ │ │ │ ldr r3, [r7, #476] @ 0x1dc │ │ │ │ mov r0, r9 │ │ │ │ cmp r3, r4 │ │ │ │ movcc r3, r4 │ │ │ │ str r3, [r7, #476] @ 0x1dc │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 242bdc │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r7, #480] @ 0x1e0 │ │ │ │ bl 1798a0 │ │ │ │ @@ -531302,44 +531302,44 @@ │ │ │ │ b 242cc0 │ │ │ │ cmp r0, #2 │ │ │ │ beq 242ed4 │ │ │ │ ldr r1, [r7, #480] @ 0x1e0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 242f04 │ │ │ │ b 242eb4 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 242ee8 │ │ │ │ cmp sl, #0 │ │ │ │ bne 242ed4 │ │ │ │ b 242e0c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012cd4b8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012cd4a4 │ │ │ │ @ instruction: 0x012cd3ec │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq sl, r0, r4, lsl r4 │ │ │ │ + sbceq sl, r0, r4, lsr r4 │ │ │ │ andeq r0, r0, fp, ror #4 │ │ │ │ - strdeq r7, [pc], r0 @ │ │ │ │ - adceq pc, sp, r8, ror #15 │ │ │ │ + adceq r7, pc, r0, lsl r5 @ │ │ │ │ + adceq pc, sp, r8, lsl #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #496] @ 0x1f0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ @@ -531701,20 +531701,20 @@ │ │ │ │ ldr r3, [pc, #40] @ 243510 │ │ │ │ add r3, pc, r3 │ │ │ │ b 243438 │ │ │ │ smlawbeq ip, r0, sp, ip │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r2, r0, r0, lsl r7 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - strdeq r7, [pc], r0 @ │ │ │ │ + adceq r7, pc, r0, lsl r8 @ │ │ │ │ teqeq r0, ip, ror lr │ │ │ │ - strdeq r7, [pc], r8 @ │ │ │ │ - ldrdeq pc, [sp], r8 @ │ │ │ │ - ldrdeq lr, [sp], r8 @ │ │ │ │ - adceq lr, sp, ip, asr #19 │ │ │ │ + adceq r7, pc, r8, lsl r7 @ │ │ │ │ + strdeq pc, [sp], r8 @ │ │ │ │ + strdeq lr, [sp], r8 @ │ │ │ │ + adceq lr, sp, ip, ror #19 │ │ │ │ ldrb r3, [r0, #1320] @ 0x528 │ │ │ │ cmp r3, #0 │ │ │ │ bxne lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -531724,15 +531724,15 @@ │ │ │ │ ldr r3, [pc, #20] @ 243558 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ add r3, pc, r3 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r2, #8 │ │ │ │ b 243250 │ │ │ │ - smulleq r9, r0, r8, ip │ │ │ │ + strheq r9, [r0], #200 @ 0xc8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [pc, #736] @ 243858 │ │ │ │ mov r4, r3 │ │ │ │ @@ -531861,15 +531861,15 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ str r1, [sp] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ mov r0, r6 │ │ │ │ str r7, [sp, #16] │ │ │ │ - bl 83c2b8 │ │ │ │ + bl 83c2d8 │ │ │ │ ldrb r1, [r6, #1335] @ 0x537 │ │ │ │ ldr r3, [pc, #224] @ 24386c │ │ │ │ bic r1, r1, #2 │ │ │ │ strb r1, [r6, #1335] @ 0x537 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, r5 │ │ │ │ @@ -531921,19 +531921,19 @@ │ │ │ │ b 2436a4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012cca7c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012cca4c │ │ │ │ @ instruction: 0x012cc994 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r9, r0, r0, asr #21 │ │ │ │ + sbceq r9, r0, r0, ror #21 │ │ │ │ @ instruction: 0x012cc818 │ │ │ │ - sbceq r9, r0, r8, lsl sl │ │ │ │ - adceq lr, sp, ip, lsr lr │ │ │ │ - adceq r6, pc, ip, lsr fp @ │ │ │ │ + sbceq r9, r0, r8, lsr sl │ │ │ │ + adceq lr, sp, ip, asr lr │ │ │ │ + adceq r6, pc, ip, asr fp @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r7, r3 │ │ │ │ ldrb r3, [r1, #76] @ 0x4c │ │ │ │ sub sp, sp, #12 │ │ │ │ @@ -532092,18 +532092,18 @@ │ │ │ │ beq 243ed8 │ │ │ │ cmp r6, #0 │ │ │ │ beq 243b1c │ │ │ │ cmp r6, r4 │ │ │ │ beq 243b30 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 243efc │ │ │ │ strb r8, [r7, #7] │ │ │ │ ldr r3, [r7, #4] │ │ │ │ bic r2, r5, #-16777216 @ 0xff000000 │ │ │ │ and r3, r3, #-16777216 @ 0xff000000 │ │ │ │ orr r3, r2, r3 │ │ │ │ @@ -532336,29 +532336,29 @@ │ │ │ │ and fp, r5, #32 │ │ │ │ cmp r4, #0 │ │ │ │ bne 243b00 │ │ │ │ cmp r6, #0 │ │ │ │ beq 243b30 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 243b30 │ │ │ │ tst r5, #1 │ │ │ │ bne 243a74 │ │ │ │ b 243aec │ │ │ │ ldr sl, [sp, #104] @ 0x68 │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r1, #96] @ 0x60 │ │ │ │ ldr r4, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 243f2c │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 243f50 │ │ │ │ str sl, [sp, #104] @ 0x68 │ │ │ │ b 243b30 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #1 │ │ │ │ @@ -532677,30 +532677,30 @@ │ │ │ │ cmp r3, #8 │ │ │ │ bne 244168 │ │ │ │ b 243c28 │ │ │ │ strdeq ip, [ip, -r4]! │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andcs r0, r0, r0, lsr #32 │ │ │ │ teqeq r0, ip, lsr r5 │ │ │ │ - ldrdeq r6, [pc], ip @ │ │ │ │ + strdeq r6, [pc], ip @ │ │ │ │ teqeq r0, r0 @ │ │ │ │ - adceq r6, pc, r0, lsl lr @ │ │ │ │ - sbceq r9, r0, r8, asr r2 │ │ │ │ - sbceq r9, r0, ip, ror #4 │ │ │ │ - adceq lr, sp, r0, asr #12 │ │ │ │ - adceq r6, pc, r8, asr #23 │ │ │ │ - adceq r6, pc, r4, asr #21 │ │ │ │ - adceq lr, sp, ip, lsr #9 │ │ │ │ - smulleq r8, r0, ip, pc @ │ │ │ │ - adceq r6, pc, r0, lsl #19 │ │ │ │ - umlaleq lr, sp, r4, r3 │ │ │ │ - adceq sp, sp, r8, ror #22 │ │ │ │ - adceq r6, pc, r8, ror #17 │ │ │ │ - umlaleq lr, sp, ip, r2 │ │ │ │ - umlaleq sp, sp, ip, sl @ │ │ │ │ + adceq r6, pc, r0, lsr lr @ │ │ │ │ + sbceq r9, r0, r8, ror r2 │ │ │ │ + sbceq r9, r0, ip, lsl #5 │ │ │ │ + adceq lr, sp, r0, ror #12 │ │ │ │ + adceq r6, pc, r8, ror #23 │ │ │ │ + adceq r6, pc, r4, ror #21 │ │ │ │ + adceq lr, sp, ip, asr #9 │ │ │ │ + strheq r8, [r0], #252 @ 0xfc │ │ │ │ + adceq r6, pc, r0, lsr #19 │ │ │ │ + @ instruction: 0x00ade3b4 │ │ │ │ + adceq sp, sp, r8, lsl #23 │ │ │ │ + adceq r6, pc, r8, lsl #18 │ │ │ │ + @ instruction: 0x00ade2bc │ │ │ │ + @ instruction: 0x00addabc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [pc, #508] @ 244690 │ │ │ │ ldr ip, [pc, #508] @ 244694 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -532718,21 +532718,21 @@ │ │ │ │ bl 238060 │ │ │ │ mov r0, r5 │ │ │ │ bl 241638 │ │ │ │ ldr r0, [r6, #652] @ 0x28c │ │ │ │ mov r1, r7 │ │ │ │ add r0, r0, #2208 @ 0x8a0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 957cac │ │ │ │ + bl 957ccc │ │ │ │ ldr r8, [r6, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r7, r8, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2445c8 │ │ │ │ ldr r0, [r5, #148] @ 0x94 │ │ │ │ bl 2cb1a8 │ │ │ │ ldr r0, [r4, #148] @ 0x94 │ │ │ │ bl 2cb180 │ │ │ │ ldr r7, [r4, #496] @ 0x1f0 │ │ │ │ @@ -532740,43 +532740,43 @@ │ │ │ │ cmp r8, r7 │ │ │ │ str r0, [r5, #148] @ 0x94 │ │ │ │ beq 244558 │ │ │ │ cmp r7, #0 │ │ │ │ beq 24453c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r8, #0 │ │ │ │ beq 244558 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2445bc │ │ │ │ str r7, [r5, #496] @ 0x1f0 │ │ │ │ ldrb r3, [r4, #510] @ 0x1fe │ │ │ │ orr r3, r3, #1 │ │ │ │ strb r3, [r4, #510] @ 0x1fe │ │ │ │ ldr r4, [r6, #652] @ 0x28c │ │ │ │ add r4, r4, #2192 @ 0x890 │ │ │ │ add r4, r4, #12 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ lsl r0, r0, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ cmp r0, #0 │ │ │ │ beq 244574 │ │ │ │ ldr r4, [r6, #652] @ 0x28c │ │ │ │ add r5, r5, #508 @ 0x1fc │ │ │ │ add r6, r4, #900 @ 0x384 │ │ │ │ strh r0, [r5] │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 24460c │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r8 │ │ │ │ bl 3bb4c │ │ │ │ b 244558 │ │ │ │ @@ -532786,15 +532786,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2445e4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 2445d0 │ │ │ │ b 244504 │ │ │ │ mov r3, #0 │ │ │ │ @@ -532821,25 +532821,25 @@ │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2444bc │ │ │ │ ldr r1, [r8, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 244600 │ │ │ │ b 244670 │ │ │ │ @ instruction: 0x012cbb64 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ - sbceq r8, r0, r0, lsr #25 │ │ │ │ - adceq lr, sp, r8, lsr #32 │ │ │ │ - adceq r6, pc, r4, ror #13 │ │ │ │ + sbceq r8, r0, r0, asr #25 │ │ │ │ + adceq lr, sp, r8, asr #32 │ │ │ │ + adceq r6, pc, r4, lsl #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r1, #496] @ 0x1f0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [r3, #8] │ │ │ │ @@ -533046,16 +533046,16 @@ │ │ │ │ b 244940 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq fp, [ip, -ip]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012cb6e4 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0x012cb670 │ │ │ │ - adceq r6, pc, r4, lsl #7 │ │ │ │ - adceq sp, sp, r0, lsr #25 │ │ │ │ + adceq r6, pc, r4, lsr #7 │ │ │ │ + adceq sp, sp, r0, asr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #164] @ 244ac4 │ │ │ │ ldr r1, [pc, #164] @ 244ac8 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -533076,15 +533076,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [pc, #120] @ 244ae0 │ │ │ │ str r1, [r4, #692] @ 0x2b4 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #9 │ │ │ │ str r2, [r4, #704] @ 0x2c0 │ │ │ │ - bl 83edd4 │ │ │ │ + bl 83edf4 │ │ │ │ ldr r3, [r4, #2024] @ 0x7e8 │ │ │ │ cmp r3, #0 │ │ │ │ str r0, [r4, #596] @ 0x254 │ │ │ │ beq 244ab4 │ │ │ │ ldr r1, [pc, #80] @ 244ae4 │ │ │ │ ldr r2, [pc, #80] @ 244ae8 │ │ │ │ ldr r3, [pc, #80] @ 244aec │ │ │ │ @@ -533980,27 +533980,27 @@ │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 244bcc │ │ │ │ cmp r7, #0 │ │ │ │ beq 245a34 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r1, #1 │ │ │ │ add r3, r3, #16384 @ 0x4000 │ │ │ │ ldr r3, [r3, #3900] @ 0xf3c │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ ldr r6, [r4, #1300] @ 0x514 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2458d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 245930 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, #1 │ │ │ │ add r3, r4, #20480 @ 0x5000 │ │ │ │ ldr r1, [r4, #1972] @ 0x7b4 │ │ │ │ str r2, [r4, #1300] @ 0x514 │ │ │ │ @@ -534012,15 +534012,15 @@ │ │ │ │ str r1, [r4, #1976] @ 0x7b8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ add r0, r0, #4 │ │ │ │ mov r1, #255 @ 0xff │ │ │ │ bl 3b570 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 245800 │ │ │ │ mov r0, r7 │ │ │ │ bl 2bba70 │ │ │ │ b 245800 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bba70 │ │ │ │ @@ -534097,21 +534097,21 @@ │ │ │ │ mvn r7, #0 │ │ │ │ ldr r6, [r4, #1972] @ 0x7b4 │ │ │ │ bl 3b570 │ │ │ │ mov r3, r7 │ │ │ │ b 245814 │ │ │ │ strdeq sl, [ip, -r4]! │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r7, r0, r8, ror r9 │ │ │ │ + smulleq r7, r0, r8, r9 │ │ │ │ andeq r0, r0, r2, lsl r1 │ │ │ │ - @ instruction: 0x00adccbc │ │ │ │ - strdeq r5, [pc], r4 @ │ │ │ │ - strdeq r7, [r0], #136 @ 0x88 │ │ │ │ - adceq r5, pc, ip, asr #7 │ │ │ │ - adceq ip, sp, r0, ror #24 │ │ │ │ + ldrdeq ip, [sp], ip @ │ │ │ │ + adceq r5, pc, r4, lsl r4 @ │ │ │ │ + sbceq r7, r0, r8, lsl r9 │ │ │ │ + adceq r5, pc, ip, ror #7 │ │ │ │ + adceq ip, sp, r0, lsl #25 │ │ │ │ andeq r0, r0, r7, asr #2 │ │ │ │ ldr r3, [r0, #2008] @ 0x7d8 │ │ │ │ ldr ip, [r0, #1976] @ 0x7b8 │ │ │ │ ldr r2, [r0, #1952] @ 0x7a0 │ │ │ │ orr r3, r3, #1 │ │ │ │ orr ip, ip, r2 │ │ │ │ str r3, [r0, #2008] @ 0x7d8 │ │ │ │ @@ -534246,23 +534246,23 @@ │ │ │ │ ldr r3, [r4, #1300] @ 0x514 │ │ │ │ cmp r3, #0 │ │ │ │ beq 245c3c │ │ │ │ b 245c24 │ │ │ │ add fp, r6, #500 @ 0x1f4 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 245d3c │ │ │ │ ldr r3, [r6, #504] @ 0x1f8 │ │ │ │ mvn r1, #0 │ │ │ │ orr r3, r3, #1024 @ 0x400 │ │ │ │ mov r0, fp │ │ │ │ str r3, [r6, #504] @ 0x1f8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 245d24 │ │ │ │ ldr r2, [r4, #1976] @ 0x7b8 │ │ │ │ ldr r1, [r4, #1780] @ 0x6f4 │ │ │ │ ldr r3, [r4, #1980] @ 0x7bc │ │ │ │ orr r2, r2, r1 │ │ │ │ ldr r1, [r4, #1984] @ 0x7c0 │ │ │ │ @@ -534287,27 +534287,27 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, fp │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [fp] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ str r1, [sp, #12] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, r3 │ │ │ │ mov r1, r0 │ │ │ │ bne 245d58 │ │ │ │ cmp r3, #0 │ │ │ │ bne 245d44 │ │ │ │ b 245ccc │ │ │ │ ldr r1, [r6, #500] @ 0x1f4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ str r1, [sp, #12] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, r3 │ │ │ │ mov r1, r0 │ │ │ │ beq 245d78 │ │ │ │ b 245d88 │ │ │ │ cmp r6, #0 │ │ │ │ bne 245c18 │ │ │ │ @@ -534555,18 +534555,18 @@ │ │ │ │ beq 246278 │ │ │ │ cmp r4, #0 │ │ │ │ beq 246198 │ │ │ │ cmp r4, r6 │ │ │ │ beq 2461bc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2461bc │ │ │ │ ldr r0, [r6, #8] │ │ │ │ mov r1, r6 │ │ │ │ ldr r2, [r0, #364] @ 0x16c │ │ │ │ blx r2 │ │ │ │ str r4, [r7] │ │ │ │ @@ -534584,15 +534584,15 @@ │ │ │ │ add r6, fp, r6, lsl #2 │ │ │ │ mov r8, #0 │ │ │ │ mov r9, ip │ │ │ │ ldr r4, [r6, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r4, #0 │ │ │ │ beq 246224 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 246224 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ ldr r3, [r5, #3232] @ 0xca0 │ │ │ │ @@ -534616,15 +534616,15 @@ │ │ │ │ ldr r3, [r5, #3232] @ 0xca0 │ │ │ │ mov r7, r1 │ │ │ │ b 2461dc │ │ │ │ cmp r4, #0 │ │ │ │ beq 2461bc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 2461bc │ │ │ │ cmp r1, #0 │ │ │ │ beq 24623c │ │ │ │ ldr r3, [fp, #1296] @ 0x510 │ │ │ │ mov r7, ip │ │ │ │ sub r3, r3, #1 │ │ │ │ str r3, [fp, #1296] @ 0x510 │ │ │ │ @@ -534659,48 +534659,48 @@ │ │ │ │ str r1, [fp, #1296] @ 0x510 │ │ │ │ b 246018 │ │ │ │ str r3, [sp, #16] │ │ │ │ add r3, r9, #500 @ 0x1f4 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #1 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bne 2464c0 │ │ │ │ ldr r2, [r9, #504] @ 0x1f8 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ mvn r1, #0 │ │ │ │ str r2, [r9, #504] @ 0x1f8 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bne 246494 │ │ │ │ ldr r2, [sl] │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r9, [r2, #4] │ │ │ │ b 246080 │ │ │ │ str r3, [sp, #20] │ │ │ │ add r3, r9, #500 @ 0x1f4 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #1 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r0, #0 │ │ │ │ bne 2463f8 │ │ │ │ ldr r2, [r9, #504] @ 0x1f8 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ mvn r1, #0 │ │ │ │ str r2, [r9, #504] @ 0x1f8 │ │ │ │ str r3, [sp, #20] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r0, #0 │ │ │ │ ldreq r2, [sp, #12] │ │ │ │ ldreq r9, [r2, #20] │ │ │ │ beq 2460f0 │ │ │ │ mov r2, #0 │ │ │ │ str r2, [r9, #500] @ 0x1f4 │ │ │ │ @@ -534716,15 +534716,15 @@ │ │ │ │ beq 24643c │ │ │ │ ldr r1, [r9, #500] @ 0x1f4 │ │ │ │ str r5, [sp, #24] │ │ │ │ mov r5, r3 │ │ │ │ mov r2, #2 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ cmp r0, r2 │ │ │ │ mov r1, r0 │ │ │ │ bne 24640c │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r5, [sp, #24] │ │ │ │ @@ -534737,15 +534737,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 246460 │ │ │ │ cmp r5, #0 │ │ │ │ bne 24644c │ │ │ │ ldr r4, [sp, #20] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ @@ -534766,15 +534766,15 @@ │ │ │ │ beq 246504 │ │ │ │ ldr r1, [r9, #500] @ 0x1f4 │ │ │ │ str r5, [sp, #20] │ │ │ │ mov r5, r3 │ │ │ │ mov r2, #2 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ str r1, [sp, #16] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ cmp r0, r2 │ │ │ │ mov r1, r0 │ │ │ │ bne 2464d4 │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ @@ -534787,15 +534787,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 246528 │ │ │ │ cmp r5, #0 │ │ │ │ bne 246514 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ @@ -534836,18 +534836,18 @@ │ │ │ │ b 24666c │ │ │ │ cmp r5, #0 │ │ │ │ beq 2466a0 │ │ │ │ cmp r5, r4 │ │ │ │ beq 246614 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ strne r5, [r7] │ │ │ │ beq 2466b8 │ │ │ │ ldr r2, [r5, #148] @ 0x94 │ │ │ │ ldr r0, [fp, r8, lsl #2] │ │ │ │ ldr r3, [r2, #32] │ │ │ │ ldr r1, [r0] │ │ │ │ @@ -534875,33 +534875,33 @@ │ │ │ │ lsl sl, r3, r8 │ │ │ │ ldr r5, [r6, #4]! │ │ │ │ bne 2465e0 │ │ │ │ cmp r5, #0 │ │ │ │ beq 246700 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r5, [r7] │ │ │ │ b 246614 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ strne r5, [r7] │ │ │ │ bne 246644 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2466e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2466b8 │ │ │ │ cmp r5, #0 │ │ │ │ str r5, [r7] │ │ │ │ bne 246614 │ │ │ │ ldr r3, [r6] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -534940,15 +534940,15 @@ │ │ │ │ str sl, [r5] │ │ │ │ beq 24670c │ │ │ │ ldr r4, [r5, #4]! │ │ │ │ cmp r4, #0 │ │ │ │ beq 246774 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 246774 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -534965,25 +534965,25 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #4] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 246808 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 24683c │ │ │ │ ldr r4, [r5, #20] │ │ │ │ mov r3, #0 │ │ │ │ cmp r4, r3 │ │ │ │ str r3, [r5, #4] │ │ │ │ beq 246830 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 246860 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -535035,18 +535035,18 @@ │ │ │ │ beq 246978 │ │ │ │ cmp r4, #0 │ │ │ │ beq 246918 │ │ │ │ cmp r4, sl │ │ │ │ beq 24692c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 246990 │ │ │ │ str r9, [r8, #4] │ │ │ │ str r9, [r8, #8] │ │ │ │ ldr r3, [r7, #3904] @ 0xf40 │ │ │ │ mov r2, #1 │ │ │ │ orr r3, r3, r2, lsl r5 │ │ │ │ @@ -535064,15 +535064,15 @@ │ │ │ │ ldr r4, [r3, #8] │ │ │ │ mov r8, r6 │ │ │ │ bne 2468fc │ │ │ │ cmp r4, #0 │ │ │ │ beq 24692c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 24692c │ │ │ │ ldr r0, [sl, #96] @ 0x60 │ │ │ │ mov r1, sl │ │ │ │ ldr sl, [sl, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, sl, #0 │ │ │ │ @@ -535097,15 +535097,15 @@ │ │ │ │ beq 2469b4 │ │ │ │ ldr fp, [r6] │ │ │ │ mov r4, r6 │ │ │ │ cmp fp, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, fp │ │ │ │ beq 2469c8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2469c8 │ │ │ │ ldr r0, [fp, #96] @ 0x60 │ │ │ │ mov r1, fp │ │ │ │ ldr fp, [fp, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -535177,18 +535177,18 @@ │ │ │ │ ldr r3, [r3, r8, lsl #2] │ │ │ │ str r3, [r9, #8] │ │ │ │ beq 246df4 │ │ │ │ cmp r7, r6 │ │ │ │ beq 246b64 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 246d58 │ │ │ │ str r7, [r9] │ │ │ │ ldr r6, [sl, r8, lsl #2] │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ mov r2, #1 │ │ │ │ cmp r6, #0 │ │ │ │ @@ -535263,15 +535263,15 @@ │ │ │ │ ldr r6, [r9] │ │ │ │ add r5, r3, fp │ │ │ │ bne 246b1c │ │ │ │ cmp r6, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r6 │ │ │ │ beq 246cb0 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 246d34 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9], #12 │ │ │ │ ldr r3, [sp] │ │ │ │ ldr r2, [sp, #4] │ │ │ │ add r3, r4, r3, lsl #3 │ │ │ │ @@ -535349,15 +535349,15 @@ │ │ │ │ add r9, r9, #12 │ │ │ │ cmp r3, fp │ │ │ │ add r8, r8, #3 │ │ │ │ bhi 246c7c │ │ │ │ b 246ce8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 246b64 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add r1, r4, r2 │ │ │ │ ldr r3, [r1, #1988] @ 0x7c4 │ │ │ │ add r2, r2, r0 │ │ │ │ orr r3, r3, #8 │ │ │ │ @@ -535376,55 +535376,55 @@ │ │ │ │ ldr r0, [r4, #1300] @ 0x514 │ │ │ │ cmp r0, #0 │ │ │ │ beq 246c40 │ │ │ │ b 246bf4 │ │ │ │ add r3, r6, #500 @ 0x1f4 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 246f54 │ │ │ │ ldr r3, [r6, #504] @ 0x1f8 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ orr r3, r3, #524288 @ 0x80000 │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [r6, #504] @ 0x1f8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 246fe8 │ │ │ │ ldr r6, [sl, r8, lsl #2] │ │ │ │ b 246b8c │ │ │ │ ldr r3, [r5, #96] @ 0x60 │ │ │ │ str r1, [sp, #32] │ │ │ │ ldr r3, [r3, #592] @ 0x250 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r1, [sp, #32] │ │ │ │ cmp r3, #1 │ │ │ │ ldreq r3, [r5, #472] @ 0x1d8 │ │ │ │ beq 246dbc │ │ │ │ add r3, r5, #480 @ 0x1e0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 247000 │ │ │ │ ldr r3, [r5, #472] @ 0x1d8 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ cmp r3, r7 │ │ │ │ movcs r3, r7 │ │ │ │ str r3, [r5, #472] @ 0x1d8 │ │ │ │ ldr r3, [r5, #476] @ 0x1dc │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r6 │ │ │ │ movcc r3, r6 │ │ │ │ str r3, [r5, #476] @ 0x1dc │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 246c64 │ │ │ │ mov r3, #0 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r5, #480] @ 0x1e0 │ │ │ │ bl 1798a0 │ │ │ │ @@ -535443,15 +535443,15 @@ │ │ │ │ beq 246f98 │ │ │ │ ldr r1, [r6, #500] @ 0x1f4 │ │ │ │ str r7, [sp, #32] │ │ │ │ mov r7, r4 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ mov r2, #2 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 246f68 │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r7 │ │ │ │ ldr r7, [sp, #32] │ │ │ │ @@ -535463,15 +535463,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 246fb8 │ │ │ │ cmp r4, #0 │ │ │ │ bne 246fa4 │ │ │ │ ldr r6, [sp, #32] │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ @@ -535486,15 +535486,15 @@ │ │ │ │ beq 247044 │ │ │ │ ldr r1, [r5, #480] @ 0x1e0 │ │ │ │ str sl, [sp, #80] @ 0x50 │ │ │ │ mov sl, r4 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ mov r2, #2 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 247014 │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, sl │ │ │ │ ldr sl, [sp, #80] @ 0x50 │ │ │ │ @@ -535506,15 +535506,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 247064 │ │ │ │ cmp r4, #0 │ │ │ │ bne 247050 │ │ │ │ ldr r5, [sp, #32] │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ @@ -535589,18 +535589,18 @@ │ │ │ │ mov r1, #1 │ │ │ │ lsl r9, r1, fp │ │ │ │ addeq sl, r6, #12 │ │ │ │ beq 247390 │ │ │ │ cmp r7, #0 │ │ │ │ beq 2471c0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 24711c │ │ │ │ ldr r0, [r5, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ ldr r5, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -535710,15 +535710,15 @@ │ │ │ │ movcc r3, sl │ │ │ │ str r3, [r7, #476] @ 0x1dc │ │ │ │ b 247168 │ │ │ │ cmp r7, #0 │ │ │ │ beq 247530 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ b 247220 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ ldrh r1, [r2, #-4] │ │ │ │ ldrh r2, [r6, #8] │ │ │ │ cmp r1, r2 │ │ │ │ bne 24720c │ │ │ │ @@ -535759,15 +535759,15 @@ │ │ │ │ add r5, r5, #6 │ │ │ │ beq 247494 │ │ │ │ ldr r4, [sl, r5, lsl #2] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 24743c │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 24743c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -535862,15 +535862,15 @@ │ │ │ │ add r6, r6, #6 │ │ │ │ beq 247630 │ │ │ │ ldr r4, [r8, r6, lsl #2] │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 2475d8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2475d8 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -535900,35 +535900,35 @@ │ │ │ │ add r3, r8, r3, lsl #2 │ │ │ │ add r3, r3, #11840 @ 0x2e40 │ │ │ │ ldr r2, [r3, #52] @ 0x34 │ │ │ │ b 2474bc │ │ │ │ add sl, r7, #500 @ 0x1f4 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 24778c │ │ │ │ ldr r3, [r7, #504] @ 0x1f8 │ │ │ │ mvn r1, #0 │ │ │ │ orr r3, r3, #262144 @ 0x40000 │ │ │ │ mov r0, sl │ │ │ │ str r3, [r7, #504] @ 0x1f8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 247254 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, sl │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r7, #500] @ 0x1f4 │ │ │ │ bl 1798a0 │ │ │ │ b 247254 │ │ │ │ ldr r3, [r7, #96] @ 0x60 │ │ │ │ ldr r3, [r3, #592] @ 0x250 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ ldr r3, [sp, #28] │ │ │ │ cmp r3, #1 │ │ │ │ bne 247718 │ │ │ │ ldr r3, [r7, #472] @ 0x1d8 │ │ │ │ b 247370 │ │ │ │ lsl r3, r1, #1 │ │ │ │ str r3, [sp, #24] │ │ │ │ @@ -535936,28 +535936,28 @@ │ │ │ │ str r2, [sp, #8] │ │ │ │ str r3, [sp, #16] │ │ │ │ b 2473f8 │ │ │ │ mov r1, r9 │ │ │ │ add r9, r7, #480 @ 0x1e0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2477f4 │ │ │ │ ldr r3, [r7, #472] @ 0x1d8 │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r5 │ │ │ │ movcs r3, r5 │ │ │ │ str r3, [r7, #472] @ 0x1d8 │ │ │ │ ldr r3, [r7, #476] @ 0x1dc │ │ │ │ mov r0, r9 │ │ │ │ cmp r3, sl │ │ │ │ movcc r3, sl │ │ │ │ str r3, [r7, #476] @ 0x1dc │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 247168 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r7, #480] @ 0x1e0 │ │ │ │ bl 1798a0 │ │ │ │ @@ -535967,54 +535967,54 @@ │ │ │ │ b 247634 │ │ │ │ cmp r0, #2 │ │ │ │ beq 2477b8 │ │ │ │ ldr r1, [r7, #500] @ 0x1f4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ beq 2477e8 │ │ │ │ b 247798 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, sl │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [sl] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 2477cc │ │ │ │ cmp r4, #0 │ │ │ │ bne 2477b8 │ │ │ │ b 2476a4 │ │ │ │ cmp r0, #2 │ │ │ │ beq 247820 │ │ │ │ ldr r1, [r7, #480] @ 0x1e0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ beq 247850 │ │ │ │ b 247800 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 247834 │ │ │ │ cmp r4, #0 │ │ │ │ bne 247820 │ │ │ │ b 247734 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -536044,18 +536044,18 @@ │ │ │ │ str r1, [r5] │ │ │ │ beq 247a08 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2478dc │ │ │ │ cmp r6, r4 │ │ │ │ beq 2478f0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2479b4 │ │ │ │ mov r2, #100 @ 0x64 │ │ │ │ mov r1, #0 │ │ │ │ str r7, [r5, #16] │ │ │ │ mov r0, sp │ │ │ │ stmib r5, {r6, r9} │ │ │ │ @@ -536115,70 +536115,70 @@ │ │ │ │ cmp r7, r2 │ │ │ │ bls 247984 │ │ │ │ ldr r1, [r6, #88] @ 0x58 │ │ │ │ ands r4, r1, #16 │ │ │ │ bne 247968 │ │ │ │ ldr r3, [r6, #96] @ 0x60 │ │ │ │ ldr r9, [r3, #592] @ 0x250 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp r9, #1 │ │ │ │ bne 247a1c │ │ │ │ ldr r3, [r6, #472] @ 0x1d8 │ │ │ │ b 247968 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2478f0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 2478f0 │ │ │ │ mov r1, r4 │ │ │ │ add r4, r6, #480 @ 0x1e0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 247a84 │ │ │ │ ldr r3, [r6, #472] @ 0x1d8 │ │ │ │ mvn r1, #0 │ │ │ │ cmp r3, r8 │ │ │ │ movcs r3, r8 │ │ │ │ str r3, [r6, #472] @ 0x1d8 │ │ │ │ ldr r3, [r6, #476] @ 0x1dc │ │ │ │ mov r0, r4 │ │ │ │ cmp r3, r7 │ │ │ │ movcc r3, r7 │ │ │ │ str r3, [r6, #476] @ 0x1dc │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 247984 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r6, #480] @ 0x1e0 │ │ │ │ bl 1798a0 │ │ │ │ b 247984 │ │ │ │ cmp r0, #2 │ │ │ │ beq 247ab0 │ │ │ │ ldr r1, [r6, #480] @ 0x1e0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ beq 247ae0 │ │ │ │ b 247a90 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 247ac4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 247ab0 │ │ │ │ b 247a38 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -536208,15 +536208,15 @@ │ │ │ │ beq 247dcc │ │ │ │ cmp r3, #0 │ │ │ │ beq 247cc0 │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 247b74 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 247d38 │ │ │ │ add r3, r7, r6 │ │ │ │ add r3, r9, r3, lsl #2 │ │ │ │ add r3, r5, r3 │ │ │ │ add r3, r3, #4864 @ 0x1300 │ │ │ │ mov r2, #0 │ │ │ │ @@ -536303,27 +536303,27 @@ │ │ │ │ beq 247e54 │ │ │ │ cmp fp, #0 │ │ │ │ beq 247ce8 │ │ │ │ cmp fp, r4 │ │ │ │ beq 247d20 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ b 247d14 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 247d20 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 247cf4 │ │ │ │ add r3, r7, r6 │ │ │ │ add r3, r9, r3, lsl #2 │ │ │ │ add r3, r5, r3 │ │ │ │ add r3, r3, #4864 @ 0x1300 │ │ │ │ str fp, [r3, #44] @ 0x2c │ │ │ │ @@ -536365,15 +536365,15 @@ │ │ │ │ str r3, [r4, #56] @ 0x38 │ │ │ │ ldr r4, [r5, fp] │ │ │ │ b 247bd8 │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 247de8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 247e10 │ │ │ │ add r3, r7, r6 │ │ │ │ add r3, r9, r3, lsl #2 │ │ │ │ add r3, r5, r3 │ │ │ │ add r3, r3, #4864 @ 0x1300 │ │ │ │ mov r2, #0 │ │ │ │ @@ -536399,28 +536399,28 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 247cb8 │ │ │ │ b 247c8c │ │ │ │ cmp fp, #0 │ │ │ │ beq 247d20 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 247d20 │ │ │ │ add sl, r4, #500 @ 0x1f4 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 247ec4 │ │ │ │ ldr r3, [r4, #504] @ 0x1f8 │ │ │ │ mvn r1, #0 │ │ │ │ orr r3, r3, #65536 @ 0x10000 │ │ │ │ mov r0, sl │ │ │ │ str r3, [r4, #504] @ 0x1f8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 247f2c │ │ │ │ ldr ip, [r7, #1988] @ 0x7c4 │ │ │ │ ldr r0, [r5, #1980] @ 0x7bc │ │ │ │ ldr r4, [r8] │ │ │ │ ldr r3, [r5, #1976] @ 0x7b8 │ │ │ │ ldr r2, [r5, #1804] @ 0x70c │ │ │ │ @@ -536429,28 +536429,28 @@ │ │ │ │ b 247c48 │ │ │ │ cmp r0, #2 │ │ │ │ beq 247ef0 │ │ │ │ ldr r1, [r4, #500] @ 0x1f4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ beq 247f20 │ │ │ │ b 247ed0 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, sl │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [sl] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 247f04 │ │ │ │ cmp fp, #0 │ │ │ │ bne 247ef0 │ │ │ │ b 247e84 │ │ │ │ mov r3, #0 │ │ │ │ @@ -536613,18 +536613,18 @@ │ │ │ │ str r1, [r5] │ │ │ │ beq 24825c │ │ │ │ cmp r6, #0 │ │ │ │ beq 2481c0 │ │ │ │ cmp r6, r4 │ │ │ │ beq 2481d4 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 248238 │ │ │ │ ldrh r3, [r7, #4] │ │ │ │ strh r3, [r5, #4] │ │ │ │ ldr r3, [r6, #64] @ 0x40 │ │ │ │ ldrb r2, [r6, #76] @ 0x4c │ │ │ │ lsr r3, r3, r8 │ │ │ │ @@ -536656,27 +536656,27 @@ │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ bne 2481c8 │ │ │ │ b 2481d4 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2481d4 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 2481d4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #8] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2482a4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2482b0 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -536697,15 +536697,15 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #68] @ 0x44 │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 248318 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 248324 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ @@ -536873,15 +536873,15 @@ │ │ │ │ cmp fp, #0 │ │ │ │ ldr r9, [r3, r5, lsl #2] │ │ │ │ beq 248608 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2485e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2485e8 │ │ │ │ ldr r0, [r6, #72] @ 0x48 │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ mov r6, #1 │ │ │ │ @@ -536898,15 +536898,15 @@ │ │ │ │ beq 2485c4 │ │ │ │ cmp r6, r9 │ │ │ │ moveq r6, #1 │ │ │ │ lsleq r6, r6, r5 │ │ │ │ beq 2484dc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ b 2485c4 │ │ │ │ cmp fp, #0 │ │ │ │ beq 248660 │ │ │ │ cmp r6, #0 │ │ │ │ ldrne r9, [sp, #88] @ 0x58 │ │ │ │ bne 2485c4 │ │ │ │ mov r6, #1 │ │ │ │ @@ -536940,15 +536940,15 @@ │ │ │ │ mov r9, #1 │ │ │ │ mov fp, ip │ │ │ │ str r4, [sp, #4] │ │ │ │ ldr r4, [r8, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r4, #0 │ │ │ │ beq 2486f4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2486f4 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ ldr r2, [r6, #8] │ │ │ │ @@ -536985,15 +536985,15 @@ │ │ │ │ str r3, [r4, #1980] @ 0x7bc │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r9, #0 │ │ │ │ beq 24864c │ │ │ │ mov r0, r9 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ str r9, [r7] │ │ │ │ ldr r9, [r9, #68] @ 0x44 │ │ │ │ mov r6, #1 │ │ │ │ cmp r9, #0 │ │ │ │ lsl r6, r6, r5 │ │ │ │ bne 2484e8 │ │ │ │ add r1, r4, sl │ │ │ │ @@ -537017,23 +537017,23 @@ │ │ │ │ cmp r2, #0 │ │ │ │ beq 248580 │ │ │ │ b 248558 │ │ │ │ add r3, r9, #500 @ 0x1f4 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 24888c │ │ │ │ ldr r3, [r9, #504] @ 0x1f8 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [r9, #504] @ 0x1f8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 248874 │ │ │ │ ldr r3, [r7] │ │ │ │ ldr r9, [r3, #68] @ 0x44 │ │ │ │ b 2484f4 │ │ │ │ lsl r3, r1, #4 │ │ │ │ str r3, [sp, #16] │ │ │ │ @@ -537057,15 +537057,15 @@ │ │ │ │ beq 2488d0 │ │ │ │ ldr r1, [r9, #500] @ 0x1f4 │ │ │ │ str r8, [sp, #32] │ │ │ │ mov r8, r4 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ mov r2, #2 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 2488a0 │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r8 │ │ │ │ ldr r8, [sp, #32] │ │ │ │ @@ -537077,15 +537077,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 2488f0 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2488dc │ │ │ │ ldr r9, [sp, #32] │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ @@ -537192,30 +537192,30 @@ │ │ │ │ bhi 248ac0 │ │ │ │ ldr r3, [pc, #16] @ 248ac8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ mvn r0, #0 │ │ │ │ bx lr │ │ │ │ - smulleq r4, r0, r0, r8 │ │ │ │ + strheq r4, [r0], #128 @ 0x80 │ │ │ │ ldr r3, [pc, #48] @ 248b04 │ │ │ │ sub r2, r0, #142 @ 0x8e │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #8 │ │ │ │ bhi 248af0 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ mov r0, #50 @ 0x32 │ │ │ │ bx lr │ │ │ │ mov r0, #53 @ 0x35 │ │ │ │ bx lr │ │ │ │ mov r0, #49 @ 0x31 │ │ │ │ bx lr │ │ │ │ - sbceq r4, r0, r1, asr #16 │ │ │ │ + sbceq r4, r0, r1, ror #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #260] @ 248c24 │ │ │ │ ldr r2, [pc, #260] @ 248c28 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -537279,20 +537279,20 @@ │ │ │ │ b 248b94 │ │ │ │ mov r0, #20 │ │ │ │ b 248b94 │ │ │ │ mov r0, #23 │ │ │ │ b 248b94 │ │ │ │ mov r0, #4 │ │ │ │ b 248b94 │ │ │ │ - strdeq r4, [r0], #126 @ 0x7e │ │ │ │ + sbceq r4, r0, lr, lsl r8 │ │ │ │ smlawteq ip, ip, r4, r7 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r4, r0, ip, asr #16 │ │ │ │ - umlaleq r2, pc, r0, r2 @ │ │ │ │ - strdeq r9, [sp], ip @ │ │ │ │ + sbceq r4, r0, ip, ror #16 │ │ │ │ + @ instruction: 0x00af22b0 │ │ │ │ + adceq r9, sp, ip, lsl fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #128] @ 248cd4 │ │ │ │ cmp r0, #1 │ │ │ │ sub sp, sp, #16 │ │ │ │ @@ -537325,17 +537325,17 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 248c8c │ │ │ │ @ instruction: 0x012c739c │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - strdeq r4, [r0], #108 @ 0x6c │ │ │ │ - adceq r2, pc, r8, ror r1 @ │ │ │ │ - @ instruction: 0x00ad99bc │ │ │ │ + sbceq r4, r0, ip, lsl r7 │ │ │ │ + umlaleq r2, pc, r8, r1 @ │ │ │ │ + ldrdeq r9, [sp], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #176] @ 248db0 │ │ │ │ ldr r2, [pc, #176] @ 248db4 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -537378,20 +537378,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ mov r4, #5 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - sbceq r4, r0, r9, lsr r6 │ │ │ │ + sbceq r4, r0, r9, asr r6 │ │ │ │ @ instruction: 0x012c72ec │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - sbceq r4, r0, ip, asr #12 │ │ │ │ - adceq r2, pc, r0, lsl #2 │ │ │ │ - adceq r9, sp, ip, lsl r9 │ │ │ │ + sbceq r4, r0, ip, ror #12 │ │ │ │ + adceq r2, pc, r0, lsr #2 │ │ │ │ + adceq r9, sp, ip, lsr r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 2395bc │ │ │ │ mov r0, r4 │ │ │ │ @@ -537509,15 +537509,15 @@ │ │ │ │ smlawteq ip, r0, r1, r7 │ │ │ │ @ instruction: 0xffffff64 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ muleq r0, r0, r3 │ │ │ │ andeq r1, r0, r4, asr #20 │ │ │ │ andeq r0, r1, r1 │ │ │ │ eorseq r0, r1, r1 │ │ │ │ - smulleq r4, r0, ip, r4 │ │ │ │ + strheq r4, [r0], #76 @ 0x4c │ │ │ │ @ instruction: 0x012c7098 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3672] @ 0xe58 │ │ │ │ ldr r2, [pc, #224] @ 2490bc │ │ │ │ ldr r3, [pc, #224] @ 2490c0 │ │ │ │ @@ -537868,16 +537868,16 @@ │ │ │ │ ldreq r4, [r7, #4] │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r8 │ │ │ │ blx r4 │ │ │ │ b 24938c │ │ │ │ svccc 0x007f0000 │ │ │ │ - sbceq r4, r0, r8, lsl #3 │ │ │ │ - strheq r4, [r0], #26 │ │ │ │ + sbceq r4, r0, r8, lsr #3 │ │ │ │ + ldrdeq r4, [r0], #26 │ │ │ │ @ instruction: 0xfffff800 │ │ │ │ @ instruction: 0xfffff000 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -539445,17 +539445,17 @@ │ │ │ │ @ instruction: 0x012c58a8 │ │ │ │ andeq r0, r4, r0, lsl r0 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r4, r0, r1, lsl #5 │ │ │ │ andeq r2, r0, r6, lsl #4 │ │ │ │ andgt r2, r4, r0, lsl #26 │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ - strdeq r2, [r0], #108 @ 0x6c │ │ │ │ - strdeq r7, [sp], r4 @ │ │ │ │ - strdeq r0, [pc], r4 @ │ │ │ │ + sbceq r2, r0, ip, lsl r7 │ │ │ │ + adceq r7, sp, r4, lsl r9 │ │ │ │ + adceq r0, pc, r4, lsl r1 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #868] @ 24b188 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ @@ -539675,19 +539675,19 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [fp, #4] │ │ │ │ b 24b078 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq ip, ip, r1, r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012c51a4 │ │ │ │ - sbceq r2, r0, r8, ror r6 │ │ │ │ + smulleq r2, r0, r8, r6 │ │ │ │ strdeq r7, [r0], -lr │ │ │ │ andeq r0, r0, r4, ror #28 │ │ │ │ @ instruction: 0x012c4f5c │ │ │ │ - sbceq r2, r0, r4, lsr r3 │ │ │ │ + sbceq r2, r0, r4, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ mov fp, r2 │ │ │ │ ldr r2, [pc, #3100] @ 24bde0 │ │ │ │ ldr r3, [pc, #3100] @ 24bde4 │ │ │ │ @@ -540871,16 +540871,16 @@ │ │ │ │ ldr r3, [r5] │ │ │ │ b 24c25c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012c3e18 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andgt r2, r6, r0, lsl #26 │ │ │ │ @ instruction: 0x012c3cb8 │ │ │ │ - ldrdeq r1, [r0], #24 │ │ │ │ - sbceq r1, r0, r8, asr r1 │ │ │ │ + strdeq r1, [r0], #24 │ │ │ │ + sbceq r1, r0, r8, ror r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #324] @ 24c5ac │ │ │ │ mov r5, r3 │ │ │ │ @@ -545119,15 +545119,15 @@ │ │ │ │ svccc 0x00ff0000 │ │ │ │ andeq r0, r4, r1, lsl #1 │ │ │ │ andgt r2, r2, r0, lsl #26 │ │ │ │ andeq r0, r4, r4, lsl #4 │ │ │ │ andgt r2, r4, r0, lsl #26 │ │ │ │ andeq r0, r4, r8, lsl #4 │ │ │ │ andgt r2, r3, r0, lsl #26 │ │ │ │ - adcseq sp, pc, r4, ror #19 │ │ │ │ + adcseq sp, pc, r4, lsl #20 │ │ │ │ svcvc 0x00ff0000 │ │ │ │ @ instruction: 0xfffff000 │ │ │ │ andeq r0, r4, r7, lsl #4 │ │ │ │ andeq r0, r4, r3, lsl #4 │ │ │ │ andgt r2, r0, r0, lsl #26 │ │ │ │ blmi 2846c4 │ │ │ │ svccc 0x00808081 │ │ │ │ @@ -545211,15 +545211,15 @@ │ │ │ │ bl 17d4fc │ │ │ │ str r5, [r4] │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r6] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ mov r2, #0 │ │ │ │ - bl 847d84 │ │ │ │ + bl 847da4 │ │ │ │ b 2507ac │ │ │ │ bl 17d4fc │ │ │ │ mov r5, r4 │ │ │ │ add r6, r4, #3488 @ 0xda0 │ │ │ │ ldr r0, [r5, #1304] @ 0x518 │ │ │ │ add r5, r5, #436 @ 0x1b4 │ │ │ │ bl 3bb4c │ │ │ │ @@ -545555,15 +545555,15 @@ │ │ │ │ str r3, [r4, #12] │ │ │ │ bl 25299c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r6] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ mov r2, #0 │ │ │ │ - bl 847d84 │ │ │ │ + bl 847da4 │ │ │ │ b 250d1c │ │ │ │ bl 17d4fc │ │ │ │ mov r5, r4 │ │ │ │ add r6, r4, #3488 @ 0xda0 │ │ │ │ ldr r0, [r5, #1304] @ 0x518 │ │ │ │ add r5, r5, #436 @ 0x1b4 │ │ │ │ bl 3bb4c │ │ │ │ @@ -546066,18 +546066,18 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq fp, ip, ip, lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ @ instruction: 0x0127b47c │ │ │ │ @ instruction: 0x012beb1c │ │ │ │ - umlaleq r9, lr, r8, r9 │ │ │ │ - adceq r1, sp, r8, ror #2 │ │ │ │ - umlaleq r9, lr, r4, r9 │ │ │ │ - adceq r1, sp, r0, asr #2 │ │ │ │ + @ instruction: 0x00ae99b8 │ │ │ │ + adceq r1, sp, r8, lsl #3 │ │ │ │ + @ instruction: 0x00ae99b4 │ │ │ │ + adceq r1, sp, r0, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ ldr r8, [r0, #48] @ 0x30 │ │ │ │ @@ -546694,15 +546694,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mov r0, #3 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x00bfb6b8 │ │ │ │ + @ instruction: 0x00bfb6d8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r7, r0 │ │ │ │ mov r8, r1 │ │ │ │ @@ -546724,15 +546724,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 3a9ac │ │ │ │ cmp r8, #0 │ │ │ │ and r4, r4, #3 │ │ │ │ beq 251fbc │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r8, #400] @ 0x190 │ │ │ │ str r7, [r5, #72] @ 0x48 │ │ │ │ cmp r3, #1 │ │ │ │ movcs r7, r3 │ │ │ │ ldrb r3, [r8, #468] @ 0x1d4 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ @@ -546817,15 +546817,15 @@ │ │ │ │ and r3, r3, #1536 @ 0x600 │ │ │ │ str r3, [r5, #108] @ 0x6c │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mvnseq lr, #0 │ │ │ │ svcvc 0x00c00000 │ │ │ │ - adcseq fp, pc, r0, asr #9 │ │ │ │ + adcseq fp, pc, r0, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r0, #1 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r6, r1 │ │ │ │ @@ -546915,17 +546915,17 @@ │ │ │ │ bl 17b978 │ │ │ │ ldrb r3, [r6, #1] │ │ │ │ b 252200 │ │ │ │ @ instruction: 0x012bdea0 │ │ │ │ submi r0, r0, r0 │ │ │ │ eorseq pc, pc, r0 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq fp, pc, r8, ror #6 │ │ │ │ - adceq r0, sp, ip, ror #7 │ │ │ │ - adceq r8, lr, r8, asr ip │ │ │ │ + adcseq fp, pc, r8, lsl #7 │ │ │ │ + adceq r0, sp, ip, lsl #8 │ │ │ │ + adceq r8, lr, r8, ror ip │ │ │ │ add r3, r0, #3136 @ 0xc40 │ │ │ │ add r3, r3, #4 │ │ │ │ cmp r3, r1 │ │ │ │ ldrne r3, [r0, #3404] @ 0xd4c │ │ │ │ addne r0, r2, r3 │ │ │ │ moveq r0, r2 │ │ │ │ bx lr │ │ │ │ @@ -548645,15 +548645,15 @@ │ │ │ │ ldrb r7, [r2, #2] │ │ │ │ ldrh fp, [r2] │ │ │ │ b 2539a0 │ │ │ │ add r8, r8, #8 │ │ │ │ b 253938 │ │ │ │ mov r4, ip │ │ │ │ b 253abc │ │ │ │ - adcseq r9, pc, fp, lsr #26 │ │ │ │ + adcseq r9, pc, fp, asr #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip] │ │ │ │ str r0, [ip, #-3472] @ 0xfffff270 │ │ │ │ sub sp, sp, #7488 @ 0x1d40 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ @@ -549690,17 +549690,17 @@ │ │ │ │ @ instruction: 0xf0008e00 │ │ │ │ strdeq r0, [r0], -sp │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0x012bbb6c │ │ │ │ @ instruction: 0x012bae30 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r8, pc, r4, lsr r2 @ │ │ │ │ - adceq r5, lr, r8, asr #22 │ │ │ │ - @ instruction: 0x00acd2b4 │ │ │ │ + adcseq r8, pc, r4, asr r2 @ │ │ │ │ + adceq r5, lr, r8, ror #22 │ │ │ │ + ldrdeq sp, [ip], r4 @ │ │ │ │ ldrb r3, [sl, #-3355] @ 0xfffff2e5 │ │ │ │ bic r3, r3, #208 @ 0xd0 │ │ │ │ orr r3, r3, #32 │ │ │ │ strb r3, [sl, #-3355] @ 0xfffff2e5 │ │ │ │ mov r3, #0 │ │ │ │ add r2, sp, #104 @ 0x68 │ │ │ │ b 2542fc │ │ │ │ @@ -550891,15 +550891,15 @@ │ │ │ │ add r0, r0, #8 │ │ │ │ b 255f60 │ │ │ │ mov r0, r5 │ │ │ │ bl 255ce0 │ │ │ │ b 255ea0 │ │ │ │ mov r3, fp │ │ │ │ b 255fac │ │ │ │ - @ instruction: 0x00bf76d9 │ │ │ │ + @ instruction: 0x00bf76f9 │ │ │ │ cmp r3, #0 │ │ │ │ bne 25620c │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ ldrb lr, [r1, #1] │ │ │ │ cmp lr, #0 │ │ │ │ beq 25625c │ │ │ │ add ip, r3, #4 │ │ │ │ @@ -551142,15 +551142,15 @@ │ │ │ │ ldrh lr, [r4, #-4] │ │ │ │ add lr, r6, lr, lsl #4 │ │ │ │ add lr, lr, #2688 @ 0xa80 │ │ │ │ add lr, lr, #8 │ │ │ │ b 256304 │ │ │ │ mov r3, sl │ │ │ │ b 256354 │ │ │ │ - adcseq r7, pc, pc, lsr r3 @ │ │ │ │ + adcseq r7, pc, pc, asr r3 @ │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ add r5, r0, #2400 @ 0x960 │ │ │ │ add r7, r0, #2656 @ 0xa60 │ │ │ │ add r5, r5, #8 │ │ │ │ add r7, r7, #8 │ │ │ │ mov r9, #0 │ │ │ │ mov r8, #1 │ │ │ │ @@ -551203,15 +551203,15 @@ │ │ │ │ ldr r0, [r6, #668] @ 0x29c │ │ │ │ bl 5a57c │ │ │ │ ldr r4, [r6, #672] @ 0x2a0 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2565c0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 256604 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #672] @ 0x2a0 │ │ │ │ mov r0, r5 │ │ │ │ bl 2395bc │ │ │ │ ldr r0, [r6, #656] @ 0x290 │ │ │ │ @@ -551976,17 +551976,17 @@ │ │ │ │ andgt r2, r4, r0, lsl #4 │ │ │ │ andgt r2, r2, r0, lsl #4 │ │ │ │ strdeq r9, [fp, -r0]! │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r4, r0, r1, lsl #5 │ │ │ │ andeq r2, r0, r6, lsl #4 │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ - adcseq r6, pc, r0, lsl #10 │ │ │ │ - adceq fp, ip, r0, ror #10 │ │ │ │ - adceq r3, lr, r0, ror #26 │ │ │ │ + adcseq r6, pc, r0, lsr #10 │ │ │ │ + adceq fp, ip, r0, lsl #11 │ │ │ │ + adceq r3, lr, r0, lsl #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [pc, #944] @ 2575a4 │ │ │ │ @@ -552226,16 +552226,16 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #4] │ │ │ │ b 25746c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r8, [fp, -r8]! @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012b8b70 │ │ │ │ - @ instruction: 0x00bf68d4 │ │ │ │ - adcseq r6, pc, r4, lsl #2 │ │ │ │ + @ instruction: 0x00bf68f4 │ │ │ │ + adcseq r6, pc, r4, lsr #2 │ │ │ │ ldr r3, [pc, #12] @ 2575cc │ │ │ │ add r0, r0, #16384 @ 0x4000 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0, #3872] @ 0xf20 │ │ │ │ bx lr │ │ │ │ @ instruction: 0xfffffc0c │ │ │ │ ldr r2, [r1] │ │ │ │ @@ -552381,15 +552381,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr ip, [r4] │ │ │ │ b 257740 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r8, [fp, -r8]! @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andgt r3, r1, r0 │ │ │ │ - adcseq r6, pc, ip, lsl #30 │ │ │ │ + adcseq r6, pc, ip, lsr #30 │ │ │ │ @ instruction: 0x012b8828 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ add r5, r3, #2 │ │ │ │ lsl r5, r5, #16 │ │ │ │ @@ -552443,15 +552443,15 @@ │ │ │ │ ldr r3, [r0, #12] │ │ │ │ ldr r1, [r0, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ blx r3 │ │ │ │ ldr lr, [r6] │ │ │ │ b 257868 │ │ │ │ andgt r3, r0, r0 │ │ │ │ - adcseq r6, pc, r8, ror #27 │ │ │ │ + adcseq r6, pc, r8, lsl #28 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r7, r3 │ │ │ │ mov r9, r2 │ │ │ │ @@ -552565,15 +552565,15 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ blx r3 │ │ │ │ ldr ip, [r5] │ │ │ │ b 257990 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012b86b4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00bf6cd0 │ │ │ │ + @ instruction: 0x00bf6cf0 │ │ │ │ andgt r3, r0, r0 │ │ │ │ blt ff657b0c │ │ │ │ @ instruction: 0x012b8544 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ @@ -553221,15 +553221,15 @@ │ │ │ │ lsl r2, r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r4 │ │ │ │ bl 2576e0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r9 │ │ │ │ beq 258618 │ │ │ │ ldr r3, [fp, #-392] @ 0xfffffe78 │ │ │ │ cmp r3, #0 │ │ │ │ beq 258308 │ │ │ │ ldrb r3, [r4, #92] @ 0x5c │ │ │ │ @@ -553284,15 +553284,15 @@ │ │ │ │ ldr r5, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 25854c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 25854c │ │ │ │ mov r1, r5 │ │ │ │ b 258618 │ │ │ │ str sl, [sp] │ │ │ │ ldr r2, [fp, #-388] @ 0xfffffe7c │ │ │ │ mov r1, r4 │ │ │ │ @@ -553685,23 +553685,23 @@ │ │ │ │ b 258b0c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r4, #0 │ │ │ │ b 2588d4 │ │ │ │ @ instruction: 0x012b7954 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012b791c │ │ │ │ - adcseq r5, pc, r0, lsr #15 │ │ │ │ + adcseq r5, pc, r0, asr #15 │ │ │ │ andgt r3, r0, r0 │ │ │ │ - @ instruction: 0x00bf56b8 │ │ │ │ - adcseq r5, pc, r0, lsl r6 @ │ │ │ │ + @ instruction: 0x00bf56d8 │ │ │ │ + adcseq r5, pc, r0, lsr r6 @ │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - umlalseq r5, pc, r0, r4 @ │ │ │ │ - adcseq r5, pc, r8, asr #7 │ │ │ │ - @ instruction: 0x00bf53bc │ │ │ │ - adcseq r5, pc, r8, lsr r3 @ │ │ │ │ + @ instruction: 0x00bf54b0 │ │ │ │ + adcseq r5, pc, r8, ror #7 │ │ │ │ + @ instruction: 0x00bf53dc │ │ │ │ + adcseq r5, pc, r8, asr r3 @ │ │ │ │ andgt r3, r1, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ add ip, r2, #1 │ │ │ │ lsl ip, ip, #17 │ │ │ │ @@ -555476,36 +555476,36 @@ │ │ │ │ andeq r1, r0, r2, lsl #2 │ │ │ │ svcvc 0x00ff0000 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r2, r1, r9, ror r0 │ │ │ │ andeq r0, r0, r2, asr #2 │ │ │ │ streq r8, [r0], #-64 @ 0xffffffc0 │ │ │ │ andgt r4, r0, r0, lsl #12 │ │ │ │ - @ instruction: 0x00bf41f8 │ │ │ │ + adcseq r4, pc, r8, lsl r2 @ │ │ │ │ strdeq r6, [fp, -r4]! │ │ │ │ andeq r2, r0, r1, asr #1 │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ andeq r8, r0, r6 │ │ │ │ andeq r8, r0, r2 │ │ │ │ andeq r2, r0, r3, asr #1 │ │ │ │ andeq r2, r0, r4, lsl #2 │ │ │ │ andeq r2, r1, r8, lsl #2 │ │ │ │ andeq r2, r1, r4, lsl r1 │ │ │ │ blmi 225a8a4 │ │ │ │ andeq r2, r3, r4, ror #1 │ │ │ │ cmnmi pc, #0 │ │ │ │ @ instruction: 0x012b5a00 │ │ │ │ andeq r2, r0, r2, asr #1 │ │ │ │ - adcseq r3, pc, r4, ror #16 │ │ │ │ + adcseq r3, pc, r4, lsl #17 │ │ │ │ svceq 0x00003000 │ │ │ │ andeq r2, r5, r8, asr #32 │ │ │ │ andeq r2, r0, r0, ror r0 │ │ │ │ andeq r2, r1, r8, rrx │ │ │ │ andeq r2, r1, ip, rrx │ │ │ │ - adcseq r3, pc, r0, lsl #12 │ │ │ │ + adcseq r3, pc, r0, lsr #12 │ │ │ │ svcmi 0x00800000 │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ ldrh r3, [r0, #36] @ 0x24 │ │ │ │ lsr r3, r3, #7 │ │ │ │ cmp r3, #7 │ │ │ │ bhi 259c6c │ │ │ │ ldr r2, [r6, #2040] @ 0x7f8 │ │ │ │ @@ -556424,44 +556424,44 @@ │ │ │ │ add r2, r3, r0, lsl #2 │ │ │ │ ldrb r2, [r2, #16] │ │ │ │ lsl r0, r0, #2 │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r0, [r3, r0] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq r2, pc, r4, asr pc @ │ │ │ │ + adcseq r2, pc, r4, ror pc @ │ │ │ │ ldr r3, [pc, #28] @ 25b770 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #4] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq r2, pc, r8, lsr #30 │ │ │ │ + adcseq r2, pc, r8, asr #30 │ │ │ │ ldr r3, [pc, #28] @ 25b798 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #8] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq r2, pc, r0, lsl #30 │ │ │ │ + adcseq r2, pc, r0, lsr #30 │ │ │ │ ldr r3, [pc, #24] @ 25b7bc │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r0, [r3, #12] │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x00bf2ed8 │ │ │ │ + @ instruction: 0x00bf2ef8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ bl 178e24 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -556488,15 +556488,15 @@ │ │ │ │ beq 25b840 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #27 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #255 @ 0xff │ │ │ │ pop {r4, pc} │ │ │ │ - adcseq r2, pc, r0, ror #28 │ │ │ │ + adcseq r2, pc, r0, lsl #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #200] @ 25b930 │ │ │ │ mov r5, r3 │ │ │ │ @@ -561468,15 +561468,15 @@ │ │ │ │ strdeq r0, [fp, -r0]! @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andcs r0, r0, r0, asr r2 │ │ │ │ andeq r2, r5, r0, lsl #4 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ ldrdeq r2, [r0], -pc @ │ │ │ │ andeq r2, r2, r4, asr #5 │ │ │ │ - adcseq r0, pc, r4, lsr #24 │ │ │ │ + adcseq r0, pc, r4, asr #24 │ │ │ │ andeq r2, r0, r7, asr #5 │ │ │ │ ldrdeq r2, [r0], -r7 │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ ldrdeq r2, [r0], -r8 │ │ │ │ ldrdeq r2, [r1], -r4 │ │ │ │ andeq r2, r0, r2, ror #5 │ │ │ │ andeq r2, r0, ip, ror #5 │ │ │ │ @@ -561491,15 +561491,15 @@ │ │ │ │ andeq r2, r1, r8, ror #5 │ │ │ │ strdeq r2, [r0], -pc @ │ │ │ │ andeq r2, r1, r0, ror #5 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq pc, pc, r0, lsl #24 │ │ │ │ andeq r2, r1, r2, ror #5 │ │ │ │ mvnseq r0, r0 │ │ │ │ - adcseq r0, pc, r4, lsr #32 │ │ │ │ + adcseq r0, pc, r4, asr #32 │ │ │ │ strdeq pc, [r0], -ip │ │ │ │ stcvc 3, cr0, [r0], {240} @ 0xf0 │ │ │ │ ldc2l 12, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ ldc2l 1, cr0, [ip] │ │ │ │ cmp r3, r5 │ │ │ │ bhi 260cbc │ │ │ │ ldr r1, [pc, #-60] @ 26065c │ │ │ │ @@ -562508,20 +562508,20 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str r4, [sp, #8] │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2615dc │ │ │ │ - adcseq pc, lr, r0, lsr fp @ │ │ │ │ + adcseq pc, lr, r0, asr fp @ │ │ │ │ @ instruction: 0x012aea48 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - @ instruction: 0x00befad0 │ │ │ │ - strdeq r9, [sp], r0 @ │ │ │ │ - adceq r1, ip, r8, lsr r0 │ │ │ │ + @ instruction: 0x00befaf0 │ │ │ │ + adceq r9, sp, r0, lsl r9 │ │ │ │ + adceq r1, ip, r8, asr r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -562534,15 +562534,15 @@ │ │ │ │ mov r2, #88 @ 0x58 │ │ │ │ mov r1, r7 │ │ │ │ bl 3a9ac │ │ │ │ cmp r4, #0 │ │ │ │ beq 2616c4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r3, #1 │ │ │ │ str r3, [r6] │ │ │ │ ldr r3, [pc, #804] @ 2619f8 │ │ │ │ ldrb r2, [r4, #76] @ 0x4c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2, lsl #2] │ │ │ │ ldrb r3, [r4, #424] @ 0x1a8 │ │ │ │ @@ -562740,15 +562740,15 @@ │ │ │ │ ldr r2, [pc, #36] @ 261a08 │ │ │ │ and r2, r2, r3, lsl #12 │ │ │ │ str r2, [r6, #96] @ 0x60 │ │ │ │ mov r3, #0 │ │ │ │ b 26185c │ │ │ │ ldr r0, [r7, #80] @ 0x50 │ │ │ │ b 2618d8 │ │ │ │ - adcseq pc, lr, r8, lsl #20 │ │ │ │ + adcseq pc, lr, r8, lsr #20 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ svceq 0x00ffc000 │ │ │ │ svccc 0x00fff000 │ │ │ │ svceq 0x00fe0000 │ │ │ │ strdeq pc, [r1], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -563084,15 +563084,15 @@ │ │ │ │ ldr r0, [r6, #668] @ 0x29c │ │ │ │ bl 5a57c │ │ │ │ ldr r4, [r6, #672] @ 0x2a0 │ │ │ │ cmp r4, #0 │ │ │ │ beq 261f64 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 261fa8 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #672] @ 0x2a0 │ │ │ │ mov r0, r5 │ │ │ │ bl 2395bc │ │ │ │ ldr r0, [r6, #656] @ 0x290 │ │ │ │ @@ -563818,20 +563818,20 @@ │ │ │ │ andgt r2, r1, r0, lsl #16 │ │ │ │ andgt r3, r2, r0, lsl #16 │ │ │ │ @ instruction: 0x012adba4 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andgt r3, r5, r0, lsl #16 │ │ │ │ andgt r2, r3, r0, lsl #18 │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ - adcseq lr, lr, r4, ror r8 │ │ │ │ - adceq pc, fp, r0, asr #27 │ │ │ │ - adceq r8, sp, r0, asr #11 │ │ │ │ - @ instruction: 0x00bee7f8 │ │ │ │ - adceq pc, fp, r4, asr #26 │ │ │ │ - adceq r8, sp, r4, asr #10 │ │ │ │ + umlalseq lr, lr, r4, r8 @ │ │ │ │ + adceq pc, fp, r0, ror #27 │ │ │ │ + adceq r8, sp, r0, ror #11 │ │ │ │ + adcseq lr, lr, r8, lsl r8 │ │ │ │ + adceq pc, fp, r4, ror #26 │ │ │ │ + adceq r8, sp, r4, ror #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [pc, #1284] @ 26300c │ │ │ │ @@ -564156,18 +564156,18 @@ │ │ │ │ ldr r2, [sp] │ │ │ │ add r1, r3, #16 │ │ │ │ b 262ebc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012ad4e4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012ad218 │ │ │ │ - adcseq lr, lr, r8, asr #20 │ │ │ │ + adcseq lr, lr, r8, ror #20 │ │ │ │ andgt r2, r2, r0, lsl #2 │ │ │ │ andeq r2, r0, r1, lsr #1 │ │ │ │ - @ instruction: 0x00bee1f0 │ │ │ │ + adcseq lr, lr, r0, lsl r2 │ │ │ │ ldr r3, [pc, #12] @ 26303c │ │ │ │ add r0, r0, #16384 @ 0x4000 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0, #3872] @ 0xf20 │ │ │ │ bx lr │ │ │ │ @ instruction: 0xfffffab0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -564419,15 +564419,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4] │ │ │ │ b 263338 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012acd00 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andgt r3, r1, r0 │ │ │ │ - @ instruction: 0x00bee5d8 │ │ │ │ + @ instruction: 0x00bee5f8 │ │ │ │ @ instruction: 0x012acc20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ add r5, r3, #2 │ │ │ │ lsl r5, r5, #16 │ │ │ │ @@ -564488,15 +564488,15 @@ │ │ │ │ ldr r3, [r0, #12] │ │ │ │ ldr r1, [r0, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ blx r3 │ │ │ │ ldr lr, [r6] │ │ │ │ b 263480 │ │ │ │ andgt r3, r0, r0 │ │ │ │ - umlalseq lr, lr, r7, r4 @ │ │ │ │ + @ instruction: 0x00bee4b7 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r7, r3 │ │ │ │ mov sl, r1 │ │ │ │ @@ -564622,15 +564622,15 @@ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ b 2635c0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq sl, r0, sl, ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andgt r3, r0, r0 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ - adcseq lr, lr, r6, ror #6 │ │ │ │ + adcseq lr, lr, r6, lsl #7 │ │ │ │ blt ff66376c │ │ │ │ @ instruction: 0x012ac900 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ @@ -565277,15 +565277,15 @@ │ │ │ │ lsl r2, r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r4 │ │ │ │ bl 2632d8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r9 │ │ │ │ beq 264278 │ │ │ │ ldr r3, [fp, #-392] @ 0xfffffe78 │ │ │ │ cmp r3, #0 │ │ │ │ beq 263f68 │ │ │ │ ldrb r3, [r4, #92] @ 0x5c │ │ │ │ @@ -565340,15 +565340,15 @@ │ │ │ │ ldr r5, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2641ac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2641ac │ │ │ │ mov r1, r5 │ │ │ │ b 264278 │ │ │ │ str sl, [sp] │ │ │ │ ldr r2, [fp, #-388] @ 0xfffffe7c │ │ │ │ mov r1, r4 │ │ │ │ @@ -566021,23 +566021,23 @@ │ │ │ │ blx r2 │ │ │ │ ldr sl, [r4] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ b 264834 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq sl, ip, sl, fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq sp, lr, r0, lsr #8 │ │ │ │ + adcseq sp, lr, r0, asr #8 │ │ │ │ @ instruction: 0x012ab91c │ │ │ │ - adcseq sp, lr, r4, asr #4 │ │ │ │ + adcseq sp, lr, r4, ror #4 │ │ │ │ andgt r3, r0, r0 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andgt r3, r5, r0 │ │ │ │ - adcseq ip, lr, r0, ror #29 │ │ │ │ + adcseq ip, lr, r0, lsl #30 │ │ │ │ andeq r6, r0, r0, lsl #17 │ │ │ │ - adcseq ip, lr, r5, asr #26 │ │ │ │ + adcseq ip, lr, r5, ror #26 │ │ │ │ eors r0, pc, pc │ │ │ │ svceq 0x00c06880 │ │ │ │ cdpeq 8, 0, cr6, cr0, cr0, {4} │ │ │ │ stcleq 8, cr6, [r0], {128} @ 0x80 │ │ │ │ beq ff27ef78 │ │ │ │ stmibeq r0, {r7, fp, sp, lr} │ │ │ │ streq r6, [r0, -r0, lsl #17] │ │ │ │ @@ -566178,15 +566178,15 @@ │ │ │ │ str r8, [sp] │ │ │ │ bl 2632d8 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ cmp r4, #0 │ │ │ │ beq 264e4c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 264e4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -568017,30 +568017,30 @@ │ │ │ │ strdeq r2, [r0], -r9 │ │ │ │ @ instruction: 0x012aa020 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ strdeq r2, [r0], -fp │ │ │ │ strdeq r2, [r0], -r8 │ │ │ │ andeq r2, r1, r6, lsl #2 │ │ │ │ andeq r2, r1, fp, lsl #2 │ │ │ │ - adcseq fp, lr, r8, ror #16 │ │ │ │ + adcseq fp, lr, r8, lsl #17 │ │ │ │ strdeq r2, [r7], -r0 │ │ │ │ cmnmi pc, #0 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ andeq r2, r5, r8 │ │ │ │ andeq r2, r1, r0, lsr #2 │ │ │ │ blmi 2266c88 │ │ │ │ svcvc 0x00ff0000 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ muleq r1, ip, r0 │ │ │ │ @ instruction: 0x012a9804 │ │ │ │ andeq r2, r0, r8, ror r0 │ │ │ │ andeq r2, r1, r0, ror r0 │ │ │ │ andeq r2, r2, r4, ror r0 │ │ │ │ svclt 0x00800000 │ │ │ │ - adcseq fp, lr, r9, rrx │ │ │ │ + adcseq fp, lr, r9, lsl #1 │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r7, [r0, #2008] @ 0x7d8 │ │ │ │ ldr r9, [r0, #3540] @ 0xdd4 │ │ │ │ @@ -568950,44 +568950,44 @@ │ │ │ │ add r2, r3, r0, lsl #2 │ │ │ │ ldrb r2, [r2, #16] │ │ │ │ lsl r0, r0, #2 │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r0, [r3, r0] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq sl, lr, r0, lsl #14 │ │ │ │ + adcseq sl, lr, r0, lsr #14 │ │ │ │ ldr r3, [pc, #28] @ 267b28 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #4] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x00bea6d4 │ │ │ │ + @ instruction: 0x00bea6f4 │ │ │ │ ldr r3, [pc, #28] @ 267b50 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #8] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq sl, lr, ip, lsr #13 │ │ │ │ + adcseq sl, lr, ip, asr #13 │ │ │ │ ldr r3, [pc, #24] @ 267b74 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r0, [r3, #12] │ │ │ │ bx lr │ │ │ │ - adcseq sl, lr, r4, lsl #13 │ │ │ │ + adcseq sl, lr, r4, lsr #13 │ │ │ │ cmp r0, #149 @ 0x95 │ │ │ │ bhi 267ba8 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ bhi 267ba0 │ │ │ │ cmp r0, #142 @ 0x8e │ │ │ │ beq 267bb8 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ @@ -572448,25 +572448,25 @@ │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ b 26ae9c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r5, [sl, -r4]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - adcseq r9, lr, ip, asr sl │ │ │ │ + adcseq r9, lr, ip, ror sl │ │ │ │ andgt r3, r9, r0 │ │ │ │ svccc 0x00ff8000 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ svccc 0x00fffe00 │ │ │ │ svcvc 0x00fc0000 │ │ │ │ andgt r3, r5, r0 │ │ │ │ - adcseq r9, lr, r8, ror r8 │ │ │ │ + umlalseq r9, lr, r8, r8 │ │ │ │ andgt r3, r3, r0 │ │ │ │ - @ instruction: 0x00be96fc │ │ │ │ - adcseq r9, lr, ip, ror #10 │ │ │ │ + adcseq r9, lr, ip, lsl r7 │ │ │ │ + adcseq r9, lr, ip, lsl #11 │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0x012a4f90 │ │ │ │ mov r0, r1 │ │ │ │ b 3bb4c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -572598,15 +572598,15 @@ │ │ │ │ orr sl, sl, r2, lsl #16 │ │ │ │ lsl r3, r3, #2 │ │ │ │ mov r4, r0 │ │ │ │ b 26b2a8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq sl, r0, sp, r4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - umlalseq r9, lr, r8, r2 │ │ │ │ + @ instruction: 0x00be92b8 │ │ │ │ @ instruction: 0x012a4da0 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andgt r3, r1, r0 │ │ │ │ smlawteq sl, r8, ip, r4 │ │ │ │ andgt r3, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -573619,15 +573619,15 @@ │ │ │ │ andeq r8, r0, r2, asr #32 │ │ │ │ andeq r4, r1, lr, lsr r2 │ │ │ │ andseq r0, r4, r0, lsl r0 │ │ │ │ andseq r0, ip, r0, lsl r0 │ │ │ │ andeq r2, r0, r1, asr #5 │ │ │ │ andeq r2, r0, r5, ror #5 │ │ │ │ andeq r2, r2, r4, asr #5 │ │ │ │ - adcseq r8, lr, ip, lsr #17 │ │ │ │ + adcseq r8, lr, ip, asr #17 │ │ │ │ andeq r2, r0, r7, asr #5 │ │ │ │ ldrdeq r2, [r0], -r7 │ │ │ │ ldrdeq r2, [r0], -r8 │ │ │ │ andeq r2, r0, r0, ror #5 │ │ │ │ andeq r2, r1, r0, ror #5 │ │ │ │ andeq r2, r0, sp, lsl #6 │ │ │ │ andeq r2, r0, r4, lsr r3 │ │ │ │ @@ -573644,15 +573644,15 @@ │ │ │ │ andeq r2, r1, r0, asr #2 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r2, r7, r2, asr #2 │ │ │ │ andeq r2, r7, sl, asr #2 │ │ │ │ subhi r0, r2, r0 │ │ │ │ @ instruction: 0x012a34a4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r7, lr, ip, ror #18 │ │ │ │ + adcseq r7, lr, ip, lsl #19 │ │ │ │ andeq r2, r4, r5, asr #7 │ │ │ │ @ instruction: 0xfff3f3f0 │ │ │ │ ldc2l 1, cr0, [ip] │ │ │ │ cmp r2, r3 │ │ │ │ bhi 26ce94 │ │ │ │ ldr r0, [pc, #-72] @ 26c430 │ │ │ │ add ip, r1, #20 │ │ │ │ @@ -574465,15 +574465,15 @@ │ │ │ │ cmp r5, #0 │ │ │ │ mov r1, #0 │ │ │ │ str r2, [r4] │ │ │ │ str r1, [r3, #4] │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 2bba70 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ @@ -575278,15 +575278,15 @@ │ │ │ │ add r2, r0, #20992 @ 0x5200 │ │ │ │ add r2, r2, #202 @ 0xca │ │ │ │ cmp r4, #0 │ │ │ │ str r2, [sp, #28] │ │ │ │ bne 26db80 │ │ │ │ mov r6, r4 │ │ │ │ b 26dc5c │ │ │ │ - adcseq r7, lr, r0, lsl r1 │ │ │ │ + adcseq r7, lr, r0, lsr r1 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r8, lsl #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #180] @ 26deb8 │ │ │ │ @@ -575332,20 +575332,20 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str r4, [sp, #8] │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 26de3c │ │ │ │ - @ instruction: 0x00be6eb9 │ │ │ │ + @ instruction: 0x00be6ed9 │ │ │ │ @ instruction: 0x012a21e8 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r6, lr, r0, ror #28 │ │ │ │ - umlaleq sp, ip, r0, r0 │ │ │ │ - ldrdeq r4, [fp], r8 @ │ │ │ │ + adcseq r6, lr, r0, lsl #29 │ │ │ │ + strheq sp, [ip], r0 @ │ │ │ │ + strdeq r4, [fp], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #20 │ │ │ │ mov fp, r0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -575363,15 +575363,15 @@ │ │ │ │ mov r2, #88 @ 0x58 │ │ │ │ mov r1, r5 │ │ │ │ bl 3a9ac │ │ │ │ subs r8, r7, #0 │ │ │ │ beq 26df38 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrb r0, [r5, #67] @ 0x43 │ │ │ │ ldrh r2, [r5, #66] @ 0x42 │ │ │ │ ldrb r1, [r5, #66] @ 0x42 │ │ │ │ mov r3, #1 │ │ │ │ str r3, [r4] │ │ │ │ lsr r2, r2, #7 │ │ │ │ lsr r3, r0, #2 │ │ │ │ @@ -575581,17 +575581,17 @@ │ │ │ │ clzhi lr, lr │ │ │ │ rsbhi lr, lr, #32 │ │ │ │ lslhi lr, r3, lr │ │ │ │ ldrhi r3, [pc, #24] @ 26e2ac │ │ │ │ movls r3, #512 @ 0x200 │ │ │ │ andhi r3, r3, lr, lsl #9 │ │ │ │ b 26e15c │ │ │ │ - adcseq r6, lr, r4, asr #26 │ │ │ │ + adcseq r6, lr, r4, ror #26 │ │ │ │ svccc 0x00ff8000 │ │ │ │ - adcseq r6, lr, ip, asr #24 │ │ │ │ + adcseq r6, lr, ip, ror #24 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ svccc 0x00fffe00 │ │ │ │ svcvc 0x00fc0000 │ │ │ │ bge fed18d68 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -576121,15 +576121,15 @@ │ │ │ │ bl 238254 │ │ │ │ ldr sl, [r7, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r7, sl, #900 @ 0x384 │ │ │ │ mov r1, r6 │ │ │ │ str r0, [sp, #60] @ 0x3c │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 26f9fc │ │ │ │ ldr r3, [r9, #496] @ 0x1f0 │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ ldr r3, [r3, #4] │ │ │ │ ldr r2, [r2, #8] │ │ │ │ mov r1, #1 │ │ │ │ @@ -576139,15 +576139,15 @@ │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ bl 2bc1ec │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ mvn r1, #0 │ │ │ │ ldr r7, [r3, #652] @ 0x28c │ │ │ │ add r8, r7, #900 @ 0x384 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 26f9d4 │ │ │ │ ldr r3, [pc, #3516] @ 26f924 │ │ │ │ ldr fp, [r4, r3] │ │ │ │ ldr r2, [fp] │ │ │ │ tst r2, #1 │ │ │ │ bne 26f81c │ │ │ │ @@ -576603,15 +576603,15 @@ │ │ │ │ str r3, [r4, #44] @ 0x2c │ │ │ │ add r0, r0, #12 │ │ │ │ bl 23c24c │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbc1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 26f2a8 │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ bl 2bba70 │ │ │ │ ldr ip, [sp, #88] @ 0x58 │ │ │ │ ldr r0, [ip, #1976] @ 0x7b8 │ │ │ │ ldr r2, [ip, #1980] @ 0x7bc │ │ │ │ @@ -576982,19 +576982,19 @@ │ │ │ │ bl 178e24 │ │ │ │ cmp r0, #0 │ │ │ │ beq 26fb64 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ ldr r1, [r5, #36] @ 0x24 │ │ │ │ add r0, sl, #160 @ 0xa0 │ │ │ │ - bl 35f6c0 │ │ │ │ + bl 35f6e4 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ mov r7, r0 │ │ │ │ add r0, r8, #160 @ 0xa0 │ │ │ │ - bl 35f6c0 │ │ │ │ + bl 35f6e4 │ │ │ │ ldr r3, [fp] │ │ │ │ tst r3, #1 │ │ │ │ beq 26eb74 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 3b5a0 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ @@ -577046,19 +577046,19 @@ │ │ │ │ eormi r0, r1, r9, lsl #15 │ │ │ │ stmdami r1!, {r0, r8, pc} │ │ │ │ eormi r1, r1, r9, lsl #1 │ │ │ │ stmdami r1!, {r0, r9, pc} │ │ │ │ eorvc r8, ip, r5 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ andeq r0, r0, fp, lsr #3 │ │ │ │ - adcseq r5, lr, r0, lsr #8 │ │ │ │ - adceq r2, fp, ip, lsl #27 │ │ │ │ - adceq fp, ip, ip, asr r6 │ │ │ │ - adceq r2, fp, r8, asr #6 │ │ │ │ - adceq r2, fp, r8, lsr r3 │ │ │ │ + adcseq r5, lr, r0, asr #8 │ │ │ │ + adceq r2, fp, ip, lsr #27 │ │ │ │ + adceq fp, ip, ip, ror r6 │ │ │ │ + adceq r2, fp, r8, ror #6 │ │ │ │ + adceq r2, fp, r8, asr r3 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldm r4, {r1, r3} │ │ │ │ add r2, r1, #8 │ │ │ │ @@ -577083,28 +577083,28 @@ │ │ │ │ b 26eb34 │ │ │ │ cmp r0, #2 │ │ │ │ beq 26fa28 │ │ │ │ ldr r1, [sl, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 26fa58 │ │ │ │ b 26fa08 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 26fa3c │ │ │ │ cmp sl, #0 │ │ │ │ bne 26fa28 │ │ │ │ b 26eb18 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ @@ -577229,15 +577229,15 @@ │ │ │ │ ldr r0, [r6, #664] @ 0x298 │ │ │ │ bl 5a57c │ │ │ │ ldr r4, [r6, #668] @ 0x29c │ │ │ │ cmp r4, #0 │ │ │ │ beq 26fc68 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 26fc9c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r6, #668] @ 0x29c │ │ │ │ mov r0, r5 │ │ │ │ bl 2395bc │ │ │ │ ldr r0, [r6, #656] @ 0x290 │ │ │ │ @@ -577321,15 +577321,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 239bcc │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 26fe28 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ mov r1, #1 │ │ │ │ - bl 833930 │ │ │ │ + bl 833950 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, #4096 @ 0x1000 │ │ │ │ ldr r0, [r5, #2008] @ 0x7d8 │ │ │ │ bl 2caaf4 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, #4096 @ 0x1000 │ │ │ │ mov r3, r0 │ │ │ │ @@ -577987,20 +577987,20 @@ │ │ │ │ adcvc r8, r8, r3 │ │ │ │ eorsvc r8, r8, r3 │ │ │ │ msreq R9_fiq, ip, asr #28 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ eorsvc r0, r8, r7 │ │ │ │ eorvc r8, r9, r6 │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ - adcseq r4, lr, ip, lsr #14 │ │ │ │ - adceq r2, fp, r0, rrx │ │ │ │ - adceq sl, ip, r0, ror #16 │ │ │ │ - adcseq r4, lr, ip, lsr #13 │ │ │ │ - adceq r1, fp, r0, ror #31 │ │ │ │ - adceq sl, ip, r0, ror #15 │ │ │ │ + adcseq r4, lr, ip, asr #14 │ │ │ │ + adceq r2, fp, r0, lsl #1 │ │ │ │ + adceq sl, ip, r0, lsl #17 │ │ │ │ + adcseq r4, lr, ip, asr #13 │ │ │ │ + adceq r2, fp, r0 │ │ │ │ + adceq sl, ip, r0, lsl #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ mov ip, r1 │ │ │ │ ldr r1, [pc, #996] @ 270c50 │ │ │ │ @@ -578254,15 +578254,15 @@ │ │ │ │ add r1, r3, #8 │ │ │ │ b 270ae8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r9, r8, r7, pc @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ subvc r0, r6, r1 │ │ │ │ msreq CPSR_fc, ip, lsr #9 │ │ │ │ - umlalseq r4, lr, r8, r1 │ │ │ │ + @ instruction: 0x00be41b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [pc, #3552] @ 271a60 │ │ │ │ ldr r3, [pc, #3552] @ 271a64 │ │ │ │ @@ -579154,21 +579154,21 @@ │ │ │ │ add ip, r2, #4 │ │ │ │ b 27131c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ msreq (UNDEF: 57), r4, ror r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ stmiami r1!, {r0, r8, lr}^ │ │ │ │ rscmi sl, r0, r1 │ │ │ │ - adcseq r3, lr, sl, lsl #31 │ │ │ │ + adcseq r3, lr, sl, lsr #31 │ │ │ │ rscmi r1, r2, r1 │ │ │ │ rscmi r1, r2, r1, lsl #24 │ │ │ │ stmiami r2!, {r2, fp, ip}^ │ │ │ │ subvc r0, r6, r4 │ │ │ │ msreq CPSR_fc, r8, lsr #1 │ │ │ │ - @ instruction: 0x00be3cf6 │ │ │ │ + adcseq r3, lr, r6, lsl sp │ │ │ │ stmiami r2!, {r0, fp, ip}^ │ │ │ │ svccc 0x00f00000 @ IMB │ │ │ │ rscmi pc, pc, r0, ror #31 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ andmi ip, ip, r1, lsl #14 │ │ │ │ rscmi r8, r7, r1, lsl #20 │ │ │ │ andeq pc, pc, #1020 @ 0x3fc │ │ │ │ @@ -579603,15 +579603,15 @@ │ │ │ │ lsr r1, r1, #16 │ │ │ │ b 271ca0 │ │ │ │ ldr r1, [pc, #68] @ 2721ac │ │ │ │ ldr r0, [pc, #68] @ 2721b0 │ │ │ │ cmp r2, r1 │ │ │ │ movlt r1, r2 │ │ │ │ b 27214c │ │ │ │ - adcseq r3, lr, ip, asr r9 │ │ │ │ + adcseq r3, lr, ip, ror r9 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ ldrbtmi pc, [pc], r0, lsl #28 @ │ │ │ │ cmnmi pc, #0 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ cmnmi r0, r0 │ │ │ │ @@ -579857,15 +579857,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4] │ │ │ │ b 272470 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq r9, r8, fp, sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcsvc r8, r0, r3 │ │ │ │ - adcseq r3, lr, pc, asr r0 │ │ │ │ + adcseq r3, lr, pc, ror r0 │ │ │ │ @ instruction: 0x0129dae8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr lr, [r0] │ │ │ │ add r7, r3, #4 │ │ │ │ @@ -579935,15 +579935,15 @@ │ │ │ │ ldr r1, [r0, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ blx r3 │ │ │ │ ldr lr, [r5] │ │ │ │ b 2725b4 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ - adcseq r2, lr, r2, lsl #30 │ │ │ │ + adcseq r2, lr, r2, lsr #30 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r5, r0 │ │ │ │ add r3, r0, #20992 @ 0x5200 │ │ │ │ @@ -580175,15 +580175,15 @@ │ │ │ │ b 272884 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0129d7bc │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ - adcseq r2, lr, r1, asr #24 │ │ │ │ + adcseq r2, lr, r1, ror #24 │ │ │ │ blt ff672a70 │ │ │ │ @ instruction: 0x0129d600 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ @@ -580830,15 +580830,15 @@ │ │ │ │ lsl r2, r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ str r1, [sp] │ │ │ │ mov r1, r4 │ │ │ │ bl 272410 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ moveq r1, r9 │ │ │ │ beq 27357c │ │ │ │ ldr r3, [fp, #-392] @ 0xfffffe78 │ │ │ │ cmp r3, #0 │ │ │ │ beq 27326c │ │ │ │ ldrb r3, [r4, #92] @ 0x5c │ │ │ │ @@ -580893,15 +580893,15 @@ │ │ │ │ ldr r5, [r1, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2734b0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2734b0 │ │ │ │ mov r1, r5 │ │ │ │ b 27357c │ │ │ │ str sl, [sp] │ │ │ │ ldr r2, [fp, #-388] @ 0xfffffe7c │ │ │ │ mov r1, r4 │ │ │ │ @@ -581293,16 +581293,16 @@ │ │ │ │ b 2739e8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0129c7a8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0129c760 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ - adcseq r1, lr, r0, asr ip │ │ │ │ - adcseq r1, lr, r0, asr #21 │ │ │ │ + adcseq r1, lr, r0, ror ip │ │ │ │ + adcseq r1, lr, r0, ror #21 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr ip, [pc, #656] @ 273e90 │ │ │ │ mov r6, r3 │ │ │ │ @@ -581433,15 +581433,15 @@ │ │ │ │ str r8, [sp] │ │ │ │ bl 272410 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ cmp r4, #0 │ │ │ │ beq 273ca8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 273ca8 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -582725,15 +582725,15 @@ │ │ │ │ @ instruction: 0x0129b63c │ │ │ │ stmiami r1!, {r0, r8, ip, sp, pc}^ │ │ │ │ rscmi fp, r1, r1 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ stmiami r1!, {r0, r8, r9, sl, lr}^ │ │ │ │ rscmi sl, r1, r1, lsl #16 │ │ │ │ stmiami r1!, {r0, lr, pc}^ │ │ │ │ - umlalseq r0, lr, r0, r9 │ │ │ │ + @ instruction: 0x00be09b0 │ │ │ │ sbcvc r8, r2, r3 │ │ │ │ rscmi r4, r1, r1, lsl #12 │ │ │ │ rscmi ip, r5, r1, lsl #20 │ │ │ │ stmiami r7!, {r0}^ │ │ │ │ stmiami r1!, {r3, sp, pc}^ │ │ │ │ cmnmi pc, #0 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ @@ -584561,44 +584561,44 @@ │ │ │ │ add r2, r3, r0, lsl #2 │ │ │ │ ldrb r2, [r2, #16] │ │ │ │ lsl r0, r0, #2 │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r0, [r3, r0] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - umlalseq lr, sp, r0, lr │ │ │ │ + @ instruction: 0x00bdeeb0 │ │ │ │ ldr r3, [pc, #28] @ 276f14 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #4] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq lr, sp, r4, ror #28 │ │ │ │ + adcseq lr, sp, r4, lsl #29 │ │ │ │ ldr r3, [pc, #28] @ 276f3c │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r0, r3, r0, lsl #2 │ │ │ │ ldrb r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r0, [r0, #8] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq lr, sp, ip, lsr lr │ │ │ │ + adcseq lr, sp, ip, asr lr │ │ │ │ ldr r3, [pc, #24] @ 276f60 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r0, [r3, #12] │ │ │ │ bx lr │ │ │ │ - adcseq lr, sp, r4, lsl lr │ │ │ │ + adcseq lr, sp, r4, lsr lr │ │ │ │ cmp r0, #149 @ 0x95 │ │ │ │ bhi 276f94 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ bhi 276f8c │ │ │ │ cmp r0, #142 @ 0x8e │ │ │ │ beq 276fa4 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ @@ -584787,15 +584787,15 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ add r2, r3, #12 │ │ │ │ b 2771b0 │ │ │ │ - @ instruction: 0x00be0eb0 │ │ │ │ + @ instruction: 0x00be0ed0 │ │ │ │ rscmi r0, r7, r2, lsl #8 │ │ │ │ stmiami r1!, {r1, r9, lr}^ │ │ │ │ stmiami r0!, {r1, r9, sp, pc}^ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -588544,24 +588544,24 @@ │ │ │ │ blx r3 │ │ │ │ ldr r3, [sl] │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ b 27a890 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012959a0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00bdd8b0 │ │ │ │ + @ instruction: 0x00bdd8d0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ adcsvc r8, r0, pc │ │ │ │ - adcseq sp, sp, ip, lsr #15 │ │ │ │ + adcseq sp, sp, ip, asr #15 │ │ │ │ svcne 0x00ffff80 │ │ │ │ svccc 0x00ff8000 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ svccc 0x00fe0000 │ │ │ │ adcsvc r8, r0, r5 │ │ │ │ - adcseq sp, sp, ip, lsr #12 │ │ │ │ + adcseq sp, sp, ip, asr #12 │ │ │ │ @ instruction: 0x01295554 │ │ │ │ mov r0, r1 │ │ │ │ b 3bb4c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -588699,15 +588699,15 @@ │ │ │ │ add r3, r6, #4 │ │ │ │ orr sl, sl, #11534336 @ 0xb00000 │ │ │ │ lsl r3, r3, #2 │ │ │ │ b 27ae20 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01295248 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq sp, sp, r0, lsr #5 │ │ │ │ + adcseq sp, sp, r0, asr #5 │ │ │ │ @ instruction: 0x01295228 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ adcsvc r8, r0, r3 │ │ │ │ @ instruction: 0x0129514c │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -589854,15 +589854,15 @@ │ │ │ │ stmiami r7!, {r1, r8, r9, lr, pc}^ │ │ │ │ stmiami r7!, {r1, r8, r9, sl, ip, lr, pc}^ │ │ │ │ rscmi ip, r7, r2, lsl #16 │ │ │ │ rscmi ip, r7, r2, lsl #26 │ │ │ │ stmiami r7!, {r1, r9, ip, lr, pc}^ │ │ │ │ rscmi sp, r7, r2, lsl #24 │ │ │ │ rscmi r9, r5, r1 │ │ │ │ - adcseq ip, sp, r8, asr r4 │ │ │ │ + adcseq ip, sp, r8, ror r4 │ │ │ │ rscmi r9, r2, r4, lsl #8 │ │ │ │ muleq r0, r3, r5 │ │ │ │ andeq lr, r0, r3, lsr #11 │ │ │ │ svccc 0x00ff1a5d │ │ │ │ @ instruction: 0x00000eb1 │ │ │ │ andeq lr, r0, fp, lsr #11 │ │ │ │ andeq lr, r0, ip, lsr #11 │ │ │ │ @@ -589889,16 +589889,16 @@ │ │ │ │ strdeq pc, [r0], -ip │ │ │ │ rscmi r0, r4, r5, lsl #3 │ │ │ │ @ instruction: 0x0129382c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq lr, r0, r3, asr #11 │ │ │ │ stmiami r2!, {r3, r9, pc}^ │ │ │ │ rscmi r8, r2, r8, lsl #20 │ │ │ │ - adcseq fp, sp, r4, ror r3 │ │ │ │ - adcseq fp, sp, r0, lsr r3 │ │ │ │ + umlalseq fp, sp, r4, r3 │ │ │ │ + adcseq fp, sp, r0, asr r3 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ rsbseq ip, pc, r0 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r8, r0, r1 │ │ │ │ andeq lr, r0, r1, lsr #5 │ │ │ │ andeq lr, r0, r4, lsr #5 │ │ │ │ @@ -591442,18 +591442,18 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01292790 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ qsubeq pc, r4, r4 @ │ │ │ │ @ instruction: 0x0129261c │ │ │ │ - umlaleq sp, fp, r8, r4 │ │ │ │ - adceq r4, sl, r8, ror #24 │ │ │ │ - adceq sp, fp, r8, asr #10 │ │ │ │ - adceq r4, sl, r0, asr #24 │ │ │ │ + @ instruction: 0x00abd4b8 │ │ │ │ + adceq r4, sl, r8, lsl #25 │ │ │ │ + adceq sp, fp, r8, ror #10 │ │ │ │ + adceq r4, sl, r0, ror #24 │ │ │ │ push {r4, lr} │ │ │ │ ldrb ip, [r1, #25] │ │ │ │ ldrb r0, [r1, #24] │ │ │ │ ldrb r3, [r1, #26] │ │ │ │ orr r0, r0, ip, lsl #8 │ │ │ │ ldrb lr, [r1, #29] │ │ │ │ orr r0, r0, r3, lsl #16 │ │ │ │ @@ -592789,15 +592789,15 @@ │ │ │ │ ldrh r0, [r4, #70] @ 0x46 │ │ │ │ ldrh r3, [r4, #68] @ 0x44 │ │ │ │ str r3, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ movcc r2, #1 │ │ │ │ add r0, r4, #160 @ 0xa0 │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ - bl 35d238 │ │ │ │ + bl 35d25c │ │ │ │ ldr r0, [r4, #456] @ 0x1c8 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mov r0, r1 │ │ │ │ str r1, [sp, #28] │ │ │ │ bl 178e24 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ @@ -592812,15 +592812,15 @@ │ │ │ │ cmp r1, #143 @ 0x8f │ │ │ │ bhi 27ef30 │ │ │ │ ldr r5, [r4, #96] @ 0x60 │ │ │ │ ldrb r3, [r4, #78] @ 0x4e │ │ │ │ ldrh r2, [r4, #68] @ 0x44 │ │ │ │ ldr r1, [r4, #64] @ 0x40 │ │ │ │ add r0, r4, #512 @ 0x200 │ │ │ │ - bl 35f924 │ │ │ │ + bl 35f948 │ │ │ │ ldr r1, [r4, #536] @ 0x218 │ │ │ │ ldr r0, [r5, #2008] @ 0x7d8 │ │ │ │ mov r2, #4 │ │ │ │ bl 2caaf4 │ │ │ │ ldrh r1, [r4, #74] @ 0x4a │ │ │ │ str r0, [r4, #544] @ 0x220 │ │ │ │ b 27ef30 │ │ │ │ @@ -592876,20 +592876,20 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str r4, [sp, #8] │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 27f05c │ │ │ │ - adcseq r9, sp, ip, lsl r8 │ │ │ │ + adcseq r9, sp, ip, lsr r8 │ │ │ │ smlawteq r9, r8, pc, r0 @ │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r9, sp, ip, asr #15 │ │ │ │ - adceq fp, fp, r0, ror lr │ │ │ │ - @ instruction: 0x00aa35b8 │ │ │ │ + adcseq r9, sp, ip, ror #15 │ │ │ │ + umlaleq fp, fp, r0, lr @ │ │ │ │ + ldrdeq r3, [sl], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r9, r0 │ │ │ │ mov r6, r1 │ │ │ │ @@ -592907,15 +592907,15 @@ │ │ │ │ mov r2, #88 @ 0x58 │ │ │ │ mov r1, r8 │ │ │ │ bl 3a9ac │ │ │ │ subs r7, r6, #0 │ │ │ │ beq 27f158 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r3, #1 │ │ │ │ str r3, [r4] │ │ │ │ mov r0, r5 │ │ │ │ str r9, [r4, #72] @ 0x48 │ │ │ │ str r6, [r4, #68] @ 0x44 │ │ │ │ bl 276ef0 │ │ │ │ ldr r3, [pc, #856] @ 27f4d0 │ │ │ │ @@ -593130,20 +593130,20 @@ │ │ │ │ ldrhi r3, [pc, #52] @ 27f4f0 │ │ │ │ movls r3, #128 @ 0x80 │ │ │ │ andhi r3, r3, r9, lsl #7 │ │ │ │ b 27f388 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4, #100] @ 0x64 │ │ │ │ b 27f1bc │ │ │ │ - adcseq r9, sp, pc, asr #13 │ │ │ │ + adcseq r9, sp, pc, ror #13 │ │ │ │ bge fed29f88 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ svccc 0x00fe0000 │ │ │ │ - adcseq r9, sp, ip, asr #11 │ │ │ │ - adcseq r9, sp, r8, lsr #11 │ │ │ │ + adcseq r9, sp, ip, ror #11 │ │ │ │ + adcseq r9, sp, r8, asr #11 │ │ │ │ svccc 0x00ff8000 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ svcne 0x00ffff80 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -593468,15 +593468,15 @@ │ │ │ │ str r3, [r4, #48] @ 0x30 │ │ │ │ orr r6, r6, r0, lsl #29 │ │ │ │ orr r7, r7, r6 │ │ │ │ orr r7, r7, #2 │ │ │ │ ldrb r6, [r5, #8] │ │ │ │ str r7, [r4, #40] @ 0x28 │ │ │ │ b 27f894 │ │ │ │ - adcseq r9, sp, r2, rrx │ │ │ │ + adcseq r9, sp, r2, lsl #1 │ │ │ │ cmnmi pc, #0 │ │ │ │ push {r4, lr} │ │ │ │ ldrb r3, [r0, #76] @ 0x4c │ │ │ │ cmp r3, #3 │ │ │ │ ldrhne lr, [r0, #72] @ 0x48 │ │ │ │ bne 27fa44 │ │ │ │ ldrh lr, [r0, #70] @ 0x46 │ │ │ │ @@ -593602,15 +593602,15 @@ │ │ │ │ ldr r0, [pc, #48] @ 27fc4c │ │ │ │ sub r3, r4, #142 @ 0x8e │ │ │ │ lsr r0, r0, r3 │ │ │ │ ands r0, r0, #1 │ │ │ │ popne {r4, pc} │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ subs r0, r0, #255 @ 0xff │ │ │ │ movne r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ cmp r4, #189 @ 0xbd │ │ │ │ bne 27fc28 │ │ │ │ b 27fbf4 │ │ │ │ andeq r0, r0, sp, asr r1 │ │ │ │ @@ -593874,15 +593874,15 @@ │ │ │ │ mov r8, r1 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r1, #0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r8 │ │ │ │ mov r6, r2 │ │ │ │ mov sl, r3 │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ ldr r4, [sp, #52] @ 0x34 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r8 │ │ │ │ bl 178e24 │ │ │ │ cmp r0, #0 │ │ │ │ beq 28027c │ │ │ │ ldr r2, [r0, #56] @ 0x38 │ │ │ │ @@ -594108,26 +594108,26 @@ │ │ │ │ tst r3, r2 │ │ │ │ moveq r3, #4 │ │ │ │ movne r3, #6 │ │ │ │ b 280220 │ │ │ │ mov r9, r0 │ │ │ │ mov r3, #3 │ │ │ │ b 280220 │ │ │ │ - @ instruction: 0x00bd87d0 │ │ │ │ - @ instruction: 0x00bd87d4 │ │ │ │ + @ instruction: 0x00bd87f0 │ │ │ │ + @ instruction: 0x00bd87f4 │ │ │ │ andeq ip, r1, ip, lsl r5 │ │ │ │ addmi r0, ip, r1 │ │ │ │ stmmi r4, {r0} │ │ │ │ ldmmi r2!, {r0, r9, ip, lr, pc} │ │ │ │ adcmi fp, r9, r1, lsl #30 │ │ │ │ stmmi ip, {r0, r8} │ │ │ │ andeq r8, r1, r8 │ │ │ │ andeq r4, r0, r1, lsl #16 │ │ │ │ - adcseq r8, sp, fp, ror #12 │ │ │ │ - adcseq r8, sp, fp, asr #11 │ │ │ │ + adcseq r8, sp, fp, lsl #13 │ │ │ │ + adcseq r8, sp, fp, ror #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [r0] │ │ │ │ lsr r6, r3, #6 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ @@ -594174,30 +594174,30 @@ │ │ │ │ and r6, r6, #3 │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r2 │ │ │ │ mov fp, r2 │ │ │ │ mov sl, r3 │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ tst r4, #48 @ 0x30 │ │ │ │ mov r8, r0 │ │ │ │ beq 28054c │ │ │ │ lsr r4, r4, #2 │ │ │ │ ands r4, r4, #1 │ │ │ │ bne 28054c │ │ │ │ ldr r3, [r5, #428] @ 0x1ac │ │ │ │ lsr r3, r3, sl │ │ │ │ cmp r3, #15 │ │ │ │ bls 280550 │ │ │ │ lsl r4, r6, #8 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, fp │ │ │ │ - bl 35d7cc │ │ │ │ + bl 35d7f0 │ │ │ │ ldr r2, [r5, #96] @ 0x60 │ │ │ │ ldrb r2, [r2, #936] @ 0x3a8 │ │ │ │ cmp r2, #2 │ │ │ │ mov r3, r0 │ │ │ │ beq 2806b0 │ │ │ │ ldrb r0, [r5, #468] @ 0x1d4 │ │ │ │ ldr r1, [r5, #400] @ 0x190 │ │ │ │ @@ -594727,15 +594727,15 @@ │ │ │ │ bcc 281130 │ │ │ │ add r3, r6, #4 │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [pc, #944] @ 28116c │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ str r3, [r6] │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ cmp r0, #76 @ 0x4c │ │ │ │ bhi 281090 │ │ │ │ cmp r0, #47 @ 0x2f │ │ │ │ bls 280fdc │ │ │ │ sub r0, r0, #48 @ 0x30 │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r0 │ │ │ │ @@ -594968,15 +594968,15 @@ │ │ │ │ stmmi ip, {r2, sl, fp, sp} │ │ │ │ ldclne 4, cr0, [r8], {24} │ │ │ │ eoreq r0, r4, r0, lsl #1 │ │ │ │ svccc 0x007f0000 │ │ │ │ blmi 2281180 │ │ │ │ andeq ip, r1, ip, lsl r5 │ │ │ │ cmneq r6, #96 @ 0x60 │ │ │ │ - adcseq r7, sp, r2, ror #17 │ │ │ │ + adcseq r7, sp, r2, lsl #18 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #436] @ 281360 │ │ │ │ @@ -595249,15 +595249,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ mov r2, sl │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ str fp, [sp, #112] @ 0x70 │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 83cd04 │ │ │ │ + b 83cd24 │ │ │ │ ldrb r3, [r6, #78] @ 0x4e │ │ │ │ cmp r3, #1 │ │ │ │ bhi 2815ac │ │ │ │ mov r0, r9 │ │ │ │ bl 178e24 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 281618 │ │ │ │ @@ -595279,27 +595279,27 @@ │ │ │ │ ldr r3, [r5, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add fp, r3, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r4, r0 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ bne 281918 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bc1ec │ │ │ │ ldr fp, [r5, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r3, fp, #900 @ 0x384 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 281900 │ │ │ │ ldrb r3, [r4, #64] @ 0x40 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [r4, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #1312] @ 0x520 │ │ │ │ @@ -595358,15 +595358,15 @@ │ │ │ │ mov r2, #147 @ 0x93 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ bl 2c1f00 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbc1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2817b4 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bba70 │ │ │ │ ldr r2, [r5, #1980] @ 0x7bc │ │ │ │ ldr r3, [r5, #1984] @ 0x7c0 │ │ │ │ orr r2, r2, #1048576 @ 0x100000 │ │ │ │ @@ -595462,27 +595462,27 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, fp │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [fp] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ str r1, [sp, #12] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, r3 │ │ │ │ mov r1, r0 │ │ │ │ bne 281934 │ │ │ │ cmp r3, #0 │ │ │ │ bne 281920 │ │ │ │ b 281674 │ │ │ │ ldr r1, [r3, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ str r1, [sp, #12] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, r3 │ │ │ │ mov r1, r0 │ │ │ │ beq 281954 │ │ │ │ b 281964 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0128ea9c │ │ │ │ @@ -595528,15 +595528,15 @@ │ │ │ │ mov r2, r9 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r7 │ │ │ │ str r6, [sp, #92] @ 0x5c │ │ │ │ str r5, [sp, #88] @ 0x58 │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 83d700 │ │ │ │ + b 83d720 │ │ │ │ mov r2, #16 │ │ │ │ mov r1, r5 │ │ │ │ add r0, sp, #28 │ │ │ │ bl 3a9ac │ │ │ │ mov r4, #107 @ 0x6b │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r9 │ │ │ │ @@ -595551,27 +595551,27 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r6, r3, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r5, [r0, #264] @ 0x108 │ │ │ │ mov fp, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ bne 281d9c │ │ │ │ mov r1, sl │ │ │ │ mov r0, fp │ │ │ │ bl 2bc1ec │ │ │ │ ldr r6, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r3, r6, #900 @ 0x384 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 281e2c │ │ │ │ ldrb r3, [fp, #64] @ 0x40 │ │ │ │ ldr r0, [fp, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [fp, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #1312] @ 0x520 │ │ │ │ @@ -595621,15 +595621,15 @@ │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ cmp r8, r6 │ │ │ │ and r3, r0, #63 @ 0x3f │ │ │ │ str r3, [sp, #12] │ │ │ │ beq 281c60 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r6 │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str fp, [sp, #20] │ │ │ │ sub r3, r3, #1 │ │ │ │ mov fp, r3 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ sub r0, r8, r6 │ │ │ │ @@ -595670,15 +595670,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [fp, #40] @ 0x28 │ │ │ │ bl 2c1f00 │ │ │ │ mov r0, fp │ │ │ │ bl 2bbc1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 281c94 │ │ │ │ mov r0, fp │ │ │ │ bl 2bba70 │ │ │ │ ldr r2, [r7, #1980] @ 0x7bc │ │ │ │ ldr r3, [r7, #1984] @ 0x7c0 │ │ │ │ orr r2, r2, #1048576 @ 0x100000 │ │ │ │ @@ -595750,15 +595750,15 @@ │ │ │ │ ldr r1, [r3, #900] @ 0x384 │ │ │ │ str r8, [sp, #12] │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 281db4 │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r7 │ │ │ │ mov r7, r8 │ │ │ │ @@ -595769,15 +595769,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 281e00 │ │ │ │ cmp r4, #0 │ │ │ │ bne 281dec │ │ │ │ ldr r4, [sp, #12] │ │ │ │ b 281ab4 │ │ │ │ @@ -595786,30 +595786,30 @@ │ │ │ │ mov r1, #1 │ │ │ │ str r2, [r6, #900] @ 0x384 │ │ │ │ bl 1798a0 │ │ │ │ b 281ae0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0128e63c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r6, sp, ip, lsr #31 │ │ │ │ + adcseq r6, sp, ip, asr #31 │ │ │ │ @ instruction: 0x0128e5ec │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ @ instruction: 0x0128e33c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r8, r1 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r8 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ ldr r4, [sp, #52] @ 0x34 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r8 │ │ │ │ bl 178e24 │ │ │ │ cmp r0, #0 │ │ │ │ beq 282078 │ │ │ │ ldr r2, [r0, #56] @ 0x38 │ │ │ │ @@ -596019,25 +596019,25 @@ │ │ │ │ tst r3, r2 │ │ │ │ moveq r3, #4 │ │ │ │ movne r3, #6 │ │ │ │ b 28201c │ │ │ │ mov r9, r0 │ │ │ │ mov r3, #3 │ │ │ │ b 28201c │ │ │ │ - adcseq r6, sp, r4, asr #21 │ │ │ │ - adcseq r6, sp, r8, asr #21 │ │ │ │ + adcseq r6, sp, r4, ror #21 │ │ │ │ + adcseq r6, sp, r8, ror #21 │ │ │ │ andeq ip, r1, ip, lsl r5 │ │ │ │ addmi r0, ip, r1 │ │ │ │ stmmi r4, {r0} │ │ │ │ stmiami ip!, {r0, lr, pc} │ │ │ │ stmmi ip, {r0, r8} │ │ │ │ andeq r8, r1, r8 │ │ │ │ andeq r4, r0, r1, lsl #16 │ │ │ │ - adcseq r6, sp, pc, ror r9 │ │ │ │ - @ instruction: 0x00bd68ff │ │ │ │ + umlalseq r6, sp, pc, r9 @ │ │ │ │ + adcseq r6, sp, pc, lsl r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #436] @ 2823f0 │ │ │ │ ldr r3, [pc, #436] @ 2823f4 │ │ │ │ @@ -596457,15 +596457,15 @@ │ │ │ │ mov r3, r7 │ │ │ │ mov r2, sl │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ str fp, [sp, #112] @ 0x70 │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 83cd04 │ │ │ │ + b 83cd24 │ │ │ │ ldrb r3, [r6, #78] @ 0x4e │ │ │ │ cmp r3, #1 │ │ │ │ bhi 28288c │ │ │ │ mov r0, r9 │ │ │ │ bl 178e24 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 2828f8 │ │ │ │ @@ -596487,27 +596487,27 @@ │ │ │ │ ldr r3, [r5, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add fp, r3, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r4, r0 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ bne 282bf8 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bc1ec │ │ │ │ ldr fp, [r5, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r3, fp, #900 @ 0x384 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 282be0 │ │ │ │ ldrb r3, [r4, #64] @ 0x40 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [r4, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #1312] @ 0x520 │ │ │ │ @@ -596566,15 +596566,15 @@ │ │ │ │ mov r2, #147 @ 0x93 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ bl 2c2280 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbc1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 282a94 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bba70 │ │ │ │ ldr r2, [r5, #1980] @ 0x7bc │ │ │ │ ldr r3, [r5, #1984] @ 0x7c0 │ │ │ │ orr r2, r2, #1048576 @ 0x100000 │ │ │ │ @@ -596670,27 +596670,27 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, fp │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [fp] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ str r1, [sp, #12] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, r3 │ │ │ │ mov r1, r0 │ │ │ │ bne 282c14 │ │ │ │ cmp r3, #0 │ │ │ │ bne 282c00 │ │ │ │ b 282954 │ │ │ │ ldr r1, [r3, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, fp │ │ │ │ str r1, [sp, #12] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, r3 │ │ │ │ mov r1, r0 │ │ │ │ beq 282c34 │ │ │ │ b 282c44 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0128d7bc │ │ │ │ @@ -596736,15 +596736,15 @@ │ │ │ │ mov r2, r9 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r7 │ │ │ │ str r6, [sp, #92] @ 0x5c │ │ │ │ str r5, [sp, #88] @ 0x58 │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 83d700 │ │ │ │ + b 83d720 │ │ │ │ mov r2, #16 │ │ │ │ mov r1, r5 │ │ │ │ add r0, sp, #28 │ │ │ │ bl 3a9ac │ │ │ │ mov r4, #107 @ 0x6b │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r9 │ │ │ │ @@ -596759,27 +596759,27 @@ │ │ │ │ mov r2, #1 │ │ │ │ add r6, r3, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r5, [r0, #264] @ 0x108 │ │ │ │ mov fp, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r0, #0 │ │ │ │ bne 28307c │ │ │ │ mov r1, sl │ │ │ │ mov r0, fp │ │ │ │ bl 2bc1ec │ │ │ │ ldr r6, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r3, r6, #900 @ 0x384 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 28310c │ │ │ │ ldrb r3, [fp, #64] @ 0x40 │ │ │ │ ldr r0, [fp, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [fp, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #1312] @ 0x520 │ │ │ │ @@ -596829,15 +596829,15 @@ │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ cmp r8, r6 │ │ │ │ and r3, r0, #63 @ 0x3f │ │ │ │ str r3, [sp, #12] │ │ │ │ beq 282f40 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r6 │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str fp, [sp, #20] │ │ │ │ sub r3, r3, #1 │ │ │ │ mov fp, r3 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ sub r0, r8, r6 │ │ │ │ @@ -596878,15 +596878,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [fp, #40] @ 0x28 │ │ │ │ bl 2c2280 │ │ │ │ mov r0, fp │ │ │ │ bl 2bbc1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, fp │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 282f74 │ │ │ │ mov r0, fp │ │ │ │ bl 2bba70 │ │ │ │ ldr r2, [r7, #1980] @ 0x7bc │ │ │ │ ldr r3, [r7, #1984] @ 0x7c0 │ │ │ │ orr r2, r2, #1048576 @ 0x100000 │ │ │ │ @@ -596958,15 +596958,15 @@ │ │ │ │ ldr r1, [r3, #900] @ 0x384 │ │ │ │ str r8, [sp, #12] │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 283094 │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r7 │ │ │ │ mov r7, r8 │ │ │ │ @@ -596977,15 +596977,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 2830e0 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2830cc │ │ │ │ ldr r4, [sp, #12] │ │ │ │ b 282d94 │ │ │ │ @@ -596994,15 +596994,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ str r2, [r6, #900] @ 0x384 │ │ │ │ bl 1798a0 │ │ │ │ b 282dc0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0128d35c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00bd5dd2 │ │ │ │ + @ instruction: 0x00bd5df2 │ │ │ │ @ instruction: 0x0128d30c │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ qsubeq sp, ip, r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ @@ -597338,15 +597338,15 @@ │ │ │ │ mov r9, r1 │ │ │ │ str r2, [sp, #4] │ │ │ │ mov sl, r0 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r3 │ │ │ │ mov r1, fp │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 35d66c │ │ │ │ + bl 35d690 │ │ │ │ tst r8, #48 @ 0x30 │ │ │ │ ldr r4, [r9, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ beq 2836c8 │ │ │ │ tst r8, #4 │ │ │ │ bne 2836c8 │ │ │ │ @@ -597357,15 +597357,15 @@ │ │ │ │ movcc r8, #0 │ │ │ │ b 2836cc │ │ │ │ mov r8, fp │ │ │ │ mov r1, fp │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 35d6f8 │ │ │ │ + bl 35d71c │ │ │ │ ldr r1, [r5, #400] @ 0x190 │ │ │ │ ldr r2, [r5, #96] @ 0x60 │ │ │ │ lsr r1, r1, r4 │ │ │ │ ldrb r2, [r2, #936] @ 0x3a8 │ │ │ │ cmp r1, #1 │ │ │ │ movcc r1, #1 │ │ │ │ cmp r2, #2 │ │ │ │ @@ -597589,15 +597589,15 @@ │ │ │ │ ldr r1, [sl, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ mov r0, sl │ │ │ │ blx r3 │ │ │ │ ldr r1, [sl] │ │ │ │ ldr ip, [r5, #148] @ 0x94 │ │ │ │ b 2838dc │ │ │ │ - adcseq r5, sp, lr, lsl #6 │ │ │ │ + adcseq r5, sp, lr, lsr #6 │ │ │ │ ldmmi r2!, {r0, r2, r7, lr, pc} │ │ │ │ ldmmi r2!, {r0, r1, r7, r9, fp, lr, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr r3, [pc, #1772] @ 28418c │ │ │ │ @@ -597620,15 +597620,15 @@ │ │ │ │ bl 238254 │ │ │ │ ldr sl, [r7, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r5, sl, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 283f3c │ │ │ │ ldr r3, [r8, #496] @ 0x1f0 │ │ │ │ ldr r2, [r6, #8] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ mov r1, #1 │ │ │ │ ands r3, r3, r1, lsl r2 │ │ │ │ @@ -597636,15 +597636,15 @@ │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bc1ec │ │ │ │ ldr r5, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r8, r5, #900 @ 0x384 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 283f90 │ │ │ │ ldrb r3, [r6, #64] @ 0x40 │ │ │ │ ldr r0, [r6, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [r6, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #1312] @ 0x520 │ │ │ │ @@ -597829,15 +597829,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [r6, #40] @ 0x28 │ │ │ │ bl 2c1f00 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bbc1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 283e50 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bba70 │ │ │ │ ldr r1, [r7, #1976] @ 0x7b8 │ │ │ │ ldr r2, [r7, #1980] @ 0x7bc │ │ │ │ ldr r3, [r7, #1984] @ 0x7c0 │ │ │ │ @@ -597903,15 +597903,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 283f58 │ │ │ │ cmp sl, #0 │ │ │ │ bne 283f44 │ │ │ │ b 283b04 │ │ │ │ mov r1, r8 │ │ │ │ @@ -597945,19 +597945,19 @@ │ │ │ │ bl 178e24 │ │ │ │ cmp r0, #0 │ │ │ │ beq 28417c │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ add r0, r8, #160 @ 0xa0 │ │ │ │ - bl 35f6c0 │ │ │ │ + bl 35f6e4 │ │ │ │ ldr r1, [r4, #4] │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ add r0, sl, #160 @ 0xa0 │ │ │ │ - bl 35f6c0 │ │ │ │ + bl 35f6e4 │ │ │ │ ldr r3, [r5] │ │ │ │ tst r3, #1 │ │ │ │ beq 283bd8 │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 3b5a0 │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ @@ -598019,15 +598019,15 @@ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ add r1, r2, #20 │ │ │ │ b 283d00 │ │ │ │ ldr r1, [sl, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 283f74 │ │ │ │ b 284128 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -598043,27 +598043,27 @@ │ │ │ │ b 283fec │ │ │ │ ldr r3, [pc, #64] @ 2841c4 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ b 284004 │ │ │ │ @ instruction: 0x0128c550 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r4, sp, r8, lsl #29 │ │ │ │ + adcseq r4, sp, r8, lsr #29 │ │ │ │ addmi r0, r4, r4, lsl #2 │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ svccc 0x00ff0000 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ stmmi r4, {r1, r9, fp} │ │ │ │ andeq r0, r0, r0, asr #24 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ - adceq r6, fp, r0, lsr pc │ │ │ │ - adceq lr, r9, r0, lsl #12 │ │ │ │ - ldrdeq r6, [fp], r0 @ │ │ │ │ - adceq sp, r9, r0, asr #26 │ │ │ │ - adceq sp, r9, r0, lsr sp │ │ │ │ + adceq r6, fp, r0, asr pc │ │ │ │ + adceq lr, r9, r0, lsr #12 │ │ │ │ + strdeq r6, [fp], r0 @ │ │ │ │ + adceq sp, r9, r0, ror #26 │ │ │ │ + adceq sp, r9, r0, asr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r5, [r1, #32] │ │ │ │ mov r7, r3 │ │ │ │ ldrb r8, [r5, #424] @ 0x1a8 │ │ │ │ @@ -598074,15 +598074,15 @@ │ │ │ │ mov r9, r1 │ │ │ │ str r2, [sp, #4] │ │ │ │ mov sl, r0 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r3 │ │ │ │ mov r1, fp │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 35d66c │ │ │ │ + bl 35d690 │ │ │ │ tst r8, #48 @ 0x30 │ │ │ │ ldr r4, [r9, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ beq 284248 │ │ │ │ tst r8, #4 │ │ │ │ bne 284248 │ │ │ │ @@ -598093,15 +598093,15 @@ │ │ │ │ movcc r8, #0 │ │ │ │ b 28424c │ │ │ │ mov r8, fp │ │ │ │ mov r1, fp │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 35d6f8 │ │ │ │ + bl 35d71c │ │ │ │ ldr r1, [r5, #400] @ 0x190 │ │ │ │ ldr r2, [r5, #96] @ 0x60 │ │ │ │ lsr r1, r1, r4 │ │ │ │ ldrb r2, [r2, #936] @ 0x3a8 │ │ │ │ cmp r1, #1 │ │ │ │ movcc r1, #1 │ │ │ │ cmp r2, #2 │ │ │ │ @@ -598327,15 +598327,15 @@ │ │ │ │ ldr r1, [sl, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ mov r0, sl │ │ │ │ blx r3 │ │ │ │ ldr r1, [sl] │ │ │ │ ldr ip, [r5, #148] @ 0x94 │ │ │ │ b 28445c │ │ │ │ - umlalseq r4, sp, r7, r7 │ │ │ │ + @ instruction: 0x00bd47b7 │ │ │ │ ldmmi r4!, {r0, r2, r7, lr, pc} │ │ │ │ ldmmi r4!, {r0, r1, r7, r9, fp, lr, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr r3, [pc, #1772] @ 284d14 │ │ │ │ @@ -598358,15 +598358,15 @@ │ │ │ │ bl 238254 │ │ │ │ ldr sl, [r7, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r5, sl, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 284ac4 │ │ │ │ ldr r3, [r8, #496] @ 0x1f0 │ │ │ │ ldr r2, [r6, #8] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ mov r1, #1 │ │ │ │ ands r3, r3, r1, lsl r2 │ │ │ │ @@ -598374,15 +598374,15 @@ │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bc1ec │ │ │ │ ldr r5, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r8, r5, #900 @ 0x384 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 284b18 │ │ │ │ ldrb r3, [r6, #64] @ 0x40 │ │ │ │ ldr r0, [r6, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [r6, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #1312] @ 0x520 │ │ │ │ @@ -598567,15 +598567,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [r6, #40] @ 0x28 │ │ │ │ bl 2c2280 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bbc1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2849d8 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bba70 │ │ │ │ ldr r1, [r7, #1976] @ 0x7b8 │ │ │ │ ldr r2, [r7, #1980] @ 0x7bc │ │ │ │ ldr r3, [r7, #1984] @ 0x7c0 │ │ │ │ @@ -598641,15 +598641,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 284ae0 │ │ │ │ cmp sl, #0 │ │ │ │ bne 284acc │ │ │ │ b 28468c │ │ │ │ mov r1, r8 │ │ │ │ @@ -598683,19 +598683,19 @@ │ │ │ │ bl 178e24 │ │ │ │ cmp r0, #0 │ │ │ │ beq 284d04 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ add r0, r8, #160 @ 0xa0 │ │ │ │ - bl 35f6c0 │ │ │ │ + bl 35f6e4 │ │ │ │ ldr r1, [r4, #4] │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ add r0, sl, #160 @ 0xa0 │ │ │ │ - bl 35f6c0 │ │ │ │ + bl 35f6e4 │ │ │ │ ldr r3, [r5] │ │ │ │ tst r3, #1 │ │ │ │ beq 284760 │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 3b5a0 │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ @@ -598757,15 +598757,15 @@ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ add r1, r2, #20 │ │ │ │ b 284888 │ │ │ │ ldr r1, [sl, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 284afc │ │ │ │ b 284cb0 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -598781,27 +598781,27 @@ │ │ │ │ b 284b74 │ │ │ │ ldr r3, [pc, #64] @ 284d4c │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ b 284b8c │ │ │ │ smlawteq r8, r8, r9, fp │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r4, sp, r0, lsl #6 │ │ │ │ + adcseq r4, sp, r0, lsr #6 │ │ │ │ addmi r0, r4, r4, lsl #2 │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ svccc 0x00ff0000 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ stmmi r4, {r1, r9, fp} │ │ │ │ andeq r0, r0, r0, asr #24 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ - adceq r6, fp, r8, lsr #7 │ │ │ │ - adceq sp, r9, r8, ror sl │ │ │ │ - adceq r6, fp, r8, asr #6 │ │ │ │ - @ instruction: 0x00a9d1b8 │ │ │ │ - adceq sp, r9, r8, lsr #3 │ │ │ │ + adceq r6, fp, r8, asr #7 │ │ │ │ + umlaleq sp, r9, r8, sl │ │ │ │ + adceq r6, fp, r8, ror #6 │ │ │ │ + ldrdeq sp, [r9], r8 @ │ │ │ │ + adceq sp, r9, r8, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r3 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ mov r4, r1 │ │ │ │ @@ -598870,15 +598870,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ ldrh r2, [r6, #4] │ │ │ │ ldr r1, [r6, #8] │ │ │ │ bl 2804e8 │ │ │ │ ldrh r0, [r6, #4] │ │ │ │ mov r1, r5 │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ ldr r3, [pc, #748] @ 285178 │ │ │ │ ldrb r2, [r8, #202] @ 0xca │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #8 │ │ │ │ bhi 285000 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ @@ -599060,15 +599060,15 @@ │ │ │ │ blx r3 │ │ │ │ ldm r4, {r1, r3} │ │ │ │ add r5, r1, #8 │ │ │ │ b 284f48 │ │ │ │ svccc 0x00ff0000 │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ addmi r0, r4, r4, lsl #2 │ │ │ │ - adcseq r3, sp, r8, lsr #24 │ │ │ │ + adcseq r3, sp, r8, asr #24 │ │ │ │ ldmmi r4!, {r0, r2, r7, lr, pc} │ │ │ │ subvc r0, r6, r1 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorvc r0, ip, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -599141,15 +599141,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ ldrh r2, [r6, #4] │ │ │ │ ldr r1, [r6, #8] │ │ │ │ bl 2804e8 │ │ │ │ ldrh r0, [r6, #4] │ │ │ │ mov r1, r5 │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ ldr r3, [pc, #744] @ 2855b0 │ │ │ │ ldrb r2, [r7, #202] @ 0xca │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #8 │ │ │ │ bhi 285438 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ @@ -599330,15 +599330,15 @@ │ │ │ │ blx r3 │ │ │ │ ldm r4, {r1, r3} │ │ │ │ add r5, r1, #8 │ │ │ │ b 285380 │ │ │ │ svccc 0x00ff0000 │ │ │ │ stmmi r4, {r1, r8, sl} │ │ │ │ addmi r0, r4, r4, lsl #2 │ │ │ │ - @ instruction: 0x00bd37f5 │ │ │ │ + adcseq r3, sp, r5, lsl r8 │ │ │ │ ldmmi r2!, {r0, r2, r7, lr, pc} │ │ │ │ subvc r0, r6, r1 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorvc r0, ip, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -599665,15 +599665,15 @@ │ │ │ │ bl 284610 │ │ │ │ ldr r9, [r4, #64] @ 0x40 │ │ │ │ b 2859f8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0128aa1c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0128a84c │ │ │ │ - adcseq r3, sp, sl, ror r2 │ │ │ │ + umlalseq r3, sp, sl, r2 │ │ │ │ muleq r0, sp, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3896] @ 0xf38 │ │ │ │ ldr r2, [pc, #1284] @ 286010 │ │ │ │ ldr r3, [pc, #1284] @ 286014 │ │ │ │ @@ -599997,15 +599997,15 @@ │ │ │ │ bl 283a88 │ │ │ │ ldr r9, [r4, #64] @ 0x40 │ │ │ │ b 285f28 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0128a4ec │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0128a31c │ │ │ │ - adcseq r2, sp, sl, ror sp │ │ │ │ + umlalseq r2, sp, sl, sp │ │ │ │ muleq r0, sp, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 27fbc0 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -600239,21 +600239,21 @@ │ │ │ │ add r9, r2, r0, lsl #3 │ │ │ │ mov r5, r2 │ │ │ │ str r8, [sp, #12] │ │ │ │ str r6, [sp, #20] │ │ │ │ ldrb r7, [r4, #3] │ │ │ │ add r4, r4, #12 │ │ │ │ mov r0, r7 │ │ │ │ - bl 35d61c │ │ │ │ + bl 35d640 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r7 │ │ │ │ bl 184de8 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r7 │ │ │ │ - bl 35d648 │ │ │ │ + bl 35d66c │ │ │ │ ldr ip, [r4, #-4] │ │ │ │ subs r1, ip, #0 │ │ │ │ movne r1, #1 │ │ │ │ lsl r3, r0, #28 │ │ │ │ lsl r0, r8, #20 │ │ │ │ and r0, r0, #267386880 @ 0xff00000 │ │ │ │ and r3, r3, #805306368 @ 0x30000000 │ │ │ │ @@ -600586,15 +600586,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #304] @ 0x130 │ │ │ │ bl 2a7014 │ │ │ │ mov r0, r5 │ │ │ │ bl 2c2640 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ mov r1, #1 │ │ │ │ - bl 833930 │ │ │ │ + bl 833950 │ │ │ │ ldr r2, [pc, #428] @ 286b08 │ │ │ │ ldr r3, [pc, #428] @ 286b0c │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r5, #248] @ 0xf8 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r3, [r5, #164] @ 0xa4 │ │ │ │ ldr r3, [pc, #412] @ 286b10 │ │ │ │ @@ -600770,15 +600770,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #304] @ 0x130 │ │ │ │ bl 2a7014 │ │ │ │ mov r0, r5 │ │ │ │ bl 2c2640 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ mov r1, #1 │ │ │ │ - bl 833930 │ │ │ │ + bl 833950 │ │ │ │ ldr r2, [pc, #428] @ 286de8 │ │ │ │ ldr r3, [pc, #428] @ 286dec │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r5, #248] @ 0xf8 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r3, [r5, #164] @ 0xa4 │ │ │ │ ldr r3, [pc, #412] @ 286df0 │ │ │ │ @@ -601191,15 +601191,15 @@ │ │ │ │ orr r3, r3, r2, lsl #1 │ │ │ │ strb r3, [sp, #22] │ │ │ │ b 287168 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01288f50 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01288e50 │ │ │ │ - adcseq r1, sp, r8, lsr #18 │ │ │ │ + adcseq r1, sp, r8, asr #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r9, [r0, #1300] @ 0x514 │ │ │ │ sub sp, sp, #16 │ │ │ │ ldrb ip, [r9, #202] @ 0xca │ │ │ │ @@ -602512,19 +602512,19 @@ │ │ │ │ @ instruction: 0x01288008 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x01287d14 │ │ │ │ ldrdeq r7, [r8, -ip]! │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - umlalseq r0, sp, r0, r7 │ │ │ │ + @ instruction: 0x00bd07b0 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - adceq r2, fp, r0, lsr fp │ │ │ │ - adceq sl, r9, r4, ror #3 │ │ │ │ - adceq r2, fp, r4, ror #19 │ │ │ │ + adceq r2, fp, r0, asr fp │ │ │ │ + adceq sl, r9, r4, lsl #4 │ │ │ │ + adceq r2, fp, r4, lsl #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3584] @ 0xe00 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1072] @ 288bc8 │ │ │ │ mov r8, r3 │ │ │ │ @@ -604604,17 +604604,17 @@ │ │ │ │ @ instruction: 0x01285cb0 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ ldrdeq r5, [r8, -r8]! │ │ │ │ @ instruction: 0x012859a0 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq r0, fp, r8, lsr #17 │ │ │ │ - adceq r7, r9, ip, asr pc │ │ │ │ - adceq r0, fp, ip, asr r7 │ │ │ │ + adceq r0, fp, r8, asr #17 │ │ │ │ + adceq r7, r9, ip, ror pc │ │ │ │ + adceq r0, fp, ip, ror r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3552] @ 0xde0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #1304] @ 28ad58 │ │ │ │ mov r7, r3 │ │ │ │ @@ -604949,17 +604949,17 @@ │ │ │ │ @ instruction: 0x01285748 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x0128546c │ │ │ │ @ instruction: 0x01285434 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq r0, fp, r4, asr #6 │ │ │ │ - strdeq r7, [r9], r8 @ │ │ │ │ - strdeq r0, [fp], r8 @ │ │ │ │ + adceq r0, fp, r4, ror #6 │ │ │ │ + adceq r7, r9, r8, lsl sl │ │ │ │ + adceq r0, fp, r8, lsl r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3552] @ 0xde0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #1308] @ 28b2c0 │ │ │ │ mov r7, r3 │ │ │ │ @@ -605295,17 +605295,17 @@ │ │ │ │ @ instruction: 0x012851e4 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x01284f0c │ │ │ │ ldrdeq r4, [r8, -r4]! @ │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - ldrdeq pc, [sl], ip @ │ │ │ │ - umlaleq r7, r9, r0, r4 │ │ │ │ - umlaleq pc, sl, r0, ip @ │ │ │ │ + strdeq pc, [sl], ip @ │ │ │ │ + @ instruction: 0x00a974b0 │ │ │ │ + @ instruction: 0x00aafcb0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3552] @ 0xde0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #1304] @ 28b824 │ │ │ │ mov r7, r3 │ │ │ │ @@ -605640,17 +605640,17 @@ │ │ │ │ @ instruction: 0x01284c7c │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x012849a0 │ │ │ │ @ instruction: 0x01284968 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq pc, sl, r8, ror r8 @ │ │ │ │ - adceq r6, r9, ip, lsr #30 │ │ │ │ - adceq pc, sl, ip, lsr #14 │ │ │ │ + umlaleq pc, sl, r8, r8 @ │ │ │ │ + adceq r6, r9, ip, asr #30 │ │ │ │ + adceq pc, sl, ip, asr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1504] @ 28be50 │ │ │ │ mov r8, r3 │ │ │ │ @@ -606033,15 +606033,15 @@ │ │ │ │ smlawbeq r8, r4, r7, r4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x01284464 │ │ │ │ @ instruction: 0x0128442c │ │ │ │ - adcseq ip, ip, r0, lsl #30 │ │ │ │ + adcseq ip, ip, r0, lsr #30 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1504] @ 28c470 │ │ │ │ @@ -606425,15 +606425,15 @@ │ │ │ │ @ instruction: 0x01284164 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x01283e44 │ │ │ │ @ instruction: 0x01283e0c │ │ │ │ - adcseq ip, ip, r0, ror #17 │ │ │ │ + adcseq ip, ip, r0, lsl #18 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3560] @ 0xde8 │ │ │ │ sub sp, sp, #500 @ 0x1f4 │ │ │ │ mov r4, r0 │ │ │ │ @@ -607566,15 +607566,15 @@ │ │ │ │ smlawteq r8, ip, pc, r2 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ smlawbeq r8, r4, ip, r2 │ │ │ │ @ instruction: 0x01282c4c │ │ │ │ - adcseq fp, ip, ip, lsl #14 │ │ │ │ + adcseq fp, ip, ip, lsr #14 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1548] @ 28dc90 │ │ │ │ @@ -607969,15 +607969,15 @@ │ │ │ │ @ instruction: 0x01282970 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x01282624 │ │ │ │ @ instruction: 0x012825ec │ │ │ │ - adcseq fp, ip, r0, asr #1 │ │ │ │ + adcseq fp, ip, r0, ror #1 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1564] @ 28e2ec │ │ │ │ @@ -608376,15 +608376,15 @@ │ │ │ │ @ instruction: 0x01282324 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ ldrdeq r1, [r8, -ip]! │ │ │ │ @ instruction: 0x01281fa4 │ │ │ │ - adcseq sl, ip, r4, ror #20 │ │ │ │ + adcseq sl, ip, r4, lsl #21 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3568] @ 0xdf0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1548] @ 28e938 │ │ │ │ @@ -608779,15 +608779,15 @@ │ │ │ │ smlawteq r8, r8, ip, r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x0128197c │ │ │ │ @ instruction: 0x01281944 │ │ │ │ - adcseq sl, ip, r8, lsl r4 │ │ │ │ + adcseq sl, ip, r8, lsr r4 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3544] @ 0xdd8 │ │ │ │ sub sp, sp, #516 @ 0x204 │ │ │ │ mov r4, r0 │ │ │ │ @@ -609194,17 +609194,17 @@ │ │ │ │ @ instruction: 0x0128160c │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x01281330 │ │ │ │ strdeq r1, [r8, -r8]! │ │ │ │ - adceq ip, sl, r8, lsr r0 │ │ │ │ - adceq r3, r9, ip, ror #13 │ │ │ │ - adceq fp, sl, ip, ror #29 │ │ │ │ + adceq ip, sl, r8, asr r0 │ │ │ │ + adceq r3, r9, ip, lsl #14 │ │ │ │ + adceq fp, sl, ip, lsl #30 │ │ │ │ push {r4, lr} │ │ │ │ subs ip, r3, #0 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r4, [sp, #16] │ │ │ │ bne 28f014 │ │ │ │ ldrh ip, [r1, #2] │ │ │ │ @@ -609653,17 +609653,17 @@ │ │ │ │ smulwteq r8, r0, lr │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x01280c04 │ │ │ │ smlawteq r8, ip, fp, r0 │ │ │ │ - adceq fp, sl, ip, lsl #18 │ │ │ │ - adceq r2, r9, r0, asr #31 │ │ │ │ - adceq fp, sl, r0, asr #15 │ │ │ │ + adceq fp, sl, ip, lsr #18 │ │ │ │ + adceq r2, r9, r0, ror #31 │ │ │ │ + adceq fp, sl, r0, ror #15 │ │ │ │ push {r4, lr} │ │ │ │ subs ip, r3, #0 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r4, [sp, #16] │ │ │ │ bne 28f740 │ │ │ │ ldrh ip, [r1, #2] │ │ │ │ @@ -610149,19 +610149,19 @@ │ │ │ │ @ instruction: 0x01280794 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x01280490 │ │ │ │ @ instruction: 0x01280458 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r8, ip, ip, lsl #30 │ │ │ │ + adcseq r8, ip, ip, lsr #30 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - adceq fp, sl, ip, lsr #5 │ │ │ │ - adceq r2, r9, r0, ror #18 │ │ │ │ - adceq fp, sl, r0, ror #2 │ │ │ │ + adceq fp, sl, ip, asr #5 │ │ │ │ + adceq r2, r9, r0, lsl #19 │ │ │ │ + adceq fp, sl, r0, lsl #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3544] @ 0xdd8 │ │ │ │ sub sp, sp, #516 @ 0x204 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [sp, #552] @ 0x228 │ │ │ │ @@ -610603,19 +610603,19 @@ │ │ │ │ @ instruction: 0x01280078 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ msreq CPSR_sxc, r0, ror sp │ │ │ │ msreq CPSR_sxc, r8, lsr sp │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - @ instruction: 0x00bc87f4 │ │ │ │ + adcseq r8, ip, r4, lsl r8 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - umlaleq sl, sl, r4, fp @ │ │ │ │ - adceq r2, r9, r8, asr #4 │ │ │ │ - adceq sl, sl, r8, asr #20 │ │ │ │ + @ instruction: 0x00aaabb4 │ │ │ │ + adceq r2, r9, r8, ror #4 │ │ │ │ + adceq sl, sl, r8, ror #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3544] @ 0xdd8 │ │ │ │ sub sp, sp, #516 @ 0x204 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [sp, #552] @ 0x228 │ │ │ │ @@ -611058,19 +611058,19 @@ │ │ │ │ msreq CPSR_sxc, r0, ror #18 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ msreq (UNDEF: 39), ip, asr r6 │ │ │ │ msreq (UNDEF: 39), r4, lsr #12 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - ldrsbeq r8, [ip], r8 @ │ │ │ │ + ldrsheq r8, [ip], r8 @ │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - adceq sl, sl, r8, ror r4 │ │ │ │ - adceq r1, r9, ip, lsr #22 │ │ │ │ - adceq sl, sl, ip, lsr #6 │ │ │ │ + umlaleq sl, sl, r8, r4 @ │ │ │ │ + adceq r1, r9, ip, asr #22 │ │ │ │ + adceq sl, sl, ip, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3544] @ 0xdd8 │ │ │ │ sub sp, sp, #516 @ 0x204 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [sp, #552] @ 0x228 │ │ │ │ @@ -611512,19 +611512,19 @@ │ │ │ │ msreq (UNDEF: 39), r4, asr #4 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x0127ef3c │ │ │ │ @ instruction: 0x0127ef04 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r7, ip, r0, asr #19 │ │ │ │ + adcseq r7, ip, r0, ror #19 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - adceq r9, sl, r0, ror #26 │ │ │ │ - adceq r1, r9, r4, lsl r4 │ │ │ │ - adceq r9, sl, r4, lsl ip │ │ │ │ + adceq r9, sl, r0, lsl #27 │ │ │ │ + adceq r1, r9, r4, lsr r4 │ │ │ │ + adceq r9, sl, r4, lsr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3560] @ 0xde8 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #1840] @ 291b68 │ │ │ │ mov fp, r3 │ │ │ │ @@ -611991,15 +611991,15 @@ │ │ │ │ @ instruction: 0x0127ebbc │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x0127e894 │ │ │ │ @ instruction: 0x0127e85c │ │ │ │ - adcseq r7, ip, ip, lsl r3 │ │ │ │ + adcseq r7, ip, ip, lsr r3 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ push {r4, lr} │ │ │ │ subs ip, r3, #0 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r4, [sp, #16] │ │ │ │ bne 291bc4 │ │ │ │ @@ -612510,15 +612510,15 @@ │ │ │ │ @ instruction: 0x0127e3a0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ @ instruction: 0x0127e078 │ │ │ │ @ instruction: 0x0127e040 │ │ │ │ - adcseq r6, ip, r0, lsl #22 │ │ │ │ + adcseq r6, ip, r0, lsr #22 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3544] @ 0xdd8 │ │ │ │ sub sp, sp, #516 @ 0x204 │ │ │ │ mov r6, r2 │ │ │ │ @@ -613029,19 +613029,19 @@ │ │ │ │ @ instruction: 0x0127dbb4 │ │ │ │ adcmi r0, r0, r1, lsl #28 │ │ │ │ stmiami r0!, {r0, r8, r9, sl, fp} │ │ │ │ addsmi r0, r8, r1, lsl #6 │ │ │ │ smlawteq r7, r0, r8, sp │ │ │ │ smlawbeq r7, r8, r8, sp │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq r6, ip, ip, lsr r3 │ │ │ │ + adcseq r6, ip, ip, asr r3 │ │ │ │ adcsvc r0, r5, r1 │ │ │ │ - ldrdeq r8, [sl], ip @ │ │ │ │ - umlaleq pc, r8, r0, sp @ │ │ │ │ - umlaleq r8, sl, r0, r5 │ │ │ │ + strdeq r8, [sl], ip @ │ │ │ │ + @ instruction: 0x00a8fdb0 │ │ │ │ + @ instruction: 0x00aa85b0 │ │ │ │ push {r4, lr} │ │ │ │ subs ip, r3, #0 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r4, [sp, #16] │ │ │ │ bne 292c08 │ │ │ │ ldrh ip, [r1, #2] │ │ │ │ @@ -613300,23 +613300,23 @@ │ │ │ │ bl 17b978 │ │ │ │ b 292e1c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0127d2e0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawteq r7, r8, r2, sp │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq r8, sl, r4, asr #3 │ │ │ │ + adceq r8, sl, r4, ror #3 │ │ │ │ strdeq r6, [fp, -r4]! │ │ │ │ @ instruction: 0x0127d114 │ │ │ │ - adceq r8, sl, r0, lsl #1 │ │ │ │ + adceq r8, sl, r0, lsr #1 │ │ │ │ @ instruction: 0x012b62e0 │ │ │ │ - adceq r8, sl, ip │ │ │ │ - @ instruction: 0x00a8f6bc │ │ │ │ - adceq r8, sl, ip, lsl r0 │ │ │ │ - adceq pc, r8, r0, lsr #13 │ │ │ │ + adceq r8, sl, ip, lsr #32 │ │ │ │ + ldrdeq pc, [r8], ip @ │ │ │ │ + adceq r8, sl, ip, lsr r0 │ │ │ │ + adceq pc, r8, r0, asr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #1300] @ 0x514 │ │ │ │ mov r2, #2 │ │ │ │ mov r1, #20 │ │ │ │ @@ -619323,15 +619323,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r1, [r7] │ │ │ │ b 298cbc │ │ │ │ mov r0, sl │ │ │ │ bl 2b2d84 │ │ │ │ str r0, [fp, #40] @ 0x28 │ │ │ │ b 2989a4 │ │ │ │ - adcseq r0, ip, r8, lsl r6 │ │ │ │ + adcseq r0, ip, r8, lsr r6 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1] │ │ │ │ @@ -619822,15 +619822,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r1, [r7] │ │ │ │ b 299488 │ │ │ │ mov r0, sl │ │ │ │ bl 2b3230 │ │ │ │ str r0, [fp, #40] @ 0x28 │ │ │ │ b 299170 │ │ │ │ - adcseq pc, fp, sl, lsl #29 │ │ │ │ + adcseq pc, fp, sl, lsr #29 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1] │ │ │ │ @@ -620325,15 +620325,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r1, [r7] │ │ │ │ b 299c64 │ │ │ │ mov r0, sl │ │ │ │ bl 2b2d84 │ │ │ │ str r0, [fp, #40] @ 0x28 │ │ │ │ b 299bac │ │ │ │ - @ instruction: 0x00bbf6fc │ │ │ │ + adcseq pc, fp, ip, lsl r7 @ │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1] │ │ │ │ @@ -620828,15 +620828,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r1, [r7] │ │ │ │ b 29a440 │ │ │ │ mov r0, sl │ │ │ │ bl 2b3230 │ │ │ │ str r0, [fp, #40] @ 0x28 │ │ │ │ b 29a388 │ │ │ │ - adcseq lr, fp, lr, asr pc │ │ │ │ + adcseq lr, fp, lr, ror pc │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ ldr r3, [pc, #8] @ 29a5b4 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0, #2036] @ 0x7f4 │ │ │ │ bx lr │ │ │ │ @ instruction: 0xffff8b00 │ │ │ │ @@ -620985,15 +620985,15 @@ │ │ │ │ add r1, r1, lr │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ ldrh r1, [r4, #4] │ │ │ │ str r1, [sp, #64] @ 0x40 │ │ │ │ add r1, sp, #12 │ │ │ │ str r8, [sp, #16] │ │ │ │ str r8, [sp, #20] │ │ │ │ - bl 35e73c │ │ │ │ + bl 35e760 │ │ │ │ ldr r0, [r7, r5, lsl #3] │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ add r1, sp, #124 @ 0x7c │ │ │ │ add r5, r5, #1 │ │ │ │ bl 3a9ac │ │ │ │ cmp r9, r5 │ │ │ │ bhi 29a760 │ │ │ │ @@ -621074,15 +621074,15 @@ │ │ │ │ add r1, r1, lr │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ ldrh r1, [r4, #4] │ │ │ │ str r1, [sp, #64] @ 0x40 │ │ │ │ add r1, sp, #12 │ │ │ │ str r8, [sp, #16] │ │ │ │ str r8, [sp, #20] │ │ │ │ - bl 35e73c │ │ │ │ + bl 35e760 │ │ │ │ ldr r0, [r7, r5, lsl #3] │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ add r1, sp, #124 @ 0x7c │ │ │ │ add r5, r5, #1 │ │ │ │ bl 3a9ac │ │ │ │ cmp r9, r5 │ │ │ │ bhi 29a8c4 │ │ │ │ @@ -621144,16 +621144,16 @@ │ │ │ │ ldr r2, [pc, #20] @ 29aa88 │ │ │ │ ldr r1, [pc, #20] @ 29aa8c │ │ │ │ mov r0, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ add r1, pc, r1 │ │ │ │ b 17b978 │ │ │ │ - adceq r0, sl, r8, lsr #11 │ │ │ │ - strdeq r7, [r8], r4 @ │ │ │ │ + adceq r0, sl, r8, asr #11 │ │ │ │ + adceq r7, r8, r4, lsl ip │ │ │ │ ldm r0, {r2, ip} │ │ │ │ add r2, r2, r1, lsl #2 │ │ │ │ cmp ip, r2 │ │ │ │ bxcs lr │ │ │ │ ldr r2, [r0, #12] │ │ │ │ ldr r1, [r0, #16] │ │ │ │ ldr r3, [r2] │ │ │ │ @@ -621232,15 +621232,15 @@ │ │ │ │ ldr r2, [sp, #32] │ │ │ │ add r3, fp, r6, lsl #2 │ │ │ │ ldr r3, [r3, #208] @ 0xd0 │ │ │ │ mov r1, #0 │ │ │ │ ldrh r7, [r3, #4] │ │ │ │ ldr r5, [r3, #8] │ │ │ │ mov r0, r7 │ │ │ │ - bl 35e4e4 │ │ │ │ + bl 35e508 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ lsl r4, r6, #2 │ │ │ │ add r4, r3, r4 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r0, [sl, #-8] │ │ │ │ ldr r4, [sl, #-4] │ │ │ │ adds r3, r3, r0 │ │ │ │ @@ -621251,15 +621251,15 @@ │ │ │ │ adc r4, r4, #0 │ │ │ │ bl 3b570 │ │ │ │ ldrb r1, [r5, #424] @ 0x1a8 │ │ │ │ mov r2, #0 │ │ │ │ lsr r1, r1, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ mov r0, r7 │ │ │ │ - bl 35d66c │ │ │ │ + bl 35d690 │ │ │ │ ldrb r3, [r5, #78] @ 0x4e │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsl r1, r0, #22 │ │ │ │ and r1, r1, #1069547520 @ 0x3fc00000 │ │ │ │ cmp r3, #8 │ │ │ │ bhi 29adb0 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ @@ -621358,15 +621358,15 @@ │ │ │ │ b 29ac64 │ │ │ │ mov r3, #1048576 @ 0x100000 │ │ │ │ str r3, [sp, #16] │ │ │ │ b 29ac64 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012754ac │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - umlalseq pc, fp, r8, r5 @ │ │ │ │ + @ instruction: 0x00bbf5b8 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ svccc 0x00ff8000 │ │ │ │ svcne 0x00ffff80 │ │ │ │ svccc 0x00fe0000 │ │ │ │ @ instruction: 0x0127526c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -621954,15 +621954,15 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ blx r3 │ │ │ │ ldr r2, [r4] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ add r3, r2, #12 │ │ │ │ b 29b620 │ │ │ │ - adcseq lr, fp, r9, asr fp │ │ │ │ + adcseq lr, fp, r9, ror fp │ │ │ │ adcsmi r0, r3, r2 │ │ │ │ stmmi r0, {r1, r9, sp, pc} │ │ │ │ addmi r0, r8, r2, lsl #4 │ │ │ │ addmi sp, r8, r1, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -624993,71 +624993,71 @@ │ │ │ │ ldr r3, [r5, #12] │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ str lr, [r5] │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r6, [r5] │ │ │ │ ldr r3, [r5, #4] │ │ │ │ add r7, r6, #8 │ │ │ │ cmp r7, r3 │ │ │ │ bhi 29e818 │ │ │ │ ldr r3, [pc, #432] @ 29e87c │ │ │ │ str r3, [r6] │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ str r0, [r6, #4] │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r3, [r4, #240] @ 0xf0 │ │ │ │ ldrh r0, [r3, #4] │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ str r7, [r5] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ str r1, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ ldr r2, [r7, #516] @ 0x204 │ │ │ │ lsr r2, r2, #5 │ │ │ │ str r2, [r3, #12] │ │ │ │ @@ -625651,15 +625651,15 @@ │ │ │ │ and r5, r5, r3 │ │ │ │ lsr r5, r5, #6 │ │ │ │ ldrb r1, [r6, #424] @ 0x1a8 │ │ │ │ mov r0, r4 │ │ │ │ lsr r1, r1, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ mov r2, #0 │ │ │ │ - bl 35d7cc │ │ │ │ + bl 35d7f0 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r3, [sl, #12] │ │ │ │ ldrh r2, [r7, #30] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ sub r2, r2, r1 │ │ │ │ ldr r1, [r6, #148] @ 0x94 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ @@ -625805,15 +625805,15 @@ │ │ │ │ lsr r2, r2, r5 │ │ │ │ cmp r2, #15 │ │ │ │ bls 29f4e0 │ │ │ │ lsr r1, fp, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ lsl r9, r1, #8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ str r0, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ bl 184e50 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, r4 │ │ │ │ bl 184ea0 │ │ │ │ str r0, [sp, #24] │ │ │ │ @@ -626018,15 +626018,15 @@ │ │ │ │ movls r6, #0 │ │ │ │ bls 29f6a4 │ │ │ │ lsr r6, r6, #4 │ │ │ │ and r6, r6, #3 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r2 │ │ │ │ str r2, [sp, #12] │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ ldr r1, [sl, #96] @ 0x60 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldrb r1, [r1, #936] @ 0x3a8 │ │ │ │ cmp r1, #2 │ │ │ │ ldr r1, [sl, #400] @ 0x190 │ │ │ │ mov r5, r0 │ │ │ │ beq 29f820 │ │ │ │ @@ -626041,15 +626041,15 @@ │ │ │ │ rsb r1, r1, #0 │ │ │ │ and r4, r4, r1 │ │ │ │ ldrb r1, [sl, #424] @ 0x1a8 │ │ │ │ mov r0, r2 │ │ │ │ lsr r1, r1, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ mov r2, #0 │ │ │ │ - bl 35d7cc │ │ │ │ + bl 35d7f0 │ │ │ │ ldr r2, [pc, #500] @ 29f90c │ │ │ │ ldrb r1, [sl, #78] @ 0x4e │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r1, #8 │ │ │ │ bhi 29f808 │ │ │ │ ldrb r1, [r2, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ @@ -626169,15 +626169,15 @@ │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r1, [r7, #16] │ │ │ │ ldr r2, [r2] │ │ │ │ mov r0, r7 │ │ │ │ blx r2 │ │ │ │ ldr r2, [r7] │ │ │ │ b 29f87c │ │ │ │ - adcseq sl, fp, r2, lsl sl │ │ │ │ + adcseq sl, fp, r2, lsr sl │ │ │ │ stmmi r8, {r0, r2, r7, r8, r9, sl, ip, lr, pc} │ │ │ │ addmi sp, r8, r1, lsl #12 │ │ │ │ addmi sp, r8, r3, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -626346,15 +626346,15 @@ │ │ │ │ and r5, r5, r3 │ │ │ │ lsr r5, r5, #6 │ │ │ │ ldrb r1, [r6, #424] @ 0x1a8 │ │ │ │ mov r0, r4 │ │ │ │ lsr r1, r1, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ mov r2, #0 │ │ │ │ - bl 35d7cc │ │ │ │ + bl 35d7f0 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ ldr r3, [fp, #12] │ │ │ │ ldrh r2, [r8, #30] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ sub r2, r2, r1 │ │ │ │ ldr r1, [r6, #148] @ 0x94 │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ @@ -626515,15 +626515,15 @@ │ │ │ │ cmp r3, #15 │ │ │ │ movls r1, r7 │ │ │ │ bls 29fe70 │ │ │ │ lsr r1, sl, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ lsl r7, r1, #8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ bl 184e50 │ │ │ │ str r0, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ bl 184ea0 │ │ │ │ str r0, [sp, #32] │ │ │ │ @@ -626727,15 +626727,15 @@ │ │ │ │ movls r7, #0 │ │ │ │ bls 2a01b8 │ │ │ │ lsr r7, r7, #4 │ │ │ │ and r7, r7, #3 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r2 │ │ │ │ str r2, [sp, #12] │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ ldr r1, [sl, #96] @ 0x60 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldrb r1, [r1, #936] @ 0x3a8 │ │ │ │ cmp r1, #2 │ │ │ │ ldr r1, [sl, #400] @ 0x190 │ │ │ │ mov r5, r0 │ │ │ │ beq 2a0358 │ │ │ │ @@ -626750,15 +626750,15 @@ │ │ │ │ rsb r1, r1, #0 │ │ │ │ and r4, r4, r1 │ │ │ │ ldrb r1, [sl, #424] @ 0x1a8 │ │ │ │ mov r0, r2 │ │ │ │ lsr r1, r1, #4 │ │ │ │ and r1, r1, #3 │ │ │ │ mov r2, #0 │ │ │ │ - bl 35d7cc │ │ │ │ + bl 35d7f0 │ │ │ │ ldr r2, [pc, #588] @ 2a0478 │ │ │ │ ldrb r1, [sl, #78] @ 0x4e │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r1, #8 │ │ │ │ bhi 2a0340 │ │ │ │ ldrb r1, [r2, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ @@ -626900,15 +626900,15 @@ │ │ │ │ ldr r2, [r6, #12] │ │ │ │ ldr r1, [r6, #16] │ │ │ │ ldr r2, [r2] │ │ │ │ mov r0, r6 │ │ │ │ blx r2 │ │ │ │ ldr r2, [r6] │ │ │ │ b 2a03b0 │ │ │ │ - adcseq r9, fp, r7, lsl #30 │ │ │ │ + adcseq r9, fp, r7, lsr #30 │ │ │ │ stmmi r8, {r0, r2, r7, r8, r9, sl, ip, lr, pc} │ │ │ │ addmi sp, r8, r1, lsl #12 │ │ │ │ stmmi r8, {r0, sl, sp, lr, pc} │ │ │ │ addmi sp, r8, r3, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -627091,15 +627091,15 @@ │ │ │ │ ldrne sl, [r8, #44] @ 0x2c │ │ │ │ moveq sl, r8 │ │ │ │ str r3, [sp, #4] │ │ │ │ blx r2 │ │ │ │ ldrh r0, [r6, #4] │ │ │ │ cmp r0, #150 @ 0x96 │ │ │ │ beq 2a0960 │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldm r4, {r1, lr} │ │ │ │ lsr r3, r5, #6 │ │ │ │ str r3, [sp, #12] │ │ │ │ lsr r3, r9, #6 │ │ │ │ mov r2, r0 │ │ │ │ add r0, r1, #28 │ │ │ │ cmp lr, r0 │ │ │ │ @@ -627507,15 +627507,15 @@ │ │ │ │ mov r2, #4 │ │ │ │ ands r2, r1, r2, lsl r6 │ │ │ │ beq 2a0f9c │ │ │ │ ldrh r8, [r3, #4] │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r8 │ │ │ │ - bl 35d7cc │ │ │ │ + bl 35d7f0 │ │ │ │ ldr r3, [pc, #3552] @ 2a1be0 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #3 │ │ │ │ bhi 2a0e2c │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @@ -627548,15 +627548,15 @@ │ │ │ │ bhi 2a167c │ │ │ │ str r3, [sp, #24] │ │ │ │ ldr r3, [pc, #3416] @ 2a1be4 │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ str r2, [sp, #16] │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ ldr r1, [pc, #3396] @ 2a1be8 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ add r4, r4, #16 │ │ │ │ str r2, [r5] │ │ │ │ and r1, r1, r0, lsl #7 │ │ │ │ orr r1, r1, r3, lsl #3 │ │ │ │ @@ -627702,15 +627702,15 @@ │ │ │ │ add r4, sl, #8 │ │ │ │ cmp r4, fp │ │ │ │ bhi 2a1e04 │ │ │ │ ldr r3, [pc, #2796] @ 2a1be4 │ │ │ │ str r3, [sl] │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ ldr r3, [pc, #2780] @ 2a1be8 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ add sl, sl, #16 │ │ │ │ str r4, [r5] │ │ │ │ and r3, r3, r0, lsl #7 │ │ │ │ orr r3, r3, r2, lsl #3 │ │ │ │ str r3, [sl, #-12] │ │ │ │ @@ -628397,35 +628397,35 @@ │ │ │ │ mov r7, #148 @ 0x94 │ │ │ │ str r3, [sp, #24] │ │ │ │ str r0, [sp, #16] │ │ │ │ b 2a10e0 │ │ │ │ smlawteq r6, ip, r3, pc @ │ │ │ │ msreq LR_und, r8 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00bb93dc │ │ │ │ - adcseq r9, fp, r9, asr #6 │ │ │ │ + @ instruction: 0x00bb93fc │ │ │ │ + adcseq r9, fp, r9, ror #6 │ │ │ │ stmmi r8, {r0, r8, r9, sl, ip, lr, pc} │ │ │ │ andeq r7, r0, r0, lsl #31 │ │ │ │ addmi lr, r8, r1, lsl #6 │ │ │ │ addmi sp, r8, r1, lsl #12 │ │ │ │ addmi sp, r8, r1 │ │ │ │ addmi sp, r8, r4, lsl #30 │ │ │ │ stmmi r8, {r0, sl, sp, lr, pc} │ │ │ │ subvc r0, r6, r1 │ │ │ │ - adcseq r9, fp, lr, lsl r1 │ │ │ │ + adcseq r9, fp, lr, lsr r1 │ │ │ │ addmi sp, r8, r1, lsl #30 │ │ │ │ andeq r0, r0, r4, ror #28 │ │ │ │ ldmmi r3, {r0, r9, sl} │ │ │ │ @ instruction: 0x0126ec14 │ │ │ │ ldrdeq r8, [r0], -r7 │ │ │ │ andeq r8, r0, r3, ror #17 │ │ │ │ ldrdeq r8, [r0], -r6 │ │ │ │ ldrdeq r8, [r0], -r0 │ │ │ │ ldrdeq r8, [r0], -pc @ │ │ │ │ - adcseq r8, fp, r2, asr #23 │ │ │ │ + adcseq r8, fp, r2, ror #23 │ │ │ │ adcmi r0, r0, r1, lsl #14 │ │ │ │ stmmi r8, {r0, ip, pc} │ │ │ │ ldmmi r3!, {r0, r8, r9, sl} │ │ │ │ adcsvc r8, pc, r3 │ │ │ │ addeq r0, r0, r8, lsr ip │ │ │ │ strdmi pc, [pc, #-255] @ 2a1b4d │ │ │ │ rscmi pc, pc, r0, ror #31 │ │ │ │ @@ -629521,15 +629521,15 @@ │ │ │ │ ldrne fp, [r9, #44] @ 0x2c │ │ │ │ moveq fp, r9 │ │ │ │ str r2, [sp, #4] │ │ │ │ blx r3 │ │ │ │ ldrh r0, [r6, #4] │ │ │ │ cmp r0, #150 @ 0x96 │ │ │ │ beq 2a2f20 │ │ │ │ - bl 35d80c │ │ │ │ + bl 35d830 │ │ │ │ ldr r2, [r4] │ │ │ │ lsr ip, sl, #6 │ │ │ │ add r1, r2, #28 │ │ │ │ lsr r5, r5, #6 │ │ │ │ str ip, [sp, #12] │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ @@ -629911,15 +629911,15 @@ │ │ │ │ mov r2, #4 │ │ │ │ ands r2, r1, r2, lsl r6 │ │ │ │ beq 2a3508 │ │ │ │ ldrh r8, [r3, #4] │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r8 │ │ │ │ - bl 35d7cc │ │ │ │ + bl 35d7f0 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ cmp r0, #3 │ │ │ │ bhi 2a33b8 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ ldr r3, [r7, #20] │ │ │ │ @@ -629951,15 +629951,15 @@ │ │ │ │ bhi 2a3bc8 │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [pc, #3412] @ 2a416c │ │ │ │ str r3, [r4] │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ str r2, [sp, #8] │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ ldr r1, [pc, #3392] @ 2a4170 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ add r4, r4, #16 │ │ │ │ str r2, [r5] │ │ │ │ and r1, r1, r0, lsl #7 │ │ │ │ orr r1, r1, r3, lsl #3 │ │ │ │ @@ -630097,15 +630097,15 @@ │ │ │ │ add r4, sl, #8 │ │ │ │ cmp r4, fp │ │ │ │ bhi 2a43f8 │ │ │ │ ldr r3, [pc, #2824] @ 2a416c │ │ │ │ str r3, [sl] │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #0 │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ ldr r3, [pc, #2808] @ 2a4170 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ add sl, sl, #16 │ │ │ │ str r4, [r5] │ │ │ │ and r3, r3, r0, lsl #7 │ │ │ │ orr r3, r3, r2, lsl #3 │ │ │ │ str r3, [sl, #-12] │ │ │ │ @@ -630799,34 +630799,34 @@ │ │ │ │ adc r3, r1, #0 │ │ │ │ str r3, [r2, #8] │ │ │ │ str ip, [r4] │ │ │ │ b 2a3938 │ │ │ │ @ instruction: 0x0126ce48 │ │ │ │ @ instruction: 0x0126ce34 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r6, fp, r6, lsl #29 │ │ │ │ - adcseq r6, fp, r3, asr #28 │ │ │ │ + adcseq r6, fp, r6, lsr #29 │ │ │ │ + adcseq r6, fp, r3, ror #28 │ │ │ │ stmmi r8, {r0, r8, r9, sl, ip, lr, pc} │ │ │ │ andeq r7, r0, r0, lsl #31 │ │ │ │ addmi lr, r8, r1, lsl #6 │ │ │ │ addmi sp, r8, r1, lsl #12 │ │ │ │ addmi sp, r8, r1 │ │ │ │ addmi sp, r8, r4, lsl #30 │ │ │ │ subvc r0, r6, r1 │ │ │ │ - adcseq r6, fp, r0, ror #23 │ │ │ │ + adcseq r6, fp, r0, lsl #24 │ │ │ │ addmi sp, r8, r1, lsl #30 │ │ │ │ andeq r0, r0, r4, ror #28 │ │ │ │ ldmmi r3, {r0, r9, sl} │ │ │ │ @ instruction: 0x0126c6a8 │ │ │ │ ldrdeq r8, [r0], -r7 │ │ │ │ andeq r8, r0, r3, ror #17 │ │ │ │ ldrdeq r8, [r0], -r6 │ │ │ │ ldrdeq r8, [r0], -r0 │ │ │ │ ldrdeq r8, [r0], -pc @ │ │ │ │ - adcseq r6, fp, r4, lsl #13 │ │ │ │ + adcseq r6, fp, r4, lsr #13 │ │ │ │ adcmi r0, r0, r1, lsl #14 │ │ │ │ addsmi r0, r8, r1, lsl #10 │ │ │ │ adcmi pc, r0, r1, lsl #16 │ │ │ │ stmmi r8, {r0, ip, pc} │ │ │ │ ldmmi r3!, {r0, r8, r9, sl} │ │ │ │ adcsvc r8, pc, r3 │ │ │ │ addeq r0, r0, r8, lsr ip │ │ │ │ @@ -631945,15 +631945,15 @@ │ │ │ │ add r1, sp, #20 │ │ │ │ str r0, [sp, #28] │ │ │ │ ldrb r3, [r3, #84] @ 0x54 │ │ │ │ add r0, sp, #88 @ 0x58 │ │ │ │ strd r4, [r2, #8] │ │ │ │ str r7, [sp, #72] @ 0x48 │ │ │ │ str ip, [sp, #52] @ 0x34 │ │ │ │ - bl 35e73c │ │ │ │ + bl 35e760 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ add r1, sp, #196 @ 0xc4 │ │ │ │ mov r0, r6 │ │ │ │ bl 3a9ac │ │ │ │ ldr r2, [pc, #184] @ 2a5420 │ │ │ │ ldr r3, [pc, #168] @ 2a5414 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -631985,29 +631985,29 @@ │ │ │ │ ldr r2, [pc, #76] @ 2a5424 │ │ │ │ adc ip, ip, #0 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ str ip, [sp, #4] │ │ │ │ - bl 35f4f4 │ │ │ │ + bl 35f518 │ │ │ │ b 2a5360 │ │ │ │ lsr r9, r9, #3 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r9 │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ mov r5, r0 │ │ │ │ b 2a53b0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0126ad7c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r4, fp, r8, ror #30 │ │ │ │ + adcseq r4, fp, r8, lsl #31 │ │ │ │ tsteq r2, #0, 2 │ │ │ │ @ instruction: 0x0126ac90 │ │ │ │ - adcseq r4, fp, r0, ror lr │ │ │ │ + umlalseq r4, fp, r0, lr │ │ │ │ ldr r3, [r2] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -632042,20 +632042,20 @@ │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ str r3, [sp, #8] │ │ │ │ str r1, [sp, #4] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r8 │ │ │ │ mov r1, #104 @ 0x68 │ │ │ │ - bl 35f4f4 │ │ │ │ + bl 35f518 │ │ │ │ ldrh r3, [r7] │ │ │ │ strh r3, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - adcseq r4, fp, ip, lsl #27 │ │ │ │ + adcseq r4, fp, ip, lsr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ cmp r1, #5 │ │ │ │ sub sp, sp, #20 │ │ │ │ addeq r7, r0, #42240 @ 0xa500 │ │ │ │ @@ -632134,15 +632134,15 @@ │ │ │ │ b 2a5544 │ │ │ │ ldr r7, [pc, #28] @ 2a564c │ │ │ │ b 2a5544 │ │ │ │ ldr r7, [pc, #24] @ 2a5650 │ │ │ │ b 2a5544 │ │ │ │ ldr r7, [pc, #20] @ 2a5654 │ │ │ │ b 2a5544 │ │ │ │ - adcseq r4, fp, r0, ror ip │ │ │ │ + umlalseq r4, fp, r0, ip │ │ │ │ andeq r5, r0, r0, lsr r3 │ │ │ │ @ instruction: 0x000084bc │ │ │ │ andeq r9, r0, r0, asr #10 │ │ │ │ @ instruction: 0x000063b4 │ │ │ │ andeq r7, r0, r8, lsr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -632490,33 +632490,33 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ b 2a5aa8 │ │ │ │ ldr r0, [pc, #80] @ 2a5c18 │ │ │ │ add r0, pc, r0 │ │ │ │ b 2a5b28 │ │ │ │ smlawbeq r6, r4, r9, sl │ │ │ │ - adcseq r4, fp, fp, lsl #22 │ │ │ │ - adceq r5, r9, ip, lsl r9 │ │ │ │ + adcseq r4, fp, fp, lsr #22 │ │ │ │ + adceq r5, r9, ip, lsr r9 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq r7, r9, r0, lsl #25 │ │ │ │ + adceq r7, r9, r0, lsr #25 │ │ │ │ strdeq r3, [sl, -r8]! │ │ │ │ - adceq r5, r9, ip, lsl r6 │ │ │ │ - adceq ip, r7, r8, ror r4 │ │ │ │ - adceq ip, r7, ip, ror #8 │ │ │ │ + adceq r5, r9, ip, lsr r6 │ │ │ │ + umlaleq ip, r7, r8, r4 │ │ │ │ + adceq ip, r7, ip, lsl #9 │ │ │ │ andeq r5, r0, r0, lsr r3 │ │ │ │ @ instruction: 0x000084bc │ │ │ │ andeq r9, r0, r0, asr #10 │ │ │ │ @ instruction: 0x000063b4 │ │ │ │ andeq r7, r0, r8, lsr r4 │ │ │ │ - adceq r7, r9, r4, lsr sl │ │ │ │ - adceq r5, r9, r4, asr #9 │ │ │ │ - adceq ip, r7, r8, ror #21 │ │ │ │ - adceq r5, r9, r0, lsr #9 │ │ │ │ - strdeq ip, [r7], ip @ │ │ │ │ - adceq ip, r7, ip, ror #5 │ │ │ │ + adceq r7, r9, r4, asr sl │ │ │ │ + adceq r5, r9, r4, ror #9 │ │ │ │ + adceq ip, r7, r8, lsl #22 │ │ │ │ + adceq r5, r9, r0, asr #9 │ │ │ │ + adceq ip, r7, ip, lsl r3 │ │ │ │ + adceq ip, r7, ip, lsl #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr r3, [pc, #2224] @ 2a64e4 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -633074,17 +633074,17 @@ │ │ │ │ ldr r5, [pc, #104] @ 2a6544 │ │ │ │ mov r4, #0 │ │ │ │ b 2a5f94 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq r6, r4, r3, sl │ │ │ │ @ instruction: 0x0126a3b0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r4, fp, sl, lsr r5 │ │ │ │ + adcseq r4, fp, sl, asr r5 │ │ │ │ andeq r5, r0, r0, lsr r3 │ │ │ │ - adcseq r4, fp, r8, ror #6 │ │ │ │ + adcseq r4, fp, r8, lsl #7 │ │ │ │ stmiami fp!, {r0, r8, r9, sl, fp, ip} │ │ │ │ andeq pc, r1, r0, lsl #28 │ │ │ │ stmiami r9!, {r1, fp, sp, lr, pc} │ │ │ │ strheq sl, [r6, -r0]! │ │ │ │ adcmi r1, fp, r2, lsl #4 │ │ │ │ mvnseq r0, r0 │ │ │ │ adcsvc r8, r6, r3 │ │ │ │ @@ -633761,17 +633761,17 @@ │ │ │ │ ldr r5, [pc, #116] @ 2a700c │ │ │ │ ldr r8, [pc, #116] @ 2a7010 │ │ │ │ mov r4, #0 │ │ │ │ b 2a6904 │ │ │ │ @ instruction: 0x01269a98 │ │ │ │ smlawbeq r6, r4, sl, r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r3, fp, lr, asr #24 │ │ │ │ + adcseq r3, fp, lr, ror #24 │ │ │ │ andeq r5, r0, r0, lsr r3 │ │ │ │ - adcseq r3, fp, r8, lsl #21 │ │ │ │ + adcseq r3, fp, r8, lsr #21 │ │ │ │ adcsmi r0, fp, r1, lsl #16 │ │ │ │ stmiami r9!, {r1, fp, sp, lr, pc} │ │ │ │ adcsmi ip, r9, r2 │ │ │ │ @ instruction: 0x01269744 │ │ │ │ adcmi r1, fp, r2, lsl #16 │ │ │ │ ldmmi fp!, {r1, fp, sp} │ │ │ │ adcsvc r8, r6, r3 │ │ │ │ @@ -634175,16 +634175,16 @@ │ │ │ │ orr r1, r1, #64512 @ 0xfc00 │ │ │ │ orr r1, r1, #2 │ │ │ │ cmp r4, #0 │ │ │ │ orr r1, r1, lr, lsl #24 │ │ │ │ mov r7, r4 │ │ │ │ beq 2a75e0 │ │ │ │ b 2a7548 │ │ │ │ - adcseq r2, fp, ip, asr #30 │ │ │ │ - adcseq r2, fp, sl, asr sp │ │ │ │ + adcseq r2, fp, ip, ror #30 │ │ │ │ + adcseq r2, fp, sl, ror sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #2960] @ 0xb90 │ │ │ │ sub sp, sp, #1088 @ 0x440 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov fp, r2 │ │ │ │ @@ -636236,31 +636236,31 @@ │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldr ip, [r4] │ │ │ │ ldr r0, [r5, #116] @ 0x74 │ │ │ │ ldr r1, [r4, #4] │ │ │ │ add r3, ip, #8 │ │ │ │ b 2a9094 │ │ │ │ - adcseq r1, fp, r4, ror #6 │ │ │ │ + adcseq r1, fp, r4, lsl #7 │ │ │ │ adcmi r8, r9, r1 │ │ │ │ adcmi r0, fp, r1, lsl #10 │ │ │ │ adcmi fp, r9, r1 │ │ │ │ adcmi fp, r9, r1, lsl #24 │ │ │ │ adcmi r0, r8, r1 │ │ │ │ adcmi r2, r8, r1, lsl #8 │ │ │ │ adcmi r3, r8, r1 │ │ │ │ adcmi r3, r8, r1, lsl #24 │ │ │ │ stmiami r8!, {r0, lr} │ │ │ │ stmiami r8!, {r0, sl, sp, lr} │ │ │ │ - adcseq r1, fp, r8, asr #32 │ │ │ │ + adcseq r1, fp, r8, rrx │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq pc, [r3], -pc @ │ │ │ │ - adcseq r0, fp, r8, ror #30 │ │ │ │ + adcseq r0, fp, r8, lsl #31 │ │ │ │ strdeq pc, [r7], -pc @ │ │ │ │ - adcseq r0, fp, r4, lsl #30 │ │ │ │ + adcseq r0, fp, r4, lsr #30 │ │ │ │ stmiami r8!, {r0, ip, sp, lr} │ │ │ │ adcmi r9, r8, r1, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r4, r2, #0 │ │ │ │ @@ -636757,31 +636757,31 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr ip, [r5] │ │ │ │ ldr r0, [r4, #116] @ 0x74 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ add r3, ip, #8 │ │ │ │ b 2a9860 │ │ │ │ - adcseq r0, fp, r4, lsr #23 │ │ │ │ + adcseq r0, fp, r4, asr #23 │ │ │ │ adcmi r8, r9, r1 │ │ │ │ adcmi r0, fp, r1, lsl #10 │ │ │ │ adcmi fp, r9, r1 │ │ │ │ adcmi fp, r9, r1, lsl #24 │ │ │ │ adcmi r0, r8, r1 │ │ │ │ adcmi r2, r8, r1, lsl #8 │ │ │ │ adcmi r3, r8, r1 │ │ │ │ adcmi r3, r8, r1, lsl #24 │ │ │ │ stmiami r8!, {r0, lr} │ │ │ │ stmiami r8!, {r0, sl, sp, lr} │ │ │ │ - @ instruction: 0x00bb08b8 │ │ │ │ + @ instruction: 0x00bb08d8 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq pc, [r3], -pc @ │ │ │ │ - adcseq r0, fp, r4, ror #15 │ │ │ │ + adcseq r0, fp, r4, lsl #16 │ │ │ │ strdeq pc, [r7], -pc @ │ │ │ │ - adcseq r0, fp, r4, lsl #14 │ │ │ │ + adcseq r0, fp, r4, lsr #14 │ │ │ │ stmiami r8!, {r0, ip, sp, lr} │ │ │ │ adcmi r9, r8, r1, lsl #10 │ │ │ │ eorsvc r8, r4, r3 │ │ │ │ eorsvc r8, r2, r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -638957,15 +638957,15 @@ │ │ │ │ stmmi r1, {r0, r8, fp} │ │ │ │ adcmi r8, r9, r1, lsl #24 │ │ │ │ stmiami r9!, {r9, sl, fp, pc} │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ ldmmi r8, {r0, r8} │ │ │ │ stmiami r8!, {r0, r8, ip, sp} │ │ │ │ ldmmi r8, {r0, r9} │ │ │ │ - @ instruction: 0x00bae5bc │ │ │ │ + @ instruction: 0x00bae5dc │ │ │ │ @ instruction: 0x01264300 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ mov r9, r2 │ │ │ │ @@ -639012,23 +639012,23 @@ │ │ │ │ cmp r7, #0 │ │ │ │ str r0, [r4, #148] @ 0x94 │ │ │ │ beq 2ac1e4 │ │ │ │ add r5, r6, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ac6e4 │ │ │ │ ldr r3, [r6, #2248] @ 0x8c8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2ac6cc │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ac728 │ │ │ │ ldr r7, [r4, #124] @ 0x7c │ │ │ │ cmp r7, #0 │ │ │ │ bne 2ac1fc │ │ │ │ ldr r7, [r4, #120] @ 0x78 │ │ │ │ cmp r7, #0 │ │ │ │ @@ -639353,15 +639353,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r7, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ mov r1, r0 │ │ │ │ bne 2ac700 │ │ │ │ cmp r7, #0 │ │ │ │ bne 2ac6ec │ │ │ │ b 2ac1c4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -639466,15 +639466,15 @@ │ │ │ │ ldm sl, {r5, fp} │ │ │ │ add r6, r5, #8 │ │ │ │ b 2ac2a4 │ │ │ │ ldr r1, [r6, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r7, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ mov r1, r0 │ │ │ │ beq 2ac71c │ │ │ │ b 2ac8c4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01263ee8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -639486,15 +639486,15 @@ │ │ │ │ adcsmi r1, fp, r1 │ │ │ │ stmiami r8!, {r0, r8, r9, sp} │ │ │ │ stmiami r8!, {r0, r8, r9, fp, ip, sp} │ │ │ │ adcmi r6, r8, r1, lsl #6 │ │ │ │ stmiami r8!, {r0, sl, ip, pc} │ │ │ │ stmiami fp!, {r0, sl} │ │ │ │ stmiami fp!, {r0, sp} │ │ │ │ - adcseq lr, sl, ip, lsr #12 │ │ │ │ + adcseq lr, sl, ip, asr #12 │ │ │ │ @ instruction: 0x0126399c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3600] @ 0xe10 │ │ │ │ ldr ip, [pc, #4012] @ 2ad8ec │ │ │ │ mov r6, r1 │ │ │ │ @@ -641565,15 +641565,15 @@ │ │ │ │ stmmi r8, {r1, r8, fp} │ │ │ │ addmi r1, r8, r1 │ │ │ │ addmi r0, r1, r1, lsl #2 │ │ │ │ stmmi r1, {r0, r8, fp} │ │ │ │ ldmmi r8, {r0, r8} │ │ │ │ stmiami r8!, {r0, r8, ip, sp} │ │ │ │ ldmmi r8, {r0, r9} │ │ │ │ - adcseq fp, sl, r0, asr #24 │ │ │ │ + adcseq fp, sl, r0, ror #24 │ │ │ │ smlawbeq r6, r4, r9, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, sp, #84 @ 0x54 │ │ │ │ mov r9, r2 │ │ │ │ @@ -641620,23 +641620,23 @@ │ │ │ │ cmp r7, #0 │ │ │ │ str r0, [r4, #148] @ 0x94 │ │ │ │ beq 2aeaa4 │ │ │ │ add r5, r6, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2aefb0 │ │ │ │ ldr r3, [r6, #2248] @ 0x8c8 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2aef98 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2aeff4 │ │ │ │ ldr r7, [r4, #124] @ 0x7c │ │ │ │ cmp r7, #0 │ │ │ │ bne 2aeabc │ │ │ │ ldr r7, [r4, #120] @ 0x78 │ │ │ │ cmp r7, #0 │ │ │ │ @@ -641964,15 +641964,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r7, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ mov r1, r0 │ │ │ │ bne 2aefcc │ │ │ │ cmp r7, #0 │ │ │ │ bne 2aefb8 │ │ │ │ b 2aea84 │ │ │ │ mov r3, #0 │ │ │ │ @@ -642077,15 +642077,15 @@ │ │ │ │ ldm sl, {r5, fp} │ │ │ │ add r6, r5, #8 │ │ │ │ b 2aeb64 │ │ │ │ ldr r1, [r6, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r7, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ mov r1, r0 │ │ │ │ beq 2aefe8 │ │ │ │ b 2af190 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01261628 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -642097,15 +642097,15 @@ │ │ │ │ adcmi r0, fp, r1, lsl #6 │ │ │ │ stmiami r8!, {r0, r8, r9, sp} │ │ │ │ stmiami r8!, {r0, r8, r9, fp, ip, sp} │ │ │ │ adcmi r6, r8, r1, lsl #6 │ │ │ │ stmiami r8!, {r0, sl, ip, pc} │ │ │ │ stmiami fp!, {r0, sl} │ │ │ │ stmiami fp!, {r0, sp} │ │ │ │ - adcseq fp, sl, r0, ror #11 │ │ │ │ + adcseq fp, sl, r0, lsl #12 │ │ │ │ ldrdeq r1, [r6, -r0]! │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrb r3, [r0, #24] │ │ │ │ ldr r6, [r0, #32] │ │ │ │ @@ -642641,18 +642641,18 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0126079c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r9, lsl #2 │ │ │ │ @ instruction: 0x0121d340 │ │ │ │ @ instruction: 0x01260620 │ │ │ │ - umlaleq fp, r8, ip, r4 │ │ │ │ - adceq r2, r7, ip, ror #24 │ │ │ │ - umlaleq fp, r8, r8, r4 │ │ │ │ - adceq r2, r7, r4, asr #24 │ │ │ │ + @ instruction: 0x00a8b4bc │ │ │ │ + adceq r2, r7, ip, lsl #25 │ │ │ │ + @ instruction: 0x00a8b4b8 │ │ │ │ + adceq r2, r7, r4, ror #24 │ │ │ │ ldr r3, [r1] │ │ │ │ cmp r3, #6 │ │ │ │ beq 2afab0 │ │ │ │ ldr r3, [pc, #88] @ 2afae8 │ │ │ │ sub r2, r0, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #9 │ │ │ │ @@ -642672,15 +642672,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #8 │ │ │ │ bx lr │ │ │ │ mov r0, #9 │ │ │ │ bx lr │ │ │ │ - adcseq fp, sl, r4, lsr #15 │ │ │ │ + adcseq fp, sl, r4, asr #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ ldr ip, [r1] │ │ │ │ @@ -644796,15 +644796,15 @@ │ │ │ │ str r9, [r1] │ │ │ │ bne 2b1b34 │ │ │ │ add r3, r1, #8 │ │ │ │ b 2b1b80 │ │ │ │ ldrdeq lr, [r5, -ip]! │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorsvc r8, lr, r3 │ │ │ │ - adcseq r9, sl, ip, ror #14 │ │ │ │ + adcseq r9, sl, ip, lsl #15 │ │ │ │ andeq r1, r0, r0, lsl r0 │ │ │ │ subvc r0, r6, r4 │ │ │ │ subvc r0, r6, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -644934,15 +644934,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr r1, [r5] │ │ │ │ b 2b1d68 │ │ │ │ @ instruction: 0x0125e3a8 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorsvc r8, lr, r3 │ │ │ │ - adcseq r9, sl, r8, lsr r5 │ │ │ │ + adcseq r9, sl, r8, asr r5 │ │ │ │ andeq r1, r0, r0 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -645133,15 +645133,15 @@ │ │ │ │ b 2b2030 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ rsbsvc r8, r3, r9 │ │ │ │ andvs r0, r0, r4 │ │ │ │ smlawbeq r5, r0, r1, lr │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorsvc r8, lr, r3 │ │ │ │ - adcseq r9, sl, r0, lsl #5 │ │ │ │ + adcseq r9, sl, r0, lsr #5 │ │ │ │ andeq r1, r0, r0, lsl r0 │ │ │ │ subvc r0, r6, r4 │ │ │ │ subvc r0, r6, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -645323,15 +645323,15 @@ │ │ │ │ b 2b2344 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ rsbsvc r8, r3, r9 │ │ │ │ andvs r0, r0, r4 │ │ │ │ @ instruction: 0x0125de60 │ │ │ │ eorvc r8, r6, r0 │ │ │ │ eorsvc r8, lr, r3 │ │ │ │ - adcseq r8, sl, r0, ror #30 │ │ │ │ + adcseq r8, sl, r0, lsl #31 │ │ │ │ andeq r1, r0, r0 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -646638,15 +646638,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #9 │ │ │ │ bx lr │ │ │ │ mov r0, #7 │ │ │ │ bx lr │ │ │ │ mov r0, #5 │ │ │ │ bx lr │ │ │ │ - adcseq r7, sl, ip, lsl #21 │ │ │ │ + adcseq r7, sl, ip, lsr #21 │ │ │ │ ldr r1, [pc, #32] @ 2b390c │ │ │ │ ldr r2, [pc, #32] @ 2b3910 │ │ │ │ ldr r3, [pc, #32] @ 2b3914 │ │ │ │ add r1, pc, r1 │ │ │ │ add r2, pc, r2 │ │ │ │ add r3, pc, r3 │ │ │ │ str r1, [r0, #2016] @ 0x7e0 │ │ │ │ @@ -646700,15 +646700,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldrb r3, [r5, #130] @ 0x82 │ │ │ │ cmp r3, #0 │ │ │ │ bne 2b3a14 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ cmp r0, #25 │ │ │ │ bhi 2b3a50 │ │ │ │ cmp r0, #2 │ │ │ │ bls 2b3a48 │ │ │ │ ldr r3, [pc, #208] @ 2b3ac4 │ │ │ │ mov r2, #1 │ │ │ │ ands r3, r3, r2, lsl r0 │ │ │ │ @@ -646833,15 +646833,15 @@ │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ movcs r3, r5 │ │ │ │ movcc r3, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r2, r8 │ │ │ │ add r0, r4, #160 @ 0xa0 │ │ │ │ - bl 35d964 │ │ │ │ + bl 35d988 │ │ │ │ ldr r3, [pc, #348] @ 2b3d54 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #16777216 @ 0x1000000 │ │ │ │ bne 2b3c1c │ │ │ │ ldrh r5, [r4, #74] @ 0x4a │ │ │ │ mov r0, r5 │ │ │ │ @@ -646971,15 +646971,15 @@ │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ movcs r3, r5 │ │ │ │ movcc r3, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r2, r8 │ │ │ │ add r0, r4, #160 @ 0xa0 │ │ │ │ - bl 35d964 │ │ │ │ + bl 35d988 │ │ │ │ ldr r3, [pc, #348] @ 2b3f7c │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #16777216 @ 0x1000000 │ │ │ │ bne 2b3e44 │ │ │ │ ldrh r5, [r4, #74] @ 0x4a │ │ │ │ mov r0, r5 │ │ │ │ @@ -647283,15 +647283,15 @@ │ │ │ │ str r0, [sp] │ │ │ │ add r0, sp, #48 @ 0x30 │ │ │ │ movcs r3, r7 │ │ │ │ movcc r3, #1 │ │ │ │ str r0, [sp, #32] │ │ │ │ mov r2, r9 │ │ │ │ add r0, r4, #160 @ 0xa0 │ │ │ │ - bl 35d964 │ │ │ │ + bl 35d988 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2b415c │ │ │ │ ldr r0, [r4, #148] @ 0x94 │ │ │ │ ldr r5, [r4, #456] @ 0x1c8 │ │ │ │ ldr r4, [r4, #460] @ 0x1cc │ │ │ │ bl 2cba0c │ │ │ │ cmp r0, r5 │ │ │ │ @@ -647306,21 +647306,21 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ b 2b41e4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0125c060 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0125c034 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq r7, r8, r4, asr #1 │ │ │ │ - umlaleq lr, r6, ip, r5 │ │ │ │ + adceq r7, r8, r4, ror #1 │ │ │ │ + @ instruction: 0x00a6e5bc │ │ │ │ @ instruction: 0x0125bf04 │ │ │ │ - @ instruction: 0x00a86eb8 │ │ │ │ - adceq lr, r6, r0, lsr r4 │ │ │ │ - adceq sp, r6, r8, lsl #23 │ │ │ │ - adceq sp, r6, ip, ror fp │ │ │ │ + ldrdeq r6, [r8], r8 @ │ │ │ │ + adceq lr, r6, r0, asr r4 │ │ │ │ + adceq sp, r6, r8, lsr #23 │ │ │ │ + umlaleq sp, r6, ip, fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh r7, [r0, #74] @ 0x4a │ │ │ │ cmp r7, r1 │ │ │ │ beq 2b4498 │ │ │ │ @@ -647719,29 +647719,29 @@ │ │ │ │ ldr r3, [pc, #76] @ 2b49fc │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ b 2b48cc │ │ │ │ smlawbeq r5, ip, sl, fp │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ ldrdeq r4, [r9, -r8]! │ │ │ │ - adceq r6, r8, r4, lsl #25 │ │ │ │ + adceq r6, r8, r4, lsr #25 │ │ │ │ smlawteq r9, r8, sl, r4 │ │ │ │ - ldrdeq r6, [r8], r0 @ │ │ │ │ - adceq sp, r6, r8, lsl r7 │ │ │ │ - adceq sp, r6, r8, lsl #14 │ │ │ │ - strdeq sp, [r6], ip @ │ │ │ │ - adceq sp, r6, ip, ror #13 │ │ │ │ - adceq r6, r8, ip, asr sl │ │ │ │ - strdeq sp, [r6], r0 @ │ │ │ │ - adceq r6, r8, r4, ror #17 │ │ │ │ - adceq sp, r6, r8, lsl sp │ │ │ │ - adceq sp, r6, ip, lsr #10 │ │ │ │ - adceq sp, r6, r0, lsr #10 │ │ │ │ - adceq sp, r6, r0, lsl r5 │ │ │ │ - adceq sp, r6, r4, lsl #10 │ │ │ │ + strdeq r6, [r8], r0 @ │ │ │ │ + adceq sp, r6, r8, lsr r7 │ │ │ │ + adceq sp, r6, r8, lsr #14 │ │ │ │ + adceq sp, r6, ip, lsl r7 │ │ │ │ + adceq sp, r6, ip, lsl #14 │ │ │ │ + adceq r6, r8, ip, ror sl │ │ │ │ + adceq sp, r6, r0, lsl lr │ │ │ │ + adceq r6, r8, r4, lsl #18 │ │ │ │ + adceq sp, r6, r8, lsr sp │ │ │ │ + adceq sp, r6, ip, asr #10 │ │ │ │ + adceq sp, r6, r0, asr #10 │ │ │ │ + adceq sp, r6, r0, lsr r5 │ │ │ │ + adceq sp, r6, r4, lsr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #66 @ 0x42 │ │ │ │ bl 3b564 │ │ │ │ clz r0, r0 │ │ │ │ @@ -647803,20 +647803,20 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str r4, [sp, #8] │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2b4a98 │ │ │ │ - adcseq r6, sl, lr, lsr r8 │ │ │ │ + adcseq r6, sl, lr, asr r8 │ │ │ │ smlawbeq r5, ip, r5, fp │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq r6, r8, r4, lsl #17 │ │ │ │ - adceq r6, r8, r4, lsr r4 │ │ │ │ - adceq sp, r6, ip, ror fp │ │ │ │ + adceq r6, r8, r4, lsr #17 │ │ │ │ + adceq r6, r8, r4, asr r4 │ │ │ │ + umlaleq sp, r6, ip, fp │ │ │ │ ldr r3, [r1, #504] @ 0x1f8 │ │ │ │ tst r3, #131072 @ 0x20000 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -647975,21 +647975,21 @@ │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 2b4df0 │ │ │ │ mov r1, r7 │ │ │ │ mov r2, #88 @ 0x58 │ │ │ │ bl 3a9ac │ │ │ │ add r0, r6, #21248 @ 0x5300 │ │ │ │ add r0, r0, #24 │ │ │ │ - bl 957a08 │ │ │ │ + bl 957a28 │ │ │ │ cmp r5, #0 │ │ │ │ strh r0, [r4, #96] @ 0x60 │ │ │ │ beq 2b4de0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r3, #1 │ │ │ │ str r5, [r4, #68] @ 0x44 │ │ │ │ str r3, [r4] │ │ │ │ str r6, [r4, #72] @ 0x48 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -647999,15 +647999,15 @@ │ │ │ │ ldr r5, [r0, #652] @ 0x28c │ │ │ │ mov r7, r0 │ │ │ │ add r4, r5, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r6, r1 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b4ef0 │ │ │ │ add r5, r7, #20480 @ 0x5000 │ │ │ │ ldr r0, [r5, #808] @ 0x328 │ │ │ │ mov r1, #0 │ │ │ │ bl 17a8ec │ │ │ │ subs r4, r0, #0 │ │ │ │ @@ -648026,15 +648026,15 @@ │ │ │ │ bl 17a8ec │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 2b4e48 │ │ │ │ ldr r4, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, r4, #900 @ 0x384 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #900] @ 0x384 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -648061,26 +648061,26 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r4] │ │ │ │ mov r5, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ bne 2b4f0c │ │ │ │ cmp r5, #0 │ │ │ │ bne 2b4ef8 │ │ │ │ b 2b4e30 │ │ │ │ ldr r3, [r5, #900] @ 0x384 │ │ │ │ mov r1, r3 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r3, r0 │ │ │ │ beq 2b4f28 │ │ │ │ b 2b4f38 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -648173,15 +648173,15 @@ │ │ │ │ str r0, [sp, #20] │ │ │ │ str r1, [sp, #24] │ │ │ │ add r0, sp, #88 @ 0x58 │ │ │ │ add r1, sp, #20 │ │ │ │ str r3, [sp, #28] │ │ │ │ ldrb r3, [r2, #84] @ 0x54 │ │ │ │ add r2, sp, #32 │ │ │ │ - bl 35e73c │ │ │ │ + bl 35e760 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ add r1, sp, #132 @ 0x84 │ │ │ │ add r0, r4, #100 @ 0x64 │ │ │ │ bl 3a9ac │ │ │ │ ldrh r3, [r5, #74] @ 0x4a │ │ │ │ cmp r3, #416 @ 0x1a0 │ │ │ │ streq r6, [r4, #92] @ 0x5c │ │ │ │ @@ -648233,33 +648233,33 @@ │ │ │ │ mul r5, r6, r5 │ │ │ │ add r2, sp, #296 @ 0x128 │ │ │ │ mov r1, r7 │ │ │ │ add r0, r4, #100 @ 0x64 │ │ │ │ str r8, [sp] │ │ │ │ str r5, [sp, #8] │ │ │ │ str r9, [sp, #4] │ │ │ │ - bl 35f4f4 │ │ │ │ + bl 35f518 │ │ │ │ b 2b5134 │ │ │ │ mov r6, #1 │ │ │ │ b 2b51a8 │ │ │ │ ldr r1, [pc, #44] @ 2b5210 │ │ │ │ add r0, r5, #160 @ 0xa0 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r1 │ │ │ │ b 2b50bc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [pc, #24] @ 2b5214 │ │ │ │ add r3, pc, r3 │ │ │ │ b 2b50bc │ │ │ │ smlawbeq r5, r4, r0, fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r6, sl, r4, lsl r3 │ │ │ │ + adcseq r6, sl, r4, lsr r3 │ │ │ │ @ instruction: 0x0125aebc │ │ │ │ - adcseq r6, sl, r4, ror #4 │ │ │ │ - adcseq r6, sl, r0, asr r2 │ │ │ │ + adcseq r6, sl, r4, lsl #5 │ │ │ │ + adcseq r6, sl, r0, ror r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #20 │ │ │ │ ldr ip, [sp, #48] @ 0x30 │ │ │ │ ldr r6, [sp, #56] @ 0x38 │ │ │ │ @@ -648304,23 +648304,23 @@ │ │ │ │ mov r6, r0 │ │ │ │ bl 2b4df8 │ │ │ │ ldr r4, [r5, #68] @ 0x44 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2b52f4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2b5318 │ │ │ │ mov r3, #0 │ │ │ │ add r0, r6, #21248 @ 0x5300 │ │ │ │ ldrh r1, [r5, #96] @ 0x60 │ │ │ │ add r0, r0, #24 │ │ │ │ str r3, [r5, #68] @ 0x44 │ │ │ │ - bl 957afc │ │ │ │ + bl 957b1c │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ @@ -648336,15 +648336,15 @@ │ │ │ │ ldr r5, [r0, #652] @ 0x28c │ │ │ │ mov r7, r0 │ │ │ │ add r4, r5, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r6, r1 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b5438 │ │ │ │ add r5, r7, #20480 @ 0x5000 │ │ │ │ ldr r0, [r5, #808] @ 0x328 │ │ │ │ mov r1, #0 │ │ │ │ bl 17a8ec │ │ │ │ subs r4, r0, #0 │ │ │ │ @@ -648363,21 +648363,21 @@ │ │ │ │ bl 17a8ec │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 2b538c │ │ │ │ ldr r4, [r7, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, r4, #900 @ 0x384 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b547c │ │ │ │ add r0, r7, #21248 @ 0x5300 │ │ │ │ ldrh r1, [r6, #52] @ 0x34 │ │ │ │ add r0, r0, #24 │ │ │ │ - bl 957afc │ │ │ │ + bl 957b1c │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r0, [r5, #808] @ 0x328 │ │ │ │ mov r1, r4 │ │ │ │ bl 17a810 │ │ │ │ ldr r0, [r8, #68] @ 0x44 │ │ │ │ @@ -648399,15 +648399,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r4] │ │ │ │ mov r5, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ bne 2b5454 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2b5440 │ │ │ │ b 2b5374 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ @@ -648416,15 +648416,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ b 2b53e0 │ │ │ │ ldr r3, [r5, #900] @ 0x384 │ │ │ │ mov r1, r3 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r3, r0 │ │ │ │ beq 2b5470 │ │ │ │ b 2b5498 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -648459,15 +648459,15 @@ │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldm lr!, {r0, r1, r2, r3} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldr r3, [lr] │ │ │ │ add r0, r6, #21248 @ 0x5300 │ │ │ │ str r3, [ip] │ │ │ │ add r0, r0, #24 │ │ │ │ - bl 957a08 │ │ │ │ + bl 957a28 │ │ │ │ ldrb r4, [sl, #1] │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [sp, #55] @ 0x37 │ │ │ │ lsr r3, r4, #4 │ │ │ │ ands r3, r3, #1 │ │ │ │ strh r0, [fp, #52] @ 0x34 │ │ │ │ beq 2b5734 │ │ │ │ @@ -648621,15 +648621,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ ldrb r4, [r3, #84] @ 0x54 │ │ │ │ bl 178e24 │ │ │ │ mov r1, #0 │ │ │ │ add r2, sp, #184 @ 0xb8 │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e4e4 │ │ │ │ + bl 35e508 │ │ │ │ bic r3, r5, #2 │ │ │ │ cmp r3, #200 @ 0xc8 │ │ │ │ str r3, [sp, #16] │ │ │ │ add r3, sp, #185 @ 0xb9 │ │ │ │ str r3, [sp, #4] │ │ │ │ bne 2b5ba0 │ │ │ │ cmp r5, #200 @ 0xc8 │ │ │ │ @@ -649024,15 +649024,15 @@ │ │ │ │ b 2b5cf8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0125ab24 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ rsbsmi r0, r0, r0 │ │ │ │ andeq pc, pc, r0, lsl #30 │ │ │ │ @ instruction: 0x0125a8ec │ │ │ │ - adcseq r5, sl, r2, ror sl │ │ │ │ + umlalseq r5, sl, r2, sl │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ ldrbtmi pc, [pc], r0, lsl #28 @ │ │ │ │ cmnmi pc, #0 │ │ │ │ rscsmi r0, lr, #0 │ │ │ │ cmnmi r0, r0 │ │ │ │ mvnsmi r0, r0 │ │ │ │ ldrbtmi ip, [pc], #-0 @ 2b5e4c │ │ │ │ @@ -649043,16 +649043,16 @@ │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ adcsgt sl, r2, #976 @ 0x3d0 │ │ │ │ svclt 0x00800000 │ │ │ │ submi r0, r0, r0 │ │ │ │ rsbsmi r0, ip, #0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ - umlaleq r5, r8, ip, r6 │ │ │ │ - umlaleq ip, r6, r0, r9 │ │ │ │ + @ instruction: 0x00a856bc │ │ │ │ + @ instruction: 0x00a6c9b0 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq pc, r0, r0, lsl #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ add r7, r0, #20480 @ 0x5000 │ │ │ │ @@ -649164,30 +649164,30 @@ │ │ │ │ mul r4, r3, r4 │ │ │ │ ldr r3, [pc, #2296] @ 2b6940 │ │ │ │ eor r4, r4, r4, lsr #13 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ mul r4, r3, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ eor r4, r4, r4, lsr #16 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b6674 │ │ │ │ ldr r0, [r7, #808] @ 0x328 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r4 │ │ │ │ bl 17a79c │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r8, [r0, #8] │ │ │ │ beq 2b60d0 │ │ │ │ ldr r4, [r5, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, r4, #900 @ 0x384 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b6550 │ │ │ │ ldr r2, [pc, #2204] @ 2b6944 │ │ │ │ ldr r3, [pc, #2172] @ 2b6928 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -649493,15 +649493,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ b 2b60a0 │ │ │ │ ldr r8, [r0, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r4, r8, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b6870 │ │ │ │ ldr r0, [r7, #808] @ 0x328 │ │ │ │ mov r1, #0 │ │ │ │ bl 17a8ec │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 2b65b4 │ │ │ │ @@ -649530,15 +649530,15 @@ │ │ │ │ mov r0, r8 │ │ │ │ bl 3bb4c │ │ │ │ b 2b65a0 │ │ │ │ ldr r4, [r5, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r8, r4, #900 @ 0x384 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b6820 │ │ │ │ add r9, r5, #2048 @ 0x800 │ │ │ │ add sl, r5, #3680 @ 0xe60 │ │ │ │ ldr r3, [r9, #132] @ 0x84 │ │ │ │ cmp r3, #0 │ │ │ │ movne r8, r9 │ │ │ │ @@ -649565,15 +649565,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 2b6690 │ │ │ │ cmp fp, #0 │ │ │ │ bne 2b667c │ │ │ │ b 2b6068 │ │ │ │ add r9, sp, #24 │ │ │ │ @@ -649649,15 +649649,15 @@ │ │ │ │ ldr r3, [r3, #28] │ │ │ │ blx r3 │ │ │ │ b 2b61b0 │ │ │ │ ldr r1, [fp, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ beq 2b66ac │ │ │ │ b 2b67e0 │ │ │ │ ldr r3, [r9, #12] │ │ │ │ ldr r1, [r9, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -649688,28 +649688,28 @@ │ │ │ │ b 2b66e8 │ │ │ │ cmp r0, #2 │ │ │ │ beq 2b689c │ │ │ │ ldr r1, [r8, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 2b68cc │ │ │ │ b 2b687c │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2b68b0 │ │ │ │ cmp r8, #0 │ │ │ │ bne 2b689c │ │ │ │ b 2b6588 │ │ │ │ ldr r3, [r9, #12] │ │ │ │ @@ -649736,21 +649736,21 @@ │ │ │ │ strbhi ip, [fp, #2679]! @ 0xa77 │ │ │ │ bicvs r8, r8, pc, asr #12 │ │ │ │ strtcs r4, [r3], #-1064 @ 0xfffffbd8 │ │ │ │ @ instruction: 0x9e3779b1 │ │ │ │ @ instruction: 0x165667b1 │ │ │ │ adcsgt sl, r2, #976 @ 0x3d0 │ │ │ │ @ instruction: 0x01259f50 │ │ │ │ - adcseq r5, sl, r4, lsr #3 │ │ │ │ - adcseq r5, sl, r4, lsl #3 │ │ │ │ adcseq r5, sl, r4, asr #3 │ │ │ │ + adcseq r5, sl, r4, lsr #3 │ │ │ │ + adcseq r5, sl, r4, ror #3 │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ - adcseq r5, sl, r0, lsr #2 │ │ │ │ - adcseq r4, sl, r4, lsl #31 │ │ │ │ - adcseq r5, sl, r8, lsr r0 │ │ │ │ + adcseq r5, sl, r0, asr #2 │ │ │ │ + adcseq r4, sl, r4, lsr #31 │ │ │ │ + adcseq r5, sl, r8, asr r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #212] @ 2b6a50 │ │ │ │ mov r4, r0 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -649801,15 +649801,15 @@ │ │ │ │ bl 17a490 │ │ │ │ mov r1, #256 @ 0x100 │ │ │ │ mov r3, r0 │ │ │ │ add r0, r4, #21248 @ 0x5300 │ │ │ │ str r3, [r5, #808] @ 0x328 │ │ │ │ add r0, r0, #24 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ - b 9579b0 │ │ │ │ + b 9579d0 │ │ │ │ @ instruction: 0xffffe9b8 │ │ │ │ @ instruction: 0x01259664 │ │ │ │ @ instruction: 0xffffeb1c │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0xffffe3d8 │ │ │ │ @ instruction: 0xffffe8f0 │ │ │ │ @ instruction: 0xffffe84c │ │ │ │ @@ -649824,15 +649824,15 @@ │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r5, [r0, #652] @ 0x28c │ │ │ │ mov r6, r0 │ │ │ │ add r4, r5, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b6b64 │ │ │ │ add r5, r6, #20480 @ 0x5000 │ │ │ │ ldr r0, [r5, #808] @ 0x328 │ │ │ │ mov r1, #0 │ │ │ │ bl 17a8ec │ │ │ │ subs r4, r0, #0 │ │ │ │ @@ -649858,20 +649858,20 @@ │ │ │ │ bl 17a8ec │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 2b6acc │ │ │ │ ldr r4, [r6, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r7, r4, #900 @ 0x384 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2b6ba8 │ │ │ │ add r0, r6, #21248 @ 0x5300 │ │ │ │ add r0, r0, #24 │ │ │ │ - bl 9579f8 │ │ │ │ + bl 957a18 │ │ │ │ ldr r0, [r5, #808] @ 0x328 │ │ │ │ bl 17d4fc │ │ │ │ ldr r0, [r5, #788] @ 0x314 │ │ │ │ bl 2cb1a8 │ │ │ │ ldr r0, [r5, #784] @ 0x310 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 17d4fc │ │ │ │ @@ -649881,15 +649881,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 2b6b80 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2b6b6c │ │ │ │ b 2b6ab4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -649898,15 +649898,15 @@ │ │ │ │ str r3, [r4, #900] @ 0x384 │ │ │ │ bl 1798a0 │ │ │ │ b 2b6b3c │ │ │ │ ldr r1, [r5, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 2b6b9c │ │ │ │ b 2b6bc4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -649960,15 +649960,15 @@ │ │ │ │ bl 23e9c4 │ │ │ │ add r7, r0, #50 @ 0x32 │ │ │ │ bic r7, r7, #31 │ │ │ │ mov r4, r0 │ │ │ │ str r0, [r5, #96] @ 0x60 │ │ │ │ str r7, [r5, #100] @ 0x64 │ │ │ │ b 2b6c10 │ │ │ │ - adcseq r4, sl, r8, asr #18 │ │ │ │ + adcseq r4, sl, r8, ror #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov sl, r0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -650548,33 +650548,33 @@ │ │ │ │ bic r3, r3, #51 @ 0x33 │ │ │ │ orr r3, r3, #17 │ │ │ │ strb r3, [r6, #52] @ 0x34 │ │ │ │ b 2b70e0 │ │ │ │ @ instruction: 0x01259300 │ │ │ │ andeq r1, r0, r0, ror #31 │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ - adcseq r4, sl, r8, asr #15 │ │ │ │ + adcseq r4, sl, r8, ror #15 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r0, r0, r4, ror ip │ │ │ │ - adceq r4, r8, r0, lsr #10 │ │ │ │ + adceq r4, r8, r0, asr #10 │ │ │ │ cmnmi pc, #0 │ │ │ │ addmi r6, r8, r1, lsl #8 │ │ │ │ addmi r8, r8, r1 │ │ │ │ addmi r1, r1, r1, lsl #10 │ │ │ │ stmmi r8, {r0, r8, ip, sp, lr} │ │ │ │ stmmi r1, {r0, sl, ip} │ │ │ │ stmmi r8, {r1, fp, pc} │ │ │ │ stmmi r8, {r1, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0x00ba42b2 │ │ │ │ + @ instruction: 0x00ba42d2 │ │ │ │ muleq r0, ip, r7 │ │ │ │ - ldrdeq r3, [r8], r4 @ │ │ │ │ - adceq r3, r8, r0, lsl #28 │ │ │ │ - ldrdeq fp, [r6], ip @ │ │ │ │ + strdeq r3, [r8], r4 @ │ │ │ │ adceq r3, r8, r0, lsr #28 │ │ │ │ - adceq fp, r6, r0, asr #1 │ │ │ │ + strdeq fp, [r6], ip @ │ │ │ │ + adceq r3, r8, r0, asr #28 │ │ │ │ + adceq fp, r6, r0, ror #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov sl, r0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -651120,33 +651120,33 @@ │ │ │ │ bic r3, r3, #51 @ 0x33 │ │ │ │ orr r3, r3, #17 │ │ │ │ strb r3, [r6, #52] @ 0x34 │ │ │ │ b 2b7a18 │ │ │ │ smlawbeq r5, r4, r9, r8 │ │ │ │ andeq r1, r0, r0, ror #31 │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ - adcseq r3, sl, r2, ror #28 │ │ │ │ + adcseq r3, sl, r2, lsl #29 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ strdeq r1, [r0], -r4 │ │ │ │ - adceq r3, r8, r0, lsr #23 │ │ │ │ + adceq r3, r8, r0, asr #23 │ │ │ │ cmnmi pc, #0 │ │ │ │ addmi r6, r8, r1, lsl #8 │ │ │ │ addmi r8, r8, r1 │ │ │ │ addmi r1, r1, r1, lsl #10 │ │ │ │ stmmi r8, {r0, r8, ip, sp, lr} │ │ │ │ stmmi r1, {r0, sl, ip} │ │ │ │ stmmi r8, {r1, fp, pc} │ │ │ │ stmmi r8, {r1, fp, ip, sp, lr} │ │ │ │ - adcseq r3, sl, r0, lsr #19 │ │ │ │ + adcseq r3, sl, r0, asr #19 │ │ │ │ andeq r0, r0, r0, asr #25 │ │ │ │ - adceq r3, r8, r4, ror #11 │ │ │ │ - adceq r3, r8, r0, lsl r5 │ │ │ │ - adceq sl, r6, ip, ror #15 │ │ │ │ + adceq r3, r8, r4, lsl #12 │ │ │ │ adceq r3, r8, r0, lsr r5 │ │ │ │ - ldrdeq sl, [r6], r0 @ │ │ │ │ + adceq sl, r6, ip, lsl #16 │ │ │ │ + adceq r3, r8, r0, asr r5 │ │ │ │ + strdeq sl, [r6], r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ add r4, r1, #56 @ 0x38 │ │ │ │ add r6, r1, #72 @ 0x48 │ │ │ │ @@ -651896,22 +651896,22 @@ │ │ │ │ ldr r0, [r7, #16] │ │ │ │ strb r1, [sp, #32] │ │ │ │ b 2b88ec │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012579ac │ │ │ │ @ instruction: 0x0125799c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r2, sl, pc, lsr #30 │ │ │ │ + adcseq r2, sl, pc, asr #30 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ smlawteq r5, r4, r7, r7 │ │ │ │ andeq r0, r0, r7, ror r2 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ - umlalseq r2, sl, sl, ip │ │ │ │ + @ instruction: 0x00ba2cba │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - adcseq r2, sl, lr, ror fp │ │ │ │ + umlalseq r2, sl, lr, fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #564] @ 2b8d74 │ │ │ │ ldr r3, [pc, #564] @ 2b8d78 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -652073,15 +652073,15 @@ │ │ │ │ str r1, [sp] │ │ │ │ bl 183d18 │ │ │ │ ldr r3, [pc, #24] @ 2b8dd8 │ │ │ │ add r3, pc, r3 │ │ │ │ strd r0, [r3] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - adceq r2, r8, ip, asr r6 │ │ │ │ + adceq r2, r8, ip, ror r6 │ │ │ │ @ instruction: 0x01214170 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ @ instruction: 0x01290494 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -652094,15 +652094,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2b8e20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - strdeq r2, [r8], ip @ │ │ │ │ + adceq r2, r8, ip, lsl r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh lr, [r1, #8] │ │ │ │ ldrh r2, [r1, #6] │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -652112,15 +652112,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2b8e68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - strdeq r2, [r8], r4 @ │ │ │ │ + adceq r2, r8, r4, lsl r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh lr, [r1, #6] │ │ │ │ ldrh r2, [r1, #4] │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -652130,15 +652130,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2b8eb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - ldrdeq r2, [r8], ip @ │ │ │ │ + strdeq r2, [r8], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh lr, [r1, #6] │ │ │ │ ldrh r2, [r1, #4] │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -652148,51 +652148,51 @@ │ │ │ │ ldr r2, [pc, #20] @ 2b8ef8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - @ instruction: 0x00a825bc │ │ │ │ + ldrdeq r2, [r8], ip @ │ │ │ │ ldr r2, [pc, #12] @ 2b8f10 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - @ instruction: 0x00a825b4 │ │ │ │ + ldrdeq r2, [r8], r4 @ │ │ │ │ ldr r2, [pc, #12] @ 2b8f28 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - adceq r2, r8, r4, asr #11 │ │ │ │ + adceq r2, r8, r4, ror #11 │ │ │ │ ldr r2, [pc, #12] @ 2b8f40 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - adceq r2, r8, r0, asr #11 │ │ │ │ + adceq r2, r8, r0, ror #11 │ │ │ │ ldr r2, [pc, #12] @ 2b8f58 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - adceq r2, r8, r4, asr #11 │ │ │ │ + adceq r2, r8, r4, ror #11 │ │ │ │ ldr r2, [pc, #12] @ 2b8f70 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - @ instruction: 0x00a825b8 │ │ │ │ + ldrdeq r2, [r8], r8 @ │ │ │ │ ldr r2, [pc, #12] @ 2b8f88 │ │ │ │ ldrh r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - adceq r2, r8, r0, asr #11 │ │ │ │ + adceq r2, r8, r0, ror #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh lr, [r1, #6] │ │ │ │ ldrh r2, [r1, #4] │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -652202,15 +652202,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2b8fd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - umlaleq r2, r8, r0, r5 │ │ │ │ + @ instruction: 0x00a825b0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrh lr, [r1, #6] │ │ │ │ ldrh r2, [r1, #4] │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -652220,15 +652220,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2b9018 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #20 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - adceq r2, r8, r0, lsl #11 │ │ │ │ + adceq r2, r8, r0, lsr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ ldr r2, [r1, #20] │ │ │ │ ldr r3, [r1, #16] │ │ │ │ @@ -652248,15 +652248,15 @@ │ │ │ │ ldrb r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ stm sp, {ip, lr} │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - adceq r2, r8, ip, lsr r5 │ │ │ │ + adceq r2, r8, ip, asr r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ ldr r2, [r1, #20] │ │ │ │ ldr r3, [r1, #16] │ │ │ │ @@ -652276,15 +652276,15 @@ │ │ │ │ ldrb r3, [r1] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ stm sp, {ip, lr} │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - adceq r2, r8, r8, lsl #11 │ │ │ │ + adceq r2, r8, r8, lsr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r1, #4] │ │ │ │ @@ -652315,15 +652315,15 @@ │ │ │ │ mov ip, r0 │ │ │ │ ldr ip, [ip, #8] │ │ │ │ mov r0, r5 │ │ │ │ stm sp, {r6, ip} │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - adceq r2, r8, r8, lsl #11 │ │ │ │ + adceq r2, r8, r8, lsr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r1, #4] │ │ │ │ @@ -652354,15 +652354,15 @@ │ │ │ │ mov ip, r0 │ │ │ │ ldr ip, [ip, #8] │ │ │ │ mov r0, r5 │ │ │ │ stm sp, {r6, ip} │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - umlaleq r2, r8, r0, r5 │ │ │ │ + @ instruction: 0x00a825b0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r5, r0 │ │ │ │ @@ -652379,15 +652379,15 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov ip, r0 │ │ │ │ str ip, [sp] │ │ │ │ mov r0, r5 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r2, r8, r0, lsr #11 │ │ │ │ + adceq r2, r8, r0, asr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r5, r0 │ │ │ │ @@ -652404,15 +652404,15 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov ip, r0 │ │ │ │ str ip, [sp] │ │ │ │ mov r0, r5 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r2, r8, r8, asr r5 │ │ │ │ + adceq r2, r8, r8, ror r5 │ │ │ │ ldr r1, [pc, #12] @ 2b9310 │ │ │ │ ldr r0, [pc, #12] @ 2b9314 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ b 1a7bb4 │ │ │ │ @ instruction: 0xfffffa74 │ │ │ │ msreq (UNDEF: 56), r0, asr #30 │ │ │ │ @@ -652433,26 +652433,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9394 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9348 │ │ │ │ ldr r2, [pc, #24] @ 2b9398 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238c24 │ │ │ │ @ instruction: 0x01213ba8 │ │ │ │ - @ instruction: 0x00a824bc │ │ │ │ + ldrdeq r2, [r8], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652466,26 +652466,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9418 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2b93cc │ │ │ │ ldr r2, [pc, #24] @ 2b941c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cc4 │ │ │ │ @ instruction: 0x01213b10 │ │ │ │ - adceq r2, r8, r0, asr r4 │ │ │ │ + adceq r2, r8, r0, ror r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [pc, #248] @ 2b9534 │ │ │ │ mov r5, r3 │ │ │ │ @@ -652524,15 +652524,15 @@ │ │ │ │ ldr r2, [pc, #124] @ 2b9540 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, sl │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ b 2b9478 │ │ │ │ ldr r2, [pc, #92] @ 2b9544 │ │ │ │ ldr r3, [pc, #76] @ 2b9538 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -652552,15 +652552,15 @@ │ │ │ │ b 238b84 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01256bb8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01256b60 │ │ │ │ @ instruction: 0x01213a14 │ │ │ │ @ instruction: 0x01256b10 │ │ │ │ - adceq r2, r8, r8, asr r3 │ │ │ │ + adceq r2, r8, r8, ror r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [pc, #248] @ 2b9660 │ │ │ │ mov r5, r3 │ │ │ │ @@ -652599,15 +652599,15 @@ │ │ │ │ ldr r2, [pc, #124] @ 2b966c │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, sl │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ b 2b95a4 │ │ │ │ ldr r2, [pc, #92] @ 2b9670 │ │ │ │ ldr r3, [pc, #76] @ 2b9664 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -652627,15 +652627,15 @@ │ │ │ │ b 238b84 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r5, ip, sl, r6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01256a34 │ │ │ │ ldrdeq r3, [r1, -r4]! │ │ │ │ @ instruction: 0x012569e4 │ │ │ │ - adceq r2, r8, ip, ror #4 │ │ │ │ + adceq r2, r8, ip, lsl #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652649,26 +652649,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b96f4 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2b96a8 │ │ │ │ ldr r2, [pc, #24] @ 2b96f8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238b84 │ │ │ │ strdeq r3, [r1, -r8]! │ │ │ │ - adceq r2, r8, r0, lsl #4 │ │ │ │ + adceq r2, r8, r0, lsr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ tst r1, #13 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652723,15 +652723,15 @@ │ │ │ │ ldr r2, [pc, #192] @ 2b98a0 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ b 2b9774 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ mov r0, r7 │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ ldr r7, [r3] │ │ │ │ bl 178e24 │ │ │ │ @@ -652768,15 +652768,15 @@ │ │ │ │ b 238c24 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r6, [r5, -r0]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01256844 │ │ │ │ @ instruction: 0x012136bc │ │ │ │ ldrdeq r6, [r5, -r0]! │ │ │ │ - adceq r2, r8, r8, ror r0 │ │ │ │ + umlaleq r2, r8, r8, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652790,26 +652790,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9928 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2b98dc │ │ │ │ ldr r2, [pc, #24] @ 2b992c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cc4 │ │ │ │ @ instruction: 0x0121359c │ │ │ │ - adceq r2, r8, r8, asr r0 │ │ │ │ + adceq r2, r8, r8, ror r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652823,26 +652823,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b99ac │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9960 │ │ │ │ ldr r2, [pc, #24] @ 2b99b0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238c24 │ │ │ │ @ instruction: 0x01213504 │ │ │ │ - adceq r1, r8, r8, ror #31 │ │ │ │ + adceq r2, r8, r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652856,26 +652856,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9a30 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2b99e4 │ │ │ │ ldr r2, [pc, #24] @ 2b9a34 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cc4 │ │ │ │ @ instruction: 0x0121346c │ │ │ │ - adceq r1, r8, r8, ror pc │ │ │ │ + umlaleq r1, r8, r8, pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652889,26 +652889,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9ab4 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9a68 │ │ │ │ ldr r2, [pc, #24] @ 2b9ab8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238c24 │ │ │ │ ldrdeq r3, [r1, -r4]! │ │ │ │ - adceq r1, r8, r8, lsl #30 │ │ │ │ + adceq r1, r8, r8, lsr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652922,26 +652922,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9b38 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9aec │ │ │ │ ldr r2, [pc, #24] @ 2b9b3c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cc4 │ │ │ │ @ instruction: 0x0121333c │ │ │ │ - adceq r1, r8, r0, lsr #29 │ │ │ │ + adceq r1, r8, r0, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652955,26 +652955,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9bbc │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9b70 │ │ │ │ ldr r2, [pc, #24] @ 2b9bc0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238c24 │ │ │ │ @ instruction: 0x012132a4 │ │ │ │ - adceq r1, r8, r4, lsr lr │ │ │ │ + adceq r1, r8, r4, asr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -652988,26 +652988,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9c40 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9bf4 │ │ │ │ ldr r2, [pc, #24] @ 2b9c44 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cc4 │ │ │ │ @ instruction: 0x0121320c │ │ │ │ - adceq r1, r8, r4, asr #27 │ │ │ │ + adceq r1, r8, r4, ror #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #220] @ 2b9d40 │ │ │ │ mov r5, r3 │ │ │ │ @@ -653040,15 +653040,15 @@ │ │ │ │ ldr r2, [pc, #120] @ 2b9d4c │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r6 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ strh r5, [r0] │ │ │ │ beq 2b9ca0 │ │ │ │ ldr r2, [pc, #80] @ 2b9d50 │ │ │ │ ldr r3, [pc, #64] @ 2b9d44 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -653067,15 +653067,15 @@ │ │ │ │ b 238c24 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01256390 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01256350 │ │ │ │ @ instruction: 0x01213128 │ │ │ │ strdeq r6, [r5, -r8]! │ │ │ │ - ldrdeq r1, [r8], ip @ │ │ │ │ + strdeq r1, [r8], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653089,26 +653089,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9dd4 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9d88 │ │ │ │ ldr r2, [pc, #24] @ 2b9dd8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cc4 │ │ │ │ qsubeq r3, r0, r1 │ │ │ │ - adceq r1, r8, r0, ror #24 │ │ │ │ + adceq r1, r8, r0, lsl #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #220] @ 2b9ed4 │ │ │ │ mov r5, r3 │ │ │ │ @@ -653141,15 +653141,15 @@ │ │ │ │ ldr r2, [pc, #120] @ 2b9ee0 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r6 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ strh r5, [r0] │ │ │ │ beq 2b9e34 │ │ │ │ ldr r2, [pc, #80] @ 2b9ee4 │ │ │ │ ldr r3, [pc, #64] @ 2b9ed8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -653168,15 +653168,15 @@ │ │ │ │ b 238c24 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r6, [r5, -ip]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012561bc │ │ │ │ @ instruction: 0x01212f6c │ │ │ │ @ instruction: 0x01256164 │ │ │ │ - adceq r1, r8, r8, ror fp │ │ │ │ + umlaleq r1, r8, r8, fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653190,26 +653190,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2b9f68 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2b9f1c │ │ │ │ ldr r2, [pc, #24] @ 2b9f6c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cc4 │ │ │ │ @ instruction: 0x01212e94 │ │ │ │ - strdeq r1, [r8], r8 @ │ │ │ │ + adceq r1, r8, r8, lsl fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #220] @ 2ba068 │ │ │ │ mov r5, r3 │ │ │ │ @@ -653242,15 +653242,15 @@ │ │ │ │ ldr r2, [pc, #120] @ 2ba074 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r6 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ strh r5, [r0] │ │ │ │ beq 2b9fc8 │ │ │ │ ldr r2, [pc, #80] @ 2ba078 │ │ │ │ ldr r3, [pc, #64] @ 2ba06c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -653269,15 +653269,15 @@ │ │ │ │ b 238c24 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01256068 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01256028 │ │ │ │ @ instruction: 0x01212db0 │ │ │ │ ldrdeq r5, [r5, -r0]! │ │ │ │ - adceq r1, r8, r4, lsl sl │ │ │ │ + adceq r1, r8, r4, lsr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653291,26 +653291,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2ba0fc │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2ba0b0 │ │ │ │ ldr r2, [pc, #24] @ 2ba100 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cc4 │ │ │ │ ldrdeq r2, [r1, -r8]! │ │ │ │ - umlaleq r1, r8, r8, r9 │ │ │ │ + @ instruction: 0x00a819b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [pc, #248] @ 2ba218 │ │ │ │ mov r5, r3 │ │ │ │ @@ -653349,15 +653349,15 @@ │ │ │ │ ldr r2, [pc, #124] @ 2ba224 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, sl │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ b 2ba15c │ │ │ │ ldr r2, [pc, #92] @ 2ba228 │ │ │ │ ldr r3, [pc, #76] @ 2ba21c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -653377,15 +653377,15 @@ │ │ │ │ b 238b84 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r5, [r5, -r4]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01255e7c │ │ │ │ ldrdeq r2, [r1, -ip]! │ │ │ │ @ instruction: 0x01255e2c │ │ │ │ - adceq r1, r8, r0, lsr #17 │ │ │ │ + adceq r1, r8, r0, asr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653399,26 +653399,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2ba2ac │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2ba260 │ │ │ │ ldr r2, [pc, #24] @ 2ba2b0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238c24 │ │ │ │ @ instruction: 0x01212b00 │ │ │ │ - adceq r1, r8, ip, lsr #16 │ │ │ │ + adceq r1, r8, ip, asr #16 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653432,26 +653432,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2ba330 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2ba2e4 │ │ │ │ ldr r2, [pc, #24] @ 2ba334 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cc4 │ │ │ │ @ instruction: 0x01212a68 │ │ │ │ - @ instruction: 0x00a817b8 │ │ │ │ + ldrdeq r1, [r8], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r9, r2 │ │ │ │ ldr r2, [pc, #268] @ 2ba460 │ │ │ │ mov r5, r3 │ │ │ │ @@ -653485,15 +653485,15 @@ │ │ │ │ ldr r2, [pc, #164] @ 2ba46c │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r9 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ mov r6, r0 │ │ │ │ stm r6, {r5, r7} │ │ │ │ beq 2ba394 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ ldr r5, [r8] │ │ │ │ @@ -653523,15 +653523,15 @@ │ │ │ │ b 238c24 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01255ca0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01255c5c │ │ │ │ smlawbeq r1, r0, r9, r2 │ │ │ │ @ instruction: 0x01255be0 │ │ │ │ - adceq r1, r8, r4, lsr #13 │ │ │ │ + adceq r1, r8, r4, asr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653545,26 +653545,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2ba4f4 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2ba4a8 │ │ │ │ ldr r2, [pc, #24] @ 2ba4f8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cc4 │ │ │ │ @ instruction: 0x0121287c │ │ │ │ - adceq r1, r8, ip, lsr #12 │ │ │ │ + adceq r1, r8, ip, asr #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ tst r1, #13 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653614,15 +653614,15 @@ │ │ │ │ ldr r2, [pc, #152] @ 2ba664 │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ str r1, [sp, #28] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ b 2ba564 │ │ │ │ ldr r2, [pc, #116] @ 2ba668 │ │ │ │ ldr r3, [pc, #100] @ 2ba65c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -653649,15 +653649,15 @@ │ │ │ │ b 238c24 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r5, [r5, -r0]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01255a58 │ │ │ │ @ instruction: 0x01212754 │ │ │ │ @ instruction: 0x01255a04 │ │ │ │ - ldrdeq r1, [r8], r8 @ │ │ │ │ + strdeq r1, [r8], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ tst r1, #13 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r4, r1 │ │ │ │ @@ -653671,26 +653671,26 @@ │ │ │ │ ldr r2, [pc, #60] @ 2ba6ec │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp] │ │ │ │ - bl 959124 │ │ │ │ + bl 959144 │ │ │ │ tst r4, #16 │ │ │ │ beq 2ba6a0 │ │ │ │ ldr r2, [pc, #24] @ 2ba6f0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r6] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 238cc4 │ │ │ │ @ instruction: 0x0121265c │ │ │ │ - ldrdeq r1, [r8], r4 @ │ │ │ │ + strdeq r1, [r8], r4 @ │ │ │ │ ldr r1, [r0, #12] │ │ │ │ ldr r2, [r0, #16] │ │ │ │ mov r3, #0 │ │ │ │ str r2, [r1, #4] │ │ │ │ str r1, [r2] │ │ │ │ str r3, [r0, #16] │ │ │ │ str r3, [r0, #12] │ │ │ │ @@ -653997,17 +653997,17 @@ │ │ │ │ bl 17b978 │ │ │ │ b 2baaec │ │ │ │ @ instruction: 0x012558b8 │ │ │ │ @ instruction: 0xfffffdf8 │ │ │ │ mvnsmi r0, #0 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ ldrmi r8, [fp, #-0]! │ │ │ │ - adceq r1, r8, ip, lsl #4 │ │ │ │ - adceq r7, r6, r8, lsl fp │ │ │ │ - adcseq r0, sl, r0, lsl #21 │ │ │ │ + adceq r1, r8, ip, lsr #4 │ │ │ │ + adceq r7, r6, r8, lsr fp │ │ │ │ + adcseq r0, sl, r0, lsr #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #116] @ 2bac74 │ │ │ │ ldr ip, [pc, #116] @ 2bac78 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -654408,15 +654408,15 @@ │ │ │ │ add r1, r5, #19712 @ 0x4d00 │ │ │ │ add r1, r1, #184 @ 0xb8 │ │ │ │ add r0, r4, #12 │ │ │ │ str r6, [r4, #352] @ 0x160 │ │ │ │ str r6, [r4, #356] @ 0x164 │ │ │ │ str r6, [r4, #360] @ 0x168 │ │ │ │ str r6, [r4, #364] @ 0x16c │ │ │ │ - bl 9590d0 │ │ │ │ + bl 9590f0 │ │ │ │ str r6, [r4, #28] │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ bl 2cd510 │ │ │ │ cmp r0, #0 │ │ │ │ moveq r2, r6 │ │ │ │ @@ -654489,17 +654489,17 @@ │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2bb0b8 │ │ │ │ @ instruction: 0x01254f60 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r0, r0, ip, asr #26 │ │ │ │ andeq r1, r0, ip, asr r2 │ │ │ │ - adcseq r0, sl, r4, ror r3 │ │ │ │ - adceq r7, r6, r4, lsl r3 │ │ │ │ - adceq r0, r8, ip, asr sl │ │ │ │ + umlalseq r0, sl, r4, r3 │ │ │ │ + adceq r7, r6, r4, lsr r3 │ │ │ │ + adceq r0, r8, ip, ror sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ bl 2baf88 │ │ │ │ ldr r3, [r5, #260] @ 0x104 │ │ │ │ @@ -654534,15 +654534,15 @@ │ │ │ │ ldr r0, [r5, #376] @ 0x178 │ │ │ │ mov r1, #0 │ │ │ │ bl 17eb6c │ │ │ │ ldr r4, [sl, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r6, r4, #900 @ 0x384 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bb8c8 │ │ │ │ ldr r4, [r5, #388] @ 0x184 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ cmp r4, #0 │ │ │ │ ldr r8, [r3, #652] @ 0x28c │ │ │ │ beq 2bb510 │ │ │ │ @@ -654559,30 +654559,30 @@ │ │ │ │ add r2, r8, r3, lsl #2 │ │ │ │ ldr r9, [r2, #2056] @ 0x808 │ │ │ │ eor r4, r4, r6, lsl r3 │ │ │ │ cmp r9, #0 │ │ │ │ beq 2bb50c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ subs r1, r0, #0 │ │ │ │ bne 2bb46c │ │ │ │ ldr r3, [r9, #40] @ 0x28 │ │ │ │ mov r2, #1 │ │ │ │ ldr fp, [r3, #652] @ 0x28c │ │ │ │ add sl, fp, #900 @ 0x384 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bb718 │ │ │ │ mov r0, r9 │ │ │ │ bl 2bb3d8 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bb46c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [fp, #900] @ 0x384 │ │ │ │ mov r0, sl │ │ │ │ mov r1, #1 │ │ │ │ bl 1798a0 │ │ │ │ @@ -654595,15 +654595,15 @@ │ │ │ │ str r1, [r5, #388] @ 0x184 │ │ │ │ bl 83448 │ │ │ │ ldr r4, [r5, #368] @ 0x170 │ │ │ │ cmp r4, #0 │ │ │ │ movne r1, #1 │ │ │ │ movne r0, r4 │ │ │ │ beq 2bb540 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bb6f4 │ │ │ │ ldr r0, [r5, #32] │ │ │ │ mov r3, #0 │ │ │ │ cmn r0, #1 │ │ │ │ str r3, [r5, #368] @ 0x170 │ │ │ │ beq 2bb558 │ │ │ │ @@ -654667,15 +654667,15 @@ │ │ │ │ str r3, [r5, #360] @ 0x168 │ │ │ │ ldr r4, [r2, r3] │ │ │ │ cmp r4, #0 │ │ │ │ beq 2bb628 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ ldr r6, [r5, #40] @ 0x28 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bb624 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bf178 │ │ │ │ b 2bb624 │ │ │ │ ldr r0, [r5, #356] @ 0x164 │ │ │ │ @@ -654692,25 +654692,25 @@ │ │ │ │ ldr r4, [r5, #352] @ 0x160 │ │ │ │ mov r2, #16 │ │ │ │ mov r1, #0 │ │ │ │ add r0, r5, #352 @ 0x160 │ │ │ │ bl 3b570 │ │ │ │ str r4, [r5, #352] @ 0x160 │ │ │ │ add r0, r5, #12 │ │ │ │ - bl 9590e4 │ │ │ │ + bl 959104 │ │ │ │ ldr r0, [r5, #380] @ 0x17c │ │ │ │ bl 3bb4c │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ ldr r5, [sl, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r4, r5, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bb8e0 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ @@ -654727,15 +654727,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, sl │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [sl] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 2bb738 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2bb724 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ b 2bb4d0 │ │ │ │ @@ -654797,15 +654797,15 @@ │ │ │ │ ldr r1, [fp, #900] @ 0x384 │ │ │ │ str r7, [sp, #20] │ │ │ │ mov r7, r5 │ │ │ │ mov r5, r4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 2bb850 │ │ │ │ mov r3, r4 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r5 │ │ │ │ mov r5, r7 │ │ │ │ @@ -654840,15 +654840,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 2bb8fc │ │ │ │ cmp r5, #0 │ │ │ │ bne 2bb8e8 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @@ -654866,15 +654866,15 @@ │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2bb410 │ │ │ │ ldr r1, [r5, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 2bb918 │ │ │ │ b 2bb964 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ ldr r3, [r3, #652] @ 0x28c │ │ │ │ ldrb r3, [r3, #936] @ 0x3a8 │ │ │ │ @@ -654887,18 +654887,18 @@ │ │ │ │ b 2bb794 │ │ │ │ bl 3bb4c │ │ │ │ ldr r6, [r5, #180] @ 0xb4 │ │ │ │ b 2bb7dc │ │ │ │ @ instruction: 0x01254c08 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ - adcseq pc, r9, ip, ror #26 │ │ │ │ + adcseq pc, r9, ip, lsl #27 │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ - adceq r0, r8, r8, ror r4 │ │ │ │ - adceq r6, r6, r8, lsr #26 │ │ │ │ + umlaleq r0, r8, r8, r4 │ │ │ │ + adceq r6, r6, r8, asr #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r0, #376] @ 0x178 │ │ │ │ @@ -654923,15 +654923,15 @@ │ │ │ │ ldr r2, [r5, #8] │ │ │ │ bic r3, r3, r7, lsl r1 │ │ │ │ cmp r2, r6 │ │ │ │ str r3, [r5, #4] │ │ │ │ bne 2bba08 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bba68 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bb3d8 │ │ │ │ str r8, [r5, #8] │ │ │ │ b 2bba08 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -654941,22 +654941,22 @@ │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ mov r5, r0 │ │ │ │ ldr r7, [r3, #652] @ 0x28c │ │ │ │ mov r2, #1 │ │ │ │ add r4, r7, #900 @ 0x384 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bbadc │ │ │ │ mov r0, r5 │ │ │ │ bl 2bb3d8 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r7, #900] @ 0x384 │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -654968,26 +654968,26 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r4] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 2bbaf8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2bbae4 │ │ │ │ b 2bbaa8 │ │ │ │ ldr r0, [r7, #900] @ 0x384 │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ beq 2bbb14 │ │ │ │ b 2bbb24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -655047,15 +655047,15 @@ │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r5, [pc, #920] @ 2bbfcc │ │ │ │ subs r4, r0, #0 │ │ │ │ sub sp, sp, #20 │ │ │ │ add r5, pc, r5 │ │ │ │ beq 2bbc48 │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [pc, #896] @ 2bbfd0 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #1 │ │ │ │ bne 2bbee4 │ │ │ │ ldrb r3, [r4, #64] @ 0x40 │ │ │ │ tst r3, #4 │ │ │ │ @@ -655087,30 +655087,30 @@ │ │ │ │ eor r7, r2, r6, lsl r3 │ │ │ │ cmp r8, #0 │ │ │ │ beq 2bbd4c │ │ │ │ mov r0, r8 │ │ │ │ bl 2bbc1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ subs r1, r0, #0 │ │ │ │ bne 2bbca4 │ │ │ │ ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r2, #1 │ │ │ │ ldr r9, [r3, #652] @ 0x28c │ │ │ │ add sl, r9, #900 @ 0x384 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bbe34 │ │ │ │ mov r0, r8 │ │ │ │ bl 2bb3d8 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bbca4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r9, #900] @ 0x384 │ │ │ │ mov r0, sl │ │ │ │ mov r1, #1 │ │ │ │ bl 1798a0 │ │ │ │ @@ -655120,15 +655120,15 @@ │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ ldr r5, [r3, #652] @ 0x28c │ │ │ │ mov r1, #0 │ │ │ │ add r6, r5, #900 @ 0x384 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r1, [r4, #388] @ 0x184 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bbf34 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bb9d4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 237f1c │ │ │ │ @@ -655142,15 +655142,15 @@ │ │ │ │ ldr r6, [r5, #1304] @ 0x518 │ │ │ │ cmp r4, r6 │ │ │ │ beq 2bbe9c │ │ │ │ ldr r5, [r5, #652] @ 0x28c │ │ │ │ mvn r1, #0 │ │ │ │ add r6, r5, #900 @ 0x384 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bbf78 │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ cmp r1, #0 │ │ │ │ beq 2bbde8 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ add r0, r0, #1296 @ 0x510 │ │ │ │ @@ -655158,15 +655158,15 @@ │ │ │ │ bl 23c24c │ │ │ │ mov r0, r4 │ │ │ │ bl 23dfb8 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bad24 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bbe14 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -655177,46 +655177,46 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r0, #2 │ │ │ │ beq 2bbe60 │ │ │ │ ldr r1, [r9, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ beq 2bbe90 │ │ │ │ b 2bbe40 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, sl │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [sl] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, sl │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 2bbe74 │ │ │ │ cmp fp, #0 │ │ │ │ bne 2bbe60 │ │ │ │ b 2bbd10 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bbfc0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #1304] @ 0x518 │ │ │ │ ldr r5, [r6, #40] @ 0x28 │ │ │ │ b 2bbdb0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bbfb4 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5, #1300] @ 0x514 │ │ │ │ ldr r5, [r6, #40] @ 0x28 │ │ │ │ b 2bbda4 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ @@ -655245,15 +655245,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 2bbf50 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2bbf3c │ │ │ │ b 2bbd74 │ │ │ │ mov r3, #0 │ │ │ │ @@ -655262,65 +655262,65 @@ │ │ │ │ str r3, [r5, #900] @ 0x384 │ │ │ │ bl 1798a0 │ │ │ │ b 2bbdcc │ │ │ │ ldr r1, [r5, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 2bbf6c │ │ │ │ b 2bbf94 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bb3d8 │ │ │ │ b 2bbed4 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bb3d8 │ │ │ │ b 2bbeb0 │ │ │ │ smlawteq r5, r0, r3, r4 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - umlalseq pc, r9, r4, r7 @ │ │ │ │ - adceq pc, r7, r4, asr #29 │ │ │ │ - adceq r6, r6, r4, ror #14 │ │ │ │ + @ instruction: 0x00b9f7b4 │ │ │ │ + adceq pc, r7, r4, ror #29 │ │ │ │ + adceq r6, r6, r4, lsl #15 │ │ │ │ andeq r0, r0, r5, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #8] │ │ │ │ cmp r4, #0 │ │ │ │ beq 2bc00c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mvn r1, #0 │ │ │ │ ldr r5, [r3, #652] @ 0x28c │ │ │ │ add r6, r5, #900 @ 0x384 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bc0cc │ │ │ │ mov r0, r4 │ │ │ │ bl 2bbc1c │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mov r2, #1 │ │ │ │ ldr r6, [r3, #652] @ 0x28c │ │ │ │ mov r1, #0 │ │ │ │ add r5, r6, #900 @ 0x384 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bc080 │ │ │ │ cmp r4, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 2bb3d8 │ │ │ │ cmp r0, #2 │ │ │ │ bne 2bc0e4 │ │ │ │ @@ -655328,15 +655328,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2bc09c │ │ │ │ cmp r6, #0 │ │ │ │ bne 2bc088 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2bc060 │ │ │ │ @@ -655347,15 +655347,15 @@ │ │ │ │ str r3, [r5, #900] @ 0x384 │ │ │ │ bl 1798a0 │ │ │ │ b 2bc02c │ │ │ │ ldr r1, [r6, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2bc0b8 │ │ │ │ b 2bc0e8 │ │ │ │ ldr r3, [r0, #388] @ 0x184 │ │ │ │ ldr r2, [r1, #8] │ │ │ │ mov r1, #1 │ │ │ │ @@ -655377,15 +655377,15 @@ │ │ │ │ beq 2bc15c │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r5, r1 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r2, [r4, #388] @ 0x184 │ │ │ │ ldr r3, [pc, #88] @ 2bc1d8 │ │ │ │ orr r2, r2, r7, lsl r1 │ │ │ │ str r2, [r4, #388] @ 0x184 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -655405,18 +655405,18 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2bc154 │ │ │ │ @ instruction: 0x01253eac │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - @ instruction: 0x00b9f4d8 │ │ │ │ + @ instruction: 0x00b9f4f8 │ │ │ │ andeq r0, r0, sp, asr #3 │ │ │ │ - adceq pc, r7, r0, asr #24 │ │ │ │ - adceq r6, r6, r0, asr #9 │ │ │ │ + adceq pc, r7, r0, ror #24 │ │ │ │ + adceq r6, r6, r0, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r3, [pc, #564] @ 2bc438 │ │ │ │ ldr r2, [pc, #564] @ 2bc43c │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -655445,20 +655445,20 @@ │ │ │ │ bics r3, r1, r3, lsl r2 │ │ │ │ mov r2, r1 │ │ │ │ bne 2bc310 │ │ │ │ cmp r6, r4 │ │ │ │ beq 2bc29c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2bc29c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bc2cc │ │ │ │ ldr r3, [r5, #496] @ 0x1f0 │ │ │ │ ldr r2, [r4, #8] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ mov r1, #1 │ │ │ │ ands r3, r3, r1, lsl r2 │ │ │ │ @@ -655537,38 +655537,38 @@ │ │ │ │ beq 2bc3a0 │ │ │ │ ldr r2, [sl, #40] @ 0x28 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ cmp r2, r3 │ │ │ │ bne 2bc3a0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ bl 2bc124 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, sl │ │ │ │ bl 237f1c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bc42c │ │ │ │ ldr r1, [r7, #4] │ │ │ │ b 2bc3a0 │ │ │ │ ldr r6, [r7, #8] │ │ │ │ b 2bc26c │ │ │ │ mov r0, sl │ │ │ │ bl 2bb3d8 │ │ │ │ b 2bc41c │ │ │ │ strdeq r3, [r5, -r4]! │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq pc, r9, r4, lsl #7 │ │ │ │ - adceq pc, r7, r0, lsr #22 │ │ │ │ - adceq r6, r6, r8, ror r3 │ │ │ │ + adcseq pc, r9, r4, lsr #7 │ │ │ │ + adceq pc, r7, r0, asr #22 │ │ │ │ + umlaleq r6, r6, r8, r3 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [r1, #492] @ 0x1ec │ │ │ │ ldr r6, [pc, #256] @ 2bc56c │ │ │ │ @@ -655635,18 +655635,18 @@ │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ bx r3 │ │ │ │ bl 2bbfe4 │ │ │ │ ldr r0, [r5, #496] @ 0x1f0 │ │ │ │ b 2bc4bc │ │ │ │ smlawbeq r5, r4, fp, r3 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq pc, r9, r4, asr r1 @ │ │ │ │ + adcseq pc, r9, r4, ror r1 @ │ │ │ │ andeq r0, r0, fp, lsr r2 │ │ │ │ - adceq pc, r7, r8, lsr r9 @ │ │ │ │ - adceq r6, r6, r4, ror r1 │ │ │ │ + adceq pc, r7, r8, asr r9 @ │ │ │ │ + umlaleq r6, r6, r4, r1 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #72] @ 2bc5e4 │ │ │ │ ldr r2, [r0, #88] @ 0x58 │ │ │ │ mov r4, r0 │ │ │ │ @@ -655771,15 +655771,15 @@ │ │ │ │ ldr r3, [r9, #3716] @ 0xe84 │ │ │ │ str r3, [r4, #444] @ 0x1bc │ │ │ │ b 2bc74c │ │ │ │ cmp r6, #0 │ │ │ │ beq 2bc728 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bc728 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ mov r1, r6 │ │ │ │ ldr r6, [r6, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -655817,18 +655817,18 @@ │ │ │ │ b 2bc884 │ │ │ │ cmp r7, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ beq 2bc850 │ │ │ │ cmp r7, r9 │ │ │ │ beq 2bc874 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bc874 │ │ │ │ ldr r0, [r9, #8] │ │ │ │ mov r1, r9 │ │ │ │ ldr r3, [r0, #364] @ 0x16c │ │ │ │ blx r3 │ │ │ │ add sl, sl, #1 │ │ │ │ @@ -655840,15 +655840,15 @@ │ │ │ │ cmp r9, #0 │ │ │ │ bne 2bc834 │ │ │ │ cmp r7, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ beq 2bc874 │ │ │ │ add sl, sl, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r8, sl │ │ │ │ str r7, [r4] │ │ │ │ bne 2bc884 │ │ │ │ ldr r4, [r5, #660] @ 0x294 │ │ │ │ ldr r3, [r5, #2044] @ 0x7fc │ │ │ │ str r3, [r4, #24] │ │ │ │ ldr r3, [r5, #2048] @ 0x800 │ │ │ │ @@ -655902,18 +655902,18 @@ │ │ │ │ b 2bc9d8 │ │ │ │ cmp r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ beq 2bc9a4 │ │ │ │ cmp r4, r6 │ │ │ │ beq 2bc9c8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bc9c8 │ │ │ │ ldr r0, [r6, #72] @ 0x48 │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r0, #432] @ 0x1b0 │ │ │ │ blx r3 │ │ │ │ add r7, r7, #1 │ │ │ │ @@ -655925,15 +655925,15 @@ │ │ │ │ cmp r6, #0 │ │ │ │ bne 2bc988 │ │ │ │ cmp r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ beq 2bc9c8 │ │ │ │ add r7, r7, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp fp, r7 │ │ │ │ str r4, [r9] │ │ │ │ bne 2bc9d8 │ │ │ │ ldr r9, [r5, #660] @ 0x294 │ │ │ │ ldr r4, [r9, #420] @ 0x1a4 │ │ │ │ ldr r1, [r9, #416] @ 0x1a0 │ │ │ │ add r7, r5, #6912 @ 0x1b00 │ │ │ │ @@ -655944,18 +655944,18 @@ │ │ │ │ beq 2bcb30 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2bca4c │ │ │ │ cmp r6, r4 │ │ │ │ beq 2bca68 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bcaf8 │ │ │ │ ldr r1, [r9, #416] @ 0x1a0 │ │ │ │ add r1, r7, r1, lsl #4 │ │ │ │ mov r0, r9 │ │ │ │ mov r2, #16 │ │ │ │ str r6, [r0, #420]! @ 0x1a4 │ │ │ │ @@ -655985,36 +655985,36 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ bx r3 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2bc748 │ │ │ │ mov r0, r3 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b 2bc748 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ subs r0, r4, #0 │ │ │ │ mov r1, #1 │ │ │ │ beq 2bca60 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bca60 │ │ │ │ b 2bcaf8 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r6, #0 │ │ │ │ beq 2bca68 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r1, [r9, #416] @ 0x1a0 │ │ │ │ add r1, r7, r1, lsl #4 │ │ │ │ b 2bca68 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ @@ -656101,19 +656101,19 @@ │ │ │ │ bl 178e24 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bcdb8 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ add r0, r8, #160 @ 0xa0 │ │ │ │ - bl 35f6c0 │ │ │ │ + bl 35f6e4 │ │ │ │ ldr r1, [r4, #4] │ │ │ │ mov r7, r0 │ │ │ │ add r0, sl, #160 @ 0xa0 │ │ │ │ - bl 35f6c0 │ │ │ │ + bl 35f6e4 │ │ │ │ ldr r3, [fp] │ │ │ │ tst r3, #1 │ │ │ │ beq 2bcc2c │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ mov r0, #224 @ 0xe0 │ │ │ │ bl 3b5a0 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ @@ -656195,19 +656195,19 @@ │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #2 │ │ │ │ bhi 2bce10 │ │ │ │ ldrh r3, [r6, #72] @ 0x48 │ │ │ │ b 2bcd68 │ │ │ │ smlawbeq r5, ip, r4, r3 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - @ instruction: 0x00b9e9d0 │ │ │ │ - adceq r5, r6, r8, asr r9 │ │ │ │ - adceq pc, r7, ip, lsr #2 │ │ │ │ - strdeq r5, [r6], r4 @ │ │ │ │ - adceq r5, r6, r4, ror #1 │ │ │ │ + @ instruction: 0x00b9e9f0 │ │ │ │ + adceq r5, r6, r8, ror r9 │ │ │ │ + adceq pc, r7, ip, asr #2 │ │ │ │ + adceq r5, r6, r4, lsl r1 │ │ │ │ + adceq r5, r6, r4, lsl #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3896] @ 0xf38 │ │ │ │ ldr r2, [pc, #664] @ 2bd0f8 │ │ │ │ ldr r3, [pc, #664] @ 2bd0fc │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -656311,31 +656311,31 @@ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ str r3, [sp, #32] │ │ │ │ str r3, [sp, #28] │ │ │ │ ldrb r3, [r4, #161] @ 0xa1 │ │ │ │ str r3, [sp, #24] │ │ │ │ mov r1, r6 │ │ │ │ mov r3, r8 │ │ │ │ - bl 835490 │ │ │ │ + bl 8354b0 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2bd024 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bd084 │ │ │ │ cmp r8, #0 │ │ │ │ beq 2bd040 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bd098 │ │ │ │ ldr r0, [r5, #660] @ 0x294 │ │ │ │ - bl 833d20 │ │ │ │ + bl 833d40 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r0, r5 │ │ │ │ bl 2378d8 │ │ │ │ ldr r2, [pc, #168] @ 2bd104 │ │ │ │ ldr r3, [pc, #156] @ 2bd0fc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -656403,15 +656403,15 @@ │ │ │ │ bl 2bc6bc │ │ │ │ ldrh r2, [r6, #198] @ 0xc6 │ │ │ │ ldrh r1, [r6, #196] @ 0xc4 │ │ │ │ mov r3, r7 │ │ │ │ mov r0, r8 │ │ │ │ str r5, [sp, #4] │ │ │ │ str r5, [sp] │ │ │ │ - bl 834c08 │ │ │ │ + bl 834c28 │ │ │ │ strb r5, [sp, #77] @ 0x4d │ │ │ │ strb sl, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [r4, #280] @ 0x118 │ │ │ │ ldr r1, [sp, #76] @ 0x4c │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ add r3, sp, #20 │ │ │ │ @@ -656476,15 +656476,15 @@ │ │ │ │ cmp r3, sl │ │ │ │ add r5, r5, #96 @ 0x60 │ │ │ │ bne 2bd29c │ │ │ │ ldr r0, [r9, #3944] @ 0xf68 │ │ │ │ cmp r0, sl │ │ │ │ beq 2bd29c │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r2, r5 │ │ │ │ ldr r3, [r4, #356] @ 0x164 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r3 │ │ │ │ @@ -656544,27 +656544,27 @@ │ │ │ │ mov r2, r3 │ │ │ │ mov r1, r7 │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ ldr r5, [r4, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ blx r5 │ │ │ │ mov r0, r8 │ │ │ │ - bl 833994 │ │ │ │ + bl 8339b4 │ │ │ │ mov r0, r8 │ │ │ │ - bl 833ba4 │ │ │ │ + bl 833bc4 │ │ │ │ mov r0, r8 │ │ │ │ - bl 833d18 │ │ │ │ + bl 833d38 │ │ │ │ mov r0, r8 │ │ │ │ - bl 833ce4 │ │ │ │ + bl 833d04 │ │ │ │ mov r0, r8 │ │ │ │ - bl 833ca4 │ │ │ │ + bl 833cc4 │ │ │ │ mov r0, r8 │ │ │ │ - bl 83393c │ │ │ │ + bl 83395c │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ - bl 833d20 │ │ │ │ + bl 833d40 │ │ │ │ ldr r2, [pc, #132] @ 2bd468 │ │ │ │ ldr r3, [pc, #124] @ 2bd464 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -656613,19 +656613,19 @@ │ │ │ │ bl 2bc6bc │ │ │ │ stmib sp, {r9, sl} │ │ │ │ str r8, [sp] │ │ │ │ mov r3, r7 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ - bl 83719c │ │ │ │ + bl 8371bc │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - b 833d20 │ │ │ │ + b 833d40 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ add r7, sp, #88 @ 0x58 │ │ │ │ ldm r7, {r7, sl, fp} │ │ │ │ @@ -656642,19 +656642,19 @@ │ │ │ │ str r5, [sp, #20] │ │ │ │ str fp, [sp, #16] │ │ │ │ str sl, [sp, #12] │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ str r7, [sp, #8] │ │ │ │ - bl 8374d8 │ │ │ │ + bl 8374f8 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 833d20 │ │ │ │ + b 833d40 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ ldr ip, [pc, #652] @ 2bd7e8 │ │ │ │ ldr r3, [pc, #652] @ 2bd7ec │ │ │ │ sub sp, sp, #236 @ 0xec │ │ │ │ @@ -656686,15 +656686,15 @@ │ │ │ │ tst r3, #32 │ │ │ │ beq 2bd6c0 │ │ │ │ add r5, sp, #32 │ │ │ │ mov r0, r5 │ │ │ │ ldrsh r3, [sp, #88] @ 0x58 │ │ │ │ ldr r2, [sp, #68] @ 0x44 │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ - bl 835260 │ │ │ │ + bl 835280 │ │ │ │ mov r2, r5 │ │ │ │ ldr r3, [r4, #436] @ 0x1b4 │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ mov r1, r6 │ │ │ │ mov r8, #0 │ │ │ │ @@ -656712,15 +656712,15 @@ │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r2, #2 │ │ │ │ str r1, [sp, #24] │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ strd r8, [sp] │ │ │ │ - bl 8374d8 │ │ │ │ + bl 8374f8 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bcb50 │ │ │ │ ldrb r3, [sp, #138] @ 0x8a │ │ │ │ ldr ip, [sp, #96] @ 0x60 │ │ │ │ cmp r3, #0 │ │ │ │ addne r3, sp, #140 @ 0x8c │ │ │ │ @@ -656729,30 +656729,30 @@ │ │ │ │ str r3, [sp, #12] │ │ │ │ add r3, sp, #104 @ 0x68 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [sp, #68] @ 0x44 │ │ │ │ add r3, sp, #72 @ 0x48 │ │ │ │ stm sp, {ip, lr} │ │ │ │ - bl 838574 │ │ │ │ + bl 838594 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2bd6ac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bd740 │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ bic r3, r3, #32 │ │ │ │ cmp r3, #0 │ │ │ │ str r3, [sp, #128] @ 0x80 │ │ │ │ beq 2bd724 │ │ │ │ ldr r0, [r4, #660] @ 0x294 │ │ │ │ mov r1, r6 │ │ │ │ - bl 835458 │ │ │ │ + bl 835478 │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 2bd718 │ │ │ │ ldr r3, [pc, #280] @ 2bd7f4 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #1 │ │ │ │ bne 2bd754 │ │ │ │ @@ -656821,20 +656821,20 @@ │ │ │ │ b 2bd790 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01252a98 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01252a64 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0x01252908 │ │ │ │ - adcseq sp, r9, r8, lsr pc │ │ │ │ - adceq lr, r7, r4, asr #13 │ │ │ │ - @ instruction: 0x00a64ebc │ │ │ │ + adcseq sp, r9, r8, asr pc │ │ │ │ + adceq lr, r7, r4, ror #13 │ │ │ │ + ldrdeq r4, [r6], ip @ │ │ │ │ andeq r0, r0, r5, ror #2 │ │ │ │ - adceq r4, r6, r0, ror #13 │ │ │ │ - ldrdeq r4, [r6], r4 @ │ │ │ │ + adceq r4, r6, r0, lsl #14 │ │ │ │ + strdeq r4, [r6], r4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3736] @ 0xe98 │ │ │ │ sub sp, sp, #324 @ 0x144 │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ ldr r2, [pc, #1528] @ 2bde2c │ │ │ │ @@ -656992,15 +656992,15 @@ │ │ │ │ ldr r2, [sp, #96] @ 0x60 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ str r9, [sp, #376] @ 0x178 │ │ │ │ str r5, [sp, #368] @ 0x170 │ │ │ │ str r7, [sp, #360] @ 0x168 │ │ │ │ add sp, sp, #324 @ 0x144 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 83c2b8 │ │ │ │ + b 83c2d8 │ │ │ │ cmp r3, #10 │ │ │ │ beq 2bd8d0 │ │ │ │ add r3, r6, #16384 @ 0x4000 │ │ │ │ ldr fp, [r3, #3904] @ 0xf40 │ │ │ │ cmp fp, #0 │ │ │ │ beq 2bdb70 │ │ │ │ mov r2, #100 @ 0x64 │ │ │ │ @@ -657051,15 +657051,15 @@ │ │ │ │ beq 2bda50 │ │ │ │ ldrb r3, [r5, #76] @ 0x4c │ │ │ │ cmp r3, #0 │ │ │ │ beq 2bda50 │ │ │ │ ldr r0, [r6, #660] @ 0x294 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ - bl 835420 │ │ │ │ + bl 835440 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bda50 │ │ │ │ cmp r5, r4 │ │ │ │ beq 2bddf4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 2bc6bc │ │ │ │ @@ -657070,28 +657070,28 @@ │ │ │ │ ldr r2, [sp, #96] @ 0x60 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ str r9, [sp, #16] │ │ │ │ str r5, [sp, #8] │ │ │ │ str r7, [sp] │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r6, #660] @ 0x294 │ │ │ │ - bl 836764 │ │ │ │ + bl 836784 │ │ │ │ ldr r2, [pc, #604] @ 2bde48 │ │ │ │ ldr r3, [pc, #576] @ 2bde30 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #316] @ 0x13c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ bne 2bde28 │ │ │ │ ldr r0, [r6, #660] @ 0x294 │ │ │ │ add sp, sp, #324 @ 0x144 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 833d20 │ │ │ │ + b 833d40 │ │ │ │ cmp r3, #10 │ │ │ │ beq 2bd8d0 │ │ │ │ b 2bd8ac │ │ │ │ ldr r2, [pc, #544] @ 2bde4c │ │ │ │ ldr r3, [pc, #512] @ 2bde30 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -657222,24 +657222,24 @@ │ │ │ │ b 2bdca8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq r5, r0, r7, r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawbeq r5, ip, r7, r2 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0x0128b818 │ │ │ │ - adceq lr, r7, r4, ror #8 │ │ │ │ + adceq lr, r7, r4, lsl #9 │ │ │ │ @ instruction: 0x012525a0 │ │ │ │ @ instruction: 0x0125240c │ │ │ │ smlawteq r5, ip, r3, r2 │ │ │ │ - adceq lr, r7, r0, ror #1 │ │ │ │ - @ instruction: 0x00a648b0 │ │ │ │ - ldrdeq r4, [r6], r4 @ │ │ │ │ - adceq r4, r6, r8, asr #1 │ │ │ │ - adceq r4, r6, r0, lsr #1 │ │ │ │ - umlaleq r4, r6, r4, r0 │ │ │ │ + adceq lr, r7, r0, lsl #2 │ │ │ │ + ldrdeq r4, [r6], r0 @ │ │ │ │ + strdeq r4, [r6], r4 @ │ │ │ │ + adceq r4, r6, r8, ror #1 │ │ │ │ + adceq r4, r6, r0, asr #1 │ │ │ │ + strheq r4, [r6], r4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr ip, [pc, #264] @ 2bdf88 │ │ │ │ mov r7, r3 │ │ │ │ ldr r3, [pc, #260] @ 2bdf8c │ │ │ │ @@ -657306,19 +657306,19 @@ │ │ │ │ str r4, [sp, #8] │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2bdeb4 │ │ │ │ @ instruction: 0x01252174 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq sp, r9, ip, lsl #17 │ │ │ │ - adcseq sp, r9, r8, asr #16 │ │ │ │ - adcseq sp, r9, ip, lsl #16 │ │ │ │ - adceq r4, r6, ip, lsl #14 │ │ │ │ - adceq lr, r7, r8, lsr r0 │ │ │ │ + adcseq sp, r9, ip, lsr #17 │ │ │ │ + adcseq sp, r9, r8, ror #16 │ │ │ │ + adcseq sp, r9, ip, lsr #16 │ │ │ │ + adceq r4, r6, ip, lsr #14 │ │ │ │ + adceq lr, r7, r8, asr r0 │ │ │ │ ldr r3, [r0, #32] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -657357,15 +657357,15 @@ │ │ │ │ tst r2, #1 │ │ │ │ bne 2be0b4 │ │ │ │ ldr r4, [r5, #28] │ │ │ │ cmp r4, #0 │ │ │ │ beq 2be068 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2be090 │ │ │ │ ldr r2, [r5, #40] @ 0x28 │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ ldr r0, [r5, #48] @ 0x30 │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ @@ -657396,42 +657396,42 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2be048 │ │ │ │ smlawteq r5, ip, pc, r1 @ │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq sp, r9, r8, asr r6 │ │ │ │ - strdeq sp, [r7], r0 @ │ │ │ │ - adceq r4, r6, r0, lsr #11 │ │ │ │ + adcseq sp, r9, r8, ror r6 │ │ │ │ + adceq sp, r7, r0, lsl sp │ │ │ │ + adceq r4, r6, r0, asr #11 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [r1, #40] @ 0x28 │ │ │ │ ldr r7, [r0, #24] │ │ │ │ ldr r8, [r3, #652] @ 0x28c │ │ │ │ mov r4, r1 │ │ │ │ add r6, r8, #900 @ 0x384 │ │ │ │ mov r5, r0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2be1b8 │ │ │ │ ldr r1, [r5, #28] │ │ │ │ mov r0, r4 │ │ │ │ bl 2bc1ec │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mvn r1, #0 │ │ │ │ ldr r6, [r3, #652] @ 0x28c │ │ │ │ add r8, r6, #900 @ 0x384 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2be1fc │ │ │ │ str r4, [r5, #32] │ │ │ │ ldrb r3, [r4, #64] @ 0x40 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ orr r3, r3, #2 │ │ │ │ strb r3, [r4, #64] @ 0x40 │ │ │ │ @@ -657454,15 +657454,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2be1d4 │ │ │ │ cmp r8, #0 │ │ │ │ bne 2be1c0 │ │ │ │ b 2be144 │ │ │ │ mov r3, #0 │ │ │ │ @@ -657471,15 +657471,15 @@ │ │ │ │ str r3, [r6, #900] @ 0x384 │ │ │ │ bl 1798a0 │ │ │ │ b 2be170 │ │ │ │ ldr r1, [r8, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 2be1f0 │ │ │ │ b 2be218 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -657502,15 +657502,15 @@ │ │ │ │ tst r2, #1 │ │ │ │ bne 2be430 │ │ │ │ ldr r6, [r5, #28] │ │ │ │ cmp r6, #0 │ │ │ │ beq 2be2ac │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2be3a8 │ │ │ │ add r3, sp, #16 │ │ │ │ mov r7, #0 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #100 @ 0x64 │ │ │ │ mov r1, r7 │ │ │ │ @@ -657586,15 +657586,15 @@ │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ bl 2be104 │ │ │ │ cmp r4, r7 │ │ │ │ beq 2be37c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, r7 │ │ │ │ bne 2be37c │ │ │ │ ldr r2, [pc, #136] @ 2be48c │ │ │ │ ldr r3, [pc, #108] @ 2be474 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -657626,17 +657626,17 @@ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawbeq r5, r8, sp, r1 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andeq r0, r1, r1 │ │ │ │ eorseq r0, r1, r1 │ │ │ │ @ instruction: 0x01251c74 │ │ │ │ strdeq r1, [r5, -r4]! │ │ │ │ - @ instruction: 0x00b9d2f4 │ │ │ │ - adceq sp, r7, r4, ror r9 │ │ │ │ - adceq r4, r6, r4, lsr #4 │ │ │ │ + adcseq sp, r9, r4, lsl r3 │ │ │ │ + umlaleq sp, r7, r4, r9 │ │ │ │ + adceq r4, r6, r4, asr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr lr, [pc, #556] @ 2be6e0 │ │ │ │ ldr ip, [pc, #556] @ 2be6e4 │ │ │ │ add lr, pc, lr │ │ │ │ @@ -657702,15 +657702,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r2 │ │ │ │ str r1, [r3], #8 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r5] │ │ │ │ mov r1, #1 │ │ │ │ str r4, [r2, #4] │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2be618 │ │ │ │ ldr r2, [pc, #288] @ 2be6f4 │ │ │ │ ldr r3, [pc, #268] @ 2be6e4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -657782,17 +657782,17 @@ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01251b24 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ andgt r3, r2, r0, lsl #26 │ │ │ │ @ instruction: 0x01251a24 │ │ │ │ eorsvc r0, sp, r4 │ │ │ │ ldrdeq r1, [r5, -r8]! │ │ │ │ - umlalseq sp, r9, r8, r0 │ │ │ │ - adceq sp, r7, r4, lsl #14 │ │ │ │ - @ instruction: 0x00a63fb4 │ │ │ │ + ldrheq sp, [r9], r8 @ │ │ │ │ + adceq sp, r7, r4, lsr #14 │ │ │ │ + ldrdeq r3, [r6], r4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [pc, #1016] @ 2beb24 │ │ │ │ @@ -657813,26 +657813,26 @@ │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ mov r4, r0 │ │ │ │ ldr fp, [r3, #652] @ 0x28c │ │ │ │ add r9, fp, #900 @ 0x384 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bea64 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 2bc1ec │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ mvn r1, #0 │ │ │ │ ldr fp, [r3, #652] @ 0x28c │ │ │ │ add r9, fp, #900 @ 0x384 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2beaa8 │ │ │ │ cmn sl, #1 │ │ │ │ beq 2be868 │ │ │ │ ldr r1, [r4, #284] @ 0x11c │ │ │ │ cmp r1, #0 │ │ │ │ beq 2bea48 │ │ │ │ @@ -657845,15 +657845,15 @@ │ │ │ │ mov r2, r5 │ │ │ │ blx r7 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ tst r3, #1 │ │ │ │ bne 2bea18 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2be834 │ │ │ │ ldr r2, [pc, #796] @ 2beb2c │ │ │ │ ldr r3, [pc, #788] @ 2beb28 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -658009,15 +658009,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ bne 2bea80 │ │ │ │ cmp fp, #0 │ │ │ │ bne 2bea6c │ │ │ │ b 2be788 │ │ │ │ mov r2, #0 │ │ │ │ @@ -658033,15 +658033,15 @@ │ │ │ │ blx r3 │ │ │ │ ldr r0, [fp] │ │ │ │ b 2be964 │ │ │ │ ldr r1, [fp, #900] @ 0x384 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov fp, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, fp │ │ │ │ mov r1, r0 │ │ │ │ beq 2bea9c │ │ │ │ b 2beae0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ ldr r1, [r0, #16] │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -658107,17 +658107,17 @@ │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2beb90 │ │ │ │ smlawbeq r5, r8, r4, r1 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ @ instruction: 0x0120e47c │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ - umlaleq r3, r6, r4, sl │ │ │ │ - umlalseq ip, r9, r4, fp │ │ │ │ - adceq sp, r7, ip, asr #7 │ │ │ │ + @ instruction: 0x00a63ab4 │ │ │ │ + @ instruction: 0x00b9cbb4 │ │ │ │ + adceq sp, r7, ip, ror #7 │ │ │ │ cmp r1, #13 │ │ │ │ bhi 2bec60 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [pc, #52] @ 2bec68 │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [lr, r1, lsl #2] │ │ │ │ cmp ip, #0 │ │ │ │ @@ -658128,15 +658128,15 @@ │ │ │ │ beq 2bec58 │ │ │ │ pop {lr} @ (ldr lr, [sp], #4) │ │ │ │ b 2beb40 │ │ │ │ mov r0, #0 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x00b9cab8 │ │ │ │ + @ instruction: 0x00b9cad8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r1, #0 │ │ │ │ ldr r7, [r0, #40] @ 0x28 │ │ │ │ mov r5, r0 │ │ │ │ @@ -658215,15 +658215,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3, lsl #2] │ │ │ │ add r0, r0, r3, lsl #2 │ │ │ │ str r1, [r0, #852] @ 0x354 │ │ │ │ bx lr │ │ │ │ mvn r3, #0 │ │ │ │ b 2bedb0 │ │ │ │ - adcseq ip, r9, r0, asr #18 │ │ │ │ + adcseq ip, r9, r0, ror #18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr ip, [pc, #468] @ 2befb4 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ str r2, [sp, #28] │ │ │ │ @@ -658341,19 +658341,19 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2bee10 │ │ │ │ @ instruction: 0x01251210 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - @ instruction: 0x00b9c9dc │ │ │ │ - adcseq ip, r9, ip, asr #19 │ │ │ │ - adcseq ip, r9, r4, lsr #17 │ │ │ │ - ldrdeq r3, [r6], r8 @ │ │ │ │ - adceq sp, r7, r4 │ │ │ │ + @ instruction: 0x00b9c9fc │ │ │ │ + adcseq ip, r9, ip, ror #19 │ │ │ │ + adcseq ip, r9, r4, asr #17 │ │ │ │ + strdeq r3, [r6], r8 @ │ │ │ │ + adceq sp, r7, r4, lsr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r8, [pc, #240] @ 2bf0d8 │ │ │ │ cmp r1, #13 │ │ │ │ sub sp, sp, #20 │ │ │ │ @@ -658413,20 +658413,20 @@ │ │ │ │ str r4, [sp, #8] │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ ldr r9, [r6, #804] @ 0x324 │ │ │ │ b 2bf048 │ │ │ │ @ instruction: 0x0125100c │ │ │ │ - umlalseq ip, r9, r4, r7 │ │ │ │ + @ instruction: 0x00b9c7b4 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ smlawteq r0, r4, pc, sp @ │ │ │ │ - umlalseq ip, r9, r4, r7 │ │ │ │ - adceq r3, r6, r0, asr #11 │ │ │ │ - adceq ip, r7, r4, lsl #30 │ │ │ │ + @ instruction: 0x00b9c7b4 │ │ │ │ + adceq r3, r6, r0, ror #11 │ │ │ │ + adceq ip, r7, r4, lsr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r0, #40] @ 0x28 │ │ │ │ mov r5, r1 │ │ │ │ @@ -658448,30 +658448,30 @@ │ │ │ │ rsb r2, r5, #0 │ │ │ │ and r3, r3, r2 │ │ │ │ add r5, r5, r3 │ │ │ │ str r3, [r4, #8] │ │ │ │ str r5, [r6, #296] @ 0x128 │ │ │ │ beq 2bf16c │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [r4, #12] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r1, #12] │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ mov r6, r0 │ │ │ │ beq 2bf1b0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bf1c8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r5 │ │ │ │ add r0, r6, #740 @ 0x2e4 │ │ │ │ str r3, [r5, #12] │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -658499,26 +658499,26 @@ │ │ │ │ sub r5, r5, #8 │ │ │ │ add r9, r0, #772 @ 0x304 │ │ │ │ mov r6, #0 │ │ │ │ ldr sl, [r4] │ │ │ │ mov r1, #1 │ │ │ │ subs r0, sl, #0 │ │ │ │ beq 2bf24c │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bf24c │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ bl 2bf178 │ │ │ │ ldr sl, [r4, #4] │ │ │ │ mov r1, #1 │ │ │ │ subs r0, sl, #0 │ │ │ │ str r6, [r4] │ │ │ │ beq 2bf278 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bf278 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ bl 2bf178 │ │ │ │ ldr r2, [r4, #8] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ @@ -658576,17 +658576,17 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2bf2f8 │ │ │ │ @ instruction: 0x01250d20 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - umlalseq ip, r9, r0, r4 │ │ │ │ - adceq ip, r7, r0, lsl #21 │ │ │ │ - adceq r3, r6, r0, lsr r3 │ │ │ │ + @ instruction: 0x00b9c4b0 │ │ │ │ + adceq ip, r7, r0, lsr #21 │ │ │ │ + adceq r3, r6, r0, asr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr ip, [pc, #536] @ 2bf5a4 │ │ │ │ ldr r3, [pc, #536] @ 2bf5a8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -658602,15 +658602,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ add r6, r0, r3, lsl #2 │ │ │ │ ldr r5, [r6, #304] @ 0x130 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2bf404 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r2, [pc, #472] @ 2bf5b4 │ │ │ │ ldr r3, [pc, #456] @ 2bf5a8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -658628,20 +658628,20 @@ │ │ │ │ ldr r9, [r6, #304] @ 0x130 │ │ │ │ cmp r9, r0 │ │ │ │ mov r8, r0 │ │ │ │ beq 2bf458 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bf43c │ │ │ │ mov r1, #1 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r9, #0 │ │ │ │ beq 2bf458 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bf534 │ │ │ │ ldr r5, [r4, #360] @ 0x168 │ │ │ │ str r8, [sp] │ │ │ │ cmn r5, #5 │ │ │ │ str r8, [r6, #304] @ 0x130 │ │ │ │ bhi 2bf598 │ │ │ │ @@ -658721,15 +658721,15 @@ │ │ │ │ str r3, [r4, #352] @ 0x160 │ │ │ │ b 2bf4e4 │ │ │ │ mov r0, #0 │ │ │ │ b 2bf4e8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01250c6c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq ip, r9, r4, ror #7 │ │ │ │ + adcseq ip, r9, r4, lsl #8 │ │ │ │ @ instruction: 0x01250c44 │ │ │ │ @ instruction: 0x01250c1c │ │ │ │ andeq r1, r0, r0, lsl #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -658788,19 +658788,19 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2bf614 │ │ │ │ mvn r7, #0 │ │ │ │ b 2bf600 │ │ │ │ @ instruction: 0x01250a14 │ │ │ │ - umlalseq ip, r9, r8, r1 │ │ │ │ + @ instruction: 0x00b9c1b8 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq ip, r9, r4, lsl #3 │ │ │ │ - adceq r2, r6, r4, ror #31 │ │ │ │ - adceq ip, r7, ip, lsr #14 │ │ │ │ + adcseq ip, r9, r4, lsr #3 │ │ │ │ + adceq r3, r6, r4 │ │ │ │ + adceq ip, r7, ip, asr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #20 │ │ │ │ mov r7, r0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -658827,15 +658827,15 @@ │ │ │ │ add r3, r4, #40 @ 0x28 │ │ │ │ str r2, [r1, #4] │ │ │ │ str r1, [r2] │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #44] @ 0x2c │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bf790 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r2, [r5, #264] @ 0x108 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ @@ -658871,17 +658871,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2bf70c │ │ │ │ @ instruction: 0x01250904 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq ip, r9, r8, lsr r0 │ │ │ │ - ldrdeq ip, [r7], ip @ │ │ │ │ - adceq r2, r6, ip, lsl #29 │ │ │ │ + adcseq ip, r9, r8, asr r0 │ │ │ │ + strdeq ip, [r7], ip @ │ │ │ │ + adceq r2, r6, ip, lsr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r1, #24] │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [r3] │ │ │ │ @@ -658941,19 +658941,19 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2bf868 │ │ │ │ mvn r5, #0 │ │ │ │ b 2bf854 │ │ │ │ smlawteq r5, r0, r7, r0 │ │ │ │ - adcseq fp, r9, r4, asr #30 │ │ │ │ + adcseq fp, r9, r4, ror #30 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - @ instruction: 0x00b9befc │ │ │ │ - adceq r2, r6, r0, lsl #27 │ │ │ │ - adceq ip, r7, r8, asr #9 │ │ │ │ + adcseq fp, r9, ip, lsl pc │ │ │ │ + adceq r2, r6, r0, lsr #27 │ │ │ │ + adceq ip, r7, r8, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -658987,15 +658987,15 @@ │ │ │ │ ldr r2, [r5, #844] @ 0x34c │ │ │ │ add r3, r4, #40 @ 0x28 │ │ │ │ str r2, [r4, #40] @ 0x28 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r2, #4] │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r5, #844] @ 0x34c │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2bf9e8 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ @@ -659021,17 +659021,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2bf970 │ │ │ │ smulwbeq r5, r0, r6 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq fp, r9, r0, asr #27 │ │ │ │ - adceq ip, r7, r4, lsl #7 │ │ │ │ - adceq r2, r6, r4, lsr ip │ │ │ │ + adcseq fp, r9, r0, ror #27 │ │ │ │ + adceq ip, r7, r4, lsr #7 │ │ │ │ + adceq r2, r6, r4, asr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [r0, #296] @ 0x128 │ │ │ │ mov r4, r0 │ │ │ │ cmp r6, #0 │ │ │ │ @@ -659046,15 +659046,15 @@ │ │ │ │ ldr r3, [r4, #356] @ 0x164 │ │ │ │ ldr r8, [r4, #40] @ 0x28 │ │ │ │ ldr r5, [r3, r2] │ │ │ │ str r2, [r4, #360] @ 0x168 │ │ │ │ mov r0, r5 │ │ │ │ str r7, [r5, #16] │ │ │ │ str r6, [r5, #20] │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bfa90 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ bl 2bf178 │ │ │ │ b 2bfa90 │ │ │ │ str r3, [r4, #296] @ 0x128 │ │ │ │ @@ -659200,15 +659200,15 @@ │ │ │ │ add r4, r6, #300 @ 0x12c │ │ │ │ add r8, r6, #340 @ 0x154 │ │ │ │ mov r7, #0 │ │ │ │ ldr r5, [r4, #4]! │ │ │ │ mov r1, #1 │ │ │ │ subs r0, r5, #0 │ │ │ │ beq 2bfd40 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2bfd40 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 2bf178 │ │ │ │ cmp r8, r4 │ │ │ │ str r7, [r4] │ │ │ │ @@ -659222,15 +659222,15 @@ │ │ │ │ bne 2bfcf0 │ │ │ │ mvn r1, #0 │ │ │ │ mov ip, #1 │ │ │ │ ands r3, r3, ip, lsl r1 │ │ │ │ movne r1, ip │ │ │ │ moveq r1, #0 │ │ │ │ b 2bfcdc │ │ │ │ - adcseq fp, r9, r8, lsr #22 │ │ │ │ + adcseq fp, r9, r8, asr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r8, [r0, #40] @ 0x28 │ │ │ │ mov r5, r0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -659258,15 +659258,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3, lsl #2] │ │ │ │ add r0, r0, r3, lsl #2 │ │ │ │ str r1, [r0, #804] @ 0x324 │ │ │ │ bx lr │ │ │ │ mvn r3, #0 │ │ │ │ b 2bfdfc │ │ │ │ - umlalseq fp, r9, ip, r9 │ │ │ │ + @ instruction: 0x00b9b9bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #16 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, #24 │ │ │ │ @@ -659329,20 +659329,20 @@ │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #2 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - @ instruction: 0x00b9b9bb │ │ │ │ + @ instruction: 0x00b9b9db │ │ │ │ @ instruction: 0x01250160 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq fp, r9, r4, ror r9 │ │ │ │ - strdeq ip, [r7], ip @ │ │ │ │ - umlaleq r2, r6, r0, r7 │ │ │ │ + umlalseq fp, r9, r4, r9 │ │ │ │ + adceq ip, r7, ip, lsl r1 │ │ │ │ + @ instruction: 0x00a627b0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldrb r3, [r1] │ │ │ │ ldr r2, [pc, #468] @ 2c0134 │ │ │ │ tst r3, #2 │ │ │ │ @@ -659461,17 +659461,17 @@ │ │ │ │ stm sp, {ip, lr} │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2c00f4 │ │ │ │ smlawbeq r5, r8, r0, r0 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq fp, r9, r8, asr #14 │ │ │ │ - adceq fp, r7, r8, ror #29 │ │ │ │ - adceq r2, r6, r8, asr r5 │ │ │ │ + adcseq fp, r9, r8, ror #14 │ │ │ │ + adceq fp, r7, r8, lsl #30 │ │ │ │ + adceq r2, r6, r8, ror r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #128] @ 2c01e0 │ │ │ │ ldr r2, [pc, #128] @ 2c01e4 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -659502,20 +659502,20 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ mov r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - adcseq fp, r9, pc, lsl #14 │ │ │ │ + adcseq fp, r9, pc, lsr #14 │ │ │ │ smlawbeq r4, ip, lr, pc @ │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq fp, r9, r8, asr #13 │ │ │ │ - adceq fp, r7, r8, lsr #28 │ │ │ │ - @ instruction: 0x00a624bc │ │ │ │ + adcseq fp, r9, r8, ror #13 │ │ │ │ + adceq fp, r7, r8, asr #28 │ │ │ │ + ldrdeq r2, [r6], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldrb r4, [r1] │ │ │ │ sub sp, sp, #20 │ │ │ │ ands sl, r4, #2 │ │ │ │ @@ -659690,20 +659690,20 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ mov r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - adcseq fp, r9, pc, lsr #8 │ │ │ │ + adcseq fp, r9, pc, asr #8 │ │ │ │ msreq LR_abt, ip @ │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq fp, r9, r8, ror #7 │ │ │ │ - adceq fp, r7, r8, lsr fp │ │ │ │ - adceq r2, r6, ip, asr #3 │ │ │ │ + adcseq fp, r9, r8, lsl #8 │ │ │ │ + adceq fp, r7, r8, asr fp │ │ │ │ + adceq r2, r6, ip, ror #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldrb r5, [r1] │ │ │ │ sub sp, sp, #28 │ │ │ │ ands r3, r5, #2 │ │ │ │ @@ -660510,20 +660510,20 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ mov r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - adcseq sl, r9, pc, ror #14 │ │ │ │ + adcseq sl, r9, pc, lsl #15 │ │ │ │ smlawteq r4, ip, lr, lr │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adcseq sl, r9, r8, lsr #14 │ │ │ │ - adceq sl, r7, r8, ror #28 │ │ │ │ - strdeq r1, [r6], ip @ │ │ │ │ + adcseq sl, r9, r8, asr #14 │ │ │ │ + adceq sl, r7, r8, lsl #29 │ │ │ │ + adceq r1, r6, ip, lsl r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldrb r4, [r1] │ │ │ │ sub sp, sp, #28 │ │ │ │ ands r3, r4, #2 │ │ │ │ @@ -661302,21 +661302,21 @@ │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #1304] @ 0x518 │ │ │ │ mov r5, r1 │ │ │ │ cmp r4, #0 │ │ │ │ beq 2c1e30 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ mov r1, #1 │ │ │ │ orr r3, r3, r5 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 2bba70 │ │ │ │ ldr r4, [r0, #1300] @ 0x514 │ │ │ │ cmp r4, #0 │ │ │ │ @@ -661877,20 +661877,20 @@ │ │ │ │ mov r3, r0 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ mov r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - adcseq r9, r9, r3, lsr #4 │ │ │ │ + adcseq r9, r9, r3, asr #4 │ │ │ │ @ instruction: 0x0124d970 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - adceq r9, r7, ip, ror #18 │ │ │ │ - adceq r9, r7, ip, lsl #18 │ │ │ │ - adceq pc, r5, r0, lsr #31 │ │ │ │ + adceq r9, r7, ip, lsl #19 │ │ │ │ + adceq r9, r7, ip, lsr #18 │ │ │ │ + adceq pc, r5, r0, asr #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #2936] @ 2c32a4 │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -663582,15 +663582,15 @@ │ │ │ │ str r1, [r4, #4] │ │ │ │ str r3, [r4, #8] │ │ │ │ str r2, [r4] │ │ │ │ ldr r3, [r0, #480] @ 0x1e0 │ │ │ │ str r3, [r4, #12] │ │ │ │ add sp, sp, #84 @ 0x54 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - umlalseq r7, r9, r0, r7 │ │ │ │ + @ instruction: 0x00b977b0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [r1] │ │ │ │ bl 23583c │ │ │ │ @@ -665084,15 +665084,15 @@ │ │ │ │ b 2c583c │ │ │ │ ldr r9, [pc, #24] @ 2c5920 │ │ │ │ mov r8, #2883584 @ 0x2c0000 │ │ │ │ b 2c583c │ │ │ │ ldr r9, [pc, #12] @ 2c5920 │ │ │ │ mov r8, #2097152 @ 0x200000 │ │ │ │ b 2c583c │ │ │ │ - adcseq r6, r9, r0, ror #1 │ │ │ │ + adcseq r6, r9, r0, lsl #2 │ │ │ │ eorsvc r8, r4, r5 │ │ │ │ eorsvc r8, r2, r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ @@ -665153,15 +665153,15 @@ │ │ │ │ str ip, [sp] │ │ │ │ bl 2c57f8 │ │ │ │ ldr r4, [sp, #24] │ │ │ │ cmp r4, #0 │ │ │ │ beq 2c597c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2c597c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -665281,15 +665281,15 @@ │ │ │ │ ldr r1, [r6] │ │ │ │ ldr r2, [sp, #4] │ │ │ │ b 2c5adc │ │ │ │ mov r3, #2621440 @ 0x280000 │ │ │ │ b 2c5b34 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ - @ instruction: 0x00b95df3 │ │ │ │ + adcseq r5, r9, r3, lsl lr │ │ │ │ blt ff6c5c38 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [r1, #112] @ 0x70 │ │ │ │ @@ -665417,16 +665417,16 @@ │ │ │ │ b 2c5d4c │ │ │ │ mov r3, #2621440 @ 0x280000 │ │ │ │ b 2c5d4c │ │ │ │ mov r3, #2621440 @ 0x280000 │ │ │ │ b 2c5d84 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0xffff9669 │ │ │ │ - adcseq r5, r9, lr, asr #24 │ │ │ │ - @ instruction: 0x00b95bf5 │ │ │ │ + adcseq r5, r9, lr, ror #24 │ │ │ │ + adcseq r5, r9, r5, lsl ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr lr, [r1, #116] @ 0x74 │ │ │ │ mov ip, r2 │ │ │ │ ldrb lr, [lr, #370] @ 0x172 │ │ │ │ @@ -665980,17 +665980,17 @@ │ │ │ │ add r2, r1, #16 │ │ │ │ b 2c65d4 │ │ │ │ mov r3, #2621440 @ 0x280000 │ │ │ │ add r2, r1, #16 │ │ │ │ b 2c65d4 │ │ │ │ add r2, r1, #16 │ │ │ │ b 2c65d0 │ │ │ │ - adcseq r5, r9, ip, asr #7 │ │ │ │ + adcseq r5, r9, ip, ror #7 │ │ │ │ eorsvc r8, r2, r3 │ │ │ │ - adcseq r5, r9, r3, lsr #7 │ │ │ │ + adcseq r5, r9, r3, asr #7 │ │ │ │ eorsvc r8, r4, r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldrb r3, [r0, #92] @ 0x5c │ │ │ │ sub sp, sp, #12 │ │ │ │ @@ -666194,15 +666194,15 @@ │ │ │ │ lsl r2, r9, #2 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ str ip, [sp] │ │ │ │ bl 2c6504 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2c6aa8 │ │ │ │ ldr r2, [pc, #88] @ 2c6adc │ │ │ │ ldr r3, [pc, #72] @ 2c6ad0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ @@ -666339,15 +666339,15 @@ │ │ │ │ str r8, [sp] │ │ │ │ bl 2c6504 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ cmp r4, #0 │ │ │ │ beq 2c6b6c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2c6b6c │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -666466,15 +666466,15 @@ │ │ │ │ mov r3, #16 │ │ │ │ bl 2c57f8 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ cmp r4, #0 │ │ │ │ beq 2c6ed8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ bne 2c6ed8 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r0, #704] @ 0x2c0 │ │ │ │ blx r3 │ │ │ │ @@ -669530,99 +669530,99 @@ │ │ │ │ ldrb r1, [r7, #137] @ 0x89 │ │ │ │ mov r0, r6 │ │ │ │ bl 1835a4 │ │ │ │ strb r0, [r7, #137] @ 0x89 │ │ │ │ b 2c982c │ │ │ │ @ instruction: 0x01246fe4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r3, r7, ip, lsr #32 │ │ │ │ + adceq r3, r7, ip, asr #32 │ │ │ │ @ instruction: 0x01246f9c │ │ │ │ - umlaleq r4, r7, r0, r9 │ │ │ │ - adceq r0, r6, r4, asr #32 │ │ │ │ - adceq r4, r7, r0, ror #18 │ │ │ │ - @ instruction: 0x00a72fb4 │ │ │ │ - adceq r2, r7, ip, asr pc │ │ │ │ + @ instruction: 0x00a749b0 │ │ │ │ + adceq r0, r6, r4, rrx │ │ │ │ + adceq r4, r7, r0, lsl #19 │ │ │ │ + ldrdeq r2, [r7], r4 @ │ │ │ │ + adceq r2, r7, ip, ror pc │ │ │ │ + adceq r2, r7, r4, ror pc │ │ │ │ + adceq r2, r7, r0, ror pc │ │ │ │ + adceq r2, r7, ip, ror #30 │ │ │ │ + adceq r2, r7, r8, ror #30 │ │ │ │ + adceq r2, r7, r4, ror #30 │ │ │ │ + adceq r2, r7, r8, ror #30 │ │ │ │ + adceq r2, r7, r0, ror pc │ │ │ │ + adceq r2, r7, r8, ror pc │ │ │ │ + adceq r2, r7, r0, lsl #31 │ │ │ │ + adceq r2, r7, r0, lsl #31 │ │ │ │ + adceq r2, r7, ip, ror pc │ │ │ │ + adceq r2, r7, r0, ror pc │ │ │ │ + adceq r2, r7, r8, ror #30 │ │ │ │ + adceq r2, r7, r0, ror #30 │ │ │ │ + adceq r2, r7, r8, asr pc │ │ │ │ adceq r2, r7, r4, asr pc │ │ │ │ + adceq r2, r7, r4, asr pc │ │ │ │ + adceq r2, r7, r4, ror #30 │ │ │ │ + adceq r2, r7, r4, ror #30 │ │ │ │ + adceq r2, r7, r0, ror #30 │ │ │ │ + adceq r2, r7, r8, asr pc │ │ │ │ adceq r2, r7, r0, asr pc │ │ │ │ - adceq r2, r7, ip, asr #30 │ │ │ │ + adceq r2, r7, r0, asr pc │ │ │ │ + adceq r2, r7, r4, asr pc │ │ │ │ + adceq r2, r7, r4, asr pc │ │ │ │ adceq r2, r7, r8, asr #30 │ │ │ │ - adceq r2, r7, r4, asr #30 │ │ │ │ adceq r2, r7, r8, asr #30 │ │ │ │ - adceq r2, r7, r0, asr pc │ │ │ │ - adceq r2, r7, r8, asr pc │ │ │ │ - adceq r2, r7, r0, ror #30 │ │ │ │ - adceq r2, r7, r0, ror #30 │ │ │ │ - adceq r2, r7, ip, asr pc │ │ │ │ - adceq r2, r7, r0, asr pc │ │ │ │ adceq r2, r7, r8, asr #30 │ │ │ │ adceq r2, r7, r0, asr #30 │ │ │ │ - adceq r2, r7, r8, lsr pc │ │ │ │ - adceq r2, r7, r4, lsr pc │ │ │ │ + adceq r2, r7, ip, lsr pc │ │ │ │ + adceq r2, r7, ip, lsr pc │ │ │ │ adceq r2, r7, r4, lsr pc │ │ │ │ - adceq r2, r7, r4, asr #30 │ │ │ │ - adceq r2, r7, r4, asr #30 │ │ │ │ - adceq r2, r7, r0, asr #30 │ │ │ │ - adceq r2, r7, r8, lsr pc │ │ │ │ - adceq r2, r7, r0, lsr pc │ │ │ │ adceq r2, r7, r0, lsr pc │ │ │ │ - adceq r2, r7, r4, lsr pc │ │ │ │ - adceq r2, r7, r4, lsr pc │ │ │ │ - adceq r2, r7, r8, lsr #30 │ │ │ │ adceq r2, r7, r8, lsr #30 │ │ │ │ + adceq r2, r7, ip, lsl pc │ │ │ │ adceq r2, r7, r8, lsr #30 │ │ │ │ adceq r2, r7, r0, lsr #30 │ │ │ │ - adceq r2, r7, ip, lsl pc │ │ │ │ - adceq r2, r7, ip, lsl pc │ │ │ │ adceq r2, r7, r4, lsl pc │ │ │ │ - adceq r2, r7, r0, lsl pc │ │ │ │ adceq r2, r7, r8, lsl #30 │ │ │ │ - strdeq r2, [r7], ip @ │ │ │ │ adceq r2, r7, r8, lsl #30 │ │ │ │ - adceq r2, r7, r0, lsl #30 │ │ │ │ - strdeq r2, [r7], r4 @ │ │ │ │ - adceq r2, r7, r8, ror #29 │ │ │ │ - adceq r2, r7, r8, ror #29 │ │ │ │ - strdeq r2, [r7], r0 @ │ │ │ │ - adceq r2, r7, ip, ror #29 │ │ │ │ - ldrdeq r2, [r7], ip @ │ │ │ │ - ldrdeq r2, [r7], ip @ │ │ │ │ - adceq r2, r7, r4, ror #29 │ │ │ │ - adceq r2, r7, r8, ror #29 │ │ │ │ - adceq r2, r7, r4, ror #29 │ │ │ │ - strdeq r2, [r7], r4 @ │ │ │ │ - strdeq r2, [r7], r8 @ │ │ │ │ - adceq r2, r7, ip, lsl #30 │ │ │ │ - adceq r2, r7, ip, lsl #30 │ │ │ │ + adceq r2, r7, r0, lsl pc │ │ │ │ adceq r2, r7, ip, lsl #30 │ │ │ │ + strdeq r2, [r7], ip @ │ │ │ │ + strdeq r2, [r7], ip @ │ │ │ │ + adceq r2, r7, r4, lsl #30 │ │ │ │ + adceq r2, r7, r8, lsl #30 │ │ │ │ + adceq r2, r7, r4, lsl #30 │ │ │ │ adceq r2, r7, r4, lsl pc │ │ │ │ - adceq r2, r7, ip, lsl pc │ │ │ │ - adceq r2, r7, ip, lsl pc │ │ │ │ - adceq r2, r7, r0, lsr #30 │ │ │ │ - adceq r2, r7, r0, lsr #30 │ │ │ │ - adceq r2, r7, r0, lsr #30 │ │ │ │ - adceq r2, r7, r0, lsr pc │ │ │ │ - adceq r2, r7, r8, lsr pc │ │ │ │ - adceq r2, r7, r8, lsr pc │ │ │ │ + adceq r2, r7, r8, lsl pc │ │ │ │ + adceq r2, r7, ip, lsr #30 │ │ │ │ + adceq r2, r7, ip, lsr #30 │ │ │ │ + adceq r2, r7, ip, lsr #30 │ │ │ │ + adceq r2, r7, r4, lsr pc │ │ │ │ adceq r2, r7, ip, lsr pc │ │ │ │ adceq r2, r7, ip, lsr pc │ │ │ │ - adceq r2, r7, r8, lsr pc │ │ │ │ adceq r2, r7, r0, asr #30 │ │ │ │ adceq r2, r7, r0, asr #30 │ │ │ │ - adceq r2, r7, r8, lsr pc │ │ │ │ - adceq r2, r7, ip, lsr pc │ │ │ │ - adceq r2, r7, ip, lsr pc │ │ │ │ - adceq r2, r7, ip, lsr pc │ │ │ │ - adceq r2, r7, ip, lsr pc │ │ │ │ - adceq r2, r7, r0, lsr pc │ │ │ │ - adceq r2, r7, ip, lsr #30 │ │ │ │ + adceq r2, r7, r0, asr #30 │ │ │ │ + adceq r2, r7, r0, asr pc │ │ │ │ + adceq r2, r7, r8, asr pc │ │ │ │ + adceq r2, r7, r8, asr pc │ │ │ │ + adceq r2, r7, ip, asr pc │ │ │ │ + adceq r2, r7, ip, asr pc │ │ │ │ + adceq r2, r7, r8, asr pc │ │ │ │ + adceq r2, r7, r0, ror #30 │ │ │ │ + adceq r2, r7, r0, ror #30 │ │ │ │ + adceq r2, r7, r8, asr pc │ │ │ │ + adceq r2, r7, ip, asr pc │ │ │ │ + adceq r2, r7, ip, asr pc │ │ │ │ + adceq r2, r7, ip, asr pc │ │ │ │ + adceq r2, r7, ip, asr pc │ │ │ │ + adceq r2, r7, r0, asr pc │ │ │ │ + adceq r2, r7, ip, asr #30 │ │ │ │ @ instruction: 0x012467bc │ │ │ │ - adceq r2, r7, ip, ror r5 │ │ │ │ - adceq r8, r5, ip, lsr #23 │ │ │ │ - adceq r2, r7, r4, lsr #9 │ │ │ │ - ldrdeq r8, [r5], r4 @ │ │ │ │ + umlaleq r2, r7, ip, r5 │ │ │ │ + adceq r8, r5, ip, asr #23 │ │ │ │ + adceq r2, r7, r4, asr #9 │ │ │ │ + strdeq r8, [r5], r4 @ │ │ │ │ ldr r3, [pc, #236] @ 2ca0d8 │ │ │ │ mov r2, #0 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [pc, #224] @ 2ca0dc │ │ │ │ mov r6, r2 │ │ │ │ b 2ca064 │ │ │ │ @@ -669805,24 +669805,24 @@ │ │ │ │ sub sp, sp, #124 @ 0x7c │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r5, r0 │ │ │ │ mov r0, sp │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #116] @ 0x74 │ │ │ │ mov r3, #0 │ │ │ │ - bl 95a6f0 │ │ │ │ + bl 95a710 │ │ │ │ ldr r1, [pc, #100] @ 2ca34c │ │ │ │ mov r2, #16 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, sp │ │ │ │ add r4, sp, #96 @ 0x60 │ │ │ │ - bl 95a73c │ │ │ │ + bl 95a75c │ │ │ │ mov r1, sp │ │ │ │ mov r0, r4 │ │ │ │ - bl 95a804 │ │ │ │ + bl 95a824 │ │ │ │ mov r2, #16 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 3a9ac │ │ │ │ ldr r2, [pc, #52] @ 2ca350 │ │ │ │ ldr r3, [pc, #40] @ 2ca348 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -669833,15 +669833,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 2ca340 │ │ │ │ add sp, sp, #124 @ 0x7c │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01245d3c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r5, r5, r4, lsl #7 │ │ │ │ + adcseq r5, r5, r4, lsr #7 │ │ │ │ ldrdeq r5, [r4, -ip]! │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3960] @ 0xf78 │ │ │ │ ldr r2, [pc, #156] @ 2ca408 │ │ │ │ ldr r3, [pc, #156] @ 2ca40c │ │ │ │ @@ -669850,28 +669850,28 @@ │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r5, r0 │ │ │ │ mov r0, sp │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #116] @ 0x74 │ │ │ │ mov r3, #0 │ │ │ │ mov r6, r1 │ │ │ │ - bl 95a6f0 │ │ │ │ + bl 95a710 │ │ │ │ ldr r1, [pc, #116] @ 2ca410 │ │ │ │ mov r2, #9 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, sp │ │ │ │ - bl 95a73c │ │ │ │ + bl 95a75c │ │ │ │ add r4, sp, #96 @ 0x60 │ │ │ │ mov r2, #16 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, sp │ │ │ │ - bl 95a73c │ │ │ │ + bl 95a75c │ │ │ │ mov r1, sp │ │ │ │ mov r0, r4 │ │ │ │ - bl 95a804 │ │ │ │ + bl 95a824 │ │ │ │ mov r2, #16 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 3a9ac │ │ │ │ ldr r2, [pc, #52] @ 2ca414 │ │ │ │ ldr r3, [pc, #40] @ 2ca40c │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -669882,15 +669882,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ bne 2ca404 │ │ │ │ add sp, sp, #120 @ 0x78 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r4, ip, ip, r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq pc, r6, ip, asr #7 │ │ │ │ + adceq pc, r6, ip, ror #7 │ │ │ │ @ instruction: 0x01245c18 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, sp, #20 │ │ │ │ str r1, [sp, #12] │ │ │ │ @@ -669898,15 +669898,15 @@ │ │ │ │ bl 17a764 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 2ca4a8 │ │ │ │ ldr r4, [r4, #8] │ │ │ │ mov r1, #1 │ │ │ │ add r5, r4, #16 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2ca4b4 │ │ │ │ ldr r3, [r4, #60] @ 0x3c │ │ │ │ add r5, r4, #56 @ 0x38 │ │ │ │ cmp r5, r3 │ │ │ │ beq 2ca494 │ │ │ │ ldr r1, [r4, #24] │ │ │ │ @@ -669925,22 +669925,22 @@ │ │ │ │ str r5, [r4, #60] @ 0x3c │ │ │ │ str r5, [r4, #56] @ 0x38 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ ldr r4, [pc, #20] @ 2ca4dc │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - adceq r2, r7, r8, ror r4 │ │ │ │ - strdeq r8, [r5], r0 @ │ │ │ │ + umlaleq r2, r7, r8, r4 │ │ │ │ + adceq r8, r5, r0, lsl r2 │ │ │ │ @ instruction: 0x0127ed9c │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r0, #8] │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ @@ -670063,15 +670063,15 @@ │ │ │ │ mov r6, r0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [fp, #-32] @ 0xffffffe0 │ │ │ │ mov r3, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ca820 │ │ │ │ ldrh r7, [r6, #72] @ 0x48 │ │ │ │ ldr r2, [pc, #452] @ 2ca8c0 │ │ │ │ lsl r3, r7, #2 │ │ │ │ add r3, r3, #7 │ │ │ │ lsr r3, r3, #3 │ │ │ │ @@ -670103,15 +670103,15 @@ │ │ │ │ cmp r7, r4 │ │ │ │ str r0, [r8, #4]! │ │ │ │ bne 2ca758 │ │ │ │ ldr r4, [pc, #332] @ 2ca8c8 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ca86c │ │ │ │ mov r4, #0 │ │ │ │ ldr r3, [r6, #76] @ 0x4c │ │ │ │ ldr r0, [r3, r4, lsl #2] │ │ │ │ bl 2ce174 │ │ │ │ add r4, r4, #1 │ │ │ │ @@ -670134,15 +670134,15 @@ │ │ │ │ add r3, sp, r2 │ │ │ │ str r0, [r3] │ │ │ │ b 2ca744 │ │ │ │ ldr r4, [pc, #216] @ 2ca8d0 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2ca7b4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [r4] │ │ │ │ bl 1798a0 │ │ │ │ b 2ca7b4 │ │ │ │ @@ -670154,15 +670154,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 2ca844 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2ca830 │ │ │ │ b 2ca6f0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -670171,15 +670171,15 @@ │ │ │ │ str r3, [r4] │ │ │ │ bl 1798a0 │ │ │ │ b 2ca790 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 2ca888 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2ca828 │ │ │ │ b 2ca6f0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @@ -670237,26 +670237,26 @@ │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 2ca924 │ │ │ │ ldr r6, [pc, #256] @ 2caa90 │ │ │ │ mov r2, #1 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2caa18 │ │ │ │ ldr r6, [pc, #228] @ 2caa94 │ │ │ │ mov r2, r4 │ │ │ │ add r1, r4, #8 │ │ │ │ ldr r0, [r7, #12] │ │ │ │ add r6, pc, r6 │ │ │ │ bl 17a7a0 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2caa00 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [r4, #24] │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [r0, #3208] @ 0xc88 │ │ │ │ @@ -670274,15 +670274,15 @@ │ │ │ │ b 2ca9d4 │ │ │ │ cmp r0, #2 │ │ │ │ beq 2caa48 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2caa24 │ │ │ │ cmp r8, #0 │ │ │ │ beq 2ca9a8 │ │ │ │ ldr r6, [pc, #72] @ 2caa98 │ │ │ │ add r6, pc, r6 │ │ │ │ @@ -670290,15 +670290,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2caa64 │ │ │ │ cmp r8, #0 │ │ │ │ bne 2caa50 │ │ │ │ b 2ca9a8 │ │ │ │ andeq r0, r0, r3, lsl #8 │ │ │ │ @@ -670313,15 +670313,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ str r1, [r0] │ │ │ │ blx r3 │ │ │ │ mov r3, #3 │ │ │ │ str r3, [r4, #20] │ │ │ │ strd r0, [r4, #32] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r5, #1 │ │ │ │ str r5, [r4, #16] │ │ │ │ add r3, r4, #56 @ 0x38 │ │ │ │ add r2, r4, #80 @ 0x50 │ │ │ │ str r3, [r4, #56] @ 0x38 │ │ │ │ str r3, [r4, #60] @ 0x3c │ │ │ │ strh r5, [r4, #74] @ 0x4a │ │ │ │ @@ -670365,27 +670365,27 @@ │ │ │ │ mov r7, r2 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r2, #1 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #0 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cac08 │ │ │ │ ldr r0, [r5, #12] │ │ │ │ mov r1, r6 │ │ │ │ bl 2ca418 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 2cabf0 │ │ │ │ ldr r5, [pc, #216] @ 2cac9c │ │ │ │ mvn r1, #0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cac54 │ │ │ │ ldr r3, [pc, #192] @ 2caca0 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r4, r3 │ │ │ │ movne r0, r4 │ │ │ │ moveq r0, #0 │ │ │ │ @@ -670404,15 +670404,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cac2c │ │ │ │ cmp r8, #0 │ │ │ │ bne 2cac18 │ │ │ │ b 2caba8 │ │ │ │ mov r3, #0 │ │ │ │ @@ -670421,15 +670421,15 @@ │ │ │ │ str r3, [r5] │ │ │ │ bl 1798a0 │ │ │ │ b 2cabd8 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cac70 │ │ │ │ cmp r8, #0 │ │ │ │ bne 2cac10 │ │ │ │ b 2caba8 │ │ │ │ @ instruction: 0x0127e738 │ │ │ │ @@ -670481,23 +670481,23 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ add r9, pc, r9 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ b 2cad80 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cae8c │ │ │ │ cmp r4, r9 │ │ │ │ bne 2cae34 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cae40 │ │ │ │ ldr r3, [r5, #20] │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ @@ -670527,15 +670527,15 @@ │ │ │ │ bl 2ca5d0 │ │ │ │ mov r4, r0 │ │ │ │ b 2cad64 │ │ │ │ ldr r4, [pc, #212] @ 2caef0 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2caed0 │ │ │ │ mov r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp r0, #2 │ │ │ │ @@ -670546,15 +670546,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 2cae64 │ │ │ │ cmp sl, #0 │ │ │ │ bne 2cae50 │ │ │ │ b 2cad98 │ │ │ │ mov r3, #0 │ │ │ │ @@ -670563,15 +670563,15 @@ │ │ │ │ str r3, [r7] │ │ │ │ bl 1798a0 │ │ │ │ b 2cad78 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 2caea8 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2cae48 │ │ │ │ b 2cad98 │ │ │ │ mov r1, #1 │ │ │ │ @@ -670607,27 +670607,27 @@ │ │ │ │ mov r2, #1 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r4, [sp, #8] │ │ │ │ str r3, [sp, #16] │ │ │ │ str r3, [sp, #20] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb07c │ │ │ │ ldr r0, [r5, #16] │ │ │ │ mov r1, r4 │ │ │ │ bl 2ca418 │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 2cafe0 │ │ │ │ ldr r7, [pc, #448] @ 2cb14c │ │ │ │ mvn r1, #0 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb0c8 │ │ │ │ ldr r3, [pc, #424] @ 2cb150 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r6, r3 │ │ │ │ beq 2cafe0 │ │ │ │ ldr r2, [pc, #412] @ 2cb154 │ │ │ │ @@ -670690,15 +670690,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 2cb0a0 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2cb08c │ │ │ │ b 2caf70 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -670707,25 +670707,25 @@ │ │ │ │ bl 1798a0 │ │ │ │ b 2cafa0 │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 2cb0e4 │ │ │ │ cmp r7, #0 │ │ │ │ bne 2cb084 │ │ │ │ b 2caf70 │ │ │ │ ldr r4, [pc, #88] @ 2cb16c │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2cafb0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r6, [r4] │ │ │ │ bl 1798a0 │ │ │ │ b 2cafb0 │ │ │ │ @@ -670733,41 +670733,41 @@ │ │ │ │ ldrdeq r5, [r4, -r4]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawbeq r7, r4, r3, lr │ │ │ │ @ instruction: 0x0127e330 │ │ │ │ @ instruction: 0x0127e2bc │ │ │ │ @ instruction: 0x01245040 │ │ │ │ andsgt r6, r0, fp, lsl #8 │ │ │ │ - adcseq r5, r9, r0, asr #12 │ │ │ │ - adceq r1, r7, r4, asr #17 │ │ │ │ - adceq r7, r5, r0, lsl r6 │ │ │ │ + adcseq r5, r9, r0, ror #12 │ │ │ │ + adceq r1, r7, r4, ror #17 │ │ │ │ + adceq r7, r5, r0, lsr r6 │ │ │ │ @ instruction: 0x0127e234 │ │ │ │ @ instruction: 0x0127e1a8 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ orr r3, r3, #4 │ │ │ │ str r3, [r0, #20] │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ add r0, r0, #16 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ add r0, r0, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 2ca4e0 │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ ldr r3, [r4, #44] @ 0x2c │ │ │ │ @@ -670804,15 +670804,15 @@ │ │ │ │ ldr r3, [r4, r5, lsl #2] │ │ │ │ cmp r5, r6 │ │ │ │ str r3, [r4, r7] │ │ │ │ ble 2cb2bc │ │ │ │ ldr r0, [r4, r6, lsl #2] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r0, #16 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ lsl r7, r6, #2 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb258 │ │ │ │ ldr r0, [r4, r6, lsl #2] │ │ │ │ bl 2ca4e0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb258 │ │ │ │ @@ -671003,15 +671003,15 @@ │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3bb4c │ │ │ │ ldr r4, [pc, #268] @ 2cb694 │ │ │ │ mov r2, #1 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb60c │ │ │ │ ldr r3, [r6, #20] │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ blx r3 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ @@ -671020,15 +671020,15 @@ │ │ │ │ ldr r3, [r5, #12] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2cb5fc │ │ │ │ ldr r4, [pc, #200] @ 2cb698 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2cb54c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4] │ │ │ │ bl 1798a0 │ │ │ │ @@ -671040,15 +671040,15 @@ │ │ │ │ cmp r0, #2 │ │ │ │ beq 2cb640 │ │ │ │ ldr r3, [r4] │ │ │ │ mov r1, r3 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ mov r3, r0 │ │ │ │ bne 2cb618 │ │ │ │ cmp r7, #0 │ │ │ │ beq 2cb5a0 │ │ │ │ ldr r7, [pc, #84] @ 2cb69c │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -671057,15 +671057,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ bne 2cb65c │ │ │ │ cmp r4, #0 │ │ │ │ bne 2cb648 │ │ │ │ b 2cb5a0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01244b2c │ │ │ │ @@ -671117,29 +671117,29 @@ │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb6f8 │ │ │ │ ldr r6, [pc, #288] @ 2cb870 │ │ │ │ mov r1, r0 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb7c8 │ │ │ │ mov r1, r4 │ │ │ │ ldr r2, [r1], #12 │ │ │ │ ldr r6, [pc, #252] @ 2cb874 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r0, [r2, #16] │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, r4 │ │ │ │ str r3, [r4, #12] │ │ │ │ bl 17a7a0 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cb83c │ │ │ │ ldrb r2, [r4, #48] @ 0x30 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ bic r2, r2, #3 │ │ │ │ orr r3, r3, #16 │ │ │ │ str r3, [r4, #24] │ │ │ │ @@ -671151,15 +671151,15 @@ │ │ │ │ cmp r0, #2 │ │ │ │ beq 2cb7f8 │ │ │ │ ldr r0, [r6] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 2cb7d4 │ │ │ │ cmp r7, #0 │ │ │ │ beq 2cb768 │ │ │ │ ldr r7, [pc, #120] @ 2cb878 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #0 │ │ │ │ @@ -671167,15 +671167,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ bne 2cb814 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2cb800 │ │ │ │ b 2cb768 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -671286,17 +671286,17 @@ │ │ │ │ bl 17b978 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mvn r5, #0 │ │ │ │ b 2cb9b4 │ │ │ │ andeq r0, r0, sp, lsr r2 │ │ │ │ - @ instruction: 0x00b94cb8 │ │ │ │ - adceq r0, r7, r8, ror #30 │ │ │ │ - umlaleq r6, r5, r8, ip │ │ │ │ + @ instruction: 0x00b94cd8 │ │ │ │ + adceq r0, r7, r8, lsl #31 │ │ │ │ + @ instruction: 0x00a56cb8 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ bx lr │ │ │ │ ldr r0, [r0, #24] │ │ │ │ and r0, r0, #1 │ │ │ │ bx lr │ │ │ │ ldr r3, [r0, #44] @ 0x2c │ │ │ │ ldr r3, [r3, #44] @ 0x2c │ │ │ │ @@ -671385,17 +671385,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str ip, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r5 │ │ │ │ bl 17b978 │ │ │ │ str r5, [r4, #40] @ 0x28 │ │ │ │ b 2cbb20 │ │ │ │ - adcseq r4, r9, r8, lsl fp │ │ │ │ - strdeq r0, [r7], r8 @ │ │ │ │ - adceq r6, r5, r4, lsl #22 │ │ │ │ + adcseq r4, r9, r8, lsr fp │ │ │ │ + adceq r0, r7, r8, lsl lr │ │ │ │ + adceq r6, r5, r4, lsr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [r0, #24] │ │ │ │ sub sp, sp, #12 │ │ │ │ tst r3, #4 │ │ │ │ @@ -671427,17 +671427,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str ip, [sp] │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r5 │ │ │ │ bl 17b978 │ │ │ │ str r5, [r4, #40] @ 0x28 │ │ │ │ b 2cbbcc │ │ │ │ - adcseq r4, r9, r0, ror sl │ │ │ │ - adceq r0, r7, r0, asr sp │ │ │ │ - adceq r6, r5, ip, asr sl │ │ │ │ + umlalseq r4, r9, r0, sl │ │ │ │ + adceq r0, r7, r0, ror sp │ │ │ │ + adceq r6, r5, ip, ror sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr ip, [r0, #44] @ 0x2c │ │ │ │ ldr lr, [ip, #36] @ 0x24 │ │ │ │ cmp lr, #0 │ │ │ │ @@ -671564,39 +671564,39 @@ │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r5, [pc, #224] @ 2cbf2c │ │ │ │ mov r1, r0 │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cbea0 │ │ │ │ ldr r5, [pc, #196] @ 2cbf30 │ │ │ │ mov r0, r4 │ │ │ │ add r5, pc, r5 │ │ │ │ bl 2ca54c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cbf14 │ │ │ │ ldrh r1, [r4, #72] @ 0x48 │ │ │ │ subs r0, r1, #0 │ │ │ │ movne r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r0, #2 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r0, #2 │ │ │ │ beq 2cbed0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cbeac │ │ │ │ cmp r6, #0 │ │ │ │ beq 2cbe64 │ │ │ │ ldr r5, [pc, #92] @ 2cbf34 │ │ │ │ add r5, pc, r5 │ │ │ │ @@ -671604,15 +671604,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cbeec │ │ │ │ cmp r6, #0 │ │ │ │ bne 2cbed8 │ │ │ │ b 2cbe64 │ │ │ │ mov r3, #0 │ │ │ │ @@ -671667,15 +671667,15 @@ │ │ │ │ sub sp, fp, #32 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r4, [pc, #528] @ 2cc1f8 │ │ │ │ mov r2, #1 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc15c │ │ │ │ ldrh r9, [r6, #72] @ 0x48 │ │ │ │ ldr r2, [pc, #496] @ 2cc1fc │ │ │ │ lsl r3, r9, #2 │ │ │ │ add r3, r3, #7 │ │ │ │ lsr r3, r3, #3 │ │ │ │ @@ -671707,15 +671707,15 @@ │ │ │ │ cmp r9, r4 │ │ │ │ str r0, [r5, #4]! │ │ │ │ bne 2cc068 │ │ │ │ ldr r4, [pc, #376] @ 2cc204 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc1d0 │ │ │ │ mov r4, #0 │ │ │ │ ldr r5, [sl, #4]! │ │ │ │ add r4, r4, #1 │ │ │ │ mov r0, r5 │ │ │ │ bl 2ce4d4 │ │ │ │ @@ -671749,30 +671749,30 @@ │ │ │ │ b 2cc054 │ │ │ │ mvn r0, #15 │ │ │ │ b 2cbfb4 │ │ │ │ ldr r4, [pc, #212] @ 2cc208 │ │ │ │ mvn r1, #0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2cc0c4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [r4] │ │ │ │ bl 1798a0 │ │ │ │ b 2cc0c4 │ │ │ │ cmp r0, #2 │ │ │ │ beq 2cc18c │ │ │ │ ldr r0, [r4] │ │ │ │ mov r5, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ bne 2cc168 │ │ │ │ cmp r5, #0 │ │ │ │ beq 2cc000 │ │ │ │ ldr r5, [pc, #120] @ 2cc20c │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #0 │ │ │ │ @@ -671780,15 +671780,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ bne 2cc1a8 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2cc194 │ │ │ │ b 2cc000 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ @@ -671827,27 +671827,27 @@ │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [r0, #88] @ 0x58 │ │ │ │ mov r4, r0 │ │ │ │ add r5, r6, #12 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc2c8 │ │ │ │ add r2, r6, #40 @ 0x28 │ │ │ │ str r2, [r4, #60] @ 0x3c │ │ │ │ ldr r2, [r6, #40] @ 0x28 │ │ │ │ add r3, r4, #56 @ 0x38 │ │ │ │ str r2, [r4, #56] @ 0x38 │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [r2, #4] │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r6, #40] @ 0x28 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r6, #12] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ @@ -671859,41 +671859,41 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ bne 2cc2e4 │ │ │ │ cmp r7, #0 │ │ │ │ bne 2cc2d0 │ │ │ │ b 2cc280 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ beq 2cc300 │ │ │ │ b 2cc310 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ add r9, r0, #12 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r8, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc438 │ │ │ │ ldr r3, [r8, #44] @ 0x2c │ │ │ │ add r6, r8, #40 @ 0x28 │ │ │ │ ldr sl, [r3, #4] │ │ │ │ cmp r6, r3 │ │ │ │ sub r4, r3, #56 @ 0x38 │ │ │ │ @@ -671910,15 +671910,15 @@ │ │ │ │ bl 2cb3c4 │ │ │ │ ldr r1, [r4, #4] │ │ │ │ ldr r0, [r4, #88] @ 0x58 │ │ │ │ ldr r2, [r4, #92] @ 0x5c │ │ │ │ mov r3, #0 │ │ │ │ stm sp, {r1, r7} │ │ │ │ add r0, r0, #16 │ │ │ │ - bl 95d8c8 │ │ │ │ + bl 95d8e8 │ │ │ │ ldrd r2, [r4, #88] @ 0x58 │ │ │ │ lsr r3, r3, #22 │ │ │ │ add r3, r3, #11 │ │ │ │ ldr r0, [r2, r3, lsl #2] │ │ │ │ bl 2cb1a8 │ │ │ │ ldr r2, [r4, #88] @ 0x58 │ │ │ │ ldr ip, [r4, #56] @ 0x38 │ │ │ │ @@ -671935,15 +671935,15 @@ │ │ │ │ sub r3, r3, #56 @ 0x38 │ │ │ │ cmp r6, r2 │ │ │ │ mov r4, sl │ │ │ │ mov sl, r3 │ │ │ │ bne 2cc388 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc47c │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 2cc498 │ │ │ │ mov r2, #0 │ │ │ │ @@ -671951,15 +671951,15 @@ │ │ │ │ mov r0, r9 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ bne 2cc454 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2cc440 │ │ │ │ b 2cc368 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -671969,15 +671969,15 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 1798a0 │ │ │ │ ldr r0, [r8, #12] │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ beq 2cc470 │ │ │ │ b 2cc49c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -671997,30 +671997,30 @@ │ │ │ │ add r0, r4, #16 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ str r3, [r4, #44] @ 0x2c │ │ │ │ str r6, [r4] │ │ │ │ mov r3, #0 │ │ │ │ str r5, [r4, #8] │ │ │ │ str r7, [r4, #12] │ │ │ │ - bl 95dabc │ │ │ │ + bl 95dadc │ │ │ │ mov r3, #22 │ │ │ │ mov r0, r4 │ │ │ │ strb r7, [r4, #32] │ │ │ │ str r3, [r4, #36] @ 0x24 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ bl 2cc330 │ │ │ │ add r0, r6, #16 │ │ │ │ - bl 95d578 │ │ │ │ + bl 95d598 │ │ │ │ add r5, r6, #1056 @ 0x420 │ │ │ │ add r4, r6, #44 @ 0x2c │ │ │ │ add r5, r5, #12 │ │ │ │ ldr r0, [r4, #4]! │ │ │ │ cmp r0, #0 │ │ │ │ beq 2cc578 │ │ │ │ bl 2cb1a8 │ │ │ │ @@ -672046,30 +672046,30 @@ │ │ │ │ mov r7, r2 │ │ │ │ bl 2cc330 │ │ │ │ cmp r4, #64 @ 0x40 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ movcc r4, #64 @ 0x40 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ add r4, r4, #63 @ 0x3f │ │ │ │ bic r4, r4, #63 @ 0x3f │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc728 │ │ │ │ cmp r4, #8192 @ 0x2000 │ │ │ │ movhi r3, #0 │ │ │ │ movls r3, #1 │ │ │ │ mov sl, #64 @ 0x40 │ │ │ │ mov fp, #0 │ │ │ │ strb r3, [r6, #32] │ │ │ │ mov r2, r4 │ │ │ │ mov r3, #0 │ │ │ │ add r0, r6, #16 │ │ │ │ strd sl, [sp] │ │ │ │ - bl 95d5b4 │ │ │ │ + bl 95d5d4 │ │ │ │ mov r5, r0 │ │ │ │ orrs r1, r5, r1 │ │ │ │ beq 2cc6cc │ │ │ │ mov r1, #96 @ 0x60 │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ str r5, [r0, #92] @ 0x5c │ │ │ │ @@ -672080,15 +672080,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ str r6, [r0, #88] @ 0x58 │ │ │ │ beq 2cc6f0 │ │ │ │ mov r0, r3 │ │ │ │ bl 2cb180 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc76c │ │ │ │ ldr r3, [pc, #324] @ 2cc7c0 │ │ │ │ ldr r0, [r5, #44] @ 0x2c │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r9, #44] @ 0x2c │ │ │ │ mov r3, #1 │ │ │ │ @@ -672107,15 +672107,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r9 │ │ │ │ str r3, [r9, #8] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc7a8 │ │ │ │ mov r9, #0 │ │ │ │ mov r0, r9 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r2, [r6, #8] │ │ │ │ @@ -672138,15 +672138,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cc744 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2cc730 │ │ │ │ b 2cc5f4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -672155,15 +672155,15 @@ │ │ │ │ str r3, [r6, #12] │ │ │ │ bl 1798a0 │ │ │ │ b 2cc674 │ │ │ │ ldr r1, [r6, #12] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 2cc760 │ │ │ │ b 2cc788 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ @@ -672189,15 +672189,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ mov r2, #1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r3, #0 │ │ │ │ str sp, [sp] │ │ │ │ str sp, [sp, #4] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ mov r5, sp │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc90c │ │ │ │ ldr r0, [r6, #1576] @ 0x628 │ │ │ │ cmp r0, #0 │ │ │ │ ble 2cc8bc │ │ │ │ rsb r0, r0, r0, lsl #3 │ │ │ │ @@ -672231,15 +672231,15 @@ │ │ │ │ cmp r1, ip │ │ │ │ bne 2cc848 │ │ │ │ add ip, ip, #28 │ │ │ │ cmp ip, r0 │ │ │ │ bne 2cc8a4 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cc950 │ │ │ │ mov r0, r5 │ │ │ │ bl 2cb320 │ │ │ │ ldr r2, [pc, #184] @ 2cc998 │ │ │ │ ldr r3, [pc, #176] @ 2cc994 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -672259,15 +672259,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cc928 │ │ │ │ cmp r9, #0 │ │ │ │ bne 2cc914 │ │ │ │ b 2cc82c │ │ │ │ mov r3, #0 │ │ │ │ @@ -672276,15 +672276,15 @@ │ │ │ │ str r3, [r6, #4] │ │ │ │ bl 1798a0 │ │ │ │ b 2cc8d0 │ │ │ │ ldr r1, [r6, #4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ beq 2cc944 │ │ │ │ b 2cc96c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01243810 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -672468,15 +672468,15 @@ │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [r8] │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ str r3, [r9] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ccd9c │ │ │ │ ldr r2, [r8, #24] │ │ │ │ cmp r5, r2 │ │ │ │ sub r4, r2, #56 @ 0x38 │ │ │ │ mov sl, r2 │ │ │ │ bne 2cccbc │ │ │ │ @@ -672491,15 +672491,15 @@ │ │ │ │ beq 2ccccc │ │ │ │ mov r0, r4 │ │ │ │ bl 2cbe18 │ │ │ │ subs fp, r0, #0 │ │ │ │ beq 2ccc9c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ccde0 │ │ │ │ ldr r3, [r8, #12] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r8, #12] │ │ │ │ ldr r0, [sp] │ │ │ │ bl 2cb320 │ │ │ │ @@ -672523,15 +672523,15 @@ │ │ │ │ str r0, [ip, #4] │ │ │ │ str ip, [r0] │ │ │ │ str sl, [r4, #60] @ 0x3c │ │ │ │ str sl, [r4, #56] @ 0x38 │ │ │ │ mov r0, r7 │ │ │ │ str r1, [r8, #4] │ │ │ │ mvn r1, #0 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cce54 │ │ │ │ ldr r3, [r4, #44] @ 0x2c │ │ │ │ mov r1, #1 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ @@ -672551,15 +672551,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ bne 2ccdb8 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2ccda4 │ │ │ │ b 2ccc84 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ @@ -672573,20 +672573,20 @@ │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #12] │ │ │ │ b 2cccec │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r4, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ mov r1, r0 │ │ │ │ beq 2ccdd4 │ │ │ │ b 2cce10 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r5, #1 │ │ │ │ str r5, [r4, #16] │ │ │ │ ldr r3, [r8, #8] │ │ │ │ mov r2, #3 │ │ │ │ add r3, r3, r5 │ │ │ │ str r2, [r4, #20] │ │ │ │ str r3, [r8, #8] │ │ │ │ @@ -672645,15 +672645,15 @@ │ │ │ │ bl 3a028 <__clock_gettime64@plt> │ │ │ │ ldrd r8, [sp] │ │ │ │ add r7, r6, #4 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ strd r8, [r5, #64] @ 0x40 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ add r4, r4, #8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ccfe0 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r1, [r4, #20] │ │ │ │ add r2, r5, #56 @ 0x38 │ │ │ │ add r3, r3, #1 │ │ │ │ @@ -672661,15 +672661,15 @@ │ │ │ │ str r1, [r5, #56] @ 0x38 │ │ │ │ str r0, [r5, #60] @ 0x3c │ │ │ │ str r2, [r1, #4] │ │ │ │ mov r0, r7 │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [r4, #4] │ │ │ │ str r2, [r4, #20] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cd024 │ │ │ │ ldrd r2, [sp] │ │ │ │ ldr r0, [r6, #1584] @ 0x630 │ │ │ │ ldr r1, [r6, #1588] @ 0x634 │ │ │ │ cmp r3, r1 │ │ │ │ cmpeq r2, r0 │ │ │ │ @@ -672696,15 +672696,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r7 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r7] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2ccffc │ │ │ │ cmp r8, #0 │ │ │ │ bne 2ccfe8 │ │ │ │ b 2ccf4c │ │ │ │ mov r3, #0 │ │ │ │ @@ -672713,15 +672713,15 @@ │ │ │ │ str r3, [r6, #4] │ │ │ │ bl 1798a0 │ │ │ │ b 2ccf88 │ │ │ │ ldr r1, [r6, #4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r7 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 2cd018 │ │ │ │ b 2cd040 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01243154 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -672729,15 +672729,15 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ add r0, r0, #8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r2, #0 │ │ │ │ @@ -672753,19 +672753,19 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ add r0, r0, #8 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, pc} │ │ │ │ add r0, r4, #3456 @ 0xd80 │ │ │ │ - bl 976290 │ │ │ │ + bl 9762b0 │ │ │ │ ldr r0, [r4, #3244] @ 0xcac │ │ │ │ cmp r0, #0 │ │ │ │ beq 2cd110 │ │ │ │ bl 2cb1a8 │ │ │ │ ldr r0, [r4, #3208] @ 0xc88 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2cd120 │ │ │ │ @@ -672836,20 +672836,20 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r7 │ │ │ │ bl 2ce6c8 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 2cd358 │ │ │ │ mov r0, r5 │ │ │ │ bl 3b9e4 │ │ │ │ - bl 97604c │ │ │ │ + bl 97606c │ │ │ │ bl 17cb40 │ │ │ │ mov r1, r0 │ │ │ │ add r0, r4, #3456 @ 0xd80 │ │ │ │ - bl 976068 │ │ │ │ - bl d1e86c │ │ │ │ + bl 976088 │ │ │ │ + bl d1e88c │ │ │ │ str r8, [r4, #8] │ │ │ │ ldr r3, [pc, #544] @ 2cd47c │ │ │ │ str r7, [r4] │ │ │ │ ldr r7, [r9, r3] │ │ │ │ ldr r3, [pc, #536] @ 2cd480 │ │ │ │ mov r2, r7 │ │ │ │ ldr r5, [r9, r3] │ │ │ │ @@ -672972,40 +672972,40 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 18377c │ │ │ │ mov r1, r4 │ │ │ │ bl 1835a4 │ │ │ │ ldr r4, [pc, #108] @ 2cd4c0 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r7, r0 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ strb r7, [r4] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r4, #1 │ │ │ │ strb r4, [r6] │ │ │ │ b 2cd36c │ │ │ │ @ instruction: 0x01246558 │ │ │ │ @ instruction: 0x01242e0c │ │ │ │ - adceq r3, r5, r4, asr #22 │ │ │ │ + adceq r3, r5, r4, ror #22 │ │ │ │ andeq r0, r0, r8, ror #28 │ │ │ │ andeq r1, r0, r0, ror #5 │ │ │ │ - adceq r5, r7, r0, lsr #32 │ │ │ │ - adcseq r4, r5, r8, asr #10 │ │ │ │ - adceq r5, r5, ip, lsr r3 │ │ │ │ - adcseq r3, r9, ip, ror r3 │ │ │ │ - adceq pc, r6, r8, ror #12 │ │ │ │ + adceq r5, r7, r0, asr #32 │ │ │ │ + adcseq r4, r5, r8, ror #10 │ │ │ │ + adceq r5, r5, ip, asr r3 │ │ │ │ + umlalseq r3, r9, ip, r3 │ │ │ │ + adceq pc, r6, r8, lsl #13 │ │ │ │ @ instruction: 0x0127bf65 │ │ │ │ @ instruction: 0x0127bf50 │ │ │ │ - adcseq r3, r9, r0, lsl r3 │ │ │ │ - adceq pc, r6, r4, lsr #12 │ │ │ │ - ldrdeq r5, [r5], r0 @ │ │ │ │ + adcseq r3, r9, r0, lsr r3 │ │ │ │ + adceq pc, r6, r4, asr #12 │ │ │ │ + strdeq r5, [r5], r0 @ │ │ │ │ andeq r0, r0, r3, lsl #8 │ │ │ │ - umlalseq r3, r9, r8, r2 │ │ │ │ - adceq pc, r6, r4, ror #10 │ │ │ │ - adceq r5, r5, r8, asr r2 │ │ │ │ - adceq fp, r6, ip, ror r5 │ │ │ │ + @ instruction: 0x00b932b8 │ │ │ │ + adceq pc, r6, r4, lsl #11 │ │ │ │ + adceq r5, r5, r8, ror r2 │ │ │ │ + umlaleq fp, r6, ip, r5 │ │ │ │ @ instruction: 0x0127be70 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ bl 1a0c50 │ │ │ │ mov r5, r0 │ │ │ │ @@ -673042,23 +673042,23 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 18377c │ │ │ │ mov r1, r4 │ │ │ │ bl 1835a4 │ │ │ │ ldr r4, [pc, #40] @ 2cd594 │ │ │ │ add r4, pc, r4 │ │ │ │ mov r6, r0 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ strb r6, [r4] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r4, #1 │ │ │ │ strb r4, [r5] │ │ │ │ b 2cd53c │ │ │ │ @ instruction: 0x0127bd95 │ │ │ │ smlawbeq r7, r0, sp, fp │ │ │ │ - adceq fp, r6, r4, ror #8 │ │ │ │ + adceq fp, r6, r4, lsl #9 │ │ │ │ @ instruction: 0x0127bd58 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, sp, #24 │ │ │ │ add r1, sp, #8 │ │ │ │ @@ -673126,15 +673126,15 @@ │ │ │ │ ldr r3, [r3, #20] │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 2cd80c │ │ │ │ stm r4, {r5, r6} │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r6, #1 │ │ │ │ str r6, [r4, #24] │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ add r6, sp, #16 │ │ │ │ mov r2, r6 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ mov r1, #3 │ │ │ │ @@ -673236,64 +673236,64 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 17b978 │ │ │ │ b 2cd804 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r4, ip, r9, r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0124287c │ │ │ │ - @ instruction: 0x00b92efc │ │ │ │ - adceq pc, r6, ip, lsr r2 @ │ │ │ │ - adceq r4, r5, ip, lsr #29 │ │ │ │ - adcseq r2, r9, ip, asr #29 │ │ │ │ - strdeq pc, [r6], r0 @ │ │ │ │ - adceq r4, r5, ip, ror lr │ │ │ │ - adcseq r2, r9, r0, lsr #29 │ │ │ │ - strdeq pc, [r6], ip @ │ │ │ │ - adceq r4, r5, r0, asr lr │ │ │ │ - adcseq r2, r9, r8, ror #28 │ │ │ │ - adceq pc, r6, r0, ror #3 │ │ │ │ - adceq r4, r5, r8, lsl lr │ │ │ │ + adcseq r2, r9, ip, lsl pc │ │ │ │ + adceq pc, r6, ip, asr r2 @ │ │ │ │ + adceq r4, r5, ip, asr #29 │ │ │ │ + adcseq r2, r9, ip, ror #29 │ │ │ │ + adceq pc, r6, r0, lsl r2 @ │ │ │ │ + umlaleq r4, r5, ip, lr │ │ │ │ + adcseq r2, r9, r0, asr #29 │ │ │ │ + adceq pc, r6, ip, lsl r2 @ │ │ │ │ + adceq r4, r5, r0, ror lr │ │ │ │ + adcseq r2, r9, r8, lsl #29 │ │ │ │ + adceq pc, r6, r0, lsl #4 │ │ │ │ + adceq r4, r5, r8, lsr lr │ │ │ │ mov r2, #1 │ │ │ │ b 2cd650 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [pc, #208] @ 2cd998 │ │ │ │ ldr r2, [pc, #208] @ 2cd99c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r5, [r3, r2] │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cd914 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ mvn r1, #0 │ │ │ │ add r3, r3, #1 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #24] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cd958 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 2cd974 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cd930 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2cd91c │ │ │ │ b 2cd8ec │ │ │ │ mov r3, #0 │ │ │ │ @@ -673303,15 +673303,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2cd94c │ │ │ │ b 2cd978 │ │ │ │ @ instruction: 0x01242730 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -673322,15 +673322,15 @@ │ │ │ │ ldr r2, [pc, #228] @ 2cdaa0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r5, [r3, r2] │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cda34 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r3, [r4, #24] │ │ │ │ bne 2cda08 │ │ │ │ @@ -673338,15 +673338,15 @@ │ │ │ │ bl 2cb1a8 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r3, #28] │ │ │ │ blx r3 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r5] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -673357,26 +673357,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cda50 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2cda3c │ │ │ │ b 2cd9dc │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2cda6c │ │ │ │ b 2cda7c │ │ │ │ @ instruction: 0x01242640 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ @@ -673575,23 +673575,23 @@ │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ str r2, [r0] │ │ │ │ ldr r6, [r6, r3] │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cde10 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ mvn r1, #0 │ │ │ │ add r3, r3, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r5, #24] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cde54 │ │ │ │ mov r2, #0 │ │ │ │ mvn r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [r4, #4] │ │ │ │ str r2, [r4, #8] │ │ │ │ @@ -673604,15 +673604,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cde2c │ │ │ │ cmp r8, #0 │ │ │ │ bne 2cde18 │ │ │ │ b 2cddd0 │ │ │ │ mov r3, #0 │ │ │ │ @@ -673621,15 +673621,15 @@ │ │ │ │ str r3, [r6] │ │ │ │ bl 1798a0 │ │ │ │ b 2cddf0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 2cde48 │ │ │ │ b 2cde70 │ │ │ │ @ instruction: 0x01242250 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -673640,38 +673640,38 @@ │ │ │ │ ldr r2, [pc, #208] @ 2cdf84 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r5, [r3, r2] │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cdefc │ │ │ │ ldr r3, [r4] │ │ │ │ mvn r1, #0 │ │ │ │ add r3, r3, #1 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2cdf40 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r0, #2 │ │ │ │ bne 2cdf5c │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2cdf18 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2cdf04 │ │ │ │ b 2cded4 │ │ │ │ mov r3, #0 │ │ │ │ @@ -673681,15 +673681,15 @@ │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2cdf34 │ │ │ │ b 2cdf60 │ │ │ │ @ instruction: 0x01242148 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ ldr r2, [r0] │ │ │ │ @@ -673704,25 +673704,25 @@ │ │ │ │ ldr r2, [pc, #304] @ 2ce0e4 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r5, [r3, r2] │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ce078 │ │ │ │ ldr r3, [r4] │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r3, [r4] │ │ │ │ beq 2ce014 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r5] │ │ │ │ mov r1, #1 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ @@ -673758,26 +673758,26 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2ce094 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2ce080 │ │ │ │ b 2cdfd4 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2ce0b0 │ │ │ │ b 2ce0c0 │ │ │ │ @ instruction: 0x01242048 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ ldr r3, [r0] │ │ │ │ @@ -673840,64 +673840,64 @@ │ │ │ │ ldr r7, [r0] │ │ │ │ mov r5, r0 │ │ │ │ add r4, r7, #3232 @ 0xca0 │ │ │ │ add r4, r4, #8 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ ldr r8, [pc, #728] @ 2ce4cc │ │ │ │ add r8, pc, r8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ce34c │ │ │ │ ldr r6, [r7, #3232] @ 0xca0 │ │ │ │ cmp r6, #0 │ │ │ │ beq 2ce214 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ cmp r3, r5 │ │ │ │ beq 2ce244 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ce390 │ │ │ │ ldr r3, [r5, #72] @ 0x48 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ bx r3 │ │ │ │ ldr r3, [pc, #644] @ 2ce4d0 │ │ │ │ mov r2, #1 │ │ │ │ ldr r8, [r8, r3] │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ce464 │ │ │ │ ldr r3, [r6] │ │ │ │ mvn r1, #0 │ │ │ │ add r3, r3, #1 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r6] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ce44c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ce434 │ │ │ │ mov r0, r6 │ │ │ │ bl 2ce174 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2ce3a8 │ │ │ │ ldr r3, [r6] │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r3, [r6] │ │ │ │ bne 2ce320 │ │ │ │ @@ -673920,15 +673920,15 @@ │ │ │ │ cmn r0, #1 │ │ │ │ beq 2ce318 │ │ │ │ bl 3a16c │ │ │ │ mov r0, r6 │ │ │ │ bl 3bb4c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2ce228 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r8] │ │ │ │ bl 1798a0 │ │ │ │ @@ -673939,15 +673939,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2ce368 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2ce354 │ │ │ │ b 2ce1fc │ │ │ │ mov r3, #0 │ │ │ │ @@ -673963,34 +673963,34 @@ │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ bne 2ce3c4 │ │ │ │ cmp r4, #0 │ │ │ │ bne 2ce3b0 │ │ │ │ b 2ce2b8 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r4 │ │ │ │ beq 2ce3e0 │ │ │ │ b 2ce3f0 │ │ │ │ ldr r1, [r7, #3240] @ 0xca8 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2ce384 │ │ │ │ b 2ce414 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ @@ -674005,28 +674005,28 @@ │ │ │ │ b 2ce284 │ │ │ │ cmp r0, #2 │ │ │ │ beq 2ce490 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ beq 2ce4c0 │ │ │ │ b 2ce470 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 2ce4a4 │ │ │ │ cmp r9, #0 │ │ │ │ bne 2ce490 │ │ │ │ b 2ce264 │ │ │ │ @ instruction: 0x01241e08 │ │ │ │ @@ -674081,15 +674081,15 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ ldr r0, [r4, #16] │ │ │ │ cmp r0, #0 │ │ │ │ beq 2ce5e4 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ sub r3, r3, #1 │ │ │ │ @@ -674112,15 +674112,15 @@ │ │ │ │ b 2cd0d0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -674387,17 +674387,17 @@ │ │ │ │ blcc fe981260 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x0124171c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ blcc fe98126c │ │ │ │ strbtgt r3, [r5], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0x01241628 │ │ │ │ - @ instruction: 0x00b91cf8 │ │ │ │ - adceq lr, r6, ip, lsr r0 │ │ │ │ - adceq r3, r5, r4, asr #24 │ │ │ │ + adcseq r1, r9, r8, lsl sp │ │ │ │ + adceq lr, r6, ip, asr r0 │ │ │ │ + adceq r3, r5, r4, ror #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov lr, r2 │ │ │ │ ldr r2, [pc, #192] @ 2ceb5c │ │ │ │ mov ip, r1 │ │ │ │ @@ -674448,17 +674448,17 @@ │ │ │ │ bl 17b978 │ │ │ │ mvn r0, #0 │ │ │ │ b 2ceafc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01241550 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r1, [r4, -r4]! │ │ │ │ - @ instruction: 0x00b91bd0 │ │ │ │ - adceq sp, r6, r8, asr #30 │ │ │ │ - adceq r3, r5, ip, lsr #22 │ │ │ │ + @ instruction: 0x00b91bf0 │ │ │ │ + adceq sp, r6, r8, ror #30 │ │ │ │ + adceq r3, r5, ip, asr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r3, [r0] │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ ldr r2, [r0, #80] @ 0x50 │ │ │ │ @@ -674514,17 +674514,17 @@ │ │ │ │ mov r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ b 2cebec │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01241458 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01241404 │ │ │ │ - @ instruction: 0x00b91ab4 │ │ │ │ - adceq sp, r6, ip, ror #28 │ │ │ │ - adceq r3, r5, r0, asr #20 │ │ │ │ + @ instruction: 0x00b91ad4 │ │ │ │ + adceq sp, r6, ip, lsl #29 │ │ │ │ + adceq r3, r5, r0, ror #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr ip, [pc, #276] @ 2ceda8 │ │ │ │ ldr r3, [pc, #276] @ 2cedac │ │ │ │ add ip, pc, ip │ │ │ │ @@ -674716,19 +674716,19 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 17b978 │ │ │ │ mvn r0, #0 │ │ │ │ b 2cee18 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01241224 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r1, r9, r5, ror #17 │ │ │ │ + adcseq r1, r9, r5, lsl #18 │ │ │ │ ldrdeq r1, [r4, -r8]! │ │ │ │ - adcseq r1, r9, r8, lsl #15 │ │ │ │ - adceq sp, r6, r4, lsl fp │ │ │ │ - strdeq r3, [r5], r8 @ │ │ │ │ + adcseq r1, r9, r8, lsr #15 │ │ │ │ + adceq sp, r6, r4, lsr fp │ │ │ │ + adceq r3, r5, r8, lsl r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #16 │ │ │ │ mov r5, r0 │ │ │ │ mov r8, r1 │ │ │ │ @@ -674897,37 +674897,37 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ str ip, [sp] │ │ │ │ bl 17b978 │ │ │ │ b 2cf138 │ │ │ │ @ instruction: 0x0123ec24 │ │ │ │ - adcseq r1, r9, r8, lsr #14 │ │ │ │ + adcseq r1, r9, r8, asr #14 │ │ │ │ @ instruction: 0x0123eb50 │ │ │ │ - adcseq r1, r9, r8, asr #11 │ │ │ │ - adceq sp, r6, ip, lsr #20 │ │ │ │ - adceq r3, r5, ip, asr r5 │ │ │ │ + adcseq r1, r9, r8, ror #11 │ │ │ │ + adceq sp, r6, ip, asr #20 │ │ │ │ + adceq r3, r5, ip, ror r5 │ │ │ │ andeq r0, r0, r9, lsl r1 │ │ │ │ - adceq sp, r6, r4, lsr #19 │ │ │ │ - adcseq r1, r9, r4, asr #11 │ │ │ │ - strdeq r3, [r5], r4 @ │ │ │ │ - adceq r3, r5, r0, asr #9 │ │ │ │ - umlalseq r1, r9, r0, r5 │ │ │ │ - adceq sp, r6, ip, asr #18 │ │ │ │ + adceq sp, r6, r4, asr #19 │ │ │ │ + adcseq r1, r9, r4, ror #11 │ │ │ │ + adceq r3, r5, r4, lsl r5 │ │ │ │ + adceq r3, r5, r0, ror #9 │ │ │ │ + @ instruction: 0x00b915b0 │ │ │ │ + adceq sp, r6, ip, ror #18 │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ - strdeq sp, [r6], ip @ │ │ │ │ - adcseq r1, r9, ip, asr r5 │ │ │ │ - adceq r3, r5, ip, lsl #9 │ │ │ │ + adceq sp, r6, ip, lsl r9 │ │ │ │ + adcseq r1, r9, ip, ror r5 │ │ │ │ + adceq r3, r5, ip, lsr #9 │ │ │ │ andeq r0, r0, r6, lsl r1 │ │ │ │ - adcseq r1, r9, r0, lsr r5 │ │ │ │ - @ instruction: 0x00a6d8bc │ │ │ │ - adceq r3, r5, r0, ror #8 │ │ │ │ - adcseq r1, r9, ip, ror #9 │ │ │ │ - adceq sp, r6, r8, asr #15 │ │ │ │ - adceq r3, r5, ip, lsl r4 │ │ │ │ + adcseq r1, r9, r0, asr r5 │ │ │ │ + ldrdeq sp, [r6], ip @ │ │ │ │ + adceq r3, r5, r0, lsl #9 │ │ │ │ + adcseq r1, r9, ip, lsl #10 │ │ │ │ + adceq sp, r6, r8, ror #15 │ │ │ │ + adceq r3, r5, ip, lsr r4 │ │ │ │ ldr r3, [r0, #24] │ │ │ │ tst r3, #4 │ │ │ │ ldrhne r0, [r0, #36] @ 0x24 │ │ │ │ addne r0, r0, #1 │ │ │ │ moveq r0, #1 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -675888,15 +675888,15 @@ │ │ │ │ bl 2cdd7c │ │ │ │ ldr r3, [pc, #1228] @ 2d06a4 │ │ │ │ mov r2, #1 │ │ │ │ ldr r8, [r8, r3] │ │ │ │ mov r1, #0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d0618 │ │ │ │ ldrh r3, [r6, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ movne r9, #0 │ │ │ │ beq 2d0224 │ │ │ │ ldr r3, [r6, #44] @ 0x2c │ │ │ │ @@ -675905,15 +675905,15 @@ │ │ │ │ bl 2cbcac │ │ │ │ ldrh r3, [r6, #40] @ 0x28 │ │ │ │ add r9, r9, #1 │ │ │ │ cmp r3, r9 │ │ │ │ bhi 2d0204 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d0600 │ │ │ │ ldr r3, [fp, #-148] @ 0xffffff6c │ │ │ │ str r7, [fp, #-104] @ 0xffffff98 │ │ │ │ cmn r3, #1 │ │ │ │ strne r3, [fp, #-84] @ 0xffffffac │ │ │ │ ldrne r3, [fp, #-116] @ 0xffffff8c │ │ │ │ @@ -676166,51 +676166,51 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ bne 2d0634 │ │ │ │ cmp r9, #0 │ │ │ │ bne 2d0620 │ │ │ │ b 2d01f4 │ │ │ │ sub r9, r9, #4 │ │ │ │ add r3, sp, r9 │ │ │ │ str r0, [r3] │ │ │ │ b 2d001c │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ beq 2d0650 │ │ │ │ b 2d0670 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01240150 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r0, [r4, -r0]! @ │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ msreq CPSR_xc, r0, lsl #26 │ │ │ │ - adceq r2, r5, r0, lsr #4 │ │ │ │ + adceq r2, r5, r0, asr #4 │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ - adceq ip, r6, r0, lsl #14 │ │ │ │ - adcseq r0, r9, r8, ror #5 │ │ │ │ - adcseq r0, r9, r8, lsr #5 │ │ │ │ - adceq ip, r6, r8, ror #13 │ │ │ │ - adcseq r0, r9, r0, asr #4 │ │ │ │ - @ instruction: 0x00a6c6b0 │ │ │ │ - adceq r2, r5, r4, ror #2 │ │ │ │ - adceq ip, r6, r0, lsl #13 │ │ │ │ + adceq ip, r6, r0, lsr #14 │ │ │ │ + adcseq r0, r9, r8, lsl #6 │ │ │ │ + adcseq r0, r9, r8, asr #5 │ │ │ │ + adceq ip, r6, r8, lsl #14 │ │ │ │ + adcseq r0, r9, r0, ror #4 │ │ │ │ + ldrdeq ip, [r6], r0 @ │ │ │ │ + adceq r2, r5, r4, lsl #3 │ │ │ │ + adceq ip, r6, r0, lsr #13 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r1, #92 @ 0x5c │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ @@ -676548,36 +676548,36 @@ │ │ │ │ beq 2d0ef8 │ │ │ │ ldr r3, [fp, #-192] @ 0xffffff40 │ │ │ │ ldr r1, [fp, #-128] @ 0xffffff80 │ │ │ │ ldr r3, [r3] │ │ │ │ add r3, r3, #3456 @ 0xd80 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [fp, #-172] @ 0xffffff54 │ │ │ │ - bl 97638c │ │ │ │ + bl 9763ac │ │ │ │ cmp r0, #0 │ │ │ │ beq 2d0ef8 │ │ │ │ ldr r3, [r4] │ │ │ │ tst r3, #4 │ │ │ │ bne 2d112c │ │ │ │ bl 17cb40 │ │ │ │ ldr r5, [fp, #-172] @ 0xffffff54 │ │ │ │ ldr r2, [fp, #-192] @ 0xffffff40 │ │ │ │ mov r3, #8 │ │ │ │ mov r1, #14 │ │ │ │ add r2, r2, #88 @ 0x58 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 976688 │ │ │ │ + bl 9766a8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b3cc │ │ │ │ mov r2, r4 │ │ │ │ mov r1, #2 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 976688 │ │ │ │ + bl 9766a8 │ │ │ │ ldr r3, [fp, #-124] @ 0xffffff84 │ │ │ │ ldr sl, [fp, #-116] @ 0xffffff8c │ │ │ │ cmp r3, #0 │ │ │ │ ldr r5, [fp, #-108] @ 0xffffff94 │ │ │ │ str sl, [fp, #-184] @ 0xffffff48 │ │ │ │ beq 2d0dd4 │ │ │ │ sub r3, fp, #52 @ 0x34 │ │ │ │ @@ -676591,15 +676591,15 @@ │ │ │ │ b 2d0d0c │ │ │ │ ldr r6, [r9] │ │ │ │ ldr r2, [fp, #-168] @ 0xffffff58 │ │ │ │ and r6, r6, #4 │ │ │ │ mov r3, #12 │ │ │ │ mov r1, #3 │ │ │ │ mov r0, r8 │ │ │ │ - bl 976688 │ │ │ │ + bl 9766a8 │ │ │ │ cmp r6, #0 │ │ │ │ bne 2d0d58 │ │ │ │ mov r0, r4 │ │ │ │ bl 2cb1a8 │ │ │ │ ldr r3, [fp, #-124] @ 0xffffff84 │ │ │ │ add r7, r7, #1 │ │ │ │ cmp r7, r3 │ │ │ │ @@ -676619,22 +676619,22 @@ │ │ │ │ str r3, [fp, #-44] @ 0xffffffd4 │ │ │ │ str r5, [fp, #-48] @ 0xffffffd0 │ │ │ │ beq 2d0ccc │ │ │ │ ldr r2, [fp, #-168] @ 0xffffff58 │ │ │ │ mov r3, #12 │ │ │ │ mov r1, #3 │ │ │ │ mov r0, r8 │ │ │ │ - bl 976688 │ │ │ │ + bl 9766a8 │ │ │ │ mov r0, r4 │ │ │ │ bl 2cbb00 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #12 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl 976688 │ │ │ │ + bl 9766a8 │ │ │ │ b 2d0cf0 │ │ │ │ bl 3b348 │ │ │ │ mov r9, r0 │ │ │ │ ldr r3, [fp, #-196] @ 0xffffff3c │ │ │ │ mov r1, r9 │ │ │ │ ldr lr, [r3, #12] │ │ │ │ mov r0, #0 │ │ │ │ @@ -676695,43 +676695,43 @@ │ │ │ │ ldr r0, [fp, #-172] @ 0xffffff54 │ │ │ │ str r2, [fp, #-52] @ 0xffffffcc │ │ │ │ str r1, [fp, #-44] @ 0xffffffd4 │ │ │ │ ldr r2, [fp, #-168] @ 0xffffff58 │ │ │ │ mov r1, #3 │ │ │ │ str r3, [fp, #-48] @ 0xffffffd0 │ │ │ │ mov r3, #12 │ │ │ │ - bl 976688 │ │ │ │ + bl 9766a8 │ │ │ │ mov r0, r4 │ │ │ │ bl 2cbb00 │ │ │ │ ldr r3, [fp, #-176] @ 0xffffff50 │ │ │ │ mov r1, #12 │ │ │ │ add r2, r0, r6 │ │ │ │ ldr r0, [fp, #-172] @ 0xffffff54 │ │ │ │ - bl 976688 │ │ │ │ + bl 9766a8 │ │ │ │ str r8, [fp, #-52] @ 0xffffffcc │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr r2, [fp, #-168] @ 0xffffff58 │ │ │ │ lsr r3, r3, #2 │ │ │ │ ldr r0, [fp, #-172] @ 0xffffff54 │ │ │ │ mov r1, #6 │ │ │ │ str r3, [fp, #-48] @ 0xffffffd0 │ │ │ │ mov r3, #12 │ │ │ │ str r7, [fp, #-44] @ 0xffffffd4 │ │ │ │ - bl 976688 │ │ │ │ + bl 9766a8 │ │ │ │ mov r0, r4 │ │ │ │ bl 2cb1a8 │ │ │ │ ldr r3, [fp, #-120] @ 0xffffff88 │ │ │ │ add sl, sl, #1 │ │ │ │ cmp sl, r3 │ │ │ │ add r5, r5, #32 │ │ │ │ bcc 2d0df8 │ │ │ │ ldr r6, [fp, #-188] @ 0xffffff44 │ │ │ │ ldr r9, [fp, #-200] @ 0xffffff38 │ │ │ │ ldr r0, [fp, #-172] @ 0xffffff54 │ │ │ │ - bl 9766e0 │ │ │ │ + bl 976700 │ │ │ │ cmp r6, #255 @ 0xff │ │ │ │ bhi 2d0f44 │ │ │ │ ldr r3, [fp, #-196] @ 0xffffff3c │ │ │ │ ldr r0, [r3, #52] @ 0x34 │ │ │ │ cmn r0, #1 │ │ │ │ beq 2d0f14 │ │ │ │ bl 3a16c │ │ │ │ @@ -676885,23 +676885,23 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ msreq SP_svc, r0, ror r7 │ │ │ │ msreq SP_svc, r8, asr r7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0xfffff000 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ ldrdeq pc, [r3, -ip]! │ │ │ │ - adceq r1, r5, ip, lsl r7 │ │ │ │ + adceq r1, r5, ip, lsr r7 │ │ │ │ + adceq fp, r6, r4, lsr #24 │ │ │ │ + adcseq pc, r8, r4, lsl r8 @ │ │ │ │ + adcseq pc, r8, r8, ror #15 │ │ │ │ adceq fp, r6, r4, lsl #24 │ │ │ │ - @ instruction: 0x00b8f7f4 │ │ │ │ - adcseq pc, r8, r8, asr #15 │ │ │ │ - adceq fp, r6, r4, ror #23 │ │ │ │ - adcseq pc, r8, r0, ror #14 │ │ │ │ - adceq fp, r6, ip, lsr #23 │ │ │ │ - adceq r1, r5, r0, ror #12 │ │ │ │ - adceq fp, r6, r8, ror fp │ │ │ │ + adcseq pc, r8, r0, lsl #15 │ │ │ │ + adceq fp, r6, ip, asr #23 │ │ │ │ + adceq r1, r5, r0, lsl #13 │ │ │ │ + umlaleq fp, r6, r8, fp │ │ │ │ ldr r1, [pc, #4] @ 2d11ac │ │ │ │ add r1, pc, r1 │ │ │ │ b 2d2d90 │ │ │ │ @ instruction: 0xfffff6c0 │ │ │ │ bx lr │ │ │ │ ldr r3, [r0, #24] │ │ │ │ tst r3, #4 │ │ │ │ @@ -677339,15 +677339,15 @@ │ │ │ │ mov r0, sl │ │ │ │ add sp, sp, #76 @ 0x4c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 2ce594 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0123e990 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r8, r6, ip, lsl #1 │ │ │ │ + adceq r8, r6, ip, lsr #1 │ │ │ │ eorsgt r3, r0, r3, lsl #28 │ │ │ │ @ instruction: 0xfffffa80 │ │ │ │ @ instruction: 0xfffffa08 │ │ │ │ @ instruction: 0x0123e80c │ │ │ │ @ instruction: 0x01277aa0 │ │ │ │ @ instruction: 0x01277a9c │ │ │ │ @ instruction: 0x0123e79c │ │ │ │ @@ -677573,15 +677573,15 @@ │ │ │ │ str r1, [sp, #4] │ │ │ │ mov r4, r0 │ │ │ │ mov sl, r2 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [sp] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d1ed8 │ │ │ │ ldr r3, [r7, #3228] @ 0xc9c │ │ │ │ add r5, r7, #3216 @ 0xc90 │ │ │ │ add r5, r5, #8 │ │ │ │ cmp r5, r3 │ │ │ │ beq 2d1c78 │ │ │ │ @@ -677629,15 +677629,15 @@ │ │ │ │ ldr r3, [pc, #712] @ 2d1fd0 │ │ │ │ ldr r2, [sp] │ │ │ │ mov r1, #0 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d1f1c │ │ │ │ ldrh r6, [r4, #32] │ │ │ │ cmp r6, #0 │ │ │ │ beq 2d1d78 │ │ │ │ mov r6, #0 │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ @@ -677666,15 +677666,15 @@ │ │ │ │ bl 2cbcac │ │ │ │ ldrh r2, [r4, #40] @ 0x28 │ │ │ │ add r9, r9, #1 │ │ │ │ cmp r9, r2 │ │ │ │ bcc 2d1d88 │ │ │ │ ldr r0, [sp] │ │ │ │ mvn r1, #0 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d1f64 │ │ │ │ mov r0, r5 │ │ │ │ bl 2cde98 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmn r3, #1 │ │ │ │ str r0, [r4, #80] @ 0x50 │ │ │ │ @@ -677705,30 +677705,30 @@ │ │ │ │ beq 2d1e38 │ │ │ │ blx r3 │ │ │ │ ldr r3, [r7, #3236] @ 0xca4 │ │ │ │ mvn r1, #0 │ │ │ │ add r3, r3, r0 │ │ │ │ str r3, [r7, #3236] @ 0xca4 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2d1e94 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r7, #3240] @ 0xca8 │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r7 │ │ │ │ bl 2d1644 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r8 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d1e58 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldrb r3, [fp, #44] @ 0x2c │ │ │ │ eor r3, r3, #1 │ │ │ │ @@ -677750,15 +677750,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r8] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ bne 2d1ef4 │ │ │ │ cmp r5, #0 │ │ │ │ bne 2d1ee0 │ │ │ │ b 2d1c48 │ │ │ │ cmp r0, #2 │ │ │ │ @@ -677768,15 +677768,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ ldr r0, [sp] │ │ │ │ mov r2, #2 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ bne 2d1f3c │ │ │ │ cmp r6, #0 │ │ │ │ bne 2d1f24 │ │ │ │ b 2d1d28 │ │ │ │ ldr r2, [sp] │ │ │ │ @@ -677786,25 +677786,25 @@ │ │ │ │ str r3, [r2] │ │ │ │ bl 1798a0 │ │ │ │ b 2d1dbc │ │ │ │ ldr r1, [r7, #3240] @ 0xca8 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ mov r5, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r5 │ │ │ │ mov r1, r0 │ │ │ │ beq 2d1f10 │ │ │ │ b 2d1f84 │ │ │ │ ldr r3, [sp] │ │ │ │ ldr r1, [r3] │ │ │ │ ldr r0, [sp] │ │ │ │ mov r2, #2 │ │ │ │ mov r6, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r6 │ │ │ │ mov r1, r0 │ │ │ │ beq 2d1f58 │ │ │ │ b 2d1fac │ │ │ │ ldrdeq lr, [r3, -ip]! │ │ │ │ andeq r1, r0, r4, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -678612,22 +678612,22 @@ │ │ │ │ mov r4, r0 │ │ │ │ add r6, r7, #3232 @ 0xca0 │ │ │ │ add r6, r6, #8 │ │ │ │ mov r5, r1 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d2d04 │ │ │ │ mov r0, r7 │ │ │ │ bl 2d1644 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d2d6c │ │ │ │ ldr r3, [r4] │ │ │ │ ldr r3, [r3, #3400] @ 0xd48 │ │ │ │ cmp r3, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r6, [pc, #204] @ 2d2d84 │ │ │ │ @@ -678653,28 +678653,28 @@ │ │ │ │ b 3c044 │ │ │ │ cmp r0, #2 │ │ │ │ beq 2d2d30 │ │ │ │ ldr r1, [r7, #3240] @ 0xca8 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ beq 2d2d60 │ │ │ │ b 2d2d10 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ bne 2d2d44 │ │ │ │ cmp r8, #0 │ │ │ │ bne 2d2d30 │ │ │ │ b 2d2c84 │ │ │ │ mov r3, #0 │ │ │ │ @@ -678706,15 +678706,15 @@ │ │ │ │ add r4, r4, #40 @ 0x28 │ │ │ │ str r0, [r5, #52] @ 0x34 │ │ │ │ add r0, r5, #56 @ 0x38 │ │ │ │ bl 17efa8 │ │ │ │ str r6, [r5, #96] @ 0x60 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ beq 2d2de8 │ │ │ │ ldr r3, [pc, #16] @ 2d2e14 │ │ │ │ str r0, [r5, #100] @ 0x64 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r5, #12] │ │ │ │ @@ -678742,15 +678742,15 @@ │ │ │ │ add r5, r5, #4 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ ldr r9, [pc, #428] @ 2d3024 │ │ │ │ add r9, pc, r9 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d2fa8 │ │ │ │ ldr r3, [r7, #3248] @ 0xcb0 │ │ │ │ ldr r0, [r7, #3244] @ 0xcac │ │ │ │ add r3, r3, #63 @ 0x3f │ │ │ │ bic r3, r3, #63 @ 0x3f │ │ │ │ cmp r0, #0 │ │ │ │ @@ -678769,15 +678769,15 @@ │ │ │ │ mov r8, #1 │ │ │ │ mvn r1, #0 │ │ │ │ str r3, [r7, #3248] @ 0xcb0 │ │ │ │ str r8, [r4, #20] │ │ │ │ str r9, [r4, #44] @ 0x2c │ │ │ │ str r0, [r4, #48] @ 0x30 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, r9 │ │ │ │ bne 2d2fec │ │ │ │ ldr r0, [r4, #48] @ 0x30 │ │ │ │ bl 2cbb98 │ │ │ │ ldr r3, [r4, #32] │ │ │ │ ldr r2, [r4, #28] │ │ │ │ mov r1, #8 │ │ │ │ @@ -678826,15 +678826,15 @@ │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r5] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ bne 2d2fc4 │ │ │ │ cmp sl, #0 │ │ │ │ bne 2d2fb0 │ │ │ │ b 2d2e8c │ │ │ │ mov r1, r8 │ │ │ │ @@ -678842,15 +678842,15 @@ │ │ │ │ str r9, [r7, #3252] @ 0xcb4 │ │ │ │ bl 1798a0 │ │ │ │ b 2d2ef8 │ │ │ │ ldr r1, [r7, #3252] @ 0xcb4 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ beq 2d2fe0 │ │ │ │ b 2d3004 │ │ │ │ smlawbeq r3, r4, r1, sp │ │ │ │ @ instruction: 0x011fa6d4 │ │ │ │ andeq r1, r0, ip, ror r5 │ │ │ │ @@ -679006,16 +679006,16 @@ │ │ │ │ bl 17b978 │ │ │ │ b 2d3238 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0123ce34 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012760e9 │ │ │ │ @ instruction: 0x0123cdb8 │ │ │ │ - adceq r9, r6, r4, ror #19 │ │ │ │ - strdeq pc, [r4], ip @ │ │ │ │ + adceq r9, r6, r4, lsl #20 │ │ │ │ + adceq pc, r4, ip, lsl r4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [pc, #196] @ 2d3384 │ │ │ │ ldr lr, [pc, #196] @ 2d3388 │ │ │ │ add r4, pc, r4 │ │ │ │ @@ -679067,16 +679067,16 @@ │ │ │ │ bl 17b978 │ │ │ │ b 2d3334 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0123cd38 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01275fec │ │ │ │ @ instruction: 0x0123ccbc │ │ │ │ - adceq r9, r6, r0, lsr #18 │ │ │ │ - adceq pc, r4, r4, lsl #6 │ │ │ │ + adceq r9, r6, r0, asr #18 │ │ │ │ + adceq pc, r4, r4, lsr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, sp, #72 @ 0x48 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ @@ -679198,17 +679198,17 @@ │ │ │ │ mov r0, r7 │ │ │ │ bl 17b978 │ │ │ │ b 2d34dc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0123cb40 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0123cb14 │ │ │ │ - adcseq sp, r8, r4, lsr #4 │ │ │ │ - adceq r9, r6, ip, asr #14 │ │ │ │ - strdeq pc, [r4], ip @ │ │ │ │ + adcseq sp, r8, r4, asr #4 │ │ │ │ + adceq r9, r6, ip, ror #14 │ │ │ │ + adceq pc, r4, ip, lsl r1 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ @@ -679632,45 +679632,45 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ ldrb r2, [r4, #7] │ │ │ │ b 2d3b00 │ │ │ │ ldr r1, [pc, #124] @ 2d3ce0 │ │ │ │ add r1, pc, r1 │ │ │ │ b 2d3ba8 │ │ │ │ - strdeq r9, [r6], ip @ │ │ │ │ - @ instruction: 0x00b8ceb0 │ │ │ │ - adcseq lr, r5, r8, lsr #13 │ │ │ │ - adceq r9, r6, ip, lsr #7 │ │ │ │ - adcseq ip, r8, r8, asr lr │ │ │ │ - adceq r9, r6, r4, ror #6 │ │ │ │ + adceq r9, r6, ip, lsl r4 │ │ │ │ + @ instruction: 0x00b8ced0 │ │ │ │ + adcseq lr, r5, r8, asr #13 │ │ │ │ + adceq r9, r6, ip, asr #7 │ │ │ │ + adcseq ip, r8, r8, ror lr │ │ │ │ + adceq r9, r6, r4, lsl #7 │ │ │ │ tsteq pc, r8, lsl sp @ │ │ │ │ - adceq r9, r6, r8, lsr r3 │ │ │ │ + adceq r9, r6, r8, asr r3 │ │ │ │ tsteq pc, ip, ror #25 │ │ │ │ - adceq r9, r6, r4, lsl r3 │ │ │ │ + adceq r9, r6, r4, lsr r3 │ │ │ │ @ instruction: 0x011f9cbc │ │ │ │ - strdeq r9, [r6], r4 @ │ │ │ │ + adceq r9, r6, r4, lsl r3 │ │ │ │ tsteq pc, r4, ror ip @ │ │ │ │ - ldrdeq r9, [r6], r0 @ │ │ │ │ + strdeq r9, [r6], r0 @ │ │ │ │ tsteq pc, r0, lsr ip @ │ │ │ │ - adceq r9, r6, ip, lsr #5 │ │ │ │ + adceq r9, r6, ip, asr #5 │ │ │ │ tsteq pc, r0, lsr ip @ │ │ │ │ - umlaleq r9, r6, r0, r2 │ │ │ │ + @ instruction: 0x00a692b0 │ │ │ │ tsteq pc, r4, lsl #24 │ │ │ │ - adceq r9, r6, r0, ror r2 │ │ │ │ + umlaleq r9, r6, r0, r2 │ │ │ │ tsteq pc, r4, lsl #23 │ │ │ │ - adceq r9, r6, ip, ror r2 │ │ │ │ - adceq r9, r6, ip, asr #4 │ │ │ │ - adcseq ip, r3, ip, lsr #4 │ │ │ │ - adceq r9, r6, r8, lsr r1 │ │ │ │ - adceq r9, r6, r8, lsr #2 │ │ │ │ - adceq r9, r6, r8, lsr #3 │ │ │ │ - adceq r9, r6, r0, lsl #3 │ │ │ │ + umlaleq r9, r6, ip, r2 │ │ │ │ + adceq r9, r6, ip, ror #4 │ │ │ │ + adcseq ip, r3, ip, asr #4 │ │ │ │ + adceq r9, r6, r8, asr r1 │ │ │ │ + adceq r9, r6, r8, asr #2 │ │ │ │ + adceq r9, r6, r8, asr #3 │ │ │ │ + adceq r9, r6, r0, lsr #3 │ │ │ │ + adceq r9, r6, r8, ror #2 │ │ │ │ adceq r9, r6, r8, asr #2 │ │ │ │ - adceq r9, r6, r8, lsr #2 │ │ │ │ - adceq r3, r7, r8, lsl sl │ │ │ │ + adceq r3, r7, r8, lsr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrb r2, [r0, #1] │ │ │ │ ldrb r1, [r0] │ │ │ │ ldrb r3, [r0, #4] │ │ │ │ @@ -679719,19 +679719,19 @@ │ │ │ │ b 2d3d38 │ │ │ │ ldr r1, [pc, #32] @ 2d3dd4 │ │ │ │ mov r0, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ ldrb r3, [r4, #1] │ │ │ │ b 2d3d30 │ │ │ │ - strheq r9, [r6], r4 @ │ │ │ │ - adceq r9, r6, ip, lsr #1 │ │ │ │ - adceq r9, r6, r4, lsl #1 │ │ │ │ - adceq r9, r6, r4, asr r0 │ │ │ │ - adceq r9, r6, ip, lsr #32 │ │ │ │ + ldrdeq r9, [r6], r4 @ │ │ │ │ + adceq r9, r6, ip, asr #1 │ │ │ │ + adceq r9, r6, r4, lsr #1 │ │ │ │ + adceq r9, r6, r4, ror r0 │ │ │ │ + adceq r9, r6, ip, asr #32 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrb r1, [r0, #1] │ │ │ │ ldrb r2, [r0] │ │ │ │ lsr r3, r1, #4 │ │ │ │ @@ -679798,20 +679798,20 @@ │ │ │ │ ldrb r1, [r4, #4] │ │ │ │ b 2d3e38 │ │ │ │ ldr r1, [pc, #32] @ 2d3f14 │ │ │ │ mov r0, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ b 2d3e20 │ │ │ │ - adceq r9, r6, r4, lsl r0 │ │ │ │ - adceq r8, r6, r8, ror #30 │ │ │ │ + adceq r9, r6, r4, lsr r0 │ │ │ │ + adceq r8, r6, r8, lsl #31 │ │ │ │ + adceq r8, r6, r0, lsl #31 │ │ │ │ + adceq r8, r6, r4, asr pc │ │ │ │ + adceq r8, r6, r0, lsl #31 │ │ │ │ adceq r8, r6, r0, ror #30 │ │ │ │ - adceq r8, r6, r4, lsr pc │ │ │ │ - adceq r8, r6, r0, ror #30 │ │ │ │ - adceq r8, r6, r0, asr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r7, [sp, #24] │ │ │ │ mov r5, r0 │ │ │ │ @@ -679865,21 +679865,21 @@ │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ b 2d3f48 │ │ │ │ ldr r1, [pc, #36] @ 2d4024 │ │ │ │ mov r0, #1 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ b 2d3f40 │ │ │ │ - strdeq r8, [r6], r0 @ │ │ │ │ - adceq r5, r5, ip, lsr r0 │ │ │ │ - adceq r5, r6, r0, lsr #32 │ │ │ │ - @ instruction: 0x00b8c7fc │ │ │ │ - @ instruction: 0x00b5dff4 │ │ │ │ - ldrdeq r4, [r5], r0 @ │ │ │ │ - strheq r3, [r6], r4 @ │ │ │ │ + adceq r8, r6, r0, lsl pc │ │ │ │ + adceq r5, r5, ip, asr r0 │ │ │ │ + adceq r5, r6, r0, asr #32 │ │ │ │ + adcseq ip, r8, ip, lsl r8 │ │ │ │ + adcseq lr, r5, r4, lsl r0 │ │ │ │ + strdeq r4, [r5], r0 @ │ │ │ │ + ldrdeq r3, [r6], r4 @ │ │ │ │ cmp r1, #0 │ │ │ │ beq 2d4058 │ │ │ │ cmp r1, #4 │ │ │ │ bxne lr │ │ │ │ cmp r0, #0 │ │ │ │ bxne lr │ │ │ │ ldr r2, [pc, #56] @ 2d4080 │ │ │ │ @@ -679894,18 +679894,18 @@ │ │ │ │ bxne lr │ │ │ │ ldr r2, [pc, #24] @ 2d4088 │ │ │ │ add r2, pc, r2 │ │ │ │ b 2d4048 │ │ │ │ ldr r2, [pc, #16] @ 2d408c │ │ │ │ add r2, pc, r2 │ │ │ │ b 2d4048 │ │ │ │ - adceq r8, r6, r8, lsr #28 │ │ │ │ - adceq r8, r6, ip, lsr #28 │ │ │ │ - strdeq r8, [r6], r0 @ │ │ │ │ - ldrdeq r8, [r6], r8 @ │ │ │ │ + adceq r8, r6, r8, asr #28 │ │ │ │ + adceq r8, r6, ip, asr #28 │ │ │ │ + adceq r8, r6, r0, lsl lr │ │ │ │ + strdeq r8, [r6], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrb r2, [r0, #5] │ │ │ │ ldr r1, [pc, #112] @ 2d411c │ │ │ │ lsr r2, r2, #1 │ │ │ │ @@ -679934,17 +679934,17 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ ldrb r3, [r4, #5] │ │ │ │ tst r3, #8 │ │ │ │ popeq {r4, pc} │ │ │ │ b 2d40e8 │ │ │ │ tsteq pc, ip, ror #11 │ │ │ │ - @ instruction: 0x00a68dbc │ │ │ │ + ldrdeq r8, [r6], ip @ │ │ │ │ + ldrdeq r8, [r6], r0 @ │ │ │ │ @ instruction: 0x00a68db0 │ │ │ │ - umlaleq r8, r6, r0, sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrb r2, [r0, #1] │ │ │ │ ldrb r3, [r0, #2] │ │ │ │ mov r4, r0 │ │ │ │ @@ -679960,16 +679960,16 @@ │ │ │ │ tst r3, #8 │ │ │ │ popeq {r4, pc} │ │ │ │ ldr r1, [pc, #16] @ 2d418c │ │ │ │ pop {r4, lr} │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #1 │ │ │ │ b 3ad3c <__printf_chk@plt> │ │ │ │ - adceq r8, r6, r0, asr sp │ │ │ │ - umlaleq r8, r6, r0, ip │ │ │ │ + adceq r8, r6, r0, ror sp │ │ │ │ + @ instruction: 0x00a68cb0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ cmp r2, #0 │ │ │ │ mov r3, r0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -680001,20 +680001,20 @@ │ │ │ │ cmp r5, r6 │ │ │ │ lsr r4, r4, #1 │ │ │ │ bne 2d41f4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r2, [pc, #24] @ 2d4240 │ │ │ │ add r2, pc, r2 │ │ │ │ b 2d41b8 │ │ │ │ - adceq r8, r6, r0, lsl sp │ │ │ │ - adceq r4, r5, r0, lsr #23 │ │ │ │ - ldrdeq r4, [r6], ip @ │ │ │ │ - @ instruction: 0x00b8c5b8 │ │ │ │ - @ instruction: 0x00b5ddb0 │ │ │ │ - umlaleq sl, r6, r0, r9 │ │ │ │ + adceq r8, r6, r0, lsr sp │ │ │ │ + adceq r4, r5, r0, asr #23 │ │ │ │ + strdeq r4, [r6], ip @ │ │ │ │ + @ instruction: 0x00b8c5d8 │ │ │ │ + @ instruction: 0x00b5ddd0 │ │ │ │ + @ instruction: 0x00a6a9b0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrsb r3, [r0, #7] │ │ │ │ mov r4, r0 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -680132,30 +680132,30 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ b 2d4330 │ │ │ │ ldr r1, [pc, #64] @ 2d4474 │ │ │ │ add r1, pc, r1 │ │ │ │ b 2d43e0 │ │ │ │ - adceq r8, r6, r0, asr sl │ │ │ │ - adcseq ip, r8, r0, lsl #10 │ │ │ │ - @ instruction: 0x00b5dcf8 │ │ │ │ - strdeq r8, [r6], ip @ │ │ │ │ + adceq r8, r6, r0, ror sl │ │ │ │ + adcseq ip, r8, r0, lsr #10 │ │ │ │ + adcseq sp, r5, r8, lsl sp │ │ │ │ + adceq r8, r6, ip, lsl sl │ │ │ │ smlawbeq r3, ip, r5, pc @ │ │ │ │ - adceq r5, r5, r8, lsl r2 │ │ │ │ - adceq sl, r6, r4, asr #31 │ │ │ │ - strdeq r5, [r5], r4 @ │ │ │ │ - adceq r8, r6, r8, lsl #23 │ │ │ │ - adceq r8, r6, r8, asr fp │ │ │ │ - adceq r8, r6, r8, lsl #22 │ │ │ │ - @ instruction: 0x00b3b9f4 │ │ │ │ - adceq r8, r6, r8, lsl #22 │ │ │ │ + adceq r5, r5, r8, lsr r2 │ │ │ │ + adceq sl, r6, r4, ror #31 │ │ │ │ + adceq r5, r5, r4, lsl r2 │ │ │ │ + adceq r8, r6, r8, lsr #23 │ │ │ │ + adceq r8, r6, r8, ror fp │ │ │ │ + adceq r8, r6, r8, lsr #22 │ │ │ │ + adcseq fp, r3, r4, lsl sl │ │ │ │ + adceq r8, r6, r8, lsr #22 │ │ │ │ + strdeq r8, [r6], ip @ │ │ │ │ ldrdeq r8, [r6], ip @ │ │ │ │ - @ instruction: 0x00a68abc │ │ │ │ - adceq r3, r7, r8, asr #4 │ │ │ │ + adceq r3, r7, r8, ror #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #1640] @ 2d4b00 │ │ │ │ @@ -680569,57 +680569,57 @@ │ │ │ │ mov r0, #1 │ │ │ │ bl 3ad3c <__printf_chk@plt> │ │ │ │ b 2d48f0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0123bb5c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x011f91f4 │ │ │ │ - adcseq pc, r3, ip, lsr r1 @ │ │ │ │ - adcseq pc, r3, r8, lsr r1 @ │ │ │ │ + adcseq pc, r3, ip, asr r1 @ │ │ │ │ + adcseq pc, r3, r8, asr r1 @ │ │ │ │ strdeq r4, [r7, -ip]! │ │ │ │ msreq R11_usr, r8, lsl #4 │ │ │ │ - adcseq pc, r3, r8, lsl #2 │ │ │ │ - adcseq r0, r4, r0, ror #30 │ │ │ │ + adcseq pc, r3, r8, lsr #2 │ │ │ │ + adcseq r0, r4, r0, lsl #31 │ │ │ │ @ instruction: 0x01274d70 │ │ │ │ - adceq r8, r6, r4, asr #18 │ │ │ │ - adceq r8, r6, r8, asr r9 │ │ │ │ - adcseq pc, r3, ip, lsl r0 @ │ │ │ │ + adceq r8, r6, r4, ror #18 │ │ │ │ + adceq r8, r6, r8, ror r9 │ │ │ │ + adcseq pc, r3, ip, lsr r0 @ │ │ │ │ ldrdeq r4, [r7, -ip]! │ │ │ │ - adceq r8, r6, r4, asr #17 │ │ │ │ - strdeq r8, [r6], r4 @ │ │ │ │ + adceq r8, r6, r4, ror #17 │ │ │ │ + adceq r8, r6, r4, lsl r9 │ │ │ │ msreq CPSR_xc, r0, asr #2 │ │ │ │ - adcseq lr, r3, r4, asr #31 │ │ │ │ - adcseq r0, r4, r0, lsr #28 │ │ │ │ - strdeq r8, [r6], r8 @ │ │ │ │ + adcseq lr, r3, r4, ror #31 │ │ │ │ + adcseq r0, r4, r0, asr #28 │ │ │ │ + adceq r8, r6, r8, lsl r8 │ │ │ │ msreq SP_svc, r4, asr r7 │ │ │ │ - @ instruction: 0x00b3eef8 │ │ │ │ - adceq r2, r7, r0, lsl #30 │ │ │ │ - adceq r8, r6, r8, lsr #27 │ │ │ │ - umlaleq r3, r8, r8, r0 │ │ │ │ + adcseq lr, r3, r8, lsl pc │ │ │ │ + adceq r2, r7, r0, lsr #30 │ │ │ │ + adceq r8, r6, r8, asr #27 │ │ │ │ + strheq r3, [r8], r8 @ │ │ │ │ smlawteq r3, ip, r6, pc @ │ │ │ │ smlawbeq r3, r8, r6, pc @ │ │ │ │ - adcseq r0, r6, ip, lsr #3 │ │ │ │ - adcseq r0, r4, ip, asr #24 │ │ │ │ - adcseq lr, r3, r4, lsr #27 │ │ │ │ + adcseq r0, r6, ip, asr #3 │ │ │ │ + adcseq r0, r4, ip, ror #24 │ │ │ │ + adcseq lr, r3, r4, asr #27 │ │ │ │ @ instruction: 0x01274a64 │ │ │ │ smlawteq r3, r8, r3, pc @ │ │ │ │ - adceq r8, r6, ip, lsr #13 │ │ │ │ - adceq r2, r8, r0, asr #30 │ │ │ │ - adcseq r0, r4, r8, ror #22 │ │ │ │ - adcseq sp, r5, ip, lsl #26 │ │ │ │ - adcseq sp, r5, r0, lsl #26 │ │ │ │ - umlaleq r8, r6, r8, r5 │ │ │ │ - adceq r8, r6, ip, ror #10 │ │ │ │ - adceq r8, r6, r8, lsl #11 │ │ │ │ + adceq r8, r6, ip, asr #13 │ │ │ │ + adceq r2, r8, r0, ror #30 │ │ │ │ + adcseq r0, r4, r8, lsl #23 │ │ │ │ + adcseq sp, r5, ip, lsr #26 │ │ │ │ + adcseq sp, r5, r0, lsr #26 │ │ │ │ + @ instruction: 0x00a685b8 │ │ │ │ + adceq r8, r6, ip, lsl #11 │ │ │ │ + adceq r8, r6, r8, lsr #11 │ │ │ │ smlawteq r3, ip, r5, fp │ │ │ │ - adceq r8, r6, ip, lsl r5 │ │ │ │ - adceq r8, r6, r0, lsl #10 │ │ │ │ - adcseq pc, r5, ip, lsl #30 │ │ │ │ - @ instruction: 0x00b3b2f4 │ │ │ │ - @ instruction: 0x00a684b4 │ │ │ │ + adceq r8, r6, ip, lsr r5 │ │ │ │ + adceq r8, r6, r0, lsr #10 │ │ │ │ + adcseq pc, r5, ip, lsr #30 │ │ │ │ + adcseq fp, r3, r4, lsl r3 │ │ │ │ + ldrdeq r8, [r6], r4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #220] @ 2d4cac │ │ │ │ ldr r4, [r0, #352] @ 0x160 │ │ │ │ ldr r2, [pc, #216] @ 2d4cb0 │ │ │ │ @@ -680655,15 +680655,15 @@ │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r7, [pc, #100] @ 2d4cb8 │ │ │ │ mov r5, #0 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, sp │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ - bl 945acc │ │ │ │ + bl 945aec │ │ │ │ ldr r4, [r4] │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ orr r0, r5, r0 │ │ │ │ and r5, r0, #255 @ 0xff │ │ │ │ beq 2d4c1c │ │ │ │ cmp r4, #0 │ │ │ │ @@ -680683,15 +680683,15 @@ │ │ │ │ @ instruction: 0x011f8ad4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #16] │ │ │ │ - bl 953cac │ │ │ │ + bl 953ccc │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ b 17d4fc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ @@ -681143,27 +681143,27 @@ │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [pc, #164] @ 2d5498 │ │ │ │ mov r3, r1 │ │ │ │ mov r1, #3 │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [sp] │ │ │ │ bl 3a058 <__atomic_store_8@plt> │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r9, #1 │ │ │ │ strb r9, [r8] │ │ │ │ b 2d4d2c │ │ │ │ ldr r0, [pc, #128] @ 2d549c │ │ │ │ ldr r9, [pc, #128] @ 2d54a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 18377c │ │ │ │ add r9, pc, r9 │ │ │ │ mov sl, r0 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ str sl, [r9] │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ mov r9, #1 │ │ │ │ strb r9, [r8] │ │ │ │ b 2d5188 │ │ │ │ @ instruction: 0x01274610 │ │ │ │ strdeq r4, [r7, -r0]! │ │ │ │ strdeq r4, [r7, -r8]! │ │ │ │ ldrdeq r4, [r7, -r0]! │ │ │ │ @@ -681178,18 +681178,18 @@ │ │ │ │ @ instruction: 0x001fffff │ │ │ │ @ instruction: 0x012742bc │ │ │ │ andeq r3, r0, pc, lsr pc │ │ │ │ @ instruction: 0x012741a4 │ │ │ │ smlawbeq r7, r8, r1, r4 │ │ │ │ @ instruction: 0x01274194 │ │ │ │ smlawbeq r7, r4, r1, r4 │ │ │ │ - adceq r8, r6, r8, ror r1 │ │ │ │ + umlaleq r8, r6, r8, r1 │ │ │ │ tsteq pc, ip, asr #19 │ │ │ │ @ instruction: 0x01273f28 │ │ │ │ - adceq r8, r6, r0, lsr r1 │ │ │ │ + adceq r8, r6, r0, asr r1 │ │ │ │ strdeq r3, [r7, -r4]! │ │ │ │ add r0, r0, #20 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ @@ -681210,26 +681210,26 @@ │ │ │ │ bne 2d5544 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ bl 2ca1a4 │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [pc, #116] @ 2d5584 │ │ │ │ add r0, pc, r0 │ │ │ │ - bl 952e2c │ │ │ │ - bl 952ef0 │ │ │ │ + bl 952e4c │ │ │ │ + bl 952f10 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, sp │ │ │ │ - bl 957e3c │ │ │ │ + bl 957e5c │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r2, [pc, #88] @ 2d5588 │ │ │ │ mov r1, sp │ │ │ │ and r2, r2, r3 │ │ │ │ mov r0, r7 │ │ │ │ mov r3, r4 │ │ │ │ - bl 953a30 │ │ │ │ + bl 953a50 │ │ │ │ str r0, [r6, #16] │ │ │ │ ldr r2, [pc, #64] @ 2d558c │ │ │ │ ldr r3, [pc, #40] @ 2d5578 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ @@ -681344,15 +681344,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 179118 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r0, [r3, #16] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r3, r7 │ │ │ │ - bl 954060 │ │ │ │ + bl 954080 │ │ │ │ ldrb r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2d5764 │ │ │ │ ldr r2, [pc, #60] @ 2d577c │ │ │ │ ldr r3, [pc, #52] @ 2d5778 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -681384,46 +681384,46 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #116] @ 0x74 │ │ │ │ mov r3, #0 │ │ │ │ beq 2d5848 │ │ │ │ add r5, sp, #16 │ │ │ │ mov r0, r5 │ │ │ │ mov r4, r1 │ │ │ │ - bl 95a6f0 │ │ │ │ + bl 95a710 │ │ │ │ mov r0, sp │ │ │ │ bl 178f0c │ │ │ │ mov r2, #1 │ │ │ │ ldr r1, [r4, #268] @ 0x10c │ │ │ │ mov r0, sp │ │ │ │ - bl 948eb8 │ │ │ │ + bl 948ed8 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ cmp r2, #0 │ │ │ │ bne 2d5880 │ │ │ │ ldrb r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2d5874 │ │ │ │ mov r2, #4 │ │ │ │ add r1, r4, #20 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95a73c │ │ │ │ + bl 95a75c │ │ │ │ mov r2, #4 │ │ │ │ add r1, r4, #24 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95a73c │ │ │ │ + bl 95a75c │ │ │ │ mov r2, #4 │ │ │ │ add r1, r4, #256 @ 0x100 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95a73c │ │ │ │ + bl 95a75c │ │ │ │ add r1, r4, #272 @ 0x110 │ │ │ │ mov r0, r5 │ │ │ │ mov r2, #532 @ 0x214 │ │ │ │ - bl 95a73c │ │ │ │ + bl 95a75c │ │ │ │ mov r1, r5 │ │ │ │ add r0, r4, #964 @ 0x3c4 │ │ │ │ - bl 95a804 │ │ │ │ + bl 95a824 │ │ │ │ ldr r2, [pc, #88] @ 2d58a8 │ │ │ │ ldr r3, [pc, #80] @ 2d58a4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -681432,15 +681432,15 @@ │ │ │ │ add sp, sp, #120 @ 0x78 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [sp] │ │ │ │ bl 3bb4c │ │ │ │ b 2d57fc │ │ │ │ ldr r1, [sp] │ │ │ │ mov r0, r5 │ │ │ │ - bl 95a73c │ │ │ │ + bl 95a75c │ │ │ │ ldrb r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ bne 2d57fc │ │ │ │ b 2d5874 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0123a858 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @@ -681466,15 +681466,15 @@ │ │ │ │ mov r2, r5 │ │ │ │ mov r6, r1 │ │ │ │ bl 2d56a0 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ add r2, sp, #4 │ │ │ │ ldr r0, [r3, #16] │ │ │ │ mov r1, r5 │ │ │ │ - bl 953ebc │ │ │ │ + bl 953edc │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 2d5960 │ │ │ │ add r5, sp, #8 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 179530 │ │ │ │ @@ -681541,15 +681541,15 @@ │ │ │ │ ldr r3, [r4, #16] │ │ │ │ mov ip, #0 │ │ │ │ ldr r0, [r3, #16] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r1, r7 │ │ │ │ str ip, [sp] │ │ │ │ - bl 953db4 │ │ │ │ + bl 953dd4 │ │ │ │ ldrb r3, [sp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2d5a78 │ │ │ │ ldr r2, [pc, #60] @ 2d5a90 │ │ │ │ ldr r3, [pc, #52] @ 2d5a8c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -681872,15 +681872,15 @@ │ │ │ │ bne 2d5e9c │ │ │ │ b 2d5f2c │ │ │ │ andeq r0, r0, r5, asr r1 │ │ │ │ eoreq r8, r0, r0, lsl #4 │ │ │ │ strbeq r4, [r0], #3 │ │ │ │ andeq r0, r0, r5, asr #2 │ │ │ │ muleq r0, r1, r1 │ │ │ │ - @ instruction: 0x00b8a9f8 │ │ │ │ + adcseq sl, r8, r8, lsl sl │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ ldrb r3, [r0, #12] │ │ │ │ cmp r3, #4 │ │ │ │ bne 2d5fa4 │ │ │ │ ldr r0, [r0, #20] │ │ │ │ ldr r2, [pc, #36] @ 2d5fac │ │ │ │ sub r3, r0, #488 @ 0x1e8 │ │ │ │ @@ -682554,15 +682554,15 @@ │ │ │ │ b 2d6914 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq r3, r8, r7, r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01239760 │ │ │ │ @ instruction: 0x012396a0 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ - adcseq r9, r8, r3, lsl #31 │ │ │ │ + adcseq r9, r8, r3, lsr #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r3, [pc, #2156] @ 2d7298 │ │ │ │ ldr r1, [r1, #20] │ │ │ │ mov r4, r0 │ │ │ │ @@ -683112,15 +683112,15 @@ │ │ │ │ andeq r0, r0, r2, asr r1 │ │ │ │ @ instruction: 0x01239434 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, sp, asr r1 │ │ │ │ @ instruction: 0x01239364 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ @ instruction: 0x012392b4 │ │ │ │ - adcseq r9, r8, r0, asr fp │ │ │ │ + adcseq r9, r8, r0, ror fp │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ @ instruction: 0x01238dbc │ │ │ │ smlawbeq r3, r8, sp, r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -683440,27 +683440,27 @@ │ │ │ │ add r3, sp, #48 @ 0x30 │ │ │ │ mov r6, r2 │ │ │ │ add r8, sp, #72 @ 0x48 │ │ │ │ str r7, [sp, #24] │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ b 2d7960 │ │ │ │ mov r0, r6 │ │ │ │ - bl 8cab80 │ │ │ │ + bl 8caba0 │ │ │ │ str r0, [sp, #8] │ │ │ │ mov r0, r6 │ │ │ │ - bl 8daba8 │ │ │ │ + bl 8dabc8 │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, r6 │ │ │ │ - bl 8f6a7c │ │ │ │ + bl 8f6a9c │ │ │ │ ldr r1, [pc, #880] @ 2d7b7c │ │ │ │ mov r2, #0 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ mov r0, r6 │ │ │ │ - bl 911280 │ │ │ │ + bl 9112a0 │ │ │ │ mov sl, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl d1a3c │ │ │ │ ldr r3, [pc, #848] @ 2d7b80 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ str r7, [r8] │ │ │ │ @@ -683473,30 +683473,30 @@ │ │ │ │ str r3, [sp, #92] @ 0x5c │ │ │ │ ldr r3, [pc, #808] @ 2d7b84 │ │ │ │ str r7, [r8, #24] │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ strb r2, [sp, #96] @ 0x60 │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 934948 │ │ │ │ + bl 934968 │ │ │ │ ldr r3, [pc, #784] @ 2d7b88 │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ ldr r3, [pc, #764] @ 2d7b8c │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ str r7, [sp, #64] @ 0x40 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 92d878 │ │ │ │ + bl 92d898 │ │ │ │ cmp fp, #0 │ │ │ │ mov r3, r0 │ │ │ │ bne 2d7adc │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ orr r2, r2, r4 │ │ │ │ orr r2, r1, r2 │ │ │ │ @@ -683504,86 +683504,86 @@ │ │ │ │ orr r2, r1, r2 │ │ │ │ orr sl, sl, r2 │ │ │ │ orr r9, r9, sl │ │ │ │ orr r5, r5, r9 │ │ │ │ orr r3, r3, r5 │ │ │ │ and fp, r3, #255 @ 0xff │ │ │ │ mov r0, r6 │ │ │ │ - bl 91ac54 │ │ │ │ + bl 91ac74 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 930394 │ │ │ │ + bl 9303b4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d7aa4 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl 9243a8 │ │ │ │ + bl 9243c8 │ │ │ │ orr r4, r4, fp │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 932a38 │ │ │ │ + bl 932a58 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 9385ac │ │ │ │ + bl 9385cc │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 93ac9c │ │ │ │ + bl 93acbc │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ cmp r4, #0 │ │ │ │ beq 2d7b2c │ │ │ │ mov r3, #1 │ │ │ │ mov fp, #0 │ │ │ │ str r3, [sp, #24] │ │ │ │ mov r0, r6 │ │ │ │ bl cfc30 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 8dc8ac │ │ │ │ + bl 8dc8cc │ │ │ │ mov r1, #0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 8f6ea0 │ │ │ │ + bl 8f6ec0 │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 919cc0 │ │ │ │ + bl 919ce0 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl 10a7b0 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl d26e8 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 919d5c │ │ │ │ + bl 919d7c │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 91c038 │ │ │ │ + bl 91c058 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 919680 │ │ │ │ + bl 9196a0 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 91b0a0 │ │ │ │ + bl 91b0c0 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ mov r1, #262144 @ 0x40000 │ │ │ │ orr r5, r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 94d768 │ │ │ │ + bl 94d788 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ ldr r1, [r3] │ │ │ │ cmn r1, #1 │ │ │ │ orr r5, r5, r0 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ beq 2d7b08 │ │ │ │ @@ -683591,57 +683591,57 @@ │ │ │ │ beq 2d7a90 │ │ │ │ cmp r1, #2 │ │ │ │ beq 2d7a8c │ │ │ │ mov r3, #1 │ │ │ │ mov r2, r3 │ │ │ │ mov r1, #16 │ │ │ │ mov r0, r6 │ │ │ │ - bl 9352f4 │ │ │ │ + bl 935314 │ │ │ │ orr r4, r0, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl 924828 │ │ │ │ + bl 924848 │ │ │ │ ldrsb r2, [r6, #65] @ 0x41 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ sub r3, r2, #4 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ cmp r2, #14 │ │ │ │ cmpne r3, #1 │ │ │ │ orr r4, r4, r0 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ bhi 2d77e4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 935ea0 │ │ │ │ + bl 935ec0 │ │ │ │ orr r0, r4, r0 │ │ │ │ and r4, r0, #255 @ 0xff │ │ │ │ b 2d77e4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 91d7f0 │ │ │ │ + bl 91d810 │ │ │ │ orr r0, r5, r0 │ │ │ │ and r5, r0, #255 @ 0xff │ │ │ │ b 2d7a34 │ │ │ │ mov r0, r6 │ │ │ │ - bl 919cc0 │ │ │ │ + bl 919ce0 │ │ │ │ mov r0, r6 │ │ │ │ bl d26e8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl 9243a8 │ │ │ │ + bl 9243c8 │ │ │ │ mov r0, r6 │ │ │ │ - bl 932a38 │ │ │ │ + bl 932a58 │ │ │ │ mov r0, r6 │ │ │ │ - bl 9385ac │ │ │ │ + bl 9385cc │ │ │ │ mov r0, r6 │ │ │ │ - bl 93ac9c │ │ │ │ + bl 93acbc │ │ │ │ b 2d7954 │ │ │ │ mov r1, fp │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 8e3a80 │ │ │ │ + bl 8e3aa0 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ subs fp, r0, #0 │ │ │ │ beq 2d78b8 │ │ │ │ mov r0, r6 │ │ │ │ bl d1a3c │ │ │ │ b 2d78e4 │ │ │ │ ldr r0, [pc, #128] @ 2d7b90 │ │ │ │ @@ -683674,15 +683674,15 @@ │ │ │ │ andeq r0, r0, r8, asr #28 │ │ │ │ ldrdeq ip, [r3, -r8]! │ │ │ │ @ instruction: 0xffffe5f0 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ @ instruction: 0xffffe408 │ │ │ │ andeq r0, r0, r2, lsl #5 │ │ │ │ - adceq r5, r6, r8, lsr lr │ │ │ │ + adceq r5, r6, r8, asr lr │ │ │ │ @ instruction: 0x012384bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldrsb r2, [r0, #65] @ 0x41 │ │ │ │ mov r4, r0 │ │ │ │ @@ -683762,51 +683762,51 @@ │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #64 @ 0x40 │ │ │ │ bne 2d7edc │ │ │ │ ldrsb r3, [sl, #65] @ 0x41 │ │ │ │ cmp r3, #3 │ │ │ │ beq 2d7f2c │ │ │ │ mov r0, sl │ │ │ │ - bl 8e7704 │ │ │ │ + bl 8e7724 │ │ │ │ ldr r3, [pc, #1084] @ 2d8138 │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [r6, r3] │ │ │ │ str r3, [sp] │ │ │ │ mov r1, r3 │ │ │ │ - bl 8dd080 │ │ │ │ + bl 8dd0a0 │ │ │ │ ldr r1, [pc, #1064] @ 2d813c │ │ │ │ mov r2, sl │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, sl │ │ │ │ - bl 910e40 │ │ │ │ + bl 910e60 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - bl 90ba78 │ │ │ │ + bl 90ba98 │ │ │ │ mov r0, sl │ │ │ │ - bl 8e9514 │ │ │ │ + bl 8e9534 │ │ │ │ ldrb r3, [fp, #261] @ 0x105 │ │ │ │ cmp r3, #0 │ │ │ │ bne 2d7f80 │ │ │ │ add r6, sp, #40 @ 0x28 │ │ │ │ mov r0, sl │ │ │ │ - bl 8ef3cc │ │ │ │ + bl 8ef3ec │ │ │ │ ldr r5, [sp, #8] │ │ │ │ mov r2, sl │ │ │ │ mov r1, r5 │ │ │ │ mov r0, fp │ │ │ │ bl 2d774c │ │ │ │ mov r3, #1 │ │ │ │ mov r1, #8 │ │ │ │ mov r0, sl │ │ │ │ strb r3, [sp, #40] @ 0x28 │ │ │ │ - bl 920f74 │ │ │ │ + bl 920f94 │ │ │ │ mov r1, r6 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 8eb64c │ │ │ │ + bl 8eb66c │ │ │ │ orr r3, r4, r0 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ cmp r3, #0 │ │ │ │ beq 2d7da4 │ │ │ │ mov r2, sl │ │ │ │ mov r1, r5 │ │ │ │ mov r0, fp │ │ │ │ @@ -683861,15 +683861,15 @@ │ │ │ │ mov r4, r5 │ │ │ │ mov r5, #0 │ │ │ │ b 2d7dec │ │ │ │ ldr r2, [r4, #16] │ │ │ │ tst r2, #2 │ │ │ │ bne 2d7eb0 │ │ │ │ mov r0, sl │ │ │ │ - bl 94f50c │ │ │ │ + bl 94f52c │ │ │ │ ldr r2, [pc, #696] @ 2d8140 │ │ │ │ ldr r3, [pc, #668] @ 2d8128 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #452] @ 0x1c4 │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -684039,18 +684039,18 @@ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r1, r0, lsl #2 │ │ │ │ @ instruction: 0x0123833c │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ andeq r1, r0, r4, lsl r6 │ │ │ │ @ instruction: 0xffffde0c │ │ │ │ @ instruction: 0x01238170 │ │ │ │ - adceq r5, r6, r8, ror #20 │ │ │ │ - adceq sl, r4, ip, lsl #15 │ │ │ │ - adceq r5, r6, ip, lsl #20 │ │ │ │ - adceq sl, r4, r0, lsr r7 │ │ │ │ + adceq r5, r6, r8, lsl #21 │ │ │ │ + adceq sl, r4, ip, lsr #15 │ │ │ │ + adceq r5, r6, ip, lsr #20 │ │ │ │ + adceq sl, r4, r0, asr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r1, [pc, #928] @ 2d850c │ │ │ │ ldr r2, [pc, #928] @ 2d8510 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -684127,34 +684127,34 @@ │ │ │ │ orreq r3, r3, #2 │ │ │ │ strbeq r3, [sp, #39] @ 0x27 │ │ │ │ moveq r3, #1 │ │ │ │ strbeq r3, [sp, #36] @ 0x24 │ │ │ │ add sl, sp, #28 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - bl 90302c │ │ │ │ + bl 90304c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ bl 322f74 │ │ │ │ ldrsb r3, [r4, #65] @ 0x41 │ │ │ │ cmp r3, #14 │ │ │ │ cmpne r3, #5 │ │ │ │ beq 2d837c │ │ │ │ mov r0, r4 │ │ │ │ bl 2d4bb8 │ │ │ │ mov r9, #1 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ strh r9, [sp, #28] │ │ │ │ strb r9, [sp, #30] │ │ │ │ - bl 8ebebc │ │ │ │ + bl 8ebedc │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ strb r9, [sp, #20] │ │ │ │ - bl 8eb64c │ │ │ │ + bl 8eb66c │ │ │ │ ldrb r3, [r6, #8] │ │ │ │ cmp r3, #4 │ │ │ │ beq 2d83c4 │ │ │ │ cmp r3, #5 │ │ │ │ bls 2d8330 │ │ │ │ ldrb r2, [r6, #248] @ 0xf8 │ │ │ │ ldr r1, [pc, #524] @ 2d8520 │ │ │ │ @@ -684197,15 +684197,15 @@ │ │ │ │ cmp r3, #2 │ │ │ │ moveq r3, #1 │ │ │ │ strbeq r3, [r5, #812] @ 0x32c │ │ │ │ cmp r0, #0 │ │ │ │ beq 2d82c4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 905d20 │ │ │ │ + bl 905d40 │ │ │ │ b 2d82c4 │ │ │ │ ldr r2, [pc, #360] @ 2d8534 │ │ │ │ ldr r1, [pc, #360] @ 2d8538 │ │ │ │ mov r3, #2 │ │ │ │ strb r3, [sp, #24] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r8 │ │ │ │ @@ -684217,15 +684217,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 2df4f4 │ │ │ │ mov r0, r4 │ │ │ │ bl 2dfce4 │ │ │ │ mov r0, r4 │ │ │ │ bl 2e71a0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 8e2ed4 │ │ │ │ + bl 8e2ef4 │ │ │ │ mov r0, r4 │ │ │ │ bl 2e77e8 │ │ │ │ mov r0, r4 │ │ │ │ bl 2e02dc │ │ │ │ ldrsb r2, [r4, #65] @ 0x41 │ │ │ │ b 2d81c4 │ │ │ │ ldr r3, [pc, #268] @ 2d853c │ │ │ │ @@ -684411,17 +684411,17 @@ │ │ │ │ b 2d85c0 │ │ │ │ mov r3, #3 │ │ │ │ str r3, [r2] │ │ │ │ b 2d85dc │ │ │ │ andeq r0, r0, r9, ror #2 │ │ │ │ @ instruction: 0x01237aa0 │ │ │ │ andeq r0, r0, r9, lsr #2 │ │ │ │ - @ instruction: 0x00b883f4 │ │ │ │ + adcseq r8, r8, r4, lsl r4 │ │ │ │ andeq r0, r0, r3, asr r1 │ │ │ │ - umlalseq r8, r8, r4, r3 @ │ │ │ │ + @ instruction: 0x00b883b4 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, sl, lsr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r4, [r1, #352] @ 0x160 │ │ │ │ @@ -684581,15 +684581,15 @@ │ │ │ │ cmp fp, #15 │ │ │ │ movcc fp, #15 │ │ │ │ b 2d887c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012378a8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01237890 │ │ │ │ - adcseq r8, r8, r0, lsr r2 │ │ │ │ + adcseq r8, r8, r0, asr r2 │ │ │ │ @ instruction: 0x01237774 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [r0, #208] @ 0xd0 │ │ │ │ sub ip, r3, #1 │ │ │ │ add ip, ip, lr │ │ │ │ rsb r3, r3, #0 │ │ │ │ @@ -684845,15 +684845,15 @@ │ │ │ │ mov sl, r2 │ │ │ │ bne 2d94d8 │ │ │ │ ldr r2, [pc, #2400] @ 2d9730 │ │ │ │ ldr r3, [r7, #116] @ 0x74 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #512 @ 0x200 │ │ │ │ mov r0, sl │ │ │ │ - bl 8ed980 │ │ │ │ + bl 8ed9a0 │ │ │ │ ldrb r3, [r7, #13] │ │ │ │ tst r3, #112 @ 0x70 │ │ │ │ mov r4, r0 │ │ │ │ beq 2d8e50 │ │ │ │ ldr r1, [pc, #2364] @ 2d9734 │ │ │ │ ldr r2, [r7, #112] @ 0x70 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -684863,15 +684863,15 @@ │ │ │ │ ldrh r2, [r1, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ mov r3, #0 │ │ │ │ mov r2, r3 │ │ │ │ mov r1, #12 │ │ │ │ mov r0, sl │ │ │ │ - bl 8ed980 │ │ │ │ + bl 8ed9a0 │ │ │ │ ldrb r2, [r7, #13] │ │ │ │ mov r1, r7 │ │ │ │ lsr r2, r2, #4 │ │ │ │ and r2, r2, #3 │ │ │ │ mov r0, sl │ │ │ │ bl 2e3d18 │ │ │ │ mov r1, r7 │ │ │ │ @@ -684888,64 +684888,64 @@ │ │ │ │ ldr r2, [r7, #112] @ 0x70 │ │ │ │ cmp r2, r3 │ │ │ │ bne 2d9264 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #1 │ │ │ │ mov r0, sl │ │ │ │ str r2, [sp] │ │ │ │ - bl 8e0468 │ │ │ │ + bl 8e0488 │ │ │ │ orr r3, r0, r4 │ │ │ │ and r4, r3, #255 @ 0xff │ │ │ │ ldrb r3, [r7, #92] @ 0x5c │ │ │ │ cmp r3, #0 │ │ │ │ bne 2d9390 │ │ │ │ add fp, sp, #40 @ 0x28 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r3, [pc, #2184] @ 2d9738 │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r2, #32 │ │ │ │ mov r1, r3 │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 926378 │ │ │ │ + bl 926398 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ bl 2dc80c │ │ │ │ ldr r3, [r7, #116] @ 0x74 │ │ │ │ ldrb r3, [r3, #317] @ 0x13d │ │ │ │ cmp r3, #0 │ │ │ │ orr r4, r0, r4 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ bne 2d935c │ │ │ │ ldr r1, [pc, #2124] @ 2d973c │ │ │ │ mov r2, sl │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, sl │ │ │ │ - bl 910e40 │ │ │ │ + bl 910e60 │ │ │ │ ldr r1, [pc, #2108] @ 2d9740 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 951c0c │ │ │ │ + bl 951c2c │ │ │ │ mov r1, #1 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 8ea1fc │ │ │ │ + bl 8ea21c │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 2d91d4 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [pc, #2060] @ 2d9744 │ │ │ │ mov r1, fp │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [pc, #2044] @ 2d9748 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ - bl 8f4410 │ │ │ │ + bl 8f4430 │ │ │ │ orr r6, r6, r4 │ │ │ │ orr r5, r5, r6 │ │ │ │ orr r4, r0, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 2de0c8 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ @@ -684958,15 +684958,15 @@ │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ mov r0, sl │ │ │ │ bl 2de088 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 9122a8 │ │ │ │ + bl 9122c8 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ orr r4, r4, r0 │ │ │ │ ands r4, r4, #255 @ 0xff │ │ │ │ bne 2d9230 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ bl 322e34 │ │ │ │ @@ -685018,15 +685018,15 @@ │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r3, [pc, #1740] @ 2d974c │ │ │ │ ldr r3, [r2, r3] │ │ │ │ str r3, [sp, #8] │ │ │ │ mov r1, r3 │ │ │ │ orr r4, r0, r4 │ │ │ │ mov r0, sl │ │ │ │ - bl 8dd080 │ │ │ │ + bl 8dd0a0 │ │ │ │ ldr r3, [r7, #116] @ 0x74 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ ldrb r3, [r3, #8] │ │ │ │ cmp r3, #5 │ │ │ │ orr r4, r4, r0 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ bhi 2d9520 │ │ │ │ @@ -685040,15 +685040,15 @@ │ │ │ │ cmp r4, #0 │ │ │ │ bne 2d9590 │ │ │ │ mov r0, sl │ │ │ │ bl 2dc7ec │ │ │ │ cmp r0, #0 │ │ │ │ bne 2d957c │ │ │ │ mov r0, sl │ │ │ │ - bl 8cb664 │ │ │ │ + bl 8cb684 │ │ │ │ subs r3, r0, #0 │ │ │ │ bne 2d9240 │ │ │ │ ldr r2, [r7, #116] @ 0x74 │ │ │ │ ldrb r2, [r2, #8] │ │ │ │ cmp r2, #4 │ │ │ │ bls 2d9164 │ │ │ │ ldr r1, [pc, #1604] @ 2d9750 │ │ │ │ @@ -685074,28 +685074,28 @@ │ │ │ │ str r2, [sp, #84] @ 0x54 │ │ │ │ strh r3, [sp, #76] @ 0x4c │ │ │ │ strh r3, [sp, #78] @ 0x4e │ │ │ │ bl cdc08 │ │ │ │ mov r0, sl │ │ │ │ bl d1a3c │ │ │ │ mov r0, sl │ │ │ │ - bl 919cc0 │ │ │ │ + bl 919ce0 │ │ │ │ mov r0, sl │ │ │ │ bl d26e8 │ │ │ │ mov r0, sl │ │ │ │ - bl 919d5c │ │ │ │ + bl 919d7c │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl 93a838 │ │ │ │ + bl 93a858 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #64 @ 0x40 │ │ │ │ bne 2d9534 │ │ │ │ mov r0, sl │ │ │ │ - bl 94f50c │ │ │ │ + bl 94f52c │ │ │ │ ldr r2, [pc, #1444] @ 2d9754 │ │ │ │ ldr r3, [pc, #1396] @ 2d9728 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #92] @ 0x5c │ │ │ │ eors r2, r3, r2 │ │ │ │ @@ -685111,49 +685111,49 @@ │ │ │ │ ldr r3, [pc, #1384] @ 2d9758 │ │ │ │ mov r1, fp │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [pc, #1348] @ 2d9748 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ - bl 8f4410 │ │ │ │ + bl 8f4430 │ │ │ │ mov r0, sl │ │ │ │ bl 2de0c8 │ │ │ │ mov r0, sl │ │ │ │ bl 2de0a8 │ │ │ │ mov r0, sl │ │ │ │ bl 117cbc │ │ │ │ mov r0, sl │ │ │ │ bl 2de088 │ │ │ │ mov r0, sl │ │ │ │ - bl 9122a8 │ │ │ │ + bl 9122c8 │ │ │ │ mov r0, sl │ │ │ │ bl d1a3c │ │ │ │ mov r4, #1 │ │ │ │ b 2d8fb4 │ │ │ │ mov r0, sl │ │ │ │ bl d1a3c │ │ │ │ mov r0, sl │ │ │ │ - bl 919cc0 │ │ │ │ + bl 919ce0 │ │ │ │ mov r0, sl │ │ │ │ bl d26e8 │ │ │ │ mov r0, sl │ │ │ │ - bl 919d5c │ │ │ │ + bl 919d7c │ │ │ │ b 2d90e4 │ │ │ │ ldrsb r3, [sl, #65] @ 0x41 │ │ │ │ cmp r3, #4 │ │ │ │ bne 2d8e94 │ │ │ │ ldr r3, [r7, #116] @ 0x74 │ │ │ │ ldrb r3, [r3, #316] @ 0x13c │ │ │ │ cmp r3, #0 │ │ │ │ bne 2d8e94 │ │ │ │ mov r3, #1 │ │ │ │ mov r2, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 8e0f00 │ │ │ │ + bl 8e0f20 │ │ │ │ orr r3, r0, r4 │ │ │ │ and r4, r3, #255 @ 0xff │ │ │ │ b 2d8e94 │ │ │ │ lsr r3, r3, #4 │ │ │ │ and r2, r3, #3 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ @@ -685206,15 +685206,15 @@ │ │ │ │ mov r1, #262144 @ 0x40000 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [pc, #1000] @ 2d9760 │ │ │ │ mov r2, #256 @ 0x100 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 8f9634 │ │ │ │ + bl 8f9654 │ │ │ │ orr r3, r4, r0 │ │ │ │ and r4, r3, #255 @ 0xff │ │ │ │ b 2d8ee8 │ │ │ │ ldr r5, [sl, #352] @ 0x160 │ │ │ │ ldr r3, [r5] │ │ │ │ cmp r3, #0 │ │ │ │ beq 2d8ea0 │ │ │ │ @@ -685311,15 +685311,15 @@ │ │ │ │ bl b5f20 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, #2 │ │ │ │ bl 17b978 │ │ │ │ b 2d8dc8 │ │ │ │ mov r0, sl │ │ │ │ - bl 913950 │ │ │ │ + bl 913970 │ │ │ │ orr r4, r4, r0 │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ b 2d90b0 │ │ │ │ ldr r5, [pc, #560] @ 2d976c │ │ │ │ ldr r4, [pc, #560] @ 2d9770 │ │ │ │ add r5, pc, r5 │ │ │ │ add r4, pc, r4 │ │ │ │ @@ -685428,45 +685428,45 @@ │ │ │ │ mvn r1, #8 │ │ │ │ mov r0, r8 │ │ │ │ bl d0a24 │ │ │ │ b 2d9658 │ │ │ │ cmp r1, #0 │ │ │ │ ldrne r1, [r1, #24] │ │ │ │ mov r0, sl │ │ │ │ - bl 8d511c │ │ │ │ + bl 8d513c │ │ │ │ ldr r4, [sp, #20] │ │ │ │ b 2d8ea4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 2d6028 │ │ │ │ orr r3, r0, r4 │ │ │ │ and r4, r3, #255 @ 0xff │ │ │ │ b 2d9464 │ │ │ │ @ instruction: 0x0123727c │ │ │ │ @ instruction: 0x01237268 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ @ instruction: 0xffffccbc │ │ │ │ - adcseq r7, r8, r0, ror #23 │ │ │ │ + adcseq r7, r8, r0, lsl #24 │ │ │ │ andeq r1, r0, r0, lsr #4 │ │ │ │ @ instruction: 0xffffcc30 │ │ │ │ @ instruction: 0xffffcc68 │ │ │ │ @ instruction: 0xffffcc40 │ │ │ │ andseq r0, ip, r0, lsl #13 │ │ │ │ andeq r1, r0, r4, lsl r6 │ │ │ │ strdeq r0, [r0], -sp │ │ │ │ @ instruction: 0x01236e48 │ │ │ │ @ instruction: 0xffffc988 │ │ │ │ muleq r0, ip, r0 │ │ │ │ @ instruction: 0xffffcc30 │ │ │ │ - adceq r4, r6, ip, ror #8 │ │ │ │ - umlaleq r9, r4, r0, r1 │ │ │ │ - adceq r4, r6, r0, lsl r4 │ │ │ │ - adceq r9, r4, r4, lsr r1 │ │ │ │ + adceq r4, r6, ip, lsl #9 │ │ │ │ + @ instruction: 0x00a491b0 │ │ │ │ + adceq r4, r6, r0, lsr r4 │ │ │ │ + adceq r9, r4, r4, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r5, [r1, #252] @ 0xfc │ │ │ │ sub r6, r2, #1 │ │ │ │ add r5, r6, r5 │ │ │ │ @@ -685575,15 +685575,15 @@ │ │ │ │ mov r3, #1 │ │ │ │ b 2d991c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01236858 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ @ instruction: 0x0123679c │ │ │ │ - adcseq r7, r8, ip, lsl #2 │ │ │ │ + adcseq r7, r8, ip, lsr #2 │ │ │ │ ldrb r3, [r0, #12] │ │ │ │ cmp r3, #4 │ │ │ │ ldreq r0, [r0, #20] │ │ │ │ subeq r0, r0, #256 @ 0x100 │ │ │ │ clzeq r0, r0 │ │ │ │ lsreq r0, r0, #5 │ │ │ │ movne r0, #0 │ │ │ │ @@ -686362,15 +686362,15 @@ │ │ │ │ b 2da4c0 │ │ │ │ @ instruction: 0x01235c48 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01235c30 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ @ instruction: 0x01235b6c │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - adcseq r6, r8, ip, asr #9 │ │ │ │ + adcseq r6, r8, ip, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, sp, #140 @ 0x8c │ │ │ │ mov r7, r1 │ │ │ │ mov r8, r0 │ │ │ │ @@ -686607,15 +686607,15 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01235a30 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq r5, [r3, -r8]! │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, pc, lsl #4 │ │ │ │ @ instruction: 0x01235848 │ │ │ │ - adcseq r6, r8, r0, lsr r2 │ │ │ │ + adcseq r6, r8, r0, asr r2 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ ldr r3, [r0, #96] @ 0x60 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrb r0, [r3, #12] │ │ │ │ cmp r0, #4 │ │ │ │ bne 2da99c │ │ │ │ ldr r3, [r3, #20] │ │ │ │ @@ -686645,15 +686645,15 @@ │ │ │ │ cmp r1, r3 │ │ │ │ movlt r1, r3 │ │ │ │ str r1, [r2] │ │ │ │ bx lr │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ b 2da9d8 │ │ │ │ - adcseq r6, r8, r4, ror r0 │ │ │ │ + umlalseq r6, r8, r4, r0 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr ip, [pc, #316] @ 2dab48 │ │ │ │ cmp r3, #316 @ 0x13c │ │ │ │ add ip, pc, ip │ │ │ │ ldr r3, [r0, #96] @ 0x60 │ │ │ │ beq 2daa58 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -686729,17 +686729,17 @@ │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ b 2dab1c │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ b 2daab0 │ │ │ │ @ instruction: 0x012355ec │ │ │ │ - @ instruction: 0x00b85fbc │ │ │ │ + @ instruction: 0x00b85fdc │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - adcseq r5, r8, r0, ror pc │ │ │ │ + umlalseq r5, r8, r0, pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [pc, #752] @ 2dae64 │ │ │ │ mov r7, r3 │ │ │ │ @@ -686932,15 +686932,15 @@ │ │ │ │ b 2dae28 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r3, r0, r4, r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01235444 │ │ │ │ @ instruction: 0x01235430 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - adcseq r5, r8, r4, lsl #25 │ │ │ │ + adcseq r5, r8, r4, lsr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr ip, [pc, #1552] @ 2db4a4 │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [pc, #1548] @ 2db4a8 │ │ │ │ @@ -687333,21 +687333,21 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01235160 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01235140 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, pc, lsl #4 │ │ │ │ @ instruction: 0x01235000 │ │ │ │ - adcseq r5, r8, r8, ror sl │ │ │ │ + umlalseq r5, r8, r8, sl │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - @ instruction: 0x00b859f4 │ │ │ │ - adcseq r5, r8, r0, ror r8 │ │ │ │ + adcseq r5, r8, r4, lsl sl │ │ │ │ + umlalseq r5, r8, r0, r8 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ - adcseq r5, r8, ip, lsr #14 │ │ │ │ - @ instruction: 0x00b856fc │ │ │ │ + adcseq r5, r8, ip, asr #14 │ │ │ │ + adcseq r5, r8, ip, lsl r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3128] @ 0xc38 │ │ │ │ ldr ip, [pc, #2196] @ 2dbd84 │ │ │ │ ldr r2, [pc, #2196] @ 2dbd88 │ │ │ │ ldr r3, [pc, #2196] @ 2dbd8c │ │ │ │ @@ -687420,15 +687420,15 @@ │ │ │ │ add r3, r3, #24 │ │ │ │ add r9, r9, r1 │ │ │ │ cmp r3, ip │ │ │ │ sub r9, r9, r2 │ │ │ │ bne 2db5ec │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ str r9, [sp, #920] @ 0x398 │ │ │ │ - bl 937a88 │ │ │ │ + bl 937aa8 │ │ │ │ ldr r2, [r0, #24] │ │ │ │ add r3, r0, #32 │ │ │ │ cmp r2, r3 │ │ │ │ beq 2dbd78 │ │ │ │ ldr r6, [r0, #36] @ 0x24 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -688319,15 +688319,15 @@ │ │ │ │ eor r0, r3, #1 │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ bne 2dc420 │ │ │ │ ldrb r3, [r2, #418] @ 0x1a2 │ │ │ │ cmp r3, #0 │ │ │ │ beq 2dc7a0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 937a88 │ │ │ │ + bl 937aa8 │ │ │ │ ldr r1, [r0, #24] │ │ │ │ add r2, r0, #32 │ │ │ │ cmp r1, r2 │ │ │ │ beq 2dc7c8 │ │ │ │ ldr r4, [r0, #36] @ 0x24 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -688614,15 +688614,15 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, r1, #12 │ │ │ │ bl 2d7510 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xffffdd64 │ │ │ │ @ instruction: 0xffffd134 │ │ │ │ - adceq r1, r6, r0, asr #1 │ │ │ │ + adceq r1, r6, r0, ror #1 │ │ │ │ ldrb r3, [r0, #12] │ │ │ │ cmp r3, #7 │ │ │ │ ldrbeq r0, [r0, #37] @ 0x25 │ │ │ │ subeq r0, r0, #64 @ 0x40 │ │ │ │ clzeq r0, r0 │ │ │ │ lsreq r0, r0, #5 │ │ │ │ movne r0, #0 │ │ │ │ @@ -689598,21 +689598,21 @@ │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ @ instruction: 0x000001ba │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ @ instruction: 0x01232e1c │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ ldrdeq r0, [r0], -sp │ │ │ │ streq r1, [r0], #-1 │ │ │ │ - adcseq r3, r8, r0, lsl #17 │ │ │ │ + adcseq r3, r8, r0, lsr #17 │ │ │ │ andeq r0, r0, r6, ror #2 │ │ │ │ - adcseq r3, r8, r4, ror #13 │ │ │ │ + adcseq r3, r8, r4, lsl #14 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ andeq r0, r0, pc, lsl #4 │ │ │ │ andeq r0, r1, r1, asr #32 │ │ │ │ - adcseq r3, r8, r0, lsl #8 │ │ │ │ + adcseq r3, r8, r0, lsr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ mov r3, r1 │ │ │ │ @@ -691251,17 +691251,17 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl d0a24 │ │ │ │ b 2df138 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01231090 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01231040 │ │ │ │ - ldrdeq lr, [r5], r8 @ │ │ │ │ - adceq lr, r5, r8, asr #15 │ │ │ │ - adceq lr, r5, ip, asr #15 │ │ │ │ + strdeq lr, [r5], r8 @ │ │ │ │ + adceq lr, r5, r8, ror #15 │ │ │ │ + adceq lr, r5, ip, ror #15 │ │ │ │ ldrb r3, [r0, #12] │ │ │ │ cmp r3, #4 │ │ │ │ bne 2df224 │ │ │ │ ldr r0, [r0, #20] │ │ │ │ cmp r0, #448 @ 0x1c0 │ │ │ │ cmpne r0, #219 @ 0xdb │ │ │ │ moveq r0, #1 │ │ │ │ @@ -691983,15 +691983,15 @@ │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ mov r3, #0 │ │ │ │ ldrne r3, [r1, #100] @ 0x64 │ │ │ │ ldreq r3, [r1, #144] @ 0x90 │ │ │ │ ldrne r3, [r3, #144] @ 0x90 │ │ │ │ str r3, [sp] │ │ │ │ mov r6, r1 │ │ │ │ - bl 937a88 │ │ │ │ + bl 937aa8 │ │ │ │ ldr r5, [r0, #24] │ │ │ │ add r3, r0, #32 │ │ │ │ cmp r5, r3 │ │ │ │ beq 2dff80 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ cmp r9, #0 │ │ │ │ beq 2dfd98 │ │ │ │ @@ -692568,17 +692568,17 @@ │ │ │ │ bl d0a24 │ │ │ │ b 2e062c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ msreq CPSR_x, r4, lsl #26 │ │ │ │ msreq CPSR_x, ip, ror #25 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ msreq CPSR_x, r4, lsr #25 │ │ │ │ - adceq sp, r5, ip, lsl r6 │ │ │ │ + adceq sp, r5, ip, lsr r6 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ - adcseq r0, r8, ip, lsl r8 │ │ │ │ + adcseq r0, r8, ip, lsr r8 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3936] @ 0xf60 │ │ │ │ ldr r3, [pc, #1008] @ 2e0aa0 │ │ │ │ ldr r4, [r0, #352] @ 0x160 │ │ │ │ @@ -692834,17 +692834,17 @@ │ │ │ │ str r3, [r8, #28] │ │ │ │ b 2e087c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ msreq CPSR_x, r8, asr #18 │ │ │ │ msreq CPSR_x, r0, lsr r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ msreq CPSR_x, r8, ror #17 │ │ │ │ - adceq sp, r5, ip, ror r2 │ │ │ │ + umlaleq sp, r5, ip, r2 │ │ │ │ andeq r0, r0, sl, lsl #5 │ │ │ │ - adcseq r0, r8, r0, ror #9 │ │ │ │ + adcseq r0, r8, r0, lsl #10 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #88 @ 0x58 │ │ │ │ str r1, [sp, #16] │ │ │ │ @@ -693124,18 +693124,18 @@ │ │ │ │ mov r3, #1 │ │ │ │ mov r2, r3 │ │ │ │ strb r3, [sp, #8] │ │ │ │ b 2e0e60 │ │ │ │ msreq LR_svc, r0, lsr #7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq pc, [r2, -r8]! │ │ │ │ - adcseq pc, r7, r0, asr #30 │ │ │ │ + adcseq pc, r7, r0, ror #30 │ │ │ │ msreq R10_usr, ip, lsl #4 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - adcseq pc, r7, r0, lsr #29 │ │ │ │ + adcseq pc, r7, r0, asr #29 │ │ │ │ msreq CPSR_x, r4, asr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r6, [r1] │ │ │ │ mov r8, r2 │ │ │ │ @@ -694048,17 +694048,17 @@ │ │ │ │ andeq r0, r0, r6, ror r2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, lr, lsl #4 │ │ │ │ andeq r0, r0, pc, asr #3 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ muleq r0, sl, r2 │ │ │ │ @ instruction: 0x0122e620 │ │ │ │ - adcseq pc, r7, ip, lsr #5 │ │ │ │ + adcseq pc, r7, ip, asr #5 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ - adcseq pc, r7, ip, lsr r1 @ │ │ │ │ + adcseq pc, r7, ip, asr r1 @ │ │ │ │ ldrb r3, [r1, #320] @ 0x140 │ │ │ │ ldr r2, [pc, #128] @ 2e1e40 │ │ │ │ cmp r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ beq 2e1e28 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ cmp r3, #480 @ 0x1e0 │ │ │ │ @@ -694122,15 +694122,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #11 │ │ │ │ bx lr │ │ │ │ mov r0, #12 │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ - adcseq lr, r7, r0, ror #29 │ │ │ │ + adcseq lr, r7, r0, lsl #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrsb r3, [r0, #65] @ 0x41 │ │ │ │ sub sp, sp, #12 │ │ │ │ cmp r3, #1 │ │ │ │ @@ -694662,15 +694662,15 @@ │ │ │ │ strb r3, [sp, #8] │ │ │ │ b 2e2670 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq sp, [r2, -r0]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, r9, lsr #3 │ │ │ │ @ instruction: 0x0122d9e8 │ │ │ │ - adcseq lr, r7, r0, lsr r7 │ │ │ │ + adcseq lr, r7, r0, asr r7 │ │ │ │ @ instruction: 0x0122d944 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -694818,15 +694818,15 @@ │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r2, ip, r8, sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0122d818 │ │ │ │ @ instruction: 0x0122d75c │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ andeq r0, r0, sl, asr #3 │ │ │ │ - adcseq lr, r7, r0, asr r4 │ │ │ │ + adcseq lr, r7, r0, ror r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [pc, #944] @ 2e2d84 │ │ │ │ @@ -695067,21 +695067,21 @@ │ │ │ │ str r0, [sp, #24] │ │ │ │ b 2e2cf8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0122d620 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, r5, lsr #4 │ │ │ │ @ instruction: 0x0122d5e0 │ │ │ │ - adcseq lr, r7, r0, asr #6 │ │ │ │ + adcseq lr, r7, r0, ror #6 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ @ instruction: 0x0122d414 │ │ │ │ andeq r0, r0, r6, lsr #4 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - adcseq lr, r7, ip, ror #1 │ │ │ │ + adcseq lr, r7, ip, lsl #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #1568] @ 2e33ec │ │ │ │ mov r5, r3 │ │ │ │ @@ -695483,17 +695483,17 @@ │ │ │ │ andeq r0, r0, r9, lsr #3 │ │ │ │ andeq r0, r0, r7, asr #2 │ │ │ │ andeq r0, r0, r1, asr r1 │ │ │ │ andeq r0, r0, lr, ror #2 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ @ instruction: 0x0122cfa8 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - @ instruction: 0x00b7dcd0 │ │ │ │ - @ instruction: 0x00b7dcb8 │ │ │ │ - adcseq sp, r7, r0, lsl #21 │ │ │ │ + @ instruction: 0x00b7dcf0 │ │ │ │ + @ instruction: 0x00b7dcd8 │ │ │ │ + adcseq sp, r7, r0, lsr #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3688] @ 0xe68 │ │ │ │ ldr r3, [pc, #1144] @ 2e38b0 │ │ │ │ sub sp, sp, #372 @ 0x174 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -697082,27 +697082,27 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ @ instruction: 0x0122c2ac │ │ │ │ @ instruction: 0x0122c2a8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ - adcseq sp, r7, r0, lsl #1 │ │ │ │ + adcseq sp, r7, r0, lsr #1 │ │ │ │ strdeq r0, [r0], -r5 │ │ │ │ andeq r0, r0, sl, lsl #5 │ │ │ │ andeq r0, r0, fp, ror #2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, r6, lsl #5 │ │ │ │ - @ instruction: 0x00b7cbb6 │ │ │ │ + @ instruction: 0x00b7cbd6 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - adcseq ip, r7, r2, lsl r7 │ │ │ │ - adcseq ip, r7, lr, lsr #14 │ │ │ │ - umlaleq sp, r3, r4, lr │ │ │ │ - strdeq r9, [r5], r0 @ │ │ │ │ + adcseq ip, r7, r2, lsr r7 │ │ │ │ + adcseq ip, r7, lr, asr #14 │ │ │ │ + @ instruction: 0x00a3deb4 │ │ │ │ + adceq r9, r5, r0, lsl r2 │ │ │ │ @ instruction: 0x0122b718 │ │ │ │ andeq r0, r0, pc, ror r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3704] @ 0xe78 │ │ │ │ sub sp, sp, #356 @ 0x164 │ │ │ │ @@ -697160,15 +697160,15 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl b5f20 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r0, r5 │ │ │ │ sub r1, r3, #2 │ │ │ │ clz r1, r1 │ │ │ │ lsr r1, r1, #5 │ │ │ │ - bl 907948 │ │ │ │ + bl 907968 │ │ │ │ ldr r3, [r5, #352] @ 0x160 │ │ │ │ ldr r1, [r3] │ │ │ │ cmp r1, #0 │ │ │ │ beq 2e52e0 │ │ │ │ mov r0, #0 │ │ │ │ ldrb ip, [r3, #32] │ │ │ │ ldr r2, [r1] │ │ │ │ @@ -697461,17 +697461,17 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ udf #0 │ │ │ │ smlawbeq r2, r0, r2, fp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0122b24c │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ - adcseq ip, r7, sl, lsr r1 │ │ │ │ - adceq sp, r3, ip, ror #16 │ │ │ │ - adceq r8, r5, ip, asr #23 │ │ │ │ + adcseq ip, r7, sl, asr r1 │ │ │ │ + adceq sp, r3, ip, lsl #17 │ │ │ │ + adceq r8, r5, ip, ror #23 │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ ldrdeq sl, [r2, -r4]! │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -698465,43 +698465,43 @@ │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ smlawteq r2, r8, ip, sl │ │ │ │ @ instruction: 0x0122acac │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ - adcseq fp, r7, r8, asr #22 │ │ │ │ + adcseq fp, r7, r8, ror #22 │ │ │ │ ldrdeq sl, [r2, -ip]! │ │ │ │ andeq r1, r0, ip, lsr #3 │ │ │ │ - adceq r8, r5, r8, asr #9 │ │ │ │ + adceq r8, r5, r8, ror #9 │ │ │ │ andeq r0, r0, lr, lsr r1 │ │ │ │ - adceq r8, r5, r8, ror #4 │ │ │ │ - adceq r8, r5, r0, ror r2 │ │ │ │ + adceq r8, r5, r8, lsl #5 │ │ │ │ + umlaleq r8, r5, r0, r2 │ │ │ │ @ instruction: 0xffe20000 │ │ │ │ - adceq r8, r5, ip, lsl #3 │ │ │ │ - adceq r8, r5, r8, lsl #3 │ │ │ │ - @ instruction: 0x00b7b4fe │ │ │ │ + adceq r8, r5, ip, lsr #3 │ │ │ │ + adceq r8, r5, r8, lsr #3 │ │ │ │ + adcseq fp, r7, lr, lsl r5 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - adcseq fp, r7, r4, ror r1 │ │ │ │ - adcseq fp, r7, r4, lsr #1 │ │ │ │ - umlalseq sl, r7, r8, pc @ │ │ │ │ + umlalseq fp, r7, r4, r1 │ │ │ │ + adcseq fp, r7, r4, asr #1 │ │ │ │ + @ instruction: 0x00b7afb8 │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ - adcseq sl, r7, ip, ror sp │ │ │ │ - adcseq sl, r7, r0, lsl #25 │ │ │ │ + umlalseq sl, r7, ip, sp │ │ │ │ + adcseq sl, r7, r0, lsr #25 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ - adcseq sl, r7, r0, ror #22 │ │ │ │ - adcseq sl, r7, r4, ror #22 │ │ │ │ + adcseq sl, r7, r0, lsl #23 │ │ │ │ + adcseq sl, r7, r4, lsl #23 │ │ │ │ andeq r0, r0, r7, lsr r2 │ │ │ │ - adceq fp, r3, ip, asr #26 │ │ │ │ - ldrdeq r7, [r5], r4 @ │ │ │ │ + adceq fp, r3, ip, ror #26 │ │ │ │ + strdeq r7, [r5], r4 @ │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ - adcseq sl, r7, r4, ror r4 │ │ │ │ - adceq fp, r3, r8, ror r9 │ │ │ │ - adceq r6, r5, r8, ror #26 │ │ │ │ + umlalseq sl, r7, r4, r4 │ │ │ │ + umlaleq fp, r3, r8, r9 │ │ │ │ + adceq r6, r5, r8, lsl #27 │ │ │ │ andeq r0, r0, r6, lsr #5 │ │ │ │ mov r3, #1 │ │ │ │ mov r2, #32 │ │ │ │ str r3, [r9] │ │ │ │ ldrd r6, [r9] │ │ │ │ ldr r0, [sp, #168] @ 0xa8 │ │ │ │ strd r6, [fp] │ │ │ │ @@ -699351,15 +699351,15 @@ │ │ │ │ cmp r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ add r7, r7, #1 │ │ │ │ cmp r8, r7 │ │ │ │ add r4, r4, #16 │ │ │ │ bne 2e705c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - adcseq sl, r7, lr, lsl #6 │ │ │ │ + adcseq sl, r7, lr, lsr #6 │ │ │ │ strdeq r9, [r2, -ip]! │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -699420,15 +699420,15 @@ │ │ │ │ bl 2e6dd8 │ │ │ │ mov r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r3, #1 │ │ │ │ mov r0, #1 │ │ │ │ strb r3, [r4, #4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - @ instruction: 0x00b79fd1 │ │ │ │ + @ instruction: 0x00b79ff1 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #992] @ 2e7598 │ │ │ │ ldr r3, [pc, #992] @ 2e759c │ │ │ │ @@ -699823,15 +699823,15 @@ │ │ │ │ @ instruction: 0x01228a28 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012289ec │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ @ instruction: 0x012288a0 │ │ │ │ andeq r1, r0, r8, asr #11 │ │ │ │ - adceq r1, r4, r8, lsr r0 │ │ │ │ + adceq r1, r4, r8, asr r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #512] @ 2e7a00 │ │ │ │ ldr r3, [pc, #512] @ 2e7a04 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -700204,15 +700204,15 @@ │ │ │ │ ldr r1, [pc, #56] @ 2e7dfc │ │ │ │ sub r3, r3, #328 @ 0x148 │ │ │ │ sub r3, r3, #2 │ │ │ │ lsr r3, r1, r3 │ │ │ │ tst r3, #1 │ │ │ │ beq 2e7ce8 │ │ │ │ b 2e7d90 │ │ │ │ - adcseq r9, r7, sp, asr #11 │ │ │ │ + adcseq r9, r7, sp, ror #11 │ │ │ │ andeq r0, r0, pc, lsl #4 │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ andeq r0, r0, r6, asr r1 │ │ │ │ andeq r0, r0, r9, asr #2 │ │ │ │ ldrdeq r0, [r0], -sp │ │ │ │ tstne r0, r0 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ @@ -700768,15 +700768,15 @@ │ │ │ │ ldr r4, [sp, #16] │ │ │ │ b 2e85e0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0122802c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01228018 │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ - adcseq r9, r7, r2, asr r0 │ │ │ │ + adcseq r9, r7, r2, ror r0 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ @ instruction: 0x01227e74 │ │ │ │ @ instruction: 0xfffffd4c │ │ │ │ @ instruction: 0x01227de0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -700849,15 +700849,15 @@ │ │ │ │ str r9, [sp, #48] @ 0x30 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [sp, #42] @ 0x2a │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bl 937b2c │ │ │ │ + bl 937b4c │ │ │ │ ldrb r3, [fp, #92] @ 0x5c │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 2e89e4 │ │ │ │ ldr r3, [sp] │ │ │ │ orr r0, r4, r3 │ │ │ │ and r0, r0, #255 @ 0xff │ │ │ │ @@ -701577,15 +701577,15 @@ │ │ │ │ b 2e9164 │ │ │ │ cmp sl, #0 │ │ │ │ ldr r5, [sp, #160] @ 0xa0 │ │ │ │ beq 2e9464 │ │ │ │ mvn r3, #0 │ │ │ │ b 2e9228 │ │ │ │ ldr r0, [sp, #72] @ 0x48 │ │ │ │ - bl 937a88 │ │ │ │ + bl 937aa8 │ │ │ │ mov r8, r0 │ │ │ │ b 2e8ee8 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ cmp r3, #32 │ │ │ │ bne 2e8ddc │ │ │ │ ldr r5, [sp, #76] @ 0x4c │ │ │ │ mvn r1, #8 │ │ │ │ @@ -702482,30 +702482,30 @@ │ │ │ │ orr r3, r3, r2 │ │ │ │ ldrb r2, [r4, #1376] @ 0x560 │ │ │ │ bic r2, r2, #15 │ │ │ │ orr r3, r3, r2 │ │ │ │ strb r3, [r4, #1376] @ 0x560 │ │ │ │ b 2ea058 │ │ │ │ andeq r0, r0, ip, lsl #15 │ │ │ │ - adcseq r7, r7, r8, asr #2 │ │ │ │ + adcseq r7, r7, r8, ror #2 │ │ │ │ andeq r0, r0, r4, lsr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r2, [pc, #28] @ 2ea1ac │ │ │ │ ldm r1, {r3, ip} │ │ │ │ sub sp, sp, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ str ip, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #12 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - strdeq r3, [r5], r4 @ │ │ │ │ + adceq r3, r5, r4, lsl r9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r4, [r1, #496] @ 0x1f0 │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp r4, #0 │ │ │ │ @@ -702568,20 +702568,20 @@ │ │ │ │ b 2ea1f4 │ │ │ │ mov lr, #2 │ │ │ │ b 2ea28c │ │ │ │ mov lr, #1 │ │ │ │ b 2ea28c │ │ │ │ mov lr, #13 │ │ │ │ b 2ea28c │ │ │ │ - adceq ip, r3, r8, lsr #10 │ │ │ │ - adcseq r0, r5, r4, asr #32 │ │ │ │ + adceq ip, r3, r8, asr #10 │ │ │ │ + adcseq r0, r5, r4, rrx │ │ │ │ svccc 0x00ffffbf │ │ │ │ - adceq r3, r5, r0, asr r8 │ │ │ │ - adceq r3, r5, r4, lsr r8 │ │ │ │ - @ instruction: 0x00b76ed6 │ │ │ │ + adceq r3, r5, r0, ror r8 │ │ │ │ + adceq r3, r5, r4, asr r8 │ │ │ │ + @ instruction: 0x00b76ef6 │ │ │ │ ldrb r3, [r0, #92] @ 0x5c │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r3, [r0, #100] @ 0x64 │ │ │ │ ldreq lr, [r0, #144] @ 0x90 │ │ │ │ ldrne lr, [r3, #144] @ 0x90 │ │ │ │ ldr ip, [lr, #396] @ 0x18c │ │ │ │ @@ -702754,15 +702754,15 @@ │ │ │ │ b 2ea580 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r2, ip, ip, r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ @ instruction: 0x01225b9c │ │ │ │ - @ instruction: 0x00b76cd8 │ │ │ │ + @ instruction: 0x00b76cf8 │ │ │ │ ldrsble sp, [r0], #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ b 11d3b4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -702787,15 +702787,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ lsl r3, r3, #3 │ │ │ │ sub r2, r3, #1 │ │ │ │ add r2, r2, r1 │ │ │ │ rsb r3, r3, #0 │ │ │ │ and r3, r3, r2 │ │ │ │ str r3, [r4, #152] @ 0x98 │ │ │ │ - bl 35d010 │ │ │ │ + bl 35d034 │ │ │ │ subs r6, r0, #0 │ │ │ │ beq 2ea70c │ │ │ │ ldr r2, [r4, #460] @ 0x1cc │ │ │ │ cmp r2, #0 │ │ │ │ bne 2ea714 │ │ │ │ ldr r0, [r4, #124] @ 0x7c │ │ │ │ bl 17d4fc │ │ │ │ @@ -703047,15 +703047,15 @@ │ │ │ │ mov r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ add r0, r0, #940 @ 0x3ac │ │ │ │ bl 1a7c88 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #12 │ │ │ │ str r5, [r4, #16] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldrsb r3, [r6, #65] @ 0x41 │ │ │ │ cmp r7, #0 │ │ │ │ str r3, [r4] │ │ │ │ str r0, [r4, #4] │ │ │ │ beq 2eaa6c │ │ │ │ mov r1, r7 │ │ │ │ mov r2, #532 @ 0x214 │ │ │ │ @@ -703185,28 +703185,28 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r0, #16] │ │ │ │ bl 2d54a4 │ │ │ │ ldr r1, [r5, #268] @ 0x10c │ │ │ │ and r2, r6, #255 @ 0xff │ │ │ │ - bl 9408fc │ │ │ │ + bl 94091c │ │ │ │ mov r1, #4 │ │ │ │ mov r7, r0 │ │ │ │ ldrsb r3, [r0, #65] @ 0x41 │ │ │ │ add r2, r0, #368 @ 0x170 │ │ │ │ strb r4, [r0, #32] │ │ │ │ bl 10b724 │ │ │ │ ldrsb r3, [r7, #65] @ 0x41 │ │ │ │ mov r1, #8 │ │ │ │ add r2, r7, #376 @ 0x178 │ │ │ │ mov r0, r7 │ │ │ │ bl 10b724 │ │ │ │ mov r0, r7 │ │ │ │ - bl 905bf4 │ │ │ │ + bl 905c14 │ │ │ │ ldr r3, [r7, #352] @ 0x160 │ │ │ │ ldr r1, [r3] │ │ │ │ cmp r1, #0 │ │ │ │ beq 2eace0 │ │ │ │ ldrb r2, [r3, #32] │ │ │ │ ldr ip, [r1] │ │ │ │ cmp r2, #0 │ │ │ │ @@ -703215,15 +703215,15 @@ │ │ │ │ mov r3, r1 │ │ │ │ movne r1, ip │ │ │ │ bne 2eacb4 │ │ │ │ cmp r4, #0 │ │ │ │ ldrne r1, [r4, #24] │ │ │ │ moveq r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ - bl 8d511c │ │ │ │ + bl 8d513c │ │ │ │ mov r2, #244 @ 0xf4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, sp │ │ │ │ bl 3b570 │ │ │ │ ldr r0, [r5, #16] │ │ │ │ mov r2, r7 │ │ │ │ add r1, sp, #236 @ 0xec │ │ │ │ @@ -704266,119 +704266,119 @@ │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr r0, [r3, #832] @ 0x340 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2eba50 │ │ │ │ b 2eba88 │ │ │ │ smlawbeq r2, ip, r2, r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r6, r7, r0, asr #7 │ │ │ │ - adceq r4, r4, r4, lsl #31 │ │ │ │ - @ instruction: 0x00a52db0 │ │ │ │ - @ instruction: 0x00a52db4 │ │ │ │ - @ instruction: 0x00a52db4 │ │ │ │ - adcseq r6, r7, r7, asr #6 │ │ │ │ - adceq r2, r5, ip, lsr #27 │ │ │ │ - adceq r2, r5, ip, asr #24 │ │ │ │ - adceq r2, r5, ip, asr #26 │ │ │ │ - adceq r2, r5, r8, asr #26 │ │ │ │ - adceq r2, r5, r0, asr #26 │ │ │ │ - adceq r2, r5, ip, asr #26 │ │ │ │ + adcseq r6, r7, r0, ror #7 │ │ │ │ + adceq r4, r4, r4, lsr #31 │ │ │ │ + ldrdeq r2, [r5], r0 @ │ │ │ │ + ldrdeq r2, [r5], r4 @ │ │ │ │ + ldrdeq r2, [r5], r4 @ │ │ │ │ + adcseq r6, r7, r7, ror #6 │ │ │ │ + adceq r2, r5, ip, asr #27 │ │ │ │ + adceq r2, r5, ip, ror #24 │ │ │ │ + adceq r2, r5, ip, ror #26 │ │ │ │ adceq r2, r5, r8, ror #26 │ │ │ │ - adceq r2, r5, ip, asr sp │ │ │ │ - adceq r2, r5, r0, asr #25 │ │ │ │ - @ instruction: 0x00a52bb8 │ │ │ │ - umlaleq r2, r5, ip, fp │ │ │ │ - adceq r2, r5, r8, lsl #23 │ │ │ │ - adceq r2, r5, ip, ror #22 │ │ │ │ - adceq r2, r5, r4, asr fp │ │ │ │ - adceq r2, r5, ip, lsr fp │ │ │ │ - adceq sp, r3, r4, ror #25 │ │ │ │ - adceq r2, r5, r8, lsl fp │ │ │ │ - adceq r2, r5, r0, lsl #22 │ │ │ │ - adceq r2, r5, r4, ror #21 │ │ │ │ - @ instruction: 0x00a52abc │ │ │ │ - ldrdeq ip, [r3], r0 @ │ │ │ │ - adceq r4, r4, r8, lsl #26 │ │ │ │ - adceq ip, r3, ip, lsr #25 │ │ │ │ - adceq r7, r7, r4, lsr r9 │ │ │ │ - adceq ip, r3, r4, lsl #25 │ │ │ │ - adceq r2, r5, ip, lsl #24 │ │ │ │ - @ instruction: 0x00b4f1d4 │ │ │ │ - adcseq sl, r2, r8, lsr #8 │ │ │ │ - adceq r3, r5, r4, lsr r1 │ │ │ │ - adceq r2, r5, r8, asr #23 │ │ │ │ + adceq r2, r5, r0, ror #26 │ │ │ │ + adceq r2, r5, ip, ror #26 │ │ │ │ + adceq r2, r5, r8, lsl #27 │ │ │ │ + adceq r2, r5, ip, ror sp │ │ │ │ + adceq r2, r5, r0, ror #25 │ │ │ │ + ldrdeq r2, [r5], r8 @ │ │ │ │ + @ instruction: 0x00a52bbc │ │ │ │ + adceq r2, r5, r8, lsr #23 │ │ │ │ + adceq r2, r5, ip, lsl #23 │ │ │ │ + adceq r2, r5, r4, ror fp │ │ │ │ + adceq r2, r5, ip, asr fp │ │ │ │ + adceq sp, r3, r4, lsl #26 │ │ │ │ + adceq r2, r5, r8, lsr fp │ │ │ │ + adceq r2, r5, r0, lsr #22 │ │ │ │ + adceq r2, r5, r4, lsl #22 │ │ │ │ ldrdeq r2, [r5], ip @ │ │ │ │ - @ instruction: 0x00a523b0 │ │ │ │ - adceq r3, r5, r0, rrx │ │ │ │ - ldrsbeq pc, [r4], ip @ │ │ │ │ - adceq r2, r5, r4, asr #21 │ │ │ │ - adceq r2, r5, r0, lsr #21 │ │ │ │ - adceq r2, r5, ip, lsr #21 │ │ │ │ + strdeq ip, [r3], r0 @ │ │ │ │ + adceq r4, r4, r8, lsr #26 │ │ │ │ + adceq ip, r3, ip, asr #25 │ │ │ │ + adceq r7, r7, r4, asr r9 │ │ │ │ + adceq ip, r3, r4, lsr #25 │ │ │ │ + adceq r2, r5, ip, lsr #24 │ │ │ │ + @ instruction: 0x00b4f1f4 │ │ │ │ + adcseq sl, r2, r8, asr #8 │ │ │ │ + adceq r3, r5, r4, asr r1 │ │ │ │ + adceq r2, r5, r8, ror #23 │ │ │ │ + strdeq r2, [r5], ip @ │ │ │ │ + ldrdeq r2, [r5], r0 @ │ │ │ │ + adceq r3, r5, r0, lsl #1 │ │ │ │ + ldrsheq pc, [r4], ip @ │ │ │ │ + adceq r2, r5, r4, ror #21 │ │ │ │ + adceq r2, r5, r0, asr #21 │ │ │ │ + adceq r2, r5, ip, asr #21 │ │ │ │ @ instruction: 0xffffee58 │ │ │ │ - @ instruction: 0x00a529bc │ │ │ │ - adceq fp, r3, r0, asr #7 │ │ │ │ - adceq r2, r5, r0, lsl #14 │ │ │ │ - @ instruction: 0x00b4eedc │ │ │ │ - adceq r2, r5, r8, lsr #19 │ │ │ │ - adceq r2, r5, r8, asr #14 │ │ │ │ - adceq r2, r5, ip, lsr #14 │ │ │ │ - adceq r2, r5, r4, lsl r7 │ │ │ │ - adcseq sl, r2, r0, ror r0 │ │ │ │ - adceq r2, r5, r8, ror #17 │ │ │ │ - @ instruction: 0x00b4eddc │ │ │ │ - adcseq lr, r4, ip, asr #27 │ │ │ │ + ldrdeq r2, [r5], ip @ │ │ │ │ + adceq fp, r3, r0, ror #7 │ │ │ │ + adceq r2, r5, r0, lsr #14 │ │ │ │ + @ instruction: 0x00b4eefc │ │ │ │ + adceq r2, r5, r8, asr #19 │ │ │ │ + adceq r2, r5, r8, ror #14 │ │ │ │ + adceq r2, r5, ip, asr #14 │ │ │ │ + adceq r2, r5, r4, lsr r7 │ │ │ │ + umlalseq sl, r2, r0, r0 │ │ │ │ + adceq r2, r5, r8, lsl #18 │ │ │ │ + @ instruction: 0x00b4edfc │ │ │ │ + adcseq lr, r4, ip, ror #27 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ andeq r0, r0, pc, lsl r3 │ │ │ │ - adceq r2, r5, r4, ror #18 │ │ │ │ - adcseq lr, r4, r0, lsl #23 │ │ │ │ - adcseq lr, r4, ip, asr #22 │ │ │ │ - adcseq r9, r2, r8, ror #26 │ │ │ │ + adceq r2, r5, r4, lsl #19 │ │ │ │ + adcseq lr, r4, r0, lsr #23 │ │ │ │ + adcseq lr, r4, ip, ror #22 │ │ │ │ + adcseq r9, r2, r8, lsl #27 │ │ │ │ + adceq r2, r5, r0, ror #11 │ │ │ │ + ldrdeq r2, [r5], r0 @ │ │ │ │ + @ instruction: 0x00a525bc │ │ │ │ adceq r2, r5, r0, asr #11 │ │ │ │ - @ instruction: 0x00a525b0 │ │ │ │ - umlaleq r2, r5, ip, r5 │ │ │ │ - adceq r2, r5, r0, lsr #11 │ │ │ │ - adceq r2, r5, r4, ror r5 │ │ │ │ - adceq ip, r3, r4, lsl #26 │ │ │ │ - adcseq r9, r2, ip, lsr sl │ │ │ │ + umlaleq r2, r5, r4, r5 │ │ │ │ + adceq ip, r3, r4, lsr #26 │ │ │ │ + adcseq r9, r2, ip, asr sl │ │ │ │ @ instruction: 0x01224554 │ │ │ │ - adcseq lr, r4, r8, lsl #15 │ │ │ │ - adcseq r0, r4, r8, asr #24 │ │ │ │ - ldrdeq r2, [r5], ip @ │ │ │ │ - adceq r0, r5, ip, lsr r8 │ │ │ │ - adceq r2, r5, r8, ror r3 │ │ │ │ - adcseq lr, r4, ip, ror #13 │ │ │ │ - adceq sl, r3, r4, lsr #23 │ │ │ │ - adceq r2, r5, r8, ror #7 │ │ │ │ - adceq r1, r5, r4, ror #29 │ │ │ │ - umlalseq lr, r4, r8, r6 │ │ │ │ - adceq sl, r3, ip, asr #22 │ │ │ │ - umlaleq r1, r5, r0, lr │ │ │ │ - adceq r2, r5, ip, lsr #6 │ │ │ │ + adcseq lr, r4, r8, lsr #15 │ │ │ │ + adcseq r0, r4, r8, ror #24 │ │ │ │ + strdeq r2, [r5], ip @ │ │ │ │ + adceq r0, r5, ip, asr r8 │ │ │ │ + umlaleq r2, r5, r8, r3 │ │ │ │ + adcseq lr, r4, ip, lsl #14 │ │ │ │ + adceq sl, r3, r4, asr #23 │ │ │ │ + adceq r2, r5, r8, lsl #8 │ │ │ │ + adceq r1, r5, r4, lsl #30 │ │ │ │ + @ instruction: 0x00b4e6b8 │ │ │ │ + adceq sl, r3, ip, ror #22 │ │ │ │ + @ instruction: 0x00a51eb0 │ │ │ │ + adceq r2, r5, ip, asr #6 │ │ │ │ + adceq r2, r5, r0, asr #6 │ │ │ │ + adceq r2, r5, r0, lsr r3 │ │ │ │ adceq r2, r5, r0, lsr #6 │ │ │ │ adceq r2, r5, r0, lsl r3 │ │ │ │ adceq r2, r5, r0, lsl #6 │ │ │ │ strdeq r2, [r5], r0 @ │ │ │ │ adceq r2, r5, r0, ror #5 │ │ │ │ - ldrdeq r2, [r5], r0 @ │ │ │ │ - adceq r2, r5, r0, asr #5 │ │ │ │ - @ instruction: 0x00a522b4 │ │ │ │ - adcseq lr, r4, ip, ror r5 │ │ │ │ - adceq sl, r3, ip, lsr sl │ │ │ │ - adceq r2, r5, ip, ror #4 │ │ │ │ - adceq r1, r5, r4, ror sp │ │ │ │ - adcseq lr, r4, ip, ror #6 │ │ │ │ - adceq sl, r3, ip, lsr #16 │ │ │ │ - ldrdeq r1, [r5], ip @ │ │ │ │ - adceq r1, r5, r4, ror #22 │ │ │ │ - adcseq lr, r4, r4, lsl #6 │ │ │ │ - adceq sl, r3, r4, asr #15 │ │ │ │ - adceq r1, r5, r4, lsl #31 │ │ │ │ + ldrdeq r2, [r5], r4 @ │ │ │ │ + umlalseq lr, r4, ip, r5 │ │ │ │ + adceq sl, r3, ip, asr sl │ │ │ │ + adceq r2, r5, ip, lsl #5 │ │ │ │ + umlaleq r1, r5, r4, sp │ │ │ │ + adcseq lr, r4, ip, lsl #7 │ │ │ │ + adceq sl, r3, ip, asr #16 │ │ │ │ strdeq r1, [r5], ip @ │ │ │ │ - adceq lr, r4, ip, lsr #1 │ │ │ │ - adceq r1, r5, r8, lsr #21 │ │ │ │ + adceq r1, r5, r4, lsl #23 │ │ │ │ + adcseq lr, r4, r4, lsr #6 │ │ │ │ + adceq sl, r3, r4, ror #15 │ │ │ │ + adceq r1, r5, r4, lsr #31 │ │ │ │ + adceq r1, r5, ip, lsl fp │ │ │ │ + adceq lr, r4, ip, asr #1 │ │ │ │ + adceq r1, r5, r8, asr #21 │ │ │ │ ldrb r3, [r2, #837] @ 0x345 │ │ │ │ cmp r3, #252 @ 0xfc │ │ │ │ beq 2eb950 │ │ │ │ ldr r2, [pc, #-60] @ 2ebecc │ │ │ │ and r1, r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ ldrb r2, [r2, r1] │ │ │ │ @@ -704499,18 +704499,18 @@ │ │ │ │ cmp r6, #0 │ │ │ │ movne r6, #0 │ │ │ │ beq 2ec2c4 │ │ │ │ add r7, sp, #136 @ 0x88 │ │ │ │ mov r2, r7 │ │ │ │ ldr r1, [r4, #152] @ 0x98 │ │ │ │ add sl, sp, #160 @ 0xa0 │ │ │ │ - bl 957d90 │ │ │ │ + bl 957db0 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - bl 957e3c │ │ │ │ + bl 957e5c │ │ │ │ ldr r2, [fp] │ │ │ │ cmp r2, #0 │ │ │ │ beq 2ec1dc │ │ │ │ ldr r1, [pc, #1208] @ 2ec5d0 │ │ │ │ mov r3, sl │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #0 │ │ │ │ @@ -704808,52 +704808,52 @@ │ │ │ │ ldr r3, [pc, #168] @ 2ec65c │ │ │ │ add r3, pc, r3 │ │ │ │ b 2ec1b4 │ │ │ │ ldrdeq r3, [r2, -r8]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01223fa0 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ - ldrsbeq r5, [r7], r0 @ │ │ │ │ + ldrsheq r5, [r7], r0 @ │ │ │ │ ldrdeq r1, [r0], -r8 │ │ │ │ - @ instruction: 0x00a51eb4 │ │ │ │ - adceq sl, r3, r0, lsr #12 │ │ │ │ - strdeq r1, [r5], r8 @ │ │ │ │ - @ instruction: 0x00b74fd2 │ │ │ │ + ldrdeq r1, [r5], r4 @ │ │ │ │ + adceq sl, r3, r0, asr #12 │ │ │ │ + adceq r1, r5, r8, lsl lr │ │ │ │ + @ instruction: 0x00b74ff2 │ │ │ │ @ instruction: 0x01223de0 │ │ │ │ - adceq r6, r3, r8, lsr #8 │ │ │ │ + adceq r6, r3, r8, asr #8 │ │ │ │ + adceq r1, r5, r4, lsl #27 │ │ │ │ + adceq r1, r5, ip, lsr #5 │ │ │ │ + adcseq r4, r7, r1, lsl pc │ │ │ │ adceq r1, r5, r4, ror #26 │ │ │ │ - adceq r1, r5, ip, lsl #5 │ │ │ │ - @ instruction: 0x00b74ef1 │ │ │ │ - adceq r1, r5, r4, asr #26 │ │ │ │ - adceq r6, r3, r0, ror r3 │ │ │ │ - adceq r1, r5, r4, ror ip │ │ │ │ - strdeq r3, [r4], ip @ │ │ │ │ - adceq r1, r5, r8, lsr #25 │ │ │ │ - @ instruction: 0x00a51bb4 │ │ │ │ - adceq r3, r4, r4, lsr r9 │ │ │ │ - adceq r1, r5, r4, ror #23 │ │ │ │ - adceq r6, r3, r8, lsl r2 │ │ │ │ - adceq fp, r3, ip, lsl #17 │ │ │ │ - @ instruction: 0x00a438bc │ │ │ │ - ldrdeq sp, [r4], r4 @ │ │ │ │ - strdeq r6, [r7], r4 @ │ │ │ │ - adceq fp, r3, r8, asr #16 │ │ │ │ - adceq fp, r3, ip, lsr #16 │ │ │ │ - adceq r3, r4, ip, asr r8 │ │ │ │ - adceq sp, r4, r4, ror fp │ │ │ │ - umlaleq r6, r7, r4, r4 │ │ │ │ - adceq fp, r3, r8, ror #15 │ │ │ │ - adceq r1, r5, r8, lsl fp │ │ │ │ - @ instruction: 0x00a3b7bc │ │ │ │ - @ instruction: 0x00a3b7b0 │ │ │ │ - adceq r1, r5, r0, lsl #21 │ │ │ │ + umlaleq r6, r3, r0, r3 │ │ │ │ + umlaleq r1, r5, r4, ip │ │ │ │ + adceq r3, r4, ip, lsl sl │ │ │ │ + adceq r1, r5, r8, asr #25 │ │ │ │ + ldrdeq r1, [r5], r4 @ │ │ │ │ + adceq r3, r4, r4, asr r9 │ │ │ │ + adceq r1, r5, r4, lsl #24 │ │ │ │ + adceq r6, r3, r8, lsr r2 │ │ │ │ + adceq fp, r3, ip, lsr #17 │ │ │ │ + ldrdeq r3, [r4], ip @ │ │ │ │ + strdeq sp, [r4], r4 @ │ │ │ │ + adceq r6, r7, r4, lsl r5 │ │ │ │ + adceq fp, r3, r8, ror #16 │ │ │ │ + adceq fp, r3, ip, asr #16 │ │ │ │ + adceq r3, r4, ip, ror r8 │ │ │ │ + umlaleq sp, r4, r4, fp │ │ │ │ + @ instruction: 0x00a764b4 │ │ │ │ + adceq fp, r3, r8, lsl #16 │ │ │ │ + adceq r1, r5, r8, lsr fp │ │ │ │ + ldrdeq fp, [r3], ip @ │ │ │ │ + ldrdeq fp, [r3], r0 @ │ │ │ │ + adceq r1, r5, r0, lsr #21 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adceq r1, r5, ip, ror #20 │ │ │ │ - adceq r0, r5, r8, lsl #31 │ │ │ │ - adceq r0, r5, r8, ror pc │ │ │ │ + adceq r1, r5, ip, lsl #21 │ │ │ │ + adceq r0, r5, r8, lsr #31 │ │ │ │ + umlaleq r0, r5, r8, pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #12 │ │ │ │ mov r6, r2 │ │ │ │ mov r2, #0 │ │ │ │ @@ -704960,16 +704960,16 @@ │ │ │ │ mov r3, r6 │ │ │ │ mov r0, #2 │ │ │ │ mov r1, r7 │ │ │ │ bl b5f20 │ │ │ │ b 2ec7b4 │ │ │ │ @ instruction: 0x01223968 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ - adceq r5, r3, r8, lsl #29 │ │ │ │ - adceq r1, r5, r8, ror #16 │ │ │ │ + adceq r5, r3, r8, lsr #29 │ │ │ │ + adceq r1, r5, r8, lsl #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ add sl, r0, #940 @ 0x3ac │ │ │ │ mov r7, r0 │ │ │ │ mov r0, sl │ │ │ │ @@ -705338,15 +705338,15 @@ │ │ │ │ mov r0, #5 │ │ │ │ str r4, [r5] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ add r4, r4, #5 │ │ │ │ mov r0, #7 │ │ │ │ str r4, [r5] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r1, r5, r8, ror #5 │ │ │ │ + adceq r1, r5, r8, lsl #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #72] @ 2ece74 │ │ │ │ ldr r2, [pc, #72] @ 2ece78 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -705366,15 +705366,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ smlawteq r2, ip, r1, r3 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ @ instruction: 0x0125c720 │ │ │ │ - adceq r1, r5, r8, lsr #4 │ │ │ │ + adceq r1, r5, r8, asr #4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #328] @ 2ecfe4 │ │ │ │ mov r1, r0 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -705763,29 +705763,29 @@ │ │ │ │ ldr r6, [pc, #76] @ 2ed4ec │ │ │ │ lsl fp, r8, #1 │ │ │ │ add r6, pc, r6 │ │ │ │ rsb fp, fp, #13 │ │ │ │ b 2ed220 │ │ │ │ strdeq r2, [r2, -r8]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r7, r7, r4, lsr r4 │ │ │ │ + adcseq r7, r7, r4, asr r4 │ │ │ │ @ instruction: 0xfffffbee │ │ │ │ andeq r0, r0, sp, ror r1 │ │ │ │ - umlalseq r4, r7, r8, ip │ │ │ │ - @ instruction: 0x00b73fd0 │ │ │ │ - umlaleq r0, r5, r0, lr │ │ │ │ + @ instruction: 0x00b74cb8 │ │ │ │ + @ instruction: 0x00b73ff0 │ │ │ │ + @ instruction: 0x00a50eb0 │ │ │ │ tsteq lr, r0, lsr #27 │ │ │ │ @ instruction: 0x01222d10 │ │ │ │ - adceq r0, r5, r8, ror sp │ │ │ │ + umlaleq r0, r5, r8, sp │ │ │ │ tsteq lr, r4, asr #24 │ │ │ │ - adceq r0, r5, r4, lsr #27 │ │ │ │ - adceq r0, r5, ip, lsr #26 │ │ │ │ - adceq r0, r5, r0, ror #25 │ │ │ │ - adceq r0, r5, r4, asr #26 │ │ │ │ - strdeq r0, [r5], r8 @ │ │ │ │ + adceq r0, r5, r4, asr #27 │ │ │ │ + adceq r0, r5, ip, asr #26 │ │ │ │ + adceq r0, r5, r0, lsl #26 │ │ │ │ + adceq r0, r5, r4, ror #26 │ │ │ │ + adceq r0, r5, r8, lsl ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #1832] @ 0x728 │ │ │ │ ldr r0, [pc, #4060] @ 2ee4e4 │ │ │ │ sub sp, sp, #2224 @ 0x8b0 │ │ │ │ sub sp, sp, #4 │ │ │ │ @@ -706804,47 +706804,47 @@ │ │ │ │ bl 2ece84 │ │ │ │ b 2ed790 │ │ │ │ @ instruction: 0x01222aec │ │ │ │ smlawteq r2, r8, sl, r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq fp, [r5, -ip]! │ │ │ │ andhi r0, r0, r7, asr #1 │ │ │ │ - @ instruction: 0x00b76ff0 │ │ │ │ + adcseq r7, r7, r0, lsl r0 │ │ │ │ andeq r2, r0, r0, lsl r7 │ │ │ │ @ instruction: 0xfffffbee │ │ │ │ smlawteq r5, r4, ip, fp │ │ │ │ - adcseq r7, r7, r4, lsl #18 │ │ │ │ + adcseq r7, r7, r4, lsr #18 │ │ │ │ andeq r0, r0, r8, ror #12 │ │ │ │ - adcseq r4, r7, r4, asr #14 │ │ │ │ - adcseq r5, r7, r4, lsl #8 │ │ │ │ + adcseq r4, r7, r4, ror #14 │ │ │ │ + adcseq r5, r7, r4, lsr #8 │ │ │ │ @ instruction: 0x0125bc28 │ │ │ │ @ instruction: 0x0125bc1c │ │ │ │ - adcseq r3, r7, r4, ror pc │ │ │ │ - adcseq r3, r7, r8, asr sl │ │ │ │ + umlalseq r3, r7, r4, pc @ │ │ │ │ + adcseq r3, r7, r8, ror sl │ │ │ │ andeq r0, r0, r3, ror r2 │ │ │ │ andeq r0, r0, r6, lsl #6 │ │ │ │ - adcseq r6, r7, r8, asr #3 │ │ │ │ - adcseq r4, r7, r0, ror r1 │ │ │ │ - adcseq r4, r7, r4, lsr #12 │ │ │ │ - @ instruction: 0x00b75fb8 │ │ │ │ - @ instruction: 0x00b762f4 │ │ │ │ + adcseq r6, r7, r8, ror #3 │ │ │ │ + umlalseq r4, r7, r0, r1 │ │ │ │ + adcseq r4, r7, r4, asr #12 │ │ │ │ + @ instruction: 0x00b75fd8 │ │ │ │ + adcseq r6, r7, r4, lsl r3 │ │ │ │ @ instruction: 0x0125bb08 │ │ │ │ smlawteq r5, ip, sl, fp │ │ │ │ @ instruction: 0x0125bab8 │ │ │ │ - adcseq r4, r7, r0, asr #10 │ │ │ │ - adcseq r5, r7, r0, lsl r2 │ │ │ │ - adcseq r6, r7, r4, lsl #25 │ │ │ │ + adcseq r4, r7, r0, ror #10 │ │ │ │ + adcseq r5, r7, r0, lsr r2 │ │ │ │ + adcseq r6, r7, r4, lsr #25 │ │ │ │ @ instruction: 0x0125ba00 │ │ │ │ @ instruction: 0x01222670 │ │ │ │ @ instruction: 0x0125b974 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ @ instruction: 0x0125bb58 │ │ │ │ - adceq r0, r5, r0, asr r6 │ │ │ │ - adcseq r5, r7, r8, lsr #1 │ │ │ │ - adcseq r7, r7, r4, lsr #10 │ │ │ │ + adceq r0, r5, r0, ror r6 │ │ │ │ + adcseq r5, r7, r8, asr #1 │ │ │ │ + adcseq r7, r7, r4, asr #10 │ │ │ │ @ instruction: 0x0125b898 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ @ instruction: 0x0125b860 │ │ │ │ @ instruction: 0x0125b834 │ │ │ │ andeq r0, r0, r7, lsl #8 │ │ │ │ andeq r0, r0, r9, lsl #7 │ │ │ │ @@ -709294,28 +709294,28 @@ │ │ │ │ @ instruction: 0x01258308 │ │ │ │ strdeq r8, [r5, -r0]! │ │ │ │ ldrdeq r8, [r5, -r8]! @ │ │ │ │ smlawteq r5, r0, r2, r8 │ │ │ │ @ instruction: 0x012582a8 │ │ │ │ @ instruction: 0x01258290 │ │ │ │ andeq r0, r0, pc, lsr r1 │ │ │ │ - umlaleq ip, r4, r4, lr │ │ │ │ - adceq ip, r4, r4, ror #28 │ │ │ │ + @ instruction: 0x00a4ceb4 │ │ │ │ + adceq ip, r4, r4, lsl #29 │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ - adcseq r0, r7, r8, lsr r3 │ │ │ │ - adceq ip, r4, r4, asr lr │ │ │ │ - adcseq fp, r2, r8, ror #14 │ │ │ │ + adcseq r0, r7, r8, asr r3 │ │ │ │ + adceq ip, r4, r4, ror lr │ │ │ │ + adcseq fp, r2, r8, lsl #15 │ │ │ │ @ instruction: 0x000001b6 │ │ │ │ @ instruction: 0x01258198 │ │ │ │ - adceq ip, r4, r8, lsl #28 │ │ │ │ - adceq ip, r4, ip, lsl #25 │ │ │ │ + adceq ip, r4, r8, lsr #28 │ │ │ │ + adceq ip, r4, ip, lsr #25 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ @ instruction: 0x01258144 │ │ │ │ - adceq ip, r4, r0, ror #24 │ │ │ │ - adceq ip, r4, r8, lsr ip │ │ │ │ + adceq ip, r4, r0, lsl #25 │ │ │ │ + adceq ip, r4, r8, asr ip │ │ │ │ ldr r0, [pc, #-320] @ 2f0ae0 │ │ │ │ bl 2ece84 │ │ │ │ b 2ed790 │ │ │ │ ldr r0, [pc, #-328] @ 2f0ae4 │ │ │ │ bl 2ece84 │ │ │ │ b 2ed790 │ │ │ │ ldr r0, [pc, #-336] @ 2f0ae8 │ │ │ │ @@ -709944,15 +709944,15 @@ │ │ │ │ @ instruction: 0x0125809c │ │ │ │ @ instruction: 0x0125806c │ │ │ │ @ instruction: 0x01258074 │ │ │ │ @ instruction: 0x01258010 │ │ │ │ strdeq r7, [r5, -ip]! │ │ │ │ @ instruction: 0x01258008 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adceq ip, r4, ip, asr ip │ │ │ │ + adceq ip, r4, ip, ror ip │ │ │ │ ldrdeq r7, [r5, -r4]! │ │ │ │ ldr r2, [pc, #356] @ 2f177c │ │ │ │ ldr r3, [pc, #356] @ 2f1780 │ │ │ │ add r2, pc, r2 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3] │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -710040,23 +710040,23 @@ │ │ │ │ str sl, [r3] │ │ │ │ mov r0, r2 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x01257f7c │ │ │ │ @ instruction: 0x01257f94 │ │ │ │ @ instruction: 0x01257f78 │ │ │ │ - adcseq r6, r7, r4, lsr #19 │ │ │ │ - @ instruction: 0x00b756d0 │ │ │ │ - umlalseq r6, r7, r4, sl │ │ │ │ - adcseq r6, r7, r0, lsr r9 │ │ │ │ - adcseq r6, r7, r0, lsl r0 │ │ │ │ - adcseq r4, r7, r4, lsl #2 │ │ │ │ - adcseq r5, r7, r4, lsl #31 │ │ │ │ - adcseq r4, r7, r4, lsl #1 │ │ │ │ - adcseq r4, r7, r8, lsr #22 │ │ │ │ + adcseq r6, r7, r4, asr #19 │ │ │ │ + @ instruction: 0x00b756f0 │ │ │ │ + @ instruction: 0x00b76ab4 │ │ │ │ + adcseq r6, r7, r0, asr r9 │ │ │ │ + adcseq r6, r7, r0, lsr r0 │ │ │ │ + adcseq r4, r7, r4, lsr #2 │ │ │ │ + adcseq r5, r7, r4, lsr #31 │ │ │ │ + adcseq r4, r7, r4, lsr #1 │ │ │ │ + adcseq r4, r7, r8, asr #22 │ │ │ │ @ instruction: 0x01257e3c │ │ │ │ @ instruction: 0x01257e34 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, sp, #8 │ │ │ │ @@ -710103,15 +710103,15 @@ │ │ │ │ ldr r0, [r1] │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, #2 │ │ │ │ bl 3add8 │ │ │ │ @ instruction: 0x0121e7a4 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - umlalseq r6, r2, r4, ip │ │ │ │ + @ instruction: 0x00b26cb4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r5, [pc, #176] @ 2f1950 │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r6, [r5] │ │ │ │ @@ -710159,15 +710159,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2f183c │ │ │ │ @ instruction: 0x01257d24 │ │ │ │ @ instruction: 0x01257d10 │ │ │ │ @ instruction: 0x01257d0c │ │ │ │ @ instruction: 0x01257c98 │ │ │ │ @ instruction: 0x01257c98 │ │ │ │ - adceq lr, r4, ip, asr #12 │ │ │ │ + adceq lr, r4, ip, ror #12 │ │ │ │ ldr r3, [pc, #212] @ 2f1a44 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr r1, [pc, r3] │ │ │ │ cmp r1, #0 │ │ │ │ beq 2f19c8 │ │ │ │ ldr r3, [pc, #196] @ 2f1a48 │ │ │ │ ldr ip, [pc, r3] │ │ │ │ @@ -710219,15 +710219,15 @@ │ │ │ │ ldrb r2, [r2] │ │ │ │ strb r2, [r3] │ │ │ │ b 2f19c8 │ │ │ │ @ instruction: 0x01257c50 │ │ │ │ @ instruction: 0x01257c48 │ │ │ │ smlawteq r5, r0, fp, r7 │ │ │ │ smlawteq r5, ip, fp, r7 │ │ │ │ - adceq fp, r4, ip, lsr fp │ │ │ │ + adceq fp, r4, ip, asr fp │ │ │ │ @ instruction: 0x01257bb0 │ │ │ │ @ instruction: 0x01257b94 │ │ │ │ @ instruction: 0x01257b70 │ │ │ │ smlawbeq r5, r8, fp, r7 │ │ │ │ @ instruction: 0x01257b90 │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ @@ -710344,15 +710344,15 @@ │ │ │ │ str r3, [r4, #20] │ │ │ │ bl 2f1b38 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r0, [pc, #4] @ 2f1c48 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2f183c │ │ │ │ - adceq lr, r4, r8, lsl #7 │ │ │ │ + adceq lr, r4, r8, lsr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [pc, #208] @ 2f1d34 │ │ │ │ mov r5, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -711439,35 +711439,35 @@ │ │ │ │ str r2, [r1] │ │ │ │ b 2f20e8 │ │ │ │ @ instruction: 0x01257838 │ │ │ │ @ instruction: 0x01257828 │ │ │ │ @ instruction: 0x0121e26c │ │ │ │ @ instruction: 0x01257810 │ │ │ │ @ instruction: 0x01257818 │ │ │ │ - umlalseq r4, r7, r0, pc @ │ │ │ │ - @ instruction: 0x00b761f4 │ │ │ │ - adcseq r5, r7, r4, lsr #17 │ │ │ │ - adcseq r6, r7, r4, lsl #6 │ │ │ │ - adcseq r6, r7, r0, ror #3 │ │ │ │ - adcseq r5, r7, r4, ror #16 │ │ │ │ - adcseq r3, r7, r4, ror #18 │ │ │ │ - adcseq r3, r7, ip, ror #18 │ │ │ │ - adcseq r4, r7, r0, asr #7 │ │ │ │ + @ instruction: 0x00b74fb0 │ │ │ │ + adcseq r6, r7, r4, lsl r2 │ │ │ │ + adcseq r5, r7, r4, asr #17 │ │ │ │ + adcseq r6, r7, r4, lsr #6 │ │ │ │ + adcseq r6, r7, r0, lsl #4 │ │ │ │ + adcseq r5, r7, r4, lsl #17 │ │ │ │ + adcseq r3, r7, r4, lsl #19 │ │ │ │ + adcseq r3, r7, ip, lsl #19 │ │ │ │ + adcseq r4, r7, r0, ror #7 │ │ │ │ andeq r0, r0, r4, lsr r5 │ │ │ │ - adcseq r5, r7, r0, asr #15 │ │ │ │ + adcseq r5, r7, r0, ror #15 │ │ │ │ smlawteq r5, r0, r6, r7 │ │ │ │ @ instruction: 0x012576b0 │ │ │ │ - @ instruction: 0x00b761f4 │ │ │ │ + adcseq r6, r7, r4, lsl r2 │ │ │ │ @ instruction: 0x01257690 │ │ │ │ @ instruction: 0x012576ac │ │ │ │ @ instruction: 0x01257674 │ │ │ │ @ instruction: 0x01257668 │ │ │ │ @ instruction: 0x01257668 │ │ │ │ @ instruction: 0x01257660 │ │ │ │ - adcseq r3, r7, sl, lsl #10 │ │ │ │ + adcseq r3, r7, sl, lsr #10 │ │ │ │ andeq r0, r0, r2, lsl #3 │ │ │ │ strdeq r7, [r5, -r8]! │ │ │ │ ldrdeq r7, [r5, -r8]! │ │ │ │ @ instruction: 0x012575e4 │ │ │ │ ldrdeq r7, [r5, -r8]! │ │ │ │ @ instruction: 0x012575ac │ │ │ │ @ instruction: 0x01257578 │ │ │ │ @@ -711646,15 +711646,15 @@ │ │ │ │ andeq r0, r0, r1, asr #4 │ │ │ │ andeq r0, r0, pc, lsr r2 │ │ │ │ andeq r0, r0, lr, lsr r2 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ smlawbeq r2, ip, r2, r0 │ │ │ │ smlawbeq r5, r0, r8, r5 │ │ │ │ - adceq ip, r4, ip, asr #5 │ │ │ │ + adceq ip, r4, ip, ror #5 │ │ │ │ andeq r0, r0, r3, asr r2 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ andeq r0, r0, r2, asr r2 │ │ │ │ @ instruction: 0x01255828 │ │ │ │ @ instruction: 0x01255828 │ │ │ │ @ instruction: 0x01255814 │ │ │ │ @ instruction: 0x012557e0 │ │ │ │ @@ -711668,16 +711668,16 @@ │ │ │ │ @ instruction: 0x01255708 │ │ │ │ @ instruction: 0x01255708 │ │ │ │ strdeq r5, [r5, -r8]! │ │ │ │ @ instruction: 0x01255708 │ │ │ │ @ instruction: 0x012556e0 │ │ │ │ @ instruction: 0x012556e0 │ │ │ │ @ instruction: 0x01255664 │ │ │ │ - adceq ip, r4, r8, ror r0 │ │ │ │ - adceq ip, r4, r4, lsr r0 │ │ │ │ + umlaleq ip, r4, r8, r0 │ │ │ │ + adceq ip, r4, r4, asr r0 │ │ │ │ @ instruction: 0x0125556c │ │ │ │ andeq r1, r0, r8, ror r5 │ │ │ │ @ instruction: 0x01255550 │ │ │ │ msreq SP_irq, ip, lsr pc │ │ │ │ @ instruction: 0x01255510 │ │ │ │ @ instruction: 0x01255504 │ │ │ │ @ instruction: 0x01255508 │ │ │ │ @@ -713741,28 +713741,28 @@ │ │ │ │ b 2f20e8 │ │ │ │ @ instruction: 0x0125542c │ │ │ │ @ instruction: 0x0125544c │ │ │ │ @ instruction: 0x01255414 │ │ │ │ ldrdeq pc, [r1, -r8]! │ │ │ │ andeq r1, r0, r8, ror r5 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - adceq fp, r4, r8, ror lr │ │ │ │ + umlaleq fp, r4, r8, lr │ │ │ │ @ instruction: 0x01255348 │ │ │ │ @ instruction: 0x01255318 │ │ │ │ - strdeq fp, [r4], r4 @ │ │ │ │ + adceq fp, r4, r4, lsl lr │ │ │ │ @ instruction: 0x01255304 │ │ │ │ @ instruction: 0x01255304 │ │ │ │ strdeq r5, [r5, -r4]! │ │ │ │ - adcseq r3, r7, ip, ror #27 │ │ │ │ + adcseq r3, r7, ip, lsl #28 │ │ │ │ @ instruction: 0x0125527c │ │ │ │ @ instruction: 0x0125526c │ │ │ │ - adcseq r3, r7, ip, lsr r3 │ │ │ │ - adcseq r1, r7, ip, lsr r4 │ │ │ │ - adcseq r2, r7, r0, lsl #20 │ │ │ │ - @ instruction: 0x00b71ef0 │ │ │ │ + adcseq r3, r7, ip, asr r3 │ │ │ │ + adcseq r1, r7, ip, asr r4 │ │ │ │ + adcseq r2, r7, r0, lsr #20 │ │ │ │ + adcseq r1, r7, r0, lsl pc │ │ │ │ @ instruction: 0x01255210 │ │ │ │ strdeq r5, [r5, -ip]! │ │ │ │ @ instruction: 0x01255208 │ │ │ │ andeq r1, r0, r4, ror r4 │ │ │ │ @ instruction: 0x012551b8 │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ andeq r0, r0, fp, ror r1 │ │ │ │ @@ -713826,15 +713826,15 @@ │ │ │ │ andeq r0, r0, r5, asr r2 │ │ │ │ @ instruction: 0x01254960 │ │ │ │ @ instruction: 0x0125493c │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ @ instruction: 0x01254918 │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ strdeq r4, [r5, -r4]! @ │ │ │ │ - adcseq r5, r4, r4, asr #11 │ │ │ │ + adcseq r5, r4, r4, ror #11 │ │ │ │ @ instruction: 0x012548a8 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ andeq r0, r0, r5, lsr #2 │ │ │ │ @ instruction: 0x01254860 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ @@ -713878,15 +713878,15 @@ │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ andeq r0, r0, r6, lsr #2 │ │ │ │ @ instruction: 0x0121ea64 │ │ │ │ qsubeq r4, ip, r5 │ │ │ │ @ instruction: 0x01254060 │ │ │ │ @ instruction: 0x01254040 │ │ │ │ @ instruction: 0x0121ea24 │ │ │ │ - adceq sl, r4, r8, lsr fp │ │ │ │ + adceq sl, r4, r8, asr fp │ │ │ │ ldr r3, [pc, #-84] @ 2f5338 │ │ │ │ mov r2, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r1, r2 │ │ │ │ ldr r6, [sp, #8] │ │ │ │ bl 39e84 <__isoc23_strtoul@plt> │ │ │ │ @@ -714094,38 +714094,38 @@ │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r7, #80] @ 0x50 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [pc, #88] @ 2f5730 │ │ │ │ add r8, r0, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r8 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ ldr sl, [pc, #72] @ 2f5734 │ │ │ │ ldr r2, [pc, #72] @ 2f5738 │ │ │ │ ldr r9, [pc, #72] @ 2f573c │ │ │ │ mov r5, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ add sl, pc, sl │ │ │ │ add r9, pc, r9 │ │ │ │ add r4, r7, #80 @ 0x50 │ │ │ │ ldr r3, [r4, #4]! │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ add r5, r5, #1 │ │ │ │ ldr r0, [r4] │ │ │ │ bl 3bb4c │ │ │ │ cmp r6, r5 │ │ │ │ mov r2, r9 │ │ │ │ bne 2f5704 │ │ │ │ b 2f56c0 │ │ │ │ - adceq sl, r4, r4, lsr #20 │ │ │ │ - @ instruction: 0x00b12fb4 │ │ │ │ - adceq r7, r4, r4, lsr lr │ │ │ │ - @ instruction: 0x00b3f2d8 │ │ │ │ + adceq sl, r4, r4, asr #20 │ │ │ │ + @ instruction: 0x00b12fd4 │ │ │ │ + adceq r7, r4, r4, asr lr │ │ │ │ + @ instruction: 0x00b3f2f8 │ │ │ │ ldr r2, [r0, #4] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ cmp r2, r3 │ │ │ │ beq 2f5758 │ │ │ │ sub r0, r2, r3 │ │ │ │ bx lr │ │ │ │ ldr r1, [r1] │ │ │ │ @@ -714366,16 +714366,16 @@ │ │ │ │ str r9, [sp] │ │ │ │ bl 2f55e4 │ │ │ │ b 2f5a9c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0121a664 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0121a554 │ │ │ │ - adceq sl, r4, r4, lsr #12 │ │ │ │ - adceq sl, r4, ip, lsl r6 │ │ │ │ + adceq sl, r4, r4, asr #12 │ │ │ │ + adceq sl, r4, ip, lsr r6 │ │ │ │ mov r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ @@ -715417,15 +715417,15 @@ │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f6b30 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01219510 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawteq r1, r0, r4, r9 │ │ │ │ - ldrdeq r9, [r4], r8 @ │ │ │ │ + strdeq r9, [r4], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #72] @ 2f6bf0 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715442,16 +715442,16 @@ │ │ │ │ mov r1, #0 │ │ │ │ moveq r0, #1 │ │ │ │ movne r0, r1 │ │ │ │ orrs r3, r3, r2 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r9, r5, ip, ror lr │ │ │ │ - umlaleq r9, r4, r0, r5 │ │ │ │ + umlaleq r9, r5, ip, lr │ │ │ │ + @ instruction: 0x00a495b0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #64] @ 2f6c50 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715466,16 +715466,16 @@ │ │ │ │ orr r4, r4, r0 │ │ │ │ orr r5, r5, r3 │ │ │ │ orrs r4, r4, r5 │ │ │ │ mov r1, #0 │ │ │ │ moveq r0, #1 │ │ │ │ movne r0, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r9, r5, r4, lsl lr │ │ │ │ - adceq r9, r4, r8, lsr #10 │ │ │ │ + adceq r9, r5, r4, lsr lr │ │ │ │ + adceq r9, r4, r8, asr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #52] @ 2f6ca4 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715487,16 +715487,16 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 2f6ad0 │ │ │ │ adds r4, r4, r4 │ │ │ │ adc r5, r5, r5 │ │ │ │ orr r0, r4, r0 │ │ │ │ orr r1, r5, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r9, r4, r8, ror #9 │ │ │ │ - adceq r9, r4, r0, ror #9 │ │ │ │ + adceq r9, r4, r8, lsl #10 │ │ │ │ + adceq r9, r4, r0, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #36] @ 2f6ce8 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6ad0 │ │ │ │ @@ -715504,15 +715504,15 @@ │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r3, #85 @ 0x55 │ │ │ │ lsrcc r0, r3, r0 │ │ │ │ movcs r0, #0 │ │ │ │ andcc r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - adceq r9, r5, r4, ror #26 │ │ │ │ + adceq r9, r5, r4, lsl #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #56] @ 2f6d3c │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715525,16 +715525,16 @@ │ │ │ │ mov r4, r3 │ │ │ │ bl 2f6ad0 │ │ │ │ lsl r4, r4, #5 │ │ │ │ orr r4, r4, r5, lsr #27 │ │ │ │ orr r0, r0, r5, lsl #5 │ │ │ │ orr r1, r4, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r9, r4, ip, ror #8 │ │ │ │ - adceq r9, r4, r4, ror #8 │ │ │ │ + adceq r9, r4, ip, lsl #9 │ │ │ │ + adceq r9, r4, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #56] @ 2f6d94 │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715547,16 +715547,16 @@ │ │ │ │ mov r4, r3 │ │ │ │ bl 2f6ad0 │ │ │ │ lsl r4, r4, #8 │ │ │ │ orr r4, r4, r5, lsr #24 │ │ │ │ orr r0, r0, r5, lsl #8 │ │ │ │ orr r1, r4, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r9, r4, ip, lsr #8 │ │ │ │ - adceq r9, r4, r0, lsr #8 │ │ │ │ + adceq r9, r4, ip, asr #8 │ │ │ │ + adceq r9, r4, r0, asr #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #56] @ 2f6dec │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715569,16 +715569,16 @@ │ │ │ │ mov r4, r3 │ │ │ │ bl 2f6ad0 │ │ │ │ lsl r4, r4, #8 │ │ │ │ orr r4, r4, r5, lsr #24 │ │ │ │ orr r0, r0, r5, lsl #8 │ │ │ │ orr r1, r4, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r9, r4, r4, ror #7 │ │ │ │ - ldrdeq r9, [r4], r8 @ │ │ │ │ + adceq r9, r4, r4, lsl #8 │ │ │ │ + strdeq r9, [r4], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #64] @ 2f6e4c │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715593,16 +715593,16 @@ │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #0 │ │ │ │ cmp r5, #2 │ │ │ │ sbcs r4, r4, #0 │ │ │ │ mov r1, #0 │ │ │ │ orrge r0, r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - umlaleq r9, r4, ip, r3 │ │ │ │ - @ instruction: 0x00a476bc │ │ │ │ + @ instruction: 0x00a493bc │ │ │ │ + ldrdeq r7, [r4], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #52] @ 2f6ea0 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715614,16 +715614,16 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 2f6ad0 │ │ │ │ adds r4, r4, r4 │ │ │ │ adc r5, r5, r5 │ │ │ │ orr r0, r4, r0 │ │ │ │ orr r1, r5, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ + adcseq r4, r2, r0, ror r6 │ │ │ │ adcseq r4, r2, r0, asr r6 │ │ │ │ - adcseq r4, r2, r0, lsr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #36] @ 2f6ee4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6ad0 │ │ │ │ @@ -715631,15 +715631,15 @@ │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r3, #138 @ 0x8a │ │ │ │ lsrcc r0, r3, r0 │ │ │ │ movcs r0, #0 │ │ │ │ andcc r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - strdeq r9, [r4], r4 @ │ │ │ │ + adceq r9, r4, r4, lsl r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #36] @ 2f6f24 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6ad0 │ │ │ │ @@ -715647,15 +715647,15 @@ │ │ │ │ sbc r1, r1, #0 │ │ │ │ cmp r0, #3 │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r0, #1 │ │ │ │ movcs r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - @ instruction: 0x00a492b4 │ │ │ │ + ldrdeq r9, [r4], r4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #40] @ 2f6f68 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6ad0 │ │ │ │ @@ -715664,15 +715664,15 @@ │ │ │ │ sbcs r2, r1, #0 │ │ │ │ movcc r0, #1 │ │ │ │ movcs r0, #0 │ │ │ │ orrs r3, r3, r1 │ │ │ │ orreq r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - adceq r9, r4, r4, ror r2 │ │ │ │ + umlaleq r9, r4, r4, r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #40] @ 2f6fac │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6ad0 │ │ │ │ @@ -715681,15 +715681,15 @@ │ │ │ │ sbc r1, r1, #0 │ │ │ │ cmp r0, #3 │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r0, #1 │ │ │ │ movcs r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - adceq r9, r4, r0, lsr r2 │ │ │ │ + adceq r9, r4, r0, asr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #96] @ 2f7028 │ │ │ │ mov r5, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715712,17 +715712,17 @@ │ │ │ │ movne r0, #0 │ │ │ │ cmp r6, #248 @ 0xf8 │ │ │ │ sbcs r4, r4, #0 │ │ │ │ movge r0, #0 │ │ │ │ andlt r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - adceq pc, r2, ip, lsr #31 │ │ │ │ - adceq r9, r4, r0, ror #3 │ │ │ │ - adceq r0, r5, r0, lsl r2 │ │ │ │ + adceq pc, r2, ip, asr #31 │ │ │ │ + adceq r9, r4, r0, lsl #4 │ │ │ │ + adceq r0, r5, r0, lsr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #52] @ 2f7080 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715734,16 +715734,16 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 2f6ad0 │ │ │ │ adds r0, r0, r0 │ │ │ │ adc r1, r1, r1 │ │ │ │ orr r0, r0, r5 │ │ │ │ orr r1, r1, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r9, r4, ip, ror r1 │ │ │ │ - adceq r9, r4, r0, ror r1 │ │ │ │ + umlaleq r9, r4, ip, r1 │ │ │ │ + umlaleq r9, r4, r0, r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #96] @ 2f7100 │ │ │ │ mov r5, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715766,17 +715766,17 @@ │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #0 │ │ │ │ orrs r6, r7, r6 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - adceq r9, r4, r8, lsr r1 │ │ │ │ - adceq r9, r4, r4, lsl r1 │ │ │ │ - adceq r9, r4, r0, lsl #2 │ │ │ │ + adceq r9, r4, r8, asr r1 │ │ │ │ + adceq r9, r4, r4, lsr r1 │ │ │ │ + adceq r9, r4, r0, lsr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #64] @ 2f7164 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715791,30 +715791,30 @@ │ │ │ │ moveq r0, #1 │ │ │ │ movne r0, #0 │ │ │ │ orrs r4, r4, r5 │ │ │ │ mov r1, #0 │ │ │ │ moveq r0, #0 │ │ │ │ andne r0, r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - strheq r9, [r4], ip @ │ │ │ │ - adceq ip, r2, r4, asr #26 │ │ │ │ + ldrdeq r9, [r4], ip @ │ │ │ │ + adceq ip, r2, r4, ror #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #28] @ 2f71a0 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6ad0 │ │ │ │ adds r3, r0, #1 │ │ │ │ adc r1, r1, #0 │ │ │ │ lsl r1, r1, #5 │ │ │ │ lsl r0, r3, #5 │ │ │ │ orr r1, r1, r3, lsr #27 │ │ │ │ pop {r4, pc} │ │ │ │ - adceq r9, r4, r8, asr r0 │ │ │ │ + adceq r9, r4, r8, ror r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #36] @ 2f71e0 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6ad0 │ │ │ │ @@ -715822,15 +715822,15 @@ │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r3, #213 @ 0xd5 │ │ │ │ lsrcc r0, r3, r0 │ │ │ │ movcs r0, #0 │ │ │ │ andcc r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - adceq r9, r4, r0, lsr r0 │ │ │ │ + adceq r9, r4, r0, asr r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #36] @ 2f7220 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f6ad0 │ │ │ │ @@ -715838,15 +715838,15 @@ │ │ │ │ sbcs r1, r1, #0 │ │ │ │ movcc r3, #213 @ 0xd5 │ │ │ │ lsrcc r0, r3, r0 │ │ │ │ movcs r0, #0 │ │ │ │ andcc r0, r0, #1 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - strdeq r8, [r4], ip @ │ │ │ │ + adceq r9, r4, ip, lsl r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #60] @ 2f7278 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715860,16 +715860,16 @@ │ │ │ │ mov r3, r1 │ │ │ │ cmp r4, r3 │ │ │ │ cmpeq r5, r0 │ │ │ │ mov r1, #0 │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #0 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adceq r8, r4, ip, lsr #31 │ │ │ │ - adceq r8, r4, r4, lsr #31 │ │ │ │ + adceq r8, r4, ip, asr #31 │ │ │ │ + adceq r8, r4, r4, asr #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #116] @ 2f730c │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715897,17 +715897,17 @@ │ │ │ │ orrs r0, r0, r2 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r3, #1 │ │ │ │ orrs r4, r4, r6 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r0, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldrdeq pc, [r2], ip @ │ │ │ │ - adceq r8, r4, ip, lsr pc │ │ │ │ - adceq r8, r4, r4, lsr #30 │ │ │ │ + strdeq pc, [r2], ip @ │ │ │ │ + adceq r8, r4, ip, asr pc │ │ │ │ + adceq r8, r4, r4, asr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #116] @ 2f73a4 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715935,17 +715935,17 @@ │ │ │ │ orrs r0, r0, r2 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r3, #1 │ │ │ │ orrs r4, r4, r6 │ │ │ │ movne r0, #0 │ │ │ │ andeq r0, r0, #1 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - adceq pc, r2, r4, asr #24 │ │ │ │ - adceq r8, r4, r4, lsr #29 │ │ │ │ - adceq r8, r4, ip, lsl #29 │ │ │ │ + adceq pc, r2, r4, ror #24 │ │ │ │ + adceq r8, r4, r4, asr #29 │ │ │ │ + adceq r8, r4, ip, lsr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #72] @ 2f7410 │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715962,16 +715962,16 @@ │ │ │ │ movne r0, #0 │ │ │ │ rsbs r5, r5, #4096 @ 0x1000 │ │ │ │ rscs r4, r4, #0 │ │ │ │ mov r1, #0 │ │ │ │ movge r0, #0 │ │ │ │ andlt r0, r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ + adceq r8, r4, r8, asr lr │ │ │ │ adceq r8, r4, r8, lsr lr │ │ │ │ - adceq r8, r4, r8, lsl lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #72] @ 2f7478 │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -715988,15 +715988,15 @@ │ │ │ │ lsr r0, r3, r0 │ │ │ │ mov r1, #0 │ │ │ │ and r0, r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #0 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - adceq r8, r4, r0, lsl #27 │ │ │ │ + adceq r8, r4, r0, lsr #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #76] @ 2f74e0 │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -716014,15 +716014,15 @@ │ │ │ │ sbcs r1, r1, #0 │ │ │ │ bcs 2f74b4 │ │ │ │ mov r3, #138 @ 0x8a │ │ │ │ lsr r0, r3, r0 │ │ │ │ mov r1, #0 │ │ │ │ and r0, r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ - adceq r8, r4, ip, lsl sp │ │ │ │ + adceq r8, r4, ip, lsr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #56] @ 2f7534 │ │ │ │ mov r4, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -716035,16 +716035,16 @@ │ │ │ │ mov r4, r3 │ │ │ │ bl 2f6ad0 │ │ │ │ lsl r4, r4, #8 │ │ │ │ orr r4, r4, r5, lsr #24 │ │ │ │ orr r0, r0, r5, lsl #8 │ │ │ │ orr r1, r4, r1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - umlaleq r8, r4, ip, ip │ │ │ │ - umlaleq r8, r4, r0, ip │ │ │ │ + @ instruction: 0x00a48cbc │ │ │ │ + @ instruction: 0x00a48cb0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #360] @ 2f76bc │ │ │ │ ldr r3, [pc, #360] @ 2f76c0 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -716136,15 +716136,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f55e4 │ │ │ │ b 2f762c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01218aa4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012189a8 │ │ │ │ - adceq r8, r4, ip, asr fp │ │ │ │ + adceq r8, r4, ip, ror fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr r2, [pc, #2036] @ 2f7ed8 │ │ │ │ ldr r3, [pc, #2036] @ 2f7edc │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -716239,25 +716239,25 @@ │ │ │ │ ldr r3, [r3, #8] │ │ │ │ cmp r3, r6 │ │ │ │ bcs 2f7878 │ │ │ │ ldr r8, [pc, #1680] @ 2f7eec │ │ │ │ add r8, pc, r8 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ ldr r3, [fp, #20] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ cmp r3, r6 │ │ │ │ bcc 2f785c │ │ │ │ ldr r3, [fp, #12] │ │ │ │ ldr r1, [pc, #1644] @ 2f7ef0 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ mov r0, r7 │ │ │ │ bl 3bb4c │ │ │ │ ldrb r0, [r4, #1] │ │ │ │ add r5, r4, #1 │ │ │ │ cmp r0, #0 │ │ │ │ bne 2f7778 │ │ │ │ ldr r2, [pc, #1604] @ 2f7ef4 │ │ │ │ @@ -716312,15 +716312,15 @@ │ │ │ │ ldr sl, [r8, #8] │ │ │ │ cmp r3, r6 │ │ │ │ bcs 2f799c │ │ │ │ ldr r9, [pc, #1400] @ 2f7ef8 │ │ │ │ add r9, pc, r9 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r9 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ ldr r0, [fp, #20] │ │ │ │ ldr r3, [r0, #8] │ │ │ │ cmp r3, r6 │ │ │ │ bcc 2f7980 │ │ │ │ ldr r2, [r8, #16] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ cmp r2, #13 │ │ │ │ @@ -716364,15 +716364,15 @@ │ │ │ │ and r3, r2, #31 │ │ │ │ lsl r8, r8, r3 │ │ │ │ mov r0, r5 │ │ │ │ lsr r6, r6, #5 │ │ │ │ beq 2f7e9c │ │ │ │ ldr r1, [pc, #1188] @ 2f7efc │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ ldr r3, [fp, #20] │ │ │ │ ldr r2, [r3, #24] │ │ │ │ ldr r3, [r2, r6, lsl #2] │ │ │ │ orr r3, r3, r8 │ │ │ │ str r3, [r2, r6, lsl #2] │ │ │ │ b 2f7890 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ @@ -716390,29 +716390,29 @@ │ │ │ │ lsr r2, r2, r3 │ │ │ │ orr r2, r2, r1, lsl r0 │ │ │ │ asr r3, r1, r3 │ │ │ │ orrpl r2, r2, r1, asr ip │ │ │ │ ldr r1, [pc, #1092] @ 2f7f00 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ b 2f7890 │ │ │ │ ldr r1, [pc, #1076] @ 2f7f04 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ b 2f7890 │ │ │ │ ldr r1, [pc, #1052] @ 2f7f08 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ b 2f7890 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #24] │ │ │ │ orrs r3, r3, r2 │ │ │ │ beq 2f7890 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ add r3, sl, #64 @ 0x40 │ │ │ │ @@ -716429,63 +716429,63 @@ │ │ │ │ lsr r2, r2, ip │ │ │ │ orr r2, r2, r3, lsl r0 │ │ │ │ orrpl r2, r2, r3, asr r1 │ │ │ │ ldr r1, [pc, #952] @ 2f7f0c │ │ │ │ asr r3, r3, ip │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ b 2f7890 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #24] │ │ │ │ orrs r3, r3, r2 │ │ │ │ beq 2f7890 │ │ │ │ ldr r1, [pc, #916] @ 2f7f10 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ b 2f7890 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ sub r3, r3, sl │ │ │ │ cmp r3, #16 │ │ │ │ beq 2f7ddc │ │ │ │ ldr r0, [sp, #20] │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ mov r3, r1 │ │ │ │ ldr r1, [pc, #864] @ 2f7f14 │ │ │ │ mov r2, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ b 2f7890 │ │ │ │ ldr r2, [r8, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 2f7e3c │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ orrs r3, r3, r1 │ │ │ │ beq 2f7890 │ │ │ │ ldr r1, [pc, #816] @ 2f7f18 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ b 2f7890 │ │ │ │ ldr r2, [r8, #20] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r2, #0 │ │ │ │ beq 2f7e54 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ orrs r3, r3, r1 │ │ │ │ bne 2f7890 │ │ │ │ ldr r1, [pc, #772] @ 2f7f1c │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ b 2f7890 │ │ │ │ ldr r5, [r8, #20] │ │ │ │ ldr r1, [r5] │ │ │ │ cmp r1, #0 │ │ │ │ beq 2f7e78 │ │ │ │ mov r3, #0 │ │ │ │ ldr r6, [sp, #20] │ │ │ │ @@ -716501,15 +716501,15 @@ │ │ │ │ cmpeq r6, r2 │ │ │ │ bne 2f7c4c │ │ │ │ ldr r1, [pc, #688] @ 2f7f20 │ │ │ │ add r5, r5, r3, lsl #3 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ add r0, r0, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ b 2f7890 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r3, [r3] │ │ │ │ ldr r6, [r3, #24] │ │ │ │ cmp r6, #0 │ │ │ │ beq 2f7890 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ @@ -716560,15 +716560,15 @@ │ │ │ │ ldr r3, [r3, #8] │ │ │ │ cmp r0, r3 │ │ │ │ bls 2f7890 │ │ │ │ ldr r8, [pc, #452] @ 2f7f24 │ │ │ │ add r8, pc, r8 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ ldr r3, [fp, #20] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ cmp r3, r6 │ │ │ │ bcc 2f7d60 │ │ │ │ b 2f7890 │ │ │ │ ldr r2, [pc, #416] @ 2f7f28 │ │ │ │ ldr r3, [pc, #336] @ 2f7edc │ │ │ │ @@ -716599,15 +716599,15 @@ │ │ │ │ bl 179a48 │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ mov r3, r1 │ │ │ │ ldr r1, [pc, #312] @ 2f7f34 │ │ │ │ mov r2, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ b 2f7890 │ │ │ │ ldr r2, [fp, #12] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ ldr r3, [r8] │ │ │ │ ldr r2, [r2, #4] │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r1, [sp, #24] │ │ │ │ @@ -716617,79 +716617,79 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f55e4 │ │ │ │ b 2f7890 │ │ │ │ ldr r1, [pc, #248] @ 2f7f3c │ │ │ │ ldr r2, [sp, #20] │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ b 2f7890 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r1, [pc, #224] @ 2f7f40 │ │ │ │ orrs r3, r3, r2 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #0 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ b 2f7890 │ │ │ │ ldr r1, [pc, #196] @ 2f7f44 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r0, r0, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ b 2f7890 │ │ │ │ ldr r6, [sp, #20] │ │ │ │ mov r2, r6 │ │ │ │ b 2f7a24 │ │ │ │ ldr r1, [pc, #164] @ 2f7f48 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ ldr r3, [fp, #20] │ │ │ │ ldr r2, [r3, #20] │ │ │ │ ldr r3, [r2, r6, lsl #2] │ │ │ │ orr r3, r3, r8 │ │ │ │ str r3, [r2, r6, lsl #2] │ │ │ │ b 2f7890 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r1, [pc, #128] @ 2f7f4c │ │ │ │ ldr r3, [r8] │ │ │ │ add r1, pc, r1 │ │ │ │ bl 2f55e4 │ │ │ │ b 2f7890 │ │ │ │ @ instruction: 0x01218914 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r8, r4, r8, lsr fp │ │ │ │ - adceq r8, r4, r4, lsr fp │ │ │ │ - @ instruction: 0x00b712d6 │ │ │ │ - @ instruction: 0x00b168f8 │ │ │ │ - @ instruction: 0x00b1bdbc │ │ │ │ + adceq r8, r4, r8, asr fp │ │ │ │ + adceq r8, r4, r4, asr fp │ │ │ │ + @ instruction: 0x00b712f6 │ │ │ │ + adcseq r6, r1, r8, lsl r9 │ │ │ │ + @ instruction: 0x00b1bddc │ │ │ │ @ instruction: 0x01218748 │ │ │ │ - @ instruction: 0x00b167d4 │ │ │ │ - adceq r8, r4, r8, lsr #16 │ │ │ │ - adceq pc, r2, ip, asr #7 │ │ │ │ - @ instruction: 0x00a2f3b8 │ │ │ │ - umlaleq r8, r4, r4, r7 │ │ │ │ - adceq r8, r4, r8, lsr r7 │ │ │ │ - adceq r8, r4, r4, lsl r7 │ │ │ │ - adceq ip, r2, ip, ror #30 │ │ │ │ - adcseq fp, r1, ip, asr sl │ │ │ │ - adcseq fp, r1, ip, lsr #20 │ │ │ │ - adcseq fp, r1, ip, asr #19 │ │ │ │ - @ instruction: 0x00b163f4 │ │ │ │ + @ instruction: 0x00b167f4 │ │ │ │ + adceq r8, r4, r8, asr #16 │ │ │ │ + adceq pc, r2, ip, ror #7 │ │ │ │ + ldrdeq pc, [r2], r8 @ │ │ │ │ + @ instruction: 0x00a487b4 │ │ │ │ + adceq r8, r4, r8, asr r7 │ │ │ │ + adceq r8, r4, r4, lsr r7 │ │ │ │ + adceq ip, r2, ip, lsl #31 │ │ │ │ + adcseq fp, r1, ip, ror sl │ │ │ │ + adcseq fp, r1, ip, asr #20 │ │ │ │ + adcseq fp, r1, ip, ror #19 │ │ │ │ + adcseq r6, r1, r4, lsl r4 │ │ │ │ @ instruction: 0x01218270 │ │ │ │ - umlaleq r8, r4, r8, r4 │ │ │ │ - adceq r8, r4, r0, lsr #9 │ │ │ │ - adceq ip, r2, r4, lsr #26 │ │ │ │ - adceq r8, r4, r0, ror r4 │ │ │ │ - adceq r3, r4, r8, ror r0 │ │ │ │ + @ instruction: 0x00a484b8 │ │ │ │ + adceq r8, r4, r0, asr #9 │ │ │ │ + adceq ip, r2, r4, asr #26 │ │ │ │ + umlaleq r8, r4, r0, r4 │ │ │ │ + umlaleq r3, r4, r8, r0 │ │ │ │ + adceq r3, r4, ip, ror r0 │ │ │ │ adceq r3, r4, ip, asr r0 │ │ │ │ - adceq r3, r4, ip, lsr r0 │ │ │ │ - adceq r8, r4, r4, ror #7 │ │ │ │ - strdeq r8, [r4], r8 @ │ │ │ │ + adceq r8, r4, r4, lsl #8 │ │ │ │ + adceq r8, r4, r8, lsl r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ mov r6, #0 │ │ │ │ ldr r2, [pc, #996] @ 2f8354 │ │ │ │ @@ -716742,15 +716742,15 @@ │ │ │ │ ldr r0, [r2, #16] │ │ │ │ ldr r1, [r4, #12] │ │ │ │ mov r2, r5 │ │ │ │ blx r3 │ │ │ │ ldr r1, [pc, #808] @ 2f8364 │ │ │ │ add r0, r4, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ ldr r3, [r7, #20] │ │ │ │ ldr r2, [r7] │ │ │ │ str r2, [r3, #68] @ 0x44 │ │ │ │ mov r0, r7 │ │ │ │ bl 17d4fc │ │ │ │ ldr r3, [r4] │ │ │ │ ldrb r3, [r3, #13] │ │ │ │ @@ -716828,15 +716828,15 @@ │ │ │ │ add r5, sp, #12 │ │ │ │ ldr r0, [r2, #16] │ │ │ │ mov r2, r5 │ │ │ │ blx r3 │ │ │ │ ldr r1, [pc, #472] @ 2f836c │ │ │ │ add r0, r4, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ ldr ip, [r4, #76] @ 0x4c │ │ │ │ ldr r2, [r4] │ │ │ │ cmp r3, ip │ │ │ │ beq 2f834c │ │ │ │ add r7, r4, #4 │ │ │ │ b 2f8200 │ │ │ │ @@ -716846,15 +716846,15 @@ │ │ │ │ mov r1, ip │ │ │ │ mov r2, r5 │ │ │ │ blx fp │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ ldr r2, [r3] │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ ldr r2, [r4, #76] @ 0x4c │ │ │ │ add r3, r3, #8 │ │ │ │ cmp r3, r2 │ │ │ │ str r3, [r4, #72] @ 0x48 │ │ │ │ ldr r2, [r4] │ │ │ │ beq 2f82c8 │ │ │ │ @@ -716879,15 +716879,15 @@ │ │ │ │ mov r2, r5 │ │ │ │ blx r3 │ │ │ │ ldr ip, [r4, #12] │ │ │ │ ldr r1, [pc, #276] @ 2f8370 │ │ │ │ mov r2, ip │ │ │ │ add r0, r4, #4 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ ldr ip, [r4, #12] │ │ │ │ ldr r2, [r4] │ │ │ │ lsr r3, ip, #5 │ │ │ │ lsl r3, r3, #2 │ │ │ │ and r0, ip, #31 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ ldr r3, [r1, r3] │ │ │ │ @@ -716901,15 +716901,15 @@ │ │ │ │ mov r1, ip │ │ │ │ mov r2, r5 │ │ │ │ blx r3 │ │ │ │ ldr ip, [r4, #12] │ │ │ │ mov r2, ip │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, r4, #4 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ ldr r2, [r4] │ │ │ │ b 2f80c0 │ │ │ │ ldr lr, [r4, #24] │ │ │ │ ldr ip, [r4, #12] │ │ │ │ b 2f8218 │ │ │ │ ldr r2, [pc, #152] @ 2f8374 │ │ │ │ ldr r3, [pc, #120] @ 2f8358 │ │ │ │ @@ -716931,32 +716931,32 @@ │ │ │ │ mov lr, r7 │ │ │ │ b 2f8218 │ │ │ │ ldr r1, [pc, #80] @ 2f8378 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, r4, #4 │ │ │ │ - bl 35d148 │ │ │ │ + bl 35d16c │ │ │ │ b 2f8118 │ │ │ │ ldr ip, [r4, #12] │ │ │ │ add r5, sp, #12 │ │ │ │ b 2f8218 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r7, [r4, #24] │ │ │ │ b 2f8314 │ │ │ │ smlawbeq r1, r4, r0, r8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r8, r4, r8, asr #6 │ │ │ │ - adceq ip, r2, r0, asr #14 │ │ │ │ - umlalseq sp, r1, r0, r4 │ │ │ │ + adceq r8, r4, r8, ror #6 │ │ │ │ + adceq ip, r2, r0, ror #14 │ │ │ │ + @ instruction: 0x00b1d4b0 │ │ │ │ @ instruction: 0x0121bebc │ │ │ │ - adcseq sp, r1, r8, lsr r3 │ │ │ │ - adceq r8, r4, ip, ror r0 │ │ │ │ + adcseq sp, r1, r8, asr r3 │ │ │ │ + umlaleq r8, r4, ip, r0 │ │ │ │ @ instruction: 0x01217d1c │ │ │ │ - adceq r7, r4, r0, asr #31 │ │ │ │ + adceq r7, r4, r0, ror #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8424 │ │ │ │ ldr r1, [pc, #144] @ 2f8428 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -716993,17 +716993,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f83d4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217c64 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, ip, asr pc │ │ │ │ + adceq r7, r4, ip, ror pc │ │ │ │ @ instruction: 0x01217c1c │ │ │ │ - adceq r7, r4, r4, lsr sp │ │ │ │ + adceq r7, r4, r4, asr sp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f84e0 │ │ │ │ ldr r1, [pc, #144] @ 2f84e4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717040,17 +717040,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8490 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217ba8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r8, lsl #29 │ │ │ │ + adceq r6, r4, r8, lsr #29 │ │ │ │ @ instruction: 0x01217b60 │ │ │ │ - adceq r7, r4, r8, ror ip │ │ │ │ + umlaleq r7, r4, r8, ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f859c │ │ │ │ ldr r1, [pc, #144] @ 2f85a0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717087,17 +717087,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f854c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217aec │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, ip, ror #27 │ │ │ │ + adceq r7, r4, ip, lsl #28 │ │ │ │ @ instruction: 0x01217aa4 │ │ │ │ - @ instruction: 0x00a47bbc │ │ │ │ + ldrdeq r7, [r4], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8658 │ │ │ │ ldr r1, [pc, #144] @ 2f865c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717134,17 +717134,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8608 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217a30 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, ip, lsr sp │ │ │ │ + adceq r7, r4, ip, asr sp │ │ │ │ @ instruction: 0x012179e8 │ │ │ │ - adceq r7, r4, r0, lsl #22 │ │ │ │ + adceq r7, r4, r0, lsr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8714 │ │ │ │ ldr r1, [pc, #144] @ 2f8718 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717181,17 +717181,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f86c4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217974 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, ip, lsl #25 │ │ │ │ + adceq r7, r4, ip, lsr #25 │ │ │ │ @ instruction: 0x0121792c │ │ │ │ - adceq r7, r4, r4, asr #20 │ │ │ │ + adceq r7, r4, r4, ror #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f87d0 │ │ │ │ ldr r1, [pc, #144] @ 2f87d4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717228,17 +717228,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8780 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012178b8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrdeq r7, [r4], ip @ │ │ │ │ + strdeq r7, [r4], ip @ │ │ │ │ @ instruction: 0x01217870 │ │ │ │ - adceq r7, r4, r8, lsl #19 │ │ │ │ + adceq r7, r4, r8, lsr #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f888c │ │ │ │ ldr r1, [pc, #144] @ 2f8890 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717275,17 +717275,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f883c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r7, [r1, -ip]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r0, lsr fp │ │ │ │ + adceq r7, r4, r0, asr fp │ │ │ │ @ instruction: 0x012177b4 │ │ │ │ - adceq r7, r4, ip, asr #17 │ │ │ │ + adceq r7, r4, ip, ror #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8948 │ │ │ │ ldr r1, [pc, #144] @ 2f894c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717322,17 +717322,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f88f8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217740 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r0, lsl #21 │ │ │ │ + adceq r7, r4, r0, lsr #21 │ │ │ │ strdeq r7, [r1, -r8]! │ │ │ │ - adceq r7, r4, r0, lsl r8 │ │ │ │ + adceq r7, r4, r0, lsr r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8a04 │ │ │ │ ldr r1, [pc, #144] @ 2f8a08 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717369,17 +717369,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f89b4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r1, r4, r6, r7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, ip, asr #19 │ │ │ │ + adceq r7, r4, ip, ror #19 │ │ │ │ @ instruction: 0x0121763c │ │ │ │ - adceq r7, r4, r4, asr r7 │ │ │ │ + adceq r7, r4, r4, ror r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8ac0 │ │ │ │ ldr r1, [pc, #144] @ 2f8ac4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717416,17 +717416,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8a70 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq r1, r8, r5, r7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r0, lsr #18 │ │ │ │ + adceq r7, r4, r0, asr #18 │ │ │ │ smlawbeq r1, r0, r5, r7 │ │ │ │ - umlaleq r7, r4, r8, r6 │ │ │ │ + @ instruction: 0x00a476b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8b7c │ │ │ │ ldr r1, [pc, #144] @ 2f8b80 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717463,17 +717463,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8b2c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0121750c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r4, ror #13 │ │ │ │ + adceq r7, r4, r4, lsl #14 │ │ │ │ smlawteq r1, r4, r4, r7 │ │ │ │ - ldrdeq r7, [r4], ip @ │ │ │ │ + strdeq r7, [r4], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8c38 │ │ │ │ ldr r1, [pc, #144] @ 2f8c3c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717510,17 +717510,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8be8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217450 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r4, lsl #15 │ │ │ │ + adceq r7, r4, r4, lsr #15 │ │ │ │ @ instruction: 0x01217408 │ │ │ │ - adceq r7, r4, r0, lsr #10 │ │ │ │ + adceq r7, r4, r0, asr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8cf4 │ │ │ │ ldr r1, [pc, #144] @ 2f8cf8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717557,17 +717557,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8ca4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217394 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, ip, lsr #13 │ │ │ │ + adceq r7, r4, ip, asr #13 │ │ │ │ @ instruction: 0x0121734c │ │ │ │ - adceq r7, r4, r4, ror #8 │ │ │ │ + adceq r7, r4, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8db0 │ │ │ │ ldr r1, [pc, #144] @ 2f8db4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717604,17 +717604,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8d60 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldrdeq r7, [r1, -r8]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r8, lsl r6 │ │ │ │ + adceq r7, r4, r8, lsr r6 │ │ │ │ @ instruction: 0x01217290 │ │ │ │ - adceq r7, r4, r8, lsr #7 │ │ │ │ + adceq r7, r4, r8, asr #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #144] @ 2f8e6c │ │ │ │ ldr r1, [pc, #144] @ 2f8e70 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717651,17 +717651,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r4 │ │ │ │ b 2f8e1c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0121721c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, ip, asr r5 │ │ │ │ + adceq r7, r4, ip, ror r5 │ │ │ │ ldrdeq r7, [r1, -r4]! │ │ │ │ - adceq r7, r4, ip, ror #5 │ │ │ │ + adceq r7, r4, ip, lsl #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 2f8f3c │ │ │ │ ldr r1, [pc, #164] @ 2f8f40 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717703,17 +717703,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ b 2f8eec │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217160 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00b3b6d8 │ │ │ │ + @ instruction: 0x00b3b6f8 │ │ │ │ @ instruction: 0x01217104 │ │ │ │ - adceq r7, r4, r8, lsl r2 │ │ │ │ + adceq r7, r4, r8, lsr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 2f900c │ │ │ │ ldr r1, [pc, #164] @ 2f9010 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717755,17 +717755,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ b 2f8fbc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01217090 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq fp, r3, r8, lsl #12 │ │ │ │ + adcseq fp, r3, r8, lsr #12 │ │ │ │ @ instruction: 0x01217034 │ │ │ │ - adceq r7, r4, r8, asr #2 │ │ │ │ + adceq r7, r4, r8, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f90d8 │ │ │ │ ldr r1, [pc, #160] @ 2f90dc │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717806,17 +717806,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ b 2f9088 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawteq r1, r0, pc, r6 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r4, lsl #2 │ │ │ │ + adceq r7, r4, r4, lsr #2 │ │ │ │ @ instruction: 0x01216f68 │ │ │ │ - adceq r7, r4, ip, ror r0 │ │ │ │ + umlaleq r7, r4, ip, r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 2f91a8 │ │ │ │ ldr r1, [pc, #164] @ 2f91ac │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717858,17 +717858,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ b 2f9158 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r6, [r1, -r4]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, ip, asr r2 │ │ │ │ + adceq r7, r4, ip, ror r2 │ │ │ │ @ instruction: 0x01216e98 │ │ │ │ - adceq r6, r4, ip, lsr #31 │ │ │ │ + adceq r6, r4, ip, asr #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 2f9278 │ │ │ │ ldr r1, [pc, #164] @ 2f927c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717910,17 +717910,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ b 2f9228 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216e24 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - umlaleq r7, r4, r4, r1 │ │ │ │ + @ instruction: 0x00a471b4 │ │ │ │ smlawteq r1, r8, sp, r6 │ │ │ │ - ldrdeq r6, [r4], ip @ │ │ │ │ + strdeq r6, [r4], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9344 │ │ │ │ ldr r1, [pc, #160] @ 2f9348 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -717961,17 +717961,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ b 2f92f4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216d54 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r7, r4, r4, asr #1 │ │ │ │ + adceq r7, r4, r4, ror #1 │ │ │ │ strdeq r6, [r1, -ip]! │ │ │ │ - adceq r6, r4, r0, lsl lr │ │ │ │ + adceq r6, r4, r0, lsr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9410 │ │ │ │ ldr r1, [pc, #160] @ 2f9414 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718012,17 +718012,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ b 2f93c0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r1, r8, ip, r6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r1, r2, r8, lsl #26 │ │ │ │ + adcseq r1, r2, r8, lsr #26 │ │ │ │ @ instruction: 0x01216c30 │ │ │ │ - adceq r6, r4, r4, asr #26 │ │ │ │ + adceq r6, r4, r4, ror #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #152] @ 2f94d4 │ │ │ │ ldr r1, [pc, #152] @ 2f94d8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718061,17 +718061,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ mov r1, r4 │ │ │ │ b 2f9484 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216bbc │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, ip, lsr pc │ │ │ │ + adceq r6, r4, ip, asr pc │ │ │ │ @ instruction: 0x01216b6c │ │ │ │ - adceq r6, r4, r4, lsl #25 │ │ │ │ + adceq r6, r4, r4, lsr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #152] @ 2f9598 │ │ │ │ ldr r1, [pc, #152] @ 2f959c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718110,17 +718110,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ mov r1, r4 │ │ │ │ b 2f9548 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strdeq r6, [r1, -r8]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r4, lsl #29 │ │ │ │ + adceq r6, r4, r4, lsr #29 │ │ │ │ @ instruction: 0x01216aa8 │ │ │ │ - adceq r6, r4, r0, asr #23 │ │ │ │ + adceq r6, r4, r0, ror #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9664 │ │ │ │ ldr r1, [pc, #160] @ 2f9668 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718161,17 +718161,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ b 2f9614 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216a34 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrdeq r6, [r4], r4 @ │ │ │ │ + strdeq r6, [r4], r4 @ │ │ │ │ ldrdeq r6, [r1, -ip]! │ │ │ │ - strdeq r6, [r4], r0 @ │ │ │ │ + adceq r6, r4, r0, lsl fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #152] @ 2f9728 │ │ │ │ ldr r1, [pc, #152] @ 2f972c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718210,17 +718210,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ mov r1, r4 │ │ │ │ b 2f96d8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216968 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r4, lsl sp │ │ │ │ + adceq r6, r4, r4, lsr sp │ │ │ │ @ instruction: 0x01216918 │ │ │ │ - adceq r6, r4, r0, lsr sl │ │ │ │ + adceq r6, r4, r0, asr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #152] @ 2f97ec │ │ │ │ ldr r1, [pc, #152] @ 2f97f0 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718259,17 +718259,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #2 │ │ │ │ mov r1, r4 │ │ │ │ b 2f979c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012168a4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r4, ror #24 │ │ │ │ + adceq r6, r4, r4, lsl #25 │ │ │ │ @ instruction: 0x01216854 │ │ │ │ - adceq r6, r4, ip, ror #18 │ │ │ │ + adceq r6, r4, ip, lsl #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f98b8 │ │ │ │ ldr r1, [pc, #160] @ 2f98bc │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718310,17 +718310,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ b 2f9868 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012167e0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r0, lsr #23 │ │ │ │ + adceq r6, r4, r0, asr #23 │ │ │ │ smlawbeq r1, r8, r7, r6 │ │ │ │ - umlaleq r6, r4, ip, r8 │ │ │ │ + @ instruction: 0x00a468bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9984 │ │ │ │ ldr r1, [pc, #160] @ 2f9988 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718361,17 +718361,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ b 2f9934 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216714 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x00a468b4 │ │ │ │ + ldrdeq r6, [r4], r4 @ │ │ │ │ @ instruction: 0x012166bc │ │ │ │ - ldrdeq r6, [r4], r0 @ │ │ │ │ + strdeq r6, [r4], r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9a50 │ │ │ │ ldr r1, [pc, #160] @ 2f9a54 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718412,17 +718412,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ b 2f9a00 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216648 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq sp, r4, r8, asr #16 │ │ │ │ + adceq sp, r4, r8, ror #16 │ │ │ │ strdeq r6, [r1, -r0]! │ │ │ │ - adceq r6, r4, r4, lsl #14 │ │ │ │ + adceq r6, r4, r4, lsr #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #156] @ 2f9b18 │ │ │ │ ldr r1, [pc, #156] @ 2f9b1c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718462,17 +718462,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #2 │ │ │ │ mov r1, r4 │ │ │ │ b 2f9ac8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0121657c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r5, r5, r4, lsl #18 │ │ │ │ + adceq r5, r5, r4, lsr #18 │ │ │ │ @ instruction: 0x01216528 │ │ │ │ - adceq r6, r4, r0, asr #12 │ │ │ │ + adceq r6, r4, r0, ror #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9be4 │ │ │ │ ldr r1, [pc, #160] @ 2f9be8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718513,17 +718513,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ b 2f9b94 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012164b4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r8, ror #15 │ │ │ │ + adceq r6, r4, r8, lsl #16 │ │ │ │ @ instruction: 0x0121645c │ │ │ │ - adceq r6, r4, r0, ror r5 │ │ │ │ + umlaleq r6, r4, r0, r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9cb0 │ │ │ │ ldr r1, [pc, #160] @ 2f9cb4 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718564,17 +718564,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ b 2f9c60 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x012163e8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - umlaleq r6, r4, r0, r5 │ │ │ │ + @ instruction: 0x00a465b0 │ │ │ │ @ instruction: 0x01216390 │ │ │ │ - adceq r6, r4, r4, lsr #9 │ │ │ │ + adceq r6, r4, r4, asr #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9d7c │ │ │ │ ldr r1, [pc, #160] @ 2f9d80 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718615,17 +718615,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ b 2f9d2c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0121631c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - umlaleq sl, r2, r0, r1 │ │ │ │ + @ instruction: 0x00a2a1b0 │ │ │ │ smlawteq r1, r4, r2, r6 │ │ │ │ - ldrdeq r6, [r4], r8 @ │ │ │ │ + strdeq r6, [r4], r8 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2f9e48 │ │ │ │ ldr r1, [pc, #160] @ 2f9e4c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718666,17 +718666,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ b 2f9df8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01216250 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r8, lsr #12 │ │ │ │ + adceq r6, r4, r8, asr #12 │ │ │ │ strdeq r6, [r1, -r8]! │ │ │ │ - adceq r6, r4, ip, lsl #6 │ │ │ │ + adceq r6, r4, ip, lsr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 2f9f18 │ │ │ │ ldr r1, [pc, #164] @ 2f9f1c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718718,17 +718718,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ b 2f9ec8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ smlawbeq r1, r4, r1, r6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r0, ror r3 │ │ │ │ + umlaleq r6, r4, r0, r3 │ │ │ │ @ instruction: 0x01216128 │ │ │ │ - adceq r6, r4, ip, lsr r2 │ │ │ │ + adceq r6, r4, ip, asr r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 2f9fe8 │ │ │ │ ldr r1, [pc, #164] @ 2f9fec │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718770,17 +718770,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ b 2f9f98 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ strheq r6, [r1, -r4]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r0, lsr #5 │ │ │ │ + adceq r6, r4, r0, asr #5 │ │ │ │ qsubeq r6, r8, r1 │ │ │ │ - adceq r6, r4, ip, ror #2 │ │ │ │ + adceq r6, r4, ip, lsl #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #164] @ 2fa0b8 │ │ │ │ ldr r1, [pc, #164] @ 2fa0bc │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718822,17 +718822,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ b 2fa068 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215fe4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrdeq r6, [r4], r0 @ │ │ │ │ + strdeq r6, [r4], r0 @ │ │ │ │ smlawbeq r1, r8, pc, r5 @ │ │ │ │ - umlaleq r6, r4, ip, r0 │ │ │ │ + strheq r6, [r4], ip @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2fa184 │ │ │ │ ldr r1, [pc, #160] @ 2fa188 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718873,17 +718873,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ b 2fa134 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215f14 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r0, lsl #2 │ │ │ │ + adceq r6, r4, r0, lsr #2 │ │ │ │ @ instruction: 0x01215ebc │ │ │ │ - ldrdeq r5, [r4], r0 @ │ │ │ │ + strdeq r5, [r4], r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #168] @ 2fa258 │ │ │ │ ldr r1, [pc, #168] @ 2fa25c │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718926,17 +718926,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #2 │ │ │ │ mov r1, r4 │ │ │ │ b 2fa208 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215e48 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - ldrdeq r5, [r5], r0 @ │ │ │ │ + strdeq r5, [r5], r0 @ │ │ │ │ @ instruction: 0x01215de8 │ │ │ │ - adceq r5, r4, r0, lsl #30 │ │ │ │ + adceq r5, r4, r0, lsr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #152] @ 2fa31c │ │ │ │ ldr r1, [pc, #152] @ 2fa320 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -718975,17 +718975,17 @@ │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #2 │ │ │ │ mov r1, r4 │ │ │ │ b 2fa2cc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215d74 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r4, lsr r1 │ │ │ │ + adceq r6, r4, r4, asr r1 │ │ │ │ @ instruction: 0x01215d24 │ │ │ │ - adceq r5, r4, ip, lsr lr │ │ │ │ + adceq r5, r4, ip, asr lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2fa3e8 │ │ │ │ ldr r1, [pc, #160] @ 2fa3ec │ │ │ │ add ip, pc, ip │ │ │ │ @@ -719026,17 +719026,17 @@ │ │ │ │ mov r2, r6 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, r4 │ │ │ │ b 2fa398 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215cb0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r6, r4, r0, ror r0 │ │ │ │ + umlaleq r6, r4, r0, r0 │ │ │ │ @ instruction: 0x01215c58 │ │ │ │ - adceq r5, r4, ip, ror #26 │ │ │ │ + adceq r5, r4, ip, lsl #27 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2fa4b4 │ │ │ │ ldr r1, [pc, #160] @ 2fa4b8 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -719077,17 +719077,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ b 2fa464 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215be4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r5, r4, r8, lsr #26 │ │ │ │ + adceq r5, r4, r8, asr #26 │ │ │ │ smlawbeq r1, ip, fp, r5 │ │ │ │ - adceq r5, r4, r0, lsr #25 │ │ │ │ + adceq r5, r4, r0, asr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2fa580 │ │ │ │ ldr r1, [pc, #160] @ 2fa584 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -719128,17 +719128,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ b 2fa530 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215b18 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adceq r5, r4, ip, asr ip │ │ │ │ + adceq r5, r4, ip, ror ip │ │ │ │ smlawteq r1, r0, sl, r5 │ │ │ │ - ldrdeq r5, [r4], r4 @ │ │ │ │ + strdeq r5, [r4], r4 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [pc, #160] @ 2fa64c │ │ │ │ ldr r1, [pc, #160] @ 2fa650 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -719179,17 +719179,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ bl 2f55e4 │ │ │ │ mov r0, #1 │ │ │ │ b 2fa5fc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215a4c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - umlaleq r5, r4, r0, fp │ │ │ │ + @ instruction: 0x00a45bb0 │ │ │ │ strdeq r5, [r1, -r4]! │ │ │ │ - adceq r5, r4, r8, lsl #22 │ │ │ │ + adceq r5, r4, r8, lsr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #380] @ 2fa7f8 │ │ │ │ mov r5, r3 │ │ │ │ @@ -719287,29 +719287,29 @@ │ │ │ │ add r6, r6, r3, lsl #3 │ │ │ │ str r6, [r4, #76] @ 0x4c │ │ │ │ b 2fa6f4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01215974 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x012158e4 │ │ │ │ - adcseq r8, r2, r0, lsr #28 │ │ │ │ - adceq r5, r4, r8, ror ip │ │ │ │ + adcseq r8, r2, r0, asr #28 │ │ │ │ + umlaleq r5, r4, r8, ip │ │ │ │ @ instruction: 0xffffaf68 │ │ │ │ lsr r3, r0, #7 │ │ │ │ cmp r3, #8 │ │ │ │ beq 2fa82c │ │ │ │ ldr r3, [pc, #20] @ 2fa838 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #8] @ 2fa83c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ @ instruction: 0x011e02fc │ │ │ │ - adceq r8, r4, r0, asr #15 │ │ │ │ + adceq r8, r4, r0, ror #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov ip, r2 │ │ │ │ mov lr, r3 │ │ │ │ ldr r2, [pc, #76] @ 2fa8ac │ │ │ │ @@ -719329,16 +719329,16 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq 2fa8a8 │ │ │ │ ldr r0, [pc, #24] @ 2fa8b8 │ │ │ │ mov r1, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3b9cc <__longjmp_chk@plt> │ │ │ │ bl 3b63c │ │ │ │ - umlaleq r8, r4, r0, r7 │ │ │ │ - adceq r7, r2, r4, lsl #28 │ │ │ │ + @ instruction: 0x00a487b0 │ │ │ │ + adceq r7, r2, r4, lsr #28 │ │ │ │ ldrdeq lr, [r4, -r0]! │ │ │ │ @ instruction: 0x0124ed30 │ │ │ │ ldr r0, [r0, #16] │ │ │ │ cmp r1, r0 │ │ │ │ movcs r0, #0 │ │ │ │ movcc r0, #1 │ │ │ │ bx lr │ │ │ │ @@ -719428,15 +719428,15 @@ │ │ │ │ ldr r3, [r5, #20] │ │ │ │ add r2, r3, #1 │ │ │ │ str r2, [r5, #20] │ │ │ │ mov r1, r0 │ │ │ │ str r0, [r5, #28] │ │ │ │ str r4, [r1, r3, lsl #2] │ │ │ │ b 2fa998 │ │ │ │ - adcseq lr, r6, r4, asr #18 │ │ │ │ + adcseq lr, r6, r4, ror #18 │ │ │ │ andeq r0, r0, pc, lsl r3 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ @@ -719746,16 +719746,16 @@ │ │ │ │ mov r0, #0 │ │ │ │ ldr r3, [r4, #120] @ 0x78 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 17b978 │ │ │ │ mov r0, #1 │ │ │ │ bl 3add8 │ │ │ │ - adceq r8, r4, ip, asr #4 │ │ │ │ - adceq r7, r2, r4, asr r7 │ │ │ │ + adceq r8, r4, ip, ror #4 │ │ │ │ + adceq r7, r2, r4, ror r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ cmp r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ beq 2faf70 │ │ │ │ @@ -720742,18 +720742,18 @@ │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ strdeq r4, [r1, -r8]! │ │ │ │ andeq r0, r0, r1, lsr #5 │ │ │ │ andseq r0, r8, r3 │ │ │ │ andeq r0, r0, r9, lsl #7 │ │ │ │ andeq r1, r0, r0, lsl r0 │ │ │ │ andmi r0, r0, r1, lsl #4 │ │ │ │ - @ instruction: 0x00b6d6d0 │ │ │ │ + @ instruction: 0x00b6d6f0 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ - @ instruction: 0x00b6d5d8 │ │ │ │ + @ instruction: 0x00b6d5f8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r1, #128 @ 0x80 │ │ │ │ mov r4, r0 │ │ │ │ bl 17d300 │ │ │ │ @@ -722041,16 +722041,16 @@ │ │ │ │ b 2fd2a4 │ │ │ │ mvn r3, #0 │ │ │ │ b 2fd2a4 │ │ │ │ mvn r2, #0 │ │ │ │ b 2fd21c │ │ │ │ mvn r3, #0 │ │ │ │ b 2fd258 │ │ │ │ - ldrheq ip, [r6], r8 @ │ │ │ │ - @ instruction: 0x00b6bfb0 │ │ │ │ + ldrsbeq ip, [r6], r8 @ │ │ │ │ + @ instruction: 0x00b6bfd0 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr r2, [r0, #4] │ │ │ │ lsr r3, r2, #7 │ │ │ │ cmp r3, #1 │ │ │ │ beq 2fd370 │ │ │ │ @@ -722136,17 +722136,17 @@ │ │ │ │ b 2fd40c │ │ │ │ mov r2, #0 │ │ │ │ b 2fd40c │ │ │ │ mvn r3, #0 │ │ │ │ b 2fd3c4 │ │ │ │ mvn r2, #0 │ │ │ │ b 2fd40c │ │ │ │ - adcseq fp, r6, r4, lsl pc │ │ │ │ - adcseq fp, r6, r5, lsr #29 │ │ │ │ - adcseq fp, r6, sp, lsl #29 │ │ │ │ + adcseq fp, r6, r4, lsr pc │ │ │ │ + adcseq fp, r6, r5, asr #29 │ │ │ │ + adcseq fp, r6, sp, lsr #29 │ │ │ │ andeq r0, r0, pc, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl #3 │ │ │ │ andeq r0, r0, sl, lsl #3 │ │ │ │ andeq r0, r0, sp, lsl #3 │ │ │ │ andeq r0, r0, fp, lsl #3 │ │ │ │ andeq r0, r0, r9, lsl #3 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ @@ -722172,16 +722172,16 @@ │ │ │ │ add r3, r3, #8 │ │ │ │ cmp r1, r2 │ │ │ │ bxeq lr │ │ │ │ add r0, r0, #1 │ │ │ │ cmp r0, #12 │ │ │ │ bne 2fd4f8 │ │ │ │ b 2fd4e4 │ │ │ │ - adcseq fp, r6, ip, lsl #29 │ │ │ │ - adcseq fp, r6, r0, ror #28 │ │ │ │ + adcseq fp, r6, ip, lsr #29 │ │ │ │ + adcseq fp, r6, r0, lsl #29 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ ldr lr, [r0] │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [lr, #8] │ │ │ │ ldr ip, [pc, #1916] @ 2fdcb4 │ │ │ │ ldr r6, [r0] │ │ │ │ ldr r0, [r3, #20] │ │ │ │ @@ -722660,28 +722660,28 @@ │ │ │ │ ldr r3, [pc, #100] @ 2fdd08 │ │ │ │ cmp r4, r3 │ │ │ │ bne 2fdc8c │ │ │ │ b 2fdc28 │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ udf #0 │ │ │ │ ldrdeq r0, [r0], -fp │ │ │ │ - adcseq fp, r6, sl, lsl #26 │ │ │ │ + adcseq fp, r6, sl, lsr #26 │ │ │ │ andeq r0, r0, r3, lsl #6 │ │ │ │ andeq r0, r0, sp, lsl #3 │ │ │ │ - adcseq fp, r6, ip, ror #23 │ │ │ │ + adcseq fp, r6, ip, lsl #24 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ ldrdeq r0, [r0], -r9 │ │ │ │ andeq r0, r0, sp, lsl r3 │ │ │ │ @ instruction: 0x06000137 │ │ │ │ andeq r0, r0, lr, asr #6 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ + adcseq fp, r6, r6, ror #17 │ │ │ │ adcseq fp, r6, r6, asr #17 │ │ │ │ - adcseq fp, r6, r6, lsr #17 │ │ │ │ - adcseq fp, r6, lr, lsl #17 │ │ │ │ + adcseq fp, r6, lr, lsr #17 │ │ │ │ muleq r0, r6, r1 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ andeq r0, r0, r1, lsl #6 │ │ │ │ andeq r0, r0, r6, lsl #6 │ │ │ │ andeq r0, r0, sl, lsl #6 │ │ │ │ andeq r0, r0, fp, lsl #6 │ │ │ │ @@ -722786,15 +722786,15 @@ │ │ │ │ movls r0, #0 │ │ │ │ movhi r0, #1 │ │ │ │ bx lr │ │ │ │ ldrb r0, [r0, #375] @ 0x177 │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ - adcseq fp, r6, r6, lsl #9 │ │ │ │ + adcseq fp, r6, r6, lsr #9 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r4, [pc, #140] @ 2fdf5c │ │ │ │ mov lr, r0 │ │ │ │ @@ -722944,15 +722944,15 @@ │ │ │ │ movne r0, #4 │ │ │ │ bx lr │ │ │ │ mov r0, #6 │ │ │ │ bx lr │ │ │ │ mov r0, #5 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, r6, asr r1 │ │ │ │ - adcseq fp, r6, r4, lsr #6 │ │ │ │ + adcseq fp, r6, r4, asr #6 │ │ │ │ andeq r0, r0, sl, lsr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [r1, #24] │ │ │ │ mov r4, r1 │ │ │ │ @@ -723410,15 +723410,15 @@ │ │ │ │ popeq {r4, pc} │ │ │ │ b 2fe7c8 │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mvn r0, #0 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, r6, asr r1 │ │ │ │ - adcseq sl, r6, r0, ror ip │ │ │ │ + umlalseq sl, r6, r0, ip │ │ │ │ @ instruction: 0xff800000 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, sl, lsr #3 │ │ │ │ svcvc 0x00800000 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -723429,33 +723429,33 @@ │ │ │ │ ldr r1, [pc, #24] @ 2fe8c0 │ │ │ │ ldr r0, [pc, #24] @ 2fe8c4 │ │ │ │ ldr r2, [pc, #24] @ 2fe8c8 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2fa840 │ │ │ │ - adcseq fp, r6, r0, lsl #17 │ │ │ │ - adceq pc, r3, r8, lsl r9 @ │ │ │ │ - adcseq lr, r1, ip, lsr #4 │ │ │ │ + adcseq fp, r6, r0, lsr #17 │ │ │ │ + adceq pc, r3, r8, lsr r9 @ │ │ │ │ + adcseq lr, r1, ip, asr #4 │ │ │ │ @ instruction: 0x000001b6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #24] @ 2fe8fc │ │ │ │ ldr r1, [pc, #24] @ 2fe900 │ │ │ │ ldr r0, [pc, #24] @ 2fe904 │ │ │ │ ldr r2, [pc, #24] @ 2fe908 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2fa840 │ │ │ │ - adcseq fp, r6, r0, lsr r8 │ │ │ │ - ldrdeq pc, [r3], r8 @ │ │ │ │ - adcseq lr, r1, ip, ror #3 │ │ │ │ + adcseq fp, r6, r0, asr r8 │ │ │ │ + strdeq pc, [r3], r8 @ │ │ │ │ + adcseq lr, r1, ip, lsl #4 │ │ │ │ andeq r0, r0, r6, asr #3 │ │ │ │ cmp r0, #38 @ 0x26 │ │ │ │ bhi 2fe93c │ │ │ │ ldr r3, [pc, #68] @ 2fe960 │ │ │ │ sub r0, r0, #18 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #20 │ │ │ │ @@ -723470,15 +723470,15 @@ │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ mov r0, #5 │ │ │ │ bx lr │ │ │ │ mov r0, #4 │ │ │ │ bx lr │ │ │ │ - adcseq sl, r6, r8, lsl #22 │ │ │ │ + adcseq sl, r6, r8, lsr #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ mov r1, r2 │ │ │ │ mov r4, r2 │ │ │ │ @@ -725931,15 +725931,15 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r1, r2 │ │ │ │ b 300f5c │ │ │ │ mov r1, r2 │ │ │ │ b 300f5c │ │ │ │ - @ instruction: 0x00b684fd │ │ │ │ + adcseq r8, r6, sp, lsl r5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #600] @ 301248 │ │ │ │ ldr r3, [pc, #600] @ 30124c │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -727054,27 +727054,27 @@ │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r6 │ │ │ │ bl 317990 │ │ │ │ @ instruction: 0x0120e418 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq lr, [r0, -ip]! │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - adcseq r7, r6, r2, ror #15 │ │ │ │ + adcseq r7, r6, r2, lsl #16 │ │ │ │ andeq r0, r0, sp, lsl #5 │ │ │ │ - adcseq r7, r6, r6, asr r7 │ │ │ │ + adcseq r7, r6, r6, ror r7 │ │ │ │ @ instruction: 0x0120e0e0 │ │ │ │ - adcseq r7, r6, ip, ror r5 │ │ │ │ - adcseq r7, r6, r4, asr #10 │ │ │ │ - adceq r1, r4, ip, asr r2 │ │ │ │ + umlalseq r7, r6, ip, r5 │ │ │ │ + adcseq r7, r6, r4, ror #10 │ │ │ │ + adceq r1, r4, ip, ror r2 │ │ │ │ @ instruction: 0x0120df5c │ │ │ │ - @ instruction: 0x00a411b4 │ │ │ │ - adceq r1, r4, r4, ror #2 │ │ │ │ - adceq r7, r3, r8, lsr pc │ │ │ │ - ldrdeq r1, [r4], r0 @ │ │ │ │ - ldrdeq r1, [r4], r0 @ │ │ │ │ + ldrdeq r1, [r4], r4 @ │ │ │ │ + adceq r1, r4, r4, lsl #3 │ │ │ │ + adceq r7, r3, r8, asr pc │ │ │ │ + strdeq r1, [r4], r0 @ │ │ │ │ + strdeq r1, [r4], r0 @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #916] @ 302544 │ │ │ │ mov r9, r3 │ │ │ │ @@ -727307,17 +727307,17 @@ │ │ │ │ mov r3, r0 │ │ │ │ b 302304 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0120de40 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0120de04 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - umlalseq r7, r6, ip, r2 │ │ │ │ + @ instruction: 0x00b672bc │ │ │ │ @ instruction: 0x0120dcb8 │ │ │ │ - adcseq r7, r6, r0, lsr #3 │ │ │ │ + adcseq r7, r6, r0, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ sub sp, sp, #92 @ 0x5c │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #480] @ 302760 │ │ │ │ @@ -728397,23 +728397,23 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 317990 │ │ │ │ @ instruction: 0x0120d46c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, pc, asr #2 │ │ │ │ @ instruction: 0x0120d43c │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - adcseq r6, r6, ip, lsl r9 │ │ │ │ + adcseq r6, r6, ip, lsr r9 │ │ │ │ @ instruction: 0x0120d148 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ andeq r0, r0, pc, lsl r3 │ │ │ │ - @ instruction: 0x00a3fdbc │ │ │ │ - adceq pc, r3, r8, lsr #25 │ │ │ │ - adceq pc, r3, r4, lsr sp @ │ │ │ │ - adceq pc, r3, r0, asr #25 │ │ │ │ - adceq pc, r3, ip, asr #26 │ │ │ │ + ldrdeq pc, [r3], ip @ │ │ │ │ + adceq pc, r3, r8, asr #25 │ │ │ │ + adceq pc, r3, r4, asr sp @ │ │ │ │ + adceq pc, r3, r0, ror #25 │ │ │ │ + adceq pc, r3, ip, ror #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [pc, #820] @ 3039d0 │ │ │ │ ldr r8, [r6, #20] │ │ │ │ @@ -728937,16 +728937,16 @@ │ │ │ │ ldr r3, [r3, #20] │ │ │ │ udf #0 │ │ │ │ strdeq ip, [r0, -r4]! │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ smlawteq r0, ip, r5, ip │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ @ instruction: 0x0120c47c │ │ │ │ - adcseq r5, r6, r4, ror #17 │ │ │ │ - @ instruction: 0x00b658d4 │ │ │ │ + adcseq r5, r6, r4, lsl #18 │ │ │ │ + @ instruction: 0x00b658f4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr ip, [pc, #824] @ 304224 │ │ │ │ ldr r3, [pc, #824] @ 304228 │ │ │ │ add ip, pc, ip │ │ │ │ @@ -729369,15 +729369,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 317990 │ │ │ │ @ instruction: 0x0120bd78 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ andeq r2, r0, r0, lsl r0 │ │ │ │ - adceq lr, r3, ip, ror #28 │ │ │ │ + adceq lr, r3, ip, lsl #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ add r3, r1, #44 @ 0x2c │ │ │ │ mov r7, r1 │ │ │ │ @@ -731091,15 +731091,15 @@ │ │ │ │ mov fp, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ b 305c04 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x0120a838 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ - adcseq r3, r6, r4, asr ip │ │ │ │ + adcseq r3, r6, r4, ror ip │ │ │ │ andeq r2, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ @ instruction: 0x0120a244 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -731305,15 +731305,15 @@ │ │ │ │ ldr r3, [r6, #80] @ 0x50 │ │ │ │ b 3061fc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0x01209f5c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01209f20 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - @ instruction: 0x00b634f0 │ │ │ │ + adcseq r3, r6, r0, lsl r5 │ │ │ │ andeq r0, r0, r2, lsl r3 │ │ │ │ @ instruction: 0x01209de4 │ │ │ │ andeq r0, r0, r5, lsl r3 │ │ │ │ andeq r0, r0, r6, lsl r3 │ │ │ │ andeq r0, r0, r7, lsl r3 │ │ │ │ andeq r0, r0, r9, lsl r3 │ │ │ │ andeq r0, r0, sl, lsl r3 │ │ │ │ @@ -732238,26 +732238,26 @@ │ │ │ │ stm fp, {r0, r1, r2, r3} │ │ │ │ b 306c2c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r2, #6 │ │ │ │ b 307208 │ │ │ │ @ instruction: 0x01209be4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - umlalseq r3, r6, lr, r1 │ │ │ │ + @ instruction: 0x00b631be │ │ │ │ andeq ip, r2, pc, lsl #11 │ │ │ │ - adceq ip, r3, r0, ror pc │ │ │ │ - adceq ip, r3, ip, lsr #30 │ │ │ │ + umlaleq ip, r3, r0, pc @ │ │ │ │ + adceq ip, r3, ip, asr #30 │ │ │ │ andeq r0, r0, sl, lsl r1 │ │ │ │ andeq r0, r0, r3, ror #2 │ │ │ │ - ldrsheq r3, [r6], r6 @ │ │ │ │ - ldrheq r3, [r6], r0 @ │ │ │ │ - umlalseq r3, r6, lr, r0 │ │ │ │ - umlalseq r3, r6, sl, r0 │ │ │ │ - adcseq r3, r6, r4, lsl #1 │ │ │ │ - adcseq r3, r6, r6 │ │ │ │ + adcseq r3, r6, r6, lsl r1 │ │ │ │ + ldrsbeq r3, [r6], r0 @ │ │ │ │ + ldrheq r3, [r6], lr @ │ │ │ │ + ldrheq r3, [r6], sl @ │ │ │ │ + adcseq r3, r6, r4, lsr #1 │ │ │ │ + adcseq r3, r6, r6, lsr #32 │ │ │ │ @ instruction: 0x01209818 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #3616] @ 0xe20 │ │ │ │ ldr ip, [pc, #3592] @ 3080b8 │ │ │ │ @@ -733160,44 +733160,44 @@ │ │ │ │ str r3, [fp, #-404] @ 0xfffffe6c │ │ │ │ bhi 308018 │ │ │ │ b 307958 │ │ │ │ @ instruction: 0x01208d3c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x01208d1c │ │ │ │ andeq r0, r0, ip, asr #30 │ │ │ │ - @ instruction: 0x00b622da │ │ │ │ + @ instruction: 0x00b622fa │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ andeq r0, r0, sp, asr #3 │ │ │ │ - adcseq r2, r6, r4, asr #2 │ │ │ │ + adcseq r2, r6, r4, ror #2 │ │ │ │ andeq r0, r0, pc, lsr #2 │ │ │ │ smlawteq r0, ip, r9, r8 │ │ │ │ ldrdeq r0, [r0], -r3 │ │ │ │ - adceq fp, r3, ip, ror lr │ │ │ │ - adceq fp, r3, r8, lsl #27 │ │ │ │ + umlaleq fp, r3, ip, lr │ │ │ │ + adceq fp, r3, r8, lsr #27 │ │ │ │ andeq r0, r0, r9, asr #2 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ andeq r5, r0, r1, lsl r0 │ │ │ │ - adcseq r2, r6, r4, lsr #1 │ │ │ │ + adcseq r2, r6, r4, asr #1 │ │ │ │ andeq ip, r2, pc, lsl #11 │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ andeq r0, r0, lr, lsl r1 │ │ │ │ - adceq fp, r3, r4, lsr #17 │ │ │ │ + adceq fp, r3, r4, asr #17 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ - umlaleq fp, r3, ip, r4 │ │ │ │ + @ instruction: 0x00a3b4bc │ │ │ │ andeq r0, r0, r9, lsl r1 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ andeq r0, r0, r5, lsl #3 │ │ │ │ andeq r0, r0, r9, lsl #3 │ │ │ │ andeq r0, r0, r5, lsr #2 │ │ │ │ andeq r0, r0, r5, lsl r1 │ │ │ │ andeq r0, r0, r3, lsl #3 │ │ │ │ - adceq sl, r3, r8, ror r3 │ │ │ │ + umlaleq sl, r3, r8, r3 │ │ │ │ ldr r3, [fp, #-428] @ 0xfffffe54 │ │ │ │ cmp r3, #0 │ │ │ │ beq 308f20 │ │ │ │ sub r4, fp, #140 @ 0x8c │ │ │ │ mov r3, #1 │ │ │ │ str r4, [fp, #-428] @ 0xfffffe54 │ │ │ │ str r3, [sp] │ │ │ │ @@ -735299,23 +735299,23 @@ │ │ │ │ bhi 30a14c │ │ │ │ b 307958 │ │ │ │ andeq r0, r0, r9, lsl #3 │ │ │ │ andeq r0, r0, sp, lsr r1 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ andeq r0, r0, r6, lsl r1 │ │ │ │ - adceq r9, r3, ip, ror r8 │ │ │ │ + umlaleq r9, r3, ip, r8 │ │ │ │ andeq r0, r0, r3, lsr r1 │ │ │ │ muleq r0, r3, r1 │ │ │ │ andeq r0, r0, r9, asr #2 │ │ │ │ andeq r0, r0, r5, lsr r1 │ │ │ │ andeq r0, r0, r9, lsl #3 │ │ │ │ muleq r0, r2, r1 │ │ │ │ muleq r0, r1, r1 │ │ │ │ - adceq r8, r3, r0, lsr r9 │ │ │ │ + adceq r8, r3, r0, asr r9 │ │ │ │ andeq r0, r0, r2, lsl r1 │ │ │ │ andeq r0, r0, sp, lsl r1 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, r3, lsl r1 │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ ldr r5, [fp, #-396] @ 0xfffffe74 │ │ │ │ @@ -738595,35 +738595,35 @@ │ │ │ │ andeq r2, r0, r0, asr r0 │ │ │ │ andeq r1, r0, r0, asr r0 │ │ │ │ smlawbeq r0, r8, r4, r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x0120345c │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, r9, ror #4 │ │ │ │ - adcseq ip, r5, r0, asr sp │ │ │ │ + adcseq ip, r5, r0, ror sp │ │ │ │ andeq r0, r0, r7, asr #4 │ │ │ │ andeq r0, r0, lr, ror r2 │ │ │ │ - adcseq sp, r5, r4, lsl #3 │ │ │ │ - adceq r6, r3, r4, asr #17 │ │ │ │ + adcseq sp, r5, r4, lsr #3 │ │ │ │ + adceq r6, r3, r4, ror #17 │ │ │ │ @ instruction: 0x01203328 │ │ │ │ muleq r0, r1, r2 │ │ │ │ @ instruction: 0x01203120 │ │ │ │ andeq r0, r0, r6, lsr #5 │ │ │ │ andeq r0, r0, r9, lsr #2 │ │ │ │ - @ instruction: 0x00b5cbba │ │ │ │ + @ instruction: 0x00b5cbda │ │ │ │ andeq r0, r0, pc, lsl #5 │ │ │ │ andeq r0, r0, lr, lsl #5 │ │ │ │ andeq r0, r0, r5, lsl r1 │ │ │ │ - @ instruction: 0x00b5c5f6 │ │ │ │ + adcseq ip, r5, r6, lsl r6 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ muleq r0, pc, r2 @ │ │ │ │ - adcseq fp, r5, lr, lsr #30 │ │ │ │ + adcseq fp, r5, lr, asr #30 │ │ │ │ muleq r0, lr, r2 │ │ │ │ - umlalseq fp, r5, sl, lr │ │ │ │ + @ instruction: 0x00b5beba │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ andeq r0, r0, r3, lsr #5 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [r3, #36] @ 0x24 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ @@ -740732,28 +740732,28 @@ │ │ │ │ b 30ccc0 │ │ │ │ mov r1, #11 │ │ │ │ mov r0, r5 │ │ │ │ bl 2ff388 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ str r0, [r3] │ │ │ │ b 30ccc0 │ │ │ │ - adcseq fp, r5, r2, asr #15 │ │ │ │ - adcseq fp, r5, lr, asr #14 │ │ │ │ - adcseq fp, r5, sl, lsl #14 │ │ │ │ + adcseq fp, r5, r2, ror #15 │ │ │ │ + adcseq fp, r5, lr, ror #14 │ │ │ │ + adcseq fp, r5, sl, lsr #14 │ │ │ │ muleq r0, sp, r2 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ - adcseq fp, r5, sl, asr r3 │ │ │ │ + adcseq fp, r5, sl, ror r3 │ │ │ │ andeq r0, r0, r6, lsr #6 │ │ │ │ muleq r0, sl, r2 │ │ │ │ andeq r0, r0, r1, lsl #6 │ │ │ │ andeq r0, r0, r2, lsl #6 │ │ │ │ - adcseq sl, r5, r2, lsl #4 │ │ │ │ + adcseq sl, r5, r2, lsr #4 │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ - adceq r3, r3, r4, ror #1 │ │ │ │ + adceq r3, r3, r4, lsl #2 │ │ │ │ mov r2, #7 │ │ │ │ ldrh r3, [r6, #44] @ 0x2c │ │ │ │ bic r3, r3, #896 @ 0x380 │ │ │ │ orr r3, r3, r2, lsl #7 │ │ │ │ strh r3, [r6, #44] @ 0x2c │ │ │ │ ldr r3, [r7, #24] │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -742496,29 +742496,29 @@ │ │ │ │ ldr fp, [sp, #44] @ 0x2c │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ mov r3, ip │ │ │ │ mov r2, #0 │ │ │ │ b 311318 │ │ │ │ tstpeq pc, ip, ror fp @ p-variant is OBSOLETE @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r9, r5, r6, lsl #22 │ │ │ │ + adcseq r9, r5, r6, lsr #22 │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ tstpeq pc, r8, lsl #16 @ p-variant is OBSOLETE │ │ │ │ - adcseq r9, r5, ip, ror #15 │ │ │ │ - adceq r2, r3, ip, lsr lr │ │ │ │ + adcseq r9, r5, ip, lsl #16 │ │ │ │ + adceq r2, r3, ip, asr lr │ │ │ │ andeq r0, r0, sl, lsl #5 │ │ │ │ - adcseq r9, r5, lr, asr #8 │ │ │ │ + adcseq r9, r5, lr, ror #8 │ │ │ │ tstpeq pc, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ - adceq r2, r3, r8, ror r7 │ │ │ │ - @ instruction: 0x00a28fb0 │ │ │ │ - adceq r2, r3, r4, ror #13 │ │ │ │ + umlaleq r2, r3, r8, r7 │ │ │ │ + ldrdeq r8, [r2], r0 @ │ │ │ │ + adceq r2, r3, r4, lsl #14 │ │ │ │ andeq r0, r0, r2, lsl #5 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ - adceq r1, r3, ip, asr #24 │ │ │ │ + adceq r1, r3, ip, ror #24 │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ andeq r0, r0, r7, lsl #5 │ │ │ │ andeq r0, r0, r1, lsl #5 │ │ │ │ andeq r0, r0, r5, lsl #5 │ │ │ │ andeq r0, r0, r6, lsl #5 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ andeq r0, r0, r8, lsl #13 │ │ │ │ @@ -744424,32 +744424,32 @@ │ │ │ │ bl 317990 │ │ │ │ ldr r1, [pc, #84] @ 31310c │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 317990 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ andeq r0, r0, r1, lsl #5 │ │ │ │ - adcseq r7, r5, r8, lsr r7 │ │ │ │ + adcseq r7, r5, r8, asr r7 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ - adceq r0, r3, r8, ror sl │ │ │ │ + umlaleq r0, r3, r8, sl │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ muleq r0, r3, r2 │ │ │ │ ldrbtmi ip, [pc], #-0 @ 3130e4 │ │ │ │ submi r0, r0, r0 │ │ │ │ ldrbmi pc, [pc, -r0, lsl #30]! @ │ │ │ │ - adceq r0, r3, ip, lsl #11 │ │ │ │ - adceq r0, r3, ip, lsr #14 │ │ │ │ - adceq r0, r3, ip, lsl #12 │ │ │ │ - adceq r0, r3, r4, ror #11 │ │ │ │ - @ instruction: 0x00a305bc │ │ │ │ - umlaleq r0, r3, r0, r5 │ │ │ │ - adceq r0, r3, r4, ror #10 │ │ │ │ - adceq r0, r3, r8, lsr r5 │ │ │ │ - adceq r0, r3, ip, lsl #10 │ │ │ │ - adceq r0, r3, r0, ror #9 │ │ │ │ + adceq r0, r3, ip, lsr #11 │ │ │ │ + adceq r0, r3, ip, asr #14 │ │ │ │ + adceq r0, r3, ip, lsr #12 │ │ │ │ + adceq r0, r3, r4, lsl #12 │ │ │ │ + ldrdeq r0, [r3], ip @ │ │ │ │ + @ instruction: 0x00a305b0 │ │ │ │ + adceq r0, r3, r4, lsl #11 │ │ │ │ + adceq r0, r3, r8, asr r5 │ │ │ │ + adceq r0, r3, ip, lsr #10 │ │ │ │ + adceq r0, r3, r0, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r3, [r1] │ │ │ │ ldr r2, [pc, #2068] @ 313940 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -744602,15 +744602,15 @@ │ │ │ │ ldr r2, [r3] │ │ │ │ tst r2, #1 │ │ │ │ bne 313364 │ │ │ │ ldrb r3, [r0, #330] @ 0x14a │ │ │ │ cmp r3, #0 │ │ │ │ beq 3133b8 │ │ │ │ mov r0, r8 │ │ │ │ - bl 8cd668 │ │ │ │ + bl 8cd688 │ │ │ │ cmp r0, #0 │ │ │ │ beq 3133b8 │ │ │ │ ldr r7, [r4, #36] @ 0x24 │ │ │ │ add r3, r4, #44 @ 0x2c │ │ │ │ cmp r7, r3 │ │ │ │ beq 3133b8 │ │ │ │ ldr r2, [r7] │ │ │ │ @@ -744768,15 +744768,15 @@ │ │ │ │ ldrh r3, [r3, #8] │ │ │ │ strh r3, [r0, #8] │ │ │ │ ldrb r3, [sp, #11] │ │ │ │ orr r3, r3, r2, lsl #8 │ │ │ │ strh r3, [r7, #32] │ │ │ │ mov r0, r8 │ │ │ │ ldr r7, [r5, #40] @ 0x28 │ │ │ │ - bl 8cd668 │ │ │ │ + bl 8cd688 │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ mov r3, r0 │ │ │ │ strb r3, [r7, #32] │ │ │ │ mov r0, r5 │ │ │ │ bl 313110 │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ mov r0, r5 │ │ │ │ @@ -744968,19 +744968,19 @@ │ │ │ │ add r0, r5, #44 @ 0x2c │ │ │ │ bl 2fc648 │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ tsteq pc, r8, asr #29 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - umlalseq r6, r5, r0, pc @ │ │ │ │ + @ instruction: 0x00b56fb0 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ tsteq pc, r0, asr sp @ │ │ │ │ andeq r0, r0, lr, asr #2 │ │ │ │ - adceq pc, r2, r0, asr pc @ │ │ │ │ + adceq pc, r2, r0, ror pc @ │ │ │ │ ldr r2, [pc, #64] @ 3139a4 │ │ │ │ ldr ip, [pc, #64] @ 3139a8 │ │ │ │ ldr r3, [r1, #20] │ │ │ │ add r2, pc, r2 │ │ │ │ ldr ip, [r2, ip] │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ @@ -746212,49 +746212,49 @@ │ │ │ │ beq 316b68 │ │ │ │ mov r2, #0 │ │ │ │ add ip, r5, #500 @ 0x1f4 │ │ │ │ b 314d50 │ │ │ │ tsteq pc, r8, lsr #4 │ │ │ │ tsteq pc, r8, lsl r2 @ │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r6, r5, r0, lsl #5 │ │ │ │ + adcseq r6, r5, r0, lsr #5 │ │ │ │ tsteq pc, r0, lsr r1 @ │ │ │ │ - adcseq r6, r5, r6, lsl #3 │ │ │ │ + adcseq r6, r5, r6, lsr #3 │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ strdeq pc, [r0], -r0 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ andeq r0, r0, r5, lsl r1 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ andeq r0, r0, r3, lsl #6 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - adceq sp, r2, r8, lsl #28 │ │ │ │ - adceq sp, r2, ip, asr #26 │ │ │ │ - adceq ip, r0, ip, ror fp │ │ │ │ - adceq sp, r2, r0, asr #27 │ │ │ │ - adceq sp, r2, r0, lsr #26 │ │ │ │ - adceq ip, r0, r0, asr fp │ │ │ │ - adceq sp, r2, r4, lsl #27 │ │ │ │ - strdeq sp, [r2], r4 @ │ │ │ │ - adceq ip, r0, r4, lsr #22 │ │ │ │ - adceq sp, r2, r8, ror #25 │ │ │ │ - adceq sp, r2, r8, ror #24 │ │ │ │ - umlaleq ip, r0, r8, sl │ │ │ │ - adceq sp, r2, ip, lsr #25 │ │ │ │ - adceq sp, r2, ip, lsr ip │ │ │ │ - adceq ip, r0, ip, ror #20 │ │ │ │ - adceq sp, r2, r0, ror ip │ │ │ │ - adceq sp, r2, r0, lsl ip │ │ │ │ - adceq ip, r0, r0, asr #20 │ │ │ │ - @ instruction: 0x00a2dbbc │ │ │ │ - adceq sp, r2, r8, asr #23 │ │ │ │ - strdeq ip, [r0], r8 @ │ │ │ │ - adcseq r4, r5, r0, asr r4 │ │ │ │ + adceq sp, r2, r8, lsr #28 │ │ │ │ + adceq sp, r2, ip, ror #26 │ │ │ │ + umlaleq ip, r0, ip, fp │ │ │ │ + adceq sp, r2, r0, ror #27 │ │ │ │ + adceq sp, r2, r0, asr #26 │ │ │ │ + adceq ip, r0, r0, ror fp │ │ │ │ + adceq sp, r2, r4, lsr #27 │ │ │ │ + adceq sp, r2, r4, lsl sp │ │ │ │ + adceq ip, r0, r4, asr #22 │ │ │ │ + adceq sp, r2, r8, lsl #26 │ │ │ │ + adceq sp, r2, r8, lsl #25 │ │ │ │ + @ instruction: 0x00a0cab8 │ │ │ │ + adceq sp, r2, ip, asr #25 │ │ │ │ + adceq sp, r2, ip, asr ip │ │ │ │ + adceq ip, r0, ip, lsl #21 │ │ │ │ + umlaleq sp, r2, r0, ip │ │ │ │ + adceq sp, r2, r0, lsr ip │ │ │ │ + adceq ip, r0, r0, ror #20 │ │ │ │ + ldrdeq sp, [r2], ip @ │ │ │ │ + adceq sp, r2, r8, ror #23 │ │ │ │ + adceq ip, r0, r8, lsl sl │ │ │ │ + adcseq r4, r5, r0, ror r4 │ │ │ │ add r2, r2, #1 │ │ │ │ cmp r2, r3 │ │ │ │ beq 316a30 │ │ │ │ ldrb r4, [ip, r2, lsl #2] │ │ │ │ cmp r4, #17 │ │ │ │ bne 314d44 │ │ │ │ add r2, r5, r2, lsl #2 │ │ │ │ @@ -748270,87 +748270,87 @@ │ │ │ │ bne 31654c │ │ │ │ b 316c44 │ │ │ │ ldr r7, [fp, #-164] @ 0xffffff5c │ │ │ │ ldr r1, [pc, #236] @ 316dc4 │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 317990 │ │ │ │ - adceq sp, r2, r8, asr #22 │ │ │ │ - adceq ip, r0, r0, lsr #16 │ │ │ │ - ldrdeq sp, [r2], ip @ │ │ │ │ - adceq sp, r2, ip, lsr #17 │ │ │ │ - ldrdeq ip, [r0], ip @ │ │ │ │ - adceq sp, r2, r0, ror r8 │ │ │ │ - adceq sp, r2, ip, lsr #14 │ │ │ │ - adceq ip, r0, ip, asr r5 │ │ │ │ - adceq sp, r2, r0, ror #13 │ │ │ │ - adceq sp, r2, ip, lsl #12 │ │ │ │ - adceq ip, r0, ip, lsr r4 │ │ │ │ - ldrdeq sp, [r2], r8 @ │ │ │ │ - adceq sp, r2, r0, ror #11 │ │ │ │ - adceq ip, r0, r0, lsl r4 │ │ │ │ - adceq sp, r2, r8, asr #13 │ │ │ │ - @ instruction: 0x00a2d5b4 │ │ │ │ - adceq ip, r0, r4, ror #7 │ │ │ │ - adceq sp, r2, r8, lsl #10 │ │ │ │ - adceq sp, r2, r0, lsl #10 │ │ │ │ - adceq ip, r0, r0, lsr r3 │ │ │ │ + adceq sp, r2, r8, ror #22 │ │ │ │ + adceq ip, r0, r0, asr #16 │ │ │ │ strdeq sp, [r2], ip @ │ │ │ │ + adceq sp, r2, ip, asr #17 │ │ │ │ + strdeq ip, [r0], ip @ │ │ │ │ + umlaleq sp, r2, r0, r8 │ │ │ │ + adceq sp, r2, ip, asr #14 │ │ │ │ + adceq ip, r0, ip, ror r5 │ │ │ │ + adceq sp, r2, r0, lsl #14 │ │ │ │ + adceq sp, r2, ip, lsr #12 │ │ │ │ + adceq ip, r0, ip, asr r4 │ │ │ │ + strdeq sp, [r2], r8 @ │ │ │ │ + adceq sp, r2, r0, lsl #12 │ │ │ │ + adceq ip, r0, r0, lsr r4 │ │ │ │ + adceq sp, r2, r8, ror #13 │ │ │ │ ldrdeq sp, [r2], r4 @ │ │ │ │ - adceq ip, r0, r4, lsl #6 │ │ │ │ + adceq ip, r0, r4, lsl #8 │ │ │ │ + adceq sp, r2, r8, lsr #10 │ │ │ │ + adceq sp, r2, r0, lsr #10 │ │ │ │ + adceq ip, r0, r0, asr r3 │ │ │ │ + adceq sp, r2, ip, lsl r5 │ │ │ │ + strdeq sp, [r2], r4 @ │ │ │ │ + adceq ip, r0, r4, lsr #6 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, pc, lsl r3 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ - adceq sp, r2, r0, ror #2 │ │ │ │ - adceq sp, r2, r0, lsr #2 │ │ │ │ - adceq fp, r0, r0, asr pc │ │ │ │ - adceq sp, r2, r4, lsr #6 │ │ │ │ - adceq sp, r2, ip, ror r2 │ │ │ │ - adceq sp, r2, r8 │ │ │ │ - adceq ip, r2, r8, ror pc │ │ │ │ - adceq fp, r0, r8, lsr #27 │ │ │ │ - strheq sp, [r2], r0 @ │ │ │ │ - adceq ip, r2, r0, lsl pc │ │ │ │ - adceq fp, r0, r0, asr #26 │ │ │ │ + adceq sp, r2, r0, lsl #3 │ │ │ │ + adceq sp, r2, r0, asr #2 │ │ │ │ + adceq fp, r0, r0, ror pc │ │ │ │ + adceq sp, r2, r4, asr #6 │ │ │ │ + umlaleq sp, r2, ip, r2 │ │ │ │ + adceq sp, r2, r8, lsr #32 │ │ │ │ + umlaleq ip, r2, r8, pc @ │ │ │ │ + adceq fp, r0, r8, asr #27 │ │ │ │ + ldrdeq sp, [r2], r0 @ │ │ │ │ + adceq ip, r2, r0, lsr pc │ │ │ │ + adceq fp, r0, r0, ror #26 │ │ │ │ andeq r0, r0, r7, lsl #7 │ │ │ │ - adceq ip, r2, ip, ror #31 │ │ │ │ - adceq ip, r2, ip, lsr #28 │ │ │ │ - adceq fp, r0, ip, asr ip │ │ │ │ - adceq sp, r2, r4, lsl r1 │ │ │ │ - strdeq ip, [r2], r8 @ │ │ │ │ - adceq fp, r0, r8, lsr #24 │ │ │ │ - adceq ip, r2, ip, lsl #30 │ │ │ │ - adceq ip, r2, r4, lsl #27 │ │ │ │ - @ instruction: 0x00a0bbb4 │ │ │ │ - adceq ip, r2, ip, lsl #29 │ │ │ │ - adceq ip, r2, ip, lsl sp │ │ │ │ - adceq fp, r0, ip, asr #22 │ │ │ │ - adceq ip, r2, ip, lsr pc │ │ │ │ - adceq ip, r2, r4, ror #29 │ │ │ │ - adceq ip, r2, r0, asr lr │ │ │ │ - adceq ip, r2, r4, lsr fp │ │ │ │ - adceq ip, r2, r8, ror #22 │ │ │ │ - adceq ip, r2, ip, lsr #27 │ │ │ │ - adceq ip, r2, r0, asr #26 │ │ │ │ + adceq sp, r2, ip │ │ │ │ + adceq ip, r2, ip, asr #28 │ │ │ │ + adceq fp, r0, ip, ror ip │ │ │ │ + adceq sp, r2, r4, lsr r1 │ │ │ │ + adceq ip, r2, r8, lsl lr │ │ │ │ + adceq fp, r0, r8, asr #24 │ │ │ │ + adceq ip, r2, ip, lsr #30 │ │ │ │ + adceq ip, r2, r4, lsr #27 │ │ │ │ + ldrdeq fp, [r0], r4 @ │ │ │ │ + adceq ip, r2, ip, lsr #29 │ │ │ │ + adceq ip, r2, ip, lsr sp │ │ │ │ + adceq fp, r0, ip, ror #22 │ │ │ │ + adceq ip, r2, ip, asr pc │ │ │ │ + adceq ip, r2, r4, lsl #30 │ │ │ │ + adceq ip, r2, r0, ror lr │ │ │ │ + adceq ip, r2, r4, asr fp │ │ │ │ + adceq ip, r2, r8, lsl #23 │ │ │ │ + adceq ip, r2, ip, asr #27 │ │ │ │ + adceq ip, r2, r0, ror #26 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #24] @ 316df8 │ │ │ │ ldr r1, [pc, #24] @ 316dfc │ │ │ │ ldr r0, [pc, #24] @ 316e00 │ │ │ │ ldr r2, [pc, #24] @ 316e04 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2fa840 │ │ │ │ - adcseq r3, r5, r0, lsl #7 │ │ │ │ - ldrdeq r7, [r2], ip @ │ │ │ │ - @ instruction: 0x00b05cf0 │ │ │ │ + adcseq r3, r5, r0, lsr #7 │ │ │ │ + strdeq r7, [r2], ip @ │ │ │ │ + adcseq r5, r0, r0, lsl sp │ │ │ │ @ instruction: 0x000001b6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r3, #1 │ │ │ │ mov r6, r1 │ │ │ │ @@ -748470,36 +748470,36 @@ │ │ │ │ mov r0, r6 │ │ │ │ bl 2d8d64 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl 338dfc │ │ │ │ cmp r0, #0 │ │ │ │ beq 317060 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 8cab80 │ │ │ │ + bl 8caba0 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 919680 │ │ │ │ + bl 9196a0 │ │ │ │ orr r5, r5, r0 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 91b0a0 │ │ │ │ + bl 91b0c0 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r0, r5 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl d26e8 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r5, r0, r5 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl d1a3c │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ orr r0, r0, r5 │ │ │ │ and r0, r0, #255 @ 0xff │ │ │ │ cmp r0, #0 │ │ │ │ bne 316ffc │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 8cb664 │ │ │ │ + bl 8cb684 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl d26e8 │ │ │ │ ldrb r3, [r7, #329] @ 0x149 │ │ │ │ cmp r3, #0 │ │ │ │ bne 317218 │ │ │ │ ldrb r3, [r7, #323] @ 0x143 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -748509,23 +748509,23 @@ │ │ │ │ beq 317178 │ │ │ │ ldr r3, [pc, #1084] @ 3174c8 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ ldr r3, [r8, r3] │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl 93d9d4 │ │ │ │ + bl 93d9f4 │ │ │ │ cmp r0, #0 │ │ │ │ bne 317224 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, r2 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 950470 │ │ │ │ + bl 950490 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 8cf730 │ │ │ │ + bl 8cf750 │ │ │ │ ldr lr, [r6, #112] @ 0x70 │ │ │ │ ldr ip, [r4, #8] │ │ │ │ cmp lr, #4 │ │ │ │ beq 317264 │ │ │ │ ldr r3, [pc, #1012] @ 3174cc │ │ │ │ ldrb r2, [ip, #32] │ │ │ │ ldr r3, [r8, r3] │ │ │ │ @@ -748608,17 +748608,17 @@ │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl d26e8 │ │ │ │ b 317078 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl 338f3c │ │ │ │ b 31706c │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 93ac9c │ │ │ │ + bl 93acbc │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 919cc0 │ │ │ │ + bl 919ce0 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ bl d26e8 │ │ │ │ b 3170a8 │ │ │ │ tst r3, #32 │ │ │ │ beq 31712c │ │ │ │ ldr r3, [pc, #648] @ 3174d8 │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -748679,15 +748679,15 @@ │ │ │ │ beq 3174a0 │ │ │ │ ldr r3, [pc, #440] @ 3174ec │ │ │ │ add r3, pc, r3 │ │ │ │ b 317430 │ │ │ │ cmp ip, #0 │ │ │ │ ldrne r1, [ip, #24] │ │ │ │ moveq r1, ip │ │ │ │ - bl 8d511c │ │ │ │ + bl 8d513c │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r6, #486] @ 0x1e6 │ │ │ │ b 317144 │ │ │ │ cmp r1, #0 │ │ │ │ beq 3174ac │ │ │ │ ldr r3, [r1, #24] │ │ │ │ ldr r0, [r3, #24] │ │ │ │ @@ -748778,30 +748778,30 @@ │ │ │ │ udf #0 │ │ │ │ tsteq pc, r8, asr #1 │ │ │ │ @ instruction: 0x000017bc │ │ │ │ andeq r0, r0, ip, asr #26 │ │ │ │ andeq r1, r0, ip, asr r2 │ │ │ │ andeq r1, r0, r0, asr r7 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ - adcseq r3, r5, r4, asr r0 │ │ │ │ + adcseq r3, r5, r4, ror r0 │ │ │ │ andeq r1, r0, ip, asr #9 │ │ │ │ - adcseq r2, r5, fp, lsl #30 │ │ │ │ - adceq r0, r1, r0, lsr sl │ │ │ │ - adceq r0, r1, r4, lsl sl │ │ │ │ - adceq fp, r4, r0, lsr #13 │ │ │ │ - adceq r8, r1, r0, lsr sl │ │ │ │ - adceq r2, r2, r0, asr #26 │ │ │ │ - adceq r8, r1, r0, lsl r9 │ │ │ │ - adceq fp, r0, r4, lsr r2 │ │ │ │ - adceq ip, r2, r8, lsr #14 │ │ │ │ - adceq r8, r1, ip, asr #17 │ │ │ │ - adceq fp, r4, ip, lsl r5 │ │ │ │ + adcseq r2, r5, fp, lsr #30 │ │ │ │ + adceq r0, r1, r0, asr sl │ │ │ │ + adceq r0, r1, r4, lsr sl │ │ │ │ + adceq fp, r4, r0, asr #13 │ │ │ │ + adceq r8, r1, r0, asr sl │ │ │ │ + adceq r2, r2, r0, ror #26 │ │ │ │ + adceq r8, r1, r0, lsr r9 │ │ │ │ + adceq fp, r0, r4, asr r2 │ │ │ │ + adceq ip, r2, r8, asr #14 │ │ │ │ + adceq r8, r1, ip, ror #17 │ │ │ │ + adceq fp, r4, ip, lsr r5 │ │ │ │ + umlaleq r0, r1, r0, r8 │ │ │ │ + adceq r0, r1, ip, lsl #17 │ │ │ │ adceq r0, r1, r0, ror r8 │ │ │ │ - adceq r0, r1, ip, ror #16 │ │ │ │ - adceq r0, r1, r0, asr r8 │ │ │ │ b 17d4fc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ @@ -749141,16 +749141,16 @@ │ │ │ │ bl 17b88c │ │ │ │ b 317a30 │ │ │ │ tsteq pc, r4, asr #12 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ tsteq pc, ip, lsr #12 │ │ │ │ andeq r0, r0, ip, asr #26 │ │ │ │ andeq r1, r0, ip, asr r2 │ │ │ │ - adceq sl, r0, r8, lsr ip │ │ │ │ - adceq sl, r0, ip, lsl ip │ │ │ │ + adceq sl, r0, r8, asr ip │ │ │ │ + adceq sl, r0, ip, lsr ip │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r0, [r0, #164] @ 0xa4 │ │ │ │ @@ -749169,15 +749169,15 @@ │ │ │ │ str r5, [r4, #204] @ 0xcc │ │ │ │ str r7, [r4, #208] @ 0xd0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [pc, #8] @ 317aec │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 317990 │ │ │ │ - adceq ip, r2, ip, lsr #1 │ │ │ │ + adceq ip, r2, ip, asr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [r1, #12] │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #164] @ 0xa4 │ │ │ │ @@ -749186,15 +749186,15 @@ │ │ │ │ beq 317b20 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ pop {r4, pc} │ │ │ │ ldr r1, [pc, #8] @ 317b30 │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 317990 │ │ │ │ - adceq ip, r2, r8, lsl #1 │ │ │ │ + adceq ip, r2, r8, lsr #1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [r1, #12] │ │ │ │ mov sl, r0 │ │ │ │ @@ -749261,15 +749261,15 @@ │ │ │ │ bne 317be4 │ │ │ │ mov r0, r7 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r1, [pc, #8] @ 317c5c │ │ │ │ mov r0, sl │ │ │ │ add r1, pc, r1 │ │ │ │ bl 317990 │ │ │ │ - adceq fp, r2, ip, asr pc │ │ │ │ + adceq fp, r2, ip, ror pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr ip, [pc, #1284] @ 31817c │ │ │ │ sub r3, r2, #1 │ │ │ │ cmp r3, #3 │ │ │ │ @@ -749594,15 +749594,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ bl 317990 │ │ │ │ tsteq pc, r8, ror r3 @ │ │ │ │ andeq r0, r0, ip, asr #26 │ │ │ │ andeq r1, r0, ip, asr r2 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ andeq r0, r0, r2, lsr r1 │ │ │ │ - adceq fp, r2, r4, asr sl │ │ │ │ + adceq fp, r2, r4, ror sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr ip, [r0, #192] @ 0xc0 │ │ │ │ sub sp, sp, #8 │ │ │ │ cmp ip, #0 │ │ │ │ @@ -749942,15 +749942,15 @@ │ │ │ │ ldr r1, [pc, #20] @ 318700 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 317990 │ │ │ │ tsteq pc, r0, lsl #20 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ - adceq fp, r2, ip, lsl #10 │ │ │ │ + adceq fp, r2, ip, lsr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r2, [r0, #16] │ │ │ │ mov ip, r0 │ │ │ │ ldr r0, [r2, #92] @ 0x5c │ │ │ │ @@ -749964,15 +749964,15 @@ │ │ │ │ cmp r0, r2 │ │ │ │ bne 31872c │ │ │ │ ldr r2, [r1, #12] │ │ │ │ ldr r1, [pc, #8] @ 318758 │ │ │ │ mov r0, ip │ │ │ │ add r1, pc, r1 │ │ │ │ bl 317990 │ │ │ │ - adceq fp, r2, r8, asr #9 │ │ │ │ + adceq fp, r2, r8, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r3 │ │ │ │ mov r3, #1 │ │ │ │ mov r5, r1 │ │ │ │ @@ -750187,17 +750187,17 @@ │ │ │ │ ldr r1, [pc, #24] @ 318ad8 │ │ │ │ ldr r0, [pc, #24] @ 318adc │ │ │ │ ldr r2, [pc, #24] @ 318ae0 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2fa840 │ │ │ │ - adcseq r1, r5, r0, lsr r7 │ │ │ │ - adceq r5, r2, r0, lsl #14 │ │ │ │ - adcseq r4, r0, r4, lsl r0 │ │ │ │ + adcseq r1, r5, r0, asr r7 │ │ │ │ + adceq r5, r2, r0, lsr #14 │ │ │ │ + adcseq r4, r0, r4, lsr r0 │ │ │ │ @ instruction: 0x000001b6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r3, [pc, #2772] @ 3195d0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -750891,27 +750891,27 @@ │ │ │ │ beq 318ce8 │ │ │ │ ldr r3, [pc, #80] @ 319614 │ │ │ │ str r3, [sp, #8] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #24] │ │ │ │ b 319010 │ │ │ │ @ instruction: 0x011f74fc │ │ │ │ - adcseq r1, r5, r2, lsr r6 │ │ │ │ + adcseq r1, r5, r2, asr r6 │ │ │ │ andeq r0, r0, sl, lsl r1 │ │ │ │ cmneq r5, r0, lsr #1 │ │ │ │ streq r0, [sl], r0 │ │ │ │ andeq r8, r1, r5 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ mrrcne 0, 0, r0, r0, cr15 @ │ │ │ │ - adcseq r1, r5, r6, asr #8 │ │ │ │ - adcseq r1, r5, r4, lsr r4 │ │ │ │ - adcseq r1, r5, r8, lsl #6 │ │ │ │ + adcseq r1, r5, r6, ror #8 │ │ │ │ + adcseq r1, r5, r4, asr r4 │ │ │ │ + adcseq r1, r5, r8, lsr #6 │ │ │ │ andeq r2, r0, r0, lsl r0 │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ - adcseq r0, r5, ip, lsl sp │ │ │ │ + adcseq r0, r5, ip, lsr sp │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r2, lsl r1 │ │ │ │ andeq r0, r0, r3, lsl r1 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -751133,17 +751133,17 @@ │ │ │ │ ldr r1, [pc, #24] @ 3199a0 │ │ │ │ ldr r0, [pc, #24] @ 3199a4 │ │ │ │ ldr r2, [pc, #24] @ 3199a8 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2fa840 │ │ │ │ - adcseq r0, r5, r4, ror r8 │ │ │ │ - adceq r4, r2, r8, lsr r8 │ │ │ │ - adcseq r3, r0, ip, asr #2 │ │ │ │ + umlalseq r0, r5, r4, r8 │ │ │ │ + adceq r4, r2, r8, asr r8 │ │ │ │ + adcseq r3, r0, ip, ror #2 │ │ │ │ @ instruction: 0x000001b6 │ │ │ │ ldr ip, [r1] │ │ │ │ ldr r1, [ip] │ │ │ │ ands r3, r1, #12288 @ 0x3000 │ │ │ │ beq 319a08 │ │ │ │ ldr r3, [ip, #28] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -753300,15 +753300,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ add sp, sp, #16 │ │ │ │ bx lr │ │ │ │ lsl r1, r1, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ b 31bb08 │ │ │ │ - adcseq lr, r4, lr, lsl r7 │ │ │ │ + adcseq lr, r4, lr, lsr r7 │ │ │ │ add r2, r0, r1 │ │ │ │ ldrb r3, [r2, #32] │ │ │ │ cmp r3, #255 @ 0xff │ │ │ │ bne 31bba4 │ │ │ │ ldrb r3, [r0, #96] @ 0x60 │ │ │ │ add ip, r3, #1 │ │ │ │ strb ip, [r0, #96] @ 0x60 │ │ │ │ @@ -757136,30 +757136,30 @@ │ │ │ │ tsteq pc, r4, ror #15 │ │ │ │ strdeq r1, [r0], -ip │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ andeq r0, r0, pc, lsl r3 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ andseq r0, r8, r3 │ │ │ │ andeq r1, r0, r0, lsl r0 │ │ │ │ - @ instruction: 0x00b4b5de │ │ │ │ + @ instruction: 0x00b4b5fe │ │ │ │ muleq r0, r9, r2 │ │ │ │ andeq r0, r0, r3, lsr #5 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ tsteq pc, ip, ror #28 │ │ │ │ andseq r0, r8, fp │ │ │ │ andeq r0, r0, r2, asr r3 │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ eoreq r0, r0, #21 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andmi r0, r0, r1, lsl #4 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ - @ instruction: 0x00b4a4fa │ │ │ │ - adcseq sl, r4, lr, ror r3 │ │ │ │ + adcseq sl, r4, sl, lsl r5 │ │ │ │ + umlalseq sl, r4, lr, r3 │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ andeq r0, r0, r6, lsl #5 │ │ │ │ mvncc r0, #1073741856 @ 0x40000020 │ │ │ │ andeq r0, r0, r6, lsr #6 │ │ │ │ lsr r3, r3, #7 │ │ │ │ cmp r3, #8 │ │ │ │ bne 31ec34 │ │ │ │ @@ -758564,15 +758564,15 @@ │ │ │ │ ldr r0, [sp, #12] │ │ │ │ str r4, [sp, #32] │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ b 320b74 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adcseq r9, r4, r6, lsl r6 │ │ │ │ + adcseq r9, r4, r6, lsr r6 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r3, lsl #2 │ │ │ │ andeq r0, r0, r6, lsl r1 │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ andeq r0, r0, r9, lsl r1 │ │ │ │ @@ -758796,15 +758796,15 @@ │ │ │ │ mov sl, #8 │ │ │ │ b 3210a8 │ │ │ │ mov sl, #1 │ │ │ │ b 3210a8 │ │ │ │ mov sl, #16 │ │ │ │ b 3210a8 │ │ │ │ tsteq lr, r0, asr #31 │ │ │ │ - adcseq r9, r4, fp, lsr #4 │ │ │ │ + adcseq r9, r4, fp, asr #4 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, sp, #76 @ 0x4c │ │ │ │ str r2, [sp] │ │ │ │ @@ -759165,20 +759165,20 @@ │ │ │ │ b 3213c0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ tsteq lr, r0, ror lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, sp, ror #3 │ │ │ │ tsteq lr, ip, lsr lr │ │ │ │ andeq r1, r0, ip, lsr #3 │ │ │ │ - adceq r2, r2, r8, ror #19 │ │ │ │ + adceq r2, r2, r8, lsl #20 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r1, r0, r0, lsl r7 │ │ │ │ andeq r1, r0, r0, lsl #2 │ │ │ │ - adceq r2, r2, r4, ror r8 │ │ │ │ + umlaleq r2, r2, r4, r8 @ │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ tsteq lr, r4, asr #18 │ │ │ │ andeq r1, r0, r0, ror #10 │ │ │ │ andeq r1, r0, r0, ror #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -759567,15 +759567,15 @@ │ │ │ │ str r9, [r7, r3, lsl #2] │ │ │ │ bl bd34c │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r1, [pc, #20] @ 321d78 │ │ │ │ b 321c3c │ │ │ │ - @ instruction: 0x00b486b9 │ │ │ │ + @ instruction: 0x00b486d9 │ │ │ │ tsteq lr, r4, ror #7 │ │ │ │ andeq r0, r0, pc, ror #4 │ │ │ │ andeq r0, r0, sp, ror #4 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, r1, ror r2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -760059,19 +760059,19 @@ │ │ │ │ b 321fd4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ tsteq lr, r0, asr r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ tsteq lr, r8, lsr #4 │ │ │ │ andeq r0, r0, fp, ror #4 │ │ │ │ andeq r1, r0, r0, lsl #2 │ │ │ │ - adcseq r6, r1, r8, ror #13 │ │ │ │ + adcseq r6, r1, r8, lsl #14 │ │ │ │ andeq r0, r0, pc, ror r2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ andeq r1, r0, r0, lsl r7 │ │ │ │ - strdeq r0, [pc], r8 @ │ │ │ │ + adceq r0, pc, r8, lsl sp @ │ │ │ │ andeq r0, r0, sl, asr #2 │ │ │ │ andeq r0, r0, r3, asr r2 │ │ │ │ andeq r0, r0, r7, lsr #2 │ │ │ │ andeq r0, r0, pc, lsr #5 │ │ │ │ tsteq lr, r8, ror #23 │ │ │ │ @ instruction: 0x011edbb0 │ │ │ │ andeq r0, r0, sp, ror #3 │ │ │ │ @@ -760639,17 +760639,17 @@ │ │ │ │ bl 320c74 │ │ │ │ b 322db4 │ │ │ │ mov r0, #0 │ │ │ │ b 3227dc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ tsteq lr, ip, ror sl │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ + adcseq r7, r4, r4, ror #26 │ │ │ │ adcseq r7, r4, r4, asr #26 │ │ │ │ - adcseq r7, r4, r4, lsr #26 │ │ │ │ - adcseq r7, r4, fp, lsr #26 │ │ │ │ + adcseq r7, r4, fp, asr #26 │ │ │ │ tsteq lr, r4, lsl r8 │ │ │ │ ldr r2, [r1, #116] @ 0x74 │ │ │ │ mov r3, r1 │ │ │ │ ldrb r2, [r2, #321] @ 0x141 │ │ │ │ cmp r2, #0 │ │ │ │ bne 322e50 │ │ │ │ mov r0, r2 │ │ │ │ @@ -760734,15 +760734,15 @@ │ │ │ │ mov r0, r3 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ - bl 8cf730 │ │ │ │ + bl 8cf750 │ │ │ │ ldr r2, [pc, #24] @ 322fc4 │ │ │ │ ldr r1, [pc, #24] @ 322fc8 │ │ │ │ mov r0, r4 │ │ │ │ add r2, pc, r2 │ │ │ │ pop {r4, lr} │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, #0 │ │ │ │ @@ -760839,15 +760839,15 @@ │ │ │ │ mvn r5, #0 │ │ │ │ mov r0, r5 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ tsteq lr, ip │ │ │ │ andeq r0, r0, pc, asr #3 │ │ │ │ andeq r0, r0, pc, asr #2 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ - adcseq r7, r4, r0, lsr #4 │ │ │ │ + adcseq r7, r4, r0, asr #4 │ │ │ │ cmp r1, #0 │ │ │ │ push {r4, lr} │ │ │ │ beq 3231bc │ │ │ │ mov r3, r0 │ │ │ │ mov ip, #0 │ │ │ │ b 323170 │ │ │ │ add ip, ip, #1 │ │ │ │ @@ -760895,15 +760895,15 @@ │ │ │ │ sbcs r2, r2, #0 │ │ │ │ movcc r0, #1 │ │ │ │ movcs r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r3, #96] @ 0x60 │ │ │ │ udf #0 │ │ │ │ - adcseq r7, r4, r4, lsr r1 │ │ │ │ + adcseq r7, r4, r4, asr r1 │ │ │ │ ldr r0, [r0] │ │ │ │ b 322fcc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r5, [r0, #352] @ 0x160 │ │ │ │ @@ -761603,16 +761603,16 @@ │ │ │ │ b 323cc4 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ eoreq r0, r0, #21 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andeq r0, r0, r6, lsr #6 │ │ │ │ andmi r0, r0, r1, lsl #4 │ │ │ │ andeq r0, r0, r1, lsr #5 │ │ │ │ - adcseq r6, r4, ip, lsl r7 │ │ │ │ - adcseq r6, r4, r8, ror #13 │ │ │ │ + adcseq r6, r4, ip, lsr r7 │ │ │ │ + adcseq r6, r4, r8, lsl #14 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [r1, #96] @ 0x60 │ │ │ │ @@ -761659,15 +761659,15 @@ │ │ │ │ ldr r2, [r3, #16] │ │ │ │ add r0, r3, #16 │ │ │ │ str r0, [r4, #100] @ 0x64 │ │ │ │ str r2, [r4, #96] @ 0x60 │ │ │ │ ldr r0, [r6, #16] │ │ │ │ str r7, [r2, #4] │ │ │ │ str r7, [r3, #16] │ │ │ │ - bl 953110 │ │ │ │ + bl 953130 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ ldr r3, [pc, #928] @ 3241c4 │ │ │ │ lsr lr, r0, #7 │ │ │ │ subs r3, r0, r3 │ │ │ │ movne r3, #1 │ │ │ │ cmp lr, #8 │ │ │ │ movne r3, #0 │ │ │ │ @@ -761902,17 +761902,17 @@ │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ andeq r0, r0, r6, lsr #6 │ │ │ │ andmi r0, r0, r1, lsl #4 │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ eoreq r0, r0, #21 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andeq r0, r0, r1, lsr #5 │ │ │ │ - adcseq r6, r4, r0, lsl #4 │ │ │ │ + adcseq r6, r4, r0, lsr #4 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ - adcseq r6, r4, r8, lsr #3 │ │ │ │ + adcseq r6, r4, r8, asr #3 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [r2] │ │ │ │ @@ -761970,15 +761970,15 @@ │ │ │ │ cmp r9, #1 │ │ │ │ beq 324618 │ │ │ │ cmp r6, #0 │ │ │ │ beq 324358 │ │ │ │ mov r1, r8 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 9530c0 │ │ │ │ + bl 9530e0 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ cmp r3, #0 │ │ │ │ bge 324358 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ cmp r4, fp │ │ │ │ str r6, [r4, #-4] │ │ │ │ str r3, [r5] │ │ │ │ @@ -761992,15 +761992,15 @@ │ │ │ │ bne 3242f4 │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r7, #4] │ │ │ │ cmp r3, #0 │ │ │ │ bne 3242e4 │ │ │ │ mov r0, r8 │ │ │ │ mov r1, r6 │ │ │ │ - bl 9530c0 │ │ │ │ + bl 9530e0 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ cmp r3, #0 │ │ │ │ blt 324300 │ │ │ │ cmp r4, fp │ │ │ │ add r5, r5, #4 │ │ │ │ bne 3242ac │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ @@ -762705,27 +762705,27 @@ │ │ │ │ cmp r0, r4 │ │ │ │ sub r1, r3, #96 @ 0x60 │ │ │ │ mov r3, r2 │ │ │ │ bne 324e20 │ │ │ │ mov r0, #0 │ │ │ │ bl 17d22c │ │ │ │ str r0, [sp, #104] @ 0x68 │ │ │ │ - bl 9534b4 │ │ │ │ + bl 9534d4 │ │ │ │ ldr r6, [sp, #120] @ 0x78 │ │ │ │ cmp r4, r6 │ │ │ │ sub r6, r6, #96 @ 0x60 │ │ │ │ str r0, [sp, #112] @ 0x70 │ │ │ │ beq 324eb8 │ │ │ │ mov r1, #48 @ 0x30 │ │ │ │ ldr r0, [sp, #104] @ 0x68 │ │ │ │ bl 17d300 │ │ │ │ mov sl, r0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #112] @ 0x70 │ │ │ │ - bl 9531a0 │ │ │ │ + bl 9531c0 │ │ │ │ str r6, [sl, #28] │ │ │ │ str sl, [r6, #60] @ 0x3c │ │ │ │ ldr r6, [r6, #100] @ 0x64 │ │ │ │ cmp r4, r6 │ │ │ │ sub r6, r6, #96 @ 0x60 │ │ │ │ bne 324e84 │ │ │ │ ldr r6, [sp] │ │ │ │ @@ -762803,15 +762803,15 @@ │ │ │ │ bne 324f94 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ ands r2, r2, #131072 @ 0x20000 │ │ │ │ bne 324f94 │ │ │ │ ldr r0, [r3, #60] @ 0x3c │ │ │ │ mov r1, r7 │ │ │ │ add r5, r5, #1 │ │ │ │ - bl 9530c0 │ │ │ │ + bl 9530e0 │ │ │ │ cmp r8, r5 │ │ │ │ bne 324fa0 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ cmp r3, #320 @ 0x140 │ │ │ │ beq 3250d8 │ │ │ │ cmp r3, r9 │ │ │ │ beq 3250d8 │ │ │ │ @@ -762839,15 +762839,15 @@ │ │ │ │ ldr r8, [sp, #36] @ 0x24 │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ ldr r7, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [pc, #2272] @ 32595c │ │ │ │ ldr r0, [sp, #112] @ 0x70 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [sp] │ │ │ │ - bl 9531e0 │ │ │ │ + bl 953200 │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ ldr r6, [r3, #4] │ │ │ │ cmp r4, r3 │ │ │ │ sub r6, r6, #96 @ 0x60 │ │ │ │ sub r1, r3, #96 @ 0x60 │ │ │ │ bne 3250c0 │ │ │ │ b 325278 │ │ │ │ @@ -762912,27 +762912,27 @@ │ │ │ │ add r8, r5, r3 │ │ │ │ cmp r5, r8 │ │ │ │ bcs 325058 │ │ │ │ ldr r3, [r5], #4 │ │ │ │ mov r2, #0 │ │ │ │ ldr r0, [r3, #60] @ 0x3c │ │ │ │ mov r1, r7 │ │ │ │ - bl 9530c0 │ │ │ │ + bl 9530e0 │ │ │ │ cmp r5, r8 │ │ │ │ bcc 325198 │ │ │ │ b 325058 │ │ │ │ add r8, fp, sl │ │ │ │ cmp fp, r8 │ │ │ │ movcc r5, fp │ │ │ │ bcs 3251e4 │ │ │ │ ldr r3, [r5], #4 │ │ │ │ mov r2, #0 │ │ │ │ ldr r0, [r3, #60] @ 0x3c │ │ │ │ mov r1, r7 │ │ │ │ - bl 9530c0 │ │ │ │ + bl 9530e0 │ │ │ │ cmp r5, r8 │ │ │ │ bcc 3251c8 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ str r6, [sp, #60] @ 0x3c │ │ │ │ cmn r3, #5 │ │ │ │ bhi 325170 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ @@ -763482,23 +763482,23 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ b 325a00 │ │ │ │ ldr r1, [pc, #44] @ 325ab0 │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 17baec │ │ │ │ b 3259d4 │ │ │ │ - umlaleq lr, r1, r8, r2 │ │ │ │ - adceq r0, r0, ip, asr #26 │ │ │ │ - adcseq r4, r1, ip, ror #16 │ │ │ │ - adceq lr, r1, r4, asr r2 │ │ │ │ - adceq lr, r1, r4, lsl r2 │ │ │ │ - adceq lr, r1, r0, lsl r2 │ │ │ │ + @ instruction: 0x00a1e2b8 │ │ │ │ + adceq r0, r0, ip, ror #26 │ │ │ │ + adcseq r4, r1, ip, lsl #17 │ │ │ │ + adceq lr, r1, r4, ror r2 │ │ │ │ + adceq lr, r1, r4, lsr r2 │ │ │ │ + adceq lr, r1, r0, lsr r2 │ │ │ │ + adcseq ip, r0, ip, ror #10 │ │ │ │ + adceq r4, r1, ip, asr #20 │ │ │ │ adcseq ip, r0, ip, asr #10 │ │ │ │ - adceq r4, r1, ip, lsr #20 │ │ │ │ - adcseq ip, r0, ip, lsr #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr ip, [r2] │ │ │ │ mov r7, r3 │ │ │ │ tst ip, #640 @ 0x280 │ │ │ │ @@ -763733,39 +763733,39 @@ │ │ │ │ b 325bdc │ │ │ │ ldr r1, [pc, #112] @ 325edc │ │ │ │ mov r2, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, r5 │ │ │ │ bl 17baec │ │ │ │ b 325bdc │ │ │ │ - @ instruction: 0x00a1d4b0 │ │ │ │ - adceq lr, r1, r4, ror r1 │ │ │ │ - adceq r5, r1, r4, asr #13 │ │ │ │ - adceq lr, r1, r4, lsl #2 │ │ │ │ - adceq r8, r1, ip, asr #1 │ │ │ │ - adceq fp, r1, ip, ror #12 │ │ │ │ - adceq lr, r1, ip, asr r0 │ │ │ │ - adceq lr, r1, r8, asr #32 │ │ │ │ - strdeq fp, [r1], r4 @ │ │ │ │ - adceq lr, r1, ip, lsl r0 │ │ │ │ - adcseq r4, r1, r8, asr #11 │ │ │ │ - umlaleq lr, r1, r8, r0 │ │ │ │ - umlaleq r4, lr, r8, fp │ │ │ │ - adceq r8, r1, ip, asr #9 │ │ │ │ - adceq r4, r1, r8, ror #14 │ │ │ │ - adceq sp, r1, r4, asr #30 │ │ │ │ - adceq sp, r1, ip, lsl r2 │ │ │ │ - adcseq r4, r1, ip, asr #9 │ │ │ │ - adceq sp, r1, r0, asr #30 │ │ │ │ - adceq sp, r1, r0, lsr pc │ │ │ │ - adceq r7, r1, r8, lsl #24 │ │ │ │ - strdeq sp, [r1], ip @ │ │ │ │ - adceq sp, r1, r0, asr #30 │ │ │ │ - strdeq sp, [r1], r0 @ │ │ │ │ - adceq sp, r1, ip, ror #29 │ │ │ │ + ldrdeq sp, [r1], r0 @ │ │ │ │ + umlaleq lr, r1, r4, r1 │ │ │ │ + adceq r5, r1, r4, ror #13 │ │ │ │ + adceq lr, r1, r4, lsr #2 │ │ │ │ + adceq r8, r1, ip, ror #1 │ │ │ │ + adceq fp, r1, ip, lsl #13 │ │ │ │ + adceq lr, r1, ip, ror r0 │ │ │ │ + adceq lr, r1, r8, rrx │ │ │ │ + adceq fp, r1, r4, lsl r6 │ │ │ │ + adceq lr, r1, ip, lsr r0 │ │ │ │ + adcseq r4, r1, r8, ror #11 │ │ │ │ + strheq lr, [r1], r8 @ │ │ │ │ + @ instruction: 0x00ae4bb8 │ │ │ │ + adceq r8, r1, ip, ror #9 │ │ │ │ + adceq r4, r1, r8, lsl #15 │ │ │ │ + adceq sp, r1, r4, ror #30 │ │ │ │ + adceq sp, r1, ip, lsr r2 │ │ │ │ + adcseq r4, r1, ip, ror #9 │ │ │ │ + adceq sp, r1, r0, ror #30 │ │ │ │ + adceq sp, r1, r0, asr pc │ │ │ │ + adceq r7, r1, r8, lsr #24 │ │ │ │ + adceq sp, r1, ip, lsl pc │ │ │ │ + adceq sp, r1, r0, ror #30 │ │ │ │ + adceq sp, r1, r0, lsl pc │ │ │ │ + adceq sp, r1, ip, lsl #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ subs r6, r2, #0 │ │ │ │ sub sp, sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -764682,125 +764682,125 @@ │ │ │ │ bl 17baec │ │ │ │ b 32673c │ │ │ │ ldr r1, [pc, #452] @ 326f08 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 17baec │ │ │ │ b 32673c │ │ │ │ - adceq r7, r1, ip, lsr #12 │ │ │ │ - adceq sp, r1, r8, ror #28 │ │ │ │ - adceq sp, r1, r8, asr lr │ │ │ │ - ldrdeq r7, [r1], r4 @ │ │ │ │ - adceq sp, r1, r0, asr #28 │ │ │ │ - adcseq r4, r4, r0, asr r3 │ │ │ │ + adceq r7, r1, ip, asr #12 │ │ │ │ + adceq sp, r1, r8, lsl #29 │ │ │ │ + adceq sp, r1, r8, ror lr │ │ │ │ + strdeq r7, [r1], r4 @ │ │ │ │ + adceq sp, r1, r0, ror #28 │ │ │ │ + adcseq r4, r4, r0, ror r3 │ │ │ │ andeq r0, r0, r1, lsr #5 │ │ │ │ andeq r0, r0, r2, lsl #8 │ │ │ │ andeq r0, r0, r4, lsl #8 │ │ │ │ andeq r0, r0, pc, asr #6 │ │ │ │ - umlaleq sp, r1, r8, lr │ │ │ │ - adceq pc, lr, ip, lsr #7 │ │ │ │ - adceq sp, r1, r4, ror #24 │ │ │ │ - umlaleq ip, r1, r0, sp │ │ │ │ - ldrdeq r7, [lr], r4 @ │ │ │ │ - adceq r6, lr, r0, lsl #3 │ │ │ │ - adcseq lr, r0, r0, lsr #16 │ │ │ │ - @ instruction: 0x00a1dcb0 │ │ │ │ - adceq r2, r0, ip, asr #24 │ │ │ │ - umlaleq sp, r1, ip, ip │ │ │ │ - @ instruction: 0x00b0e6bc │ │ │ │ - adceq sp, r1, r8, asr #24 │ │ │ │ - addseq lr, pc, ip, lsr #29 │ │ │ │ - adceq sp, r1, r4, lsl #24 │ │ │ │ - umlaleq sp, r1, ip, r8 │ │ │ │ - adcseq lr, r0, r4, lsl r6 │ │ │ │ - adcseq r3, r4, sl, lsr pc │ │ │ │ - adceq sl, r1, ip, ror #27 │ │ │ │ - adceq sl, r1, ip, ror #27 │ │ │ │ - adceq sp, r1, r0, lsr r9 │ │ │ │ - adceq sp, r1, r4, lsl r9 │ │ │ │ + @ instruction: 0x00a1deb8 │ │ │ │ + adceq pc, lr, ip, asr #7 │ │ │ │ + adceq sp, r1, r4, lsl #25 │ │ │ │ + @ instruction: 0x00a1cdb0 │ │ │ │ + strdeq r7, [lr], r4 @ │ │ │ │ + adceq r6, lr, r0, lsr #3 │ │ │ │ + adcseq lr, r0, r0, asr #16 │ │ │ │ + ldrdeq sp, [r1], r0 @ │ │ │ │ + adceq r2, r0, ip, ror #24 │ │ │ │ + @ instruction: 0x00a1dcbc │ │ │ │ + @ instruction: 0x00b0e6dc │ │ │ │ + adceq sp, r1, r8, ror #24 │ │ │ │ + addseq lr, pc, ip, asr #29 │ │ │ │ + adceq sp, r1, r4, lsr #24 │ │ │ │ + @ instruction: 0x00a1d8bc │ │ │ │ + adcseq lr, r0, r4, lsr r6 │ │ │ │ + adcseq r3, r4, sl, asr pc │ │ │ │ + adceq sl, r1, ip, lsl #28 │ │ │ │ + adceq sl, r1, ip, lsl #28 │ │ │ │ + adceq sp, r1, r0, asr r9 │ │ │ │ + adceq sp, r1, r4, lsr r9 │ │ │ │ + adceq sl, r1, ip, asr #4 │ │ │ │ adceq sl, r1, ip, lsr #4 │ │ │ │ - adceq sl, r1, ip, lsl #4 │ │ │ │ - adceq sl, r1, r8, lsl #4 │ │ │ │ - strdeq sp, [r1], r4 @ │ │ │ │ - adceq sp, lr, r0, lsl r1 │ │ │ │ + adceq sl, r1, r8, lsr #4 │ │ │ │ + adceq sp, r1, r4, lsl sl │ │ │ │ + adceq sp, lr, r0, lsr r1 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andeq r0, r0, r1, asr r3 │ │ │ │ - adceq sp, r1, r8, asr #17 │ │ │ │ + adceq sp, r1, r8, ror #17 │ │ │ │ andeq r0, r0, r2, lsr #2 │ │ │ │ - adceq fp, lr, r8, ror #19 │ │ │ │ - ldrdeq sp, [r1], r8 @ │ │ │ │ - adceq r4, r1, r8, asr r8 │ │ │ │ - adceq ip, lr, r0, asr #31 │ │ │ │ + adceq fp, lr, r8, lsl #20 │ │ │ │ + strdeq sp, [r1], r8 @ │ │ │ │ + adceq r4, r1, r8, ror r8 │ │ │ │ + adceq ip, lr, r0, ror #31 │ │ │ │ tsteq fp, r8, asr #8 │ │ │ │ - adceq sp, r1, r8, lsr #15 │ │ │ │ + adceq sp, r1, r8, asr #15 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ - adceq sp, r1, r0, lsr #15 │ │ │ │ - adceq sp, r1, r4, ror #13 │ │ │ │ - adceq r8, r1, r0, ror #22 │ │ │ │ - adceq fp, lr, ip, lsl #17 │ │ │ │ - adceq ip, r1, r4, ror r7 │ │ │ │ - adceq sl, r1, r8, asr #20 │ │ │ │ - adceq sp, r1, ip, lsl #13 │ │ │ │ - @ instruction: 0x00a1a8b8 │ │ │ │ - adceq sl, r1, r8, lsl #20 │ │ │ │ - adceq sl, r1, ip, ror #19 │ │ │ │ - adceq sl, r1, ip, lsl r9 │ │ │ │ - strdeq sp, [r1], r0 @ │ │ │ │ - adceq sp, r1, r8, asr #12 │ │ │ │ - adceq sl, r1, ip, lsr #16 │ │ │ │ + adceq sp, r1, r0, asr #15 │ │ │ │ + adceq sp, r1, r4, lsl #14 │ │ │ │ + adceq r8, r1, r0, lsl #23 │ │ │ │ + adceq fp, lr, ip, lsr #17 │ │ │ │ + umlaleq ip, r1, r4, r7 │ │ │ │ + adceq sl, r1, r8, ror #20 │ │ │ │ + adceq sp, r1, ip, lsr #13 │ │ │ │ + ldrdeq sl, [r1], r8 @ │ │ │ │ + adceq sl, r1, r8, lsr #20 │ │ │ │ + adceq sl, r1, ip, lsl #20 │ │ │ │ + adceq sl, r1, ip, lsr r9 │ │ │ │ + adceq sp, r1, r0, lsl r6 │ │ │ │ + adceq sp, r1, r8, ror #12 │ │ │ │ + adceq sl, r1, ip, asr #16 │ │ │ │ @ instruction: 0x011b5290 │ │ │ │ - adceq sp, r1, ip, asr r6 │ │ │ │ - adcseq r3, r1, ip, asr #19 │ │ │ │ - @ instruction: 0x00b0b6f0 │ │ │ │ - strdeq r5, [r1], ip @ │ │ │ │ - adceq sp, r1, ip, lsl #12 │ │ │ │ - adceq sp, r1, r4, lsl #12 │ │ │ │ - adceq sp, r1, r8, lsl r6 │ │ │ │ - adceq ip, r1, r0, lsl #11 │ │ │ │ + adceq sp, r1, ip, ror r6 │ │ │ │ + adcseq r3, r1, ip, ror #19 │ │ │ │ + adcseq fp, r0, r0, lsl r7 │ │ │ │ + adceq r5, r1, ip, lsl r2 │ │ │ │ + adceq sp, r1, ip, lsr #12 │ │ │ │ + adceq sp, r1, r4, lsr #12 │ │ │ │ + adceq sp, r1, r8, lsr r6 │ │ │ │ + adceq ip, r1, r0, lsr #11 │ │ │ │ andcc r8, r1, r5 │ │ │ │ tsteq fp, ip, lsl #3 │ │ │ │ - adceq r6, pc, ip, ror #15 │ │ │ │ - adceq sp, r1, r4, asr #9 │ │ │ │ - @ instruction: 0x00a1d4b4 │ │ │ │ - @ instruction: 0x00a1d3b8 │ │ │ │ - adceq sp, r1, ip, lsr #7 │ │ │ │ - @ instruction: 0x00a1d3b8 │ │ │ │ - @ instruction: 0x00a1d3b4 │ │ │ │ - adceq sp, r1, ip, asr #6 │ │ │ │ - adceq sp, r1, ip, asr r3 │ │ │ │ - adceq sp, r1, r4, ror #8 │ │ │ │ - adceq sp, r1, r0, ror #6 │ │ │ │ - adceq sp, r1, r4, asr r3 │ │ │ │ + adceq r6, pc, ip, lsl #16 │ │ │ │ + adceq sp, r1, r4, ror #9 │ │ │ │ + ldrdeq sp, [r1], r4 @ │ │ │ │ + ldrdeq sp, [r1], r8 @ │ │ │ │ + adceq sp, r1, ip, asr #7 │ │ │ │ + ldrdeq sp, [r1], r8 @ │ │ │ │ + ldrdeq sp, [r1], r4 @ │ │ │ │ + adceq sp, r1, ip, ror #6 │ │ │ │ + adceq sp, r1, ip, ror r3 │ │ │ │ + adceq sp, r1, r4, lsl #9 │ │ │ │ + adceq sp, r1, r0, lsl #7 │ │ │ │ + adceq sp, r1, r4, ror r3 │ │ │ │ + adceq sp, r1, ip, ror r3 │ │ │ │ adceq sp, r1, ip, asr r3 │ │ │ │ adceq sp, r1, ip, lsr r3 │ │ │ │ adceq sp, r1, ip, lsl r3 │ │ │ │ - strdeq sp, [r1], ip @ │ │ │ │ + adceq sp, r1, ip, asr r3 │ │ │ │ adceq sp, r1, ip, lsr r3 │ │ │ │ adceq sp, r1, ip, lsl r3 │ │ │ │ strdeq sp, [r1], ip @ │ │ │ │ ldrdeq sp, [r1], ip @ │ │ │ │ @ instruction: 0x00a1d2bc │ │ │ │ umlaleq sp, r1, ip, r2 │ │ │ │ adceq sp, r1, ip, ror r2 │ │ │ │ - adceq sp, r1, ip, asr r2 │ │ │ │ - ldrdeq sp, [r1], r8 @ │ │ │ │ - adcseq r3, r4, r8, asr #14 │ │ │ │ - adceq sp, r1, r4, ror r2 │ │ │ │ + strdeq sp, [r1], r8 @ │ │ │ │ + adcseq r3, r4, r8, ror #14 │ │ │ │ + umlaleq sp, r1, r4, r2 │ │ │ │ @ instruction: 0x011b4eb0 │ │ │ │ - adceq r6, pc, r4, lsr r5 @ │ │ │ │ - adceq sp, r1, r4, lsr r2 │ │ │ │ - adceq sp, r1, r8, lsl r2 │ │ │ │ - adceq sp, r1, r0, lsl #4 │ │ │ │ - adceq fp, r1, r0, lsl r1 │ │ │ │ - adceq fp, lr, r0, lsr r3 │ │ │ │ - umlaleq r4, r0, r0, r7 │ │ │ │ - @ instruction: 0x00a174bc │ │ │ │ - adceq fp, r1, ip, asr #2 │ │ │ │ - @ instruction: 0x00a1d1b0 │ │ │ │ - umlaleq sp, r1, r8, r1 │ │ │ │ + adceq r6, pc, r4, asr r5 @ │ │ │ │ + adceq sp, r1, r4, asr r2 │ │ │ │ + adceq sp, r1, r8, lsr r2 │ │ │ │ + adceq sp, r1, r0, lsr #4 │ │ │ │ + adceq fp, r1, r0, lsr r1 │ │ │ │ + adceq fp, lr, r0, asr r3 │ │ │ │ + @ instruction: 0x00a047b0 │ │ │ │ + ldrdeq r7, [r1], ip @ │ │ │ │ + adceq fp, r1, ip, ror #2 │ │ │ │ + ldrdeq sp, [r1], r0 @ │ │ │ │ + @ instruction: 0x00a1d1b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r4, [r0, #84] @ 0x54 │ │ │ │ add sl, r0, #80 @ 0x50 │ │ │ │ cmp sl, r4 │ │ │ │ @@ -765031,44 +765031,44 @@ │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r2, [sp, #4] │ │ │ │ b 326f7c │ │ │ │ ldr r2, [pc, #120] @ 327338 │ │ │ │ add r2, pc, r2 │ │ │ │ b 3271c0 │ │ │ │ - addseq fp, pc, ip, lsr r7 @ │ │ │ │ - adcseq sp, r0, ip, lsl #21 │ │ │ │ - adcseq sp, r0, r4, lsl #21 │ │ │ │ - ldrdeq r6, [r1], ip @ │ │ │ │ - adceq r9, r1, r0, ror #14 │ │ │ │ - adceq sp, r1, r8, lsr r0 │ │ │ │ - umlaleq r6, r1, r0, r5 │ │ │ │ - adceq sp, r1, r8, lsl r0 │ │ │ │ - adceq ip, r1, r0, asr #31 │ │ │ │ - @ instruction: 0x00aee4b0 │ │ │ │ + addseq fp, pc, ip, asr r7 @ │ │ │ │ + adcseq sp, r0, ip, lsr #21 │ │ │ │ + adcseq sp, r0, r4, lsr #21 │ │ │ │ strdeq r6, [r1], ip @ │ │ │ │ - adceq ip, r1, ip, lsl #31 │ │ │ │ - adceq ip, r1, ip, lsr #30 │ │ │ │ - adceq lr, lr, ip, lsl r4 │ │ │ │ - adceq r6, r1, r0, asr #8 │ │ │ │ - adceq ip, r1, r0, ror #29 │ │ │ │ - adceq r6, r1, ip, ror #7 │ │ │ │ + adceq r9, r1, r0, lsl #15 │ │ │ │ + adceq sp, r1, r8, asr r0 │ │ │ │ + @ instruction: 0x00a165b0 │ │ │ │ + adceq sp, r1, r8, lsr r0 │ │ │ │ + adceq ip, r1, r0, ror #31 │ │ │ │ + ldrdeq lr, [lr], r0 @ │ │ │ │ + adceq r6, r1, ip, lsl r5 │ │ │ │ + adceq ip, r1, ip, lsr #31 │ │ │ │ + adceq ip, r1, ip, asr #30 │ │ │ │ + adceq lr, lr, ip, lsr r4 │ │ │ │ + adceq r6, r1, r0, ror #8 │ │ │ │ + adceq ip, r1, r0, lsl #30 │ │ │ │ + adceq r6, r1, ip, lsl #8 │ │ │ │ + @ instruction: 0x00a1ceb4 │ │ │ │ umlaleq ip, r1, r4, lr │ │ │ │ - adceq ip, r1, r4, ror lr │ │ │ │ - adceq ip, r1, r8, ror #28 │ │ │ │ - strdeq ip, [r1], r8 @ │ │ │ │ - adceq r6, r1, r8, lsr #23 │ │ │ │ + adceq ip, r1, r8, lsl #29 │ │ │ │ adceq ip, r1, r8, lsl lr │ │ │ │ - adceq r6, r1, r0, asr #6 │ │ │ │ - adceq ip, r1, r4, lsl lr │ │ │ │ - adceq ip, r1, r4, ror sp │ │ │ │ - @ instruction: 0x00b0d7b0 │ │ │ │ - adceq ip, r1, ip, ror #26 │ │ │ │ - adceq r3, r0, r8, lsl r0 │ │ │ │ - strdeq ip, [r1], ip @ │ │ │ │ + adceq r6, r1, r8, asr #23 │ │ │ │ + adceq ip, r1, r8, lsr lr │ │ │ │ + adceq r6, r1, r0, ror #6 │ │ │ │ + adceq ip, r1, r4, lsr lr │ │ │ │ + umlaleq ip, r1, r4, sp │ │ │ │ + @ instruction: 0x00b0d7d0 │ │ │ │ + adceq ip, r1, ip, lsl #27 │ │ │ │ + adceq r3, r0, r8, lsr r0 │ │ │ │ + adceq ip, r1, ip, lsl sp │ │ │ │ ldr r3, [r0] │ │ │ │ ands r3, r3, #4096 @ 0x1000 │ │ │ │ beq 327378 │ │ │ │ ldr r0, [r0, #28] │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ ldrh r3, [r0, #12] │ │ │ │ @@ -765227,15 +765227,15 @@ │ │ │ │ str r4, [r2, #16] │ │ │ │ str ip, [r2, #64] @ 0x40 │ │ │ │ bne 327588 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r2, #0 │ │ │ │ add r1, r1, #28 │ │ │ │ add r0, r0, #112 @ 0x70 │ │ │ │ - b 95ae9c │ │ │ │ + b 95aebc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r5, [r1, #388] @ 0x184 │ │ │ │ mov r6, r0 │ │ │ │ cmp r5, #0 │ │ │ │ @@ -765257,15 +765257,15 @@ │ │ │ │ ldr r3, [r8, #8] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r8 │ │ │ │ blx r3 │ │ │ │ mov r0, r8 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r4 │ │ │ │ - bl 95ae9c │ │ │ │ + bl 95aebc │ │ │ │ ldrh r3, [r4, #42] @ 0x2a │ │ │ │ ldrh r2, [r4, #40] @ 0x28 │ │ │ │ mov r0, r6 │ │ │ │ sub r3, r3, r2 │ │ │ │ str r4, [r6] │ │ │ │ str r3, [r6, #4] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -765377,15 +765377,15 @@ │ │ │ │ movge ip, r3 │ │ │ │ movlt r3, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp ip, #0 │ │ │ │ bne 3277fc │ │ │ │ mov ip, #0 │ │ │ │ str ip, [sp] │ │ │ │ - bl 95ac98 │ │ │ │ + bl 95acb8 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr ip, [r2, #20] │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldrh r3, [ip, #52] @ 0x34 │ │ │ │ ldr lr, [r1, #20] │ │ │ │ ldr ip, [ip, #56] @ 0x38 │ │ │ │ @@ -765442,15 +765442,15 @@ │ │ │ │ ldr ip, [r4, #8] │ │ │ │ cmp ip, #0 │ │ │ │ bne 32790c │ │ │ │ ldr r1, [r3, #56] @ 0x38 │ │ │ │ cmp r1, r2 │ │ │ │ bhi 3278b8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 327954 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ ldr r8, [r6, #20] │ │ │ │ ldr lr, [r3, #52] @ 0x34 │ │ │ │ ldr r1, [r8, #56] @ 0x38 │ │ │ │ cmp r1, lr │ │ │ │ @@ -765477,29 +765477,29 @@ │ │ │ │ cmp r2, #0 │ │ │ │ bne 327978 │ │ │ │ mov r2, #0 │ │ │ │ str r2, [sp] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ mov r2, r6 │ │ │ │ - bl 95ac98 │ │ │ │ + bl 95acb8 │ │ │ │ mov r3, #1 │ │ │ │ strb r3, [r6, #24] │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r3, [r6, #16] │ │ │ │ cmp r3, #0 │ │ │ │ bne 327acc │ │ │ │ ldr r3, [r7, #4] │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ b 327960 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ mov sl, #0 │ │ │ │ add r9, r6, #12 │ │ │ │ mov r8, r0 │ │ │ │ ldr r2, [r4, #20] │ │ │ │ ldr r3, [r6, #20] │ │ │ │ ldr r2, [r2, #52] @ 0x34 │ │ │ │ ldr r3, [r3, #56] @ 0x38 │ │ │ │ @@ -765508,15 +765508,15 @@ │ │ │ │ ldr r3, [r4, #16] │ │ │ │ cmp r3, #0 │ │ │ │ beq 327ab0 │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ str r6, [r4, #16] │ │ │ │ - bl 95ae9c │ │ │ │ + bl 95aebc │ │ │ │ ldr r1, [r6, #12] │ │ │ │ cmp r1, #0 │ │ │ │ beq 327ac4 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ ldr ip, [r3, #52] @ 0x34 │ │ │ │ b 327a58 │ │ │ │ mov r1, r2 │ │ │ │ @@ -765530,19 +765530,19 @@ │ │ │ │ movlt r3, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp r2, #0 │ │ │ │ bne 327a54 │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r9 │ │ │ │ str sl, [sp] │ │ │ │ - bl 95ac98 │ │ │ │ + bl 95acb8 │ │ │ │ cmp r8, #0 │ │ │ │ beq 327954 │ │ │ │ mov r0, r8 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ mov r4, r8 │ │ │ │ mov r8, r0 │ │ │ │ b 327a04 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ @@ -765896,15 +765896,15 @@ │ │ │ │ bhi 3282c0 │ │ │ │ ldrh r2, [r0, #14] │ │ │ │ cmp r2, r3 │ │ │ │ bls 3282a4 │ │ │ │ sub fp, r0, #28 │ │ │ │ add r0, fp, #28 │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ mov r9, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ str r7, [sp, #56] @ 0x38 │ │ │ │ subs r2, r0, #0 │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ subne r2, r2, #28 │ │ │ │ @@ -766061,15 +766061,15 @@ │ │ │ │ ldr r2, [r0, #4] │ │ │ │ cmp r2, #0 │ │ │ │ bne 3282b0 │ │ │ │ ldrh r2, [r0, #14] │ │ │ │ cmp r2, r3 │ │ │ │ bhi 32803c │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ cmp r0, #0 │ │ │ │ beq 328654 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ sub fp, r0, #28 │ │ │ │ b 328040 │ │ │ │ cmp r6, #0 │ │ │ │ addne r0, r6, r5 │ │ │ │ @@ -766091,15 +766091,15 @@ │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ add r3, r3, r6 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ beq 328478 │ │ │ │ add r0, r3, #28 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ ldr fp, [sp, #36] @ 0x24 │ │ │ │ cmp r0, #0 │ │ │ │ subne r0, r0, #28 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ b 328074 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldrh r3, [r3, #8] │ │ │ │ @@ -766197,20 +766197,20 @@ │ │ │ │ ldr r2, [r3, #32] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ cmp r2, #0 │ │ │ │ orrne r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ bne 328274 │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 32851c │ │ │ │ b 328274 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 328274 │ │ │ │ ldrb r3, [r4, #16] │ │ │ │ cmp r3, #0 │ │ │ │ beq 32850c │ │ │ │ ldrh sl, [r4, #14] │ │ │ │ ldrh r3, [r4, #12] │ │ │ │ @@ -766361,95 +766361,95 @@ │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r6, #0 │ │ │ │ mov r3, r0 │ │ │ │ sub sp, sp, #12 │ │ │ │ add r0, r0, #12 │ │ │ │ strb r6, [r3, #24] │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r3, r0, #0 │ │ │ │ str r3, [sp] │ │ │ │ beq 3288dc │ │ │ │ ldr r3, [sp] │ │ │ │ add r0, r3, #12 │ │ │ │ strb r6, [r3, #24] │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r9, r0, #0 │ │ │ │ beq 3288c8 │ │ │ │ add r0, r9, #12 │ │ │ │ strb r6, [r9, #24] │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs sl, r0, #0 │ │ │ │ beq 3288b8 │ │ │ │ add r0, sl, #12 │ │ │ │ strb r6, [sl, #24] │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs fp, r0, #0 │ │ │ │ beq 3288a8 │ │ │ │ add r0, fp, #12 │ │ │ │ strb r6, [fp, #24] │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 328898 │ │ │ │ add r0, r4, #12 │ │ │ │ strb r6, [r4, #24] │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 328888 │ │ │ │ add r0, r5, #12 │ │ │ │ strb r6, [r5, #24] │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r7, r0, #0 │ │ │ │ beq 328878 │ │ │ │ add r0, r7, #12 │ │ │ │ strb r6, [r7, #24] │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 328868 │ │ │ │ add r0, r8, #12 │ │ │ │ strb r6, [r8, #24] │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ cmp r0, #0 │ │ │ │ beq 328858 │ │ │ │ str r0, [sp, #4] │ │ │ │ bl 328768 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ cmp r0, #0 │ │ │ │ bne 328840 │ │ │ │ mov r0, r8 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r8, r0, #0 │ │ │ │ bne 32882c │ │ │ │ mov r0, r7 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r7, r0, #0 │ │ │ │ bne 328818 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 328804 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 3287f0 │ │ │ │ mov r0, fp │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs fp, r0, #0 │ │ │ │ bne 3287dc │ │ │ │ mov r0, sl │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs sl, r0, #0 │ │ │ │ bne 3287c8 │ │ │ │ mov r0, r9 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r9, r0, #0 │ │ │ │ bne 3287b4 │ │ │ │ ldr r0, [sp] │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r3, r0, #0 │ │ │ │ str r3, [sp] │ │ │ │ bne 32879c │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [r0, #388] @ 0x184 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -766985,20 +766985,20 @@ │ │ │ │ ldr r3, [r0, #372] @ 0x174 │ │ │ │ ldr r2, [r0, #376] @ 0x178 │ │ │ │ ldr r3, [r3, #40] @ 0x28 │ │ │ │ ldr r2, [r2, #96] @ 0x60 │ │ │ │ mov r7, r0 │ │ │ │ add r0, r1, #112 @ 0x70 │ │ │ │ ldr r8, [r3, r2, lsl #2] │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 32916c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r5, r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ lsr r2, r3, #5 │ │ │ │ ldr r2, [r8, r2, lsl #2] │ │ │ │ and r3, r3, #31 │ │ │ │ @@ -767069,15 +767069,15 @@ │ │ │ │ b 3291ec │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ add r0, r1, #112 @ 0x70 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ ldr r2, [r5, #376] @ 0x178 │ │ │ │ ldr r3, [r2, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r6, #0 │ │ │ │ beq 329314 │ │ │ │ @@ -767104,15 +767104,15 @@ │ │ │ │ beq 329324 │ │ │ │ ldr r2, [r5, #376] @ 0x178 │ │ │ │ ldr r3, [r2, #28] │ │ │ │ cmp r3, #0 │ │ │ │ movne r6, #1 │ │ │ │ bne 3292bc │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 3292a8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ @@ -767428,18 +767428,18 @@ │ │ │ │ tst r3, #8 │ │ │ │ bne 32a1a4 │ │ │ │ ldr r3, [sl, #116] @ 0x74 │ │ │ │ cmp r3, #192 @ 0xc0 │ │ │ │ movcs r3, #192 @ 0xc0 │ │ │ │ str r3, [fp, #-128] @ 0xffffff80 │ │ │ │ add r0, sl, #112 @ 0x70 │ │ │ │ - bl 95b41c │ │ │ │ + bl 95b43c │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 32a08c │ │ │ │ - bl 95b4a0 │ │ │ │ + bl 95b4c0 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [fp, #-88] @ 0xffffffa8 │ │ │ │ str r3, [fp, #-68] @ 0xffffffbc │ │ │ │ str r3, [fp, #-96] @ 0xffffffa0 │ │ │ │ str r3, [fp, #-104] @ 0xffffff98 │ │ │ │ str r3, [fp, #-108] @ 0xffffff94 │ │ │ │ str r3, [fp, #-84] @ 0xffffffac │ │ │ │ @@ -767517,15 +767517,15 @@ │ │ │ │ str r8, [fp, #-68] @ 0xffffffbc │ │ │ │ bl 3275d8 │ │ │ │ ldm r7, {r0, r1} │ │ │ │ cmp r5, #0 │ │ │ │ stmdb r6, {r0, r1} │ │ │ │ beq 329a10 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b4a0 │ │ │ │ + bl 95b4c0 │ │ │ │ mov r8, r5 │ │ │ │ mov r5, r0 │ │ │ │ b 32988c │ │ │ │ cmp r1, #0 │ │ │ │ ldr r1, [fp, #-80] @ 0xffffffb0 │ │ │ │ add r1, r1, r2 │ │ │ │ str r1, [fp, #-80] @ 0xffffffb0 │ │ │ │ @@ -768180,27 +768180,27 @@ │ │ │ │ sub sp, sp, #12 │ │ │ │ cmp r4, #0 │ │ │ │ mov r6, r1 │ │ │ │ mov r7, r0 │ │ │ │ beq 32a538 │ │ │ │ mov r2, #0 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl 95ae9c │ │ │ │ + bl 95aebc │ │ │ │ add r8, r6, #12 │ │ │ │ mov r0, r8 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 32a4b0 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ mov r9, #0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r8 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r4 │ │ │ │ - bl 95ae9c │ │ │ │ + bl 95aebc │ │ │ │ ldr r0, [r6, #16] │ │ │ │ str r0, [r4, #16] │ │ │ │ cmp r0, #0 │ │ │ │ beq 32a4c0 │ │ │ │ ldr r1, [r0, #12] │ │ │ │ add r0, r0, #12 │ │ │ │ cmp r1, #0 │ │ │ │ @@ -768218,19 +768218,19 @@ │ │ │ │ movlt r2, ip │ │ │ │ movlt r3, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp r2, #0 │ │ │ │ bne 32a458 │ │ │ │ mov r2, r4 │ │ │ │ str r9, [sp] │ │ │ │ - bl 95ac98 │ │ │ │ + bl 95acb8 │ │ │ │ cmp r5, #0 │ │ │ │ beq 32a4b0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ mov r4, r5 │ │ │ │ mov r5, r0 │ │ │ │ b 32a41c │ │ │ │ mov r3, #0 │ │ │ │ strb r3, [r6, #24] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ @@ -768256,30 +768256,30 @@ │ │ │ │ movlt r3, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp r2, #0 │ │ │ │ bne 32a4ec │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r7 │ │ │ │ str r9, [sp] │ │ │ │ - bl 95ac98 │ │ │ │ + bl 95acb8 │ │ │ │ b 32a494 │ │ │ │ mov r3, r1 │ │ │ │ b 32a488 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ blx r3 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ - bl 95ae9c │ │ │ │ + bl 95aebc │ │ │ │ b 32a3fc │ │ │ │ mov r3, r1 │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r7 │ │ │ │ str r9, [sp] │ │ │ │ - bl 95ac98 │ │ │ │ + bl 95acb8 │ │ │ │ b 32a494 │ │ │ │ ldr r3, [r1, #28] │ │ │ │ ldr ip, [r1] │ │ │ │ mov r2, r1 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr r3, [r0, #400] @ 0x190 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ @@ -768550,25 +768550,25 @@ │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ blx r3 │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95ae9c │ │ │ │ + bl 95aebc │ │ │ │ mov r3, #0 │ │ │ │ add r0, r4, #12 │ │ │ │ strb r3, [r4, #24] │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r0, r4 │ │ │ │ bl 328768 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 32a9dc │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r3, [r1, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldr ip, [pc, #48] @ 32aa3c │ │ │ │ @@ -769044,47 +769044,47 @@ │ │ │ │ ldr r3, [ip, #96] @ 0x60 │ │ │ │ mov r0, sl │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ add r4, r4, r3, lsl #2 │ │ │ │ bl 17ae8c │ │ │ │ str r0, [r4, #4] │ │ │ │ add r0, sl, #112 @ 0x70 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 32b1a4 │ │ │ │ ldrh r2, [r5, #12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ bl 17a7a0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 32b184 │ │ │ │ add r0, sl, #236 @ 0xec │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 32b1d4 │ │ │ │ ldrh r2, [r5, #12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ bl 17a7a0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 32b1b4 │ │ │ │ add r0, sl, #360 @ 0x168 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 32b204 │ │ │ │ ldrh r2, [r5, #12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r0, [r4, #4] │ │ │ │ bl 17a7a0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 32b1e4 │ │ │ │ ldr r3, [r7, #20] │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ cmp r2, r3 │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ ldrne r9, [sp, #40] @ 0x28 │ │ │ │ @@ -769260,27 +769260,27 @@ │ │ │ │ ldr r2, [r3, #52] @ 0x34 │ │ │ │ cmp r8, r2 │ │ │ │ bcc 32b594 │ │ │ │ ldr r3, [r3, #56] @ 0x38 │ │ │ │ cmp r8, r3 │ │ │ │ bcs 32b570 │ │ │ │ mov r0, r9 │ │ │ │ - bl 95b4a0 │ │ │ │ + bl 95b4c0 │ │ │ │ cmp r0, #0 │ │ │ │ beq 32b514 │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr r2, [r3, #52] @ 0x34 │ │ │ │ cmp r8, r2 │ │ │ │ bcc 32b514 │ │ │ │ ldr r3, [r3, #56] @ 0x38 │ │ │ │ cmp r8, r3 │ │ │ │ bcs 32b514 │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r9 │ │ │ │ - bl 95b4a0 │ │ │ │ + bl 95b4c0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 32b4e4 │ │ │ │ mov r1, r9 │ │ │ │ ldr r9, [r9, #16] │ │ │ │ cmp r9, #0 │ │ │ │ bne 32b514 │ │ │ │ ldr r2, [r1, #20] │ │ │ │ @@ -769601,26 +769601,26 @@ │ │ │ │ b 32b684 │ │ │ │ @ instruction: 0x011e559c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0xffffc8d0 │ │ │ │ @ instruction: 0xffffc888 │ │ │ │ tsteq lr, r4, asr #10 │ │ │ │ andeq r1, r0, r4, ror #4 │ │ │ │ - adcseq pc, r3, r0, lsl #10 │ │ │ │ + adcseq pc, r3, r0, lsr #10 │ │ │ │ andeq r0, r0, pc, asr #6 │ │ │ │ tsteq lr, r8, asr #14 │ │ │ │ - adceq r7, r1, r4, asr r3 │ │ │ │ - addseq r6, pc, r0, lsl #3 │ │ │ │ - adceq r7, r1, ip, asr fp │ │ │ │ - adceq r7, r1, r8, ror #21 │ │ │ │ - strdeq r7, [r1], r8 @ │ │ │ │ - addseq r6, pc, r8, lsr #2 │ │ │ │ - adceq r7, r1, r8, lsr fp │ │ │ │ - @ instruction: 0x00a172bc │ │ │ │ - addseq r6, pc, ip, ror #1 │ │ │ │ + adceq r7, r1, r4, ror r3 │ │ │ │ + addseq r6, pc, r0, lsr #3 │ │ │ │ + adceq r7, r1, ip, ror fp │ │ │ │ + adceq r7, r1, r8, lsl #22 │ │ │ │ + adceq r7, r1, r8, lsl r3 │ │ │ │ + addseq r6, pc, r8, asr #2 │ │ │ │ + adceq r7, r1, r8, asr fp │ │ │ │ + ldrdeq r7, [r1], ip @ │ │ │ │ + addseq r6, pc, ip, lsl #2 │ │ │ │ @ instruction: 0xffffaf50 │ │ │ │ @ instruction: 0xffffb09c │ │ │ │ @ instruction: 0xffffaf34 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r0, r5, lsl #8 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ @@ -770915,23 +770915,23 @@ │ │ │ │ moveq r4, #1 │ │ │ │ lslne r3, r3, #1 │ │ │ │ movne r2, r3 │ │ │ │ movne r4, #2 │ │ │ │ b 32cdac │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r0, r5, lsl #8 │ │ │ │ - adceq r7, r1, r8, asr #6 │ │ │ │ - adceq r6, r1, r0, lsl #22 │ │ │ │ - addseq r5, pc, r0, lsr r9 @ │ │ │ │ - adceq r7, r1, r4, ror r2 │ │ │ │ - adceq r6, r1, r0, asr #20 │ │ │ │ - addseq r5, pc, r0, ror r8 @ │ │ │ │ - adceq r7, r1, ip, asr #4 │ │ │ │ - adceq r6, r1, r8, ror #19 │ │ │ │ - addseq r5, pc, r8, lsl r8 @ │ │ │ │ + adceq r7, r1, r8, ror #6 │ │ │ │ + adceq r6, r1, r0, lsr #22 │ │ │ │ + addseq r5, pc, r0, asr r9 @ │ │ │ │ + umlaleq r7, r1, r4, r2 │ │ │ │ + adceq r6, r1, r0, ror #20 │ │ │ │ + umullseq r5, pc, r0, r8 @ │ │ │ │ + adceq r7, r1, ip, ror #4 │ │ │ │ + adceq r6, r1, r8, lsl #20 │ │ │ │ + addseq r5, pc, r8, lsr r8 @ │ │ │ │ ldr r0, [r0] │ │ │ │ and r0, r0, #528384 @ 0x81000 │ │ │ │ sub r0, r0, #528384 @ 0x81000 │ │ │ │ clz r0, r0 │ │ │ │ lsr r0, r0, #5 │ │ │ │ bx lr │ │ │ │ ldr r1, [r1, #4] │ │ │ │ @@ -771829,30 +771829,30 @@ │ │ │ │ add r4, r4, #1 │ │ │ │ mov r1, r0 │ │ │ │ str fp, [r0, #12] │ │ │ │ str r9, [r0, #28] │ │ │ │ str r7, [r0, #16] │ │ │ │ str r8, [r0, #24] │ │ │ │ add r0, sp, #24 │ │ │ │ - bl 95b4fc │ │ │ │ + bl 95b51c │ │ │ │ b 32dc38 │ │ │ │ add r3, r5, r4, lsl #5 │ │ │ │ mov r2, #32 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r3 │ │ │ │ bl 3b570 │ │ │ │ sub r7, r7, #1 │ │ │ │ add r4, r4, #1 │ │ │ │ mov r1, r0 │ │ │ │ str fp, [r0, #16] │ │ │ │ str r9, [r0, #24] │ │ │ │ str r7, [r0, #12] │ │ │ │ str r8, [r0, #28] │ │ │ │ add r0, sp, #28 │ │ │ │ - bl 95b4fc │ │ │ │ + bl 95b51c │ │ │ │ b 32dc38 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ ldr r8, [sp, #16] │ │ │ │ mov r4, fp │ │ │ │ mov r5, r7 │ │ │ │ add r3, sp, #52 @ 0x34 │ │ │ │ mov r1, r8 │ │ │ │ @@ -771906,15 +771906,15 @@ │ │ │ │ mov r5, r0 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ ldr r3, [r4, r3, lsl #2] │ │ │ │ str r3, [sp, #32] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldm r8, {r1, r2} │ │ │ │ - bl 95b57c │ │ │ │ + bl 95b59c │ │ │ │ cmp r0, #0 │ │ │ │ beq 32de7c │ │ │ │ ldr r2, [r0, #28] │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r2, [r2, #96] @ 0x60 │ │ │ │ cmp r2, r3 │ │ │ │ bcs 32de6c │ │ │ │ @@ -771922,23 +771922,23 @@ │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ ldr r2, [r2, #96] @ 0x60 │ │ │ │ ldr r1, [r4, r3, lsl #2] │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r1, r2 │ │ │ │ strhi r2, [r4, r3, lsl #2] │ │ │ │ ldm r8, {r1, r2} │ │ │ │ - bl 95b5b0 │ │ │ │ + bl 95b5d0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 32de3c │ │ │ │ ldr r3, [r5] │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldm r7, {r1, r2} │ │ │ │ - bl 95b57c │ │ │ │ + bl 95b59c │ │ │ │ subs sl, r0, #0 │ │ │ │ movne r6, #0 │ │ │ │ bne 32def0 │ │ │ │ b 32df50 │ │ │ │ cmp r6, #0 │ │ │ │ beq 32deb8 │ │ │ │ ldr r3, [r6, #24] │ │ │ │ @@ -771951,15 +771951,15 @@ │ │ │ │ cmp r3, r9 │ │ │ │ beq 32ded8 │ │ │ │ mov r1, r9 │ │ │ │ bl 2fc170 │ │ │ │ mov r6, sl │ │ │ │ mov r0, sl │ │ │ │ ldm r7, {r1, r2} │ │ │ │ - bl 95b5b0 │ │ │ │ + bl 95b5d0 │ │ │ │ subs sl, r0, #0 │ │ │ │ beq 32df50 │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r0, [sl, #24] │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ ldr r1, [r4, r3, lsl #2] │ │ │ │ ldr r2, [r0, #96] @ 0x60 │ │ │ │ @@ -772845,15 +772845,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r8] │ │ │ │ bl 33fff8 │ │ │ │ mov r1, r9 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 9530c0 │ │ │ │ + bl 9530e0 │ │ │ │ ldr r3, [r9, #32] │ │ │ │ cmp r3, r6 │ │ │ │ movcc r3, r6 │ │ │ │ str r3, [r9, #32] │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ andeq r0, r0, r3, lsl #8 │ │ │ │ @@ -772912,15 +772912,15 @@ │ │ │ │ mov r1, #60 @ 0x3c │ │ │ │ mov sl, r0 │ │ │ │ ldr r0, [r9, #8] │ │ │ │ bl 17d300 │ │ │ │ mov fp, r0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r9, #8] │ │ │ │ - bl 9531a0 │ │ │ │ + bl 9531c0 │ │ │ │ ldr r3, [sl, #8] │ │ │ │ str sl, [fp, #28] │ │ │ │ bic r3, r3, #65536 @ 0x10000 │ │ │ │ str r3, [sl, #8] │ │ │ │ str fp, [sl, #60] @ 0x3c │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ b 32ed74 │ │ │ │ @@ -774039,15 +774039,15 @@ │ │ │ │ cmp ip, lr │ │ │ │ movcc ip, lr │ │ │ │ cmp r1, r3 │ │ │ │ str ip, [r2, #48] @ 0x30 │ │ │ │ bne 32ff58 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ mov r1, r5 │ │ │ │ - bl 953110 │ │ │ │ + bl 953130 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ ldr r3, [pc, #1288] @ 33049c │ │ │ │ lsr lr, r0, #7 │ │ │ │ cmp r0, r3 │ │ │ │ beq 33024c │ │ │ │ ldr ip, [r4, #20] │ │ │ │ subs r7, lr, #8 │ │ │ │ @@ -774375,16 +774375,16 @@ │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ eoreq r0, r0, #21 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ andmi r0, r0, r1, lsl #4 │ │ │ │ @ instruction: 0xfffff3c4 │ │ │ │ andeq r0, r0, r1, lsr #5 │ │ │ │ @ instruction: 0xfffff218 │ │ │ │ - adcseq sl, r3, r0, rrx │ │ │ │ - adcseq sl, r3, r4, asr #32 │ │ │ │ + adcseq sl, r3, r0, lsl #1 │ │ │ │ + adcseq sl, r3, r4, rrx │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r2, [pc, #2092] @ 330d18 │ │ │ │ @@ -774468,28 +774468,28 @@ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ strne r8, [r2, #4] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ str r0, [sp, #16] │ │ │ │ str r2, [r3, #16] │ │ │ │ mov r0, fp │ │ │ │ str r2, [r3, #20] │ │ │ │ - bl 9534b4 │ │ │ │ + bl 9534d4 │ │ │ │ ldr r4, [fp, #16] │ │ │ │ cmp r8, r4 │ │ │ │ sub r4, r4, #96 @ 0x60 │ │ │ │ str r0, [fp, #8] │ │ │ │ bne 330658 │ │ │ │ b 33081c │ │ │ │ ldr r0, [fp, #8] │ │ │ │ mov r1, #60 @ 0x3c │ │ │ │ bl 17d300 │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [fp, #8] │ │ │ │ - bl 9531a0 │ │ │ │ + bl 9531c0 │ │ │ │ ldr r3, [r4, #100] @ 0x64 │ │ │ │ str r4, [r7, #28] │ │ │ │ cmp r8, r3 │ │ │ │ str r7, [r4, #60] @ 0x3c │ │ │ │ sub r4, r3, #96 @ 0x60 │ │ │ │ bne 330654 │ │ │ │ ldr r4, [fp, #16] │ │ │ │ @@ -774592,15 +774592,15 @@ │ │ │ │ cmp r8, r4 │ │ │ │ sub r4, r4, #96 @ 0x60 │ │ │ │ bne 330698 │ │ │ │ ldr r0, [fp, #8] │ │ │ │ ldr r1, [pc, #1296] @ 330d34 │ │ │ │ mov r2, #0 │ │ │ │ add r1, pc, r1 │ │ │ │ - bl 9531e0 │ │ │ │ + bl 953200 │ │ │ │ ldr r1, [fp, #16] │ │ │ │ mov r2, #0 │ │ │ │ ldr r4, [r1, #4] │ │ │ │ cmp r8, r1 │ │ │ │ sub r4, r4, #96 @ 0x60 │ │ │ │ sub r1, r1, #96 @ 0x60 │ │ │ │ str r2, [fp, #36] @ 0x24 │ │ │ │ @@ -775457,17 +775457,17 @@ │ │ │ │ tstpeq sp, r8, lsr r1 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq sl, fp, r5, lsl #16 │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r0, lr, lsl r3 │ │ │ │ tsteq sp, r0, asr lr │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ - @ instruction: 0x00b38eb4 │ │ │ │ - adceq ip, r0, r4, asr #25 │ │ │ │ - ldrdeq fp, [lr], r8 @ │ │ │ │ + @ instruction: 0x00b38ed4 │ │ │ │ + adceq ip, r0, r4, ror #25 │ │ │ │ + strdeq fp, [lr], r8 @ │ │ │ │ @ instruction: 0x000001b6 │ │ │ │ mrrcne 0, 0, r0, r0, cr15 @ │ │ │ │ ldr r3, [r0] │ │ │ │ ands r3, r3, #4096 @ 0x1000 │ │ │ │ beq 3315fc │ │ │ │ ldr r0, [r0, #28] │ │ │ │ cmp r0, #0 │ │ │ │ @@ -775519,15 +775519,15 @@ │ │ │ │ cmp r3, r5 │ │ │ │ str ip, [r2, #16] │ │ │ │ bne 331668 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ mov r2, #0 │ │ │ │ add r1, r1, #28 │ │ │ │ add r0, r0, #64 @ 0x40 │ │ │ │ - b 95ae9c │ │ │ │ + b 95aebc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ ldr ip, [r2, #96] @ 0x60 │ │ │ │ ldr r3, [r1, #20] │ │ │ │ @@ -775539,23 +775539,23 @@ │ │ │ │ ldr r1, [r2, #4] │ │ │ │ lsr ip, r3, #5 │ │ │ │ ldr r2, [r1, ip, lsl #2] │ │ │ │ mov lr, #1 │ │ │ │ and r3, r3, #31 │ │ │ │ orr r3, r2, lr, lsl r3 │ │ │ │ str r3, [r1, ip, lsl #2] │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r1, r4 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r5 │ │ │ │ bl 3316a8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 331700 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -775683,15 +775683,15 @@ │ │ │ │ movge ip, r3 │ │ │ │ movlt r3, #1 │ │ │ │ movge r3, #0 │ │ │ │ cmp ip, #0 │ │ │ │ bne 331904 │ │ │ │ mov ip, #0 │ │ │ │ str ip, [sp] │ │ │ │ - bl 95ac98 │ │ │ │ + bl 95acb8 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr ip, [r2, #20] │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldrh r3, [ip, #52] @ 0x34 │ │ │ │ ldr lr, [r1, #20] │ │ │ │ ldr ip, [ip, #56] @ 0x38 │ │ │ │ @@ -775731,15 +775731,15 @@ │ │ │ │ ldrh r3, [r0, #14] │ │ │ │ cmp r3, r1 │ │ │ │ bhi 3319a8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ cmp r0, #0 │ │ │ │ beq 331a08 │ │ │ │ sub r0, r0, #28 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, #0 │ │ │ │ @@ -775786,15 +775786,15 @@ │ │ │ │ cmp r1, #0 │ │ │ │ bne 331aec │ │ │ │ ldr r1, [r3, #48] @ 0x30 │ │ │ │ cmp r1, #0 │ │ │ │ ldrheq r3, [r3, #42] @ 0x2a │ │ │ │ subeq r3, r3, r2 │ │ │ │ addeq r6, r6, r3 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ cmp r0, #0 │ │ │ │ sub r3, r0, #28 │ │ │ │ bne 331aa0 │ │ │ │ cmp r8, r6 │ │ │ │ movhi sl, r4 │ │ │ │ movhi r8, r6 │ │ │ │ add r4, r4, r9 │ │ │ │ @@ -776031,25 +776031,25 @@ │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #28 │ │ │ │ mov sl, r0 │ │ │ │ add r0, r0, #12 │ │ │ │ mov r8, r1 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 331ed8 │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ beq 331ee0 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r8 │ │ │ │ bl 331e84 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 331eb0 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sl, #20] │ │ │ │ ldr r2, [r4, #20] │ │ │ │ ldr r0, [r3] │ │ │ │ @@ -776227,15 +776227,15 @@ │ │ │ │ beq 3321f8 │ │ │ │ ldr fp, [pc, #496] @ 332394 │ │ │ │ add r8, r8, r5 │ │ │ │ ldrh r3, [r4, #40] @ 0x28 │ │ │ │ cmp r3, r8 │ │ │ │ bcs 3321f8 │ │ │ │ add r0, r4, #28 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ cmp r0, #0 │ │ │ │ beq 332200 │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ sub r5, r0, #28 │ │ │ │ cmp r3, #0 │ │ │ │ beq 33220c │ │ │ │ ldr r1, [r3, #24] │ │ │ │ @@ -776763,15 +776763,15 @@ │ │ │ │ bne 332918 │ │ │ │ b 3328f0 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ands r0, r6, #2 │ │ │ │ bne 3328a4 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - adcseq r7, r3, r6, asr #24 │ │ │ │ + adcseq r7, r3, r6, ror #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r8, [r2, #28] │ │ │ │ ldr r4, [r0, #68] @ 0x44 │ │ │ │ ldr r3, [r8, #4] │ │ │ │ @@ -776909,18 +776909,18 @@ │ │ │ │ b 332aa0 │ │ │ │ cmp r3, #1 │ │ │ │ bne 332b84 │ │ │ │ b 332aa0 │ │ │ │ andeq r0, r0, r3, lsl #8 │ │ │ │ andeq r0, r0, r6, lsr #6 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - umlalseq r7, r3, r2, r8 │ │ │ │ - adcseq r7, r3, r8, ror r8 │ │ │ │ + @ instruction: 0x00b378b2 │ │ │ │ + umlalseq r7, r3, r8, r8 │ │ │ │ andeq r0, r0, r5, lsl #8 │ │ │ │ - adcseq r7, r3, r6, asr #15 │ │ │ │ + adcseq r7, r3, r6, ror #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r6, [r1, #16] │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp r6, #0 │ │ │ │ @@ -778052,23 +778052,23 @@ │ │ │ │ mov r1, #4 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ add r2, r2, #31 │ │ │ │ lsr r2, r2, #5 │ │ │ │ bl 17d3e0 │ │ │ │ str r0, [r4, #4] │ │ │ │ mov r0, r7 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 333e64 │ │ │ │ mov r1, r4 │ │ │ │ mov r2, r9 │ │ │ │ mov r0, r7 │ │ │ │ bl 3316a8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 333e44 │ │ │ │ ldr r1, [sl, #36] @ 0x24 │ │ │ │ b 333dec │ │ │ │ bic r3, r3, #8 │ │ │ │ str r3, [r7] │ │ │ │ ldr r3, [r4, #8] │ │ │ │ @@ -778570,24 +778570,24 @@ │ │ │ │ add r0, r1, #12 │ │ │ │ lsr r1, r3, #5 │ │ │ │ ldr r2, [ip, r1, lsl #2] │ │ │ │ mov lr, #1 │ │ │ │ and r3, r3, #31 │ │ │ │ orr r3, r2, lr, lsl r3 │ │ │ │ str r3, [ip, r1, lsl #2] │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r1, r4 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ mov r0, r7 │ │ │ │ bl 3345cc │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 33465c │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -778679,23 +778679,23 @@ │ │ │ │ mov r2, r0 │ │ │ │ ldm r3, {r0, r1} │ │ │ │ stm r2, {r0, r1} │ │ │ │ ldr r1, [r4, #20] │ │ │ │ ldr r0, [r6, #12] │ │ │ │ bl 17a7a0 │ │ │ │ add r0, r4, #12 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r4, r0, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ bl 3347a4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 334810 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r3, [r1] │ │ │ │ ands r2, r3, #2 │ │ │ │ beq 334860 │ │ │ │ and r3, r3, #4 │ │ │ │ @@ -779250,15 +779250,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ ldrne r3, [r4, #32] │ │ │ │ subne r3, r3, r5 │ │ │ │ strne r3, [r4, #32] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ add r1, r6, #40 @ 0x28 │ │ │ │ add r0, r4, #28 │ │ │ │ - bl 95ae9c │ │ │ │ + bl 95aebc │ │ │ │ ldrb r3, [r4, #101] @ 0x65 │ │ │ │ cmp r3, #0 │ │ │ │ bne 335110 │ │ │ │ ldr r3, [r6, #20] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #4 │ │ │ │ popne {r4, r5, r6, pc} │ │ │ │ @@ -779268,15 +779268,15 @@ │ │ │ │ cmp r2, #0 │ │ │ │ str r3, [r4, #32] │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ add r1, r6, #28 │ │ │ │ add r0, r4, #24 │ │ │ │ mov r2, #0 │ │ │ │ pop {r4, r5, r6, lr} │ │ │ │ - b 95ae9c │ │ │ │ + b 95aebc │ │ │ │ sub sp, sp, #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ add fp, sp, #32 │ │ │ │ str r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, sp, #52 @ 0x34 │ │ │ │ @@ -779507,15 +779507,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r2, [r0, #52] @ 0x34 │ │ │ │ str r1, [r0, #56] @ 0x38 │ │ │ │ strb r3, [r0, #65] @ 0x41 │ │ │ │ mov r6, r0 │ │ │ │ add r0, r0, #12 │ │ │ │ mov r5, r1 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r4, r0, #0 │ │ │ │ beq 335564 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ ldr r2, [r6, #20] │ │ │ │ ldr r1, [r3, #52] @ 0x34 │ │ │ │ ldr r2, [r2, #52] @ 0x34 │ │ │ │ ldr r0, [r5] │ │ │ │ @@ -779532,15 +779532,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 33513c │ │ │ │ ldm r7, {r2, r3} │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 3354b8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r4, r0, #0 │ │ │ │ bne 335500 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldrh r2, [r3, #8] │ │ │ │ clz r3, r2 │ │ │ │ cmp r2, #0 │ │ │ │ @@ -779640,24 +779640,24 @@ │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 3354b8 │ │ │ │ ldr r3, [fp] │ │ │ │ add r0, r8, #12 │ │ │ │ str fp, [r8, #56] @ 0x38 │ │ │ │ str r3, [r8, #52] @ 0x34 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 335738 │ │ │ │ ldr r1, [r5, #20] │ │ │ │ mov r3, r4 │ │ │ │ mov r2, fp │ │ │ │ mov r0, r6 │ │ │ │ bl 335580 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 335714 │ │ │ │ add sp, sp, #52 @ 0x34 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldrh r2, [r5, #10] │ │ │ │ b 335678 │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ @@ -779815,15 +779815,15 @@ │ │ │ │ strne r3, [r4, #32] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r3, r1 │ │ │ │ mov r1, ip │ │ │ │ mov ip, #0 │ │ │ │ str ip, [sp] │ │ │ │ - bl 95ac98 │ │ │ │ + bl 95acb8 │ │ │ │ ldrb r3, [r4, #101] @ 0x65 │ │ │ │ cmp r3, #0 │ │ │ │ bne 3359e4 │ │ │ │ ldr r3, [r6, #20] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #4 │ │ │ │ bne 33593c │ │ │ │ @@ -779901,15 +779901,15 @@ │ │ │ │ bne 335ae8 │ │ │ │ ldr r3, [r1, #20] │ │ │ │ b 335aac │ │ │ │ mov r3, r1 │ │ │ │ mov r1, ip │ │ │ │ mov ip, #0 │ │ │ │ str ip, [sp] │ │ │ │ - bl 95ac98 │ │ │ │ + bl 95acb8 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r1, [ip, #4] │ │ │ │ cmp r1, #0 │ │ │ │ beq 335b80 │ │ │ │ ldrb r3, [r1, #39] @ 0x27 │ │ │ │ mov ip, r1 │ │ │ │ @@ -780198,18 +780198,18 @@ │ │ │ │ ldr r2, [r4, #32] │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ cmp r2, r3 │ │ │ │ bhi 336084 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ add r0, r4, #28 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 335fa4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ ldrb r3, [r5, #26] │ │ │ │ add r8, sp, #16 │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r0 │ │ │ │ bne 33600c │ │ │ │ ldrb r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -780219,15 +780219,15 @@ │ │ │ │ bl 32a994 │ │ │ │ ldr r2, [r4, #36] @ 0x24 │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ cmp r2, r3 │ │ │ │ bls 335fa4 │ │ │ │ subs r0, r6, #0 │ │ │ │ beq 335fa4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ mov r5, r6 │ │ │ │ ldrb r3, [r5, #26] │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r0 │ │ │ │ bne 33600c │ │ │ │ ldrb r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -780248,18 +780248,18 @@ │ │ │ │ add r1, r5, #12 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 334e20 │ │ │ │ b 335ff0 │ │ │ │ add r0, r4, #24 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 335fb4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ ldrb r3, [r5, #38] @ 0x26 │ │ │ │ add r8, sp, #16 │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r0 │ │ │ │ bne 3360d4 │ │ │ │ ldrb r3, [r5, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -780269,15 +780269,15 @@ │ │ │ │ bl 32a994 │ │ │ │ ldr r2, [r4, #32] │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ cmp r2, r3 │ │ │ │ bls 335fb4 │ │ │ │ subs r0, r6, #0 │ │ │ │ beq 335fb4 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ mov r5, r6 │ │ │ │ ldrb r3, [r5, #38] @ 0x26 │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r0 │ │ │ │ bne 3360d4 │ │ │ │ ldrb r3, [r5, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ @@ -780325,15 +780325,15 @@ │ │ │ │ mov r5, r0 │ │ │ │ bne 336284 │ │ │ │ add r4, r5, #24 │ │ │ │ add r7, r6, #28 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95ae9c │ │ │ │ + bl 95aebc │ │ │ │ ldr r2, [r5, #24] │ │ │ │ cmp r2, #0 │ │ │ │ beq 336374 │ │ │ │ ldrb r0, [r6, #67] @ 0x43 │ │ │ │ b 336208 │ │ │ │ cmp r0, #0 │ │ │ │ bne 336264 │ │ │ │ @@ -780365,29 +780365,29 @@ │ │ │ │ b 3361e0 │ │ │ │ mov r3, r1 │ │ │ │ mov r1, r2 │ │ │ │ mov ip, #0 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ str ip, [sp] │ │ │ │ - bl 95ac98 │ │ │ │ + bl 95acb8 │ │ │ │ b 336188 │ │ │ │ ldr r1, [r2, #4] │ │ │ │ cmp r1, #0 │ │ │ │ beq 33638c │ │ │ │ ldrb r3, [r1, #39] @ 0x27 │ │ │ │ mov r2, r1 │ │ │ │ cmp r3, #0 │ │ │ │ beq 336264 │ │ │ │ b 33623c │ │ │ │ add r7, r0, #28 │ │ │ │ add r8, r6, #40 @ 0x28 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl 95ae9c │ │ │ │ + bl 95aebc │ │ │ │ ldr r2, [r5, #28] │ │ │ │ cmp r2, #0 │ │ │ │ beq 336380 │ │ │ │ ldrb r0, [r6, #67] @ 0x43 │ │ │ │ b 3362e0 │ │ │ │ cmp r0, #0 │ │ │ │ bne 33631c │ │ │ │ @@ -780427,15 +780427,15 @@ │ │ │ │ b 336314 │ │ │ │ mov r3, r1 │ │ │ │ mov r1, r2 │ │ │ │ mov ip, #0 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r7 │ │ │ │ str ip, [sp] │ │ │ │ - bl 95ac98 │ │ │ │ + bl 95acb8 │ │ │ │ ldrb r3, [r5, #101] @ 0x65 │ │ │ │ cmp r3, #0 │ │ │ │ bne 3361a8 │ │ │ │ ldr r3, [r4] │ │ │ │ tst r3, #4 │ │ │ │ bne 336188 │ │ │ │ b 3361a8 │ │ │ │ @@ -781015,15 +781015,15 @@ │ │ │ │ cmp r2, r3 │ │ │ │ bhi 337a38 │ │ │ │ ldr r2, [r4, #32] │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ cmp r2, r3 │ │ │ │ bhi 337980 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 336dac │ │ │ │ ldr sl, [pc, #1800] @ 3373a0 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ mov r9, r8 │ │ │ │ str r7, [sp, #20] │ │ │ │ ldr r7, [r9, #20] │ │ │ │ @@ -781085,15 +781085,15 @@ │ │ │ │ cmp r3, #0 │ │ │ │ bne 336ccc │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r5, r1 │ │ │ │ bcc 336d30 │ │ │ │ ldr r9, [sp, #16] │ │ │ │ mov r0, r9 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r9, r0, #0 │ │ │ │ bne 336ca0 │ │ │ │ ldr r7, [sp, #20] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r0, [r3, #36] @ 0x24 │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r6, [sp, #12] │ │ │ │ @@ -781117,24 +781117,24 @@ │ │ │ │ ldr r2, [r3, #8] │ │ │ │ mov r0, r4 │ │ │ │ add r2, r2, #31 │ │ │ │ lsr r2, r2, #5 │ │ │ │ bl 17d3e0 │ │ │ │ str r0, [r5, #16] │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 336e4c │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 3345cc │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 336e28 │ │ │ │ ldr r0, [r6, #36] @ 0x24 │ │ │ │ add r8, r8, #1 │ │ │ │ cmp r8, r0 │ │ │ │ bcc 336dd4 │ │ │ │ ldr r8, [sp, #12] │ │ │ │ @@ -781184,21 +781184,21 @@ │ │ │ │ cmp r6, r0 │ │ │ │ bcc 336eb8 │ │ │ │ ldr r9, [r9, #100] @ 0x64 │ │ │ │ cmp r7, r9 │ │ │ │ sub r9, r9, #96 @ 0x60 │ │ │ │ bne 336e74 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r5, r0, #0 │ │ │ │ ldrne r6, [sp, #12] │ │ │ │ bne 336f4c │ │ │ │ b 336564 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 336564 │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ ldr r1, [r5, #20] │ │ │ │ ldr r2, [r3, #40] @ 0x28 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ @@ -781381,23 +781381,23 @@ │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r3, #96] @ 0x60 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ add r7, r7, r3, lsl #3 │ │ │ │ bl 17ae8c │ │ │ │ str r0, [r7, #12] │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 337268 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3347a4 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ subs r5, r0, #0 │ │ │ │ bne 337248 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [r4, #96] @ 0x60 │ │ │ │ ldr r3, [r3, #96] @ 0x60 │ │ │ │ add r3, r3, r3, lsl #1 │ │ │ │ add r3, r2, r3, lsl #3 │ │ │ │ @@ -781847,18 +781847,18 @@ │ │ │ │ ldmdb r3, {r2, r3} │ │ │ │ mov r0, fp │ │ │ │ bl 335e90 │ │ │ │ ldr r1, [r7, #28] │ │ │ │ ldr r2, [fp, #16] │ │ │ │ b 337788 │ │ │ │ add r0, r4, #24 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 336c80 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ cmp r5, #0 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ mov r9, r0 │ │ │ │ bne 3379f0 │ │ │ │ mov r2, r6 │ │ │ │ ldr r1, [r8, #-8] │ │ │ │ mov r0, r4 │ │ │ │ @@ -781869,42 +781869,42 @@ │ │ │ │ ldr r2, [r4, #32] │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ cmp r2, r3 │ │ │ │ bls 336c80 │ │ │ │ cmp r9, #0 │ │ │ │ beq 336c80 │ │ │ │ mov r0, r9 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ cmp r5, #0 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, r0 │ │ │ │ beq 3379a4 │ │ │ │ ldr r1, [r8, #-8] │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 33491c │ │ │ │ cmp r0, #0 │ │ │ │ beq 3379a4 │ │ │ │ subs r0, r9, #0 │ │ │ │ beq 336c80 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ mov r8, r9 │ │ │ │ ldr r1, [r9, #-8] │ │ │ │ mov r9, r0 │ │ │ │ b 3379f4 │ │ │ │ ldrh r3, [r7, #8] │ │ │ │ cmp r3, #0 │ │ │ │ clzne r3, r3 │ │ │ │ rsbne r3, r3, #32 │ │ │ │ b 337550 │ │ │ │ add r0, r4, #28 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r8, r0, #0 │ │ │ │ beq 336c70 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ cmp r5, #0 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ ldrne r1, [r8, #-20] @ 0xffffffec │ │ │ │ mov r9, r0 │ │ │ │ bne 337abc │ │ │ │ ldr r1, [r8, #-20] @ 0xffffffec │ │ │ │ ldr r3, [r1, #48] @ 0x30 │ │ │ │ @@ -781919,43 +781919,43 @@ │ │ │ │ ldr r2, [r4, #36] @ 0x24 │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ cmp r2, r3 │ │ │ │ bls 336c70 │ │ │ │ cmp r9, #0 │ │ │ │ beq 336c70 │ │ │ │ mov r0, r9 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ mov r8, r9 │ │ │ │ cmp r5, #0 │ │ │ │ ldrne r1, [r8, #-20] @ 0xffffffec │ │ │ │ mov r9, r0 │ │ │ │ beq 337a60 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 33491c │ │ │ │ cmp r0, #0 │ │ │ │ beq 337a60 │ │ │ │ subs r0, r9, #0 │ │ │ │ beq 336c70 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ mov r8, r9 │ │ │ │ ldr r1, [r9, #-20] @ 0xffffffec │ │ │ │ mov r9, r0 │ │ │ │ b 337abc │ │ │ │ ldrb r3, [r8, #27] │ │ │ │ cmp r3, #0 │ │ │ │ bne 337a7c │ │ │ │ b 337a70 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ ldr r8, [r3, #96] @ 0x60 │ │ │ │ - bl 95b3f4 │ │ │ │ + bl 95b414 │ │ │ │ subs r5, r0, #0 │ │ │ │ beq 337b64 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ add r8, r8, r8, lsl #1 │ │ │ │ add r7, r7, r8, lsl #3 │ │ │ │ mov r8, r0 │ │ │ │ ldr r1, [r5, #20] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ lsr r0, r3, #5 │ │ │ │ @@ -781963,15 +781963,15 @@ │ │ │ │ and r3, r3, #31 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ beq 337cf8 │ │ │ │ cmp r8, #0 │ │ │ │ beq 337b64 │ │ │ │ mov r0, r8 │ │ │ │ - bl 95b444 │ │ │ │ + bl 95b464 │ │ │ │ mov r5, r8 │ │ │ │ mov r8, r0 │ │ │ │ b 337b24 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr lr, [r4, #88] @ 0x58 │ │ │ │ ldr r3, [r3, #96] @ 0x60 │ │ │ │ ldr r8, [r4, #96] @ 0x60 │ │ │ │ @@ -783200,15 +783200,15 @@ │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r7, [pc, #100] @ 338efc │ │ │ │ mov r5, #0 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, sp │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ - bl 945acc │ │ │ │ + bl 945aec │ │ │ │ ldr r4, [r4] │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ orr r0, r5, r0 │ │ │ │ and r5, r0, #255 @ 0xff │ │ │ │ beq 338e60 │ │ │ │ cmp r4, #0 │ │ │ │ @@ -783280,15 +783280,15 @@ │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r7, [pc, #100] @ 33903c │ │ │ │ mov r5, #0 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, sp │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ - bl 945acc │ │ │ │ + bl 945aec │ │ │ │ ldr r4, [r4] │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ orr r0, r5, r0 │ │ │ │ and r5, r0, #255 @ 0xff │ │ │ │ beq 338fa0 │ │ │ │ cmp r4, #0 │ │ │ │ @@ -783395,15 +783395,15 @@ │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r7, [pc, #100] @ 339208 │ │ │ │ mov r5, #0 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, sp │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ - bl 945acc │ │ │ │ + bl 945aec │ │ │ │ ldr r4, [r4] │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r3, #0 │ │ │ │ orr r0, r5, r0 │ │ │ │ and r5, r0, #255 @ 0xff │ │ │ │ beq 33916c │ │ │ │ cmp r4, #0 │ │ │ │ @@ -783568,15 +783568,15 @@ │ │ │ │ lsl r8, r8, #16 │ │ │ │ lsr r8, r8, #16 │ │ │ │ b 33933c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ tsteq sp, r8, asr #27 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ tsteq sp, ip, lsl #27 │ │ │ │ - adcseq r1, r3, r8, asr #12 │ │ │ │ + adcseq r1, r3, r8, ror #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr r3, [r1, #96] @ 0x60 │ │ │ │ add r9, r1, #84 @ 0x54 │ │ │ │ @@ -784287,15 +784287,15 @@ │ │ │ │ str r3, [r0, #28] │ │ │ │ ldrh r3, [r3, #8] │ │ │ │ strh r3, [r0, #8] │ │ │ │ b 339a34 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ tsteq sp, r8, lsl #15 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq r1, r3, r0, ror #1 │ │ │ │ + adcseq r1, r3, r0, lsl #2 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ @ instruction: 0x011d659c │ │ │ │ andeq r0, r0, r5, lsl #3 │ │ │ │ andeq r0, r0, r7, lsr r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ @@ -784693,15 +784693,15 @@ │ │ │ │ mov r3, #4 │ │ │ │ mov r2, #1 │ │ │ │ b 33a49c │ │ │ │ ldr r1, [pc, #32] @ 33a614 │ │ │ │ mov r3, #4 │ │ │ │ mov r2, #1 │ │ │ │ b 33a49c │ │ │ │ - adcseq r0, r3, r8, lsr r5 │ │ │ │ + adcseq r0, r3, r8, asr r5 │ │ │ │ andeq r0, r0, lr, lsr r3 │ │ │ │ andeq r0, r0, sp, lsr r3 │ │ │ │ andeq r0, r0, r1, asr #6 │ │ │ │ andeq r0, r0, pc, lsr r3 │ │ │ │ andeq r0, r0, r7, lsr r3 │ │ │ │ andeq r0, r0, r9, lsr r3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -785017,17 +785017,17 @@ │ │ │ │ ldr r1, [pc, #24] @ 33ab10 │ │ │ │ ldr r0, [pc, #24] @ 33ab14 │ │ │ │ ldr r2, [pc, #24] @ 33ab18 │ │ │ │ add r3, pc, r3 │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 2fa840 │ │ │ │ - adcseq pc, r2, r4, ror pc @ │ │ │ │ - adceq r3, r0, r8, asr #13 │ │ │ │ - ldrdeq r1, [lr], ip @ │ │ │ │ + umlalseq pc, r2, r4, pc @ │ │ │ │ + adceq r3, r0, r8, ror #13 │ │ │ │ + strdeq r1, [lr], ip @ │ │ │ │ andeq r0, r0, r6, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr r3, [r1, #96] @ 0x60 │ │ │ │ @@ -785097,15 +785097,15 @@ │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r1, [pc, #12] @ 33ac4c │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 317990 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ - umlaleq r9, r0, r0, r4 │ │ │ │ + @ instruction: 0x00a094b0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, sp, #28 │ │ │ │ mov r5, r1 │ │ │ │ str r2, [sp, #20] │ │ │ │ @@ -786039,15 +786039,15 @@ │ │ │ │ mov r3, #3 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #812 @ 0x32c │ │ │ │ b 33b9ec │ │ │ │ ldr r1, [pc, #28] @ 33bb1c │ │ │ │ mov r3, #3 │ │ │ │ b 33b9e8 │ │ │ │ - @ instruction: 0x00b2eff1 │ │ │ │ + adcseq pc, r2, r1, lsl r0 @ │ │ │ │ andeq r0, r0, r3, lsr r3 │ │ │ │ andeq r0, r0, r2, lsr r3 │ │ │ │ andeq r0, r0, r6, lsr r3 │ │ │ │ andeq r0, r0, r5, lsr r3 │ │ │ │ andeq r0, r0, r1, lsr r3 │ │ │ │ andeq r0, r0, lr, lsr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -786913,15 +786913,15 @@ │ │ │ │ b 33c6c8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ tsteq sp, r0, lsr ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x011d3bf0 │ │ │ │ andeq r1, r0, r4, lsl #9 │ │ │ │ strdeq sp, [r1], -r5 │ │ │ │ - adcseq lr, r2, sl, asr r4 │ │ │ │ + adcseq lr, r2, sl, ror r4 │ │ │ │ andeq r0, r0, r7, asr #6 │ │ │ │ tsteq sp, r8, lsl r9 │ │ │ │ andeq r0, r0, r2, asr #6 │ │ │ │ andeq r0, r0, r9, asr #6 │ │ │ │ andeq r0, r0, sl, asr #6 │ │ │ │ andeq r0, r0, fp, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -787353,17 +787353,17 @@ │ │ │ │ mov r3, #6 │ │ │ │ b 33cc94 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ bl 33aadc │ │ │ │ tsteq sp, r8, lsl r7 │ │ │ │ tsteq sp, r4, lsl #14 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - adcseq lr, r2, r8 │ │ │ │ + adcseq lr, r2, r8, lsr #32 │ │ │ │ andeq r0, r0, lr, asr #6 │ │ │ │ - @ instruction: 0x00b2ddb0 │ │ │ │ + @ instruction: 0x00b2ddd0 │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ tsteq sp, ip, lsr #6 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ strdeq r0, [r0], -lr │ │ │ │ andeq r0, r0, r3, lsl #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -787762,19 +787762,19 @@ │ │ │ │ b 33d2e0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ bl 33aadc │ │ │ │ tsteq sp, ip, lsr #32 │ │ │ │ tsteq sp, ip, lsl r0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, sp, asr #6 │ │ │ │ - adcseq sp, r2, r4, lsl #15 │ │ │ │ + adcseq sp, r2, r4, lsr #15 │ │ │ │ andeq r1, r0, r8, lsl r2 │ │ │ │ @ instruction: 0x011d2cd0 │ │ │ │ andeq r0, r0, r6, lsr r1 │ │ │ │ - @ instruction: 0x00b2d5d4 │ │ │ │ + @ instruction: 0x00b2d5f4 │ │ │ │ strdeq r0, [r0], -lr │ │ │ │ ldr r2, [r1, #8] │ │ │ │ ldr r0, [r0, #8] │ │ │ │ sub r0, r2, r0 │ │ │ │ bx lr │ │ │ │ ldr r2, [r0, #24] │ │ │ │ ldr r1, [pc, #136] @ 33d6ac │ │ │ │ @@ -793155,15 +793155,15 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r8, [sp, #20] │ │ │ │ str r3, [sl, #100] @ 0x64 │ │ │ │ str r3, [sl, #96] @ 0x60 │ │ │ │ b 342378 │ │ │ │ add sp, sp, #92 @ 0x5c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - adcseq r8, r2, r0, ror r7 │ │ │ │ + umlalseq r8, r2, r0, r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, sp, #20 │ │ │ │ mov r3, #1 │ │ │ │ mov r7, #2 │ │ │ │ @@ -797023,35 +797023,35 @@ │ │ │ │ ldr r6, [sp, #44] @ 0x2c │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ mov r7, #1 │ │ │ │ mov r3, #0 │ │ │ │ orr r6, fp, r6 │ │ │ │ orr sl, sl, r2 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #51 @ 0x33 │ │ │ │ str r7, [sp] │ │ │ │ - str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - mov r2, #47 @ 0x2f │ │ │ │ + mov r2, #49 @ 0x31 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, r5} │ │ │ │ - ldr fp, [sp, #44] @ 0x2c │ │ │ │ + str r8, [sp] │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r8, [sp, #44] @ 0x2c │ │ │ │ ldr r7, [sp, #48] @ 0x30 │ │ │ │ bl 344a94 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + mov r2, #47 @ 0x2f │ │ │ │ + stm sp, {r3, r5} │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ - mov r2, #49 @ 0x31 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - orr r5, fp, r3 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ + orr r5, r8, r3 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ mov r1, r2 │ │ │ │ - str r8, [sp] │ │ │ │ orr r4, r7, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr r2, [pc, #524] @ 346918 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -797906,34 +797906,34 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ mov r0, r4 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [r9, #8] │ │ │ │ - mov r2, #5 │ │ │ │ + mov r0, r4 │ │ │ │ ldr r7, [r3, #16] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ - mov r0, r4 │ │ │ │ + mov r2, #58 @ 0x3a │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ - mov r1, #4 │ │ │ │ + mov r1, #54 @ 0x36 │ │ │ │ orr r5, r5, r3 │ │ │ │ - lsr r3, r7, r2 │ │ │ │ - str sl, [sp, #4] │ │ │ │ + and r3, r7, #31 │ │ │ │ str r3, [sp] │ │ │ │ + str sl, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - and r3, r7, #31 │ │ │ │ + lsr r3, r7, #5 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ - mov r2, #58 @ 0x3a │ │ │ │ + mov r2, #5 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ mov r0, r4 │ │ │ │ - mov r1, #54 @ 0x36 │ │ │ │ + mov r1, #4 │ │ │ │ str sl, [sp, #4] │ │ │ │ orr r4, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ ldr r2, [sp, #196] @ 0xc4 │ │ │ │ orr r4, r4, r3 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ @@ -798165,34 +798165,34 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ mov r0, r4 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sl, #8] │ │ │ │ - mov r2, #5 │ │ │ │ + mov r0, r4 │ │ │ │ ldr r7, [r3, #16] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ - mov r0, r4 │ │ │ │ + mov r2, #58 @ 0x3a │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ - mov r1, #4 │ │ │ │ + mov r1, #54 @ 0x36 │ │ │ │ orr r5, r5, r3 │ │ │ │ - lsr r3, r7, r2 │ │ │ │ - str r9, [sp, #4] │ │ │ │ + and r3, r7, #31 │ │ │ │ str r3, [sp] │ │ │ │ + str r9, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - and r3, r7, #31 │ │ │ │ + lsr r3, r7, #5 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ - mov r2, #58 @ 0x3a │ │ │ │ + mov r2, #5 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ mov r0, r4 │ │ │ │ - mov r1, #54 @ 0x36 │ │ │ │ + mov r1, #4 │ │ │ │ str r9, [sp, #4] │ │ │ │ orr r4, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ ldr r2, [sp, #196] @ 0xc4 │ │ │ │ orr r4, r4, r3 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ @@ -800244,30 +800244,30 @@ │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ orr r6, r9, r6 │ │ │ │ ldr r3, [r3] │ │ │ │ mov r0, r4 │ │ │ │ ldr r9, [r3, #16] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ + mov r2, #13 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ - mov r1, #32 │ │ │ │ + mov r1, #9 │ │ │ │ orr r5, r5, r3 │ │ │ │ - and r3, r9, #255 @ 0xff │ │ │ │ + lsr r3, r9, #8 │ │ │ │ str r3, [sp] │ │ │ │ str r8, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ - lsr r9, r9, #8 │ │ │ │ + and r9, r9, #255 @ 0xff │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ - mov r2, #13 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ mov r0, r4 │ │ │ │ - mov r1, #9 │ │ │ │ + mov r1, #32 │ │ │ │ str r8, [sp, #4] │ │ │ │ str r9, [sp] │ │ │ │ orr r4, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #188] @ 0xbc │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ orr r6, r6, r2 │ │ │ │ @@ -800401,150 +800401,152 @@ │ │ │ │ tsteq ip, r4, ror #9 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r4, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ - mov r7, r1 │ │ │ │ + mov r9, r1 │ │ │ │ and r3, r4, #1 │ │ │ │ - ldr r1, [pc, #472] @ 349d54 │ │ │ │ + ldr r1, [pc, #480] @ 349d5c │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #468] @ 349d58 │ │ │ │ + ldr r3, [pc, #476] @ 349d60 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ - add r6, sp, #12 │ │ │ │ - mov r9, #0 │ │ │ │ + add r7, sp, #12 │ │ │ │ + mov r8, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ - mov r8, r0 │ │ │ │ + mov r6, r0 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + mov r0, r7 │ │ │ │ lsr r4, r4, #2 │ │ │ │ - mov r0, r6 │ │ │ │ - str r9, [sp, #4] │ │ │ │ mov r1, r2 │ │ │ │ bl 344a94 │ │ │ │ and r4, r4, #1 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ - mov r0, r6 │ │ │ │ - stm sp, {r4, r9} │ │ │ │ + stm sp, {r4, r8} │ │ │ │ + mov r0, r7 │ │ │ │ ldr r5, [sp, #12] │ │ │ │ ldr r4, [sp, #16] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - str r9, [sp, #4] │ │ │ │ + str r8, [sp, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [r7, #32] │ │ │ │ + ldr r3, [r9, #32] │ │ │ │ mov r1, #49 @ 0x31 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, r7 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - ldr sl, [r7, #28] │ │ │ │ + ldr sl, [r9, #28] │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r1, [sl] │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, r7 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344c00 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #41 @ 0x29 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, r7 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r1, [sl, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, r7 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344c00 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #8 │ │ │ │ mov r1, #1 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, r7 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sl, #8] │ │ │ │ mov r2, #31 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ mov r1, #24 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, r7 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - str r9, [sp, #4] │ │ │ │ + ldr r8, [r9, #36] @ 0x24 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r7, [r7, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ + mov r2, #13 │ │ │ │ orr r4, r4, r3 │ │ │ │ - and r3, r7, #255 @ 0xff │ │ │ │ - mov r1, #32 │ │ │ │ - mov r0, r6 │ │ │ │ + asr r3, r8, #8 │ │ │ │ str r3, [sp] │ │ │ │ + asr r3, r8, #31 │ │ │ │ + mov r1, #9 │ │ │ │ + mov r0, r7 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ + mov r3, #0 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + and r3, r8, #255 @ 0xff │ │ │ │ + str r3, [sp] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - mov r2, #13 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - mov r1, #9 │ │ │ │ + mov r0, r7 │ │ │ │ + mov r1, #32 │ │ │ │ orr r4, r4, r3 │ │ │ │ - asr r3, r7, #8 │ │ │ │ - str r3, [sp] │ │ │ │ - asr r3, r7, #31 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - mov r0, r6 │ │ │ │ bl 344a94 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r4, r4, r2 │ │ │ │ - orr r3, r5, r3 │ │ │ │ - ldr r2, [pc, #56] @ 349d5c │ │ │ │ - stm r8, {r3, r4} │ │ │ │ - ldr r3, [pc, #44] @ 349d58 │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + orr r5, r5, r2 │ │ │ │ + ldr r2, [pc, #64] @ 349d64 │ │ │ │ + orr r4, r4, r3 │ │ │ │ + ldr r3, [pc, #52] @ 349d60 │ │ │ │ add r2, pc, r2 │ │ │ │ + str r5, [r6] │ │ │ │ + str r4, [r6, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 349d50 │ │ │ │ - mov r0, r8 │ │ │ │ + bne 349d58 │ │ │ │ + mov r0, r6 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ tsteq ip, r8, ror r4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ @ instruction: 0x011c62d0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r4, [r1, #8] │ │ │ │ sub sp, sp, #28 │ │ │ │ mov r9, r1 │ │ │ │ and r3, r4, #1 │ │ │ │ - ldr r1, [pc, #368] @ 349ef8 │ │ │ │ + ldr r1, [pc, #368] @ 349f00 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #364] @ 349efc │ │ │ │ + ldr r3, [pc, #364] @ 349f04 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r7, sp, #12 │ │ │ │ mov r8, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ @@ -800612,44 +800614,44 @@ │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 349f00 │ │ │ │ + ldr r2, [pc, #64] @ 349f08 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 349efc │ │ │ │ + ldr r3, [pc, #52] @ 349f04 │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r6] │ │ │ │ str r4, [r6, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 349ef4 │ │ │ │ + bne 349efc │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, ip, ror #4 │ │ │ │ + tsteq ip, r4, ror #4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r4, lsr r1 │ │ │ │ + tsteq ip, ip, lsr #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r4, [r1, #8] │ │ │ │ sub sp, sp, #28 │ │ │ │ mov r9, r1 │ │ │ │ and r3, r4, #1 │ │ │ │ - ldr r1, [pc, #436] @ 34a0e0 │ │ │ │ + ldr r1, [pc, #436] @ 34a0e8 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #432] @ 34a0e4 │ │ │ │ + ldr r3, [pc, #432] @ 34a0ec │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r6, sp, #12 │ │ │ │ mov r8, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ @@ -800734,44 +800736,44 @@ │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34a0e8 │ │ │ │ + ldr r2, [pc, #64] @ 34a0f0 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34a0e4 │ │ │ │ + ldr r3, [pc, #52] @ 34a0ec │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r7] │ │ │ │ str r4, [r7, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34a0dc │ │ │ │ + bne 34a0e4 │ │ │ │ mov r0, r7 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r8, asr #1 │ │ │ │ + tsteq ip, r0, asr #1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, ip, asr #30 │ │ │ │ + tsteq ip, r4, asr #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3864] @ 0xf18 │ │ │ │ ldr r4, [r1, #8] │ │ │ │ sub sp, sp, #196 @ 0xc4 │ │ │ │ mov r5, r1 │ │ │ │ and r3, r4, #1 │ │ │ │ - ldr r1, [pc, #608] @ 34a374 │ │ │ │ + ldr r1, [pc, #608] @ 34a37c │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #604] @ 34a378 │ │ │ │ + ldr r3, [pc, #604] @ 34a380 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r7, sp, #180 @ 0xb4 │ │ │ │ mov r8, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ @@ -800899,56 +800901,56 @@ │ │ │ │ str r9, [sp] │ │ │ │ str r8, [sp, #4] │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34a37c │ │ │ │ + ldr r2, [pc, #64] @ 34a384 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34a378 │ │ │ │ + ldr r3, [pc, #52] @ 34a380 │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r6] │ │ │ │ str r4, [r6, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34a370 │ │ │ │ + bne 34a378 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #196 @ 0xc4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r0, ror #29 │ │ │ │ + @ instruction: 0x011c5ed8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c5cb8 │ │ │ │ + @ instruction: 0x011c5cb0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3864] @ 0xf18 │ │ │ │ ldr sl, [r1, #28] │ │ │ │ ldr r3, [r1, #8] │ │ │ │ ldr r2, [sl, #8] │ │ │ │ mov r4, r1 │ │ │ │ - ldr r1, [pc, #1024] @ 34a7a8 │ │ │ │ + ldr r1, [pc, #1024] @ 34a7b0 │ │ │ │ ldr r8, [r2, #16] │ │ │ │ - ldr r2, [pc, #1020] @ 34a7ac │ │ │ │ + ldr r2, [pc, #1020] @ 34a7b4 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r1, r2] │ │ │ │ lsr r6, r3, #2 │ │ │ │ sub sp, sp, #196 @ 0xc4 │ │ │ │ cmp r8, #0 │ │ │ │ mov r5, r0 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #188] @ 0xbc │ │ │ │ mov r2, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ and r6, r6, #1 │ │ │ │ - beq 34a5f8 │ │ │ │ + beq 34a600 │ │ │ │ add r7, sp, #180 @ 0xb4 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r9} │ │ │ │ mov r0, r7 │ │ │ │ bl 344a94 │ │ │ │ @@ -801064,23 +801066,23 @@ │ │ │ │ str r9, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ orr r2, r6, r2 │ │ │ │ orr r3, r4, r3 │ │ │ │ stm r5, {r2, r3} │ │ │ │ - ldr r2, [pc, #480] @ 34a7b0 │ │ │ │ - ldr r3, [pc, #472] @ 34a7ac │ │ │ │ + ldr r2, [pc, #480] @ 34a7b8 │ │ │ │ + ldr r3, [pc, #472] @ 34a7b4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34a7a4 │ │ │ │ + bne 34a7ac │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #196 @ 0xc4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r7, sp, #180 @ 0xb4 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ stm sp, {r3, r8} │ │ │ │ mov r1, r2 │ │ │ │ @@ -801182,180 +801184,180 @@ │ │ │ │ mov r2, #40 @ 0x28 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r7 │ │ │ │ orr r4, r4, r3 │ │ │ │ strd r8, [sp] │ │ │ │ - b 34a5b0 │ │ │ │ + b 34a5b8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, ip, asr #24 │ │ │ │ + tsteq ip, r4, asr #24 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r8, lsr #20 │ │ │ │ + tsteq ip, r0, lsr #20 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3864] @ 0xf18 │ │ │ │ ldr r4, [r1, #8] │ │ │ │ sub sp, sp, #196 @ 0xc4 │ │ │ │ - mov r9, r1 │ │ │ │ + mov r8, r1 │ │ │ │ and r3, r4, #1 │ │ │ │ - ldr r1, [pc, #548] @ 34aa00 │ │ │ │ + ldr r1, [pc, #548] @ 34aa08 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #544] @ 34aa04 │ │ │ │ + ldr r3, [pc, #544] @ 34aa0c │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ - add r7, sp, #180 @ 0xb4 │ │ │ │ - mov r8, #0 │ │ │ │ + add r6, sp, #180 @ 0xb4 │ │ │ │ + mov r9, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ mov r3, #0 │ │ │ │ - mov r6, r0 │ │ │ │ - str r8, [sp, #4] │ │ │ │ - mov r0, r7 │ │ │ │ + mov r7, r0 │ │ │ │ lsr r4, r4, #2 │ │ │ │ + mov r0, r6 │ │ │ │ + str r9, [sp, #4] │ │ │ │ mov r1, r2 │ │ │ │ bl 344a94 │ │ │ │ and r4, r4, #1 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r4, r8} │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r6 │ │ │ │ + stm sp, {r4, r9} │ │ │ │ ldr r5, [sp, #180] @ 0xb4 │ │ │ │ ldr r4, [sp, #184] @ 0xb8 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ - str r8, [sp, #4] │ │ │ │ + str r9, [sp, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [r9, #32] │ │ │ │ + ldr r3, [r8, #32] │ │ │ │ mov r1, #49 @ 0x31 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r6 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ - mov r1, r8 │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ + mov r1, r9 │ │ │ │ orr r4, r4, r3 │ │ │ │ add r3, sp, #8 │ │ │ │ mov r0, r3 │ │ │ │ bl 3b570 │ │ │ │ - ldr r9, [r9, #28] │ │ │ │ + ldr r8, [r8, #28] │ │ │ │ mov sl, #1 │ │ │ │ - ldr r2, [r9] │ │ │ │ + ldr r2, [r8] │ │ │ │ mov fp, #0 │ │ │ │ mov r1, r0 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r6 │ │ │ │ bl 34639c │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #41 @ 0x29 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r6 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ - ldr r1, [r9, #8] │ │ │ │ + ldr r1, [r8, #8] │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r6 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344c00 │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ mov r2, #8 │ │ │ │ mov r1, #1 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r6 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [r9, #12] │ │ │ │ + ldr r3, [r8, #12] │ │ │ │ mov r2, #26 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ mov r1, #24 │ │ │ │ - stm sp, {r3, r8} │ │ │ │ + stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r6 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ mov r2, #40 @ 0x28 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ mov r1, r2 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r6 │ │ │ │ strd sl, [sp] │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r0, [r9, #4] │ │ │ │ - mov r3, r8 │ │ │ │ - ldr r8, [r0, #16] │ │ │ │ - str r3, [sp, #4] │ │ │ │ + ldr r3, [r8, #4] │ │ │ │ + mov r2, #13 │ │ │ │ + ldr r8, [r3, #16] │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ + mov r1, #9 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - mov r1, #32 │ │ │ │ + mov r0, r6 │ │ │ │ orr r4, r4, r3 │ │ │ │ - and r3, r8, #255 @ 0xff │ │ │ │ - mov r0, r7 │ │ │ │ + asr r3, r8, #8 │ │ │ │ str r3, [sp] │ │ │ │ + asr r3, r8, #31 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ + and r3, r8, #255 @ 0xff │ │ │ │ + str r3, [sp] │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ - mov r2, #13 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - mov r1, #9 │ │ │ │ + mov r0, r6 │ │ │ │ + mov r1, #32 │ │ │ │ + str r9, [sp, #4] │ │ │ │ orr r4, r4, r3 │ │ │ │ - asr r3, r8, #8 │ │ │ │ - str r3, [sp] │ │ │ │ - asr r3, r8, #31 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - mov r0, r7 │ │ │ │ bl 344a94 │ │ │ │ - ldr r2, [sp, #184] @ 0xb8 │ │ │ │ - ldr r3, [sp, #180] @ 0xb4 │ │ │ │ - orr r4, r4, r2 │ │ │ │ - orr r3, r5, r3 │ │ │ │ - ldr r2, [pc, #56] @ 34aa08 │ │ │ │ - stm r6, {r3, r4} │ │ │ │ - ldr r3, [pc, #44] @ 34aa04 │ │ │ │ + ldr r2, [sp, #180] @ 0xb4 │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + orr r5, r5, r2 │ │ │ │ + ldr r2, [pc, #64] @ 34aa10 │ │ │ │ + orr r4, r4, r3 │ │ │ │ + ldr r3, [pc, #52] @ 34aa0c │ │ │ │ add r2, pc, r2 │ │ │ │ + str r5, [r7] │ │ │ │ + str r4, [r7, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34a9fc │ │ │ │ - mov r0, r6 │ │ │ │ + bne 34aa04 │ │ │ │ + mov r0, r7 │ │ │ │ add sp, sp, #196 @ 0xc4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r8, lsl r8 │ │ │ │ + tsteq ip, r0, lsl r8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ tsteq ip, r4, lsr #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr r4, [r1, #8] │ │ │ │ sub sp, sp, #196 @ 0xc4 │ │ │ │ mov r8, r1 │ │ │ │ and r3, r4, #1 │ │ │ │ - ldr r1, [pc, #448] @ 34abf4 │ │ │ │ + ldr r1, [pc, #448] @ 34abfc │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #444] @ 34abf8 │ │ │ │ + ldr r3, [pc, #444] @ 34ac00 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r6, sp, #180 @ 0xb4 │ │ │ │ mov r7, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ @@ -801443,44 +801445,44 @@ │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34abfc │ │ │ │ + ldr r2, [pc, #64] @ 34ac04 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34abf8 │ │ │ │ + ldr r3, [pc, #52] @ 34ac00 │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r9] │ │ │ │ str r4, [r9, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34abf0 │ │ │ │ + bne 34abf8 │ │ │ │ mov r0, r9 │ │ │ │ add sp, sp, #196 @ 0xc4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r0, asr #11 │ │ │ │ + @ instruction: 0x011c55b8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r8, lsr r4 │ │ │ │ + tsteq ip, r0, lsr r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr r5, [r1, #8] │ │ │ │ sub sp, sp, #192 @ 0xc0 │ │ │ │ mov r9, r1 │ │ │ │ and r3, r5, #1 │ │ │ │ - ldr r1, [pc, #568] @ 34ae60 │ │ │ │ + ldr r1, [pc, #568] @ 34ae68 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #564] @ 34ae64 │ │ │ │ + ldr r3, [pc, #564] @ 34ae6c │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #180 @ 0xb4 │ │ │ │ mov r8, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ @@ -801598,56 +801600,56 @@ │ │ │ │ str r9, [sp] │ │ │ │ str r8, [sp, #4] │ │ │ │ orr r4, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34ae68 │ │ │ │ + ldr r2, [pc, #64] @ 34ae70 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34ae64 │ │ │ │ + ldr r3, [pc, #52] @ 34ae6c │ │ │ │ add r2, pc, r2 │ │ │ │ str r6, [r7] │ │ │ │ str r4, [r7, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34ae5c │ │ │ │ + bne 34ae64 │ │ │ │ mov r0, r7 │ │ │ │ add sp, sp, #192 @ 0xc0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, ip, asr #7 │ │ │ │ + tsteq ip, r4, asr #7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, ip, asr #3 │ │ │ │ + tsteq ip, r4, asr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3864] @ 0xf18 │ │ │ │ ldr sl, [r1, #28] │ │ │ │ ldr r3, [r1, #8] │ │ │ │ ldr r2, [sl, #8] │ │ │ │ mov r4, r1 │ │ │ │ - ldr r1, [pc, #952] @ 34b24c │ │ │ │ + ldr r1, [pc, #952] @ 34b254 │ │ │ │ ldr r7, [r2, #16] │ │ │ │ - ldr r2, [pc, #948] @ 34b250 │ │ │ │ + ldr r2, [pc, #948] @ 34b258 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r1, r2] │ │ │ │ lsr r5, r3, #2 │ │ │ │ sub sp, sp, #196 @ 0xc4 │ │ │ │ cmp r7, #0 │ │ │ │ mov r6, r0 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #188] @ 0xbc │ │ │ │ mov r2, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ and r5, r5, #1 │ │ │ │ - beq 34b0c0 │ │ │ │ + beq 34b0c8 │ │ │ │ add r8, sp, #180 @ 0xb4 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r9} │ │ │ │ mov r0, r8 │ │ │ │ bl 344a94 │ │ │ │ @@ -801754,23 +801756,23 @@ │ │ │ │ str r9, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ orr r2, r5, r2 │ │ │ │ orr r3, r4, r3 │ │ │ │ stm r6, {r2, r3} │ │ │ │ - ldr r2, [pc, #444] @ 34b254 │ │ │ │ - ldr r3, [pc, #436] @ 34b250 │ │ │ │ + ldr r2, [pc, #444] @ 34b25c │ │ │ │ + ldr r3, [pc, #436] @ 34b258 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34b248 │ │ │ │ + bne 34b250 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #196 @ 0xc4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r8, sp, #180 @ 0xb4 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r7} │ │ │ │ @@ -801863,30 +801865,30 @@ │ │ │ │ mov r1, #24 │ │ │ │ stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ mov r0, r8 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ orr r4, r4, r3 │ │ │ │ - b 34b078 │ │ │ │ + b 34b080 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r0, ror #2 │ │ │ │ + tsteq ip, r8, asr r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r0, ror #30 │ │ │ │ + tsteq ip, r8, asr pc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr r5, [r1, #8] │ │ │ │ sub sp, sp, #192 @ 0xc0 │ │ │ │ mov r6, r1 │ │ │ │ and r3, r5, #1 │ │ │ │ - ldr r1, [pc, #460] @ 34b44c │ │ │ │ + ldr r1, [pc, #460] @ 34b454 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #456] @ 34b450 │ │ │ │ + ldr r3, [pc, #456] @ 34b458 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #180 @ 0xb4 │ │ │ │ mov r8, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ @@ -801977,44 +801979,44 @@ │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ mov r1, #24 │ │ │ │ orr r4, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34b454 │ │ │ │ + ldr r2, [pc, #64] @ 34b45c │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34b450 │ │ │ │ + ldr r3, [pc, #52] @ 34b458 │ │ │ │ add r2, pc, r2 │ │ │ │ str r6, [r7] │ │ │ │ str r4, [r7, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34b448 │ │ │ │ + bne 34b450 │ │ │ │ mov r0, r7 │ │ │ │ add sp, sp, #192 @ 0xc0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r4, ror sp │ │ │ │ + tsteq ip, ip, ror #26 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r0, ror #23 │ │ │ │ + @ instruction: 0x011c4bd8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ ldr r9, [r1, #8] │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ mov r8, r1 │ │ │ │ and r3, r9, #1 │ │ │ │ - ldr r1, [pc, #1048] @ 34b898 │ │ │ │ + ldr r1, [pc, #1048] @ 34b8a0 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #1044] @ 34b89c │ │ │ │ + ldr r3, [pc, #1044] @ 34b8a4 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #188 @ 0xbc │ │ │ │ mov r7, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #196] @ 0xc4 │ │ │ │ @@ -802185,15 +802187,15 @@ │ │ │ │ ldr r2, [sp, #188] @ 0xbc │ │ │ │ ldrb r9, [r8, #13] │ │ │ │ orr r5, r5, r2 │ │ │ │ ldr r2, [sp, #192] @ 0xc0 │ │ │ │ cmp r9, r7 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ orr r6, r6, r2 │ │ │ │ - bne 34b830 │ │ │ │ + bne 34b838 │ │ │ │ ldrb r3, [r3] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ lsr r3, r3, #5 │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp, #4] │ │ │ │ @@ -802228,25 +802230,25 @@ │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #188] @ 0xbc │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ orr r7, r7, r2 │ │ │ │ orr r3, r6, r3 │ │ │ │ - ldr r2, [pc, #160] @ 34b8a0 │ │ │ │ + ldr r2, [pc, #160] @ 34b8a8 │ │ │ │ str r3, [sl, #4] │ │ │ │ - ldr r3, [pc, #148] @ 34b89c │ │ │ │ + ldr r3, [pc, #148] @ 34b8a4 │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [sl] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34b894 │ │ │ │ + bne 34b89c │ │ │ │ mov r0, sl │ │ │ │ add sp, sp, #204 @ 0xcc │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ and r3, r9, #1 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -802266,30 +802268,30 @@ │ │ │ │ mov r9, r7 │ │ │ │ orr r7, fp, r2 │ │ │ │ ldr r2, [sp, #192] @ 0xc0 │ │ │ │ orr r7, r7, r5 │ │ │ │ orr r5, r8, r2 │ │ │ │ and r3, r3, #1 │ │ │ │ orr r6, r5, r6 │ │ │ │ - b 34b7d0 │ │ │ │ + b 34b7d8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r4, ror fp │ │ │ │ + tsteq ip, ip, ror #22 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c47f4 │ │ │ │ + tsteq ip, ip, ror #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr r4, [r1, #8] │ │ │ │ sub sp, sp, #192 @ 0xc0 │ │ │ │ mov r9, r1 │ │ │ │ and r3, r4, #1 │ │ │ │ - ldr r1, [pc, #452] @ 34ba90 │ │ │ │ + ldr r1, [pc, #452] @ 34ba98 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #448] @ 34ba94 │ │ │ │ + ldr r3, [pc, #448] @ 34ba9c │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r8, #0 │ │ │ │ add r7, sp, #180 @ 0xb4 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -802378,44 +802380,44 @@ │ │ │ │ str sl, [sp] │ │ │ │ str r8, [sp, #4] │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34ba98 │ │ │ │ + ldr r2, [pc, #64] @ 34baa0 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34ba94 │ │ │ │ + ldr r3, [pc, #52] @ 34ba9c │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r6] │ │ │ │ str r4, [r6, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34ba8c │ │ │ │ + bne 34ba94 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #192 @ 0xc0 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r8, lsr #14 │ │ │ │ + tsteq ip, r0, lsr #14 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c459c │ │ │ │ + @ instruction: 0x011c4594 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r9, r1 │ │ │ │ and r3, sl, #1 │ │ │ │ - ldr r1, [pc, #700] @ 34bd80 │ │ │ │ + ldr r1, [pc, #700] @ 34bd88 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #696] @ 34bd84 │ │ │ │ + ldr r3, [pc, #696] @ 34bd8c │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r6, sp, #12 │ │ │ │ mov r7, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ @@ -802567,43 +802569,43 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r4, r4, r2 │ │ │ │ - ldr r2, [pc, #60] @ 34bd88 │ │ │ │ + ldr r2, [pc, #60] @ 34bd90 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [pc, #48] @ 34bd84 │ │ │ │ + ldr r3, [pc, #48] @ 34bd8c │ │ │ │ add r2, pc, r2 │ │ │ │ stm r8, {r4, r5} │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34bd7c │ │ │ │ + bne 34bd84 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r0, lsr r5 │ │ │ │ + tsteq ip, r8, lsr #10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r8, lsr #5 │ │ │ │ + tsteq ip, r0, lsr #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r8, r1 │ │ │ │ and r3, sl, #1 │ │ │ │ - ldr r1, [pc, #700] @ 34c070 │ │ │ │ + ldr r1, [pc, #700] @ 34c078 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #696] @ 34c074 │ │ │ │ + ldr r3, [pc, #696] @ 34c07c │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r5, sp, #12 │ │ │ │ mov r7, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ @@ -802755,43 +802757,43 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r1, #24 │ │ │ │ mov r0, r5 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r4, r4, r2 │ │ │ │ - ldr r2, [pc, #60] @ 34c078 │ │ │ │ + ldr r2, [pc, #60] @ 34c080 │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [pc, #48] @ 34c074 │ │ │ │ + ldr r3, [pc, #48] @ 34c07c │ │ │ │ add r2, pc, r2 │ │ │ │ stm r6, {r4, r7} │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34c06c │ │ │ │ + bne 34c074 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r0, asr #4 │ │ │ │ + tsteq ip, r8, lsr r2 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c3fb8 │ │ │ │ + @ instruction: 0x011c3fb0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r8, r1 │ │ │ │ and r3, sl, #1 │ │ │ │ - ldr r1, [pc, #640] @ 34c324 │ │ │ │ + ldr r1, [pc, #640] @ 34c32c │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #636] @ 34c328 │ │ │ │ + ldr r3, [pc, #636] @ 34c330 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r5, sp, #12 │ │ │ │ mov r6, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ @@ -802928,43 +802930,43 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r1, #8 │ │ │ │ mov r0, r5 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r4, r4, r2 │ │ │ │ - ldr r2, [pc, #60] @ 34c32c │ │ │ │ + ldr r2, [pc, #60] @ 34c334 │ │ │ │ orr r6, r6, r3 │ │ │ │ - ldr r3, [pc, #48] @ 34c328 │ │ │ │ + ldr r3, [pc, #48] @ 34c330 │ │ │ │ add r2, pc, r2 │ │ │ │ stm r7, {r4, r6} │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34c320 │ │ │ │ + bne 34c328 │ │ │ │ mov r0, r7 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r0, asr pc │ │ │ │ + tsteq ip, r8, asr #30 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r4, lsl #26 │ │ │ │ + @ instruction: 0x011c3cfc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r9, r1 │ │ │ │ and r3, sl, #1 │ │ │ │ - ldr r1, [pc, #308] @ 34c48c │ │ │ │ + ldr r1, [pc, #308] @ 34c494 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #304] @ 34c490 │ │ │ │ + ldr r3, [pc, #304] @ 34c498 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r8, #0 │ │ │ │ add r7, sp, #12 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -803017,44 +803019,44 @@ │ │ │ │ mov r0, r7 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34c494 │ │ │ │ + ldr r2, [pc, #64] @ 34c49c │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34c490 │ │ │ │ + ldr r3, [pc, #52] @ 34c498 │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r6] │ │ │ │ str r4, [r6, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34c488 │ │ │ │ + bne 34c490 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011c3c9c │ │ │ │ + @ instruction: 0x011c3c94 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r0, lsr #23 │ │ │ │ + @ instruction: 0x011c3b98 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r9, r1 │ │ │ │ and r3, sl, #1 │ │ │ │ - ldr r1, [pc, #364] @ 34c62c │ │ │ │ + ldr r1, [pc, #364] @ 34c634 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #360] @ 34c630 │ │ │ │ + ldr r3, [pc, #360] @ 34c638 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r7, #0 │ │ │ │ add r8, sp, #12 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -803121,44 +803123,44 @@ │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34c634 │ │ │ │ + ldr r2, [pc, #64] @ 34c63c │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34c630 │ │ │ │ + ldr r3, [pc, #52] @ 34c638 │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r6] │ │ │ │ str r4, [r6, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34c628 │ │ │ │ + bne 34c630 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r4, lsr fp │ │ │ │ + tsteq ip, ip, lsr #22 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r0, lsl #20 │ │ │ │ + @ instruction: 0x011c39f8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r4, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ and r3, r4, #1 │ │ │ │ mov r9, r1 │ │ │ │ - ldr r1, [pc, #264] @ 34c768 │ │ │ │ + ldr r1, [pc, #264] @ 34c770 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #260] @ 34c76c │ │ │ │ + ldr r3, [pc, #260] @ 34c774 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r8, #0 │ │ │ │ add r7, sp, #12 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -803200,44 +803202,44 @@ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r0, r7 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34c770 │ │ │ │ + ldr r2, [pc, #64] @ 34c778 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34c76c │ │ │ │ + ldr r3, [pc, #52] @ 34c774 │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r6] │ │ │ │ str r4, [r6, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34c764 │ │ │ │ + bne 34c76c │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011c3994 │ │ │ │ + tsteq ip, ip, lsl #19 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r4, asr #17 │ │ │ │ + @ instruction: 0x011c38bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r5, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r9, r1 │ │ │ │ and r3, r5, #1 │ │ │ │ - ldr r1, [pc, #308] @ 34c8d0 │ │ │ │ + ldr r1, [pc, #308] @ 34c8d8 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #304] @ 34c8d4 │ │ │ │ + ldr r3, [pc, #304] @ 34c8dc │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r8, #0 │ │ │ │ add r6, sp, #12 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r7, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -803290,44 +803292,44 @@ │ │ │ │ mov r0, r6 │ │ │ │ strd r8, [sp] │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34c8d8 │ │ │ │ + ldr r2, [pc, #64] @ 34c8e0 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34c8d4 │ │ │ │ + ldr r3, [pc, #52] @ 34c8dc │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r7] │ │ │ │ str r4, [r7, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34c8cc │ │ │ │ + bne 34c8d4 │ │ │ │ mov r0, r7 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r8, asr r8 │ │ │ │ + tsteq ip, r0, asr r8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, ip, asr r7 │ │ │ │ + tsteq ip, r4, asr r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r9, r1 │ │ │ │ and r3, sl, #1 │ │ │ │ - ldr r1, [pc, #356] @ 34ca68 │ │ │ │ + ldr r1, [pc, #356] @ 34ca70 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #352] @ 34ca6c │ │ │ │ + ldr r3, [pc, #352] @ 34ca74 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r8, #0 │ │ │ │ add r7, sp, #12 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -803392,44 +803394,44 @@ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r0, r7 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34ca70 │ │ │ │ + ldr r2, [pc, #64] @ 34ca78 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34ca6c │ │ │ │ + ldr r3, [pc, #52] @ 34ca74 │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r6] │ │ │ │ str r4, [r6, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34ca64 │ │ │ │ + bne 34ca6c │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011c36f0 │ │ │ │ + tsteq ip, r8, ror #13 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r4, asr #11 │ │ │ │ + @ instruction: 0x011c35bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr sl, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r9, r1 │ │ │ │ and r3, sl, #1 │ │ │ │ - ldr r1, [pc, #412] @ 34cc38 │ │ │ │ + ldr r1, [pc, #412] @ 34cc40 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #408] @ 34cc3c │ │ │ │ + ldr r3, [pc, #408] @ 34cc44 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r8, #0 │ │ │ │ add r7, sp, #12 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -803508,44 +803510,44 @@ │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r0, r7 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34cc40 │ │ │ │ + ldr r2, [pc, #64] @ 34cc48 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34cc3c │ │ │ │ + ldr r3, [pc, #52] @ 34cc44 │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r6] │ │ │ │ str r4, [r6, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34cc34 │ │ │ │ + bne 34cc3c │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r8, asr r5 │ │ │ │ + tsteq ip, r0, asr r5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c33f4 │ │ │ │ + tsteq ip, ip, ror #7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r6, [r1, #8] │ │ │ │ sub sp, sp, #28 │ │ │ │ mov r7, r1 │ │ │ │ and r3, r6, #1 │ │ │ │ - ldr r1, [pc, #512] @ 34ce6c │ │ │ │ + ldr r1, [pc, #512] @ 34ce74 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #508] @ 34ce70 │ │ │ │ + ldr r3, [pc, #508] @ 34ce78 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ mov r5, #0 │ │ │ │ add r4, sp, #12 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r8, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -803649,41 +803651,41 @@ │ │ │ │ mov r0, r4 │ │ │ │ orr r6, fp, r6 │ │ │ │ orr r4, r6, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r5, r5, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34ce74 │ │ │ │ + ldr r2, [pc, #64] @ 34ce7c │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34ce70 │ │ │ │ + ldr r3, [pc, #52] @ 34ce78 │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r8] │ │ │ │ str r4, [r8, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34ce68 │ │ │ │ + bne 34ce70 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r8, lsl #7 │ │ │ │ + tsteq ip, r0, lsl #7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r0, asr #3 │ │ │ │ + @ instruction: 0x011c31b8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ ldr r7, [r2, #8] │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #1040] @ 34d2a8 │ │ │ │ - ldr r3, [pc, #1040] @ 34d2ac │ │ │ │ + ldr r2, [pc, #1040] @ 34d2b0 │ │ │ │ + ldr r3, [pc, #1040] @ 34d2b4 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [sp, #20] │ │ │ │ str r1, [sp, #24] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ mov r5, #0 │ │ │ │ @@ -803835,95 +803837,95 @@ │ │ │ │ mov r3, fp │ │ │ │ mov r0, r4 │ │ │ │ str sl, [sp, #104] @ 0x68 │ │ │ │ bl 3450f8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #31 │ │ │ │ mov r1, #16 │ │ │ │ - mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr lr, [sp, #32] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r2 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - str sl, [sp] │ │ │ │ - orr r8, lr, r8 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - bl 344a94 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - mov r2, #46 @ 0x2e │ │ │ │ + ldr lr, [sp, #32] │ │ │ │ ldrh r3, [r3, #12] │ │ │ │ - mov r1, r2 │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldrne r0, [sp, #12] │ │ │ │ - orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldrne r0, [sp, #12] │ │ │ │ orr r9, r9, r3 │ │ │ │ ldrne r3, [sp, #28] │ │ │ │ moveq r3, r5 │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + mov r1, r2 │ │ │ │ + orr r8, lr, r8 │ │ │ │ eorne r3, r3, r0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ stm sp, {r3, r5} │ │ │ │ mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ - ldr r5, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + str sl, [sp] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r5, r9, r5 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp r7, #0 │ │ │ │ - orr r5, r8, r5 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ - orr r8, r9, r8 │ │ │ │ - bne 34d264 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + bne 34d26c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ lsr r3, r3, #5 │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r7} │ │ │ │ mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [r6, #16] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ cmp r3, #1 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ movhi r1, r7 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldrbhi r3, [fp] │ │ │ │ - orr r5, r5, r2 │ │ │ │ + orr r8, r8, r2 │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ andhi r7, r3, #1 │ │ │ │ movls r1, r7 │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ str r1, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ str r7, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ - orr r2, r5, r2 │ │ │ │ - orr r3, r8, r3 │ │ │ │ + orr r2, r8, r2 │ │ │ │ + orr r3, r5, r3 │ │ │ │ stm r1, {r2, r3} │ │ │ │ - ldr r2, [pc, #116] @ 34d2b0 │ │ │ │ - ldr r3, [pc, #108] @ 34d2ac │ │ │ │ + ldr r2, [pc, #116] @ 34d2b8 │ │ │ │ + ldr r3, [pc, #108] @ 34d2b4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34d2a4 │ │ │ │ + bne 34d2ac │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ and r3, r7, #1 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ mov r6, #0 │ │ │ │ mov r1, r2 │ │ │ │ @@ -803932,31 +803934,31 @@ │ │ │ │ str r6, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsr r7, r7, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r6 │ │ │ │ - orr r5, r5, r2 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - b 34d204 │ │ │ │ + orr r8, r8, r2 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + b 34d20c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, ip, asr r1 │ │ │ │ + tsteq ip, r4, asr r1 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c2dbc │ │ │ │ + @ instruction: 0x011c2db4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ str r1, [sp, #12] │ │ │ │ - ldr r1, [pc, #724] @ 34d5a8 │ │ │ │ + ldr r1, [pc, #724] @ 34d5b0 │ │ │ │ ldr r6, [r2, #8] │ │ │ │ mov r9, r2 │ │ │ │ - ldr r2, [pc, #716] @ 34d5ac │ │ │ │ + ldr r2, [pc, #716] @ 34d5b4 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r1, r2] │ │ │ │ add r4, sp, #188 @ 0xbc │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #196] @ 0xc4 │ │ │ │ mov r2, #0 │ │ │ │ and r2, r6, #1 │ │ │ │ @@ -804070,24 +804072,14 @@ │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #188] @ 0xbc │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldr r3, [sp, #192] @ 0xc0 │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ - str r9, [sp] │ │ │ │ - str r5, [sp, #4] │ │ │ │ - orr r7, r7, r3 │ │ │ │ - bl 344a94 │ │ │ │ ldrh r3, [fp, #12] │ │ │ │ mov r2, #46 @ 0x2e │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ moveq r6, r5 │ │ │ │ orr r8, r8, r3 │ │ │ │ @@ -804098,58 +804090,68 @@ │ │ │ │ mov r0, r4 │ │ │ │ eorne r6, r6, r3 │ │ │ │ lsrne r6, r6, #2 │ │ │ │ andne r6, r6, #1 │ │ │ │ str r6, [sp] │ │ │ │ str r5, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ + ldr r3, [sp, #188] @ 0xbc │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + str r9, [sp] │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r7, r7, r3 │ │ │ │ + bl 344a94 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp, #4] │ │ │ │ orr r7, r7, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #188] @ 0xbc │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ orr r8, r8, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34d5b0 │ │ │ │ + ldr r2, [pc, #64] @ 34d5b8 │ │ │ │ orr r7, r7, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34d5ac │ │ │ │ + ldr r3, [pc, #52] @ 34d5b4 │ │ │ │ add r2, pc, r2 │ │ │ │ str r8, [sl] │ │ │ │ str r7, [sl, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34d5a4 │ │ │ │ + bne 34d5ac │ │ │ │ mov r0, sl │ │ │ │ add sp, sp, #204 @ 0xcc │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, ip, lsl sp │ │ │ │ + tsteq ip, r4, lsl sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r4, lsl #21 │ │ │ │ + tsteq ip, ip, ror sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r5, [r1, #8] │ │ │ │ sub sp, sp, #24 │ │ │ │ mov r8, r1 │ │ │ │ and r3, r5, #1 │ │ │ │ - ldr r1, [pc, #420] @ 34d780 │ │ │ │ + ldr r1, [pc, #420] @ 34d788 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #416] @ 34d784 │ │ │ │ + ldr r3, [pc, #416] @ 34d78c │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #12 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r7, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -804230,63 +804232,63 @@ │ │ │ │ mov r1, r2 │ │ │ │ orr r5, sl, r5 │ │ │ │ orr r4, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #64] @ 34d788 │ │ │ │ + ldr r2, [pc, #64] @ 34d790 │ │ │ │ orr r4, r4, r3 │ │ │ │ - ldr r3, [pc, #52] @ 34d784 │ │ │ │ + ldr r3, [pc, #52] @ 34d78c │ │ │ │ add r2, pc, r2 │ │ │ │ str r6, [r7] │ │ │ │ str r4, [r7, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34d77c │ │ │ │ + bne 34d784 │ │ │ │ mov r0, r7 │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r8, lsl sl │ │ │ │ + tsteq ip, r0, lsl sl │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, ip, lsr #17 │ │ │ │ + tsteq ip, r4, lsr #17 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3880] @ 0xf28 │ │ │ │ - ldr ip, [pc, #496] @ 34d994 │ │ │ │ + ldr ip, [pc, #496] @ 34d99c │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r1 │ │ │ │ - ldr r1, [pc, #488] @ 34d998 │ │ │ │ + ldr r1, [pc, #488] @ 34d9a0 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r1] │ │ │ │ mov r4, r2 │ │ │ │ sub sp, sp, #192 @ 0xc0 │ │ │ │ ldr r2, [r2, #128] @ 0x80 │ │ │ │ ldr r1, [r1] │ │ │ │ str r1, [sp, #188] @ 0xbc │ │ │ │ mov r1, #0 │ │ │ │ ldr r1, [r4, #132] @ 0x84 │ │ │ │ cmp r2, #6 │ │ │ │ sbcs ip, r1, #0 │ │ │ │ - blt 34d8e8 │ │ │ │ + blt 34d8f0 │ │ │ │ ldr r3, [r0] │ │ │ │ ldr r7, [r0, #8] │ │ │ │ sub r0, r3, #600 @ 0x258 │ │ │ │ cmp r0, #99 @ 0x63 │ │ │ │ sub r2, r2, #7 │ │ │ │ - bls 34d8b0 │ │ │ │ + bls 34d8b8 │ │ │ │ orr r2, r2, r1 │ │ │ │ cmp r3, #700 @ 0x2bc │ │ │ │ cmpcs r2, #0 │ │ │ │ - beq 34d924 │ │ │ │ + beq 34d92c │ │ │ │ ldrd r2, [r4] │ │ │ │ add r8, sp, #180 @ 0xb4 │ │ │ │ strd r2, [sp, #8] │ │ │ │ add r1, sp, #8 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r8 │ │ │ │ bl 345dd4 │ │ │ │ @@ -804298,151 +804300,151 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r0, r8 │ │ │ │ bl 344a94 │ │ │ │ ldrd r2, [r4, #8] │ │ │ │ ldr r6, [sp, #180] @ 0xb4 │ │ │ │ orrs r1, r2, r3 │ │ │ │ ldr r4, [sp, #184] @ 0xb8 │ │ │ │ - bne 34d960 │ │ │ │ + bne 34d968 │ │ │ │ str r2, [sp] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r2, #7 │ │ │ │ mov r0, r8 │ │ │ │ mov r1, #4 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ orr r2, r6, r2 │ │ │ │ orr r3, r4, r3 │ │ │ │ stm r5, {r2, r3} │ │ │ │ - ldr r2, [pc, #276] @ 34d99c │ │ │ │ - ldr r3, [pc, #268] @ 34d998 │ │ │ │ + ldr r2, [pc, #276] @ 34d9a4 │ │ │ │ + ldr r3, [pc, #268] @ 34d9a0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34d990 │ │ │ │ + bne 34d998 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #192 @ 0xc0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ orrs r2, r2, r1 │ │ │ │ - bne 34d804 │ │ │ │ + bne 34d80c │ │ │ │ ldm r4, {r1, r3} │ │ │ │ orrs r2, r1, r3 │ │ │ │ - bne 34d988 │ │ │ │ + bne 34d990 │ │ │ │ add r8, sp, #180 @ 0xb4 │ │ │ │ stm sp, {r1, r3} │ │ │ │ mov r2, #7 │ │ │ │ mov r0, r8 │ │ │ │ mov r1, #0 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - b 34d87c │ │ │ │ + b 34d884 │ │ │ │ add r4, sp, #180 @ 0xb4 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r4 │ │ │ │ bl 344c00 │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ mov r2, #7 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - b 34d87c │ │ │ │ + b 34d884 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ orrs r2, r1, r3 │ │ │ │ - beq 34d8c4 │ │ │ │ + beq 34d8cc │ │ │ │ ldr r3, [r7, #36] @ 0x24 │ │ │ │ mov r1, #0 │ │ │ │ add r8, sp, #180 @ 0xb4 │ │ │ │ str r3, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ mov r2, #7 │ │ │ │ mov r0, r8 │ │ │ │ bl 344a94 │ │ │ │ ldr r1, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - b 34d8c8 │ │ │ │ + b 34d8d0 │ │ │ │ ldr r3, [r7, #36] @ 0x24 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #3 │ │ │ │ str r3, [sp] │ │ │ │ mov r0, r8 │ │ │ │ str r1, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - b 34d854 │ │ │ │ + b 34d85c │ │ │ │ ldr r3, [r7, #32] │ │ │ │ - b 34d938 │ │ │ │ + b 34d940 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, ip, asr #16 │ │ │ │ + tsteq ip, r4, asr #16 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r0, ror r7 │ │ │ │ + tsteq ip, r8, ror #14 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ - ldr lr, [pc, #96] @ 34da18 │ │ │ │ - ldr ip, [pc, #96] @ 34da1c │ │ │ │ + ldr lr, [pc, #96] @ 34da20 │ │ │ │ + ldr ip, [pc, #96] @ 34da24 │ │ │ │ add lr, pc, lr │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr ip, [lr, ip] │ │ │ │ mov r4, r0 │ │ │ │ add r0, sp, #4 │ │ │ │ ldr ip, [ip] │ │ │ │ str ip, [sp, #12] │ │ │ │ mov ip, #0 │ │ │ │ - bl 34d78c │ │ │ │ + bl 34d794 │ │ │ │ ldmib sp, {r2, r3} │ │ │ │ stm r4, {r2, r3} │ │ │ │ - ldr r2, [pc, #52] @ 34da20 │ │ │ │ - ldr r3, [pc, #44] @ 34da1c │ │ │ │ + ldr r2, [pc, #52] @ 34da28 │ │ │ │ + ldr r3, [pc, #44] @ 34da24 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34da14 │ │ │ │ + bne 34da1c │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r0, asr #12 │ │ │ │ + tsteq ip, r8, lsr r6 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, ip, lsl #12 │ │ │ │ + tsteq ip, r4, lsl #12 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3776] @ 0xec0 │ │ │ │ ldrb r3, [r2, #13] │ │ │ │ sub sp, sp, #284 @ 0x11c │ │ │ │ str r1, [sp, #20] │ │ │ │ - ldr r1, [pc, #1868] @ 34e194 │ │ │ │ + ldr r1, [pc, #1904] @ 34e1c0 │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r5, r2 │ │ │ │ cmp r3, #0 │ │ │ │ ldrb r3, [r2, #12] │ │ │ │ - ldr r2, [pc, #1852] @ 34e198 │ │ │ │ + ldr r2, [pc, #1888] @ 34e1c4 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #276] @ 0x114 │ │ │ │ mov r2, #0 │ │ │ │ - bne 34e14c │ │ │ │ + bne 34e184 │ │ │ │ ldr r1, [r5, #28] │ │ │ │ ldr r2, [r5, #16] │ │ │ │ cmp r2, #1 │ │ │ │ ldr r2, [r1] │ │ │ │ ldrhi r1, [r1, #4] │ │ │ │ ldr r2, [r2] │ │ │ │ ldrhi r1, [r1] │ │ │ │ @@ -804466,15 +804468,15 @@ │ │ │ │ mov r6, #0 │ │ │ │ and fp, fp, #1 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp, #24] │ │ │ │ str r2, [sp] │ │ │ │ - bne 34de84 │ │ │ │ + bne 34de90 │ │ │ │ add r4, sp, #268 @ 0x10c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ @@ -804598,108 +804600,109 @@ │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ str r3, [sp, #20] │ │ │ │ - bne 34e170 │ │ │ │ + bne 34e19c │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrhi r3, [r8, #4] │ │ │ │ movls r3, r7 │ │ │ │ ldrbhi r3, [r3] │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ andhi r3, r3, #1 │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r7} │ │ │ │ bl 344a94 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ ldr r1, [sp, #60] @ 0x3c │ │ │ │ - orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ - strd r6, [sp] │ │ │ │ - orr r5, r2, r1 │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ + orr r2, r3, r2 │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ mov r0, r4 │ │ │ │ - orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ - orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ - orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ - orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ - orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ - orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #92] @ 0x5c │ │ │ │ - orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ - orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ - orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ - orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #76] @ 0x4c │ │ │ │ - orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ - orr r5, r5, r2 │ │ │ │ - ldr r2, [sp, #268] @ 0x10c │ │ │ │ - orr r6, r3, r2 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + ldr r1, [sp, #48] @ 0x30 │ │ │ │ + orr r2, r2, r1 │ │ │ │ + ldr r1, [sp, #52] @ 0x34 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ + orr r2, r2, r1 │ │ │ │ + ldr r1, [sp, #44] @ 0x2c │ │ │ │ + orr r3, r3, r1 │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ + orr r2, r2, r1 │ │ │ │ + ldr r1, [sp, #36] @ 0x24 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + orr r2, r2, r1 │ │ │ │ + ldr r1, [sp, #28] │ │ │ │ + orr r3, r3, r1 │ │ │ │ + ldr r1, [sp, #88] @ 0x58 │ │ │ │ + orr r2, r2, r1 │ │ │ │ + ldr r1, [sp, #92] @ 0x5c │ │ │ │ + orr r3, r3, r1 │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ + orr r2, r2, r1 │ │ │ │ + ldr r1, [sp, #84] @ 0x54 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ + orr r2, r2, r1 │ │ │ │ + ldr r1, [sp, #76] @ 0x4c │ │ │ │ + orr r3, r3, r1 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ + orr r2, r2, r1 │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ + orr r3, r3, r1 │ │ │ │ + ldrh r1, [fp, #12] │ │ │ │ + lsr r1, r1, #2 │ │ │ │ + cmp r1, #62 @ 0x3e │ │ │ │ + ldr r1, [sp, #268] @ 0x10c │ │ │ │ + orr r8, r2, r1 │ │ │ │ + ldr r2, [sp, #272] @ 0x110 │ │ │ │ + orr r5, r3, r2 │ │ │ │ + eorne r3, sl, r9 │ │ │ │ + moveq r3, #0 │ │ │ │ + lsrne r3, r3, #2 │ │ │ │ + moveq r2, r3 │ │ │ │ + movne r2, #0 │ │ │ │ + andne r3, r3, #1 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - ldrh r3, [fp, #12] │ │ │ │ - lsr r3, r3, #2 │ │ │ │ - cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ - orr r6, r6, r3 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - beq 34e164 │ │ │ │ - eor r3, sl, r9 │ │ │ │ - lsr r3, r3, #2 │ │ │ │ - and r3, r3, #1 │ │ │ │ - mov r2, #0 │ │ │ │ - str r2, [sp, #4] │ │ │ │ - mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ - str r3, [sp] │ │ │ │ mov r0, r4 │ │ │ │ + str r6, [sp] │ │ │ │ + str r7, [sp, #4] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ ldr r2, [sp, #268] @ 0x10c │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #840] @ 34e19c │ │ │ │ - str r6, [r3] │ │ │ │ - str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #824] @ 34e198 │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ + orr r2, r8, r2 │ │ │ │ + orr r3, r5, r3 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ + stm r1, {r2, r3} │ │ │ │ + ldr r2, [pc, #864] @ 34e1c8 │ │ │ │ + ldr r3, [pc, #856] @ 34e1c4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34e190 │ │ │ │ + bne 34e1bc │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #284 @ 0x11c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #268 @ 0x10c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -804832,96 +804835,104 @@ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [sp, #268] @ 0x10c │ │ │ │ cmp r3, #0 │ │ │ │ orr r7, r7, r2 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r2, [sp, #272] @ 0x110 │ │ │ │ orr r3, r3, r2 │ │ │ │ - bne 34e180 │ │ │ │ + bne 34e1ac │ │ │ │ ldr r2, [r5, #16] │ │ │ │ cmp r2, #1 │ │ │ │ ldrhi r2, [sp, #28] │ │ │ │ movls r2, r6 │ │ │ │ ldrhi r2, [r2, #4] │ │ │ │ ldrbhi r2, [r2] │ │ │ │ lsrhi r2, r2, #5 │ │ │ │ andhi r2, r2, #1 │ │ │ │ stm sp, {r2, r6} │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ + ldrh r2, [r9, #12] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ + lsr r2, r2, #2 │ │ │ │ + cmp r2, #62 @ 0x3e │ │ │ │ ldr r5, [sp, #272] @ 0x110 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - str r6, [sp, #4] │ │ │ │ + ldr r2, [sp, #268] @ 0x10c │ │ │ │ + orr r5, r3, r5 │ │ │ │ + orr r7, r7, r2 │ │ │ │ + ldrne r3, [sp, #24] │ │ │ │ + ldrne r2, [sp, #20] │ │ │ │ + moveq r3, #0 │ │ │ │ + eorne r3, r3, r2 │ │ │ │ + lsrne r3, r3, #2 │ │ │ │ + moveq r2, r3 │ │ │ │ + movne r2, #0 │ │ │ │ + andne r3, r3, #1 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r8, [sp] │ │ │ │ - orr r5, r3, r5 │ │ │ │ - ldr r6, [sp, #268] @ 0x10c │ │ │ │ + str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - ldrh r3, [r9, #12] │ │ │ │ - orr r6, r7, r6 │ │ │ │ - lsr r3, r3, #2 │ │ │ │ - cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ - orr r6, r6, r3 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + str r8, [sp] │ │ │ │ + str r6, [sp, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 34e164 │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - eor r3, r3, r2 │ │ │ │ - lsr r3, r3, #2 │ │ │ │ - and r3, r3, #1 │ │ │ │ - mov r2, #0 │ │ │ │ - b 34de20 │ │ │ │ + bl 344a94 │ │ │ │ + ldr r2, [sp, #268] @ 0x10c │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ + orr r2, r7, r2 │ │ │ │ + orr r3, r5, r3 │ │ │ │ + b 34de58 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ orr r7, r2, r2, lsr #1 │ │ │ │ and r2, r2, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ str r2, [sp, #16] │ │ │ │ - b 34daac │ │ │ │ - mov r3, #0 │ │ │ │ - mov r2, r3 │ │ │ │ - b 34de20 │ │ │ │ + b 34dab4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 34dd20 │ │ │ │ + b 34dd28 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ lsr r2, r2, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ - b 34e0cc │ │ │ │ + b 34e0d8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r0, lsr #11 │ │ │ │ + @ instruction: 0x011c2598 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c219c │ │ │ │ + @ instruction: 0x011c2190 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3768] @ 0xeb8 │ │ │ │ ldrb r3, [r2, #13] │ │ │ │ sub sp, sp, #292 @ 0x124 │ │ │ │ str r1, [sp, #12] │ │ │ │ - ldr r1, [pc, #2044] @ 34e9c0 │ │ │ │ + ldr r1, [pc, #2080] @ 34ea10 │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r5, r2 │ │ │ │ cmp r3, #0 │ │ │ │ ldrb r3, [r2, #12] │ │ │ │ - ldr r2, [pc, #2028] @ 34e9c4 │ │ │ │ + ldr r2, [pc, #2064] @ 34ea14 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #284] @ 0x11c │ │ │ │ mov r2, #0 │ │ │ │ - bne 34e978 │ │ │ │ + bne 34e9d4 │ │ │ │ ldr r1, [r5, #28] │ │ │ │ ldr r2, [r5, #16] │ │ │ │ cmp r2, #1 │ │ │ │ ldr r2, [r1] │ │ │ │ ldrhi r1, [r1, #4] │ │ │ │ ldr r2, [r2] │ │ │ │ ldrhi r1, [r1] │ │ │ │ @@ -804945,15 +804956,15 @@ │ │ │ │ mov r6, #0 │ │ │ │ and fp, fp, #1 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp, #28] │ │ │ │ str r2, [sp] │ │ │ │ - bne 34e668 │ │ │ │ + bne 34e698 │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ @@ -805099,112 +805110,113 @@ │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #24] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r9, [sp, #280] @ 0x118 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - bne 34e99c │ │ │ │ + bne 34e9ec │ │ │ │ ldr r2, [r5, #16] │ │ │ │ cmp r2, #1 │ │ │ │ ldrbhi r2, [r8] │ │ │ │ movls r2, r7 │ │ │ │ lsrhi r2, r2, #5 │ │ │ │ andhi r2, r2, #1 │ │ │ │ stm sp, {r2, r7} │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #20] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ - ldr r1, [sp, #44] @ 0x2c │ │ │ │ - orr r2, r3, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r1, r3, r2 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ - strd r6, [sp] │ │ │ │ - orr r5, r3, r1 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ + orr r2, r3, r2 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ - mov r0, r4 │ │ │ │ - orr r2, r2, r3 │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #92] @ 0x5c │ │ │ │ orr r2, r2, r3 │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ orr r2, r2, r3 │ │ │ │ + ldr r3, [sp, #84] @ 0x54 │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ orr r2, r2, r3 │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ orr r2, r2, r3 │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ orr r2, r2, r3 │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ orr r2, r2, r3 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ orr r2, r2, r3 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr r2, r2, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - orr r5, r5, r9 │ │ │ │ - orr r3, r2, r3 │ │ │ │ + orr r1, r1, r3 │ │ │ │ + orr r3, r2, r9 │ │ │ │ + ldrh r2, [sl, #12] │ │ │ │ + lsr r2, r2, #2 │ │ │ │ + cmp r2, #62 @ 0x3e │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ - orr r6, r3, r2 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ + orr r8, r1, r2 │ │ │ │ + ldr r2, [sp, #280] @ 0x118 │ │ │ │ + orr r5, r3, r2 │ │ │ │ + ldrne r3, [sp, #100] @ 0x64 │ │ │ │ + moveq r3, #0 │ │ │ │ + eorne r3, r3, fp │ │ │ │ + lsrne r3, r3, #2 │ │ │ │ + moveq r2, r3 │ │ │ │ + movne r2, #0 │ │ │ │ + andne r3, r3, #1 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - ldrh r3, [sl, #12] │ │ │ │ - lsr r3, r3, #2 │ │ │ │ - cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - beq 34e990 │ │ │ │ - ldr r3, [sp, #100] @ 0x64 │ │ │ │ - mov r2, #0 │ │ │ │ - eor r3, r3, fp │ │ │ │ - lsr r3, r3, #2 │ │ │ │ - and r3, r3, #1 │ │ │ │ - str r2, [sp, #4] │ │ │ │ - mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ - str r3, [sp] │ │ │ │ mov r0, r4 │ │ │ │ + str r6, [sp] │ │ │ │ + str r7, [sp, #4] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #912] @ 34e9c8 │ │ │ │ - str r6, [r3] │ │ │ │ - str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #896] @ 34e9c4 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + orr r1, r8, r2 │ │ │ │ + orr r3, r5, r3 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + stm r2, {r1, r3} │ │ │ │ + ldr r2, [pc, #936] @ 34ea18 │ │ │ │ + ldr r3, [pc, #928] @ 34ea14 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34e9bc │ │ │ │ + bne 34ea0c │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #292 @ 0x124 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -805357,94 +805369,102 @@ │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r8, r8, r3 │ │ │ │ - bne 34e9ac │ │ │ │ + bne 34e9fc │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrhi r3, [sp, #40] @ 0x28 │ │ │ │ movls r3, r6 │ │ │ │ ldrbhi r3, [r3] │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ andhi r3, r3, #1 │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ - stm sp, {r3, r6} │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ - bl 344a94 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - str r6, [sp, #4] │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r9, [sp] │ │ │ │ - ldr r6, [sp, #276] @ 0x114 │ │ │ │ - ldr r5, [sp, #280] @ 0x118 │ │ │ │ + stm sp, {r3, r6} │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - orr r6, r7, r6 │ │ │ │ + ldr r1, [sp, #276] @ 0x114 │ │ │ │ ldrh r3, [r3, #12] │ │ │ │ - orr r5, r8, r5 │ │ │ │ + orr r7, r7, r1 │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ + ldrne r3, [sp, #32] │ │ │ │ + ldrne r2, [sp, #36] @ 0x24 │ │ │ │ + moveq r3, #0 │ │ │ │ + moveq r2, r3 │ │ │ │ + mov r0, r4 │ │ │ │ + ldr r5, [sp, #280] @ 0x118 │ │ │ │ + orr r5, r8, r5 │ │ │ │ + eorne r3, r3, r2 │ │ │ │ + lsrne r3, r3, #2 │ │ │ │ + movne r2, #0 │ │ │ │ + andne r3, r3, #1 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ + mov r1, r2 │ │ │ │ + str r3, [sp] │ │ │ │ + bl 344a94 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + str r9, [sp] │ │ │ │ + str r6, [sp, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 34e990 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - eor r3, r3, r2 │ │ │ │ - lsr r3, r3, #2 │ │ │ │ - and r3, r3, #1 │ │ │ │ - mov r2, #0 │ │ │ │ - b 34e604 │ │ │ │ + bl 344a94 │ │ │ │ + ldr r2, [sp, #276] @ 0x114 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + orr r1, r7, r2 │ │ │ │ + orr r3, r5, r3 │ │ │ │ + b 34e660 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ orr r7, r2, r2, lsr #1 │ │ │ │ and r2, r2, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ str r2, [sp, #24] │ │ │ │ - b 34e228 │ │ │ │ - mov r3, #0 │ │ │ │ - mov r2, r3 │ │ │ │ - b 34e604 │ │ │ │ + b 34e254 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ lsr r2, r2, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ - b 34e4f0 │ │ │ │ + b 34e51c │ │ │ │ ldr r3, [sp, #20] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 34e8fc │ │ │ │ + b 34e92c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r4, lsr #28 │ │ │ │ + @ instruction: 0x011c1df8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011c19b8 │ │ │ │ + tsteq ip, r8, lsl #19 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3760] @ 0xeb0 │ │ │ │ ldrb r3, [r2, #13] │ │ │ │ sub sp, sp, #300 @ 0x12c │ │ │ │ str r1, [sp, #12] │ │ │ │ - ldr r1, [pc, #2148] @ 34f254 │ │ │ │ + ldr r1, [pc, #2184] @ 34f2c8 │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r5, r2 │ │ │ │ cmp r3, #0 │ │ │ │ ldrb r3, [r2, #12] │ │ │ │ - ldr r2, [pc, #2132] @ 34f258 │ │ │ │ + ldr r2, [pc, #2168] @ 34f2cc │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #292] @ 0x124 │ │ │ │ mov r2, #0 │ │ │ │ - bne 34f20c │ │ │ │ + bne 34f28c │ │ │ │ ldr r1, [r5, #28] │ │ │ │ ldr r2, [r5, #16] │ │ │ │ cmp r2, #1 │ │ │ │ ldr r2, [r1] │ │ │ │ ldrhi r1, [r1, #4] │ │ │ │ ldr r2, [r2] │ │ │ │ ldrhi r1, [r1] │ │ │ │ @@ -805468,15 +805488,15 @@ │ │ │ │ mov r6, #0 │ │ │ │ and fp, fp, #1 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp, #28] │ │ │ │ str r2, [sp] │ │ │ │ - bne 34eed0 │ │ │ │ + bne 34ef24 │ │ │ │ add r4, sp, #284 @ 0x11c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ @@ -805633,116 +805653,117 @@ │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #24] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r9, [sp, #288] @ 0x120 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ - bne 34f230 │ │ │ │ + bne 34f2a4 │ │ │ │ ldr r2, [r5, #16] │ │ │ │ cmp r2, #1 │ │ │ │ ldrbhi r2, [r8] │ │ │ │ movls r2, r7 │ │ │ │ lsrhi r2, r2, #5 │ │ │ │ andhi r2, r2, #1 │ │ │ │ stm sp, {r2, r7} │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #20] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ - orr r2, r3, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r1, r3, r2 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ - strd r6, [sp] │ │ │ │ - orr r5, r3, r1 │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ + orr r2, r3, r2 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r2, r2, r3 │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ orr r2, r2, r3 │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ orr r2, r2, r3 │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ orr r2, r2, r3 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #100] @ 0x64 │ │ │ │ orr r2, r2, r3 │ │ │ │ + ldr r3, [sp, #100] @ 0x64 │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #92] @ 0x5c │ │ │ │ orr r2, r2, r3 │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ orr r2, r2, r3 │ │ │ │ + ldr r3, [sp, #84] @ 0x54 │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ orr r2, r2, r3 │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ orr r2, r2, r3 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r1, r1, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - orr r5, r5, r3 │ │ │ │ + orr r2, r2, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - orr r5, r5, r9 │ │ │ │ - orr r3, r2, r3 │ │ │ │ + orr r1, r1, r3 │ │ │ │ + orr r3, r2, r9 │ │ │ │ + ldrh r2, [sl, #12] │ │ │ │ + lsr r2, r2, #2 │ │ │ │ + cmp r2, #62 @ 0x3e │ │ │ │ ldr r2, [sp, #284] @ 0x11c │ │ │ │ - orr r6, r3, r2 │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ + orr r8, r1, r2 │ │ │ │ + ldr r2, [sp, #288] @ 0x120 │ │ │ │ + orr r5, r3, r2 │ │ │ │ + ldrne r3, [sp, #108] @ 0x6c │ │ │ │ + moveq r3, #0 │ │ │ │ + eorne r3, r3, fp │ │ │ │ + lsrne r3, r3, #2 │ │ │ │ + moveq r2, r3 │ │ │ │ + movne r2, #0 │ │ │ │ + andne r3, r3, #1 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - ldrh r3, [sl, #12] │ │ │ │ - lsr r3, r3, #2 │ │ │ │ - cmp r3, #62 @ 0x3e │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ - orr r6, r6, r3 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - beq 34f224 │ │ │ │ - ldr r3, [sp, #108] @ 0x6c │ │ │ │ - mov r2, #0 │ │ │ │ - eor r3, r3, fp │ │ │ │ - lsr r3, r3, #2 │ │ │ │ - and r3, r3, #1 │ │ │ │ - str r2, [sp, #4] │ │ │ │ - mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ - str r3, [sp] │ │ │ │ mov r0, r4 │ │ │ │ + str r6, [sp] │ │ │ │ + str r7, [sp, #4] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ ldr r2, [sp, #284] @ 0x11c │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #956] @ 34f25c │ │ │ │ - str r6, [r3] │ │ │ │ - str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #940] @ 34f258 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ + orr r1, r8, r2 │ │ │ │ + orr r3, r5, r3 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + stm r2, {r1, r3} │ │ │ │ + ldr r2, [pc, #980] @ 34f2d0 │ │ │ │ + ldr r3, [pc, #972] @ 34f2cc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #292] @ 0x124 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34f250 │ │ │ │ + bne 34f2c4 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #300 @ 0x12c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #284 @ 0x11c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -805906,93 +805927,101 @@ │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ orr r8, r8, r3 │ │ │ │ - bne 34f240 │ │ │ │ + bne 34f2b4 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrhi r3, [sp, #40] @ 0x28 │ │ │ │ movls r3, r6 │ │ │ │ ldrbhi r3, [r3] │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ andhi r3, r3, #1 │ │ │ │ mov r2, #51 @ 0x33 │ │ │ │ - stm sp, {r3, r6} │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ - bl 344a94 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - str r6, [sp, #4] │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r9, [sp] │ │ │ │ - ldr r6, [sp, #284] @ 0x11c │ │ │ │ - ldr r5, [sp, #288] @ 0x120 │ │ │ │ + stm sp, {r3, r6} │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - orr r6, r7, r6 │ │ │ │ + ldr r1, [sp, #284] @ 0x11c │ │ │ │ ldrh r3, [r3, #12] │ │ │ │ - orr r5, r8, r5 │ │ │ │ + orr r7, r7, r1 │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ + ldrne r3, [sp, #32] │ │ │ │ + ldrne r2, [sp, #36] @ 0x24 │ │ │ │ + moveq r3, #0 │ │ │ │ + moveq r2, r3 │ │ │ │ + mov r0, r4 │ │ │ │ + ldr r5, [sp, #288] @ 0x120 │ │ │ │ + orr r5, r8, r5 │ │ │ │ + eorne r3, r3, r2 │ │ │ │ + lsrne r3, r3, #2 │ │ │ │ + movne r2, #0 │ │ │ │ + andne r3, r3, #1 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ + mov r1, r2 │ │ │ │ + str r3, [sp] │ │ │ │ + bl 344a94 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ - orr r6, r6, r3 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + str r9, [sp] │ │ │ │ + str r6, [sp, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 34f224 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - eor r3, r3, r2 │ │ │ │ - lsr r3, r3, #2 │ │ │ │ - and r3, r3, #1 │ │ │ │ - mov r2, #0 │ │ │ │ - b 34ee6c │ │ │ │ + bl 344a94 │ │ │ │ + ldr r2, [sp, #284] @ 0x11c │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ + orr r1, r7, r2 │ │ │ │ + orr r3, r5, r3 │ │ │ │ + b 34eeec │ │ │ │ ldr r2, [sp, #20] │ │ │ │ orr r7, r2, r2, lsr #1 │ │ │ │ and r2, r2, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ str r2, [sp, #24] │ │ │ │ - b 34ea54 │ │ │ │ - mov r3, #0 │ │ │ │ - mov r2, r3 │ │ │ │ - b 34ee6c │ │ │ │ + b 34eaa4 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ lsr r2, r2, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ - b 34ed48 │ │ │ │ + b 34ed98 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 34f190 │ │ │ │ + b 34f1e4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011c15f8 │ │ │ │ + tsteq ip, r8, lsr #11 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r0, asr r1 │ │ │ │ + ldrsheq r1, [ip, -ip] │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3768] @ 0xeb8 │ │ │ │ ldrb r3, [r1, #13] │ │ │ │ sub sp, sp, #292 @ 0x124 │ │ │ │ - ldr r2, [pc, #2280] @ 34fb68 │ │ │ │ + ldr r2, [pc, #2280] @ 34fbdc │ │ │ │ str r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r3, [pc, #2272] @ 34fb6c │ │ │ │ + ldr r3, [pc, #2272] @ 34fbe0 │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldrb fp, [r1, #12] │ │ │ │ mov r5, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #284] @ 0x11c │ │ │ │ mov r3, #0 │ │ │ │ - bne 34fb2c │ │ │ │ + bne 34fba0 │ │ │ │ ldr r2, [r1, #28] │ │ │ │ ldr r3, [r1, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldr r3, [r2] │ │ │ │ ldrhi r2, [r2, #4] │ │ │ │ ldr r3, [r3] │ │ │ │ ldrhi r2, [r2] │ │ │ │ @@ -806013,15 +806042,15 @@ │ │ │ │ cmp r7, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ mov r6, #0 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp] │ │ │ │ - bne 34f798 │ │ │ │ + bne 34f80c │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ @@ -806146,15 +806175,15 @@ │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ - bne 34fb44 │ │ │ │ + bne 34fbb8 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrls r6, [sp, #12] │ │ │ │ lsrhi r6, r6, #5 │ │ │ │ ldrhi r7, [sp, #12] │ │ │ │ andhi r6, r6, #1 │ │ │ │ movls r7, r6 │ │ │ │ @@ -806288,23 +806317,23 @@ │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r2, r7, r2 │ │ │ │ orr r3, r5, r3 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ stm r1, {r2, r3} │ │ │ │ - ldr r2, [pc, #1024] @ 34fb70 │ │ │ │ - ldr r3, [pc, #1016] @ 34fb6c │ │ │ │ + ldr r2, [pc, #1024] @ 34fbe4 │ │ │ │ + ldr r3, [pc, #1016] @ 34fbe0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 34fb64 │ │ │ │ + bne 34fbd8 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #292 @ 0x124 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -806476,15 +806505,15 @@ │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r7, r7, r3 │ │ │ │ - bne 34fb54 │ │ │ │ + bne 34fbc8 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrhi r3, [sp, #32] │ │ │ │ ldrls r3, [sp, #12] │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ ldrhi r6, [sp, #12] │ │ │ │ andhi r3, r3, #1 │ │ │ │ @@ -806528,52 +806557,52 @@ │ │ │ │ mov r0, r4 │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r2, r6, r2 │ │ │ │ orr r3, r5, r3 │ │ │ │ - b 34f760 │ │ │ │ + b 34f7d4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ and r2, r3, #1 │ │ │ │ orr r7, r3, r3, lsr #1 │ │ │ │ and r7, r7, #1 │ │ │ │ str r2, [sp, #20] │ │ │ │ - b 34f2e4 │ │ │ │ + b 34f358 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ lsr r6, r3, #1 │ │ │ │ and r6, r6, #1 │ │ │ │ - b 34f550 │ │ │ │ + b 34f5c4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 34fa7c │ │ │ │ + b 34faf0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r0, ror sp │ │ │ │ + @ instruction: 0x011c0cfc │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq ip, r8, lsl #17 │ │ │ │ + tsteq ip, r4, lsl r8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3768] @ 0xeb8 │ │ │ │ ldrb r3, [r1, #13] │ │ │ │ sub sp, sp, #292 @ 0x124 │ │ │ │ str r3, [sp, #8] │ │ │ │ mov r6, r1 │ │ │ │ cmp r3, #0 │ │ │ │ ldrb r3, [r1, #12] │ │ │ │ - ldr r1, [pc, #2364] @ 3504e0 │ │ │ │ - ldr r2, [pc, #2364] @ 3504e4 │ │ │ │ + ldr r1, [pc, #2364] @ 350554 │ │ │ │ + ldr r2, [pc, #2364] @ 350558 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #284] @ 0x11c │ │ │ │ mov r2, #0 │ │ │ │ - bne 3504a4 │ │ │ │ + bne 350518 │ │ │ │ ldr r1, [r6, #28] │ │ │ │ ldr r2, [r6, #16] │ │ │ │ cmp r2, #1 │ │ │ │ ldr r2, [r1] │ │ │ │ ldrhi r1, [r1, #4] │ │ │ │ ldr r2, [r2] │ │ │ │ ldrhi r1, [r1] │ │ │ │ @@ -806597,15 +806626,15 @@ │ │ │ │ mov r7, #0 │ │ │ │ and fp, fp, #1 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp, #20] │ │ │ │ str r2, [sp] │ │ │ │ - bne 3500f0 │ │ │ │ + bne 350164 │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ @@ -806739,15 +806768,15 @@ │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r2, [sp, #280] @ 0x118 │ │ │ │ cmp r3, #0 │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ - bne 3504bc │ │ │ │ + bne 350530 │ │ │ │ ldr r2, [r6, #16] │ │ │ │ cmp r2, #1 │ │ │ │ ldrls r7, [sp, #8] │ │ │ │ lsrhi r7, r7, #5 │ │ │ │ ldrhi r5, [sp, #8] │ │ │ │ andhi r7, r7, #1 │ │ │ │ movls r5, r7 │ │ │ │ @@ -806884,25 +806913,25 @@ │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r8, r8, r2 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - ldr r2, [pc, #1064] @ 3504e8 │ │ │ │ + ldr r2, [pc, #1064] @ 35055c │ │ │ │ str r8, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #1048] @ 3504e4 │ │ │ │ + ldr r3, [pc, #1048] @ 350558 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3504dc │ │ │ │ + bne 350550 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add sp, sp, #292 @ 0x124 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #276 @ 0x114 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -807094,15 +807123,15 @@ │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r8, r8, r3 │ │ │ │ - bne 3504cc │ │ │ │ + bne 350540 │ │ │ │ ldr r3, [r6, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrhi r3, [sp, #28] │ │ │ │ ldrls r3, [sp, #8] │ │ │ │ lsrhi r3, r3, #5 │ │ │ │ ldrhi r7, [sp, #8] │ │ │ │ andhi r3, r3, #1 │ │ │ │ @@ -807134,52 +807163,52 @@ │ │ │ │ mov r1, r2 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ orr r8, r6, r2 │ │ │ │ orr r5, r5, r3 │ │ │ │ - b 3500b4 │ │ │ │ + b 350128 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ and r1, r2, #1 │ │ │ │ orr r5, r2, r2, lsr #1 │ │ │ │ and r5, r5, #1 │ │ │ │ str r1, [sp, #16] │ │ │ │ - b 34fbf8 │ │ │ │ + b 34fc6c │ │ │ │ ldr r2, [sp, #8] │ │ │ │ lsr r7, r2, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ - b 34fe94 │ │ │ │ + b 34ff08 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 350424 │ │ │ │ + b 350498 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq ip, r4, asr r4 │ │ │ │ + tsteq ip, r0, ror #7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tstpeq fp, r0, lsr pc @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x011bfebc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3776] @ 0xec0 │ │ │ │ ldrb r3, [r1, #13] │ │ │ │ sub sp, sp, #284 @ 0x11c │ │ │ │ - ldr r2, [pc, #2360] @ 350e44 │ │ │ │ + ldr r2, [pc, #2392] @ 350ed8 │ │ │ │ str r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r3, [pc, #2352] @ 350e48 │ │ │ │ + ldr r3, [pc, #2384] @ 350edc │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldrb fp, [r1, #12] │ │ │ │ mov r5, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #276] @ 0x114 │ │ │ │ mov r3, #0 │ │ │ │ - bne 350e08 │ │ │ │ + bne 350e9c │ │ │ │ ldr r2, [r1, #28] │ │ │ │ ldr r3, [r1, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldr r3, [r2] │ │ │ │ ldrhi r2, [r2, #4] │ │ │ │ ldr r3, [r3] │ │ │ │ ldrhi r2, [r2] │ │ │ │ @@ -807200,15 +807229,15 @@ │ │ │ │ cmp r7, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ mov r6, #0 │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ str r3, [sp] │ │ │ │ - bne 350a60 │ │ │ │ + bne 350ad0 │ │ │ │ add r4, sp, #268 @ 0x10c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ @@ -807335,15 +807364,15 @@ │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r9, [sp, #272] @ 0x110 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ str r3, [sp, #16] │ │ │ │ - bne 350e20 │ │ │ │ + bne 350eb4 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrls r3, [sp, #8] │ │ │ │ lsrhi r3, r6, #5 │ │ │ │ ldrhi r7, [sp, #8] │ │ │ │ andhi r3, r3, #1 │ │ │ │ movls r7, r3 │ │ │ │ @@ -807451,62 +807480,61 @@ │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #16 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - lsr r3, r6, #2 │ │ │ │ - and r3, r3, #1 │ │ │ │ - eor r3, r3, #1 │ │ │ │ - mov r2, #42 @ 0x2a │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ - str r7, [sp, #4] │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r8, [sp, #268] @ 0x10c │ │ │ │ - bl 344a94 │ │ │ │ ldr r2, [sp, #80] @ 0x50 │ │ │ │ - orr r8, fp, r8 │ │ │ │ - ldrh r3, [r2, #12] │ │ │ │ mov r0, r4 │ │ │ │ + ldrh r3, [r2, #12] │ │ │ │ + ldr r8, [sp, #268] @ 0x10c │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ - ldr r3, [sp, #268] @ 0x10c │ │ │ │ - moveq r6, r7 │ │ │ │ - orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ + orr r8, fp, r8 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldrne r3, [r2] │ │ │ │ - str r7, [sp, #4] │ │ │ │ - eorne r6, r6, r3 │ │ │ │ - lsrne r6, r6, #2 │ │ │ │ - andne r6, r6, #1 │ │ │ │ - str r6, [sp] │ │ │ │ + moveq r3, r7 │ │ │ │ + eorne r3, r3, r6 │ │ │ │ + lsrne r3, r3, #2 │ │ │ │ + andne r3, r3, #1 │ │ │ │ mov r2, #46 @ 0x2e │ │ │ │ mov r1, r2 │ │ │ │ + stm sp, {r3, r7} │ │ │ │ bl 344a94 │ │ │ │ + mov r3, #0 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + lsr r6, r6, #2 │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ + and r6, r6, #1 │ │ │ │ + mov r2, #42 @ 0x2a │ │ │ │ + orr r8, r8, r3 │ │ │ │ + eor r6, r6, #1 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - ldr r2, [sp, #268] @ 0x10c │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ + str r6, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r8, r8, r2 │ │ │ │ - ldr r2, [pc, #1052] @ 350e4c │ │ │ │ - str r8, [r3] │ │ │ │ - str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #1036] @ 350e48 │ │ │ │ + bl 344a94 │ │ │ │ + ldr r2, [sp, #268] @ 0x10c │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ + orr r2, r8, r2 │ │ │ │ + orr r3, r5, r3 │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ + stm r1, {r2, r3} │ │ │ │ + ldr r2, [pc, #1080] @ 350ee0 │ │ │ │ + ldr r3, [pc, #1072] @ 350edc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 350e40 │ │ │ │ + bne 350ed4 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add sp, sp, #284 @ 0x11c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r4, sp, #268 @ 0x10c │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ @@ -807692,87 +807720,96 @@ │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ orr r8, r8, r3 │ │ │ │ - bne 350e30 │ │ │ │ + bne 350ec4 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrls r3, [sp, #8] │ │ │ │ lsrhi r3, r9, #5 │ │ │ │ ldrhi r6, [sp, #8] │ │ │ │ andhi r3, r3, #1 │ │ │ │ movls r6, r3 │ │ │ │ mov r2, #15 │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ - lsr r3, r9, #2 │ │ │ │ - and r3, r3, #1 │ │ │ │ - eor r3, r3, #1 │ │ │ │ - mov r6, #0 │ │ │ │ - mov r2, #42 @ 0x2a │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #268] @ 0x10c │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r4 │ │ │ │ - str r6, [sp, #4] │ │ │ │ - orr r7, r7, r3 │ │ │ │ - ldr r5, [sp, #272] @ 0x110 │ │ │ │ - bl 344a94 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ - orr r5, r8, r5 │ │ │ │ - ldrh r3, [r2, #12] │ │ │ │ mov r0, r4 │ │ │ │ + ldrh r3, [r2, #12] │ │ │ │ + ldr r6, [sp, #268] @ 0x10c │ │ │ │ lsr r3, r3, #2 │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ + ldrne r3, [r2] │ │ │ │ + moveq r3, #0 │ │ │ │ + eorne r3, r3, r9 │ │ │ │ + lsrne r3, r3, #2 │ │ │ │ + moveq r2, r3 │ │ │ │ + movne r2, #0 │ │ │ │ + andne r3, r3, #1 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + mov r2, #46 @ 0x2e │ │ │ │ + mov r1, r2 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r5, [sp, #272] @ 0x110 │ │ │ │ + bl 344a94 │ │ │ │ + mov r3, #0 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + lsr r9, r9, #2 │ │ │ │ ldr r3, [sp, #268] @ 0x10c │ │ │ │ - moveq r9, r6 │ │ │ │ - orr r8, r7, r3 │ │ │ │ + orr r6, r7, r6 │ │ │ │ + and r9, r9, #1 │ │ │ │ + mov r2, #42 @ 0x2a │ │ │ │ + orr r6, r6, r3 │ │ │ │ + eor r9, r9, #1 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldrne r3, [r2] │ │ │ │ - str r6, [sp, #4] │ │ │ │ - eorne r9, r9, r3 │ │ │ │ - lsrne r9, r9, #2 │ │ │ │ - andne r9, r9, #1 │ │ │ │ + mov r1, r2 │ │ │ │ + orr r5, r8, r5 │ │ │ │ + mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ - b 350a08 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + bl 344a94 │ │ │ │ + ldr r2, [sp, #268] @ 0x10c │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ + orr r2, r6, r2 │ │ │ │ + orr r3, r5, r3 │ │ │ │ + b 350a98 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ and r2, r3, #1 │ │ │ │ orr r7, r3, r3, lsr #1 │ │ │ │ and r7, r7, #1 │ │ │ │ str r2, [sp, #16] │ │ │ │ - b 350570 │ │ │ │ + b 3505e4 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 3507e4 │ │ │ │ + b 350858 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ lsr r3, r3, #1 │ │ │ │ and r3, r3, #1 │ │ │ │ - b 350d78 │ │ │ │ + b 350de8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tstpeq fp, r4, ror #21 @ p-variant is OBSOLETE │ │ │ │ + tstpeq fp, r0, ror sl @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tstpeq fp, r0, asr #11 @ p-variant is OBSOLETE │ │ │ │ + tstpeq fp, r0, asr r5 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3856] @ 0xf10 │ │ │ │ ldr r5, [r1, #8] │ │ │ │ sub sp, sp, #204 @ 0xcc │ │ │ │ mov r6, r1 │ │ │ │ and r3, r5, #1 │ │ │ │ - ldr r1, [pc, #664] @ 351110 │ │ │ │ + ldr r1, [pc, #664] @ 3511a4 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #660] @ 351114 │ │ │ │ + ldr r3, [pc, #660] @ 3511a8 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #188 @ 0xbc │ │ │ │ mov r7, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #196] @ 0xc4 │ │ │ │ @@ -807896,15 +807933,15 @@ │ │ │ │ cmp r3, r5 │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ orr sl, fp, r3 │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ orr r9, r9, r3 │ │ │ │ movls r3, r7 │ │ │ │ movls r7, r3 │ │ │ │ - bls 3510ac │ │ │ │ + bls 351140 │ │ │ │ ldr r3, [r6, #28] │ │ │ │ ldr r3, [r3, r5, lsl #2] │ │ │ │ cmp r3, r7 │ │ │ │ ldrbne r3, [r3] │ │ │ │ moveq r7, r3 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ @@ -807914,44 +807951,44 @@ │ │ │ │ str r3, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #188] @ 0xbc │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ orr sl, sl, r2 │ │ │ │ - ldr r2, [pc, #64] @ 351118 │ │ │ │ + ldr r2, [pc, #64] @ 3511ac │ │ │ │ orr r9, r9, r3 │ │ │ │ - ldr r3, [pc, #52] @ 351114 │ │ │ │ + ldr r3, [pc, #52] @ 3511a8 │ │ │ │ add r2, pc, r2 │ │ │ │ str sl, [r8] │ │ │ │ str r9, [r8, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35110c │ │ │ │ + bne 3511a0 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #204 @ 0xcc │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tstpeq fp, ip, ror r1 @ p-variant is OBSOLETE │ │ │ │ + tstpeq fp, r8, ror #1 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, ip, lsl pc │ │ │ │ + tsteq fp, r8, lsl #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3848] @ 0xf08 │ │ │ │ ldr r5, [r1, #8] │ │ │ │ sub sp, sp, #212 @ 0xd4 │ │ │ │ mov r6, r1 │ │ │ │ and r3, r5, #1 │ │ │ │ - ldr r1, [pc, #800] @ 351464 │ │ │ │ + ldr r1, [pc, #800] @ 3514f8 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #796] @ 351468 │ │ │ │ + ldr r3, [pc, #796] @ 3514fc │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #196 @ 0xc4 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #204] @ 0xcc │ │ │ │ @@ -808108,15 +808145,15 @@ │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ cmp fp, r2 │ │ │ │ orr r5, r9, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 351400 │ │ │ │ + bls 351494 │ │ │ │ ldr r3, [r6, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ @@ -808127,44 +808164,44 @@ │ │ │ │ mov r1, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #196] @ 0xc4 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ orr r7, r7, r2 │ │ │ │ - ldr r2, [pc, #64] @ 35146c │ │ │ │ + ldr r2, [pc, #64] @ 351500 │ │ │ │ orr r5, r5, r3 │ │ │ │ - ldr r3, [pc, #52] @ 351468 │ │ │ │ + ldr r3, [pc, #52] @ 3514fc │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r8] │ │ │ │ str r5, [r8, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 351460 │ │ │ │ + bne 3514f4 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #212 @ 0xd4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011beeb0 │ │ │ │ + tsteq fp, ip, lsl lr │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r8, asr #23 │ │ │ │ + tsteq fp, r4, lsr fp │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3848] @ 0xf08 │ │ │ │ ldr r5, [r1, #8] │ │ │ │ sub sp, sp, #212 @ 0xd4 │ │ │ │ mov r6, r1 │ │ │ │ and r3, r5, #1 │ │ │ │ - ldr r1, [pc, #780] @ 3517a4 │ │ │ │ + ldr r1, [pc, #780] @ 351838 │ │ │ │ str r3, [sp] │ │ │ │ - ldr r3, [pc, #776] @ 3517a8 │ │ │ │ + ldr r3, [pc, #776] @ 35183c │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add r4, sp, #196 @ 0xc4 │ │ │ │ mov r9, #0 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -808315,15 +808352,15 @@ │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ cmp r8, fp │ │ │ │ orr r5, r9, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 35173c │ │ │ │ + bls 3517d0 │ │ │ │ ldr r3, [r6, #28] │ │ │ │ ldr r3, [r3, fp, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ @@ -808336,42 +808373,42 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ ldr r2, [sp, #196] @ 0xc4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ orr r7, r7, r2 │ │ │ │ - ldr r2, [pc, #60] @ 3517ac │ │ │ │ + ldr r2, [pc, #60] @ 351840 │ │ │ │ str r7, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #44] @ 3517a8 │ │ │ │ + ldr r3, [pc, #44] @ 35183c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3517a0 │ │ │ │ + bne 351834 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add sp, sp, #212 @ 0xd4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, ip, asr fp │ │ │ │ + tsteq fp, r8, asr #21 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r0, lsl #17 │ │ │ │ + tsteq fp, ip, ror #15 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2528] @ 3521b0 │ │ │ │ + ldr r1, [pc, #2528] @ 352244 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ mov fp, r2 │ │ │ │ - ldr r2, [pc, #2520] @ 3521b4 │ │ │ │ + ldr r2, [pc, #2520] @ 352248 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -808392,15 +808429,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 351bec │ │ │ │ + beq 351c80 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r2, r6} │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr ip, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ @@ -808471,15 +808508,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 3b570 │ │ │ │ ands r3, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #20] │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 351fb8 │ │ │ │ + beq 35204c │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [fp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ @@ -808614,25 +808651,25 @@ │ │ │ │ ldr r8, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r8, r9, r8 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 351fd0 │ │ │ │ + beq 352064 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 35214c │ │ │ │ + beq 3521e0 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 35218c │ │ │ │ + beq 352220 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 351fe0 │ │ │ │ + b 352074 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ @@ -808832,20 +808869,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r9, #0 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 351f50 │ │ │ │ + beq 351fe4 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r9, [r3] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r3, r9 │ │ │ │ - beq 351f54 │ │ │ │ + beq 351fe8 │ │ │ │ ldrb r9, [r9] │ │ │ │ lsr r9, r9, #2 │ │ │ │ and r9, r9, #1 │ │ │ │ eor r9, r9, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ @@ -808854,48 +808891,48 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #560] @ 3521b8 │ │ │ │ + ldr r2, [pc, #560] @ 35224c │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #544] @ 3521b4 │ │ │ │ + ldr r3, [pc, #544] @ 352248 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3521ac │ │ │ │ + bne 352240 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 351998 │ │ │ │ + b 351a2c │ │ │ │ cmp r3, #0 │ │ │ │ - bne 352138 │ │ │ │ + bne 3521cc │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [fp, #28] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, r7 │ │ │ │ - bl 34d9a0 │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -808915,20 +808952,20 @@ │ │ │ │ orr r7, r8, r7 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 352158 │ │ │ │ + beq 3521ec │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 352174 │ │ │ │ + beq 352208 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 35219c │ │ │ │ + beq 352230 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -808950,71 +808987,71 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 352128 │ │ │ │ + bls 3521bc │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 351f60 │ │ │ │ + b 351ff4 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 351fe0 │ │ │ │ + b 352074 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 351fe0 │ │ │ │ + b 352074 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 352180 │ │ │ │ + beq 352214 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 35209c │ │ │ │ + b 352130 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 35209c │ │ │ │ + b 352130 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 35209c │ │ │ │ + b 352130 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 351fe0 │ │ │ │ + b 352074 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 35209c │ │ │ │ + b 352130 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r0, lsr #16 │ │ │ │ + tsteq fp, ip, lsl #15 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r8, rrx │ │ │ │ + @ instruction: 0x011bdfd4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2552] @ 352bd4 │ │ │ │ + ldr r1, [pc, #2552] @ 352c68 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ mov fp, r2 │ │ │ │ - ldr r2, [pc, #2544] @ 352bd8 │ │ │ │ + ldr r2, [pc, #2544] @ 352c6c │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -809035,15 +809072,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 352604 │ │ │ │ + beq 352698 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r2, r6} │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr ip, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ @@ -809114,15 +809151,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 3b570 │ │ │ │ ands r3, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #20] │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 3529dc │ │ │ │ + beq 352a70 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [fp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ @@ -809260,25 +809297,25 @@ │ │ │ │ ldr r8, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r8, r9, r8 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 3529f4 │ │ │ │ + beq 352a88 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 352b70 │ │ │ │ + beq 352c04 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 352bb0 │ │ │ │ + beq 352c44 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 352a04 │ │ │ │ + b 352a98 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ @@ -809481,20 +809518,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r9, #0 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 352974 │ │ │ │ + beq 352a08 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r9, [r3] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r3, r9 │ │ │ │ - beq 352978 │ │ │ │ + beq 352a0c │ │ │ │ ldrb r9, [r9] │ │ │ │ lsr r9, r9, #2 │ │ │ │ and r9, r9, #1 │ │ │ │ eor r9, r9, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ @@ -809503,48 +809540,48 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #560] @ 352bdc │ │ │ │ + ldr r2, [pc, #560] @ 352c70 │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #544] @ 352bd8 │ │ │ │ + ldr r3, [pc, #544] @ 352c6c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 352bd0 │ │ │ │ + bne 352c64 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 3523a4 │ │ │ │ + b 352438 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 352b5c │ │ │ │ + bne 352bf0 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [fp, #28] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, r7 │ │ │ │ - bl 34d9a0 │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -809564,20 +809601,20 @@ │ │ │ │ orr r7, r8, r7 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 352b7c │ │ │ │ + beq 352c10 │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 352b98 │ │ │ │ + beq 352c2c │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 352bc0 │ │ │ │ + beq 352c54 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -809599,71 +809636,71 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 352b4c │ │ │ │ + bls 352be0 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 352984 │ │ │ │ + b 352a18 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 352a04 │ │ │ │ + b 352a98 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 352a04 │ │ │ │ + b 352a98 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 352ba4 │ │ │ │ + beq 352c38 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 352ac0 │ │ │ │ + b 352b54 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 352ac0 │ │ │ │ + b 352b54 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 352ac0 │ │ │ │ + b 352b54 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 352a04 │ │ │ │ + b 352a98 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 352ac0 │ │ │ │ + b 352b54 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r4, lsl lr │ │ │ │ + tsteq fp, r0, lsl #27 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r4, asr #12 │ │ │ │ + @ instruction: 0x011bd5b0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2552] @ 3535f8 │ │ │ │ + ldr r1, [pc, #2552] @ 35368c │ │ │ │ ldr r5, [r2, #8] │ │ │ │ mov fp, r2 │ │ │ │ - ldr r2, [pc, #2544] @ 3535fc │ │ │ │ + ldr r2, [pc, #2544] @ 353690 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -809684,15 +809721,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 353028 │ │ │ │ + beq 3530bc │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r2, r6} │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr ip, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ @@ -809763,15 +809800,15 @@ │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 3b570 │ │ │ │ ands r3, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #20] │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 353400 │ │ │ │ + beq 353494 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [fp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ @@ -809909,25 +809946,25 @@ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ orr r8, r9, r8 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 353418 │ │ │ │ + beq 3534ac │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 353594 │ │ │ │ + beq 353628 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 3535d4 │ │ │ │ + beq 353668 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 353428 │ │ │ │ + b 3534bc │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ @@ -810130,20 +810167,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r9, #0 │ │ │ │ orr r6, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 353398 │ │ │ │ + beq 35342c │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r9, [r3] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r3, r9 │ │ │ │ - beq 35339c │ │ │ │ + beq 353430 │ │ │ │ ldrb r9, [r9] │ │ │ │ lsr r9, r9, #2 │ │ │ │ and r9, r9, #1 │ │ │ │ eor r9, r9, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ @@ -810152,48 +810189,48 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #560] @ 353600 │ │ │ │ + ldr r2, [pc, #560] @ 353694 │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #544] @ 3535fc │ │ │ │ + ldr r3, [pc, #544] @ 353690 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3535f4 │ │ │ │ + bne 353688 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 352dc8 │ │ │ │ + b 352e5c │ │ │ │ cmp r3, #0 │ │ │ │ - bne 353580 │ │ │ │ + bne 353614 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [fp, #28] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, r7 │ │ │ │ - bl 34d9a0 │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -810213,20 +810250,20 @@ │ │ │ │ orr r7, r8, r7 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 3535a0 │ │ │ │ + beq 353634 │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 3535bc │ │ │ │ + beq 353650 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 3535e4 │ │ │ │ + beq 353678 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -810248,71 +810285,71 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 353570 │ │ │ │ + bls 353604 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 3533a8 │ │ │ │ + b 35343c │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 353428 │ │ │ │ + b 3534bc │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 353428 │ │ │ │ + b 3534bc │ │ │ │ cmp r3, #0 │ │ │ │ - beq 3535c8 │ │ │ │ + beq 35365c │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 3534e4 │ │ │ │ + b 353578 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 3534e4 │ │ │ │ + b 353578 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 3534e4 │ │ │ │ + b 353578 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 353428 │ │ │ │ + b 3534bc │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 3534e4 │ │ │ │ + b 353578 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011bd3f0 │ │ │ │ + tsteq fp, ip, asr r3 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r0, lsr #24 │ │ │ │ + tsteq fp, ip, lsl #23 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2564] @ 354028 │ │ │ │ + ldr r1, [pc, #2564] @ 3540bc │ │ │ │ ldr r5, [r2, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ - ldr r2, [pc, #2556] @ 35402c │ │ │ │ + ldr r2, [pc, #2556] @ 3540c0 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -810332,15 +810369,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 353a44 │ │ │ │ + beq 353ad8 │ │ │ │ bl 344a94 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ @@ -810406,15 +810443,15 @@ │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 3b570 │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ ands fp, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 353e2c │ │ │ │ + beq 353ec0 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ ldr sl, [sp, #12] │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [sl, #40] @ 0x28 │ │ │ │ @@ -810556,25 +810593,25 @@ │ │ │ │ ldr r8, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r7 │ │ │ │ str r3, [sp, #16] │ │ │ │ bl 3b570 │ │ │ │ cmp fp, #0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ orr r8, r9, r8 │ │ │ │ - beq 353e44 │ │ │ │ + beq 353ed8 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 353fc4 │ │ │ │ + beq 354058 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 354004 │ │ │ │ + beq 354098 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 353e54 │ │ │ │ + b 353ee8 │ │ │ │ bl 344a94 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ ldr fp, [sp, #212] @ 0xd4 │ │ │ │ @@ -810781,20 +810818,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r9, #0 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 353dc4 │ │ │ │ + beq 353e58 │ │ │ │ ldr r3, [r8, #28] │ │ │ │ ldr r9, [r3] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r3, r9 │ │ │ │ - beq 353dc8 │ │ │ │ + beq 353e5c │ │ │ │ ldrb r9, [r9] │ │ │ │ lsr r9, r9, #2 │ │ │ │ and r9, r9, #1 │ │ │ │ eor r9, r9, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ @@ -810803,49 +810840,49 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #564] @ 354030 │ │ │ │ + ldr r2, [pc, #564] @ 3540c4 │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #548] @ 35402c │ │ │ │ + ldr r3, [pc, #548] @ 3540c0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 354024 │ │ │ │ + bne 3540b8 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 3537d4 │ │ │ │ + b 353868 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 353fb0 │ │ │ │ + bne 354044 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [sp, #12] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3, #28] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ ldrne r3, [r3] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, r7 │ │ │ │ - bl 34d9a0 │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -810864,20 +810901,20 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r7, r8, r7 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp fp, #0 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 353fd0 │ │ │ │ + beq 354064 │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 353fec │ │ │ │ + beq 354080 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 354014 │ │ │ │ + beq 3540a8 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -810899,72 +810936,72 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 353fa0 │ │ │ │ + bls 354034 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r3, [r3, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 353dd4 │ │ │ │ + b 353e68 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ mov r2, fp │ │ │ │ - b 353e54 │ │ │ │ + b 353ee8 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 353e54 │ │ │ │ + b 353ee8 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 353ff8 │ │ │ │ + beq 35408c │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ mov r3, fp │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 353f10 │ │ │ │ + b 353fa4 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 353f10 │ │ │ │ + b 353fa4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 353f10 │ │ │ │ + b 353fa4 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 353e54 │ │ │ │ + b 353ee8 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 353f10 │ │ │ │ + b 353fa4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, ip, asr #19 │ │ │ │ + tsteq fp, r8, lsr r9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011bc1f4 │ │ │ │ + tsteq fp, r0, ror #2 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2588] @ 354a70 │ │ │ │ + ldr r1, [pc, #2588] @ 354b04 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ - ldr r2, [pc, #2580] @ 354a74 │ │ │ │ + ldr r2, [pc, #2580] @ 354b08 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -810984,15 +811021,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 354480 │ │ │ │ + beq 354514 │ │ │ │ bl 344a94 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ @@ -811058,15 +811095,15 @@ │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 3b570 │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ ands fp, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 354874 │ │ │ │ + beq 354908 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ ldr sl, [sp, #12] │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [sl, #40] @ 0x28 │ │ │ │ @@ -811211,25 +811248,25 @@ │ │ │ │ bl 3b570 │ │ │ │ mov r3, #0 │ │ │ │ mov r2, #1 │ │ │ │ cmp fp, #0 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ orr r8, r9, r8 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 35488c │ │ │ │ + beq 354920 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 354a0c │ │ │ │ + beq 354aa0 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 354a4c │ │ │ │ + beq 354ae0 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 35489c │ │ │ │ + b 354930 │ │ │ │ bl 344a94 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ ldr fp, [sp, #212] @ 0xd4 │ │ │ │ @@ -811439,20 +811476,20 @@ │ │ │ │ mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r9, #0 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r5, r5, r3 │ │ │ │ - beq 35480c │ │ │ │ + beq 3548a0 │ │ │ │ ldr r3, [r8, #28] │ │ │ │ ldr r9, [r3] │ │ │ │ cmp r9, #0 │ │ │ │ moveq r3, r9 │ │ │ │ - beq 354810 │ │ │ │ + beq 3548a4 │ │ │ │ ldrb r9, [r9] │ │ │ │ lsr r9, r9, #2 │ │ │ │ and r9, r9, #1 │ │ │ │ eor r9, r9, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r9, [sp] │ │ │ │ @@ -811461,49 +811498,49 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #564] @ 354a78 │ │ │ │ + ldr r2, [pc, #564] @ 354b0c │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #548] @ 354a74 │ │ │ │ + ldr r3, [pc, #548] @ 354b08 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 354a6c │ │ │ │ + bne 354b00 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 354204 │ │ │ │ + b 354298 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 3549f8 │ │ │ │ + bne 354a8c │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [sp, #12] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3, #28] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ ldrne r3, [r3] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, r7 │ │ │ │ - bl 34d9a0 │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -811522,20 +811559,20 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r7, r8, r7 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp fp, #0 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 354a18 │ │ │ │ + beq 354aac │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 354a34 │ │ │ │ + beq 354ac8 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 354a5c │ │ │ │ + beq 354af0 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -811557,72 +811594,72 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 3549e8 │ │ │ │ + bls 354a7c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r3, [r3, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 35481c │ │ │ │ + b 3548b0 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ mov r2, fp │ │ │ │ - b 35489c │ │ │ │ + b 354930 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 35489c │ │ │ │ + b 354930 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 354a40 │ │ │ │ + beq 354ad4 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ mov r3, fp │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 354958 │ │ │ │ + b 3549ec │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 354958 │ │ │ │ + b 3549ec │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 354958 │ │ │ │ + b 3549ec │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 35489c │ │ │ │ + b 354930 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 354958 │ │ │ │ + b 3549ec │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011bbf9c │ │ │ │ + tsteq fp, r8, lsl #30 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, ip, lsr #15 │ │ │ │ + tsteq fp, r8, lsl r7 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2592] @ 3554bc │ │ │ │ + ldr r1, [pc, #2592] @ 355550 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ mov fp, r2 │ │ │ │ - ldr r2, [pc, #2584] @ 3554c0 │ │ │ │ + ldr r2, [pc, #2584] @ 355554 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -811643,15 +811680,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 354ee0 │ │ │ │ + beq 354f74 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ stm sp, {r2, r6} │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr ip, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ @@ -811722,15 +811759,15 @@ │ │ │ │ mov r0, sl │ │ │ │ orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ ands r3, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #20] │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 3552c4 │ │ │ │ + beq 355358 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [fp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ @@ -811875,25 +811912,25 @@ │ │ │ │ mov r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ orr r8, r8, r7 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 3552dc │ │ │ │ + beq 355370 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 355458 │ │ │ │ + beq 3554ec │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 355498 │ │ │ │ + beq 35552c │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 3552ec │ │ │ │ + b 355380 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ stm sp, {r3, r6} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ @@ -812099,20 +812136,20 @@ │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r7, [sp, #212] @ 0xd4 │ │ │ │ ldr r6, [sp, #216] @ 0xd8 │ │ │ │ cmp r5, #0 │ │ │ │ orr r7, r8, r7 │ │ │ │ orr r6, r9, r6 │ │ │ │ - beq 35525c │ │ │ │ + beq 3552f0 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r5, [r3] │ │ │ │ cmp r5, #0 │ │ │ │ moveq r3, r5 │ │ │ │ - beq 355260 │ │ │ │ + beq 3552f4 │ │ │ │ ldrb r5, [r5] │ │ │ │ lsr r5, r5, #2 │ │ │ │ and r5, r5, #1 │ │ │ │ eor r5, r5, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ @@ -812121,48 +812158,48 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r7, r7, r2 │ │ │ │ - ldr r2, [pc, #560] @ 3554c4 │ │ │ │ + ldr r2, [pc, #560] @ 355558 │ │ │ │ str r7, [r3] │ │ │ │ str r6, [r3, #4] │ │ │ │ - ldr r3, [pc, #544] @ 3554c0 │ │ │ │ + ldr r3, [pc, #544] @ 355554 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3554b8 │ │ │ │ + bne 35554c │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 354c64 │ │ │ │ + b 354cf8 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 355444 │ │ │ │ + bne 3554d8 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp r9, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [fp, #28] │ │ │ │ moveq r3, r9 │ │ │ │ ldrne r3, [r3] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, sl │ │ │ │ - bl 34d9a0 │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -812182,20 +812219,20 @@ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 355464 │ │ │ │ + beq 3554f8 │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 355480 │ │ │ │ + beq 355514 │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 3554a8 │ │ │ │ + beq 35553c │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -812217,71 +812254,71 @@ │ │ │ │ orr r6, r7, r6 │ │ │ │ orr r7, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp r9, r2 │ │ │ │ orr r6, r6, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 355434 │ │ │ │ + bls 3554c8 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 35526c │ │ │ │ + b 355300 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 3552ec │ │ │ │ + b 355380 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 3552ec │ │ │ │ + b 355380 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35548c │ │ │ │ + beq 355520 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 3553a8 │ │ │ │ + b 35543c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 3553a8 │ │ │ │ + b 35543c │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 3553a8 │ │ │ │ + b 35543c │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 3552ec │ │ │ │ + b 355380 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 3553a8 │ │ │ │ + b 35543c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r4, asr r5 │ │ │ │ + tsteq fp, r0, asr #9 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, ip, asr sp │ │ │ │ + tsteq fp, r8, asr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2588] @ 355f04 │ │ │ │ + ldr r1, [pc, #2588] @ 355f98 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ str r2, [sp, #12] │ │ │ │ - ldr r2, [pc, #2580] @ 355f08 │ │ │ │ + ldr r2, [pc, #2580] @ 355f9c │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -812301,15 +812338,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 355918 │ │ │ │ + beq 3559ac │ │ │ │ bl 344a94 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ @@ -812375,15 +812412,15 @@ │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 3b570 │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ ands fp, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 355d08 │ │ │ │ + beq 355d9c │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ ldr sl, [sp, #12] │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [sl, #40] @ 0x28 │ │ │ │ @@ -812529,25 +812566,25 @@ │ │ │ │ mov r3, #0 │ │ │ │ mov r2, #1 │ │ │ │ cmp fp, #0 │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ orr r8, r9, r8 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 355d20 │ │ │ │ + beq 355db4 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 355ea0 │ │ │ │ + beq 355f34 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 355ee0 │ │ │ │ + beq 355f74 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 355d30 │ │ │ │ + b 355dc4 │ │ │ │ bl 344a94 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ ldr fp, [sp, #212] @ 0xd4 │ │ │ │ @@ -812756,20 +812793,20 @@ │ │ │ │ bl 344a94 │ │ │ │ orr sl, r5, sl │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r5, [sp, #216] @ 0xd8 │ │ │ │ cmp fp, #0 │ │ │ │ orr r6, r6, r3 │ │ │ │ orr r5, sl, r5 │ │ │ │ - beq 355ca0 │ │ │ │ + beq 355d34 │ │ │ │ ldr r3, [r7, #28] │ │ │ │ ldr fp, [r3] │ │ │ │ cmp fp, #0 │ │ │ │ moveq r3, fp │ │ │ │ - beq 355ca4 │ │ │ │ + beq 355d38 │ │ │ │ ldrb fp, [fp] │ │ │ │ lsr fp, fp, #2 │ │ │ │ and fp, fp, #1 │ │ │ │ eor fp, fp, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ @@ -812778,49 +812815,49 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ orr r6, r6, r2 │ │ │ │ - ldr r2, [pc, #564] @ 355f0c │ │ │ │ + ldr r2, [pc, #564] @ 355fa0 │ │ │ │ str r6, [r3] │ │ │ │ str r5, [r3, #4] │ │ │ │ - ldr r3, [pc, #548] @ 355f08 │ │ │ │ + ldr r3, [pc, #548] @ 355f9c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 355f00 │ │ │ │ + bne 355f94 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 355698 │ │ │ │ + b 35572c │ │ │ │ cmp r3, #0 │ │ │ │ - bne 355e8c │ │ │ │ + bne 355f20 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp sl, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [sp, #12] │ │ │ │ moveq r3, sl │ │ │ │ ldrne r3, [r3, #28] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ ldrne r3, [r3] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, r7 │ │ │ │ - bl 34d9a0 │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -812839,20 +812876,20 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r7, r8, r7 │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp fp, #0 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 355eac │ │ │ │ + beq 355f40 │ │ │ │ cmp r3, #0 │ │ │ │ and r2, r5, #8192 @ 0x2000 │ │ │ │ - beq 355ec8 │ │ │ │ + beq 355f5c │ │ │ │ ands r3, r5, #16384 @ 0x4000 │ │ │ │ - beq 355ef0 │ │ │ │ + beq 355f84 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #3 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #29 │ │ │ │ mov r2, #31 │ │ │ │ @@ -812874,72 +812911,72 @@ │ │ │ │ orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp sl, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 355e7c │ │ │ │ + bls 355f10 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r3, [r3, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 355cb0 │ │ │ │ + b 355d44 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ mov r2, fp │ │ │ │ - b 355d30 │ │ │ │ + b 355dc4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 355d30 │ │ │ │ + b 355dc4 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 355ed4 │ │ │ │ + beq 355f68 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ mov r3, fp │ │ │ │ moveq r2, #6 │ │ │ │ movne r2, #7 │ │ │ │ - b 355dec │ │ │ │ + b 355e80 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ lsr r2, r2, #11 │ │ │ │ - b 355dec │ │ │ │ + b 355e80 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ - b 355dec │ │ │ │ + b 355e80 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 355d30 │ │ │ │ + b 355dc4 │ │ │ │ cmp r2, #0 │ │ │ │ moveq r2, #5 │ │ │ │ movne r2, #2 │ │ │ │ - b 355dec │ │ │ │ + b 355e80 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r8, lsl #22 │ │ │ │ + tsteq fp, r4, ror sl │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r8, lsl r3 │ │ │ │ + tsteq fp, r4, lsl #5 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r1, [pc, #2724] @ 3569d4 │ │ │ │ + ldr r1, [pc, #2724] @ 356a68 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ str r2, [sp, #8] │ │ │ │ - ldr r2, [pc, #2716] @ 3569d8 │ │ │ │ + ldr r2, [pc, #2716] @ 356a6c │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ and r3, r5, #1 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #220] @ 0xdc │ │ │ │ mov r2, #0 │ │ │ │ @@ -812959,15 +812996,15 @@ │ │ │ │ and sl, sl, #1 │ │ │ │ and r9, r9, #1 │ │ │ │ and r8, r8, #1 │ │ │ │ and r7, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r6} │ │ │ │ - beq 356384 │ │ │ │ + beq 356418 │ │ │ │ bl 344a94 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ @@ -813024,15 +813061,15 @@ │ │ │ │ mov r0, sl │ │ │ │ orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ ands r3, r5, #1024 @ 0x400 │ │ │ │ str r3, [sp, #20] │ │ │ │ and r3, r5, #4096 @ 0x1000 │ │ │ │ str r3, [sp, #24] │ │ │ │ - beq 3567b0 │ │ │ │ + beq 356844 │ │ │ │ cmp r3, r6 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, r6 │ │ │ │ mov r3, r6 │ │ │ │ ldr fp, [sp, #8] │ │ │ │ strd r2, [sp, #120] @ 0x78 │ │ │ │ ldrb r3, [fp, #40] @ 0x28 │ │ │ │ @@ -813196,25 +813233,25 @@ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp, #40] @ 0x28 │ │ │ │ strd r2, [sp, #48] @ 0x30 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 3567c8 │ │ │ │ + beq 35685c │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 356970 │ │ │ │ + beq 356a04 │ │ │ │ ands r2, r5, #16384 @ 0x4000 │ │ │ │ - beq 3569b0 │ │ │ │ + beq 356a44 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov r2, #0 │ │ │ │ - b 3567d8 │ │ │ │ + b 35686c │ │ │ │ bl 344a94 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str fp, [sp] │ │ │ │ str r6, [sp, #4] │ │ │ │ @@ -813439,20 +813476,20 @@ │ │ │ │ orr r9, r9, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ cmp r7, #0 │ │ │ │ orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ orr r9, r9, r3 │ │ │ │ - beq 35674c │ │ │ │ + beq 3567e0 │ │ │ │ ldr r3, [fp, #28] │ │ │ │ ldr r7, [r3] │ │ │ │ cmp r7, #0 │ │ │ │ moveq r3, r7 │ │ │ │ - beq 356750 │ │ │ │ + beq 3567e4 │ │ │ │ ldrb r7, [r7] │ │ │ │ lsr r7, r7, #2 │ │ │ │ and r7, r7, #1 │ │ │ │ eor r7, r7, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp] │ │ │ │ @@ -813461,48 +813498,48 @@ │ │ │ │ mov r1, r2 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ orr r8, r8, r2 │ │ │ │ - ldr r2, [pc, #600] @ 3569dc │ │ │ │ + ldr r2, [pc, #600] @ 356a70 │ │ │ │ stm r3, {r8, r9} │ │ │ │ - ldr r3, [pc, #588] @ 3569d8 │ │ │ │ + ldr r3, [pc, #588] @ 356a6c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3569d0 │ │ │ │ + bne 356a64 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ movne r2, #1 │ │ │ │ moveq r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ - b 3560bc │ │ │ │ + b 356150 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 35695c │ │ │ │ + bne 3569f0 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r3, r2 │ │ │ │ cmp r9, #0 │ │ │ │ str r3, [sp, #168] @ 0xa8 │ │ │ │ ldrne r3, [sp, #8] │ │ │ │ moveq r3, r9 │ │ │ │ ldrne r3, [r3, #28] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ ldrne r3, [r3] │ │ │ │ mov r0, r4 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov r2, sl │ │ │ │ - bl 34d9a0 │ │ │ │ + bl 34d9a8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #28 │ │ │ │ mov r1, #21 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -813521,20 +813558,20 @@ │ │ │ │ orr sl, r8, sl │ │ │ │ cmp r3, #0 │ │ │ │ ldr r8, [sp, #216] @ 0xd8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ orr r8, sl, r8 │ │ │ │ orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - beq 35697c │ │ │ │ + beq 356a10 │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r5, #8192 @ 0x2000 │ │ │ │ - beq 356998 │ │ │ │ + beq 356a2c │ │ │ │ ands fp, r5, #16384 @ 0x4000 │ │ │ │ - beq 3569c0 │ │ │ │ + beq 356a54 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #3 │ │ │ │ mov fp, #0 │ │ │ │ mov r2, #31 │ │ │ │ mov r1, #29 │ │ │ │ mov r0, r4 │ │ │ │ @@ -813566,350 +813603,356 @@ │ │ │ │ orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp r9, r2 │ │ │ │ orr r5, r7, r5 │ │ │ │ orr r9, r5, r3 │ │ │ │ movls r3, #0 │ │ │ │ movls r2, r3 │ │ │ │ - bls 35694c │ │ │ │ + bls 3569e0 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r3, [r3, #28] │ │ │ │ ldr r3, [r3, r2, lsl #2] │ │ │ │ cmp r3, #0 │ │ │ │ ldrbne r3, [r3] │ │ │ │ movne r2, #0 │ │ │ │ lsrne r3, r3, #2 │ │ │ │ andne r3, r3, #1 │ │ │ │ eorne r3, r3, #1 │ │ │ │ moveq r2, r3 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r2, [sp, #4] │ │ │ │ - b 35675c │ │ │ │ + b 3567f0 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 3567d8 │ │ │ │ + b 35686c │ │ │ │ ldr r2, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 3567d8 │ │ │ │ + b 35686c │ │ │ │ cmp r3, #0 │ │ │ │ - beq 3569a4 │ │ │ │ + beq 356a38 │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ ldr fp, [sp, #20] │ │ │ │ moveq r3, #6 │ │ │ │ movne r3, #7 │ │ │ │ - b 356894 │ │ │ │ + b 356928 │ │ │ │ ldr fp, [sp, #24] │ │ │ │ lsr r3, r3, #11 │ │ │ │ - b 356894 │ │ │ │ + b 356928 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov fp, r3 │ │ │ │ - b 356894 │ │ │ │ + b 356928 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 3567d8 │ │ │ │ + b 35686c │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #5 │ │ │ │ movne r3, #2 │ │ │ │ - b 356894 │ │ │ │ + b 356928 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r0, asr #1 │ │ │ │ + tsteq fp, ip, lsr #32 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r0, ror r8 │ │ │ │ + @ instruction: 0x011b97dc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r0, [sp, #8] │ │ │ │ - ldr r0, [pc, #3152] @ 357650 │ │ │ │ - mov r8, r1 │ │ │ │ - ldr r3, [pc, #3148] @ 357654 │ │ │ │ - ldr r9, [r8, #36] @ 0x24 │ │ │ │ + ldr r0, [pc, #3184] @ 357704 │ │ │ │ + ldr r3, [pc, #3184] @ 357708 │ │ │ │ add r0, pc, r0 │ │ │ │ - str r9, [sp, #20] │ │ │ │ - add r5, sp, #40 @ 0x28 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ - ldr sl, [r8, #32] │ │ │ │ + add r5, sp, #40 @ 0x28 │ │ │ │ + mov r8, r1 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ mov r3, #0 │ │ │ │ - str sl, [sp, #16] │ │ │ │ bl 3b570 │ │ │ │ ldr r3, [r8, #24] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ - ldr r2, [r3] │ │ │ │ - mov r6, #0 │ │ │ │ - ldrb r7, [r2] │ │ │ │ + ldr r7, [r3] │ │ │ │ + mov sl, #0 │ │ │ │ + ldrb r6, [r7] │ │ │ │ + mov r2, r7 │ │ │ │ + lsr r6, r6, #4 │ │ │ │ mov r1, r5 │ │ │ │ - lsr r7, r7, #4 │ │ │ │ - and r7, r7, #1 │ │ │ │ mov r0, r4 │ │ │ │ - str r2, [sp, #12] │ │ │ │ - str r6, [sp, #68] @ 0x44 │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ + and r6, r6, #1 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 34544c │ │ │ │ + ldr r1, [r8, #32] │ │ │ │ + ldr r0, [r8, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - cmp sl, #4 │ │ │ │ - cmpeq r9, #4 │ │ │ │ + cmp r1, #4 │ │ │ │ + cmpeq r0, #4 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ - moveq r9, #1 │ │ │ │ - movne r9, #0 │ │ │ │ + moveq fp, #1 │ │ │ │ + movne fp, #0 │ │ │ │ orrs r3, r3, r2 │ │ │ │ - movne r9, #0 │ │ │ │ - andeq r9, r9, #1 │ │ │ │ - cmp r9, r6 │ │ │ │ - bne 356d5c │ │ │ │ + movne fp, #0 │ │ │ │ + andeq fp, fp, #1 │ │ │ │ + cmp fp, sl │ │ │ │ + str r1, [sp, #12] │ │ │ │ + str r0, [sp, #16] │ │ │ │ + bne 356e0c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r9 │ │ │ │ + mov r1, fp │ │ │ │ mov r0, r5 │ │ │ │ bl 3b570 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ + mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ - str r9, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str fp, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ ldr r2, [r8, #8] │ │ │ │ - ldr fp, [sp, #212] @ 0xd4 │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsr r1, r2, #2 │ │ │ │ - sub fp, fp, #245 @ 0xf5 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + sub r9, r9, #245 @ 0xf5 │ │ │ │ + orr r9, r9, r3 │ │ │ │ and r1, r1, #1 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - mov sl, r1 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + str r1, [sp, #20] │ │ │ │ lsr r1, r2, #4 │ │ │ │ cmp r3, #2 │ │ │ │ - cmpeq fp, #0 │ │ │ │ + cmpeq r9, #0 │ │ │ │ and r1, r1, #1 │ │ │ │ lsr r3, r2, #1 │ │ │ │ - str r1, [sp, #24] │ │ │ │ - moveq fp, #1 │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ - movne fp, #0 │ │ │ │ + moveq r9, #1 │ │ │ │ + movne r9, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ - bne 357164 │ │ │ │ + str r1, [sp, #24] │ │ │ │ + bne 357204 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ cmp r1, #2 │ │ │ │ - beq 357378 │ │ │ │ - stm sp, {r2, r9} │ │ │ │ + beq 357424 │ │ │ │ + stm sp, {r2, fp} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344a94 │ │ │ │ - mov r3, sl │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ - orr fp, fp, r2 │ │ │ │ + orr r3, r9, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ + str r3, [sp, #20] │ │ │ │ bl 344a94 │ │ │ │ + mov r3, #0 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - mov sl, #0 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldrb r0, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ + orr r9, r3, r0 │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ + orr r3, r0, r3 │ │ │ │ + ldrb r0, [r8, #12] │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #28] │ │ │ │ + str r3, [sp, #20] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + stm sp, {r2, fp} │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + orr r9, r9, r2 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, r9} │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r9, r3, r9 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr fp, r3, fp │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - mov r0, r4 │ │ │ │ - stm sp, {r3, sl} │ │ │ │ + mov r3, #0 │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ + str r0, [sp] │ │ │ │ + mov r0, r4 │ │ │ │ orr fp, fp, r3 │ │ │ │ bl 344a94 │ │ │ │ + mov r3, #0 │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r2, sl} │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ + str r2, [sp] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ orr fp, fp, r3 │ │ │ │ bl 344a94 │ │ │ │ + mov r3, #0 │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str sl, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ + mov r2, #56 @ 0x38 │ │ │ │ orr fp, fp, r3 │ │ │ │ ldr r3, [r8, #40] @ 0x28 │ │ │ │ - mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r1, sl │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ + mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ orr fp, fp, r3 │ │ │ │ bl 3b570 │ │ │ │ + mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ mov r1, r5 │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 34544c │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr sl, [sp, #216] @ 0xd8 │ │ │ │ + orr r7, r9, r7 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ bl 3b570 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ ldr r3, [r8, #28] │ │ │ │ - mov r0, r4 │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ ldr r2, [r3] │ │ │ │ mov r1, r5 │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ + mov r0, r4 │ │ │ │ bl 345548 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #31 │ │ │ │ mov r1, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, fp, sl │ │ │ │ - str r7, [sp] │ │ │ │ - str r6, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r9, fp, r9 │ │ │ │ + str r6, [sp] │ │ │ │ + str sl, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r9, r9, r2 │ │ │ │ - orr r4, sl, r3 │ │ │ │ - b 357128 │ │ │ │ - str r6, [sp, #4] │ │ │ │ + orr r4, r7, r2 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + b 3571cc │ │ │ │ + str sl, [sp, #4] │ │ │ │ ldr r9, [r8, #8] │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ and r3, r9, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ lsr r3, r9, #1 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ - str r6, [sp, #4] │ │ │ │ + str sl, [sp, #4] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr fp, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ lsr r0, r9, #2 │ │ │ │ and r0, r0, #1 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ orr fp, fp, r0 │ │ │ │ - str r6, [sp, #4] │ │ │ │ + str sl, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - str r6, [sp, #4] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + str sl, [sp, #4] │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ orr fp, fp, r0 │ │ │ │ ldrb r0, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + str r3, [sp, #12] │ │ │ │ lsr r9, r9, #4 │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ and r9, r9, #1 │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r9, [sp] │ │ │ │ - str r6, [sp, #4] │ │ │ │ + stm sp, {r9, sl} │ │ │ │ + str r3, [sp, #12] │ │ │ │ ldr r9, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #16] │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ orr r9, fp, r9 │ │ │ │ orr fp, r3, r0 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str r6, [sp, #4] │ │ │ │ + str sl, [sp, #4] │ │ │ │ orr r9, r9, r3 │ │ │ │ ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ @@ -813919,102 +813962,100 @@ │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldrb r0, [r8] │ │ │ │ orr r3, fp, r3 │ │ │ │ lsr r0, r0, #5 │ │ │ │ and r0, r0, #1 │ │ │ │ mov r1, r2 │ │ │ │ str r0, [sp] │ │ │ │ - str r6, [sp, #4] │ │ │ │ + str sl, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ ldr fp, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ orr fp, r9, fp │ │ │ │ orr r3, r3, r1 │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr fp, fp, r1 │ │ │ │ mov r0, r5 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r1, sl │ │ │ │ mov r9, #0 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, #4 │ │ │ │ mov r1, r5 │ │ │ │ strd r8, [sp, #56] @ 0x38 │ │ │ │ bl 345548 │ │ │ │ ldr r1, [sp, #212] @ 0xd4 │ │ │ │ str r1, [sp] │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #31 │ │ │ │ str r1, [sp, #4] │ │ │ │ - mov r1, r6 │ │ │ │ - bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - mov r1, #46 @ 0x2e │ │ │ │ - orr fp, fp, r0 │ │ │ │ - mov r0, r4 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - mov r0, r4 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + mov r1, sl │ │ │ │ bl 344a94 │ │ │ │ ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r3, r3, r1 │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r5 │ │ │ │ orr fp, fp, r1 │ │ │ │ - mov r1, r6 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + mov r1, sl │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ - ldr sl, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, sl │ │ │ │ + mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ - str r6, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + strd r8, [sp] │ │ │ │ + orr r3, r3, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + orr fp, fp, r0 │ │ │ │ + mov r0, r4 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 344a94 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + strd r8, [sp] │ │ │ │ + orr r3, r3, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ + mov r1, #46 @ 0x2e │ │ │ │ + orr fp, fp, r0 │ │ │ │ + mov r0, r4 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 344a94 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ orr fp, fp, r0 │ │ │ │ - str r7, [sp] │ │ │ │ + stm sp, {r6, sl} │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r8, #244 @ 0xf4 │ │ │ │ orr r3, r3, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ @@ -814036,5050 +814077,5018 @@ │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ orr fp, fp, r0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - strd r8, [sp] │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ + ldr r4, [sp, #212] @ 0xd4 │ │ │ │ + strd r8, [sp] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr r9, r3, r9 │ │ │ │ - ldr r4, [sp, #216] @ 0xd8 │ │ │ │ + orr r4, r3, r4 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ add r8, sp, #32 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r4, r4, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r6 │ │ │ │ - orr r4, fp, r4 │ │ │ │ + mov r1, sl │ │ │ │ + orr r9, fp, r9 │ │ │ │ mov r0, r5 │ │ │ │ - orr r4, r4, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, sl │ │ │ │ + mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ - str r6, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r5 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, sl │ │ │ │ + mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ - str r6, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r5 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, sl │ │ │ │ + mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ - str r6, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str sl, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldr r2, [pc, #1316] @ 357658 │ │ │ │ - str r9, [r3] │ │ │ │ - str r4, [r3, #4] │ │ │ │ - ldr r3, [pc, #1300] @ 357654 │ │ │ │ + ldr r2, [pc, #1332] @ 35770c │ │ │ │ + stm r3, {r4, r9} │ │ │ │ + ldr r3, [pc, #1320] @ 357708 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35764c │ │ │ │ + bne 357700 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ ldr r0, [sp, #16] │ │ │ │ cmp r1, r0 │ │ │ │ - bne 356b24 │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + bne 356bb8 │ │ │ │ + stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #16] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr fp, [sp, #212] @ 0xd4 │ │ │ │ + ldr sl, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ - mov r3, sl │ │ │ │ - stm sp, {r3, fp} │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + str r9, [sp, #4] │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldrb r3, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr sl, [sp, #20] │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + str r9, [sp, #4] │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + mov r1, r9 │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, fp │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ mov r0, r5 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ bl 3b570 │ │ │ │ + mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ mov r1, r5 │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ - str fp, [sp, #68] @ 0x44 │ │ │ │ + str r9, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 34544c │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ - orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, fp │ │ │ │ + mov r1, r9 │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ mov r0, r5 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ bl 3b570 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ ldr r3, [r8, #28] │ │ │ │ mov r0, r4 │ │ │ │ ldr r2, [r3] │ │ │ │ mov r1, r5 │ │ │ │ - str sl, [sp, #56] @ 0x38 │ │ │ │ - str fp, [sp, #60] @ 0x3c │ │ │ │ + str r9, [sp, #60] @ 0x3c │ │ │ │ bl 345548 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #31 │ │ │ │ - mov r1, fp │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r2, #49 @ 0x31 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr r7, fp, r7 │ │ │ │ mov r0, r4 │ │ │ │ + orr r4, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #49 @ 0x31 │ │ │ │ + str r9, [sp, #4] │ │ │ │ mov r1, r2 │ │ │ │ - orr r4, r6, r3 │ │ │ │ - str r7, [sp] │ │ │ │ - str fp, [sp, #4] │ │ │ │ - b 357634 │ │ │ │ - stm sp, {r2, r9} │ │ │ │ + orr r9, sl, r3 │ │ │ │ + str r6, [sp] │ │ │ │ + b 3576e8 │ │ │ │ + stm sp, {r2, fp} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ - ldr r6, [sp, #212] @ 0xd4 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, fp} │ │ │ │ + ldr sl, [sp, #212] @ 0xd4 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ - mov r3, sl │ │ │ │ - stm sp, {r3, r9} │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - orr r6, r6, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, fp} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ + orr sl, sl, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r9, [sp, #4] │ │ │ │ - orr r6, r6, r3 │ │ │ │ + str fp, [sp, #4] │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldrb r3, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, r9} │ │ │ │ + stm sp, {r3, fp} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r9, [sp, #4] │ │ │ │ - orr r6, r6, r3 │ │ │ │ + str fp, [sp, #4] │ │ │ │ + orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [r8, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - ldr r3, [r3] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - ldrb r0, [r3] │ │ │ │ - mov r1, r2 │ │ │ │ + ldr r8, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldrb r0, [r8] │ │ │ │ + orr r3, sl, r3 │ │ │ │ lsr r0, r0, #5 │ │ │ │ and r0, r0, #1 │ │ │ │ - str r9, [sp, #4] │ │ │ │ + mov r1, r2 │ │ │ │ + str fp, [sp, #4] │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - orr r8, r6, r8 │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + ldr sl, [sp, #216] @ 0xd8 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - orr r6, fp, r6 │ │ │ │ - orr r8, r8, r1 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr sl, r9, sl │ │ │ │ + orr r3, r3, r1 │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r6, r6, r1 │ │ │ │ + orr sl, sl, r1 │ │ │ │ mov r0, r5 │ │ │ │ - mov r1, r9 │ │ │ │ + mov r1, fp │ │ │ │ + mov r9, #0 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - mov sl, #2 │ │ │ │ - mov fp, #0 │ │ │ │ - mov r2, r3 │ │ │ │ + mov r2, r8 │ │ │ │ mov r1, r5 │ │ │ │ + mov r8, #2 │ │ │ │ mov r0, r4 │ │ │ │ - strd sl, [sp, #56] @ 0x38 │ │ │ │ + strd r8, [sp, #56] @ 0x38 │ │ │ │ bl 345548 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r9 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + str r1, [sp] │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #31 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + str r1, [sp, #4] │ │ │ │ + mov r1, fp │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r5 │ │ │ │ + orr sl, sl, r1 │ │ │ │ + mov r1, fp │ │ │ │ + str r3, [sp, #12] │ │ │ │ + bl 3b570 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, r4 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str fp, [sp, #68] @ 0x44 │ │ │ │ + bl 34544c │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ + mov r1, #32 │ │ │ │ + str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - mov r1, #46 @ 0x2e │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r6, r6, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr r6, r6, r3 │ │ │ │ + strd r8, [sp] │ │ │ │ + orr r7, r3, r7 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r1, r9 │ │ │ │ - orr r8, r8, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ - mov r0, r5 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - bl 3b570 │ │ │ │ - mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ - str r9, [sp, #68] @ 0x44 │ │ │ │ - bl 34544c │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ - mov r1, #32 │ │ │ │ + orr r5, sl, r5 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ + mov r1, #46 @ 0x2e │ │ │ │ + strd r8, [sp] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ + stm sp, {r6, fp} │ │ │ │ + orr r6, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r7, r9} │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r9, r8, r9 │ │ │ │ - orr r5, r6, r5 │ │ │ │ - mov r7, #0 │ │ │ │ - mov r6, #245 @ 0xf5 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + mov sl, #245 @ 0xf5 │ │ │ │ + orr r6, r6, r3 │ │ │ │ + mov fp, #0 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - strd r6, [sp] │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ + strd sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r6, sl │ │ │ │ - mov r7, fp │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + orr r6, r6, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r6, [sp] │ │ │ │ + strd r8, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r4, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + strd r8, [sp] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ - orr r4, r5, r3 │ │ │ │ + orr r9, r5, r3 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - strd r6, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r9, r9, r2 │ │ │ │ - orr r4, r4, r3 │ │ │ │ - b 357128 │ │ │ │ + orr r4, r4, r2 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + b 3571cc │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011b95f0 │ │ │ │ + tsteq fp, r4, ror #10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011b8ebc │ │ │ │ + tsteq fp, ip, lsl lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r0, [sp, #8] │ │ │ │ - ldr r0, [pc, #3140] @ 3582c0 │ │ │ │ - mov r8, r1 │ │ │ │ - ldr r3, [pc, #3136] @ 3582c4 │ │ │ │ - ldr r9, [r8, #36] @ 0x24 │ │ │ │ + ldr r0, [pc, #3136] @ 358370 │ │ │ │ + ldr r3, [pc, #3136] @ 358374 │ │ │ │ add r0, pc, r0 │ │ │ │ - str r9, [sp, #16] │ │ │ │ - add r6, sp, #40 @ 0x28 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ - ldr fp, [r8, #32] │ │ │ │ + add sl, sp, #40 @ 0x28 │ │ │ │ + mov r7, r1 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, sl │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ mov r3, #0 │ │ │ │ - str fp, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ - ldr r3, [r8, #24] │ │ │ │ + ldr r3, [r7, #24] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ - ldr r7, [r3] │ │ │ │ - mov sl, #0 │ │ │ │ - ldrb r5, [r7] │ │ │ │ - mov r2, r7 │ │ │ │ - lsr r5, r5, #4 │ │ │ │ - and r5, r5, #1 │ │ │ │ - mov r1, r6 │ │ │ │ + ldr fp, [r3] │ │ │ │ + mov r5, #0 │ │ │ │ + ldrb r6, [fp] │ │ │ │ + mov r2, fp │ │ │ │ + lsr r6, r6, #4 │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + and r6, r6, #1 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 34544c │ │ │ │ + ldr r1, [r7, #32] │ │ │ │ + ldr r0, [r7, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - cmp fp, #4 │ │ │ │ - cmpeq r9, #4 │ │ │ │ + cmp r1, #4 │ │ │ │ + cmpeq r0, #4 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ - moveq fp, #1 │ │ │ │ - movne fp, #0 │ │ │ │ + moveq r8, #1 │ │ │ │ + movne r8, #0 │ │ │ │ orrs r3, r3, r2 │ │ │ │ - movne fp, #0 │ │ │ │ - andeq fp, fp, #1 │ │ │ │ - cmp fp, sl │ │ │ │ - bne 357a04 │ │ │ │ + movne r8, #0 │ │ │ │ + andeq r8, r8, #1 │ │ │ │ + cmp r8, r5 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + str r0, [sp, #16] │ │ │ │ + bne 357adc │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, fp │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r8 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str fp, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r8, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ - ldr r2, [r8, #8] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ ldr r9, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsr r1, r2, #2 │ │ │ │ sub r9, r9, #245 @ 0xf5 │ │ │ │ orr r9, r9, r3 │ │ │ │ and r1, r1, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r1, [sp, #20] │ │ │ │ lsr r1, r2, #4 │ │ │ │ cmp r3, #2 │ │ │ │ cmpeq r9, #0 │ │ │ │ and r1, r1, #1 │ │ │ │ lsr r3, r2, #1 │ │ │ │ - str r1, [sp, #24] │ │ │ │ moveq r9, #1 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ movne r9, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ - bne 357de8 │ │ │ │ + str r1, [sp, #24] │ │ │ │ + bne 357eb0 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ cmp r1, #2 │ │ │ │ - beq 357ffc │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + beq 3580d4 │ │ │ │ + stm sp, {r2, r8} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r9, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #20] │ │ │ │ - orr r9, r9, r2 │ │ │ │ + str r3, [sp, #28] │ │ │ │ + orr r3, r9, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ + str r3, [sp, #20] │ │ │ │ bl 344a94 │ │ │ │ - mov r3, #0 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ + mov r9, #0 │ │ │ │ + orr ip, r3, r0 │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r9, [sp, #4] │ │ │ │ + orr r3, r0, r3 │ │ │ │ + str r3, [sp, #20] │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ - orr r9, r9, r0 │ │ │ │ - ldrb r0, [r8, #12] │ │ │ │ - str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #20] │ │ │ │ + str r3, [sp] │ │ │ │ + str ip, [sp, #28] │ │ │ │ bl 344a94 │ │ │ │ + ldr ip, [sp, #28] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - stm sp, {r2, fp} │ │ │ │ - ldr fp, [sp, #212] @ 0xd4 │ │ │ │ + orr r3, ip, r3 │ │ │ │ + stm sp, {r2, r8} │ │ │ │ + str r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - orr fp, r3, fp │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r8, r3, r8 │ │ │ │ bl 344a94 │ │ │ │ - mov r3, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ + orr r3, r3, r2 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - str r2, [sp] │ │ │ │ + orr r8, r8, r2 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ - mov r3, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ + orr r3, r3, r2 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - str r2, [sp] │ │ │ │ + orr r8, r8, r2 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ - mov r3, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + str r9, [sp, #4] │ │ │ │ + orr r3, r3, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr r8, r8, r0 │ │ │ │ + ldr r0, [r7, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp] │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, #0 │ │ │ │ - mov r0, r6 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r1 │ │ │ │ + mov r1, r9 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 34544c │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ + str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ + ldr r2, [r7, #28] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + ldr r1, [r2] │ │ │ │ + ldr fp, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r1, [r3] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - ldrb r7, [r1] │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + ldrb sl, [r1] │ │ │ │ + orr fp, r3, fp │ │ │ │ + ldr r7, [sp, #216] @ 0xd8 │ │ │ │ bl 345654 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #10 │ │ │ │ - mov r1, #0 │ │ │ │ + mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r8, fp, r8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - lsr r7, r7, #5 │ │ │ │ - orr r6, r9, r6 │ │ │ │ + orr r7, r8, r7 │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r5, sl} │ │ │ │ - orr r6, r6, r3 │ │ │ │ - and r7, r7, #1 │ │ │ │ - bl 344a94 │ │ │ │ - mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ - str r7, [sp] │ │ │ │ - str r3, [sp, #4] │ │ │ │ + str r5, [sp, #4] │ │ │ │ + str r6, [sp] │ │ │ │ + orr r5, r7, r3 │ │ │ │ + bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + lsr sl, sl, #5 │ │ │ │ + and sl, sl, #1 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r7, fp, r3 │ │ │ │ + str sl, [sp] │ │ │ │ + str r9, [sp, #4] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ - orr r4, r6, r3 │ │ │ │ + orr r4, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r8, r8, r2 │ │ │ │ + orr r7, r7, r2 │ │ │ │ orr r4, r4, r3 │ │ │ │ - b 357dac │ │ │ │ - str sl, [sp, #4] │ │ │ │ - ldr r9, [r8, #8] │ │ │ │ + b 357e74 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ - and r3, r9, #1 │ │ │ │ + and r3, r8, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - lsr r3, r9, #1 │ │ │ │ + lsr r3, r8, #1 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ - lsr r0, r9, #2 │ │ │ │ + lsr r0, r8, #2 │ │ │ │ and r0, r0, #1 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r9, r9, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - str sl, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r3, r3, r0 │ │ │ │ + orr r9, r9, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r3, r3, r0 │ │ │ │ + lsr r8, r8, #4 │ │ │ │ + ldrb r0, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldrb r0, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ + and r8, r8, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ - lsr r9, r9, #4 │ │ │ │ bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r8, [sp] │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - and r9, r9, #1 │ │ │ │ - orr r3, r3, r0 │ │ │ │ + orr r8, r9, r8 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r9, sl} │ │ │ │ - str r3, [sp, #12] │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r9, r3, r9 │ │ │ │ bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r9, fp, r9 │ │ │ │ - orr fp, r3, r0 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [r3] │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldrb r0, [r3] │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - lsr r0, r0, #5 │ │ │ │ - and r0, r0, #1 │ │ │ │ + ldr r7, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - str r0, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldrb r3, [r7] │ │ │ │ mov r0, r4 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + lsr r3, r3, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r8, r9, r8 │ │ │ │ - mov r1, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ + bl 345654 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + mov r2, #10 │ │ │ │ + mov r1, r5 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r8, r7 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r3, r8, r3 │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ + orr r3, r9, r3 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl 345654 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + bl 3b570 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, #10 │ │ │ │ - str r1, [sp, #4] │ │ │ │ + mov r2, fp │ │ │ │ mov r1, sl │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ + bl 34544c │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ + mov r1, #32 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #4 │ │ │ │ + mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - mov r1, #46 @ 0x2e │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ strd r8, [sp] │ │ │ │ orr r3, r3, r0 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - bl 344a94 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r3, r1 │ │ │ │ - mov r0, r6 │ │ │ │ - mov r1, sl │ │ │ │ + mov r1, #46 @ 0x2e │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl 3b570 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ - bl 34544c │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ - mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ - mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r5, sl} │ │ │ │ + str r6, [sp] │ │ │ │ + str r5, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #244 @ 0xf4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r0, r4 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ + mov r0, r4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ + strd r8, [sp] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [sp, #216] @ 0xd8 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r7, r2 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + strd r8, [sp] │ │ │ │ orr r4, r3, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r8, fp, r8 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + add r8, sp, #32 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - add r9, sp, #32 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldr r2, [pc, #1296] @ 3582c8 │ │ │ │ - str r8, [r3] │ │ │ │ + ldr r2, [pc, #1272] @ 358378 │ │ │ │ + str r7, [r3] │ │ │ │ str r4, [r3, #4] │ │ │ │ - ldr r3, [pc, #1280] @ 3582c4 │ │ │ │ + ldr r3, [pc, #1256] @ 358374 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3582bc │ │ │ │ + bne 35836c │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ cmp r1, r0 │ │ │ │ - bne 3577a0 │ │ │ │ + bne 357854 │ │ │ │ stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + ldr r5, [sp, #212] @ 0xd4 │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r9 │ │ │ │ - mov r0, r6 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r1, sl │ │ │ │ + mov r2, fp │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ str r9, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - mov r0, r4 │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ ldr r1, [r3] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - ldrb r7, [r1] │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + ldrb sl, [r1] │ │ │ │ + orr r7, r5, r7 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 345654 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #10 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r8, sl, r8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - lsr r7, r7, #5 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - and r7, r7, #1 │ │ │ │ - orr r6, fp, r6 │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r5, r9} │ │ │ │ - orr r6, r6, r3 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r5, r8, r5 │ │ │ │ + stm sp, {r6, r9} │ │ │ │ + orr r5, r5, r3 │ │ │ │ + lsr sl, sl, #5 │ │ │ │ bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + and sl, sl, #1 │ │ │ │ mov r0, r4 │ │ │ │ - str r7, [sp] │ │ │ │ + mov r2, #43 @ 0x2b │ │ │ │ + orr r7, r7, r3 │ │ │ │ + str sl, [sp] │ │ │ │ str r9, [sp, #4] │ │ │ │ - b 3579d4 │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + b 357ab8 │ │ │ │ + stm sp, {r2, r8} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, r8} │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [r3] │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldrb r0, [r3] │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - lsr r0, r0, #5 │ │ │ │ - and r0, r0, #1 │ │ │ │ + ldr r7, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - str r0, [sp] │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldrb r3, [r7] │ │ │ │ mov r0, r4 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + lsr r3, r3, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r8, r9, r8 │ │ │ │ - mov r1, r3 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r3, r8, r3 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ bl 345654 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #10 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - mov r1, fp │ │ │ │ - bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r8, #2 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ - str r3, [sp, #12] │ │ │ │ - bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - mov r0, r4 │ │ │ │ - strd r8, [sp] │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, sl, r1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r9, r7 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r3, r1 │ │ │ │ - mov r0, r6 │ │ │ │ - mov r1, fp │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r0, sl │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, r7 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str fp, [sp, #68] @ 0x44 │ │ │ │ + str r8, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 34544c │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov sl, #2 │ │ │ │ + mov fp, #0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ + mov r1, #46 @ 0x2e │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - stm sp, {r5, fp} │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r6, [sp, #212] @ 0xd4 │ │ │ │ - orr r5, r3, r5 │ │ │ │ + stm sp, {r6, r8} │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r6, sl, r6 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - mov sl, #245 @ 0xf5 │ │ │ │ + mov r8, #245 @ 0xf5 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + mov r9, #0 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov fp, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - strd sl, [sp] │ │ │ │ + strd r8, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ + strd sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r8, r6, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ orr r4, r5, r3 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - b 3579ec │ │ │ │ + strd sl, [sp] │ │ │ │ + b 357ac4 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r4, ror r9 │ │ │ │ + tsteq fp, r8, asr #17 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r8, lsr r2 │ │ │ │ + tsteq fp, r0, ror r1 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r0, [sp, #8] │ │ │ │ - ldr r0, [pc, #3140] @ 358f30 │ │ │ │ - mov r8, r1 │ │ │ │ - ldr r3, [pc, #3136] @ 358f34 │ │ │ │ - ldr r9, [r8, #36] @ 0x24 │ │ │ │ + ldr r0, [pc, #3136] @ 358fdc │ │ │ │ + ldr r3, [pc, #3136] @ 358fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ - str r9, [sp, #16] │ │ │ │ - add r6, sp, #40 @ 0x28 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ - ldr fp, [r8, #32] │ │ │ │ + add sl, sp, #40 @ 0x28 │ │ │ │ + mov r7, r1 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, sl │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ mov r3, #0 │ │ │ │ - str fp, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ - ldr r3, [r8, #24] │ │ │ │ + ldr r3, [r7, #24] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ - ldr r7, [r3] │ │ │ │ - mov sl, #0 │ │ │ │ - ldrb r5, [r7] │ │ │ │ - mov r2, r7 │ │ │ │ - lsr r5, r5, #4 │ │ │ │ - and r5, r5, #1 │ │ │ │ - mov r1, r6 │ │ │ │ + ldr fp, [r3] │ │ │ │ + mov r5, #0 │ │ │ │ + ldrb r6, [fp] │ │ │ │ + mov r2, fp │ │ │ │ + lsr r6, r6, #4 │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + and r6, r6, #1 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 34544c │ │ │ │ + ldr r1, [r7, #32] │ │ │ │ + ldr r0, [r7, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - cmp fp, #4 │ │ │ │ - cmpeq r9, #4 │ │ │ │ + cmp r1, #4 │ │ │ │ + cmpeq r0, #4 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ - moveq fp, #1 │ │ │ │ - movne fp, #0 │ │ │ │ + moveq r8, #1 │ │ │ │ + movne r8, #0 │ │ │ │ orrs r3, r3, r2 │ │ │ │ - movne fp, #0 │ │ │ │ - andeq fp, fp, #1 │ │ │ │ - cmp fp, sl │ │ │ │ - bne 358674 │ │ │ │ + movne r8, #0 │ │ │ │ + andeq r8, r8, #1 │ │ │ │ + cmp r8, r5 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + str r0, [sp, #16] │ │ │ │ + bne 358748 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, fp │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r8 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str fp, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r8, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ - ldr r2, [r8, #8] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ ldr r9, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsr r1, r2, #2 │ │ │ │ sub r9, r9, #245 @ 0xf5 │ │ │ │ orr r9, r9, r3 │ │ │ │ and r1, r1, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r1, [sp, #20] │ │ │ │ lsr r1, r2, #4 │ │ │ │ cmp r3, #2 │ │ │ │ cmpeq r9, #0 │ │ │ │ and r1, r1, #1 │ │ │ │ lsr r3, r2, #1 │ │ │ │ - str r1, [sp, #24] │ │ │ │ moveq r9, #1 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ movne r9, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ - bne 358a58 │ │ │ │ + str r1, [sp, #24] │ │ │ │ + bne 358b1c │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ cmp r1, #2 │ │ │ │ - beq 358c6c │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + beq 358d40 │ │ │ │ + stm sp, {r2, r8} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r9, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #20] │ │ │ │ - orr r9, r9, r2 │ │ │ │ + str r3, [sp, #28] │ │ │ │ + orr r3, r9, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ + str r3, [sp, #20] │ │ │ │ bl 344a94 │ │ │ │ - mov r3, #0 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ + mov r9, #0 │ │ │ │ + orr ip, r3, r0 │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r9, [sp, #4] │ │ │ │ + orr r3, r0, r3 │ │ │ │ + str r3, [sp, #20] │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ - orr r9, r9, r0 │ │ │ │ - ldrb r0, [r8, #12] │ │ │ │ - str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #20] │ │ │ │ + str r3, [sp] │ │ │ │ + str ip, [sp, #28] │ │ │ │ bl 344a94 │ │ │ │ + ldr ip, [sp, #28] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - stm sp, {r2, fp} │ │ │ │ - ldr fp, [sp, #212] @ 0xd4 │ │ │ │ + orr r3, ip, r3 │ │ │ │ + stm sp, {r2, r8} │ │ │ │ + str r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - orr fp, r3, fp │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r8, r3, r8 │ │ │ │ bl 344a94 │ │ │ │ - mov r3, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ + orr r3, r3, r2 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - str r2, [sp] │ │ │ │ + orr r8, r8, r2 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ - mov r3, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ + orr r3, r3, r2 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - str r2, [sp] │ │ │ │ + orr r8, r8, r2 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ - mov r3, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + str r9, [sp, #4] │ │ │ │ + orr r3, r3, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr r8, r8, r0 │ │ │ │ + ldr r0, [r7, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp] │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, #0 │ │ │ │ - mov r0, r6 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r1 │ │ │ │ + mov r1, r9 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 34544c │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ + str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ + ldr r2, [r7, #28] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + ldr r1, [r2] │ │ │ │ + ldr fp, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r1, [r3] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - ldrb r7, [r1] │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + ldrb sl, [r1] │ │ │ │ + orr fp, r3, fp │ │ │ │ + ldr r7, [sp, #216] @ 0xd8 │ │ │ │ bl 3457ac │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #9 │ │ │ │ - mov r1, #0 │ │ │ │ + mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r8, fp, r8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - lsr r7, r7, #5 │ │ │ │ - orr r6, r9, r6 │ │ │ │ + orr r7, r8, r7 │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r5, sl} │ │ │ │ - orr r6, r6, r3 │ │ │ │ - and r7, r7, #1 │ │ │ │ - bl 344a94 │ │ │ │ - mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ - str r7, [sp] │ │ │ │ - str r3, [sp, #4] │ │ │ │ + str r5, [sp, #4] │ │ │ │ + str r6, [sp] │ │ │ │ + orr r5, r7, r3 │ │ │ │ + bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + lsr sl, sl, #5 │ │ │ │ + and sl, sl, #1 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r7, fp, r3 │ │ │ │ + str sl, [sp] │ │ │ │ + str r9, [sp, #4] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ - orr r4, r6, r3 │ │ │ │ + orr r4, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r8, r8, r2 │ │ │ │ + orr r7, r7, r2 │ │ │ │ orr r4, r4, r3 │ │ │ │ - b 358a1c │ │ │ │ - str sl, [sp, #4] │ │ │ │ - ldr r9, [r8, #8] │ │ │ │ + b 358ae0 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ - and r3, r9, #1 │ │ │ │ + and r3, r8, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - lsr r3, r9, #1 │ │ │ │ + lsr r3, r8, #1 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ - lsr r0, r9, #2 │ │ │ │ + lsr r0, r8, #2 │ │ │ │ and r0, r0, #1 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r9, r9, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - str sl, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r3, r3, r0 │ │ │ │ + orr r9, r9, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r3, r3, r0 │ │ │ │ + lsr r8, r8, #4 │ │ │ │ + ldrb r0, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldrb r0, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ + and r8, r8, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ - lsr r9, r9, #4 │ │ │ │ bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r8, [sp] │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - and r9, r9, #1 │ │ │ │ - orr r3, r3, r0 │ │ │ │ + orr r8, r9, r8 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r9, sl} │ │ │ │ - str r3, [sp, #12] │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r9, r3, r9 │ │ │ │ bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r9, fp, r9 │ │ │ │ - orr fp, r3, r0 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [r3] │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldrb r0, [r3] │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - lsr r0, r0, #5 │ │ │ │ - and r0, r0, #1 │ │ │ │ + ldr r7, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - str r0, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldrb r3, [r7] │ │ │ │ mov r0, r4 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + lsr r3, r3, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r8, r9, r8 │ │ │ │ - mov r1, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ + bl 3457ac │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + mov r2, #9 │ │ │ │ + mov r1, r5 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r8, r7 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r3, r8, r3 │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ + orr r3, r9, r3 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl 3457ac │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + bl 3b570 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, #9 │ │ │ │ - str r1, [sp, #4] │ │ │ │ + mov r2, fp │ │ │ │ mov r1, sl │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ + bl 34544c │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ + mov r1, #32 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #4 │ │ │ │ + mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - mov r1, #46 @ 0x2e │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ strd r8, [sp] │ │ │ │ orr r3, r3, r0 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - bl 344a94 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r3, r1 │ │ │ │ - mov r0, r6 │ │ │ │ - mov r1, sl │ │ │ │ + mov r1, #46 @ 0x2e │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl 3b570 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ - bl 34544c │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ - mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ - mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r5, sl} │ │ │ │ + str r6, [sp] │ │ │ │ + str r5, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #244 @ 0xf4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r0, r4 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ + mov r0, r4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ + strd r8, [sp] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [sp, #216] @ 0xd8 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r7, r2 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + strd r8, [sp] │ │ │ │ orr r4, r3, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r8, fp, r8 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + add r8, sp, #32 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - add r9, sp, #32 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldr r2, [pc, #1296] @ 358f38 │ │ │ │ - str r8, [r3] │ │ │ │ + ldr r2, [pc, #1272] @ 358fe4 │ │ │ │ + str r7, [r3] │ │ │ │ str r4, [r3, #4] │ │ │ │ - ldr r3, [pc, #1280] @ 358f34 │ │ │ │ + ldr r3, [pc, #1256] @ 358fe0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 358f2c │ │ │ │ + bne 358fd8 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ cmp r1, r0 │ │ │ │ - bne 358410 │ │ │ │ + bne 3584c0 │ │ │ │ stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + ldr r5, [sp, #212] @ 0xd4 │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r9 │ │ │ │ - mov r0, r6 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r1, sl │ │ │ │ + mov r2, fp │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ str r9, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - mov r0, r4 │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ ldr r1, [r3] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - ldrb r7, [r1] │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + ldrb sl, [r1] │ │ │ │ + orr r7, r5, r7 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 3457ac │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #9 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r8, sl, r8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - lsr r7, r7, #5 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - and r7, r7, #1 │ │ │ │ - orr r6, fp, r6 │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r5, r9} │ │ │ │ - orr r6, r6, r3 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r5, r8, r5 │ │ │ │ + stm sp, {r6, r9} │ │ │ │ + orr r5, r5, r3 │ │ │ │ + lsr sl, sl, #5 │ │ │ │ bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + and sl, sl, #1 │ │ │ │ mov r0, r4 │ │ │ │ - str r7, [sp] │ │ │ │ + mov r2, #43 @ 0x2b │ │ │ │ + orr r7, r7, r3 │ │ │ │ + str sl, [sp] │ │ │ │ str r9, [sp, #4] │ │ │ │ - b 358644 │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + b 358724 │ │ │ │ + stm sp, {r2, r8} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, r8} │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [r3] │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldrb r0, [r3] │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - lsr r0, r0, #5 │ │ │ │ - and r0, r0, #1 │ │ │ │ + ldr r7, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - str r0, [sp] │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldrb r3, [r7] │ │ │ │ mov r0, r4 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + lsr r3, r3, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r8, r9, r8 │ │ │ │ - mov r1, r3 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r3, r8, r3 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ bl 3457ac │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #9 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - mov r1, fp │ │ │ │ - bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r8, #2 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ - str r3, [sp, #12] │ │ │ │ - bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - mov r0, r4 │ │ │ │ - strd r8, [sp] │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, sl, r1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r9, r7 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r3, r1 │ │ │ │ - mov r0, r6 │ │ │ │ - mov r1, fp │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r0, sl │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, r7 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str fp, [sp, #68] @ 0x44 │ │ │ │ + str r8, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 34544c │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov sl, #2 │ │ │ │ + mov fp, #0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ + mov r1, #46 @ 0x2e │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - stm sp, {r5, fp} │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r6, [sp, #212] @ 0xd4 │ │ │ │ - orr r5, r3, r5 │ │ │ │ + stm sp, {r6, r8} │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r6, sl, r6 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - mov sl, #245 @ 0xf5 │ │ │ │ + mov r8, #245 @ 0xf5 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + mov r9, #0 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov fp, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - strd sl, [sp] │ │ │ │ + strd r8, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ + strd sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r8, r6, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ orr r4, r5, r3 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - b 35865c │ │ │ │ + strd sl, [sp] │ │ │ │ + b 358730 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r4, lsl #26 │ │ │ │ + tsteq fp, ip, asr ip │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r8, asr #11 │ │ │ │ + tsteq fp, r4, lsl #10 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ str r0, [sp, #8] │ │ │ │ - ldr r0, [pc, #3140] @ 359ba0 │ │ │ │ - mov r8, r1 │ │ │ │ - ldr r3, [pc, #3136] @ 359ba4 │ │ │ │ - ldr r9, [r8, #36] @ 0x24 │ │ │ │ + ldr r0, [pc, #3136] @ 359c48 │ │ │ │ + ldr r3, [pc, #3136] @ 359c4c │ │ │ │ add r0, pc, r0 │ │ │ │ - str r9, [sp, #16] │ │ │ │ - add r6, sp, #40 @ 0x28 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ - ldr fp, [r8, #32] │ │ │ │ + add sl, sp, #40 @ 0x28 │ │ │ │ + mov r7, r1 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, sl │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ mov r3, #0 │ │ │ │ - str fp, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ - ldr r3, [r8, #24] │ │ │ │ + ldr r3, [r7, #24] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ - ldr r7, [r3] │ │ │ │ - mov sl, #0 │ │ │ │ - ldrb r5, [r7] │ │ │ │ - mov r2, r7 │ │ │ │ - lsr r5, r5, #4 │ │ │ │ - and r5, r5, #1 │ │ │ │ - mov r1, r6 │ │ │ │ + ldr fp, [r3] │ │ │ │ + mov r5, #0 │ │ │ │ + ldrb r6, [fp] │ │ │ │ + mov r2, fp │ │ │ │ + lsr r6, r6, #4 │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + and r6, r6, #1 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 34544c │ │ │ │ + ldr r1, [r7, #32] │ │ │ │ + ldr r0, [r7, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - cmp fp, #4 │ │ │ │ - cmpeq r9, #4 │ │ │ │ + cmp r1, #4 │ │ │ │ + cmpeq r0, #4 │ │ │ │ sub r3, r3, #244 @ 0xf4 │ │ │ │ - moveq fp, #1 │ │ │ │ - movne fp, #0 │ │ │ │ + moveq r8, #1 │ │ │ │ + movne r8, #0 │ │ │ │ orrs r3, r3, r2 │ │ │ │ - movne fp, #0 │ │ │ │ - andeq fp, fp, #1 │ │ │ │ - cmp fp, sl │ │ │ │ - bne 3592e4 │ │ │ │ + movne r8, #0 │ │ │ │ + andeq r8, r8, #1 │ │ │ │ + cmp r8, r5 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + str r0, [sp, #16] │ │ │ │ + bne 3593b4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, fp │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r8 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str fp, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r8, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ - ldr r2, [r8, #8] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ ldr r9, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsr r1, r2, #2 │ │ │ │ sub r9, r9, #245 @ 0xf5 │ │ │ │ orr r9, r9, r3 │ │ │ │ and r1, r1, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r1, [sp, #20] │ │ │ │ lsr r1, r2, #4 │ │ │ │ cmp r3, #2 │ │ │ │ cmpeq r9, #0 │ │ │ │ and r1, r1, #1 │ │ │ │ lsr r3, r2, #1 │ │ │ │ - str r1, [sp, #24] │ │ │ │ moveq r9, #1 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ movne r9, #0 │ │ │ │ and r3, r3, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ - bne 3596c8 │ │ │ │ + str r1, [sp, #24] │ │ │ │ + bne 359788 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ cmp r1, #2 │ │ │ │ - beq 3598dc │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + beq 3599ac │ │ │ │ + stm sp, {r2, r8} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r9, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ orr r3, r3, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #20] │ │ │ │ - orr r9, r9, r2 │ │ │ │ + str r3, [sp, #28] │ │ │ │ + orr r3, r9, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ + str r3, [sp, #20] │ │ │ │ bl 344a94 │ │ │ │ - mov r3, #0 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ + mov r9, #0 │ │ │ │ + orr ip, r3, r0 │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r9, [sp, #4] │ │ │ │ + orr r3, r0, r3 │ │ │ │ + str r3, [sp, #20] │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ - orr r9, r9, r0 │ │ │ │ - ldrb r0, [r8, #12] │ │ │ │ - str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #20] │ │ │ │ + str r3, [sp] │ │ │ │ + str ip, [sp, #28] │ │ │ │ bl 344a94 │ │ │ │ + ldr ip, [sp, #28] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - stm sp, {r2, fp} │ │ │ │ - ldr fp, [sp, #212] @ 0xd4 │ │ │ │ + orr r3, ip, r3 │ │ │ │ + stm sp, {r2, r8} │ │ │ │ + str r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - orr fp, r3, fp │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r8, r3, r8 │ │ │ │ bl 344a94 │ │ │ │ - mov r3, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ + orr r3, r3, r2 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - str r2, [sp] │ │ │ │ + orr r8, r8, r2 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ - mov r3, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ + orr r3, r3, r2 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - str r2, [sp] │ │ │ │ + orr r8, r8, r2 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ - mov r3, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + str r9, [sp, #4] │ │ │ │ + orr r3, r3, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr r8, r8, r0 │ │ │ │ + ldr r0, [r7, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp] │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, #0 │ │ │ │ - mov r0, r6 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r3, r3, r1 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r1 │ │ │ │ + mov r1, r9 │ │ │ │ + str r3, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 34544c │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ + str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ + ldr r2, [r7, #28] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + ldr r1, [r2] │ │ │ │ + ldr fp, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r1, [r3] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - ldrb r7, [r1] │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + ldrb sl, [r1] │ │ │ │ + orr fp, r3, fp │ │ │ │ + ldr r7, [sp, #216] @ 0xd8 │ │ │ │ bl 3457ac │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #9 │ │ │ │ - mov r1, #0 │ │ │ │ + mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r8, fp, r8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - lsr r7, r7, #5 │ │ │ │ - orr r6, r9, r6 │ │ │ │ + orr r7, r8, r7 │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r5, sl} │ │ │ │ - orr r6, r6, r3 │ │ │ │ - and r7, r7, #1 │ │ │ │ - bl 344a94 │ │ │ │ - mov r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ - str r7, [sp] │ │ │ │ - str r3, [sp, #4] │ │ │ │ + str r5, [sp, #4] │ │ │ │ + str r6, [sp] │ │ │ │ + orr r5, r7, r3 │ │ │ │ + bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + lsr sl, sl, #5 │ │ │ │ + and sl, sl, #1 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r7, fp, r3 │ │ │ │ + str sl, [sp] │ │ │ │ + str r9, [sp, #4] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ - orr r4, r6, r3 │ │ │ │ + orr r4, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r8, r8, r2 │ │ │ │ + orr r7, r7, r2 │ │ │ │ orr r4, r4, r3 │ │ │ │ - b 35968c │ │ │ │ - str sl, [sp, #4] │ │ │ │ - ldr r9, [r8, #8] │ │ │ │ + b 35974c │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ - and r3, r9, #1 │ │ │ │ + and r3, r8, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - lsr r3, r9, #1 │ │ │ │ + lsr r3, r8, #1 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ - lsr r0, r9, #2 │ │ │ │ + lsr r0, r8, #2 │ │ │ │ and r0, r0, #1 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + orr r9, r9, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - str sl, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r3, r3, r0 │ │ │ │ + orr r9, r9, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r3, r3, r0 │ │ │ │ + lsr r8, r8, #4 │ │ │ │ + ldrb r0, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldrb r0, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ + and r8, r8, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ - lsr r9, r9, #4 │ │ │ │ bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r8, [sp] │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - and r9, r9, #1 │ │ │ │ - orr r3, r3, r0 │ │ │ │ + orr r8, r9, r8 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r9, sl} │ │ │ │ - str r3, [sp, #12] │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r9, r3, r9 │ │ │ │ bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r9, fp, r9 │ │ │ │ - orr fp, r3, r0 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r8, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [r3] │ │ │ │ - orr fp, fp, r0 │ │ │ │ - ldrb r0, [r3] │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - lsr r0, r0, #5 │ │ │ │ - and r0, r0, #1 │ │ │ │ + ldr r7, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - str r0, [sp] │ │ │ │ - str sl, [sp, #4] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldrb r3, [r7] │ │ │ │ mov r0, r4 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + lsr r3, r3, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r8, r9, r8 │ │ │ │ - mov r1, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ + bl 3457ac │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + mov r2, #9 │ │ │ │ + mov r1, r5 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r8, r7 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r3, r8, r3 │ │ │ │ + mov r2, #168 @ 0xa8 │ │ │ │ + orr r3, r9, r3 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl 3457ac │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + bl 3b570 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, #9 │ │ │ │ - str r1, [sp, #4] │ │ │ │ + mov r2, fp │ │ │ │ mov r1, sl │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ + bl 34544c │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #39 @ 0x27 │ │ │ │ + mov r1, #32 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #4 │ │ │ │ + mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - mov r1, #46 @ 0x2e │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ strd r8, [sp] │ │ │ │ orr r3, r3, r0 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - bl 344a94 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r3, r1 │ │ │ │ - mov r0, r6 │ │ │ │ - mov r1, sl │ │ │ │ + mov r1, #46 @ 0x2e │ │ │ │ str r3, [sp, #12] │ │ │ │ - bl 3b570 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ - bl 34544c │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #39 @ 0x27 │ │ │ │ - mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ - mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ orr r3, r3, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r5, sl} │ │ │ │ + str r6, [sp] │ │ │ │ + str r5, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #244 @ 0xf4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - orr fp, fp, r0 │ │ │ │ + orr r7, r7, r0 │ │ │ │ ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r8, #4 │ │ │ │ mov r9, #0 │ │ │ │ orr r3, r3, r0 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r0, r4 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ + mov r0, r4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ + strd r8, [sp] │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [sp, #216] @ 0xd8 │ │ │ │ - strd r8, [sp] │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r7, r2 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + strd r8, [sp] │ │ │ │ orr r4, r3, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r8, fp, r8 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + add r8, sp, #32 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - add r9, sp, #32 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r6 │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, sl │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ - mov r0, r9 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ + mov r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldr r2, [pc, #1296] @ 359ba8 │ │ │ │ - str r8, [r3] │ │ │ │ + ldr r2, [pc, #1272] @ 359c50 │ │ │ │ + str r7, [r3] │ │ │ │ str r4, [r3, #4] │ │ │ │ - ldr r3, [pc, #1280] @ 359ba4 │ │ │ │ + ldr r3, [pc, #1256] @ 359c4c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 359b9c │ │ │ │ + bne 359c44 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ - cmp r1, r0 │ │ │ │ - bne 359080 │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + cmp r1, r0 │ │ │ │ + bne 35912c │ │ │ │ stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ stm sp, {r3, r9} │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + ldr r5, [sp, #212] @ 0xd4 │ │ │ │ + ldr r8, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r9, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr fp, fp, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r9 │ │ │ │ - mov r0, r6 │ │ │ │ - orr fp, fp, r3 │ │ │ │ + mov r0, sl │ │ │ │ + orr r8, r8, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r1, sl │ │ │ │ + mov r2, fp │ │ │ │ mov r0, r4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ str r9, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - mov r0, r4 │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ ldr r1, [r3] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ - ldrb r7, [r1] │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + ldrb sl, [r1] │ │ │ │ + orr r7, r5, r7 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 3457ac │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #9 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r8, sl, r8 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - lsr r7, r7, #5 │ │ │ │ - orr r8, r8, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - and r7, r7, #1 │ │ │ │ - orr r6, fp, r6 │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r5, r9} │ │ │ │ - orr r6, r6, r3 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r5, r8, r5 │ │ │ │ + stm sp, {r6, r9} │ │ │ │ + orr r5, r5, r3 │ │ │ │ + lsr sl, sl, #5 │ │ │ │ bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + and sl, sl, #1 │ │ │ │ mov r0, r4 │ │ │ │ - str r7, [sp] │ │ │ │ + mov r2, #43 @ 0x2b │ │ │ │ + orr r7, r7, r3 │ │ │ │ + str sl, [sp] │ │ │ │ str r9, [sp, #4] │ │ │ │ - b 3592b4 │ │ │ │ - stm sp, {r2, fp} │ │ │ │ + b 359390 │ │ │ │ + stm sp, {r2, r8} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, fp} │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, r8} │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldrb r3, [r8, #12] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldrb r3, [r7, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, fp} │ │ │ │ + stm sp, {r3, r8} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [r8, #40] @ 0x28 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r3, [r7, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [r8, #28] │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [r3] │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldrb r0, [r3] │ │ │ │ + ldr r3, [r7, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - lsr r0, r0, #5 │ │ │ │ - and r0, r0, #1 │ │ │ │ + ldr r7, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - str fp, [sp, #4] │ │ │ │ - str r0, [sp] │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldrb r3, [r7] │ │ │ │ mov r0, r4 │ │ │ │ - ldr r8, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + lsr r3, r3, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r8, [sp, #4] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr r8, r9, r8 │ │ │ │ - mov r1, r3 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r0, r4 │ │ │ │ - orr sl, sl, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r9, #0 │ │ │ │ - orr r3, r8, r3 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r1, r7 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r5, r5, r3 │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ bl 3457ac │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #9 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - mov r1, fp │ │ │ │ - bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r8, #2 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ - str r3, [sp, #12] │ │ │ │ - bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - orr r3, r3, r0 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - mov r0, r4 │ │ │ │ - strd r8, [sp] │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - orr sl, sl, r1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + orr r7, r9, r7 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r8 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r3, r1 │ │ │ │ - mov r0, r6 │ │ │ │ - mov r1, fp │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov r0, sl │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r1, r6 │ │ │ │ + mov r2, fp │ │ │ │ + mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, r7 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str fp, [sp, #68] @ 0x44 │ │ │ │ + str r8, [sp, #68] @ 0x44 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ bl 34544c │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ + str r3, [sp, #4] │ │ │ │ + bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov sl, #2 │ │ │ │ + mov fp, #0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r5, r5, r3 │ │ │ │ + bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ + mov r1, #46 @ 0x2e │ │ │ │ + strd sl, [sp] │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - stm sp, {r5, fp} │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r6, [sp, #212] @ 0xd4 │ │ │ │ - orr r5, r3, r5 │ │ │ │ + stm sp, {r6, r8} │ │ │ │ + orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r6, sl, r6 │ │ │ │ - orr r6, r6, r3 │ │ │ │ - mov sl, #245 @ 0xf5 │ │ │ │ + mov r8, #245 @ 0xf5 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + mov r9, #0 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov fp, #0 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - strd sl, [sp] │ │ │ │ + strd r8, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r6, r6, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r8, [sp] │ │ │ │ + strd sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - strd r8, [sp] │ │ │ │ - orr r8, r6, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ orr r4, r5, r3 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - b 3592cc │ │ │ │ + strd sl, [sp] │ │ │ │ + b 35939c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011b7094 │ │ │ │ + @ instruction: 0x011b6ff0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r8, asr r9 │ │ │ │ + @ instruction: 0x011b6898 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3832] @ 0xef8 │ │ │ │ sub sp, sp, #228 @ 0xe4 │ │ │ │ - str r0, [sp, #8] │ │ │ │ - ldr r0, [pc, #3284] @ 35a8a0 │ │ │ │ - mov fp, r1 │ │ │ │ - ldr r3, [pc, #3280] @ 35a8a4 │ │ │ │ - ldr r9, [fp, #36] @ 0x24 │ │ │ │ + str r0, [sp, #12] │ │ │ │ + ldr r0, [pc, #3152] @ 35a8c4 │ │ │ │ + ldr r3, [pc, #3152] @ 35a8c8 │ │ │ │ add r0, pc, r0 │ │ │ │ - str r9, [sp, #16] │ │ │ │ - add r7, sp, #40 @ 0x28 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ - ldr sl, [fp, #32] │ │ │ │ + add r6, sp, #40 @ 0x28 │ │ │ │ + mov r8, r1 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, #0 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r6 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ mov r3, #0 │ │ │ │ - str sl, [sp, #12] │ │ │ │ bl 3b570 │ │ │ │ - ldr r3, [fp, #24] │ │ │ │ + ldr r3, [r8, #24] │ │ │ │ add r4, sp, #212 @ 0xd4 │ │ │ │ - ldr r8, [r3] │ │ │ │ + ldr sl, [r3] │ │ │ │ mov r5, #0 │ │ │ │ - ldrb r6, [r8] │ │ │ │ - mov r2, r8 │ │ │ │ - lsr r6, r6, #4 │ │ │ │ - and r6, r6, #1 │ │ │ │ - mov r1, r7 │ │ │ │ + ldrb r3, [sl] │ │ │ │ + mov r2, sl │ │ │ │ + lsr r3, r3, #4 │ │ │ │ + and r3, r3, #1 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ str r5, [sp, #68] @ 0x44 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ bl 34544c │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - cmp sl, #4 │ │ │ │ - cmpeq r9, #4 │ │ │ │ - sub r3, r3, #244 @ 0xf4 │ │ │ │ - moveq r9, #1 │ │ │ │ - movne r9, #0 │ │ │ │ - orrs r3, r3, r2 │ │ │ │ - movne r9, #0 │ │ │ │ - andeq r9, r9, #1 │ │ │ │ - cmp r9, r5 │ │ │ │ - bne 359fa8 │ │ │ │ + ldr r0, [r8, #36] @ 0x24 │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [r8, #32] │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + cmp r3, #4 │ │ │ │ + cmpeq r0, #4 │ │ │ │ + sub r2, r2, #244 @ 0xf4 │ │ │ │ + moveq r7, #1 │ │ │ │ + movne r7, #0 │ │ │ │ + orrs r2, r2, r1 │ │ │ │ + movne r7, #0 │ │ │ │ + andeq r7, r7, #1 │ │ │ │ + cmp r7, r5 │ │ │ │ + str r0, [sp, #16] │ │ │ │ + bne 35a01c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r1, r9 │ │ │ │ - mov r0, r7 │ │ │ │ - bl 3b570 │ │ │ │ - mov r2, r8 │ │ │ │ mov r1, r7 │ │ │ │ + mov r0, r6 │ │ │ │ + str r3, [sp, #20] │ │ │ │ + bl 3b570 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r9, [sp, #68] @ 0x44 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ + str r7, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ - ldr r2, [fp, #8] │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ + sub r9, r9, #245 @ 0xf5 │ │ │ │ + orr r9, r9, r2 │ │ │ │ + ldr r2, [r8, #8] │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ lsr r1, r2, #2 │ │ │ │ - sub sl, sl, #245 @ 0xf5 │ │ │ │ - orr sl, sl, r3 │ │ │ │ and r1, r1, #1 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ str r1, [sp, #20] │ │ │ │ lsr r1, r2, #4 │ │ │ │ cmp r3, #2 │ │ │ │ - cmpeq sl, #0 │ │ │ │ + cmpeq r9, #0 │ │ │ │ + lsr fp, r2, #1 │ │ │ │ and r1, r1, #1 │ │ │ │ - lsr r3, r2, #1 │ │ │ │ str r1, [sp, #24] │ │ │ │ - moveq sl, #1 │ │ │ │ + moveq r9, #1 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ - movne sl, #0 │ │ │ │ - and r3, r3, #1 │ │ │ │ + movne r9, #0 │ │ │ │ + and fp, fp, #1 │ │ │ │ and r2, r2, #1 │ │ │ │ - bne 35a3b4 │ │ │ │ + bne 35a3fc │ │ │ │ cmp r1, #2 │ │ │ │ - beq 35a5a4 │ │ │ │ - stm sp, {r2, r9} │ │ │ │ + beq 35a5f0 │ │ │ │ + stm sp, {r2, r7} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #28] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ mov r0, r4 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr sl, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #28] │ │ │ │ + str fp, [sp] │ │ │ │ + str r7, [sp, #4] │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + ldr fp, [sp, #212] @ 0xd4 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ - mov r0, r4 │ │ │ │ - orr r3, r3, r2 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + orr fp, fp, r2 │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #28] │ │ │ │ - orr r3, sl, r2 │ │ │ │ + stm sp, {r3, r7} │ │ │ │ + orr r3, r9, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ mov r1, r2 │ │ │ │ + mov r0, r4 │ │ │ │ str r3, [sp, #20] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - mov sl, #0 │ │ │ │ - orr ip, r3, r0 │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r3, r0, r3 │ │ │ │ - str r3, [sp, #20] │ │ │ │ - ldrb r3, [fp, #12] │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + orr fp, fp, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r9, #0 │ │ │ │ + orr r3, r3, r0 │ │ │ │ + str r9, [sp, #4] │ │ │ │ + ldrb r0, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ + str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp] │ │ │ │ - str ip, [sp, #28] │ │ │ │ + str r3, [sp, #20] │ │ │ │ bl 344a94 │ │ │ │ - ldr ip, [sp, #28] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ - orr r3, ip, r3 │ │ │ │ - stm sp, {r2, r9} │ │ │ │ - str r3, [sp, #24] │ │ │ │ - mov r2, #45 @ 0x2d │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r2, r7} │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + ldr r7, [sp, #216] @ 0xd8 │ │ │ │ + orr fp, fp, r2 │ │ │ │ + mov r2, #45 @ 0x2d │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r3, r9 │ │ │ │ + orr r7, r3, r7 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - stm sp, {r3, sl} │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #216] @ 0xd8 │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r2 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - ldr r2, [sp, #212] @ 0xd4 │ │ │ │ - stm sp, {r3, sl} │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - orr r3, r3, r2 │ │ │ │ - ldr r2, [sp, #216] @ 0xd8 │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r2 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r9, [sp, #4] │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr r9, r9, r0 │ │ │ │ - ldr r0, [fp, #40] @ 0x28 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ - str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr r3, r3, r1 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r7 │ │ │ │ - orr r9, r9, r1 │ │ │ │ - mov r1, sl │ │ │ │ - str r3, [sp, #12] │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r9 │ │ │ │ + mov r0, r6 │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r8 │ │ │ │ - mov r1, r7 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ bl 34544c │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r2, [fp, #28] │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - ldr r1, [r2] │ │ │ │ - ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ mov r0, r4 │ │ │ │ - orr r8, r3, r8 │ │ │ │ - ldr fp, [sp, #216] @ 0xd8 │ │ │ │ - ldr r7, [r1] │ │ │ │ + ldr r1, [r3] │ │ │ │ + ldr r8, [sp, #212] @ 0xd4 │ │ │ │ + ldr sl, [sp, #216] @ 0xd8 │ │ │ │ + ldr r6, [r1] │ │ │ │ bl 345700 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r3, [sp, #4] │ │ │ │ mov r2, #7 │ │ │ │ - mov r1, sl │ │ │ │ + mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - orr fp, r9, fp │ │ │ │ - str r5, [sp, #4] │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + orr sl, r7, sl │ │ │ │ + stm sp, {r3, r5} │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ ldr r5, [sp, #216] @ 0xd8 │ │ │ │ - orr r9, r8, r9 │ │ │ │ - orr r5, fp, r5 │ │ │ │ - str r6, [sp] │ │ │ │ + orr r8, fp, r8 │ │ │ │ + orr r7, r8, r7 │ │ │ │ + orr r5, sl, r5 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ - lsr r3, r7, #18 │ │ │ │ + lsr r3, r6, #18 │ │ │ │ and r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #10 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str sl, [sp, #4] │ │ │ │ + str r9, [sp, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ - lsr r3, r7, #5 │ │ │ │ + lsr r3, r6, #5 │ │ │ │ and r3, r3, #1 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ orr r4, r5, r3 │ │ │ │ - str sl, [sp, #4] │ │ │ │ + str r9, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr r9, r9, r2 │ │ │ │ + orr r7, r7, r2 │ │ │ │ orr r4, r4, r3 │ │ │ │ - b 35a378 │ │ │ │ + b 35a3c0 │ │ │ │ str r5, [sp, #4] │ │ │ │ - ldr r9, [fp, #8] │ │ │ │ + ldr r7, [r8, #8] │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ - and r3, r9, #1 │ │ │ │ + and r3, r7, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - lsr r3, r9, #1 │ │ │ │ + lsr r3, r7, #1 │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ and r3, r3, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ str r5, [sp, #4] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr sl, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + ldr fp, [sp, #212] @ 0xd4 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ - lsr r0, r9, #2 │ │ │ │ - and r0, r0, #1 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + lsr r3, r7, #2 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r0 │ │ │ │ - str r5, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r5, [sp, #4] │ │ │ │ - orr r3, r3, r0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - lsr r9, r9, #4 │ │ │ │ - orr sl, sl, r0 │ │ │ │ - ldrb r0, [fp, #12] │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldrb r3, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ - and r9, r9, #1 │ │ │ │ - str r0, [sp] │ │ │ │ - mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp] │ │ │ │ + lsr r7, r7, #4 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - str r9, [sp] │ │ │ │ - ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + and r7, r7, #1 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - orr r9, r3, r9 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ + str r7, [sp] │ │ │ │ str r5, [sp, #4] │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ + ldr r7, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r7, r9, r7 │ │ │ │ + orr fp, fp, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ - orr sl, sl, r3 │ │ │ │ - ldr r3, [fp, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [fp, #28] │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [r3] │ │ │ │ - orr r9, r9, r0 │ │ │ │ - ldr r0, [r3] │ │ │ │ - str r0, [sp, #12] │ │ │ │ - lsr r0, r0, #5 │ │ │ │ - and r0, r0, #1 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ + ldr r9, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r0 │ │ │ │ - str r5, [sp, #4] │ │ │ │ + orr r8, fp, r3 │ │ │ │ + ldr fp, [r9] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + lsr r3, fp, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r3 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov fp, #0 │ │ │ │ - orr r9, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - orr ip, sl, r3 │ │ │ │ - str ip, [sp, #16] │ │ │ │ + mov r1, r9 │ │ │ │ + ldr r9, [sp, #212] @ 0xd4 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r9, r8, r9 │ │ │ │ + orr r8, r7, r3 │ │ │ │ bl 345700 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, #7 │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov sl, #4 │ │ │ │ - orr r3, ip, r3 │ │ │ │ - mov r0, r4 │ │ │ │ - strd sl, [sp] │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - mov r1, #46 @ 0x2e │ │ │ │ - str r3, [sp, #16] │ │ │ │ - bl 344a94 │ │ │ │ - strd sl, [sp] │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - orr sl, r9, sl │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - orr r9, r3, r9 │ │ │ │ - bl 344a94 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r7, r9, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r5 │ │ │ │ - mov r0, r7 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r3, r8, r3 │ │ │ │ + mov r0, r6 │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 3b570 │ │ │ │ + ldr r8, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, r8 │ │ │ │ - mov r1, r7 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ + str r8, [sp, #64] @ 0x40 │ │ │ │ str r5, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + str r0, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - lsr fp, r0, #18 │ │ │ │ - mov r2, #10 │ │ │ │ - orr sl, sl, r3 │ │ │ │ - and fp, fp, #1 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r2 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + orr r7, r7, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + mov r8, #4 │ │ │ │ + mov r9, #0 │ │ │ │ + orr r3, r3, r0 │ │ │ │ + strd r8, [sp] │ │ │ │ mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + str r3, [sp, #16] │ │ │ │ + bl 344a94 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + orr r7, r7, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + strd r8, [sp] │ │ │ │ + orr r3, r3, r0 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, #46 @ 0x2e │ │ │ │ + lsr fp, fp, #18 │ │ │ │ + and fp, fp, #1 │ │ │ │ + str r3, [sp, #16] │ │ │ │ + bl 344a94 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + mov r2, #10 │ │ │ │ str fp, [sp] │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r2 │ │ │ │ + orr r7, r7, r0 │ │ │ │ str r5, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + mov r0, r4 │ │ │ │ + orr fp, r3, fp │ │ │ │ bl 344a94 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + str r3, [sp] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - orr r0, sl, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r1, r2 │ │ │ │ - str r0, [sp, #12] │ │ │ │ - str r6, [sp] │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp, #4] │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ - mov sl, #244 @ 0xf4 │ │ │ │ - orr r0, r0, r3 │ │ │ │ - mov fp, #0 │ │ │ │ + mov r8, #244 @ 0xf4 │ │ │ │ + mov r9, #0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - strd sl, [sp] │ │ │ │ + mov r0, r4 │ │ │ │ + strd r8, [sp] │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - str r0, [sp, #12] │ │ │ │ - mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ - mov sl, #4 │ │ │ │ - mov fp, #0 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr sl, r0, r3 │ │ │ │ + mov r8, #4 │ │ │ │ + mov r9, #0 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + strd r8, [sp] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr fp, fp, r3 │ │ │ │ bl 344a94 │ │ │ │ - mov r2, #4 │ │ │ │ - mov r3, #0 │ │ │ │ - strd r2, [sp] │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ + strd r8, [sp] │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r4, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r4, r9, r4 │ │ │ │ - orr r9, sl, r3 │ │ │ │ + add r8, sp, #32 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - add sl, sp, #32 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r5 │ │ │ │ - mov r0, r7 │ │ │ │ + orr r4, fp, r4 │ │ │ │ + mov r0, r6 │ │ │ │ orr r4, r4, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r8 │ │ │ │ - mov r1, r7 │ │ │ │ - mov r0, sl │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + ldr r9, [sp, #8] │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ + mov r0, r8 │ │ │ │ + str r9, [sp, #64] @ 0x40 │ │ │ │ str r5, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r5 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r6 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r8 │ │ │ │ - mov r1, r7 │ │ │ │ - mov r0, sl │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ + mov r0, r8 │ │ │ │ + str r9, [sp, #64] @ 0x40 │ │ │ │ str r5, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ mov r1, r5 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r6 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r8 │ │ │ │ - mov r1, r7 │ │ │ │ - mov r0, sl │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ + mov r0, r8 │ │ │ │ + str r9, [sp, #64] @ 0x40 │ │ │ │ str r5, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - ldr r2, [pc, #1316] @ 35a8a8 │ │ │ │ - str r9, [r3] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + ldr r2, [pc, #1280] @ 35a8cc │ │ │ │ + str r7, [r3] │ │ │ │ str r4, [r3, #4] │ │ │ │ - ldr r3, [pc, #1300] @ 35a8a4 │ │ │ │ + ldr r3, [pc, #1264] @ 35a8c8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35a89c │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ + bne 35a8c0 │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ add sp, sp, #228 @ 0xe4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ - cmp r1, r0 │ │ │ │ - bne 359cf0 │ │ │ │ - stm sp, {r2, sl} │ │ │ │ + cmp r3, r1 │ │ │ │ + bne 359da0 │ │ │ │ + stm sp, {r2, r9} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, sl} │ │ │ │ + str fp, [sp] │ │ │ │ + str r9, [sp, #4] │ │ │ │ ldr r5, [sp, #212] @ 0xd4 │ │ │ │ - ldr r9, [sp, #216] @ 0xd8 │ │ │ │ + ldr r7, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ + orr r5, r5, r2 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ + orr r7, r7, r2 │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, sl} │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str sl, [sp, #4] │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r9, [sp, #4] │ │ │ │ + orr r5, r5, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldrb r3, [fp, #12] │ │ │ │ + orr r7, r7, r0 │ │ │ │ + ldrb r0, [r8, #12] │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ + str r0, [sp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ + orr r5, r5, r2 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r7, r7, r2 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, sl} │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ bl 344a94 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ + orr r5, r5, r0 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ - stm sp, {r3, sl} │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr r7, r7, r0 │ │ │ │ + stm sp, {r3, r9} │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ - stm sp, {r3, sl} │ │ │ │ + stm sp, {r3, r9} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str sl, [sp, #4] │ │ │ │ + str r9, [sp, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [fp, #40] @ 0x28 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r7 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + mov r1, r9 │ │ │ │ + mov r0, r6 │ │ │ │ + orr r7, r7, r3 │ │ │ │ bl 3b570 │ │ │ │ - mov r2, r8 │ │ │ │ - mov r1, r7 │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ + ldr sl, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str sl, [sp, #68] @ 0x44 │ │ │ │ + str sl, [sp, #64] @ 0x40 │ │ │ │ + str r9, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [fp, #28] │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ ldr r8, [sp, #212] @ 0xd4 │ │ │ │ ldr r1, [r3] │ │ │ │ mov r0, r4 │ │ │ │ - ldr r7, [r1] │ │ │ │ + ldr r6, [r1] │ │ │ │ orr r8, r5, r8 │ │ │ │ ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 345700 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r2, #7 │ │ │ │ - mov r1, sl │ │ │ │ + mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r5, r9, r5 │ │ │ │ - orr r9, r8, r3 │ │ │ │ + orr r5, r7, r5 │ │ │ │ + orr r7, r8, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - stm sp, {r6, sl} │ │ │ │ + str sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ - b 359f24 │ │ │ │ - stm sp, {r2, r9} │ │ │ │ + str r9, [sp, #4] │ │ │ │ + b 359f98 │ │ │ │ + stm sp, {r2, r7} │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ mov r2, #44 @ 0x2c │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - stm sp, {r3, r9} │ │ │ │ + str fp, [sp] │ │ │ │ + str r7, [sp, #4] │ │ │ │ ldr r5, [sp, #212] @ 0xd4 │ │ │ │ - ldr sl, [sp, #216] @ 0xd8 │ │ │ │ + ldr r9, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, #59 @ 0x3b │ │ │ │ - stm sp, {r3, r9} │ │ │ │ + stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r9, [sp, #4] │ │ │ │ + str r7, [sp, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr sl, sl, r3 │ │ │ │ - ldrb r3, [fp, #12] │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldrb r3, [r8, #12] │ │ │ │ mov r2, #41 @ 0x29 │ │ │ │ mov r1, #40 @ 0x28 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ - stm sp, {r3, r9} │ │ │ │ + stm sp, {r3, r7} │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr sl, sl, r3 │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r9, [sp, #4] │ │ │ │ + str r7, [sp, #4] │ │ │ │ orr r5, r5, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - orr sl, sl, r3 │ │ │ │ - ldr r3, [fp, #40] @ 0x28 │ │ │ │ + orr r9, r9, r3 │ │ │ │ + ldr r3, [r8, #40] @ 0x28 │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ mov r1, #55 @ 0x37 │ │ │ │ str r3, [sp] │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [fp, #28] │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ - ldr r3, [r3] │ │ │ │ - orr r5, r5, r0 │ │ │ │ - ldr r0, [r3] │ │ │ │ - str r0, [sp, #12] │ │ │ │ - lsr r0, r0, #5 │ │ │ │ - and r0, r0, #1 │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [r8, #28] │ │ │ │ mov r2, #43 @ 0x2b │ │ │ │ + ldr fp, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ - orr sl, sl, r0 │ │ │ │ - str r9, [sp, #4] │ │ │ │ + orr r8, r5, r3 │ │ │ │ + ldr r5, [fp] │ │ │ │ mov r0, r4 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + lsr r3, r5, #5 │ │ │ │ + and r3, r3, #1 │ │ │ │ + str r3, [sp] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + str r7, [sp, #4] │ │ │ │ + orr r9, r9, r3 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r3 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov fp, #0 │ │ │ │ - orr r3, r5, r3 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ - bl 345700 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r1, [sp] │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ - orr r5, sl, r5 │ │ │ │ - mov r2, #7 │ │ │ │ - mov sl, #2 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - mov r1, r9 │ │ │ │ - bl 344a94 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - strd sl, [sp] │ │ │ │ - ldr sl, [sp, #212] @ 0xd4 │ │ │ │ + mov r1, fp │ │ │ │ mov r0, r4 │ │ │ │ - orr ip, r3, sl │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - mov r1, #46 @ 0x2e │ │ │ │ - orr r5, r5, r3 │ │ │ │ - str ip, [sp, #16] │ │ │ │ - bl 344a94 │ │ │ │ - ldr ip, [sp, #16] │ │ │ │ + orr r8, r8, r3 │ │ │ │ + ldr fp, [sp, #216] @ 0xd8 │ │ │ │ + bl 345700 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov sl, #2 │ │ │ │ - mov fp, #0 │ │ │ │ - strd sl, [sp] │ │ │ │ - orr sl, ip, r3 │ │ │ │ + str r3, [sp] │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, #52 @ 0x34 │ │ │ │ - mov r1, #50 @ 0x32 │ │ │ │ - orr r5, r5, r3 │ │ │ │ + mov r2, #7 │ │ │ │ + str r3, [sp, #4] │ │ │ │ bl 344a94 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r1, r9 │ │ │ │ - orr sl, sl, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + orr fp, r9, fp │ │ │ │ + orr r3, r8, r3 │ │ │ │ + orr fp, fp, r1 │ │ │ │ mov r2, #168 @ 0xa8 │ │ │ │ - mov r0, r7 │ │ │ │ - orr r5, r5, r3 │ │ │ │ - bl 3b570 │ │ │ │ mov r1, r7 │ │ │ │ + mov r0, r6 │ │ │ │ + str r3, [sp, #16] │ │ │ │ + bl 3b570 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + mov r2, sl │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - mov r2, r8 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - str r9, [sp, #68] @ 0x44 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ + str r7, [sp, #68] @ 0x44 │ │ │ │ bl 34544c │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - str r3, [sp] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - mov r0, r4 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + str r0, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ bl 344a94 │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ + mov r8, #2 │ │ │ │ + mov r9, #0 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + ldr r6, [sp, #212] @ 0xd4 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r2, #52 @ 0x34 │ │ │ │ + mov r1, #50 @ 0x32 │ │ │ │ + strd r8, [sp] │ │ │ │ + orr r6, r3, r6 │ │ │ │ + ldr sl, [sp, #216] @ 0xd8 │ │ │ │ + bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + mov r0, r4 │ │ │ │ + orr r6, r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - lsr fp, r0, #18 │ │ │ │ + orr sl, fp, sl │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ + mov r1, #46 @ 0x2e │ │ │ │ + lsr r5, r5, #18 │ │ │ │ + strd r8, [sp] │ │ │ │ + orr sl, sl, r3 │ │ │ │ + and r5, r5, #1 │ │ │ │ + bl 344a94 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r2, #10 │ │ │ │ - and fp, fp, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r7, [sp, #212] @ 0xd4 │ │ │ │ - str r9, [sp, #4] │ │ │ │ - str fp, [sp] │ │ │ │ - orr r5, r5, r3 │ │ │ │ + stm sp, {r5, r7} │ │ │ │ + orr r6, r6, r3 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ bl 344a94 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - orr r7, sl, r7 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ mov r2, #49 @ 0x31 │ │ │ │ - stm sp, {r6, r9} │ │ │ │ - orr r9, r7, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + stm sp, {r3, r7} │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r1, r2 │ │ │ │ + orr r7, r6, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + orr r5, sl, r5 │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r6, #245 @ 0xf5 │ │ │ │ - mov r7, #0 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + mov sl, #245 @ 0xf5 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + mov fp, #0 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ - strd r6, [sp] │ │ │ │ mov r2, #39 @ 0x27 │ │ │ │ mov r1, #32 │ │ │ │ + strd sl, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - mov r6, #2 │ │ │ │ - mov r7, #0 │ │ │ │ - orr r9, r9, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r0, r4 │ │ │ │ + orr r7, r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #46 @ 0x2e │ │ │ │ - strd r6, [sp] │ │ │ │ + strd r8, [sp] │ │ │ │ orr r5, r5, r3 │ │ │ │ bl 344a94 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ mov r0, r4 │ │ │ │ - orr r9, r9, r3 │ │ │ │ + orr r7, r7, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ mov r2, #52 @ 0x34 │ │ │ │ orr r4, r5, r3 │ │ │ │ mov r1, #50 @ 0x32 │ │ │ │ - strd r6, [sp] │ │ │ │ - b 359f90 │ │ │ │ + strd r8, [sp] │ │ │ │ + b 35a004 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r4, lsr #8 │ │ │ │ + tsteq fp, r4, lsl #7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, ip, ror #24 │ │ │ │ + tsteq fp, r4, lsr #24 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #2072] @ 0x818 │ │ │ │ - ldr ip, [pc, #4064] @ 35b8a4 │ │ │ │ + ldr ip, [pc, #4064] @ 35b8c8 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [pc, #4060] @ 35b8a8 │ │ │ │ + ldr r0, [pc, #4060] @ 35b8cc │ │ │ │ add ip, pc, ip │ │ │ │ ldr r3, [r2, #4] │ │ │ │ sub sp, sp, #2000 @ 0x7d0 │ │ │ │ ldr r0, [ip, r0] │ │ │ │ sub sp, sp, #4 │ │ │ │ cmp r3, #128 @ 0x80 │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp, #1996] @ 0x7cc │ │ │ │ mov r0, #0 │ │ │ │ - beq 35a950 │ │ │ │ + beq 35a974 │ │ │ │ cmp r3, #47 @ 0x2f │ │ │ │ - beq 35cd38 │ │ │ │ + beq 35cd5c │ │ │ │ ldr r0, [r1, #4] │ │ │ │ ldrb r0, [r0, #8] │ │ │ │ cmp r0, #5 │ │ │ │ - bls 35a92c │ │ │ │ - ldr r0, [pc, #3996] @ 35b8ac │ │ │ │ + bls 35a950 │ │ │ │ + ldr r0, [pc, #3996] @ 35b8d0 │ │ │ │ cmp r3, r0 │ │ │ │ - beq 35c614 │ │ │ │ + beq 35c638 │ │ │ │ sub r0, r0, #9 │ │ │ │ cmp r3, r0 │ │ │ │ - beq 35c640 │ │ │ │ + beq 35c664 │ │ │ │ add r0, r0, #23 │ │ │ │ cmp r3, r0 │ │ │ │ - beq 35aa28 │ │ │ │ - ldr ip, [pc, #3964] @ 35b8b0 │ │ │ │ - ldr r0, [pc, #3964] @ 35b8b4 │ │ │ │ + beq 35aa4c │ │ │ │ + ldr ip, [pc, #3964] @ 35b8d4 │ │ │ │ + ldr r0, [pc, #3964] @ 35b8d8 │ │ │ │ add ip, pc, ip │ │ │ │ cmp r3, r0 │ │ │ │ - bhi 35a9a0 │ │ │ │ + bhi 35a9c4 │ │ │ │ add r0, r3, r3 │ │ │ │ ldrh r0, [ip, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ ldr r3, [r2, #28] │ │ │ │ ldr r3, [r3] │ │ │ │ ldr r3, [r3] │ │ │ │ tst r3, #2 │ │ │ │ - bne 35b088 │ │ │ │ + bne 35b0ac │ │ │ │ tst r3, #16 │ │ │ │ and r3, r3, #1 │ │ │ │ - beq 35a9f8 │ │ │ │ + beq 35aa1c │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35c66c │ │ │ │ + beq 35c690 │ │ │ │ add r0, sp, #1744 @ 0x6d0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 358f3c │ │ │ │ + bl 358fe8 │ │ │ │ ldr r3, [sp, #1760] @ 0x6e0 │ │ │ │ ldr r2, [sp, #1756] @ 0x6dc │ │ │ │ orr r3, r3, #536870912 @ 0x20000000 │ │ │ │ orr r2, r2, #3072 @ 0xc00 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ - ldr r2, [pc, #3856] @ 35b8b8 │ │ │ │ - ldr r1, [pc, #3856] @ 35b8bc │ │ │ │ + b 35a9e8 │ │ │ │ + ldr r2, [pc, #3856] @ 35b8dc │ │ │ │ + ldr r1, [pc, #3856] @ 35b8e0 │ │ │ │ add r2, pc, r2 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r0, #0 │ │ │ │ bl 17b978 │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4] │ │ │ │ str r3, [r4, #4] │ │ │ │ - ldr r2, [pc, #3828] @ 35b8c0 │ │ │ │ - ldr r3, [pc, #3800] @ 35b8a8 │ │ │ │ + ldr r2, [pc, #3828] @ 35b8e4 │ │ │ │ + ldr r3, [pc, #3800] @ 35b8cc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #1996] @ 0x7cc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35d00c │ │ │ │ + bne 35d030 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #2000 @ 0x7d0 │ │ │ │ add sp, sp, #4 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35b0ac │ │ │ │ + beq 35b0d0 │ │ │ │ add r0, sp, #1776 @ 0x6f0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 35765c │ │ │ │ + bl 357710 │ │ │ │ ldr r3, [sp, #1784] @ 0x6f8 │ │ │ │ ldr r2, [sp, #1780] @ 0x6f4 │ │ │ │ orr r3, r3, #536870912 @ 0x20000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #188 @ 0xbc │ │ │ │ bl 347534 │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ ldr r2, [sp, #188] @ 0xbc │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6750208 @ 0x670000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #16384 @ 0x4000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1984 @ 0x7c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c330 │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1992] @ 0x7c8 │ │ │ │ ldr r2, [sp, #1988] @ 0x7c4 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1872 @ 0x750 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c638 │ │ │ │ + bl 34c640 │ │ │ │ ldr r3, [sp, #1888] @ 0x760 │ │ │ │ ldr r2, [sp, #1884] @ 0x75c │ │ │ │ orr r3, r3, #16777216 @ 0x1000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1872 @ 0x750 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c638 │ │ │ │ + bl 34c640 │ │ │ │ ldr r3, [sp, #1880] @ 0x758 │ │ │ │ ldr r2, [sp, #1876] @ 0x754 │ │ │ │ orr r3, r3, #25165824 @ 0x1800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1968 @ 0x7b0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c330 │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1976] @ 0x7b8 │ │ │ │ ldr r2, [sp, #1972] @ 0x7b4 │ │ │ │ orr r3, r3, #33554432 @ 0x2000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1968 @ 0x7b0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c330 │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1984] @ 0x7c0 │ │ │ │ ldr r2, [sp, #1980] @ 0x7bc │ │ │ │ orr r3, r3, #50331648 @ 0x3000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1952 @ 0x7a0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c330 │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1968] @ 0x7b0 │ │ │ │ ldr r2, [sp, #1964] @ 0x7ac │ │ │ │ orr r3, r3, #58720256 @ 0x3800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1952 @ 0x7a0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c330 │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1960] @ 0x7a8 │ │ │ │ ldr r2, [sp, #1956] @ 0x7a4 │ │ │ │ orr r3, r3, #67108864 @ 0x4000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1936 @ 0x790 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c330 │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1952] @ 0x7a0 │ │ │ │ ldr r2, [sp, #1948] @ 0x79c │ │ │ │ orr r3, r3, #75497472 @ 0x4800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1936 @ 0x790 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c330 │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1944] @ 0x798 │ │ │ │ ldr r2, [sp, #1940] @ 0x794 │ │ │ │ orr r3, r3, #83886080 @ 0x5000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1920 @ 0x780 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c330 │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1936] @ 0x790 │ │ │ │ ldr r2, [sp, #1932] @ 0x78c │ │ │ │ orr r3, r3, #92274688 @ 0x5800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1856 @ 0x740 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c638 │ │ │ │ + bl 34c640 │ │ │ │ ldr r3, [sp, #1872] @ 0x750 │ │ │ │ ldr r2, [sp, #1868] @ 0x74c │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1840 @ 0x730 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c638 │ │ │ │ + bl 34c640 │ │ │ │ ldr r3, [sp, #1856] @ 0x740 │ │ │ │ ldr r2, [sp, #1852] @ 0x73c │ │ │ │ orr r3, r3, #41943040 @ 0x2800000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1840 @ 0x730 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c638 │ │ │ │ + bl 34c640 │ │ │ │ ldr r3, [sp, #1848] @ 0x738 │ │ │ │ ldr r2, [sp, #1844] @ 0x734 │ │ │ │ orr r3, r3, #58720256 @ 0x3800000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1920 @ 0x780 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c330 │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1928] @ 0x788 │ │ │ │ ldr r2, [sp, #1924] @ 0x784 │ │ │ │ orr r3, r3, #67108864 @ 0x4000000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 35a9a0 │ │ │ │ + bcc 35a9c4 │ │ │ │ add r0, sp, #1856 @ 0x740 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c774 │ │ │ │ + bl 34c77c │ │ │ │ ldr r3, [sp, #1864] @ 0x748 │ │ │ │ ldr r2, [sp, #1860] @ 0x744 │ │ │ │ orr r3, r3, #33554432 @ 0x2000000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1904 @ 0x770 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c330 │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1920] @ 0x780 │ │ │ │ ldr r2, [sp, #1916] @ 0x77c │ │ │ │ orr r3, r3, #109051904 @ 0x6800000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1680 @ 0x690 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1688] @ 0x698 │ │ │ │ ldr r2, [sp, #1684] @ 0x694 │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1664 @ 0x680 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1680] @ 0x690 │ │ │ │ ldr r2, [sp, #1676] @ 0x68c │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1696 @ 0x6a0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1704] @ 0x6a8 │ │ │ │ ldr r2, [sp, #1700] @ 0x6a4 │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1680 @ 0x690 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1696] @ 0x6a0 │ │ │ │ ldr r2, [sp, #1692] @ 0x69c │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1664 @ 0x680 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da24 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1672] @ 0x688 │ │ │ │ ldr r2, [sp, #1668] @ 0x684 │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1648 @ 0x670 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e9cc │ │ │ │ + bl 34ea1c │ │ │ │ ldr r3, [sp, #1664] @ 0x680 │ │ │ │ ldr r2, [sp, #1660] @ 0x67c │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1648 @ 0x670 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da24 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1656] @ 0x678 │ │ │ │ ldr r2, [sp, #1652] @ 0x674 │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1632 @ 0x660 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e9cc │ │ │ │ + bl 34ea1c │ │ │ │ ldr r3, [sp, #1648] @ 0x670 │ │ │ │ ldr r2, [sp, #1644] @ 0x66c │ │ │ │ orr r3, r3, #1073741824 @ 0x40000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1632 @ 0x660 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da24 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1640] @ 0x668 │ │ │ │ ldr r2, [sp, #1636] @ 0x664 │ │ │ │ orr r3, r3, #1090519040 @ 0x41000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1616 @ 0x650 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34da24 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1632] @ 0x660 │ │ │ │ ldr r2, [sp, #1628] @ 0x65c │ │ │ │ orr r3, r3, #1090519040 @ 0x41000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1616 @ 0x650 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da24 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1624] @ 0x658 │ │ │ │ ldr r2, [sp, #1620] @ 0x654 │ │ │ │ orr r3, r3, #1090519040 @ 0x41000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1600 @ 0x640 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34da24 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1616] @ 0x650 │ │ │ │ ldr r2, [sp, #1612] @ 0x64c │ │ │ │ orr r3, r3, #1090519040 @ 0x41000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1600 @ 0x640 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da24 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1608] @ 0x648 │ │ │ │ ldr r2, [sp, #1604] @ 0x644 │ │ │ │ orr r3, r3, #1090519040 @ 0x41000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1584 @ 0x630 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1600] @ 0x640 │ │ │ │ ldr r2, [sp, #1596] @ 0x63c │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1904 @ 0x770 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c330 │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1912] @ 0x778 │ │ │ │ ldr r2, [sp, #1908] @ 0x774 │ │ │ │ orr r3, r3, #117440512 @ 0x7000000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1888 @ 0x760 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c330 │ │ │ │ + bl 34c338 │ │ │ │ ldr r3, [sp, #1904] @ 0x770 │ │ │ │ ldr r2, [sp, #1900] @ 0x76c │ │ │ │ orr r3, r3, #125829120 @ 0x7800000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1824 @ 0x720 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34ca74 │ │ │ │ + bl 34ca7c │ │ │ │ ldr r3, [sp, #1832] @ 0x728 │ │ │ │ ldr r2, [sp, #1828] @ 0x724 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1792 @ 0x700 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34cc44 │ │ │ │ + bl 34cc4c │ │ │ │ ldr r3, [sp, #1808] @ 0x710 │ │ │ │ ldr r2, [sp, #1804] @ 0x70c │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #32 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1792 @ 0x700 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34cc44 │ │ │ │ + bl 34cc4c │ │ │ │ ldr r3, [sp, #1800] @ 0x708 │ │ │ │ ldr r2, [sp, #1796] @ 0x704 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #64 @ 0x40 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1824 @ 0x720 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34c8dc │ │ │ │ + bl 34c8e4 │ │ │ │ ldr r3, [sp, #1840] @ 0x730 │ │ │ │ ldr r2, [sp, #1836] @ 0x72c │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #96 @ 0x60 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1808 @ 0x710 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34ca74 │ │ │ │ + bl 34ca7c │ │ │ │ ldr r3, [sp, #1824] @ 0x720 │ │ │ │ ldr r2, [sp, #1820] @ 0x71c │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #128 @ 0x80 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1808 @ 0x710 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34ca74 │ │ │ │ + bl 34ca7c │ │ │ │ ldr r3, [sp, #1816] @ 0x718 │ │ │ │ ldr r2, [sp, #1812] @ 0x714 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #160 @ 0xa0 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ - ldr r3, [pc, #2272] @ 35b8c4 │ │ │ │ + b 35a9e8 │ │ │ │ + ldr r3, [pc, #2272] @ 35b8e8 │ │ │ │ mov r2, #0 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1712 @ 0x6b0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34b8a4 │ │ │ │ + bl 34b8ac │ │ │ │ ldr r3, [sp, #1728] @ 0x6c0 │ │ │ │ ldr r2, [sp, #1724] @ 0x6bc │ │ │ │ orr r3, r3, #637534208 @ 0x26000000 │ │ │ │ orr r3, r3, #835584 @ 0xcc000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1744 @ 0x6d0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c07c │ │ │ │ + bl 34c084 │ │ │ │ ldr r3, [sp, #1752] @ 0x6d8 │ │ │ │ ldr r2, [sp, #1748] @ 0x6d4 │ │ │ │ orr r3, r3, #603979776 @ 0x24000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1728 @ 0x6c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34bd8c │ │ │ │ + bl 34bd94 │ │ │ │ ldr r3, [sp, #1744] @ 0x6d0 │ │ │ │ ldr r2, [sp, #1740] @ 0x6cc │ │ │ │ orr r3, r3, #603979776 @ 0x24000000 │ │ │ │ orr r3, r3, #256 @ 0x100 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1728 @ 0x6c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34ba9c │ │ │ │ + bl 34baa4 │ │ │ │ ldr r3, [sp, #1736] @ 0x6c8 │ │ │ │ ldr r2, [sp, #1732] @ 0x6c4 │ │ │ │ orr r3, r3, #603979776 @ 0x24000000 │ │ │ │ orr r3, r3, #512 @ 0x200 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1776 @ 0x6f0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 3569e0 │ │ │ │ + bl 356a74 │ │ │ │ ldr r3, [sp, #1792] @ 0x700 │ │ │ │ ldr r2, [sp, #1788] @ 0x6fc │ │ │ │ orr r3, r3, #541065216 @ 0x20400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1760 @ 0x6e0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 359bac │ │ │ │ + bl 359c54 │ │ │ │ ldr r3, [sp, #1776] @ 0x6f0 │ │ │ │ ldr r2, [sp, #1772] @ 0x6ec │ │ │ │ orr r3, r3, #536870912 @ 0x20000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1584 @ 0x630 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1592] @ 0x638 │ │ │ │ ldr r2, [sp, #1588] @ 0x634 │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1568 @ 0x620 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1584] @ 0x630 │ │ │ │ ldr r2, [sp, #1580] @ 0x62c │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1568 @ 0x620 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1576] @ 0x628 │ │ │ │ ldr r2, [sp, #1572] @ 0x624 │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1552 @ 0x610 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e9cc │ │ │ │ + bl 34ea1c │ │ │ │ ldr r3, [sp, #1568] @ 0x620 │ │ │ │ ldr r2, [sp, #1564] @ 0x61c │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1552 @ 0x610 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e9cc │ │ │ │ + bl 34ea1c │ │ │ │ ldr r3, [sp, #1560] @ 0x618 │ │ │ │ ldr r2, [sp, #1556] @ 0x614 │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1536 @ 0x600 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1552] @ 0x610 │ │ │ │ ldr r2, [sp, #1548] @ 0x60c │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1536 @ 0x600 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1544] @ 0x608 │ │ │ │ ldr r2, [sp, #1540] @ 0x604 │ │ │ │ orr r3, r3, #1107296256 @ 0x42000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1520 @ 0x5f0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1536] @ 0x600 │ │ │ │ ldr r2, [sp, #1532] @ 0x5fc │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1520 @ 0x5f0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1528] @ 0x5f8 │ │ │ │ ldr r2, [sp, #1524] @ 0x5f4 │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1504 @ 0x5e0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34da24 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1520] @ 0x5f0 │ │ │ │ ldr r2, [sp, #1516] @ 0x5ec │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1504 @ 0x5e0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1512] @ 0x5e8 │ │ │ │ ldr r2, [sp, #1508] @ 0x5e4 │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1488 @ 0x5d0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1504] @ 0x5e0 │ │ │ │ ldr r2, [sp, #1500] @ 0x5dc │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1488 @ 0x5d0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da24 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1496] @ 0x5d8 │ │ │ │ ldr r2, [sp, #1492] @ 0x5d4 │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1472 @ 0x5c0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1488] @ 0x5d0 │ │ │ │ ldr r2, [sp, #1484] @ 0x5cc │ │ │ │ orr r3, r3, #1124073472 @ 0x43000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1472 @ 0x5c0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e9cc │ │ │ │ + bl 34ea1c │ │ │ │ ldr r3, [sp, #1480] @ 0x5c8 │ │ │ │ ldr r2, [sp, #1476] @ 0x5c4 │ │ │ │ orr r3, r3, #1140850688 @ 0x44000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1456 @ 0x5b0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e9cc │ │ │ │ + bl 34ea1c │ │ │ │ ldr r3, [sp, #1472] @ 0x5c0 │ │ │ │ ldr r2, [sp, #1468] @ 0x5bc │ │ │ │ orr r3, r3, #1140850688 @ 0x44000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1456 @ 0x5b0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1464] @ 0x5b8 │ │ │ │ ldr r2, [sp, #1460] @ 0x5b4 │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1440 @ 0x5a0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1456] @ 0x5b0 │ │ │ │ ldr r2, [sp, #1452] @ 0x5ac │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1440 @ 0x5a0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1448] @ 0x5a8 │ │ │ │ ldr r2, [sp, #1444] @ 0x5a4 │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1424 @ 0x590 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34da24 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1440] @ 0x5a0 │ │ │ │ ldr r2, [sp, #1436] @ 0x59c │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1424 @ 0x590 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da24 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1432] @ 0x598 │ │ │ │ ldr r2, [sp, #1428] @ 0x594 │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1408 @ 0x580 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34da24 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1424] @ 0x590 │ │ │ │ ldr r2, [sp, #1420] @ 0x58c │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1408 @ 0x580 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1416] @ 0x588 │ │ │ │ ldr r2, [sp, #1412] @ 0x584 │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1392 @ 0x570 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1408] @ 0x580 │ │ │ │ ldr r2, [sp, #1404] @ 0x57c │ │ │ │ orr r3, r3, #1174405120 @ 0x46000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1392 @ 0x570 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1400] @ 0x578 │ │ │ │ ldr r2, [sp, #1396] @ 0x574 │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1712 @ 0x6b0 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34ce78 │ │ │ │ + bl 34ce80 │ │ │ │ ldr r3, [sp, #1720] @ 0x6b8 │ │ │ │ ldr r2, [sp, #1716] @ 0x6b4 │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1376 @ 0x560 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1392] @ 0x570 │ │ │ │ ldr r2, [sp, #1388] @ 0x56c │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1376 @ 0x560 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1384] @ 0x568 │ │ │ │ ldr r2, [sp, #1380] @ 0x564 │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1360 @ 0x550 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34da24 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1376] @ 0x560 │ │ │ │ ldr r2, [sp, #1372] @ 0x55c │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1360 @ 0x550 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34da24 │ │ │ │ + bl 34da2c │ │ │ │ ldr r3, [sp, #1368] @ 0x558 │ │ │ │ ldr r2, [sp, #1364] @ 0x554 │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1344 @ 0x540 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1360] @ 0x550 │ │ │ │ ldr r2, [sp, #1356] @ 0x54c │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1344 @ 0x540 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34e1a0 │ │ │ │ + bl 34e1cc │ │ │ │ ldr r3, [sp, #1352] @ 0x548 │ │ │ │ ldr r2, [sp, #1348] @ 0x544 │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r0, [r1] │ │ │ │ cmp r0, #600 @ 0x258 │ │ │ │ - bcc 35a9a0 │ │ │ │ + bcc 35a9c4 │ │ │ │ add r0, sp, #1696 @ 0x6a0 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34ce78 │ │ │ │ + bl 34ce80 │ │ │ │ ldr r3, [sp, #1712] @ 0x6b0 │ │ │ │ ldr r2, [sp, #1708] @ 0x6ac │ │ │ │ orr r3, r3, #1191182336 @ 0x47000000 │ │ │ │ orr r3, r3, #2359296 @ 0x240000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1328 @ 0x530 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1344] @ 0x540 │ │ │ │ ldr r2, [sp, #1340] @ 0x53c │ │ │ │ orr r3, r3, #1610612736 @ 0x60000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1328 @ 0x530 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1336] @ 0x538 │ │ │ │ ldr r2, [sp, #1332] @ 0x534 │ │ │ │ orr r3, r3, #1610612736 @ 0x60000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1312 @ 0x520 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1328] @ 0x530 │ │ │ │ ldr r2, [sp, #1324] @ 0x52c │ │ │ │ orr r3, r3, #1627389952 @ 0x61000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1312 @ 0x520 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1320] @ 0x528 │ │ │ │ ldr r2, [sp, #1316] @ 0x524 │ │ │ │ orr r3, r3, #1627389952 @ 0x61000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1296 @ 0x510 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1312] @ 0x520 │ │ │ │ ldr r2, [sp, #1308] @ 0x51c │ │ │ │ orr r3, r3, #1644167168 @ 0x62000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1296 @ 0x510 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1304] @ 0x518 │ │ │ │ ldr r2, [sp, #1300] @ 0x514 │ │ │ │ orr r3, r3, #1644167168 @ 0x62000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1280 @ 0x500 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1296] @ 0x510 │ │ │ │ ldr r2, [sp, #1292] @ 0x50c │ │ │ │ orr r3, r3, #1660944384 @ 0x63000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1280 @ 0x500 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1288] @ 0x508 │ │ │ │ ldr r2, [sp, #1284] @ 0x504 │ │ │ │ orr r3, r3, #1660944384 @ 0x63000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1264 @ 0x4f0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1280] @ 0x500 │ │ │ │ ldr r2, [sp, #1276] @ 0x4fc │ │ │ │ orr r3, r3, #1677721600 @ 0x64000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1264 @ 0x4f0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1272] @ 0x4f8 │ │ │ │ ldr r2, [sp, #1268] @ 0x4f4 │ │ │ │ orr r3, r3, #1677721600 @ 0x64000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1248 @ 0x4e0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1264] @ 0x4f0 │ │ │ │ ldr r2, [sp, #1260] @ 0x4ec │ │ │ │ orr r3, r3, #1694498816 @ 0x65000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1248 @ 0x4e0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1256] @ 0x4e8 │ │ │ │ ldr r2, [sp, #1252] @ 0x4e4 │ │ │ │ orr r3, r3, #1694498816 @ 0x65000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1232 @ 0x4d0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1248] @ 0x4e0 │ │ │ │ ldr r2, [sp, #1244] @ 0x4dc │ │ │ │ orr r3, r3, #1711276032 @ 0x66000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1232 @ 0x4d0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1240] @ 0x4d8 │ │ │ │ ldr r2, [sp, #1236] @ 0x4d4 │ │ │ │ orr r3, r3, #1711276032 @ 0x66000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1216 @ 0x4c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1232] @ 0x4d0 │ │ │ │ ldr r2, [sp, #1228] @ 0x4cc │ │ │ │ orr r3, r3, #1728053248 @ 0x67000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1216 @ 0x4c0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34fb74 │ │ │ │ + bl 34fbe8 │ │ │ │ ldr r3, [sp, #1224] @ 0x4c8 │ │ │ │ ldr r2, [sp, #1220] @ 0x4c4 │ │ │ │ orr r3, r3, #1728053248 @ 0x67000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1200 @ 0x4b0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 3504ec │ │ │ │ + bl 350560 │ │ │ │ ldr r3, [sp, #1216] @ 0x4c0 │ │ │ │ ldr r2, [sp, #1212] @ 0x4bc │ │ │ │ orr r3, r3, #1677721600 @ 0x64000000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1200 @ 0x4b0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 3504ec │ │ │ │ + bl 350560 │ │ │ │ ldr r3, [sp, #1208] @ 0x4b8 │ │ │ │ ldr r2, [sp, #1204] @ 0x4b4 │ │ │ │ orr r3, r3, #1677721600 @ 0x64000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1184 @ 0x4a0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 3504ec │ │ │ │ + bl 350560 │ │ │ │ ldr r3, [sp, #1200] @ 0x4b0 │ │ │ │ ldr r2, [sp, #1196] @ 0x4ac │ │ │ │ orr r3, r3, #1694498816 @ 0x65000000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1184 @ 0x4a0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 3504ec │ │ │ │ + bl 350560 │ │ │ │ ldr r3, [sp, #1192] @ 0x4a8 │ │ │ │ ldr r2, [sp, #1188] @ 0x4a4 │ │ │ │ orr r3, r3, #1694498816 @ 0x65000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1168 @ 0x490 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 3504ec │ │ │ │ + bl 350560 │ │ │ │ ldr r3, [sp, #1184] @ 0x4a0 │ │ │ │ ldr r2, [sp, #1180] @ 0x49c │ │ │ │ orr r3, r3, #1711276032 @ 0x66000000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ - tsteq fp, r0, lsr r7 │ │ │ │ + b 35a9e8 │ │ │ │ + tsteq fp, ip, lsl #14 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ - adcseq r0, r1, r6, asr r1 │ │ │ │ + adcseq r0, r1, r2, asr r1 │ │ │ │ andeq r0, r0, sl, lsl #7 │ │ │ │ - addseq r9, lr, r4, asr r7 │ │ │ │ - addseq r7, ip, r8, asr #25 │ │ │ │ - tsteq fp, ip, lsr #12 │ │ │ │ + addseq r9, lr, r0, asr r7 │ │ │ │ + addseq r7, ip, r4, asr #25 │ │ │ │ + tsteq fp, r8, lsl #12 │ │ │ │ addeq r0, r0, r0, asr #1 │ │ │ │ strvs r4, [r0], r0 │ │ │ │ mrsgt r0, (UNDEF: 80) │ │ │ │ sbcgt r0, r0, #0, 2 │ │ │ │ add r0, sp, #1168 @ 0x490 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34b458 │ │ │ │ + bl 34b460 │ │ │ │ ldr r3, [sp, #1176] @ 0x498 │ │ │ │ ldr r2, [sp, #1172] @ 0x494 │ │ │ │ orr r3, r3, #1711276032 @ 0x66000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1152 @ 0x480 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34b458 │ │ │ │ - ldr r3, [pc, #-80] @ 35b8c8 │ │ │ │ + bl 34b460 │ │ │ │ + ldr r3, [pc, #-80] @ 35b8ec │ │ │ │ ldr r1, [sp, #1168] @ 0x490 │ │ │ │ ldr r2, [sp, #1164] @ 0x48c │ │ │ │ orr r3, r1, r3 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1152 @ 0x480 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34f260 │ │ │ │ + bl 34f2d4 │ │ │ │ ldr r3, [sp, #1160] @ 0x488 │ │ │ │ ldr r2, [sp, #1156] @ 0x484 │ │ │ │ orr r3, r3, #1728053248 @ 0x67000000 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1136 @ 0x470 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34f260 │ │ │ │ + bl 34f2d4 │ │ │ │ ldr r3, [sp, #1152] @ 0x480 │ │ │ │ ldr r2, [sp, #1148] @ 0x47c │ │ │ │ orr r3, r3, #1728053248 @ 0x67000000 │ │ │ │ orr r3, r3, #1024 @ 0x400 │ │ │ │ orr r2, r2, #8192 @ 0x2000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1136 @ 0x470 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34d2b4 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1144] @ 0x478 │ │ │ │ ldr r2, [sp, #1140] @ 0x474 │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1120 @ 0x460 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34d2b4 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1136] @ 0x470 │ │ │ │ ldr r2, [sp, #1132] @ 0x46c │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1120 @ 0x460 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34d2b4 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1128] @ 0x468 │ │ │ │ ldr r2, [sp, #1124] @ 0x464 │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1104 @ 0x450 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34d2b4 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1120] @ 0x460 │ │ │ │ ldr r2, [sp, #1116] @ 0x45c │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1104 @ 0x450 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34d2b4 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1112] @ 0x458 │ │ │ │ ldr r2, [sp, #1108] @ 0x454 │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1088 @ 0x440 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34d2b4 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1104] @ 0x450 │ │ │ │ ldr r2, [sp, #1100] @ 0x44c │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #10485760 @ 0xa00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1088 @ 0x440 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34d2b4 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1096] @ 0x448 │ │ │ │ ldr r2, [sp, #1092] @ 0x444 │ │ │ │ orr r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1072 @ 0x430 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34d2b4 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1088] @ 0x440 │ │ │ │ ldr r2, [sp, #1084] @ 0x43c │ │ │ │ orr r3, r3, #-2130706432 @ 0x81000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1072 @ 0x430 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34d2b4 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1080] @ 0x438 │ │ │ │ ldr r2, [sp, #1076] @ 0x434 │ │ │ │ orr r3, r3, #-2130706432 @ 0x81000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1056 @ 0x420 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 34d2b4 │ │ │ │ + bl 34d2bc │ │ │ │ ldr r3, [sp, #1072] @ 0x430 │ │ │ │ ldr r2, [sp, #1068] @ 0x42c │ │ │ │ orr r3, r3, #-2130706432 @ 0x81000000 │ │ │ │ orr r3, r3, #6291456 @ 0x600000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1056 @ 0x420 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 355f10 │ │ │ │ + bl 355fa4 │ │ │ │ ldr r3, [sp, #1064] @ 0x428 │ │ │ │ ldr r2, [sp, #1060] @ 0x424 │ │ │ │ orr r3, r3, #-1610612736 @ 0xa0000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1040 @ 0x410 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 3554c8 │ │ │ │ + bl 35555c │ │ │ │ ldr r3, [sp, #1056] @ 0x420 │ │ │ │ ldr r2, [sp, #1052] @ 0x41c │ │ │ │ orr r3, r3, #-1610612736 @ 0xa0000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1040 @ 0x410 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 354a7c │ │ │ │ + bl 354b10 │ │ │ │ ldr r3, [sp, #1048] @ 0x418 │ │ │ │ ldr r2, [sp, #1044] @ 0x414 │ │ │ │ orr r3, r3, #-1610612736 @ 0xa0000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1024 @ 0x400 │ │ │ │ add r0, r0, #12 │ │ │ │ - bl 354a7c │ │ │ │ + bl 354b10 │ │ │ │ ldr r3, [sp, #1040] @ 0x410 │ │ │ │ ldr r2, [sp, #1036] @ 0x40c │ │ │ │ orr r3, r3, #-1610612736 @ 0xa0000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1024 @ 0x400 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 3554c8 │ │ │ │ + bl 35555c │ │ │ │ ldr r3, [sp, #1032] @ 0x408 │ │ │ │ ldr r2, [sp, #1028] @ 0x404 │ │ │ │ orr r3, r3, #-1593835520 @ 0xa1000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1020 @ 0x3fc │ │ │ │ - bl 3554c8 │ │ │ │ + bl 35555c │ │ │ │ ldr r3, [sp, #1024] @ 0x400 │ │ │ │ ldr r2, [sp, #1020] @ 0x3fc │ │ │ │ orr r3, r3, #-1593835520 @ 0xa1000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1012 @ 0x3f4 │ │ │ │ - bl 354a7c │ │ │ │ + bl 354b10 │ │ │ │ ldr r3, [sp, #1016] @ 0x3f8 │ │ │ │ ldr r2, [sp, #1012] @ 0x3f4 │ │ │ │ orr r3, r3, #-1593835520 @ 0xa1000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1004 @ 0x3ec │ │ │ │ - bl 354a7c │ │ │ │ + bl 354b10 │ │ │ │ ldr r3, [sp, #1008] @ 0x3f0 │ │ │ │ ldr r2, [sp, #1004] @ 0x3ec │ │ │ │ orr r3, r3, #-1593835520 @ 0xa1000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #996 @ 0x3e4 │ │ │ │ - bl 3554c8 │ │ │ │ + bl 35555c │ │ │ │ ldr r3, [sp, #1000] @ 0x3e8 │ │ │ │ ldr r2, [sp, #996] @ 0x3e4 │ │ │ │ orr r3, r3, #-1577058304 @ 0xa2000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #988 @ 0x3dc │ │ │ │ - bl 3554c8 │ │ │ │ + bl 35555c │ │ │ │ ldr r3, [sp, #992] @ 0x3e0 │ │ │ │ ldr r2, [sp, #988] @ 0x3dc │ │ │ │ orr r3, r3, #-1577058304 @ 0xa2000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #980 @ 0x3d4 │ │ │ │ - bl 354034 │ │ │ │ + bl 3540c8 │ │ │ │ ldr r3, [sp, #984] @ 0x3d8 │ │ │ │ ldr r2, [sp, #980] @ 0x3d4 │ │ │ │ orr r3, r3, #-1577058304 @ 0xa2000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #972 @ 0x3cc │ │ │ │ - bl 352be0 │ │ │ │ + bl 352c74 │ │ │ │ ldr r3, [sp, #976] @ 0x3d0 │ │ │ │ ldr r2, [sp, #972] @ 0x3cc │ │ │ │ orr r3, r3, #-1577058304 @ 0xa2000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #964 @ 0x3c4 │ │ │ │ - bl 354034 │ │ │ │ + bl 3540c8 │ │ │ │ ldr r3, [sp, #968] @ 0x3c8 │ │ │ │ ldr r2, [sp, #964] @ 0x3c4 │ │ │ │ orr r3, r3, #-1560281088 @ 0xa3000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #956 @ 0x3bc │ │ │ │ - bl 352be0 │ │ │ │ + bl 352c74 │ │ │ │ ldr r3, [sp, #960] @ 0x3c0 │ │ │ │ ldr r2, [sp, #956] @ 0x3bc │ │ │ │ orr r3, r3, #-1560281088 @ 0xa3000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #948 @ 0x3b4 │ │ │ │ - bl 353604 │ │ │ │ + bl 353698 │ │ │ │ ldr r3, [sp, #952] @ 0x3b8 │ │ │ │ ldr r2, [sp, #948] @ 0x3b4 │ │ │ │ orr r3, r3, #-1560281088 @ 0xa3000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #940 @ 0x3ac │ │ │ │ - bl 353604 │ │ │ │ + bl 353698 │ │ │ │ ldr r3, [sp, #944] @ 0x3b0 │ │ │ │ ldr r2, [sp, #940] @ 0x3ac │ │ │ │ orr r3, r3, #-1560281088 @ 0xa3000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #932 @ 0x3a4 │ │ │ │ - bl 354a7c │ │ │ │ + bl 354b10 │ │ │ │ ldr r3, [sp, #936] @ 0x3a8 │ │ │ │ ldr r2, [sp, #932] @ 0x3a4 │ │ │ │ orr r3, r3, #-1543503872 @ 0xa4000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #924 @ 0x39c │ │ │ │ - bl 354a7c │ │ │ │ + bl 354b10 │ │ │ │ ldr r3, [sp, #928] @ 0x3a0 │ │ │ │ ldr r2, [sp, #924] @ 0x39c │ │ │ │ orr r3, r3, #-1543503872 @ 0xa4000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #916 @ 0x394 │ │ │ │ - bl 354a7c │ │ │ │ + bl 354b10 │ │ │ │ ldr r3, [sp, #920] @ 0x398 │ │ │ │ ldr r2, [sp, #916] @ 0x394 │ │ │ │ orr r3, r3, #-1543503872 @ 0xa4000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #908 @ 0x38c │ │ │ │ - bl 354a7c │ │ │ │ + bl 354b10 │ │ │ │ ldr r3, [sp, #912] @ 0x390 │ │ │ │ ldr r2, [sp, #908] @ 0x38c │ │ │ │ orr r3, r3, #-1543503872 @ 0xa4000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #900 @ 0x384 │ │ │ │ - bl 354a7c │ │ │ │ + bl 354b10 │ │ │ │ ldr r3, [sp, #904] @ 0x388 │ │ │ │ ldr r2, [sp, #900] @ 0x384 │ │ │ │ orr r3, r3, #-1526726656 @ 0xa5000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #892 @ 0x37c │ │ │ │ - bl 354a7c │ │ │ │ + bl 354b10 │ │ │ │ ldr r3, [sp, #896] @ 0x380 │ │ │ │ ldr r2, [sp, #892] @ 0x37c │ │ │ │ orr r3, r3, #-1526726656 @ 0xa5000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #884 @ 0x374 │ │ │ │ - bl 354a7c │ │ │ │ + bl 354b10 │ │ │ │ ldr r3, [sp, #888] @ 0x378 │ │ │ │ ldr r2, [sp, #884] @ 0x374 │ │ │ │ orr r3, r3, #-1526726656 @ 0xa5000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #876 @ 0x36c │ │ │ │ - bl 354a7c │ │ │ │ + bl 354b10 │ │ │ │ ldr r3, [sp, #880] @ 0x370 │ │ │ │ ldr r2, [sp, #876] @ 0x36c │ │ │ │ orr r3, r3, #-1526726656 @ 0xa5000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #868 @ 0x364 │ │ │ │ - bl 3521bc │ │ │ │ + bl 352250 │ │ │ │ ldr r3, [sp, #872] @ 0x368 │ │ │ │ ldr r2, [sp, #868] @ 0x364 │ │ │ │ orr r3, r3, #-1509949440 @ 0xa6000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #860 @ 0x35c │ │ │ │ - bl 3521bc │ │ │ │ + bl 352250 │ │ │ │ ldr r3, [sp, #864] @ 0x360 │ │ │ │ ldr r2, [sp, #860] @ 0x35c │ │ │ │ orr r3, r3, #-1509949440 @ 0xa6000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #852 @ 0x354 │ │ │ │ - bl 353604 │ │ │ │ + bl 353698 │ │ │ │ ldr r3, [sp, #856] @ 0x358 │ │ │ │ ldr r2, [sp, #852] @ 0x354 │ │ │ │ orr r3, r3, #-1509949440 @ 0xa6000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #844 @ 0x34c │ │ │ │ - bl 3517b0 │ │ │ │ + bl 351844 │ │ │ │ ldr r3, [sp, #848] @ 0x350 │ │ │ │ ldr r2, [sp, #844] @ 0x34c │ │ │ │ orr r3, r3, #-1509949440 @ 0xa6000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 35a9a0 │ │ │ │ + bcc 35a9c4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #836 @ 0x344 │ │ │ │ - bl 350e50 │ │ │ │ + bl 350ee4 │ │ │ │ ldr r3, [sp, #840] @ 0x348 │ │ │ │ ldr r2, [sp, #836] @ 0x344 │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #828 @ 0x33c │ │ │ │ - bl 35111c │ │ │ │ + bl 3511b0 │ │ │ │ ldr r3, [sp, #832] @ 0x340 │ │ │ │ ldr r2, [sp, #828] @ 0x33c │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #820 @ 0x334 │ │ │ │ - bl 351470 │ │ │ │ + bl 351504 │ │ │ │ ldr r3, [sp, #824] @ 0x338 │ │ │ │ ldr r2, [sp, #820] @ 0x334 │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ orr r2, r2, #524288 @ 0x80000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #812 @ 0x32c │ │ │ │ - bl 351470 │ │ │ │ + bl 351504 │ │ │ │ ldr r3, [sp, #816] @ 0x330 │ │ │ │ ldr r2, [sp, #812] @ 0x32c │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ orr r2, r2, #1048576 @ 0x100000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #804 @ 0x324 │ │ │ │ - bl 351470 │ │ │ │ + bl 351504 │ │ │ │ ldr r3, [sp, #808] @ 0x328 │ │ │ │ ldr r2, [sp, #804] @ 0x324 │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ orr r2, r2, #1572864 @ 0x180000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r5, [r2, #8] │ │ │ │ add r6, sp, #1984 @ 0x7c0 │ │ │ │ and r3, r5, #1 │ │ │ │ mov r2, #60 @ 0x3c │ │ │ │ add r6, r6, #4 │ │ │ │ mov r7, #0 │ │ │ │ mov r1, r2 │ │ │ │ @@ -819100,1206 +819109,1206 @@ │ │ │ │ ldr r3, [sp, #1992] @ 0x7c8 │ │ │ │ ldr r2, [sp, #1988] @ 0x7c4 │ │ │ │ orr r3, r5, r3 │ │ │ │ orr r6, r6, r2 │ │ │ │ orr r3, r3, #-1493172224 @ 0xa7000000 │ │ │ │ str r6, [r4] │ │ │ │ str r3, [r4, #4] │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #796 @ 0x31c │ │ │ │ - bl 34b258 │ │ │ │ + bl 34b260 │ │ │ │ ldr r3, [sp, #796] @ 0x31c │ │ │ │ ldr r2, [sp, #800] @ 0x320 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #1 │ │ │ │ str r3, [r4] │ │ │ │ str r2, [r4, #4] │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #740 @ 0x2e4 │ │ │ │ - bl 349f04 │ │ │ │ + bl 349f0c │ │ │ │ ldr r3, [sp, #744] @ 0x2e8 │ │ │ │ ldr r2, [sp, #740] @ 0x2e4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #732 @ 0x2dc │ │ │ │ - bl 349f04 │ │ │ │ + bl 349f0c │ │ │ │ ldr r3, [sp, #736] @ 0x2e0 │ │ │ │ ldr r2, [sp, #732] @ 0x2dc │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #764 @ 0x2fc │ │ │ │ - bl 34a7b4 │ │ │ │ + bl 34a7bc │ │ │ │ ldr r3, [sp, #768] @ 0x300 │ │ │ │ ldr r2, [sp, #764] @ 0x2fc │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #708 @ 0x2c4 │ │ │ │ bl 349b54 │ │ │ │ ldr r3, [sp, #712] @ 0x2c8 │ │ │ │ ldr r2, [sp, #708] @ 0x2c4 │ │ │ │ orr r3, r3, #-1056964608 @ 0xc1000000 │ │ │ │ orr r3, r3, #256 @ 0x100 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #700 @ 0x2bc │ │ │ │ bl 349b54 │ │ │ │ - ldr r3, [pc, #-1976] @ 35b8cc │ │ │ │ + ldr r3, [pc, #-1976] @ 35b8f0 │ │ │ │ ldr r1, [sp, #704] @ 0x2c0 │ │ │ │ ldr r2, [sp, #700] @ 0x2bc │ │ │ │ orr r3, r1, r3 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #644 @ 0x284 │ │ │ │ bl 3491e0 │ │ │ │ ldr r3, [sp, #648] @ 0x288 │ │ │ │ ldr r2, [sp, #644] @ 0x284 │ │ │ │ orr r3, r3, #-1056964608 @ 0xc1000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #724 @ 0x2d4 │ │ │ │ - bl 349f04 │ │ │ │ + bl 349f0c │ │ │ │ ldr r3, [sp, #728] @ 0x2d8 │ │ │ │ ldr r2, [sp, #724] @ 0x2d4 │ │ │ │ orr r3, r3, #-1040187392 @ 0xc2000000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #692 @ 0x2b4 │ │ │ │ bl 349b54 │ │ │ │ - ldr r3, [pc, #-2096] @ 35b8d0 │ │ │ │ + ldr r3, [pc, #-2096] @ 35b8f4 │ │ │ │ ldr r1, [sp, #696] @ 0x2b8 │ │ │ │ ldr r2, [sp, #692] @ 0x2b4 │ │ │ │ orr r3, r1, r3 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #668 @ 0x29c │ │ │ │ bl 349588 │ │ │ │ ldr r3, [sp, #672] @ 0x2a0 │ │ │ │ ldr r2, [sp, #668] @ 0x29c │ │ │ │ orr r3, r3, #-1023410176 @ 0xc3000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #604 @ 0x25c │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #608] @ 0x260 │ │ │ │ ldr r2, [sp, #604] @ 0x25c │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #596 @ 0x254 │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #600] @ 0x258 │ │ │ │ ldr r2, [sp, #596] @ 0x254 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #588 @ 0x24c │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #592] @ 0x250 │ │ │ │ ldr r2, [sp, #588] @ 0x24c │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #580 @ 0x244 │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #584] @ 0x248 │ │ │ │ ldr r2, [sp, #580] @ 0x244 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #572 @ 0x23c │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #576] @ 0x240 │ │ │ │ ldr r2, [sp, #572] @ 0x23c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #564 @ 0x234 │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #568] @ 0x238 │ │ │ │ ldr r2, [sp, #564] @ 0x234 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #556 @ 0x22c │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #560] @ 0x230 │ │ │ │ ldr r2, [sp, #556] @ 0x22c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #548 @ 0x224 │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #552] @ 0x228 │ │ │ │ ldr r2, [sp, #548] @ 0x224 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #540 @ 0x21c │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #544] @ 0x220 │ │ │ │ ldr r2, [sp, #540] @ 0x21c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #532 @ 0x214 │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #536] @ 0x218 │ │ │ │ ldr r2, [sp, #532] @ 0x214 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #524 @ 0x20c │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #528] @ 0x210 │ │ │ │ ldr r2, [sp, #524] @ 0x20c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cf7c │ │ │ │ + bcs 35cfa0 │ │ │ │ add r0, sp, #660 @ 0x294 │ │ │ │ bl 3491e0 │ │ │ │ ldr r3, [sp, #664] @ 0x298 │ │ │ │ ldr r2, [sp, #660] @ 0x294 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcc 35cf9c │ │ │ │ + bcc 35cfc0 │ │ │ │ add r0, sp, #636 @ 0x27c │ │ │ │ bl 348e24 │ │ │ │ ldr r3, [sp, #640] @ 0x280 │ │ │ │ ldr r2, [sp, #636] @ 0x27c │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcc 35cf5c │ │ │ │ + bcc 35cf80 │ │ │ │ add r0, sp, #620 @ 0x26c │ │ │ │ bl 348e24 │ │ │ │ ldr r3, [sp, #624] @ 0x270 │ │ │ │ ldr r2, [sp, #620] @ 0x26c │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #236 @ 0xec │ │ │ │ bl 347dc8 │ │ │ │ ldr r3, [sp, #240] @ 0xf0 │ │ │ │ ldr r2, [sp, #236] @ 0xec │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #4653056 @ 0x470000 │ │ │ │ orr r3, r3, #2490368 @ 0x260000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #172 @ 0xac │ │ │ │ bl 346dac │ │ │ │ ldr r3, [sp, #176] @ 0xb0 │ │ │ │ ldr r2, [sp, #172] @ 0xac │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #6553600 @ 0x640000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #164 @ 0xa4 │ │ │ │ bl 346dac │ │ │ │ ldr r3, [sp, #168] @ 0xa8 │ │ │ │ ldr r2, [sp, #164] @ 0xa4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6553600 @ 0x640000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #16384 @ 0x4000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #716 @ 0x2cc │ │ │ │ - bl 349d60 │ │ │ │ + bl 349d68 │ │ │ │ ldr r3, [sp, #720] @ 0x2d0 │ │ │ │ ldr r2, [sp, #716] @ 0x2cc │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #156 @ 0x9c │ │ │ │ bl 346dac │ │ │ │ ldr r3, [sp, #160] @ 0xa0 │ │ │ │ ldr r2, [sp, #156] @ 0x9c │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6553600 @ 0x640000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #148 @ 0x94 │ │ │ │ bl 346dac │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6619136 @ 0x650000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #16384 @ 0x4000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #140 @ 0x8c │ │ │ │ bl 346dac │ │ │ │ ldr r3, [sp, #144] @ 0x90 │ │ │ │ ldr r2, [sp, #140] @ 0x8c │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6619136 @ 0x650000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #132 @ 0x84 │ │ │ │ bl 346dac │ │ │ │ ldr r3, [sp, #136] @ 0x88 │ │ │ │ ldr r2, [sp, #132] @ 0x84 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6619136 @ 0x650000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #49152 @ 0xc000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #124 @ 0x7c │ │ │ │ bl 346dac │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ ldr r2, [sp, #124] @ 0x7c │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #6684672 @ 0x660000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #116 @ 0x74 │ │ │ │ bl 346dac │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ ldr r2, [sp, #116] @ 0x74 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6684672 @ 0x660000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #16384 @ 0x4000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #228 @ 0xe4 │ │ │ │ bl 347c80 │ │ │ │ ldr r3, [sp, #232] @ 0xe8 │ │ │ │ ldr r2, [sp, #228] @ 0xe4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #4784128 @ 0x490000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #220 @ 0xdc │ │ │ │ bl 347c80 │ │ │ │ ldr r3, [sp, #224] @ 0xe0 │ │ │ │ ldr r2, [sp, #220] @ 0xdc │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #4784128 @ 0x490000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #16384 @ 0x4000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 35a9a0 │ │ │ │ + bcc 35a9c4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #212 @ 0xd4 │ │ │ │ bl 347c80 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #13172736 @ 0xc90000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 35a9a0 │ │ │ │ + bcc 35a9c4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #100 @ 0x64 │ │ │ │ bl 346b60 │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ ldr r2, [sp, #100] @ 0x64 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #14680064 @ 0xe00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 35a9a0 │ │ │ │ + bcc 35a9c4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #684 @ 0x2ac │ │ │ │ bl 3499a0 │ │ │ │ ldr r3, [sp, #688] @ 0x2b0 │ │ │ │ ldr r2, [sp, #684] @ 0x2ac │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #204 @ 0xcc │ │ │ │ bl 347940 │ │ │ │ ldr r3, [sp, #208] @ 0xd0 │ │ │ │ ldr r2, [sp, #204] @ 0xcc │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6488064 @ 0x630000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #49152 @ 0xc000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #180 @ 0xb4 │ │ │ │ bl 347124 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ ldr r2, [sp, #180] @ 0xb4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6356992 @ 0x610000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1760 @ 0x6e0 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 3582cc │ │ │ │ + bl 35837c │ │ │ │ ldr r3, [sp, #1768] @ 0x6e8 │ │ │ │ ldr r2, [sp, #1764] @ 0x6e4 │ │ │ │ orr r3, r3, #536870912 @ 0x20000000 │ │ │ │ orr r2, r2, #2048 @ 0x800 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #108 @ 0x6c │ │ │ │ bl 346dac │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ ldr r2, [sp, #108] @ 0x6c │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #6684672 @ 0x660000 │ │ │ │ orr r3, r3, #3145728 @ 0x300000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cdf4 │ │ │ │ + bcs 35ce18 │ │ │ │ add r0, sp, #516 @ 0x204 │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #520] @ 0x208 │ │ │ │ ldr r2, [sp, #516] @ 0x204 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35ce84 │ │ │ │ + bcs 35cea8 │ │ │ │ add r0, sp, #500 @ 0x1f4 │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ ldr r2, [sp, #500] @ 0x1f4 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35ce3c │ │ │ │ + bcs 35ce60 │ │ │ │ add r0, sp, #436 @ 0x1b4 │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ ldr r2, [sp, #436] @ 0x1b4 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cecc │ │ │ │ + bcs 35cef0 │ │ │ │ add r0, sp, #468 @ 0x1d4 │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #472] @ 0x1d8 │ │ │ │ ldr r2, [sp, #468] @ 0x1d4 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35ce18 │ │ │ │ + bcs 35ce3c │ │ │ │ add r0, sp, #404 @ 0x194 │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ ldr r2, [sp, #404] @ 0x194 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cea8 │ │ │ │ + bcs 35cecc │ │ │ │ add r0, sp, #484 @ 0x1e4 │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #488] @ 0x1e8 │ │ │ │ ldr r2, [sp, #484] @ 0x1e4 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35ce60 │ │ │ │ + bcs 35ce84 │ │ │ │ add r0, sp, #420 @ 0x1a4 │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ ldr r2, [sp, #420] @ 0x1a4 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cef0 │ │ │ │ + bcs 35cf14 │ │ │ │ add r0, sp, #452 @ 0x1c4 │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #456] @ 0x1c8 │ │ │ │ ldr r2, [sp, #452] @ 0x1c4 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cf14 │ │ │ │ + bcs 35cf38 │ │ │ │ add r0, sp, #388 @ 0x184 │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #392] @ 0x188 │ │ │ │ ldr r2, [sp, #388] @ 0x184 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cf38 │ │ │ │ + bcs 35cf5c │ │ │ │ add r0, sp, #372 @ 0x174 │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #376] @ 0x178 │ │ │ │ ldr r2, [sp, #372] @ 0x174 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a9a0 │ │ │ │ + bcc 35a9c4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #676 @ 0x2a4 │ │ │ │ bl 34979c │ │ │ │ ldr r3, [sp, #680] @ 0x2a8 │ │ │ │ ldr r2, [sp, #676] @ 0x2a4 │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ orr r2, r2, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #292 @ 0x124 │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #296] @ 0x128 │ │ │ │ ldr r2, [sp, #292] @ 0x124 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #284 @ 0x11c │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ ldr r2, [sp, #284] @ 0x11c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #276 @ 0x114 │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ ldr r2, [sp, #276] @ 0x114 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #268 @ 0x10c │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #272] @ 0x110 │ │ │ │ ldr r2, [sp, #268] @ 0x10c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #260 @ 0x104 │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ ldr r2, [sp, #260] @ 0x104 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r1] │ │ │ │ sub r0, r1, #600 @ 0x258 │ │ │ │ cmp r0, #99 @ 0x63 │ │ │ │ - bls 35cfb8 │ │ │ │ + bls 35cfdc │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a9a0 │ │ │ │ + bcc 35a9c4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #780 @ 0x30c │ │ │ │ - bl 34ac00 │ │ │ │ + bl 34ac08 │ │ │ │ ldr r3, [sp, #780] @ 0x30c │ │ │ │ ldr r2, [sp, #784] @ 0x310 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #1 │ │ │ │ str r3, [r4] │ │ │ │ str r2, [r4, #4] │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r1] │ │ │ │ sub r0, r1, #600 @ 0x258 │ │ │ │ cmp r0, #99 @ 0x63 │ │ │ │ - bls 35cfe4 │ │ │ │ + bls 35d008 │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a9a0 │ │ │ │ + bcc 35a9c4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #748 @ 0x2ec │ │ │ │ - bl 34a0ec │ │ │ │ + bl 34a0f4 │ │ │ │ ldr r3, [sp, #752] @ 0x2f0 │ │ │ │ ldr r2, [sp, #748] @ 0x2ec │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #244 @ 0xf4 │ │ │ │ bl 34815c │ │ │ │ ldr r3, [sp, #248] @ 0xf8 │ │ │ │ ldr r2, [sp, #244] @ 0xf4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r2, r2, #4653056 @ 0x470000 │ │ │ │ orr r3, r3, #3538944 @ 0x360000 │ │ │ │ orr r2, r2, #32768 @ 0x8000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #324 @ 0x144 │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #328] @ 0x148 │ │ │ │ ldr r2, [sp, #324] @ 0x144 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #316 @ 0x13c │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #320] @ 0x140 │ │ │ │ ldr r2, [sp, #316] @ 0x13c │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #308 @ 0x134 │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #312] @ 0x138 │ │ │ │ ldr r2, [sp, #308] @ 0x134 │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #300 @ 0x12c │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #304] @ 0x130 │ │ │ │ ldr r2, [sp, #300] @ 0x12c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #340 @ 0x154 │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #344] @ 0x158 │ │ │ │ ldr r2, [sp, #340] @ 0x154 │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #332 @ 0x14c │ │ │ │ bl 348ae4 │ │ │ │ ldr r3, [sp, #336] @ 0x150 │ │ │ │ ldr r2, [sp, #332] @ 0x14c │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r3, [r1] │ │ │ │ mov r1, r2 │ │ │ │ cmp r3, #500 @ 0x1f4 │ │ │ │ - bcs 35cdd0 │ │ │ │ + bcs 35cdf4 │ │ │ │ add r0, sp, #356 @ 0x164 │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #360] @ 0x168 │ │ │ │ ldr r2, [sp, #356] @ 0x164 │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #60 @ 0x3c │ │ │ │ bl 346a28 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ orr r3, r3, #-503316480 @ 0xe2000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #92 @ 0x5c │ │ │ │ - bl 34d5b4 │ │ │ │ + bl 34d5bc │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ ldr r2, [sp, #92] @ 0x5c │ │ │ │ orr r3, r3, #-536870912 @ 0xe0000000 │ │ │ │ orr r3, r3, #131072 @ 0x20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #84 @ 0x54 │ │ │ │ - bl 34d5b4 │ │ │ │ + bl 34d5bc │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ orr r3, r3, #-536870912 @ 0xe0000000 │ │ │ │ orr r3, r3, #8519680 @ 0x820000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #76 @ 0x4c │ │ │ │ bl 346a28 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ orr r3, r3, #-520093696 @ 0xe1000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #68 @ 0x44 │ │ │ │ bl 34691c │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ ldr r2, [sp, #68] @ 0x44 │ │ │ │ orr r3, r3, #-520093696 @ 0xe1000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a9a0 │ │ │ │ + bcc 35a9c4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #252 @ 0xfc │ │ │ │ bl 34845c │ │ │ │ ldr r3, [sp, #256] @ 0x100 │ │ │ │ ldr r2, [sp, #252] @ 0xfc │ │ │ │ orr r3, r3, #-1023410176 @ 0xc3000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #196 @ 0xc4 │ │ │ │ bl 347940 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ ldr r2, [sp, #196] @ 0xc4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #2097152 @ 0x200000 │ │ │ │ orr r2, r2, #6488064 @ 0x630000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bcc 35a9a0 │ │ │ │ + bcc 35a9c4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #772 @ 0x304 │ │ │ │ - bl 34aa0c │ │ │ │ + bl 34aa14 │ │ │ │ ldr r3, [sp, #776] @ 0x308 │ │ │ │ ldr r2, [sp, #772] @ 0x304 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a9a0 │ │ │ │ + bcc 35a9c4 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #20 │ │ │ │ bl 34691c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ orr r3, r3, #-486539264 @ 0xe3000000 │ │ │ │ orr r3, r3, #13238272 @ 0xca0000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a9a0 │ │ │ │ + bcc 35a9c4 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #12 │ │ │ │ bl 346470 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ orr r3, r3, #-469762048 @ 0xe4000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a9a0 │ │ │ │ + bcc 35a9c4 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #36 @ 0x24 │ │ │ │ bl 34691c │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ orr r3, r3, #-503316480 @ 0xe2000000 │ │ │ │ orr r3, r3, #13762560 @ 0xd20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #1888 @ 0x760 │ │ │ │ mov r1, r2 │ │ │ │ add r0, r0, #4 │ │ │ │ - bl 34c498 │ │ │ │ + bl 34c4a0 │ │ │ │ ldr r3, [sp, #1896] @ 0x768 │ │ │ │ ldr r2, [sp, #1892] @ 0x764 │ │ │ │ orr r3, r3, #41943040 @ 0x2800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ bl 346a28 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ orr r3, r3, #-486539264 @ 0xe3000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #700 @ 0x2bc │ │ │ │ - bcc 35a9a0 │ │ │ │ + bcc 35a9c4 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #28 │ │ │ │ bl 34691c │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ orr r3, r3, #-486539264 @ 0xe3000000 │ │ │ │ orr r3, r3, #12713984 @ 0xc20000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ add r0, sp, #52 @ 0x34 │ │ │ │ bl 346a28 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ orr r3, r3, #-503316480 @ 0xe2000000 │ │ │ │ orr r3, r3, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #348 @ 0x15c │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #352] @ 0x160 │ │ │ │ ldr r2, [sp, #348] @ 0x15c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #508 @ 0x1fc │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #512] @ 0x200 │ │ │ │ ldr r2, [sp, #508] @ 0x1fc │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #396 @ 0x18c │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #400] @ 0x190 │ │ │ │ ldr r2, [sp, #396] @ 0x18c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #428 @ 0x1ac │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ ldr r2, [sp, #428] @ 0x1ac │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #412 @ 0x19c │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ ldr r2, [sp, #412] @ 0x19c │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #492 @ 0x1ec │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ ldr r2, [sp, #492] @ 0x1ec │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #476 @ 0x1dc │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ ldr r2, [sp, #476] @ 0x1dc │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #9437184 @ 0x900000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #460 @ 0x1cc │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ ldr r2, [sp, #460] @ 0x1cc │ │ │ │ orr r3, r3, #-1006632960 @ 0xc4000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #444 @ 0x1bc │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #448] @ 0x1c0 │ │ │ │ ldr r2, [sp, #444] @ 0x1bc │ │ │ │ orr r3, r3, #-989855744 @ 0xc5000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #380 @ 0x17c │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #384] @ 0x180 │ │ │ │ ldr r2, [sp, #380] @ 0x17c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #1048576 @ 0x100000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #364 @ 0x16c │ │ │ │ bl 3486bc │ │ │ │ ldr r3, [sp, #368] @ 0x170 │ │ │ │ ldr r2, [sp, #364] @ 0x16c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #5242880 @ 0x500000 │ │ │ │ orr r2, r2, #1 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #612 @ 0x264 │ │ │ │ bl 348e24 │ │ │ │ ldr r3, [sp, #616] @ 0x268 │ │ │ │ ldr r2, [sp, #612] @ 0x264 │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ orr r3, r3, #4194304 @ 0x400000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #652 @ 0x28c │ │ │ │ bl 3491e0 │ │ │ │ ldr r3, [sp, #656] @ 0x290 │ │ │ │ ldr r2, [sp, #652] @ 0x28c │ │ │ │ orr r3, r3, #-973078528 @ 0xc6000000 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ add r0, sp, #628 @ 0x274 │ │ │ │ bl 348e24 │ │ │ │ ldr r3, [sp, #632] @ 0x278 │ │ │ │ ldr r2, [sp, #628] @ 0x274 │ │ │ │ orr r3, r3, #-956301312 @ 0xc7000000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #788 @ 0x314 │ │ │ │ - bl 34ae6c │ │ │ │ + bl 34ae74 │ │ │ │ ldr r3, [sp, #788] @ 0x314 │ │ │ │ ldr r2, [sp, #792] @ 0x318 │ │ │ │ orr r3, r3, #12582912 @ 0xc00000 │ │ │ │ orr r2, r2, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #1 │ │ │ │ str r3, [r4] │ │ │ │ str r2, [r4, #4] │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ mov r1, r2 │ │ │ │ add r0, sp, #756 @ 0x2f4 │ │ │ │ - bl 34a380 │ │ │ │ + bl 34a388 │ │ │ │ ldr r3, [sp, #760] @ 0x2f8 │ │ │ │ ldr r2, [sp, #756] @ 0x2f4 │ │ │ │ orr r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ orr r3, r3, #13631488 @ 0xd00000 │ │ │ │ orr r2, r2, #8388608 @ 0x800000 │ │ │ │ stm r4, {r2, r3} │ │ │ │ - b 35a9c4 │ │ │ │ + b 35a9e8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ - ldr r2, [pc, #272] @ 35d138 │ │ │ │ - ldr r3, [pc, #272] @ 35d13c │ │ │ │ + ldr r2, [pc, #272] @ 35d15c │ │ │ │ + ldr r3, [pc, #272] @ 35d160 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ ldr r1, [r0, #152] @ 0x98 │ │ │ │ ldr r6, [r0, #104] @ 0x68 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ mov r3, #0 │ │ │ │ bl 17d300 │ │ │ │ ldr fp, [r6, #84] @ 0x54 │ │ │ │ add r2, r6, #80 @ 0x50 │ │ │ │ cmp fp, r2 │ │ │ │ mov r4, r0 │ │ │ │ - beq 35d104 │ │ │ │ - ldr r9, [pc, #216] @ 35d140 │ │ │ │ + beq 35d128 │ │ │ │ + ldr r9, [pc, #216] @ 35d164 │ │ │ │ stm sp, {r2, r4} │ │ │ │ add r8, sp, #24 │ │ │ │ mov r4, fp │ │ │ │ mov fp, r6 │ │ │ │ ldr r2, [r4, #20] │ │ │ │ add r7, r4, #16 │ │ │ │ cmp r7, r2 │ │ │ │ sub r6, r2, #96 @ 0x60 │ │ │ │ - beq 35d0f0 │ │ │ │ + beq 35d114 │ │ │ │ add r5, r0, #8 │ │ │ │ add sl, sp, #12 │ │ │ │ ldr r2, [fp] │ │ │ │ ldr r1, [r6, #4] │ │ │ │ ldrb r3, [r2, #8] │ │ │ │ cmp r1, r9 │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ lsl r3, r3, #2 │ │ │ │ str r3, [sp, #12] │ │ │ │ str r2, [sp, #16] │ │ │ │ str r6, [sp, #20] │ │ │ │ ldrdeq r2, [r6, #32] │ │ │ │ - beq 35d0d4 │ │ │ │ + beq 35d0f8 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ - bl 35a8ac │ │ │ │ + bl 35a8d0 │ │ │ │ ldrd r2, [sp, #24] │ │ │ │ ldr r6, [r6, #100] @ 0x64 │ │ │ │ mov r0, r5 │ │ │ │ cmp r7, r6 │ │ │ │ stmdb r5, {r2, r3} │ │ │ │ sub r6, r6, #96 @ 0x60 │ │ │ │ add r5, r5, #8 │ │ │ │ - bne 35d090 │ │ │ │ + bne 35d0b4 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ ldr r3, [sp] │ │ │ │ cmp r4, r3 │ │ │ │ - bne 35d074 │ │ │ │ + bne 35d098 │ │ │ │ ldr r4, [sp, #4] │ │ │ │ - ldr r2, [pc, #56] @ 35d144 │ │ │ │ - ldr r3, [pc, #44] @ 35d13c │ │ │ │ + ldr r2, [pc, #56] @ 35d168 │ │ │ │ + ldr r3, [pc, #44] @ 35d160 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35d134 │ │ │ │ + bne 35d158 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011b2fd0 │ │ │ │ + tsteq fp, ip, lsr #31 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ andeq r0, r0, r7, lsl #8 │ │ │ │ - tsteq fp, ip, ror #29 │ │ │ │ + tsteq fp, r8, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r1, r2, r3} │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4060] @ 0xfdc │ │ │ │ - ldr ip, [pc, #200] @ 35d22c │ │ │ │ + ldr ip, [pc, #200] @ 35d250 │ │ │ │ mov r5, r0 │ │ │ │ - ldr r0, [pc, #196] @ 35d230 │ │ │ │ + ldr r0, [pc, #196] @ 35d254 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r0, [ip, r0] │ │ │ │ sub sp, sp, #16 │ │ │ │ ldr r0, [r0] │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, #0 │ │ │ │ add r3, sp, #40 @ 0x28 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ mov r1, #1 │ │ │ │ add r0, sp, #4 │ │ │ │ str r3, [sp, #8] │ │ │ │ bl 3ba68 <__vasprintf_chk@plt> │ │ │ │ cmn r0, #1 │ │ │ │ - beq 35d1f4 │ │ │ │ + beq 35d218 │ │ │ │ ldr r6, [sp, #4] │ │ │ │ mov r0, r6 │ │ │ │ bl 3b3cc │ │ │ │ subs r7, r0, #0 │ │ │ │ - beq 35d1ec │ │ │ │ + beq 35d210 │ │ │ │ mov r4, #0 │ │ │ │ ldrb r6, [r6, r4] │ │ │ │ ldr r1, [r5] │ │ │ │ mov r0, r6 │ │ │ │ bl 3a7b4 │ │ │ │ cmp r6, #10 │ │ │ │ ldrne r3, [r5, #4] │ │ │ │ add r4, r4, #1 │ │ │ │ moveq r3, #0 │ │ │ │ ldr r6, [sp, #4] │ │ │ │ addne r3, r3, #1 │ │ │ │ cmp r7, r4 │ │ │ │ str r3, [r5, #4] │ │ │ │ - bne 35d1b8 │ │ │ │ + bne 35d1dc │ │ │ │ mov r0, r6 │ │ │ │ bl 3bb4c │ │ │ │ - ldr r2, [pc, #56] @ 35d234 │ │ │ │ - ldr r3, [pc, #48] @ 35d230 │ │ │ │ + ldr r2, [pc, #56] @ 35d258 │ │ │ │ + ldr r3, [pc, #48] @ 35d254 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35d228 │ │ │ │ + bne 35d24c │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ add sp, sp, #12 │ │ │ │ bx lr │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011b2e90 │ │ │ │ + tsteq fp, ip, ror #28 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011b2dfc │ │ │ │ + @ instruction: 0x011b2dd8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, sp, #60 @ 0x3c │ │ │ │ str r3, [sp, #32] │ │ │ │ str r3, [r0, #268] @ 0x10c │ │ │ │ @@ -820311,20 +820320,20 @@ │ │ │ │ ldrb r3, [sp, #112] @ 0x70 │ │ │ │ mov r0, r1 │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r2 │ │ │ │ str r3, [sp] │ │ │ │ bl 178e24 │ │ │ │ subs fp, r0, #0 │ │ │ │ - beq 35d504 │ │ │ │ + beq 35d528 │ │ │ │ ldr ip, [fp, #24] │ │ │ │ cmp ip, #7 │ │ │ │ lsrhi r6, ip, #3 │ │ │ │ andhi r6, r6, #255 @ 0xff │ │ │ │ - bls 35d504 │ │ │ │ + bls 35d528 │ │ │ │ smulbb r6, r5, r6 │ │ │ │ ldr r3, [sp] │ │ │ │ and r6, r6, #255 @ 0xff │ │ │ │ str r5, [sl, #284] @ 0x11c │ │ │ │ rsb r5, r6, #0 │ │ │ │ ldrb r2, [sl, #264] @ 0x108 │ │ │ │ and r5, r5, r6 │ │ │ │ @@ -820341,23 +820350,23 @@ │ │ │ │ cmp r6, #1 │ │ │ │ str r4, [sl, #288] @ 0x120 │ │ │ │ strb r6, [sl, #265] @ 0x109 │ │ │ │ and r4, r2, #255 @ 0xff │ │ │ │ strb r2, [sl, #264] @ 0x108 │ │ │ │ strb r1, [sl, #266] @ 0x10a │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - beq 35d50c │ │ │ │ + beq 35d530 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ movne r3, #1 │ │ │ │ cmp r6, #3 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r3, #16 │ │ │ │ - bls 35d524 │ │ │ │ + bls 35d548 │ │ │ │ cmp fp, #0 │ │ │ │ add r2, r1, #6 │ │ │ │ ldrne r1, [fp, #12] │ │ │ │ moveq r1, #1 │ │ │ │ add r5, r5, #5 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ @@ -820372,15 +820381,15 @@ │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ cmp r2, #0 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ strb r5, [sl, #308] @ 0x134 │ │ │ │ mla ip, r6, r0, ip │ │ │ │ and ip, ip, r7 │ │ │ │ str ip, [sl, #240] @ 0xf0 │ │ │ │ - beq 35d5b0 │ │ │ │ + beq 35d5d4 │ │ │ │ mov r1, #1 │ │ │ │ lsl r1, r1, r5 │ │ │ │ sub r2, r1, #1 │ │ │ │ str r2, [sp, #16] │ │ │ │ rsb r2, r1, #0 │ │ │ │ str r2, [sp, #12] │ │ │ │ and r2, r4, #48 @ 0x30 │ │ │ │ @@ -820399,20 +820408,20 @@ │ │ │ │ str sl, [sp, #24] │ │ │ │ mov r6, #0 │ │ │ │ mov sl, fp │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str ip, [sp, #20] │ │ │ │ str r7, [sp, #52] @ 0x34 │ │ │ │ - b 35d444 │ │ │ │ + b 35d468 │ │ │ │ cmp r6, #1 │ │ │ │ - bls 35d3fc │ │ │ │ + bls 35d420 │ │ │ │ ldr r1, [r8, #-4] │ │ │ │ cmp r1, #61440 @ 0xf000 │ │ │ │ - bls 35d410 │ │ │ │ + bls 35d434 │ │ │ │ mul r0, fp, r0 │ │ │ │ add r0, r0, #4080 @ 0xff0 │ │ │ │ add r0, r0, #15 │ │ │ │ bic r1, r0, #4080 @ 0xff0 │ │ │ │ bic r1, r1, #15 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ add r6, r6, #1 │ │ │ │ @@ -820422,29 +820431,29 @@ │ │ │ │ mul r4, r1, r4 │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ adds r4, r4, r5 │ │ │ │ adc r9, r9, #0 │ │ │ │ cmp r3, r6 │ │ │ │ mov r5, r4 │ │ │ │ add r8, r8, #8 │ │ │ │ - beq 35d5a4 │ │ │ │ + beq 35d5c8 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ lsr r4, r3, r6 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r4, #1 │ │ │ │ movcc r4, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35d47c │ │ │ │ + beq 35d4a0 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 35d47c │ │ │ │ + bne 35d4a0 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ lsr r1, r3, r6 │ │ │ │ cmp r1, #15 │ │ │ │ - bls 35d548 │ │ │ │ + bls 35d56c │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ ldr fp, [sp, #16] │ │ │ │ lsr r0, r3, r6 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ lsr r1, r3, r6 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r1, #1 │ │ │ │ @@ -820460,73 +820469,73 @@ │ │ │ │ moveq r1, #1 │ │ │ │ lsr r7, r7, #4 │ │ │ │ sub r0, r0, #1 │ │ │ │ and r7, r7, #3 │ │ │ │ add r0, r0, r1 │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ cmp r7, #0 │ │ │ │ - beq 35d590 │ │ │ │ + beq 35d5b4 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ add r0, r3, r0 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ and r0, r0, r3 │ │ │ │ ldr r3, [sp] │ │ │ │ str r5, [r8] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 35d3e8 │ │ │ │ + bne 35d40c │ │ │ │ mul r1, fp, r0 │ │ │ │ - b 35d410 │ │ │ │ + b 35d434 │ │ │ │ mov r6, #1 │ │ │ │ - b 35d29c │ │ │ │ + b 35d2c0 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35d600 │ │ │ │ + beq 35d624 │ │ │ │ mov r2, #2 │ │ │ │ mov r3, #32 │ │ │ │ str r6, [sp, #4] │ │ │ │ str r2, [sp, #48] @ 0x30 │ │ │ │ tst r4, #48 @ 0x30 │ │ │ │ - beq 35d320 │ │ │ │ + beq 35d344 │ │ │ │ cmp fp, #0 │ │ │ │ add r2, r1, #7 │ │ │ │ add r5, r5, #6 │ │ │ │ ldrne r1, [fp, #12] │ │ │ │ moveq r1, #1 │ │ │ │ str r3, [sp, #8] │ │ │ │ - b 35d338 │ │ │ │ + b 35d35c │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ ldr fp, [sp, #16] │ │ │ │ lsr r0, r3, r6 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ lsr r1, r3, r6 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r1, #1 │ │ │ │ addcs fp, fp, r1 │ │ │ │ addcc fp, fp, #1 │ │ │ │ cmp r0, #1 │ │ │ │ movcc r0, #1 │ │ │ │ cmp sl, #0 │ │ │ │ and fp, fp, r3 │ │ │ │ - beq 35d590 │ │ │ │ + beq 35d5b4 │ │ │ │ ldr r1, [sl, #16] │ │ │ │ sub r0, r0, #1 │ │ │ │ add r0, r0, r1 │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ cmp r3, r6 │ │ │ │ addeq r0, r0, #31 │ │ │ │ biceq r0, r0, #31 │ │ │ │ - b 35d4ec │ │ │ │ + b 35d510 │ │ │ │ ldr r7, [sp, #52] @ 0x34 │ │ │ │ ldr sl, [sp, #24] │ │ │ │ stmdb r7, {r5, r9} │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35d5f8 │ │ │ │ + beq 35d61c │ │ │ │ ldr r3, [sl, #296] @ 0x128 │ │ │ │ - ldr r1, [pc, #80] @ 35d618 │ │ │ │ + ldr r1, [pc, #80] @ 35d63c │ │ │ │ ldr lr, [sp, #108] @ 0x6c │ │ │ │ adds r3, r3, r1 │ │ │ │ bic r3, r3, #4080 @ 0xff0 │ │ │ │ bic r3, r3, #15 │ │ │ │ umull ip, r1, lr, r3 │ │ │ │ ldr r2, [sl, #300] @ 0x12c │ │ │ │ str r3, [sl, #248] @ 0xf8 │ │ │ │ @@ -820538,147 +820547,147 @@ │ │ │ │ str r3, [sl, #300] @ 0x12c │ │ │ │ add sp, sp, #60 @ 0x3c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ tst r4, #48 @ 0x30 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r3, #32 │ │ │ │ - beq 35d320 │ │ │ │ - b 35d52c │ │ │ │ + beq 35d344 │ │ │ │ + b 35d550 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - ldr r3, [pc, #32] @ 35d644 │ │ │ │ + ldr r3, [pc, #32] @ 35d668 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, r3, r0, lsl #2 │ │ │ │ ldrb r2, [r2, #16] │ │ │ │ lsl r0, r0, #2 │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r0, [r3, r0] │ │ │ │ moveq r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ - adcseq sp, r0, ip, ror fp │ │ │ │ - ldr r3, [pc, #24] @ 35d668 │ │ │ │ + adcseq sp, r0, r8, ror fp │ │ │ │ + ldr r3, [pc, #24] @ 35d68c │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ ldrne r0, [r3, #12] │ │ │ │ bx lr │ │ │ │ - adcseq sp, r0, r0, asr fp │ │ │ │ - ldr r3, [pc, #120] @ 35d6ec │ │ │ │ + adcseq sp, r0, ip, asr #22 │ │ │ │ + ldr r3, [pc, #120] @ 35d710 │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ add r3, pc, r3 │ │ │ │ add lr, r0, r0, lsl #2 │ │ │ │ add r3, r3, lr, lsl #2 │ │ │ │ ldrb r3, [r3, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35d6d4 │ │ │ │ + beq 35d6f8 │ │ │ │ cmp r1, #0 │ │ │ │ orreq r2, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ lsl ip, r0, #2 │ │ │ │ - beq 35d6bc │ │ │ │ - ldr r3, [pc, #72] @ 35d6f0 │ │ │ │ + beq 35d6e0 │ │ │ │ + ldr r3, [pc, #72] @ 35d714 │ │ │ │ cmp r0, r3 │ │ │ │ - bls 35d6dc │ │ │ │ + bls 35d700 │ │ │ │ cmp r0, #428 @ 0x1ac │ │ │ │ - bne 35d6bc │ │ │ │ + bne 35d6e0 │ │ │ │ mov r0, #3 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - ldr r3, [pc, #48] @ 35d6f4 │ │ │ │ + ldr r3, [pc, #48] @ 35d718 │ │ │ │ add ip, ip, r0 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, ip, lsl #2 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ mov r0, #255 @ 0xff │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ cmp r0, #400 @ 0x190 │ │ │ │ - bls 35d6bc │ │ │ │ + bls 35d6e0 │ │ │ │ mov r0, #12 │ │ │ │ pop {pc} @ (ldr pc, [sp], #4) │ │ │ │ - adcseq sp, r0, ip, lsr #22 │ │ │ │ + adcseq sp, r0, r8, lsr #22 │ │ │ │ muleq r0, r2, r1 │ │ │ │ - @ instruction: 0x00b0dadc │ │ │ │ + @ instruction: 0x00b0dad8 │ │ │ │ cmp r1, #0 │ │ │ │ movne r3, r2 │ │ │ │ orreq r3, r2, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35d724 │ │ │ │ - ldr r3, [pc, #108] @ 35d780 │ │ │ │ + beq 35d748 │ │ │ │ + ldr r3, [pc, #108] @ 35d7a4 │ │ │ │ cmp r0, r3 │ │ │ │ - beq 35d768 │ │ │ │ + beq 35d78c │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r0, r3 │ │ │ │ - beq 35d770 │ │ │ │ + beq 35d794 │ │ │ │ cmp r0, #200 @ 0xc8 │ │ │ │ - beq 35d778 │ │ │ │ - ldr r3, [pc, #80] @ 35d784 │ │ │ │ + beq 35d79c │ │ │ │ + ldr r3, [pc, #80] @ 35d7a8 │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ eor r2, r2, #1 │ │ │ │ cmp r1, #0 │ │ │ │ moveq r2, #0 │ │ │ │ andne r2, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 35d768 │ │ │ │ + bne 35d78c │ │ │ │ ldr r0, [r3, #12] │ │ │ │ bx lr │ │ │ │ mov r0, #0 │ │ │ │ bx lr │ │ │ │ mov r0, #1 │ │ │ │ bx lr │ │ │ │ mov r0, #3 │ │ │ │ bx lr │ │ │ │ muleq r0, r1, r1 │ │ │ │ - adcseq sp, r0, ip, ror #20 │ │ │ │ - ldr r3, [pc, #56] @ 35d7c8 │ │ │ │ + adcseq sp, r0, r8, ror #20 │ │ │ │ + ldr r3, [pc, #56] @ 35d7ec │ │ │ │ add r2, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r2, lsl #2 │ │ │ │ ldrb r2, [r3, #16] │ │ │ │ cmp r2, #0 │ │ │ │ - beq 35d7b8 │ │ │ │ + beq 35d7dc │ │ │ │ cmp r1, #0 │ │ │ │ cmpeq r0, #428 @ 0x1ac │ │ │ │ - beq 35d7c0 │ │ │ │ + beq 35d7e4 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ bx lr │ │ │ │ mov r0, #255 @ 0xff │ │ │ │ bx lr │ │ │ │ mov r0, #3 │ │ │ │ bx lr │ │ │ │ - adcseq sp, r0, r0, lsl sl │ │ │ │ - ldr r3, [pc, #52] @ 35d808 │ │ │ │ + adcseq sp, r0, ip, lsl #20 │ │ │ │ + ldr r3, [pc, #52] @ 35d82c │ │ │ │ add r0, r0, r0, lsl #2 │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, r0, lsl #2 │ │ │ │ ldrb r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ bxeq lr │ │ │ │ eor r2, r2, #1 │ │ │ │ cmp r1, #0 │ │ │ │ moveq r2, #0 │ │ │ │ andne r2, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ ldreq r0, [r3, #12] │ │ │ │ movne r0, #0 │ │ │ │ bx lr │ │ │ │ - adcseq sp, r0, ip, asr #19 │ │ │ │ + adcseq sp, r0, r8, asr #19 │ │ │ │ cmp r0, #149 @ 0x95 │ │ │ │ - bhi 35d83c │ │ │ │ + bhi 35d860 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ - bhi 35d834 │ │ │ │ + bhi 35d858 │ │ │ │ cmp r0, #142 @ 0x8e │ │ │ │ - beq 35d84c │ │ │ │ + beq 35d870 │ │ │ │ cmp r0, #145 @ 0x91 │ │ │ │ mvnne r0, #0 │ │ │ │ moveq r0, #4 │ │ │ │ bx lr │ │ │ │ mov r0, #2 │ │ │ │ bx lr │ │ │ │ cmp r0, #189 @ 0xbd │ │ │ │ @@ -820693,83 +820702,83 @@ │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ ldrb r0, [r0, #265] @ 0x109 │ │ │ │ ldr r5, [r4, #288] @ 0x120 │ │ │ │ cmp r0, #2 │ │ │ │ mov r7, r1 │ │ │ │ mov r6, r2 │ │ │ │ - beq 35d8c0 │ │ │ │ + beq 35d8e4 │ │ │ │ cmp r5, #428 @ 0x1ac │ │ │ │ - beq 35d930 │ │ │ │ + beq 35d954 │ │ │ │ ldrb r5, [r4, #266] @ 0x10a │ │ │ │ ldr r4, [r4, #284] @ 0x11c │ │ │ │ mov r1, r4 │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ cmp r0, #2 │ │ │ │ - bls 35d8e8 │ │ │ │ - ldr r3, [pc, #180] @ 35d95c │ │ │ │ + bls 35d90c │ │ │ │ + ldr r3, [pc, #180] @ 35d980 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r2, [r3, r5, lsl #1] │ │ │ │ add r3, r3, r5, lsl #1 │ │ │ │ ldrb r3, [r3, #1] │ │ │ │ str r2, [r7] │ │ │ │ str r3, [r6] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r5 │ │ │ │ bl 178e24 │ │ │ │ ldrb r3, [r0, #32] │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #2 │ │ │ │ - beq 35d944 │ │ │ │ + beq 35d968 │ │ │ │ cmp r5, #428 @ 0x1ac │ │ │ │ - beq 35d930 │ │ │ │ + beq 35d954 │ │ │ │ ldrb r5, [r4, #266] @ 0x10a │ │ │ │ ldr r4, [r4, #284] @ 0x11c │ │ │ │ - ldr r3, [pc, #112] @ 35d960 │ │ │ │ + ldr r3, [pc, #112] @ 35d984 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r4, #8 │ │ │ │ - bhi 35d920 │ │ │ │ + bhi 35d944 │ │ │ │ ldrsb r4, [r3, r4] │ │ │ │ add pc, pc, r4, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ mov r3, #4 │ │ │ │ str r3, [r7] │ │ │ │ mov r3, #4 │ │ │ │ - b 35d8b8 │ │ │ │ + b 35d8dc │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r7] │ │ │ │ - b 35d90c │ │ │ │ + b 35d930 │ │ │ │ mov r2, #4 │ │ │ │ mov r3, #2 │ │ │ │ str r2, [r7] │ │ │ │ - b 35d8b8 │ │ │ │ + b 35d8dc │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r7] │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r6] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldrb r3, [r4, #264] @ 0x108 │ │ │ │ tst r3, #8 │ │ │ │ - bne 35d8d8 │ │ │ │ + bne 35d8fc │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r7] │ │ │ │ - b 35d938 │ │ │ │ - @ instruction: 0x00b0fbb8 │ │ │ │ - adcseq pc, r0, r4, ror #22 │ │ │ │ + b 35d95c │ │ │ │ + @ instruction: 0x00b0fbb4 │ │ │ │ + adcseq pc, r0, r0, ror #22 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ sub sp, sp, #116 @ 0x74 │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [sp, #152] @ 0x98 │ │ │ │ str r2, [r0, #268] @ 0x10c │ │ │ │ - ldr r2, [pc, #2888] @ 35e4d4 │ │ │ │ + ldr r2, [pc, #2888] @ 35e4f8 │ │ │ │ mov r9, r3 │ │ │ │ - ldr r3, [pc, #2884] @ 35e4d8 │ │ │ │ + ldr r3, [pc, #2884] @ 35e4fc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ @@ -820784,20 +820793,20 @@ │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ mov r8, r1 │ │ │ │ str r3, [sp, #4] │ │ │ │ bl 178e24 │ │ │ │ ldrb sl, [sp, #176] @ 0xb0 │ │ │ │ ldrb r7, [sp, #180] @ 0xb4 │ │ │ │ subs fp, r0, #0 │ │ │ │ - beq 35dc14 │ │ │ │ + beq 35dc38 │ │ │ │ ldr r3, [fp, #24] │ │ │ │ cmp r3, #7 │ │ │ │ lsrhi r4, r3, #3 │ │ │ │ andhi r4, r4, #255 @ 0xff │ │ │ │ - bls 35dc14 │ │ │ │ + bls 35dc38 │ │ │ │ smulbb r4, r9, r4 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ and r4, r4, #255 @ 0xff │ │ │ │ ldrb r3, [r6, #264] @ 0x108 │ │ │ │ str r5, [r6, #288] @ 0x120 │ │ │ │ rsb r5, r4, #0 │ │ │ │ and r5, r5, r4 │ │ │ │ @@ -820816,15 +820825,15 @@ │ │ │ │ and r9, r9, #255 @ 0xff │ │ │ │ add r2, sp, #104 @ 0x68 │ │ │ │ strb r3, [r6, #264] @ 0x108 │ │ │ │ add r1, sp, #100 @ 0x64 │ │ │ │ mov r0, r6 │ │ │ │ strb r4, [r6, #265] @ 0x109 │ │ │ │ strb r9, [r6, #266] @ 0x10a │ │ │ │ - bl 35d854 │ │ │ │ + bl 35d878 │ │ │ │ ldr r3, [sp, #160] @ 0xa0 │ │ │ │ ldr r2, [sp, #164] @ 0xa4 │ │ │ │ eor r7, r7, #1 │ │ │ │ cmp r3, #1 │ │ │ │ cmphi r2, #1 │ │ │ │ ldrbhi r3, [r6, #264] @ 0x108 │ │ │ │ bichi r3, r3, #1 │ │ │ │ @@ -820835,42 +820844,42 @@ │ │ │ │ biceq r2, r2, #1 │ │ │ │ strbeq r2, [r6, #264] @ 0x108 │ │ │ │ ldr r2, [sp, #152] @ 0x98 │ │ │ │ cmp r2, #15 │ │ │ │ movhi r7, #0 │ │ │ │ andls r7, r7, #1 │ │ │ │ cmp r7, #0 │ │ │ │ - beq 35e044 │ │ │ │ + beq 35e068 │ │ │ │ ldrb r2, [r6, #264] @ 0x108 │ │ │ │ cmp fp, #0 │ │ │ │ bic r2, r2, #1 │ │ │ │ strb r2, [r6, #264] @ 0x108 │ │ │ │ - beq 35dad8 │ │ │ │ + beq 35dafc │ │ │ │ ldr r2, [fp, #56] @ 0x38 │ │ │ │ cmp r2, #3 │ │ │ │ - beq 35e260 │ │ │ │ + beq 35e284 │ │ │ │ ldrb r2, [r6, #264] @ 0x108 │ │ │ │ bic r2, r2, #48 @ 0x30 │ │ │ │ strb r2, [r6, #264] @ 0x108 │ │ │ │ ldrb r7, [r6, #264] @ 0x108 │ │ │ │ tst r7, #1 │ │ │ │ - beq 35db04 │ │ │ │ + beq 35db28 │ │ │ │ ldrb r2, [r8, #137] @ 0x89 │ │ │ │ cmp r2, #0 │ │ │ │ orreq r7, r7, #4 │ │ │ │ strbeq r7, [r6, #264] @ 0x108 │ │ │ │ andeq r7, r7, #255 @ 0xff │ │ │ │ ands r2, r7, #2 │ │ │ │ str r2, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [sp, #168] @ 0xa8 │ │ │ │ movne r2, #1 │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ ands r2, r7, #48 @ 0x30 │ │ │ │ str r2, [sp, #32] │ │ │ │ - bne 35e098 │ │ │ │ + bne 35e0bc │ │ │ │ cmp r4, #4 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ subhi r5, r5, #3 │ │ │ │ ldrls r5, [sp, #32] │ │ │ │ andhi r5, r5, #255 @ 0xff │ │ │ │ cmp r2, #0 │ │ │ │ andne r9, r5, #255 @ 0xff │ │ │ │ @@ -820883,62 +820892,62 @@ │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ mov r1, #1 │ │ │ │ lsl r8, r1, r8 │ │ │ │ cmp fp, #0 │ │ │ │ sub r9, r8, #1 │ │ │ │ and r5, r2, #255 @ 0xff │ │ │ │ rsb r8, r8, #0 │ │ │ │ - beq 35db7c │ │ │ │ + beq 35dba0 │ │ │ │ ldr r1, [fp, #12] │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ strb r5, [r6, #308] @ 0x134 │ │ │ │ sub sl, r3, #1 │ │ │ │ add r0, r1, sl │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ ldr r2, [sp, #4] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r2, #0 │ │ │ │ mla r0, r4, r0, r9 │ │ │ │ and r0, r0, r8 │ │ │ │ str r0, [r6, #240] @ 0xf0 │ │ │ │ - beq 35dc1c │ │ │ │ + beq 35dc40 │ │ │ │ ldr r1, [r2, #4] │ │ │ │ ldr ip, [r2] │ │ │ │ mov r2, #1 │ │ │ │ lsl r2, r2, r5 │ │ │ │ sub r0, r1, #1 │ │ │ │ add r0, r0, r2 │ │ │ │ rsb r2, r2, #0 │ │ │ │ and r2, r2, r0 │ │ │ │ cmp r1, r2 │ │ │ │ str ip, [sp, #12] │ │ │ │ str r1, [r6, #240] @ 0xf0 │ │ │ │ streq ip, [sp, #84] @ 0x54 │ │ │ │ - beq 35dc28 │ │ │ │ + beq 35dc4c │ │ │ │ mov r0, #0 │ │ │ │ - ldr r2, [pc, #2284] @ 35e4dc │ │ │ │ - ldr r3, [pc, #2276] @ 35e4d8 │ │ │ │ + ldr r2, [pc, #2284] @ 35e500 │ │ │ │ + ldr r3, [pc, #2276] @ 35e4fc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35e4d0 │ │ │ │ + bne 35e4f4 │ │ │ │ add sp, sp, #116 @ 0x74 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r4, #1 │ │ │ │ - b 35da00 │ │ │ │ + b 35da24 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ str r2, [sp, #84] @ 0x54 │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r2, [sp, #164] @ 0xa4 │ │ │ │ cmp r2, #1 │ │ │ │ - bls 35e11c │ │ │ │ + bls 35e140 │ │ │ │ ldr r2, [sp, #152] @ 0x98 │ │ │ │ sub r0, r3, #1 │ │ │ │ cmp r2, #1 │ │ │ │ ldr r2, [sp, #156] @ 0x9c │ │ │ │ clzhi sl, sl │ │ │ │ movhi r1, #1 │ │ │ │ rsbhi sl, sl, #32 │ │ │ │ @@ -820996,73 +821005,73 @@ │ │ │ │ mov r9, r6 │ │ │ │ mov r2, fp │ │ │ │ str r7, [sp, #52] @ 0x34 │ │ │ │ mov fp, r3 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ str r8, [sp, #88] @ 0x58 │ │ │ │ str sl, [sp, #92] @ 0x5c │ │ │ │ - b 35ddec │ │ │ │ + b 35de10 │ │ │ │ cmp r7, #0 │ │ │ │ - beq 35df7c │ │ │ │ + beq 35dfa0 │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ cmp r1, #0 │ │ │ │ - bne 35ddac │ │ │ │ + bne 35ddd0 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mul ip, sl, r0 │ │ │ │ sub r0, r7, #1 │ │ │ │ lsr r0, r1, r0 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ cmp r0, #1 │ │ │ │ addcs r1, r1, r0 │ │ │ │ addcc r1, r1, #1 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ and r1, r1, r0 │ │ │ │ cmp sl, r1, lsr #1 │ │ │ │ - beq 35e074 │ │ │ │ + beq 35e098 │ │ │ │ mov r0, ip │ │ │ │ add r1, r0, #4080 @ 0xff0 │ │ │ │ add r1, r1, #15 │ │ │ │ bic r1, r1, #4080 @ 0xff0 │ │ │ │ bic r1, r1, #15 │ │ │ │ cmp r1, r0 │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ streq ip, [sp, #52] @ 0x34 │ │ │ │ streq r0, [r9, #4] │ │ │ │ - beq 35ddb4 │ │ │ │ + beq 35ddd8 │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ mov r0, r1 │ │ │ │ str r1, [r9, #4] │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ mul r1, r5, r1 │ │ │ │ mov r5, r1 │ │ │ │ mul r5, r0, r5 │ │ │ │ adds r5, r5, r4 │ │ │ │ adc fp, fp, #0 │ │ │ │ cmp r3, #0 │ │ │ │ mov r4, r5 │ │ │ │ - bne 35dedc │ │ │ │ + bne 35df00 │ │ │ │ ldr r3, [sp, #164] @ 0xa4 │ │ │ │ add r7, r7, #1 │ │ │ │ cmp r3, r7 │ │ │ │ add r9, r9, #8 │ │ │ │ - beq 35dff8 │ │ │ │ + beq 35e01c │ │ │ │ ldr r3, [sp, #160] @ 0xa0 │ │ │ │ lsr r5, r3, r7 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ cmp r5, #1 │ │ │ │ movcc r5, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35de24 │ │ │ │ + beq 35de48 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 35de24 │ │ │ │ + bne 35de48 │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ lsr r3, r3, r7 │ │ │ │ cmp r3, #15 │ │ │ │ - bls 35df9c │ │ │ │ + bls 35dfc0 │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ ldrb r8, [r6, #264] @ 0x108 │ │ │ │ lsr r0, r3, r7 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr sl, [sp, #28] │ │ │ │ lsr r1, r3, r7 │ │ │ │ lsr r8, r8, #4 │ │ │ │ @@ -821097,27 +821106,27 @@ │ │ │ │ ldr r1, [sp, #16] │ │ │ │ addeq r0, r0, #3 │ │ │ │ biceq r0, r0, #3 │ │ │ │ cmp r1, #0 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add r1, r1, r4 │ │ │ │ str r1, [r9] │ │ │ │ - bne 35dd3c │ │ │ │ + bne 35dd60 │ │ │ │ mul r0, sl, r0 │ │ │ │ str r0, [r9, #4] │ │ │ │ - b 35ddb4 │ │ │ │ - ldr r3, [pc, #1532] @ 35e4e0 │ │ │ │ + b 35ddd8 │ │ │ │ + ldr r3, [pc, #1532] @ 35e504 │ │ │ │ ldrb r1, [r6, #264] @ 0x108 │ │ │ │ adds r4, r5, r3 │ │ │ │ bic r4, r4, #4080 @ 0xff0 │ │ │ │ adc fp, fp, #0 │ │ │ │ ands r1, r1, #1 │ │ │ │ bic r4, r4, #15 │ │ │ │ moveq r3, r1 │ │ │ │ - beq 35df50 │ │ │ │ + beq 35df74 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ ldr r1, [sp, #72] @ 0x48 │ │ │ │ lsr r3, r3, r7 │ │ │ │ lsr r0, r1, r7 │ │ │ │ ldr r1, [sp, #76] @ 0x4c │ │ │ │ cmp r3, #1 │ │ │ │ movcc r3, #1 │ │ │ │ @@ -821140,119 +821149,119 @@ │ │ │ │ adds r1, r3, r1 │ │ │ │ add r3, r0, r3 │ │ │ │ ldr r0, [r6, #260] @ 0x104 │ │ │ │ str r3, [r9, #120] @ 0x78 │ │ │ │ adc r3, r0, #0 │ │ │ │ str r1, [r6, #256] @ 0x100 │ │ │ │ str r3, [r6, #260] @ 0x104 │ │ │ │ - b 35ddd8 │ │ │ │ + b 35ddfc │ │ │ │ mul r0, sl, r0 │ │ │ │ add r0, r0, #4080 @ 0xff0 │ │ │ │ add r0, r0, #15 │ │ │ │ bic r0, r0, #4080 @ 0xff0 │ │ │ │ bic r0, r0, #15 │ │ │ │ str r0, [r6, #4] │ │ │ │ ldr r0, [r9, #4] │ │ │ │ - b 35ddb4 │ │ │ │ + b 35ddd8 │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ ldr sl, [sp, #28] │ │ │ │ lsr r0, r3, r7 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ lsr r3, r3, r7 │ │ │ │ cmp r3, #1 │ │ │ │ addcs sl, sl, r3 │ │ │ │ addcc sl, sl, #1 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r0, #1 │ │ │ │ movcc r0, #1 │ │ │ │ cmp r2, #0 │ │ │ │ and sl, sl, r3 │ │ │ │ moveq r3, r2 │ │ │ │ - beq 35dea8 │ │ │ │ + beq 35decc │ │ │ │ ldr r1, [r2, #16] │ │ │ │ sub r0, r0, #1 │ │ │ │ add r0, r0, r1 │ │ │ │ str r2, [sp, #4] │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ - b 35dea8 │ │ │ │ + b 35decc │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ ldr sl, [sp, #92] @ 0x5c │ │ │ │ cmp r2, #0 │ │ │ │ ldr r8, [sp, #88] @ 0x58 │ │ │ │ mov r3, fp │ │ │ │ str r4, [sl, #-8] │ │ │ │ str fp, [sl, #-4] │ │ │ │ - bne 35e168 │ │ │ │ + bne 35e18c │ │ │ │ cmp r8, #0 │ │ │ │ - bne 35e254 │ │ │ │ + bne 35e278 │ │ │ │ ldr r4, [sl, #-8] │ │ │ │ ldr r3, [sl, #-4] │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ mov r0, #1 │ │ │ │ adds r4, r2, r4 │ │ │ │ adc r3, r3, #0 │ │ │ │ str r4, [sl, #-8] │ │ │ │ str r3, [sl, #-4] │ │ │ │ - b 35dbe8 │ │ │ │ + b 35dc0c │ │ │ │ cmp fp, #0 │ │ │ │ - beq 35dae4 │ │ │ │ + beq 35db08 │ │ │ │ ldr r2, [fp, #56] @ 0x38 │ │ │ │ cmp r2, #3 │ │ │ │ - bne 35dae4 │ │ │ │ + bne 35db08 │ │ │ │ ldrb r2, [fp, #52] @ 0x34 │ │ │ │ cmp r2, #6 │ │ │ │ - beq 35e30c │ │ │ │ + beq 35e330 │ │ │ │ ldrb r2, [r6, #264] @ 0x108 │ │ │ │ orr r2, r2, #4 │ │ │ │ strb r2, [r6, #264] @ 0x108 │ │ │ │ - b 35dae4 │ │ │ │ + b 35db08 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ lsl r1, r7, #1 │ │ │ │ lsr r0, r0, r1 │ │ │ │ cmp r0, #1 │ │ │ │ movcc r0, #1 │ │ │ │ cmp r0, ip │ │ │ │ ldrcs ip, [sp, #52] @ 0x34 │ │ │ │ - bcc 35dd80 │ │ │ │ - b 35dd84 │ │ │ │ + bcc 35dda4 │ │ │ │ + b 35dda8 │ │ │ │ cmp r4, #2 │ │ │ │ and r2, r7, #1 │ │ │ │ strb r9, [r6, #308] @ 0x134 │ │ │ │ - beq 35e288 │ │ │ │ + beq 35e2ac │ │ │ │ cmp r4, #1 │ │ │ │ - beq 35e31c │ │ │ │ + beq 35e340 │ │ │ │ cmp r2, #0 │ │ │ │ add r2, r9, #6 │ │ │ │ mov r8, r2 │ │ │ │ - bne 35e378 │ │ │ │ + bne 35e39c │ │ │ │ cmp fp, #0 │ │ │ │ - beq 35e3d4 │ │ │ │ + beq 35e3f8 │ │ │ │ ldr r1, [fp, #56] @ 0x38 │ │ │ │ cmp r1, #3 │ │ │ │ - bne 35e468 │ │ │ │ + bne 35e48c │ │ │ │ ldrb r1, [fp, #52] @ 0x34 │ │ │ │ cmp r1, #6 │ │ │ │ movne r1, #16 │ │ │ │ strne r1, [sp, #56] @ 0x38 │ │ │ │ - bne 35e358 │ │ │ │ + bne 35e37c │ │ │ │ ldrb r1, [fp, #53] @ 0x35 │ │ │ │ cmp r1, #6 │ │ │ │ mov r1, #16 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ - bne 35e358 │ │ │ │ + bne 35e37c │ │ │ │ mov r1, #256 @ 0x100 │ │ │ │ and r5, r2, #255 @ 0xff │ │ │ │ mov r2, #1 │ │ │ │ lsl r2, r2, r8 │ │ │ │ str r1, [r6, #304] @ 0x130 │ │ │ │ sub r9, r2, #1 │ │ │ │ rsb r8, r2, #0 │ │ │ │ - b 35db78 │ │ │ │ + b 35db9c │ │ │ │ sub r0, r3, #1 │ │ │ │ mov r1, r3 │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ add sl, r6, #304 @ 0x130 │ │ │ │ add r0, r0, r3 │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ ldr r2, [sp, #164] @ 0xa4 │ │ │ │ @@ -821260,240 +821269,240 @@ │ │ │ │ cmp r2, #0 │ │ │ │ and r8, r7, #1 │ │ │ │ add r0, r0, #63 @ 0x3f │ │ │ │ bic r3, r0, #63 @ 0x3f │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [r6, #244] @ 0xf4 │ │ │ │ ldr r3, [sl, #-4] │ │ │ │ - bne 35e218 │ │ │ │ + bne 35e23c │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 35e38c │ │ │ │ - ldr r2, [pc, #880] @ 35e4e0 │ │ │ │ + beq 35e3b0 │ │ │ │ + ldr r2, [pc, #880] @ 35e504 │ │ │ │ ldr ip, [sp, #168] @ 0xa8 │ │ │ │ adds r2, r4, r2 │ │ │ │ bic r2, r2, #4080 @ 0xff0 │ │ │ │ bic r2, r2, #15 │ │ │ │ adc r1, r3, #0 │ │ │ │ umull r0, r3, ip, r2 │ │ │ │ str r2, [r6, #248] @ 0xf8 │ │ │ │ mov r2, ip │ │ │ │ mla r2, r1, r2, r3 │ │ │ │ cmp r8, #0 │ │ │ │ mov r3, r2 │ │ │ │ str r1, [r6, #252] @ 0xfc │ │ │ │ stmdb sl, {r0, r3} │ │ │ │ - beq 35e020 │ │ │ │ + beq 35e044 │ │ │ │ ldr r3, [sp, #164] @ 0xa4 │ │ │ │ ldr r0, [r6, #256] @ 0x100 │ │ │ │ cmp r3, #0 │ │ │ │ ldr ip, [r6, #260] @ 0x104 │ │ │ │ - beq 35e1e8 │ │ │ │ + beq 35e20c │ │ │ │ ldr r3, [sp, #168] @ 0xa8 │ │ │ │ ldr r1, [sp, #160] @ 0xa0 │ │ │ │ ldr lr, [sp, #164] @ 0xa4 │ │ │ │ mul r1, r3, r1 │ │ │ │ mov r3, #0 │ │ │ │ mul r1, r0, r1 │ │ │ │ ldr r2, [r6, r3, lsl #3] │ │ │ │ add r2, r2, r1 │ │ │ │ str r2, [r6, r3, lsl #3] │ │ │ │ add r3, r3, #1 │ │ │ │ cmp lr, r3 │ │ │ │ - bne 35e1d0 │ │ │ │ + bne 35e1f4 │ │ │ │ ldr r3, [sp, #168] @ 0xa8 │ │ │ │ ldr lr, [sp, #160] @ 0xa0 │ │ │ │ umull r2, r1, r3, lr │ │ │ │ mul r3, r2, ip │ │ │ │ mla r3, r0, r1, r3 │ │ │ │ umull r4, r1, r2, r0 │ │ │ │ ldr r2, [sl, #-8] │ │ │ │ add r3, r3, r1 │ │ │ │ adds r4, r4, r2 │ │ │ │ ldr r2, [sl, #-4] │ │ │ │ adc r3, r3, r2 │ │ │ │ - b 35e028 │ │ │ │ + b 35e04c │ │ │ │ ldr r1, [sp, #104] @ 0x68 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ sub r0, r1, #1 │ │ │ │ add r0, r0, r3 │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ add r0, r0, #15 │ │ │ │ bic r3, r0, #15 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ mov r3, #15 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ mvn r3, #15 │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ - b 35dccc │ │ │ │ + b 35dcf0 │ │ │ │ ldr r0, [r6, #256] @ 0x100 │ │ │ │ ldr ip, [r6, #260] @ 0x104 │ │ │ │ - b 35e1b8 │ │ │ │ + b 35e1dc │ │ │ │ ldrb r2, [fp, #52] @ 0x34 │ │ │ │ cmp r2, #6 │ │ │ │ - bne 35e064 │ │ │ │ + bne 35e088 │ │ │ │ ldrb r2, [fp, #53] @ 0x35 │ │ │ │ cmp r2, #6 │ │ │ │ - bne 35e064 │ │ │ │ + bne 35e088 │ │ │ │ ldrb r2, [r6, #264] @ 0x108 │ │ │ │ bic r2, r2, #48 @ 0x30 │ │ │ │ strb r2, [r6, #264] @ 0x108 │ │ │ │ - b 35e058 │ │ │ │ + b 35e07c │ │ │ │ ldrb r1, [fp, #32] │ │ │ │ and r1, r1, #7 │ │ │ │ cmp r1, #2 │ │ │ │ moveq r0, sl │ │ │ │ orrne r0, sl, #1 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35e400 │ │ │ │ + beq 35e424 │ │ │ │ cmp r2, #0 │ │ │ │ strb r4, [r6, #308] @ 0x134 │ │ │ │ - bne 35e3a0 │ │ │ │ + bne 35e3c4 │ │ │ │ mov r2, #16 │ │ │ │ mov r9, r4 │ │ │ │ mov r8, #8 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ ldr r2, [fp, #56] @ 0x38 │ │ │ │ cmp r2, #3 │ │ │ │ - beq 35e454 │ │ │ │ + beq 35e478 │ │ │ │ ldrb r2, [fp, #32] │ │ │ │ add r5, r9, #6 │ │ │ │ and r2, r2, #7 │ │ │ │ cmp r2, #2 │ │ │ │ moveq r1, sl │ │ │ │ orrne r1, sl, #1 │ │ │ │ cmp r1, #0 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ - beq 35e35c │ │ │ │ + beq 35e380 │ │ │ │ mov r2, #1 │ │ │ │ lsl r2, r2, r8 │ │ │ │ mov r1, #128 @ 0x80 │ │ │ │ sub r9, r2, #1 │ │ │ │ rsb r8, r2, #0 │ │ │ │ str r1, [r6, #304] @ 0x130 │ │ │ │ - b 35db78 │ │ │ │ + b 35db9c │ │ │ │ ldrb r2, [fp, #53] @ 0x35 │ │ │ │ cmp r2, #6 │ │ │ │ - bne 35e064 │ │ │ │ - b 35dae4 │ │ │ │ + bne 35e088 │ │ │ │ + b 35db08 │ │ │ │ cmp r2, #0 │ │ │ │ strb r4, [r6, #308] @ 0x134 │ │ │ │ - bne 35e3c0 │ │ │ │ + bne 35e3e4 │ │ │ │ cmp fp, #0 │ │ │ │ - beq 35e430 │ │ │ │ + beq 35e454 │ │ │ │ ldr r2, [fp, #56] @ 0x38 │ │ │ │ cmp r2, #3 │ │ │ │ - bne 35e4a8 │ │ │ │ + bne 35e4cc │ │ │ │ ldrb r2, [fp, #52] @ 0x34 │ │ │ │ cmp r2, #6 │ │ │ │ - beq 35e484 │ │ │ │ + beq 35e4a8 │ │ │ │ mov r2, #32 │ │ │ │ mov r8, #7 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ mov r2, r8 │ │ │ │ and r5, r2, #255 @ 0xff │ │ │ │ mov r2, #1 │ │ │ │ lsl r2, r2, r8 │ │ │ │ mov r1, #4096 @ 0x1000 │ │ │ │ sub r9, r2, #1 │ │ │ │ rsb r8, r2, #0 │ │ │ │ str r1, [r6, #304] @ 0x130 │ │ │ │ - b 35db78 │ │ │ │ + b 35db9c │ │ │ │ mov r1, #16 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ mov r1, #4096 @ 0x1000 │ │ │ │ str r1, [r6, #304] @ 0x130 │ │ │ │ - b 35db5c │ │ │ │ + b 35db80 │ │ │ │ cmp r8, #0 │ │ │ │ - beq 35e028 │ │ │ │ + beq 35e04c │ │ │ │ ldr r0, [r6, #256] @ 0x100 │ │ │ │ ldr ip, [r6, #260] @ 0x104 │ │ │ │ - b 35e1e8 │ │ │ │ + b 35e20c │ │ │ │ mov r2, #4096 @ 0x1000 │ │ │ │ str r2, [r6, #304] @ 0x130 │ │ │ │ mov r2, #16 │ │ │ │ mvn r8, #255 @ 0xff │ │ │ │ mov r9, #255 @ 0xff │ │ │ │ mov r5, #8 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ - b 35db78 │ │ │ │ + b 35db9c │ │ │ │ mov r1, #32 │ │ │ │ add r2, r2, #6 │ │ │ │ mov r8, #7 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ - b 35e380 │ │ │ │ + b 35e3a4 │ │ │ │ mov r1, #1 │ │ │ │ lsl r2, r1, r2 │ │ │ │ add r5, r5, #5 │ │ │ │ mov r0, #256 @ 0x100 │ │ │ │ sub r9, r2, #1 │ │ │ │ rsb r8, r2, #0 │ │ │ │ mov r2, #16 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ str r0, [r6, #304] @ 0x130 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ - b 35db7c │ │ │ │ + b 35dba0 │ │ │ │ mov r9, #1 │ │ │ │ cmp r2, #0 │ │ │ │ strb r9, [r6, #308] @ 0x134 │ │ │ │ - beq 35e474 │ │ │ │ + beq 35e498 │ │ │ │ mov r2, #4096 @ 0x1000 │ │ │ │ str r2, [r6, #304] @ 0x130 │ │ │ │ mov r2, #32 │ │ │ │ mvn r8, #127 @ 0x7f │ │ │ │ mov r9, #127 @ 0x7f │ │ │ │ mov r5, #7 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ - b 35db78 │ │ │ │ + b 35db9c │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ str r2, [r6, #304] @ 0x130 │ │ │ │ mov r2, #32 │ │ │ │ mvn r8, #127 @ 0x7f │ │ │ │ mov r9, #127 @ 0x7f │ │ │ │ mov r5, #7 │ │ │ │ mov r1, r4 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ - b 35db7c │ │ │ │ + b 35dba0 │ │ │ │ ldrb r2, [fp, #52] @ 0x34 │ │ │ │ cmp r2, #6 │ │ │ │ - beq 35e4c0 │ │ │ │ + beq 35e4e4 │ │ │ │ add r2, r9, #6 │ │ │ │ - b 35e358 │ │ │ │ + b 35e37c │ │ │ │ mov r1, #16 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ - b 35e0fc │ │ │ │ + b 35e120 │ │ │ │ mov r2, #32 │ │ │ │ mov r8, #7 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ - b 35e2c0 │ │ │ │ + b 35e2e4 │ │ │ │ ldrb r2, [fp, #53] @ 0x35 │ │ │ │ mov r8, #7 │ │ │ │ cmp r2, #6 │ │ │ │ mov r2, #32 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ moveq r1, #64 @ 0x40 │ │ │ │ mov r2, r8 │ │ │ │ - beq 35e100 │ │ │ │ - b 35e358 │ │ │ │ + beq 35e124 │ │ │ │ + b 35e37c │ │ │ │ mov r2, #32 │ │ │ │ mov r8, #7 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ mov r1, #64 @ 0x40 │ │ │ │ mov r2, r8 │ │ │ │ - b 35e100 │ │ │ │ + b 35e124 │ │ │ │ ldrb r2, [fp, #53] @ 0x35 │ │ │ │ cmp r2, #6 │ │ │ │ - beq 35e2cc │ │ │ │ - b 35e460 │ │ │ │ + beq 35e2f0 │ │ │ │ + b 35e484 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r8, ror #12 │ │ │ │ + tsteq fp, r4, asr #12 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq fp, r8, lsl #8 │ │ │ │ + tsteq fp, r4, ror #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r2 │ │ │ │ mov r2, #0 │ │ │ │ @@ -821501,46 +821510,46 @@ │ │ │ │ mov r2, #2 │ │ │ │ mov r3, #1 │ │ │ │ strb r2, [r4, #2] │ │ │ │ cmp r0, #200 @ 0xc8 │ │ │ │ mov r2, #3 │ │ │ │ strb r3, [r4, #1] │ │ │ │ strb r2, [r4, #3] │ │ │ │ - beq 35e5cc │ │ │ │ + beq 35e5f0 │ │ │ │ mov r5, r0 │ │ │ │ - bls 35e564 │ │ │ │ - ldr r3, [pc, #308] @ 35e664 │ │ │ │ + bls 35e588 │ │ │ │ + ldr r3, [pc, #308] @ 35e688 │ │ │ │ cmp r0, r3 │ │ │ │ - beq 35e548 │ │ │ │ - bhi 35e5f4 │ │ │ │ + beq 35e56c │ │ │ │ + bhi 35e618 │ │ │ │ sub r3, r0, #292 @ 0x124 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #1 │ │ │ │ - bhi 35e570 │ │ │ │ + bhi 35e594 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #1 │ │ │ │ strb r1, [r4] │ │ │ │ strb r2, [r4, #1] │ │ │ │ strb r3, [r4, #2] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ sub r3, r0, #164 @ 0xa4 │ │ │ │ bics r3, r3, #4 │ │ │ │ - beq 35e5c0 │ │ │ │ + beq 35e5e4 │ │ │ │ mov r0, r5 │ │ │ │ bl 184dac │ │ │ │ cmp r5, #134 @ 0x86 │ │ │ │ moveq r6, #0 │ │ │ │ andne r6, r0, #1 │ │ │ │ cmp r6, #0 │ │ │ │ - bne 35e604 │ │ │ │ + bne 35e628 │ │ │ │ mov r0, r5 │ │ │ │ bl 184d78 │ │ │ │ subs r7, r0, #0 │ │ │ │ - beq 35e620 │ │ │ │ + beq 35e644 │ │ │ │ mov r3, #5 │ │ │ │ strb r6, [r4, #1] │ │ │ │ strb r6, [r4, #2] │ │ │ │ strb r3, [r4, #3] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r5 │ │ │ │ bl 184cf4 │ │ │ │ @@ -821555,33 +821564,33 @@ │ │ │ │ movne r2, #4 │ │ │ │ strbeq r3, [r4, #1] │ │ │ │ strbeq r3, [r4, #2] │ │ │ │ strbeq r2, [r4, #3] │ │ │ │ strbne r3, [r4] │ │ │ │ strbne r2, [r4, #1] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r3, [pc, #108] @ 35e668 │ │ │ │ + ldr r3, [pc, #108] @ 35e68c │ │ │ │ cmp r0, r3 │ │ │ │ - beq 35e548 │ │ │ │ - b 35e570 │ │ │ │ + beq 35e56c │ │ │ │ + b 35e594 │ │ │ │ mov r3, #4 │ │ │ │ mov r2, #0 │ │ │ │ strb r3, [r4] │ │ │ │ strb r3, [r4, #1] │ │ │ │ strb r3, [r4, #2] │ │ │ │ strb r2, [r4, #3] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r5 │ │ │ │ bl 18501c │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 35e654 │ │ │ │ + bne 35e678 │ │ │ │ mov r0, r5 │ │ │ │ bl 184fac │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35e5b0 │ │ │ │ + beq 35e5d4 │ │ │ │ mov r3, #1 │ │ │ │ strb r6, [r4, #1] │ │ │ │ strb r6, [r4, #2] │ │ │ │ strb r3, [r4, #3] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ strb r7, [r4, #1] │ │ │ │ strb r7, [r4, #2] │ │ │ │ @@ -821589,71 +821598,71 @@ │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ andeq r0, r0, r2, lsr #3 │ │ │ │ andeq r0, r0, r7, lsr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ - ldr ip, [pc, #168] @ 35e72c │ │ │ │ - ldr r3, [pc, #168] @ 35e730 │ │ │ │ + ldr ip, [pc, #168] @ 35e750 │ │ │ │ + ldr r3, [pc, #168] @ 35e754 │ │ │ │ sub sp, sp, #20 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r3, [ip, r3] │ │ │ │ add r4, sp, #4 │ │ │ │ mov r5, r0 │ │ │ │ mov r2, r4 │ │ │ │ ldr r0, [r0, #40] @ 0x28 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r3, #0 │ │ │ │ - bl 35e4e4 │ │ │ │ + bl 35e508 │ │ │ │ add r2, sp, #8 │ │ │ │ add r1, r5, #36 @ 0x24 │ │ │ │ mov r0, r4 │ │ │ │ bl 185ffc │ │ │ │ ldrb r0, [sp, #9] │ │ │ │ ldrb r2, [sp, #8] │ │ │ │ ldrb r3, [sp, #10] │ │ │ │ lsl r0, r0, #7 │ │ │ │ lsl r2, r2, #4 │ │ │ │ and r2, r2, #112 @ 0x70 │ │ │ │ - ldr r1, [pc, #84] @ 35e734 │ │ │ │ + ldr r1, [pc, #84] @ 35e758 │ │ │ │ ldrb ip, [sp, #11] │ │ │ │ and r0, r0, #896 @ 0x380 │ │ │ │ lsl r3, r3, #10 │ │ │ │ orr r0, r0, r2 │ │ │ │ and r3, r3, #7168 @ 0x1c00 │ │ │ │ orr r0, r0, r3 │ │ │ │ - ldr r2, [pc, #60] @ 35e738 │ │ │ │ + ldr r2, [pc, #60] @ 35e75c │ │ │ │ and r3, r1, ip, lsl #13 │ │ │ │ orr r0, r0, r3 │ │ │ │ - ldr r3, [pc, #40] @ 35e730 │ │ │ │ + ldr r3, [pc, #40] @ 35e754 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35e728 │ │ │ │ + bne 35e74c │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r0, ror r9 │ │ │ │ + tsteq fp, ip, asr #18 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - @ instruction: 0x011b18f4 │ │ │ │ + @ instruction: 0x011b18d0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3904] @ 0xf40 │ │ │ │ sub sp, sp, #156 @ 0x9c │ │ │ │ mov r5, r2 │ │ │ │ - ldr r2, [pc, #3432] @ 35f4c4 │ │ │ │ + ldr r2, [pc, #3432] @ 35f4e8 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ - ldr r3, [pc, #3428] @ 35f4c8 │ │ │ │ + ldr r3, [pc, #3428] @ 35f4ec │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r1] │ │ │ │ str r1, [sp, #64] @ 0x40 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r9, [r5, #16] │ │ │ │ ldr r6, [r7, #268] @ 0x10c │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -821670,90 +821679,90 @@ │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r7, #288] @ 0x120 │ │ │ │ str r2, [sp, #28] │ │ │ │ str r3, [sp, #24] │ │ │ │ bl 178e24 │ │ │ │ ldr r8, [r5, #40] @ 0x28 │ │ │ │ subs sl, r0, #0 │ │ │ │ - beq 35f48c │ │ │ │ + beq 35f4b0 │ │ │ │ ldr fp, [sl, #12] │ │ │ │ cmp fp, #1 │ │ │ │ - bls 35e848 │ │ │ │ + bls 35e86c │ │ │ │ mov r0, r8 │ │ │ │ bl 178e24 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35f234 │ │ │ │ + beq 35f258 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ cmp r3, #1 │ │ │ │ - beq 35f234 │ │ │ │ + beq 35f258 │ │ │ │ ldr sl, [sl, #16] │ │ │ │ cmp sl, #1 │ │ │ │ - bls 35e8ac │ │ │ │ + bls 35e8d0 │ │ │ │ mov r0, r8 │ │ │ │ bl 178e24 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ cmp r3, #1 │ │ │ │ - bne 35e8d8 │ │ │ │ + bne 35e8fc │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r1, sl │ │ │ │ sub r0, r3, #1 │ │ │ │ add r0, r0, sl │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ cmp r3, #3 │ │ │ │ str r0, [sp, #24] │ │ │ │ - bne 35e8e4 │ │ │ │ + bne 35e908 │ │ │ │ ldr sl, [r7, #276] @ 0x114 │ │ │ │ lsr sl, sl, r9 │ │ │ │ cmp sl, #1 │ │ │ │ movcc sl, #1 │ │ │ │ str sl, [sp, #60] @ 0x3c │ │ │ │ - b 35e908 │ │ │ │ - bne 35e874 │ │ │ │ + b 35e92c │ │ │ │ + bne 35e898 │ │ │ │ mov r0, r8 │ │ │ │ bl 178e24 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35e8a0 │ │ │ │ + beq 35e8c4 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ cmp r3, #1 │ │ │ │ - bls 35e7ec │ │ │ │ + bls 35e810 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ mul r2, r3, r2 │ │ │ │ str r2, [sp, #28] │ │ │ │ ldr sl, [sl, #16] │ │ │ │ cmp sl, #1 │ │ │ │ - bls 35e8ac │ │ │ │ + bls 35e8d0 │ │ │ │ mov r0, r8 │ │ │ │ bl 178e24 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35e80c │ │ │ │ + beq 35e830 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ cmp r3, #1 │ │ │ │ - bne 35e8d8 │ │ │ │ - b 35e80c │ │ │ │ + bne 35e8fc │ │ │ │ + b 35e830 │ │ │ │ ldr sl, [sl, #16] │ │ │ │ cmp sl, #1 │ │ │ │ - bhi 35e80c │ │ │ │ + bhi 35e830 │ │ │ │ cmp sl, #1 │ │ │ │ - bne 35e8d8 │ │ │ │ + bne 35e8fc │ │ │ │ mov r0, r8 │ │ │ │ bl 178e24 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35e8d8 │ │ │ │ + beq 35e8fc │ │ │ │ ldr r3, [r0, #16] │ │ │ │ cmp r3, #1 │ │ │ │ ldrhi r2, [sp, #24] │ │ │ │ mulhi r2, r3, r2 │ │ │ │ strhi r2, [sp, #24] │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ cmp r3, #3 │ │ │ │ - beq 35e830 │ │ │ │ + beq 35e854 │ │ │ │ cmp r3, #2 │ │ │ │ ldr r3, [r5, #28] │ │ │ │ - ldreq sl, [pc, #3032] @ 35f4cc │ │ │ │ + ldreq sl, [pc, #3032] @ 35f4f0 │ │ │ │ moveq r2, r3 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ umulleq r3, r2, sl, r2 │ │ │ │ ldrne sl, [sp, #60] @ 0x3c │ │ │ │ moveq sl, r2 │ │ │ │ lsreq sl, sl, #2 │ │ │ │ ldrb fp, [r7, #264] @ 0x108 │ │ │ │ @@ -821792,15 +821801,15 @@ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ and r3, r2, r1 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ ands r2, fp, #1 │ │ │ │ ldr r3, [r7, #256] @ 0x100 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ streq r2, [sp, #88] @ 0x58 │ │ │ │ - beq 35e9c8 │ │ │ │ + beq 35e9ec │ │ │ │ ldr r2, [r7, #244] @ 0xf4 │ │ │ │ lsr r2, r2, r9 │ │ │ │ cmp r2, #1 │ │ │ │ movcc r2, #1 │ │ │ │ add r2, r2, #63 @ 0x3f │ │ │ │ bic r3, r2, #63 @ 0x3f │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ @@ -821808,27 +821817,27 @@ │ │ │ │ lsr r9, fp, #3 │ │ │ │ and r3, r2, #3 │ │ │ │ and r9, r9, #1 │ │ │ │ mov r1, r3 │ │ │ │ mov r2, r9 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl 35d66c │ │ │ │ + bl 35d690 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r2, r9 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, r8 │ │ │ │ - bl 35d6f8 │ │ │ │ + bl 35d71c │ │ │ │ tst fp, #48 @ 0x30 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ - beq 35f170 │ │ │ │ + beq 35f194 │ │ │ │ ands r9, fp, #4 │ │ │ │ - bne 35f1d4 │ │ │ │ + bne 35f1f8 │ │ │ │ cmp r6, #15 │ │ │ │ - bls 35f474 │ │ │ │ + bls 35f498 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ and r2, fp, #1 │ │ │ │ sub r9, r3, #3 │ │ │ │ str r2, [sp, #8] │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ clz r9, r9 │ │ │ │ eor r2, r2, #1 │ │ │ │ @@ -821837,28 +821846,28 @@ │ │ │ │ sub r3, r8, #146 @ 0x92 │ │ │ │ bic r3, r3, #2 │ │ │ │ cmp r3, #0 │ │ │ │ cmpne r8, #200 @ 0xc8 │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #0 │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ - bne 35f334 │ │ │ │ + bne 35f358 │ │ │ │ cmp r8, #200 @ 0xc8 │ │ │ │ - beq 35f150 │ │ │ │ + beq 35f174 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ cmp r2, #145 @ 0x91 │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ lsleq fp, r2, #22 │ │ │ │ lsl r6, r1, #30 │ │ │ │ andeq fp, fp, #1069547520 @ 0x3fc00000 │ │ │ │ - beq 35ea9c │ │ │ │ + beq 35eac0 │ │ │ │ mov fp, #201326592 @ 0xc000000 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, #1 │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ moveq r3, #48 @ 0x30 │ │ │ │ @@ -821881,21 +821890,21 @@ │ │ │ │ subs r9, r0, #0 │ │ │ │ ldrne r9, [r9, #56] @ 0x38 │ │ │ │ mov r0, r5 │ │ │ │ subne r9, r9, #1 │ │ │ │ clzne r9, r9 │ │ │ │ lsrne r9, r9, #5 │ │ │ │ lslne r9, r9, #2 │ │ │ │ - bl 35e66c │ │ │ │ + bl 35e690 │ │ │ │ ldr lr, [sp, #24] │ │ │ │ - ldr r2, [pc, #2484] @ 35f4d0 │ │ │ │ - ldr ip, [pc, #2484] @ 35f4d4 │ │ │ │ + ldr r2, [pc, #2484] @ 35f4f4 │ │ │ │ + ldr ip, [pc, #2484] @ 35f4f8 │ │ │ │ and r2, r2, lr, lsl #15 │ │ │ │ ldr lr, [sp, #52] @ 0x34 │ │ │ │ - ldr r1, [pc, #2476] @ 35f4d8 │ │ │ │ + ldr r1, [pc, #2476] @ 35f4fc │ │ │ │ and ip, ip, lr, lsl #7 │ │ │ │ ldr lr, [sp, #36] @ 0x24 │ │ │ │ and r1, r1, sl, lsl #17 │ │ │ │ orr lr, r1, lr │ │ │ │ ldr r1, [r5, #20] │ │ │ │ rsb r3, r8, #31 │ │ │ │ sub r1, r1, #1 │ │ │ │ @@ -821937,48 +821946,48 @@ │ │ │ │ str r9, [r4, #56] @ 0x38 │ │ │ │ mov r0, r8 │ │ │ │ bl 3a604 <__aeabi_ui2f@plt> │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r5, #32] │ │ │ │ bl 3a7cc <__aeabi_fsub@plt> │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ - ldr r3, [pc, #2280] @ 35f4dc │ │ │ │ + ldr r3, [pc, #2280] @ 35f500 │ │ │ │ mov r2, #0 │ │ │ │ bl 3a670 <__aeabi_dmul@plt> │ │ │ │ bl 3ab68 <__aeabi_d2uiz@plt> │ │ │ │ ldrb fp, [r7, #264] @ 0x108 │ │ │ │ tst fp, #4 │ │ │ │ orrne r9, r9, #134217728 @ 0x8000000 │ │ │ │ strne r9, [r4, #56] @ 0x38 │ │ │ │ ldr r9, [r5, #40] @ 0x28 │ │ │ │ sub r1, r9, #416 @ 0x1a0 │ │ │ │ cmp r1, #7 │ │ │ │ lsl r0, r0, #20 │ │ │ │ lsr r0, r0, #20 │ │ │ │ str r0, [r4, #68] @ 0x44 │ │ │ │ - bhi 35ed28 │ │ │ │ + bhi 35ed4c │ │ │ │ mov r2, #133 @ 0x85 │ │ │ │ lsr r2, r2, r1 │ │ │ │ tst r2, #1 │ │ │ │ - beq 35ed28 │ │ │ │ + beq 35ed4c │ │ │ │ ldr r3, [r5, #48] @ 0x30 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ cmp r3, #1 │ │ │ │ ldr r3, [r5, #52] @ 0x34 │ │ │ │ orreq r6, r6, #65536 @ 0x10000 │ │ │ │ streq r6, [r4, #44] @ 0x2c │ │ │ │ cmp r3, #1 │ │ │ │ ldreq r3, [r4, #44] @ 0x2c │ │ │ │ ldr r0, [r5, #12] │ │ │ │ orreq r3, r3, #262144 @ 0x40000 │ │ │ │ streq r3, [r4, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr ip, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35f3a4 │ │ │ │ + beq 35f3c8 │ │ │ │ ldr r3, [r4, #56] @ 0x38 │ │ │ │ add r1, sp, #120 @ 0x78 │ │ │ │ orr r3, r3, #268435456 @ 0x10000000 │ │ │ │ str r3, [r4, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ add r5, r8, #15 │ │ │ │ sub lr, r3, #4 │ │ │ │ @@ -821989,15 +821998,15 @@ │ │ │ │ ldr r3, [r3, r5, lsl #3] │ │ │ │ mla r3, r7, ip, r3 │ │ │ │ adds r3, r3, r2 │ │ │ │ str r3, [r1, #-8] │ │ │ │ adc r3, r0, #0 │ │ │ │ cmp lr, r6 │ │ │ │ str r3, [r1, #-4] │ │ │ │ - bne 35ec94 │ │ │ │ + bne 35ecb8 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ ldr r1, [sp, #124] @ 0x7c │ │ │ │ ldr r0, [r3, #4] │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ str r3, [r4, #60] @ 0x3c │ │ │ │ ldr ip, [sp, #104] @ 0x68 │ │ │ │ ldr r3, [r0, #240] @ 0xf0 │ │ │ │ @@ -822015,15 +822024,15 @@ │ │ │ │ and r3, r3, r2 │ │ │ │ lsl r3, r3, #8 │ │ │ │ ldrd r0, [sp, #128] @ 0x80 │ │ │ │ str r3, [r4, #68] @ 0x44 │ │ │ │ ldrd r2, [sp, #136] @ 0x88 │ │ │ │ strd r0, [r4, #72] @ 0x48 │ │ │ │ strd r2, [r4, #80] @ 0x50 │ │ │ │ - b 35f124 │ │ │ │ + b 35f148 │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ ldr r1, [sp, #84] @ 0x54 │ │ │ │ mla r2, r1, r3, r2 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ adds r3, r2, r3 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ @@ -822032,23 +822041,23 @@ │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ lsr r2, r3, #6 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ and r3, r2, #127 @ 0x7f │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ - bne 35f250 │ │ │ │ + bne 35f274 │ │ │ │ ldr r3, [r7, #256] @ 0x100 │ │ │ │ ldr r2, [r7, #260] @ 0x104 │ │ │ │ lsr r1, r3, #2 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ orr r3, r1, r2, lsl #30 │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ cmp sl, #3 │ │ │ │ - bne 35edac │ │ │ │ + bne 35edd0 │ │ │ │ ldr r2, [r7, #280] @ 0x118 │ │ │ │ ldr r1, [r4, #56] @ 0x38 │ │ │ │ add r2, r7, r2, lsl #3 │ │ │ │ ldr r2, [r2, #-4] │ │ │ │ lsl r2, r2, #11 │ │ │ │ and r2, r2, #125829120 @ 0x7800000 │ │ │ │ orr r2, r1, r2 │ │ │ │ @@ -822066,26 +822075,26 @@ │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ and sl, r3, #255 @ 0xff │ │ │ │ bl 178e24 │ │ │ │ cmp r6, #1 │ │ │ │ ldr r2, [r0, #56] @ 0x38 │ │ │ │ mov r1, r0 │ │ │ │ - bls 35ee14 │ │ │ │ + bls 35ee38 │ │ │ │ str r0, [sp, #88] @ 0x58 │ │ │ │ mov r0, r9 │ │ │ │ str r2, [sp, #104] @ 0x68 │ │ │ │ bl 184de8 │ │ │ │ ldr r1, [sp, #88] @ 0x58 │ │ │ │ ldr r2, [sp, #104] @ 0x68 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35f374 │ │ │ │ + beq 35f398 │ │ │ │ mov ip, #0 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ - ldr r0, [pc, #1724] @ 35f4e0 │ │ │ │ + ldr r0, [pc, #1724] @ 35f504 │ │ │ │ orr r6, r6, #1 │ │ │ │ str r3, [r4, #172] @ 0xac │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [r4, #192] @ 0xc0 │ │ │ │ clz r6, r6 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ rsb r6, r6, #31 │ │ │ │ @@ -822102,20 +822111,20 @@ │ │ │ │ lsr lr, lr, #5 │ │ │ │ orr r0, r0, lr, lsl #13 │ │ │ │ orr r0, r0, ip │ │ │ │ cmp r2, #3 │ │ │ │ orr r2, r0, #5242880 @ 0x500000 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ str r2, [r4, #188] @ 0xbc │ │ │ │ - ldr r2, [pc, #1628] @ 35f4e4 │ │ │ │ + ldr r2, [pc, #1628] @ 35f508 │ │ │ │ and r2, r2, r3, lsl #4 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ orr r2, r2, r3 │ │ │ │ str r2, [r4, #176] @ 0xb0 │ │ │ │ - beq 35f1fc │ │ │ │ + beq 35f220 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [r4, #8] │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [r4, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ str r3, [r4, #16] │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ @@ -822124,27 +822133,27 @@ │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [r4] │ │ │ │ and r6, r6, #3 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r9 │ │ │ │ str r3, [r4, #4] │ │ │ │ - bl 35d788 │ │ │ │ + bl 35d7ac │ │ │ │ cmp r0, #255 @ 0xff │ │ │ │ mov r8, r0 │ │ │ │ - beq 35f124 │ │ │ │ + beq 35f148 │ │ │ │ lsr r2, fp, #3 │ │ │ │ mov r1, r6 │ │ │ │ and r2, r2, #1 │ │ │ │ mov r0, r9 │ │ │ │ - bl 35d7cc │ │ │ │ + bl 35d7f0 │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ cmp r3, #0 │ │ │ │ mov r6, r0 │ │ │ │ - beq 35f1ac │ │ │ │ + beq 35f1d0 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ cmp r3, #0 │ │ │ │ movne r9, #48 @ 0x30 │ │ │ │ mov r3, #20480 @ 0x5000 │ │ │ │ moveq r9, #145 @ 0x91 │ │ │ │ str r3, [sp, #16] │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ @@ -822163,28 +822172,28 @@ │ │ │ │ subs fp, r0, #0 │ │ │ │ ldrne fp, [fp, #56] @ 0x38 │ │ │ │ mov r0, r5 │ │ │ │ subne fp, fp, #1 │ │ │ │ clzne fp, fp │ │ │ │ lsrne fp, fp, #5 │ │ │ │ lslne fp, fp, #2 │ │ │ │ - bl 35e66c │ │ │ │ + bl 35e690 │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ ldr r2, [r4, #48] @ 0x30 │ │ │ │ cmp r3, #2 │ │ │ │ str r2, [r4, #112] @ 0x70 │ │ │ │ ldr r2, [sp, #92] @ 0x5c │ │ │ │ lslne r3, r3, #29 │ │ │ │ moveq r3, #536870912 @ 0x20000000 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [r4, #116] @ 0x74 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ str r3, [r4, #124] @ 0x7c │ │ │ │ - ldr r3, [pc, #1320] @ 35f4d8 │ │ │ │ + ldr r3, [pc, #1320] @ 35f4fc │ │ │ │ orr sl, sl, fp │ │ │ │ and r3, r3, r2, lsl #17 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ add r1, r4, #68 @ 0x44 │ │ │ │ orr r3, r3, r2 │ │ │ │ str r3, [r4, #128] @ 0x80 │ │ │ │ ldr r3, [r4, #56] @ 0x38 │ │ │ │ @@ -822197,15 +822206,15 @@ │ │ │ │ ldr r3, [sp, #28] │ │ │ │ str r3, [r4, #28] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ str r3, [r4, #32] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, #0 │ │ │ │ movne r3, #0 │ │ │ │ - bne 35f014 │ │ │ │ + bne 35f038 │ │ │ │ ldr r3, [r7, #280] @ 0x118 │ │ │ │ ldr r2, [r5, #16] │ │ │ │ sub r3, r3, #1 │ │ │ │ subs r3, r3, r2 │ │ │ │ movne r3, #1 │ │ │ │ strb r3, [r4, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ @@ -822271,93 +822280,93 @@ │ │ │ │ clz r3, r3 │ │ │ │ rsb r3, r3, #31 │ │ │ │ lsl r3, r3, #3 │ │ │ │ orr r2, r2, r1 │ │ │ │ and r3, r3, #24 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [r4, #200] @ 0xc8 │ │ │ │ - ldr r2, [pc, #956] @ 35f4e8 │ │ │ │ - ldr r3, [pc, #920] @ 35f4c8 │ │ │ │ + ldr r2, [pc, #956] @ 35f50c │ │ │ │ + ldr r3, [pc, #920] @ 35f4ec │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #148] @ 0x94 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35f4c0 │ │ │ │ + bne 35f4e4 │ │ │ │ add sp, sp, #156 @ 0x9c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35f40c │ │ │ │ + beq 35f430 │ │ │ │ mov r3, #0 │ │ │ │ mov fp, #981467136 @ 0x3a800000 │ │ │ │ mov r6, r3 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ - b 35ea9c │ │ │ │ + b 35eac0 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ands r2, fp, #1 │ │ │ │ sub r9, r3, #3 │ │ │ │ clz r9, r9 │ │ │ │ lsr r9, r9, #5 │ │ │ │ - beq 35f3f8 │ │ │ │ + beq 35f41c │ │ │ │ cmp r6, #15 │ │ │ │ movhi r6, #0 │ │ │ │ movls r6, #1 │ │ │ │ bic r3, r6, fp, lsr #2 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ eor r3, r3, #1 │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ str r3, [sp, #8] │ │ │ │ - b 35ea40 │ │ │ │ + b 35ea64 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ sub r3, r8, #145 @ 0x91 │ │ │ │ clz r3, r3 │ │ │ │ lsr r3, r3, #5 │ │ │ │ tst r3, r2 │ │ │ │ - beq 35f440 │ │ │ │ + beq 35f464 │ │ │ │ mov r9, #48 @ 0x30 │ │ │ │ mov r3, #20480 @ 0x5000 │ │ │ │ str r3, [sp, #16] │ │ │ │ - b 35ef24 │ │ │ │ + b 35ef48 │ │ │ │ and r3, fp, #1 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ eor r3, r3, #1 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #4] │ │ │ │ sub r9, r3, #3 │ │ │ │ clz r9, r9 │ │ │ │ lsr r9, r9, #5 │ │ │ │ - b 35ea40 │ │ │ │ + b 35ea64 │ │ │ │ ldrb r2, [r1, #52] @ 0x34 │ │ │ │ cmp r2, #6 │ │ │ │ - beq 35ee98 │ │ │ │ + beq 35eebc │ │ │ │ ldr r2, [r5, #24] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ lsl r2, r2, #21 │ │ │ │ lsr r2, r2, #21 │ │ │ │ ldr r0, [r5, #28] │ │ │ │ orr r2, r2, r1, lsl #28 │ │ │ │ - ldr r1, [pc, #708] @ 35f4ec │ │ │ │ + ldr r1, [pc, #708] @ 35f510 │ │ │ │ and r1, r1, r0, lsl #16 │ │ │ │ orr r2, r2, r1 │ │ │ │ str r2, [r4, #204] @ 0xcc │ │ │ │ - b 35ee98 │ │ │ │ + b 35eebc │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r1, fp │ │ │ │ sub r0, r3, #1 │ │ │ │ add r0, r0, fp │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ str r0, [sp, #28] │ │ │ │ - b 35e874 │ │ │ │ + b 35e898 │ │ │ │ add r2, sp, #116 @ 0x74 │ │ │ │ add r1, sp, #112 @ 0x70 │ │ │ │ mov r0, r7 │ │ │ │ - bl 35d854 │ │ │ │ + bl 35d878 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [r4, #72] @ 0x48 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ ldr r3, [r4, #56] @ 0x38 │ │ │ │ ldr r2, [r7, #256] @ 0x100 │ │ │ │ orr r3, r3, #268435456 @ 0x10000000 │ │ │ │ @@ -822392,53 +822401,53 @@ │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ ldr sl, [r5, #44] @ 0x2c │ │ │ │ ldr r9, [r5, #40] @ 0x28 │ │ │ │ ldrb fp, [r7, #264] @ 0x108 │ │ │ │ cmp r0, #1 │ │ │ │ subhi r3, r0, #1 │ │ │ │ orrhi r3, r3, #1 │ │ │ │ - ldrhi r2, [pc, #464] @ 35f4e0 │ │ │ │ + ldrhi r2, [pc, #464] @ 35f504 │ │ │ │ clzhi r3, r3 │ │ │ │ rsbhi r3, r3, #32 │ │ │ │ andhi r2, r2, r3, lsl #12 │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ movls r2, #0 │ │ │ │ orr r3, r1, r3 │ │ │ │ orr r3, r3, r6 │ │ │ │ orr r3, r3, r2 │ │ │ │ str r3, [r4, #84] @ 0x54 │ │ │ │ - b 35ed84 │ │ │ │ + b 35eda8 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ cmp r2, #145 @ 0x91 │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ lsl r6, r1, #30 │ │ │ │ - beq 35f460 │ │ │ │ + beq 35f484 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ mov fp, #201326592 @ 0xc000000 │ │ │ │ str r3, [sp, #20] │ │ │ │ - b 35eab8 │ │ │ │ + b 35eadc │ │ │ │ cmp r2, #3 │ │ │ │ movne ip, #262144 @ 0x40000 │ │ │ │ - bne 35ee18 │ │ │ │ + bne 35ee3c │ │ │ │ ldrb ip, [r1, #52] @ 0x34 │ │ │ │ cmp ip, #6 │ │ │ │ - bne 35ee14 │ │ │ │ + bne 35ee38 │ │ │ │ ldrb ip, [r1, #53] @ 0x35 │ │ │ │ sub ip, ip, #6 │ │ │ │ clz ip, ip │ │ │ │ lsr ip, ip, #5 │ │ │ │ lsl ip, ip, #18 │ │ │ │ - b 35ee18 │ │ │ │ + b 35ee3c │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ add r1, sp, #120 @ 0x78 │ │ │ │ sub lr, r3, #4 │ │ │ │ add r6, r3, #8 │ │ │ │ lsl r5, r8, #3 │ │ │ │ ldr r7, [lr, #4]! │ │ │ │ add r1, r1, #8 │ │ │ │ @@ -822450,103 +822459,103 @@ │ │ │ │ ldreq r7, [r9, #4] │ │ │ │ mla r3, ip, r7, r3 │ │ │ │ adds r3, r3, r2 │ │ │ │ str r3, [r1, #-8] │ │ │ │ adc r3, r0, #0 │ │ │ │ cmp lr, r6 │ │ │ │ str r3, [r1, #-4] │ │ │ │ - bne 35f3b8 │ │ │ │ - b 35ecc0 │ │ │ │ + bne 35f3dc │ │ │ │ + b 35ece4 │ │ │ │ mov r3, #1 │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str r2, [sp, #8] │ │ │ │ - b 35ea40 │ │ │ │ + b 35ea64 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ cmp r2, #145 @ 0x91 │ │ │ │ movne r3, #0 │ │ │ │ andeq r3, r3, #1 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ cmp r3, #0 │ │ │ │ lsl r6, r2, #30 │ │ │ │ - bne 35ea94 │ │ │ │ + bne 35eab8 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ lsl fp, r3, #22 │ │ │ │ and fp, fp, #1069547520 @ 0x3fc00000 │ │ │ │ - b 35ea9c │ │ │ │ + b 35eac0 │ │ │ │ ldr r2, [sp, #100] @ 0x64 │ │ │ │ and r9, r8, #255 @ 0xff │ │ │ │ orrs r3, r3, r2 │ │ │ │ - bne 35f1c8 │ │ │ │ - ldr r3, [pc, #152] @ 35f4f0 │ │ │ │ + bne 35f1ec │ │ │ │ + ldr r3, [pc, #152] @ 35f514 │ │ │ │ and r3, r3, r8, lsl #7 │ │ │ │ str r3, [sp, #16] │ │ │ │ - b 35ef24 │ │ │ │ + b 35ef48 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ lsl fp, r2, #22 │ │ │ │ and fp, fp, #1069547520 @ 0x3fc00000 │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ - b 35eab8 │ │ │ │ + b 35eadc │ │ │ │ mov r3, #1 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str r9, [sp, #96] @ 0x60 │ │ │ │ str r9, [sp, #4] │ │ │ │ str r9, [sp, #8] │ │ │ │ - b 35ea40 │ │ │ │ + b 35ea64 │ │ │ │ mov r0, r8 │ │ │ │ bl 178e24 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35e8d8 │ │ │ │ + beq 35e8fc │ │ │ │ ldr r3, [r0, #12] │ │ │ │ cmp r3, #1 │ │ │ │ - bls 35e8c4 │ │ │ │ + bls 35e8e8 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ mov r0, r8 │ │ │ │ mul r2, r3, r2 │ │ │ │ str r2, [sp, #28] │ │ │ │ bl 178e24 │ │ │ │ - b 35e8bc │ │ │ │ + b 35e8e0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011b1898 │ │ │ │ + tsteq fp, r4, ror r8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - bge fee09f80 │ │ │ │ + bge fee09fa4 │ │ │ │ svccc 0x00ff8000 │ │ │ │ svcne 0x00ffff80 │ │ │ │ svccc 0x00fe0000 │ │ │ │ rsbsmi r0, r0, r0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ svceq 0x00fff800 │ │ │ │ - tsteq fp, ip, asr #29 │ │ │ │ + tsteq fp, r8, lsr #29 │ │ │ │ ldrbeq r0, [pc, r0]! │ │ │ │ andeq r7, r0, r0, lsl #31 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ mov fp, r2 │ │ │ │ - ldr r2, [pc, #368] @ 35f680 │ │ │ │ - ldr r3, [pc, #368] @ 35f684 │ │ │ │ + ldr r2, [pc, #368] @ 35f6a4 │ │ │ │ + ldr r3, [pc, #368] @ 35f6a8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ mov r6, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ mov r3, #0 │ │ │ │ bl 178e24 │ │ │ │ ldr r9, [sp, #104] @ 0x68 │ │ │ │ ldr sl, [sp, #108] @ 0x6c │ │ │ │ subs r7, r0, #0 │ │ │ │ - beq 35f554 │ │ │ │ + beq 35f578 │ │ │ │ ldr r5, [r7, #24] │ │ │ │ cmp r5, #7 │ │ │ │ - bhi 35f664 │ │ │ │ + bhi 35f688 │ │ │ │ mov r5, #1 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r3 │ │ │ │ mov r2, r5 │ │ │ │ and r0, r9, #63 @ 0x3f │ │ │ │ bl 3b018 <__aeabi_uldivmod@plt> │ │ │ │ mov r2, #56 @ 0x38 │ │ │ │ @@ -822567,26 +822576,26 @@ │ │ │ │ orr r0, r0, ip, lsl #24 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b570 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 35d6f8 │ │ │ │ + bl 35d71c │ │ │ │ mov r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ lsl r5, r5, #16 │ │ │ │ orr r5, r5, #-2147483632 @ 0x80000010 │ │ │ │ mov fp, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 35d66c │ │ │ │ + bl 35d690 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, sp │ │ │ │ - bl 35e66c │ │ │ │ + bl 35e690 │ │ │ │ cmp r7, #0 │ │ │ │ ldrne r2, [r7, #56] @ 0x38 │ │ │ │ lsl r3, r6, #22 │ │ │ │ and r3, r3, #1069547520 @ 0x3fc00000 │ │ │ │ str r5, [r4, #8] │ │ │ │ str r9, [r4, #16] │ │ │ │ str sl, [r4, #20] │ │ │ │ @@ -822594,37 +822603,37 @@ │ │ │ │ orr r0, r0, fp, lsl #30 │ │ │ │ clzne r2, r2 │ │ │ │ orr r3, r3, r0 │ │ │ │ lsrne r2, r2, #5 │ │ │ │ orrne r3, r3, r2, lsl #2 │ │ │ │ str r3, [r4] │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ - ldr r2, [pc, #80] @ 35f688 │ │ │ │ + ldr r2, [pc, #80] @ 35f6ac │ │ │ │ bic r8, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - ldr r3, [pc, #68] @ 35f684 │ │ │ │ + ldr r3, [pc, #68] @ 35f6a8 │ │ │ │ add r2, pc, r2 │ │ │ │ str r8, [r4, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35f67c │ │ │ │ + bne 35f6a0 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ lsr r5, r5, #3 │ │ │ │ ldr r0, [sp, #112] @ 0x70 │ │ │ │ mov r1, r5 │ │ │ │ bl 3b1f8 <__aeabi_uidiv@plt> │ │ │ │ str r0, [sp, #112] @ 0x70 │ │ │ │ - b 35f558 │ │ │ │ + b 35f57c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r8, ror #21 │ │ │ │ + tsteq fp, r4, asr #21 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011b09bc │ │ │ │ + @ instruction: 0x011b0998 │ │ │ │ mov r3, #1 │ │ │ │ mov ip, #0 │ │ │ │ str r1, [r0, #268] @ 0x10c │ │ │ │ str r1, [r0, #296] @ 0x128 │ │ │ │ mov r1, #84 @ 0x54 │ │ │ │ str r3, [r0, #272] @ 0x110 │ │ │ │ str r3, [r0, #276] @ 0x114 │ │ │ │ @@ -822632,78 +822641,78 @@ │ │ │ │ strb ip, [r0, #266] @ 0x10a │ │ │ │ str ip, [r0, #300] @ 0x12c │ │ │ │ str r1, [r0, #288] @ 0x120 │ │ │ │ str r3, [r0, #284] @ 0x11c │ │ │ │ bx lr │ │ │ │ ldrb r3, [r0, #264] @ 0x108 │ │ │ │ tst r3, #1 │ │ │ │ - beq 35f6f0 │ │ │ │ + beq 35f714 │ │ │ │ tst r3, #4 │ │ │ │ - bne 35f730 │ │ │ │ + bne 35f754 │ │ │ │ ldr r2, [r0, #268] @ 0x10c │ │ │ │ lsr r2, r2, r1 │ │ │ │ cmp r2, #15 │ │ │ │ - bls 35f73c │ │ │ │ - ldr r0, [pc, #112] @ 35f75c │ │ │ │ + bls 35f760 │ │ │ │ + ldr r0, [pc, #112] @ 35f780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ tst r3, #48 @ 0x30 │ │ │ │ - beq 35f710 │ │ │ │ + beq 35f734 │ │ │ │ tst r3, #4 │ │ │ │ - bne 35f710 │ │ │ │ + bne 35f734 │ │ │ │ ldr r2, [r0, #268] @ 0x10c │ │ │ │ lsr r2, r2, r1 │ │ │ │ cmp r2, #15 │ │ │ │ - bls 35f750 │ │ │ │ + bls 35f774 │ │ │ │ tst r3, #48 @ 0x30 │ │ │ │ - beq 35f724 │ │ │ │ - ldr r0, [pc, #64] @ 35f760 │ │ │ │ + beq 35f748 │ │ │ │ + ldr r0, [pc, #64] @ 35f784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #56] @ 35f764 │ │ │ │ + ldr r0, [pc, #56] @ 35f788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #48] @ 35f768 │ │ │ │ + ldr r0, [pc, #48] @ 35f78c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ tst r3, #48 @ 0x30 │ │ │ │ - beq 35f710 │ │ │ │ - ldr r0, [pc, #32] @ 35f76c │ │ │ │ + beq 35f734 │ │ │ │ + ldr r0, [pc, #32] @ 35f790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #24] @ 35f770 │ │ │ │ + ldr r0, [pc, #24] @ 35f794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq r4, lr, r0, asr #20 │ │ │ │ - addseq r4, lr, r4, lsl sl │ │ │ │ - adceq r0, ip, ip, asr #32 │ │ │ │ - @ instruction: 0x009e49f4 │ │ │ │ - adceq r0, ip, ip, lsr #32 │ │ │ │ - adceq r0, ip, r0, lsr #32 │ │ │ │ + addseq r4, lr, ip, lsr sl │ │ │ │ + addseq r4, lr, r0, lsl sl │ │ │ │ + adceq r0, ip, r8, asr #32 │ │ │ │ + @ instruction: 0x009e49f0 │ │ │ │ + adceq r0, ip, r8, lsr #32 │ │ │ │ + adceq r0, ip, ip, lsl r0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3936] @ 0xf60 │ │ │ │ - ldr r3, [pc, #392] @ 35f914 │ │ │ │ + ldr r3, [pc, #392] @ 35f938 │ │ │ │ sub sp, sp, #124 @ 0x7c │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r6, [pc, #384] @ 35f918 │ │ │ │ + ldr r6, [pc, #384] @ 35f93c │ │ │ │ str r3, [sp, #116] @ 0x74 │ │ │ │ - ldr r3, [pc, #380] @ 35f91c │ │ │ │ + ldr r3, [pc, #380] @ 35f940 │ │ │ │ add r6, pc, r6 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r8, r0 │ │ │ │ mov fp, #0 │ │ │ │ mov r5, r0 │ │ │ │ mov sl, r6 │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ - ldr r3, [pc, #348] @ 35f920 │ │ │ │ + ldr r3, [pc, #348] @ 35f944 │ │ │ │ cmp r9, #0 │ │ │ │ - beq 35f90c │ │ │ │ + beq 35f930 │ │ │ │ ldr r3, [sl, r3] │ │ │ │ ldr r0, [r8, #288] @ 0x120 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ bl 178e24 │ │ │ │ ldr r2, [r8, #240] @ 0xf0 │ │ │ │ mov r1, #1 │ │ │ │ @@ -822735,15 +822744,15 @@ │ │ │ │ str r2, [sp, #104] @ 0x68 │ │ │ │ ldrd r2, [ip] │ │ │ │ mov r1, fp │ │ │ │ strd r2, [sp, #88] @ 0x58 │ │ │ │ ldrd r6, [r8, #248] @ 0xf8 │ │ │ │ str r0, [sp, #100] @ 0x64 │ │ │ │ mov r0, r8 │ │ │ │ - bl 35f6c0 │ │ │ │ + bl 35f6e4 │ │ │ │ ldrd r2, [sp, #88] @ 0x58 │ │ │ │ ldr ip, [sp, #100] @ 0x64 │ │ │ │ strd r2, [sp, #56] @ 0x38 │ │ │ │ ldr r2, [sp, #104] @ 0x68 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ @@ -822776,95 +822785,95 @@ │ │ │ │ str r2, [sp, #8] │ │ │ │ mov r1, #1 │ │ │ │ ldr r2, [sp, #112] @ 0x70 │ │ │ │ add fp, fp, #1 │ │ │ │ stm sp, {ip, lr} │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp fp, #15 │ │ │ │ - bne 35f7b8 │ │ │ │ + bne 35f7dc │ │ │ │ add sp, sp, #124 @ 0x7c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - addseq r2, ip, r8, lsl r7 │ │ │ │ - tsteq fp, ip, asr r8 │ │ │ │ - umullseq r4, lr, r8, r9 │ │ │ │ + addseq r2, ip, r4, lsl r7 │ │ │ │ + tsteq fp, r8, lsr r8 │ │ │ │ + umullseq r4, lr, r4, r9 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ add r1, r1, #7 │ │ │ │ lsr r1, r1, #3 │ │ │ │ add r1, r1, #63 @ 0x3f │ │ │ │ add r2, r2, #7 │ │ │ │ cmp r3, #2 │ │ │ │ bic r1, r1, #63 @ 0x3f │ │ │ │ lsr r2, r2, #3 │ │ │ │ - beq 35f978 │ │ │ │ + beq 35f99c │ │ │ │ cmp r3, #4 │ │ │ │ - beq 35f974 │ │ │ │ + beq 35f998 │ │ │ │ mul r3, r2, r1 │ │ │ │ mov ip, #0 │ │ │ │ lsl r3, r3, #1 │ │ │ │ add r3, r3, #4096 @ 0x1000 │ │ │ │ str ip, [r0] │ │ │ │ stmib r0, {r1, r2, ip} │ │ │ │ str ip, [r0, #16] │ │ │ │ str ip, [r0, #20] │ │ │ │ str r3, [r0, #24] │ │ │ │ bx lr │ │ │ │ lsl r1, r1, #1 │ │ │ │ lsl r2, r2, #1 │ │ │ │ - b 35f94c │ │ │ │ + b 35f970 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ bl 2c9fe4 │ │ │ │ - ldr r2, [pc, #164] @ 35fa44 │ │ │ │ - ldr r5, [pc, #164] @ 35fa48 │ │ │ │ + ldr r2, [pc, #164] @ 35fa68 │ │ │ │ + ldr r5, [pc, #164] @ 35fa6c │ │ │ │ add r2, pc, r2 │ │ │ │ add r5, pc, r5 │ │ │ │ ldrb r3, [r0] │ │ │ │ sub r3, r3, #2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 35fa34 │ │ │ │ + bhi 35fa58 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #128] @ 35fa4c │ │ │ │ - ldr r3, [pc, #128] @ 35fa50 │ │ │ │ + ldr r2, [pc, #128] @ 35fa70 │ │ │ │ + ldr r3, [pc, #128] @ 35fa74 │ │ │ │ ldr r2, [r5, r2] │ │ │ │ ldr r0, [r5, r3] │ │ │ │ ldr r3, [r2] │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r2, [pc, #108] @ 35fa54 │ │ │ │ - ldr r3, [pc, #108] @ 35fa58 │ │ │ │ + ldr r2, [pc, #108] @ 35fa78 │ │ │ │ + ldr r3, [pc, #108] @ 35fa7c │ │ │ │ ldr r2, [r5, r2] │ │ │ │ ldr r0, [r5, r3] │ │ │ │ ldr r3, [r2] │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r2, [pc, #88] @ 35fa5c │ │ │ │ - ldr r3, [pc, #88] @ 35fa60 │ │ │ │ + ldr r2, [pc, #88] @ 35fa80 │ │ │ │ + ldr r3, [pc, #88] @ 35fa84 │ │ │ │ ldr r2, [r5, r2] │ │ │ │ ldr r0, [r5, r3] │ │ │ │ ldr r3, [r2] │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r2, [pc, #68] @ 35fa64 │ │ │ │ - ldr r3, [pc, #68] @ 35fa68 │ │ │ │ + ldr r2, [pc, #68] @ 35fa88 │ │ │ │ + ldr r3, [pc, #68] @ 35fa8c │ │ │ │ ldr r2, [r5, r2] │ │ │ │ ldr r0, [r5, r3] │ │ │ │ ldr r3, [r2] │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - adcseq sp, r0, ip, asr #21 │ │ │ │ - tsteq fp, r4, asr r6 │ │ │ │ + adcseq sp, r0, r8, asr #21 │ │ │ │ + tsteq fp, r0, lsr r6 │ │ │ │ andeq r1, r0, ip, lsr #15 │ │ │ │ andeq r1, r0, r4, lsr #2 │ │ │ │ andeq r1, r0, r4, ror #10 │ │ │ │ andeq r1, r0, r4, ror #11 │ │ │ │ ldrdeq r1, [r0], -ip │ │ │ │ andeq r1, r0, r8, lsr #3 │ │ │ │ muleq r0, r0, r2 │ │ │ │ @@ -822872,296 +822881,296 @@ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #12] │ │ │ │ cmp r0, #0 │ │ │ │ - blt 35fa90 │ │ │ │ + blt 35fab4 │ │ │ │ bl 3a16c │ │ │ │ add r0, r4, #20 │ │ │ │ - bl 95cd04 │ │ │ │ + bl 95cd24 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, lr} │ │ │ │ b 3bb4c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ - ldr r2, [pc, #528] @ 35fccc │ │ │ │ + ldr r2, [pc, #528] @ 35fcf0 │ │ │ │ sub sp, sp, #28 │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [sp, #8] │ │ │ │ mov r3, r1 │ │ │ │ - ldr r2, [pc, #512] @ 35fcd0 │ │ │ │ + ldr r2, [pc, #512] @ 35fcf4 │ │ │ │ str r3, [sp, #4] │ │ │ │ - ldr r3, [pc, #508] @ 35fcd4 │ │ │ │ + ldr r3, [pc, #508] @ 35fcf8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r6, #0 │ │ │ │ add r1, sp, #16 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ mov r9, r0 │ │ │ │ str r6, [sp, #16] │ │ │ │ bl 22a080 │ │ │ │ ldr r5, [sp, #16] │ │ │ │ cmp r5, r6 │ │ │ │ str r0, [sp] │ │ │ │ - beq 35fc80 │ │ │ │ - ldr r3, [pc, #452] @ 35fcd8 │ │ │ │ - ldr fp, [pc, #452] @ 35fcdc │ │ │ │ - ldr sl, [pc, #452] @ 35fce0 │ │ │ │ + beq 35fca4 │ │ │ │ + ldr r3, [pc, #452] @ 35fcfc │ │ │ │ + ldr fp, [pc, #452] @ 35fd00 │ │ │ │ + ldr sl, [pc, #452] @ 35fd04 │ │ │ │ sub r8, r0, #4 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r8 │ │ │ │ str r8, [sp, #12] │ │ │ │ add fp, pc, fp │ │ │ │ add sl, pc, sl │ │ │ │ mov r8, r3 │ │ │ │ - b 35fb50 │ │ │ │ + b 35fb74 │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r3, r6 │ │ │ │ - bls 35fc38 │ │ │ │ + bls 35fc5c │ │ │ │ mov r1, #32 │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 35fcb8 │ │ │ │ + beq 35fcdc │ │ │ │ str r9, [r4, #8] │ │ │ │ ldr r0, [r7, #4]! │ │ │ │ bl 3a3c4 │ │ │ │ str r0, [r4, #12] │ │ │ │ bl 22a55c │ │ │ │ subs r5, r0, #0 │ │ │ │ - beq 35fc44 │ │ │ │ + beq 35fc68 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ mov r1, #12 │ │ │ │ add r0, r4, #20 │ │ │ │ str fp, [r4, #4] │ │ │ │ - bl 95ccdc │ │ │ │ + bl 95ccfc │ │ │ │ mov r3, #0 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #16] │ │ │ │ bl 3be7c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35fb38 │ │ │ │ + beq 35fb5c │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ bl 3be7c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 35fb38 │ │ │ │ - ldr r1, [pc, #280] @ 35fce4 │ │ │ │ + beq 35fb5c │ │ │ │ + ldr r1, [pc, #280] @ 35fd08 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3be7c │ │ │ │ cmp r0, #0 │ │ │ │ - bne 35fb38 │ │ │ │ + bne 35fb5c │ │ │ │ ldr r2, [sp, #8] │ │ │ │ - ldr r3, [pc, #256] @ 35fce8 │ │ │ │ + ldr r3, [pc, #256] @ 35fd0c │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ str r3, [r4] │ │ │ │ ldr r0, [r4, #12] │ │ │ │ ldr r2, [sp, #4] │ │ │ │ bl 22f320 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ cmp r4, #0 │ │ │ │ - beq 35fb40 │ │ │ │ + beq 35fb64 │ │ │ │ ldrb r3, [r4, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 35fcb8 │ │ │ │ + bne 35fcdc │ │ │ │ ldr r3, [r4, #600] @ 0x258 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ add r6, r6, #1 │ │ │ │ cmp r3, r6 │ │ │ │ - bhi 35fb50 │ │ │ │ + bhi 35fb74 │ │ │ │ ldr r8, [sp, #12] │ │ │ │ mov r5, #0 │ │ │ │ - b 35fc5c │ │ │ │ + b 35fc80 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ ldr r8, [sp, #12] │ │ │ │ bl 3a16c │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 35fc80 │ │ │ │ + beq 35fca4 │ │ │ │ mov r4, #0 │ │ │ │ ldr r0, [r8, #4]! │ │ │ │ bl 3a16c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ add r4, r4, #1 │ │ │ │ cmp r3, r4 │ │ │ │ - bhi 35fc68 │ │ │ │ + bhi 35fc8c │ │ │ │ ldr r0, [sp] │ │ │ │ bl 3bb4c │ │ │ │ - ldr r2, [pc, #92] @ 35fcec │ │ │ │ - ldr r3, [pc, #64] @ 35fcd4 │ │ │ │ + ldr r2, [pc, #92] @ 35fd10 │ │ │ │ + ldr r3, [pc, #64] @ 35fcf8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35fcc8 │ │ │ │ + bne 35fcec │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r8, [sp, #12] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r5, r4 │ │ │ │ - b 35fc5c │ │ │ │ + b 35fc80 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, ip, lsr r5 │ │ │ │ - tsteq fp, r4, lsr #10 │ │ │ │ + tsteq fp, r8, lsl r5 │ │ │ │ + tsteq fp, r0, lsl #10 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x009c11f4 │ │ │ │ + @ instruction: 0x009c11f0 │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - addseq r0, pc, r4, lsr #1 │ │ │ │ - addseq r1, ip, r8, ror r1 │ │ │ │ + addseq r0, pc, r0, lsr #1 │ │ │ │ + addseq r1, ip, r4, ror r1 │ │ │ │ @ instruction: 0x00000fb4 │ │ │ │ - tsteq fp, r8, ror #6 │ │ │ │ + tsteq fp, r4, asr #6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ - ldr ip, [pc, #416] @ 35fea8 │ │ │ │ - ldr r2, [pc, #416] @ 35feac │ │ │ │ + ldr ip, [pc, #416] @ 35fecc │ │ │ │ + ldr r2, [pc, #416] @ 35fed0 │ │ │ │ sub sp, sp, #16 │ │ │ │ add ip, pc, ip │ │ │ │ ldr r2, [ip, r2] │ │ │ │ add r5, sp, #4 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, r5 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #12] │ │ │ │ mov r2, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 3605c0 │ │ │ │ - ldr r4, [pc, #368] @ 35feb0 │ │ │ │ + bl 3605e4 │ │ │ │ + ldr r4, [pc, #368] @ 35fed4 │ │ │ │ add r4, pc, r4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 35fda0 │ │ │ │ + bne 35fdc4 │ │ │ │ add r6, sp, #8 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ mov r1, r6 │ │ │ │ - bl 360e30 │ │ │ │ + bl 360e54 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 35fd98 │ │ │ │ + bne 35fdbc │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r2, [r0, #24] │ │ │ │ bic r3, r2, #15 │ │ │ │ cmp r3, #144 @ 0x90 │ │ │ │ - beq 35fe18 │ │ │ │ - bhi 35fdd0 │ │ │ │ + beq 35fe3c │ │ │ │ + bhi 35fdf4 │ │ │ │ cmp r3, #80 @ 0x50 │ │ │ │ - beq 35fe18 │ │ │ │ - bhi 35fe08 │ │ │ │ + beq 35fe3c │ │ │ │ + bhi 35fe2c │ │ │ │ sub r3, r3, #48 @ 0x30 │ │ │ │ bics r3, r3, #31 │ │ │ │ - beq 35fe68 │ │ │ │ + beq 35fe8c │ │ │ │ mov r0, r6 │ │ │ │ - bl 361260 │ │ │ │ + bl 361284 │ │ │ │ mov r0, r5 │ │ │ │ - bl 360714 │ │ │ │ + bl 360738 │ │ │ │ mov r0, #0 │ │ │ │ - ldr r2, [pc, #264] @ 35feb4 │ │ │ │ - ldr r3, [pc, #252] @ 35feac │ │ │ │ + ldr r2, [pc, #264] @ 35fed8 │ │ │ │ + ldr r3, [pc, #252] @ 35fed0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 35fea4 │ │ │ │ + bne 35fec8 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r3, #256 @ 0x100 │ │ │ │ - beq 35fdfc │ │ │ │ - bls 35fe50 │ │ │ │ + beq 35fe20 │ │ │ │ + bls 35fe74 │ │ │ │ cmp r3, #320 @ 0x140 │ │ │ │ - beq 35fdfc │ │ │ │ - bhi 35fe74 │ │ │ │ + beq 35fe20 │ │ │ │ + bhi 35fe98 │ │ │ │ cmp r3, #288 @ 0x120 │ │ │ │ - beq 35fdfc │ │ │ │ + beq 35fe20 │ │ │ │ bic r2, r2, #47 @ 0x2f │ │ │ │ cmp r2, #272 @ 0x110 │ │ │ │ - bne 35fd90 │ │ │ │ - ldr r3, [pc, #180] @ 35feb8 │ │ │ │ + bne 35fdb4 │ │ │ │ + ldr r3, [pc, #180] @ 35fedc │ │ │ │ ldr r3, [r4, r3] │ │ │ │ - b 35fe20 │ │ │ │ + b 35fe44 │ │ │ │ cmp r3, #96 @ 0x60 │ │ │ │ - beq 35fe68 │ │ │ │ + beq 35fe8c │ │ │ │ cmp r3, #128 @ 0x80 │ │ │ │ - bne 35fd90 │ │ │ │ - ldr r3, [pc, #156] @ 35febc │ │ │ │ + bne 35fdb4 │ │ │ │ + ldr r3, [pc, #156] @ 35fee0 │ │ │ │ ldr r3, [r4, r3] │ │ │ │ blx r3 │ │ │ │ subs r3, r0, #0 │ │ │ │ - beq 35fd90 │ │ │ │ + beq 35fdb4 │ │ │ │ ldr r2, [r3, #644] @ 0x284 │ │ │ │ cmp r2, #0 │ │ │ │ movne r2, #1 │ │ │ │ movne r0, r3 │ │ │ │ strbne r2, [r3, #920] @ 0x398 │ │ │ │ - bne 35fda4 │ │ │ │ + bne 35fdc8 │ │ │ │ ldr r3, [r3, #600] @ 0x258 │ │ │ │ blx r3 │ │ │ │ - b 35fda0 │ │ │ │ + b 35fdc4 │ │ │ │ cmp r3, #192 @ 0xc0 │ │ │ │ - beq 35fdfc │ │ │ │ - bhi 35fe8c │ │ │ │ + beq 35fe20 │ │ │ │ + bhi 35feb0 │ │ │ │ cmp r3, #160 @ 0xa0 │ │ │ │ - beq 35fe18 │ │ │ │ - b 35fd90 │ │ │ │ - ldr r3, [pc, #80] @ 35fec0 │ │ │ │ + beq 35fe3c │ │ │ │ + b 35fdb4 │ │ │ │ + ldr r3, [pc, #80] @ 35fee4 │ │ │ │ ldr r3, [r4, r3] │ │ │ │ - b 35fe20 │ │ │ │ + b 35fe44 │ │ │ │ bic r2, r2, #31 │ │ │ │ cmp r2, #352 @ 0x160 │ │ │ │ - beq 35fdfc │ │ │ │ + beq 35fe20 │ │ │ │ cmp r3, #400 @ 0x190 │ │ │ │ - bne 35fd90 │ │ │ │ - b 35fdfc │ │ │ │ + bne 35fdb4 │ │ │ │ + b 35fe20 │ │ │ │ cmp r3, #224 @ 0xe0 │ │ │ │ - beq 35fdfc │ │ │ │ + beq 35fe20 │ │ │ │ bic r2, r2, #47 @ 0x2f │ │ │ │ cmp r2, #208 @ 0xd0 │ │ │ │ - bne 35fd90 │ │ │ │ - b 35fdfc │ │ │ │ + bne 35fdb4 │ │ │ │ + b 35fe20 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, ip, ror #5 │ │ │ │ + tsteq fp, r8, asr #5 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011b02bc │ │ │ │ - tsteq fp, ip, asr #4 │ │ │ │ + @ instruction: 0x011b0298 │ │ │ │ + tsteq fp, r8, lsr #4 │ │ │ │ andeq r1, r0, ip, lsl r9 │ │ │ │ muleq r0, ip, r5 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 1a0c50 │ │ │ │ - ldr r3, [pc, #16] @ 35fef0 │ │ │ │ + ldr r3, [pc, #16] @ 35ff14 │ │ │ │ mov r2, #0 │ │ │ │ pop {r4, lr} │ │ │ │ add r3, pc, r3 │ │ │ │ mov r1, r2 │ │ │ │ - b 83acc8 │ │ │ │ + b 83ace8 │ │ │ │ @ instruction: 0xfffffe04 │ │ │ │ ldr r3, [r1] │ │ │ │ push {r4, lr} │ │ │ │ ldr r4, [r1, #24] │ │ │ │ ldr lr, [r1, #28] │ │ │ │ str r3, [r0, #4] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ @@ -823184,15 +823193,15 @@ │ │ │ │ orrs lr, r4, lr │ │ │ │ ldrne r2, [r0, #16] │ │ │ │ orrne r2, r2, #-2147483648 @ 0x80000000 │ │ │ │ strne r2, [r0, #16] │ │ │ │ ldr r2, [r0] │ │ │ │ ldr r2, [r2, #24] │ │ │ │ cmp r2, #191 @ 0xbf │ │ │ │ - bls 35ff84 │ │ │ │ + bls 35ffa8 │ │ │ │ lsr r3, r3, #8 │ │ │ │ ldr r2, [r1, #32] │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ str r3, [r0, #36] @ 0x24 │ │ │ │ str r2, [r0, #40] @ 0x28 │ │ │ │ pop {r4, pc} │ │ │ │ sub ip, r2, #80 @ 0x50 │ │ │ │ @@ -823212,146 +823221,146 @@ │ │ │ │ str r2, [r0, #40] @ 0x28 │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r8, r2 │ │ │ │ - ldr r2, [pc, #364] @ 36014c │ │ │ │ + ldr r2, [pc, #364] @ 360170 │ │ │ │ mov r7, r3 │ │ │ │ - ldr r3, [pc, #360] @ 360150 │ │ │ │ + ldr r3, [pc, #360] @ 360174 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #48 @ 0x30 │ │ │ │ subs r6, r0, #0 │ │ │ │ mov sl, r1 │ │ │ │ mov r9, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ mov r3, #0 │ │ │ │ - bne 3600d0 │ │ │ │ + bne 3600f4 │ │ │ │ mov r2, #36 @ 0x24 │ │ │ │ mov r1, #0 │ │ │ │ add r0, sp, #4 │ │ │ │ bl 3b570 │ │ │ │ ldr r4, [r6, #200] @ 0xc8 │ │ │ │ add r5, r6, #196 @ 0xc4 │ │ │ │ cmp r5, r4 │ │ │ │ str sl, [sp] │ │ │ │ sub r4, r4, #48 @ 0x30 │ │ │ │ - bne 360048 │ │ │ │ - b 360088 │ │ │ │ + bne 36006c │ │ │ │ + b 3600ac │ │ │ │ ldr r4, [r4, #52] @ 0x34 │ │ │ │ cmp r5, r4 │ │ │ │ sub r4, r4, #48 @ 0x30 │ │ │ │ - beq 360088 │ │ │ │ + beq 3600ac │ │ │ │ ldr r3, [r4, #4] │ │ │ │ cmp r3, sl │ │ │ │ - bne 360038 │ │ │ │ + bne 36005c │ │ │ │ mov r1, #1 │ │ │ │ add r0, r4, #56 @ 0x38 │ │ │ │ - bl d1daf0 │ │ │ │ + bl d1db10 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 360134 │ │ │ │ + bne 360158 │ │ │ │ ldr r2, [r4, #48] @ 0x30 │ │ │ │ ldr r3, [r4, #52] @ 0x34 │ │ │ │ cmp r7, #0 │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ str r0, [r4, #52] @ 0x34 │ │ │ │ str r0, [r4, #48] @ 0x30 │ │ │ │ ldreq r7, [r4, #72] @ 0x48 │ │ │ │ ldr r0, [r9, #24] │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ mov r2, sp │ │ │ │ mov r1, #68 @ 0x44 │ │ │ │ bl 3b24c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 3600e8 │ │ │ │ - ldr r2, [pc, #168] @ 360154 │ │ │ │ - ldr r3, [pc, #160] @ 360150 │ │ │ │ + beq 36010c │ │ │ │ + ldr r2, [pc, #168] @ 360178 │ │ │ │ + ldr r3, [pc, #160] @ 360174 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 360148 │ │ │ │ + bne 36016c │ │ │ │ add sp, sp, #48 @ 0x30 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r3, r9 │ │ │ │ ldr r9, [r9] │ │ │ │ cmp r9, #0 │ │ │ │ - bne 3600d0 │ │ │ │ + bne 3600f4 │ │ │ │ mov r9, r3 │ │ │ │ - b 36000c │ │ │ │ + b 360030 │ │ │ │ mov r1, #80 @ 0x50 │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 360140 │ │ │ │ - bl d1e86c │ │ │ │ + beq 360164 │ │ │ │ + bl d1e88c │ │ │ │ mov sl, #1 │ │ │ │ str sl, [r4, #56] @ 0x38 │ │ │ │ mov r1, sp │ │ │ │ mov r0, r4 │ │ │ │ str r6, [r4] │ │ │ │ - bl 35fef4 │ │ │ │ + bl 35ff18 │ │ │ │ ldr r2, [r6, #200] @ 0xc8 │ │ │ │ add r3, r4, #48 @ 0x30 │ │ │ │ str r7, [r4, #72] @ 0x48 │ │ │ │ str r5, [r4, #48] @ 0x30 │ │ │ │ str r2, [r4, #52] @ 0x34 │ │ │ │ str r3, [r2] │ │ │ │ str r3, [r6, #200] @ 0xc8 │ │ │ │ mov r0, #0 │ │ │ │ str r4, [r8] │ │ │ │ - b 3600a4 │ │ │ │ + b 3600c8 │ │ │ │ mvn r0, #11 │ │ │ │ - b 3600a4 │ │ │ │ + b 3600c8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq fp, r4, lsl r0 │ │ │ │ + @ instruction: 0x011afff0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tstpeq sl, ip, asr #30 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sl, r8, lsr #30 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3968] @ 0xf80 │ │ │ │ sub sp, sp, #92 @ 0x5c │ │ │ │ mov r6, r1 │ │ │ │ - ldr r1, [pc, #756] @ 36046c │ │ │ │ + ldr r1, [pc, #756] @ 360490 │ │ │ │ str r2, [sp] │ │ │ │ - ldr r2, [pc, #752] @ 360470 │ │ │ │ + ldr r2, [pc, #752] @ 360494 │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ - ldr r9, [pc, #744] @ 360474 │ │ │ │ + ldr r9, [pc, #744] @ 360498 │ │ │ │ ldr r2, [r1, r2] │ │ │ │ add r7, r6, #81920 @ 0x14000 │ │ │ │ ldr r2, [r2] │ │ │ │ str r2, [sp, #84] @ 0x54 │ │ │ │ mov r2, #0 │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r0, [r9] │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r2, [r7, #8] │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ str r2, [sp, #4] │ │ │ │ - ldr r2, [pc, #692] @ 360478 │ │ │ │ + ldr r2, [pc, #692] @ 36049c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r8, r3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [r7, #8] │ │ │ │ cmp r3, #0 │ │ │ │ add r3, r6, #8 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - ble 36025c │ │ │ │ - ldr sl, [pc, #656] @ 36047c │ │ │ │ + ble 360280 │ │ │ │ + ldr sl, [pc, #656] @ 3604a0 │ │ │ │ add r4, r6, #48 @ 0x30 │ │ │ │ add sl, pc, sl │ │ │ │ mov r5, #0 │ │ │ │ ldr r1, [r4, #-40] @ 0xffffffd8 │ │ │ │ ldr r0, [r9] │ │ │ │ ldrd r2, [r1, #8] │ │ │ │ add r4, r4, #40 @ 0x28 │ │ │ │ @@ -823372,20 +823381,20 @@ │ │ │ │ mov r3, r8 │ │ │ │ mov r2, sl │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [r7, #8] │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r3, r5 │ │ │ │ - bgt 3601f4 │ │ │ │ + bgt 360218 │ │ │ │ ldr r3, [r7, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - ble 3602e4 │ │ │ │ - ldr sl, [pc, #528] @ 360480 │ │ │ │ - ldr r9, [pc, #528] @ 360484 │ │ │ │ + ble 360308 │ │ │ │ + ldr sl, [pc, #528] @ 3604a4 │ │ │ │ + ldr r9, [pc, #528] @ 3604a8 │ │ │ │ add r4, r6, #40960 @ 0xa000 │ │ │ │ add r4, r4, #36 @ 0x24 │ │ │ │ add sl, pc, sl │ │ │ │ add r9, pc, r9 │ │ │ │ mov r5, #0 │ │ │ │ ldr r2, [r4, #-4] │ │ │ │ ldr r3, [r4, #-8] │ │ │ │ @@ -823406,49 +823415,49 @@ │ │ │ │ mov r3, r8 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r3, r5 │ │ │ │ add r4, r4, #28 │ │ │ │ - bgt 360284 │ │ │ │ + bgt 3602a8 │ │ │ │ ldr r3, [r7, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - ble 36043c │ │ │ │ - ldr r3, [pc, #400] @ 360488 │ │ │ │ - ldr sl, [pc, #400] @ 36048c │ │ │ │ + ble 360460 │ │ │ │ + ldr r3, [pc, #400] @ 3604ac │ │ │ │ + ldr sl, [pc, #400] @ 3604b0 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ - ldr r3, [pc, #392] @ 360490 │ │ │ │ + ldr r3, [pc, #392] @ 3604b4 │ │ │ │ add r6, r6, #69632 @ 0x11000 │ │ │ │ add r3, pc, r3 │ │ │ │ add r6, r6, #32 │ │ │ │ add sl, pc, sl │ │ │ │ mov fp, #0 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ str r8, [sp, #60] @ 0x3c │ │ │ │ - b 36036c │ │ │ │ - ldr r3, [pc, #360] @ 360494 │ │ │ │ + b 360390 │ │ │ │ + ldr r3, [pc, #360] @ 3604b8 │ │ │ │ add r1, sp, #64 @ 0x40 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ str r4, [sp, #64] @ 0x40 │ │ │ │ add r2, r3, #64 @ 0x40 │ │ │ │ str r5, [sp, #68] @ 0x44 │ │ │ │ - bl 363b80 │ │ │ │ + bl 363ba4 │ │ │ │ ldr r3, [r7, #16] │ │ │ │ add fp, fp, #1 │ │ │ │ cmp r3, fp │ │ │ │ add r6, r6, #24 │ │ │ │ - ble 36043c │ │ │ │ + ble 360460 │ │ │ │ ldr r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ add r1, r3, r3, lsl #2 │ │ │ │ ldr r8, [r0, r1, lsl #3] │ │ │ │ ldr r2, [r6, #-16] │ │ │ │ ldr r4, [r8, #32] │ │ │ │ ldr lr, [sp, #56] @ 0x38 │ │ │ │ @@ -823460,74 +823469,74 @@ │ │ │ │ str r1, [sp, #12] │ │ │ │ ldr ip, [sp, #52] @ 0x34 │ │ │ │ ldr r0, [r6, #-4] │ │ │ │ movne ip, lr │ │ │ │ add r4, r4, r2 │ │ │ │ adds r2, r2, r5 │ │ │ │ str r2, [sp, #16] │ │ │ │ - ldr r2, [pc, #216] @ 360498 │ │ │ │ + ldr r2, [pc, #216] @ 3604bc │ │ │ │ adc r1, r1, r0 │ │ │ │ str r1, [sp, #20] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ str ip, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [sl] │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [r8, #32] │ │ │ │ bic r5, r5, #-67108861 @ 0xfc000003 │ │ │ │ bic r5, r5, #58720256 @ 0x3800000 │ │ │ │ cmp r3, #0 │ │ │ │ add r5, r4, r5 │ │ │ │ - beq 360358 │ │ │ │ + beq 36037c │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldrh r3, [r3, #166] @ 0xa6 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 360324 │ │ │ │ + bne 360348 │ │ │ │ cmp r4, r5 │ │ │ │ - bcs 360358 │ │ │ │ - ldr r9, [pc, #136] @ 36049c │ │ │ │ - ldr r8, [pc, #136] @ 3604a0 │ │ │ │ + bcs 36037c │ │ │ │ + ldr r9, [pc, #136] @ 3604c0 │ │ │ │ + ldr r8, [pc, #136] @ 3604c4 │ │ │ │ add r9, pc, r9 │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r3, [r4], #4 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r2, r9 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, r4 │ │ │ │ - bhi 36041c │ │ │ │ - b 360358 │ │ │ │ - ldr r2, [pc, #96] @ 3604a4 │ │ │ │ - ldr r3, [pc, #40] @ 360470 │ │ │ │ + bhi 360440 │ │ │ │ + b 36037c │ │ │ │ + ldr r2, [pc, #96] @ 3604c8 │ │ │ │ + ldr r3, [pc, #40] @ 360494 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 360468 │ │ │ │ + bne 36048c │ │ │ │ add sp, sp, #92 @ 0x5c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tstpeq sl, ip, ror lr @ p-variant is OBSOLETE │ │ │ │ + tstpeq sl, r8, asr lr @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq lr, r4, asr #11 │ │ │ │ - addseq pc, lr, r0, lsr #20 │ │ │ │ - addseq pc, lr, ip, lsr #20 │ │ │ │ - addseq pc, lr, r0, ror #19 │ │ │ │ - tsteq lr, r4, ror #9 │ │ │ │ - addseq pc, lr, r0, ror #17 │ │ │ │ - tsteq lr, r0, asr r4 │ │ │ │ - addseq sp, sp, r0, lsr #4 │ │ │ │ - tsteq lr, r4, lsr r4 │ │ │ │ - addseq pc, lr, r4, asr #17 │ │ │ │ - addseq pc, lr, r8, lsr #17 │ │ │ │ - tsteq lr, r8, asr #6 │ │ │ │ - @ instruction: 0x011afbb4 │ │ │ │ + tsteq lr, r0, lsr #11 │ │ │ │ + addseq pc, lr, ip, lsl sl @ │ │ │ │ + addseq pc, lr, r8, lsr #20 │ │ │ │ + @ instruction: 0x009ef9dc │ │ │ │ + tsteq lr, r0, asr #9 │ │ │ │ + @ instruction: 0x009ef8dc │ │ │ │ + tsteq lr, ip, lsr #8 │ │ │ │ + addseq sp, sp, ip, lsl r2 │ │ │ │ + tsteq lr, r0, lsl r4 │ │ │ │ + addseq pc, lr, r0, asr #17 │ │ │ │ + addseq pc, lr, r4, lsr #17 │ │ │ │ + tsteq lr, r4, lsr #6 │ │ │ │ + @ instruction: 0x011afb90 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov lr, r0 │ │ │ │ ldr r4, [lr] │ │ │ │ mov r0, r2 │ │ │ │ ldr r2, [lr, #52] @ 0x34 │ │ │ │ ldr r5, [r4, #8] │ │ │ │ ldr ip, [r2, #4] │ │ │ │ @@ -823594,95 +823603,95 @@ │ │ │ │ orreq r0, r0, r7 │ │ │ │ str r3, [r2, #20] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ - ldr r3, [pc, #280] @ 3606f0 │ │ │ │ - ldr r4, [pc, #280] @ 3606f4 │ │ │ │ + ldr r3, [pc, #280] @ 360714 │ │ │ │ + ldr r4, [pc, #280] @ 360718 │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r7, [r3] │ │ │ │ add r4, pc, r4 │ │ │ │ cmp r7, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ - beq 360650 │ │ │ │ + beq 360674 │ │ │ │ mov r1, #32 │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 3606e8 │ │ │ │ + beq 36070c │ │ │ │ mov r0, r6 │ │ │ │ str r6, [r4, #24] │ │ │ │ str r4, [r5] │ │ │ │ bl 3af70 │ │ │ │ subs r2, r0, #0 │ │ │ │ - beq 3606d0 │ │ │ │ + beq 3606f4 │ │ │ │ ldm r2, {r1, r3} │ │ │ │ ldr r2, [r2, #8] │ │ │ │ lsl r3, r3, #8 │ │ │ │ orr r3, r3, r1, lsl #24 │ │ │ │ orr r3, r3, r2 │ │ │ │ - ldr r2, [pc, #188] @ 3606f8 │ │ │ │ + ldr r2, [pc, #188] @ 36071c │ │ │ │ str r3, [r4, #28] │ │ │ │ cmp r3, r2 │ │ │ │ - bls 3606d0 │ │ │ │ + bls 3606f4 │ │ │ │ bl 3b9e4 │ │ │ │ mov r0, #0 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r0, [pc, #164] @ 3606fc │ │ │ │ + ldr r0, [pc, #164] @ 360720 │ │ │ │ mov r2, #1 │ │ │ │ add r0, pc, r0 │ │ │ │ strb r2, [r3] │ │ │ │ bl 3beac │ │ │ │ cmp r0, #0 │ │ │ │ - beq 36068c │ │ │ │ + beq 3606b0 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r7 │ │ │ │ bl 3b534 <__isoc23_strtol@plt> │ │ │ │ cmp r0, #0 │ │ │ │ - blt 36068c │ │ │ │ - ldr r3, [pc, #120] @ 360700 │ │ │ │ + blt 3606b0 │ │ │ │ + ldr r3, [pc, #120] @ 360724 │ │ │ │ add r3, pc, r3 │ │ │ │ str r0, [r3] │ │ │ │ - ldr r3, [pc, #112] @ 360704 │ │ │ │ - ldr r7, [pc, #112] @ 360708 │ │ │ │ + ldr r3, [pc, #112] @ 360728 │ │ │ │ + ldr r7, [pc, #112] @ 36072c │ │ │ │ ldr r3, [r4, r3] │ │ │ │ - ldr r0, [pc, #108] @ 36070c │ │ │ │ + ldr r0, [pc, #108] @ 360730 │ │ │ │ ldr r3, [r3] │ │ │ │ add r7, pc, r7 │ │ │ │ add r0, pc, r0 │ │ │ │ str r3, [r7] │ │ │ │ bl 3beac │ │ │ │ cmp r0, #0 │ │ │ │ - beq 3605f4 │ │ │ │ - ldr r1, [pc, #80] @ 360710 │ │ │ │ + beq 360618 │ │ │ │ + ldr r1, [pc, #80] @ 360734 │ │ │ │ add r1, pc, r1 │ │ │ │ bl 3af10 │ │ │ │ cmp r0, #0 │ │ │ │ strne r0, [r7] │ │ │ │ - b 3605f4 │ │ │ │ + b 360618 │ │ │ │ ldr r0, [r5] │ │ │ │ bl 3bb4c │ │ │ │ mov r3, #0 │ │ │ │ mvn r0, #21 │ │ │ │ str r3, [r5] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mvn r0, #11 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - tsteq lr, r1, lsl #3 │ │ │ │ - tstpeq sl, r8, lsl sl @ p-variant is OBSOLETE │ │ │ │ + tsteq lr, sp, asr r1 │ │ │ │ + @ instruction: 0x011af9f4 │ │ │ │ mrseq r0, LR_irq │ │ │ │ - addseq pc, lr, r8, ror r6 @ │ │ │ │ - ldrsbeq r9, [lr, -r8] │ │ │ │ + addseq pc, lr, r4, ror r6 @ │ │ │ │ + ldrheq r9, [lr, -r4] │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ - tsteq lr, r0, asr #1 │ │ │ │ - addseq pc, lr, r4, asr #12 │ │ │ │ - adceq r2, ip, ip, asr #29 │ │ │ │ + @ instruction: 0x011e909c │ │ │ │ + addseq pc, lr, r0, asr #12 │ │ │ │ + adceq r2, ip, r8, asr #29 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0] │ │ │ │ bl 3bb4c │ │ │ │ @@ -823690,17 +823699,17 @@ │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r8, r2 │ │ │ │ - ldr r2, [pc, #700] @ 360a14 │ │ │ │ + ldr r2, [pc, #700] @ 360a38 │ │ │ │ mov r4, r3 │ │ │ │ - ldr r3, [pc, #696] @ 360a18 │ │ │ │ + ldr r3, [pc, #696] @ 360a3c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #116 @ 0x74 │ │ │ │ mov r6, r0 │ │ │ │ mov r1, #24 │ │ │ │ mov r0, #1 │ │ │ │ ldr r9, [sp, #152] @ 0x98 │ │ │ │ @@ -823708,32 +823717,32 @@ │ │ │ │ ldr sl, [sp, #160] @ 0xa0 │ │ │ │ ldr r7, [sp, #164] @ 0xa4 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ mov r3, #0 │ │ │ │ bl 3bfe4 │ │ │ │ subs r5, r0, #0 │ │ │ │ - beq 3609c4 │ │ │ │ + beq 3609e8 │ │ │ │ cmp sl, #0 │ │ │ │ str r4, [r5, #12] │ │ │ │ str r6, [r5] │ │ │ │ str r8, [r5, #8] │ │ │ │ str r9, [r5, #16] │ │ │ │ - bne 360970 │ │ │ │ + bne 360994 │ │ │ │ cmp r9, #-2147483647 @ 0x80000001 │ │ │ │ - beq 3608e8 │ │ │ │ + beq 36090c │ │ │ │ cmp r9, #-2147483646 @ 0x80000002 │ │ │ │ - beq 360850 │ │ │ │ + beq 360874 │ │ │ │ cmp r6, #0 │ │ │ │ - beq 3609cc │ │ │ │ + beq 3609f0 │ │ │ │ mov r4, r6 │ │ │ │ mov sl, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 3607d0 │ │ │ │ + bne 3607f4 │ │ │ │ add r3, sp, #16 │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #32 │ │ │ │ mov r0, r3 │ │ │ │ bl 3b570 │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r4, [sp, #52] @ 0x34 │ │ │ │ @@ -823748,115 +823757,115 @@ │ │ │ │ strb r1, [sp, #17] │ │ │ │ mvn r1, #0 │ │ │ │ strb r1, [sp, #23] │ │ │ │ mov r1, #7 │ │ │ │ ldr r0, [sl, #24] │ │ │ │ bl 3b828 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 3608b0 │ │ │ │ + beq 3608d4 │ │ │ │ ldr r0, [r5, #20] │ │ │ │ bl 3bb4c │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ - b 3608b8 │ │ │ │ + b 3608dc │ │ │ │ cmp r6, #0 │ │ │ │ - beq 3609b8 │ │ │ │ + beq 3609dc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 36085c │ │ │ │ + bne 360880 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ ldr r6, [r5, #20] │ │ │ │ ldr r0, [r2, #24] │ │ │ │ ldr r1, [r6, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ mov r1, #0 │ │ │ │ str r3, [sp] │ │ │ │ str r1, [sp, #12] │ │ │ │ mov r3, #16 │ │ │ │ mov r2, sp │ │ │ │ mov r1, #5 │ │ │ │ str r8, [sp, #4] │ │ │ │ bl 3b24c │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 36083c │ │ │ │ + bne 360860 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [r6] │ │ │ │ mov r4, #0 │ │ │ │ str r5, [r7] │ │ │ │ - ldr r2, [pc, #348] @ 360a1c │ │ │ │ - ldr r3, [pc, #340] @ 360a18 │ │ │ │ + ldr r2, [pc, #348] @ 360a40 │ │ │ │ + ldr r3, [pc, #340] @ 360a3c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3609c0 │ │ │ │ + bne 3609e4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #116 @ 0x74 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r6, #0 │ │ │ │ moveq r4, r6 │ │ │ │ - bne 3609a0 │ │ │ │ + bne 3609c4 │ │ │ │ add r3, sp, #16 │ │ │ │ mov r2, #88 @ 0x58 │ │ │ │ mov r0, r3 │ │ │ │ mov r1, #0 │ │ │ │ ldr r8, [r5, #20] │ │ │ │ bl 3b570 │ │ │ │ ldr r2, [r6, #24] │ │ │ │ cmp r2, #191 @ 0xbf │ │ │ │ mov r3, r0 │ │ │ │ - bls 36098c │ │ │ │ + bls 3609b0 │ │ │ │ cmp r2, #223 @ 0xdf │ │ │ │ ldrhi r2, [r8, #8] │ │ │ │ strhi r2, [sp, #20] │ │ │ │ mvnhi r2, #0 │ │ │ │ strhi r2, [sp, #16] │ │ │ │ ldr r0, [r4, #24] │ │ │ │ mov r2, r3 │ │ │ │ mov r1, #2 │ │ │ │ mov r3, #88 @ 0x58 │ │ │ │ bl 3b24c │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 36083c │ │ │ │ + bne 360860 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r2, [sp, #32] │ │ │ │ str r2, [r8, #4] │ │ │ │ str r3, [r8] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ str r3, [r5, #8] │ │ │ │ asr r3, r3, #31 │ │ │ │ str r3, [r5, #12] │ │ │ │ - b 3608b0 │ │ │ │ + b 3608d4 │ │ │ │ mov r0, sl │ │ │ │ bl 3b348 │ │ │ │ mov r2, sl │ │ │ │ mov r1, fp │ │ │ │ str r0, [r5, #20] │ │ │ │ bl 3a9ac │ │ │ │ - b 3607b4 │ │ │ │ + b 3607d8 │ │ │ │ ldr r2, [r8, #12] │ │ │ │ ldr r1, [r8, #8] │ │ │ │ str r1, [sp, #16] │ │ │ │ str r2, [sp, #20] │ │ │ │ - b 360930 │ │ │ │ + b 360954 │ │ │ │ mov r3, r6 │ │ │ │ mov r4, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 3609a4 │ │ │ │ - b 3608f4 │ │ │ │ + bne 3609c8 │ │ │ │ + b 360918 │ │ │ │ mov r2, r5 │ │ │ │ - b 36086c │ │ │ │ + b 360890 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mvn r4, #11 │ │ │ │ - b 3608b8 │ │ │ │ + b 3608dc │ │ │ │ mov r2, #32 │ │ │ │ mov r1, r6 │ │ │ │ add r0, sp, #16 │ │ │ │ bl 3b570 │ │ │ │ mov r3, #2 │ │ │ │ str r8, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [r6, #24] │ │ │ │ @@ -823867,55 +823876,55 @@ │ │ │ │ str r5, [sp, #48] @ 0x30 │ │ │ │ strd r2, [sp, #24] │ │ │ │ str r6, [sp, #52] @ 0x34 │ │ │ │ str r5, [sp, #56] @ 0x38 │ │ │ │ str r6, [sp, #60] @ 0x3c │ │ │ │ str r9, [sp, #68] @ 0x44 │ │ │ │ udf #0 │ │ │ │ - @ instruction: 0x011af89c │ │ │ │ + tstpeq sl, r8, ror r8 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tstpeq sl, r8, lsr r7 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sl, r4, lsl r7 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ - ldr r2, [pc, #356] @ 360b9c │ │ │ │ - ldr r3, [pc, #356] @ 360ba0 │ │ │ │ + ldr r2, [pc, #356] @ 360bc0 │ │ │ │ + ldr r3, [pc, #356] @ 360bc4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r4, [r0] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ cmp r4, #0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ mov r3, #0 │ │ │ │ - beq 360b10 │ │ │ │ + beq 360b34 │ │ │ │ ldr r2, [r4, #16] │ │ │ │ ldr r3, [r4] │ │ │ │ cmp r2, #-2147483647 @ 0x80000001 │ │ │ │ mov r5, r0 │ │ │ │ - beq 360b3c │ │ │ │ + beq 360b60 │ │ │ │ cmp r2, #-2147483646 @ 0x80000002 │ │ │ │ - bne 360ab8 │ │ │ │ + bne 360adc │ │ │ │ cmp r3, #0 │ │ │ │ - beq 360b78 │ │ │ │ + beq 360b9c │ │ │ │ mov r2, r3 │ │ │ │ mov r1, r2 │ │ │ │ ldr r2, [r2] │ │ │ │ cmp r2, #0 │ │ │ │ - bne 360a84 │ │ │ │ + bne 360aa8 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldr r0, [r1, #24] │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, #6 │ │ │ │ mov r3, #8 │ │ │ │ mov r2, sp │ │ │ │ bl 3b828 │ │ │ │ - b 360af8 │ │ │ │ + b 360b1c │ │ │ │ mov r1, #0 │ │ │ │ add r2, sp, #8 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r1, [r2, #4] │ │ │ │ str r1, [r2, #8] │ │ │ │ str r1, [r2, #12] │ │ │ │ @@ -823930,73 +823939,73 @@ │ │ │ │ bl 3b828 │ │ │ │ ldr r0, [r4, #20] │ │ │ │ bl 3bb4c │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r2, [pc, #140] @ 360ba4 │ │ │ │ - ldr r3, [pc, #132] @ 360ba0 │ │ │ │ + ldr r2, [pc, #140] @ 360bc8 │ │ │ │ + ldr r3, [pc, #132] @ 360bc4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 360b74 │ │ │ │ + bne 360b98 │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, pc} │ │ │ │ cmp r3, #0 │ │ │ │ - beq 360b8c │ │ │ │ + beq 360bb0 │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 360b44 │ │ │ │ + bne 360b68 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ ldr r0, [r2, #24] │ │ │ │ mov r3, #4 │ │ │ │ str r1, [sp] │ │ │ │ mov r2, sp │ │ │ │ mov r1, #3 │ │ │ │ bl 3b828 │ │ │ │ - b 360af8 │ │ │ │ + b 360b1c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r1, [r3, #8] │ │ │ │ ldr r2, [r4, #8] │ │ │ │ stm sp, {r1, r2} │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ ldr r2, [r4, #8] │ │ │ │ str r2, [sp] │ │ │ │ ldr r3, [r3, #24] │ │ │ │ udf #0 │ │ │ │ - tstpeq sl, r0, asr #11 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x011af59c │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tstpeq sl, r0, ror #9 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x011af4bc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3904] @ 0xf40 │ │ │ │ - ldr r2, [pc, #332] @ 360d0c │ │ │ │ - ldr r3, [pc, #332] @ 360d10 │ │ │ │ + ldr r2, [pc, #332] @ 360d30 │ │ │ │ + ldr r3, [pc, #332] @ 360d34 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r4, [r0] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #168 @ 0xa8 │ │ │ │ cmp r4, #0 │ │ │ │ mov r8, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #164] @ 0xa4 │ │ │ │ mov r3, #0 │ │ │ │ - beq 360cd4 │ │ │ │ + beq 360cf8 │ │ │ │ mov r6, r1 │ │ │ │ mov r7, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 360bec │ │ │ │ + bne 360c10 │ │ │ │ mov r2, #160 @ 0xa0 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, sp │ │ │ │ bl 3b570 │ │ │ │ mov r3, #16 │ │ │ │ strb r3, [sp, #25] │ │ │ │ ldrd r2, [r8, #8] │ │ │ │ @@ -824008,48 +824017,48 @@ │ │ │ │ strb r3, [sp, #7] │ │ │ │ mov r2, sp │ │ │ │ mov r3, #160 @ 0xa0 │ │ │ │ mov r1, #7 │ │ │ │ bl 3b24c │ │ │ │ mov r5, sp │ │ │ │ cmp r0, #0 │ │ │ │ - bne 360c8c │ │ │ │ + bne 360cb0 │ │ │ │ ldr ip, [r6] │ │ │ │ cmp ip, #0 │ │ │ │ - beq 360cc8 │ │ │ │ + beq 360cec │ │ │ │ ldrb r1, [sp, #25] │ │ │ │ cmp r1, #0 │ │ │ │ - beq 360cc8 │ │ │ │ + beq 360cec │ │ │ │ mov r0, r4 │ │ │ │ mov r3, #0 │ │ │ │ - b 360c7c │ │ │ │ + b 360ca0 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r3, r1 │ │ │ │ - beq 360cb8 │ │ │ │ + beq 360cdc │ │ │ │ add r2, r5, r3, lsl #3 │ │ │ │ ldr r2, [r2, #32] │ │ │ │ cmp r2, ip │ │ │ │ - bne 360c70 │ │ │ │ - ldr r2, [pc, #128] @ 360d14 │ │ │ │ - ldr r3, [pc, #120] @ 360d10 │ │ │ │ + bne 360c94 │ │ │ │ + ldr r2, [pc, #128] @ 360d38 │ │ │ │ + ldr r3, [pc, #120] @ 360d34 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #164] @ 0xa4 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 360cd0 │ │ │ │ + bne 360cf4 │ │ │ │ add sp, sp, #168 @ 0xa8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ add r0, r0, #1 │ │ │ │ ldr ip, [r6, r0, lsl #3] │ │ │ │ cmp ip, #0 │ │ │ │ - bne 360c68 │ │ │ │ + bne 360c8c │ │ │ │ mvn r0, #18 │ │ │ │ - b 360c8c │ │ │ │ + b 360cb0 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #160 @ 0xa0 │ │ │ │ mov r0, sp │ │ │ │ bl 3b570 │ │ │ │ ldrd r0, [r8, #8] │ │ │ │ mov r2, #1 │ │ │ │ @@ -824057,38 +824066,38 @@ │ │ │ │ mov ip, #16 │ │ │ │ strb ip, [sp, #25] │ │ │ │ strb r2, [sp, #1] │ │ │ │ strb r3, [sp, #7] │ │ │ │ strd r0, [sp, #8] │ │ │ │ ldr r3, [r4, #24] │ │ │ │ udf #0 │ │ │ │ - tstpeq sl, r8, lsr r4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sl, r4, lsl r4 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tstpeq sl, r4, ror #6 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sl, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3928] @ 0xf58 │ │ │ │ - ldr r2, [pc, #244] @ 360e24 │ │ │ │ - ldr r3, [pc, #244] @ 360e28 │ │ │ │ + ldr r2, [pc, #244] @ 360e48 │ │ │ │ + ldr r3, [pc, #244] @ 360e4c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r4, [r0] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #144 @ 0x90 │ │ │ │ cmp r4, #0 │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #140] @ 0x8c │ │ │ │ mov r3, #0 │ │ │ │ - beq 360df4 │ │ │ │ + beq 360e18 │ │ │ │ mov r8, r1 │ │ │ │ mov r5, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 360d5c │ │ │ │ + bne 360d80 │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #136 @ 0x88 │ │ │ │ mov r0, sp │ │ │ │ bl 3b570 │ │ │ │ mov r1, #4 │ │ │ │ strb r1, [sp, #1] │ │ │ │ mvn r1, #0 │ │ │ │ @@ -824097,28 +824106,28 @@ │ │ │ │ mov r3, #136 @ 0x88 │ │ │ │ mov r2, sp │ │ │ │ mov r1, #7 │ │ │ │ str r4, [sp, #20] │ │ │ │ str r6, [sp, #16] │ │ │ │ bl 3b24c │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 360dc0 │ │ │ │ + bne 360de4 │ │ │ │ mov r2, #104 @ 0x68 │ │ │ │ add r1, sp, #32 │ │ │ │ mov r0, r8 │ │ │ │ bl 3a9ac │ │ │ │ - ldr r2, [pc, #100] @ 360e2c │ │ │ │ - ldr r3, [pc, #92] @ 360e28 │ │ │ │ + ldr r2, [pc, #100] @ 360e50 │ │ │ │ + ldr r3, [pc, #92] @ 360e4c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #140] @ 0x8c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 360df0 │ │ │ │ + bne 360e14 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #144 @ 0x90 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r2, #136 @ 0x88 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, sp │ │ │ │ @@ -824127,38 +824136,38 @@ │ │ │ │ mvn r3, #0 │ │ │ │ strb r2, [sp, #1] │ │ │ │ strb r3, [sp, #6] │ │ │ │ str r6, [sp, #16] │ │ │ │ ldr r3, [r4, #24] │ │ │ │ str r4, [sp, #20] │ │ │ │ udf #0 │ │ │ │ - tstpeq sl, r8, asr #5 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sl, r4, lsr #5 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tstpeq sl, r0, lsr r2 @ p-variant is OBSOLETE │ │ │ │ + tstpeq sl, ip, lsl #4 @ p-variant is OBSOLETE │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3848] @ 0xf08 │ │ │ │ - ldr r2, [pc, #988] @ 361224 │ │ │ │ - ldr r3, [pc, #988] @ 361228 │ │ │ │ + ldr r2, [pc, #988] @ 361248 │ │ │ │ + ldr r3, [pc, #988] @ 36124c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #212 @ 0xd4 │ │ │ │ subs r6, r0, #0 │ │ │ │ mov r7, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #204] @ 0xcc │ │ │ │ mov r3, #0 │ │ │ │ moveq r5, r6 │ │ │ │ - bne 3611c4 │ │ │ │ + bne 3611e8 │ │ │ │ mov r1, #216 @ 0xd8 │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 361218 │ │ │ │ + beq 36123c │ │ │ │ add r3, sp, #24 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r6, [r4] │ │ │ │ str r4, [r7] │ │ │ │ bl 3b570 │ │ │ │ @@ -824176,230 +824185,230 @@ │ │ │ │ str r4, [sp, #64] @ 0x40 │ │ │ │ mov sl, r4 │ │ │ │ mov r2, r0 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ strd r8, [sp, #88] @ 0x58 │ │ │ │ bl 3b828 │ │ │ │ subs r6, r0, #0 │ │ │ │ - beq 360f34 │ │ │ │ + beq 360f58 │ │ │ │ ldr r0, [r7] │ │ │ │ cmp r0, #0 │ │ │ │ - beq 360f04 │ │ │ │ + beq 360f28 │ │ │ │ bl 3bb4c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r7] │ │ │ │ - ldr r2, [pc, #800] @ 36122c │ │ │ │ - ldr r3, [pc, #792] @ 361228 │ │ │ │ + ldr r2, [pc, #800] @ 361250 │ │ │ │ + ldr r3, [pc, #792] @ 36124c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 361220 │ │ │ │ + bne 361244 │ │ │ │ mov r0, r6 │ │ │ │ add sp, sp, #212 @ 0xd4 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r1, sp, #96 @ 0x60 │ │ │ │ mov r0, r4 │ │ │ │ - bl 360d18 │ │ │ │ + bl 360d3c │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 360eec │ │ │ │ + bne 360f10 │ │ │ │ ldrb r2, [sp, #97] @ 0x61 │ │ │ │ ldrh r3, [sp, #98] @ 0x62 │ │ │ │ cmp r2, #3 │ │ │ │ str r3, [r4, #24] │ │ │ │ strh r3, [r4, #68] @ 0x44 │ │ │ │ - bhi 360f68 │ │ │ │ + bhi 360f8c │ │ │ │ subs fp, r2, #0 │ │ │ │ movne fp, #1 │ │ │ │ add r8, sp, #4 │ │ │ │ strb fp, [r4, #64] @ 0x40 │ │ │ │ mov r2, r8 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ mov r1, #0 │ │ │ │ bl 3bf00 │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 360eec │ │ │ │ + bne 360f10 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldr r2, [r3, #8] │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3611dc │ │ │ │ + beq 361200 │ │ │ │ mov r0, r8 │ │ │ │ bl 3b9fc │ │ │ │ mov r1, r4 │ │ │ │ mov r3, r1 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #0 │ │ │ │ - bne 360fa4 │ │ │ │ + bne 360fc8 │ │ │ │ add fp, sp, #8 │ │ │ │ ldr r0, [r3, #24] │ │ │ │ mov r2, fp │ │ │ │ mov r3, #16 │ │ │ │ mov r8, #8 │ │ │ │ mov r9, #0 │ │ │ │ add r5, sp, r3 │ │ │ │ str r1, [sp, #16] │ │ │ │ str r1, [sp, #20] │ │ │ │ strd r8, [sp, #8] │ │ │ │ bl 3b24c │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 360eec │ │ │ │ + bne 360f10 │ │ │ │ strd r2, [r4, #32] │ │ │ │ mov r3, sl │ │ │ │ ldr sl, [sl] │ │ │ │ cmp sl, #0 │ │ │ │ - bne 360ff0 │ │ │ │ + bne 361014 │ │ │ │ ldr r0, [r3, #24] │ │ │ │ str sl, [r5, #4] │ │ │ │ mov r2, fp │ │ │ │ mov r3, #16 │ │ │ │ mov r1, sl │ │ │ │ mov r8, #9 │ │ │ │ mov r9, #0 │ │ │ │ str sl, [sp, #16] │ │ │ │ strd r8, [sp, #8] │ │ │ │ bl 3b24c │ │ │ │ ldrd r2, [sp, #16] │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 360eec │ │ │ │ - ldr r0, [pc, #500] @ 361230 │ │ │ │ + bne 360f10 │ │ │ │ + ldr r0, [pc, #500] @ 361254 │ │ │ │ strd r2, [r4, #40] @ 0x28 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 3beac │ │ │ │ cmp r0, #0 │ │ │ │ moveq r0, #80 @ 0x50 │ │ │ │ moveq r1, r0 │ │ │ │ - beq 361068 │ │ │ │ + beq 36108c │ │ │ │ mov r1, sl │ │ │ │ mov r2, #10 │ │ │ │ bl 3b534 <__isoc23_strtol@plt> │ │ │ │ mov r1, r0 │ │ │ │ asr sl, r0, #31 │ │ │ │ ldrd r2, [r4, #32] │ │ │ │ str r0, [r4, #208] @ 0xd0 │ │ │ │ mul r3, r1, r3 │ │ │ │ umull r0, ip, r2, r1 │ │ │ │ mla r3, sl, r2, r3 │ │ │ │ - ldr r1, [pc, #432] @ 361234 │ │ │ │ + ldr r1, [pc, #432] @ 361258 │ │ │ │ add r3, r3, ip │ │ │ │ lsr r2, r0, #20 │ │ │ │ orr r2, r2, r3, lsl #12 │ │ │ │ and ip, r2, r1 │ │ │ │ and r2, r0, r1 │ │ │ │ add r2, r2, ip │ │ │ │ and r1, r1, r3, lsr #8 │ │ │ │ add r2, r2, r1 │ │ │ │ - ldr r1, [pc, #400] @ 361238 │ │ │ │ + ldr r1, [pc, #400] @ 36125c │ │ │ │ add r2, r2, r3, lsr #28 │ │ │ │ umull ip, r1, r2, r1 │ │ │ │ lsr r1, r1, #3 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ sub r2, r2, r1 │ │ │ │ subs r0, r0, r2 │ │ │ │ sbc r2, r3, #0 │ │ │ │ - ldr r3, [pc, #368] @ 36123c │ │ │ │ - ldr r1, [pc, #368] @ 361240 │ │ │ │ + ldr r3, [pc, #368] @ 361260 │ │ │ │ + ldr r1, [pc, #368] @ 361264 │ │ │ │ mul r3, r0, r3 │ │ │ │ mla r3, r1, r2, r3 │ │ │ │ umull r2, ip, r0, r1 │ │ │ │ - ldr r0, [pc, #356] @ 361244 │ │ │ │ + ldr r0, [pc, #356] @ 361268 │ │ │ │ add r3, r3, ip │ │ │ │ lsr r2, r2, #2 │ │ │ │ orr r2, r2, r3, lsl #30 │ │ │ │ lsr r3, r3, #2 │ │ │ │ str r3, [r4, #52] @ 0x34 │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r4, #48] @ 0x30 │ │ │ │ bl 3beac │ │ │ │ subs r3, r0, #0 │ │ │ │ moveq r0, #80 @ 0x50 │ │ │ │ moveq ip, r0 │ │ │ │ - beq 361120 │ │ │ │ + beq 361144 │ │ │ │ mov r2, #10 │ │ │ │ mov r1, #0 │ │ │ │ bl 3b534 <__isoc23_strtol@plt> │ │ │ │ mov ip, r0 │ │ │ │ asr r3, r0, #31 │ │ │ │ ldr r2, [r4, #44] @ 0x2c │ │ │ │ ldr r1, [r4, #40] @ 0x28 │ │ │ │ mul r2, ip, r2 │ │ │ │ str r0, [r4, #204] @ 0xcc │ │ │ │ mla r3, r1, r3, r2 │ │ │ │ umull r0, r2, r1, ip │ │ │ │ - ldr r1, [pc, #244] @ 361234 │ │ │ │ + ldr r1, [pc, #244] @ 361258 │ │ │ │ add r3, r3, r2 │ │ │ │ lsr r2, r0, #20 │ │ │ │ orr r2, r2, r3, lsl #12 │ │ │ │ and ip, r2, r1 │ │ │ │ and r2, r0, r1 │ │ │ │ add r2, r2, ip │ │ │ │ and r1, r1, r3, lsr #8 │ │ │ │ add r2, r2, r1 │ │ │ │ - ldr r1, [pc, #212] @ 361238 │ │ │ │ + ldr r1, [pc, #212] @ 36125c │ │ │ │ add r2, r2, r3, lsr #28 │ │ │ │ umull ip, r1, r2, r1 │ │ │ │ lsr r1, r1, #3 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ sub r2, r2, r1 │ │ │ │ subs r0, r0, r2 │ │ │ │ sbc r2, r3, #0 │ │ │ │ - ldr r3, [pc, #180] @ 36123c │ │ │ │ - ldr r1, [pc, #180] @ 361240 │ │ │ │ + ldr r3, [pc, #180] @ 361260 │ │ │ │ + ldr r1, [pc, #180] @ 361264 │ │ │ │ mul r3, r0, r3 │ │ │ │ mla r3, r1, r2, r3 │ │ │ │ umull r2, ip, r0, r1 │ │ │ │ add r3, r3, ip │ │ │ │ lsr r2, r2, #2 │ │ │ │ orr r2, r2, r3, lsl #30 │ │ │ │ lsr r3, r3, #2 │ │ │ │ str r2, [r4, #56] @ 0x38 │ │ │ │ str r3, [r4, #60] @ 0x3c │ │ │ │ add r2, r4, #196 @ 0xc4 │ │ │ │ mov r3, #0 │ │ │ │ str r2, [r4, #196] @ 0xc4 │ │ │ │ str r2, [r4, #200] @ 0xc8 │ │ │ │ str r3, [r4, #192] @ 0xc0 │ │ │ │ - b 360f04 │ │ │ │ + b 360f28 │ │ │ │ mov r3, r6 │ │ │ │ mov r5, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 3611c8 │ │ │ │ - b 360e70 │ │ │ │ + bne 3611ec │ │ │ │ + b 360e94 │ │ │ │ ldr r2, [r3, #12] │ │ │ │ ldr r1, [r3, #16] │ │ │ │ ldrh r3, [r2] │ │ │ │ strh r3, [r4, #150] @ 0x96 │ │ │ │ ldrb r3, [r2, #2] │ │ │ │ ldrb r0, [r2, #3] │ │ │ │ ldrb r2, [r2, #4] │ │ │ │ orr r3, r3, r0, lsl #8 │ │ │ │ orr r3, r3, r2, lsl #16 │ │ │ │ ldrb r2, [r1, #8] │ │ │ │ orr r3, r3, r2, lsl #24 │ │ │ │ str r3, [r4, #152] @ 0x98 │ │ │ │ ldrh r3, [r1, #2] │ │ │ │ strh r3, [r4, #66] @ 0x42 │ │ │ │ - b 360f98 │ │ │ │ + b 360fbc │ │ │ │ mvn r6, #11 │ │ │ │ - b 360f04 │ │ │ │ + b 360f28 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011af1b0 │ │ │ │ + tstpeq sl, ip, lsl #3 @ p-variant is OBSOLETE │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tstpeq sl, ip, ror #1 @ p-variant is OBSOLETE │ │ │ │ - addseq lr, lr, r0, asr #25 │ │ │ │ + tstpeq sl, r8, asr #1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x009eecbc │ │ │ │ strdeq pc, [pc], -pc @ │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ svchi 0x005c28f5 │ │ │ │ addgt r5, pc, #10496 @ 0x2900 │ │ │ │ - addseq lr, lr, r0, lsr ip │ │ │ │ + addseq lr, lr, ip, lsr #24 │ │ │ │ ldr ip, [sp] │ │ │ │ strh r1, [r0, #166] @ 0xa6 │ │ │ │ strh r2, [r0, #170] @ 0xaa │ │ │ │ strh r3, [r0, #168] @ 0xa8 │ │ │ │ strh ip, [r0, #162] @ 0xa2 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ @@ -824414,61 +824423,61 @@ │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r4] │ │ │ │ pop {r4, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ - ldr lr, [pc, #168] @ 361350 │ │ │ │ + ldr lr, [pc, #168] @ 361374 │ │ │ │ mov ip, r3 │ │ │ │ - ldr r3, [pc, #164] @ 361354 │ │ │ │ + ldr r3, [pc, #164] @ 361378 │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [lr, r3] │ │ │ │ sub sp, sp, #24 │ │ │ │ cmp r0, #0 │ │ │ │ ldr r4, [sp, #32] │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ - beq 36133c │ │ │ │ + beq 361360 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r1 │ │ │ │ ldr r1, [r1] │ │ │ │ cmp r1, #0 │ │ │ │ - bne 3612d4 │ │ │ │ + bne 3612f8 │ │ │ │ mov r3, #16 │ │ │ │ str r2, [sp] │ │ │ │ ldr r0, [r0, #24] │ │ │ │ mov r2, sp │ │ │ │ str r1, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ str ip, [sp, #4] │ │ │ │ bl 3b24c │ │ │ │ ldrd r2, [sp, #8] │ │ │ │ strd r2, [r4] │ │ │ │ - ldr r2, [pc, #68] @ 361358 │ │ │ │ - ldr r3, [pc, #60] @ 361354 │ │ │ │ + ldr r2, [pc, #68] @ 36137c │ │ │ │ + ldr r3, [pc, #60] @ 361378 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 361338 │ │ │ │ + bne 36135c │ │ │ │ add sp, sp, #24 │ │ │ │ pop {r4, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [r0, #24] │ │ │ │ str r0, [sp, #8] │ │ │ │ str r0, [sp, #12] │ │ │ │ stm sp, {r2, ip} │ │ │ │ udf #0 │ │ │ │ - tsteq sl, ip, asr #26 │ │ │ │ + tsteq sl, r8, lsr #26 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq sl, r4, ror #25 │ │ │ │ + tsteq sl, r0, asr #25 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r1 │ │ │ │ mov r0, #1 │ │ │ │ @@ -824493,52 +824502,52 @@ │ │ │ │ pop {r4, lr} │ │ │ │ b 3bb4c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ mov r8, r2 │ │ │ │ - ldr r2, [pc, #496] @ 3615d4 │ │ │ │ - ldr r3, [pc, #496] @ 3615d8 │ │ │ │ + ldr r2, [pc, #496] @ 3615f8 │ │ │ │ + ldr r3, [pc, #496] @ 3615fc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #68 @ 0x44 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ mov r3, #0 │ │ │ │ subs r7, r0, #0 │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ ldr sl, [sp, #112] @ 0x70 │ │ │ │ mov r6, r1 │ │ │ │ mov r4, r0 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bne 361540 │ │ │ │ + bne 361564 │ │ │ │ add r9, sp, #8 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 3b570 │ │ │ │ mov r1, #80 @ 0x50 │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ subs r5, r0, #0 │ │ │ │ - beq 3615cc │ │ │ │ - bl d1e86c │ │ │ │ + beq 3615f0 │ │ │ │ + bl d1e88c │ │ │ │ mov fp, #1 │ │ │ │ str fp, [r5, #56] @ 0x38 │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ tst r6, #1 │ │ │ │ strd r2, [r5, #8] │ │ │ │ str r7, [r5] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ and r2, r6, #2 │ │ │ │ str r6, [r5, #16] │ │ │ │ - bne 361558 │ │ │ │ + bne 36157c │ │ │ │ cmp r2, #0 │ │ │ │ - bne 361568 │ │ │ │ + bne 36158c │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, #6 │ │ │ │ streq r3, [sp, #12] │ │ │ │ cmp r6, #0 │ │ │ │ ldrlt r3, [sp, #12] │ │ │ │ str r8, [sp, #52] @ 0x34 │ │ │ │ orrlt r3, r3, #8 │ │ │ │ @@ -824549,798 +824558,798 @@ │ │ │ │ strne r3, [sp, #12] │ │ │ │ tst r6, #1073741824 @ 0x40000000 │ │ │ │ moveq r3, #8 │ │ │ │ streq r3, [sp, #44] @ 0x2c │ │ │ │ ldrd r2, [sp, #104] @ 0x68 │ │ │ │ cmp sl, #0 │ │ │ │ strd r2, [sp, #16] │ │ │ │ - beq 3614e0 │ │ │ │ + beq 361504 │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #191 @ 0xbf │ │ │ │ - bls 361574 │ │ │ │ + bls 361598 │ │ │ │ ldm sl, {r2, r3} │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ - ldr r3, [pc, #256] @ 3615dc │ │ │ │ + ldr r3, [pc, #256] @ 361600 │ │ │ │ and r3, r3, r2, lsl #8 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r0, [r4, #24] │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, #64 @ 0x40 │ │ │ │ bl 3b24c │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 3615bc │ │ │ │ + bne 3615e0 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35fef4 │ │ │ │ + bl 35ff18 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ str r5, [r3] │ │ │ │ - ldr r2, [pc, #200] @ 3615e0 │ │ │ │ - ldr r3, [pc, #188] @ 3615d8 │ │ │ │ + ldr r2, [pc, #200] @ 361604 │ │ │ │ + ldr r3, [pc, #188] @ 3615fc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3615c8 │ │ │ │ + bne 3615ec │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 361540 │ │ │ │ + bne 361564 │ │ │ │ mov r4, r3 │ │ │ │ - b 361418 │ │ │ │ + b 36143c │ │ │ │ orr r3, r3, #2 │ │ │ │ cmp r2, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ - beq 361480 │ │ │ │ + beq 3614a4 │ │ │ │ orr r3, r3, #4 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 361480 │ │ │ │ + b 3614a4 │ │ │ │ sub r2, r3, #80 @ 0x50 │ │ │ │ clz r2, r2 │ │ │ │ lsr r2, r2, #5 │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ orrhi r2, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3614e0 │ │ │ │ + beq 361504 │ │ │ │ ldr r2, [sl, #4] │ │ │ │ ldr r3, [sl] │ │ │ │ lsr r2, r2, #4 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ lsl r2, r3, #8 │ │ │ │ lsl r3, r3, #9 │ │ │ │ and r2, r2, #32512 @ 0x7f00 │ │ │ │ and r3, r3, #196608 @ 0x30000 │ │ │ │ orr r3, r2, r3 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ - b 3614e0 │ │ │ │ + b 361504 │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ - b 361510 │ │ │ │ + b 361534 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mvn r4, #11 │ │ │ │ - b 361510 │ │ │ │ - tsteq sl, r4, lsl ip │ │ │ │ + b 361534 │ │ │ │ + @ instruction: 0x011aebf0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - tsteq sl, r0, ror #21 │ │ │ │ + @ instruction: 0x011aeabc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ - ldr ip, [pc, #440] @ 3617b4 │ │ │ │ + ldr ip, [pc, #440] @ 3617d8 │ │ │ │ mov r5, r1 │ │ │ │ - ldr r1, [pc, #436] @ 3617b8 │ │ │ │ + ldr r1, [pc, #436] @ 3617dc │ │ │ │ ldr r3, [r0] │ │ │ │ add ip, pc, ip │ │ │ │ ldr r1, [ip, r1] │ │ │ │ ldr r2, [r0, #4] │ │ │ │ mov r4, r0 │ │ │ │ mov r0, #0 │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp r3, r0 │ │ │ │ ldr r1, [r1] │ │ │ │ str r1, [sp, #12] │ │ │ │ mov r1, #0 │ │ │ │ str r0, [sp, #8] │ │ │ │ str r2, [sp, #4] │ │ │ │ - bne 361678 │ │ │ │ + bne 36169c │ │ │ │ ldr r6, [r4, #72] @ 0x48 │ │ │ │ str r6, [r5] │ │ │ │ cmp r6, #0 │ │ │ │ - beq 36169c │ │ │ │ + beq 3616c0 │ │ │ │ mov r0, #0 │ │ │ │ - ldr r2, [pc, #360] @ 3617bc │ │ │ │ - ldr r3, [pc, #352] @ 3617b8 │ │ │ │ + ldr r2, [pc, #360] @ 3617e0 │ │ │ │ + ldr r3, [pc, #352] @ 3617dc │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3617b0 │ │ │ │ + bne 3617d4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 361678 │ │ │ │ + bne 36169c │ │ │ │ ldr r6, [r4, #72] @ 0x48 │ │ │ │ mov r3, r2 │ │ │ │ cmp r6, #0 │ │ │ │ str r6, [r5] │ │ │ │ - bne 361648 │ │ │ │ + bne 36166c │ │ │ │ ldr r0, [r3, #24] │ │ │ │ - ldr r1, [pc, #280] @ 3617c0 │ │ │ │ + ldr r1, [pc, #280] @ 3617e4 │ │ │ │ add r2, sp, #4 │ │ │ │ bl 39e48 │ │ │ │ cmp r0, #0 │ │ │ │ strne r6, [r5] │ │ │ │ - bne 36164c │ │ │ │ + bne 361670 │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r1, #0 │ │ │ │ str r3, [r5] │ │ │ │ str r3, [r4, #72] @ 0x48 │ │ │ │ - bne 361648 │ │ │ │ + bne 36166c │ │ │ │ ldr r6, [r4] │ │ │ │ mov r2, #1 │ │ │ │ add r5, r6, #192 @ 0xc0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361744 │ │ │ │ + bne 361768 │ │ │ │ ldr r3, [r4, #52] @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 361724 │ │ │ │ + beq 361748 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 361648 │ │ │ │ + beq 36166c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r6, #192] @ 0xc0 │ │ │ │ bl 1798a0 │ │ │ │ - b 361648 │ │ │ │ + b 36166c │ │ │ │ add r2, r6, #196 @ 0xc4 │ │ │ │ str r2, [r4, #48] @ 0x30 │ │ │ │ ldr r2, [r6, #200] @ 0xc8 │ │ │ │ add r3, r4, #48 @ 0x30 │ │ │ │ str r2, [r4, #52] @ 0x34 │ │ │ │ str r3, [r2] │ │ │ │ str r3, [r6, #200] @ 0xc8 │ │ │ │ - b 3616f8 │ │ │ │ + b 36171c │ │ │ │ cmp r0, #2 │ │ │ │ - beq 361774 │ │ │ │ + beq 361798 │ │ │ │ ldr r3, [r6, #192] @ 0xc0 │ │ │ │ mov r1, r3 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r7, r3 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ mov r3, r0 │ │ │ │ - beq 3617a4 │ │ │ │ - b 361750 │ │ │ │ + beq 3617c8 │ │ │ │ + b 361774 │ │ │ │ mov r2, #0 │ │ │ │ mov r1, #2 │ │ │ │ mov r0, r5 │ │ │ │ bl 1798e0 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r7 │ │ │ │ - bne 361788 │ │ │ │ + bne 3617ac │ │ │ │ cmp r7, #0 │ │ │ │ - bne 361774 │ │ │ │ - b 3616ec │ │ │ │ + bne 361798 │ │ │ │ + b 361710 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0x011ae9f4 │ │ │ │ + @ instruction: 0x011ae9d0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq sl, r4, lsr #19 │ │ │ │ + tsteq sl, r0, lsl #19 │ │ │ │ andgt r6, r8, sl, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r7, r2 │ │ │ │ - ldr r2, [pc, #456] @ 3619a8 │ │ │ │ - ldr r3, [pc, #456] @ 3619ac │ │ │ │ + ldr r2, [pc, #456] @ 3619cc │ │ │ │ + ldr r3, [pc, #456] @ 3619d0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #28 │ │ │ │ subs r5, r0, #0 │ │ │ │ mov r8, r1 │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ - bne 3618c4 │ │ │ │ + bne 3618e8 │ │ │ │ add r6, r5, #192 @ 0xc0 │ │ │ │ mov r1, #0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r8, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ str r1, [sp, #12] │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 36193c │ │ │ │ + bne 361960 │ │ │ │ ldr ip, [r5, #200] @ 0xc8 │ │ │ │ add r3, r5, #196 @ 0xc4 │ │ │ │ cmp r3, ip │ │ │ │ sub ip, ip, #48 @ 0x30 │ │ │ │ - bne 36185c │ │ │ │ - b 3618dc │ │ │ │ + bne 361880 │ │ │ │ + b 361900 │ │ │ │ ldr ip, [ip, #52] @ 0x34 │ │ │ │ cmp r3, ip │ │ │ │ sub ip, ip, #48 @ 0x30 │ │ │ │ - beq 3618dc │ │ │ │ + beq 361900 │ │ │ │ ldr lr, [ip, #72] @ 0x48 │ │ │ │ cmp lr, r8 │ │ │ │ - bne 36184c │ │ │ │ + bne 361870 │ │ │ │ ldr r1, [ip, #4] │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35ffc4 │ │ │ │ + bl 35ffe8 │ │ │ │ mvn r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361908 │ │ │ │ - ldr r2, [pc, #276] @ 3619b0 │ │ │ │ - ldr r3, [pc, #268] @ 3619ac │ │ │ │ + bne 36192c │ │ │ │ + ldr r2, [pc, #276] @ 3619d4 │ │ │ │ + ldr r3, [pc, #268] @ 3619d0 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3619a4 │ │ │ │ + bne 3619c8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 3618c4 │ │ │ │ + bne 3618e8 │ │ │ │ mov r4, r3 │ │ │ │ - b 361808 │ │ │ │ + b 36182c │ │ │ │ ldr r0, [r4, #24] │ │ │ │ - ldr r1, [pc, #204] @ 3619b4 │ │ │ │ + ldr r1, [pc, #204] @ 3619d8 │ │ │ │ mov r2, sp │ │ │ │ bl 39e48 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 361920 │ │ │ │ + beq 361944 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 361894 │ │ │ │ + beq 3618b8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r5, #192] @ 0xc0 │ │ │ │ bl 1798a0 │ │ │ │ - b 361894 │ │ │ │ + b 3618b8 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35ffc4 │ │ │ │ + bl 35ffe8 │ │ │ │ mov r4, r0 │ │ │ │ - b 3618f4 │ │ │ │ + b 361918 │ │ │ │ cmp r0, #2 │ │ │ │ - bne 361980 │ │ │ │ + bne 3619a4 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ - bne 361958 │ │ │ │ + bne 36197c │ │ │ │ cmp r9, #0 │ │ │ │ - bne 361944 │ │ │ │ - b 361834 │ │ │ │ + bne 361968 │ │ │ │ + b 361858 │ │ │ │ ldr r1, [r5, #192] @ 0xc0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ - beq 361974 │ │ │ │ - b 361984 │ │ │ │ + beq 361998 │ │ │ │ + b 3619a8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq sl, r8, lsl r8 │ │ │ │ + @ instruction: 0x011ae7f4 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq sl, ip, asr r7 │ │ │ │ + tsteq sl, r8, lsr r7 │ │ │ │ andsgt r6, r0, fp, lsl #8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r6, r0, #0 │ │ │ │ ldr r5, [r1] │ │ │ │ mov r7, r1 │ │ │ │ - beq 3619e4 │ │ │ │ + beq 361a08 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r6, #56 @ 0x38 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 361a00 │ │ │ │ + beq 361a24 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #56 @ 0x38 │ │ │ │ - bl d1e0ec │ │ │ │ + bl d1e10c │ │ │ │ cmp r0, #0 │ │ │ │ - beq 361a08 │ │ │ │ + beq 361a2c │ │ │ │ str r6, [r7] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r8, [r5] │ │ │ │ cmp r8, #0 │ │ │ │ mov r4, r8 │ │ │ │ - bne 361a88 │ │ │ │ + bne 361aac │ │ │ │ ldr r3, [r5, #52] @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 361aa0 │ │ │ │ + beq 361ac4 │ │ │ │ add r9, r8, #192 @ 0xc0 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361ad8 │ │ │ │ + bne 361afc │ │ │ │ ldr sl, [r5, #56] @ 0x38 │ │ │ │ - bl d1e86c │ │ │ │ + bl d1e88c │ │ │ │ cmp sl, #0 │ │ │ │ - beq 361ab0 │ │ │ │ + beq 361ad4 │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361b40 │ │ │ │ + bne 361b64 │ │ │ │ ldr r0, [r5, #32] │ │ │ │ cmp r0, #0 │ │ │ │ - beq 361a78 │ │ │ │ + beq 361a9c │ │ │ │ ldr r1, [r5, #8] │ │ │ │ bl 3a3e8 │ │ │ │ mov r0, r5 │ │ │ │ bl 3bb4c │ │ │ │ str r6, [r7] │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 361a88 │ │ │ │ + bne 361aac │ │ │ │ mov r4, r3 │ │ │ │ - b 361a18 │ │ │ │ + b 361a3c │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r0, [r4, #24] │ │ │ │ bl 3aea4 │ │ │ │ - b 361a64 │ │ │ │ + b 361a88 │ │ │ │ ldr r2, [r5, #48] @ 0x30 │ │ │ │ ldr r3, [r5, #52] @ 0x34 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ str sl, [r5, #52] @ 0x34 │ │ │ │ str sl, [r5, #48] @ 0x30 │ │ │ │ bl 3aea4 │ │ │ │ - b 361a50 │ │ │ │ + b 361a74 │ │ │ │ cmp r0, #2 │ │ │ │ - beq 361b04 │ │ │ │ + beq 361b28 │ │ │ │ ldr r1, [r8, #192] @ 0xc0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ - beq 361b34 │ │ │ │ - b 361ae4 │ │ │ │ + beq 361b58 │ │ │ │ + b 361b08 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r9 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r9] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r9 │ │ │ │ mov sl, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, sl │ │ │ │ mov r1, r0 │ │ │ │ - bne 361b18 │ │ │ │ + bne 361b3c │ │ │ │ cmp sl, #0 │ │ │ │ - bne 361b04 │ │ │ │ - b 361a40 │ │ │ │ + bne 361b28 │ │ │ │ + b 361a64 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [r8, #192] @ 0xc0 │ │ │ │ bl 1798a0 │ │ │ │ - b 361a64 │ │ │ │ + b 361a88 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r7, r2 │ │ │ │ - ldr r2, [pc, #356] @ 361cd8 │ │ │ │ - ldr r3, [pc, #356] @ 361cdc │ │ │ │ + ldr r2, [pc, #356] @ 361cfc │ │ │ │ + ldr r3, [pc, #356] @ 361d00 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #12 │ │ │ │ subs r5, r0, #0 │ │ │ │ mov r8, r1 │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r3, #0 │ │ │ │ - bne 361c20 │ │ │ │ + bne 361c44 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, #0 │ │ │ │ add r6, r5, #192 @ 0xc0 │ │ │ │ - bl 3619b8 │ │ │ │ + bl 3619dc │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361c54 │ │ │ │ + bne 361c78 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ mov r1, r8 │ │ │ │ mov r2, sp │ │ │ │ bl 3bcd8 │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 361c38 │ │ │ │ + beq 361c5c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361c98 │ │ │ │ - ldr r2, [pc, #232] @ 361ce0 │ │ │ │ - ldr r3, [pc, #224] @ 361cdc │ │ │ │ + bne 361cbc │ │ │ │ + ldr r2, [pc, #232] @ 361d04 │ │ │ │ + ldr r3, [pc, #224] @ 361d00 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 361cd4 │ │ │ │ + bne 361cf8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 361c20 │ │ │ │ + bne 361c44 │ │ │ │ mov r4, r3 │ │ │ │ - b 361b9c │ │ │ │ + b 361bc0 │ │ │ │ mov r3, r4 │ │ │ │ ldr r1, [sp] │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35ffc4 │ │ │ │ + bl 35ffe8 │ │ │ │ mov r4, r0 │ │ │ │ - b 361bdc │ │ │ │ + b 361c00 │ │ │ │ cmp r0, #2 │ │ │ │ - bne 361cb0 │ │ │ │ + bne 361cd4 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r6] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ - bne 361c70 │ │ │ │ + bne 361c94 │ │ │ │ cmp r9, #0 │ │ │ │ - bne 361c5c │ │ │ │ - b 361bc4 │ │ │ │ + bne 361c80 │ │ │ │ + b 361be8 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r5, #192] @ 0xc0 │ │ │ │ bl 1798a0 │ │ │ │ - b 361bf0 │ │ │ │ + b 361c14 │ │ │ │ ldr r1, [r5, #192] @ 0xc0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r6 │ │ │ │ mov r9, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r9 │ │ │ │ mov r1, r0 │ │ │ │ - beq 361c8c │ │ │ │ - b 361cb4 │ │ │ │ + beq 361cb0 │ │ │ │ + b 361cd8 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq sl, r4, lsl #9 │ │ │ │ + tsteq sl, r0, ror #8 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq sl, r0, lsl #8 │ │ │ │ + @ instruction: 0x011ae3dc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #380] @ 361e7c │ │ │ │ - ldr r3, [pc, #380] @ 361e80 │ │ │ │ + ldr r2, [pc, #380] @ 361ea0 │ │ │ │ + ldr r3, [pc, #380] @ 361ea4 │ │ │ │ ldr sl, [r0, #40] @ 0x28 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #28 │ │ │ │ add r9, sl, #8 │ │ │ │ add sl, sl, #81920 @ 0x14000 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [sl, #8] │ │ │ │ mov r8, r1 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r3, #1 │ │ │ │ str r3, [sl, #8] │ │ │ │ - bge 361e1c │ │ │ │ + bge 361e40 │ │ │ │ add r3, r1, #1 │ │ │ │ add r3, r3, r3, lsl #2 │ │ │ │ add r9, r9, r3, lsl #3 │ │ │ │ add r3, sp, #16 │ │ │ │ str r6, [sp, #12] │ │ │ │ mov r7, #0 │ │ │ │ mov r6, sl │ │ │ │ mov r4, #0 │ │ │ │ mov sl, r9 │ │ │ │ mov r5, #0 │ │ │ │ mov r9, r0 │ │ │ │ str r3, [sp, #4] │ │ │ │ - b 361da0 │ │ │ │ + b 361dc4 │ │ │ │ add r3, r0, r1, lsl #3 │ │ │ │ str r7, [r0, r1, lsl #3] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ str r7, [r3, #4] │ │ │ │ mov r0, #0 │ │ │ │ - bl 3619b8 │ │ │ │ + bl 3619dc │ │ │ │ ldr r3, [r6, #8] │ │ │ │ add sl, sl, #40 @ 0x28 │ │ │ │ sub r1, r3, #1 │ │ │ │ cmp r3, r8 │ │ │ │ str r1, [r6, #8] │ │ │ │ - ble 361e14 │ │ │ │ + ble 361e38 │ │ │ │ ldr r3, [sl, #-40] @ 0xffffffd8 │ │ │ │ ldr fp, [r9] │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr ip, [fp, #8] │ │ │ │ ldr r0, [fp, #4] │ │ │ │ cmp ip, r1 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bhi 361d70 │ │ │ │ + bhi 361d94 │ │ │ │ lsl r1, r1, #4 │ │ │ │ str r3, [sp, #8] │ │ │ │ bl 3bffc │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r0, #0 │ │ │ │ - beq 361e58 │ │ │ │ + beq 361e7c │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr r3, [fp, #8] │ │ │ │ lsl lr, r1, #1 │ │ │ │ cmp r3, r1, lsl #1 │ │ │ │ str r0, [fp, #4] │ │ │ │ - bcs 361d70 │ │ │ │ + bcs 361d94 │ │ │ │ sub r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ add ip, r0, r1, lsl #4 │ │ │ │ add r3, r0, r3, lsl #3 │ │ │ │ sub ip, ip, #8 │ │ │ │ strd r4, [r3, #8]! │ │ │ │ cmp ip, r3 │ │ │ │ - bne 361e00 │ │ │ │ + bne 361e24 │ │ │ │ str lr, [fp, #8] │ │ │ │ - b 361d70 │ │ │ │ + b 361d94 │ │ │ │ mov sl, r6 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ mov r0, #0 │ │ │ │ str r8, [sl, #8] │ │ │ │ str r6, [sl, #12] │ │ │ │ - ldr r2, [pc, #84] @ 361e84 │ │ │ │ - ldr r3, [pc, #76] @ 361e80 │ │ │ │ + ldr r2, [pc, #84] @ 361ea8 │ │ │ │ + ldr r3, [pc, #76] @ 361ea4 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 361e54 │ │ │ │ + bne 361e78 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - ldr r3, [pc, #40] @ 361e88 │ │ │ │ - ldr r2, [pc, #40] @ 361e8c │ │ │ │ + ldr r3, [pc, #40] @ 361eac │ │ │ │ + ldr r2, [pc, #40] @ 361eb0 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mvn r0, #11 │ │ │ │ - b 361e28 │ │ │ │ - @ instruction: 0x011ae2f4 │ │ │ │ + b 361e4c │ │ │ │ + @ instruction: 0x011ae2d0 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq sl, r8, asr #3 │ │ │ │ - tsteq lr, r0, lsl #18 │ │ │ │ - @ instruction: 0x009ededc │ │ │ │ + tsteq sl, r4, lsr #3 │ │ │ │ + @ instruction: 0x011e78dc │ │ │ │ + @ instruction: 0x009eded8 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r0] │ │ │ │ cmp r4, #0 │ │ │ │ - beq 361fd0 │ │ │ │ + beq 361ff4 │ │ │ │ mov r5, r0 │ │ │ │ mov r2, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 361eb0 │ │ │ │ + bne 361ed4 │ │ │ │ ldr r0, [r2, #24] │ │ │ │ mov r3, r1 │ │ │ │ mov r2, #524288 @ 0x80000 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ bl 3a46c │ │ │ │ subs r6, r0, #0 │ │ │ │ - bne 361ee8 │ │ │ │ + bne 361f0c │ │ │ │ ldr r3, [r5, #52] @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 361ef0 │ │ │ │ + beq 361f14 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r7, [r5] │ │ │ │ mov r1, r4 │ │ │ │ add r4, r7, #192 @ 0xc0 │ │ │ │ mov r2, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 361f68 │ │ │ │ + bne 361f8c │ │ │ │ ldr r3, [r5, #52] @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 361f48 │ │ │ │ + beq 361f6c │ │ │ │ mvn r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 361ee8 │ │ │ │ + beq 361f0c │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r7, #192] @ 0xc0 │ │ │ │ bl 1798a0 │ │ │ │ - b 361ee8 │ │ │ │ + b 361f0c │ │ │ │ ldr r2, [r7, #200] @ 0xc8 │ │ │ │ add r3, r5, #48 @ 0x30 │ │ │ │ add r1, r7, #196 @ 0xc4 │ │ │ │ str r2, [r5, #52] @ 0x34 │ │ │ │ str r1, [r5, #48] @ 0x30 │ │ │ │ str r3, [r2] │ │ │ │ str r3, [r7, #200] @ 0xc8 │ │ │ │ - b 361f1c │ │ │ │ + b 361f40 │ │ │ │ cmp r0, #2 │ │ │ │ - beq 361f94 │ │ │ │ + beq 361fb8 │ │ │ │ ldr r1, [r7, #192] @ 0xc0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ - beq 361fc4 │ │ │ │ - b 361f74 │ │ │ │ + beq 361fe8 │ │ │ │ + b 361f98 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ - bne 361fa8 │ │ │ │ + bne 361fcc │ │ │ │ cmp r8, #0 │ │ │ │ - bne 361f94 │ │ │ │ - b 361f10 │ │ │ │ + bne 361fb8 │ │ │ │ + b 361f34 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ udf #0 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ add r4, r0, #192 @ 0xc0 │ │ │ │ mov r5, r0 │ │ │ │ mov r7, r2 │ │ │ │ mov r6, r1 │ │ │ │ mov r2, #1 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 362044 │ │ │ │ + bne 362068 │ │ │ │ mov r1, r6 │ │ │ │ mov r3, #0 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35ffc4 │ │ │ │ + bl 35ffe8 │ │ │ │ mvn r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 362088 │ │ │ │ + bne 3620ac │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ cmp r0, #2 │ │ │ │ - bne 3620a4 │ │ │ │ + bne 3620c8 │ │ │ │ mov r1, #2 │ │ │ │ mov r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ bl 1798e0 │ │ │ │ ldr r1, [r4] │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ - bne 362060 │ │ │ │ + bne 362084 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 36204c │ │ │ │ - b 362010 │ │ │ │ + bne 362070 │ │ │ │ + b 362034 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r5, #192] @ 0xc0 │ │ │ │ bl 1798a0 │ │ │ │ mov r0, r6 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [r5, #192] @ 0xc0 │ │ │ │ mov r2, #2 │ │ │ │ mov r0, r4 │ │ │ │ mov r8, r1 │ │ │ │ - bl d1e6d8 │ │ │ │ + bl d1e6f8 │ │ │ │ cmp r0, r8 │ │ │ │ mov r1, r0 │ │ │ │ - beq 36207c │ │ │ │ - b 3620a8 │ │ │ │ + beq 3620a0 │ │ │ │ + b 3620cc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ add r1, r1, #5 │ │ │ │ mov r6, r0 │ │ │ │ lsl r1, r1, #3 │ │ │ │ mov r0, #1 │ │ │ │ mov r5, r2 │ │ │ │ bl 3bfe4 │ │ │ │ subs r3, r0, #0 │ │ │ │ - beq 362134 │ │ │ │ + beq 362158 │ │ │ │ add r0, r3, #4 │ │ │ │ add r1, r3, #12 │ │ │ │ add r2, r3, #20 │ │ │ │ str r0, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r6, [r3] │ │ │ │ mov r0, #0 │ │ │ │ @@ -825360,15 +825369,15 @@ │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #32] │ │ │ │ ldr r8, [sp, #24] │ │ │ │ cmp r0, #0 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r3 │ │ │ │ - beq 3621e0 │ │ │ │ + beq 362204 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ str r3, [r4, #32] │ │ │ │ ldr ip, [r4, #12] │ │ │ │ add r1, r4, r5, lsl #3 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr r2, [r1, #44] @ 0x2c │ │ │ │ str r3, [r0, #16] │ │ │ │ @@ -825393,27 +825402,27 @@ │ │ │ │ str ip, [r0, #28] │ │ │ │ str r2, [r1, #44] @ 0x2c │ │ │ │ str r3, [r4, #28] │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #48 @ 0x30 │ │ │ │ bl 3b348 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 362174 │ │ │ │ + bne 362198 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr ip, [r0, #32] │ │ │ │ mov r4, r0 │ │ │ │ cmp ip, #0 │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r2 │ │ │ │ mov r6, r3 │ │ │ │ - beq 362268 │ │ │ │ + beq 36228c │ │ │ │ ldr r3, [ip, #40] @ 0x28 │ │ │ │ str r3, [r0, #32] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [ip, #12] │ │ │ │ add r1, r4, r5, lsl #3 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ mov r0, ip │ │ │ │ @@ -825427,298 +825436,298 @@ │ │ │ │ str r4, [r0, #44] @ 0x2c │ │ │ │ str r2, [r0, #40] @ 0x28 │ │ │ │ str r0, [r1, #40] @ 0x28 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #48 @ 0x30 │ │ │ │ bl 3b348 │ │ │ │ subs ip, r0, #0 │ │ │ │ - bne 362228 │ │ │ │ + bne 36224c │ │ │ │ mov r0, ip │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ - ldr r2, [pc, #448] @ 362458 │ │ │ │ - ldr r3, [pc, #448] @ 36245c │ │ │ │ + ldr r2, [pc, #448] @ 36247c │ │ │ │ + ldr r3, [pc, #448] @ 362480 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r0] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ sub sp, sp, #28 │ │ │ │ cmp sl, #0 │ │ │ │ mov r9, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov r3, #0 │ │ │ │ - beq 3623dc │ │ │ │ + beq 362400 │ │ │ │ ldr r6, [sl, #36] @ 0x24 │ │ │ │ cmp r6, #0 │ │ │ │ - beq 3623b4 │ │ │ │ + beq 3623d8 │ │ │ │ add r3, sp, #16 │ │ │ │ mov r4, #0 │ │ │ │ mov r5, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r0, [sp, #12] │ │ │ │ add fp, r6, #81920 @ 0x14000 │ │ │ │ ldr r3, [fp, #8] │ │ │ │ add r8, r6, #8 │ │ │ │ sub r2, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r2, [fp, #8] │ │ │ │ - beq 362414 │ │ │ │ + beq 362438 │ │ │ │ str r6, [sp, #8] │ │ │ │ mov r7, #0 │ │ │ │ mov r6, fp │ │ │ │ - b 362338 │ │ │ │ + b 36235c │ │ │ │ add r3, r0, r1, lsl #3 │ │ │ │ str r7, [r0, r1, lsl #3] │ │ │ │ str r7, [r3, #4] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r0, #0 │ │ │ │ - bl 3619b8 │ │ │ │ + bl 3619dc │ │ │ │ ldr r3, [r6, #8] │ │ │ │ sub r2, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r2, [r6, #8] │ │ │ │ - beq 362410 │ │ │ │ + beq 362434 │ │ │ │ ldr fp, [r8], #40 @ 0x28 │ │ │ │ ldr r9, [sl] │ │ │ │ ldr r1, [fp, #4] │ │ │ │ ldr ip, [r9, #8] │ │ │ │ ldr r0, [r9, #4] │ │ │ │ cmp ip, r1 │ │ │ │ str fp, [sp, #16] │ │ │ │ - bhi 36230c │ │ │ │ + bhi 362330 │ │ │ │ lsl r1, r1, #4 │ │ │ │ bl 3bffc │ │ │ │ cmp r0, #0 │ │ │ │ - beq 362438 │ │ │ │ + beq 36245c │ │ │ │ ldr r1, [fp, #4] │ │ │ │ ldr r3, [r9, #8] │ │ │ │ lsl lr, r1, #1 │ │ │ │ cmp r3, r1, lsl #1 │ │ │ │ str r0, [r9, #4] │ │ │ │ - bcs 36230c │ │ │ │ + bcs 362330 │ │ │ │ sub r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ add ip, r0, r1, lsl #4 │ │ │ │ add r3, r0, r3, lsl #3 │ │ │ │ sub ip, ip, #8 │ │ │ │ strd r4, [r3, #8]! │ │ │ │ cmp r3, ip │ │ │ │ - bne 362390 │ │ │ │ + bne 3623b4 │ │ │ │ str lr, [r9, #8] │ │ │ │ - b 36230c │ │ │ │ + b 362330 │ │ │ │ add r1, r1, #21 │ │ │ │ add r1, sl, r1, lsl #2 │ │ │ │ mov r0, #0 │ │ │ │ - bl 3619b8 │ │ │ │ + bl 3619dc │ │ │ │ ldr r3, [sl, #80] @ 0x50 │ │ │ │ sub r1, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r1, [sl, #80] @ 0x50 │ │ │ │ - bne 3623a4 │ │ │ │ + bne 3623c8 │ │ │ │ mov r0, #0 │ │ │ │ add r1, sl, #52 @ 0x34 │ │ │ │ - bl 3619b8 │ │ │ │ + bl 3619dc │ │ │ │ mov r0, sl │ │ │ │ bl 3bb4c │ │ │ │ mov r3, #0 │ │ │ │ - ldr r2, [pc, #120] @ 362460 │ │ │ │ + ldr r2, [pc, #120] @ 362484 │ │ │ │ str r3, [r9] │ │ │ │ - ldr r3, [pc, #108] @ 36245c │ │ │ │ + ldr r3, [pc, #108] @ 362480 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 362454 │ │ │ │ + bne 362478 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r6, [sp, #8] │ │ │ │ ldr r3, [r6] │ │ │ │ mov r0, r6 │ │ │ │ str r3, [sl, #36] @ 0x24 │ │ │ │ bl 3bb4c │ │ │ │ ldr r6, [sl, #36] @ 0x24 │ │ │ │ cmp r6, #0 │ │ │ │ - bne 3622e0 │ │ │ │ + bne 362304 │ │ │ │ ldr r9, [sp, #12] │ │ │ │ - b 3623b4 │ │ │ │ - ldr r3, [pc, #36] @ 362464 │ │ │ │ - ldr r2, [pc, #36] @ 362468 │ │ │ │ + b 3623d8 │ │ │ │ + ldr r3, [pc, #36] @ 362488 │ │ │ │ + ldr r2, [pc, #36] @ 36248c │ │ │ │ ldr r0, [pc, r3] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 362318 │ │ │ │ + b 36233c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq sl, r0, ror #26 │ │ │ │ + tsteq sl, ip, lsr sp │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq sl, ip, lsl #24 │ │ │ │ - tsteq lr, r0, lsr #6 │ │ │ │ - addseq sp, lr, r0, lsl #18 │ │ │ │ + tsteq sl, r8, ror #23 │ │ │ │ + @ instruction: 0x011e72fc │ │ │ │ + @ instruction: 0x009ed8fc │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #504] @ 362680 │ │ │ │ + ldr r2, [pc, #504] @ 3626a4 │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ mov r5, r0 │ │ │ │ mov r7, r3 │ │ │ │ - ldr r3, [pc, #492] @ 362684 │ │ │ │ + ldr r3, [pc, #492] @ 3626a8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [sp, #144] @ 0x90 │ │ │ │ ldr r9, [r5] │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ cmp r9, #0 │ │ │ │ mov r8, r1 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ mov r3, #0 │ │ │ │ - bne 36253c │ │ │ │ + bne 362560 │ │ │ │ add r3, sp, #32 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, #64 @ 0x40 │ │ │ │ mov r1, #0 │ │ │ │ ldr sl, [r8, #20] │ │ │ │ bl 3b570 │ │ │ │ ldr r4, [r8, #16] │ │ │ │ cmp r4, #-2147483647 @ 0x80000001 │ │ │ │ mov r3, r0 │ │ │ │ - bne 362664 │ │ │ │ + bne 362688 │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r8, #8] │ │ │ │ ldr r0, [r9, #24] │ │ │ │ str r3, [sp, #32] │ │ │ │ mov r1, #65 @ 0x41 │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ bl 3b24c │ │ │ │ subs r9, r0, #0 │ │ │ │ - beq 362554 │ │ │ │ - ldr r2, [pc, #372] @ 362688 │ │ │ │ - ldr r3, [pc, #364] @ 362684 │ │ │ │ + beq 362578 │ │ │ │ + ldr r2, [pc, #372] @ 3626ac │ │ │ │ + ldr r3, [pc, #364] @ 3626a8 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 36266c │ │ │ │ + bne 362690 │ │ │ │ mov r0, r9 │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r3, r9 │ │ │ │ ldr r9, [r9] │ │ │ │ cmp r9, #0 │ │ │ │ - bne 36253c │ │ │ │ + bne 362560 │ │ │ │ mov r9, r3 │ │ │ │ - b 3624c0 │ │ │ │ + b 3624e4 │ │ │ │ add r1, r6, #21 │ │ │ │ lsl r1, r1, #2 │ │ │ │ mov r0, #1 │ │ │ │ bl 3bfe4 │ │ │ │ subs fp, r0, #0 │ │ │ │ - beq 362678 │ │ │ │ + beq 36269c │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ str r2, [fp, #64] @ 0x40 │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ - ldr r1, [pc, #268] @ 36268c │ │ │ │ + ldr r1, [pc, #268] @ 3626b0 │ │ │ │ mov r0, #1 │ │ │ │ str r2, [fp, #60] @ 0x3c │ │ │ │ bl 3bfe4 │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [fp, #40] @ 0x28 │ │ │ │ str r0, [fp, #36] @ 0x24 │ │ │ │ - beq 362670 │ │ │ │ + beq 362694 │ │ │ │ ldr r2, [sl] │ │ │ │ mov r1, #256 @ 0x100 │ │ │ │ tst r2, #4 │ │ │ │ str r8, [fp, #4] │ │ │ │ str fp, [sp, #28] │ │ │ │ str r5, [fp] │ │ │ │ str r1, [fp, #24] │ │ │ │ - beq 36264c │ │ │ │ - ldr r2, [pc, #208] @ 362690 │ │ │ │ + beq 362670 │ │ │ │ + ldr r2, [pc, #208] @ 3626b4 │ │ │ │ mov r4, #-2147483646 @ 0x80000002 │ │ │ │ str r2, [fp, #24] │ │ │ │ mov r8, #0 │ │ │ │ cmp r6, #0 │ │ │ │ str r4, [fp, #56] @ 0x38 │ │ │ │ str r8, [fp, #80] @ 0x50 │ │ │ │ - ble 362634 │ │ │ │ + ble 362658 │ │ │ │ mov r2, r8 │ │ │ │ - b 3625f8 │ │ │ │ + b 36261c │ │ │ │ ldr r2, [fp, #80] @ 0x50 │ │ │ │ add r2, r2, #1 │ │ │ │ cmp r2, r6 │ │ │ │ str r2, [fp, #80] @ 0x50 │ │ │ │ - bge 362634 │ │ │ │ + bge 362658 │ │ │ │ ldr r4, [fp, #56] @ 0x38 │ │ │ │ add r2, r2, #21 │ │ │ │ add ip, fp, r2, lsl #2 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r1, r4 │ │ │ │ mov r2, #0 │ │ │ │ str ip, [sp, #12] │ │ │ │ str r8, [sp, #8] │ │ │ │ stm sp, {r7, r8} │ │ │ │ - bl 3613c8 │ │ │ │ + bl 3613ec │ │ │ │ subs r4, r0, #0 │ │ │ │ - beq 3625e0 │ │ │ │ + beq 362604 │ │ │ │ add r0, sp, #28 │ │ │ │ - bl 362280 │ │ │ │ + bl 3622a4 │ │ │ │ mov r9, r4 │ │ │ │ - b 36250c │ │ │ │ + b 362530 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ add r2, fp, #44 @ 0x2c │ │ │ │ str r2, [fp, #44] @ 0x2c │ │ │ │ str r2, [fp, #48] @ 0x30 │ │ │ │ str fp, [r3] │ │ │ │ - b 36250c │ │ │ │ + b 362530 │ │ │ │ tst r2, #2 │ │ │ │ ldreq r4, [fp, #56] @ 0x38 │ │ │ │ - ldrne r2, [pc, #56] @ 362694 │ │ │ │ + ldrne r2, [pc, #56] @ 3626b8 │ │ │ │ orreq r4, r4, #-2147483648 @ 0x80000000 │ │ │ │ strne r2, [fp, #24] │ │ │ │ - b 3625c4 │ │ │ │ + b 3625e8 │ │ │ │ mvn r9, #21 │ │ │ │ - b 36250c │ │ │ │ + b 362530 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r0, fp │ │ │ │ bl 3bb4c │ │ │ │ mvn r9, #11 │ │ │ │ - b 36250c │ │ │ │ - tsteq sl, r4, ror #22 │ │ │ │ + b 362530 │ │ │ │ + tsteq sl, r0, asr #22 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq sl, r4, ror #21 │ │ │ │ + tsteq sl, r0, asr #21 │ │ │ │ andeq r4, r1, r8, lsr #32 │ │ │ │ andeq r0, r0, r2, lsl #2 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ push {r4, lr} │ │ │ │ add r4, r0, r1, lsl #3 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 3626f0 │ │ │ │ + beq 362714 │ │ │ │ ldr r1, [r0, #32] │ │ │ │ - b 3626bc │ │ │ │ + b 3626e0 │ │ │ │ mov r1, r3 │ │ │ │ mov r3, lr │ │ │ │ ldr lr, [r3, #40] @ 0x28 │ │ │ │ ldr ip, [r3] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ cmp lr, #0 │ │ │ │ str r2, [ip, #4] │ │ │ │ str ip, [r2] │ │ │ │ str r1, [r3, #40] @ 0x28 │ │ │ │ str r3, [r3, #4] │ │ │ │ str r3, [r3] │ │ │ │ - bne 3626b4 │ │ │ │ + bne 3626d8 │ │ │ │ str lr, [r4, #40] @ 0x28 │ │ │ │ str r1, [r3, #40] @ 0x28 │ │ │ │ str r3, [r0, #32] │ │ │ │ ldr r3, [r0, #28] │ │ │ │ ldr r1, [r4, #44] @ 0x2c │ │ │ │ mov r2, #0 │ │ │ │ sub r3, r3, r1 │ │ │ │ @@ -825729,31 +825738,31 @@ │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0] │ │ │ │ cmp r4, #0 │ │ │ │ popeq {r4, r5, r6, pc} │ │ │ │ mov r5, r0 │ │ │ │ - b 362738 │ │ │ │ + b 36275c │ │ │ │ mov r0, r4 │ │ │ │ - bl 362698 │ │ │ │ + bl 3626bc │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ sub r1, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ str r1, [r4, #36] @ 0x24 │ │ │ │ - bne 362730 │ │ │ │ + bne 362754 │ │ │ │ ldr r0, [r4, #32] │ │ │ │ cmp r0, #0 │ │ │ │ - beq 362770 │ │ │ │ + beq 362794 │ │ │ │ ldr r3, [r0, #40] @ 0x28 │ │ │ │ str r3, [r4, #32] │ │ │ │ bl 3bb4c │ │ │ │ ldr r0, [r4, #32] │ │ │ │ cmp r0, #0 │ │ │ │ - bne 362758 │ │ │ │ + bne 36277c │ │ │ │ mov r0, r4 │ │ │ │ bl 3bb4c │ │ │ │ mov r3, #0 │ │ │ │ str r3, [r5] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [r0, #8] │ │ │ │ @@ -825767,44 +825776,44 @@ │ │ │ │ ldr r1, [r0, #52] @ 0x34 │ │ │ │ ldr r5, [r0, #40] @ 0x28 │ │ │ │ cmp r1, r8 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ mov r7, r2 │ │ │ │ mov r6, r3 │ │ │ │ - beq 362834 │ │ │ │ + beq 362858 │ │ │ │ ldr r2, [r0, #72] @ 0x48 │ │ │ │ ldr r0, [r0, #28] │ │ │ │ cmp r2, r0 │ │ │ │ - beq 362834 │ │ │ │ + beq 362858 │ │ │ │ ldr ip, [r4, #60] @ 0x3c │ │ │ │ cmp ip, #0 │ │ │ │ - bne 3627f4 │ │ │ │ + bne 362818 │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ cmp r3, #0 │ │ │ │ moveq r3, r0 │ │ │ │ - beq 362808 │ │ │ │ + beq 36282c │ │ │ │ mov r3, r0 │ │ │ │ str ip, [r3], #8 │ │ │ │ ldr ip, [r4, #64] @ 0x40 │ │ │ │ str r3, [r4, #28] │ │ │ │ str ip, [r0, #4] │ │ │ │ sub r3, r3, r2 │ │ │ │ str r3, [sp] │ │ │ │ asr r3, r3, #31 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ mov r0, r4 │ │ │ │ sub r2, r2, r3 │ │ │ │ asr r3, r2, #31 │ │ │ │ - bl 362794 │ │ │ │ + bl 3627b8 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ str r3, [r4, #72] @ 0x48 │ │ │ │ cmp r8, #0 │ │ │ │ - beq 3628a8 │ │ │ │ + beq 3628cc │ │ │ │ ldr r2, [r4] │ │ │ │ ldr r3, [r8, #4] │ │ │ │ ldr r1, [r2, #8] │ │ │ │ cmp r3, r1 │ │ │ │ ldrcc r2, [r2, #4] │ │ │ │ add r1, r5, #8 │ │ │ │ ldrcc r3, [r2, r3, lsl #3] │ │ │ │ @@ -825831,69 +825840,69 @@ │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr r3, [r0] │ │ │ │ - ldr r1, [pc, #1408] @ 362e4c │ │ │ │ + ldr r1, [pc, #1408] @ 362e70 │ │ │ │ ldr r6, [r3] │ │ │ │ - ldr r3, [pc, #1404] @ 362e50 │ │ │ │ + ldr r3, [pc, #1404] @ 362e74 │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ sub sp, sp, #108 @ 0x6c │ │ │ │ cmp r6, #0 │ │ │ │ ldr r8, [r0, #40] @ 0x28 │ │ │ │ ldr r2, [r0, #4] │ │ │ │ ldr r4, [r0, #36] @ 0x24 │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ mov r3, #0 │ │ │ │ mov fp, r6 │ │ │ │ - bne 362ca0 │ │ │ │ + bne 362cc4 │ │ │ │ ldr r3, [r2, #16] │ │ │ │ cmp r3, #-2147483647 @ 0x80000001 │ │ │ │ ldr r3, [r2, #8] │ │ │ │ str r3, [sp, #24] │ │ │ │ - bne 362be8 │ │ │ │ + bne 362c0c │ │ │ │ ldr r3, [r5, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 36292c │ │ │ │ + beq 362950 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ strd r2, [sp] │ │ │ │ - bl 362794 │ │ │ │ + bl 3627b8 │ │ │ │ cmp r4, #0 │ │ │ │ - beq 362be8 │ │ │ │ + beq 362c0c │ │ │ │ str fp, [sp, #16] │ │ │ │ ldr fp, [sp, #24] │ │ │ │ mov r3, #0 │ │ │ │ str r3, [sp, #20] │ │ │ │ str r8, [sp, #28] │ │ │ │ add r7, r4, #81920 @ 0x14000 │ │ │ │ ldr r2, [r7, #16] │ │ │ │ cmp r2, #0 │ │ │ │ - beq 362be4 │ │ │ │ + beq 362c08 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ add r3, r4, #8 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [r7, #12] │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ add r3, r4, #40960 @ 0xa000 │ │ │ │ add r3, r3, #8 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ ldr r3, [r5, #64] @ 0x40 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ - ldr r3, [pc, #1200] @ 362e54 │ │ │ │ + ldr r3, [pc, #1200] @ 362e78 │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r3, [r3] │ │ │ │ add r2, r4, #69632 @ 0x11000 │ │ │ │ tst r3, #1 │ │ │ │ lsr r3, r3, #1 │ │ │ │ add r2, r2, #8 │ │ │ │ @@ -825907,15 +825916,15 @@ │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ ldr r3, [r5, #60] @ 0x3c │ │ │ │ str fp, [sp, #32] │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ - bne 362cb8 │ │ │ │ + bne 362cdc │ │ │ │ ldr r1, [sp, #16] │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ ldr r0, [r1, #24] │ │ │ │ add r2, sp, #32 │ │ │ │ mov r1, #65 @ 0x41 │ │ │ │ bl 3b24c │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ @@ -825936,15 +825945,15 @@ │ │ │ │ mul sl, lr, sl │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r9, [sp, #88] @ 0x58 │ │ │ │ add r3, r1, r3 │ │ │ │ asr r1, lr, #31 │ │ │ │ mla r1, r9, r1, sl │ │ │ │ umull r8, sl, r9, lr │ │ │ │ - ldr r2, [pc, #1000] @ 362e58 │ │ │ │ + ldr r2, [pc, #1000] @ 362e7c │ │ │ │ add r9, r1, sl │ │ │ │ lsr r1, ip, #20 │ │ │ │ orr r1, r1, r3, lsl #12 │ │ │ │ and lr, ip, r2 │ │ │ │ and r1, r1, r2 │ │ │ │ lsr sl, r8, #20 │ │ │ │ orr sl, sl, r9, lsl #12 │ │ │ │ @@ -825953,41 +825962,41 @@ │ │ │ │ and sl, sl, r2 │ │ │ │ add lr, lr, r1 │ │ │ │ and r1, r8, r2 │ │ │ │ add r1, r1, sl │ │ │ │ and r2, r2, r9, lsr #8 │ │ │ │ add r1, r1, r2 │ │ │ │ add r2, r1, r9, lsr #28 │ │ │ │ - ldr r1, [pc, #936] @ 362e5c │ │ │ │ + ldr r1, [pc, #936] @ 362e80 │ │ │ │ add lr, lr, r3, lsr #28 │ │ │ │ umull sl, r1, lr, r1 │ │ │ │ lsr r1, r1, #3 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ sub lr, lr, r1 │ │ │ │ - ldr r1, [pc, #908] @ 362e5c │ │ │ │ + ldr r1, [pc, #908] @ 362e80 │ │ │ │ subs lr, ip, lr │ │ │ │ umull ip, r1, r2, r1 │ │ │ │ - ldr ip, [pc, #900] @ 362e60 │ │ │ │ + ldr ip, [pc, #900] @ 362e84 │ │ │ │ lsr r1, r1, #3 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ add r1, r1, r1, lsl #2 │ │ │ │ sub r2, r2, r1 │ │ │ │ - ldr r1, [pc, #884] @ 362e64 │ │ │ │ + ldr r1, [pc, #884] @ 362e88 │ │ │ │ sbc r3, r3, #0 │ │ │ │ mul r1, lr, r1 │ │ │ │ subs r2, r8, r2 │ │ │ │ mla ip, r3, ip, r1 │ │ │ │ - ldr r3, [pc, #864] @ 362e64 │ │ │ │ + ldr r3, [pc, #864] @ 362e88 │ │ │ │ mov r1, ip │ │ │ │ mul r3, r2, r3 │ │ │ │ - ldr ip, [pc, #848] @ 362e60 │ │ │ │ + ldr ip, [pc, #848] @ 362e84 │ │ │ │ sbc r9, r9, #0 │ │ │ │ mla ip, r9, ip, r3 │ │ │ │ - ldr r9, [pc, #836] @ 362e60 │ │ │ │ + ldr r9, [pc, #836] @ 362e84 │ │ │ │ mov r3, ip │ │ │ │ umull ip, r8, lr, r9 │ │ │ │ cmp r0, #0 │ │ │ │ add r1, r1, r8 │ │ │ │ lsr ip, ip, #2 │ │ │ │ orr ip, ip, r1, lsl #30 │ │ │ │ lsr r1, r1, #2 │ │ │ │ @@ -825996,23 +826005,23 @@ │ │ │ │ umull r1, ip, r2, r9 │ │ │ │ add r3, r3, ip │ │ │ │ lsr r2, r1, #2 │ │ │ │ orr r2, r2, r3, lsl #30 │ │ │ │ lsr r3, r3, #2 │ │ │ │ str r2, [r6, #56] @ 0x38 │ │ │ │ str r3, [r6, #60] @ 0x3c │ │ │ │ - bne 362dbc │ │ │ │ + bne 362de0 │ │ │ │ ldr lr, [r7, #8] │ │ │ │ cmp lr, #0 │ │ │ │ addgt r1, r4, #48 @ 0x30 │ │ │ │ - ble 362bd8 │ │ │ │ + ble 362bfc │ │ │ │ ldr r3, [r1, #-16] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [r1, #-40] @ 0xffffffd8 │ │ │ │ - bne 362ba0 │ │ │ │ + bne 362bc4 │ │ │ │ ldr r2, [r1, #-12] │ │ │ │ ldrd r8, [r1, #-8] │ │ │ │ cmp r2, #2 │ │ │ │ ldr r2, [r3, #16] │ │ │ │ strd r8, [r3, #24] │ │ │ │ bic r2, r2, #3 │ │ │ │ orreq r2, r2, #1 │ │ │ │ @@ -826027,79 +826036,79 @@ │ │ │ │ strne r2, [r3, #76] @ 0x4c │ │ │ │ ldr r2, [r1, #-68] @ 0xffffffbc │ │ │ │ cmp r2, #0 │ │ │ │ ldrne r2, [r3, #76] @ 0x4c │ │ │ │ orrne r2, r2, #256 @ 0x100 │ │ │ │ strne r2, [r3, #76] @ 0x4c │ │ │ │ cmp r0, lr │ │ │ │ - bne 362b6c │ │ │ │ + bne 362b90 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 362960 │ │ │ │ + bne 362984 │ │ │ │ ldr r8, [sp, #28] │ │ │ │ add fp, r8, #81920 @ 0x14000 │ │ │ │ ldr r3, [fp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ movgt r9, #0 │ │ │ │ addgt r8, r8, #48 @ 0x30 │ │ │ │ movgt r4, r9 │ │ │ │ addgt r7, sp, #32 │ │ │ │ - bgt 362c38 │ │ │ │ - b 362cd8 │ │ │ │ + bgt 362c5c │ │ │ │ + b 362cfc │ │ │ │ add r3, r0, r1, lsl #3 │ │ │ │ str r4, [r0, r1, lsl #3] │ │ │ │ str r4, [r3, #4] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, #0 │ │ │ │ - bl 3619b8 │ │ │ │ + bl 3619dc │ │ │ │ ldr r3, [fp, #8] │ │ │ │ add r9, r9, #1 │ │ │ │ cmp r9, r3 │ │ │ │ add r8, r8, #40 @ 0x28 │ │ │ │ - bge 362cd8 │ │ │ │ + bge 362cfc │ │ │ │ ldr sl, [r8, #-40] @ 0xffffffd8 │ │ │ │ ldr r6, [r5] │ │ │ │ ldr r1, [sl, #4] │ │ │ │ ldmib r6, {r0, r3} │ │ │ │ str sl, [sp, #32] │ │ │ │ cmp r3, r1 │ │ │ │ - bhi 362c0c │ │ │ │ + bhi 362c30 │ │ │ │ lsl r1, r1, #4 │ │ │ │ bl 3bffc │ │ │ │ cmp r0, #0 │ │ │ │ - beq 362e04 │ │ │ │ + beq 362e28 │ │ │ │ ldr r1, [sl, #4] │ │ │ │ ldr r3, [r6, #8] │ │ │ │ lsl ip, r1, #1 │ │ │ │ cmp r3, r1, lsl #1 │ │ │ │ str r0, [r6, #4] │ │ │ │ - bcs 362c0c │ │ │ │ + bcs 362c30 │ │ │ │ add r3, r0, r3, lsl #3 │ │ │ │ add r2, r0, r1, lsl #4 │ │ │ │ str r4, [r3] │ │ │ │ str r4, [r3, #4] │ │ │ │ add r3, r3, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bne 362c84 │ │ │ │ + bne 362ca8 │ │ │ │ str ip, [r6, #8] │ │ │ │ - b 362c0c │ │ │ │ + b 362c30 │ │ │ │ mov r3, fp │ │ │ │ ldr fp, [fp] │ │ │ │ cmp fp, #0 │ │ │ │ - bne 362ca0 │ │ │ │ + bne 362cc4 │ │ │ │ mov fp, r3 │ │ │ │ - b 362904 │ │ │ │ + b 362928 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ mov r3, fp │ │ │ │ add r8, r2, #1 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 360158 │ │ │ │ + bl 36017c │ │ │ │ str r8, [sp, #20] │ │ │ │ - b 3629f8 │ │ │ │ + b 362a1c │ │ │ │ ldr r2, [r5, #40] @ 0x28 │ │ │ │ ldr r3, [r5, #48] @ 0x30 │ │ │ │ add r2, r2, #81920 @ 0x14000 │ │ │ │ mov r1, #0 │ │ │ │ mov r6, #0 │ │ │ │ mov r7, #0 │ │ │ │ str r1, [r2, #8] │ │ │ │ @@ -826109,32 +826118,32 @@ │ │ │ │ strd r6, [r2, #24] │ │ │ │ strd r6, [r2, #32] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ cmp r3, r5 │ │ │ │ mov r1, r3 │ │ │ │ sub r2, r2, #4 │ │ │ │ sub r3, r3, #4 │ │ │ │ - bne 362d50 │ │ │ │ - ldr r2, [pc, #320] @ 362e68 │ │ │ │ - ldr r3, [pc, #292] @ 362e50 │ │ │ │ + bne 362d74 │ │ │ │ + ldr r2, [pc, #320] @ 362e8c │ │ │ │ + ldr r3, [pc, #292] @ 362e74 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 362e00 │ │ │ │ + bne 362e24 │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r2, r0 │ │ │ │ ldr ip, [r3, #24] │ │ │ │ add r0, r3, #20 │ │ │ │ cmp r0, ip │ │ │ │ add lr, r3, #12 │ │ │ │ - beq 362d80 │ │ │ │ + beq 362da4 │ │ │ │ str lr, [ip] │ │ │ │ ldr lr, [r3, #20] │ │ │ │ ldr ip, [r3, #16] │ │ │ │ str ip, [lr, #4] │ │ │ │ ldr r4, [r3, #24] │ │ │ │ str lr, [ip] │ │ │ │ str r4, [r3, #16] │ │ │ │ @@ -826147,65 +826156,65 @@ │ │ │ │ str r1, [r3, #8] │ │ │ │ str r1, [r3, #4] │ │ │ │ ldr r3, [r2, #8] │ │ │ │ add r1, r2, #4 │ │ │ │ cmp r1, r5 │ │ │ │ sub r0, r3, #4 │ │ │ │ mov r3, r2 │ │ │ │ - bne 362d4c │ │ │ │ - b 362d20 │ │ │ │ - ldr r3, [pc, #168] @ 362e6c │ │ │ │ + bne 362d70 │ │ │ │ + b 362d44 │ │ │ │ + ldr r3, [pc, #168] @ 362e90 │ │ │ │ rsb r0, r0, #0 │ │ │ │ ldr r7, [pc, r3] │ │ │ │ ldr r8, [sp, #28] │ │ │ │ bl 3b0f0 │ │ │ │ - ldr r2, [pc, #152] @ 362e70 │ │ │ │ + ldr r2, [pc, #152] @ 362e94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 360158 │ │ │ │ - b 362be8 │ │ │ │ + bl 36017c │ │ │ │ + b 362c0c │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - ldr r2, [pc, #104] @ 362e74 │ │ │ │ - ldr r3, [pc, #64] @ 362e50 │ │ │ │ + ldr r2, [pc, #104] @ 362e98 │ │ │ │ + ldr r3, [pc, #64] @ 362e74 │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 362e00 │ │ │ │ - ldr r3, [pc, #72] @ 362e78 │ │ │ │ - ldr r2, [pc, #72] @ 362e7c │ │ │ │ + bne 362e24 │ │ │ │ + ldr r3, [pc, #72] @ 362e9c │ │ │ │ + ldr r2, [pc, #72] @ 362ea0 │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ ldr r0, [r3] │ │ │ │ add sp, sp, #108 @ 0x6c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - tsteq sl, r8, lsr #14 │ │ │ │ + tsteq sl, r4, lsl #14 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011e6db8 │ │ │ │ + @ instruction: 0x011e6d94 │ │ │ │ strdeq pc, [pc], -pc @ │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ addgt r5, pc, #10496 @ 0x2900 │ │ │ │ svchi 0x005c28f5 │ │ │ │ - @ instruction: 0x011ad2d0 │ │ │ │ - @ instruction: 0x011e699c │ │ │ │ - addseq ip, lr, ip, lsr #31 │ │ │ │ - tsteq sl, ip, ror #3 │ │ │ │ - tsteq lr, r0, lsr r9 │ │ │ │ - addseq ip, lr, r0, lsl pc │ │ │ │ + tsteq sl, ip, lsr #5 │ │ │ │ + tsteq lr, r8, ror r9 │ │ │ │ + addseq ip, lr, r8, lsr #31 │ │ │ │ + tsteq sl, r8, asr #3 │ │ │ │ + tsteq lr, ip, lsl #18 │ │ │ │ + addseq ip, lr, ip, lsl #30 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #3992] @ 0xf98 │ │ │ │ lsl r4, r2, #1 │ │ │ │ ldr r7, [r0] │ │ │ │ tst r2, #2 │ │ │ │ @@ -826224,33 +826233,33 @@ │ │ │ │ cmp r3, ip │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr fp, [r0, #40] @ 0x28 │ │ │ │ mov r6, r0 │ │ │ │ mov r2, r3 │ │ │ │ str r3, [sp] │ │ │ │ str r1, [sp, #4] │ │ │ │ - bcs 362f64 │ │ │ │ + bcs 362f88 │ │ │ │ ldr r3, [r7, #4] │ │ │ │ ldr r9, [r7] │ │ │ │ add r3, r3, r2, lsl #3 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ cmp r0, #0 │ │ │ │ cmpne r6, r0 │ │ │ │ - bne 3630ec │ │ │ │ + bne 363110 │ │ │ │ ldr r8, [r3] │ │ │ │ cmp r8, #0 │ │ │ │ - beq 362f64 │ │ │ │ + beq 362f88 │ │ │ │ ldr r3, [r8, #20] │ │ │ │ ands r1, r3, r4 │ │ │ │ - beq 3630dc │ │ │ │ + beq 363100 │ │ │ │ sub r4, r4, #2 │ │ │ │ clz r4, r4 │ │ │ │ lsr r4, r4, #5 │ │ │ │ ands r4, r4, r3, lsr #2 │ │ │ │ - bne 363270 │ │ │ │ + bne 363294 │ │ │ │ ldr r2, [r8, #16] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r8 │ │ │ │ orr r2, r2, r3 │ │ │ │ str r2, [r8, #16] │ │ │ │ ldr r3, [r8, #12] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ @@ -826259,23 +826268,23 @@ │ │ │ │ str r3, [r8, #12] │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add r3, fp, #81920 @ 0x14000 │ │ │ │ ldr sl, [r3, #8] │ │ │ │ str r3, [sp, #20] │ │ │ │ cmp sl, #1024 @ 0x400 │ │ │ │ - beq 3630dc │ │ │ │ + beq 363100 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ str r3, [sp, #12] │ │ │ │ cmp r4, #2 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r8, [r7] │ │ │ │ ldr r3, [r6, #40] @ 0x28 │ │ │ │ - beq 363120 │ │ │ │ + beq 363144 │ │ │ │ add r0, r3, #81920 @ 0x14000 │ │ │ │ ldr lr, [r0, #32] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ adds lr, r2, lr │ │ │ │ ldr r2, [r0, #36] @ 0x24 │ │ │ │ ldr r9, [r8, #56] @ 0x38 │ │ │ │ @@ -826283,32 +826292,32 @@ │ │ │ │ ldr r2, [r8, #60] @ 0x3c │ │ │ │ cmp r9, lr │ │ │ │ str r2, [sp, #32] │ │ │ │ sbcs r2, r2, r1 │ │ │ │ str r0, [sp, #24] │ │ │ │ str r9, [sp, #28] │ │ │ │ add r0, r0, #32 │ │ │ │ - bcs 3632ec │ │ │ │ + bcs 363310 │ │ │ │ tst r4, #2 │ │ │ │ - beq 36300c │ │ │ │ + beq 363030 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr r2, [r0, #-8] │ │ │ │ ldr lr, [r0, #-4] │ │ │ │ adds r2, r1, r2 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ adc lr, r1, lr │ │ │ │ ldr r1, [r8, #48] @ 0x30 │ │ │ │ cmp r1, r2 │ │ │ │ ldr r1, [r8, #52] @ 0x34 │ │ │ │ sbcs r1, r1, lr │ │ │ │ - bcs 363154 │ │ │ │ + bcs 363178 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r9, [r2, #8] │ │ │ │ cmp r9, #0 │ │ │ │ - ble 3630dc │ │ │ │ + ble 363100 │ │ │ │ str fp, [sp, #48] @ 0x30 │ │ │ │ str ip, [sp, #52] @ 0x34 │ │ │ │ str r6, [sp, #56] @ 0x38 │ │ │ │ str r5, [sp, #60] @ 0x3c │ │ │ │ ldr ip, [sp, #12] │ │ │ │ ldr r5, [sp, #16] │ │ │ │ ldr r6, [sp, #28] │ │ │ │ @@ -826317,76 +826326,76 @@ │ │ │ │ mov r2, #0 │ │ │ │ str r7, [sp, #36] @ 0x24 │ │ │ │ str sl, [sp, #40] @ 0x28 │ │ │ │ str r4, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [r3, #-20] @ 0xffffffec │ │ │ │ add r2, r2, #1 │ │ │ │ tst r1, #4 │ │ │ │ - beq 3630d0 │ │ │ │ + beq 3630f4 │ │ │ │ tst r1, #2 │ │ │ │ - beq 3630d0 │ │ │ │ + beq 3630f4 │ │ │ │ ldr lr, [r3, #-40] @ 0xffffffd8 │ │ │ │ ldr r4, [r0, #-8] │ │ │ │ ldr r1, [lr, #8] │ │ │ │ ldr r7, [lr, #12] │ │ │ │ adds sl, r1, r4 │ │ │ │ ldr lr, [r0, #-4] │ │ │ │ ldr r4, [r8, #48] @ 0x30 │ │ │ │ adc lr, r7, lr │ │ │ │ cmp r4, sl │ │ │ │ ldr r4, [r8, #52] @ 0x34 │ │ │ │ sbcs r4, r4, lr │ │ │ │ - bcc 3630d0 │ │ │ │ + bcc 3630f4 │ │ │ │ mov r4, #2 │ │ │ │ str r4, [r3, #-20] @ 0xffffffec │ │ │ │ stmdb r0, {sl, lr} │ │ │ │ ldr lr, [r0] │ │ │ │ ldr r4, [r0, #4] │ │ │ │ subs r1, lr, r1 │ │ │ │ sbc r4, r4, r7 │ │ │ │ str r1, [r0] │ │ │ │ adds r1, ip, r1 │ │ │ │ str r4, [r0, #4] │ │ │ │ adc r4, r5, r4 │ │ │ │ cmp r6, r1 │ │ │ │ sbcs lr, fp, r4 │ │ │ │ - bcs 3632c8 │ │ │ │ + bcs 3632ec │ │ │ │ cmp r2, r9 │ │ │ │ add r3, r3, #40 @ 0x28 │ │ │ │ - bne 363050 │ │ │ │ + bne 363074 │ │ │ │ mov r8, #0 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - bl 3628b0 │ │ │ │ + bl 3628d4 │ │ │ │ ldr r7, [r6] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr ip, [r7, #8] │ │ │ │ str r2, [sp] │ │ │ │ cmp ip, r2 │ │ │ │ - bls 362f64 │ │ │ │ + bls 362f88 │ │ │ │ ldr r3, [r7, #4] │ │ │ │ add r3, r3, r2, lsl #3 │ │ │ │ ldr r8, [r3] │ │ │ │ cmp r8, #0 │ │ │ │ - bne 362f14 │ │ │ │ - b 362f64 │ │ │ │ + bne 362f38 │ │ │ │ + b 362f88 │ │ │ │ add r3, r3, #81920 @ 0x14000 │ │ │ │ ldr r2, [r3, #24] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ ldr lr, [r3, #28] │ │ │ │ str r3, [sp, #24] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ adds r2, r1, r2 │ │ │ │ adc lr, r3, lr │ │ │ │ ldr r3, [r8, #48] @ 0x30 │ │ │ │ cmp r3, r2 │ │ │ │ ldr r3, [r8, #52] @ 0x34 │ │ │ │ sbcs r3, r3, lr │ │ │ │ - bcc 3630dc │ │ │ │ + bcc 363100 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r4, #2 │ │ │ │ str r2, [r3, #24] │ │ │ │ str lr, [r3, #28] │ │ │ │ ldr r3, [r5, #16] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r8, sl, sl, lsl #2 │ │ │ │ @@ -826414,121 +826423,121 @@ │ │ │ │ ldr r9, [r7, #4] │ │ │ │ str r5, [r2, #8] │ │ │ │ str ip, [r2, #12] │ │ │ │ str r4, [r2, #32] │ │ │ │ add r8, fp, r8 │ │ │ │ strd r0, [fp, r3] │ │ │ │ str lr, [r2, #36] @ 0x24 │ │ │ │ - bls 36320c │ │ │ │ + bls 363230 │ │ │ │ ldr ip, [r5, #4] │ │ │ │ add r3, r9, ip, lsl #3 │ │ │ │ str r8, [r9, ip, lsl #3] │ │ │ │ mov r1, #1 │ │ │ │ add r0, r5, #56 @ 0x38 │ │ │ │ str r6, [r3, #4] │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ mov r0, r8 │ │ │ │ add sp, sp, #68 @ 0x44 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp] │ │ │ │ mov r0, r9 │ │ │ │ lsl r1, r3, #4 │ │ │ │ bl 3bffc │ │ │ │ subs r9, r0, #0 │ │ │ │ - beq 3632fc │ │ │ │ + beq 363320 │ │ │ │ ldr ip, [r5, #4] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ lsl r4, ip, #1 │ │ │ │ cmp r1, ip, lsl #1 │ │ │ │ str r9, [r7, #4] │ │ │ │ - bcs 3631e8 │ │ │ │ + bcs 36320c │ │ │ │ sub r1, r1, #-536870911 @ 0xe0000001 │ │ │ │ add lr, r9, ip, lsl #4 │ │ │ │ add r1, r9, r1, lsl #3 │ │ │ │ sub lr, lr, #8 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ mov r0, r9 │ │ │ │ strd r2, [r1, #8]! │ │ │ │ cmp lr, r1 │ │ │ │ - bne 363258 │ │ │ │ + bne 36327c │ │ │ │ mov r9, r0 │ │ │ │ str r4, [r7, #8] │ │ │ │ - b 3631e8 │ │ │ │ + b 36320c │ │ │ │ add r3, fp, #81920 @ 0x14000 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ ldr r0, [r3, #24] │ │ │ │ ldr lr, [r5, #12] │ │ │ │ adds r4, r2, r0 │ │ │ │ ldr r5, [r9, #48] @ 0x30 │ │ │ │ ldr r0, [r3, #28] │ │ │ │ ldr ip, [r9, #52] @ 0x34 │ │ │ │ adc r0, lr, r0 │ │ │ │ cmp r5, r4 │ │ │ │ sbcs ip, ip, r0 │ │ │ │ add ip, r3, #32 │ │ │ │ - bcc 3630dc │ │ │ │ + bcc 363100 │ │ │ │ str r0, [r3, #28] │ │ │ │ ldr r0, [r3, #32] │ │ │ │ str r4, [r3, #24] │ │ │ │ subs r0, r0, r2 │ │ │ │ ldr r2, [r3, #36] @ 0x24 │ │ │ │ str r0, [r3, #32] │ │ │ │ sbc r3, r2, lr │ │ │ │ str r3, [ip, #4] │ │ │ │ - b 362f34 │ │ │ │ + b 362f58 │ │ │ │ mov lr, r1 │ │ │ │ ldr r7, [sp, #36] @ 0x24 │ │ │ │ mov r1, r4 │ │ │ │ ldr sl, [sp, #40] @ 0x28 │ │ │ │ ldr fp, [sp, #48] @ 0x30 │ │ │ │ ldr ip, [sp, #52] @ 0x34 │ │ │ │ ldr r6, [sp, #56] @ 0x38 │ │ │ │ ldr r5, [sp, #60] @ 0x3c │ │ │ │ ldr r4, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ str lr, [r3, #32] │ │ │ │ str r1, [r3, #36] @ 0x24 │ │ │ │ - b 363164 │ │ │ │ - ldr r3, [pc, #24] @ 36331c │ │ │ │ - ldr r2, [pc, #24] @ 363320 │ │ │ │ + b 363188 │ │ │ │ + ldr r3, [pc, #24] @ 363340 │ │ │ │ + ldr r2, [pc, #24] @ 363344 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r3] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3630dc │ │ │ │ - tsteq lr, ip, asr r4 │ │ │ │ - addseq ip, lr, r8, lsr sl │ │ │ │ + b 363100 │ │ │ │ + tsteq lr, r8, lsr r4 │ │ │ │ + addseq ip, lr, r4, lsr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, sp, #12 │ │ │ │ ldr ip, [sp, #24] │ │ │ │ ldr r1, [r1, #4] │ │ │ │ str ip, [sp] │ │ │ │ ldr ip, [sp, #28] │ │ │ │ str ip, [sp, #4] │ │ │ │ mov r5, r0 │ │ │ │ ldr r4, [r0, #28] │ │ │ │ - bl 3604a8 │ │ │ │ + bl 3604cc │ │ │ │ mov r3, r4 │ │ │ │ str r0, [r3], #4 │ │ │ │ str r3, [r5, #28] │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #652] @ 363614 │ │ │ │ + ldr r2, [pc, #652] @ 363638 │ │ │ │ mov r7, r3 │ │ │ │ - ldr r3, [pc, #648] @ 363618 │ │ │ │ + ldr r3, [pc, #648] @ 36363c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r4, r0 │ │ │ │ sub sp, sp, #28 │ │ │ │ ldr r8, [r0, #40] @ 0x28 │ │ │ │ ldr r0, [r0, #28] │ │ │ │ ldr r3, [r3] │ │ │ │ @@ -826536,105 +826545,105 @@ │ │ │ │ mov r3, #0 │ │ │ │ ldr r3, [r4, #32] │ │ │ │ add r0, r0, r1, lsl #2 │ │ │ │ mov r5, #0 │ │ │ │ cmp r3, r0 │ │ │ │ str r5, [sp, #16] │ │ │ │ ldr r2, [r4] │ │ │ │ - bhi 363424 │ │ │ │ + bhi 363448 │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ ldr r1, [r4, #80] @ 0x50 │ │ │ │ cmp r3, r1 │ │ │ │ - bge 363490 │ │ │ │ + bge 3634b4 │ │ │ │ add r2, r4, r3, lsl #2 │ │ │ │ ldr r9, [r2, #84] @ 0x54 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r9, #0 │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ - beq 36341c │ │ │ │ + beq 363440 │ │ │ │ mov r1, #1 │ │ │ │ add r0, r9, #56 @ 0x38 │ │ │ │ - bl d1e0b4 │ │ │ │ + bl d1e0d4 │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ ldr r2, [r4, #80] @ 0x50 │ │ │ │ str r9, [sp, #16] │ │ │ │ cmp r2, r3 │ │ │ │ streq r5, [r4, #76] @ 0x4c │ │ │ │ ldr r3, [r4, #52] @ 0x34 │ │ │ │ - b 3634d4 │ │ │ │ + b 3634f8 │ │ │ │ cmp r1, r3 │ │ │ │ streq r9, [r4, #76] @ 0x4c │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ add r8, r8, #81920 @ 0x14000 │ │ │ │ ldr r3, [r8, #12] │ │ │ │ add r6, r6, r3 │ │ │ │ cmp r6, #1024 @ 0x400 │ │ │ │ - bcs 3635b0 │ │ │ │ + bcs 3635d4 │ │ │ │ ldr r3, [r8, #16] │ │ │ │ add r7, r7, #1 │ │ │ │ add r7, r7, r3 │ │ │ │ cmp r7, #512 @ 0x200 │ │ │ │ - bcs 3635b0 │ │ │ │ + bcs 3635d4 │ │ │ │ ldr r2, [r4, #24] │ │ │ │ mov r0, r4 │ │ │ │ - bl 362e80 │ │ │ │ + bl 362ea4 │ │ │ │ mov r5, #0 │ │ │ │ - ldr r2, [pc, #436] @ 36361c │ │ │ │ - ldr r3, [pc, #428] @ 363618 │ │ │ │ + ldr r2, [pc, #436] @ 363640 │ │ │ │ + ldr r3, [pc, #428] @ 36363c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3635f4 │ │ │ │ + bne 363618 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [r2] │ │ │ │ str r5, [sp, #8] │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ add r1, sp, #16 │ │ │ │ str r1, [sp, #12] │ │ │ │ ldrd sl, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ strd sl, [sp] │ │ │ │ ldr r1, [r4, #56] @ 0x38 │ │ │ │ - bl 3613c8 │ │ │ │ + bl 3613ec │ │ │ │ subs r5, r0, #0 │ │ │ │ - bne 363460 │ │ │ │ + bne 363484 │ │ │ │ ldr r9, [sp, #16] │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ cmp r9, #0 │ │ │ │ mov r3, r1 │ │ │ │ - beq 363428 │ │ │ │ + beq 36344c │ │ │ │ cmp r3, #0 │ │ │ │ - beq 3634ec │ │ │ │ + beq 363510 │ │ │ │ add r8, r8, #81920 @ 0x14000 │ │ │ │ ldr r3, [r8, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 3635e8 │ │ │ │ + bne 36360c │ │ │ │ ldr r2, [r4] │ │ │ │ mov r1, #512 @ 0x200 │ │ │ │ mov r0, r9 │ │ │ │ - bl 363a00 │ │ │ │ + bl 363a24 │ │ │ │ subs r5, r0, #0 │ │ │ │ - bne 363460 │ │ │ │ + bne 363484 │ │ │ │ mov r2, #0 │ │ │ │ mov r3, #0 │ │ │ │ strd r2, [sp] │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 362794 │ │ │ │ + bl 3627b8 │ │ │ │ add r1, r4, #52 @ 0x34 │ │ │ │ mov r0, r9 │ │ │ │ - bl 3619b8 │ │ │ │ + bl 3619dc │ │ │ │ add r1, sp, #16 │ │ │ │ mov r0, r5 │ │ │ │ - bl 3619b8 │ │ │ │ + bl 3619dc │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ ldr r2, [r4, #20] │ │ │ │ ldr r3, [r1, #8] │ │ │ │ ldr r0, [r1, #12] │ │ │ │ lsr r3, r3, #2 │ │ │ │ orr r3, r3, r0, lsl #30 │ │ │ │ sub r3, r3, r2 │ │ │ │ @@ -826643,81 +826652,81 @@ │ │ │ │ add r3, r0, r3, lsl #2 │ │ │ │ str r0, [r4, #72] @ 0x48 │ │ │ │ str r0, [r4, #68] @ 0x44 │ │ │ │ str r0, [r4, #28] │ │ │ │ ldr r2, [r4, #24] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4, #32] │ │ │ │ - bl 362e80 │ │ │ │ - ldr r2, [pc, #160] @ 363620 │ │ │ │ - ldr r3, [pc, #148] @ 363618 │ │ │ │ + bl 362ea4 │ │ │ │ + ldr r2, [pc, #160] @ 363644 │ │ │ │ + ldr r3, [pc, #148] @ 36363c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3635f4 │ │ │ │ + bne 363618 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #28 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 363624 │ │ │ │ + b 363648 │ │ │ │ cmp r1, #0 │ │ │ │ - beq 3635d4 │ │ │ │ + beq 3635f8 │ │ │ │ ldr r3, [r8, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - bne 3635f8 │ │ │ │ + bne 36361c │ │ │ │ ldr r2, [r4, #24] │ │ │ │ mov r0, r4 │ │ │ │ - bl 362e80 │ │ │ │ - b 363578 │ │ │ │ + bl 362ea4 │ │ │ │ + b 36359c │ │ │ │ ldr r2, [r4, #24] │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 362e80 │ │ │ │ - b 363578 │ │ │ │ + bl 362ea4 │ │ │ │ + b 36359c │ │ │ │ mov r0, r4 │ │ │ │ - bl 3628b0 │ │ │ │ - b 3634ec │ │ │ │ + bl 3628d4 │ │ │ │ + b 363510 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ mov r0, r4 │ │ │ │ - bl 3628b0 │ │ │ │ + bl 3628d4 │ │ │ │ ldr r2, [r4, #24] │ │ │ │ ldr r1, [r4, #52] @ 0x34 │ │ │ │ mov r0, r4 │ │ │ │ - bl 362e80 │ │ │ │ - b 363578 │ │ │ │ - tsteq sl, ip, ror #24 │ │ │ │ + bl 362ea4 │ │ │ │ + b 36359c │ │ │ │ + tsteq sl, r8, asr #24 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - @ instruction: 0x011acb90 │ │ │ │ - tsteq sl, r8, ror sl │ │ │ │ + tsteq sl, ip, ror #22 │ │ │ │ + tsteq sl, r4, asr sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r5, r0 │ │ │ │ ldr r6, [r5, #8] │ │ │ │ sub sp, sp, #36 @ 0x24 │ │ │ │ add r3, r0, #44 @ 0x2c │ │ │ │ cmp r6, #0 │ │ │ │ ldr r4, [r5, #40] @ 0x28 │ │ │ │ mov sl, r1 │ │ │ │ mov r7, #0 │ │ │ │ str r3, [sp, #16] │ │ │ │ - beq 363840 │ │ │ │ + beq 363864 │ │ │ │ ldr r2, [r6, #28] │ │ │ │ mov r3, #0 │ │ │ │ lsl r2, r2, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r5 │ │ │ │ - bl 36336c │ │ │ │ + bl 363390 │ │ │ │ subs r1, r0, #0 │ │ │ │ str r1, [sp, #12] │ │ │ │ - bne 363814 │ │ │ │ + bne 363838 │ │ │ │ add r3, r4, #81920 @ 0x14000 │ │ │ │ ldr r8, [r3, #8] │ │ │ │ ldr fp, [r3, #12] │ │ │ │ ldmib r6, {r2, r3} │ │ │ │ add r9, r6, #12 │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ @@ -826727,328 +826736,328 @@ │ │ │ │ str r3, [r6, #4] │ │ │ │ add r3, r6, #4 │ │ │ │ str r2, [r6, #8] │ │ │ │ str r3, [r2] │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ ldr r4, [r6, #16] │ │ │ │ cmp r4, r9 │ │ │ │ - beq 36385c │ │ │ │ + beq 363880 │ │ │ │ str r8, [sp, #20] │ │ │ │ str fp, [sp, #24] │ │ │ │ str sl, [sp, #28] │ │ │ │ - b 3636e4 │ │ │ │ + b 363708 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ cmp r4, r9 │ │ │ │ - beq 363770 │ │ │ │ + beq 363794 │ │ │ │ ldr r2, [r4, #16] │ │ │ │ ldr r1, [r4, #8] │ │ │ │ mov r0, r5 │ │ │ │ - bl 362e80 │ │ │ │ + bl 362ea4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 3637b0 │ │ │ │ + beq 3637d4 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3636d8 │ │ │ │ + beq 3636fc │ │ │ │ ldr fp, [r4, #8] │ │ │ │ mov r3, #0 │ │ │ │ ldr r1, [fp, #4] │ │ │ │ mov r0, r5 │ │ │ │ str r7, [sp, #4] │ │ │ │ str r7, [sp] │ │ │ │ - bl 3604a8 │ │ │ │ + bl 3604cc │ │ │ │ ldr r8, [r5, #28] │ │ │ │ mov r0, r5 │ │ │ │ add r3, r8, #4 │ │ │ │ mov sl, r8 │ │ │ │ str r3, [r5, #28] │ │ │ │ str r7, [sl], #8 │ │ │ │ ldr ip, [r4, #28] │ │ │ │ ldr r3, [r4, #16] │ │ │ │ ldr r2, [r4, #20] │ │ │ │ ldr r1, [fp, #4] │ │ │ │ str ip, [sp, #4] │ │ │ │ ldr ip, [r4, #24] │ │ │ │ str ip, [sp] │ │ │ │ - bl 3604a8 │ │ │ │ + bl 3604cc │ │ │ │ ldr r4, [r4, #4] │ │ │ │ str sl, [r5, #28] │ │ │ │ cmp r4, r9 │ │ │ │ str r7, [r8, #4] │ │ │ │ - bne 3636e4 │ │ │ │ + bne 363708 │ │ │ │ ldr r4, [r6, #16] │ │ │ │ mov fp, r9 │ │ │ │ cmp fp, r4 │ │ │ │ ldr r9, [sp, #12] │ │ │ │ add r3, r6, #20 │ │ │ │ - beq 363870 │ │ │ │ + beq 363894 │ │ │ │ str r3, [r4] │ │ │ │ ldr r3, [r6, #24] │ │ │ │ ldr r2, [r6, #12] │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ ldr r3, [r6, #16] │ │ │ │ str r3, [r6, #24] │ │ │ │ str fp, [r6, #12] │ │ │ │ str fp, [r6, #16] │ │ │ │ - b 363818 │ │ │ │ + b 36383c │ │ │ │ ldr r3, [r6, #16] │ │ │ │ ldr r8, [sp, #20] │ │ │ │ cmp r3, r9 │ │ │ │ ldr fp, [sp, #24] │ │ │ │ ldr sl, [sp, #28] │ │ │ │ streq r9, [r6, #12] │ │ │ │ - beq 3637f4 │ │ │ │ + beq 363818 │ │ │ │ add r2, r6, #20 │ │ │ │ str r2, [r3] │ │ │ │ ldr r3, [r6, #24] │ │ │ │ ldr r2, [r6, #12] │ │ │ │ str r3, [r2, #4] │ │ │ │ str r2, [r3] │ │ │ │ ldr r3, [r6, #16] │ │ │ │ str r9, [r6, #12] │ │ │ │ str r3, [r6, #24] │ │ │ │ str r9, [r6, #16] │ │ │ │ mov r2, fp │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 361ce4 │ │ │ │ + bl 361d08 │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 363868 │ │ │ │ + bne 36388c │ │ │ │ cmp sl, #0 │ │ │ │ - bne 363824 │ │ │ │ + bne 363848 │ │ │ │ ldr r9, [sp, #12] │ │ │ │ mov r0, r9 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r5 │ │ │ │ - bl 3628b0 │ │ │ │ + bl 3628d4 │ │ │ │ ldr r6, [r5, #8] │ │ │ │ mov sl, r4 │ │ │ │ cmp r6, #0 │ │ │ │ ldr r4, [r5, #40] @ 0x28 │ │ │ │ - bne 36365c │ │ │ │ + bne 363680 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ add sp, sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b 36336c │ │ │ │ + b 363390 │ │ │ │ ldr r9, [sp, #12] │ │ │ │ str r4, [r6, #12] │ │ │ │ - b 363818 │ │ │ │ + b 36383c │ │ │ │ mvn r9, #11 │ │ │ │ - b 363818 │ │ │ │ + b 36383c │ │ │ │ str fp, [r6, #12] │ │ │ │ - b 363818 │ │ │ │ + b 36383c │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ - bl 3628b0 │ │ │ │ + bl 3628d4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #0 │ │ │ │ pop {r4, lr} │ │ │ │ - b 363624 │ │ │ │ + b 363648 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r6, r1 │ │ │ │ - ldr r1, [pc, #312] @ 3639f4 │ │ │ │ - ldr r3, [pc, #312] @ 3639f8 │ │ │ │ + ldr r1, [pc, #312] @ 363a18 │ │ │ │ + ldr r3, [pc, #312] @ 363a1c │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r4, [r0] │ │ │ │ ldr r3, [r1, r3] │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp r4, #0 │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [r3] │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r3, #0 │ │ │ │ - bne 3639a4 │ │ │ │ + bne 3639c8 │ │ │ │ tst r6, #768 @ 0x300 │ │ │ │ - beq 3639c0 │ │ │ │ + beq 3639e4 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r3, [r2, #8] │ │ │ │ cmp r3, r1 │ │ │ │ - bls 363924 │ │ │ │ + bls 363948 │ │ │ │ ldr r3, [r2, #4] │ │ │ │ add r3, r3, r1, lsl #3 │ │ │ │ ldr r7, [r3, #4] │ │ │ │ cmp r7, #0 │ │ │ │ - beq 363924 │ │ │ │ + beq 363948 │ │ │ │ mov r0, r7 │ │ │ │ - bl 3628b0 │ │ │ │ + bl 3628d4 │ │ │ │ mov r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl 363624 │ │ │ │ + bl 363648 │ │ │ │ ldr r2, [r5, #52] @ 0x34 │ │ │ │ and r3, r6, #512 @ 0x200 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3639c8 │ │ │ │ + beq 3639ec │ │ │ │ ldr r2, [r5, #4] │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, #0 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r3, [sp, #8] │ │ │ │ - bne 3639e4 │ │ │ │ + bne 363a08 │ │ │ │ tst r6, #1024 @ 0x400 │ │ │ │ ldrne r3, [sp, #8] │ │ │ │ ldr r0, [r4, #24] │ │ │ │ orrne r3, r3, #1 │ │ │ │ strne r3, [sp, #8] │ │ │ │ add r2, sp, #4 │ │ │ │ mov r3, #8 │ │ │ │ mov r1, #66 @ 0x42 │ │ │ │ bl 3b828 │ │ │ │ cmp r0, #0 │ │ │ │ streq r0, [r5, #76] @ 0x4c │ │ │ │ - ldr r2, [pc, #124] @ 3639fc │ │ │ │ - ldr r3, [pc, #116] @ 3639f8 │ │ │ │ + ldr r2, [pc, #124] @ 363a20 │ │ │ │ + ldr r3, [pc, #116] @ 363a1c │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3, r2 │ │ │ │ mov r3, #0 │ │ │ │ - bne 3639f0 │ │ │ │ + bne 363a14 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ mov r3, r4 │ │ │ │ ldr r4, [r4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne 3639a4 │ │ │ │ + bne 3639c8 │ │ │ │ tst r6, #768 @ 0x300 │ │ │ │ mov r4, r3 │ │ │ │ - bne 3638ec │ │ │ │ + bne 363910 │ │ │ │ mov r0, #0 │ │ │ │ - b 363978 │ │ │ │ + b 36399c │ │ │ │ ldr r2, [r5, #76] @ 0x4c │ │ │ │ tst r2, #512 @ 0x200 │ │ │ │ - bne 363934 │ │ │ │ + bne 363958 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 3639c0 │ │ │ │ + beq 3639e4 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r3, #4 │ │ │ │ str r3, [sp, #8] │ │ │ │ - b 36394c │ │ │ │ + b 363970 │ │ │ │ bl 39fb0 <__stack_chk_fail@plt> │ │ │ │ - tsteq sl, ip, lsr r7 │ │ │ │ + tsteq sl, r8, lsl r7 │ │ │ │ andeq r1, r0, r4, asr r9 │ │ │ │ - tsteq sl, r8, ror r6 │ │ │ │ + tsteq sl, r4, asr r6 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr ip, [r0] │ │ │ │ sub sp, sp, #20 │ │ │ │ cmp ip, #0 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r2 │ │ │ │ - bne 363a50 │ │ │ │ + bne 363a74 │ │ │ │ ldr r6, [r4, #32] │ │ │ │ cmp r6, #0 │ │ │ │ - beq 363a70 │ │ │ │ + beq 363a94 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ - b 3638a0 │ │ │ │ + b 3638c4 │ │ │ │ mov r3, ip │ │ │ │ ldr ip, [ip] │ │ │ │ cmp ip, #0 │ │ │ │ - bne 363a50 │ │ │ │ + bne 363a74 │ │ │ │ ldr r6, [r4, #32] │ │ │ │ mov ip, r3 │ │ │ │ cmp r6, #0 │ │ │ │ - bne 363a38 │ │ │ │ + bne 363a5c │ │ │ │ ldrd r8, [r4, #64] @ 0x40 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ strd r8, [sp, #8] │ │ │ │ ldr ip, [ip, #24] │ │ │ │ mov r3, #1 │ │ │ │ mov r2, #3 │ │ │ │ mov r0, r6 │ │ │ │ str ip, [sp] │ │ │ │ bl 39e6c │ │ │ │ cmn r0, #1 │ │ │ │ strne r0, [r4, #32] │ │ │ │ - bne 363a38 │ │ │ │ + bne 363a5c │ │ │ │ str r6, [r4, #32] │ │ │ │ bl 3b174 <__errno_location@plt> │ │ │ │ ldr r0, [r0] │ │ │ │ rsb r0, r0, #0 │ │ │ │ add sp, sp, #20 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r8, [r0, #40] @ 0x28 │ │ │ │ subs r7, r2, #0 │ │ │ │ add r8, r8, #81920 @ 0x14000 │ │ │ │ ldr sl, [r8, #8] │ │ │ │ - ble 363b38 │ │ │ │ + ble 363b5c │ │ │ │ mov r6, r0 │ │ │ │ add r9, r1, #4 │ │ │ │ mov fp, #2 │ │ │ │ mov r4, r9 │ │ │ │ mov r5, #0 │ │ │ │ - b 363b04 │ │ │ │ + b 363b28 │ │ │ │ add r5, r5, #1 │ │ │ │ cmp r7, r5 │ │ │ │ add r4, r4, #8 │ │ │ │ - beq 363b38 │ │ │ │ + beq 363b5c │ │ │ │ ldmda r4, {r1, r2} │ │ │ │ mov r0, r6 │ │ │ │ - bl 362e80 │ │ │ │ + bl 362ea4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne 363af4 │ │ │ │ + bne 363b18 │ │ │ │ ldr r2, [r8, #12] │ │ │ │ mov r1, sl │ │ │ │ mov r0, r6 │ │ │ │ - bl 361ce4 │ │ │ │ + bl 361d08 │ │ │ │ subs r4, r0, #0 │ │ │ │ - bne 363b70 │ │ │ │ + bne 363b94 │ │ │ │ cmp fp, #1 │ │ │ │ - bne 363b40 │ │ │ │ + bne 363b64 │ │ │ │ mov r0, #0 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r6 │ │ │ │ - bl 3628b0 │ │ │ │ + bl 3628d4 │ │ │ │ mov r3, r4 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 36336c │ │ │ │ + bl 363390 │ │ │ │ ldr r8, [r6, #40] @ 0x28 │ │ │ │ mov fp, #1 │ │ │ │ add r8, r8, #81920 @ 0x14000 │ │ │ │ ldr sl, [r8, #8] │ │ │ │ - b 363ae8 │ │ │ │ + b 363b0c │ │ │ │ mvn r0, #11 │ │ │ │ pop {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r1, #1 │ │ │ │ - b 363624 │ │ │ │ + b 363648 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr fp, [r1] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ cmp fp, r3 │ │ │ │ - bcs 364598 │ │ │ │ + bcs 3645bc │ │ │ │ mov ip, r1 │ │ │ │ - ldr r1, [pc, #3188] @ 364824 │ │ │ │ + ldr r1, [pc, #3188] @ 364848 │ │ │ │ mov r9, r0 │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, fp │ │ │ │ mov sl, r0 │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ str ip, [sp, #32] │ │ │ │ str r2, [sp, #24] │ │ │ │ @@ -827056,7537 +827065,7537 @@ │ │ │ │ sub r3, fp, r3 │ │ │ │ lsr r1, r7, #13 │ │ │ │ and r1, r1, #7 │ │ │ │ lsr r6, r7, #29 │ │ │ │ str r1, [sp, #20] │ │ │ │ bics r1, r6, #2 │ │ │ │ str r1, [sp, #16] │ │ │ │ - ldr r1, [pc, #3128] @ 364828 │ │ │ │ + ldr r1, [pc, #3128] @ 36484c │ │ │ │ lsr r2, r7, #16 │ │ │ │ and r4, r2, #3 │ │ │ │ asr r3, r3, #2 │ │ │ │ and r5, r1, r7, lsl #2 │ │ │ │ - bne 364398 │ │ │ │ - ldr r2, [pc, #3108] @ 36482c │ │ │ │ + bne 3643bc │ │ │ │ + ldr r2, [pc, #3108] @ 364850 │ │ │ │ mov r1, #1 │ │ │ │ and r8, r2, r7, lsr #18 │ │ │ │ - ldr r2, [pc, #3100] @ 364830 │ │ │ │ + ldr r2, [pc, #3100] @ 364854 │ │ │ │ mov r0, sl │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r4, #0 │ │ │ │ - beq 3643b4 │ │ │ │ - ldr r2, [pc, #3080] @ 364834 │ │ │ │ + beq 3643d8 │ │ │ │ + ldr r2, [pc, #3080] @ 364858 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3060] @ 364838 │ │ │ │ + ldr r3, [pc, #3060] @ 36485c │ │ │ │ add fp, fp, #4 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r6, #5 │ │ │ │ - bhi 363c74 │ │ │ │ + bhi 363c98 │ │ │ │ add r3, r3, r6 │ │ │ │ ldrh r3, [r3, r6] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3028] @ 36483c │ │ │ │ + ldr r2, [pc, #3028] @ 364860 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ sub r4, r8, #1 │ │ │ │ - beq 3641b0 │ │ │ │ + beq 3641d4 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ ldreq r6, [sp, #16] │ │ │ │ - bne 3645a0 │ │ │ │ - ldr r3, [pc, #2984] @ 364840 │ │ │ │ + bne 3645c4 │ │ │ │ + ldr r3, [pc, #2984] @ 364864 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ mov r9, #0 │ │ │ │ - ldr r2, [pc, #2968] @ 364844 │ │ │ │ + ldr r2, [pc, #2968] @ 364868 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bls 364370 │ │ │ │ - ldr r3, [pc, #2932] @ 364848 │ │ │ │ + bls 364394 │ │ │ │ + ldr r3, [pc, #2932] @ 36486c │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #4 │ │ │ │ - bhi 363ec4 │ │ │ │ + bhi 363ee8 │ │ │ │ ldrb r3, [r3, r2] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ lsl r7, r5, #16 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2896] @ 36484c │ │ │ │ + ldr r2, [pc, #2896] @ 364870 │ │ │ │ ldrh r3, [r3, #98] @ 0x62 │ │ │ │ lsr r1, r7, #16 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 364404 │ │ │ │ - ldr r2, [pc, #2880] @ 364850 │ │ │ │ + bhi 364428 │ │ │ │ + ldr r2, [pc, #2880] @ 364874 │ │ │ │ cmp r3, r2 │ │ │ │ - bls 3643ec │ │ │ │ - ldr r3, [pc, #2872] @ 364854 │ │ │ │ + bls 364410 │ │ │ │ + ldr r3, [pc, #2872] @ 364878 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 38accc │ │ │ │ + bl 38acf0 │ │ │ │ cmp r9, #0 │ │ │ │ - bne 363dcc │ │ │ │ + bne 363df0 │ │ │ │ cmp r6, #0 │ │ │ │ add fp, fp, #4 │ │ │ │ - beq 364110 │ │ │ │ + beq 364134 │ │ │ │ cmp r4, #0 │ │ │ │ sub r6, r6, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ sub r4, r4, #1 │ │ │ │ - beq 3641b0 │ │ │ │ + beq 3641d4 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ movne r9, #0 │ │ │ │ - beq 363c9c │ │ │ │ + beq 363cc0 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bls 363e00 │ │ │ │ - ldr r3, [pc, #2792] @ 364858 │ │ │ │ + bls 363e24 │ │ │ │ + ldr r3, [pc, #2792] @ 36487c │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #4 │ │ │ │ - bhi 364754 │ │ │ │ + bhi 364778 │ │ │ │ ldrb r3, [r3, r2] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ lsl r7, r5, #16 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2756] @ 36485c │ │ │ │ + ldr r2, [pc, #2756] @ 364880 │ │ │ │ ldrh r3, [r3, #106] @ 0x6a │ │ │ │ lsr r1, r7, #16 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 36441c │ │ │ │ - ldr r2, [pc, #2740] @ 364860 │ │ │ │ + bhi 364440 │ │ │ │ + ldr r2, [pc, #2740] @ 364884 │ │ │ │ cmp r3, r2 │ │ │ │ - bls 3643d4 │ │ │ │ - ldr r3, [pc, #2732] @ 364864 │ │ │ │ + bls 3643f8 │ │ │ │ + ldr r3, [pc, #2732] @ 364888 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3c86f8 │ │ │ │ + bl 3c871c │ │ │ │ cmp r9, #0 │ │ │ │ - beq 363d30 │ │ │ │ + beq 363d54 │ │ │ │ cmp r6, #0 │ │ │ │ - beq 3642f8 │ │ │ │ + beq 36431c │ │ │ │ cmp r4, #0 │ │ │ │ sub r6, r6, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ sub r4, r4, #1 │ │ │ │ - beq 3641b0 │ │ │ │ + beq 3641d4 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r9, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq 363ca4 │ │ │ │ + beq 363cc8 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bhi 363d68 │ │ │ │ + bhi 363d8c │ │ │ │ lsl r7, r5, #16 │ │ │ │ lsr r3, r7, #16 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl 36ff80 │ │ │ │ + bl 36ffa4 │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - bne 364334 │ │ │ │ - ldr r2, [pc, #2624] @ 364868 │ │ │ │ + bne 364358 │ │ │ │ + ldr r2, [pc, #2624] @ 36488c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r9, #0 │ │ │ │ - b 364374 │ │ │ │ + b 364398 │ │ │ │ lsl r7, r5, #16 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2576] @ 36486c │ │ │ │ + ldr r2, [pc, #2576] @ 364890 │ │ │ │ ldrh r3, [r3, #102] @ 0x66 │ │ │ │ lsr r1, r7, #16 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 364434 │ │ │ │ - ldr r2, [pc, #2560] @ 364870 │ │ │ │ + bhi 364458 │ │ │ │ + ldr r2, [pc, #2560] @ 364894 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 36444c │ │ │ │ - ldr r2, [pc, #2552] @ 364874 │ │ │ │ + bhi 364470 │ │ │ │ + ldr r2, [pc, #2552] @ 364898 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 3644e4 │ │ │ │ - ldr r2, [pc, #2544] @ 364878 │ │ │ │ + bhi 364508 │ │ │ │ + ldr r2, [pc, #2544] @ 36489c │ │ │ │ cmp r3, r2 │ │ │ │ - bls 3644cc │ │ │ │ - ldr r3, [pc, #2536] @ 36487c │ │ │ │ + bls 3644f0 │ │ │ │ + ldr r3, [pc, #2536] @ 3648a0 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3943b0 │ │ │ │ - b 363d28 │ │ │ │ - ldr r3, [pc, #2516] @ 364880 │ │ │ │ + bl 3943d4 │ │ │ │ + b 363d4c │ │ │ │ + ldr r3, [pc, #2516] @ 3648a4 │ │ │ │ lsl r1, r5, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 3685d0 │ │ │ │ - b 363d28 │ │ │ │ - ldr r3, [pc, #2488] @ 364884 │ │ │ │ - ldr r2, [pc, #2488] @ 364888 │ │ │ │ + bl 3685f4 │ │ │ │ + b 363d4c │ │ │ │ + ldr r3, [pc, #2488] @ 3648a8 │ │ │ │ + ldr r2, [pc, #2488] @ 3648ac │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r8, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363d28 │ │ │ │ + b 363d4c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2392] @ 36484c │ │ │ │ + ldr r2, [pc, #2392] @ 364870 │ │ │ │ ldrh r3, [r3, #98] @ 0x62 │ │ │ │ lsl r7, r5, #16 │ │ │ │ cmp r3, r2 │ │ │ │ lsr r0, r7, #16 │ │ │ │ - bhi 364540 │ │ │ │ - ldr r2, [pc, #2372] @ 364850 │ │ │ │ + bhi 364564 │ │ │ │ + ldr r2, [pc, #2372] @ 364874 │ │ │ │ cmp r3, r2 │ │ │ │ - bls 3644fc │ │ │ │ - bl 38a958 │ │ │ │ + bls 364520 │ │ │ │ + bl 38a97c │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r9, #0 │ │ │ │ - bne 3644a8 │ │ │ │ - ldr r2, [pc, #2404] @ 36488c │ │ │ │ + bne 3644cc │ │ │ │ + ldr r2, [pc, #2404] @ 3648b0 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363ccc │ │ │ │ + b 363cf0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2364] @ 364890 │ │ │ │ + ldr r2, [pc, #2364] @ 3648b4 │ │ │ │ ldrh r3, [r3, #104] @ 0x68 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 364584 │ │ │ │ - ldr r2, [pc, #2352] @ 364894 │ │ │ │ + bhi 3645a8 │ │ │ │ + ldr r2, [pc, #2352] @ 3648b8 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 3645dc │ │ │ │ - ldr r2, [pc, #2344] @ 364898 │ │ │ │ + bhi 364600 │ │ │ │ + ldr r2, [pc, #2344] @ 3648bc │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 364608 │ │ │ │ + bhi 36462c │ │ │ │ cmp r9, #0 │ │ │ │ - bne 364464 │ │ │ │ - ldr r2, [pc, #2328] @ 36489c │ │ │ │ + bne 364488 │ │ │ │ + ldr r2, [pc, #2328] @ 3648c0 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363ccc │ │ │ │ + b 363cf0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2288] @ 3648a0 │ │ │ │ + ldr r2, [pc, #2288] @ 3648c4 │ │ │ │ ldrh r3, [r3, #102] @ 0x66 │ │ │ │ lsl r7, r5, #16 │ │ │ │ cmp r3, r2 │ │ │ │ lsr r0, r7, #16 │ │ │ │ - bhi 36454c │ │ │ │ - ldr r2, [pc, #2268] @ 3648a4 │ │ │ │ + bhi 364570 │ │ │ │ + ldr r2, [pc, #2268] @ 3648c8 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 3645d0 │ │ │ │ - ldr r2, [pc, #2200] @ 36486c │ │ │ │ + bhi 3645f4 │ │ │ │ + ldr r2, [pc, #2200] @ 364890 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 3645f0 │ │ │ │ - ldr r2, [pc, #2192] @ 364870 │ │ │ │ + bhi 364614 │ │ │ │ + ldr r2, [pc, #2192] @ 364894 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 3646a8 │ │ │ │ - ldr r2, [pc, #2184] @ 364874 │ │ │ │ + bhi 3646cc │ │ │ │ + ldr r2, [pc, #2184] @ 364898 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 364660 │ │ │ │ - ldr r2, [pc, #2176] @ 364878 │ │ │ │ + bhi 364684 │ │ │ │ + ldr r2, [pc, #2176] @ 36489c │ │ │ │ cmp r3, r2 │ │ │ │ - bls 36473c │ │ │ │ - bl 38c440 │ │ │ │ + bls 364760 │ │ │ │ + bl 38c464 │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - beq 36455c │ │ │ │ - ldr r2, [pc, #2196] @ 3648a8 │ │ │ │ + beq 364580 │ │ │ │ + ldr r2, [pc, #2196] @ 3648cc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363e50 │ │ │ │ + b 363e74 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r2, [pc, #2160] @ 3648ac │ │ │ │ + ldr r2, [pc, #2160] @ 3648d0 │ │ │ │ ldrh r3, [r3, #106] @ 0x6a │ │ │ │ lsl r7, r5, #16 │ │ │ │ cmp r3, r2 │ │ │ │ lsr r0, r7, #16 │ │ │ │ - bhi 364508 │ │ │ │ - ldr r2, [pc, #2140] @ 3648b0 │ │ │ │ + bhi 36452c │ │ │ │ + ldr r2, [pc, #2140] @ 3648d4 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 3645c4 │ │ │ │ - ldr r2, [pc, #2132] @ 3648b4 │ │ │ │ + bhi 3645e8 │ │ │ │ + ldr r2, [pc, #2132] @ 3648d8 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 3645fc │ │ │ │ - ldr r2, [pc, #2032] @ 36485c │ │ │ │ + bhi 364620 │ │ │ │ + ldr r2, [pc, #2032] @ 364880 │ │ │ │ cmp r3, r2 │ │ │ │ - bhi 3646b4 │ │ │ │ - ldr r2, [pc, #2024] @ 364860 │ │ │ │ + bhi 3646d8 │ │ │ │ + ldr r2, [pc, #2024] @ 364884 │ │ │ │ cmp r3, r2 │ │ │ │ - bls 36461c │ │ │ │ - bl 3c60fc │ │ │ │ + bls 364640 │ │ │ │ + bl 3c6120 │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - beq 364518 │ │ │ │ - ldr r2, [pc, #2084] @ 3648b8 │ │ │ │ + beq 36453c │ │ │ │ + ldr r2, [pc, #2084] @ 3648dc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363d8c │ │ │ │ + b 363db0 │ │ │ │ lsl r7, r5, #16 │ │ │ │ lsr r7, r7, #16 │ │ │ │ mov r0, r7 │ │ │ │ - bl 364984 │ │ │ │ + bl 3649a8 │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - bne 3642b8 │ │ │ │ - ldr r2, [pc, #2024] @ 3648bc │ │ │ │ + bne 3642dc │ │ │ │ + ldr r2, [pc, #2024] @ 3648e0 │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ str r0, [sp] │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1996] @ 3648c0 │ │ │ │ + ldr r3, [pc, #1996] @ 3648e4 │ │ │ │ mov r1, r7 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 3685d0 │ │ │ │ + bl 3685f4 │ │ │ │ cmp r6, #0 │ │ │ │ add fp, fp, #4 │ │ │ │ - bne 363d3c │ │ │ │ + bne 363d60 │ │ │ │ cmp r4, #0 │ │ │ │ sub r4, r4, #1 │ │ │ │ - beq 3641b0 │ │ │ │ + beq 3641d4 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 363c9c │ │ │ │ + beq 363cc0 │ │ │ │ mov r9, r6 │ │ │ │ - b 363d60 │ │ │ │ - ldr r2, [pc, #1932] @ 3648c4 │ │ │ │ + b 363d84 │ │ │ │ + ldr r2, [pc, #1932] @ 3648e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 3641b0 │ │ │ │ + beq 3641d4 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ mov r6, r8 │ │ │ │ sub r4, r8, #1 │ │ │ │ - bls 364748 │ │ │ │ - ldr r3, [pc, #1892] @ 3648c8 │ │ │ │ + bls 36476c │ │ │ │ + ldr r3, [pc, #1892] @ 3648ec │ │ │ │ mov r9, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r8, r9 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 36421c │ │ │ │ + b 364240 │ │ │ │ cmp r4, #2 │ │ │ │ - beq 3646ec │ │ │ │ + beq 364710 │ │ │ │ cmp r4, #3 │ │ │ │ - beq 3646c0 │ │ │ │ + beq 3646e4 │ │ │ │ cmp r4, #1 │ │ │ │ - beq 364628 │ │ │ │ - ldr r2, [pc, #1848] @ 3648cc │ │ │ │ + beq 36464c │ │ │ │ + ldr r2, [pc, #1848] @ 3648f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ subne r4, r8, #1 │ │ │ │ movne r6, r8 │ │ │ │ - bne 363c90 │ │ │ │ - ldr r2, [pc, #1816] @ 3648d0 │ │ │ │ + bne 363cb4 │ │ │ │ + ldr r2, [pc, #1816] @ 3648f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r2, [sp, #32] │ │ │ │ ldr r3, [r2, #4] │ │ │ │ cmp r3, fp │ │ │ │ - bls 364598 │ │ │ │ + bls 3645bc │ │ │ │ ldr r3, [r2] │ │ │ │ - b 363bc8 │ │ │ │ - ldr r2, [pc, #1776] @ 3648d4 │ │ │ │ + b 363bec │ │ │ │ + ldr r2, [pc, #1776] @ 3648f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ sub r4, r8, #1 │ │ │ │ - beq 3641b0 │ │ │ │ + beq 3641d4 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bls 364690 │ │ │ │ - ldr r3, [pc, #1740] @ 3648d8 │ │ │ │ + bls 3646b4 │ │ │ │ + ldr r3, [pc, #1740] @ 3648fc │ │ │ │ mov r9, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r8, r9 │ │ │ │ mov r6, #1 │ │ │ │ str r3, [sp, #12] │ │ │ │ - ldr r3, [pc, #1720] @ 3648dc │ │ │ │ + ldr r3, [pc, #1720] @ 364900 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #4 │ │ │ │ - bhi 3647b0 │ │ │ │ + bhi 3647d4 │ │ │ │ add r3, r3, r2 │ │ │ │ ldrsh r3, [r3, r2] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ lsl r7, r5, #16 │ │ │ │ lsr r7, r7, #16 │ │ │ │ mov r0, r7 │ │ │ │ - bl 364984 │ │ │ │ + bl 3649a8 │ │ │ │ cmp r9, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - bne 3642b8 │ │ │ │ - ldr r2, [pc, #1660] @ 3648e0 │ │ │ │ + bne 3642dc │ │ │ │ + ldr r2, [pc, #1660] @ 364904 │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [sp] │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363ccc │ │ │ │ - ldr r2, [pc, #1628] @ 3648e4 │ │ │ │ + b 363cf0 │ │ │ │ + ldr r2, [pc, #1628] @ 364908 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bls 36466c │ │ │ │ - ldr r3, [pc, #1604] @ 3648e8 │ │ │ │ + bls 364690 │ │ │ │ + ldr r3, [pc, #1604] @ 36490c │ │ │ │ mov r4, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r9, #1 │ │ │ │ mov r6, r4 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 36421c │ │ │ │ - ldr r2, [pc, #1580] @ 3648ec │ │ │ │ + b 364240 │ │ │ │ + ldr r2, [pc, #1580] @ 364910 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [sp] │ │ │ │ mov r0, sl │ │ │ │ mov r3, r5 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1552] @ 3648f0 │ │ │ │ + ldr r3, [pc, #1552] @ 364914 │ │ │ │ mov r1, r7 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 3685d0 │ │ │ │ + bl 3685f4 │ │ │ │ cmp r6, #0 │ │ │ │ - bne 363dd4 │ │ │ │ + bne 363df8 │ │ │ │ cmp r4, #0 │ │ │ │ sub r4, r4, #1 │ │ │ │ - beq 3641b0 │ │ │ │ + beq 3641d4 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - beq 364390 │ │ │ │ + beq 3643b4 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ movhi r9, #1 │ │ │ │ - bhi 36421c │ │ │ │ + bhi 364240 │ │ │ │ lsl r3, r5, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl 36ff80 │ │ │ │ + bl 36ffa4 │ │ │ │ str r0, [sp, #12] │ │ │ │ - ldr r2, [pc, #1464] @ 3648f4 │ │ │ │ + ldr r2, [pc, #1464] @ 364918 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1436] @ 3648f8 │ │ │ │ + ldr r3, [pc, #1436] @ 36491c │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 3700b8 │ │ │ │ - b 363dcc │ │ │ │ + bl 3700dc │ │ │ │ + b 363df0 │ │ │ │ lsl r7, r5, #16 │ │ │ │ - ldr r3, [pc, #1408] @ 3648fc │ │ │ │ + ldr r3, [pc, #1408] @ 364920 │ │ │ │ lsr r1, r7, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 3700b8 │ │ │ │ - b 363d28 │ │ │ │ + bl 3700dc │ │ │ │ + b 363d4c │ │ │ │ mov r9, #1 │ │ │ │ - b 363ca4 │ │ │ │ + b 363cc8 │ │ │ │ lsl r8, r2, #19 │ │ │ │ - ldr r2, [pc, #1372] @ 364900 │ │ │ │ + ldr r2, [pc, #1372] @ 364924 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ lsr r8, r8, #19 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ ldr r3, [sp, #20] │ │ │ │ str r3, [sp] │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ mov r3, r7 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363c3c │ │ │ │ - ldr r3, [pc, #1320] @ 364904 │ │ │ │ + b 363c60 │ │ │ │ + ldr r3, [pc, #1320] @ 364928 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3c3c7c │ │ │ │ - b 363d28 │ │ │ │ - ldr r3, [pc, #1300] @ 364908 │ │ │ │ + bl 3c3ca0 │ │ │ │ + b 363d4c │ │ │ │ + ldr r3, [pc, #1300] @ 36492c │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 387a88 │ │ │ │ - b 363d28 │ │ │ │ - ldr r3, [pc, #1280] @ 36490c │ │ │ │ + bl 387aac │ │ │ │ + b 363d4c │ │ │ │ + ldr r3, [pc, #1280] @ 364930 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3c0380 │ │ │ │ - b 363d28 │ │ │ │ - ldr r3, [pc, #1260] @ 364910 │ │ │ │ + bl 3c03a4 │ │ │ │ + b 363d4c │ │ │ │ + ldr r3, [pc, #1260] @ 364934 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3e83e0 │ │ │ │ - b 363d28 │ │ │ │ - ldr r3, [pc, #1240] @ 364914 │ │ │ │ + bl 3e8404 │ │ │ │ + b 363d4c │ │ │ │ + ldr r3, [pc, #1240] @ 364938 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3f36c8 │ │ │ │ - b 363d28 │ │ │ │ - ldr r3, [pc, #1220] @ 364918 │ │ │ │ + bl 3f36ec │ │ │ │ + b 363d4c │ │ │ │ + ldr r3, [pc, #1220] @ 36493c │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3d36e0 │ │ │ │ - b 363d28 │ │ │ │ - ldr r2, [pc, #1200] @ 36491c │ │ │ │ + bl 3d3704 │ │ │ │ + b 363d4c │ │ │ │ + ldr r2, [pc, #1200] @ 364940 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1172] @ 364920 │ │ │ │ - ldr r2, [pc, #1172] @ 364924 │ │ │ │ + ldr r3, [pc, #1172] @ 364944 │ │ │ │ + ldr r2, [pc, #1172] @ 364948 │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r8, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363dcc │ │ │ │ - ldr r2, [pc, #1144] @ 364928 │ │ │ │ + b 363df0 │ │ │ │ + ldr r2, [pc, #1144] @ 36494c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ str r3, [sp] │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363cf0 │ │ │ │ - ldr r3, [pc, #1112] @ 36492c │ │ │ │ + b 363d14 │ │ │ │ + ldr r3, [pc, #1112] @ 364950 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 378564 │ │ │ │ - b 363d28 │ │ │ │ - ldr r3, [pc, #1092] @ 364930 │ │ │ │ + bl 378588 │ │ │ │ + b 363d4c │ │ │ │ + ldr r3, [pc, #1092] @ 364954 │ │ │ │ mov r2, r8 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r0, sl │ │ │ │ - bl 3ade48 │ │ │ │ - b 363d28 │ │ │ │ - bl 3876c8 │ │ │ │ + bl 3ade6c │ │ │ │ + b 363d4c │ │ │ │ + bl 3876ec │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 363f18 │ │ │ │ - bl 41f368 │ │ │ │ + b 363f3c │ │ │ │ + bl 41f38c │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r9, #0 │ │ │ │ - bne 36408c │ │ │ │ - ldr r2, [pc, #1044] @ 364934 │ │ │ │ + bne 3640b0 │ │ │ │ + ldr r2, [pc, #1044] @ 364958 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363ccc │ │ │ │ - bl 3bffec │ │ │ │ + b 363cf0 │ │ │ │ + bl 3c0010 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 363f18 │ │ │ │ - bl 4166cc │ │ │ │ + b 363f3c │ │ │ │ + bl 4166f0 │ │ │ │ str r0, [sp, #12] │ │ │ │ cmp r9, #0 │ │ │ │ - bne 36400c │ │ │ │ - ldr r2, [pc, #980] @ 364938 │ │ │ │ + bne 364030 │ │ │ │ + ldr r2, [pc, #980] @ 36495c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r8, [fp] │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sp] │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 363ccc │ │ │ │ + b 363cf0 │ │ │ │ lsl r0, r5, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ - bl 3a4450 │ │ │ │ + bl 3a4474 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 363f74 │ │ │ │ + b 363f98 │ │ │ │ add sp, sp, #44 @ 0x2c │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bls 364724 │ │ │ │ - ldr r3, [pc, #908] @ 36493c │ │ │ │ + bls 364748 │ │ │ │ + ldr r3, [pc, #908] @ 364960 │ │ │ │ mov r9, #0 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r8, r9 │ │ │ │ mov r6, r9 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 36421c │ │ │ │ - bl 4141a4 │ │ │ │ + b 364240 │ │ │ │ + bl 4141c8 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364510 │ │ │ │ - bl 40b5b8 │ │ │ │ + b 364534 │ │ │ │ + bl 40b5dc │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364554 │ │ │ │ + b 364578 │ │ │ │ lsl r0, r5, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ - bl 3893cc │ │ │ │ + bl 3893f0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 363f74 │ │ │ │ - bl 3eab2c │ │ │ │ + b 363f98 │ │ │ │ + bl 3eab50 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364554 │ │ │ │ - bl 408fe0 │ │ │ │ + b 364578 │ │ │ │ + bl 409004 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364510 │ │ │ │ + b 364534 │ │ │ │ lsl r0, r5, #16 │ │ │ │ lsr r0, r0, #16 │ │ │ │ - bl 36c8a8 │ │ │ │ + bl 36c8cc │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 363f74 │ │ │ │ - bl 3c1c60 │ │ │ │ + b 363f98 │ │ │ │ + bl 3c1c84 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364510 │ │ │ │ - ldr r2, [pc, #784] @ 364940 │ │ │ │ + b 364534 │ │ │ │ + ldr r2, [pc, #784] @ 364964 │ │ │ │ mov r1, r4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #768] @ 364944 │ │ │ │ + ldr r3, [pc, #768] @ 364968 │ │ │ │ mov r5, r4 │ │ │ │ and r8, r3, r7, lsr #4 │ │ │ │ - ldr r3, [pc, #760] @ 364948 │ │ │ │ + ldr r3, [pc, #760] @ 36496c │ │ │ │ mov r4, r6 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r9, r5 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 363ca4 │ │ │ │ - bl 3a59dc │ │ │ │ + b 363cc8 │ │ │ │ + bl 3a5a00 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364554 │ │ │ │ + b 364578 │ │ │ │ lsl r3, r5, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - bl 36ff80 │ │ │ │ + bl 36ffa4 │ │ │ │ mov r4, #0 │ │ │ │ mov r6, r4 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364334 │ │ │ │ + b 364358 │ │ │ │ lsl r7, r5, #16 │ │ │ │ lsr r0, r7, #16 │ │ │ │ - bl 36ff80 │ │ │ │ + bl 36ffa4 │ │ │ │ mov r6, #1 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 363e20 │ │ │ │ - bl 3cb1a4 │ │ │ │ + b 363e44 │ │ │ │ + bl 3cb1c8 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364554 │ │ │ │ - bl 3e5f60 │ │ │ │ + b 364578 │ │ │ │ + bl 3e5f84 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364510 │ │ │ │ - ldr r2, [pc, #644] @ 36494c │ │ │ │ + b 364534 │ │ │ │ + ldr r2, [pc, #644] @ 364970 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #628] @ 364950 │ │ │ │ + ldr r3, [pc, #628] @ 364974 │ │ │ │ mov r5, r4 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r4, r6 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 363c9c │ │ │ │ - ldr r2, [pc, #608] @ 364954 │ │ │ │ + b 363cc0 │ │ │ │ + ldr r2, [pc, #608] @ 364978 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, sl │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #572] @ 364944 │ │ │ │ + ldr r3, [pc, #572] @ 364968 │ │ │ │ mov r5, r4 │ │ │ │ and r8, r3, r7, lsr #4 │ │ │ │ - ldr r3, [pc, #580] @ 364958 │ │ │ │ + ldr r3, [pc, #580] @ 36497c │ │ │ │ mov r4, r6 │ │ │ │ add r3, pc, r3 │ │ │ │ mov r9, #1 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 363ca4 │ │ │ │ + b 363cc8 │ │ │ │ lsl r7, r5, #16 │ │ │ │ lsr r0, r7, #16 │ │ │ │ - bl 36ff80 │ │ │ │ + bl 36ffa4 │ │ │ │ mov r6, #0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 363e20 │ │ │ │ - bl 3707c8 │ │ │ │ + b 363e44 │ │ │ │ + bl 3707ec │ │ │ │ str r0, [sp, #12] │ │ │ │ - b 364554 │ │ │ │ + b 364578 │ │ │ │ mov r8, #0 │ │ │ │ mov r9, r8 │ │ │ │ - b 363e00 │ │ │ │ + b 363e24 │ │ │ │ cmp r9, #0 │ │ │ │ - bne 3647c8 │ │ │ │ - ldr r3, [pc, #504] @ 36495c │ │ │ │ - ldr r2, [pc, #504] @ 364960 │ │ │ │ + bne 3647ec │ │ │ │ + ldr r3, [pc, #504] @ 364980 │ │ │ │ + ldr r2, [pc, #504] @ 364984 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [fp] │ │ │ │ mov r7, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ str r3, [sp] │ │ │ │ mov r0, sl │ │ │ │ mov r3, r5 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #468] @ 364964 │ │ │ │ - ldr r2, [pc, #468] @ 364968 │ │ │ │ + ldr r3, [pc, #468] @ 364988 │ │ │ │ + ldr r2, [pc, #468] @ 36498c │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r8, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ str r7, [sp, #12] │ │ │ │ - b 363d30 │ │ │ │ + b 363d54 │ │ │ │ cmp r9, #0 │ │ │ │ - beq 364814 │ │ │ │ - ldr r3, [pc, #428] @ 36496c │ │ │ │ + beq 364838 │ │ │ │ + ldr r3, [pc, #428] @ 364990 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 363ca4 │ │ │ │ - ldr r7, [pc, #416] @ 364970 │ │ │ │ - ldr r2, [pc, #416] @ 364974 │ │ │ │ + b 363cc8 │ │ │ │ + ldr r7, [pc, #416] @ 364994 │ │ │ │ + ldr r2, [pc, #416] @ 364998 │ │ │ │ add r7, pc, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r7, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #388] @ 364978 │ │ │ │ - ldr r2, [pc, #388] @ 36497c │ │ │ │ + ldr r3, [pc, #388] @ 36499c │ │ │ │ + ldr r2, [pc, #388] @ 3649a0 │ │ │ │ add r3, pc, r3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, sl │ │ │ │ str r8, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ str r7, [sp, #12] │ │ │ │ - b 363dcc │ │ │ │ - ldr r3, [pc, #356] @ 364980 │ │ │ │ + b 363df0 │ │ │ │ + ldr r3, [pc, #356] @ 3649a4 │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b 363c9c │ │ │ │ - addseq ip, lr, ip, ror #4 │ │ │ │ + b 363cc0 │ │ │ │ + addseq ip, lr, r8, ror #4 │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - addseq ip, lr, r8, ror #3 │ │ │ │ - @ instruction: 0x009ec1dc │ │ │ │ - @ instruction: 0x00b0badc │ │ │ │ - @ instruction: 0x009ec1d4 │ │ │ │ - umullseq r9, sp, r4, r8 │ │ │ │ - addseq ip, lr, ip, lsr #3 │ │ │ │ - adcseq fp, r0, r8, asr sl │ │ │ │ + addseq ip, lr, r4, ror #3 │ │ │ │ + @ instruction: 0x009ec1d8 │ │ │ │ + @ instruction: 0x00b0bad8 │ │ │ │ + @ instruction: 0x009ec1d0 │ │ │ │ + umullseq r9, sp, r0, r8 │ │ │ │ + addseq ip, lr, r8, lsr #3 │ │ │ │ + adcseq fp, r0, r4, asr sl │ │ │ │ @ instruction: 0x0000c1b4 │ │ │ │ strheq sl, [r0], -r4 │ │ │ │ - @ instruction: 0x009d97f8 │ │ │ │ - adcseq fp, r0, r1, asr #19 │ │ │ │ + @ instruction: 0x009d97f4 │ │ │ │ + @ instruction: 0x00b0b9bd │ │ │ │ @ instruction: 0x0000c3bf │ │ │ │ strheq ip, [r0], -pc @ │ │ │ │ - addseq r9, sp, ip, asr r7 │ │ │ │ - addseq ip, lr, r0, lsr r0 │ │ │ │ + addseq r9, sp, r8, asr r7 │ │ │ │ + addseq ip, lr, ip, lsr #32 │ │ │ │ muleq r0, r6, r5 │ │ │ │ muleq r0, r6, r3 │ │ │ │ muleq r0, r6, r1 │ │ │ │ muleq r0, r6, r0 │ │ │ │ - addseq r9, sp, r0, lsl #13 │ │ │ │ - addseq r9, sp, r4, ror #12 │ │ │ │ - addseq r9, sp, r8, asr #12 │ │ │ │ - umullseq fp, lr, ip, pc @ │ │ │ │ - addseq fp, lr, r0, lsr pc │ │ │ │ + addseq r9, sp, ip, ror r6 │ │ │ │ + addseq r9, sp, r0, ror #12 │ │ │ │ + addseq r9, sp, r4, asr #12 │ │ │ │ + umullseq fp, lr, r8, pc @ │ │ │ │ + addseq fp, lr, ip, lsr #30 │ │ │ │ andeq sl, r0, pc, lsr r1 │ │ │ │ andeq sl, r0, pc, lsr r0 │ │ │ │ andeq r9, r0, r8, lsr r0 │ │ │ │ - @ instruction: 0x009ebed4 │ │ │ │ + @ instruction: 0x009ebed0 │ │ │ │ muleq r0, r6, r7 │ │ │ │ muleq r0, r6, r6 │ │ │ │ - addseq fp, lr, r4, asr #28 │ │ │ │ + addseq fp, lr, r0, asr #28 │ │ │ │ @ instruction: 0x0000c7bf │ │ │ │ @ instruction: 0x0000c6bf │ │ │ │ @ instruction: 0x0000c5bf │ │ │ │ - addseq fp, lr, r4, asr #27 │ │ │ │ - addseq fp, lr, r8, lsl #27 │ │ │ │ - addseq r9, sp, r0, lsr #8 │ │ │ │ - @ instruction: 0x009ebcfc │ │ │ │ - addseq r9, sp, r4, asr #7 │ │ │ │ - addseq fp, lr, r0, lsr #25 │ │ │ │ - adceq r1, fp, r4, lsl r3 │ │ │ │ - addseq fp, lr, r0, ror #24 │ │ │ │ - addseq r9, sp, ip, lsl r3 │ │ │ │ - adcseq fp, r0, r2, lsl r5 │ │ │ │ - @ instruction: 0x009ebbf8 │ │ │ │ - addseq fp, lr, r4, lsr #23 │ │ │ │ - addseq r9, sp, r4, lsl #5 │ │ │ │ - umullseq fp, lr, ip, fp │ │ │ │ - addseq r9, sp, r4, lsr r2 │ │ │ │ - addseq fp, lr, ip, lsl fp │ │ │ │ - @ instruction: 0x009d91b8 │ │ │ │ - umullseq r9, sp, r8, r1 │ │ │ │ - addseq fp, lr, r8, asr sl │ │ │ │ - addseq r9, sp, r8, lsr r1 │ │ │ │ - addseq r9, sp, r0, lsr #2 │ │ │ │ - addseq r9, sp, r8, lsl #2 │ │ │ │ - ldrsheq r9, [sp], r0 │ │ │ │ - ldrsbeq r9, [sp], r8 │ │ │ │ - addseq r9, sp, r0, asr #1 │ │ │ │ - addseq fp, lr, ip, ror #19 │ │ │ │ - addseq r9, sp, r8, lsl #1 │ │ │ │ - @ instruction: 0x009eb9dc │ │ │ │ - addseq fp, lr, r8, lsr #19 │ │ │ │ - addseq r9, sp, r0, asr #32 │ │ │ │ - addseq r9, sp, r8, lsr #32 │ │ │ │ - addseq fp, lr, r8, lsr r9 │ │ │ │ - @ instruction: 0x009eb8f4 │ │ │ │ - addseq r8, sp, r8, ror pc │ │ │ │ - addseq fp, lr, ip, lsl r8 │ │ │ │ + addseq fp, lr, r0, asr #27 │ │ │ │ + addseq fp, lr, r4, lsl #27 │ │ │ │ + addseq r9, sp, ip, lsl r4 │ │ │ │ + @ instruction: 0x009ebcf8 │ │ │ │ + addseq r9, sp, r0, asr #7 │ │ │ │ + umullseq fp, lr, ip, ip │ │ │ │ + adceq r1, fp, r0, lsl r3 │ │ │ │ + addseq fp, lr, ip, asr ip │ │ │ │ + addseq r9, sp, r8, lsl r3 │ │ │ │ + adcseq fp, r0, lr, lsl #10 │ │ │ │ + @ instruction: 0x009ebbf4 │ │ │ │ + addseq fp, lr, r0, lsr #23 │ │ │ │ + addseq r9, sp, r0, lsl #5 │ │ │ │ + umullseq fp, lr, r8, fp │ │ │ │ + addseq r9, sp, r0, lsr r2 │ │ │ │ + addseq fp, lr, r8, lsl fp │ │ │ │ + @ instruction: 0x009d91b4 │ │ │ │ + umullseq r9, sp, r4, r1 │ │ │ │ + addseq fp, lr, r4, asr sl │ │ │ │ + addseq r9, sp, r4, lsr r1 │ │ │ │ + addseq r9, sp, ip, lsl r1 │ │ │ │ + addseq r9, sp, r4, lsl #2 │ │ │ │ + addseq r9, sp, ip, ror #1 │ │ │ │ + ldrsbeq r9, [sp], r4 │ │ │ │ + ldrheq r9, [sp], ip │ │ │ │ + addseq fp, lr, r8, ror #19 │ │ │ │ + addseq r9, sp, r4, lsl #1 │ │ │ │ + @ instruction: 0x009eb9d8 │ │ │ │ + addseq fp, lr, r4, lsr #19 │ │ │ │ + addseq r9, sp, ip, lsr r0 │ │ │ │ + addseq r9, sp, r4, lsr #32 │ │ │ │ + addseq fp, lr, r4, lsr r9 │ │ │ │ + @ instruction: 0x009eb8f0 │ │ │ │ + addseq r8, sp, r4, ror pc │ │ │ │ + addseq fp, lr, r8, lsl r8 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - umullseq fp, lr, r8, r7 │ │ │ │ - addseq fp, lr, r4, lsl #15 │ │ │ │ - addseq fp, lr, r0, ror #13 │ │ │ │ - addseq fp, lr, r8, asr r7 │ │ │ │ - @ instruction: 0x009eb6bc │ │ │ │ - addseq fp, lr, r8, asr #12 │ │ │ │ - addseq fp, lr, ip, ror #13 │ │ │ │ - addseq r8, sp, r4, lsl #27 │ │ │ │ - @ instruction: 0x009eb6d8 │ │ │ │ - @ instruction: 0x009eb5f0 │ │ │ │ - @ instruction: 0x009eb5dc │ │ │ │ - addseq fp, lr, r8, lsl #13 │ │ │ │ - addseq r8, sp, r0, lsr #26 │ │ │ │ - addseq fp, lr, r4, ror r6 │ │ │ │ - umullseq fp, lr, r4, r5 │ │ │ │ - ldr r3, [pc, #2516] @ 365360 │ │ │ │ + umullseq fp, lr, r4, r7 │ │ │ │ + addseq fp, lr, r0, lsl #15 │ │ │ │ + @ instruction: 0x009eb6dc │ │ │ │ + addseq fp, lr, r4, asr r7 │ │ │ │ + @ instruction: 0x009eb6b8 │ │ │ │ + addseq fp, lr, r4, asr #12 │ │ │ │ + addseq fp, lr, r8, ror #13 │ │ │ │ + addseq r8, sp, r0, lsl #27 │ │ │ │ + @ instruction: 0x009eb6d4 │ │ │ │ + addseq fp, lr, ip, ror #11 │ │ │ │ + @ instruction: 0x009eb5d8 │ │ │ │ + addseq fp, lr, r4, lsl #13 │ │ │ │ + addseq r8, sp, ip, lsl sp │ │ │ │ + addseq fp, lr, r0, ror r6 │ │ │ │ + umullseq fp, lr, r0, r5 │ │ │ │ + ldr r3, [pc, #2516] @ 365384 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 36836c │ │ │ │ + bhi 368390 │ │ │ │ cmp r0, #13312 @ 0x3400 │ │ │ │ - bcc 3649cc │ │ │ │ - ldr r3, [pc, #2500] @ 365364 │ │ │ │ - ldr r2, [pc, #2500] @ 365368 │ │ │ │ + bcc 3649f0 │ │ │ │ + ldr r3, [pc, #2500] @ 365388 │ │ │ │ + ldr r2, [pc, #2500] @ 36538c │ │ │ │ add r3, pc, r3 │ │ │ │ sub r0, r0, #13312 @ 0x3400 │ │ │ │ cmp r0, r2 │ │ │ │ - bhi 3649c0 │ │ │ │ + bhi 3649e4 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2468] @ 36536c │ │ │ │ + ldr r0, [pc, #2468] @ 365390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #2460] @ 365370 │ │ │ │ + ldr r3, [pc, #2460] @ 365394 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 364a28 │ │ │ │ + bhi 364a4c │ │ │ │ cmp r0, #1344 @ 0x540 │ │ │ │ - bcs 368230 │ │ │ │ + bcs 368254 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 368360 │ │ │ │ + beq 368384 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ lsl r3, r0, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #508 @ 0x1fc │ │ │ │ - bhi 368384 │ │ │ │ - ldr r3, [pc, #2416] @ 365374 │ │ │ │ + bhi 3683a8 │ │ │ │ + ldr r3, [pc, #2416] @ 365398 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #508 @ 0x1fc │ │ │ │ - bhi 364a1c │ │ │ │ + bhi 364a40 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2388] @ 365378 │ │ │ │ + ldr r0, [pc, #2388] @ 36539c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #2380] @ 36537c │ │ │ │ + ldr r3, [pc, #2380] @ 3653a0 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 368348 │ │ │ │ + bhi 36836c │ │ │ │ cmp r0, #2048 @ 0x800 │ │ │ │ - bcc 368334 │ │ │ │ - ldr r3, [pc, #2364] @ 365380 │ │ │ │ + bcc 368358 │ │ │ │ + ldr r3, [pc, #2364] @ 3653a4 │ │ │ │ sub r0, r0, #2048 @ 0x800 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #348 @ 0x15c │ │ │ │ - bhi 364a60 │ │ │ │ + bhi 364a84 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2332] @ 365384 │ │ │ │ + ldr r0, [pc, #2332] @ 3653a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2324] @ 365388 │ │ │ │ + ldr r0, [pc, #2324] @ 3653ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2316] @ 36538c │ │ │ │ + ldr r0, [pc, #2316] @ 3653b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2308] @ 365390 │ │ │ │ + ldr r0, [pc, #2308] @ 3653b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2300] @ 365394 │ │ │ │ + ldr r0, [pc, #2300] @ 3653b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2292] @ 365398 │ │ │ │ + ldr r0, [pc, #2292] @ 3653bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2284] @ 36539c │ │ │ │ + ldr r0, [pc, #2284] @ 3653c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2276] @ 3653a0 │ │ │ │ + ldr r0, [pc, #2276] @ 3653c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2268] @ 3653a4 │ │ │ │ + ldr r0, [pc, #2268] @ 3653c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2260] @ 3653a8 │ │ │ │ + ldr r0, [pc, #2260] @ 3653cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2252] @ 3653ac │ │ │ │ + ldr r0, [pc, #2252] @ 3653d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2244] @ 3653b0 │ │ │ │ + ldr r0, [pc, #2244] @ 3653d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2236] @ 3653b4 │ │ │ │ + ldr r0, [pc, #2236] @ 3653d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2228] @ 3653b8 │ │ │ │ + ldr r0, [pc, #2228] @ 3653dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2220] @ 3653bc │ │ │ │ + ldr r0, [pc, #2220] @ 3653e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2212] @ 3653c0 │ │ │ │ + ldr r0, [pc, #2212] @ 3653e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2204] @ 3653c4 │ │ │ │ + ldr r0, [pc, #2204] @ 3653e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2196] @ 3653c8 │ │ │ │ + ldr r0, [pc, #2196] @ 3653ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2188] @ 3653cc │ │ │ │ + ldr r0, [pc, #2188] @ 3653f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2180] @ 3653d0 │ │ │ │ + ldr r0, [pc, #2180] @ 3653f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2172] @ 3653d4 │ │ │ │ + ldr r0, [pc, #2172] @ 3653f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2164] @ 3653d8 │ │ │ │ + ldr r0, [pc, #2164] @ 3653fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2156] @ 3653dc │ │ │ │ + ldr r0, [pc, #2156] @ 365400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2148] @ 3653e0 │ │ │ │ + ldr r0, [pc, #2148] @ 365404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2140] @ 3653e4 │ │ │ │ + ldr r0, [pc, #2140] @ 365408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2132] @ 3653e8 │ │ │ │ + ldr r0, [pc, #2132] @ 36540c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2124] @ 3653ec │ │ │ │ + ldr r0, [pc, #2124] @ 365410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2116] @ 3653f0 │ │ │ │ + ldr r0, [pc, #2116] @ 365414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2108] @ 3653f4 │ │ │ │ + ldr r0, [pc, #2108] @ 365418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2100] @ 3653f8 │ │ │ │ + ldr r0, [pc, #2100] @ 36541c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2092] @ 3653fc │ │ │ │ + ldr r0, [pc, #2092] @ 365420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2084] @ 365400 │ │ │ │ + ldr r0, [pc, #2084] @ 365424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2076] @ 365404 │ │ │ │ + ldr r0, [pc, #2076] @ 365428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2068] @ 365408 │ │ │ │ + ldr r0, [pc, #2068] @ 36542c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2060] @ 36540c │ │ │ │ + ldr r0, [pc, #2060] @ 365430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2052] @ 365410 │ │ │ │ + ldr r0, [pc, #2052] @ 365434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2044] @ 365414 │ │ │ │ + ldr r0, [pc, #2044] @ 365438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2036] @ 365418 │ │ │ │ + ldr r0, [pc, #2036] @ 36543c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2028] @ 36541c │ │ │ │ + ldr r0, [pc, #2028] @ 365440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2020] @ 365420 │ │ │ │ + ldr r0, [pc, #2020] @ 365444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2012] @ 365424 │ │ │ │ + ldr r0, [pc, #2012] @ 365448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2004] @ 365428 │ │ │ │ + ldr r0, [pc, #2004] @ 36544c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1996] @ 36542c │ │ │ │ + ldr r0, [pc, #1996] @ 365450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1988] @ 365430 │ │ │ │ + ldr r0, [pc, #1988] @ 365454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1980] @ 365434 │ │ │ │ + ldr r0, [pc, #1980] @ 365458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1972] @ 365438 │ │ │ │ + ldr r0, [pc, #1972] @ 36545c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1964] @ 36543c │ │ │ │ + ldr r0, [pc, #1964] @ 365460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1956] @ 365440 │ │ │ │ + ldr r0, [pc, #1956] @ 365464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1948] @ 365444 │ │ │ │ + ldr r0, [pc, #1948] @ 365468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1940] @ 365448 │ │ │ │ + ldr r0, [pc, #1940] @ 36546c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1932] @ 36544c │ │ │ │ + ldr r0, [pc, #1932] @ 365470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1924] @ 365450 │ │ │ │ + ldr r0, [pc, #1924] @ 365474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1916] @ 365454 │ │ │ │ + ldr r0, [pc, #1916] @ 365478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1908] @ 365458 │ │ │ │ + ldr r0, [pc, #1908] @ 36547c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1900] @ 36545c │ │ │ │ + ldr r0, [pc, #1900] @ 365480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1892] @ 365460 │ │ │ │ + ldr r0, [pc, #1892] @ 365484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1884] @ 365464 │ │ │ │ + ldr r0, [pc, #1884] @ 365488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1876] @ 365468 │ │ │ │ + ldr r0, [pc, #1876] @ 36548c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1868] @ 36546c │ │ │ │ + ldr r0, [pc, #1868] @ 365490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1860] @ 365470 │ │ │ │ + ldr r0, [pc, #1860] @ 365494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1852] @ 365474 │ │ │ │ + ldr r0, [pc, #1852] @ 365498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1844] @ 365478 │ │ │ │ + ldr r0, [pc, #1844] @ 36549c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1836] @ 36547c │ │ │ │ + ldr r0, [pc, #1836] @ 3654a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1828] @ 365480 │ │ │ │ + ldr r0, [pc, #1828] @ 3654a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1820] @ 365484 │ │ │ │ + ldr r0, [pc, #1820] @ 3654a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1812] @ 365488 │ │ │ │ + ldr r0, [pc, #1812] @ 3654ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1804] @ 36548c │ │ │ │ + ldr r0, [pc, #1804] @ 3654b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1796] @ 365490 │ │ │ │ + ldr r0, [pc, #1796] @ 3654b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1788] @ 365494 │ │ │ │ + ldr r0, [pc, #1788] @ 3654b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1780] @ 365498 │ │ │ │ + ldr r0, [pc, #1780] @ 3654bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1772] @ 36549c │ │ │ │ + ldr r0, [pc, #1772] @ 3654c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1764] @ 3654a0 │ │ │ │ + ldr r0, [pc, #1764] @ 3654c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1756] @ 3654a4 │ │ │ │ + ldr r0, [pc, #1756] @ 3654c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1748] @ 3654a8 │ │ │ │ + ldr r0, [pc, #1748] @ 3654cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1740] @ 3654ac │ │ │ │ + ldr r0, [pc, #1740] @ 3654d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1732] @ 3654b0 │ │ │ │ + ldr r0, [pc, #1732] @ 3654d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1724] @ 3654b4 │ │ │ │ + ldr r0, [pc, #1724] @ 3654d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1716] @ 3654b8 │ │ │ │ + ldr r0, [pc, #1716] @ 3654dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1708] @ 3654bc │ │ │ │ + ldr r0, [pc, #1708] @ 3654e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1700] @ 3654c0 │ │ │ │ + ldr r0, [pc, #1700] @ 3654e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1692] @ 3654c4 │ │ │ │ + ldr r0, [pc, #1692] @ 3654e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1684] @ 3654c8 │ │ │ │ + ldr r0, [pc, #1684] @ 3654ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1676] @ 3654cc │ │ │ │ + ldr r0, [pc, #1676] @ 3654f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1668] @ 3654d0 │ │ │ │ + ldr r0, [pc, #1668] @ 3654f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1660] @ 3654d4 │ │ │ │ + ldr r0, [pc, #1660] @ 3654f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1652] @ 3654d8 │ │ │ │ + ldr r0, [pc, #1652] @ 3654fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1644] @ 3654dc │ │ │ │ + ldr r0, [pc, #1644] @ 365500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1636] @ 3654e0 │ │ │ │ + ldr r0, [pc, #1636] @ 365504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1628] @ 3654e4 │ │ │ │ + ldr r0, [pc, #1628] @ 365508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1620] @ 3654e8 │ │ │ │ + ldr r0, [pc, #1620] @ 36550c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1612] @ 3654ec │ │ │ │ + ldr r0, [pc, #1612] @ 365510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1604] @ 3654f0 │ │ │ │ + ldr r0, [pc, #1604] @ 365514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1596] @ 3654f4 │ │ │ │ + ldr r0, [pc, #1596] @ 365518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1588] @ 3654f8 │ │ │ │ + ldr r0, [pc, #1588] @ 36551c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1580] @ 3654fc │ │ │ │ + ldr r0, [pc, #1580] @ 365520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1572] @ 365500 │ │ │ │ + ldr r0, [pc, #1572] @ 365524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1564] @ 365504 │ │ │ │ + ldr r0, [pc, #1564] @ 365528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1556] @ 365508 │ │ │ │ + ldr r0, [pc, #1556] @ 36552c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1548] @ 36550c │ │ │ │ + ldr r0, [pc, #1548] @ 365530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1540] @ 365510 │ │ │ │ + ldr r0, [pc, #1540] @ 365534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1532] @ 365514 │ │ │ │ + ldr r0, [pc, #1532] @ 365538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1524] @ 365518 │ │ │ │ + ldr r0, [pc, #1524] @ 36553c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1516] @ 36551c │ │ │ │ + ldr r0, [pc, #1516] @ 365540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1508] @ 365520 │ │ │ │ + ldr r0, [pc, #1508] @ 365544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1500] @ 365524 │ │ │ │ + ldr r0, [pc, #1500] @ 365548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1492] @ 365528 │ │ │ │ + ldr r0, [pc, #1492] @ 36554c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1484] @ 36552c │ │ │ │ + ldr r0, [pc, #1484] @ 365550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1476] @ 365530 │ │ │ │ + ldr r0, [pc, #1476] @ 365554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1468] @ 365534 │ │ │ │ + ldr r0, [pc, #1468] @ 365558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1460] @ 365538 │ │ │ │ + ldr r0, [pc, #1460] @ 36555c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1452] @ 36553c │ │ │ │ + ldr r0, [pc, #1452] @ 365560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1444] @ 365540 │ │ │ │ + ldr r0, [pc, #1444] @ 365564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1436] @ 365544 │ │ │ │ + ldr r0, [pc, #1436] @ 365568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1428] @ 365548 │ │ │ │ + ldr r0, [pc, #1428] @ 36556c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1420] @ 36554c │ │ │ │ + ldr r0, [pc, #1420] @ 365570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1412] @ 365550 │ │ │ │ + ldr r0, [pc, #1412] @ 365574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1404] @ 365554 │ │ │ │ + ldr r0, [pc, #1404] @ 365578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1396] @ 365558 │ │ │ │ + ldr r0, [pc, #1396] @ 36557c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1388] @ 36555c │ │ │ │ + ldr r0, [pc, #1388] @ 365580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1380] @ 365560 │ │ │ │ + ldr r0, [pc, #1380] @ 365584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1372] @ 365564 │ │ │ │ + ldr r0, [pc, #1372] @ 365588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1364] @ 365568 │ │ │ │ + ldr r0, [pc, #1364] @ 36558c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1356] @ 36556c │ │ │ │ + ldr r0, [pc, #1356] @ 365590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1348] @ 365570 │ │ │ │ + ldr r0, [pc, #1348] @ 365594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1340] @ 365574 │ │ │ │ + ldr r0, [pc, #1340] @ 365598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1332] @ 365578 │ │ │ │ + ldr r0, [pc, #1332] @ 36559c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1324] @ 36557c │ │ │ │ + ldr r0, [pc, #1324] @ 3655a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1316] @ 365580 │ │ │ │ + ldr r0, [pc, #1316] @ 3655a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1308] @ 365584 │ │ │ │ + ldr r0, [pc, #1308] @ 3655a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1300] @ 365588 │ │ │ │ + ldr r0, [pc, #1300] @ 3655ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1292] @ 36558c │ │ │ │ + ldr r0, [pc, #1292] @ 3655b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1284] @ 365590 │ │ │ │ + ldr r0, [pc, #1284] @ 3655b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1276] @ 365594 │ │ │ │ + ldr r0, [pc, #1276] @ 3655b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1268] @ 365598 │ │ │ │ + ldr r0, [pc, #1268] @ 3655bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1260] @ 36559c │ │ │ │ + ldr r0, [pc, #1260] @ 3655c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1252] @ 3655a0 │ │ │ │ + ldr r0, [pc, #1252] @ 3655c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1244] @ 3655a4 │ │ │ │ + ldr r0, [pc, #1244] @ 3655c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1236] @ 3655a8 │ │ │ │ + ldr r0, [pc, #1236] @ 3655cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1228] @ 3655ac │ │ │ │ + ldr r0, [pc, #1228] @ 3655d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1220] @ 3655b0 │ │ │ │ + ldr r0, [pc, #1220] @ 3655d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1212] @ 3655b4 │ │ │ │ + ldr r0, [pc, #1212] @ 3655d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1204] @ 3655b8 │ │ │ │ + ldr r0, [pc, #1204] @ 3655dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1196] @ 3655bc │ │ │ │ + ldr r0, [pc, #1196] @ 3655e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1188] @ 3655c0 │ │ │ │ + ldr r0, [pc, #1188] @ 3655e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1180] @ 3655c4 │ │ │ │ + ldr r0, [pc, #1180] @ 3655e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1172] @ 3655c8 │ │ │ │ + ldr r0, [pc, #1172] @ 3655ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1164] @ 3655cc │ │ │ │ + ldr r0, [pc, #1164] @ 3655f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1156] @ 3655d0 │ │ │ │ + ldr r0, [pc, #1156] @ 3655f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1148] @ 3655d4 │ │ │ │ + ldr r0, [pc, #1148] @ 3655f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1140] @ 3655d8 │ │ │ │ + ldr r0, [pc, #1140] @ 3655fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1132] @ 3655dc │ │ │ │ + ldr r0, [pc, #1132] @ 365600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1124] @ 3655e0 │ │ │ │ + ldr r0, [pc, #1124] @ 365604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1116] @ 3655e4 │ │ │ │ + ldr r0, [pc, #1116] @ 365608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1108] @ 3655e8 │ │ │ │ + ldr r0, [pc, #1108] @ 36560c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1100] @ 3655ec │ │ │ │ + ldr r0, [pc, #1100] @ 365610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1092] @ 3655f0 │ │ │ │ + ldr r0, [pc, #1092] @ 365614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1084] @ 3655f4 │ │ │ │ + ldr r0, [pc, #1084] @ 365618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1076] @ 3655f8 │ │ │ │ + ldr r0, [pc, #1076] @ 36561c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1068] @ 3655fc │ │ │ │ + ldr r0, [pc, #1068] @ 365620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1060] @ 365600 │ │ │ │ + ldr r0, [pc, #1060] @ 365624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1052] @ 365604 │ │ │ │ + ldr r0, [pc, #1052] @ 365628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1044] @ 365608 │ │ │ │ + ldr r0, [pc, #1044] @ 36562c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1036] @ 36560c │ │ │ │ + ldr r0, [pc, #1036] @ 365630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1028] @ 365610 │ │ │ │ + ldr r0, [pc, #1028] @ 365634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1020] @ 365614 │ │ │ │ + ldr r0, [pc, #1020] @ 365638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1012] @ 365618 │ │ │ │ + ldr r0, [pc, #1012] @ 36563c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1004] @ 36561c │ │ │ │ + ldr r0, [pc, #1004] @ 365640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #996] @ 365620 │ │ │ │ + ldr r0, [pc, #996] @ 365644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #988] @ 365624 │ │ │ │ + ldr r0, [pc, #988] @ 365648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #980] @ 365628 │ │ │ │ + ldr r0, [pc, #980] @ 36564c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #972] @ 36562c │ │ │ │ + ldr r0, [pc, #972] @ 365650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #964] @ 365630 │ │ │ │ + ldr r0, [pc, #964] @ 365654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #956] @ 365634 │ │ │ │ + ldr r0, [pc, #956] @ 365658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #948] @ 365638 │ │ │ │ + ldr r0, [pc, #948] @ 36565c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #940] @ 36563c │ │ │ │ + ldr r0, [pc, #940] @ 365660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #932] @ 365640 │ │ │ │ + ldr r0, [pc, #932] @ 365664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #924] @ 365644 │ │ │ │ + ldr r0, [pc, #924] @ 365668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #916] @ 365648 │ │ │ │ + ldr r0, [pc, #916] @ 36566c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #908] @ 36564c │ │ │ │ + ldr r0, [pc, #908] @ 365670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #900] @ 365650 │ │ │ │ + ldr r0, [pc, #900] @ 365674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #892] @ 365654 │ │ │ │ + ldr r0, [pc, #892] @ 365678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #884] @ 365658 │ │ │ │ + ldr r0, [pc, #884] @ 36567c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #876] @ 36565c │ │ │ │ + ldr r0, [pc, #876] @ 365680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #868] @ 365660 │ │ │ │ + ldr r0, [pc, #868] @ 365684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #860] @ 365664 │ │ │ │ + ldr r0, [pc, #860] @ 365688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #852] @ 365668 │ │ │ │ + ldr r0, [pc, #852] @ 36568c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #844] @ 36566c │ │ │ │ + ldr r0, [pc, #844] @ 365690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #836] @ 365670 │ │ │ │ + ldr r0, [pc, #836] @ 365694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #828] @ 365674 │ │ │ │ + ldr r0, [pc, #828] @ 365698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #820] @ 365678 │ │ │ │ + ldr r0, [pc, #820] @ 36569c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #812] @ 36567c │ │ │ │ + ldr r0, [pc, #812] @ 3656a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #804] @ 365680 │ │ │ │ + ldr r0, [pc, #804] @ 3656a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ - adcseq sl, r0, r0, lsr #27 │ │ │ │ + umlalseq sl, r0, ip, sp │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - addseq fp, lr, r8, ror #7 │ │ │ │ + addseq fp, lr, r4, ror #7 │ │ │ │ andeq r0, r0, ip, lsl #11 │ │ │ │ - adcseq ip, r0, sl, lsr r5 │ │ │ │ - addseq fp, lr, ip, lsl #7 │ │ │ │ + adcseq ip, r0, r6, lsr r5 │ │ │ │ + addseq fp, lr, r8, lsl #7 │ │ │ │ andeq r0, r0, ip, asr r9 │ │ │ │ - @ instruction: 0x00b0c8f0 │ │ │ │ - addseq fp, lr, r8, asr #6 │ │ │ │ - umullseq r2, pc, r8, r3 @ │ │ │ │ + adcseq ip, r0, ip, ror #17 │ │ │ │ + addseq fp, lr, r4, asr #6 │ │ │ │ + umullseq r2, pc, r4, r3 @ │ │ │ │ + @ instruction: 0x009f07b0 │ │ │ │ + addseq r2, pc, r0, ror #6 │ │ │ │ + addseq r0, pc, ip, ror r7 @ │ │ │ │ + addseq r2, pc, ip, lsr #6 │ │ │ │ + addseq r0, pc, r8, asr #14 │ │ │ │ + @ instruction: 0x009f22f8 │ │ │ │ + addseq r0, pc, r4, lsl r7 @ │ │ │ │ + addseq r2, pc, r4, asr #5 │ │ │ │ + addseq r0, pc, r0, ror #13 │ │ │ │ + umullseq r2, pc, r0, r2 @ │ │ │ │ + addseq r0, pc, ip, lsr #13 │ │ │ │ + addseq r2, pc, ip, asr r2 @ │ │ │ │ + addseq r0, pc, r8, ror r6 @ │ │ │ │ + addseq r2, pc, r8, lsr #4 │ │ │ │ + addseq r0, pc, r4, asr #12 │ │ │ │ + @ instruction: 0x009f21f4 │ │ │ │ + addseq r0, pc, r0, lsl r6 @ │ │ │ │ + addseq r2, pc, r0, asr #3 │ │ │ │ + @ instruction: 0x009f05dc │ │ │ │ + addseq r2, pc, ip, lsl #3 │ │ │ │ + addseq r0, pc, r8, lsr #11 │ │ │ │ + addseq r2, pc, r8, asr r1 @ │ │ │ │ + addseq r0, pc, r4, ror r5 @ │ │ │ │ + addseq r2, pc, r4, lsr #2 │ │ │ │ + addseq r0, pc, r0, asr #10 │ │ │ │ + ldrsheq r2, [pc], r0 │ │ │ │ + addseq r0, pc, ip, lsl #10 │ │ │ │ + ldrheq r2, [pc], ip │ │ │ │ + @ instruction: 0x009f04d8 │ │ │ │ + addseq r2, pc, r8, lsl #1 │ │ │ │ + addseq r0, pc, r4, lsr #9 │ │ │ │ + addseq r2, pc, r4, asr r0 @ │ │ │ │ + addseq r0, pc, r0, ror r4 @ │ │ │ │ + addseq r2, pc, r0, lsr #32 │ │ │ │ + addseq r0, pc, ip, lsr r4 @ │ │ │ │ + addseq r1, pc, ip, ror #31 │ │ │ │ + addseq r0, pc, r8, lsl #8 │ │ │ │ + @ instruction: 0x009f1fb8 │ │ │ │ + @ instruction: 0x009f03d4 │ │ │ │ + addseq r1, pc, r4, lsl #31 │ │ │ │ + addseq r0, pc, r0, lsr #7 │ │ │ │ + addseq r1, pc, r0, asr pc @ │ │ │ │ + addseq r0, pc, ip, ror #6 │ │ │ │ + addseq r1, pc, ip, lsl pc @ │ │ │ │ + addseq r0, pc, r8, lsr r3 @ │ │ │ │ + addseq r1, pc, r8, ror #29 │ │ │ │ + addseq r0, pc, r4, lsl #6 │ │ │ │ + @ instruction: 0x009f1eb4 │ │ │ │ + @ instruction: 0x009f02d0 │ │ │ │ + addseq r1, pc, r0, lsl #29 │ │ │ │ + umullseq r0, pc, ip, r2 @ │ │ │ │ + addseq r1, pc, ip, asr #28 │ │ │ │ + addseq r0, pc, r8, ror #4 │ │ │ │ + addseq r1, pc, r8, lsl lr @ │ │ │ │ + addseq r0, pc, r4, lsr r2 @ │ │ │ │ + addseq r1, pc, r4, ror #27 │ │ │ │ + addseq r0, pc, r0, lsl #4 │ │ │ │ + @ instruction: 0x009f1db0 │ │ │ │ + addseq r0, pc, ip, asr #3 │ │ │ │ + addseq r1, pc, ip, ror sp @ │ │ │ │ + umullseq r0, pc, r8, r1 @ │ │ │ │ + addseq r1, pc, r8, asr #26 │ │ │ │ + addseq r0, pc, r4, ror #2 │ │ │ │ + addseq r1, pc, r4, lsl sp @ │ │ │ │ + addseq r0, pc, r0, lsr r1 @ │ │ │ │ + addseq r1, pc, r0, ror #25 │ │ │ │ + ldrsheq r0, [pc], ip │ │ │ │ + addseq r1, pc, ip, lsr #25 │ │ │ │ + addseq r0, pc, r8, asr #1 │ │ │ │ + addseq r1, pc, r8, ror ip @ │ │ │ │ + umullseq r0, pc, r4, r0 @ │ │ │ │ + addseq r1, pc, r4, asr #24 │ │ │ │ + addseq r0, pc, r0, rrx │ │ │ │ + addseq r1, pc, r0, lsl ip @ │ │ │ │ + addseq r0, pc, ip, lsr #32 │ │ │ │ + @ instruction: 0x009f1bdc │ │ │ │ + @ instruction: 0x009efff8 │ │ │ │ + addseq r1, pc, r8, lsr #23 │ │ │ │ + addseq pc, lr, r4, asr #31 │ │ │ │ + addseq r1, pc, r4, ror fp @ │ │ │ │ + umullseq pc, lr, r0, pc @ │ │ │ │ + addseq r1, pc, r0, asr #22 │ │ │ │ + addseq pc, lr, ip, asr pc @ │ │ │ │ + addseq r1, pc, ip, lsl #22 │ │ │ │ + addseq pc, lr, r8, lsr #30 │ │ │ │ + @ instruction: 0x009f1ad8 │ │ │ │ + @ instruction: 0x009efef4 │ │ │ │ + addseq r1, pc, r4, lsr #21 │ │ │ │ + addseq pc, lr, r0, asr #29 │ │ │ │ + addseq r1, pc, r0, ror sl @ │ │ │ │ + addseq pc, lr, ip, lsl #29 │ │ │ │ + addseq r1, pc, ip, lsr sl @ │ │ │ │ + addseq pc, lr, r8, asr lr @ │ │ │ │ + addseq r1, pc, r8, lsl #20 │ │ │ │ + addseq pc, lr, r4, lsr #28 │ │ │ │ + @ instruction: 0x009f19d4 │ │ │ │ + @ instruction: 0x009efdf0 │ │ │ │ + addseq r1, pc, r0, lsr #19 │ │ │ │ + @ instruction: 0x009efdbc │ │ │ │ + addseq r1, pc, ip, ror #18 │ │ │ │ + addseq pc, lr, r8, lsl #27 │ │ │ │ + addseq r1, pc, r8, lsr r9 @ │ │ │ │ + addseq pc, lr, r4, asr sp @ │ │ │ │ + addseq r1, pc, r4, lsl #18 │ │ │ │ + addseq pc, lr, r0, lsr #26 │ │ │ │ + @ instruction: 0x009f18d0 │ │ │ │ + addseq pc, lr, ip, ror #25 │ │ │ │ + umullseq r1, pc, ip, r8 @ │ │ │ │ + @ instruction: 0x009efcb8 │ │ │ │ + addseq r1, pc, r8, ror #16 │ │ │ │ + addseq pc, lr, r4, lsl #25 │ │ │ │ + addseq r1, pc, r4, lsr r8 @ │ │ │ │ + addseq pc, lr, r0, asr ip @ │ │ │ │ + addseq r1, pc, r0, lsl #16 │ │ │ │ + addseq pc, lr, ip, lsl ip @ │ │ │ │ + addseq r1, pc, ip, asr #15 │ │ │ │ + addseq pc, lr, r8, ror #23 │ │ │ │ + umullseq r1, pc, r8, r7 @ │ │ │ │ + @ instruction: 0x009efbb4 │ │ │ │ + addseq r1, pc, r4, ror #14 │ │ │ │ + addseq pc, lr, r0, lsl #23 │ │ │ │ + addseq r1, pc, r0, lsr r7 @ │ │ │ │ + addseq pc, lr, ip, asr #22 │ │ │ │ + @ instruction: 0x009f16fc │ │ │ │ + addseq pc, lr, r8, lsl fp @ │ │ │ │ + addseq r1, pc, r8, asr #13 │ │ │ │ + addseq pc, lr, r4, ror #21 │ │ │ │ + umullseq r1, pc, r4, r6 @ │ │ │ │ + @ instruction: 0x009efab0 │ │ │ │ + addseq r1, pc, r0, ror #12 │ │ │ │ + addseq pc, lr, ip, ror sl @ │ │ │ │ + addseq r1, pc, ip, lsr #12 │ │ │ │ + addseq pc, lr, r8, asr #20 │ │ │ │ + @ instruction: 0x009f15f8 │ │ │ │ + addseq pc, lr, r4, lsl sl @ │ │ │ │ + addseq r1, pc, r4, asr #11 │ │ │ │ + addseq pc, lr, r0, ror #19 │ │ │ │ + umullseq r1, pc, r0, r5 @ │ │ │ │ + addseq pc, lr, ip, lsr #19 │ │ │ │ + addseq r1, pc, ip, asr r5 @ │ │ │ │ + addseq pc, lr, r8, ror r9 @ │ │ │ │ + addseq r1, pc, r8, lsr #10 │ │ │ │ + addseq pc, lr, r4, asr #18 │ │ │ │ + @ instruction: 0x009f14f4 │ │ │ │ + addseq pc, lr, r0, lsl r9 @ │ │ │ │ + addseq r1, pc, r0, asr #9 │ │ │ │ + @ instruction: 0x009ef8dc │ │ │ │ + addseq r1, pc, ip, lsl #9 │ │ │ │ + addseq pc, lr, r8, lsr #17 │ │ │ │ + addseq r1, pc, r8, asr r4 @ │ │ │ │ + addseq pc, lr, r4, ror r8 @ │ │ │ │ + addseq r1, pc, r4, lsr #8 │ │ │ │ + addseq pc, lr, r0, asr #16 │ │ │ │ + @ instruction: 0x009f13f0 │ │ │ │ + addseq pc, lr, ip, lsl #16 │ │ │ │ + @ instruction: 0x009f13bc │ │ │ │ + @ instruction: 0x009ef7d8 │ │ │ │ + addseq r1, pc, r8, lsl #7 │ │ │ │ + addseq pc, lr, r4, lsr #15 │ │ │ │ + addseq r1, pc, r4, asr r3 @ │ │ │ │ + addseq pc, lr, r0, ror r7 @ │ │ │ │ + addseq r1, pc, r0, lsr #6 │ │ │ │ + addseq pc, lr, ip, lsr r7 @ │ │ │ │ + addseq r1, pc, ip, ror #5 │ │ │ │ + addseq pc, lr, r8, lsl #14 │ │ │ │ + @ instruction: 0x009f12b8 │ │ │ │ + @ instruction: 0x009ef6d4 │ │ │ │ + addseq r1, pc, r4, lsl #5 │ │ │ │ + addseq pc, lr, r0, lsr #13 │ │ │ │ + addseq r1, pc, r0, asr r2 @ │ │ │ │ + addseq pc, lr, ip, ror #12 │ │ │ │ + addseq r1, pc, ip, lsl r2 @ │ │ │ │ + addseq pc, lr, r8, lsr r6 @ │ │ │ │ + addseq r1, pc, r8, ror #3 │ │ │ │ + addseq pc, lr, r4, lsl #12 │ │ │ │ + @ instruction: 0x009f11b4 │ │ │ │ + @ instruction: 0x009ef5d0 │ │ │ │ + addseq r1, pc, r0, lsl #3 │ │ │ │ + umullseq pc, lr, ip, r5 @ │ │ │ │ + addseq r1, pc, ip, asr #2 │ │ │ │ + addseq pc, lr, r8, ror #10 │ │ │ │ + addseq r1, pc, r8, lsl r1 @ │ │ │ │ + addseq pc, lr, r4, lsr r5 @ │ │ │ │ + addseq r1, pc, r4, ror #1 │ │ │ │ + addseq pc, lr, r0, lsl #10 │ │ │ │ + ldrheq r1, [pc], r0 │ │ │ │ + addseq pc, lr, ip, asr #9 │ │ │ │ + addseq r1, pc, ip, ror r0 @ │ │ │ │ + umullseq pc, lr, r8, r4 @ │ │ │ │ + addseq r1, pc, r8, asr #32 │ │ │ │ + addseq lr, lr, ip, lsl #28 │ │ │ │ + @ instruction: 0x009f09bc │ │ │ │ + @ instruction: 0x009eedd8 │ │ │ │ + addseq r0, pc, r8, lsl #19 │ │ │ │ + addseq lr, lr, r4, lsr #27 │ │ │ │ + addseq r0, pc, r4, asr r9 @ │ │ │ │ + addseq lr, lr, r0, ror sp │ │ │ │ + addseq r0, pc, r0, lsr #18 │ │ │ │ + addseq lr, lr, ip, lsr sp │ │ │ │ + addseq r0, pc, ip, ror #17 │ │ │ │ + addseq lr, lr, r8, lsl #26 │ │ │ │ + @ instruction: 0x009f08b8 │ │ │ │ + @ instruction: 0x009eecd4 │ │ │ │ + addseq r0, pc, r4, lsl #17 │ │ │ │ + addseq lr, lr, r0, lsr #25 │ │ │ │ + addseq r0, pc, r0, asr r8 @ │ │ │ │ + addseq lr, lr, ip, ror #24 │ │ │ │ + addseq r0, pc, ip, lsl r8 @ │ │ │ │ + addseq lr, lr, r8, lsr ip │ │ │ │ + addseq r0, pc, r8, ror #15 │ │ │ │ + addseq lr, lr, r4, lsl #24 │ │ │ │ @ instruction: 0x009f07b4 │ │ │ │ - addseq r2, pc, r4, ror #6 │ │ │ │ + @ instruction: 0x009eebd0 │ │ │ │ addseq r0, pc, r0, lsl #15 │ │ │ │ - addseq r2, pc, r0, lsr r3 @ │ │ │ │ + umullseq lr, lr, ip, fp @ │ │ │ │ addseq r0, pc, ip, asr #14 │ │ │ │ - @ instruction: 0x009f22fc │ │ │ │ + addseq lr, lr, r8, ror #22 │ │ │ │ addseq r0, pc, r8, lsl r7 @ │ │ │ │ - addseq r2, pc, r8, asr #5 │ │ │ │ + addseq lr, lr, r4, lsr fp │ │ │ │ addseq r0, pc, r4, ror #13 │ │ │ │ - umullseq r2, pc, r4, r2 @ │ │ │ │ + addseq lr, lr, r0, lsl #22 │ │ │ │ @ instruction: 0x009f06b0 │ │ │ │ - addseq r2, pc, r0, ror #4 │ │ │ │ + addseq lr, lr, ip, asr #21 │ │ │ │ addseq r0, pc, ip, ror r6 @ │ │ │ │ - addseq r2, pc, ip, lsr #4 │ │ │ │ + umullseq lr, lr, r8, sl @ │ │ │ │ addseq r0, pc, r8, asr #12 │ │ │ │ - @ instruction: 0x009f21f8 │ │ │ │ + addseq lr, lr, r4, ror #20 │ │ │ │ addseq r0, pc, r4, lsl r6 @ │ │ │ │ - addseq r2, pc, r4, asr #3 │ │ │ │ + addseq lr, lr, r0, lsr sl │ │ │ │ addseq r0, pc, r0, ror #11 │ │ │ │ - umullseq r2, pc, r0, r1 @ │ │ │ │ + @ instruction: 0x009ee9fc │ │ │ │ addseq r0, pc, ip, lsr #11 │ │ │ │ - addseq r2, pc, ip, asr r1 @ │ │ │ │ + addseq lr, lr, r8, asr #19 │ │ │ │ addseq r0, pc, r8, ror r5 @ │ │ │ │ - addseq r2, pc, r8, lsr #2 │ │ │ │ + umullseq lr, lr, r4, r9 @ │ │ │ │ addseq r0, pc, r4, asr #10 │ │ │ │ - ldrsheq r2, [pc], r4 │ │ │ │ + addseq lr, lr, r0, ror #18 │ │ │ │ addseq r0, pc, r0, lsl r5 @ │ │ │ │ - addseq r2, pc, r0, asr #1 │ │ │ │ + addseq lr, lr, ip, lsr #18 │ │ │ │ @ instruction: 0x009f04dc │ │ │ │ - addseq r2, pc, ip, lsl #1 │ │ │ │ + @ instruction: 0x009ee8f8 │ │ │ │ addseq r0, pc, r8, lsr #9 │ │ │ │ - addseq r2, pc, r8, asr r0 @ │ │ │ │ + addseq lr, lr, r4, asr #17 │ │ │ │ addseq r0, pc, r4, ror r4 @ │ │ │ │ - addseq r2, pc, r4, lsr #32 │ │ │ │ + umullseq lr, lr, r0, r8 @ │ │ │ │ addseq r0, pc, r0, asr #8 │ │ │ │ - @ instruction: 0x009f1ff0 │ │ │ │ + addseq lr, lr, ip, asr r8 │ │ │ │ addseq r0, pc, ip, lsl #8 │ │ │ │ - @ instruction: 0x009f1fbc │ │ │ │ + addseq lr, lr, r8, lsr #16 │ │ │ │ @ instruction: 0x009f03d8 │ │ │ │ - addseq r1, pc, r8, lsl #31 │ │ │ │ + @ instruction: 0x009ee7f4 │ │ │ │ addseq r0, pc, r4, lsr #7 │ │ │ │ - addseq r1, pc, r4, asr pc @ │ │ │ │ + addseq lr, lr, r0, asr #15 │ │ │ │ addseq r0, pc, r0, ror r3 @ │ │ │ │ - addseq r1, pc, r0, lsr #30 │ │ │ │ + addseq lr, lr, ip, lsl #15 │ │ │ │ addseq r0, pc, ip, lsr r3 @ │ │ │ │ - addseq r1, pc, ip, ror #29 │ │ │ │ + addseq lr, lr, r8, asr r7 │ │ │ │ addseq r0, pc, r8, lsl #6 │ │ │ │ - @ instruction: 0x009f1eb8 │ │ │ │ + addseq lr, lr, r4, lsr #14 │ │ │ │ @ instruction: 0x009f02d4 │ │ │ │ - addseq r1, pc, r4, lsl #29 │ │ │ │ + @ instruction: 0x009ee6f0 │ │ │ │ addseq r0, pc, r0, lsr #5 │ │ │ │ - addseq r1, pc, r0, asr lr @ │ │ │ │ + @ instruction: 0x009ee6bc │ │ │ │ addseq r0, pc, ip, ror #4 │ │ │ │ - addseq r1, pc, ip, lsl lr @ │ │ │ │ + addseq lr, lr, r8, lsl #13 │ │ │ │ addseq r0, pc, r8, lsr r2 @ │ │ │ │ - addseq r1, pc, r8, ror #27 │ │ │ │ + addseq lr, lr, r4, asr r6 │ │ │ │ addseq r0, pc, r4, lsl #4 │ │ │ │ - @ instruction: 0x009f1db4 │ │ │ │ + addseq lr, lr, r0, lsr #12 │ │ │ │ @ instruction: 0x009f01d0 │ │ │ │ - addseq r1, pc, r0, lsl #27 │ │ │ │ + addseq lr, lr, ip, ror #11 │ │ │ │ umullseq r0, pc, ip, r1 @ │ │ │ │ - addseq r1, pc, ip, asr #26 │ │ │ │ + @ instruction: 0x009ee5b8 │ │ │ │ addseq r0, pc, r8, ror #2 │ │ │ │ - addseq r1, pc, r8, lsl sp @ │ │ │ │ + addseq lr, lr, r4, lsl #11 │ │ │ │ addseq r0, pc, r4, lsr r1 @ │ │ │ │ - addseq r1, pc, r4, ror #25 │ │ │ │ + addseq lr, lr, r0, asr r5 │ │ │ │ addseq r0, pc, r0, lsl #2 │ │ │ │ - @ instruction: 0x009f1cb0 │ │ │ │ + addseq lr, lr, ip, lsl r5 │ │ │ │ addseq r0, pc, ip, asr #1 │ │ │ │ - addseq r1, pc, ip, ror ip @ │ │ │ │ + addseq lr, lr, r8, ror #9 │ │ │ │ umullseq r0, pc, r8, r0 @ │ │ │ │ - addseq r1, pc, r8, asr #24 │ │ │ │ + @ instruction: 0x009ee4b4 │ │ │ │ addseq r0, pc, r4, rrx │ │ │ │ - addseq r1, pc, r4, lsl ip @ │ │ │ │ + addseq lr, lr, r0, lsl #9 │ │ │ │ addseq r0, pc, r0, lsr r0 @ │ │ │ │ - addseq r1, pc, r0, ror #23 │ │ │ │ + addseq lr, lr, ip, asr #8 │ │ │ │ @ instruction: 0x009efffc │ │ │ │ - addseq r1, pc, ip, lsr #23 │ │ │ │ + addseq lr, lr, r8, lsl r4 │ │ │ │ addseq pc, lr, r8, asr #31 │ │ │ │ - addseq r1, pc, r8, ror fp @ │ │ │ │ + addseq lr, lr, r4, ror #7 │ │ │ │ umullseq pc, lr, r4, pc @ │ │ │ │ - addseq r1, pc, r4, asr #22 │ │ │ │ + @ instruction: 0x009ee3b0 │ │ │ │ addseq pc, lr, r0, ror #30 │ │ │ │ - addseq r1, pc, r0, lsl fp @ │ │ │ │ + addseq lr, lr, ip, ror r3 │ │ │ │ addseq pc, lr, ip, lsr #30 │ │ │ │ - @ instruction: 0x009f1adc │ │ │ │ + addseq lr, lr, r8, asr #6 │ │ │ │ @ instruction: 0x009efef8 │ │ │ │ - addseq r1, pc, r8, lsr #21 │ │ │ │ + addseq lr, lr, r4, lsl r3 │ │ │ │ addseq pc, lr, r4, asr #29 │ │ │ │ - addseq r1, pc, r4, ror sl @ │ │ │ │ + addseq lr, lr, r0, ror #5 │ │ │ │ umullseq pc, lr, r0, lr @ │ │ │ │ - addseq r1, pc, r0, asr #20 │ │ │ │ + addseq lr, lr, ip, lsr #5 │ │ │ │ addseq pc, lr, ip, asr lr @ │ │ │ │ - addseq r1, pc, ip, lsl #20 │ │ │ │ + addseq lr, lr, r8, ror r2 │ │ │ │ addseq pc, lr, r8, lsr #28 │ │ │ │ - @ instruction: 0x009f19d8 │ │ │ │ + addseq lr, lr, r4, asr #4 │ │ │ │ @ instruction: 0x009efdf4 │ │ │ │ - addseq r1, pc, r4, lsr #19 │ │ │ │ + addseq lr, lr, r0, lsl r2 │ │ │ │ addseq pc, lr, r0, asr #27 │ │ │ │ - addseq r1, pc, r0, ror r9 @ │ │ │ │ + @ instruction: 0x009ee1dc │ │ │ │ addseq pc, lr, ip, lsl #27 │ │ │ │ - addseq r1, pc, ip, lsr r9 @ │ │ │ │ + addseq lr, lr, r8, lsr #3 │ │ │ │ addseq pc, lr, r8, asr sp @ │ │ │ │ - addseq r1, pc, r8, lsl #18 │ │ │ │ + addseq lr, lr, r4, ror r1 │ │ │ │ addseq pc, lr, r4, lsr #26 │ │ │ │ - @ instruction: 0x009f18d4 │ │ │ │ + addseq lr, lr, r0, asr #2 │ │ │ │ @ instruction: 0x009efcf0 │ │ │ │ - addseq r1, pc, r0, lsr #17 │ │ │ │ + addseq lr, lr, ip, lsl #2 │ │ │ │ @ instruction: 0x009efcbc │ │ │ │ - addseq r1, pc, ip, ror #16 │ │ │ │ + ldrsbeq lr, [lr], r8 │ │ │ │ addseq pc, lr, r8, lsl #25 │ │ │ │ - addseq r1, pc, r8, lsr r8 @ │ │ │ │ + addseq lr, lr, r4, lsr #1 │ │ │ │ addseq pc, lr, r4, asr ip @ │ │ │ │ - addseq r1, pc, r4, lsl #16 │ │ │ │ + addseq lr, lr, r0, ror r0 │ │ │ │ addseq pc, lr, r0, lsr #24 │ │ │ │ - @ instruction: 0x009f17d0 │ │ │ │ + addseq lr, lr, ip, lsr r0 │ │ │ │ addseq pc, lr, ip, ror #23 │ │ │ │ - umullseq r1, pc, ip, r7 @ │ │ │ │ + addseq lr, lr, r8 │ │ │ │ @ instruction: 0x009efbb8 │ │ │ │ - addseq r1, pc, r8, ror #14 │ │ │ │ + @ instruction: 0x009edfd4 │ │ │ │ addseq pc, lr, r4, lsl #23 │ │ │ │ - addseq r1, pc, r4, lsr r7 @ │ │ │ │ + addseq sp, lr, r0, lsr #31 │ │ │ │ addseq pc, lr, r0, asr fp @ │ │ │ │ - addseq r1, pc, r0, lsl #14 │ │ │ │ + addseq sp, lr, ip, ror #30 │ │ │ │ addseq pc, lr, ip, lsl fp @ │ │ │ │ - addseq r1, pc, ip, asr #13 │ │ │ │ + addseq sp, lr, r8, lsr pc │ │ │ │ addseq pc, lr, r8, ror #21 │ │ │ │ - umullseq r1, pc, r8, r6 @ │ │ │ │ + addseq sp, lr, r4, lsl #30 │ │ │ │ @ instruction: 0x009efab4 │ │ │ │ - addseq r1, pc, r4, ror #12 │ │ │ │ + @ instruction: 0x009eded0 │ │ │ │ addseq pc, lr, r0, lsl #21 │ │ │ │ - addseq r1, pc, r0, lsr r6 @ │ │ │ │ + umullseq sp, lr, ip, lr │ │ │ │ addseq pc, lr, ip, asr #20 │ │ │ │ - @ instruction: 0x009f15fc │ │ │ │ + addseq sp, lr, r8, ror #28 │ │ │ │ addseq pc, lr, r8, lsl sl @ │ │ │ │ - addseq r1, pc, r8, asr #11 │ │ │ │ + addseq sp, lr, r4, lsr lr │ │ │ │ addseq pc, lr, r4, ror #19 │ │ │ │ - umullseq r1, pc, r4, r5 @ │ │ │ │ + addseq sp, lr, r0, lsl #28 │ │ │ │ @ instruction: 0x009ef9b0 │ │ │ │ - addseq r1, pc, r0, ror #10 │ │ │ │ + addseq sp, lr, ip, asr #27 │ │ │ │ addseq pc, lr, ip, ror r9 @ │ │ │ │ - addseq r1, pc, ip, lsr #10 │ │ │ │ + umullseq sp, lr, r8, sp │ │ │ │ addseq pc, lr, r8, asr #18 │ │ │ │ - @ instruction: 0x009f14f8 │ │ │ │ + addseq sp, lr, r4, ror #26 │ │ │ │ addseq pc, lr, r4, lsl r9 @ │ │ │ │ - addseq r1, pc, r4, asr #9 │ │ │ │ + addseq sp, lr, r0, lsr sp │ │ │ │ addseq pc, lr, r0, ror #17 │ │ │ │ - umullseq r1, pc, r0, r4 @ │ │ │ │ + @ instruction: 0x009edcfc │ │ │ │ addseq pc, lr, ip, lsr #17 │ │ │ │ - addseq r1, pc, ip, asr r4 @ │ │ │ │ + addseq sp, lr, r8, asr #25 │ │ │ │ addseq pc, lr, r8, ror r8 @ │ │ │ │ - addseq r1, pc, r8, lsr #8 │ │ │ │ + umullseq sp, lr, r4, ip │ │ │ │ addseq pc, lr, r4, asr #16 │ │ │ │ - @ instruction: 0x009f13f4 │ │ │ │ + addseq sp, lr, r0, ror #24 │ │ │ │ addseq pc, lr, r0, lsl r8 @ │ │ │ │ - addseq r1, pc, r0, asr #7 │ │ │ │ + addseq sp, lr, ip, lsr #24 │ │ │ │ @ instruction: 0x009ef7dc │ │ │ │ - addseq r1, pc, ip, lsl #7 │ │ │ │ + @ instruction: 0x009edbf8 │ │ │ │ addseq pc, lr, r8, lsr #15 │ │ │ │ - addseq r1, pc, r8, asr r3 @ │ │ │ │ + addseq sp, lr, r4, asr #23 │ │ │ │ addseq pc, lr, r4, ror r7 @ │ │ │ │ - addseq r1, pc, r4, lsr #6 │ │ │ │ + umullseq sp, lr, r0, fp │ │ │ │ addseq pc, lr, r0, asr #14 │ │ │ │ - @ instruction: 0x009f12f0 │ │ │ │ + addseq sp, lr, ip, asr fp │ │ │ │ addseq pc, lr, ip, lsl #14 │ │ │ │ - @ instruction: 0x009f12bc │ │ │ │ + addseq sp, lr, r8, lsr #22 │ │ │ │ @ instruction: 0x009ef6d8 │ │ │ │ - addseq r1, pc, r8, lsl #5 │ │ │ │ + @ instruction: 0x009edaf4 │ │ │ │ addseq pc, lr, r4, lsr #13 │ │ │ │ - addseq r1, pc, r4, asr r2 @ │ │ │ │ + addseq sp, lr, r0, asr #21 │ │ │ │ addseq pc, lr, r0, ror r6 @ │ │ │ │ - addseq r1, pc, r0, lsr #4 │ │ │ │ + addseq sp, lr, ip, lsl #21 │ │ │ │ addseq pc, lr, ip, lsr r6 @ │ │ │ │ - addseq r1, pc, ip, ror #3 │ │ │ │ + addseq sp, lr, r8, asr sl │ │ │ │ addseq pc, lr, r8, lsl #12 │ │ │ │ - @ instruction: 0x009f11b8 │ │ │ │ + addseq sp, lr, r4, lsr #20 │ │ │ │ @ instruction: 0x009ef5d4 │ │ │ │ - addseq r1, pc, r4, lsl #3 │ │ │ │ + @ instruction: 0x009ed9f0 │ │ │ │ addseq pc, lr, r0, lsr #11 │ │ │ │ - addseq r1, pc, r0, asr r1 @ │ │ │ │ + @ instruction: 0x009ed9bc │ │ │ │ addseq pc, lr, ip, ror #10 │ │ │ │ - addseq r1, pc, ip, lsl r1 @ │ │ │ │ + addseq sp, lr, r8, lsl #19 │ │ │ │ addseq pc, lr, r8, lsr r5 @ │ │ │ │ - addseq r1, pc, r8, ror #1 │ │ │ │ - addseq pc, lr, r4, lsl #10 │ │ │ │ - ldrheq r1, [pc], r4 │ │ │ │ - @ instruction: 0x009ef4d0 │ │ │ │ - addseq r1, pc, r0, lsl #1 │ │ │ │ - umullseq pc, lr, ip, r4 @ │ │ │ │ - addseq r1, pc, ip, asr #32 │ │ │ │ - addseq lr, lr, r0, lsl lr │ │ │ │ - addseq r0, pc, r0, asr #19 │ │ │ │ - @ instruction: 0x009eeddc │ │ │ │ - addseq r0, pc, ip, lsl #19 │ │ │ │ - addseq lr, lr, r8, lsr #27 │ │ │ │ - addseq r0, pc, r8, asr r9 @ │ │ │ │ - addseq lr, lr, r4, ror sp │ │ │ │ - addseq r0, pc, r4, lsr #18 │ │ │ │ - addseq lr, lr, r0, asr #26 │ │ │ │ - @ instruction: 0x009f08f0 │ │ │ │ - addseq lr, lr, ip, lsl #26 │ │ │ │ - @ instruction: 0x009f08bc │ │ │ │ - @ instruction: 0x009eecd8 │ │ │ │ - addseq r0, pc, r8, lsl #17 │ │ │ │ - addseq lr, lr, r4, lsr #25 │ │ │ │ - addseq r0, pc, r4, asr r8 @ │ │ │ │ - addseq lr, lr, r0, ror ip │ │ │ │ - addseq r0, pc, r0, lsr #16 │ │ │ │ - addseq lr, lr, ip, lsr ip │ │ │ │ - addseq r0, pc, ip, ror #15 │ │ │ │ - addseq lr, lr, r8, lsl #24 │ │ │ │ - @ instruction: 0x009f07b8 │ │ │ │ - @ instruction: 0x009eebd4 │ │ │ │ - addseq r0, pc, r4, lsl #15 │ │ │ │ - addseq lr, lr, r0, lsr #23 │ │ │ │ - addseq r0, pc, r0, asr r7 @ │ │ │ │ - addseq lr, lr, ip, ror #22 │ │ │ │ - addseq r0, pc, ip, lsl r7 @ │ │ │ │ - addseq lr, lr, r8, lsr fp │ │ │ │ - addseq r0, pc, r8, ror #13 │ │ │ │ - addseq lr, lr, r4, lsl #22 │ │ │ │ - @ instruction: 0x009f06b4 │ │ │ │ - @ instruction: 0x009eead0 │ │ │ │ - addseq r0, pc, r0, lsl #13 │ │ │ │ - umullseq lr, lr, ip, sl @ │ │ │ │ - addseq r0, pc, ip, asr #12 │ │ │ │ - addseq lr, lr, r8, ror #20 │ │ │ │ - addseq r0, pc, r8, lsl r6 @ │ │ │ │ - addseq lr, lr, r4, lsr sl │ │ │ │ - addseq r0, pc, r4, ror #11 │ │ │ │ - addseq lr, lr, r0, lsl #20 │ │ │ │ - @ instruction: 0x009f05b0 │ │ │ │ - addseq lr, lr, ip, asr #19 │ │ │ │ - addseq r0, pc, ip, ror r5 @ │ │ │ │ - umullseq lr, lr, r8, r9 @ │ │ │ │ - addseq r0, pc, r8, asr #10 │ │ │ │ - addseq lr, lr, r4, ror #18 │ │ │ │ - addseq r0, pc, r4, lsl r5 @ │ │ │ │ - addseq lr, lr, r0, lsr r9 │ │ │ │ - addseq r0, pc, r0, ror #9 │ │ │ │ - @ instruction: 0x009ee8fc │ │ │ │ - addseq r0, pc, ip, lsr #9 │ │ │ │ - addseq lr, lr, r8, asr #17 │ │ │ │ - addseq r0, pc, r8, ror r4 @ │ │ │ │ - umullseq lr, lr, r4, r8 @ │ │ │ │ - addseq r0, pc, r4, asr #8 │ │ │ │ - addseq lr, lr, r0, ror #16 │ │ │ │ - addseq r0, pc, r0, lsl r4 @ │ │ │ │ - addseq lr, lr, ip, lsr #16 │ │ │ │ - @ instruction: 0x009f03dc │ │ │ │ - @ instruction: 0x009ee7f8 │ │ │ │ - addseq r0, pc, r8, lsr #7 │ │ │ │ - addseq lr, lr, r4, asr #15 │ │ │ │ - addseq r0, pc, r4, ror r3 @ │ │ │ │ - umullseq lr, lr, r0, r7 @ │ │ │ │ - addseq r0, pc, r0, asr #6 │ │ │ │ - addseq lr, lr, ip, asr r7 │ │ │ │ - addseq r0, pc, ip, lsl #6 │ │ │ │ - addseq lr, lr, r8, lsr #14 │ │ │ │ - @ instruction: 0x009f02d8 │ │ │ │ - @ instruction: 0x009ee6f4 │ │ │ │ - addseq r0, pc, r4, lsr #5 │ │ │ │ - addseq lr, lr, r0, asr #13 │ │ │ │ - addseq r0, pc, r0, ror r2 @ │ │ │ │ - addseq lr, lr, ip, lsl #13 │ │ │ │ - addseq r0, pc, ip, lsr r2 @ │ │ │ │ - addseq lr, lr, r8, asr r6 │ │ │ │ - addseq r0, pc, r8, lsl #4 │ │ │ │ - addseq lr, lr, r4, lsr #12 │ │ │ │ - @ instruction: 0x009f01d4 │ │ │ │ - @ instruction: 0x009ee5f0 │ │ │ │ - addseq r0, pc, r0, lsr #3 │ │ │ │ - @ instruction: 0x009ee5bc │ │ │ │ - addseq r0, pc, ip, ror #2 │ │ │ │ - addseq lr, lr, r8, lsl #11 │ │ │ │ - addseq r0, pc, r8, lsr r1 @ │ │ │ │ - addseq lr, lr, r4, asr r5 │ │ │ │ - addseq r0, pc, r4, lsl #2 │ │ │ │ - addseq lr, lr, r0, lsr #10 │ │ │ │ - ldrsbeq r0, [pc], r0 @ │ │ │ │ - addseq lr, lr, ip, ror #9 │ │ │ │ - umullseq r0, pc, ip, r0 @ │ │ │ │ - @ instruction: 0x009ee4b8 │ │ │ │ - addseq r0, pc, r8, rrx │ │ │ │ - addseq lr, lr, r4, lsl #9 │ │ │ │ - addseq r0, pc, r4, lsr r0 @ │ │ │ │ - addseq lr, lr, r0, asr r4 │ │ │ │ - addseq r0, pc, r0 │ │ │ │ - addseq lr, lr, ip, lsl r4 │ │ │ │ - addseq pc, lr, ip, asr #31 │ │ │ │ - addseq lr, lr, r8, ror #7 │ │ │ │ - umullseq pc, lr, r8, pc @ │ │ │ │ - @ instruction: 0x009ee3b4 │ │ │ │ - addseq pc, lr, r4, ror #30 │ │ │ │ - addseq lr, lr, r0, lsl #7 │ │ │ │ - addseq pc, lr, r0, lsr pc @ │ │ │ │ - addseq lr, lr, ip, asr #6 │ │ │ │ - @ instruction: 0x009efefc │ │ │ │ - addseq lr, lr, r8, lsl r3 │ │ │ │ - addseq pc, lr, r8, asr #29 │ │ │ │ - addseq lr, lr, r4, ror #5 │ │ │ │ - umullseq pc, lr, r4, lr @ │ │ │ │ - @ instruction: 0x009ee2b0 │ │ │ │ - addseq pc, lr, r0, ror #28 │ │ │ │ - addseq lr, lr, ip, ror r2 │ │ │ │ - addseq pc, lr, ip, lsr #28 │ │ │ │ - addseq lr, lr, r8, asr #4 │ │ │ │ - @ instruction: 0x009efdf8 │ │ │ │ - addseq lr, lr, r4, lsl r2 │ │ │ │ - addseq pc, lr, r4, asr #27 │ │ │ │ - addseq lr, lr, r0, ror #3 │ │ │ │ - umullseq pc, lr, r0, sp @ │ │ │ │ - addseq lr, lr, ip, lsr #3 │ │ │ │ - addseq pc, lr, ip, asr sp @ │ │ │ │ - addseq lr, lr, r8, ror r1 │ │ │ │ - addseq pc, lr, r8, lsr #26 │ │ │ │ - addseq lr, lr, r4, asr #2 │ │ │ │ - @ instruction: 0x009efcf4 │ │ │ │ - addseq lr, lr, r0, lsl r1 │ │ │ │ - addseq pc, lr, r0, asr #25 │ │ │ │ - ldrsbeq lr, [lr], ip │ │ │ │ - addseq pc, lr, ip, lsl #25 │ │ │ │ - addseq lr, lr, r8, lsr #1 │ │ │ │ - addseq pc, lr, r8, asr ip @ │ │ │ │ - addseq lr, lr, r4, ror r0 │ │ │ │ - addseq pc, lr, r4, lsr #24 │ │ │ │ - addseq lr, lr, r0, asr #32 │ │ │ │ - @ instruction: 0x009efbf0 │ │ │ │ - addseq lr, lr, ip │ │ │ │ - @ instruction: 0x009efbbc │ │ │ │ - @ instruction: 0x009edfd8 │ │ │ │ - addseq pc, lr, r8, lsl #23 │ │ │ │ - addseq sp, lr, r4, lsr #31 │ │ │ │ - addseq pc, lr, r4, asr fp @ │ │ │ │ - addseq sp, lr, r0, ror pc │ │ │ │ - addseq pc, lr, r0, lsr #22 │ │ │ │ - addseq sp, lr, ip, lsr pc │ │ │ │ - addseq pc, lr, ip, ror #21 │ │ │ │ - addseq sp, lr, r8, lsl #30 │ │ │ │ - @ instruction: 0x009efab8 │ │ │ │ - @ instruction: 0x009eded4 │ │ │ │ - addseq pc, lr, r4, lsl #21 │ │ │ │ - addseq sp, lr, r0, lsr #29 │ │ │ │ - addseq pc, lr, r0, asr sl @ │ │ │ │ - addseq sp, lr, ip, ror #28 │ │ │ │ - addseq pc, lr, ip, lsl sl @ │ │ │ │ - addseq sp, lr, r8, lsr lr │ │ │ │ - addseq pc, lr, r8, ror #19 │ │ │ │ - addseq sp, lr, r4, lsl #28 │ │ │ │ - @ instruction: 0x009ef9b4 │ │ │ │ - @ instruction: 0x009eddd0 │ │ │ │ - addseq pc, lr, r0, lsl #19 │ │ │ │ - umullseq sp, lr, ip, sp │ │ │ │ - addseq pc, lr, ip, asr #18 │ │ │ │ - addseq sp, lr, r8, ror #26 │ │ │ │ - addseq pc, lr, r8, lsl r9 @ │ │ │ │ - addseq sp, lr, r4, lsr sp │ │ │ │ - addseq pc, lr, r4, ror #17 │ │ │ │ - addseq sp, lr, r0, lsl #26 │ │ │ │ - @ instruction: 0x009ef8b0 │ │ │ │ - addseq sp, lr, ip, asr #25 │ │ │ │ - addseq pc, lr, ip, ror r8 @ │ │ │ │ - umullseq sp, lr, r8, ip │ │ │ │ - addseq pc, lr, r8, asr #16 │ │ │ │ - addseq sp, lr, r4, ror #24 │ │ │ │ - addseq pc, lr, r4, lsl r8 @ │ │ │ │ - addseq sp, lr, r0, lsr ip │ │ │ │ - addseq pc, lr, r0, ror #15 │ │ │ │ - @ instruction: 0x009edbfc │ │ │ │ - addseq pc, lr, ip, lsr #15 │ │ │ │ - addseq sp, lr, r8, asr #23 │ │ │ │ - addseq pc, lr, r8, ror r7 @ │ │ │ │ - umullseq sp, lr, r4, fp │ │ │ │ - addseq pc, lr, r4, asr #14 │ │ │ │ - addseq sp, lr, r0, ror #22 │ │ │ │ - addseq pc, lr, r0, lsl r7 @ │ │ │ │ - addseq sp, lr, ip, lsr #22 │ │ │ │ - @ instruction: 0x009ef6dc │ │ │ │ - @ instruction: 0x009edaf8 │ │ │ │ - addseq pc, lr, r8, lsr #13 │ │ │ │ - addseq sp, lr, r4, asr #21 │ │ │ │ - addseq pc, lr, r4, ror r6 @ │ │ │ │ - umullseq sp, lr, r0, sl │ │ │ │ - addseq pc, lr, r0, asr #12 │ │ │ │ - addseq sp, lr, ip, asr sl │ │ │ │ - addseq pc, lr, ip, lsl #12 │ │ │ │ - addseq sp, lr, r8, lsr #20 │ │ │ │ - @ instruction: 0x009ef5d8 │ │ │ │ - @ instruction: 0x009ed9f4 │ │ │ │ - addseq pc, lr, r4, lsr #11 │ │ │ │ - addseq sp, lr, r0, asr #19 │ │ │ │ - addseq pc, lr, r0, ror r5 @ │ │ │ │ - addseq sp, lr, ip, lsl #19 │ │ │ │ - addseq pc, lr, ip, lsr r5 @ │ │ │ │ - addseq sp, lr, r8, asr r9 │ │ │ │ - ldr r0, [pc, #-828] @ 365684 │ │ │ │ + addseq sp, lr, r4, asr r9 │ │ │ │ + ldr r0, [pc, #-828] @ 3656a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 365688 │ │ │ │ + ldr r0, [pc, #-836] @ 3656ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 36568c │ │ │ │ + ldr r0, [pc, #-844] @ 3656b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 365690 │ │ │ │ + ldr r0, [pc, #-852] @ 3656b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 365694 │ │ │ │ + ldr r0, [pc, #-860] @ 3656b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 365698 │ │ │ │ + ldr r0, [pc, #-868] @ 3656bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 36569c │ │ │ │ + ldr r0, [pc, #-876] @ 3656c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3656a0 │ │ │ │ + ldr r0, [pc, #-884] @ 3656c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3656a4 │ │ │ │ + ldr r0, [pc, #-892] @ 3656c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 3656a8 │ │ │ │ + ldr r0, [pc, #-900] @ 3656cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 3656ac │ │ │ │ + ldr r0, [pc, #-908] @ 3656d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 3656b0 │ │ │ │ + ldr r0, [pc, #-916] @ 3656d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3656b4 │ │ │ │ + ldr r0, [pc, #-924] @ 3656d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3656b8 │ │ │ │ + ldr r0, [pc, #-932] @ 3656dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3656bc │ │ │ │ + ldr r0, [pc, #-940] @ 3656e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3656c0 │ │ │ │ + ldr r0, [pc, #-948] @ 3656e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3656c4 │ │ │ │ + ldr r0, [pc, #-956] @ 3656e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3656c8 │ │ │ │ + ldr r0, [pc, #-964] @ 3656ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3656cc │ │ │ │ + ldr r0, [pc, #-972] @ 3656f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3656d0 │ │ │ │ + ldr r0, [pc, #-980] @ 3656f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3656d4 │ │ │ │ + ldr r0, [pc, #-988] @ 3656f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3656d8 │ │ │ │ + ldr r0, [pc, #-996] @ 3656fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3656dc │ │ │ │ + ldr r0, [pc, #-1004] @ 365700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3656e0 │ │ │ │ + ldr r0, [pc, #-1012] @ 365704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3656e4 │ │ │ │ + ldr r0, [pc, #-1020] @ 365708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 3656e8 │ │ │ │ + ldr r0, [pc, #-1028] @ 36570c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 3656ec │ │ │ │ + ldr r0, [pc, #-1036] @ 365710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 3656f0 │ │ │ │ + ldr r0, [pc, #-1044] @ 365714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 3656f4 │ │ │ │ + ldr r0, [pc, #-1052] @ 365718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 3656f8 │ │ │ │ + ldr r0, [pc, #-1060] @ 36571c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 3656fc │ │ │ │ + ldr r0, [pc, #-1068] @ 365720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 365700 │ │ │ │ + ldr r0, [pc, #-1076] @ 365724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 365704 │ │ │ │ + ldr r0, [pc, #-1084] @ 365728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 365708 │ │ │ │ + ldr r0, [pc, #-1092] @ 36572c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 36570c │ │ │ │ + ldr r0, [pc, #-1100] @ 365730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 365710 │ │ │ │ + ldr r0, [pc, #-1108] @ 365734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 365714 │ │ │ │ + ldr r0, [pc, #-1116] @ 365738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 365718 │ │ │ │ + ldr r0, [pc, #-1124] @ 36573c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 36571c │ │ │ │ + ldr r0, [pc, #-1132] @ 365740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 365720 │ │ │ │ + ldr r0, [pc, #-1140] @ 365744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 365724 │ │ │ │ + ldr r0, [pc, #-1148] @ 365748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 365728 │ │ │ │ + ldr r0, [pc, #-1156] @ 36574c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 36572c │ │ │ │ + ldr r0, [pc, #-1164] @ 365750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 365730 │ │ │ │ + ldr r0, [pc, #-1172] @ 365754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 365734 │ │ │ │ + ldr r0, [pc, #-1180] @ 365758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 365738 │ │ │ │ + ldr r0, [pc, #-1188] @ 36575c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 36573c │ │ │ │ + ldr r0, [pc, #-1196] @ 365760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 365740 │ │ │ │ + ldr r0, [pc, #-1204] @ 365764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 365744 │ │ │ │ + ldr r0, [pc, #-1212] @ 365768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 365748 │ │ │ │ + ldr r0, [pc, #-1220] @ 36576c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 36574c │ │ │ │ + ldr r0, [pc, #-1228] @ 365770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 365750 │ │ │ │ + ldr r0, [pc, #-1236] @ 365774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 365754 │ │ │ │ + ldr r0, [pc, #-1244] @ 365778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 365758 │ │ │ │ + ldr r0, [pc, #-1252] @ 36577c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 36575c │ │ │ │ + ldr r0, [pc, #-1260] @ 365780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 365760 │ │ │ │ + ldr r0, [pc, #-1268] @ 365784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 365764 │ │ │ │ + ldr r0, [pc, #-1276] @ 365788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 365768 │ │ │ │ + ldr r0, [pc, #-1284] @ 36578c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 36576c │ │ │ │ + ldr r0, [pc, #-1292] @ 365790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 365770 │ │ │ │ + ldr r0, [pc, #-1300] @ 365794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 365774 │ │ │ │ + ldr r0, [pc, #-1308] @ 365798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 365778 │ │ │ │ + ldr r0, [pc, #-1316] @ 36579c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 36577c │ │ │ │ + ldr r0, [pc, #-1324] @ 3657a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 365780 │ │ │ │ + ldr r0, [pc, #-1332] @ 3657a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 365784 │ │ │ │ + ldr r0, [pc, #-1340] @ 3657a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 365788 │ │ │ │ + ldr r0, [pc, #-1348] @ 3657ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 36578c │ │ │ │ + ldr r0, [pc, #-1356] @ 3657b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 365790 │ │ │ │ + ldr r0, [pc, #-1364] @ 3657b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 365794 │ │ │ │ + ldr r0, [pc, #-1372] @ 3657b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 365798 │ │ │ │ + ldr r0, [pc, #-1380] @ 3657bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 36579c │ │ │ │ + ldr r0, [pc, #-1388] @ 3657c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3657a0 │ │ │ │ + ldr r0, [pc, #-1396] @ 3657c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3657a4 │ │ │ │ + ldr r0, [pc, #-1404] @ 3657c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 3657a8 │ │ │ │ + ldr r0, [pc, #-1412] @ 3657cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 3657ac │ │ │ │ + ldr r0, [pc, #-1420] @ 3657d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 3657b0 │ │ │ │ + ldr r0, [pc, #-1428] @ 3657d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3657b4 │ │ │ │ + ldr r0, [pc, #-1436] @ 3657d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3657b8 │ │ │ │ + ldr r0, [pc, #-1444] @ 3657dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3657bc │ │ │ │ + ldr r0, [pc, #-1452] @ 3657e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3657c0 │ │ │ │ + ldr r0, [pc, #-1460] @ 3657e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3657c4 │ │ │ │ + ldr r0, [pc, #-1468] @ 3657e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3657c8 │ │ │ │ + ldr r0, [pc, #-1476] @ 3657ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3657cc │ │ │ │ + ldr r0, [pc, #-1484] @ 3657f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3657d0 │ │ │ │ + ldr r0, [pc, #-1492] @ 3657f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3657d4 │ │ │ │ + ldr r0, [pc, #-1500] @ 3657f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3657d8 │ │ │ │ + ldr r0, [pc, #-1508] @ 3657fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3657dc │ │ │ │ + ldr r0, [pc, #-1516] @ 365800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3657e0 │ │ │ │ + ldr r0, [pc, #-1524] @ 365804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3657e4 │ │ │ │ + ldr r0, [pc, #-1532] @ 365808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3657e8 │ │ │ │ + ldr r0, [pc, #-1540] @ 36580c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3657ec │ │ │ │ + ldr r0, [pc, #-1548] @ 365810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3657f0 │ │ │ │ + ldr r0, [pc, #-1556] @ 365814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3657f4 │ │ │ │ + ldr r0, [pc, #-1564] @ 365818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3657f8 │ │ │ │ + ldr r0, [pc, #-1572] @ 36581c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3657fc │ │ │ │ + ldr r0, [pc, #-1580] @ 365820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 365800 │ │ │ │ + ldr r0, [pc, #-1588] @ 365824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 365804 │ │ │ │ + ldr r0, [pc, #-1596] @ 365828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 365808 │ │ │ │ + ldr r0, [pc, #-1604] @ 36582c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 36580c │ │ │ │ + ldr r0, [pc, #-1612] @ 365830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 365810 │ │ │ │ + ldr r0, [pc, #-1620] @ 365834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 365814 │ │ │ │ + ldr r0, [pc, #-1628] @ 365838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 365818 │ │ │ │ + ldr r0, [pc, #-1636] @ 36583c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 36581c │ │ │ │ + ldr r0, [pc, #-1644] @ 365840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 365820 │ │ │ │ + ldr r0, [pc, #-1652] @ 365844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 365824 │ │ │ │ + ldr r0, [pc, #-1660] @ 365848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 365828 │ │ │ │ + ldr r0, [pc, #-1668] @ 36584c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 36582c │ │ │ │ + ldr r0, [pc, #-1676] @ 365850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 365830 │ │ │ │ + ldr r0, [pc, #-1684] @ 365854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 365834 │ │ │ │ + ldr r0, [pc, #-1692] @ 365858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 365838 │ │ │ │ + ldr r0, [pc, #-1700] @ 36585c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 36583c │ │ │ │ + ldr r0, [pc, #-1708] @ 365860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 365840 │ │ │ │ + ldr r0, [pc, #-1716] @ 365864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 365844 │ │ │ │ + ldr r0, [pc, #-1724] @ 365868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 365848 │ │ │ │ + ldr r0, [pc, #-1732] @ 36586c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 36584c │ │ │ │ + ldr r0, [pc, #-1740] @ 365870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 365850 │ │ │ │ + ldr r0, [pc, #-1748] @ 365874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 365854 │ │ │ │ + ldr r0, [pc, #-1756] @ 365878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 365858 │ │ │ │ + ldr r0, [pc, #-1764] @ 36587c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 36585c │ │ │ │ + ldr r0, [pc, #-1772] @ 365880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 365860 │ │ │ │ + ldr r0, [pc, #-1780] @ 365884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 365864 │ │ │ │ + ldr r0, [pc, #-1788] @ 365888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 365868 │ │ │ │ + ldr r0, [pc, #-1796] @ 36588c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 36586c │ │ │ │ + ldr r0, [pc, #-1804] @ 365890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 365870 │ │ │ │ + ldr r0, [pc, #-1812] @ 365894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 365874 │ │ │ │ + ldr r0, [pc, #-1820] @ 365898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 365878 │ │ │ │ + ldr r0, [pc, #-1828] @ 36589c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 36587c │ │ │ │ + ldr r0, [pc, #-1836] @ 3658a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 365880 │ │ │ │ + ldr r0, [pc, #-1844] @ 3658a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 365884 │ │ │ │ + ldr r0, [pc, #-1852] @ 3658a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 365888 │ │ │ │ + ldr r0, [pc, #-1860] @ 3658ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 36588c │ │ │ │ + ldr r0, [pc, #-1868] @ 3658b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 365890 │ │ │ │ + ldr r0, [pc, #-1876] @ 3658b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 365894 │ │ │ │ + ldr r0, [pc, #-1884] @ 3658b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 365898 │ │ │ │ + ldr r0, [pc, #-1892] @ 3658bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 36589c │ │ │ │ + ldr r0, [pc, #-1900] @ 3658c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3658a0 │ │ │ │ + ldr r0, [pc, #-1908] @ 3658c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3658a4 │ │ │ │ + ldr r0, [pc, #-1916] @ 3658c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 3658a8 │ │ │ │ + ldr r0, [pc, #-1924] @ 3658cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 3658ac │ │ │ │ + ldr r0, [pc, #-1932] @ 3658d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 3658b0 │ │ │ │ + ldr r0, [pc, #-1940] @ 3658d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3658b4 │ │ │ │ + ldr r0, [pc, #-1948] @ 3658d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3658b8 │ │ │ │ + ldr r0, [pc, #-1956] @ 3658dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3658bc │ │ │ │ + ldr r0, [pc, #-1964] @ 3658e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3658c0 │ │ │ │ + ldr r0, [pc, #-1972] @ 3658e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3658c4 │ │ │ │ + ldr r0, [pc, #-1980] @ 3658e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3658c8 │ │ │ │ + ldr r0, [pc, #-1988] @ 3658ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3658cc │ │ │ │ + ldr r0, [pc, #-1996] @ 3658f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3658d0 │ │ │ │ + ldr r0, [pc, #-2004] @ 3658f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3658d4 │ │ │ │ + ldr r0, [pc, #-2012] @ 3658f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3658d8 │ │ │ │ + ldr r0, [pc, #-2020] @ 3658fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3658dc │ │ │ │ + ldr r0, [pc, #-2028] @ 365900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3658e0 │ │ │ │ + ldr r0, [pc, #-2036] @ 365904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3658e4 │ │ │ │ + ldr r0, [pc, #-2044] @ 365908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3658e8 │ │ │ │ + ldr r0, [pc, #-2052] @ 36590c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3658ec │ │ │ │ + ldr r0, [pc, #-2060] @ 365910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3658f0 │ │ │ │ + ldr r0, [pc, #-2068] @ 365914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3658f4 │ │ │ │ + ldr r0, [pc, #-2076] @ 365918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3658f8 │ │ │ │ + ldr r0, [pc, #-2084] @ 36591c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3658fc │ │ │ │ + ldr r0, [pc, #-2092] @ 365920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 365900 │ │ │ │ + ldr r0, [pc, #-2100] @ 365924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 365904 │ │ │ │ + ldr r0, [pc, #-2108] @ 365928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 365908 │ │ │ │ + ldr r0, [pc, #-2116] @ 36592c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 36590c │ │ │ │ + ldr r0, [pc, #-2124] @ 365930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 365910 │ │ │ │ + ldr r0, [pc, #-2132] @ 365934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 365914 │ │ │ │ + ldr r0, [pc, #-2140] @ 365938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 365918 │ │ │ │ + ldr r0, [pc, #-2148] @ 36593c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 36591c │ │ │ │ + ldr r0, [pc, #-2156] @ 365940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 365920 │ │ │ │ + ldr r0, [pc, #-2164] @ 365944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 365924 │ │ │ │ + ldr r0, [pc, #-2172] @ 365948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 365928 │ │ │ │ + ldr r0, [pc, #-2180] @ 36594c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 36592c │ │ │ │ + ldr r0, [pc, #-2188] @ 365950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 365930 │ │ │ │ + ldr r0, [pc, #-2196] @ 365954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 365934 │ │ │ │ + ldr r0, [pc, #-2204] @ 365958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 365938 │ │ │ │ + ldr r0, [pc, #-2212] @ 36595c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 36593c │ │ │ │ + ldr r0, [pc, #-2220] @ 365960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 365940 │ │ │ │ + ldr r0, [pc, #-2228] @ 365964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 365944 │ │ │ │ + ldr r0, [pc, #-2236] @ 365968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 365948 │ │ │ │ + ldr r0, [pc, #-2244] @ 36596c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 36594c │ │ │ │ + ldr r0, [pc, #-2252] @ 365970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 365950 │ │ │ │ + ldr r0, [pc, #-2260] @ 365974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 365954 │ │ │ │ + ldr r0, [pc, #-2268] @ 365978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 365958 │ │ │ │ + ldr r0, [pc, #-2276] @ 36597c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 36595c │ │ │ │ + ldr r0, [pc, #-2284] @ 365980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 365960 │ │ │ │ + ldr r0, [pc, #-2292] @ 365984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 365964 │ │ │ │ + ldr r0, [pc, #-2300] @ 365988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 365968 │ │ │ │ + ldr r0, [pc, #-2308] @ 36598c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 36596c │ │ │ │ + ldr r0, [pc, #-2316] @ 365990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 365970 │ │ │ │ + ldr r0, [pc, #-2324] @ 365994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 365974 │ │ │ │ + ldr r0, [pc, #-2332] @ 365998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 365978 │ │ │ │ + ldr r0, [pc, #-2340] @ 36599c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 36597c │ │ │ │ + ldr r0, [pc, #-2348] @ 3659a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 365980 │ │ │ │ + ldr r0, [pc, #-2356] @ 3659a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 365984 │ │ │ │ + ldr r0, [pc, #-2364] @ 3659a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 365988 │ │ │ │ + ldr r0, [pc, #-2372] @ 3659ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 36598c │ │ │ │ + ldr r0, [pc, #-2380] @ 3659b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 365990 │ │ │ │ + ldr r0, [pc, #-2388] @ 3659b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 365994 │ │ │ │ + ldr r0, [pc, #-2396] @ 3659b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 365998 │ │ │ │ + ldr r0, [pc, #-2404] @ 3659bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 36599c │ │ │ │ + ldr r0, [pc, #-2412] @ 3659c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 3659a0 │ │ │ │ + ldr r0, [pc, #-2420] @ 3659c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 3659a4 │ │ │ │ + ldr r0, [pc, #-2428] @ 3659c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3659a8 │ │ │ │ + ldr r0, [pc, #-2436] @ 3659cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3659ac │ │ │ │ + ldr r0, [pc, #-2444] @ 3659d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3659b0 │ │ │ │ + ldr r0, [pc, #-2452] @ 3659d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3659b4 │ │ │ │ + ldr r0, [pc, #-2460] @ 3659d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 366ce4 │ │ │ │ + ldr r0, [pc, #2440] @ 366d08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 366ce8 │ │ │ │ + ldr r0, [pc, #2432] @ 366d0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 366cec │ │ │ │ + ldr r0, [pc, #2424] @ 366d10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 366cf0 │ │ │ │ + ldr r0, [pc, #2416] @ 366d14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 366cf4 │ │ │ │ + ldr r0, [pc, #2408] @ 366d18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 366cf8 │ │ │ │ + ldr r0, [pc, #2400] @ 366d1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 366cfc │ │ │ │ + ldr r0, [pc, #2392] @ 366d20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 366d00 │ │ │ │ + ldr r0, [pc, #2384] @ 366d24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 366d04 │ │ │ │ + ldr r0, [pc, #2376] @ 366d28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 366d08 │ │ │ │ + ldr r0, [pc, #2368] @ 366d2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 366d0c │ │ │ │ + ldr r0, [pc, #2360] @ 366d30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 366d10 │ │ │ │ + ldr r0, [pc, #2352] @ 366d34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 366d14 │ │ │ │ + ldr r0, [pc, #2344] @ 366d38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 366d18 │ │ │ │ + ldr r0, [pc, #2336] @ 366d3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 366d1c │ │ │ │ + ldr r0, [pc, #2328] @ 366d40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 366d20 │ │ │ │ + ldr r0, [pc, #2320] @ 366d44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 366d24 │ │ │ │ + ldr r0, [pc, #2312] @ 366d48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 366d28 │ │ │ │ + ldr r0, [pc, #2304] @ 366d4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 366d2c │ │ │ │ + ldr r0, [pc, #2296] @ 366d50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 366d30 │ │ │ │ + ldr r0, [pc, #2288] @ 366d54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 366d34 │ │ │ │ + ldr r0, [pc, #2280] @ 366d58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 366d38 │ │ │ │ + ldr r0, [pc, #2272] @ 366d5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 366d3c │ │ │ │ + ldr r0, [pc, #2264] @ 366d60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 366d40 │ │ │ │ + ldr r0, [pc, #2256] @ 366d64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 366d44 │ │ │ │ + ldr r0, [pc, #2248] @ 366d68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 366d48 │ │ │ │ + ldr r0, [pc, #2240] @ 366d6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 366d4c │ │ │ │ + ldr r0, [pc, #2232] @ 366d70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 366d50 │ │ │ │ + ldr r0, [pc, #2224] @ 366d74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 366d54 │ │ │ │ + ldr r0, [pc, #2216] @ 366d78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 366d58 │ │ │ │ + ldr r0, [pc, #2208] @ 366d7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 366d5c │ │ │ │ + ldr r0, [pc, #2200] @ 366d80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 366d60 │ │ │ │ + ldr r0, [pc, #2192] @ 366d84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 366d64 │ │ │ │ + ldr r0, [pc, #2184] @ 366d88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 366d68 │ │ │ │ + ldr r0, [pc, #2176] @ 366d8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 366d6c │ │ │ │ + ldr r0, [pc, #2168] @ 366d90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 366d70 │ │ │ │ + ldr r0, [pc, #2160] @ 366d94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 366d74 │ │ │ │ + ldr r0, [pc, #2152] @ 366d98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 366d78 │ │ │ │ + ldr r0, [pc, #2144] @ 366d9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 366d7c │ │ │ │ + ldr r0, [pc, #2136] @ 366da0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 366d80 │ │ │ │ + ldr r0, [pc, #2128] @ 366da4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 366d84 │ │ │ │ + ldr r0, [pc, #2120] @ 366da8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 366d88 │ │ │ │ + ldr r0, [pc, #2112] @ 366dac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 366d8c │ │ │ │ + ldr r0, [pc, #2104] @ 366db0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 366d90 │ │ │ │ + ldr r0, [pc, #2096] @ 366db4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 366d94 │ │ │ │ + ldr r0, [pc, #2088] @ 366db8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 366d98 │ │ │ │ + ldr r0, [pc, #2080] @ 366dbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 366d9c │ │ │ │ + ldr r0, [pc, #2072] @ 366dc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 366da0 │ │ │ │ + ldr r0, [pc, #2064] @ 366dc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 366da4 │ │ │ │ + ldr r0, [pc, #2056] @ 366dc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 366da8 │ │ │ │ + ldr r0, [pc, #2048] @ 366dcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 366dac │ │ │ │ + ldr r0, [pc, #2040] @ 366dd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 366db0 │ │ │ │ + ldr r0, [pc, #2032] @ 366dd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 366db4 │ │ │ │ + ldr r0, [pc, #2024] @ 366dd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 366db8 │ │ │ │ + ldr r0, [pc, #2016] @ 366ddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 366dbc │ │ │ │ + ldr r0, [pc, #2008] @ 366de0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 366dc0 │ │ │ │ + ldr r0, [pc, #2000] @ 366de4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 366dc4 │ │ │ │ + ldr r0, [pc, #1992] @ 366de8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 366dc8 │ │ │ │ + ldr r0, [pc, #1984] @ 366dec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 366dcc │ │ │ │ + ldr r0, [pc, #1976] @ 366df0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 366dd0 │ │ │ │ + ldr r0, [pc, #1968] @ 366df4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 366dd4 │ │ │ │ + ldr r0, [pc, #1960] @ 366df8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 366dd8 │ │ │ │ + ldr r0, [pc, #1952] @ 366dfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 366ddc │ │ │ │ + ldr r0, [pc, #1944] @ 366e00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 366de0 │ │ │ │ + ldr r0, [pc, #1936] @ 366e04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 366de4 │ │ │ │ + ldr r0, [pc, #1928] @ 366e08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 366de8 │ │ │ │ + ldr r0, [pc, #1920] @ 366e0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 366dec │ │ │ │ + ldr r0, [pc, #1912] @ 366e10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 366df0 │ │ │ │ + ldr r0, [pc, #1904] @ 366e14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 366df4 │ │ │ │ + ldr r0, [pc, #1896] @ 366e18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 366df8 │ │ │ │ + ldr r0, [pc, #1888] @ 366e1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 366dfc │ │ │ │ + ldr r0, [pc, #1880] @ 366e20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 366e00 │ │ │ │ + ldr r0, [pc, #1872] @ 366e24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 366e04 │ │ │ │ + ldr r0, [pc, #1864] @ 366e28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 366e08 │ │ │ │ + ldr r0, [pc, #1856] @ 366e2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 366e0c │ │ │ │ + ldr r0, [pc, #1848] @ 366e30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 366e10 │ │ │ │ + ldr r0, [pc, #1840] @ 366e34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 366e14 │ │ │ │ + ldr r0, [pc, #1832] @ 366e38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 366e18 │ │ │ │ + ldr r0, [pc, #1824] @ 366e3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 366e1c │ │ │ │ + ldr r0, [pc, #1816] @ 366e40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 366e20 │ │ │ │ + ldr r0, [pc, #1808] @ 366e44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 366e24 │ │ │ │ + ldr r0, [pc, #1800] @ 366e48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 366e28 │ │ │ │ + ldr r0, [pc, #1792] @ 366e4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 366e2c │ │ │ │ + ldr r0, [pc, #1784] @ 366e50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 366e30 │ │ │ │ + ldr r0, [pc, #1776] @ 366e54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 366e34 │ │ │ │ + ldr r0, [pc, #1768] @ 366e58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 366e38 │ │ │ │ + ldr r0, [pc, #1760] @ 366e5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 366e3c │ │ │ │ + ldr r0, [pc, #1752] @ 366e60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 366e40 │ │ │ │ + ldr r0, [pc, #1744] @ 366e64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 366e44 │ │ │ │ + ldr r0, [pc, #1736] @ 366e68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 366e48 │ │ │ │ + ldr r0, [pc, #1728] @ 366e6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 366e4c │ │ │ │ + ldr r0, [pc, #1720] @ 366e70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 366e50 │ │ │ │ + ldr r0, [pc, #1712] @ 366e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 366e54 │ │ │ │ + ldr r0, [pc, #1704] @ 366e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 366e58 │ │ │ │ + ldr r0, [pc, #1696] @ 366e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 366e5c │ │ │ │ + ldr r0, [pc, #1688] @ 366e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 366e60 │ │ │ │ + ldr r0, [pc, #1680] @ 366e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 366e64 │ │ │ │ + ldr r0, [pc, #1672] @ 366e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 366e68 │ │ │ │ + ldr r0, [pc, #1664] @ 366e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 366e6c │ │ │ │ + ldr r0, [pc, #1656] @ 366e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 366e70 │ │ │ │ + ldr r0, [pc, #1648] @ 366e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 366e74 │ │ │ │ + ldr r0, [pc, #1640] @ 366e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 366e78 │ │ │ │ + ldr r0, [pc, #1632] @ 366e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 366e7c │ │ │ │ + ldr r0, [pc, #1624] @ 366ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 366e80 │ │ │ │ + ldr r0, [pc, #1616] @ 366ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 366e84 │ │ │ │ + ldr r0, [pc, #1608] @ 366ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 366e88 │ │ │ │ + ldr r0, [pc, #1600] @ 366eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 366e8c │ │ │ │ + ldr r0, [pc, #1592] @ 366eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 366e90 │ │ │ │ + ldr r0, [pc, #1584] @ 366eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 366e94 │ │ │ │ + ldr r0, [pc, #1576] @ 366eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 366e98 │ │ │ │ + ldr r0, [pc, #1568] @ 366ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 366e9c │ │ │ │ + ldr r0, [pc, #1560] @ 366ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 366ea0 │ │ │ │ + ldr r0, [pc, #1552] @ 366ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 366ea4 │ │ │ │ + ldr r0, [pc, #1544] @ 366ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 366ea8 │ │ │ │ + ldr r0, [pc, #1536] @ 366ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 366eac │ │ │ │ + ldr r0, [pc, #1528] @ 366ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 366eb0 │ │ │ │ + ldr r0, [pc, #1520] @ 366ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 366eb4 │ │ │ │ + ldr r0, [pc, #1512] @ 366ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 366eb8 │ │ │ │ + ldr r0, [pc, #1504] @ 366edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 366ebc │ │ │ │ + ldr r0, [pc, #1496] @ 366ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 366ec0 │ │ │ │ + ldr r0, [pc, #1488] @ 366ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 366ec4 │ │ │ │ + ldr r0, [pc, #1480] @ 366ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 366ec8 │ │ │ │ + ldr r0, [pc, #1472] @ 366eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 366ecc │ │ │ │ + ldr r0, [pc, #1464] @ 366ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 366ed0 │ │ │ │ + ldr r0, [pc, #1456] @ 366ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 366ed4 │ │ │ │ + ldr r0, [pc, #1448] @ 366ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 366ed8 │ │ │ │ + ldr r0, [pc, #1440] @ 366efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 366edc │ │ │ │ + ldr r0, [pc, #1432] @ 366f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 366ee0 │ │ │ │ + ldr r0, [pc, #1424] @ 366f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 366ee4 │ │ │ │ + ldr r0, [pc, #1416] @ 366f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 366ee8 │ │ │ │ + ldr r0, [pc, #1408] @ 366f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 366eec │ │ │ │ + ldr r0, [pc, #1400] @ 366f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 366ef0 │ │ │ │ + ldr r0, [pc, #1392] @ 366f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 366ef4 │ │ │ │ + ldr r0, [pc, #1384] @ 366f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 366ef8 │ │ │ │ + ldr r0, [pc, #1376] @ 366f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 366efc │ │ │ │ + ldr r0, [pc, #1368] @ 366f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 366f00 │ │ │ │ + ldr r0, [pc, #1360] @ 366f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 366f04 │ │ │ │ + ldr r0, [pc, #1352] @ 366f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 366f08 │ │ │ │ + ldr r0, [pc, #1344] @ 366f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 366f0c │ │ │ │ + ldr r0, [pc, #1336] @ 366f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 366f10 │ │ │ │ + ldr r0, [pc, #1328] @ 366f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 366f14 │ │ │ │ + ldr r0, [pc, #1320] @ 366f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 366f18 │ │ │ │ + ldr r0, [pc, #1312] @ 366f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 366f1c │ │ │ │ + ldr r0, [pc, #1304] @ 366f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 366f20 │ │ │ │ + ldr r0, [pc, #1296] @ 366f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 366f24 │ │ │ │ + ldr r0, [pc, #1288] @ 366f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 366f28 │ │ │ │ + ldr r0, [pc, #1280] @ 366f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 366f2c │ │ │ │ + ldr r0, [pc, #1272] @ 366f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 366f30 │ │ │ │ + ldr r0, [pc, #1264] @ 366f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 366f34 │ │ │ │ + ldr r0, [pc, #1256] @ 366f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 366f38 │ │ │ │ + ldr r0, [pc, #1248] @ 366f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 366f3c │ │ │ │ + ldr r0, [pc, #1240] @ 366f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 366f40 │ │ │ │ + ldr r0, [pc, #1232] @ 366f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 366f44 │ │ │ │ + ldr r0, [pc, #1224] @ 366f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 366f48 │ │ │ │ + ldr r0, [pc, #1216] @ 366f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 366f4c │ │ │ │ + ldr r0, [pc, #1208] @ 366f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 366f50 │ │ │ │ + ldr r0, [pc, #1200] @ 366f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 366f54 │ │ │ │ + ldr r0, [pc, #1192] @ 366f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 366f58 │ │ │ │ + ldr r0, [pc, #1184] @ 366f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 366f5c │ │ │ │ + ldr r0, [pc, #1176] @ 366f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 366f60 │ │ │ │ + ldr r0, [pc, #1168] @ 366f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 366f64 │ │ │ │ + ldr r0, [pc, #1160] @ 366f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 366f68 │ │ │ │ + ldr r0, [pc, #1152] @ 366f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 366f6c │ │ │ │ + ldr r0, [pc, #1144] @ 366f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 366f70 │ │ │ │ + ldr r0, [pc, #1136] @ 366f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 366f74 │ │ │ │ + ldr r0, [pc, #1128] @ 366f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 366f78 │ │ │ │ + ldr r0, [pc, #1120] @ 366f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 366f7c │ │ │ │ + ldr r0, [pc, #1112] @ 366fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 366f80 │ │ │ │ + ldr r0, [pc, #1104] @ 366fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 366f84 │ │ │ │ + ldr r0, [pc, #1096] @ 366fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 366f88 │ │ │ │ + ldr r0, [pc, #1088] @ 366fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 366f8c │ │ │ │ + ldr r0, [pc, #1080] @ 366fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 366f90 │ │ │ │ + ldr r0, [pc, #1072] @ 366fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 366f94 │ │ │ │ + ldr r0, [pc, #1064] @ 366fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 366f98 │ │ │ │ + ldr r0, [pc, #1056] @ 366fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 366f9c │ │ │ │ + ldr r0, [pc, #1048] @ 366fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 366fa0 │ │ │ │ + ldr r0, [pc, #1040] @ 366fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 366fa4 │ │ │ │ + ldr r0, [pc, #1032] @ 366fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 366fa8 │ │ │ │ + ldr r0, [pc, #1024] @ 366fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 366fac │ │ │ │ + ldr r0, [pc, #1016] @ 366fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 366fb0 │ │ │ │ + ldr r0, [pc, #1008] @ 366fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 366fb4 │ │ │ │ + ldr r0, [pc, #1000] @ 366fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 366fb8 │ │ │ │ + ldr r0, [pc, #992] @ 366fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 366fbc │ │ │ │ + ldr r0, [pc, #984] @ 366fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 366fc0 │ │ │ │ + ldr r0, [pc, #976] @ 366fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 366fc4 │ │ │ │ + ldr r0, [pc, #968] @ 366fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 366fc8 │ │ │ │ + ldr r0, [pc, #960] @ 366fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 366fcc │ │ │ │ + ldr r0, [pc, #952] @ 366ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 366fd0 │ │ │ │ + ldr r0, [pc, #944] @ 366ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 366fd4 │ │ │ │ + ldr r0, [pc, #936] @ 366ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 366fd8 │ │ │ │ + ldr r0, [pc, #928] @ 366ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 366fdc │ │ │ │ + ldr r0, [pc, #920] @ 367000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 366fe0 │ │ │ │ + ldr r0, [pc, #912] @ 367004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 366fe4 │ │ │ │ + ldr r0, [pc, #904] @ 367008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 366fe8 │ │ │ │ + ldr r0, [pc, #896] @ 36700c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 366fec │ │ │ │ + ldr r0, [pc, #888] @ 367010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 366ff0 │ │ │ │ + ldr r0, [pc, #880] @ 367014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 366ff4 │ │ │ │ + ldr r0, [pc, #872] @ 367018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 366ff8 │ │ │ │ + ldr r0, [pc, #864] @ 36701c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 366ffc │ │ │ │ + ldr r0, [pc, #856] @ 367020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 367000 │ │ │ │ + ldr r0, [pc, #848] @ 367024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 367004 │ │ │ │ + ldr r0, [pc, #840] @ 367028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 367008 │ │ │ │ + ldr r0, [pc, #832] @ 36702c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 36700c │ │ │ │ + ldr r0, [pc, #824] @ 367030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 367010 │ │ │ │ + ldr r0, [pc, #816] @ 367034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq pc, lr, r8, lsl #10 │ │ │ │ - addseq sp, lr, r4, lsr #18 │ │ │ │ - @ instruction: 0x009ef4d4 │ │ │ │ - @ instruction: 0x009ed8f0 │ │ │ │ - addseq pc, lr, r0, lsr #9 │ │ │ │ - @ instruction: 0x009ed8bc │ │ │ │ - addseq pc, lr, ip, ror #8 │ │ │ │ - addseq sp, lr, r8, lsl #17 │ │ │ │ - addseq pc, lr, r8, lsr r4 @ │ │ │ │ - addseq sp, lr, r4, asr r8 │ │ │ │ - addseq pc, lr, r4, lsl #8 │ │ │ │ - addseq sp, lr, r0, lsr #16 │ │ │ │ - @ instruction: 0x009ef3d0 │ │ │ │ - addseq sp, lr, ip, ror #15 │ │ │ │ - umullseq pc, lr, ip, r3 @ │ │ │ │ - @ instruction: 0x009ed7b8 │ │ │ │ - addseq pc, lr, r8, ror #6 │ │ │ │ - addseq sp, lr, r4, lsl #15 │ │ │ │ - addseq pc, lr, r4, lsr r3 @ │ │ │ │ - addseq sp, lr, r0, asr r7 │ │ │ │ - addseq pc, lr, r0, lsl #6 │ │ │ │ - addseq sp, lr, ip, lsl r7 │ │ │ │ - addseq pc, lr, ip, asr #5 │ │ │ │ - addseq sp, lr, r8, ror #13 │ │ │ │ - umullseq pc, lr, r8, r2 @ │ │ │ │ - @ instruction: 0x009ed6b4 │ │ │ │ - addseq pc, lr, r4, ror #4 │ │ │ │ - addseq sp, lr, r0, lsl #13 │ │ │ │ - addseq pc, lr, r0, lsr r2 @ │ │ │ │ - addseq sp, lr, ip, asr #12 │ │ │ │ - @ instruction: 0x009ef1fc │ │ │ │ - addseq sp, lr, r8, lsl r6 │ │ │ │ - addseq pc, lr, r8, asr #3 │ │ │ │ - addseq sp, lr, r4, ror #11 │ │ │ │ - umullseq pc, lr, r4, r1 @ │ │ │ │ - @ instruction: 0x009ed5b0 │ │ │ │ - addseq pc, lr, r0, ror #2 │ │ │ │ - addseq sp, lr, ip, ror r5 │ │ │ │ - addseq pc, lr, ip, lsr #2 │ │ │ │ - addseq sp, lr, r8, asr #10 │ │ │ │ - ldrsheq pc, [lr], r8 @ │ │ │ │ - addseq sp, lr, r4, lsl r5 │ │ │ │ - addseq pc, lr, r4, asr #1 │ │ │ │ - addseq sp, lr, r0, ror #9 │ │ │ │ - umullseq pc, lr, r0, r0 @ │ │ │ │ - addseq sp, lr, ip, lsr #9 │ │ │ │ - addseq pc, lr, ip, asr r0 @ │ │ │ │ - addseq sp, lr, r8, ror r4 │ │ │ │ - addseq pc, lr, r8, lsr #32 │ │ │ │ - addseq sp, lr, r4, asr #8 │ │ │ │ - @ instruction: 0x009eeff4 │ │ │ │ - addseq sp, lr, r0, lsl r4 │ │ │ │ - addseq lr, lr, r0, asr #31 │ │ │ │ - @ instruction: 0x009ed3dc │ │ │ │ - addseq lr, lr, ip, lsl #31 │ │ │ │ - addseq sp, lr, r8, lsr #7 │ │ │ │ - addseq lr, lr, r8, asr pc │ │ │ │ - addseq sp, lr, r4, ror r3 │ │ │ │ - addseq lr, lr, r4, lsr #30 │ │ │ │ - addseq sp, lr, r0, asr #6 │ │ │ │ - @ instruction: 0x009eeef0 │ │ │ │ - addseq sp, lr, ip, lsl #6 │ │ │ │ - @ instruction: 0x009eeebc │ │ │ │ - @ instruction: 0x009ed2d8 │ │ │ │ - addseq lr, lr, r8, lsl #29 │ │ │ │ - addseq sp, lr, r4, lsr #5 │ │ │ │ - addseq lr, lr, r4, asr lr │ │ │ │ - addseq sp, lr, r0, ror r2 │ │ │ │ - addseq lr, lr, r0, lsr #28 │ │ │ │ - addseq sp, lr, ip, lsr r2 │ │ │ │ - addseq lr, lr, ip, ror #27 │ │ │ │ - addseq sp, lr, r8, lsl #4 │ │ │ │ - @ instruction: 0x009eedb8 │ │ │ │ - @ instruction: 0x009ed1d4 │ │ │ │ - addseq lr, lr, r4, lsl #27 │ │ │ │ - addseq sp, lr, r0, lsr #3 │ │ │ │ - addseq lr, lr, r0, asr sp │ │ │ │ - addseq sp, lr, ip, ror #2 │ │ │ │ - addseq lr, lr, ip, lsl sp │ │ │ │ - addseq sp, lr, r8, lsr r1 │ │ │ │ - addseq lr, lr, r8, ror #25 │ │ │ │ - addseq sp, lr, r4, lsl #2 │ │ │ │ - @ instruction: 0x009eecb4 │ │ │ │ - ldrsbeq sp, [lr], r0 │ │ │ │ - addseq lr, lr, r0, lsl #25 │ │ │ │ - umullseq sp, lr, ip, r0 │ │ │ │ - addseq lr, lr, ip, asr #24 │ │ │ │ - addseq sp, lr, r8, rrx │ │ │ │ - addseq lr, lr, r8, lsl ip │ │ │ │ - addseq sp, lr, r4, lsr r0 │ │ │ │ - addseq lr, lr, r4, ror #23 │ │ │ │ - addseq sp, lr, r0 │ │ │ │ - @ instruction: 0x009eebb0 │ │ │ │ - addseq ip, lr, ip, asr #31 │ │ │ │ - addseq lr, lr, ip, ror fp │ │ │ │ - umullseq ip, lr, r8, pc @ │ │ │ │ - addseq lr, lr, ip, asr #22 │ │ │ │ - addseq ip, lr, r4, ror #30 │ │ │ │ - addseq lr, lr, ip, lsl fp │ │ │ │ - addseq ip, lr, r0, lsr pc │ │ │ │ - addseq lr, lr, ip, ror #21 │ │ │ │ - @ instruction: 0x009ecefc │ │ │ │ - @ instruction: 0x009eeabc │ │ │ │ - addseq ip, lr, r8, asr #29 │ │ │ │ - addseq lr, lr, ip, lsl #21 │ │ │ │ - umullseq ip, lr, r4, lr │ │ │ │ - addseq lr, lr, ip, asr sl │ │ │ │ - addseq ip, lr, r0, ror #28 │ │ │ │ - addseq lr, lr, ip, lsr #20 │ │ │ │ - addseq ip, lr, ip, lsr #28 │ │ │ │ - @ instruction: 0x009ee9fc │ │ │ │ - @ instruction: 0x009ecdf8 │ │ │ │ - addseq lr, lr, ip, asr #19 │ │ │ │ - addseq ip, lr, r4, asr #27 │ │ │ │ - umullseq lr, lr, ip, r9 @ │ │ │ │ - umullseq ip, lr, r0, sp │ │ │ │ - addseq ip, lr, r0, ror #26 │ │ │ │ - addseq ip, lr, r0, lsr sp │ │ │ │ - addseq ip, lr, r0, lsl #26 │ │ │ │ - @ instruction: 0x009eccd0 │ │ │ │ - addseq ip, lr, r0, lsr #25 │ │ │ │ - addseq ip, lr, r0, ror ip │ │ │ │ - addseq ip, lr, r0, asr #24 │ │ │ │ - addseq ip, lr, r0, lsl ip │ │ │ │ - addseq ip, lr, r0, ror #23 │ │ │ │ - @ instruction: 0x009ecbb0 │ │ │ │ - addseq ip, lr, r0, lsl #23 │ │ │ │ - addseq ip, lr, r0, asr fp │ │ │ │ - addseq ip, lr, r0, lsr #22 │ │ │ │ - @ instruction: 0x009ecaf0 │ │ │ │ - addseq ip, lr, r0, asr #21 │ │ │ │ - umullseq ip, lr, r0, sl │ │ │ │ - addseq ip, lr, r0, ror #20 │ │ │ │ - addseq ip, lr, r0, lsr sl │ │ │ │ - addseq ip, lr, r0, lsl #20 │ │ │ │ - @ instruction: 0x009ec9d0 │ │ │ │ - addseq ip, lr, r0, lsr #19 │ │ │ │ - addseq ip, lr, r0, ror r9 │ │ │ │ - addseq ip, lr, r0, asr #18 │ │ │ │ - addseq ip, lr, r0, lsl r9 │ │ │ │ - addseq ip, lr, r0, ror #17 │ │ │ │ - @ instruction: 0x009ec8b0 │ │ │ │ - addseq ip, lr, r0, lsl #17 │ │ │ │ - addseq ip, lr, r0, asr r8 │ │ │ │ - addseq ip, lr, r0, lsr #16 │ │ │ │ - @ instruction: 0x009ec7f0 │ │ │ │ - addseq ip, lr, r0, asr #15 │ │ │ │ - umullseq ip, lr, r0, r7 │ │ │ │ - addseq ip, lr, r0, ror #14 │ │ │ │ - addseq ip, lr, r0, lsr r7 │ │ │ │ - addseq ip, lr, r0, lsl #14 │ │ │ │ - @ instruction: 0x009ec6d0 │ │ │ │ - addseq ip, lr, r0, lsr #13 │ │ │ │ - addseq ip, lr, r0, ror r6 │ │ │ │ - addseq ip, lr, r0, asr #12 │ │ │ │ - addseq ip, lr, r0, lsl r6 │ │ │ │ - addseq ip, lr, r0, ror #11 │ │ │ │ - @ instruction: 0x009ec5b0 │ │ │ │ - addseq ip, lr, r0, lsl #11 │ │ │ │ - addseq ip, lr, r0, asr r5 │ │ │ │ - addseq ip, lr, r0, lsr #10 │ │ │ │ - @ instruction: 0x009ec4f0 │ │ │ │ - addseq ip, lr, r0, asr #9 │ │ │ │ - umullseq ip, lr, r0, r4 │ │ │ │ - addseq ip, lr, r0, ror #8 │ │ │ │ - addseq ip, lr, r0, lsr r4 │ │ │ │ - addseq ip, lr, r0, lsl #8 │ │ │ │ - @ instruction: 0x009ec3d0 │ │ │ │ - addseq ip, lr, r0, lsr #7 │ │ │ │ - addseq ip, lr, r0, ror r3 │ │ │ │ - addseq ip, lr, r0, asr #6 │ │ │ │ - addseq ip, lr, r0, lsl r3 │ │ │ │ - addseq ip, lr, r0, ror #5 │ │ │ │ - @ instruction: 0x009ec2b0 │ │ │ │ - addseq ip, lr, r0, lsl #5 │ │ │ │ - addseq ip, lr, r0, asr r2 │ │ │ │ - addseq ip, lr, r0, lsr #4 │ │ │ │ - @ instruction: 0x009ec1f0 │ │ │ │ - addseq ip, lr, r0, asr #3 │ │ │ │ - umullseq ip, lr, r0, r1 │ │ │ │ - addseq ip, lr, r0, ror #2 │ │ │ │ - addseq ip, lr, r0, lsr r1 │ │ │ │ - addseq ip, lr, r0, lsl #2 │ │ │ │ - ldrsbeq ip, [lr], r0 │ │ │ │ - addseq ip, lr, r0, lsr #1 │ │ │ │ - addseq ip, lr, r0, ror r0 │ │ │ │ - addseq ip, lr, r0, asr #32 │ │ │ │ - addseq ip, lr, r0, lsl r0 │ │ │ │ - addseq fp, lr, r0, ror #31 │ │ │ │ - @ instruction: 0x009ebfb0 │ │ │ │ - addseq fp, lr, r0, lsl #31 │ │ │ │ - addseq fp, lr, r0, asr pc │ │ │ │ - addseq fp, lr, r0, lsr #30 │ │ │ │ - @ instruction: 0x009ebef0 │ │ │ │ - addseq fp, lr, r0, asr #29 │ │ │ │ - umullseq fp, lr, r0, lr │ │ │ │ - addseq fp, lr, r0, ror #28 │ │ │ │ - addseq fp, lr, r0, lsr lr │ │ │ │ - addseq fp, lr, r0, lsl #28 │ │ │ │ - @ instruction: 0x009ebdd0 │ │ │ │ - addseq fp, lr, r0, lsr #27 │ │ │ │ - addseq fp, lr, r0, ror sp │ │ │ │ - addseq fp, lr, r0, asr #26 │ │ │ │ - addseq fp, lr, r0, lsl sp │ │ │ │ - addseq fp, lr, ip, ror r6 │ │ │ │ - addseq fp, lr, ip, asr #12 │ │ │ │ - addseq fp, lr, ip, lsl r6 │ │ │ │ - addseq fp, lr, ip, ror #11 │ │ │ │ - @ instruction: 0x009eb5bc │ │ │ │ - addseq fp, lr, ip, lsl #11 │ │ │ │ - addseq fp, lr, ip, asr r5 │ │ │ │ - addseq fp, lr, ip, lsr #10 │ │ │ │ - @ instruction: 0x009eb4fc │ │ │ │ - addseq fp, lr, ip, asr #9 │ │ │ │ - umullseq fp, lr, ip, r4 │ │ │ │ - addseq fp, lr, ip, ror #8 │ │ │ │ - addseq fp, lr, ip, lsr r4 │ │ │ │ - addseq fp, lr, ip, lsl #8 │ │ │ │ - @ instruction: 0x009eb3dc │ │ │ │ - addseq fp, lr, ip, lsr #7 │ │ │ │ - addseq fp, lr, ip, ror r3 │ │ │ │ - addseq fp, lr, ip, asr #6 │ │ │ │ - addseq fp, lr, ip, lsl r3 │ │ │ │ - addseq fp, lr, ip, ror #5 │ │ │ │ - @ instruction: 0x009eb2bc │ │ │ │ - addseq fp, lr, ip, lsl #5 │ │ │ │ - addseq fp, lr, ip, asr r2 │ │ │ │ - addseq fp, lr, ip, lsr #4 │ │ │ │ - @ instruction: 0x009eb1fc │ │ │ │ - addseq fp, lr, ip, asr #3 │ │ │ │ - umullseq fp, lr, ip, r1 │ │ │ │ - addseq fp, lr, ip, ror #2 │ │ │ │ - addseq fp, lr, ip, lsr r1 │ │ │ │ - addseq fp, lr, ip, lsl #2 │ │ │ │ - ldrsbeq fp, [lr], ip │ │ │ │ - addseq fp, lr, ip, lsr #1 │ │ │ │ - addseq fp, lr, ip, ror r0 │ │ │ │ - addseq fp, lr, ip, asr #32 │ │ │ │ - addseq fp, lr, ip, lsl r0 │ │ │ │ - addseq sl, lr, ip, ror #31 │ │ │ │ - @ instruction: 0x009eafbc │ │ │ │ - addseq sl, lr, ip, lsl #31 │ │ │ │ - addseq sl, lr, ip, asr pc │ │ │ │ - addseq sl, lr, ip, lsr #30 │ │ │ │ - @ instruction: 0x009eaefc │ │ │ │ - addseq sl, lr, ip, asr #29 │ │ │ │ - umullseq sl, lr, ip, lr │ │ │ │ - addseq sl, lr, ip, ror #28 │ │ │ │ - addseq sl, lr, ip, lsr lr │ │ │ │ - addseq sl, lr, ip, lsl #28 │ │ │ │ - @ instruction: 0x009eaddc │ │ │ │ - addseq sl, lr, ip, lsr #27 │ │ │ │ - addseq sl, lr, ip, ror sp │ │ │ │ - addseq sl, lr, ip, asr #26 │ │ │ │ - addseq sl, lr, ip, lsl sp │ │ │ │ - addseq sl, lr, ip, ror #25 │ │ │ │ - @ instruction: 0x009eacbc │ │ │ │ - addseq sl, lr, ip, lsl #25 │ │ │ │ - addseq sl, lr, ip, asr ip │ │ │ │ - addseq sl, lr, ip, lsr #24 │ │ │ │ - @ instruction: 0x009eabfc │ │ │ │ - addseq sl, lr, ip, asr #23 │ │ │ │ - umullseq sl, lr, ip, fp │ │ │ │ - addseq sl, lr, ip, ror #22 │ │ │ │ - addseq sl, lr, ip, lsr fp │ │ │ │ - addseq sl, lr, ip, lsl #22 │ │ │ │ - @ instruction: 0x009eaadc │ │ │ │ - addseq sl, lr, ip, lsr #21 │ │ │ │ - addseq sl, lr, ip, ror sl │ │ │ │ - addseq sl, lr, ip, asr #20 │ │ │ │ - addseq sl, lr, ip, lsl sl │ │ │ │ - addseq sl, lr, ip, ror #19 │ │ │ │ - @ instruction: 0x009ea9bc │ │ │ │ - addseq sl, lr, ip, lsl #19 │ │ │ │ - addseq sl, lr, ip, asr r9 │ │ │ │ - addseq sl, lr, ip, lsr #18 │ │ │ │ - @ instruction: 0x009ea8fc │ │ │ │ - addseq sl, lr, ip, asr #17 │ │ │ │ - umullseq sl, lr, ip, r8 │ │ │ │ - addseq sl, lr, ip, ror #16 │ │ │ │ - addseq sl, lr, ip, lsr r8 │ │ │ │ - addseq sl, lr, ip, lsl #16 │ │ │ │ - @ instruction: 0x009ea7dc │ │ │ │ - addseq sl, lr, ip, lsr #15 │ │ │ │ - addseq sl, lr, ip, ror r7 │ │ │ │ - addseq sl, lr, ip, asr #14 │ │ │ │ - addseq sl, lr, ip, lsl r7 │ │ │ │ - addseq sl, lr, ip, ror #13 │ │ │ │ - @ instruction: 0x009ea6bc │ │ │ │ - addseq sl, lr, ip, lsl #13 │ │ │ │ - addseq sl, lr, ip, asr r6 │ │ │ │ - addseq sl, lr, ip, lsr #12 │ │ │ │ - @ instruction: 0x009ea5fc │ │ │ │ - addseq sl, lr, ip, asr #11 │ │ │ │ - umullseq sl, lr, ip, r5 │ │ │ │ - addseq sl, lr, ip, ror #10 │ │ │ │ - addseq sl, lr, ip, lsr r5 │ │ │ │ - addseq sl, lr, ip, lsl #10 │ │ │ │ - @ instruction: 0x009ea4dc │ │ │ │ - addseq sl, lr, ip, lsr #9 │ │ │ │ - addseq sl, lr, ip, ror r4 │ │ │ │ - addseq sl, lr, ip, asr #8 │ │ │ │ - addseq sl, lr, ip, lsl r4 │ │ │ │ - addseq sl, lr, ip, ror #7 │ │ │ │ - @ instruction: 0x009ea3bc │ │ │ │ - addseq sl, lr, ip, lsl #7 │ │ │ │ - addseq sl, lr, ip, asr r3 │ │ │ │ - addseq sl, lr, ip, lsr #6 │ │ │ │ - @ instruction: 0x009ea2fc │ │ │ │ - addseq sl, lr, ip, asr #5 │ │ │ │ - umullseq sl, lr, ip, r2 │ │ │ │ - addseq sl, lr, ip, ror #4 │ │ │ │ - addseq sl, lr, ip, lsr r2 │ │ │ │ - addseq sl, lr, ip, lsl #4 │ │ │ │ - @ instruction: 0x009ea1dc │ │ │ │ - addseq sl, lr, ip, lsr #3 │ │ │ │ - addseq sl, lr, ip, ror r1 │ │ │ │ - addseq sl, lr, ip, asr #2 │ │ │ │ - addseq sl, lr, ip, lsl r1 │ │ │ │ - addseq sl, lr, ip, ror #1 │ │ │ │ - ldrheq sl, [lr], ip │ │ │ │ - addseq sl, lr, ip, lsl #1 │ │ │ │ - addseq sl, lr, ip, asr r0 │ │ │ │ - addseq sl, lr, ip, lsr #32 │ │ │ │ - @ instruction: 0x009e9ffc │ │ │ │ - addseq r9, lr, ip, asr #31 │ │ │ │ - umullseq r9, lr, ip, pc @ │ │ │ │ - addseq r9, lr, ip, ror #30 │ │ │ │ - addseq r9, lr, ip, lsr pc │ │ │ │ - addseq r9, lr, ip, lsl #30 │ │ │ │ - @ instruction: 0x009e9edc │ │ │ │ - addseq r9, lr, ip, lsr #29 │ │ │ │ - addseq r9, lr, ip, ror lr │ │ │ │ - addseq r9, lr, ip, asr #28 │ │ │ │ - addseq r9, lr, ip, lsl lr │ │ │ │ - addseq r9, lr, ip, ror #27 │ │ │ │ - @ instruction: 0x009e9dbc │ │ │ │ - addseq r9, lr, ip, lsl #27 │ │ │ │ - addseq r9, lr, ip, asr sp │ │ │ │ - addseq r9, lr, ip, lsr #26 │ │ │ │ - @ instruction: 0x009e9cfc │ │ │ │ - addseq r9, lr, ip, asr #25 │ │ │ │ - umullseq r9, lr, ip, ip │ │ │ │ - addseq r9, lr, ip, ror #24 │ │ │ │ - addseq r9, lr, ip, lsr ip │ │ │ │ - addseq r9, lr, ip, lsl #24 │ │ │ │ - @ instruction: 0x009e9bdc │ │ │ │ - addseq r9, lr, ip, lsr #23 │ │ │ │ - addseq r9, lr, ip, ror fp │ │ │ │ - addseq r9, lr, ip, asr #22 │ │ │ │ - addseq r9, lr, ip, lsl fp │ │ │ │ - addseq r9, lr, ip, ror #21 │ │ │ │ - @ instruction: 0x009e9abc │ │ │ │ - addseq r9, lr, ip, lsl #21 │ │ │ │ - addseq r9, lr, ip, asr sl │ │ │ │ - addseq r9, lr, ip, lsr #20 │ │ │ │ - @ instruction: 0x009e99fc │ │ │ │ - addseq r9, lr, ip, asr #19 │ │ │ │ - umullseq r9, lr, ip, r9 │ │ │ │ - addseq r9, lr, ip, ror #18 │ │ │ │ - addseq r9, lr, ip, lsr r9 │ │ │ │ - addseq r9, lr, ip, lsl #18 │ │ │ │ - @ instruction: 0x009e98dc │ │ │ │ - addseq r9, lr, ip, lsr #17 │ │ │ │ - addseq r9, lr, ip, ror r8 │ │ │ │ - addseq r9, lr, ip, asr #16 │ │ │ │ - addseq r9, lr, ip, lsl r8 │ │ │ │ - addseq r9, lr, ip, ror #15 │ │ │ │ - @ instruction: 0x009e97bc │ │ │ │ - addseq r9, lr, ip, lsl #15 │ │ │ │ - addseq r9, lr, r8, lsr r7 │ │ │ │ - addseq r9, lr, r0, asr r7 │ │ │ │ - addseq r9, lr, r8, ror #13 │ │ │ │ - addseq r9, lr, r8, asr #13 │ │ │ │ - addseq r9, lr, r8, lsr #13 │ │ │ │ - addseq r9, lr, r8, lsl #13 │ │ │ │ - addseq r9, lr, r8, ror #12 │ │ │ │ - addseq r9, lr, r8, asr #12 │ │ │ │ - addseq r9, lr, r8, lsr #12 │ │ │ │ - addseq r9, lr, r8, lsl #12 │ │ │ │ - addseq r9, lr, r8, ror #11 │ │ │ │ - addseq r9, lr, r8, asr #11 │ │ │ │ - addseq r9, lr, r8, lsr #11 │ │ │ │ - addseq r9, lr, r8, lsl #11 │ │ │ │ - addseq r9, lr, r8, ror #10 │ │ │ │ - addseq r9, lr, r8, asr #10 │ │ │ │ - addseq r9, lr, r8, lsr #10 │ │ │ │ - addseq r9, lr, r8, lsl #10 │ │ │ │ - addseq r9, lr, r8, ror #9 │ │ │ │ - addseq r9, lr, r8, asr #9 │ │ │ │ - addseq r9, lr, r8, lsr #9 │ │ │ │ - addseq r9, lr, r8, lsl #9 │ │ │ │ - addseq r9, lr, r8, ror #8 │ │ │ │ - addseq r9, lr, r8, asr #8 │ │ │ │ - addseq r9, lr, r8, lsr #8 │ │ │ │ - addseq r9, lr, r8, lsl #8 │ │ │ │ - addseq r9, lr, r8, ror #7 │ │ │ │ - addseq r9, lr, r8, asr #7 │ │ │ │ - addseq r9, lr, r8, lsr #7 │ │ │ │ - addseq r9, lr, r8, lsl #7 │ │ │ │ - addseq r9, lr, r8, ror #6 │ │ │ │ - addseq r9, lr, r8, asr #6 │ │ │ │ - addseq r9, lr, r8, lsr #6 │ │ │ │ - addseq r9, lr, r8, lsl #6 │ │ │ │ - @ instruction: 0x009e92d4 │ │ │ │ - umullseq r9, lr, ip, r2 │ │ │ │ - addseq r9, lr, r4, ror #4 │ │ │ │ - addseq r9, lr, ip, lsr #4 │ │ │ │ - @ instruction: 0x009e91f8 │ │ │ │ - ldr r0, [pc, #-828] @ 367014 │ │ │ │ + addseq pc, lr, r4, lsl #10 │ │ │ │ + addseq sp, lr, r0, lsr #18 │ │ │ │ + @ instruction: 0x009ef4d0 │ │ │ │ + addseq sp, lr, ip, ror #17 │ │ │ │ + umullseq pc, lr, ip, r4 @ │ │ │ │ + @ instruction: 0x009ed8b8 │ │ │ │ + addseq pc, lr, r8, ror #8 │ │ │ │ + addseq sp, lr, r4, lsl #17 │ │ │ │ + addseq pc, lr, r4, lsr r4 @ │ │ │ │ + addseq sp, lr, r0, asr r8 │ │ │ │ + addseq pc, lr, r0, lsl #8 │ │ │ │ + addseq sp, lr, ip, lsl r8 │ │ │ │ + addseq pc, lr, ip, asr #7 │ │ │ │ + addseq sp, lr, r8, ror #15 │ │ │ │ + umullseq pc, lr, r8, r3 @ │ │ │ │ + @ instruction: 0x009ed7b4 │ │ │ │ + addseq pc, lr, r4, ror #6 │ │ │ │ + addseq sp, lr, r0, lsl #15 │ │ │ │ + addseq pc, lr, r0, lsr r3 @ │ │ │ │ + addseq sp, lr, ip, asr #14 │ │ │ │ + @ instruction: 0x009ef2fc │ │ │ │ + addseq sp, lr, r8, lsl r7 │ │ │ │ + addseq pc, lr, r8, asr #5 │ │ │ │ + addseq sp, lr, r4, ror #13 │ │ │ │ + umullseq pc, lr, r4, r2 @ │ │ │ │ + @ instruction: 0x009ed6b0 │ │ │ │ + addseq pc, lr, r0, ror #4 │ │ │ │ + addseq sp, lr, ip, ror r6 │ │ │ │ + addseq pc, lr, ip, lsr #4 │ │ │ │ + addseq sp, lr, r8, asr #12 │ │ │ │ + @ instruction: 0x009ef1f8 │ │ │ │ + addseq sp, lr, r4, lsl r6 │ │ │ │ + addseq pc, lr, r4, asr #3 │ │ │ │ + addseq sp, lr, r0, ror #11 │ │ │ │ + umullseq pc, lr, r0, r1 @ │ │ │ │ + addseq sp, lr, ip, lsr #11 │ │ │ │ + addseq pc, lr, ip, asr r1 @ │ │ │ │ + addseq sp, lr, r8, ror r5 │ │ │ │ + addseq pc, lr, r8, lsr #2 │ │ │ │ + addseq sp, lr, r4, asr #10 │ │ │ │ + ldrsheq pc, [lr], r4 @ │ │ │ │ + addseq sp, lr, r0, lsl r5 │ │ │ │ + addseq pc, lr, r0, asr #1 │ │ │ │ + @ instruction: 0x009ed4dc │ │ │ │ + addseq pc, lr, ip, lsl #1 │ │ │ │ + addseq sp, lr, r8, lsr #9 │ │ │ │ + addseq pc, lr, r8, asr r0 @ │ │ │ │ + addseq sp, lr, r4, ror r4 │ │ │ │ + addseq pc, lr, r4, lsr #32 │ │ │ │ + addseq sp, lr, r0, asr #8 │ │ │ │ + @ instruction: 0x009eeff0 │ │ │ │ + addseq sp, lr, ip, lsl #8 │ │ │ │ + @ instruction: 0x009eefbc │ │ │ │ + @ instruction: 0x009ed3d8 │ │ │ │ + addseq lr, lr, r8, lsl #31 │ │ │ │ + addseq sp, lr, r4, lsr #7 │ │ │ │ + addseq lr, lr, r4, asr pc │ │ │ │ + addseq sp, lr, r0, ror r3 │ │ │ │ + addseq lr, lr, r0, lsr #30 │ │ │ │ + addseq sp, lr, ip, lsr r3 │ │ │ │ + addseq lr, lr, ip, ror #29 │ │ │ │ + addseq sp, lr, r8, lsl #6 │ │ │ │ + @ instruction: 0x009eeeb8 │ │ │ │ + @ instruction: 0x009ed2d4 │ │ │ │ + addseq lr, lr, r4, lsl #29 │ │ │ │ + addseq sp, lr, r0, lsr #5 │ │ │ │ + addseq lr, lr, r0, asr lr │ │ │ │ + addseq sp, lr, ip, ror #4 │ │ │ │ + addseq lr, lr, ip, lsl lr │ │ │ │ + addseq sp, lr, r8, lsr r2 │ │ │ │ + addseq lr, lr, r8, ror #27 │ │ │ │ + addseq sp, lr, r4, lsl #4 │ │ │ │ + @ instruction: 0x009eedb4 │ │ │ │ + @ instruction: 0x009ed1d0 │ │ │ │ + addseq lr, lr, r0, lsl #27 │ │ │ │ + umullseq sp, lr, ip, r1 │ │ │ │ + addseq lr, lr, ip, asr #26 │ │ │ │ + addseq sp, lr, r8, ror #2 │ │ │ │ + addseq lr, lr, r8, lsl sp │ │ │ │ + addseq sp, lr, r4, lsr r1 │ │ │ │ + addseq lr, lr, r4, ror #25 │ │ │ │ + addseq sp, lr, r0, lsl #2 │ │ │ │ + @ instruction: 0x009eecb0 │ │ │ │ + addseq sp, lr, ip, asr #1 │ │ │ │ + addseq lr, lr, ip, ror ip │ │ │ │ + umullseq sp, lr, r8, r0 │ │ │ │ + addseq lr, lr, r8, asr #24 │ │ │ │ + addseq sp, lr, r4, rrx │ │ │ │ + addseq lr, lr, r4, lsl ip │ │ │ │ + addseq sp, lr, r0, lsr r0 │ │ │ │ + addseq lr, lr, r0, ror #23 │ │ │ │ + @ instruction: 0x009ecffc │ │ │ │ + addseq lr, lr, ip, lsr #23 │ │ │ │ + addseq ip, lr, r8, asr #31 │ │ │ │ + addseq lr, lr, r8, ror fp │ │ │ │ + umullseq ip, lr, r4, pc @ │ │ │ │ + addseq lr, lr, r8, asr #22 │ │ │ │ + addseq ip, lr, r0, ror #30 │ │ │ │ + addseq lr, lr, r8, lsl fp │ │ │ │ + addseq ip, lr, ip, lsr #30 │ │ │ │ + addseq lr, lr, r8, ror #21 │ │ │ │ + @ instruction: 0x009ecef8 │ │ │ │ + @ instruction: 0x009eeab8 │ │ │ │ + addseq ip, lr, r4, asr #29 │ │ │ │ + addseq lr, lr, r8, lsl #21 │ │ │ │ + umullseq ip, lr, r0, lr │ │ │ │ + addseq lr, lr, r8, asr sl │ │ │ │ + addseq ip, lr, ip, asr lr │ │ │ │ + addseq lr, lr, r8, lsr #20 │ │ │ │ + addseq ip, lr, r8, lsr #28 │ │ │ │ + @ instruction: 0x009ee9f8 │ │ │ │ + @ instruction: 0x009ecdf4 │ │ │ │ + addseq lr, lr, r8, asr #19 │ │ │ │ + addseq ip, lr, r0, asr #27 │ │ │ │ + umullseq lr, lr, r8, r9 @ │ │ │ │ + addseq ip, lr, ip, lsl #27 │ │ │ │ + addseq ip, lr, ip, asr sp │ │ │ │ + addseq ip, lr, ip, lsr #26 │ │ │ │ + @ instruction: 0x009eccfc │ │ │ │ + addseq ip, lr, ip, asr #25 │ │ │ │ + umullseq ip, lr, ip, ip │ │ │ │ + addseq ip, lr, ip, ror #24 │ │ │ │ + addseq ip, lr, ip, lsr ip │ │ │ │ + addseq ip, lr, ip, lsl #24 │ │ │ │ + @ instruction: 0x009ecbdc │ │ │ │ + addseq ip, lr, ip, lsr #23 │ │ │ │ + addseq ip, lr, ip, ror fp │ │ │ │ + addseq ip, lr, ip, asr #22 │ │ │ │ + addseq ip, lr, ip, lsl fp │ │ │ │ + addseq ip, lr, ip, ror #21 │ │ │ │ + @ instruction: 0x009ecabc │ │ │ │ + addseq ip, lr, ip, lsl #21 │ │ │ │ + addseq ip, lr, ip, asr sl │ │ │ │ + addseq ip, lr, ip, lsr #20 │ │ │ │ + @ instruction: 0x009ec9fc │ │ │ │ + addseq ip, lr, ip, asr #19 │ │ │ │ + umullseq ip, lr, ip, r9 │ │ │ │ + addseq ip, lr, ip, ror #18 │ │ │ │ + addseq ip, lr, ip, lsr r9 │ │ │ │ + addseq ip, lr, ip, lsl #18 │ │ │ │ + @ instruction: 0x009ec8dc │ │ │ │ + addseq ip, lr, ip, lsr #17 │ │ │ │ + addseq ip, lr, ip, ror r8 │ │ │ │ + addseq ip, lr, ip, asr #16 │ │ │ │ + addseq ip, lr, ip, lsl r8 │ │ │ │ + addseq ip, lr, ip, ror #15 │ │ │ │ + @ instruction: 0x009ec7bc │ │ │ │ + addseq ip, lr, ip, lsl #15 │ │ │ │ + addseq ip, lr, ip, asr r7 │ │ │ │ + addseq ip, lr, ip, lsr #14 │ │ │ │ + @ instruction: 0x009ec6fc │ │ │ │ + addseq ip, lr, ip, asr #13 │ │ │ │ + umullseq ip, lr, ip, r6 │ │ │ │ + addseq ip, lr, ip, ror #12 │ │ │ │ + addseq ip, lr, ip, lsr r6 │ │ │ │ + addseq ip, lr, ip, lsl #12 │ │ │ │ + @ instruction: 0x009ec5dc │ │ │ │ + addseq ip, lr, ip, lsr #11 │ │ │ │ + addseq ip, lr, ip, ror r5 │ │ │ │ + addseq ip, lr, ip, asr #10 │ │ │ │ + addseq ip, lr, ip, lsl r5 │ │ │ │ + addseq ip, lr, ip, ror #9 │ │ │ │ + @ instruction: 0x009ec4bc │ │ │ │ + addseq ip, lr, ip, lsl #9 │ │ │ │ + addseq ip, lr, ip, asr r4 │ │ │ │ + addseq ip, lr, ip, lsr #8 │ │ │ │ + @ instruction: 0x009ec3fc │ │ │ │ + addseq ip, lr, ip, asr #7 │ │ │ │ + umullseq ip, lr, ip, r3 │ │ │ │ + addseq ip, lr, ip, ror #6 │ │ │ │ + addseq ip, lr, ip, lsr r3 │ │ │ │ + addseq ip, lr, ip, lsl #6 │ │ │ │ + @ instruction: 0x009ec2dc │ │ │ │ + addseq ip, lr, ip, lsr #5 │ │ │ │ + addseq ip, lr, ip, ror r2 │ │ │ │ + addseq ip, lr, ip, asr #4 │ │ │ │ + addseq ip, lr, ip, lsl r2 │ │ │ │ + addseq ip, lr, ip, ror #3 │ │ │ │ + @ instruction: 0x009ec1bc │ │ │ │ + addseq ip, lr, ip, lsl #3 │ │ │ │ + addseq ip, lr, ip, asr r1 │ │ │ │ + addseq ip, lr, ip, lsr #2 │ │ │ │ + ldrsheq ip, [lr], ip @ │ │ │ │ + addseq ip, lr, ip, asr #1 │ │ │ │ + umullseq ip, lr, ip, r0 │ │ │ │ + addseq ip, lr, ip, rrx │ │ │ │ + addseq ip, lr, ip, lsr r0 │ │ │ │ + addseq ip, lr, ip │ │ │ │ + @ instruction: 0x009ebfdc │ │ │ │ + addseq fp, lr, ip, lsr #31 │ │ │ │ + addseq fp, lr, ip, ror pc │ │ │ │ + addseq fp, lr, ip, asr #30 │ │ │ │ + addseq fp, lr, ip, lsl pc │ │ │ │ + addseq fp, lr, ip, ror #29 │ │ │ │ + @ instruction: 0x009ebebc │ │ │ │ + addseq fp, lr, ip, lsl #29 │ │ │ │ + addseq fp, lr, ip, asr lr │ │ │ │ + addseq fp, lr, ip, lsr #28 │ │ │ │ + @ instruction: 0x009ebdfc │ │ │ │ + addseq fp, lr, ip, asr #27 │ │ │ │ + umullseq fp, lr, ip, sp │ │ │ │ + addseq fp, lr, ip, ror #26 │ │ │ │ + addseq fp, lr, ip, lsr sp │ │ │ │ + addseq fp, lr, ip, lsl #26 │ │ │ │ + addseq fp, lr, r8, ror r6 │ │ │ │ + addseq fp, lr, r8, asr #12 │ │ │ │ + addseq fp, lr, r8, lsl r6 │ │ │ │ + addseq fp, lr, r8, ror #11 │ │ │ │ + @ instruction: 0x009eb5b8 │ │ │ │ + addseq fp, lr, r8, lsl #11 │ │ │ │ + addseq fp, lr, r8, asr r5 │ │ │ │ + addseq fp, lr, r8, lsr #10 │ │ │ │ + @ instruction: 0x009eb4f8 │ │ │ │ + addseq fp, lr, r8, asr #9 │ │ │ │ + umullseq fp, lr, r8, r4 │ │ │ │ + addseq fp, lr, r8, ror #8 │ │ │ │ + addseq fp, lr, r8, lsr r4 │ │ │ │ + addseq fp, lr, r8, lsl #8 │ │ │ │ + @ instruction: 0x009eb3d8 │ │ │ │ + addseq fp, lr, r8, lsr #7 │ │ │ │ + addseq fp, lr, r8, ror r3 │ │ │ │ + addseq fp, lr, r8, asr #6 │ │ │ │ + addseq fp, lr, r8, lsl r3 │ │ │ │ + addseq fp, lr, r8, ror #5 │ │ │ │ + @ instruction: 0x009eb2b8 │ │ │ │ + addseq fp, lr, r8, lsl #5 │ │ │ │ + addseq fp, lr, r8, asr r2 │ │ │ │ + addseq fp, lr, r8, lsr #4 │ │ │ │ + @ instruction: 0x009eb1f8 │ │ │ │ + addseq fp, lr, r8, asr #3 │ │ │ │ + umullseq fp, lr, r8, r1 │ │ │ │ + addseq fp, lr, r8, ror #2 │ │ │ │ + addseq fp, lr, r8, lsr r1 │ │ │ │ + addseq fp, lr, r8, lsl #2 │ │ │ │ + ldrsbeq fp, [lr], r8 │ │ │ │ + addseq fp, lr, r8, lsr #1 │ │ │ │ + addseq fp, lr, r8, ror r0 │ │ │ │ + addseq fp, lr, r8, asr #32 │ │ │ │ + addseq fp, lr, r8, lsl r0 │ │ │ │ + addseq sl, lr, r8, ror #31 │ │ │ │ + @ instruction: 0x009eafb8 │ │ │ │ + addseq sl, lr, r8, lsl #31 │ │ │ │ + addseq sl, lr, r8, asr pc │ │ │ │ + addseq sl, lr, r8, lsr #30 │ │ │ │ + @ instruction: 0x009eaef8 │ │ │ │ + addseq sl, lr, r8, asr #29 │ │ │ │ + umullseq sl, lr, r8, lr │ │ │ │ + addseq sl, lr, r8, ror #28 │ │ │ │ + addseq sl, lr, r8, lsr lr │ │ │ │ + addseq sl, lr, r8, lsl #28 │ │ │ │ + @ instruction: 0x009eadd8 │ │ │ │ + addseq sl, lr, r8, lsr #27 │ │ │ │ + addseq sl, lr, r8, ror sp │ │ │ │ + addseq sl, lr, r8, asr #26 │ │ │ │ + addseq sl, lr, r8, lsl sp │ │ │ │ + addseq sl, lr, r8, ror #25 │ │ │ │ + @ instruction: 0x009eacb8 │ │ │ │ + addseq sl, lr, r8, lsl #25 │ │ │ │ + addseq sl, lr, r8, asr ip │ │ │ │ + addseq sl, lr, r8, lsr #24 │ │ │ │ + @ instruction: 0x009eabf8 │ │ │ │ + addseq sl, lr, r8, asr #23 │ │ │ │ + umullseq sl, lr, r8, fp │ │ │ │ + addseq sl, lr, r8, ror #22 │ │ │ │ + addseq sl, lr, r8, lsr fp │ │ │ │ + addseq sl, lr, r8, lsl #22 │ │ │ │ + @ instruction: 0x009eaad8 │ │ │ │ + addseq sl, lr, r8, lsr #21 │ │ │ │ + addseq sl, lr, r8, ror sl │ │ │ │ + addseq sl, lr, r8, asr #20 │ │ │ │ + addseq sl, lr, r8, lsl sl │ │ │ │ + addseq sl, lr, r8, ror #19 │ │ │ │ + @ instruction: 0x009ea9b8 │ │ │ │ + addseq sl, lr, r8, lsl #19 │ │ │ │ + addseq sl, lr, r8, asr r9 │ │ │ │ + addseq sl, lr, r8, lsr #18 │ │ │ │ + @ instruction: 0x009ea8f8 │ │ │ │ + addseq sl, lr, r8, asr #17 │ │ │ │ + umullseq sl, lr, r8, r8 │ │ │ │ + addseq sl, lr, r8, ror #16 │ │ │ │ + addseq sl, lr, r8, lsr r8 │ │ │ │ + addseq sl, lr, r8, lsl #16 │ │ │ │ + @ instruction: 0x009ea7d8 │ │ │ │ + addseq sl, lr, r8, lsr #15 │ │ │ │ + addseq sl, lr, r8, ror r7 │ │ │ │ + addseq sl, lr, r8, asr #14 │ │ │ │ + addseq sl, lr, r8, lsl r7 │ │ │ │ + addseq sl, lr, r8, ror #13 │ │ │ │ + @ instruction: 0x009ea6b8 │ │ │ │ + addseq sl, lr, r8, lsl #13 │ │ │ │ + addseq sl, lr, r8, asr r6 │ │ │ │ + addseq sl, lr, r8, lsr #12 │ │ │ │ + @ instruction: 0x009ea5f8 │ │ │ │ + addseq sl, lr, r8, asr #11 │ │ │ │ + umullseq sl, lr, r8, r5 │ │ │ │ + addseq sl, lr, r8, ror #10 │ │ │ │ + addseq sl, lr, r8, lsr r5 │ │ │ │ + addseq sl, lr, r8, lsl #10 │ │ │ │ + @ instruction: 0x009ea4d8 │ │ │ │ + addseq sl, lr, r8, lsr #9 │ │ │ │ + addseq sl, lr, r8, ror r4 │ │ │ │ + addseq sl, lr, r8, asr #8 │ │ │ │ + addseq sl, lr, r8, lsl r4 │ │ │ │ + addseq sl, lr, r8, ror #7 │ │ │ │ + @ instruction: 0x009ea3b8 │ │ │ │ + addseq sl, lr, r8, lsl #7 │ │ │ │ + addseq sl, lr, r8, asr r3 │ │ │ │ + addseq sl, lr, r8, lsr #6 │ │ │ │ + @ instruction: 0x009ea2f8 │ │ │ │ + addseq sl, lr, r8, asr #5 │ │ │ │ + umullseq sl, lr, r8, r2 │ │ │ │ + addseq sl, lr, r8, ror #4 │ │ │ │ + addseq sl, lr, r8, lsr r2 │ │ │ │ + addseq sl, lr, r8, lsl #4 │ │ │ │ + @ instruction: 0x009ea1d8 │ │ │ │ + addseq sl, lr, r8, lsr #3 │ │ │ │ + addseq sl, lr, r8, ror r1 │ │ │ │ + addseq sl, lr, r8, asr #2 │ │ │ │ + addseq sl, lr, r8, lsl r1 │ │ │ │ + addseq sl, lr, r8, ror #1 │ │ │ │ + ldrheq sl, [lr], r8 │ │ │ │ + addseq sl, lr, r8, lsl #1 │ │ │ │ + addseq sl, lr, r8, asr r0 │ │ │ │ + addseq sl, lr, r8, lsr #32 │ │ │ │ + @ instruction: 0x009e9ff8 │ │ │ │ + addseq r9, lr, r8, asr #31 │ │ │ │ + umullseq r9, lr, r8, pc @ │ │ │ │ + addseq r9, lr, r8, ror #30 │ │ │ │ + addseq r9, lr, r8, lsr pc │ │ │ │ + addseq r9, lr, r8, lsl #30 │ │ │ │ + @ instruction: 0x009e9ed8 │ │ │ │ + addseq r9, lr, r8, lsr #29 │ │ │ │ + addseq r9, lr, r8, ror lr │ │ │ │ + addseq r9, lr, r8, asr #28 │ │ │ │ + addseq r9, lr, r8, lsl lr │ │ │ │ + addseq r9, lr, r8, ror #27 │ │ │ │ + @ instruction: 0x009e9db8 │ │ │ │ + addseq r9, lr, r8, lsl #27 │ │ │ │ + addseq r9, lr, r8, asr sp │ │ │ │ + addseq r9, lr, r8, lsr #26 │ │ │ │ + @ instruction: 0x009e9cf8 │ │ │ │ + addseq r9, lr, r8, asr #25 │ │ │ │ + umullseq r9, lr, r8, ip │ │ │ │ + addseq r9, lr, r8, ror #24 │ │ │ │ + addseq r9, lr, r8, lsr ip │ │ │ │ + addseq r9, lr, r8, lsl #24 │ │ │ │ + @ instruction: 0x009e9bd8 │ │ │ │ + addseq r9, lr, r8, lsr #23 │ │ │ │ + addseq r9, lr, r8, ror fp │ │ │ │ + addseq r9, lr, r8, asr #22 │ │ │ │ + addseq r9, lr, r8, lsl fp │ │ │ │ + addseq r9, lr, r8, ror #21 │ │ │ │ + @ instruction: 0x009e9ab8 │ │ │ │ + addseq r9, lr, r8, lsl #21 │ │ │ │ + addseq r9, lr, r8, asr sl │ │ │ │ + addseq r9, lr, r8, lsr #20 │ │ │ │ + @ instruction: 0x009e99f8 │ │ │ │ + addseq r9, lr, r8, asr #19 │ │ │ │ + umullseq r9, lr, r8, r9 │ │ │ │ + addseq r9, lr, r8, ror #18 │ │ │ │ + addseq r9, lr, r8, lsr r9 │ │ │ │ + addseq r9, lr, r8, lsl #18 │ │ │ │ + @ instruction: 0x009e98d8 │ │ │ │ + addseq r9, lr, r8, lsr #17 │ │ │ │ + addseq r9, lr, r8, ror r8 │ │ │ │ + addseq r9, lr, r8, asr #16 │ │ │ │ + addseq r9, lr, r8, lsl r8 │ │ │ │ + addseq r9, lr, r8, ror #15 │ │ │ │ + @ instruction: 0x009e97b8 │ │ │ │ + addseq r9, lr, r8, lsl #15 │ │ │ │ + addseq r9, lr, r4, lsr r7 │ │ │ │ + addseq r9, lr, ip, asr #14 │ │ │ │ + addseq r9, lr, r4, ror #13 │ │ │ │ + addseq r9, lr, r4, asr #13 │ │ │ │ + addseq r9, lr, r4, lsr #13 │ │ │ │ + addseq r9, lr, r4, lsl #13 │ │ │ │ + addseq r9, lr, r4, ror #12 │ │ │ │ + addseq r9, lr, r4, asr #12 │ │ │ │ + addseq r9, lr, r4, lsr #12 │ │ │ │ + addseq r9, lr, r4, lsl #12 │ │ │ │ + addseq r9, lr, r4, ror #11 │ │ │ │ + addseq r9, lr, r4, asr #11 │ │ │ │ + addseq r9, lr, r4, lsr #11 │ │ │ │ + addseq r9, lr, r4, lsl #11 │ │ │ │ + addseq r9, lr, r4, ror #10 │ │ │ │ + addseq r9, lr, r4, asr #10 │ │ │ │ + addseq r9, lr, r4, lsr #10 │ │ │ │ + addseq r9, lr, r4, lsl #10 │ │ │ │ + addseq r9, lr, r4, ror #9 │ │ │ │ + addseq r9, lr, r4, asr #9 │ │ │ │ + addseq r9, lr, r4, lsr #9 │ │ │ │ + addseq r9, lr, r4, lsl #9 │ │ │ │ + addseq r9, lr, r4, ror #8 │ │ │ │ + addseq r9, lr, r4, asr #8 │ │ │ │ + addseq r9, lr, r4, lsr #8 │ │ │ │ + addseq r9, lr, r4, lsl #8 │ │ │ │ + addseq r9, lr, r4, ror #7 │ │ │ │ + addseq r9, lr, r4, asr #7 │ │ │ │ + addseq r9, lr, r4, lsr #7 │ │ │ │ + addseq r9, lr, r4, lsl #7 │ │ │ │ + addseq r9, lr, r4, ror #6 │ │ │ │ + addseq r9, lr, r4, asr #6 │ │ │ │ + addseq r9, lr, r4, lsr #6 │ │ │ │ + addseq r9, lr, r4, lsl #6 │ │ │ │ + @ instruction: 0x009e92d0 │ │ │ │ + umullseq r9, lr, r8, r2 │ │ │ │ + addseq r9, lr, r0, ror #4 │ │ │ │ + addseq r9, lr, r8, lsr #4 │ │ │ │ + @ instruction: 0x009e91f4 │ │ │ │ + ldr r0, [pc, #-828] @ 367038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 367018 │ │ │ │ + ldr r0, [pc, #-836] @ 36703c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 36701c │ │ │ │ + ldr r0, [pc, #-844] @ 367040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 367020 │ │ │ │ + ldr r0, [pc, #-852] @ 367044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 367024 │ │ │ │ + ldr r0, [pc, #-860] @ 367048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 367028 │ │ │ │ + ldr r0, [pc, #-868] @ 36704c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 36702c │ │ │ │ + ldr r0, [pc, #-876] @ 367050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 367030 │ │ │ │ + ldr r0, [pc, #-884] @ 367054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 367034 │ │ │ │ + ldr r0, [pc, #-892] @ 367058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 367038 │ │ │ │ + ldr r0, [pc, #-900] @ 36705c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 36703c │ │ │ │ + ldr r0, [pc, #-908] @ 367060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 367040 │ │ │ │ + ldr r0, [pc, #-916] @ 367064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 367044 │ │ │ │ + ldr r0, [pc, #-924] @ 367068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 367048 │ │ │ │ + ldr r0, [pc, #-932] @ 36706c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 36704c │ │ │ │ + ldr r0, [pc, #-940] @ 367070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 367050 │ │ │ │ + ldr r0, [pc, #-948] @ 367074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 367054 │ │ │ │ + ldr r0, [pc, #-956] @ 367078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 367058 │ │ │ │ + ldr r0, [pc, #-964] @ 36707c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 36705c │ │ │ │ + ldr r0, [pc, #-972] @ 367080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 367060 │ │ │ │ + ldr r0, [pc, #-980] @ 367084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 367064 │ │ │ │ + ldr r0, [pc, #-988] @ 367088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 367068 │ │ │ │ + ldr r0, [pc, #-996] @ 36708c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 36706c │ │ │ │ + ldr r0, [pc, #-1004] @ 367090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 367070 │ │ │ │ + ldr r0, [pc, #-1012] @ 367094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 367074 │ │ │ │ + ldr r0, [pc, #-1020] @ 367098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 367078 │ │ │ │ + ldr r0, [pc, #-1028] @ 36709c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 36707c │ │ │ │ + ldr r0, [pc, #-1036] @ 3670a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 367080 │ │ │ │ + ldr r0, [pc, #-1044] @ 3670a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 367084 │ │ │ │ + ldr r0, [pc, #-1052] @ 3670a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 367088 │ │ │ │ + ldr r0, [pc, #-1060] @ 3670ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 36708c │ │ │ │ + ldr r0, [pc, #-1068] @ 3670b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 367090 │ │ │ │ + ldr r0, [pc, #-1076] @ 3670b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 367094 │ │ │ │ + ldr r0, [pc, #-1084] @ 3670b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 367098 │ │ │ │ + ldr r0, [pc, #-1092] @ 3670bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 36709c │ │ │ │ + ldr r0, [pc, #-1100] @ 3670c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 3670a0 │ │ │ │ + ldr r0, [pc, #-1108] @ 3670c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 3670a4 │ │ │ │ + ldr r0, [pc, #-1116] @ 3670c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 3670a8 │ │ │ │ + ldr r0, [pc, #-1124] @ 3670cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 3670ac │ │ │ │ + ldr r0, [pc, #-1132] @ 3670d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 3670b0 │ │ │ │ + ldr r0, [pc, #-1140] @ 3670d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 3670b4 │ │ │ │ + ldr r0, [pc, #-1148] @ 3670d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 3670b8 │ │ │ │ + ldr r0, [pc, #-1156] @ 3670dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 3670bc │ │ │ │ + ldr r0, [pc, #-1164] @ 3670e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 3670c0 │ │ │ │ + ldr r0, [pc, #-1172] @ 3670e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 3670c4 │ │ │ │ + ldr r0, [pc, #-1180] @ 3670e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 3670c8 │ │ │ │ + ldr r0, [pc, #-1188] @ 3670ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 3670cc │ │ │ │ + ldr r0, [pc, #-1196] @ 3670f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 3670d0 │ │ │ │ + ldr r0, [pc, #-1204] @ 3670f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 3670d4 │ │ │ │ + ldr r0, [pc, #-1212] @ 3670f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 3670d8 │ │ │ │ + ldr r0, [pc, #-1220] @ 3670fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 3670dc │ │ │ │ + ldr r0, [pc, #-1228] @ 367100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 3670e0 │ │ │ │ + ldr r0, [pc, #-1236] @ 367104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 3670e4 │ │ │ │ + ldr r0, [pc, #-1244] @ 367108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 3670e8 │ │ │ │ + ldr r0, [pc, #-1252] @ 36710c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 3670ec │ │ │ │ + ldr r0, [pc, #-1260] @ 367110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 3670f0 │ │ │ │ + ldr r0, [pc, #-1268] @ 367114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 3670f4 │ │ │ │ + ldr r0, [pc, #-1276] @ 367118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 3670f8 │ │ │ │ + ldr r0, [pc, #-1284] @ 36711c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 3670fc │ │ │ │ + ldr r0, [pc, #-1292] @ 367120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 367100 │ │ │ │ + ldr r0, [pc, #-1300] @ 367124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 367104 │ │ │ │ + ldr r0, [pc, #-1308] @ 367128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 367108 │ │ │ │ + ldr r0, [pc, #-1316] @ 36712c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 36710c │ │ │ │ + ldr r0, [pc, #-1324] @ 367130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 367110 │ │ │ │ + ldr r0, [pc, #-1332] @ 367134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 367114 │ │ │ │ + ldr r0, [pc, #-1340] @ 367138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 367118 │ │ │ │ + ldr r0, [pc, #-1348] @ 36713c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 36711c │ │ │ │ + ldr r0, [pc, #-1356] @ 367140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 367120 │ │ │ │ + ldr r0, [pc, #-1364] @ 367144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 367124 │ │ │ │ + ldr r0, [pc, #-1372] @ 367148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 367128 │ │ │ │ + ldr r0, [pc, #-1380] @ 36714c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 36712c │ │ │ │ + ldr r0, [pc, #-1388] @ 367150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 367130 │ │ │ │ + ldr r0, [pc, #-1396] @ 367154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 367134 │ │ │ │ + ldr r0, [pc, #-1404] @ 367158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 367138 │ │ │ │ + ldr r0, [pc, #-1412] @ 36715c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 36713c │ │ │ │ + ldr r0, [pc, #-1420] @ 367160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 367140 │ │ │ │ + ldr r0, [pc, #-1428] @ 367164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 367144 │ │ │ │ + ldr r0, [pc, #-1436] @ 367168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 367148 │ │ │ │ + ldr r0, [pc, #-1444] @ 36716c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 36714c │ │ │ │ + ldr r0, [pc, #-1452] @ 367170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 367150 │ │ │ │ + ldr r0, [pc, #-1460] @ 367174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 367154 │ │ │ │ + ldr r0, [pc, #-1468] @ 367178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 367158 │ │ │ │ + ldr r0, [pc, #-1476] @ 36717c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 36715c │ │ │ │ + ldr r0, [pc, #-1484] @ 367180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 367160 │ │ │ │ + ldr r0, [pc, #-1492] @ 367184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 367164 │ │ │ │ + ldr r0, [pc, #-1500] @ 367188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 367168 │ │ │ │ + ldr r0, [pc, #-1508] @ 36718c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 36716c │ │ │ │ + ldr r0, [pc, #-1516] @ 367190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 367170 │ │ │ │ + ldr r0, [pc, #-1524] @ 367194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 367174 │ │ │ │ + ldr r0, [pc, #-1532] @ 367198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 367178 │ │ │ │ + ldr r0, [pc, #-1540] @ 36719c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 36717c │ │ │ │ + ldr r0, [pc, #-1548] @ 3671a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 367180 │ │ │ │ + ldr r0, [pc, #-1556] @ 3671a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 367184 │ │ │ │ + ldr r0, [pc, #-1564] @ 3671a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 367188 │ │ │ │ + ldr r0, [pc, #-1572] @ 3671ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 36718c │ │ │ │ + ldr r0, [pc, #-1580] @ 3671b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 367190 │ │ │ │ + ldr r0, [pc, #-1588] @ 3671b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 367194 │ │ │ │ + ldr r0, [pc, #-1596] @ 3671b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 367198 │ │ │ │ + ldr r0, [pc, #-1604] @ 3671bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 36719c │ │ │ │ + ldr r0, [pc, #-1612] @ 3671c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3671a0 │ │ │ │ + ldr r0, [pc, #-1620] @ 3671c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3671a4 │ │ │ │ + ldr r0, [pc, #-1628] @ 3671c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3671a8 │ │ │ │ + ldr r0, [pc, #-1636] @ 3671cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3671ac │ │ │ │ + ldr r0, [pc, #-1644] @ 3671d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3671b0 │ │ │ │ + ldr r0, [pc, #-1652] @ 3671d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3671b4 │ │ │ │ + ldr r0, [pc, #-1660] @ 3671d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3671b8 │ │ │ │ + ldr r0, [pc, #-1668] @ 3671dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 3671bc │ │ │ │ + ldr r0, [pc, #-1676] @ 3671e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 3671c0 │ │ │ │ + ldr r0, [pc, #-1684] @ 3671e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 3671c4 │ │ │ │ + ldr r0, [pc, #-1692] @ 3671e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 3671c8 │ │ │ │ + ldr r0, [pc, #-1700] @ 3671ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 3671cc │ │ │ │ + ldr r0, [pc, #-1708] @ 3671f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 3671d0 │ │ │ │ + ldr r0, [pc, #-1716] @ 3671f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 3671d4 │ │ │ │ + ldr r0, [pc, #-1724] @ 3671f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 3671d8 │ │ │ │ + ldr r0, [pc, #-1732] @ 3671fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 3671dc │ │ │ │ + ldr r0, [pc, #-1740] @ 367200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 3671e0 │ │ │ │ + ldr r0, [pc, #-1748] @ 367204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 3671e4 │ │ │ │ + ldr r0, [pc, #-1756] @ 367208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 3671e8 │ │ │ │ + ldr r0, [pc, #-1764] @ 36720c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 3671ec │ │ │ │ + ldr r0, [pc, #-1772] @ 367210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 3671f0 │ │ │ │ + ldr r0, [pc, #-1780] @ 367214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 3671f4 │ │ │ │ + ldr r0, [pc, #-1788] @ 367218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 3671f8 │ │ │ │ + ldr r0, [pc, #-1796] @ 36721c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 3671fc │ │ │ │ + ldr r0, [pc, #-1804] @ 367220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 367200 │ │ │ │ + ldr r0, [pc, #-1812] @ 367224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 367204 │ │ │ │ + ldr r0, [pc, #-1820] @ 367228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 367208 │ │ │ │ + ldr r0, [pc, #-1828] @ 36722c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 36720c │ │ │ │ + ldr r0, [pc, #-1836] @ 367230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 367210 │ │ │ │ + ldr r0, [pc, #-1844] @ 367234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 367214 │ │ │ │ + ldr r0, [pc, #-1852] @ 367238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 367218 │ │ │ │ + ldr r0, [pc, #-1860] @ 36723c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 36721c │ │ │ │ + ldr r0, [pc, #-1868] @ 367240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 367220 │ │ │ │ + ldr r0, [pc, #-1876] @ 367244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 367224 │ │ │ │ + ldr r0, [pc, #-1884] @ 367248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 367228 │ │ │ │ + ldr r0, [pc, #-1892] @ 36724c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 36722c │ │ │ │ + ldr r0, [pc, #-1900] @ 367250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 367230 │ │ │ │ + ldr r0, [pc, #-1908] @ 367254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 367234 │ │ │ │ + ldr r0, [pc, #-1916] @ 367258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 367238 │ │ │ │ + ldr r0, [pc, #-1924] @ 36725c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 36723c │ │ │ │ + ldr r0, [pc, #-1932] @ 367260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 367240 │ │ │ │ + ldr r0, [pc, #-1940] @ 367264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 367244 │ │ │ │ + ldr r0, [pc, #-1948] @ 367268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 367248 │ │ │ │ + ldr r0, [pc, #-1956] @ 36726c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 36724c │ │ │ │ + ldr r0, [pc, #-1964] @ 367270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 367250 │ │ │ │ + ldr r0, [pc, #-1972] @ 367274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 367254 │ │ │ │ + ldr r0, [pc, #-1980] @ 367278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 367258 │ │ │ │ + ldr r0, [pc, #-1988] @ 36727c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 36725c │ │ │ │ + ldr r0, [pc, #-1996] @ 367280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 367260 │ │ │ │ + ldr r0, [pc, #-2004] @ 367284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 367264 │ │ │ │ + ldr r0, [pc, #-2012] @ 367288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 367268 │ │ │ │ + ldr r0, [pc, #-2020] @ 36728c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 36726c │ │ │ │ + ldr r0, [pc, #-2028] @ 367290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 367270 │ │ │ │ + ldr r0, [pc, #-2036] @ 367294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 367274 │ │ │ │ + ldr r0, [pc, #-2044] @ 367298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 367278 │ │ │ │ + ldr r0, [pc, #-2052] @ 36729c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 36727c │ │ │ │ + ldr r0, [pc, #-2060] @ 3672a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 367280 │ │ │ │ + ldr r0, [pc, #-2068] @ 3672a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 367284 │ │ │ │ + ldr r0, [pc, #-2076] @ 3672a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 367288 │ │ │ │ + ldr r0, [pc, #-2084] @ 3672ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 36728c │ │ │ │ + ldr r0, [pc, #-2092] @ 3672b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 367290 │ │ │ │ + ldr r0, [pc, #-2100] @ 3672b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 367294 │ │ │ │ + ldr r0, [pc, #-2108] @ 3672b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 367298 │ │ │ │ + ldr r0, [pc, #-2116] @ 3672bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 36729c │ │ │ │ + ldr r0, [pc, #-2124] @ 3672c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3672a0 │ │ │ │ + ldr r0, [pc, #-2132] @ 3672c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 3672a4 │ │ │ │ + ldr r0, [pc, #-2140] @ 3672c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 3672a8 │ │ │ │ + ldr r0, [pc, #-2148] @ 3672cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 3672ac │ │ │ │ + ldr r0, [pc, #-2156] @ 3672d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 3672b0 │ │ │ │ + ldr r0, [pc, #-2164] @ 3672d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 3672b4 │ │ │ │ + ldr r0, [pc, #-2172] @ 3672d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 3672b8 │ │ │ │ + ldr r0, [pc, #-2180] @ 3672dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 3672bc │ │ │ │ + ldr r0, [pc, #-2188] @ 3672e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 3672c0 │ │ │ │ + ldr r0, [pc, #-2196] @ 3672e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 3672c4 │ │ │ │ + ldr r0, [pc, #-2204] @ 3672e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 3672c8 │ │ │ │ + ldr r0, [pc, #-2212] @ 3672ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 3672cc │ │ │ │ + ldr r0, [pc, #-2220] @ 3672f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 3672d0 │ │ │ │ + ldr r0, [pc, #-2228] @ 3672f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 3672d4 │ │ │ │ + ldr r0, [pc, #-2236] @ 3672f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 3672d8 │ │ │ │ + ldr r0, [pc, #-2244] @ 3672fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 3672dc │ │ │ │ + ldr r0, [pc, #-2252] @ 367300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 3672e0 │ │ │ │ + ldr r0, [pc, #-2260] @ 367304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 3672e4 │ │ │ │ + ldr r0, [pc, #-2268] @ 367308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 3672e8 │ │ │ │ + ldr r0, [pc, #-2276] @ 36730c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 3672ec │ │ │ │ + ldr r0, [pc, #-2284] @ 367310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 3672f0 │ │ │ │ + ldr r0, [pc, #-2292] @ 367314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 3672f4 │ │ │ │ + ldr r0, [pc, #-2300] @ 367318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 3672f8 │ │ │ │ + ldr r0, [pc, #-2308] @ 36731c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 3672fc │ │ │ │ + ldr r0, [pc, #-2316] @ 367320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 367300 │ │ │ │ + ldr r0, [pc, #-2324] @ 367324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 367304 │ │ │ │ + ldr r0, [pc, #-2332] @ 367328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 367308 │ │ │ │ + ldr r0, [pc, #-2340] @ 36732c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 36730c │ │ │ │ + ldr r0, [pc, #-2348] @ 367330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 367310 │ │ │ │ + ldr r0, [pc, #-2356] @ 367334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 367314 │ │ │ │ + ldr r0, [pc, #-2364] @ 367338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 367318 │ │ │ │ + ldr r0, [pc, #-2372] @ 36733c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 36731c │ │ │ │ + ldr r0, [pc, #-2380] @ 367340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 367320 │ │ │ │ + ldr r0, [pc, #-2388] @ 367344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 367324 │ │ │ │ + ldr r0, [pc, #-2396] @ 367348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 367328 │ │ │ │ + ldr r0, [pc, #-2404] @ 36734c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 36732c │ │ │ │ + ldr r0, [pc, #-2412] @ 367350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 367330 │ │ │ │ + ldr r0, [pc, #-2420] @ 367354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 367334 │ │ │ │ + ldr r0, [pc, #-2428] @ 367358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 367338 │ │ │ │ + ldr r0, [pc, #-2436] @ 36735c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 36733c │ │ │ │ + ldr r0, [pc, #-2444] @ 367360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 367340 │ │ │ │ + ldr r0, [pc, #-2452] @ 367364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 367344 │ │ │ │ + ldr r0, [pc, #-2460] @ 367368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 36839c │ │ │ │ + ldr r0, [pc, #1712] @ 3683c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3683a0 │ │ │ │ + ldr r0, [pc, #1704] @ 3683c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3683a4 │ │ │ │ + ldr r0, [pc, #1696] @ 3683c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3683a8 │ │ │ │ + ldr r0, [pc, #1688] @ 3683cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3683ac │ │ │ │ + ldr r0, [pc, #1680] @ 3683d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3683b0 │ │ │ │ + ldr r0, [pc, #1672] @ 3683d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3683b4 │ │ │ │ + ldr r0, [pc, #1664] @ 3683d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3683b8 │ │ │ │ + ldr r0, [pc, #1656] @ 3683dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3683bc │ │ │ │ + ldr r0, [pc, #1648] @ 3683e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3683c0 │ │ │ │ + ldr r0, [pc, #1640] @ 3683e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3683c4 │ │ │ │ + ldr r0, [pc, #1632] @ 3683e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3683c8 │ │ │ │ + ldr r0, [pc, #1624] @ 3683ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3683cc │ │ │ │ + ldr r0, [pc, #1616] @ 3683f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3683d0 │ │ │ │ + ldr r0, [pc, #1608] @ 3683f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3683d4 │ │ │ │ + ldr r0, [pc, #1600] @ 3683f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3683d8 │ │ │ │ + ldr r0, [pc, #1592] @ 3683fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3683dc │ │ │ │ + ldr r0, [pc, #1584] @ 368400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3683e0 │ │ │ │ + ldr r0, [pc, #1576] @ 368404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3683e4 │ │ │ │ + ldr r0, [pc, #1568] @ 368408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3683e8 │ │ │ │ + ldr r0, [pc, #1560] @ 36840c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3683ec │ │ │ │ + ldr r0, [pc, #1552] @ 368410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3683f0 │ │ │ │ + ldr r0, [pc, #1544] @ 368414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3683f4 │ │ │ │ + ldr r0, [pc, #1536] @ 368418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3683f8 │ │ │ │ + ldr r0, [pc, #1528] @ 36841c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3683fc │ │ │ │ + ldr r0, [pc, #1520] @ 368420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 368400 │ │ │ │ + ldr r0, [pc, #1512] @ 368424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 368404 │ │ │ │ + ldr r0, [pc, #1504] @ 368428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 368408 │ │ │ │ + ldr r0, [pc, #1496] @ 36842c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 36840c │ │ │ │ + ldr r0, [pc, #1488] @ 368430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 368410 │ │ │ │ + ldr r0, [pc, #1480] @ 368434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 368414 │ │ │ │ + ldr r0, [pc, #1472] @ 368438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 368418 │ │ │ │ + ldr r0, [pc, #1464] @ 36843c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 36841c │ │ │ │ + ldr r0, [pc, #1456] @ 368440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 368420 │ │ │ │ + ldr r0, [pc, #1448] @ 368444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 368424 │ │ │ │ + ldr r0, [pc, #1440] @ 368448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 368428 │ │ │ │ + ldr r0, [pc, #1432] @ 36844c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 36842c │ │ │ │ + ldr r0, [pc, #1424] @ 368450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 368430 │ │ │ │ + ldr r0, [pc, #1416] @ 368454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 368434 │ │ │ │ + ldr r0, [pc, #1408] @ 368458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 368438 │ │ │ │ + ldr r0, [pc, #1400] @ 36845c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 36843c │ │ │ │ + ldr r0, [pc, #1392] @ 368460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 368440 │ │ │ │ + ldr r0, [pc, #1384] @ 368464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 368444 │ │ │ │ + ldr r0, [pc, #1376] @ 368468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 368448 │ │ │ │ + ldr r0, [pc, #1368] @ 36846c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 36844c │ │ │ │ + ldr r0, [pc, #1360] @ 368470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 368450 │ │ │ │ + ldr r0, [pc, #1352] @ 368474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 368454 │ │ │ │ + ldr r0, [pc, #1344] @ 368478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 368458 │ │ │ │ + ldr r0, [pc, #1336] @ 36847c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 36845c │ │ │ │ + ldr r0, [pc, #1328] @ 368480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 368460 │ │ │ │ + ldr r0, [pc, #1320] @ 368484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 368464 │ │ │ │ + ldr r0, [pc, #1312] @ 368488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 368468 │ │ │ │ + ldr r0, [pc, #1304] @ 36848c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 36846c │ │ │ │ + ldr r0, [pc, #1296] @ 368490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 368470 │ │ │ │ + ldr r0, [pc, #1288] @ 368494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 368474 │ │ │ │ + ldr r0, [pc, #1280] @ 368498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 368478 │ │ │ │ + ldr r0, [pc, #1272] @ 36849c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 36847c │ │ │ │ + ldr r0, [pc, #1264] @ 3684a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 368480 │ │ │ │ + ldr r0, [pc, #1256] @ 3684a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 368484 │ │ │ │ + ldr r0, [pc, #1248] @ 3684a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 368488 │ │ │ │ + ldr r0, [pc, #1240] @ 3684ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 36848c │ │ │ │ + ldr r0, [pc, #1232] @ 3684b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 368490 │ │ │ │ + ldr r0, [pc, #1224] @ 3684b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 368494 │ │ │ │ + ldr r0, [pc, #1216] @ 3684b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 368498 │ │ │ │ + ldr r0, [pc, #1208] @ 3684bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 36849c │ │ │ │ + ldr r0, [pc, #1200] @ 3684c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3684a0 │ │ │ │ + ldr r0, [pc, #1192] @ 3684c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3684a4 │ │ │ │ + ldr r0, [pc, #1184] @ 3684c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3684a8 │ │ │ │ + ldr r0, [pc, #1176] @ 3684cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3684ac │ │ │ │ + ldr r0, [pc, #1168] @ 3684d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3684b0 │ │ │ │ + ldr r0, [pc, #1160] @ 3684d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3684b4 │ │ │ │ + ldr r0, [pc, #1152] @ 3684d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3684b8 │ │ │ │ + ldr r0, [pc, #1144] @ 3684dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3684bc │ │ │ │ + ldr r0, [pc, #1136] @ 3684e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3684c0 │ │ │ │ + ldr r0, [pc, #1128] @ 3684e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3684c4 │ │ │ │ + ldr r0, [pc, #1120] @ 3684e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3684c8 │ │ │ │ + ldr r0, [pc, #1112] @ 3684ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3684cc │ │ │ │ + ldr r0, [pc, #1104] @ 3684f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3684d0 │ │ │ │ + ldr r0, [pc, #1096] @ 3684f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3684d4 │ │ │ │ + ldr r0, [pc, #1088] @ 3684f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3684d8 │ │ │ │ + ldr r0, [pc, #1080] @ 3684fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3684dc │ │ │ │ + ldr r0, [pc, #1072] @ 368500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3684e0 │ │ │ │ + ldr r0, [pc, #1064] @ 368504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3684e4 │ │ │ │ + ldr r0, [pc, #1056] @ 368508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3684e8 │ │ │ │ + ldr r0, [pc, #1048] @ 36850c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3684ec │ │ │ │ + ldr r0, [pc, #1040] @ 368510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3684f0 │ │ │ │ + ldr r0, [pc, #1032] @ 368514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3684f4 │ │ │ │ + ldr r0, [pc, #1024] @ 368518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3684f8 │ │ │ │ + ldr r0, [pc, #1016] @ 36851c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3684fc │ │ │ │ + ldr r0, [pc, #1008] @ 368520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 368500 │ │ │ │ + ldr r0, [pc, #1000] @ 368524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 368504 │ │ │ │ + ldr r0, [pc, #992] @ 368528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 368508 │ │ │ │ + ldr r0, [pc, #984] @ 36852c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 36850c │ │ │ │ + ldr r0, [pc, #976] @ 368530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 368510 │ │ │ │ + ldr r0, [pc, #968] @ 368534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 368514 │ │ │ │ + ldr r0, [pc, #960] @ 368538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 368518 │ │ │ │ + ldr r0, [pc, #952] @ 36853c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 36851c │ │ │ │ + ldr r0, [pc, #944] @ 368540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 368520 │ │ │ │ + ldr r0, [pc, #936] @ 368544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 368524 │ │ │ │ + ldr r0, [pc, #928] @ 368548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 368528 │ │ │ │ + ldr r0, [pc, #920] @ 36854c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 36852c │ │ │ │ + ldr r0, [pc, #912] @ 368550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 368530 │ │ │ │ + ldr r0, [pc, #904] @ 368554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 368534 │ │ │ │ + ldr r0, [pc, #896] @ 368558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 368538 │ │ │ │ + ldr r0, [pc, #888] @ 36855c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 36853c │ │ │ │ + ldr r0, [pc, #880] @ 368560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 368540 │ │ │ │ + ldr r0, [pc, #872] @ 368564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 368544 │ │ │ │ + ldr r0, [pc, #864] @ 368568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 368548 │ │ │ │ + ldr r0, [pc, #856] @ 36856c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 36854c │ │ │ │ + ldr r0, [pc, #848] @ 368570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 368550 │ │ │ │ + ldr r0, [pc, #840] @ 368574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 368554 │ │ │ │ + ldr r0, [pc, #832] @ 368578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 368558 │ │ │ │ + ldr r0, [pc, #824] @ 36857c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 36855c │ │ │ │ + ldr r0, [pc, #816] @ 368580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #808] @ 368560 │ │ │ │ + ldr r3, [pc, #808] @ 368584 │ │ │ │ sub r0, r0, #1344 @ 0x540 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #76 @ 0x4c │ │ │ │ - bhi 368250 │ │ │ │ + bhi 368274 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #780] @ 368564 │ │ │ │ + ldr r0, [pc, #780] @ 368588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #772] @ 368568 │ │ │ │ + ldr r0, [pc, #772] @ 36858c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #764] @ 36856c │ │ │ │ + ldr r0, [pc, #764] @ 368590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #756] @ 368570 │ │ │ │ + ldr r0, [pc, #756] @ 368594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #748] @ 368574 │ │ │ │ + ldr r0, [pc, #748] @ 368598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #740] @ 368578 │ │ │ │ + ldr r0, [pc, #740] @ 36859c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #732] @ 36857c │ │ │ │ + ldr r0, [pc, #732] @ 3685a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #724] @ 368580 │ │ │ │ + ldr r0, [pc, #724] @ 3685a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #716] @ 368584 │ │ │ │ + ldr r0, [pc, #716] @ 3685a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #708] @ 368588 │ │ │ │ + ldr r0, [pc, #708] @ 3685ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #700] @ 36858c │ │ │ │ + ldr r0, [pc, #700] @ 3685b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #692] @ 368590 │ │ │ │ + ldr r0, [pc, #692] @ 3685b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #684] @ 368594 │ │ │ │ + ldr r0, [pc, #684] @ 3685b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #676] @ 368598 │ │ │ │ + ldr r0, [pc, #676] @ 3685bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #668] @ 36859c │ │ │ │ + ldr r0, [pc, #668] @ 3685c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #660] @ 3685a0 │ │ │ │ + ldr r0, [pc, #660] @ 3685c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #652] @ 3685a4 │ │ │ │ + ldr r0, [pc, #652] @ 3685c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #644] @ 3685a8 │ │ │ │ + ldr r0, [pc, #644] @ 3685cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #636] @ 3685ac │ │ │ │ + ldr r0, [pc, #636] @ 3685d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #1504 @ 0x5e0 │ │ │ │ - bne 368378 │ │ │ │ - ldr r0, [pc, #620] @ 3685b0 │ │ │ │ + bne 36839c │ │ │ │ + ldr r0, [pc, #620] @ 3685d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #612] @ 3685b4 │ │ │ │ + ldr r3, [pc, #612] @ 3685d8 │ │ │ │ cmp r0, r3 │ │ │ │ - bne 368390 │ │ │ │ - ldr r0, [pc, #604] @ 3685b8 │ │ │ │ + bne 3683b4 │ │ │ │ + ldr r0, [pc, #604] @ 3685dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #596] @ 3685bc │ │ │ │ + ldr r0, [pc, #596] @ 3685e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #588] @ 3685c0 │ │ │ │ + ldr r0, [pc, #588] @ 3685e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #580] @ 3685c4 │ │ │ │ + ldr r0, [pc, #580] @ 3685e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #572] @ 3685c8 │ │ │ │ + ldr r0, [pc, #572] @ 3685ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #564] @ 3685cc │ │ │ │ + ldr r0, [pc, #564] @ 3685f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq r9, lr, r0, asr #3 │ │ │ │ - addseq r9, lr, ip, lsl #3 │ │ │ │ - addseq r9, lr, r4, asr r1 │ │ │ │ - addseq r9, lr, ip, lsl r1 │ │ │ │ - addseq r9, lr, r8, ror #1 │ │ │ │ - ldrheq r9, [lr], r4 │ │ │ │ - addseq r9, lr, r0, lsl #1 │ │ │ │ - addseq r9, lr, r8, asr #32 │ │ │ │ - addseq r9, lr, r0, lsl r0 │ │ │ │ - @ instruction: 0x009e8fd8 │ │ │ │ - addseq r8, lr, r0, lsr #31 │ │ │ │ - addseq r8, lr, r4, ror pc │ │ │ │ - addseq r8, lr, ip, asr #30 │ │ │ │ - addseq r8, lr, r8, lsl pc │ │ │ │ - addseq r8, lr, r4, ror #29 │ │ │ │ - @ instruction: 0x009e8eb0 │ │ │ │ - addseq r8, lr, ip, ror lr │ │ │ │ - addseq r8, lr, r8, asr #28 │ │ │ │ - addseq r8, lr, r4, lsl lr │ │ │ │ - addseq r8, lr, r0, ror #27 │ │ │ │ - addseq r8, lr, ip, lsr #27 │ │ │ │ - addseq r8, lr, r8, ror sp │ │ │ │ - addseq r8, lr, r4, asr #26 │ │ │ │ - addseq r8, lr, r0, lsl sp │ │ │ │ - addseq r8, lr, r0, ror #25 │ │ │ │ - @ instruction: 0x009e8cb0 │ │ │ │ - addseq r8, lr, r4, lsl #25 │ │ │ │ - addseq r8, lr, r0, asr ip │ │ │ │ - addseq r8, lr, ip, lsl ip │ │ │ │ - addseq r8, lr, ip, lsr r9 │ │ │ │ - addseq r8, lr, r0, lsl r9 │ │ │ │ - @ instruction: 0x009e88dc │ │ │ │ - addseq r8, lr, r8, lsr #17 │ │ │ │ - addseq r8, lr, r4, ror r8 │ │ │ │ - addseq r8, lr, ip, lsr r8 │ │ │ │ - addseq r8, lr, r8, lsl r8 │ │ │ │ - addseq r8, lr, r4, ror #15 │ │ │ │ - @ instruction: 0x009e87b4 │ │ │ │ - umullseq r8, lr, r0, r7 │ │ │ │ - addseq r8, lr, ip, ror #14 │ │ │ │ - addseq r8, lr, r8, asr #14 │ │ │ │ - addseq r8, lr, r4, lsr #14 │ │ │ │ - addseq r8, lr, r0, lsl #14 │ │ │ │ - @ instruction: 0x009e86dc │ │ │ │ - @ instruction: 0x009e86b8 │ │ │ │ - umullseq r8, lr, r4, r6 │ │ │ │ - addseq r8, lr, ip, asr r6 │ │ │ │ - addseq r8, lr, r4, lsr r6 │ │ │ │ - addseq r8, lr, ip, lsl #12 │ │ │ │ - addseq r8, lr, r8, ror #11 │ │ │ │ - addseq r8, lr, r8, asr #11 │ │ │ │ - addseq r8, lr, r8, lsr #11 │ │ │ │ - addseq r8, lr, ip, lsl #11 │ │ │ │ - addseq r8, lr, r4, ror #10 │ │ │ │ - addseq r8, lr, r0, asr #10 │ │ │ │ - addseq r8, lr, r8, lsl r5 │ │ │ │ - @ instruction: 0x009e84f4 │ │ │ │ - @ instruction: 0x009e84d0 │ │ │ │ - addseq r8, lr, ip, lsr #9 │ │ │ │ - addseq r8, lr, ip, lsl #9 │ │ │ │ - addseq r8, lr, ip, ror #8 │ │ │ │ - addseq r8, lr, r8, asr #8 │ │ │ │ - addseq r8, lr, r4, lsr #8 │ │ │ │ - addseq r8, lr, r0, lsl #8 │ │ │ │ - @ instruction: 0x009e83dc │ │ │ │ - @ instruction: 0x009e83b4 │ │ │ │ - addseq r8, lr, ip, lsl #7 │ │ │ │ - addseq r8, lr, r4, ror #6 │ │ │ │ - addseq r8, lr, r4, lsr r3 │ │ │ │ - addseq r8, lr, r0, lsl r3 │ │ │ │ - @ instruction: 0x009e82d4 │ │ │ │ - addseq r8, lr, ip, lsr #5 │ │ │ │ - addseq r8, lr, r4, lsl #5 │ │ │ │ - addseq r8, lr, r0, ror #4 │ │ │ │ - addseq r8, lr, ip, lsr r2 │ │ │ │ - addseq r8, lr, r8, lsl r2 │ │ │ │ - addseq r8, lr, r0, ror #3 │ │ │ │ - @ instruction: 0x009e81bc │ │ │ │ - umullseq r8, lr, r4, r1 │ │ │ │ - addseq r8, lr, r8, ror #2 │ │ │ │ - addseq r8, lr, r4, asr #2 │ │ │ │ - addseq r8, lr, r0, lsr #2 │ │ │ │ - addseq r8, lr, r8, ror #1 │ │ │ │ - addseq r8, lr, r0, asr #1 │ │ │ │ - umullseq r8, lr, r8, r0 │ │ │ │ - addseq r8, lr, r4, ror r0 │ │ │ │ - addseq r8, lr, r0, asr r0 │ │ │ │ - addseq r8, lr, ip, lsr #32 │ │ │ │ - addseq r8, lr, r8 │ │ │ │ - addseq r7, lr, r4, ror #31 │ │ │ │ - @ instruction: 0x009e7fbc │ │ │ │ - umullseq r7, lr, r0, pc @ │ │ │ │ - addseq r7, lr, ip, ror #30 │ │ │ │ - addseq r7, lr, r4, asr #30 │ │ │ │ - addseq r7, lr, r0, lsl pc │ │ │ │ - @ instruction: 0x009e7ed8 │ │ │ │ - @ instruction: 0x009e7eb8 │ │ │ │ - umullseq r7, lr, r8, lr │ │ │ │ - addseq r7, lr, r8, ror #28 │ │ │ │ - addseq r7, lr, r8, lsr lr │ │ │ │ - addseq r7, lr, r8, lsl #28 │ │ │ │ - @ instruction: 0x009e7dd8 │ │ │ │ - addseq r7, lr, r8, lsr #27 │ │ │ │ - addseq r7, lr, r0, ror sp │ │ │ │ - addseq r7, lr, r4, asr #26 │ │ │ │ - addseq r7, lr, r0, lsl sp │ │ │ │ - addseq r7, lr, ip, ror #25 │ │ │ │ - @ instruction: 0x009e7cd0 │ │ │ │ - @ instruction: 0x009e7cb0 │ │ │ │ - addseq r8, lr, r0, lsl #16 │ │ │ │ - addseq lr, lr, r4, lsl ip │ │ │ │ - addseq r8, lr, r0, lsl r8 │ │ │ │ - addseq r7, lr, ip, ror #24 │ │ │ │ - @ instruction: 0x00b093b6 │ │ │ │ - addseq r7, lr, r8, asr fp │ │ │ │ - addseq r8, lr, r4, asr r7 │ │ │ │ - addseq r8, lr, r4, lsr #14 │ │ │ │ - addseq r8, lr, ip, ror #13 │ │ │ │ - addseq r8, lr, r0, asr #13 │ │ │ │ - umullseq r8, lr, r4, r6 │ │ │ │ - addseq r8, lr, r4, ror r6 │ │ │ │ - addseq r8, lr, ip, asr #12 │ │ │ │ - addseq r8, lr, r4, lsr #12 │ │ │ │ - addseq r8, lr, r0, lsl #12 │ │ │ │ - @ instruction: 0x009e85d8 │ │ │ │ - @ instruction: 0x009e85b8 │ │ │ │ - addseq r8, lr, ip, lsl #11 │ │ │ │ + @ instruction: 0x009e91bc │ │ │ │ + addseq r9, lr, r8, lsl #3 │ │ │ │ + addseq r9, lr, r0, asr r1 │ │ │ │ + addseq r9, lr, r8, lsl r1 │ │ │ │ + addseq r9, lr, r4, ror #1 │ │ │ │ + ldrheq r9, [lr], r0 │ │ │ │ + addseq r9, lr, ip, ror r0 │ │ │ │ + addseq r9, lr, r4, asr #32 │ │ │ │ + addseq r9, lr, ip │ │ │ │ + @ instruction: 0x009e8fd4 │ │ │ │ + umullseq r8, lr, ip, pc @ │ │ │ │ + addseq r8, lr, r0, ror pc │ │ │ │ + addseq r8, lr, r8, asr #30 │ │ │ │ + addseq r8, lr, r4, lsl pc │ │ │ │ + addseq r8, lr, r0, ror #29 │ │ │ │ + addseq r8, lr, ip, lsr #29 │ │ │ │ + addseq r8, lr, r8, ror lr │ │ │ │ + addseq r8, lr, r4, asr #28 │ │ │ │ + addseq r8, lr, r0, lsl lr │ │ │ │ + @ instruction: 0x009e8ddc │ │ │ │ + addseq r8, lr, r8, lsr #27 │ │ │ │ + addseq r8, lr, r4, ror sp │ │ │ │ + addseq r8, lr, r0, asr #26 │ │ │ │ + addseq r8, lr, ip, lsl #26 │ │ │ │ + @ instruction: 0x009e8cdc │ │ │ │ + addseq r8, lr, ip, lsr #25 │ │ │ │ + addseq r8, lr, r0, lsl #25 │ │ │ │ + addseq r8, lr, ip, asr #24 │ │ │ │ + addseq r8, lr, r8, lsl ip │ │ │ │ + addseq r8, lr, r8, lsr r9 │ │ │ │ + addseq r8, lr, ip, lsl #18 │ │ │ │ + @ instruction: 0x009e88d8 │ │ │ │ + addseq r8, lr, r4, lsr #17 │ │ │ │ + addseq r8, lr, r0, ror r8 │ │ │ │ + addseq r8, lr, r8, lsr r8 │ │ │ │ + addseq r8, lr, r4, lsl r8 │ │ │ │ + addseq r8, lr, r0, ror #15 │ │ │ │ + @ instruction: 0x009e87b0 │ │ │ │ + addseq r8, lr, ip, lsl #15 │ │ │ │ + addseq r8, lr, r8, ror #14 │ │ │ │ + addseq r8, lr, r4, asr #14 │ │ │ │ + addseq r8, lr, r0, lsr #14 │ │ │ │ + @ instruction: 0x009e86fc │ │ │ │ + @ instruction: 0x009e86d8 │ │ │ │ + @ instruction: 0x009e86b4 │ │ │ │ + umullseq r8, lr, r0, r6 │ │ │ │ + addseq r8, lr, r8, asr r6 │ │ │ │ + addseq r8, lr, r0, lsr r6 │ │ │ │ + addseq r8, lr, r8, lsl #12 │ │ │ │ + addseq r8, lr, r4, ror #11 │ │ │ │ + addseq r8, lr, r4, asr #11 │ │ │ │ + addseq r8, lr, r4, lsr #11 │ │ │ │ + addseq r8, lr, r8, lsl #11 │ │ │ │ addseq r8, lr, r0, ror #10 │ │ │ │ - addseq r8, lr, r4, lsr r5 │ │ │ │ - addseq r8, lr, r4, lsl #10 │ │ │ │ - @ instruction: 0x009e84d4 │ │ │ │ - addseq r8, lr, r0, lsl #9 │ │ │ │ - umullseq r8, lr, r8, r4 │ │ │ │ - addseq r8, lr, r0, lsr #13 │ │ │ │ + addseq r8, lr, ip, lsr r5 │ │ │ │ + addseq r8, lr, r4, lsl r5 │ │ │ │ + @ instruction: 0x009e84f0 │ │ │ │ + addseq r8, lr, ip, asr #9 │ │ │ │ + addseq r8, lr, r8, lsr #9 │ │ │ │ + addseq r8, lr, r8, lsl #9 │ │ │ │ + addseq r8, lr, r8, ror #8 │ │ │ │ + addseq r8, lr, r4, asr #8 │ │ │ │ + addseq r8, lr, r0, lsr #8 │ │ │ │ + @ instruction: 0x009e83fc │ │ │ │ + @ instruction: 0x009e83d8 │ │ │ │ + @ instruction: 0x009e83b0 │ │ │ │ + addseq r8, lr, r8, lsl #7 │ │ │ │ + addseq r8, lr, r0, ror #6 │ │ │ │ + addseq r8, lr, r0, lsr r3 │ │ │ │ + addseq r8, lr, ip, lsl #6 │ │ │ │ + @ instruction: 0x009e82d0 │ │ │ │ + addseq r8, lr, r8, lsr #5 │ │ │ │ + addseq r8, lr, r0, lsl #5 │ │ │ │ + addseq r8, lr, ip, asr r2 │ │ │ │ + addseq r8, lr, r8, lsr r2 │ │ │ │ + addseq r8, lr, r4, lsl r2 │ │ │ │ + @ instruction: 0x009e81dc │ │ │ │ + @ instruction: 0x009e81b8 │ │ │ │ + umullseq r8, lr, r0, r1 │ │ │ │ + addseq r8, lr, r4, ror #2 │ │ │ │ + addseq r8, lr, r0, asr #2 │ │ │ │ + addseq r8, lr, ip, lsl r1 │ │ │ │ + addseq r8, lr, r4, ror #1 │ │ │ │ + ldrheq r8, [lr], ip │ │ │ │ + umullseq r8, lr, r4, r0 │ │ │ │ + addseq r8, lr, r0, ror r0 │ │ │ │ + addseq r8, lr, ip, asr #32 │ │ │ │ + addseq r8, lr, r8, lsr #32 │ │ │ │ + addseq r8, lr, r4 │ │ │ │ + addseq r7, lr, r0, ror #31 │ │ │ │ + @ instruction: 0x009e7fb8 │ │ │ │ + addseq r7, lr, ip, lsl #31 │ │ │ │ + addseq r7, lr, r8, ror #30 │ │ │ │ + addseq r7, lr, r0, asr #30 │ │ │ │ + addseq r7, lr, ip, lsl #30 │ │ │ │ + @ instruction: 0x009e7ed4 │ │ │ │ + @ instruction: 0x009e7eb4 │ │ │ │ + umullseq r7, lr, r4, lr │ │ │ │ + addseq r7, lr, r4, ror #28 │ │ │ │ + addseq r7, lr, r4, lsr lr │ │ │ │ + addseq r7, lr, r4, lsl #28 │ │ │ │ + @ instruction: 0x009e7dd4 │ │ │ │ + addseq r7, lr, r4, lsr #27 │ │ │ │ + addseq r7, lr, ip, ror #26 │ │ │ │ + addseq r7, lr, r0, asr #26 │ │ │ │ + addseq r7, lr, ip, lsl #26 │ │ │ │ + addseq r7, lr, r8, ror #25 │ │ │ │ + addseq r7, lr, ip, asr #25 │ │ │ │ + addseq r7, lr, ip, lsr #25 │ │ │ │ + @ instruction: 0x009e87fc │ │ │ │ + addseq lr, lr, r0, lsl ip │ │ │ │ + addseq r8, lr, ip, lsl #16 │ │ │ │ + addseq r7, lr, r8, ror #24 │ │ │ │ + @ instruction: 0x00b093b2 │ │ │ │ + addseq r7, lr, r4, asr fp │ │ │ │ + addseq r8, lr, r0, asr r7 │ │ │ │ + addseq r8, lr, r0, lsr #14 │ │ │ │ + addseq r8, lr, r8, ror #13 │ │ │ │ + @ instruction: 0x009e86bc │ │ │ │ + umullseq r8, lr, r0, r6 │ │ │ │ + addseq r8, lr, r0, ror r6 │ │ │ │ + addseq r8, lr, r8, asr #12 │ │ │ │ + addseq r8, lr, r0, lsr #12 │ │ │ │ + @ instruction: 0x009e85fc │ │ │ │ + @ instruction: 0x009e85d4 │ │ │ │ + @ instruction: 0x009e85b4 │ │ │ │ + addseq r8, lr, r8, lsl #11 │ │ │ │ + addseq r8, lr, ip, asr r5 │ │ │ │ + addseq r8, lr, r0, lsr r5 │ │ │ │ + addseq r8, lr, r0, lsl #10 │ │ │ │ + @ instruction: 0x009e84d0 │ │ │ │ + addseq r8, lr, ip, ror r4 │ │ │ │ + umullseq r8, lr, r4, r4 │ │ │ │ + umullseq r8, lr, ip, r6 │ │ │ │ andeq r0, r0, ip, ror #27 │ │ │ │ - @ instruction: 0x009e8ed0 │ │ │ │ - addseq r7, lr, ip, lsl fp │ │ │ │ - addseq r7, lr, ip, lsr sl │ │ │ │ - addseq r7, lr, r0, lsr sl │ │ │ │ - addseq r7, lr, r4, lsr #20 │ │ │ │ - addseq r7, lr, r8, lsl sl │ │ │ │ + addseq r8, lr, ip, asr #29 │ │ │ │ + addseq r7, lr, r8, lsl fp │ │ │ │ + addseq r7, lr, r8, lsr sl │ │ │ │ + addseq r7, lr, ip, lsr #20 │ │ │ │ + addseq r7, lr, r0, lsr #20 │ │ │ │ + addseq r7, lr, r4, lsl sl │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ - ldr ip, [pc, #4060] @ 3695c4 │ │ │ │ + ldr ip, [pc, #4060] @ 3695e8 │ │ │ │ sub sp, sp, #12 │ │ │ │ cmp r1, ip │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 3686b0 │ │ │ │ - ldr r2, [pc, #4036] @ 3695c8 │ │ │ │ + bhi 3686d4 │ │ │ │ + ldr r2, [pc, #4036] @ 3695ec │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 368fbc │ │ │ │ + bhi 368fe0 │ │ │ │ cmp r1, #764 @ 0x2fc │ │ │ │ - bhi 368788 │ │ │ │ + bhi 3687ac │ │ │ │ cmp r1, #740 @ 0x2e4 │ │ │ │ - bcs 36abd4 │ │ │ │ + bcs 36abf8 │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - bhi 368994 │ │ │ │ + bhi 3689b8 │ │ │ │ cmp r1, #580 @ 0x244 │ │ │ │ - bcs 36aca4 │ │ │ │ + bcs 36acc8 │ │ │ │ cmp r1, #520 @ 0x208 │ │ │ │ - bhi 36a644 │ │ │ │ + bhi 36a668 │ │ │ │ cmp r1, #492 @ 0x1ec │ │ │ │ - bcs 36a918 │ │ │ │ + bcs 36a93c │ │ │ │ cmp r1, #288 @ 0x120 │ │ │ │ - bhi 368c78 │ │ │ │ + bhi 368c9c │ │ │ │ cmp r1, #264 @ 0x108 │ │ │ │ - bcc 36ad94 │ │ │ │ + bcc 36adb8 │ │ │ │ sub r3, r1, #264 @ 0x108 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r7, #1 │ │ │ │ lsl r3, r7, r3 │ │ │ │ - ldr r2, [pc, #3944] @ 3695cc │ │ │ │ + ldr r2, [pc, #3944] @ 3695f0 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 368750 │ │ │ │ + bne 368774 │ │ │ │ cmp r1, #268 @ 0x10c │ │ │ │ - beq 36bf20 │ │ │ │ + beq 36bf44 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - ldr r2, [pc, #3916] @ 3695d0 │ │ │ │ + beq 368a08 │ │ │ │ + ldr r2, [pc, #3916] @ 3695f4 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3900] @ 3695d4 │ │ │ │ + ldr r2, [pc, #3900] @ 3695f8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3872] @ 3695d8 │ │ │ │ + ldr r3, [pc, #3872] @ 3695fc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3687d4 │ │ │ │ + bhi 3687f8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bce4 │ │ │ │ - ldr r3, [pc, #3852] @ 3695dc │ │ │ │ + bhi 36bd08 │ │ │ │ + ldr r3, [pc, #3852] @ 369600 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368860 │ │ │ │ + bhi 368884 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b598 │ │ │ │ - ldr r3, [pc, #3832] @ 3695e0 │ │ │ │ + bhi 36b5bc │ │ │ │ + ldr r3, [pc, #3832] @ 369604 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368a08 │ │ │ │ + bhi 368a2c │ │ │ │ cmp r1, #13952 @ 0x3680 │ │ │ │ - bcs 36b578 │ │ │ │ + bcs 36b59c │ │ │ │ sub r3, r3, #160 @ 0xa0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368d68 │ │ │ │ + bhi 368d8c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bdf0 │ │ │ │ + bhi 36be14 │ │ │ │ sub r3, r3, #67 @ 0x43 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36ae14 │ │ │ │ + bhi 36ae38 │ │ │ │ cmp r1, #13696 @ 0x3580 │ │ │ │ - bcs 36bdd0 │ │ │ │ + bcs 36bdf4 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bda4 │ │ │ │ + bhi 36bdc8 │ │ │ │ cmp r1, #13632 @ 0x3540 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #13632 @ 0x3540 │ │ │ │ - ldr r2, [pc, #3748] @ 3695e4 │ │ │ │ + ldr r2, [pc, #3748] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - ldr r2, [pc, #3728] @ 3695e8 │ │ │ │ + beq 368a08 │ │ │ │ + ldr r2, [pc, #3728] @ 36960c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3708] @ 3695ec │ │ │ │ + ldr r2, [pc, #3708] @ 369610 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #2144 @ 0x860 │ │ │ │ - bhi 3688d4 │ │ │ │ - ldr r2, [pc, #3672] @ 3695f0 │ │ │ │ + bhi 3688f8 │ │ │ │ + ldr r2, [pc, #3672] @ 369614 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 36b528 │ │ │ │ - ldr r2, [pc, #3664] @ 3695f4 │ │ │ │ + bhi 36b54c │ │ │ │ + ldr r2, [pc, #3664] @ 369618 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 36a458 │ │ │ │ + bhi 36a47c │ │ │ │ cmp r1, #1360 @ 0x550 │ │ │ │ - bcc 36c0c8 │ │ │ │ - ldr r3, [pc, #3648] @ 3695f8 │ │ │ │ + bcc 36c0ec │ │ │ │ + ldr r3, [pc, #3648] @ 36961c │ │ │ │ sub r1, r1, #1360 @ 0x550 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #60 @ 0x3c │ │ │ │ - bhi 3689e4 │ │ │ │ + bhi 368a08 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3616] @ 3695fc │ │ │ │ + ldr r3, [pc, #3616] @ 369620 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368920 │ │ │ │ + bhi 368944 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b650 │ │ │ │ - ldr r3, [pc, #3596] @ 369600 │ │ │ │ + bhi 36b674 │ │ │ │ + ldr r3, [pc, #3596] @ 369624 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368b38 │ │ │ │ + bhi 368b5c │ │ │ │ cmp r1, #15360 @ 0x3c00 │ │ │ │ - bcs 36b630 │ │ │ │ + bcs 36b654 │ │ │ │ sub r3, r3, #160 @ 0xa0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368e58 │ │ │ │ + bhi 368e7c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bd54 │ │ │ │ + bhi 36bd78 │ │ │ │ sub r3, r3, #67 @ 0x43 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36af78 │ │ │ │ + bhi 36af9c │ │ │ │ cmp r1, #15104 @ 0x3b00 │ │ │ │ - bcs 36bd34 │ │ │ │ + bcs 36bd58 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bd08 │ │ │ │ + bhi 36bd2c │ │ │ │ cmp r1, #15040 @ 0x3ac0 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #15040 @ 0x3ac0 │ │ │ │ - ldr r2, [pc, #3480] @ 3695e4 │ │ │ │ + ldr r2, [pc, #3480] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #3484] @ 369604 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #3484] @ 369628 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368a70 │ │ │ │ + bhi 368a94 │ │ │ │ cmp r1, #14656 @ 0x3940 │ │ │ │ - bcs 36b424 │ │ │ │ + bcs 36b448 │ │ │ │ sub r3, r3, #160 @ 0xa0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368ccc │ │ │ │ + bhi 368cf0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b4bc │ │ │ │ + bhi 36b4e0 │ │ │ │ sub r3, r3, #67 @ 0x43 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36ae50 │ │ │ │ + bhi 36ae74 │ │ │ │ cmp r1, #14400 @ 0x3840 │ │ │ │ - bcs 36b49c │ │ │ │ + bcs 36b4c0 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b470 │ │ │ │ + bhi 36b494 │ │ │ │ cmp r1, #14336 @ 0x3800 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #14336 @ 0x3800 │ │ │ │ - ldr r2, [pc, #3364] @ 3695e4 │ │ │ │ + ldr r2, [pc, #3364] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #3372] @ 369608 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #3372] @ 36962c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368ad8 │ │ │ │ + bhi 368afc │ │ │ │ cmp r1, #2368 @ 0x940 │ │ │ │ - bcs 36b1fc │ │ │ │ + bcs 36b220 │ │ │ │ sub r3, r3, #208 @ 0xd0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368c30 │ │ │ │ + bhi 368c54 │ │ │ │ cmp r1, #2160 @ 0x870 │ │ │ │ - bcc 3689e4 │ │ │ │ - ldr r3, [pc, #3336] @ 36960c │ │ │ │ + bcc 368a08 │ │ │ │ + ldr r3, [pc, #3336] @ 369630 │ │ │ │ sub r1, r1, #2160 @ 0x870 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ + bhi 368a08 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3304] @ 369610 │ │ │ │ + ldr r3, [pc, #3304] @ 369634 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368ba0 │ │ │ │ + bhi 368bc4 │ │ │ │ cmp r1, #16064 @ 0x3ec0 │ │ │ │ - bcs 36b708 │ │ │ │ + bcs 36b72c │ │ │ │ sub r3, r3, #160 @ 0xa0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368ea0 │ │ │ │ + bhi 368ec4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bc98 │ │ │ │ + bhi 36bcbc │ │ │ │ sub r3, r3, #67 @ 0x43 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36afb4 │ │ │ │ + bhi 36afd8 │ │ │ │ cmp r1, #15808 @ 0x3dc0 │ │ │ │ - bcs 36bc78 │ │ │ │ + bcs 36bc9c │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bc4c │ │ │ │ + bhi 36bc70 │ │ │ │ cmp r1, #15744 @ 0x3d80 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #15744 @ 0x3d80 │ │ │ │ - ldr r2, [pc, #3172] @ 3695e4 │ │ │ │ + ldr r2, [pc, #3172] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ cmp r1, #692 @ 0x2b4 │ │ │ │ - bhi 369508 │ │ │ │ + bhi 36952c │ │ │ │ cmp r1, #672 @ 0x2a0 │ │ │ │ - bcs 368c0c │ │ │ │ + bcs 368c30 │ │ │ │ cmp r1, #636 @ 0x27c │ │ │ │ - bhi 36ab3c │ │ │ │ + bhi 36ab60 │ │ │ │ cmp r1, #616 @ 0x268 │ │ │ │ - bcc 36ad78 │ │ │ │ + bcc 36ad9c │ │ │ │ sub r3, r1, #616 @ 0x268 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #3140] @ 369614 │ │ │ │ + ldr r2, [pc, #3140] @ 369638 │ │ │ │ tst r3, r2 │ │ │ │ - bne 368750 │ │ │ │ + bne 368774 │ │ │ │ cmp r1, #620 @ 0x26c │ │ │ │ - beq 36c000 │ │ │ │ + beq 36c024 │ │ │ │ tst r3, #1 │ │ │ │ - bne 36b024 │ │ │ │ - ldr r2, [pc, #3116] @ 369618 │ │ │ │ + bne 36b048 │ │ │ │ + ldr r2, [pc, #3116] @ 36963c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - ldr r3, [pc, #3084] @ 36961c │ │ │ │ + ldr r3, [pc, #3084] @ 369640 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368db0 │ │ │ │ + bhi 368dd4 │ │ │ │ cmp r1, #14144 @ 0x3740 │ │ │ │ - bcs 36b6c0 │ │ │ │ + bcs 36b6e4 │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36ae8c │ │ │ │ + bhi 36aeb0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b69c │ │ │ │ + bhi 36b6c0 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b674 │ │ │ │ + bhi 36b698 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3689e4 │ │ │ │ + bls 368a08 │ │ │ │ sub r3, r1, #13952 @ 0x3680 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2952] @ 3695e4 │ │ │ │ + ldr r2, [pc, #2952] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2984] @ 369620 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2984] @ 369644 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368e04 │ │ │ │ + bhi 368e28 │ │ │ │ cmp r1, #14848 @ 0x3a00 │ │ │ │ - bcs 36b7e8 │ │ │ │ + bcs 36b80c │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36af44 │ │ │ │ + bhi 36af68 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b7c4 │ │ │ │ + bhi 36b7e8 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b79c │ │ │ │ + bhi 36b7c0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3689e4 │ │ │ │ + bls 368a08 │ │ │ │ sub r3, r1, #14656 @ 0x3940 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2848] @ 3695e4 │ │ │ │ + ldr r2, [pc, #2848] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2884] @ 369624 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2884] @ 369648 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368d14 │ │ │ │ + bhi 368d38 │ │ │ │ cmp r1, #13440 @ 0x3480 │ │ │ │ - bcs 36bb68 │ │ │ │ + bcs 36bb8c │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36aec0 │ │ │ │ + bhi 36aee4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b268 │ │ │ │ - ldr r3, [pc, #2844] @ 369628 │ │ │ │ + bhi 36b28c │ │ │ │ + ldr r3, [pc, #2844] @ 36964c │ │ │ │ cmp r1, r3 │ │ │ │ - beq 36920c │ │ │ │ + beq 369230 │ │ │ │ sub r3, r1, #13312 @ 0x3400 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #2744] @ 3695e4 │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #2744] @ 369608 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2796] @ 36962c │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2796] @ 369650 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368f30 │ │ │ │ + bhi 368f54 │ │ │ │ cmp r1, #15552 @ 0x3cc0 │ │ │ │ - bcs 36be60 │ │ │ │ + bcs 36be84 │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36aff0 │ │ │ │ + bhi 36b014 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36be3c │ │ │ │ + bhi 36be60 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36be14 │ │ │ │ + bhi 36be38 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3689e4 │ │ │ │ + bls 368a08 │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2648] @ 3695e4 │ │ │ │ + ldr r2, [pc, #2648] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2696] @ 369630 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2696] @ 369654 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 368ee8 │ │ │ │ + bhi 368f0c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bc28 │ │ │ │ + bhi 36bc4c │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bc00 │ │ │ │ + bhi 36bc24 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bbdc │ │ │ │ + bhi 36bc00 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bbb4 │ │ │ │ + bhi 36bbd8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3689e4 │ │ │ │ + bls 368a08 │ │ │ │ sub r3, r1, #16064 @ 0x3ec0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2540] @ 3695e4 │ │ │ │ + ldr r2, [pc, #2540] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2592] @ 369634 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2592] @ 369658 │ │ │ │ sub r1, r1, #672 @ 0x2a0 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #20 │ │ │ │ - bhi 3689e4 │ │ │ │ + bhi 368a08 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2560] @ 369638 │ │ │ │ + ldr r3, [pc, #2560] @ 36965c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36af10 │ │ │ │ + bhi 36af34 │ │ │ │ cmp r1, #2272 @ 0x8e0 │ │ │ │ - bcs 36b508 │ │ │ │ + bcs 36b52c │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 36c0f0 │ │ │ │ + bls 36c114 │ │ │ │ sub r3, r1, #2240 @ 0x8c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #2424] @ 3695e4 │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #2424] @ 369608 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ cmp r1, #308 @ 0x134 │ │ │ │ - beq 36b024 │ │ │ │ - bhi 36b05c │ │ │ │ + beq 36b048 │ │ │ │ + bhi 36b080 │ │ │ │ cmp r1, #292 @ 0x124 │ │ │ │ - beq 36bed8 │ │ │ │ + beq 36befc │ │ │ │ cmp r1, #304 @ 0x130 │ │ │ │ - bne 3689e4 │ │ │ │ - ldr r2, [pc, #2464] @ 36963c │ │ │ │ + bne 368a08 │ │ │ │ + ldr r2, [pc, #2464] @ 369660 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2444] @ 369640 │ │ │ │ + ldr r2, [pc, #2444] @ 369664 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2416] @ 369644 │ │ │ │ + ldr r3, [pc, #2416] @ 369668 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b89c │ │ │ │ + bhi 36b8c0 │ │ │ │ cmp r1, #14592 @ 0x3900 │ │ │ │ - bcs 36b87c │ │ │ │ + bcs 36b8a0 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b300 │ │ │ │ + bhi 36b324 │ │ │ │ cmp r1, #14528 @ 0x38c0 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #14528 @ 0x38c0 │ │ │ │ - ldr r2, [pc, #2276] @ 3695e4 │ │ │ │ + ldr r2, [pc, #2276] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2348] @ 369648 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2348] @ 36966c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bb40 │ │ │ │ + bhi 36bb64 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b8c8 │ │ │ │ + bhi 36b8ec │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b384 │ │ │ │ + bhi 36b3a8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3689e4 │ │ │ │ + bls 368a08 │ │ │ │ sub r3, r1, #13440 @ 0x3480 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2192] @ 3695e4 │ │ │ │ + ldr r2, [pc, #2192] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2268] @ 36964c │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2268] @ 369670 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b3f8 │ │ │ │ + bhi 36b41c │ │ │ │ cmp r1, #13888 @ 0x3640 │ │ │ │ - bcs 36b3d8 │ │ │ │ + bcs 36b3fc │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b3ac │ │ │ │ + bhi 36b3d0 │ │ │ │ cmp r1, #13824 @ 0x3600 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #13824 @ 0x3600 │ │ │ │ - ldr r2, [pc, #2120] @ 3695e4 │ │ │ │ + ldr r2, [pc, #2120] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2200] @ 369650 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2200] @ 369674 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b2d8 │ │ │ │ + bhi 36b2fc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b2b4 │ │ │ │ + bhi 36b2d8 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b28c │ │ │ │ + bhi 36b2b0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3689e4 │ │ │ │ + bls 368a08 │ │ │ │ sub r3, r1, #14144 @ 0x3740 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2036] @ 3695e4 │ │ │ │ + ldr r2, [pc, #2036] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2120] @ 369654 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2120] @ 369678 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b774 │ │ │ │ + bhi 36b798 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b750 │ │ │ │ + bhi 36b774 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b728 │ │ │ │ + bhi 36b74c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3689e4 │ │ │ │ + bls 368a08 │ │ │ │ sub r3, r1, #14848 @ 0x3a00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1952] @ 3695e4 │ │ │ │ + ldr r2, [pc, #1952] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2040] @ 369658 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2040] @ 36967c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b23c │ │ │ │ + bhi 36b260 │ │ │ │ cmp r1, #15296 @ 0x3bc0 │ │ │ │ - bcs 36b21c │ │ │ │ + bcs 36b240 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b1d0 │ │ │ │ + bhi 36b1f4 │ │ │ │ cmp r1, #15232 @ 0x3b80 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #15232 @ 0x3b80 │ │ │ │ - ldr r2, [pc, #1880] @ 3695e4 │ │ │ │ + ldr r2, [pc, #1880] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #1972] @ 36965c │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #1972] @ 369680 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b850 │ │ │ │ + bhi 36b874 │ │ │ │ cmp r1, #16000 @ 0x3e80 │ │ │ │ - bcs 36b830 │ │ │ │ + bcs 36b854 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b444 │ │ │ │ + bhi 36b468 │ │ │ │ cmp r1, #15936 @ 0x3e40 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #15936 @ 0x3e40 │ │ │ │ - ldr r2, [pc, #1808] @ 3695e4 │ │ │ │ + ldr r2, [pc, #1808] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #1904] @ 369660 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #1904] @ 369684 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b358 │ │ │ │ + bhi 36b37c │ │ │ │ cmp r1, #16320 @ 0x3fc0 │ │ │ │ - bcs 36bfe0 │ │ │ │ + bcs 36c004 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b32c │ │ │ │ + bhi 36b350 │ │ │ │ cmp r1, #16256 @ 0x3f80 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #16256 @ 0x3f80 │ │ │ │ - ldr r2, [pc, #1736] @ 3695e4 │ │ │ │ + ldr r2, [pc, #1736] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #1836] @ 369664 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #1836] @ 369688 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b5e0 │ │ │ │ + bhi 36b604 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b5bc │ │ │ │ + bhi 36b5e0 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b608 │ │ │ │ + bhi 36b62c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3689e4 │ │ │ │ + bls 368a08 │ │ │ │ sub r3, r1, #15552 @ 0x3cc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1652] @ 3695e4 │ │ │ │ + ldr r2, [pc, #1652] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r2, [pc, #1756] @ 369668 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r2, [pc, #1756] @ 36968c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1736] @ 36966c │ │ │ │ + ldr r2, [pc, #1736] @ 369690 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #13568 @ 0x3500 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1560] @ 3695e4 │ │ │ │ + ldr r2, [pc, #1560] @ 369608 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ cmp r1, #524 @ 0x20c │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #524 @ 0x20c │ │ │ │ - ldr r2, [pc, #1660] @ 369670 │ │ │ │ + ldr r2, [pc, #1660] @ 369694 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 368750 │ │ │ │ + bne 368774 │ │ │ │ cmp r1, #552 @ 0x228 │ │ │ │ - beq 36920c │ │ │ │ + beq 369230 │ │ │ │ cmp r1, #544 @ 0x220 │ │ │ │ - bne 3689e4 │ │ │ │ - ldr r2, [pc, #1624] @ 369674 │ │ │ │ + bne 368a08 │ │ │ │ + ldr r2, [pc, #1624] @ 369698 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1604] @ 369678 │ │ │ │ + ldr r2, [pc, #1604] @ 36969c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1576] @ 36967c │ │ │ │ + ldr r2, [pc, #1576] @ 3696a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c394 │ │ │ │ + beq 36c3b8 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 36a59c │ │ │ │ + beq 36a5c0 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c408 │ │ │ │ - ldr r2, [pc, #1528] @ 369680 │ │ │ │ + beq 36c42c │ │ │ │ + ldr r2, [pc, #1528] @ 3696a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1504] @ 369684 │ │ │ │ - ldr r7, [pc, #1504] @ 369688 │ │ │ │ + ldr r2, [pc, #1504] @ 3696a8 │ │ │ │ + ldr r7, [pc, #1504] @ 3696ac │ │ │ │ mov r3, r6 │ │ │ │ add r7, pc, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r7 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1460] @ 36968c │ │ │ │ + ldr r2, [pc, #1460] @ 3696b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1416] @ 369690 │ │ │ │ + ldr r2, [pc, #1416] @ 3696b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1372] @ 369694 │ │ │ │ + ldr r2, [pc, #1372] @ 3696b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1324] @ 369698 │ │ │ │ - ldr r7, [pc, #1324] @ 36969c │ │ │ │ + ldr r2, [pc, #1324] @ 3696bc │ │ │ │ + ldr r7, [pc, #1324] @ 3696c0 │ │ │ │ mov r3, r6 │ │ │ │ add r7, pc, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r7 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1280] @ 3696a0 │ │ │ │ + ldr r2, [pc, #1280] @ 3696c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #63 @ 0x3f │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1228] @ 3696a4 │ │ │ │ + ldr r2, [pc, #1228] @ 3696c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1208] @ 3696a8 │ │ │ │ + ldr r3, [pc, #1208] @ 3696cc │ │ │ │ and r2, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 36c848 │ │ │ │ + bhi 36c86c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1176] @ 3696ac │ │ │ │ + ldr r2, [pc, #1176] @ 3696d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1156] @ 3696b0 │ │ │ │ + ldr r2, [pc, #1156] @ 3696d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1128] @ 3696b4 │ │ │ │ + ldr r2, [pc, #1128] @ 3696d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1108] @ 3696b8 │ │ │ │ + ldr r2, [pc, #1108] @ 3696dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-33554432 @ 0xfe000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1080] @ 3696bc │ │ │ │ + ldr r2, [pc, #1080] @ 3696e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1060] @ 3696c0 │ │ │ │ + ldr r2, [pc, #1060] @ 3696e4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1032] @ 3696c4 │ │ │ │ + ldr r2, [pc, #1032] @ 3696e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1012] @ 3696c8 │ │ │ │ + ldr r3, [pc, #1012] @ 3696ec │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 36c868 │ │ │ │ + bhi 36c88c │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #980] @ 3696cc │ │ │ │ + ldr r2, [pc, #980] @ 3696f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #960] @ 3696d0 │ │ │ │ + ldr r3, [pc, #960] @ 3696f4 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 36c828 │ │ │ │ + bhi 36c84c │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #928] @ 3696d4 │ │ │ │ + ldr r2, [pc, #928] @ 3696f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #908] @ 3696d8 │ │ │ │ + ldr r2, [pc, #908] @ 3696fc │ │ │ │ and r3, r5, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 36c7b4 │ │ │ │ + bhi 36c7d8 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #872] @ 3696dc │ │ │ │ + ldr r2, [pc, #872] @ 369700 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #852] @ 3696e0 │ │ │ │ + ldr r2, [pc, #852] @ 369704 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #824] @ 3696e4 │ │ │ │ + ldr r2, [pc, #824] @ 369708 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #804] @ 3696e8 │ │ │ │ + ldr r2, [pc, #804] @ 36970c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #776] @ 3696ec │ │ │ │ - ldr r7, [pc, #776] @ 3696f0 │ │ │ │ + ldr r2, [pc, #776] @ 369710 │ │ │ │ + ldr r7, [pc, #776] @ 369714 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #732] @ 3696f4 │ │ │ │ + ldr r2, [pc, #732] @ 369718 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #4 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #688] @ 3696f8 │ │ │ │ + ldr r2, [pc, #688] @ 36971c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #8 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #644] @ 3696fc │ │ │ │ + ldr r2, [pc, #644] @ 369720 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #12 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #592] @ 369700 │ │ │ │ + ldr r2, [pc, #592] @ 369724 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #572] @ 369704 │ │ │ │ + ldr r3, [pc, #572] @ 369728 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #192 @ 0xc0 │ │ │ │ cmp r2, #63 @ 0x3f │ │ │ │ - bhi 3694e8 │ │ │ │ + bhi 36950c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #536] @ 369708 │ │ │ │ + ldr r2, [pc, #536] @ 36972c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #724 @ 0x2d4 │ │ │ │ - bhi 36acd4 │ │ │ │ + bhi 36acf8 │ │ │ │ cmp r1, #696 @ 0x2b8 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #696 @ 0x2b8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #472] @ 36970c │ │ │ │ + ldr r2, [pc, #472] @ 369730 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 368750 │ │ │ │ + bne 368774 │ │ │ │ cmp r1, #724 @ 0x2d4 │ │ │ │ - beq 36c03c │ │ │ │ + beq 36c060 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - ldr r2, [pc, #444] @ 369710 │ │ │ │ + beq 368a08 │ │ │ │ + ldr r2, [pc, #444] @ 369734 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36aef4 │ │ │ │ - ldr r2, [pc, #416] @ 369714 │ │ │ │ + bne 36af18 │ │ │ │ + ldr r2, [pc, #416] @ 369738 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #392] @ 369718 │ │ │ │ + ldr r2, [pc, #392] @ 36973c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #372] @ 36971c │ │ │ │ + ldr r2, [pc, #372] @ 369740 │ │ │ │ lsl r3, r5, #22 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #22 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ andeq r3, r0, ip, lsr r5 │ │ │ │ andeq r3, r0, pc, lsl r5 │ │ │ │ tsteq r1, r0, lsl #2 │ │ │ │ - addseq lr, lr, ip, ror #15 │ │ │ │ - adceq r6, r0, r4, ror #25 │ │ │ │ + addseq lr, lr, r8, ror #15 │ │ │ │ + adceq r6, r0, r0, ror #25 │ │ │ │ @ instruction: 0x00003abc │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ muleq r0, ip, r6 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - addseq lr, lr, r0, lsl #14 │ │ │ │ - adceq r6, r0, ip, lsl #24 │ │ │ │ + @ instruction: 0x009ee6fc │ │ │ │ + adceq r6, r0, r8, lsl #24 │ │ │ │ andeq r0, r0, r3, asr #16 │ │ │ │ andeq r0, r0, ip, lsl #11 │ │ │ │ - adcseq r8, r0, r4, lsl #29 │ │ │ │ + adcseq r8, r0, r0, lsl #29 │ │ │ │ andeq r3, r0, ip, ror sp │ │ │ │ andeq r3, r0, ip, lsl ip │ │ │ │ andeq r3, r0, ip, asr r9 │ │ │ │ andeq r0, r0, ip, asr r9 │ │ │ │ - @ instruction: 0x00b08db2 │ │ │ │ + adcseq r8, r0, lr, lsr #27 │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andseq r1, r1, r0, lsl #2 │ │ │ │ - addseq r7, lr, r0, lsl #9 │ │ │ │ + addseq r7, lr, ip, ror r4 │ │ │ │ andeq r3, r0, ip, asr r7 │ │ │ │ andeq r3, r0, ip, lsl sl │ │ │ │ muleq r0, ip, r4 │ │ │ │ andeq r0, r0, ip, ror #27 │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, ror pc │ │ │ │ - @ instruction: 0x00b08adc │ │ │ │ + @ instruction: 0x00b08ad8 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - addseq lr, lr, r4, ror r2 │ │ │ │ - adceq r6, r0, r8, asr #13 │ │ │ │ + addseq lr, lr, r0, ror r2 │ │ │ │ + adceq r6, r0, r4, asr #13 │ │ │ │ andeq r3, r0, ip, lsl r9 │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, asr r6 │ │ │ │ @ instruction: 0x000037bc │ │ │ │ andeq r3, r0, ip, ror sl │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ muleq r0, ip, lr │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, lsr sp │ │ │ │ - @ instruction: 0x009ee4f8 │ │ │ │ - ldrdeq r6, [r0], r8 @ │ │ │ │ - tsteq r1, r1, lsl r1 │ │ │ │ - addseq sp, lr, ip, lsr lr │ │ │ │ - adceq r6, r0, r8, asr #6 │ │ │ │ - addseq sp, lr, r4, lsl #28 │ │ │ │ - addseq lr, lr, r8, lsr #5 │ │ │ │ - @ instruction: 0x009ee1f4 │ │ │ │ + @ instruction: 0x009ee4f4 │ │ │ │ ldrdeq r6, [r0], r4 @ │ │ │ │ - @ instruction: 0x009ee1d0 │ │ │ │ + tsteq r1, r1, lsl r1 │ │ │ │ + addseq sp, lr, r8, lsr lr │ │ │ │ + adceq r6, r0, r4, asr #6 │ │ │ │ + addseq sp, lr, r0, lsl #28 │ │ │ │ + addseq lr, lr, r4, lsr #5 │ │ │ │ + @ instruction: 0x009ee1f0 │ │ │ │ + ldrdeq r6, [r0], r0 @ │ │ │ │ + addseq lr, lr, ip, asr #3 │ │ │ │ + addseq lr, lr, r4, lsr #3 │ │ │ │ + addseq lr, lr, ip, ror r1 │ │ │ │ addseq lr, lr, r8, lsr #3 │ │ │ │ - addseq lr, lr, r0, lsl #3 │ │ │ │ - addseq lr, lr, ip, lsr #3 │ │ │ │ - adceq r6, r0, ip, lsl #4 │ │ │ │ - addseq lr, lr, r8, lsl #3 │ │ │ │ - addseq sp, lr, r0, lsl #25 │ │ │ │ - adcseq r8, r0, sl, lsr #10 │ │ │ │ - addseq sp, lr, r4, asr #24 │ │ │ │ - adceq r6, r0, r0, asr r1 │ │ │ │ - addseq lr, lr, r4, lsl r2 │ │ │ │ - adceq r6, r0, r8, lsl r1 │ │ │ │ - addseq lr, lr, r0, ror #5 │ │ │ │ - adceq r6, r0, r0, ror #1 │ │ │ │ - umullseq sp, lr, ip, fp │ │ │ │ - adcseq r8, r0, r4, asr r4 │ │ │ │ - addseq lr, lr, r8, ror r2 │ │ │ │ - adcseq r8, r0, r2, lsr #8 │ │ │ │ - addseq lr, lr, r0, ror #2 │ │ │ │ - @ instruction: 0x00b083f0 │ │ │ │ - addseq lr, lr, r4, lsl #2 │ │ │ │ - strdeq r5, [r0], r0 @ │ │ │ │ - addseq lr, lr, r0, asr #1 │ │ │ │ - @ instruction: 0x00a05fb8 │ │ │ │ - addseq lr, lr, r4, lsl #4 │ │ │ │ - adceq r5, r0, r4, lsl #31 │ │ │ │ - addseq lr, lr, ip, ror #3 │ │ │ │ - @ instruction: 0x009ee1d4 │ │ │ │ - @ instruction: 0x009ee1bc │ │ │ │ - addseq sp, lr, r8, lsr #19 │ │ │ │ - adcseq r8, r0, r2, lsl #5 │ │ │ │ - addseq sl, sp, r0, lsr ip │ │ │ │ - tsteq r1, r0, lsl r1 │ │ │ │ - addseq sp, lr, r8, lsl #18 │ │ │ │ - addseq sp, lr, r4, asr #19 │ │ │ │ - addseq sp, lr, r8, asr #17 │ │ │ │ - ldrdeq r5, [r0], r4 @ │ │ │ │ - addseq sp, lr, ip, asr #10 │ │ │ │ - umullseq sp, lr, ip, pc @ │ │ │ │ - addseq sp, lr, ip, lsr sp │ │ │ │ - adceq r5, r0, r0, lsl sl │ │ │ │ - addseq sp, lr, r0, lsr #26 │ │ │ │ - addseq sp, lr, r4, lsl #26 │ │ │ │ - addseq sp, lr, r8, ror #25 │ │ │ │ - addseq sp, lr, ip, asr #25 │ │ │ │ - @ instruction: 0x009edcb0 │ │ │ │ - umullseq sp, lr, r4, ip │ │ │ │ - addseq sp, lr, r8, ror ip │ │ │ │ - addseq sp, lr, ip, asr ip │ │ │ │ - addseq sp, lr, ip, lsr ip │ │ │ │ - addseq sp, lr, ip, lsl ip │ │ │ │ - @ instruction: 0x009edbfc │ │ │ │ - addseq sp, lr, r0, ror #23 │ │ │ │ - addseq sp, lr, r8, asr #23 │ │ │ │ - @ instruction: 0x009edbb0 │ │ │ │ + adceq r6, r0, r8, lsl #4 │ │ │ │ + addseq lr, lr, r4, lsl #3 │ │ │ │ + addseq sp, lr, ip, ror ip │ │ │ │ + adcseq r8, r0, r6, lsr #10 │ │ │ │ + addseq sp, lr, r0, asr #24 │ │ │ │ + adceq r6, r0, ip, asr #2 │ │ │ │ + addseq lr, lr, r0, lsl r2 │ │ │ │ + adceq r6, r0, r4, lsl r1 │ │ │ │ + @ instruction: 0x009ee2dc │ │ │ │ + ldrdeq r6, [r0], ip @ │ │ │ │ umullseq sp, lr, r8, fp │ │ │ │ - addseq sp, lr, r4, lsl #23 │ │ │ │ - addseq sp, lr, ip, ror #22 │ │ │ │ - addseq sp, lr, r4, asr fp │ │ │ │ - addseq sp, lr, ip, lsr fp │ │ │ │ - addseq sp, lr, r4, lsr #22 │ │ │ │ - addseq sp, lr, r4, lsl #22 │ │ │ │ - addseq sp, lr, r4, ror #21 │ │ │ │ - addseq sp, lr, r4, asr #21 │ │ │ │ - addseq sp, lr, r8, lsr #21 │ │ │ │ - addseq sp, lr, r8, lsl #21 │ │ │ │ - addseq sp, lr, r8, ror #20 │ │ │ │ - addseq sp, lr, r8, asr #20 │ │ │ │ - addseq sp, lr, ip, lsr #20 │ │ │ │ - addseq sp, lr, r4, lsr #20 │ │ │ │ - addseq sp, lr, r4, lsl sl │ │ │ │ + adcseq r8, r0, r0, asr r4 │ │ │ │ + addseq lr, lr, r4, ror r2 │ │ │ │ + adcseq r8, r0, lr, lsl r4 │ │ │ │ + addseq lr, lr, ip, asr r1 │ │ │ │ + adcseq r8, r0, ip, ror #7 │ │ │ │ + addseq lr, lr, r0, lsl #2 │ │ │ │ + adceq r5, r0, ip, ror #31 │ │ │ │ + ldrheq lr, [lr], ip │ │ │ │ + @ instruction: 0x00a05fb4 │ │ │ │ + addseq lr, lr, r0, lsl #4 │ │ │ │ + adceq r5, r0, r0, lsl #31 │ │ │ │ + addseq lr, lr, r8, ror #3 │ │ │ │ + @ instruction: 0x009ee1d0 │ │ │ │ + @ instruction: 0x009ee1b8 │ │ │ │ + addseq sp, lr, r4, lsr #19 │ │ │ │ + adcseq r8, r0, lr, ror r2 │ │ │ │ + addseq sl, sp, ip, lsr #24 │ │ │ │ + tsteq r1, r0, lsl r1 │ │ │ │ + addseq sp, lr, r4, lsl #18 │ │ │ │ + addseq sp, lr, r0, asr #19 │ │ │ │ + addseq sp, lr, r4, asr #17 │ │ │ │ + ldrdeq r5, [r0], r0 @ │ │ │ │ + addseq sp, lr, r8, asr #10 │ │ │ │ + umullseq sp, lr, r8, pc @ │ │ │ │ + addseq sp, lr, r8, lsr sp │ │ │ │ + adceq r5, r0, ip, lsl #20 │ │ │ │ + addseq sp, lr, ip, lsl sp │ │ │ │ + addseq sp, lr, r0, lsl #26 │ │ │ │ + addseq sp, lr, r4, ror #25 │ │ │ │ + addseq sp, lr, r8, asr #25 │ │ │ │ + addseq sp, lr, ip, lsr #25 │ │ │ │ + umullseq sp, lr, r0, ip │ │ │ │ + addseq sp, lr, r4, ror ip │ │ │ │ + addseq sp, lr, r8, asr ip │ │ │ │ + addseq sp, lr, r8, lsr ip │ │ │ │ + addseq sp, lr, r8, lsl ip │ │ │ │ + @ instruction: 0x009edbf8 │ │ │ │ + @ instruction: 0x009edbdc │ │ │ │ + addseq sp, lr, r4, asr #23 │ │ │ │ + addseq sp, lr, ip, lsr #23 │ │ │ │ + umullseq sp, lr, r4, fp │ │ │ │ + addseq sp, lr, r0, lsl #23 │ │ │ │ + addseq sp, lr, r8, ror #22 │ │ │ │ + addseq sp, lr, r0, asr fp │ │ │ │ + addseq sp, lr, r8, lsr fp │ │ │ │ + addseq sp, lr, r0, lsr #22 │ │ │ │ + addseq sp, lr, r0, lsl #22 │ │ │ │ + addseq sp, lr, r0, ror #21 │ │ │ │ + addseq sp, lr, r0, asr #21 │ │ │ │ + addseq sp, lr, r4, lsr #21 │ │ │ │ + addseq sp, lr, r4, lsl #21 │ │ │ │ + addseq sp, lr, r4, ror #20 │ │ │ │ + addseq sp, lr, r4, asr #20 │ │ │ │ + addseq sp, lr, r8, lsr #20 │ │ │ │ + addseq sp, lr, r0, lsr #20 │ │ │ │ addseq sp, lr, r0, lsl sl │ │ │ │ - adceq r6, fp, r8, lsr #25 │ │ │ │ - addseq sp, lr, r8, ror #12 │ │ │ │ - addseq sp, lr, r0, asr #12 │ │ │ │ + addseq sp, lr, ip, lsl #20 │ │ │ │ + adceq r6, fp, r4, lsr #25 │ │ │ │ addseq sp, lr, r4, ror #12 │ │ │ │ addseq sp, lr, ip, lsr r6 │ │ │ │ - addseq sp, lr, r4, lsl r6 │ │ │ │ - @ instruction: 0x009ed5f0 │ │ │ │ - addseq sp, lr, ip, asr #11 │ │ │ │ - addseq sp, lr, ip, lsl #11 │ │ │ │ - addseq sp, lr, r4, ror #10 │ │ │ │ - addseq sp, lr, ip, lsr r5 │ │ │ │ - @ instruction: 0x009ed2b0 │ │ │ │ - addseq sp, lr, r0, lsl #5 │ │ │ │ - addseq sp, lr, ip, asr r2 │ │ │ │ - addseq sp, lr, r4, lsr r2 │ │ │ │ - addseq sp, lr, ip, lsl #4 │ │ │ │ - addseq sp, lr, r4, ror #3 │ │ │ │ - @ instruction: 0x009ed1b8 │ │ │ │ - @ instruction: 0x009ed3d4 │ │ │ │ - addseq sp, lr, r4, asr #7 │ │ │ │ - @ instruction: 0x009d9fb8 │ │ │ │ - @ instruction: 0x009ed3b0 │ │ │ │ - addseq sp, lr, r8, lsr #7 │ │ │ │ - addseq sp, lr, r4, lsr r3 │ │ │ │ - addseq sp, lr, r0, lsl r3 │ │ │ │ - addseq sp, lr, ip, ror #5 │ │ │ │ - addseq sp, lr, r8, asr #5 │ │ │ │ - addseq sp, lr, r4, lsr #5 │ │ │ │ - addseq sp, lr, r0, lsl #5 │ │ │ │ - addseq ip, lr, r8, lsl lr │ │ │ │ - addseq ip, lr, r0, ror #27 │ │ │ │ - addseq ip, lr, r4, lsr sp │ │ │ │ - addseq ip, lr, r4, lsr sp │ │ │ │ - addseq ip, lr, r4, lsr #27 │ │ │ │ - addseq sp, lr, ip, asr r1 │ │ │ │ - addseq sp, lr, ip, lsr #2 │ │ │ │ - addseq ip, lr, r8, ror #26 │ │ │ │ - addseq ip, lr, r0, asr #26 │ │ │ │ - addseq ip, lr, r4, ror #25 │ │ │ │ - @ instruction: 0x009eccf0 │ │ │ │ + addseq sp, lr, r0, ror #12 │ │ │ │ + addseq sp, lr, r8, lsr r6 │ │ │ │ + addseq sp, lr, r0, lsl r6 │ │ │ │ + addseq sp, lr, ip, ror #11 │ │ │ │ + addseq sp, lr, r8, asr #11 │ │ │ │ + addseq sp, lr, r8, lsl #11 │ │ │ │ + addseq sp, lr, r0, ror #10 │ │ │ │ + addseq sp, lr, r8, lsr r5 │ │ │ │ + addseq sp, lr, ip, lsr #5 │ │ │ │ + addseq sp, lr, ip, ror r2 │ │ │ │ + addseq sp, lr, r8, asr r2 │ │ │ │ + addseq sp, lr, r0, lsr r2 │ │ │ │ + addseq sp, lr, r8, lsl #4 │ │ │ │ + addseq sp, lr, r0, ror #3 │ │ │ │ + @ instruction: 0x009ed1b4 │ │ │ │ + @ instruction: 0x009ed3d0 │ │ │ │ + addseq sp, lr, r0, asr #7 │ │ │ │ + @ instruction: 0x009d9fb4 │ │ │ │ + addseq sp, lr, ip, lsr #7 │ │ │ │ + addseq sp, lr, r4, lsr #7 │ │ │ │ + addseq sp, lr, r0, lsr r3 │ │ │ │ + addseq sp, lr, ip, lsl #6 │ │ │ │ + addseq sp, lr, r8, ror #5 │ │ │ │ + addseq sp, lr, r4, asr #5 │ │ │ │ + addseq sp, lr, r0, lsr #5 │ │ │ │ + addseq sp, lr, ip, ror r2 │ │ │ │ + addseq ip, lr, r4, lsl lr │ │ │ │ + @ instruction: 0x009ecddc │ │ │ │ + addseq ip, lr, r0, lsr sp │ │ │ │ + addseq ip, lr, r0, lsr sp │ │ │ │ + addseq ip, lr, r0, lsr #27 │ │ │ │ + addseq sp, lr, r8, asr r1 │ │ │ │ + addseq sp, lr, r8, lsr #2 │ │ │ │ + addseq ip, lr, r4, ror #26 │ │ │ │ + addseq ip, lr, ip, lsr sp │ │ │ │ + addseq ip, lr, r0, ror #25 │ │ │ │ + addseq ip, lr, ip, ror #25 │ │ │ │ + addseq ip, lr, ip, lsl #25 │ │ │ │ + addseq ip, lr, r4, asr #24 │ │ │ │ + addseq ip, lr, r4, asr #24 │ │ │ │ + @ instruction: 0x009eccb8 │ │ │ │ umullseq ip, lr, r0, ip │ │ │ │ - addseq ip, lr, r8, asr #24 │ │ │ │ - addseq ip, lr, r8, asr #24 │ │ │ │ - @ instruction: 0x009eccbc │ │ │ │ + addseq ip, lr, r4, lsr #25 │ │ │ │ umullseq ip, lr, r4, ip │ │ │ │ - addseq ip, lr, r8, lsr #25 │ │ │ │ - umullseq ip, lr, r8, ip │ │ │ │ - addseq ip, lr, r8, lsr #25 │ │ │ │ + addseq ip, lr, r4, lsr #25 │ │ │ │ andeq r0, r0, ip, lsl r8 │ │ │ │ - adcseq r7, r0, r6, asr r3 │ │ │ │ - addseq ip, lr, r0, asr #19 │ │ │ │ - umullseq ip, lr, r4, pc @ │ │ │ │ - addseq ip, lr, r4, lsl #19 │ │ │ │ - addseq sp, lr, ip, asr #2 │ │ │ │ - addseq ip, lr, r4, lsr r9 │ │ │ │ - adcseq r7, r0, r8, asr #5 │ │ │ │ - @ instruction: 0x009d9bbc │ │ │ │ - @ instruction: 0x009ec8d4 │ │ │ │ - adceq r5, r0, ip, asr sp │ │ │ │ - umullseq ip, lr, r8, r8 │ │ │ │ - addseq sp, lr, r4, lsr #1 │ │ │ │ - addseq ip, lr, ip, asr r8 │ │ │ │ - addseq sp, lr, r0, lsr r0 │ │ │ │ - adcseq r7, r0, r2, lsl #4 │ │ │ │ - @ instruction: 0x009ec7d0 │ │ │ │ - @ instruction: 0x009ecafc │ │ │ │ - umullseq ip, lr, r4, r7 │ │ │ │ - @ instruction: 0x00b071b4 │ │ │ │ - addseq r9, sp, ip, lsl sl │ │ │ │ - addseq ip, lr, r4, lsr r7 │ │ │ │ - @ instruction: 0x009ecad8 │ │ │ │ - addseq ip, lr, r8, asr #20 │ │ │ │ - adcseq r7, r0, r8, asr #5 │ │ │ │ - addseq ip, lr, ip, asr sl │ │ │ │ - addseq ip, lr, r8, asr sl │ │ │ │ - adcseq r7, r0, lr, ror r2 │ │ │ │ - addseq ip, lr, ip, lsl #20 │ │ │ │ - addseq ip, lr, r0, ror #19 │ │ │ │ - @ instruction: 0x009ec9b8 │ │ │ │ - umullseq ip, lr, r0, r9 │ │ │ │ - addseq ip, lr, r8, ror #18 │ │ │ │ - addseq ip, lr, r0, asr #18 │ │ │ │ - addseq ip, lr, r4, asr r9 │ │ │ │ + adcseq r7, r0, r2, asr r3 │ │ │ │ + @ instruction: 0x009ec9bc │ │ │ │ + umullseq ip, lr, r0, pc @ │ │ │ │ + addseq ip, lr, r0, lsl #19 │ │ │ │ + addseq sp, lr, r8, asr #2 │ │ │ │ addseq ip, lr, r0, lsr r9 │ │ │ │ - addseq ip, lr, ip, lsl #18 │ │ │ │ - addseq ip, lr, r8, ror #17 │ │ │ │ - ldr r2, [pc, #-492] @ 369720 │ │ │ │ + adcseq r7, r0, r4, asr #5 │ │ │ │ + @ instruction: 0x009d9bb8 │ │ │ │ + @ instruction: 0x009ec8d0 │ │ │ │ + adceq r5, r0, r8, asr sp │ │ │ │ + umullseq ip, lr, r4, r8 │ │ │ │ + addseq sp, lr, r0, lsr #1 │ │ │ │ + addseq ip, lr, r8, asr r8 │ │ │ │ + addseq sp, lr, ip, lsr #32 │ │ │ │ + @ instruction: 0x00b071fe │ │ │ │ + addseq ip, lr, ip, asr #15 │ │ │ │ + @ instruction: 0x009ecaf8 │ │ │ │ + umullseq ip, lr, r0, r7 │ │ │ │ + @ instruction: 0x00b071b0 │ │ │ │ + addseq r9, sp, r8, lsl sl │ │ │ │ + addseq ip, lr, r0, lsr r7 │ │ │ │ + @ instruction: 0x009ecad4 │ │ │ │ + addseq ip, lr, r4, asr #20 │ │ │ │ + adcseq r7, r0, r4, asr #5 │ │ │ │ + addseq ip, lr, r8, asr sl │ │ │ │ + addseq ip, lr, r4, asr sl │ │ │ │ + adcseq r7, r0, sl, ror r2 │ │ │ │ + addseq ip, lr, r8, lsl #20 │ │ │ │ + @ instruction: 0x009ec9dc │ │ │ │ + @ instruction: 0x009ec9b4 │ │ │ │ + addseq ip, lr, ip, lsl #19 │ │ │ │ + addseq ip, lr, r4, ror #18 │ │ │ │ + addseq ip, lr, ip, lsr r9 │ │ │ │ + addseq ip, lr, r0, asr r9 │ │ │ │ + addseq ip, lr, ip, lsr #18 │ │ │ │ + addseq ip, lr, r8, lsl #18 │ │ │ │ + addseq ip, lr, r4, ror #17 │ │ │ │ + ldr r2, [pc, #-492] @ 369744 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c2a0 │ │ │ │ + beq 36c2c4 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c284 │ │ │ │ + beq 36c2a8 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 36c3b0 │ │ │ │ - ldr r2, [pc, #-540] @ 369724 │ │ │ │ + bne 36c3d4 │ │ │ │ + ldr r2, [pc, #-540] @ 369748 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-564] @ 369728 │ │ │ │ - ldr r7, [pc, #-564] @ 36972c │ │ │ │ + ldr r2, [pc, #-564] @ 36974c │ │ │ │ + ldr r7, [pc, #-564] @ 369750 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add r7, pc, r7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-608] @ 369730 │ │ │ │ + ldr r2, [pc, #-608] @ 369754 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, r1 │ │ │ │ mov r2, r7 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-652] @ 369734 │ │ │ │ + ldr r2, [pc, #-652] @ 369758 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #2 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-696] @ 369738 │ │ │ │ + ldr r2, [pc, #-696] @ 36975c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #3 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-740] @ 36973c │ │ │ │ + ldr r2, [pc, #-740] @ 369760 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #4 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-784] @ 369740 │ │ │ │ + ldr r2, [pc, #-784] @ 369764 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #5 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-828] @ 369744 │ │ │ │ + ldr r2, [pc, #-828] @ 369768 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #6 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-872] @ 369748 │ │ │ │ + ldr r2, [pc, #-872] @ 36976c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #7 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-916] @ 36974c │ │ │ │ + ldr r2, [pc, #-916] @ 369770 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #8 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-960] @ 369750 │ │ │ │ + ldr r2, [pc, #-960] @ 369774 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #9 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1004] @ 369754 │ │ │ │ + ldr r2, [pc, #-1004] @ 369778 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #10 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1048] @ 369758 │ │ │ │ + ldr r2, [pc, #-1048] @ 36977c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #11 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1092] @ 36975c │ │ │ │ + ldr r2, [pc, #-1092] @ 369780 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #12 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1136] @ 369760 │ │ │ │ + ldr r2, [pc, #-1136] @ 369784 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #13 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1180] @ 369764 │ │ │ │ + ldr r2, [pc, #-1180] @ 369788 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #14 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1224] @ 369768 │ │ │ │ + ldr r2, [pc, #-1224] @ 36978c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #15 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1268] @ 36976c │ │ │ │ + ldr r2, [pc, #-1268] @ 369790 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1312] @ 369770 │ │ │ │ + ldr r2, [pc, #-1312] @ 369794 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #17 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1356] @ 369774 │ │ │ │ + ldr r2, [pc, #-1356] @ 369798 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #18 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1400] @ 369778 │ │ │ │ + ldr r2, [pc, #-1400] @ 36979c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #19 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1444] @ 36977c │ │ │ │ + ldr r2, [pc, #-1444] @ 3697a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #20 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1488] @ 369780 │ │ │ │ + ldr r2, [pc, #-1488] @ 3697a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #21 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1532] @ 369784 │ │ │ │ + ldr r2, [pc, #-1532] @ 3697a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #22 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1576] @ 369788 │ │ │ │ + ldr r2, [pc, #-1576] @ 3697ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #23 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1620] @ 36978c │ │ │ │ + ldr r2, [pc, #-1620] @ 3697b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1664] @ 369790 │ │ │ │ + ldr r2, [pc, #-1664] @ 3697b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #25 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1708] @ 369794 │ │ │ │ + ldr r2, [pc, #-1708] @ 3697b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #26 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1752] @ 369798 │ │ │ │ + ldr r2, [pc, #-1752] @ 3697bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #27 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1796] @ 36979c │ │ │ │ + ldr r2, [pc, #-1796] @ 3697c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #28 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1848] @ 3697a0 │ │ │ │ + ldr r2, [pc, #-1848] @ 3697c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36c1d0 │ │ │ │ - ldr r2, [pc, #-1876] @ 3697a4 │ │ │ │ + bne 36c1f4 │ │ │ │ + ldr r2, [pc, #-1876] @ 3697c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1892] @ 3697a8 │ │ │ │ + ldr r2, [pc, #-1892] @ 3697cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 36c1b4 │ │ │ │ - ldr r2, [pc, #-1920] @ 3697ac │ │ │ │ + bne 36c1d8 │ │ │ │ + ldr r2, [pc, #-1920] @ 3697d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1944] @ 3697b0 │ │ │ │ + ldr r2, [pc, #-1944] @ 3697d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1968] @ 3697b4 │ │ │ │ + ldr r2, [pc, #-1968] @ 3697d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1992] @ 3697b8 │ │ │ │ + ldr r2, [pc, #-1992] @ 3697dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2016] @ 3697bc │ │ │ │ + ldr r2, [pc, #-2016] @ 3697e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2040] @ 3697c0 │ │ │ │ + ldr r2, [pc, #-2040] @ 3697e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2064] @ 3697c4 │ │ │ │ + ldr r2, [pc, #-2064] @ 3697e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2088] @ 3697c8 │ │ │ │ + ldr r2, [pc, #-2088] @ 3697ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2112] @ 3697cc │ │ │ │ + ldr r2, [pc, #-2112] @ 3697f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2136] @ 3697d0 │ │ │ │ + ldr r2, [pc, #-2136] @ 3697f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2160] @ 3697d4 │ │ │ │ + ldr r2, [pc, #-2160] @ 3697f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2184] @ 3697d8 │ │ │ │ + ldr r2, [pc, #-2184] @ 3697fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2208] @ 3697dc │ │ │ │ + ldr r2, [pc, #-2208] @ 369800 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2232] @ 3697e0 │ │ │ │ + ldr r2, [pc, #-2232] @ 369804 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2256] @ 3697e4 │ │ │ │ + ldr r2, [pc, #-2256] @ 369808 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2280] @ 3697e8 │ │ │ │ + ldr r2, [pc, #-2280] @ 36980c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2304] @ 3697ec │ │ │ │ + ldr r2, [pc, #-2304] @ 369810 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2328] @ 3697f0 │ │ │ │ + ldr r2, [pc, #-2328] @ 369814 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2352] @ 3697f4 │ │ │ │ + ldr r2, [pc, #-2352] @ 369818 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2368] @ 3697f8 │ │ │ │ + ldr r2, [pc, #-2368] @ 36981c │ │ │ │ lsr r7, r5, #4 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #0 │ │ │ │ - beq 36c238 │ │ │ │ + beq 36c25c │ │ │ │ cmp r7, #1 │ │ │ │ - beq 36c220 │ │ │ │ - ldr r2, [pc, #-2412] @ 3697fc │ │ │ │ + beq 36c244 │ │ │ │ + ldr r2, [pc, #-2412] @ 369820 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2432] @ 369800 │ │ │ │ + ldr r2, [pc, #-2432] @ 369824 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 36c204 │ │ │ │ - ldr r2, [pc, #-2460] @ 369804 │ │ │ │ + bne 36c228 │ │ │ │ + ldr r2, [pc, #-2460] @ 369828 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2484] @ 369808 │ │ │ │ + ldr r2, [pc, #-2484] @ 36982c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a130 │ │ │ │ - ldr r2, [pc, #-2504] @ 36980c │ │ │ │ + b 36a154 │ │ │ │ + ldr r2, [pc, #-2504] @ 369830 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a130 │ │ │ │ - ldr r2, [pc, #-2524] @ 369810 │ │ │ │ + b 36a154 │ │ │ │ + ldr r2, [pc, #-2524] @ 369834 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a130 │ │ │ │ - ldr r2, [pc, #-2544] @ 369814 │ │ │ │ + b 36a154 │ │ │ │ + ldr r2, [pc, #-2544] @ 369838 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a130 │ │ │ │ - ldr r2, [pc, #-2564] @ 369818 │ │ │ │ + b 36a154 │ │ │ │ + ldr r2, [pc, #-2564] @ 36983c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a130 │ │ │ │ - ldr r2, [pc, #-2584] @ 36981c │ │ │ │ + b 36a154 │ │ │ │ + ldr r2, [pc, #-2584] @ 369840 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a130 │ │ │ │ - ldr r2, [pc, #-2604] @ 369820 │ │ │ │ + b 36a154 │ │ │ │ + ldr r2, [pc, #-2604] @ 369844 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2628] @ 369824 │ │ │ │ + ldr r2, [pc, #-2628] @ 369848 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2652] @ 369828 │ │ │ │ + ldr r2, [pc, #-2652] @ 36984c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2676] @ 36982c │ │ │ │ + ldr r2, [pc, #-2676] @ 369850 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2700] @ 369830 │ │ │ │ + ldr r2, [pc, #-2700] @ 369854 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2724] @ 369834 │ │ │ │ + ldr r2, [pc, #-2724] @ 369858 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2748] @ 369838 │ │ │ │ + ldr r2, [pc, #-2748] @ 36985c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2772] @ 36983c │ │ │ │ + ldr r2, [pc, #-2772] @ 369860 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2796] @ 369840 │ │ │ │ + ldr r2, [pc, #-2796] @ 369864 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2820] @ 369844 │ │ │ │ + ldr r2, [pc, #-2820] @ 369868 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2844] @ 369848 │ │ │ │ + ldr r2, [pc, #-2844] @ 36986c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2868] @ 36984c │ │ │ │ + ldr r2, [pc, #-2868] @ 369870 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2892] @ 369850 │ │ │ │ + ldr r2, [pc, #-2892] @ 369874 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2916] @ 369854 │ │ │ │ + ldr r2, [pc, #-2916] @ 369878 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2940] @ 369858 │ │ │ │ + ldr r2, [pc, #-2940] @ 36987c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2964] @ 36985c │ │ │ │ + ldr r2, [pc, #-2964] @ 369880 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2988] @ 369860 │ │ │ │ + ldr r2, [pc, #-2988] @ 369884 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3012] @ 369864 │ │ │ │ + ldr r2, [pc, #-3012] @ 369888 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3036] @ 369868 │ │ │ │ + ldr r2, [pc, #-3036] @ 36988c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3060] @ 36986c │ │ │ │ + ldr r2, [pc, #-3060] @ 369890 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 36c118 │ │ │ │ + bhi 36c13c │ │ │ │ cmp r1, #2048 @ 0x800 │ │ │ │ - bcc 36b138 │ │ │ │ - ldr r3, [pc, #-3076] @ 369870 │ │ │ │ + bcc 36b15c │ │ │ │ + ldr r3, [pc, #-3076] @ 369894 │ │ │ │ sub r1, r1, #2048 @ 0x800 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ + bhi 368a08 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3108] @ 369874 │ │ │ │ + ldr r2, [pc, #-3108] @ 369898 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36c090 │ │ │ │ - ldr r2, [pc, #-3136] @ 369878 │ │ │ │ + bne 36c0b4 │ │ │ │ + ldr r2, [pc, #-3136] @ 36989c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3160] @ 36987c │ │ │ │ + ldr r2, [pc, #-3160] @ 3698a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c440 │ │ │ │ + beq 36c464 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c424 │ │ │ │ + beq 36c448 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 36b118 │ │ │ │ - ldr r2, [pc, #-3208] @ 369880 │ │ │ │ + bne 36b13c │ │ │ │ + ldr r2, [pc, #-3208] @ 3698a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3232] @ 369884 │ │ │ │ + ldr r2, [pc, #-3232] @ 3698a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3252] @ 369888 │ │ │ │ + ldr r3, [pc, #-3252] @ 3698ac │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #207 @ 0xcf │ │ │ │ cmp r2, #48 @ 0x30 │ │ │ │ - bhi 36a55c │ │ │ │ + bhi 36a580 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3288] @ 36988c │ │ │ │ + ldr r2, [pc, #-3288] @ 3698b0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3316] @ 369890 │ │ │ │ + ldr r2, [pc, #-3316] @ 3698b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36c160 │ │ │ │ - ldr r2, [pc, #-3344] @ 369894 │ │ │ │ + bne 36c184 │ │ │ │ + ldr r2, [pc, #-3344] @ 3698b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3368] @ 369898 │ │ │ │ + ldr r2, [pc, #-3368] @ 3698bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36c144 │ │ │ │ - ldr r2, [pc, #-3396] @ 36989c │ │ │ │ + bne 36c168 │ │ │ │ + ldr r2, [pc, #-3396] @ 3698c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3420] @ 3698a0 │ │ │ │ + ldr r2, [pc, #-3420] @ 3698c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c3ec │ │ │ │ + beq 36c410 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c3d0 │ │ │ │ + beq 36c3f4 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 36b118 │ │ │ │ - ldr r2, [pc, #-3468] @ 3698a4 │ │ │ │ + bne 36b13c │ │ │ │ + ldr r2, [pc, #-3468] @ 3698c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #552 @ 0x228 │ │ │ │ - bls 368fe0 │ │ │ │ + bls 369004 │ │ │ │ sub r1, r1, #556 @ 0x22c │ │ │ │ lsl r3, r1, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r3, [pc, #-3520] @ 3698a8 │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r3, [pc, #-3520] @ 3698cc │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #20 │ │ │ │ - bhi 3689e4 │ │ │ │ + bhi 368a08 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3548] @ 3698ac │ │ │ │ + ldr r2, [pc, #-3548] @ 3698d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36c0ac │ │ │ │ - ldr r2, [pc, #-3576] @ 3698b0 │ │ │ │ + bne 36c0d0 │ │ │ │ + ldr r2, [pc, #-3576] @ 3698d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3600] @ 3698b4 │ │ │ │ + ldr r2, [pc, #-3600] @ 3698d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3620] @ 3698b8 │ │ │ │ + ldr r3, [pc, #-3620] @ 3698dc │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #28 │ │ │ │ cmp r2, #227 @ 0xe3 │ │ │ │ - bhi 36a6fc │ │ │ │ + bhi 36a720 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3656] @ 3698bc │ │ │ │ + ldr r2, [pc, #-3656] @ 3698e0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3684] @ 3698c0 │ │ │ │ + ldr r2, [pc, #-3684] @ 3698e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c478 │ │ │ │ + beq 36c49c │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c45c │ │ │ │ + beq 36c480 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 36b118 │ │ │ │ - ldr r2, [pc, #-3732] @ 3698c4 │ │ │ │ + bne 36b13c │ │ │ │ + ldr r2, [pc, #-3732] @ 3698e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3756] @ 3698c8 │ │ │ │ + ldr r2, [pc, #-3756] @ 3698ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3776] @ 3698cc │ │ │ │ + ldr r3, [pc, #-3776] @ 3698f0 │ │ │ │ lsr r7, r5, #4 │ │ │ │ and r7, r7, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 36c80c │ │ │ │ + bhi 36c830 │ │ │ │ ldrb r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3808] @ 3698d0 │ │ │ │ + ldr r2, [pc, #-3808] @ 3698f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3824] @ 3698d4 │ │ │ │ + ldr r2, [pc, #-3824] @ 3698f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3844] @ 3698d8 │ │ │ │ + ldr r3, [pc, #-3844] @ 3698fc │ │ │ │ lsr r5, r5, #8 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 36c7ec │ │ │ │ + bhi 36c810 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3876] @ 3698dc │ │ │ │ + ldr r2, [pc, #-3876] @ 369900 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3900] @ 3698e0 │ │ │ │ + ldr r2, [pc, #-3900] @ 369904 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3924] @ 3698e4 │ │ │ │ + ldr r2, [pc, #-3924] @ 369908 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3948] @ 3698e8 │ │ │ │ + ldr r2, [pc, #-3948] @ 36990c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3972] @ 3698ec │ │ │ │ + ldr r2, [pc, #-3972] @ 369910 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3996] @ 3698f0 │ │ │ │ + ldr r2, [pc, #-3996] @ 369914 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4020] @ 3698f4 │ │ │ │ + ldr r2, [pc, #-4020] @ 369918 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a7bc │ │ │ │ - ldr r2, [pc, #-4040] @ 3698f8 │ │ │ │ + b 36a7e0 │ │ │ │ + ldr r2, [pc, #-4040] @ 36991c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a7bc │ │ │ │ - ldr r2, [pc, #-4060] @ 3698fc │ │ │ │ + b 36a7e0 │ │ │ │ + ldr r2, [pc, #-4060] @ 369920 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a7bc │ │ │ │ - ldr r2, [pc, #-4080] @ 369900 │ │ │ │ + b 36a7e0 │ │ │ │ + ldr r2, [pc, #-4080] @ 369924 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a7bc │ │ │ │ - ldr r2, [pc, #4068] @ 36b8ec │ │ │ │ + b 36a7e0 │ │ │ │ + ldr r2, [pc, #4068] @ 36b910 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a7bc │ │ │ │ - ldr r3, [pc, #4048] @ 36b8f0 │ │ │ │ + b 36a7e0 │ │ │ │ + ldr r3, [pc, #4048] @ 36b914 │ │ │ │ sub r1, r1, #492 @ 0x1ec │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ + bhi 368a08 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #4016] @ 36b8f4 │ │ │ │ + ldr r2, [pc, #4016] @ 36b918 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #4000] @ 36b8f8 │ │ │ │ + ldr r3, [pc, #4000] @ 36b91c │ │ │ │ lsr r7, r5, #4 │ │ │ │ and r7, r7, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 36c778 │ │ │ │ + bhi 36c79c │ │ │ │ ldrb r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3968] @ 36b8fc │ │ │ │ + ldr r2, [pc, #3968] @ 36b920 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3952] @ 36b900 │ │ │ │ + ldr r3, [pc, #3952] @ 36b924 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #28 │ │ │ │ cmp r2, #227 @ 0xe3 │ │ │ │ - bhi 36a9b0 │ │ │ │ + bhi 36a9d4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3916] @ 36b904 │ │ │ │ + ldr r2, [pc, #3916] @ 36b928 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3888] @ 36b908 │ │ │ │ + ldr r2, [pc, #3888] @ 36b92c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36c250 │ │ │ │ - ldr r2, [pc, #3864] @ 36b90c │ │ │ │ + bne 36c274 │ │ │ │ + ldr r2, [pc, #3864] @ 36b930 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3848] @ 36b910 │ │ │ │ - ldr r7, [pc, #3848] @ 36b914 │ │ │ │ + ldr r2, [pc, #3848] @ 36b934 │ │ │ │ + ldr r7, [pc, #3848] @ 36b938 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r7, pc, r7 │ │ │ │ lsr r3, r5, #4 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3800] @ 36b918 │ │ │ │ + ldr r2, [pc, #3800] @ 36b93c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #12 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3748] @ 36b91c │ │ │ │ + ldr r2, [pc, #3748] @ 36b940 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3732] @ 36b920 │ │ │ │ + ldr r2, [pc, #3732] @ 36b944 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3712] @ 36b924 │ │ │ │ + ldr r3, [pc, #3712] @ 36b948 │ │ │ │ lsr r5, r5, #8 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 36c7cc │ │ │ │ + bhi 36c7f0 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3676] @ 36b928 │ │ │ │ + ldr r2, [pc, #3676] @ 36b94c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36aa84 │ │ │ │ - ldr r2, [pc, #3656] @ 36b92c │ │ │ │ + b 36aaa8 │ │ │ │ + ldr r2, [pc, #3656] @ 36b950 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36aa84 │ │ │ │ - ldr r2, [pc, #3636] @ 36b930 │ │ │ │ + b 36aaa8 │ │ │ │ + ldr r2, [pc, #3636] @ 36b954 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36aa84 │ │ │ │ - ldr r2, [pc, #3616] @ 36b934 │ │ │ │ + b 36aaa8 │ │ │ │ + ldr r2, [pc, #3616] @ 36b958 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36aa84 │ │ │ │ - ldr r2, [pc, #3596] @ 36b938 │ │ │ │ + b 36aaa8 │ │ │ │ + ldr r2, [pc, #3596] @ 36b95c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36aa84 │ │ │ │ + b 36aaa8 │ │ │ │ sub r1, r1, #640 @ 0x280 │ │ │ │ lsl r1, r1, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ + bhi 368a08 │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r1 │ │ │ │ - ldr r2, [pc, #3548] @ 36b93c │ │ │ │ + ldr r2, [pc, #3548] @ 36b960 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 368750 │ │ │ │ - ldr r2, [pc, #3536] @ 36b940 │ │ │ │ + bne 368774 │ │ │ │ + ldr r2, [pc, #3536] @ 36b964 │ │ │ │ tst r3, r2 │ │ │ │ - bne 36954c │ │ │ │ + bne 369570 │ │ │ │ cmp r1, #20 │ │ │ │ - bne 3689e4 │ │ │ │ - ldr r2, [pc, #3520] @ 36b944 │ │ │ │ + bne 368a08 │ │ │ │ + ldr r2, [pc, #3520] @ 36b968 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3500] @ 36b948 │ │ │ │ + ldr r3, [pc, #3500] @ 36b96c │ │ │ │ and r2, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 36c848 │ │ │ │ + bhi 36c86c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3468] @ 36b94c │ │ │ │ + ldr r2, [pc, #3468] @ 36b970 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r2, r1, #740 @ 0x2e4 │ │ │ │ - ldr ip, [pc, #3440] @ 36b950 │ │ │ │ + ldr ip, [pc, #3440] @ 36b974 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov lr, #1 │ │ │ │ ands ip, ip, lr, lsl r2 │ │ │ │ - bne 368750 │ │ │ │ + bne 368774 │ │ │ │ cmp r1, #748 @ 0x2ec │ │ │ │ - beq 36a490 │ │ │ │ + beq 36a4b4 │ │ │ │ cmp r1, #744 @ 0x2e8 │ │ │ │ - bne 3689e4 │ │ │ │ - ldr r2, [pc, #3404] @ 36b954 │ │ │ │ + bne 368a08 │ │ │ │ + ldr r2, [pc, #3404] @ 36b978 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3392] @ 36b958 │ │ │ │ + ldr r3, [pc, #3392] @ 36b97c │ │ │ │ and r2, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 36c848 │ │ │ │ + bhi 36c86c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3360] @ 36b95c │ │ │ │ + ldr r2, [pc, #3360] @ 36b980 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3336] @ 36b960 │ │ │ │ + ldr r2, [pc, #3336] @ 36b984 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3312] @ 36b964 │ │ │ │ + ldr r2, [pc, #3312] @ 36b988 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3288] @ 36b968 │ │ │ │ + ldr r2, [pc, #3288] @ 36b98c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r2, r1, #580 @ 0x244 │ │ │ │ - ldr ip, [pc, #3260] @ 36b96c │ │ │ │ + ldr ip, [pc, #3260] @ 36b990 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov lr, #1 │ │ │ │ ands ip, ip, lr, lsl r2 │ │ │ │ - bne 368750 │ │ │ │ + bne 368774 │ │ │ │ cmp r1, #600 @ 0x258 │ │ │ │ - beq 36c048 │ │ │ │ + beq 36c06c │ │ │ │ cmp r1, #592 @ 0x250 │ │ │ │ - bne 3689e4 │ │ │ │ - b 369014 │ │ │ │ + bne 368a08 │ │ │ │ + b 369038 │ │ │ │ cmp r1, #732 @ 0x2dc │ │ │ │ - beq 36bf64 │ │ │ │ + beq 36bf88 │ │ │ │ cmp r1, #736 @ 0x2e0 │ │ │ │ - bne 36c504 │ │ │ │ - ldr r2, [pc, #3204] @ 36b970 │ │ │ │ + bne 36c528 │ │ │ │ + ldr r2, [pc, #3204] @ 36b994 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r7, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 36c30c │ │ │ │ + beq 36c330 │ │ │ │ cmp r7, #2 │ │ │ │ - beq 36c2f4 │ │ │ │ + beq 36c318 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 36c35c │ │ │ │ - ldr r2, [pc, #3164] @ 36b974 │ │ │ │ + bne 36c380 │ │ │ │ + ldr r2, [pc, #3164] @ 36b998 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3148] @ 36b978 │ │ │ │ + ldr r2, [pc, #3148] @ 36b99c │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c340 │ │ │ │ + beq 36c364 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c324 │ │ │ │ + beq 36c348 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 36b118 │ │ │ │ - ldr r2, [pc, #3096] @ 36b97c │ │ │ │ + bne 36b13c │ │ │ │ + ldr r2, [pc, #3096] @ 36b9a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #608 @ 0x260 │ │ │ │ - beq 36bfac │ │ │ │ + beq 36bfd0 │ │ │ │ cmp r1, #612 @ 0x264 │ │ │ │ - beq 368c94 │ │ │ │ + beq 368cb8 │ │ │ │ cmp r1, #604 @ 0x25c │ │ │ │ - beq 368750 │ │ │ │ - b 3689e4 │ │ │ │ + beq 368774 │ │ │ │ + b 368a08 │ │ │ │ cmp r1, #256 @ 0x100 │ │ │ │ - beq 368750 │ │ │ │ + beq 368774 │ │ │ │ cmp r1, #260 @ 0x104 │ │ │ │ - beq 36bea8 │ │ │ │ + beq 36becc │ │ │ │ cmp r1, #0 │ │ │ │ - bne 3689e4 │ │ │ │ - ldr r2, [pc, #3020] @ 36b980 │ │ │ │ - ldr r7, [pc, #3020] @ 36b984 │ │ │ │ + bne 368a08 │ │ │ │ + ldr r2, [pc, #3020] @ 36b9a4 │ │ │ │ + ldr r7, [pc, #3020] @ 36b9a8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r7, pc, r7 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2980] @ 36b988 │ │ │ │ + ldr r2, [pc, #2980] @ 36b9ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #31 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2928] @ 36b98c │ │ │ │ + ldr r3, [pc, #2928] @ 36b9b0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b4e0 │ │ │ │ + bhi 36b504 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3689e4 │ │ │ │ + bls 368a08 │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3024] @ 36ba0c │ │ │ │ + ldr r2, [pc, #3024] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2872] @ 36b990 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2872] @ 36b9b4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b6e0 │ │ │ │ + bhi 36b704 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3689e4 │ │ │ │ + bls 368a08 │ │ │ │ sub r3, r1, #14400 @ 0x3840 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2964] @ 36ba0c │ │ │ │ + ldr r2, [pc, #2964] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2816] @ 36b994 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2816] @ 36b9b8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bb88 │ │ │ │ + bhi 36bbac │ │ │ │ cmp r1, #14080 @ 0x3700 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #14080 @ 0x3700 │ │ │ │ - ldr r2, [pc, #2912] @ 36ba0c │ │ │ │ + ldr r2, [pc, #2912] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2768] @ 36b998 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2768] @ 36b9bc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b54c │ │ │ │ + bhi 36b570 │ │ │ │ cmp r1, #13376 @ 0x3440 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #13376 @ 0x3440 │ │ │ │ - ldr r2, [pc, #2860] @ 36ba0c │ │ │ │ + ldr r2, [pc, #2860] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r2, [pc, #2720] @ 36b99c │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r2, [pc, #2720] @ 36b9c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2696] @ 36b9a0 │ │ │ │ + ldr r3, [pc, #2696] @ 36b9c4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b808 │ │ │ │ + bhi 36b82c │ │ │ │ cmp r1, #2304 @ 0x900 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #2304 @ 0x900 │ │ │ │ - ldr r2, [pc, #2780] @ 36ba0c │ │ │ │ + ldr r2, [pc, #2780] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2648] @ 36b9a4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2648] @ 36b9c8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bd78 │ │ │ │ + bhi 36bd9c │ │ │ │ cmp r1, #14784 @ 0x39c0 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ - ldr r2, [pc, #2728] @ 36ba0c │ │ │ │ + ldr r2, [pc, #2728] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2600] @ 36b9a8 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2600] @ 36b9cc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36bcbc │ │ │ │ + bhi 36bce0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3689e4 │ │ │ │ + bls 368a08 │ │ │ │ sub r3, r1, #15104 @ 0x3b00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2668] @ 36ba0c │ │ │ │ + ldr r2, [pc, #2668] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2544] @ 36b9ac │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2544] @ 36b9d0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36be80 │ │ │ │ + bhi 36bea4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3689e4 │ │ │ │ + bls 368a08 │ │ │ │ sub r3, r1, #15808 @ 0x3dc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2608] @ 36ba0c │ │ │ │ + ldr r2, [pc, #2608] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r3, [pc, #2488] @ 36b9b0 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r3, [pc, #2488] @ 36b9d4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 36b1a4 │ │ │ │ + bhi 36b1c8 │ │ │ │ cmp r1, #15488 @ 0x3c80 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #15488 @ 0x3c80 │ │ │ │ - ldr r2, [pc, #2556] @ 36ba0c │ │ │ │ + ldr r2, [pc, #2556] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r2, [pc, #2440] @ 36b9b4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r2, [pc, #2440] @ 36b9d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2420] @ 36b9b8 │ │ │ │ + ldr r2, [pc, #2420] @ 36b9dc │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #312 @ 0x138 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ + bhi 368a08 │ │ │ │ mov r1, #1 │ │ │ │ lsl r3, r1, r3 │ │ │ │ - ldr r2, [pc, #2364] @ 36b9bc │ │ │ │ + ldr r2, [pc, #2364] @ 36b9e0 │ │ │ │ tst r3, r2 │ │ │ │ - bne 368750 │ │ │ │ + bne 368774 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - ldr r2, [pc, #2348] @ 36b9c0 │ │ │ │ + beq 368a08 │ │ │ │ + ldr r2, [pc, #2348] @ 36b9e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2332] @ 36b9c4 │ │ │ │ + ldr r3, [pc, #2332] @ 36b9e8 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 36c794 │ │ │ │ + bhi 36c7b8 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2300] @ 36b9c8 │ │ │ │ + ldr r2, [pc, #2300] @ 36b9ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2276] @ 36b9cc │ │ │ │ + ldr r2, [pc, #2276] @ 36b9f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2252] @ 36b9d0 │ │ │ │ + ldr r2, [pc, #2252] @ 36b9f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2228] @ 36b9d4 │ │ │ │ + ldr r2, [pc, #2228] @ 36b9f8 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #1504 @ 0x5e0 │ │ │ │ - bne 3689e4 │ │ │ │ - ldr r2, [pc, #2192] @ 36b9d8 │ │ │ │ - ldr r7, [pc, #2192] @ 36b9dc │ │ │ │ + bne 368a08 │ │ │ │ + ldr r2, [pc, #2192] @ 36b9fc │ │ │ │ + ldr r7, [pc, #2192] @ 36ba00 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r7, pc, r7 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2152] @ 36b9e0 │ │ │ │ + ldr r2, [pc, #2152] @ 36ba04 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ @@ -834596,6283 +834605,6351 @@ │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #15488 @ 0x3c80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #2120] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #2120] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #15232 @ 0x3b80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #2076] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #2076] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #2368 @ 0x940 │ │ │ │ - ldr r2, [pc, #2052] @ 36ba0c │ │ │ │ + ldr r2, [pc, #2052] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #15296 @ 0x3bc0 │ │ │ │ - ldr r2, [pc, #2020] @ 36ba0c │ │ │ │ + ldr r2, [pc, #2020] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #15296 @ 0x3bc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #1968] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #1968] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #13312 @ 0x3400 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1940] @ 36ba0c │ │ │ │ + ldr r2, [pc, #1940] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #14208 @ 0x3780 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #1892] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #1892] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #14208 @ 0x3780 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1864] @ 36ba0c │ │ │ │ + ldr r2, [pc, #1864] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #14272 @ 0x37c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #1816] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #1816] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #14528 @ 0x38c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #1772] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #1772] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #16256 @ 0x3f80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #1728] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #1728] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r1, r1, #16320 @ 0x3fc0 │ │ │ │ sub r1, r1, #32 │ │ │ │ lsl r1, r1, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r3, [pc, #1684] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r3, [pc, #1684] @ 36ba30 │ │ │ │ lsr r3, r3, r1 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #13504 @ 0x34c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #1644] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #1644] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #13824 @ 0x3600 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #1600] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #1600] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #13888 @ 0x3640 │ │ │ │ - ldr r2, [pc, #1576] @ 36ba0c │ │ │ │ + ldr r2, [pc, #1576] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #13888 @ 0x3640 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #1524] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #1524] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #14656 @ 0x3940 │ │ │ │ - ldr r2, [pc, #1500] @ 36ba0c │ │ │ │ + ldr r2, [pc, #1500] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #15936 @ 0x3e40 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #1448] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #1448] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #14336 @ 0x3800 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #1404] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #1404] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #14400 @ 0x3840 │ │ │ │ - ldr r2, [pc, #1380] @ 36ba0c │ │ │ │ + ldr r2, [pc, #1380] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #14464 @ 0x3880 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1344] @ 36ba0c │ │ │ │ + ldr r2, [pc, #1344] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #13760 @ 0x35c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #1296] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #1296] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #2272 @ 0x8e0 │ │ │ │ - ldr r2, [pc, #1272] @ 36ba0c │ │ │ │ + ldr r2, [pc, #1272] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #2112 @ 0x840 │ │ │ │ sub r3, r3, #4 │ │ │ │ - ldr r2, [pc, #1236] @ 36ba0c │ │ │ │ + ldr r2, [pc, #1236] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #13376 @ 0x3440 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #1184] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #1184] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #13952 @ 0x3680 │ │ │ │ - ldr r2, [pc, #1160] @ 36ba0c │ │ │ │ + ldr r2, [pc, #1160] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #14272 @ 0x37c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1124] @ 36ba0c │ │ │ │ + ldr r2, [pc, #1124] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #15616 @ 0x3d00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1088] @ 36ba0c │ │ │ │ + ldr r2, [pc, #1088] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #15680 @ 0x3d40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #1040] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #1040] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #15616 @ 0x3d00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #1000] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #1000] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ - ldr r2, [pc, #976] @ 36ba0c │ │ │ │ + ldr r2, [pc, #976] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #15680 @ 0x3d40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #940] @ 36ba0c │ │ │ │ + ldr r2, [pc, #940] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #14016 @ 0x36c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #892] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #892] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #14016 @ 0x36c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #864] @ 36ba0c │ │ │ │ + ldr r2, [pc, #864] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #14144 @ 0x3740 │ │ │ │ - ldr r2, [pc, #832] @ 36ba0c │ │ │ │ + ldr r2, [pc, #832] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #14464 @ 0x3880 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #784] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #784] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #16064 @ 0x3ec0 │ │ │ │ - ldr r2, [pc, #760] @ 36ba0c │ │ │ │ + ldr r2, [pc, #760] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #14912 @ 0x3a40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #712] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #712] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #14912 @ 0x3a40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #684] @ 36ba0c │ │ │ │ + ldr r2, [pc, #684] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #14976 @ 0x3a80 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #636] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #636] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #14720 @ 0x3980 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #596] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #596] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #14720 @ 0x3980 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #568] @ 36ba0c │ │ │ │ + ldr r2, [pc, #568] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #14848 @ 0x3a00 │ │ │ │ - ldr r2, [pc, #536] @ 36ba0c │ │ │ │ + ldr r2, [pc, #536] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #2336 @ 0x920 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #488] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #488] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #16000 @ 0x3e80 │ │ │ │ - ldr r2, [pc, #464] @ 36ba0c │ │ │ │ + ldr r2, [pc, #464] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #16000 @ 0x3e80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #412] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #412] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #14592 @ 0x3900 │ │ │ │ - ldr r2, [pc, #388] @ 36ba0c │ │ │ │ + ldr r2, [pc, #388] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #14592 @ 0x3900 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #336] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #336] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #13504 @ 0x34c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #308] @ 36ba0c │ │ │ │ + ldr r2, [pc, #308] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ - addseq ip, lr, r4, asr #17 │ │ │ │ - adcseq r7, r0, r4, asr #2 │ │ │ │ - addseq ip, lr, r8, ror r8 │ │ │ │ - adcseq r7, r0, r2, asr #2 │ │ │ │ - @ instruction: 0x009ec4dc │ │ │ │ - adcseq r7, r0, r4, lsl r1 │ │ │ │ - addseq r9, sp, r8, ror #14 │ │ │ │ - addseq ip, lr, ip, lsr #11 │ │ │ │ - addseq ip, lr, r4, asr #10 │ │ │ │ - addseq ip, lr, r4, lsl #11 │ │ │ │ - adceq r4, r0, r0, ror #18 │ │ │ │ - addseq ip, lr, r4, ror #10 │ │ │ │ - umullseq ip, lr, r4, r7 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ + addseq ip, lr, r0, asr #17 │ │ │ │ + adcseq r7, r0, r0, asr #2 │ │ │ │ + addseq ip, lr, r4, ror r8 │ │ │ │ + adcseq r7, r0, lr, lsr r1 │ │ │ │ + @ instruction: 0x009ec4d8 │ │ │ │ + adcseq r7, r0, r0, lsl r1 │ │ │ │ + addseq r9, sp, r4, ror #14 │ │ │ │ + addseq ip, lr, r8, lsr #11 │ │ │ │ + addseq ip, lr, r0, asr #10 │ │ │ │ + addseq ip, lr, r0, lsl #11 │ │ │ │ + adceq r4, r0, ip, asr r9 │ │ │ │ + addseq ip, lr, r0, ror #10 │ │ │ │ umullseq ip, lr, r0, r7 │ │ │ │ - adcseq r7, r0, r4, asr #3 │ │ │ │ - addseq ip, lr, r0, lsr r7 │ │ │ │ - addseq ip, lr, ip, lsl #14 │ │ │ │ - addseq ip, lr, r8, ror #13 │ │ │ │ - addseq ip, lr, r4, asr #13 │ │ │ │ - addseq ip, lr, r0, lsr #13 │ │ │ │ + addseq ip, lr, ip, lsl #15 │ │ │ │ + adcseq r7, r0, r0, asr #3 │ │ │ │ + addseq ip, lr, ip, lsr #14 │ │ │ │ + addseq ip, lr, r8, lsl #14 │ │ │ │ + addseq ip, lr, r4, ror #13 │ │ │ │ + addseq ip, lr, r0, asr #13 │ │ │ │ + umullseq ip, lr, ip, r6 │ │ │ │ tsteq r0, r1, lsl r1 │ │ │ │ andne r0, r1, r0 │ │ │ │ - @ instruction: 0x009ec2d4 │ │ │ │ - ldrsbeq r7, [r0], ip @ │ │ │ │ - @ instruction: 0x009ec6d4 │ │ │ │ + @ instruction: 0x009ec2d0 │ │ │ │ + ldrsbeq r7, [r0], r8 @ │ │ │ │ + @ instruction: 0x009ec6d0 │ │ │ │ tsteq r1, r1 │ │ │ │ - addseq ip, lr, r0, asr r2 │ │ │ │ - adcseq r7, r0, lr, rrx │ │ │ │ - addseq ip, lr, r0, lsl #16 │ │ │ │ - @ instruction: 0x009ec7d8 │ │ │ │ - @ instruction: 0x009ec7b4 │ │ │ │ - addseq ip, lr, ip, lsl #15 │ │ │ │ + addseq ip, lr, ip, asr #4 │ │ │ │ + adcseq r7, r0, sl, rrx │ │ │ │ + @ instruction: 0x009ec7fc │ │ │ │ + @ instruction: 0x009ec7d4 │ │ │ │ + @ instruction: 0x009ec7b0 │ │ │ │ + addseq ip, lr, r8, lsl #15 │ │ │ │ andeq r0, r1, r1, lsl r1 │ │ │ │ - addseq ip, lr, r0, asr #13 │ │ │ │ - addseq ip, lr, r8, lsr #13 │ │ │ │ - addseq ip, lr, r0, asr #13 │ │ │ │ - addseq ip, lr, ip, asr r6 │ │ │ │ - addseq ip, lr, r4, lsl #1 │ │ │ │ - @ instruction: 0x00a045bc │ │ │ │ - addseq ip, lr, r4, rrx │ │ │ │ + @ instruction: 0x009ec6bc │ │ │ │ + addseq ip, lr, r4, lsr #13 │ │ │ │ + @ instruction: 0x009ec6bc │ │ │ │ + addseq ip, lr, r8, asr r6 │ │ │ │ + addseq ip, lr, r0, lsl #1 │ │ │ │ + @ instruction: 0x00a045b8 │ │ │ │ + addseq ip, lr, r0, rrx │ │ │ │ @ instruction: 0x000035bc │ │ │ │ andeq r3, r0, ip, ror r8 │ │ │ │ andeq r3, r0, ip, lsl r7 │ │ │ │ andeq r3, r0, ip, asr r4 │ │ │ │ - addseq ip, lr, r4, asr #32 │ │ │ │ + addseq ip, lr, r0, asr #32 │ │ │ │ andeq r0, r0, ip, lsl r9 │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, lsr fp │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ muleq r0, ip, ip │ │ │ │ - @ instruction: 0x009ebef8 │ │ │ │ - adceq r4, r0, r8, lsr r3 │ │ │ │ + @ instruction: 0x009ebef4 │ │ │ │ + adceq r4, r0, r4, lsr r3 │ │ │ │ tstne r0, r0, lsl r1 │ │ │ │ - addseq fp, lr, r0, lsr #28 │ │ │ │ - adcseq r6, r0, ip, ror #23 │ │ │ │ - addseq fp, lr, r0, lsr #29 │ │ │ │ - addseq fp, lr, r0, ror lr │ │ │ │ - addseq fp, lr, r4, asr #28 │ │ │ │ - addseq r9, sp, r0 │ │ │ │ - @ instruction: 0x009ec1d8 │ │ │ │ - adceq r4, r0, r8, lsr #4 │ │ │ │ - @ instruction: 0x009ec1b0 │ │ │ │ + addseq fp, lr, ip, lsl lr │ │ │ │ + adcseq r6, r0, r8, ror #23 │ │ │ │ + umullseq fp, lr, ip, lr │ │ │ │ + addseq fp, lr, ip, ror #28 │ │ │ │ + addseq fp, lr, r0, asr #28 │ │ │ │ + @ instruction: 0x009d8ffc │ │ │ │ + @ instruction: 0x009ec1d4 │ │ │ │ + adceq r4, r0, r4, lsr #4 │ │ │ │ + addseq ip, lr, ip, lsr #3 │ │ │ │ + addseq sl, lr, ip, lsr #31 │ │ │ │ + @ instruction: 0x00a034b8 │ │ │ │ + @ instruction: 0x009eafd0 │ │ │ │ @ instruction: 0x009eafb0 │ │ │ │ - @ instruction: 0x00a034bc │ │ │ │ - @ instruction: 0x009eafd4 │ │ │ │ - @ instruction: 0x009eafb4 │ │ │ │ - addseq sl, lr, r0, ror #30 │ │ │ │ - @ instruction: 0x009d81d4 │ │ │ │ - addseq sl, lr, r8, asr #30 │ │ │ │ - addseq fp, lr, r0, ror #7 │ │ │ │ - addseq sl, lr, r4, lsr #29 │ │ │ │ - @ instruction: 0x00a04fb4 │ │ │ │ + addseq sl, lr, ip, asr pc │ │ │ │ + @ instruction: 0x009d81d0 │ │ │ │ + addseq sl, lr, r4, asr #30 │ │ │ │ + @ instruction: 0x009eb3dc │ │ │ │ + addseq sl, lr, r0, lsr #29 │ │ │ │ + @ instruction: 0x00a04fb0 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - addseq sl, lr, ip, lsr #29 │ │ │ │ - adcseq r5, r0, lr, ror ip │ │ │ │ - addseq fp, lr, r8, lsr #6 │ │ │ │ - addseq sl, lr, r8, lsl #28 │ │ │ │ - @ instruction: 0x009eb1d8 │ │ │ │ - addseq fp, lr, r0, asr #7 │ │ │ │ - addseq fp, lr, r0, lsl #2 │ │ │ │ + addseq sl, lr, r8, lsr #29 │ │ │ │ + adcseq r5, r0, sl, ror ip │ │ │ │ + addseq fp, lr, r4, lsr #6 │ │ │ │ + addseq sl, lr, r4, lsl #28 │ │ │ │ + @ instruction: 0x009eb1d4 │ │ │ │ + @ instruction: 0x009eb3bc │ │ │ │ + ldrsheq fp, [lr], ip │ │ │ │ andeq r1, r0, r1, lsl r1 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ - addseq fp, lr, r8, asr #10 │ │ │ │ - addseq fp, lr, r4, ror #9 │ │ │ │ - addseq sl, lr, ip, lsl sp │ │ │ │ - @ instruction: 0x009eacf4 │ │ │ │ - addseq fp, lr, r0, ror r7 │ │ │ │ - addseq fp, lr, ip, lsr r7 │ │ │ │ - strdeq sp, [r2], r8 @ │ │ │ │ - addseq fp, lr, r8, asr #6 │ │ │ │ - addseq fp, lr, r0, lsl #6 │ │ │ │ - @ instruction: 0x009eb2dc │ │ │ │ - addseq sl, lr, r8, ror #25 │ │ │ │ - addseq sl, lr, r0, ror #24 │ │ │ │ - addseq fp, lr, r4, ror #12 │ │ │ │ - addseq fp, lr, ip, lsr r6 │ │ │ │ - addseq sl, lr, r0, asr #31 │ │ │ │ - umullseq sl, lr, r4, pc @ │ │ │ │ - addseq fp, lr, r0, ror #1 │ │ │ │ - ldrheq fp, [lr], r8 │ │ │ │ - addseq fp, lr, r0, ror #1 │ │ │ │ + addseq fp, lr, r4, asr #10 │ │ │ │ + addseq fp, lr, r0, ror #9 │ │ │ │ + addseq sl, lr, r8, lsl sp │ │ │ │ + @ instruction: 0x009eacf0 │ │ │ │ + addseq fp, lr, ip, ror #14 │ │ │ │ + addseq fp, lr, r8, lsr r7 │ │ │ │ + strdeq sp, [r2], r4 @ │ │ │ │ + addseq fp, lr, r4, asr #6 │ │ │ │ + @ instruction: 0x009eb2fc │ │ │ │ + @ instruction: 0x009eb2d8 │ │ │ │ + addseq sl, lr, r4, ror #25 │ │ │ │ + addseq sl, lr, ip, asr ip │ │ │ │ + addseq fp, lr, r0, ror #12 │ │ │ │ + addseq fp, lr, r8, lsr r6 │ │ │ │ + @ instruction: 0x009eafbc │ │ │ │ + umullseq sl, lr, r0, pc @ │ │ │ │ + ldrsbeq fp, [lr], ip │ │ │ │ ldrheq fp, [lr], r4 │ │ │ │ - @ instruction: 0x009d7dbc │ │ │ │ - addseq sl, lr, r4, ror #29 │ │ │ │ - @ instruction: 0x009eafb8 │ │ │ │ - addseq r7, sp, r8, ror #26 │ │ │ │ - addseq fp, lr, r0, lsr #5 │ │ │ │ - addseq fp, lr, r8, ror r2 │ │ │ │ - addseq sl, lr, r0, lsr pc │ │ │ │ - addseq fp, lr, r0, lsr r2 │ │ │ │ - addseq fp, lr, r0, lsl r2 │ │ │ │ - addseq sl, lr, r4, ror #27 │ │ │ │ - @ instruction: 0x009eadbc │ │ │ │ - addseq sl, lr, r4, ror #20 │ │ │ │ - addseq sl, lr, r4, lsr sl │ │ │ │ - addseq sl, lr, r8, asr #29 │ │ │ │ - umullseq sl, lr, ip, lr │ │ │ │ - addseq sl, lr, r0, lsr #22 │ │ │ │ - addseq sl, lr, ip, ror #24 │ │ │ │ - addseq sl, lr, r8, asr #24 │ │ │ │ - addseq sl, lr, r8, lsr fp │ │ │ │ - addseq sl, lr, r8, lsl #24 │ │ │ │ - addseq sl, lr, r4, ror #23 │ │ │ │ - addseq sl, lr, r8, lsr #20 │ │ │ │ - addseq sl, lr, r0, asr #20 │ │ │ │ - @ instruction: 0x009eaab4 │ │ │ │ - addseq sl, lr, r0, lsr fp │ │ │ │ + ldrsbeq fp, [lr], ip │ │ │ │ + ldrheq fp, [lr], r0 │ │ │ │ + @ instruction: 0x009d7db8 │ │ │ │ + addseq sl, lr, r0, ror #29 │ │ │ │ + @ instruction: 0x009eafb4 │ │ │ │ + addseq r7, sp, r4, ror #26 │ │ │ │ + umullseq fp, lr, ip, r2 │ │ │ │ + addseq fp, lr, r4, ror r2 │ │ │ │ + addseq sl, lr, ip, lsr #30 │ │ │ │ + addseq fp, lr, ip, lsr #4 │ │ │ │ + addseq fp, lr, ip, lsl #4 │ │ │ │ + addseq sl, lr, r0, ror #27 │ │ │ │ + @ instruction: 0x009eadb8 │ │ │ │ + addseq sl, lr, r0, ror #20 │ │ │ │ + addseq sl, lr, r0, lsr sl │ │ │ │ + addseq sl, lr, r4, asr #29 │ │ │ │ + umullseq sl, lr, r8, lr │ │ │ │ + addseq sl, lr, ip, lsl fp │ │ │ │ + addseq sl, lr, r8, ror #24 │ │ │ │ + addseq sl, lr, r4, asr #24 │ │ │ │ addseq sl, lr, r4, lsr fp │ │ │ │ + addseq sl, lr, r4, lsl #24 │ │ │ │ + addseq sl, lr, r0, ror #23 │ │ │ │ + addseq sl, lr, r4, lsr #20 │ │ │ │ + addseq sl, lr, ip, lsr sl │ │ │ │ + @ instruction: 0x009eaab0 │ │ │ │ + addseq sl, lr, ip, lsr #22 │ │ │ │ addseq sl, lr, r0, lsr fp │ │ │ │ - addseq sl, lr, r8, lsl #22 │ │ │ │ - @ instruction: 0x009eaad0 │ │ │ │ + addseq sl, lr, ip, lsr #22 │ │ │ │ + addseq sl, lr, r4, lsl #22 │ │ │ │ + addseq sl, lr, ip, asr #21 │ │ │ │ + addseq sl, lr, ip, asr #18 │ │ │ │ + addseq sl, lr, r4, lsl #18 │ │ │ │ + @ instruction: 0x009ea9fc │ │ │ │ + addseq sl, lr, r4, lsr sl │ │ │ │ + addseq sl, lr, r4, lsl #20 │ │ │ │ + @ instruction: 0x009ea9d4 │ │ │ │ addseq sl, lr, r0, asr r9 │ │ │ │ - addseq sl, lr, r8, lsl #18 │ │ │ │ - addseq sl, lr, r0, lsl #20 │ │ │ │ - addseq sl, lr, r8, lsr sl │ │ │ │ - addseq sl, lr, r8, lsl #20 │ │ │ │ - @ instruction: 0x009ea9d8 │ │ │ │ - addseq sl, lr, r4, asr r9 │ │ │ │ - addseq sl, lr, r4, asr #21 │ │ │ │ - addseq r7, sp, r0, lsr #19 │ │ │ │ - addseq r7, sp, r4, lsl #19 │ │ │ │ - addseq sl, lr, ip, ror #25 │ │ │ │ - addseq r7, sp, ip, asr #18 │ │ │ │ - addseq r7, sp, ip, lsr #18 │ │ │ │ - addseq r7, sp, ip, lsl #18 │ │ │ │ - @ instruction: 0x009d78f0 │ │ │ │ - @ instruction: 0x009d78d0 │ │ │ │ - @ instruction: 0x009d78b0 │ │ │ │ - umullseq r7, sp, r0, r8 │ │ │ │ + addseq sl, lr, r0, asr #21 │ │ │ │ + umullseq r7, sp, ip, r9 │ │ │ │ + addseq r7, sp, r0, lsl #19 │ │ │ │ + addseq sl, lr, r8, ror #25 │ │ │ │ + addseq r7, sp, r8, asr #18 │ │ │ │ + addseq r7, sp, r8, lsr #18 │ │ │ │ + addseq r7, sp, r8, lsl #18 │ │ │ │ + addseq r7, sp, ip, ror #17 │ │ │ │ + addseq r7, sp, ip, asr #17 │ │ │ │ + addseq r7, sp, ip, lsr #17 │ │ │ │ + addseq r7, sp, ip, lsl #17 │ │ │ │ sub r3, r1, #13568 @ 0x3500 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #-336] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #-336] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #13440 @ 0x3480 │ │ │ │ - ldr r2, [pc, #-360] @ 36ba0c │ │ │ │ + ldr r2, [pc, #-360] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #14080 @ 0x3700 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #-412] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #-412] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #16128 @ 0x3f00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #-452] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #-452] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #16128 @ 0x3f00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-480] @ 36ba0c │ │ │ │ + ldr r2, [pc, #-480] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #16192 @ 0x3f40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #-528] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #-528] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #16192 @ 0x3f40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-556] @ 36ba0c │ │ │ │ + ldr r2, [pc, #-556] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #15744 @ 0x3d80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #-608] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #-608] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #15808 @ 0x3dc0 │ │ │ │ - ldr r2, [pc, #-632] @ 36ba0c │ │ │ │ + ldr r2, [pc, #-632] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-668] @ 36ba0c │ │ │ │ + ldr r2, [pc, #-668] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #15168 @ 0x3b40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #-716] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #-716] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #14976 @ 0x3a80 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-744] @ 36ba0c │ │ │ │ + ldr r2, [pc, #-744] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #15040 @ 0x3ac0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #-796] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #-796] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #15104 @ 0x3b00 │ │ │ │ - ldr r2, [pc, #-820] @ 36ba0c │ │ │ │ + ldr r2, [pc, #-820] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #15168 @ 0x3b40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-856] @ 36ba0c │ │ │ │ + ldr r2, [pc, #-856] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #-908] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #-908] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #13632 @ 0x3540 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #-952] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #-952] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ - ldr r2, [pc, #-976] @ 36ba0c │ │ │ │ + ldr r2, [pc, #-976] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #13760 @ 0x35c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-1012] @ 36ba0c │ │ │ │ + ldr r2, [pc, #-1012] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #15424 @ 0x3c40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #-1060] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #-1060] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #15424 @ 0x3c40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-1088] @ 36ba0c │ │ │ │ + ldr r2, [pc, #-1088] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #15552 @ 0x3cc0 │ │ │ │ - ldr r2, [pc, #-1120] @ 36ba0c │ │ │ │ + ldr r2, [pc, #-1120] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #-1168] @ 36ba0c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #-1168] @ 36ba30 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r2, [pc, #-1228] @ 36b9e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r2, [pc, #-1228] @ 36ba08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1240] @ 36b9e8 │ │ │ │ + ldr r2, [pc, #-1240] @ 36ba0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-33554432 @ 0xfe000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1268] @ 36b9ec │ │ │ │ + ldr r2, [pc, #-1268] @ 36ba10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r5, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c4b0 │ │ │ │ + beq 36c4d4 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 36c494 │ │ │ │ + beq 36c4b8 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c268 │ │ │ │ - ldr r2, [pc, #-1308] @ 36b9f0 │ │ │ │ + beq 36c28c │ │ │ │ + ldr r2, [pc, #-1308] @ 36ba14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1332] @ 36b9f4 │ │ │ │ + ldr r2, [pc, #-1332] @ 36ba18 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 36c198 │ │ │ │ + beq 36c1bc │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c17c │ │ │ │ - ldr r2, [pc, #-1364] @ 36b9f8 │ │ │ │ + beq 36c1a0 │ │ │ │ + ldr r2, [pc, #-1364] @ 36ba1c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1392] @ 36b9fc │ │ │ │ + ldr r2, [pc, #-1392] @ 36ba20 │ │ │ │ and r5, r5, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c4e8 │ │ │ │ + beq 36c50c │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c4cc │ │ │ │ + beq 36c4f0 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 36b118 │ │ │ │ - ldr r2, [pc, #-1432] @ 36ba00 │ │ │ │ + bne 36b13c │ │ │ │ + ldr r2, [pc, #-1432] @ 36ba24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1456] @ 36ba04 │ │ │ │ + ldr r2, [pc, #-1456] @ 36ba28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 36c1e8 │ │ │ │ - ldr r2, [pc, #-1476] @ 36ba08 │ │ │ │ + bne 36c20c │ │ │ │ + ldr r2, [pc, #-1476] @ 36ba2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #16320 @ 0x3fc0 │ │ │ │ - ldr r2, [pc, #-1504] @ 36ba0c │ │ │ │ + ldr r2, [pc, #-1504] @ 36ba30 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3689e4 │ │ │ │ - b 368750 │ │ │ │ - ldr r2, [pc, #-1528] @ 36ba10 │ │ │ │ + beq 368a08 │ │ │ │ + b 368774 │ │ │ │ + ldr r2, [pc, #-1528] @ 36ba34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1548] @ 36ba14 │ │ │ │ + ldr r3, [pc, #-1548] @ 36ba38 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 36c888 │ │ │ │ + bhi 36c8ac │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1580] @ 36ba18 │ │ │ │ + ldr r2, [pc, #-1580] @ 36ba3c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 369554 │ │ │ │ - ldr r2, [pc, #-1588] @ 36ba1c │ │ │ │ + b 369578 │ │ │ │ + ldr r2, [pc, #-1588] @ 36ba40 │ │ │ │ and r5, r5, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 36c2d8 │ │ │ │ + beq 36c2fc │ │ │ │ cmp r5, #3 │ │ │ │ - beq 36c2bc │ │ │ │ + beq 36c2e0 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 36c378 │ │ │ │ - ldr r2, [pc, #-1628] @ 36ba20 │ │ │ │ + beq 36c39c │ │ │ │ + ldr r2, [pc, #-1628] @ 36ba44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1652] @ 36ba24 │ │ │ │ + ldr r2, [pc, #-1652] @ 36ba48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1676] @ 36ba28 │ │ │ │ + ldr r2, [pc, #-1676] @ 36ba4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #1344 @ 0x540 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #12 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #-1720] @ 36ba2c │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #-1720] @ 36ba50 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ cmp r1, #2224 @ 0x8b0 │ │ │ │ - bcc 3689e4 │ │ │ │ + bcc 368a08 │ │ │ │ sub r3, r1, #2224 @ 0x8b0 │ │ │ │ - ldr r2, [pc, #-1752] @ 36ba2c │ │ │ │ + ldr r2, [pc, #-1752] @ 36ba50 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ sub r3, r1, #2096 @ 0x830 │ │ │ │ sub r3, r3, #8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #8 │ │ │ │ - bhi 3689e4 │ │ │ │ - ldr r2, [pc, #-1800] @ 36ba30 │ │ │ │ + bhi 368a08 │ │ │ │ + ldr r2, [pc, #-1800] @ 36ba54 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r2, [pc, #-1816] @ 36ba34 │ │ │ │ + bne 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r2, [pc, #-1816] @ 36ba58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1840] @ 36ba38 │ │ │ │ + ldr r2, [pc, #-1840] @ 36ba5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1864] @ 36ba3c │ │ │ │ + ldr r2, [pc, #-1864] @ 36ba60 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1888] @ 36ba40 │ │ │ │ + ldr r2, [pc, #-1888] @ 36ba64 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1912] @ 36ba44 │ │ │ │ + ldr r2, [pc, #-1912] @ 36ba68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1936] @ 36ba48 │ │ │ │ + ldr r2, [pc, #-1936] @ 36ba6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 369f04 │ │ │ │ - ldr r2, [pc, #-1956] @ 36ba4c │ │ │ │ + b 369f28 │ │ │ │ + ldr r2, [pc, #-1956] @ 36ba70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1980] @ 36ba50 │ │ │ │ + ldr r2, [pc, #-1980] @ 36ba74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2004] @ 36ba54 │ │ │ │ + ldr r2, [pc, #-2004] @ 36ba78 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a178 │ │ │ │ - ldr r2, [pc, #-2024] @ 36ba58 │ │ │ │ + b 36a19c │ │ │ │ + ldr r2, [pc, #-2024] @ 36ba7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a178 │ │ │ │ - ldr r2, [pc, #-2044] @ 36ba5c │ │ │ │ + b 36a19c │ │ │ │ + ldr r2, [pc, #-2044] @ 36ba80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36aa00 │ │ │ │ - ldr r2, [pc, #-2064] @ 36ba60 │ │ │ │ + b 36aa24 │ │ │ │ + ldr r2, [pc, #-2064] @ 36ba84 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2088] @ 36ba64 │ │ │ │ + ldr r2, [pc, #-2088] @ 36ba88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2112] @ 36ba68 │ │ │ │ + ldr r2, [pc, #-2112] @ 36ba8c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2136] @ 36ba6c │ │ │ │ + ldr r2, [pc, #-2136] @ 36ba90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2160] @ 36ba70 │ │ │ │ + ldr r2, [pc, #-2160] @ 36ba94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2184] @ 36ba74 │ │ │ │ + ldr r2, [pc, #-2184] @ 36ba98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36ad24 │ │ │ │ - ldr r2, [pc, #-2204] @ 36ba78 │ │ │ │ + b 36ad48 │ │ │ │ + ldr r2, [pc, #-2204] @ 36ba9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36ad24 │ │ │ │ - ldr r2, [pc, #-2224] @ 36ba7c │ │ │ │ + b 36ad48 │ │ │ │ + ldr r2, [pc, #-2224] @ 36baa0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2248] @ 36ba80 │ │ │ │ + ldr r2, [pc, #-2248] @ 36baa4 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2272] @ 36ba84 │ │ │ │ + ldr r2, [pc, #-2272] @ 36baa8 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36ad24 │ │ │ │ - ldr r2, [pc, #-2296] @ 36ba88 │ │ │ │ + b 36ad48 │ │ │ │ + ldr r2, [pc, #-2296] @ 36baac │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2320] @ 36ba8c │ │ │ │ + ldr r2, [pc, #-2320] @ 36bab0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2344] @ 36ba90 │ │ │ │ + ldr r2, [pc, #-2344] @ 36bab4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2372] @ 36ba94 │ │ │ │ + ldr r2, [pc, #-2372] @ 36bab8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2396] @ 36ba98 │ │ │ │ + ldr r2, [pc, #-2396] @ 36babc │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2420] @ 36ba9c │ │ │ │ + ldr r2, [pc, #-2420] @ 36bac0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2444] @ 36baa0 │ │ │ │ + ldr r2, [pc, #-2444] @ 36bac4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2468] @ 36baa4 │ │ │ │ + ldr r2, [pc, #-2468] @ 36bac8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2492] @ 36baa8 │ │ │ │ + ldr r2, [pc, #-2492] @ 36bacc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2516] @ 36baac │ │ │ │ + ldr r2, [pc, #-2516] @ 36bad0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2540] @ 36bab0 │ │ │ │ + ldr r2, [pc, #-2540] @ 36bad4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2564] @ 36bab4 │ │ │ │ + ldr r2, [pc, #-2564] @ 36bad8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2588] @ 36bab8 │ │ │ │ + ldr r2, [pc, #-2588] @ 36badc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2612] @ 36babc │ │ │ │ + ldr r2, [pc, #-2612] @ 36bae0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #728 @ 0x2d8 │ │ │ │ - beq 368750 │ │ │ │ - b 3689e4 │ │ │ │ - ldr r2, [pc, #-2648] @ 36bac0 │ │ │ │ + beq 368774 │ │ │ │ + b 368a08 │ │ │ │ + ldr r2, [pc, #-2648] @ 36bae4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2672] @ 36bac4 │ │ │ │ + ldr r2, [pc, #-2672] @ 36bae8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2696] @ 36bac8 │ │ │ │ + ldr r2, [pc, #-2696] @ 36baec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2720] @ 36bacc │ │ │ │ + ldr r2, [pc, #-2720] @ 36baf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2744] @ 36bad0 │ │ │ │ + ldr r2, [pc, #-2744] @ 36baf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2768] @ 36bad4 │ │ │ │ + ldr r2, [pc, #-2768] @ 36baf8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2792] @ 36bad8 │ │ │ │ + ldr r2, [pc, #-2792] @ 36bafc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2816] @ 36badc │ │ │ │ + ldr r2, [pc, #-2816] @ 36bb00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2840] @ 36bae0 │ │ │ │ + ldr r2, [pc, #-2840] @ 36bb04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2864] @ 36bae4 │ │ │ │ + ldr r2, [pc, #-2864] @ 36bb08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2888] @ 36bae8 │ │ │ │ + ldr r2, [pc, #-2888] @ 36bb0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2912] @ 36baec │ │ │ │ + ldr r2, [pc, #-2912] @ 36bb10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2936] @ 36baf0 │ │ │ │ + ldr r2, [pc, #-2936] @ 36bb14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2960] @ 36baf4 │ │ │ │ + ldr r2, [pc, #-2960] @ 36bb18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2984] @ 36baf8 │ │ │ │ + ldr r2, [pc, #-2984] @ 36bb1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3008] @ 36bafc │ │ │ │ + ldr r2, [pc, #-3008] @ 36bb20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3032] @ 36bb00 │ │ │ │ + ldr r2, [pc, #-3032] @ 36bb24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3056] @ 36bb04 │ │ │ │ + ldr r2, [pc, #-3056] @ 36bb28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3080] @ 36bb08 │ │ │ │ + ldr r2, [pc, #-3080] @ 36bb2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3104] @ 36bb0c │ │ │ │ + ldr r2, [pc, #-3104] @ 36bb30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3128] @ 36bb10 │ │ │ │ + ldr r2, [pc, #-3128] @ 36bb34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3152] @ 36bb14 │ │ │ │ + ldr r2, [pc, #-3152] @ 36bb38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3176] @ 36bb18 │ │ │ │ + ldr r2, [pc, #-3176] @ 36bb3c │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36aa84 │ │ │ │ - ldr r2, [pc, #-3200] @ 36bb1c │ │ │ │ + b 36aaa8 │ │ │ │ + ldr r2, [pc, #-3200] @ 36bb40 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3228] @ 36bb20 │ │ │ │ + ldr r2, [pc, #-3228] @ 36bb44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a130 │ │ │ │ - ldr r2, [pc, #-3248] @ 36bb24 │ │ │ │ + b 36a154 │ │ │ │ + ldr r2, [pc, #-3248] @ 36bb48 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3276] @ 36bb28 │ │ │ │ + ldr r2, [pc, #-3276] @ 36bb4c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3304] @ 36bb2c │ │ │ │ + ldr r2, [pc, #-3304] @ 36bb50 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 36a7bc │ │ │ │ - ldr r2, [pc, #-3328] @ 36bb30 │ │ │ │ + b 36a7e0 │ │ │ │ + ldr r2, [pc, #-3328] @ 36bb54 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3356] @ 36bb34 │ │ │ │ + ldr r2, [pc, #-3356] @ 36bb58 │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3384] @ 36bb38 │ │ │ │ + ldr r2, [pc, #-3384] @ 36bb5c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3412] @ 36bb3c │ │ │ │ + ldr r2, [pc, #-3412] @ 36bb60 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #12 │ │ │ │ pop {r4, r5, r6, r7, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2488] @ 36d268 │ │ │ │ + ldr r3, [pc, #2488] @ 36d28c │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 36fe84 │ │ │ │ + bhi 36fea8 │ │ │ │ cmp r0, #13312 @ 0x3400 │ │ │ │ - bcc 36c8f0 │ │ │ │ - ldr r3, [pc, #2472] @ 36d26c │ │ │ │ - ldr r2, [pc, #2472] @ 36d270 │ │ │ │ + bcc 36c914 │ │ │ │ + ldr r3, [pc, #2472] @ 36d290 │ │ │ │ + ldr r2, [pc, #2472] @ 36d294 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r0, r0, #13312 @ 0x3400 │ │ │ │ cmp r0, r2 │ │ │ │ - bhi 36c8e4 │ │ │ │ + bhi 36c908 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2440] @ 36d274 │ │ │ │ + ldr r0, [pc, #2440] @ 36d298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #0 │ │ │ │ - beq 36fe78 │ │ │ │ + beq 36fe9c │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ lsl r3, r0, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #592 @ 0x250 │ │ │ │ - bhi 36fe90 │ │ │ │ - ldr r3, [pc, #2404] @ 36d278 │ │ │ │ + bhi 36feb4 │ │ │ │ + ldr r3, [pc, #2404] @ 36d29c │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #592 @ 0x250 │ │ │ │ - bhi 36c92c │ │ │ │ + bhi 36c950 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2376] @ 36d27c │ │ │ │ + ldr r0, [pc, #2376] @ 36d2a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 36d280 │ │ │ │ + ldr r0, [pc, #2368] @ 36d2a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 36d284 │ │ │ │ + ldr r0, [pc, #2360] @ 36d2a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 36d288 │ │ │ │ + ldr r0, [pc, #2352] @ 36d2ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 36d28c │ │ │ │ + ldr r0, [pc, #2344] @ 36d2b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 36d290 │ │ │ │ + ldr r0, [pc, #2336] @ 36d2b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 36d294 │ │ │ │ + ldr r0, [pc, #2328] @ 36d2b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 36d298 │ │ │ │ + ldr r0, [pc, #2320] @ 36d2bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 36d29c │ │ │ │ + ldr r0, [pc, #2312] @ 36d2c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 36d2a0 │ │ │ │ + ldr r0, [pc, #2304] @ 36d2c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 36d2a4 │ │ │ │ + ldr r0, [pc, #2296] @ 36d2c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 36d2a8 │ │ │ │ + ldr r0, [pc, #2288] @ 36d2cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 36d2ac │ │ │ │ + ldr r0, [pc, #2280] @ 36d2d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 36d2b0 │ │ │ │ + ldr r0, [pc, #2272] @ 36d2d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 36d2b4 │ │ │ │ + ldr r0, [pc, #2264] @ 36d2d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 36d2b8 │ │ │ │ + ldr r0, [pc, #2256] @ 36d2dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 36d2bc │ │ │ │ + ldr r0, [pc, #2248] @ 36d2e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 36d2c0 │ │ │ │ + ldr r0, [pc, #2240] @ 36d2e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 36d2c4 │ │ │ │ + ldr r0, [pc, #2232] @ 36d2e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 36d2c8 │ │ │ │ + ldr r0, [pc, #2224] @ 36d2ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 36d2cc │ │ │ │ + ldr r0, [pc, #2216] @ 36d2f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 36d2d0 │ │ │ │ + ldr r0, [pc, #2208] @ 36d2f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 36d2d4 │ │ │ │ + ldr r0, [pc, #2200] @ 36d2f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 36d2d8 │ │ │ │ + ldr r0, [pc, #2192] @ 36d2fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 36d2dc │ │ │ │ + ldr r0, [pc, #2184] @ 36d300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 36d2e0 │ │ │ │ + ldr r0, [pc, #2176] @ 36d304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 36d2e4 │ │ │ │ + ldr r0, [pc, #2168] @ 36d308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 36d2e8 │ │ │ │ + ldr r0, [pc, #2160] @ 36d30c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 36d2ec │ │ │ │ + ldr r0, [pc, #2152] @ 36d310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 36d2f0 │ │ │ │ + ldr r0, [pc, #2144] @ 36d314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 36d2f4 │ │ │ │ + ldr r0, [pc, #2136] @ 36d318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 36d2f8 │ │ │ │ + ldr r0, [pc, #2128] @ 36d31c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 36d2fc │ │ │ │ + ldr r0, [pc, #2120] @ 36d320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 36d300 │ │ │ │ + ldr r0, [pc, #2112] @ 36d324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 36d304 │ │ │ │ + ldr r0, [pc, #2104] @ 36d328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 36d308 │ │ │ │ + ldr r0, [pc, #2096] @ 36d32c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 36d30c │ │ │ │ + ldr r0, [pc, #2088] @ 36d330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 36d310 │ │ │ │ + ldr r0, [pc, #2080] @ 36d334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 36d314 │ │ │ │ + ldr r0, [pc, #2072] @ 36d338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 36d318 │ │ │ │ + ldr r0, [pc, #2064] @ 36d33c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 36d31c │ │ │ │ + ldr r0, [pc, #2056] @ 36d340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 36d320 │ │ │ │ + ldr r0, [pc, #2048] @ 36d344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 36d324 │ │ │ │ + ldr r0, [pc, #2040] @ 36d348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 36d328 │ │ │ │ + ldr r0, [pc, #2032] @ 36d34c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 36d32c │ │ │ │ + ldr r0, [pc, #2024] @ 36d350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 36d330 │ │ │ │ + ldr r0, [pc, #2016] @ 36d354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 36d334 │ │ │ │ + ldr r0, [pc, #2008] @ 36d358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 36d338 │ │ │ │ + ldr r0, [pc, #2000] @ 36d35c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 36d33c │ │ │ │ + ldr r0, [pc, #1992] @ 36d360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 36d340 │ │ │ │ + ldr r0, [pc, #1984] @ 36d364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 36d344 │ │ │ │ + ldr r0, [pc, #1976] @ 36d368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 36d348 │ │ │ │ + ldr r0, [pc, #1968] @ 36d36c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 36d34c │ │ │ │ + ldr r0, [pc, #1960] @ 36d370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 36d350 │ │ │ │ + ldr r0, [pc, #1952] @ 36d374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 36d354 │ │ │ │ + ldr r0, [pc, #1944] @ 36d378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 36d358 │ │ │ │ + ldr r0, [pc, #1936] @ 36d37c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 36d35c │ │ │ │ + ldr r0, [pc, #1928] @ 36d380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 36d360 │ │ │ │ + ldr r0, [pc, #1920] @ 36d384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 36d364 │ │ │ │ + ldr r0, [pc, #1912] @ 36d388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 36d368 │ │ │ │ + ldr r0, [pc, #1904] @ 36d38c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 36d36c │ │ │ │ + ldr r0, [pc, #1896] @ 36d390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 36d370 │ │ │ │ + ldr r0, [pc, #1888] @ 36d394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 36d374 │ │ │ │ + ldr r0, [pc, #1880] @ 36d398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 36d378 │ │ │ │ + ldr r0, [pc, #1872] @ 36d39c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 36d37c │ │ │ │ + ldr r0, [pc, #1864] @ 36d3a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 36d380 │ │ │ │ + ldr r0, [pc, #1856] @ 36d3a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 36d384 │ │ │ │ + ldr r0, [pc, #1848] @ 36d3a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 36d388 │ │ │ │ + ldr r0, [pc, #1840] @ 36d3ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 36d38c │ │ │ │ + ldr r0, [pc, #1832] @ 36d3b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 36d390 │ │ │ │ + ldr r0, [pc, #1824] @ 36d3b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 36d394 │ │ │ │ + ldr r0, [pc, #1816] @ 36d3b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 36d398 │ │ │ │ + ldr r0, [pc, #1808] @ 36d3bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 36d39c │ │ │ │ + ldr r0, [pc, #1800] @ 36d3c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 36d3a0 │ │ │ │ + ldr r0, [pc, #1792] @ 36d3c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 36d3a4 │ │ │ │ + ldr r0, [pc, #1784] @ 36d3c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 36d3a8 │ │ │ │ + ldr r0, [pc, #1776] @ 36d3cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 36d3ac │ │ │ │ + ldr r0, [pc, #1768] @ 36d3d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 36d3b0 │ │ │ │ + ldr r0, [pc, #1760] @ 36d3d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 36d3b4 │ │ │ │ + ldr r0, [pc, #1752] @ 36d3d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 36d3b8 │ │ │ │ + ldr r0, [pc, #1744] @ 36d3dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 36d3bc │ │ │ │ + ldr r0, [pc, #1736] @ 36d3e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 36d3c0 │ │ │ │ + ldr r0, [pc, #1728] @ 36d3e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 36d3c4 │ │ │ │ + ldr r0, [pc, #1720] @ 36d3e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 36d3c8 │ │ │ │ + ldr r0, [pc, #1712] @ 36d3ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 36d3cc │ │ │ │ + ldr r0, [pc, #1704] @ 36d3f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 36d3d0 │ │ │ │ + ldr r0, [pc, #1696] @ 36d3f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 36d3d4 │ │ │ │ + ldr r0, [pc, #1688] @ 36d3f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 36d3d8 │ │ │ │ + ldr r0, [pc, #1680] @ 36d3fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 36d3dc │ │ │ │ + ldr r0, [pc, #1672] @ 36d400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 36d3e0 │ │ │ │ + ldr r0, [pc, #1664] @ 36d404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 36d3e4 │ │ │ │ + ldr r0, [pc, #1656] @ 36d408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 36d3e8 │ │ │ │ + ldr r0, [pc, #1648] @ 36d40c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 36d3ec │ │ │ │ + ldr r0, [pc, #1640] @ 36d410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 36d3f0 │ │ │ │ + ldr r0, [pc, #1632] @ 36d414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 36d3f4 │ │ │ │ + ldr r0, [pc, #1624] @ 36d418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 36d3f8 │ │ │ │ + ldr r0, [pc, #1616] @ 36d41c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 36d3fc │ │ │ │ + ldr r0, [pc, #1608] @ 36d420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 36d400 │ │ │ │ + ldr r0, [pc, #1600] @ 36d424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 36d404 │ │ │ │ + ldr r0, [pc, #1592] @ 36d428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 36d408 │ │ │ │ + ldr r0, [pc, #1584] @ 36d42c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 36d40c │ │ │ │ + ldr r0, [pc, #1576] @ 36d430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 36d410 │ │ │ │ + ldr r0, [pc, #1568] @ 36d434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 36d414 │ │ │ │ + ldr r0, [pc, #1560] @ 36d438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 36d418 │ │ │ │ + ldr r0, [pc, #1552] @ 36d43c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 36d41c │ │ │ │ + ldr r0, [pc, #1544] @ 36d440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 36d420 │ │ │ │ + ldr r0, [pc, #1536] @ 36d444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 36d424 │ │ │ │ + ldr r0, [pc, #1528] @ 36d448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 36d428 │ │ │ │ + ldr r0, [pc, #1520] @ 36d44c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 36d42c │ │ │ │ + ldr r0, [pc, #1512] @ 36d450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 36d430 │ │ │ │ + ldr r0, [pc, #1504] @ 36d454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 36d434 │ │ │ │ + ldr r0, [pc, #1496] @ 36d458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 36d438 │ │ │ │ + ldr r0, [pc, #1488] @ 36d45c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 36d43c │ │ │ │ + ldr r0, [pc, #1480] @ 36d460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 36d440 │ │ │ │ + ldr r0, [pc, #1472] @ 36d464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 36d444 │ │ │ │ + ldr r0, [pc, #1464] @ 36d468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 36d448 │ │ │ │ + ldr r0, [pc, #1456] @ 36d46c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 36d44c │ │ │ │ + ldr r0, [pc, #1448] @ 36d470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 36d450 │ │ │ │ + ldr r0, [pc, #1440] @ 36d474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 36d454 │ │ │ │ + ldr r0, [pc, #1432] @ 36d478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 36d458 │ │ │ │ + ldr r0, [pc, #1424] @ 36d47c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 36d45c │ │ │ │ + ldr r0, [pc, #1416] @ 36d480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 36d460 │ │ │ │ + ldr r0, [pc, #1408] @ 36d484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 36d464 │ │ │ │ + ldr r0, [pc, #1400] @ 36d488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 36d468 │ │ │ │ + ldr r0, [pc, #1392] @ 36d48c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 36d46c │ │ │ │ + ldr r0, [pc, #1384] @ 36d490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 36d470 │ │ │ │ + ldr r0, [pc, #1376] @ 36d494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 36d474 │ │ │ │ + ldr r0, [pc, #1368] @ 36d498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 36d478 │ │ │ │ + ldr r0, [pc, #1360] @ 36d49c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 36d47c │ │ │ │ + ldr r0, [pc, #1352] @ 36d4a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 36d480 │ │ │ │ + ldr r0, [pc, #1344] @ 36d4a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 36d484 │ │ │ │ + ldr r0, [pc, #1336] @ 36d4a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 36d488 │ │ │ │ + ldr r0, [pc, #1328] @ 36d4ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 36d48c │ │ │ │ + ldr r0, [pc, #1320] @ 36d4b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 36d490 │ │ │ │ + ldr r0, [pc, #1312] @ 36d4b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 36d494 │ │ │ │ + ldr r0, [pc, #1304] @ 36d4b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 36d498 │ │ │ │ + ldr r0, [pc, #1296] @ 36d4bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 36d49c │ │ │ │ + ldr r0, [pc, #1288] @ 36d4c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 36d4a0 │ │ │ │ + ldr r0, [pc, #1280] @ 36d4c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 36d4a4 │ │ │ │ + ldr r0, [pc, #1272] @ 36d4c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 36d4a8 │ │ │ │ + ldr r0, [pc, #1264] @ 36d4cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 36d4ac │ │ │ │ + ldr r0, [pc, #1256] @ 36d4d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 36d4b0 │ │ │ │ + ldr r0, [pc, #1248] @ 36d4d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 36d4b4 │ │ │ │ + ldr r0, [pc, #1240] @ 36d4d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 36d4b8 │ │ │ │ + ldr r0, [pc, #1232] @ 36d4dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 36d4bc │ │ │ │ + ldr r0, [pc, #1224] @ 36d4e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 36d4c0 │ │ │ │ + ldr r0, [pc, #1216] @ 36d4e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 36d4c4 │ │ │ │ + ldr r0, [pc, #1208] @ 36d4e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 36d4c8 │ │ │ │ + ldr r0, [pc, #1200] @ 36d4ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 36d4cc │ │ │ │ + ldr r0, [pc, #1192] @ 36d4f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 36d4d0 │ │ │ │ + ldr r0, [pc, #1184] @ 36d4f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 36d4d4 │ │ │ │ + ldr r0, [pc, #1176] @ 36d4f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 36d4d8 │ │ │ │ + ldr r0, [pc, #1168] @ 36d4fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 36d4dc │ │ │ │ + ldr r0, [pc, #1160] @ 36d500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 36d4e0 │ │ │ │ + ldr r0, [pc, #1152] @ 36d504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 36d4e4 │ │ │ │ + ldr r0, [pc, #1144] @ 36d508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 36d4e8 │ │ │ │ + ldr r0, [pc, #1136] @ 36d50c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 36d4ec │ │ │ │ + ldr r0, [pc, #1128] @ 36d510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 36d4f0 │ │ │ │ + ldr r0, [pc, #1120] @ 36d514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 36d4f4 │ │ │ │ + ldr r0, [pc, #1112] @ 36d518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 36d4f8 │ │ │ │ + ldr r0, [pc, #1104] @ 36d51c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 36d4fc │ │ │ │ + ldr r0, [pc, #1096] @ 36d520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 36d500 │ │ │ │ + ldr r0, [pc, #1088] @ 36d524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 36d504 │ │ │ │ + ldr r0, [pc, #1080] @ 36d528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 36d508 │ │ │ │ + ldr r0, [pc, #1072] @ 36d52c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 36d50c │ │ │ │ + ldr r0, [pc, #1064] @ 36d530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 36d510 │ │ │ │ + ldr r0, [pc, #1056] @ 36d534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 36d514 │ │ │ │ + ldr r0, [pc, #1048] @ 36d538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 36d518 │ │ │ │ + ldr r0, [pc, #1040] @ 36d53c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 36d51c │ │ │ │ + ldr r0, [pc, #1032] @ 36d540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 36d520 │ │ │ │ + ldr r0, [pc, #1024] @ 36d544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 36d524 │ │ │ │ + ldr r0, [pc, #1016] @ 36d548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 36d528 │ │ │ │ + ldr r0, [pc, #1008] @ 36d54c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 36d52c │ │ │ │ + ldr r0, [pc, #1000] @ 36d550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 36d530 │ │ │ │ + ldr r0, [pc, #992] @ 36d554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 36d534 │ │ │ │ + ldr r0, [pc, #984] @ 36d558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 36d538 │ │ │ │ + ldr r0, [pc, #976] @ 36d55c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 36d53c │ │ │ │ + ldr r0, [pc, #968] @ 36d560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 36d540 │ │ │ │ + ldr r0, [pc, #960] @ 36d564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 36d544 │ │ │ │ + ldr r0, [pc, #952] @ 36d568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 36d548 │ │ │ │ + ldr r0, [pc, #944] @ 36d56c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 36d54c │ │ │ │ + ldr r0, [pc, #936] @ 36d570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 36d550 │ │ │ │ + ldr r0, [pc, #928] @ 36d574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 36d554 │ │ │ │ + ldr r0, [pc, #920] @ 36d578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 36d558 │ │ │ │ + ldr r0, [pc, #912] @ 36d57c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 36d55c │ │ │ │ + ldr r0, [pc, #904] @ 36d580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 36d560 │ │ │ │ + ldr r0, [pc, #896] @ 36d584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 36d564 │ │ │ │ + ldr r0, [pc, #888] @ 36d588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 36d568 │ │ │ │ + ldr r0, [pc, #880] @ 36d58c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 36d56c │ │ │ │ + ldr r0, [pc, #872] @ 36d590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 36d570 │ │ │ │ + ldr r0, [pc, #864] @ 36d594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 36d574 │ │ │ │ + ldr r0, [pc, #856] @ 36d598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 36d578 │ │ │ │ + ldr r0, [pc, #848] @ 36d59c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 36d57c │ │ │ │ + ldr r0, [pc, #840] @ 36d5a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 36d580 │ │ │ │ + ldr r0, [pc, #832] @ 36d5a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 36d584 │ │ │ │ + ldr r0, [pc, #824] @ 36d5a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 36d588 │ │ │ │ + ldr r0, [pc, #816] @ 36d5ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #808] @ 36d58c │ │ │ │ + ldr r0, [pc, #808] @ 36d5b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ - adcseq r5, r0, r4, ror #7 │ │ │ │ + adcseq r5, r0, r0, ror #7 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - addseq r3, lr, r4, asr #9 │ │ │ │ - umlalseq r6, r0, r2, fp │ │ │ │ - addseq r3, lr, ip, ror r4 │ │ │ │ - addseq r1, pc, ip, asr #9 │ │ │ │ - addseq pc, lr, r8, ror #17 │ │ │ │ - umullseq r1, pc, r8, r4 @ │ │ │ │ - @ instruction: 0x009ef8b4 │ │ │ │ - addseq r1, pc, r4, ror #8 │ │ │ │ - addseq pc, lr, r0, lsl #17 │ │ │ │ - addseq r1, pc, r0, lsr r4 @ │ │ │ │ - addseq pc, lr, ip, asr #16 │ │ │ │ - @ instruction: 0x009f13fc │ │ │ │ - addseq pc, lr, r8, lsl r8 @ │ │ │ │ - addseq r1, pc, r8, asr #7 │ │ │ │ - addseq pc, lr, r4, ror #15 │ │ │ │ - umullseq r1, pc, r4, r3 @ │ │ │ │ - @ instruction: 0x009ef7b0 │ │ │ │ - addseq r1, pc, r0, ror #6 │ │ │ │ - addseq pc, lr, ip, ror r7 @ │ │ │ │ - addseq r1, pc, ip, lsr #6 │ │ │ │ - addseq pc, lr, r8, asr #14 │ │ │ │ - @ instruction: 0x009f12f8 │ │ │ │ - addseq pc, lr, r4, lsl r7 @ │ │ │ │ - addseq r1, pc, r4, asr #5 │ │ │ │ - addseq pc, lr, r0, ror #13 │ │ │ │ - umullseq r1, pc, r0, r2 @ │ │ │ │ - addseq pc, lr, ip, lsr #13 │ │ │ │ - addseq r1, pc, ip, asr r2 @ │ │ │ │ - addseq pc, lr, r8, ror r6 @ │ │ │ │ - addseq r1, pc, r8, lsr #4 │ │ │ │ - addseq pc, lr, r4, asr #12 │ │ │ │ - @ instruction: 0x009f11f4 │ │ │ │ - addseq pc, lr, r0, lsl r6 @ │ │ │ │ - addseq r1, pc, r0, asr #3 │ │ │ │ - @ instruction: 0x009ef5dc │ │ │ │ - addseq r1, pc, ip, lsl #3 │ │ │ │ - addseq pc, lr, r8, lsr #11 │ │ │ │ - addseq r1, pc, r8, asr r1 @ │ │ │ │ - addseq pc, lr, r4, ror r5 @ │ │ │ │ - addseq r1, pc, r4, lsr #2 │ │ │ │ - addseq pc, lr, r0, asr #10 │ │ │ │ - ldrsheq r1, [pc], r0 │ │ │ │ - addseq pc, lr, ip, lsl #10 │ │ │ │ - ldrheq r1, [pc], ip │ │ │ │ - @ instruction: 0x009ef4d8 │ │ │ │ - addseq r1, pc, r8, lsl #1 │ │ │ │ - addseq pc, lr, r4, lsr #9 │ │ │ │ - addseq r1, pc, r4, asr r0 @ │ │ │ │ - addseq pc, lr, r0, ror r4 @ │ │ │ │ - addseq r1, pc, r0, lsr #32 │ │ │ │ - addseq pc, lr, ip, lsr r4 @ │ │ │ │ - addseq r0, pc, ip, ror #31 │ │ │ │ - addseq pc, lr, r8, lsl #8 │ │ │ │ - @ instruction: 0x009f0fb8 │ │ │ │ - @ instruction: 0x009ef3d4 │ │ │ │ - addseq r0, pc, r4, lsl #31 │ │ │ │ - addseq pc, lr, r0, lsr #7 │ │ │ │ - addseq r0, pc, r0, asr pc @ │ │ │ │ - addseq pc, lr, ip, ror #6 │ │ │ │ - addseq r0, pc, ip, lsl pc @ │ │ │ │ - addseq pc, lr, r8, lsr r3 @ │ │ │ │ - addseq r0, pc, r8, ror #29 │ │ │ │ - addseq pc, lr, r4, lsl #6 │ │ │ │ - @ instruction: 0x009f0eb4 │ │ │ │ - @ instruction: 0x009ef2d0 │ │ │ │ - addseq r0, pc, r0, lsl #29 │ │ │ │ - umullseq pc, lr, ip, r2 @ │ │ │ │ - addseq r0, pc, ip, asr #28 │ │ │ │ - addseq pc, lr, r8, ror #4 │ │ │ │ - addseq r0, pc, r8, lsl lr @ │ │ │ │ - addseq pc, lr, r4, lsr r2 @ │ │ │ │ - addseq r0, pc, r4, ror #27 │ │ │ │ - addseq pc, lr, r0, lsl #4 │ │ │ │ - @ instruction: 0x009f0db0 │ │ │ │ - addseq pc, lr, ip, asr #3 │ │ │ │ - addseq r0, pc, ip, ror sp @ │ │ │ │ - umullseq pc, lr, r8, r1 @ │ │ │ │ - addseq r0, pc, r8, asr #26 │ │ │ │ - addseq pc, lr, r4, ror #2 │ │ │ │ - addseq r0, pc, r4, lsl sp @ │ │ │ │ - addseq pc, lr, r0, lsr r1 @ │ │ │ │ - addseq r0, pc, r0, ror #25 │ │ │ │ - ldrsheq pc, [lr], ip @ │ │ │ │ - addseq r0, pc, ip, lsr #25 │ │ │ │ - addseq pc, lr, r8, asr #1 │ │ │ │ - addseq r0, pc, r8, ror ip @ │ │ │ │ - umullseq pc, lr, r4, r0 @ │ │ │ │ - addseq r0, pc, r4, asr #24 │ │ │ │ - addseq pc, lr, r0, rrx │ │ │ │ - addseq r0, pc, r0, lsl ip @ │ │ │ │ - addseq pc, lr, ip, lsr #32 │ │ │ │ - @ instruction: 0x009f0bdc │ │ │ │ - @ instruction: 0x009eeff8 │ │ │ │ - addseq r0, pc, r8, lsr #23 │ │ │ │ - addseq lr, lr, r4, asr #31 │ │ │ │ - addseq r0, pc, r4, ror fp @ │ │ │ │ - umullseq lr, lr, r0, pc @ │ │ │ │ - addseq r0, pc, r0, asr #22 │ │ │ │ - addseq lr, lr, ip, asr pc │ │ │ │ - addseq r0, pc, ip, lsl #22 │ │ │ │ - addseq lr, lr, r8, lsr #30 │ │ │ │ - @ instruction: 0x009f0ad8 │ │ │ │ - @ instruction: 0x009eeef4 │ │ │ │ - addseq r0, pc, r4, lsr #21 │ │ │ │ - addseq lr, lr, r0, asr #29 │ │ │ │ - addseq r0, pc, r0, ror sl @ │ │ │ │ - addseq lr, lr, ip, lsl #29 │ │ │ │ - addseq r0, pc, ip, lsr sl @ │ │ │ │ - addseq lr, lr, r8, asr lr │ │ │ │ - addseq r0, pc, r8, lsl #20 │ │ │ │ - addseq lr, lr, r4, lsr #28 │ │ │ │ - @ instruction: 0x009f09d4 │ │ │ │ - @ instruction: 0x009eedf0 │ │ │ │ - addseq r0, pc, r0, lsr #19 │ │ │ │ - @ instruction: 0x009eedbc │ │ │ │ - addseq r0, pc, ip, ror #18 │ │ │ │ - addseq lr, lr, r8, lsl #27 │ │ │ │ - addseq r0, pc, r8, lsr r9 @ │ │ │ │ - addseq lr, lr, r4, asr sp │ │ │ │ - addseq r0, pc, r4, lsl #18 │ │ │ │ - addseq lr, lr, r0, lsr #26 │ │ │ │ - @ instruction: 0x009f08d0 │ │ │ │ - addseq lr, lr, ip, ror #25 │ │ │ │ - umullseq r0, pc, ip, r8 @ │ │ │ │ - @ instruction: 0x009eecb8 │ │ │ │ - addseq r0, pc, r8, ror #16 │ │ │ │ - addseq lr, lr, r4, lsl #25 │ │ │ │ - addseq r0, pc, r4, lsr r8 @ │ │ │ │ - addseq lr, lr, r0, asr ip │ │ │ │ - addseq r0, pc, r0, lsl #16 │ │ │ │ - addseq lr, lr, ip, lsl ip │ │ │ │ - addseq r0, pc, ip, asr #15 │ │ │ │ - addseq lr, lr, r8, ror #23 │ │ │ │ - umullseq r0, pc, r8, r7 @ │ │ │ │ - @ instruction: 0x009eebb4 │ │ │ │ - addseq r0, pc, r4, ror #14 │ │ │ │ - addseq lr, lr, r0, lsl #23 │ │ │ │ - addseq r0, pc, r0, lsr r7 @ │ │ │ │ - addseq lr, lr, ip, asr #22 │ │ │ │ - @ instruction: 0x009f06fc │ │ │ │ - addseq lr, lr, r8, lsl fp │ │ │ │ - addseq r0, pc, r8, asr #13 │ │ │ │ - addseq lr, lr, r4, ror #21 │ │ │ │ - umullseq r0, pc, r4, r6 @ │ │ │ │ - @ instruction: 0x009eeab0 │ │ │ │ - addseq r0, pc, r0, ror #12 │ │ │ │ - addseq lr, lr, ip, ror sl │ │ │ │ - addseq r0, pc, ip, lsr #12 │ │ │ │ - addseq lr, lr, r8, asr #20 │ │ │ │ - @ instruction: 0x009f05f8 │ │ │ │ - addseq lr, lr, r4, lsl sl │ │ │ │ - addseq r0, pc, r4, asr #11 │ │ │ │ - addseq lr, lr, r0, ror #19 │ │ │ │ - umullseq r0, pc, r0, r5 @ │ │ │ │ - addseq lr, lr, ip, lsr #19 │ │ │ │ - addseq r0, pc, ip, asr r5 @ │ │ │ │ - addseq lr, lr, r8, ror r9 │ │ │ │ - addseq r0, pc, r8, lsr #10 │ │ │ │ - addseq lr, lr, r4, asr #18 │ │ │ │ - @ instruction: 0x009f04f4 │ │ │ │ - addseq lr, lr, r0, lsl r9 │ │ │ │ - addseq r0, pc, r0, asr #9 │ │ │ │ - @ instruction: 0x009ee8dc │ │ │ │ - addseq r0, pc, ip, lsl #9 │ │ │ │ - addseq lr, lr, r8, lsr #17 │ │ │ │ - addseq r0, pc, r8, asr r4 @ │ │ │ │ - addseq lr, lr, r4, ror r8 │ │ │ │ - addseq r0, pc, r4, lsr #8 │ │ │ │ - addseq lr, lr, r0, asr #16 │ │ │ │ - @ instruction: 0x009f03f0 │ │ │ │ - addseq lr, lr, ip, lsl #16 │ │ │ │ - @ instruction: 0x009f03bc │ │ │ │ - @ instruction: 0x009ee7d8 │ │ │ │ - addseq r0, pc, r8, lsl #7 │ │ │ │ - addseq lr, lr, r4, lsr #15 │ │ │ │ - addseq r0, pc, r4, asr r3 @ │ │ │ │ - addseq lr, lr, r0, ror r7 │ │ │ │ - addseq r0, pc, r0, lsr #6 │ │ │ │ - addseq lr, lr, ip, lsr r7 │ │ │ │ - addseq r0, pc, ip, ror #5 │ │ │ │ - addseq lr, lr, r8, lsl #14 │ │ │ │ - @ instruction: 0x009f02b8 │ │ │ │ - @ instruction: 0x009ee6d4 │ │ │ │ - addseq r0, pc, r4, lsl #5 │ │ │ │ - addseq lr, lr, r0, lsr #13 │ │ │ │ - addseq r0, pc, r0, asr r2 @ │ │ │ │ - addseq lr, lr, ip, ror #12 │ │ │ │ - addseq r0, pc, ip, lsl r2 @ │ │ │ │ - addseq lr, lr, r8, lsr r6 │ │ │ │ - addseq r0, pc, r8, ror #3 │ │ │ │ - addseq lr, lr, r4, lsl #12 │ │ │ │ - @ instruction: 0x009f01b4 │ │ │ │ - @ instruction: 0x009ee5d0 │ │ │ │ - addseq r0, pc, r0, lsl #3 │ │ │ │ - umullseq lr, lr, ip, r5 @ │ │ │ │ - addseq r0, pc, ip, asr #2 │ │ │ │ - addseq lr, lr, r8, ror #10 │ │ │ │ - addseq r0, pc, r8, lsl r1 @ │ │ │ │ - addseq lr, lr, r4, lsr r5 │ │ │ │ - addseq pc, lr, r8, lsl #21 │ │ │ │ - addseq sp, lr, r4, lsr #29 │ │ │ │ - addseq pc, lr, r4, asr sl @ │ │ │ │ - addseq sp, lr, r0, ror lr │ │ │ │ - addseq pc, lr, r0, lsr #20 │ │ │ │ - addseq sp, lr, ip, lsr lr │ │ │ │ - addseq pc, lr, ip, ror #19 │ │ │ │ - addseq sp, lr, r8, lsl #28 │ │ │ │ - @ instruction: 0x009ef9b8 │ │ │ │ - @ instruction: 0x009eddd4 │ │ │ │ - addseq pc, lr, r4, lsl #19 │ │ │ │ - addseq sp, lr, r0, lsr #27 │ │ │ │ - addseq pc, lr, r0, asr r9 @ │ │ │ │ - addseq sp, lr, ip, ror #26 │ │ │ │ - addseq pc, lr, ip, lsl r9 @ │ │ │ │ - addseq sp, lr, r8, lsr sp │ │ │ │ - addseq pc, lr, r8, ror #17 │ │ │ │ - addseq sp, lr, r4, lsl #26 │ │ │ │ - @ instruction: 0x009ef8b4 │ │ │ │ - @ instruction: 0x009edcd0 │ │ │ │ - addseq pc, lr, r0, lsl #17 │ │ │ │ - umullseq sp, lr, ip, ip │ │ │ │ - addseq pc, lr, ip, asr #16 │ │ │ │ - addseq sp, lr, r8, ror #24 │ │ │ │ - addseq pc, lr, r8, lsl r8 @ │ │ │ │ - addseq sp, lr, r4, lsr ip │ │ │ │ - addseq pc, lr, r4, ror #15 │ │ │ │ - addseq sp, lr, r0, lsl #24 │ │ │ │ - @ instruction: 0x009ef7b0 │ │ │ │ - addseq sp, lr, ip, asr #23 │ │ │ │ - addseq pc, lr, ip, ror r7 @ │ │ │ │ - umullseq sp, lr, r8, fp │ │ │ │ - addseq pc, lr, r8, asr #14 │ │ │ │ - addseq sp, lr, r4, ror #22 │ │ │ │ - addseq pc, lr, r4, lsl r7 @ │ │ │ │ - addseq sp, lr, r0, lsr fp │ │ │ │ - addseq pc, lr, r0, ror #13 │ │ │ │ - @ instruction: 0x009edafc │ │ │ │ - addseq pc, lr, ip, lsr #13 │ │ │ │ - addseq sp, lr, r8, asr #21 │ │ │ │ - addseq pc, lr, r8, ror r6 @ │ │ │ │ - umullseq sp, lr, r4, sl │ │ │ │ - addseq pc, lr, r4, asr #12 │ │ │ │ - addseq sp, lr, r0, ror #20 │ │ │ │ - addseq pc, lr, r0, lsl r6 @ │ │ │ │ - addseq sp, lr, ip, lsr #20 │ │ │ │ - @ instruction: 0x009ef5dc │ │ │ │ - @ instruction: 0x009ed9f8 │ │ │ │ - addseq pc, lr, r8, lsr #11 │ │ │ │ - addseq sp, lr, r4, asr #19 │ │ │ │ - addseq pc, lr, r4, ror r5 @ │ │ │ │ - umullseq sp, lr, r0, r9 │ │ │ │ - addseq pc, lr, r0, asr #10 │ │ │ │ - addseq sp, lr, ip, asr r9 │ │ │ │ - addseq pc, lr, ip, lsl #10 │ │ │ │ - addseq sp, lr, r8, lsr #18 │ │ │ │ - @ instruction: 0x009ef4d8 │ │ │ │ - @ instruction: 0x009ed8f4 │ │ │ │ - addseq pc, lr, r4, lsr #9 │ │ │ │ - addseq sp, lr, r0, asr #17 │ │ │ │ - addseq pc, lr, r0, ror r4 @ │ │ │ │ - addseq sp, lr, ip, lsl #17 │ │ │ │ - addseq pc, lr, ip, lsr r4 @ │ │ │ │ - addseq sp, lr, r8, asr r8 │ │ │ │ - addseq pc, lr, r8, lsl #8 │ │ │ │ - addseq sp, lr, r4, lsr #16 │ │ │ │ - @ instruction: 0x009ef3d4 │ │ │ │ - @ instruction: 0x009ed7f0 │ │ │ │ - addseq pc, lr, r0, lsr #7 │ │ │ │ - @ instruction: 0x009ed7bc │ │ │ │ - addseq pc, lr, ip, ror #6 │ │ │ │ - addseq sp, lr, r8, lsl #15 │ │ │ │ - addseq pc, lr, r8, lsr r3 @ │ │ │ │ - addseq sp, lr, r4, asr r7 │ │ │ │ - addseq pc, lr, r4, lsl #6 │ │ │ │ - addseq sp, lr, r0, lsr #14 │ │ │ │ - @ instruction: 0x009ef2d0 │ │ │ │ - addseq sp, lr, ip, ror #13 │ │ │ │ - umullseq pc, lr, ip, r2 @ │ │ │ │ - @ instruction: 0x009ed6b8 │ │ │ │ - addseq pc, lr, r8, ror #4 │ │ │ │ - addseq sp, lr, r4, lsl #13 │ │ │ │ - addseq pc, lr, r4, lsr r2 @ │ │ │ │ - addseq sp, lr, r0, asr r6 │ │ │ │ - addseq pc, lr, r0, lsl #4 │ │ │ │ - addseq sp, lr, ip, lsl r6 │ │ │ │ - addseq pc, lr, ip, asr #3 │ │ │ │ - addseq sp, lr, r8, ror #11 │ │ │ │ - umullseq pc, lr, r8, r1 @ │ │ │ │ - @ instruction: 0x009ed5b4 │ │ │ │ - addseq pc, lr, r4, ror #2 │ │ │ │ - addseq sp, lr, r0, lsl #11 │ │ │ │ - addseq pc, lr, r0, lsr r1 @ │ │ │ │ - addseq sp, lr, ip, asr #10 │ │ │ │ - ldrsheq pc, [lr], ip @ │ │ │ │ - addseq sp, lr, r8, lsl r5 │ │ │ │ - addseq pc, lr, r8, asr #1 │ │ │ │ - addseq sp, lr, r4, ror #9 │ │ │ │ - umullseq pc, lr, r4, r0 @ │ │ │ │ - @ instruction: 0x009ed4b0 │ │ │ │ - addseq pc, lr, r0, rrx │ │ │ │ - addseq sp, lr, ip, ror r4 │ │ │ │ - addseq pc, lr, ip, lsr #32 │ │ │ │ - addseq sp, lr, r8, asr #8 │ │ │ │ - @ instruction: 0x009eeff8 │ │ │ │ - addseq sp, lr, r4, lsl r4 │ │ │ │ - addseq lr, lr, r4, asr #31 │ │ │ │ - addseq sp, lr, r0, ror #7 │ │ │ │ - umullseq lr, lr, r0, pc @ │ │ │ │ - addseq sp, lr, ip, lsr #7 │ │ │ │ - addseq lr, lr, ip, asr pc │ │ │ │ - addseq sp, lr, r8, ror r3 │ │ │ │ - addseq lr, lr, r8, lsr #30 │ │ │ │ - addseq sp, lr, r4, asr #6 │ │ │ │ - @ instruction: 0x009eeef4 │ │ │ │ - addseq sp, lr, r0, lsl r3 │ │ │ │ - addseq lr, lr, r0, asr #29 │ │ │ │ - @ instruction: 0x009ed2dc │ │ │ │ - addseq lr, lr, ip, lsl #29 │ │ │ │ - addseq sp, lr, r8, lsr #5 │ │ │ │ - addseq lr, lr, r8, asr lr │ │ │ │ - addseq sp, lr, r4, ror r2 │ │ │ │ - addseq lr, lr, r4, lsr #28 │ │ │ │ - addseq sp, lr, r0, asr #4 │ │ │ │ - @ instruction: 0x009eedf0 │ │ │ │ - addseq sp, lr, ip, lsl #4 │ │ │ │ - @ instruction: 0x009eedbc │ │ │ │ - @ instruction: 0x009ed1d8 │ │ │ │ - addseq lr, lr, r8, lsl #27 │ │ │ │ - addseq sp, lr, r4, lsr #3 │ │ │ │ - addseq lr, lr, r4, asr sp │ │ │ │ - addseq sp, lr, r0, ror r1 │ │ │ │ - addseq lr, lr, r0, lsr #26 │ │ │ │ - addseq sp, lr, ip, lsr r1 │ │ │ │ - addseq lr, lr, ip, ror #25 │ │ │ │ - addseq sp, lr, r8, lsl #2 │ │ │ │ - @ instruction: 0x009eecb8 │ │ │ │ - ldrsbeq sp, [lr], r4 │ │ │ │ - addseq lr, lr, r4, lsl #25 │ │ │ │ - addseq sp, lr, r0, lsr #1 │ │ │ │ - addseq lr, lr, r0, asr ip │ │ │ │ - addseq sp, lr, ip, rrx │ │ │ │ - addseq lr, lr, ip, lsl ip │ │ │ │ - addseq sp, lr, r8, lsr r0 │ │ │ │ - addseq lr, lr, r8, ror #23 │ │ │ │ - addseq sp, lr, r4 │ │ │ │ - @ instruction: 0x009eebb4 │ │ │ │ - @ instruction: 0x009ecfd0 │ │ │ │ - addseq lr, lr, r0, lsl #23 │ │ │ │ - umullseq ip, lr, ip, pc @ │ │ │ │ - addseq lr, lr, ip, asr #22 │ │ │ │ - addseq ip, lr, r8, ror #30 │ │ │ │ - addseq lr, lr, r8, lsl fp │ │ │ │ - addseq ip, lr, r4, lsr pc │ │ │ │ - addseq lr, lr, r4, ror #21 │ │ │ │ - addseq ip, lr, r0, lsl #30 │ │ │ │ - @ instruction: 0x009eeab0 │ │ │ │ - addseq ip, lr, ip, asr #29 │ │ │ │ - addseq lr, lr, ip, ror sl │ │ │ │ - umullseq ip, lr, r8, lr │ │ │ │ - addseq lr, lr, r8, asr #20 │ │ │ │ - addseq ip, lr, r4, ror #28 │ │ │ │ - addseq lr, lr, r4, lsl sl │ │ │ │ - addseq ip, lr, r0, lsr lr │ │ │ │ - addseq lr, lr, r0, ror #19 │ │ │ │ - @ instruction: 0x009ecdfc │ │ │ │ - addseq lr, lr, ip, lsr #19 │ │ │ │ - addseq ip, lr, r8, asr #27 │ │ │ │ - addseq lr, lr, r8, ror r9 │ │ │ │ - umullseq ip, lr, r4, sp │ │ │ │ - addseq lr, lr, r4, asr #18 │ │ │ │ - addseq ip, lr, r0, ror #26 │ │ │ │ - addseq lr, lr, r0, lsl r9 │ │ │ │ - addseq ip, lr, ip, lsr #26 │ │ │ │ - @ instruction: 0x009ee8dc │ │ │ │ - @ instruction: 0x009eccf8 │ │ │ │ - addseq lr, lr, r8, lsr #17 │ │ │ │ - addseq ip, lr, r4, asr #25 │ │ │ │ - addseq lr, lr, r4, ror r8 │ │ │ │ - umullseq ip, lr, r0, ip │ │ │ │ - addseq lr, lr, r0, asr #16 │ │ │ │ - addseq ip, lr, ip, asr ip │ │ │ │ - addseq lr, lr, ip, lsl #16 │ │ │ │ - addseq ip, lr, r8, lsr #24 │ │ │ │ - @ instruction: 0x009ee7d8 │ │ │ │ - @ instruction: 0x009ecbf4 │ │ │ │ - addseq lr, lr, r4, lsr #15 │ │ │ │ - addseq ip, lr, r0, asr #23 │ │ │ │ - addseq lr, lr, r0, ror r7 │ │ │ │ - addseq ip, lr, ip, lsl #23 │ │ │ │ - addseq lr, lr, ip, lsr r7 │ │ │ │ - addseq ip, lr, r8, asr fp │ │ │ │ - addseq lr, lr, r8, lsl #14 │ │ │ │ - addseq ip, lr, r4, lsr #22 │ │ │ │ - @ instruction: 0x009ee6d4 │ │ │ │ - @ instruction: 0x009ecaf0 │ │ │ │ - addseq lr, lr, r0, lsr #13 │ │ │ │ - @ instruction: 0x009ecabc │ │ │ │ - addseq lr, lr, ip, ror #12 │ │ │ │ - addseq ip, lr, r8, lsl #21 │ │ │ │ - addseq lr, lr, r8, lsr r6 │ │ │ │ - addseq ip, lr, r4, asr sl │ │ │ │ - addseq lr, lr, r4, lsl #12 │ │ │ │ - addseq ip, lr, r0, lsr #20 │ │ │ │ - @ instruction: 0x009ee5d0 │ │ │ │ - ldr r0, [pc, #-828] @ 36d590 │ │ │ │ + addseq r3, lr, r0, asr #9 │ │ │ │ + adcseq r6, r0, lr, lsl #23 │ │ │ │ + addseq r3, lr, r8, ror r4 │ │ │ │ + addseq r1, pc, r8, asr #9 │ │ │ │ + addseq pc, lr, r4, ror #17 │ │ │ │ + umullseq r1, pc, r4, r4 @ │ │ │ │ + @ instruction: 0x009ef8b0 │ │ │ │ + addseq r1, pc, r0, ror #8 │ │ │ │ + addseq pc, lr, ip, ror r8 @ │ │ │ │ + addseq r1, pc, ip, lsr #8 │ │ │ │ + addseq pc, lr, r8, asr #16 │ │ │ │ + @ instruction: 0x009f13f8 │ │ │ │ + addseq pc, lr, r4, lsl r8 @ │ │ │ │ + addseq r1, pc, r4, asr #7 │ │ │ │ + addseq pc, lr, r0, ror #15 │ │ │ │ + umullseq r1, pc, r0, r3 @ │ │ │ │ + addseq pc, lr, ip, lsr #15 │ │ │ │ + addseq r1, pc, ip, asr r3 @ │ │ │ │ + addseq pc, lr, r8, ror r7 @ │ │ │ │ + addseq r1, pc, r8, lsr #6 │ │ │ │ + addseq pc, lr, r4, asr #14 │ │ │ │ + @ instruction: 0x009f12f4 │ │ │ │ + addseq pc, lr, r0, lsl r7 @ │ │ │ │ + addseq r1, pc, r0, asr #5 │ │ │ │ + @ instruction: 0x009ef6dc │ │ │ │ + addseq r1, pc, ip, lsl #5 │ │ │ │ + addseq pc, lr, r8, lsr #13 │ │ │ │ + addseq r1, pc, r8, asr r2 @ │ │ │ │ + addseq pc, lr, r4, ror r6 @ │ │ │ │ + addseq r1, pc, r4, lsr #4 │ │ │ │ + addseq pc, lr, r0, asr #12 │ │ │ │ + @ instruction: 0x009f11f0 │ │ │ │ + addseq pc, lr, ip, lsl #12 │ │ │ │ + @ instruction: 0x009f11bc │ │ │ │ + @ instruction: 0x009ef5d8 │ │ │ │ + addseq r1, pc, r8, lsl #3 │ │ │ │ + addseq pc, lr, r4, lsr #11 │ │ │ │ + addseq r1, pc, r4, asr r1 @ │ │ │ │ + addseq pc, lr, r0, ror r5 @ │ │ │ │ + addseq r1, pc, r0, lsr #2 │ │ │ │ + addseq pc, lr, ip, lsr r5 @ │ │ │ │ + addseq r1, pc, ip, ror #1 │ │ │ │ + addseq pc, lr, r8, lsl #10 │ │ │ │ + ldrheq r1, [pc], r8 │ │ │ │ + @ instruction: 0x009ef4d4 │ │ │ │ + addseq r1, pc, r4, lsl #1 │ │ │ │ + addseq pc, lr, r0, lsr #9 │ │ │ │ + addseq r1, pc, r0, asr r0 @ │ │ │ │ + addseq pc, lr, ip, ror #8 │ │ │ │ + addseq r1, pc, ip, lsl r0 @ │ │ │ │ + addseq pc, lr, r8, lsr r4 @ │ │ │ │ + addseq r0, pc, r8, ror #31 │ │ │ │ + addseq pc, lr, r4, lsl #8 │ │ │ │ + @ instruction: 0x009f0fb4 │ │ │ │ + @ instruction: 0x009ef3d0 │ │ │ │ + addseq r0, pc, r0, lsl #31 │ │ │ │ + umullseq pc, lr, ip, r3 @ │ │ │ │ + addseq r0, pc, ip, asr #30 │ │ │ │ + addseq pc, lr, r8, ror #6 │ │ │ │ + addseq r0, pc, r8, lsl pc @ │ │ │ │ + addseq pc, lr, r4, lsr r3 @ │ │ │ │ + addseq r0, pc, r4, ror #29 │ │ │ │ + addseq pc, lr, r0, lsl #6 │ │ │ │ + @ instruction: 0x009f0eb0 │ │ │ │ + addseq pc, lr, ip, asr #5 │ │ │ │ + addseq r0, pc, ip, ror lr @ │ │ │ │ + umullseq pc, lr, r8, r2 @ │ │ │ │ + addseq r0, pc, r8, asr #28 │ │ │ │ + addseq pc, lr, r4, ror #4 │ │ │ │ + addseq r0, pc, r4, lsl lr @ │ │ │ │ + addseq pc, lr, r0, lsr r2 @ │ │ │ │ + addseq r0, pc, r0, ror #27 │ │ │ │ + @ instruction: 0x009ef1fc │ │ │ │ + addseq r0, pc, ip, lsr #27 │ │ │ │ + addseq pc, lr, r8, asr #3 │ │ │ │ + addseq r0, pc, r8, ror sp @ │ │ │ │ + umullseq pc, lr, r4, r1 @ │ │ │ │ + addseq r0, pc, r4, asr #26 │ │ │ │ + addseq pc, lr, r0, ror #2 │ │ │ │ + addseq r0, pc, r0, lsl sp @ │ │ │ │ + addseq pc, lr, ip, lsr #2 │ │ │ │ + @ instruction: 0x009f0cdc │ │ │ │ + ldrsheq pc, [lr], r8 @ │ │ │ │ + addseq r0, pc, r8, lsr #25 │ │ │ │ + addseq pc, lr, r4, asr #1 │ │ │ │ + addseq r0, pc, r4, ror ip @ │ │ │ │ + umullseq pc, lr, r0, r0 @ │ │ │ │ + addseq r0, pc, r0, asr #24 │ │ │ │ + addseq pc, lr, ip, asr r0 @ │ │ │ │ + addseq r0, pc, ip, lsl #24 │ │ │ │ + addseq pc, lr, r8, lsr #32 │ │ │ │ + @ instruction: 0x009f0bd8 │ │ │ │ + @ instruction: 0x009eeff4 │ │ │ │ + addseq r0, pc, r4, lsr #23 │ │ │ │ + addseq lr, lr, r0, asr #31 │ │ │ │ + addseq r0, pc, r0, ror fp @ │ │ │ │ + addseq lr, lr, ip, lsl #31 │ │ │ │ + addseq r0, pc, ip, lsr fp @ │ │ │ │ + addseq lr, lr, r8, asr pc │ │ │ │ + addseq r0, pc, r8, lsl #22 │ │ │ │ + addseq lr, lr, r4, lsr #30 │ │ │ │ + @ instruction: 0x009f0ad4 │ │ │ │ + @ instruction: 0x009eeef0 │ │ │ │ + addseq r0, pc, r0, lsr #21 │ │ │ │ + @ instruction: 0x009eeebc │ │ │ │ + addseq r0, pc, ip, ror #20 │ │ │ │ + addseq lr, lr, r8, lsl #29 │ │ │ │ + addseq r0, pc, r8, lsr sl @ │ │ │ │ + addseq lr, lr, r4, asr lr │ │ │ │ + addseq r0, pc, r4, lsl #20 │ │ │ │ + addseq lr, lr, r0, lsr #28 │ │ │ │ + @ instruction: 0x009f09d0 │ │ │ │ + addseq lr, lr, ip, ror #27 │ │ │ │ + umullseq r0, pc, ip, r9 @ │ │ │ │ + @ instruction: 0x009eedb8 │ │ │ │ + addseq r0, pc, r8, ror #18 │ │ │ │ + addseq lr, lr, r4, lsl #27 │ │ │ │ + addseq r0, pc, r4, lsr r9 @ │ │ │ │ + addseq lr, lr, r0, asr sp │ │ │ │ + addseq r0, pc, r0, lsl #18 │ │ │ │ + addseq lr, lr, ip, lsl sp │ │ │ │ + addseq r0, pc, ip, asr #17 │ │ │ │ + addseq lr, lr, r8, ror #25 │ │ │ │ + umullseq r0, pc, r8, r8 @ │ │ │ │ + @ instruction: 0x009eecb4 │ │ │ │ + addseq r0, pc, r4, ror #16 │ │ │ │ + addseq lr, lr, r0, lsl #25 │ │ │ │ + addseq r0, pc, r0, lsr r8 @ │ │ │ │ + addseq lr, lr, ip, asr #24 │ │ │ │ + @ instruction: 0x009f07fc │ │ │ │ + addseq lr, lr, r8, lsl ip │ │ │ │ + addseq r0, pc, r8, asr #15 │ │ │ │ + addseq lr, lr, r4, ror #23 │ │ │ │ + umullseq r0, pc, r4, r7 @ │ │ │ │ + @ instruction: 0x009eebb0 │ │ │ │ + addseq r0, pc, r0, ror #14 │ │ │ │ + addseq lr, lr, ip, ror fp │ │ │ │ + addseq r0, pc, ip, lsr #14 │ │ │ │ + addseq lr, lr, r8, asr #22 │ │ │ │ + @ instruction: 0x009f06f8 │ │ │ │ + addseq lr, lr, r4, lsl fp │ │ │ │ + addseq r0, pc, r4, asr #13 │ │ │ │ + addseq lr, lr, r0, ror #21 │ │ │ │ + umullseq r0, pc, r0, r6 @ │ │ │ │ + addseq lr, lr, ip, lsr #21 │ │ │ │ + addseq r0, pc, ip, asr r6 @ │ │ │ │ + addseq lr, lr, r8, ror sl │ │ │ │ + addseq r0, pc, r8, lsr #12 │ │ │ │ + addseq lr, lr, r4, asr #20 │ │ │ │ + @ instruction: 0x009f05f4 │ │ │ │ + addseq lr, lr, r0, lsl sl │ │ │ │ + addseq r0, pc, r0, asr #11 │ │ │ │ + @ instruction: 0x009ee9dc │ │ │ │ + addseq r0, pc, ip, lsl #11 │ │ │ │ + addseq lr, lr, r8, lsr #19 │ │ │ │ + addseq r0, pc, r8, asr r5 @ │ │ │ │ + addseq lr, lr, r4, ror r9 │ │ │ │ + addseq r0, pc, r4, lsr #10 │ │ │ │ + addseq lr, lr, r0, asr #18 │ │ │ │ + @ instruction: 0x009f04f0 │ │ │ │ + addseq lr, lr, ip, lsl #18 │ │ │ │ + @ instruction: 0x009f04bc │ │ │ │ + @ instruction: 0x009ee8d8 │ │ │ │ + addseq r0, pc, r8, lsl #9 │ │ │ │ + addseq lr, lr, r4, lsr #17 │ │ │ │ + addseq r0, pc, r4, asr r4 @ │ │ │ │ + addseq lr, lr, r0, ror r8 │ │ │ │ + addseq r0, pc, r0, lsr #8 │ │ │ │ + addseq lr, lr, ip, lsr r8 │ │ │ │ + addseq r0, pc, ip, ror #7 │ │ │ │ + addseq lr, lr, r8, lsl #16 │ │ │ │ + @ instruction: 0x009f03b8 │ │ │ │ + @ instruction: 0x009ee7d4 │ │ │ │ + addseq r0, pc, r4, lsl #7 │ │ │ │ + addseq lr, lr, r0, lsr #15 │ │ │ │ + addseq r0, pc, r0, asr r3 @ │ │ │ │ + addseq lr, lr, ip, ror #14 │ │ │ │ + addseq r0, pc, ip, lsl r3 @ │ │ │ │ + addseq lr, lr, r8, lsr r7 │ │ │ │ + addseq r0, pc, r8, ror #5 │ │ │ │ + addseq lr, lr, r4, lsl #14 │ │ │ │ + @ instruction: 0x009f02b4 │ │ │ │ + @ instruction: 0x009ee6d0 │ │ │ │ + addseq r0, pc, r0, lsl #5 │ │ │ │ + umullseq lr, lr, ip, r6 @ │ │ │ │ + addseq r0, pc, ip, asr #4 │ │ │ │ + addseq lr, lr, r8, ror #12 │ │ │ │ + addseq r0, pc, r8, lsl r2 @ │ │ │ │ + addseq lr, lr, r4, lsr r6 │ │ │ │ + addseq r0, pc, r4, ror #3 │ │ │ │ + addseq lr, lr, r0, lsl #12 │ │ │ │ + @ instruction: 0x009f01b0 │ │ │ │ + addseq lr, lr, ip, asr #11 │ │ │ │ + addseq r0, pc, ip, ror r1 @ │ │ │ │ + umullseq lr, lr, r8, r5 @ │ │ │ │ + addseq r0, pc, r8, asr #2 │ │ │ │ + addseq lr, lr, r4, ror #10 │ │ │ │ + addseq r0, pc, r4, lsl r1 @ │ │ │ │ + addseq lr, lr, r0, lsr r5 │ │ │ │ + addseq pc, lr, r4, lsl #21 │ │ │ │ + addseq sp, lr, r0, lsr #29 │ │ │ │ + addseq pc, lr, r0, asr sl @ │ │ │ │ + addseq sp, lr, ip, ror #28 │ │ │ │ + addseq pc, lr, ip, lsl sl @ │ │ │ │ + addseq sp, lr, r8, lsr lr │ │ │ │ + addseq pc, lr, r8, ror #19 │ │ │ │ + addseq sp, lr, r4, lsl #28 │ │ │ │ + @ instruction: 0x009ef9b4 │ │ │ │ + @ instruction: 0x009eddd0 │ │ │ │ + addseq pc, lr, r0, lsl #19 │ │ │ │ + umullseq sp, lr, ip, sp │ │ │ │ + addseq pc, lr, ip, asr #18 │ │ │ │ + addseq sp, lr, r8, ror #26 │ │ │ │ + addseq pc, lr, r8, lsl r9 @ │ │ │ │ + addseq sp, lr, r4, lsr sp │ │ │ │ + addseq pc, lr, r4, ror #17 │ │ │ │ + addseq sp, lr, r0, lsl #26 │ │ │ │ + @ instruction: 0x009ef8b0 │ │ │ │ + addseq sp, lr, ip, asr #25 │ │ │ │ + addseq pc, lr, ip, ror r8 @ │ │ │ │ + umullseq sp, lr, r8, ip │ │ │ │ + addseq pc, lr, r8, asr #16 │ │ │ │ + addseq sp, lr, r4, ror #24 │ │ │ │ + addseq pc, lr, r4, lsl r8 @ │ │ │ │ + addseq sp, lr, r0, lsr ip │ │ │ │ + addseq pc, lr, r0, ror #15 │ │ │ │ + @ instruction: 0x009edbfc │ │ │ │ + addseq pc, lr, ip, lsr #15 │ │ │ │ + addseq sp, lr, r8, asr #23 │ │ │ │ + addseq pc, lr, r8, ror r7 @ │ │ │ │ + umullseq sp, lr, r4, fp │ │ │ │ + addseq pc, lr, r4, asr #14 │ │ │ │ + addseq sp, lr, r0, ror #22 │ │ │ │ + addseq pc, lr, r0, lsl r7 @ │ │ │ │ + addseq sp, lr, ip, lsr #22 │ │ │ │ + @ instruction: 0x009ef6dc │ │ │ │ + @ instruction: 0x009edaf8 │ │ │ │ + addseq pc, lr, r8, lsr #13 │ │ │ │ + addseq sp, lr, r4, asr #21 │ │ │ │ + addseq pc, lr, r4, ror r6 @ │ │ │ │ + umullseq sp, lr, r0, sl │ │ │ │ + addseq pc, lr, r0, asr #12 │ │ │ │ + addseq sp, lr, ip, asr sl │ │ │ │ + addseq pc, lr, ip, lsl #12 │ │ │ │ + addseq sp, lr, r8, lsr #20 │ │ │ │ + @ instruction: 0x009ef5d8 │ │ │ │ + @ instruction: 0x009ed9f4 │ │ │ │ + addseq pc, lr, r4, lsr #11 │ │ │ │ + addseq sp, lr, r0, asr #19 │ │ │ │ + addseq pc, lr, r0, ror r5 @ │ │ │ │ + addseq sp, lr, ip, lsl #19 │ │ │ │ + addseq pc, lr, ip, lsr r5 @ │ │ │ │ + addseq sp, lr, r8, asr r9 │ │ │ │ + addseq pc, lr, r8, lsl #10 │ │ │ │ + addseq sp, lr, r4, lsr #18 │ │ │ │ + @ instruction: 0x009ef4d4 │ │ │ │ + @ instruction: 0x009ed8f0 │ │ │ │ + addseq pc, lr, r0, lsr #9 │ │ │ │ + @ instruction: 0x009ed8bc │ │ │ │ + addseq pc, lr, ip, ror #8 │ │ │ │ + addseq sp, lr, r8, lsl #17 │ │ │ │ + addseq pc, lr, r8, lsr r4 @ │ │ │ │ + addseq sp, lr, r4, asr r8 │ │ │ │ + addseq pc, lr, r4, lsl #8 │ │ │ │ + addseq sp, lr, r0, lsr #16 │ │ │ │ + @ instruction: 0x009ef3d0 │ │ │ │ + addseq sp, lr, ip, ror #15 │ │ │ │ + umullseq pc, lr, ip, r3 @ │ │ │ │ + @ instruction: 0x009ed7b8 │ │ │ │ + addseq pc, lr, r8, ror #6 │ │ │ │ + addseq sp, lr, r4, lsl #15 │ │ │ │ + addseq pc, lr, r4, lsr r3 @ │ │ │ │ + addseq sp, lr, r0, asr r7 │ │ │ │ + addseq pc, lr, r0, lsl #6 │ │ │ │ + addseq sp, lr, ip, lsl r7 │ │ │ │ + addseq pc, lr, ip, asr #5 │ │ │ │ + addseq sp, lr, r8, ror #13 │ │ │ │ + umullseq pc, lr, r8, r2 @ │ │ │ │ + @ instruction: 0x009ed6b4 │ │ │ │ + addseq pc, lr, r4, ror #4 │ │ │ │ + addseq sp, lr, r0, lsl #13 │ │ │ │ + addseq pc, lr, r0, lsr r2 @ │ │ │ │ + addseq sp, lr, ip, asr #12 │ │ │ │ + @ instruction: 0x009ef1fc │ │ │ │ + addseq sp, lr, r8, lsl r6 │ │ │ │ + addseq pc, lr, r8, asr #3 │ │ │ │ + addseq sp, lr, r4, ror #11 │ │ │ │ + umullseq pc, lr, r4, r1 @ │ │ │ │ + @ instruction: 0x009ed5b0 │ │ │ │ + addseq pc, lr, r0, ror #2 │ │ │ │ + addseq sp, lr, ip, ror r5 │ │ │ │ + addseq pc, lr, ip, lsr #2 │ │ │ │ + addseq sp, lr, r8, asr #10 │ │ │ │ + ldrsheq pc, [lr], r8 @ │ │ │ │ + addseq sp, lr, r4, lsl r5 │ │ │ │ + addseq pc, lr, r4, asr #1 │ │ │ │ + addseq sp, lr, r0, ror #9 │ │ │ │ + umullseq pc, lr, r0, r0 @ │ │ │ │ + addseq sp, lr, ip, lsr #9 │ │ │ │ + addseq pc, lr, ip, asr r0 @ │ │ │ │ + addseq sp, lr, r8, ror r4 │ │ │ │ + addseq pc, lr, r8, lsr #32 │ │ │ │ + addseq sp, lr, r4, asr #8 │ │ │ │ + @ instruction: 0x009eeff4 │ │ │ │ + addseq sp, lr, r0, lsl r4 │ │ │ │ + addseq lr, lr, r0, asr #31 │ │ │ │ + @ instruction: 0x009ed3dc │ │ │ │ + addseq lr, lr, ip, lsl #31 │ │ │ │ + addseq sp, lr, r8, lsr #7 │ │ │ │ + addseq lr, lr, r8, asr pc │ │ │ │ + addseq sp, lr, r4, ror r3 │ │ │ │ + addseq lr, lr, r4, lsr #30 │ │ │ │ + addseq sp, lr, r0, asr #6 │ │ │ │ + @ instruction: 0x009eeef0 │ │ │ │ + addseq sp, lr, ip, lsl #6 │ │ │ │ + @ instruction: 0x009eeebc │ │ │ │ + @ instruction: 0x009ed2d8 │ │ │ │ + addseq lr, lr, r8, lsl #29 │ │ │ │ + addseq sp, lr, r4, lsr #5 │ │ │ │ + addseq lr, lr, r4, asr lr │ │ │ │ + addseq sp, lr, r0, ror r2 │ │ │ │ + addseq lr, lr, r0, lsr #28 │ │ │ │ + addseq sp, lr, ip, lsr r2 │ │ │ │ + addseq lr, lr, ip, ror #27 │ │ │ │ + addseq sp, lr, r8, lsl #4 │ │ │ │ + @ instruction: 0x009eedb8 │ │ │ │ + @ instruction: 0x009ed1d4 │ │ │ │ + addseq lr, lr, r4, lsl #27 │ │ │ │ + addseq sp, lr, r0, lsr #3 │ │ │ │ + addseq lr, lr, r0, asr sp │ │ │ │ + addseq sp, lr, ip, ror #2 │ │ │ │ + addseq lr, lr, ip, lsl sp │ │ │ │ + addseq sp, lr, r8, lsr r1 │ │ │ │ + addseq lr, lr, r8, ror #25 │ │ │ │ + addseq sp, lr, r4, lsl #2 │ │ │ │ + @ instruction: 0x009eecb4 │ │ │ │ + ldrsbeq sp, [lr], r0 │ │ │ │ + addseq lr, lr, r0, lsl #25 │ │ │ │ + umullseq sp, lr, ip, r0 │ │ │ │ + addseq lr, lr, ip, asr #24 │ │ │ │ + addseq sp, lr, r8, rrx │ │ │ │ + addseq lr, lr, r8, lsl ip │ │ │ │ + addseq sp, lr, r4, lsr r0 │ │ │ │ + addseq lr, lr, r4, ror #23 │ │ │ │ + addseq sp, lr, r0 │ │ │ │ + @ instruction: 0x009eebb0 │ │ │ │ + addseq ip, lr, ip, asr #31 │ │ │ │ + addseq lr, lr, ip, ror fp │ │ │ │ + umullseq ip, lr, r8, pc @ │ │ │ │ + addseq lr, lr, r8, asr #22 │ │ │ │ + addseq ip, lr, r4, ror #30 │ │ │ │ + addseq lr, lr, r4, lsl fp │ │ │ │ + addseq ip, lr, r0, lsr pc │ │ │ │ + addseq lr, lr, r0, ror #21 │ │ │ │ + @ instruction: 0x009ecefc │ │ │ │ + addseq lr, lr, ip, lsr #21 │ │ │ │ + addseq ip, lr, r8, asr #29 │ │ │ │ + addseq lr, lr, r8, ror sl │ │ │ │ + umullseq ip, lr, r4, lr │ │ │ │ + addseq lr, lr, r4, asr #20 │ │ │ │ + addseq ip, lr, r0, ror #28 │ │ │ │ + addseq lr, lr, r0, lsl sl │ │ │ │ + addseq ip, lr, ip, lsr #28 │ │ │ │ + @ instruction: 0x009ee9dc │ │ │ │ + @ instruction: 0x009ecdf8 │ │ │ │ + addseq lr, lr, r8, lsr #19 │ │ │ │ + addseq ip, lr, r4, asr #27 │ │ │ │ + addseq lr, lr, r4, ror r9 │ │ │ │ + umullseq ip, lr, r0, sp │ │ │ │ + addseq lr, lr, r0, asr #18 │ │ │ │ + addseq ip, lr, ip, asr sp │ │ │ │ + addseq lr, lr, ip, lsl #18 │ │ │ │ + addseq ip, lr, r8, lsr #26 │ │ │ │ + @ instruction: 0x009ee8d8 │ │ │ │ + @ instruction: 0x009eccf4 │ │ │ │ + addseq lr, lr, r4, lsr #17 │ │ │ │ + addseq ip, lr, r0, asr #25 │ │ │ │ + addseq lr, lr, r0, ror r8 │ │ │ │ + addseq ip, lr, ip, lsl #25 │ │ │ │ + addseq lr, lr, ip, lsr r8 │ │ │ │ + addseq ip, lr, r8, asr ip │ │ │ │ + addseq lr, lr, r8, lsl #16 │ │ │ │ + addseq ip, lr, r4, lsr #24 │ │ │ │ + @ instruction: 0x009ee7d4 │ │ │ │ + @ instruction: 0x009ecbf0 │ │ │ │ + addseq lr, lr, r0, lsr #15 │ │ │ │ + @ instruction: 0x009ecbbc │ │ │ │ + addseq lr, lr, ip, ror #14 │ │ │ │ + addseq ip, lr, r8, lsl #23 │ │ │ │ + addseq lr, lr, r8, lsr r7 │ │ │ │ + addseq ip, lr, r4, asr fp │ │ │ │ + addseq lr, lr, r4, lsl #14 │ │ │ │ + addseq ip, lr, r0, lsr #22 │ │ │ │ + @ instruction: 0x009ee6d0 │ │ │ │ + addseq ip, lr, ip, ror #21 │ │ │ │ + umullseq lr, lr, ip, r6 @ │ │ │ │ + @ instruction: 0x009ecab8 │ │ │ │ + addseq lr, lr, r8, ror #12 │ │ │ │ + addseq ip, lr, r4, lsl #21 │ │ │ │ + addseq lr, lr, r4, lsr r6 │ │ │ │ + addseq ip, lr, r0, asr sl │ │ │ │ + addseq lr, lr, r0, lsl #12 │ │ │ │ + addseq ip, lr, ip, lsl sl │ │ │ │ + addseq lr, lr, ip, asr #11 │ │ │ │ + ldr r0, [pc, #-828] @ 36d5b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 36d594 │ │ │ │ + ldr r0, [pc, #-836] @ 36d5b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 36d598 │ │ │ │ + ldr r0, [pc, #-844] @ 36d5bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 36d59c │ │ │ │ + ldr r0, [pc, #-852] @ 36d5c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 36d5a0 │ │ │ │ + ldr r0, [pc, #-860] @ 36d5c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 36d5a4 │ │ │ │ + ldr r0, [pc, #-868] @ 36d5c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 36d5a8 │ │ │ │ + ldr r0, [pc, #-876] @ 36d5cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 36d5ac │ │ │ │ + ldr r0, [pc, #-884] @ 36d5d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 36d5b0 │ │ │ │ + ldr r0, [pc, #-892] @ 36d5d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 36d5b4 │ │ │ │ + ldr r0, [pc, #-900] @ 36d5d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 36d5b8 │ │ │ │ + ldr r0, [pc, #-908] @ 36d5dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 36d5bc │ │ │ │ + ldr r0, [pc, #-916] @ 36d5e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 36d5c0 │ │ │ │ + ldr r0, [pc, #-924] @ 36d5e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 36d5c4 │ │ │ │ + ldr r0, [pc, #-932] @ 36d5e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 36d5c8 │ │ │ │ + ldr r0, [pc, #-940] @ 36d5ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 36d5cc │ │ │ │ + ldr r0, [pc, #-948] @ 36d5f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 36d5d0 │ │ │ │ + ldr r0, [pc, #-956] @ 36d5f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 36d5d4 │ │ │ │ + ldr r0, [pc, #-964] @ 36d5f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 36d5d8 │ │ │ │ + ldr r0, [pc, #-972] @ 36d5fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 36d5dc │ │ │ │ + ldr r0, [pc, #-980] @ 36d600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 36d5e0 │ │ │ │ + ldr r0, [pc, #-988] @ 36d604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 36d5e4 │ │ │ │ + ldr r0, [pc, #-996] @ 36d608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 36d5e8 │ │ │ │ + ldr r0, [pc, #-1004] @ 36d60c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 36d5ec │ │ │ │ + ldr r0, [pc, #-1012] @ 36d610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 36d5f0 │ │ │ │ + ldr r0, [pc, #-1020] @ 36d614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 36d5f4 │ │ │ │ + ldr r0, [pc, #-1028] @ 36d618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 36d5f8 │ │ │ │ + ldr r0, [pc, #-1036] @ 36d61c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 36d5fc │ │ │ │ + ldr r0, [pc, #-1044] @ 36d620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 36d600 │ │ │ │ + ldr r0, [pc, #-1052] @ 36d624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 36d604 │ │ │ │ + ldr r0, [pc, #-1060] @ 36d628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 36d608 │ │ │ │ + ldr r0, [pc, #-1068] @ 36d62c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 36d60c │ │ │ │ + ldr r0, [pc, #-1076] @ 36d630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 36d610 │ │ │ │ + ldr r0, [pc, #-1084] @ 36d634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 36d614 │ │ │ │ + ldr r0, [pc, #-1092] @ 36d638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 36d618 │ │ │ │ + ldr r0, [pc, #-1100] @ 36d63c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 36d61c │ │ │ │ + ldr r0, [pc, #-1108] @ 36d640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 36d620 │ │ │ │ + ldr r0, [pc, #-1116] @ 36d644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 36d624 │ │ │ │ + ldr r0, [pc, #-1124] @ 36d648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 36d628 │ │ │ │ + ldr r0, [pc, #-1132] @ 36d64c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 36d62c │ │ │ │ + ldr r0, [pc, #-1140] @ 36d650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 36d630 │ │ │ │ + ldr r0, [pc, #-1148] @ 36d654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 36d634 │ │ │ │ + ldr r0, [pc, #-1156] @ 36d658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 36d638 │ │ │ │ + ldr r0, [pc, #-1164] @ 36d65c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 36d63c │ │ │ │ + ldr r0, [pc, #-1172] @ 36d660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 36d640 │ │ │ │ + ldr r0, [pc, #-1180] @ 36d664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 36d644 │ │ │ │ + ldr r0, [pc, #-1188] @ 36d668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 36d648 │ │ │ │ + ldr r0, [pc, #-1196] @ 36d66c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 36d64c │ │ │ │ + ldr r0, [pc, #-1204] @ 36d670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 36d650 │ │ │ │ + ldr r0, [pc, #-1212] @ 36d674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 36d654 │ │ │ │ + ldr r0, [pc, #-1220] @ 36d678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 36d658 │ │ │ │ + ldr r0, [pc, #-1228] @ 36d67c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 36d65c │ │ │ │ + ldr r0, [pc, #-1236] @ 36d680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 36d660 │ │ │ │ + ldr r0, [pc, #-1244] @ 36d684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 36d664 │ │ │ │ + ldr r0, [pc, #-1252] @ 36d688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 36d668 │ │ │ │ + ldr r0, [pc, #-1260] @ 36d68c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 36d66c │ │ │ │ + ldr r0, [pc, #-1268] @ 36d690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 36d670 │ │ │ │ + ldr r0, [pc, #-1276] @ 36d694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 36d674 │ │ │ │ + ldr r0, [pc, #-1284] @ 36d698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 36d678 │ │ │ │ + ldr r0, [pc, #-1292] @ 36d69c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 36d67c │ │ │ │ + ldr r0, [pc, #-1300] @ 36d6a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 36d680 │ │ │ │ + ldr r0, [pc, #-1308] @ 36d6a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 36d684 │ │ │ │ + ldr r0, [pc, #-1316] @ 36d6a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 36d688 │ │ │ │ + ldr r0, [pc, #-1324] @ 36d6ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 36d68c │ │ │ │ + ldr r0, [pc, #-1332] @ 36d6b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 36d690 │ │ │ │ + ldr r0, [pc, #-1340] @ 36d6b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 36d694 │ │ │ │ + ldr r0, [pc, #-1348] @ 36d6b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 36d698 │ │ │ │ + ldr r0, [pc, #-1356] @ 36d6bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 36d69c │ │ │ │ + ldr r0, [pc, #-1364] @ 36d6c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 36d6a0 │ │ │ │ + ldr r0, [pc, #-1372] @ 36d6c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 36d6a4 │ │ │ │ + ldr r0, [pc, #-1380] @ 36d6c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 36d6a8 │ │ │ │ + ldr r0, [pc, #-1388] @ 36d6cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 36d6ac │ │ │ │ + ldr r0, [pc, #-1396] @ 36d6d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 36d6b0 │ │ │ │ + ldr r0, [pc, #-1404] @ 36d6d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 36d6b4 │ │ │ │ + ldr r0, [pc, #-1412] @ 36d6d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 36d6b8 │ │ │ │ + ldr r0, [pc, #-1420] @ 36d6dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 36d6bc │ │ │ │ + ldr r0, [pc, #-1428] @ 36d6e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 36d6c0 │ │ │ │ + ldr r0, [pc, #-1436] @ 36d6e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 36d6c4 │ │ │ │ + ldr r0, [pc, #-1444] @ 36d6e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 36d6c8 │ │ │ │ + ldr r0, [pc, #-1452] @ 36d6ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 36d6cc │ │ │ │ + ldr r0, [pc, #-1460] @ 36d6f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 36d6d0 │ │ │ │ + ldr r0, [pc, #-1468] @ 36d6f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 36d6d4 │ │ │ │ + ldr r0, [pc, #-1476] @ 36d6f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 36d6d8 │ │ │ │ + ldr r0, [pc, #-1484] @ 36d6fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 36d6dc │ │ │ │ + ldr r0, [pc, #-1492] @ 36d700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 36d6e0 │ │ │ │ + ldr r0, [pc, #-1500] @ 36d704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 36d6e4 │ │ │ │ + ldr r0, [pc, #-1508] @ 36d708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 36d6e8 │ │ │ │ + ldr r0, [pc, #-1516] @ 36d70c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 36d6ec │ │ │ │ + ldr r0, [pc, #-1524] @ 36d710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 36d6f0 │ │ │ │ + ldr r0, [pc, #-1532] @ 36d714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 36d6f4 │ │ │ │ + ldr r0, [pc, #-1540] @ 36d718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 36d6f8 │ │ │ │ + ldr r0, [pc, #-1548] @ 36d71c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 36d6fc │ │ │ │ + ldr r0, [pc, #-1556] @ 36d720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 36d700 │ │ │ │ + ldr r0, [pc, #-1564] @ 36d724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 36d704 │ │ │ │ + ldr r0, [pc, #-1572] @ 36d728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 36d708 │ │ │ │ + ldr r0, [pc, #-1580] @ 36d72c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 36d70c │ │ │ │ + ldr r0, [pc, #-1588] @ 36d730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 36d710 │ │ │ │ + ldr r0, [pc, #-1596] @ 36d734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 36d714 │ │ │ │ + ldr r0, [pc, #-1604] @ 36d738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 36d718 │ │ │ │ + ldr r0, [pc, #-1612] @ 36d73c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 36d71c │ │ │ │ + ldr r0, [pc, #-1620] @ 36d740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 36d720 │ │ │ │ + ldr r0, [pc, #-1628] @ 36d744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 36d724 │ │ │ │ + ldr r0, [pc, #-1636] @ 36d748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 36d728 │ │ │ │ + ldr r0, [pc, #-1644] @ 36d74c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 36d72c │ │ │ │ + ldr r0, [pc, #-1652] @ 36d750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 36d730 │ │ │ │ + ldr r0, [pc, #-1660] @ 36d754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 36d734 │ │ │ │ + ldr r0, [pc, #-1668] @ 36d758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 36d738 │ │ │ │ + ldr r0, [pc, #-1676] @ 36d75c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 36d73c │ │ │ │ + ldr r0, [pc, #-1684] @ 36d760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 36d740 │ │ │ │ + ldr r0, [pc, #-1692] @ 36d764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 36d744 │ │ │ │ + ldr r0, [pc, #-1700] @ 36d768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 36d748 │ │ │ │ + ldr r0, [pc, #-1708] @ 36d76c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 36d74c │ │ │ │ + ldr r0, [pc, #-1716] @ 36d770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 36d750 │ │ │ │ + ldr r0, [pc, #-1724] @ 36d774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 36d754 │ │ │ │ + ldr r0, [pc, #-1732] @ 36d778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 36d758 │ │ │ │ + ldr r0, [pc, #-1740] @ 36d77c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 36d75c │ │ │ │ + ldr r0, [pc, #-1748] @ 36d780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 36d760 │ │ │ │ + ldr r0, [pc, #-1756] @ 36d784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 36d764 │ │ │ │ + ldr r0, [pc, #-1764] @ 36d788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 36d768 │ │ │ │ + ldr r0, [pc, #-1772] @ 36d78c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 36d76c │ │ │ │ + ldr r0, [pc, #-1780] @ 36d790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 36d770 │ │ │ │ + ldr r0, [pc, #-1788] @ 36d794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 36d774 │ │ │ │ + ldr r0, [pc, #-1796] @ 36d798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 36d778 │ │ │ │ + ldr r0, [pc, #-1804] @ 36d79c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 36d77c │ │ │ │ + ldr r0, [pc, #-1812] @ 36d7a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 36d780 │ │ │ │ + ldr r0, [pc, #-1820] @ 36d7a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 36d784 │ │ │ │ + ldr r0, [pc, #-1828] @ 36d7a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 36d788 │ │ │ │ + ldr r0, [pc, #-1836] @ 36d7ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 36d78c │ │ │ │ + ldr r0, [pc, #-1844] @ 36d7b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 36d790 │ │ │ │ + ldr r0, [pc, #-1852] @ 36d7b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 36d794 │ │ │ │ + ldr r0, [pc, #-1860] @ 36d7b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 36d798 │ │ │ │ + ldr r0, [pc, #-1868] @ 36d7bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 36d79c │ │ │ │ + ldr r0, [pc, #-1876] @ 36d7c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 36d7a0 │ │ │ │ + ldr r0, [pc, #-1884] @ 36d7c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 36d7a4 │ │ │ │ + ldr r0, [pc, #-1892] @ 36d7c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 36d7a8 │ │ │ │ + ldr r0, [pc, #-1900] @ 36d7cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 36d7ac │ │ │ │ + ldr r0, [pc, #-1908] @ 36d7d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 36d7b0 │ │ │ │ + ldr r0, [pc, #-1916] @ 36d7d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 36d7b4 │ │ │ │ + ldr r0, [pc, #-1924] @ 36d7d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 36d7b8 │ │ │ │ + ldr r0, [pc, #-1932] @ 36d7dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 36d7bc │ │ │ │ + ldr r0, [pc, #-1940] @ 36d7e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 36d7c0 │ │ │ │ + ldr r0, [pc, #-1948] @ 36d7e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 36d7c4 │ │ │ │ + ldr r0, [pc, #-1956] @ 36d7e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 36d7c8 │ │ │ │ + ldr r0, [pc, #-1964] @ 36d7ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 36d7cc │ │ │ │ + ldr r0, [pc, #-1972] @ 36d7f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 36d7d0 │ │ │ │ + ldr r0, [pc, #-1980] @ 36d7f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 36d7d4 │ │ │ │ + ldr r0, [pc, #-1988] @ 36d7f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 36d7d8 │ │ │ │ + ldr r0, [pc, #-1996] @ 36d7fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 36d7dc │ │ │ │ + ldr r0, [pc, #-2004] @ 36d800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 36d7e0 │ │ │ │ + ldr r0, [pc, #-2012] @ 36d804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 36d7e4 │ │ │ │ + ldr r0, [pc, #-2020] @ 36d808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 36d7e8 │ │ │ │ + ldr r0, [pc, #-2028] @ 36d80c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 36d7ec │ │ │ │ + ldr r0, [pc, #-2036] @ 36d810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 36d7f0 │ │ │ │ + ldr r0, [pc, #-2044] @ 36d814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 36d7f4 │ │ │ │ + ldr r0, [pc, #-2052] @ 36d818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 36d7f8 │ │ │ │ + ldr r0, [pc, #-2060] @ 36d81c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 36d7fc │ │ │ │ + ldr r0, [pc, #-2068] @ 36d820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 36d800 │ │ │ │ + ldr r0, [pc, #-2076] @ 36d824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 36d804 │ │ │ │ + ldr r0, [pc, #-2084] @ 36d828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 36d808 │ │ │ │ + ldr r0, [pc, #-2092] @ 36d82c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 36d80c │ │ │ │ + ldr r0, [pc, #-2100] @ 36d830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 36d810 │ │ │ │ + ldr r0, [pc, #-2108] @ 36d834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 36d814 │ │ │ │ + ldr r0, [pc, #-2116] @ 36d838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 36d818 │ │ │ │ + ldr r0, [pc, #-2124] @ 36d83c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 36d81c │ │ │ │ + ldr r0, [pc, #-2132] @ 36d840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 36d820 │ │ │ │ + ldr r0, [pc, #-2140] @ 36d844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 36d824 │ │ │ │ + ldr r0, [pc, #-2148] @ 36d848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 36d828 │ │ │ │ + ldr r0, [pc, #-2156] @ 36d84c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 36d82c │ │ │ │ + ldr r0, [pc, #-2164] @ 36d850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 36d830 │ │ │ │ + ldr r0, [pc, #-2172] @ 36d854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 36d834 │ │ │ │ + ldr r0, [pc, #-2180] @ 36d858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 36d838 │ │ │ │ + ldr r0, [pc, #-2188] @ 36d85c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 36d83c │ │ │ │ + ldr r0, [pc, #-2196] @ 36d860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 36d840 │ │ │ │ + ldr r0, [pc, #-2204] @ 36d864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 36d844 │ │ │ │ + ldr r0, [pc, #-2212] @ 36d868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 36d848 │ │ │ │ + ldr r0, [pc, #-2220] @ 36d86c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 36d84c │ │ │ │ + ldr r0, [pc, #-2228] @ 36d870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 36d850 │ │ │ │ + ldr r0, [pc, #-2236] @ 36d874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 36d854 │ │ │ │ + ldr r0, [pc, #-2244] @ 36d878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 36d858 │ │ │ │ + ldr r0, [pc, #-2252] @ 36d87c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 36d85c │ │ │ │ + ldr r0, [pc, #-2260] @ 36d880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 36d860 │ │ │ │ + ldr r0, [pc, #-2268] @ 36d884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 36d864 │ │ │ │ + ldr r0, [pc, #-2276] @ 36d888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 36d868 │ │ │ │ + ldr r0, [pc, #-2284] @ 36d88c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 36d86c │ │ │ │ + ldr r0, [pc, #-2292] @ 36d890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 36d870 │ │ │ │ + ldr r0, [pc, #-2300] @ 36d894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 36d874 │ │ │ │ + ldr r0, [pc, #-2308] @ 36d898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 36d878 │ │ │ │ + ldr r0, [pc, #-2316] @ 36d89c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 36d87c │ │ │ │ + ldr r0, [pc, #-2324] @ 36d8a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 36d880 │ │ │ │ + ldr r0, [pc, #-2332] @ 36d8a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 36d884 │ │ │ │ + ldr r0, [pc, #-2340] @ 36d8a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 36d888 │ │ │ │ + ldr r0, [pc, #-2348] @ 36d8ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 36d88c │ │ │ │ + ldr r0, [pc, #-2356] @ 36d8b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 36d890 │ │ │ │ + ldr r0, [pc, #-2364] @ 36d8b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 36d894 │ │ │ │ + ldr r0, [pc, #-2372] @ 36d8b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 36d898 │ │ │ │ + ldr r0, [pc, #-2380] @ 36d8bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 36d89c │ │ │ │ + ldr r0, [pc, #-2388] @ 36d8c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 36d8a0 │ │ │ │ + ldr r0, [pc, #-2396] @ 36d8c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 36d8a4 │ │ │ │ + ldr r0, [pc, #-2404] @ 36d8c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 36d8a8 │ │ │ │ + ldr r0, [pc, #-2412] @ 36d8cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 36d8ac │ │ │ │ + ldr r0, [pc, #-2420] @ 36d8d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 36d8b0 │ │ │ │ + ldr r0, [pc, #-2428] @ 36d8d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 36d8b4 │ │ │ │ + ldr r0, [pc, #-2436] @ 36d8d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 36d8b8 │ │ │ │ + ldr r0, [pc, #-2444] @ 36d8dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 36d8bc │ │ │ │ + ldr r0, [pc, #-2452] @ 36d8e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 36d8c0 │ │ │ │ + ldr r0, [pc, #-2460] @ 36d8e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 36ebf0 │ │ │ │ + ldr r0, [pc, #2440] @ 36ec14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 36ebf4 │ │ │ │ + ldr r0, [pc, #2432] @ 36ec18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 36ebf8 │ │ │ │ + ldr r0, [pc, #2424] @ 36ec1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 36ebfc │ │ │ │ + ldr r0, [pc, #2416] @ 36ec20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 36ec00 │ │ │ │ + ldr r0, [pc, #2408] @ 36ec24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 36ec04 │ │ │ │ + ldr r0, [pc, #2400] @ 36ec28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 36ec08 │ │ │ │ + ldr r0, [pc, #2392] @ 36ec2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 36ec0c │ │ │ │ + ldr r0, [pc, #2384] @ 36ec30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 36ec10 │ │ │ │ + ldr r0, [pc, #2376] @ 36ec34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 36ec14 │ │ │ │ + ldr r0, [pc, #2368] @ 36ec38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 36ec18 │ │ │ │ + ldr r0, [pc, #2360] @ 36ec3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 36ec1c │ │ │ │ + ldr r0, [pc, #2352] @ 36ec40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 36ec20 │ │ │ │ + ldr r0, [pc, #2344] @ 36ec44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 36ec24 │ │ │ │ + ldr r0, [pc, #2336] @ 36ec48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 36ec28 │ │ │ │ + ldr r0, [pc, #2328] @ 36ec4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 36ec2c │ │ │ │ + ldr r0, [pc, #2320] @ 36ec50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 36ec30 │ │ │ │ + ldr r0, [pc, #2312] @ 36ec54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 36ec34 │ │ │ │ + ldr r0, [pc, #2304] @ 36ec58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 36ec38 │ │ │ │ + ldr r0, [pc, #2296] @ 36ec5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 36ec3c │ │ │ │ + ldr r0, [pc, #2288] @ 36ec60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 36ec40 │ │ │ │ + ldr r0, [pc, #2280] @ 36ec64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 36ec44 │ │ │ │ + ldr r0, [pc, #2272] @ 36ec68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 36ec48 │ │ │ │ + ldr r0, [pc, #2264] @ 36ec6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 36ec4c │ │ │ │ + ldr r0, [pc, #2256] @ 36ec70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 36ec50 │ │ │ │ + ldr r0, [pc, #2248] @ 36ec74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 36ec54 │ │ │ │ + ldr r0, [pc, #2240] @ 36ec78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 36ec58 │ │ │ │ + ldr r0, [pc, #2232] @ 36ec7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 36ec5c │ │ │ │ + ldr r0, [pc, #2224] @ 36ec80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 36ec60 │ │ │ │ + ldr r0, [pc, #2216] @ 36ec84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 36ec64 │ │ │ │ + ldr r0, [pc, #2208] @ 36ec88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 36ec68 │ │ │ │ + ldr r0, [pc, #2200] @ 36ec8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 36ec6c │ │ │ │ + ldr r0, [pc, #2192] @ 36ec90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 36ec70 │ │ │ │ + ldr r0, [pc, #2184] @ 36ec94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 36ec74 │ │ │ │ + ldr r0, [pc, #2176] @ 36ec98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 36ec78 │ │ │ │ + ldr r0, [pc, #2168] @ 36ec9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 36ec7c │ │ │ │ + ldr r0, [pc, #2160] @ 36eca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 36ec80 │ │ │ │ + ldr r0, [pc, #2152] @ 36eca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 36ec84 │ │ │ │ + ldr r0, [pc, #2144] @ 36eca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 36ec88 │ │ │ │ + ldr r0, [pc, #2136] @ 36ecac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 36ec8c │ │ │ │ + ldr r0, [pc, #2128] @ 36ecb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 36ec90 │ │ │ │ + ldr r0, [pc, #2120] @ 36ecb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 36ec94 │ │ │ │ + ldr r0, [pc, #2112] @ 36ecb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 36ec98 │ │ │ │ + ldr r0, [pc, #2104] @ 36ecbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 36ec9c │ │ │ │ + ldr r0, [pc, #2096] @ 36ecc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 36eca0 │ │ │ │ + ldr r0, [pc, #2088] @ 36ecc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 36eca4 │ │ │ │ + ldr r0, [pc, #2080] @ 36ecc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 36eca8 │ │ │ │ + ldr r0, [pc, #2072] @ 36eccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 36ecac │ │ │ │ + ldr r0, [pc, #2064] @ 36ecd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 36ecb0 │ │ │ │ + ldr r0, [pc, #2056] @ 36ecd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 36ecb4 │ │ │ │ + ldr r0, [pc, #2048] @ 36ecd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 36ecb8 │ │ │ │ + ldr r0, [pc, #2040] @ 36ecdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 36ecbc │ │ │ │ + ldr r0, [pc, #2032] @ 36ece0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 36ecc0 │ │ │ │ + ldr r0, [pc, #2024] @ 36ece4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 36ecc4 │ │ │ │ + ldr r0, [pc, #2016] @ 36ece8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 36ecc8 │ │ │ │ + ldr r0, [pc, #2008] @ 36ecec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 36eccc │ │ │ │ + ldr r0, [pc, #2000] @ 36ecf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 36ecd0 │ │ │ │ + ldr r0, [pc, #1992] @ 36ecf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 36ecd4 │ │ │ │ + ldr r0, [pc, #1984] @ 36ecf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 36ecd8 │ │ │ │ + ldr r0, [pc, #1976] @ 36ecfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 36ecdc │ │ │ │ + ldr r0, [pc, #1968] @ 36ed00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 36ece0 │ │ │ │ + ldr r0, [pc, #1960] @ 36ed04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 36ece4 │ │ │ │ + ldr r0, [pc, #1952] @ 36ed08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 36ece8 │ │ │ │ + ldr r0, [pc, #1944] @ 36ed0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 36ecec │ │ │ │ + ldr r0, [pc, #1936] @ 36ed10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 36ecf0 │ │ │ │ + ldr r0, [pc, #1928] @ 36ed14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 36ecf4 │ │ │ │ + ldr r0, [pc, #1920] @ 36ed18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 36ecf8 │ │ │ │ + ldr r0, [pc, #1912] @ 36ed1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 36ecfc │ │ │ │ + ldr r0, [pc, #1904] @ 36ed20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 36ed00 │ │ │ │ + ldr r0, [pc, #1896] @ 36ed24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 36ed04 │ │ │ │ + ldr r0, [pc, #1888] @ 36ed28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 36ed08 │ │ │ │ + ldr r0, [pc, #1880] @ 36ed2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 36ed0c │ │ │ │ + ldr r0, [pc, #1872] @ 36ed30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 36ed10 │ │ │ │ + ldr r0, [pc, #1864] @ 36ed34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 36ed14 │ │ │ │ + ldr r0, [pc, #1856] @ 36ed38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 36ed18 │ │ │ │ + ldr r0, [pc, #1848] @ 36ed3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 36ed1c │ │ │ │ + ldr r0, [pc, #1840] @ 36ed40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 36ed20 │ │ │ │ + ldr r0, [pc, #1832] @ 36ed44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 36ed24 │ │ │ │ + ldr r0, [pc, #1824] @ 36ed48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 36ed28 │ │ │ │ + ldr r0, [pc, #1816] @ 36ed4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 36ed2c │ │ │ │ + ldr r0, [pc, #1808] @ 36ed50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 36ed30 │ │ │ │ + ldr r0, [pc, #1800] @ 36ed54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 36ed34 │ │ │ │ + ldr r0, [pc, #1792] @ 36ed58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 36ed38 │ │ │ │ + ldr r0, [pc, #1784] @ 36ed5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 36ed3c │ │ │ │ + ldr r0, [pc, #1776] @ 36ed60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 36ed40 │ │ │ │ + ldr r0, [pc, #1768] @ 36ed64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 36ed44 │ │ │ │ + ldr r0, [pc, #1760] @ 36ed68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 36ed48 │ │ │ │ + ldr r0, [pc, #1752] @ 36ed6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 36ed4c │ │ │ │ + ldr r0, [pc, #1744] @ 36ed70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 36ed50 │ │ │ │ + ldr r0, [pc, #1736] @ 36ed74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 36ed54 │ │ │ │ + ldr r0, [pc, #1728] @ 36ed78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 36ed58 │ │ │ │ + ldr r0, [pc, #1720] @ 36ed7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 36ed5c │ │ │ │ + ldr r0, [pc, #1712] @ 36ed80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 36ed60 │ │ │ │ + ldr r0, [pc, #1704] @ 36ed84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 36ed64 │ │ │ │ + ldr r0, [pc, #1696] @ 36ed88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 36ed68 │ │ │ │ + ldr r0, [pc, #1688] @ 36ed8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 36ed6c │ │ │ │ + ldr r0, [pc, #1680] @ 36ed90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 36ed70 │ │ │ │ + ldr r0, [pc, #1672] @ 36ed94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 36ed74 │ │ │ │ + ldr r0, [pc, #1664] @ 36ed98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 36ed78 │ │ │ │ + ldr r0, [pc, #1656] @ 36ed9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 36ed7c │ │ │ │ + ldr r0, [pc, #1648] @ 36eda0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 36ed80 │ │ │ │ + ldr r0, [pc, #1640] @ 36eda4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 36ed84 │ │ │ │ + ldr r0, [pc, #1632] @ 36eda8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 36ed88 │ │ │ │ + ldr r0, [pc, #1624] @ 36edac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 36ed8c │ │ │ │ + ldr r0, [pc, #1616] @ 36edb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 36ed90 │ │ │ │ + ldr r0, [pc, #1608] @ 36edb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 36ed94 │ │ │ │ + ldr r0, [pc, #1600] @ 36edb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 36ed98 │ │ │ │ + ldr r0, [pc, #1592] @ 36edbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 36ed9c │ │ │ │ + ldr r0, [pc, #1584] @ 36edc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 36eda0 │ │ │ │ + ldr r0, [pc, #1576] @ 36edc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 36eda4 │ │ │ │ + ldr r0, [pc, #1568] @ 36edc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 36eda8 │ │ │ │ + ldr r0, [pc, #1560] @ 36edcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 36edac │ │ │ │ + ldr r0, [pc, #1552] @ 36edd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 36edb0 │ │ │ │ + ldr r0, [pc, #1544] @ 36edd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 36edb4 │ │ │ │ + ldr r0, [pc, #1536] @ 36edd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 36edb8 │ │ │ │ + ldr r0, [pc, #1528] @ 36eddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 36edbc │ │ │ │ + ldr r0, [pc, #1520] @ 36ede0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 36edc0 │ │ │ │ + ldr r0, [pc, #1512] @ 36ede4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 36edc4 │ │ │ │ + ldr r0, [pc, #1504] @ 36ede8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 36edc8 │ │ │ │ + ldr r0, [pc, #1496] @ 36edec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 36edcc │ │ │ │ + ldr r0, [pc, #1488] @ 36edf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 36edd0 │ │ │ │ + ldr r0, [pc, #1480] @ 36edf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 36edd4 │ │ │ │ + ldr r0, [pc, #1472] @ 36edf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 36edd8 │ │ │ │ + ldr r0, [pc, #1464] @ 36edfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 36eddc │ │ │ │ + ldr r0, [pc, #1456] @ 36ee00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 36ede0 │ │ │ │ + ldr r0, [pc, #1448] @ 36ee04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 36ede4 │ │ │ │ + ldr r0, [pc, #1440] @ 36ee08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 36ede8 │ │ │ │ + ldr r0, [pc, #1432] @ 36ee0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 36edec │ │ │ │ + ldr r0, [pc, #1424] @ 36ee10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 36edf0 │ │ │ │ + ldr r0, [pc, #1416] @ 36ee14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 36edf4 │ │ │ │ + ldr r0, [pc, #1408] @ 36ee18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 36edf8 │ │ │ │ + ldr r0, [pc, #1400] @ 36ee1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 36edfc │ │ │ │ + ldr r0, [pc, #1392] @ 36ee20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 36ee00 │ │ │ │ + ldr r0, [pc, #1384] @ 36ee24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 36ee04 │ │ │ │ + ldr r0, [pc, #1376] @ 36ee28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 36ee08 │ │ │ │ + ldr r0, [pc, #1368] @ 36ee2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 36ee0c │ │ │ │ + ldr r0, [pc, #1360] @ 36ee30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 36ee10 │ │ │ │ + ldr r0, [pc, #1352] @ 36ee34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 36ee14 │ │ │ │ + ldr r0, [pc, #1344] @ 36ee38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 36ee18 │ │ │ │ + ldr r0, [pc, #1336] @ 36ee3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 36ee1c │ │ │ │ + ldr r0, [pc, #1328] @ 36ee40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 36ee20 │ │ │ │ + ldr r0, [pc, #1320] @ 36ee44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 36ee24 │ │ │ │ + ldr r0, [pc, #1312] @ 36ee48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 36ee28 │ │ │ │ + ldr r0, [pc, #1304] @ 36ee4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 36ee2c │ │ │ │ + ldr r0, [pc, #1296] @ 36ee50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 36ee30 │ │ │ │ + ldr r0, [pc, #1288] @ 36ee54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 36ee34 │ │ │ │ + ldr r0, [pc, #1280] @ 36ee58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 36ee38 │ │ │ │ + ldr r0, [pc, #1272] @ 36ee5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 36ee3c │ │ │ │ + ldr r0, [pc, #1264] @ 36ee60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 36ee40 │ │ │ │ + ldr r0, [pc, #1256] @ 36ee64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 36ee44 │ │ │ │ + ldr r0, [pc, #1248] @ 36ee68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 36ee48 │ │ │ │ + ldr r0, [pc, #1240] @ 36ee6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 36ee4c │ │ │ │ + ldr r0, [pc, #1232] @ 36ee70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 36ee50 │ │ │ │ + ldr r0, [pc, #1224] @ 36ee74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 36ee54 │ │ │ │ + ldr r0, [pc, #1216] @ 36ee78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 36ee58 │ │ │ │ + ldr r0, [pc, #1208] @ 36ee7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 36ee5c │ │ │ │ + ldr r0, [pc, #1200] @ 36ee80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 36ee60 │ │ │ │ + ldr r0, [pc, #1192] @ 36ee84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 36ee64 │ │ │ │ + ldr r0, [pc, #1184] @ 36ee88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 36ee68 │ │ │ │ + ldr r0, [pc, #1176] @ 36ee8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 36ee6c │ │ │ │ + ldr r0, [pc, #1168] @ 36ee90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 36ee70 │ │ │ │ + ldr r0, [pc, #1160] @ 36ee94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 36ee74 │ │ │ │ + ldr r0, [pc, #1152] @ 36ee98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 36ee78 │ │ │ │ + ldr r0, [pc, #1144] @ 36ee9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 36ee7c │ │ │ │ + ldr r0, [pc, #1136] @ 36eea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 36ee80 │ │ │ │ + ldr r0, [pc, #1128] @ 36eea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 36ee84 │ │ │ │ + ldr r0, [pc, #1120] @ 36eea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 36ee88 │ │ │ │ + ldr r0, [pc, #1112] @ 36eeac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 36ee8c │ │ │ │ + ldr r0, [pc, #1104] @ 36eeb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 36ee90 │ │ │ │ + ldr r0, [pc, #1096] @ 36eeb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 36ee94 │ │ │ │ + ldr r0, [pc, #1088] @ 36eeb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 36ee98 │ │ │ │ + ldr r0, [pc, #1080] @ 36eebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 36ee9c │ │ │ │ + ldr r0, [pc, #1072] @ 36eec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 36eea0 │ │ │ │ + ldr r0, [pc, #1064] @ 36eec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 36eea4 │ │ │ │ + ldr r0, [pc, #1056] @ 36eec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 36eea8 │ │ │ │ + ldr r0, [pc, #1048] @ 36eecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 36eeac │ │ │ │ + ldr r0, [pc, #1040] @ 36eed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 36eeb0 │ │ │ │ + ldr r0, [pc, #1032] @ 36eed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 36eeb4 │ │ │ │ + ldr r0, [pc, #1024] @ 36eed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 36eeb8 │ │ │ │ + ldr r0, [pc, #1016] @ 36eedc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 36eebc │ │ │ │ + ldr r0, [pc, #1008] @ 36eee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 36eec0 │ │ │ │ + ldr r0, [pc, #1000] @ 36eee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 36eec4 │ │ │ │ + ldr r0, [pc, #992] @ 36eee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 36eec8 │ │ │ │ + ldr r0, [pc, #984] @ 36eeec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 36eecc │ │ │ │ + ldr r0, [pc, #976] @ 36eef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 36eed0 │ │ │ │ + ldr r0, [pc, #968] @ 36eef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 36eed4 │ │ │ │ + ldr r0, [pc, #960] @ 36eef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 36eed8 │ │ │ │ + ldr r0, [pc, #952] @ 36eefc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 36eedc │ │ │ │ + ldr r0, [pc, #944] @ 36ef00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 36eee0 │ │ │ │ + ldr r0, [pc, #936] @ 36ef04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 36eee4 │ │ │ │ + ldr r0, [pc, #928] @ 36ef08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 36eee8 │ │ │ │ + ldr r0, [pc, #920] @ 36ef0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 36eeec │ │ │ │ + ldr r0, [pc, #912] @ 36ef10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 36eef0 │ │ │ │ + ldr r0, [pc, #904] @ 36ef14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 36eef4 │ │ │ │ + ldr r0, [pc, #896] @ 36ef18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 36eef8 │ │ │ │ + ldr r0, [pc, #888] @ 36ef1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 36eefc │ │ │ │ + ldr r0, [pc, #880] @ 36ef20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 36ef00 │ │ │ │ + ldr r0, [pc, #872] @ 36ef24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 36ef04 │ │ │ │ + ldr r0, [pc, #864] @ 36ef28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 36ef08 │ │ │ │ + ldr r0, [pc, #856] @ 36ef2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 36ef0c │ │ │ │ + ldr r0, [pc, #848] @ 36ef30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 36ef10 │ │ │ │ + ldr r0, [pc, #840] @ 36ef34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 36ef14 │ │ │ │ + ldr r0, [pc, #832] @ 36ef38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 36ef18 │ │ │ │ + ldr r0, [pc, #824] @ 36ef3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 36ef1c │ │ │ │ + ldr r0, [pc, #816] @ 36ef40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq ip, lr, ip, ror #19 │ │ │ │ - umullseq lr, lr, ip, r5 @ │ │ │ │ - @ instruction: 0x009ec9b8 │ │ │ │ - addseq lr, lr, r8, ror #10 │ │ │ │ - addseq ip, lr, r4, lsl #19 │ │ │ │ - addseq lr, lr, r4, lsr r5 │ │ │ │ - addseq ip, lr, r0, asr r9 │ │ │ │ - addseq lr, lr, r0, lsl #10 │ │ │ │ - addseq ip, lr, ip, lsl r9 │ │ │ │ - addseq lr, lr, ip, asr #9 │ │ │ │ - addseq ip, lr, r8, ror #17 │ │ │ │ - umullseq lr, lr, r8, r4 @ │ │ │ │ - @ instruction: 0x009ec8b4 │ │ │ │ - addseq lr, lr, r4, ror #8 │ │ │ │ - addseq ip, lr, r0, lsl #17 │ │ │ │ - addseq lr, lr, r0, lsr r4 │ │ │ │ - addseq ip, lr, ip, asr #16 │ │ │ │ - @ instruction: 0x009ee3fc │ │ │ │ - addseq ip, lr, r8, lsl r8 │ │ │ │ - addseq lr, lr, r8, asr #7 │ │ │ │ - addseq ip, lr, r4, ror #15 │ │ │ │ - umullseq lr, lr, r4, r3 @ │ │ │ │ - @ instruction: 0x009ec7b0 │ │ │ │ - addseq lr, lr, r0, ror #6 │ │ │ │ - addseq ip, lr, ip, ror r7 │ │ │ │ - addseq lr, lr, ip, lsr #6 │ │ │ │ - addseq ip, lr, r8, asr #14 │ │ │ │ - @ instruction: 0x009ee2f8 │ │ │ │ - addseq ip, lr, r4, lsl r7 │ │ │ │ - addseq lr, lr, r4, asr #5 │ │ │ │ - addseq ip, lr, r0, ror #13 │ │ │ │ - umullseq lr, lr, r0, r2 @ │ │ │ │ - addseq ip, lr, ip, lsr #13 │ │ │ │ - addseq lr, lr, ip, asr r2 │ │ │ │ - addseq ip, lr, r8, ror r6 │ │ │ │ - addseq lr, lr, r8, lsr #4 │ │ │ │ - addseq ip, lr, r4, asr #12 │ │ │ │ - @ instruction: 0x009ee1f4 │ │ │ │ - addseq ip, lr, r0, lsl r6 │ │ │ │ - addseq lr, lr, r0, asr #3 │ │ │ │ - @ instruction: 0x009ec5dc │ │ │ │ - addseq lr, lr, ip, lsl #3 │ │ │ │ - addseq ip, lr, r8, lsr #11 │ │ │ │ - addseq lr, lr, r8, asr r1 │ │ │ │ - addseq ip, lr, r4, ror r5 │ │ │ │ - addseq lr, lr, r4, lsr #2 │ │ │ │ - addseq ip, lr, r0, asr #10 │ │ │ │ - ldrsheq lr, [lr], r0 │ │ │ │ - addseq ip, lr, ip, lsl #10 │ │ │ │ - ldrheq lr, [lr], ip │ │ │ │ - @ instruction: 0x009ec4d8 │ │ │ │ - addseq lr, lr, r8, lsl #1 │ │ │ │ - addseq ip, lr, r4, lsr #9 │ │ │ │ - addseq lr, lr, r4, asr r0 │ │ │ │ - addseq ip, lr, r0, ror r4 │ │ │ │ - addseq lr, lr, r0, lsr #32 │ │ │ │ - addseq ip, lr, ip, lsr r4 │ │ │ │ - addseq sp, lr, ip, ror #31 │ │ │ │ - addseq ip, lr, r8, lsl #8 │ │ │ │ - @ instruction: 0x009edfb8 │ │ │ │ - @ instruction: 0x009ec3d4 │ │ │ │ - addseq sp, lr, r4, lsl #31 │ │ │ │ - addseq ip, lr, r0, lsr #7 │ │ │ │ - addseq sp, lr, r0, asr pc │ │ │ │ - addseq ip, lr, ip, ror #6 │ │ │ │ - addseq sp, lr, ip, lsl pc │ │ │ │ - addseq ip, lr, r8, lsr r3 │ │ │ │ - addseq sp, lr, r8, ror #29 │ │ │ │ - addseq ip, lr, r4, lsl #6 │ │ │ │ - @ instruction: 0x009edeb4 │ │ │ │ - @ instruction: 0x009ec2d0 │ │ │ │ - addseq sp, lr, r0, lsl #29 │ │ │ │ - umullseq ip, lr, ip, r2 │ │ │ │ - addseq sp, lr, ip, asr #28 │ │ │ │ - addseq ip, lr, r8, ror #4 │ │ │ │ - addseq sp, lr, r8, lsl lr │ │ │ │ - addseq ip, lr, r4, lsr r2 │ │ │ │ - addseq sp, lr, r4, ror #27 │ │ │ │ - addseq ip, lr, r0, lsl #4 │ │ │ │ - @ instruction: 0x009eddb0 │ │ │ │ - addseq ip, lr, ip, asr #3 │ │ │ │ - addseq sp, lr, ip, ror sp │ │ │ │ - umullseq ip, lr, r8, r1 │ │ │ │ - addseq sp, lr, r8, asr #26 │ │ │ │ - addseq ip, lr, r4, ror #2 │ │ │ │ - addseq sp, lr, r4, lsl sp │ │ │ │ - addseq ip, lr, r0, lsr r1 │ │ │ │ - addseq sp, lr, r0, ror #25 │ │ │ │ - ldrsheq ip, [lr], ip @ │ │ │ │ - addseq sp, lr, ip, lsr #25 │ │ │ │ - addseq ip, lr, r8, asr #1 │ │ │ │ - addseq sp, lr, ip, ror ip │ │ │ │ - umullseq ip, lr, r4, r0 │ │ │ │ - addseq sp, lr, ip, asr #24 │ │ │ │ - addseq ip, lr, r0, rrx │ │ │ │ - addseq sp, lr, ip, lsl ip │ │ │ │ - addseq ip, lr, ip, lsr #32 │ │ │ │ - addseq sp, lr, ip, ror #23 │ │ │ │ - @ instruction: 0x009ebff8 │ │ │ │ - @ instruction: 0x009edbbc │ │ │ │ - addseq fp, lr, r4, asr #31 │ │ │ │ - addseq sp, lr, ip, lsl #23 │ │ │ │ - umullseq fp, lr, r0, pc @ │ │ │ │ - addseq sp, lr, ip, asr fp │ │ │ │ - addseq fp, lr, ip, asr pc │ │ │ │ - addseq sp, lr, ip, lsr #22 │ │ │ │ - addseq fp, lr, r8, lsr #30 │ │ │ │ - @ instruction: 0x009edafc │ │ │ │ - @ instruction: 0x009ebef4 │ │ │ │ - addseq sp, lr, ip, asr #21 │ │ │ │ - addseq fp, lr, r0, asr #29 │ │ │ │ - umullseq fp, lr, r0, lr │ │ │ │ - addseq fp, lr, r0, ror #28 │ │ │ │ - addseq fp, lr, r0, lsr lr │ │ │ │ - addseq fp, lr, r0, lsl #28 │ │ │ │ - @ instruction: 0x009ebdd0 │ │ │ │ - addseq fp, lr, r0, lsr #27 │ │ │ │ - addseq fp, lr, r0, ror sp │ │ │ │ - addseq fp, lr, r0, asr #26 │ │ │ │ - addseq fp, lr, r0, lsl sp │ │ │ │ - addseq fp, lr, r0, ror #25 │ │ │ │ - @ instruction: 0x009ebcb0 │ │ │ │ - addseq fp, lr, r0, lsl #25 │ │ │ │ - addseq fp, lr, r0, asr ip │ │ │ │ - addseq fp, lr, r0, lsr #24 │ │ │ │ - @ instruction: 0x009ebbf0 │ │ │ │ - addseq fp, lr, r0, asr #23 │ │ │ │ - umullseq fp, lr, r0, fp │ │ │ │ - addseq fp, lr, r0, ror #22 │ │ │ │ - addseq fp, lr, r0, lsr fp │ │ │ │ - addseq fp, lr, r0, lsl #22 │ │ │ │ - @ instruction: 0x009ebad0 │ │ │ │ - addseq fp, lr, r0, lsr #21 │ │ │ │ - addseq fp, lr, r0, ror sl │ │ │ │ - addseq fp, lr, r0, asr #20 │ │ │ │ - addseq fp, lr, r0, lsl sl │ │ │ │ - addseq fp, lr, r0, ror #19 │ │ │ │ - @ instruction: 0x009eb9b0 │ │ │ │ - addseq fp, lr, r0, lsl #19 │ │ │ │ - addseq fp, lr, r0, asr r9 │ │ │ │ - addseq fp, lr, r0, lsr #18 │ │ │ │ - @ instruction: 0x009eb8f0 │ │ │ │ - addseq fp, lr, r0, asr #17 │ │ │ │ - umullseq fp, lr, r0, r8 │ │ │ │ - addseq fp, lr, r0, ror #16 │ │ │ │ - addseq fp, lr, r0, lsr r8 │ │ │ │ - addseq fp, lr, r0, lsl #16 │ │ │ │ - @ instruction: 0x009eb7d0 │ │ │ │ - addseq fp, lr, r0, lsr #15 │ │ │ │ - addseq fp, lr, r0, ror r7 │ │ │ │ - addseq fp, lr, r0, asr #14 │ │ │ │ - addseq fp, lr, r0, lsl r7 │ │ │ │ - addseq fp, lr, r0, ror #13 │ │ │ │ - @ instruction: 0x009eb6b0 │ │ │ │ - addseq fp, lr, r0, lsl #13 │ │ │ │ - addseq fp, lr, r0, asr r6 │ │ │ │ - addseq fp, lr, r0, lsr #12 │ │ │ │ - @ instruction: 0x009eb5f0 │ │ │ │ - addseq fp, lr, r0, asr #11 │ │ │ │ - umullseq fp, lr, r0, r5 │ │ │ │ - addseq fp, lr, r0, ror #10 │ │ │ │ - addseq fp, lr, r0, lsr r5 │ │ │ │ - addseq fp, lr, r0, lsl #10 │ │ │ │ - @ instruction: 0x009eb4d0 │ │ │ │ - addseq fp, lr, r0, lsr #9 │ │ │ │ - addseq fp, lr, r0, ror r4 │ │ │ │ - addseq fp, lr, r0, asr #8 │ │ │ │ - addseq fp, lr, r0, lsl r4 │ │ │ │ - addseq fp, lr, r0, ror #7 │ │ │ │ - @ instruction: 0x009eb3b0 │ │ │ │ - addseq fp, lr, r0, lsl #7 │ │ │ │ - addseq fp, lr, r0, asr r3 │ │ │ │ - addseq fp, lr, r0, lsr #6 │ │ │ │ - @ instruction: 0x009eb2f0 │ │ │ │ - addseq fp, lr, r0, asr #5 │ │ │ │ - umullseq fp, lr, r0, r2 │ │ │ │ - addseq fp, lr, r0, ror #4 │ │ │ │ - addseq fp, lr, r0, lsr r2 │ │ │ │ - addseq fp, lr, r0, lsl #4 │ │ │ │ - @ instruction: 0x009eb1d0 │ │ │ │ - addseq fp, lr, r0, lsr #3 │ │ │ │ - addseq fp, lr, r0, ror r1 │ │ │ │ - addseq fp, lr, r0, asr #2 │ │ │ │ - addseq fp, lr, r0, lsl r1 │ │ │ │ - addseq fp, lr, r0, ror #1 │ │ │ │ - ldrheq fp, [lr], r0 │ │ │ │ - addseq fp, lr, r0, lsl #1 │ │ │ │ - addseq fp, lr, r0, asr r0 │ │ │ │ - addseq fp, lr, r0, lsr #32 │ │ │ │ - @ instruction: 0x009eaff0 │ │ │ │ - addseq sl, lr, r0, asr #31 │ │ │ │ - umullseq sl, lr, r0, pc @ │ │ │ │ - addseq sl, lr, r0, ror #30 │ │ │ │ - addseq sl, lr, r0, lsr pc │ │ │ │ - addseq sl, lr, r0, lsl #30 │ │ │ │ - @ instruction: 0x009eaed0 │ │ │ │ - addseq sl, lr, r0, lsr #29 │ │ │ │ - addseq sl, lr, r0, ror lr │ │ │ │ - addseq sl, lr, r0, asr #28 │ │ │ │ - addseq sl, lr, r0, lsl lr │ │ │ │ - addseq sl, lr, r0, ror #27 │ │ │ │ - @ instruction: 0x009eadb0 │ │ │ │ - addseq sl, lr, r0, lsl #27 │ │ │ │ - addseq sl, lr, r0, asr sp │ │ │ │ - @ instruction: 0x009ea6bc │ │ │ │ - addseq sl, lr, ip, lsl #13 │ │ │ │ - addseq sl, lr, ip, asr r6 │ │ │ │ - addseq sl, lr, ip, lsr #12 │ │ │ │ - @ instruction: 0x009ea5fc │ │ │ │ - addseq sl, lr, ip, asr #11 │ │ │ │ - umullseq sl, lr, ip, r5 │ │ │ │ - addseq sl, lr, ip, ror #10 │ │ │ │ - addseq sl, lr, ip, lsr r5 │ │ │ │ - addseq sl, lr, ip, lsl #10 │ │ │ │ - @ instruction: 0x009ea4dc │ │ │ │ - addseq sl, lr, ip, lsr #9 │ │ │ │ - addseq sl, lr, ip, ror r4 │ │ │ │ - addseq sl, lr, ip, asr #8 │ │ │ │ - addseq sl, lr, ip, lsl r4 │ │ │ │ - addseq sl, lr, ip, ror #7 │ │ │ │ - @ instruction: 0x009ea3bc │ │ │ │ - addseq sl, lr, ip, lsl #7 │ │ │ │ - addseq sl, lr, ip, asr r3 │ │ │ │ - addseq sl, lr, ip, lsr #6 │ │ │ │ - @ instruction: 0x009ea2fc │ │ │ │ - addseq sl, lr, ip, asr #5 │ │ │ │ - umullseq sl, lr, ip, r2 │ │ │ │ - addseq sl, lr, ip, ror #4 │ │ │ │ - addseq sl, lr, ip, lsr r2 │ │ │ │ - addseq sl, lr, ip, lsl #4 │ │ │ │ - @ instruction: 0x009ea1dc │ │ │ │ - addseq sl, lr, ip, lsr #3 │ │ │ │ - addseq sl, lr, ip, ror r1 │ │ │ │ - addseq sl, lr, ip, asr #2 │ │ │ │ - addseq sl, lr, ip, lsl r1 │ │ │ │ - addseq sl, lr, ip, ror #1 │ │ │ │ - ldrheq sl, [lr], ip │ │ │ │ - addseq sl, lr, ip, lsl #1 │ │ │ │ - addseq sl, lr, ip, asr r0 │ │ │ │ - addseq sl, lr, ip, lsr #32 │ │ │ │ - @ instruction: 0x009e9ffc │ │ │ │ - addseq r9, lr, ip, asr #31 │ │ │ │ - umullseq r9, lr, ip, pc @ │ │ │ │ - addseq r9, lr, ip, ror #30 │ │ │ │ - addseq r9, lr, ip, lsr pc │ │ │ │ - addseq r9, lr, ip, lsl #30 │ │ │ │ - @ instruction: 0x009e9edc │ │ │ │ - addseq r9, lr, ip, lsr #29 │ │ │ │ - addseq r9, lr, ip, ror lr │ │ │ │ - addseq r9, lr, ip, asr #28 │ │ │ │ - addseq r9, lr, ip, lsl lr │ │ │ │ - addseq r9, lr, ip, ror #27 │ │ │ │ - @ instruction: 0x009e9dbc │ │ │ │ - addseq r9, lr, ip, lsl #27 │ │ │ │ - addseq r9, lr, ip, asr sp │ │ │ │ - addseq r9, lr, ip, lsr #26 │ │ │ │ - @ instruction: 0x009e9cfc │ │ │ │ - addseq r9, lr, ip, asr #25 │ │ │ │ - umullseq r9, lr, ip, ip │ │ │ │ - addseq r9, lr, ip, ror #24 │ │ │ │ - addseq r9, lr, ip, lsr ip │ │ │ │ - addseq r9, lr, ip, lsl #24 │ │ │ │ - @ instruction: 0x009e9bdc │ │ │ │ - addseq r9, lr, ip, lsr #23 │ │ │ │ - addseq r9, lr, ip, ror fp │ │ │ │ - addseq r9, lr, ip, asr #22 │ │ │ │ - addseq r9, lr, ip, lsl fp │ │ │ │ - addseq r9, lr, ip, ror #21 │ │ │ │ - @ instruction: 0x009e9abc │ │ │ │ - addseq r9, lr, ip, lsl #21 │ │ │ │ - addseq r9, lr, ip, asr sl │ │ │ │ - addseq r9, lr, ip, lsr #20 │ │ │ │ - @ instruction: 0x009e99fc │ │ │ │ - addseq r9, lr, ip, asr #19 │ │ │ │ - umullseq r9, lr, ip, r9 │ │ │ │ - addseq r9, lr, ip, ror #18 │ │ │ │ - addseq r9, lr, ip, lsr r9 │ │ │ │ - addseq r9, lr, ip, lsl #18 │ │ │ │ - @ instruction: 0x009e98dc │ │ │ │ - addseq r9, lr, ip, lsr #17 │ │ │ │ - addseq r9, lr, ip, ror r8 │ │ │ │ - addseq r9, lr, ip, asr #16 │ │ │ │ - addseq r9, lr, ip, lsl r8 │ │ │ │ - addseq r9, lr, ip, ror #15 │ │ │ │ - @ instruction: 0x009e97bc │ │ │ │ - addseq r9, lr, ip, lsl #15 │ │ │ │ - addseq r9, lr, ip, asr r7 │ │ │ │ - addseq r9, lr, ip, lsr #14 │ │ │ │ - @ instruction: 0x009e96fc │ │ │ │ - addseq r9, lr, ip, asr #13 │ │ │ │ - umullseq r9, lr, ip, r6 │ │ │ │ - addseq r9, lr, ip, ror #12 │ │ │ │ - addseq r9, lr, ip, lsr r6 │ │ │ │ - addseq r9, lr, ip, lsl #12 │ │ │ │ - @ instruction: 0x009e95dc │ │ │ │ - addseq r9, lr, ip, lsr #11 │ │ │ │ - addseq r9, lr, ip, ror r5 │ │ │ │ - addseq r9, lr, ip, asr #10 │ │ │ │ - addseq r9, lr, ip, lsl r5 │ │ │ │ - addseq r9, lr, ip, ror #9 │ │ │ │ - @ instruction: 0x009e94bc │ │ │ │ - addseq r9, lr, ip, lsl #9 │ │ │ │ - addseq r9, lr, ip, asr r4 │ │ │ │ - addseq r9, lr, ip, lsr #8 │ │ │ │ - @ instruction: 0x009e93fc │ │ │ │ - addseq r9, lr, ip, asr #7 │ │ │ │ - umullseq r9, lr, ip, r3 │ │ │ │ - addseq r9, lr, ip, ror #6 │ │ │ │ - addseq r9, lr, ip, lsr r3 │ │ │ │ - addseq r9, lr, ip, lsl #6 │ │ │ │ - @ instruction: 0x009e92dc │ │ │ │ - addseq r9, lr, ip, lsr #5 │ │ │ │ - addseq r9, lr, ip, ror r2 │ │ │ │ - addseq r9, lr, ip, asr #4 │ │ │ │ - addseq r9, lr, ip, lsl r2 │ │ │ │ - addseq r9, lr, ip, ror #3 │ │ │ │ - @ instruction: 0x009e91bc │ │ │ │ - addseq r9, lr, ip, lsl #3 │ │ │ │ - addseq r9, lr, ip, asr r1 │ │ │ │ - addseq r9, lr, ip, lsr #2 │ │ │ │ - ldrsheq r9, [lr], ip │ │ │ │ - addseq r9, lr, ip, asr #1 │ │ │ │ - umullseq r9, lr, ip, r0 │ │ │ │ - addseq r9, lr, ip, rrx │ │ │ │ - addseq r9, lr, ip, lsr r0 │ │ │ │ - addseq r9, lr, ip │ │ │ │ - @ instruction: 0x009e8fdc │ │ │ │ - addseq r8, lr, ip, lsr #31 │ │ │ │ - addseq r8, lr, ip, ror pc │ │ │ │ - addseq r8, lr, ip, asr #30 │ │ │ │ - addseq r8, lr, ip, lsl pc │ │ │ │ - addseq r8, lr, ip, ror #29 │ │ │ │ - @ instruction: 0x009e8ebc │ │ │ │ - addseq r8, lr, ip, lsl #29 │ │ │ │ - addseq r8, lr, ip, asr lr │ │ │ │ - addseq r8, lr, ip, lsr #28 │ │ │ │ - @ instruction: 0x009e8dfc │ │ │ │ - addseq r8, lr, ip, asr #27 │ │ │ │ - umullseq r8, lr, ip, sp │ │ │ │ - addseq r8, lr, ip, ror #26 │ │ │ │ - addseq r8, lr, ip, lsr sp │ │ │ │ - addseq r8, lr, ip, lsl #26 │ │ │ │ - @ instruction: 0x009e8cdc │ │ │ │ - addseq r8, lr, ip, lsr #25 │ │ │ │ - addseq r8, lr, ip, ror ip │ │ │ │ - addseq r8, lr, ip, asr #24 │ │ │ │ - addseq r8, lr, ip, lsl ip │ │ │ │ - addseq r8, lr, ip, ror #23 │ │ │ │ - @ instruction: 0x009e8bbc │ │ │ │ - addseq r8, lr, ip, lsl #23 │ │ │ │ - addseq r8, lr, ip, asr fp │ │ │ │ - addseq r8, lr, ip, lsr #22 │ │ │ │ - @ instruction: 0x009e8afc │ │ │ │ - addseq r8, lr, ip, asr #21 │ │ │ │ - umullseq r8, lr, ip, sl │ │ │ │ - addseq r8, lr, ip, ror #20 │ │ │ │ - addseq r8, lr, ip, lsr sl │ │ │ │ - addseq r8, lr, ip, lsl #20 │ │ │ │ - @ instruction: 0x009e89dc │ │ │ │ - addseq r8, lr, ip, lsr #19 │ │ │ │ - addseq r8, lr, ip, ror r9 │ │ │ │ - addseq r8, lr, ip, asr #18 │ │ │ │ - addseq r8, lr, ip, lsl r9 │ │ │ │ - addseq r8, lr, ip, ror #17 │ │ │ │ - @ instruction: 0x009e88bc │ │ │ │ - addseq r8, lr, r8, ror #16 │ │ │ │ - addseq r8, lr, r0, lsl #17 │ │ │ │ - addseq r8, lr, r0, lsr r8 │ │ │ │ - addseq r8, lr, r4, lsl #16 │ │ │ │ - @ instruction: 0x009e87d8 │ │ │ │ - addseq r8, lr, ip, lsr #15 │ │ │ │ - addseq r8, lr, r4, lsl #15 │ │ │ │ - addseq r8, lr, ip, asr r7 │ │ │ │ - addseq r8, lr, r4, lsr r7 │ │ │ │ - addseq r8, lr, r0, lsl r7 │ │ │ │ - addseq r8, lr, ip, ror #13 │ │ │ │ - addseq r8, lr, r8, asr #13 │ │ │ │ - addseq r8, lr, r8, lsr #13 │ │ │ │ - addseq r8, lr, r4, lsl #13 │ │ │ │ - addseq r8, lr, r4, ror #12 │ │ │ │ - addseq r8, lr, r8, asr #12 │ │ │ │ - addseq r8, lr, r8, lsr #12 │ │ │ │ - addseq r8, lr, r4, lsl #12 │ │ │ │ - @ instruction: 0x009e85d4 │ │ │ │ - @ instruction: 0x009e85b0 │ │ │ │ - umullseq r8, lr, r0, r5 │ │ │ │ - addseq r8, lr, ip, ror #10 │ │ │ │ - addseq r8, lr, ip, asr #10 │ │ │ │ - addseq r8, lr, ip, lsr #10 │ │ │ │ - addseq r8, lr, ip, lsl #10 │ │ │ │ - addseq r8, lr, ip, ror #9 │ │ │ │ - addseq r8, lr, ip, asr #9 │ │ │ │ - addseq r8, lr, ip, lsr #9 │ │ │ │ - addseq r8, lr, ip, lsl #9 │ │ │ │ - addseq r8, lr, ip, ror #8 │ │ │ │ - addseq r8, lr, ip, asr #8 │ │ │ │ - addseq r8, lr, ip, lsr #8 │ │ │ │ - addseq r8, lr, ip, lsl #8 │ │ │ │ - addseq r8, lr, ip, ror #7 │ │ │ │ - addseq r8, lr, ip, asr #7 │ │ │ │ - addseq r8, lr, ip, lsr #7 │ │ │ │ - addseq r8, lr, ip, lsl #7 │ │ │ │ - addseq r8, lr, ip, ror #6 │ │ │ │ - addseq r8, lr, ip, asr #6 │ │ │ │ - addseq r8, lr, ip, lsr #6 │ │ │ │ - addseq r8, lr, ip, lsl #6 │ │ │ │ - addseq r8, lr, ip, ror #5 │ │ │ │ - addseq r8, lr, ip, asr #5 │ │ │ │ - addseq r8, lr, ip, lsr #5 │ │ │ │ - ldr r0, [pc, #-828] @ 36ef20 │ │ │ │ + addseq ip, lr, r8, ror #19 │ │ │ │ + umullseq lr, lr, r8, r5 @ │ │ │ │ + @ instruction: 0x009ec9b4 │ │ │ │ + addseq lr, lr, r4, ror #10 │ │ │ │ + addseq ip, lr, r0, lsl #19 │ │ │ │ + addseq lr, lr, r0, lsr r5 │ │ │ │ + addseq ip, lr, ip, asr #18 │ │ │ │ + @ instruction: 0x009ee4fc │ │ │ │ + addseq ip, lr, r8, lsl r9 │ │ │ │ + addseq lr, lr, r8, asr #9 │ │ │ │ + addseq ip, lr, r4, ror #17 │ │ │ │ + umullseq lr, lr, r4, r4 @ │ │ │ │ + @ instruction: 0x009ec8b0 │ │ │ │ + addseq lr, lr, r0, ror #8 │ │ │ │ + addseq ip, lr, ip, ror r8 │ │ │ │ + addseq lr, lr, ip, lsr #8 │ │ │ │ + addseq ip, lr, r8, asr #16 │ │ │ │ + @ instruction: 0x009ee3f8 │ │ │ │ + addseq ip, lr, r4, lsl r8 │ │ │ │ + addseq lr, lr, r4, asr #7 │ │ │ │ + addseq ip, lr, r0, ror #15 │ │ │ │ + umullseq lr, lr, r0, r3 @ │ │ │ │ + addseq ip, lr, ip, lsr #15 │ │ │ │ + addseq lr, lr, ip, asr r3 │ │ │ │ + addseq ip, lr, r8, ror r7 │ │ │ │ + addseq lr, lr, r8, lsr #6 │ │ │ │ + addseq ip, lr, r4, asr #14 │ │ │ │ + @ instruction: 0x009ee2f4 │ │ │ │ + addseq ip, lr, r0, lsl r7 │ │ │ │ + addseq lr, lr, r0, asr #5 │ │ │ │ + @ instruction: 0x009ec6dc │ │ │ │ + addseq lr, lr, ip, lsl #5 │ │ │ │ + addseq ip, lr, r8, lsr #13 │ │ │ │ + addseq lr, lr, r8, asr r2 │ │ │ │ + addseq ip, lr, r4, ror r6 │ │ │ │ + addseq lr, lr, r4, lsr #4 │ │ │ │ + addseq ip, lr, r0, asr #12 │ │ │ │ + @ instruction: 0x009ee1f0 │ │ │ │ + addseq ip, lr, ip, lsl #12 │ │ │ │ + @ instruction: 0x009ee1bc │ │ │ │ + @ instruction: 0x009ec5d8 │ │ │ │ + addseq lr, lr, r8, lsl #3 │ │ │ │ + addseq ip, lr, r4, lsr #11 │ │ │ │ + addseq lr, lr, r4, asr r1 │ │ │ │ + addseq ip, lr, r0, ror r5 │ │ │ │ + addseq lr, lr, r0, lsr #2 │ │ │ │ + addseq ip, lr, ip, lsr r5 │ │ │ │ + addseq lr, lr, ip, ror #1 │ │ │ │ + addseq ip, lr, r8, lsl #10 │ │ │ │ + ldrheq lr, [lr], r8 │ │ │ │ + @ instruction: 0x009ec4d4 │ │ │ │ + addseq lr, lr, r4, lsl #1 │ │ │ │ + addseq ip, lr, r0, lsr #9 │ │ │ │ + addseq lr, lr, r0, asr r0 │ │ │ │ + addseq ip, lr, ip, ror #8 │ │ │ │ + addseq lr, lr, ip, lsl r0 │ │ │ │ + addseq ip, lr, r8, lsr r4 │ │ │ │ + addseq sp, lr, r8, ror #31 │ │ │ │ + addseq ip, lr, r4, lsl #8 │ │ │ │ + @ instruction: 0x009edfb4 │ │ │ │ + @ instruction: 0x009ec3d0 │ │ │ │ + addseq sp, lr, r0, lsl #31 │ │ │ │ + umullseq ip, lr, ip, r3 │ │ │ │ + addseq sp, lr, ip, asr #30 │ │ │ │ + addseq ip, lr, r8, ror #6 │ │ │ │ + addseq sp, lr, r8, lsl pc │ │ │ │ + addseq ip, lr, r4, lsr r3 │ │ │ │ + addseq sp, lr, r4, ror #29 │ │ │ │ + addseq ip, lr, r0, lsl #6 │ │ │ │ + @ instruction: 0x009edeb0 │ │ │ │ + addseq ip, lr, ip, asr #5 │ │ │ │ + addseq sp, lr, ip, ror lr │ │ │ │ + umullseq ip, lr, r8, r2 │ │ │ │ + addseq sp, lr, r8, asr #28 │ │ │ │ + addseq ip, lr, r4, ror #4 │ │ │ │ + addseq sp, lr, r4, lsl lr │ │ │ │ + addseq ip, lr, r0, lsr r2 │ │ │ │ + addseq sp, lr, r0, ror #27 │ │ │ │ + @ instruction: 0x009ec1fc │ │ │ │ + addseq sp, lr, ip, lsr #27 │ │ │ │ + addseq ip, lr, r8, asr #3 │ │ │ │ + addseq sp, lr, r8, ror sp │ │ │ │ + umullseq ip, lr, r4, r1 │ │ │ │ + addseq sp, lr, r4, asr #26 │ │ │ │ + addseq ip, lr, r0, ror #2 │ │ │ │ + addseq sp, lr, r0, lsl sp │ │ │ │ + addseq ip, lr, ip, lsr #2 │ │ │ │ + @ instruction: 0x009edcdc │ │ │ │ + ldrsheq ip, [lr], r8 │ │ │ │ + addseq sp, lr, r8, lsr #25 │ │ │ │ + addseq ip, lr, r4, asr #1 │ │ │ │ + addseq sp, lr, r8, ror ip │ │ │ │ + umullseq ip, lr, r0, r0 │ │ │ │ + addseq sp, lr, r8, asr #24 │ │ │ │ + addseq ip, lr, ip, asr r0 │ │ │ │ + addseq sp, lr, r8, lsl ip │ │ │ │ + addseq ip, lr, r8, lsr #32 │ │ │ │ + addseq sp, lr, r8, ror #23 │ │ │ │ + @ instruction: 0x009ebff4 │ │ │ │ + @ instruction: 0x009edbb8 │ │ │ │ + addseq fp, lr, r0, asr #31 │ │ │ │ + addseq sp, lr, r8, lsl #23 │ │ │ │ + addseq fp, lr, ip, lsl #31 │ │ │ │ + addseq sp, lr, r8, asr fp │ │ │ │ + addseq fp, lr, r8, asr pc │ │ │ │ + addseq sp, lr, r8, lsr #22 │ │ │ │ + addseq fp, lr, r4, lsr #30 │ │ │ │ + @ instruction: 0x009edaf8 │ │ │ │ + @ instruction: 0x009ebef0 │ │ │ │ + addseq sp, lr, r8, asr #21 │ │ │ │ + @ instruction: 0x009ebebc │ │ │ │ + addseq fp, lr, ip, lsl #29 │ │ │ │ + addseq fp, lr, ip, asr lr │ │ │ │ + addseq fp, lr, ip, lsr #28 │ │ │ │ + @ instruction: 0x009ebdfc │ │ │ │ + addseq fp, lr, ip, asr #27 │ │ │ │ + umullseq fp, lr, ip, sp │ │ │ │ + addseq fp, lr, ip, ror #26 │ │ │ │ + addseq fp, lr, ip, lsr sp │ │ │ │ + addseq fp, lr, ip, lsl #26 │ │ │ │ + @ instruction: 0x009ebcdc │ │ │ │ + addseq fp, lr, ip, lsr #25 │ │ │ │ + addseq fp, lr, ip, ror ip │ │ │ │ + addseq fp, lr, ip, asr #24 │ │ │ │ + addseq fp, lr, ip, lsl ip │ │ │ │ + addseq fp, lr, ip, ror #23 │ │ │ │ + @ instruction: 0x009ebbbc │ │ │ │ + addseq fp, lr, ip, lsl #23 │ │ │ │ + addseq fp, lr, ip, asr fp │ │ │ │ + addseq fp, lr, ip, lsr #22 │ │ │ │ + @ instruction: 0x009ebafc │ │ │ │ + addseq fp, lr, ip, asr #21 │ │ │ │ + umullseq fp, lr, ip, sl │ │ │ │ + addseq fp, lr, ip, ror #20 │ │ │ │ + addseq fp, lr, ip, lsr sl │ │ │ │ + addseq fp, lr, ip, lsl #20 │ │ │ │ + @ instruction: 0x009eb9dc │ │ │ │ + addseq fp, lr, ip, lsr #19 │ │ │ │ + addseq fp, lr, ip, ror r9 │ │ │ │ + addseq fp, lr, ip, asr #18 │ │ │ │ + addseq fp, lr, ip, lsl r9 │ │ │ │ + addseq fp, lr, ip, ror #17 │ │ │ │ + @ instruction: 0x009eb8bc │ │ │ │ + addseq fp, lr, ip, lsl #17 │ │ │ │ + addseq fp, lr, ip, asr r8 │ │ │ │ + addseq fp, lr, ip, lsr #16 │ │ │ │ + @ instruction: 0x009eb7fc │ │ │ │ + addseq fp, lr, ip, asr #15 │ │ │ │ + umullseq fp, lr, ip, r7 │ │ │ │ + addseq fp, lr, ip, ror #14 │ │ │ │ + addseq fp, lr, ip, lsr r7 │ │ │ │ + addseq fp, lr, ip, lsl #14 │ │ │ │ + @ instruction: 0x009eb6dc │ │ │ │ + addseq fp, lr, ip, lsr #13 │ │ │ │ + addseq fp, lr, ip, ror r6 │ │ │ │ + addseq fp, lr, ip, asr #12 │ │ │ │ + addseq fp, lr, ip, lsl r6 │ │ │ │ + addseq fp, lr, ip, ror #11 │ │ │ │ + @ instruction: 0x009eb5bc │ │ │ │ + addseq fp, lr, ip, lsl #11 │ │ │ │ + addseq fp, lr, ip, asr r5 │ │ │ │ + addseq fp, lr, ip, lsr #10 │ │ │ │ + @ instruction: 0x009eb4fc │ │ │ │ + addseq fp, lr, ip, asr #9 │ │ │ │ + umullseq fp, lr, ip, r4 │ │ │ │ + addseq fp, lr, ip, ror #8 │ │ │ │ + addseq fp, lr, ip, lsr r4 │ │ │ │ + addseq fp, lr, ip, lsl #8 │ │ │ │ + @ instruction: 0x009eb3dc │ │ │ │ + addseq fp, lr, ip, lsr #7 │ │ │ │ + addseq fp, lr, ip, ror r3 │ │ │ │ + addseq fp, lr, ip, asr #6 │ │ │ │ + addseq fp, lr, ip, lsl r3 │ │ │ │ + addseq fp, lr, ip, ror #5 │ │ │ │ + @ instruction: 0x009eb2bc │ │ │ │ + addseq fp, lr, ip, lsl #5 │ │ │ │ + addseq fp, lr, ip, asr r2 │ │ │ │ + addseq fp, lr, ip, lsr #4 │ │ │ │ + @ instruction: 0x009eb1fc │ │ │ │ + addseq fp, lr, ip, asr #3 │ │ │ │ + umullseq fp, lr, ip, r1 │ │ │ │ + addseq fp, lr, ip, ror #2 │ │ │ │ + addseq fp, lr, ip, lsr r1 │ │ │ │ + addseq fp, lr, ip, lsl #2 │ │ │ │ + ldrsbeq fp, [lr], ip │ │ │ │ + addseq fp, lr, ip, lsr #1 │ │ │ │ + addseq fp, lr, ip, ror r0 │ │ │ │ + addseq fp, lr, ip, asr #32 │ │ │ │ + addseq fp, lr, ip, lsl r0 │ │ │ │ + addseq sl, lr, ip, ror #31 │ │ │ │ + @ instruction: 0x009eafbc │ │ │ │ + addseq sl, lr, ip, lsl #31 │ │ │ │ + addseq sl, lr, ip, asr pc │ │ │ │ + addseq sl, lr, ip, lsr #30 │ │ │ │ + @ instruction: 0x009eaefc │ │ │ │ + addseq sl, lr, ip, asr #29 │ │ │ │ + umullseq sl, lr, ip, lr │ │ │ │ + addseq sl, lr, ip, ror #28 │ │ │ │ + addseq sl, lr, ip, lsr lr │ │ │ │ + addseq sl, lr, ip, lsl #28 │ │ │ │ + @ instruction: 0x009eaddc │ │ │ │ + addseq sl, lr, ip, lsr #27 │ │ │ │ + addseq sl, lr, ip, ror sp │ │ │ │ + addseq sl, lr, ip, asr #26 │ │ │ │ + @ instruction: 0x009ea6b8 │ │ │ │ + addseq sl, lr, r8, lsl #13 │ │ │ │ + addseq sl, lr, r8, asr r6 │ │ │ │ + addseq sl, lr, r8, lsr #12 │ │ │ │ + @ instruction: 0x009ea5f8 │ │ │ │ + addseq sl, lr, r8, asr #11 │ │ │ │ + umullseq sl, lr, r8, r5 │ │ │ │ + addseq sl, lr, r8, ror #10 │ │ │ │ + addseq sl, lr, r8, lsr r5 │ │ │ │ + addseq sl, lr, r8, lsl #10 │ │ │ │ + @ instruction: 0x009ea4d8 │ │ │ │ + addseq sl, lr, r8, lsr #9 │ │ │ │ + addseq sl, lr, r8, ror r4 │ │ │ │ + addseq sl, lr, r8, asr #8 │ │ │ │ + addseq sl, lr, r8, lsl r4 │ │ │ │ + addseq sl, lr, r8, ror #7 │ │ │ │ + @ instruction: 0x009ea3b8 │ │ │ │ + addseq sl, lr, r8, lsl #7 │ │ │ │ + addseq sl, lr, r8, asr r3 │ │ │ │ + addseq sl, lr, r8, lsr #6 │ │ │ │ + @ instruction: 0x009ea2f8 │ │ │ │ + addseq sl, lr, r8, asr #5 │ │ │ │ + umullseq sl, lr, r8, r2 │ │ │ │ + addseq sl, lr, r8, ror #4 │ │ │ │ + addseq sl, lr, r8, lsr r2 │ │ │ │ + addseq sl, lr, r8, lsl #4 │ │ │ │ + @ instruction: 0x009ea1d8 │ │ │ │ + addseq sl, lr, r8, lsr #3 │ │ │ │ + addseq sl, lr, r8, ror r1 │ │ │ │ + addseq sl, lr, r8, asr #2 │ │ │ │ + addseq sl, lr, r8, lsl r1 │ │ │ │ + addseq sl, lr, r8, ror #1 │ │ │ │ + ldrheq sl, [lr], r8 │ │ │ │ + addseq sl, lr, r8, lsl #1 │ │ │ │ + addseq sl, lr, r8, asr r0 │ │ │ │ + addseq sl, lr, r8, lsr #32 │ │ │ │ + @ instruction: 0x009e9ff8 │ │ │ │ + addseq r9, lr, r8, asr #31 │ │ │ │ + umullseq r9, lr, r8, pc @ │ │ │ │ + addseq r9, lr, r8, ror #30 │ │ │ │ + addseq r9, lr, r8, lsr pc │ │ │ │ + addseq r9, lr, r8, lsl #30 │ │ │ │ + @ instruction: 0x009e9ed8 │ │ │ │ + addseq r9, lr, r8, lsr #29 │ │ │ │ + addseq r9, lr, r8, ror lr │ │ │ │ + addseq r9, lr, r8, asr #28 │ │ │ │ + addseq r9, lr, r8, lsl lr │ │ │ │ + addseq r9, lr, r8, ror #27 │ │ │ │ + @ instruction: 0x009e9db8 │ │ │ │ + addseq r9, lr, r8, lsl #27 │ │ │ │ + addseq r9, lr, r8, asr sp │ │ │ │ + addseq r9, lr, r8, lsr #26 │ │ │ │ + @ instruction: 0x009e9cf8 │ │ │ │ + addseq r9, lr, r8, asr #25 │ │ │ │ + umullseq r9, lr, r8, ip │ │ │ │ + addseq r9, lr, r8, ror #24 │ │ │ │ + addseq r9, lr, r8, lsr ip │ │ │ │ + addseq r9, lr, r8, lsl #24 │ │ │ │ + @ instruction: 0x009e9bd8 │ │ │ │ + addseq r9, lr, r8, lsr #23 │ │ │ │ + addseq r9, lr, r8, ror fp │ │ │ │ + addseq r9, lr, r8, asr #22 │ │ │ │ + addseq r9, lr, r8, lsl fp │ │ │ │ + addseq r9, lr, r8, ror #21 │ │ │ │ + @ instruction: 0x009e9ab8 │ │ │ │ + addseq r9, lr, r8, lsl #21 │ │ │ │ + addseq r9, lr, r8, asr sl │ │ │ │ + addseq r9, lr, r8, lsr #20 │ │ │ │ + @ instruction: 0x009e99f8 │ │ │ │ + addseq r9, lr, r8, asr #19 │ │ │ │ + umullseq r9, lr, r8, r9 │ │ │ │ + addseq r9, lr, r8, ror #18 │ │ │ │ + addseq r9, lr, r8, lsr r9 │ │ │ │ + addseq r9, lr, r8, lsl #18 │ │ │ │ + @ instruction: 0x009e98d8 │ │ │ │ + addseq r9, lr, r8, lsr #17 │ │ │ │ + addseq r9, lr, r8, ror r8 │ │ │ │ + addseq r9, lr, r8, asr #16 │ │ │ │ + addseq r9, lr, r8, lsl r8 │ │ │ │ + addseq r9, lr, r8, ror #15 │ │ │ │ + @ instruction: 0x009e97b8 │ │ │ │ + addseq r9, lr, r8, lsl #15 │ │ │ │ + addseq r9, lr, r8, asr r7 │ │ │ │ + addseq r9, lr, r8, lsr #14 │ │ │ │ + @ instruction: 0x009e96f8 │ │ │ │ + addseq r9, lr, r8, asr #13 │ │ │ │ + umullseq r9, lr, r8, r6 │ │ │ │ + addseq r9, lr, r8, ror #12 │ │ │ │ + addseq r9, lr, r8, lsr r6 │ │ │ │ + addseq r9, lr, r8, lsl #12 │ │ │ │ + @ instruction: 0x009e95d8 │ │ │ │ + addseq r9, lr, r8, lsr #11 │ │ │ │ + addseq r9, lr, r8, ror r5 │ │ │ │ + addseq r9, lr, r8, asr #10 │ │ │ │ + addseq r9, lr, r8, lsl r5 │ │ │ │ + addseq r9, lr, r8, ror #9 │ │ │ │ + @ instruction: 0x009e94b8 │ │ │ │ + addseq r9, lr, r8, lsl #9 │ │ │ │ + addseq r9, lr, r8, asr r4 │ │ │ │ + addseq r9, lr, r8, lsr #8 │ │ │ │ + @ instruction: 0x009e93f8 │ │ │ │ + addseq r9, lr, r8, asr #7 │ │ │ │ + umullseq r9, lr, r8, r3 │ │ │ │ + addseq r9, lr, r8, ror #6 │ │ │ │ + addseq r9, lr, r8, lsr r3 │ │ │ │ + addseq r9, lr, r8, lsl #6 │ │ │ │ + @ instruction: 0x009e92d8 │ │ │ │ + addseq r9, lr, r8, lsr #5 │ │ │ │ + addseq r9, lr, r8, ror r2 │ │ │ │ + addseq r9, lr, r8, asr #4 │ │ │ │ + addseq r9, lr, r8, lsl r2 │ │ │ │ + addseq r9, lr, r8, ror #3 │ │ │ │ + @ instruction: 0x009e91b8 │ │ │ │ + addseq r9, lr, r8, lsl #3 │ │ │ │ + addseq r9, lr, r8, asr r1 │ │ │ │ + addseq r9, lr, r8, lsr #2 │ │ │ │ + ldrsheq r9, [lr], r8 │ │ │ │ + addseq r9, lr, r8, asr #1 │ │ │ │ + umullseq r9, lr, r8, r0 │ │ │ │ + addseq r9, lr, r8, rrx │ │ │ │ + addseq r9, lr, r8, lsr r0 │ │ │ │ + addseq r9, lr, r8 │ │ │ │ + @ instruction: 0x009e8fd8 │ │ │ │ + addseq r8, lr, r8, lsr #31 │ │ │ │ + addseq r8, lr, r8, ror pc │ │ │ │ + addseq r8, lr, r8, asr #30 │ │ │ │ + addseq r8, lr, r8, lsl pc │ │ │ │ + addseq r8, lr, r8, ror #29 │ │ │ │ + @ instruction: 0x009e8eb8 │ │ │ │ + addseq r8, lr, r8, lsl #29 │ │ │ │ + addseq r8, lr, r8, asr lr │ │ │ │ + addseq r8, lr, r8, lsr #28 │ │ │ │ + @ instruction: 0x009e8df8 │ │ │ │ + addseq r8, lr, r8, asr #27 │ │ │ │ + umullseq r8, lr, r8, sp │ │ │ │ + addseq r8, lr, r8, ror #26 │ │ │ │ + addseq r8, lr, r8, lsr sp │ │ │ │ + addseq r8, lr, r8, lsl #26 │ │ │ │ + @ instruction: 0x009e8cd8 │ │ │ │ + addseq r8, lr, r8, lsr #25 │ │ │ │ + addseq r8, lr, r8, ror ip │ │ │ │ + addseq r8, lr, r8, asr #24 │ │ │ │ + addseq r8, lr, r8, lsl ip │ │ │ │ + addseq r8, lr, r8, ror #23 │ │ │ │ + @ instruction: 0x009e8bb8 │ │ │ │ + addseq r8, lr, r8, lsl #23 │ │ │ │ + addseq r8, lr, r8, asr fp │ │ │ │ + addseq r8, lr, r8, lsr #22 │ │ │ │ + @ instruction: 0x009e8af8 │ │ │ │ + addseq r8, lr, r8, asr #21 │ │ │ │ + umullseq r8, lr, r8, sl │ │ │ │ + addseq r8, lr, r8, ror #20 │ │ │ │ + addseq r8, lr, r8, lsr sl │ │ │ │ + addseq r8, lr, r8, lsl #20 │ │ │ │ + @ instruction: 0x009e89d8 │ │ │ │ + addseq r8, lr, r8, lsr #19 │ │ │ │ + addseq r8, lr, r8, ror r9 │ │ │ │ + addseq r8, lr, r8, asr #18 │ │ │ │ + addseq r8, lr, r8, lsl r9 │ │ │ │ + addseq r8, lr, r8, ror #17 │ │ │ │ + @ instruction: 0x009e88b8 │ │ │ │ + addseq r8, lr, r4, ror #16 │ │ │ │ + addseq r8, lr, ip, ror r8 │ │ │ │ + addseq r8, lr, ip, lsr #16 │ │ │ │ + addseq r8, lr, r0, lsl #16 │ │ │ │ + @ instruction: 0x009e87d4 │ │ │ │ + addseq r8, lr, r8, lsr #15 │ │ │ │ + addseq r8, lr, r0, lsl #15 │ │ │ │ + addseq r8, lr, r8, asr r7 │ │ │ │ + addseq r8, lr, r0, lsr r7 │ │ │ │ + addseq r8, lr, ip, lsl #14 │ │ │ │ + addseq r8, lr, r8, ror #13 │ │ │ │ + addseq r8, lr, r4, asr #13 │ │ │ │ + addseq r8, lr, r4, lsr #13 │ │ │ │ + addseq r8, lr, r0, lsl #13 │ │ │ │ + addseq r8, lr, r0, ror #12 │ │ │ │ + addseq r8, lr, r4, asr #12 │ │ │ │ + addseq r8, lr, r4, lsr #12 │ │ │ │ + addseq r8, lr, r0, lsl #12 │ │ │ │ + @ instruction: 0x009e85d0 │ │ │ │ + addseq r8, lr, ip, lsr #11 │ │ │ │ + addseq r8, lr, ip, lsl #11 │ │ │ │ + addseq r8, lr, r8, ror #10 │ │ │ │ + addseq r8, lr, r8, asr #10 │ │ │ │ + addseq r8, lr, r8, lsr #10 │ │ │ │ + addseq r8, lr, r8, lsl #10 │ │ │ │ + addseq r8, lr, r8, ror #9 │ │ │ │ + addseq r8, lr, r8, asr #9 │ │ │ │ + addseq r8, lr, r8, lsr #9 │ │ │ │ + addseq r8, lr, r8, lsl #9 │ │ │ │ + addseq r8, lr, r8, ror #8 │ │ │ │ + addseq r8, lr, r8, asr #8 │ │ │ │ + addseq r8, lr, r8, lsr #8 │ │ │ │ + addseq r8, lr, r8, lsl #8 │ │ │ │ + addseq r8, lr, r8, ror #7 │ │ │ │ + addseq r8, lr, r8, asr #7 │ │ │ │ + addseq r8, lr, r8, lsr #7 │ │ │ │ + addseq r8, lr, r8, lsl #7 │ │ │ │ + addseq r8, lr, r8, ror #6 │ │ │ │ + addseq r8, lr, r8, asr #6 │ │ │ │ + addseq r8, lr, r8, lsr #6 │ │ │ │ + addseq r8, lr, r8, lsl #6 │ │ │ │ + addseq r8, lr, r8, ror #5 │ │ │ │ + addseq r8, lr, r8, asr #5 │ │ │ │ + addseq r8, lr, r8, lsr #5 │ │ │ │ + ldr r0, [pc, #-828] @ 36ef44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 36ef24 │ │ │ │ + ldr r0, [pc, #-836] @ 36ef48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 36ef28 │ │ │ │ + ldr r0, [pc, #-844] @ 36ef4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 36ef2c │ │ │ │ + ldr r0, [pc, #-852] @ 36ef50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 36ef30 │ │ │ │ + ldr r0, [pc, #-860] @ 36ef54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 36ef34 │ │ │ │ + ldr r0, [pc, #-868] @ 36ef58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 36ef38 │ │ │ │ + ldr r0, [pc, #-876] @ 36ef5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 36ef3c │ │ │ │ + ldr r0, [pc, #-884] @ 36ef60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 36ef40 │ │ │ │ + ldr r0, [pc, #-892] @ 36ef64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 36ef44 │ │ │ │ + ldr r0, [pc, #-900] @ 36ef68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 36ef48 │ │ │ │ + ldr r0, [pc, #-908] @ 36ef6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 36ef4c │ │ │ │ + ldr r0, [pc, #-916] @ 36ef70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 36ef50 │ │ │ │ + ldr r0, [pc, #-924] @ 36ef74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 36ef54 │ │ │ │ + ldr r0, [pc, #-932] @ 36ef78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 36ef58 │ │ │ │ + ldr r0, [pc, #-940] @ 36ef7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 36ef5c │ │ │ │ + ldr r0, [pc, #-948] @ 36ef80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 36ef60 │ │ │ │ + ldr r0, [pc, #-956] @ 36ef84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 36ef64 │ │ │ │ + ldr r0, [pc, #-964] @ 36ef88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 36ef68 │ │ │ │ + ldr r0, [pc, #-972] @ 36ef8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 36ef6c │ │ │ │ + ldr r0, [pc, #-980] @ 36ef90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 36ef70 │ │ │ │ + ldr r0, [pc, #-988] @ 36ef94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 36ef74 │ │ │ │ + ldr r0, [pc, #-996] @ 36ef98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 36ef78 │ │ │ │ + ldr r0, [pc, #-1004] @ 36ef9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 36ef7c │ │ │ │ + ldr r0, [pc, #-1012] @ 36efa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 36ef80 │ │ │ │ + ldr r0, [pc, #-1020] @ 36efa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 36ef84 │ │ │ │ + ldr r0, [pc, #-1028] @ 36efa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 36ef88 │ │ │ │ + ldr r0, [pc, #-1036] @ 36efac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 36ef8c │ │ │ │ + ldr r0, [pc, #-1044] @ 36efb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 36ef90 │ │ │ │ + ldr r0, [pc, #-1052] @ 36efb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 36ef94 │ │ │ │ + ldr r0, [pc, #-1060] @ 36efb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 36ef98 │ │ │ │ + ldr r0, [pc, #-1068] @ 36efbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 36ef9c │ │ │ │ + ldr r0, [pc, #-1076] @ 36efc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 36efa0 │ │ │ │ + ldr r0, [pc, #-1084] @ 36efc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 36efa4 │ │ │ │ + ldr r0, [pc, #-1092] @ 36efc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 36efa8 │ │ │ │ + ldr r0, [pc, #-1100] @ 36efcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 36efac │ │ │ │ + ldr r0, [pc, #-1108] @ 36efd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 36efb0 │ │ │ │ + ldr r0, [pc, #-1116] @ 36efd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 36efb4 │ │ │ │ + ldr r0, [pc, #-1124] @ 36efd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 36efb8 │ │ │ │ + ldr r0, [pc, #-1132] @ 36efdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 36efbc │ │ │ │ + ldr r0, [pc, #-1140] @ 36efe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 36efc0 │ │ │ │ + ldr r0, [pc, #-1148] @ 36efe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 36efc4 │ │ │ │ + ldr r0, [pc, #-1156] @ 36efe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 36efc8 │ │ │ │ + ldr r0, [pc, #-1164] @ 36efec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 36efcc │ │ │ │ + ldr r0, [pc, #-1172] @ 36eff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 36efd0 │ │ │ │ + ldr r0, [pc, #-1180] @ 36eff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 36efd4 │ │ │ │ + ldr r0, [pc, #-1188] @ 36eff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 36efd8 │ │ │ │ + ldr r0, [pc, #-1196] @ 36effc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 36efdc │ │ │ │ + ldr r0, [pc, #-1204] @ 36f000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 36efe0 │ │ │ │ + ldr r0, [pc, #-1212] @ 36f004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 36efe4 │ │ │ │ + ldr r0, [pc, #-1220] @ 36f008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 36efe8 │ │ │ │ + ldr r0, [pc, #-1228] @ 36f00c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 36efec │ │ │ │ + ldr r0, [pc, #-1236] @ 36f010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 36eff0 │ │ │ │ + ldr r0, [pc, #-1244] @ 36f014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 36eff4 │ │ │ │ + ldr r0, [pc, #-1252] @ 36f018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 36eff8 │ │ │ │ + ldr r0, [pc, #-1260] @ 36f01c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 36effc │ │ │ │ + ldr r0, [pc, #-1268] @ 36f020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 36f000 │ │ │ │ + ldr r0, [pc, #-1276] @ 36f024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 36f004 │ │ │ │ + ldr r0, [pc, #-1284] @ 36f028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 36f008 │ │ │ │ + ldr r0, [pc, #-1292] @ 36f02c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 36f00c │ │ │ │ + ldr r0, [pc, #-1300] @ 36f030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 36f010 │ │ │ │ + ldr r0, [pc, #-1308] @ 36f034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 36f014 │ │ │ │ + ldr r0, [pc, #-1316] @ 36f038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 36f018 │ │ │ │ + ldr r0, [pc, #-1324] @ 36f03c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 36f01c │ │ │ │ + ldr r0, [pc, #-1332] @ 36f040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 36f020 │ │ │ │ + ldr r0, [pc, #-1340] @ 36f044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 36f024 │ │ │ │ + ldr r0, [pc, #-1348] @ 36f048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 36f028 │ │ │ │ + ldr r0, [pc, #-1356] @ 36f04c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 36f02c │ │ │ │ + ldr r0, [pc, #-1364] @ 36f050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 36f030 │ │ │ │ + ldr r0, [pc, #-1372] @ 36f054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 36f034 │ │ │ │ + ldr r0, [pc, #-1380] @ 36f058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 36f038 │ │ │ │ + ldr r0, [pc, #-1388] @ 36f05c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 36f03c │ │ │ │ + ldr r0, [pc, #-1396] @ 36f060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 36f040 │ │ │ │ + ldr r0, [pc, #-1404] @ 36f064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 36f044 │ │ │ │ + ldr r0, [pc, #-1412] @ 36f068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 36f048 │ │ │ │ + ldr r0, [pc, #-1420] @ 36f06c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 36f04c │ │ │ │ + ldr r0, [pc, #-1428] @ 36f070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 36f050 │ │ │ │ + ldr r0, [pc, #-1436] @ 36f074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 36f054 │ │ │ │ + ldr r0, [pc, #-1444] @ 36f078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 36f058 │ │ │ │ + ldr r0, [pc, #-1452] @ 36f07c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 36f05c │ │ │ │ + ldr r0, [pc, #-1460] @ 36f080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 36f060 │ │ │ │ + ldr r0, [pc, #-1468] @ 36f084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 36f064 │ │ │ │ + ldr r0, [pc, #-1476] @ 36f088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 36f068 │ │ │ │ + ldr r0, [pc, #-1484] @ 36f08c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 36f06c │ │ │ │ + ldr r0, [pc, #-1492] @ 36f090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 36f070 │ │ │ │ + ldr r0, [pc, #-1500] @ 36f094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 36f074 │ │ │ │ + ldr r0, [pc, #-1508] @ 36f098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 36f078 │ │ │ │ + ldr r0, [pc, #-1516] @ 36f09c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 36f07c │ │ │ │ + ldr r0, [pc, #-1524] @ 36f0a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 36f080 │ │ │ │ + ldr r0, [pc, #-1532] @ 36f0a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 36f084 │ │ │ │ + ldr r0, [pc, #-1540] @ 36f0a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 36f088 │ │ │ │ + ldr r0, [pc, #-1548] @ 36f0ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 36f08c │ │ │ │ + ldr r0, [pc, #-1556] @ 36f0b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 36f090 │ │ │ │ + ldr r0, [pc, #-1564] @ 36f0b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 36f094 │ │ │ │ + ldr r0, [pc, #-1572] @ 36f0b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 36f098 │ │ │ │ + ldr r0, [pc, #-1580] @ 36f0bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 36f09c │ │ │ │ + ldr r0, [pc, #-1588] @ 36f0c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 36f0a0 │ │ │ │ + ldr r0, [pc, #-1596] @ 36f0c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 36f0a4 │ │ │ │ + ldr r0, [pc, #-1604] @ 36f0c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 36f0a8 │ │ │ │ + ldr r0, [pc, #-1612] @ 36f0cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 36f0ac │ │ │ │ + ldr r0, [pc, #-1620] @ 36f0d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 36f0b0 │ │ │ │ + ldr r0, [pc, #-1628] @ 36f0d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 36f0b4 │ │ │ │ + ldr r0, [pc, #-1636] @ 36f0d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 36f0b8 │ │ │ │ + ldr r0, [pc, #-1644] @ 36f0dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 36f0bc │ │ │ │ + ldr r0, [pc, #-1652] @ 36f0e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 36f0c0 │ │ │ │ + ldr r0, [pc, #-1660] @ 36f0e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 36f0c4 │ │ │ │ + ldr r0, [pc, #-1668] @ 36f0e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 36f0c8 │ │ │ │ + ldr r0, [pc, #-1676] @ 36f0ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 36f0cc │ │ │ │ + ldr r0, [pc, #-1684] @ 36f0f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 36f0d0 │ │ │ │ + ldr r0, [pc, #-1692] @ 36f0f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 36f0d4 │ │ │ │ + ldr r0, [pc, #-1700] @ 36f0f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 36f0d8 │ │ │ │ + ldr r0, [pc, #-1708] @ 36f0fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 36f0dc │ │ │ │ + ldr r0, [pc, #-1716] @ 36f100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 36f0e0 │ │ │ │ + ldr r0, [pc, #-1724] @ 36f104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 36f0e4 │ │ │ │ + ldr r0, [pc, #-1732] @ 36f108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 36f0e8 │ │ │ │ + ldr r0, [pc, #-1740] @ 36f10c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 36f0ec │ │ │ │ + ldr r0, [pc, #-1748] @ 36f110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 36f0f0 │ │ │ │ + ldr r0, [pc, #-1756] @ 36f114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 36f0f4 │ │ │ │ + ldr r0, [pc, #-1764] @ 36f118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 36f0f8 │ │ │ │ + ldr r0, [pc, #-1772] @ 36f11c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 36f0fc │ │ │ │ + ldr r0, [pc, #-1780] @ 36f120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 36f100 │ │ │ │ + ldr r0, [pc, #-1788] @ 36f124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 36f104 │ │ │ │ + ldr r0, [pc, #-1796] @ 36f128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 36f108 │ │ │ │ + ldr r0, [pc, #-1804] @ 36f12c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 36f10c │ │ │ │ + ldr r0, [pc, #-1812] @ 36f130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 36f110 │ │ │ │ + ldr r0, [pc, #-1820] @ 36f134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 36f114 │ │ │ │ + ldr r0, [pc, #-1828] @ 36f138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 36f118 │ │ │ │ + ldr r0, [pc, #-1836] @ 36f13c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 36f11c │ │ │ │ + ldr r0, [pc, #-1844] @ 36f140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 36f120 │ │ │ │ + ldr r0, [pc, #-1852] @ 36f144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 36f124 │ │ │ │ + ldr r0, [pc, #-1860] @ 36f148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 36f128 │ │ │ │ + ldr r0, [pc, #-1868] @ 36f14c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 36f12c │ │ │ │ + ldr r0, [pc, #-1876] @ 36f150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 36f130 │ │ │ │ + ldr r0, [pc, #-1884] @ 36f154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 36f134 │ │ │ │ + ldr r0, [pc, #-1892] @ 36f158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 36f138 │ │ │ │ + ldr r0, [pc, #-1900] @ 36f15c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 36f13c │ │ │ │ + ldr r0, [pc, #-1908] @ 36f160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 36f140 │ │ │ │ + ldr r0, [pc, #-1916] @ 36f164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 36f144 │ │ │ │ + ldr r0, [pc, #-1924] @ 36f168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 36f148 │ │ │ │ + ldr r0, [pc, #-1932] @ 36f16c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 36f14c │ │ │ │ + ldr r0, [pc, #-1940] @ 36f170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 36f150 │ │ │ │ + ldr r0, [pc, #-1948] @ 36f174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 36f154 │ │ │ │ + ldr r0, [pc, #-1956] @ 36f178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 36f158 │ │ │ │ + ldr r0, [pc, #-1964] @ 36f17c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 36f15c │ │ │ │ + ldr r0, [pc, #-1972] @ 36f180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 36f160 │ │ │ │ + ldr r0, [pc, #-1980] @ 36f184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 36f164 │ │ │ │ + ldr r0, [pc, #-1988] @ 36f188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 36f168 │ │ │ │ + ldr r0, [pc, #-1996] @ 36f18c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 36f16c │ │ │ │ + ldr r0, [pc, #-2004] @ 36f190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 36f170 │ │ │ │ + ldr r0, [pc, #-2012] @ 36f194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 36f174 │ │ │ │ + ldr r0, [pc, #-2020] @ 36f198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 36f178 │ │ │ │ + ldr r0, [pc, #-2028] @ 36f19c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 36f17c │ │ │ │ + ldr r0, [pc, #-2036] @ 36f1a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 36f180 │ │ │ │ + ldr r0, [pc, #-2044] @ 36f1a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 36f184 │ │ │ │ + ldr r0, [pc, #-2052] @ 36f1a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 36f188 │ │ │ │ + ldr r0, [pc, #-2060] @ 36f1ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 36f18c │ │ │ │ + ldr r0, [pc, #-2068] @ 36f1b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 36f190 │ │ │ │ + ldr r0, [pc, #-2076] @ 36f1b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 36f194 │ │ │ │ + ldr r0, [pc, #-2084] @ 36f1b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 36f198 │ │ │ │ + ldr r0, [pc, #-2092] @ 36f1bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 36f19c │ │ │ │ + ldr r0, [pc, #-2100] @ 36f1c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 36f1a0 │ │ │ │ + ldr r0, [pc, #-2108] @ 36f1c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 36f1a4 │ │ │ │ + ldr r0, [pc, #-2116] @ 36f1c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 36f1a8 │ │ │ │ + ldr r0, [pc, #-2124] @ 36f1cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 36f1ac │ │ │ │ + ldr r0, [pc, #-2132] @ 36f1d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 36f1b0 │ │ │ │ + ldr r0, [pc, #-2140] @ 36f1d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 36f1b4 │ │ │ │ + ldr r0, [pc, #-2148] @ 36f1d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 36f1b8 │ │ │ │ + ldr r0, [pc, #-2156] @ 36f1dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 36f1bc │ │ │ │ + ldr r0, [pc, #-2164] @ 36f1e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 36f1c0 │ │ │ │ + ldr r0, [pc, #-2172] @ 36f1e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 36f1c4 │ │ │ │ + ldr r0, [pc, #-2180] @ 36f1e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 36f1c8 │ │ │ │ + ldr r0, [pc, #-2188] @ 36f1ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 36f1cc │ │ │ │ + ldr r0, [pc, #-2196] @ 36f1f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 36f1d0 │ │ │ │ + ldr r0, [pc, #-2204] @ 36f1f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 36f1d4 │ │ │ │ + ldr r0, [pc, #-2212] @ 36f1f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 36f1d8 │ │ │ │ + ldr r0, [pc, #-2220] @ 36f1fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 36f1dc │ │ │ │ + ldr r0, [pc, #-2228] @ 36f200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 36f1e0 │ │ │ │ + ldr r0, [pc, #-2236] @ 36f204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 36f1e4 │ │ │ │ + ldr r0, [pc, #-2244] @ 36f208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 36f1e8 │ │ │ │ + ldr r0, [pc, #-2252] @ 36f20c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 36f1ec │ │ │ │ + ldr r0, [pc, #-2260] @ 36f210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 36f1f0 │ │ │ │ + ldr r0, [pc, #-2268] @ 36f214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 36f1f4 │ │ │ │ + ldr r0, [pc, #-2276] @ 36f218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 36f1f8 │ │ │ │ + ldr r0, [pc, #-2284] @ 36f21c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 36f1fc │ │ │ │ + ldr r0, [pc, #-2292] @ 36f220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 36f200 │ │ │ │ + ldr r0, [pc, #-2300] @ 36f224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 36f204 │ │ │ │ + ldr r0, [pc, #-2308] @ 36f228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 36f208 │ │ │ │ + ldr r0, [pc, #-2316] @ 36f22c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 36f20c │ │ │ │ + ldr r0, [pc, #-2324] @ 36f230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 36f210 │ │ │ │ + ldr r0, [pc, #-2332] @ 36f234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 36f214 │ │ │ │ + ldr r0, [pc, #-2340] @ 36f238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 36f218 │ │ │ │ + ldr r0, [pc, #-2348] @ 36f23c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 36f21c │ │ │ │ + ldr r0, [pc, #-2356] @ 36f240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 36f220 │ │ │ │ + ldr r0, [pc, #-2364] @ 36f244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 36f224 │ │ │ │ + ldr r0, [pc, #-2372] @ 36f248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 36f228 │ │ │ │ + ldr r0, [pc, #-2380] @ 36f24c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 36f22c │ │ │ │ + ldr r0, [pc, #-2388] @ 36f250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 36f230 │ │ │ │ + ldr r0, [pc, #-2396] @ 36f254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 36f234 │ │ │ │ + ldr r0, [pc, #-2404] @ 36f258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 36f238 │ │ │ │ + ldr r0, [pc, #-2412] @ 36f25c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 36f23c │ │ │ │ + ldr r0, [pc, #-2420] @ 36f260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 36f240 │ │ │ │ + ldr r0, [pc, #-2428] @ 36f264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 36f244 │ │ │ │ + ldr r0, [pc, #-2436] @ 36f268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 36f248 │ │ │ │ + ldr r0, [pc, #-2444] @ 36f26c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 36f24c │ │ │ │ + ldr r0, [pc, #-2452] @ 36f270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 36f250 │ │ │ │ + ldr r0, [pc, #-2460] @ 36f274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #676] @ 36fe9c │ │ │ │ + ldr r0, [pc, #676] @ 36fec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #668] @ 36fea0 │ │ │ │ + ldr r0, [pc, #668] @ 36fec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #660] @ 36fea4 │ │ │ │ + ldr r0, [pc, #660] @ 36fec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #652] @ 36fea8 │ │ │ │ + ldr r0, [pc, #652] @ 36fecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #644] @ 36feac │ │ │ │ + ldr r0, [pc, #644] @ 36fed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #636] @ 36feb0 │ │ │ │ + ldr r0, [pc, #636] @ 36fed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #628] @ 36feb4 │ │ │ │ + ldr r0, [pc, #628] @ 36fed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #620] @ 36feb8 │ │ │ │ + ldr r0, [pc, #620] @ 36fedc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #612] @ 36febc │ │ │ │ + ldr r0, [pc, #612] @ 36fee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #604] @ 36fec0 │ │ │ │ + ldr r0, [pc, #604] @ 36fee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #596] @ 36fec4 │ │ │ │ + ldr r0, [pc, #596] @ 36fee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #588] @ 36fec8 │ │ │ │ + ldr r0, [pc, #588] @ 36feec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #580] @ 36fecc │ │ │ │ + ldr r0, [pc, #580] @ 36fef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #572] @ 36fed0 │ │ │ │ + ldr r0, [pc, #572] @ 36fef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #564] @ 36fed4 │ │ │ │ + ldr r0, [pc, #564] @ 36fef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #556] @ 36fed8 │ │ │ │ + ldr r0, [pc, #556] @ 36fefc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #548] @ 36fedc │ │ │ │ + ldr r0, [pc, #548] @ 36ff00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #540] @ 36fee0 │ │ │ │ + ldr r0, [pc, #540] @ 36ff04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #532] @ 36fee4 │ │ │ │ + ldr r0, [pc, #532] @ 36ff08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #524] @ 36fee8 │ │ │ │ + ldr r0, [pc, #524] @ 36ff0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #516] @ 36feec │ │ │ │ + ldr r0, [pc, #516] @ 36ff10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #508] @ 36fef0 │ │ │ │ + ldr r0, [pc, #508] @ 36ff14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #500] @ 36fef4 │ │ │ │ + ldr r0, [pc, #500] @ 36ff18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #492] @ 36fef8 │ │ │ │ + ldr r0, [pc, #492] @ 36ff1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #484] @ 36fefc │ │ │ │ + ldr r0, [pc, #484] @ 36ff20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #476] @ 36ff00 │ │ │ │ + ldr r0, [pc, #476] @ 36ff24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #468] @ 36ff04 │ │ │ │ + ldr r0, [pc, #468] @ 36ff28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #460] @ 36ff08 │ │ │ │ + ldr r0, [pc, #460] @ 36ff2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #452] @ 36ff0c │ │ │ │ + ldr r0, [pc, #452] @ 36ff30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #444] @ 36ff10 │ │ │ │ + ldr r0, [pc, #444] @ 36ff34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #436] @ 36ff14 │ │ │ │ + ldr r0, [pc, #436] @ 36ff38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #428] @ 36ff18 │ │ │ │ + ldr r0, [pc, #428] @ 36ff3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #420] @ 36ff1c │ │ │ │ + ldr r0, [pc, #420] @ 36ff40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #412] @ 36ff20 │ │ │ │ + ldr r0, [pc, #412] @ 36ff44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #404] @ 36ff24 │ │ │ │ + ldr r0, [pc, #404] @ 36ff48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #396] @ 36ff28 │ │ │ │ + ldr r0, [pc, #396] @ 36ff4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #388] @ 36ff2c │ │ │ │ + ldr r0, [pc, #388] @ 36ff50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #380] @ 36ff30 │ │ │ │ + ldr r0, [pc, #380] @ 36ff54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #372] @ 36ff34 │ │ │ │ + ldr r0, [pc, #372] @ 36ff58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #364] @ 36ff38 │ │ │ │ + ldr r0, [pc, #364] @ 36ff5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #356] @ 36ff3c │ │ │ │ + ldr r0, [pc, #356] @ 36ff60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #348] @ 36ff40 │ │ │ │ + ldr r0, [pc, #348] @ 36ff64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #340] @ 36ff44 │ │ │ │ + ldr r0, [pc, #340] @ 36ff68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #332] @ 36ff48 │ │ │ │ + ldr r0, [pc, #332] @ 36ff6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #324] @ 36ff4c │ │ │ │ + ldr r0, [pc, #324] @ 36ff70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #316] @ 36ff50 │ │ │ │ + ldr r0, [pc, #316] @ 36ff74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #308] @ 36ff54 │ │ │ │ + ldr r0, [pc, #308] @ 36ff78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #300] @ 36ff58 │ │ │ │ + ldr r0, [pc, #300] @ 36ff7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #292] @ 36ff5c │ │ │ │ + ldr r0, [pc, #292] @ 36ff80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #284] @ 36ff60 │ │ │ │ + ldr r0, [pc, #284] @ 36ff84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #276] @ 36ff64 │ │ │ │ + ldr r0, [pc, #276] @ 36ff88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #268] @ 36ff68 │ │ │ │ + ldr r0, [pc, #268] @ 36ff8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #260] @ 36ff6c │ │ │ │ + ldr r0, [pc, #260] @ 36ff90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #252] @ 36ff70 │ │ │ │ + ldr r0, [pc, #252] @ 36ff94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #244] @ 36ff74 │ │ │ │ + ldr r0, [pc, #244] @ 36ff98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #236] @ 36ff78 │ │ │ │ + ldr r0, [pc, #236] @ 36ff9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #228] @ 36ff7c │ │ │ │ + ldr r0, [pc, #228] @ 36ffa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq r8, lr, ip, lsl #5 │ │ │ │ - addseq r8, lr, ip, ror #4 │ │ │ │ - addseq r8, lr, ip, asr #4 │ │ │ │ - addseq r8, lr, ip, lsr #4 │ │ │ │ - addseq r8, lr, ip, lsl #4 │ │ │ │ - addseq r8, lr, ip, ror #3 │ │ │ │ - addseq r8, lr, ip, asr #3 │ │ │ │ - addseq r8, lr, ip, lsr #3 │ │ │ │ - addseq r8, lr, ip, lsl #3 │ │ │ │ - addseq r8, lr, ip, ror #2 │ │ │ │ - addseq r8, lr, r8, asr #2 │ │ │ │ - addseq r8, lr, r4, lsr #2 │ │ │ │ - addseq r8, lr, r0, lsl #2 │ │ │ │ - ldrsbeq r8, [lr], ip │ │ │ │ - ldrheq r8, [lr], r8 @ │ │ │ │ - umullseq r8, lr, r4, r0 │ │ │ │ - addseq r8, lr, r0, ror r0 │ │ │ │ - addseq r8, lr, ip, asr #32 │ │ │ │ - addseq r8, lr, r8, lsr #32 │ │ │ │ - addseq r8, lr, r4 │ │ │ │ - addseq r7, lr, r0, ror #31 │ │ │ │ - @ instruction: 0x009e7fbc │ │ │ │ - umullseq r7, lr, r8, pc @ │ │ │ │ - addseq r7, lr, r4, ror pc │ │ │ │ - addseq r7, lr, r0, asr pc │ │ │ │ - addseq r7, lr, r0, lsr pc │ │ │ │ - addseq r7, lr, ip, lsl #30 │ │ │ │ - addseq r7, lr, r8, ror #29 │ │ │ │ - addseq r7, lr, r4, asr #29 │ │ │ │ - addseq r7, lr, r0, lsr #29 │ │ │ │ - addseq r7, lr, ip, ror lr │ │ │ │ - addseq r7, lr, r4, asr lr │ │ │ │ - addseq r7, lr, r0, lsr lr │ │ │ │ - addseq r7, lr, ip, lsl #28 │ │ │ │ - addseq r7, lr, r8, ror #27 │ │ │ │ - addseq r7, lr, r4, asr #27 │ │ │ │ - umullseq r7, lr, ip, sp │ │ │ │ - addseq r7, lr, r8, ror #26 │ │ │ │ - addseq r7, lr, r0, lsr sp │ │ │ │ - addseq r7, lr, r0, lsl sp │ │ │ │ - @ instruction: 0x009e7cf0 │ │ │ │ - addseq r7, lr, r0, asr #25 │ │ │ │ - umullseq r7, lr, r0, ip │ │ │ │ - addseq r7, lr, r0, ror #24 │ │ │ │ - addseq r7, lr, r0, lsr ip │ │ │ │ - addseq r7, lr, r0, lsl #24 │ │ │ │ - addseq r7, lr, r8, asr #23 │ │ │ │ - umullseq r7, lr, ip, fp │ │ │ │ - addseq r7, lr, r8, ror #22 │ │ │ │ - addseq r7, lr, r4, asr #22 │ │ │ │ - addseq r7, lr, r8, lsr #22 │ │ │ │ - addseq r7, lr, r8, lsl #22 │ │ │ │ - addseq sp, lr, r0, asr #31 │ │ │ │ - @ instruction: 0x009e7adc │ │ │ │ - @ instruction: 0x009e7abc │ │ │ │ - addseq pc, sp, r4, lsr #30 │ │ │ │ - addseq pc, sp, r8, lsl pc @ │ │ │ │ + addseq r8, lr, r8, lsl #5 │ │ │ │ + addseq r8, lr, r8, ror #4 │ │ │ │ + addseq r8, lr, r8, asr #4 │ │ │ │ + addseq r8, lr, r8, lsr #4 │ │ │ │ + addseq r8, lr, r8, lsl #4 │ │ │ │ + addseq r8, lr, r8, ror #3 │ │ │ │ + addseq r8, lr, r8, asr #3 │ │ │ │ + addseq r8, lr, r8, lsr #3 │ │ │ │ + addseq r8, lr, r8, lsl #3 │ │ │ │ + addseq r8, lr, r8, ror #2 │ │ │ │ + addseq r8, lr, r4, asr #2 │ │ │ │ + addseq r8, lr, r0, lsr #2 │ │ │ │ + ldrsheq r8, [lr], ip │ │ │ │ + ldrsbeq r8, [lr], r8 @ │ │ │ │ + ldrheq r8, [lr], r4 │ │ │ │ + umullseq r8, lr, r0, r0 │ │ │ │ + addseq r8, lr, ip, rrx │ │ │ │ + addseq r8, lr, r8, asr #32 │ │ │ │ + addseq r8, lr, r4, lsr #32 │ │ │ │ + addseq r8, lr, r0 │ │ │ │ + @ instruction: 0x009e7fdc │ │ │ │ + @ instruction: 0x009e7fb8 │ │ │ │ + umullseq r7, lr, r4, pc @ │ │ │ │ + addseq r7, lr, r0, ror pc │ │ │ │ + addseq r7, lr, ip, asr #30 │ │ │ │ + addseq r7, lr, ip, lsr #30 │ │ │ │ + addseq r7, lr, r8, lsl #30 │ │ │ │ + addseq r7, lr, r4, ror #29 │ │ │ │ + addseq r7, lr, r0, asr #29 │ │ │ │ + umullseq r7, lr, ip, lr │ │ │ │ + addseq r7, lr, r8, ror lr │ │ │ │ + addseq r7, lr, r0, asr lr │ │ │ │ + addseq r7, lr, ip, lsr #28 │ │ │ │ + addseq r7, lr, r8, lsl #28 │ │ │ │ + addseq r7, lr, r4, ror #27 │ │ │ │ + addseq r7, lr, r0, asr #27 │ │ │ │ + umullseq r7, lr, r8, sp │ │ │ │ + addseq r7, lr, r4, ror #26 │ │ │ │ + addseq r7, lr, ip, lsr #26 │ │ │ │ + addseq r7, lr, ip, lsl #26 │ │ │ │ + addseq r7, lr, ip, ror #25 │ │ │ │ + @ instruction: 0x009e7cbc │ │ │ │ + addseq r7, lr, ip, lsl #25 │ │ │ │ + addseq r7, lr, ip, asr ip │ │ │ │ + addseq r7, lr, ip, lsr #24 │ │ │ │ + @ instruction: 0x009e7bfc │ │ │ │ + addseq r7, lr, r4, asr #23 │ │ │ │ + umullseq r7, lr, r8, fp │ │ │ │ + addseq r7, lr, r4, ror #22 │ │ │ │ + addseq r7, lr, r0, asr #22 │ │ │ │ + addseq r7, lr, r4, lsr #22 │ │ │ │ + addseq r7, lr, r4, lsl #22 │ │ │ │ + @ instruction: 0x009edfbc │ │ │ │ + @ instruction: 0x009e7ad8 │ │ │ │ + @ instruction: 0x009e7ab8 │ │ │ │ + addseq pc, sp, r0, lsr #30 │ │ │ │ + addseq pc, sp, r4, lsl pc @ │ │ │ │ cmp r0, #80 @ 0x50 │ │ │ │ - bhi 370028 │ │ │ │ - ldr r3, [pc, #228] @ 370074 │ │ │ │ + bhi 37004c │ │ │ │ + ldr r3, [pc, #228] @ 370098 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #80 @ 0x50 │ │ │ │ - bhi 36ffa4 │ │ │ │ + bhi 36ffc8 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #204] @ 370078 │ │ │ │ + ldr r0, [pc, #204] @ 37009c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #196] @ 37007c │ │ │ │ + ldr r0, [pc, #196] @ 3700a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #188] @ 370080 │ │ │ │ + ldr r0, [pc, #188] @ 3700a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #180] @ 370084 │ │ │ │ + ldr r0, [pc, #180] @ 3700a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #172] @ 370088 │ │ │ │ + ldr r0, [pc, #172] @ 3700ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #164] @ 37008c │ │ │ │ + ldr r0, [pc, #164] @ 3700b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #156] @ 370090 │ │ │ │ + ldr r0, [pc, #156] @ 3700b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #148] @ 370094 │ │ │ │ + ldr r0, [pc, #148] @ 3700b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #140] @ 370098 │ │ │ │ + ldr r0, [pc, #140] @ 3700bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #132] @ 37009c │ │ │ │ + ldr r0, [pc, #132] @ 3700c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #124] @ 3700a0 │ │ │ │ + ldr r0, [pc, #124] @ 3700c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #124 @ 0x7c │ │ │ │ - beq 370044 │ │ │ │ + beq 370068 │ │ │ │ cmp r0, #128 @ 0x80 │ │ │ │ - bne 370068 │ │ │ │ - ldr r0, [pc, #100] @ 3700a4 │ │ │ │ + bne 37008c │ │ │ │ + ldr r0, [pc, #100] @ 3700c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #92] @ 3700a8 │ │ │ │ + ldr r0, [pc, #92] @ 3700cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #84] @ 3700ac │ │ │ │ + ldr r0, [pc, #84] @ 3700d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #76] @ 3700b0 │ │ │ │ + ldr r0, [pc, #76] @ 3700d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #68] @ 3700b4 │ │ │ │ + ldr r0, [pc, #68] @ 3700d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x00b039b8 │ │ │ │ - addseq pc, sp, r4, lsl #28 │ │ │ │ - addseq sp, lr, r0, asr #30 │ │ │ │ - addseq sp, lr, ip, lsl #29 │ │ │ │ - addseq sp, lr, ip, lsl #29 │ │ │ │ - umullseq sp, lr, r4, lr │ │ │ │ - umullseq sp, lr, ip, lr │ │ │ │ - addseq sp, lr, r4, lsr #29 │ │ │ │ - addseq sp, lr, ip, lsr #29 │ │ │ │ + @ instruction: 0x00b039b4 │ │ │ │ + addseq pc, sp, r0, lsl #28 │ │ │ │ + addseq sp, lr, ip, lsr pc │ │ │ │ + addseq sp, lr, r8, lsl #29 │ │ │ │ + addseq sp, lr, r8, lsl #29 │ │ │ │ + umullseq sp, lr, r0, lr │ │ │ │ + umullseq sp, lr, r8, lr │ │ │ │ + addseq sp, lr, r0, lsr #29 │ │ │ │ + addseq sp, lr, r8, lsr #29 │ │ │ │ + @ instruction: 0x009edeb8 │ │ │ │ @ instruction: 0x009edebc │ │ │ │ addseq sp, lr, r0, asr #29 │ │ │ │ - addseq sp, lr, r4, asr #29 │ │ │ │ - addseq sp, lr, r4, ror #29 │ │ │ │ - addseq sp, lr, r4, asr #29 │ │ │ │ - @ instruction: 0x009ededc │ │ │ │ - @ instruction: 0x009eddd8 │ │ │ │ - addseq pc, sp, r0, asr #26 │ │ │ │ + addseq sp, lr, r0, ror #29 │ │ │ │ + addseq sp, lr, r0, asr #29 │ │ │ │ + @ instruction: 0x009eded8 │ │ │ │ + @ instruction: 0x009eddd4 │ │ │ │ + addseq pc, sp, ip, lsr sp @ │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp r1, #80 @ 0x50 │ │ │ │ sub sp, sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 3703a4 │ │ │ │ - ldr r3, [pc, #1504] @ 3706c8 │ │ │ │ + bhi 3703c8 │ │ │ │ + ldr r3, [pc, #1504] @ 3706ec │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #80 @ 0x50 │ │ │ │ - bhi 370130 │ │ │ │ + bhi 370154 │ │ │ │ ldrb r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1480] @ 3706cc │ │ │ │ + ldr r2, [pc, #1480] @ 3706f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1464] @ 3706d0 │ │ │ │ + ldr r2, [pc, #1464] @ 3706f4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1436] @ 3706d4 │ │ │ │ + ldr r2, [pc, #1436] @ 3706f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r2, [pc, #1404] @ 3706d8 │ │ │ │ + ldr r2, [pc, #1404] @ 3706fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1388] @ 3706dc │ │ │ │ + ldr r2, [pc, #1388] @ 370700 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37011c │ │ │ │ - ldr r2, [pc, #1376] @ 3706e0 │ │ │ │ + b 370140 │ │ │ │ + ldr r2, [pc, #1376] @ 370704 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1360] @ 3706e4 │ │ │ │ + ldr r3, [pc, #1360] @ 370708 │ │ │ │ and r7, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r7, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 370414 │ │ │ │ + bhi 370438 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1328] @ 3706e8 │ │ │ │ - ldr r7, [pc, #1328] @ 3706ec │ │ │ │ + ldr r2, [pc, #1328] @ 37070c │ │ │ │ + ldr r7, [pc, #1328] @ 370710 │ │ │ │ lsr r8, r5, #2 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ add r7, pc, r7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1284] @ 3706f0 │ │ │ │ + ldr r2, [pc, #1284] @ 370714 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r8, #-268435456 @ 0xf0000000 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1244] @ 3706f4 │ │ │ │ + ldr r2, [pc, #1244] @ 370718 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ lsr r5, r5, #30 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3706ac │ │ │ │ + beq 3706d0 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 370538 │ │ │ │ + beq 37055c │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3706b8 │ │ │ │ - ldr r2, [pc, #1196] @ 3706f8 │ │ │ │ + bne 3706dc │ │ │ │ + ldr r2, [pc, #1196] @ 37071c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1172] @ 3706fc │ │ │ │ + ldr r2, [pc, #1172] @ 370720 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1156] @ 370700 │ │ │ │ + ldr r2, [pc, #1156] @ 370724 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1136] @ 370704 │ │ │ │ + ldr r2, [pc, #1136] @ 370728 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1116] @ 370708 │ │ │ │ + ldr r3, [pc, #1116] @ 37072c │ │ │ │ lsr r7, r5, #27 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r7, #5 │ │ │ │ cmp r2, #11 │ │ │ │ - bhi 3704c0 │ │ │ │ + bhi 3704e4 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1084] @ 37070c │ │ │ │ + ldr r2, [pc, #1084] @ 370730 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1068] @ 370710 │ │ │ │ + ldr r2, [pc, #1068] @ 370734 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ - b 370120 │ │ │ │ - ldr r2, [pc, #1052] @ 370714 │ │ │ │ + b 370144 │ │ │ │ + ldr r2, [pc, #1052] @ 370738 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1036] @ 370718 │ │ │ │ + ldr r2, [pc, #1036] @ 37073c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ lsr r3, r5, #2 │ │ │ │ - b 370120 │ │ │ │ - ldr r2, [pc, #1020] @ 37071c │ │ │ │ + b 370144 │ │ │ │ + ldr r2, [pc, #1020] @ 370740 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1004] @ 370720 │ │ │ │ + ldr r2, [pc, #1004] @ 370744 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37011c │ │ │ │ - ldr r2, [pc, #992] @ 370724 │ │ │ │ + b 370140 │ │ │ │ + ldr r2, [pc, #992] @ 370748 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #976] @ 370728 │ │ │ │ + ldr r2, [pc, #976] @ 37074c │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #952] @ 37072c │ │ │ │ + ldr r2, [pc, #952] @ 370750 │ │ │ │ lsr r5, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r3, r6 │ │ │ │ and r5, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #31 │ │ │ │ - beq 370408 │ │ │ │ - ldr r2, [pc, #916] @ 370730 │ │ │ │ + beq 37042c │ │ │ │ + ldr r2, [pc, #916] @ 370754 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ - b 37011c │ │ │ │ + b 370140 │ │ │ │ cmp r1, #124 @ 0x7c │ │ │ │ - beq 3703dc │ │ │ │ + beq 370400 │ │ │ │ cmp r1, #128 @ 0x80 │ │ │ │ - bne 370130 │ │ │ │ - ldr r2, [pc, #888] @ 370734 │ │ │ │ + bne 370154 │ │ │ │ + ldr r2, [pc, #888] @ 370758 │ │ │ │ and r5, r5, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3703fc │ │ │ │ - ldr r2, [pc, #864] @ 370738 │ │ │ │ + beq 370420 │ │ │ │ + ldr r2, [pc, #864] @ 37075c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37039c │ │ │ │ - ldr r2, [pc, #856] @ 37073c │ │ │ │ + b 3703c0 │ │ │ │ + ldr r2, [pc, #856] @ 370760 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #844] @ 370740 │ │ │ │ + ldr r2, [pc, #844] @ 370764 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37011c │ │ │ │ - ldr r2, [pc, #832] @ 370744 │ │ │ │ + b 370140 │ │ │ │ + ldr r2, [pc, #832] @ 370768 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37024c │ │ │ │ - ldr r2, [pc, #824] @ 370748 │ │ │ │ + b 370270 │ │ │ │ + ldr r2, [pc, #824] @ 37076c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37024c │ │ │ │ - ldr r2, [pc, #816] @ 37074c │ │ │ │ + b 370270 │ │ │ │ + ldr r2, [pc, #816] @ 370770 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #796] @ 370750 │ │ │ │ + ldr r2, [pc, #796] @ 370774 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 370670 │ │ │ │ - ldr r2, [pc, #768] @ 370754 │ │ │ │ + bne 370694 │ │ │ │ + ldr r2, [pc, #768] @ 370778 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #752] @ 370758 │ │ │ │ + ldr r2, [pc, #752] @ 37077c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 370658 │ │ │ │ - ldr r2, [pc, #724] @ 37075c │ │ │ │ + bne 37067c │ │ │ │ + ldr r2, [pc, #724] @ 370780 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #708] @ 370760 │ │ │ │ + ldr r2, [pc, #708] @ 370784 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 37064c │ │ │ │ - ldr r2, [pc, #680] @ 370764 │ │ │ │ + bne 370670 │ │ │ │ + ldr r2, [pc, #680] @ 370788 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37024c │ │ │ │ - ldr r2, [pc, #672] @ 370768 │ │ │ │ + b 370270 │ │ │ │ + ldr r2, [pc, #672] @ 37078c │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #652] @ 37076c │ │ │ │ + ldr r2, [pc, #652] @ 370790 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 370694 │ │ │ │ - ldr r2, [pc, #624] @ 370770 │ │ │ │ + bne 3706b8 │ │ │ │ + ldr r2, [pc, #624] @ 370794 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #608] @ 370774 │ │ │ │ + ldr r2, [pc, #608] @ 370798 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 370688 │ │ │ │ - ldr r2, [pc, #580] @ 370778 │ │ │ │ + bne 3706ac │ │ │ │ + ldr r2, [pc, #580] @ 37079c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37024c │ │ │ │ - ldr r2, [pc, #572] @ 37077c │ │ │ │ + b 370270 │ │ │ │ + ldr r2, [pc, #572] @ 3707a0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37024c │ │ │ │ - ldr r2, [pc, #564] @ 370780 │ │ │ │ + b 370270 │ │ │ │ + ldr r2, [pc, #564] @ 3707a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37042c │ │ │ │ - ldr r2, [pc, #544] @ 370784 │ │ │ │ + b 370450 │ │ │ │ + ldr r2, [pc, #544] @ 3707a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37042c │ │ │ │ - ldr r2, [pc, #524] @ 370788 │ │ │ │ + b 370450 │ │ │ │ + ldr r2, [pc, #524] @ 3707ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37042c │ │ │ │ - ldr r2, [pc, #504] @ 37078c │ │ │ │ + b 370450 │ │ │ │ + ldr r2, [pc, #504] @ 3707b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37042c │ │ │ │ - ldr r2, [pc, #484] @ 370790 │ │ │ │ + b 370450 │ │ │ │ + ldr r2, [pc, #484] @ 3707b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3704d8 │ │ │ │ - ldr r2, [pc, #464] @ 370794 │ │ │ │ + b 3704fc │ │ │ │ + ldr r2, [pc, #464] @ 3707b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3704d8 │ │ │ │ - ldr r2, [pc, #444] @ 370798 │ │ │ │ + b 3704fc │ │ │ │ + ldr r2, [pc, #444] @ 3707bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3704d8 │ │ │ │ - ldr r2, [pc, #424] @ 37079c │ │ │ │ + b 3704fc │ │ │ │ + ldr r2, [pc, #424] @ 3707c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3704d8 │ │ │ │ - ldr r2, [pc, #404] @ 3707a0 │ │ │ │ + b 3704fc │ │ │ │ + ldr r2, [pc, #404] @ 3707c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3704d8 │ │ │ │ - ldr r2, [pc, #384] @ 3707a4 │ │ │ │ + b 3704fc │ │ │ │ + ldr r2, [pc, #384] @ 3707c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3704d8 │ │ │ │ - ldr r2, [pc, #364] @ 3707a8 │ │ │ │ + b 3704fc │ │ │ │ + ldr r2, [pc, #364] @ 3707cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3704d8 │ │ │ │ - ldr r2, [pc, #344] @ 3707ac │ │ │ │ + b 3704fc │ │ │ │ + ldr r2, [pc, #344] @ 3707d0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37024c │ │ │ │ - ldr r2, [pc, #336] @ 3707b0 │ │ │ │ + b 370270 │ │ │ │ + ldr r2, [pc, #336] @ 3707d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 370494 │ │ │ │ - ldr r2, [pc, #316] @ 3707b4 │ │ │ │ + b 3704b8 │ │ │ │ + ldr r2, [pc, #316] @ 3707d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 370460 │ │ │ │ - ldr r2, [pc, #296] @ 3707b8 │ │ │ │ + b 370484 │ │ │ │ + ldr r2, [pc, #296] @ 3707dc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37024c │ │ │ │ - ldr r2, [pc, #288] @ 3707bc │ │ │ │ + b 370270 │ │ │ │ + ldr r2, [pc, #288] @ 3707e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37050c │ │ │ │ - ldr r2, [pc, #268] @ 3707c0 │ │ │ │ + b 370530 │ │ │ │ + ldr r2, [pc, #268] @ 3707e4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37024c │ │ │ │ - ldr r2, [pc, #260] @ 3707c4 │ │ │ │ + b 370270 │ │ │ │ + ldr r2, [pc, #260] @ 3707e8 │ │ │ │ mov r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37011c │ │ │ │ - @ instruction: 0x00b038b1 │ │ │ │ - addseq sp, lr, r0, ror #28 │ │ │ │ - addseq pc, pc, r4, ror #4 │ │ │ │ - addseq pc, sp, r4, lsr sp @ │ │ │ │ - addseq sp, lr, r8, lsl lr │ │ │ │ - addseq pc, pc, ip, lsl #4 │ │ │ │ - addseq sp, lr, r4, lsl #28 │ │ │ │ - adcseq r3, r0, r2, asr r8 │ │ │ │ - addseq sp, lr, r8, ror lr │ │ │ │ - @ instruction: 0x009ff1b4 │ │ │ │ - addseq sp, lr, r0, ror #28 │ │ │ │ + b 370140 │ │ │ │ + adcseq r3, r0, sp, lsr #17 │ │ │ │ + addseq sp, lr, ip, asr lr │ │ │ │ + addseq pc, pc, r0, ror #4 │ │ │ │ + addseq pc, sp, r0, lsr sp @ │ │ │ │ + addseq sp, lr, r4, lsl lr │ │ │ │ + addseq pc, pc, r8, lsl #4 │ │ │ │ + addseq sp, lr, r0, lsl #28 │ │ │ │ + adcseq r3, r0, lr, asr #16 │ │ │ │ + addseq sp, lr, r4, ror lr │ │ │ │ + @ instruction: 0x009ff1b0 │ │ │ │ + addseq sp, lr, ip, asr lr │ │ │ │ + addseq sp, lr, ip, asr #28 │ │ │ │ + addseq sp, lr, r8, lsr lr │ │ │ │ addseq sp, lr, r0, asr lr │ │ │ │ - addseq sp, lr, ip, lsr lr │ │ │ │ - addseq sp, lr, r4, asr lr │ │ │ │ - addseq pc, pc, r0, lsl #2 │ │ │ │ - @ instruction: 0x009edcf0 │ │ │ │ - adcseq r3, r0, r2, asr #14 │ │ │ │ - addseq r6, lr, r0, asr #24 │ │ │ │ - umullseq pc, pc, r8, r0 @ │ │ │ │ - addseq r6, lr, ip, lsr #24 │ │ │ │ - addseq pc, pc, r0, ror r0 @ │ │ │ │ - addseq sp, lr, ip, lsl #29 │ │ │ │ - addseq pc, pc, r8, asr #32 │ │ │ │ - @ instruction: 0x009edbfc │ │ │ │ - addseq pc, pc, r4, lsr #32 │ │ │ │ - @ instruction: 0x009edbdc │ │ │ │ - addseq r3, sp, r8, lsl #27 │ │ │ │ - @ instruction: 0x009eddfc │ │ │ │ - addseq r3, sp, ip, asr #26 │ │ │ │ - addseq r7, lr, r0, lsl #3 │ │ │ │ - addseq lr, pc, r8, lsl #31 │ │ │ │ - addseq sp, lr, r4, asr #27 │ │ │ │ - addseq sp, lr, r4, asr fp │ │ │ │ - addseq r3, sp, r4, lsl #26 │ │ │ │ - umullseq sp, lr, r0, fp │ │ │ │ - addseq sp, lr, r8, lsl #23 │ │ │ │ + ldrsheq pc, [pc], ip @ │ │ │ │ + addseq sp, lr, ip, ror #25 │ │ │ │ + adcseq r3, r0, lr, lsr r7 │ │ │ │ + addseq r6, lr, ip, lsr ip │ │ │ │ + umullseq pc, pc, r4, r0 @ │ │ │ │ + addseq r6, lr, r8, lsr #24 │ │ │ │ + addseq pc, pc, ip, rrx │ │ │ │ + addseq sp, lr, r8, lsl #29 │ │ │ │ + addseq pc, pc, r4, asr #32 │ │ │ │ + @ instruction: 0x009edbf8 │ │ │ │ + addseq pc, pc, r0, lsr #32 │ │ │ │ + @ instruction: 0x009edbd8 │ │ │ │ + addseq r3, sp, r4, lsl #27 │ │ │ │ + @ instruction: 0x009eddf8 │ │ │ │ + addseq r3, sp, r8, asr #26 │ │ │ │ + addseq r7, lr, ip, ror r1 │ │ │ │ + addseq lr, pc, r4, lsl #31 │ │ │ │ + addseq sp, lr, r0, asr #27 │ │ │ │ + addseq sp, lr, r0, asr fp │ │ │ │ + addseq r3, sp, r0, lsl #26 │ │ │ │ addseq sp, lr, ip, lsl #23 │ │ │ │ - addseq sp, lr, r0, lsl #23 │ │ │ │ - addseq sp, lr, r8, ror fp │ │ │ │ - addseq sp, lr, r0, ror fp │ │ │ │ - addseq r3, sp, r8, asr ip │ │ │ │ - addseq sp, lr, r8, ror ip │ │ │ │ - adceq r9, r2, r8, ror #25 │ │ │ │ - addseq sp, lr, r4, ror #24 │ │ │ │ - addseq sp, lr, r8, ror #24 │ │ │ │ - addseq sp, lr, r8, ror #22 │ │ │ │ - addseq sp, lr, ip, ror #20 │ │ │ │ - addseq sp, lr, r8, asr #20 │ │ │ │ - addseq sp, lr, r4, lsr #20 │ │ │ │ - addseq sp, lr, r0, lsl #20 │ │ │ │ + addseq sp, lr, r4, lsl #23 │ │ │ │ addseq sp, lr, r8, lsl #23 │ │ │ │ - addseq sp, lr, r8, asr fp │ │ │ │ + addseq sp, lr, ip, ror fp │ │ │ │ + addseq sp, lr, r4, ror fp │ │ │ │ addseq sp, lr, ip, ror #22 │ │ │ │ + addseq r3, sp, r4, asr ip │ │ │ │ + addseq sp, lr, r4, ror ip │ │ │ │ + adceq r9, r2, r4, ror #25 │ │ │ │ + addseq sp, lr, r0, ror #24 │ │ │ │ + addseq sp, lr, r4, ror #24 │ │ │ │ + addseq sp, lr, r4, ror #22 │ │ │ │ + addseq sp, lr, r8, ror #20 │ │ │ │ + addseq sp, lr, r4, asr #20 │ │ │ │ + addseq sp, lr, r0, lsr #20 │ │ │ │ + @ instruction: 0x009ed9fc │ │ │ │ + addseq sp, lr, r4, lsl #23 │ │ │ │ + addseq sp, lr, r4, asr fp │ │ │ │ + addseq sp, lr, r8, ror #22 │ │ │ │ + addseq sp, lr, ip, lsl #22 │ │ │ │ + addseq sp, lr, r0, ror #21 │ │ │ │ + @ instruction: 0x009edabc │ │ │ │ + umullseq sp, lr, r0, sl │ │ │ │ + @ instruction: 0x009ed9dc │ │ │ │ + addseq sp, lr, r8, lsr #19 │ │ │ │ + addseq sp, lr, ip, ror #18 │ │ │ │ addseq sp, lr, r0, lsl fp │ │ │ │ - addseq sp, lr, r4, ror #21 │ │ │ │ - addseq sp, lr, r0, asr #21 │ │ │ │ - umullseq sp, lr, r4, sl │ │ │ │ - addseq sp, lr, r0, ror #19 │ │ │ │ - addseq sp, lr, ip, lsr #19 │ │ │ │ - addseq sp, lr, r0, ror r9 │ │ │ │ - addseq sp, lr, r4, lsl fp │ │ │ │ - adceq r0, r0, r4, ror #17 │ │ │ │ - addseq sp, lr, r0, ror #19 │ │ │ │ - addseq r3, sp, r0, ror #20 │ │ │ │ + adceq r0, r0, r0, ror #17 │ │ │ │ + @ instruction: 0x009ed9dc │ │ │ │ + addseq r3, sp, ip, asr sl │ │ │ │ cmp r0, #9728 @ 0x2600 │ │ │ │ - bhi 370808 │ │ │ │ + bhi 37082c │ │ │ │ cmp r0, #255 @ 0xff │ │ │ │ - bls 378538 │ │ │ │ - ldr r3, [pc, #2484] @ 371194 │ │ │ │ + bls 37855c │ │ │ │ + ldr r3, [pc, #2484] @ 3711b8 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #9472 @ 0x2500 │ │ │ │ - bhi 3707fc │ │ │ │ + bhi 370820 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2452] @ 371198 │ │ │ │ + ldr r0, [pc, #2452] @ 3711bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ sub r0, r0, #13120 @ 0x3340 │ │ │ │ sub r0, r0, #28 │ │ │ │ lsl r3, r0, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #3232 @ 0xca0 │ │ │ │ - bhi 378558 │ │ │ │ - ldr r3, [pc, #2420] @ 37119c │ │ │ │ + bhi 37857c │ │ │ │ + ldr r3, [pc, #2420] @ 3711c0 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #3232 @ 0xca0 │ │ │ │ - bhi 370840 │ │ │ │ + bhi 370864 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2392] @ 3711a0 │ │ │ │ + ldr r0, [pc, #2392] @ 3711c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3711a4 │ │ │ │ + ldr r0, [pc, #2384] @ 3711c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3711a8 │ │ │ │ + ldr r0, [pc, #2376] @ 3711cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3711ac │ │ │ │ + ldr r0, [pc, #2368] @ 3711d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3711b0 │ │ │ │ + ldr r0, [pc, #2360] @ 3711d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3711b4 │ │ │ │ + ldr r0, [pc, #2352] @ 3711d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3711b8 │ │ │ │ + ldr r0, [pc, #2344] @ 3711dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 3711bc │ │ │ │ + ldr r0, [pc, #2336] @ 3711e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 3711c0 │ │ │ │ + ldr r0, [pc, #2328] @ 3711e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 3711c4 │ │ │ │ + ldr r0, [pc, #2320] @ 3711e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3711c8 │ │ │ │ + ldr r0, [pc, #2312] @ 3711ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3711cc │ │ │ │ + ldr r0, [pc, #2304] @ 3711f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 3711d0 │ │ │ │ + ldr r0, [pc, #2296] @ 3711f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 3711d4 │ │ │ │ + ldr r0, [pc, #2288] @ 3711f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 3711d8 │ │ │ │ + ldr r0, [pc, #2280] @ 3711fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 3711dc │ │ │ │ + ldr r0, [pc, #2272] @ 371200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 3711e0 │ │ │ │ + ldr r0, [pc, #2264] @ 371204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 3711e4 │ │ │ │ + ldr r0, [pc, #2256] @ 371208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 3711e8 │ │ │ │ + ldr r0, [pc, #2248] @ 37120c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 3711ec │ │ │ │ + ldr r0, [pc, #2240] @ 371210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 3711f0 │ │ │ │ + ldr r0, [pc, #2232] @ 371214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 3711f4 │ │ │ │ + ldr r0, [pc, #2224] @ 371218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3711f8 │ │ │ │ + ldr r0, [pc, #2216] @ 37121c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3711fc │ │ │ │ + ldr r0, [pc, #2208] @ 371220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 371200 │ │ │ │ + ldr r0, [pc, #2200] @ 371224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 371204 │ │ │ │ + ldr r0, [pc, #2192] @ 371228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 371208 │ │ │ │ + ldr r0, [pc, #2184] @ 37122c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 37120c │ │ │ │ + ldr r0, [pc, #2176] @ 371230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 371210 │ │ │ │ + ldr r0, [pc, #2168] @ 371234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 371214 │ │ │ │ + ldr r0, [pc, #2160] @ 371238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 371218 │ │ │ │ + ldr r0, [pc, #2152] @ 37123c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 37121c │ │ │ │ + ldr r0, [pc, #2144] @ 371240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 371220 │ │ │ │ + ldr r0, [pc, #2136] @ 371244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 371224 │ │ │ │ + ldr r0, [pc, #2128] @ 371248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 371228 │ │ │ │ + ldr r0, [pc, #2120] @ 37124c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 37122c │ │ │ │ + ldr r0, [pc, #2112] @ 371250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 371230 │ │ │ │ + ldr r0, [pc, #2104] @ 371254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 371234 │ │ │ │ + ldr r0, [pc, #2096] @ 371258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 371238 │ │ │ │ + ldr r0, [pc, #2088] @ 37125c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 37123c │ │ │ │ + ldr r0, [pc, #2080] @ 371260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 371240 │ │ │ │ + ldr r0, [pc, #2072] @ 371264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 371244 │ │ │ │ + ldr r0, [pc, #2064] @ 371268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 371248 │ │ │ │ + ldr r0, [pc, #2056] @ 37126c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 37124c │ │ │ │ + ldr r0, [pc, #2048] @ 371270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 371250 │ │ │ │ + ldr r0, [pc, #2040] @ 371274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 371254 │ │ │ │ + ldr r0, [pc, #2032] @ 371278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 371258 │ │ │ │ + ldr r0, [pc, #2024] @ 37127c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 37125c │ │ │ │ + ldr r0, [pc, #2016] @ 371280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 371260 │ │ │ │ + ldr r0, [pc, #2008] @ 371284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 371264 │ │ │ │ + ldr r0, [pc, #2000] @ 371288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 371268 │ │ │ │ + ldr r0, [pc, #1992] @ 37128c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 37126c │ │ │ │ + ldr r0, [pc, #1984] @ 371290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 371270 │ │ │ │ + ldr r0, [pc, #1976] @ 371294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 371274 │ │ │ │ + ldr r0, [pc, #1968] @ 371298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 371278 │ │ │ │ + ldr r0, [pc, #1960] @ 37129c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 37127c │ │ │ │ + ldr r0, [pc, #1952] @ 3712a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 371280 │ │ │ │ + ldr r0, [pc, #1944] @ 3712a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 371284 │ │ │ │ + ldr r0, [pc, #1936] @ 3712a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 371288 │ │ │ │ + ldr r0, [pc, #1928] @ 3712ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 37128c │ │ │ │ + ldr r0, [pc, #1920] @ 3712b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 371290 │ │ │ │ + ldr r0, [pc, #1912] @ 3712b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 371294 │ │ │ │ + ldr r0, [pc, #1904] @ 3712b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 371298 │ │ │ │ + ldr r0, [pc, #1896] @ 3712bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 37129c │ │ │ │ + ldr r0, [pc, #1888] @ 3712c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3712a0 │ │ │ │ + ldr r0, [pc, #1880] @ 3712c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3712a4 │ │ │ │ + ldr r0, [pc, #1872] @ 3712c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3712a8 │ │ │ │ + ldr r0, [pc, #1864] @ 3712cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3712ac │ │ │ │ + ldr r0, [pc, #1856] @ 3712d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3712b0 │ │ │ │ + ldr r0, [pc, #1848] @ 3712d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3712b4 │ │ │ │ + ldr r0, [pc, #1840] @ 3712d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3712b8 │ │ │ │ + ldr r0, [pc, #1832] @ 3712dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 3712bc │ │ │ │ + ldr r0, [pc, #1824] @ 3712e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 3712c0 │ │ │ │ + ldr r0, [pc, #1816] @ 3712e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 3712c4 │ │ │ │ + ldr r0, [pc, #1808] @ 3712e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3712c8 │ │ │ │ + ldr r0, [pc, #1800] @ 3712ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3712cc │ │ │ │ + ldr r0, [pc, #1792] @ 3712f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 3712d0 │ │ │ │ + ldr r0, [pc, #1784] @ 3712f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 3712d4 │ │ │ │ + ldr r0, [pc, #1776] @ 3712f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 3712d8 │ │ │ │ + ldr r0, [pc, #1768] @ 3712fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 3712dc │ │ │ │ + ldr r0, [pc, #1760] @ 371300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 3712e0 │ │ │ │ + ldr r0, [pc, #1752] @ 371304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 3712e4 │ │ │ │ + ldr r0, [pc, #1744] @ 371308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 3712e8 │ │ │ │ + ldr r0, [pc, #1736] @ 37130c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 3712ec │ │ │ │ + ldr r0, [pc, #1728] @ 371310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 3712f0 │ │ │ │ + ldr r0, [pc, #1720] @ 371314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3712f4 │ │ │ │ + ldr r0, [pc, #1712] @ 371318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3712f8 │ │ │ │ + ldr r0, [pc, #1704] @ 37131c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3712fc │ │ │ │ + ldr r0, [pc, #1696] @ 371320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 371300 │ │ │ │ + ldr r0, [pc, #1688] @ 371324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 371304 │ │ │ │ + ldr r0, [pc, #1680] @ 371328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 371308 │ │ │ │ + ldr r0, [pc, #1672] @ 37132c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 37130c │ │ │ │ + ldr r0, [pc, #1664] @ 371330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 371310 │ │ │ │ + ldr r0, [pc, #1656] @ 371334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 371314 │ │ │ │ + ldr r0, [pc, #1648] @ 371338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 371318 │ │ │ │ + ldr r0, [pc, #1640] @ 37133c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 37131c │ │ │ │ + ldr r0, [pc, #1632] @ 371340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 371320 │ │ │ │ + ldr r0, [pc, #1624] @ 371344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 371324 │ │ │ │ + ldr r0, [pc, #1616] @ 371348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 371328 │ │ │ │ + ldr r0, [pc, #1608] @ 37134c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 37132c │ │ │ │ + ldr r0, [pc, #1600] @ 371350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 371330 │ │ │ │ + ldr r0, [pc, #1592] @ 371354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 371334 │ │ │ │ + ldr r0, [pc, #1584] @ 371358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 371338 │ │ │ │ + ldr r0, [pc, #1576] @ 37135c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 37133c │ │ │ │ + ldr r0, [pc, #1568] @ 371360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 371340 │ │ │ │ + ldr r0, [pc, #1560] @ 371364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 371344 │ │ │ │ + ldr r0, [pc, #1552] @ 371368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 371348 │ │ │ │ + ldr r0, [pc, #1544] @ 37136c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 37134c │ │ │ │ + ldr r0, [pc, #1536] @ 371370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 371350 │ │ │ │ + ldr r0, [pc, #1528] @ 371374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 371354 │ │ │ │ + ldr r0, [pc, #1520] @ 371378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 371358 │ │ │ │ + ldr r0, [pc, #1512] @ 37137c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 37135c │ │ │ │ + ldr r0, [pc, #1504] @ 371380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 371360 │ │ │ │ + ldr r0, [pc, #1496] @ 371384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 371364 │ │ │ │ + ldr r0, [pc, #1488] @ 371388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 371368 │ │ │ │ + ldr r0, [pc, #1480] @ 37138c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 37136c │ │ │ │ + ldr r0, [pc, #1472] @ 371390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 371370 │ │ │ │ + ldr r0, [pc, #1464] @ 371394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 371374 │ │ │ │ + ldr r0, [pc, #1456] @ 371398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 371378 │ │ │ │ + ldr r0, [pc, #1448] @ 37139c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 37137c │ │ │ │ + ldr r0, [pc, #1440] @ 3713a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 371380 │ │ │ │ + ldr r0, [pc, #1432] @ 3713a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 371384 │ │ │ │ + ldr r0, [pc, #1424] @ 3713a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 371388 │ │ │ │ + ldr r0, [pc, #1416] @ 3713ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 37138c │ │ │ │ + ldr r0, [pc, #1408] @ 3713b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 371390 │ │ │ │ + ldr r0, [pc, #1400] @ 3713b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 371394 │ │ │ │ + ldr r0, [pc, #1392] @ 3713b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 371398 │ │ │ │ + ldr r0, [pc, #1384] @ 3713bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 37139c │ │ │ │ + ldr r0, [pc, #1376] @ 3713c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3713a0 │ │ │ │ + ldr r0, [pc, #1368] @ 3713c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3713a4 │ │ │ │ + ldr r0, [pc, #1360] @ 3713c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3713a8 │ │ │ │ + ldr r0, [pc, #1352] @ 3713cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3713ac │ │ │ │ + ldr r0, [pc, #1344] @ 3713d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3713b0 │ │ │ │ + ldr r0, [pc, #1336] @ 3713d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3713b4 │ │ │ │ + ldr r0, [pc, #1328] @ 3713d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3713b8 │ │ │ │ + ldr r0, [pc, #1320] @ 3713dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 3713bc │ │ │ │ + ldr r0, [pc, #1312] @ 3713e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 3713c0 │ │ │ │ + ldr r0, [pc, #1304] @ 3713e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 3713c4 │ │ │ │ + ldr r0, [pc, #1296] @ 3713e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3713c8 │ │ │ │ + ldr r0, [pc, #1288] @ 3713ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3713cc │ │ │ │ + ldr r0, [pc, #1280] @ 3713f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3713d0 │ │ │ │ + ldr r0, [pc, #1272] @ 3713f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3713d4 │ │ │ │ + ldr r0, [pc, #1264] @ 3713f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3713d8 │ │ │ │ + ldr r0, [pc, #1256] @ 3713fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 3713dc │ │ │ │ + ldr r0, [pc, #1248] @ 371400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 3713e0 │ │ │ │ + ldr r0, [pc, #1240] @ 371404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 3713e4 │ │ │ │ + ldr r0, [pc, #1232] @ 371408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3713e8 │ │ │ │ + ldr r0, [pc, #1224] @ 37140c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3713ec │ │ │ │ + ldr r0, [pc, #1216] @ 371410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3713f0 │ │ │ │ + ldr r0, [pc, #1208] @ 371414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3713f4 │ │ │ │ + ldr r0, [pc, #1200] @ 371418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3713f8 │ │ │ │ + ldr r0, [pc, #1192] @ 37141c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3713fc │ │ │ │ + ldr r0, [pc, #1184] @ 371420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 371400 │ │ │ │ + ldr r0, [pc, #1176] @ 371424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 371404 │ │ │ │ + ldr r0, [pc, #1168] @ 371428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 371408 │ │ │ │ + ldr r0, [pc, #1160] @ 37142c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 37140c │ │ │ │ + ldr r0, [pc, #1152] @ 371430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 371410 │ │ │ │ + ldr r0, [pc, #1144] @ 371434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 371414 │ │ │ │ + ldr r0, [pc, #1136] @ 371438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 371418 │ │ │ │ + ldr r0, [pc, #1128] @ 37143c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 37141c │ │ │ │ + ldr r0, [pc, #1120] @ 371440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 371420 │ │ │ │ + ldr r0, [pc, #1112] @ 371444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 371424 │ │ │ │ + ldr r0, [pc, #1104] @ 371448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 371428 │ │ │ │ + ldr r0, [pc, #1096] @ 37144c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 37142c │ │ │ │ + ldr r0, [pc, #1088] @ 371450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 371430 │ │ │ │ + ldr r0, [pc, #1080] @ 371454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 371434 │ │ │ │ + ldr r0, [pc, #1072] @ 371458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 371438 │ │ │ │ + ldr r0, [pc, #1064] @ 37145c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 37143c │ │ │ │ + ldr r0, [pc, #1056] @ 371460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 371440 │ │ │ │ + ldr r0, [pc, #1048] @ 371464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 371444 │ │ │ │ + ldr r0, [pc, #1040] @ 371468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 371448 │ │ │ │ + ldr r0, [pc, #1032] @ 37146c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 37144c │ │ │ │ + ldr r0, [pc, #1024] @ 371470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 371450 │ │ │ │ + ldr r0, [pc, #1016] @ 371474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 371454 │ │ │ │ + ldr r0, [pc, #1008] @ 371478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 371458 │ │ │ │ + ldr r0, [pc, #1000] @ 37147c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 37145c │ │ │ │ + ldr r0, [pc, #992] @ 371480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 371460 │ │ │ │ + ldr r0, [pc, #984] @ 371484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 371464 │ │ │ │ + ldr r0, [pc, #976] @ 371488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 371468 │ │ │ │ + ldr r0, [pc, #968] @ 37148c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 37146c │ │ │ │ + ldr r0, [pc, #960] @ 371490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 371470 │ │ │ │ + ldr r0, [pc, #952] @ 371494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 371474 │ │ │ │ + ldr r0, [pc, #944] @ 371498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 371478 │ │ │ │ + ldr r0, [pc, #936] @ 37149c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 37147c │ │ │ │ + ldr r0, [pc, #928] @ 3714a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 371480 │ │ │ │ + ldr r0, [pc, #920] @ 3714a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 371484 │ │ │ │ + ldr r0, [pc, #912] @ 3714a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 371488 │ │ │ │ + ldr r0, [pc, #904] @ 3714ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 37148c │ │ │ │ + ldr r0, [pc, #896] @ 3714b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 371490 │ │ │ │ + ldr r0, [pc, #888] @ 3714b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 371494 │ │ │ │ + ldr r0, [pc, #880] @ 3714b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 371498 │ │ │ │ + ldr r0, [pc, #872] @ 3714bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 37149c │ │ │ │ + ldr r0, [pc, #864] @ 3714c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3714a0 │ │ │ │ + ldr r0, [pc, #856] @ 3714c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3714a4 │ │ │ │ + ldr r0, [pc, #848] @ 3714c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3714a8 │ │ │ │ + ldr r0, [pc, #840] @ 3714cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 3714ac │ │ │ │ + ldr r0, [pc, #832] @ 3714d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 3714b0 │ │ │ │ + ldr r0, [pc, #824] @ 3714d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 3714b4 │ │ │ │ + ldr r0, [pc, #816] @ 3714d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #808] @ 3714b8 │ │ │ │ + ldr r0, [pc, #808] @ 3714dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - adcseq r3, r0, sl, lsl r2 │ │ │ │ - addseq pc, sp, ip, lsr #11 │ │ │ │ - @ instruction: 0x00b07bd8 │ │ │ │ - addseq pc, sp, r8, ror #10 │ │ │ │ - addseq lr, pc, r4, ror r1 @ │ │ │ │ - umullseq r7, pc, r8, pc @ │ │ │ │ - @ instruction: 0x009f7fbc │ │ │ │ - addseq r7, pc, r0, ror #31 │ │ │ │ - addseq r8, pc, r4 │ │ │ │ - addseq r8, pc, r8, lsr #32 │ │ │ │ - addseq r8, pc, ip, asr #32 │ │ │ │ - addseq r8, pc, r0, ror r0 @ │ │ │ │ - umullseq r8, pc, r4, r0 @ │ │ │ │ - ldrheq r8, [pc], r8 @ │ │ │ │ - ldrsbeq r8, [pc], ip │ │ │ │ - addseq r8, pc, r0, lsl #2 │ │ │ │ - addseq r8, pc, r4, lsr #2 │ │ │ │ - addseq r8, pc, r8, asr #2 │ │ │ │ - addseq r8, pc, ip, ror #2 │ │ │ │ - umullseq r8, pc, r0, r1 @ │ │ │ │ - @ instruction: 0x009f81b8 │ │ │ │ - addseq r8, pc, r0, ror #3 │ │ │ │ - addseq r8, pc, r8, lsl #4 │ │ │ │ - addseq r8, pc, r0, lsr r2 @ │ │ │ │ - addseq r8, pc, r8, asr r2 @ │ │ │ │ - addseq r8, pc, r0, lsl #5 │ │ │ │ - addseq r8, pc, r8, lsr #5 │ │ │ │ - @ instruction: 0x009f82d0 │ │ │ │ - @ instruction: 0x009f82f8 │ │ │ │ - addseq r8, pc, r0, lsr #6 │ │ │ │ - addseq r8, pc, r8, asr #6 │ │ │ │ - addseq r8, pc, r0, ror r3 @ │ │ │ │ - umullseq r8, pc, r8, r3 @ │ │ │ │ - addseq r8, pc, r0, asr #7 │ │ │ │ - addseq r8, pc, r8, ror #7 │ │ │ │ - addseq r8, pc, r0, lsl r4 @ │ │ │ │ - addseq r8, pc, r8, lsr r4 @ │ │ │ │ - addseq r8, pc, r0, asr r4 @ │ │ │ │ - addseq r8, pc, r8, ror #8 │ │ │ │ - addseq r8, pc, r0, lsl #9 │ │ │ │ - umullseq r8, pc, r8, r4 @ │ │ │ │ - @ instruction: 0x009f84b0 │ │ │ │ - addseq r8, pc, r8, asr #9 │ │ │ │ - addseq r8, pc, r0, ror #9 │ │ │ │ - @ instruction: 0x009f84f8 │ │ │ │ - addseq r8, pc, r0, lsl r5 @ │ │ │ │ - addseq r8, pc, r8, lsr #10 │ │ │ │ - addseq r8, pc, r0, asr #10 │ │ │ │ - addseq r8, pc, r8, asr r5 @ │ │ │ │ - addseq r8, pc, r0, ror r5 @ │ │ │ │ - addseq r8, pc, r8, lsl #11 │ │ │ │ - addseq r8, pc, r0, lsr #11 │ │ │ │ - @ instruction: 0x009f85b8 │ │ │ │ - @ instruction: 0x009f85d0 │ │ │ │ - addseq r8, pc, r8, ror #11 │ │ │ │ - addseq r8, pc, r0, lsl #12 │ │ │ │ - addseq r8, pc, r8, lsl r6 @ │ │ │ │ - addseq r8, pc, r0, lsr r6 @ │ │ │ │ - addseq r8, pc, r8, asr #12 │ │ │ │ - addseq r8, pc, r0, ror #12 │ │ │ │ - addseq r8, pc, r8, ror r6 @ │ │ │ │ - umullseq r8, pc, r0, r6 @ │ │ │ │ - addseq r8, pc, r8, lsr #13 │ │ │ │ - addseq r8, pc, r0, asr #13 │ │ │ │ - @ instruction: 0x009f86d8 │ │ │ │ - @ instruction: 0x009f86f0 │ │ │ │ - addseq r8, pc, r8, lsl #14 │ │ │ │ - addseq r8, pc, r0, lsr #14 │ │ │ │ - addseq r8, pc, r8, lsr r7 @ │ │ │ │ - addseq r8, pc, r0, asr r7 @ │ │ │ │ - addseq r8, pc, r8, ror #14 │ │ │ │ - addseq r8, pc, r0, lsl #15 │ │ │ │ - umullseq r8, pc, r8, r7 @ │ │ │ │ - @ instruction: 0x009f87b0 │ │ │ │ - addseq r8, pc, r8, asr #15 │ │ │ │ - addseq r8, pc, r0, ror #15 │ │ │ │ - @ instruction: 0x009f87f8 │ │ │ │ - addseq r8, pc, r0, lsl r8 @ │ │ │ │ - addseq r8, pc, r8, lsr #16 │ │ │ │ - addseq r8, pc, r0, asr #16 │ │ │ │ - addseq r8, pc, r8, asr r8 @ │ │ │ │ - addseq r8, pc, r0, ror r8 @ │ │ │ │ - addseq r8, pc, r8, lsl #17 │ │ │ │ - addseq r8, pc, r0, lsr #17 │ │ │ │ - @ instruction: 0x009f88b8 │ │ │ │ - @ instruction: 0x009f88d0 │ │ │ │ - addseq r8, pc, r8, ror #17 │ │ │ │ - addseq r8, pc, r0, lsl #18 │ │ │ │ - addseq r8, pc, r8, lsl r9 @ │ │ │ │ - addseq r8, pc, r0, lsr r9 @ │ │ │ │ - addseq r8, pc, r8, asr #18 │ │ │ │ - addseq r8, pc, r0, ror #18 │ │ │ │ - addseq r8, pc, r8, ror r9 @ │ │ │ │ - umullseq r8, pc, r0, r9 @ │ │ │ │ - addseq r8, pc, r8, lsr #19 │ │ │ │ - addseq r8, pc, r0, asr #19 │ │ │ │ - @ instruction: 0x009f89d8 │ │ │ │ - @ instruction: 0x009f89f0 │ │ │ │ - addseq r8, pc, r8, lsl #20 │ │ │ │ - addseq r8, pc, r0, lsr #20 │ │ │ │ - addseq r8, pc, r8, lsr sl @ │ │ │ │ - addseq r8, pc, r0, asr sl @ │ │ │ │ - addseq r8, pc, r8, ror #20 │ │ │ │ - addseq r8, pc, r0, lsl #21 │ │ │ │ - umullseq r8, pc, r8, sl @ │ │ │ │ - @ instruction: 0x009f8ab0 │ │ │ │ - addseq r8, pc, r8, asr #21 │ │ │ │ - addseq r8, pc, r0, ror #21 │ │ │ │ - @ instruction: 0x009f8af8 │ │ │ │ - addseq r8, pc, r0, lsl fp @ │ │ │ │ - addseq r8, pc, r8, lsr #22 │ │ │ │ - addseq r8, pc, r0, asr #22 │ │ │ │ - addseq r8, pc, r8, asr fp @ │ │ │ │ - addseq r8, pc, r0, ror fp @ │ │ │ │ - addseq r8, pc, r8, lsl #23 │ │ │ │ - addseq r8, pc, r0, lsr #23 │ │ │ │ - @ instruction: 0x009f8bb8 │ │ │ │ - @ instruction: 0x009f8bd0 │ │ │ │ - addseq r8, pc, r8, ror #23 │ │ │ │ - addseq r8, pc, r0, lsl #24 │ │ │ │ - addseq r8, pc, r8, lsl ip @ │ │ │ │ - addseq r8, pc, r0, lsr ip @ │ │ │ │ - addseq r8, pc, r8, asr #24 │ │ │ │ - addseq r8, pc, r0, ror #24 │ │ │ │ - addseq r8, pc, r8, ror ip @ │ │ │ │ - umullseq r8, pc, r0, ip @ │ │ │ │ - addseq r8, pc, r8, lsr #25 │ │ │ │ - addseq r8, pc, r0, asr #25 │ │ │ │ - @ instruction: 0x009f8cd8 │ │ │ │ - @ instruction: 0x009f8cf0 │ │ │ │ - addseq r8, pc, r8, lsl #26 │ │ │ │ - addseq r8, pc, r0, lsr #26 │ │ │ │ - addseq r8, pc, r8, lsr sp @ │ │ │ │ - addseq r8, pc, r0, asr sp @ │ │ │ │ + adcseq r3, r0, r6, lsl r2 │ │ │ │ + addseq pc, sp, r8, lsr #11 │ │ │ │ + @ instruction: 0x00b07bd4 │ │ │ │ + addseq pc, sp, r4, ror #10 │ │ │ │ + addseq lr, pc, r0, ror r1 @ │ │ │ │ + umullseq r7, pc, r4, pc @ │ │ │ │ + @ instruction: 0x009f7fb8 │ │ │ │ + @ instruction: 0x009f7fdc │ │ │ │ + addseq r8, pc, r0 │ │ │ │ + addseq r8, pc, r4, lsr #32 │ │ │ │ + addseq r8, pc, r8, asr #32 │ │ │ │ + addseq r8, pc, ip, rrx │ │ │ │ + umullseq r8, pc, r0, r0 @ │ │ │ │ + ldrheq r8, [pc], r4 │ │ │ │ + ldrsbeq r8, [pc], r8 @ │ │ │ │ + ldrsheq r8, [pc], ip │ │ │ │ + addseq r8, pc, r0, lsr #2 │ │ │ │ + addseq r8, pc, r4, asr #2 │ │ │ │ + addseq r8, pc, r8, ror #2 │ │ │ │ + addseq r8, pc, ip, lsl #3 │ │ │ │ + @ instruction: 0x009f81b4 │ │ │ │ + @ instruction: 0x009f81dc │ │ │ │ + addseq r8, pc, r4, lsl #4 │ │ │ │ + addseq r8, pc, ip, lsr #4 │ │ │ │ + addseq r8, pc, r4, asr r2 @ │ │ │ │ + addseq r8, pc, ip, ror r2 @ │ │ │ │ + addseq r8, pc, r4, lsr #5 │ │ │ │ + addseq r8, pc, ip, asr #5 │ │ │ │ + @ instruction: 0x009f82f4 │ │ │ │ + addseq r8, pc, ip, lsl r3 @ │ │ │ │ + addseq r8, pc, r4, asr #6 │ │ │ │ + addseq r8, pc, ip, ror #6 │ │ │ │ + umullseq r8, pc, r4, r3 @ │ │ │ │ + @ instruction: 0x009f83bc │ │ │ │ + addseq r8, pc, r4, ror #7 │ │ │ │ + addseq r8, pc, ip, lsl #8 │ │ │ │ + addseq r8, pc, r4, lsr r4 @ │ │ │ │ + addseq r8, pc, ip, asr #8 │ │ │ │ + addseq r8, pc, r4, ror #8 │ │ │ │ + addseq r8, pc, ip, ror r4 @ │ │ │ │ + umullseq r8, pc, r4, r4 @ │ │ │ │ + addseq r8, pc, ip, lsr #9 │ │ │ │ + addseq r8, pc, r4, asr #9 │ │ │ │ + @ instruction: 0x009f84dc │ │ │ │ + @ instruction: 0x009f84f4 │ │ │ │ + addseq r8, pc, ip, lsl #10 │ │ │ │ + addseq r8, pc, r4, lsr #10 │ │ │ │ + addseq r8, pc, ip, lsr r5 @ │ │ │ │ + addseq r8, pc, r4, asr r5 @ │ │ │ │ + addseq r8, pc, ip, ror #10 │ │ │ │ + addseq r8, pc, r4, lsl #11 │ │ │ │ + umullseq r8, pc, ip, r5 @ │ │ │ │ + @ instruction: 0x009f85b4 │ │ │ │ + addseq r8, pc, ip, asr #11 │ │ │ │ + addseq r8, pc, r4, ror #11 │ │ │ │ + @ instruction: 0x009f85fc │ │ │ │ + addseq r8, pc, r4, lsl r6 @ │ │ │ │ + addseq r8, pc, ip, lsr #12 │ │ │ │ + addseq r8, pc, r4, asr #12 │ │ │ │ + addseq r8, pc, ip, asr r6 @ │ │ │ │ + addseq r8, pc, r4, ror r6 @ │ │ │ │ + addseq r8, pc, ip, lsl #13 │ │ │ │ + addseq r8, pc, r4, lsr #13 │ │ │ │ + @ instruction: 0x009f86bc │ │ │ │ + @ instruction: 0x009f86d4 │ │ │ │ + addseq r8, pc, ip, ror #13 │ │ │ │ + addseq r8, pc, r4, lsl #14 │ │ │ │ + addseq r8, pc, ip, lsl r7 @ │ │ │ │ + addseq r8, pc, r4, lsr r7 @ │ │ │ │ + addseq r8, pc, ip, asr #14 │ │ │ │ + addseq r8, pc, r4, ror #14 │ │ │ │ + addseq r8, pc, ip, ror r7 @ │ │ │ │ + umullseq r8, pc, r4, r7 @ │ │ │ │ + addseq r8, pc, ip, lsr #15 │ │ │ │ + addseq r8, pc, r4, asr #15 │ │ │ │ + @ instruction: 0x009f87dc │ │ │ │ + @ instruction: 0x009f87f4 │ │ │ │ + addseq r8, pc, ip, lsl #16 │ │ │ │ + addseq r8, pc, r4, lsr #16 │ │ │ │ + addseq r8, pc, ip, lsr r8 @ │ │ │ │ + addseq r8, pc, r4, asr r8 @ │ │ │ │ + addseq r8, pc, ip, ror #16 │ │ │ │ + addseq r8, pc, r4, lsl #17 │ │ │ │ + umullseq r8, pc, ip, r8 @ │ │ │ │ + @ instruction: 0x009f88b4 │ │ │ │ + addseq r8, pc, ip, asr #17 │ │ │ │ + addseq r8, pc, r4, ror #17 │ │ │ │ + @ instruction: 0x009f88fc │ │ │ │ + addseq r8, pc, r4, lsl r9 @ │ │ │ │ + addseq r8, pc, ip, lsr #18 │ │ │ │ + addseq r8, pc, r4, asr #18 │ │ │ │ + addseq r8, pc, ip, asr r9 @ │ │ │ │ + addseq r8, pc, r4, ror r9 @ │ │ │ │ + addseq r8, pc, ip, lsl #19 │ │ │ │ + addseq r8, pc, r4, lsr #19 │ │ │ │ + @ instruction: 0x009f89bc │ │ │ │ + @ instruction: 0x009f89d4 │ │ │ │ + addseq r8, pc, ip, ror #19 │ │ │ │ + addseq r8, pc, r4, lsl #20 │ │ │ │ + addseq r8, pc, ip, lsl sl @ │ │ │ │ + addseq r8, pc, r4, lsr sl @ │ │ │ │ + addseq r8, pc, ip, asr #20 │ │ │ │ + addseq r8, pc, r4, ror #20 │ │ │ │ + addseq r8, pc, ip, ror sl @ │ │ │ │ + umullseq r8, pc, r4, sl @ │ │ │ │ + addseq r8, pc, ip, lsr #21 │ │ │ │ + addseq r8, pc, r4, asr #21 │ │ │ │ + @ instruction: 0x009f8adc │ │ │ │ + @ instruction: 0x009f8af4 │ │ │ │ + addseq r8, pc, ip, lsl #22 │ │ │ │ + addseq r8, pc, r4, lsr #22 │ │ │ │ + addseq r8, pc, ip, lsr fp @ │ │ │ │ + addseq r8, pc, r4, asr fp @ │ │ │ │ + addseq r8, pc, ip, ror #22 │ │ │ │ + addseq r8, pc, r4, lsl #23 │ │ │ │ + umullseq r8, pc, ip, fp @ │ │ │ │ + @ instruction: 0x009f8bb4 │ │ │ │ + addseq r8, pc, ip, asr #23 │ │ │ │ + addseq r8, pc, r4, ror #23 │ │ │ │ + @ instruction: 0x009f8bfc │ │ │ │ + addseq r8, pc, r4, lsl ip @ │ │ │ │ + addseq r8, pc, ip, lsr #24 │ │ │ │ + addseq r8, pc, r4, asr #24 │ │ │ │ + addseq r8, pc, ip, asr ip @ │ │ │ │ + addseq r8, pc, r4, ror ip @ │ │ │ │ + addseq r8, pc, ip, lsl #25 │ │ │ │ + addseq r8, pc, r4, lsr #25 │ │ │ │ + @ instruction: 0x009f8cbc │ │ │ │ + @ instruction: 0x009f8cd4 │ │ │ │ + addseq r8, pc, ip, ror #25 │ │ │ │ + addseq r8, pc, r4, lsl #26 │ │ │ │ + addseq r8, pc, ip, lsl sp @ │ │ │ │ + addseq r8, pc, r4, lsr sp @ │ │ │ │ + addseq r8, pc, ip, asr #26 │ │ │ │ + addseq r8, pc, r4, ror #26 │ │ │ │ + addseq r8, pc, ip, ror sp @ │ │ │ │ + umullseq r8, pc, r4, sp @ │ │ │ │ + addseq r8, pc, ip, lsr #27 │ │ │ │ + addseq r8, pc, r4, asr #27 │ │ │ │ + @ instruction: 0x009f8ddc │ │ │ │ + @ instruction: 0x009f8df4 │ │ │ │ + addseq r8, pc, ip, lsl #28 │ │ │ │ + addseq r8, pc, r4, lsr #28 │ │ │ │ + addseq r8, pc, ip, lsr lr @ │ │ │ │ + addseq r8, pc, r4, asr lr @ │ │ │ │ + addseq r8, pc, ip, ror #28 │ │ │ │ + addseq r8, pc, r4, lsl #29 │ │ │ │ + umullseq r8, pc, ip, lr @ │ │ │ │ + @ instruction: 0x009f8eb4 │ │ │ │ + addseq r8, pc, ip, asr #29 │ │ │ │ + addseq r8, pc, r4, ror #29 │ │ │ │ + @ instruction: 0x009f8efc │ │ │ │ + addseq r8, pc, r4, lsl pc @ │ │ │ │ + addseq r8, pc, ip, lsr #30 │ │ │ │ + addseq r8, pc, r4, asr #30 │ │ │ │ + addseq r8, pc, ip, asr pc @ │ │ │ │ + addseq r8, pc, r4, ror pc @ │ │ │ │ + addseq r8, pc, ip, lsl #31 │ │ │ │ + addseq r8, pc, r4, lsr #31 │ │ │ │ + @ instruction: 0x009f8fbc │ │ │ │ + @ instruction: 0x009f8fd4 │ │ │ │ + addseq r8, pc, ip, ror #31 │ │ │ │ + addseq r9, pc, r4 │ │ │ │ + addseq r9, pc, ip, lsl r0 @ │ │ │ │ + addseq r9, pc, r4, lsr r0 @ │ │ │ │ + addseq r9, pc, ip, asr #32 │ │ │ │ + addseq r9, pc, r4, rrx │ │ │ │ + addseq r9, pc, ip, ror r0 @ │ │ │ │ + umullseq r9, pc, r4, r0 @ │ │ │ │ + addseq r9, pc, ip, lsr #1 │ │ │ │ + addseq r9, pc, r4, asr #1 │ │ │ │ + ldrsbeq r9, [pc], ip │ │ │ │ + ldrsheq r9, [pc], r4 │ │ │ │ + addseq r9, pc, ip, lsl #2 │ │ │ │ + addseq r9, pc, r4, lsr #2 │ │ │ │ + addseq r9, pc, ip, lsr r1 @ │ │ │ │ + addseq r9, pc, r4, asr r1 @ │ │ │ │ + addseq r9, pc, ip, ror #2 │ │ │ │ + addseq r9, pc, r4, lsl #3 │ │ │ │ + umullseq r9, pc, ip, r1 @ │ │ │ │ + @ instruction: 0x009f91b4 │ │ │ │ + addseq r9, pc, ip, asr #3 │ │ │ │ + addseq r9, pc, r4, ror #3 │ │ │ │ + @ instruction: 0x009f91fc │ │ │ │ + addseq r9, pc, r4, lsl r2 @ │ │ │ │ + addseq r9, pc, ip, lsr #4 │ │ │ │ + addseq r9, pc, r4, asr #4 │ │ │ │ + addseq r9, pc, ip, asr r2 @ │ │ │ │ + addseq r9, pc, r4, ror r2 @ │ │ │ │ + addseq r9, pc, ip, lsl #5 │ │ │ │ + addseq r9, pc, r4, lsr #5 │ │ │ │ + @ instruction: 0x009f92bc │ │ │ │ + @ instruction: 0x009f92d4 │ │ │ │ + addseq r9, pc, ip, ror #5 │ │ │ │ + addseq r9, pc, r4, lsl #6 │ │ │ │ + addseq r9, pc, ip, lsl r3 @ │ │ │ │ + addseq r9, pc, r4, lsr r3 @ │ │ │ │ + addseq r9, pc, ip, asr #6 │ │ │ │ + addseq r9, pc, r4, ror #6 │ │ │ │ + addseq r9, pc, ip, ror r3 @ │ │ │ │ + umullseq r9, pc, r4, r3 @ │ │ │ │ + addseq r9, pc, ip, lsr #7 │ │ │ │ addseq r8, pc, r8, ror #26 │ │ │ │ addseq r8, pc, r0, lsl #27 │ │ │ │ umullseq r8, pc, r8, sp @ │ │ │ │ @ instruction: 0x009f8db0 │ │ │ │ addseq r8, pc, r8, asr #27 │ │ │ │ addseq r8, pc, r0, ror #27 │ │ │ │ @ instruction: 0x009f8df8 │ │ │ │ @@ -840933,124 +841010,58 @@ │ │ │ │ addseq r9, pc, r0, lsr #6 │ │ │ │ addseq r9, pc, r8, lsr r3 @ │ │ │ │ addseq r9, pc, r0, asr r3 @ │ │ │ │ addseq r9, pc, r8, ror #6 │ │ │ │ addseq r9, pc, r0, lsl #7 │ │ │ │ umullseq r9, pc, r8, r3 @ │ │ │ │ @ instruction: 0x009f93b0 │ │ │ │ - addseq r8, pc, ip, ror #26 │ │ │ │ - addseq r8, pc, r4, lsl #27 │ │ │ │ - umullseq r8, pc, ip, sp @ │ │ │ │ - @ instruction: 0x009f8db4 │ │ │ │ - addseq r8, pc, ip, asr #27 │ │ │ │ - addseq r8, pc, r4, ror #27 │ │ │ │ - @ instruction: 0x009f8dfc │ │ │ │ - addseq r8, pc, r4, lsl lr @ │ │ │ │ - addseq r8, pc, ip, lsr #28 │ │ │ │ - addseq r8, pc, r4, asr #28 │ │ │ │ - addseq r8, pc, ip, asr lr @ │ │ │ │ - addseq r8, pc, r4, ror lr @ │ │ │ │ - addseq r8, pc, ip, lsl #29 │ │ │ │ - addseq r8, pc, r4, lsr #29 │ │ │ │ - @ instruction: 0x009f8ebc │ │ │ │ - @ instruction: 0x009f8ed4 │ │ │ │ - addseq r8, pc, ip, ror #29 │ │ │ │ - addseq r8, pc, r4, lsl #30 │ │ │ │ - addseq r8, pc, ip, lsl pc @ │ │ │ │ - addseq r8, pc, r4, lsr pc @ │ │ │ │ - addseq r8, pc, ip, asr #30 │ │ │ │ - addseq r8, pc, r4, ror #30 │ │ │ │ - addseq r8, pc, ip, ror pc @ │ │ │ │ - umullseq r8, pc, r4, pc @ │ │ │ │ - addseq r8, pc, ip, lsr #31 │ │ │ │ - addseq r8, pc, r4, asr #31 │ │ │ │ - @ instruction: 0x009f8fdc │ │ │ │ - @ instruction: 0x009f8ff4 │ │ │ │ - addseq r9, pc, ip │ │ │ │ - addseq r9, pc, r4, lsr #32 │ │ │ │ - addseq r9, pc, ip, lsr r0 @ │ │ │ │ - addseq r9, pc, r4, asr r0 @ │ │ │ │ - addseq r9, pc, ip, rrx │ │ │ │ - addseq r9, pc, r4, lsl #1 │ │ │ │ - umullseq r9, pc, ip, r0 @ │ │ │ │ - ldrheq r9, [pc], r4 │ │ │ │ - addseq r9, pc, ip, asr #1 │ │ │ │ - addseq r9, pc, r4, ror #1 │ │ │ │ - ldrsheq r9, [pc], ip │ │ │ │ - addseq r9, pc, r4, lsl r1 @ │ │ │ │ - addseq r9, pc, ip, lsr #2 │ │ │ │ - addseq r9, pc, r4, asr #2 │ │ │ │ - addseq r9, pc, ip, asr r1 @ │ │ │ │ - addseq r9, pc, r4, ror r1 @ │ │ │ │ - addseq r9, pc, ip, lsl #3 │ │ │ │ - addseq r9, pc, r4, lsr #3 │ │ │ │ - @ instruction: 0x009f91bc │ │ │ │ - @ instruction: 0x009f91d4 │ │ │ │ - addseq r9, pc, ip, ror #3 │ │ │ │ - addseq r9, pc, r4, lsl #4 │ │ │ │ - addseq r9, pc, ip, lsl r2 @ │ │ │ │ - addseq r9, pc, r4, lsr r2 @ │ │ │ │ - addseq r9, pc, ip, asr #4 │ │ │ │ - addseq r9, pc, r4, ror #4 │ │ │ │ - addseq r9, pc, ip, ror r2 @ │ │ │ │ - umullseq r9, pc, r4, r2 @ │ │ │ │ - addseq r9, pc, ip, lsr #5 │ │ │ │ - addseq r9, pc, r4, asr #5 │ │ │ │ - @ instruction: 0x009f92dc │ │ │ │ - @ instruction: 0x009f92f4 │ │ │ │ - addseq r9, pc, ip, lsl #6 │ │ │ │ - addseq r9, pc, r4, lsr #6 │ │ │ │ - addseq r9, pc, ip, lsr r3 @ │ │ │ │ - addseq r9, pc, r4, asr r3 @ │ │ │ │ - addseq r9, pc, ip, ror #6 │ │ │ │ - addseq r9, pc, r4, lsl #7 │ │ │ │ - umullseq r9, pc, ip, r3 @ │ │ │ │ - @ instruction: 0x009f93b4 │ │ │ │ - addseq r9, pc, ip, asr #7 │ │ │ │ - addseq r9, pc, r4, ror #7 │ │ │ │ - @ instruction: 0x009f93fc │ │ │ │ - addseq r9, pc, r4, lsl r4 @ │ │ │ │ - addseq r9, pc, ip, lsr #8 │ │ │ │ - addseq r9, pc, r4, asr #8 │ │ │ │ - addseq r9, pc, ip, asr r4 @ │ │ │ │ - addseq r9, pc, r4, ror r4 @ │ │ │ │ - addseq r9, pc, ip, lsl #9 │ │ │ │ - addseq r9, pc, r4, lsr #9 │ │ │ │ - @ instruction: 0x009f94bc │ │ │ │ - @ instruction: 0x009f94d4 │ │ │ │ - addseq r9, pc, ip, ror #9 │ │ │ │ - addseq r9, pc, r4, lsl #10 │ │ │ │ - addseq r9, pc, ip, lsl r5 @ │ │ │ │ - addseq r9, pc, r4, lsr r5 @ │ │ │ │ - addseq r9, pc, ip, asr #10 │ │ │ │ - addseq r9, pc, r4, ror #10 │ │ │ │ - addseq r9, pc, ip, ror r5 @ │ │ │ │ - umullseq r9, pc, r4, r5 @ │ │ │ │ - addseq r9, pc, ip, lsr #11 │ │ │ │ - addseq r9, pc, r4, asr #11 │ │ │ │ + addseq r9, pc, r8, asr #7 │ │ │ │ + addseq r9, pc, r0, ror #7 │ │ │ │ + @ instruction: 0x009f93f8 │ │ │ │ + addseq r9, pc, r0, lsl r4 @ │ │ │ │ + addseq r9, pc, r8, lsr #8 │ │ │ │ + addseq r9, pc, r0, asr #8 │ │ │ │ + addseq r9, pc, r8, asr r4 @ │ │ │ │ + addseq r9, pc, r0, ror r4 @ │ │ │ │ + addseq r9, pc, r8, lsl #9 │ │ │ │ + addseq r9, pc, r0, lsr #9 │ │ │ │ + @ instruction: 0x009f94b8 │ │ │ │ + @ instruction: 0x009f94d0 │ │ │ │ + addseq r9, pc, r8, ror #9 │ │ │ │ + addseq r9, pc, r0, lsl #10 │ │ │ │ + addseq r9, pc, r8, lsl r5 @ │ │ │ │ + addseq r9, pc, r0, lsr r5 @ │ │ │ │ + addseq r9, pc, r8, asr #10 │ │ │ │ + addseq r9, pc, r0, ror #10 │ │ │ │ + addseq r9, pc, r8, ror r5 @ │ │ │ │ + umullseq r9, pc, r0, r5 @ │ │ │ │ + addseq r9, pc, r8, lsr #11 │ │ │ │ + addseq r9, pc, r0, asr #11 │ │ │ │ + @ instruction: 0x009f95d8 │ │ │ │ + addseq fp, pc, ip, asr #3 │ │ │ │ @ instruction: 0x009f95dc │ │ │ │ - @ instruction: 0x009fb1d0 │ │ │ │ + addseq fp, pc, ip, asr #3 │ │ │ │ addseq r9, pc, r0, ror #11 │ │ │ │ - @ instruction: 0x009fb1d0 │ │ │ │ + addseq fp, pc, ip, asr #3 │ │ │ │ addseq r9, pc, r4, ror #11 │ │ │ │ - @ instruction: 0x009fb1d0 │ │ │ │ + addseq fp, pc, ip, asr #3 │ │ │ │ addseq r9, pc, r8, ror #11 │ │ │ │ - @ instruction: 0x009fb1d0 │ │ │ │ + addseq fp, pc, ip, asr #3 │ │ │ │ addseq r9, pc, ip, ror #11 │ │ │ │ - @ instruction: 0x009fb1d0 │ │ │ │ + addseq fp, pc, ip, asr #3 │ │ │ │ @ instruction: 0x009f95f0 │ │ │ │ - @ instruction: 0x009fb1d0 │ │ │ │ + addseq fp, pc, ip, asr #3 │ │ │ │ @ instruction: 0x009f95f4 │ │ │ │ - @ instruction: 0x009fb1d0 │ │ │ │ + addseq fp, pc, ip, asr #3 │ │ │ │ @ instruction: 0x009f95f8 │ │ │ │ - @ instruction: 0x009fb1d0 │ │ │ │ + addseq fp, pc, ip, asr #3 │ │ │ │ @ instruction: 0x009f95fc │ │ │ │ - @ instruction: 0x009fb1d0 │ │ │ │ + addseq fp, pc, ip, asr #3 │ │ │ │ addseq r9, pc, r0, lsl #12 │ │ │ │ - @ instruction: 0x009fb1d0 │ │ │ │ + addseq fp, pc, ip, asr #3 │ │ │ │ addseq r9, pc, r4, lsl #12 │ │ │ │ @ instruction: 0x009fb1d0 │ │ │ │ addseq r9, pc, r8, lsl #12 │ │ │ │ @ instruction: 0x009fb1d4 │ │ │ │ addseq r9, pc, ip, lsl #12 │ │ │ │ @ instruction: 0x009fb1d8 │ │ │ │ addseq r9, pc, r0, lsl r6 @ │ │ │ │ @@ -841136,1243 +841147,1243 @@ │ │ │ │ @ instruction: 0x009f96b0 │ │ │ │ addseq fp, pc, ip, ror r2 @ │ │ │ │ @ instruction: 0x009f96b4 │ │ │ │ addseq fp, pc, r0, lsl #5 │ │ │ │ @ instruction: 0x009f96b8 │ │ │ │ addseq fp, pc, r4, lsl #5 │ │ │ │ @ instruction: 0x009f96bc │ │ │ │ - addseq fp, pc, r8, lsl #5 │ │ │ │ - addseq r9, pc, r0, asr #13 │ │ │ │ - ldr r0, [pc, #-828] @ 3714bc │ │ │ │ + ldr r0, [pc, #-828] @ 3714e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3714c0 │ │ │ │ + ldr r0, [pc, #-836] @ 3714e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3714c4 │ │ │ │ + ldr r0, [pc, #-844] @ 3714e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3714c8 │ │ │ │ + ldr r0, [pc, #-852] @ 3714ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3714cc │ │ │ │ + ldr r0, [pc, #-860] @ 3714f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 3714d0 │ │ │ │ + ldr r0, [pc, #-868] @ 3714f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 3714d4 │ │ │ │ + ldr r0, [pc, #-876] @ 3714f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3714d8 │ │ │ │ + ldr r0, [pc, #-884] @ 3714fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3714dc │ │ │ │ + ldr r0, [pc, #-892] @ 371500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 3714e0 │ │ │ │ + ldr r0, [pc, #-900] @ 371504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 3714e4 │ │ │ │ + ldr r0, [pc, #-908] @ 371508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 3714e8 │ │ │ │ + ldr r0, [pc, #-916] @ 37150c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3714ec │ │ │ │ + ldr r0, [pc, #-924] @ 371510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3714f0 │ │ │ │ + ldr r0, [pc, #-932] @ 371514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3714f4 │ │ │ │ + ldr r0, [pc, #-940] @ 371518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3714f8 │ │ │ │ + ldr r0, [pc, #-948] @ 37151c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3714fc │ │ │ │ + ldr r0, [pc, #-956] @ 371520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 371500 │ │ │ │ + ldr r0, [pc, #-964] @ 371524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 371504 │ │ │ │ + ldr r0, [pc, #-972] @ 371528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 371508 │ │ │ │ + ldr r0, [pc, #-980] @ 37152c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 37150c │ │ │ │ + ldr r0, [pc, #-988] @ 371530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 371510 │ │ │ │ + ldr r0, [pc, #-996] @ 371534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 371514 │ │ │ │ + ldr r0, [pc, #-1004] @ 371538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 371518 │ │ │ │ + ldr r0, [pc, #-1012] @ 37153c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 37151c │ │ │ │ + ldr r0, [pc, #-1020] @ 371540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 371520 │ │ │ │ + ldr r0, [pc, #-1028] @ 371544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 371524 │ │ │ │ + ldr r0, [pc, #-1036] @ 371548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 371528 │ │ │ │ + ldr r0, [pc, #-1044] @ 37154c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 37152c │ │ │ │ + ldr r0, [pc, #-1052] @ 371550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 371530 │ │ │ │ + ldr r0, [pc, #-1060] @ 371554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 371534 │ │ │ │ + ldr r0, [pc, #-1068] @ 371558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 371538 │ │ │ │ + ldr r0, [pc, #-1076] @ 37155c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 37153c │ │ │ │ + ldr r0, [pc, #-1084] @ 371560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 371540 │ │ │ │ + ldr r0, [pc, #-1092] @ 371564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 371544 │ │ │ │ + ldr r0, [pc, #-1100] @ 371568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 371548 │ │ │ │ + ldr r0, [pc, #-1108] @ 37156c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 37154c │ │ │ │ + ldr r0, [pc, #-1116] @ 371570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 371550 │ │ │ │ + ldr r0, [pc, #-1124] @ 371574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 371554 │ │ │ │ + ldr r0, [pc, #-1132] @ 371578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 371558 │ │ │ │ + ldr r0, [pc, #-1140] @ 37157c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 37155c │ │ │ │ + ldr r0, [pc, #-1148] @ 371580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 371560 │ │ │ │ + ldr r0, [pc, #-1156] @ 371584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 371564 │ │ │ │ + ldr r0, [pc, #-1164] @ 371588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 371568 │ │ │ │ + ldr r0, [pc, #-1172] @ 37158c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 37156c │ │ │ │ + ldr r0, [pc, #-1180] @ 371590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 371570 │ │ │ │ + ldr r0, [pc, #-1188] @ 371594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 371574 │ │ │ │ + ldr r0, [pc, #-1196] @ 371598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 371578 │ │ │ │ + ldr r0, [pc, #-1204] @ 37159c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 37157c │ │ │ │ + ldr r0, [pc, #-1212] @ 3715a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 371580 │ │ │ │ + ldr r0, [pc, #-1220] @ 3715a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 371584 │ │ │ │ + ldr r0, [pc, #-1228] @ 3715a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 371588 │ │ │ │ + ldr r0, [pc, #-1236] @ 3715ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 37158c │ │ │ │ + ldr r0, [pc, #-1244] @ 3715b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 371590 │ │ │ │ + ldr r0, [pc, #-1252] @ 3715b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 371594 │ │ │ │ + ldr r0, [pc, #-1260] @ 3715b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 371598 │ │ │ │ + ldr r0, [pc, #-1268] @ 3715bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 37159c │ │ │ │ + ldr r0, [pc, #-1276] @ 3715c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 3715a0 │ │ │ │ + ldr r0, [pc, #-1284] @ 3715c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 3715a4 │ │ │ │ + ldr r0, [pc, #-1292] @ 3715c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 3715a8 │ │ │ │ + ldr r0, [pc, #-1300] @ 3715cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 3715ac │ │ │ │ + ldr r0, [pc, #-1308] @ 3715d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 3715b0 │ │ │ │ + ldr r0, [pc, #-1316] @ 3715d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 3715b4 │ │ │ │ + ldr r0, [pc, #-1324] @ 3715d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 3715b8 │ │ │ │ + ldr r0, [pc, #-1332] @ 3715dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 3715bc │ │ │ │ + ldr r0, [pc, #-1340] @ 3715e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3715c0 │ │ │ │ + ldr r0, [pc, #-1348] @ 3715e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3715c4 │ │ │ │ + ldr r0, [pc, #-1356] @ 3715e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3715c8 │ │ │ │ + ldr r0, [pc, #-1364] @ 3715ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3715cc │ │ │ │ + ldr r0, [pc, #-1372] @ 3715f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 3715d0 │ │ │ │ + ldr r0, [pc, #-1380] @ 3715f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 3715d4 │ │ │ │ + ldr r0, [pc, #-1388] @ 3715f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3715d8 │ │ │ │ + ldr r0, [pc, #-1396] @ 3715fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3715dc │ │ │ │ + ldr r0, [pc, #-1404] @ 371600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 3715e0 │ │ │ │ + ldr r0, [pc, #-1412] @ 371604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 3715e4 │ │ │ │ + ldr r0, [pc, #-1420] @ 371608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 3715e8 │ │ │ │ + ldr r0, [pc, #-1428] @ 37160c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3715ec │ │ │ │ + ldr r0, [pc, #-1436] @ 371610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3715f0 │ │ │ │ + ldr r0, [pc, #-1444] @ 371614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3715f4 │ │ │ │ + ldr r0, [pc, #-1452] @ 371618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3715f8 │ │ │ │ + ldr r0, [pc, #-1460] @ 37161c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3715fc │ │ │ │ + ldr r0, [pc, #-1468] @ 371620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 371600 │ │ │ │ + ldr r0, [pc, #-1476] @ 371624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 371604 │ │ │ │ + ldr r0, [pc, #-1484] @ 371628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 371608 │ │ │ │ + ldr r0, [pc, #-1492] @ 37162c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 37160c │ │ │ │ + ldr r0, [pc, #-1500] @ 371630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 371610 │ │ │ │ + ldr r0, [pc, #-1508] @ 371634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 371614 │ │ │ │ + ldr r0, [pc, #-1516] @ 371638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 371618 │ │ │ │ + ldr r0, [pc, #-1524] @ 37163c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 37161c │ │ │ │ + ldr r0, [pc, #-1532] @ 371640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 371620 │ │ │ │ + ldr r0, [pc, #-1540] @ 371644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 371624 │ │ │ │ + ldr r0, [pc, #-1548] @ 371648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 371628 │ │ │ │ + ldr r0, [pc, #-1556] @ 37164c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 37162c │ │ │ │ + ldr r0, [pc, #-1564] @ 371650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 371630 │ │ │ │ + ldr r0, [pc, #-1572] @ 371654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 371634 │ │ │ │ + ldr r0, [pc, #-1580] @ 371658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 371638 │ │ │ │ + ldr r0, [pc, #-1588] @ 37165c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 37163c │ │ │ │ + ldr r0, [pc, #-1596] @ 371660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 371640 │ │ │ │ + ldr r0, [pc, #-1604] @ 371664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 371644 │ │ │ │ + ldr r0, [pc, #-1612] @ 371668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 371648 │ │ │ │ + ldr r0, [pc, #-1620] @ 37166c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 37164c │ │ │ │ + ldr r0, [pc, #-1628] @ 371670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 371650 │ │ │ │ + ldr r0, [pc, #-1636] @ 371674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 371654 │ │ │ │ + ldr r0, [pc, #-1644] @ 371678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 371658 │ │ │ │ + ldr r0, [pc, #-1652] @ 37167c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 37165c │ │ │ │ + ldr r0, [pc, #-1660] @ 371680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 371660 │ │ │ │ + ldr r0, [pc, #-1668] @ 371684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 371664 │ │ │ │ + ldr r0, [pc, #-1676] @ 371688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 371668 │ │ │ │ + ldr r0, [pc, #-1684] @ 37168c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 37166c │ │ │ │ + ldr r0, [pc, #-1692] @ 371690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 371670 │ │ │ │ + ldr r0, [pc, #-1700] @ 371694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 371674 │ │ │ │ + ldr r0, [pc, #-1708] @ 371698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 371678 │ │ │ │ + ldr r0, [pc, #-1716] @ 37169c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 37167c │ │ │ │ + ldr r0, [pc, #-1724] @ 3716a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 371680 │ │ │ │ + ldr r0, [pc, #-1732] @ 3716a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 371684 │ │ │ │ + ldr r0, [pc, #-1740] @ 3716a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 371688 │ │ │ │ + ldr r0, [pc, #-1748] @ 3716ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 37168c │ │ │ │ + ldr r0, [pc, #-1756] @ 3716b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 371690 │ │ │ │ + ldr r0, [pc, #-1764] @ 3716b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 371694 │ │ │ │ + ldr r0, [pc, #-1772] @ 3716b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 371698 │ │ │ │ + ldr r0, [pc, #-1780] @ 3716bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 37169c │ │ │ │ + ldr r0, [pc, #-1788] @ 3716c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 3716a0 │ │ │ │ + ldr r0, [pc, #-1796] @ 3716c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 3716a4 │ │ │ │ + ldr r0, [pc, #-1804] @ 3716c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 3716a8 │ │ │ │ + ldr r0, [pc, #-1812] @ 3716cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 3716ac │ │ │ │ + ldr r0, [pc, #-1820] @ 3716d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 3716b0 │ │ │ │ + ldr r0, [pc, #-1828] @ 3716d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 3716b4 │ │ │ │ + ldr r0, [pc, #-1836] @ 3716d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 3716b8 │ │ │ │ + ldr r0, [pc, #-1844] @ 3716dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 3716bc │ │ │ │ + ldr r0, [pc, #-1852] @ 3716e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3716c0 │ │ │ │ + ldr r0, [pc, #-1860] @ 3716e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3716c4 │ │ │ │ + ldr r0, [pc, #-1868] @ 3716e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3716c8 │ │ │ │ + ldr r0, [pc, #-1876] @ 3716ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3716cc │ │ │ │ + ldr r0, [pc, #-1884] @ 3716f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 3716d0 │ │ │ │ + ldr r0, [pc, #-1892] @ 3716f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 3716d4 │ │ │ │ + ldr r0, [pc, #-1900] @ 3716f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3716d8 │ │ │ │ + ldr r0, [pc, #-1908] @ 3716fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3716dc │ │ │ │ + ldr r0, [pc, #-1916] @ 371700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 3716e0 │ │ │ │ + ldr r0, [pc, #-1924] @ 371704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 3716e4 │ │ │ │ + ldr r0, [pc, #-1932] @ 371708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 3716e8 │ │ │ │ + ldr r0, [pc, #-1940] @ 37170c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3716ec │ │ │ │ + ldr r0, [pc, #-1948] @ 371710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3716f0 │ │ │ │ + ldr r0, [pc, #-1956] @ 371714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3716f4 │ │ │ │ + ldr r0, [pc, #-1964] @ 371718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3716f8 │ │ │ │ + ldr r0, [pc, #-1972] @ 37171c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3716fc │ │ │ │ + ldr r0, [pc, #-1980] @ 371720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 371700 │ │ │ │ + ldr r0, [pc, #-1988] @ 371724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 371704 │ │ │ │ + ldr r0, [pc, #-1996] @ 371728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 371708 │ │ │ │ + ldr r0, [pc, #-2004] @ 37172c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 37170c │ │ │ │ + ldr r0, [pc, #-2012] @ 371730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 371710 │ │ │ │ + ldr r0, [pc, #-2020] @ 371734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 371714 │ │ │ │ + ldr r0, [pc, #-2028] @ 371738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 371718 │ │ │ │ + ldr r0, [pc, #-2036] @ 37173c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 37171c │ │ │ │ + ldr r0, [pc, #-2044] @ 371740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 371720 │ │ │ │ + ldr r0, [pc, #-2052] @ 371744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 371724 │ │ │ │ + ldr r0, [pc, #-2060] @ 371748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 371728 │ │ │ │ + ldr r0, [pc, #-2068] @ 37174c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 37172c │ │ │ │ + ldr r0, [pc, #-2076] @ 371750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 371730 │ │ │ │ + ldr r0, [pc, #-2084] @ 371754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 371734 │ │ │ │ + ldr r0, [pc, #-2092] @ 371758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 371738 │ │ │ │ + ldr r0, [pc, #-2100] @ 37175c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 37173c │ │ │ │ + ldr r0, [pc, #-2108] @ 371760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 371740 │ │ │ │ + ldr r0, [pc, #-2116] @ 371764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 371744 │ │ │ │ + ldr r0, [pc, #-2124] @ 371768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 371748 │ │ │ │ + ldr r0, [pc, #-2132] @ 37176c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 37174c │ │ │ │ + ldr r0, [pc, #-2140] @ 371770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 371750 │ │ │ │ + ldr r0, [pc, #-2148] @ 371774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 371754 │ │ │ │ + ldr r0, [pc, #-2156] @ 371778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 371758 │ │ │ │ + ldr r0, [pc, #-2164] @ 37177c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 37175c │ │ │ │ + ldr r0, [pc, #-2172] @ 371780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 371760 │ │ │ │ + ldr r0, [pc, #-2180] @ 371784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 371764 │ │ │ │ + ldr r0, [pc, #-2188] @ 371788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 371768 │ │ │ │ + ldr r0, [pc, #-2196] @ 37178c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 37176c │ │ │ │ + ldr r0, [pc, #-2204] @ 371790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 371770 │ │ │ │ + ldr r0, [pc, #-2212] @ 371794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 371774 │ │ │ │ + ldr r0, [pc, #-2220] @ 371798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 371778 │ │ │ │ + ldr r0, [pc, #-2228] @ 37179c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 37177c │ │ │ │ + ldr r0, [pc, #-2236] @ 3717a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 371780 │ │ │ │ + ldr r0, [pc, #-2244] @ 3717a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 371784 │ │ │ │ + ldr r0, [pc, #-2252] @ 3717a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 371788 │ │ │ │ + ldr r0, [pc, #-2260] @ 3717ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 37178c │ │ │ │ + ldr r0, [pc, #-2268] @ 3717b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 371790 │ │ │ │ + ldr r0, [pc, #-2276] @ 3717b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 371794 │ │ │ │ + ldr r0, [pc, #-2284] @ 3717b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 371798 │ │ │ │ + ldr r0, [pc, #-2292] @ 3717bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 37179c │ │ │ │ + ldr r0, [pc, #-2300] @ 3717c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 3717a0 │ │ │ │ + ldr r0, [pc, #-2308] @ 3717c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 3717a4 │ │ │ │ + ldr r0, [pc, #-2316] @ 3717c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 3717a8 │ │ │ │ + ldr r0, [pc, #-2324] @ 3717cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 3717ac │ │ │ │ + ldr r0, [pc, #-2332] @ 3717d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 3717b0 │ │ │ │ + ldr r0, [pc, #-2340] @ 3717d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 3717b4 │ │ │ │ + ldr r0, [pc, #-2348] @ 3717d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 3717b8 │ │ │ │ + ldr r0, [pc, #-2356] @ 3717dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 3717bc │ │ │ │ + ldr r0, [pc, #-2364] @ 3717e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 3717c0 │ │ │ │ + ldr r0, [pc, #-2372] @ 3717e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 3717c4 │ │ │ │ + ldr r0, [pc, #-2380] @ 3717e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 3717c8 │ │ │ │ + ldr r0, [pc, #-2388] @ 3717ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 3717cc │ │ │ │ + ldr r0, [pc, #-2396] @ 3717f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 3717d0 │ │ │ │ + ldr r0, [pc, #-2404] @ 3717f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 3717d4 │ │ │ │ + ldr r0, [pc, #-2412] @ 3717f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 3717d8 │ │ │ │ + ldr r0, [pc, #-2420] @ 3717fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 3717dc │ │ │ │ + ldr r0, [pc, #-2428] @ 371800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3717e0 │ │ │ │ + ldr r0, [pc, #-2436] @ 371804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3717e4 │ │ │ │ + ldr r0, [pc, #-2444] @ 371808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3717e8 │ │ │ │ + ldr r0, [pc, #-2452] @ 37180c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3717ec │ │ │ │ + ldr r0, [pc, #-2460] @ 371810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 372b1c │ │ │ │ + ldr r0, [pc, #2440] @ 372b40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 372b20 │ │ │ │ + ldr r0, [pc, #2432] @ 372b44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 372b24 │ │ │ │ + ldr r0, [pc, #2424] @ 372b48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 372b28 │ │ │ │ + ldr r0, [pc, #2416] @ 372b4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 372b2c │ │ │ │ + ldr r0, [pc, #2408] @ 372b50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 372b30 │ │ │ │ + ldr r0, [pc, #2400] @ 372b54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 372b34 │ │ │ │ + ldr r0, [pc, #2392] @ 372b58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 372b38 │ │ │ │ + ldr r0, [pc, #2384] @ 372b5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 372b3c │ │ │ │ + ldr r0, [pc, #2376] @ 372b60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 372b40 │ │ │ │ + ldr r0, [pc, #2368] @ 372b64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 372b44 │ │ │ │ + ldr r0, [pc, #2360] @ 372b68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 372b48 │ │ │ │ + ldr r0, [pc, #2352] @ 372b6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 372b4c │ │ │ │ + ldr r0, [pc, #2344] @ 372b70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 372b50 │ │ │ │ + ldr r0, [pc, #2336] @ 372b74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 372b54 │ │ │ │ + ldr r0, [pc, #2328] @ 372b78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 372b58 │ │ │ │ + ldr r0, [pc, #2320] @ 372b7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 372b5c │ │ │ │ + ldr r0, [pc, #2312] @ 372b80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 372b60 │ │ │ │ + ldr r0, [pc, #2304] @ 372b84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 372b64 │ │ │ │ + ldr r0, [pc, #2296] @ 372b88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 372b68 │ │ │ │ + ldr r0, [pc, #2288] @ 372b8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 372b6c │ │ │ │ + ldr r0, [pc, #2280] @ 372b90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 372b70 │ │ │ │ + ldr r0, [pc, #2272] @ 372b94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 372b74 │ │ │ │ + ldr r0, [pc, #2264] @ 372b98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 372b78 │ │ │ │ + ldr r0, [pc, #2256] @ 372b9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 372b7c │ │ │ │ + ldr r0, [pc, #2248] @ 372ba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 372b80 │ │ │ │ + ldr r0, [pc, #2240] @ 372ba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 372b84 │ │ │ │ + ldr r0, [pc, #2232] @ 372ba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 372b88 │ │ │ │ + ldr r0, [pc, #2224] @ 372bac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 372b8c │ │ │ │ + ldr r0, [pc, #2216] @ 372bb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 372b90 │ │ │ │ + ldr r0, [pc, #2208] @ 372bb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 372b94 │ │ │ │ + ldr r0, [pc, #2200] @ 372bb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 372b98 │ │ │ │ + ldr r0, [pc, #2192] @ 372bbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 372b9c │ │ │ │ + ldr r0, [pc, #2184] @ 372bc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 372ba0 │ │ │ │ + ldr r0, [pc, #2176] @ 372bc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 372ba4 │ │ │ │ + ldr r0, [pc, #2168] @ 372bc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 372ba8 │ │ │ │ + ldr r0, [pc, #2160] @ 372bcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 372bac │ │ │ │ + ldr r0, [pc, #2152] @ 372bd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 372bb0 │ │ │ │ + ldr r0, [pc, #2144] @ 372bd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 372bb4 │ │ │ │ + ldr r0, [pc, #2136] @ 372bd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 372bb8 │ │ │ │ + ldr r0, [pc, #2128] @ 372bdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 372bbc │ │ │ │ + ldr r0, [pc, #2120] @ 372be0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 372bc0 │ │ │ │ + ldr r0, [pc, #2112] @ 372be4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 372bc4 │ │ │ │ + ldr r0, [pc, #2104] @ 372be8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 372bc8 │ │ │ │ + ldr r0, [pc, #2096] @ 372bec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 372bcc │ │ │ │ + ldr r0, [pc, #2088] @ 372bf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 372bd0 │ │ │ │ + ldr r0, [pc, #2080] @ 372bf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 372bd4 │ │ │ │ + ldr r0, [pc, #2072] @ 372bf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 372bd8 │ │ │ │ + ldr r0, [pc, #2064] @ 372bfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 372bdc │ │ │ │ + ldr r0, [pc, #2056] @ 372c00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 372be0 │ │ │ │ + ldr r0, [pc, #2048] @ 372c04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 372be4 │ │ │ │ + ldr r0, [pc, #2040] @ 372c08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 372be8 │ │ │ │ + ldr r0, [pc, #2032] @ 372c0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 372bec │ │ │ │ + ldr r0, [pc, #2024] @ 372c10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 372bf0 │ │ │ │ + ldr r0, [pc, #2016] @ 372c14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 372bf4 │ │ │ │ + ldr r0, [pc, #2008] @ 372c18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 372bf8 │ │ │ │ + ldr r0, [pc, #2000] @ 372c1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 372bfc │ │ │ │ + ldr r0, [pc, #1992] @ 372c20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 372c00 │ │ │ │ + ldr r0, [pc, #1984] @ 372c24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 372c04 │ │ │ │ + ldr r0, [pc, #1976] @ 372c28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 372c08 │ │ │ │ + ldr r0, [pc, #1968] @ 372c2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 372c0c │ │ │ │ + ldr r0, [pc, #1960] @ 372c30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 372c10 │ │ │ │ + ldr r0, [pc, #1952] @ 372c34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 372c14 │ │ │ │ + ldr r0, [pc, #1944] @ 372c38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 372c18 │ │ │ │ + ldr r0, [pc, #1936] @ 372c3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 372c1c │ │ │ │ + ldr r0, [pc, #1928] @ 372c40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 372c20 │ │ │ │ + ldr r0, [pc, #1920] @ 372c44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 372c24 │ │ │ │ + ldr r0, [pc, #1912] @ 372c48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 372c28 │ │ │ │ + ldr r0, [pc, #1904] @ 372c4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 372c2c │ │ │ │ + ldr r0, [pc, #1896] @ 372c50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 372c30 │ │ │ │ + ldr r0, [pc, #1888] @ 372c54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 372c34 │ │ │ │ + ldr r0, [pc, #1880] @ 372c58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 372c38 │ │ │ │ + ldr r0, [pc, #1872] @ 372c5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 372c3c │ │ │ │ + ldr r0, [pc, #1864] @ 372c60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 372c40 │ │ │ │ + ldr r0, [pc, #1856] @ 372c64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 372c44 │ │ │ │ + ldr r0, [pc, #1848] @ 372c68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 372c48 │ │ │ │ + ldr r0, [pc, #1840] @ 372c6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 372c4c │ │ │ │ + ldr r0, [pc, #1832] @ 372c70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 372c50 │ │ │ │ + ldr r0, [pc, #1824] @ 372c74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 372c54 │ │ │ │ + ldr r0, [pc, #1816] @ 372c78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 372c58 │ │ │ │ + ldr r0, [pc, #1808] @ 372c7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 372c5c │ │ │ │ + ldr r0, [pc, #1800] @ 372c80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 372c60 │ │ │ │ + ldr r0, [pc, #1792] @ 372c84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 372c64 │ │ │ │ + ldr r0, [pc, #1784] @ 372c88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 372c68 │ │ │ │ + ldr r0, [pc, #1776] @ 372c8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 372c6c │ │ │ │ + ldr r0, [pc, #1768] @ 372c90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 372c70 │ │ │ │ + ldr r0, [pc, #1760] @ 372c94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 372c74 │ │ │ │ + ldr r0, [pc, #1752] @ 372c98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 372c78 │ │ │ │ + ldr r0, [pc, #1744] @ 372c9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 372c7c │ │ │ │ + ldr r0, [pc, #1736] @ 372ca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 372c80 │ │ │ │ + ldr r0, [pc, #1728] @ 372ca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 372c84 │ │ │ │ + ldr r0, [pc, #1720] @ 372ca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 372c88 │ │ │ │ + ldr r0, [pc, #1712] @ 372cac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 372c8c │ │ │ │ + ldr r0, [pc, #1704] @ 372cb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 372c90 │ │ │ │ + ldr r0, [pc, #1696] @ 372cb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 372c94 │ │ │ │ + ldr r0, [pc, #1688] @ 372cb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 372c98 │ │ │ │ + ldr r0, [pc, #1680] @ 372cbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 372c9c │ │ │ │ + ldr r0, [pc, #1672] @ 372cc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 372ca0 │ │ │ │ + ldr r0, [pc, #1664] @ 372cc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 372ca4 │ │ │ │ + ldr r0, [pc, #1656] @ 372cc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 372ca8 │ │ │ │ + ldr r0, [pc, #1648] @ 372ccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 372cac │ │ │ │ + ldr r0, [pc, #1640] @ 372cd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 372cb0 │ │ │ │ + ldr r0, [pc, #1632] @ 372cd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 372cb4 │ │ │ │ + ldr r0, [pc, #1624] @ 372cd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 372cb8 │ │ │ │ + ldr r0, [pc, #1616] @ 372cdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 372cbc │ │ │ │ + ldr r0, [pc, #1608] @ 372ce0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 372cc0 │ │ │ │ + ldr r0, [pc, #1600] @ 372ce4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 372cc4 │ │ │ │ + ldr r0, [pc, #1592] @ 372ce8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 372cc8 │ │ │ │ + ldr r0, [pc, #1584] @ 372cec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 372ccc │ │ │ │ + ldr r0, [pc, #1576] @ 372cf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 372cd0 │ │ │ │ + ldr r0, [pc, #1568] @ 372cf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 372cd4 │ │ │ │ + ldr r0, [pc, #1560] @ 372cf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 372cd8 │ │ │ │ + ldr r0, [pc, #1552] @ 372cfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 372cdc │ │ │ │ + ldr r0, [pc, #1544] @ 372d00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 372ce0 │ │ │ │ + ldr r0, [pc, #1536] @ 372d04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 372ce4 │ │ │ │ + ldr r0, [pc, #1528] @ 372d08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 372ce8 │ │ │ │ + ldr r0, [pc, #1520] @ 372d0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 372cec │ │ │ │ + ldr r0, [pc, #1512] @ 372d10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 372cf0 │ │ │ │ + ldr r0, [pc, #1504] @ 372d14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 372cf4 │ │ │ │ + ldr r0, [pc, #1496] @ 372d18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 372cf8 │ │ │ │ + ldr r0, [pc, #1488] @ 372d1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 372cfc │ │ │ │ + ldr r0, [pc, #1480] @ 372d20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 372d00 │ │ │ │ + ldr r0, [pc, #1472] @ 372d24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 372d04 │ │ │ │ + ldr r0, [pc, #1464] @ 372d28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 372d08 │ │ │ │ + ldr r0, [pc, #1456] @ 372d2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 372d0c │ │ │ │ + ldr r0, [pc, #1448] @ 372d30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 372d10 │ │ │ │ + ldr r0, [pc, #1440] @ 372d34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 372d14 │ │ │ │ + ldr r0, [pc, #1432] @ 372d38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 372d18 │ │ │ │ + ldr r0, [pc, #1424] @ 372d3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 372d1c │ │ │ │ + ldr r0, [pc, #1416] @ 372d40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 372d20 │ │ │ │ + ldr r0, [pc, #1408] @ 372d44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 372d24 │ │ │ │ + ldr r0, [pc, #1400] @ 372d48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 372d28 │ │ │ │ + ldr r0, [pc, #1392] @ 372d4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 372d2c │ │ │ │ + ldr r0, [pc, #1384] @ 372d50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 372d30 │ │ │ │ + ldr r0, [pc, #1376] @ 372d54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 372d34 │ │ │ │ + ldr r0, [pc, #1368] @ 372d58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 372d38 │ │ │ │ + ldr r0, [pc, #1360] @ 372d5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 372d3c │ │ │ │ + ldr r0, [pc, #1352] @ 372d60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 372d40 │ │ │ │ + ldr r0, [pc, #1344] @ 372d64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 372d44 │ │ │ │ + ldr r0, [pc, #1336] @ 372d68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 372d48 │ │ │ │ + ldr r0, [pc, #1328] @ 372d6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 372d4c │ │ │ │ + ldr r0, [pc, #1320] @ 372d70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 372d50 │ │ │ │ + ldr r0, [pc, #1312] @ 372d74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 372d54 │ │ │ │ + ldr r0, [pc, #1304] @ 372d78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 372d58 │ │ │ │ + ldr r0, [pc, #1296] @ 372d7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 372d5c │ │ │ │ + ldr r0, [pc, #1288] @ 372d80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 372d60 │ │ │ │ + ldr r0, [pc, #1280] @ 372d84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 372d64 │ │ │ │ + ldr r0, [pc, #1272] @ 372d88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 372d68 │ │ │ │ + ldr r0, [pc, #1264] @ 372d8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 372d6c │ │ │ │ + ldr r0, [pc, #1256] @ 372d90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 372d70 │ │ │ │ + ldr r0, [pc, #1248] @ 372d94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 372d74 │ │ │ │ + ldr r0, [pc, #1240] @ 372d98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 372d78 │ │ │ │ + ldr r0, [pc, #1232] @ 372d9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 372d7c │ │ │ │ + ldr r0, [pc, #1224] @ 372da0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 372d80 │ │ │ │ + ldr r0, [pc, #1216] @ 372da4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 372d84 │ │ │ │ + ldr r0, [pc, #1208] @ 372da8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 372d88 │ │ │ │ + ldr r0, [pc, #1200] @ 372dac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 372d8c │ │ │ │ + ldr r0, [pc, #1192] @ 372db0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 372d90 │ │ │ │ + ldr r0, [pc, #1184] @ 372db4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 372d94 │ │ │ │ + ldr r0, [pc, #1176] @ 372db8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 372d98 │ │ │ │ + ldr r0, [pc, #1168] @ 372dbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 372d9c │ │ │ │ + ldr r0, [pc, #1160] @ 372dc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 372da0 │ │ │ │ + ldr r0, [pc, #1152] @ 372dc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 372da4 │ │ │ │ + ldr r0, [pc, #1144] @ 372dc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 372da8 │ │ │ │ + ldr r0, [pc, #1136] @ 372dcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 372dac │ │ │ │ + ldr r0, [pc, #1128] @ 372dd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 372db0 │ │ │ │ + ldr r0, [pc, #1120] @ 372dd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 372db4 │ │ │ │ + ldr r0, [pc, #1112] @ 372dd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 372db8 │ │ │ │ + ldr r0, [pc, #1104] @ 372ddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 372dbc │ │ │ │ + ldr r0, [pc, #1096] @ 372de0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 372dc0 │ │ │ │ + ldr r0, [pc, #1088] @ 372de4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 372dc4 │ │ │ │ + ldr r0, [pc, #1080] @ 372de8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 372dc8 │ │ │ │ + ldr r0, [pc, #1072] @ 372dec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 372dcc │ │ │ │ + ldr r0, [pc, #1064] @ 372df0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 372dd0 │ │ │ │ + ldr r0, [pc, #1056] @ 372df4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 372dd4 │ │ │ │ + ldr r0, [pc, #1048] @ 372df8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 372dd8 │ │ │ │ + ldr r0, [pc, #1040] @ 372dfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 372ddc │ │ │ │ + ldr r0, [pc, #1032] @ 372e00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 372de0 │ │ │ │ + ldr r0, [pc, #1024] @ 372e04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 372de4 │ │ │ │ + ldr r0, [pc, #1016] @ 372e08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 372de8 │ │ │ │ + ldr r0, [pc, #1008] @ 372e0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 372dec │ │ │ │ + ldr r0, [pc, #1000] @ 372e10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 372df0 │ │ │ │ + ldr r0, [pc, #992] @ 372e14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 372df4 │ │ │ │ + ldr r0, [pc, #984] @ 372e18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 372df8 │ │ │ │ + ldr r0, [pc, #976] @ 372e1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 372dfc │ │ │ │ + ldr r0, [pc, #968] @ 372e20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 372e00 │ │ │ │ + ldr r0, [pc, #960] @ 372e24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 372e04 │ │ │ │ + ldr r0, [pc, #952] @ 372e28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 372e08 │ │ │ │ + ldr r0, [pc, #944] @ 372e2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 372e0c │ │ │ │ + ldr r0, [pc, #936] @ 372e30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 372e10 │ │ │ │ + ldr r0, [pc, #928] @ 372e34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 372e14 │ │ │ │ + ldr r0, [pc, #920] @ 372e38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 372e18 │ │ │ │ + ldr r0, [pc, #912] @ 372e3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 372e1c │ │ │ │ + ldr r0, [pc, #904] @ 372e40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 372e20 │ │ │ │ + ldr r0, [pc, #896] @ 372e44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 372e24 │ │ │ │ + ldr r0, [pc, #888] @ 372e48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 372e28 │ │ │ │ + ldr r0, [pc, #880] @ 372e4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 372e2c │ │ │ │ + ldr r0, [pc, #872] @ 372e50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 372e30 │ │ │ │ + ldr r0, [pc, #864] @ 372e54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 372e34 │ │ │ │ + ldr r0, [pc, #856] @ 372e58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 372e38 │ │ │ │ + ldr r0, [pc, #848] @ 372e5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 372e3c │ │ │ │ + ldr r0, [pc, #840] @ 372e60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 372e40 │ │ │ │ + ldr r0, [pc, #832] @ 372e64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 372e44 │ │ │ │ + ldr r0, [pc, #824] @ 372e68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 372e48 │ │ │ │ + ldr r0, [pc, #816] @ 372e6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ + addseq fp, pc, r8, lsl #5 │ │ │ │ + addseq r9, pc, r0, asr #13 │ │ │ │ addseq fp, pc, ip, lsl #5 │ │ │ │ addseq r9, pc, r4, asr #13 │ │ │ │ umullseq fp, pc, r0, r2 @ │ │ │ │ addseq r9, pc, r8, asr #13 │ │ │ │ umullseq fp, pc, r4, r2 @ │ │ │ │ addseq r9, pc, ip, asr #13 │ │ │ │ umullseq fp, pc, r8, r2 @ │ │ │ │ @@ -842567,16 +842578,16 @@ │ │ │ │ addseq r9, pc, r8, asr #16 │ │ │ │ addseq fp, pc, r4, lsl r4 @ │ │ │ │ addseq r9, pc, ip, asr #16 │ │ │ │ addseq fp, pc, r8, lsl r4 @ │ │ │ │ addseq r9, pc, r0, asr r8 @ │ │ │ │ addseq fp, pc, ip, lsl r4 @ │ │ │ │ addseq r9, pc, r4, asr r8 @ │ │ │ │ - addseq fp, pc, r0, lsr #8 │ │ │ │ - addseq r9, pc, r8, asr r8 @ │ │ │ │ + @ instruction: 0x009fadbc │ │ │ │ + @ instruction: 0x009f91f4 │ │ │ │ addseq sl, pc, r0, asr #27 │ │ │ │ @ instruction: 0x009f91f8 │ │ │ │ addseq sl, pc, r4, asr #27 │ │ │ │ @ instruction: 0x009f91fc │ │ │ │ addseq sl, pc, r8, asr #27 │ │ │ │ addseq r9, pc, r0, lsl #4 │ │ │ │ addseq sl, pc, ip, asr #27 │ │ │ │ @@ -842759,14027 +842770,14025 @@ │ │ │ │ addseq r9, pc, r4, ror #6 │ │ │ │ addseq sl, pc, r0, lsr pc @ │ │ │ │ addseq r9, pc, r8, ror #6 │ │ │ │ addseq sl, pc, r4, lsr pc @ │ │ │ │ addseq r9, pc, ip, ror #6 │ │ │ │ addseq sl, pc, r8, lsr pc @ │ │ │ │ addseq r9, pc, r0, ror r3 @ │ │ │ │ - addseq sl, pc, ip, lsr pc @ │ │ │ │ - addseq r9, pc, r4, ror r3 @ │ │ │ │ - addseq r4, pc, r0, lsl sp @ │ │ │ │ - addseq r4, pc, r4, lsr sp @ │ │ │ │ - addseq r4, pc, r0, ror #25 │ │ │ │ - addseq r4, pc, ip, lsr #25 │ │ │ │ - addseq r4, pc, r8, ror ip @ │ │ │ │ - addseq r4, pc, r4, asr #24 │ │ │ │ - addseq r4, pc, r0, lsl ip @ │ │ │ │ - @ instruction: 0x009f4bdc │ │ │ │ - addseq r4, pc, r8, lsr #23 │ │ │ │ - addseq r4, pc, r4, ror fp @ │ │ │ │ - addseq r4, pc, r0, asr #22 │ │ │ │ - addseq r4, pc, ip, lsl #22 │ │ │ │ - addseq sl, lr, r8, lsr #22 │ │ │ │ - ldr r0, [pc, #-828] @ 372e4c │ │ │ │ + addseq r4, pc, ip, lsl #26 │ │ │ │ + addseq r4, pc, r0, lsr sp @ │ │ │ │ + @ instruction: 0x009f4cdc │ │ │ │ + addseq r4, pc, r8, lsr #25 │ │ │ │ + addseq r4, pc, r4, ror ip @ │ │ │ │ + addseq r4, pc, r0, asr #24 │ │ │ │ + addseq r4, pc, ip, lsl #24 │ │ │ │ + @ instruction: 0x009f4bd8 │ │ │ │ + addseq r4, pc, r4, lsr #23 │ │ │ │ + addseq r4, pc, r0, ror fp @ │ │ │ │ + addseq r4, pc, ip, lsr fp @ │ │ │ │ + addseq r4, pc, r8, lsl #22 │ │ │ │ + addseq sl, lr, r4, lsr #22 │ │ │ │ + ldr r0, [pc, #-828] @ 372e70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 372e50 │ │ │ │ + ldr r0, [pc, #-836] @ 372e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 372e54 │ │ │ │ + ldr r0, [pc, #-844] @ 372e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 372e58 │ │ │ │ + ldr r0, [pc, #-852] @ 372e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 372e5c │ │ │ │ + ldr r0, [pc, #-860] @ 372e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 372e60 │ │ │ │ + ldr r0, [pc, #-868] @ 372e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 372e64 │ │ │ │ + ldr r0, [pc, #-876] @ 372e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 372e68 │ │ │ │ + ldr r0, [pc, #-884] @ 372e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 372e6c │ │ │ │ + ldr r0, [pc, #-892] @ 372e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 372e70 │ │ │ │ + ldr r0, [pc, #-900] @ 372e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 372e74 │ │ │ │ + ldr r0, [pc, #-908] @ 372e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 372e78 │ │ │ │ + ldr r0, [pc, #-916] @ 372e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 372e7c │ │ │ │ + ldr r0, [pc, #-924] @ 372ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 372e80 │ │ │ │ + ldr r0, [pc, #-932] @ 372ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 372e84 │ │ │ │ + ldr r0, [pc, #-940] @ 372ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 372e88 │ │ │ │ + ldr r0, [pc, #-948] @ 372eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 372e8c │ │ │ │ + ldr r0, [pc, #-956] @ 372eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 372e90 │ │ │ │ + ldr r0, [pc, #-964] @ 372eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 372e94 │ │ │ │ + ldr r0, [pc, #-972] @ 372eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 372e98 │ │ │ │ + ldr r0, [pc, #-980] @ 372ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 372e9c │ │ │ │ + ldr r0, [pc, #-988] @ 372ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 372ea0 │ │ │ │ + ldr r0, [pc, #-996] @ 372ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 372ea4 │ │ │ │ + ldr r0, [pc, #-1004] @ 372ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 372ea8 │ │ │ │ + ldr r0, [pc, #-1012] @ 372ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 372eac │ │ │ │ + ldr r0, [pc, #-1020] @ 372ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 372eb0 │ │ │ │ + ldr r0, [pc, #-1028] @ 372ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 372eb4 │ │ │ │ + ldr r0, [pc, #-1036] @ 372ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 372eb8 │ │ │ │ + ldr r0, [pc, #-1044] @ 372edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 372ebc │ │ │ │ + ldr r0, [pc, #-1052] @ 372ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 372ec0 │ │ │ │ + ldr r0, [pc, #-1060] @ 372ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 372ec4 │ │ │ │ + ldr r0, [pc, #-1068] @ 372ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 372ec8 │ │ │ │ + ldr r0, [pc, #-1076] @ 372eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 372ecc │ │ │ │ + ldr r0, [pc, #-1084] @ 372ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 372ed0 │ │ │ │ + ldr r0, [pc, #-1092] @ 372ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 372ed4 │ │ │ │ + ldr r0, [pc, #-1100] @ 372ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 372ed8 │ │ │ │ + ldr r0, [pc, #-1108] @ 372efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 372edc │ │ │ │ + ldr r0, [pc, #-1116] @ 372f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 372ee0 │ │ │ │ + ldr r0, [pc, #-1124] @ 372f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 372ee4 │ │ │ │ + ldr r0, [pc, #-1132] @ 372f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 372ee8 │ │ │ │ + ldr r0, [pc, #-1140] @ 372f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 372eec │ │ │ │ + ldr r0, [pc, #-1148] @ 372f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 372ef0 │ │ │ │ + ldr r0, [pc, #-1156] @ 372f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 372ef4 │ │ │ │ + ldr r0, [pc, #-1164] @ 372f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 372ef8 │ │ │ │ + ldr r0, [pc, #-1172] @ 372f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 372efc │ │ │ │ + ldr r0, [pc, #-1180] @ 372f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 372f00 │ │ │ │ + ldr r0, [pc, #-1188] @ 372f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 372f04 │ │ │ │ + ldr r0, [pc, #-1196] @ 372f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 372f08 │ │ │ │ + ldr r0, [pc, #-1204] @ 372f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 372f0c │ │ │ │ + ldr r0, [pc, #-1212] @ 372f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 372f10 │ │ │ │ + ldr r0, [pc, #-1220] @ 372f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 372f14 │ │ │ │ + ldr r0, [pc, #-1228] @ 372f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 372f18 │ │ │ │ + ldr r0, [pc, #-1236] @ 372f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 372f1c │ │ │ │ + ldr r0, [pc, #-1244] @ 372f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 372f20 │ │ │ │ + ldr r0, [pc, #-1252] @ 372f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 372f24 │ │ │ │ + ldr r0, [pc, #-1260] @ 372f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 372f28 │ │ │ │ + ldr r0, [pc, #-1268] @ 372f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 372f2c │ │ │ │ + ldr r0, [pc, #-1276] @ 372f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 372f30 │ │ │ │ + ldr r0, [pc, #-1284] @ 372f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 372f34 │ │ │ │ + ldr r0, [pc, #-1292] @ 372f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 372f38 │ │ │ │ + ldr r0, [pc, #-1300] @ 372f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 372f3c │ │ │ │ + ldr r0, [pc, #-1308] @ 372f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 372f40 │ │ │ │ + ldr r0, [pc, #-1316] @ 372f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 372f44 │ │ │ │ + ldr r0, [pc, #-1324] @ 372f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 372f48 │ │ │ │ + ldr r0, [pc, #-1332] @ 372f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 372f4c │ │ │ │ + ldr r0, [pc, #-1340] @ 372f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 372f50 │ │ │ │ + ldr r0, [pc, #-1348] @ 372f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 372f54 │ │ │ │ + ldr r0, [pc, #-1356] @ 372f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 372f58 │ │ │ │ + ldr r0, [pc, #-1364] @ 372f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 372f5c │ │ │ │ + ldr r0, [pc, #-1372] @ 372f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 372f60 │ │ │ │ + ldr r0, [pc, #-1380] @ 372f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 372f64 │ │ │ │ + ldr r0, [pc, #-1388] @ 372f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 372f68 │ │ │ │ + ldr r0, [pc, #-1396] @ 372f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 372f6c │ │ │ │ + ldr r0, [pc, #-1404] @ 372f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 372f70 │ │ │ │ + ldr r0, [pc, #-1412] @ 372f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 372f74 │ │ │ │ + ldr r0, [pc, #-1420] @ 372f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 372f78 │ │ │ │ + ldr r0, [pc, #-1428] @ 372f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 372f7c │ │ │ │ + ldr r0, [pc, #-1436] @ 372fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 372f80 │ │ │ │ + ldr r0, [pc, #-1444] @ 372fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 372f84 │ │ │ │ + ldr r0, [pc, #-1452] @ 372fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 372f88 │ │ │ │ + ldr r0, [pc, #-1460] @ 372fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 372f8c │ │ │ │ + ldr r0, [pc, #-1468] @ 372fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 372f90 │ │ │ │ + ldr r0, [pc, #-1476] @ 372fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 372f94 │ │ │ │ + ldr r0, [pc, #-1484] @ 372fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 372f98 │ │ │ │ + ldr r0, [pc, #-1492] @ 372fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 372f9c │ │ │ │ + ldr r0, [pc, #-1500] @ 372fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 372fa0 │ │ │ │ + ldr r0, [pc, #-1508] @ 372fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 372fa4 │ │ │ │ + ldr r0, [pc, #-1516] @ 372fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 372fa8 │ │ │ │ + ldr r0, [pc, #-1524] @ 372fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 372fac │ │ │ │ + ldr r0, [pc, #-1532] @ 372fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 372fb0 │ │ │ │ + ldr r0, [pc, #-1540] @ 372fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 372fb4 │ │ │ │ + ldr r0, [pc, #-1548] @ 372fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 372fb8 │ │ │ │ + ldr r0, [pc, #-1556] @ 372fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 372fbc │ │ │ │ + ldr r0, [pc, #-1564] @ 372fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 372fc0 │ │ │ │ + ldr r0, [pc, #-1572] @ 372fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 372fc4 │ │ │ │ + ldr r0, [pc, #-1580] @ 372fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 372fc8 │ │ │ │ + ldr r0, [pc, #-1588] @ 372fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 372fcc │ │ │ │ + ldr r0, [pc, #-1596] @ 372ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 372fd0 │ │ │ │ + ldr r0, [pc, #-1604] @ 372ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 372fd4 │ │ │ │ + ldr r0, [pc, #-1612] @ 372ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 372fd8 │ │ │ │ + ldr r0, [pc, #-1620] @ 372ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 372fdc │ │ │ │ + ldr r0, [pc, #-1628] @ 373000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 372fe0 │ │ │ │ + ldr r0, [pc, #-1636] @ 373004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 372fe4 │ │ │ │ + ldr r0, [pc, #-1644] @ 373008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 372fe8 │ │ │ │ + ldr r0, [pc, #-1652] @ 37300c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 372fec │ │ │ │ + ldr r0, [pc, #-1660] @ 373010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 372ff0 │ │ │ │ + ldr r0, [pc, #-1668] @ 373014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 372ff4 │ │ │ │ + ldr r0, [pc, #-1676] @ 373018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 372ff8 │ │ │ │ + ldr r0, [pc, #-1684] @ 37301c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 372ffc │ │ │ │ + ldr r0, [pc, #-1692] @ 373020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 373000 │ │ │ │ + ldr r0, [pc, #-1700] @ 373024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 373004 │ │ │ │ + ldr r0, [pc, #-1708] @ 373028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 373008 │ │ │ │ + ldr r0, [pc, #-1716] @ 37302c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 37300c │ │ │ │ + ldr r0, [pc, #-1724] @ 373030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 373010 │ │ │ │ + ldr r0, [pc, #-1732] @ 373034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 373014 │ │ │ │ + ldr r0, [pc, #-1740] @ 373038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 373018 │ │ │ │ + ldr r0, [pc, #-1748] @ 37303c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 37301c │ │ │ │ + ldr r0, [pc, #-1756] @ 373040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 373020 │ │ │ │ + ldr r0, [pc, #-1764] @ 373044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 373024 │ │ │ │ + ldr r0, [pc, #-1772] @ 373048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 373028 │ │ │ │ + ldr r0, [pc, #-1780] @ 37304c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 37302c │ │ │ │ + ldr r0, [pc, #-1788] @ 373050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 373030 │ │ │ │ + ldr r0, [pc, #-1796] @ 373054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 373034 │ │ │ │ + ldr r0, [pc, #-1804] @ 373058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 373038 │ │ │ │ + ldr r0, [pc, #-1812] @ 37305c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 37303c │ │ │ │ + ldr r0, [pc, #-1820] @ 373060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 373040 │ │ │ │ + ldr r0, [pc, #-1828] @ 373064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 373044 │ │ │ │ + ldr r0, [pc, #-1836] @ 373068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 373048 │ │ │ │ + ldr r0, [pc, #-1844] @ 37306c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 37304c │ │ │ │ + ldr r0, [pc, #-1852] @ 373070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 373050 │ │ │ │ + ldr r0, [pc, #-1860] @ 373074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 373054 │ │ │ │ + ldr r0, [pc, #-1868] @ 373078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 373058 │ │ │ │ + ldr r0, [pc, #-1876] @ 37307c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 37305c │ │ │ │ + ldr r0, [pc, #-1884] @ 373080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 373060 │ │ │ │ + ldr r0, [pc, #-1892] @ 373084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 373064 │ │ │ │ + ldr r0, [pc, #-1900] @ 373088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 373068 │ │ │ │ + ldr r0, [pc, #-1908] @ 37308c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 37306c │ │ │ │ + ldr r0, [pc, #-1916] @ 373090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 373070 │ │ │ │ + ldr r0, [pc, #-1924] @ 373094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 373074 │ │ │ │ + ldr r0, [pc, #-1932] @ 373098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 373078 │ │ │ │ + ldr r0, [pc, #-1940] @ 37309c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 37307c │ │ │ │ + ldr r0, [pc, #-1948] @ 3730a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 373080 │ │ │ │ + ldr r0, [pc, #-1956] @ 3730a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 373084 │ │ │ │ + ldr r0, [pc, #-1964] @ 3730a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 373088 │ │ │ │ + ldr r0, [pc, #-1972] @ 3730ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 37308c │ │ │ │ + ldr r0, [pc, #-1980] @ 3730b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 373090 │ │ │ │ + ldr r0, [pc, #-1988] @ 3730b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 373094 │ │ │ │ + ldr r0, [pc, #-1996] @ 3730b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 373098 │ │ │ │ + ldr r0, [pc, #-2004] @ 3730bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 37309c │ │ │ │ + ldr r0, [pc, #-2012] @ 3730c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3730a0 │ │ │ │ + ldr r0, [pc, #-2020] @ 3730c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3730a4 │ │ │ │ + ldr r0, [pc, #-2028] @ 3730c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3730a8 │ │ │ │ + ldr r0, [pc, #-2036] @ 3730cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3730ac │ │ │ │ + ldr r0, [pc, #-2044] @ 3730d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3730b0 │ │ │ │ + ldr r0, [pc, #-2052] @ 3730d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3730b4 │ │ │ │ + ldr r0, [pc, #-2060] @ 3730d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3730b8 │ │ │ │ + ldr r0, [pc, #-2068] @ 3730dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3730bc │ │ │ │ + ldr r0, [pc, #-2076] @ 3730e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3730c0 │ │ │ │ + ldr r0, [pc, #-2084] @ 3730e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3730c4 │ │ │ │ + ldr r0, [pc, #-2092] @ 3730e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3730c8 │ │ │ │ + ldr r0, [pc, #-2100] @ 3730ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3730cc │ │ │ │ + ldr r0, [pc, #-2108] @ 3730f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3730d0 │ │ │ │ + ldr r0, [pc, #-2116] @ 3730f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3730d4 │ │ │ │ + ldr r0, [pc, #-2124] @ 3730f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3730d8 │ │ │ │ + ldr r0, [pc, #-2132] @ 3730fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 3730dc │ │ │ │ + ldr r0, [pc, #-2140] @ 373100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 3730e0 │ │ │ │ + ldr r0, [pc, #-2148] @ 373104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 3730e4 │ │ │ │ + ldr r0, [pc, #-2156] @ 373108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 3730e8 │ │ │ │ + ldr r0, [pc, #-2164] @ 37310c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 3730ec │ │ │ │ + ldr r0, [pc, #-2172] @ 373110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 3730f0 │ │ │ │ + ldr r0, [pc, #-2180] @ 373114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 3730f4 │ │ │ │ + ldr r0, [pc, #-2188] @ 373118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 3730f8 │ │ │ │ + ldr r0, [pc, #-2196] @ 37311c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 3730fc │ │ │ │ + ldr r0, [pc, #-2204] @ 373120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 373100 │ │ │ │ + ldr r0, [pc, #-2212] @ 373124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 373104 │ │ │ │ + ldr r0, [pc, #-2220] @ 373128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 373108 │ │ │ │ + ldr r0, [pc, #-2228] @ 37312c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 37310c │ │ │ │ + ldr r0, [pc, #-2236] @ 373130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 373110 │ │ │ │ + ldr r0, [pc, #-2244] @ 373134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 373114 │ │ │ │ + ldr r0, [pc, #-2252] @ 373138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 373118 │ │ │ │ + ldr r0, [pc, #-2260] @ 37313c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 37311c │ │ │ │ + ldr r0, [pc, #-2268] @ 373140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 373120 │ │ │ │ + ldr r0, [pc, #-2276] @ 373144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 373124 │ │ │ │ + ldr r0, [pc, #-2284] @ 373148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 373128 │ │ │ │ + ldr r0, [pc, #-2292] @ 37314c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 37312c │ │ │ │ + ldr r0, [pc, #-2300] @ 373150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 373130 │ │ │ │ + ldr r0, [pc, #-2308] @ 373154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 373134 │ │ │ │ + ldr r0, [pc, #-2316] @ 373158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 373138 │ │ │ │ + ldr r0, [pc, #-2324] @ 37315c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 37313c │ │ │ │ + ldr r0, [pc, #-2332] @ 373160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 373140 │ │ │ │ + ldr r0, [pc, #-2340] @ 373164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 373144 │ │ │ │ + ldr r0, [pc, #-2348] @ 373168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 373148 │ │ │ │ + ldr r0, [pc, #-2356] @ 37316c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 37314c │ │ │ │ + ldr r0, [pc, #-2364] @ 373170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 373150 │ │ │ │ + ldr r0, [pc, #-2372] @ 373174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 373154 │ │ │ │ + ldr r0, [pc, #-2380] @ 373178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 373158 │ │ │ │ + ldr r0, [pc, #-2388] @ 37317c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 37315c │ │ │ │ + ldr r0, [pc, #-2396] @ 373180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 373160 │ │ │ │ + ldr r0, [pc, #-2404] @ 373184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 373164 │ │ │ │ + ldr r0, [pc, #-2412] @ 373188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 373168 │ │ │ │ + ldr r0, [pc, #-2420] @ 37318c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 37316c │ │ │ │ + ldr r0, [pc, #-2428] @ 373190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 373170 │ │ │ │ + ldr r0, [pc, #-2436] @ 373194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 373174 │ │ │ │ + ldr r0, [pc, #-2444] @ 373198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 373178 │ │ │ │ + ldr r0, [pc, #-2452] @ 37319c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 37317c │ │ │ │ + ldr r0, [pc, #-2460] @ 3731a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 3744ac │ │ │ │ + ldr r0, [pc, #2440] @ 3744d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 3744b0 │ │ │ │ + ldr r0, [pc, #2432] @ 3744d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 3744b4 │ │ │ │ + ldr r0, [pc, #2424] @ 3744d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 3744b8 │ │ │ │ + ldr r0, [pc, #2416] @ 3744dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 3744bc │ │ │ │ + ldr r0, [pc, #2408] @ 3744e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 3744c0 │ │ │ │ + ldr r0, [pc, #2400] @ 3744e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 3744c4 │ │ │ │ + ldr r0, [pc, #2392] @ 3744e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3744c8 │ │ │ │ + ldr r0, [pc, #2384] @ 3744ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3744cc │ │ │ │ + ldr r0, [pc, #2376] @ 3744f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3744d0 │ │ │ │ + ldr r0, [pc, #2368] @ 3744f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3744d4 │ │ │ │ + ldr r0, [pc, #2360] @ 3744f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3744d8 │ │ │ │ + ldr r0, [pc, #2352] @ 3744fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3744dc │ │ │ │ + ldr r0, [pc, #2344] @ 374500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 3744e0 │ │ │ │ + ldr r0, [pc, #2336] @ 374504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 3744e4 │ │ │ │ + ldr r0, [pc, #2328] @ 374508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 3744e8 │ │ │ │ + ldr r0, [pc, #2320] @ 37450c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3744ec │ │ │ │ + ldr r0, [pc, #2312] @ 374510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3744f0 │ │ │ │ + ldr r0, [pc, #2304] @ 374514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 3744f4 │ │ │ │ + ldr r0, [pc, #2296] @ 374518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 3744f8 │ │ │ │ + ldr r0, [pc, #2288] @ 37451c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 3744fc │ │ │ │ + ldr r0, [pc, #2280] @ 374520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 374500 │ │ │ │ + ldr r0, [pc, #2272] @ 374524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 374504 │ │ │ │ + ldr r0, [pc, #2264] @ 374528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 374508 │ │ │ │ + ldr r0, [pc, #2256] @ 37452c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 37450c │ │ │ │ + ldr r0, [pc, #2248] @ 374530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 374510 │ │ │ │ + ldr r0, [pc, #2240] @ 374534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 374514 │ │ │ │ + ldr r0, [pc, #2232] @ 374538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 374518 │ │ │ │ + ldr r0, [pc, #2224] @ 37453c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 37451c │ │ │ │ + ldr r0, [pc, #2216] @ 374540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 374520 │ │ │ │ + ldr r0, [pc, #2208] @ 374544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 374524 │ │ │ │ + ldr r0, [pc, #2200] @ 374548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 374528 │ │ │ │ + ldr r0, [pc, #2192] @ 37454c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 37452c │ │ │ │ + ldr r0, [pc, #2184] @ 374550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 374530 │ │ │ │ + ldr r0, [pc, #2176] @ 374554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 374534 │ │ │ │ + ldr r0, [pc, #2168] @ 374558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 374538 │ │ │ │ + ldr r0, [pc, #2160] @ 37455c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 37453c │ │ │ │ + ldr r0, [pc, #2152] @ 374560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 374540 │ │ │ │ + ldr r0, [pc, #2144] @ 374564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 374544 │ │ │ │ + ldr r0, [pc, #2136] @ 374568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 374548 │ │ │ │ + ldr r0, [pc, #2128] @ 37456c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 37454c │ │ │ │ + ldr r0, [pc, #2120] @ 374570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 374550 │ │ │ │ + ldr r0, [pc, #2112] @ 374574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 374554 │ │ │ │ + ldr r0, [pc, #2104] @ 374578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 374558 │ │ │ │ + ldr r0, [pc, #2096] @ 37457c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 37455c │ │ │ │ + ldr r0, [pc, #2088] @ 374580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 374560 │ │ │ │ + ldr r0, [pc, #2080] @ 374584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 374564 │ │ │ │ + ldr r0, [pc, #2072] @ 374588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 374568 │ │ │ │ + ldr r0, [pc, #2064] @ 37458c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 37456c │ │ │ │ + ldr r0, [pc, #2056] @ 374590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 374570 │ │ │ │ + ldr r0, [pc, #2048] @ 374594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 374574 │ │ │ │ + ldr r0, [pc, #2040] @ 374598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 374578 │ │ │ │ + ldr r0, [pc, #2032] @ 37459c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 37457c │ │ │ │ + ldr r0, [pc, #2024] @ 3745a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 374580 │ │ │ │ + ldr r0, [pc, #2016] @ 3745a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 374584 │ │ │ │ + ldr r0, [pc, #2008] @ 3745a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 374588 │ │ │ │ + ldr r0, [pc, #2000] @ 3745ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 37458c │ │ │ │ + ldr r0, [pc, #1992] @ 3745b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 374590 │ │ │ │ + ldr r0, [pc, #1984] @ 3745b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 374594 │ │ │ │ + ldr r0, [pc, #1976] @ 3745b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 374598 │ │ │ │ + ldr r0, [pc, #1968] @ 3745bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 37459c │ │ │ │ + ldr r0, [pc, #1960] @ 3745c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3745a0 │ │ │ │ + ldr r0, [pc, #1952] @ 3745c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3745a4 │ │ │ │ + ldr r0, [pc, #1944] @ 3745c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3745a8 │ │ │ │ + ldr r0, [pc, #1936] @ 3745cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3745ac │ │ │ │ + ldr r0, [pc, #1928] @ 3745d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3745b0 │ │ │ │ + ldr r0, [pc, #1920] @ 3745d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3745b4 │ │ │ │ + ldr r0, [pc, #1912] @ 3745d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3745b8 │ │ │ │ + ldr r0, [pc, #1904] @ 3745dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3745bc │ │ │ │ + ldr r0, [pc, #1896] @ 3745e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3745c0 │ │ │ │ + ldr r0, [pc, #1888] @ 3745e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3745c4 │ │ │ │ + ldr r0, [pc, #1880] @ 3745e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3745c8 │ │ │ │ + ldr r0, [pc, #1872] @ 3745ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3745cc │ │ │ │ + ldr r0, [pc, #1864] @ 3745f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3745d0 │ │ │ │ + ldr r0, [pc, #1856] @ 3745f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3745d4 │ │ │ │ + ldr r0, [pc, #1848] @ 3745f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3745d8 │ │ │ │ + ldr r0, [pc, #1840] @ 3745fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3745dc │ │ │ │ + ldr r0, [pc, #1832] @ 374600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 3745e0 │ │ │ │ + ldr r0, [pc, #1824] @ 374604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 3745e4 │ │ │ │ + ldr r0, [pc, #1816] @ 374608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 3745e8 │ │ │ │ + ldr r0, [pc, #1808] @ 37460c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3745ec │ │ │ │ + ldr r0, [pc, #1800] @ 374610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3745f0 │ │ │ │ + ldr r0, [pc, #1792] @ 374614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 3745f4 │ │ │ │ + ldr r0, [pc, #1784] @ 374618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 3745f8 │ │ │ │ + ldr r0, [pc, #1776] @ 37461c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 3745fc │ │ │ │ + ldr r0, [pc, #1768] @ 374620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 374600 │ │ │ │ + ldr r0, [pc, #1760] @ 374624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 374604 │ │ │ │ + ldr r0, [pc, #1752] @ 374628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 374608 │ │ │ │ + ldr r0, [pc, #1744] @ 37462c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 37460c │ │ │ │ + ldr r0, [pc, #1736] @ 374630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 374610 │ │ │ │ + ldr r0, [pc, #1728] @ 374634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 374614 │ │ │ │ + ldr r0, [pc, #1720] @ 374638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 374618 │ │ │ │ + ldr r0, [pc, #1712] @ 37463c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 37461c │ │ │ │ + ldr r0, [pc, #1704] @ 374640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 374620 │ │ │ │ + ldr r0, [pc, #1696] @ 374644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 374624 │ │ │ │ + ldr r0, [pc, #1688] @ 374648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 374628 │ │ │ │ + ldr r0, [pc, #1680] @ 37464c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 37462c │ │ │ │ + ldr r0, [pc, #1672] @ 374650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 374630 │ │ │ │ + ldr r0, [pc, #1664] @ 374654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 374634 │ │ │ │ + ldr r0, [pc, #1656] @ 374658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 374638 │ │ │ │ + ldr r0, [pc, #1648] @ 37465c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 37463c │ │ │ │ + ldr r0, [pc, #1640] @ 374660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 374640 │ │ │ │ + ldr r0, [pc, #1632] @ 374664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 374644 │ │ │ │ + ldr r0, [pc, #1624] @ 374668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 374648 │ │ │ │ + ldr r0, [pc, #1616] @ 37466c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 37464c │ │ │ │ + ldr r0, [pc, #1608] @ 374670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 374650 │ │ │ │ + ldr r0, [pc, #1600] @ 374674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 374654 │ │ │ │ + ldr r0, [pc, #1592] @ 374678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 374658 │ │ │ │ + ldr r0, [pc, #1584] @ 37467c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 37465c │ │ │ │ + ldr r0, [pc, #1576] @ 374680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 374660 │ │ │ │ + ldr r0, [pc, #1568] @ 374684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 374664 │ │ │ │ + ldr r0, [pc, #1560] @ 374688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 374668 │ │ │ │ + ldr r0, [pc, #1552] @ 37468c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 37466c │ │ │ │ + ldr r0, [pc, #1544] @ 374690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 374670 │ │ │ │ + ldr r0, [pc, #1536] @ 374694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 374674 │ │ │ │ + ldr r0, [pc, #1528] @ 374698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 374678 │ │ │ │ + ldr r0, [pc, #1520] @ 37469c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 37467c │ │ │ │ + ldr r0, [pc, #1512] @ 3746a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 374680 │ │ │ │ + ldr r0, [pc, #1504] @ 3746a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 374684 │ │ │ │ + ldr r0, [pc, #1496] @ 3746a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 374688 │ │ │ │ + ldr r0, [pc, #1488] @ 3746ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 37468c │ │ │ │ + ldr r0, [pc, #1480] @ 3746b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 374690 │ │ │ │ + ldr r0, [pc, #1472] @ 3746b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 374694 │ │ │ │ + ldr r0, [pc, #1464] @ 3746b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 374698 │ │ │ │ + ldr r0, [pc, #1456] @ 3746bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 37469c │ │ │ │ + ldr r0, [pc, #1448] @ 3746c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3746a0 │ │ │ │ + ldr r0, [pc, #1440] @ 3746c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3746a4 │ │ │ │ + ldr r0, [pc, #1432] @ 3746c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3746a8 │ │ │ │ + ldr r0, [pc, #1424] @ 3746cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3746ac │ │ │ │ + ldr r0, [pc, #1416] @ 3746d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3746b0 │ │ │ │ + ldr r0, [pc, #1408] @ 3746d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3746b4 │ │ │ │ + ldr r0, [pc, #1400] @ 3746d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3746b8 │ │ │ │ + ldr r0, [pc, #1392] @ 3746dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3746bc │ │ │ │ + ldr r0, [pc, #1384] @ 3746e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3746c0 │ │ │ │ + ldr r0, [pc, #1376] @ 3746e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3746c4 │ │ │ │ + ldr r0, [pc, #1368] @ 3746e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3746c8 │ │ │ │ + ldr r0, [pc, #1360] @ 3746ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3746cc │ │ │ │ + ldr r0, [pc, #1352] @ 3746f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3746d0 │ │ │ │ + ldr r0, [pc, #1344] @ 3746f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3746d4 │ │ │ │ + ldr r0, [pc, #1336] @ 3746f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3746d8 │ │ │ │ + ldr r0, [pc, #1328] @ 3746fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3746dc │ │ │ │ + ldr r0, [pc, #1320] @ 374700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 3746e0 │ │ │ │ + ldr r0, [pc, #1312] @ 374704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 3746e4 │ │ │ │ + ldr r0, [pc, #1304] @ 374708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 3746e8 │ │ │ │ + ldr r0, [pc, #1296] @ 37470c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3746ec │ │ │ │ + ldr r0, [pc, #1288] @ 374710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3746f0 │ │ │ │ + ldr r0, [pc, #1280] @ 374714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3746f4 │ │ │ │ + ldr r0, [pc, #1272] @ 374718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3746f8 │ │ │ │ + ldr r0, [pc, #1264] @ 37471c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3746fc │ │ │ │ + ldr r0, [pc, #1256] @ 374720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 374700 │ │ │ │ + ldr r0, [pc, #1248] @ 374724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 374704 │ │ │ │ + ldr r0, [pc, #1240] @ 374728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 374708 │ │ │ │ + ldr r0, [pc, #1232] @ 37472c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 37470c │ │ │ │ + ldr r0, [pc, #1224] @ 374730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 374710 │ │ │ │ + ldr r0, [pc, #1216] @ 374734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 374714 │ │ │ │ + ldr r0, [pc, #1208] @ 374738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 374718 │ │ │ │ + ldr r0, [pc, #1200] @ 37473c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 37471c │ │ │ │ + ldr r0, [pc, #1192] @ 374740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 374720 │ │ │ │ + ldr r0, [pc, #1184] @ 374744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 374724 │ │ │ │ + ldr r0, [pc, #1176] @ 374748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 374728 │ │ │ │ + ldr r0, [pc, #1168] @ 37474c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 37472c │ │ │ │ + ldr r0, [pc, #1160] @ 374750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 374730 │ │ │ │ + ldr r0, [pc, #1152] @ 374754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 374734 │ │ │ │ + ldr r0, [pc, #1144] @ 374758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 374738 │ │ │ │ + ldr r0, [pc, #1136] @ 37475c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 37473c │ │ │ │ + ldr r0, [pc, #1128] @ 374760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 374740 │ │ │ │ + ldr r0, [pc, #1120] @ 374764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 374744 │ │ │ │ + ldr r0, [pc, #1112] @ 374768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 374748 │ │ │ │ + ldr r0, [pc, #1104] @ 37476c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 37474c │ │ │ │ + ldr r0, [pc, #1096] @ 374770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 374750 │ │ │ │ + ldr r0, [pc, #1088] @ 374774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 374754 │ │ │ │ + ldr r0, [pc, #1080] @ 374778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 374758 │ │ │ │ + ldr r0, [pc, #1072] @ 37477c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 37475c │ │ │ │ + ldr r0, [pc, #1064] @ 374780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 374760 │ │ │ │ + ldr r0, [pc, #1056] @ 374784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 374764 │ │ │ │ + ldr r0, [pc, #1048] @ 374788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 374768 │ │ │ │ + ldr r0, [pc, #1040] @ 37478c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 37476c │ │ │ │ + ldr r0, [pc, #1032] @ 374790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 374770 │ │ │ │ + ldr r0, [pc, #1024] @ 374794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 374774 │ │ │ │ + ldr r0, [pc, #1016] @ 374798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 374778 │ │ │ │ + ldr r0, [pc, #1008] @ 37479c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 37477c │ │ │ │ + ldr r0, [pc, #1000] @ 3747a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 374780 │ │ │ │ + ldr r0, [pc, #992] @ 3747a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 374784 │ │ │ │ + ldr r0, [pc, #984] @ 3747a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 374788 │ │ │ │ + ldr r0, [pc, #976] @ 3747ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 37478c │ │ │ │ + ldr r0, [pc, #968] @ 3747b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 374790 │ │ │ │ + ldr r0, [pc, #960] @ 3747b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 374794 │ │ │ │ + ldr r0, [pc, #952] @ 3747b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 374798 │ │ │ │ + ldr r0, [pc, #944] @ 3747bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 37479c │ │ │ │ + ldr r0, [pc, #936] @ 3747c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3747a0 │ │ │ │ + ldr r0, [pc, #928] @ 3747c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3747a4 │ │ │ │ + ldr r0, [pc, #920] @ 3747c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3747a8 │ │ │ │ + ldr r0, [pc, #912] @ 3747cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3747ac │ │ │ │ + ldr r0, [pc, #904] @ 3747d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 3747b0 │ │ │ │ + ldr r0, [pc, #896] @ 3747d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 3747b4 │ │ │ │ + ldr r0, [pc, #888] @ 3747d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 3747b8 │ │ │ │ + ldr r0, [pc, #880] @ 3747dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 3747bc │ │ │ │ + ldr r0, [pc, #872] @ 3747e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 3747c0 │ │ │ │ + ldr r0, [pc, #864] @ 3747e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3747c4 │ │ │ │ + ldr r0, [pc, #856] @ 3747e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3747c8 │ │ │ │ + ldr r0, [pc, #848] @ 3747ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3747cc │ │ │ │ + ldr r0, [pc, #840] @ 3747f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 3747d0 │ │ │ │ + ldr r0, [pc, #832] @ 3747f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 3747d4 │ │ │ │ + ldr r0, [pc, #824] @ 3747f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 3747d8 │ │ │ │ + ldr r0, [pc, #816] @ 3747fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x009eaaf4 │ │ │ │ - @ instruction: 0x009eaabc │ │ │ │ - addseq sl, lr, r4, lsl #21 │ │ │ │ - addseq sl, lr, ip, asr #20 │ │ │ │ - addseq sl, lr, ip, lsl sl │ │ │ │ - addseq sl, lr, ip, ror #19 │ │ │ │ - addseq sl, lr, r0, asr #19 │ │ │ │ - addseq sl, lr, r8, ror r9 │ │ │ │ - addseq sl, lr, r4, asr r9 │ │ │ │ - addseq sl, lr, r8, lsr #18 │ │ │ │ - @ instruction: 0x009ea8f4 │ │ │ │ - addseq sl, lr, r4, asr #17 │ │ │ │ - addseq sl, lr, ip, lsl #17 │ │ │ │ - addseq sl, lr, ip, ror #16 │ │ │ │ - addseq sl, lr, r8, lsr r8 │ │ │ │ - addseq sl, lr, r0, lsl #16 │ │ │ │ - addseq sl, lr, r0, ror #15 │ │ │ │ - addseq sl, lr, r0, asr #15 │ │ │ │ - umullseq sl, lr, r0, r7 │ │ │ │ - addseq sl, lr, r0, ror #14 │ │ │ │ - addseq sl, lr, r0, lsr r7 │ │ │ │ - @ instruction: 0x009ea6fc │ │ │ │ - addseq sl, lr, r4, asr #13 │ │ │ │ - umullseq sl, lr, r4, r6 │ │ │ │ - addseq sl, lr, r4, ror #12 │ │ │ │ - addseq sl, lr, ip, lsr #12 │ │ │ │ - addseq sl, lr, r0, lsl #12 │ │ │ │ - addseq sl, lr, ip, asr #11 │ │ │ │ - addseq sl, lr, r8, lsr #11 │ │ │ │ - addseq sl, lr, ip, lsl #11 │ │ │ │ - addseq sl, lr, ip, ror #10 │ │ │ │ - addseq r3, pc, r4, lsl #30 │ │ │ │ - addseq r3, pc, ip, lsl #28 │ │ │ │ - addseq r3, pc, ip, lsr #26 │ │ │ │ - addseq r3, pc, r0, ror #24 │ │ │ │ - @ instruction: 0x009f42d4 │ │ │ │ - @ instruction: 0x009f41f0 │ │ │ │ - addseq r4, pc, ip, lsl #2 │ │ │ │ - addseq r4, pc, r8, lsr #32 │ │ │ │ - addseq r3, pc, ip, asr #30 │ │ │ │ - addseq r3, pc, r0, ror lr @ │ │ │ │ - addseq r3, pc, ip, ror sp @ │ │ │ │ - addseq r3, pc, r0, lsr #25 │ │ │ │ - @ instruction: 0x009f3bd4 │ │ │ │ - addseq r4, pc, r4, asr #4 │ │ │ │ - addseq r4, pc, r0, ror #2 │ │ │ │ - addseq r4, pc, ip, ror r0 @ │ │ │ │ - umullseq r3, pc, r8, pc @ │ │ │ │ - addseq r3, pc, r0, asr #29 │ │ │ │ - @ instruction: 0x009f3ddc │ │ │ │ - addseq r3, pc, ip, ror #25 │ │ │ │ - addseq r3, pc, r4, lsl ip @ │ │ │ │ - addseq r3, pc, r8, asr #22 │ │ │ │ - @ instruction: 0x009f41b4 │ │ │ │ - ldrsbeq r4, [pc], r0 │ │ │ │ - addseq r3, pc, ip, ror #31 │ │ │ │ - addseq r3, pc, r8, lsl #30 │ │ │ │ - addseq r3, pc, r4, lsr lr @ │ │ │ │ - addseq r3, pc, r8, asr #26 │ │ │ │ + @ instruction: 0x009eaaf0 │ │ │ │ + @ instruction: 0x009eaab8 │ │ │ │ + addseq sl, lr, r0, lsl #21 │ │ │ │ + addseq sl, lr, r8, asr #20 │ │ │ │ + addseq sl, lr, r8, lsl sl │ │ │ │ + addseq sl, lr, r8, ror #19 │ │ │ │ + @ instruction: 0x009ea9bc │ │ │ │ + addseq sl, lr, r4, ror r9 │ │ │ │ + addseq sl, lr, r0, asr r9 │ │ │ │ + addseq sl, lr, r4, lsr #18 │ │ │ │ + @ instruction: 0x009ea8f0 │ │ │ │ + addseq sl, lr, r0, asr #17 │ │ │ │ + addseq sl, lr, r8, lsl #17 │ │ │ │ + addseq sl, lr, r8, ror #16 │ │ │ │ + addseq sl, lr, r4, lsr r8 │ │ │ │ + @ instruction: 0x009ea7fc │ │ │ │ + @ instruction: 0x009ea7dc │ │ │ │ + @ instruction: 0x009ea7bc │ │ │ │ + addseq sl, lr, ip, lsl #15 │ │ │ │ + addseq sl, lr, ip, asr r7 │ │ │ │ + addseq sl, lr, ip, lsr #14 │ │ │ │ + @ instruction: 0x009ea6f8 │ │ │ │ + addseq sl, lr, r0, asr #13 │ │ │ │ + umullseq sl, lr, r0, r6 │ │ │ │ + addseq sl, lr, r0, ror #12 │ │ │ │ + addseq sl, lr, r8, lsr #12 │ │ │ │ + @ instruction: 0x009ea5fc │ │ │ │ + addseq sl, lr, r8, asr #11 │ │ │ │ + addseq sl, lr, r4, lsr #11 │ │ │ │ + addseq sl, lr, r8, lsl #11 │ │ │ │ + addseq sl, lr, r8, ror #10 │ │ │ │ + addseq r3, pc, r0, lsl #30 │ │ │ │ + addseq r3, pc, r8, lsl #28 │ │ │ │ + addseq r3, pc, r8, lsr #26 │ │ │ │ addseq r3, pc, ip, asr ip @ │ │ │ │ - addseq r3, pc, r8, lsl #23 │ │ │ │ - @ instruction: 0x009f3abc │ │ │ │ - addseq r4, pc, r4, lsr #2 │ │ │ │ - addseq r4, pc, r0, asr #32 │ │ │ │ - addseq r3, pc, ip, asr pc @ │ │ │ │ - addseq r3, pc, r8, ror lr @ │ │ │ │ - addseq r3, pc, r8, lsr #27 │ │ │ │ - @ instruction: 0x009f3cb4 │ │ │ │ - addseq r3, pc, ip, asr #23 │ │ │ │ - @ instruction: 0x009f3afc │ │ │ │ - addseq r3, pc, r0, lsr sl @ │ │ │ │ - umullseq r4, pc, r4, r0 @ │ │ │ │ - @ instruction: 0x009f3fb0 │ │ │ │ - addseq r3, pc, ip, asr #29 │ │ │ │ - addseq r3, pc, r8, ror #27 │ │ │ │ - addseq r3, pc, ip, lsl sp @ │ │ │ │ - addseq r3, pc, r0, lsr #24 │ │ │ │ - addseq r3, pc, ip, lsr fp @ │ │ │ │ - addseq r3, pc, r0, ror sl @ │ │ │ │ - addseq r3, pc, r4, lsr #19 │ │ │ │ - addseq r3, pc, r0, ror r9 @ │ │ │ │ - addseq r3, pc, r4, ror #13 │ │ │ │ - addseq r3, pc, r0, lsr r9 @ │ │ │ │ - addseq r3, pc, r4, lsr #13 │ │ │ │ - @ instruction: 0x009f38f0 │ │ │ │ - addseq r3, pc, r4, ror #12 │ │ │ │ - @ instruction: 0x009f38b0 │ │ │ │ - addseq r3, pc, r4, lsr #12 │ │ │ │ - addseq r3, pc, r0, ror r8 @ │ │ │ │ - addseq r3, pc, r4, ror #11 │ │ │ │ - addseq r3, pc, r0, lsr r8 @ │ │ │ │ - addseq r3, pc, r4, lsr #11 │ │ │ │ - @ instruction: 0x009f37f0 │ │ │ │ - addseq r3, pc, r4, ror #10 │ │ │ │ - @ instruction: 0x009f37b0 │ │ │ │ - addseq r3, pc, r4, lsr #10 │ │ │ │ - addseq r3, pc, r0, ror r7 @ │ │ │ │ - addseq r3, pc, r4, ror #9 │ │ │ │ - addseq r3, pc, r0, lsr r7 @ │ │ │ │ - addseq r3, pc, r4, lsr #9 │ │ │ │ - @ instruction: 0x009f36f0 │ │ │ │ - addseq r3, pc, r4, ror #8 │ │ │ │ - @ instruction: 0x009f36b0 │ │ │ │ - addseq r3, pc, r4, lsr #8 │ │ │ │ - addseq r3, pc, r0, ror r6 @ │ │ │ │ - addseq r3, pc, r4, ror #7 │ │ │ │ - addseq r3, pc, r0, lsr r6 @ │ │ │ │ - addseq r3, pc, r4, lsr #7 │ │ │ │ - @ instruction: 0x009f35f0 │ │ │ │ - addseq r3, pc, r4, ror #6 │ │ │ │ - @ instruction: 0x009f35b0 │ │ │ │ - addseq r3, pc, r4, lsr #6 │ │ │ │ - @ instruction: 0x009f32f0 │ │ │ │ - addseq r3, pc, r4, rrx │ │ │ │ - @ instruction: 0x009f32b0 │ │ │ │ - addseq r3, pc, r4, lsr #32 │ │ │ │ - addseq r3, pc, r0, ror r2 @ │ │ │ │ - addseq r2, pc, r4, ror #31 │ │ │ │ - addseq r3, pc, r0, lsr r2 @ │ │ │ │ - addseq r2, pc, r4, lsr #31 │ │ │ │ - @ instruction: 0x009f31f0 │ │ │ │ - addseq r2, pc, r4, ror #30 │ │ │ │ - @ instruction: 0x009f31b0 │ │ │ │ - addseq r2, pc, r4, lsr #30 │ │ │ │ - addseq r3, pc, r0, ror r1 @ │ │ │ │ - addseq r2, pc, r4, ror #29 │ │ │ │ - addseq r3, pc, r0, lsr r1 @ │ │ │ │ - addseq r2, pc, r4, lsr #29 │ │ │ │ - ldrsheq r3, [pc], r0 │ │ │ │ - addseq r2, pc, r4, ror #28 │ │ │ │ - ldrheq r3, [pc], r0 │ │ │ │ - addseq r2, pc, r4, lsr #28 │ │ │ │ - addseq r3, pc, r0, ror r0 @ │ │ │ │ - addseq r2, pc, r4, ror #27 │ │ │ │ - addseq r3, pc, r0, lsr r0 @ │ │ │ │ - addseq r2, pc, r4, lsr #27 │ │ │ │ - @ instruction: 0x009f2ff0 │ │ │ │ - addseq r2, pc, r4, ror #26 │ │ │ │ - @ instruction: 0x009f2fb0 │ │ │ │ - addseq r2, pc, r4, lsr #26 │ │ │ │ - addseq r2, pc, r0, ror pc @ │ │ │ │ - addseq r2, pc, r4, ror #25 │ │ │ │ - addseq r2, pc, r0, lsr pc @ │ │ │ │ - addseq r2, pc, r4, lsr #25 │ │ │ │ - addseq r2, pc, r8, ror #24 │ │ │ │ - @ instruction: 0x009f2ad8 │ │ │ │ - addseq r2, pc, r8, lsr r9 @ │ │ │ │ - addseq r2, pc, r4, ror #15 │ │ │ │ - addseq r2, pc, r4, asr r6 @ │ │ │ │ - @ instruction: 0x009f24b4 │ │ │ │ - addseq r2, pc, ip, asr r3 @ │ │ │ │ - addseq r2, pc, r4, ror #23 │ │ │ │ - addseq r2, pc, r0, asr sl @ │ │ │ │ - @ instruction: 0x009f28bc │ │ │ │ - addseq r2, pc, r0, ror #14 │ │ │ │ - addseq r2, pc, ip, asr #11 │ │ │ │ - addseq r2, pc, r8, lsr r4 @ │ │ │ │ - @ instruction: 0x009f22d4 │ │ │ │ - addseq r2, pc, r0, ror #22 │ │ │ │ - addseq r0, pc, r0, lsl #2 │ │ │ │ - ldrheq r0, [pc], r8 │ │ │ │ - addseq r0, pc, r8, ror r0 @ │ │ │ │ - addseq r0, pc, r8, lsr r0 @ │ │ │ │ - @ instruction: 0x009efff8 │ │ │ │ - @ instruction: 0x009effd0 │ │ │ │ - addseq pc, lr, r8, lsr #31 │ │ │ │ - addseq pc, lr, r0, lsl #31 │ │ │ │ - addseq pc, lr, r8, asr pc @ │ │ │ │ - addseq pc, lr, r0, lsr pc @ │ │ │ │ - addseq pc, lr, r8, lsl #30 │ │ │ │ - addseq pc, lr, r0, ror #29 │ │ │ │ - @ instruction: 0x009efeb4 │ │ │ │ - addseq pc, lr, r8, lsl #29 │ │ │ │ - addseq pc, lr, ip, asr lr @ │ │ │ │ - addseq pc, lr, ip, lsr lr @ │ │ │ │ - addseq pc, lr, r4, lsl lr @ │ │ │ │ - @ instruction: 0x009efdf0 │ │ │ │ - @ instruction: 0x009efdbc │ │ │ │ - umullseq pc, lr, r4, sp @ │ │ │ │ - addseq pc, lr, r0, ror sp @ │ │ │ │ - addseq pc, lr, r0, asr #26 │ │ │ │ - addseq pc, lr, ip, lsl sp @ │ │ │ │ - @ instruction: 0x009efcf4 │ │ │ │ - addseq pc, lr, ip, asr #25 │ │ │ │ - addseq pc, lr, r4, lsr #25 │ │ │ │ - addseq pc, lr, ip, ror ip @ │ │ │ │ - addseq pc, lr, ip, asr #24 │ │ │ │ - addseq pc, lr, r8, lsr #24 │ │ │ │ - @ instruction: 0x009efbf8 │ │ │ │ - addseq pc, lr, r4, asr #23 │ │ │ │ - umullseq pc, lr, r8, fp @ │ │ │ │ - addseq pc, lr, ip, ror #22 │ │ │ │ - addseq pc, lr, r8, asr #22 │ │ │ │ - addseq pc, lr, r4, lsl fp @ │ │ │ │ - addseq pc, lr, r8, ror #21 │ │ │ │ - addseq pc, lr, r0, asr #21 │ │ │ │ - addseq pc, lr, r0, lsr #21 │ │ │ │ - addseq pc, lr, r4, ror sl @ │ │ │ │ - addseq pc, lr, r8, asr #20 │ │ │ │ - addseq pc, lr, ip, lsl sl @ │ │ │ │ - @ instruction: 0x009ef9f4 │ │ │ │ - addseq pc, lr, ip, asr #19 │ │ │ │ - addseq pc, lr, r4, lsr #19 │ │ │ │ - addseq pc, lr, r8, lsl #19 │ │ │ │ - addseq pc, lr, ip, lsl #6 │ │ │ │ - addseq pc, lr, r0, ror #5 │ │ │ │ - @ instruction: 0x009ef2b8 │ │ │ │ - umullseq pc, lr, r0, r2 @ │ │ │ │ - addseq pc, lr, r4, ror #4 │ │ │ │ - addseq pc, lr, r0, lsr r2 @ │ │ │ │ - @ instruction: 0x009ef1fc │ │ │ │ - addseq pc, lr, r8, asr #3 │ │ │ │ - umullseq pc, lr, r4, r1 @ │ │ │ │ - addseq pc, lr, r8, ror #2 │ │ │ │ - addseq pc, lr, r8, lsr r1 @ │ │ │ │ - addseq pc, lr, r0, lsl r1 @ │ │ │ │ - addseq pc, lr, ip, ror #1 │ │ │ │ - addseq pc, lr, r8, asr #1 │ │ │ │ - addseq pc, lr, r8, lsr #1 │ │ │ │ - addseq pc, lr, ip, ror r0 @ │ │ │ │ - addseq pc, lr, r8, asr r0 @ │ │ │ │ - addseq pc, lr, r4, lsr r0 @ │ │ │ │ - addseq pc, lr, r8 │ │ │ │ - @ instruction: 0x009eefd8 │ │ │ │ - addseq lr, lr, r8, lsr #31 │ │ │ │ - addseq lr, lr, ip, ror pc │ │ │ │ - addseq lr, lr, ip, asr #30 │ │ │ │ - addseq lr, lr, r0, lsr #30 │ │ │ │ - @ instruction: 0x009eeef4 │ │ │ │ - addseq lr, lr, r8, asr #29 │ │ │ │ - umullseq lr, lr, ip, lr @ │ │ │ │ - addseq lr, lr, r0, ror lr │ │ │ │ - addseq lr, lr, r0, asr #28 │ │ │ │ - addseq lr, lr, r4, lsl lr │ │ │ │ - addseq lr, lr, r8, ror #27 │ │ │ │ - @ instruction: 0x009eedbc │ │ │ │ - umullseq lr, lr, r4, sp @ │ │ │ │ - addseq lr, lr, ip, ror #26 │ │ │ │ - addseq lr, lr, r4, asr #26 │ │ │ │ - addseq lr, lr, r4, lsl sp │ │ │ │ - @ instruction: 0x009eecf0 │ │ │ │ - addseq lr, lr, r4, asr #25 │ │ │ │ - umullseq lr, lr, ip, ip @ │ │ │ │ - addseq lr, lr, r0, ror ip │ │ │ │ - addseq lr, lr, ip, asr #24 │ │ │ │ - addseq lr, lr, r8, lsr #24 │ │ │ │ - addseq lr, lr, r4, lsl #24 │ │ │ │ - @ instruction: 0x009eebd8 │ │ │ │ - @ instruction: 0x009eebb0 │ │ │ │ - addseq lr, lr, ip, ror fp │ │ │ │ - addseq lr, lr, r4, asr #22 │ │ │ │ - addseq lr, lr, r4, lsl fp │ │ │ │ - @ instruction: 0x009eeaf4 │ │ │ │ - @ instruction: 0x009eead4 │ │ │ │ - addseq lr, lr, r4, lsr #21 │ │ │ │ - addseq lr, lr, r8, ror sl │ │ │ │ - addseq lr, lr, ip, asr #20 │ │ │ │ - addseq lr, lr, r8, lsl sl │ │ │ │ - addseq lr, lr, r8, ror #19 │ │ │ │ - @ instruction: 0x009ee9b8 │ │ │ │ - addseq lr, lr, ip, lsl #19 │ │ │ │ - addseq lr, lr, r0, asr r9 │ │ │ │ - addseq lr, lr, ip, lsl r9 │ │ │ │ - @ instruction: 0x009ee8f4 │ │ │ │ - addseq lr, lr, r0, asr #17 │ │ │ │ - umullseq lr, lr, r0, r8 @ │ │ │ │ - addseq lr, lr, r8, ror #16 │ │ │ │ - addseq lr, lr, r0, asr #16 │ │ │ │ - addseq lr, lr, ip, lsl r8 │ │ │ │ - @ instruction: 0x009ee7f4 │ │ │ │ - @ instruction: 0x009ee7d0 │ │ │ │ - addseq lr, lr, r4, lsr #15 │ │ │ │ - addseq lr, lr, ip, ror r7 │ │ │ │ - addseq lr, lr, r8, asr r7 │ │ │ │ - addseq lr, lr, r0, lsr r7 │ │ │ │ - addseq lr, lr, r8, lsl #14 │ │ │ │ - addseq lr, lr, r0, ror #13 │ │ │ │ - @ instruction: 0x009ee6bc │ │ │ │ - umullseq lr, lr, ip, r6 @ │ │ │ │ - addseq lr, lr, ip, ror r6 │ │ │ │ - addseq lr, lr, ip, asr r6 │ │ │ │ - addseq lr, lr, ip, lsr r6 │ │ │ │ - addseq lr, lr, ip, lsl r6 │ │ │ │ - @ instruction: 0x009ee5fc │ │ │ │ - @ instruction: 0x009ee5dc │ │ │ │ - @ instruction: 0x009ee5bc │ │ │ │ - umullseq lr, lr, r0, r5 @ │ │ │ │ - addseq lr, lr, r0, ror #10 │ │ │ │ - addseq lr, lr, r8, lsr r5 │ │ │ │ - addseq lr, lr, r8, lsl #10 │ │ │ │ - addseq lr, lr, r0, ror #9 │ │ │ │ - @ instruction: 0x009ee4b0 │ │ │ │ - addseq lr, lr, r0, lsl #9 │ │ │ │ - addseq lr, lr, r8, asr r4 │ │ │ │ - addseq lr, lr, r8, lsr #8 │ │ │ │ - @ instruction: 0x009ee3f4 │ │ │ │ - addseq lr, lr, r0, asr #7 │ │ │ │ - umullseq lr, lr, r4, r3 @ │ │ │ │ - addseq lr, lr, r8, ror #6 │ │ │ │ - addseq lr, lr, r0, asr #6 │ │ │ │ - addseq lr, lr, r4, lsl r3 │ │ │ │ - addseq lr, lr, ip, ror #5 │ │ │ │ - addseq lr, lr, r4, asr #5 │ │ │ │ - addseq lr, lr, r0, lsr #5 │ │ │ │ - addseq lr, lr, ip, ror r2 │ │ │ │ - addseq lr, lr, r8, asr r2 │ │ │ │ - addseq lr, lr, r0, lsr r2 │ │ │ │ - addseq lr, lr, r8, lsl #4 │ │ │ │ - @ instruction: 0x009ee1d8 │ │ │ │ - @ instruction: 0x009ee1b4 │ │ │ │ - umullseq lr, lr, r0, r1 @ │ │ │ │ - addseq lr, lr, r0, ror #2 │ │ │ │ - addseq lr, lr, r8, lsr #2 │ │ │ │ - ldrsbeq lr, [lr], ip │ │ │ │ - addseq lr, lr, ip, lsl #1 │ │ │ │ - addseq lr, lr, r8, rrx │ │ │ │ - addseq lr, lr, r4, asr #32 │ │ │ │ - addseq lr, lr, r0, lsr #32 │ │ │ │ - @ instruction: 0x009edff8 │ │ │ │ - addseq sp, lr, ip, asr #31 │ │ │ │ - addseq sp, lr, r8, lsl #31 │ │ │ │ - addseq sp, lr, ip, lsr pc │ │ │ │ - addseq sp, lr, r4, lsl #30 │ │ │ │ - @ instruction: 0x009eded4 │ │ │ │ - addseq sp, lr, r8, lsr #29 │ │ │ │ - addseq sp, lr, r8, lsl #29 │ │ │ │ - addseq sp, lr, r0, ror #28 │ │ │ │ - addseq sp, lr, ip, lsr lr │ │ │ │ - addseq sp, lr, r8, lsl lr │ │ │ │ - @ instruction: 0x009eddf4 │ │ │ │ - addseq sp, lr, r4, asr #27 │ │ │ │ - addseq sp, lr, r0, lsr #27 │ │ │ │ - addseq sp, lr, ip, asr sp │ │ │ │ - addseq sp, lr, ip, lsl sp │ │ │ │ - addseq sp, lr, ip, ror #25 │ │ │ │ - @ instruction: 0x009edcbc │ │ │ │ - addseq sp, lr, ip, lsl #25 │ │ │ │ - addseq sp, lr, ip, asr ip │ │ │ │ - addseq sp, lr, ip, lsr #24 │ │ │ │ - @ instruction: 0x009edbfc │ │ │ │ - addseq sp, lr, ip, asr #23 │ │ │ │ - umullseq sp, lr, ip, fp │ │ │ │ - addseq sp, lr, ip, ror #22 │ │ │ │ - addseq sp, lr, ip, lsr fp │ │ │ │ - addseq sp, lr, ip, lsl #22 │ │ │ │ - @ instruction: 0x009edadc │ │ │ │ - addseq sp, lr, ip, lsr #21 │ │ │ │ - addseq sp, lr, ip, ror sl │ │ │ │ - addseq sp, lr, ip, asr #20 │ │ │ │ - addseq sp, lr, ip, lsl sl │ │ │ │ - addseq sp, lr, ip, ror #19 │ │ │ │ - @ instruction: 0x009ed9bc │ │ │ │ - addseq sp, lr, ip, lsl #19 │ │ │ │ - addseq sp, lr, ip, asr r9 │ │ │ │ - addseq sp, lr, ip, lsr #18 │ │ │ │ - @ instruction: 0x009ed8fc │ │ │ │ - addseq sp, lr, ip, asr #17 │ │ │ │ - umullseq sp, lr, ip, r8 │ │ │ │ - addseq sp, lr, ip, ror #16 │ │ │ │ - addseq sp, lr, ip, lsr r8 │ │ │ │ - addseq sp, lr, ip, lsl #16 │ │ │ │ - @ instruction: 0x009ed7dc │ │ │ │ - addseq sp, lr, ip, lsr #15 │ │ │ │ - addseq sp, lr, ip, ror r7 │ │ │ │ - addseq sp, lr, ip, asr #14 │ │ │ │ - addseq sp, lr, ip, lsl r7 │ │ │ │ - @ instruction: 0x009ed6f4 │ │ │ │ - addseq sp, lr, ip, asr #13 │ │ │ │ - umullseq sp, lr, ip, r6 │ │ │ │ - addseq sp, lr, r4, ror r6 │ │ │ │ - addseq sp, lr, r0, asr r6 │ │ │ │ - addseq sp, lr, r4, lsr #12 │ │ │ │ - @ instruction: 0x009ed5fc │ │ │ │ - addseq sp, lr, ip, lsr #11 │ │ │ │ - addseq sp, lr, ip, ror r5 │ │ │ │ - addseq sp, lr, ip, asr r5 │ │ │ │ - addseq sp, lr, r4, lsr #10 │ │ │ │ - @ instruction: 0x009ed4f0 │ │ │ │ - @ instruction: 0x009ed4bc │ │ │ │ - addseq sp, lr, r4, lsl #9 │ │ │ │ - addseq sp, lr, ip, asr #8 │ │ │ │ - addseq sp, lr, r4, lsl r4 │ │ │ │ - @ instruction: 0x009ed3f0 │ │ │ │ - addseq sp, lr, ip, asr #7 │ │ │ │ - addseq sp, lr, r8, lsr #7 │ │ │ │ - addseq sp, lr, r4, lsl #7 │ │ │ │ - addseq sp, lr, r0, ror #6 │ │ │ │ - addseq sp, lr, ip, lsr r3 │ │ │ │ - addseq sp, lr, r8, lsl r3 │ │ │ │ - @ instruction: 0x009ed2f4 │ │ │ │ - @ instruction: 0x009ed2d0 │ │ │ │ - addseq sp, lr, ip, lsr #5 │ │ │ │ - addseq sp, lr, r8, lsl #5 │ │ │ │ - addseq sp, lr, r4, ror #4 │ │ │ │ - addseq sp, lr, r0, asr #4 │ │ │ │ - addseq sp, lr, ip, lsl r2 │ │ │ │ - @ instruction: 0x009ed1f8 │ │ │ │ - @ instruction: 0x009ed1d4 │ │ │ │ - addseq sp, lr, r0, lsr #3 │ │ │ │ - addseq sp, lr, r8, ror #2 │ │ │ │ - addseq sp, lr, r4, lsr r1 │ │ │ │ - ldrsheq sp, [lr], ip │ │ │ │ - addseq sp, lr, r4, asr #1 │ │ │ │ - umullseq sp, lr, r0, r0 │ │ │ │ - addseq sp, lr, r0, rrx │ │ │ │ - addseq sp, lr, r0, lsr r0 │ │ │ │ - @ instruction: 0x009ecff4 │ │ │ │ - addseq ip, lr, r4, asr #31 │ │ │ │ - umullseq ip, lr, r4, pc @ │ │ │ │ - ldr r0, [pc, #-828] @ 3747dc │ │ │ │ + @ instruction: 0x009f42d0 │ │ │ │ + addseq r4, pc, ip, ror #3 │ │ │ │ + addseq r4, pc, r8, lsl #2 │ │ │ │ + addseq r4, pc, r4, lsr #32 │ │ │ │ + addseq r3, pc, r8, asr #30 │ │ │ │ + addseq r3, pc, ip, ror #28 │ │ │ │ + addseq r3, pc, r8, ror sp @ │ │ │ │ + umullseq r3, pc, ip, ip @ │ │ │ │ + @ instruction: 0x009f3bd0 │ │ │ │ + addseq r4, pc, r0, asr #4 │ │ │ │ + addseq r4, pc, ip, asr r1 @ │ │ │ │ + addseq r4, pc, r8, ror r0 @ │ │ │ │ + umullseq r3, pc, r4, pc @ │ │ │ │ + @ instruction: 0x009f3ebc │ │ │ │ + @ instruction: 0x009f3dd8 │ │ │ │ + addseq r3, pc, r8, ror #25 │ │ │ │ + addseq r3, pc, r0, lsl ip @ │ │ │ │ + addseq r3, pc, r4, asr #22 │ │ │ │ + @ instruction: 0x009f41b0 │ │ │ │ + addseq r4, pc, ip, asr #1 │ │ │ │ + addseq r3, pc, r8, ror #31 │ │ │ │ + addseq r3, pc, r4, lsl #30 │ │ │ │ + addseq r3, pc, r0, lsr lr @ │ │ │ │ + addseq r3, pc, r4, asr #26 │ │ │ │ + addseq r3, pc, r8, asr ip @ │ │ │ │ + addseq r3, pc, r4, lsl #23 │ │ │ │ + @ instruction: 0x009f3ab8 │ │ │ │ + addseq r4, pc, r0, lsr #2 │ │ │ │ + addseq r4, pc, ip, lsr r0 @ │ │ │ │ + addseq r3, pc, r8, asr pc @ │ │ │ │ + addseq r3, pc, r4, ror lr @ │ │ │ │ + addseq r3, pc, r4, lsr #27 │ │ │ │ + @ instruction: 0x009f3cb0 │ │ │ │ + addseq r3, pc, r8, asr #23 │ │ │ │ + @ instruction: 0x009f3af8 │ │ │ │ + addseq r3, pc, ip, lsr #20 │ │ │ │ + umullseq r4, pc, r0, r0 @ │ │ │ │ + addseq r3, pc, ip, lsr #31 │ │ │ │ + addseq r3, pc, r8, asr #29 │ │ │ │ + addseq r3, pc, r4, ror #27 │ │ │ │ + addseq r3, pc, r8, lsl sp @ │ │ │ │ + addseq r3, pc, ip, lsl ip @ │ │ │ │ + addseq r3, pc, r8, lsr fp @ │ │ │ │ + addseq r3, pc, ip, ror #20 │ │ │ │ + addseq r3, pc, r0, lsr #19 │ │ │ │ + addseq r3, pc, ip, ror #18 │ │ │ │ + addseq r3, pc, r0, ror #13 │ │ │ │ + addseq r3, pc, ip, lsr #18 │ │ │ │ + addseq r3, pc, r0, lsr #13 │ │ │ │ + addseq r3, pc, ip, ror #17 │ │ │ │ + addseq r3, pc, r0, ror #12 │ │ │ │ + addseq r3, pc, ip, lsr #17 │ │ │ │ + addseq r3, pc, r0, lsr #12 │ │ │ │ + addseq r3, pc, ip, ror #16 │ │ │ │ + addseq r3, pc, r0, ror #11 │ │ │ │ + addseq r3, pc, ip, lsr #16 │ │ │ │ + addseq r3, pc, r0, lsr #11 │ │ │ │ + addseq r3, pc, ip, ror #15 │ │ │ │ + addseq r3, pc, r0, ror #10 │ │ │ │ + addseq r3, pc, ip, lsr #15 │ │ │ │ + addseq r3, pc, r0, lsr #10 │ │ │ │ + addseq r3, pc, ip, ror #14 │ │ │ │ + addseq r3, pc, r0, ror #9 │ │ │ │ + addseq r3, pc, ip, lsr #14 │ │ │ │ + addseq r3, pc, r0, lsr #9 │ │ │ │ + addseq r3, pc, ip, ror #13 │ │ │ │ + addseq r3, pc, r0, ror #8 │ │ │ │ + addseq r3, pc, ip, lsr #13 │ │ │ │ + addseq r3, pc, r0, lsr #8 │ │ │ │ + addseq r3, pc, ip, ror #12 │ │ │ │ + addseq r3, pc, r0, ror #7 │ │ │ │ + addseq r3, pc, ip, lsr #12 │ │ │ │ + addseq r3, pc, r0, lsr #7 │ │ │ │ + addseq r3, pc, ip, ror #11 │ │ │ │ + addseq r3, pc, r0, ror #6 │ │ │ │ + addseq r3, pc, ip, lsr #11 │ │ │ │ + addseq r3, pc, r0, lsr #6 │ │ │ │ + addseq r3, pc, ip, ror #5 │ │ │ │ + addseq r3, pc, r0, rrx │ │ │ │ + addseq r3, pc, ip, lsr #5 │ │ │ │ + addseq r3, pc, r0, lsr #32 │ │ │ │ + addseq r3, pc, ip, ror #4 │ │ │ │ + addseq r2, pc, r0, ror #31 │ │ │ │ + addseq r3, pc, ip, lsr #4 │ │ │ │ + addseq r2, pc, r0, lsr #31 │ │ │ │ + addseq r3, pc, ip, ror #3 │ │ │ │ + addseq r2, pc, r0, ror #30 │ │ │ │ + addseq r3, pc, ip, lsr #3 │ │ │ │ + addseq r2, pc, r0, lsr #30 │ │ │ │ + addseq r3, pc, ip, ror #2 │ │ │ │ + addseq r2, pc, r0, ror #29 │ │ │ │ + addseq r3, pc, ip, lsr #2 │ │ │ │ + addseq r2, pc, r0, lsr #29 │ │ │ │ + addseq r3, pc, ip, ror #1 │ │ │ │ + addseq r2, pc, r0, ror #28 │ │ │ │ + addseq r3, pc, ip, lsr #1 │ │ │ │ + addseq r2, pc, r0, lsr #28 │ │ │ │ + addseq r3, pc, ip, rrx │ │ │ │ + addseq r2, pc, r0, ror #27 │ │ │ │ + addseq r3, pc, ip, lsr #32 │ │ │ │ + addseq r2, pc, r0, lsr #27 │ │ │ │ + addseq r2, pc, ip, ror #31 │ │ │ │ + addseq r2, pc, r0, ror #26 │ │ │ │ + addseq r2, pc, ip, lsr #31 │ │ │ │ + addseq r2, pc, r0, lsr #26 │ │ │ │ + addseq r2, pc, ip, ror #30 │ │ │ │ + addseq r2, pc, r0, ror #25 │ │ │ │ + addseq r2, pc, ip, lsr #30 │ │ │ │ + addseq r2, pc, r0, lsr #25 │ │ │ │ + addseq r2, pc, r4, ror #24 │ │ │ │ + @ instruction: 0x009f2ad4 │ │ │ │ + addseq r2, pc, r4, lsr r9 @ │ │ │ │ + addseq r2, pc, r0, ror #15 │ │ │ │ + addseq r2, pc, r0, asr r6 @ │ │ │ │ + @ instruction: 0x009f24b0 │ │ │ │ + addseq r2, pc, r8, asr r3 @ │ │ │ │ + addseq r2, pc, r0, ror #23 │ │ │ │ + addseq r2, pc, ip, asr #20 │ │ │ │ + @ instruction: 0x009f28b8 │ │ │ │ + addseq r2, pc, ip, asr r7 @ │ │ │ │ + addseq r2, pc, r8, asr #11 │ │ │ │ + addseq r2, pc, r4, lsr r4 @ │ │ │ │ + @ instruction: 0x009f22d0 │ │ │ │ + addseq r2, pc, ip, asr fp @ │ │ │ │ + ldrsheq r0, [pc], ip │ │ │ │ + ldrheq r0, [pc], r4 │ │ │ │ + addseq r0, pc, r4, ror r0 @ │ │ │ │ + addseq r0, pc, r4, lsr r0 @ │ │ │ │ + @ instruction: 0x009efff4 │ │ │ │ + addseq pc, lr, ip, asr #31 │ │ │ │ + addseq pc, lr, r4, lsr #31 │ │ │ │ + addseq pc, lr, ip, ror pc @ │ │ │ │ + addseq pc, lr, r4, asr pc @ │ │ │ │ + addseq pc, lr, ip, lsr #30 │ │ │ │ + addseq pc, lr, r4, lsl #30 │ │ │ │ + @ instruction: 0x009efedc │ │ │ │ + @ instruction: 0x009efeb0 │ │ │ │ + addseq pc, lr, r4, lsl #29 │ │ │ │ + addseq pc, lr, r8, asr lr @ │ │ │ │ + addseq pc, lr, r8, lsr lr @ │ │ │ │ + addseq pc, lr, r0, lsl lr @ │ │ │ │ + addseq pc, lr, ip, ror #27 │ │ │ │ + @ instruction: 0x009efdb8 │ │ │ │ + umullseq pc, lr, r0, sp @ │ │ │ │ + addseq pc, lr, ip, ror #26 │ │ │ │ + addseq pc, lr, ip, lsr sp @ │ │ │ │ + addseq pc, lr, r8, lsl sp @ │ │ │ │ + @ instruction: 0x009efcf0 │ │ │ │ + addseq pc, lr, r8, asr #25 │ │ │ │ + addseq pc, lr, r0, lsr #25 │ │ │ │ + addseq pc, lr, r8, ror ip @ │ │ │ │ + addseq pc, lr, r8, asr #24 │ │ │ │ + addseq pc, lr, r4, lsr #24 │ │ │ │ + @ instruction: 0x009efbf4 │ │ │ │ + addseq pc, lr, r0, asr #23 │ │ │ │ + umullseq pc, lr, r4, fp @ │ │ │ │ + addseq pc, lr, r8, ror #22 │ │ │ │ + addseq pc, lr, r4, asr #22 │ │ │ │ + addseq pc, lr, r0, lsl fp @ │ │ │ │ + addseq pc, lr, r4, ror #21 │ │ │ │ + @ instruction: 0x009efabc │ │ │ │ + umullseq pc, lr, ip, sl @ │ │ │ │ + addseq pc, lr, r0, ror sl @ │ │ │ │ + addseq pc, lr, r4, asr #20 │ │ │ │ + addseq pc, lr, r8, lsl sl @ │ │ │ │ + @ instruction: 0x009ef9f0 │ │ │ │ + addseq pc, lr, r8, asr #19 │ │ │ │ + addseq pc, lr, r0, lsr #19 │ │ │ │ + addseq pc, lr, r4, lsl #19 │ │ │ │ + addseq pc, lr, r8, lsl #6 │ │ │ │ + @ instruction: 0x009ef2dc │ │ │ │ + @ instruction: 0x009ef2b4 │ │ │ │ + addseq pc, lr, ip, lsl #5 │ │ │ │ + addseq pc, lr, r0, ror #4 │ │ │ │ + addseq pc, lr, ip, lsr #4 │ │ │ │ + @ instruction: 0x009ef1f8 │ │ │ │ + addseq pc, lr, r4, asr #3 │ │ │ │ + umullseq pc, lr, r0, r1 @ │ │ │ │ + addseq pc, lr, r4, ror #2 │ │ │ │ + addseq pc, lr, r4, lsr r1 @ │ │ │ │ + addseq pc, lr, ip, lsl #2 │ │ │ │ + addseq pc, lr, r8, ror #1 │ │ │ │ + addseq pc, lr, r4, asr #1 │ │ │ │ + addseq pc, lr, r4, lsr #1 │ │ │ │ + addseq pc, lr, r8, ror r0 @ │ │ │ │ + addseq pc, lr, r4, asr r0 @ │ │ │ │ + addseq pc, lr, r0, lsr r0 @ │ │ │ │ + addseq pc, lr, r4 │ │ │ │ + @ instruction: 0x009eefd4 │ │ │ │ + addseq lr, lr, r4, lsr #31 │ │ │ │ + addseq lr, lr, r8, ror pc │ │ │ │ + addseq lr, lr, r8, asr #30 │ │ │ │ + addseq lr, lr, ip, lsl pc │ │ │ │ + @ instruction: 0x009eeef0 │ │ │ │ + addseq lr, lr, r4, asr #29 │ │ │ │ + umullseq lr, lr, r8, lr @ │ │ │ │ + addseq lr, lr, ip, ror #28 │ │ │ │ + addseq lr, lr, ip, lsr lr │ │ │ │ + addseq lr, lr, r0, lsl lr │ │ │ │ + addseq lr, lr, r4, ror #27 │ │ │ │ + @ instruction: 0x009eedb8 │ │ │ │ + umullseq lr, lr, r0, sp @ │ │ │ │ + addseq lr, lr, r8, ror #26 │ │ │ │ + addseq lr, lr, r0, asr #26 │ │ │ │ + addseq lr, lr, r0, lsl sp │ │ │ │ + addseq lr, lr, ip, ror #25 │ │ │ │ + addseq lr, lr, r0, asr #25 │ │ │ │ + umullseq lr, lr, r8, ip @ │ │ │ │ + addseq lr, lr, ip, ror #24 │ │ │ │ + addseq lr, lr, r8, asr #24 │ │ │ │ + addseq lr, lr, r4, lsr #24 │ │ │ │ + addseq lr, lr, r0, lsl #24 │ │ │ │ + @ instruction: 0x009eebd4 │ │ │ │ + addseq lr, lr, ip, lsr #23 │ │ │ │ + addseq lr, lr, r8, ror fp │ │ │ │ + addseq lr, lr, r0, asr #22 │ │ │ │ + addseq lr, lr, r0, lsl fp │ │ │ │ + @ instruction: 0x009eeaf0 │ │ │ │ + @ instruction: 0x009eead0 │ │ │ │ + addseq lr, lr, r0, lsr #21 │ │ │ │ + addseq lr, lr, r4, ror sl │ │ │ │ + addseq lr, lr, r8, asr #20 │ │ │ │ + addseq lr, lr, r4, lsl sl │ │ │ │ + addseq lr, lr, r4, ror #19 │ │ │ │ + @ instruction: 0x009ee9b4 │ │ │ │ + addseq lr, lr, r8, lsl #19 │ │ │ │ + addseq lr, lr, ip, asr #18 │ │ │ │ + addseq lr, lr, r8, lsl r9 │ │ │ │ + @ instruction: 0x009ee8f0 │ │ │ │ + @ instruction: 0x009ee8bc │ │ │ │ + addseq lr, lr, ip, lsl #17 │ │ │ │ + addseq lr, lr, r4, ror #16 │ │ │ │ + addseq lr, lr, ip, lsr r8 │ │ │ │ + addseq lr, lr, r8, lsl r8 │ │ │ │ + @ instruction: 0x009ee7f0 │ │ │ │ + addseq lr, lr, ip, asr #15 │ │ │ │ + addseq lr, lr, r0, lsr #15 │ │ │ │ + addseq lr, lr, r8, ror r7 │ │ │ │ + addseq lr, lr, r4, asr r7 │ │ │ │ + addseq lr, lr, ip, lsr #14 │ │ │ │ + addseq lr, lr, r4, lsl #14 │ │ │ │ + @ instruction: 0x009ee6dc │ │ │ │ + @ instruction: 0x009ee6b8 │ │ │ │ + umullseq lr, lr, r8, r6 @ │ │ │ │ + addseq lr, lr, r8, ror r6 │ │ │ │ + addseq lr, lr, r8, asr r6 │ │ │ │ + addseq lr, lr, r8, lsr r6 │ │ │ │ + addseq lr, lr, r8, lsl r6 │ │ │ │ + @ instruction: 0x009ee5f8 │ │ │ │ + @ instruction: 0x009ee5d8 │ │ │ │ + @ instruction: 0x009ee5b8 │ │ │ │ + addseq lr, lr, ip, lsl #11 │ │ │ │ + addseq lr, lr, ip, asr r5 │ │ │ │ + addseq lr, lr, r4, lsr r5 │ │ │ │ + addseq lr, lr, r4, lsl #10 │ │ │ │ + @ instruction: 0x009ee4dc │ │ │ │ + addseq lr, lr, ip, lsr #9 │ │ │ │ + addseq lr, lr, ip, ror r4 │ │ │ │ + addseq lr, lr, r4, asr r4 │ │ │ │ + addseq lr, lr, r4, lsr #8 │ │ │ │ + @ instruction: 0x009ee3f0 │ │ │ │ + @ instruction: 0x009ee3bc │ │ │ │ + umullseq lr, lr, r0, r3 @ │ │ │ │ + addseq lr, lr, r4, ror #6 │ │ │ │ + addseq lr, lr, ip, lsr r3 │ │ │ │ + addseq lr, lr, r0, lsl r3 │ │ │ │ + addseq lr, lr, r8, ror #5 │ │ │ │ + addseq lr, lr, r0, asr #5 │ │ │ │ + umullseq lr, lr, ip, r2 @ │ │ │ │ + addseq lr, lr, r8, ror r2 │ │ │ │ + addseq lr, lr, r4, asr r2 │ │ │ │ + addseq lr, lr, ip, lsr #4 │ │ │ │ + addseq lr, lr, r4, lsl #4 │ │ │ │ + @ instruction: 0x009ee1d4 │ │ │ │ + @ instruction: 0x009ee1b0 │ │ │ │ + addseq lr, lr, ip, lsl #3 │ │ │ │ + addseq lr, lr, ip, asr r1 │ │ │ │ + addseq lr, lr, r4, lsr #2 │ │ │ │ + ldrsbeq lr, [lr], r8 │ │ │ │ + addseq lr, lr, r8, lsl #1 │ │ │ │ + addseq lr, lr, r4, rrx │ │ │ │ + addseq lr, lr, r0, asr #32 │ │ │ │ + addseq lr, lr, ip, lsl r0 │ │ │ │ + @ instruction: 0x009edff4 │ │ │ │ + addseq sp, lr, r8, asr #31 │ │ │ │ + addseq sp, lr, r4, lsl #31 │ │ │ │ + addseq sp, lr, r8, lsr pc │ │ │ │ + addseq sp, lr, r0, lsl #30 │ │ │ │ + @ instruction: 0x009eded0 │ │ │ │ + addseq sp, lr, r4, lsr #29 │ │ │ │ + addseq sp, lr, r4, lsl #29 │ │ │ │ + addseq sp, lr, ip, asr lr │ │ │ │ + addseq sp, lr, r8, lsr lr │ │ │ │ + addseq sp, lr, r4, lsl lr │ │ │ │ + @ instruction: 0x009eddf0 │ │ │ │ + addseq sp, lr, r0, asr #27 │ │ │ │ + umullseq sp, lr, ip, sp │ │ │ │ + addseq sp, lr, r8, asr sp │ │ │ │ + addseq sp, lr, r8, lsl sp │ │ │ │ + addseq sp, lr, r8, ror #25 │ │ │ │ + @ instruction: 0x009edcb8 │ │ │ │ + addseq sp, lr, r8, lsl #25 │ │ │ │ + addseq sp, lr, r8, asr ip │ │ │ │ + addseq sp, lr, r8, lsr #24 │ │ │ │ + @ instruction: 0x009edbf8 │ │ │ │ + addseq sp, lr, r8, asr #23 │ │ │ │ + umullseq sp, lr, r8, fp │ │ │ │ + addseq sp, lr, r8, ror #22 │ │ │ │ + addseq sp, lr, r8, lsr fp │ │ │ │ + addseq sp, lr, r8, lsl #22 │ │ │ │ + @ instruction: 0x009edad8 │ │ │ │ + addseq sp, lr, r8, lsr #21 │ │ │ │ + addseq sp, lr, r8, ror sl │ │ │ │ + addseq sp, lr, r8, asr #20 │ │ │ │ + addseq sp, lr, r8, lsl sl │ │ │ │ + addseq sp, lr, r8, ror #19 │ │ │ │ + @ instruction: 0x009ed9b8 │ │ │ │ + addseq sp, lr, r8, lsl #19 │ │ │ │ + addseq sp, lr, r8, asr r9 │ │ │ │ + addseq sp, lr, r8, lsr #18 │ │ │ │ + @ instruction: 0x009ed8f8 │ │ │ │ + addseq sp, lr, r8, asr #17 │ │ │ │ + umullseq sp, lr, r8, r8 │ │ │ │ + addseq sp, lr, r8, ror #16 │ │ │ │ + addseq sp, lr, r8, lsr r8 │ │ │ │ + addseq sp, lr, r8, lsl #16 │ │ │ │ + @ instruction: 0x009ed7d8 │ │ │ │ + addseq sp, lr, r8, lsr #15 │ │ │ │ + addseq sp, lr, r8, ror r7 │ │ │ │ + addseq sp, lr, r8, asr #14 │ │ │ │ + addseq sp, lr, r8, lsl r7 │ │ │ │ + @ instruction: 0x009ed6f0 │ │ │ │ + addseq sp, lr, r8, asr #13 │ │ │ │ + umullseq sp, lr, r8, r6 │ │ │ │ + addseq sp, lr, r0, ror r6 │ │ │ │ + addseq sp, lr, ip, asr #12 │ │ │ │ + addseq sp, lr, r0, lsr #12 │ │ │ │ + @ instruction: 0x009ed5f8 │ │ │ │ + addseq sp, lr, r8, lsr #11 │ │ │ │ + addseq sp, lr, r8, ror r5 │ │ │ │ + addseq sp, lr, r8, asr r5 │ │ │ │ + addseq sp, lr, r0, lsr #10 │ │ │ │ + addseq sp, lr, ip, ror #9 │ │ │ │ + @ instruction: 0x009ed4b8 │ │ │ │ + addseq sp, lr, r0, lsl #9 │ │ │ │ + addseq sp, lr, r8, asr #8 │ │ │ │ + addseq sp, lr, r0, lsl r4 │ │ │ │ + addseq sp, lr, ip, ror #7 │ │ │ │ + addseq sp, lr, r8, asr #7 │ │ │ │ + addseq sp, lr, r4, lsr #7 │ │ │ │ + addseq sp, lr, r0, lsl #7 │ │ │ │ + addseq sp, lr, ip, asr r3 │ │ │ │ + addseq sp, lr, r8, lsr r3 │ │ │ │ + addseq sp, lr, r4, lsl r3 │ │ │ │ + @ instruction: 0x009ed2f0 │ │ │ │ + addseq sp, lr, ip, asr #5 │ │ │ │ + addseq sp, lr, r8, lsr #5 │ │ │ │ + addseq sp, lr, r4, lsl #5 │ │ │ │ + addseq sp, lr, r0, ror #4 │ │ │ │ + addseq sp, lr, ip, lsr r2 │ │ │ │ + addseq sp, lr, r8, lsl r2 │ │ │ │ + @ instruction: 0x009ed1f4 │ │ │ │ + @ instruction: 0x009ed1d0 │ │ │ │ + umullseq sp, lr, ip, r1 │ │ │ │ + addseq sp, lr, r4, ror #2 │ │ │ │ + addseq sp, lr, r0, lsr r1 │ │ │ │ + ldrsheq sp, [lr], r8 │ │ │ │ + addseq sp, lr, r0, asr #1 │ │ │ │ + addseq sp, lr, ip, lsl #1 │ │ │ │ + addseq sp, lr, ip, asr r0 │ │ │ │ + addseq sp, lr, ip, lsr #32 │ │ │ │ + @ instruction: 0x009ecff0 │ │ │ │ + addseq ip, lr, r0, asr #31 │ │ │ │ + umullseq ip, lr, r0, pc @ │ │ │ │ + ldr r0, [pc, #-828] @ 374800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3747e0 │ │ │ │ + ldr r0, [pc, #-836] @ 374804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3747e4 │ │ │ │ + ldr r0, [pc, #-844] @ 374808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3747e8 │ │ │ │ + ldr r0, [pc, #-852] @ 37480c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3747ec │ │ │ │ + ldr r0, [pc, #-860] @ 374810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 3747f0 │ │ │ │ + ldr r0, [pc, #-868] @ 374814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 3747f4 │ │ │ │ + ldr r0, [pc, #-876] @ 374818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3747f8 │ │ │ │ + ldr r0, [pc, #-884] @ 37481c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3747fc │ │ │ │ + ldr r0, [pc, #-892] @ 374820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 374800 │ │ │ │ + ldr r0, [pc, #-900] @ 374824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 374804 │ │ │ │ + ldr r0, [pc, #-908] @ 374828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 374808 │ │ │ │ + ldr r0, [pc, #-916] @ 37482c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 37480c │ │ │ │ + ldr r0, [pc, #-924] @ 374830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 374810 │ │ │ │ + ldr r0, [pc, #-932] @ 374834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 374814 │ │ │ │ + ldr r0, [pc, #-940] @ 374838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 374818 │ │ │ │ + ldr r0, [pc, #-948] @ 37483c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 37481c │ │ │ │ + ldr r0, [pc, #-956] @ 374840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 374820 │ │ │ │ + ldr r0, [pc, #-964] @ 374844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 374824 │ │ │ │ + ldr r0, [pc, #-972] @ 374848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 374828 │ │ │ │ + ldr r0, [pc, #-980] @ 37484c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 37482c │ │ │ │ + ldr r0, [pc, #-988] @ 374850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 374830 │ │ │ │ + ldr r0, [pc, #-996] @ 374854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 374834 │ │ │ │ + ldr r0, [pc, #-1004] @ 374858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 374838 │ │ │ │ + ldr r0, [pc, #-1012] @ 37485c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 37483c │ │ │ │ + ldr r0, [pc, #-1020] @ 374860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 374840 │ │ │ │ + ldr r0, [pc, #-1028] @ 374864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 374844 │ │ │ │ + ldr r0, [pc, #-1036] @ 374868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 374848 │ │ │ │ + ldr r0, [pc, #-1044] @ 37486c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 37484c │ │ │ │ + ldr r0, [pc, #-1052] @ 374870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 374850 │ │ │ │ + ldr r0, [pc, #-1060] @ 374874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 374854 │ │ │ │ + ldr r0, [pc, #-1068] @ 374878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 374858 │ │ │ │ + ldr r0, [pc, #-1076] @ 37487c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 37485c │ │ │ │ + ldr r0, [pc, #-1084] @ 374880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 374860 │ │ │ │ + ldr r0, [pc, #-1092] @ 374884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 374864 │ │ │ │ + ldr r0, [pc, #-1100] @ 374888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 374868 │ │ │ │ + ldr r0, [pc, #-1108] @ 37488c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 37486c │ │ │ │ + ldr r0, [pc, #-1116] @ 374890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 374870 │ │ │ │ + ldr r0, [pc, #-1124] @ 374894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 374874 │ │ │ │ + ldr r0, [pc, #-1132] @ 374898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 374878 │ │ │ │ + ldr r0, [pc, #-1140] @ 37489c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 37487c │ │ │ │ + ldr r0, [pc, #-1148] @ 3748a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 374880 │ │ │ │ + ldr r0, [pc, #-1156] @ 3748a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 374884 │ │ │ │ + ldr r0, [pc, #-1164] @ 3748a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 374888 │ │ │ │ + ldr r0, [pc, #-1172] @ 3748ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 37488c │ │ │ │ + ldr r0, [pc, #-1180] @ 3748b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 374890 │ │ │ │ + ldr r0, [pc, #-1188] @ 3748b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 374894 │ │ │ │ + ldr r0, [pc, #-1196] @ 3748b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 374898 │ │ │ │ + ldr r0, [pc, #-1204] @ 3748bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 37489c │ │ │ │ + ldr r0, [pc, #-1212] @ 3748c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 3748a0 │ │ │ │ + ldr r0, [pc, #-1220] @ 3748c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 3748a4 │ │ │ │ + ldr r0, [pc, #-1228] @ 3748c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 3748a8 │ │ │ │ + ldr r0, [pc, #-1236] @ 3748cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 3748ac │ │ │ │ + ldr r0, [pc, #-1244] @ 3748d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 3748b0 │ │ │ │ + ldr r0, [pc, #-1252] @ 3748d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 3748b4 │ │ │ │ + ldr r0, [pc, #-1260] @ 3748d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 3748b8 │ │ │ │ + ldr r0, [pc, #-1268] @ 3748dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 3748bc │ │ │ │ + ldr r0, [pc, #-1276] @ 3748e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 3748c0 │ │ │ │ + ldr r0, [pc, #-1284] @ 3748e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 3748c4 │ │ │ │ + ldr r0, [pc, #-1292] @ 3748e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 3748c8 │ │ │ │ + ldr r0, [pc, #-1300] @ 3748ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 3748cc │ │ │ │ + ldr r0, [pc, #-1308] @ 3748f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 3748d0 │ │ │ │ + ldr r0, [pc, #-1316] @ 3748f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 3748d4 │ │ │ │ + ldr r0, [pc, #-1324] @ 3748f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 3748d8 │ │ │ │ + ldr r0, [pc, #-1332] @ 3748fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 3748dc │ │ │ │ + ldr r0, [pc, #-1340] @ 374900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3748e0 │ │ │ │ + ldr r0, [pc, #-1348] @ 374904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3748e4 │ │ │ │ + ldr r0, [pc, #-1356] @ 374908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3748e8 │ │ │ │ + ldr r0, [pc, #-1364] @ 37490c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3748ec │ │ │ │ + ldr r0, [pc, #-1372] @ 374910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 3748f0 │ │ │ │ + ldr r0, [pc, #-1380] @ 374914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 3748f4 │ │ │ │ + ldr r0, [pc, #-1388] @ 374918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3748f8 │ │ │ │ + ldr r0, [pc, #-1396] @ 37491c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3748fc │ │ │ │ + ldr r0, [pc, #-1404] @ 374920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 374900 │ │ │ │ + ldr r0, [pc, #-1412] @ 374924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 374904 │ │ │ │ + ldr r0, [pc, #-1420] @ 374928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 374908 │ │ │ │ + ldr r0, [pc, #-1428] @ 37492c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 37490c │ │ │ │ + ldr r0, [pc, #-1436] @ 374930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 374910 │ │ │ │ + ldr r0, [pc, #-1444] @ 374934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 374914 │ │ │ │ + ldr r0, [pc, #-1452] @ 374938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 374918 │ │ │ │ + ldr r0, [pc, #-1460] @ 37493c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 37491c │ │ │ │ + ldr r0, [pc, #-1468] @ 374940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 374920 │ │ │ │ + ldr r0, [pc, #-1476] @ 374944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 374924 │ │ │ │ + ldr r0, [pc, #-1484] @ 374948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 374928 │ │ │ │ + ldr r0, [pc, #-1492] @ 37494c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 37492c │ │ │ │ + ldr r0, [pc, #-1500] @ 374950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 374930 │ │ │ │ + ldr r0, [pc, #-1508] @ 374954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 374934 │ │ │ │ + ldr r0, [pc, #-1516] @ 374958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 374938 │ │ │ │ + ldr r0, [pc, #-1524] @ 37495c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 37493c │ │ │ │ + ldr r0, [pc, #-1532] @ 374960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 374940 │ │ │ │ + ldr r0, [pc, #-1540] @ 374964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 374944 │ │ │ │ + ldr r0, [pc, #-1548] @ 374968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 374948 │ │ │ │ + ldr r0, [pc, #-1556] @ 37496c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 37494c │ │ │ │ + ldr r0, [pc, #-1564] @ 374970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 374950 │ │ │ │ + ldr r0, [pc, #-1572] @ 374974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 374954 │ │ │ │ + ldr r0, [pc, #-1580] @ 374978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 374958 │ │ │ │ + ldr r0, [pc, #-1588] @ 37497c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 37495c │ │ │ │ + ldr r0, [pc, #-1596] @ 374980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 374960 │ │ │ │ + ldr r0, [pc, #-1604] @ 374984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 374964 │ │ │ │ + ldr r0, [pc, #-1612] @ 374988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 374968 │ │ │ │ + ldr r0, [pc, #-1620] @ 37498c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 37496c │ │ │ │ + ldr r0, [pc, #-1628] @ 374990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 374970 │ │ │ │ + ldr r0, [pc, #-1636] @ 374994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 374974 │ │ │ │ + ldr r0, [pc, #-1644] @ 374998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 374978 │ │ │ │ + ldr r0, [pc, #-1652] @ 37499c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 37497c │ │ │ │ + ldr r0, [pc, #-1660] @ 3749a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 374980 │ │ │ │ + ldr r0, [pc, #-1668] @ 3749a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 374984 │ │ │ │ + ldr r0, [pc, #-1676] @ 3749a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 374988 │ │ │ │ + ldr r0, [pc, #-1684] @ 3749ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 37498c │ │ │ │ + ldr r0, [pc, #-1692] @ 3749b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 374990 │ │ │ │ + ldr r0, [pc, #-1700] @ 3749b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 374994 │ │ │ │ + ldr r0, [pc, #-1708] @ 3749b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 374998 │ │ │ │ + ldr r0, [pc, #-1716] @ 3749bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 37499c │ │ │ │ + ldr r0, [pc, #-1724] @ 3749c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 3749a0 │ │ │ │ + ldr r0, [pc, #-1732] @ 3749c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 3749a4 │ │ │ │ + ldr r0, [pc, #-1740] @ 3749c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 3749a8 │ │ │ │ + ldr r0, [pc, #-1748] @ 3749cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 3749ac │ │ │ │ + ldr r0, [pc, #-1756] @ 3749d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 3749b0 │ │ │ │ + ldr r0, [pc, #-1764] @ 3749d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 3749b4 │ │ │ │ + ldr r0, [pc, #-1772] @ 3749d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 3749b8 │ │ │ │ + ldr r0, [pc, #-1780] @ 3749dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 3749bc │ │ │ │ + ldr r0, [pc, #-1788] @ 3749e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 3749c0 │ │ │ │ + ldr r0, [pc, #-1796] @ 3749e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 3749c4 │ │ │ │ + ldr r0, [pc, #-1804] @ 3749e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 3749c8 │ │ │ │ + ldr r0, [pc, #-1812] @ 3749ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 3749cc │ │ │ │ + ldr r0, [pc, #-1820] @ 3749f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 3749d0 │ │ │ │ + ldr r0, [pc, #-1828] @ 3749f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 3749d4 │ │ │ │ + ldr r0, [pc, #-1836] @ 3749f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 3749d8 │ │ │ │ + ldr r0, [pc, #-1844] @ 3749fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 3749dc │ │ │ │ + ldr r0, [pc, #-1852] @ 374a00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3749e0 │ │ │ │ + ldr r0, [pc, #-1860] @ 374a04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3749e4 │ │ │ │ + ldr r0, [pc, #-1868] @ 374a08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3749e8 │ │ │ │ + ldr r0, [pc, #-1876] @ 374a0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3749ec │ │ │ │ + ldr r0, [pc, #-1884] @ 374a10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 3749f0 │ │ │ │ + ldr r0, [pc, #-1892] @ 374a14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 3749f4 │ │ │ │ + ldr r0, [pc, #-1900] @ 374a18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3749f8 │ │ │ │ + ldr r0, [pc, #-1908] @ 374a1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3749fc │ │ │ │ + ldr r0, [pc, #-1916] @ 374a20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 374a00 │ │ │ │ + ldr r0, [pc, #-1924] @ 374a24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 374a04 │ │ │ │ + ldr r0, [pc, #-1932] @ 374a28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 374a08 │ │ │ │ + ldr r0, [pc, #-1940] @ 374a2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 374a0c │ │ │ │ + ldr r0, [pc, #-1948] @ 374a30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 374a10 │ │ │ │ + ldr r0, [pc, #-1956] @ 374a34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 374a14 │ │ │ │ + ldr r0, [pc, #-1964] @ 374a38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 374a18 │ │ │ │ + ldr r0, [pc, #-1972] @ 374a3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 374a1c │ │ │ │ + ldr r0, [pc, #-1980] @ 374a40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 374a20 │ │ │ │ + ldr r0, [pc, #-1988] @ 374a44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 374a24 │ │ │ │ + ldr r0, [pc, #-1996] @ 374a48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 374a28 │ │ │ │ + ldr r0, [pc, #-2004] @ 374a4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 374a2c │ │ │ │ + ldr r0, [pc, #-2012] @ 374a50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 374a30 │ │ │ │ + ldr r0, [pc, #-2020] @ 374a54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 374a34 │ │ │ │ + ldr r0, [pc, #-2028] @ 374a58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 374a38 │ │ │ │ + ldr r0, [pc, #-2036] @ 374a5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 374a3c │ │ │ │ + ldr r0, [pc, #-2044] @ 374a60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 374a40 │ │ │ │ + ldr r0, [pc, #-2052] @ 374a64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 374a44 │ │ │ │ + ldr r0, [pc, #-2060] @ 374a68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 374a48 │ │ │ │ + ldr r0, [pc, #-2068] @ 374a6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 374a4c │ │ │ │ + ldr r0, [pc, #-2076] @ 374a70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 374a50 │ │ │ │ + ldr r0, [pc, #-2084] @ 374a74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 374a54 │ │ │ │ + ldr r0, [pc, #-2092] @ 374a78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 374a58 │ │ │ │ + ldr r0, [pc, #-2100] @ 374a7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 374a5c │ │ │ │ + ldr r0, [pc, #-2108] @ 374a80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 374a60 │ │ │ │ + ldr r0, [pc, #-2116] @ 374a84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 374a64 │ │ │ │ + ldr r0, [pc, #-2124] @ 374a88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 374a68 │ │ │ │ + ldr r0, [pc, #-2132] @ 374a8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 374a6c │ │ │ │ + ldr r0, [pc, #-2140] @ 374a90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 374a70 │ │ │ │ + ldr r0, [pc, #-2148] @ 374a94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 374a74 │ │ │ │ + ldr r0, [pc, #-2156] @ 374a98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 374a78 │ │ │ │ + ldr r0, [pc, #-2164] @ 374a9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 374a7c │ │ │ │ + ldr r0, [pc, #-2172] @ 374aa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 374a80 │ │ │ │ + ldr r0, [pc, #-2180] @ 374aa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 374a84 │ │ │ │ + ldr r0, [pc, #-2188] @ 374aa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 374a88 │ │ │ │ + ldr r0, [pc, #-2196] @ 374aac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 374a8c │ │ │ │ + ldr r0, [pc, #-2204] @ 374ab0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 374a90 │ │ │ │ + ldr r0, [pc, #-2212] @ 374ab4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 374a94 │ │ │ │ + ldr r0, [pc, #-2220] @ 374ab8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 374a98 │ │ │ │ + ldr r0, [pc, #-2228] @ 374abc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 374a9c │ │ │ │ + ldr r0, [pc, #-2236] @ 374ac0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 374aa0 │ │ │ │ + ldr r0, [pc, #-2244] @ 374ac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 374aa4 │ │ │ │ + ldr r0, [pc, #-2252] @ 374ac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 374aa8 │ │ │ │ + ldr r0, [pc, #-2260] @ 374acc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 374aac │ │ │ │ + ldr r0, [pc, #-2268] @ 374ad0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 374ab0 │ │ │ │ + ldr r0, [pc, #-2276] @ 374ad4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 374ab4 │ │ │ │ + ldr r0, [pc, #-2284] @ 374ad8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 374ab8 │ │ │ │ + ldr r0, [pc, #-2292] @ 374adc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 374abc │ │ │ │ + ldr r0, [pc, #-2300] @ 374ae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 374ac0 │ │ │ │ + ldr r0, [pc, #-2308] @ 374ae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 374ac4 │ │ │ │ + ldr r0, [pc, #-2316] @ 374ae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 374ac8 │ │ │ │ + ldr r0, [pc, #-2324] @ 374aec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 374acc │ │ │ │ + ldr r0, [pc, #-2332] @ 374af0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 374ad0 │ │ │ │ + ldr r0, [pc, #-2340] @ 374af4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 374ad4 │ │ │ │ + ldr r0, [pc, #-2348] @ 374af8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 374ad8 │ │ │ │ + ldr r0, [pc, #-2356] @ 374afc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 374adc │ │ │ │ + ldr r0, [pc, #-2364] @ 374b00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 374ae0 │ │ │ │ + ldr r0, [pc, #-2372] @ 374b04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 374ae4 │ │ │ │ + ldr r0, [pc, #-2380] @ 374b08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 374ae8 │ │ │ │ + ldr r0, [pc, #-2388] @ 374b0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 374aec │ │ │ │ + ldr r0, [pc, #-2396] @ 374b10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 374af0 │ │ │ │ + ldr r0, [pc, #-2404] @ 374b14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 374af4 │ │ │ │ + ldr r0, [pc, #-2412] @ 374b18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 374af8 │ │ │ │ + ldr r0, [pc, #-2420] @ 374b1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 374afc │ │ │ │ + ldr r0, [pc, #-2428] @ 374b20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 374b00 │ │ │ │ + ldr r0, [pc, #-2436] @ 374b24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 374b04 │ │ │ │ + ldr r0, [pc, #-2444] @ 374b28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 374b08 │ │ │ │ + ldr r0, [pc, #-2452] @ 374b2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 374b0c │ │ │ │ + ldr r0, [pc, #-2460] @ 374b30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 375e3c │ │ │ │ + ldr r0, [pc, #2440] @ 375e60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 375e40 │ │ │ │ + ldr r0, [pc, #2432] @ 375e64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 375e44 │ │ │ │ + ldr r0, [pc, #2424] @ 375e68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 375e48 │ │ │ │ + ldr r0, [pc, #2416] @ 375e6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 375e4c │ │ │ │ + ldr r0, [pc, #2408] @ 375e70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 375e50 │ │ │ │ + ldr r0, [pc, #2400] @ 375e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 375e54 │ │ │ │ + ldr r0, [pc, #2392] @ 375e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 375e58 │ │ │ │ + ldr r0, [pc, #2384] @ 375e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 375e5c │ │ │ │ + ldr r0, [pc, #2376] @ 375e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 375e60 │ │ │ │ + ldr r0, [pc, #2368] @ 375e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 375e64 │ │ │ │ + ldr r0, [pc, #2360] @ 375e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 375e68 │ │ │ │ + ldr r0, [pc, #2352] @ 375e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 375e6c │ │ │ │ + ldr r0, [pc, #2344] @ 375e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 375e70 │ │ │ │ + ldr r0, [pc, #2336] @ 375e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 375e74 │ │ │ │ + ldr r0, [pc, #2328] @ 375e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 375e78 │ │ │ │ + ldr r0, [pc, #2320] @ 375e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 375e7c │ │ │ │ + ldr r0, [pc, #2312] @ 375ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 375e80 │ │ │ │ + ldr r0, [pc, #2304] @ 375ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 375e84 │ │ │ │ + ldr r0, [pc, #2296] @ 375ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 375e88 │ │ │ │ + ldr r0, [pc, #2288] @ 375eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 375e8c │ │ │ │ + ldr r0, [pc, #2280] @ 375eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 375e90 │ │ │ │ + ldr r0, [pc, #2272] @ 375eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 375e94 │ │ │ │ + ldr r0, [pc, #2264] @ 375eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 375e98 │ │ │ │ + ldr r0, [pc, #2256] @ 375ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 375e9c │ │ │ │ + ldr r0, [pc, #2248] @ 375ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 375ea0 │ │ │ │ + ldr r0, [pc, #2240] @ 375ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 375ea4 │ │ │ │ + ldr r0, [pc, #2232] @ 375ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 375ea8 │ │ │ │ + ldr r0, [pc, #2224] @ 375ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 375eac │ │ │ │ + ldr r0, [pc, #2216] @ 375ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 375eb0 │ │ │ │ + ldr r0, [pc, #2208] @ 375ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 375eb4 │ │ │ │ + ldr r0, [pc, #2200] @ 375ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 375eb8 │ │ │ │ + ldr r0, [pc, #2192] @ 375edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 375ebc │ │ │ │ + ldr r0, [pc, #2184] @ 375ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 375ec0 │ │ │ │ + ldr r0, [pc, #2176] @ 375ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 375ec4 │ │ │ │ + ldr r0, [pc, #2168] @ 375ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 375ec8 │ │ │ │ + ldr r0, [pc, #2160] @ 375eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 375ecc │ │ │ │ + ldr r0, [pc, #2152] @ 375ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 375ed0 │ │ │ │ + ldr r0, [pc, #2144] @ 375ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 375ed4 │ │ │ │ + ldr r0, [pc, #2136] @ 375ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 375ed8 │ │ │ │ + ldr r0, [pc, #2128] @ 375efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 375edc │ │ │ │ + ldr r0, [pc, #2120] @ 375f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 375ee0 │ │ │ │ + ldr r0, [pc, #2112] @ 375f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 375ee4 │ │ │ │ + ldr r0, [pc, #2104] @ 375f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 375ee8 │ │ │ │ + ldr r0, [pc, #2096] @ 375f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 375eec │ │ │ │ + ldr r0, [pc, #2088] @ 375f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 375ef0 │ │ │ │ + ldr r0, [pc, #2080] @ 375f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 375ef4 │ │ │ │ + ldr r0, [pc, #2072] @ 375f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 375ef8 │ │ │ │ + ldr r0, [pc, #2064] @ 375f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 375efc │ │ │ │ + ldr r0, [pc, #2056] @ 375f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 375f00 │ │ │ │ + ldr r0, [pc, #2048] @ 375f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 375f04 │ │ │ │ + ldr r0, [pc, #2040] @ 375f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 375f08 │ │ │ │ + ldr r0, [pc, #2032] @ 375f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 375f0c │ │ │ │ + ldr r0, [pc, #2024] @ 375f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 375f10 │ │ │ │ + ldr r0, [pc, #2016] @ 375f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 375f14 │ │ │ │ + ldr r0, [pc, #2008] @ 375f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 375f18 │ │ │ │ + ldr r0, [pc, #2000] @ 375f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 375f1c │ │ │ │ + ldr r0, [pc, #1992] @ 375f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 375f20 │ │ │ │ + ldr r0, [pc, #1984] @ 375f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 375f24 │ │ │ │ + ldr r0, [pc, #1976] @ 375f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 375f28 │ │ │ │ + ldr r0, [pc, #1968] @ 375f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 375f2c │ │ │ │ + ldr r0, [pc, #1960] @ 375f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 375f30 │ │ │ │ + ldr r0, [pc, #1952] @ 375f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 375f34 │ │ │ │ + ldr r0, [pc, #1944] @ 375f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 375f38 │ │ │ │ + ldr r0, [pc, #1936] @ 375f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 375f3c │ │ │ │ + ldr r0, [pc, #1928] @ 375f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 375f40 │ │ │ │ + ldr r0, [pc, #1920] @ 375f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 375f44 │ │ │ │ + ldr r0, [pc, #1912] @ 375f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 375f48 │ │ │ │ + ldr r0, [pc, #1904] @ 375f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 375f4c │ │ │ │ + ldr r0, [pc, #1896] @ 375f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 375f50 │ │ │ │ + ldr r0, [pc, #1888] @ 375f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 375f54 │ │ │ │ + ldr r0, [pc, #1880] @ 375f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 375f58 │ │ │ │ + ldr r0, [pc, #1872] @ 375f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 375f5c │ │ │ │ + ldr r0, [pc, #1864] @ 375f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 375f60 │ │ │ │ + ldr r0, [pc, #1856] @ 375f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 375f64 │ │ │ │ + ldr r0, [pc, #1848] @ 375f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 375f68 │ │ │ │ + ldr r0, [pc, #1840] @ 375f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 375f6c │ │ │ │ + ldr r0, [pc, #1832] @ 375f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 375f70 │ │ │ │ + ldr r0, [pc, #1824] @ 375f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 375f74 │ │ │ │ + ldr r0, [pc, #1816] @ 375f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 375f78 │ │ │ │ + ldr r0, [pc, #1808] @ 375f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 375f7c │ │ │ │ + ldr r0, [pc, #1800] @ 375fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 375f80 │ │ │ │ + ldr r0, [pc, #1792] @ 375fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 375f84 │ │ │ │ + ldr r0, [pc, #1784] @ 375fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 375f88 │ │ │ │ + ldr r0, [pc, #1776] @ 375fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 375f8c │ │ │ │ + ldr r0, [pc, #1768] @ 375fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 375f90 │ │ │ │ + ldr r0, [pc, #1760] @ 375fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 375f94 │ │ │ │ + ldr r0, [pc, #1752] @ 375fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 375f98 │ │ │ │ + ldr r0, [pc, #1744] @ 375fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 375f9c │ │ │ │ + ldr r0, [pc, #1736] @ 375fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 375fa0 │ │ │ │ + ldr r0, [pc, #1728] @ 375fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 375fa4 │ │ │ │ + ldr r0, [pc, #1720] @ 375fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 375fa8 │ │ │ │ + ldr r0, [pc, #1712] @ 375fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 375fac │ │ │ │ + ldr r0, [pc, #1704] @ 375fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 375fb0 │ │ │ │ + ldr r0, [pc, #1696] @ 375fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 375fb4 │ │ │ │ + ldr r0, [pc, #1688] @ 375fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 375fb8 │ │ │ │ + ldr r0, [pc, #1680] @ 375fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 375fbc │ │ │ │ + ldr r0, [pc, #1672] @ 375fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 375fc0 │ │ │ │ + ldr r0, [pc, #1664] @ 375fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 375fc4 │ │ │ │ + ldr r0, [pc, #1656] @ 375fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 375fc8 │ │ │ │ + ldr r0, [pc, #1648] @ 375fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 375fcc │ │ │ │ + ldr r0, [pc, #1640] @ 375ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 375fd0 │ │ │ │ + ldr r0, [pc, #1632] @ 375ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 375fd4 │ │ │ │ + ldr r0, [pc, #1624] @ 375ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 375fd8 │ │ │ │ + ldr r0, [pc, #1616] @ 375ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 375fdc │ │ │ │ + ldr r0, [pc, #1608] @ 376000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 375fe0 │ │ │ │ + ldr r0, [pc, #1600] @ 376004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 375fe4 │ │ │ │ + ldr r0, [pc, #1592] @ 376008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 375fe8 │ │ │ │ + ldr r0, [pc, #1584] @ 37600c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 375fec │ │ │ │ + ldr r0, [pc, #1576] @ 376010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 375ff0 │ │ │ │ + ldr r0, [pc, #1568] @ 376014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 375ff4 │ │ │ │ + ldr r0, [pc, #1560] @ 376018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 375ff8 │ │ │ │ + ldr r0, [pc, #1552] @ 37601c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 375ffc │ │ │ │ + ldr r0, [pc, #1544] @ 376020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 376000 │ │ │ │ + ldr r0, [pc, #1536] @ 376024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 376004 │ │ │ │ + ldr r0, [pc, #1528] @ 376028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 376008 │ │ │ │ + ldr r0, [pc, #1520] @ 37602c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 37600c │ │ │ │ + ldr r0, [pc, #1512] @ 376030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 376010 │ │ │ │ + ldr r0, [pc, #1504] @ 376034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 376014 │ │ │ │ + ldr r0, [pc, #1496] @ 376038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 376018 │ │ │ │ + ldr r0, [pc, #1488] @ 37603c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 37601c │ │ │ │ + ldr r0, [pc, #1480] @ 376040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 376020 │ │ │ │ + ldr r0, [pc, #1472] @ 376044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 376024 │ │ │ │ + ldr r0, [pc, #1464] @ 376048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 376028 │ │ │ │ + ldr r0, [pc, #1456] @ 37604c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 37602c │ │ │ │ + ldr r0, [pc, #1448] @ 376050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 376030 │ │ │ │ + ldr r0, [pc, #1440] @ 376054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 376034 │ │ │ │ + ldr r0, [pc, #1432] @ 376058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 376038 │ │ │ │ + ldr r0, [pc, #1424] @ 37605c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 37603c │ │ │ │ + ldr r0, [pc, #1416] @ 376060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 376040 │ │ │ │ + ldr r0, [pc, #1408] @ 376064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 376044 │ │ │ │ + ldr r0, [pc, #1400] @ 376068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 376048 │ │ │ │ + ldr r0, [pc, #1392] @ 37606c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 37604c │ │ │ │ + ldr r0, [pc, #1384] @ 376070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 376050 │ │ │ │ + ldr r0, [pc, #1376] @ 376074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 376054 │ │ │ │ + ldr r0, [pc, #1368] @ 376078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 376058 │ │ │ │ + ldr r0, [pc, #1360] @ 37607c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 37605c │ │ │ │ + ldr r0, [pc, #1352] @ 376080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 376060 │ │ │ │ + ldr r0, [pc, #1344] @ 376084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 376064 │ │ │ │ + ldr r0, [pc, #1336] @ 376088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 376068 │ │ │ │ + ldr r0, [pc, #1328] @ 37608c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 37606c │ │ │ │ + ldr r0, [pc, #1320] @ 376090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 376070 │ │ │ │ + ldr r0, [pc, #1312] @ 376094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 376074 │ │ │ │ + ldr r0, [pc, #1304] @ 376098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 376078 │ │ │ │ + ldr r0, [pc, #1296] @ 37609c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 37607c │ │ │ │ + ldr r0, [pc, #1288] @ 3760a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 376080 │ │ │ │ + ldr r0, [pc, #1280] @ 3760a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 376084 │ │ │ │ + ldr r0, [pc, #1272] @ 3760a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 376088 │ │ │ │ + ldr r0, [pc, #1264] @ 3760ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 37608c │ │ │ │ + ldr r0, [pc, #1256] @ 3760b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 376090 │ │ │ │ + ldr r0, [pc, #1248] @ 3760b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 376094 │ │ │ │ + ldr r0, [pc, #1240] @ 3760b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 376098 │ │ │ │ + ldr r0, [pc, #1232] @ 3760bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 37609c │ │ │ │ + ldr r0, [pc, #1224] @ 3760c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3760a0 │ │ │ │ + ldr r0, [pc, #1216] @ 3760c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3760a4 │ │ │ │ + ldr r0, [pc, #1208] @ 3760c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3760a8 │ │ │ │ + ldr r0, [pc, #1200] @ 3760cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3760ac │ │ │ │ + ldr r0, [pc, #1192] @ 3760d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3760b0 │ │ │ │ + ldr r0, [pc, #1184] @ 3760d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3760b4 │ │ │ │ + ldr r0, [pc, #1176] @ 3760d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3760b8 │ │ │ │ + ldr r0, [pc, #1168] @ 3760dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3760bc │ │ │ │ + ldr r0, [pc, #1160] @ 3760e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3760c0 │ │ │ │ + ldr r0, [pc, #1152] @ 3760e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3760c4 │ │ │ │ + ldr r0, [pc, #1144] @ 3760e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3760c8 │ │ │ │ + ldr r0, [pc, #1136] @ 3760ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3760cc │ │ │ │ + ldr r0, [pc, #1128] @ 3760f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3760d0 │ │ │ │ + ldr r0, [pc, #1120] @ 3760f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3760d4 │ │ │ │ + ldr r0, [pc, #1112] @ 3760f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3760d8 │ │ │ │ + ldr r0, [pc, #1104] @ 3760fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3760dc │ │ │ │ + ldr r0, [pc, #1096] @ 376100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3760e0 │ │ │ │ + ldr r0, [pc, #1088] @ 376104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3760e4 │ │ │ │ + ldr r0, [pc, #1080] @ 376108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3760e8 │ │ │ │ + ldr r0, [pc, #1072] @ 37610c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3760ec │ │ │ │ + ldr r0, [pc, #1064] @ 376110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3760f0 │ │ │ │ + ldr r0, [pc, #1056] @ 376114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3760f4 │ │ │ │ + ldr r0, [pc, #1048] @ 376118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3760f8 │ │ │ │ + ldr r0, [pc, #1040] @ 37611c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3760fc │ │ │ │ + ldr r0, [pc, #1032] @ 376120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 376100 │ │ │ │ + ldr r0, [pc, #1024] @ 376124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 376104 │ │ │ │ + ldr r0, [pc, #1016] @ 376128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 376108 │ │ │ │ + ldr r0, [pc, #1008] @ 37612c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 37610c │ │ │ │ + ldr r0, [pc, #1000] @ 376130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 376110 │ │ │ │ + ldr r0, [pc, #992] @ 376134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 376114 │ │ │ │ + ldr r0, [pc, #984] @ 376138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 376118 │ │ │ │ + ldr r0, [pc, #976] @ 37613c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 37611c │ │ │ │ + ldr r0, [pc, #968] @ 376140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 376120 │ │ │ │ + ldr r0, [pc, #960] @ 376144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 376124 │ │ │ │ + ldr r0, [pc, #952] @ 376148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 376128 │ │ │ │ + ldr r0, [pc, #944] @ 37614c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 37612c │ │ │ │ + ldr r0, [pc, #936] @ 376150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 376130 │ │ │ │ + ldr r0, [pc, #928] @ 376154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 376134 │ │ │ │ + ldr r0, [pc, #920] @ 376158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 376138 │ │ │ │ + ldr r0, [pc, #912] @ 37615c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 37613c │ │ │ │ + ldr r0, [pc, #904] @ 376160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 376140 │ │ │ │ + ldr r0, [pc, #896] @ 376164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 376144 │ │ │ │ + ldr r0, [pc, #888] @ 376168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 376148 │ │ │ │ + ldr r0, [pc, #880] @ 37616c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 37614c │ │ │ │ + ldr r0, [pc, #872] @ 376170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 376150 │ │ │ │ + ldr r0, [pc, #864] @ 376174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 376154 │ │ │ │ + ldr r0, [pc, #856] @ 376178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 376158 │ │ │ │ + ldr r0, [pc, #848] @ 37617c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 37615c │ │ │ │ + ldr r0, [pc, #840] @ 376180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 376160 │ │ │ │ + ldr r0, [pc, #832] @ 376184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 376164 │ │ │ │ + ldr r0, [pc, #824] @ 376188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 376168 │ │ │ │ + ldr r0, [pc, #816] @ 37618c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq ip, lr, ip, ror #30 │ │ │ │ - addseq ip, lr, r4, asr #30 │ │ │ │ - addseq ip, lr, r0, lsr #30 │ │ │ │ - addseq ip, lr, r4, lsl #30 │ │ │ │ - addseq ip, lr, r8, ror #29 │ │ │ │ - @ instruction: 0x009ecebc │ │ │ │ - addseq ip, lr, ip, lsl #29 │ │ │ │ - addseq ip, lr, ip, asr lr │ │ │ │ - addseq ip, lr, r0, lsr lr │ │ │ │ - addseq ip, lr, r4, lsl #28 │ │ │ │ - @ instruction: 0x009ecdd8 │ │ │ │ - addseq ip, lr, ip, lsr #27 │ │ │ │ - addseq ip, lr, r0, lsl #27 │ │ │ │ - addseq ip, lr, r8, asr sp │ │ │ │ - addseq ip, lr, r0, lsr sp │ │ │ │ - addseq ip, lr, r8, lsl #26 │ │ │ │ - @ instruction: 0x009eccdc │ │ │ │ - addseq ip, lr, ip, lsr #25 │ │ │ │ - addseq ip, lr, ip, ror ip │ │ │ │ - addseq ip, lr, r8, asr #24 │ │ │ │ - addseq ip, lr, r4, lsl ip │ │ │ │ - addseq ip, lr, r4, ror #23 │ │ │ │ - @ instruction: 0x009ecbb8 │ │ │ │ - addseq ip, lr, r8, lsl #23 │ │ │ │ - addseq ip, lr, ip, asr fp │ │ │ │ - addseq ip, lr, ip, asr #18 │ │ │ │ - addseq ip, lr, r4, lsl #14 │ │ │ │ - addseq ip, lr, r8, lsl fp │ │ │ │ - addseq ip, lr, r4, lsl #18 │ │ │ │ - addseq ip, lr, r0, asr #13 │ │ │ │ - @ instruction: 0x009ecad4 │ │ │ │ - @ instruction: 0x009ec8bc │ │ │ │ - addseq ip, lr, ip, ror r6 │ │ │ │ - umullseq ip, lr, r0, sl │ │ │ │ - addseq ip, lr, r4, ror r8 │ │ │ │ - addseq ip, lr, r8, lsr r6 │ │ │ │ - addseq ip, lr, ip, asr #20 │ │ │ │ - addseq ip, lr, ip, lsr #16 │ │ │ │ - @ instruction: 0x009ec5f4 │ │ │ │ - addseq ip, lr, r8, lsl #20 │ │ │ │ - addseq ip, lr, r4, ror #15 │ │ │ │ - @ instruction: 0x009ec5b0 │ │ │ │ - addseq ip, lr, r4, asr #19 │ │ │ │ - umullseq ip, lr, ip, r7 │ │ │ │ - addseq ip, lr, ip, ror #10 │ │ │ │ - addseq ip, lr, r0, lsl #19 │ │ │ │ - addseq ip, lr, r4, asr r7 │ │ │ │ - addseq ip, lr, r8, lsr #10 │ │ │ │ - addseq ip, lr, ip, lsr r9 │ │ │ │ - addseq ip, lr, ip, lsl #14 │ │ │ │ - addseq ip, lr, r4, ror #9 │ │ │ │ - @ instruction: 0x009ec8f8 │ │ │ │ - addseq ip, lr, r4, asr #13 │ │ │ │ - addseq ip, lr, r0, lsr #9 │ │ │ │ - @ instruction: 0x009ec8b4 │ │ │ │ - addseq ip, lr, ip, ror r6 │ │ │ │ - addseq ip, lr, ip, asr r4 │ │ │ │ + addseq ip, lr, r8, ror #30 │ │ │ │ + addseq ip, lr, r0, asr #30 │ │ │ │ + addseq ip, lr, ip, lsl pc │ │ │ │ + addseq ip, lr, r0, lsl #30 │ │ │ │ + addseq ip, lr, r4, ror #29 │ │ │ │ + @ instruction: 0x009eceb8 │ │ │ │ + addseq ip, lr, r8, lsl #29 │ │ │ │ + addseq ip, lr, r8, asr lr │ │ │ │ + addseq ip, lr, ip, lsr #28 │ │ │ │ + addseq ip, lr, r0, lsl #28 │ │ │ │ + @ instruction: 0x009ecdd4 │ │ │ │ + addseq ip, lr, r8, lsr #27 │ │ │ │ + addseq ip, lr, ip, ror sp │ │ │ │ + addseq ip, lr, r4, asr sp │ │ │ │ + addseq ip, lr, ip, lsr #26 │ │ │ │ + addseq ip, lr, r4, lsl #26 │ │ │ │ + @ instruction: 0x009eccd8 │ │ │ │ + addseq ip, lr, r8, lsr #25 │ │ │ │ + addseq ip, lr, r8, ror ip │ │ │ │ + addseq ip, lr, r4, asr #24 │ │ │ │ + addseq ip, lr, r0, lsl ip │ │ │ │ + addseq ip, lr, r0, ror #23 │ │ │ │ + @ instruction: 0x009ecbb4 │ │ │ │ + addseq ip, lr, r4, lsl #23 │ │ │ │ + addseq ip, lr, r8, asr fp │ │ │ │ + addseq ip, lr, r8, asr #18 │ │ │ │ + addseq ip, lr, r0, lsl #14 │ │ │ │ + addseq ip, lr, r4, lsl fp │ │ │ │ + addseq ip, lr, r0, lsl #18 │ │ │ │ + @ instruction: 0x009ec6bc │ │ │ │ + @ instruction: 0x009ecad0 │ │ │ │ + @ instruction: 0x009ec8b8 │ │ │ │ + addseq ip, lr, r8, ror r6 │ │ │ │ + addseq ip, lr, ip, lsl #21 │ │ │ │ addseq ip, lr, r0, ror r8 │ │ │ │ addseq ip, lr, r4, lsr r6 │ │ │ │ - addseq ip, lr, r8, lsl r4 │ │ │ │ - addseq ip, lr, ip, lsr #16 │ │ │ │ - addseq ip, lr, ip, ror #11 │ │ │ │ - @ instruction: 0x009ec3d4 │ │ │ │ - addseq ip, lr, r8, ror #15 │ │ │ │ - addseq ip, lr, r4, lsr #11 │ │ │ │ - umullseq ip, lr, r0, r3 │ │ │ │ - addseq ip, lr, r4, lsr #15 │ │ │ │ - addseq ip, lr, ip, asr r5 │ │ │ │ - addseq ip, lr, ip, asr #6 │ │ │ │ - addseq ip, lr, r0, ror #14 │ │ │ │ - addseq ip, lr, r4, lsl r5 │ │ │ │ - addseq ip, lr, r8, lsl #6 │ │ │ │ - addseq ip, lr, r0, ror #5 │ │ │ │ - @ instruction: 0x009ec2b8 │ │ │ │ - addseq ip, lr, ip, lsl #5 │ │ │ │ - addseq ip, lr, r4, asr r2 │ │ │ │ - addseq ip, lr, r8, lsl r2 │ │ │ │ - addseq ip, lr, ip, ror #3 │ │ │ │ - @ instruction: 0x009ec1b4 │ │ │ │ - addseq ip, lr, ip, lsl #3 │ │ │ │ - addseq ip, lr, ip, ror #2 │ │ │ │ - addseq ip, lr, r4, asr #2 │ │ │ │ - addseq ip, lr, ip, lsl r1 │ │ │ │ - ldrsheq ip, [lr], r0 │ │ │ │ - addseq ip, lr, r8, asr #1 │ │ │ │ - addseq ip, lr, r8, lsr #1 │ │ │ │ - addseq ip, lr, r4, lsl #1 │ │ │ │ - addseq ip, lr, r8, asr r0 │ │ │ │ - addseq ip, lr, ip, lsr #32 │ │ │ │ - addseq ip, lr, r0 │ │ │ │ - addseq fp, lr, r8, asr #31 │ │ │ │ - umullseq fp, lr, ip, pc @ │ │ │ │ - addseq fp, lr, r4, ror pc │ │ │ │ - addseq fp, lr, r8, asr #30 │ │ │ │ - addseq fp, lr, ip, lsl pc │ │ │ │ - @ instruction: 0x009ebef0 │ │ │ │ - addseq fp, lr, r4, asr #29 │ │ │ │ - umullseq fp, lr, ip, lr │ │ │ │ - addseq fp, lr, r4, ror lr │ │ │ │ - addseq fp, lr, r8, asr #28 │ │ │ │ - addseq fp, lr, ip, lsl lr │ │ │ │ - addseq fp, lr, ip, ror #27 │ │ │ │ - addseq fp, lr, r0, asr #27 │ │ │ │ - umullseq fp, lr, r0, sp │ │ │ │ - addseq fp, lr, r0, asr sp │ │ │ │ - addseq fp, lr, r4, lsr #26 │ │ │ │ - umullseq fp, lr, r8, ip │ │ │ │ - addseq fp, lr, ip, ror #25 │ │ │ │ - addseq fp, lr, r0, ror #24 │ │ │ │ - @ instruction: 0x009ebcb4 │ │ │ │ - addseq fp, lr, r8, lsr #24 │ │ │ │ - addseq fp, lr, ip, ror ip │ │ │ │ - @ instruction: 0x009ebbf0 │ │ │ │ - addseq fp, lr, r0, asr #23 │ │ │ │ + addseq ip, lr, r8, asr #20 │ │ │ │ + addseq ip, lr, r8, lsr #16 │ │ │ │ + @ instruction: 0x009ec5f0 │ │ │ │ + addseq ip, lr, r4, lsl #20 │ │ │ │ + addseq ip, lr, r0, ror #15 │ │ │ │ + addseq ip, lr, ip, lsr #11 │ │ │ │ + addseq ip, lr, r0, asr #19 │ │ │ │ + umullseq ip, lr, r8, r7 │ │ │ │ + addseq ip, lr, r8, ror #10 │ │ │ │ + addseq ip, lr, ip, ror r9 │ │ │ │ + addseq ip, lr, r0, asr r7 │ │ │ │ + addseq ip, lr, r4, lsr #10 │ │ │ │ + addseq ip, lr, r8, lsr r9 │ │ │ │ + addseq ip, lr, r8, lsl #14 │ │ │ │ + addseq ip, lr, r0, ror #9 │ │ │ │ + @ instruction: 0x009ec8f4 │ │ │ │ + addseq ip, lr, r0, asr #13 │ │ │ │ + umullseq ip, lr, ip, r4 │ │ │ │ + @ instruction: 0x009ec8b0 │ │ │ │ + addseq ip, lr, r8, ror r6 │ │ │ │ + addseq ip, lr, r8, asr r4 │ │ │ │ + addseq ip, lr, ip, ror #16 │ │ │ │ + addseq ip, lr, r0, lsr r6 │ │ │ │ + addseq ip, lr, r4, lsl r4 │ │ │ │ + addseq ip, lr, r8, lsr #16 │ │ │ │ + addseq ip, lr, r8, ror #11 │ │ │ │ + @ instruction: 0x009ec3d0 │ │ │ │ + addseq ip, lr, r4, ror #15 │ │ │ │ + addseq ip, lr, r0, lsr #11 │ │ │ │ + addseq ip, lr, ip, lsl #7 │ │ │ │ + addseq ip, lr, r0, lsr #15 │ │ │ │ + addseq ip, lr, r8, asr r5 │ │ │ │ + addseq ip, lr, r8, asr #6 │ │ │ │ + addseq ip, lr, ip, asr r7 │ │ │ │ + addseq ip, lr, r0, lsl r5 │ │ │ │ + addseq ip, lr, r4, lsl #6 │ │ │ │ + @ instruction: 0x009ec2dc │ │ │ │ + @ instruction: 0x009ec2b4 │ │ │ │ + addseq ip, lr, r8, lsl #5 │ │ │ │ + addseq ip, lr, r0, asr r2 │ │ │ │ + addseq ip, lr, r4, lsl r2 │ │ │ │ + addseq ip, lr, r8, ror #3 │ │ │ │ + @ instruction: 0x009ec1b0 │ │ │ │ + addseq ip, lr, r8, lsl #3 │ │ │ │ + addseq ip, lr, r8, ror #2 │ │ │ │ + addseq ip, lr, r0, asr #2 │ │ │ │ + addseq ip, lr, r8, lsl r1 │ │ │ │ + addseq ip, lr, ip, ror #1 │ │ │ │ + addseq ip, lr, r4, asr #1 │ │ │ │ + addseq ip, lr, r4, lsr #1 │ │ │ │ + addseq ip, lr, r0, lsl #1 │ │ │ │ + addseq ip, lr, r4, asr r0 │ │ │ │ + addseq ip, lr, r8, lsr #32 │ │ │ │ + @ instruction: 0x009ebffc │ │ │ │ + addseq fp, lr, r4, asr #31 │ │ │ │ + umullseq fp, lr, r8, pc @ │ │ │ │ + addseq fp, lr, r0, ror pc │ │ │ │ + addseq fp, lr, r4, asr #30 │ │ │ │ + addseq fp, lr, r8, lsl pc │ │ │ │ + addseq fp, lr, ip, ror #29 │ │ │ │ + addseq fp, lr, r0, asr #29 │ │ │ │ + umullseq fp, lr, r8, lr │ │ │ │ + addseq fp, lr, r0, ror lr │ │ │ │ + addseq fp, lr, r4, asr #28 │ │ │ │ + addseq fp, lr, r8, lsl lr │ │ │ │ + addseq fp, lr, r8, ror #27 │ │ │ │ + @ instruction: 0x009ebdbc │ │ │ │ + addseq fp, lr, ip, lsl #27 │ │ │ │ + addseq fp, lr, ip, asr #26 │ │ │ │ + addseq fp, lr, r0, lsr #26 │ │ │ │ + umullseq fp, lr, r4, ip │ │ │ │ + addseq fp, lr, r8, ror #25 │ │ │ │ + addseq fp, lr, ip, asr ip │ │ │ │ + @ instruction: 0x009ebcb0 │ │ │ │ + addseq fp, lr, r4, lsr #24 │ │ │ │ + addseq fp, lr, r8, ror ip │ │ │ │ + addseq fp, lr, ip, ror #23 │ │ │ │ + @ instruction: 0x009ebbbc │ │ │ │ + addseq fp, lr, ip, lsl #21 │ │ │ │ + addseq fp, lr, r0, lsl #23 │ │ │ │ + addseq fp, lr, ip, asr #20 │ │ │ │ + addseq fp, lr, r4, asr #22 │ │ │ │ + addseq fp, lr, ip, lsl #20 │ │ │ │ + addseq fp, lr, r8, lsl #22 │ │ │ │ + addseq fp, lr, ip, asr #19 │ │ │ │ + addseq fp, lr, ip, asr #21 │ │ │ │ + addseq fp, lr, ip, lsl #19 │ │ │ │ umullseq fp, lr, r0, sl │ │ │ │ - addseq fp, lr, r4, lsl #23 │ │ │ │ - addseq fp, lr, r0, asr sl │ │ │ │ - addseq fp, lr, r8, asr #22 │ │ │ │ - addseq fp, lr, r0, lsl sl │ │ │ │ - addseq fp, lr, ip, lsl #22 │ │ │ │ - @ instruction: 0x009eb9d0 │ │ │ │ - @ instruction: 0x009ebad0 │ │ │ │ - umullseq fp, lr, r0, r9 │ │ │ │ - umullseq fp, lr, r4, sl │ │ │ │ - addseq fp, lr, r0, asr r9 │ │ │ │ - addseq fp, lr, r8, asr sl │ │ │ │ - addseq fp, lr, r0, lsl r9 │ │ │ │ - addseq fp, lr, ip, lsl sl │ │ │ │ - @ instruction: 0x009eb8d0 │ │ │ │ - addseq fp, lr, r0, lsr #17 │ │ │ │ - addseq fp, lr, r4, asr r6 │ │ │ │ + addseq fp, lr, ip, asr #18 │ │ │ │ + addseq fp, lr, r4, asr sl │ │ │ │ + addseq fp, lr, ip, lsl #18 │ │ │ │ + addseq fp, lr, r8, lsl sl │ │ │ │ + addseq fp, lr, ip, asr #17 │ │ │ │ + umullseq fp, lr, ip, r8 │ │ │ │ + addseq fp, lr, r0, asr r6 │ │ │ │ + addseq fp, lr, r0, lsl #8 │ │ │ │ + addseq fp, lr, r4, ror r1 │ │ │ │ + addseq fp, lr, r8, asr #16 │ │ │ │ + @ instruction: 0x009eb5fc │ │ │ │ + addseq fp, lr, r8, lsr #7 │ │ │ │ + addseq fp, lr, ip, lsl r1 │ │ │ │ + @ instruction: 0x009eb7f4 │ │ │ │ + addseq fp, lr, r8, lsr #11 │ │ │ │ + addseq fp, lr, r0, asr r3 │ │ │ │ + addseq fp, lr, r4, asr #1 │ │ │ │ + addseq fp, lr, r0, lsr #15 │ │ │ │ + addseq fp, lr, r4, asr r5 │ │ │ │ + @ instruction: 0x009eb2f8 │ │ │ │ + addseq fp, lr, ip, rrx │ │ │ │ + addseq fp, lr, ip, asr #14 │ │ │ │ + addseq fp, lr, r0, lsl #10 │ │ │ │ + addseq fp, lr, r0, lsr #5 │ │ │ │ + addseq fp, lr, r4, lsl r0 │ │ │ │ + @ instruction: 0x009eb6f8 │ │ │ │ + addseq fp, lr, ip, lsr #9 │ │ │ │ + addseq fp, lr, r8, asr #4 │ │ │ │ + @ instruction: 0x009eafbc │ │ │ │ + addseq fp, lr, r4, lsr #13 │ │ │ │ + addseq fp, lr, r8, asr r4 │ │ │ │ + @ instruction: 0x009eb1f0 │ │ │ │ + addseq sl, lr, r4, ror #30 │ │ │ │ + addseq fp, lr, r0, asr r6 │ │ │ │ addseq fp, lr, r4, lsl #8 │ │ │ │ - addseq fp, lr, r8, ror r1 │ │ │ │ - addseq fp, lr, ip, asr #16 │ │ │ │ - addseq fp, lr, r0, lsl #12 │ │ │ │ - addseq fp, lr, ip, lsr #7 │ │ │ │ - addseq fp, lr, r0, lsr #2 │ │ │ │ - @ instruction: 0x009eb7f8 │ │ │ │ - addseq fp, lr, ip, lsr #11 │ │ │ │ - addseq fp, lr, r4, asr r3 │ │ │ │ - addseq fp, lr, r8, asr #1 │ │ │ │ - addseq fp, lr, r4, lsr #15 │ │ │ │ - addseq fp, lr, r8, asr r5 │ │ │ │ - @ instruction: 0x009eb2fc │ │ │ │ - addseq fp, lr, r0, ror r0 │ │ │ │ - addseq fp, lr, r0, asr r7 │ │ │ │ - addseq fp, lr, r4, lsl #10 │ │ │ │ - addseq fp, lr, r4, lsr #5 │ │ │ │ - addseq fp, lr, r8, lsl r0 │ │ │ │ - @ instruction: 0x009eb6fc │ │ │ │ - @ instruction: 0x009eb4b0 │ │ │ │ - addseq fp, lr, ip, asr #4 │ │ │ │ - addseq sl, lr, r0, asr #31 │ │ │ │ - addseq fp, lr, r8, lsr #13 │ │ │ │ - addseq fp, lr, ip, asr r4 │ │ │ │ - @ instruction: 0x009eb1f4 │ │ │ │ - addseq sl, lr, r8, ror #30 │ │ │ │ - addseq fp, lr, r4, asr r6 │ │ │ │ - addseq fp, lr, r8, lsl #8 │ │ │ │ - umullseq fp, lr, ip, r1 │ │ │ │ - addseq sl, lr, r0, lsl pc │ │ │ │ - addseq fp, lr, r0, lsl #12 │ │ │ │ - @ instruction: 0x009eb3b4 │ │ │ │ - addseq fp, lr, r4, asr #2 │ │ │ │ - @ instruction: 0x009eaeb8 │ │ │ │ - addseq fp, lr, ip, lsr #11 │ │ │ │ - addseq fp, lr, r0, ror #6 │ │ │ │ - addseq fp, lr, ip, ror #1 │ │ │ │ - addseq sl, lr, r0, ror #28 │ │ │ │ - addseq fp, lr, r8, asr r5 │ │ │ │ - addseq fp, lr, ip, lsl #6 │ │ │ │ - umullseq fp, lr, r4, r0 │ │ │ │ - addseq sl, lr, r8, lsl #28 │ │ │ │ - addseq fp, lr, r4, lsl #10 │ │ │ │ - @ instruction: 0x009eb2b8 │ │ │ │ - addseq fp, lr, ip, lsr r0 │ │ │ │ - @ instruction: 0x009eadb0 │ │ │ │ - @ instruction: 0x009eb4b0 │ │ │ │ - addseq fp, lr, r4, ror #4 │ │ │ │ - addseq sl, lr, r4, ror #31 │ │ │ │ - addseq sl, lr, r8, asr sp │ │ │ │ - addseq fp, lr, ip, asr r4 │ │ │ │ - addseq fp, lr, r0, lsl r2 │ │ │ │ - addseq sl, lr, ip, lsl #31 │ │ │ │ - addseq sl, lr, r0, lsl #26 │ │ │ │ - addseq fp, lr, r8, lsl #8 │ │ │ │ - @ instruction: 0x009eb1bc │ │ │ │ - addseq sl, lr, r4, lsr pc │ │ │ │ - addseq sl, lr, r8, lsr #25 │ │ │ │ - @ instruction: 0x009eb3b4 │ │ │ │ - addseq fp, lr, r8, ror #2 │ │ │ │ - @ instruction: 0x009eaedc │ │ │ │ - addseq sl, lr, r0, asr ip │ │ │ │ - addseq sl, lr, r0, lsr #24 │ │ │ │ - @ instruction: 0x009ea9fc │ │ │ │ - @ instruction: 0x009ea7d8 │ │ │ │ - @ instruction: 0x009ea5b8 │ │ │ │ - addseq sl, lr, ip, lsr #7 │ │ │ │ - addseq sl, lr, r0, lsr #3 │ │ │ │ - @ instruction: 0x009eabb4 │ │ │ │ - umullseq sl, lr, r0, r9 │ │ │ │ - addseq sl, lr, ip, ror #14 │ │ │ │ - addseq sl, lr, r0, asr r5 │ │ │ │ - addseq sl, lr, r4, asr #6 │ │ │ │ + umullseq fp, lr, r8, r1 │ │ │ │ + addseq sl, lr, ip, lsl #30 │ │ │ │ + @ instruction: 0x009eb5fc │ │ │ │ + @ instruction: 0x009eb3b0 │ │ │ │ + addseq fp, lr, r0, asr #2 │ │ │ │ + @ instruction: 0x009eaeb4 │ │ │ │ + addseq fp, lr, r8, lsr #11 │ │ │ │ + addseq fp, lr, ip, asr r3 │ │ │ │ + addseq fp, lr, r8, ror #1 │ │ │ │ + addseq sl, lr, ip, asr lr │ │ │ │ + addseq fp, lr, r4, asr r5 │ │ │ │ + addseq fp, lr, r8, lsl #6 │ │ │ │ + umullseq fp, lr, r0, r0 │ │ │ │ + addseq sl, lr, r4, lsl #28 │ │ │ │ + addseq fp, lr, r0, lsl #10 │ │ │ │ + @ instruction: 0x009eb2b4 │ │ │ │ + addseq fp, lr, r8, lsr r0 │ │ │ │ + addseq sl, lr, ip, lsr #27 │ │ │ │ + addseq fp, lr, ip, lsr #9 │ │ │ │ + addseq fp, lr, r0, ror #4 │ │ │ │ + addseq sl, lr, r0, ror #31 │ │ │ │ + addseq sl, lr, r4, asr sp │ │ │ │ + addseq fp, lr, r8, asr r4 │ │ │ │ + addseq fp, lr, ip, lsl #4 │ │ │ │ + addseq sl, lr, r8, lsl #31 │ │ │ │ + @ instruction: 0x009eacfc │ │ │ │ + addseq fp, lr, r4, lsl #8 │ │ │ │ + @ instruction: 0x009eb1b8 │ │ │ │ + addseq sl, lr, r0, lsr pc │ │ │ │ + addseq sl, lr, r4, lsr #25 │ │ │ │ + @ instruction: 0x009eb3b0 │ │ │ │ + addseq fp, lr, r4, ror #2 │ │ │ │ + @ instruction: 0x009eaed8 │ │ │ │ + addseq sl, lr, ip, asr #24 │ │ │ │ + addseq sl, lr, ip, lsl ip │ │ │ │ + @ instruction: 0x009ea9f8 │ │ │ │ + @ instruction: 0x009ea7d4 │ │ │ │ + @ instruction: 0x009ea5b4 │ │ │ │ + addseq sl, lr, r8, lsr #7 │ │ │ │ + umullseq sl, lr, ip, r1 │ │ │ │ + @ instruction: 0x009eabb0 │ │ │ │ + addseq sl, lr, ip, lsl #19 │ │ │ │ + addseq sl, lr, r8, ror #14 │ │ │ │ + addseq sl, lr, ip, asr #10 │ │ │ │ + addseq sl, lr, r0, asr #6 │ │ │ │ + @ instruction: 0x009e9ad0 │ │ │ │ + addseq sl, lr, r0, ror #9 │ │ │ │ + @ instruction: 0x009ea2bc │ │ │ │ + umullseq sl, lr, r8, r0 │ │ │ │ + addseq r9, lr, r0, lsl #29 │ │ │ │ + addseq r9, lr, r4, ror ip │ │ │ │ + addseq r9, lr, r8, ror #20 │ │ │ │ + addseq sl, lr, r4, ror r4 │ │ │ │ + addseq sl, lr, r0, asr r2 │ │ │ │ + addseq sl, lr, ip, lsr #32 │ │ │ │ + addseq r9, lr, r8, lsl lr │ │ │ │ + addseq r9, lr, ip, lsl #24 │ │ │ │ + addseq r9, lr, r0, lsl #20 │ │ │ │ + addseq sl, lr, r8, lsl #8 │ │ │ │ + addseq sl, lr, r4, ror #3 │ │ │ │ + addseq r9, lr, r0, asr #31 │ │ │ │ + @ instruction: 0x009e9db0 │ │ │ │ + addseq r9, lr, r4, lsr #23 │ │ │ │ + umullseq r9, lr, r8, r9 │ │ │ │ + umullseq sl, lr, ip, r3 │ │ │ │ + addseq sl, lr, r8, ror r1 │ │ │ │ + addseq r9, lr, r4, asr pc │ │ │ │ + addseq r9, lr, r8, asr #26 │ │ │ │ + addseq r9, lr, ip, lsr fp │ │ │ │ + addseq r9, lr, r0, lsr r9 │ │ │ │ + addseq sl, lr, r4, lsr r3 │ │ │ │ + addseq sl, lr, r0, lsl r1 │ │ │ │ + addseq r9, lr, ip, ror #29 │ │ │ │ + addseq r9, lr, r0, ror #25 │ │ │ │ @ instruction: 0x009e9ad4 │ │ │ │ - addseq sl, lr, r4, ror #9 │ │ │ │ - addseq sl, lr, r0, asr #5 │ │ │ │ - umullseq sl, lr, ip, r0 │ │ │ │ + addseq r9, lr, r8, asr #17 │ │ │ │ + addseq sl, lr, ip, asr #5 │ │ │ │ + addseq sl, lr, r8, lsr #1 │ │ │ │ addseq r9, lr, r4, lsl #29 │ │ │ │ addseq r9, lr, r8, ror ip │ │ │ │ addseq r9, lr, ip, ror #20 │ │ │ │ - addseq sl, lr, r8, ror r4 │ │ │ │ - addseq sl, lr, r4, asr r2 │ │ │ │ - addseq sl, lr, r0, lsr r0 │ │ │ │ + addseq r9, lr, r0, ror #16 │ │ │ │ + addseq sl, lr, r4, ror #4 │ │ │ │ + addseq sl, lr, r0, asr #32 │ │ │ │ addseq r9, lr, ip, lsl lr │ │ │ │ addseq r9, lr, r0, lsl ip │ │ │ │ addseq r9, lr, r4, lsl #20 │ │ │ │ - addseq sl, lr, ip, lsl #8 │ │ │ │ - addseq sl, lr, r8, ror #3 │ │ │ │ - addseq r9, lr, r4, asr #31 │ │ │ │ + @ instruction: 0x009e97f8 │ │ │ │ + @ instruction: 0x009ea1fc │ │ │ │ + @ instruction: 0x009e9fd8 │ │ │ │ @ instruction: 0x009e9db4 │ │ │ │ addseq r9, lr, r8, lsr #23 │ │ │ │ umullseq r9, lr, ip, r9 │ │ │ │ - addseq sl, lr, r0, lsr #7 │ │ │ │ - addseq sl, lr, ip, ror r1 │ │ │ │ - addseq r9, lr, r8, asr pc │ │ │ │ + umullseq r9, lr, r0, r7 │ │ │ │ + umullseq sl, lr, r4, r1 │ │ │ │ + addseq r9, lr, r0, ror pc │ │ │ │ addseq r9, lr, ip, asr #26 │ │ │ │ addseq r9, lr, r0, asr #22 │ │ │ │ addseq r9, lr, r4, lsr r9 │ │ │ │ - addseq sl, lr, r8, lsr r3 │ │ │ │ - addseq sl, lr, r4, lsl r1 │ │ │ │ - @ instruction: 0x009e9ef0 │ │ │ │ + addseq r9, lr, r8, lsr #14 │ │ │ │ + addseq sl, lr, ip, lsr #2 │ │ │ │ + addseq r9, lr, r8, lsl #30 │ │ │ │ addseq r9, lr, r4, ror #25 │ │ │ │ - @ instruction: 0x009e9ad8 │ │ │ │ - addseq r9, lr, ip, asr #17 │ │ │ │ - @ instruction: 0x009ea2d0 │ │ │ │ - addseq sl, lr, ip, lsr #1 │ │ │ │ - addseq r9, lr, r8, lsl #29 │ │ │ │ - addseq r9, lr, ip, ror ip │ │ │ │ - addseq r9, lr, r0, ror sl │ │ │ │ - addseq r9, lr, r4, ror #16 │ │ │ │ - addseq sl, lr, r8, ror #4 │ │ │ │ - addseq sl, lr, r4, asr #32 │ │ │ │ - addseq r9, lr, r0, lsr #28 │ │ │ │ - addseq r9, lr, r4, lsl ip │ │ │ │ - addseq r9, lr, r8, lsl #20 │ │ │ │ - @ instruction: 0x009e97fc │ │ │ │ - addseq sl, lr, r0, lsl #4 │ │ │ │ - @ instruction: 0x009e9fdc │ │ │ │ - @ instruction: 0x009e9db8 │ │ │ │ - addseq r9, lr, ip, lsr #23 │ │ │ │ - addseq r9, lr, r0, lsr #19 │ │ │ │ - umullseq r9, lr, r4, r7 │ │ │ │ - umullseq sl, lr, r8, r1 │ │ │ │ - addseq r9, lr, r4, ror pc │ │ │ │ - addseq r9, lr, r0, asr sp │ │ │ │ - addseq r9, lr, r4, asr #22 │ │ │ │ - addseq r9, lr, r8, lsr r9 │ │ │ │ - addseq r9, lr, ip, lsr #14 │ │ │ │ - addseq sl, lr, r0, lsr r1 │ │ │ │ - addseq r9, lr, ip, lsl #30 │ │ │ │ - addseq r9, lr, r8, ror #25 │ │ │ │ - addseq r0, pc, r0, lsl #10 │ │ │ │ - addseq r0, pc, r8, ror r3 @ │ │ │ │ - addseq r0, pc, r4, lsl r2 @ │ │ │ │ - addseq r0, pc, ip, ror r0 @ │ │ │ │ - @ instruction: 0x009efef4 │ │ │ │ - addseq pc, lr, r4, lsl #27 │ │ │ │ - addseq r0, pc, r4, lsl r6 @ │ │ │ │ - addseq r0, pc, r8, ror r4 @ │ │ │ │ - @ instruction: 0x009f02fc │ │ │ │ - umullseq r0, pc, r0, r1 @ │ │ │ │ - @ instruction: 0x009efff4 │ │ │ │ - addseq pc, lr, r8, ror lr @ │ │ │ │ - @ instruction: 0x009efcfc │ │ │ │ - umullseq r0, pc, r0, r5 @ │ │ │ │ - @ instruction: 0x009f03f0 │ │ │ │ - addseq r0, pc, r0, lsl #5 │ │ │ │ - addseq r0, pc, ip, lsl #2 │ │ │ │ - addseq pc, lr, ip, ror #30 │ │ │ │ - @ instruction: 0x009efdfc │ │ │ │ - addseq pc, lr, r4, ror ip @ │ │ │ │ - addseq r0, pc, ip, lsl #10 │ │ │ │ - addseq r0, pc, r8, ror #6 │ │ │ │ - addseq r0, pc, r4, lsl #4 │ │ │ │ - addseq r0, pc, r8, lsl #1 │ │ │ │ - addseq pc, lr, r4, ror #29 │ │ │ │ + @ instruction: 0x009f04fc │ │ │ │ + addseq r0, pc, r4, ror r3 @ │ │ │ │ + addseq r0, pc, r0, lsl r2 @ │ │ │ │ + addseq r0, pc, r8, ror r0 @ │ │ │ │ + @ instruction: 0x009efef0 │ │ │ │ addseq pc, lr, r0, lsl #27 │ │ │ │ - addseq pc, lr, ip, ror #23 │ │ │ │ - addseq r0, pc, r8, lsl #9 │ │ │ │ - addseq r0, pc, r0, ror #5 │ │ │ │ - addseq r0, pc, r8, lsl #3 │ │ │ │ - addseq r0, pc, r4 │ │ │ │ - addseq pc, lr, ip, asr lr @ │ │ │ │ - addseq pc, lr, r4, lsl #26 │ │ │ │ - addseq pc, lr, r4, ror #22 │ │ │ │ - addseq r0, pc, r4, lsl #8 │ │ │ │ - addseq r0, pc, r8, asr r2 @ │ │ │ │ - addseq r0, pc, ip, lsl #2 │ │ │ │ - addseq pc, lr, r0, lsl #31 │ │ │ │ - @ instruction: 0x009efdd4 │ │ │ │ - addseq pc, lr, r8, lsl #25 │ │ │ │ - @ instruction: 0x009efadc │ │ │ │ - addseq pc, lr, r4, lsr #21 │ │ │ │ - addseq pc, lr, r0, lsl #16 │ │ │ │ - addseq pc, lr, r4, lsr r5 @ │ │ │ │ - addseq pc, lr, ip, ror #4 │ │ │ │ - addseq pc, lr, r8, asr #20 │ │ │ │ - addseq pc, lr, r4, lsr #15 │ │ │ │ - @ instruction: 0x009ef4d8 │ │ │ │ - addseq pc, lr, r4, lsl r2 @ │ │ │ │ - addseq pc, lr, ip, ror #19 │ │ │ │ - addseq pc, lr, r8, asr #14 │ │ │ │ - addseq pc, lr, ip, ror r4 @ │ │ │ │ - @ instruction: 0x009ef1bc │ │ │ │ - umullseq pc, lr, r0, r9 @ │ │ │ │ - addseq pc, lr, ip, ror #13 │ │ │ │ - addseq pc, lr, r0, lsr #8 │ │ │ │ - addseq pc, lr, r4, ror #2 │ │ │ │ - addseq pc, lr, r4, lsr r9 @ │ │ │ │ - umullseq pc, lr, r0, r6 @ │ │ │ │ - addseq pc, lr, r4, asr #7 │ │ │ │ - addseq pc, lr, ip, lsl #2 │ │ │ │ - @ instruction: 0x009ef8d8 │ │ │ │ - addseq pc, lr, r4, lsr r6 @ │ │ │ │ - addseq pc, lr, r8, ror #6 │ │ │ │ - ldrheq pc, [lr], r4 @ │ │ │ │ - addseq pc, lr, r0, lsl #17 │ │ │ │ - @ instruction: 0x009ef5d8 │ │ │ │ - addseq pc, lr, ip, lsl #6 │ │ │ │ - addseq pc, lr, ip, asr r0 @ │ │ │ │ - addseq pc, lr, r8, lsr #16 │ │ │ │ - addseq pc, lr, ip, ror r5 @ │ │ │ │ - @ instruction: 0x009ef2b0 │ │ │ │ - addseq pc, lr, r4 │ │ │ │ - @ instruction: 0x009ef7d0 │ │ │ │ - addseq pc, lr, r0, lsr #10 │ │ │ │ - addseq pc, lr, r4, asr r2 @ │ │ │ │ - addseq lr, lr, ip, lsr #31 │ │ │ │ - addseq pc, lr, r8, ror r7 @ │ │ │ │ - addseq pc, lr, r4, asr #9 │ │ │ │ - @ instruction: 0x009ef1f8 │ │ │ │ - addseq lr, lr, r4, asr pc │ │ │ │ - addseq pc, lr, r0, lsr #14 │ │ │ │ - addseq pc, lr, r8, ror #8 │ │ │ │ - umullseq pc, lr, ip, r1 @ │ │ │ │ - @ instruction: 0x009eeefc │ │ │ │ - addseq pc, lr, r8, asr #13 │ │ │ │ - addseq pc, lr, ip, lsl #8 │ │ │ │ - addseq pc, lr, r0, asr #2 │ │ │ │ - addseq lr, lr, r4, lsr #29 │ │ │ │ - addseq pc, lr, r0, ror r6 @ │ │ │ │ - @ instruction: 0x009ef3b0 │ │ │ │ - addseq pc, lr, r4, ror #1 │ │ │ │ - addseq lr, lr, ip, asr #28 │ │ │ │ - addseq pc, lr, r8, lsl r6 @ │ │ │ │ - addseq pc, lr, r4, asr r3 @ │ │ │ │ - addseq pc, lr, r8, lsl #1 │ │ │ │ - @ instruction: 0x009eedf4 │ │ │ │ - addseq pc, lr, r0, asr #11 │ │ │ │ - @ instruction: 0x009ef2f8 │ │ │ │ - addseq pc, lr, ip, lsr #32 │ │ │ │ - umullseq lr, lr, ip, sp @ │ │ │ │ - addseq pc, lr, r8, ror #10 │ │ │ │ - umullseq pc, lr, ip, r2 @ │ │ │ │ - @ instruction: 0x009eefd0 │ │ │ │ - addseq lr, lr, r4, asr #26 │ │ │ │ - addseq lr, lr, ip, lsl #26 │ │ │ │ - addseq lr, lr, r8, ror #20 │ │ │ │ - umullseq lr, lr, ip, r7 @ │ │ │ │ - @ instruction: 0x009ee4d4 │ │ │ │ - @ instruction: 0x009eecb0 │ │ │ │ - addseq lr, lr, ip, lsl #20 │ │ │ │ - addseq lr, lr, r0, asr #14 │ │ │ │ - addseq lr, lr, ip, ror r4 │ │ │ │ - addseq lr, lr, r4, asr ip │ │ │ │ - @ instruction: 0x009ee9b0 │ │ │ │ - addseq lr, lr, r4, ror #13 │ │ │ │ - addseq lr, lr, r4, lsr #8 │ │ │ │ - @ instruction: 0x009eebf8 │ │ │ │ - addseq lr, lr, r4, asr r9 │ │ │ │ - addseq lr, lr, r8, lsl #13 │ │ │ │ - addseq lr, lr, ip, asr #7 │ │ │ │ - umullseq lr, lr, ip, fp @ │ │ │ │ - @ instruction: 0x009ee8f8 │ │ │ │ - addseq lr, lr, ip, lsr #12 │ │ │ │ - addseq lr, lr, r4, ror r3 │ │ │ │ - addseq lr, lr, r0, asr #22 │ │ │ │ - umullseq lr, lr, ip, r8 @ │ │ │ │ - @ instruction: 0x009ee5d0 │ │ │ │ - addseq lr, lr, ip, lsl r3 │ │ │ │ - addseq lr, lr, r8, ror #21 │ │ │ │ - addseq lr, lr, r0, asr #16 │ │ │ │ - addseq lr, lr, r4, ror r5 │ │ │ │ - addseq lr, lr, r4, asr #5 │ │ │ │ - umullseq lr, lr, r0, sl @ │ │ │ │ - addseq lr, lr, r4, ror #15 │ │ │ │ - addseq lr, lr, r8, lsl r5 │ │ │ │ - addseq lr, lr, ip, ror #4 │ │ │ │ - addseq lr, lr, r8, lsr sl │ │ │ │ - addseq lr, lr, r8, lsl #15 │ │ │ │ - @ instruction: 0x009ee4bc │ │ │ │ - addseq lr, lr, r4, lsl r2 │ │ │ │ - addseq lr, lr, r0, ror #19 │ │ │ │ - addseq lr, lr, ip, lsr #14 │ │ │ │ - addseq lr, lr, r0, ror #8 │ │ │ │ - @ instruction: 0x009ee1bc │ │ │ │ - addseq lr, lr, r8, lsl #19 │ │ │ │ - @ instruction: 0x009ee6d0 │ │ │ │ - ldr r0, [pc, #-828] @ 37616c │ │ │ │ + addseq r0, pc, r0, lsl r6 @ │ │ │ │ + addseq r0, pc, r4, ror r4 @ │ │ │ │ + @ instruction: 0x009f02f8 │ │ │ │ + addseq r0, pc, ip, lsl #3 │ │ │ │ + @ instruction: 0x009efff0 │ │ │ │ + addseq pc, lr, r4, ror lr @ │ │ │ │ + @ instruction: 0x009efcf8 │ │ │ │ + addseq r0, pc, ip, lsl #11 │ │ │ │ + addseq r0, pc, ip, ror #7 │ │ │ │ + addseq r0, pc, ip, ror r2 @ │ │ │ │ + addseq r0, pc, r8, lsl #2 │ │ │ │ + addseq pc, lr, r8, ror #30 │ │ │ │ + @ instruction: 0x009efdf8 │ │ │ │ + addseq pc, lr, r0, ror ip @ │ │ │ │ + addseq r0, pc, r8, lsl #10 │ │ │ │ + addseq r0, pc, r4, ror #6 │ │ │ │ + addseq r0, pc, r0, lsl #4 │ │ │ │ + addseq r0, pc, r4, lsl #1 │ │ │ │ + addseq pc, lr, r0, ror #29 │ │ │ │ + addseq pc, lr, ip, ror sp @ │ │ │ │ + addseq pc, lr, r8, ror #23 │ │ │ │ + addseq r0, pc, r4, lsl #9 │ │ │ │ + @ instruction: 0x009f02dc │ │ │ │ + addseq r0, pc, r4, lsl #3 │ │ │ │ + addseq r0, pc, r0 │ │ │ │ + addseq pc, lr, r8, asr lr @ │ │ │ │ + addseq pc, lr, r0, lsl #26 │ │ │ │ + addseq pc, lr, r0, ror #22 │ │ │ │ + addseq r0, pc, r0, lsl #8 │ │ │ │ + addseq r0, pc, r4, asr r2 @ │ │ │ │ + addseq r0, pc, r8, lsl #2 │ │ │ │ + addseq pc, lr, ip, ror pc @ │ │ │ │ + @ instruction: 0x009efdd0 │ │ │ │ + addseq pc, lr, r4, lsl #25 │ │ │ │ + @ instruction: 0x009efad8 │ │ │ │ + addseq pc, lr, r0, lsr #21 │ │ │ │ + @ instruction: 0x009ef7fc │ │ │ │ + addseq pc, lr, r0, lsr r5 @ │ │ │ │ + addseq pc, lr, r8, ror #4 │ │ │ │ + addseq pc, lr, r4, asr #20 │ │ │ │ + addseq pc, lr, r0, lsr #15 │ │ │ │ + @ instruction: 0x009ef4d4 │ │ │ │ + addseq pc, lr, r0, lsl r2 @ │ │ │ │ + addseq pc, lr, r8, ror #19 │ │ │ │ + addseq pc, lr, r4, asr #14 │ │ │ │ + addseq pc, lr, r8, ror r4 @ │ │ │ │ + @ instruction: 0x009ef1b8 │ │ │ │ + addseq pc, lr, ip, lsl #19 │ │ │ │ + addseq pc, lr, r8, ror #13 │ │ │ │ + addseq pc, lr, ip, lsl r4 @ │ │ │ │ + addseq pc, lr, r0, ror #2 │ │ │ │ + addseq pc, lr, r0, lsr r9 @ │ │ │ │ + addseq pc, lr, ip, lsl #13 │ │ │ │ + addseq pc, lr, r0, asr #7 │ │ │ │ + addseq pc, lr, r8, lsl #2 │ │ │ │ + @ instruction: 0x009ef8d4 │ │ │ │ + addseq pc, lr, r0, lsr r6 @ │ │ │ │ + addseq pc, lr, r4, ror #6 │ │ │ │ + ldrheq pc, [lr], r0 @ │ │ │ │ + addseq pc, lr, ip, ror r8 @ │ │ │ │ + @ instruction: 0x009ef5d4 │ │ │ │ + addseq pc, lr, r8, lsl #6 │ │ │ │ + addseq pc, lr, r8, asr r0 @ │ │ │ │ + addseq pc, lr, r4, lsr #16 │ │ │ │ + addseq pc, lr, r8, ror r5 @ │ │ │ │ + addseq pc, lr, ip, lsr #5 │ │ │ │ + addseq pc, lr, r0 │ │ │ │ + addseq pc, lr, ip, asr #15 │ │ │ │ + addseq pc, lr, ip, lsl r5 @ │ │ │ │ + addseq pc, lr, r0, asr r2 @ │ │ │ │ + addseq lr, lr, r8, lsr #31 │ │ │ │ + addseq pc, lr, r4, ror r7 @ │ │ │ │ + addseq pc, lr, r0, asr #9 │ │ │ │ + @ instruction: 0x009ef1f4 │ │ │ │ + addseq lr, lr, r0, asr pc │ │ │ │ + addseq pc, lr, ip, lsl r7 @ │ │ │ │ + addseq pc, lr, r4, ror #8 │ │ │ │ + umullseq pc, lr, r8, r1 @ │ │ │ │ + @ instruction: 0x009eeef8 │ │ │ │ + addseq pc, lr, r4, asr #13 │ │ │ │ + addseq pc, lr, r8, lsl #8 │ │ │ │ + addseq pc, lr, ip, lsr r1 @ │ │ │ │ + addseq lr, lr, r0, lsr #29 │ │ │ │ + addseq pc, lr, ip, ror #12 │ │ │ │ + addseq pc, lr, ip, lsr #7 │ │ │ │ + addseq pc, lr, r0, ror #1 │ │ │ │ + addseq lr, lr, r8, asr #28 │ │ │ │ + addseq pc, lr, r4, lsl r6 @ │ │ │ │ + addseq pc, lr, r0, asr r3 @ │ │ │ │ + addseq pc, lr, r4, lsl #1 │ │ │ │ + @ instruction: 0x009eedf0 │ │ │ │ + @ instruction: 0x009ef5bc │ │ │ │ + @ instruction: 0x009ef2f4 │ │ │ │ + addseq pc, lr, r8, lsr #32 │ │ │ │ + umullseq lr, lr, r8, sp @ │ │ │ │ + addseq pc, lr, r4, ror #10 │ │ │ │ + umullseq pc, lr, r8, r2 @ │ │ │ │ + addseq lr, lr, ip, asr #31 │ │ │ │ + addseq lr, lr, r0, asr #26 │ │ │ │ + addseq lr, lr, r8, lsl #26 │ │ │ │ + addseq lr, lr, r4, ror #20 │ │ │ │ + umullseq lr, lr, r8, r7 @ │ │ │ │ + @ instruction: 0x009ee4d0 │ │ │ │ + addseq lr, lr, ip, lsr #25 │ │ │ │ + addseq lr, lr, r8, lsl #20 │ │ │ │ + addseq lr, lr, ip, lsr r7 │ │ │ │ + addseq lr, lr, r8, ror r4 │ │ │ │ + addseq lr, lr, r0, asr ip │ │ │ │ + addseq lr, lr, ip, lsr #19 │ │ │ │ + addseq lr, lr, r0, ror #13 │ │ │ │ + addseq lr, lr, r0, lsr #8 │ │ │ │ + @ instruction: 0x009eebf4 │ │ │ │ + addseq lr, lr, r0, asr r9 │ │ │ │ + addseq lr, lr, r4, lsl #13 │ │ │ │ + addseq lr, lr, r8, asr #7 │ │ │ │ + umullseq lr, lr, r8, fp @ │ │ │ │ + @ instruction: 0x009ee8f4 │ │ │ │ + addseq lr, lr, r8, lsr #12 │ │ │ │ + addseq lr, lr, r0, ror r3 │ │ │ │ + addseq lr, lr, ip, lsr fp │ │ │ │ + umullseq lr, lr, r8, r8 @ │ │ │ │ + addseq lr, lr, ip, asr #11 │ │ │ │ + addseq lr, lr, r8, lsl r3 │ │ │ │ + addseq lr, lr, r4, ror #21 │ │ │ │ + addseq lr, lr, ip, lsr r8 │ │ │ │ + addseq lr, lr, r0, ror r5 │ │ │ │ + addseq lr, lr, r0, asr #5 │ │ │ │ + addseq lr, lr, ip, lsl #21 │ │ │ │ + addseq lr, lr, r0, ror #15 │ │ │ │ + addseq lr, lr, r4, lsl r5 │ │ │ │ + addseq lr, lr, r8, ror #4 │ │ │ │ + addseq lr, lr, r4, lsr sl │ │ │ │ + addseq lr, lr, r4, lsl #15 │ │ │ │ + @ instruction: 0x009ee4b8 │ │ │ │ + addseq lr, lr, r0, lsl r2 │ │ │ │ + @ instruction: 0x009ee9dc │ │ │ │ + addseq lr, lr, r8, lsr #14 │ │ │ │ + addseq lr, lr, ip, asr r4 │ │ │ │ + @ instruction: 0x009ee1b8 │ │ │ │ + addseq lr, lr, r4, lsl #19 │ │ │ │ + addseq lr, lr, ip, asr #13 │ │ │ │ + ldr r0, [pc, #-828] @ 376190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 376170 │ │ │ │ + ldr r0, [pc, #-836] @ 376194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 376174 │ │ │ │ + ldr r0, [pc, #-844] @ 376198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 376178 │ │ │ │ + ldr r0, [pc, #-852] @ 37619c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 37617c │ │ │ │ + ldr r0, [pc, #-860] @ 3761a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 376180 │ │ │ │ + ldr r0, [pc, #-868] @ 3761a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 376184 │ │ │ │ + ldr r0, [pc, #-876] @ 3761a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 376188 │ │ │ │ + ldr r0, [pc, #-884] @ 3761ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 37618c │ │ │ │ + ldr r0, [pc, #-892] @ 3761b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 376190 │ │ │ │ + ldr r0, [pc, #-900] @ 3761b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 376194 │ │ │ │ + ldr r0, [pc, #-908] @ 3761b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 376198 │ │ │ │ + ldr r0, [pc, #-916] @ 3761bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 37619c │ │ │ │ + ldr r0, [pc, #-924] @ 3761c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3761a0 │ │ │ │ + ldr r0, [pc, #-932] @ 3761c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3761a4 │ │ │ │ + ldr r0, [pc, #-940] @ 3761c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3761a8 │ │ │ │ + ldr r0, [pc, #-948] @ 3761cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3761ac │ │ │ │ + ldr r0, [pc, #-956] @ 3761d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3761b0 │ │ │ │ + ldr r0, [pc, #-964] @ 3761d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3761b4 │ │ │ │ + ldr r0, [pc, #-972] @ 3761d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3761b8 │ │ │ │ + ldr r0, [pc, #-980] @ 3761dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3761bc │ │ │ │ + ldr r0, [pc, #-988] @ 3761e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3761c0 │ │ │ │ + ldr r0, [pc, #-996] @ 3761e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3761c4 │ │ │ │ + ldr r0, [pc, #-1004] @ 3761e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3761c8 │ │ │ │ + ldr r0, [pc, #-1012] @ 3761ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3761cc │ │ │ │ + ldr r0, [pc, #-1020] @ 3761f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 3761d0 │ │ │ │ + ldr r0, [pc, #-1028] @ 3761f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 3761d4 │ │ │ │ + ldr r0, [pc, #-1036] @ 3761f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 3761d8 │ │ │ │ + ldr r0, [pc, #-1044] @ 3761fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 3761dc │ │ │ │ + ldr r0, [pc, #-1052] @ 376200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 3761e0 │ │ │ │ + ldr r0, [pc, #-1060] @ 376204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 3761e4 │ │ │ │ + ldr r0, [pc, #-1068] @ 376208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 3761e8 │ │ │ │ + ldr r0, [pc, #-1076] @ 37620c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 3761ec │ │ │ │ + ldr r0, [pc, #-1084] @ 376210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 3761f0 │ │ │ │ + ldr r0, [pc, #-1092] @ 376214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 3761f4 │ │ │ │ + ldr r0, [pc, #-1100] @ 376218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 3761f8 │ │ │ │ + ldr r0, [pc, #-1108] @ 37621c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 3761fc │ │ │ │ + ldr r0, [pc, #-1116] @ 376220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 376200 │ │ │ │ + ldr r0, [pc, #-1124] @ 376224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 376204 │ │ │ │ + ldr r0, [pc, #-1132] @ 376228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 376208 │ │ │ │ + ldr r0, [pc, #-1140] @ 37622c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 37620c │ │ │ │ + ldr r0, [pc, #-1148] @ 376230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 376210 │ │ │ │ + ldr r0, [pc, #-1156] @ 376234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 376214 │ │ │ │ + ldr r0, [pc, #-1164] @ 376238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 376218 │ │ │ │ + ldr r0, [pc, #-1172] @ 37623c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 37621c │ │ │ │ + ldr r0, [pc, #-1180] @ 376240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 376220 │ │ │ │ + ldr r0, [pc, #-1188] @ 376244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 376224 │ │ │ │ + ldr r0, [pc, #-1196] @ 376248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 376228 │ │ │ │ + ldr r0, [pc, #-1204] @ 37624c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 37622c │ │ │ │ + ldr r0, [pc, #-1212] @ 376250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 376230 │ │ │ │ + ldr r0, [pc, #-1220] @ 376254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 376234 │ │ │ │ + ldr r0, [pc, #-1228] @ 376258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 376238 │ │ │ │ + ldr r0, [pc, #-1236] @ 37625c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 37623c │ │ │ │ + ldr r0, [pc, #-1244] @ 376260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 376240 │ │ │ │ + ldr r0, [pc, #-1252] @ 376264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 376244 │ │ │ │ + ldr r0, [pc, #-1260] @ 376268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 376248 │ │ │ │ + ldr r0, [pc, #-1268] @ 37626c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 37624c │ │ │ │ + ldr r0, [pc, #-1276] @ 376270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 376250 │ │ │ │ + ldr r0, [pc, #-1284] @ 376274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 376254 │ │ │ │ + ldr r0, [pc, #-1292] @ 376278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 376258 │ │ │ │ + ldr r0, [pc, #-1300] @ 37627c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 37625c │ │ │ │ + ldr r0, [pc, #-1308] @ 376280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 376260 │ │ │ │ + ldr r0, [pc, #-1316] @ 376284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 376264 │ │ │ │ + ldr r0, [pc, #-1324] @ 376288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 376268 │ │ │ │ + ldr r0, [pc, #-1332] @ 37628c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 37626c │ │ │ │ + ldr r0, [pc, #-1340] @ 376290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 376270 │ │ │ │ + ldr r0, [pc, #-1348] @ 376294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 376274 │ │ │ │ + ldr r0, [pc, #-1356] @ 376298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 376278 │ │ │ │ + ldr r0, [pc, #-1364] @ 37629c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 37627c │ │ │ │ + ldr r0, [pc, #-1372] @ 3762a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 376280 │ │ │ │ + ldr r0, [pc, #-1380] @ 3762a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 376284 │ │ │ │ + ldr r0, [pc, #-1388] @ 3762a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 376288 │ │ │ │ + ldr r0, [pc, #-1396] @ 3762ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 37628c │ │ │ │ + ldr r0, [pc, #-1404] @ 3762b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 376290 │ │ │ │ + ldr r0, [pc, #-1412] @ 3762b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 376294 │ │ │ │ + ldr r0, [pc, #-1420] @ 3762b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 376298 │ │ │ │ + ldr r0, [pc, #-1428] @ 3762bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 37629c │ │ │ │ + ldr r0, [pc, #-1436] @ 3762c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3762a0 │ │ │ │ + ldr r0, [pc, #-1444] @ 3762c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3762a4 │ │ │ │ + ldr r0, [pc, #-1452] @ 3762c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3762a8 │ │ │ │ + ldr r0, [pc, #-1460] @ 3762cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3762ac │ │ │ │ + ldr r0, [pc, #-1468] @ 3762d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3762b0 │ │ │ │ + ldr r0, [pc, #-1476] @ 3762d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3762b4 │ │ │ │ + ldr r0, [pc, #-1484] @ 3762d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3762b8 │ │ │ │ + ldr r0, [pc, #-1492] @ 3762dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3762bc │ │ │ │ + ldr r0, [pc, #-1500] @ 3762e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3762c0 │ │ │ │ + ldr r0, [pc, #-1508] @ 3762e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3762c4 │ │ │ │ + ldr r0, [pc, #-1516] @ 3762e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3762c8 │ │ │ │ + ldr r0, [pc, #-1524] @ 3762ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3762cc │ │ │ │ + ldr r0, [pc, #-1532] @ 3762f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3762d0 │ │ │ │ + ldr r0, [pc, #-1540] @ 3762f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3762d4 │ │ │ │ + ldr r0, [pc, #-1548] @ 3762f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3762d8 │ │ │ │ + ldr r0, [pc, #-1556] @ 3762fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3762dc │ │ │ │ + ldr r0, [pc, #-1564] @ 376300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3762e0 │ │ │ │ + ldr r0, [pc, #-1572] @ 376304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3762e4 │ │ │ │ + ldr r0, [pc, #-1580] @ 376308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 3762e8 │ │ │ │ + ldr r0, [pc, #-1588] @ 37630c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 3762ec │ │ │ │ + ldr r0, [pc, #-1596] @ 376310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 3762f0 │ │ │ │ + ldr r0, [pc, #-1604] @ 376314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 3762f4 │ │ │ │ + ldr r0, [pc, #-1612] @ 376318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3762f8 │ │ │ │ + ldr r0, [pc, #-1620] @ 37631c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3762fc │ │ │ │ + ldr r0, [pc, #-1628] @ 376320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 376300 │ │ │ │ + ldr r0, [pc, #-1636] @ 376324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 376304 │ │ │ │ + ldr r0, [pc, #-1644] @ 376328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 376308 │ │ │ │ + ldr r0, [pc, #-1652] @ 37632c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 37630c │ │ │ │ + ldr r0, [pc, #-1660] @ 376330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 376310 │ │ │ │ + ldr r0, [pc, #-1668] @ 376334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 376314 │ │ │ │ + ldr r0, [pc, #-1676] @ 376338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 376318 │ │ │ │ + ldr r0, [pc, #-1684] @ 37633c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 37631c │ │ │ │ + ldr r0, [pc, #-1692] @ 376340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 376320 │ │ │ │ + ldr r0, [pc, #-1700] @ 376344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 376324 │ │ │ │ + ldr r0, [pc, #-1708] @ 376348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 376328 │ │ │ │ + ldr r0, [pc, #-1716] @ 37634c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 37632c │ │ │ │ + ldr r0, [pc, #-1724] @ 376350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 376330 │ │ │ │ + ldr r0, [pc, #-1732] @ 376354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 376334 │ │ │ │ + ldr r0, [pc, #-1740] @ 376358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 376338 │ │ │ │ + ldr r0, [pc, #-1748] @ 37635c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 37633c │ │ │ │ + ldr r0, [pc, #-1756] @ 376360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 376340 │ │ │ │ + ldr r0, [pc, #-1764] @ 376364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 376344 │ │ │ │ + ldr r0, [pc, #-1772] @ 376368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 376348 │ │ │ │ + ldr r0, [pc, #-1780] @ 37636c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 37634c │ │ │ │ + ldr r0, [pc, #-1788] @ 376370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 376350 │ │ │ │ + ldr r0, [pc, #-1796] @ 376374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 376354 │ │ │ │ + ldr r0, [pc, #-1804] @ 376378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 376358 │ │ │ │ + ldr r0, [pc, #-1812] @ 37637c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 37635c │ │ │ │ + ldr r0, [pc, #-1820] @ 376380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 376360 │ │ │ │ + ldr r0, [pc, #-1828] @ 376384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 376364 │ │ │ │ + ldr r0, [pc, #-1836] @ 376388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 376368 │ │ │ │ + ldr r0, [pc, #-1844] @ 37638c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 37636c │ │ │ │ + ldr r0, [pc, #-1852] @ 376390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 376370 │ │ │ │ + ldr r0, [pc, #-1860] @ 376394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 376374 │ │ │ │ + ldr r0, [pc, #-1868] @ 376398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 376378 │ │ │ │ + ldr r0, [pc, #-1876] @ 37639c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 37637c │ │ │ │ + ldr r0, [pc, #-1884] @ 3763a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 376380 │ │ │ │ + ldr r0, [pc, #-1892] @ 3763a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 376384 │ │ │ │ + ldr r0, [pc, #-1900] @ 3763a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 376388 │ │ │ │ + ldr r0, [pc, #-1908] @ 3763ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 37638c │ │ │ │ + ldr r0, [pc, #-1916] @ 3763b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 376390 │ │ │ │ + ldr r0, [pc, #-1924] @ 3763b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 376394 │ │ │ │ + ldr r0, [pc, #-1932] @ 3763b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 376398 │ │ │ │ + ldr r0, [pc, #-1940] @ 3763bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 37639c │ │ │ │ + ldr r0, [pc, #-1948] @ 3763c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3763a0 │ │ │ │ + ldr r0, [pc, #-1956] @ 3763c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3763a4 │ │ │ │ + ldr r0, [pc, #-1964] @ 3763c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3763a8 │ │ │ │ + ldr r0, [pc, #-1972] @ 3763cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3763ac │ │ │ │ + ldr r0, [pc, #-1980] @ 3763d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3763b0 │ │ │ │ + ldr r0, [pc, #-1988] @ 3763d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3763b4 │ │ │ │ + ldr r0, [pc, #-1996] @ 3763d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3763b8 │ │ │ │ + ldr r0, [pc, #-2004] @ 3763dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3763bc │ │ │ │ + ldr r0, [pc, #-2012] @ 3763e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3763c0 │ │ │ │ + ldr r0, [pc, #-2020] @ 3763e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3763c4 │ │ │ │ + ldr r0, [pc, #-2028] @ 3763e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3763c8 │ │ │ │ + ldr r0, [pc, #-2036] @ 3763ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3763cc │ │ │ │ + ldr r0, [pc, #-2044] @ 3763f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3763d0 │ │ │ │ + ldr r0, [pc, #-2052] @ 3763f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3763d4 │ │ │ │ + ldr r0, [pc, #-2060] @ 3763f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3763d8 │ │ │ │ + ldr r0, [pc, #-2068] @ 3763fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3763dc │ │ │ │ + ldr r0, [pc, #-2076] @ 376400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3763e0 │ │ │ │ + ldr r0, [pc, #-2084] @ 376404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3763e4 │ │ │ │ + ldr r0, [pc, #-2092] @ 376408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3763e8 │ │ │ │ + ldr r0, [pc, #-2100] @ 37640c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3763ec │ │ │ │ + ldr r0, [pc, #-2108] @ 376410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3763f0 │ │ │ │ + ldr r0, [pc, #-2116] @ 376414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3763f4 │ │ │ │ + ldr r0, [pc, #-2124] @ 376418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3763f8 │ │ │ │ + ldr r0, [pc, #-2132] @ 37641c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 3763fc │ │ │ │ + ldr r0, [pc, #-2140] @ 376420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 376400 │ │ │ │ + ldr r0, [pc, #-2148] @ 376424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 376404 │ │ │ │ + ldr r0, [pc, #-2156] @ 376428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 376408 │ │ │ │ + ldr r0, [pc, #-2164] @ 37642c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 37640c │ │ │ │ + ldr r0, [pc, #-2172] @ 376430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 376410 │ │ │ │ + ldr r0, [pc, #-2180] @ 376434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 376414 │ │ │ │ + ldr r0, [pc, #-2188] @ 376438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 376418 │ │ │ │ + ldr r0, [pc, #-2196] @ 37643c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 37641c │ │ │ │ + ldr r0, [pc, #-2204] @ 376440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 376420 │ │ │ │ + ldr r0, [pc, #-2212] @ 376444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 376424 │ │ │ │ + ldr r0, [pc, #-2220] @ 376448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 376428 │ │ │ │ + ldr r0, [pc, #-2228] @ 37644c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 37642c │ │ │ │ + ldr r0, [pc, #-2236] @ 376450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 376430 │ │ │ │ + ldr r0, [pc, #-2244] @ 376454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 376434 │ │ │ │ + ldr r0, [pc, #-2252] @ 376458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 376438 │ │ │ │ + ldr r0, [pc, #-2260] @ 37645c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 37643c │ │ │ │ + ldr r0, [pc, #-2268] @ 376460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 376440 │ │ │ │ + ldr r0, [pc, #-2276] @ 376464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 376444 │ │ │ │ + ldr r0, [pc, #-2284] @ 376468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 376448 │ │ │ │ + ldr r0, [pc, #-2292] @ 37646c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 37644c │ │ │ │ + ldr r0, [pc, #-2300] @ 376470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 376450 │ │ │ │ + ldr r0, [pc, #-2308] @ 376474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 376454 │ │ │ │ + ldr r0, [pc, #-2316] @ 376478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 376458 │ │ │ │ + ldr r0, [pc, #-2324] @ 37647c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 37645c │ │ │ │ + ldr r0, [pc, #-2332] @ 376480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 376460 │ │ │ │ + ldr r0, [pc, #-2340] @ 376484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 376464 │ │ │ │ + ldr r0, [pc, #-2348] @ 376488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 376468 │ │ │ │ + ldr r0, [pc, #-2356] @ 37648c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 37646c │ │ │ │ + ldr r0, [pc, #-2364] @ 376490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 376470 │ │ │ │ + ldr r0, [pc, #-2372] @ 376494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 376474 │ │ │ │ + ldr r0, [pc, #-2380] @ 376498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 376478 │ │ │ │ + ldr r0, [pc, #-2388] @ 37649c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 37647c │ │ │ │ + ldr r0, [pc, #-2396] @ 3764a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 376480 │ │ │ │ + ldr r0, [pc, #-2404] @ 3764a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 376484 │ │ │ │ + ldr r0, [pc, #-2412] @ 3764a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 376488 │ │ │ │ + ldr r0, [pc, #-2420] @ 3764ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 37648c │ │ │ │ + ldr r0, [pc, #-2428] @ 3764b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 376490 │ │ │ │ + ldr r0, [pc, #-2436] @ 3764b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 376494 │ │ │ │ + ldr r0, [pc, #-2444] @ 3764b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 376498 │ │ │ │ + ldr r0, [pc, #-2452] @ 3764bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 37649c │ │ │ │ + ldr r0, [pc, #-2460] @ 3764c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 3777cc │ │ │ │ + ldr r0, [pc, #2440] @ 3777f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 3777d0 │ │ │ │ + ldr r0, [pc, #2432] @ 3777f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 3777d4 │ │ │ │ + ldr r0, [pc, #2424] @ 3777f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 3777d8 │ │ │ │ + ldr r0, [pc, #2416] @ 3777fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 3777dc │ │ │ │ + ldr r0, [pc, #2408] @ 377800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 3777e0 │ │ │ │ + ldr r0, [pc, #2400] @ 377804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 3777e4 │ │ │ │ + ldr r0, [pc, #2392] @ 377808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3777e8 │ │ │ │ + ldr r0, [pc, #2384] @ 37780c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3777ec │ │ │ │ + ldr r0, [pc, #2376] @ 377810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3777f0 │ │ │ │ + ldr r0, [pc, #2368] @ 377814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3777f4 │ │ │ │ + ldr r0, [pc, #2360] @ 377818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3777f8 │ │ │ │ + ldr r0, [pc, #2352] @ 37781c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3777fc │ │ │ │ + ldr r0, [pc, #2344] @ 377820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 377800 │ │ │ │ + ldr r0, [pc, #2336] @ 377824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 377804 │ │ │ │ + ldr r0, [pc, #2328] @ 377828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 377808 │ │ │ │ + ldr r0, [pc, #2320] @ 37782c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 37780c │ │ │ │ + ldr r0, [pc, #2312] @ 377830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 377810 │ │ │ │ + ldr r0, [pc, #2304] @ 377834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 377814 │ │ │ │ + ldr r0, [pc, #2296] @ 377838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 377818 │ │ │ │ + ldr r0, [pc, #2288] @ 37783c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 37781c │ │ │ │ + ldr r0, [pc, #2280] @ 377840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 377820 │ │ │ │ + ldr r0, [pc, #2272] @ 377844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 377824 │ │ │ │ + ldr r0, [pc, #2264] @ 377848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 377828 │ │ │ │ + ldr r0, [pc, #2256] @ 37784c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 37782c │ │ │ │ + ldr r0, [pc, #2248] @ 377850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 377830 │ │ │ │ + ldr r0, [pc, #2240] @ 377854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 377834 │ │ │ │ + ldr r0, [pc, #2232] @ 377858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 377838 │ │ │ │ + ldr r0, [pc, #2224] @ 37785c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 37783c │ │ │ │ + ldr r0, [pc, #2216] @ 377860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 377840 │ │ │ │ + ldr r0, [pc, #2208] @ 377864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 377844 │ │ │ │ + ldr r0, [pc, #2200] @ 377868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 377848 │ │ │ │ + ldr r0, [pc, #2192] @ 37786c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 37784c │ │ │ │ + ldr r0, [pc, #2184] @ 377870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 377850 │ │ │ │ + ldr r0, [pc, #2176] @ 377874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 377854 │ │ │ │ + ldr r0, [pc, #2168] @ 377878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 377858 │ │ │ │ + ldr r0, [pc, #2160] @ 37787c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 37785c │ │ │ │ + ldr r0, [pc, #2152] @ 377880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 377860 │ │ │ │ + ldr r0, [pc, #2144] @ 377884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 377864 │ │ │ │ + ldr r0, [pc, #2136] @ 377888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 377868 │ │ │ │ + ldr r0, [pc, #2128] @ 37788c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 37786c │ │ │ │ + ldr r0, [pc, #2120] @ 377890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 377870 │ │ │ │ + ldr r0, [pc, #2112] @ 377894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 377874 │ │ │ │ + ldr r0, [pc, #2104] @ 377898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 377878 │ │ │ │ + ldr r0, [pc, #2096] @ 37789c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 37787c │ │ │ │ + ldr r0, [pc, #2088] @ 3778a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 377880 │ │ │ │ + ldr r0, [pc, #2080] @ 3778a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 377884 │ │ │ │ + ldr r0, [pc, #2072] @ 3778a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 377888 │ │ │ │ + ldr r0, [pc, #2064] @ 3778ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 37788c │ │ │ │ + ldr r0, [pc, #2056] @ 3778b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 377890 │ │ │ │ + ldr r0, [pc, #2048] @ 3778b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 377894 │ │ │ │ + ldr r0, [pc, #2040] @ 3778b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 377898 │ │ │ │ + ldr r0, [pc, #2032] @ 3778bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 37789c │ │ │ │ + ldr r0, [pc, #2024] @ 3778c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3778a0 │ │ │ │ + ldr r0, [pc, #2016] @ 3778c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3778a4 │ │ │ │ + ldr r0, [pc, #2008] @ 3778c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3778a8 │ │ │ │ + ldr r0, [pc, #2000] @ 3778cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3778ac │ │ │ │ + ldr r0, [pc, #1992] @ 3778d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3778b0 │ │ │ │ + ldr r0, [pc, #1984] @ 3778d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3778b4 │ │ │ │ + ldr r0, [pc, #1976] @ 3778d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3778b8 │ │ │ │ + ldr r0, [pc, #1968] @ 3778dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3778bc │ │ │ │ + ldr r0, [pc, #1960] @ 3778e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3778c0 │ │ │ │ + ldr r0, [pc, #1952] @ 3778e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3778c4 │ │ │ │ + ldr r0, [pc, #1944] @ 3778e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3778c8 │ │ │ │ + ldr r0, [pc, #1936] @ 3778ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3778cc │ │ │ │ + ldr r0, [pc, #1928] @ 3778f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3778d0 │ │ │ │ + ldr r0, [pc, #1920] @ 3778f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3778d4 │ │ │ │ + ldr r0, [pc, #1912] @ 3778f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3778d8 │ │ │ │ + ldr r0, [pc, #1904] @ 3778fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3778dc │ │ │ │ + ldr r0, [pc, #1896] @ 377900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3778e0 │ │ │ │ + ldr r0, [pc, #1888] @ 377904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3778e4 │ │ │ │ + ldr r0, [pc, #1880] @ 377908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3778e8 │ │ │ │ + ldr r0, [pc, #1872] @ 37790c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3778ec │ │ │ │ + ldr r0, [pc, #1864] @ 377910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3778f0 │ │ │ │ + ldr r0, [pc, #1856] @ 377914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3778f4 │ │ │ │ + ldr r0, [pc, #1848] @ 377918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3778f8 │ │ │ │ + ldr r0, [pc, #1840] @ 37791c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3778fc │ │ │ │ + ldr r0, [pc, #1832] @ 377920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 377900 │ │ │ │ + ldr r0, [pc, #1824] @ 377924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 377904 │ │ │ │ + ldr r0, [pc, #1816] @ 377928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 377908 │ │ │ │ + ldr r0, [pc, #1808] @ 37792c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 37790c │ │ │ │ + ldr r0, [pc, #1800] @ 377930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 377910 │ │ │ │ + ldr r0, [pc, #1792] @ 377934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 377914 │ │ │ │ + ldr r0, [pc, #1784] @ 377938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 377918 │ │ │ │ + ldr r0, [pc, #1776] @ 37793c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 37791c │ │ │ │ + ldr r0, [pc, #1768] @ 377940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 377920 │ │ │ │ + ldr r0, [pc, #1760] @ 377944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 377924 │ │ │ │ + ldr r0, [pc, #1752] @ 377948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 377928 │ │ │ │ + ldr r0, [pc, #1744] @ 37794c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 37792c │ │ │ │ + ldr r0, [pc, #1736] @ 377950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 377930 │ │ │ │ + ldr r0, [pc, #1728] @ 377954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 377934 │ │ │ │ + ldr r0, [pc, #1720] @ 377958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 377938 │ │ │ │ + ldr r0, [pc, #1712] @ 37795c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 37793c │ │ │ │ + ldr r0, [pc, #1704] @ 377960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 377940 │ │ │ │ + ldr r0, [pc, #1696] @ 377964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 377944 │ │ │ │ + ldr r0, [pc, #1688] @ 377968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 377948 │ │ │ │ + ldr r0, [pc, #1680] @ 37796c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 37794c │ │ │ │ + ldr r0, [pc, #1672] @ 377970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 377950 │ │ │ │ + ldr r0, [pc, #1664] @ 377974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 377954 │ │ │ │ + ldr r0, [pc, #1656] @ 377978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 377958 │ │ │ │ + ldr r0, [pc, #1648] @ 37797c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 37795c │ │ │ │ + ldr r0, [pc, #1640] @ 377980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 377960 │ │ │ │ + ldr r0, [pc, #1632] @ 377984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 377964 │ │ │ │ + ldr r0, [pc, #1624] @ 377988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 377968 │ │ │ │ + ldr r0, [pc, #1616] @ 37798c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 37796c │ │ │ │ + ldr r0, [pc, #1608] @ 377990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 377970 │ │ │ │ + ldr r0, [pc, #1600] @ 377994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 377974 │ │ │ │ + ldr r0, [pc, #1592] @ 377998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 377978 │ │ │ │ + ldr r0, [pc, #1584] @ 37799c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 37797c │ │ │ │ + ldr r0, [pc, #1576] @ 3779a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 377980 │ │ │ │ + ldr r0, [pc, #1568] @ 3779a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 377984 │ │ │ │ + ldr r0, [pc, #1560] @ 3779a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 377988 │ │ │ │ + ldr r0, [pc, #1552] @ 3779ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 37798c │ │ │ │ + ldr r0, [pc, #1544] @ 3779b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 377990 │ │ │ │ + ldr r0, [pc, #1536] @ 3779b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 377994 │ │ │ │ + ldr r0, [pc, #1528] @ 3779b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 377998 │ │ │ │ + ldr r0, [pc, #1520] @ 3779bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 37799c │ │ │ │ + ldr r0, [pc, #1512] @ 3779c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3779a0 │ │ │ │ + ldr r0, [pc, #1504] @ 3779c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3779a4 │ │ │ │ + ldr r0, [pc, #1496] @ 3779c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3779a8 │ │ │ │ + ldr r0, [pc, #1488] @ 3779cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3779ac │ │ │ │ + ldr r0, [pc, #1480] @ 3779d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3779b0 │ │ │ │ + ldr r0, [pc, #1472] @ 3779d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3779b4 │ │ │ │ + ldr r0, [pc, #1464] @ 3779d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3779b8 │ │ │ │ + ldr r0, [pc, #1456] @ 3779dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3779bc │ │ │ │ + ldr r0, [pc, #1448] @ 3779e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3779c0 │ │ │ │ + ldr r0, [pc, #1440] @ 3779e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3779c4 │ │ │ │ + ldr r0, [pc, #1432] @ 3779e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3779c8 │ │ │ │ + ldr r0, [pc, #1424] @ 3779ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3779cc │ │ │ │ + ldr r0, [pc, #1416] @ 3779f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3779d0 │ │ │ │ + ldr r0, [pc, #1408] @ 3779f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3779d4 │ │ │ │ + ldr r0, [pc, #1400] @ 3779f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3779d8 │ │ │ │ + ldr r0, [pc, #1392] @ 3779fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3779dc │ │ │ │ + ldr r0, [pc, #1384] @ 377a00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3779e0 │ │ │ │ + ldr r0, [pc, #1376] @ 377a04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3779e4 │ │ │ │ + ldr r0, [pc, #1368] @ 377a08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3779e8 │ │ │ │ + ldr r0, [pc, #1360] @ 377a0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3779ec │ │ │ │ + ldr r0, [pc, #1352] @ 377a10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3779f0 │ │ │ │ + ldr r0, [pc, #1344] @ 377a14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3779f4 │ │ │ │ + ldr r0, [pc, #1336] @ 377a18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3779f8 │ │ │ │ + ldr r0, [pc, #1328] @ 377a1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3779fc │ │ │ │ + ldr r0, [pc, #1320] @ 377a20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 377a00 │ │ │ │ + ldr r0, [pc, #1312] @ 377a24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 377a04 │ │ │ │ + ldr r0, [pc, #1304] @ 377a28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 377a08 │ │ │ │ + ldr r0, [pc, #1296] @ 377a2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 377a0c │ │ │ │ + ldr r0, [pc, #1288] @ 377a30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 377a10 │ │ │ │ + ldr r0, [pc, #1280] @ 377a34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 377a14 │ │ │ │ + ldr r0, [pc, #1272] @ 377a38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 377a18 │ │ │ │ + ldr r0, [pc, #1264] @ 377a3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 377a1c │ │ │ │ + ldr r0, [pc, #1256] @ 377a40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 377a20 │ │ │ │ + ldr r0, [pc, #1248] @ 377a44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 377a24 │ │ │ │ + ldr r0, [pc, #1240] @ 377a48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 377a28 │ │ │ │ + ldr r0, [pc, #1232] @ 377a4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 377a2c │ │ │ │ + ldr r0, [pc, #1224] @ 377a50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 377a30 │ │ │ │ + ldr r0, [pc, #1216] @ 377a54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 377a34 │ │ │ │ + ldr r0, [pc, #1208] @ 377a58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 377a38 │ │ │ │ + ldr r0, [pc, #1200] @ 377a5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 377a3c │ │ │ │ + ldr r0, [pc, #1192] @ 377a60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 377a40 │ │ │ │ + ldr r0, [pc, #1184] @ 377a64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 377a44 │ │ │ │ + ldr r0, [pc, #1176] @ 377a68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 377a48 │ │ │ │ + ldr r0, [pc, #1168] @ 377a6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 377a4c │ │ │ │ + ldr r0, [pc, #1160] @ 377a70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 377a50 │ │ │ │ + ldr r0, [pc, #1152] @ 377a74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 377a54 │ │ │ │ + ldr r0, [pc, #1144] @ 377a78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 377a58 │ │ │ │ + ldr r0, [pc, #1136] @ 377a7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 377a5c │ │ │ │ + ldr r0, [pc, #1128] @ 377a80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 377a60 │ │ │ │ + ldr r0, [pc, #1120] @ 377a84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 377a64 │ │ │ │ + ldr r0, [pc, #1112] @ 377a88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 377a68 │ │ │ │ + ldr r0, [pc, #1104] @ 377a8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 377a6c │ │ │ │ + ldr r0, [pc, #1096] @ 377a90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 377a70 │ │ │ │ + ldr r0, [pc, #1088] @ 377a94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 377a74 │ │ │ │ + ldr r0, [pc, #1080] @ 377a98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 377a78 │ │ │ │ + ldr r0, [pc, #1072] @ 377a9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 377a7c │ │ │ │ + ldr r0, [pc, #1064] @ 377aa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 377a80 │ │ │ │ + ldr r0, [pc, #1056] @ 377aa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 377a84 │ │ │ │ + ldr r0, [pc, #1048] @ 377aa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 377a88 │ │ │ │ + ldr r0, [pc, #1040] @ 377aac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 377a8c │ │ │ │ + ldr r0, [pc, #1032] @ 377ab0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 377a90 │ │ │ │ + ldr r0, [pc, #1024] @ 377ab4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 377a94 │ │ │ │ + ldr r0, [pc, #1016] @ 377ab8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 377a98 │ │ │ │ + ldr r0, [pc, #1008] @ 377abc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 377a9c │ │ │ │ + ldr r0, [pc, #1000] @ 377ac0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 377aa0 │ │ │ │ + ldr r0, [pc, #992] @ 377ac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 377aa4 │ │ │ │ + ldr r0, [pc, #984] @ 377ac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 377aa8 │ │ │ │ + ldr r0, [pc, #976] @ 377acc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 377aac │ │ │ │ + ldr r0, [pc, #968] @ 377ad0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 377ab0 │ │ │ │ + ldr r0, [pc, #960] @ 377ad4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 377ab4 │ │ │ │ + ldr r0, [pc, #952] @ 377ad8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 377ab8 │ │ │ │ + ldr r0, [pc, #944] @ 377adc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 377abc │ │ │ │ + ldr r0, [pc, #936] @ 377ae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 377ac0 │ │ │ │ + ldr r0, [pc, #928] @ 377ae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 377ac4 │ │ │ │ + ldr r0, [pc, #920] @ 377ae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 377ac8 │ │ │ │ + ldr r0, [pc, #912] @ 377aec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 377acc │ │ │ │ + ldr r0, [pc, #904] @ 377af0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 377ad0 │ │ │ │ + ldr r0, [pc, #896] @ 377af4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 377ad4 │ │ │ │ + ldr r0, [pc, #888] @ 377af8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 377ad8 │ │ │ │ + ldr r0, [pc, #880] @ 377afc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 377adc │ │ │ │ + ldr r0, [pc, #872] @ 377b00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 377ae0 │ │ │ │ + ldr r0, [pc, #864] @ 377b04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 377ae4 │ │ │ │ + ldr r0, [pc, #856] @ 377b08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 377ae8 │ │ │ │ + ldr r0, [pc, #848] @ 377b0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 377aec │ │ │ │ + ldr r0, [pc, #840] @ 377b10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 377af0 │ │ │ │ + ldr r0, [pc, #832] @ 377b14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 377af4 │ │ │ │ + ldr r0, [pc, #824] @ 377b18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 377af8 │ │ │ │ + ldr r0, [pc, #816] @ 377b1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq lr, lr, r4, lsl #8 │ │ │ │ - addseq lr, lr, r4, ror #2 │ │ │ │ - addseq lr, lr, r0, lsr r9 │ │ │ │ - addseq lr, lr, r4, ror r6 │ │ │ │ - addseq lr, lr, r8, lsr #7 │ │ │ │ - addseq lr, lr, ip, lsl #2 │ │ │ │ - @ instruction: 0x009ee8d8 │ │ │ │ - addseq lr, lr, r8, lsl r6 │ │ │ │ - addseq lr, lr, ip, asr #6 │ │ │ │ - ldrheq lr, [lr], r4 │ │ │ │ - addseq lr, lr, r0, lsl #17 │ │ │ │ - @ instruction: 0x009ee5bc │ │ │ │ - @ instruction: 0x009ee2f0 │ │ │ │ - addseq lr, lr, ip, asr r0 │ │ │ │ - addseq lr, lr, r8, lsr #16 │ │ │ │ - addseq lr, lr, r0, ror #10 │ │ │ │ - umullseq lr, lr, r4, r2 @ │ │ │ │ - addseq lr, lr, r4 │ │ │ │ - @ instruction: 0x009ee7d0 │ │ │ │ - addseq lr, lr, r4, lsl #10 │ │ │ │ - addseq lr, lr, r8, lsr r2 │ │ │ │ - addseq sp, lr, ip, lsr #31 │ │ │ │ - addseq sp, lr, r0, lsl #31 │ │ │ │ - addseq sp, lr, r4, asr pc │ │ │ │ - addseq sp, lr, r8, lsr #30 │ │ │ │ - @ instruction: 0x009edefc │ │ │ │ - @ instruction: 0x009ededc │ │ │ │ - @ instruction: 0x009edebc │ │ │ │ - umullseq sp, lr, ip, lr │ │ │ │ - addseq sp, lr, ip, ror lr │ │ │ │ - addseq sp, lr, r0, ror #28 │ │ │ │ - addseq sp, lr, ip, lsr lr │ │ │ │ - addseq sp, lr, r8, lsl lr │ │ │ │ - @ instruction: 0x009eddf4 │ │ │ │ - @ instruction: 0x009eddd0 │ │ │ │ - addseq sp, lr, ip, lsr #27 │ │ │ │ - addseq sp, lr, r8, lsl #27 │ │ │ │ - addseq sp, lr, r4, ror #26 │ │ │ │ - addseq sp, lr, r0, asr #26 │ │ │ │ - addseq sp, lr, r4, lsl sp │ │ │ │ - addseq sp, lr, r8, ror #25 │ │ │ │ - @ instruction: 0x009edcbc │ │ │ │ - umullseq sp, lr, r0, ip │ │ │ │ - addseq sp, lr, r4, ror #24 │ │ │ │ - addseq sp, lr, r8, lsr ip │ │ │ │ - addseq sp, lr, ip, lsl #24 │ │ │ │ - addseq sp, lr, r0, ror #23 │ │ │ │ - @ instruction: 0x009edbb4 │ │ │ │ - umullseq sp, lr, r0, fp │ │ │ │ - addseq sp, lr, r8, ror #22 │ │ │ │ - addseq sp, lr, r0, asr #22 │ │ │ │ - addseq sp, lr, r0, lsr #22 │ │ │ │ - @ instruction: 0x009edaf4 │ │ │ │ - addseq sp, lr, r8, asr #21 │ │ │ │ - addseq sp, lr, r8, lsr #21 │ │ │ │ - addseq sp, lr, r8, ror sl │ │ │ │ - addseq sp, lr, r4, asr sl │ │ │ │ - addseq sp, lr, r4, lsr sl │ │ │ │ - addseq sp, lr, r8, lsl #20 │ │ │ │ - addseq sp, lr, r4, ror #19 │ │ │ │ - addseq sp, lr, r4, asr #19 │ │ │ │ - addseq sp, lr, r0, lsr #19 │ │ │ │ - addseq sp, lr, r8, ror r9 │ │ │ │ - addseq sp, lr, ip, asr #18 │ │ │ │ - addseq sp, lr, r8, lsl r9 │ │ │ │ - addseq sp, lr, r8, ror #17 │ │ │ │ - addseq sp, lr, r4, asr #17 │ │ │ │ - umullseq sp, lr, r4, r8 │ │ │ │ - addseq sp, lr, r0, ror #16 │ │ │ │ - addseq sp, lr, r0, lsr r8 │ │ │ │ - addseq sp, lr, r8, lsl #16 │ │ │ │ - addseq sp, lr, r0, ror #15 │ │ │ │ - @ instruction: 0x009ed7b8 │ │ │ │ - umullseq sp, lr, r8, r7 │ │ │ │ - addseq sp, lr, ip, ror #14 │ │ │ │ - addseq sp, lr, r8, lsr r7 │ │ │ │ - addseq sp, lr, r4, lsl #14 │ │ │ │ - @ instruction: 0x009ed6d0 │ │ │ │ - umullseq sp, lr, ip, r6 │ │ │ │ - addseq sp, lr, r8, ror #12 │ │ │ │ - addseq sp, lr, r4, lsr r6 │ │ │ │ - addseq sp, lr, r0, lsl #12 │ │ │ │ - addseq sp, lr, ip, asr #11 │ │ │ │ - umullseq sp, lr, r8, r5 │ │ │ │ - addseq sp, lr, r4, ror #10 │ │ │ │ - addseq sp, lr, r0, lsr r5 │ │ │ │ - @ instruction: 0x009ed4fc │ │ │ │ - addseq sp, lr, r8, asr #9 │ │ │ │ - umullseq sp, lr, r4, r4 │ │ │ │ - addseq sp, lr, r0, ror #8 │ │ │ │ - addseq sp, lr, ip, lsr #8 │ │ │ │ - @ instruction: 0x009ed3f8 │ │ │ │ - addseq sp, lr, r4, asr #7 │ │ │ │ - umullseq sp, lr, r0, r3 │ │ │ │ - addseq sp, lr, ip, asr r3 │ │ │ │ - addseq sp, lr, r8, lsr #6 │ │ │ │ - @ instruction: 0x009ed2f4 │ │ │ │ - addseq sp, lr, r0, asr #5 │ │ │ │ - addseq sp, lr, ip, lsl #5 │ │ │ │ - addseq sp, lr, r8, asr r2 │ │ │ │ - addseq sp, lr, r4, lsr #4 │ │ │ │ - @ instruction: 0x009ed1f0 │ │ │ │ - @ instruction: 0x009ed1bc │ │ │ │ - addseq sp, lr, r8, lsl #3 │ │ │ │ - addseq sp, lr, r4, asr r1 │ │ │ │ - addseq sp, lr, r0, lsr #2 │ │ │ │ - addseq sp, lr, ip, ror #1 │ │ │ │ - addseq sp, lr, r4, asr #1 │ │ │ │ - addseq sp, lr, r0, lsl #1 │ │ │ │ - umullseq r1, pc, r0, r2 @ │ │ │ │ - addseq r1, pc, ip, asr r2 @ │ │ │ │ - addseq r1, pc, r8, lsr #4 │ │ │ │ - @ instruction: 0x009f11f4 │ │ │ │ - addseq r1, pc, r0, asr #3 │ │ │ │ - addseq r1, pc, ip, lsl #3 │ │ │ │ - addseq r1, pc, r8, asr r1 @ │ │ │ │ - addseq r1, pc, ip, lsr #2 │ │ │ │ - addseq r1, pc, r0, lsl #2 │ │ │ │ - ldrsbeq r1, [pc], r4 │ │ │ │ - addseq r1, pc, r8, lsr #1 │ │ │ │ - addseq r1, pc, ip, ror r0 @ │ │ │ │ - addseq r1, pc, r0, asr r0 @ │ │ │ │ - addseq r1, pc, r4, lsr #32 │ │ │ │ - @ instruction: 0x009f0ff8 │ │ │ │ - addseq r0, pc, ip, asr #31 │ │ │ │ - addseq r0, pc, r0, lsr #31 │ │ │ │ - addseq r0, pc, r4, ror pc @ │ │ │ │ - addseq r0, pc, r8, asr #30 │ │ │ │ - addseq r0, pc, ip, lsl pc @ │ │ │ │ - @ instruction: 0x009f0ef0 │ │ │ │ - addseq r0, pc, r4, asr #29 │ │ │ │ - umullseq r0, pc, r8, lr @ │ │ │ │ - addseq r0, pc, r8, ror #28 │ │ │ │ - addseq r0, pc, r4, lsr lr @ │ │ │ │ - addseq r0, pc, r0, lsl #28 │ │ │ │ - addseq r0, pc, ip, asr #27 │ │ │ │ - addseq r0, pc, ip, lsr #27 │ │ │ │ - addseq r0, pc, ip, lsl #27 │ │ │ │ - addseq r0, pc, ip, ror #26 │ │ │ │ - addseq r0, pc, ip, asr #26 │ │ │ │ - addseq r0, pc, ip, lsr #26 │ │ │ │ - addseq r0, pc, ip, lsl #26 │ │ │ │ - addseq r0, pc, ip, ror #25 │ │ │ │ - addseq r0, pc, ip, asr #25 │ │ │ │ - addseq r0, pc, ip, lsr #25 │ │ │ │ - addseq r0, pc, ip, lsl #25 │ │ │ │ - addseq r0, pc, ip, ror #24 │ │ │ │ - addseq r0, pc, ip, asr #24 │ │ │ │ - addseq r0, pc, ip, lsr #24 │ │ │ │ - addseq r0, pc, ip, lsl #24 │ │ │ │ - addseq r0, pc, ip, ror #23 │ │ │ │ - addseq r0, pc, ip, asr #23 │ │ │ │ - addseq r0, pc, ip, lsr #23 │ │ │ │ - addseq r0, pc, ip, lsl #23 │ │ │ │ - addseq r0, pc, ip, ror #22 │ │ │ │ - addseq r0, pc, ip, asr #22 │ │ │ │ - addseq r0, pc, ip, lsr #22 │ │ │ │ - addseq r0, pc, ip, lsl #22 │ │ │ │ - addseq r0, pc, ip, ror #21 │ │ │ │ - addseq r0, pc, ip, asr #21 │ │ │ │ - addseq r0, pc, ip, lsr #21 │ │ │ │ - addseq r0, pc, ip, lsl #21 │ │ │ │ - addseq r0, pc, ip, ror #20 │ │ │ │ - addseq r0, pc, ip, asr #20 │ │ │ │ - addseq r0, pc, ip, lsr #20 │ │ │ │ - addseq r0, pc, ip, lsl #20 │ │ │ │ - addseq r0, pc, ip, ror #19 │ │ │ │ - addseq r0, pc, ip, asr #19 │ │ │ │ - umullseq r0, pc, ip, r9 @ │ │ │ │ - @ instruction: 0x009f08b8 │ │ │ │ - @ instruction: 0x009f07d4 │ │ │ │ - @ instruction: 0x009f06f0 │ │ │ │ - addseq r0, pc, r0, lsl r6 @ │ │ │ │ - addseq r7, lr, r0, lsr r9 │ │ │ │ - addseq r7, lr, r8, lsl #18 │ │ │ │ - addseq r7, lr, r4, ror #17 │ │ │ │ - @ instruction: 0x009e78b0 │ │ │ │ - @ instruction: 0x009e77f8 │ │ │ │ - addseq r7, lr, r8, lsr #14 │ │ │ │ - addseq r7, lr, r4, ror #16 │ │ │ │ - addseq r7, lr, r0, lsr #15 │ │ │ │ - @ instruction: 0x009e76dc │ │ │ │ - addseq r7, lr, r8, lsl r8 │ │ │ │ - addseq r7, lr, r8, asr #14 │ │ │ │ - umullseq r7, lr, r0, r6 │ │ │ │ - addseq r7, lr, ip, asr #15 │ │ │ │ - @ instruction: 0x009e76f0 │ │ │ │ - addseq r7, lr, r4, asr #12 │ │ │ │ - addseq r7, lr, r4, lsl #12 │ │ │ │ - addseq r7, lr, r4, lsr r5 │ │ │ │ - addseq r7, lr, r4, lsl #9 │ │ │ │ - addseq r7, lr, r8, asr #7 │ │ │ │ - addseq r7, lr, r0, lsl r3 │ │ │ │ - umullseq r7, lr, r4, r5 │ │ │ │ - @ instruction: 0x009e74d0 │ │ │ │ - addseq r7, lr, ip, lsl r4 │ │ │ │ - addseq r7, lr, r0, ror #6 │ │ │ │ - addseq r7, lr, ip, lsr #5 │ │ │ │ - addseq r7, lr, r4, lsr #10 │ │ │ │ - addseq r7, lr, ip, ror #8 │ │ │ │ - @ instruction: 0x009e73b4 │ │ │ │ - @ instruction: 0x009e72f8 │ │ │ │ - addseq r7, lr, r8, asr #4 │ │ │ │ + addseq lr, lr, r0, lsl #8 │ │ │ │ + addseq lr, lr, r0, ror #2 │ │ │ │ + addseq lr, lr, ip, lsr #18 │ │ │ │ + addseq lr, lr, r0, ror r6 │ │ │ │ + addseq lr, lr, r4, lsr #7 │ │ │ │ + addseq lr, lr, r8, lsl #2 │ │ │ │ + @ instruction: 0x009ee8d4 │ │ │ │ + addseq lr, lr, r4, lsl r6 │ │ │ │ + addseq lr, lr, r8, asr #6 │ │ │ │ + ldrheq lr, [lr], r0 │ │ │ │ + addseq lr, lr, ip, ror r8 │ │ │ │ + @ instruction: 0x009ee5b8 │ │ │ │ + addseq lr, lr, ip, ror #5 │ │ │ │ + addseq lr, lr, r8, asr r0 │ │ │ │ + addseq lr, lr, r4, lsr #16 │ │ │ │ + addseq lr, lr, ip, asr r5 │ │ │ │ + umullseq lr, lr, r0, r2 @ │ │ │ │ + addseq lr, lr, r0 │ │ │ │ + addseq lr, lr, ip, asr #15 │ │ │ │ + addseq lr, lr, r0, lsl #10 │ │ │ │ + addseq lr, lr, r4, lsr r2 │ │ │ │ + addseq sp, lr, r8, lsr #31 │ │ │ │ + addseq sp, lr, ip, ror pc │ │ │ │ + addseq sp, lr, r0, asr pc │ │ │ │ + addseq sp, lr, r4, lsr #30 │ │ │ │ + @ instruction: 0x009edef8 │ │ │ │ + @ instruction: 0x009eded8 │ │ │ │ + @ instruction: 0x009edeb8 │ │ │ │ + umullseq sp, lr, r8, lr │ │ │ │ + addseq sp, lr, r8, ror lr │ │ │ │ + addseq sp, lr, ip, asr lr │ │ │ │ + addseq sp, lr, r8, lsr lr │ │ │ │ + addseq sp, lr, r4, lsl lr │ │ │ │ + @ instruction: 0x009eddf0 │ │ │ │ + addseq sp, lr, ip, asr #27 │ │ │ │ + addseq sp, lr, r8, lsr #27 │ │ │ │ + addseq sp, lr, r4, lsl #27 │ │ │ │ + addseq sp, lr, r0, ror #26 │ │ │ │ + addseq sp, lr, ip, lsr sp │ │ │ │ + addseq sp, lr, r0, lsl sp │ │ │ │ + addseq sp, lr, r4, ror #25 │ │ │ │ + @ instruction: 0x009edcb8 │ │ │ │ + addseq sp, lr, ip, lsl #25 │ │ │ │ + addseq sp, lr, r0, ror #24 │ │ │ │ + addseq sp, lr, r4, lsr ip │ │ │ │ + addseq sp, lr, r8, lsl #24 │ │ │ │ + @ instruction: 0x009edbdc │ │ │ │ + @ instruction: 0x009edbb0 │ │ │ │ + addseq sp, lr, ip, lsl #23 │ │ │ │ + addseq sp, lr, r4, ror #22 │ │ │ │ + addseq sp, lr, ip, lsr fp │ │ │ │ + addseq sp, lr, ip, lsl fp │ │ │ │ + @ instruction: 0x009edaf0 │ │ │ │ + addseq sp, lr, r4, asr #21 │ │ │ │ + addseq sp, lr, r4, lsr #21 │ │ │ │ + addseq sp, lr, r4, ror sl │ │ │ │ + addseq sp, lr, r0, asr sl │ │ │ │ + addseq sp, lr, r0, lsr sl │ │ │ │ + addseq sp, lr, r4, lsl #20 │ │ │ │ + addseq sp, lr, r0, ror #19 │ │ │ │ + addseq sp, lr, r0, asr #19 │ │ │ │ + umullseq sp, lr, ip, r9 │ │ │ │ + addseq sp, lr, r4, ror r9 │ │ │ │ + addseq sp, lr, r8, asr #18 │ │ │ │ + addseq sp, lr, r4, lsl r9 │ │ │ │ + addseq sp, lr, r4, ror #17 │ │ │ │ + addseq sp, lr, r0, asr #17 │ │ │ │ + umullseq sp, lr, r0, r8 │ │ │ │ + addseq sp, lr, ip, asr r8 │ │ │ │ + addseq sp, lr, ip, lsr #16 │ │ │ │ + addseq sp, lr, r4, lsl #16 │ │ │ │ + @ instruction: 0x009ed7dc │ │ │ │ + @ instruction: 0x009ed7b4 │ │ │ │ + umullseq sp, lr, r4, r7 │ │ │ │ + addseq sp, lr, r8, ror #14 │ │ │ │ + addseq sp, lr, r4, lsr r7 │ │ │ │ + addseq sp, lr, r0, lsl #14 │ │ │ │ + addseq sp, lr, ip, asr #13 │ │ │ │ + umullseq sp, lr, r8, r6 │ │ │ │ + addseq sp, lr, r4, ror #12 │ │ │ │ + addseq sp, lr, r0, lsr r6 │ │ │ │ + @ instruction: 0x009ed5fc │ │ │ │ + addseq sp, lr, r8, asr #11 │ │ │ │ + umullseq sp, lr, r4, r5 │ │ │ │ + addseq sp, lr, r0, ror #10 │ │ │ │ + addseq sp, lr, ip, lsr #10 │ │ │ │ + @ instruction: 0x009ed4f8 │ │ │ │ + addseq sp, lr, r4, asr #9 │ │ │ │ + umullseq sp, lr, r0, r4 │ │ │ │ + addseq sp, lr, ip, asr r4 │ │ │ │ + addseq sp, lr, r8, lsr #8 │ │ │ │ + @ instruction: 0x009ed3f4 │ │ │ │ + addseq sp, lr, r0, asr #7 │ │ │ │ + addseq sp, lr, ip, lsl #7 │ │ │ │ + addseq sp, lr, r8, asr r3 │ │ │ │ + addseq sp, lr, r4, lsr #6 │ │ │ │ + @ instruction: 0x009ed2f0 │ │ │ │ + @ instruction: 0x009ed2bc │ │ │ │ + addseq sp, lr, r8, lsl #5 │ │ │ │ + addseq sp, lr, r4, asr r2 │ │ │ │ + addseq sp, lr, r0, lsr #4 │ │ │ │ + addseq sp, lr, ip, ror #3 │ │ │ │ + @ instruction: 0x009ed1b8 │ │ │ │ + addseq sp, lr, r4, lsl #3 │ │ │ │ + addseq sp, lr, r0, asr r1 │ │ │ │ + addseq sp, lr, ip, lsl r1 │ │ │ │ + addseq sp, lr, r8, ror #1 │ │ │ │ + addseq sp, lr, r0, asr #1 │ │ │ │ + addseq sp, lr, ip, ror r0 │ │ │ │ + addseq r1, pc, ip, lsl #5 │ │ │ │ + addseq r1, pc, r8, asr r2 @ │ │ │ │ + addseq r1, pc, r4, lsr #4 │ │ │ │ + @ instruction: 0x009f11f0 │ │ │ │ + @ instruction: 0x009f11bc │ │ │ │ + addseq r1, pc, r8, lsl #3 │ │ │ │ + addseq r1, pc, r4, asr r1 @ │ │ │ │ + addseq r1, pc, r8, lsr #2 │ │ │ │ + ldrsheq r1, [pc], ip │ │ │ │ + ldrsbeq r1, [pc], r0 │ │ │ │ + addseq r1, pc, r4, lsr #1 │ │ │ │ + addseq r1, pc, r8, ror r0 @ │ │ │ │ + addseq r1, pc, ip, asr #32 │ │ │ │ + addseq r1, pc, r0, lsr #32 │ │ │ │ + @ instruction: 0x009f0ff4 │ │ │ │ + addseq r0, pc, r8, asr #31 │ │ │ │ + umullseq r0, pc, ip, pc @ │ │ │ │ + addseq r0, pc, r0, ror pc @ │ │ │ │ + addseq r0, pc, r4, asr #30 │ │ │ │ + addseq r0, pc, r8, lsl pc @ │ │ │ │ + addseq r0, pc, ip, ror #29 │ │ │ │ + addseq r0, pc, r0, asr #29 │ │ │ │ + umullseq r0, pc, r4, lr @ │ │ │ │ + addseq r0, pc, r4, ror #28 │ │ │ │ + addseq r0, pc, r0, lsr lr @ │ │ │ │ + @ instruction: 0x009f0dfc │ │ │ │ + addseq r0, pc, r8, asr #27 │ │ │ │ + addseq r0, pc, r8, lsr #27 │ │ │ │ + addseq r0, pc, r8, lsl #27 │ │ │ │ + addseq r0, pc, r8, ror #26 │ │ │ │ + addseq r0, pc, r8, asr #26 │ │ │ │ + addseq r0, pc, r8, lsr #26 │ │ │ │ + addseq r0, pc, r8, lsl #26 │ │ │ │ + addseq r0, pc, r8, ror #25 │ │ │ │ + addseq r0, pc, r8, asr #25 │ │ │ │ + addseq r0, pc, r8, lsr #25 │ │ │ │ + addseq r0, pc, r8, lsl #25 │ │ │ │ + addseq r0, pc, r8, ror #24 │ │ │ │ + addseq r0, pc, r8, asr #24 │ │ │ │ + addseq r0, pc, r8, lsr #24 │ │ │ │ + addseq r0, pc, r8, lsl #24 │ │ │ │ + addseq r0, pc, r8, ror #23 │ │ │ │ + addseq r0, pc, r8, asr #23 │ │ │ │ + addseq r0, pc, r8, lsr #23 │ │ │ │ + addseq r0, pc, r8, lsl #23 │ │ │ │ + addseq r0, pc, r8, ror #22 │ │ │ │ + addseq r0, pc, r8, asr #22 │ │ │ │ + addseq r0, pc, r8, lsr #22 │ │ │ │ + addseq r0, pc, r8, lsl #22 │ │ │ │ + addseq r0, pc, r8, ror #21 │ │ │ │ + addseq r0, pc, r8, asr #21 │ │ │ │ + addseq r0, pc, r8, lsr #21 │ │ │ │ + addseq r0, pc, r8, lsl #21 │ │ │ │ + addseq r0, pc, r8, ror #20 │ │ │ │ + addseq r0, pc, r8, asr #20 │ │ │ │ + addseq r0, pc, r8, lsr #20 │ │ │ │ + addseq r0, pc, r8, lsl #20 │ │ │ │ + addseq r0, pc, r8, ror #19 │ │ │ │ + addseq r0, pc, r8, asr #19 │ │ │ │ + umullseq r0, pc, r8, r9 @ │ │ │ │ + @ instruction: 0x009f08b4 │ │ │ │ + @ instruction: 0x009f07d0 │ │ │ │ + addseq r0, pc, ip, ror #13 │ │ │ │ + addseq r0, pc, ip, lsl #12 │ │ │ │ + addseq r7, lr, ip, lsr #18 │ │ │ │ + addseq r7, lr, r4, lsl #18 │ │ │ │ + addseq r7, lr, r0, ror #17 │ │ │ │ + addseq r7, lr, ip, lsr #17 │ │ │ │ + @ instruction: 0x009e77f4 │ │ │ │ + addseq r7, lr, r4, lsr #14 │ │ │ │ + addseq r7, lr, r0, ror #16 │ │ │ │ + umullseq r7, lr, ip, r7 │ │ │ │ + @ instruction: 0x009e76d8 │ │ │ │ + addseq r7, lr, r4, lsl r8 │ │ │ │ + addseq r7, lr, r4, asr #14 │ │ │ │ + addseq r7, lr, ip, lsl #13 │ │ │ │ + addseq r7, lr, r8, asr #15 │ │ │ │ + addseq r7, lr, ip, ror #13 │ │ │ │ + addseq r7, lr, r0, asr #12 │ │ │ │ + addseq r7, lr, r0, lsl #12 │ │ │ │ + addseq r7, lr, r0, lsr r5 │ │ │ │ + addseq r7, lr, r0, lsl #9 │ │ │ │ + addseq r7, lr, r4, asr #7 │ │ │ │ + addseq r7, lr, ip, lsl #6 │ │ │ │ + umullseq r7, lr, r0, r5 │ │ │ │ + addseq r7, lr, ip, asr #9 │ │ │ │ + addseq r7, lr, r8, lsl r4 │ │ │ │ + addseq r7, lr, ip, asr r3 │ │ │ │ + addseq r7, lr, r8, lsr #5 │ │ │ │ + addseq r7, lr, r0, lsr #10 │ │ │ │ + addseq r7, lr, r8, ror #8 │ │ │ │ + @ instruction: 0x009e73b0 │ │ │ │ + @ instruction: 0x009e72f4 │ │ │ │ + addseq r7, lr, r4, asr #4 │ │ │ │ + @ instruction: 0x009e74b0 │ │ │ │ + addseq r6, lr, ip, lsr lr │ │ │ │ + addseq r6, lr, r0, lsl #27 │ │ │ │ + addseq r6, lr, r4, asr #25 │ │ │ │ + addseq r6, lr, r8, lsl ip │ │ │ │ + @ instruction: 0x009e6bf0 │ │ │ │ + addseq r6, lr, r0, asr #23 │ │ │ │ + umullseq r6, lr, r0, fp │ │ │ │ + addseq r6, lr, r0, ror #22 │ │ │ │ + addseq r6, lr, ip, lsr fp │ │ │ │ + addseq r6, lr, r8, lsl fp │ │ │ │ + @ instruction: 0x009e6af4 │ │ │ │ + @ instruction: 0x009e6ad0 │ │ │ │ + addseq r6, lr, ip, lsr #21 │ │ │ │ + addseq r6, lr, r8, lsl #21 │ │ │ │ + addseq r6, lr, r4, ror #20 │ │ │ │ + addseq r6, lr, r0, asr #20 │ │ │ │ + addseq r6, lr, ip, lsl sl │ │ │ │ + @ instruction: 0x009e69f0 │ │ │ │ + addseq r6, lr, r4, asr #19 │ │ │ │ + umullseq r6, lr, r8, r9 │ │ │ │ + addseq r6, lr, r4, ror #18 │ │ │ │ + addseq r6, lr, ip, lsr #18 │ │ │ │ + @ instruction: 0x009e68f4 │ │ │ │ + addseq r6, lr, r4, asr #17 │ │ │ │ + umullseq r6, lr, r8, r8 │ │ │ │ + addseq r6, lr, r0, ror r8 │ │ │ │ + addseq r6, lr, r4, asr #16 │ │ │ │ + addseq r6, lr, ip, lsl r8 │ │ │ │ + addseq r6, lr, ip, ror #15 │ │ │ │ + addseq r6, lr, r4, asr #15 │ │ │ │ + addseq r6, lr, r0, lsr #15 │ │ │ │ + addseq r6, lr, ip, ror #14 │ │ │ │ + addseq r6, lr, r0, asr #14 │ │ │ │ + addseq r8, lr, r0, lsl r3 │ │ │ │ + addseq r8, lr, r4, lsl #2 │ │ │ │ + @ instruction: 0x009e7ef8 │ │ │ │ + @ instruction: 0x009e88fc │ │ │ │ + @ instruction: 0x009e86d8 │ │ │ │ + @ instruction: 0x009e84b4 │ │ │ │ + addseq r8, lr, r8, lsr #5 │ │ │ │ + umullseq r8, lr, ip, r0 │ │ │ │ + umullseq r7, lr, r0, lr │ │ │ │ + umullseq r8, lr, r4, r8 │ │ │ │ + addseq r8, lr, r0, ror r6 │ │ │ │ + addseq r8, lr, ip, asr #8 │ │ │ │ + addseq r8, lr, r0, asr #4 │ │ │ │ + addseq r8, lr, r4, lsr r0 │ │ │ │ + addseq r7, lr, r8, lsr #28 │ │ │ │ + addseq r8, lr, ip, lsr #16 │ │ │ │ + addseq r8, lr, r8, lsl #12 │ │ │ │ + addseq r8, lr, r4, ror #7 │ │ │ │ + @ instruction: 0x009e81d8 │ │ │ │ + addseq r7, lr, ip, asr #31 │ │ │ │ + addseq r7, lr, r0, asr #27 │ │ │ │ + addseq r8, lr, r4, asr #15 │ │ │ │ + addseq r8, lr, r0, lsr #11 │ │ │ │ + addseq r8, lr, ip, ror r3 │ │ │ │ + addseq r8, lr, r0, ror r1 │ │ │ │ + addseq r7, lr, r4, ror #30 │ │ │ │ + addseq r7, lr, r8, asr sp │ │ │ │ + addseq r7, lr, ip, lsr #26 │ │ │ │ + addseq r7, lr, ip, lsl ip │ │ │ │ + addseq r7, lr, ip, ror #21 │ │ │ │ + umullseq r7, lr, ip, r9 │ │ │ │ + addseq r7, lr, r8, lsr r8 │ │ │ │ + addseq r7, lr, ip, lsl #14 │ │ │ │ + addseq r7, lr, r0, ror #11 │ │ │ │ @ instruction: 0x009e74b4 │ │ │ │ - addseq r6, lr, r0, asr #28 │ │ │ │ - addseq r6, lr, r4, lsl #27 │ │ │ │ - addseq r6, lr, r8, asr #25 │ │ │ │ - addseq r6, lr, ip, lsl ip │ │ │ │ - @ instruction: 0x009e6bf4 │ │ │ │ - addseq r6, lr, r4, asr #23 │ │ │ │ - umullseq r6, lr, r4, fp │ │ │ │ - addseq r6, lr, r4, ror #22 │ │ │ │ - addseq r6, lr, r0, asr #22 │ │ │ │ - addseq r6, lr, ip, lsl fp │ │ │ │ - @ instruction: 0x009e6af8 │ │ │ │ - @ instruction: 0x009e6ad4 │ │ │ │ - @ instruction: 0x009e6ab0 │ │ │ │ - addseq r6, lr, ip, lsl #21 │ │ │ │ - addseq r6, lr, r8, ror #20 │ │ │ │ - addseq r6, lr, r4, asr #20 │ │ │ │ - addseq r6, lr, r0, lsr #20 │ │ │ │ - @ instruction: 0x009e69f4 │ │ │ │ - addseq r6, lr, r8, asr #19 │ │ │ │ - umullseq r6, lr, ip, r9 │ │ │ │ - addseq r6, lr, r8, ror #18 │ │ │ │ - addseq r6, lr, r0, lsr r9 │ │ │ │ - @ instruction: 0x009e68f8 │ │ │ │ - addseq r6, lr, r8, asr #17 │ │ │ │ - umullseq r6, lr, ip, r8 │ │ │ │ - addseq r6, lr, r4, ror r8 │ │ │ │ - addseq r6, lr, r8, asr #16 │ │ │ │ - addseq r6, lr, r0, lsr #16 │ │ │ │ - @ instruction: 0x009e67f0 │ │ │ │ - addseq r6, lr, r8, asr #15 │ │ │ │ - addseq r6, lr, r4, lsr #15 │ │ │ │ - addseq r6, lr, r0, ror r7 │ │ │ │ - addseq r6, lr, r4, asr #14 │ │ │ │ - addseq r8, lr, r4, lsl r3 │ │ │ │ - addseq r8, lr, r8, lsl #2 │ │ │ │ - @ instruction: 0x009e7efc │ │ │ │ - addseq r8, lr, r0, lsl #18 │ │ │ │ - @ instruction: 0x009e86dc │ │ │ │ - @ instruction: 0x009e84b8 │ │ │ │ - addseq r8, lr, ip, lsr #5 │ │ │ │ - addseq r8, lr, r0, lsr #1 │ │ │ │ - umullseq r7, lr, r4, lr │ │ │ │ - umullseq r8, lr, r8, r8 │ │ │ │ - addseq r8, lr, r4, ror r6 │ │ │ │ - addseq r8, lr, r0, asr r4 │ │ │ │ - addseq r8, lr, r4, asr #4 │ │ │ │ - addseq r8, lr, r8, lsr r0 │ │ │ │ - addseq r7, lr, ip, lsr #28 │ │ │ │ - addseq r8, lr, r0, lsr r8 │ │ │ │ - addseq r8, lr, ip, lsl #12 │ │ │ │ - addseq r8, lr, r8, ror #7 │ │ │ │ - @ instruction: 0x009e81dc │ │ │ │ - @ instruction: 0x009e7fd0 │ │ │ │ - addseq r7, lr, r4, asr #27 │ │ │ │ - addseq r8, lr, r8, asr #15 │ │ │ │ - addseq r8, lr, r4, lsr #11 │ │ │ │ - addseq r8, lr, r0, lsl #7 │ │ │ │ - addseq r8, lr, r4, ror r1 │ │ │ │ - addseq r7, lr, r8, ror #30 │ │ │ │ - addseq r7, lr, ip, asr sp │ │ │ │ - addseq r7, lr, r0, lsr sp │ │ │ │ - addseq r7, lr, r0, lsr #24 │ │ │ │ - @ instruction: 0x009e7af0 │ │ │ │ - addseq r7, lr, r0, lsr #19 │ │ │ │ - addseq r7, lr, ip, lsr r8 │ │ │ │ - addseq r7, lr, r0, lsl r7 │ │ │ │ - addseq r7, lr, r4, ror #11 │ │ │ │ - @ instruction: 0x009e74b8 │ │ │ │ - umullseq r7, lr, r0, r3 │ │ │ │ - addseq r7, lr, r4, lsl #5 │ │ │ │ - umullseq r7, lr, r8, ip │ │ │ │ - addseq r7, lr, r4, lsl #23 │ │ │ │ - addseq r7, lr, r0, asr sl │ │ │ │ - @ instruction: 0x009e78fc │ │ │ │ - addseq r7, lr, r0, lsr #15 │ │ │ │ - addseq r7, lr, r4, ror r6 │ │ │ │ - addseq r7, lr, r8, asr #10 │ │ │ │ - addseq r7, lr, ip, lsl r4 │ │ │ │ - @ instruction: 0x009e72f8 │ │ │ │ - addseq r7, lr, ip, ror #3 │ │ │ │ - addseq r7, lr, r0, lsl #24 │ │ │ │ - addseq r7, lr, r8, ror #21 │ │ │ │ - @ instruction: 0x009e79b0 │ │ │ │ - addseq r7, lr, r8, asr r8 │ │ │ │ - addseq r7, lr, r4, lsl #14 │ │ │ │ - @ instruction: 0x009e75d8 │ │ │ │ - addseq r7, lr, ip, lsr #9 │ │ │ │ - addseq r7, lr, r0, lsl #7 │ │ │ │ - addseq r7, lr, r0, ror #4 │ │ │ │ - addseq r7, lr, r4, asr r1 │ │ │ │ - addseq r7, lr, r8, ror #22 │ │ │ │ + addseq r7, lr, ip, lsl #7 │ │ │ │ + addseq r7, lr, r0, lsl #5 │ │ │ │ + umullseq r7, lr, r4, ip │ │ │ │ + addseq r7, lr, r0, lsl #23 │ │ │ │ addseq r7, lr, ip, asr #20 │ │ │ │ + @ instruction: 0x009e78f8 │ │ │ │ + umullseq r7, lr, ip, r7 │ │ │ │ + addseq r7, lr, r0, ror r6 │ │ │ │ + addseq r7, lr, r4, asr #10 │ │ │ │ + addseq r7, lr, r8, lsl r4 │ │ │ │ + @ instruction: 0x009e72f4 │ │ │ │ + addseq r7, lr, r8, ror #3 │ │ │ │ + @ instruction: 0x009e7bfc │ │ │ │ + addseq r7, lr, r4, ror #21 │ │ │ │ + addseq r7, lr, ip, lsr #19 │ │ │ │ + addseq r7, lr, r4, asr r8 │ │ │ │ + addseq r7, lr, r0, lsl #14 │ │ │ │ + @ instruction: 0x009e75d4 │ │ │ │ + addseq r7, lr, r8, lsr #9 │ │ │ │ + addseq r7, lr, ip, ror r3 │ │ │ │ + addseq r7, lr, ip, asr r2 │ │ │ │ + addseq r7, lr, r0, asr r1 │ │ │ │ + addseq r7, lr, r4, ror #22 │ │ │ │ + addseq r7, lr, r8, asr #20 │ │ │ │ + addseq r7, lr, ip, lsl #18 │ │ │ │ + @ instruction: 0x009e77b0 │ │ │ │ + addseq r7, lr, r4, ror #12 │ │ │ │ + addseq r7, lr, r8, lsr r5 │ │ │ │ + addseq r7, lr, ip, lsl #8 │ │ │ │ + addseq r7, lr, r0, ror #5 │ │ │ │ + addseq r7, lr, r4, asr #3 │ │ │ │ + ldrheq r7, [lr], r8 │ │ │ │ + addseq r7, lr, ip, asr #21 │ │ │ │ + addseq r7, lr, ip, lsr #19 │ │ │ │ + addseq r7, lr, ip, ror #16 │ │ │ │ + addseq r7, lr, ip, lsl #14 │ │ │ │ + addseq r7, lr, r8, asr #11 │ │ │ │ + umullseq r7, lr, ip, r4 │ │ │ │ + addseq r7, lr, r0, ror r3 │ │ │ │ + addseq r7, lr, r4, asr #4 │ │ │ │ + addseq r7, lr, ip, lsr #2 │ │ │ │ + addseq r7, lr, r0, lsr #32 │ │ │ │ + addseq r7, lr, r4, lsr sl │ │ │ │ addseq r7, lr, r0, lsl r9 │ │ │ │ - @ instruction: 0x009e77b4 │ │ │ │ + addseq r7, lr, ip, asr #15 │ │ │ │ addseq r7, lr, r8, ror #12 │ │ │ │ - addseq r7, lr, ip, lsr r5 │ │ │ │ - addseq r7, lr, r0, lsl r4 │ │ │ │ - addseq r7, lr, r4, ror #5 │ │ │ │ - addseq r7, lr, r8, asr #3 │ │ │ │ - ldrheq r7, [lr], ip │ │ │ │ - @ instruction: 0x009e7ad0 │ │ │ │ - @ instruction: 0x009e79b0 │ │ │ │ - addseq r7, lr, r0, ror r8 │ │ │ │ - addseq r7, lr, r0, lsl r7 │ │ │ │ - addseq r7, lr, ip, asr #11 │ │ │ │ - addseq r7, lr, r0, lsr #9 │ │ │ │ - addseq r7, lr, r4, ror r3 │ │ │ │ - addseq r7, lr, r8, asr #4 │ │ │ │ - addseq r7, lr, r0, lsr r1 │ │ │ │ - addseq r7, lr, r4, lsr #32 │ │ │ │ - addseq r7, lr, r8, lsr sl │ │ │ │ - addseq r7, lr, r4, lsl r9 │ │ │ │ - @ instruction: 0x009e77d0 │ │ │ │ - addseq r7, lr, ip, ror #12 │ │ │ │ - addseq r7, lr, r0, lsr r5 │ │ │ │ - addseq r7, lr, r4, lsl #8 │ │ │ │ - @ instruction: 0x009e72d8 │ │ │ │ - addseq r7, lr, ip, lsr #3 │ │ │ │ - umullseq r7, lr, r8, r0 │ │ │ │ - addseq r6, lr, ip, lsl #31 │ │ │ │ - addseq r7, lr, r0, lsr #19 │ │ │ │ - addseq r7, lr, r8, ror r8 │ │ │ │ - addseq r7, lr, r0, lsr r7 │ │ │ │ - addseq r7, lr, r8, asr #11 │ │ │ │ - umullseq r7, lr, r4, r4 │ │ │ │ - addseq r7, lr, r8, ror #6 │ │ │ │ - addseq r7, lr, ip, lsr r2 │ │ │ │ - addseq r7, lr, r0, lsl r1 │ │ │ │ - addseq r7, lr, r0 │ │ │ │ - @ instruction: 0x009e6ef4 │ │ │ │ - addseq r7, lr, r8, lsl #18 │ │ │ │ - @ instruction: 0x009e77dc │ │ │ │ - umullseq r7, lr, r0, r6 │ │ │ │ - addseq r7, lr, r4, lsr #10 │ │ │ │ - @ instruction: 0x009e73f8 │ │ │ │ - addseq r7, lr, ip, asr #5 │ │ │ │ - addseq r7, lr, r0, lsr #3 │ │ │ │ - addseq r7, lr, r4, ror r0 │ │ │ │ - addseq r6, lr, r8, ror #30 │ │ │ │ - addseq r6, lr, ip, asr lr │ │ │ │ - addseq r6, lr, r8, lsr lr │ │ │ │ - addseq r6, lr, r0, lsl lr │ │ │ │ - addseq r6, lr, r8, ror #27 │ │ │ │ - addseq r6, lr, r0, asr #27 │ │ │ │ - umullseq r6, lr, r8, sp │ │ │ │ - addseq r6, lr, r8, ror #26 │ │ │ │ - addseq r6, lr, r8, lsr sp │ │ │ │ - addseq r6, lr, ip, lsl #26 │ │ │ │ - @ instruction: 0x009e6cd8 │ │ │ │ - addseq r6, lr, ip, lsr #25 │ │ │ │ - addseq r6, lr, r0, lsl #25 │ │ │ │ - addseq r6, lr, r4, asr ip │ │ │ │ - addseq r6, lr, r4, lsr #24 │ │ │ │ - @ instruction: 0x009e6bf4 │ │ │ │ - addseq r6, lr, r4, asr #23 │ │ │ │ - umullseq r6, lr, r4, fp │ │ │ │ - addseq r6, lr, r4, ror #22 │ │ │ │ - addseq r6, lr, r0, lsr fp │ │ │ │ - addseq r6, lr, r0, lsl #22 │ │ │ │ - addseq r6, lr, ip, asr #21 │ │ │ │ - addseq r6, lr, r4, lsr #21 │ │ │ │ - @ instruction: 0x009f64bc │ │ │ │ - @ instruction: 0x009e5cb0 │ │ │ │ - addseq r5, lr, r8, lsl #25 │ │ │ │ - addseq r7, sp, ip, asr r8 │ │ │ │ - addseq r7, sp, r0, asr r8 │ │ │ │ - ldr r0, [pc, #-672] @ 377afc │ │ │ │ + addseq r7, lr, ip, lsr #10 │ │ │ │ + addseq r7, lr, r0, lsl #8 │ │ │ │ + @ instruction: 0x009e72d4 │ │ │ │ + addseq r7, lr, r8, lsr #3 │ │ │ │ + umullseq r7, lr, r4, r0 │ │ │ │ + addseq r6, lr, r8, lsl #31 │ │ │ │ + umullseq r7, lr, ip, r9 │ │ │ │ + addseq r7, lr, r4, ror r8 │ │ │ │ + addseq r7, lr, ip, lsr #14 │ │ │ │ + addseq r7, lr, r4, asr #11 │ │ │ │ + umullseq r7, lr, r0, r4 │ │ │ │ + addseq r7, lr, r4, ror #6 │ │ │ │ + addseq r7, lr, r8, lsr r2 │ │ │ │ + addseq r7, lr, ip, lsl #2 │ │ │ │ + @ instruction: 0x009e6ffc │ │ │ │ + @ instruction: 0x009e6ef0 │ │ │ │ + addseq r7, lr, r4, lsl #18 │ │ │ │ + @ instruction: 0x009e77d8 │ │ │ │ + addseq r7, lr, ip, lsl #13 │ │ │ │ + addseq r7, lr, r0, lsr #10 │ │ │ │ + @ instruction: 0x009e73f4 │ │ │ │ + addseq r7, lr, r8, asr #5 │ │ │ │ + umullseq r7, lr, ip, r1 │ │ │ │ + addseq r7, lr, r0, ror r0 │ │ │ │ + addseq r6, lr, r4, ror #30 │ │ │ │ + addseq r6, lr, r8, asr lr │ │ │ │ + addseq r6, lr, r4, lsr lr │ │ │ │ + addseq r6, lr, ip, lsl #28 │ │ │ │ + addseq r6, lr, r4, ror #27 │ │ │ │ + @ instruction: 0x009e6dbc │ │ │ │ + umullseq r6, lr, r4, sp │ │ │ │ + addseq r6, lr, r4, ror #26 │ │ │ │ + addseq r6, lr, r4, lsr sp │ │ │ │ + addseq r6, lr, r8, lsl #26 │ │ │ │ + @ instruction: 0x009e6cd4 │ │ │ │ + addseq r6, lr, r8, lsr #25 │ │ │ │ + addseq r6, lr, ip, ror ip │ │ │ │ + addseq r6, lr, r0, asr ip │ │ │ │ + addseq r6, lr, r0, lsr #24 │ │ │ │ + @ instruction: 0x009e6bf0 │ │ │ │ + addseq r6, lr, r0, asr #23 │ │ │ │ + umullseq r6, lr, r0, fp │ │ │ │ + addseq r6, lr, r0, ror #22 │ │ │ │ + addseq r6, lr, ip, lsr #22 │ │ │ │ + @ instruction: 0x009e6afc │ │ │ │ + addseq r6, lr, r8, asr #21 │ │ │ │ + addseq r6, lr, r0, lsr #21 │ │ │ │ + @ instruction: 0x009f64b8 │ │ │ │ + addseq r5, lr, ip, lsr #25 │ │ │ │ + addseq r5, lr, r4, lsl #25 │ │ │ │ + addseq r7, sp, r8, asr r8 │ │ │ │ + addseq r7, sp, ip, asr #16 │ │ │ │ + ldr r0, [pc, #-672] @ 377b20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-680] @ 377b00 │ │ │ │ + ldr r0, [pc, #-680] @ 377b24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-688] @ 377b04 │ │ │ │ + ldr r0, [pc, #-688] @ 377b28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-696] @ 377b08 │ │ │ │ + ldr r0, [pc, #-696] @ 377b2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-704] @ 377b0c │ │ │ │ + ldr r0, [pc, #-704] @ 377b30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-712] @ 377b10 │ │ │ │ + ldr r0, [pc, #-712] @ 377b34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-720] @ 377b14 │ │ │ │ + ldr r0, [pc, #-720] @ 377b38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-728] @ 377b18 │ │ │ │ + ldr r0, [pc, #-728] @ 377b3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-736] @ 377b1c │ │ │ │ + ldr r0, [pc, #-736] @ 377b40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-744] @ 377b20 │ │ │ │ + ldr r0, [pc, #-744] @ 377b44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-752] @ 377b24 │ │ │ │ + ldr r0, [pc, #-752] @ 377b48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-760] @ 377b28 │ │ │ │ + ldr r0, [pc, #-760] @ 377b4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-768] @ 377b2c │ │ │ │ + ldr r0, [pc, #-768] @ 377b50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-776] @ 377b30 │ │ │ │ + ldr r0, [pc, #-776] @ 377b54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-784] @ 377b34 │ │ │ │ + ldr r0, [pc, #-784] @ 377b58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-792] @ 377b38 │ │ │ │ + ldr r0, [pc, #-792] @ 377b5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-800] @ 377b3c │ │ │ │ + ldr r0, [pc, #-800] @ 377b60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-808] @ 377b40 │ │ │ │ + ldr r0, [pc, #-808] @ 377b64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-816] @ 377b44 │ │ │ │ + ldr r0, [pc, #-816] @ 377b68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-824] @ 377b48 │ │ │ │ + ldr r0, [pc, #-824] @ 377b6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-832] @ 377b4c │ │ │ │ + ldr r0, [pc, #-832] @ 377b70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-840] @ 377b50 │ │ │ │ + ldr r0, [pc, #-840] @ 377b74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-848] @ 377b54 │ │ │ │ + ldr r0, [pc, #-848] @ 377b78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-856] @ 377b58 │ │ │ │ + ldr r0, [pc, #-856] @ 377b7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-864] @ 377b5c │ │ │ │ + ldr r0, [pc, #-864] @ 377b80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-872] @ 377b60 │ │ │ │ + ldr r0, [pc, #-872] @ 377b84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-880] @ 377b64 │ │ │ │ + ldr r0, [pc, #-880] @ 377b88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-888] @ 377b68 │ │ │ │ + ldr r0, [pc, #-888] @ 377b8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-896] @ 377b6c │ │ │ │ + ldr r0, [pc, #-896] @ 377b90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-904] @ 377b70 │ │ │ │ + ldr r0, [pc, #-904] @ 377b94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-912] @ 377b74 │ │ │ │ + ldr r0, [pc, #-912] @ 377b98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-920] @ 377b78 │ │ │ │ + ldr r0, [pc, #-920] @ 377b9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-928] @ 377b7c │ │ │ │ + ldr r0, [pc, #-928] @ 377ba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-936] @ 377b80 │ │ │ │ + ldr r0, [pc, #-936] @ 377ba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-944] @ 377b84 │ │ │ │ + ldr r0, [pc, #-944] @ 377ba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-952] @ 377b88 │ │ │ │ + ldr r0, [pc, #-952] @ 377bac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-960] @ 377b8c │ │ │ │ + ldr r0, [pc, #-960] @ 377bb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-968] @ 377b90 │ │ │ │ + ldr r0, [pc, #-968] @ 377bb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-976] @ 377b94 │ │ │ │ + ldr r0, [pc, #-976] @ 377bb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-984] @ 377b98 │ │ │ │ + ldr r0, [pc, #-984] @ 377bbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-992] @ 377b9c │ │ │ │ + ldr r0, [pc, #-992] @ 377bc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1000] @ 377ba0 │ │ │ │ + ldr r0, [pc, #-1000] @ 377bc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1008] @ 377ba4 │ │ │ │ + ldr r0, [pc, #-1008] @ 377bc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1016] @ 377ba8 │ │ │ │ + ldr r0, [pc, #-1016] @ 377bcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1024] @ 377bac │ │ │ │ + ldr r0, [pc, #-1024] @ 377bd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1032] @ 377bb0 │ │ │ │ + ldr r0, [pc, #-1032] @ 377bd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1040] @ 377bb4 │ │ │ │ + ldr r0, [pc, #-1040] @ 377bd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1048] @ 377bb8 │ │ │ │ + ldr r0, [pc, #-1048] @ 377bdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1056] @ 377bbc │ │ │ │ + ldr r0, [pc, #-1056] @ 377be0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1064] @ 377bc0 │ │ │ │ + ldr r0, [pc, #-1064] @ 377be4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1072] @ 377bc4 │ │ │ │ + ldr r0, [pc, #-1072] @ 377be8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1080] @ 377bc8 │ │ │ │ + ldr r0, [pc, #-1080] @ 377bec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1088] @ 377bcc │ │ │ │ + ldr r0, [pc, #-1088] @ 377bf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1096] @ 377bd0 │ │ │ │ + ldr r0, [pc, #-1096] @ 377bf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1104] @ 377bd4 │ │ │ │ + ldr r0, [pc, #-1104] @ 377bf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1112] @ 377bd8 │ │ │ │ + ldr r0, [pc, #-1112] @ 377bfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1120] @ 377bdc │ │ │ │ + ldr r0, [pc, #-1120] @ 377c00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1128] @ 377be0 │ │ │ │ + ldr r0, [pc, #-1128] @ 377c04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1136] @ 377be4 │ │ │ │ + ldr r0, [pc, #-1136] @ 377c08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1144] @ 377be8 │ │ │ │ + ldr r0, [pc, #-1144] @ 377c0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1152] @ 377bec │ │ │ │ + ldr r0, [pc, #-1152] @ 377c10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1160] @ 377bf0 │ │ │ │ + ldr r0, [pc, #-1160] @ 377c14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1168] @ 377bf4 │ │ │ │ + ldr r0, [pc, #-1168] @ 377c18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1176] @ 377bf8 │ │ │ │ + ldr r0, [pc, #-1176] @ 377c1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1184] @ 377bfc │ │ │ │ + ldr r0, [pc, #-1184] @ 377c20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1192] @ 377c00 │ │ │ │ + ldr r0, [pc, #-1192] @ 377c24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1200] @ 377c04 │ │ │ │ + ldr r0, [pc, #-1200] @ 377c28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1208] @ 377c08 │ │ │ │ + ldr r0, [pc, #-1208] @ 377c2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1216] @ 377c0c │ │ │ │ + ldr r0, [pc, #-1216] @ 377c30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1224] @ 377c10 │ │ │ │ + ldr r0, [pc, #-1224] @ 377c34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1232] @ 377c14 │ │ │ │ + ldr r0, [pc, #-1232] @ 377c38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1240] @ 377c18 │ │ │ │ + ldr r0, [pc, #-1240] @ 377c3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1248] @ 377c1c │ │ │ │ + ldr r0, [pc, #-1248] @ 377c40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1256] @ 377c20 │ │ │ │ + ldr r0, [pc, #-1256] @ 377c44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1264] @ 377c24 │ │ │ │ + ldr r0, [pc, #-1264] @ 377c48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1272] @ 377c28 │ │ │ │ + ldr r0, [pc, #-1272] @ 377c4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1280] @ 377c2c │ │ │ │ + ldr r0, [pc, #-1280] @ 377c50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1288] @ 377c30 │ │ │ │ + ldr r0, [pc, #-1288] @ 377c54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1296] @ 377c34 │ │ │ │ + ldr r0, [pc, #-1296] @ 377c58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1304] @ 377c38 │ │ │ │ + ldr r0, [pc, #-1304] @ 377c5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1312] @ 377c3c │ │ │ │ + ldr r0, [pc, #-1312] @ 377c60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1320] @ 377c40 │ │ │ │ + ldr r0, [pc, #-1320] @ 377c64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1328] @ 377c44 │ │ │ │ + ldr r0, [pc, #-1328] @ 377c68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1336] @ 377c48 │ │ │ │ + ldr r0, [pc, #-1336] @ 377c6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1344] @ 377c4c │ │ │ │ + ldr r0, [pc, #-1344] @ 377c70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1352] @ 377c50 │ │ │ │ + ldr r0, [pc, #-1352] @ 377c74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1360] @ 377c54 │ │ │ │ + ldr r0, [pc, #-1360] @ 377c78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1368] @ 377c58 │ │ │ │ + ldr r0, [pc, #-1368] @ 377c7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1376] @ 377c5c │ │ │ │ + ldr r0, [pc, #-1376] @ 377c80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1384] @ 377c60 │ │ │ │ + ldr r0, [pc, #-1384] @ 377c84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1392] @ 377c64 │ │ │ │ + ldr r0, [pc, #-1392] @ 377c88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1400] @ 377c68 │ │ │ │ + ldr r0, [pc, #-1400] @ 377c8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1408] @ 377c6c │ │ │ │ + ldr r0, [pc, #-1408] @ 377c90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1416] @ 377c70 │ │ │ │ + ldr r0, [pc, #-1416] @ 377c94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1424] @ 377c74 │ │ │ │ + ldr r0, [pc, #-1424] @ 377c98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1432] @ 377c78 │ │ │ │ + ldr r0, [pc, #-1432] @ 377c9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1440] @ 377c7c │ │ │ │ + ldr r0, [pc, #-1440] @ 377ca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1448] @ 377c80 │ │ │ │ + ldr r0, [pc, #-1448] @ 377ca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1456] @ 377c84 │ │ │ │ + ldr r0, [pc, #-1456] @ 377ca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1464] @ 377c88 │ │ │ │ + ldr r0, [pc, #-1464] @ 377cac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1472] @ 377c8c │ │ │ │ + ldr r0, [pc, #-1472] @ 377cb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1480] @ 377c90 │ │ │ │ + ldr r0, [pc, #-1480] @ 377cb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1488] @ 377c94 │ │ │ │ + ldr r0, [pc, #-1488] @ 377cb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1496] @ 377c98 │ │ │ │ + ldr r0, [pc, #-1496] @ 377cbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1504] @ 377c9c │ │ │ │ + ldr r0, [pc, #-1504] @ 377cc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1512] @ 377ca0 │ │ │ │ + ldr r0, [pc, #-1512] @ 377cc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1520] @ 377ca4 │ │ │ │ + ldr r0, [pc, #-1520] @ 377cc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1528] @ 377ca8 │ │ │ │ + ldr r0, [pc, #-1528] @ 377ccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1536] @ 377cac │ │ │ │ + ldr r0, [pc, #-1536] @ 377cd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1544] @ 377cb0 │ │ │ │ + ldr r0, [pc, #-1544] @ 377cd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1552] @ 377cb4 │ │ │ │ + ldr r0, [pc, #-1552] @ 377cd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1560] @ 377cb8 │ │ │ │ + ldr r0, [pc, #-1560] @ 377cdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1568] @ 377cbc │ │ │ │ + ldr r0, [pc, #-1568] @ 377ce0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1576] @ 377cc0 │ │ │ │ + ldr r0, [pc, #-1576] @ 377ce4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1584] @ 377cc4 │ │ │ │ + ldr r0, [pc, #-1584] @ 377ce8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1592] @ 377cc8 │ │ │ │ + ldr r0, [pc, #-1592] @ 377cec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1600] @ 377ccc │ │ │ │ + ldr r0, [pc, #-1600] @ 377cf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1608] @ 377cd0 │ │ │ │ + ldr r0, [pc, #-1608] @ 377cf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1616] @ 377cd4 │ │ │ │ + ldr r0, [pc, #-1616] @ 377cf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1624] @ 377cd8 │ │ │ │ + ldr r0, [pc, #-1624] @ 377cfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1632] @ 377cdc │ │ │ │ + ldr r0, [pc, #-1632] @ 377d00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1640] @ 377ce0 │ │ │ │ + ldr r0, [pc, #-1640] @ 377d04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1648] @ 377ce4 │ │ │ │ + ldr r0, [pc, #-1648] @ 377d08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1656] @ 377ce8 │ │ │ │ + ldr r0, [pc, #-1656] @ 377d0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1664] @ 377cec │ │ │ │ + ldr r0, [pc, #-1664] @ 377d10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1672] @ 377cf0 │ │ │ │ + ldr r0, [pc, #-1672] @ 377d14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1680] @ 377cf4 │ │ │ │ + ldr r0, [pc, #-1680] @ 377d18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1688] @ 377cf8 │ │ │ │ + ldr r0, [pc, #-1688] @ 377d1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1696] @ 377cfc │ │ │ │ + ldr r0, [pc, #-1696] @ 377d20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1704] @ 377d00 │ │ │ │ + ldr r0, [pc, #-1704] @ 377d24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1712] @ 377d04 │ │ │ │ + ldr r0, [pc, #-1712] @ 377d28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1720] @ 377d08 │ │ │ │ + ldr r0, [pc, #-1720] @ 377d2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1728] @ 377d0c │ │ │ │ + ldr r0, [pc, #-1728] @ 377d30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1736] @ 377d10 │ │ │ │ + ldr r0, [pc, #-1736] @ 377d34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1744] @ 377d14 │ │ │ │ + ldr r0, [pc, #-1744] @ 377d38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1752] @ 377d18 │ │ │ │ + ldr r0, [pc, #-1752] @ 377d3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1760] @ 377d1c │ │ │ │ + ldr r0, [pc, #-1760] @ 377d40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1768] @ 377d20 │ │ │ │ + ldr r0, [pc, #-1768] @ 377d44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1776] @ 377d24 │ │ │ │ + ldr r0, [pc, #-1776] @ 377d48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1784] @ 377d28 │ │ │ │ + ldr r0, [pc, #-1784] @ 377d4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1792] @ 377d2c │ │ │ │ + ldr r0, [pc, #-1792] @ 377d50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1800] @ 377d30 │ │ │ │ + ldr r0, [pc, #-1800] @ 377d54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1808] @ 377d34 │ │ │ │ + ldr r0, [pc, #-1808] @ 377d58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1816] @ 377d38 │ │ │ │ + ldr r0, [pc, #-1816] @ 377d5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1824] @ 377d3c │ │ │ │ + ldr r0, [pc, #-1824] @ 377d60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1832] @ 377d40 │ │ │ │ + ldr r0, [pc, #-1832] @ 377d64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1840] @ 377d44 │ │ │ │ + ldr r0, [pc, #-1840] @ 377d68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1848] @ 377d48 │ │ │ │ + ldr r0, [pc, #-1848] @ 377d6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1856] @ 377d4c │ │ │ │ + ldr r0, [pc, #-1856] @ 377d70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1864] @ 377d50 │ │ │ │ + ldr r0, [pc, #-1864] @ 377d74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1872] @ 377d54 │ │ │ │ + ldr r0, [pc, #-1872] @ 377d78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1880] @ 377d58 │ │ │ │ + ldr r0, [pc, #-1880] @ 377d7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1888] @ 377d5c │ │ │ │ + ldr r0, [pc, #-1888] @ 377d80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1896] @ 377d60 │ │ │ │ + ldr r0, [pc, #-1896] @ 377d84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1904] @ 377d64 │ │ │ │ + ldr r0, [pc, #-1904] @ 377d88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1912] @ 377d68 │ │ │ │ + ldr r0, [pc, #-1912] @ 377d8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1920] @ 377d6c │ │ │ │ + ldr r0, [pc, #-1920] @ 377d90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1928] @ 377d70 │ │ │ │ + ldr r0, [pc, #-1928] @ 377d94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1936] @ 377d74 │ │ │ │ + ldr r0, [pc, #-1936] @ 377d98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1944] @ 377d78 │ │ │ │ + ldr r0, [pc, #-1944] @ 377d9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1952] @ 377d7c │ │ │ │ + ldr r0, [pc, #-1952] @ 377da0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1960] @ 377d80 │ │ │ │ + ldr r0, [pc, #-1960] @ 377da4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1968] @ 377d84 │ │ │ │ + ldr r0, [pc, #-1968] @ 377da8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #0 │ │ │ │ - bne 37854c │ │ │ │ - ldr r0, [pc, #-1984] @ 377d88 │ │ │ │ + bne 378570 │ │ │ │ + ldr r0, [pc, #-1984] @ 377dac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1992] @ 377d8c │ │ │ │ + ldr r0, [pc, #-1992] @ 377db0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2000] @ 377d90 │ │ │ │ + ldr r0, [pc, #-2000] @ 377db4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ - ldr ip, [pc, #4008] @ 379524 │ │ │ │ + ldr ip, [pc, #4008] @ 379548 │ │ │ │ sub sp, sp, #16 │ │ │ │ cmp r1, ip │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 3785fc │ │ │ │ - ldr r2, [pc, #3984] @ 379528 │ │ │ │ + bhi 378620 │ │ │ │ + ldr r2, [pc, #3984] @ 37954c │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 378910 │ │ │ │ - ldr r2, [pc, #3976] @ 37952c │ │ │ │ + bhi 378934 │ │ │ │ + ldr r2, [pc, #3976] @ 379550 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 378668 │ │ │ │ + bhi 37868c │ │ │ │ cmp r1, #3472 @ 0xd90 │ │ │ │ - bcs 37f510 │ │ │ │ - ldr r2, [pc, #3960] @ 379530 │ │ │ │ + bcs 37f534 │ │ │ │ + ldr r2, [pc, #3960] @ 379554 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 378938 │ │ │ │ - ldr r3, [pc, #3952] @ 379534 │ │ │ │ + bhi 37895c │ │ │ │ + ldr r3, [pc, #3952] @ 379558 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378a7c │ │ │ │ + bhi 378aa0 │ │ │ │ cmp r1, #804 @ 0x324 │ │ │ │ - bhi 37f950 │ │ │ │ + bhi 37f974 │ │ │ │ cmp r1, #708 @ 0x2c4 │ │ │ │ - bcc 378e70 │ │ │ │ - ldr r3, [pc, #3928] @ 379538 │ │ │ │ + bcc 378e94 │ │ │ │ + ldr r3, [pc, #3928] @ 37955c │ │ │ │ sub r1, r1, #708 @ 0x2c4 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #96 @ 0x60 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3896] @ 37953c │ │ │ │ + ldr r3, [pc, #3896] @ 379560 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378730 │ │ │ │ + bhi 378754 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381918 │ │ │ │ - ldr r3, [pc, #3876] @ 379540 │ │ │ │ + bhi 38193c │ │ │ │ + ldr r3, [pc, #3876] @ 379564 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378c6c │ │ │ │ + bhi 378c90 │ │ │ │ cmp r1, #6912 @ 0x1b00 │ │ │ │ - bcs 378aa4 │ │ │ │ - ldr r3, [pc, #3860] @ 379544 │ │ │ │ + bcs 378ac8 │ │ │ │ + ldr r3, [pc, #3860] @ 379568 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378a08 │ │ │ │ + bhi 378a2c │ │ │ │ sub r3, r3, #225 @ 0xe1 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378d30 │ │ │ │ - ldr r3, [pc, #3840] @ 379548 │ │ │ │ + bls 378d54 │ │ │ │ + ldr r3, [pc, #3840] @ 37956c │ │ │ │ sub r1, r1, #6336 @ 0x18c0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #52 @ 0x34 │ │ │ │ cmp r1, #224 @ 0xe0 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3804] @ 37954c │ │ │ │ + ldr r3, [pc, #3804] @ 379570 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3787f8 │ │ │ │ + bhi 37881c │ │ │ │ sub r3, r3, #41 @ 0x29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37fd14 │ │ │ │ - ldr r3, [pc, #3784] @ 379550 │ │ │ │ + bhi 37fd38 │ │ │ │ + ldr r3, [pc, #3784] @ 379574 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37f0d4 │ │ │ │ + bhi 37f0f8 │ │ │ │ sub r3, r3, #89 @ 0x59 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378ef4 │ │ │ │ + bhi 378f18 │ │ │ │ sub r3, r3, #111 @ 0x6f │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37fc9c │ │ │ │ + bhi 37fcc0 │ │ │ │ sub r3, r3, #9 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38207c │ │ │ │ + bhi 3820a0 │ │ │ │ sub r3, r3, #187 @ 0xbb │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3817cc │ │ │ │ + bhi 3817f0 │ │ │ │ cmp r1, #3712 @ 0xe80 │ │ │ │ - bcs 382b44 │ │ │ │ + bcs 382b68 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382b00 │ │ │ │ + bhi 382b24 │ │ │ │ cmp r1, #3648 @ 0xe40 │ │ │ │ - bcs 382c8c │ │ │ │ + bcs 382cb0 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382c48 │ │ │ │ + bhi 382c6c │ │ │ │ cmp r1, #3584 @ 0xe00 │ │ │ │ - bcc 378bc8 │ │ │ │ + bcc 378bec │ │ │ │ sub r3, r1, #3584 @ 0xe00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #3660] @ 379554 │ │ │ │ + ldr r2, [pc, #3660] @ 379578 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380bfc │ │ │ │ - ldr r2, [pc, #3652] @ 379558 │ │ │ │ + bne 380c20 │ │ │ │ + ldr r2, [pc, #3652] @ 37957c │ │ │ │ tst r3, r2 │ │ │ │ - bne 380ca8 │ │ │ │ - ldr r2, [pc, #3644] @ 37955c │ │ │ │ + bne 380ccc │ │ │ │ + ldr r2, [pc, #3644] @ 379580 │ │ │ │ tst r3, r2 │ │ │ │ - beq 378bc8 │ │ │ │ - ldr r2, [pc, #3636] @ 379560 │ │ │ │ + beq 378bec │ │ │ │ + ldr r2, [pc, #3636] @ 379584 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a48 │ │ │ │ - ldr r3, [pc, #3628] @ 379564 │ │ │ │ + b 378a6c │ │ │ │ + ldr r3, [pc, #3628] @ 379588 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378848 │ │ │ │ + bhi 37886c │ │ │ │ cmp r1, #14464 @ 0x3880 │ │ │ │ - bcs 3834d0 │ │ │ │ + bcs 3834f4 │ │ │ │ sub r3, r3, #960 @ 0x3c0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378bec │ │ │ │ + bhi 378c10 │ │ │ │ cmp r1, #13504 @ 0x34c0 │ │ │ │ - bcs 383664 │ │ │ │ - ldr r3, [pc, #3592] @ 379568 │ │ │ │ + bcs 383688 │ │ │ │ + ldr r3, [pc, #3592] @ 37958c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37fbb4 │ │ │ │ + bhi 37fbd8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3831d0 │ │ │ │ + bhi 3831f4 │ │ │ │ sub r3, r3, #79 @ 0x4f │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3813b8 │ │ │ │ + bhi 3813dc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383564 │ │ │ │ - ldr r3, [pc, #3548] @ 37956c │ │ │ │ + bhi 383588 │ │ │ │ + ldr r3, [pc, #3548] @ 379590 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3823c0 │ │ │ │ + bhi 3823e4 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3853c8 │ │ │ │ + bls 3853ec │ │ │ │ sub r3, r1, #8512 @ 0x2140 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #3520] @ 379570 │ │ │ │ + ldr r2, [pc, #3520] @ 379594 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - beq 382c94 │ │ │ │ - ldr r2, [pc, #3500] @ 379574 │ │ │ │ + beq 382cb8 │ │ │ │ + ldr r2, [pc, #3500] @ 379598 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3480] @ 379578 │ │ │ │ + ldr r2, [pc, #3480] @ 37959c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3452] @ 37957c │ │ │ │ + ldr r3, [pc, #3452] @ 3795a0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378b38 │ │ │ │ + bhi 378b5c │ │ │ │ sub r3, r3, #41 @ 0x29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378f1c │ │ │ │ + bhi 378f40 │ │ │ │ sub r3, r3, #31 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381af4 │ │ │ │ + bhi 381b18 │ │ │ │ cmp r1, #4736 @ 0x1280 │ │ │ │ - bcc 378bc8 │ │ │ │ - ldr r3, [pc, #3412] @ 379580 │ │ │ │ + bcc 378bec │ │ │ │ + ldr r3, [pc, #3412] @ 3795a4 │ │ │ │ sub r1, r1, #4736 @ 0x1280 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #152 @ 0x98 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3380] @ 379584 │ │ │ │ + ldr r3, [pc, #3380] @ 3795a8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37f054 │ │ │ │ + bhi 37f078 │ │ │ │ cmp r1, #15424 @ 0x3c40 │ │ │ │ - bcs 37914c │ │ │ │ + bcs 379170 │ │ │ │ sub r3, r3, #480 @ 0x1e0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37fa64 │ │ │ │ + bhi 37fa88 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383764 │ │ │ │ + bhi 383788 │ │ │ │ sub r3, r3, #195 @ 0xc3 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381674 │ │ │ │ + bhi 381698 │ │ │ │ cmp r1, #14720 @ 0x3980 │ │ │ │ - bcs 383744 │ │ │ │ + bcs 383768 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381b38 │ │ │ │ + bhi 381b5c │ │ │ │ cmp r1, #14592 @ 0x3900 │ │ │ │ - bcs 3834f8 │ │ │ │ + bcs 38351c │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383538 │ │ │ │ + bhi 38355c │ │ │ │ cmp r1, #14528 @ 0x38c0 │ │ │ │ - bcs 383518 │ │ │ │ + bcs 38353c │ │ │ │ sub r3, r1, #14464 @ 0x3880 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3256] @ 379588 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3256] @ 3795ac │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - ldr r2, [pc, #3244] @ 37958c │ │ │ │ + beq 378bec │ │ │ │ + ldr r2, [pc, #3244] @ 3795b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3224] @ 379590 │ │ │ │ + ldr r2, [pc, #3224] @ 3795b4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3196] @ 379594 │ │ │ │ + ldr r3, [pc, #3196] @ 3795b8 │ │ │ │ sub r1, r1, #5376 @ 0x1500 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #52 @ 0x34 │ │ │ │ cmp r1, #384 @ 0x180 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3160] @ 379598 │ │ │ │ + ldr r2, [pc, #3160] @ 3795bc │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 378d70 │ │ │ │ - ldr r3, [pc, #3152] @ 37959c │ │ │ │ + bhi 378d94 │ │ │ │ + ldr r3, [pc, #3152] @ 3795c0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383e90 │ │ │ │ - ldr r3, [pc, #3144] @ 3795a0 │ │ │ │ + bhi 383eb4 │ │ │ │ + ldr r3, [pc, #3144] @ 3795c4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 380728 │ │ │ │ + bhi 38074c │ │ │ │ cmp r1, #2816 @ 0xb00 │ │ │ │ - bcs 3838f8 │ │ │ │ + bcs 38391c │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381bf8 │ │ │ │ + bhi 381c1c │ │ │ │ cmp r1, #2688 @ 0xa80 │ │ │ │ - bcs 383ab4 │ │ │ │ + bcs 383ad8 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383b34 │ │ │ │ + bhi 383b58 │ │ │ │ cmp r1, #2624 @ 0xa40 │ │ │ │ - bcs 383b2c │ │ │ │ + bcs 383b50 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38337c │ │ │ │ + bhi 3833a0 │ │ │ │ cmp r1, #2560 @ 0xa00 │ │ │ │ subcs r3, r1, #2560 @ 0xa00 │ │ │ │ - bcc 378bc8 │ │ │ │ - ldr r2, [pc, #3064] @ 3795a4 │ │ │ │ + bcc 378bec │ │ │ │ + ldr r2, [pc, #3064] @ 3795c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - ldr r2, [pc, #3044] @ 3795a8 │ │ │ │ + beq 378bec │ │ │ │ + ldr r2, [pc, #3044] @ 3795cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, r5 │ │ │ │ str r5, [sp, #8] │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ - ldr r6, [pc, #3012] @ 3795ac │ │ │ │ + ldr r6, [pc, #3012] @ 3795d0 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, r6 │ │ │ │ mov r8, r0 │ │ │ │ mov r9, r1 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ strd r8, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 378be4 │ │ │ │ - ldr r3, [pc, #2976] @ 3795b0 │ │ │ │ + b 378c08 │ │ │ │ + ldr r3, [pc, #2976] @ 3795d4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3828a4 │ │ │ │ + bhi 3828c8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378bc8 │ │ │ │ + bls 378bec │ │ │ │ sub r3, r1, #6592 @ 0x19c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2904] @ 379588 │ │ │ │ + ldr r2, [pc, #2904] @ 3795ac │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - ldr r2, [pc, #2924] @ 3795b4 │ │ │ │ + beq 378bec │ │ │ │ + ldr r2, [pc, #2924] @ 3795d8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 378b1c │ │ │ │ - ldr r2, [pc, #2896] @ 3795b8 │ │ │ │ + bne 378b40 │ │ │ │ + ldr r2, [pc, #2896] @ 3795dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2872] @ 3795bc │ │ │ │ + ldr r3, [pc, #2872] @ 3795e0 │ │ │ │ sub r1, r1, #1840 @ 0x730 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #8 │ │ │ │ cmp r1, #684 @ 0x2ac │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2836] @ 3795c0 │ │ │ │ + ldr r3, [pc, #2836] @ 3795e4 │ │ │ │ sub r1, r1, #6912 @ 0x1b00 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #1016 @ 0x3f8 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2804] @ 3795c4 │ │ │ │ + ldr r2, [pc, #2804] @ 3795e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 38526c │ │ │ │ - ldr r2, [pc, #2776] @ 3795c8 │ │ │ │ + bne 385290 │ │ │ │ + ldr r2, [pc, #2776] @ 3795ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2760] @ 3795cc │ │ │ │ + ldr r2, [pc, #2760] @ 3795f0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - beq 378a60 │ │ │ │ - ldr r2, [pc, #2732] @ 3795d0 │ │ │ │ + beq 378a84 │ │ │ │ + ldr r2, [pc, #2732] @ 3795f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2708] @ 3795d4 │ │ │ │ + ldr r3, [pc, #2708] @ 3795f8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378eb4 │ │ │ │ + bhi 378ed8 │ │ │ │ sub r3, r3, #49 @ 0x31 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3814d4 │ │ │ │ - ldr r3, [pc, #2688] @ 3795d8 │ │ │ │ + bls 3814f8 │ │ │ │ + ldr r3, [pc, #2688] @ 3795fc │ │ │ │ sub r1, r1, #4992 @ 0x1380 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #4 │ │ │ │ cmp r1, #48 @ 0x30 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2652] @ 3795dc │ │ │ │ + ldr r3, [pc, #2652] @ 379600 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 382a70 │ │ │ │ + bls 382a94 │ │ │ │ sub r3, r1, #8192 @ 0x2000 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #2512] @ 379570 │ │ │ │ + ldr r2, [pc, #2512] @ 379594 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 3787c0 │ │ │ │ - ldr r3, [pc, #2600] @ 3795e0 │ │ │ │ + bne 3787e4 │ │ │ │ + ldr r3, [pc, #2600] @ 379604 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3818e0 │ │ │ │ + beq 381904 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3790a8 │ │ │ │ - ldr r2, [pc, #2580] @ 3795e4 │ │ │ │ + beq 3790cc │ │ │ │ + ldr r2, [pc, #2580] @ 379608 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, pc} │ │ │ │ - ldr r3, [pc, #2548] @ 3795e8 │ │ │ │ + ldr r3, [pc, #2548] @ 37960c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37fad4 │ │ │ │ + bhi 37faf8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383788 │ │ │ │ + bhi 3837ac │ │ │ │ sub r3, r3, #195 @ 0xc3 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381720 │ │ │ │ + bhi 381744 │ │ │ │ cmp r1, #13760 @ 0x35c0 │ │ │ │ - bcs 3837ac │ │ │ │ + bcs 3837d0 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381b78 │ │ │ │ + bhi 381b9c │ │ │ │ cmp r1, #13632 @ 0x3540 │ │ │ │ - bcs 383a74 │ │ │ │ + bcs 383a98 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383b7c │ │ │ │ + bhi 383ba0 │ │ │ │ cmp r1, #13568 @ 0x3500 │ │ │ │ - bcs 383b5c │ │ │ │ + bcs 383b80 │ │ │ │ sub r3, r1, #13504 @ 0x34c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2344] @ 379588 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2344] @ 3795ac │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ cmp r1, #8256 @ 0x2040 │ │ │ │ - beq 383000 │ │ │ │ - bhi 379040 │ │ │ │ - ldr r3, [pc, #2412] @ 3795ec │ │ │ │ + beq 383024 │ │ │ │ + bhi 379064 │ │ │ │ + ldr r3, [pc, #2412] @ 379610 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 378b78 │ │ │ │ + bhi 378b9c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383838 │ │ │ │ + bhi 38385c │ │ │ │ sub r3, r3, #67 @ 0x43 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3824a8 │ │ │ │ + bhi 3824cc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383b24 │ │ │ │ + bhi 383b48 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383ae0 │ │ │ │ + bhi 383b04 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #7936 @ 0x1f00 │ │ │ │ - bls 37adf4 │ │ │ │ + bls 37ae18 │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #2320] @ 3795f0 │ │ │ │ + ldr r2, [pc, #2320] @ 379614 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 37ae2c │ │ │ │ - ldr r2, [pc, #2308] @ 3795f4 │ │ │ │ + bne 37ae50 │ │ │ │ + ldr r2, [pc, #2308] @ 379618 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 378bc8 │ │ │ │ - ldr r2, [pc, #2296] @ 3795f8 │ │ │ │ + beq 378bec │ │ │ │ + ldr r2, [pc, #2296] @ 37961c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2276] @ 3795fc │ │ │ │ + ldr r2, [pc, #2276] @ 379620 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r3, #251 @ 0xfb │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3820a0 │ │ │ │ + bhi 3820c4 │ │ │ │ sub r3, r3, #105 @ 0x69 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378bc8 │ │ │ │ - ldr r3, [pc, #2224] @ 379600 │ │ │ │ + bls 378bec │ │ │ │ + ldr r3, [pc, #2224] @ 379624 │ │ │ │ sub r1, r1, #6016 @ 0x1780 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #16 │ │ │ │ cmp r1, #104 @ 0x68 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2188] @ 379604 │ │ │ │ + ldr r2, [pc, #2188] @ 379628 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 380b70 │ │ │ │ + bhi 380b94 │ │ │ │ sub r2, r2, #29 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 382100 │ │ │ │ - ldr r3, [pc, #2168] @ 379608 │ │ │ │ + bhi 382124 │ │ │ │ + ldr r3, [pc, #2168] @ 37962c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 380bac │ │ │ │ + bhi 380bd0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383ef4 │ │ │ │ + bhi 383f18 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383e40 │ │ │ │ + bhi 383e64 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383e2c │ │ │ │ + bhi 383e50 │ │ │ │ sub r3, r1, #3152 @ 0xc50 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3789bc │ │ │ │ - ldr r2, [pc, #1888] @ 379554 │ │ │ │ + bne 3789e0 │ │ │ │ + ldr r2, [pc, #1888] @ 379578 │ │ │ │ tst r3, r2 │ │ │ │ - bne 382ed8 │ │ │ │ - ldr r2, [pc, #1880] @ 379558 │ │ │ │ + bne 382efc │ │ │ │ + ldr r2, [pc, #1880] @ 37957c │ │ │ │ tst r3, r2 │ │ │ │ - beq 378bc8 │ │ │ │ - ldr r2, [pc, #2048] @ 37960c │ │ │ │ - ldr r8, [pc, #2048] @ 379610 │ │ │ │ + beq 378bec │ │ │ │ + ldr r2, [pc, #2048] @ 379630 │ │ │ │ + ldr r8, [pc, #2048] @ 379634 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2000] @ 379614 │ │ │ │ + ldr r2, [pc, #2000] @ 379638 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #340 @ 0x154 │ │ │ │ - bhi 380784 │ │ │ │ + bhi 3807a8 │ │ │ │ cmp r1, #312 @ 0x138 │ │ │ │ - bcs 382a14 │ │ │ │ + bcs 382a38 │ │ │ │ cmp r1, #268 @ 0x10c │ │ │ │ - bhi 381948 │ │ │ │ + bhi 38196c │ │ │ │ cmp r1, #255 @ 0xff │ │ │ │ - bls 382cb0 │ │ │ │ - ldr r3, [pc, #1920] @ 379618 │ │ │ │ + bls 382cd4 │ │ │ │ + ldr r3, [pc, #1920] @ 37963c │ │ │ │ sub r1, r1, #256 @ 0x100 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #12 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1888] @ 37961c │ │ │ │ + ldr r3, [pc, #1888] @ 379640 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381128 │ │ │ │ + bhi 38114c │ │ │ │ sub r3, r3, #77 @ 0x4d │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378bc8 │ │ │ │ - ldr r3, [pc, #1868] @ 379620 │ │ │ │ + bls 378bec │ │ │ │ + ldr r3, [pc, #1868] @ 379644 │ │ │ │ sub r1, r1, #5120 @ 0x1400 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #24 │ │ │ │ cmp r1, #76 @ 0x4c │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1832] @ 379624 │ │ │ │ + ldr r3, [pc, #1832] @ 379648 │ │ │ │ sub r1, r1, #4032 @ 0xfc0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #12 │ │ │ │ cmp r1, #88 @ 0x58 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1796] @ 379628 │ │ │ │ + ldr r3, [pc, #1796] @ 37964c │ │ │ │ sub r1, r1, #4864 @ 0x1300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #56 @ 0x38 │ │ │ │ cmp r1, #40 @ 0x28 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1760] @ 37962c │ │ │ │ + ldr r2, [pc, #1760] @ 379650 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1740] @ 379630 │ │ │ │ + ldr r2, [pc, #1740] @ 379654 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1712] @ 379634 │ │ │ │ + ldr r2, [pc, #1712] @ 379658 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1692] @ 379638 │ │ │ │ + ldr r2, [pc, #1692] @ 37965c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1664] @ 37963c │ │ │ │ + ldr r2, [pc, #1664] @ 379660 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1644] @ 379640 │ │ │ │ + ldr r2, [pc, #1644] @ 379664 │ │ │ │ lsl r3, r5, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ lsr r3, r3, #20 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1620] @ 379644 │ │ │ │ + ldr r2, [pc, #1620] @ 379668 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - beq 378a60 │ │ │ │ - b 378b1c │ │ │ │ - ldr r2, [pc, #1588] @ 379648 │ │ │ │ + beq 378a84 │ │ │ │ + b 378b40 │ │ │ │ + ldr r2, [pc, #1588] @ 37966c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1572] @ 37964c │ │ │ │ + ldr r2, [pc, #1572] @ 379670 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-268435456 @ 0xf0000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1544] @ 379650 │ │ │ │ + ldr r3, [pc, #1544] @ 379674 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381824 │ │ │ │ + bhi 381848 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3818b4 │ │ │ │ + bhi 3818d8 │ │ │ │ sub r3, r3, #39 @ 0x27 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 385330 │ │ │ │ + bhi 385354 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 386738 │ │ │ │ + bls 38675c │ │ │ │ sub r3, r1, #8256 @ 0x2040 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #1264] @ 379570 │ │ │ │ + ldr r2, [pc, #1264] @ 379594 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 3787c0 │ │ │ │ - ldr r3, [pc, #1468] @ 379654 │ │ │ │ + bne 3787e4 │ │ │ │ + ldr r3, [pc, #1468] @ 379678 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3818e0 │ │ │ │ + beq 381904 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378bc8 │ │ │ │ - ldr r2, [pc, #1448] @ 379658 │ │ │ │ + bne 378bec │ │ │ │ + ldr r2, [pc, #1448] @ 37967c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1428] @ 37965c │ │ │ │ + ldr r2, [pc, #1428] @ 379680 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1400] @ 379660 │ │ │ │ - ldr r8, [pc, #1400] @ 379664 │ │ │ │ + ldr r2, [pc, #1400] @ 379684 │ │ │ │ + ldr r8, [pc, #1400] @ 379688 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1352] @ 379668 │ │ │ │ + ldr r2, [pc, #1352] @ 37968c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #15424 @ 0x3c40 │ │ │ │ - ldr r2, [pc, #1072] @ 379588 │ │ │ │ + ldr r2, [pc, #1072] @ 3795ac │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ - ldr r2, [pc, #1272] @ 37966c │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ + ldr r2, [pc, #1272] @ 379690 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a48 │ │ │ │ - ldr r2, [pc, #1264] @ 379670 │ │ │ │ + b 378a6c │ │ │ │ + ldr r2, [pc, #1264] @ 379694 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1244] @ 379674 │ │ │ │ + ldr r2, [pc, #1244] @ 379698 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1212] @ 379678 │ │ │ │ + ldr r2, [pc, #1212] @ 37969c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1192] @ 37967c │ │ │ │ + ldr r2, [pc, #1192] @ 3796a0 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1160] @ 379680 │ │ │ │ + ldr r2, [pc, #1160] @ 3796a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 38462c │ │ │ │ - ldr r2, [pc, #1132] @ 379684 │ │ │ │ + bne 384650 │ │ │ │ + ldr r2, [pc, #1132] @ 3796a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1116] @ 379688 │ │ │ │ + ldr r2, [pc, #1116] @ 3796ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1096] @ 37968c │ │ │ │ + ldr r3, [pc, #1096] @ 3796b0 │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3874a4 │ │ │ │ + bhi 3874c8 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1060] @ 379690 │ │ │ │ + ldr r2, [pc, #1060] @ 3796b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1044] @ 379694 │ │ │ │ + ldr r3, [pc, #1044] @ 3796b8 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bhi 37929c │ │ │ │ + bhi 3792c0 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1012] @ 379698 │ │ │ │ + ldr r2, [pc, #1012] @ 3796bc │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #984] @ 37969c │ │ │ │ + ldr r2, [pc, #984] @ 3796c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #964] @ 3796a0 │ │ │ │ + ldr r2, [pc, #964] @ 3796c4 │ │ │ │ lsl r3, r5, #22 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #22 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #6272 @ 0x1880 │ │ │ │ sub r3, r3, #20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #624] @ 379588 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #624] @ 3795ac │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - ldr r2, [pc, #892] @ 3796a4 │ │ │ │ + beq 378bec │ │ │ │ + ldr r2, [pc, #892] @ 3796c8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a48 │ │ │ │ - ldr r2, [pc, #884] @ 3796a8 │ │ │ │ + b 378a6c │ │ │ │ + ldr r2, [pc, #884] @ 3796cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 383f70 │ │ │ │ - bhi 384f84 │ │ │ │ + beq 383f94 │ │ │ │ + bhi 384fa8 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r3, [pc, #840] @ 3796ac │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r3, [pc, #840] @ 3796d0 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 37db98 │ │ │ │ + bhi 37dbbc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #808] @ 3796b0 │ │ │ │ + ldr r2, [pc, #808] @ 3796d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3846a8 │ │ │ │ + bhi 3846cc │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d904 │ │ │ │ - ldr r3, [pc, #772] @ 3796b4 │ │ │ │ + beq 37d928 │ │ │ │ + ldr r3, [pc, #772] @ 3796d8 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 387654 │ │ │ │ + bhi 387678 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #740] @ 3796b8 │ │ │ │ + ldr r2, [pc, #740] @ 3796dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #808] @ 379714 │ │ │ │ + ldr r3, [pc, #808] @ 379738 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3865a8 │ │ │ │ - bhi 384e94 │ │ │ │ + beq 3865cc │ │ │ │ + bhi 384eb8 │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 383f68 │ │ │ │ + bhi 383f8c │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d904 │ │ │ │ - ldr r3, [pc, #688] @ 3796bc │ │ │ │ + beq 37d928 │ │ │ │ + ldr r3, [pc, #688] @ 3796e0 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 37d904 │ │ │ │ + bhi 37d928 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #656] @ 3796c0 │ │ │ │ + ldr r2, [pc, #656] @ 3796e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 383f70 │ │ │ │ - bhi 384ed0 │ │ │ │ + beq 383f94 │ │ │ │ + bhi 384ef4 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r3, [pc, #612] @ 3796c4 │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r3, [pc, #612] @ 3796e8 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 37db98 │ │ │ │ + bhi 37dbbc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #580] @ 3796c8 │ │ │ │ + ldr r2, [pc, #580] @ 3796ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3846d8 │ │ │ │ + bhi 3846fc │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d904 │ │ │ │ - ldr r3, [pc, #544] @ 3796cc │ │ │ │ + beq 37d928 │ │ │ │ + ldr r3, [pc, #544] @ 3796f0 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 387654 │ │ │ │ + bhi 387678 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #512] @ 3796d0 │ │ │ │ + ldr r2, [pc, #512] @ 3796f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #556] @ 379714 │ │ │ │ + ldr r3, [pc, #556] @ 379738 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3865a8 │ │ │ │ - bhi 384f48 │ │ │ │ + beq 3865cc │ │ │ │ + bhi 384f6c │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 383f68 │ │ │ │ + bhi 383f8c │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d904 │ │ │ │ - ldr r3, [pc, #460] @ 3796d4 │ │ │ │ + beq 37d928 │ │ │ │ + ldr r3, [pc, #460] @ 3796f8 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 37d904 │ │ │ │ + bhi 37d928 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @ instruction: 0x000016b4 │ │ │ │ andeq r1, r0, r3, lsr r5 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ andeq r0, r0, r4, ror #19 │ │ │ │ andeq r0, r0, r7, lsr r7 │ │ │ │ - adcseq r1, r0, lr, asr r7 │ │ │ │ + adcseq r1, r0, sl, asr r7 │ │ │ │ andeq r2, r0, r0, lsr #2 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ - @ instruction: 0x00b017b8 │ │ │ │ + @ instruction: 0x00b017b4 │ │ │ │ andeq r1, r0, ip, lsr r2 │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ - addseq lr, sp, r0, lsr r7 │ │ │ │ + addseq lr, sp, ip, lsr #14 │ │ │ │ muleq r0, ip, r8 │ │ │ │ andeq r2, r0, ip, asr #7 │ │ │ │ andeq r2, r0, r0, ror #2 │ │ │ │ tsteq r1, r1 │ │ │ │ - umullseq lr, sp, r0, r6 │ │ │ │ - umullseq r6, pc, ip, fp @ │ │ │ │ + addseq lr, sp, ip, lsl #13 │ │ │ │ + umullseq r6, pc, r8, fp @ │ │ │ │ andeq r1, r0, r0, ror #6 │ │ │ │ - umlalseq r1, r0, r6, r7 │ │ │ │ + umlalseq r1, r0, r2, r7 │ │ │ │ andeq r3, r0, ip, asr ip │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - addseq lr, sp, r8, ror r5 │ │ │ │ - addseq r6, pc, r4, lsl #21 │ │ │ │ - @ instruction: 0x00b017dc │ │ │ │ + addseq lr, sp, r4, ror r5 │ │ │ │ + addseq r6, pc, r0, lsl #21 │ │ │ │ + @ instruction: 0x00b017d8 │ │ │ │ andeq r0, r0, r8, asr ip │ │ │ │ andeq r0, r0, fp, lsr ip │ │ │ │ andeq r0, r0, r4, lsl fp │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ - umullseq lr, sp, r4, r4 │ │ │ │ - umullseq r6, pc, r4, r9 @ │ │ │ │ + umullseq lr, sp, r0, r4 │ │ │ │ + umullseq r6, pc, r0, r9 @ │ │ │ │ strdeq r1, [r0], -ip │ │ │ │ - addseq lr, sp, r4, lsr #18 │ │ │ │ - @ instruction: 0x009de4d0 │ │ │ │ - adcseq r1, r0, r2, ror r9 │ │ │ │ - adcseq r1, r0, r4, lsr #29 │ │ │ │ - addseq lr, sp, r4, ror #7 │ │ │ │ - umullseq r7, pc, r0, r9 @ │ │ │ │ - umullseq r7, pc, r8, r9 @ │ │ │ │ - addseq lr, sp, ip, lsl r4 │ │ │ │ + addseq lr, sp, r0, lsr #18 │ │ │ │ + addseq lr, sp, ip, asr #9 │ │ │ │ + adcseq r1, r0, lr, ror #18 │ │ │ │ + adcseq r1, r0, r0, lsr #29 │ │ │ │ + addseq lr, sp, r0, ror #7 │ │ │ │ + addseq r7, pc, ip, lsl #19 │ │ │ │ + umullseq r7, pc, r4, r9 @ │ │ │ │ + addseq lr, sp, r8, lsl r4 │ │ │ │ @ instruction: 0x000013b4 │ │ │ │ - adcseq r2, r0, sl, ror #11 │ │ │ │ + adcseq r2, r0, r6, ror #11 │ │ │ │ andeq r2, r0, r0, lsr #32 │ │ │ │ andeq r2, r0, r0, lsl r0 │ │ │ │ - umullseq r7, sp, ip, r2 │ │ │ │ + umullseq r7, sp, r8, r2 │ │ │ │ @ instruction: 0x000036bc │ │ │ │ ldrdeq r1, [r0], -r8 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ - addseq lr, sp, r0, ror #14 │ │ │ │ - addseq r6, pc, r4, ror #12 │ │ │ │ - adcseq r2, r0, r4, asr r4 │ │ │ │ + addseq lr, sp, ip, asr r7 │ │ │ │ + addseq r6, pc, r0, ror #12 │ │ │ │ + adcseq r2, r0, r0, asr r4 │ │ │ │ andeq r0, r0, r8, asr sp │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ - addseq r6, pc, r4, ror r5 @ │ │ │ │ - addseq r6, pc, ip, asr r5 @ │ │ │ │ - addseq r5, pc, r0, lsl #28 │ │ │ │ - @ instruction: 0x00b023de │ │ │ │ + addseq r6, pc, r0, ror r5 @ │ │ │ │ + addseq r6, pc, r8, asr r5 @ │ │ │ │ + @ instruction: 0x009f5dfc │ │ │ │ + @ instruction: 0x00b023da │ │ │ │ andeq r1, r0, r4, ror #8 │ │ │ │ - @ instruction: 0x00b023bc │ │ │ │ - adcseq r2, r0, lr, lsr #8 │ │ │ │ - @ instruction: 0x00b024b8 │ │ │ │ - @ instruction: 0x009ddfd8 │ │ │ │ - addseq r6, pc, r8, lsl r4 @ │ │ │ │ - addseq sp, sp, ip, lsl #31 │ │ │ │ - addseq r6, pc, r0, ror #7 │ │ │ │ - addseq r8, pc, ip, asr #11 │ │ │ │ - addseq r6, pc, r8, lsr #7 │ │ │ │ - addseq lr, sp, r8, ror r3 │ │ │ │ - addseq sp, sp, r4, asr #28 │ │ │ │ - addseq r6, pc, r4, asr r3 @ │ │ │ │ + @ instruction: 0x00b023b8 │ │ │ │ + adcseq r2, r0, sl, lsr #8 │ │ │ │ + @ instruction: 0x00b024b4 │ │ │ │ + @ instruction: 0x009ddfd4 │ │ │ │ + addseq r6, pc, r4, lsl r4 @ │ │ │ │ + addseq sp, sp, r8, lsl #31 │ │ │ │ + @ instruction: 0x009f63dc │ │ │ │ + addseq r8, pc, r8, asr #11 │ │ │ │ + addseq r6, pc, r4, lsr #7 │ │ │ │ + addseq lr, sp, r4, ror r3 │ │ │ │ + addseq sp, sp, r0, asr #28 │ │ │ │ + addseq r6, pc, r0, asr r3 @ │ │ │ │ andeq r2, r0, r0, lsr #1 │ │ │ │ andeq r2, r0, r0, asr r0 │ │ │ │ - addseq sp, sp, r8, lsr #27 │ │ │ │ - @ instruction: 0x009f62b4 │ │ │ │ - addseq r7, pc, r8, ror sl @ │ │ │ │ - addseq r6, pc, r0, lsl #5 │ │ │ │ - addseq r7, pc, r4, asr sl @ │ │ │ │ - @ instruction: 0x009f61f4 │ │ │ │ - @ instruction: 0x009f61d4 │ │ │ │ - addseq r6, pc, r4, ror #3 │ │ │ │ - umullseq sp, sp, ip, ip @ │ │ │ │ - addseq r6, pc, r8, lsr #3 │ │ │ │ - addseq r6, pc, r8, lsr #1 │ │ │ │ - @ instruction: 0x009ddfb4 │ │ │ │ - addseq r6, pc, r8, lsl #1 │ │ │ │ - adcseq r2, r0, r6, ror #3 │ │ │ │ - addseq sp, sp, ip, ror #23 │ │ │ │ - @ instruction: 0x00b021ba │ │ │ │ - addseq sl, ip, ip, ror lr │ │ │ │ - umullseq sp, sp, r4, fp @ │ │ │ │ - addseq r6, pc, r0, lsr #1 │ │ │ │ - addseq r7, pc, ip, lsr #20 │ │ │ │ - addseq sp, sp, r4, lsr #22 │ │ │ │ - @ instruction: 0x00b022d6 │ │ │ │ - @ instruction: 0x009ddad0 │ │ │ │ - adcseq r2, r0, lr, lsr #5 │ │ │ │ - addseq sp, sp, r4, lsl #21 │ │ │ │ - adcseq r2, r0, sl, asr r2 │ │ │ │ - addseq sp, sp, r8, lsr #20 │ │ │ │ - adcseq r2, r0, ip, lsr #4 │ │ │ │ - @ instruction: 0x009dd9d4 │ │ │ │ - adcseq r2, r0, r4, lsl #4 │ │ │ │ - addseq sp, sp, r8, lsl #19 │ │ │ │ - @ instruction: 0x00b021b0 │ │ │ │ - @ instruction: 0x009f5ed8 │ │ │ │ - addseq r5, pc, ip, ror sl @ │ │ │ │ - @ instruction: 0x009f5eb0 │ │ │ │ + addseq sp, sp, r4, lsr #27 │ │ │ │ + @ instruction: 0x009f62b0 │ │ │ │ + addseq r7, pc, r4, ror sl @ │ │ │ │ + addseq r6, pc, ip, ror r2 @ │ │ │ │ + addseq r7, pc, r0, asr sl @ │ │ │ │ + @ instruction: 0x009f61f0 │ │ │ │ + @ instruction: 0x009f61d0 │ │ │ │ + addseq r6, pc, r0, ror #3 │ │ │ │ + umullseq sp, sp, r8, ip @ │ │ │ │ + addseq r6, pc, r4, lsr #3 │ │ │ │ + addseq r6, pc, r4, lsr #1 │ │ │ │ + @ instruction: 0x009ddfb0 │ │ │ │ + addseq r6, pc, r4, lsl #1 │ │ │ │ + adcseq r2, r0, r2, ror #3 │ │ │ │ + addseq sp, sp, r8, ror #23 │ │ │ │ + @ instruction: 0x00b021b6 │ │ │ │ + addseq sl, ip, r8, ror lr │ │ │ │ + umullseq sp, sp, r0, fp @ │ │ │ │ + umullseq r6, pc, ip, r0 @ │ │ │ │ + addseq r7, pc, r8, lsr #20 │ │ │ │ + addseq sp, sp, r0, lsr #22 │ │ │ │ + @ instruction: 0x00b022d2 │ │ │ │ + addseq sp, sp, ip, asr #21 │ │ │ │ + adcseq r2, r0, sl, lsr #5 │ │ │ │ + addseq sp, sp, r0, lsl #21 │ │ │ │ + adcseq r2, r0, r6, asr r2 │ │ │ │ + addseq sp, sp, r4, lsr #20 │ │ │ │ + adcseq r2, r0, r8, lsr #4 │ │ │ │ + @ instruction: 0x009dd9d0 │ │ │ │ + adcseq r2, r0, r0, lsl #4 │ │ │ │ + addseq sp, sp, r4, lsl #19 │ │ │ │ + adcseq r2, r0, ip, lsr #3 │ │ │ │ + @ instruction: 0x009f5ed4 │ │ │ │ + addseq r5, pc, r8, ror sl @ │ │ │ │ + addseq r5, pc, ip, lsr #29 │ │ │ │ andeq r2, r0, r4, lsl #7 │ │ │ │ - @ instruction: 0x009dd4fc │ │ │ │ - addseq r5, pc, r0, lsl #20 │ │ │ │ - @ instruction: 0x009dd4d8 │ │ │ │ - addseq r5, pc, r8, asr #19 │ │ │ │ - addseq sp, sp, r4, lsl #9 │ │ │ │ - @ instruction: 0x00b01cd2 │ │ │ │ - addseq sp, sp, r8, lsr #8 │ │ │ │ - adcseq r1, r0, r4, lsr #25 │ │ │ │ - addseq sp, sp, r4, lsl #8 │ │ │ │ - @ instruction: 0x009dd3f8 │ │ │ │ - umullseq sp, sp, r4, r3 @ │ │ │ │ + @ instruction: 0x009dd4f8 │ │ │ │ + @ instruction: 0x009f59fc │ │ │ │ + @ instruction: 0x009dd4d4 │ │ │ │ + addseq r5, pc, r4, asr #19 │ │ │ │ + addseq sp, sp, r0, lsl #9 │ │ │ │ + adcseq r1, r0, lr, asr #25 │ │ │ │ + addseq sp, sp, r4, lsr #8 │ │ │ │ + adcseq r1, r0, r0, lsr #25 │ │ │ │ + addseq sp, sp, r0, lsl #8 │ │ │ │ + @ instruction: 0x009dd3f4 │ │ │ │ + umullseq sp, sp, r0, r3 @ │ │ │ │ andeq r4, r0, r1 │ │ │ │ - adcseq r1, r0, ip, lsr #24 │ │ │ │ - addseq sp, sp, r8, lsr r3 │ │ │ │ - adcseq r1, r0, r6, lsl #24 │ │ │ │ - addseq sp, sp, ip, ror #5 │ │ │ │ - adcseq r1, r0, r2, asr #23 │ │ │ │ - addseq sp, sp, r0, lsr #5 │ │ │ │ - adcseq r1, r0, r6, ror fp │ │ │ │ - addseq r6, pc, r0, lsr r1 @ │ │ │ │ - addseq r7, pc, r4, asr r3 @ │ │ │ │ - addseq r6, pc, r8, lsl #2 │ │ │ │ + adcseq r1, r0, r8, lsr #24 │ │ │ │ + addseq sp, sp, r4, lsr r3 │ │ │ │ + adcseq r1, r0, r2, lsl #24 │ │ │ │ + addseq sp, sp, r8, ror #5 │ │ │ │ + @ instruction: 0x00b01bbe │ │ │ │ + umullseq sp, sp, ip, r2 @ │ │ │ │ + adcseq r1, r0, r2, ror fp │ │ │ │ + addseq r6, pc, ip, lsr #2 │ │ │ │ + addseq r7, pc, r0, asr r3 @ │ │ │ │ + addseq r6, pc, r4, lsl #2 │ │ │ │ @ instruction: 0x003fffff │ │ │ │ - addseq r5, pc, r0, lsr #14 │ │ │ │ - addseq r6, pc, ip, lsr #6 │ │ │ │ - umullseq sp, sp, r4, r5 @ │ │ │ │ - addseq r6, pc, r4, asr r0 @ │ │ │ │ - addseq r5, pc, ip, lsr #13 │ │ │ │ - addseq sp, sp, r8, ror #2 │ │ │ │ - adcseq r1, r0, sl, ror #20 │ │ │ │ - addseq sp, sp, ip, lsl r1 │ │ │ │ - adcseq r1, r0, r4, lsr sl │ │ │ │ - addseq r6, pc, r0, lsl #13 │ │ │ │ - umullseq sp, sp, r8, r1 @ │ │ │ │ - addseq r6, pc, ip, asr r6 @ │ │ │ │ + addseq r5, pc, ip, lsl r7 @ │ │ │ │ + addseq r6, pc, r8, lsr #6 │ │ │ │ + umullseq sp, sp, r0, r5 @ │ │ │ │ + addseq r6, pc, r0, asr r0 @ │ │ │ │ + addseq r5, pc, r8, lsr #13 │ │ │ │ addseq sp, sp, r4, ror #2 │ │ │ │ - addseq r6, pc, r8, lsr r6 @ │ │ │ │ - addseq sp, sp, r0, lsr r1 │ │ │ │ - addseq r6, pc, r4, lsl r6 @ │ │ │ │ - ldrsheq sp, [sp], ip │ │ │ │ - @ instruction: 0x009f65f0 │ │ │ │ - addseq sp, sp, r8, asr #1 │ │ │ │ - addseq r6, pc, ip, asr #11 │ │ │ │ - umullseq sp, sp, r4, r0 @ │ │ │ │ - addseq r6, pc, r8, lsr #11 │ │ │ │ - addseq sp, sp, r0, rrx │ │ │ │ - addseq r6, pc, r4, lsl #11 │ │ │ │ - addseq ip, sp, r8, asr #30 │ │ │ │ - adcseq r1, r0, r0, ror r8 │ │ │ │ - addseq ip, sp, r4, lsl #30 │ │ │ │ - adcseq r1, r0, ip, lsr r8 │ │ │ │ - addseq ip, sp, r0, asr #29 │ │ │ │ - addseq r5, pc, ip, asr #7 │ │ │ │ + adcseq r1, r0, r6, ror #20 │ │ │ │ + addseq sp, sp, r8, lsl r1 │ │ │ │ + adcseq r1, r0, r0, lsr sl │ │ │ │ + addseq r6, pc, ip, ror r6 @ │ │ │ │ + umullseq sp, sp, r4, r1 @ │ │ │ │ + addseq r6, pc, r8, asr r6 @ │ │ │ │ + addseq sp, sp, r0, ror #2 │ │ │ │ + addseq r6, pc, r4, lsr r6 @ │ │ │ │ + addseq sp, sp, ip, lsr #2 │ │ │ │ + addseq r6, pc, r0, lsl r6 @ │ │ │ │ + ldrsheq sp, [sp], r8 │ │ │ │ + addseq r6, pc, ip, ror #11 │ │ │ │ + addseq sp, sp, r4, asr #1 │ │ │ │ + addseq r6, pc, r8, asr #11 │ │ │ │ + umullseq sp, sp, r0, r0 @ │ │ │ │ + addseq r6, pc, r4, lsr #11 │ │ │ │ + addseq sp, sp, ip, asr r0 │ │ │ │ + addseq r6, pc, r0, lsl #11 │ │ │ │ + addseq ip, sp, r4, asr #30 │ │ │ │ + adcseq r1, r0, ip, ror #16 │ │ │ │ + addseq ip, sp, r0, lsl #30 │ │ │ │ + adcseq r1, r0, r8, lsr r8 │ │ │ │ + @ instruction: 0x009dcebc │ │ │ │ + addseq r5, pc, r8, asr #7 │ │ │ │ tsteq r1, r1 │ │ │ │ - addseq r4, lr, r0, lsr #3 │ │ │ │ - addseq r5, pc, r8, asr r3 @ │ │ │ │ - addseq r5, pc, r0, lsl #1 │ │ │ │ - addseq r5, pc, r0, lsr #6 │ │ │ │ - @ instruction: 0x009dcddc │ │ │ │ - addseq r5, pc, r8, ror #5 │ │ │ │ - addseq r5, pc, r8, lsr #32 │ │ │ │ - addseq r5, pc, ip, lsr #5 │ │ │ │ - addseq ip, sp, r8, ror #26 │ │ │ │ - addseq r5, pc, r4, ror r2 @ │ │ │ │ - addseq r5, pc, r4, ror #14 │ │ │ │ - @ instruction: 0x009dcdf0 │ │ │ │ - addseq r4, pc, r8, asr #19 │ │ │ │ - addseq r4, pc, r0, lsr #19 │ │ │ │ - addseq sp, sp, r4, ror r1 │ │ │ │ - @ instruction: 0x009f51b8 │ │ │ │ - @ instruction: 0x009dcfd4 │ │ │ │ - addseq sp, sp, r0, lsl #2 │ │ │ │ - addseq r5, pc, ip, asr #2 │ │ │ │ - @ instruction: 0x009f49f0 │ │ │ │ - @ instruction: 0x009f49bc │ │ │ │ - addseq ip, sp, r0, lsr #30 │ │ │ │ - @ instruction: 0x009dcefc │ │ │ │ - adcseq r1, r0, r4, ror #9 │ │ │ │ - addseq ip, sp, r8, asr fp │ │ │ │ - @ instruction: 0x00b014b4 │ │ │ │ - addseq r9, ip, r0, ror #27 │ │ │ │ - addseq r5, pc, r4, lsr #9 │ │ │ │ - @ instruction: 0x009f69d8 │ │ │ │ - @ instruction: 0x009f4ffc │ │ │ │ - addseq r3, lr, r8, lsl #28 │ │ │ │ - @ instruction: 0x009f57f4 │ │ │ │ - adcseq r1, r0, ip, lsl #8 │ │ │ │ - addseq r6, pc, r4, lsr r9 @ │ │ │ │ - addseq r4, pc, r8, asr pc @ │ │ │ │ - addseq r3, lr, r4, ror #26 │ │ │ │ - addseq r5, pc, r0, asr r7 @ │ │ │ │ - adcseq r1, r0, r6, lsl #7 │ │ │ │ - umullseq r6, pc, r0, r8 @ │ │ │ │ - @ instruction: 0x009f4eb4 │ │ │ │ - addseq r3, lr, r0, asr #25 │ │ │ │ - addseq r5, pc, ip, lsr #13 │ │ │ │ - adcseq r1, r0, r0, lsl #6 │ │ │ │ - addseq r6, pc, ip, ror #15 │ │ │ │ - addseq r4, pc, r0, lsl lr @ │ │ │ │ - addseq r3, lr, ip, lsl ip │ │ │ │ - addseq r5, pc, r8, lsl #12 │ │ │ │ - adcseq r1, r0, sl, ror r2 │ │ │ │ - addseq r6, pc, r8, asr #14 │ │ │ │ - addseq r4, pc, ip, ror #26 │ │ │ │ - addseq r3, lr, r8, ror fp │ │ │ │ - addseq r5, pc, r4, ror #10 │ │ │ │ - @ instruction: 0x00b011f4 │ │ │ │ - addseq r6, pc, r4, lsr #13 │ │ │ │ - addseq r4, pc, r8, asr #25 │ │ │ │ - @ instruction: 0x009e3ad4 │ │ │ │ + umullseq r4, lr, ip, r1 │ │ │ │ + addseq r5, pc, r4, asr r3 @ │ │ │ │ + addseq r5, pc, ip, ror r0 @ │ │ │ │ + addseq r5, pc, ip, lsl r3 @ │ │ │ │ + @ instruction: 0x009dcdd8 │ │ │ │ + addseq r5, pc, r4, ror #5 │ │ │ │ + addseq r5, pc, r4, lsr #32 │ │ │ │ + addseq r5, pc, r8, lsr #5 │ │ │ │ + addseq ip, sp, r4, ror #26 │ │ │ │ + addseq r5, pc, r0, ror r2 @ │ │ │ │ + addseq r5, pc, r0, ror #14 │ │ │ │ + addseq ip, sp, ip, ror #27 │ │ │ │ + addseq r4, pc, r4, asr #19 │ │ │ │ + umullseq r4, pc, ip, r9 @ │ │ │ │ + addseq sp, sp, r0, ror r1 │ │ │ │ + @ instruction: 0x009f51b4 │ │ │ │ + @ instruction: 0x009dcfd0 │ │ │ │ + ldrsheq sp, [sp], ip │ │ │ │ + addseq r5, pc, r8, asr #2 │ │ │ │ + addseq r4, pc, ip, ror #19 │ │ │ │ + @ instruction: 0x009f49b8 │ │ │ │ + addseq ip, sp, ip, lsl pc │ │ │ │ + @ instruction: 0x009dcef8 │ │ │ │ + adcseq r1, r0, r0, ror #9 │ │ │ │ + addseq ip, sp, r4, asr fp │ │ │ │ + @ instruction: 0x00b014b0 │ │ │ │ + @ instruction: 0x009c9ddc │ │ │ │ + addseq r5, pc, r0, lsr #9 │ │ │ │ + @ instruction: 0x009f69d4 │ │ │ │ + @ instruction: 0x009f4ff8 │ │ │ │ + addseq r3, lr, r4, lsl #28 │ │ │ │ + @ instruction: 0x009f57f0 │ │ │ │ + adcseq r1, r0, r8, lsl #8 │ │ │ │ + addseq r6, pc, r0, lsr r9 @ │ │ │ │ + addseq r4, pc, r4, asr pc @ │ │ │ │ + addseq r3, lr, r0, ror #26 │ │ │ │ + addseq r5, pc, ip, asr #14 │ │ │ │ + adcseq r1, r0, r2, lsl #7 │ │ │ │ + addseq r6, pc, ip, lsl #17 │ │ │ │ + @ instruction: 0x009f4eb0 │ │ │ │ + @ instruction: 0x009e3cbc │ │ │ │ + addseq r5, pc, r8, lsr #13 │ │ │ │ + @ instruction: 0x00b012fc │ │ │ │ + addseq r6, pc, r8, ror #15 │ │ │ │ + addseq r4, pc, ip, lsl #28 │ │ │ │ + addseq r3, lr, r8, lsl ip │ │ │ │ + addseq r5, pc, r4, lsl #12 │ │ │ │ + adcseq r1, r0, r6, ror r2 │ │ │ │ + addseq r6, pc, r4, asr #14 │ │ │ │ + addseq r4, pc, r8, ror #26 │ │ │ │ + addseq r3, lr, r4, ror fp │ │ │ │ + addseq r5, pc, r0, ror #10 │ │ │ │ + @ instruction: 0x00b011f0 │ │ │ │ + addseq r6, pc, r0, lsr #13 │ │ │ │ + addseq r4, pc, r4, asr #25 │ │ │ │ + @ instruction: 0x009e3ad0 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - addseq r5, pc, r0, asr #9 │ │ │ │ - adcseq r1, r0, lr, ror #2 │ │ │ │ - addseq r6, pc, r0, lsl #12 │ │ │ │ - addseq r4, pc, r0, lsr #24 │ │ │ │ - umullseq r6, pc, ip, r5 @ │ │ │ │ - addseq r6, pc, ip, ror r5 @ │ │ │ │ - addseq r4, pc, r0, lsl pc @ │ │ │ │ - @ instruction: 0x009f64f4 │ │ │ │ - addseq r4, pc, ip, asr r5 @ │ │ │ │ - adcseq r1, r0, ip, ror r0 │ │ │ │ - addseq r4, pc, r0, lsr #9 │ │ │ │ - addseq ip, sp, r4, asr #13 │ │ │ │ - addseq r4, pc, r0, lsl #9 │ │ │ │ - umullseq ip, sp, r0, r6 │ │ │ │ - addseq r4, pc, ip, asr r4 @ │ │ │ │ - addseq ip, sp, ip, asr r6 │ │ │ │ - ldr r2, [pc, #-532] @ 3796d8 │ │ │ │ - ldr r8, [pc, #-532] @ 3796dc │ │ │ │ + @ instruction: 0x009f54bc │ │ │ │ + adcseq r1, r0, sl, ror #2 │ │ │ │ + @ instruction: 0x009f65fc │ │ │ │ + addseq r4, pc, ip, lsl ip @ │ │ │ │ + umullseq r6, pc, r8, r5 @ │ │ │ │ + addseq r6, pc, r8, ror r5 @ │ │ │ │ + addseq r4, pc, ip, lsl #30 │ │ │ │ + @ instruction: 0x009f64f0 │ │ │ │ + addseq r4, pc, r8, asr r5 @ │ │ │ │ + adcseq r1, r0, r8, ror r0 │ │ │ │ + umullseq r4, pc, ip, r4 @ │ │ │ │ + addseq ip, sp, r0, asr #13 │ │ │ │ + addseq r4, pc, ip, ror r4 @ │ │ │ │ + addseq ip, sp, ip, lsl #13 │ │ │ │ + addseq r4, pc, r8, asr r4 @ │ │ │ │ + addseq ip, sp, r8, asr r6 │ │ │ │ + ldr r2, [pc, #-532] @ 3796fc │ │ │ │ + ldr r8, [pc, #-532] @ 379700 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-580] @ 3796e0 │ │ │ │ + ldr r2, [pc, #-580] @ 379704 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-628] @ 3796e4 │ │ │ │ + ldr r3, [pc, #-628] @ 379708 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378bc8 │ │ │ │ - ldr r2, [pc, #-636] @ 3796e8 │ │ │ │ + bne 378bec │ │ │ │ + ldr r2, [pc, #-636] @ 37970c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-656] @ 3796ec │ │ │ │ + ldr r2, [pc, #-656] @ 379710 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-684] @ 3796f0 │ │ │ │ + ldr r2, [pc, #-684] @ 379714 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-704] @ 3796f4 │ │ │ │ + ldr r2, [pc, #-704] @ 379718 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-732] @ 3796f8 │ │ │ │ + ldr r2, [pc, #-732] @ 37971c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-728] @ 379714 │ │ │ │ + ldr r3, [pc, #-728] @ 379738 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3865a8 │ │ │ │ - bhi 3847d0 │ │ │ │ + beq 3865cc │ │ │ │ + bhi 3847f4 │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 383f68 │ │ │ │ + bhi 383f8c │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d904 │ │ │ │ - ldr r3, [pc, #-784] @ 3796fc │ │ │ │ + beq 37d928 │ │ │ │ + ldr r3, [pc, #-784] @ 379720 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 37d904 │ │ │ │ + bhi 37d928 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-816] @ 379700 │ │ │ │ + ldr r2, [pc, #-816] @ 379724 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 383f70 │ │ │ │ - bhi 384cb4 │ │ │ │ + beq 383f94 │ │ │ │ + bhi 384cd8 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r3, [pc, #-860] @ 379704 │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r3, [pc, #-860] @ 379728 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 37db98 │ │ │ │ + bhi 37dbbc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-892] @ 379708 │ │ │ │ + ldr r2, [pc, #-892] @ 37972c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 38556c │ │ │ │ + beq 385590 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 37d904 │ │ │ │ - ldr r2, [pc, #-924] @ 37970c │ │ │ │ + bne 37d928 │ │ │ │ + ldr r2, [pc, #-924] @ 379730 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-948] @ 379710 │ │ │ │ + ldr r2, [pc, #-948] @ 379734 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-968] @ 379714 │ │ │ │ + ldr r3, [pc, #-968] @ 379738 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3865a8 │ │ │ │ - bhi 384c78 │ │ │ │ + beq 3865cc │ │ │ │ + bhi 384c9c │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 383f68 │ │ │ │ + bhi 383f8c │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d904 │ │ │ │ - ldr r3, [pc, #-996] @ 379718 │ │ │ │ + beq 37d928 │ │ │ │ + ldr r3, [pc, #-996] @ 37973c │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 37d904 │ │ │ │ + bhi 37d928 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1028] @ 37971c │ │ │ │ + ldr r2, [pc, #-1028] @ 379740 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3840e4 │ │ │ │ + bhi 384108 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d904 │ │ │ │ - ldr r3, [pc, #-1064] @ 379720 │ │ │ │ + beq 37d928 │ │ │ │ + ldr r3, [pc, #-1064] @ 379744 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 387654 │ │ │ │ + bhi 387678 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1096] @ 379724 │ │ │ │ + ldr r2, [pc, #-1096] @ 379748 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 384028 │ │ │ │ + bhi 38404c │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d904 │ │ │ │ - ldr r3, [pc, #-1132] @ 379728 │ │ │ │ + beq 37d928 │ │ │ │ + ldr r3, [pc, #-1132] @ 37974c │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 387654 │ │ │ │ + bhi 387678 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1164] @ 37972c │ │ │ │ + ldr r2, [pc, #-1164] @ 379750 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 383f70 │ │ │ │ - bhi 384f0c │ │ │ │ + beq 383f94 │ │ │ │ + bhi 384f30 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r3, [pc, #-1208] @ 379730 │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r3, [pc, #-1208] @ 379754 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 37db98 │ │ │ │ + bhi 37dbbc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1240] @ 379734 │ │ │ │ + ldr r2, [pc, #-1240] @ 379758 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385284 │ │ │ │ - ldr r2, [pc, #-1268] @ 379738 │ │ │ │ + bne 3852a8 │ │ │ │ + ldr r2, [pc, #-1268] @ 37975c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1284] @ 37973c │ │ │ │ + ldr r2, [pc, #-1284] @ 379760 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1304] @ 379740 │ │ │ │ - ldr r2, [pc, #-1304] @ 379744 │ │ │ │ + ldr r3, [pc, #-1304] @ 379764 │ │ │ │ + ldr r2, [pc, #-1304] @ 379768 │ │ │ │ and r3, r3, r5, lsr #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r5, r5, r1 │ │ │ │ - ldr r2, [pc, #-1332] @ 379748 │ │ │ │ + ldr r2, [pc, #-1332] @ 37976c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - bne 38414c │ │ │ │ - ldr r2, [pc, #-1360] @ 37974c │ │ │ │ + bne 384170 │ │ │ │ + ldr r2, [pc, #-1360] @ 379770 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1384] @ 379750 │ │ │ │ + ldr r2, [pc, #-1384] @ 379774 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1404] @ 379754 │ │ │ │ + ldr r2, [pc, #-1404] @ 379778 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1432] @ 379758 │ │ │ │ + ldr r2, [pc, #-1432] @ 37977c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 384780 │ │ │ │ + bhi 3847a4 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d904 │ │ │ │ - ldr r3, [pc, #-1468] @ 37975c │ │ │ │ + beq 37d928 │ │ │ │ + ldr r3, [pc, #-1468] @ 379780 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3873fc │ │ │ │ + bhi 387420 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1500] @ 379760 │ │ │ │ + ldr r2, [pc, #-1500] @ 379784 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 384fc0 │ │ │ │ - ldr r3, [pc, #-1528] @ 379764 │ │ │ │ + bhi 384fe4 │ │ │ │ + ldr r3, [pc, #-1528] @ 379788 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 383f70 │ │ │ │ + bhi 383f94 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1560] @ 379768 │ │ │ │ + ldr r2, [pc, #-1560] @ 37978c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385cc8 │ │ │ │ - ldr r2, [pc, #-1588] @ 37976c │ │ │ │ + bne 385cec │ │ │ │ + ldr r2, [pc, #-1588] @ 379790 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1604] @ 379770 │ │ │ │ + ldr r2, [pc, #-1604] @ 379794 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385cb0 │ │ │ │ - ldr r2, [pc, #-1632] @ 379774 │ │ │ │ + bne 385cd4 │ │ │ │ + ldr r2, [pc, #-1632] @ 379798 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1648] @ 379778 │ │ │ │ + ldr r2, [pc, #-1648] @ 37979c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 385c98 │ │ │ │ - ldr r2, [pc, #-1676] @ 37977c │ │ │ │ + bne 385cbc │ │ │ │ + ldr r2, [pc, #-1676] @ 3797a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1692] @ 379780 │ │ │ │ + ldr r2, [pc, #-1692] @ 3797a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 385c80 │ │ │ │ - ldr r2, [pc, #-1720] @ 379784 │ │ │ │ + bne 385ca4 │ │ │ │ + ldr r2, [pc, #-1720] @ 3797a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1736] @ 379788 │ │ │ │ + ldr r2, [pc, #-1736] @ 3797ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 385178 │ │ │ │ - ldr r2, [pc, #-1764] @ 37978c │ │ │ │ + bne 38519c │ │ │ │ + ldr r2, [pc, #-1764] @ 3797b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1780] @ 379790 │ │ │ │ + ldr r2, [pc, #-1780] @ 3797b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 385160 │ │ │ │ - ldr r2, [pc, #-1808] @ 379794 │ │ │ │ + bne 385184 │ │ │ │ + ldr r2, [pc, #-1808] @ 3797b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1824] @ 379798 │ │ │ │ + ldr r2, [pc, #-1824] @ 3797bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 38553c │ │ │ │ - ldr r2, [pc, #-1852] @ 37979c │ │ │ │ + bne 385560 │ │ │ │ + ldr r2, [pc, #-1852] @ 3797c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1868] @ 3797a0 │ │ │ │ + ldr r2, [pc, #-1868] @ 3797c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - beq 378a60 │ │ │ │ - b 378b1c │ │ │ │ - ldr r2, [pc, #-1900] @ 3797a4 │ │ │ │ + beq 378a84 │ │ │ │ + b 378b40 │ │ │ │ + ldr r2, [pc, #-1900] @ 3797c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 385038 │ │ │ │ - ldr r3, [pc, #-1928] @ 3797a8 │ │ │ │ + bhi 38505c │ │ │ │ + ldr r3, [pc, #-1928] @ 3797cc │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 383f70 │ │ │ │ + bhi 383f94 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1960] @ 3797ac │ │ │ │ + ldr r2, [pc, #-1960] @ 3797d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 384ffc │ │ │ │ - ldr r3, [pc, #-1988] @ 3797b0 │ │ │ │ + bhi 385020 │ │ │ │ + ldr r3, [pc, #-1988] @ 3797d4 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 383f70 │ │ │ │ + bhi 383f94 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2020] @ 3797b4 │ │ │ │ + ldr r2, [pc, #-2020] @ 3797d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2040] @ 3797b8 │ │ │ │ + ldr r2, [pc, #-2040] @ 3797dc │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3440 @ 0xd70 │ │ │ │ sub r3, r3, #4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-2096] @ 3797bc │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-2096] @ 3797e0 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 3788d8 │ │ │ │ + bne 3788fc │ │ │ │ cmp r3, #8 │ │ │ │ - beq 382fc4 │ │ │ │ + beq 382fe8 │ │ │ │ cmp r3, #4 │ │ │ │ - bne 378bc8 │ │ │ │ - ldr r2, [pc, #-2124] @ 3797c0 │ │ │ │ + bne 378bec │ │ │ │ + ldr r2, [pc, #-2124] @ 3797e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2144] @ 3797c4 │ │ │ │ + ldr r2, [pc, #-2144] @ 3797e8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2172] @ 3797c8 │ │ │ │ + ldr r2, [pc, #-2172] @ 3797ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2192] @ 3797cc │ │ │ │ + ldr r2, [pc, #-2192] @ 3797f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2220] @ 3797d0 │ │ │ │ + ldr r2, [pc, #-2220] @ 3797f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2240] @ 3797d4 │ │ │ │ + ldr r2, [pc, #-2240] @ 3797f8 │ │ │ │ lsl r3, r5, #21 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #21 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2272] @ 3797d8 │ │ │ │ + ldr r2, [pc, #-2272] @ 3797fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2292] @ 3797dc │ │ │ │ + ldr r2, [pc, #-2292] @ 379800 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2320] @ 3797e0 │ │ │ │ + ldr r2, [pc, #-2320] @ 379804 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2340] @ 3797e4 │ │ │ │ + ldr r2, [pc, #-2340] @ 379808 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2368] @ 3797e8 │ │ │ │ + ldr r2, [pc, #-2368] @ 37980c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385ef0 │ │ │ │ - ldr r2, [pc, #-2396] @ 3797ec │ │ │ │ + bne 385f14 │ │ │ │ + ldr r2, [pc, #-2396] @ 379810 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2412] @ 3797f0 │ │ │ │ + ldr r2, [pc, #-2412] @ 379814 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3829f8 │ │ │ │ + beq 382a1c │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3829dc │ │ │ │ + beq 382a00 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 381a14 │ │ │ │ - ldr r2, [pc, #-2464] @ 3797f4 │ │ │ │ + bne 381a38 │ │ │ │ + ldr r2, [pc, #-2464] @ 379818 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2488] @ 3797f8 │ │ │ │ - ldr r8, [pc, #-2488] @ 3797fc │ │ │ │ + ldr r2, [pc, #-2488] @ 37981c │ │ │ │ + ldr r8, [pc, #-2488] @ 379820 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2536] @ 379800 │ │ │ │ + ldr r2, [pc, #-2536] @ 379824 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2584] @ 379804 │ │ │ │ - ldr r8, [pc, #-2584] @ 379808 │ │ │ │ + ldr r2, [pc, #-2584] @ 379828 │ │ │ │ + ldr r8, [pc, #-2584] @ 37982c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2632] @ 37980c │ │ │ │ + ldr r2, [pc, #-2632] @ 379830 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2680] @ 379810 │ │ │ │ + ldr r2, [pc, #-2680] @ 379834 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 384114 │ │ │ │ - ldr r2, [pc, #-2712] @ 379814 │ │ │ │ + bne 384138 │ │ │ │ + ldr r2, [pc, #-2712] @ 379838 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2728] @ 379818 │ │ │ │ + ldr r2, [pc, #-2728] @ 37983c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2748] @ 37981c │ │ │ │ + ldr r3, [pc, #-2748] @ 379840 │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 387418 │ │ │ │ + bhi 38743c │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2784] @ 379820 │ │ │ │ + ldr r2, [pc, #-2784] @ 379844 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2804] @ 379824 │ │ │ │ + ldr r3, [pc, #-2804] @ 379848 │ │ │ │ and r5, r5, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #10 │ │ │ │ cmp r2, #21 │ │ │ │ - bhi 37a338 │ │ │ │ + bhi 37a35c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2840] @ 379828 │ │ │ │ + ldr r2, [pc, #-2840] @ 37984c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2868] @ 37982c │ │ │ │ + ldr r2, [pc, #-2868] @ 379850 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a48 │ │ │ │ - ldr r2, [pc, #-2876] @ 379830 │ │ │ │ - ldr r8, [pc, #-2876] @ 379834 │ │ │ │ + b 378a6c │ │ │ │ + ldr r2, [pc, #-2876] @ 379854 │ │ │ │ + ldr r8, [pc, #-2876] @ 379858 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2924] @ 379838 │ │ │ │ + ldr r2, [pc, #-2924] @ 37985c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2844] @ 3798a0 │ │ │ │ + ldr r3, [pc, #-2844] @ 3798c4 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2968] @ 37983c │ │ │ │ + ldr r2, [pc, #-2968] @ 379860 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2988] @ 379840 │ │ │ │ + ldr r3, [pc, #-2988] @ 379864 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387518 │ │ │ │ + bhi 38753c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3020] @ 379844 │ │ │ │ - ldr r8, [pc, #-3020] @ 379848 │ │ │ │ + ldr r2, [pc, #-3020] @ 379868 │ │ │ │ + ldr r8, [pc, #-3020] @ 37986c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3068] @ 37984c │ │ │ │ + ldr r2, [pc, #-3068] @ 379870 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3008] @ 3798a0 │ │ │ │ + ldr r3, [pc, #-3008] @ 3798c4 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3112] @ 379850 │ │ │ │ + ldr r2, [pc, #-3112] @ 379874 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3132] @ 379854 │ │ │ │ + ldr r3, [pc, #-3132] @ 379878 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387518 │ │ │ │ + bhi 38753c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3164] @ 379858 │ │ │ │ - ldr r8, [pc, #-3164] @ 37985c │ │ │ │ + ldr r2, [pc, #-3164] @ 37987c │ │ │ │ + ldr r8, [pc, #-3164] @ 379880 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3212] @ 379860 │ │ │ │ + ldr r2, [pc, #-3212] @ 379884 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3172] @ 3798a0 │ │ │ │ + ldr r3, [pc, #-3172] @ 3798c4 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3256] @ 379864 │ │ │ │ + ldr r2, [pc, #-3256] @ 379888 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3276] @ 379868 │ │ │ │ + ldr r3, [pc, #-3276] @ 37988c │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387518 │ │ │ │ + bhi 38753c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3308] @ 37986c │ │ │ │ - ldr r8, [pc, #-3308] @ 379870 │ │ │ │ + ldr r2, [pc, #-3308] @ 379890 │ │ │ │ + ldr r8, [pc, #-3308] @ 379894 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3356] @ 379874 │ │ │ │ + ldr r2, [pc, #-3356] @ 379898 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3336] @ 3798a0 │ │ │ │ + ldr r3, [pc, #-3336] @ 3798c4 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3400] @ 379878 │ │ │ │ + ldr r2, [pc, #-3400] @ 37989c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3420] @ 37987c │ │ │ │ + ldr r3, [pc, #-3420] @ 3798a0 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387518 │ │ │ │ + bhi 38753c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3452] @ 379880 │ │ │ │ - ldr r8, [pc, #-3452] @ 379884 │ │ │ │ + ldr r2, [pc, #-3452] @ 3798a4 │ │ │ │ + ldr r8, [pc, #-3452] @ 3798a8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3500] @ 379888 │ │ │ │ + ldr r2, [pc, #-3500] @ 3798ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3500] @ 3798a0 │ │ │ │ + ldr r3, [pc, #-3500] @ 3798c4 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3544] @ 37988c │ │ │ │ + ldr r2, [pc, #-3544] @ 3798b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3564] @ 379890 │ │ │ │ + ldr r3, [pc, #-3564] @ 3798b4 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387518 │ │ │ │ + bhi 38753c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3596] @ 379894 │ │ │ │ - ldr r8, [pc, #-3596] @ 379898 │ │ │ │ + ldr r2, [pc, #-3596] @ 3798b8 │ │ │ │ + ldr r8, [pc, #-3596] @ 3798bc │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3644] @ 37989c │ │ │ │ + ldr r2, [pc, #-3644] @ 3798c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3664] @ 3798a0 │ │ │ │ + ldr r3, [pc, #-3664] @ 3798c4 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3684] @ 3798a4 │ │ │ │ + ldr r2, [pc, #-3684] @ 3798c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3704] @ 3798a8 │ │ │ │ + ldr r3, [pc, #-3704] @ 3798cc │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387518 │ │ │ │ + bhi 38753c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3736] @ 3798ac │ │ │ │ + ldr r2, [pc, #-3736] @ 3798d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3756] @ 3798b0 │ │ │ │ + ldr r2, [pc, #-3756] @ 3798d4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3784] @ 3798b4 │ │ │ │ + ldr r2, [pc, #-3784] @ 3798d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3863d4 │ │ │ │ + beq 3863f8 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3863b8 │ │ │ │ + beq 3863dc │ │ │ │ cmp r5, #0 │ │ │ │ - bne 381a14 │ │ │ │ - ldr r2, [pc, #-3832] @ 3798b8 │ │ │ │ + bne 381a38 │ │ │ │ + ldr r2, [pc, #-3832] @ 3798dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3856] @ 3798bc │ │ │ │ + ldr r2, [pc, #-3856] @ 3798e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 386024 │ │ │ │ + beq 386048 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 386008 │ │ │ │ + beq 38602c │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3863f0 │ │ │ │ - ldr r2, [pc, #-3904] @ 3798c0 │ │ │ │ + bne 386414 │ │ │ │ + ldr r2, [pc, #-3904] @ 3798e4 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3928] @ 3798c4 │ │ │ │ + ldr r2, [pc, #-3928] @ 3798e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3944] @ 3798c8 │ │ │ │ + ldr r3, [pc, #-3944] @ 3798ec │ │ │ │ and r8, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3876ac │ │ │ │ + bhi 3876d0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3980] @ 3798cc │ │ │ │ + ldr r2, [pc, #-3980] @ 3798f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385a34 │ │ │ │ - ldr r2, [pc, #-4004] @ 3798d0 │ │ │ │ + bne 385a58 │ │ │ │ + ldr r2, [pc, #-4004] @ 3798f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4020] @ 3798d4 │ │ │ │ + ldr r2, [pc, #-4020] @ 3798f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 385a1c │ │ │ │ - ldr r2, [pc, #-4048] @ 3798d8 │ │ │ │ + bne 385a40 │ │ │ │ + ldr r2, [pc, #-4048] @ 3798fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4064] @ 3798dc │ │ │ │ + ldr r2, [pc, #-4064] @ 379900 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 385a04 │ │ │ │ - ldr r2, [pc, #-4092] @ 3798e0 │ │ │ │ + bne 385a28 │ │ │ │ + ldr r2, [pc, #-4092] @ 379904 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4044] @ 37b8bc │ │ │ │ + ldr r2, [pc, #4044] @ 37b8e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3859ec │ │ │ │ - ldr r2, [pc, #4016] @ 37b8c0 │ │ │ │ + bne 385a10 │ │ │ │ + ldr r2, [pc, #4016] @ 37b8e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4000] @ 37b8c4 │ │ │ │ + ldr r2, [pc, #4000] @ 37b8e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3855e8 │ │ │ │ - ldr r2, [pc, #3972] @ 37b8c8 │ │ │ │ + bne 38560c │ │ │ │ + ldr r2, [pc, #3972] @ 37b8ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3956] @ 37b8cc │ │ │ │ + ldr r2, [pc, #3956] @ 37b8f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3855d0 │ │ │ │ - ldr r2, [pc, #3928] @ 37b8d0 │ │ │ │ + bne 3855f4 │ │ │ │ + ldr r2, [pc, #3928] @ 37b8f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3912] @ 37b8d4 │ │ │ │ + ldr r2, [pc, #3912] @ 37b8f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3855b8 │ │ │ │ - ldr r2, [pc, #3884] @ 37b8d8 │ │ │ │ + bne 3855dc │ │ │ │ + ldr r2, [pc, #3884] @ 37b8fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3868] @ 37b8dc │ │ │ │ + ldr r2, [pc, #3868] @ 37b900 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - beq 378a60 │ │ │ │ - b 378b1c │ │ │ │ - ldr r2, [pc, #3836] @ 37b8e0 │ │ │ │ + beq 378a84 │ │ │ │ + b 378b40 │ │ │ │ + ldr r2, [pc, #3836] @ 37b904 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a48 │ │ │ │ - ldr r2, [pc, #3828] @ 37b8e4 │ │ │ │ + b 378a6c │ │ │ │ + ldr r2, [pc, #3828] @ 37b908 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #3 │ │ │ │ - beq 38529c │ │ │ │ - ldr r2, [pc, #3800] @ 37b8e8 │ │ │ │ + beq 3852c0 │ │ │ │ + ldr r2, [pc, #3800] @ 37b90c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3772] @ 37b8ec │ │ │ │ + ldr r2, [pc, #3772] @ 37b910 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385db8 │ │ │ │ - ldr r2, [pc, #3748] @ 37b8f0 │ │ │ │ + bne 385ddc │ │ │ │ + ldr r2, [pc, #3748] @ 37b914 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3732] @ 37b8f4 │ │ │ │ + ldr r2, [pc, #3732] @ 37b918 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 37acf8 │ │ │ │ - ldr r2, [pc, #3704] @ 37b8f8 │ │ │ │ + bne 37ad1c │ │ │ │ + ldr r2, [pc, #3704] @ 37b91c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3680] @ 37b8fc │ │ │ │ + ldr r2, [pc, #3680] @ 37b920 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3664] @ 37b900 │ │ │ │ + ldr r3, [pc, #3664] @ 37b924 │ │ │ │ and r8, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 387600 │ │ │ │ + bhi 387624 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3628] @ 37b904 │ │ │ │ + ldr r2, [pc, #3628] @ 37b928 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 386168 │ │ │ │ + beq 38618c │ │ │ │ cmp r8, #2 │ │ │ │ - beq 386150 │ │ │ │ + beq 386174 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 386134 │ │ │ │ - ldr r2, [pc, #3584] @ 37b908 │ │ │ │ + bne 386158 │ │ │ │ + ldr r2, [pc, #3584] @ 37b92c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3568] @ 37b90c │ │ │ │ + ldr r2, [pc, #3568] @ 37b930 │ │ │ │ lsr r8, r5, #4 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 38611c │ │ │ │ + beq 386140 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 386104 │ │ │ │ + beq 386128 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3860e8 │ │ │ │ - ldr r2, [pc, #3516] @ 37b910 │ │ │ │ + bne 38610c │ │ │ │ + ldr r2, [pc, #3516] @ 37b934 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3500] @ 37b914 │ │ │ │ + ldr r2, [pc, #3500] @ 37b938 │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3860cc │ │ │ │ + beq 3860f0 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3860b0 │ │ │ │ + beq 3860d4 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 37db0c │ │ │ │ - ldr r2, [pc, #3448] @ 37b918 │ │ │ │ + beq 37db30 │ │ │ │ + ldr r2, [pc, #3448] @ 37b93c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3424] @ 37b91c │ │ │ │ + ldr r2, [pc, #3424] @ 37b940 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3408] @ 37b920 │ │ │ │ + ldr r2, [pc, #3408] @ 37b944 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3376] @ 37b924 │ │ │ │ + ldr r2, [pc, #3376] @ 37b948 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3360] @ 37b928 │ │ │ │ + ldr r2, [pc, #3360] @ 37b94c │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3328] @ 37b92c │ │ │ │ - ldr r8, [pc, #3328] @ 37b930 │ │ │ │ + ldr r2, [pc, #3328] @ 37b950 │ │ │ │ + ldr r8, [pc, #3328] @ 37b954 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ add r8, pc, r8 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3288] @ 37b934 │ │ │ │ + ldr r2, [pc, #3288] @ 37b958 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3244] @ 37b938 │ │ │ │ + ldr r2, [pc, #3244] @ 37b95c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1073741824 @ 0x40000000 │ │ │ │ - bne 385da0 │ │ │ │ - ldr r2, [pc, #3216] @ 37b93c │ │ │ │ + bne 385dc4 │ │ │ │ + ldr r2, [pc, #3216] @ 37b960 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3200] @ 37b940 │ │ │ │ + ldr r2, [pc, #3200] @ 37b964 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - bge 378a60 │ │ │ │ - b 378b1c │ │ │ │ - ldr r2, [pc, #3168] @ 37b944 │ │ │ │ + bge 378a84 │ │ │ │ + b 378b40 │ │ │ │ + ldr r2, [pc, #3168] @ 37b968 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - beq 37aa78 │ │ │ │ - ldr r2, [pc, #3144] @ 37b948 │ │ │ │ + beq 37aa9c │ │ │ │ + ldr r2, [pc, #3144] @ 37b96c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3120] @ 37b94c │ │ │ │ + ldr r2, [pc, #3120] @ 37b970 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385dd0 │ │ │ │ - ldr r2, [pc, #3096] @ 37b950 │ │ │ │ + bne 385df4 │ │ │ │ + ldr r2, [pc, #3096] @ 37b974 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3080] @ 37b954 │ │ │ │ + ldr r2, [pc, #3080] @ 37b978 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3060] @ 37b958 │ │ │ │ + ldr r2, [pc, #3060] @ 37b97c │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3028] @ 37b95c │ │ │ │ + ldr r2, [pc, #3028] @ 37b980 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 384130 │ │ │ │ - ldr r2, [pc, #3000] @ 37b960 │ │ │ │ + bne 384154 │ │ │ │ + ldr r2, [pc, #3000] @ 37b984 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2984] @ 37b964 │ │ │ │ + ldr r2, [pc, #2984] @ 37b988 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2964] @ 37b968 │ │ │ │ + ldr r3, [pc, #2964] @ 37b98c │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 387638 │ │ │ │ + bhi 38765c │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #2904] @ 37b96c │ │ │ │ + ldr r2, [pc, #2904] @ 37b990 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 378cf8 │ │ │ │ - ldr r2, [pc, #2892] @ 37b970 │ │ │ │ + bne 378d1c │ │ │ │ + ldr r2, [pc, #2892] @ 37b994 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 378bc8 │ │ │ │ - ldr r2, [pc, #2880] @ 37b974 │ │ │ │ + beq 378bec │ │ │ │ + ldr r2, [pc, #2880] @ 37b998 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2860] @ 37b978 │ │ │ │ + ldr r2, [pc, #2860] @ 37b99c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2832] @ 37b97c │ │ │ │ + ldr r2, [pc, #2832] @ 37b9a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2812] @ 37b980 │ │ │ │ + ldr r2, [pc, #2812] @ 37b9a4 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2780] @ 37b984 │ │ │ │ + ldr r2, [pc, #2780] @ 37b9a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2760] @ 37b988 │ │ │ │ + ldr r2, [pc, #2760] @ 37b9ac │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2728] @ 37b98c │ │ │ │ + ldr r2, [pc, #2728] @ 37b9b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2712] @ 37b990 │ │ │ │ + ldr r2, [pc, #2712] @ 37b9b4 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2680] @ 37b994 │ │ │ │ + ldr r2, [pc, #2680] @ 37b9b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385490 │ │ │ │ - ldr r2, [pc, #2656] @ 37b998 │ │ │ │ + bne 3854b4 │ │ │ │ + ldr r2, [pc, #2656] @ 37b9bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2640] @ 37b99c │ │ │ │ + ldr r2, [pc, #2640] @ 37b9c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - beq 37aa78 │ │ │ │ - b 37acf8 │ │ │ │ - ldr r2, [pc, #2608] @ 37b9a0 │ │ │ │ + beq 37aa9c │ │ │ │ + b 37ad1c │ │ │ │ + ldr r2, [pc, #2608] @ 37b9c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2588] @ 37b9a4 │ │ │ │ + ldr r2, [pc, #2588] @ 37b9c8 │ │ │ │ lsl r3, r5, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #20 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2556] @ 37b9a8 │ │ │ │ + ldr r2, [pc, #2556] @ 37b9cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385eb8 │ │ │ │ - ldr r2, [pc, #2532] @ 37b9ac │ │ │ │ + bne 385edc │ │ │ │ + ldr r2, [pc, #2532] @ 37b9d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2508] @ 37b9b0 │ │ │ │ + ldr r2, [pc, #2508] @ 37b9d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3854a8 │ │ │ │ + beq 3854cc │ │ │ │ cmp r5, #1 │ │ │ │ - bne 37d904 │ │ │ │ - ldr r2, [pc, #2476] @ 37b9b4 │ │ │ │ + bne 37d928 │ │ │ │ + ldr r2, [pc, #2476] @ 37b9d8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2452] @ 37b9b8 │ │ │ │ + ldr r2, [pc, #2452] @ 37b9dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 384648 │ │ │ │ + bhi 38466c │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d904 │ │ │ │ - ldr r3, [pc, #2416] @ 37b9bc │ │ │ │ + beq 37d928 │ │ │ │ + ldr r3, [pc, #2416] @ 37b9e0 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3873fc │ │ │ │ + bhi 387420 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2384] @ 37b9c0 │ │ │ │ - ldr r8, [pc, #2384] @ 37b9c4 │ │ │ │ + ldr r2, [pc, #2384] @ 37b9e4 │ │ │ │ + ldr r8, [pc, #2384] @ 37b9e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2340] @ 37b9c8 │ │ │ │ + ldr r2, [pc, #2340] @ 37b9ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2292] @ 37b9cc │ │ │ │ + ldr r2, [pc, #2292] @ 37b9f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385e80 │ │ │ │ - ldr r2, [pc, #2268] @ 37b9d0 │ │ │ │ + bne 385ea4 │ │ │ │ + ldr r2, [pc, #2268] @ 37b9f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2244] @ 37b9d4 │ │ │ │ - ldr r8, [pc, #2244] @ 37b9d8 │ │ │ │ + ldr r2, [pc, #2244] @ 37b9f8 │ │ │ │ + ldr r8, [pc, #2244] @ 37b9fc │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2204] @ 37b9dc │ │ │ │ + ldr r2, [pc, #2204] @ 37ba00 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2816] @ 37bc58 │ │ │ │ + ldr r3, [pc, #2816] @ 37bc7c │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2152] @ 37b9e0 │ │ │ │ + ldr r2, [pc, #2152] @ 37ba04 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2136] @ 37b9e4 │ │ │ │ + ldr r2, [pc, #2136] @ 37ba08 │ │ │ │ bic r3, r5, #-2147483648 @ 0x80000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2116] @ 37b9e8 │ │ │ │ + ldr r2, [pc, #2116] @ 37ba0c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37acc4 │ │ │ │ - ldr r2, [pc, #2104] @ 37b9ec │ │ │ │ + b 37ace8 │ │ │ │ + ldr r2, [pc, #2104] @ 37ba10 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2088] @ 37b9f0 │ │ │ │ + ldr r3, [pc, #2088] @ 37ba14 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #11 │ │ │ │ - bhi 37e4e8 │ │ │ │ + bhi 37e50c │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2056] @ 37b9f4 │ │ │ │ + ldr r2, [pc, #2056] @ 37ba18 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378ff4 │ │ │ │ - ldr r2, [pc, #2044] @ 37b9f8 │ │ │ │ + b 379018 │ │ │ │ + ldr r2, [pc, #2044] @ 37ba1c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 386094 │ │ │ │ + beq 3860b8 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 386078 │ │ │ │ + beq 38609c │ │ │ │ cmp r5, #0 │ │ │ │ - bne 37d904 │ │ │ │ - ldr r2, [pc, #2004] @ 37b9fc │ │ │ │ + bne 37d928 │ │ │ │ + ldr r2, [pc, #2004] @ 37ba20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1980] @ 37ba00 │ │ │ │ + ldr r2, [pc, #1980] @ 37ba24 │ │ │ │ lsr r5, r5, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 38605c │ │ │ │ + beq 386080 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 386040 │ │ │ │ + beq 386064 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 386200 │ │ │ │ - ldr r2, [pc, #1932] @ 37ba04 │ │ │ │ + beq 386224 │ │ │ │ + ldr r2, [pc, #1932] @ 37ba28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1908] @ 37ba08 │ │ │ │ + ldr r2, [pc, #1908] @ 37ba2c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3863a0 │ │ │ │ + beq 3863c4 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 386388 │ │ │ │ + beq 3863ac │ │ │ │ cmp r8, #0 │ │ │ │ - bne 38636c │ │ │ │ - ldr r2, [pc, #1864] @ 37ba0c │ │ │ │ + bne 386390 │ │ │ │ + ldr r2, [pc, #1864] @ 37ba30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1848] @ 37ba10 │ │ │ │ + ldr r2, [pc, #1848] @ 37ba34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 385748 │ │ │ │ - ldr r2, [pc, #1820] @ 37ba14 │ │ │ │ + bne 38576c │ │ │ │ + ldr r2, [pc, #1820] @ 37ba38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1804] @ 37ba18 │ │ │ │ + ldr r2, [pc, #1804] @ 37ba3c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 385730 │ │ │ │ - ldr r2, [pc, #1776] @ 37ba1c │ │ │ │ + bne 385754 │ │ │ │ + ldr r2, [pc, #1776] @ 37ba40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1760] @ 37ba20 │ │ │ │ + ldr r2, [pc, #1760] @ 37ba44 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385718 │ │ │ │ - ldr r2, [pc, #1732] @ 37ba24 │ │ │ │ + bne 38573c │ │ │ │ + ldr r2, [pc, #1732] @ 37ba48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1716] @ 37ba28 │ │ │ │ + ldr r2, [pc, #1716] @ 37ba4c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 385700 │ │ │ │ - ldr r2, [pc, #1688] @ 37ba2c │ │ │ │ + bne 385724 │ │ │ │ + ldr r2, [pc, #1688] @ 37ba50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1672] @ 37ba30 │ │ │ │ + ldr r2, [pc, #1672] @ 37ba54 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3856e8 │ │ │ │ - ldr r2, [pc, #1644] @ 37ba34 │ │ │ │ + bne 38570c │ │ │ │ + ldr r2, [pc, #1644] @ 37ba58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1628] @ 37ba38 │ │ │ │ + ldr r2, [pc, #1628] @ 37ba5c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 3856d0 │ │ │ │ - ldr r2, [pc, #1600] @ 37ba3c │ │ │ │ + bne 3856f4 │ │ │ │ + ldr r2, [pc, #1600] @ 37ba60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1584] @ 37ba40 │ │ │ │ + ldr r2, [pc, #1584] @ 37ba64 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3856b8 │ │ │ │ - ldr r2, [pc, #1556] @ 37ba44 │ │ │ │ + bne 3856dc │ │ │ │ + ldr r2, [pc, #1556] @ 37ba68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1540] @ 37ba48 │ │ │ │ + ldr r2, [pc, #1540] @ 37ba6c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 3856a0 │ │ │ │ - ldr r2, [pc, #1512] @ 37ba4c │ │ │ │ + bne 3856c4 │ │ │ │ + ldr r2, [pc, #1512] @ 37ba70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1496] @ 37ba50 │ │ │ │ + ldr r2, [pc, #1496] @ 37ba74 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 385688 │ │ │ │ - ldr r2, [pc, #1468] @ 37ba54 │ │ │ │ + bne 3856ac │ │ │ │ + ldr r2, [pc, #1468] @ 37ba78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1452] @ 37ba58 │ │ │ │ + ldr r2, [pc, #1452] @ 37ba7c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2048 @ 0x800 │ │ │ │ - bne 3853fc │ │ │ │ - ldr r2, [pc, #1424] @ 37ba5c │ │ │ │ + bne 385420 │ │ │ │ + ldr r2, [pc, #1424] @ 37ba80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1408] @ 37ba60 │ │ │ │ + ldr r2, [pc, #1408] @ 37ba84 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3853e0 │ │ │ │ - ldr r2, [pc, #1380] @ 37ba64 │ │ │ │ + bne 385404 │ │ │ │ + ldr r2, [pc, #1380] @ 37ba88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1356] @ 37ba68 │ │ │ │ + ldr r2, [pc, #1356] @ 37ba8c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1340] @ 37ba6c │ │ │ │ + ldr r2, [pc, #1340] @ 37ba90 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1316] @ 37ba70 │ │ │ │ + ldr r2, [pc, #1316] @ 37ba94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 385ed4 │ │ │ │ - ldr r2, [pc, #1288] @ 37ba74 │ │ │ │ + bne 385ef8 │ │ │ │ + ldr r2, [pc, #1288] @ 37ba98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1264] @ 37ba78 │ │ │ │ + ldr r2, [pc, #1264] @ 37ba9c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 386238 │ │ │ │ + beq 38625c │ │ │ │ cmp r5, #3 │ │ │ │ - beq 38621c │ │ │ │ + beq 386240 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 386254 │ │ │ │ - ldr r2, [pc, #1220] @ 37ba7c │ │ │ │ + beq 386278 │ │ │ │ + ldr r2, [pc, #1220] @ 37baa0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1196] @ 37ba80 │ │ │ │ + ldr r2, [pc, #1196] @ 37baa4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3857a8 │ │ │ │ - ldr r2, [pc, #1172] @ 37ba84 │ │ │ │ + bne 3857cc │ │ │ │ + ldr r2, [pc, #1172] @ 37baa8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1156] @ 37ba88 │ │ │ │ + ldr r2, [pc, #1156] @ 37baac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 385790 │ │ │ │ - ldr r2, [pc, #1128] @ 37ba8c │ │ │ │ + bne 3857b4 │ │ │ │ + ldr r2, [pc, #1128] @ 37bab0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1112] @ 37ba90 │ │ │ │ + ldr r2, [pc, #1112] @ 37bab4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 385778 │ │ │ │ - ldr r2, [pc, #1084] @ 37ba94 │ │ │ │ + bne 38579c │ │ │ │ + ldr r2, [pc, #1084] @ 37bab8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1068] @ 37ba98 │ │ │ │ + ldr r2, [pc, #1068] @ 37babc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 385760 │ │ │ │ - ldr r2, [pc, #1040] @ 37ba9c │ │ │ │ + bne 385784 │ │ │ │ + ldr r2, [pc, #1040] @ 37bac0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1024] @ 37baa0 │ │ │ │ + ldr r2, [pc, #1024] @ 37bac4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385254 │ │ │ │ - ldr r2, [pc, #996] @ 37baa4 │ │ │ │ + bne 385278 │ │ │ │ + ldr r2, [pc, #996] @ 37bac8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #980] @ 37baa8 │ │ │ │ + ldr r2, [pc, #980] @ 37bacc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 385238 │ │ │ │ - ldr r2, [pc, #952] @ 37baac │ │ │ │ + bne 38525c │ │ │ │ + ldr r2, [pc, #952] @ 37bad0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #928] @ 37bab0 │ │ │ │ + ldr r2, [pc, #928] @ 37bad4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 384e24 │ │ │ │ - ldr r3, [pc, #904] @ 37bab4 │ │ │ │ + bhi 384e48 │ │ │ │ + ldr r3, [pc, #904] @ 37bad8 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 383f70 │ │ │ │ + bhi 383f94 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #872] @ 37bab8 │ │ │ │ + ldr r2, [pc, #872] @ 37badc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 384e5c │ │ │ │ - ldr r3, [pc, #848] @ 37babc │ │ │ │ + bhi 384e80 │ │ │ │ + ldr r3, [pc, #848] @ 37bae0 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 383f70 │ │ │ │ + bhi 383f94 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #816] @ 37bac0 │ │ │ │ + ldr r2, [pc, #816] @ 37bae4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #800] @ 37bac4 │ │ │ │ + ldr r2, [pc, #800] @ 37bae8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #772] @ 37bac8 │ │ │ │ + ldr r2, [pc, #772] @ 37baec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #756] @ 37bacc │ │ │ │ + ldr r2, [pc, #756] @ 37baf0 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #724] @ 37bad0 │ │ │ │ + ldr r2, [pc, #724] @ 37baf4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #708] @ 37bad4 │ │ │ │ + ldr r2, [pc, #708] @ 37baf8 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #15728640 @ 0xf00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #676] @ 37bad8 │ │ │ │ + ldr r2, [pc, #676] @ 37bafc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385380 │ │ │ │ - ldr r2, [pc, #652] @ 37badc │ │ │ │ + bne 3853a4 │ │ │ │ + ldr r2, [pc, #652] @ 37bb00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #636] @ 37bae0 │ │ │ │ + ldr r2, [pc, #636] @ 37bb04 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37aa60 │ │ │ │ - ldr r2, [pc, #628] @ 37bae4 │ │ │ │ + b 37aa84 │ │ │ │ + ldr r2, [pc, #628] @ 37bb08 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385880 │ │ │ │ - ldr r2, [pc, #604] @ 37bae8 │ │ │ │ + bne 3858a4 │ │ │ │ + ldr r2, [pc, #604] @ 37bb0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #588] @ 37baec │ │ │ │ + ldr r2, [pc, #588] @ 37bb10 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - beq 378a60 │ │ │ │ - b 378b1c │ │ │ │ - addseq r4, pc, r8, lsr r4 @ │ │ │ │ - addseq ip, sp, r8, lsr #12 │ │ │ │ - addseq r4, pc, r4, lsl r4 @ │ │ │ │ - @ instruction: 0x009dc5f4 │ │ │ │ - @ instruction: 0x009f43f0 │ │ │ │ - addseq ip, sp, r0, asr #11 │ │ │ │ - addseq r4, pc, ip, asr #7 │ │ │ │ - addseq ip, sp, ip, lsl #11 │ │ │ │ - addseq r4, pc, ip, lsr #7 │ │ │ │ - @ instruction: 0x009f42f0 │ │ │ │ - @ instruction: 0x009f42b0 │ │ │ │ - addseq r9, ip, r0, lsl r7 │ │ │ │ - addseq ip, sp, r8, lsr r9 │ │ │ │ - addseq ip, sp, ip, ror #9 │ │ │ │ - addseq r4, pc, r0, lsr #4 │ │ │ │ - addseq r3, lr, r0, lsr #14 │ │ │ │ - @ instruction: 0x009f42dc │ │ │ │ - adcseq r0, r0, ip, lsl #28 │ │ │ │ - addseq r4, pc, r8, lsl #6 │ │ │ │ + beq 378a84 │ │ │ │ + b 378b40 │ │ │ │ + addseq r4, pc, r4, lsr r4 @ │ │ │ │ + addseq ip, sp, r4, lsr #12 │ │ │ │ + addseq r4, pc, r0, lsl r4 @ │ │ │ │ + @ instruction: 0x009dc5f0 │ │ │ │ + addseq r4, pc, ip, ror #7 │ │ │ │ + @ instruction: 0x009dc5bc │ │ │ │ + addseq r4, pc, r8, asr #7 │ │ │ │ + addseq ip, sp, r8, lsl #11 │ │ │ │ + addseq r4, pc, r8, lsr #7 │ │ │ │ addseq r4, pc, ip, ror #5 │ │ │ │ - @ instruction: 0x009f42f0 │ │ │ │ - @ instruction: 0x009f42d0 │ │ │ │ + addseq r4, pc, ip, lsr #5 │ │ │ │ + addseq r9, ip, ip, lsl #14 │ │ │ │ + addseq ip, sp, r4, lsr r9 │ │ │ │ + addseq ip, sp, r8, ror #9 │ │ │ │ + addseq r4, pc, ip, lsl r2 @ │ │ │ │ + addseq r3, lr, ip, lsl r7 │ │ │ │ + @ instruction: 0x009f42d8 │ │ │ │ + adcseq r0, r0, r8, lsl #28 │ │ │ │ + addseq r4, pc, r4, lsl #6 │ │ │ │ + addseq r4, pc, r8, ror #5 │ │ │ │ addseq r4, pc, ip, ror #5 │ │ │ │ - addseq ip, sp, ip, lsl sl │ │ │ │ - addseq r4, pc, r8, ror r0 @ │ │ │ │ - addseq r4, pc, ip, lsr #15 │ │ │ │ - addseq r4, pc, ip, lsr #32 │ │ │ │ - addseq r4, pc, r4, ror r7 @ │ │ │ │ - umullseq r3, pc, r4, pc @ │ │ │ │ - addseq r4, pc, r4, asr #14 │ │ │ │ - addseq r3, pc, r0, lsl #31 │ │ │ │ - addseq r3, pc, ip, ror #30 │ │ │ │ - addseq ip, sp, ip, lsl #5 │ │ │ │ - addseq r3, pc, r0, asr pc @ │ │ │ │ - addseq ip, sp, r4, ror r1 │ │ │ │ - umullseq r3, lr, r8, r4 │ │ │ │ - umullseq ip, sp, r8, r1 │ │ │ │ - addseq r3, pc, r8, lsl pc @ │ │ │ │ - addseq r3, pc, r4, lsr #30 │ │ │ │ - addseq r4, pc, r8, lsl r6 @ │ │ │ │ - @ instruction: 0x009f3ebc │ │ │ │ - addseq ip, sp, r4, lsr #8 │ │ │ │ - addseq ip, sp, r0, lsl #8 │ │ │ │ - @ instruction: 0x00b00af4 │ │ │ │ + addseq r4, pc, ip, asr #5 │ │ │ │ + addseq r4, pc, r8, ror #5 │ │ │ │ + addseq ip, sp, r8, lsl sl │ │ │ │ + addseq r4, pc, r4, ror r0 @ │ │ │ │ + addseq r4, pc, r8, lsr #15 │ │ │ │ + addseq r4, pc, r8, lsr #32 │ │ │ │ + addseq r4, pc, r0, ror r7 @ │ │ │ │ + umullseq r3, pc, r0, pc @ │ │ │ │ + addseq r4, pc, r0, asr #14 │ │ │ │ + addseq r3, pc, ip, ror pc @ │ │ │ │ + addseq r3, pc, r8, ror #30 │ │ │ │ + addseq ip, sp, r8, lsl #5 │ │ │ │ + addseq r3, pc, ip, asr #30 │ │ │ │ + addseq ip, sp, r0, ror r1 │ │ │ │ + umullseq r3, lr, r4, r4 │ │ │ │ + umullseq ip, sp, r4, r1 │ │ │ │ + addseq r3, pc, r4, lsl pc @ │ │ │ │ + addseq r3, pc, r0, lsr #30 │ │ │ │ + addseq r4, pc, r4, lsl r6 @ │ │ │ │ + @ instruction: 0x009f3eb8 │ │ │ │ + addseq ip, sp, r0, lsr #8 │ │ │ │ + @ instruction: 0x009dc3fc │ │ │ │ + @ instruction: 0x00b00af0 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andseq r1, r0, r0, lsl r0 │ │ │ │ - addseq ip, sp, r8, lsr r6 │ │ │ │ - addseq r4, pc, r0, lsr r5 @ │ │ │ │ - @ instruction: 0x009f3dd8 │ │ │ │ - @ instruction: 0x009f44f8 │ │ │ │ - addseq ip, sp, r4, lsl r3 │ │ │ │ - @ instruction: 0x009f44bc │ │ │ │ - addseq ip, sp, r8, lsr r3 │ │ │ │ - addseq r4, pc, r4, lsl #9 │ │ │ │ - addseq r5, pc, r0, lsl #16 │ │ │ │ - addseq r3, lr, r8, ror #4 │ │ │ │ - addseq r5, pc, r8, ror #15 │ │ │ │ - addseq fp, sp, r8, ror #29 │ │ │ │ - @ instruction: 0x009f43f4 │ │ │ │ + addseq ip, sp, r4, lsr r6 │ │ │ │ + addseq r4, pc, ip, lsr #10 │ │ │ │ + @ instruction: 0x009f3dd4 │ │ │ │ + @ instruction: 0x009f44f4 │ │ │ │ + addseq ip, sp, r0, lsl r3 │ │ │ │ + @ instruction: 0x009f44b8 │ │ │ │ + addseq ip, sp, r4, lsr r3 │ │ │ │ + addseq r4, pc, r0, lsl #9 │ │ │ │ + @ instruction: 0x009f57fc │ │ │ │ + addseq r3, lr, r4, ror #4 │ │ │ │ + addseq r5, pc, r4, ror #15 │ │ │ │ + addseq fp, sp, r4, ror #29 │ │ │ │ + @ instruction: 0x009f43f0 │ │ │ │ + @ instruction: 0x009f5bdc │ │ │ │ + @ instruction: 0x009f5bd4 │ │ │ │ + addseq fp, sp, r0, ror lr │ │ │ │ addseq r5, pc, r0, ror #23 │ │ │ │ - @ instruction: 0x009f5bd8 │ │ │ │ - addseq fp, sp, r4, ror lr │ │ │ │ - addseq r5, pc, r4, ror #23 │ │ │ │ - addseq fp, sp, r4, lsr lr │ │ │ │ - adcseq r0, r0, ip, lsl #17 │ │ │ │ - @ instruction: 0x009f57f4 │ │ │ │ - @ instruction: 0x009f42fc │ │ │ │ - @ instruction: 0x009f57d0 │ │ │ │ - addseq fp, sp, r0, lsl #27 │ │ │ │ - addseq r5, pc, r0, asr r9 @ │ │ │ │ - addseq r5, pc, r4, asr #22 │ │ │ │ - addseq r4, pc, r8, ror #4 │ │ │ │ - addseq r5, pc, ip, lsr #22 │ │ │ │ - addseq r3, lr, r4, lsr r0 │ │ │ │ - @ instruction: 0x009f41f0 │ │ │ │ - @ instruction: 0x009f56b4 │ │ │ │ - addseq r4, pc, r8, ror #21 │ │ │ │ - adcseq r0, r0, lr, lsl r7 │ │ │ │ - @ instruction: 0x009f59d4 │ │ │ │ - addseq r5, pc, r8, lsr sl @ │ │ │ │ - addseq r5, pc, ip, lsl sl @ │ │ │ │ - addseq fp, sp, r0, ror ip │ │ │ │ - addseq r5, pc, ip, ror r9 @ │ │ │ │ - addseq r5, pc, ip, ror #11 │ │ │ │ - addseq r4, pc, r8, lsr #30 │ │ │ │ - addseq ip, sp, r4, lsr #12 │ │ │ │ - addseq r5, pc, r4, lsr #11 │ │ │ │ + addseq fp, sp, r0, lsr lr │ │ │ │ + adcseq r0, r0, r8, lsl #17 │ │ │ │ + @ instruction: 0x009f57f0 │ │ │ │ + @ instruction: 0x009f42f8 │ │ │ │ + addseq r5, pc, ip, asr #15 │ │ │ │ + addseq fp, sp, ip, ror sp │ │ │ │ + addseq r5, pc, ip, asr #18 │ │ │ │ + addseq r5, pc, r0, asr #22 │ │ │ │ + addseq r4, pc, r4, ror #4 │ │ │ │ + addseq r5, pc, r8, lsr #22 │ │ │ │ + addseq r3, lr, r0, lsr r0 │ │ │ │ + addseq r4, pc, ip, ror #3 │ │ │ │ + @ instruction: 0x009f56b0 │ │ │ │ + addseq r4, pc, r4, ror #21 │ │ │ │ + adcseq r0, r0, sl, lsl r7 │ │ │ │ + @ instruction: 0x009f59d0 │ │ │ │ + addseq r5, pc, r4, lsr sl @ │ │ │ │ + addseq r5, pc, r8, lsl sl @ │ │ │ │ + addseq fp, sp, ip, ror #24 │ │ │ │ + addseq r5, pc, r8, ror r9 @ │ │ │ │ + addseq r5, pc, r8, ror #11 │ │ │ │ + addseq r4, pc, r4, lsr #30 │ │ │ │ + addseq ip, sp, r0, lsr #12 │ │ │ │ addseq r5, pc, r0, lsr #11 │ │ │ │ - umullseq r5, pc, r0, r5 @ │ │ │ │ - umullseq r5, pc, r8, r5 @ │ │ │ │ - addseq r5, pc, ip, asr r5 @ │ │ │ │ - addseq r5, pc, r4, ror r5 @ │ │ │ │ + umullseq r5, pc, ip, r5 @ │ │ │ │ + addseq r5, pc, ip, lsl #11 │ │ │ │ + umullseq r5, pc, r4, r5 @ │ │ │ │ + addseq r5, pc, r8, asr r5 @ │ │ │ │ + addseq r5, pc, r0, ror r5 @ │ │ │ │ + addseq r5, pc, r4, lsr #10 │ │ │ │ + addseq r5, pc, ip, asr #10 │ │ │ │ + @ instruction: 0x009f54f0 │ │ │ │ addseq r5, pc, r8, lsr #10 │ │ │ │ - addseq r5, pc, r0, asr r5 @ │ │ │ │ - @ instruction: 0x009f54f4 │ │ │ │ - addseq r5, pc, ip, lsr #10 │ │ │ │ - addseq r5, pc, r0, asr #9 │ │ │ │ - addseq r5, pc, r8, lsl #10 │ │ │ │ - addseq r5, pc, ip, lsl #9 │ │ │ │ - addseq r5, pc, r4, ror #9 │ │ │ │ - addseq r5, pc, r8, asr r4 @ │ │ │ │ - addseq r5, pc, r0, asr #9 │ │ │ │ - addseq r5, pc, r4, lsr #8 │ │ │ │ - umullseq r5, pc, ip, r4 @ │ │ │ │ - @ instruction: 0x009f53f0 │ │ │ │ - addseq r5, pc, r8, ror r4 @ │ │ │ │ - @ instruction: 0x009f53bc │ │ │ │ - addseq fp, sp, ip, lsr r9 │ │ │ │ - addseq r3, pc, ip, asr #28 │ │ │ │ - addseq r4, pc, r8, ror r7 @ │ │ │ │ - addseq r5, pc, ip, lsl r2 @ │ │ │ │ - addseq fp, sp, r0, lsl #18 │ │ │ │ - @ instruction: 0x009f51b0 │ │ │ │ - umullseq r5, pc, r4, r3 @ │ │ │ │ - umullseq r5, pc, r4, r3 @ │ │ │ │ - addseq r5, pc, r0, lsr #7 │ │ │ │ + @ instruction: 0x009f54bc │ │ │ │ + addseq r5, pc, r4, lsl #10 │ │ │ │ + addseq r5, pc, r8, lsl #9 │ │ │ │ + addseq r5, pc, r0, ror #9 │ │ │ │ + addseq r5, pc, r4, asr r4 @ │ │ │ │ + @ instruction: 0x009f54bc │ │ │ │ + addseq r5, pc, r0, lsr #8 │ │ │ │ + umullseq r5, pc, r8, r4 @ │ │ │ │ + addseq r5, pc, ip, ror #7 │ │ │ │ + addseq r5, pc, r4, ror r4 @ │ │ │ │ + @ instruction: 0x009f53b8 │ │ │ │ + addseq fp, sp, r8, lsr r9 │ │ │ │ + addseq r3, pc, r8, asr #28 │ │ │ │ + addseq r4, pc, r4, ror r7 @ │ │ │ │ + addseq r5, pc, r8, lsl r2 @ │ │ │ │ + @ instruction: 0x009db8fc │ │ │ │ + addseq r5, pc, ip, lsr #3 │ │ │ │ + umullseq r5, pc, r0, r3 @ │ │ │ │ + umullseq r5, pc, r0, r3 @ │ │ │ │ umullseq r5, pc, ip, r3 @ │ │ │ │ umullseq r5, pc, r8, r3 @ │ │ │ │ - addseq r5, pc, r8, ror #6 │ │ │ │ - addseq r5, pc, ip, ror r3 @ │ │ │ │ - addseq r5, pc, r4, lsr r3 @ │ │ │ │ - addseq r5, pc, r0, ror #6 │ │ │ │ - addseq r5, pc, r4, asr #5 │ │ │ │ - addseq r5, pc, r0, asr #6 │ │ │ │ - addseq r5, pc, ip, asr #5 │ │ │ │ - addseq fp, sp, r8, asr #14 │ │ │ │ - @ instruction: 0x00b001d2 │ │ │ │ - addseq fp, sp, r8, lsl #14 │ │ │ │ - adcseq r0, r0, r2, lsr #3 │ │ │ │ - addseq r4, pc, ip, asr #31 │ │ │ │ - @ instruction: 0x009f3bd8 │ │ │ │ - addseq r4, pc, r4, lsl #31 │ │ │ │ - addseq r3, pc, r4, lsr #23 │ │ │ │ - addseq r4, pc, ip, asr #30 │ │ │ │ - addseq r3, pc, ip, ror #22 │ │ │ │ - addseq r3, pc, r8, asr #8 │ │ │ │ - addseq r2, lr, r0, asr r9 │ │ │ │ - addseq r5, pc, ip, ror #8 │ │ │ │ - addseq r5, pc, r4, lsl r4 @ │ │ │ │ - addseq r4, pc, r0, ror #18 │ │ │ │ - addseq r5, pc, r8, lsl #8 │ │ │ │ - addseq fp, sp, r4, lsr #2 │ │ │ │ - adceq pc, pc, r6, asr #23 │ │ │ │ - addseq fp, sp, r8, lsr r1 │ │ │ │ - umlaleq pc, pc, ip, fp @ │ │ │ │ - addseq fp, sp, r4, lsr #1 │ │ │ │ - adceq pc, pc, r6, ror #22 │ │ │ │ - addseq r4, pc, r0, asr #26 │ │ │ │ - addseq r3, pc, r4, lsl #11 │ │ │ │ - addseq r4, pc, r8, lsr #26 │ │ │ │ - addseq r4, pc, r4, lsl #26 │ │ │ │ - addseq sl, sp, ip, asr #31 │ │ │ │ - umlaleq pc, pc, r2, sl @ │ │ │ │ - addseq sl, sp, r0, lsl #31 │ │ │ │ - adceq lr, r1, ip, ror #31 │ │ │ │ - addseq fp, sp, r4, asr #8 │ │ │ │ - @ instruction: 0x009daff8 │ │ │ │ - umullseq r4, pc, ip, fp @ │ │ │ │ - addseq r3, pc, r0, lsl r4 @ │ │ │ │ - addseq r2, lr, r8, lsr #4 │ │ │ │ - adceq pc, pc, ip, lsr #19 │ │ │ │ - @ instruction: 0x009f3cbc │ │ │ │ - umullseq r3, pc, ip, r3 @ │ │ │ │ - addseq r3, pc, r8, lsr #18 │ │ │ │ - addseq sl, sp, r8, lsl pc │ │ │ │ - addseq r3, pc, r4, lsl r9 @ │ │ │ │ - addseq r4, pc, r0, lsl #9 │ │ │ │ - @ instruction: 0x009daed8 │ │ │ │ - addseq r4, pc, r4, ror #8 │ │ │ │ - addseq r3, pc, r8, lsr #25 │ │ │ │ - addseq r4, pc, r8, asr #29 │ │ │ │ - addseq r3, pc, ip, ror ip @ │ │ │ │ + umullseq r5, pc, r4, r3 @ │ │ │ │ + addseq r5, pc, r4, ror #6 │ │ │ │ + addseq r5, pc, r8, ror r3 @ │ │ │ │ + addseq r5, pc, r0, lsr r3 @ │ │ │ │ + addseq r5, pc, ip, asr r3 @ │ │ │ │ + addseq r5, pc, r0, asr #5 │ │ │ │ + addseq r5, pc, ip, lsr r3 @ │ │ │ │ + addseq r5, pc, r8, asr #5 │ │ │ │ + addseq fp, sp, r4, asr #14 │ │ │ │ + adcseq r0, r0, lr, asr #3 │ │ │ │ + addseq fp, sp, r4, lsl #14 │ │ │ │ + umlalseq r0, r0, lr, r1 @ │ │ │ │ + addseq r4, pc, r8, asr #31 │ │ │ │ + @ instruction: 0x009f3bd4 │ │ │ │ + addseq r4, pc, r0, lsl #31 │ │ │ │ + addseq r3, pc, r0, lsr #23 │ │ │ │ + addseq r4, pc, r8, asr #30 │ │ │ │ + addseq r3, pc, r8, ror #22 │ │ │ │ + addseq r3, pc, r4, asr #8 │ │ │ │ + addseq r2, lr, ip, asr #18 │ │ │ │ + addseq r5, pc, r8, ror #8 │ │ │ │ + addseq r5, pc, r0, lsl r4 @ │ │ │ │ + addseq r4, pc, ip, asr r9 @ │ │ │ │ + addseq r5, pc, r4, lsl #8 │ │ │ │ + addseq fp, sp, r0, lsr #2 │ │ │ │ + adceq pc, pc, r2, asr #23 │ │ │ │ + addseq fp, sp, r4, lsr r1 │ │ │ │ + umlaleq pc, pc, r8, fp @ │ │ │ │ + addseq fp, sp, r0, lsr #1 │ │ │ │ + adceq pc, pc, r2, ror #22 │ │ │ │ + addseq r4, pc, ip, lsr sp @ │ │ │ │ + addseq r3, pc, r0, lsl #11 │ │ │ │ + addseq r4, pc, r4, lsr #26 │ │ │ │ + addseq r4, pc, r0, lsl #26 │ │ │ │ + addseq sl, sp, r8, asr #31 │ │ │ │ + adceq pc, pc, lr, lsl #21 │ │ │ │ + addseq sl, sp, ip, ror pc │ │ │ │ + adceq lr, r1, r8, ror #31 │ │ │ │ + addseq fp, sp, r0, asr #8 │ │ │ │ + @ instruction: 0x009daff4 │ │ │ │ + umullseq r4, pc, r8, fp @ │ │ │ │ + addseq r3, pc, ip, lsl #8 │ │ │ │ + addseq r2, lr, r4, lsr #4 │ │ │ │ + adceq pc, pc, r8, lsr #19 │ │ │ │ + @ instruction: 0x009f3cb8 │ │ │ │ + umullseq r3, pc, r8, r3 @ │ │ │ │ + addseq r3, pc, r4, lsr #18 │ │ │ │ + addseq sl, sp, r4, lsl pc │ │ │ │ + addseq r3, pc, r0, lsl r9 @ │ │ │ │ + addseq r4, pc, ip, ror r4 @ │ │ │ │ + @ instruction: 0x009daed4 │ │ │ │ + addseq r4, pc, r0, ror #8 │ │ │ │ + addseq r3, pc, r4, lsr #25 │ │ │ │ + addseq r4, pc, r4, asr #29 │ │ │ │ + addseq r3, pc, r8, ror ip @ │ │ │ │ @ instruction: 0x003fffff │ │ │ │ - umullseq r3, pc, r4, r2 @ │ │ │ │ - addseq r4, pc, r0, lsr #7 │ │ │ │ - addseq r3, pc, ip, asr r2 @ │ │ │ │ - addseq r3, pc, r0, lsl #24 │ │ │ │ - @ instruction: 0x009f49bc │ │ │ │ - @ instruction: 0x009dadd0 │ │ │ │ - addseq r4, pc, r8, lsr #19 │ │ │ │ - @ instruction: 0x009dacd0 │ │ │ │ - adceq r4, sl, ip, lsl sl │ │ │ │ - addseq r3, pc, r4, asr ip @ │ │ │ │ - addseq r3, pc, r8, lsr ip @ │ │ │ │ - addseq r2, pc, r0, lsl #18 │ │ │ │ - addseq r3, pc, ip, ror #21 │ │ │ │ - addseq r3, pc, r0, lsr r1 @ │ │ │ │ - @ instruction: 0x009f3ad0 │ │ │ │ - addseq sl, sp, r8, lsr ip │ │ │ │ - @ instruction: 0x009f3ab8 │ │ │ │ - addseq r2, pc, ip, ror #16 │ │ │ │ + umullseq r3, pc, r0, r2 @ │ │ │ │ + umullseq r4, pc, ip, r3 @ │ │ │ │ + addseq r3, pc, r8, asr r2 @ │ │ │ │ + @ instruction: 0x009f3bfc │ │ │ │ + @ instruction: 0x009f49b8 │ │ │ │ + addseq sl, sp, ip, asr #27 │ │ │ │ + addseq r4, pc, r4, lsr #19 │ │ │ │ + addseq sl, sp, ip, asr #25 │ │ │ │ + adceq r4, sl, r8, lsl sl │ │ │ │ + addseq r3, pc, r0, asr ip @ │ │ │ │ + addseq r3, pc, r4, lsr ip @ │ │ │ │ + @ instruction: 0x009f28fc │ │ │ │ + addseq r3, pc, r8, ror #21 │ │ │ │ + addseq r3, pc, ip, lsr #2 │ │ │ │ + addseq r3, pc, ip, asr #21 │ │ │ │ + addseq sl, sp, r4, lsr ip │ │ │ │ @ instruction: 0x009f3ab4 │ │ │ │ - addseq sl, sp, r0, asr ip │ │ │ │ - umullseq r3, pc, r0, sl @ │ │ │ │ - addseq sl, sp, ip, lsl ip │ │ │ │ - addseq r3, pc, r4, lsl r6 @ │ │ │ │ - addseq sl, sp, r8, ror #23 │ │ │ │ - addseq r3, pc, r0, asr #20 │ │ │ │ - @ instruction: 0x009dabb4 │ │ │ │ + addseq r2, pc, r8, ror #16 │ │ │ │ + @ instruction: 0x009f3ab0 │ │ │ │ + addseq sl, sp, ip, asr #24 │ │ │ │ + addseq r3, pc, ip, lsl #21 │ │ │ │ + addseq sl, sp, r8, lsl ip │ │ │ │ + addseq r3, pc, r0, lsl r6 @ │ │ │ │ + addseq sl, sp, r4, ror #23 │ │ │ │ + addseq r3, pc, ip, lsr sl @ │ │ │ │ + @ instruction: 0x009dabb0 │ │ │ │ + addseq r3, pc, r4, lsr #20 │ │ │ │ + addseq r2, pc, r4, asr #31 │ │ │ │ + addseq r3, pc, r8, lsl #20 │ │ │ │ + addseq r3, pc, r4, lsl #21 │ │ │ │ + addseq r2, pc, r4, lsl #31 │ │ │ │ + addseq r3, pc, r8, ror #20 │ │ │ │ + addseq r3, pc, r8, asr #20 │ │ │ │ addseq r3, pc, r8, lsr #20 │ │ │ │ - addseq r2, pc, r8, asr #31 │ │ │ │ - addseq r3, pc, ip, lsl #20 │ │ │ │ - addseq r3, pc, r8, lsl #21 │ │ │ │ - addseq r2, pc, r8, lsl #31 │ │ │ │ - addseq r3, pc, ip, ror #20 │ │ │ │ - addseq r3, pc, ip, asr #20 │ │ │ │ - addseq r3, pc, ip, lsr #20 │ │ │ │ - addseq r1, lr, ip, ror #25 │ │ │ │ - addseq r2, pc, r0, asr #29 │ │ │ │ - addseq r3, pc, r8, lsl #19 │ │ │ │ - addseq r2, pc, r4, lsl #12 │ │ │ │ - addseq sl, sp, r8, lsr #18 │ │ │ │ - addseq r3, pc, r0, lsr #17 │ │ │ │ - addseq sl, sp, ip, ror #19 │ │ │ │ - addseq sl, sp, ip, lsr #19 │ │ │ │ - addseq sl, sp, r0, lsr #19 │ │ │ │ - addseq r3, pc, r8, lsr #15 │ │ │ │ - addseq sl, sp, r4, asr #18 │ │ │ │ - addseq r3, pc, r4, lsl #15 │ │ │ │ - addseq sl, sp, r0, lsl r9 │ │ │ │ - @ instruction: 0x009f4bd4 │ │ │ │ - @ instruction: 0x009da8dc │ │ │ │ - @ instruction: 0x009f4bb0 │ │ │ │ - addseq sl, sp, r8, lsr #17 │ │ │ │ - addseq r4, pc, ip, lsl #23 │ │ │ │ - addseq sl, sp, r4, ror r8 │ │ │ │ - addseq r4, pc, r8, ror #22 │ │ │ │ - addseq sl, sp, r0, asr #16 │ │ │ │ - addseq r4, pc, r0, asr #22 │ │ │ │ - addseq r2, pc, ip, asr ip @ │ │ │ │ - addseq r3, pc, ip, ror r6 @ │ │ │ │ - strdeq pc, [r0], -pc @ │ │ │ │ - @ instruction: 0x009da6dc │ │ │ │ - ldrdeq pc, [pc], lr @ │ │ │ │ - @ instruction: 0x009f44f4 │ │ │ │ - umullseq sl, sp, r4, r6 │ │ │ │ - umlaleq pc, pc, r6, r1 @ │ │ │ │ - addseq r4, pc, r4, ror #14 │ │ │ │ - @ instruction: 0x009da6f4 │ │ │ │ - addseq r4, pc, r4, asr r7 @ │ │ │ │ - addseq r3, pc, r4, lsl #25 │ │ │ │ - addseq r4, pc, ip, lsr r6 @ │ │ │ │ - addseq r3, pc, r0, ror #24 │ │ │ │ - addseq r4, pc, r8, lsl #12 │ │ │ │ - addseq r3, pc, ip, lsr ip @ │ │ │ │ - @ instruction: 0x009f45d4 │ │ │ │ - addseq r3, pc, r8, lsl ip @ │ │ │ │ - addseq r4, pc, r0, lsr #11 │ │ │ │ - @ instruction: 0x009f3bf4 │ │ │ │ - addseq r4, pc, ip, ror #10 │ │ │ │ - @ instruction: 0x009f3bd0 │ │ │ │ - addseq r4, pc, r8, lsr r5 @ │ │ │ │ - addseq r3, pc, ip, lsr #23 │ │ │ │ - addseq r4, pc, r4, lsl #10 │ │ │ │ - addseq r3, pc, r8, lsl #23 │ │ │ │ - @ instruction: 0x009f44d0 │ │ │ │ - addseq sl, sp, ip, asr #8 │ │ │ │ - addseq r1, lr, ip, asr #13 │ │ │ │ - addseq sl, sp, r0, lsl r4 │ │ │ │ - addseq r4, pc, r8, ror #9 │ │ │ │ - addseq sl, sp, r4, lsr lr │ │ │ │ - addseq r4, pc, ip, ror #8 │ │ │ │ - addseq sl, sp, r0, ror #7 │ │ │ │ + addseq r1, lr, r8, ror #25 │ │ │ │ + @ instruction: 0x009f2ebc │ │ │ │ + addseq r3, pc, r4, lsl #19 │ │ │ │ + addseq r2, pc, r0, lsl #12 │ │ │ │ + addseq sl, sp, r4, lsr #18 │ │ │ │ + umullseq r3, pc, ip, r8 @ │ │ │ │ + addseq sl, sp, r8, ror #19 │ │ │ │ + addseq sl, sp, r8, lsr #19 │ │ │ │ + umullseq sl, sp, ip, r9 │ │ │ │ + addseq r3, pc, r4, lsr #15 │ │ │ │ + addseq sl, sp, r0, asr #18 │ │ │ │ + addseq r3, pc, r0, lsl #15 │ │ │ │ + addseq sl, sp, ip, lsl #18 │ │ │ │ + @ instruction: 0x009f4bd0 │ │ │ │ + @ instruction: 0x009da8d8 │ │ │ │ + addseq r4, pc, ip, lsr #23 │ │ │ │ + addseq sl, sp, r4, lsr #17 │ │ │ │ + addseq r4, pc, r8, lsl #23 │ │ │ │ addseq sl, sp, r0, ror r8 │ │ │ │ - addseq r3, pc, r8, asr r2 @ │ │ │ │ - @ instruction: 0x009da3f4 │ │ │ │ - addseq r3, pc, r8, lsr r2 @ │ │ │ │ - @ instruction: 0x009da2f4 │ │ │ │ + addseq r4, pc, r4, ror #22 │ │ │ │ + addseq sl, sp, ip, lsr r8 │ │ │ │ + addseq r4, pc, ip, lsr fp @ │ │ │ │ + addseq r2, pc, r8, asr ip @ │ │ │ │ + addseq r3, pc, r8, ror r6 @ │ │ │ │ + strdeq pc, [r0], -pc @ │ │ │ │ + @ instruction: 0x009da6d8 │ │ │ │ + ldrdeq pc, [pc], sl @ │ │ │ │ + @ instruction: 0x009f44f0 │ │ │ │ + umullseq sl, sp, r0, r6 │ │ │ │ + umlaleq pc, pc, r2, r1 @ │ │ │ │ + addseq r4, pc, r0, ror #14 │ │ │ │ + @ instruction: 0x009da6f0 │ │ │ │ + addseq r4, pc, r0, asr r7 @ │ │ │ │ + addseq r3, pc, r0, lsl #25 │ │ │ │ + addseq r4, pc, r8, lsr r6 @ │ │ │ │ + addseq r3, pc, ip, asr ip @ │ │ │ │ + addseq r4, pc, r4, lsl #12 │ │ │ │ + addseq r3, pc, r8, lsr ip @ │ │ │ │ + @ instruction: 0x009f45d0 │ │ │ │ + addseq r3, pc, r4, lsl ip @ │ │ │ │ + umullseq r4, pc, ip, r5 @ │ │ │ │ + @ instruction: 0x009f3bf0 │ │ │ │ + addseq r4, pc, r8, ror #10 │ │ │ │ + addseq r3, pc, ip, asr #23 │ │ │ │ + addseq r4, pc, r4, lsr r5 @ │ │ │ │ + addseq r3, pc, r8, lsr #23 │ │ │ │ + addseq r4, pc, r0, lsl #10 │ │ │ │ + addseq r3, pc, r4, lsl #23 │ │ │ │ + addseq r4, pc, ip, asr #9 │ │ │ │ + addseq sl, sp, r8, asr #8 │ │ │ │ + addseq r1, lr, r8, asr #13 │ │ │ │ + addseq sl, sp, ip, lsl #8 │ │ │ │ + addseq r4, pc, r4, ror #9 │ │ │ │ + addseq sl, sp, r0, lsr lr │ │ │ │ + addseq r4, pc, r8, ror #8 │ │ │ │ + @ instruction: 0x009da3dc │ │ │ │ + addseq sl, sp, ip, ror #16 │ │ │ │ + addseq r3, pc, r4, asr r2 @ │ │ │ │ + @ instruction: 0x009da3f0 │ │ │ │ + addseq r3, pc, r4, lsr r2 @ │ │ │ │ + @ instruction: 0x009da2f0 │ │ │ │ andeq r0, r0, r5, lsl #8 │ │ │ │ - @ instruction: 0x009f41d0 │ │ │ │ - addseq r4, pc, ip, lsl #4 │ │ │ │ - addseq r4, pc, r8, asr #3 │ │ │ │ - @ instruction: 0x009f41b8 │ │ │ │ - addseq sl, sp, r4, ror #14 │ │ │ │ - addseq sl, sp, r4, lsl r3 │ │ │ │ - addseq r4, pc, ip, lsr #2 │ │ │ │ - addseq r2, pc, ip, lsr #14 │ │ │ │ - addseq r4, pc, r0, ror #2 │ │ │ │ - addseq sl, sp, r4, lsr #5 │ │ │ │ - addseq r4, pc, r8, asr #2 │ │ │ │ - @ instruction: 0x009f41f8 │ │ │ │ - addseq r4, pc, r0, lsr r1 @ │ │ │ │ + addseq r4, pc, ip, asr #3 │ │ │ │ + addseq r4, pc, r8, lsl #4 │ │ │ │ addseq r4, pc, r4, asr #3 │ │ │ │ - addseq r4, pc, r0, lsl r1 @ │ │ │ │ - ldr r2, [pc, #-580] @ 37baf0 │ │ │ │ + @ instruction: 0x009f41b4 │ │ │ │ + addseq sl, sp, r0, ror #14 │ │ │ │ + addseq sl, sp, r0, lsl r3 │ │ │ │ + addseq r4, pc, r8, lsr #2 │ │ │ │ + addseq r2, pc, r8, lsr #14 │ │ │ │ + addseq r4, pc, ip, asr r1 @ │ │ │ │ + addseq sl, sp, r0, lsr #5 │ │ │ │ + addseq r4, pc, r4, asr #2 │ │ │ │ + @ instruction: 0x009f41f4 │ │ │ │ + addseq r4, pc, ip, lsr #2 │ │ │ │ + addseq r4, pc, r0, asr #3 │ │ │ │ + addseq r4, pc, ip, lsl #2 │ │ │ │ + ldr r2, [pc, #-580] @ 37bb14 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 38416c │ │ │ │ + bhi 384190 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d904 │ │ │ │ - ldr r3, [pc, #-612] @ 37baf4 │ │ │ │ + beq 37d928 │ │ │ │ + ldr r3, [pc, #-612] @ 37bb18 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3873fc │ │ │ │ + bhi 387420 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-644] @ 37baf8 │ │ │ │ + ldr r2, [pc, #-644] @ 37bb1c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-660] @ 37bafc │ │ │ │ + ldr r3, [pc, #-660] @ 37bb20 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 387538 │ │ │ │ + bhi 38755c │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-692] @ 37bb00 │ │ │ │ + ldr r2, [pc, #-692] @ 37bb24 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 384d3c │ │ │ │ - ldr r3, [pc, #-716] @ 37bb04 │ │ │ │ + bhi 384d60 │ │ │ │ + ldr r3, [pc, #-716] @ 37bb28 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 383f70 │ │ │ │ + bhi 383f94 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-748] @ 37bb08 │ │ │ │ - ldr r8, [pc, #-748] @ 37bb0c │ │ │ │ + ldr r2, [pc, #-748] @ 37bb2c │ │ │ │ + ldr r8, [pc, #-748] @ 37bb30 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-788] @ 37bb10 │ │ │ │ + ldr r2, [pc, #-788] @ 37bb34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-832] @ 37bb14 │ │ │ │ + ldr r2, [pc, #-832] @ 37bb38 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-884] @ 37bb18 │ │ │ │ + ldr r2, [pc, #-884] @ 37bb3c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 384678 │ │ │ │ + bhi 38469c │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d904 │ │ │ │ - ldr r3, [pc, #-920] @ 37bb1c │ │ │ │ + beq 37d928 │ │ │ │ + ldr r3, [pc, #-920] @ 37bb40 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3873fc │ │ │ │ + bhi 387420 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-952] @ 37bb20 │ │ │ │ + ldr r2, [pc, #-952] @ 37bb44 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 383fa8 │ │ │ │ + beq 383fcc │ │ │ │ cmp r5, #3 │ │ │ │ - beq 37cdd8 │ │ │ │ + beq 37cdfc │ │ │ │ cmp r5, #1 │ │ │ │ - bne 37d904 │ │ │ │ - ldr r2, [pc, #-996] @ 37bb24 │ │ │ │ + bne 37d928 │ │ │ │ + ldr r2, [pc, #-996] @ 37bb48 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1020] @ 37bb28 │ │ │ │ + ldr r2, [pc, #-1020] @ 37bb4c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385524 │ │ │ │ - ldr r2, [pc, #-1044] @ 37bb2c │ │ │ │ + bne 385548 │ │ │ │ + ldr r2, [pc, #-1044] @ 37bb50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1060] @ 37bb30 │ │ │ │ + ldr r2, [pc, #-1060] @ 37bb54 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1080] @ 37bb34 │ │ │ │ + ldr r2, [pc, #-1080] @ 37bb58 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1112] @ 37bb38 │ │ │ │ + ldr r2, [pc, #-1112] @ 37bb5c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1128] @ 37bb3c │ │ │ │ + ldr r3, [pc, #-1128] @ 37bb60 │ │ │ │ lsl r8, r5, #16 │ │ │ │ lsr r8, r8, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #14 │ │ │ │ - bhi 387690 │ │ │ │ + bhi 3876b4 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1164] @ 37bb40 │ │ │ │ + ldr r2, [pc, #-1164] @ 37bb64 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1180] @ 37bb44 │ │ │ │ + ldr r2, [pc, #-1180] @ 37bb68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1208] @ 37bb48 │ │ │ │ + ldr r2, [pc, #-1208] @ 37bb6c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385600 │ │ │ │ - ldr r2, [pc, #-1236] @ 37bb4c │ │ │ │ + bne 385624 │ │ │ │ + ldr r2, [pc, #-1236] @ 37bb70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1252] @ 37bb50 │ │ │ │ + ldr r2, [pc, #-1252] @ 37bb74 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378b04 │ │ │ │ - ldr r2, [pc, #-1260] @ 37bb54 │ │ │ │ + b 378b28 │ │ │ │ + ldr r2, [pc, #-1260] @ 37bb78 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385618 │ │ │ │ - ldr r2, [pc, #-1288] @ 37bb58 │ │ │ │ + bne 38563c │ │ │ │ + ldr r2, [pc, #-1288] @ 37bb7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1304] @ 37bb5c │ │ │ │ + ldr r2, [pc, #-1304] @ 37bb80 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - beq 378a60 │ │ │ │ - b 378b1c │ │ │ │ - ldr r2, [pc, #-1336] @ 37bb60 │ │ │ │ + beq 378a84 │ │ │ │ + b 378b40 │ │ │ │ + ldr r2, [pc, #-1336] @ 37bb84 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 38288c │ │ │ │ - ldr r2, [pc, #-1364] @ 37bb64 │ │ │ │ + bne 3828b0 │ │ │ │ + ldr r2, [pc, #-1364] @ 37bb88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1380] @ 37bb68 │ │ │ │ + ldr r2, [pc, #-1380] @ 37bb8c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1400] @ 37bb6c │ │ │ │ - ldr r2, [pc, #-1400] @ 37bb70 │ │ │ │ + ldr r3, [pc, #-1400] @ 37bb90 │ │ │ │ + ldr r2, [pc, #-1400] @ 37bb94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1428] @ 37bb74 │ │ │ │ + ldr r2, [pc, #-1428] @ 37bb98 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1448] @ 37bb78 │ │ │ │ + ldr r2, [pc, #-1448] @ 37bb9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1476] @ 37bb7c │ │ │ │ + ldr r2, [pc, #-1476] @ 37bba0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37c098 │ │ │ │ - ldr r2, [pc, #-1484] @ 37bb80 │ │ │ │ + b 37c0bc │ │ │ │ + ldr r2, [pc, #-1484] @ 37bba4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 385e04 │ │ │ │ - ldr r2, [pc, #-1508] @ 37bb84 │ │ │ │ + bne 385e28 │ │ │ │ + ldr r2, [pc, #-1508] @ 37bba8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1524] @ 37bb88 │ │ │ │ + ldr r2, [pc, #-1524] @ 37bbac │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a48 │ │ │ │ - ldr r2, [pc, #-1532] @ 37bb8c │ │ │ │ + b 378a6c │ │ │ │ + ldr r2, [pc, #-1532] @ 37bbb0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3861b4 │ │ │ │ + beq 3861d8 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 386198 │ │ │ │ + beq 3861bc │ │ │ │ cmp r5, #1 │ │ │ │ - bne 37d904 │ │ │ │ - ldr r2, [pc, #-1576] @ 37bb90 │ │ │ │ + bne 37d928 │ │ │ │ + ldr r2, [pc, #-1576] @ 37bbb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1600] @ 37bb94 │ │ │ │ + ldr r2, [pc, #-1600] @ 37bbb8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 38642c │ │ │ │ + beq 386450 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 386410 │ │ │ │ + beq 386434 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 386448 │ │ │ │ - ldr r2, [pc, #-1648] @ 37bb98 │ │ │ │ + bne 38646c │ │ │ │ + ldr r2, [pc, #-1648] @ 37bbbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1672] @ 37bb9c │ │ │ │ + ldr r2, [pc, #-1672] @ 37bbc0 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37a160 │ │ │ │ - ldr r2, [pc, #-1684] @ 37bba0 │ │ │ │ + b 37a184 │ │ │ │ + ldr r2, [pc, #-1684] @ 37bbc4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1704] @ 37bba4 │ │ │ │ + ldr r2, [pc, #-1704] @ 37bbc8 │ │ │ │ lsl r3, r5, #22 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #22 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1736] @ 37bba8 │ │ │ │ + ldr r2, [pc, #-1736] @ 37bbcc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37c098 │ │ │ │ - ldr r2, [pc, #-1744] @ 37bbac │ │ │ │ + b 37c0bc │ │ │ │ + ldr r2, [pc, #-1744] @ 37bbd0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385de8 │ │ │ │ - ldr r2, [pc, #-1772] @ 37bbb0 │ │ │ │ + bne 385e0c │ │ │ │ + ldr r2, [pc, #-1772] @ 37bbd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1796] @ 37bbb4 │ │ │ │ + ldr r2, [pc, #-1796] @ 37bbd8 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37a160 │ │ │ │ - ldr r2, [pc, #-1808] @ 37bbb8 │ │ │ │ + b 37a184 │ │ │ │ + ldr r2, [pc, #-1808] @ 37bbdc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385d88 │ │ │ │ - ldr r2, [pc, #-1836] @ 37bbbc │ │ │ │ + bne 385dac │ │ │ │ + ldr r2, [pc, #-1836] @ 37bbe0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1852] @ 37bbc0 │ │ │ │ + ldr r2, [pc, #-1852] @ 37bbe4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385d70 │ │ │ │ - ldr r2, [pc, #-1880] @ 37bbc4 │ │ │ │ + bne 385d94 │ │ │ │ + ldr r2, [pc, #-1880] @ 37bbe8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1896] @ 37bbc8 │ │ │ │ + ldr r2, [pc, #-1896] @ 37bbec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 385d58 │ │ │ │ - ldr r2, [pc, #-1924] @ 37bbcc │ │ │ │ + bne 385d7c │ │ │ │ + ldr r2, [pc, #-1924] @ 37bbf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1940] @ 37bbd0 │ │ │ │ + ldr r2, [pc, #-1940] @ 37bbf4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 385d40 │ │ │ │ - ldr r2, [pc, #-1968] @ 37bbd4 │ │ │ │ + bne 385d64 │ │ │ │ + ldr r2, [pc, #-1968] @ 37bbf8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1984] @ 37bbd8 │ │ │ │ + ldr r2, [pc, #-1984] @ 37bbfc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1880] @ 37bc58 │ │ │ │ - ldr r2, [pc, #-2008] @ 37bbdc │ │ │ │ + ldr r3, [pc, #-1880] @ 37bc7c │ │ │ │ + ldr r2, [pc, #-2008] @ 37bc00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #5 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2028] @ 37bbe0 │ │ │ │ + ldr r2, [pc, #-2028] @ 37bc04 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - beq 378a60 │ │ │ │ - b 378b1c │ │ │ │ - ldr r2, [pc, #-2060] @ 37bbe4 │ │ │ │ - ldr r8, [pc, #-2060] @ 37bbe8 │ │ │ │ + beq 378a84 │ │ │ │ + b 378b40 │ │ │ │ + ldr r2, [pc, #-2060] @ 37bc08 │ │ │ │ + ldr r8, [pc, #-2060] @ 37bc0c │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2104] @ 37bbec │ │ │ │ + ldr r2, [pc, #-2104] @ 37bc10 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2148] @ 37bbf0 │ │ │ │ + ldr r2, [pc, #-2148] @ 37bc14 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2192] @ 37bbf4 │ │ │ │ + ldr r2, [pc, #-2192] @ 37bc18 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2240] @ 37bbf8 │ │ │ │ - ldr r8, [pc, #-2240] @ 37bbfc │ │ │ │ + ldr r2, [pc, #-2240] @ 37bc1c │ │ │ │ + ldr r8, [pc, #-2240] @ 37bc20 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ bic r3, r5, #-1073741824 @ 0xc0000000 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2284] @ 37bc00 │ │ │ │ + ldr r2, [pc, #-2284] @ 37bc24 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #30 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2332] @ 37bc04 │ │ │ │ + ldr r2, [pc, #-2332] @ 37bc28 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37a160 │ │ │ │ - ldr r2, [pc, #-2344] @ 37bc08 │ │ │ │ + b 37a184 │ │ │ │ + ldr r2, [pc, #-2344] @ 37bc2c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #7424 @ 0x1d00 │ │ │ │ - beq 3865e0 │ │ │ │ - bhi 385f08 │ │ │ │ + beq 386604 │ │ │ │ + bhi 385f2c │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3865c4 │ │ │ │ + beq 3865e8 │ │ │ │ cmp r5, #2 │ │ │ │ - bne 37d904 │ │ │ │ - ldr r2, [pc, #-2392] @ 37bc0c │ │ │ │ + bne 37d928 │ │ │ │ + ldr r2, [pc, #-2392] @ 37bc30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2416] @ 37bc10 │ │ │ │ + ldr r2, [pc, #-2416] @ 37bc34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2440] @ 37bc14 │ │ │ │ + ldr r2, [pc, #-2440] @ 37bc38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2464] @ 37bc18 │ │ │ │ + ldr r2, [pc, #-2464] @ 37bc3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2488] @ 37bc1c │ │ │ │ + ldr r2, [pc, #-2488] @ 37bc40 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385d28 │ │ │ │ - ldr r2, [pc, #-2516] @ 37bc20 │ │ │ │ + bne 385d4c │ │ │ │ + ldr r2, [pc, #-2516] @ 37bc44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2532] @ 37bc24 │ │ │ │ + ldr r2, [pc, #-2532] @ 37bc48 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 385d10 │ │ │ │ - ldr r2, [pc, #-2560] @ 37bc28 │ │ │ │ + bne 385d34 │ │ │ │ + ldr r2, [pc, #-2560] @ 37bc4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2576] @ 37bc2c │ │ │ │ + ldr r2, [pc, #-2576] @ 37bc50 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 385cf8 │ │ │ │ - ldr r2, [pc, #-2604] @ 37bc30 │ │ │ │ + bne 385d1c │ │ │ │ + ldr r2, [pc, #-2604] @ 37bc54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2620] @ 37bc34 │ │ │ │ + ldr r2, [pc, #-2620] @ 37bc58 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 385ce0 │ │ │ │ - ldr r2, [pc, #-2648] @ 37bc38 │ │ │ │ + bne 385d04 │ │ │ │ + ldr r2, [pc, #-2648] @ 37bc5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2664] @ 37bc3c │ │ │ │ + ldr r2, [pc, #-2664] @ 37bc60 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3858b0 │ │ │ │ - ldr r2, [pc, #-2692] @ 37bc40 │ │ │ │ + bne 3858d4 │ │ │ │ + ldr r2, [pc, #-2692] @ 37bc64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2708] @ 37bc44 │ │ │ │ + ldr r2, [pc, #-2708] @ 37bc68 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 385898 │ │ │ │ - ldr r2, [pc, #-2736] @ 37bc48 │ │ │ │ + bne 3858bc │ │ │ │ + ldr r2, [pc, #-2736] @ 37bc6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2752] @ 37bc4c │ │ │ │ - ldr r8, [pc, #-2752] @ 37bc50 │ │ │ │ + ldr r2, [pc, #-2752] @ 37bc70 │ │ │ │ + ldr r8, [pc, #-2752] @ 37bc74 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #6 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2800] @ 37bc54 │ │ │ │ + ldr r2, [pc, #-2800] @ 37bc78 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2820] @ 37bc58 │ │ │ │ + ldr r3, [pc, #-2820] @ 37bc7c │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #10 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2848] @ 37bc5c │ │ │ │ + ldr r2, [pc, #-2848] @ 37bc80 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2868] @ 37bc60 │ │ │ │ + ldr r3, [pc, #-2868] @ 37bc84 │ │ │ │ sub r2, r5, #5376 @ 0x1500 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #15 │ │ │ │ - bhi 37d904 │ │ │ │ + bhi 37d928 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2900] @ 37bc64 │ │ │ │ + ldr r2, [pc, #-2900] @ 37bc88 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a48 │ │ │ │ - ldr r2, [pc, #-2908] @ 37bc68 │ │ │ │ + b 378a6c │ │ │ │ + ldr r2, [pc, #-2908] @ 37bc8c │ │ │ │ lsl r5, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ lsr r5, r5, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #14 │ │ │ │ - bls 385074 │ │ │ │ + bls 385098 │ │ │ │ sub r3, r5, #4096 @ 0x1000 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #26 │ │ │ │ - bhi 37d240 │ │ │ │ - ldr r2, [pc, #-2960] @ 37bc6c │ │ │ │ + bhi 37d264 │ │ │ │ + ldr r2, [pc, #-2960] @ 37bc90 │ │ │ │ sub r3, r5, #4096 @ 0x1000 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #26 │ │ │ │ - bhi 37d240 │ │ │ │ + bhi 37d264 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2996] @ 37bc70 │ │ │ │ + ldr r2, [pc, #-2996] @ 37bc94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385ba4 │ │ │ │ - ldr r2, [pc, #-3024] @ 37bc74 │ │ │ │ + bne 385bc8 │ │ │ │ + ldr r2, [pc, #-3024] @ 37bc98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3040] @ 37bc78 │ │ │ │ + ldr r2, [pc, #-3040] @ 37bc9c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378b04 │ │ │ │ - ldr r2, [pc, #-3048] @ 37bc7c │ │ │ │ + b 378b28 │ │ │ │ + ldr r2, [pc, #-3048] @ 37bca0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385974 │ │ │ │ - ldr r2, [pc, #-3076] @ 37bc80 │ │ │ │ + bne 385998 │ │ │ │ + ldr r2, [pc, #-3076] @ 37bca4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3092] @ 37bc84 │ │ │ │ + ldr r2, [pc, #-3092] @ 37bca8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 38595c │ │ │ │ - ldr r2, [pc, #-3120] @ 37bc88 │ │ │ │ + bne 385980 │ │ │ │ + ldr r2, [pc, #-3120] @ 37bcac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3136] @ 37bc8c │ │ │ │ + ldr r2, [pc, #-3136] @ 37bcb0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 385944 │ │ │ │ - ldr r2, [pc, #-3164] @ 37bc90 │ │ │ │ + bne 385968 │ │ │ │ + ldr r2, [pc, #-3164] @ 37bcb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3180] @ 37bc94 │ │ │ │ + ldr r2, [pc, #-3180] @ 37bcb8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 38592c │ │ │ │ - ldr r2, [pc, #-3208] @ 37bc98 │ │ │ │ + bne 385950 │ │ │ │ + ldr r2, [pc, #-3208] @ 37bcbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3224] @ 37bc9c │ │ │ │ + ldr r2, [pc, #-3224] @ 37bcc0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 385914 │ │ │ │ - ldr r2, [pc, #-3252] @ 37bca0 │ │ │ │ + bne 385938 │ │ │ │ + ldr r2, [pc, #-3252] @ 37bcc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3268] @ 37bca4 │ │ │ │ + ldr r2, [pc, #-3268] @ 37bcc8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 3858fc │ │ │ │ - ldr r2, [pc, #-3296] @ 37bca8 │ │ │ │ + bne 385920 │ │ │ │ + ldr r2, [pc, #-3296] @ 37bccc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3312] @ 37bcac │ │ │ │ + ldr r2, [pc, #-3312] @ 37bcd0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 3858e4 │ │ │ │ - ldr r2, [pc, #-3340] @ 37bcb0 │ │ │ │ + bne 385908 │ │ │ │ + ldr r2, [pc, #-3340] @ 37bcd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3356] @ 37bcb4 │ │ │ │ + ldr r2, [pc, #-3356] @ 37bcd8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - bne 3858c8 │ │ │ │ - ldr r2, [pc, #-3384] @ 37bcb8 │ │ │ │ + bne 3858ec │ │ │ │ + ldr r2, [pc, #-3384] @ 37bcdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3408] @ 37bcbc │ │ │ │ + ldr r2, [pc, #-3408] @ 37bce0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3847b0 │ │ │ │ - ldr r2, [pc, #-3436] @ 37bcc0 │ │ │ │ + bne 3847d4 │ │ │ │ + ldr r2, [pc, #-3436] @ 37bce4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3460] @ 37bcc4 │ │ │ │ + ldr r2, [pc, #-3460] @ 37bce8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3862e0 │ │ │ │ + beq 386304 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3862c4 │ │ │ │ + beq 3862e8 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 381a14 │ │ │ │ - ldr r2, [pc, #-3508] @ 37bcc8 │ │ │ │ + bne 381a38 │ │ │ │ + ldr r2, [pc, #-3508] @ 37bcec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3532] @ 37bccc │ │ │ │ + ldr r2, [pc, #-3532] @ 37bcf0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385348 │ │ │ │ - ldr r2, [pc, #-3560] @ 37bcd0 │ │ │ │ + bne 38536c │ │ │ │ + ldr r2, [pc, #-3560] @ 37bcf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3584] @ 37bcd4 │ │ │ │ + ldr r2, [pc, #-3584] @ 37bcf8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 386318 │ │ │ │ + beq 38633c │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3862fc │ │ │ │ + beq 386320 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 381a14 │ │ │ │ - ldr r2, [pc, #-3632] @ 37bcd8 │ │ │ │ + bne 381a38 │ │ │ │ + ldr r2, [pc, #-3632] @ 37bcfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3656] @ 37bcdc │ │ │ │ + ldr r2, [pc, #-3656] @ 37bd00 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385b14 │ │ │ │ - ldr r2, [pc, #-3684] @ 37bce0 │ │ │ │ + bne 385b38 │ │ │ │ + ldr r2, [pc, #-3684] @ 37bd04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3700] @ 37bce4 │ │ │ │ + ldr r2, [pc, #-3700] @ 37bd08 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378b04 │ │ │ │ - ldr r2, [pc, #-3708] @ 37bce8 │ │ │ │ + b 378b28 │ │ │ │ + ldr r2, [pc, #-3708] @ 37bd0c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3728] @ 37bcec │ │ │ │ + ldr r3, [pc, #-3728] @ 37bd10 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 385fd0 │ │ │ │ + beq 385ff4 │ │ │ │ add r3, r3, #3 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 385fb4 │ │ │ │ + beq 385fd8 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 37d904 │ │ │ │ - ldr r2, [pc, #-3760] @ 37bcf0 │ │ │ │ + bne 37d928 │ │ │ │ + ldr r2, [pc, #-3760] @ 37bd14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3784] @ 37bcf4 │ │ │ │ + ldr r2, [pc, #-3784] @ 37bd18 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a48 │ │ │ │ - ldr r2, [pc, #-3792] @ 37bcf8 │ │ │ │ + b 378a6c │ │ │ │ + ldr r2, [pc, #-3792] @ 37bd1c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385af8 │ │ │ │ - ldr r2, [pc, #-3820] @ 37bcfc │ │ │ │ + bne 385b1c │ │ │ │ + ldr r2, [pc, #-3820] @ 37bd20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3844] @ 37bd00 │ │ │ │ + ldr r2, [pc, #-3844] @ 37bd24 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385bbc │ │ │ │ - ldr r2, [pc, #-3872] @ 37bd04 │ │ │ │ + bne 385be0 │ │ │ │ + ldr r2, [pc, #-3872] @ 37bd28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3888] @ 37bd08 │ │ │ │ + ldr r2, [pc, #-3888] @ 37bd2c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3908] @ 37bd0c │ │ │ │ + ldr r2, [pc, #-3908] @ 37bd30 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3940] @ 37bd10 │ │ │ │ + ldr r2, [pc, #-3940] @ 37bd34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385b74 │ │ │ │ - ldr r2, [pc, #-3968] @ 37bd14 │ │ │ │ + bne 385b98 │ │ │ │ + ldr r2, [pc, #-3968] @ 37bd38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3984] @ 37bd18 │ │ │ │ + ldr r2, [pc, #-3984] @ 37bd3c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 385b5c │ │ │ │ - ldr r2, [pc, #-4012] @ 37bd1c │ │ │ │ + bne 385b80 │ │ │ │ + ldr r2, [pc, #-4012] @ 37bd40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4028] @ 37bd20 │ │ │ │ + ldr r2, [pc, #-4028] @ 37bd44 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385b44 │ │ │ │ - ldr r2, [pc, #-4056] @ 37bd24 │ │ │ │ + bne 385b68 │ │ │ │ + ldr r2, [pc, #-4056] @ 37bd48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4072] @ 37bd28 │ │ │ │ + ldr r2, [pc, #-4072] @ 37bd4c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 385b2c │ │ │ │ - ldr r2, [pc, #4052] @ 37dd04 │ │ │ │ + bne 385b50 │ │ │ │ + ldr r2, [pc, #4052] @ 37dd28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4036] @ 37dd08 │ │ │ │ + ldr r2, [pc, #4036] @ 37dd2c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 385b8c │ │ │ │ - ldr r2, [pc, #4008] @ 37dd0c │ │ │ │ + bne 385bb0 │ │ │ │ + ldr r2, [pc, #4008] @ 37dd30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3992] @ 37dd10 │ │ │ │ + ldr r2, [pc, #3992] @ 37dd34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3972] @ 37dd14 │ │ │ │ + ldr r3, [pc, #3972] @ 37dd38 │ │ │ │ lsr r8, r5, #11 │ │ │ │ and r8, r8, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 387558 │ │ │ │ + bhi 38757c │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3940] @ 37dd18 │ │ │ │ + ldr r2, [pc, #3940] @ 37dd3c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2304 @ 0x900 │ │ │ │ - beq 383fa8 │ │ │ │ - ldr r3, [pc, #3912] @ 37dd1c │ │ │ │ + beq 383fcc │ │ │ │ + ldr r3, [pc, #3912] @ 37dd40 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 37d904 │ │ │ │ - ldr r2, [pc, #3904] @ 37dd20 │ │ │ │ + bne 37d928 │ │ │ │ + ldr r2, [pc, #3904] @ 37dd44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3880] @ 37dd24 │ │ │ │ + ldr r2, [pc, #3880] @ 37dd48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3864] @ 37dd28 │ │ │ │ + ldr r2, [pc, #3864] @ 37dd4c │ │ │ │ lsr r5, r5, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 385f98 │ │ │ │ + beq 385fbc │ │ │ │ cmp r5, #2 │ │ │ │ - beq 385f7c │ │ │ │ + beq 385fa0 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 381a14 │ │ │ │ - ldr r2, [pc, #3812] @ 37dd2c │ │ │ │ + bne 381a38 │ │ │ │ + ldr r2, [pc, #3812] @ 37dd50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3788] @ 37dd30 │ │ │ │ + ldr r2, [pc, #3788] @ 37dd54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ce08 │ │ │ │ - ldr r2, [pc, #3768] @ 37dd34 │ │ │ │ + b 37ce2c │ │ │ │ + ldr r2, [pc, #3768] @ 37dd58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ce08 │ │ │ │ - ldr r2, [pc, #3748] @ 37dd38 │ │ │ │ + b 37ce2c │ │ │ │ + ldr r2, [pc, #3748] @ 37dd5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ce08 │ │ │ │ - ldr r2, [pc, #3728] @ 37dd3c │ │ │ │ + b 37ce2c │ │ │ │ + ldr r2, [pc, #3728] @ 37dd60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ce08 │ │ │ │ - ldr r2, [pc, #3708] @ 37dd40 │ │ │ │ + b 37ce2c │ │ │ │ + ldr r2, [pc, #3708] @ 37dd64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ce08 │ │ │ │ - ldr r2, [pc, #3688] @ 37dd44 │ │ │ │ + b 37ce2c │ │ │ │ + ldr r2, [pc, #3688] @ 37dd68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3672] @ 37dd48 │ │ │ │ + ldr r2, [pc, #3672] @ 37dd6c │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 382fa8 │ │ │ │ - ldr r2, [pc, #3636] @ 37dd4c │ │ │ │ + beq 382fcc │ │ │ │ + ldr r2, [pc, #3636] @ 37dd70 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3608] @ 37dd50 │ │ │ │ + ldr r2, [pc, #3608] @ 37dd74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cee8 │ │ │ │ - ldr r2, [pc, #3588] @ 37dd54 │ │ │ │ + b 37cf0c │ │ │ │ + ldr r2, [pc, #3588] @ 37dd78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cee8 │ │ │ │ - ldr r2, [pc, #3568] @ 37dd58 │ │ │ │ + b 37cf0c │ │ │ │ + ldr r2, [pc, #3568] @ 37dd7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cee8 │ │ │ │ - ldr r2, [pc, #3548] @ 37dd5c │ │ │ │ + b 37cf0c │ │ │ │ + ldr r2, [pc, #3548] @ 37dd80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3532] @ 37dd60 │ │ │ │ + ldr r2, [pc, #3532] @ 37dd84 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3512] @ 37dd64 │ │ │ │ + ldr r3, [pc, #3512] @ 37dd88 │ │ │ │ lsr r8, r5, #8 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3875e4 │ │ │ │ + bhi 387608 │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3480] @ 37dd68 │ │ │ │ + ldr r2, [pc, #3480] @ 37dd8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3464] @ 37dd6c │ │ │ │ + ldr r2, [pc, #3464] @ 37dd90 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 385bf0 │ │ │ │ - ldr r2, [pc, #3436] @ 37dd70 │ │ │ │ + bne 385c14 │ │ │ │ + ldr r2, [pc, #3436] @ 37dd94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3420] @ 37dd74 │ │ │ │ + ldr r2, [pc, #3420] @ 37dd98 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 385bd4 │ │ │ │ - ldr r2, [pc, #3392] @ 37dd78 │ │ │ │ + bne 385bf8 │ │ │ │ + ldr r2, [pc, #3392] @ 37dd9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3368] @ 37dd7c │ │ │ │ + ldr r2, [pc, #3368] @ 37dda0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cfdc │ │ │ │ - ldr r2, [pc, #3348] @ 37dd80 │ │ │ │ + b 37d000 │ │ │ │ + ldr r2, [pc, #3348] @ 37dda4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cfdc │ │ │ │ - ldr r2, [pc, #3328] @ 37dd84 │ │ │ │ + b 37d000 │ │ │ │ + ldr r2, [pc, #3328] @ 37dda8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cfdc │ │ │ │ - ldr r2, [pc, #3308] @ 37dd88 │ │ │ │ + b 37d000 │ │ │ │ + ldr r2, [pc, #3308] @ 37ddac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cfdc │ │ │ │ - ldr r2, [pc, #3288] @ 37dd8c │ │ │ │ + b 37d000 │ │ │ │ + ldr r2, [pc, #3288] @ 37ddb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cfdc │ │ │ │ - ldr r2, [pc, #3268] @ 37dd90 │ │ │ │ + b 37d000 │ │ │ │ + ldr r2, [pc, #3268] @ 37ddb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cf8c │ │ │ │ - ldr r2, [pc, #3248] @ 37dd94 │ │ │ │ + b 37cfb0 │ │ │ │ + ldr r2, [pc, #3248] @ 37ddb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cee8 │ │ │ │ - ldr r2, [pc, #3228] @ 37dd98 │ │ │ │ + b 37cf0c │ │ │ │ + ldr r2, [pc, #3228] @ 37ddbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cee8 │ │ │ │ - ldr r2, [pc, #3208] @ 37dd9c │ │ │ │ + b 37cf0c │ │ │ │ + ldr r2, [pc, #3208] @ 37ddc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cf8c │ │ │ │ - ldr r2, [pc, #3188] @ 37dda0 │ │ │ │ + b 37cfb0 │ │ │ │ + ldr r2, [pc, #3188] @ 37ddc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cf8c │ │ │ │ - ldr r2, [pc, #3168] @ 37dda4 │ │ │ │ + b 37cfb0 │ │ │ │ + ldr r2, [pc, #3168] @ 37ddc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cf8c │ │ │ │ - ldr r2, [pc, #3148] @ 37dda8 │ │ │ │ + b 37cfb0 │ │ │ │ + ldr r2, [pc, #3148] @ 37ddcc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cf8c │ │ │ │ - ldr r2, [pc, #3128] @ 37ddac │ │ │ │ + b 37cfb0 │ │ │ │ + ldr r2, [pc, #3128] @ 37ddd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3112] @ 37ddb0 │ │ │ │ + ldr r2, [pc, #3112] @ 37ddd4 │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 382fa8 │ │ │ │ - ldr r2, [pc, #3076] @ 37ddb4 │ │ │ │ + beq 382fcc │ │ │ │ + ldr r2, [pc, #3076] @ 37ddd8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3048] @ 37ddb8 │ │ │ │ + ldr r2, [pc, #3048] @ 37dddc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d180 │ │ │ │ - ldr r2, [pc, #3028] @ 37ddbc │ │ │ │ + b 37d1a4 │ │ │ │ + ldr r2, [pc, #3028] @ 37dde0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d180 │ │ │ │ - ldr r2, [pc, #3008] @ 37ddc0 │ │ │ │ + b 37d1a4 │ │ │ │ + ldr r2, [pc, #3008] @ 37dde4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d180 │ │ │ │ - ldr r2, [pc, #2988] @ 37ddc4 │ │ │ │ + b 37d1a4 │ │ │ │ + ldr r2, [pc, #2988] @ 37dde8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d180 │ │ │ │ - ldr r2, [pc, #2968] @ 37ddc8 │ │ │ │ + b 37d1a4 │ │ │ │ + ldr r2, [pc, #2968] @ 37ddec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d180 │ │ │ │ - ldr r2, [pc, #2948] @ 37ddcc │ │ │ │ + b 37d1a4 │ │ │ │ + ldr r2, [pc, #2948] @ 37ddf0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2920] @ 37ddd0 │ │ │ │ + ldr r3, [pc, #2920] @ 37ddf4 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 382bac │ │ │ │ + bls 382bd0 │ │ │ │ sub r3, r1, #1808 @ 0x710 │ │ │ │ sub r3, r3, #8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #2880] @ 37ddd4 │ │ │ │ + ldr r2, [pc, #2880] @ 37ddf8 │ │ │ │ tst r3, r2 │ │ │ │ - bne 382bd8 │ │ │ │ - ldr r2, [pc, #2872] @ 37ddd8 │ │ │ │ + bne 382bfc │ │ │ │ + ldr r2, [pc, #2872] @ 37ddfc │ │ │ │ tst r3, r2 │ │ │ │ - bne 382c10 │ │ │ │ - ldr r2, [pc, #2864] @ 37dddc │ │ │ │ + bne 382c34 │ │ │ │ + ldr r2, [pc, #2864] @ 37de00 │ │ │ │ tst r3, r2 │ │ │ │ - beq 378bc8 │ │ │ │ - ldr r2, [pc, #2856] @ 37dde0 │ │ │ │ + beq 378bec │ │ │ │ + ldr r2, [pc, #2856] @ 37de04 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2836] @ 37dde4 │ │ │ │ + ldr r2, [pc, #2836] @ 37de08 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2808] @ 37dde8 │ │ │ │ + ldr r2, [pc, #2808] @ 37de0c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385398 │ │ │ │ - ldr r2, [pc, #2784] @ 37ddec │ │ │ │ + bne 3853bc │ │ │ │ + ldr r2, [pc, #2784] @ 37de10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2768] @ 37ddf0 │ │ │ │ + ldr r2, [pc, #2768] @ 37de14 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378b04 │ │ │ │ - ldr r2, [pc, #2760] @ 37ddf4 │ │ │ │ + b 378b28 │ │ │ │ + ldr r2, [pc, #2760] @ 37de18 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a48 │ │ │ │ - ldr r2, [pc, #2752] @ 37ddf8 │ │ │ │ + b 378a6c │ │ │ │ + ldr r2, [pc, #2752] @ 37de1c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2736] @ 37ddfc │ │ │ │ + ldr r2, [pc, #2736] @ 37de20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2708] @ 37de00 │ │ │ │ + ldr r2, [pc, #2708] @ 37de24 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2692] @ 37de04 │ │ │ │ + ldr r2, [pc, #2692] @ 37de28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2664] @ 37de08 │ │ │ │ + ldr r2, [pc, #2664] @ 37de2c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2648] @ 37de0c │ │ │ │ + ldr r2, [pc, #2648] @ 37de30 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2620] @ 37de10 │ │ │ │ + ldr r2, [pc, #2620] @ 37de34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2604] @ 37de14 │ │ │ │ + ldr r2, [pc, #2604] @ 37de38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2576] @ 37de18 │ │ │ │ + ldr r2, [pc, #2576] @ 37de3c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2560] @ 37de1c │ │ │ │ + ldr r2, [pc, #2560] @ 37de40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2540] @ 37de20 │ │ │ │ + ldr r2, [pc, #2540] @ 37de44 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385e9c │ │ │ │ - ldr r2, [pc, #2512] @ 37de24 │ │ │ │ + bne 385ec0 │ │ │ │ + ldr r2, [pc, #2512] @ 37de48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2488] @ 37de28 │ │ │ │ + ldr r2, [pc, #2488] @ 37de4c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2472] @ 37de2c │ │ │ │ + ldr r2, [pc, #2472] @ 37de50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-67108864 @ 0xfc000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2444] @ 37de30 │ │ │ │ + ldr r2, [pc, #2444] @ 37de54 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2428] @ 37de34 │ │ │ │ + ldr r2, [pc, #2428] @ 37de58 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2396] @ 37de38 │ │ │ │ - ldr r8, [pc, #2396] @ 37de3c │ │ │ │ + ldr r2, [pc, #2396] @ 37de5c │ │ │ │ + ldr r8, [pc, #2396] @ 37de60 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2352] @ 37de40 │ │ │ │ + ldr r2, [pc, #2352] @ 37de64 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2304] @ 37de44 │ │ │ │ + ldr r2, [pc, #2304] @ 37de68 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2288] @ 37de48 │ │ │ │ + ldr r2, [pc, #2288] @ 37de6c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2260] @ 37de4c │ │ │ │ + ldr r2, [pc, #2260] @ 37de70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2236] @ 37de50 │ │ │ │ + ldr r2, [pc, #2236] @ 37de74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2212] @ 37de54 │ │ │ │ + ldr r2, [pc, #2212] @ 37de78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2188] @ 37de58 │ │ │ │ + ldr r2, [pc, #2188] @ 37de7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2164] @ 37de5c │ │ │ │ + ldr r2, [pc, #2164] @ 37de80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2140] @ 37de60 │ │ │ │ + ldr r2, [pc, #2140] @ 37de84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2116] @ 37de64 │ │ │ │ + ldr r2, [pc, #2116] @ 37de88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2092] @ 37de68 │ │ │ │ + ldr r2, [pc, #2092] @ 37de8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2068] @ 37de6c │ │ │ │ + ldr r2, [pc, #2068] @ 37de90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2044] @ 37de70 │ │ │ │ + ldr r2, [pc, #2044] @ 37de94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2020] @ 37de74 │ │ │ │ + ldr r2, [pc, #2020] @ 37de98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1996] @ 37de78 │ │ │ │ + ldr r2, [pc, #1996] @ 37de9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1980] @ 37de7c │ │ │ │ + ldr r2, [pc, #1980] @ 37dea0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 383f08 │ │ │ │ - ldr r2, [pc, #1952] @ 37de80 │ │ │ │ + bne 383f2c │ │ │ │ + ldr r2, [pc, #1952] @ 37dea4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1928] @ 37de84 │ │ │ │ + ldr r2, [pc, #1928] @ 37dea8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #1908] @ 37de88 │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #1908] @ 37deac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #1888] @ 37de8c │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #1888] @ 37deb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #1868] @ 37de90 │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #1868] @ 37deb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #1848] @ 37de94 │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #1848] @ 37deb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #1828] @ 37de98 │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #1828] @ 37debc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #1808] @ 37de9c │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #1808] @ 37dec0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #1788] @ 37dea0 │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #1788] @ 37dec4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1764] @ 37dea4 │ │ │ │ + ldr r2, [pc, #1764] @ 37dec8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1740] @ 37dea8 │ │ │ │ + ldr r2, [pc, #1740] @ 37decc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1716] @ 37deac │ │ │ │ + ldr r2, [pc, #1716] @ 37ded0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1692] @ 37deb0 │ │ │ │ + ldr r2, [pc, #1692] @ 37ded4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #1672] @ 37deb4 │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #1672] @ 37ded8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #1652] @ 37deb8 │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #1652] @ 37dedc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #1632] @ 37debc │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #1632] @ 37dee0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #1612] @ 37dec0 │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #1612] @ 37dee4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #1592] @ 37dec4 │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #1592] @ 37dee8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #1572] @ 37dec8 │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #1572] @ 37deec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #1552] @ 37decc │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #1552] @ 37def0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #1532] @ 37ded0 │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #1532] @ 37def4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1512] @ 37ded4 │ │ │ │ + ldr r3, [pc, #1512] @ 37def8 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 38400c │ │ │ │ + beq 384030 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 383ff0 │ │ │ │ + beq 384014 │ │ │ │ cmp r5, #6912 @ 0x1b00 │ │ │ │ - beq 37c1b0 │ │ │ │ - ldr r2, [pc, #1484] @ 37ded8 │ │ │ │ + beq 37c1d4 │ │ │ │ + ldr r2, [pc, #1484] @ 37defc │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1456] @ 37dedc │ │ │ │ + ldr r2, [pc, #1456] @ 37df00 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1436] @ 37dee0 │ │ │ │ + ldr r2, [pc, #1436] @ 37df04 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1408] @ 37dee4 │ │ │ │ + ldr r2, [pc, #1408] @ 37df08 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #2 │ │ │ │ - beq 386180 │ │ │ │ + beq 3861a4 │ │ │ │ cmp r8, #3 │ │ │ │ - beq 3861e8 │ │ │ │ + beq 38620c │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3861d0 │ │ │ │ - ldr r2, [pc, #1360] @ 37dee8 │ │ │ │ + beq 3861f4 │ │ │ │ + ldr r2, [pc, #1360] @ 37df0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1344] @ 37deec │ │ │ │ + ldr r2, [pc, #1344] @ 37df10 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385ae0 │ │ │ │ - ldr r2, [pc, #1316] @ 37def0 │ │ │ │ + bne 385b04 │ │ │ │ + ldr r2, [pc, #1316] @ 37df14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1300] @ 37def4 │ │ │ │ + ldr r2, [pc, #1300] @ 37df18 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 385ac8 │ │ │ │ - ldr r2, [pc, #1272] @ 37def8 │ │ │ │ + bne 385aec │ │ │ │ + ldr r2, [pc, #1272] @ 37df1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1256] @ 37defc │ │ │ │ + ldr r2, [pc, #1256] @ 37df20 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1236] @ 37df00 │ │ │ │ + ldr r3, [pc, #1236] @ 37df24 │ │ │ │ lsr r8, r5, #12 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #15 │ │ │ │ - bhi 37da4c │ │ │ │ + bhi 37da70 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1200] @ 37df04 │ │ │ │ + ldr r2, [pc, #1200] @ 37df28 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1180] @ 37df08 │ │ │ │ + ldr r2, [pc, #1180] @ 37df2c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 385478 │ │ │ │ - ldr r2, [pc, #1152] @ 37df0c │ │ │ │ + bne 38549c │ │ │ │ + ldr r2, [pc, #1152] @ 37df30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1136] @ 37df10 │ │ │ │ + ldr r2, [pc, #1136] @ 37df34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 385460 │ │ │ │ - ldr r2, [pc, #1108] @ 37df14 │ │ │ │ + bne 385484 │ │ │ │ + ldr r2, [pc, #1108] @ 37df38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1092] @ 37df18 │ │ │ │ + ldr r2, [pc, #1092] @ 37df3c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1072] @ 37df1c │ │ │ │ + ldr r3, [pc, #1072] @ 37df40 │ │ │ │ lsr r8, r5, #23 │ │ │ │ and r8, r8, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #31 │ │ │ │ - bhi 37ef00 │ │ │ │ + bhi 37ef24 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1036] @ 37df20 │ │ │ │ + ldr r2, [pc, #1036] @ 37df44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1012] @ 37df24 │ │ │ │ + ldr r2, [pc, #1012] @ 37df48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #988] @ 37df28 │ │ │ │ + ldr r2, [pc, #988] @ 37df4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #964] @ 37df2c │ │ │ │ + ldr r2, [pc, #964] @ 37df50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #940] @ 37df30 │ │ │ │ + ldr r2, [pc, #940] @ 37df54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #916] @ 37df34 │ │ │ │ + ldr r2, [pc, #916] @ 37df58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #892] @ 37df38 │ │ │ │ + ldr r2, [pc, #892] @ 37df5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #868] @ 37df3c │ │ │ │ + ldr r2, [pc, #868] @ 37df60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #844] @ 37df40 │ │ │ │ + ldr r2, [pc, #844] @ 37df64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #820] @ 37df44 │ │ │ │ + ldr r2, [pc, #820] @ 37df68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #796] @ 37df48 │ │ │ │ + ldr r2, [pc, #796] @ 37df6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #772] @ 37df4c │ │ │ │ + ldr r2, [pc, #772] @ 37df70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #748] @ 37df50 │ │ │ │ + ldr r2, [pc, #748] @ 37df74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #724] @ 37df54 │ │ │ │ + ldr r2, [pc, #724] @ 37df78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #700] @ 37df58 │ │ │ │ + ldr r2, [pc, #700] @ 37df7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #676] @ 37df5c │ │ │ │ + ldr r2, [pc, #676] @ 37df80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #652] @ 37df60 │ │ │ │ + ldr r2, [pc, #652] @ 37df84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #628] @ 37df64 │ │ │ │ + ldr r2, [pc, #628] @ 37df88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ + addseq r4, pc, r8, lsl #2 │ │ │ │ addseq r4, pc, ip, lsl #2 │ │ │ │ - addseq r4, pc, r0, lsl r1 @ │ │ │ │ - ldrsbeq r4, [pc], r8 │ │ │ │ - ldrsheq r4, [pc], ip │ │ │ │ - adceq lr, pc, r4, lsr ip @ │ │ │ │ - addseq sl, sp, r4, lsr #1 │ │ │ │ + ldrsbeq r4, [pc], r4 @ │ │ │ │ + ldrsheq r4, [pc], r8 │ │ │ │ + adceq lr, pc, r0, lsr ip @ │ │ │ │ + addseq sl, sp, r0, lsr #1 │ │ │ │ andeq r0, r0, r1, lsl #18 │ │ │ │ - addseq r3, pc, r4, ror #1 │ │ │ │ - addseq r4, pc, r4, ror #1 │ │ │ │ + addseq r3, pc, r0, ror #1 │ │ │ │ addseq r4, pc, r0, ror #1 │ │ │ │ - addseq r4, pc, r4, asr #1 │ │ │ │ - addseq r4, pc, r4, rrx │ │ │ │ - addseq r4, pc, r8, lsl r0 @ │ │ │ │ - @ instruction: 0x009f3ff4 │ │ │ │ - addseq r4, pc, r8 │ │ │ │ - @ instruction: 0x009f3fdc │ │ │ │ - addseq sl, sp, r0, lsr r3 │ │ │ │ + ldrsbeq r4, [pc], ip │ │ │ │ + addseq r4, pc, r0, asr #1 │ │ │ │ + addseq r4, pc, r0, rrx │ │ │ │ + addseq r4, pc, r4, lsl r0 @ │ │ │ │ + @ instruction: 0x009f3ff0 │ │ │ │ + addseq r4, pc, r4 │ │ │ │ + @ instruction: 0x009f3fd8 │ │ │ │ addseq sl, sp, ip, lsr #6 │ │ │ │ - addseq r7, ip, r8, lsl #4 │ │ │ │ - addseq sl, sp, r4, asr #5 │ │ │ │ + addseq sl, sp, r8, lsr #6 │ │ │ │ + addseq r7, ip, r4, lsl #4 │ │ │ │ + addseq sl, sp, r0, asr #5 │ │ │ │ + addseq sl, sp, r4, lsl #5 │ │ │ │ + addseq sl, sp, r0, ror #4 │ │ │ │ addseq sl, sp, r8, lsl #5 │ │ │ │ - addseq sl, sp, r4, ror #4 │ │ │ │ - addseq sl, sp, ip, lsl #5 │ │ │ │ - addseq r2, pc, r4, lsr r3 @ │ │ │ │ - adceq lr, pc, lr, lsl sl @ │ │ │ │ - addseq sl, sp, ip, lsr r2 │ │ │ │ - @ instruction: 0x009f22f8 │ │ │ │ - addseq sl, sp, r0, lsr #3 │ │ │ │ - @ instruction: 0x009f22d4 │ │ │ │ - @ instruction: 0x009f22d4 │ │ │ │ - addseq sl, sp, r8, lsr #3 │ │ │ │ - addseq sl, sp, r4, lsl #3 │ │ │ │ - addseq sl, sp, r0, ror #2 │ │ │ │ - addseq sl, sp, ip, lsr r1 │ │ │ │ - addseq sl, sp, r8, lsl r1 │ │ │ │ - addseq sl, sp, r0, lsr r1 │ │ │ │ - addseq sl, sp, ip, lsl #2 │ │ │ │ - addseq sl, sp, r8, ror #1 │ │ │ │ - ldrsbeq sl, [sp], ip │ │ │ │ - ldrheq sl, [sp], r8 │ │ │ │ - umullseq sl, sp, r4, r0 │ │ │ │ - addseq sl, sp, r0, ror r0 │ │ │ │ - umullseq sl, sp, r8, r0 │ │ │ │ + addseq r2, pc, r0, lsr r3 @ │ │ │ │ + adceq lr, pc, sl, lsl sl @ │ │ │ │ + addseq sl, sp, r8, lsr r2 │ │ │ │ + @ instruction: 0x009f22f4 │ │ │ │ + umullseq sl, sp, ip, r1 │ │ │ │ + @ instruction: 0x009f22d0 │ │ │ │ + @ instruction: 0x009f22d0 │ │ │ │ + addseq sl, sp, r4, lsr #3 │ │ │ │ + addseq sl, sp, r0, lsl #3 │ │ │ │ + addseq sl, sp, ip, asr r1 │ │ │ │ + addseq sl, sp, r8, lsr r1 │ │ │ │ + addseq sl, sp, r4, lsl r1 │ │ │ │ + addseq sl, sp, ip, lsr #2 │ │ │ │ + addseq sl, sp, r8, lsl #2 │ │ │ │ + addseq sl, sp, r4, ror #1 │ │ │ │ + ldrsbeq sl, [sp], r8 │ │ │ │ + ldrheq sl, [sp], r4 │ │ │ │ + umullseq sl, sp, r0, r0 │ │ │ │ + addseq sl, sp, ip, rrx │ │ │ │ umullseq sl, sp, r4, r0 │ │ │ │ - addseq r6, ip, r0, ror pc │ │ │ │ - addseq sl, sp, ip, lsr #32 │ │ │ │ - addseq sl, sp, r8 │ │ │ │ - addseq r9, sp, r4, ror #31 │ │ │ │ - addseq r9, sp, r0, asr #31 │ │ │ │ - umullseq r9, sp, ip, pc @ │ │ │ │ - @ instruction: 0x009c6ed8 │ │ │ │ + umullseq sl, sp, r0, r0 │ │ │ │ + addseq r6, ip, ip, ror #30 │ │ │ │ + addseq sl, sp, r8, lsr #32 │ │ │ │ + addseq sl, sp, r4 │ │ │ │ + addseq r9, sp, r0, ror #31 │ │ │ │ + @ instruction: 0x009d9fbc │ │ │ │ + umullseq r9, sp, r8, pc @ │ │ │ │ + @ instruction: 0x009c6ed4 │ │ │ │ andeq r0, r0, r4, lsl r7 │ │ │ │ andne r1, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ andeq r0, r1, r1 │ │ │ │ - @ instruction: 0x009f1cd4 │ │ │ │ - addseq r2, pc, ip, lsr #1 │ │ │ │ - addseq r1, pc, ip, lsl #28 │ │ │ │ - addseq r9, sp, ip, lsr #24 │ │ │ │ - @ instruction: 0x009f1df0 │ │ │ │ - addseq r1, pc, r8, asr #26 │ │ │ │ - umullseq r1, pc, r0, ip @ │ │ │ │ - addseq r2, pc, r0, lsr r0 @ │ │ │ │ - addseq r1, pc, r0, asr #25 │ │ │ │ - @ instruction: 0x009f1ffc │ │ │ │ - addseq r1, pc, r8, ror ip @ │ │ │ │ - addseq r1, pc, r8, asr #31 │ │ │ │ - addseq r9, sp, r4, lsl #21 │ │ │ │ - umullseq r1, pc, r4, pc @ │ │ │ │ - @ instruction: 0x009f1bd4 │ │ │ │ - addseq r1, pc, r0, ror #30 │ │ │ │ - @ instruction: 0x009f1bb8 │ │ │ │ + @ instruction: 0x009f1cd0 │ │ │ │ + addseq r2, pc, r8, lsr #1 │ │ │ │ + addseq r1, pc, r8, lsl #28 │ │ │ │ + addseq r9, sp, r8, lsr #24 │ │ │ │ + addseq r1, pc, ip, ror #27 │ │ │ │ + addseq r1, pc, r4, asr #26 │ │ │ │ + addseq r1, pc, ip, lsl #25 │ │ │ │ + addseq r2, pc, ip, lsr #32 │ │ │ │ + @ instruction: 0x009f1cbc │ │ │ │ + @ instruction: 0x009f1ff8 │ │ │ │ + addseq r1, pc, r4, ror ip @ │ │ │ │ + addseq r1, pc, r4, asr #31 │ │ │ │ + addseq r9, sp, r0, lsl #21 │ │ │ │ + umullseq r1, pc, r0, pc @ │ │ │ │ + @ instruction: 0x009f1bd0 │ │ │ │ + addseq r1, pc, ip, asr pc @ │ │ │ │ + @ instruction: 0x009f1bb4 │ │ │ │ + addseq r1, pc, r4, lsr #23 │ │ │ │ + addseq r1, pc, r0, ror #23 │ │ │ │ + @ instruction: 0x009f1ef4 │ │ │ │ + addseq r1, pc, ip, lsl #24 │ │ │ │ + addseq r1, pc, r0, asr #29 │ │ │ │ addseq r1, pc, r8, lsr #23 │ │ │ │ - addseq r1, pc, r4, ror #23 │ │ │ │ - @ instruction: 0x009f1ef8 │ │ │ │ - addseq r1, pc, r0, lsl ip @ │ │ │ │ - addseq r1, pc, r4, asr #29 │ │ │ │ - addseq r1, pc, ip, lsr #23 │ │ │ │ - umullseq r1, pc, r0, lr @ │ │ │ │ - umullseq r1, pc, r0, fp @ │ │ │ │ - @ instruction: 0x009f1afc │ │ │ │ - addseq r1, pc, r4, lsr #28 │ │ │ │ - addseq r2, pc, r4, lsr #21 │ │ │ │ - @ instruction: 0x009f2ab8 │ │ │ │ - umullseq r2, pc, r0, sl @ │ │ │ │ - addseq r2, pc, r0, ror #20 │ │ │ │ - addseq r3, pc, r4, lsr #4 │ │ │ │ - @ instruction: 0x009f31f8 │ │ │ │ - addseq r3, pc, ip, asr #3 │ │ │ │ - addseq r3, pc, r4, lsr #3 │ │ │ │ - addseq r3, pc, ip, ror r1 @ │ │ │ │ - addseq r3, pc, r4, asr r1 @ │ │ │ │ - addseq r3, pc, ip, lsr #2 │ │ │ │ + addseq r1, pc, ip, lsl #29 │ │ │ │ + addseq r1, pc, ip, lsl #23 │ │ │ │ + @ instruction: 0x009f1af8 │ │ │ │ + addseq r1, pc, r0, lsr #28 │ │ │ │ + addseq r2, pc, r0, lsr #21 │ │ │ │ + @ instruction: 0x009f2ab4 │ │ │ │ + addseq r2, pc, ip, lsl #21 │ │ │ │ + addseq r2, pc, ip, asr sl @ │ │ │ │ + addseq r3, pc, r0, lsr #4 │ │ │ │ + @ instruction: 0x009f31f4 │ │ │ │ + addseq r3, pc, r8, asr #3 │ │ │ │ + addseq r3, pc, r0, lsr #3 │ │ │ │ + addseq r3, pc, r8, ror r1 @ │ │ │ │ + addseq r3, pc, r0, asr r1 @ │ │ │ │ + addseq r3, pc, r8, lsr #2 │ │ │ │ + @ instruction: 0x009f16f4 │ │ │ │ @ instruction: 0x009f16f8 │ │ │ │ - @ instruction: 0x009f16fc │ │ │ │ - @ instruction: 0x009f16f0 │ │ │ │ - addseq r1, pc, r0, lsr #13 │ │ │ │ + addseq r1, pc, ip, ror #13 │ │ │ │ umullseq r1, pc, ip, r6 @ │ │ │ │ - adceq sp, r1, ip, lsr r2 │ │ │ │ - adceq r8, r0, r4, asr r3 │ │ │ │ - addseq r3, pc, ip, ror r0 @ │ │ │ │ - addseq r1, pc, r0, lsr #12 │ │ │ │ - adceq sp, r1, r8, asr #3 │ │ │ │ - addseq r3, pc, r4, lsr #1 │ │ │ │ + umullseq r1, pc, r8, r6 @ │ │ │ │ + adceq sp, r1, r8, lsr r2 │ │ │ │ + adceq r8, r0, r0, asr r3 │ │ │ │ addseq r3, pc, r8, ror r0 @ │ │ │ │ - addseq r3, pc, ip, asr #32 │ │ │ │ - addseq r3, pc, r0, lsr #32 │ │ │ │ - umullseq r1, pc, ip, r5 @ │ │ │ │ - addseq r1, pc, r8, ror r5 @ │ │ │ │ - addseq r1, pc, r8, asr r5 @ │ │ │ │ - addseq r1, pc, r8, lsr r5 @ │ │ │ │ - adceq sp, r1, r0, ror #1 │ │ │ │ + addseq r1, pc, ip, lsl r6 @ │ │ │ │ + adceq sp, r1, r4, asr #3 │ │ │ │ + addseq r3, pc, r0, lsr #1 │ │ │ │ + addseq r3, pc, r4, ror r0 @ │ │ │ │ + addseq r3, pc, r8, asr #32 │ │ │ │ + addseq r3, pc, ip, lsl r0 @ │ │ │ │ + umullseq r1, pc, r8, r5 @ │ │ │ │ + addseq r1, pc, r4, ror r5 @ │ │ │ │ + addseq r1, pc, r4, asr r5 @ │ │ │ │ + addseq r1, pc, r4, lsr r5 @ │ │ │ │ ldrdeq sp, [r1], ip @ │ │ │ │ - strdeq r8, [r0], r4 @ │ │ │ │ - addseq r2, pc, ip, lsl pc @ │ │ │ │ - addseq r9, sp, r8, lsl #11 │ │ │ │ + ldrdeq sp, [r1], r8 @ │ │ │ │ + strdeq r8, [r0], r0 @ │ │ │ │ + addseq r2, pc, r8, lsl pc @ │ │ │ │ + addseq r9, sp, r4, lsl #11 │ │ │ │ andeq r1, r0, r1, lsl #22 │ │ │ │ - addseq r6, ip, r4, lsl r8 │ │ │ │ - addseq r0, lr, r8, asr #12 │ │ │ │ - addseq r1, pc, r8, lsr sl @ │ │ │ │ - addseq r0, lr, r0, lsr #12 │ │ │ │ - addseq r0, lr, r8, lsl #12 │ │ │ │ - @ instruction: 0x009f38d0 │ │ │ │ - addseq r3, pc, r0, asr #17 │ │ │ │ - @ instruction: 0x009f38fc │ │ │ │ - addseq r3, pc, ip, ror #17 │ │ │ │ - addseq r3, pc, r0, lsr #18 │ │ │ │ - adceq sp, pc, r4, lsr #31 │ │ │ │ - addseq r6, ip, ip, asr #13 │ │ │ │ - addseq r3, pc, r4, lsl #19 │ │ │ │ - addseq r3, pc, r8, ror r9 @ │ │ │ │ - addseq r3, pc, ip, ror #18 │ │ │ │ - addseq r9, sp, r8, ror r4 │ │ │ │ - addseq r3, pc, ip, asr #18 │ │ │ │ - adceq sp, pc, r4, lsl #30 │ │ │ │ - @ instruction: 0x009d9ab0 │ │ │ │ - addseq r2, pc, r8, lsr r1 @ │ │ │ │ - addseq r2, pc, r8, lsl #2 │ │ │ │ - ldrsbeq r2, [pc], r8 │ │ │ │ - addseq r2, pc, ip, lsr #1 │ │ │ │ - addseq r2, pc, r8, asr #12 │ │ │ │ - addseq r2, pc, r4, asr #1 │ │ │ │ - addseq r2, pc, ip, asr #32 │ │ │ │ - addseq r2, pc, r4, lsr #32 │ │ │ │ - addseq r2, pc, r0 │ │ │ │ - @ instruction: 0x009f1fd4 │ │ │ │ - addseq r1, pc, r8, lsr #31 │ │ │ │ - addseq r9, sp, r4, ror r9 │ │ │ │ + addseq r6, ip, r0, lsl r8 │ │ │ │ + addseq r0, lr, r4, asr #12 │ │ │ │ + addseq r1, pc, r4, lsr sl @ │ │ │ │ + addseq r0, lr, ip, lsl r6 │ │ │ │ + addseq r0, lr, r4, lsl #12 │ │ │ │ + addseq r3, pc, ip, asr #17 │ │ │ │ + @ instruction: 0x009f38bc │ │ │ │ + @ instruction: 0x009f38f8 │ │ │ │ + addseq r3, pc, r8, ror #17 │ │ │ │ + addseq r3, pc, ip, lsl r9 @ │ │ │ │ + adceq sp, pc, r0, lsr #31 │ │ │ │ + addseq r6, ip, r8, asr #13 │ │ │ │ + addseq r3, pc, r0, lsl #19 │ │ │ │ + addseq r3, pc, r4, ror r9 @ │ │ │ │ + addseq r3, pc, r8, ror #18 │ │ │ │ + addseq r9, sp, r4, ror r4 │ │ │ │ + addseq r3, pc, r8, asr #18 │ │ │ │ + adceq sp, pc, r0, lsl #30 │ │ │ │ + addseq r9, sp, ip, lsr #21 │ │ │ │ + addseq r2, pc, r4, lsr r1 @ │ │ │ │ + addseq r2, pc, r4, lsl #2 │ │ │ │ + ldrsbeq r2, [pc], r4 │ │ │ │ + addseq r2, pc, r8, lsr #1 │ │ │ │ + addseq r2, pc, r4, asr #12 │ │ │ │ + addseq r2, pc, r0, asr #1 │ │ │ │ + addseq r2, pc, r8, asr #32 │ │ │ │ + addseq r2, pc, r0, lsr #32 │ │ │ │ + @ instruction: 0x009f1ffc │ │ │ │ + @ instruction: 0x009f1fd0 │ │ │ │ + addseq r1, pc, r4, lsr #31 │ │ │ │ + addseq r9, sp, r0, ror r9 │ │ │ │ + addseq r1, pc, r0, ror #30 │ │ │ │ + addseq r1, pc, r8, lsr pc @ │ │ │ │ + addseq r2, pc, ip, lsr #14 │ │ │ │ + addseq r2, pc, r4, lsl #14 │ │ │ │ + @ instruction: 0x009f26d8 │ │ │ │ + @ instruction: 0x009f21f4 │ │ │ │ + addseq r2, pc, r8, asr #3 │ │ │ │ + addseq r2, pc, r0, lsr #3 │ │ │ │ + @ instruction: 0x009f21d8 │ │ │ │ + addseq r1, pc, r0, asr sp @ │ │ │ │ + addseq r1, pc, r4, lsr #26 │ │ │ │ + @ instruction: 0x009f1cf8 │ │ │ │ + addseq r1, pc, ip, asr #25 │ │ │ │ + addseq r1, pc, r4, lsr #25 │ │ │ │ + addseq r1, pc, ip, ror ip @ │ │ │ │ + @ instruction: 0x009f1cbc │ │ │ │ + addseq r2, pc, r0, lsr #32 │ │ │ │ + @ instruction: 0x009f1ff0 │ │ │ │ + addseq r1, pc, r4, asr #31 │ │ │ │ + umullseq r1, pc, r4, pc @ │ │ │ │ addseq r1, pc, r4, ror #30 │ │ │ │ - addseq r1, pc, ip, lsr pc @ │ │ │ │ - addseq r2, pc, r0, lsr r7 @ │ │ │ │ - addseq r2, pc, r8, lsl #14 │ │ │ │ - @ instruction: 0x009f26dc │ │ │ │ - @ instruction: 0x009f21f8 │ │ │ │ - addseq r2, pc, ip, asr #3 │ │ │ │ - addseq r2, pc, r4, lsr #3 │ │ │ │ - @ instruction: 0x009f21dc │ │ │ │ - addseq r1, pc, r4, asr sp @ │ │ │ │ - addseq r1, pc, r8, lsr #26 │ │ │ │ - @ instruction: 0x009f1cfc │ │ │ │ - @ instruction: 0x009f1cd0 │ │ │ │ - addseq r1, pc, r8, lsr #25 │ │ │ │ - addseq r1, pc, r0, lsl #25 │ │ │ │ - addseq r1, pc, r0, asr #25 │ │ │ │ - addseq r2, pc, r4, lsr #32 │ │ │ │ - @ instruction: 0x009f1ff4 │ │ │ │ - addseq r1, pc, r8, asr #31 │ │ │ │ - umullseq r1, pc, r8, pc @ │ │ │ │ - addseq r1, pc, r8, ror #30 │ │ │ │ - addseq r1, pc, ip, lsl #30 │ │ │ │ - @ instruction: 0x009f1edc │ │ │ │ - @ instruction: 0x009f1eb0 │ │ │ │ - addseq r1, pc, r0, lsl #29 │ │ │ │ - addseq r1, pc, r4, asr lr @ │ │ │ │ - addseq r1, pc, r4, lsr #28 │ │ │ │ - @ instruction: 0x009f1df8 │ │ │ │ - addseq r1, pc, ip, lsr #27 │ │ │ │ - addseq r1, pc, r8, asr #29 │ │ │ │ - umullseq r1, pc, r0, sp @ │ │ │ │ - addseq r1, pc, r4, ror #26 │ │ │ │ - addseq r1, pc, r0, lsl #28 │ │ │ │ - @ instruction: 0x009f1dd0 │ │ │ │ - addseq r5, ip, r0, lsr ip │ │ │ │ - addseq r1, pc, ip, ror #6 │ │ │ │ - addseq r1, pc, r0, asr #6 │ │ │ │ - addseq r2, pc, r8, lsr sl @ │ │ │ │ - addseq r2, pc, r4, lsl #29 │ │ │ │ - addseq r2, pc, ip, asr lr @ │ │ │ │ - @ instruction: 0x009f2df8 │ │ │ │ - addseq r2, pc, r4, asr #27 │ │ │ │ - addseq r2, pc, ip, lsl #28 │ │ │ │ - addseq r2, pc, r4, asr #27 │ │ │ │ + addseq r1, pc, r8, lsl #30 │ │ │ │ + @ instruction: 0x009f1ed8 │ │ │ │ + addseq r1, pc, ip, lsr #29 │ │ │ │ + addseq r1, pc, ip, ror lr @ │ │ │ │ + addseq r1, pc, r0, asr lr @ │ │ │ │ + addseq r1, pc, r0, lsr #28 │ │ │ │ + @ instruction: 0x009f1df4 │ │ │ │ + addseq r1, pc, r8, lsr #27 │ │ │ │ + addseq r1, pc, r4, asr #29 │ │ │ │ + addseq r1, pc, ip, lsl #27 │ │ │ │ + addseq r1, pc, r0, ror #26 │ │ │ │ + @ instruction: 0x009f1dfc │ │ │ │ + addseq r1, pc, ip, asr #27 │ │ │ │ + addseq r5, ip, ip, lsr #24 │ │ │ │ + addseq r1, pc, r8, ror #6 │ │ │ │ + addseq r1, pc, ip, lsr r3 @ │ │ │ │ + addseq r2, pc, r4, lsr sl @ │ │ │ │ + addseq r2, pc, r0, lsl #29 │ │ │ │ + addseq r2, pc, r8, asr lr @ │ │ │ │ + @ instruction: 0x009f2df4 │ │ │ │ + addseq r2, pc, r0, asr #27 │ │ │ │ + addseq r2, pc, r8, lsl #28 │ │ │ │ addseq r2, pc, r0, asr #27 │ │ │ │ @ instruction: 0x009f2dbc │ │ │ │ - addseq r2, pc, ip, lsr sp @ │ │ │ │ - addseq r2, pc, r4, lsl sp @ │ │ │ │ - adceq ip, r1, r4, lsr #17 │ │ │ │ - @ instruction: 0x009f11f4 │ │ │ │ - addseq r1, pc, ip, asr #3 │ │ │ │ - addseq r1, pc, r0, lsr #3 │ │ │ │ - addseq r1, pc, ip, ror r1 @ │ │ │ │ - addseq r1, pc, r8, asr r1 @ │ │ │ │ - addseq r1, pc, r4, lsr r1 @ │ │ │ │ - addseq r1, pc, r0, lsl r1 @ │ │ │ │ - addseq r1, pc, ip, lsl r1 @ │ │ │ │ - addseq r2, pc, r0, ror #17 │ │ │ │ - @ instruction: 0x009f28b4 │ │ │ │ - addseq r2, pc, r4, lsl #18 │ │ │ │ - @ instruction: 0x009f28d4 │ │ │ │ - addseq r2, pc, r4, lsr #17 │ │ │ │ - addseq r2, pc, ip, ror #16 │ │ │ │ - addseq r2, pc, r0, ror #18 │ │ │ │ - addseq r2, pc, ip, lsr #18 │ │ │ │ - @ instruction: 0x009f28f8 │ │ │ │ - addseq r2, pc, r0, asr #17 │ │ │ │ - umullseq r2, pc, r0, r8 @ │ │ │ │ - addseq r2, pc, r4, asr r8 @ │ │ │ │ - addseq r2, pc, r0, lsr #16 │ │ │ │ - addseq r2, pc, ip, ror #15 │ │ │ │ - addseq r2, pc, r0, lsr #17 │ │ │ │ - umullseq r1, pc, r4, r3 @ │ │ │ │ - addseq r2, pc, r0, lsr r1 @ │ │ │ │ - addseq r2, pc, r4, lsr #2 │ │ │ │ - addseq r2, pc, ip, lsl r1 @ │ │ │ │ - ldrsbeq r2, [pc], r8 │ │ │ │ - ldrsheq r2, [pc], r8 │ │ │ │ - ldrsbeq r2, [pc], r4 │ │ │ │ - umullseq r1, pc, r4, r2 @ │ │ │ │ - addseq r1, pc, r8, ror #4 │ │ │ │ - addseq r1, pc, ip, lsr r2 @ │ │ │ │ - addseq r1, pc, r4, lsl r2 @ │ │ │ │ + @ instruction: 0x009f2db8 │ │ │ │ + addseq r2, pc, r8, lsr sp @ │ │ │ │ + addseq r2, pc, r0, lsl sp @ │ │ │ │ + adceq ip, r1, r0, lsr #17 │ │ │ │ @ instruction: 0x009f11f0 │ │ │ │ - addseq r1, pc, ip, asr #3 │ │ │ │ - addseq r1, pc, ip, lsr #3 │ │ │ │ - addseq r1, pc, r4, lsl #3 │ │ │ │ - addseq r1, pc, ip, asr r1 @ │ │ │ │ - addseq r8, sp, ip, lsr #22 │ │ │ │ - addseq r1, pc, r0, lsr #2 │ │ │ │ - ldrsheq r1, [pc], ip │ │ │ │ - @ instruction: 0x009d8ad0 │ │ │ │ - @ instruction: 0x009d8ab0 │ │ │ │ - addseq r2, pc, r4, ror #13 │ │ │ │ - addseq r2, pc, r0, asr #13 │ │ │ │ - umullseq r2, pc, r4, r6 @ │ │ │ │ - addseq r2, pc, r8, ror #12 │ │ │ │ - addseq r2, pc, r0, asr #12 │ │ │ │ - addseq r1, pc, r0, lsr r8 @ │ │ │ │ - addseq r2, pc, r0, lsl #12 │ │ │ │ - @ instruction: 0x009f25dc │ │ │ │ - addseq r1, pc, r4, asr #10 │ │ │ │ - @ instruction: 0x009d88dc │ │ │ │ - addseq r2, pc, r0, lsl #11 │ │ │ │ - addseq r2, pc, r4, asr r5 @ │ │ │ │ - addseq r2, pc, r0, lsr r5 @ │ │ │ │ - addseq r2, pc, r4, lsl #10 │ │ │ │ - umullseq r8, sp, r8, r7 │ │ │ │ - addseq r2, pc, r4, asr #9 │ │ │ │ - addseq r1, pc, r8, ror #17 │ │ │ │ + addseq r1, pc, r8, asr #3 │ │ │ │ + umullseq r1, pc, ip, r1 @ │ │ │ │ + addseq r1, pc, r8, ror r1 @ │ │ │ │ + addseq r1, pc, r4, asr r1 @ │ │ │ │ + addseq r1, pc, r0, lsr r1 @ │ │ │ │ + addseq r1, pc, ip, lsl #2 │ │ │ │ + addseq r1, pc, r8, lsl r1 @ │ │ │ │ + @ instruction: 0x009f28dc │ │ │ │ + @ instruction: 0x009f28b0 │ │ │ │ + addseq r2, pc, r0, lsl #18 │ │ │ │ + @ instruction: 0x009f28d0 │ │ │ │ + addseq r2, pc, r0, lsr #17 │ │ │ │ + addseq r2, pc, r8, ror #16 │ │ │ │ + addseq r2, pc, ip, asr r9 @ │ │ │ │ + addseq r2, pc, r8, lsr #18 │ │ │ │ + @ instruction: 0x009f28f4 │ │ │ │ + @ instruction: 0x009f28bc │ │ │ │ + addseq r2, pc, ip, lsl #17 │ │ │ │ + addseq r2, pc, r0, asr r8 @ │ │ │ │ addseq r2, pc, ip, lsl r8 @ │ │ │ │ - addseq r2, pc, r4, lsl r8 @ │ │ │ │ - addseq r2, pc, r8, lsl r8 @ │ │ │ │ - addseq r0, pc, ip, lsr r6 @ │ │ │ │ - @ instruction: 0x009f27f4 │ │ │ │ - addseq r2, pc, r0, ror #15 │ │ │ │ - @ instruction: 0x009f18b0 │ │ │ │ - addseq r1, pc, r8, ror r8 @ │ │ │ │ - addseq r2, pc, r0, lsr #13 │ │ │ │ - addseq r1, pc, r8, lsr #16 │ │ │ │ - addseq r2, pc, r0, ror #12 │ │ │ │ - addseq r1, pc, r8, asr #15 │ │ │ │ - addseq r1, pc, r0, lsr #15 │ │ │ │ - @ instruction: 0x009f25d0 │ │ │ │ - addseq r1, pc, r4, lsr #14 │ │ │ │ - addseq r1, pc, r8, ror r8 @ │ │ │ │ - @ instruction: 0x009f16d8 │ │ │ │ - addseq r1, pc, r4, lsr r8 @ │ │ │ │ - umullseq r1, pc, r0, r6 @ │ │ │ │ - adceq ip, r1, r4 │ │ │ │ - addseq r5, ip, r8, lsl r2 │ │ │ │ - addseq r2, pc, r8, lsr #11 │ │ │ │ + addseq r2, pc, r8, ror #15 │ │ │ │ + umullseq r2, pc, ip, r8 @ │ │ │ │ + umullseq r1, pc, r0, r3 @ │ │ │ │ + addseq r2, pc, ip, lsr #2 │ │ │ │ + addseq r2, pc, r0, lsr #2 │ │ │ │ + addseq r2, pc, r8, lsl r1 @ │ │ │ │ + ldrsbeq r2, [pc], r4 │ │ │ │ + ldrsheq r2, [pc], r4 │ │ │ │ + ldrsbeq r2, [pc], r0 │ │ │ │ + umullseq r1, pc, r0, r2 @ │ │ │ │ + addseq r1, pc, r4, ror #4 │ │ │ │ + addseq r1, pc, r8, lsr r2 @ │ │ │ │ + addseq r1, pc, r0, lsl r2 @ │ │ │ │ + addseq r1, pc, ip, ror #3 │ │ │ │ + addseq r1, pc, r8, asr #3 │ │ │ │ + addseq r1, pc, r8, lsr #3 │ │ │ │ + addseq r1, pc, r0, lsl #3 │ │ │ │ + addseq r1, pc, r8, asr r1 @ │ │ │ │ + addseq r8, sp, r8, lsr #22 │ │ │ │ + addseq r1, pc, ip, lsl r1 @ │ │ │ │ + ldrsheq r1, [pc], r8 │ │ │ │ + addseq r8, sp, ip, asr #21 │ │ │ │ + addseq r8, sp, ip, lsr #21 │ │ │ │ + addseq r2, pc, r0, ror #13 │ │ │ │ + @ instruction: 0x009f26bc │ │ │ │ + umullseq r2, pc, r0, r6 @ │ │ │ │ + addseq r2, pc, r4, ror #12 │ │ │ │ + addseq r2, pc, ip, lsr r6 @ │ │ │ │ + addseq r1, pc, ip, lsr #16 │ │ │ │ + @ instruction: 0x009f25fc │ │ │ │ + @ instruction: 0x009f25d8 │ │ │ │ + addseq r1, pc, r0, asr #10 │ │ │ │ + @ instruction: 0x009d88d8 │ │ │ │ addseq r2, pc, ip, ror r5 @ │ │ │ │ - umullseq r1, pc, r0, r7 @ │ │ │ │ - addseq r1, pc, r8, lsr #13 │ │ │ │ - addseq r1, pc, r0, lsr r7 @ │ │ │ │ - addseq r2, pc, ip, lsl #10 │ │ │ │ - addseq r1, pc, r8, ror #13 │ │ │ │ - addseq r2, pc, ip, asr #9 │ │ │ │ - addseq r2, pc, ip, lsl r5 @ │ │ │ │ - @ instruction: 0x009f15b0 │ │ │ │ - addseq r2, pc, ip, asr #8 │ │ │ │ - @ instruction: 0x009f24bc │ │ │ │ - addseq r1, pc, r8, ror r5 @ │ │ │ │ + addseq r2, pc, r0, asr r5 @ │ │ │ │ + addseq r2, pc, ip, lsr #10 │ │ │ │ + addseq r2, pc, r0, lsl #10 │ │ │ │ + umullseq r8, sp, r4, r7 │ │ │ │ + addseq r2, pc, r0, asr #9 │ │ │ │ + addseq r1, pc, r4, ror #17 │ │ │ │ + addseq r2, pc, r8, lsl r8 @ │ │ │ │ + addseq r2, pc, r0, lsl r8 @ │ │ │ │ + addseq r2, pc, r4, lsl r8 @ │ │ │ │ + addseq r0, pc, r8, lsr r6 @ │ │ │ │ + @ instruction: 0x009f27f0 │ │ │ │ + @ instruction: 0x009f27dc │ │ │ │ + addseq r1, pc, ip, lsr #17 │ │ │ │ + addseq r1, pc, r4, ror r8 @ │ │ │ │ + umullseq r2, pc, ip, r6 @ │ │ │ │ + addseq r1, pc, r4, lsr #16 │ │ │ │ + addseq r2, pc, ip, asr r6 @ │ │ │ │ + addseq r1, pc, r4, asr #15 │ │ │ │ + umullseq r1, pc, ip, r7 @ │ │ │ │ + addseq r2, pc, ip, asr #11 │ │ │ │ + addseq r1, pc, r0, lsr #14 │ │ │ │ + addseq r1, pc, r4, ror r8 @ │ │ │ │ + @ instruction: 0x009f16d4 │ │ │ │ + addseq r1, pc, r0, lsr r8 @ │ │ │ │ + addseq r1, pc, ip, lsl #13 │ │ │ │ + adceq ip, r1, r0 │ │ │ │ + addseq r5, ip, r4, lsl r2 │ │ │ │ + addseq r2, pc, r4, lsr #11 │ │ │ │ + addseq r2, pc, r8, ror r5 @ │ │ │ │ + addseq r1, pc, ip, lsl #15 │ │ │ │ + addseq r1, pc, r4, lsr #13 │ │ │ │ + addseq r1, pc, ip, lsr #14 │ │ │ │ + addseq r2, pc, r8, lsl #10 │ │ │ │ + addseq r1, pc, r4, ror #13 │ │ │ │ + addseq r2, pc, r8, asr #9 │ │ │ │ + addseq r2, pc, r8, lsl r5 @ │ │ │ │ + addseq r1, pc, ip, lsr #11 │ │ │ │ + addseq r2, pc, r8, asr #8 │ │ │ │ + @ instruction: 0x009f24b8 │ │ │ │ + addseq r1, pc, r4, ror r5 @ │ │ │ │ andeq r3, r0, ip, lsr lr │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ andeq r1, r0, ip, asr #2 │ │ │ │ - adceq ip, pc, r0, asr #18 │ │ │ │ + adceq ip, pc, ip, lsr r9 @ │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - addseq r0, pc, ip, ror r7 @ │ │ │ │ - addseq r0, pc, r0, asr r2 @ │ │ │ │ - addseq r0, pc, r0, ror r7 @ │ │ │ │ - addseq r0, pc, r4, asr r8 @ │ │ │ │ - addseq r0, pc, r4, ror #3 │ │ │ │ - ldr r2, [pc, #-604] @ 37df68 │ │ │ │ + addseq r0, pc, r8, ror r7 @ │ │ │ │ + addseq r0, pc, ip, asr #4 │ │ │ │ + addseq r0, pc, ip, ror #14 │ │ │ │ + addseq r0, pc, r0, asr r8 @ │ │ │ │ + addseq r0, pc, r0, ror #3 │ │ │ │ + ldr r2, [pc, #-604] @ 37df8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-628] @ 37df6c │ │ │ │ + ldr r2, [pc, #-628] @ 37df90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-652] @ 37df70 │ │ │ │ + ldr r2, [pc, #-652] @ 37df94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-676] @ 37df74 │ │ │ │ + ldr r2, [pc, #-676] @ 37df98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-700] @ 37df78 │ │ │ │ + ldr r2, [pc, #-700] @ 37df9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-724] @ 37df7c │ │ │ │ + ldr r2, [pc, #-724] @ 37dfa0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-748] @ 37df80 │ │ │ │ + ldr r2, [pc, #-748] @ 37dfa4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-772] @ 37df84 │ │ │ │ + ldr r2, [pc, #-772] @ 37dfa8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-796] @ 37df88 │ │ │ │ + ldr r2, [pc, #-796] @ 37dfac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-820] @ 37df8c │ │ │ │ + ldr r2, [pc, #-820] @ 37dfb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-844] @ 37df90 │ │ │ │ + ldr r2, [pc, #-844] @ 37dfb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-868] @ 37df94 │ │ │ │ + ldr r2, [pc, #-868] @ 37dfb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-892] @ 37df98 │ │ │ │ + ldr r2, [pc, #-892] @ 37dfbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-916] @ 37df9c │ │ │ │ + ldr r2, [pc, #-916] @ 37dfc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-940] @ 37dfa0 │ │ │ │ + ldr r2, [pc, #-940] @ 37dfc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-964] @ 37dfa4 │ │ │ │ + ldr r2, [pc, #-964] @ 37dfc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-988] @ 37dfa8 │ │ │ │ + ldr r2, [pc, #-988] @ 37dfcc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1012] @ 37dfac │ │ │ │ + ldr r2, [pc, #-1012] @ 37dfd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1036] @ 37dfb0 │ │ │ │ + ldr r2, [pc, #-1036] @ 37dfd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1060] @ 37dfb4 │ │ │ │ + ldr r2, [pc, #-1060] @ 37dfd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1084] @ 37dfb8 │ │ │ │ + ldr r2, [pc, #-1084] @ 37dfdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1108] @ 37dfbc │ │ │ │ + ldr r2, [pc, #-1108] @ 37dfe0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1132] @ 37dfc0 │ │ │ │ + ldr r2, [pc, #-1132] @ 37dfe4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1156] @ 37dfc4 │ │ │ │ + ldr r2, [pc, #-1156] @ 37dfe8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1180] @ 37dfc8 │ │ │ │ + ldr r2, [pc, #-1180] @ 37dfec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1204] @ 37dfcc │ │ │ │ + ldr r2, [pc, #-1204] @ 37dff0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1228] @ 37dfd0 │ │ │ │ + ldr r2, [pc, #-1228] @ 37dff4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1252] @ 37dfd4 │ │ │ │ + ldr r2, [pc, #-1252] @ 37dff8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1276] @ 37dfd8 │ │ │ │ + ldr r2, [pc, #-1276] @ 37dffc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1300] @ 37dfdc │ │ │ │ + ldr r2, [pc, #-1300] @ 37e000 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1328] @ 37dfe0 │ │ │ │ + ldr r2, [pc, #-1328] @ 37e004 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1352] @ 37dfe4 │ │ │ │ + ldr r2, [pc, #-1352] @ 37e008 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1376] @ 37dfe8 │ │ │ │ + ldr r2, [pc, #-1376] @ 37e00c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37da64 │ │ │ │ - ldr r2, [pc, #-1396] @ 37dfec │ │ │ │ + b 37da88 │ │ │ │ + ldr r2, [pc, #-1396] @ 37e010 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37da64 │ │ │ │ - ldr r2, [pc, #-1416] @ 37dff0 │ │ │ │ + b 37da88 │ │ │ │ + ldr r2, [pc, #-1416] @ 37e014 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37da64 │ │ │ │ - ldr r2, [pc, #-1436] @ 37dff4 │ │ │ │ + b 37da88 │ │ │ │ + ldr r2, [pc, #-1436] @ 37e018 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37da64 │ │ │ │ - ldr r2, [pc, #-1456] @ 37dff8 │ │ │ │ + b 37da88 │ │ │ │ + ldr r2, [pc, #-1456] @ 37e01c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37da64 │ │ │ │ - ldr r2, [pc, #-1476] @ 37dffc │ │ │ │ + b 37da88 │ │ │ │ + ldr r2, [pc, #-1476] @ 37e020 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37da64 │ │ │ │ - ldr r2, [pc, #-1496] @ 37e000 │ │ │ │ + b 37da88 │ │ │ │ + ldr r2, [pc, #-1496] @ 37e024 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37da64 │ │ │ │ - ldr r2, [pc, #-1516] @ 37e004 │ │ │ │ + b 37da88 │ │ │ │ + ldr r2, [pc, #-1516] @ 37e028 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37da64 │ │ │ │ - ldr r2, [pc, #-1536] @ 37e008 │ │ │ │ + b 37da88 │ │ │ │ + ldr r2, [pc, #-1536] @ 37e02c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37da64 │ │ │ │ - ldr r2, [pc, #-1556] @ 37e00c │ │ │ │ + b 37da88 │ │ │ │ + ldr r2, [pc, #-1556] @ 37e030 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37da64 │ │ │ │ - ldr r2, [pc, #-1576] @ 37e010 │ │ │ │ + b 37da88 │ │ │ │ + ldr r2, [pc, #-1576] @ 37e034 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37da64 │ │ │ │ - ldr r2, [pc, #-1596] @ 37e014 │ │ │ │ + b 37da88 │ │ │ │ + ldr r2, [pc, #-1596] @ 37e038 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37da64 │ │ │ │ - ldr r2, [pc, #-1616] @ 37e018 │ │ │ │ + b 37da88 │ │ │ │ + ldr r2, [pc, #-1616] @ 37e03c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1640] @ 37e01c │ │ │ │ + ldr r2, [pc, #-1640] @ 37e040 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1664] @ 37e020 │ │ │ │ + ldr r2, [pc, #-1664] @ 37e044 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1688] @ 37e024 │ │ │ │ + ldr r2, [pc, #-1688] @ 37e048 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1712] @ 37e028 │ │ │ │ + ldr r2, [pc, #-1712] @ 37e04c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1736] @ 37e02c │ │ │ │ + ldr r2, [pc, #-1736] @ 37e050 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1760] @ 37e030 │ │ │ │ + ldr r2, [pc, #-1760] @ 37e054 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1784] @ 37e034 │ │ │ │ + ldr r2, [pc, #-1784] @ 37e058 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1808] @ 37e038 │ │ │ │ + ldr r2, [pc, #-1808] @ 37e05c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1832] @ 37e03c │ │ │ │ + ldr r2, [pc, #-1832] @ 37e060 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1856] @ 37e040 │ │ │ │ + ldr r2, [pc, #-1856] @ 37e064 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1880] @ 37e044 │ │ │ │ + ldr r2, [pc, #-1880] @ 37e068 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1904] @ 37e048 │ │ │ │ + ldr r2, [pc, #-1904] @ 37e06c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1928] @ 37e04c │ │ │ │ + ldr r2, [pc, #-1928] @ 37e070 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1952] @ 37e050 │ │ │ │ + ldr r2, [pc, #-1952] @ 37e074 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1976] @ 37e054 │ │ │ │ + ldr r2, [pc, #-1976] @ 37e078 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2000] @ 37e058 │ │ │ │ + ldr r2, [pc, #-2000] @ 37e07c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2024] @ 37e05c │ │ │ │ + ldr r2, [pc, #-2024] @ 37e080 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2048] @ 37e060 │ │ │ │ + ldr r2, [pc, #-2048] @ 37e084 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2072] @ 37e064 │ │ │ │ + ldr r2, [pc, #-2072] @ 37e088 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2096] @ 37e068 │ │ │ │ + ldr r2, [pc, #-2096] @ 37e08c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2120] @ 37e06c │ │ │ │ + ldr r2, [pc, #-2120] @ 37e090 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2144] @ 37e070 │ │ │ │ + ldr r2, [pc, #-2144] @ 37e094 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2168] @ 37e074 │ │ │ │ + ldr r2, [pc, #-2168] @ 37e098 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2184] @ 37e078 │ │ │ │ + ldr r2, [pc, #-2184] @ 37e09c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 385c08 │ │ │ │ - ldr r2, [pc, #-2212] @ 37e07c │ │ │ │ + bne 385c2c │ │ │ │ + ldr r2, [pc, #-2212] @ 37e0a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2228] @ 37e080 │ │ │ │ + ldr r2, [pc, #-2228] @ 37e0a4 │ │ │ │ lsr r8, r5, #26 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 385f30 │ │ │ │ + beq 385f54 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 385f64 │ │ │ │ + beq 385f88 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 385f48 │ │ │ │ - ldr r2, [pc, #-2280] @ 37e084 │ │ │ │ + bne 385f6c │ │ │ │ + ldr r2, [pc, #-2280] @ 37e0a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2296] @ 37e088 │ │ │ │ + ldr r2, [pc, #-2296] @ 37e0ac │ │ │ │ lsr r5, r5, #29 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 386484 │ │ │ │ + beq 3864a8 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 386468 │ │ │ │ + beq 38648c │ │ │ │ cmp r5, #1 │ │ │ │ - beq 386270 │ │ │ │ - ldr r2, [pc, #-2348] @ 37e08c │ │ │ │ + beq 386294 │ │ │ │ + ldr r2, [pc, #-2348] @ 37e0b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2372] @ 37e090 │ │ │ │ + ldr r2, [pc, #-2372] @ 37e0b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8f8 │ │ │ │ - ldr r2, [pc, #-2392] @ 37e094 │ │ │ │ + b 37e91c │ │ │ │ + ldr r2, [pc, #-2392] @ 37e0b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8f8 │ │ │ │ - ldr r2, [pc, #-2412] @ 37e098 │ │ │ │ + b 37e91c │ │ │ │ + ldr r2, [pc, #-2412] @ 37e0bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8f8 │ │ │ │ - ldr r2, [pc, #-2432] @ 37e09c │ │ │ │ + b 37e91c │ │ │ │ + ldr r2, [pc, #-2432] @ 37e0c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8f8 │ │ │ │ - ldr r2, [pc, #-2452] @ 37e0a0 │ │ │ │ + b 37e91c │ │ │ │ + ldr r2, [pc, #-2452] @ 37e0c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8f8 │ │ │ │ - ldr r2, [pc, #-2472] @ 37e0a4 │ │ │ │ + b 37e91c │ │ │ │ + ldr r2, [pc, #-2472] @ 37e0c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8f8 │ │ │ │ - ldr r2, [pc, #-2492] @ 37e0a8 │ │ │ │ + b 37e91c │ │ │ │ + ldr r2, [pc, #-2492] @ 37e0cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8f8 │ │ │ │ - ldr r2, [pc, #-2512] @ 37e0ac │ │ │ │ + b 37e91c │ │ │ │ + ldr r2, [pc, #-2512] @ 37e0d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8f8 │ │ │ │ - ldr r2, [pc, #-2532] @ 37e0b0 │ │ │ │ + b 37e91c │ │ │ │ + ldr r2, [pc, #-2532] @ 37e0d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8f8 │ │ │ │ - ldr r2, [pc, #-2552] @ 37e0b4 │ │ │ │ + b 37e91c │ │ │ │ + ldr r2, [pc, #-2552] @ 37e0d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8f8 │ │ │ │ - ldr r2, [pc, #-2572] @ 37e0b8 │ │ │ │ + b 37e91c │ │ │ │ + ldr r2, [pc, #-2572] @ 37e0dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8f8 │ │ │ │ - ldr r2, [pc, #-2592] @ 37e0bc │ │ │ │ + b 37e91c │ │ │ │ + ldr r2, [pc, #-2592] @ 37e0e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8f8 │ │ │ │ - ldr r2, [pc, #-2612] @ 37e0c0 │ │ │ │ + b 37e91c │ │ │ │ + ldr r2, [pc, #-2612] @ 37e0e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8f8 │ │ │ │ - ldr r2, [pc, #-2632] @ 37e0c4 │ │ │ │ + b 37e91c │ │ │ │ + ldr r2, [pc, #-2632] @ 37e0e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8f8 │ │ │ │ - ldr r2, [pc, #-2652] @ 37e0c8 │ │ │ │ + b 37e91c │ │ │ │ + ldr r2, [pc, #-2652] @ 37e0ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2676] @ 37e0cc │ │ │ │ + ldr r2, [pc, #-2676] @ 37e0f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2700] @ 37e0d0 │ │ │ │ + ldr r2, [pc, #-2700] @ 37e0f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2724] @ 37e0d4 │ │ │ │ + ldr r2, [pc, #-2724] @ 37e0f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2748] @ 37e0d8 │ │ │ │ + ldr r2, [pc, #-2748] @ 37e0fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2772] @ 37e0dc │ │ │ │ + ldr r2, [pc, #-2772] @ 37e100 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2796] @ 37e0e0 │ │ │ │ + ldr r2, [pc, #-2796] @ 37e104 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2820] @ 37e0e4 │ │ │ │ + ldr r2, [pc, #-2820] @ 37e108 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2844] @ 37e0e8 │ │ │ │ + ldr r2, [pc, #-2844] @ 37e10c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2868] @ 37e0ec │ │ │ │ + ldr r2, [pc, #-2868] @ 37e110 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2892] @ 37e0f0 │ │ │ │ + ldr r2, [pc, #-2892] @ 37e114 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2916] @ 37e0f4 │ │ │ │ + ldr r2, [pc, #-2916] @ 37e118 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2940] @ 37e0f8 │ │ │ │ + ldr r2, [pc, #-2940] @ 37e11c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2964] @ 37e0fc │ │ │ │ + ldr r2, [pc, #-2964] @ 37e120 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2988] @ 37e100 │ │ │ │ + ldr r2, [pc, #-2988] @ 37e124 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3012] @ 37e104 │ │ │ │ + ldr r2, [pc, #-3012] @ 37e128 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3036] @ 37e108 │ │ │ │ + ldr r2, [pc, #-3036] @ 37e12c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3052] @ 37e10c │ │ │ │ + ldr r2, [pc, #-3052] @ 37e130 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - bne 3853b0 │ │ │ │ - ldr r2, [pc, #-3080] @ 37e110 │ │ │ │ + bne 3853d4 │ │ │ │ + ldr r2, [pc, #-3080] @ 37e134 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3096] @ 37e114 │ │ │ │ - ldr r8, [pc, #-3096] @ 37e118 │ │ │ │ + ldr r2, [pc, #-3096] @ 37e138 │ │ │ │ + ldr r8, [pc, #-3096] @ 37e13c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #5 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3144] @ 37e11c │ │ │ │ + ldr r2, [pc, #-3144] @ 37e140 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #21 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3188] @ 37e120 │ │ │ │ + ldr r2, [pc, #-3188] @ 37e144 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - beq 378a60 │ │ │ │ - b 378b1c │ │ │ │ - ldr r2, [pc, #-3220] @ 37e124 │ │ │ │ + beq 378a84 │ │ │ │ + b 378b40 │ │ │ │ + ldr r2, [pc, #-3220] @ 37e148 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3240] @ 37e128 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3240] @ 37e14c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3260] @ 37e12c │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3260] @ 37e150 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3280] @ 37e130 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3280] @ 37e154 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3300] @ 37e134 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3300] @ 37e158 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3320] @ 37e138 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3320] @ 37e15c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3340] @ 37e13c │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3340] @ 37e160 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3360] @ 37e140 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3360] @ 37e164 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3380] @ 37e144 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3380] @ 37e168 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3400] @ 37e148 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3400] @ 37e16c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3420] @ 37e14c │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3420] @ 37e170 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3440] @ 37e150 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3440] @ 37e174 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3460] @ 37e154 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3460] @ 37e178 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3480] @ 37e158 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3480] @ 37e17c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3500] @ 37e15c │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3500] @ 37e180 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3524] @ 37e160 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3524] @ 37e184 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3544] @ 37e164 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3544] @ 37e188 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3564] @ 37e168 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3564] @ 37e18c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3584] @ 37e16c │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3584] @ 37e190 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3604] @ 37e170 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3604] @ 37e194 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3624] @ 37e174 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3624] @ 37e198 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3644] @ 37e178 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3644] @ 37e19c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3664] @ 37e17c │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3664] @ 37e1a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3684] @ 37e180 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3684] @ 37e1a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3704] @ 37e184 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3704] @ 37e1a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3724] @ 37e188 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3724] @ 37e1ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3744] @ 37e18c │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3744] @ 37e1b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r2, [pc, #-3764] @ 37e190 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r2, [pc, #-3764] @ 37e1b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ecf0 │ │ │ │ - ldr r3, [pc, #-3784] @ 37e194 │ │ │ │ + b 37ed14 │ │ │ │ + ldr r3, [pc, #-3784] @ 37e1b8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37fb44 │ │ │ │ + bhi 37fb68 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383640 │ │ │ │ + bhi 383664 │ │ │ │ sub r3, r3, #195 @ 0xc3 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3815c8 │ │ │ │ + bhi 3815ec │ │ │ │ cmp r1, #15680 @ 0x3d40 │ │ │ │ - bcs 383890 │ │ │ │ + bcs 3838b4 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381bb8 │ │ │ │ + bhi 381bdc │ │ │ │ cmp r1, #15552 @ 0x3cc0 │ │ │ │ - bcs 383a94 │ │ │ │ + bcs 383ab8 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3835c8 │ │ │ │ + bhi 3835ec │ │ │ │ cmp r1, #15488 @ 0x3c80 │ │ │ │ - bcs 3835a8 │ │ │ │ + bcs 3835cc │ │ │ │ sub r3, r1, #15424 @ 0x3c40 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-3888] @ 37e198 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-3888] @ 37e1bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #-3904] @ 37e19c │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #-3904] @ 37e1c0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381c34 │ │ │ │ + bhi 381c58 │ │ │ │ sub r3, r3, #109 @ 0x6d │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3819d4 │ │ │ │ - ldr r3, [pc, #-3924] @ 37e1a0 │ │ │ │ + bls 3819f8 │ │ │ │ + ldr r3, [pc, #-3924] @ 37e1c4 │ │ │ │ sub r1, r1, #4288 @ 0x10c0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #32 │ │ │ │ cmp r1, #108 @ 0x6c │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-3960] @ 37e1a4 │ │ │ │ + ldr r3, [pc, #-3960] @ 37e1c8 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378bc8 │ │ │ │ - ldr r2, [pc, #-3968] @ 37e1a8 │ │ │ │ - ldr r8, [pc, #-3968] @ 37e1ac │ │ │ │ + bne 378bec │ │ │ │ + ldr r2, [pc, #-3968] @ 37e1cc │ │ │ │ + ldr r8, [pc, #-3968] @ 37e1d0 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4012] @ 37e1b0 │ │ │ │ + ldr r2, [pc, #-4012] @ 37e1d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4064] @ 37e1b4 │ │ │ │ - ldr r8, [pc, #-4064] @ 37e1b8 │ │ │ │ + ldr r2, [pc, #-4064] @ 37e1d8 │ │ │ │ + ldr r8, [pc, #-4064] @ 37e1dc │ │ │ │ add r2, pc, r2 │ │ │ │ add r8, pc, r8 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4052] @ 38019c │ │ │ │ + ldr r2, [pc, #4052] @ 3801c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4008] @ 3801a0 │ │ │ │ + ldr r2, [pc, #4008] @ 3801c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #12 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3964] @ 3801a4 │ │ │ │ + ldr r2, [pc, #3964] @ 3801c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3944] @ 3801a8 │ │ │ │ + ldr r2, [pc, #3944] @ 3801cc │ │ │ │ lsr r3, r5, #16 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 387434 │ │ │ │ + bhi 387458 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3908] @ 3801ac │ │ │ │ + ldr r2, [pc, #3908] @ 3801d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3888] @ 3801b0 │ │ │ │ + ldr r2, [pc, #3888] @ 3801d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3860] @ 3801b4 │ │ │ │ + ldr r2, [pc, #3860] @ 3801d8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378b04 │ │ │ │ - ldr r2, [pc, #3852] @ 3801b8 │ │ │ │ + b 378b28 │ │ │ │ + ldr r2, [pc, #3852] @ 3801dc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a48 │ │ │ │ - ldr r2, [pc, #3844] @ 3801bc │ │ │ │ + b 378a6c │ │ │ │ + ldr r2, [pc, #3844] @ 3801e0 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37a160 │ │ │ │ - ldr r2, [pc, #3832] @ 3801c0 │ │ │ │ + b 37a184 │ │ │ │ + ldr r2, [pc, #3832] @ 3801e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385a80 │ │ │ │ - ldr r2, [pc, #3804] @ 3801c4 │ │ │ │ + bne 385aa4 │ │ │ │ + ldr r2, [pc, #3804] @ 3801e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3788] @ 3801c8 │ │ │ │ + ldr r2, [pc, #3788] @ 3801ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385a68 │ │ │ │ - ldr r2, [pc, #3760] @ 3801cc │ │ │ │ + bne 385a8c │ │ │ │ + ldr r2, [pc, #3760] @ 3801f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3744] @ 3801d0 │ │ │ │ + ldr r2, [pc, #3744] @ 3801f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 385e4c │ │ │ │ - ldr r2, [pc, #3716] @ 3801d4 │ │ │ │ + bne 385e70 │ │ │ │ + ldr r2, [pc, #3716] @ 3801f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3700] @ 3801d8 │ │ │ │ + ldr r2, [pc, #3700] @ 3801fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378ff4 │ │ │ │ - ldr r2, [pc, #3688] @ 3801dc │ │ │ │ + b 379018 │ │ │ │ + ldr r2, [pc, #3688] @ 380200 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385ab0 │ │ │ │ - ldr r2, [pc, #3660] @ 3801e0 │ │ │ │ + bne 385ad4 │ │ │ │ + ldr r2, [pc, #3660] @ 380204 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3644] @ 3801e4 │ │ │ │ + ldr r2, [pc, #3644] @ 380208 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385a98 │ │ │ │ - ldr r2, [pc, #3616] @ 3801e8 │ │ │ │ + bne 385abc │ │ │ │ + ldr r2, [pc, #3616] @ 38020c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3600] @ 3801ec │ │ │ │ + ldr r2, [pc, #3600] @ 380210 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37c074 │ │ │ │ - ldr r2, [pc, #3592] @ 3801f0 │ │ │ │ - ldr r8, [pc, #3592] @ 3801f4 │ │ │ │ + b 37c098 │ │ │ │ + ldr r2, [pc, #3592] @ 380214 │ │ │ │ + ldr r8, [pc, #3592] @ 380218 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3548] @ 3801f8 │ │ │ │ + ldr r2, [pc, #3548] @ 38021c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #63 @ 0x3f │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3496] @ 3801fc │ │ │ │ + ldr r2, [pc, #3496] @ 380220 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3472] @ 380200 │ │ │ │ + ldr r2, [pc, #3472] @ 380224 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3448] @ 380204 │ │ │ │ + ldr r2, [pc, #3448] @ 380228 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3424] @ 380208 │ │ │ │ + ldr r2, [pc, #3424] @ 38022c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3400] @ 38020c │ │ │ │ + ldr r2, [pc, #3400] @ 380230 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3376] @ 380210 │ │ │ │ + ldr r2, [pc, #3376] @ 380234 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3352] @ 380214 │ │ │ │ + ldr r2, [pc, #3352] @ 380238 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3328] @ 380218 │ │ │ │ + ldr r3, [pc, #3328] @ 38023c │ │ │ │ sub r1, r1, #3472 @ 0xd90 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #108 @ 0x6c │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3296] @ 38021c │ │ │ │ + ldr r2, [pc, #3296] @ 380240 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3280] @ 380220 │ │ │ │ + ldr r2, [pc, #3280] @ 380244 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16515072 @ 0xfc0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3248] @ 380224 │ │ │ │ - ldr r8, [pc, #3248] @ 380228 │ │ │ │ + ldr r2, [pc, #3248] @ 380248 │ │ │ │ + ldr r8, [pc, #3248] @ 38024c │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3208] @ 38022c │ │ │ │ + ldr r2, [pc, #3208] @ 380250 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3188] @ 380230 │ │ │ │ + ldr r3, [pc, #3188] @ 380254 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3160] @ 380234 │ │ │ │ + ldr r2, [pc, #3160] @ 380258 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3144] @ 380238 │ │ │ │ + ldr r2, [pc, #3144] @ 38025c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3116] @ 38023c │ │ │ │ + ldr r2, [pc, #3116] @ 380260 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3862a8 │ │ │ │ + beq 3862cc │ │ │ │ cmp r5, #2 │ │ │ │ - beq 38628c │ │ │ │ + beq 3862b0 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 381a14 │ │ │ │ - ldr r2, [pc, #3072] @ 380240 │ │ │ │ + bne 381a38 │ │ │ │ + ldr r2, [pc, #3072] @ 380264 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3048] @ 380244 │ │ │ │ + ldr r2, [pc, #3048] @ 380268 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3032] @ 380248 │ │ │ │ + ldr r3, [pc, #3032] @ 38026c │ │ │ │ and r8, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #7 │ │ │ │ - bhi 387450 │ │ │ │ + bhi 387474 │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3004] @ 38024c │ │ │ │ + ldr r2, [pc, #3004] @ 380270 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2988] @ 380250 │ │ │ │ + ldr r2, [pc, #2988] @ 380274 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2960] @ 380254 │ │ │ │ + ldr r2, [pc, #2960] @ 380278 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37d8d4 │ │ │ │ - ldr r2, [pc, #2952] @ 380258 │ │ │ │ + b 37d8f8 │ │ │ │ + ldr r2, [pc, #2952] @ 38027c │ │ │ │ lsl r8, r5, #16 │ │ │ │ mov r3, r6 │ │ │ │ lsr r8, r8, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 3854dc │ │ │ │ + beq 385500 │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3854c4 │ │ │ │ - ldr r2, [pc, #2912] @ 38025c │ │ │ │ + beq 3854e8 │ │ │ │ + ldr r2, [pc, #2912] @ 380280 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2892] @ 380260 │ │ │ │ + ldr r2, [pc, #2892] @ 380284 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2872] @ 380264 │ │ │ │ + ldr r3, [pc, #2872] @ 380288 │ │ │ │ lsr r5, r5, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #3 │ │ │ │ - bhi 3874dc │ │ │ │ + bhi 387500 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2844] @ 380268 │ │ │ │ + ldr r2, [pc, #2844] @ 38028c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378a48 │ │ │ │ - ldr r2, [pc, #2836] @ 38026c │ │ │ │ + b 378a6c │ │ │ │ + ldr r2, [pc, #2836] @ 380290 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2812] @ 380270 │ │ │ │ + ldr r2, [pc, #2812] @ 380294 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2788] @ 380274 │ │ │ │ + ldr r2, [pc, #2788] @ 380298 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2764] @ 380278 │ │ │ │ + ldr r2, [pc, #2764] @ 38029c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2740] @ 38027c │ │ │ │ + ldr r2, [pc, #2740] @ 3802a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2724] @ 380280 │ │ │ │ + ldr r2, [pc, #2724] @ 3802a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 38550c │ │ │ │ - ldr r2, [pc, #2696] @ 380284 │ │ │ │ + bne 385530 │ │ │ │ + ldr r2, [pc, #2696] @ 3802a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2680] @ 380288 │ │ │ │ + ldr r2, [pc, #2680] @ 3802ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 3854f4 │ │ │ │ - ldr r2, [pc, #2652] @ 38028c │ │ │ │ + bne 385518 │ │ │ │ + ldr r2, [pc, #2652] @ 3802b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2636] @ 380290 │ │ │ │ - ldr r8, [pc, #2636] @ 380294 │ │ │ │ + ldr r2, [pc, #2636] @ 3802b4 │ │ │ │ + ldr r8, [pc, #2636] @ 3802b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2588] @ 380298 │ │ │ │ + ldr r2, [pc, #2588] @ 3802bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2540] @ 38029c │ │ │ │ + ldr r2, [pc, #2540] @ 3802c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f7d4 │ │ │ │ - ldr r2, [pc, #2520] @ 3802a0 │ │ │ │ + b 37f7f8 │ │ │ │ + ldr r2, [pc, #2520] @ 3802c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f7d4 │ │ │ │ - ldr r2, [pc, #2500] @ 3802a4 │ │ │ │ + b 37f7f8 │ │ │ │ + ldr r2, [pc, #2500] @ 3802c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f7d4 │ │ │ │ - ldr r2, [pc, #2480] @ 3802a8 │ │ │ │ + b 37f7f8 │ │ │ │ + ldr r2, [pc, #2480] @ 3802cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f7d4 │ │ │ │ - ldr r2, [pc, #2460] @ 3802ac │ │ │ │ + b 37f7f8 │ │ │ │ + ldr r2, [pc, #2460] @ 3802d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f7d4 │ │ │ │ - ldr r2, [pc, #2440] @ 3802b0 │ │ │ │ + b 37f7f8 │ │ │ │ + ldr r2, [pc, #2440] @ 3802d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f7d4 │ │ │ │ - ldr r2, [pc, #2420] @ 3802b4 │ │ │ │ + b 37f7f8 │ │ │ │ + ldr r2, [pc, #2420] @ 3802d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f7d4 │ │ │ │ + b 37f7f8 │ │ │ │ cmp r1, #1008 @ 0x3f0 │ │ │ │ - bhi 37d260 │ │ │ │ + bhi 37d284 │ │ │ │ cmp r1, #872 @ 0x368 │ │ │ │ - bcs 381440 │ │ │ │ + bcs 381464 │ │ │ │ cmp r1, #836 @ 0x344 │ │ │ │ - bls 382348 │ │ │ │ + bls 38236c │ │ │ │ sub r3, r1, #840 @ 0x348 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2628] @ 3803c8 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2628] @ 3803ec │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 3787c0 │ │ │ │ + bne 3787e4 │ │ │ │ cmp r3, #28 │ │ │ │ - beq 383118 │ │ │ │ + beq 38313c │ │ │ │ cmp r3, #24 │ │ │ │ - bne 378bc8 │ │ │ │ - ldr r2, [pc, #2324] @ 3802b8 │ │ │ │ - ldr r8, [pc, #2324] @ 3802bc │ │ │ │ + bne 378bec │ │ │ │ + ldr r2, [pc, #2324] @ 3802dc │ │ │ │ + ldr r8, [pc, #2324] @ 3802e0 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2280] @ 3802c0 │ │ │ │ + ldr r2, [pc, #2280] @ 3802e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2236] @ 3802c4 │ │ │ │ + ldr r2, [pc, #2236] @ 3802e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2192] @ 3802c8 │ │ │ │ + ldr r2, [pc, #2192] @ 3802ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2144] @ 3802cc │ │ │ │ + ldr r3, [pc, #2144] @ 3802f0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381774 │ │ │ │ + bhi 381798 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383814 │ │ │ │ + bhi 383838 │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381a74 │ │ │ │ + bhi 381a98 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38399c │ │ │ │ + bhi 3839c0 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3837ec │ │ │ │ + bhi 383810 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #14976 @ 0x3a80 │ │ │ │ - bhi 3837cc │ │ │ │ + bhi 3837f0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2784] @ 3805a8 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2784] @ 3805cc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #2036] @ 3802d0 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #2036] @ 3802f4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38161c │ │ │ │ + bhi 381640 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383720 │ │ │ │ + bhi 383744 │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381a34 │ │ │ │ + bhi 381a58 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383abc │ │ │ │ + bhi 383ae0 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3838d0 │ │ │ │ + bhi 3838f4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #14016 @ 0x36c0 │ │ │ │ - bhi 3838b0 │ │ │ │ + bhi 3838d4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2672] @ 3805a8 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2672] @ 3805cc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #1928] @ 3802d4 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #1928] @ 3802f8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381570 │ │ │ │ + bhi 381594 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38386c │ │ │ │ + bhi 383890 │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381ab4 │ │ │ │ + bhi 381ad8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3839c0 │ │ │ │ + bhi 3839e4 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383a4c │ │ │ │ + bhi 383a70 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #15936 @ 0x3e40 │ │ │ │ - bhi 383a2c │ │ │ │ + bhi 383a50 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2560] @ 3805a8 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2560] @ 3805cc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #1820] @ 3802d8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #1820] @ 3802fc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3816c8 │ │ │ │ + bhi 3816ec │ │ │ │ cmp r1, #13248 @ 0x33c0 │ │ │ │ - bcs 3822e8 │ │ │ │ + bcs 38230c │ │ │ │ sub r3, r3, #96 @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382014 │ │ │ │ + bhi 382038 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383dd4 │ │ │ │ - ldr r3, [pc, #1780] @ 3802dc │ │ │ │ + bhi 383df8 │ │ │ │ + ldr r3, [pc, #1780] @ 380300 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 37fc2c │ │ │ │ - bhi 383684 │ │ │ │ + beq 37fc50 │ │ │ │ + bhi 3836a8 │ │ │ │ sub r3, r3, #224 @ 0xe0 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 37fc2c │ │ │ │ - bhi 3852b8 │ │ │ │ + beq 37fc50 │ │ │ │ + bhi 3852dc │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 37fc2c │ │ │ │ + beq 37fc50 │ │ │ │ bic r3, r1, #32 │ │ │ │ - bhi 386634 │ │ │ │ - ldr r2, [pc, #1732] @ 3802e0 │ │ │ │ + bhi 386658 │ │ │ │ + ldr r2, [pc, #1732] @ 380304 │ │ │ │ cmp r3, r2 │ │ │ │ - beq 37fc2c │ │ │ │ - ldr r3, [pc, #1724] @ 3802e4 │ │ │ │ + beq 37fc50 │ │ │ │ + ldr r3, [pc, #1724] @ 380308 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378bc8 │ │ │ │ - ldr r2, [pc, #1716] @ 3802e8 │ │ │ │ + bne 378bec │ │ │ │ + ldr r2, [pc, #1716] @ 38030c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385e1c │ │ │ │ - ldr r2, [pc, #1688] @ 3802ec │ │ │ │ + bne 385e40 │ │ │ │ + ldr r2, [pc, #1688] @ 380310 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1672] @ 3802f0 │ │ │ │ + ldr r2, [pc, #1672] @ 380314 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1652] @ 3802f4 │ │ │ │ + ldr r2, [pc, #1652] @ 380318 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #31 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #4000 @ 0xfa0 │ │ │ │ - bhi 381500 │ │ │ │ - ldr r3, [pc, #1612] @ 3802f8 │ │ │ │ + bhi 381524 │ │ │ │ + ldr r3, [pc, #1612] @ 38031c │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378bc8 │ │ │ │ - ldr r3, [pc, #1604] @ 3802fc │ │ │ │ + bls 378bec │ │ │ │ + ldr r3, [pc, #1604] @ 380320 │ │ │ │ sub r1, r1, #3968 @ 0xf80 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #4 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1568] @ 380300 │ │ │ │ + ldr r2, [pc, #1568] @ 380324 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385414 │ │ │ │ - ldr r2, [pc, #1540] @ 380304 │ │ │ │ + bne 385438 │ │ │ │ + ldr r2, [pc, #1540] @ 380328 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1516] @ 380308 │ │ │ │ + ldr r3, [pc, #1516] @ 38032c │ │ │ │ sub r1, r1, #4608 @ 0x1200 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #20 │ │ │ │ cmp r1, #40 @ 0x28 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1480] @ 38030c │ │ │ │ + ldr r2, [pc, #1480] @ 380330 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385a4c │ │ │ │ - ldr r2, [pc, #1452] @ 380310 │ │ │ │ + bne 385a70 │ │ │ │ + ldr r2, [pc, #1452] @ 380334 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1428] @ 380314 │ │ │ │ + ldr r2, [pc, #1428] @ 380338 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1408] @ 380318 │ │ │ │ + ldr r2, [pc, #1408] @ 38033c │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1384] @ 38031c │ │ │ │ + ldr r2, [pc, #1384] @ 380340 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - beq 37d030 │ │ │ │ - ldr r2, [pc, #1356] @ 380320 │ │ │ │ + beq 37d054 │ │ │ │ + ldr r2, [pc, #1356] @ 380344 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1332] @ 380324 │ │ │ │ + ldr r2, [pc, #1332] @ 380348 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1312] @ 380328 │ │ │ │ + ldr r2, [pc, #1312] @ 38034c │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1280] @ 38032c │ │ │ │ + ldr r2, [pc, #1280] @ 380350 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1260] @ 380330 │ │ │ │ + ldr r2, [pc, #1260] @ 380354 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-268435456 @ 0xf0000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1232] @ 380334 │ │ │ │ + ldr r2, [pc, #1232] @ 380358 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1212] @ 380338 │ │ │ │ + ldr r3, [pc, #1212] @ 38035c │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #12 │ │ │ │ - bhi 387670 │ │ │ │ + bhi 387694 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1180] @ 38033c │ │ │ │ - ldr r8, [pc, #1180] @ 380340 │ │ │ │ + ldr r2, [pc, #1180] @ 380360 │ │ │ │ + ldr r8, [pc, #1180] @ 380364 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1136] @ 380344 │ │ │ │ + ldr r2, [pc, #1136] @ 380368 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #4 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1092] @ 380348 │ │ │ │ + ldr r2, [pc, #1092] @ 38036c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1048] @ 38034c │ │ │ │ + ldr r2, [pc, #1048] @ 380370 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #10 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1004] @ 380350 │ │ │ │ + ldr r2, [pc, #1004] @ 380374 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #13 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #960] @ 380354 │ │ │ │ + ldr r2, [pc, #960] @ 380378 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #916] @ 380358 │ │ │ │ + ldr r2, [pc, #916] @ 38037c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #19 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #872] @ 38035c │ │ │ │ + ldr r2, [pc, #872] @ 380380 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #22 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #828] @ 380360 │ │ │ │ + ldr r2, [pc, #828] @ 380384 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #25 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #776] @ 380364 │ │ │ │ - ldr r8, [pc, #776] @ 380368 │ │ │ │ + ldr r2, [pc, #776] @ 380388 │ │ │ │ + ldr r8, [pc, #776] @ 38038c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #728] @ 38036c │ │ │ │ + ldr r2, [pc, #728] @ 380390 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #708] @ 380370 │ │ │ │ + ldr r3, [pc, #708] @ 380394 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #688] @ 380374 │ │ │ │ + ldr r2, [pc, #688] @ 380398 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #668] @ 380378 │ │ │ │ + ldr r3, [pc, #668] @ 38039c │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387518 │ │ │ │ + bhi 38753c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #636] @ 38037c │ │ │ │ - ldr r8, [pc, #636] @ 380380 │ │ │ │ + ldr r2, [pc, #636] @ 3803a0 │ │ │ │ + ldr r8, [pc, #636] @ 3803a4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #588] @ 380384 │ │ │ │ + ldr r2, [pc, #588] @ 3803a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #544] @ 380370 │ │ │ │ + ldr r3, [pc, #544] @ 380394 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #544] @ 380388 │ │ │ │ + ldr r2, [pc, #544] @ 3803ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #524] @ 38038c │ │ │ │ + ldr r3, [pc, #524] @ 3803b0 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 387518 │ │ │ │ + bhi 38753c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - addseq r0, pc, r0, lsr r8 @ │ │ │ │ - addseq r0, pc, r8, lsl r8 @ │ │ │ │ - addseq r0, pc, r4, lsl #16 │ │ │ │ - adceq ip, pc, sl, asr #17 │ │ │ │ - addseq r0, pc, r4, ror #14 │ │ │ │ - ldrsheq r0, [pc], ip │ │ │ │ - addseq r0, pc, r0, lsl r7 @ │ │ │ │ - addseq r0, pc, r4, ror #13 │ │ │ │ - addseq pc, lr, ip, ror #16 │ │ │ │ - addseq r0, pc, r0, ror #12 │ │ │ │ - addseq r7, sp, r0, asr ip │ │ │ │ - addseq r0, pc, r8, asr #12 │ │ │ │ - addseq r7, sp, ip, lsl ip │ │ │ │ - addseq r0, pc, ip, lsr #12 │ │ │ │ - addseq r7, sp, r8, ror #23 │ │ │ │ + addseq r0, pc, ip, lsr #16 │ │ │ │ + addseq r0, pc, r4, lsl r8 @ │ │ │ │ + addseq r0, pc, r0, lsl #16 │ │ │ │ + adceq ip, pc, r6, asr #17 │ │ │ │ + addseq r0, pc, r0, ror #14 │ │ │ │ + ldrsheq r0, [pc], r8 │ │ │ │ + addseq r0, pc, ip, lsl #14 │ │ │ │ + addseq r0, pc, r0, ror #13 │ │ │ │ + addseq pc, lr, r8, ror #16 │ │ │ │ + addseq r0, pc, ip, asr r6 @ │ │ │ │ + addseq r7, sp, ip, asr #24 │ │ │ │ + addseq r0, pc, r4, asr #12 │ │ │ │ + addseq r7, sp, r8, lsl ip │ │ │ │ + addseq r0, pc, r8, lsr #12 │ │ │ │ + addseq r7, sp, r4, ror #23 │ │ │ │ + addseq r0, pc, r8, lsl #12 │ │ │ │ + addseq r0, pc, r8, ror #10 │ │ │ │ + addseq r7, sp, r0, lsr #23 │ │ │ │ + addseq r0, pc, ip, asr #10 │ │ │ │ + addseq r7, sp, ip, ror #22 │ │ │ │ + addseq r0, pc, r4, lsr r5 @ │ │ │ │ + @ instruction: 0x009f04b8 │ │ │ │ + addseq pc, lr, ip, lsl #31 │ │ │ │ + addseq r0, pc, ip, lsr #9 │ │ │ │ + addseq r0, pc, r4, ror #12 │ │ │ │ + addseq r0, pc, r8, lsr r6 @ │ │ │ │ addseq r0, pc, ip, lsl #12 │ │ │ │ + addseq r0, pc, r4, ror #11 │ │ │ │ + @ instruction: 0x009f05bc │ │ │ │ + umullseq r0, pc, r4, r5 @ │ │ │ │ addseq r0, pc, ip, ror #10 │ │ │ │ - addseq r7, sp, r4, lsr #23 │ │ │ │ - addseq r0, pc, r0, asr r5 @ │ │ │ │ - addseq r7, sp, r0, ror fp │ │ │ │ - addseq r0, pc, r8, lsr r5 @ │ │ │ │ - @ instruction: 0x009f04bc │ │ │ │ - umullseq pc, lr, r0, pc @ │ │ │ │ - @ instruction: 0x009f04b0 │ │ │ │ - addseq r0, pc, r8, ror #12 │ │ │ │ - addseq r0, pc, ip, lsr r6 @ │ │ │ │ - addseq r0, pc, r0, lsl r6 @ │ │ │ │ - addseq r0, pc, r8, ror #11 │ │ │ │ - addseq r0, pc, r0, asr #11 │ │ │ │ - umullseq r0, pc, r8, r5 @ │ │ │ │ - addseq r0, pc, r0, ror r5 @ │ │ │ │ - strdeq ip, [pc], lr @ │ │ │ │ - addseq r7, sp, ip, lsl r9 │ │ │ │ - addseq pc, lr, ip, lsr #28 │ │ │ │ - addseq r0, pc, r8, ror #3 │ │ │ │ - addseq pc, lr, r4, lsl #28 │ │ │ │ - @ instruction: 0x009f01d4 │ │ │ │ + strdeq ip, [pc], sl @ │ │ │ │ + addseq r7, sp, r8, lsl r9 │ │ │ │ + addseq pc, lr, r8, lsr #28 │ │ │ │ + addseq r0, pc, r4, ror #3 │ │ │ │ + addseq pc, lr, r0, lsl #28 │ │ │ │ + @ instruction: 0x009f01d0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - addseq r0, pc, r4, ror r1 @ │ │ │ │ - addseq pc, lr, ip, lsl #27 │ │ │ │ - addseq r7, sp, r8, asr #16 │ │ │ │ - ldrsheq r0, [pc], r4 │ │ │ │ - addseq r0, pc, ip, lsl #1 │ │ │ │ - adceq ip, pc, r0, lsl #11 │ │ │ │ - addseq r0, pc, ip, asr #32 │ │ │ │ - @ instruction: 0x009efcd8 │ │ │ │ - umullseq r7, sp, r8, r7 │ │ │ │ - addseq pc, lr, ip, asr #31 │ │ │ │ - addseq r4, ip, r4, lsr #20 │ │ │ │ - umullseq pc, lr, ip, pc @ │ │ │ │ - adceq ip, pc, ip, asr #9 │ │ │ │ + addseq r0, pc, r0, ror r1 @ │ │ │ │ + addseq pc, lr, r8, lsl #27 │ │ │ │ + addseq r7, sp, r4, asr #16 │ │ │ │ + ldrsheq r0, [pc], r0 @ │ │ │ │ + addseq r0, pc, r8, lsl #1 │ │ │ │ + adceq ip, pc, ip, ror r5 @ │ │ │ │ + addseq r0, pc, r8, asr #32 │ │ │ │ + @ instruction: 0x009efcd4 │ │ │ │ + umullseq r7, sp, r4, r7 │ │ │ │ + addseq pc, lr, r8, asr #31 │ │ │ │ + addseq r4, ip, r0, lsr #20 │ │ │ │ + umullseq pc, lr, r8, pc @ │ │ │ │ + adceq ip, pc, r8, asr #9 │ │ │ │ + addseq pc, lr, r0, lsr pc @ │ │ │ │ + addseq pc, lr, r8, ror pc @ │ │ │ │ + addseq pc, lr, r4, asr pc @ │ │ │ │ addseq pc, lr, r4, lsr pc @ │ │ │ │ - addseq pc, lr, ip, ror pc @ │ │ │ │ - addseq pc, lr, r8, asr pc @ │ │ │ │ - addseq pc, lr, r8, lsr pc @ │ │ │ │ + addseq pc, lr, r0, lsl pc @ │ │ │ │ + @ instruction: 0x009f07d4 │ │ │ │ addseq pc, lr, r4, lsl pc @ │ │ │ │ - @ instruction: 0x009f07d8 │ │ │ │ - addseq pc, lr, r8, lsl pc @ │ │ │ │ - addseq r7, sp, ip, lsr r7 │ │ │ │ - @ instruction: 0x009efef8 │ │ │ │ - addseq r7, sp, r8, lsl #14 │ │ │ │ - @ instruction: 0x009efed4 │ │ │ │ - addseq pc, lr, r4, lsr #22 │ │ │ │ - addseq pc, lr, ip, lsr #29 │ │ │ │ - addseq r0, pc, r0, ror r6 @ │ │ │ │ - @ instruction: 0x009f06b4 │ │ │ │ - addseq r0, pc, r0, lsl #13 │ │ │ │ - addseq r0, pc, ip, asr #12 │ │ │ │ - addseq r0, pc, r8, lsr #12 │ │ │ │ - addseq r0, pc, r4, asr #12 │ │ │ │ - @ instruction: 0x009f05b4 │ │ │ │ + addseq r7, sp, r8, lsr r7 │ │ │ │ + @ instruction: 0x009efef4 │ │ │ │ + addseq r7, sp, r4, lsl #14 │ │ │ │ + @ instruction: 0x009efed0 │ │ │ │ + addseq pc, lr, r0, lsr #22 │ │ │ │ + addseq pc, lr, r8, lsr #29 │ │ │ │ + addseq r0, pc, ip, ror #12 │ │ │ │ + @ instruction: 0x009f06b0 │ │ │ │ + addseq r0, pc, ip, ror r6 @ │ │ │ │ + addseq r0, pc, r8, asr #12 │ │ │ │ + addseq r0, pc, r4, lsr #12 │ │ │ │ + addseq r0, pc, r0, asr #12 │ │ │ │ + @ instruction: 0x009f05b0 │ │ │ │ + @ instruction: 0x009ef4dc │ │ │ │ + @ instruction: 0x009ef9d0 │ │ │ │ addseq pc, lr, r0, ror #9 │ │ │ │ - @ instruction: 0x009ef9d4 │ │ │ │ - addseq pc, lr, r4, ror #9 │ │ │ │ - addseq pc, lr, ip, ror #9 │ │ │ │ - addseq pc, lr, ip, ror #9 │ │ │ │ + addseq pc, lr, r8, ror #9 │ │ │ │ + addseq pc, lr, r8, ror #9 │ │ │ │ andeq r3, r0, ip, ror fp │ │ │ │ @ instruction: 0x000037bc │ │ │ │ andeq r3, r0, ip, lsr pc │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ andeq r2, r0, r0, lsl r4 │ │ │ │ andeq r2, r0, r0, asr r4 │ │ │ │ - addseq r7, sp, r0, asr r3 │ │ │ │ - addseq r7, sp, r4, ror #5 │ │ │ │ - umullseq r1, pc, r0, r9 @ │ │ │ │ - @ instruction: 0x009ef6fc │ │ │ │ + addseq r7, sp, ip, asr #6 │ │ │ │ + addseq r7, sp, r0, ror #5 │ │ │ │ + addseq r1, pc, ip, lsl #19 │ │ │ │ + @ instruction: 0x009ef6f8 │ │ │ │ andeq r0, r0, r3, lsl #31 │ │ │ │ - adceq fp, pc, r4, asr #30 │ │ │ │ - @ instruction: 0x009efab0 │ │ │ │ - addseq pc, lr, r8, lsr #21 │ │ │ │ - adceq fp, pc, sl, lsl pc @ │ │ │ │ - addseq r7, sp, r4, lsl r1 │ │ │ │ - addseq pc, lr, r4, lsl #31 │ │ │ │ - addseq pc, lr, ip, lsr #30 │ │ │ │ - addseq pc, lr, r4, ror #11 │ │ │ │ - addseq pc, lr, r0, lsl pc @ │ │ │ │ - addseq pc, lr, r0, lsl #30 │ │ │ │ - addseq r7, sp, ip, asr #7 │ │ │ │ - addseq pc, lr, r4, ror r5 @ │ │ │ │ - addseq lr, lr, r8, lsl lr │ │ │ │ - addseq pc, lr, r8, lsr r5 @ │ │ │ │ - addseq pc, lr, r8, lsr lr @ │ │ │ │ - adceq fp, pc, ip, lsl #28 │ │ │ │ - addseq pc, lr, r0, ror #27 │ │ │ │ - @ instruction: 0x009ef4d8 │ │ │ │ - addseq lr, lr, r4, lsr #28 │ │ │ │ - addseq lr, lr, r4, lsl #28 │ │ │ │ - addseq lr, lr, r4, ror #27 │ │ │ │ - addseq lr, lr, r4, asr #27 │ │ │ │ - addseq lr, lr, r4, lsr #27 │ │ │ │ - addseq lr, lr, r4, lsl #27 │ │ │ │ - addseq lr, lr, r4, ror #26 │ │ │ │ - addseq lr, lr, r4, asr #26 │ │ │ │ - addseq pc, lr, r8, asr fp @ │ │ │ │ - addseq pc, lr, ip, lsl #6 │ │ │ │ - addseq lr, sp, r8, lsl r1 │ │ │ │ + adceq fp, pc, r0, asr #30 │ │ │ │ + addseq pc, lr, ip, lsr #21 │ │ │ │ + addseq pc, lr, r4, lsr #21 │ │ │ │ + adceq fp, pc, r6, lsl pc @ │ │ │ │ + addseq r7, sp, r0, lsl r1 │ │ │ │ + addseq pc, lr, r0, lsl #31 │ │ │ │ + addseq pc, lr, r8, lsr #30 │ │ │ │ + addseq pc, lr, r0, ror #11 │ │ │ │ + addseq pc, lr, ip, lsl #30 │ │ │ │ + @ instruction: 0x009efefc │ │ │ │ + addseq r7, sp, r8, asr #7 │ │ │ │ + addseq pc, lr, r0, ror r5 @ │ │ │ │ + addseq lr, lr, r4, lsl lr │ │ │ │ + addseq pc, lr, r4, lsr r5 @ │ │ │ │ + addseq pc, lr, r4, lsr lr @ │ │ │ │ + adceq fp, pc, r8, lsl #28 │ │ │ │ + @ instruction: 0x009efddc │ │ │ │ + @ instruction: 0x009ef4d4 │ │ │ │ + addseq lr, lr, r0, lsr #28 │ │ │ │ + addseq lr, lr, r0, lsl #28 │ │ │ │ + addseq lr, lr, r0, ror #27 │ │ │ │ + addseq lr, lr, r0, asr #27 │ │ │ │ + addseq lr, lr, r0, lsr #27 │ │ │ │ + addseq lr, lr, r0, lsl #27 │ │ │ │ + addseq lr, lr, r0, ror #26 │ │ │ │ + addseq lr, lr, r0, asr #26 │ │ │ │ + addseq pc, lr, r4, asr fp @ │ │ │ │ + addseq pc, lr, r8, lsl #6 │ │ │ │ + addseq lr, sp, r4, lsl r1 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - addseq pc, lr, r4, lsl #22 │ │ │ │ - adceq fp, pc, r6, asr #23 │ │ │ │ - @ instruction: 0x009efab4 │ │ │ │ - addseq pc, lr, r8, ror #4 │ │ │ │ - addseq lr, sp, r4, ror r0 │ │ │ │ - addseq pc, lr, r0, ror #20 │ │ │ │ - adceq fp, pc, r0, asr #22 │ │ │ │ - adceq r4, r3, r4, ror #25 │ │ │ │ - @ instruction: 0x00a34cbc │ │ │ │ - adceq r5, r0, r0, ror #7 │ │ │ │ - addseq lr, lr, r4, lsl r4 │ │ │ │ - addseq r1, pc, r0, asr #17 │ │ │ │ - umullseq r1, pc, r0, r8 @ │ │ │ │ - addseq lr, lr, r8, ror sp │ │ │ │ - addseq pc, lr, r0, asr r0 @ │ │ │ │ - adceq r9, r1, r8, ror fp │ │ │ │ - adceq r4, r3, r0, lsl #24 │ │ │ │ - ldrdeq r4, [r3], r8 @ │ │ │ │ - addseq lr, lr, r4, asr #6 │ │ │ │ - addseq lr, lr, r0, lsr #6 │ │ │ │ + addseq pc, lr, r0, lsl #22 │ │ │ │ + adceq fp, pc, r2, asr #23 │ │ │ │ + @ instruction: 0x009efab0 │ │ │ │ + addseq pc, lr, r4, ror #4 │ │ │ │ + addseq lr, sp, r0, ror r0 │ │ │ │ + addseq pc, lr, ip, asr sl @ │ │ │ │ + adceq fp, pc, ip, lsr fp @ │ │ │ │ + adceq r4, r3, r0, ror #25 │ │ │ │ + @ instruction: 0x00a34cb8 │ │ │ │ + ldrdeq r5, [r0], ip @ │ │ │ │ + addseq lr, lr, r0, lsl r4 │ │ │ │ + @ instruction: 0x009f18bc │ │ │ │ + addseq r1, pc, ip, lsl #17 │ │ │ │ + addseq lr, lr, r4, ror sp │ │ │ │ + addseq pc, lr, ip, asr #32 │ │ │ │ + adceq r9, r1, r4, ror fp │ │ │ │ + strdeq r4, [r3], ip @ │ │ │ │ + ldrdeq r4, [r3], r4 @ │ │ │ │ + addseq lr, lr, r0, asr #6 │ │ │ │ + addseq lr, lr, ip, lsl r3 │ │ │ │ @ instruction: 0x00000bb4 │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ - adceq fp, pc, r2, asr #10 │ │ │ │ - addseq lr, lr, r0, lsr #7 │ │ │ │ - addseq r6, sp, r8, asr r7 │ │ │ │ - addseq lr, lr, r0, lsl #7 │ │ │ │ - addseq r6, sp, r4, lsr #14 │ │ │ │ - addseq lr, lr, r8, asr r3 │ │ │ │ - @ instruction: 0x009d66f0 │ │ │ │ - addseq lr, lr, r4, lsr r3 │ │ │ │ - @ instruction: 0x009d66bc │ │ │ │ - addseq lr, lr, r0, lsl r3 │ │ │ │ - addseq r6, sp, r8, lsl #13 │ │ │ │ - addseq lr, lr, r8, ror #5 │ │ │ │ - addseq lr, lr, r0, asr r2 │ │ │ │ - @ instruction: 0x009ee1f8 │ │ │ │ - addseq lr, lr, r8, lsl #21 │ │ │ │ + adceq fp, pc, lr, lsr r5 @ │ │ │ │ + umullseq lr, lr, ip, r3 @ │ │ │ │ + addseq r6, sp, r4, asr r7 │ │ │ │ + addseq lr, lr, ip, ror r3 │ │ │ │ + addseq r6, sp, r0, lsr #14 │ │ │ │ + addseq lr, lr, r4, asr r3 │ │ │ │ + addseq r6, sp, ip, ror #13 │ │ │ │ + addseq lr, lr, r0, lsr r3 │ │ │ │ + @ instruction: 0x009d66b8 │ │ │ │ + addseq lr, lr, ip, lsl #6 │ │ │ │ + addseq r6, sp, r4, lsl #13 │ │ │ │ + addseq lr, lr, r4, ror #5 │ │ │ │ + addseq lr, lr, ip, asr #4 │ │ │ │ + @ instruction: 0x009ee1f4 │ │ │ │ + addseq lr, lr, r4, lsl #21 │ │ │ │ strdeq r1, [r0], -pc @ │ │ │ │ - @ instruction: 0x009ee1dc │ │ │ │ - addseq lr, lr, r8, asr #3 │ │ │ │ - addseq lr, lr, ip, ror #2 │ │ │ │ - addseq lr, lr, ip, lsl #20 │ │ │ │ - @ instruction: 0x009d69dc │ │ │ │ - addseq lr, lr, r4, asr #32 │ │ │ │ - adceq fp, pc, r0, asr r3 @ │ │ │ │ - addseq r3, ip, r4, lsr r7 │ │ │ │ - addseq lr, lr, r8, lsr #1 │ │ │ │ - addseq lr, lr, r0, lsl #1 │ │ │ │ - addseq lr, lr, r8, asr r0 │ │ │ │ - addseq lr, lr, r0, lsr r0 │ │ │ │ - addseq lr, lr, r8 │ │ │ │ - addseq sp, lr, r0, ror #31 │ │ │ │ - @ instruction: 0x009edfb8 │ │ │ │ - umullseq sp, lr, r4, pc @ │ │ │ │ - addseq sp, lr, r0, ror pc │ │ │ │ - addseq sp, lr, ip, asr #30 │ │ │ │ - addseq sp, lr, r8, lsr #30 │ │ │ │ - addseq sp, lr, r4, lsl #30 │ │ │ │ - addseq sp, lr, r0, asr #29 │ │ │ │ + @ instruction: 0x009ee1d8 │ │ │ │ + addseq lr, lr, r4, asr #3 │ │ │ │ + addseq lr, lr, r8, ror #2 │ │ │ │ + addseq lr, lr, r8, lsl #20 │ │ │ │ + @ instruction: 0x009d69d8 │ │ │ │ + addseq lr, lr, r0, asr #32 │ │ │ │ + adceq fp, pc, ip, asr #6 │ │ │ │ + addseq r3, ip, r0, lsr r7 │ │ │ │ + addseq lr, lr, r4, lsr #1 │ │ │ │ + addseq lr, lr, ip, ror r0 │ │ │ │ + addseq lr, lr, r4, asr r0 │ │ │ │ + addseq lr, lr, ip, lsr #32 │ │ │ │ + addseq lr, lr, r4 │ │ │ │ + @ instruction: 0x009edfdc │ │ │ │ + @ instruction: 0x009edfb4 │ │ │ │ + umullseq sp, lr, r0, pc @ │ │ │ │ + addseq sp, lr, ip, ror #30 │ │ │ │ + addseq sp, lr, r8, asr #30 │ │ │ │ + addseq sp, lr, r4, lsr #30 │ │ │ │ + addseq sp, lr, r0, lsl #30 │ │ │ │ + @ instruction: 0x009edebc │ │ │ │ andeq r0, r0, fp, asr sp │ │ │ │ - adceq fp, pc, ip, asr #3 │ │ │ │ + adceq fp, pc, r8, asr #3 │ │ │ │ andeq r0, r0, r8, lsl sp │ │ │ │ mrseq r0, (UNDEF: 17) │ │ │ │ - addseq lr, lr, ip, lsr #15 │ │ │ │ - addseq lr, lr, r4, ror #14 │ │ │ │ - addseq lr, lr, r4, lsl #15 │ │ │ │ + addseq lr, lr, r8, lsr #15 │ │ │ │ + addseq lr, lr, r0, ror #14 │ │ │ │ + addseq lr, lr, r0, lsl #15 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ - addseq lr, lr, r8, ror #13 │ │ │ │ - @ instruction: 0x009ee6b8 │ │ │ │ - addseq lr, lr, r0, asr #13 │ │ │ │ - @ instruction: 0x009ee6d8 │ │ │ │ - @ instruction: 0x009d61fc │ │ │ │ - addseq lr, lr, r8, asr #13 │ │ │ │ - addseq r6, sp, r8, asr #3 │ │ │ │ + addseq lr, lr, r4, ror #13 │ │ │ │ + @ instruction: 0x009ee6b4 │ │ │ │ @ instruction: 0x009ee6bc │ │ │ │ - umullseq r6, sp, r4, r1 │ │ │ │ - addseq lr, lr, r4, lsr #13 │ │ │ │ - addseq r6, sp, r0, ror #2 │ │ │ │ - addseq lr, lr, ip, lsl #13 │ │ │ │ - addseq r6, sp, ip, lsr #2 │ │ │ │ - addseq lr, lr, r0, lsl #13 │ │ │ │ - ldrsheq r6, [sp], r8 │ │ │ │ - addseq lr, lr, r8, ror r6 │ │ │ │ - addseq r6, sp, r4, asr #1 │ │ │ │ - addseq lr, lr, r0, ror r6 │ │ │ │ - umullseq r6, sp, r0, r0 │ │ │ │ - addseq lr, lr, r0, ror #12 │ │ │ │ - addseq r6, sp, ip, asr r0 │ │ │ │ - addseq lr, lr, r8, asr r6 │ │ │ │ - addseq r6, sp, r8, lsr #32 │ │ │ │ - addseq lr, lr, r0, asr #12 │ │ │ │ - @ instruction: 0x009d5ff4 │ │ │ │ - addseq lr, lr, r8, lsr #12 │ │ │ │ - addseq r5, sp, r0, asr #31 │ │ │ │ - addseq lr, lr, r0, lsl r6 │ │ │ │ - addseq r5, sp, ip, lsl #31 │ │ │ │ - addseq lr, lr, r4, lsl #12 │ │ │ │ - addseq r5, sp, r8, asr pc │ │ │ │ + @ instruction: 0x009ee6d4 │ │ │ │ + @ instruction: 0x009d61f8 │ │ │ │ + addseq lr, lr, r4, asr #13 │ │ │ │ + addseq r6, sp, r4, asr #3 │ │ │ │ + @ instruction: 0x009ee6b8 │ │ │ │ + umullseq r6, sp, r0, r1 │ │ │ │ + addseq lr, lr, r0, lsr #13 │ │ │ │ + addseq r6, sp, ip, asr r1 │ │ │ │ + addseq lr, lr, r8, lsl #13 │ │ │ │ + addseq r6, sp, r8, lsr #2 │ │ │ │ + addseq lr, lr, ip, ror r6 │ │ │ │ + ldrsheq r6, [sp], r4 │ │ │ │ + addseq lr, lr, r4, ror r6 │ │ │ │ + addseq r6, sp, r0, asr #1 │ │ │ │ + addseq lr, lr, ip, ror #12 │ │ │ │ + addseq r6, sp, ip, lsl #1 │ │ │ │ + addseq lr, lr, ip, asr r6 │ │ │ │ + addseq r6, sp, r8, asr r0 │ │ │ │ + addseq lr, lr, r4, asr r6 │ │ │ │ + addseq r6, sp, r4, lsr #32 │ │ │ │ + addseq lr, lr, ip, lsr r6 │ │ │ │ + @ instruction: 0x009d5ff0 │ │ │ │ + addseq lr, lr, r4, lsr #12 │ │ │ │ + @ instruction: 0x009d5fbc │ │ │ │ addseq lr, lr, ip, lsl #12 │ │ │ │ - addseq r5, sp, r4, lsr #30 │ │ │ │ - @ instruction: 0x009ee5f8 │ │ │ │ - addseq r5, sp, ip, lsl #28 │ │ │ │ - adceq sl, pc, lr, lsl sp @ │ │ │ │ - addseq lr, lr, ip, asr #6 │ │ │ │ - addseq lr, lr, r0, ror #5 │ │ │ │ - ldrsheq r6, [sp], ip │ │ │ │ - addseq r3, ip, ip, lsr #32 │ │ │ │ - @ instruction: 0x009ee2d4 │ │ │ │ + addseq r5, sp, r8, lsl #31 │ │ │ │ + addseq lr, lr, r0, lsl #12 │ │ │ │ + addseq r5, sp, r4, asr pc │ │ │ │ + addseq lr, lr, r8, lsl #12 │ │ │ │ + addseq r5, sp, r0, lsr #30 │ │ │ │ + @ instruction: 0x009ee5f4 │ │ │ │ + addseq r5, sp, r8, lsl #28 │ │ │ │ + adceq sl, pc, sl, lsl sp @ │ │ │ │ + addseq lr, lr, r8, asr #6 │ │ │ │ + @ instruction: 0x009ee2dc │ │ │ │ + ldrsheq r6, [sp], r8 │ │ │ │ + addseq r3, ip, r8, lsr #32 │ │ │ │ + @ instruction: 0x009ee2d0 │ │ │ │ andeq r1, r0, r0, lsl r5 │ │ │ │ andseq r1, r0, r1, lsl #2 │ │ │ │ - addseq r5, sp, ip, lsl sp │ │ │ │ - adceq sl, pc, lr, lsl ip @ │ │ │ │ - addseq r2, ip, r8, ror pc │ │ │ │ - addseq pc, lr, ip, asr #8 │ │ │ │ - addseq pc, lr, r0, lsl #10 │ │ │ │ - @ instruction: 0x009ef4b4 │ │ │ │ - addseq pc, lr, r0, lsl #9 │ │ │ │ - addseq pc, lr, r0, asr #7 │ │ │ │ - umullseq pc, lr, r4, r3 @ │ │ │ │ - addseq pc, lr, ip, asr r3 @ │ │ │ │ - addseq pc, lr, r0, lsr r3 @ │ │ │ │ - addseq pc, lr, r4, lsl #6 │ │ │ │ - @ instruction: 0x009ef2d8 │ │ │ │ - addseq pc, lr, r0, lsr #5 │ │ │ │ - addseq pc, lr, ip, ror #4 │ │ │ │ - addseq pc, lr, r0, lsr r3 @ │ │ │ │ - @ instruction: 0x009ef2f4 │ │ │ │ - @ instruction: 0x009ef3b8 │ │ │ │ - @ instruction: 0x009ef2fc │ │ │ │ + addseq r5, sp, r8, lsl sp │ │ │ │ + adceq sl, pc, sl, lsl ip @ │ │ │ │ + addseq r2, ip, r4, ror pc │ │ │ │ + addseq pc, lr, r8, asr #8 │ │ │ │ + @ instruction: 0x009ef4fc │ │ │ │ + @ instruction: 0x009ef4b0 │ │ │ │ + addseq pc, lr, ip, ror r4 @ │ │ │ │ + @ instruction: 0x009ef3bc │ │ │ │ + umullseq pc, lr, r0, r3 @ │ │ │ │ + addseq pc, lr, r8, asr r3 @ │ │ │ │ + addseq pc, lr, ip, lsr #6 │ │ │ │ + addseq pc, lr, r0, lsl #6 │ │ │ │ + @ instruction: 0x009ef2d4 │ │ │ │ + umullseq pc, lr, ip, r2 @ │ │ │ │ + addseq pc, lr, r8, ror #4 │ │ │ │ + addseq pc, lr, ip, lsr #6 │ │ │ │ + @ instruction: 0x009ef2f0 │ │ │ │ + @ instruction: 0x009ef3b4 │ │ │ │ + @ instruction: 0x009ef2f8 │ │ │ │ + addseq pc, lr, r8, asr #6 │ │ │ │ addseq pc, lr, ip, asr #6 │ │ │ │ - addseq pc, lr, r0, asr r3 @ │ │ │ │ andeq r2, r0, r8, lsl #7 │ │ │ │ tsteq r1, r1, lsl r1 │ │ │ │ - @ instruction: 0x009ee2d0 │ │ │ │ - addseq sp, lr, r8, asr pc │ │ │ │ - adceq sl, pc, sl, ror r9 @ │ │ │ │ - addseq sp, lr, ip, lsr #22 │ │ │ │ - @ instruction: 0x009edef8 │ │ │ │ - @ instruction: 0x009edad8 │ │ │ │ - addseq sp, lr, r0, asr #29 │ │ │ │ + addseq lr, lr, ip, asr #5 │ │ │ │ + addseq sp, lr, r4, asr pc │ │ │ │ + adceq sl, pc, r6, ror r9 @ │ │ │ │ + addseq sp, lr, r8, lsr #22 │ │ │ │ + @ instruction: 0x009edef4 │ │ │ │ + @ instruction: 0x009edad4 │ │ │ │ + @ instruction: 0x009edebc │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ tstne r1, r0 │ │ │ │ - addseq r5, sp, ip, lsl r9 │ │ │ │ - addseq lr, lr, r4, lsl #5 │ │ │ │ + addseq r5, sp, r8, lsl r9 │ │ │ │ + addseq lr, lr, r0, lsl #5 │ │ │ │ @ instruction: 0x00003fbc │ │ │ │ - ldr r2, [pc, #-564] @ 380390 │ │ │ │ + ldr r2, [pc, #-564] @ 3803b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-588] @ 380394 │ │ │ │ + ldr r2, [pc, #-588] @ 3803b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-612] @ 380398 │ │ │ │ + ldr r2, [pc, #-612] @ 3803bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-636] @ 38039c │ │ │ │ + ldr r2, [pc, #-636] @ 3803c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-660] @ 3803a0 │ │ │ │ + ldr r2, [pc, #-660] @ 3803c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-684] @ 3803a4 │ │ │ │ + ldr r2, [pc, #-684] @ 3803c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-708] @ 3803a8 │ │ │ │ + ldr r2, [pc, #-708] @ 3803cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-732] @ 3803ac │ │ │ │ + ldr r2, [pc, #-732] @ 3803d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-756] @ 3803b0 │ │ │ │ + ldr r2, [pc, #-756] @ 3803d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-780] @ 3803b4 │ │ │ │ + ldr r2, [pc, #-780] @ 3803d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-804] @ 3803b8 │ │ │ │ + ldr r2, [pc, #-804] @ 3803dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-828] @ 3803bc │ │ │ │ + ldr r2, [pc, #-828] @ 3803e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-852] @ 3803c0 │ │ │ │ + ldr r2, [pc, #-852] @ 3803e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-876] @ 3803c4 │ │ │ │ + ldr r3, [pc, #-876] @ 3803e8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 381878 │ │ │ │ + bhi 38189c │ │ │ │ cmp r1, #2976 @ 0xba0 │ │ │ │ - bcs 3834f0 │ │ │ │ + bcs 383514 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38321c │ │ │ │ + bhi 383240 │ │ │ │ cmp r1, #2912 @ 0xb60 │ │ │ │ - bcs 383214 │ │ │ │ + bcs 383238 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3832dc │ │ │ │ + bhi 383300 │ │ │ │ cmp r1, #2848 @ 0xb20 │ │ │ │ - bcc 378bc8 │ │ │ │ + bcc 378bec │ │ │ │ sub r3, r1, #2848 @ 0xb20 │ │ │ │ - ldr r2, [pc, #-936] @ 3803c8 │ │ │ │ + ldr r2, [pc, #-936] @ 3803ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3789bc │ │ │ │ - b 378bc8 │ │ │ │ + bne 3789e0 │ │ │ │ + b 378bec │ │ │ │ sub r1, r1, #512 @ 0x200 │ │ │ │ lsl r3, r1, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r3, [pc, #-980] @ 3803cc │ │ │ │ + bhi 378bec │ │ │ │ + ldr r3, [pc, #-980] @ 3803f0 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1008] @ 3803d0 │ │ │ │ + ldr r2, [pc, #-1008] @ 3803f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385c68 │ │ │ │ - ldr r2, [pc, #-1036] @ 3803d4 │ │ │ │ + bne 385c8c │ │ │ │ + ldr r2, [pc, #-1036] @ 3803f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1052] @ 3803d8 │ │ │ │ + ldr r2, [pc, #-1052] @ 3803fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385c50 │ │ │ │ - ldr r2, [pc, #-1080] @ 3803dc │ │ │ │ + bne 385c74 │ │ │ │ + ldr r2, [pc, #-1080] @ 380400 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1096] @ 3803e0 │ │ │ │ + ldr r2, [pc, #-1096] @ 380404 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 385c38 │ │ │ │ - ldr r2, [pc, #-1124] @ 3803e4 │ │ │ │ + bne 385c5c │ │ │ │ + ldr r2, [pc, #-1124] @ 380408 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1140] @ 3803e8 │ │ │ │ + ldr r2, [pc, #-1140] @ 38040c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 385c20 │ │ │ │ - ldr r2, [pc, #-1168] @ 3803ec │ │ │ │ + bne 385c44 │ │ │ │ + ldr r2, [pc, #-1168] @ 380410 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1184] @ 3803f0 │ │ │ │ + ldr r2, [pc, #-1184] @ 380414 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 385e34 │ │ │ │ - ldr r2, [pc, #-1212] @ 3803f4 │ │ │ │ + bne 385e58 │ │ │ │ + ldr r2, [pc, #-1212] @ 380418 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1228] @ 3803f8 │ │ │ │ + ldr r2, [pc, #-1228] @ 38041c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37ed98 │ │ │ │ - ldr r2, [pc, #-1240] @ 3803fc │ │ │ │ + b 37edbc │ │ │ │ + ldr r2, [pc, #-1240] @ 380420 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37a160 │ │ │ │ - ldr r2, [pc, #-1252] @ 380400 │ │ │ │ - ldr r8, [pc, #-1252] @ 380404 │ │ │ │ - ldr r9, [pc, #-1252] @ 380408 │ │ │ │ + b 37a184 │ │ │ │ + ldr r2, [pc, #-1252] @ 380424 │ │ │ │ + ldr r8, [pc, #-1252] @ 380428 │ │ │ │ + ldr r9, [pc, #-1252] @ 38042c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ add r8, pc, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, r9 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1296] @ 38040c │ │ │ │ + ldr r2, [pc, #-1296] @ 380430 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ and r3, r9, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1336] @ 380410 │ │ │ │ + ldr r2, [pc, #-1336] @ 380434 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37acc4 │ │ │ │ - ldr r2, [pc, #-1348] @ 380414 │ │ │ │ + b 37ace8 │ │ │ │ + ldr r2, [pc, #-1348] @ 380438 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1368] @ 380418 │ │ │ │ + ldr r2, [pc, #-1368] @ 38043c │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1392] @ 38041c │ │ │ │ + ldr r2, [pc, #-1392] @ 380440 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - beq 378a60 │ │ │ │ - b 378b1c │ │ │ │ - ldr r2, [pc, #-1424] @ 380420 │ │ │ │ + beq 378a84 │ │ │ │ + b 378b40 │ │ │ │ + ldr r2, [pc, #-1424] @ 380444 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1444] @ 380424 │ │ │ │ + ldr r3, [pc, #-1444] @ 380448 │ │ │ │ and r5, r5, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #31 │ │ │ │ - bhi 3809e4 │ │ │ │ + bhi 380a08 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1476] @ 380428 │ │ │ │ + ldr r2, [pc, #-1476] @ 38044c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1504] @ 38042c │ │ │ │ + ldr r2, [pc, #-1504] @ 380450 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1528] @ 380430 │ │ │ │ + ldr r2, [pc, #-1528] @ 380454 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1552] @ 380434 │ │ │ │ + ldr r2, [pc, #-1552] @ 380458 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1576] @ 380438 │ │ │ │ + ldr r2, [pc, #-1576] @ 38045c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1600] @ 38043c │ │ │ │ + ldr r2, [pc, #-1600] @ 380460 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1624] @ 380440 │ │ │ │ + ldr r2, [pc, #-1624] @ 380464 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1648] @ 380444 │ │ │ │ + ldr r2, [pc, #-1648] @ 380468 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1672] @ 380448 │ │ │ │ + ldr r2, [pc, #-1672] @ 38046c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1696] @ 38044c │ │ │ │ + ldr r2, [pc, #-1696] @ 380470 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1720] @ 380450 │ │ │ │ + ldr r2, [pc, #-1720] @ 380474 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1744] @ 380454 │ │ │ │ + ldr r2, [pc, #-1744] @ 380478 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1768] @ 380458 │ │ │ │ + ldr r2, [pc, #-1768] @ 38047c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1792] @ 38045c │ │ │ │ + ldr r2, [pc, #-1792] @ 380480 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #3440 @ 0xd70 │ │ │ │ - bhi 379fcc │ │ │ │ - ldr r3, [pc, #-1824] @ 380460 │ │ │ │ + bhi 379ff0 │ │ │ │ + ldr r3, [pc, #-1824] @ 380484 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378bc8 │ │ │ │ - ldr r3, [pc, #-1832] @ 380464 │ │ │ │ + bls 378bec │ │ │ │ + ldr r3, [pc, #-1832] @ 380488 │ │ │ │ sub r1, r1, #3408 @ 0xd50 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #12 │ │ │ │ cmp r1, #20 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1868] @ 380468 │ │ │ │ + ldr r3, [pc, #-1868] @ 38048c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 380c68 │ │ │ │ + bhi 380c8c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 383ea4 │ │ │ │ + bls 383ec8 │ │ │ │ sub r3, r1, #3312 @ 0xcf0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-1892] @ 380480 │ │ │ │ + ldr r2, [pc, #-1892] @ 3804a4 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 380ca8 │ │ │ │ - ldr r2, [pc, #-1928] @ 38046c │ │ │ │ + bne 380ccc │ │ │ │ + ldr r2, [pc, #-1928] @ 380490 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3789b4 │ │ │ │ - ldr r2, [pc, #-1940] @ 380470 │ │ │ │ - ldr r8, [pc, #-1940] @ 380474 │ │ │ │ + beq 3789d8 │ │ │ │ + ldr r2, [pc, #-1940] @ 380494 │ │ │ │ + ldr r8, [pc, #-1940] @ 380498 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1988] @ 380478 │ │ │ │ + ldr r2, [pc, #-1988] @ 38049c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ @@ -856789,2091 +856798,2091 @@ │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3344 @ 0xd10 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-2068] @ 38047c │ │ │ │ + ldr r2, [pc, #-2068] @ 3804a0 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 380bfc │ │ │ │ - ldr r2, [pc, #-2080] @ 380480 │ │ │ │ + bne 380c20 │ │ │ │ + ldr r2, [pc, #-2080] @ 3804a4 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 378bc8 │ │ │ │ - ldr r2, [pc, #-2092] @ 380484 │ │ │ │ - ldr r8, [pc, #-2092] @ 380488 │ │ │ │ + beq 378bec │ │ │ │ + ldr r2, [pc, #-2092] @ 3804a8 │ │ │ │ + ldr r8, [pc, #-2092] @ 3804ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2140] @ 38048c │ │ │ │ + ldr r2, [pc, #-2140] @ 3804b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2188] @ 380490 │ │ │ │ + ldr r2, [pc, #-2188] @ 3804b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385868 │ │ │ │ - ldr r2, [pc, #-2216] @ 380494 │ │ │ │ + bne 38588c │ │ │ │ + ldr r2, [pc, #-2216] @ 3804b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2232] @ 380498 │ │ │ │ + ldr r2, [pc, #-2232] @ 3804bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 385850 │ │ │ │ - ldr r2, [pc, #-2260] @ 38049c │ │ │ │ + bne 385874 │ │ │ │ + ldr r2, [pc, #-2260] @ 3804c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2276] @ 3804a0 │ │ │ │ + ldr r2, [pc, #-2276] @ 3804c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 385838 │ │ │ │ - ldr r2, [pc, #-2304] @ 3804a4 │ │ │ │ + bne 38585c │ │ │ │ + ldr r2, [pc, #-2304] @ 3804c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2320] @ 3804a8 │ │ │ │ + ldr r2, [pc, #-2320] @ 3804cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 385820 │ │ │ │ - ldr r2, [pc, #-2348] @ 3804ac │ │ │ │ + bne 385844 │ │ │ │ + ldr r2, [pc, #-2348] @ 3804d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2364] @ 3804b0 │ │ │ │ + ldr r2, [pc, #-2364] @ 3804d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385808 │ │ │ │ - ldr r2, [pc, #-2392] @ 3804b4 │ │ │ │ + bne 38582c │ │ │ │ + ldr r2, [pc, #-2392] @ 3804d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2408] @ 3804b8 │ │ │ │ + ldr r2, [pc, #-2408] @ 3804dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3857f0 │ │ │ │ - ldr r2, [pc, #-2436] @ 3804bc │ │ │ │ + bne 385814 │ │ │ │ + ldr r2, [pc, #-2436] @ 3804e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2452] @ 3804c0 │ │ │ │ + ldr r2, [pc, #-2452] @ 3804e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3857d8 │ │ │ │ - ldr r2, [pc, #-2480] @ 3804c4 │ │ │ │ + bne 3857fc │ │ │ │ + ldr r2, [pc, #-2480] @ 3804e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2496] @ 3804c8 │ │ │ │ + ldr r2, [pc, #-2496] @ 3804ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 3857c0 │ │ │ │ - ldr r2, [pc, #-2524] @ 3804cc │ │ │ │ + bne 3857e4 │ │ │ │ + ldr r2, [pc, #-2524] @ 3804f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2540] @ 3804d0 │ │ │ │ + ldr r2, [pc, #-2540] @ 3804f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3859d4 │ │ │ │ - ldr r2, [pc, #-2568] @ 3804d4 │ │ │ │ + bne 3859f8 │ │ │ │ + ldr r2, [pc, #-2568] @ 3804f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2584] @ 3804d8 │ │ │ │ + ldr r2, [pc, #-2584] @ 3804fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 3859bc │ │ │ │ - ldr r2, [pc, #-2612] @ 3804dc │ │ │ │ + bne 3859e0 │ │ │ │ + ldr r2, [pc, #-2612] @ 380500 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2628] @ 3804e0 │ │ │ │ + ldr r2, [pc, #-2628] @ 380504 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2048 @ 0x800 │ │ │ │ - bne 3859a4 │ │ │ │ - ldr r2, [pc, #-2656] @ 3804e4 │ │ │ │ + bne 3859c8 │ │ │ │ + ldr r2, [pc, #-2656] @ 380508 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2672] @ 3804e8 │ │ │ │ + ldr r2, [pc, #-2672] @ 38050c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 38598c │ │ │ │ - ldr r2, [pc, #-2700] @ 3804ec │ │ │ │ + bne 3859b0 │ │ │ │ + ldr r2, [pc, #-2700] @ 380510 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2716] @ 3804f0 │ │ │ │ + ldr r2, [pc, #-2716] @ 380514 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8192 @ 0x2000 │ │ │ │ - bne 3855a0 │ │ │ │ - ldr r2, [pc, #-2744] @ 3804f4 │ │ │ │ + bne 3855c4 │ │ │ │ + ldr r2, [pc, #-2744] @ 380518 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2760] @ 3804f8 │ │ │ │ + ldr r2, [pc, #-2760] @ 38051c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ - bne 385588 │ │ │ │ - ldr r2, [pc, #-2788] @ 3804fc │ │ │ │ + bne 3855ac │ │ │ │ + ldr r2, [pc, #-2788] @ 380520 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2804] @ 380500 │ │ │ │ + ldr r2, [pc, #-2804] @ 380524 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 3852e8 │ │ │ │ - ldr r2, [pc, #-2832] @ 380504 │ │ │ │ + bne 38530c │ │ │ │ + ldr r2, [pc, #-2832] @ 380528 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2848] @ 380508 │ │ │ │ + ldr r2, [pc, #-2848] @ 38052c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32768 @ 0x8000 │ │ │ │ - beq 378a60 │ │ │ │ - b 378b1c │ │ │ │ - ldr r2, [pc, #-2880] @ 38050c │ │ │ │ + beq 378a84 │ │ │ │ + b 378b40 │ │ │ │ + ldr r2, [pc, #-2880] @ 380530 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2900] @ 380510 │ │ │ │ + ldr r3, [pc, #-2900] @ 380534 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #15 │ │ │ │ - bhi 3810ec │ │ │ │ + bhi 381110 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2932] @ 380514 │ │ │ │ - ldr r8, [pc, #-2932] @ 380518 │ │ │ │ + ldr r2, [pc, #-2932] @ 380538 │ │ │ │ + ldr r8, [pc, #-2932] @ 38053c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2980] @ 38051c │ │ │ │ + ldr r2, [pc, #-2980] @ 380540 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3028] @ 380520 │ │ │ │ + ldr r2, [pc, #-3028] @ 380544 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3056] @ 380524 │ │ │ │ + ldr r2, [pc, #-3056] @ 380548 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3080] @ 380528 │ │ │ │ + ldr r3, [pc, #-3080] @ 38054c │ │ │ │ cmp r1, r3 │ │ │ │ - bls 382144 │ │ │ │ + bls 382168 │ │ │ │ sub r3, r1, #5376 @ 0x1500 │ │ │ │ sub r3, r3, #20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-3112] @ 38052c │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-3112] @ 380550 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 378a40 │ │ │ │ + bne 378a64 │ │ │ │ cmp r3, #28 │ │ │ │ - bne 386858 │ │ │ │ - ldr r2, [pc, #-3132] @ 380530 │ │ │ │ + bne 38687c │ │ │ │ + ldr r2, [pc, #-3132] @ 380554 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3152] @ 380534 │ │ │ │ + ldr r3, [pc, #-3152] @ 380558 │ │ │ │ and r5, r5, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #1 │ │ │ │ cmp r2, #30 │ │ │ │ - bhi 3811a0 │ │ │ │ + bhi 3811c4 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3184] @ 380538 │ │ │ │ + ldr r2, [pc, #-3184] @ 38055c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3212] @ 38053c │ │ │ │ + ldr r2, [pc, #-3212] @ 380560 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3236] @ 380540 │ │ │ │ + ldr r2, [pc, #-3236] @ 380564 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3260] @ 380544 │ │ │ │ + ldr r2, [pc, #-3260] @ 380568 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3284] @ 380548 │ │ │ │ + ldr r2, [pc, #-3284] @ 38056c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3308] @ 38054c │ │ │ │ + ldr r2, [pc, #-3308] @ 380570 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3332] @ 380550 │ │ │ │ + ldr r2, [pc, #-3332] @ 380574 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3356] @ 380554 │ │ │ │ + ldr r2, [pc, #-3356] @ 380578 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3380] @ 380558 │ │ │ │ + ldr r2, [pc, #-3380] @ 38057c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3404] @ 38055c │ │ │ │ + ldr r2, [pc, #-3404] @ 380580 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3428] @ 380560 │ │ │ │ + ldr r2, [pc, #-3428] @ 380584 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3452] @ 380564 │ │ │ │ + ldr r2, [pc, #-3452] @ 380588 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3476] @ 380568 │ │ │ │ + ldr r2, [pc, #-3476] @ 38058c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3500] @ 38056c │ │ │ │ + ldr r2, [pc, #-3500] @ 380590 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3524] @ 380570 │ │ │ │ + ldr r2, [pc, #-3524] @ 380594 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3548] @ 380574 │ │ │ │ + ldr r2, [pc, #-3548] @ 380598 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3572] @ 380578 │ │ │ │ + ldr r2, [pc, #-3572] @ 38059c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3596] @ 38057c │ │ │ │ + ldr r2, [pc, #-3596] @ 3805a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3620] @ 380580 │ │ │ │ + ldr r2, [pc, #-3620] @ 3805a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3644] @ 380584 │ │ │ │ + ldr r3, [pc, #-3644] @ 3805a8 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 379994 │ │ │ │ - bhi 382388 │ │ │ │ + beq 3799b8 │ │ │ │ + bhi 3823ac │ │ │ │ cmp r1, #9088 @ 0x2380 │ │ │ │ - bhi 379950 │ │ │ │ + bhi 379974 │ │ │ │ sub r3, r3, #37 @ 0x25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378bc8 │ │ │ │ + bls 378bec │ │ │ │ sub r3, r1, #9024 @ 0x2340 │ │ │ │ sub r3, r3, #36 @ 0x24 │ │ │ │ - ldr r2, [pc, #-3684] @ 380588 │ │ │ │ + ldr r2, [pc, #-3684] @ 3805ac │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 3788d8 │ │ │ │ + bne 3788fc │ │ │ │ cmp r1, #9088 @ 0x2380 │ │ │ │ - bne 378bc8 │ │ │ │ - ldr r2, [pc, #-3712] @ 38058c │ │ │ │ + bne 378bec │ │ │ │ + ldr r2, [pc, #-3712] @ 3805b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3732] @ 380590 │ │ │ │ + ldr r2, [pc, #-3732] @ 3805b4 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3764] @ 380594 │ │ │ │ + ldr r3, [pc, #-3764] @ 3805b8 │ │ │ │ sub r1, r1, #872 @ 0x368 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #136 @ 0x88 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3796] @ 380598 │ │ │ │ + ldr r2, [pc, #-3796] @ 3805bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3816] @ 38059c │ │ │ │ + ldr r2, [pc, #-3816] @ 3805c0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3844] @ 3805a0 │ │ │ │ + ldr r2, [pc, #-3844] @ 3805c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3864] @ 3805a4 │ │ │ │ + ldr r2, [pc, #-3864] @ 3805c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #4928 @ 0x1340 │ │ │ │ sub r3, r3, #36 @ 0x24 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-3916] @ 3805a8 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-3916] @ 3805cc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 378a40 │ │ │ │ - b 378bc8 │ │ │ │ + bne 378a64 │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #4000 @ 0xfa0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ mov r8, #1 │ │ │ │ lsl r2, r8, r3 │ │ │ │ - ldr r1, [pc, #-3964] @ 3805ac │ │ │ │ + ldr r1, [pc, #-3964] @ 3805d0 │ │ │ │ tst r2, r1 │ │ │ │ - bne 379f90 │ │ │ │ + bne 379fb4 │ │ │ │ cmp r3, #4 │ │ │ │ - bne 38564c │ │ │ │ - ldr r2, [pc, #-3980] @ 3805b0 │ │ │ │ + bne 385670 │ │ │ │ + ldr r2, [pc, #-3980] @ 3805d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385630 │ │ │ │ - ldr r2, [pc, #-4008] @ 3805b4 │ │ │ │ + bne 385654 │ │ │ │ + ldr r2, [pc, #-4008] @ 3805d8 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-4032] @ 3805b8 │ │ │ │ + ldr r3, [pc, #-4032] @ 3805dc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382438 │ │ │ │ + bhi 38245c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3833ec │ │ │ │ + bhi 383410 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3833c4 │ │ │ │ + bhi 3833e8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #16192 @ 0x3f40 │ │ │ │ - bhi 3833a4 │ │ │ │ + bhi 3833c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #4060] @ 382598 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #4060] @ 3825bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #4044] @ 38259c │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #4044] @ 3825c0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38246c │ │ │ │ + bhi 382490 │ │ │ │ cmp r1, #15808 @ 0x3dc0 │ │ │ │ - bcs 383484 │ │ │ │ + bcs 3834a8 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383458 │ │ │ │ + bhi 38347c │ │ │ │ cmp r1, #15744 @ 0x3d80 │ │ │ │ - bcs 383438 │ │ │ │ + bcs 38345c │ │ │ │ sub r3, r1, #15680 @ 0x3d40 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3976] @ 382598 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3976] @ 3825bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #3964] @ 3825a0 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #3964] @ 3825c4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382564 │ │ │ │ + bhi 382588 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383c3c │ │ │ │ + bhi 383c60 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383c14 │ │ │ │ + bhi 383c38 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #14272 @ 0x37c0 │ │ │ │ - bhi 383bf4 │ │ │ │ + bhi 383c18 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3888] @ 382598 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3888] @ 3825bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #3880] @ 3825a4 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #3880] @ 3825c8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3823fc │ │ │ │ + bhi 382420 │ │ │ │ cmp r1, #14848 @ 0x3a00 │ │ │ │ - bcs 383588 │ │ │ │ + bcs 3835ac │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3836c8 │ │ │ │ + bhi 3836ec │ │ │ │ cmp r1, #14784 @ 0x39c0 │ │ │ │ - bcs 3836a8 │ │ │ │ + bcs 3836cc │ │ │ │ sub r3, r1, #14720 @ 0x3980 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3804] @ 382598 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3804] @ 3825bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #3800] @ 3825a8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #3800] @ 3825cc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3824fc │ │ │ │ + bhi 382520 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383cd4 │ │ │ │ + bhi 383cf8 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383cac │ │ │ │ + bhi 383cd0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #13312 @ 0x3400 │ │ │ │ - bhi 383c8c │ │ │ │ + bhi 383cb0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3716] @ 382598 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3716] @ 3825bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #3716] @ 3825ac │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #3716] @ 3825d0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382850 │ │ │ │ + bhi 382874 │ │ │ │ cmp r1, #13888 @ 0x3640 │ │ │ │ - bcs 383d88 │ │ │ │ + bcs 383dac │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383d5c │ │ │ │ + bhi 383d80 │ │ │ │ cmp r1, #13824 @ 0x3600 │ │ │ │ - bcs 383d3c │ │ │ │ + bcs 383d60 │ │ │ │ sub r3, r1, #13760 @ 0x35c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3632] @ 382598 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3632] @ 3825bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #3636] @ 3825b0 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #3636] @ 3825d4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382530 │ │ │ │ + bhi 382554 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38328c │ │ │ │ + bhi 3832b0 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383264 │ │ │ │ + bhi 383288 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #15232 @ 0x3b80 │ │ │ │ - bhi 383244 │ │ │ │ + bhi 383268 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3544] @ 382598 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3544] @ 3825bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #3552] @ 3825b4 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #3552] @ 3825d8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382b68 │ │ │ │ + bhi 382b8c │ │ │ │ cmp r1, #3776 @ 0xec0 │ │ │ │ - bcs 382ac4 │ │ │ │ + bcs 382ae8 │ │ │ │ sub r3, r1, #3744 @ 0xea0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #3984] @ 382794 │ │ │ │ + ldr r2, [pc, #3984] @ 3827b8 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380bfc │ │ │ │ - ldr r2, [pc, #3976] @ 382798 │ │ │ │ + bne 380c20 │ │ │ │ + ldr r2, [pc, #3976] @ 3827bc │ │ │ │ tst r3, r2 │ │ │ │ - bne 380ca8 │ │ │ │ - ldr r2, [pc, #3968] @ 38279c │ │ │ │ + bne 380ccc │ │ │ │ + ldr r2, [pc, #3968] @ 3827c0 │ │ │ │ tst r3, r2 │ │ │ │ - bne 378724 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #3468] @ 3825b8 │ │ │ │ + bne 378748 │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #3468] @ 3825dc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 385670 │ │ │ │ + bhi 385694 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 385658 │ │ │ │ + bls 38567c │ │ │ │ sub r3, r1, #8384 @ 0x20c0 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #3440] @ 3825bc │ │ │ │ + ldr r2, [pc, #3440] @ 3825e0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 3787c0 │ │ │ │ - ldr r3, [pc, #3420] @ 3825c0 │ │ │ │ + bne 3787e4 │ │ │ │ + ldr r3, [pc, #3420] @ 3825e4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3818e0 │ │ │ │ + beq 381904 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3790a8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #3396] @ 3825c4 │ │ │ │ + beq 3790cc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #3396] @ 3825e8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 382980 │ │ │ │ + bhi 3829a4 │ │ │ │ cmp r1, #3040 @ 0xbe0 │ │ │ │ - bcs 38394c │ │ │ │ + bcs 383970 │ │ │ │ sub r3, r1, #3008 @ 0xbc0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3992] @ 382840 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3992] @ 382864 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3789bc │ │ │ │ - b 378bc8 │ │ │ │ + bne 3789e0 │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #8320 @ 0x2080 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #3320] @ 3825bc │ │ │ │ + ldr r2, [pc, #3320] @ 3825e0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 3787c0 │ │ │ │ - ldr r3, [pc, #3308] @ 3825c8 │ │ │ │ + bne 3787e4 │ │ │ │ + ldr r3, [pc, #3308] @ 3825ec │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378bbc │ │ │ │ - ldr r2, [pc, #3300] @ 3825cc │ │ │ │ + bne 378be0 │ │ │ │ + ldr r2, [pc, #3300] @ 3825f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3280] @ 3825d0 │ │ │ │ + ldr r2, [pc, #3280] @ 3825f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #8448 @ 0x2100 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #3220] @ 3825bc │ │ │ │ + ldr r2, [pc, #3220] @ 3825e0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 3787c0 │ │ │ │ - ldr r3, [pc, #3220] @ 3825d4 │ │ │ │ + bne 3787e4 │ │ │ │ + ldr r3, [pc, #3220] @ 3825f8 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378bbc │ │ │ │ - b 3818e0 │ │ │ │ + bne 378be0 │ │ │ │ + b 381904 │ │ │ │ cmp r1, #296 @ 0x128 │ │ │ │ - bhi 383f8c │ │ │ │ + bhi 383fb0 │ │ │ │ cmp r1, #272 @ 0x110 │ │ │ │ - bcc 378bc8 │ │ │ │ + bcc 378bec │ │ │ │ sub r3, r1, #272 @ 0x110 │ │ │ │ - ldr r2, [pc, #3188] @ 3825d8 │ │ │ │ + ldr r2, [pc, #3188] @ 3825fc │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 3788d8 │ │ │ │ + bne 3788fc │ │ │ │ cmp r1, #296 @ 0x128 │ │ │ │ - beq 3790a8 │ │ │ │ + beq 3790cc │ │ │ │ cmp r1, #292 @ 0x124 │ │ │ │ - bne 378bc8 │ │ │ │ - ldr r2, [pc, #3152] @ 3825dc │ │ │ │ + bne 378bec │ │ │ │ + ldr r2, [pc, #3152] @ 382600 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 385fec │ │ │ │ + beq 386010 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 386350 │ │ │ │ + beq 386374 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 386334 │ │ │ │ - ldr r2, [pc, #3104] @ 3825e0 │ │ │ │ + beq 386358 │ │ │ │ + ldr r2, [pc, #3104] @ 382604 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 37f114 │ │ │ │ + bhi 37f138 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #4160 @ 0x1040 │ │ │ │ - bhi 3831f4 │ │ │ │ + bhi 383218 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2960] @ 382598 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2960] @ 3825bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r2, [pc, #3016] @ 3825e4 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r2, [pc, #3016] @ 382608 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2988] @ 3825e8 │ │ │ │ + ldr r3, [pc, #2988] @ 38260c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383974 │ │ │ │ + bhi 383998 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #14144 @ 0x3740 │ │ │ │ - bhi 383954 │ │ │ │ + bhi 383978 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2864] @ 382598 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2864] @ 3825bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #2928] @ 3825ec │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #2928] @ 382610 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383324 │ │ │ │ + bhi 383348 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #15104 @ 0x3b00 │ │ │ │ - bhi 383304 │ │ │ │ + bhi 383328 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2800] @ 382598 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2800] @ 3825bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #2868] @ 3825f0 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #2868] @ 382614 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383a04 │ │ │ │ + bhi 383a28 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #16064 @ 0x3ec0 │ │ │ │ - bhi 3839e4 │ │ │ │ + bhi 383a08 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2736] @ 382598 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2736] @ 3825bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #4864 @ 0x1300 │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2784] @ 3825f4 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2784] @ 382618 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 3789bc │ │ │ │ + bne 3789e0 │ │ │ │ cmp r3, #24 │ │ │ │ - beq 3831c4 │ │ │ │ - ldr r2, [pc, #2764] @ 3825f8 │ │ │ │ + beq 3831e8 │ │ │ │ + ldr r2, [pc, #2764] @ 38261c │ │ │ │ cmp r3, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ - beq 37c098 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #2748] @ 3825fc │ │ │ │ + beq 37c0bc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #2748] @ 382620 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383bc8 │ │ │ │ + bhi 383bec │ │ │ │ cmp r1, #14656 @ 0x3940 │ │ │ │ - bcs 383ba8 │ │ │ │ + bcs 383bcc │ │ │ │ sub r3, r1, #14592 @ 0x3900 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2604] @ 382598 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2604] @ 3825bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #2688] @ 382600 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #2688] @ 382624 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383614 │ │ │ │ + bhi 383638 │ │ │ │ cmp r1, #13696 @ 0x3580 │ │ │ │ - bcs 3835f4 │ │ │ │ + bcs 383618 │ │ │ │ sub r3, r1, #13632 @ 0x3540 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2540] @ 382598 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2540] @ 3825bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #2628] @ 382604 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #2628] @ 382628 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383920 │ │ │ │ + bhi 383944 │ │ │ │ cmp r1, #15616 @ 0x3d00 │ │ │ │ - bcs 383900 │ │ │ │ + bcs 383924 │ │ │ │ sub r3, r1, #15552 @ 0x3cc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2476] @ 382598 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2476] @ 3825bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #2568] @ 382608 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #2568] @ 38262c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383354 │ │ │ │ + bhi 383378 │ │ │ │ cmp r1, #2752 @ 0xac0 │ │ │ │ - bcs 38334c │ │ │ │ + bcs 383370 │ │ │ │ sub r3, r1, #2720 @ 0xaa0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3096] @ 382840 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3096] @ 382864 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3789bc │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #2512] @ 38260c │ │ │ │ + bne 3789e0 │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #2512] @ 382630 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 384708 │ │ │ │ + bhi 38472c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 384284 │ │ │ │ + bhi 3842a8 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 38425c │ │ │ │ + bhi 384280 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378bc8 │ │ │ │ + bls 378bec │ │ │ │ sub r3, r1, #4416 @ 0x1140 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2340] @ 382598 │ │ │ │ + ldr r2, [pc, #2340] @ 3825bc │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - ldr r2, [pc, #2436] @ 382610 │ │ │ │ + beq 378bec │ │ │ │ + ldr r2, [pc, #2436] @ 382634 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2416] @ 382614 │ │ │ │ + ldr r2, [pc, #2416] @ 382638 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2396] @ 382618 │ │ │ │ + ldr r2, [pc, #2396] @ 38263c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 385318 │ │ │ │ - ldr r2, [pc, #2368] @ 38261c │ │ │ │ + bne 38533c │ │ │ │ + ldr r2, [pc, #2368] @ 382640 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2352] @ 382620 │ │ │ │ + ldr r2, [pc, #2352] @ 382644 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2332] @ 382624 │ │ │ │ - ldr r2, [pc, #2332] @ 382628 │ │ │ │ + ldr r3, [pc, #2332] @ 382648 │ │ │ │ + ldr r2, [pc, #2332] @ 38264c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2312] @ 38262c │ │ │ │ + ldr r2, [pc, #2312] @ 382650 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r8, r5, #21 │ │ │ │ - ldr r3, [pc, #2288] @ 382630 │ │ │ │ + ldr r3, [pc, #2288] @ 382654 │ │ │ │ and r8, r8, #63 @ 0x3f │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #51 @ 0x33 │ │ │ │ - bhi 381d5c │ │ │ │ + bhi 381d80 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2256] @ 382634 │ │ │ │ + ldr r2, [pc, #2256] @ 382658 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2236] @ 382638 │ │ │ │ + ldr r2, [pc, #2236] @ 38265c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2216] @ 38263c │ │ │ │ + ldr r2, [pc, #2216] @ 382660 │ │ │ │ lsr r3, r5, #27 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38758c │ │ │ │ + bhi 3875b0 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2180] @ 382640 │ │ │ │ + ldr r2, [pc, #2180] @ 382664 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2164] @ 382644 │ │ │ │ + ldr r2, [pc, #2164] @ 382668 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37acc0 │ │ │ │ - ldr r2, [pc, #2156] @ 382648 │ │ │ │ + b 37ace4 │ │ │ │ + ldr r2, [pc, #2156] @ 38266c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381dc8 │ │ │ │ - ldr r2, [pc, #2136] @ 38264c │ │ │ │ + b 381dec │ │ │ │ + ldr r2, [pc, #2136] @ 382670 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381dc8 │ │ │ │ - ldr r2, [pc, #2116] @ 382650 │ │ │ │ + b 381dec │ │ │ │ + ldr r2, [pc, #2116] @ 382674 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381dc8 │ │ │ │ - ldr r2, [pc, #2096] @ 382654 │ │ │ │ + b 381dec │ │ │ │ + ldr r2, [pc, #2096] @ 382678 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381dc8 │ │ │ │ - ldr r2, [pc, #2076] @ 382658 │ │ │ │ + b 381dec │ │ │ │ + ldr r2, [pc, #2076] @ 38267c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381dc8 │ │ │ │ - ldr r2, [pc, #2056] @ 38265c │ │ │ │ + b 381dec │ │ │ │ + ldr r2, [pc, #2056] @ 382680 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381dc8 │ │ │ │ - ldr r2, [pc, #2036] @ 382660 │ │ │ │ + b 381dec │ │ │ │ + ldr r2, [pc, #2036] @ 382684 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #2016] @ 382664 │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #2016] @ 382688 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1996] @ 382668 │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1996] @ 38268c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1976] @ 38266c │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1976] @ 382690 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1956] @ 382670 │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1956] @ 382694 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1936] @ 382674 │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1936] @ 382698 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1916] @ 382678 │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1916] @ 38269c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1896] @ 38267c │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1896] @ 3826a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1876] @ 382680 │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1876] @ 3826a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1856] @ 382684 │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1856] @ 3826a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1836] @ 382688 │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1836] @ 3826ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1816] @ 38268c │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1816] @ 3826b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1796] @ 382690 │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1796] @ 3826b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1776] @ 382694 │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1776] @ 3826b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1756] @ 382698 │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1756] @ 3826bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1736] @ 38269c │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1736] @ 3826c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1716] @ 3826a0 │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1716] @ 3826c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1696] @ 3826a4 │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1696] @ 3826c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381d74 │ │ │ │ - ldr r2, [pc, #1676] @ 3826a8 │ │ │ │ + b 381d98 │ │ │ │ + ldr r2, [pc, #1676] @ 3826cc │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 382d24 │ │ │ │ + bhi 382d48 │ │ │ │ cmp r1, #13184 @ 0x3380 │ │ │ │ - bcc 378bc8 │ │ │ │ + bcc 378bec │ │ │ │ sub r3, r1, #13184 @ 0x3380 │ │ │ │ - ldr r0, [pc, #1916] @ 3827b0 │ │ │ │ + ldr r0, [pc, #1916] @ 3827d4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov ip, #1 │ │ │ │ ands r0, r0, ip, lsl r3 │ │ │ │ - beq 386748 │ │ │ │ - ldr r2, [pc, #1632] @ 3826ac │ │ │ │ + beq 38676c │ │ │ │ + ldr r2, [pc, #1632] @ 3826d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1612] @ 3826b0 │ │ │ │ + ldr r2, [pc, #1612] @ 3826d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3920 @ 0xf50 │ │ │ │ sub r3, r3, #4 │ │ │ │ - ldr r2, [pc, #1576] @ 3826b4 │ │ │ │ + ldr r2, [pc, #1576] @ 3826d8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3790a8 │ │ │ │ - ldr r3, [pc, #1552] @ 3826b8 │ │ │ │ + beq 378bec │ │ │ │ + b 3790cc │ │ │ │ + ldr r3, [pc, #1552] @ 3826dc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 384754 │ │ │ │ + bhi 384778 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 384730 │ │ │ │ + bhi 384754 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3792f8 │ │ │ │ + bhi 37931c │ │ │ │ sub r3, r3, #21 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378bc8 │ │ │ │ + bls 378bec │ │ │ │ sub r3, r1, #6208 @ 0x1840 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ - ldr r1, [pc, #1500] @ 3826bc │ │ │ │ + ldr r1, [pc, #1500] @ 3826e0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ ands r1, r1, r2, lsl r3 │ │ │ │ lsl r2, r2, r3 │ │ │ │ - bne 379320 │ │ │ │ + bne 379344 │ │ │ │ tst r2, #1 │ │ │ │ - bne 3789bc │ │ │ │ - b 378bc8 │ │ │ │ + bne 3789e0 │ │ │ │ + b 378bec │ │ │ │ sub r2, r1, #3376 @ 0xd30 │ │ │ │ sub r2, r2, #12 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r8, #1 │ │ │ │ lsl r2, r8, r2 │ │ │ │ - ldr r1, [pc, #1628] @ 38277c │ │ │ │ + ldr r1, [pc, #1628] @ 3827a0 │ │ │ │ and r1, r1, r2 │ │ │ │ cmp r1, #0 │ │ │ │ - bne 382f44 │ │ │ │ - ldr r3, [pc, #1424] @ 3826c0 │ │ │ │ + bne 382f68 │ │ │ │ + ldr r3, [pc, #1424] @ 3826e4 │ │ │ │ and r3, r3, r2 │ │ │ │ cmp r3, #0 │ │ │ │ - bne 381080 │ │ │ │ + bne 3810a4 │ │ │ │ tst r2, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 380bfc │ │ │ │ + beq 378bec │ │ │ │ + b 380c20 │ │ │ │ cmp r1, #5376 @ 0x1500 │ │ │ │ - bcc 378bc8 │ │ │ │ - ldr r3, [pc, #1392] @ 3826c4 │ │ │ │ + bcc 378bec │ │ │ │ + ldr r3, [pc, #1392] @ 3826e8 │ │ │ │ sub r1, r1, #5376 @ 0x1500 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #16 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1360] @ 3826c8 │ │ │ │ + ldr r2, [pc, #1360] @ 3826ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3851d8 │ │ │ │ - ldr r2, [pc, #1332] @ 3826cc │ │ │ │ + bne 3851fc │ │ │ │ + ldr r2, [pc, #1332] @ 3826f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1316] @ 3826d0 │ │ │ │ + ldr r2, [pc, #1316] @ 3826f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3851c0 │ │ │ │ - ldr r2, [pc, #1288] @ 3826d4 │ │ │ │ + bne 3851e4 │ │ │ │ + ldr r2, [pc, #1288] @ 3826f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1272] @ 3826d8 │ │ │ │ + ldr r2, [pc, #1272] @ 3826fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3851a8 │ │ │ │ - ldr r2, [pc, #1244] @ 3826dc │ │ │ │ + bne 3851cc │ │ │ │ + ldr r2, [pc, #1244] @ 382700 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1228] @ 3826e0 │ │ │ │ + ldr r2, [pc, #1228] @ 382704 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 385190 │ │ │ │ - ldr r2, [pc, #1200] @ 3826e4 │ │ │ │ + bne 3851b4 │ │ │ │ + ldr r2, [pc, #1200] @ 382708 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1184] @ 3826e8 │ │ │ │ + ldr r2, [pc, #1184] @ 38270c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385208 │ │ │ │ - ldr r2, [pc, #1156] @ 3826ec │ │ │ │ + bne 38522c │ │ │ │ + ldr r2, [pc, #1156] @ 382710 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1140] @ 3826f0 │ │ │ │ + ldr r2, [pc, #1140] @ 382714 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3851f0 │ │ │ │ - ldr r2, [pc, #1112] @ 3826f4 │ │ │ │ + bne 385214 │ │ │ │ + ldr r2, [pc, #1112] @ 382718 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1096] @ 3826f8 │ │ │ │ + ldr r2, [pc, #1096] @ 38271c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 385220 │ │ │ │ - ldr r2, [pc, #1068] @ 3826fc │ │ │ │ + bne 385244 │ │ │ │ + ldr r2, [pc, #1068] @ 382720 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1052] @ 382700 │ │ │ │ + ldr r2, [pc, #1052] @ 382724 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37a9c0 │ │ │ │ + b 37a9e4 │ │ │ │ sub r3, r1, #13248 @ 0x33c0 │ │ │ │ - ldr r2, [pc, #1212] @ 3827b0 │ │ │ │ + ldr r2, [pc, #1212] @ 3827d4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 383158 │ │ │ │ - ldr r3, [pc, #1016] @ 382704 │ │ │ │ + bne 38317c │ │ │ │ + ldr r3, [pc, #1016] @ 382728 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378bc8 │ │ │ │ - ldr r2, [pc, #1008] @ 382708 │ │ │ │ + bne 378bec │ │ │ │ + ldr r2, [pc, #1008] @ 38272c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #988] @ 38270c │ │ │ │ + ldr r2, [pc, #988] @ 382730 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #808 @ 0x328 │ │ │ │ - bcc 378bc8 │ │ │ │ + bcc 378bec │ │ │ │ sub r3, r1, #808 @ 0x328 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ add r2, r2, #272 @ 0x110 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3788d8 │ │ │ │ - ldr r2, [pc, #912] @ 382710 │ │ │ │ + bne 3788fc │ │ │ │ + ldr r2, [pc, #912] @ 382734 │ │ │ │ tst r3, r2 │ │ │ │ - bne 3787c0 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #900] @ 382714 │ │ │ │ + bne 3787e4 │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #900] @ 382738 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 379f90 │ │ │ │ + beq 379fb4 │ │ │ │ sub r3, r1, #9088 @ 0x2380 │ │ │ │ sub r3, r3, #16 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #484] @ 382598 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #484] @ 3825bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #848] @ 382718 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #848] @ 38273c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3836f4 │ │ │ │ + bhi 383718 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3868e0 │ │ │ │ + bls 386904 │ │ │ │ sub r3, r1, #8960 @ 0x2300 │ │ │ │ sub r3, r3, #4 │ │ │ │ - ldr r2, [pc, #432] @ 382598 │ │ │ │ + ldr r2, [pc, #432] @ 3825bc │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #792] @ 38271c │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #792] @ 382740 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383410 │ │ │ │ + bhi 383434 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378bc8 │ │ │ │ + bls 378bec │ │ │ │ sub r3, r1, #14848 @ 0x3a00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #372] @ 382598 │ │ │ │ + ldr r2, [pc, #372] @ 3825bc │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #736] @ 382720 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #736] @ 382744 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3834a4 │ │ │ │ + bhi 3834c8 │ │ │ │ cmp r1, #16320 @ 0x3fc0 │ │ │ │ - bcc 378bc8 │ │ │ │ + bcc 378bec │ │ │ │ sub r3, r1, #16320 @ 0x3fc0 │ │ │ │ - ldr r2, [pc, #320] @ 382598 │ │ │ │ + ldr r2, [pc, #320] @ 3825bc │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #688] @ 382724 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #688] @ 382748 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383844 │ │ │ │ + bhi 383868 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378bc8 │ │ │ │ + bls 378bec │ │ │ │ sub r3, r1, #15808 @ 0x3dc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #260] @ 382598 │ │ │ │ + ldr r2, [pc, #260] @ 3825bc │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #632] @ 382728 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #632] @ 38274c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383cf8 │ │ │ │ + bhi 383d1c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378bc8 │ │ │ │ + bls 378bec │ │ │ │ sub r3, r1, #8000 @ 0x1f40 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #664] @ 382778 │ │ │ │ + ldr r2, [pc, #664] @ 38279c │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 37ae2c │ │ │ │ - ldr r2, [pc, #652] @ 38277c │ │ │ │ + bne 37ae50 │ │ │ │ + ldr r2, [pc, #652] @ 3827a0 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 378cf8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #552] @ 38272c │ │ │ │ + bne 378d1c │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #552] @ 382750 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3832b0 │ │ │ │ + bhi 3832d4 │ │ │ │ cmp r1, #13440 @ 0x3480 │ │ │ │ - bcc 378bc8 │ │ │ │ + bcc 378bec │ │ │ │ sub r3, r1, #13440 @ 0x3480 │ │ │ │ - ldr r2, [pc, #124] @ 382598 │ │ │ │ + ldr r2, [pc, #124] @ 3825bc │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #504] @ 382730 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #504] @ 382754 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383c60 │ │ │ │ + bhi 383c84 │ │ │ │ cmp r1, #15360 @ 0x3c00 │ │ │ │ - bcc 378bc8 │ │ │ │ + bcc 378bec │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ - ldr r2, [pc, #72] @ 382598 │ │ │ │ + ldr r2, [pc, #72] @ 3825bc │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r3, [pc, #456] @ 382734 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r3, [pc, #456] @ 382758 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383da8 │ │ │ │ + bhi 383dcc │ │ │ │ cmp r1, #14400 @ 0x3840 │ │ │ │ - bcc 378bc8 │ │ │ │ + bcc 378bec │ │ │ │ sub r3, r1, #14400 @ 0x3840 │ │ │ │ - ldr r2, [pc, #20] @ 382598 │ │ │ │ + ldr r2, [pc, #20] @ 3825bc │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, lsr r8 │ │ │ │ andeq r3, r0, ip, lsl sl │ │ │ │ andeq r3, r0, ip, ror r4 │ │ │ │ andeq r3, r0, ip, asr r6 │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ andeq r2, r0, r0, ror #1 │ │ │ │ tsteq r1, r1 │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ muleq r0, r0, r0 │ │ │ │ - addseq pc, lr, r4, lsl #26 │ │ │ │ - addseq sp, lr, ip, ror sl │ │ │ │ + addseq pc, lr, r0, lsl #26 │ │ │ │ + addseq sp, lr, r8, ror sl │ │ │ │ andeq r2, r0, r0, lsl r1 │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ - addseq r5, sp, r8, lsr #10 │ │ │ │ - addseq r5, sp, r0, lsl #10 │ │ │ │ - addseq r2, ip, r4, lsl #14 │ │ │ │ + addseq r5, sp, r4, lsr #10 │ │ │ │ + @ instruction: 0x009d54fc │ │ │ │ + addseq r2, ip, r0, lsl #14 │ │ │ │ andeq r3, r0, ip, ror r7 │ │ │ │ andeq r3, r0, ip, lsr fp │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ andeq r1, r0, r1, lsl r1 │ │ │ │ - addseq lr, lr, r0, lsl r2 │ │ │ │ + addseq lr, lr, ip, lsl #4 │ │ │ │ andeq r3, r0, ip, asr r9 │ │ │ │ muleq r0, ip, r5 │ │ │ │ andeq r3, r0, ip, lsl sp │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0x000011bc │ │ │ │ - addseq sp, lr, ip, lsr lr │ │ │ │ - @ instruction: 0x009ed6d8 │ │ │ │ - addseq sp, lr, ip, lsl lr │ │ │ │ - addseq sp, lr, ip, lsl #28 │ │ │ │ - addseq sp, lr, r4, ror #12 │ │ │ │ + addseq sp, lr, r8, lsr lr │ │ │ │ + @ instruction: 0x009ed6d4 │ │ │ │ + addseq sp, lr, r8, lsl lr │ │ │ │ + addseq sp, lr, r8, lsl #28 │ │ │ │ + addseq sp, lr, r0, ror #12 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ - addseq sp, lr, r0, ror r6 │ │ │ │ - @ instruction: 0x009eddd8 │ │ │ │ - umlaleq sl, pc, r4, r1 @ │ │ │ │ - @ instruction: 0x009c23bc │ │ │ │ - addseq sp, lr, ip, lsl #28 │ │ │ │ - adceq sl, pc, r0, ror r1 @ │ │ │ │ - addseq sp, lr, r0, lsl #26 │ │ │ │ + addseq sp, lr, ip, ror #12 │ │ │ │ @ instruction: 0x009eddd4 │ │ │ │ - @ instruction: 0x009edcd0 │ │ │ │ - addseq sp, lr, r8, lsr #25 │ │ │ │ - addseq sp, lr, r4, lsl #25 │ │ │ │ - addseq sp, lr, r0, ror #24 │ │ │ │ - addseq sp, lr, ip, lsr ip │ │ │ │ - addseq sp, lr, r8, lsl ip │ │ │ │ - addseq r5, sp, r4, lsr r3 │ │ │ │ - addseq r5, sp, r8, lsr #3 │ │ │ │ - addseq r5, sp, ip, asr #2 │ │ │ │ - @ instruction: 0x009edcb4 │ │ │ │ - addseq r5, sp, r4, lsr r1 │ │ │ │ - addseq r5, sp, r0, lsl #2 │ │ │ │ - addseq sp, lr, ip, asr #6 │ │ │ │ - addseq sp, lr, ip, lsl r3 │ │ │ │ - addseq sp, lr, r4, asr ip │ │ │ │ - addseq sp, lr, r0, lsr ip │ │ │ │ - addseq sp, lr, r0, lsl #6 │ │ │ │ - @ instruction: 0x009d51fc │ │ │ │ - addseq sp, lr, ip, asr #23 │ │ │ │ - addseq sp, lr, r4, lsr #23 │ │ │ │ - addseq sp, lr, r0, lsl #23 │ │ │ │ - addseq r5, sp, r4, asr #2 │ │ │ │ - addseq sp, lr, r0, asr #22 │ │ │ │ - addseq sp, lr, r4, lsl fp │ │ │ │ - muleq r0, ip, r3 │ │ │ │ - addseq pc, lr, r0, asr #11 │ │ │ │ + umlaleq sl, pc, r0, r1 @ │ │ │ │ + @ instruction: 0x009c23b8 │ │ │ │ + addseq sp, lr, r8, lsl #28 │ │ │ │ + adceq sl, pc, ip, ror #2 │ │ │ │ + @ instruction: 0x009edcfc │ │ │ │ + @ instruction: 0x009eddd0 │ │ │ │ + addseq sp, lr, ip, asr #25 │ │ │ │ + addseq sp, lr, r4, lsr #25 │ │ │ │ + addseq sp, lr, r0, lsl #25 │ │ │ │ + addseq sp, lr, ip, asr ip │ │ │ │ + addseq sp, lr, r8, lsr ip │ │ │ │ + addseq sp, lr, r4, lsl ip │ │ │ │ + addseq r5, sp, r0, lsr r3 │ │ │ │ + addseq r5, sp, r4, lsr #3 │ │ │ │ + addseq r5, sp, r8, asr #2 │ │ │ │ + @ instruction: 0x009edcb0 │ │ │ │ + addseq r5, sp, r0, lsr r1 │ │ │ │ + ldrsheq r5, [sp], ip │ │ │ │ + addseq sp, lr, r8, asr #6 │ │ │ │ addseq sp, lr, r8, lsl r3 │ │ │ │ + addseq sp, lr, r0, asr ip │ │ │ │ + addseq sp, lr, ip, lsr #24 │ │ │ │ + @ instruction: 0x009ed2fc │ │ │ │ + @ instruction: 0x009d51f8 │ │ │ │ + addseq sp, lr, r8, asr #23 │ │ │ │ + addseq sp, lr, r0, lsr #23 │ │ │ │ + addseq sp, lr, ip, ror fp │ │ │ │ + addseq r5, sp, r0, asr #2 │ │ │ │ + addseq sp, lr, ip, lsr fp │ │ │ │ + addseq sp, lr, r0, lsl fp │ │ │ │ + muleq r0, ip, r3 │ │ │ │ + @ instruction: 0x009ef5bc │ │ │ │ + addseq sp, lr, r4, lsl r3 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ ldrdeq r1, [r0], -r0 │ │ │ │ andseq r1, r1, r0, lsl r1 │ │ │ │ mrseq r0, (UNDEF: 17) │ │ │ │ - @ instruction: 0x00af9dbc │ │ │ │ - addseq lr, lr, r0, ror r3 │ │ │ │ - addseq r4, sp, r0, lsr #27 │ │ │ │ - addseq lr, lr, ip, asr #6 │ │ │ │ - addseq r4, sp, ip, ror #26 │ │ │ │ - addseq lr, lr, r8, lsr #6 │ │ │ │ - addseq r4, sp, r8, lsr sp │ │ │ │ - addseq lr, lr, r4, lsl #6 │ │ │ │ - addseq r4, sp, r4, lsl #26 │ │ │ │ - addseq lr, lr, r0, ror #5 │ │ │ │ - @ instruction: 0x009d4cd0 │ │ │ │ - @ instruction: 0x009ee2bc │ │ │ │ - umullseq r4, sp, ip, ip │ │ │ │ - umullseq lr, lr, r8, r2 @ │ │ │ │ - addseq r4, sp, r8, ror #24 │ │ │ │ - addseq lr, lr, r8, ror r2 │ │ │ │ + @ instruction: 0x00af9db8 │ │ │ │ + addseq lr, lr, ip, ror #6 │ │ │ │ + umullseq r4, sp, ip, sp │ │ │ │ + addseq lr, lr, r8, asr #6 │ │ │ │ + addseq r4, sp, r8, ror #26 │ │ │ │ + addseq lr, lr, r4, lsr #6 │ │ │ │ + addseq r4, sp, r4, lsr sp │ │ │ │ + addseq lr, lr, r0, lsl #6 │ │ │ │ + addseq r4, sp, r0, lsl #26 │ │ │ │ + @ instruction: 0x009ee2dc │ │ │ │ + addseq r4, sp, ip, asr #25 │ │ │ │ + @ instruction: 0x009ee2b8 │ │ │ │ + umullseq r4, sp, r8, ip │ │ │ │ + umullseq lr, lr, r4, r2 @ │ │ │ │ + addseq r4, sp, r4, ror #24 │ │ │ │ + addseq lr, lr, r4, ror r2 │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ - addseq pc, lr, r8, lsr #7 │ │ │ │ - addseq sp, lr, ip, asr #32 │ │ │ │ + addseq pc, lr, r4, lsr #7 │ │ │ │ + addseq sp, lr, r8, asr #32 │ │ │ │ tstne r0, r0 │ │ │ │ andeq r2, r0, ip, lsl #7 │ │ │ │ andeq r2, r0, r0, lsr #6 │ │ │ │ andeq r3, r0, ip, lsr sl │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ muleq r0, r8, pc @ │ │ │ │ muleq r0, ip, r4 │ │ │ │ andeq r3, r0, ip, lsl ip │ │ │ │ andeq r3, r0, ip, asr r8 │ │ │ │ andeq r3, r0, ip, ror r6 │ │ │ │ - adceq r7, r1, r4, asr r9 │ │ │ │ + adceq r7, r1, r0, asr r9 │ │ │ │ andeq r1, r0, ip, lsl sl │ │ │ │ - addseq lr, lr, r4, lsr r9 │ │ │ │ - addseq r4, sp, ip, lsr r6 │ │ │ │ - addseq lr, lr, r0, lsl r9 │ │ │ │ - addseq r4, sp, r8, lsl #12 │ │ │ │ - addseq lr, lr, ip, ror #17 │ │ │ │ - @ instruction: 0x009d45d4 │ │ │ │ - addseq lr, lr, r8, asr #17 │ │ │ │ + addseq lr, lr, r0, lsr r9 │ │ │ │ + addseq r4, sp, r8, lsr r6 │ │ │ │ + addseq lr, lr, ip, lsl #18 │ │ │ │ + addseq r4, sp, r4, lsl #12 │ │ │ │ + addseq lr, lr, r8, ror #17 │ │ │ │ + @ instruction: 0x009d45d0 │ │ │ │ + addseq lr, lr, r4, asr #17 │ │ │ │ andeq r0, r0, r8, lsl ip │ │ │ │ - addseq ip, lr, r0, ror r1 │ │ │ │ - addseq ip, lr, r4, asr #2 │ │ │ │ + addseq ip, lr, ip, ror #2 │ │ │ │ + addseq ip, lr, r0, asr #2 │ │ │ │ tstne r0, r0, lsl r1 │ │ │ │ - addseq r4, sp, r0, ror r4 │ │ │ │ - ldrdeq r9, [pc], lr @ │ │ │ │ + addseq r4, sp, ip, ror #8 │ │ │ │ + ldrdeq r9, [pc], sl @ │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ - adceq r9, pc, r0, lsl #7 │ │ │ │ - @ instruction: 0x009ec3dc │ │ │ │ - addseq ip, lr, r4, lsl #15 │ │ │ │ - umullseq ip, lr, r4, r3 │ │ │ │ - addseq ip, lr, ip, asr #14 │ │ │ │ + adceq r9, pc, ip, ror r3 @ │ │ │ │ + @ instruction: 0x009ec3d8 │ │ │ │ + addseq ip, lr, r0, lsl #15 │ │ │ │ + umullseq ip, lr, r0, r3 │ │ │ │ + addseq ip, lr, r8, asr #14 │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r2, r0, r0, asr r1 │ │ │ │ - addseq r4, sp, r4, ror r1 │ │ │ │ - addseq ip, lr, ip, lsr #13 │ │ │ │ - addseq r4, sp, r4, asr r1 │ │ │ │ + addseq r4, sp, r0, ror r1 │ │ │ │ + addseq ip, lr, r8, lsr #13 │ │ │ │ + addseq r4, sp, r0, asr r1 │ │ │ │ tsteq r1, r1, lsl r1 │ │ │ │ - @ instruction: 0x009ee8bc │ │ │ │ - addseq ip, lr, r4, lsr #12 │ │ │ │ - addseq lr, lr, r0, lsr #17 │ │ │ │ - addseq lr, lr, r4, lsl #17 │ │ │ │ - addseq lr, lr, r4, ror #16 │ │ │ │ - addseq lr, lr, r8, asr #16 │ │ │ │ - addseq lr, lr, r8, lsr #16 │ │ │ │ - addseq lr, lr, ip, lsl #16 │ │ │ │ - addseq lr, lr, ip, ror #15 │ │ │ │ - addseq ip, lr, ip, lsr #9 │ │ │ │ - addseq ip, lr, r8, lsl #9 │ │ │ │ - addseq r4, sp, r4, lsr #5 │ │ │ │ - addseq ip, lr, ip, ror r4 │ │ │ │ - addseq ip, lr, r4, lsr #8 │ │ │ │ - addseq fp, lr, r4, asr #25 │ │ │ │ - addseq r4, sp, ip, lsl r2 │ │ │ │ - addseq ip, lr, r4, ror r6 │ │ │ │ - addseq ip, lr, r0, ror #12 │ │ │ │ - addseq r4, sp, r0, ror #6 │ │ │ │ - addseq r3, sp, r0, lsl pc │ │ │ │ - addseq r3, sp, ip, asr #28 │ │ │ │ - adceq r8, pc, lr, lsl #30 │ │ │ │ - adceq r7, r1, r8, lsr #17 │ │ │ │ - addseq lr, lr, ip, asr #10 │ │ │ │ - addseq lr, lr, r0, lsr #10 │ │ │ │ - @ instruction: 0x009ee4f0 │ │ │ │ - addseq lr, lr, ip, asr #9 │ │ │ │ - umullseq lr, lr, r4, r4 @ │ │ │ │ - addseq fp, lr, ip, lsr #28 │ │ │ │ - addseq ip, lr, r4, asr #4 │ │ │ │ - addseq lr, lr, r4, asr #10 │ │ │ │ - addseq ip, lr, r8, lsl #4 │ │ │ │ - addseq lr, lr, r0, lsr #10 │ │ │ │ + @ instruction: 0x009ee8b8 │ │ │ │ + addseq ip, lr, r0, lsr #12 │ │ │ │ + umullseq lr, lr, ip, r8 @ │ │ │ │ + addseq lr, lr, r0, lsl #17 │ │ │ │ + addseq lr, lr, r0, ror #16 │ │ │ │ + addseq lr, lr, r4, asr #16 │ │ │ │ + addseq lr, lr, r4, lsr #16 │ │ │ │ + addseq lr, lr, r8, lsl #16 │ │ │ │ + addseq lr, lr, r8, ror #15 │ │ │ │ + addseq ip, lr, r8, lsr #9 │ │ │ │ + addseq ip, lr, r4, lsl #9 │ │ │ │ + addseq r4, sp, r0, lsr #5 │ │ │ │ + addseq ip, lr, r8, ror r4 │ │ │ │ + addseq ip, lr, r0, lsr #8 │ │ │ │ + addseq fp, lr, r0, asr #25 │ │ │ │ + addseq r4, sp, r8, lsl r2 │ │ │ │ + addseq ip, lr, r0, ror r6 │ │ │ │ + addseq ip, lr, ip, asr r6 │ │ │ │ + addseq r4, sp, ip, asr r3 │ │ │ │ + addseq r3, sp, ip, lsl #30 │ │ │ │ + addseq r3, sp, r8, asr #28 │ │ │ │ + adceq r8, pc, sl, lsl #30 │ │ │ │ + adceq r7, r1, r4, lsr #17 │ │ │ │ + addseq lr, lr, r8, asr #10 │ │ │ │ + addseq lr, lr, ip, lsl r5 │ │ │ │ + addseq lr, lr, ip, ror #9 │ │ │ │ + addseq lr, lr, r8, asr #9 │ │ │ │ + umullseq lr, lr, r0, r4 @ │ │ │ │ + addseq fp, lr, r8, lsr #28 │ │ │ │ + addseq ip, lr, r0, asr #4 │ │ │ │ + addseq lr, lr, r0, asr #10 │ │ │ │ + addseq ip, lr, r4, lsl #4 │ │ │ │ + addseq lr, lr, ip, lsl r5 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - addseq ip, lr, r4, ror fp │ │ │ │ + addseq ip, lr, r0, ror fp │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ andeq r3, r0, ip, asr r3 │ │ │ │ strdeq r2, [r0], -r0 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - ldr r3, [pc, #-288] @ 382738 │ │ │ │ + ldr r3, [pc, #-288] @ 38275c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383e04 │ │ │ │ + bhi 383e28 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378bc8 │ │ │ │ + bls 378bec │ │ │ │ sub r3, r1, #13888 @ 0x3640 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-44] @ 38284c │ │ │ │ + ldr r2, [pc, #-44] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r2, [pc, #-344] @ 38273c │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r2, [pc, #-344] @ 382760 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c0c4 │ │ │ │ - ldr r3, [pc, #-364] @ 382740 │ │ │ │ + b 37c0e8 │ │ │ │ + ldr r3, [pc, #-364] @ 382764 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 383fc4 │ │ │ │ + bhi 383fe8 │ │ │ │ cmp r1, #6656 @ 0x1a00 │ │ │ │ - bcc 378bc8 │ │ │ │ + bcc 378bec │ │ │ │ sub r3, r1, #6656 @ 0x1a00 │ │ │ │ - ldr r2, [pc, #-120] @ 38284c │ │ │ │ + ldr r2, [pc, #-120] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - ldr r2, [pc, #-408] @ 382744 │ │ │ │ + beq 378bec │ │ │ │ + ldr r2, [pc, #-408] @ 382768 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385554 │ │ │ │ - ldr r2, [pc, #-436] @ 382748 │ │ │ │ + bne 385578 │ │ │ │ + ldr r2, [pc, #-436] @ 38276c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-452] @ 38274c │ │ │ │ + ldr r2, [pc, #-452] @ 382770 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 385448 │ │ │ │ - ldr r2, [pc, #-480] @ 382750 │ │ │ │ + bne 38546c │ │ │ │ + ldr r2, [pc, #-480] @ 382774 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-496] @ 382754 │ │ │ │ + ldr r2, [pc, #-496] @ 382778 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 385430 │ │ │ │ - ldr r2, [pc, #-524] @ 382758 │ │ │ │ + bne 385454 │ │ │ │ + ldr r2, [pc, #-524] @ 38277c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-540] @ 38275c │ │ │ │ + ldr r2, [pc, #-540] @ 382780 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 378ff4 │ │ │ │ - ldr r3, [pc, #-552] @ 382760 │ │ │ │ + b 379018 │ │ │ │ + ldr r3, [pc, #-552] @ 382784 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 383f24 │ │ │ │ + bls 383f48 │ │ │ │ sub r3, r1, #3088 @ 0xc10 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3789bc │ │ │ │ - ldr r2, [pc, #-564] @ 382794 │ │ │ │ + bne 3789e0 │ │ │ │ + ldr r2, [pc, #-564] @ 3827b8 │ │ │ │ tst r3, r2 │ │ │ │ - bne 382ed8 │ │ │ │ - ldr r2, [pc, #-572] @ 382798 │ │ │ │ + bne 382efc │ │ │ │ + ldr r2, [pc, #-572] @ 3827bc │ │ │ │ tst r3, r2 │ │ │ │ - beq 378bc8 │ │ │ │ - b 378e04 │ │ │ │ - ldr r2, [pc, #-640] @ 382764 │ │ │ │ + beq 378bec │ │ │ │ + b 378e28 │ │ │ │ + ldr r2, [pc, #-640] @ 382788 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-664] @ 382768 │ │ │ │ + ldr r2, [pc, #-664] @ 38278c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #312 @ 0x138 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r1, #1 │ │ │ │ lsl r3, r1, r3 │ │ │ │ - ldr r2, [pc, #-708] @ 38276c │ │ │ │ + ldr r2, [pc, #-708] @ 382790 │ │ │ │ tst r3, r2 │ │ │ │ - bne 3788d8 │ │ │ │ + bne 3788fc │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - ldr r2, [pc, #-724] @ 382770 │ │ │ │ + beq 378bec │ │ │ │ + ldr r2, [pc, #-724] @ 382794 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-736] @ 382774 │ │ │ │ + ldr r3, [pc, #-736] @ 382798 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 3875c4 │ │ │ │ + bhi 3875e8 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r3, #15 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 384cf0 │ │ │ │ + bhi 384d14 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 378bc8 │ │ │ │ + bls 378bec │ │ │ │ sub r3, r1, #8128 @ 0x1fc0 │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-816] @ 382778 │ │ │ │ + ldr r2, [pc, #-816] @ 38279c │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 37ae2c │ │ │ │ - ldr r2, [pc, #-828] @ 38277c │ │ │ │ + bne 37ae50 │ │ │ │ + ldr r2, [pc, #-828] @ 3827a0 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 378cf8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 378d1c │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #3776 @ 0xec0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-844] @ 382794 │ │ │ │ + ldr r2, [pc, #-844] @ 3827b8 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380bfc │ │ │ │ - ldr r2, [pc, #-852] @ 382798 │ │ │ │ + bne 380c20 │ │ │ │ + ldr r2, [pc, #-852] @ 3827bc │ │ │ │ tst r3, r2 │ │ │ │ - bne 380ca8 │ │ │ │ - ldr r2, [pc, #-860] @ 38279c │ │ │ │ + bne 380ccc │ │ │ │ + ldr r2, [pc, #-860] @ 3827c0 │ │ │ │ tst r3, r2 │ │ │ │ - beq 378bc8 │ │ │ │ - b 378724 │ │ │ │ + beq 378bec │ │ │ │ + b 378748 │ │ │ │ sub r3, r1, #3680 @ 0xe60 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-912] @ 382794 │ │ │ │ + ldr r2, [pc, #-912] @ 3827b8 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380bfc │ │ │ │ - ldr r2, [pc, #-920] @ 382798 │ │ │ │ + bne 380c20 │ │ │ │ + ldr r2, [pc, #-920] @ 3827bc │ │ │ │ tst r3, r2 │ │ │ │ - bne 380ca8 │ │ │ │ - ldr r2, [pc, #-928] @ 38279c │ │ │ │ + bne 380ccc │ │ │ │ + ldr r2, [pc, #-928] @ 3827c0 │ │ │ │ tst r3, r2 │ │ │ │ - bne 378724 │ │ │ │ - b 378bc8 │ │ │ │ + bne 378748 │ │ │ │ + b 378bec │ │ │ │ sub r2, r1, #3712 @ 0xe80 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r2 │ │ │ │ - ldr r2, [pc, #-972] @ 382794 │ │ │ │ + ldr r2, [pc, #-972] @ 3827b8 │ │ │ │ tst r3, r2 │ │ │ │ - beq 382ae4 │ │ │ │ - b 380bfc │ │ │ │ + beq 382b08 │ │ │ │ + b 380c20 │ │ │ │ sub r3, r1, #3808 @ 0xee0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-1016] @ 382794 │ │ │ │ + ldr r2, [pc, #-1016] @ 3827b8 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380bfc │ │ │ │ - ldr r2, [pc, #-1024] @ 382798 │ │ │ │ + bne 380c20 │ │ │ │ + ldr r2, [pc, #-1024] @ 3827bc │ │ │ │ tst r3, r2 │ │ │ │ - bne 380ca8 │ │ │ │ - ldr r2, [pc, #-1032] @ 38279c │ │ │ │ + bne 380ccc │ │ │ │ + ldr r2, [pc, #-1032] @ 3827c0 │ │ │ │ tst r3, r2 │ │ │ │ - bne 378724 │ │ │ │ - b 378bc8 │ │ │ │ + bne 378748 │ │ │ │ + b 378bec │ │ │ │ cmp r1, #1792 @ 0x700 │ │ │ │ - bcc 378bc8 │ │ │ │ - ldr r3, [pc, #-1084] @ 382780 │ │ │ │ + bcc 378bec │ │ │ │ + ldr r3, [pc, #-1084] @ 3827a4 │ │ │ │ sub r1, r1, #1792 @ 0x700 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #20 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1116] @ 382784 │ │ │ │ + ldr r2, [pc, #-1116] @ 3827a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1136] @ 382788 │ │ │ │ + ldr r2, [pc, #-1136] @ 3827ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1164] @ 38278c │ │ │ │ + ldr r2, [pc, #-1164] @ 3827b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1184] @ 382790 │ │ │ │ + ldr r2, [pc, #-1184] @ 3827b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3616 @ 0xe20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-1240] @ 382794 │ │ │ │ + ldr r2, [pc, #-1240] @ 3827b8 │ │ │ │ tst r3, r2 │ │ │ │ - bne 380bfc │ │ │ │ - ldr r2, [pc, #-1248] @ 382798 │ │ │ │ + bne 380c20 │ │ │ │ + ldr r2, [pc, #-1248] @ 3827bc │ │ │ │ tst r3, r2 │ │ │ │ - bne 380ca8 │ │ │ │ - ldr r2, [pc, #-1256] @ 38279c │ │ │ │ + bne 380ccc │ │ │ │ + ldr r2, [pc, #-1256] @ 3827c0 │ │ │ │ tst r3, r2 │ │ │ │ - bne 378724 │ │ │ │ - b 378bc8 │ │ │ │ + bne 378748 │ │ │ │ + b 378bec │ │ │ │ sub r2, r1, #3648 @ 0xe40 │ │ │ │ - b 382b48 │ │ │ │ - ldr r3, [pc, #-1276] @ 3827a0 │ │ │ │ + b 382b6c │ │ │ │ + ldr r3, [pc, #-1276] @ 3827c4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3818e0 │ │ │ │ + beq 381904 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3790a8 │ │ │ │ - b 378bc8 │ │ │ │ + beq 3790cc │ │ │ │ + b 378bec │ │ │ │ cmp r1, #0 │ │ │ │ - bne 378bc8 │ │ │ │ - ldr r2, [pc, #-1308] @ 3827a4 │ │ │ │ - ldr r8, [pc, #-1308] @ 3827a8 │ │ │ │ + bne 378bec │ │ │ │ + ldr r2, [pc, #-1308] @ 3827c8 │ │ │ │ + ldr r8, [pc, #-1308] @ 3827cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1352] @ 3827ac │ │ │ │ + ldr r2, [pc, #-1352] @ 3827d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ @@ -858884,10436 +858893,10504 @@ │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #13184 @ 0x3380 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-1428] @ 3827b0 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-1428] @ 3827d4 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - beq 383150 │ │ │ │ - ldr r2, [pc, #-1440] @ 3827b4 │ │ │ │ - ldr r8, [pc, #-1440] @ 3827b8 │ │ │ │ + beq 383174 │ │ │ │ + ldr r2, [pc, #-1440] @ 3827d8 │ │ │ │ + ldr r8, [pc, #-1440] @ 3827dc │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #7 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1484] @ 3827bc │ │ │ │ + ldr r2, [pc, #-1484] @ 3827e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #4 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1528] @ 3827c0 │ │ │ │ + ldr r2, [pc, #-1528] @ 3827e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1572] @ 3827c4 │ │ │ │ + ldr r2, [pc, #-1572] @ 3827e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #12 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1616] @ 3827c8 │ │ │ │ + ldr r2, [pc, #-1616] @ 3827ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1660] @ 3827cc │ │ │ │ + ldr r2, [pc, #-1660] @ 3827f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #20 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1704] @ 3827d0 │ │ │ │ + ldr r2, [pc, #-1704] @ 3827f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1748] @ 3827d4 │ │ │ │ + ldr r2, [pc, #-1748] @ 3827f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #28 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1800] @ 3827d8 │ │ │ │ - ldr r8, [pc, #-1800] @ 3827dc │ │ │ │ + ldr r2, [pc, #-1800] @ 3827fc │ │ │ │ + ldr r8, [pc, #-1800] @ 382800 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1848] @ 3827e0 │ │ │ │ + ldr r2, [pc, #-1848] @ 382804 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1896] @ 3827e4 │ │ │ │ - ldr r9, [pc, #-1896] @ 3827e8 │ │ │ │ + ldr r2, [pc, #-1896] @ 382808 │ │ │ │ + ldr r9, [pc, #-1896] @ 38280c │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r9, pc, r9 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1936] @ 3827ec │ │ │ │ + ldr r2, [pc, #-1936] @ 382810 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1984] @ 3827f0 │ │ │ │ + ldr r2, [pc, #-1984] @ 382814 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2008] @ 3827f4 │ │ │ │ + ldr r2, [pc, #-2008] @ 382818 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385e64 │ │ │ │ - ldr r2, [pc, #-2036] @ 3827f8 │ │ │ │ + bne 385e88 │ │ │ │ + ldr r2, [pc, #-2036] @ 38281c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2060] @ 3827fc │ │ │ │ + ldr r2, [pc, #-2060] @ 382820 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 385148 │ │ │ │ - ldr r2, [pc, #-2088] @ 382800 │ │ │ │ + bne 38516c │ │ │ │ + ldr r2, [pc, #-2088] @ 382824 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2104] @ 382804 │ │ │ │ + ldr r2, [pc, #-2104] @ 382828 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2124] @ 382808 │ │ │ │ + ldr r3, [pc, #-2124] @ 38282c │ │ │ │ lsr r5, r5, #4 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3875a4 │ │ │ │ + bhi 3875c8 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2156] @ 38280c │ │ │ │ + ldr r2, [pc, #-2156] @ 382830 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2180] @ 382810 │ │ │ │ + ldr r2, [pc, #-2180] @ 382834 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2204] @ 382814 │ │ │ │ + ldr r2, [pc, #-2204] @ 382838 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2228] @ 382818 │ │ │ │ + ldr r2, [pc, #-2228] @ 38283c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2252] @ 38281c │ │ │ │ + ldr r2, [pc, #-2252] @ 382840 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2276] @ 382820 │ │ │ │ + ldr r2, [pc, #-2276] @ 382844 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2300] @ 382824 │ │ │ │ + ldr r2, [pc, #-2300] @ 382848 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2320] @ 382828 │ │ │ │ + ldr r2, [pc, #-2320] @ 38284c │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r3, #28 │ │ │ │ - bne 378bc8 │ │ │ │ - ldr r2, [pc, #-2356] @ 38282c │ │ │ │ - ldr r8, [pc, #-2356] @ 382830 │ │ │ │ + bne 378bec │ │ │ │ + ldr r2, [pc, #-2356] @ 382850 │ │ │ │ + ldr r8, [pc, #-2356] @ 382854 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2400] @ 382834 │ │ │ │ + ldr r2, [pc, #-2400] @ 382858 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2420] @ 382838 │ │ │ │ + ldr r3, [pc, #-2420] @ 38285c │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #4 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2448] @ 38283c │ │ │ │ + ldr r2, [pc, #-2448] @ 382860 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 37c098 │ │ │ │ + b 37c0bc │ │ │ │ sub r3, r1, #9088 @ 0x2380 │ │ │ │ sub r3, r3, #48 @ 0x30 │ │ │ │ - ldr r2, [pc, #-2452] @ 38284c │ │ │ │ + ldr r2, [pc, #-2452] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2484] @ 38284c │ │ │ │ + ldr r2, [pc, #-2484] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #2912 @ 0xb60 │ │ │ │ - b 3789a4 │ │ │ │ + b 3789c8 │ │ │ │ sub r3, r1, #2944 @ 0xb80 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-2552] @ 382840 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-2552] @ 382864 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3789bc │ │ │ │ - b 378bc8 │ │ │ │ + bne 3789e0 │ │ │ │ + b 378bec │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2564] @ 38284c │ │ │ │ + ldr r2, [pc, #-2564] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #15296 @ 0x3bc0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-2612] @ 38284c │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-2612] @ 382870 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #15296 @ 0x3bc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2640] @ 38284c │ │ │ │ + ldr r2, [pc, #-2640] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #13440 @ 0x3480 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-2692] @ 38284c │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-2692] @ 382870 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #2880 @ 0xb40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-2744] @ 382840 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-2744] @ 382864 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3789bc │ │ │ │ - b 378bc8 │ │ │ │ + bne 3789e0 │ │ │ │ + b 378bec │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2756] @ 38284c │ │ │ │ + ldr r2, [pc, #-2756] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #15168 @ 0x3b40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-2804] @ 38284c │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-2804] @ 382870 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #2752 @ 0xac0 │ │ │ │ - b 3789a4 │ │ │ │ + b 3789c8 │ │ │ │ sub r3, r1, #2784 @ 0xae0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-2864] @ 382840 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-2864] @ 382864 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3789bc │ │ │ │ - b 378bc8 │ │ │ │ + bne 3789e0 │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #2592 @ 0xa20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-2904] @ 382840 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-2904] @ 382864 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3789bc │ │ │ │ - b 378bc8 │ │ │ │ + bne 3789e0 │ │ │ │ + b 378bec │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2916] @ 38284c │ │ │ │ + ldr r2, [pc, #-2916] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #16256 @ 0x3f80 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-2964] @ 38284c │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-2964] @ 382870 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #16256 @ 0x3f80 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2992] @ 38284c │ │ │ │ + ldr r2, [pc, #-2992] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #14912 @ 0x3a40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-3040] @ 38284c │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-3040] @ 382870 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #15744 @ 0x3d80 │ │ │ │ - ldr r2, [pc, #-3064] @ 38284c │ │ │ │ + ldr r2, [pc, #-3064] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #15744 @ 0x3d80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-3116] @ 38284c │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-3116] @ 382870 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #15808 @ 0x3dc0 │ │ │ │ - ldr r2, [pc, #-3140] @ 38284c │ │ │ │ + ldr r2, [pc, #-3140] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r1, r1, #16320 @ 0x3fc0 │ │ │ │ sub r1, r1, #32 │ │ │ │ lsl r1, r1, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r3, [pc, #-3192] @ 38284c │ │ │ │ + bhi 378bec │ │ │ │ + ldr r3, [pc, #-3192] @ 382870 │ │ │ │ lsr r3, r3, r1 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #14464 @ 0x3880 │ │ │ │ - ldr r2, [pc, #-3216] @ 38284c │ │ │ │ + ldr r2, [pc, #-3216] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #2976 @ 0xba0 │ │ │ │ - b 3789a4 │ │ │ │ + b 3789c8 │ │ │ │ sub r3, r1, #14592 @ 0x3900 │ │ │ │ - ldr r2, [pc, #-3256] @ 38284c │ │ │ │ + ldr r2, [pc, #-3256] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #14528 @ 0x38c0 │ │ │ │ - ldr r2, [pc, #-3288] @ 38284c │ │ │ │ + ldr r2, [pc, #-3288] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #14528 @ 0x38c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-3340] @ 38284c │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-3340] @ 382870 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #9024 @ 0x2340 │ │ │ │ sub r3, r3, #4 │ │ │ │ - ldr r2, [pc, #-3368] @ 38284c │ │ │ │ + ldr r2, [pc, #-3368] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #14848 @ 0x3a00 │ │ │ │ - ldr r2, [pc, #-3400] @ 38284c │ │ │ │ + ldr r2, [pc, #-3400] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #15488 @ 0x3c80 │ │ │ │ - ldr r2, [pc, #-3432] @ 38284c │ │ │ │ + ldr r2, [pc, #-3432] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #15488 @ 0x3c80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-3484] @ 38284c │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-3484] @ 382870 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ - ldr r2, [pc, #-3508] @ 38284c │ │ │ │ + ldr r2, [pc, #-3508] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-3560] @ 38284c │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-3560] @ 382870 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-3588] @ 38284c │ │ │ │ + ldr r2, [pc, #-3588] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #13504 @ 0x34c0 │ │ │ │ - ldr r2, [pc, #-3620] @ 38284c │ │ │ │ + ldr r2, [pc, #-3620] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ cmp r1, #9728 @ 0x2600 │ │ │ │ - beq 378a40 │ │ │ │ - ldr r3, [pc, #-3664] @ 382844 │ │ │ │ + beq 378a64 │ │ │ │ + ldr r3, [pc, #-3664] @ 382868 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3788d8 │ │ │ │ - ldr r3, [pc, #-3672] @ 382848 │ │ │ │ + beq 3788fc │ │ │ │ + ldr r3, [pc, #-3672] @ 38286c │ │ │ │ cmp r1, r3 │ │ │ │ - beq 37fc2c │ │ │ │ - b 378bc8 │ │ │ │ + beq 37fc50 │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ - ldr r2, [pc, #-3688] @ 38284c │ │ │ │ + ldr r2, [pc, #-3688] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-3740] @ 38284c │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-3740] @ 382870 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #8960 @ 0x2300 │ │ │ │ sub r3, r3, #36 @ 0x24 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-3784] @ 38284c │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-3784] @ 382870 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #14208 @ 0x3780 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-3812] @ 38284c │ │ │ │ + ldr r2, [pc, #-3812] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #14720 @ 0x3980 │ │ │ │ - ldr r2, [pc, #-3844] @ 38284c │ │ │ │ + ldr r2, [pc, #-3844] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #14912 @ 0x3a40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-3880] @ 38284c │ │ │ │ + ldr r2, [pc, #-3880] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #13952 @ 0x3680 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-3916] @ 38284c │ │ │ │ + ldr r2, [pc, #-3916] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #13760 @ 0x35c0 │ │ │ │ - ldr r2, [pc, #-3948] @ 38284c │ │ │ │ + ldr r2, [pc, #-3948] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-3980] @ 38284c │ │ │ │ + ldr r2, [pc, #-3980] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #15040 @ 0x3ac0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #-4028] @ 38284c │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #-4028] @ 382870 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #15168 @ 0x3b40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-4056] @ 38284c │ │ │ │ + ldr r2, [pc, #-4056] @ 382870 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #8064 @ 0x1f80 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ - b 378cc8 │ │ │ │ + b 378cec │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #4068] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #4068] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #16128 @ 0x3f00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #4040] @ 384844 │ │ │ │ + ldr r2, [pc, #4040] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #15680 @ 0x3d40 │ │ │ │ - ldr r2, [pc, #4008] @ 384844 │ │ │ │ + ldr r2, [pc, #4008] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3976] @ 384844 │ │ │ │ + ldr r2, [pc, #3976] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #14080 @ 0x3700 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3928] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3928] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #2816 @ 0xb00 │ │ │ │ - b 3789a4 │ │ │ │ + b 3789c8 │ │ │ │ sub r3, r1, #15616 @ 0x3d00 │ │ │ │ - ldr r2, [pc, #3896] @ 384844 │ │ │ │ + ldr r2, [pc, #3896] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #15616 @ 0x3d00 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3844] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3844] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #3040 @ 0xbe0 │ │ │ │ - b 3789a4 │ │ │ │ + b 3789c8 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3812] @ 384844 │ │ │ │ + ldr r2, [pc, #3812] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #14208 @ 0x3780 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3764] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3764] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #15040 @ 0x3ac0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3736] @ 384844 │ │ │ │ + ldr r2, [pc, #3736] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #16000 @ 0x3e80 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3700] @ 384844 │ │ │ │ + ldr r2, [pc, #3700] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3668] @ 384844 │ │ │ │ + ldr r2, [pc, #3668] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #16128 @ 0x3f00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3620] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3620] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3596] @ 384844 │ │ │ │ + ldr r2, [pc, #3596] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #16000 @ 0x3e80 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3548] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3548] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #13632 @ 0x3540 │ │ │ │ - ldr r2, [pc, #3524] @ 384844 │ │ │ │ + ldr r2, [pc, #3524] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #15552 @ 0x3cc0 │ │ │ │ - ldr r2, [pc, #3492] @ 384844 │ │ │ │ + ldr r2, [pc, #3492] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #2688 @ 0xa80 │ │ │ │ - b 3789a4 │ │ │ │ + b 3789c8 │ │ │ │ sub r3, r1, #14080 @ 0x3700 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3448] @ 384844 │ │ │ │ + ldr r2, [pc, #3448] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #7936 @ 0x1f00 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #3392] @ 384848 │ │ │ │ + ldr r2, [pc, #3392] @ 38486c │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 37ae2c │ │ │ │ - ldr r2, [pc, #3380] @ 38484c │ │ │ │ + bne 37ae50 │ │ │ │ + ldr r2, [pc, #3380] @ 384870 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 378cf8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 378d1c │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #8000 @ 0x1f40 │ │ │ │ - b 378cc4 │ │ │ │ + b 378ce8 │ │ │ │ sub r3, r1, #2624 @ 0xa40 │ │ │ │ - b 3789a4 │ │ │ │ + b 3789c8 │ │ │ │ sub r3, r1, #2656 @ 0xa60 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3328] @ 384850 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3328] @ 384874 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3789bc │ │ │ │ - b 378bc8 │ │ │ │ + bne 3789e0 │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #13568 @ 0x3500 │ │ │ │ - ldr r2, [pc, #3292] @ 384844 │ │ │ │ + ldr r2, [pc, #3292] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #13568 @ 0x3500 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3240] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3240] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #14656 @ 0x3940 │ │ │ │ - ldr r2, [pc, #3216] @ 384844 │ │ │ │ + ldr r2, [pc, #3216] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #14656 @ 0x3940 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3164] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3164] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3140] @ 384844 │ │ │ │ + ldr r2, [pc, #3140] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #14336 @ 0x3800 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3092] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3092] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #14336 @ 0x3800 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3064] @ 384844 │ │ │ │ + ldr r2, [pc, #3064] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #3012] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #3012] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2988] @ 384844 │ │ │ │ + ldr r2, [pc, #2988] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #13376 @ 0x3440 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2940] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2940] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #13376 @ 0x3440 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2912] @ 384844 │ │ │ │ + ldr r2, [pc, #2912] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #8064 @ 0x1f80 │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #2856] @ 384848 │ │ │ │ + ldr r2, [pc, #2856] @ 38486c │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 37ae2c │ │ │ │ - ldr r2, [pc, #2844] @ 38484c │ │ │ │ + bne 37ae50 │ │ │ │ + ldr r2, [pc, #2844] @ 384870 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 378cf8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 378d1c │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #13824 @ 0x3600 │ │ │ │ - ldr r2, [pc, #2812] @ 384844 │ │ │ │ + ldr r2, [pc, #2812] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #13824 @ 0x3600 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2760] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2760] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #13888 @ 0x3640 │ │ │ │ - ldr r2, [pc, #2736] @ 384844 │ │ │ │ + ldr r2, [pc, #2736] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 3788d8 │ │ │ │ + beq 378bec │ │ │ │ + b 3788fc │ │ │ │ sub r3, r1, #14400 @ 0x3840 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2684] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2684] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #13120 @ 0x3340 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2672] @ 384854 │ │ │ │ + ldr r2, [pc, #2672] @ 384878 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 3788d8 │ │ │ │ - ldr r3, [pc, #2652] @ 384858 │ │ │ │ + bne 3788fc │ │ │ │ + ldr r3, [pc, #2652] @ 38487c │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378bc8 │ │ │ │ - b 382044 │ │ │ │ + bne 378bec │ │ │ │ + b 382068 │ │ │ │ sub r3, r1, #13952 @ 0x3680 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2596] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2596] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #3184 @ 0xc70 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ - b 3829a4 │ │ │ │ + b 3829c8 │ │ │ │ sub r3, r1, #3216 @ 0xc90 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3789bc │ │ │ │ - ldr r2, [pc, #2528] @ 38485c │ │ │ │ + bne 3789e0 │ │ │ │ + ldr r2, [pc, #2528] @ 384880 │ │ │ │ tst r3, r2 │ │ │ │ - bne 382ed8 │ │ │ │ - ldr r2, [pc, #2520] @ 384860 │ │ │ │ + bne 382efc │ │ │ │ + ldr r2, [pc, #2520] @ 384884 │ │ │ │ tst r3, r2 │ │ │ │ - bne 378e04 │ │ │ │ - b 378bc8 │ │ │ │ + bne 378e28 │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #3120 @ 0xc30 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ - b 3829a4 │ │ │ │ + b 3829c8 │ │ │ │ sub r3, r1, #3280 @ 0xcd0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ + bhi 378bec │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3789bc │ │ │ │ - ldr r2, [pc, #2428] @ 38485c │ │ │ │ + bne 3789e0 │ │ │ │ + ldr r2, [pc, #2428] @ 384880 │ │ │ │ tst r3, r2 │ │ │ │ - bne 382ed8 │ │ │ │ - ldr r2, [pc, #2420] @ 384860 │ │ │ │ + bne 382efc │ │ │ │ + ldr r2, [pc, #2420] @ 384884 │ │ │ │ tst r3, r2 │ │ │ │ - bne 378e04 │ │ │ │ - b 378bc8 │ │ │ │ + bne 378e28 │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #3248 @ 0xcb0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ - b 3829a4 │ │ │ │ - ldr r2, [pc, #2388] @ 384864 │ │ │ │ + b 3829c8 │ │ │ │ + ldr r2, [pc, #2388] @ 384888 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #3072 @ 0xc00 │ │ │ │ - bcc 378bc8 │ │ │ │ + bcc 378bec │ │ │ │ sub r2, r1, #3072 @ 0xc00 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r2 │ │ │ │ - ldr r2, [pc, #2336] @ 384868 │ │ │ │ + ldr r2, [pc, #2336] @ 38488c │ │ │ │ tst r3, r2 │ │ │ │ - bne 3789bc │ │ │ │ - ldr r2, [pc, #2316] @ 384860 │ │ │ │ + bne 3789e0 │ │ │ │ + ldr r2, [pc, #2316] @ 384884 │ │ │ │ tst r3, r2 │ │ │ │ - bne 382ed8 │ │ │ │ - ldr r2, [pc, #2316] @ 38486c │ │ │ │ + bne 382efc │ │ │ │ + ldr r2, [pc, #2316] @ 384890 │ │ │ │ tst r3, r2 │ │ │ │ - bne 378e04 │ │ │ │ - b 378bc8 │ │ │ │ + bne 378e28 │ │ │ │ + b 378bec │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - bne 37d904 │ │ │ │ - ldr r2, [pc, #2296] @ 384870 │ │ │ │ + bne 37d928 │ │ │ │ + ldr r2, [pc, #2296] @ 384894 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #304 @ 0x130 │ │ │ │ - beq 378f7c │ │ │ │ + beq 378fa0 │ │ │ │ cmp r1, #308 @ 0x134 │ │ │ │ - beq 378f44 │ │ │ │ + beq 378f68 │ │ │ │ cmp r1, #300 @ 0x12c │ │ │ │ - beq 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r2, [pc, #2244] @ 384874 │ │ │ │ + beq 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r2, [pc, #2244] @ 384898 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #6656 @ 0x1a00 │ │ │ │ sub r3, r3, #44 @ 0x2c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #16 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #2196] @ 384878 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #2196] @ 38489c │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r2, [pc, #2180] @ 38487c │ │ │ │ + bne 3788fc │ │ │ │ + b 378bec │ │ │ │ + ldr r2, [pc, #2180] @ 3848a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2156] @ 384880 │ │ │ │ + ldr r2, [pc, #2156] @ 3848a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #2116] @ 384884 │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #2116] @ 3848a8 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d904 │ │ │ │ + bhi 37d928 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2088] @ 384888 │ │ │ │ + ldr r2, [pc, #2088] @ 3848ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2064] @ 38488c │ │ │ │ + ldr r2, [pc, #2064] @ 3848b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2040] @ 384890 │ │ │ │ + ldr r2, [pc, #2040] @ 3848b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2016] @ 384894 │ │ │ │ + ldr r2, [pc, #2016] @ 3848b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1992] @ 384898 │ │ │ │ + ldr r2, [pc, #1992] @ 3848bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #1952] @ 38489c │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #1952] @ 3848c0 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d904 │ │ │ │ + bhi 37d928 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1924] @ 3848a0 │ │ │ │ + ldr r2, [pc, #1924] @ 3848c4 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a2b8 │ │ │ │ - ldr r2, [pc, #1900] @ 3848a4 │ │ │ │ + b 37a2dc │ │ │ │ + ldr r2, [pc, #1900] @ 3848c8 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37adb4 │ │ │ │ - ldr r2, [pc, #1876] @ 3848a8 │ │ │ │ + b 37add8 │ │ │ │ + ldr r2, [pc, #1876] @ 3848cc │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #1836] @ 3848ac │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #1836] @ 3848d0 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38761c │ │ │ │ + bhi 387640 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1808] @ 3848b0 │ │ │ │ + ldr r2, [pc, #1808] @ 3848d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1784] @ 3848b4 │ │ │ │ + ldr r2, [pc, #1784] @ 3848d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1760] @ 3848b8 │ │ │ │ + ldr r2, [pc, #1760] @ 3848dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1736] @ 3848bc │ │ │ │ + ldr r2, [pc, #1736] @ 3848e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1712] @ 3848c0 │ │ │ │ + ldr r2, [pc, #1712] @ 3848e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1688] @ 3848c4 │ │ │ │ + ldr r2, [pc, #1688] @ 3848e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1664] @ 3848c8 │ │ │ │ + ldr r2, [pc, #1664] @ 3848ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #4480 @ 0x1180 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #1484] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #1484] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 381c84 │ │ │ │ - b 378bc8 │ │ │ │ + bne 381ca8 │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #4480 @ 0x1180 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1456] @ 384844 │ │ │ │ + ldr r2, [pc, #1456] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - ldr r2, [pc, #1568] @ 3848cc │ │ │ │ + beq 378bec │ │ │ │ + ldr r2, [pc, #1568] @ 3848f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1548] @ 3848d0 │ │ │ │ + ldr r2, [pc, #1548] @ 3848f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1528] @ 3848d4 │ │ │ │ + ldr r2, [pc, #1528] @ 3848f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 385300 │ │ │ │ - ldr r2, [pc, #1500] @ 3848d8 │ │ │ │ + bne 385324 │ │ │ │ + ldr r2, [pc, #1500] @ 3848fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1484] @ 3848dc │ │ │ │ + ldr r2, [pc, #1484] @ 384900 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1464] @ 3848e0 │ │ │ │ - ldr r2, [pc, #1464] @ 3848e4 │ │ │ │ + ldr r3, [pc, #1464] @ 384904 │ │ │ │ + ldr r2, [pc, #1464] @ 384908 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1444] @ 3848e8 │ │ │ │ + ldr r2, [pc, #1444] @ 38490c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r8, r5, #21 │ │ │ │ - ldr r3, [pc, #1420] @ 3848ec │ │ │ │ + ldr r3, [pc, #1420] @ 384910 │ │ │ │ and r8, r8, #63 @ 0x3f │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #51 @ 0x33 │ │ │ │ - bhi 38437c │ │ │ │ + bhi 3843a0 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1388] @ 3848f0 │ │ │ │ + ldr r2, [pc, #1388] @ 384914 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1368] @ 3848f4 │ │ │ │ + ldr r2, [pc, #1368] @ 384918 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1348] @ 3848f8 │ │ │ │ + ldr r2, [pc, #1348] @ 38491c │ │ │ │ lsr r3, r5, #27 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 387574 │ │ │ │ + bhi 387598 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1312] @ 3848fc │ │ │ │ + ldr r2, [pc, #1312] @ 384920 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381dc8 │ │ │ │ - ldr r2, [pc, #1292] @ 384900 │ │ │ │ + b 381dec │ │ │ │ + ldr r2, [pc, #1292] @ 384924 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381dc8 │ │ │ │ - ldr r2, [pc, #1272] @ 384904 │ │ │ │ + b 381dec │ │ │ │ + ldr r2, [pc, #1272] @ 384928 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381dc8 │ │ │ │ - ldr r2, [pc, #1252] @ 384908 │ │ │ │ + b 381dec │ │ │ │ + ldr r2, [pc, #1252] @ 38492c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381dc8 │ │ │ │ - ldr r2, [pc, #1232] @ 38490c │ │ │ │ + b 381dec │ │ │ │ + ldr r2, [pc, #1232] @ 384930 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381dc8 │ │ │ │ - ldr r2, [pc, #1212] @ 384910 │ │ │ │ + b 381dec │ │ │ │ + ldr r2, [pc, #1212] @ 384934 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381dc8 │ │ │ │ - ldr r2, [pc, #1192] @ 384914 │ │ │ │ + b 381dec │ │ │ │ + ldr r2, [pc, #1192] @ 384938 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381dc8 │ │ │ │ - ldr r2, [pc, #1172] @ 384918 │ │ │ │ + b 381dec │ │ │ │ + ldr r2, [pc, #1172] @ 38493c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #1152] @ 38491c │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #1152] @ 384940 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #1132] @ 384920 │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #1132] @ 384944 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #1112] @ 384924 │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #1112] @ 384948 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #1092] @ 384928 │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #1092] @ 38494c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #1072] @ 38492c │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #1072] @ 384950 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #1052] @ 384930 │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #1052] @ 384954 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #1032] @ 384934 │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #1032] @ 384958 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #1012] @ 384938 │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #1012] @ 38495c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #992] @ 38493c │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #992] @ 384960 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #972] @ 384940 │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #972] @ 384964 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #952] @ 384944 │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #952] @ 384968 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #932] @ 384948 │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #932] @ 38496c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #912] @ 38494c │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #912] @ 384970 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #892] @ 384950 │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #892] @ 384974 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #872] @ 384954 │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #872] @ 384978 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #852] @ 384958 │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #852] @ 38497c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #832] @ 38495c │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #832] @ 384980 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384394 │ │ │ │ - ldr r2, [pc, #812] @ 384960 │ │ │ │ + b 3843b8 │ │ │ │ + ldr r2, [pc, #812] @ 384984 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379224 │ │ │ │ + b 379248 │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #776] @ 384964 │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #776] @ 384988 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38761c │ │ │ │ + bhi 387640 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #732] @ 384968 │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #732] @ 38498c │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38761c │ │ │ │ + bhi 387640 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #684] @ 38496c │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #684] @ 384990 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d904 │ │ │ │ + bhi 37d928 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #640] @ 384970 │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #640] @ 384994 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 37d904 │ │ │ │ + bhi 37d928 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r1, #4544 @ 0x11c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #288] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #288] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3842a4 │ │ │ │ - b 378bc8 │ │ │ │ + bne 3842c8 │ │ │ │ + b 378bec │ │ │ │ sub r3, r1, #6272 @ 0x1880 │ │ │ │ sub r3, r3, #52 @ 0x34 │ │ │ │ - ldr r2, [pc, #260] @ 384844 │ │ │ │ + ldr r2, [pc, #260] @ 384868 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 378bc8 │ │ │ │ - b 379320 │ │ │ │ + beq 378bec │ │ │ │ + b 379344 │ │ │ │ sub r3, r1, #6336 @ 0x18c0 │ │ │ │ sub r3, r3, #20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 378bc8 │ │ │ │ - ldr r2, [pc, #208] @ 384844 │ │ │ │ + bhi 378bec │ │ │ │ + ldr r2, [pc, #208] @ 384868 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 379320 │ │ │ │ - b 378bc8 │ │ │ │ + bne 379344 │ │ │ │ + b 378bec │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #480] @ 384974 │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #480] @ 384998 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38761c │ │ │ │ + bhi 387640 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #448] @ 384978 │ │ │ │ + ldr r2, [pc, #448] @ 38499c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #532] @ 3849ec │ │ │ │ + ldr r3, [pc, #532] @ 384a10 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3866c0 │ │ │ │ + bhi 3866e4 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 37d904 │ │ │ │ - ldr r3, [pc, #400] @ 38497c │ │ │ │ + bcc 37d928 │ │ │ │ + ldr r3, [pc, #400] @ 3849a0 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3874fc │ │ │ │ + bhi 387520 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #364] @ 384980 │ │ │ │ + ldr r2, [pc, #364] @ 3849a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #340] @ 384984 │ │ │ │ + ldr r2, [pc, #340] @ 3849a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ tsteq r1, r1, lsl r1 │ │ │ │ andeq r3, r0, ip, ror r3 │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ - addseq sl, lr, r8, asr #29 │ │ │ │ + addseq sl, lr, r4, asr #29 │ │ │ │ mrseq r1, (UNDEF: 16) │ │ │ │ andeq r0, r1, r1 │ │ │ │ - addseq ip, lr, r0, ror #1 │ │ │ │ - addseq fp, lr, r0, lsl pc │ │ │ │ + ldrsbeq ip, [lr], ip @ │ │ │ │ + addseq fp, lr, ip, lsl #30 │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ - addseq fp, lr, r4, lsr #13 │ │ │ │ - @ instruction: 0x009d35bc │ │ │ │ - adceq r7, pc, r0, lsr pc @ │ │ │ │ - addseq fp, lr, ip, ror #30 │ │ │ │ - addseq fp, lr, ip, lsr pc │ │ │ │ - addseq fp, lr, ip, ror #30 │ │ │ │ - addseq fp, lr, r4, asr #30 │ │ │ │ - addseq fp, lr, r8, lsl pc │ │ │ │ - adceq r7, pc, r0, lsl #29 │ │ │ │ - addseq r0, ip, r4 │ │ │ │ - addseq pc, fp, r8, ror #31 │ │ │ │ - addseq pc, fp, ip, asr #31 │ │ │ │ - adceq r7, pc, r4, lsl #28 │ │ │ │ - addseq fp, lr, ip, ror sp │ │ │ │ - addseq fp, lr, r0, asr sp │ │ │ │ - addseq fp, lr, r4, lsr #26 │ │ │ │ - @ instruction: 0x009ebcfc │ │ │ │ - @ instruction: 0x009ebcd4 │ │ │ │ - addseq fp, lr, ip, lsr #25 │ │ │ │ - addseq fp, lr, r0, ror #25 │ │ │ │ - addseq fp, lr, ip, lsl r8 │ │ │ │ - ldrheq fp, [lr], r8 │ │ │ │ - @ instruction: 0x009eb7fc │ │ │ │ - addseq fp, lr, ip, ror #15 │ │ │ │ - addseq fp, lr, r4, asr #32 │ │ │ │ + addseq fp, lr, r0, lsr #13 │ │ │ │ + @ instruction: 0x009d35b8 │ │ │ │ + adceq r7, pc, ip, lsr #30 │ │ │ │ + addseq fp, lr, r8, ror #30 │ │ │ │ + addseq fp, lr, r8, lsr pc │ │ │ │ + addseq fp, lr, r8, ror #30 │ │ │ │ + addseq fp, lr, r0, asr #30 │ │ │ │ + addseq fp, lr, r4, lsl pc │ │ │ │ + adceq r7, pc, ip, ror lr @ │ │ │ │ + addseq r0, ip, r0 │ │ │ │ + addseq pc, fp, r4, ror #31 │ │ │ │ + addseq pc, fp, r8, asr #31 │ │ │ │ + adceq r7, pc, r0, lsl #28 │ │ │ │ + addseq fp, lr, r8, ror sp │ │ │ │ + addseq fp, lr, ip, asr #26 │ │ │ │ + addseq fp, lr, r0, lsr #26 │ │ │ │ + @ instruction: 0x009ebcf8 │ │ │ │ + @ instruction: 0x009ebcd0 │ │ │ │ + addseq fp, lr, r8, lsr #25 │ │ │ │ + @ instruction: 0x009ebcdc │ │ │ │ + addseq fp, lr, r8, lsl r8 │ │ │ │ + ldrheq fp, [lr], r4 │ │ │ │ + @ instruction: 0x009eb7f8 │ │ │ │ + addseq fp, lr, r8, ror #15 │ │ │ │ + addseq fp, lr, r0, asr #32 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ - addseq fp, lr, r0, asr r0 │ │ │ │ - @ instruction: 0x009eb7b8 │ │ │ │ - adceq r7, pc, fp, lsr #24 │ │ │ │ - umullseq pc, fp, ip, sp @ │ │ │ │ - addseq fp, lr, ip, ror #15 │ │ │ │ - adceq r7, pc, r7, lsl #24 │ │ │ │ - addseq fp, lr, r0, ror #13 │ │ │ │ - @ instruction: 0x009eb6b8 │ │ │ │ - umullseq fp, lr, r0, r6 │ │ │ │ - addseq fp, lr, ip, ror #12 │ │ │ │ - addseq fp, lr, r8, asr #12 │ │ │ │ - addseq fp, lr, r4, lsr #12 │ │ │ │ - addseq fp, lr, r0, lsl #12 │ │ │ │ - addseq r2, sp, ip, lsl sp │ │ │ │ - umullseq r2, sp, r0, fp │ │ │ │ - addseq r2, sp, r4, lsr fp │ │ │ │ - umullseq fp, lr, ip, r6 │ │ │ │ - addseq r2, sp, ip, lsl fp │ │ │ │ - addseq r2, sp, r8, ror #21 │ │ │ │ - addseq sl, lr, r4, lsr sp │ │ │ │ - addseq sl, lr, r4, lsl #26 │ │ │ │ - addseq fp, lr, ip, lsr r6 │ │ │ │ - addseq fp, lr, r8, lsl r6 │ │ │ │ - addseq sl, lr, r8, ror #25 │ │ │ │ - addseq r2, sp, r4, ror #23 │ │ │ │ - @ instruction: 0x009eb5b4 │ │ │ │ - addseq fp, lr, ip, lsl #11 │ │ │ │ - addseq fp, lr, r8, ror #10 │ │ │ │ - addseq r2, sp, ip, lsr #22 │ │ │ │ - addseq fp, lr, r8, lsr #10 │ │ │ │ + addseq fp, lr, ip, asr #32 │ │ │ │ + @ instruction: 0x009eb7b4 │ │ │ │ + adceq r7, pc, r7, lsr #24 │ │ │ │ + umullseq pc, fp, r8, sp @ │ │ │ │ + addseq fp, lr, r8, ror #15 │ │ │ │ + adceq r7, pc, r3, lsl #24 │ │ │ │ + @ instruction: 0x009eb6dc │ │ │ │ + @ instruction: 0x009eb6b4 │ │ │ │ + addseq fp, lr, ip, lsl #13 │ │ │ │ + addseq fp, lr, r8, ror #12 │ │ │ │ + addseq fp, lr, r4, asr #12 │ │ │ │ + addseq fp, lr, r0, lsr #12 │ │ │ │ + @ instruction: 0x009eb5fc │ │ │ │ + addseq r2, sp, r8, lsl sp │ │ │ │ + addseq r2, sp, ip, lsl #23 │ │ │ │ + addseq r2, sp, r0, lsr fp │ │ │ │ + umullseq fp, lr, r8, r6 │ │ │ │ + addseq r2, sp, r8, lsl fp │ │ │ │ + addseq r2, sp, r4, ror #21 │ │ │ │ + addseq sl, lr, r0, lsr sp │ │ │ │ + addseq sl, lr, r0, lsl #26 │ │ │ │ + addseq fp, lr, r8, lsr r6 │ │ │ │ + addseq fp, lr, r4, lsl r6 │ │ │ │ + addseq sl, lr, r4, ror #25 │ │ │ │ + addseq r2, sp, r0, ror #23 │ │ │ │ + @ instruction: 0x009eb5b0 │ │ │ │ + addseq fp, lr, r8, lsl #11 │ │ │ │ + addseq fp, lr, r4, ror #10 │ │ │ │ + addseq r2, sp, r8, lsr #22 │ │ │ │ + addseq fp, lr, r4, lsr #10 │ │ │ │ + @ instruction: 0x009eb4f8 │ │ │ │ + addseq pc, fp, r8, ror #21 │ │ │ │ + adceq r7, pc, r6, ror #18 │ │ │ │ + adceq r7, pc, r4, asr #18 │ │ │ │ + adceq r7, pc, r2, lsr #18 │ │ │ │ + strdeq r7, [pc], lr @ │ │ │ │ + adceq r7, pc, r2, ror #16 │ │ │ │ + addseq pc, fp, r4, ror #18 │ │ │ │ + adceq r7, pc, r8, lsl r8 @ │ │ │ │ + addseq fp, lr, ip, ror #17 │ │ │ │ + addseq fp, lr, r0, asr #17 │ │ │ │ @ instruction: 0x009eb4fc │ │ │ │ - addseq pc, fp, ip, ror #21 │ │ │ │ - adceq r7, pc, sl, ror #18 │ │ │ │ - adceq r7, pc, r8, asr #18 │ │ │ │ - adceq r7, pc, r6, lsr #18 │ │ │ │ - adceq r7, pc, r2, lsl #18 │ │ │ │ - adceq r7, pc, r6, ror #16 │ │ │ │ - addseq pc, fp, r8, ror #18 │ │ │ │ - adceq r7, pc, ip, lsl r8 @ │ │ │ │ - @ instruction: 0x009eb8f0 │ │ │ │ - addseq fp, lr, r4, asr #17 │ │ │ │ - addseq fp, lr, r0, lsl #10 │ │ │ │ - @ instruction: 0x009eb4d4 │ │ │ │ - umullseq fp, lr, ip, r4 │ │ │ │ - addseq fp, lr, r0, ror r4 │ │ │ │ - addseq fp, lr, r8, lsr r4 │ │ │ │ - @ instruction: 0x009eb4bc │ │ │ │ - adceq r7, pc, r4, lsl #7 │ │ │ │ - adceq r7, pc, r8, asr r3 @ │ │ │ │ + @ instruction: 0x009eb4d0 │ │ │ │ + umullseq fp, lr, r8, r4 │ │ │ │ + addseq fp, lr, ip, ror #8 │ │ │ │ + addseq fp, lr, r4, lsr r4 │ │ │ │ + @ instruction: 0x009eb4b8 │ │ │ │ + adceq r7, pc, r0, lsl #7 │ │ │ │ + adceq r7, pc, r4, asr r3 @ │ │ │ │ andeq r2, r0, r4 │ │ │ │ - addseq sl, lr, r8, asr #12 │ │ │ │ - addseq sl, lr, r8, asr r6 │ │ │ │ - adceq r7, pc, r0, ror #5 │ │ │ │ - addseq fp, lr, r0, ror #11 │ │ │ │ + addseq sl, lr, r4, asr #12 │ │ │ │ + addseq sl, lr, r4, asr r6 │ │ │ │ + ldrdeq r7, [pc], ip @ │ │ │ │ + @ instruction: 0x009eb5dc │ │ │ │ + @ instruction: 0x009eb5b0 │ │ │ │ @ instruction: 0x009eb5b4 │ │ │ │ - @ instruction: 0x009eb5b8 │ │ │ │ andeq r8, r0, r7, lsl #10 │ │ │ │ - addseq fp, lr, ip, lsr #11 │ │ │ │ + addseq fp, lr, r8, lsr #11 │ │ │ │ andeq r1, r0, sl, lsl #10 │ │ │ │ - addseq fp, lr, ip, ror #10 │ │ │ │ - strdeq r7, [pc], fp @ │ │ │ │ - adceq r7, pc, r6, asr #3 │ │ │ │ - umlaleq r7, pc, r2, r1 @ │ │ │ │ - adceq r7, pc, r6, ror #2 │ │ │ │ - adceq r7, pc, sl, lsr r1 @ │ │ │ │ - adceq r7, pc, lr, lsl #2 │ │ │ │ + addseq fp, lr, r8, ror #10 │ │ │ │ + strdeq r7, [pc], r7 @ │ │ │ │ + adceq r7, pc, r2, asr #3 │ │ │ │ + adceq r7, pc, lr, lsl #3 │ │ │ │ + adceq r7, pc, r2, ror #2 │ │ │ │ + adceq r7, pc, r6, lsr r1 @ │ │ │ │ + adceq r7, pc, sl, lsl #2 │ │ │ │ andeq r4, r0, r8, lsl #6 │ │ │ │ - adceq r7, pc, r2, ror #1 │ │ │ │ - strheq r7, [pc], r6 @ │ │ │ │ - adceq r7, pc, r0, lsl #1 │ │ │ │ + ldrdeq r7, [pc], lr @ │ │ │ │ + strheq r7, [pc], r2 @ │ │ │ │ + adceq r7, pc, ip, ror r0 @ │ │ │ │ andeq r1, r0, r3, lsl #28 │ │ │ │ - adceq r7, pc, sl, asr #32 │ │ │ │ - adceq r7, pc, r0, lsr #32 │ │ │ │ - addseq fp, lr, r4, ror #30 │ │ │ │ - addseq fp, lr, r8, lsr pc │ │ │ │ - addseq fp, lr, ip, lsl #30 │ │ │ │ - addseq fp, lr, r4, ror #29 │ │ │ │ - @ instruction: 0x009ebebc │ │ │ │ - umullseq fp, lr, r4, lr │ │ │ │ - @ instruction: 0x009d1df0 │ │ │ │ - @ instruction: 0x009d1dd8 │ │ │ │ - addseq r1, sp, r0, asr #27 │ │ │ │ - addseq r1, sp, r8, lsr #27 │ │ │ │ - umullseq r1, sp, r0, sp │ │ │ │ - addseq r1, sp, r8, ror sp │ │ │ │ - addseq r1, sp, r0, ror #26 │ │ │ │ - addseq r1, sp, r8, asr #26 │ │ │ │ - addseq r1, sp, r0, lsr sp │ │ │ │ - addseq r1, sp, r8, lsl sp │ │ │ │ - addseq fp, lr, r4, asr #14 │ │ │ │ - addseq fp, lr, r8, lsr r7 │ │ │ │ - addseq fp, lr, r8, lsl r2 │ │ │ │ - adceq r4, r1, ip, asr pc │ │ │ │ - addseq r9, lr, r0, lsr #20 │ │ │ │ + adceq r7, pc, r6, asr #32 │ │ │ │ + adceq r7, pc, ip, lsl r0 @ │ │ │ │ + addseq fp, lr, r0, ror #30 │ │ │ │ + addseq fp, lr, r4, lsr pc │ │ │ │ + addseq fp, lr, r8, lsl #30 │ │ │ │ + addseq fp, lr, r0, ror #29 │ │ │ │ + @ instruction: 0x009ebeb8 │ │ │ │ + umullseq fp, lr, r0, lr │ │ │ │ + addseq r1, sp, ip, ror #27 │ │ │ │ + @ instruction: 0x009d1dd4 │ │ │ │ + @ instruction: 0x009d1dbc │ │ │ │ + addseq r1, sp, r4, lsr #27 │ │ │ │ + addseq r1, sp, ip, lsl #27 │ │ │ │ + addseq r1, sp, r4, ror sp │ │ │ │ + addseq r1, sp, ip, asr sp │ │ │ │ + addseq r1, sp, r4, asr #26 │ │ │ │ + addseq r1, sp, ip, lsr #26 │ │ │ │ + addseq r1, sp, r4, lsl sp │ │ │ │ + addseq fp, lr, r0, asr #14 │ │ │ │ + addseq fp, lr, r4, lsr r7 │ │ │ │ + addseq fp, lr, r4, lsl r2 │ │ │ │ + adceq r4, r1, r8, asr pc │ │ │ │ + addseq r9, lr, ip, lsl sl │ │ │ │ andeq r2, r0, r0, ror r5 │ │ │ │ andeq r2, r0, r0, lsl r5 │ │ │ │ andeq r2, r0, r0, asr r5 │ │ │ │ - addseq r1, sp, r0, asr ip │ │ │ │ - addseq sl, lr, r8, ror #15 │ │ │ │ - @ instruction: 0x009ea7d0 │ │ │ │ + addseq r1, sp, ip, asr #24 │ │ │ │ + addseq sl, lr, r4, ror #15 │ │ │ │ + addseq sl, lr, ip, asr #15 │ │ │ │ andeq r2, r0, r4, lsl #1 │ │ │ │ - @ instruction: 0x009ebbf4 │ │ │ │ - addseq fp, lr, ip, lsl r0 │ │ │ │ - addseq r8, sp, r0, lsl lr │ │ │ │ - addseq r1, sp, r0, lsr #23 │ │ │ │ - addseq ip, lr, r0, lsl #3 │ │ │ │ - addseq fp, lr, r4, ror #9 │ │ │ │ - addseq fp, lr, r8, asr #9 │ │ │ │ - umullseq sl, lr, r8, r3 │ │ │ │ - addseq r1, sp, r8, lsl #22 │ │ │ │ - @ instruction: 0x009d1af0 │ │ │ │ - @ instruction: 0x009d1ad8 │ │ │ │ - addseq fp, lr, r8, lsl #31 │ │ │ │ - addseq r8, sp, r0, lsl #26 │ │ │ │ - addseq fp, lr, r4, lsr r7 │ │ │ │ - addseq sl, lr, r0, lsr #21 │ │ │ │ - addseq sl, lr, r0, ror #20 │ │ │ │ - addseq r1, sp, r4, asr #20 │ │ │ │ - addseq r1, sp, ip, lsr #20 │ │ │ │ - addseq r1, sp, r4, lsl sl │ │ │ │ - @ instruction: 0x009d19fc │ │ │ │ - addseq r1, sp, r4, ror #19 │ │ │ │ - addseq r1, sp, r0, lsr #18 │ │ │ │ - @ instruction: 0x009d19b0 │ │ │ │ - umullseq r1, sp, r8, r9 │ │ │ │ - addseq r1, sp, r0, lsl #19 │ │ │ │ - addseq r1, sp, r8, ror #18 │ │ │ │ - addseq r1, sp, r0, asr r9 │ │ │ │ - addseq r1, sp, r8, lsr r9 │ │ │ │ - addseq r1, sp, r0, lsr #18 │ │ │ │ - @ instruction: 0x009ea1b4 │ │ │ │ + @ instruction: 0x009ebbf0 │ │ │ │ + addseq fp, lr, r8, lsl r0 │ │ │ │ + addseq r8, sp, ip, lsl #28 │ │ │ │ + umullseq r1, sp, ip, fp │ │ │ │ + addseq ip, lr, ip, ror r1 │ │ │ │ + addseq fp, lr, r0, ror #9 │ │ │ │ + addseq fp, lr, r4, asr #9 │ │ │ │ + umullseq sl, lr, r4, r3 │ │ │ │ + addseq r1, sp, r4, lsl #22 │ │ │ │ + addseq r1, sp, ip, ror #21 │ │ │ │ + @ instruction: 0x009d1ad4 │ │ │ │ + addseq fp, lr, r4, lsl #31 │ │ │ │ + @ instruction: 0x009d8cfc │ │ │ │ + addseq fp, lr, r0, lsr r7 │ │ │ │ + umullseq sl, lr, ip, sl │ │ │ │ + addseq sl, lr, ip, asr sl │ │ │ │ + addseq r1, sp, r0, asr #20 │ │ │ │ + addseq r1, sp, r8, lsr #20 │ │ │ │ + addseq r1, sp, r0, lsl sl │ │ │ │ + @ instruction: 0x009d19f8 │ │ │ │ + addseq r1, sp, r0, ror #19 │ │ │ │ + addseq r1, sp, ip, lsl r9 │ │ │ │ + addseq r1, sp, ip, lsr #19 │ │ │ │ + umullseq r1, sp, r4, r9 │ │ │ │ + addseq r1, sp, ip, ror r9 │ │ │ │ + addseq r1, sp, r4, ror #18 │ │ │ │ + addseq r1, sp, ip, asr #18 │ │ │ │ + addseq r1, sp, r4, lsr r9 │ │ │ │ + addseq r1, sp, ip, lsl r9 │ │ │ │ + @ instruction: 0x009ea1b0 │ │ │ │ andeq r2, r0, r4, lsl #2 │ │ │ │ - addseq fp, lr, ip, lsr r2 │ │ │ │ - addseq fp, lr, r4, lsr #4 │ │ │ │ - addseq fp, lr, ip, lsl #4 │ │ │ │ - @ instruction: 0x009eb1f4 │ │ │ │ - @ instruction: 0x009eb1dc │ │ │ │ - addseq fp, lr, r4, asr #3 │ │ │ │ - addseq fp, lr, ip, lsr #3 │ │ │ │ - umullseq fp, lr, r4, r1 │ │ │ │ - addseq fp, lr, r4, asr r1 │ │ │ │ - addseq fp, lr, ip, lsl r2 │ │ │ │ - addseq fp, lr, r4, lsl #4 │ │ │ │ - addseq fp, lr, ip, ror #3 │ │ │ │ - addseq fp, lr, r4, ror #3 │ │ │ │ - addseq r1, sp, r8, ror r7 │ │ │ │ - addseq r1, sp, r0, ror #14 │ │ │ │ - addseq r1, sp, r8, asr #14 │ │ │ │ - addseq r1, sp, r0, lsr r7 │ │ │ │ - addseq r1, sp, r8, lsl r7 │ │ │ │ - addseq r1, sp, r0, lsl #14 │ │ │ │ - addseq r1, sp, r8, ror #13 │ │ │ │ - @ instruction: 0x009d16d0 │ │ │ │ - addseq fp, lr, r4, lsl r4 │ │ │ │ - addseq r1, sp, r0, lsr #13 │ │ │ │ - addseq r1, sp, r8, lsl #13 │ │ │ │ - addseq fp, lr, r8, lsl #12 │ │ │ │ - addseq fp, lr, ip, ror #11 │ │ │ │ - @ instruction: 0x009eb5d4 │ │ │ │ - @ instruction: 0x009eb5bc │ │ │ │ - addseq fp, lr, r4, lsr #11 │ │ │ │ - addseq fp, lr, ip, lsl #11 │ │ │ │ - addseq fp, lr, r4, ror r5 │ │ │ │ - addseq fp, lr, ip, asr r5 │ │ │ │ - addseq r1, sp, ip, lsr #11 │ │ │ │ - umullseq r1, sp, r4, r5 │ │ │ │ - addseq r1, sp, ip, ror r5 │ │ │ │ - addseq r1, sp, r4, ror #10 │ │ │ │ - addseq r1, sp, ip, asr #10 │ │ │ │ - addseq r1, sp, r4, lsr r5 │ │ │ │ - addseq r1, sp, ip, lsl r5 │ │ │ │ - addseq r1, sp, r4, lsl #10 │ │ │ │ - addseq sl, lr, r4, lsr #5 │ │ │ │ - @ instruction: 0x009d14d0 │ │ │ │ - @ instruction: 0x009d14b8 │ │ │ │ - addseq r1, sp, r0, lsr #9 │ │ │ │ - addseq r1, sp, r8, lsl #9 │ │ │ │ - addseq fp, lr, r0, asr #16 │ │ │ │ - addseq fp, lr, ip, asr #15 │ │ │ │ - @ instruction: 0x009eb2b4 │ │ │ │ - addseq r1, sp, r4, lsr #8 │ │ │ │ - addseq fp, lr, r4, lsl r3 │ │ │ │ - @ instruction: 0x009eb2b8 │ │ │ │ - addseq fp, lr, r0, lsr #5 │ │ │ │ - addseq r1, sp, r4, asr #7 │ │ │ │ + addseq fp, lr, r8, lsr r2 │ │ │ │ + addseq fp, lr, r0, lsr #4 │ │ │ │ + addseq fp, lr, r8, lsl #4 │ │ │ │ + @ instruction: 0x009eb1f0 │ │ │ │ + @ instruction: 0x009eb1d8 │ │ │ │ + addseq fp, lr, r0, asr #3 │ │ │ │ + addseq fp, lr, r8, lsr #3 │ │ │ │ + umullseq fp, lr, r0, r1 │ │ │ │ + addseq fp, lr, r0, asr r1 │ │ │ │ + addseq fp, lr, r8, lsl r2 │ │ │ │ + addseq fp, lr, r0, lsl #4 │ │ │ │ + addseq fp, lr, r8, ror #3 │ │ │ │ + addseq fp, lr, r0, ror #3 │ │ │ │ + addseq r1, sp, r4, ror r7 │ │ │ │ + addseq r1, sp, ip, asr r7 │ │ │ │ + addseq r1, sp, r4, asr #14 │ │ │ │ + addseq r1, sp, ip, lsr #14 │ │ │ │ + addseq r1, sp, r4, lsl r7 │ │ │ │ + @ instruction: 0x009d16fc │ │ │ │ + addseq r1, sp, r4, ror #13 │ │ │ │ + addseq r1, sp, ip, asr #13 │ │ │ │ + addseq fp, lr, r0, lsl r4 │ │ │ │ + umullseq r1, sp, ip, r6 │ │ │ │ + addseq r1, sp, r4, lsl #13 │ │ │ │ + addseq fp, lr, r4, lsl #12 │ │ │ │ + addseq fp, lr, r8, ror #11 │ │ │ │ + @ instruction: 0x009eb5d0 │ │ │ │ + @ instruction: 0x009eb5b8 │ │ │ │ + addseq fp, lr, r0, lsr #11 │ │ │ │ + addseq fp, lr, r8, lsl #11 │ │ │ │ + addseq fp, lr, r0, ror r5 │ │ │ │ + addseq fp, lr, r8, asr r5 │ │ │ │ + addseq r1, sp, r8, lsr #11 │ │ │ │ + umullseq r1, sp, r0, r5 │ │ │ │ + addseq r1, sp, r8, ror r5 │ │ │ │ + addseq r1, sp, r0, ror #10 │ │ │ │ + addseq r1, sp, r8, asr #10 │ │ │ │ + addseq r1, sp, r0, lsr r5 │ │ │ │ + addseq r1, sp, r8, lsl r5 │ │ │ │ + addseq r1, sp, r0, lsl #10 │ │ │ │ + addseq sl, lr, r0, lsr #5 │ │ │ │ + addseq r1, sp, ip, asr #9 │ │ │ │ + @ instruction: 0x009d14b4 │ │ │ │ + umullseq r1, sp, ip, r4 │ │ │ │ + addseq r1, sp, r4, lsl #9 │ │ │ │ + addseq fp, lr, ip, lsr r8 │ │ │ │ + addseq fp, lr, r8, asr #15 │ │ │ │ + @ instruction: 0x009eb2b0 │ │ │ │ + addseq r1, sp, r0, lsr #8 │ │ │ │ + addseq fp, lr, r0, lsl r3 │ │ │ │ @ instruction: 0x009eb2b4 │ │ │ │ - umullseq r1, sp, r4, r3 │ │ │ │ - ldr r2, [pc, #-592] @ 384988 │ │ │ │ + umullseq fp, lr, ip, r2 │ │ │ │ + addseq r1, sp, r0, asr #7 │ │ │ │ + @ instruction: 0x009eb2b0 │ │ │ │ + umullseq r1, sp, r0, r3 │ │ │ │ + ldr r2, [pc, #-592] @ 3849ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-616] @ 38498c │ │ │ │ + ldr r2, [pc, #-616] @ 3849b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-640] @ 384990 │ │ │ │ + ldr r2, [pc, #-640] @ 3849b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-664] @ 384994 │ │ │ │ + ldr r2, [pc, #-664] @ 3849b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-688] @ 384998 │ │ │ │ + ldr r2, [pc, #-688] @ 3849bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-712] @ 38499c │ │ │ │ + ldr r2, [pc, #-712] @ 3849c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-660] @ 3849ec │ │ │ │ + ldr r3, [pc, #-660] @ 384a10 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 386650 │ │ │ │ + bhi 386674 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 37d904 │ │ │ │ - ldr r3, [pc, #-756] @ 3849a0 │ │ │ │ + bcc 37d928 │ │ │ │ + ldr r3, [pc, #-756] @ 3849c4 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3874fc │ │ │ │ + bhi 387520 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-720] @ 3849ec │ │ │ │ + ldr r3, [pc, #-720] @ 384a10 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3866fc │ │ │ │ + bhi 386720 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 38659c │ │ │ │ - ldr r3, [pc, #-812] @ 3849a4 │ │ │ │ + bcc 3865c0 │ │ │ │ + ldr r3, [pc, #-812] @ 3849c8 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3874fc │ │ │ │ + bhi 387520 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r1, #8192 @ 0x2000 │ │ │ │ - beq 383000 │ │ │ │ - ldr r3, [pc, #-856] @ 3849a8 │ │ │ │ + beq 383024 │ │ │ │ + ldr r3, [pc, #-856] @ 3849cc │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3868d0 │ │ │ │ - ldr r2, [pc, #-864] @ 3849ac │ │ │ │ + bne 3868f4 │ │ │ │ + ldr r2, [pc, #-864] @ 3849d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-884] @ 3849b0 │ │ │ │ + ldr r2, [pc, #-884] @ 3849d4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-840] @ 3849fc │ │ │ │ + ldr r3, [pc, #-840] @ 384a20 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 384dc8 │ │ │ │ + bhi 384dec │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 384dfc │ │ │ │ - ldr r3, [pc, #-932] @ 3849b4 │ │ │ │ + bcc 384e20 │ │ │ │ + ldr r3, [pc, #-932] @ 3849d8 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 38746c │ │ │ │ + bhi 387490 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-964] @ 3849b8 │ │ │ │ + ldr r2, [pc, #-964] @ 3849dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-988] @ 3849bc │ │ │ │ + ldr r2, [pc, #-988] @ 3849e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1012] @ 3849c0 │ │ │ │ + ldr r2, [pc, #-1012] @ 3849e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1036] @ 3849c4 │ │ │ │ + ldr r3, [pc, #-1036] @ 3849e8 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 385364 │ │ │ │ + beq 385388 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 37d904 │ │ │ │ - ldr r2, [pc, #-1056] @ 3849c8 │ │ │ │ + bne 37d928 │ │ │ │ + ldr r2, [pc, #-1056] @ 3849ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1080] @ 3849cc │ │ │ │ + ldr r3, [pc, #-1080] @ 3849f0 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 37d904 │ │ │ │ - ldr r2, [pc, #-1088] @ 3849d0 │ │ │ │ + bne 37d928 │ │ │ │ + ldr r2, [pc, #-1088] @ 3849f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1072] @ 3849fc │ │ │ │ + ldr r3, [pc, #-1072] @ 384a20 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 384dc8 │ │ │ │ + bhi 384dec │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 384dfc │ │ │ │ - ldr r3, [pc, #-1132] @ 3849d4 │ │ │ │ + bcc 384e20 │ │ │ │ + ldr r3, [pc, #-1132] @ 3849f8 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 38746c │ │ │ │ + bhi 387490 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1128] @ 3849fc │ │ │ │ + ldr r3, [pc, #-1128] @ 384a20 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 384dc8 │ │ │ │ + bhi 384dec │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 384dfc │ │ │ │ - ldr r3, [pc, #-1184] @ 3849d8 │ │ │ │ + bcc 384e20 │ │ │ │ + ldr r3, [pc, #-1184] @ 3849fc │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 38746c │ │ │ │ + bhi 387490 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1200] @ 3849ec │ │ │ │ + ldr r3, [pc, #-1200] @ 384a10 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 386688 │ │ │ │ + bhi 3866ac │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 37d904 │ │ │ │ - ldr r3, [pc, #-1236] @ 3849dc │ │ │ │ + bcc 37d928 │ │ │ │ + ldr r3, [pc, #-1236] @ 384a00 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3874fc │ │ │ │ + bhi 387520 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1260] @ 3849ec │ │ │ │ + ldr r3, [pc, #-1260] @ 384a10 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 386564 │ │ │ │ + bhi 386588 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 38659c │ │ │ │ - ldr r3, [pc, #-1292] @ 3849e0 │ │ │ │ + bcc 3865c0 │ │ │ │ + ldr r3, [pc, #-1292] @ 384a04 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3874fc │ │ │ │ + bhi 387520 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1320] @ 3849ec │ │ │ │ + ldr r3, [pc, #-1320] @ 384a10 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3864a0 │ │ │ │ + bhi 3864c4 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 38659c │ │ │ │ - ldr r3, [pc, #-1348] @ 3849e4 │ │ │ │ + bcc 3865c0 │ │ │ │ + ldr r3, [pc, #-1348] @ 384a08 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3874fc │ │ │ │ + bhi 387520 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1380] @ 3849ec │ │ │ │ + ldr r3, [pc, #-1380] @ 384a10 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 38652c │ │ │ │ + bhi 386550 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 37d904 │ │ │ │ - ldr r3, [pc, #-1404] @ 3849e8 │ │ │ │ + bcc 37d928 │ │ │ │ + ldr r3, [pc, #-1404] @ 384a0c │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3874fc │ │ │ │ + bhi 387520 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1440] @ 3849ec │ │ │ │ + ldr r3, [pc, #-1440] @ 384a10 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3865fc │ │ │ │ + bhi 386620 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 38659c │ │ │ │ - ldr r3, [pc, #-1456] @ 3849f0 │ │ │ │ + bcc 3865c0 │ │ │ │ + ldr r3, [pc, #-1456] @ 384a14 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3874fc │ │ │ │ + bhi 387520 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1484] @ 3849fc │ │ │ │ + ldr r3, [pc, #-1484] @ 384a20 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 384dc8 │ │ │ │ + bhi 384dec │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 384dfc │ │ │ │ - ldr r3, [pc, #-1512] @ 3849f4 │ │ │ │ + bcc 384e20 │ │ │ │ + ldr r3, [pc, #-1512] @ 384a18 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 38746c │ │ │ │ + bhi 387490 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1544] @ 3849fc │ │ │ │ + ldr r3, [pc, #-1544] @ 384a20 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 384dc8 │ │ │ │ + bhi 384dec │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 384dfc │ │ │ │ - ldr r3, [pc, #-1568] @ 3849f8 │ │ │ │ + bcc 384e20 │ │ │ │ + ldr r3, [pc, #-1568] @ 384a1c │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 38746c │ │ │ │ + bhi 387490 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-1604] @ 3849fc │ │ │ │ + ldr r3, [pc, #-1604] @ 384a20 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 384dc8 │ │ │ │ + bhi 384dec │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 384dfc │ │ │ │ - ldr r3, [pc, #-1620] @ 384a00 │ │ │ │ + bcc 384e20 │ │ │ │ + ldr r3, [pc, #-1620] @ 384a24 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 38746c │ │ │ │ + bhi 387490 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r5, #0 │ │ │ │ - beq 37d240 │ │ │ │ - ldr r3, [pc, #-1664] @ 384a04 │ │ │ │ + beq 37d264 │ │ │ │ + ldr r3, [pc, #-1664] @ 384a28 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #13 │ │ │ │ - bhi 37d240 │ │ │ │ + bhi 37d264 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1696] @ 384a08 │ │ │ │ + ldr r2, [pc, #-1696] @ 384a2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1720] @ 384a0c │ │ │ │ + ldr r2, [pc, #-1720] @ 384a30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1744] @ 384a10 │ │ │ │ + ldr r2, [pc, #-1744] @ 384a34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1768] @ 384a14 │ │ │ │ + ldr r2, [pc, #-1768] @ 384a38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1792] @ 384a18 │ │ │ │ + ldr r2, [pc, #-1792] @ 384a3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1816] @ 384a1c │ │ │ │ + ldr r2, [pc, #-1816] @ 384a40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1840] @ 384a20 │ │ │ │ + ldr r2, [pc, #-1840] @ 384a44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 383034 │ │ │ │ - ldr r2, [pc, #-1860] @ 384a24 │ │ │ │ + b 383058 │ │ │ │ + ldr r2, [pc, #-1860] @ 384a48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379eb0 │ │ │ │ - ldr r2, [pc, #-1880] @ 384a28 │ │ │ │ + b 379ed4 │ │ │ │ + ldr r2, [pc, #-1880] @ 384a4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379e7c │ │ │ │ - ldr r2, [pc, #-1900] @ 384a2c │ │ │ │ + b 379ea0 │ │ │ │ + ldr r2, [pc, #-1900] @ 384a50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 382240 │ │ │ │ - ldr r2, [pc, #-1920] @ 384a30 │ │ │ │ + b 382264 │ │ │ │ + ldr r2, [pc, #-1920] @ 384a54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38220c │ │ │ │ - ldr r2, [pc, #-1940] @ 384a34 │ │ │ │ + b 382230 │ │ │ │ + ldr r2, [pc, #-1940] @ 384a58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3821d8 │ │ │ │ - ldr r2, [pc, #-1960] @ 384a38 │ │ │ │ + b 3821fc │ │ │ │ + ldr r2, [pc, #-1960] @ 384a5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3821a4 │ │ │ │ - ldr r2, [pc, #-1980] @ 384a3c │ │ │ │ + b 3821c8 │ │ │ │ + ldr r2, [pc, #-1980] @ 384a60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3822a8 │ │ │ │ - ldr r2, [pc, #-2000] @ 384a40 │ │ │ │ + b 3822cc │ │ │ │ + ldr r2, [pc, #-2000] @ 384a64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 382274 │ │ │ │ - ldr r2, [pc, #-2020] @ 384a44 │ │ │ │ + b 382298 │ │ │ │ + ldr r2, [pc, #-2020] @ 384a68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3822dc │ │ │ │ - ldr r2, [pc, #-2040] @ 384a48 │ │ │ │ + b 382300 │ │ │ │ + ldr r2, [pc, #-2040] @ 384a6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2064] @ 384a4c │ │ │ │ + ldr r2, [pc, #-2064] @ 384a70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b6cc │ │ │ │ - ldr r2, [pc, #-2084] @ 384a50 │ │ │ │ + b 37b6f0 │ │ │ │ + ldr r2, [pc, #-2084] @ 384a74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 378afc │ │ │ │ - ldr r2, [pc, #-2104] @ 384a54 │ │ │ │ + b 378b20 │ │ │ │ + ldr r2, [pc, #-2104] @ 384a78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379c38 │ │ │ │ - ldr r2, [pc, #-2124] @ 384a58 │ │ │ │ + b 379c5c │ │ │ │ + ldr r2, [pc, #-2124] @ 384a7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2148] @ 384a5c │ │ │ │ + ldr r3, [pc, #-2148] @ 384a80 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 37fc2c │ │ │ │ - bhi 386890 │ │ │ │ - ldr r2, [pc, #-2160] @ 384a60 │ │ │ │ + beq 37fc50 │ │ │ │ + bhi 3868b4 │ │ │ │ + ldr r2, [pc, #-2160] @ 384a84 │ │ │ │ bic r3, r1, #32 │ │ │ │ cmp r3, r2 │ │ │ │ - beq 37fc2c │ │ │ │ - ldr r3, [pc, #-2172] @ 384a64 │ │ │ │ + beq 37fc50 │ │ │ │ + ldr r3, [pc, #-2172] @ 384a88 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378bc8 │ │ │ │ - b 37fc2c │ │ │ │ - ldr r2, [pc, #-2184] @ 384a68 │ │ │ │ + bne 378bec │ │ │ │ + b 37fc50 │ │ │ │ + ldr r2, [pc, #-2184] @ 384a8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381020 │ │ │ │ - ldr r2, [pc, #-2204] @ 384a6c │ │ │ │ + b 381044 │ │ │ │ + ldr r2, [pc, #-2204] @ 384a90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 384308 │ │ │ │ - ldr r2, [pc, #-2224] @ 384a70 │ │ │ │ + b 38432c │ │ │ │ + ldr r2, [pc, #-2224] @ 384a94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381ce8 │ │ │ │ + b 381d0c │ │ │ │ cmp r1, #8320 @ 0x2080 │ │ │ │ - beq 383000 │ │ │ │ - ldr r3, [pc, #-2252] @ 384a74 │ │ │ │ + beq 383024 │ │ │ │ + ldr r3, [pc, #-2252] @ 384a98 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 384d04 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r2, [pc, #-2264] @ 384a78 │ │ │ │ + beq 384d28 │ │ │ │ + b 378bec │ │ │ │ + ldr r2, [pc, #-2264] @ 384a9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2288] @ 384a7c │ │ │ │ + ldr r2, [pc, #-2288] @ 384aa0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2312] @ 384a80 │ │ │ │ + ldr r2, [pc, #-2312] @ 384aa4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b85c │ │ │ │ - ldr r2, [pc, #-2332] @ 384a84 │ │ │ │ + b 37b880 │ │ │ │ + ldr r2, [pc, #-2332] @ 384aa8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d318 │ │ │ │ - ldr r2, [pc, #-2352] @ 384a88 │ │ │ │ + b 37d33c │ │ │ │ + ldr r2, [pc, #-2352] @ 384aac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ed24 │ │ │ │ + b 37ed48 │ │ │ │ cmp r1, #8512 @ 0x2140 │ │ │ │ - beq 383000 │ │ │ │ + beq 383024 │ │ │ │ sub r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 384d04 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r2, [pc, #-2396] @ 384a8c │ │ │ │ + beq 384d28 │ │ │ │ + b 378bec │ │ │ │ + ldr r2, [pc, #-2396] @ 384ab0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2420] @ 384a90 │ │ │ │ + ldr r2, [pc, #-2420] @ 384ab4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b4d8 │ │ │ │ - ldr r2, [pc, #-2440] @ 384a94 │ │ │ │ + b 37b4fc │ │ │ │ + ldr r2, [pc, #-2440] @ 384ab8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2464] @ 384a98 │ │ │ │ + ldr r2, [pc, #-2464] @ 384abc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 382970 │ │ │ │ - ldr r2, [pc, #-2484] @ 384a9c │ │ │ │ + b 382994 │ │ │ │ + ldr r2, [pc, #-2484] @ 384ac0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38293c │ │ │ │ - ldr r2, [pc, #-2504] @ 384aa0 │ │ │ │ + b 382960 │ │ │ │ + ldr r2, [pc, #-2504] @ 384ac4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37dacc │ │ │ │ - ldr r2, [pc, #-2524] @ 384aa4 │ │ │ │ + b 37daf0 │ │ │ │ + ldr r2, [pc, #-2524] @ 384ac8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37da98 │ │ │ │ - ldr r2, [pc, #-2544] @ 384aa8 │ │ │ │ + b 37dabc │ │ │ │ + ldr r2, [pc, #-2544] @ 384acc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37af44 │ │ │ │ - ldr r2, [pc, #-2564] @ 384aac │ │ │ │ + b 37af68 │ │ │ │ + ldr r2, [pc, #-2564] @ 384ad0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2588] @ 384ab0 │ │ │ │ + ldr r2, [pc, #-2588] @ 384ad4 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f70c │ │ │ │ - ldr r2, [pc, #-2608] @ 384ab4 │ │ │ │ + b 37f730 │ │ │ │ + ldr r2, [pc, #-2608] @ 384ad8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f70c │ │ │ │ - ldr r2, [pc, #-2628] @ 384ab8 │ │ │ │ + b 37f730 │ │ │ │ + ldr r2, [pc, #-2628] @ 384adc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f83c │ │ │ │ - ldr r2, [pc, #-2648] @ 384abc │ │ │ │ + b 37f860 │ │ │ │ + ldr r2, [pc, #-2648] @ 384ae0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f808 │ │ │ │ - ldr r2, [pc, #-2668] @ 384ac0 │ │ │ │ + b 37f82c │ │ │ │ + ldr r2, [pc, #-2668] @ 384ae4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37bf4c │ │ │ │ - ldr r2, [pc, #-2688] @ 384ac4 │ │ │ │ + b 37bf70 │ │ │ │ + ldr r2, [pc, #-2688] @ 384ae8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379ee4 │ │ │ │ - ldr r2, [pc, #-2708] @ 384ac8 │ │ │ │ + b 379f08 │ │ │ │ + ldr r2, [pc, #-2708] @ 384aec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 382908 │ │ │ │ - ldr r2, [pc, #-2728] @ 384acc │ │ │ │ + b 38292c │ │ │ │ + ldr r2, [pc, #-2728] @ 384af0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2752] @ 384ad0 │ │ │ │ + ldr r2, [pc, #-2752] @ 384af4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380fec │ │ │ │ - ldr r2, [pc, #-2772] @ 384ad4 │ │ │ │ + b 381010 │ │ │ │ + ldr r2, [pc, #-2772] @ 384af8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380fb8 │ │ │ │ - ldr r2, [pc, #-2792] @ 384ad8 │ │ │ │ + b 380fdc │ │ │ │ + ldr r2, [pc, #-2792] @ 384afc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a9b8 │ │ │ │ - ldr r2, [pc, #-2812] @ 384adc │ │ │ │ + b 37a9dc │ │ │ │ + ldr r2, [pc, #-2812] @ 384b00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a984 │ │ │ │ - ldr r2, [pc, #-2832] @ 384ae0 │ │ │ │ + b 37a9a8 │ │ │ │ + ldr r2, [pc, #-2832] @ 384b04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a950 │ │ │ │ - ldr r2, [pc, #-2852] @ 384ae4 │ │ │ │ + b 37a974 │ │ │ │ + ldr r2, [pc, #-2852] @ 384b08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c02c │ │ │ │ - ldr r2, [pc, #-2872] @ 384ae8 │ │ │ │ + b 37c050 │ │ │ │ + ldr r2, [pc, #-2872] @ 384b0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c06c │ │ │ │ - ldr r2, [pc, #-2892] @ 384aec │ │ │ │ + b 37c090 │ │ │ │ + ldr r2, [pc, #-2892] @ 384b10 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ tst r2, #1 │ │ │ │ - bne 378724 │ │ │ │ - b 378bc8 │ │ │ │ + bne 378748 │ │ │ │ + b 378bec │ │ │ │ cmp r1, #8384 @ 0x20c0 │ │ │ │ - beq 383000 │ │ │ │ + beq 383024 │ │ │ │ sub r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 384d04 │ │ │ │ - b 378bc8 │ │ │ │ + beq 384d28 │ │ │ │ + b 378bec │ │ │ │ cmp r1, #8448 @ 0x2100 │ │ │ │ - beq 383000 │ │ │ │ - ldr r3, [pc, #-2960] @ 384af0 │ │ │ │ + beq 383024 │ │ │ │ + ldr r3, [pc, #-2960] @ 384b14 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 384d04 │ │ │ │ - b 378bc8 │ │ │ │ - ldr r2, [pc, #-2972] @ 384af4 │ │ │ │ + beq 384d28 │ │ │ │ + b 378bec │ │ │ │ + ldr r2, [pc, #-2972] @ 384b18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b4a4 │ │ │ │ - ldr r2, [pc, #-2992] @ 384af8 │ │ │ │ + b 37b4c8 │ │ │ │ + ldr r2, [pc, #-2992] @ 384b1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b470 │ │ │ │ - ldr r2, [pc, #-3012] @ 384afc │ │ │ │ + b 37b494 │ │ │ │ + ldr r2, [pc, #-3012] @ 384b20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b43c │ │ │ │ - ldr r2, [pc, #-3032] @ 384b00 │ │ │ │ + b 37b460 │ │ │ │ + ldr r2, [pc, #-3032] @ 384b24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b408 │ │ │ │ - ldr r2, [pc, #-3052] @ 384b04 │ │ │ │ + b 37b42c │ │ │ │ + ldr r2, [pc, #-3052] @ 384b28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b3d4 │ │ │ │ - ldr r2, [pc, #-3072] @ 384b08 │ │ │ │ + b 37b3f8 │ │ │ │ + ldr r2, [pc, #-3072] @ 384b2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b3a0 │ │ │ │ - ldr r2, [pc, #-3092] @ 384b0c │ │ │ │ + b 37b3c4 │ │ │ │ + ldr r2, [pc, #-3092] @ 384b30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b36c │ │ │ │ - ldr r2, [pc, #-3112] @ 384b10 │ │ │ │ + b 37b390 │ │ │ │ + ldr r2, [pc, #-3112] @ 384b34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b338 │ │ │ │ - ldr r2, [pc, #-3132] @ 384b14 │ │ │ │ + b 37b35c │ │ │ │ + ldr r2, [pc, #-3132] @ 384b38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b304 │ │ │ │ - ldr r2, [pc, #-3152] @ 384b18 │ │ │ │ + b 37b328 │ │ │ │ + ldr r2, [pc, #-3152] @ 384b3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b698 │ │ │ │ - ldr r2, [pc, #-3172] @ 384b1c │ │ │ │ + b 37b6bc │ │ │ │ + ldr r2, [pc, #-3172] @ 384b40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b664 │ │ │ │ - ldr r2, [pc, #-3192] @ 384b20 │ │ │ │ + b 37b688 │ │ │ │ + ldr r2, [pc, #-3192] @ 384b44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b630 │ │ │ │ - ldr r2, [pc, #-3212] @ 384b24 │ │ │ │ + b 37b654 │ │ │ │ + ldr r2, [pc, #-3212] @ 384b48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b5fc │ │ │ │ - ldr r2, [pc, #-3232] @ 384b28 │ │ │ │ + b 37b620 │ │ │ │ + ldr r2, [pc, #-3232] @ 384b4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380eb4 │ │ │ │ - ldr r2, [pc, #-3252] @ 384b2c │ │ │ │ + b 380ed8 │ │ │ │ + ldr r2, [pc, #-3252] @ 384b50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380e80 │ │ │ │ - ldr r2, [pc, #-3272] @ 384b30 │ │ │ │ + b 380ea4 │ │ │ │ + ldr r2, [pc, #-3272] @ 384b54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380e4c │ │ │ │ - ldr r2, [pc, #-3292] @ 384b34 │ │ │ │ + b 380e70 │ │ │ │ + ldr r2, [pc, #-3292] @ 384b58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380e18 │ │ │ │ - ldr r2, [pc, #-3312] @ 384b38 │ │ │ │ + b 380e3c │ │ │ │ + ldr r2, [pc, #-3312] @ 384b5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380de4 │ │ │ │ - ldr r2, [pc, #-3332] @ 384b3c │ │ │ │ + b 380e08 │ │ │ │ + ldr r2, [pc, #-3332] @ 384b60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380db0 │ │ │ │ - ldr r2, [pc, #-3352] @ 384b40 │ │ │ │ + b 380dd4 │ │ │ │ + ldr r2, [pc, #-3352] @ 384b64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380d7c │ │ │ │ - ldr r2, [pc, #-3372] @ 384b44 │ │ │ │ + b 380da0 │ │ │ │ + ldr r2, [pc, #-3372] @ 384b68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380d48 │ │ │ │ - ldr r2, [pc, #-3392] @ 384b48 │ │ │ │ + b 380d6c │ │ │ │ + ldr r2, [pc, #-3392] @ 384b6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b898 │ │ │ │ - ldr r2, [pc, #-3412] @ 384b4c │ │ │ │ + b 37b8bc │ │ │ │ + ldr r2, [pc, #-3412] @ 384b70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c704 │ │ │ │ - ldr r2, [pc, #-3432] @ 384b50 │ │ │ │ + b 37c728 │ │ │ │ + ldr r2, [pc, #-3432] @ 384b74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c6d0 │ │ │ │ - ldr r2, [pc, #-3452] @ 384b54 │ │ │ │ + b 37c6f4 │ │ │ │ + ldr r2, [pc, #-3452] @ 384b78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3476] @ 384b58 │ │ │ │ + ldr r2, [pc, #-3476] @ 384b7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c9c8 │ │ │ │ - ldr r2, [pc, #-3496] @ 384b5c │ │ │ │ + b 37c9ec │ │ │ │ + ldr r2, [pc, #-3496] @ 384b80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c994 │ │ │ │ - ldr r2, [pc, #-3516] @ 384b60 │ │ │ │ + b 37c9b8 │ │ │ │ + ldr r2, [pc, #-3516] @ 384b84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c960 │ │ │ │ - ldr r2, [pc, #-3536] @ 384b64 │ │ │ │ + b 37c984 │ │ │ │ + ldr r2, [pc, #-3536] @ 384b88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c92c │ │ │ │ - ldr r2, [pc, #-3556] @ 384b68 │ │ │ │ + b 37c950 │ │ │ │ + ldr r2, [pc, #-3556] @ 384b8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c8f8 │ │ │ │ - ldr r2, [pc, #-3576] @ 384b6c │ │ │ │ + b 37c91c │ │ │ │ + ldr r2, [pc, #-3576] @ 384b90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c8c4 │ │ │ │ - ldr r2, [pc, #-3596] @ 384b70 │ │ │ │ + b 37c8e8 │ │ │ │ + ldr r2, [pc, #-3596] @ 384b94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c890 │ │ │ │ - ldr r2, [pc, #-3616] @ 384b74 │ │ │ │ + b 37c8b4 │ │ │ │ + ldr r2, [pc, #-3616] @ 384b98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380f84 │ │ │ │ - ldr r2, [pc, #-3636] @ 384b78 │ │ │ │ + b 380fa8 │ │ │ │ + ldr r2, [pc, #-3636] @ 384b9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380f50 │ │ │ │ - ldr r2, [pc, #-3656] @ 384b7c │ │ │ │ + b 380f74 │ │ │ │ + ldr r2, [pc, #-3656] @ 384ba0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380f1c │ │ │ │ - ldr r2, [pc, #-3676] @ 384b80 │ │ │ │ + b 380f40 │ │ │ │ + ldr r2, [pc, #-3676] @ 384ba4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380ee8 │ │ │ │ - ldr r2, [pc, #-3696] @ 384b84 │ │ │ │ + b 380f0c │ │ │ │ + ldr r2, [pc, #-3696] @ 384ba8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a91c │ │ │ │ - ldr r2, [pc, #-3716] @ 384b88 │ │ │ │ + b 37a940 │ │ │ │ + ldr r2, [pc, #-3716] @ 384bac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a8e8 │ │ │ │ - ldr r2, [pc, #-3736] @ 384b8c │ │ │ │ + b 37a90c │ │ │ │ + ldr r2, [pc, #-3736] @ 384bb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a8b4 │ │ │ │ - ldr r2, [pc, #-3756] @ 384b90 │ │ │ │ + b 37a8d8 │ │ │ │ + ldr r2, [pc, #-3756] @ 384bb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a880 │ │ │ │ - ldr r2, [pc, #-3776] @ 384b94 │ │ │ │ + b 37a8a4 │ │ │ │ + ldr r2, [pc, #-3776] @ 384bb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3800] @ 384b98 │ │ │ │ + ldr r2, [pc, #-3800] @ 384bbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f328 │ │ │ │ - ldr r2, [pc, #-3820] @ 384b9c │ │ │ │ + b 37f34c │ │ │ │ + ldr r2, [pc, #-3820] @ 384bc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f2f4 │ │ │ │ - ldr r2, [pc, #-3840] @ 384ba0 │ │ │ │ + b 37f318 │ │ │ │ + ldr r2, [pc, #-3840] @ 384bc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f3d4 │ │ │ │ - ldr r2, [pc, #-3860] @ 384ba4 │ │ │ │ + b 37f3f8 │ │ │ │ + ldr r2, [pc, #-3860] @ 384bc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f3a0 │ │ │ │ - ldr r2, [pc, #-3880] @ 384ba8 │ │ │ │ + b 37f3c4 │ │ │ │ + ldr r2, [pc, #-3880] @ 384bcc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37da0c │ │ │ │ - ldr r2, [pc, #-3900] @ 384bac │ │ │ │ + b 37da30 │ │ │ │ + ldr r2, [pc, #-3900] @ 384bd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d9d8 │ │ │ │ - ldr r2, [pc, #-3920] @ 384bb0 │ │ │ │ + b 37d9fc │ │ │ │ + ldr r2, [pc, #-3920] @ 384bd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3944] @ 384bb4 │ │ │ │ + ldr r2, [pc, #-3944] @ 384bd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cb50 │ │ │ │ - ldr r2, [pc, #-3964] @ 384bb8 │ │ │ │ + b 37cb74 │ │ │ │ + ldr r2, [pc, #-3964] @ 384bdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cd3c │ │ │ │ - ldr r2, [pc, #-3984] @ 384bbc │ │ │ │ + b 37cd60 │ │ │ │ + ldr r2, [pc, #-3984] @ 384be0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cd08 │ │ │ │ - ldr r2, [pc, #-4004] @ 384bc0 │ │ │ │ + b 37cd2c │ │ │ │ + ldr r2, [pc, #-4004] @ 384be4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ccd4 │ │ │ │ - ldr r2, [pc, #-4024] @ 384bc4 │ │ │ │ + b 37ccf8 │ │ │ │ + ldr r2, [pc, #-4024] @ 384be8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cca0 │ │ │ │ - ldr r2, [pc, #-4044] @ 384bc8 │ │ │ │ + b 37ccc4 │ │ │ │ + ldr r2, [pc, #-4044] @ 384bec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cd70 │ │ │ │ - ldr r2, [pc, #-4064] @ 384bcc │ │ │ │ + b 37cd94 │ │ │ │ + ldr r2, [pc, #-4064] @ 384bf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c850 │ │ │ │ - ldr r2, [pc, #4016] @ 386b74 │ │ │ │ + b 37c874 │ │ │ │ + ldr r2, [pc, #4016] @ 386b98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cc30 │ │ │ │ - ldr r2, [pc, #3996] @ 386b78 │ │ │ │ + b 37cc54 │ │ │ │ + ldr r2, [pc, #3996] @ 386b9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3972] @ 386b7c │ │ │ │ + ldr r2, [pc, #3972] @ 386ba0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d010 │ │ │ │ - ldr r2, [pc, #3952] @ 386b80 │ │ │ │ + b 37d034 │ │ │ │ + ldr r2, [pc, #3952] @ 386ba4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e92c │ │ │ │ - ldr r2, [pc, #3932] @ 386b84 │ │ │ │ + b 37e950 │ │ │ │ + ldr r2, [pc, #3932] @ 386ba8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380888 │ │ │ │ - ldr r2, [pc, #3912] @ 386b88 │ │ │ │ + b 3808ac │ │ │ │ + ldr r2, [pc, #3912] @ 386bac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380854 │ │ │ │ - ldr r2, [pc, #3892] @ 386b8c │ │ │ │ + b 380878 │ │ │ │ + ldr r2, [pc, #3892] @ 386bb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 380820 │ │ │ │ - ldr r2, [pc, #3872] @ 386b90 │ │ │ │ + b 380844 │ │ │ │ + ldr r2, [pc, #3872] @ 386bb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3807ec │ │ │ │ - ldr r2, [pc, #3852] @ 386b94 │ │ │ │ + b 380810 │ │ │ │ + ldr r2, [pc, #3852] @ 386bb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379e48 │ │ │ │ - ldr r2, [pc, #3832] @ 386b98 │ │ │ │ + b 379e6c │ │ │ │ + ldr r2, [pc, #3832] @ 386bbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379e14 │ │ │ │ - ldr r2, [pc, #3812] @ 386b9c │ │ │ │ + b 379e38 │ │ │ │ + ldr r2, [pc, #3812] @ 386bc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379de0 │ │ │ │ - ldr r2, [pc, #3792] @ 386ba0 │ │ │ │ + b 379e04 │ │ │ │ + ldr r2, [pc, #3792] @ 386bc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 379dac │ │ │ │ - ldr r2, [pc, #3772] @ 386ba4 │ │ │ │ + b 379dd0 │ │ │ │ + ldr r2, [pc, #3772] @ 386bc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c69c │ │ │ │ - ldr r2, [pc, #3752] @ 386ba8 │ │ │ │ + b 37c6c0 │ │ │ │ + ldr r2, [pc, #3752] @ 386bcc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c668 │ │ │ │ - ldr r2, [pc, #3732] @ 386bac │ │ │ │ + b 37c68c │ │ │ │ + ldr r2, [pc, #3732] @ 386bd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c634 │ │ │ │ - ldr r2, [pc, #3712] @ 386bb0 │ │ │ │ + b 37c658 │ │ │ │ + ldr r2, [pc, #3712] @ 386bd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c600 │ │ │ │ - ldr r2, [pc, #3692] @ 386bb4 │ │ │ │ + b 37c624 │ │ │ │ + ldr r2, [pc, #3692] @ 386bd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c390 │ │ │ │ - ldr r2, [pc, #3672] @ 386bb8 │ │ │ │ + b 37c3b4 │ │ │ │ + ldr r2, [pc, #3672] @ 386bdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c35c │ │ │ │ - ldr r2, [pc, #3652] @ 386bbc │ │ │ │ + b 37c380 │ │ │ │ + ldr r2, [pc, #3652] @ 386be0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c328 │ │ │ │ - ldr r2, [pc, #3632] @ 386bc0 │ │ │ │ + b 37c34c │ │ │ │ + ldr r2, [pc, #3632] @ 386be4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c2f4 │ │ │ │ - ldr r2, [pc, #3612] @ 386bc4 │ │ │ │ + b 37c318 │ │ │ │ + ldr r2, [pc, #3612] @ 386be8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37acb8 │ │ │ │ - ldr r2, [pc, #3592] @ 386bc8 │ │ │ │ + b 37acdc │ │ │ │ + ldr r2, [pc, #3592] @ 386bec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37aa58 │ │ │ │ - ldr r2, [pc, #3572] @ 386bcc │ │ │ │ + b 37aa7c │ │ │ │ + ldr r2, [pc, #3572] @ 386bf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ad44 │ │ │ │ - ldr r2, [pc, #3552] @ 386bd0 │ │ │ │ + b 37ad68 │ │ │ │ + ldr r2, [pc, #3552] @ 386bf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3528] @ 386bd4 │ │ │ │ + ldr r2, [pc, #3528] @ 386bf8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37c174 │ │ │ │ - ldr r2, [pc, #3508] @ 386bd8 │ │ │ │ + b 37c198 │ │ │ │ + ldr r2, [pc, #3508] @ 386bfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37fc60 │ │ │ │ - ldr r2, [pc, #3488] @ 386bdc │ │ │ │ + b 37fc84 │ │ │ │ + ldr r2, [pc, #3488] @ 386c00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3808bc │ │ │ │ - ldr r2, [pc, #3468] @ 386be0 │ │ │ │ + b 3808e0 │ │ │ │ + ldr r2, [pc, #3468] @ 386c04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f35c │ │ │ │ - ldr r2, [pc, #3448] @ 386be4 │ │ │ │ + b 37f380 │ │ │ │ + ldr r2, [pc, #3448] @ 386c08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3424] @ 386be8 │ │ │ │ + ldr r2, [pc, #3424] @ 386c0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3400] @ 386bec │ │ │ │ + ldr r2, [pc, #3400] @ 386c10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3376] @ 386bf0 │ │ │ │ + ldr r2, [pc, #3376] @ 386c14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3352] @ 386bf4 │ │ │ │ + ldr r2, [pc, #3352] @ 386c18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3328] @ 386bf8 │ │ │ │ + ldr r2, [pc, #3328] @ 386c1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37a154 │ │ │ │ - ldr r3, [pc, #3308] @ 386bfc │ │ │ │ + b 37a178 │ │ │ │ + ldr r3, [pc, #3308] @ 386c20 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 37d904 │ │ │ │ - ldr r2, [pc, #3300] @ 386c00 │ │ │ │ + bne 37d928 │ │ │ │ + ldr r2, [pc, #3300] @ 386c24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3276] @ 386c04 │ │ │ │ + ldr r2, [pc, #3276] @ 386c28 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e978 │ │ │ │ - ldr r2, [pc, #3256] @ 386c08 │ │ │ │ + b 37e99c │ │ │ │ + ldr r2, [pc, #3256] @ 386c2c │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e978 │ │ │ │ - ldr r2, [pc, #3232] @ 386c0c │ │ │ │ + b 37e99c │ │ │ │ + ldr r2, [pc, #3232] @ 386c30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e978 │ │ │ │ - ldr r2, [pc, #3212] @ 386c10 │ │ │ │ + b 37e99c │ │ │ │ + ldr r2, [pc, #3212] @ 386c34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3188] @ 386c14 │ │ │ │ + ldr r2, [pc, #3188] @ 386c38 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3164] @ 386c18 │ │ │ │ + ldr r2, [pc, #3164] @ 386c3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3140] @ 386c1c │ │ │ │ + ldr r2, [pc, #3140] @ 386c40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3116] @ 386c20 │ │ │ │ + ldr r2, [pc, #3116] @ 386c44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3092] @ 386c24 │ │ │ │ + ldr r2, [pc, #3092] @ 386c48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3068] @ 386c28 │ │ │ │ + ldr r2, [pc, #3068] @ 386c4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3044] @ 386c2c │ │ │ │ + ldr r2, [pc, #3044] @ 386c50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3020] @ 386c30 │ │ │ │ + ldr r2, [pc, #3020] @ 386c54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2996] @ 386c34 │ │ │ │ + ldr r2, [pc, #2996] @ 386c58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2972] @ 386c38 │ │ │ │ + ldr r2, [pc, #2972] @ 386c5c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2948] @ 386c3c │ │ │ │ + ldr r2, [pc, #2948] @ 386c60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2924] @ 386c40 │ │ │ │ + ldr r2, [pc, #2924] @ 386c64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2900] @ 386c44 │ │ │ │ + ldr r2, [pc, #2900] @ 386c68 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ab60 │ │ │ │ - ldr r2, [pc, #2876] @ 386c48 │ │ │ │ + b 37ab84 │ │ │ │ + ldr r2, [pc, #2876] @ 386c6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ab60 │ │ │ │ - ldr r2, [pc, #2856] @ 386c4c │ │ │ │ + b 37ab84 │ │ │ │ + ldr r2, [pc, #2856] @ 386c70 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ab60 │ │ │ │ - ldr r2, [pc, #2836] @ 386c50 │ │ │ │ + b 37ab84 │ │ │ │ + ldr r2, [pc, #2836] @ 386c74 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ab14 │ │ │ │ - ldr r2, [pc, #2812] @ 386c54 │ │ │ │ + b 37ab38 │ │ │ │ + ldr r2, [pc, #2812] @ 386c78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ab14 │ │ │ │ - ldr r2, [pc, #2792] @ 386c58 │ │ │ │ + b 37ab38 │ │ │ │ + ldr r2, [pc, #2792] @ 386c7c │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ab14 │ │ │ │ - ldr r2, [pc, #2772] @ 386c5c │ │ │ │ + b 37ab38 │ │ │ │ + ldr r2, [pc, #2772] @ 386c80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d9a4 │ │ │ │ - ldr r2, [pc, #2752] @ 386c60 │ │ │ │ + b 37d9c8 │ │ │ │ + ldr r2, [pc, #2752] @ 386c84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2728] @ 386c64 │ │ │ │ + ldr r2, [pc, #2728] @ 386c88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2704] @ 386c68 │ │ │ │ + ldr r2, [pc, #2704] @ 386c8c │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d9a4 │ │ │ │ - ldr r2, [pc, #2684] @ 386c6c │ │ │ │ + b 37d9c8 │ │ │ │ + ldr r2, [pc, #2684] @ 386c90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d9a4 │ │ │ │ - ldr r2, [pc, #2664] @ 386c70 │ │ │ │ + b 37d9c8 │ │ │ │ + ldr r2, [pc, #2664] @ 386c94 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2640] @ 386c74 │ │ │ │ + ldr r2, [pc, #2640] @ 386c98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2616] @ 386c78 │ │ │ │ + ldr r2, [pc, #2616] @ 386c9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2592] @ 386c7c │ │ │ │ + ldr r2, [pc, #2592] @ 386ca0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2568] @ 386c80 │ │ │ │ + ldr r2, [pc, #2568] @ 386ca4 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2544] @ 386c84 │ │ │ │ + ldr r2, [pc, #2544] @ 386ca8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2520] @ 386c88 │ │ │ │ + ldr r2, [pc, #2520] @ 386cac │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2496] @ 386c8c │ │ │ │ + ldr r2, [pc, #2496] @ 386cb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2472] @ 386c90 │ │ │ │ + ldr r2, [pc, #2472] @ 386cb4 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2448] @ 386c94 │ │ │ │ + ldr r2, [pc, #2448] @ 386cb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2424] @ 386c98 │ │ │ │ + ldr r2, [pc, #2424] @ 386cbc │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2400] @ 386c9c │ │ │ │ + ldr r2, [pc, #2400] @ 386cc0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2376] @ 386ca0 │ │ │ │ + ldr r2, [pc, #2376] @ 386cc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2352] @ 386ca4 │ │ │ │ + ldr r2, [pc, #2352] @ 386cc8 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b2d0 │ │ │ │ - ldr r2, [pc, #2328] @ 386ca8 │ │ │ │ + b 37b2f4 │ │ │ │ + ldr r2, [pc, #2328] @ 386ccc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b2d0 │ │ │ │ - ldr r2, [pc, #2308] @ 386cac │ │ │ │ + b 37b2f4 │ │ │ │ + ldr r2, [pc, #2308] @ 386cd0 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37b2d0 │ │ │ │ - ldr r2, [pc, #2288] @ 386cb0 │ │ │ │ + b 37b2f4 │ │ │ │ + ldr r2, [pc, #2288] @ 386cd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2264] @ 386cb4 │ │ │ │ + ldr r2, [pc, #2264] @ 386cd8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2240] @ 386cb8 │ │ │ │ + ldr r2, [pc, #2240] @ 386cdc │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2212] @ 386cbc │ │ │ │ + ldr r2, [pc, #2212] @ 386ce0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2188] @ 386cc0 │ │ │ │ + ldr r2, [pc, #2188] @ 386ce4 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2164] @ 386cc4 │ │ │ │ + ldr r2, [pc, #2164] @ 386ce8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2136] @ 386cc8 │ │ │ │ + ldr r2, [pc, #2136] @ 386cec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2112] @ 386ccc │ │ │ │ + ldr r2, [pc, #2112] @ 386cf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2088] @ 386cd0 │ │ │ │ + ldr r3, [pc, #2088] @ 386cf4 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3867d4 │ │ │ │ + bhi 3867f8 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d904 │ │ │ │ - ldr r3, [pc, #2072] @ 386cd4 │ │ │ │ + bls 37d928 │ │ │ │ + ldr r3, [pc, #2072] @ 386cf8 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3874c0 │ │ │ │ + bhi 3874e4 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2040] @ 386cd8 │ │ │ │ + ldr r2, [pc, #2040] @ 386cfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2016] @ 386cdc │ │ │ │ + ldr r2, [pc, #2016] @ 386d00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1992] @ 386ce0 │ │ │ │ + ldr r2, [pc, #1992] @ 386d04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1948] @ 386cd0 │ │ │ │ + ldr r3, [pc, #1948] @ 386cf4 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 386800 │ │ │ │ + bhi 386824 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d904 │ │ │ │ - ldr r3, [pc, #1948] @ 386ce4 │ │ │ │ + bls 37d928 │ │ │ │ + ldr r3, [pc, #1948] @ 386d08 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3874c0 │ │ │ │ + bhi 3874e4 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1892] @ 386cd0 │ │ │ │ + ldr r3, [pc, #1892] @ 386cf4 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 386864 │ │ │ │ + bhi 386888 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d904 │ │ │ │ - ldr r3, [pc, #1896] @ 386ce8 │ │ │ │ + bls 37d928 │ │ │ │ + ldr r3, [pc, #1896] @ 386d0c │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3874c0 │ │ │ │ + bhi 3874e4 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1864] @ 386cec │ │ │ │ + ldr r3, [pc, #1864] @ 386d10 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 37d904 │ │ │ │ - ldr r2, [pc, #1856] @ 386cf0 │ │ │ │ + bne 37d928 │ │ │ │ + ldr r2, [pc, #1856] @ 386d14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1832] @ 386cf4 │ │ │ │ + ldr r2, [pc, #1832] @ 386d18 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1808] @ 386cf8 │ │ │ │ + ldr r2, [pc, #1808] @ 386d1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1740] @ 386cd0 │ │ │ │ + ldr r3, [pc, #1740] @ 386cf4 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3868ec │ │ │ │ + bhi 386910 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d904 │ │ │ │ - ldr r3, [pc, #1764] @ 386cfc │ │ │ │ + bls 37d928 │ │ │ │ + ldr r3, [pc, #1764] @ 386d20 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3874c0 │ │ │ │ + bhi 3874e4 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1732] @ 386d00 │ │ │ │ + ldr r2, [pc, #1732] @ 386d24 │ │ │ │ cmp r3, r2 │ │ │ │ - beq 37fc2c │ │ │ │ - ldr r3, [pc, #1724] @ 386d04 │ │ │ │ + beq 37fc50 │ │ │ │ + ldr r3, [pc, #1724] @ 386d28 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378bc8 │ │ │ │ - b 37fc2c │ │ │ │ - ldr r3, [pc, #1656] @ 386cd0 │ │ │ │ + bne 378bec │ │ │ │ + b 37fc50 │ │ │ │ + ldr r3, [pc, #1656] @ 386cf4 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 386918 │ │ │ │ + bhi 38693c │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d904 │ │ │ │ - ldr r3, [pc, #1692] @ 386d08 │ │ │ │ + bls 37d928 │ │ │ │ + ldr r3, [pc, #1692] @ 386d2c │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3874c0 │ │ │ │ + bhi 3874e4 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1600] @ 386cd0 │ │ │ │ + ldr r3, [pc, #1600] @ 386cf4 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3868a4 │ │ │ │ + bhi 3868c8 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d904 │ │ │ │ - ldr r3, [pc, #1640] @ 386d0c │ │ │ │ + bls 37d928 │ │ │ │ + ldr r3, [pc, #1640] @ 386d30 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3874c0 │ │ │ │ + bhi 3874e4 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1544] @ 386cd0 │ │ │ │ + ldr r3, [pc, #1544] @ 386cf4 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 386754 │ │ │ │ + bhi 386778 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d904 │ │ │ │ - ldr r3, [pc, #1588] @ 386d10 │ │ │ │ + bls 37d928 │ │ │ │ + ldr r3, [pc, #1588] @ 386d34 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3874c0 │ │ │ │ + bhi 3874e4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1484] @ 386cd0 │ │ │ │ + ldr r3, [pc, #1484] @ 386cf4 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 38682c │ │ │ │ + bhi 386850 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 37d904 │ │ │ │ - ldr r3, [pc, #1532] @ 386d14 │ │ │ │ + bls 37d928 │ │ │ │ + ldr r3, [pc, #1532] @ 386d38 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3874c0 │ │ │ │ + bhi 3874e4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 384d04 │ │ │ │ - b 378bc8 │ │ │ │ + beq 384d28 │ │ │ │ + b 378bec │ │ │ │ cmp r1, r2 │ │ │ │ - beq 382d4c │ │ │ │ - b 378bc8 │ │ │ │ + beq 382d70 │ │ │ │ + b 378bec │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #1456] @ 386d18 │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #1456] @ 386d3c │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 387488 │ │ │ │ + bhi 3874ac │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1428] @ 386d1c │ │ │ │ + ldr r2, [pc, #1428] @ 386d40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1404] @ 386d20 │ │ │ │ + ldr r2, [pc, #1404] @ 386d44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1380] @ 386d24 │ │ │ │ + ldr r2, [pc, #1380] @ 386d48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #1344] @ 386d28 │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #1344] @ 386d4c │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 387488 │ │ │ │ + bhi 3874ac │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #1304] @ 386d2c │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #1304] @ 386d50 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 387488 │ │ │ │ + bhi 3874ac │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #1264] @ 386d30 │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #1264] @ 386d54 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 387488 │ │ │ │ + bhi 3874ac │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r3, #4 │ │ │ │ - beq 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + beq 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #1212] @ 386d34 │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #1212] @ 386d58 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 387488 │ │ │ │ + bhi 3874ac │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1184] @ 386d38 │ │ │ │ + ldr r3, [pc, #1184] @ 386d5c │ │ │ │ bic r1, r1, #32 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 378bc8 │ │ │ │ - b 37fc2c │ │ │ │ + bne 378bec │ │ │ │ + b 37fc50 │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #1156] @ 386d3c │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #1156] @ 386d60 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 387488 │ │ │ │ + bhi 3874ac │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r3, #8 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 37ae2c │ │ │ │ - b 378bc8 │ │ │ │ + beq 37ae50 │ │ │ │ + b 378bec │ │ │ │ cmp r1, #8960 @ 0x2300 │ │ │ │ - beq 3788d8 │ │ │ │ - b 378bc8 │ │ │ │ + beq 3788fc │ │ │ │ + b 378bec │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #1088] @ 386d40 │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #1088] @ 386d64 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 387488 │ │ │ │ + bhi 3874ac │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 37d904 │ │ │ │ - ldr r2, [pc, #1048] @ 386d44 │ │ │ │ + bhi 37d928 │ │ │ │ + ldr r2, [pc, #1048] @ 386d68 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 387488 │ │ │ │ + bhi 3874ac │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1020] @ 386d48 │ │ │ │ + ldr r2, [pc, #1020] @ 386d6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #996] @ 386d4c │ │ │ │ + ldr r2, [pc, #996] @ 386d70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #972] @ 386d50 │ │ │ │ + ldr r2, [pc, #972] @ 386d74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #948] @ 386d54 │ │ │ │ + ldr r2, [pc, #948] @ 386d78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #924] @ 386d58 │ │ │ │ + ldr r2, [pc, #924] @ 386d7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #900] @ 386d5c │ │ │ │ + ldr r2, [pc, #900] @ 386d80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #876] @ 386d60 │ │ │ │ + ldr r2, [pc, #876] @ 386d84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #852] @ 386d64 │ │ │ │ + ldr r2, [pc, #852] @ 386d88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #828] @ 386d68 │ │ │ │ + ldr r2, [pc, #828] @ 386d8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #804] @ 386d6c │ │ │ │ + ldr r2, [pc, #804] @ 386d90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #780] @ 386d70 │ │ │ │ + ldr r2, [pc, #780] @ 386d94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #756] @ 386d74 │ │ │ │ + ldr r2, [pc, #756] @ 386d98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #732] @ 386d78 │ │ │ │ + ldr r2, [pc, #732] @ 386d9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #708] @ 386d7c │ │ │ │ + ldr r2, [pc, #708] @ 386da0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #684] @ 386d80 │ │ │ │ + ldr r2, [pc, #684] @ 386da4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #660] @ 386d84 │ │ │ │ + ldr r2, [pc, #660] @ 386da8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #636] @ 386d88 │ │ │ │ + ldr r2, [pc, #636] @ 386dac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #612] @ 386d8c │ │ │ │ + ldr r2, [pc, #612] @ 386db0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #588] @ 386d90 │ │ │ │ + ldr r2, [pc, #588] @ 386db4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #564] @ 386d94 │ │ │ │ + ldr r2, [pc, #564] @ 386db8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - addseq r1, sp, ip, ror r3 │ │ │ │ - addseq r9, lr, r4, asr r7 │ │ │ │ - @ instruction: 0x009d15bc │ │ │ │ - addseq sl, lr, ip, lsr lr │ │ │ │ - addseq r1, sp, r8, lsl r3 │ │ │ │ - addseq r1, sp, r0, lsl #6 │ │ │ │ - addseq r1, sp, r8, ror #5 │ │ │ │ - @ instruction: 0x009d12d0 │ │ │ │ - @ instruction: 0x009d12b8 │ │ │ │ - addseq r1, sp, r0, lsr #5 │ │ │ │ - addseq r1, sp, r8, lsl #5 │ │ │ │ - addseq r1, sp, r0, ror r2 │ │ │ │ - addseq r1, sp, r8, asr r2 │ │ │ │ - addseq r1, sp, r0, asr #4 │ │ │ │ - addseq r1, sp, r8, lsr #4 │ │ │ │ - addseq r1, sp, r0, lsl r2 │ │ │ │ - @ instruction: 0x009d11f8 │ │ │ │ - addseq r1, sp, r0, ror #3 │ │ │ │ - addseq r1, sp, r8, asr #3 │ │ │ │ - @ instruction: 0x009d11b0 │ │ │ │ - umullseq r1, sp, r8, r1 │ │ │ │ - addseq r1, sp, r0, lsl #3 │ │ │ │ - addseq r8, lr, r8, lsl #29 │ │ │ │ - addseq r9, lr, ip, ror pc │ │ │ │ - addseq r1, sp, r4, lsr r1 │ │ │ │ - addseq r1, sp, ip, lsl r1 │ │ │ │ - addseq r1, sp, r4, lsl #2 │ │ │ │ - addseq r1, sp, ip, ror #1 │ │ │ │ - @ instruction: 0x009e97fc │ │ │ │ - @ instruction: 0x009eadf4 │ │ │ │ - addseq r9, lr, r8, ror #2 │ │ │ │ - @ instruction: 0x009eacf0 │ │ │ │ - addseq sl, lr, r0, asr #17 │ │ │ │ - addseq r1, sp, r8, asr #32 │ │ │ │ + addseq r1, sp, r8, ror r3 │ │ │ │ + addseq r9, lr, r0, asr r7 │ │ │ │ + @ instruction: 0x009d15b8 │ │ │ │ + addseq sl, lr, r8, lsr lr │ │ │ │ + addseq r1, sp, r4, lsl r3 │ │ │ │ + @ instruction: 0x009d12fc │ │ │ │ + addseq r1, sp, r4, ror #5 │ │ │ │ + addseq r1, sp, ip, asr #5 │ │ │ │ + @ instruction: 0x009d12b4 │ │ │ │ + umullseq r1, sp, ip, r2 │ │ │ │ + addseq r1, sp, r4, lsl #5 │ │ │ │ + addseq r1, sp, ip, ror #4 │ │ │ │ + addseq r1, sp, r4, asr r2 │ │ │ │ + addseq r1, sp, ip, lsr r2 │ │ │ │ + addseq r1, sp, r4, lsr #4 │ │ │ │ + addseq r1, sp, ip, lsl #4 │ │ │ │ + @ instruction: 0x009d11f4 │ │ │ │ + @ instruction: 0x009d11dc │ │ │ │ + addseq r1, sp, r4, asr #3 │ │ │ │ + addseq r1, sp, ip, lsr #3 │ │ │ │ + umullseq r1, sp, r4, r1 │ │ │ │ + addseq r1, sp, ip, ror r1 │ │ │ │ + addseq r8, lr, r4, lsl #29 │ │ │ │ + addseq r9, lr, r8, ror pc │ │ │ │ + addseq r1, sp, r0, lsr r1 │ │ │ │ + addseq r1, sp, r8, lsl r1 │ │ │ │ + addseq r1, sp, r0, lsl #2 │ │ │ │ + addseq r1, sp, r8, ror #1 │ │ │ │ + @ instruction: 0x009e97f8 │ │ │ │ + @ instruction: 0x009eadf0 │ │ │ │ + addseq r9, lr, r4, ror #2 │ │ │ │ + addseq sl, lr, ip, ror #25 │ │ │ │ + @ instruction: 0x009ea8bc │ │ │ │ + addseq r1, sp, r4, asr #32 │ │ │ │ andeq r1, r0, r1, lsl #26 │ │ │ │ - addseq r9, lr, r0, lsl #30 │ │ │ │ - addseq sl, lr, r4, lsr fp │ │ │ │ - @ instruction: 0x009be1d0 │ │ │ │ - addseq sl, lr, r0, ror #21 │ │ │ │ - addseq sl, lr, r4, asr #29 │ │ │ │ - umullseq sl, lr, ip, lr │ │ │ │ - addseq sl, lr, r4, asr #27 │ │ │ │ - addseq sl, lr, r0, lsr #27 │ │ │ │ - @ instruction: 0x009d0ef8 │ │ │ │ - @ instruction: 0x009eacfc │ │ │ │ - @ instruction: 0x009eacd4 │ │ │ │ - @ instruction: 0x009eabd8 │ │ │ │ - addseq sl, lr, ip, lsr #23 │ │ │ │ + @ instruction: 0x009e9efc │ │ │ │ + addseq sl, lr, r0, lsr fp │ │ │ │ + addseq lr, fp, ip, asr #3 │ │ │ │ + @ instruction: 0x009eaadc │ │ │ │ + addseq sl, lr, r0, asr #29 │ │ │ │ + umullseq sl, lr, r8, lr │ │ │ │ + addseq sl, lr, r0, asr #27 │ │ │ │ + umullseq sl, lr, ip, sp │ │ │ │ + @ instruction: 0x009d0ef4 │ │ │ │ + @ instruction: 0x009eacf8 │ │ │ │ + @ instruction: 0x009eacd0 │ │ │ │ @ instruction: 0x009eabd4 │ │ │ │ - @ instruction: 0x009eabb0 │ │ │ │ - addseq r8, lr, r4, asr #27 │ │ │ │ - umullseq r8, lr, r8, sp │ │ │ │ - addseq lr, fp, r0, lsr r0 │ │ │ │ - addseq r8, lr, r4, lsr sp │ │ │ │ - addseq r8, lr, ip, lsl #26 │ │ │ │ - addseq sp, fp, r4, ror #31 │ │ │ │ - @ instruction: 0x009e8cb4 │ │ │ │ - umullseq r8, lr, r0, ip │ │ │ │ - ldrsbeq fp, [lr], ip │ │ │ │ - addseq r9, lr, ip, asr ip │ │ │ │ - addseq r9, lr, r4, lsr ip │ │ │ │ - @ instruction: 0x009d7dbc │ │ │ │ - addseq fp, lr, r4, lsl #1 │ │ │ │ - @ instruction: 0x009ea9f8 │ │ │ │ - addseq sl, lr, ip, asr r5 │ │ │ │ - addseq sl, lr, r8, lsr r5 │ │ │ │ - addseq sl, lr, r4, lsl r5 │ │ │ │ - addseq sl, lr, r0, lsr r8 │ │ │ │ - @ instruction: 0x009e94b4 │ │ │ │ - umullseq r9, lr, r0, r4 │ │ │ │ - @ instruction: 0x009eacb0 │ │ │ │ - addseq sl, lr, r8, lsl #25 │ │ │ │ - umullseq r1, sp, r8, r0 │ │ │ │ - addseq r1, sp, ip, rrx │ │ │ │ - umullseq r0, sp, r4, fp │ │ │ │ - addseq r0, sp, r8, lsr #23 │ │ │ │ - addseq sp, fp, ip, lsr #27 │ │ │ │ - addseq sl, lr, r4, lsl #10 │ │ │ │ - addseq sl, lr, r4, ror #9 │ │ │ │ - addseq r1, sp, r8, lsl #3 │ │ │ │ - addseq sl, lr, ip, asr r9 │ │ │ │ - addseq sp, fp, r8, lsr #26 │ │ │ │ - addseq r9, lr, r0, asr #20 │ │ │ │ - addseq r9, lr, r8, lsl sl │ │ │ │ - @ instruction: 0x009bdcd0 │ │ │ │ - addseq sl, lr, r8, ror #12 │ │ │ │ - addseq sl, lr, r4, lsr r6 │ │ │ │ + addseq sl, lr, r8, lsr #23 │ │ │ │ + @ instruction: 0x009eabd0 │ │ │ │ + addseq sl, lr, ip, lsr #23 │ │ │ │ + addseq r8, lr, r0, asr #27 │ │ │ │ + umullseq r8, lr, r4, sp │ │ │ │ + addseq lr, fp, ip, lsr #32 │ │ │ │ + addseq r8, lr, r0, lsr sp │ │ │ │ + addseq r8, lr, r8, lsl #26 │ │ │ │ + addseq sp, fp, r0, ror #31 │ │ │ │ + @ instruction: 0x009e8cb0 │ │ │ │ + addseq r8, lr, ip, lsl #25 │ │ │ │ + ldrsbeq fp, [lr], r8 │ │ │ │ + addseq r9, lr, r8, asr ip │ │ │ │ + addseq r9, lr, r0, lsr ip │ │ │ │ + @ instruction: 0x009d7db8 │ │ │ │ + addseq fp, lr, r0, lsl #1 │ │ │ │ + @ instruction: 0x009ea9f4 │ │ │ │ + addseq sl, lr, r8, asr r5 │ │ │ │ + addseq sl, lr, r4, lsr r5 │ │ │ │ + addseq sl, lr, r0, lsl r5 │ │ │ │ + addseq sl, lr, ip, lsr #16 │ │ │ │ + @ instruction: 0x009e94b0 │ │ │ │ + addseq r9, lr, ip, lsl #9 │ │ │ │ + addseq sl, lr, ip, lsr #25 │ │ │ │ + addseq sl, lr, r4, lsl #25 │ │ │ │ + umullseq r1, sp, r4, r0 │ │ │ │ + addseq r1, sp, r8, rrx │ │ │ │ + umullseq r0, sp, r0, fp │ │ │ │ + addseq r0, sp, r4, lsr #23 │ │ │ │ + addseq sp, fp, r8, lsr #27 │ │ │ │ + addseq sl, lr, r0, lsl #10 │ │ │ │ + addseq sl, lr, r0, ror #9 │ │ │ │ + addseq r1, sp, r4, lsl #3 │ │ │ │ + addseq sl, lr, r8, asr r9 │ │ │ │ + addseq sp, fp, r4, lsr #26 │ │ │ │ + addseq r9, lr, ip, lsr sl │ │ │ │ + addseq r9, lr, r4, lsl sl │ │ │ │ + addseq sp, fp, ip, asr #25 │ │ │ │ + addseq sl, lr, r4, ror #12 │ │ │ │ + addseq sl, lr, r0, lsr r6 │ │ │ │ andeq ip, r0, r4 │ │ │ │ - adceq r5, pc, r4, lsl #24 │ │ │ │ - addseq r9, lr, ip, lsl #25 │ │ │ │ - addseq r9, lr, r0, asr ip │ │ │ │ - addseq r9, lr, r8, ror #24 │ │ │ │ - adceq r5, pc, fp, ror fp @ │ │ │ │ - adceq r5, pc, r6, asr #22 │ │ │ │ + adceq r5, pc, r0, lsl #24 │ │ │ │ + addseq r9, lr, r8, lsl #25 │ │ │ │ + addseq r9, lr, ip, asr #24 │ │ │ │ + addseq r9, lr, r4, ror #24 │ │ │ │ + adceq r5, pc, r7, ror fp @ │ │ │ │ + adceq r5, pc, r2, asr #22 │ │ │ │ andeq r4, r0, r1 │ │ │ │ - @ instruction: 0x009e9ab4 │ │ │ │ - addseq r9, lr, r8, asr #16 │ │ │ │ - addseq r9, lr, r8, lsr #16 │ │ │ │ - @ instruction: 0x00af5ab1 │ │ │ │ + @ instruction: 0x009e9ab0 │ │ │ │ + addseq r9, lr, r4, asr #16 │ │ │ │ + addseq r9, lr, r4, lsr #16 │ │ │ │ + adceq r5, pc, sp, lsr #21 │ │ │ │ muleq r0, r0, r4 │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ - adceq r5, pc, r0, ror #20 │ │ │ │ - adceq r5, pc, fp, lsr #20 │ │ │ │ - strdeq r5, [pc], r6 @ │ │ │ │ - adceq r5, pc, r0, asr #19 │ │ │ │ - adceq r5, pc, r6, ror r9 @ │ │ │ │ - addseq r9, lr, ip, lsr sl │ │ │ │ - addseq r9, lr, ip, lsl #20 │ │ │ │ - addseq r9, lr, r4, lsl sl │ │ │ │ - strdeq r5, [pc], r9 @ │ │ │ │ - ldrdeq r5, [pc], r0 @ │ │ │ │ - adceq r5, pc, r7, lsr #17 │ │ │ │ - adceq r5, pc, r2, ror r8 @ │ │ │ │ + adceq r5, pc, ip, asr sl @ │ │ │ │ + adceq r5, pc, r7, lsr #20 │ │ │ │ + strdeq r5, [pc], r2 @ │ │ │ │ + @ instruction: 0x00af59bc │ │ │ │ + adceq r5, pc, r2, ror r9 @ │ │ │ │ + addseq r9, lr, r8, lsr sl │ │ │ │ + addseq r9, lr, r8, lsl #20 │ │ │ │ + addseq r9, lr, r0, lsl sl │ │ │ │ + strdeq r5, [pc], r5 @ │ │ │ │ + adceq r5, pc, ip, asr #17 │ │ │ │ + adceq r5, pc, r3, lsr #17 │ │ │ │ + adceq r5, pc, lr, ror #16 │ │ │ │ muleq r0, r0, r5 │ │ │ │ - adceq r5, pc, r5, lsr r8 @ │ │ │ │ - strdeq r5, [pc], r0 @ │ │ │ │ - adceq r5, pc, r7, asr #15 │ │ │ │ - addseq r8, lr, r0, lsl r9 │ │ │ │ - addseq r0, sp, r8, lsr #14 │ │ │ │ - addseq r0, sp, r0, lsl #14 │ │ │ │ - @ instruction: 0x009d06d8 │ │ │ │ - @ instruction: 0x009d06b0 │ │ │ │ - addseq r0, sp, r0, ror #12 │ │ │ │ - addseq r0, sp, r8, lsr r6 │ │ │ │ - addseq r0, sp, r4, asr #12 │ │ │ │ - addseq r0, sp, r4, ror r7 │ │ │ │ - addseq r8, lr, ip, lsl #16 │ │ │ │ - addseq r8, lr, r8, ror #15 │ │ │ │ - addseq r0, sp, r8, lsl r7 │ │ │ │ - addseq r8, lr, ip, lsr #15 │ │ │ │ - addseq r0, sp, ip, ror #11 │ │ │ │ - addseq r8, lr, ip, ror #14 │ │ │ │ - addseq r8, lr, r8, asr #14 │ │ │ │ - addseq r0, sp, r4, lsl #13 │ │ │ │ - addseq r8, lr, r8, lsl #14 │ │ │ │ - addseq r8, lr, r4, ror #13 │ │ │ │ - addseq r8, lr, r0, asr #13 │ │ │ │ - addseq r0, sp, r4, asr #5 │ │ │ │ - addseq r0, sp, r8, lsl #2 │ │ │ │ - addseq r0, sp, ip, asr #2 │ │ │ │ - addseq r0, sp, r8, lsl #10 │ │ │ │ - addseq r0, sp, r8, ror #1 │ │ │ │ - addseq r0, sp, r0, asr #1 │ │ │ │ - addseq r0, sp, r0, asr #2 │ │ │ │ - umullseq r8, lr, r0, r2 │ │ │ │ - addseq r8, lr, ip, ror #4 │ │ │ │ - addseq r0, sp, r4, lsl #3 │ │ │ │ - @ instruction: 0x009cfff8 │ │ │ │ - addseq r0, sp, ip, ror #2 │ │ │ │ - @ instruction: 0x009e81f0 │ │ │ │ - addseq r8, lr, r8, asr #3 │ │ │ │ - addseq r0, sp, r0, lsr r1 │ │ │ │ - addseq r0, sp, r8, lsl #2 │ │ │ │ - addseq r8, lr, r4, ror #2 │ │ │ │ - addseq r8, lr, r8, lsr r1 │ │ │ │ - umullseq r0, sp, r8, r0 │ │ │ │ - addseq pc, ip, r8, lsl pc @ │ │ │ │ - @ instruction: 0x009cfef0 │ │ │ │ - ldrheq r8, [lr], r4 │ │ │ │ - @ instruction: 0x009cfed4 │ │ │ │ - addseq pc, ip, ip, ror lr @ │ │ │ │ - addseq pc, ip, r4, asr lr @ │ │ │ │ - addseq pc, ip, r8, asr pc @ │ │ │ │ - addseq r8, lr, ip, lsl r0 │ │ │ │ - @ instruction: 0x009e7ff4 │ │ │ │ - addseq pc, ip, r0, ror #29 │ │ │ │ + adceq r5, pc, r1, lsr r8 @ │ │ │ │ + adceq r5, pc, ip, ror #15 │ │ │ │ + adceq r5, pc, r3, asr #15 │ │ │ │ + addseq r8, lr, ip, lsl #18 │ │ │ │ + addseq r0, sp, r4, lsr #14 │ │ │ │ + @ instruction: 0x009d06fc │ │ │ │ + @ instruction: 0x009d06d4 │ │ │ │ + addseq r0, sp, ip, lsr #13 │ │ │ │ + addseq r0, sp, ip, asr r6 │ │ │ │ + addseq r0, sp, r4, lsr r6 │ │ │ │ + addseq r0, sp, r0, asr #12 │ │ │ │ + addseq r0, sp, r0, ror r7 │ │ │ │ + addseq r8, lr, r8, lsl #16 │ │ │ │ + addseq r8, lr, r4, ror #15 │ │ │ │ + addseq r0, sp, r4, lsl r7 │ │ │ │ + addseq r8, lr, r8, lsr #15 │ │ │ │ + addseq r0, sp, r8, ror #11 │ │ │ │ + addseq r8, lr, r8, ror #14 │ │ │ │ + addseq r8, lr, r4, asr #14 │ │ │ │ + addseq r0, sp, r0, lsl #13 │ │ │ │ + addseq r8, lr, r4, lsl #14 │ │ │ │ + addseq r8, lr, r0, ror #13 │ │ │ │ + @ instruction: 0x009e86bc │ │ │ │ + addseq r0, sp, r0, asr #5 │ │ │ │ + addseq r0, sp, r4, lsl #2 │ │ │ │ + addseq r0, sp, r8, asr #2 │ │ │ │ + addseq r0, sp, r4, lsl #10 │ │ │ │ + addseq r0, sp, r4, ror #1 │ │ │ │ + ldrheq r0, [sp], ip │ │ │ │ + addseq r0, sp, ip, lsr r1 │ │ │ │ + addseq r8, lr, ip, lsl #5 │ │ │ │ + addseq r8, lr, r8, ror #4 │ │ │ │ + addseq r0, sp, r0, lsl #3 │ │ │ │ + @ instruction: 0x009cfff4 │ │ │ │ + addseq r0, sp, r8, ror #2 │ │ │ │ + addseq r8, lr, ip, ror #3 │ │ │ │ + addseq r8, lr, r4, asr #3 │ │ │ │ + addseq r0, sp, ip, lsr #2 │ │ │ │ + addseq r0, sp, r4, lsl #2 │ │ │ │ + addseq r8, lr, r0, ror #2 │ │ │ │ + addseq r8, lr, r4, lsr r1 │ │ │ │ + umullseq r0, sp, r4, r0 │ │ │ │ + addseq pc, ip, r4, lsl pc @ │ │ │ │ + addseq pc, ip, ip, ror #29 │ │ │ │ + ldrheq r8, [lr], r0 │ │ │ │ @ instruction: 0x009cfed0 │ │ │ │ - addseq r7, lr, r8, lsl #31 │ │ │ │ - addseq r7, lr, r4, asr pc │ │ │ │ - addseq pc, ip, r8, ror #29 │ │ │ │ - @ instruction: 0x009cfeb8 │ │ │ │ - addseq r7, lr, ip, ror #29 │ │ │ │ - @ instruction: 0x009e7ebc │ │ │ │ + addseq pc, ip, r8, ror lr @ │ │ │ │ addseq pc, ip, r0, asr lr @ │ │ │ │ - addseq r7, lr, ip, ror #28 │ │ │ │ - addseq r7, lr, r8, lsr lr │ │ │ │ - addseq pc, ip, r4, ror #27 │ │ │ │ - addseq r7, lr, r0, ror pc │ │ │ │ - addseq r7, lr, r8, asr #30 │ │ │ │ - addseq r7, lr, r0, lsr #30 │ │ │ │ - @ instruction: 0x009e7efc │ │ │ │ - @ instruction: 0x009e7ed8 │ │ │ │ - @ instruction: 0x009e7eb4 │ │ │ │ - addseq pc, ip, r8, asr sp @ │ │ │ │ - @ instruction: 0x009d6bf4 │ │ │ │ - addseq r8, lr, r0, lsr fp │ │ │ │ - addseq ip, fp, r0, lsl #26 │ │ │ │ - addseq r8, lr, r0, lsl #12 │ │ │ │ - addseq ip, fp, r8, asr #25 │ │ │ │ - addseq r8, lr, ip, asr #29 │ │ │ │ - addseq r8, lr, r0, lsl sp │ │ │ │ - addseq ip, fp, r4, ror ip │ │ │ │ - addseq r8, lr, r0, ror ip │ │ │ │ - addseq ip, fp, ip, lsr ip │ │ │ │ - addseq r8, lr, ip, ror #22 │ │ │ │ - addseq ip, fp, r0, lsl #24 │ │ │ │ - addseq ip, fp, r0, ror #23 │ │ │ │ - addseq ip, fp, r0, asr #23 │ │ │ │ - addseq r8, lr, r0, asr #9 │ │ │ │ - addseq r8, lr, r8, lsr #9 │ │ │ │ - addseq ip, fp, r4, ror fp │ │ │ │ - addseq ip, fp, r4, asr fp │ │ │ │ - addseq ip, fp, r4, lsr fp │ │ │ │ - addseq ip, fp, r8, lsl fp │ │ │ │ - addseq r8, lr, r8, lsr #17 │ │ │ │ - addseq ip, fp, r0, ror #21 │ │ │ │ - @ instruction: 0x009e89b4 │ │ │ │ - addseq ip, fp, r8, lsr #21 │ │ │ │ - addseq ip, fp, r8, lsl #21 │ │ │ │ - addseq ip, fp, ip, ror #20 │ │ │ │ - ldr r2, [pc, #-300] @ 386d98 │ │ │ │ + addseq pc, ip, r4, asr pc @ │ │ │ │ + addseq r8, lr, r8, lsl r0 │ │ │ │ + @ instruction: 0x009e7ff0 │ │ │ │ + @ instruction: 0x009cfedc │ │ │ │ + addseq pc, ip, ip, asr #29 │ │ │ │ + addseq r7, lr, r4, lsl #31 │ │ │ │ + addseq r7, lr, r0, asr pc │ │ │ │ + addseq pc, ip, r4, ror #29 │ │ │ │ + @ instruction: 0x009cfeb4 │ │ │ │ + addseq r7, lr, r8, ror #29 │ │ │ │ + @ instruction: 0x009e7eb8 │ │ │ │ + addseq pc, ip, ip, asr #28 │ │ │ │ + addseq r7, lr, r8, ror #28 │ │ │ │ + addseq r7, lr, r4, lsr lr │ │ │ │ + addseq pc, ip, r0, ror #27 │ │ │ │ + addseq r7, lr, ip, ror #30 │ │ │ │ + addseq r7, lr, r4, asr #30 │ │ │ │ + addseq r7, lr, ip, lsl pc │ │ │ │ + @ instruction: 0x009e7ef8 │ │ │ │ + @ instruction: 0x009e7ed4 │ │ │ │ + @ instruction: 0x009e7eb0 │ │ │ │ + addseq pc, ip, r4, asr sp @ │ │ │ │ + @ instruction: 0x009d6bf0 │ │ │ │ + addseq r8, lr, ip, lsr #22 │ │ │ │ + @ instruction: 0x009bccfc │ │ │ │ + @ instruction: 0x009e85fc │ │ │ │ + addseq ip, fp, r4, asr #25 │ │ │ │ + addseq r8, lr, r8, asr #29 │ │ │ │ + addseq r8, lr, ip, lsl #26 │ │ │ │ + addseq ip, fp, r0, ror ip │ │ │ │ + addseq r8, lr, ip, ror #24 │ │ │ │ + addseq ip, fp, r8, lsr ip │ │ │ │ + addseq r8, lr, r8, ror #22 │ │ │ │ + @ instruction: 0x009bcbfc │ │ │ │ + @ instruction: 0x009bcbdc │ │ │ │ + @ instruction: 0x009bcbbc │ │ │ │ + @ instruction: 0x009e84bc │ │ │ │ + addseq r8, lr, r4, lsr #9 │ │ │ │ + addseq ip, fp, r0, ror fp │ │ │ │ + addseq ip, fp, r0, asr fp │ │ │ │ + addseq ip, fp, r0, lsr fp │ │ │ │ + addseq ip, fp, r4, lsl fp │ │ │ │ + addseq r8, lr, r4, lsr #17 │ │ │ │ + @ instruction: 0x009bcadc │ │ │ │ + @ instruction: 0x009e89b0 │ │ │ │ + addseq ip, fp, r4, lsr #21 │ │ │ │ + addseq ip, fp, r4, lsl #21 │ │ │ │ + addseq ip, fp, r8, ror #20 │ │ │ │ + ldr r2, [pc, #-300] @ 386dbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-324] @ 386d9c │ │ │ │ + ldr r2, [pc, #-324] @ 386dc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-348] @ 386da0 │ │ │ │ + ldr r2, [pc, #-348] @ 386dc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-372] @ 386da4 │ │ │ │ + ldr r2, [pc, #-372] @ 386dc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-396] @ 386da8 │ │ │ │ + ldr r2, [pc, #-396] @ 386dcc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-420] @ 386dac │ │ │ │ + ldr r2, [pc, #-420] @ 386dd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-444] @ 386db0 │ │ │ │ + ldr r2, [pc, #-444] @ 386dd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-468] @ 386db4 │ │ │ │ + ldr r2, [pc, #-468] @ 386dd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-492] @ 386db8 │ │ │ │ + ldr r2, [pc, #-492] @ 386ddc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-516] @ 386dbc │ │ │ │ + ldr r2, [pc, #-516] @ 386de0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-540] @ 386dc0 │ │ │ │ + ldr r2, [pc, #-540] @ 386de4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-564] @ 386dc4 │ │ │ │ + ldr r2, [pc, #-564] @ 386de8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-588] @ 386dc8 │ │ │ │ + ldr r2, [pc, #-588] @ 386dec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-612] @ 386dcc │ │ │ │ + ldr r2, [pc, #-612] @ 386df0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-636] @ 386dd0 │ │ │ │ + ldr r2, [pc, #-636] @ 386df4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-660] @ 386dd4 │ │ │ │ + ldr r2, [pc, #-660] @ 386df8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-684] @ 386dd8 │ │ │ │ + ldr r2, [pc, #-684] @ 386dfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-708] @ 386ddc │ │ │ │ + ldr r2, [pc, #-708] @ 386e00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-732] @ 386de0 │ │ │ │ + ldr r2, [pc, #-732] @ 386e04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-756] @ 386de4 │ │ │ │ + ldr r2, [pc, #-756] @ 386e08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-780] @ 386de8 │ │ │ │ + ldr r2, [pc, #-780] @ 386e0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-804] @ 386dec │ │ │ │ + ldr r2, [pc, #-804] @ 386e10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-828] @ 386df0 │ │ │ │ + ldr r2, [pc, #-828] @ 386e14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-852] @ 386df4 │ │ │ │ + ldr r2, [pc, #-852] @ 386e18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-876] @ 386df8 │ │ │ │ + ldr r2, [pc, #-876] @ 386e1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-900] @ 386dfc │ │ │ │ + ldr r2, [pc, #-900] @ 386e20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-924] @ 386e00 │ │ │ │ + ldr r2, [pc, #-924] @ 386e24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-948] @ 386e04 │ │ │ │ + ldr r2, [pc, #-948] @ 386e28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-972] @ 386e08 │ │ │ │ + ldr r2, [pc, #-972] @ 386e2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-996] @ 386e0c │ │ │ │ + ldr r2, [pc, #-996] @ 386e30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1020] @ 386e10 │ │ │ │ + ldr r2, [pc, #-1020] @ 386e34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1044] @ 386e14 │ │ │ │ + ldr r2, [pc, #-1044] @ 386e38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1068] @ 386e18 │ │ │ │ + ldr r2, [pc, #-1068] @ 386e3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1092] @ 386e1c │ │ │ │ + ldr r2, [pc, #-1092] @ 386e40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1116] @ 386e20 │ │ │ │ + ldr r2, [pc, #-1116] @ 386e44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1140] @ 386e24 │ │ │ │ + ldr r2, [pc, #-1140] @ 386e48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1164] @ 386e28 │ │ │ │ + ldr r2, [pc, #-1164] @ 386e4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1188] @ 386e2c │ │ │ │ + ldr r2, [pc, #-1188] @ 386e50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1212] @ 386e30 │ │ │ │ + ldr r2, [pc, #-1212] @ 386e54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1236] @ 386e34 │ │ │ │ + ldr r2, [pc, #-1236] @ 386e58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1260] @ 386e38 │ │ │ │ + ldr r2, [pc, #-1260] @ 386e5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1284] @ 386e3c │ │ │ │ + ldr r2, [pc, #-1284] @ 386e60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1308] @ 386e40 │ │ │ │ + ldr r2, [pc, #-1308] @ 386e64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1332] @ 386e44 │ │ │ │ + ldr r2, [pc, #-1332] @ 386e68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1356] @ 386e48 │ │ │ │ + ldr r2, [pc, #-1356] @ 386e6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1380] @ 386e4c │ │ │ │ + ldr r2, [pc, #-1380] @ 386e70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1404] @ 386e50 │ │ │ │ + ldr r2, [pc, #-1404] @ 386e74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1428] @ 386e54 │ │ │ │ + ldr r2, [pc, #-1428] @ 386e78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1452] @ 386e58 │ │ │ │ + ldr r2, [pc, #-1452] @ 386e7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1476] @ 386e5c │ │ │ │ + ldr r2, [pc, #-1476] @ 386e80 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cee8 │ │ │ │ - ldr r2, [pc, #-1500] @ 386e60 │ │ │ │ + b 37cf0c │ │ │ │ + ldr r2, [pc, #-1500] @ 386e84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1524] @ 386e64 │ │ │ │ + ldr r2, [pc, #-1524] @ 386e88 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37f7d4 │ │ │ │ - ldr r2, [pc, #-1548] @ 386e68 │ │ │ │ + b 37f7f8 │ │ │ │ + ldr r2, [pc, #-1548] @ 386e8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1572] @ 386e6c │ │ │ │ + ldr r2, [pc, #-1572] @ 386e90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1596] @ 386e70 │ │ │ │ + ldr r2, [pc, #-1596] @ 386e94 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cf8c │ │ │ │ - ldr r2, [pc, #-1620] @ 386e74 │ │ │ │ + b 37cfb0 │ │ │ │ + ldr r2, [pc, #-1620] @ 386e98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1644] @ 386e78 │ │ │ │ + ldr r2, [pc, #-1644] @ 386e9c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1672] @ 386e7c │ │ │ │ + ldr r2, [pc, #-1672] @ 386ea0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1696] @ 386e80 │ │ │ │ + ldr r2, [pc, #-1696] @ 386ea4 │ │ │ │ mov r3, #15 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1724] @ 386e84 │ │ │ │ + ldr r2, [pc, #-1724] @ 386ea8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1752] @ 386e88 │ │ │ │ + ldr r2, [pc, #-1752] @ 386eac │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37ce08 │ │ │ │ - ldr r2, [pc, #-1776] @ 386e8c │ │ │ │ + b 37ce2c │ │ │ │ + ldr r2, [pc, #-1776] @ 386eb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381dc8 │ │ │ │ - ldr r2, [pc, #-1796] @ 386e90 │ │ │ │ + b 381dec │ │ │ │ + ldr r2, [pc, #-1796] @ 386eb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 381dc8 │ │ │ │ - ldr r2, [pc, #-1816] @ 386e94 │ │ │ │ + b 381dec │ │ │ │ + ldr r2, [pc, #-1816] @ 386eb8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1844] @ 386e98 │ │ │ │ + ldr r2, [pc, #-1844] @ 386ebc │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1872] @ 386e9c │ │ │ │ + ldr r2, [pc, #-1872] @ 386ec0 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37cfdc │ │ │ │ - ldr r2, [pc, #-1896] @ 386ea0 │ │ │ │ + b 37d000 │ │ │ │ + ldr r2, [pc, #-1896] @ 386ec4 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r2, [pc, #-1920] @ 386ea4 │ │ │ │ + b 37d6dc │ │ │ │ + ldr r2, [pc, #-1920] @ 386ec8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1944] @ 386ea8 │ │ │ │ + ldr r2, [pc, #-1944] @ 386ecc │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d180 │ │ │ │ - ldr r2, [pc, #-1968] @ 386eac │ │ │ │ + b 37d1a4 │ │ │ │ + ldr r2, [pc, #-1968] @ 386ed0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1992] @ 386eb0 │ │ │ │ + ldr r2, [pc, #-1992] @ 386ed4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2020] @ 386eb4 │ │ │ │ + ldr r2, [pc, #-2020] @ 386ed8 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37e8f8 │ │ │ │ - ldr r2, [pc, #-2044] @ 386eb8 │ │ │ │ + b 37e91c │ │ │ │ + ldr r2, [pc, #-2044] @ 386edc │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 37d6b8 │ │ │ │ - ldr r3, [pc, #748] @ 3879bc │ │ │ │ + b 37d6dc │ │ │ │ + ldr r3, [pc, #748] @ 3879e0 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 38772c │ │ │ │ + bhi 387750 │ │ │ │ cmp r0, #1024 @ 0x400 │ │ │ │ - bcs 38770c │ │ │ │ + bcs 387730 │ │ │ │ cmp r0, #604 @ 0x25c │ │ │ │ - bhi 387960 │ │ │ │ + bhi 387984 │ │ │ │ cmp r0, #576 @ 0x240 │ │ │ │ - bcc 38776c │ │ │ │ - ldr r3, [pc, #716] @ 3879c0 │ │ │ │ + bcc 387790 │ │ │ │ + ldr r3, [pc, #716] @ 3879e4 │ │ │ │ sub r0, r0, #576 @ 0x240 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #28 │ │ │ │ - bhi 3877a0 │ │ │ │ + bhi 3877c4 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #688] @ 3879c4 │ │ │ │ + ldr r3, [pc, #688] @ 3879e8 │ │ │ │ sub r0, r0, #1024 @ 0x400 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #28 │ │ │ │ - bhi 387794 │ │ │ │ + bhi 3877b8 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #660] @ 3879c8 │ │ │ │ + ldr r3, [pc, #660] @ 3879ec │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 387948 │ │ │ │ + bhi 38796c │ │ │ │ cmp r0, #1792 @ 0x700 │ │ │ │ - bcc 387980 │ │ │ │ - ldr r3, [pc, #644] @ 3879cc │ │ │ │ + bcc 3879a4 │ │ │ │ + ldr r3, [pc, #644] @ 3879f0 │ │ │ │ sub r0, r0, #1792 @ 0x700 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #60 @ 0x3c │ │ │ │ - bhi 387760 │ │ │ │ + bhi 387784 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #616] @ 3879d0 │ │ │ │ + ldr r0, [pc, #616] @ 3879f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #320 @ 0x140 │ │ │ │ - beq 387974 │ │ │ │ - bhi 3877ac │ │ │ │ + beq 387998 │ │ │ │ + bhi 3877d0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq 3877d4 │ │ │ │ + beq 3877f8 │ │ │ │ cmp r0, #256 @ 0x100 │ │ │ │ - bne 3879a4 │ │ │ │ - ldr r0, [pc, #580] @ 3879d4 │ │ │ │ + bne 3879c8 │ │ │ │ + ldr r0, [pc, #580] @ 3879f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #572] @ 3879d8 │ │ │ │ + ldr r0, [pc, #572] @ 3879fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #564] @ 3879dc │ │ │ │ + ldr r0, [pc, #564] @ 387a00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #512 @ 0x200 │ │ │ │ - beq 3877c8 │ │ │ │ + beq 3877ec │ │ │ │ cmp r0, #516 @ 0x204 │ │ │ │ - bne 3879b0 │ │ │ │ - ldr r0, [pc, #540] @ 3879e0 │ │ │ │ + bne 3879d4 │ │ │ │ + ldr r0, [pc, #540] @ 387a04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #532] @ 3879e4 │ │ │ │ + ldr r0, [pc, #532] @ 387a08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #524] @ 3879e8 │ │ │ │ + ldr r0, [pc, #524] @ 387a0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #516] @ 3879ec │ │ │ │ + ldr r0, [pc, #516] @ 387a10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #508] @ 3879f0 │ │ │ │ + ldr r0, [pc, #508] @ 387a14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #500] @ 3879f4 │ │ │ │ + ldr r0, [pc, #500] @ 387a18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #492] @ 3879f8 │ │ │ │ + ldr r0, [pc, #492] @ 387a1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #484] @ 3879fc │ │ │ │ + ldr r0, [pc, #484] @ 387a20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #476] @ 387a00 │ │ │ │ + ldr r0, [pc, #476] @ 387a24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #468] @ 387a04 │ │ │ │ + ldr r0, [pc, #468] @ 387a28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #460] @ 387a08 │ │ │ │ + ldr r0, [pc, #460] @ 387a2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #452] @ 387a0c │ │ │ │ + ldr r0, [pc, #452] @ 387a30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #444] @ 387a10 │ │ │ │ + ldr r0, [pc, #444] @ 387a34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #436] @ 387a14 │ │ │ │ + ldr r0, [pc, #436] @ 387a38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #428] @ 387a18 │ │ │ │ + ldr r0, [pc, #428] @ 387a3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #420] @ 387a1c │ │ │ │ + ldr r0, [pc, #420] @ 387a40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #412] @ 387a20 │ │ │ │ + ldr r0, [pc, #412] @ 387a44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #404] @ 387a24 │ │ │ │ + ldr r0, [pc, #404] @ 387a48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #396] @ 387a28 │ │ │ │ + ldr r0, [pc, #396] @ 387a4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #388] @ 387a2c │ │ │ │ + ldr r0, [pc, #388] @ 387a50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #380] @ 387a30 │ │ │ │ + ldr r0, [pc, #380] @ 387a54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #372] @ 387a34 │ │ │ │ + ldr r0, [pc, #372] @ 387a58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #364] @ 387a38 │ │ │ │ + ldr r0, [pc, #364] @ 387a5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #356] @ 387a3c │ │ │ │ + ldr r0, [pc, #356] @ 387a60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #348] @ 387a40 │ │ │ │ + ldr r0, [pc, #348] @ 387a64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #340] @ 387a44 │ │ │ │ + ldr r0, [pc, #340] @ 387a68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #332] @ 387a48 │ │ │ │ + ldr r0, [pc, #332] @ 387a6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #324] @ 387a4c │ │ │ │ + ldr r0, [pc, #324] @ 387a70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #316] @ 387a50 │ │ │ │ + ldr r0, [pc, #316] @ 387a74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #308] @ 387a54 │ │ │ │ + ldr r0, [pc, #308] @ 387a78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #300] @ 387a58 │ │ │ │ + ldr r0, [pc, #300] @ 387a7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #292] @ 387a5c │ │ │ │ + ldr r0, [pc, #292] @ 387a80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #284] @ 387a60 │ │ │ │ + ldr r0, [pc, #284] @ 387a84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #276] @ 387a64 │ │ │ │ + ldr r3, [pc, #276] @ 387a88 │ │ │ │ cmp r0, r3 │ │ │ │ - bne 38798c │ │ │ │ - ldr r0, [pc, #268] @ 387a68 │ │ │ │ + bne 3879b0 │ │ │ │ + ldr r0, [pc, #268] @ 387a8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #768 @ 0x300 │ │ │ │ - bne 387998 │ │ │ │ - ldr r0, [pc, #252] @ 387a6c │ │ │ │ + bne 3879bc │ │ │ │ + ldr r0, [pc, #252] @ 387a90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #244] @ 387a70 │ │ │ │ + ldr r0, [pc, #244] @ 387a94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #236] @ 387a74 │ │ │ │ + ldr r0, [pc, #236] @ 387a98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #228] @ 387a78 │ │ │ │ + ldr r0, [pc, #228] @ 387a9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #220] @ 387a7c │ │ │ │ + ldr r0, [pc, #220] @ 387aa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #212] @ 387a80 │ │ │ │ + ldr r0, [pc, #212] @ 387aa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #204] @ 387a84 │ │ │ │ + ldr r0, [pc, #204] @ 387aa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, ip, lsl r4 │ │ │ │ - adceq r4, pc, r2, lsl #20 │ │ │ │ - strdeq r4, [pc], pc @ │ │ │ │ + strdeq r4, [pc], lr @ │ │ │ │ + strdeq r4, [pc], fp @ │ │ │ │ andeq r0, r0, ip, lsr r7 │ │ │ │ - adceq r4, pc, r8, ror #19 │ │ │ │ - addseq r8, ip, r8, asr #12 │ │ │ │ - addseq r9, lr, r0, asr pc │ │ │ │ - addseq r8, ip, r4, lsl r6 │ │ │ │ - addseq r8, ip, r8, lsl #12 │ │ │ │ - addseq r9, lr, r8, asr pc │ │ │ │ - addseq r9, lr, r0, lsr pc │ │ │ │ - @ instruction: 0x009e9ef4 │ │ │ │ - addseq sl, lr, r4, lsr #1 │ │ │ │ - ldrheq sl, [lr], r0 │ │ │ │ - addseq sl, lr, r8, lsr r0 │ │ │ │ - addseq sl, lr, r4, asr #32 │ │ │ │ - addseq sl, lr, r0, asr r0 │ │ │ │ - addseq sl, lr, r4, asr r0 │ │ │ │ - @ instruction: 0x009e9fd8 │ │ │ │ - addseq r9, lr, r4, ror #31 │ │ │ │ - @ instruction: 0x009ea1bc │ │ │ │ - addseq sl, lr, r8, asr #3 │ │ │ │ - addseq sl, lr, r0, ror #1 │ │ │ │ - addseq sl, lr, ip, ror #1 │ │ │ │ - ldrsheq sl, [lr], r8 │ │ │ │ - addseq sl, lr, r4, lsl #2 │ │ │ │ - addseq sl, lr, r0, lsl r1 │ │ │ │ - addseq sl, lr, r0, lsr #2 │ │ │ │ - addseq sl, lr, ip, lsr #2 │ │ │ │ - addseq sl, lr, r8, lsr r1 │ │ │ │ - addseq sl, lr, r0, lsr r0 │ │ │ │ + adceq r4, pc, r4, ror #19 │ │ │ │ + addseq r8, ip, r4, asr #12 │ │ │ │ + addseq r9, lr, ip, asr #30 │ │ │ │ + addseq r8, ip, r0, lsl r6 │ │ │ │ + addseq r8, ip, r4, lsl #12 │ │ │ │ + addseq r9, lr, r4, asr pc │ │ │ │ + addseq r9, lr, ip, lsr #30 │ │ │ │ + @ instruction: 0x009e9ef0 │ │ │ │ + addseq sl, lr, r0, lsr #1 │ │ │ │ + addseq sl, lr, ip, lsr #1 │ │ │ │ + addseq sl, lr, r4, lsr r0 │ │ │ │ addseq sl, lr, r0, asr #32 │ │ │ │ + addseq sl, lr, ip, asr #32 │ │ │ │ addseq sl, lr, r0, asr r0 │ │ │ │ @ instruction: 0x009e9fd4 │ │ │ │ - addseq r9, lr, r4, ror #31 │ │ │ │ - @ instruction: 0x009e9edc │ │ │ │ - @ instruction: 0x009e9eb4 │ │ │ │ - addseq r9, lr, ip, lsl #29 │ │ │ │ - addseq r9, lr, r8, ror #28 │ │ │ │ - addseq r9, lr, ip, lsr lr │ │ │ │ - addseq r9, lr, r0, lsl #28 │ │ │ │ - addseq r9, lr, ip, lsl #28 │ │ │ │ + addseq r9, lr, r0, ror #31 │ │ │ │ + @ instruction: 0x009ea1b8 │ │ │ │ + addseq sl, lr, r4, asr #3 │ │ │ │ + ldrsbeq sl, [lr], ip │ │ │ │ + addseq sl, lr, r8, ror #1 │ │ │ │ + ldrsheq sl, [lr], r4 │ │ │ │ + addseq sl, lr, r0, lsl #2 │ │ │ │ + addseq sl, lr, ip, lsl #2 │ │ │ │ + addseq sl, lr, ip, lsl r1 │ │ │ │ + addseq sl, lr, r8, lsr #2 │ │ │ │ + addseq sl, lr, r4, lsr r1 │ │ │ │ + addseq sl, lr, ip, lsr #32 │ │ │ │ + addseq sl, lr, ip, lsr r0 │ │ │ │ + addseq sl, lr, ip, asr #32 │ │ │ │ + @ instruction: 0x009e9fd0 │ │ │ │ + addseq r9, lr, r0, ror #31 │ │ │ │ + @ instruction: 0x009e9ed8 │ │ │ │ + @ instruction: 0x009e9eb0 │ │ │ │ + addseq r9, lr, r8, lsl #29 │ │ │ │ + addseq r9, lr, r4, ror #28 │ │ │ │ + addseq r9, lr, r8, lsr lr │ │ │ │ + @ instruction: 0x009e9dfc │ │ │ │ + addseq r9, lr, r8, lsl #28 │ │ │ │ andeq r1, r0, r4, lsl r1 │ │ │ │ - ldrsbeq sl, [lr], r8 │ │ │ │ - addseq r9, lr, r4, lsl #29 │ │ │ │ - addseq r9, lr, r0, ror sp │ │ │ │ - addseq r8, ip, r8, lsr #8 │ │ │ │ - addseq r8, ip, ip, lsl r4 │ │ │ │ - addseq r8, ip, r0, lsl r4 │ │ │ │ - addseq r8, ip, r4, lsl #8 │ │ │ │ - @ instruction: 0x009c83f8 │ │ │ │ + ldrsbeq sl, [lr], r4 │ │ │ │ + addseq r9, lr, r0, lsl #29 │ │ │ │ + addseq r9, lr, ip, ror #26 │ │ │ │ + addseq r8, ip, r4, lsr #8 │ │ │ │ + addseq r8, ip, r8, lsl r4 │ │ │ │ + addseq r8, ip, ip, lsl #8 │ │ │ │ + addseq r8, ip, r0, lsl #8 │ │ │ │ + @ instruction: 0x009c83f4 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov ip, r1 │ │ │ │ - ldr r1, [pc, #4064] @ 388a84 │ │ │ │ + ldr r1, [pc, #4064] @ 388aa8 │ │ │ │ sub sp, sp, #8 │ │ │ │ cmp ip, r1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 387b4c │ │ │ │ + bhi 387b70 │ │ │ │ cmp ip, #1024 @ 0x400 │ │ │ │ - bcs 387af4 │ │ │ │ + bcs 387b18 │ │ │ │ cmp ip, #604 @ 0x25c │ │ │ │ - bhi 38830c │ │ │ │ + bhi 388330 │ │ │ │ cmp ip, #576 @ 0x240 │ │ │ │ - bcc 387bbc │ │ │ │ - ldr r3, [pc, #4016] @ 388a88 │ │ │ │ + bcc 387be0 │ │ │ │ + ldr r3, [pc, #4016] @ 388aac │ │ │ │ sub ip, ip, #576 @ 0x240 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp ip, #28 │ │ │ │ - bhi 387b28 │ │ │ │ + bhi 387b4c │ │ │ │ add ip, ip, ip │ │ │ │ ldrh ip, [r3, ip] │ │ │ │ add pc, pc, ip, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub ip, ip, #1024 @ 0x400 │ │ │ │ lsl ip, ip, #16 │ │ │ │ lsr ip, ip, #16 │ │ │ │ mov r7, #1 │ │ │ │ lsl ip, r7, ip │ │ │ │ - ldr r2, [pc, #3964] @ 388a8c │ │ │ │ + ldr r2, [pc, #3964] @ 388ab0 │ │ │ │ and r2, r2, ip │ │ │ │ cmp r2, #0 │ │ │ │ - bne 387bf8 │ │ │ │ - ldr r3, [pc, #3952] @ 388a90 │ │ │ │ + bne 387c1c │ │ │ │ + ldr r3, [pc, #3952] @ 388ab4 │ │ │ │ and r3, r3, ip │ │ │ │ cmp r3, #0 │ │ │ │ - bne 387c5c │ │ │ │ - ldr r2, [pc, #3940] @ 388a94 │ │ │ │ + bne 387c80 │ │ │ │ + ldr r2, [pc, #3940] @ 388ab8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - ldr r2, [pc, #3908] @ 388a98 │ │ │ │ + ldr r2, [pc, #3908] @ 388abc │ │ │ │ cmp ip, r2 │ │ │ │ - bhi 388f9c │ │ │ │ + bhi 388fc0 │ │ │ │ cmp ip, #1824 @ 0x720 │ │ │ │ - bcs 387cb8 │ │ │ │ + bcs 387cdc │ │ │ │ sub ip, ip, #1792 @ 0x700 │ │ │ │ lsl ip, ip, #16 │ │ │ │ lsr ip, ip, #16 │ │ │ │ cmp ip, #28 │ │ │ │ - bhi 387b28 │ │ │ │ - ldr r2, [pc, #3872] @ 388a9c │ │ │ │ + bhi 387b4c │ │ │ │ + ldr r2, [pc, #3872] @ 388ac0 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl ip │ │ │ │ - beq 387c18 │ │ │ │ - ldr r2, [pc, #3860] @ 388aa0 │ │ │ │ + beq 387c3c │ │ │ │ + ldr r2, [pc, #3860] @ 388ac4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3840] @ 388aa4 │ │ │ │ + ldr r2, [pc, #3840] @ 388ac8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp ip, #320 @ 0x140 │ │ │ │ - beq 387b84 │ │ │ │ - bhi 387d64 │ │ │ │ + beq 387ba8 │ │ │ │ + bhi 387d88 │ │ │ │ cmp ip, #0 │ │ │ │ - beq 387de8 │ │ │ │ + beq 387e0c │ │ │ │ cmp ip, #256 @ 0x100 │ │ │ │ - bne 387b28 │ │ │ │ - ldr r2, [pc, #3784] @ 388aa8 │ │ │ │ + bne 387b4c │ │ │ │ + ldr r2, [pc, #3784] @ 388acc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3772] @ 388aac │ │ │ │ + ldr r2, [pc, #3772] @ 388ad0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 387ba8 │ │ │ │ - ldr r2, [pc, #3760] @ 388ab0 │ │ │ │ + b 387bcc │ │ │ │ + ldr r2, [pc, #3760] @ 388ad4 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3748] @ 388ab4 │ │ │ │ + ldr r2, [pc, #3748] @ 388ad8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 387ba8 │ │ │ │ + b 387bcc │ │ │ │ cmp ip, #12 │ │ │ │ - beq 388138 │ │ │ │ + beq 38815c │ │ │ │ cmp ip, #8 │ │ │ │ - bne 387b28 │ │ │ │ - ldr r2, [pc, #3720] @ 388ab8 │ │ │ │ + bne 387b4c │ │ │ │ + ldr r2, [pc, #3720] @ 388adc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3708] @ 388abc │ │ │ │ + ldr r3, [pc, #3708] @ 388ae0 │ │ │ │ and r2, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 389318 │ │ │ │ + bhi 38933c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3676] @ 388ac0 │ │ │ │ + ldr r2, [pc, #3676] @ 388ae4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3656] @ 388ac4 │ │ │ │ + ldr r2, [pc, #3656] @ 388ae8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3628] @ 388ac8 │ │ │ │ + ldr r2, [pc, #3628] @ 388aec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3612] @ 388acc │ │ │ │ + ldr r2, [pc, #3612] @ 388af0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 387ba8 │ │ │ │ + b 387bcc │ │ │ │ sub r2, ip, #1824 @ 0x720 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r7, #1 │ │ │ │ lsl r2, r7, r2 │ │ │ │ - ldr r1, [pc, #3580] @ 388ad0 │ │ │ │ + ldr r1, [pc, #3580] @ 388af4 │ │ │ │ tst r2, r1 │ │ │ │ - bne 387b84 │ │ │ │ + bne 387ba8 │ │ │ │ tst r2, #268435457 @ 0x10000001 │ │ │ │ - bne 387d94 │ │ │ │ - ldr r2, [pc, #3564] @ 388ad4 │ │ │ │ + bne 387db8 │ │ │ │ + ldr r2, [pc, #3564] @ 388af8 │ │ │ │ cmp ip, r2 │ │ │ │ - bne 387b28 │ │ │ │ - ldr r2, [pc, #3556] @ 388ad8 │ │ │ │ + bne 387b4c │ │ │ │ + ldr r2, [pc, #3556] @ 388afc │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 389088 │ │ │ │ + beq 3890ac │ │ │ │ cmp r8, #14 │ │ │ │ - bne 38906c │ │ │ │ - ldr r2, [pc, #3524] @ 388adc │ │ │ │ + bne 389090 │ │ │ │ + ldr r2, [pc, #3524] @ 388b00 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3508] @ 388ae0 │ │ │ │ + ldr r2, [pc, #3508] @ 388b04 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3488] @ 388ae4 │ │ │ │ + ldr r3, [pc, #3488] @ 388b08 │ │ │ │ lsr r7, r5, #4 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 3892fc │ │ │ │ + bhi 389320 │ │ │ │ add r3, r3, r7 │ │ │ │ ldrh r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp ip, #512 @ 0x200 │ │ │ │ - beq 388108 │ │ │ │ + beq 38812c │ │ │ │ cmp ip, #516 @ 0x204 │ │ │ │ - bne 387b28 │ │ │ │ - ldr r2, [pc, #3436] @ 388ae8 │ │ │ │ + bne 387b4c │ │ │ │ + ldr r2, [pc, #3436] @ 388b0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3424] @ 388aec │ │ │ │ + ldr r2, [pc, #3424] @ 388b10 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 387ba8 │ │ │ │ - ldr r2, [pc, #3412] @ 388af0 │ │ │ │ - ldr r8, [pc, #3412] @ 388af4 │ │ │ │ + b 387bcc │ │ │ │ + ldr r2, [pc, #3412] @ 388b14 │ │ │ │ + ldr r8, [pc, #3412] @ 388b18 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3372] @ 388af8 │ │ │ │ + ldr r2, [pc, #3372] @ 388b1c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ - b 387ba8 │ │ │ │ - ldr r2, [pc, #3340] @ 388afc │ │ │ │ - ldr r7, [pc, #3340] @ 388b00 │ │ │ │ + b 387bcc │ │ │ │ + ldr r2, [pc, #3340] @ 388b20 │ │ │ │ + ldr r7, [pc, #3340] @ 388b24 │ │ │ │ add r2, pc, r2 │ │ │ │ add r7, pc, r7 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r7 │ │ │ │ and r3, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3304] @ 388b04 │ │ │ │ + ldr r2, [pc, #3304] @ 388b28 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #3 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3260] @ 388b08 │ │ │ │ + ldr r2, [pc, #3260] @ 388b2c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #4 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #15 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3216] @ 388b0c │ │ │ │ + ldr r2, [pc, #3216] @ 388b30 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #15 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3172] @ 388b10 │ │ │ │ + ldr r2, [pc, #3172] @ 388b34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #12 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3128] @ 388b14 │ │ │ │ + ldr r2, [pc, #3128] @ 388b38 │ │ │ │ mov r1, #1 │ │ │ │ lsr r8, r5, #17 │ │ │ │ and r8, r8, r1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3080] @ 388b18 │ │ │ │ + ldr r2, [pc, #3080] @ 388b3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ lsr sl, r5, #18 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ and r3, sl, #31 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3036] @ 388b1c │ │ │ │ + ldr r2, [pc, #3036] @ 388b40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r9, r5, #23 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r9, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2992] @ 388b20 │ │ │ │ + ldr r2, [pc, #2992] @ 388b44 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #9 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2948] @ 388b24 │ │ │ │ + ldr r2, [pc, #2948] @ 388b48 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #10 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2904] @ 388b28 │ │ │ │ + ldr r2, [pc, #2904] @ 388b4c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #11 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2860] @ 388b2c │ │ │ │ + ldr r2, [pc, #2860] @ 388b50 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #14 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2816] @ 388b30 │ │ │ │ + ldr r2, [pc, #2816] @ 388b54 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2776] @ 388b34 │ │ │ │ + ldr r2, [pc, #2776] @ 388b58 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ and r3, sl, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2736] @ 388b38 │ │ │ │ + ldr r2, [pc, #2736] @ 388b5c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #19 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2692] @ 388b3c │ │ │ │ + ldr r2, [pc, #2692] @ 388b60 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #20 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2648] @ 388b40 │ │ │ │ + ldr r2, [pc, #2648] @ 388b64 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ and r3, r9, #7 │ │ │ │ mov r2, r7 │ │ │ │ - b 387bac │ │ │ │ - ldr r2, [pc, #2612] @ 388b44 │ │ │ │ + b 387bd0 │ │ │ │ + ldr r2, [pc, #2612] @ 388b68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 389060 │ │ │ │ + beq 389084 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 389054 │ │ │ │ - ldr r2, [pc, #2584] @ 388b48 │ │ │ │ + beq 389078 │ │ │ │ + ldr r2, [pc, #2584] @ 388b6c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ - b 387ba8 │ │ │ │ - ldr r2, [pc, #2572] @ 388b4c │ │ │ │ + b 387bcc │ │ │ │ + ldr r2, [pc, #2572] @ 388b70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r7, r5, #15 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #0 │ │ │ │ - beq 3890bc │ │ │ │ + beq 3890e0 │ │ │ │ cmp r7, #14 │ │ │ │ - bne 3890a0 │ │ │ │ - ldr r2, [pc, #2540] @ 388b50 │ │ │ │ + bne 3890c4 │ │ │ │ + ldr r2, [pc, #2540] @ 388b74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2524] @ 388b54 │ │ │ │ + ldr r2, [pc, #2524] @ 388b78 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2504] @ 388b58 │ │ │ │ + ldr r3, [pc, #2504] @ 388b7c │ │ │ │ lsr r7, r5, #4 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 3893b0 │ │ │ │ + bhi 3893d4 │ │ │ │ add r3, r3, r7 │ │ │ │ ldrh r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2468] @ 388b5c │ │ │ │ + ldr r2, [pc, #2468] @ 388b80 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2452] @ 388b60 │ │ │ │ + ldr r3, [pc, #2452] @ 388b84 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 389350 │ │ │ │ + bhi 389374 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2424] @ 388b64 │ │ │ │ + ldr r2, [pc, #2424] @ 388b88 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2408] @ 388b68 │ │ │ │ + ldr r2, [pc, #2408] @ 388b8c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 387ba8 │ │ │ │ - ldr r2, [pc, #2396] @ 388b6c │ │ │ │ + b 387bcc │ │ │ │ + ldr r2, [pc, #2396] @ 388b90 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 388fdc │ │ │ │ - ldr r2, [pc, #2372] @ 388b70 │ │ │ │ + bne 389000 │ │ │ │ + ldr r2, [pc, #2372] @ 388b94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2356] @ 388b74 │ │ │ │ + ldr r2, [pc, #2356] @ 388b98 │ │ │ │ lsr r7, r5, #4 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 3891b8 │ │ │ │ + beq 3891dc │ │ │ │ cmp r7, #2 │ │ │ │ - beq 3891ec │ │ │ │ + beq 389210 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 3891d0 │ │ │ │ - ldr r2, [pc, #2304] @ 388b78 │ │ │ │ + bne 3891f4 │ │ │ │ + ldr r2, [pc, #2304] @ 388b9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2288] @ 388b7c │ │ │ │ + ldr r2, [pc, #2288] @ 388ba0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 388fc4 │ │ │ │ - ldr r2, [pc, #2260] @ 388b80 │ │ │ │ + bne 388fe8 │ │ │ │ + ldr r2, [pc, #2260] @ 388ba4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2244] @ 388b84 │ │ │ │ + ldr r2, [pc, #2244] @ 388ba8 │ │ │ │ lsr r5, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 389160 │ │ │ │ + beq 389184 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 38917c │ │ │ │ + beq 3891a0 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 38916c │ │ │ │ - ldr r2, [pc, #2192] @ 388b88 │ │ │ │ + bne 389190 │ │ │ │ + ldr r2, [pc, #2192] @ 388bac │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp ip, #768 @ 0x300 │ │ │ │ - bne 387b28 │ │ │ │ - ldr r2, [pc, #2160] @ 388b8c │ │ │ │ + bne 387b4c │ │ │ │ + ldr r2, [pc, #2160] @ 388bb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r7, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 3891a0 │ │ │ │ + beq 3891c4 │ │ │ │ cmp r7, #2 │ │ │ │ - beq 389188 │ │ │ │ + beq 3891ac │ │ │ │ cmp r7, #0 │ │ │ │ - bne 3890d4 │ │ │ │ - ldr r2, [pc, #2120] @ 388b90 │ │ │ │ + bne 3890f8 │ │ │ │ + ldr r2, [pc, #2120] @ 388bb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2104] @ 388b94 │ │ │ │ + ldr r2, [pc, #2104] @ 388bb8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 38903c │ │ │ │ - ldr r2, [pc, #2076] @ 388b98 │ │ │ │ + bne 389060 │ │ │ │ + ldr r2, [pc, #2076] @ 388bbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2060] @ 388b9c │ │ │ │ + ldr r2, [pc, #2060] @ 388bc0 │ │ │ │ lsr r7, r5, #3 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 38913c │ │ │ │ + beq 389160 │ │ │ │ cmp r7, #2 │ │ │ │ - beq 389124 │ │ │ │ + beq 389148 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 389108 │ │ │ │ - ldr r2, [pc, #2008] @ 388ba0 │ │ │ │ + bne 38912c │ │ │ │ + ldr r2, [pc, #2008] @ 388bc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1992] @ 388ba4 │ │ │ │ + ldr r2, [pc, #1992] @ 388bc8 │ │ │ │ lsr r7, r5, #5 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 3890f0 │ │ │ │ + beq 389114 │ │ │ │ cmp r7, #2 │ │ │ │ - beq 389220 │ │ │ │ + beq 389244 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 389204 │ │ │ │ - ldr r2, [pc, #1940] @ 388ba8 │ │ │ │ + bne 389228 │ │ │ │ + ldr r2, [pc, #1940] @ 388bcc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1924] @ 388bac │ │ │ │ + ldr r2, [pc, #1924] @ 388bd0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 389024 │ │ │ │ - ldr r2, [pc, #1896] @ 388bb0 │ │ │ │ + bne 389048 │ │ │ │ + ldr r2, [pc, #1896] @ 388bd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1880] @ 388bb4 │ │ │ │ + ldr r2, [pc, #1880] @ 388bd8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 38900c │ │ │ │ - ldr r2, [pc, #1852] @ 388bb8 │ │ │ │ + bne 389030 │ │ │ │ + ldr r2, [pc, #1852] @ 388bdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1836] @ 388bbc │ │ │ │ + ldr r2, [pc, #1836] @ 388be0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 388ff4 │ │ │ │ - ldr r2, [pc, #1808] @ 388bc0 │ │ │ │ + bne 389018 │ │ │ │ + ldr r2, [pc, #1808] @ 388be4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1792] @ 388bc4 │ │ │ │ + ldr r2, [pc, #1792] @ 388be8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 3884e8 │ │ │ │ - ldr r2, [pc, #1764] @ 388bc8 │ │ │ │ + bne 38850c │ │ │ │ + ldr r2, [pc, #1764] @ 388bec │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3882f8 │ │ │ │ - ldr r2, [pc, #1756] @ 388bcc │ │ │ │ + b 38831c │ │ │ │ + ldr r2, [pc, #1756] @ 388bf0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3882f8 │ │ │ │ - ldr r2, [pc, #1748] @ 388bd0 │ │ │ │ + b 38831c │ │ │ │ + ldr r2, [pc, #1748] @ 388bf4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3882f8 │ │ │ │ - ldr r2, [pc, #1740] @ 388bd4 │ │ │ │ + b 38831c │ │ │ │ + ldr r2, [pc, #1740] @ 388bf8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3882f8 │ │ │ │ - ldr r2, [pc, #1732] @ 388bd8 │ │ │ │ + b 38831c │ │ │ │ + ldr r2, [pc, #1732] @ 388bfc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3882f8 │ │ │ │ - ldr r2, [pc, #1724] @ 388bdc │ │ │ │ + b 38831c │ │ │ │ + ldr r2, [pc, #1724] @ 388c00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1708] @ 388be0 │ │ │ │ + ldr r2, [pc, #1708] @ 388c04 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1688] @ 388be4 │ │ │ │ + ldr r3, [pc, #1688] @ 388c08 │ │ │ │ lsr r7, r5, #8 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 3892e0 │ │ │ │ + bhi 389304 │ │ │ │ ldrb r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1656] @ 388be8 │ │ │ │ + ldr r2, [pc, #1656] @ 388c0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1640] @ 388bec │ │ │ │ + ldr r2, [pc, #1640] @ 388c10 │ │ │ │ lsr r5, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 388fb8 │ │ │ │ + beq 388fdc │ │ │ │ cmp r5, #1 │ │ │ │ - beq 388fac │ │ │ │ - ldr r2, [pc, #1596] @ 388bf0 │ │ │ │ + beq 388fd0 │ │ │ │ + ldr r2, [pc, #1596] @ 388c14 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388130 │ │ │ │ - ldr r2, [pc, #1588] @ 388bf4 │ │ │ │ + b 388154 │ │ │ │ + ldr r2, [pc, #1588] @ 388c18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38857c │ │ │ │ - ldr r2, [pc, #1568] @ 388bf8 │ │ │ │ + b 3885a0 │ │ │ │ + ldr r2, [pc, #1568] @ 388c1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38857c │ │ │ │ - ldr r2, [pc, #1548] @ 388bfc │ │ │ │ + b 3885a0 │ │ │ │ + ldr r2, [pc, #1548] @ 388c20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38857c │ │ │ │ - ldr r2, [pc, #1528] @ 388c00 │ │ │ │ + b 3885a0 │ │ │ │ + ldr r2, [pc, #1528] @ 388c24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38857c │ │ │ │ - ldr r2, [pc, #1508] @ 388c04 │ │ │ │ + b 3885a0 │ │ │ │ + ldr r2, [pc, #1508] @ 388c28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38857c │ │ │ │ - ldr r2, [pc, #1488] @ 388c08 │ │ │ │ + b 3885a0 │ │ │ │ + ldr r2, [pc, #1488] @ 388c2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1472] @ 388c0c │ │ │ │ + ldr r2, [pc, #1472] @ 388c30 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1452] @ 388c10 │ │ │ │ + ldr r3, [pc, #1452] @ 388c34 │ │ │ │ lsr r7, r5, #8 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 389394 │ │ │ │ + bhi 3893b8 │ │ │ │ ldrb r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1420] @ 388c14 │ │ │ │ + ldr r2, [pc, #1420] @ 388c38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1404] @ 388c18 │ │ │ │ + ldr r2, [pc, #1404] @ 388c3c │ │ │ │ lsr r5, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 388fb8 │ │ │ │ + beq 388fdc │ │ │ │ cmp r5, #1 │ │ │ │ - beq 388fac │ │ │ │ - ldr r2, [pc, #1360] @ 388c1c │ │ │ │ + beq 388fd0 │ │ │ │ + ldr r2, [pc, #1360] @ 388c40 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388130 │ │ │ │ - ldr r2, [pc, #1352] @ 388c20 │ │ │ │ + b 388154 │ │ │ │ + ldr r2, [pc, #1352] @ 388c44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388694 │ │ │ │ - ldr r2, [pc, #1332] @ 388c24 │ │ │ │ + b 3886b8 │ │ │ │ + ldr r2, [pc, #1332] @ 388c48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388694 │ │ │ │ - ldr r2, [pc, #1312] @ 388c28 │ │ │ │ + b 3886b8 │ │ │ │ + ldr r2, [pc, #1312] @ 388c4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388694 │ │ │ │ - ldr r2, [pc, #1292] @ 388c2c │ │ │ │ + b 3886b8 │ │ │ │ + ldr r2, [pc, #1292] @ 388c50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388694 │ │ │ │ - ldr r2, [pc, #1272] @ 388c30 │ │ │ │ + b 3886b8 │ │ │ │ + ldr r2, [pc, #1272] @ 388c54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388694 │ │ │ │ - ldr r2, [pc, #1252] @ 388c34 │ │ │ │ + b 3886b8 │ │ │ │ + ldr r2, [pc, #1252] @ 388c58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38852c │ │ │ │ - ldr r2, [pc, #1232] @ 388c38 │ │ │ │ + b 388550 │ │ │ │ + ldr r2, [pc, #1232] @ 388c5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38852c │ │ │ │ - ldr r2, [pc, #1212] @ 388c3c │ │ │ │ + b 388550 │ │ │ │ + ldr r2, [pc, #1212] @ 388c60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38852c │ │ │ │ - ldr r2, [pc, #1192] @ 388c40 │ │ │ │ + b 388550 │ │ │ │ + ldr r2, [pc, #1192] @ 388c64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38852c │ │ │ │ - ldr r2, [pc, #1172] @ 388c44 │ │ │ │ + b 388550 │ │ │ │ + ldr r2, [pc, #1172] @ 388c68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38852c │ │ │ │ - ldr r2, [pc, #1152] @ 388c48 │ │ │ │ + b 388550 │ │ │ │ + ldr r2, [pc, #1152] @ 388c6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388644 │ │ │ │ - ldr r2, [pc, #1132] @ 388c4c │ │ │ │ + b 388668 │ │ │ │ + ldr r2, [pc, #1132] @ 388c70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388644 │ │ │ │ - ldr r2, [pc, #1112] @ 388c50 │ │ │ │ + b 388668 │ │ │ │ + ldr r2, [pc, #1112] @ 388c74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388644 │ │ │ │ - ldr r2, [pc, #1092] @ 388c54 │ │ │ │ + b 388668 │ │ │ │ + ldr r2, [pc, #1092] @ 388c78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388644 │ │ │ │ - ldr r2, [pc, #1072] @ 388c58 │ │ │ │ + b 388668 │ │ │ │ + ldr r2, [pc, #1072] @ 388c7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388644 │ │ │ │ - ldr r2, [pc, #1052] @ 388c5c │ │ │ │ + b 388668 │ │ │ │ + ldr r2, [pc, #1052] @ 388c80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1036] @ 388c60 │ │ │ │ + ldr r2, [pc, #1036] @ 388c84 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1016] @ 388c64 │ │ │ │ + ldr r2, [pc, #1016] @ 388c88 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 389378 │ │ │ │ + bhi 38939c │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #980] @ 388c68 │ │ │ │ + ldr r2, [pc, #980] @ 388c8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #964] @ 388c6c │ │ │ │ + ldr r2, [pc, #964] @ 388c90 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #944] @ 388c70 │ │ │ │ + ldr r2, [pc, #944] @ 388c94 │ │ │ │ lsr r3, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38935c │ │ │ │ + bhi 389380 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #908] @ 388c74 │ │ │ │ + ldr r2, [pc, #908] @ 388c98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #892] @ 388c78 │ │ │ │ + ldr r2, [pc, #892] @ 388c9c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #872] @ 388c7c │ │ │ │ + ldr r2, [pc, #872] @ 388ca0 │ │ │ │ lsr r3, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 389334 │ │ │ │ + bhi 389358 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #836] @ 388c80 │ │ │ │ + ldr r2, [pc, #836] @ 388ca4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #820] @ 388c84 │ │ │ │ + ldr r2, [pc, #820] @ 388ca8 │ │ │ │ lsr r7, r5, #16 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #2 │ │ │ │ - beq 389268 │ │ │ │ + beq 38928c │ │ │ │ cmp r7, #3 │ │ │ │ - beq 389250 │ │ │ │ + beq 389274 │ │ │ │ cmp r7, #1 │ │ │ │ - beq 3892c8 │ │ │ │ - ldr r2, [pc, #768] @ 388c88 │ │ │ │ + beq 3892ec │ │ │ │ + ldr r2, [pc, #768] @ 388cac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #752] @ 388c8c │ │ │ │ + ldr r2, [pc, #752] @ 388cb0 │ │ │ │ lsr r7, r5, #20 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #2 │ │ │ │ - beq 3892b0 │ │ │ │ + beq 3892d4 │ │ │ │ cmp r7, #3 │ │ │ │ - beq 389298 │ │ │ │ + beq 3892bc │ │ │ │ cmp r7, #1 │ │ │ │ - beq 389280 │ │ │ │ - ldr r2, [pc, #700] @ 388c90 │ │ │ │ + beq 3892a4 │ │ │ │ + ldr r2, [pc, #700] @ 388cb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #684] @ 388c94 │ │ │ │ + ldr r2, [pc, #684] @ 388cb8 │ │ │ │ lsr r5, r5, #24 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 389244 │ │ │ │ + beq 389268 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 389238 │ │ │ │ + beq 38925c │ │ │ │ cmp r5, #1 │ │ │ │ - beq 389154 │ │ │ │ - ldr r2, [pc, #632] @ 388c98 │ │ │ │ + beq 389178 │ │ │ │ + ldr r2, [pc, #632] @ 388cbc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3882f8 │ │ │ │ - ldr r2, [pc, #624] @ 388c9c │ │ │ │ + b 38831c │ │ │ │ + ldr r2, [pc, #624] @ 388cc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388948 │ │ │ │ - ldr r2, [pc, #604] @ 388ca0 │ │ │ │ + b 38896c │ │ │ │ + ldr r2, [pc, #604] @ 388cc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388948 │ │ │ │ - ldr r2, [pc, #584] @ 388ca4 │ │ │ │ + b 38896c │ │ │ │ + ldr r2, [pc, #584] @ 388cc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388948 │ │ │ │ - ldr r2, [pc, #564] @ 388ca8 │ │ │ │ + b 38896c │ │ │ │ + ldr r2, [pc, #564] @ 388ccc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388948 │ │ │ │ + b 38896c │ │ │ │ andeq r0, r0, ip, lsl r4 │ │ │ │ - umlaleq r4, pc, r6, r6 @ │ │ │ │ + umlaleq r4, pc, r2, r6 @ │ │ │ │ tstne r1, r0, lsl r0 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ - addseq r8, ip, ip, lsr r3 │ │ │ │ + addseq r8, ip, r8, lsr r3 │ │ │ │ andeq r0, r0, ip, lsr r7 │ │ │ │ tstne r1, r1, lsl r0 │ │ │ │ - addseq pc, ip, ip, asr #5 │ │ │ │ - @ instruction: 0x009e77d8 │ │ │ │ - addseq sl, lr, ip │ │ │ │ - addseq r7, lr, ip, lsl #15 │ │ │ │ - addseq pc, ip, r4, ror #18 │ │ │ │ - addseq r7, lr, ip, ror #14 │ │ │ │ - addseq sl, lr, r0, lsr #3 │ │ │ │ - adceq r4, pc, r8, ror #10 │ │ │ │ - @ instruction: 0x009cf7fc │ │ │ │ - addseq r7, lr, r0, lsl #14 │ │ │ │ - @ instruction: 0x009cf7d0 │ │ │ │ - addseq r7, lr, ip, asr #13 │ │ │ │ + addseq pc, ip, r8, asr #5 │ │ │ │ + @ instruction: 0x009e77d4 │ │ │ │ + addseq sl, lr, r8 │ │ │ │ + addseq r7, lr, r8, lsl #15 │ │ │ │ + addseq pc, ip, r0, ror #18 │ │ │ │ + addseq r7, lr, r8, ror #14 │ │ │ │ + umullseq sl, lr, ip, r1 │ │ │ │ + adceq r4, pc, r4, ror #10 │ │ │ │ + @ instruction: 0x009cf7f8 │ │ │ │ + @ instruction: 0x009e76fc │ │ │ │ + addseq pc, ip, ip, asr #15 │ │ │ │ + addseq r7, lr, r8, asr #13 │ │ │ │ tsteq r1, r0 │ │ │ │ andeq r0, r0, r8, lsr #14 │ │ │ │ - addseq r6, lr, r0, asr pc │ │ │ │ - umullseq sl, lr, r4, r1 │ │ │ │ - umullseq pc, ip, r0, r4 @ │ │ │ │ - adceq r4, pc, lr, ror #8 │ │ │ │ - umullseq r9, lr, ip, lr │ │ │ │ - @ instruction: 0x009e75f0 │ │ │ │ - addseq pc, ip, r4, lsl #11 │ │ │ │ - @ instruction: 0x009e75d4 │ │ │ │ - addseq pc, ip, ip, asr r5 @ │ │ │ │ - addseq r9, lr, r8, asr ip │ │ │ │ - addseq r7, lr, r8, lsl #11 │ │ │ │ - addseq r9, lr, r0, asr ip │ │ │ │ - addseq r9, lr, r4, asr #24 │ │ │ │ - addseq r9, lr, r4, lsr ip │ │ │ │ - addseq r9, lr, r4, lsr #24 │ │ │ │ - addseq r9, lr, r8, lsl #24 │ │ │ │ - @ instruction: 0x009e9bf0 │ │ │ │ - @ instruction: 0x009e9bd8 │ │ │ │ - @ instruction: 0x009e9bbc │ │ │ │ - addseq r9, lr, r4, lsr #23 │ │ │ │ - addseq r9, lr, ip, lsl #23 │ │ │ │ - addseq r9, lr, r0, ror fp │ │ │ │ - addseq r9, lr, r4, asr fp │ │ │ │ - addseq r9, lr, ip, lsr fp │ │ │ │ - addseq r9, lr, r4, lsr #22 │ │ │ │ - addseq r9, lr, ip, lsl #22 │ │ │ │ - @ instruction: 0x009e9af0 │ │ │ │ - addseq r8, lr, ip, asr #12 │ │ │ │ - @ instruction: 0x009bbff4 │ │ │ │ - addseq r6, lr, r4, lsl #22 │ │ │ │ - addseq r9, lr, r8, asr #26 │ │ │ │ - addseq pc, ip, r4, asr #32 │ │ │ │ - adceq r4, pc, lr, lsr #32 │ │ │ │ - @ instruction: 0x009cecfc │ │ │ │ - adceq r4, pc, r2 │ │ │ │ - addseq r5, sp, r8, lsl #27 │ │ │ │ - addseq r7, lr, ip, ror r1 │ │ │ │ - addseq r9, lr, r4, lsl sl │ │ │ │ - addseq r9, lr, r8, lsl #20 │ │ │ │ + addseq r6, lr, ip, asr #30 │ │ │ │ + umullseq sl, lr, r0, r1 │ │ │ │ + addseq pc, ip, ip, lsl #9 │ │ │ │ + adceq r4, pc, sl, ror #8 │ │ │ │ + umullseq r9, lr, r8, lr │ │ │ │ + addseq r7, lr, ip, ror #11 │ │ │ │ + addseq pc, ip, r0, lsl #11 │ │ │ │ + @ instruction: 0x009e75d0 │ │ │ │ + addseq pc, ip, r8, asr r5 @ │ │ │ │ + addseq r9, lr, r4, asr ip │ │ │ │ + addseq r7, lr, r4, lsl #11 │ │ │ │ + addseq r9, lr, ip, asr #24 │ │ │ │ + addseq r9, lr, r0, asr #24 │ │ │ │ + addseq r9, lr, r0, lsr ip │ │ │ │ + addseq r9, lr, r0, lsr #24 │ │ │ │ + addseq r9, lr, r4, lsl #24 │ │ │ │ + addseq r9, lr, ip, ror #23 │ │ │ │ + @ instruction: 0x009e9bd4 │ │ │ │ + @ instruction: 0x009e9bb8 │ │ │ │ + addseq r9, lr, r0, lsr #23 │ │ │ │ + addseq r9, lr, r8, lsl #23 │ │ │ │ + addseq r9, lr, ip, ror #22 │ │ │ │ + addseq r9, lr, r0, asr fp │ │ │ │ + addseq r9, lr, r8, lsr fp │ │ │ │ + addseq r9, lr, r0, lsr #22 │ │ │ │ + addseq r9, lr, r8, lsl #22 │ │ │ │ + addseq r9, lr, ip, ror #21 │ │ │ │ + addseq r8, lr, r8, asr #12 │ │ │ │ + @ instruction: 0x009bbff0 │ │ │ │ + addseq r6, lr, r0, lsl #22 │ │ │ │ + addseq r9, lr, r4, asr #26 │ │ │ │ + addseq pc, ip, r0, asr #32 │ │ │ │ + adceq r4, pc, sl, lsr #32 │ │ │ │ + @ instruction: 0x009cecf8 │ │ │ │ + strdeq r3, [pc], lr @ │ │ │ │ + addseq r5, sp, r4, lsl #27 │ │ │ │ + addseq r7, lr, r8, ror r1 │ │ │ │ + addseq r9, lr, r0, lsl sl │ │ │ │ addseq r9, lr, r4, lsl #20 │ │ │ │ - addseq r9, lr, r8, ror #19 │ │ │ │ - addseq r9, lr, r8, lsl #20 │ │ │ │ - addseq r9, lr, r8, lsl #19 │ │ │ │ + addseq r9, lr, r0, lsl #20 │ │ │ │ addseq r9, lr, r4, ror #19 │ │ │ │ - addseq r9, lr, ip, ror #18 │ │ │ │ - umullseq r9, lr, ip, r9 │ │ │ │ - adceq r2, r1, ip, lsr #23 │ │ │ │ - addseq r9, lr, r8, lsl #19 │ │ │ │ - @ instruction: 0x009cebbc │ │ │ │ - addseq r9, lr, r0, ror #18 │ │ │ │ - adceq r2, r1, ip, lsr #22 │ │ │ │ + addseq r9, lr, r4, lsl #20 │ │ │ │ + addseq r9, lr, r4, lsl #19 │ │ │ │ + addseq r9, lr, r0, ror #19 │ │ │ │ addseq r9, lr, r8, ror #18 │ │ │ │ - adceq r2, r1, r0, ror #21 │ │ │ │ - addseq r9, lr, ip, asr #18 │ │ │ │ - addseq lr, ip, ip, asr sp │ │ │ │ - addseq r9, lr, r0, lsr r9 │ │ │ │ - addseq lr, ip, r8, lsr #26 │ │ │ │ - addseq r9, lr, r4, lsl r9 │ │ │ │ - addseq lr, ip, r8, lsl #21 │ │ │ │ - @ instruction: 0x009e98f8 │ │ │ │ - addseq lr, ip, r8, asr sl │ │ │ │ + umullseq r9, lr, r8, r9 │ │ │ │ + adceq r2, r1, r8, lsr #23 │ │ │ │ + addseq r9, lr, r4, lsl #19 │ │ │ │ + @ instruction: 0x009cebb8 │ │ │ │ + addseq r9, lr, ip, asr r9 │ │ │ │ + adceq r2, r1, r8, lsr #22 │ │ │ │ + addseq r9, lr, r4, ror #18 │ │ │ │ + ldrdeq r2, [r1], ip @ │ │ │ │ + addseq r9, lr, r8, asr #18 │ │ │ │ + addseq lr, ip, r8, asr sp │ │ │ │ + addseq r9, lr, ip, lsr #18 │ │ │ │ + addseq lr, ip, r4, lsr #26 │ │ │ │ + addseq r9, lr, r0, lsl r9 │ │ │ │ + addseq lr, ip, r4, lsl #21 │ │ │ │ + @ instruction: 0x009e98f4 │ │ │ │ addseq lr, ip, r4, asr sl │ │ │ │ addseq lr, ip, r0, asr sl │ │ │ │ - addseq lr, ip, r8, ror #20 │ │ │ │ - addseq lr, ip, r8, asr #20 │ │ │ │ - addseq lr, ip, ip, ror #25 │ │ │ │ + addseq lr, ip, ip, asr #20 │ │ │ │ + addseq lr, ip, r4, ror #20 │ │ │ │ + addseq lr, ip, r4, asr #20 │ │ │ │ addseq lr, ip, r8, ror #25 │ │ │ │ - adceq r3, pc, r3, lsl #25 │ │ │ │ - umullseq lr, ip, ip, ip │ │ │ │ - addseq r9, lr, r8, lsr r9 │ │ │ │ - addseq fp, fp, r0, ror fp │ │ │ │ - addseq lr, ip, ip, lsr ip │ │ │ │ - addseq lr, ip, r8, lsl ip │ │ │ │ - @ instruction: 0x009cebf4 │ │ │ │ - @ instruction: 0x009cebd0 │ │ │ │ - addseq lr, ip, ip, lsr #23 │ │ │ │ - @ instruction: 0x009cebd4 │ │ │ │ + addseq lr, ip, r4, ror #25 │ │ │ │ + adceq r3, pc, pc, ror ip @ │ │ │ │ + umullseq lr, ip, r8, ip │ │ │ │ + addseq r9, lr, r4, lsr r9 │ │ │ │ + addseq fp, fp, ip, ror #22 │ │ │ │ + addseq lr, ip, r8, lsr ip │ │ │ │ + addseq lr, ip, r4, lsl ip │ │ │ │ + @ instruction: 0x009cebf0 │ │ │ │ + addseq lr, ip, ip, asr #23 │ │ │ │ + addseq lr, ip, r8, lsr #23 │ │ │ │ @ instruction: 0x009cebd0 │ │ │ │ - adceq r3, pc, r1, ror fp @ │ │ │ │ - addseq lr, ip, r4, lsl #23 │ │ │ │ - addseq r9, lr, r0, lsr #16 │ │ │ │ - addseq fp, fp, r8, asr sl │ │ │ │ - addseq lr, ip, r4, lsr #22 │ │ │ │ - addseq lr, ip, r0, lsl #22 │ │ │ │ - @ instruction: 0x009ceadc │ │ │ │ - @ instruction: 0x009ceab8 │ │ │ │ - umullseq lr, ip, r4, sl │ │ │ │ - addseq lr, ip, ip, lsr #21 │ │ │ │ - addseq lr, ip, r8, lsl #21 │ │ │ │ - addseq lr, ip, r4, ror #20 │ │ │ │ - addseq lr, ip, r0, asr #20 │ │ │ │ - addseq lr, ip, ip, lsl sl │ │ │ │ - addseq lr, ip, r4, lsr sl │ │ │ │ - addseq lr, ip, r0, lsl sl │ │ │ │ - addseq lr, ip, ip, ror #19 │ │ │ │ - addseq lr, ip, r8, asr #19 │ │ │ │ - addseq lr, ip, r4, lsr #19 │ │ │ │ - @ instruction: 0x009e95d4 │ │ │ │ - addseq r9, lr, ip, asr #11 │ │ │ │ - adceq r3, pc, r4, ror r9 @ │ │ │ │ + addseq lr, ip, ip, asr #23 │ │ │ │ + adceq r3, pc, sp, ror #22 │ │ │ │ + addseq lr, ip, r0, lsl #23 │ │ │ │ + addseq r9, lr, ip, lsl r8 │ │ │ │ + addseq fp, fp, r4, asr sl │ │ │ │ + addseq lr, ip, r0, lsr #22 │ │ │ │ + @ instruction: 0x009ceafc │ │ │ │ + @ instruction: 0x009cead8 │ │ │ │ + @ instruction: 0x009ceab4 │ │ │ │ + umullseq lr, ip, r0, sl │ │ │ │ + addseq lr, ip, r8, lsr #21 │ │ │ │ + addseq lr, ip, r4, lsl #21 │ │ │ │ + addseq lr, ip, r0, ror #20 │ │ │ │ + addseq lr, ip, ip, lsr sl │ │ │ │ + addseq lr, ip, r8, lsl sl │ │ │ │ + addseq lr, ip, r0, lsr sl │ │ │ │ + addseq lr, ip, ip, lsl #20 │ │ │ │ + addseq lr, ip, r8, ror #19 │ │ │ │ + addseq lr, ip, r4, asr #19 │ │ │ │ + addseq lr, ip, r0, lsr #19 │ │ │ │ + @ instruction: 0x009e95d0 │ │ │ │ + addseq r9, lr, r8, asr #11 │ │ │ │ + adceq r3, pc, r0, ror r9 @ │ │ │ │ + addseq r9, lr, ip, ror r5 │ │ │ │ addseq r9, lr, r0, lsl #11 │ │ │ │ - addseq r9, lr, r4, lsl #11 │ │ │ │ - adceq r3, pc, lr, lsr #18 │ │ │ │ - addseq r9, lr, ip, lsr #10 │ │ │ │ - addseq r9, lr, ip, lsr r5 │ │ │ │ - adceq r3, pc, r8, ror #17 │ │ │ │ - @ instruction: 0x009e94d8 │ │ │ │ - addseq r9, lr, ip, ror #9 │ │ │ │ - adceq r1, r1, r0, ror #16 │ │ │ │ - @ instruction: 0x009e94d0 │ │ │ │ - adceq r1, r1, r4, lsl r8 │ │ │ │ - addseq r9, lr, r8, lsr #9 │ │ │ │ - adceq r1, r1, ip, asr #15 │ │ │ │ - @ instruction: 0x009e93dc │ │ │ │ - @ instruction: 0x009e93b8 │ │ │ │ - umullseq r9, lr, r8, r3 │ │ │ │ - addseq r9, lr, r8, ror r3 │ │ │ │ - addseq r9, lr, r0, lsr #32 │ │ │ │ - addseq r9, lr, r0 │ │ │ │ - addseq r9, lr, r4, lsl r0 │ │ │ │ - @ instruction: 0x009e8ff0 │ │ │ │ - @ instruction: 0x009e8fd0 │ │ │ │ - @ instruction: 0x009e8fb0 │ │ │ │ - umullseq r8, lr, r0, pc @ │ │ │ │ - addseq r8, lr, r0, ror pc │ │ │ │ - addseq r8, lr, r4, lsl #31 │ │ │ │ - addseq r8, lr, r0, ror #30 │ │ │ │ - addseq r8, lr, r0, asr #30 │ │ │ │ - addseq r8, lr, r0, lsr #30 │ │ │ │ - addseq r8, lr, r0, lsl #30 │ │ │ │ - addseq r8, lr, r0, ror #29 │ │ │ │ - @ instruction: 0x009e8ef4 │ │ │ │ - @ instruction: 0x009e8ed0 │ │ │ │ - @ instruction: 0x009e8eb0 │ │ │ │ - umullseq r8, lr, r0, lr │ │ │ │ - addseq r8, lr, r0, ror lr │ │ │ │ - addseq r8, lr, r0, asr lr │ │ │ │ + adceq r3, pc, sl, lsr #18 │ │ │ │ + addseq r9, lr, r8, lsr #10 │ │ │ │ + addseq r9, lr, r8, lsr r5 │ │ │ │ + adceq r3, pc, r4, ror #17 │ │ │ │ + @ instruction: 0x009e94d4 │ │ │ │ + addseq r9, lr, r8, ror #9 │ │ │ │ + adceq r1, r1, ip, asr r8 │ │ │ │ + addseq r9, lr, ip, asr #9 │ │ │ │ + adceq r1, r1, r0, lsl r8 │ │ │ │ + addseq r9, lr, r4, lsr #9 │ │ │ │ + adceq r1, r1, r8, asr #15 │ │ │ │ + @ instruction: 0x009e93d8 │ │ │ │ + @ instruction: 0x009e93b4 │ │ │ │ + umullseq r9, lr, r4, r3 │ │ │ │ + addseq r9, lr, r4, ror r3 │ │ │ │ + addseq r9, lr, ip, lsl r0 │ │ │ │ + @ instruction: 0x009e8ffc │ │ │ │ + addseq r9, lr, r0, lsl r0 │ │ │ │ + addseq r8, lr, ip, ror #31 │ │ │ │ + addseq r8, lr, ip, asr #31 │ │ │ │ + addseq r8, lr, ip, lsr #31 │ │ │ │ + addseq r8, lr, ip, lsl #31 │ │ │ │ + addseq r8, lr, ip, ror #30 │ │ │ │ + addseq r8, lr, r0, lsl #31 │ │ │ │ + addseq r8, lr, ip, asr pc │ │ │ │ + addseq r8, lr, ip, lsr pc │ │ │ │ + addseq r8, lr, ip, lsl pc │ │ │ │ + @ instruction: 0x009e8efc │ │ │ │ + @ instruction: 0x009e8edc │ │ │ │ + @ instruction: 0x009e8ef0 │ │ │ │ + addseq r8, lr, ip, asr #29 │ │ │ │ + addseq r8, lr, ip, lsr #29 │ │ │ │ + addseq r8, lr, ip, lsl #29 │ │ │ │ + addseq r8, lr, ip, ror #28 │ │ │ │ + addseq r8, lr, ip, asr #28 │ │ │ │ andeq r1, r0, r4, lsl r1 │ │ │ │ - addseq r8, lr, r4, lsr pc │ │ │ │ - addseq r8, lr, r4, lsl pc │ │ │ │ - addseq r8, lr, r4, ror ip │ │ │ │ - addseq r8, lr, ip, asr ip │ │ │ │ - addseq sp, ip, r4, asr #30 │ │ │ │ - addseq lr, ip, r0, lsr #3 │ │ │ │ - addseq lr, ip, r8, lsl #3 │ │ │ │ - @ instruction: 0x009cdefc │ │ │ │ - addseq r8, lr, ip, lsr #23 │ │ │ │ - umullseq r8, lr, r8, fp │ │ │ │ - addseq fp, fp, r8, lsr #1 │ │ │ │ - addseq lr, ip, ip, lsr r1 │ │ │ │ - addseq fp, fp, r4, ror r0 │ │ │ │ - addseq lr, ip, r8, lsl #2 │ │ │ │ - addseq fp, fp, r4, asr #32 │ │ │ │ + addseq r8, lr, r0, lsr pc │ │ │ │ + addseq r8, lr, r0, lsl pc │ │ │ │ addseq r8, lr, r0, ror ip │ │ │ │ - addseq fp, fp, r0, lsl r0 │ │ │ │ - addseq r8, lr, r0, lsl #24 │ │ │ │ - addseq r8, lr, ip, asr #23 │ │ │ │ - addseq r8, lr, r4, lsl #26 │ │ │ │ - addseq r8, lr, r8, lsl #22 │ │ │ │ - addseq sl, fp, ip, lsr #31 │ │ │ │ - addseq r8, lr, r0, lsl #22 │ │ │ │ - addseq r8, lr, r4, asr #22 │ │ │ │ - addseq r8, lr, r0, lsr fp │ │ │ │ - addseq r8, lr, ip, lsr #21 │ │ │ │ - addseq sl, fp, r8, asr #30 │ │ │ │ - addseq r8, lr, ip, lsl #21 │ │ │ │ - addseq sl, fp, r4, lsl pc │ │ │ │ - addseq r8, lr, ip, lsr fp │ │ │ │ - addseq r8, lr, r0, lsr ip │ │ │ │ - addseq r8, lr, ip, lsl ip │ │ │ │ - addseq r8, lr, r4, lsl ip │ │ │ │ - @ instruction: 0x009e8bf4 │ │ │ │ - @ instruction: 0x009e8bd4 │ │ │ │ - addseq r8, lr, ip, asr #23 │ │ │ │ - addseq r8, lr, ip, lsr #23 │ │ │ │ - addseq r8, lr, ip, lsl #23 │ │ │ │ - addseq sl, fp, r8, lsr lr │ │ │ │ - addseq sl, fp, ip, lsl lr │ │ │ │ - addseq sl, fp, r0, lsl #28 │ │ │ │ - addseq sl, fp, r4, ror #27 │ │ │ │ - addseq sl, fp, ip, asr #27 │ │ │ │ - @ instruction: 0x009badbc │ │ │ │ - addseq sl, fp, r0, lsr #27 │ │ │ │ - addseq sl, fp, r4, lsl #27 │ │ │ │ - addseq sl, fp, r8, ror #26 │ │ │ │ - ldr r2, [pc, #-280] @ 388cac │ │ │ │ + addseq r8, lr, r8, asr ip │ │ │ │ + addseq sp, ip, r0, asr #30 │ │ │ │ + umullseq lr, ip, ip, r1 │ │ │ │ + addseq lr, ip, r4, lsl #3 │ │ │ │ + @ instruction: 0x009cdef8 │ │ │ │ + addseq r8, lr, r8, lsr #23 │ │ │ │ + umullseq r8, lr, r4, fp │ │ │ │ + addseq fp, fp, r4, lsr #1 │ │ │ │ + addseq lr, ip, r8, lsr r1 │ │ │ │ + addseq fp, fp, r0, ror r0 │ │ │ │ + addseq lr, ip, r4, lsl #2 │ │ │ │ + addseq fp, fp, r0, asr #32 │ │ │ │ + addseq r8, lr, ip, ror #24 │ │ │ │ + addseq fp, fp, ip │ │ │ │ + @ instruction: 0x009e8bfc │ │ │ │ + addseq r8, lr, r8, asr #23 │ │ │ │ + addseq r8, lr, r0, lsl #26 │ │ │ │ + addseq r8, lr, r4, lsl #22 │ │ │ │ + addseq sl, fp, r8, lsr #31 │ │ │ │ + @ instruction: 0x009e8afc │ │ │ │ + addseq r8, lr, r0, asr #22 │ │ │ │ + addseq r8, lr, ip, lsr #22 │ │ │ │ + addseq r8, lr, r8, lsr #21 │ │ │ │ + addseq sl, fp, r4, asr #30 │ │ │ │ + addseq r8, lr, r8, lsl #21 │ │ │ │ + addseq sl, fp, r0, lsl pc │ │ │ │ + addseq r8, lr, r8, lsr fp │ │ │ │ + addseq r8, lr, ip, lsr #24 │ │ │ │ + addseq r8, lr, r8, lsl ip │ │ │ │ + addseq r8, lr, r0, lsl ip │ │ │ │ + @ instruction: 0x009e8bf0 │ │ │ │ + @ instruction: 0x009e8bd0 │ │ │ │ + addseq r8, lr, r8, asr #23 │ │ │ │ + addseq r8, lr, r8, lsr #23 │ │ │ │ + addseq r8, lr, r8, lsl #23 │ │ │ │ + addseq sl, fp, r4, lsr lr │ │ │ │ + addseq sl, fp, r8, lsl lr │ │ │ │ + @ instruction: 0x009badfc │ │ │ │ + addseq sl, fp, r0, ror #27 │ │ │ │ + addseq sl, fp, r8, asr #27 │ │ │ │ + @ instruction: 0x009badb8 │ │ │ │ + umullseq sl, fp, ip, sp │ │ │ │ + addseq sl, fp, r0, lsl #27 │ │ │ │ + addseq sl, fp, r4, ror #26 │ │ │ │ + ldr r2, [pc, #-280] @ 388cd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388948 │ │ │ │ - ldr r2, [pc, #-300] @ 388cb0 │ │ │ │ + b 38896c │ │ │ │ + ldr r2, [pc, #-300] @ 388cd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388948 │ │ │ │ - ldr r2, [pc, #-320] @ 388cb4 │ │ │ │ + b 38896c │ │ │ │ + ldr r2, [pc, #-320] @ 388cd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888f4 │ │ │ │ - ldr r2, [pc, #-340] @ 388cb8 │ │ │ │ + b 388918 │ │ │ │ + ldr r2, [pc, #-340] @ 388cdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888f4 │ │ │ │ - ldr r2, [pc, #-360] @ 388cbc │ │ │ │ + b 388918 │ │ │ │ + ldr r2, [pc, #-360] @ 388ce0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888f4 │ │ │ │ - ldr r2, [pc, #-380] @ 388cc0 │ │ │ │ + b 388918 │ │ │ │ + ldr r2, [pc, #-380] @ 388ce4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888f4 │ │ │ │ - ldr r2, [pc, #-400] @ 388cc4 │ │ │ │ + b 388918 │ │ │ │ + ldr r2, [pc, #-400] @ 388ce8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888f4 │ │ │ │ - ldr r2, [pc, #-420] @ 388cc8 │ │ │ │ + b 388918 │ │ │ │ + ldr r2, [pc, #-420] @ 388cec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888f4 │ │ │ │ - ldr r2, [pc, #-440] @ 388ccc │ │ │ │ + b 388918 │ │ │ │ + ldr r2, [pc, #-440] @ 388cf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888a0 │ │ │ │ - ldr r2, [pc, #-460] @ 388cd0 │ │ │ │ + b 3888c4 │ │ │ │ + ldr r2, [pc, #-460] @ 388cf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888a0 │ │ │ │ - ldr r2, [pc, #-480] @ 388cd4 │ │ │ │ + b 3888c4 │ │ │ │ + ldr r2, [pc, #-480] @ 388cf8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888a0 │ │ │ │ - ldr r2, [pc, #-500] @ 388cd8 │ │ │ │ + b 3888c4 │ │ │ │ + ldr r2, [pc, #-500] @ 388cfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888a0 │ │ │ │ - ldr r2, [pc, #-520] @ 388cdc │ │ │ │ + b 3888c4 │ │ │ │ + ldr r2, [pc, #-520] @ 388d00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888a0 │ │ │ │ - ldr r2, [pc, #-540] @ 388ce0 │ │ │ │ + b 3888c4 │ │ │ │ + ldr r2, [pc, #-540] @ 388d04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888a0 │ │ │ │ - ldr r2, [pc, #-560] @ 388ce4 │ │ │ │ + b 3888c4 │ │ │ │ + ldr r2, [pc, #-560] @ 388d08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38884c │ │ │ │ - ldr r2, [pc, #-580] @ 388ce8 │ │ │ │ + b 388870 │ │ │ │ + ldr r2, [pc, #-580] @ 388d0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38884c │ │ │ │ - ldr r2, [pc, #-600] @ 388cec │ │ │ │ + b 388870 │ │ │ │ + ldr r2, [pc, #-600] @ 388d10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38884c │ │ │ │ - ldr r2, [pc, #-620] @ 388cf0 │ │ │ │ + b 388870 │ │ │ │ + ldr r2, [pc, #-620] @ 388d14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38884c │ │ │ │ - ldr r2, [pc, #-640] @ 388cf4 │ │ │ │ + b 388870 │ │ │ │ + ldr r2, [pc, #-640] @ 388d18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38884c │ │ │ │ - ldr r2, [pc, #-660] @ 388cf8 │ │ │ │ + b 388870 │ │ │ │ + ldr r2, [pc, #-660] @ 388d1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38884c │ │ │ │ - ldr r3, [pc, #-680] @ 388cfc │ │ │ │ + b 388870 │ │ │ │ + ldr r3, [pc, #-680] @ 388d20 │ │ │ │ cmp ip, r3 │ │ │ │ - beq 387b84 │ │ │ │ - b 387b28 │ │ │ │ - ldr r2, [pc, #-692] @ 388d00 │ │ │ │ + beq 387ba8 │ │ │ │ + b 387b4c │ │ │ │ + ldr r2, [pc, #-692] @ 388d24 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3882f8 │ │ │ │ - ldr r2, [pc, #-700] @ 388d04 │ │ │ │ + b 38831c │ │ │ │ + ldr r2, [pc, #-700] @ 388d28 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3882f8 │ │ │ │ - ldr r2, [pc, #-708] @ 388d08 │ │ │ │ + b 38831c │ │ │ │ + ldr r2, [pc, #-708] @ 388d2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3882b8 │ │ │ │ - ldr r2, [pc, #-728] @ 388d0c │ │ │ │ + b 3882dc │ │ │ │ + ldr r2, [pc, #-728] @ 388d30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388238 │ │ │ │ - ldr r2, [pc, #-748] @ 388d10 │ │ │ │ + b 38825c │ │ │ │ + ldr r2, [pc, #-748] @ 388d34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3884bc │ │ │ │ - ldr r2, [pc, #-768] @ 388d14 │ │ │ │ + b 3884e0 │ │ │ │ + ldr r2, [pc, #-768] @ 388d38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388488 │ │ │ │ - ldr r2, [pc, #-788] @ 388d18 │ │ │ │ + b 3884ac │ │ │ │ + ldr r2, [pc, #-788] @ 388d3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388454 │ │ │ │ - ldr r2, [pc, #-808] @ 388d1c │ │ │ │ + b 388478 │ │ │ │ + ldr r2, [pc, #-808] @ 388d40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388388 │ │ │ │ - ldr r2, [pc, #-828] @ 388d20 │ │ │ │ + b 3883ac │ │ │ │ + ldr r2, [pc, #-828] @ 388d44 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3882f8 │ │ │ │ - ldr r2, [pc, #-836] @ 388d24 │ │ │ │ + b 38831c │ │ │ │ + ldr r2, [pc, #-836] @ 388d48 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3882f8 │ │ │ │ - ldr r2, [pc, #-844] @ 388d28 │ │ │ │ + b 38831c │ │ │ │ + ldr r2, [pc, #-844] @ 388d4c │ │ │ │ mov r3, r8 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 387d24 │ │ │ │ - ldr r2, [pc, #-868] @ 388d2c │ │ │ │ + b 387d48 │ │ │ │ + ldr r2, [pc, #-868] @ 388d50 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 387d24 │ │ │ │ - ldr r2, [pc, #-888] @ 388d30 │ │ │ │ + b 387d48 │ │ │ │ + ldr r2, [pc, #-888] @ 388d54 │ │ │ │ mov r3, r7 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388170 │ │ │ │ - ldr r2, [pc, #-912] @ 388d34 │ │ │ │ + b 388194 │ │ │ │ + ldr r2, [pc, #-912] @ 388d58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388170 │ │ │ │ - ldr r2, [pc, #-932] @ 388d38 │ │ │ │ + b 388194 │ │ │ │ + ldr r2, [pc, #-932] @ 388d5c │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388354 │ │ │ │ - ldr r2, [pc, #-956] @ 388d3c │ │ │ │ + b 388378 │ │ │ │ + ldr r2, [pc, #-956] @ 388d60 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388420 │ │ │ │ - ldr r2, [pc, #-976] @ 388d40 │ │ │ │ + b 388444 │ │ │ │ + ldr r2, [pc, #-976] @ 388d64 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3883d4 │ │ │ │ - ldr r2, [pc, #-1000] @ 388d44 │ │ │ │ + b 3883f8 │ │ │ │ + ldr r2, [pc, #-1000] @ 388d68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3883d4 │ │ │ │ - ldr r2, [pc, #-1020] @ 388d48 │ │ │ │ + b 3883f8 │ │ │ │ + ldr r2, [pc, #-1020] @ 388d6c │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3883d4 │ │ │ │ - ldr r2, [pc, #-1040] @ 388d4c │ │ │ │ + b 3883f8 │ │ │ │ + ldr r2, [pc, #-1040] @ 388d70 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3882f8 │ │ │ │ - ldr r2, [pc, #-1048] @ 388d50 │ │ │ │ + b 38831c │ │ │ │ + ldr r2, [pc, #-1048] @ 388d74 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3882f8 │ │ │ │ - ldr r2, [pc, #-1056] @ 388d54 │ │ │ │ + b 38831c │ │ │ │ + ldr r2, [pc, #-1056] @ 388d78 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 387ba8 │ │ │ │ - ldr r2, [pc, #-1068] @ 388d58 │ │ │ │ + b 387bcc │ │ │ │ + ldr r2, [pc, #-1068] @ 388d7c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3882f8 │ │ │ │ - ldr r2, [pc, #-1076] @ 388d5c │ │ │ │ + b 38831c │ │ │ │ + ldr r2, [pc, #-1076] @ 388d80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388354 │ │ │ │ - ldr r2, [pc, #-1096] @ 388d60 │ │ │ │ + b 388378 │ │ │ │ + ldr r2, [pc, #-1096] @ 388d84 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388354 │ │ │ │ - ldr r2, [pc, #-1116] @ 388d64 │ │ │ │ + b 388378 │ │ │ │ + ldr r2, [pc, #-1116] @ 388d88 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388284 │ │ │ │ - ldr r2, [pc, #-1136] @ 388d68 │ │ │ │ + b 3882a8 │ │ │ │ + ldr r2, [pc, #-1136] @ 388d8c │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388284 │ │ │ │ - ldr r2, [pc, #-1160] @ 388d6c │ │ │ │ + b 3882a8 │ │ │ │ + ldr r2, [pc, #-1160] @ 388d90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388284 │ │ │ │ - ldr r2, [pc, #-1180] @ 388d70 │ │ │ │ + b 3882a8 │ │ │ │ + ldr r2, [pc, #-1180] @ 388d94 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388420 │ │ │ │ - ldr r2, [pc, #-1204] @ 388d74 │ │ │ │ + b 388444 │ │ │ │ + ldr r2, [pc, #-1204] @ 388d98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388420 │ │ │ │ - ldr r2, [pc, #-1224] @ 388d78 │ │ │ │ + b 388444 │ │ │ │ + ldr r2, [pc, #-1224] @ 388d9c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3882f8 │ │ │ │ - ldr r2, [pc, #-1232] @ 388d7c │ │ │ │ + b 38831c │ │ │ │ + ldr r2, [pc, #-1232] @ 388da0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3882f8 │ │ │ │ - ldr r2, [pc, #-1240] @ 388d80 │ │ │ │ + b 38831c │ │ │ │ + ldr r2, [pc, #-1240] @ 388da4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388994 │ │ │ │ - ldr r2, [pc, #-1260] @ 388d84 │ │ │ │ + b 3889b8 │ │ │ │ + ldr r2, [pc, #-1260] @ 388da8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388994 │ │ │ │ - ldr r2, [pc, #-1280] @ 388d88 │ │ │ │ + b 3889b8 │ │ │ │ + ldr r2, [pc, #-1280] @ 388dac │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3889e0 │ │ │ │ - ldr r2, [pc, #-1300] @ 388d8c │ │ │ │ + b 388a04 │ │ │ │ + ldr r2, [pc, #-1300] @ 388db0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3889e0 │ │ │ │ - ldr r2, [pc, #-1320] @ 388d90 │ │ │ │ + b 388a04 │ │ │ │ + ldr r2, [pc, #-1320] @ 388db4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3889e0 │ │ │ │ - ldr r2, [pc, #-1340] @ 388d94 │ │ │ │ + b 388a04 │ │ │ │ + ldr r2, [pc, #-1340] @ 388db8 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388994 │ │ │ │ - ldr r2, [pc, #-1360] @ 388d98 │ │ │ │ + b 3889b8 │ │ │ │ + ldr r2, [pc, #-1360] @ 388dbc │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38857c │ │ │ │ - ldr r2, [pc, #-1384] @ 388d9c │ │ │ │ + b 3885a0 │ │ │ │ + ldr r2, [pc, #-1384] @ 388dc0 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388644 │ │ │ │ - ldr r2, [pc, #-1408] @ 388da0 │ │ │ │ + b 388668 │ │ │ │ + ldr r2, [pc, #-1408] @ 388dc4 │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38884c │ │ │ │ - ldr r2, [pc, #-1432] @ 388da4 │ │ │ │ + b 388870 │ │ │ │ + ldr r2, [pc, #-1432] @ 388dc8 │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388948 │ │ │ │ - ldr r2, [pc, #-1456] @ 388da8 │ │ │ │ + b 38896c │ │ │ │ + ldr r2, [pc, #-1456] @ 388dcc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 388130 │ │ │ │ - ldr r2, [pc, #-1464] @ 388dac │ │ │ │ + b 388154 │ │ │ │ + ldr r2, [pc, #-1464] @ 388dd0 │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888f4 │ │ │ │ - ldr r2, [pc, #-1488] @ 388db0 │ │ │ │ + b 388918 │ │ │ │ + ldr r2, [pc, #-1488] @ 388dd4 │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3888a0 │ │ │ │ - ldr r2, [pc, #-1512] @ 388db4 │ │ │ │ + b 3888c4 │ │ │ │ + ldr r2, [pc, #-1512] @ 388dd8 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 388694 │ │ │ │ - ldr r2, [pc, #-1536] @ 388db8 │ │ │ │ + b 3886b8 │ │ │ │ + ldr r2, [pc, #-1536] @ 388ddc │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38852c │ │ │ │ - ldr r3, [pc, #2488] @ 389d8c │ │ │ │ + b 388550 │ │ │ │ + ldr r3, [pc, #2488] @ 389db0 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 38a928 │ │ │ │ + bhi 38a94c │ │ │ │ cmp r0, #13312 @ 0x3400 │ │ │ │ - bcc 389410 │ │ │ │ - ldr r3, [pc, #2472] @ 389d90 │ │ │ │ + bcc 389434 │ │ │ │ + ldr r3, [pc, #2472] @ 389db4 │ │ │ │ sub r0, r0, #13312 @ 0x3400 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #1020 @ 0x3fc │ │ │ │ - bhi 389404 │ │ │ │ + bhi 389428 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2440] @ 389d94 │ │ │ │ + ldr r0, [pc, #2440] @ 389db8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #636 @ 0x27c │ │ │ │ - bhi 38a8b0 │ │ │ │ + bhi 38a8d4 │ │ │ │ cmp r0, #255 @ 0xff │ │ │ │ - bls 38a8e4 │ │ │ │ - ldr r3, [pc, #2416] @ 389d98 │ │ │ │ + bls 38a908 │ │ │ │ + ldr r3, [pc, #2416] @ 389dbc │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #380 @ 0x17c │ │ │ │ - bhi 389444 │ │ │ │ + bhi 389468 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2384] @ 389d9c │ │ │ │ + ldr r0, [pc, #2384] @ 389dc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 389da0 │ │ │ │ + ldr r0, [pc, #2376] @ 389dc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 389da4 │ │ │ │ + ldr r0, [pc, #2368] @ 389dc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 389da8 │ │ │ │ + ldr r0, [pc, #2360] @ 389dcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 389dac │ │ │ │ + ldr r0, [pc, #2352] @ 389dd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 389db0 │ │ │ │ + ldr r0, [pc, #2344] @ 389dd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 389db4 │ │ │ │ + ldr r0, [pc, #2336] @ 389dd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 389db8 │ │ │ │ + ldr r0, [pc, #2328] @ 389ddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 389dbc │ │ │ │ + ldr r0, [pc, #2320] @ 389de0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 389dc0 │ │ │ │ + ldr r0, [pc, #2312] @ 389de4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 389dc4 │ │ │ │ + ldr r0, [pc, #2304] @ 389de8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 389dc8 │ │ │ │ + ldr r0, [pc, #2296] @ 389dec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 389dcc │ │ │ │ + ldr r0, [pc, #2288] @ 389df0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 389dd0 │ │ │ │ + ldr r0, [pc, #2280] @ 389df4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 389dd4 │ │ │ │ + ldr r0, [pc, #2272] @ 389df8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 389dd8 │ │ │ │ + ldr r0, [pc, #2264] @ 389dfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 389ddc │ │ │ │ + ldr r0, [pc, #2256] @ 389e00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 389de0 │ │ │ │ + ldr r0, [pc, #2248] @ 389e04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 389de4 │ │ │ │ + ldr r0, [pc, #2240] @ 389e08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 389de8 │ │ │ │ + ldr r0, [pc, #2232] @ 389e0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 389dec │ │ │ │ + ldr r0, [pc, #2224] @ 389e10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 389df0 │ │ │ │ + ldr r0, [pc, #2216] @ 389e14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 389df4 │ │ │ │ + ldr r0, [pc, #2208] @ 389e18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 389df8 │ │ │ │ + ldr r0, [pc, #2200] @ 389e1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 389dfc │ │ │ │ + ldr r0, [pc, #2192] @ 389e20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 389e00 │ │ │ │ + ldr r0, [pc, #2184] @ 389e24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 389e04 │ │ │ │ + ldr r0, [pc, #2176] @ 389e28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 389e08 │ │ │ │ + ldr r0, [pc, #2168] @ 389e2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 389e0c │ │ │ │ + ldr r0, [pc, #2160] @ 389e30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 389e10 │ │ │ │ + ldr r0, [pc, #2152] @ 389e34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 389e14 │ │ │ │ + ldr r0, [pc, #2144] @ 389e38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 389e18 │ │ │ │ + ldr r0, [pc, #2136] @ 389e3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 389e1c │ │ │ │ + ldr r0, [pc, #2128] @ 389e40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 389e20 │ │ │ │ + ldr r0, [pc, #2120] @ 389e44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 389e24 │ │ │ │ + ldr r0, [pc, #2112] @ 389e48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 389e28 │ │ │ │ + ldr r0, [pc, #2104] @ 389e4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 389e2c │ │ │ │ + ldr r0, [pc, #2096] @ 389e50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 389e30 │ │ │ │ + ldr r0, [pc, #2088] @ 389e54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 389e34 │ │ │ │ + ldr r0, [pc, #2080] @ 389e58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 389e38 │ │ │ │ + ldr r0, [pc, #2072] @ 389e5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 389e3c │ │ │ │ + ldr r0, [pc, #2064] @ 389e60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 389e40 │ │ │ │ + ldr r0, [pc, #2056] @ 389e64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 389e44 │ │ │ │ + ldr r0, [pc, #2048] @ 389e68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 389e48 │ │ │ │ + ldr r0, [pc, #2040] @ 389e6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 389e4c │ │ │ │ + ldr r0, [pc, #2032] @ 389e70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 389e50 │ │ │ │ + ldr r0, [pc, #2024] @ 389e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 389e54 │ │ │ │ + ldr r0, [pc, #2016] @ 389e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 389e58 │ │ │ │ + ldr r0, [pc, #2008] @ 389e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 389e5c │ │ │ │ + ldr r0, [pc, #2000] @ 389e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 389e60 │ │ │ │ + ldr r0, [pc, #1992] @ 389e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 389e64 │ │ │ │ + ldr r0, [pc, #1984] @ 389e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 389e68 │ │ │ │ + ldr r0, [pc, #1976] @ 389e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 389e6c │ │ │ │ + ldr r0, [pc, #1968] @ 389e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 389e70 │ │ │ │ + ldr r0, [pc, #1960] @ 389e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 389e74 │ │ │ │ + ldr r0, [pc, #1952] @ 389e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 389e78 │ │ │ │ + ldr r0, [pc, #1944] @ 389e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 389e7c │ │ │ │ + ldr r0, [pc, #1936] @ 389ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 389e80 │ │ │ │ + ldr r0, [pc, #1928] @ 389ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 389e84 │ │ │ │ + ldr r0, [pc, #1920] @ 389ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 389e88 │ │ │ │ + ldr r0, [pc, #1912] @ 389eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 389e8c │ │ │ │ + ldr r0, [pc, #1904] @ 389eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 389e90 │ │ │ │ + ldr r0, [pc, #1896] @ 389eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 389e94 │ │ │ │ + ldr r0, [pc, #1888] @ 389eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 389e98 │ │ │ │ + ldr r0, [pc, #1880] @ 389ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 389e9c │ │ │ │ + ldr r0, [pc, #1872] @ 389ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 389ea0 │ │ │ │ + ldr r0, [pc, #1864] @ 389ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 389ea4 │ │ │ │ + ldr r0, [pc, #1856] @ 389ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 389ea8 │ │ │ │ + ldr r0, [pc, #1848] @ 389ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 389eac │ │ │ │ + ldr r0, [pc, #1840] @ 389ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 389eb0 │ │ │ │ + ldr r0, [pc, #1832] @ 389ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 389eb4 │ │ │ │ + ldr r0, [pc, #1824] @ 389ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 389eb8 │ │ │ │ + ldr r0, [pc, #1816] @ 389edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 389ebc │ │ │ │ + ldr r0, [pc, #1808] @ 389ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 389ec0 │ │ │ │ + ldr r0, [pc, #1800] @ 389ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 389ec4 │ │ │ │ + ldr r0, [pc, #1792] @ 389ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 389ec8 │ │ │ │ + ldr r0, [pc, #1784] @ 389eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 389ecc │ │ │ │ + ldr r0, [pc, #1776] @ 389ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 389ed0 │ │ │ │ + ldr r0, [pc, #1768] @ 389ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 389ed4 │ │ │ │ + ldr r0, [pc, #1760] @ 389ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 389ed8 │ │ │ │ + ldr r0, [pc, #1752] @ 389efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 389edc │ │ │ │ + ldr r0, [pc, #1744] @ 389f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 389ee0 │ │ │ │ + ldr r0, [pc, #1736] @ 389f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 389ee4 │ │ │ │ + ldr r0, [pc, #1728] @ 389f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 389ee8 │ │ │ │ + ldr r0, [pc, #1720] @ 389f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 389eec │ │ │ │ + ldr r0, [pc, #1712] @ 389f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 389ef0 │ │ │ │ + ldr r0, [pc, #1704] @ 389f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 389ef4 │ │ │ │ + ldr r0, [pc, #1696] @ 389f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 389ef8 │ │ │ │ + ldr r0, [pc, #1688] @ 389f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 389efc │ │ │ │ + ldr r0, [pc, #1680] @ 389f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 389f00 │ │ │ │ + ldr r0, [pc, #1672] @ 389f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 389f04 │ │ │ │ + ldr r0, [pc, #1664] @ 389f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 389f08 │ │ │ │ + ldr r0, [pc, #1656] @ 389f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 389f0c │ │ │ │ + ldr r0, [pc, #1648] @ 389f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 389f10 │ │ │ │ + ldr r0, [pc, #1640] @ 389f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 389f14 │ │ │ │ + ldr r0, [pc, #1632] @ 389f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 389f18 │ │ │ │ + ldr r0, [pc, #1624] @ 389f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 389f1c │ │ │ │ + ldr r0, [pc, #1616] @ 389f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 389f20 │ │ │ │ + ldr r0, [pc, #1608] @ 389f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 389f24 │ │ │ │ + ldr r0, [pc, #1600] @ 389f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 389f28 │ │ │ │ + ldr r0, [pc, #1592] @ 389f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 389f2c │ │ │ │ + ldr r0, [pc, #1584] @ 389f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 389f30 │ │ │ │ + ldr r0, [pc, #1576] @ 389f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 389f34 │ │ │ │ + ldr r0, [pc, #1568] @ 389f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 389f38 │ │ │ │ + ldr r0, [pc, #1560] @ 389f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 389f3c │ │ │ │ + ldr r0, [pc, #1552] @ 389f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 389f40 │ │ │ │ + ldr r0, [pc, #1544] @ 389f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 389f44 │ │ │ │ + ldr r0, [pc, #1536] @ 389f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 389f48 │ │ │ │ + ldr r0, [pc, #1528] @ 389f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 389f4c │ │ │ │ + ldr r0, [pc, #1520] @ 389f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 389f50 │ │ │ │ + ldr r0, [pc, #1512] @ 389f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 389f54 │ │ │ │ + ldr r0, [pc, #1504] @ 389f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 389f58 │ │ │ │ + ldr r0, [pc, #1496] @ 389f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 389f5c │ │ │ │ + ldr r0, [pc, #1488] @ 389f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 389f60 │ │ │ │ + ldr r0, [pc, #1480] @ 389f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 389f64 │ │ │ │ + ldr r0, [pc, #1472] @ 389f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 389f68 │ │ │ │ + ldr r0, [pc, #1464] @ 389f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 389f6c │ │ │ │ + ldr r0, [pc, #1456] @ 389f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 389f70 │ │ │ │ + ldr r0, [pc, #1448] @ 389f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 389f74 │ │ │ │ + ldr r0, [pc, #1440] @ 389f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 389f78 │ │ │ │ + ldr r0, [pc, #1432] @ 389f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 389f7c │ │ │ │ + ldr r0, [pc, #1424] @ 389fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 389f80 │ │ │ │ + ldr r0, [pc, #1416] @ 389fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 389f84 │ │ │ │ + ldr r0, [pc, #1408] @ 389fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 389f88 │ │ │ │ + ldr r0, [pc, #1400] @ 389fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 389f8c │ │ │ │ + ldr r0, [pc, #1392] @ 389fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 389f90 │ │ │ │ + ldr r0, [pc, #1384] @ 389fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 389f94 │ │ │ │ + ldr r0, [pc, #1376] @ 389fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 389f98 │ │ │ │ + ldr r0, [pc, #1368] @ 389fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 389f9c │ │ │ │ + ldr r0, [pc, #1360] @ 389fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 389fa0 │ │ │ │ + ldr r0, [pc, #1352] @ 389fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 389fa4 │ │ │ │ + ldr r0, [pc, #1344] @ 389fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 389fa8 │ │ │ │ + ldr r0, [pc, #1336] @ 389fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 389fac │ │ │ │ + ldr r0, [pc, #1328] @ 389fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 389fb0 │ │ │ │ + ldr r0, [pc, #1320] @ 389fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 389fb4 │ │ │ │ + ldr r0, [pc, #1312] @ 389fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 389fb8 │ │ │ │ + ldr r0, [pc, #1304] @ 389fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 389fbc │ │ │ │ + ldr r0, [pc, #1296] @ 389fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 389fc0 │ │ │ │ + ldr r0, [pc, #1288] @ 389fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 389fc4 │ │ │ │ + ldr r0, [pc, #1280] @ 389fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 389fc8 │ │ │ │ + ldr r0, [pc, #1272] @ 389fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 389fcc │ │ │ │ + ldr r0, [pc, #1264] @ 389ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 389fd0 │ │ │ │ + ldr r0, [pc, #1256] @ 389ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 389fd4 │ │ │ │ + ldr r0, [pc, #1248] @ 389ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 389fd8 │ │ │ │ + ldr r0, [pc, #1240] @ 389ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 389fdc │ │ │ │ + ldr r0, [pc, #1232] @ 38a000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 389fe0 │ │ │ │ + ldr r0, [pc, #1224] @ 38a004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 389fe4 │ │ │ │ + ldr r0, [pc, #1216] @ 38a008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 389fe8 │ │ │ │ + ldr r0, [pc, #1208] @ 38a00c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 389fec │ │ │ │ + ldr r0, [pc, #1200] @ 38a010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 389ff0 │ │ │ │ + ldr r0, [pc, #1192] @ 38a014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 389ff4 │ │ │ │ + ldr r0, [pc, #1184] @ 38a018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 389ff8 │ │ │ │ + ldr r0, [pc, #1176] @ 38a01c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 389ffc │ │ │ │ + ldr r0, [pc, #1168] @ 38a020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 38a000 │ │ │ │ + ldr r0, [pc, #1160] @ 38a024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 38a004 │ │ │ │ + ldr r0, [pc, #1152] @ 38a028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 38a008 │ │ │ │ + ldr r0, [pc, #1144] @ 38a02c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 38a00c │ │ │ │ + ldr r0, [pc, #1136] @ 38a030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 38a010 │ │ │ │ + ldr r0, [pc, #1128] @ 38a034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 38a014 │ │ │ │ + ldr r0, [pc, #1120] @ 38a038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 38a018 │ │ │ │ + ldr r0, [pc, #1112] @ 38a03c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 38a01c │ │ │ │ + ldr r0, [pc, #1104] @ 38a040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 38a020 │ │ │ │ + ldr r0, [pc, #1096] @ 38a044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 38a024 │ │ │ │ + ldr r0, [pc, #1088] @ 38a048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 38a028 │ │ │ │ + ldr r0, [pc, #1080] @ 38a04c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 38a02c │ │ │ │ + ldr r0, [pc, #1072] @ 38a050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 38a030 │ │ │ │ + ldr r0, [pc, #1064] @ 38a054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 38a034 │ │ │ │ + ldr r0, [pc, #1056] @ 38a058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 38a038 │ │ │ │ + ldr r0, [pc, #1048] @ 38a05c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 38a03c │ │ │ │ + ldr r0, [pc, #1040] @ 38a060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 38a040 │ │ │ │ + ldr r0, [pc, #1032] @ 38a064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 38a044 │ │ │ │ + ldr r0, [pc, #1024] @ 38a068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 38a048 │ │ │ │ + ldr r0, [pc, #1016] @ 38a06c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 38a04c │ │ │ │ + ldr r0, [pc, #1008] @ 38a070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 38a050 │ │ │ │ + ldr r0, [pc, #1000] @ 38a074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 38a054 │ │ │ │ + ldr r0, [pc, #992] @ 38a078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 38a058 │ │ │ │ + ldr r0, [pc, #984] @ 38a07c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 38a05c │ │ │ │ + ldr r0, [pc, #976] @ 38a080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 38a060 │ │ │ │ + ldr r0, [pc, #968] @ 38a084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 38a064 │ │ │ │ + ldr r0, [pc, #960] @ 38a088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 38a068 │ │ │ │ + ldr r0, [pc, #952] @ 38a08c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 38a06c │ │ │ │ + ldr r0, [pc, #944] @ 38a090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 38a070 │ │ │ │ + ldr r0, [pc, #936] @ 38a094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 38a074 │ │ │ │ + ldr r0, [pc, #928] @ 38a098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 38a078 │ │ │ │ + ldr r0, [pc, #920] @ 38a09c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 38a07c │ │ │ │ + ldr r0, [pc, #912] @ 38a0a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 38a080 │ │ │ │ + ldr r0, [pc, #904] @ 38a0a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 38a084 │ │ │ │ + ldr r0, [pc, #896] @ 38a0a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 38a088 │ │ │ │ + ldr r0, [pc, #888] @ 38a0ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 38a08c │ │ │ │ + ldr r0, [pc, #880] @ 38a0b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 38a090 │ │ │ │ + ldr r0, [pc, #872] @ 38a0b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 38a094 │ │ │ │ + ldr r0, [pc, #864] @ 38a0b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 38a098 │ │ │ │ + ldr r0, [pc, #856] @ 38a0bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 38a09c │ │ │ │ + ldr r0, [pc, #848] @ 38a0c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 38a0a0 │ │ │ │ + ldr r0, [pc, #840] @ 38a0c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 38a0a4 │ │ │ │ + ldr r0, [pc, #832] @ 38a0c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 38a0a8 │ │ │ │ + ldr r0, [pc, #824] @ 38a0cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 38a0ac │ │ │ │ + ldr r0, [pc, #816] @ 38a0d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #808] @ 38a0b0 │ │ │ │ + ldr r0, [pc, #808] @ 38a0d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ - adceq r2, pc, r2, lsr #28 │ │ │ │ - addseq r6, ip, r4, lsr #19 │ │ │ │ - ldrdeq r3, [pc], ip @ │ │ │ │ - addseq r6, ip, r4, ror #18 │ │ │ │ - addseq r9, lr, r0, ror #2 │ │ │ │ - addseq fp, lr, r8, ror #9 │ │ │ │ - @ instruction: 0x009eb4b8 │ │ │ │ - addseq fp, lr, r8, lsl #9 │ │ │ │ - addseq fp, lr, r8, asr r4 │ │ │ │ - addseq fp, lr, r8, lsr #8 │ │ │ │ - @ instruction: 0x009eb3f8 │ │ │ │ - addseq fp, lr, r8, asr #7 │ │ │ │ - umullseq fp, lr, r8, r3 │ │ │ │ - addseq fp, lr, r8, ror #6 │ │ │ │ - addseq fp, lr, r8, lsr r3 │ │ │ │ - addseq fp, lr, r8, lsl #6 │ │ │ │ - @ instruction: 0x009eb2d8 │ │ │ │ - addseq fp, lr, r8, lsr #5 │ │ │ │ - addseq fp, lr, r8, ror r2 │ │ │ │ - addseq fp, lr, r8, asr #4 │ │ │ │ - addseq fp, lr, r8, lsl r2 │ │ │ │ - addseq fp, lr, r8, ror #3 │ │ │ │ - @ instruction: 0x009eb1b8 │ │ │ │ - addseq fp, lr, r8, lsl #3 │ │ │ │ - addseq fp, lr, r8, asr r1 │ │ │ │ - addseq fp, lr, r8, lsr #2 │ │ │ │ - ldrsheq fp, [lr], r8 │ │ │ │ - addseq fp, lr, r8, asr #1 │ │ │ │ - umullseq fp, lr, r8, r0 │ │ │ │ - addseq fp, lr, r8, rrx │ │ │ │ - addseq fp, lr, r8, lsr r0 │ │ │ │ - addseq fp, lr, r8 │ │ │ │ - @ instruction: 0x009eafd8 │ │ │ │ - addseq sl, lr, r8, lsr #31 │ │ │ │ - addseq sl, lr, r8, ror pc │ │ │ │ - addseq sl, lr, r8, asr #30 │ │ │ │ - addseq sl, lr, r8, lsl pc │ │ │ │ - addseq sl, lr, r8, ror #29 │ │ │ │ - @ instruction: 0x009eaeb8 │ │ │ │ - addseq sl, lr, r8, lsl #29 │ │ │ │ - addseq sl, lr, r8, asr lr │ │ │ │ - addseq sl, lr, r8, lsr #28 │ │ │ │ - @ instruction: 0x009eadf8 │ │ │ │ - addseq sl, lr, r8, asr #27 │ │ │ │ - umullseq sl, lr, r8, sp │ │ │ │ - addseq sl, lr, r8, ror #26 │ │ │ │ - addseq sl, lr, r8, lsr sp │ │ │ │ - addseq sl, lr, r8, lsl #26 │ │ │ │ - @ instruction: 0x009eacd8 │ │ │ │ - addseq sl, lr, r8, lsr #25 │ │ │ │ - addseq sl, lr, r8, ror ip │ │ │ │ - addseq sl, lr, r8, asr #24 │ │ │ │ - addseq sl, lr, r8, lsl ip │ │ │ │ - addseq sl, lr, r8, ror #23 │ │ │ │ - @ instruction: 0x009eabb8 │ │ │ │ - addseq sl, lr, r8, lsl #23 │ │ │ │ - addseq sl, lr, r8, asr fp │ │ │ │ - addseq sl, lr, r8, lsr #22 │ │ │ │ - @ instruction: 0x009eaaf8 │ │ │ │ - addseq sl, lr, r8, asr #21 │ │ │ │ - umullseq sl, lr, r8, sl │ │ │ │ - addseq sl, lr, r8, ror #20 │ │ │ │ - addseq sl, lr, r8, lsr sl │ │ │ │ - addseq sl, lr, r8, lsl #20 │ │ │ │ - @ instruction: 0x009ea9d8 │ │ │ │ - addseq sl, lr, r8, lsr #19 │ │ │ │ - addseq sl, lr, r8, ror r9 │ │ │ │ - addseq sl, lr, r8, asr #18 │ │ │ │ - addseq sl, lr, r8, lsl r9 │ │ │ │ - addseq sl, lr, r8, ror #17 │ │ │ │ - @ instruction: 0x009ea8b8 │ │ │ │ - addseq sl, lr, r8, lsl #17 │ │ │ │ - addseq sl, lr, r8, asr r8 │ │ │ │ - addseq sl, lr, r8, lsr #16 │ │ │ │ - @ instruction: 0x009ea7f8 │ │ │ │ - addseq sl, lr, r8, asr #15 │ │ │ │ - umullseq sl, lr, r8, r7 │ │ │ │ - addseq sl, lr, r8, ror #14 │ │ │ │ - addseq sl, lr, r8, lsr r7 │ │ │ │ - addseq sl, lr, r8, lsl #14 │ │ │ │ - @ instruction: 0x009ea6d8 │ │ │ │ - addseq sl, lr, r8, lsr #13 │ │ │ │ - addseq sl, lr, r8, ror r6 │ │ │ │ - addseq sl, lr, r8, asr #12 │ │ │ │ - addseq sl, lr, r8, lsl r6 │ │ │ │ - addseq sl, lr, r8, ror #11 │ │ │ │ - @ instruction: 0x009ea5b8 │ │ │ │ - addseq sl, lr, r8, lsl #11 │ │ │ │ - addseq sl, lr, r8, asr r5 │ │ │ │ - addseq sl, lr, r8, lsr #10 │ │ │ │ - @ instruction: 0x009ea4f8 │ │ │ │ - addseq sl, lr, r8, asr #9 │ │ │ │ - umullseq sl, lr, r8, r4 │ │ │ │ - addseq sl, lr, r8, ror #8 │ │ │ │ - addseq sl, lr, r8, lsr r4 │ │ │ │ - addseq sl, lr, r8, lsl #8 │ │ │ │ - @ instruction: 0x009ea3d8 │ │ │ │ - addseq sl, lr, r8, lsr #7 │ │ │ │ - addseq sl, lr, r8, ror r3 │ │ │ │ - addseq sl, lr, r8, asr #6 │ │ │ │ - addseq sl, lr, r8, lsl r3 │ │ │ │ - addseq sl, lr, r8, ror #5 │ │ │ │ - @ instruction: 0x009ea2b8 │ │ │ │ - addseq sl, lr, r8, lsl #5 │ │ │ │ - addseq sl, lr, r8, asr r2 │ │ │ │ - addseq sl, lr, r8, lsr #4 │ │ │ │ - @ instruction: 0x009ea1f8 │ │ │ │ - addseq sl, lr, r8, asr #3 │ │ │ │ - umullseq sl, lr, r8, r1 │ │ │ │ - addseq sl, lr, r8, ror #2 │ │ │ │ - addseq sl, lr, r8, lsr r1 │ │ │ │ - addseq sl, lr, r8, lsl #2 │ │ │ │ - ldrsbeq sl, [lr], r8 │ │ │ │ - addseq sl, lr, r8, lsr #1 │ │ │ │ - addseq sl, lr, r8, ror r0 │ │ │ │ - addseq sl, lr, r8, asr #32 │ │ │ │ - addseq sl, lr, r8, lsl r0 │ │ │ │ - addseq r9, lr, r8, ror #31 │ │ │ │ - @ instruction: 0x009e9fb8 │ │ │ │ - addseq r9, lr, r8, lsl #31 │ │ │ │ - addseq r9, lr, r8, asr pc │ │ │ │ - addseq r9, lr, r8, lsr #30 │ │ │ │ - @ instruction: 0x009e9ef8 │ │ │ │ - addseq r9, lr, r8, asr #29 │ │ │ │ - umullseq r9, lr, r8, lr │ │ │ │ - addseq r9, lr, r8, ror #28 │ │ │ │ - addseq r9, lr, r8, lsr lr │ │ │ │ - addseq r9, lr, r8, lsl #28 │ │ │ │ - @ instruction: 0x009e9dd8 │ │ │ │ - addseq r9, lr, r8, lsr #27 │ │ │ │ - addseq r9, lr, r8, ror sp │ │ │ │ - addseq r9, lr, r8, asr #26 │ │ │ │ - addseq r9, lr, r8, lsl sp │ │ │ │ - addseq r9, lr, r8, ror #25 │ │ │ │ - @ instruction: 0x009e9cb8 │ │ │ │ - addseq r9, lr, r8, lsl #25 │ │ │ │ - addseq r9, lr, r8, asr ip │ │ │ │ - addseq r9, lr, r8, lsr #24 │ │ │ │ - @ instruction: 0x009e9bf8 │ │ │ │ - addseq r9, lr, r8, asr #23 │ │ │ │ - umullseq r9, lr, r8, fp │ │ │ │ - addseq r9, lr, r8, ror #22 │ │ │ │ - addseq r9, lr, r8, lsr fp │ │ │ │ - addseq r9, lr, r8, lsl #22 │ │ │ │ - @ instruction: 0x009e9ad8 │ │ │ │ - addseq r9, lr, r8, lsr #21 │ │ │ │ - addseq r9, lr, r8, ror sl │ │ │ │ - addseq r9, lr, r8, asr #20 │ │ │ │ - addseq r9, lr, r8, lsl sl │ │ │ │ - addseq r9, lr, r8, ror #19 │ │ │ │ - @ instruction: 0x009e99b8 │ │ │ │ - addseq r9, lr, r8, lsl #19 │ │ │ │ - addseq r9, lr, r8, asr r9 │ │ │ │ - addseq r9, lr, r8, lsr #18 │ │ │ │ - @ instruction: 0x009e98f8 │ │ │ │ - addseq r9, lr, r8, asr #17 │ │ │ │ - umullseq r9, lr, r8, r8 │ │ │ │ - addseq r9, lr, r8, ror #16 │ │ │ │ - addseq r9, lr, r8, lsr r8 │ │ │ │ - addseq r9, lr, r8, lsl #16 │ │ │ │ - @ instruction: 0x009e97d8 │ │ │ │ - addseq r9, lr, r8, lsr #15 │ │ │ │ - addseq r9, lr, r8, ror r7 │ │ │ │ - addseq r9, lr, r8, asr #14 │ │ │ │ - addseq r9, lr, r8, lsl r7 │ │ │ │ - addseq r9, lr, r8, ror #13 │ │ │ │ - @ instruction: 0x009e96b8 │ │ │ │ - addseq r9, lr, r8, lsl #13 │ │ │ │ - addseq r9, lr, r8, asr r6 │ │ │ │ - addseq r9, lr, r8, lsr #12 │ │ │ │ - @ instruction: 0x009e95f8 │ │ │ │ - addseq r9, lr, r8, asr #11 │ │ │ │ - umullseq r9, lr, r8, r5 │ │ │ │ - addseq r9, lr, r8, ror #10 │ │ │ │ - addseq r9, lr, r8, lsr r5 │ │ │ │ - addseq r9, lr, r8, lsl #10 │ │ │ │ - @ instruction: 0x009e94d8 │ │ │ │ - addseq r9, lr, r8, lsr #9 │ │ │ │ - addseq r9, lr, r8, ror r4 │ │ │ │ - addseq r9, lr, r8, asr #8 │ │ │ │ - addseq r9, lr, r8, lsl r4 │ │ │ │ - addseq r9, lr, r8, ror #7 │ │ │ │ - @ instruction: 0x009e93b8 │ │ │ │ - addseq r9, lr, r8, lsl #7 │ │ │ │ - addseq r9, lr, r8, asr r3 │ │ │ │ - addseq r9, lr, r8, lsr #6 │ │ │ │ - @ instruction: 0x009e92f8 │ │ │ │ - addseq r9, lr, r8, asr #5 │ │ │ │ - umullseq r9, lr, r8, r2 │ │ │ │ - addseq r9, lr, r8, ror #4 │ │ │ │ - addseq r9, lr, r8, lsr r2 │ │ │ │ - addseq r9, lr, r8, lsl #4 │ │ │ │ - @ instruction: 0x009e91d8 │ │ │ │ - addseq r9, lr, r8, lsr #3 │ │ │ │ - addseq r9, lr, r8, ror r1 │ │ │ │ - addseq r9, lr, r8, asr #2 │ │ │ │ - addseq r9, lr, r8, lsl r1 │ │ │ │ - addseq r9, lr, r8, ror #1 │ │ │ │ - ldrheq r9, [lr], r8 │ │ │ │ - addseq r9, lr, r8, lsl #1 │ │ │ │ - addseq r9, lr, r8, asr r0 │ │ │ │ - addseq r8, lr, r0, ror #21 │ │ │ │ - @ instruction: 0x009e8ab0 │ │ │ │ - addseq r8, lr, r0, lsl #21 │ │ │ │ - addseq r8, lr, r0, asr sl │ │ │ │ - addseq r8, lr, r0, lsr #20 │ │ │ │ - @ instruction: 0x009e89f0 │ │ │ │ - addseq r8, lr, r0, asr #19 │ │ │ │ - umullseq r8, lr, r0, r9 │ │ │ │ - addseq r8, lr, r0, ror #18 │ │ │ │ - addseq r8, lr, r0, lsr r9 │ │ │ │ - addseq r8, lr, r0, lsl #18 │ │ │ │ - @ instruction: 0x009e88d0 │ │ │ │ - addseq r8, lr, r0, lsr #17 │ │ │ │ - addseq r8, lr, r0, ror r8 │ │ │ │ - addseq r8, lr, r0, asr #16 │ │ │ │ - addseq r8, lr, r0, lsl r8 │ │ │ │ - addseq r8, lr, r0, ror #15 │ │ │ │ - @ instruction: 0x009e87b0 │ │ │ │ - addseq r8, lr, r0, lsl #15 │ │ │ │ - addseq r8, lr, r0, asr r7 │ │ │ │ - addseq r8, lr, r0, lsr #14 │ │ │ │ - @ instruction: 0x009e86f0 │ │ │ │ - addseq r8, lr, r0, asr #13 │ │ │ │ - umullseq r8, lr, r0, r6 │ │ │ │ - addseq r8, lr, r0, ror #12 │ │ │ │ - addseq r8, lr, r0, lsr r6 │ │ │ │ - addseq r8, lr, r0, lsl #12 │ │ │ │ - @ instruction: 0x009e85d0 │ │ │ │ - addseq r8, lr, r0, lsr #11 │ │ │ │ - addseq r8, lr, r0, ror r5 │ │ │ │ - addseq r8, lr, r0, asr #10 │ │ │ │ - addseq r8, lr, r0, lsl r5 │ │ │ │ - addseq r8, lr, r0, ror #9 │ │ │ │ - @ instruction: 0x009e84b0 │ │ │ │ - addseq r8, lr, r0, lsl #9 │ │ │ │ - addseq r8, lr, r0, asr r4 │ │ │ │ - addseq r8, lr, r0, lsr #8 │ │ │ │ - @ instruction: 0x009e83f0 │ │ │ │ - addseq r8, lr, r0, asr #7 │ │ │ │ - umullseq r8, lr, r0, r3 │ │ │ │ - addseq r8, lr, r0, ror #6 │ │ │ │ - addseq r8, lr, r0, lsr r3 │ │ │ │ - addseq r8, lr, r0, lsl #6 │ │ │ │ - @ instruction: 0x009e82d0 │ │ │ │ - addseq r8, lr, r0, lsr #5 │ │ │ │ - addseq r8, lr, r0, ror r2 │ │ │ │ - addseq r8, lr, r0, asr #4 │ │ │ │ - addseq r8, lr, r0, lsl r2 │ │ │ │ - addseq r8, lr, r0, ror #3 │ │ │ │ - @ instruction: 0x009e81b0 │ │ │ │ - addseq r8, lr, r0, lsl #3 │ │ │ │ - addseq r8, lr, r0, asr r1 │ │ │ │ - addseq r8, lr, r0, lsr #2 │ │ │ │ - ldrsheq r8, [lr], r0 │ │ │ │ - addseq r8, lr, r0, asr #1 │ │ │ │ - umullseq r8, lr, r0, r0 │ │ │ │ - addseq r8, lr, r0, rrx │ │ │ │ - addseq r7, lr, r8, ror #31 │ │ │ │ - addseq r8, lr, r0 │ │ │ │ - addseq r7, lr, r4, asr #30 │ │ │ │ - addseq r7, lr, r8, ror r9 │ │ │ │ + adceq r2, pc, lr, lsl lr @ │ │ │ │ + addseq r6, ip, r0, lsr #19 │ │ │ │ + ldrdeq r3, [pc], r8 @ │ │ │ │ + addseq r6, ip, r0, ror #18 │ │ │ │ + addseq r9, lr, ip, asr r1 │ │ │ │ + addseq fp, lr, r4, ror #9 │ │ │ │ + @ instruction: 0x009eb4b4 │ │ │ │ + addseq fp, lr, r4, lsl #9 │ │ │ │ + addseq fp, lr, r4, asr r4 │ │ │ │ + addseq fp, lr, r4, lsr #8 │ │ │ │ + @ instruction: 0x009eb3f4 │ │ │ │ + addseq fp, lr, r4, asr #7 │ │ │ │ + umullseq fp, lr, r4, r3 │ │ │ │ + addseq fp, lr, r4, ror #6 │ │ │ │ + addseq fp, lr, r4, lsr r3 │ │ │ │ + addseq fp, lr, r4, lsl #6 │ │ │ │ + @ instruction: 0x009eb2d4 │ │ │ │ + addseq fp, lr, r4, lsr #5 │ │ │ │ + addseq fp, lr, r4, ror r2 │ │ │ │ + addseq fp, lr, r4, asr #4 │ │ │ │ + addseq fp, lr, r4, lsl r2 │ │ │ │ + addseq fp, lr, r4, ror #3 │ │ │ │ + @ instruction: 0x009eb1b4 │ │ │ │ + addseq fp, lr, r4, lsl #3 │ │ │ │ + addseq fp, lr, r4, asr r1 │ │ │ │ + addseq fp, lr, r4, lsr #2 │ │ │ │ + ldrsheq fp, [lr], r4 │ │ │ │ + addseq fp, lr, r4, asr #1 │ │ │ │ + umullseq fp, lr, r4, r0 │ │ │ │ + addseq fp, lr, r4, rrx │ │ │ │ + addseq fp, lr, r4, lsr r0 │ │ │ │ + addseq fp, lr, r4 │ │ │ │ + @ instruction: 0x009eafd4 │ │ │ │ + addseq sl, lr, r4, lsr #31 │ │ │ │ + addseq sl, lr, r4, ror pc │ │ │ │ + addseq sl, lr, r4, asr #30 │ │ │ │ + addseq sl, lr, r4, lsl pc │ │ │ │ + addseq sl, lr, r4, ror #29 │ │ │ │ + @ instruction: 0x009eaeb4 │ │ │ │ + addseq sl, lr, r4, lsl #29 │ │ │ │ + addseq sl, lr, r4, asr lr │ │ │ │ + addseq sl, lr, r4, lsr #28 │ │ │ │ + @ instruction: 0x009eadf4 │ │ │ │ + addseq sl, lr, r4, asr #27 │ │ │ │ + umullseq sl, lr, r4, sp │ │ │ │ + addseq sl, lr, r4, ror #26 │ │ │ │ + addseq sl, lr, r4, lsr sp │ │ │ │ + addseq sl, lr, r4, lsl #26 │ │ │ │ + @ instruction: 0x009eacd4 │ │ │ │ + addseq sl, lr, r4, lsr #25 │ │ │ │ + addseq sl, lr, r4, ror ip │ │ │ │ + addseq sl, lr, r4, asr #24 │ │ │ │ + addseq sl, lr, r4, lsl ip │ │ │ │ + addseq sl, lr, r4, ror #23 │ │ │ │ + @ instruction: 0x009eabb4 │ │ │ │ + addseq sl, lr, r4, lsl #23 │ │ │ │ + addseq sl, lr, r4, asr fp │ │ │ │ + addseq sl, lr, r4, lsr #22 │ │ │ │ + @ instruction: 0x009eaaf4 │ │ │ │ + addseq sl, lr, r4, asr #21 │ │ │ │ + umullseq sl, lr, r4, sl │ │ │ │ + addseq sl, lr, r4, ror #20 │ │ │ │ + addseq sl, lr, r4, lsr sl │ │ │ │ + addseq sl, lr, r4, lsl #20 │ │ │ │ + @ instruction: 0x009ea9d4 │ │ │ │ + addseq sl, lr, r4, lsr #19 │ │ │ │ + addseq sl, lr, r4, ror r9 │ │ │ │ + addseq sl, lr, r4, asr #18 │ │ │ │ + addseq sl, lr, r4, lsl r9 │ │ │ │ + addseq sl, lr, r4, ror #17 │ │ │ │ + @ instruction: 0x009ea8b4 │ │ │ │ + addseq sl, lr, r4, lsl #17 │ │ │ │ + addseq sl, lr, r4, asr r8 │ │ │ │ + addseq sl, lr, r4, lsr #16 │ │ │ │ + @ instruction: 0x009ea7f4 │ │ │ │ + addseq sl, lr, r4, asr #15 │ │ │ │ + umullseq sl, lr, r4, r7 │ │ │ │ + addseq sl, lr, r4, ror #14 │ │ │ │ + addseq sl, lr, r4, lsr r7 │ │ │ │ + addseq sl, lr, r4, lsl #14 │ │ │ │ + @ instruction: 0x009ea6d4 │ │ │ │ + addseq sl, lr, r4, lsr #13 │ │ │ │ + addseq sl, lr, r4, ror r6 │ │ │ │ + addseq sl, lr, r4, asr #12 │ │ │ │ + addseq sl, lr, r4, lsl r6 │ │ │ │ + addseq sl, lr, r4, ror #11 │ │ │ │ + @ instruction: 0x009ea5b4 │ │ │ │ + addseq sl, lr, r4, lsl #11 │ │ │ │ + addseq sl, lr, r4, asr r5 │ │ │ │ + addseq sl, lr, r4, lsr #10 │ │ │ │ + @ instruction: 0x009ea4f4 │ │ │ │ + addseq sl, lr, r4, asr #9 │ │ │ │ + umullseq sl, lr, r4, r4 │ │ │ │ + addseq sl, lr, r4, ror #8 │ │ │ │ + addseq sl, lr, r4, lsr r4 │ │ │ │ + addseq sl, lr, r4, lsl #8 │ │ │ │ + @ instruction: 0x009ea3d4 │ │ │ │ + addseq sl, lr, r4, lsr #7 │ │ │ │ + addseq sl, lr, r4, ror r3 │ │ │ │ + addseq sl, lr, r4, asr #6 │ │ │ │ + addseq sl, lr, r4, lsl r3 │ │ │ │ + addseq sl, lr, r4, ror #5 │ │ │ │ + @ instruction: 0x009ea2b4 │ │ │ │ + addseq sl, lr, r4, lsl #5 │ │ │ │ + addseq sl, lr, r4, asr r2 │ │ │ │ + addseq sl, lr, r4, lsr #4 │ │ │ │ + @ instruction: 0x009ea1f4 │ │ │ │ + addseq sl, lr, r4, asr #3 │ │ │ │ + umullseq sl, lr, r4, r1 │ │ │ │ + addseq sl, lr, r4, ror #2 │ │ │ │ + addseq sl, lr, r4, lsr r1 │ │ │ │ + addseq sl, lr, r4, lsl #2 │ │ │ │ + ldrsbeq sl, [lr], r4 │ │ │ │ + addseq sl, lr, r4, lsr #1 │ │ │ │ + addseq sl, lr, r4, ror r0 │ │ │ │ + addseq sl, lr, r4, asr #32 │ │ │ │ + addseq sl, lr, r4, lsl r0 │ │ │ │ + addseq r9, lr, r4, ror #31 │ │ │ │ + @ instruction: 0x009e9fb4 │ │ │ │ + addseq r9, lr, r4, lsl #31 │ │ │ │ + addseq r9, lr, r4, asr pc │ │ │ │ + addseq r9, lr, r4, lsr #30 │ │ │ │ + @ instruction: 0x009e9ef4 │ │ │ │ + addseq r9, lr, r4, asr #29 │ │ │ │ + umullseq r9, lr, r4, lr │ │ │ │ + addseq r9, lr, r4, ror #28 │ │ │ │ + addseq r9, lr, r4, lsr lr │ │ │ │ + addseq r9, lr, r4, lsl #28 │ │ │ │ + @ instruction: 0x009e9dd4 │ │ │ │ + addseq r9, lr, r4, lsr #27 │ │ │ │ + addseq r9, lr, r4, ror sp │ │ │ │ + addseq r9, lr, r4, asr #26 │ │ │ │ + addseq r9, lr, r4, lsl sp │ │ │ │ + addseq r9, lr, r4, ror #25 │ │ │ │ + @ instruction: 0x009e9cb4 │ │ │ │ + addseq r9, lr, r4, lsl #25 │ │ │ │ + addseq r9, lr, r4, asr ip │ │ │ │ + addseq r9, lr, r4, lsr #24 │ │ │ │ + @ instruction: 0x009e9bf4 │ │ │ │ + addseq r9, lr, r4, asr #23 │ │ │ │ + umullseq r9, lr, r4, fp │ │ │ │ + addseq r9, lr, r4, ror #22 │ │ │ │ + addseq r9, lr, r4, lsr fp │ │ │ │ + addseq r9, lr, r4, lsl #22 │ │ │ │ + @ instruction: 0x009e9ad4 │ │ │ │ + addseq r9, lr, r4, lsr #21 │ │ │ │ + addseq r9, lr, r4, ror sl │ │ │ │ + addseq r9, lr, r4, asr #20 │ │ │ │ + addseq r9, lr, r4, lsl sl │ │ │ │ + addseq r9, lr, r4, ror #19 │ │ │ │ + @ instruction: 0x009e99b4 │ │ │ │ + addseq r9, lr, r4, lsl #19 │ │ │ │ + addseq r9, lr, r4, asr r9 │ │ │ │ + addseq r9, lr, r4, lsr #18 │ │ │ │ + @ instruction: 0x009e98f4 │ │ │ │ + addseq r9, lr, r4, asr #17 │ │ │ │ + umullseq r9, lr, r4, r8 │ │ │ │ + addseq r9, lr, r4, ror #16 │ │ │ │ + addseq r9, lr, r4, lsr r8 │ │ │ │ + addseq r9, lr, r4, lsl #16 │ │ │ │ + @ instruction: 0x009e97d4 │ │ │ │ + addseq r9, lr, r4, lsr #15 │ │ │ │ + addseq r9, lr, r4, ror r7 │ │ │ │ + addseq r9, lr, r4, asr #14 │ │ │ │ + addseq r9, lr, r4, lsl r7 │ │ │ │ + addseq r9, lr, r4, ror #13 │ │ │ │ + @ instruction: 0x009e96b4 │ │ │ │ + addseq r9, lr, r4, lsl #13 │ │ │ │ + addseq r9, lr, r4, asr r6 │ │ │ │ + addseq r9, lr, r4, lsr #12 │ │ │ │ + @ instruction: 0x009e95f4 │ │ │ │ + addseq r9, lr, r4, asr #11 │ │ │ │ + umullseq r9, lr, r4, r5 │ │ │ │ + addseq r9, lr, r4, ror #10 │ │ │ │ + addseq r9, lr, r4, lsr r5 │ │ │ │ + addseq r9, lr, r4, lsl #10 │ │ │ │ + @ instruction: 0x009e94d4 │ │ │ │ + addseq r9, lr, r4, lsr #9 │ │ │ │ + addseq r9, lr, r4, ror r4 │ │ │ │ + addseq r9, lr, r4, asr #8 │ │ │ │ + addseq r9, lr, r4, lsl r4 │ │ │ │ + addseq r9, lr, r4, ror #7 │ │ │ │ + @ instruction: 0x009e93b4 │ │ │ │ + addseq r9, lr, r4, lsl #7 │ │ │ │ + addseq r9, lr, r4, asr r3 │ │ │ │ + addseq r9, lr, r4, lsr #6 │ │ │ │ + @ instruction: 0x009e92f4 │ │ │ │ + addseq r9, lr, r4, asr #5 │ │ │ │ + umullseq r9, lr, r4, r2 │ │ │ │ + addseq r9, lr, r4, ror #4 │ │ │ │ + addseq r9, lr, r4, lsr r2 │ │ │ │ + addseq r9, lr, r4, lsl #4 │ │ │ │ + @ instruction: 0x009e91d4 │ │ │ │ + addseq r9, lr, r4, lsr #3 │ │ │ │ + addseq r9, lr, r4, ror r1 │ │ │ │ + addseq r9, lr, r4, asr #2 │ │ │ │ + addseq r9, lr, r4, lsl r1 │ │ │ │ + addseq r9, lr, r4, ror #1 │ │ │ │ + ldrheq r9, [lr], r4 │ │ │ │ + addseq r9, lr, r4, lsl #1 │ │ │ │ + addseq r9, lr, r4, asr r0 │ │ │ │ + @ instruction: 0x009e8adc │ │ │ │ + addseq r8, lr, ip, lsr #21 │ │ │ │ + addseq r8, lr, ip, ror sl │ │ │ │ + addseq r8, lr, ip, asr #20 │ │ │ │ + addseq r8, lr, ip, lsl sl │ │ │ │ + addseq r8, lr, ip, ror #19 │ │ │ │ + @ instruction: 0x009e89bc │ │ │ │ + addseq r8, lr, ip, lsl #19 │ │ │ │ + addseq r8, lr, ip, asr r9 │ │ │ │ + addseq r8, lr, ip, lsr #18 │ │ │ │ + @ instruction: 0x009e88fc │ │ │ │ + addseq r8, lr, ip, asr #17 │ │ │ │ + umullseq r8, lr, ip, r8 │ │ │ │ + addseq r8, lr, ip, ror #16 │ │ │ │ + addseq r8, lr, ip, lsr r8 │ │ │ │ + addseq r8, lr, ip, lsl #16 │ │ │ │ + @ instruction: 0x009e87dc │ │ │ │ + addseq r8, lr, ip, lsr #15 │ │ │ │ + addseq r8, lr, ip, ror r7 │ │ │ │ + addseq r8, lr, ip, asr #14 │ │ │ │ + addseq r8, lr, ip, lsl r7 │ │ │ │ + addseq r8, lr, ip, ror #13 │ │ │ │ + @ instruction: 0x009e86bc │ │ │ │ + addseq r8, lr, ip, lsl #13 │ │ │ │ + addseq r8, lr, ip, asr r6 │ │ │ │ + addseq r8, lr, ip, lsr #12 │ │ │ │ + @ instruction: 0x009e85fc │ │ │ │ + addseq r8, lr, ip, asr #11 │ │ │ │ + umullseq r8, lr, ip, r5 │ │ │ │ + addseq r8, lr, ip, ror #10 │ │ │ │ + addseq r8, lr, ip, lsr r5 │ │ │ │ + addseq r8, lr, ip, lsl #10 │ │ │ │ + @ instruction: 0x009e84dc │ │ │ │ + addseq r8, lr, ip, lsr #9 │ │ │ │ + addseq r8, lr, ip, ror r4 │ │ │ │ + addseq r8, lr, ip, asr #8 │ │ │ │ + addseq r8, lr, ip, lsl r4 │ │ │ │ + addseq r8, lr, ip, ror #7 │ │ │ │ + @ instruction: 0x009e83bc │ │ │ │ + addseq r8, lr, ip, lsl #7 │ │ │ │ + addseq r8, lr, ip, asr r3 │ │ │ │ + addseq r8, lr, ip, lsr #6 │ │ │ │ + @ instruction: 0x009e82fc │ │ │ │ + addseq r8, lr, ip, asr #5 │ │ │ │ + umullseq r8, lr, ip, r2 │ │ │ │ + addseq r8, lr, ip, ror #4 │ │ │ │ + addseq r8, lr, ip, lsr r2 │ │ │ │ + addseq r8, lr, ip, lsl #4 │ │ │ │ + @ instruction: 0x009e81dc │ │ │ │ + addseq r8, lr, ip, lsr #3 │ │ │ │ + addseq r8, lr, ip, ror r1 │ │ │ │ + addseq r8, lr, ip, asr #2 │ │ │ │ + addseq r8, lr, ip, lsl r1 │ │ │ │ + addseq r8, lr, ip, ror #1 │ │ │ │ + ldrheq r8, [lr], ip │ │ │ │ + addseq r8, lr, ip, lsl #1 │ │ │ │ + addseq r8, lr, ip, asr r0 │ │ │ │ + addseq r7, lr, r4, ror #31 │ │ │ │ + @ instruction: 0x009e7ffc │ │ │ │ + addseq r7, lr, r0, asr #30 │ │ │ │ + addseq r7, lr, r4, ror r9 │ │ │ │ + addseq r7, lr, ip, ror r9 │ │ │ │ addseq r7, lr, r0, lsl #19 │ │ │ │ - addseq r7, lr, r4, lsl #19 │ │ │ │ - umullseq r7, lr, r0, r9 │ │ │ │ - addseq r7, lr, r8, lsr #19 │ │ │ │ - addseq r7, lr, r0, asr #19 │ │ │ │ - @ instruction: 0x009e79d8 │ │ │ │ - addseq r7, lr, r0, ror #19 │ │ │ │ - addseq r7, lr, r8, ror #19 │ │ │ │ - @ instruction: 0x009e79f4 │ │ │ │ - addseq r7, lr, r4, lsl sl │ │ │ │ - addseq r7, lr, r0, lsr sl │ │ │ │ - addseq r7, lr, ip, lsr sl │ │ │ │ - addseq r7, lr, r4, asr #20 │ │ │ │ - addseq r7, lr, r0, asr sl │ │ │ │ - addseq r7, lr, r8, asr sl │ │ │ │ - addseq r7, lr, r0, ror #20 │ │ │ │ - addseq r7, lr, r0, ror sl │ │ │ │ - addseq r7, lr, ip, ror sl │ │ │ │ - addseq r7, lr, r8, lsl #21 │ │ │ │ - umullseq r7, lr, r4, sl │ │ │ │ - addseq r7, lr, r0, lsr #21 │ │ │ │ - @ instruction: 0x009e7ab4 │ │ │ │ - addseq r7, lr, r8, asr #21 │ │ │ │ - @ instruction: 0x009e7ad0 │ │ │ │ - @ instruction: 0x009e7adc │ │ │ │ - addseq r7, lr, ip, ror #21 │ │ │ │ - @ instruction: 0x009e7afc │ │ │ │ - addseq r7, lr, ip, lsl #22 │ │ │ │ - addseq r7, lr, ip, lsl fp │ │ │ │ - addseq r7, lr, ip, lsr #22 │ │ │ │ - addseq r7, lr, ip, lsr fp │ │ │ │ - addseq r7, lr, ip, asr #22 │ │ │ │ - addseq r7, lr, r4, asr fp │ │ │ │ - addseq r7, lr, ip, asr fp │ │ │ │ - addseq r7, lr, r4, ror #22 │ │ │ │ - addseq r7, lr, ip, ror #22 │ │ │ │ - addseq r7, lr, r4, ror fp │ │ │ │ - addseq r7, lr, ip, ror fp │ │ │ │ - addseq r7, lr, r4, lsl #23 │ │ │ │ - addseq r7, lr, ip, lsl #23 │ │ │ │ - umullseq r7, lr, r4, fp │ │ │ │ - umullseq r7, lr, ip, fp │ │ │ │ - addseq r7, lr, r4, lsr #23 │ │ │ │ - addseq r7, lr, ip, lsr #23 │ │ │ │ - @ instruction: 0x009e7bb4 │ │ │ │ - @ instruction: 0x009e7bbc │ │ │ │ - addseq r7, lr, r4, asr #23 │ │ │ │ - addseq r7, lr, ip, asr #23 │ │ │ │ - @ instruction: 0x009e7bd4 │ │ │ │ - @ instruction: 0x009e7bdc │ │ │ │ - addseq r7, lr, r4, ror #23 │ │ │ │ - addseq r7, lr, ip, ror #23 │ │ │ │ - @ instruction: 0x009e7bf4 │ │ │ │ - @ instruction: 0x009e7bfc │ │ │ │ - addseq r7, lr, r4, lsl #24 │ │ │ │ - addseq r7, lr, ip, lsl #24 │ │ │ │ - addseq r7, lr, r4, lsl ip │ │ │ │ - addseq r7, lr, ip, lsl ip │ │ │ │ - addseq r7, lr, r4, lsr #24 │ │ │ │ - addseq r7, lr, ip, lsr #24 │ │ │ │ - addseq r7, lr, r4, lsr ip │ │ │ │ - addseq r7, lr, ip, lsr ip │ │ │ │ - ldrsbeq sl, [lr], r0 │ │ │ │ - addseq r7, lr, r4, ror #12 │ │ │ │ + addseq r7, lr, ip, lsl #19 │ │ │ │ + addseq r7, lr, r4, lsr #19 │ │ │ │ + @ instruction: 0x009e79bc │ │ │ │ + @ instruction: 0x009e79d4 │ │ │ │ + @ instruction: 0x009e79dc │ │ │ │ + addseq r7, lr, r4, ror #19 │ │ │ │ + @ instruction: 0x009e79f0 │ │ │ │ + addseq r7, lr, r0, lsl sl │ │ │ │ + addseq r7, lr, ip, lsr #20 │ │ │ │ + addseq r7, lr, r8, lsr sl │ │ │ │ + addseq r7, lr, r0, asr #20 │ │ │ │ + addseq r7, lr, ip, asr #20 │ │ │ │ + addseq r7, lr, r4, asr sl │ │ │ │ + addseq r7, lr, ip, asr sl │ │ │ │ + addseq r7, lr, ip, ror #20 │ │ │ │ + addseq r7, lr, r8, ror sl │ │ │ │ + addseq r7, lr, r4, lsl #21 │ │ │ │ + umullseq r7, lr, r0, sl │ │ │ │ + umullseq r7, lr, ip, sl │ │ │ │ + @ instruction: 0x009e7ab0 │ │ │ │ + addseq r7, lr, r4, asr #21 │ │ │ │ + addseq r7, lr, ip, asr #21 │ │ │ │ + @ instruction: 0x009e7ad8 │ │ │ │ + addseq r7, lr, r8, ror #21 │ │ │ │ + @ instruction: 0x009e7af8 │ │ │ │ + addseq r7, lr, r8, lsl #22 │ │ │ │ + addseq r7, lr, r8, lsl fp │ │ │ │ + addseq r7, lr, r8, lsr #22 │ │ │ │ + addseq r7, lr, r8, lsr fp │ │ │ │ + addseq r7, lr, r8, asr #22 │ │ │ │ + addseq r7, lr, r0, asr fp │ │ │ │ + addseq r7, lr, r8, asr fp │ │ │ │ + addseq r7, lr, r0, ror #22 │ │ │ │ + addseq r7, lr, r8, ror #22 │ │ │ │ + addseq r7, lr, r0, ror fp │ │ │ │ + addseq r7, lr, r8, ror fp │ │ │ │ + addseq r7, lr, r0, lsl #23 │ │ │ │ + addseq r7, lr, r8, lsl #23 │ │ │ │ + umullseq r7, lr, r0, fp │ │ │ │ + umullseq r7, lr, r8, fp │ │ │ │ + addseq r7, lr, r0, lsr #23 │ │ │ │ + addseq r7, lr, r8, lsr #23 │ │ │ │ + @ instruction: 0x009e7bb0 │ │ │ │ + @ instruction: 0x009e7bb8 │ │ │ │ + addseq r7, lr, r0, asr #23 │ │ │ │ + addseq r7, lr, r8, asr #23 │ │ │ │ + @ instruction: 0x009e7bd0 │ │ │ │ + @ instruction: 0x009e7bd8 │ │ │ │ + addseq r7, lr, r0, ror #23 │ │ │ │ + addseq r7, lr, r8, ror #23 │ │ │ │ + @ instruction: 0x009e7bf0 │ │ │ │ + @ instruction: 0x009e7bf8 │ │ │ │ + addseq r7, lr, r0, lsl #24 │ │ │ │ + addseq r7, lr, r8, lsl #24 │ │ │ │ + addseq r7, lr, r0, lsl ip │ │ │ │ + addseq r7, lr, r8, lsl ip │ │ │ │ + addseq r7, lr, r0, lsr #24 │ │ │ │ + addseq r7, lr, r8, lsr #24 │ │ │ │ + addseq r7, lr, r0, lsr ip │ │ │ │ + addseq r7, lr, r8, lsr ip │ │ │ │ + addseq sl, lr, ip, asr #1 │ │ │ │ + addseq r7, lr, r0, ror #12 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - addseq r7, lr, r4, lsr ip │ │ │ │ - addseq r7, lr, r8, lsl #12 │ │ │ │ + addseq r7, lr, r0, lsr ip │ │ │ │ + addseq r7, lr, r4, lsl #12 │ │ │ │ andeq r1, r0, r4, asr #18 │ │ │ │ - addseq r7, lr, r0, asr #24 │ │ │ │ - addseq r7, lr, r0, ror #23 │ │ │ │ - addseq r7, lr, ip, lsl #24 │ │ │ │ - addseq r5, ip, r0, lsl #9 │ │ │ │ - addseq r5, ip, r4, ror r4 │ │ │ │ - addseq r5, ip, r8, ror #8 │ │ │ │ - addseq r5, ip, ip, asr r4 │ │ │ │ - ldr r0, [pc, #-552] @ 38a0b4 │ │ │ │ + addseq r7, lr, ip, lsr ip │ │ │ │ + @ instruction: 0x009e7bdc │ │ │ │ + addseq r7, lr, r8, lsl #24 │ │ │ │ + addseq r5, ip, ip, ror r4 │ │ │ │ + addseq r5, ip, r0, ror r4 │ │ │ │ + addseq r5, ip, r4, ror #8 │ │ │ │ + addseq r5, ip, r8, asr r4 │ │ │ │ + ldr r0, [pc, #-552] @ 38a0d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-560] @ 38a0b8 │ │ │ │ + ldr r0, [pc, #-560] @ 38a0dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-568] @ 38a0bc │ │ │ │ + ldr r0, [pc, #-568] @ 38a0e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-576] @ 38a0c0 │ │ │ │ + ldr r0, [pc, #-576] @ 38a0e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-584] @ 38a0c4 │ │ │ │ + ldr r0, [pc, #-584] @ 38a0e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-592] @ 38a0c8 │ │ │ │ + ldr r0, [pc, #-592] @ 38a0ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-600] @ 38a0cc │ │ │ │ + ldr r0, [pc, #-600] @ 38a0f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-608] @ 38a0d0 │ │ │ │ + ldr r0, [pc, #-608] @ 38a0f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-616] @ 38a0d4 │ │ │ │ + ldr r0, [pc, #-616] @ 38a0f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-624] @ 38a0d8 │ │ │ │ + ldr r0, [pc, #-624] @ 38a0fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-632] @ 38a0dc │ │ │ │ + ldr r0, [pc, #-632] @ 38a100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-640] @ 38a0e0 │ │ │ │ + ldr r0, [pc, #-640] @ 38a104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-648] @ 38a0e4 │ │ │ │ + ldr r0, [pc, #-648] @ 38a108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-656] @ 38a0e8 │ │ │ │ + ldr r0, [pc, #-656] @ 38a10c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-664] @ 38a0ec │ │ │ │ + ldr r0, [pc, #-664] @ 38a110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-672] @ 38a0f0 │ │ │ │ + ldr r0, [pc, #-672] @ 38a114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-680] @ 38a0f4 │ │ │ │ + ldr r0, [pc, #-680] @ 38a118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-688] @ 38a0f8 │ │ │ │ + ldr r0, [pc, #-688] @ 38a11c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-696] @ 38a0fc │ │ │ │ + ldr r0, [pc, #-696] @ 38a120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-704] @ 38a100 │ │ │ │ + ldr r0, [pc, #-704] @ 38a124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-712] @ 38a104 │ │ │ │ + ldr r0, [pc, #-712] @ 38a128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-720] @ 38a108 │ │ │ │ + ldr r0, [pc, #-720] @ 38a12c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-728] @ 38a10c │ │ │ │ + ldr r0, [pc, #-728] @ 38a130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-736] @ 38a110 │ │ │ │ + ldr r0, [pc, #-736] @ 38a134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-744] @ 38a114 │ │ │ │ + ldr r0, [pc, #-744] @ 38a138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-752] @ 38a118 │ │ │ │ + ldr r0, [pc, #-752] @ 38a13c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-760] @ 38a11c │ │ │ │ + ldr r0, [pc, #-760] @ 38a140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-768] @ 38a120 │ │ │ │ + ldr r0, [pc, #-768] @ 38a144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-776] @ 38a124 │ │ │ │ + ldr r0, [pc, #-776] @ 38a148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-784] @ 38a128 │ │ │ │ + ldr r0, [pc, #-784] @ 38a14c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-792] @ 38a12c │ │ │ │ + ldr r0, [pc, #-792] @ 38a150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-800] @ 38a130 │ │ │ │ + ldr r0, [pc, #-800] @ 38a154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-808] @ 38a134 │ │ │ │ + ldr r0, [pc, #-808] @ 38a158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-816] @ 38a138 │ │ │ │ + ldr r0, [pc, #-816] @ 38a15c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-824] @ 38a13c │ │ │ │ + ldr r0, [pc, #-824] @ 38a160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-832] @ 38a140 │ │ │ │ + ldr r0, [pc, #-832] @ 38a164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-840] @ 38a144 │ │ │ │ + ldr r0, [pc, #-840] @ 38a168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-848] @ 38a148 │ │ │ │ + ldr r0, [pc, #-848] @ 38a16c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-856] @ 38a14c │ │ │ │ + ldr r0, [pc, #-856] @ 38a170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-864] @ 38a150 │ │ │ │ + ldr r0, [pc, #-864] @ 38a174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-872] @ 38a154 │ │ │ │ + ldr r0, [pc, #-872] @ 38a178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-880] @ 38a158 │ │ │ │ + ldr r0, [pc, #-880] @ 38a17c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-888] @ 38a15c │ │ │ │ + ldr r0, [pc, #-888] @ 38a180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-896] @ 38a160 │ │ │ │ + ldr r0, [pc, #-896] @ 38a184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-904] @ 38a164 │ │ │ │ + ldr r0, [pc, #-904] @ 38a188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-912] @ 38a168 │ │ │ │ + ldr r0, [pc, #-912] @ 38a18c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-920] @ 38a16c │ │ │ │ + ldr r0, [pc, #-920] @ 38a190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-928] @ 38a170 │ │ │ │ + ldr r0, [pc, #-928] @ 38a194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-936] @ 38a174 │ │ │ │ + ldr r0, [pc, #-936] @ 38a198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-944] @ 38a178 │ │ │ │ + ldr r0, [pc, #-944] @ 38a19c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-952] @ 38a17c │ │ │ │ + ldr r0, [pc, #-952] @ 38a1a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-960] @ 38a180 │ │ │ │ + ldr r0, [pc, #-960] @ 38a1a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-968] @ 38a184 │ │ │ │ + ldr r0, [pc, #-968] @ 38a1a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-976] @ 38a188 │ │ │ │ + ldr r0, [pc, #-976] @ 38a1ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-984] @ 38a18c │ │ │ │ + ldr r0, [pc, #-984] @ 38a1b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-992] @ 38a190 │ │ │ │ + ldr r0, [pc, #-992] @ 38a1b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1000] @ 38a194 │ │ │ │ + ldr r0, [pc, #-1000] @ 38a1b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1008] @ 38a198 │ │ │ │ + ldr r0, [pc, #-1008] @ 38a1bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1016] @ 38a19c │ │ │ │ + ldr r0, [pc, #-1016] @ 38a1c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1024] @ 38a1a0 │ │ │ │ + ldr r0, [pc, #-1024] @ 38a1c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1032] @ 38a1a4 │ │ │ │ + ldr r0, [pc, #-1032] @ 38a1c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1040] @ 38a1a8 │ │ │ │ + ldr r0, [pc, #-1040] @ 38a1cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1048] @ 38a1ac │ │ │ │ + ldr r0, [pc, #-1048] @ 38a1d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1056] @ 38a1b0 │ │ │ │ + ldr r0, [pc, #-1056] @ 38a1d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1064] @ 38a1b4 │ │ │ │ + ldr r0, [pc, #-1064] @ 38a1d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1072] @ 38a1b8 │ │ │ │ + ldr r0, [pc, #-1072] @ 38a1dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1080] @ 38a1bc │ │ │ │ + ldr r0, [pc, #-1080] @ 38a1e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1088] @ 38a1c0 │ │ │ │ + ldr r0, [pc, #-1088] @ 38a1e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1096] @ 38a1c4 │ │ │ │ + ldr r0, [pc, #-1096] @ 38a1e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1104] @ 38a1c8 │ │ │ │ + ldr r0, [pc, #-1104] @ 38a1ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1112] @ 38a1cc │ │ │ │ + ldr r0, [pc, #-1112] @ 38a1f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1120] @ 38a1d0 │ │ │ │ + ldr r0, [pc, #-1120] @ 38a1f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1128] @ 38a1d4 │ │ │ │ + ldr r0, [pc, #-1128] @ 38a1f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1136] @ 38a1d8 │ │ │ │ + ldr r0, [pc, #-1136] @ 38a1fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1144] @ 38a1dc │ │ │ │ + ldr r0, [pc, #-1144] @ 38a200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1152] @ 38a1e0 │ │ │ │ + ldr r0, [pc, #-1152] @ 38a204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1160] @ 38a1e4 │ │ │ │ + ldr r0, [pc, #-1160] @ 38a208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1168] @ 38a1e8 │ │ │ │ + ldr r0, [pc, #-1168] @ 38a20c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1176] @ 38a1ec │ │ │ │ + ldr r0, [pc, #-1176] @ 38a210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1184] @ 38a1f0 │ │ │ │ + ldr r0, [pc, #-1184] @ 38a214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1192] @ 38a1f4 │ │ │ │ + ldr r0, [pc, #-1192] @ 38a218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1200] @ 38a1f8 │ │ │ │ + ldr r0, [pc, #-1200] @ 38a21c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1208] @ 38a1fc │ │ │ │ + ldr r0, [pc, #-1208] @ 38a220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1216] @ 38a200 │ │ │ │ + ldr r0, [pc, #-1216] @ 38a224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1224] @ 38a204 │ │ │ │ + ldr r0, [pc, #-1224] @ 38a228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1232] @ 38a208 │ │ │ │ + ldr r0, [pc, #-1232] @ 38a22c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1240] @ 38a20c │ │ │ │ + ldr r0, [pc, #-1240] @ 38a230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1248] @ 38a210 │ │ │ │ + ldr r0, [pc, #-1248] @ 38a234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1256] @ 38a214 │ │ │ │ + ldr r0, [pc, #-1256] @ 38a238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1264] @ 38a218 │ │ │ │ + ldr r0, [pc, #-1264] @ 38a23c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1272] @ 38a21c │ │ │ │ + ldr r0, [pc, #-1272] @ 38a240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1280] @ 38a220 │ │ │ │ + ldr r0, [pc, #-1280] @ 38a244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1288] @ 38a224 │ │ │ │ + ldr r0, [pc, #-1288] @ 38a248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1296] @ 38a228 │ │ │ │ + ldr r0, [pc, #-1296] @ 38a24c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1304] @ 38a22c │ │ │ │ + ldr r0, [pc, #-1304] @ 38a250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1312] @ 38a230 │ │ │ │ + ldr r0, [pc, #-1312] @ 38a254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1320] @ 38a234 │ │ │ │ + ldr r0, [pc, #-1320] @ 38a258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1328] @ 38a238 │ │ │ │ + ldr r0, [pc, #-1328] @ 38a25c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1336] @ 38a23c │ │ │ │ + ldr r0, [pc, #-1336] @ 38a260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1344] @ 38a240 │ │ │ │ + ldr r0, [pc, #-1344] @ 38a264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1352] @ 38a244 │ │ │ │ + ldr r0, [pc, #-1352] @ 38a268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1360] @ 38a248 │ │ │ │ + ldr r0, [pc, #-1360] @ 38a26c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1368] @ 38a24c │ │ │ │ + ldr r0, [pc, #-1368] @ 38a270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1376] @ 38a250 │ │ │ │ + ldr r0, [pc, #-1376] @ 38a274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1384] @ 38a254 │ │ │ │ + ldr r0, [pc, #-1384] @ 38a278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1392] @ 38a258 │ │ │ │ + ldr r0, [pc, #-1392] @ 38a27c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1400] @ 38a25c │ │ │ │ + ldr r0, [pc, #-1400] @ 38a280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1408] @ 38a260 │ │ │ │ + ldr r0, [pc, #-1408] @ 38a284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1416] @ 38a264 │ │ │ │ + ldr r0, [pc, #-1416] @ 38a288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1424] @ 38a268 │ │ │ │ + ldr r0, [pc, #-1424] @ 38a28c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1432] @ 38a26c │ │ │ │ + ldr r0, [pc, #-1432] @ 38a290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1440] @ 38a270 │ │ │ │ + ldr r0, [pc, #-1440] @ 38a294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1448] @ 38a274 │ │ │ │ + ldr r0, [pc, #-1448] @ 38a298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1456] @ 38a278 │ │ │ │ + ldr r0, [pc, #-1456] @ 38a29c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1464] @ 38a27c │ │ │ │ + ldr r0, [pc, #-1464] @ 38a2a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1472] @ 38a280 │ │ │ │ + ldr r0, [pc, #-1472] @ 38a2a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1480] @ 38a284 │ │ │ │ + ldr r0, [pc, #-1480] @ 38a2a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1488] @ 38a288 │ │ │ │ + ldr r0, [pc, #-1488] @ 38a2ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1496] @ 38a28c │ │ │ │ + ldr r0, [pc, #-1496] @ 38a2b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1504] @ 38a290 │ │ │ │ + ldr r0, [pc, #-1504] @ 38a2b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1512] @ 38a294 │ │ │ │ + ldr r0, [pc, #-1512] @ 38a2b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1520] @ 38a298 │ │ │ │ + ldr r0, [pc, #-1520] @ 38a2bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1528] @ 38a29c │ │ │ │ + ldr r0, [pc, #-1528] @ 38a2c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1536] @ 38a2a0 │ │ │ │ + ldr r0, [pc, #-1536] @ 38a2c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1544] @ 38a2a4 │ │ │ │ + ldr r0, [pc, #-1544] @ 38a2c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #-1552] @ 38a2a8 │ │ │ │ + ldr r3, [pc, #-1552] @ 38a2cc │ │ │ │ cmp r0, r3 │ │ │ │ - beq 38a91c │ │ │ │ - bhi 38a8f8 │ │ │ │ + beq 38a940 │ │ │ │ + bhi 38a91c │ │ │ │ sub r3, r3, #8 │ │ │ │ cmp r0, r3 │ │ │ │ - beq 38a910 │ │ │ │ + beq 38a934 │ │ │ │ add r3, r3, #4 │ │ │ │ cmp r0, r3 │ │ │ │ - bne 38a940 │ │ │ │ - ldr r0, [pc, #-1588] @ 38a2ac │ │ │ │ + bne 38a964 │ │ │ │ + ldr r0, [pc, #-1588] @ 38a2d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #0 │ │ │ │ - bne 38a934 │ │ │ │ - ldr r0, [pc, #-1604] @ 38a2b0 │ │ │ │ + bne 38a958 │ │ │ │ + ldr r0, [pc, #-1604] @ 38a2d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #-1612] @ 38a2b4 │ │ │ │ + ldr r3, [pc, #-1612] @ 38a2d8 │ │ │ │ cmp r0, r3 │ │ │ │ - bne 38a94c │ │ │ │ - ldr r0, [pc, #-1620] @ 38a2b8 │ │ │ │ + bne 38a970 │ │ │ │ + ldr r0, [pc, #-1620] @ 38a2dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 38a2bc │ │ │ │ + ldr r0, [pc, #-1628] @ 38a2e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 38a2c0 │ │ │ │ + ldr r0, [pc, #-1636] @ 38a2e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 38a2c4 │ │ │ │ + ldr r0, [pc, #-1644] @ 38a2e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 38a2c8 │ │ │ │ + ldr r0, [pc, #-1652] @ 38a2ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 38a2cc │ │ │ │ + ldr r0, [pc, #-1660] @ 38a2f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 38a2d0 │ │ │ │ + ldr r0, [pc, #-1668] @ 38a2f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #684] @ 38ac0c │ │ │ │ + ldr r3, [pc, #684] @ 38ac30 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 38a9bc │ │ │ │ + bhi 38a9e0 │ │ │ │ cmp r0, #1024 @ 0x400 │ │ │ │ - bcs 38a99c │ │ │ │ + bcs 38a9c0 │ │ │ │ cmp r0, #612 @ 0x264 │ │ │ │ - bhi 38abc8 │ │ │ │ + bhi 38abec │ │ │ │ cmp r0, #576 @ 0x240 │ │ │ │ - bcc 38aa14 │ │ │ │ - ldr r3, [pc, #652] @ 38ac10 │ │ │ │ + bcc 38aa38 │ │ │ │ + ldr r3, [pc, #652] @ 38ac34 │ │ │ │ sub r0, r0, #576 @ 0x240 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #36 @ 0x24 │ │ │ │ - bhi 38a9fc │ │ │ │ + bhi 38aa20 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #624] @ 38ac14 │ │ │ │ + ldr r3, [pc, #624] @ 38ac38 │ │ │ │ sub r0, r0, #1024 @ 0x400 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #28 │ │ │ │ - bhi 38aa08 │ │ │ │ + bhi 38aa2c │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #596] @ 38ac18 │ │ │ │ + ldr r3, [pc, #596] @ 38ac3c │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 38abb0 │ │ │ │ + bhi 38abd4 │ │ │ │ cmp r0, #1792 @ 0x700 │ │ │ │ - bcc 38abdc │ │ │ │ - ldr r3, [pc, #580] @ 38ac1c │ │ │ │ + bcc 38ac00 │ │ │ │ + ldr r3, [pc, #580] @ 38ac40 │ │ │ │ sub r0, r0, #1792 @ 0x700 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #60 @ 0x3c │ │ │ │ - bhi 38a9f0 │ │ │ │ + bhi 38aa14 │ │ │ │ ldrb r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #552] @ 38ac20 │ │ │ │ + ldr r0, [pc, #552] @ 38ac44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #544] @ 38ac24 │ │ │ │ + ldr r0, [pc, #544] @ 38ac48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #536] @ 38ac28 │ │ │ │ + ldr r0, [pc, #536] @ 38ac4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #256 @ 0x100 │ │ │ │ - beq 38aa30 │ │ │ │ + beq 38aa54 │ │ │ │ cmp r0, #320 @ 0x140 │ │ │ │ - bne 38abf4 │ │ │ │ - ldr r0, [pc, #512] @ 38ac2c │ │ │ │ + bne 38ac18 │ │ │ │ + ldr r0, [pc, #512] @ 38ac50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #504] @ 38ac30 │ │ │ │ + ldr r0, [pc, #504] @ 38ac54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #496] @ 38ac34 │ │ │ │ + ldr r0, [pc, #496] @ 38ac58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #488] @ 38ac38 │ │ │ │ + ldr r0, [pc, #488] @ 38ac5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #480] @ 38ac3c │ │ │ │ + ldr r0, [pc, #480] @ 38ac60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #472] @ 38ac40 │ │ │ │ + ldr r0, [pc, #472] @ 38ac64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #464] @ 38ac44 │ │ │ │ + ldr r0, [pc, #464] @ 38ac68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #456] @ 38ac48 │ │ │ │ + ldr r0, [pc, #456] @ 38ac6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #448] @ 38ac4c │ │ │ │ + ldr r0, [pc, #448] @ 38ac70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #440] @ 38ac50 │ │ │ │ + ldr r0, [pc, #440] @ 38ac74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #432] @ 38ac54 │ │ │ │ + ldr r0, [pc, #432] @ 38ac78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #424] @ 38ac58 │ │ │ │ + ldr r0, [pc, #424] @ 38ac7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #416] @ 38ac5c │ │ │ │ + ldr r0, [pc, #416] @ 38ac80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #408] @ 38ac60 │ │ │ │ + ldr r0, [pc, #408] @ 38ac84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #400] @ 38ac64 │ │ │ │ + ldr r0, [pc, #400] @ 38ac88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #392] @ 38ac68 │ │ │ │ + ldr r0, [pc, #392] @ 38ac8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #384] @ 38ac6c │ │ │ │ + ldr r0, [pc, #384] @ 38ac90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #376] @ 38ac70 │ │ │ │ + ldr r0, [pc, #376] @ 38ac94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #368] @ 38ac74 │ │ │ │ + ldr r0, [pc, #368] @ 38ac98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #360] @ 38ac78 │ │ │ │ + ldr r0, [pc, #360] @ 38ac9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #352] @ 38ac7c │ │ │ │ + ldr r0, [pc, #352] @ 38aca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #344] @ 38ac80 │ │ │ │ + ldr r0, [pc, #344] @ 38aca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #336] @ 38ac84 │ │ │ │ + ldr r0, [pc, #336] @ 38aca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #328] @ 38ac88 │ │ │ │ + ldr r0, [pc, #328] @ 38acac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #320] @ 38ac8c │ │ │ │ + ldr r0, [pc, #320] @ 38acb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #312] @ 38ac90 │ │ │ │ + ldr r0, [pc, #312] @ 38acb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #304] @ 38ac94 │ │ │ │ + ldr r0, [pc, #304] @ 38acb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #296] @ 38ac98 │ │ │ │ + ldr r0, [pc, #296] @ 38acbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #288] @ 38ac9c │ │ │ │ + ldr r0, [pc, #288] @ 38acc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #280] @ 38aca0 │ │ │ │ + ldr r0, [pc, #280] @ 38acc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #272] @ 38aca4 │ │ │ │ + ldr r0, [pc, #272] @ 38acc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #264] @ 38aca8 │ │ │ │ + ldr r0, [pc, #264] @ 38accc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #256] @ 38acac │ │ │ │ + ldr r0, [pc, #256] @ 38acd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #248] @ 38acb0 │ │ │ │ + ldr r3, [pc, #248] @ 38acd4 │ │ │ │ cmp r0, r3 │ │ │ │ - bne 38ac00 │ │ │ │ - ldr r0, [pc, #240] @ 38acb4 │ │ │ │ + bne 38ac24 │ │ │ │ + ldr r0, [pc, #240] @ 38acd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #768 @ 0x300 │ │ │ │ - bne 38abe8 │ │ │ │ - ldr r0, [pc, #224] @ 38acb8 │ │ │ │ + bne 38ac0c │ │ │ │ + ldr r0, [pc, #224] @ 38acdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #216] @ 38acbc │ │ │ │ + ldr r0, [pc, #216] @ 38ace0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #208] @ 38acc0 │ │ │ │ + ldr r0, [pc, #208] @ 38ace4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #200] @ 38acc4 │ │ │ │ + ldr r0, [pc, #200] @ 38ace8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #192] @ 38acc8 │ │ │ │ + ldr r0, [pc, #192] @ 38acec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ andeq r0, r0, ip, lsl r4 │ │ │ │ - adceq r2, pc, sl, ror r3 @ │ │ │ │ - adceq r2, pc, pc, ror r3 @ │ │ │ │ + adceq r2, pc, r6, ror r3 @ │ │ │ │ + adceq r2, pc, fp, ror r3 @ │ │ │ │ andeq r0, r0, ip, lsr r7 │ │ │ │ - adceq r2, pc, r8, ror #6 │ │ │ │ - @ instruction: 0x009c53b8 │ │ │ │ - addseq r5, ip, ip, lsr #7 │ │ │ │ - addseq r5, ip, r0, lsr #7 │ │ │ │ - addseq r9, lr, r4, ror #30 │ │ │ │ - addseq r9, lr, ip, asr #30 │ │ │ │ - addseq sl, lr, ip, ror #1 │ │ │ │ - addseq sl, lr, ip, lsl #1 │ │ │ │ + adceq r2, pc, r4, ror #6 │ │ │ │ + @ instruction: 0x009c53b4 │ │ │ │ + addseq r5, ip, r8, lsr #7 │ │ │ │ + umullseq r5, ip, ip, r3 │ │ │ │ + addseq r9, lr, r0, ror #30 │ │ │ │ + addseq r9, lr, r8, asr #30 │ │ │ │ + addseq sl, lr, r8, ror #1 │ │ │ │ + addseq sl, lr, r8, lsl #1 │ │ │ │ + umullseq sl, lr, r4, r0 │ │ │ │ umullseq sl, lr, r8, r0 │ │ │ │ - umullseq sl, lr, ip, r0 │ │ │ │ - addseq sl, lr, r4, lsr #1 │ │ │ │ - addseq sl, lr, r4, asr #32 │ │ │ │ - addseq sl, lr, r8 │ │ │ │ - addseq sl, lr, r4, lsl r0 │ │ │ │ + addseq sl, lr, r0, lsr #1 │ │ │ │ + addseq sl, lr, r0, asr #32 │ │ │ │ + addseq sl, lr, r4 │ │ │ │ + addseq sl, lr, r0, lsl r0 │ │ │ │ + ldrsheq sl, [lr], r0 │ │ │ │ + addseq sl, lr, r0, lsl #2 │ │ │ │ + @ instruction: 0x009ea1d0 │ │ │ │ + @ instruction: 0x009ea1dc │ │ │ │ ldrsheq sl, [lr], r4 │ │ │ │ - addseq sl, lr, r4, lsl #2 │ │ │ │ - @ instruction: 0x009ea1d4 │ │ │ │ - addseq sl, lr, r0, ror #3 │ │ │ │ + addseq sl, lr, r0, lsl #2 │ │ │ │ + addseq sl, lr, ip, lsl #2 │ │ │ │ + addseq sl, lr, r8, lsl r1 │ │ │ │ + addseq sl, lr, r4, lsr #2 │ │ │ │ + addseq sl, lr, r4, lsr r1 │ │ │ │ + addseq sl, lr, r0, asr #2 │ │ │ │ + addseq sl, lr, ip, asr #2 │ │ │ │ + addseq sl, lr, r4, asr #32 │ │ │ │ + addseq sl, lr, r0 │ │ │ │ + addseq sl, lr, r0, lsl r0 │ │ │ │ + addseq r9, lr, r8, lsl #30 │ │ │ │ + addseq r9, lr, ip, ror #28 │ │ │ │ + addseq r9, lr, r0, lsl #29 │ │ │ │ + umullseq r9, lr, r0, lr │ │ │ │ + addseq r9, lr, r0, lsr #29 │ │ │ │ + @ instruction: 0x009e9eb0 │ │ │ │ + addseq r9, lr, r0, lsl #28 │ │ │ │ + addseq r9, lr, ip, lsl #28 │ │ │ │ + andeq r1, r0, r4, lsl r1 │ │ │ │ ldrsheq sl, [lr], r8 │ │ │ │ - addseq sl, lr, r4, lsl #2 │ │ │ │ - addseq sl, lr, r0, lsl r1 │ │ │ │ - addseq sl, lr, ip, lsl r1 │ │ │ │ - addseq sl, lr, r8, lsr #2 │ │ │ │ - addseq sl, lr, r8, lsr r1 │ │ │ │ - addseq sl, lr, r4, asr #2 │ │ │ │ - addseq sl, lr, r0, asr r1 │ │ │ │ - addseq sl, lr, r8, asr #32 │ │ │ │ - addseq sl, lr, r4 │ │ │ │ - addseq sl, lr, r4, lsl r0 │ │ │ │ - addseq r9, lr, ip, lsl #30 │ │ │ │ - addseq r9, lr, r0, ror lr │ │ │ │ - addseq r9, lr, r4, lsl #29 │ │ │ │ - umullseq r9, lr, r4, lr │ │ │ │ addseq r9, lr, r4, lsr #29 │ │ │ │ - @ instruction: 0x009e9eb4 │ │ │ │ - addseq r9, lr, r4, lsl #28 │ │ │ │ - addseq r9, lr, r0, lsl lr │ │ │ │ - andeq r1, r0, r4, lsl r1 │ │ │ │ - ldrsheq sl, [lr], ip │ │ │ │ - addseq r9, lr, r8, lsr #29 │ │ │ │ - addseq r5, ip, ip, asr #3 │ │ │ │ - addseq r5, ip, r0, asr #3 │ │ │ │ - @ instruction: 0x009c51b4 │ │ │ │ - addseq r5, ip, r8, lsr #3 │ │ │ │ + addseq r5, ip, r8, asr #3 │ │ │ │ + @ instruction: 0x009c51bc │ │ │ │ + @ instruction: 0x009c51b0 │ │ │ │ + addseq r5, ip, r4, lsr #3 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov ip, r1 │ │ │ │ - ldr r1, [pc, #4044] @ 38bcb4 │ │ │ │ + ldr r1, [pc, #4044] @ 38bcd8 │ │ │ │ sub sp, sp, #8 │ │ │ │ cmp ip, r1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 38ad8c │ │ │ │ + bhi 38adb0 │ │ │ │ cmp ip, #1024 @ 0x400 │ │ │ │ - bcs 38ad34 │ │ │ │ + bcs 38ad58 │ │ │ │ cmp ip, #612 @ 0x264 │ │ │ │ - bhi 38b904 │ │ │ │ + bhi 38b928 │ │ │ │ cmp ip, #576 @ 0x240 │ │ │ │ - bcc 38af68 │ │ │ │ - ldr r3, [pc, #3996] @ 38bcb8 │ │ │ │ + bcc 38af8c │ │ │ │ + ldr r3, [pc, #3996] @ 38bcdc │ │ │ │ sub ip, ip, #576 @ 0x240 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp ip, #36 @ 0x24 │ │ │ │ - bhi 38ad68 │ │ │ │ + bhi 38ad8c │ │ │ │ ldrb ip, [r3, ip] │ │ │ │ add pc, pc, ip, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub ip, ip, #1024 @ 0x400 │ │ │ │ lsl ip, ip, #16 │ │ │ │ lsr ip, ip, #16 │ │ │ │ mov r7, #1 │ │ │ │ lsl ip, r7, ip │ │ │ │ - ldr r2, [pc, #3948] @ 38bcbc │ │ │ │ + ldr r2, [pc, #3948] @ 38bce0 │ │ │ │ and r2, r2, ip │ │ │ │ cmp r2, #0 │ │ │ │ - bne 38adfc │ │ │ │ - ldr r3, [pc, #3936] @ 38bcc0 │ │ │ │ + bne 38ae20 │ │ │ │ + ldr r3, [pc, #3936] @ 38bce4 │ │ │ │ and r3, r3, ip │ │ │ │ cmp r3, #0 │ │ │ │ - bne 38ae60 │ │ │ │ - ldr r2, [pc, #3924] @ 38bcc4 │ │ │ │ + bne 38ae84 │ │ │ │ + ldr r2, [pc, #3924] @ 38bce8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r2, [pc, #3892] @ 38bcc8 │ │ │ │ + ldr r2, [pc, #3892] @ 38bcec │ │ │ │ cmp ip, r2 │ │ │ │ - bhi 38c02c │ │ │ │ + bhi 38c050 │ │ │ │ cmp ip, #1824 @ 0x720 │ │ │ │ - bcs 38aebc │ │ │ │ + bcs 38aee0 │ │ │ │ sub ip, ip, #1792 @ 0x700 │ │ │ │ lsl ip, ip, #16 │ │ │ │ lsr ip, ip, #16 │ │ │ │ cmp ip, #28 │ │ │ │ - bhi 38ad68 │ │ │ │ - ldr r2, [pc, #3856] @ 38bccc │ │ │ │ + bhi 38ad8c │ │ │ │ + ldr r2, [pc, #3856] @ 38bcf0 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl ip │ │ │ │ - beq 38ae1c │ │ │ │ - ldr r2, [pc, #3844] @ 38bcd0 │ │ │ │ + beq 38ae40 │ │ │ │ + ldr r2, [pc, #3844] @ 38bcf4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3824] @ 38bcd4 │ │ │ │ + ldr r2, [pc, #3824] @ 38bcf8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3796] @ 38bcd8 │ │ │ │ + ldr r2, [pc, #3796] @ 38bcfc │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3784] @ 38bcdc │ │ │ │ + ldr r2, [pc, #3784] @ 38bd00 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38ade8 │ │ │ │ + b 38ae0c │ │ │ │ cmp ip, #12 │ │ │ │ - beq 38aff0 │ │ │ │ + beq 38b014 │ │ │ │ cmp ip, #8 │ │ │ │ - bne 38ad68 │ │ │ │ - ldr r2, [pc, #3756] @ 38bce0 │ │ │ │ + bne 38ad8c │ │ │ │ + ldr r2, [pc, #3756] @ 38bd04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3744] @ 38bce4 │ │ │ │ + ldr r3, [pc, #3744] @ 38bd08 │ │ │ │ and r2, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 38c3a8 │ │ │ │ + bhi 38c3cc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3712] @ 38bce8 │ │ │ │ + ldr r2, [pc, #3712] @ 38bd0c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3692] @ 38bcec │ │ │ │ + ldr r2, [pc, #3692] @ 38bd10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3664] @ 38bcf0 │ │ │ │ + ldr r2, [pc, #3664] @ 38bd14 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3648] @ 38bcf4 │ │ │ │ + ldr r2, [pc, #3648] @ 38bd18 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38ade8 │ │ │ │ + b 38ae0c │ │ │ │ sub r2, ip, #1824 @ 0x720 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r7, #1 │ │ │ │ lsl r2, r7, r2 │ │ │ │ - ldr r1, [pc, #3616] @ 38bcf8 │ │ │ │ + ldr r1, [pc, #3616] @ 38bd1c │ │ │ │ tst r2, r1 │ │ │ │ - bne 38adc4 │ │ │ │ + bne 38ade8 │ │ │ │ tst r2, #268435457 @ 0x10000001 │ │ │ │ - bne 38af7c │ │ │ │ - ldr r2, [pc, #3600] @ 38bcfc │ │ │ │ + bne 38afa0 │ │ │ │ + ldr r2, [pc, #3600] @ 38bd20 │ │ │ │ cmp ip, r2 │ │ │ │ - bne 38ad68 │ │ │ │ - ldr r2, [pc, #3592] @ 38bd00 │ │ │ │ + bne 38ad8c │ │ │ │ + ldr r2, [pc, #3592] @ 38bd24 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 38c1a4 │ │ │ │ + beq 38c1c8 │ │ │ │ cmp r8, #14 │ │ │ │ - bne 38c188 │ │ │ │ - ldr r2, [pc, #3560] @ 38bd04 │ │ │ │ + bne 38c1ac │ │ │ │ + ldr r2, [pc, #3560] @ 38bd28 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3544] @ 38bd08 │ │ │ │ + ldr r2, [pc, #3544] @ 38bd2c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3524] @ 38bd0c │ │ │ │ + ldr r3, [pc, #3524] @ 38bd30 │ │ │ │ lsr r7, r5, #4 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 38c370 │ │ │ │ + bhi 38c394 │ │ │ │ add r3, r3, r7 │ │ │ │ ldrh r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp ip, #256 @ 0x100 │ │ │ │ - beq 38afd0 │ │ │ │ + beq 38aff4 │ │ │ │ cmp ip, #320 @ 0x140 │ │ │ │ - beq 38adc4 │ │ │ │ - b 38ad68 │ │ │ │ - ldr r2, [pc, #3468] @ 38bd10 │ │ │ │ - ldr r8, [pc, #3468] @ 38bd14 │ │ │ │ + beq 38ade8 │ │ │ │ + b 38ad8c │ │ │ │ + ldr r2, [pc, #3468] @ 38bd34 │ │ │ │ + ldr r8, [pc, #3468] @ 38bd38 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3428] @ 38bd18 │ │ │ │ + ldr r2, [pc, #3428] @ 38bd3c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ - b 38ade8 │ │ │ │ - ldr r2, [pc, #3396] @ 38bd1c │ │ │ │ + b 38ae0c │ │ │ │ + ldr r2, [pc, #3396] @ 38bd40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3384] @ 38bd20 │ │ │ │ + ldr r2, [pc, #3384] @ 38bd44 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38ade8 │ │ │ │ - ldr r2, [pc, #3372] @ 38bd24 │ │ │ │ + b 38ae0c │ │ │ │ + ldr r2, [pc, #3372] @ 38bd48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r7, r5, #15 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #0 │ │ │ │ - beq 38c170 │ │ │ │ + beq 38c194 │ │ │ │ cmp r7, #14 │ │ │ │ - bne 38c154 │ │ │ │ - ldr r2, [pc, #3340] @ 38bd28 │ │ │ │ + bne 38c178 │ │ │ │ + ldr r2, [pc, #3340] @ 38bd4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3324] @ 38bd2c │ │ │ │ + ldr r2, [pc, #3324] @ 38bd50 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3304] @ 38bd30 │ │ │ │ + ldr r3, [pc, #3304] @ 38bd54 │ │ │ │ lsr r7, r5, #4 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 38c38c │ │ │ │ + bhi 38c3b0 │ │ │ │ add r3, r3, r7 │ │ │ │ ldrh r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3268] @ 38bd34 │ │ │ │ + ldr r2, [pc, #3268] @ 38bd58 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 38c070 │ │ │ │ + beq 38c094 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 38c064 │ │ │ │ + beq 38c088 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 38c054 │ │ │ │ - ldr r2, [pc, #3220] @ 38bd38 │ │ │ │ + bne 38c078 │ │ │ │ + ldr r2, [pc, #3220] @ 38bd5c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #8 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3196] @ 38bd3c │ │ │ │ + ldr r2, [pc, #3196] @ 38bd60 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b070 │ │ │ │ - ldr r2, [pc, #3188] @ 38bd40 │ │ │ │ + b 38b094 │ │ │ │ + ldr r2, [pc, #3188] @ 38bd64 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3172] @ 38bd44 │ │ │ │ + ldr r3, [pc, #3172] @ 38bd68 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 38c3c4 │ │ │ │ + bhi 38c3e8 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3144] @ 38bd48 │ │ │ │ + ldr r2, [pc, #3144] @ 38bd6c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3128] @ 38bd4c │ │ │ │ + ldr r2, [pc, #3128] @ 38bd70 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38ade8 │ │ │ │ - ldr r2, [pc, #3116] @ 38bd50 │ │ │ │ + b 38ae0c │ │ │ │ + ldr r2, [pc, #3116] @ 38bd74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3100] @ 38bd54 │ │ │ │ + ldr r2, [pc, #3100] @ 38bd78 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #262144 @ 0x40000 │ │ │ │ - bne 38c0ac │ │ │ │ - ldr r2, [pc, #3072] @ 38bd58 │ │ │ │ + bne 38c0d0 │ │ │ │ + ldr r2, [pc, #3072] @ 38bd7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3056] @ 38bd5c │ │ │ │ + ldr r2, [pc, #3056] @ 38bd80 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #524288 @ 0x80000 │ │ │ │ - bne 38b190 │ │ │ │ - ldr r2, [pc, #3028] @ 38bd60 │ │ │ │ + bne 38b1b4 │ │ │ │ + ldr r2, [pc, #3028] @ 38bd84 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b0a4 │ │ │ │ - ldr r2, [pc, #3020] @ 38bd64 │ │ │ │ + b 38b0c8 │ │ │ │ + ldr r2, [pc, #3020] @ 38bd88 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b0a4 │ │ │ │ - ldr r2, [pc, #3012] @ 38bd68 │ │ │ │ + b 38b0c8 │ │ │ │ + ldr r2, [pc, #3012] @ 38bd8c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b0a4 │ │ │ │ - ldr r2, [pc, #3004] @ 38bd6c │ │ │ │ + b 38b0c8 │ │ │ │ + ldr r2, [pc, #3004] @ 38bd90 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b0a4 │ │ │ │ - ldr r2, [pc, #2996] @ 38bd70 │ │ │ │ + b 38b0c8 │ │ │ │ + ldr r2, [pc, #2996] @ 38bd94 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b0a4 │ │ │ │ - ldr r2, [pc, #2988] @ 38bd74 │ │ │ │ + b 38b0c8 │ │ │ │ + ldr r2, [pc, #2988] @ 38bd98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2972] @ 38bd78 │ │ │ │ + ldr r2, [pc, #2972] @ 38bd9c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2952] @ 38bd7c │ │ │ │ + ldr r3, [pc, #2952] @ 38bda0 │ │ │ │ lsr r7, r5, #8 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 38c3ec │ │ │ │ + bhi 38c410 │ │ │ │ ldrb r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2920] @ 38bd80 │ │ │ │ + ldr r2, [pc, #2920] @ 38bda4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2904] @ 38bd84 │ │ │ │ + ldr r2, [pc, #2904] @ 38bda8 │ │ │ │ lsr r5, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 38c048 │ │ │ │ + beq 38c06c │ │ │ │ cmp r5, #1 │ │ │ │ - beq 38c03c │ │ │ │ - ldr r2, [pc, #2860] @ 38bd88 │ │ │ │ + beq 38c060 │ │ │ │ + ldr r2, [pc, #2860] @ 38bdac │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ - b 38ade8 │ │ │ │ - ldr r2, [pc, #2848] @ 38bd8c │ │ │ │ + b 38ae0c │ │ │ │ + ldr r2, [pc, #2848] @ 38bdb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b224 │ │ │ │ - ldr r2, [pc, #2828] @ 38bd90 │ │ │ │ + b 38b248 │ │ │ │ + ldr r2, [pc, #2828] @ 38bdb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b224 │ │ │ │ - ldr r2, [pc, #2808] @ 38bd94 │ │ │ │ + b 38b248 │ │ │ │ + ldr r2, [pc, #2808] @ 38bdb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b224 │ │ │ │ - ldr r2, [pc, #2788] @ 38bd98 │ │ │ │ + b 38b248 │ │ │ │ + ldr r2, [pc, #2788] @ 38bdbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b224 │ │ │ │ - ldr r2, [pc, #2768] @ 38bd9c │ │ │ │ + b 38b248 │ │ │ │ + ldr r2, [pc, #2768] @ 38bdc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b224 │ │ │ │ - ldr r2, [pc, #2748] @ 38bda0 │ │ │ │ + b 38b248 │ │ │ │ + ldr r2, [pc, #2748] @ 38bdc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2732] @ 38bda4 │ │ │ │ + ldr r2, [pc, #2732] @ 38bdc8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2712] @ 38bda8 │ │ │ │ + ldr r3, [pc, #2712] @ 38bdcc │ │ │ │ lsr r7, r5, #8 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #5 │ │ │ │ - bhi 38c3d0 │ │ │ │ + bhi 38c3f4 │ │ │ │ ldrb r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2680] @ 38bdac │ │ │ │ + ldr r2, [pc, #2680] @ 38bdd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2664] @ 38bdb0 │ │ │ │ + ldr r2, [pc, #2664] @ 38bdd4 │ │ │ │ lsr r5, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 38c048 │ │ │ │ + beq 38c06c │ │ │ │ cmp r5, #1 │ │ │ │ - beq 38c03c │ │ │ │ - ldr r2, [pc, #2620] @ 38bdb4 │ │ │ │ + beq 38c060 │ │ │ │ + ldr r2, [pc, #2620] @ 38bdd8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b25c │ │ │ │ - ldr r2, [pc, #2612] @ 38bdb8 │ │ │ │ + b 38b280 │ │ │ │ + ldr r2, [pc, #2612] @ 38bddc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b340 │ │ │ │ - ldr r2, [pc, #2592] @ 38bdbc │ │ │ │ + b 38b364 │ │ │ │ + ldr r2, [pc, #2592] @ 38bde0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b340 │ │ │ │ - ldr r2, [pc, #2572] @ 38bdc0 │ │ │ │ + b 38b364 │ │ │ │ + ldr r2, [pc, #2572] @ 38bde4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b340 │ │ │ │ - ldr r2, [pc, #2552] @ 38bdc4 │ │ │ │ + b 38b364 │ │ │ │ + ldr r2, [pc, #2552] @ 38bde8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b340 │ │ │ │ - ldr r2, [pc, #2532] @ 38bdc8 │ │ │ │ + b 38b364 │ │ │ │ + ldr r2, [pc, #2532] @ 38bdec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b340 │ │ │ │ - ldr r2, [pc, #2512] @ 38bdcc │ │ │ │ + b 38b364 │ │ │ │ + ldr r2, [pc, #2512] @ 38bdf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b1d4 │ │ │ │ - ldr r2, [pc, #2492] @ 38bdd0 │ │ │ │ + b 38b1f8 │ │ │ │ + ldr r2, [pc, #2492] @ 38bdf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b1d4 │ │ │ │ - ldr r2, [pc, #2472] @ 38bdd4 │ │ │ │ + b 38b1f8 │ │ │ │ + ldr r2, [pc, #2472] @ 38bdf8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b1d4 │ │ │ │ - ldr r2, [pc, #2452] @ 38bdd8 │ │ │ │ + b 38b1f8 │ │ │ │ + ldr r2, [pc, #2452] @ 38bdfc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b1d4 │ │ │ │ - ldr r2, [pc, #2432] @ 38bddc │ │ │ │ + b 38b1f8 │ │ │ │ + ldr r2, [pc, #2432] @ 38be00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b1d4 │ │ │ │ - ldr r2, [pc, #2412] @ 38bde0 │ │ │ │ + b 38b1f8 │ │ │ │ + ldr r2, [pc, #2412] @ 38be04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b2f0 │ │ │ │ - ldr r2, [pc, #2392] @ 38bde4 │ │ │ │ + b 38b314 │ │ │ │ + ldr r2, [pc, #2392] @ 38be08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b2f0 │ │ │ │ - ldr r2, [pc, #2372] @ 38bde8 │ │ │ │ + b 38b314 │ │ │ │ + ldr r2, [pc, #2372] @ 38be0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b2f0 │ │ │ │ - ldr r2, [pc, #2352] @ 38bdec │ │ │ │ + b 38b314 │ │ │ │ + ldr r2, [pc, #2352] @ 38be10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b2f0 │ │ │ │ - ldr r2, [pc, #2332] @ 38bdf0 │ │ │ │ + b 38b314 │ │ │ │ + ldr r2, [pc, #2332] @ 38be14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b2f0 │ │ │ │ - ldr r2, [pc, #2312] @ 38bdf4 │ │ │ │ + b 38b314 │ │ │ │ + ldr r2, [pc, #2312] @ 38be18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2296] @ 38bdf8 │ │ │ │ + ldr r2, [pc, #2296] @ 38be1c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2276] @ 38bdfc │ │ │ │ + ldr r2, [pc, #2276] @ 38be20 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38c424 │ │ │ │ + bhi 38c448 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2244] @ 38be00 │ │ │ │ + ldr r2, [pc, #2244] @ 38be24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2228] @ 38be04 │ │ │ │ + ldr r2, [pc, #2228] @ 38be28 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2208] @ 38be08 │ │ │ │ + ldr r2, [pc, #2208] @ 38be2c │ │ │ │ lsr r3, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38c408 │ │ │ │ + bhi 38c42c │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2176] @ 38be0c │ │ │ │ + ldr r2, [pc, #2176] @ 38be30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2160] @ 38be10 │ │ │ │ + ldr r2, [pc, #2160] @ 38be34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2140] @ 38be14 │ │ │ │ + ldr r2, [pc, #2140] @ 38be38 │ │ │ │ lsr r3, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 38c354 │ │ │ │ + bhi 38c378 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2108] @ 38be18 │ │ │ │ + ldr r2, [pc, #2108] @ 38be3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2092] @ 38be1c │ │ │ │ + ldr r2, [pc, #2092] @ 38be40 │ │ │ │ lsr r7, r5, #16 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #2 │ │ │ │ - beq 38c268 │ │ │ │ + beq 38c28c │ │ │ │ cmp r7, #3 │ │ │ │ - beq 38c250 │ │ │ │ + beq 38c274 │ │ │ │ cmp r7, #1 │ │ │ │ - beq 38c238 │ │ │ │ - ldr r2, [pc, #2040] @ 38be20 │ │ │ │ + beq 38c25c │ │ │ │ + ldr r2, [pc, #2040] @ 38be44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2024] @ 38be24 │ │ │ │ + ldr r2, [pc, #2024] @ 38be48 │ │ │ │ lsr r7, r5, #20 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #2 │ │ │ │ - beq 38c220 │ │ │ │ + beq 38c244 │ │ │ │ cmp r7, #3 │ │ │ │ - beq 38c208 │ │ │ │ + beq 38c22c │ │ │ │ cmp r7, #1 │ │ │ │ - beq 38c1f0 │ │ │ │ - ldr r2, [pc, #1972] @ 38be28 │ │ │ │ + beq 38c214 │ │ │ │ + ldr r2, [pc, #1972] @ 38be4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1956] @ 38be2c │ │ │ │ + ldr r2, [pc, #1956] @ 38be50 │ │ │ │ lsr r5, r5, #24 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 38c1e4 │ │ │ │ + beq 38c208 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 38c1d8 │ │ │ │ + beq 38c1fc │ │ │ │ cmp r5, #1 │ │ │ │ - beq 38c280 │ │ │ │ - ldr r2, [pc, #1904] @ 38be30 │ │ │ │ + beq 38c2a4 │ │ │ │ + ldr r2, [pc, #1904] @ 38be54 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b0a4 │ │ │ │ - ldr r2, [pc, #1896] @ 38be34 │ │ │ │ + b 38b0c8 │ │ │ │ + ldr r2, [pc, #1896] @ 38be58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b5e8 │ │ │ │ - ldr r2, [pc, #1876] @ 38be38 │ │ │ │ + b 38b60c │ │ │ │ + ldr r2, [pc, #1876] @ 38be5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b5e8 │ │ │ │ - ldr r2, [pc, #1856] @ 38be3c │ │ │ │ + b 38b60c │ │ │ │ + ldr r2, [pc, #1856] @ 38be60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b5e8 │ │ │ │ - ldr r2, [pc, #1836] @ 38be40 │ │ │ │ + b 38b60c │ │ │ │ + ldr r2, [pc, #1836] @ 38be64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b5e8 │ │ │ │ - ldr r2, [pc, #1816] @ 38be44 │ │ │ │ + b 38b60c │ │ │ │ + ldr r2, [pc, #1816] @ 38be68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b5e8 │ │ │ │ - ldr r2, [pc, #1796] @ 38be48 │ │ │ │ + b 38b60c │ │ │ │ + ldr r2, [pc, #1796] @ 38be6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b5e8 │ │ │ │ - ldr r2, [pc, #1776] @ 38be4c │ │ │ │ + b 38b60c │ │ │ │ + ldr r2, [pc, #1776] @ 38be70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b598 │ │ │ │ - ldr r2, [pc, #1756] @ 38be50 │ │ │ │ + b 38b5bc │ │ │ │ + ldr r2, [pc, #1756] @ 38be74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b598 │ │ │ │ - ldr r2, [pc, #1736] @ 38be54 │ │ │ │ + b 38b5bc │ │ │ │ + ldr r2, [pc, #1736] @ 38be78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b598 │ │ │ │ - ldr r2, [pc, #1716] @ 38be58 │ │ │ │ + b 38b5bc │ │ │ │ + ldr r2, [pc, #1716] @ 38be7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b598 │ │ │ │ - ldr r2, [pc, #1696] @ 38be5c │ │ │ │ + b 38b5bc │ │ │ │ + ldr r2, [pc, #1696] @ 38be80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b598 │ │ │ │ - ldr r2, [pc, #1676] @ 38be60 │ │ │ │ + b 38b5bc │ │ │ │ + ldr r2, [pc, #1676] @ 38be84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b598 │ │ │ │ - ldr r2, [pc, #1656] @ 38be64 │ │ │ │ + b 38b5bc │ │ │ │ + ldr r2, [pc, #1656] @ 38be88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b548 │ │ │ │ - ldr r2, [pc, #1636] @ 38be68 │ │ │ │ + b 38b56c │ │ │ │ + ldr r2, [pc, #1636] @ 38be8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b548 │ │ │ │ - ldr r2, [pc, #1616] @ 38be6c │ │ │ │ + b 38b56c │ │ │ │ + ldr r2, [pc, #1616] @ 38be90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b548 │ │ │ │ - ldr r2, [pc, #1596] @ 38be70 │ │ │ │ + b 38b56c │ │ │ │ + ldr r2, [pc, #1596] @ 38be94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b548 │ │ │ │ - ldr r2, [pc, #1576] @ 38be74 │ │ │ │ + b 38b56c │ │ │ │ + ldr r2, [pc, #1576] @ 38be98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b548 │ │ │ │ - ldr r2, [pc, #1556] @ 38be78 │ │ │ │ + b 38b56c │ │ │ │ + ldr r2, [pc, #1556] @ 38be9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b548 │ │ │ │ - ldr r2, [pc, #1536] @ 38be7c │ │ │ │ + b 38b56c │ │ │ │ + ldr r2, [pc, #1536] @ 38bea0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b4f8 │ │ │ │ - ldr r2, [pc, #1516] @ 38be80 │ │ │ │ + b 38b51c │ │ │ │ + ldr r2, [pc, #1516] @ 38bea4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b4f8 │ │ │ │ - ldr r2, [pc, #1496] @ 38be84 │ │ │ │ + b 38b51c │ │ │ │ + ldr r2, [pc, #1496] @ 38bea8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b4f8 │ │ │ │ - ldr r2, [pc, #1476] @ 38be88 │ │ │ │ + b 38b51c │ │ │ │ + ldr r2, [pc, #1476] @ 38beac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b4f8 │ │ │ │ - ldr r2, [pc, #1456] @ 38be8c │ │ │ │ + b 38b51c │ │ │ │ + ldr r2, [pc, #1456] @ 38beb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b4f8 │ │ │ │ - ldr r2, [pc, #1436] @ 38be90 │ │ │ │ + b 38b51c │ │ │ │ + ldr r2, [pc, #1436] @ 38beb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b4f8 │ │ │ │ + b 38b51c │ │ │ │ cmp ip, #768 @ 0x300 │ │ │ │ - bne 38ad68 │ │ │ │ - ldr r2, [pc, #1408] @ 38be94 │ │ │ │ + bne 38ad8c │ │ │ │ + ldr r2, [pc, #1408] @ 38beb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r7, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 38c2a4 │ │ │ │ + beq 38c2c8 │ │ │ │ cmp r7, #2 │ │ │ │ - beq 38c28c │ │ │ │ + beq 38c2b0 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 38c1bc │ │ │ │ - ldr r2, [pc, #1368] @ 38be98 │ │ │ │ + bne 38c1e0 │ │ │ │ + ldr r2, [pc, #1368] @ 38bebc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1352] @ 38be9c │ │ │ │ + ldr r2, [pc, #1352] @ 38bec0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 38c13c │ │ │ │ - ldr r2, [pc, #1324] @ 38bea0 │ │ │ │ + bne 38c160 │ │ │ │ + ldr r2, [pc, #1324] @ 38bec4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1308] @ 38bea4 │ │ │ │ + ldr r2, [pc, #1308] @ 38bec8 │ │ │ │ lsr r7, r5, #3 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 38c308 │ │ │ │ + beq 38c32c │ │ │ │ cmp r7, #2 │ │ │ │ - beq 38c2f0 │ │ │ │ + beq 38c314 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 38c2d4 │ │ │ │ - ldr r2, [pc, #1256] @ 38bea8 │ │ │ │ + bne 38c2f8 │ │ │ │ + ldr r2, [pc, #1256] @ 38becc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1240] @ 38beac │ │ │ │ + ldr r2, [pc, #1240] @ 38bed0 │ │ │ │ lsr r7, r5, #5 │ │ │ │ mov r3, r6 │ │ │ │ and r7, r7, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r7, #1 │ │ │ │ - beq 38c2bc │ │ │ │ + beq 38c2e0 │ │ │ │ cmp r7, #2 │ │ │ │ - beq 38c33c │ │ │ │ + beq 38c360 │ │ │ │ cmp r7, #0 │ │ │ │ - bne 38c320 │ │ │ │ - ldr r2, [pc, #1188] @ 38beb0 │ │ │ │ + bne 38c344 │ │ │ │ + ldr r2, [pc, #1188] @ 38bed4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1172] @ 38beb4 │ │ │ │ + ldr r2, [pc, #1172] @ 38bed8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 38c094 │ │ │ │ - ldr r2, [pc, #1144] @ 38beb8 │ │ │ │ + bne 38c0b8 │ │ │ │ + ldr r2, [pc, #1144] @ 38bedc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1128] @ 38bebc │ │ │ │ + ldr r2, [pc, #1128] @ 38bee0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 38c07c │ │ │ │ - ldr r2, [pc, #1100] @ 38bec0 │ │ │ │ + bne 38c0a0 │ │ │ │ + ldr r2, [pc, #1100] @ 38bee4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1084] @ 38bec4 │ │ │ │ + ldr r2, [pc, #1084] @ 38bee8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 38c124 │ │ │ │ - ldr r2, [pc, #1056] @ 38bec8 │ │ │ │ + bne 38c148 │ │ │ │ + ldr r2, [pc, #1056] @ 38beec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1040] @ 38becc │ │ │ │ + ldr r2, [pc, #1040] @ 38bef0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 38c10c │ │ │ │ - ldr r2, [pc, #1012] @ 38bed0 │ │ │ │ + bne 38c130 │ │ │ │ + ldr r2, [pc, #1012] @ 38bef4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #996] @ 38bed4 │ │ │ │ + ldr r2, [pc, #996] @ 38bef8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2048 @ 0x800 │ │ │ │ - bne 38c0f4 │ │ │ │ - ldr r2, [pc, #968] @ 38bed8 │ │ │ │ + bne 38c118 │ │ │ │ + ldr r2, [pc, #968] @ 38befc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #952] @ 38bedc │ │ │ │ + ldr r2, [pc, #952] @ 38bf00 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 38c0dc │ │ │ │ - ldr r2, [pc, #924] @ 38bee0 │ │ │ │ + bne 38c100 │ │ │ │ + ldr r2, [pc, #924] @ 38bf04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #908] @ 38bee4 │ │ │ │ + ldr r2, [pc, #908] @ 38bf08 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8192 @ 0x2000 │ │ │ │ - bne 38c0c4 │ │ │ │ - ldr r2, [pc, #880] @ 38bee8 │ │ │ │ + bne 38c0e8 │ │ │ │ + ldr r2, [pc, #880] @ 38bf0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #864] @ 38beec │ │ │ │ + ldr r2, [pc, #864] @ 38bf10 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #844] @ 38bef0 │ │ │ │ + ldr r3, [pc, #844] @ 38bf14 │ │ │ │ lsr r7, r5, #14 │ │ │ │ and r7, r7, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r7, #14 │ │ │ │ - bhi 38c010 │ │ │ │ + bhi 38c034 │ │ │ │ add r3, r3, r7 │ │ │ │ ldrsh r3, [r3, r7] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #808] @ 38bef4 │ │ │ │ + ldr r2, [pc, #808] @ 38bf18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b130 │ │ │ │ - ldr r2, [pc, #788] @ 38bef8 │ │ │ │ + b 38b154 │ │ │ │ + ldr r2, [pc, #788] @ 38bf1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b130 │ │ │ │ - ldr r2, [pc, #768] @ 38befc │ │ │ │ + b 38b154 │ │ │ │ + ldr r2, [pc, #768] @ 38bf20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b130 │ │ │ │ - ldr r2, [pc, #748] @ 38bf00 │ │ │ │ + b 38b154 │ │ │ │ + ldr r2, [pc, #748] @ 38bf24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b130 │ │ │ │ - ldr r2, [pc, #728] @ 38bf04 │ │ │ │ + b 38b154 │ │ │ │ + ldr r2, [pc, #728] @ 38bf28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b130 │ │ │ │ - ldr r2, [pc, #708] @ 38bf08 │ │ │ │ + b 38b154 │ │ │ │ + ldr r2, [pc, #708] @ 38bf2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b130 │ │ │ │ - ldr r2, [pc, #688] @ 38bf0c │ │ │ │ + b 38b154 │ │ │ │ + ldr r2, [pc, #688] @ 38bf30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b130 │ │ │ │ - ldr r2, [pc, #668] @ 38bf10 │ │ │ │ + b 38b154 │ │ │ │ + ldr r2, [pc, #668] @ 38bf34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b130 │ │ │ │ - ldr r2, [pc, #648] @ 38bf14 │ │ │ │ + b 38b154 │ │ │ │ + ldr r2, [pc, #648] @ 38bf38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b130 │ │ │ │ - ldr r2, [pc, #628] @ 38bf18 │ │ │ │ + b 38b154 │ │ │ │ + ldr r2, [pc, #628] @ 38bf3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b130 │ │ │ │ + b 38b154 │ │ │ │ andeq r0, r0, ip, lsl r4 │ │ │ │ - adceq r2, pc, r2, rrx │ │ │ │ + adceq r2, pc, lr, asr r0 @ │ │ │ │ tstne r1, r0, lsl r0 │ │ │ │ andeq r0, r0, r1, lsl #2 │ │ │ │ - ldrsheq r5, [ip], ip │ │ │ │ + ldrsheq r5, [ip], r8 │ │ │ │ andeq r0, r0, ip, lsr r7 │ │ │ │ tstne r1, r1, lsl r0 │ │ │ │ - addseq ip, ip, ip, lsl #1 │ │ │ │ - umullseq r4, lr, r8, r5 │ │ │ │ - addseq ip, ip, r0, ror #14 │ │ │ │ - addseq r4, lr, r8, ror #10 │ │ │ │ - umullseq r6, lr, ip, pc @ │ │ │ │ - adceq r1, pc, r0, ror #30 │ │ │ │ - @ instruction: 0x009cc5f8 │ │ │ │ - @ instruction: 0x009e44fc │ │ │ │ - addseq ip, ip, ip, asr #11 │ │ │ │ - addseq r4, lr, r8, asr #9 │ │ │ │ + addseq ip, ip, r8, lsl #1 │ │ │ │ + umullseq r4, lr, r4, r5 │ │ │ │ + addseq ip, ip, ip, asr r7 │ │ │ │ + addseq r4, lr, r4, ror #10 │ │ │ │ + umullseq r6, lr, r8, pc @ │ │ │ │ + adceq r1, pc, ip, asr pc @ │ │ │ │ + @ instruction: 0x009cc5f4 │ │ │ │ + @ instruction: 0x009e44f8 │ │ │ │ + addseq ip, ip, r8, asr #11 │ │ │ │ + addseq r4, lr, r4, asr #9 │ │ │ │ tsteq r1, r0 │ │ │ │ andeq r0, r0, r8, lsr #14 │ │ │ │ - addseq r3, lr, ip, asr #26 │ │ │ │ - umullseq r6, lr, r0, pc @ │ │ │ │ - addseq ip, ip, ip, lsl #5 │ │ │ │ - adceq r1, pc, r6, ror #28 │ │ │ │ - umullseq ip, ip, ip, r3 @ │ │ │ │ - addseq r4, lr, ip, ror #7 │ │ │ │ - addseq ip, ip, r4, ror r3 │ │ │ │ - addseq r6, lr, r4, lsl ip │ │ │ │ - umullseq r4, lr, r4, r3 │ │ │ │ - addseq r3, lr, ip, asr #24 │ │ │ │ - umullseq r6, lr, r0, lr │ │ │ │ - addseq ip, ip, ip, lsl #3 │ │ │ │ - adceq r1, pc, r2, ror sp @ │ │ │ │ - addseq r9, lr, r8, ror #24 │ │ │ │ - addseq r6, lr, r0, asr #23 │ │ │ │ - addseq r9, lr, r8, lsl ip │ │ │ │ - addseq fp, ip, r8, ror #27 │ │ │ │ - adceq r1, pc, sl, ror #25 │ │ │ │ - addseq r2, sp, r4, ror lr │ │ │ │ - addseq r4, lr, r8, ror #4 │ │ │ │ - addseq r9, lr, r0, ror #24 │ │ │ │ - addseq r9, lr, r4, asr ip │ │ │ │ - @ instruction: 0x009cc3d0 │ │ │ │ - addseq r9, lr, r0, asr #24 │ │ │ │ - @ instruction: 0x009cbdb0 │ │ │ │ + addseq r3, lr, r8, asr #26 │ │ │ │ + addseq r6, lr, ip, lsl #31 │ │ │ │ + addseq ip, ip, r8, lsl #5 │ │ │ │ + adceq r1, pc, r2, ror #28 │ │ │ │ + umullseq ip, ip, r8, r3 @ │ │ │ │ + addseq r4, lr, r8, ror #7 │ │ │ │ + addseq ip, ip, r0, ror r3 │ │ │ │ + addseq r6, lr, r0, lsl ip │ │ │ │ + umullseq r4, lr, r0, r3 │ │ │ │ + addseq r3, lr, r8, asr #24 │ │ │ │ + addseq r6, lr, ip, lsl #29 │ │ │ │ + addseq ip, ip, r8, lsl #3 │ │ │ │ + adceq r1, pc, lr, ror #26 │ │ │ │ + addseq r9, lr, r4, ror #24 │ │ │ │ + @ instruction: 0x009e6bbc │ │ │ │ + addseq r9, lr, r4, lsl ip │ │ │ │ + addseq fp, ip, r4, ror #27 │ │ │ │ + adceq r1, pc, r6, ror #25 │ │ │ │ + addseq r2, sp, r0, ror lr │ │ │ │ + addseq r4, lr, r4, ror #4 │ │ │ │ + addseq r9, lr, ip, asr ip │ │ │ │ + addseq r9, lr, r0, asr ip │ │ │ │ + addseq ip, ip, ip, asr #7 │ │ │ │ + addseq r9, lr, ip, lsr ip │ │ │ │ addseq fp, ip, ip, lsr #27 │ │ │ │ addseq fp, ip, r8, lsr #27 │ │ │ │ - addseq fp, ip, r0, asr #27 │ │ │ │ - addseq fp, ip, r0, lsr #27 │ │ │ │ - addseq ip, ip, r4, asr #32 │ │ │ │ + addseq fp, ip, r4, lsr #27 │ │ │ │ + @ instruction: 0x009cbdbc │ │ │ │ + umullseq fp, ip, ip, sp │ │ │ │ addseq ip, ip, r0, asr #32 │ │ │ │ - ldrdeq r1, [pc], r7 @ │ │ │ │ - @ instruction: 0x009cbff4 │ │ │ │ - umullseq r6, lr, r0, ip │ │ │ │ - addseq r8, fp, r8, asr #29 │ │ │ │ - umullseq fp, ip, r0, pc @ │ │ │ │ - addseq fp, ip, ip, ror #30 │ │ │ │ - addseq fp, ip, r8, asr #30 │ │ │ │ - addseq fp, ip, r4, lsr #30 │ │ │ │ - addseq fp, ip, r0, lsl #30 │ │ │ │ - addseq fp, ip, r8, lsr #30 │ │ │ │ + addseq ip, ip, ip, lsr r0 │ │ │ │ + ldrdeq r1, [pc], r3 @ │ │ │ │ + @ instruction: 0x009cbff0 │ │ │ │ + addseq r6, lr, ip, lsl #25 │ │ │ │ + addseq r8, fp, r4, asr #29 │ │ │ │ + addseq fp, ip, ip, lsl #31 │ │ │ │ + addseq fp, ip, r8, ror #30 │ │ │ │ + addseq fp, ip, r4, asr #30 │ │ │ │ + addseq fp, ip, r0, lsr #30 │ │ │ │ + @ instruction: 0x009cbefc │ │ │ │ addseq fp, ip, r4, lsr #30 │ │ │ │ - adceq r1, pc, r1, asr #21 │ │ │ │ - @ instruction: 0x009cbed8 │ │ │ │ - addseq r6, lr, r4, ror fp │ │ │ │ - addseq r8, fp, ip, lsr #27 │ │ │ │ - addseq fp, ip, r8, ror lr │ │ │ │ - addseq fp, ip, r4, asr lr │ │ │ │ - addseq fp, ip, r0, lsr lr │ │ │ │ - addseq fp, ip, ip, lsl #28 │ │ │ │ - addseq fp, ip, r8, ror #27 │ │ │ │ - addseq fp, ip, r8, ror #27 │ │ │ │ - addseq fp, ip, r4, asr #27 │ │ │ │ - addseq fp, ip, r0, lsr #27 │ │ │ │ - @ instruction: 0x009cbdb8 │ │ │ │ - umullseq fp, ip, r4, sp │ │ │ │ - addseq fp, ip, r8, lsl #27 │ │ │ │ - addseq fp, ip, r4, ror #26 │ │ │ │ - addseq fp, ip, r0, asr #26 │ │ │ │ - addseq fp, ip, ip, lsl sp │ │ │ │ - @ instruction: 0x009cbcf8 │ │ │ │ - addseq r6, lr, r8, lsr #18 │ │ │ │ - addseq r6, lr, r0, lsr #18 │ │ │ │ - adceq r1, pc, r3, asr #17 │ │ │ │ + addseq fp, ip, r0, lsr #30 │ │ │ │ + @ instruction: 0x00af1abd │ │ │ │ + @ instruction: 0x009cbed4 │ │ │ │ + addseq r6, lr, r0, ror fp │ │ │ │ + addseq r8, fp, r8, lsr #27 │ │ │ │ + addseq fp, ip, r4, ror lr │ │ │ │ + addseq fp, ip, r0, asr lr │ │ │ │ + addseq fp, ip, ip, lsr #28 │ │ │ │ + addseq fp, ip, r8, lsl #28 │ │ │ │ + addseq fp, ip, r4, ror #27 │ │ │ │ + addseq fp, ip, r4, ror #27 │ │ │ │ + addseq fp, ip, r0, asr #27 │ │ │ │ + umullseq fp, ip, ip, sp │ │ │ │ + @ instruction: 0x009cbdb4 │ │ │ │ + umullseq fp, ip, r0, sp │ │ │ │ + addseq fp, ip, r4, lsl #27 │ │ │ │ + addseq fp, ip, r0, ror #26 │ │ │ │ + addseq fp, ip, ip, lsr sp │ │ │ │ + addseq fp, ip, r8, lsl sp │ │ │ │ + @ instruction: 0x009cbcf4 │ │ │ │ + addseq r6, lr, r4, lsr #18 │ │ │ │ + addseq r6, lr, ip, lsl r9 │ │ │ │ + @ instruction: 0x00af18bf │ │ │ │ + @ instruction: 0x009e68d4 │ │ │ │ @ instruction: 0x009e68d8 │ │ │ │ - @ instruction: 0x009e68dc │ │ │ │ - adceq r1, pc, sl, ror r8 @ │ │ │ │ - addseq r6, lr, r8, lsl #17 │ │ │ │ - umullseq r6, lr, r8, r8 │ │ │ │ - adceq r1, pc, r1, lsr r8 @ │ │ │ │ - addseq r6, lr, r8, lsr r8 │ │ │ │ - addseq r6, lr, ip, asr #16 │ │ │ │ - adceq lr, r0, r0, asr #23 │ │ │ │ - addseq r6, lr, r0, lsr r8 │ │ │ │ - adceq lr, r0, r4, ror fp │ │ │ │ - addseq r6, lr, r8, lsl #16 │ │ │ │ - adceq lr, r0, ip, lsr #22 │ │ │ │ - addseq r6, lr, ip, lsr r7 │ │ │ │ - addseq r6, lr, r0, lsl r7 │ │ │ │ - @ instruction: 0x009e66f0 │ │ │ │ - addseq r6, lr, r8, ror #13 │ │ │ │ - @ instruction: 0x009e66b8 │ │ │ │ - umullseq r6, lr, r8, r6 │ │ │ │ - addseq r6, lr, ip, lsr #13 │ │ │ │ - addseq r6, lr, r8, lsl #13 │ │ │ │ - addseq r6, lr, r8, ror #12 │ │ │ │ - addseq r6, lr, r8, asr #12 │ │ │ │ - addseq r6, lr, r8, lsr #12 │ │ │ │ - addseq r6, lr, r8, lsl #12 │ │ │ │ - addseq r6, lr, ip, lsl r6 │ │ │ │ - @ instruction: 0x009e65f8 │ │ │ │ - @ instruction: 0x009e65d8 │ │ │ │ - @ instruction: 0x009e65b8 │ │ │ │ - umullseq r6, lr, r8, r5 │ │ │ │ - addseq r6, lr, r8, ror r5 │ │ │ │ - addseq r6, lr, ip, lsl #11 │ │ │ │ - addseq r6, lr, r8, ror #10 │ │ │ │ - addseq r6, lr, r8, asr #10 │ │ │ │ - addseq r6, lr, r8, lsr #10 │ │ │ │ - addseq r6, lr, r8, lsl #10 │ │ │ │ - addseq r6, lr, r8, ror #9 │ │ │ │ - addseq r6, lr, r4, lsr #7 │ │ │ │ - @ instruction: 0x00a0f5b4 │ │ │ │ - umullseq r6, lr, r0, r3 │ │ │ │ - addseq fp, ip, r4, asr #11 │ │ │ │ - addseq r6, lr, r8, ror #6 │ │ │ │ - adceq pc, r0, r4, lsr r5 @ │ │ │ │ - addseq r6, lr, r0, ror r3 │ │ │ │ - adceq pc, r0, r8, ror #9 │ │ │ │ - addseq r6, lr, r4, asr r3 │ │ │ │ - addseq fp, ip, r4, ror #14 │ │ │ │ - addseq r6, lr, r8, lsr r3 │ │ │ │ - addseq fp, ip, r0, lsr r7 │ │ │ │ - addseq r6, lr, ip, lsl r3 │ │ │ │ - umullseq fp, ip, r0, r4 │ │ │ │ - addseq r6, lr, r0, lsl #6 │ │ │ │ - addseq fp, ip, ip, asr r4 │ │ │ │ - @ instruction: 0x009e91f4 │ │ │ │ - addseq r9, lr, r4, ror #3 │ │ │ │ - addseq r6, lr, r0, lsl #2 │ │ │ │ - ldrsheq r6, [lr], r0 │ │ │ │ - addseq r6, lr, ip, lsr r1 │ │ │ │ - ldrheq r6, [lr], ip │ │ │ │ + adceq r1, pc, r6, ror r8 @ │ │ │ │ + addseq r6, lr, r4, lsl #17 │ │ │ │ + umullseq r6, lr, r4, r8 │ │ │ │ + adceq r1, pc, sp, lsr #16 │ │ │ │ + addseq r6, lr, r4, lsr r8 │ │ │ │ + addseq r6, lr, r8, asr #16 │ │ │ │ + @ instruction: 0x00a0ebbc │ │ │ │ + addseq r6, lr, ip, lsr #16 │ │ │ │ + adceq lr, r0, r0, ror fp │ │ │ │ + addseq r6, lr, r4, lsl #16 │ │ │ │ + adceq lr, r0, r8, lsr #22 │ │ │ │ + addseq r6, lr, r8, lsr r7 │ │ │ │ + addseq r6, lr, ip, lsl #14 │ │ │ │ + addseq r6, lr, ip, ror #13 │ │ │ │ + addseq r6, lr, r4, ror #13 │ │ │ │ + @ instruction: 0x009e66b4 │ │ │ │ + umullseq r6, lr, r4, r6 │ │ │ │ + addseq r6, lr, r8, lsr #13 │ │ │ │ + addseq r6, lr, r4, lsl #13 │ │ │ │ + addseq r6, lr, r4, ror #12 │ │ │ │ + addseq r6, lr, r4, asr #12 │ │ │ │ + addseq r6, lr, r4, lsr #12 │ │ │ │ + addseq r6, lr, r4, lsl #12 │ │ │ │ + addseq r6, lr, r8, lsl r6 │ │ │ │ + @ instruction: 0x009e65f4 │ │ │ │ + @ instruction: 0x009e65d4 │ │ │ │ + @ instruction: 0x009e65b4 │ │ │ │ + umullseq r6, lr, r4, r5 │ │ │ │ + addseq r6, lr, r4, ror r5 │ │ │ │ + addseq r6, lr, r8, lsl #11 │ │ │ │ + addseq r6, lr, r4, ror #10 │ │ │ │ + addseq r6, lr, r4, asr #10 │ │ │ │ + addseq r6, lr, r4, lsr #10 │ │ │ │ + addseq r6, lr, r4, lsl #10 │ │ │ │ + addseq r6, lr, r4, ror #9 │ │ │ │ + addseq r6, lr, r0, lsr #7 │ │ │ │ + @ instruction: 0x00a0f5b0 │ │ │ │ + addseq r6, lr, ip, lsl #7 │ │ │ │ + addseq fp, ip, r0, asr #11 │ │ │ │ + addseq r6, lr, r4, ror #6 │ │ │ │ + adceq pc, r0, r0, lsr r5 @ │ │ │ │ + addseq r6, lr, ip, ror #6 │ │ │ │ + adceq pc, r0, r4, ror #9 │ │ │ │ + addseq r6, lr, r0, asr r3 │ │ │ │ + addseq fp, ip, r0, ror #14 │ │ │ │ + addseq r6, lr, r4, lsr r3 │ │ │ │ + addseq fp, ip, ip, lsr #14 │ │ │ │ + addseq r6, lr, r8, lsl r3 │ │ │ │ + addseq fp, ip, ip, lsl #9 │ │ │ │ + @ instruction: 0x009e62fc │ │ │ │ + addseq fp, ip, r8, asr r4 │ │ │ │ + @ instruction: 0x009e91f0 │ │ │ │ + addseq r9, lr, r0, ror #3 │ │ │ │ + ldrsheq r6, [lr], ip │ │ │ │ + addseq r6, lr, ip, ror #1 │ │ │ │ + addseq r6, lr, r8, lsr r1 │ │ │ │ + ldrheq r6, [lr], r8 │ │ │ │ + addseq r9, lr, r8, lsl #3 │ │ │ │ + adceq r1, pc, r4, asr #4 │ │ │ │ + addseq r9, lr, ip, lsr #3 │ │ │ │ addseq r9, lr, ip, lsl #3 │ │ │ │ - adceq r1, pc, r8, asr #4 │ │ │ │ - @ instruction: 0x009e91b0 │ │ │ │ - umullseq r9, lr, r0, r1 │ │ │ │ - addseq r9, lr, r0, ror r1 │ │ │ │ - addseq r9, lr, r0, asr r1 │ │ │ │ - @ instruction: 0x009cb8b0 │ │ │ │ - addseq fp, ip, ip, lsl #17 │ │ │ │ - addseq r9, lr, r0, lsl #2 │ │ │ │ - addseq r9, lr, r0, ror #1 │ │ │ │ - addseq r9, lr, r0, asr #1 │ │ │ │ - addseq r9, lr, r0, lsr #1 │ │ │ │ - addseq r8, lr, r4, asr sp │ │ │ │ - addseq r8, lr, r4, lsr sp │ │ │ │ - addseq r8, fp, r8, lsl #2 │ │ │ │ + addseq r9, lr, ip, ror #2 │ │ │ │ + addseq r9, lr, ip, asr #2 │ │ │ │ + addseq fp, ip, ip, lsr #17 │ │ │ │ + addseq fp, ip, r8, lsl #17 │ │ │ │ + ldrsheq r9, [lr], ip │ │ │ │ + ldrsbeq r9, [lr], ip │ │ │ │ + ldrheq r9, [lr], ip │ │ │ │ + umullseq r9, lr, ip, r0 │ │ │ │ + addseq r8, lr, r0, asr sp │ │ │ │ + addseq r8, lr, r0, lsr sp │ │ │ │ + addseq r8, fp, r4, lsl #2 │ │ │ │ andeq r1, r0, r4, lsl r1 │ │ │ │ - addseq r5, lr, r4, lsr #29 │ │ │ │ - addseq r5, lr, r4, lsl #29 │ │ │ │ - addseq r8, fp, r4, asr #1 │ │ │ │ - addseq r5, lr, r8, lsl ip │ │ │ │ - @ instruction: 0x009e5bf8 │ │ │ │ - addseq fp, ip, r0, lsr r1 │ │ │ │ - addseq fp, ip, r8, lsl r1 │ │ │ │ - addseq fp, ip, r8, ror #8 │ │ │ │ - addseq r5, lr, r4, ror fp │ │ │ │ - addseq r5, lr, ip, asr fp │ │ │ │ - addseq r8, lr, ip, lsl #24 │ │ │ │ - addseq sl, ip, ip, lsr #28 │ │ │ │ - addseq sl, ip, r4, lsl lr │ │ │ │ - @ instruction: 0x009cadfc │ │ │ │ - addseq r7, fp, r0, asr #31 │ │ │ │ - addseq fp, ip, r4, asr r0 │ │ │ │ - addseq r7, fp, ip, lsl #31 │ │ │ │ - addseq fp, ip, r0, lsr #32 │ │ │ │ - addseq r7, fp, ip, asr pc │ │ │ │ - umullseq r5, lr, r0, ip │ │ │ │ - addseq r5, lr, ip, ror ip │ │ │ │ - addseq r5, lr, r4, ror #24 │ │ │ │ - addseq r5, lr, ip, asr ip │ │ │ │ - addseq r5, lr, ip, lsr ip │ │ │ │ - addseq r5, lr, ip, lsl ip │ │ │ │ + addseq r5, lr, r0, lsr #29 │ │ │ │ + addseq r5, lr, r0, lsl #29 │ │ │ │ + addseq r8, fp, r0, asr #1 │ │ │ │ addseq r5, lr, r4, lsl ip │ │ │ │ @ instruction: 0x009e5bf4 │ │ │ │ - @ instruction: 0x009e5bd8 │ │ │ │ - addseq r5, lr, r0, asr #20 │ │ │ │ - addseq r5, lr, ip, lsr #20 │ │ │ │ - addseq r5, lr, r4, lsr #21 │ │ │ │ - addseq r7, fp, r4, asr #28 │ │ │ │ - addseq r5, lr, r4, lsr sl │ │ │ │ - addseq r5, lr, r0, lsl #20 │ │ │ │ - @ instruction: 0x009b7df8 │ │ │ │ - addseq r5, lr, r0, lsr #20 │ │ │ │ - addseq r7, fp, r4, asr #27 │ │ │ │ - addseq r7, fp, r8, lsr #27 │ │ │ │ - addseq r7, fp, ip, lsl #27 │ │ │ │ - addseq r7, fp, r0, ror sp │ │ │ │ - addseq r7, fp, r8, asr sp │ │ │ │ - addseq r7, fp, r8, asr #26 │ │ │ │ - addseq r7, fp, ip, lsr #26 │ │ │ │ - addseq r7, fp, r0, lsl sp │ │ │ │ - @ instruction: 0x009b7cf4 │ │ │ │ - ldr r2, [pc, #-204] @ 38bf1c │ │ │ │ + addseq fp, ip, ip, lsr #2 │ │ │ │ + addseq fp, ip, r4, lsl r1 │ │ │ │ + addseq fp, ip, r4, ror #8 │ │ │ │ + addseq r5, lr, r0, ror fp │ │ │ │ + addseq r5, lr, r8, asr fp │ │ │ │ + addseq r8, lr, r8, lsl #24 │ │ │ │ + addseq sl, ip, r8, lsr #28 │ │ │ │ + addseq sl, ip, r0, lsl lr │ │ │ │ + @ instruction: 0x009cadf8 │ │ │ │ + @ instruction: 0x009b7fbc │ │ │ │ + addseq fp, ip, r0, asr r0 │ │ │ │ + addseq r7, fp, r8, lsl #31 │ │ │ │ + addseq fp, ip, ip, lsl r0 │ │ │ │ + addseq r7, fp, r8, asr pc │ │ │ │ + addseq r5, lr, ip, lsl #25 │ │ │ │ + addseq r5, lr, r8, ror ip │ │ │ │ + addseq r5, lr, r0, ror #24 │ │ │ │ + addseq r5, lr, r8, asr ip │ │ │ │ + addseq r5, lr, r8, lsr ip │ │ │ │ + addseq r5, lr, r8, lsl ip │ │ │ │ + addseq r5, lr, r0, lsl ip │ │ │ │ + @ instruction: 0x009e5bf0 │ │ │ │ + @ instruction: 0x009e5bd4 │ │ │ │ + addseq r5, lr, ip, lsr sl │ │ │ │ + addseq r5, lr, r8, lsr #20 │ │ │ │ + addseq r5, lr, r0, lsr #21 │ │ │ │ + addseq r7, fp, r0, asr #28 │ │ │ │ + addseq r5, lr, r0, lsr sl │ │ │ │ + @ instruction: 0x009e59fc │ │ │ │ + @ instruction: 0x009b7df4 │ │ │ │ + addseq r5, lr, ip, lsl sl │ │ │ │ + addseq r7, fp, r0, asr #27 │ │ │ │ + addseq r7, fp, r4, lsr #27 │ │ │ │ + addseq r7, fp, r8, lsl #27 │ │ │ │ + addseq r7, fp, ip, ror #26 │ │ │ │ + addseq r7, fp, r4, asr sp │ │ │ │ + addseq r7, fp, r4, asr #26 │ │ │ │ + addseq r7, fp, r8, lsr #26 │ │ │ │ + addseq r7, fp, ip, lsl #26 │ │ │ │ + @ instruction: 0x009b7cf0 │ │ │ │ + ldr r2, [pc, #-204] @ 38bf40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b130 │ │ │ │ - ldr r2, [pc, #-224] @ 38bf20 │ │ │ │ + b 38b154 │ │ │ │ + ldr r2, [pc, #-224] @ 38bf44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b130 │ │ │ │ - ldr r2, [pc, #-244] @ 38bf24 │ │ │ │ + b 38b154 │ │ │ │ + ldr r2, [pc, #-244] @ 38bf48 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b130 │ │ │ │ - ldr r3, [pc, #-268] @ 38bf28 │ │ │ │ + b 38b154 │ │ │ │ + ldr r3, [pc, #-268] @ 38bf4c │ │ │ │ cmp ip, r3 │ │ │ │ - beq 38adc4 │ │ │ │ - b 38ad68 │ │ │ │ - ldr r2, [pc, #-280] @ 38bf2c │ │ │ │ + beq 38ade8 │ │ │ │ + b 38ad8c │ │ │ │ + ldr r2, [pc, #-280] @ 38bf50 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b0a4 │ │ │ │ - ldr r2, [pc, #-288] @ 38bf30 │ │ │ │ + b 38b0c8 │ │ │ │ + ldr r2, [pc, #-288] @ 38bf54 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b0a4 │ │ │ │ - ldr r2, [pc, #-296] @ 38bf34 │ │ │ │ + b 38b0c8 │ │ │ │ + ldr r2, [pc, #-296] @ 38bf58 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38ade8 │ │ │ │ - ldr r2, [pc, #-308] @ 38bf38 │ │ │ │ + b 38ae0c │ │ │ │ + ldr r2, [pc, #-308] @ 38bf5c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b0a4 │ │ │ │ - ldr r2, [pc, #-316] @ 38bf3c │ │ │ │ + b 38b0c8 │ │ │ │ + ldr r2, [pc, #-316] @ 38bf60 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b0a4 │ │ │ │ - ldr r2, [pc, #-324] @ 38bf40 │ │ │ │ + b 38b0c8 │ │ │ │ + ldr r2, [pc, #-324] @ 38bf64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38ba80 │ │ │ │ - ldr r2, [pc, #-344] @ 38bf44 │ │ │ │ + b 38baa4 │ │ │ │ + ldr r2, [pc, #-344] @ 38bf68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38ba4c │ │ │ │ - ldr r2, [pc, #-364] @ 38bf48 │ │ │ │ + b 38ba70 │ │ │ │ + ldr r2, [pc, #-364] @ 38bf6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b164 │ │ │ │ - ldr r2, [pc, #-384] @ 38bf4c │ │ │ │ + b 38b188 │ │ │ │ + ldr r2, [pc, #-384] @ 38bf70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38bb84 │ │ │ │ - ldr r2, [pc, #-404] @ 38bf50 │ │ │ │ + b 38bba8 │ │ │ │ + ldr r2, [pc, #-404] @ 38bf74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38bb50 │ │ │ │ - ldr r2, [pc, #-424] @ 38bf54 │ │ │ │ + b 38bb74 │ │ │ │ + ldr r2, [pc, #-424] @ 38bf78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38bb1c │ │ │ │ - ldr r2, [pc, #-444] @ 38bf58 │ │ │ │ + b 38bb40 │ │ │ │ + ldr r2, [pc, #-444] @ 38bf7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38bae8 │ │ │ │ - ldr r2, [pc, #-464] @ 38bf5c │ │ │ │ + b 38bb0c │ │ │ │ + ldr r2, [pc, #-464] @ 38bf80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38bab4 │ │ │ │ - ldr r2, [pc, #-484] @ 38bf60 │ │ │ │ + b 38bad8 │ │ │ │ + ldr r2, [pc, #-484] @ 38bf84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b980 │ │ │ │ - ldr r2, [pc, #-504] @ 38bf64 │ │ │ │ + b 38b9a4 │ │ │ │ + ldr r2, [pc, #-504] @ 38bf88 │ │ │ │ mov r3, r7 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b028 │ │ │ │ - ldr r2, [pc, #-528] @ 38bf68 │ │ │ │ + b 38b04c │ │ │ │ + ldr r2, [pc, #-528] @ 38bf8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b028 │ │ │ │ - ldr r2, [pc, #-548] @ 38bf6c │ │ │ │ + b 38b04c │ │ │ │ + ldr r2, [pc, #-548] @ 38bf90 │ │ │ │ mov r3, r8 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38af28 │ │ │ │ - ldr r2, [pc, #-572] @ 38bf70 │ │ │ │ + b 38af4c │ │ │ │ + ldr r2, [pc, #-572] @ 38bf94 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38af28 │ │ │ │ - ldr r2, [pc, #-592] @ 38bf74 │ │ │ │ + b 38af4c │ │ │ │ + ldr r2, [pc, #-592] @ 38bf98 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b94c │ │ │ │ - ldr r2, [pc, #-616] @ 38bf78 │ │ │ │ + b 38b970 │ │ │ │ + ldr r2, [pc, #-616] @ 38bf9c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b0a4 │ │ │ │ - ldr r2, [pc, #-624] @ 38bf7c │ │ │ │ + b 38b0c8 │ │ │ │ + ldr r2, [pc, #-624] @ 38bfa0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b0a4 │ │ │ │ - ldr r2, [pc, #-632] @ 38bf80 │ │ │ │ + b 38b0c8 │ │ │ │ + ldr r2, [pc, #-632] @ 38bfa4 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b680 │ │ │ │ - ldr r2, [pc, #-652] @ 38bf84 │ │ │ │ + b 38b6a4 │ │ │ │ + ldr r2, [pc, #-652] @ 38bfa8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b680 │ │ │ │ - ldr r2, [pc, #-672] @ 38bf88 │ │ │ │ + b 38b6a4 │ │ │ │ + ldr r2, [pc, #-672] @ 38bfac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b680 │ │ │ │ - ldr r2, [pc, #-692] @ 38bf8c │ │ │ │ + b 38b6a4 │ │ │ │ + ldr r2, [pc, #-692] @ 38bfb0 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b634 │ │ │ │ - ldr r2, [pc, #-712] @ 38bf90 │ │ │ │ + b 38b658 │ │ │ │ + ldr r2, [pc, #-712] @ 38bfb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b634 │ │ │ │ - ldr r2, [pc, #-732] @ 38bf94 │ │ │ │ + b 38b658 │ │ │ │ + ldr r2, [pc, #-732] @ 38bfb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b634 │ │ │ │ - ldr r2, [pc, #-752] @ 38bf98 │ │ │ │ + b 38b658 │ │ │ │ + ldr r2, [pc, #-752] @ 38bfbc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b0a4 │ │ │ │ - ldr r2, [pc, #-760] @ 38bf9c │ │ │ │ + b 38b0c8 │ │ │ │ + ldr r2, [pc, #-760] @ 38bfc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b94c │ │ │ │ - ldr r2, [pc, #-780] @ 38bfa0 │ │ │ │ + b 38b970 │ │ │ │ + ldr r2, [pc, #-780] @ 38bfc4 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b94c │ │ │ │ - ldr r2, [pc, #-800] @ 38bfa4 │ │ │ │ + b 38b970 │ │ │ │ + ldr r2, [pc, #-800] @ 38bfc8 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38ba18 │ │ │ │ - ldr r2, [pc, #-820] @ 38bfa8 │ │ │ │ + b 38ba3c │ │ │ │ + ldr r2, [pc, #-820] @ 38bfcc │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b9cc │ │ │ │ - ldr r2, [pc, #-844] @ 38bfac │ │ │ │ + b 38b9f0 │ │ │ │ + ldr r2, [pc, #-844] @ 38bfd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b9cc │ │ │ │ - ldr r2, [pc, #-864] @ 38bfb0 │ │ │ │ + b 38b9f0 │ │ │ │ + ldr r2, [pc, #-864] @ 38bfd4 │ │ │ │ mov r1, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b9cc │ │ │ │ - ldr r2, [pc, #-884] @ 38bfb4 │ │ │ │ + b 38b9f0 │ │ │ │ + ldr r2, [pc, #-884] @ 38bfd8 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38ba18 │ │ │ │ - ldr r2, [pc, #-908] @ 38bfb8 │ │ │ │ + b 38ba3c │ │ │ │ + ldr r2, [pc, #-908] @ 38bfdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38ba18 │ │ │ │ - ldr r2, [pc, #-928] @ 38bfbc │ │ │ │ + b 38ba3c │ │ │ │ + ldr r2, [pc, #-928] @ 38bfe0 │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b5e8 │ │ │ │ - ldr r2, [pc, #-952] @ 38bfc0 │ │ │ │ + b 38b60c │ │ │ │ + ldr r2, [pc, #-952] @ 38bfe4 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b1d4 │ │ │ │ - ldr r2, [pc, #-976] @ 38bfc4 │ │ │ │ + b 38b1f8 │ │ │ │ + ldr r2, [pc, #-976] @ 38bfe8 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b2f0 │ │ │ │ - ldr r2, [pc, #-1000] @ 38bfc8 │ │ │ │ + b 38b314 │ │ │ │ + ldr r2, [pc, #-1000] @ 38bfec │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b4f8 │ │ │ │ - ldr r2, [pc, #-1024] @ 38bfcc │ │ │ │ + b 38b51c │ │ │ │ + ldr r2, [pc, #-1024] @ 38bff0 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 38b25c │ │ │ │ - ldr r2, [pc, #-1032] @ 38bfd0 │ │ │ │ + b 38b280 │ │ │ │ + ldr r2, [pc, #-1032] @ 38bff4 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b340 │ │ │ │ - ldr r2, [pc, #-1056] @ 38bfd4 │ │ │ │ + b 38b364 │ │ │ │ + ldr r2, [pc, #-1056] @ 38bff8 │ │ │ │ mov r3, r7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b224 │ │ │ │ - ldr r2, [pc, #-1080] @ 38bfd8 │ │ │ │ + b 38b248 │ │ │ │ + ldr r2, [pc, #-1080] @ 38bffc │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b598 │ │ │ │ - ldr r2, [pc, #-1104] @ 38bfdc │ │ │ │ + b 38b5bc │ │ │ │ + ldr r2, [pc, #-1104] @ 38c000 │ │ │ │ mov r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 38b548 │ │ │ │ - ldr r3, [pc, #2480] @ 38cdf8 │ │ │ │ + b 38b56c │ │ │ │ + ldr r3, [pc, #2480] @ 38ce1c │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 38c478 │ │ │ │ - ldr r2, [pc, #2472] @ 38cdfc │ │ │ │ + bhi 38c49c │ │ │ │ + ldr r2, [pc, #2472] @ 38ce20 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 38c46c │ │ │ │ + bhi 38c490 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r2, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2444] @ 38ce00 │ │ │ │ + ldr r0, [pc, #2444] @ 38ce24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ sub r0, r0, #13120 @ 0x3340 │ │ │ │ sub r0, r0, #28 │ │ │ │ lsl r3, r0, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #3232 @ 0xca0 │ │ │ │ - bhi 3943a4 │ │ │ │ - ldr r3, [pc, #2412] @ 38ce04 │ │ │ │ + bhi 3943c8 │ │ │ │ + ldr r3, [pc, #2412] @ 38ce28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #3232 @ 0xca0 │ │ │ │ - bhi 38c4b0 │ │ │ │ + bhi 38c4d4 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2384] @ 38ce08 │ │ │ │ + ldr r0, [pc, #2384] @ 38ce2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 38ce0c │ │ │ │ + ldr r0, [pc, #2376] @ 38ce30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 38ce10 │ │ │ │ + ldr r0, [pc, #2368] @ 38ce34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 38ce14 │ │ │ │ + ldr r0, [pc, #2360] @ 38ce38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 38ce18 │ │ │ │ + ldr r0, [pc, #2352] @ 38ce3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 38ce1c │ │ │ │ + ldr r0, [pc, #2344] @ 38ce40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 38ce20 │ │ │ │ + ldr r0, [pc, #2336] @ 38ce44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 38ce24 │ │ │ │ + ldr r0, [pc, #2328] @ 38ce48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 38ce28 │ │ │ │ + ldr r0, [pc, #2320] @ 38ce4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 38ce2c │ │ │ │ + ldr r0, [pc, #2312] @ 38ce50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 38ce30 │ │ │ │ + ldr r0, [pc, #2304] @ 38ce54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 38ce34 │ │ │ │ + ldr r0, [pc, #2296] @ 38ce58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 38ce38 │ │ │ │ + ldr r0, [pc, #2288] @ 38ce5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 38ce3c │ │ │ │ + ldr r0, [pc, #2280] @ 38ce60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 38ce40 │ │ │ │ + ldr r0, [pc, #2272] @ 38ce64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 38ce44 │ │ │ │ + ldr r0, [pc, #2264] @ 38ce68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 38ce48 │ │ │ │ + ldr r0, [pc, #2256] @ 38ce6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 38ce4c │ │ │ │ + ldr r0, [pc, #2248] @ 38ce70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 38ce50 │ │ │ │ + ldr r0, [pc, #2240] @ 38ce74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 38ce54 │ │ │ │ + ldr r0, [pc, #2232] @ 38ce78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 38ce58 │ │ │ │ + ldr r0, [pc, #2224] @ 38ce7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 38ce5c │ │ │ │ + ldr r0, [pc, #2216] @ 38ce80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 38ce60 │ │ │ │ + ldr r0, [pc, #2208] @ 38ce84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 38ce64 │ │ │ │ + ldr r0, [pc, #2200] @ 38ce88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 38ce68 │ │ │ │ + ldr r0, [pc, #2192] @ 38ce8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 38ce6c │ │ │ │ + ldr r0, [pc, #2184] @ 38ce90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 38ce70 │ │ │ │ + ldr r0, [pc, #2176] @ 38ce94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 38ce74 │ │ │ │ + ldr r0, [pc, #2168] @ 38ce98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 38ce78 │ │ │ │ + ldr r0, [pc, #2160] @ 38ce9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 38ce7c │ │ │ │ + ldr r0, [pc, #2152] @ 38cea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 38ce80 │ │ │ │ + ldr r0, [pc, #2144] @ 38cea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 38ce84 │ │ │ │ + ldr r0, [pc, #2136] @ 38cea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 38ce88 │ │ │ │ + ldr r0, [pc, #2128] @ 38ceac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 38ce8c │ │ │ │ + ldr r0, [pc, #2120] @ 38ceb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 38ce90 │ │ │ │ + ldr r0, [pc, #2112] @ 38ceb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 38ce94 │ │ │ │ + ldr r0, [pc, #2104] @ 38ceb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 38ce98 │ │ │ │ + ldr r0, [pc, #2096] @ 38cebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 38ce9c │ │ │ │ + ldr r0, [pc, #2088] @ 38cec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 38cea0 │ │ │ │ + ldr r0, [pc, #2080] @ 38cec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 38cea4 │ │ │ │ + ldr r0, [pc, #2072] @ 38cec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 38cea8 │ │ │ │ + ldr r0, [pc, #2064] @ 38cecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 38ceac │ │ │ │ + ldr r0, [pc, #2056] @ 38ced0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 38ceb0 │ │ │ │ + ldr r0, [pc, #2048] @ 38ced4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 38ceb4 │ │ │ │ + ldr r0, [pc, #2040] @ 38ced8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 38ceb8 │ │ │ │ + ldr r0, [pc, #2032] @ 38cedc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 38cebc │ │ │ │ + ldr r0, [pc, #2024] @ 38cee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 38cec0 │ │ │ │ + ldr r0, [pc, #2016] @ 38cee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 38cec4 │ │ │ │ + ldr r0, [pc, #2008] @ 38cee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 38cec8 │ │ │ │ + ldr r0, [pc, #2000] @ 38ceec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 38cecc │ │ │ │ + ldr r0, [pc, #1992] @ 38cef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 38ced0 │ │ │ │ + ldr r0, [pc, #1984] @ 38cef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 38ced4 │ │ │ │ + ldr r0, [pc, #1976] @ 38cef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 38ced8 │ │ │ │ + ldr r0, [pc, #1968] @ 38cefc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 38cedc │ │ │ │ + ldr r0, [pc, #1960] @ 38cf00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 38cee0 │ │ │ │ + ldr r0, [pc, #1952] @ 38cf04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 38cee4 │ │ │ │ + ldr r0, [pc, #1944] @ 38cf08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 38cee8 │ │ │ │ + ldr r0, [pc, #1936] @ 38cf0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 38ceec │ │ │ │ + ldr r0, [pc, #1928] @ 38cf10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 38cef0 │ │ │ │ + ldr r0, [pc, #1920] @ 38cf14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 38cef4 │ │ │ │ + ldr r0, [pc, #1912] @ 38cf18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 38cef8 │ │ │ │ + ldr r0, [pc, #1904] @ 38cf1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 38cefc │ │ │ │ + ldr r0, [pc, #1896] @ 38cf20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 38cf00 │ │ │ │ + ldr r0, [pc, #1888] @ 38cf24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 38cf04 │ │ │ │ + ldr r0, [pc, #1880] @ 38cf28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 38cf08 │ │ │ │ + ldr r0, [pc, #1872] @ 38cf2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 38cf0c │ │ │ │ + ldr r0, [pc, #1864] @ 38cf30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 38cf10 │ │ │ │ + ldr r0, [pc, #1856] @ 38cf34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 38cf14 │ │ │ │ + ldr r0, [pc, #1848] @ 38cf38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 38cf18 │ │ │ │ + ldr r0, [pc, #1840] @ 38cf3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 38cf1c │ │ │ │ + ldr r0, [pc, #1832] @ 38cf40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 38cf20 │ │ │ │ + ldr r0, [pc, #1824] @ 38cf44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 38cf24 │ │ │ │ + ldr r0, [pc, #1816] @ 38cf48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 38cf28 │ │ │ │ + ldr r0, [pc, #1808] @ 38cf4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 38cf2c │ │ │ │ + ldr r0, [pc, #1800] @ 38cf50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 38cf30 │ │ │ │ + ldr r0, [pc, #1792] @ 38cf54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 38cf34 │ │ │ │ + ldr r0, [pc, #1784] @ 38cf58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 38cf38 │ │ │ │ + ldr r0, [pc, #1776] @ 38cf5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 38cf3c │ │ │ │ + ldr r0, [pc, #1768] @ 38cf60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 38cf40 │ │ │ │ + ldr r0, [pc, #1760] @ 38cf64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 38cf44 │ │ │ │ + ldr r0, [pc, #1752] @ 38cf68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 38cf48 │ │ │ │ + ldr r0, [pc, #1744] @ 38cf6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 38cf4c │ │ │ │ + ldr r0, [pc, #1736] @ 38cf70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 38cf50 │ │ │ │ + ldr r0, [pc, #1728] @ 38cf74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 38cf54 │ │ │ │ + ldr r0, [pc, #1720] @ 38cf78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 38cf58 │ │ │ │ + ldr r0, [pc, #1712] @ 38cf7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 38cf5c │ │ │ │ + ldr r0, [pc, #1704] @ 38cf80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 38cf60 │ │ │ │ + ldr r0, [pc, #1696] @ 38cf84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 38cf64 │ │ │ │ + ldr r0, [pc, #1688] @ 38cf88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 38cf68 │ │ │ │ + ldr r0, [pc, #1680] @ 38cf8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 38cf6c │ │ │ │ + ldr r0, [pc, #1672] @ 38cf90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 38cf70 │ │ │ │ + ldr r0, [pc, #1664] @ 38cf94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 38cf74 │ │ │ │ + ldr r0, [pc, #1656] @ 38cf98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 38cf78 │ │ │ │ + ldr r0, [pc, #1648] @ 38cf9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 38cf7c │ │ │ │ + ldr r0, [pc, #1640] @ 38cfa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 38cf80 │ │ │ │ + ldr r0, [pc, #1632] @ 38cfa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 38cf84 │ │ │ │ + ldr r0, [pc, #1624] @ 38cfa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 38cf88 │ │ │ │ + ldr r0, [pc, #1616] @ 38cfac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 38cf8c │ │ │ │ + ldr r0, [pc, #1608] @ 38cfb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 38cf90 │ │ │ │ + ldr r0, [pc, #1600] @ 38cfb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 38cf94 │ │ │ │ + ldr r0, [pc, #1592] @ 38cfb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 38cf98 │ │ │ │ + ldr r0, [pc, #1584] @ 38cfbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 38cf9c │ │ │ │ + ldr r0, [pc, #1576] @ 38cfc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 38cfa0 │ │ │ │ + ldr r0, [pc, #1568] @ 38cfc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 38cfa4 │ │ │ │ + ldr r0, [pc, #1560] @ 38cfc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 38cfa8 │ │ │ │ + ldr r0, [pc, #1552] @ 38cfcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 38cfac │ │ │ │ + ldr r0, [pc, #1544] @ 38cfd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 38cfb0 │ │ │ │ + ldr r0, [pc, #1536] @ 38cfd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 38cfb4 │ │ │ │ + ldr r0, [pc, #1528] @ 38cfd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 38cfb8 │ │ │ │ + ldr r0, [pc, #1520] @ 38cfdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 38cfbc │ │ │ │ + ldr r0, [pc, #1512] @ 38cfe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 38cfc0 │ │ │ │ + ldr r0, [pc, #1504] @ 38cfe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 38cfc4 │ │ │ │ + ldr r0, [pc, #1496] @ 38cfe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 38cfc8 │ │ │ │ + ldr r0, [pc, #1488] @ 38cfec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 38cfcc │ │ │ │ + ldr r0, [pc, #1480] @ 38cff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 38cfd0 │ │ │ │ + ldr r0, [pc, #1472] @ 38cff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 38cfd4 │ │ │ │ + ldr r0, [pc, #1464] @ 38cff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 38cfd8 │ │ │ │ + ldr r0, [pc, #1456] @ 38cffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 38cfdc │ │ │ │ + ldr r0, [pc, #1448] @ 38d000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 38cfe0 │ │ │ │ + ldr r0, [pc, #1440] @ 38d004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 38cfe4 │ │ │ │ + ldr r0, [pc, #1432] @ 38d008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 38cfe8 │ │ │ │ + ldr r0, [pc, #1424] @ 38d00c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 38cfec │ │ │ │ + ldr r0, [pc, #1416] @ 38d010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 38cff0 │ │ │ │ + ldr r0, [pc, #1408] @ 38d014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 38cff4 │ │ │ │ + ldr r0, [pc, #1400] @ 38d018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 38cff8 │ │ │ │ + ldr r0, [pc, #1392] @ 38d01c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 38cffc │ │ │ │ + ldr r0, [pc, #1384] @ 38d020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 38d000 │ │ │ │ + ldr r0, [pc, #1376] @ 38d024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 38d004 │ │ │ │ + ldr r0, [pc, #1368] @ 38d028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 38d008 │ │ │ │ + ldr r0, [pc, #1360] @ 38d02c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 38d00c │ │ │ │ + ldr r0, [pc, #1352] @ 38d030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 38d010 │ │ │ │ + ldr r0, [pc, #1344] @ 38d034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 38d014 │ │ │ │ + ldr r0, [pc, #1336] @ 38d038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 38d018 │ │ │ │ + ldr r0, [pc, #1328] @ 38d03c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 38d01c │ │ │ │ + ldr r0, [pc, #1320] @ 38d040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 38d020 │ │ │ │ + ldr r0, [pc, #1312] @ 38d044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 38d024 │ │ │ │ + ldr r0, [pc, #1304] @ 38d048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 38d028 │ │ │ │ + ldr r0, [pc, #1296] @ 38d04c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 38d02c │ │ │ │ + ldr r0, [pc, #1288] @ 38d050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 38d030 │ │ │ │ + ldr r0, [pc, #1280] @ 38d054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 38d034 │ │ │ │ + ldr r0, [pc, #1272] @ 38d058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 38d038 │ │ │ │ + ldr r0, [pc, #1264] @ 38d05c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 38d03c │ │ │ │ + ldr r0, [pc, #1256] @ 38d060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 38d040 │ │ │ │ + ldr r0, [pc, #1248] @ 38d064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 38d044 │ │ │ │ + ldr r0, [pc, #1240] @ 38d068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 38d048 │ │ │ │ + ldr r0, [pc, #1232] @ 38d06c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 38d04c │ │ │ │ + ldr r0, [pc, #1224] @ 38d070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 38d050 │ │ │ │ + ldr r0, [pc, #1216] @ 38d074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 38d054 │ │ │ │ + ldr r0, [pc, #1208] @ 38d078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 38d058 │ │ │ │ + ldr r0, [pc, #1200] @ 38d07c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 38d05c │ │ │ │ + ldr r0, [pc, #1192] @ 38d080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 38d060 │ │ │ │ + ldr r0, [pc, #1184] @ 38d084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 38d064 │ │ │ │ + ldr r0, [pc, #1176] @ 38d088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 38d068 │ │ │ │ + ldr r0, [pc, #1168] @ 38d08c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 38d06c │ │ │ │ + ldr r0, [pc, #1160] @ 38d090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 38d070 │ │ │ │ + ldr r0, [pc, #1152] @ 38d094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 38d074 │ │ │ │ + ldr r0, [pc, #1144] @ 38d098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 38d078 │ │ │ │ + ldr r0, [pc, #1136] @ 38d09c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 38d07c │ │ │ │ + ldr r0, [pc, #1128] @ 38d0a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 38d080 │ │ │ │ + ldr r0, [pc, #1120] @ 38d0a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 38d084 │ │ │ │ + ldr r0, [pc, #1112] @ 38d0a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 38d088 │ │ │ │ + ldr r0, [pc, #1104] @ 38d0ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 38d08c │ │ │ │ + ldr r0, [pc, #1096] @ 38d0b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 38d090 │ │ │ │ + ldr r0, [pc, #1088] @ 38d0b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 38d094 │ │ │ │ + ldr r0, [pc, #1080] @ 38d0b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 38d098 │ │ │ │ + ldr r0, [pc, #1072] @ 38d0bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 38d09c │ │ │ │ + ldr r0, [pc, #1064] @ 38d0c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 38d0a0 │ │ │ │ + ldr r0, [pc, #1056] @ 38d0c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 38d0a4 │ │ │ │ + ldr r0, [pc, #1048] @ 38d0c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 38d0a8 │ │ │ │ + ldr r0, [pc, #1040] @ 38d0cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 38d0ac │ │ │ │ + ldr r0, [pc, #1032] @ 38d0d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 38d0b0 │ │ │ │ + ldr r0, [pc, #1024] @ 38d0d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 38d0b4 │ │ │ │ + ldr r0, [pc, #1016] @ 38d0d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 38d0b8 │ │ │ │ + ldr r0, [pc, #1008] @ 38d0dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 38d0bc │ │ │ │ + ldr r0, [pc, #1000] @ 38d0e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 38d0c0 │ │ │ │ + ldr r0, [pc, #992] @ 38d0e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 38d0c4 │ │ │ │ + ldr r0, [pc, #984] @ 38d0e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 38d0c8 │ │ │ │ + ldr r0, [pc, #976] @ 38d0ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 38d0cc │ │ │ │ + ldr r0, [pc, #968] @ 38d0f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 38d0d0 │ │ │ │ + ldr r0, [pc, #960] @ 38d0f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 38d0d4 │ │ │ │ + ldr r0, [pc, #952] @ 38d0f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 38d0d8 │ │ │ │ + ldr r0, [pc, #944] @ 38d0fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 38d0dc │ │ │ │ + ldr r0, [pc, #936] @ 38d100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 38d0e0 │ │ │ │ + ldr r0, [pc, #928] @ 38d104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 38d0e4 │ │ │ │ + ldr r0, [pc, #920] @ 38d108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 38d0e8 │ │ │ │ + ldr r0, [pc, #912] @ 38d10c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 38d0ec │ │ │ │ + ldr r0, [pc, #904] @ 38d110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 38d0f0 │ │ │ │ + ldr r0, [pc, #896] @ 38d114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 38d0f4 │ │ │ │ + ldr r0, [pc, #888] @ 38d118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 38d0f8 │ │ │ │ + ldr r0, [pc, #880] @ 38d11c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 38d0fc │ │ │ │ + ldr r0, [pc, #872] @ 38d120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 38d100 │ │ │ │ + ldr r0, [pc, #864] @ 38d124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 38d104 │ │ │ │ + ldr r0, [pc, #856] @ 38d128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 38d108 │ │ │ │ + ldr r0, [pc, #848] @ 38d12c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 38d10c │ │ │ │ + ldr r0, [pc, #840] @ 38d130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 38d110 │ │ │ │ + ldr r0, [pc, #832] @ 38d134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 38d114 │ │ │ │ + ldr r0, [pc, #824] @ 38d138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 38d118 │ │ │ │ + ldr r0, [pc, #816] @ 38d13c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #808] @ 38d11c │ │ │ │ + ldr r0, [pc, #808] @ 38d140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ andeq r2, r0, ip, lsl #12 │ │ │ │ - @ instruction: 0x00af09be │ │ │ │ - addseq r3, ip, ip, lsr r9 │ │ │ │ - umlaleq r5, pc, r4, r5 @ │ │ │ │ - @ instruction: 0x009c38f8 │ │ │ │ - addseq r9, pc, ip, asr r4 @ │ │ │ │ - addseq r3, pc, r0, lsl #5 │ │ │ │ - addseq r3, pc, r4, lsr #5 │ │ │ │ - addseq r3, pc, r8, asr #5 │ │ │ │ - addseq r3, pc, ip, ror #5 │ │ │ │ - addseq r3, pc, r0, lsl r3 @ │ │ │ │ - addseq r3, pc, r4, lsr r3 @ │ │ │ │ - addseq r3, pc, r8, asr r3 @ │ │ │ │ - addseq r3, pc, ip, ror r3 @ │ │ │ │ - addseq r3, pc, r0, lsr #7 │ │ │ │ - addseq r3, pc, r4, asr #7 │ │ │ │ - addseq r3, pc, r8, ror #7 │ │ │ │ - addseq r3, pc, ip, lsl #8 │ │ │ │ - addseq r3, pc, r0, lsr r4 @ │ │ │ │ - addseq r3, pc, r4, asr r4 @ │ │ │ │ - addseq r3, pc, r8, ror r4 @ │ │ │ │ - addseq r3, pc, r0, lsr #9 │ │ │ │ - addseq r3, pc, r8, asr #9 │ │ │ │ - @ instruction: 0x009f34f0 │ │ │ │ - addseq r3, pc, r8, lsl r5 @ │ │ │ │ - addseq r3, pc, r0, asr #10 │ │ │ │ - addseq r3, pc, r8, ror #10 │ │ │ │ - umullseq r3, pc, r0, r5 @ │ │ │ │ - @ instruction: 0x009f35b8 │ │ │ │ - addseq r3, pc, r0, ror #11 │ │ │ │ - addseq r3, pc, r8, lsl #12 │ │ │ │ - addseq r3, pc, r0, lsr r6 @ │ │ │ │ - addseq r3, pc, r8, asr r6 @ │ │ │ │ - addseq r3, pc, r0, lsl #13 │ │ │ │ - addseq r3, pc, r8, lsr #13 │ │ │ │ - @ instruction: 0x009f36d0 │ │ │ │ - @ instruction: 0x009f36f8 │ │ │ │ - addseq r3, pc, r0, lsr #14 │ │ │ │ - addseq r3, pc, r8, lsr r7 @ │ │ │ │ - addseq r3, pc, r0, asr r7 @ │ │ │ │ - addseq r3, pc, r8, ror #14 │ │ │ │ - addseq r3, pc, r0, lsl #15 │ │ │ │ - umullseq r3, pc, r8, r7 @ │ │ │ │ - @ instruction: 0x009f37b0 │ │ │ │ - addseq r3, pc, r8, asr #15 │ │ │ │ - addseq r3, pc, r0, ror #15 │ │ │ │ - @ instruction: 0x009f37f8 │ │ │ │ - addseq r3, pc, r0, lsl r8 @ │ │ │ │ - addseq r3, pc, r8, lsr #16 │ │ │ │ - addseq r3, pc, r0, asr #16 │ │ │ │ - addseq r3, pc, r8, asr r8 @ │ │ │ │ - addseq r3, pc, r0, ror r8 @ │ │ │ │ - addseq r3, pc, r8, lsl #17 │ │ │ │ - addseq r3, pc, r0, lsr #17 │ │ │ │ - @ instruction: 0x009f38b8 │ │ │ │ - @ instruction: 0x009f38d0 │ │ │ │ - addseq r3, pc, r8, ror #17 │ │ │ │ - addseq r3, pc, r0, lsl #18 │ │ │ │ - addseq r3, pc, r8, lsl r9 @ │ │ │ │ - addseq r3, pc, r0, lsr r9 @ │ │ │ │ - addseq r3, pc, r8, asr #18 │ │ │ │ - addseq r3, pc, r0, ror #18 │ │ │ │ - addseq r3, pc, r8, ror r9 @ │ │ │ │ - umullseq r3, pc, r0, r9 @ │ │ │ │ - addseq r3, pc, r8, lsr #19 │ │ │ │ - addseq r3, pc, r0, asr #19 │ │ │ │ - @ instruction: 0x009f39d8 │ │ │ │ - @ instruction: 0x009f39f0 │ │ │ │ - addseq r3, pc, r8, lsl #20 │ │ │ │ - addseq r3, pc, r0, lsr #20 │ │ │ │ - addseq r3, pc, r8, lsr sl @ │ │ │ │ - addseq r3, pc, r0, asr sl @ │ │ │ │ - addseq r3, pc, r8, ror #20 │ │ │ │ - addseq r3, pc, r0, lsl #21 │ │ │ │ - umullseq r3, pc, r8, sl @ │ │ │ │ - @ instruction: 0x009f3ab0 │ │ │ │ - addseq r3, pc, r8, asr #21 │ │ │ │ - addseq r3, pc, r0, ror #21 │ │ │ │ - @ instruction: 0x009f3af8 │ │ │ │ - addseq r3, pc, r0, lsl fp @ │ │ │ │ - addseq r3, pc, r8, lsr #22 │ │ │ │ - addseq r3, pc, r0, asr #22 │ │ │ │ - addseq r3, pc, r8, asr fp @ │ │ │ │ - addseq r3, pc, r0, ror fp @ │ │ │ │ - addseq r3, pc, r8, lsl #23 │ │ │ │ - addseq r3, pc, r0, lsr #23 │ │ │ │ - @ instruction: 0x009f3bb8 │ │ │ │ - @ instruction: 0x009f3bd0 │ │ │ │ - addseq r3, pc, r8, ror #23 │ │ │ │ - addseq r3, pc, r0, lsl #24 │ │ │ │ - addseq r3, pc, r8, lsl ip @ │ │ │ │ - addseq r3, pc, r0, lsr ip @ │ │ │ │ - addseq r3, pc, r8, asr #24 │ │ │ │ - addseq r3, pc, r0, ror #24 │ │ │ │ - addseq r3, pc, r8, ror ip @ │ │ │ │ - umullseq r3, pc, r0, ip @ │ │ │ │ - addseq r3, pc, r8, lsr #25 │ │ │ │ - addseq r3, pc, r0, asr #25 │ │ │ │ - @ instruction: 0x009f3cd8 │ │ │ │ - @ instruction: 0x009f3cf0 │ │ │ │ - addseq r3, pc, r8, lsl #26 │ │ │ │ - addseq r3, pc, r0, lsr #26 │ │ │ │ - addseq r3, pc, r8, lsr sp @ │ │ │ │ - addseq r3, pc, r0, asr sp @ │ │ │ │ - addseq r3, pc, r8, ror #26 │ │ │ │ - addseq r3, pc, r0, lsl #27 │ │ │ │ - umullseq r3, pc, r8, sp @ │ │ │ │ - @ instruction: 0x009f3db0 │ │ │ │ - addseq r3, pc, r8, asr #27 │ │ │ │ - addseq r3, pc, r0, ror #27 │ │ │ │ - @ instruction: 0x009f3df8 │ │ │ │ - addseq r3, pc, r0, lsl lr @ │ │ │ │ - addseq r3, pc, r8, lsr #28 │ │ │ │ - addseq r3, pc, r0, asr #28 │ │ │ │ - addseq r3, pc, r8, asr lr @ │ │ │ │ - addseq r3, pc, r0, ror lr @ │ │ │ │ - addseq r3, pc, r8, lsl #29 │ │ │ │ - addseq r3, pc, r0, lsr #29 │ │ │ │ - @ instruction: 0x009f3eb8 │ │ │ │ - @ instruction: 0x009f3ed0 │ │ │ │ - addseq r3, pc, r8, ror #29 │ │ │ │ - addseq r3, pc, r0, lsl #30 │ │ │ │ - addseq r3, pc, r8, lsl pc @ │ │ │ │ - addseq r3, pc, r0, lsr pc @ │ │ │ │ - addseq r3, pc, r8, asr #30 │ │ │ │ - addseq r3, pc, r0, ror #30 │ │ │ │ - addseq r3, pc, r8, ror pc @ │ │ │ │ - umullseq r3, pc, r0, pc @ │ │ │ │ - addseq r3, pc, r8, lsr #31 │ │ │ │ - addseq r3, pc, r0, asr #31 │ │ │ │ - @ instruction: 0x009f3fd8 │ │ │ │ - @ instruction: 0x009f3ff0 │ │ │ │ - addseq r4, pc, r8 │ │ │ │ - addseq r4, pc, r0, lsr #32 │ │ │ │ + @ instruction: 0x00af09ba │ │ │ │ + addseq r3, ip, r8, lsr r9 │ │ │ │ + umlaleq r5, pc, r0, r5 @ │ │ │ │ + @ instruction: 0x009c38f4 │ │ │ │ + addseq r9, pc, r8, asr r4 @ │ │ │ │ + addseq r3, pc, ip, ror r2 @ │ │ │ │ + addseq r3, pc, r0, lsr #5 │ │ │ │ + addseq r3, pc, r4, asr #5 │ │ │ │ + addseq r3, pc, r8, ror #5 │ │ │ │ + addseq r3, pc, ip, lsl #6 │ │ │ │ + addseq r3, pc, r0, lsr r3 @ │ │ │ │ + addseq r3, pc, r4, asr r3 @ │ │ │ │ + addseq r3, pc, r8, ror r3 @ │ │ │ │ + umullseq r3, pc, ip, r3 @ │ │ │ │ + addseq r3, pc, r0, asr #7 │ │ │ │ + addseq r3, pc, r4, ror #7 │ │ │ │ + addseq r3, pc, r8, lsl #8 │ │ │ │ + addseq r3, pc, ip, lsr #8 │ │ │ │ + addseq r3, pc, r0, asr r4 @ │ │ │ │ + addseq r3, pc, r4, ror r4 @ │ │ │ │ + umullseq r3, pc, ip, r4 @ │ │ │ │ + addseq r3, pc, r4, asr #9 │ │ │ │ + addseq r3, pc, ip, ror #9 │ │ │ │ + addseq r3, pc, r4, lsl r5 @ │ │ │ │ + addseq r3, pc, ip, lsr r5 @ │ │ │ │ + addseq r3, pc, r4, ror #10 │ │ │ │ + addseq r3, pc, ip, lsl #11 │ │ │ │ + @ instruction: 0x009f35b4 │ │ │ │ + @ instruction: 0x009f35dc │ │ │ │ + addseq r3, pc, r4, lsl #12 │ │ │ │ + addseq r3, pc, ip, lsr #12 │ │ │ │ + addseq r3, pc, r4, asr r6 @ │ │ │ │ + addseq r3, pc, ip, ror r6 @ │ │ │ │ + addseq r3, pc, r4, lsr #13 │ │ │ │ + addseq r3, pc, ip, asr #13 │ │ │ │ + @ instruction: 0x009f36f4 │ │ │ │ + addseq r3, pc, ip, lsl r7 @ │ │ │ │ + addseq r3, pc, r4, lsr r7 @ │ │ │ │ + addseq r3, pc, ip, asr #14 │ │ │ │ + addseq r3, pc, r4, ror #14 │ │ │ │ + addseq r3, pc, ip, ror r7 @ │ │ │ │ + umullseq r3, pc, r4, r7 @ │ │ │ │ + addseq r3, pc, ip, lsr #15 │ │ │ │ + addseq r3, pc, r4, asr #15 │ │ │ │ + @ instruction: 0x009f37dc │ │ │ │ + @ instruction: 0x009f37f4 │ │ │ │ + addseq r3, pc, ip, lsl #16 │ │ │ │ + addseq r3, pc, r4, lsr #16 │ │ │ │ + addseq r3, pc, ip, lsr r8 @ │ │ │ │ + addseq r3, pc, r4, asr r8 @ │ │ │ │ + addseq r3, pc, ip, ror #16 │ │ │ │ + addseq r3, pc, r4, lsl #17 │ │ │ │ + umullseq r3, pc, ip, r8 @ │ │ │ │ + @ instruction: 0x009f38b4 │ │ │ │ + addseq r3, pc, ip, asr #17 │ │ │ │ + addseq r3, pc, r4, ror #17 │ │ │ │ + @ instruction: 0x009f38fc │ │ │ │ + addseq r3, pc, r4, lsl r9 @ │ │ │ │ + addseq r3, pc, ip, lsr #18 │ │ │ │ + addseq r3, pc, r4, asr #18 │ │ │ │ + addseq r3, pc, ip, asr r9 @ │ │ │ │ + addseq r3, pc, r4, ror r9 @ │ │ │ │ + addseq r3, pc, ip, lsl #19 │ │ │ │ + addseq r3, pc, r4, lsr #19 │ │ │ │ + @ instruction: 0x009f39bc │ │ │ │ + @ instruction: 0x009f39d4 │ │ │ │ + addseq r3, pc, ip, ror #19 │ │ │ │ + addseq r3, pc, r4, lsl #20 │ │ │ │ + addseq r3, pc, ip, lsl sl @ │ │ │ │ + addseq r3, pc, r4, lsr sl @ │ │ │ │ + addseq r3, pc, ip, asr #20 │ │ │ │ + addseq r3, pc, r4, ror #20 │ │ │ │ + addseq r3, pc, ip, ror sl @ │ │ │ │ + umullseq r3, pc, r4, sl @ │ │ │ │ + addseq r3, pc, ip, lsr #21 │ │ │ │ + addseq r3, pc, r4, asr #21 │ │ │ │ + @ instruction: 0x009f3adc │ │ │ │ + @ instruction: 0x009f3af4 │ │ │ │ + addseq r3, pc, ip, lsl #22 │ │ │ │ + addseq r3, pc, r4, lsr #22 │ │ │ │ + addseq r3, pc, ip, lsr fp @ │ │ │ │ + addseq r3, pc, r4, asr fp @ │ │ │ │ + addseq r3, pc, ip, ror #22 │ │ │ │ + addseq r3, pc, r4, lsl #23 │ │ │ │ + umullseq r3, pc, ip, fp @ │ │ │ │ + @ instruction: 0x009f3bb4 │ │ │ │ + addseq r3, pc, ip, asr #23 │ │ │ │ + addseq r3, pc, r4, ror #23 │ │ │ │ + @ instruction: 0x009f3bfc │ │ │ │ + addseq r3, pc, r4, lsl ip @ │ │ │ │ + addseq r3, pc, ip, lsr #24 │ │ │ │ + addseq r3, pc, r4, asr #24 │ │ │ │ + addseq r3, pc, ip, asr ip @ │ │ │ │ + addseq r3, pc, r4, ror ip @ │ │ │ │ + addseq r3, pc, ip, lsl #25 │ │ │ │ + addseq r3, pc, r4, lsr #25 │ │ │ │ + @ instruction: 0x009f3cbc │ │ │ │ + @ instruction: 0x009f3cd4 │ │ │ │ + addseq r3, pc, ip, ror #25 │ │ │ │ + addseq r3, pc, r4, lsl #26 │ │ │ │ + addseq r3, pc, ip, lsl sp @ │ │ │ │ + addseq r3, pc, r4, lsr sp @ │ │ │ │ + addseq r3, pc, ip, asr #26 │ │ │ │ + addseq r3, pc, r4, ror #26 │ │ │ │ + addseq r3, pc, ip, ror sp @ │ │ │ │ + umullseq r3, pc, r4, sp @ │ │ │ │ + addseq r3, pc, ip, lsr #27 │ │ │ │ + addseq r3, pc, r4, asr #27 │ │ │ │ + @ instruction: 0x009f3ddc │ │ │ │ + @ instruction: 0x009f3df4 │ │ │ │ + addseq r3, pc, ip, lsl #28 │ │ │ │ + addseq r3, pc, r4, lsr #28 │ │ │ │ + addseq r3, pc, ip, lsr lr @ │ │ │ │ + addseq r3, pc, r4, asr lr @ │ │ │ │ + addseq r3, pc, ip, ror #28 │ │ │ │ + addseq r3, pc, r4, lsl #29 │ │ │ │ + umullseq r3, pc, ip, lr @ │ │ │ │ + @ instruction: 0x009f3eb4 │ │ │ │ + addseq r3, pc, ip, asr #29 │ │ │ │ + addseq r3, pc, r4, ror #29 │ │ │ │ + @ instruction: 0x009f3efc │ │ │ │ + addseq r3, pc, r4, lsl pc @ │ │ │ │ + addseq r3, pc, ip, lsr #30 │ │ │ │ + addseq r3, pc, r4, asr #30 │ │ │ │ + addseq r3, pc, ip, asr pc @ │ │ │ │ + addseq r3, pc, r4, ror pc @ │ │ │ │ + addseq r3, pc, ip, lsl #31 │ │ │ │ + addseq r3, pc, r4, lsr #31 │ │ │ │ + @ instruction: 0x009f3fbc │ │ │ │ + @ instruction: 0x009f3fd4 │ │ │ │ + addseq r3, pc, ip, ror #31 │ │ │ │ + addseq r4, pc, r4 │ │ │ │ + addseq r4, pc, ip, lsl r0 @ │ │ │ │ + addseq r4, pc, r4, lsr r0 @ │ │ │ │ + addseq r4, pc, ip, asr #32 │ │ │ │ + addseq r4, pc, r4, rrx │ │ │ │ + addseq r4, pc, ip, ror r0 @ │ │ │ │ + umullseq r4, pc, r4, r0 @ │ │ │ │ + addseq r4, pc, ip, lsr #1 │ │ │ │ + addseq r4, pc, r4, asr #1 │ │ │ │ + ldrsbeq r4, [pc], ip │ │ │ │ + ldrsheq r4, [pc], r4 @ │ │ │ │ + addseq r4, pc, ip, lsl #2 │ │ │ │ + addseq r4, pc, r4, lsr #2 │ │ │ │ + addseq r4, pc, ip, lsr r1 @ │ │ │ │ + addseq r4, pc, r4, asr r1 @ │ │ │ │ + addseq r4, pc, ip, ror #2 │ │ │ │ + addseq r4, pc, r4, lsl #3 │ │ │ │ + umullseq r4, pc, ip, r1 @ │ │ │ │ + @ instruction: 0x009f41b4 │ │ │ │ + addseq r4, pc, ip, asr #3 │ │ │ │ + addseq r4, pc, r4, ror #3 │ │ │ │ + @ instruction: 0x009f41fc │ │ │ │ + addseq r4, pc, r4, lsl r2 @ │ │ │ │ + addseq r4, pc, ip, lsr #4 │ │ │ │ + addseq r4, pc, r4, asr #4 │ │ │ │ + addseq r4, pc, ip, asr r2 @ │ │ │ │ + addseq r4, pc, r4, ror r2 @ │ │ │ │ + addseq r4, pc, ip, lsl #5 │ │ │ │ + addseq r4, pc, r4, lsr #5 │ │ │ │ + @ instruction: 0x009f42bc │ │ │ │ + @ instruction: 0x009f42d4 │ │ │ │ + addseq r4, pc, ip, ror #5 │ │ │ │ + addseq r4, pc, r4, lsl #6 │ │ │ │ + addseq r4, pc, ip, lsl r3 @ │ │ │ │ + addseq r4, pc, r4, lsr r3 @ │ │ │ │ + addseq r4, pc, ip, asr #6 │ │ │ │ + addseq r4, pc, r4, ror #6 │ │ │ │ + addseq r4, pc, ip, ror r3 @ │ │ │ │ + umullseq r4, pc, r4, r3 @ │ │ │ │ + addseq r4, pc, ip, lsr #7 │ │ │ │ + addseq r4, pc, r4, asr #7 │ │ │ │ + @ instruction: 0x009f43dc │ │ │ │ + @ instruction: 0x009f43f4 │ │ │ │ + addseq r4, pc, ip, lsl #8 │ │ │ │ + addseq r4, pc, r4, lsr #8 │ │ │ │ + addseq r4, pc, ip, lsr r4 @ │ │ │ │ + addseq r4, pc, r4, asr r4 @ │ │ │ │ + addseq r4, pc, ip, ror #8 │ │ │ │ + addseq r4, pc, r4, lsl #9 │ │ │ │ + umullseq r4, pc, ip, r4 @ │ │ │ │ + @ instruction: 0x009f44b4 │ │ │ │ + addseq r4, pc, ip, asr #9 │ │ │ │ + addseq r4, pc, r4, ror #9 │ │ │ │ + @ instruction: 0x009f44fc │ │ │ │ + addseq r4, pc, r4, lsl r5 @ │ │ │ │ + addseq r4, pc, ip, lsr #10 │ │ │ │ + addseq r4, pc, r4, asr #10 │ │ │ │ + addseq r4, pc, ip, asr r5 @ │ │ │ │ + addseq r4, pc, r4, ror r5 @ │ │ │ │ + addseq r4, pc, ip, lsl #11 │ │ │ │ + addseq r4, pc, r4, lsr #11 │ │ │ │ + @ instruction: 0x009f45bc │ │ │ │ + @ instruction: 0x009f45d4 │ │ │ │ + addseq r4, pc, ip, ror #11 │ │ │ │ + addseq r4, pc, r4, lsl #12 │ │ │ │ + addseq r4, pc, ip, lsl r6 @ │ │ │ │ + addseq r4, pc, r4, lsr r6 @ │ │ │ │ + addseq r4, pc, ip, asr #12 │ │ │ │ + addseq r4, pc, r4, ror #12 │ │ │ │ + addseq r4, pc, ip, ror r6 @ │ │ │ │ addseq r4, pc, r8, lsr r0 @ │ │ │ │ addseq r4, pc, r0, asr r0 @ │ │ │ │ addseq r4, pc, r8, rrx │ │ │ │ addseq r4, pc, r0, lsl #1 │ │ │ │ umullseq r4, pc, r8, r0 @ │ │ │ │ ldrheq r4, [pc], r0 │ │ │ │ addseq r4, pc, r8, asr #1 │ │ │ │ @@ -869374,125 +869451,59 @@ │ │ │ │ @ instruction: 0x009f45f0 │ │ │ │ addseq r4, pc, r8, lsl #12 │ │ │ │ addseq r4, pc, r0, lsr #12 │ │ │ │ addseq r4, pc, r8, lsr r6 @ │ │ │ │ addseq r4, pc, r0, asr r6 @ │ │ │ │ addseq r4, pc, r8, ror #12 │ │ │ │ addseq r4, pc, r0, lsl #13 │ │ │ │ - addseq r4, pc, ip, lsr r0 @ │ │ │ │ - addseq r4, pc, r4, asr r0 @ │ │ │ │ - addseq r4, pc, ip, rrx │ │ │ │ - addseq r4, pc, r4, lsl #1 │ │ │ │ - umullseq r4, pc, ip, r0 @ │ │ │ │ - ldrheq r4, [pc], r4 @ │ │ │ │ - addseq r4, pc, ip, asr #1 │ │ │ │ - addseq r4, pc, r4, ror #1 │ │ │ │ - ldrsheq r4, [pc], ip │ │ │ │ - addseq r4, pc, r4, lsl r1 @ │ │ │ │ - addseq r4, pc, ip, lsr #2 │ │ │ │ - addseq r4, pc, r4, asr #2 │ │ │ │ - addseq r4, pc, ip, asr r1 @ │ │ │ │ - addseq r4, pc, r4, ror r1 @ │ │ │ │ - addseq r4, pc, ip, lsl #3 │ │ │ │ - addseq r4, pc, r4, lsr #3 │ │ │ │ - @ instruction: 0x009f41bc │ │ │ │ - @ instruction: 0x009f41d4 │ │ │ │ - addseq r4, pc, ip, ror #3 │ │ │ │ - addseq r4, pc, r4, lsl #4 │ │ │ │ - addseq r4, pc, ip, lsl r2 @ │ │ │ │ - addseq r4, pc, r4, lsr r2 @ │ │ │ │ - addseq r4, pc, ip, asr #4 │ │ │ │ - addseq r4, pc, r4, ror #4 │ │ │ │ - addseq r4, pc, ip, ror r2 @ │ │ │ │ - umullseq r4, pc, r4, r2 @ │ │ │ │ - addseq r4, pc, ip, lsr #5 │ │ │ │ - addseq r4, pc, r4, asr #5 │ │ │ │ - @ instruction: 0x009f42dc │ │ │ │ - @ instruction: 0x009f42f4 │ │ │ │ - addseq r4, pc, ip, lsl #6 │ │ │ │ - addseq r4, pc, r4, lsr #6 │ │ │ │ - addseq r4, pc, ip, lsr r3 @ │ │ │ │ - addseq r4, pc, r4, asr r3 @ │ │ │ │ - addseq r4, pc, ip, ror #6 │ │ │ │ - addseq r4, pc, r4, lsl #7 │ │ │ │ - umullseq r4, pc, ip, r3 @ │ │ │ │ - @ instruction: 0x009f43b4 │ │ │ │ - addseq r4, pc, ip, asr #7 │ │ │ │ - addseq r4, pc, r4, ror #7 │ │ │ │ - @ instruction: 0x009f43fc │ │ │ │ - addseq r4, pc, r4, lsl r4 @ │ │ │ │ - addseq r4, pc, ip, lsr #8 │ │ │ │ - addseq r4, pc, r4, asr #8 │ │ │ │ - addseq r4, pc, ip, asr r4 @ │ │ │ │ - addseq r4, pc, r4, ror r4 @ │ │ │ │ - addseq r4, pc, ip, lsl #9 │ │ │ │ - addseq r4, pc, r4, lsr #9 │ │ │ │ - @ instruction: 0x009f44bc │ │ │ │ - @ instruction: 0x009f44d4 │ │ │ │ - addseq r4, pc, ip, ror #9 │ │ │ │ - addseq r4, pc, r4, lsl #10 │ │ │ │ - addseq r4, pc, ip, lsl r5 @ │ │ │ │ - addseq r4, pc, r4, lsr r5 @ │ │ │ │ - addseq r4, pc, ip, asr #10 │ │ │ │ - addseq r4, pc, r4, ror #10 │ │ │ │ - addseq r4, pc, ip, ror r5 @ │ │ │ │ - umullseq r4, pc, r4, r5 @ │ │ │ │ - addseq r4, pc, ip, lsr #11 │ │ │ │ - addseq r4, pc, r4, asr #11 │ │ │ │ - @ instruction: 0x009f45dc │ │ │ │ - @ instruction: 0x009f45f4 │ │ │ │ - addseq r4, pc, ip, lsl #12 │ │ │ │ - addseq r4, pc, r4, lsr #12 │ │ │ │ - addseq r4, pc, ip, lsr r6 @ │ │ │ │ - addseq r4, pc, r4, asr r6 @ │ │ │ │ - addseq r4, pc, ip, ror #12 │ │ │ │ - addseq r4, pc, r4, lsl #13 │ │ │ │ - umullseq r4, pc, ip, r6 @ │ │ │ │ - @ instruction: 0x009f46b4 │ │ │ │ - addseq r4, pc, ip, asr #13 │ │ │ │ - addseq r4, pc, r4, ror #13 │ │ │ │ - @ instruction: 0x009f46fc │ │ │ │ - addseq r4, pc, r4, lsl r7 @ │ │ │ │ - addseq r4, pc, ip, lsr #14 │ │ │ │ - addseq r4, pc, r4, asr #14 │ │ │ │ - addseq r4, pc, ip, asr r7 @ │ │ │ │ - addseq r4, pc, r4, ror r7 @ │ │ │ │ - addseq r4, pc, ip, lsl #15 │ │ │ │ - addseq r4, pc, r4, lsr #15 │ │ │ │ - @ instruction: 0x009f47bc │ │ │ │ - @ instruction: 0x009f47d4 │ │ │ │ - addseq r4, pc, ip, ror #15 │ │ │ │ - addseq r4, pc, r4, lsl #16 │ │ │ │ - addseq r4, pc, ip, lsl r8 @ │ │ │ │ - addseq r4, pc, r4, lsr r8 @ │ │ │ │ - addseq r4, pc, ip, asr #16 │ │ │ │ - addseq r4, pc, r4, ror #16 │ │ │ │ - addseq r4, pc, ip, ror r8 @ │ │ │ │ - umullseq r4, pc, r4, r8 @ │ │ │ │ - addseq r4, pc, ip, lsr #17 │ │ │ │ + umullseq r4, pc, r8, r6 @ │ │ │ │ + @ instruction: 0x009f46b0 │ │ │ │ + addseq r4, pc, r8, asr #13 │ │ │ │ + addseq r4, pc, r0, ror #13 │ │ │ │ + @ instruction: 0x009f46f8 │ │ │ │ + addseq r4, pc, r0, lsl r7 @ │ │ │ │ + addseq r4, pc, r8, lsr #14 │ │ │ │ + addseq r4, pc, r0, asr #14 │ │ │ │ + addseq r4, pc, r8, asr r7 @ │ │ │ │ + addseq r4, pc, r0, ror r7 @ │ │ │ │ + addseq r4, pc, r8, lsl #15 │ │ │ │ + addseq r4, pc, r0, lsr #15 │ │ │ │ + @ instruction: 0x009f47b8 │ │ │ │ + @ instruction: 0x009f47d0 │ │ │ │ + addseq r4, pc, r8, ror #15 │ │ │ │ + addseq r4, pc, r0, lsl #16 │ │ │ │ + addseq r4, pc, r8, lsl r8 @ │ │ │ │ + addseq r4, pc, r0, lsr r8 @ │ │ │ │ + addseq r4, pc, r8, asr #16 │ │ │ │ + addseq r4, pc, r0, ror #16 │ │ │ │ + addseq r4, pc, r8, ror r8 @ │ │ │ │ + umullseq r4, pc, r0, r8 @ │ │ │ │ + addseq r4, pc, r8, lsr #17 │ │ │ │ + addseq r4, pc, r0, asr #17 │ │ │ │ + @ instruction: 0x009f64b4 │ │ │ │ addseq r4, pc, r4, asr #17 │ │ │ │ - @ instruction: 0x009f64b8 │ │ │ │ + @ instruction: 0x009f64b4 │ │ │ │ addseq r4, pc, r8, asr #17 │ │ │ │ - @ instruction: 0x009f64b8 │ │ │ │ + @ instruction: 0x009f64b4 │ │ │ │ addseq r4, pc, ip, asr #17 │ │ │ │ - @ instruction: 0x009f64b8 │ │ │ │ + @ instruction: 0x009f64b4 │ │ │ │ @ instruction: 0x009f48d0 │ │ │ │ - @ instruction: 0x009f64b8 │ │ │ │ + @ instruction: 0x009f64b4 │ │ │ │ @ instruction: 0x009f48d4 │ │ │ │ - @ instruction: 0x009f64b8 │ │ │ │ + @ instruction: 0x009f64b4 │ │ │ │ @ instruction: 0x009f48d8 │ │ │ │ - @ instruction: 0x009f64b8 │ │ │ │ + @ instruction: 0x009f64b4 │ │ │ │ @ instruction: 0x009f48dc │ │ │ │ - @ instruction: 0x009f64b8 │ │ │ │ + @ instruction: 0x009f64b4 │ │ │ │ addseq r4, pc, r0, ror #17 │ │ │ │ - @ instruction: 0x009f64b8 │ │ │ │ + @ instruction: 0x009f64b4 │ │ │ │ addseq r4, pc, r4, ror #17 │ │ │ │ - @ instruction: 0x009f64b8 │ │ │ │ + @ instruction: 0x009f64b4 │ │ │ │ addseq r4, pc, r8, ror #17 │ │ │ │ - @ instruction: 0x009f64b8 │ │ │ │ + @ instruction: 0x009f64b4 │ │ │ │ addseq r4, pc, ip, ror #17 │ │ │ │ @ instruction: 0x009f64b8 │ │ │ │ @ instruction: 0x009f48f0 │ │ │ │ @ instruction: 0x009f64bc │ │ │ │ @ instruction: 0x009f48f4 │ │ │ │ addseq r6, pc, r0, asr #9 │ │ │ │ @ instruction: 0x009f48f8 │ │ │ │ @@ -869577,1243 +869588,1243 @@ │ │ │ │ addseq r6, pc, r0, ror #10 │ │ │ │ umullseq r4, pc, r8, r9 @ │ │ │ │ addseq r6, pc, r4, ror #10 │ │ │ │ umullseq r4, pc, ip, r9 @ │ │ │ │ addseq r6, pc, r8, ror #10 │ │ │ │ addseq r4, pc, r0, lsr #19 │ │ │ │ addseq r6, pc, ip, ror #10 │ │ │ │ - addseq r4, pc, r4, lsr #19 │ │ │ │ - addseq r6, pc, r0, ror r5 @ │ │ │ │ - ldr r0, [pc, #-828] @ 38d120 │ │ │ │ + ldr r0, [pc, #-828] @ 38d144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 38d124 │ │ │ │ + ldr r0, [pc, #-836] @ 38d148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 38d128 │ │ │ │ + ldr r0, [pc, #-844] @ 38d14c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 38d12c │ │ │ │ + ldr r0, [pc, #-852] @ 38d150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 38d130 │ │ │ │ + ldr r0, [pc, #-860] @ 38d154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 38d134 │ │ │ │ + ldr r0, [pc, #-868] @ 38d158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 38d138 │ │ │ │ + ldr r0, [pc, #-876] @ 38d15c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 38d13c │ │ │ │ + ldr r0, [pc, #-884] @ 38d160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 38d140 │ │ │ │ + ldr r0, [pc, #-892] @ 38d164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 38d144 │ │ │ │ + ldr r0, [pc, #-900] @ 38d168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 38d148 │ │ │ │ + ldr r0, [pc, #-908] @ 38d16c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 38d14c │ │ │ │ + ldr r0, [pc, #-916] @ 38d170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 38d150 │ │ │ │ + ldr r0, [pc, #-924] @ 38d174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 38d154 │ │ │ │ + ldr r0, [pc, #-932] @ 38d178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 38d158 │ │ │ │ + ldr r0, [pc, #-940] @ 38d17c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 38d15c │ │ │ │ + ldr r0, [pc, #-948] @ 38d180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 38d160 │ │ │ │ + ldr r0, [pc, #-956] @ 38d184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 38d164 │ │ │ │ + ldr r0, [pc, #-964] @ 38d188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 38d168 │ │ │ │ + ldr r0, [pc, #-972] @ 38d18c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 38d16c │ │ │ │ + ldr r0, [pc, #-980] @ 38d190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 38d170 │ │ │ │ + ldr r0, [pc, #-988] @ 38d194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 38d174 │ │ │ │ + ldr r0, [pc, #-996] @ 38d198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 38d178 │ │ │ │ + ldr r0, [pc, #-1004] @ 38d19c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 38d17c │ │ │ │ + ldr r0, [pc, #-1012] @ 38d1a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 38d180 │ │ │ │ + ldr r0, [pc, #-1020] @ 38d1a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 38d184 │ │ │ │ + ldr r0, [pc, #-1028] @ 38d1a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 38d188 │ │ │ │ + ldr r0, [pc, #-1036] @ 38d1ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 38d18c │ │ │ │ + ldr r0, [pc, #-1044] @ 38d1b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 38d190 │ │ │ │ + ldr r0, [pc, #-1052] @ 38d1b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 38d194 │ │ │ │ + ldr r0, [pc, #-1060] @ 38d1b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 38d198 │ │ │ │ + ldr r0, [pc, #-1068] @ 38d1bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 38d19c │ │ │ │ + ldr r0, [pc, #-1076] @ 38d1c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 38d1a0 │ │ │ │ + ldr r0, [pc, #-1084] @ 38d1c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 38d1a4 │ │ │ │ + ldr r0, [pc, #-1092] @ 38d1c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 38d1a8 │ │ │ │ + ldr r0, [pc, #-1100] @ 38d1cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 38d1ac │ │ │ │ + ldr r0, [pc, #-1108] @ 38d1d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 38d1b0 │ │ │ │ + ldr r0, [pc, #-1116] @ 38d1d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 38d1b4 │ │ │ │ + ldr r0, [pc, #-1124] @ 38d1d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 38d1b8 │ │ │ │ + ldr r0, [pc, #-1132] @ 38d1dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 38d1bc │ │ │ │ + ldr r0, [pc, #-1140] @ 38d1e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 38d1c0 │ │ │ │ + ldr r0, [pc, #-1148] @ 38d1e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 38d1c4 │ │ │ │ + ldr r0, [pc, #-1156] @ 38d1e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 38d1c8 │ │ │ │ + ldr r0, [pc, #-1164] @ 38d1ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 38d1cc │ │ │ │ + ldr r0, [pc, #-1172] @ 38d1f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 38d1d0 │ │ │ │ + ldr r0, [pc, #-1180] @ 38d1f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 38d1d4 │ │ │ │ + ldr r0, [pc, #-1188] @ 38d1f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 38d1d8 │ │ │ │ + ldr r0, [pc, #-1196] @ 38d1fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 38d1dc │ │ │ │ + ldr r0, [pc, #-1204] @ 38d200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 38d1e0 │ │ │ │ + ldr r0, [pc, #-1212] @ 38d204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 38d1e4 │ │ │ │ + ldr r0, [pc, #-1220] @ 38d208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 38d1e8 │ │ │ │ + ldr r0, [pc, #-1228] @ 38d20c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 38d1ec │ │ │ │ + ldr r0, [pc, #-1236] @ 38d210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 38d1f0 │ │ │ │ + ldr r0, [pc, #-1244] @ 38d214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 38d1f4 │ │ │ │ + ldr r0, [pc, #-1252] @ 38d218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 38d1f8 │ │ │ │ + ldr r0, [pc, #-1260] @ 38d21c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 38d1fc │ │ │ │ + ldr r0, [pc, #-1268] @ 38d220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 38d200 │ │ │ │ + ldr r0, [pc, #-1276] @ 38d224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 38d204 │ │ │ │ + ldr r0, [pc, #-1284] @ 38d228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 38d208 │ │ │ │ + ldr r0, [pc, #-1292] @ 38d22c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 38d20c │ │ │ │ + ldr r0, [pc, #-1300] @ 38d230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 38d210 │ │ │ │ + ldr r0, [pc, #-1308] @ 38d234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 38d214 │ │ │ │ + ldr r0, [pc, #-1316] @ 38d238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 38d218 │ │ │ │ + ldr r0, [pc, #-1324] @ 38d23c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 38d21c │ │ │ │ + ldr r0, [pc, #-1332] @ 38d240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 38d220 │ │ │ │ + ldr r0, [pc, #-1340] @ 38d244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 38d224 │ │ │ │ + ldr r0, [pc, #-1348] @ 38d248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 38d228 │ │ │ │ + ldr r0, [pc, #-1356] @ 38d24c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 38d22c │ │ │ │ + ldr r0, [pc, #-1364] @ 38d250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 38d230 │ │ │ │ + ldr r0, [pc, #-1372] @ 38d254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 38d234 │ │ │ │ + ldr r0, [pc, #-1380] @ 38d258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 38d238 │ │ │ │ + ldr r0, [pc, #-1388] @ 38d25c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 38d23c │ │ │ │ + ldr r0, [pc, #-1396] @ 38d260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 38d240 │ │ │ │ + ldr r0, [pc, #-1404] @ 38d264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 38d244 │ │ │ │ + ldr r0, [pc, #-1412] @ 38d268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 38d248 │ │ │ │ + ldr r0, [pc, #-1420] @ 38d26c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 38d24c │ │ │ │ + ldr r0, [pc, #-1428] @ 38d270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 38d250 │ │ │ │ + ldr r0, [pc, #-1436] @ 38d274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 38d254 │ │ │ │ + ldr r0, [pc, #-1444] @ 38d278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 38d258 │ │ │ │ + ldr r0, [pc, #-1452] @ 38d27c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 38d25c │ │ │ │ + ldr r0, [pc, #-1460] @ 38d280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 38d260 │ │ │ │ + ldr r0, [pc, #-1468] @ 38d284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 38d264 │ │ │ │ + ldr r0, [pc, #-1476] @ 38d288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 38d268 │ │ │ │ + ldr r0, [pc, #-1484] @ 38d28c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 38d26c │ │ │ │ + ldr r0, [pc, #-1492] @ 38d290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 38d270 │ │ │ │ + ldr r0, [pc, #-1500] @ 38d294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 38d274 │ │ │ │ + ldr r0, [pc, #-1508] @ 38d298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 38d278 │ │ │ │ + ldr r0, [pc, #-1516] @ 38d29c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 38d27c │ │ │ │ + ldr r0, [pc, #-1524] @ 38d2a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 38d280 │ │ │ │ + ldr r0, [pc, #-1532] @ 38d2a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 38d284 │ │ │ │ + ldr r0, [pc, #-1540] @ 38d2a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 38d288 │ │ │ │ + ldr r0, [pc, #-1548] @ 38d2ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 38d28c │ │ │ │ + ldr r0, [pc, #-1556] @ 38d2b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 38d290 │ │ │ │ + ldr r0, [pc, #-1564] @ 38d2b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 38d294 │ │ │ │ + ldr r0, [pc, #-1572] @ 38d2b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 38d298 │ │ │ │ + ldr r0, [pc, #-1580] @ 38d2bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 38d29c │ │ │ │ + ldr r0, [pc, #-1588] @ 38d2c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 38d2a0 │ │ │ │ + ldr r0, [pc, #-1596] @ 38d2c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 38d2a4 │ │ │ │ + ldr r0, [pc, #-1604] @ 38d2c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 38d2a8 │ │ │ │ + ldr r0, [pc, #-1612] @ 38d2cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 38d2ac │ │ │ │ + ldr r0, [pc, #-1620] @ 38d2d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 38d2b0 │ │ │ │ + ldr r0, [pc, #-1628] @ 38d2d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 38d2b4 │ │ │ │ + ldr r0, [pc, #-1636] @ 38d2d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 38d2b8 │ │ │ │ + ldr r0, [pc, #-1644] @ 38d2dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 38d2bc │ │ │ │ + ldr r0, [pc, #-1652] @ 38d2e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 38d2c0 │ │ │ │ + ldr r0, [pc, #-1660] @ 38d2e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 38d2c4 │ │ │ │ + ldr r0, [pc, #-1668] @ 38d2e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 38d2c8 │ │ │ │ + ldr r0, [pc, #-1676] @ 38d2ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 38d2cc │ │ │ │ + ldr r0, [pc, #-1684] @ 38d2f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 38d2d0 │ │ │ │ + ldr r0, [pc, #-1692] @ 38d2f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 38d2d4 │ │ │ │ + ldr r0, [pc, #-1700] @ 38d2f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 38d2d8 │ │ │ │ + ldr r0, [pc, #-1708] @ 38d2fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 38d2dc │ │ │ │ + ldr r0, [pc, #-1716] @ 38d300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 38d2e0 │ │ │ │ + ldr r0, [pc, #-1724] @ 38d304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 38d2e4 │ │ │ │ + ldr r0, [pc, #-1732] @ 38d308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 38d2e8 │ │ │ │ + ldr r0, [pc, #-1740] @ 38d30c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 38d2ec │ │ │ │ + ldr r0, [pc, #-1748] @ 38d310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 38d2f0 │ │ │ │ + ldr r0, [pc, #-1756] @ 38d314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 38d2f4 │ │ │ │ + ldr r0, [pc, #-1764] @ 38d318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 38d2f8 │ │ │ │ + ldr r0, [pc, #-1772] @ 38d31c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 38d2fc │ │ │ │ + ldr r0, [pc, #-1780] @ 38d320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 38d300 │ │ │ │ + ldr r0, [pc, #-1788] @ 38d324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 38d304 │ │ │ │ + ldr r0, [pc, #-1796] @ 38d328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 38d308 │ │ │ │ + ldr r0, [pc, #-1804] @ 38d32c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 38d30c │ │ │ │ + ldr r0, [pc, #-1812] @ 38d330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 38d310 │ │ │ │ + ldr r0, [pc, #-1820] @ 38d334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 38d314 │ │ │ │ + ldr r0, [pc, #-1828] @ 38d338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 38d318 │ │ │ │ + ldr r0, [pc, #-1836] @ 38d33c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 38d31c │ │ │ │ + ldr r0, [pc, #-1844] @ 38d340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 38d320 │ │ │ │ + ldr r0, [pc, #-1852] @ 38d344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 38d324 │ │ │ │ + ldr r0, [pc, #-1860] @ 38d348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 38d328 │ │ │ │ + ldr r0, [pc, #-1868] @ 38d34c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 38d32c │ │ │ │ + ldr r0, [pc, #-1876] @ 38d350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 38d330 │ │ │ │ + ldr r0, [pc, #-1884] @ 38d354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 38d334 │ │ │ │ + ldr r0, [pc, #-1892] @ 38d358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 38d338 │ │ │ │ + ldr r0, [pc, #-1900] @ 38d35c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 38d33c │ │ │ │ + ldr r0, [pc, #-1908] @ 38d360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 38d340 │ │ │ │ + ldr r0, [pc, #-1916] @ 38d364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 38d344 │ │ │ │ + ldr r0, [pc, #-1924] @ 38d368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 38d348 │ │ │ │ + ldr r0, [pc, #-1932] @ 38d36c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 38d34c │ │ │ │ + ldr r0, [pc, #-1940] @ 38d370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 38d350 │ │ │ │ + ldr r0, [pc, #-1948] @ 38d374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 38d354 │ │ │ │ + ldr r0, [pc, #-1956] @ 38d378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 38d358 │ │ │ │ + ldr r0, [pc, #-1964] @ 38d37c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 38d35c │ │ │ │ + ldr r0, [pc, #-1972] @ 38d380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 38d360 │ │ │ │ + ldr r0, [pc, #-1980] @ 38d384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 38d364 │ │ │ │ + ldr r0, [pc, #-1988] @ 38d388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 38d368 │ │ │ │ + ldr r0, [pc, #-1996] @ 38d38c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 38d36c │ │ │ │ + ldr r0, [pc, #-2004] @ 38d390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 38d370 │ │ │ │ + ldr r0, [pc, #-2012] @ 38d394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 38d374 │ │ │ │ + ldr r0, [pc, #-2020] @ 38d398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 38d378 │ │ │ │ + ldr r0, [pc, #-2028] @ 38d39c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 38d37c │ │ │ │ + ldr r0, [pc, #-2036] @ 38d3a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 38d380 │ │ │ │ + ldr r0, [pc, #-2044] @ 38d3a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 38d384 │ │ │ │ + ldr r0, [pc, #-2052] @ 38d3a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 38d388 │ │ │ │ + ldr r0, [pc, #-2060] @ 38d3ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 38d38c │ │ │ │ + ldr r0, [pc, #-2068] @ 38d3b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 38d390 │ │ │ │ + ldr r0, [pc, #-2076] @ 38d3b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 38d394 │ │ │ │ + ldr r0, [pc, #-2084] @ 38d3b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 38d398 │ │ │ │ + ldr r0, [pc, #-2092] @ 38d3bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 38d39c │ │ │ │ + ldr r0, [pc, #-2100] @ 38d3c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 38d3a0 │ │ │ │ + ldr r0, [pc, #-2108] @ 38d3c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 38d3a4 │ │ │ │ + ldr r0, [pc, #-2116] @ 38d3c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 38d3a8 │ │ │ │ + ldr r0, [pc, #-2124] @ 38d3cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 38d3ac │ │ │ │ + ldr r0, [pc, #-2132] @ 38d3d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 38d3b0 │ │ │ │ + ldr r0, [pc, #-2140] @ 38d3d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 38d3b4 │ │ │ │ + ldr r0, [pc, #-2148] @ 38d3d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 38d3b8 │ │ │ │ + ldr r0, [pc, #-2156] @ 38d3dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 38d3bc │ │ │ │ + ldr r0, [pc, #-2164] @ 38d3e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 38d3c0 │ │ │ │ + ldr r0, [pc, #-2172] @ 38d3e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 38d3c4 │ │ │ │ + ldr r0, [pc, #-2180] @ 38d3e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 38d3c8 │ │ │ │ + ldr r0, [pc, #-2188] @ 38d3ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 38d3cc │ │ │ │ + ldr r0, [pc, #-2196] @ 38d3f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 38d3d0 │ │ │ │ + ldr r0, [pc, #-2204] @ 38d3f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 38d3d4 │ │ │ │ + ldr r0, [pc, #-2212] @ 38d3f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 38d3d8 │ │ │ │ + ldr r0, [pc, #-2220] @ 38d3fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 38d3dc │ │ │ │ + ldr r0, [pc, #-2228] @ 38d400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 38d3e0 │ │ │ │ + ldr r0, [pc, #-2236] @ 38d404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 38d3e4 │ │ │ │ + ldr r0, [pc, #-2244] @ 38d408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 38d3e8 │ │ │ │ + ldr r0, [pc, #-2252] @ 38d40c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 38d3ec │ │ │ │ + ldr r0, [pc, #-2260] @ 38d410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 38d3f0 │ │ │ │ + ldr r0, [pc, #-2268] @ 38d414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 38d3f4 │ │ │ │ + ldr r0, [pc, #-2276] @ 38d418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 38d3f8 │ │ │ │ + ldr r0, [pc, #-2284] @ 38d41c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 38d3fc │ │ │ │ + ldr r0, [pc, #-2292] @ 38d420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 38d400 │ │ │ │ + ldr r0, [pc, #-2300] @ 38d424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 38d404 │ │ │ │ + ldr r0, [pc, #-2308] @ 38d428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 38d408 │ │ │ │ + ldr r0, [pc, #-2316] @ 38d42c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 38d40c │ │ │ │ + ldr r0, [pc, #-2324] @ 38d430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 38d410 │ │ │ │ + ldr r0, [pc, #-2332] @ 38d434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 38d414 │ │ │ │ + ldr r0, [pc, #-2340] @ 38d438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 38d418 │ │ │ │ + ldr r0, [pc, #-2348] @ 38d43c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 38d41c │ │ │ │ + ldr r0, [pc, #-2356] @ 38d440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 38d420 │ │ │ │ + ldr r0, [pc, #-2364] @ 38d444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 38d424 │ │ │ │ + ldr r0, [pc, #-2372] @ 38d448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 38d428 │ │ │ │ + ldr r0, [pc, #-2380] @ 38d44c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 38d42c │ │ │ │ + ldr r0, [pc, #-2388] @ 38d450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 38d430 │ │ │ │ + ldr r0, [pc, #-2396] @ 38d454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 38d434 │ │ │ │ + ldr r0, [pc, #-2404] @ 38d458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 38d438 │ │ │ │ + ldr r0, [pc, #-2412] @ 38d45c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 38d43c │ │ │ │ + ldr r0, [pc, #-2420] @ 38d460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 38d440 │ │ │ │ + ldr r0, [pc, #-2428] @ 38d464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 38d444 │ │ │ │ + ldr r0, [pc, #-2436] @ 38d468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 38d448 │ │ │ │ + ldr r0, [pc, #-2444] @ 38d46c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 38d44c │ │ │ │ + ldr r0, [pc, #-2452] @ 38d470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 38d450 │ │ │ │ + ldr r0, [pc, #-2460] @ 38d474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 38e780 │ │ │ │ + ldr r0, [pc, #2440] @ 38e7a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 38e784 │ │ │ │ + ldr r0, [pc, #2432] @ 38e7a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 38e788 │ │ │ │ + ldr r0, [pc, #2424] @ 38e7ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 38e78c │ │ │ │ + ldr r0, [pc, #2416] @ 38e7b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 38e790 │ │ │ │ + ldr r0, [pc, #2408] @ 38e7b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 38e794 │ │ │ │ + ldr r0, [pc, #2400] @ 38e7b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 38e798 │ │ │ │ + ldr r0, [pc, #2392] @ 38e7bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 38e79c │ │ │ │ + ldr r0, [pc, #2384] @ 38e7c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 38e7a0 │ │ │ │ + ldr r0, [pc, #2376] @ 38e7c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 38e7a4 │ │ │ │ + ldr r0, [pc, #2368] @ 38e7c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 38e7a8 │ │ │ │ + ldr r0, [pc, #2360] @ 38e7cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 38e7ac │ │ │ │ + ldr r0, [pc, #2352] @ 38e7d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 38e7b0 │ │ │ │ + ldr r0, [pc, #2344] @ 38e7d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 38e7b4 │ │ │ │ + ldr r0, [pc, #2336] @ 38e7d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 38e7b8 │ │ │ │ + ldr r0, [pc, #2328] @ 38e7dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 38e7bc │ │ │ │ + ldr r0, [pc, #2320] @ 38e7e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 38e7c0 │ │ │ │ + ldr r0, [pc, #2312] @ 38e7e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 38e7c4 │ │ │ │ + ldr r0, [pc, #2304] @ 38e7e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 38e7c8 │ │ │ │ + ldr r0, [pc, #2296] @ 38e7ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 38e7cc │ │ │ │ + ldr r0, [pc, #2288] @ 38e7f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 38e7d0 │ │ │ │ + ldr r0, [pc, #2280] @ 38e7f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 38e7d4 │ │ │ │ + ldr r0, [pc, #2272] @ 38e7f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 38e7d8 │ │ │ │ + ldr r0, [pc, #2264] @ 38e7fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 38e7dc │ │ │ │ + ldr r0, [pc, #2256] @ 38e800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 38e7e0 │ │ │ │ + ldr r0, [pc, #2248] @ 38e804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 38e7e4 │ │ │ │ + ldr r0, [pc, #2240] @ 38e808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 38e7e8 │ │ │ │ + ldr r0, [pc, #2232] @ 38e80c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 38e7ec │ │ │ │ + ldr r0, [pc, #2224] @ 38e810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 38e7f0 │ │ │ │ + ldr r0, [pc, #2216] @ 38e814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 38e7f4 │ │ │ │ + ldr r0, [pc, #2208] @ 38e818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 38e7f8 │ │ │ │ + ldr r0, [pc, #2200] @ 38e81c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 38e7fc │ │ │ │ + ldr r0, [pc, #2192] @ 38e820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 38e800 │ │ │ │ + ldr r0, [pc, #2184] @ 38e824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 38e804 │ │ │ │ + ldr r0, [pc, #2176] @ 38e828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 38e808 │ │ │ │ + ldr r0, [pc, #2168] @ 38e82c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 38e80c │ │ │ │ + ldr r0, [pc, #2160] @ 38e830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 38e810 │ │ │ │ + ldr r0, [pc, #2152] @ 38e834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 38e814 │ │ │ │ + ldr r0, [pc, #2144] @ 38e838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 38e818 │ │ │ │ + ldr r0, [pc, #2136] @ 38e83c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 38e81c │ │ │ │ + ldr r0, [pc, #2128] @ 38e840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 38e820 │ │ │ │ + ldr r0, [pc, #2120] @ 38e844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 38e824 │ │ │ │ + ldr r0, [pc, #2112] @ 38e848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 38e828 │ │ │ │ + ldr r0, [pc, #2104] @ 38e84c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 38e82c │ │ │ │ + ldr r0, [pc, #2096] @ 38e850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 38e830 │ │ │ │ + ldr r0, [pc, #2088] @ 38e854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 38e834 │ │ │ │ + ldr r0, [pc, #2080] @ 38e858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 38e838 │ │ │ │ + ldr r0, [pc, #2072] @ 38e85c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 38e83c │ │ │ │ + ldr r0, [pc, #2064] @ 38e860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 38e840 │ │ │ │ + ldr r0, [pc, #2056] @ 38e864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 38e844 │ │ │ │ + ldr r0, [pc, #2048] @ 38e868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 38e848 │ │ │ │ + ldr r0, [pc, #2040] @ 38e86c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 38e84c │ │ │ │ + ldr r0, [pc, #2032] @ 38e870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 38e850 │ │ │ │ + ldr r0, [pc, #2024] @ 38e874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 38e854 │ │ │ │ + ldr r0, [pc, #2016] @ 38e878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 38e858 │ │ │ │ + ldr r0, [pc, #2008] @ 38e87c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 38e85c │ │ │ │ + ldr r0, [pc, #2000] @ 38e880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 38e860 │ │ │ │ + ldr r0, [pc, #1992] @ 38e884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 38e864 │ │ │ │ + ldr r0, [pc, #1984] @ 38e888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 38e868 │ │ │ │ + ldr r0, [pc, #1976] @ 38e88c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 38e86c │ │ │ │ + ldr r0, [pc, #1968] @ 38e890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 38e870 │ │ │ │ + ldr r0, [pc, #1960] @ 38e894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 38e874 │ │ │ │ + ldr r0, [pc, #1952] @ 38e898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 38e878 │ │ │ │ + ldr r0, [pc, #1944] @ 38e89c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 38e87c │ │ │ │ + ldr r0, [pc, #1936] @ 38e8a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 38e880 │ │ │ │ + ldr r0, [pc, #1928] @ 38e8a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 38e884 │ │ │ │ + ldr r0, [pc, #1920] @ 38e8a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 38e888 │ │ │ │ + ldr r0, [pc, #1912] @ 38e8ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 38e88c │ │ │ │ + ldr r0, [pc, #1904] @ 38e8b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 38e890 │ │ │ │ + ldr r0, [pc, #1896] @ 38e8b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 38e894 │ │ │ │ + ldr r0, [pc, #1888] @ 38e8b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 38e898 │ │ │ │ + ldr r0, [pc, #1880] @ 38e8bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 38e89c │ │ │ │ + ldr r0, [pc, #1872] @ 38e8c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 38e8a0 │ │ │ │ + ldr r0, [pc, #1864] @ 38e8c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 38e8a4 │ │ │ │ + ldr r0, [pc, #1856] @ 38e8c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 38e8a8 │ │ │ │ + ldr r0, [pc, #1848] @ 38e8cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 38e8ac │ │ │ │ + ldr r0, [pc, #1840] @ 38e8d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 38e8b0 │ │ │ │ + ldr r0, [pc, #1832] @ 38e8d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 38e8b4 │ │ │ │ + ldr r0, [pc, #1824] @ 38e8d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 38e8b8 │ │ │ │ + ldr r0, [pc, #1816] @ 38e8dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 38e8bc │ │ │ │ + ldr r0, [pc, #1808] @ 38e8e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 38e8c0 │ │ │ │ + ldr r0, [pc, #1800] @ 38e8e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 38e8c4 │ │ │ │ + ldr r0, [pc, #1792] @ 38e8e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 38e8c8 │ │ │ │ + ldr r0, [pc, #1784] @ 38e8ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 38e8cc │ │ │ │ + ldr r0, [pc, #1776] @ 38e8f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 38e8d0 │ │ │ │ + ldr r0, [pc, #1768] @ 38e8f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 38e8d4 │ │ │ │ + ldr r0, [pc, #1760] @ 38e8f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 38e8d8 │ │ │ │ + ldr r0, [pc, #1752] @ 38e8fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 38e8dc │ │ │ │ + ldr r0, [pc, #1744] @ 38e900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 38e8e0 │ │ │ │ + ldr r0, [pc, #1736] @ 38e904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 38e8e4 │ │ │ │ + ldr r0, [pc, #1728] @ 38e908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 38e8e8 │ │ │ │ + ldr r0, [pc, #1720] @ 38e90c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 38e8ec │ │ │ │ + ldr r0, [pc, #1712] @ 38e910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 38e8f0 │ │ │ │ + ldr r0, [pc, #1704] @ 38e914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 38e8f4 │ │ │ │ + ldr r0, [pc, #1696] @ 38e918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 38e8f8 │ │ │ │ + ldr r0, [pc, #1688] @ 38e91c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 38e8fc │ │ │ │ + ldr r0, [pc, #1680] @ 38e920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 38e900 │ │ │ │ + ldr r0, [pc, #1672] @ 38e924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 38e904 │ │ │ │ + ldr r0, [pc, #1664] @ 38e928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 38e908 │ │ │ │ + ldr r0, [pc, #1656] @ 38e92c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 38e90c │ │ │ │ + ldr r0, [pc, #1648] @ 38e930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 38e910 │ │ │ │ + ldr r0, [pc, #1640] @ 38e934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 38e914 │ │ │ │ + ldr r0, [pc, #1632] @ 38e938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 38e918 │ │ │ │ + ldr r0, [pc, #1624] @ 38e93c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 38e91c │ │ │ │ + ldr r0, [pc, #1616] @ 38e940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 38e920 │ │ │ │ + ldr r0, [pc, #1608] @ 38e944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 38e924 │ │ │ │ + ldr r0, [pc, #1600] @ 38e948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 38e928 │ │ │ │ + ldr r0, [pc, #1592] @ 38e94c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 38e92c │ │ │ │ + ldr r0, [pc, #1584] @ 38e950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 38e930 │ │ │ │ + ldr r0, [pc, #1576] @ 38e954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 38e934 │ │ │ │ + ldr r0, [pc, #1568] @ 38e958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 38e938 │ │ │ │ + ldr r0, [pc, #1560] @ 38e95c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 38e93c │ │ │ │ + ldr r0, [pc, #1552] @ 38e960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 38e940 │ │ │ │ + ldr r0, [pc, #1544] @ 38e964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 38e944 │ │ │ │ + ldr r0, [pc, #1536] @ 38e968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 38e948 │ │ │ │ + ldr r0, [pc, #1528] @ 38e96c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 38e94c │ │ │ │ + ldr r0, [pc, #1520] @ 38e970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 38e950 │ │ │ │ + ldr r0, [pc, #1512] @ 38e974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 38e954 │ │ │ │ + ldr r0, [pc, #1504] @ 38e978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 38e958 │ │ │ │ + ldr r0, [pc, #1496] @ 38e97c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 38e95c │ │ │ │ + ldr r0, [pc, #1488] @ 38e980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 38e960 │ │ │ │ + ldr r0, [pc, #1480] @ 38e984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 38e964 │ │ │ │ + ldr r0, [pc, #1472] @ 38e988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 38e968 │ │ │ │ + ldr r0, [pc, #1464] @ 38e98c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 38e96c │ │ │ │ + ldr r0, [pc, #1456] @ 38e990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 38e970 │ │ │ │ + ldr r0, [pc, #1448] @ 38e994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 38e974 │ │ │ │ + ldr r0, [pc, #1440] @ 38e998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 38e978 │ │ │ │ + ldr r0, [pc, #1432] @ 38e99c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 38e97c │ │ │ │ + ldr r0, [pc, #1424] @ 38e9a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 38e980 │ │ │ │ + ldr r0, [pc, #1416] @ 38e9a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 38e984 │ │ │ │ + ldr r0, [pc, #1408] @ 38e9a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 38e988 │ │ │ │ + ldr r0, [pc, #1400] @ 38e9ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 38e98c │ │ │ │ + ldr r0, [pc, #1392] @ 38e9b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 38e990 │ │ │ │ + ldr r0, [pc, #1384] @ 38e9b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 38e994 │ │ │ │ + ldr r0, [pc, #1376] @ 38e9b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 38e998 │ │ │ │ + ldr r0, [pc, #1368] @ 38e9bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 38e99c │ │ │ │ + ldr r0, [pc, #1360] @ 38e9c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 38e9a0 │ │ │ │ + ldr r0, [pc, #1352] @ 38e9c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 38e9a4 │ │ │ │ + ldr r0, [pc, #1344] @ 38e9c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 38e9a8 │ │ │ │ + ldr r0, [pc, #1336] @ 38e9cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 38e9ac │ │ │ │ + ldr r0, [pc, #1328] @ 38e9d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 38e9b0 │ │ │ │ + ldr r0, [pc, #1320] @ 38e9d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 38e9b4 │ │ │ │ + ldr r0, [pc, #1312] @ 38e9d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 38e9b8 │ │ │ │ + ldr r0, [pc, #1304] @ 38e9dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 38e9bc │ │ │ │ + ldr r0, [pc, #1296] @ 38e9e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 38e9c0 │ │ │ │ + ldr r0, [pc, #1288] @ 38e9e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 38e9c4 │ │ │ │ + ldr r0, [pc, #1280] @ 38e9e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 38e9c8 │ │ │ │ + ldr r0, [pc, #1272] @ 38e9ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 38e9cc │ │ │ │ + ldr r0, [pc, #1264] @ 38e9f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 38e9d0 │ │ │ │ + ldr r0, [pc, #1256] @ 38e9f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 38e9d4 │ │ │ │ + ldr r0, [pc, #1248] @ 38e9f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 38e9d8 │ │ │ │ + ldr r0, [pc, #1240] @ 38e9fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 38e9dc │ │ │ │ + ldr r0, [pc, #1232] @ 38ea00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 38e9e0 │ │ │ │ + ldr r0, [pc, #1224] @ 38ea04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 38e9e4 │ │ │ │ + ldr r0, [pc, #1216] @ 38ea08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 38e9e8 │ │ │ │ + ldr r0, [pc, #1208] @ 38ea0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 38e9ec │ │ │ │ + ldr r0, [pc, #1200] @ 38ea10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 38e9f0 │ │ │ │ + ldr r0, [pc, #1192] @ 38ea14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 38e9f4 │ │ │ │ + ldr r0, [pc, #1184] @ 38ea18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 38e9f8 │ │ │ │ + ldr r0, [pc, #1176] @ 38ea1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 38e9fc │ │ │ │ + ldr r0, [pc, #1168] @ 38ea20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 38ea00 │ │ │ │ + ldr r0, [pc, #1160] @ 38ea24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 38ea04 │ │ │ │ + ldr r0, [pc, #1152] @ 38ea28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 38ea08 │ │ │ │ + ldr r0, [pc, #1144] @ 38ea2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 38ea0c │ │ │ │ + ldr r0, [pc, #1136] @ 38ea30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 38ea10 │ │ │ │ + ldr r0, [pc, #1128] @ 38ea34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 38ea14 │ │ │ │ + ldr r0, [pc, #1120] @ 38ea38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 38ea18 │ │ │ │ + ldr r0, [pc, #1112] @ 38ea3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 38ea1c │ │ │ │ + ldr r0, [pc, #1104] @ 38ea40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 38ea20 │ │ │ │ + ldr r0, [pc, #1096] @ 38ea44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 38ea24 │ │ │ │ + ldr r0, [pc, #1088] @ 38ea48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 38ea28 │ │ │ │ + ldr r0, [pc, #1080] @ 38ea4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 38ea2c │ │ │ │ + ldr r0, [pc, #1072] @ 38ea50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 38ea30 │ │ │ │ + ldr r0, [pc, #1064] @ 38ea54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 38ea34 │ │ │ │ + ldr r0, [pc, #1056] @ 38ea58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 38ea38 │ │ │ │ + ldr r0, [pc, #1048] @ 38ea5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 38ea3c │ │ │ │ + ldr r0, [pc, #1040] @ 38ea60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 38ea40 │ │ │ │ + ldr r0, [pc, #1032] @ 38ea64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 38ea44 │ │ │ │ + ldr r0, [pc, #1024] @ 38ea68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 38ea48 │ │ │ │ + ldr r0, [pc, #1016] @ 38ea6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 38ea4c │ │ │ │ + ldr r0, [pc, #1008] @ 38ea70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 38ea50 │ │ │ │ + ldr r0, [pc, #1000] @ 38ea74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 38ea54 │ │ │ │ + ldr r0, [pc, #992] @ 38ea78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 38ea58 │ │ │ │ + ldr r0, [pc, #984] @ 38ea7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 38ea5c │ │ │ │ + ldr r0, [pc, #976] @ 38ea80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 38ea60 │ │ │ │ + ldr r0, [pc, #968] @ 38ea84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 38ea64 │ │ │ │ + ldr r0, [pc, #960] @ 38ea88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 38ea68 │ │ │ │ + ldr r0, [pc, #952] @ 38ea8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 38ea6c │ │ │ │ + ldr r0, [pc, #944] @ 38ea90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 38ea70 │ │ │ │ + ldr r0, [pc, #936] @ 38ea94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 38ea74 │ │ │ │ + ldr r0, [pc, #928] @ 38ea98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 38ea78 │ │ │ │ + ldr r0, [pc, #920] @ 38ea9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 38ea7c │ │ │ │ + ldr r0, [pc, #912] @ 38eaa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 38ea80 │ │ │ │ + ldr r0, [pc, #904] @ 38eaa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 38ea84 │ │ │ │ + ldr r0, [pc, #896] @ 38eaa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 38ea88 │ │ │ │ + ldr r0, [pc, #888] @ 38eaac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 38ea8c │ │ │ │ + ldr r0, [pc, #880] @ 38eab0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 38ea90 │ │ │ │ + ldr r0, [pc, #872] @ 38eab4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 38ea94 │ │ │ │ + ldr r0, [pc, #864] @ 38eab8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 38ea98 │ │ │ │ + ldr r0, [pc, #856] @ 38eabc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 38ea9c │ │ │ │ + ldr r0, [pc, #848] @ 38eac0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 38eaa0 │ │ │ │ + ldr r0, [pc, #840] @ 38eac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 38eaa4 │ │ │ │ + ldr r0, [pc, #832] @ 38eac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 38eaa8 │ │ │ │ + ldr r0, [pc, #824] @ 38eacc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 38eaac │ │ │ │ + ldr r0, [pc, #816] @ 38ead0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ + addseq r4, pc, r4, lsr #19 │ │ │ │ + addseq r6, pc, r0, ror r5 @ │ │ │ │ addseq r4, pc, r8, lsr #19 │ │ │ │ addseq r6, pc, r4, ror r5 @ │ │ │ │ addseq r4, pc, ip, lsr #19 │ │ │ │ addseq r6, pc, r8, ror r5 @ │ │ │ │ @ instruction: 0x009f49b0 │ │ │ │ addseq r6, pc, ip, ror r5 @ │ │ │ │ @ instruction: 0x009f49b4 │ │ │ │ @@ -871008,16 +871019,16 @@ │ │ │ │ @ instruction: 0x009f66f8 │ │ │ │ addseq r4, pc, r0, lsr fp @ │ │ │ │ @ instruction: 0x009f66fc │ │ │ │ addseq r4, pc, r4, lsr fp @ │ │ │ │ addseq r6, pc, r0, lsl #14 │ │ │ │ addseq r4, pc, r8, lsr fp @ │ │ │ │ addseq r6, pc, r4, lsl #14 │ │ │ │ - addseq r4, pc, ip, lsr fp @ │ │ │ │ - addseq r6, pc, r8, lsl #14 │ │ │ │ + @ instruction: 0x009f44d8 │ │ │ │ + addseq r6, pc, r4, lsr #1 │ │ │ │ @ instruction: 0x009f44dc │ │ │ │ addseq r6, pc, r8, lsr #1 │ │ │ │ addseq r4, pc, r0, ror #9 │ │ │ │ addseq r6, pc, ip, lsr #1 │ │ │ │ addseq r4, pc, r4, ror #9 │ │ │ │ ldrheq r6, [pc], r0 │ │ │ │ addseq r4, pc, r8, ror #9 │ │ │ │ @@ -871201,14261 +871212,14259 @@ │ │ │ │ addseq r4, pc, ip, asr #12 │ │ │ │ addseq r6, pc, r8, lsl r2 @ │ │ │ │ addseq r4, pc, r0, asr r6 @ │ │ │ │ addseq r6, pc, ip, lsl r2 @ │ │ │ │ addseq r4, pc, r4, asr r6 @ │ │ │ │ addseq r6, pc, r0, lsr #4 │ │ │ │ addseq r4, pc, r8, asr r6 @ │ │ │ │ - addseq r6, pc, r4, lsr #4 │ │ │ │ - addseq r4, pc, ip, asr r6 @ │ │ │ │ - @ instruction: 0x009efff8 │ │ │ │ - addseq r0, pc, ip, lsl r0 @ │ │ │ │ - addseq pc, lr, r8, asr #31 │ │ │ │ - addseq pc, lr, r0, lsr #31 │ │ │ │ - addseq pc, lr, r8, ror pc @ │ │ │ │ - addseq pc, lr, r4, asr pc @ │ │ │ │ - addseq pc, lr, r0, lsr #30 │ │ │ │ - addseq pc, lr, ip, ror #29 │ │ │ │ - @ instruction: 0x009efeb8 │ │ │ │ - addseq pc, lr, r4, lsl #29 │ │ │ │ - addseq pc, lr, r0, asr lr @ │ │ │ │ - addseq pc, lr, ip, lsl lr @ │ │ │ │ - ldr r0, [pc, #-828] @ 38eab0 │ │ │ │ + @ instruction: 0x009efff4 │ │ │ │ + addseq r0, pc, r8, lsl r0 @ │ │ │ │ + addseq pc, lr, r4, asr #31 │ │ │ │ + umullseq pc, lr, ip, pc @ │ │ │ │ + addseq pc, lr, r4, ror pc @ │ │ │ │ + addseq pc, lr, r0, asr pc @ │ │ │ │ + addseq pc, lr, ip, lsl pc @ │ │ │ │ + addseq pc, lr, r8, ror #29 │ │ │ │ + @ instruction: 0x009efeb4 │ │ │ │ + addseq pc, lr, r0, lsl #29 │ │ │ │ + addseq pc, lr, ip, asr #28 │ │ │ │ + addseq pc, lr, r8, lsl lr @ │ │ │ │ + ldr r0, [pc, #-828] @ 38ead4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 38eab4 │ │ │ │ + ldr r0, [pc, #-836] @ 38ead8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 38eab8 │ │ │ │ + ldr r0, [pc, #-844] @ 38eadc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 38eabc │ │ │ │ + ldr r0, [pc, #-852] @ 38eae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 38eac0 │ │ │ │ + ldr r0, [pc, #-860] @ 38eae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 38eac4 │ │ │ │ + ldr r0, [pc, #-868] @ 38eae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 38eac8 │ │ │ │ + ldr r0, [pc, #-876] @ 38eaec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 38eacc │ │ │ │ + ldr r0, [pc, #-884] @ 38eaf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 38ead0 │ │ │ │ + ldr r0, [pc, #-892] @ 38eaf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 38ead4 │ │ │ │ + ldr r0, [pc, #-900] @ 38eaf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 38ead8 │ │ │ │ + ldr r0, [pc, #-908] @ 38eafc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 38eadc │ │ │ │ + ldr r0, [pc, #-916] @ 38eb00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 38eae0 │ │ │ │ + ldr r0, [pc, #-924] @ 38eb04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 38eae4 │ │ │ │ + ldr r0, [pc, #-932] @ 38eb08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 38eae8 │ │ │ │ + ldr r0, [pc, #-940] @ 38eb0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 38eaec │ │ │ │ + ldr r0, [pc, #-948] @ 38eb10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 38eaf0 │ │ │ │ + ldr r0, [pc, #-956] @ 38eb14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 38eaf4 │ │ │ │ + ldr r0, [pc, #-964] @ 38eb18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 38eaf8 │ │ │ │ + ldr r0, [pc, #-972] @ 38eb1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 38eafc │ │ │ │ + ldr r0, [pc, #-980] @ 38eb20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 38eb00 │ │ │ │ + ldr r0, [pc, #-988] @ 38eb24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 38eb04 │ │ │ │ + ldr r0, [pc, #-996] @ 38eb28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 38eb08 │ │ │ │ + ldr r0, [pc, #-1004] @ 38eb2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 38eb0c │ │ │ │ + ldr r0, [pc, #-1012] @ 38eb30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 38eb10 │ │ │ │ + ldr r0, [pc, #-1020] @ 38eb34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 38eb14 │ │ │ │ + ldr r0, [pc, #-1028] @ 38eb38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 38eb18 │ │ │ │ + ldr r0, [pc, #-1036] @ 38eb3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 38eb1c │ │ │ │ + ldr r0, [pc, #-1044] @ 38eb40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 38eb20 │ │ │ │ + ldr r0, [pc, #-1052] @ 38eb44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 38eb24 │ │ │ │ + ldr r0, [pc, #-1060] @ 38eb48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 38eb28 │ │ │ │ + ldr r0, [pc, #-1068] @ 38eb4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 38eb2c │ │ │ │ + ldr r0, [pc, #-1076] @ 38eb50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 38eb30 │ │ │ │ + ldr r0, [pc, #-1084] @ 38eb54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 38eb34 │ │ │ │ + ldr r0, [pc, #-1092] @ 38eb58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 38eb38 │ │ │ │ + ldr r0, [pc, #-1100] @ 38eb5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 38eb3c │ │ │ │ + ldr r0, [pc, #-1108] @ 38eb60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 38eb40 │ │ │ │ + ldr r0, [pc, #-1116] @ 38eb64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 38eb44 │ │ │ │ + ldr r0, [pc, #-1124] @ 38eb68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 38eb48 │ │ │ │ + ldr r0, [pc, #-1132] @ 38eb6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 38eb4c │ │ │ │ + ldr r0, [pc, #-1140] @ 38eb70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 38eb50 │ │ │ │ + ldr r0, [pc, #-1148] @ 38eb74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 38eb54 │ │ │ │ + ldr r0, [pc, #-1156] @ 38eb78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 38eb58 │ │ │ │ + ldr r0, [pc, #-1164] @ 38eb7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 38eb5c │ │ │ │ + ldr r0, [pc, #-1172] @ 38eb80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 38eb60 │ │ │ │ + ldr r0, [pc, #-1180] @ 38eb84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 38eb64 │ │ │ │ + ldr r0, [pc, #-1188] @ 38eb88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 38eb68 │ │ │ │ + ldr r0, [pc, #-1196] @ 38eb8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 38eb6c │ │ │ │ + ldr r0, [pc, #-1204] @ 38eb90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 38eb70 │ │ │ │ + ldr r0, [pc, #-1212] @ 38eb94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 38eb74 │ │ │ │ + ldr r0, [pc, #-1220] @ 38eb98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 38eb78 │ │ │ │ + ldr r0, [pc, #-1228] @ 38eb9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 38eb7c │ │ │ │ + ldr r0, [pc, #-1236] @ 38eba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 38eb80 │ │ │ │ + ldr r0, [pc, #-1244] @ 38eba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 38eb84 │ │ │ │ + ldr r0, [pc, #-1252] @ 38eba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 38eb88 │ │ │ │ + ldr r0, [pc, #-1260] @ 38ebac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 38eb8c │ │ │ │ + ldr r0, [pc, #-1268] @ 38ebb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 38eb90 │ │ │ │ + ldr r0, [pc, #-1276] @ 38ebb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 38eb94 │ │ │ │ + ldr r0, [pc, #-1284] @ 38ebb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 38eb98 │ │ │ │ + ldr r0, [pc, #-1292] @ 38ebbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 38eb9c │ │ │ │ + ldr r0, [pc, #-1300] @ 38ebc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 38eba0 │ │ │ │ + ldr r0, [pc, #-1308] @ 38ebc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 38eba4 │ │ │ │ + ldr r0, [pc, #-1316] @ 38ebc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 38eba8 │ │ │ │ + ldr r0, [pc, #-1324] @ 38ebcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 38ebac │ │ │ │ + ldr r0, [pc, #-1332] @ 38ebd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 38ebb0 │ │ │ │ + ldr r0, [pc, #-1340] @ 38ebd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 38ebb4 │ │ │ │ + ldr r0, [pc, #-1348] @ 38ebd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 38ebb8 │ │ │ │ + ldr r0, [pc, #-1356] @ 38ebdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 38ebbc │ │ │ │ + ldr r0, [pc, #-1364] @ 38ebe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 38ebc0 │ │ │ │ + ldr r0, [pc, #-1372] @ 38ebe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 38ebc4 │ │ │ │ + ldr r0, [pc, #-1380] @ 38ebe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 38ebc8 │ │ │ │ + ldr r0, [pc, #-1388] @ 38ebec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 38ebcc │ │ │ │ + ldr r0, [pc, #-1396] @ 38ebf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 38ebd0 │ │ │ │ + ldr r0, [pc, #-1404] @ 38ebf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 38ebd4 │ │ │ │ + ldr r0, [pc, #-1412] @ 38ebf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 38ebd8 │ │ │ │ + ldr r0, [pc, #-1420] @ 38ebfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 38ebdc │ │ │ │ + ldr r0, [pc, #-1428] @ 38ec00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 38ebe0 │ │ │ │ + ldr r0, [pc, #-1436] @ 38ec04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 38ebe4 │ │ │ │ + ldr r0, [pc, #-1444] @ 38ec08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 38ebe8 │ │ │ │ + ldr r0, [pc, #-1452] @ 38ec0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 38ebec │ │ │ │ + ldr r0, [pc, #-1460] @ 38ec10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 38ebf0 │ │ │ │ + ldr r0, [pc, #-1468] @ 38ec14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 38ebf4 │ │ │ │ + ldr r0, [pc, #-1476] @ 38ec18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 38ebf8 │ │ │ │ + ldr r0, [pc, #-1484] @ 38ec1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 38ebfc │ │ │ │ + ldr r0, [pc, #-1492] @ 38ec20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 38ec00 │ │ │ │ + ldr r0, [pc, #-1500] @ 38ec24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 38ec04 │ │ │ │ + ldr r0, [pc, #-1508] @ 38ec28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 38ec08 │ │ │ │ + ldr r0, [pc, #-1516] @ 38ec2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 38ec0c │ │ │ │ + ldr r0, [pc, #-1524] @ 38ec30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 38ec10 │ │ │ │ + ldr r0, [pc, #-1532] @ 38ec34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 38ec14 │ │ │ │ + ldr r0, [pc, #-1540] @ 38ec38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 38ec18 │ │ │ │ + ldr r0, [pc, #-1548] @ 38ec3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 38ec1c │ │ │ │ + ldr r0, [pc, #-1556] @ 38ec40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 38ec20 │ │ │ │ + ldr r0, [pc, #-1564] @ 38ec44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 38ec24 │ │ │ │ + ldr r0, [pc, #-1572] @ 38ec48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 38ec28 │ │ │ │ + ldr r0, [pc, #-1580] @ 38ec4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 38ec2c │ │ │ │ + ldr r0, [pc, #-1588] @ 38ec50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 38ec30 │ │ │ │ + ldr r0, [pc, #-1596] @ 38ec54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 38ec34 │ │ │ │ + ldr r0, [pc, #-1604] @ 38ec58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 38ec38 │ │ │ │ + ldr r0, [pc, #-1612] @ 38ec5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 38ec3c │ │ │ │ + ldr r0, [pc, #-1620] @ 38ec60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 38ec40 │ │ │ │ + ldr r0, [pc, #-1628] @ 38ec64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 38ec44 │ │ │ │ + ldr r0, [pc, #-1636] @ 38ec68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 38ec48 │ │ │ │ + ldr r0, [pc, #-1644] @ 38ec6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 38ec4c │ │ │ │ + ldr r0, [pc, #-1652] @ 38ec70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 38ec50 │ │ │ │ + ldr r0, [pc, #-1660] @ 38ec74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 38ec54 │ │ │ │ + ldr r0, [pc, #-1668] @ 38ec78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 38ec58 │ │ │ │ + ldr r0, [pc, #-1676] @ 38ec7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 38ec5c │ │ │ │ + ldr r0, [pc, #-1684] @ 38ec80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 38ec60 │ │ │ │ + ldr r0, [pc, #-1692] @ 38ec84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 38ec64 │ │ │ │ + ldr r0, [pc, #-1700] @ 38ec88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 38ec68 │ │ │ │ + ldr r0, [pc, #-1708] @ 38ec8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 38ec6c │ │ │ │ + ldr r0, [pc, #-1716] @ 38ec90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 38ec70 │ │ │ │ + ldr r0, [pc, #-1724] @ 38ec94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 38ec74 │ │ │ │ + ldr r0, [pc, #-1732] @ 38ec98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 38ec78 │ │ │ │ + ldr r0, [pc, #-1740] @ 38ec9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 38ec7c │ │ │ │ + ldr r0, [pc, #-1748] @ 38eca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 38ec80 │ │ │ │ + ldr r0, [pc, #-1756] @ 38eca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 38ec84 │ │ │ │ + ldr r0, [pc, #-1764] @ 38eca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 38ec88 │ │ │ │ + ldr r0, [pc, #-1772] @ 38ecac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 38ec8c │ │ │ │ + ldr r0, [pc, #-1780] @ 38ecb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 38ec90 │ │ │ │ + ldr r0, [pc, #-1788] @ 38ecb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 38ec94 │ │ │ │ + ldr r0, [pc, #-1796] @ 38ecb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 38ec98 │ │ │ │ + ldr r0, [pc, #-1804] @ 38ecbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 38ec9c │ │ │ │ + ldr r0, [pc, #-1812] @ 38ecc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 38eca0 │ │ │ │ + ldr r0, [pc, #-1820] @ 38ecc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 38eca4 │ │ │ │ + ldr r0, [pc, #-1828] @ 38ecc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 38eca8 │ │ │ │ + ldr r0, [pc, #-1836] @ 38eccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 38ecac │ │ │ │ + ldr r0, [pc, #-1844] @ 38ecd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 38ecb0 │ │ │ │ + ldr r0, [pc, #-1852] @ 38ecd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 38ecb4 │ │ │ │ + ldr r0, [pc, #-1860] @ 38ecd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 38ecb8 │ │ │ │ + ldr r0, [pc, #-1868] @ 38ecdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 38ecbc │ │ │ │ + ldr r0, [pc, #-1876] @ 38ece0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 38ecc0 │ │ │ │ + ldr r0, [pc, #-1884] @ 38ece4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 38ecc4 │ │ │ │ + ldr r0, [pc, #-1892] @ 38ece8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 38ecc8 │ │ │ │ + ldr r0, [pc, #-1900] @ 38ecec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 38eccc │ │ │ │ + ldr r0, [pc, #-1908] @ 38ecf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 38ecd0 │ │ │ │ + ldr r0, [pc, #-1916] @ 38ecf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 38ecd4 │ │ │ │ + ldr r0, [pc, #-1924] @ 38ecf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 38ecd8 │ │ │ │ + ldr r0, [pc, #-1932] @ 38ecfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 38ecdc │ │ │ │ + ldr r0, [pc, #-1940] @ 38ed00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 38ece0 │ │ │ │ + ldr r0, [pc, #-1948] @ 38ed04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 38ece4 │ │ │ │ + ldr r0, [pc, #-1956] @ 38ed08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 38ece8 │ │ │ │ + ldr r0, [pc, #-1964] @ 38ed0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 38ecec │ │ │ │ + ldr r0, [pc, #-1972] @ 38ed10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 38ecf0 │ │ │ │ + ldr r0, [pc, #-1980] @ 38ed14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 38ecf4 │ │ │ │ + ldr r0, [pc, #-1988] @ 38ed18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 38ecf8 │ │ │ │ + ldr r0, [pc, #-1996] @ 38ed1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 38ecfc │ │ │ │ + ldr r0, [pc, #-2004] @ 38ed20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 38ed00 │ │ │ │ + ldr r0, [pc, #-2012] @ 38ed24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 38ed04 │ │ │ │ + ldr r0, [pc, #-2020] @ 38ed28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 38ed08 │ │ │ │ + ldr r0, [pc, #-2028] @ 38ed2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 38ed0c │ │ │ │ + ldr r0, [pc, #-2036] @ 38ed30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 38ed10 │ │ │ │ + ldr r0, [pc, #-2044] @ 38ed34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 38ed14 │ │ │ │ + ldr r0, [pc, #-2052] @ 38ed38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 38ed18 │ │ │ │ + ldr r0, [pc, #-2060] @ 38ed3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 38ed1c │ │ │ │ + ldr r0, [pc, #-2068] @ 38ed40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 38ed20 │ │ │ │ + ldr r0, [pc, #-2076] @ 38ed44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 38ed24 │ │ │ │ + ldr r0, [pc, #-2084] @ 38ed48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 38ed28 │ │ │ │ + ldr r0, [pc, #-2092] @ 38ed4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 38ed2c │ │ │ │ + ldr r0, [pc, #-2100] @ 38ed50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 38ed30 │ │ │ │ + ldr r0, [pc, #-2108] @ 38ed54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 38ed34 │ │ │ │ + ldr r0, [pc, #-2116] @ 38ed58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 38ed38 │ │ │ │ + ldr r0, [pc, #-2124] @ 38ed5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 38ed3c │ │ │ │ + ldr r0, [pc, #-2132] @ 38ed60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 38ed40 │ │ │ │ + ldr r0, [pc, #-2140] @ 38ed64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 38ed44 │ │ │ │ + ldr r0, [pc, #-2148] @ 38ed68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 38ed48 │ │ │ │ + ldr r0, [pc, #-2156] @ 38ed6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 38ed4c │ │ │ │ + ldr r0, [pc, #-2164] @ 38ed70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 38ed50 │ │ │ │ + ldr r0, [pc, #-2172] @ 38ed74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 38ed54 │ │ │ │ + ldr r0, [pc, #-2180] @ 38ed78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 38ed58 │ │ │ │ + ldr r0, [pc, #-2188] @ 38ed7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 38ed5c │ │ │ │ + ldr r0, [pc, #-2196] @ 38ed80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 38ed60 │ │ │ │ + ldr r0, [pc, #-2204] @ 38ed84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 38ed64 │ │ │ │ + ldr r0, [pc, #-2212] @ 38ed88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 38ed68 │ │ │ │ + ldr r0, [pc, #-2220] @ 38ed8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 38ed6c │ │ │ │ + ldr r0, [pc, #-2228] @ 38ed90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 38ed70 │ │ │ │ + ldr r0, [pc, #-2236] @ 38ed94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 38ed74 │ │ │ │ + ldr r0, [pc, #-2244] @ 38ed98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 38ed78 │ │ │ │ + ldr r0, [pc, #-2252] @ 38ed9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 38ed7c │ │ │ │ + ldr r0, [pc, #-2260] @ 38eda0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 38ed80 │ │ │ │ + ldr r0, [pc, #-2268] @ 38eda4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 38ed84 │ │ │ │ + ldr r0, [pc, #-2276] @ 38eda8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 38ed88 │ │ │ │ + ldr r0, [pc, #-2284] @ 38edac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 38ed8c │ │ │ │ + ldr r0, [pc, #-2292] @ 38edb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 38ed90 │ │ │ │ + ldr r0, [pc, #-2300] @ 38edb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 38ed94 │ │ │ │ + ldr r0, [pc, #-2308] @ 38edb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 38ed98 │ │ │ │ + ldr r0, [pc, #-2316] @ 38edbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 38ed9c │ │ │ │ + ldr r0, [pc, #-2324] @ 38edc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 38eda0 │ │ │ │ + ldr r0, [pc, #-2332] @ 38edc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 38eda4 │ │ │ │ + ldr r0, [pc, #-2340] @ 38edc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 38eda8 │ │ │ │ + ldr r0, [pc, #-2348] @ 38edcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 38edac │ │ │ │ + ldr r0, [pc, #-2356] @ 38edd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 38edb0 │ │ │ │ + ldr r0, [pc, #-2364] @ 38edd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 38edb4 │ │ │ │ + ldr r0, [pc, #-2372] @ 38edd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 38edb8 │ │ │ │ + ldr r0, [pc, #-2380] @ 38eddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 38edbc │ │ │ │ + ldr r0, [pc, #-2388] @ 38ede0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 38edc0 │ │ │ │ + ldr r0, [pc, #-2396] @ 38ede4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 38edc4 │ │ │ │ + ldr r0, [pc, #-2404] @ 38ede8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 38edc8 │ │ │ │ + ldr r0, [pc, #-2412] @ 38edec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 38edcc │ │ │ │ + ldr r0, [pc, #-2420] @ 38edf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 38edd0 │ │ │ │ + ldr r0, [pc, #-2428] @ 38edf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 38edd4 │ │ │ │ + ldr r0, [pc, #-2436] @ 38edf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 38edd8 │ │ │ │ + ldr r0, [pc, #-2444] @ 38edfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 38eddc │ │ │ │ + ldr r0, [pc, #-2452] @ 38ee00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 38ede0 │ │ │ │ + ldr r0, [pc, #-2460] @ 38ee04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 390110 │ │ │ │ + ldr r0, [pc, #2440] @ 390134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 390114 │ │ │ │ + ldr r0, [pc, #2432] @ 390138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 390118 │ │ │ │ + ldr r0, [pc, #2424] @ 39013c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 39011c │ │ │ │ + ldr r0, [pc, #2416] @ 390140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 390120 │ │ │ │ + ldr r0, [pc, #2408] @ 390144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 390124 │ │ │ │ + ldr r0, [pc, #2400] @ 390148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 390128 │ │ │ │ + ldr r0, [pc, #2392] @ 39014c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 39012c │ │ │ │ + ldr r0, [pc, #2384] @ 390150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 390130 │ │ │ │ + ldr r0, [pc, #2376] @ 390154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 390134 │ │ │ │ + ldr r0, [pc, #2368] @ 390158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 390138 │ │ │ │ + ldr r0, [pc, #2360] @ 39015c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 39013c │ │ │ │ + ldr r0, [pc, #2352] @ 390160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 390140 │ │ │ │ + ldr r0, [pc, #2344] @ 390164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 390144 │ │ │ │ + ldr r0, [pc, #2336] @ 390168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 390148 │ │ │ │ + ldr r0, [pc, #2328] @ 39016c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 39014c │ │ │ │ + ldr r0, [pc, #2320] @ 390170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 390150 │ │ │ │ + ldr r0, [pc, #2312] @ 390174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 390154 │ │ │ │ + ldr r0, [pc, #2304] @ 390178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 390158 │ │ │ │ + ldr r0, [pc, #2296] @ 39017c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 39015c │ │ │ │ + ldr r0, [pc, #2288] @ 390180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 390160 │ │ │ │ + ldr r0, [pc, #2280] @ 390184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 390164 │ │ │ │ + ldr r0, [pc, #2272] @ 390188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 390168 │ │ │ │ + ldr r0, [pc, #2264] @ 39018c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 39016c │ │ │ │ + ldr r0, [pc, #2256] @ 390190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 390170 │ │ │ │ + ldr r0, [pc, #2248] @ 390194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 390174 │ │ │ │ + ldr r0, [pc, #2240] @ 390198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 390178 │ │ │ │ + ldr r0, [pc, #2232] @ 39019c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 39017c │ │ │ │ + ldr r0, [pc, #2224] @ 3901a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 390180 │ │ │ │ + ldr r0, [pc, #2216] @ 3901a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 390184 │ │ │ │ + ldr r0, [pc, #2208] @ 3901a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 390188 │ │ │ │ + ldr r0, [pc, #2200] @ 3901ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 39018c │ │ │ │ + ldr r0, [pc, #2192] @ 3901b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 390190 │ │ │ │ + ldr r0, [pc, #2184] @ 3901b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 390194 │ │ │ │ + ldr r0, [pc, #2176] @ 3901b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 390198 │ │ │ │ + ldr r0, [pc, #2168] @ 3901bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 39019c │ │ │ │ + ldr r0, [pc, #2160] @ 3901c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3901a0 │ │ │ │ + ldr r0, [pc, #2152] @ 3901c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3901a4 │ │ │ │ + ldr r0, [pc, #2144] @ 3901c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3901a8 │ │ │ │ + ldr r0, [pc, #2136] @ 3901cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3901ac │ │ │ │ + ldr r0, [pc, #2128] @ 3901d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 3901b0 │ │ │ │ + ldr r0, [pc, #2120] @ 3901d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3901b4 │ │ │ │ + ldr r0, [pc, #2112] @ 3901d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3901b8 │ │ │ │ + ldr r0, [pc, #2104] @ 3901dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3901bc │ │ │ │ + ldr r0, [pc, #2096] @ 3901e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3901c0 │ │ │ │ + ldr r0, [pc, #2088] @ 3901e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3901c4 │ │ │ │ + ldr r0, [pc, #2080] @ 3901e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3901c8 │ │ │ │ + ldr r0, [pc, #2072] @ 3901ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3901cc │ │ │ │ + ldr r0, [pc, #2064] @ 3901f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 3901d0 │ │ │ │ + ldr r0, [pc, #2056] @ 3901f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3901d4 │ │ │ │ + ldr r0, [pc, #2048] @ 3901f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3901d8 │ │ │ │ + ldr r0, [pc, #2040] @ 3901fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3901dc │ │ │ │ + ldr r0, [pc, #2032] @ 390200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 3901e0 │ │ │ │ + ldr r0, [pc, #2024] @ 390204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3901e4 │ │ │ │ + ldr r0, [pc, #2016] @ 390208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3901e8 │ │ │ │ + ldr r0, [pc, #2008] @ 39020c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3901ec │ │ │ │ + ldr r0, [pc, #2000] @ 390210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3901f0 │ │ │ │ + ldr r0, [pc, #1992] @ 390214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3901f4 │ │ │ │ + ldr r0, [pc, #1984] @ 390218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3901f8 │ │ │ │ + ldr r0, [pc, #1976] @ 39021c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3901fc │ │ │ │ + ldr r0, [pc, #1968] @ 390220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 390200 │ │ │ │ + ldr r0, [pc, #1960] @ 390224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 390204 │ │ │ │ + ldr r0, [pc, #1952] @ 390228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 390208 │ │ │ │ + ldr r0, [pc, #1944] @ 39022c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 39020c │ │ │ │ + ldr r0, [pc, #1936] @ 390230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 390210 │ │ │ │ + ldr r0, [pc, #1928] @ 390234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 390214 │ │ │ │ + ldr r0, [pc, #1920] @ 390238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 390218 │ │ │ │ + ldr r0, [pc, #1912] @ 39023c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 39021c │ │ │ │ + ldr r0, [pc, #1904] @ 390240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 390220 │ │ │ │ + ldr r0, [pc, #1896] @ 390244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 390224 │ │ │ │ + ldr r0, [pc, #1888] @ 390248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 390228 │ │ │ │ + ldr r0, [pc, #1880] @ 39024c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 39022c │ │ │ │ + ldr r0, [pc, #1872] @ 390250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 390230 │ │ │ │ + ldr r0, [pc, #1864] @ 390254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 390234 │ │ │ │ + ldr r0, [pc, #1856] @ 390258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 390238 │ │ │ │ + ldr r0, [pc, #1848] @ 39025c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 39023c │ │ │ │ + ldr r0, [pc, #1840] @ 390260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 390240 │ │ │ │ + ldr r0, [pc, #1832] @ 390264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 390244 │ │ │ │ + ldr r0, [pc, #1824] @ 390268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 390248 │ │ │ │ + ldr r0, [pc, #1816] @ 39026c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 39024c │ │ │ │ + ldr r0, [pc, #1808] @ 390270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 390250 │ │ │ │ + ldr r0, [pc, #1800] @ 390274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 390254 │ │ │ │ + ldr r0, [pc, #1792] @ 390278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 390258 │ │ │ │ + ldr r0, [pc, #1784] @ 39027c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 39025c │ │ │ │ + ldr r0, [pc, #1776] @ 390280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 390260 │ │ │ │ + ldr r0, [pc, #1768] @ 390284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 390264 │ │ │ │ + ldr r0, [pc, #1760] @ 390288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 390268 │ │ │ │ + ldr r0, [pc, #1752] @ 39028c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 39026c │ │ │ │ + ldr r0, [pc, #1744] @ 390290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 390270 │ │ │ │ + ldr r0, [pc, #1736] @ 390294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 390274 │ │ │ │ + ldr r0, [pc, #1728] @ 390298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 390278 │ │ │ │ + ldr r0, [pc, #1720] @ 39029c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 39027c │ │ │ │ + ldr r0, [pc, #1712] @ 3902a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 390280 │ │ │ │ + ldr r0, [pc, #1704] @ 3902a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 390284 │ │ │ │ + ldr r0, [pc, #1696] @ 3902a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 390288 │ │ │ │ + ldr r0, [pc, #1688] @ 3902ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 39028c │ │ │ │ + ldr r0, [pc, #1680] @ 3902b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 390290 │ │ │ │ + ldr r0, [pc, #1672] @ 3902b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 390294 │ │ │ │ + ldr r0, [pc, #1664] @ 3902b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 390298 │ │ │ │ + ldr r0, [pc, #1656] @ 3902bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 39029c │ │ │ │ + ldr r0, [pc, #1648] @ 3902c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3902a0 │ │ │ │ + ldr r0, [pc, #1640] @ 3902c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3902a4 │ │ │ │ + ldr r0, [pc, #1632] @ 3902c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3902a8 │ │ │ │ + ldr r0, [pc, #1624] @ 3902cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3902ac │ │ │ │ + ldr r0, [pc, #1616] @ 3902d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3902b0 │ │ │ │ + ldr r0, [pc, #1608] @ 3902d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3902b4 │ │ │ │ + ldr r0, [pc, #1600] @ 3902d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3902b8 │ │ │ │ + ldr r0, [pc, #1592] @ 3902dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3902bc │ │ │ │ + ldr r0, [pc, #1584] @ 3902e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3902c0 │ │ │ │ + ldr r0, [pc, #1576] @ 3902e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3902c4 │ │ │ │ + ldr r0, [pc, #1568] @ 3902e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3902c8 │ │ │ │ + ldr r0, [pc, #1560] @ 3902ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3902cc │ │ │ │ + ldr r0, [pc, #1552] @ 3902f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3902d0 │ │ │ │ + ldr r0, [pc, #1544] @ 3902f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3902d4 │ │ │ │ + ldr r0, [pc, #1536] @ 3902f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3902d8 │ │ │ │ + ldr r0, [pc, #1528] @ 3902fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3902dc │ │ │ │ + ldr r0, [pc, #1520] @ 390300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 3902e0 │ │ │ │ + ldr r0, [pc, #1512] @ 390304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3902e4 │ │ │ │ + ldr r0, [pc, #1504] @ 390308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3902e8 │ │ │ │ + ldr r0, [pc, #1496] @ 39030c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3902ec │ │ │ │ + ldr r0, [pc, #1488] @ 390310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3902f0 │ │ │ │ + ldr r0, [pc, #1480] @ 390314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3902f4 │ │ │ │ + ldr r0, [pc, #1472] @ 390318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3902f8 │ │ │ │ + ldr r0, [pc, #1464] @ 39031c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3902fc │ │ │ │ + ldr r0, [pc, #1456] @ 390320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 390300 │ │ │ │ + ldr r0, [pc, #1448] @ 390324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 390304 │ │ │ │ + ldr r0, [pc, #1440] @ 390328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 390308 │ │ │ │ + ldr r0, [pc, #1432] @ 39032c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 39030c │ │ │ │ + ldr r0, [pc, #1424] @ 390330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 390310 │ │ │ │ + ldr r0, [pc, #1416] @ 390334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 390314 │ │ │ │ + ldr r0, [pc, #1408] @ 390338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 390318 │ │ │ │ + ldr r0, [pc, #1400] @ 39033c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 39031c │ │ │ │ + ldr r0, [pc, #1392] @ 390340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 390320 │ │ │ │ + ldr r0, [pc, #1384] @ 390344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 390324 │ │ │ │ + ldr r0, [pc, #1376] @ 390348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 390328 │ │ │ │ + ldr r0, [pc, #1368] @ 39034c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 39032c │ │ │ │ + ldr r0, [pc, #1360] @ 390350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 390330 │ │ │ │ + ldr r0, [pc, #1352] @ 390354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 390334 │ │ │ │ + ldr r0, [pc, #1344] @ 390358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 390338 │ │ │ │ + ldr r0, [pc, #1336] @ 39035c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 39033c │ │ │ │ + ldr r0, [pc, #1328] @ 390360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 390340 │ │ │ │ + ldr r0, [pc, #1320] @ 390364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 390344 │ │ │ │ + ldr r0, [pc, #1312] @ 390368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 390348 │ │ │ │ + ldr r0, [pc, #1304] @ 39036c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 39034c │ │ │ │ + ldr r0, [pc, #1296] @ 390370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 390350 │ │ │ │ + ldr r0, [pc, #1288] @ 390374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 390354 │ │ │ │ + ldr r0, [pc, #1280] @ 390378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 390358 │ │ │ │ + ldr r0, [pc, #1272] @ 39037c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 39035c │ │ │ │ + ldr r0, [pc, #1264] @ 390380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 390360 │ │ │ │ + ldr r0, [pc, #1256] @ 390384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 390364 │ │ │ │ + ldr r0, [pc, #1248] @ 390388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 390368 │ │ │ │ + ldr r0, [pc, #1240] @ 39038c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 39036c │ │ │ │ + ldr r0, [pc, #1232] @ 390390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 390370 │ │ │ │ + ldr r0, [pc, #1224] @ 390394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 390374 │ │ │ │ + ldr r0, [pc, #1216] @ 390398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 390378 │ │ │ │ + ldr r0, [pc, #1208] @ 39039c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 39037c │ │ │ │ + ldr r0, [pc, #1200] @ 3903a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 390380 │ │ │ │ + ldr r0, [pc, #1192] @ 3903a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 390384 │ │ │ │ + ldr r0, [pc, #1184] @ 3903a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 390388 │ │ │ │ + ldr r0, [pc, #1176] @ 3903ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 39038c │ │ │ │ + ldr r0, [pc, #1168] @ 3903b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 390390 │ │ │ │ + ldr r0, [pc, #1160] @ 3903b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 390394 │ │ │ │ + ldr r0, [pc, #1152] @ 3903b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 390398 │ │ │ │ + ldr r0, [pc, #1144] @ 3903bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 39039c │ │ │ │ + ldr r0, [pc, #1136] @ 3903c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3903a0 │ │ │ │ + ldr r0, [pc, #1128] @ 3903c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3903a4 │ │ │ │ + ldr r0, [pc, #1120] @ 3903c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3903a8 │ │ │ │ + ldr r0, [pc, #1112] @ 3903cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3903ac │ │ │ │ + ldr r0, [pc, #1104] @ 3903d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3903b0 │ │ │ │ + ldr r0, [pc, #1096] @ 3903d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3903b4 │ │ │ │ + ldr r0, [pc, #1088] @ 3903d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3903b8 │ │ │ │ + ldr r0, [pc, #1080] @ 3903dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3903bc │ │ │ │ + ldr r0, [pc, #1072] @ 3903e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3903c0 │ │ │ │ + ldr r0, [pc, #1064] @ 3903e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3903c4 │ │ │ │ + ldr r0, [pc, #1056] @ 3903e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3903c8 │ │ │ │ + ldr r0, [pc, #1048] @ 3903ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3903cc │ │ │ │ + ldr r0, [pc, #1040] @ 3903f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3903d0 │ │ │ │ + ldr r0, [pc, #1032] @ 3903f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3903d4 │ │ │ │ + ldr r0, [pc, #1024] @ 3903f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3903d8 │ │ │ │ + ldr r0, [pc, #1016] @ 3903fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3903dc │ │ │ │ + ldr r0, [pc, #1008] @ 390400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 3903e0 │ │ │ │ + ldr r0, [pc, #1000] @ 390404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 3903e4 │ │ │ │ + ldr r0, [pc, #992] @ 390408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 3903e8 │ │ │ │ + ldr r0, [pc, #984] @ 39040c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 3903ec │ │ │ │ + ldr r0, [pc, #976] @ 390410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 3903f0 │ │ │ │ + ldr r0, [pc, #968] @ 390414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 3903f4 │ │ │ │ + ldr r0, [pc, #960] @ 390418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3903f8 │ │ │ │ + ldr r0, [pc, #952] @ 39041c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3903fc │ │ │ │ + ldr r0, [pc, #944] @ 390420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 390400 │ │ │ │ + ldr r0, [pc, #936] @ 390424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 390404 │ │ │ │ + ldr r0, [pc, #928] @ 390428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 390408 │ │ │ │ + ldr r0, [pc, #920] @ 39042c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 39040c │ │ │ │ + ldr r0, [pc, #912] @ 390430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 390410 │ │ │ │ + ldr r0, [pc, #904] @ 390434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 390414 │ │ │ │ + ldr r0, [pc, #896] @ 390438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 390418 │ │ │ │ + ldr r0, [pc, #888] @ 39043c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 39041c │ │ │ │ + ldr r0, [pc, #880] @ 390440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 390420 │ │ │ │ + ldr r0, [pc, #872] @ 390444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 390424 │ │ │ │ + ldr r0, [pc, #864] @ 390448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 390428 │ │ │ │ + ldr r0, [pc, #856] @ 39044c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 39042c │ │ │ │ + ldr r0, [pc, #848] @ 390450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 390430 │ │ │ │ + ldr r0, [pc, #840] @ 390454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 390434 │ │ │ │ + ldr r0, [pc, #832] @ 390458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 390438 │ │ │ │ + ldr r0, [pc, #824] @ 39045c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 39043c │ │ │ │ + ldr r0, [pc, #816] @ 390460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq pc, lr, r8, lsr #19 │ │ │ │ - addseq pc, lr, r8, lsl #19 │ │ │ │ - addseq pc, lr, r8, ror #18 │ │ │ │ - addseq pc, lr, r8, asr #18 │ │ │ │ - addseq pc, lr, r8, lsr #18 │ │ │ │ - addseq pc, lr, r8, lsl #18 │ │ │ │ - addseq pc, lr, r8, ror #17 │ │ │ │ - addseq pc, lr, r8, asr #17 │ │ │ │ - addseq pc, lr, r8, lsr #17 │ │ │ │ - addseq pc, lr, r8, lsl #17 │ │ │ │ - addseq pc, lr, r8, ror #16 │ │ │ │ - addseq pc, lr, r8, asr #16 │ │ │ │ - addseq pc, lr, r8, lsr #16 │ │ │ │ - addseq pc, lr, r8, lsl #16 │ │ │ │ - addseq pc, lr, r8, ror #15 │ │ │ │ - addseq pc, lr, r8, asr #15 │ │ │ │ - addseq pc, lr, r8, lsr #15 │ │ │ │ - addseq pc, lr, r8, lsl #15 │ │ │ │ - addseq pc, lr, r8, ror #14 │ │ │ │ - addseq pc, lr, r8, asr #14 │ │ │ │ - addseq pc, lr, r8, lsr #14 │ │ │ │ - addseq pc, lr, r8, lsl #14 │ │ │ │ - addseq pc, lr, r8, ror #13 │ │ │ │ - addseq pc, lr, r8, asr #13 │ │ │ │ - addseq pc, lr, r8, lsr #13 │ │ │ │ - addseq pc, lr, r8, lsl #13 │ │ │ │ - addseq pc, lr, r8, ror #12 │ │ │ │ - addseq pc, lr, r8, asr #12 │ │ │ │ - addseq pc, lr, r8, lsr #12 │ │ │ │ - addseq pc, lr, r8, lsl #12 │ │ │ │ - @ instruction: 0x009ef5d8 │ │ │ │ - @ instruction: 0x009ef4f4 │ │ │ │ - addseq pc, lr, r0, lsl r4 @ │ │ │ │ - addseq pc, lr, ip, lsr #6 │ │ │ │ - addseq pc, lr, ip, asr #4 │ │ │ │ - addseq pc, lr, r8, ror r1 @ │ │ │ │ - addseq pc, lr, r0, lsl #1 │ │ │ │ - addseq lr, lr, r0, lsr #31 │ │ │ │ - @ instruction: 0x009eeed4 │ │ │ │ - addseq pc, lr, r8, asr #10 │ │ │ │ - addseq pc, lr, r4, ror #8 │ │ │ │ - addseq pc, lr, r0, lsl #7 │ │ │ │ - umullseq pc, lr, ip, r2 @ │ │ │ │ - addseq pc, lr, r0, asr #3 │ │ │ │ - addseq pc, lr, r4, ror #1 │ │ │ │ - @ instruction: 0x009eeff0 │ │ │ │ - addseq lr, lr, r4, lsl pc │ │ │ │ - addseq lr, lr, r8, asr #28 │ │ │ │ - @ instruction: 0x009ef4b8 │ │ │ │ - @ instruction: 0x009ef3d4 │ │ │ │ - @ instruction: 0x009ef2f0 │ │ │ │ - addseq pc, lr, ip, lsl #4 │ │ │ │ - addseq pc, lr, r4, lsr r1 @ │ │ │ │ - addseq pc, lr, r0, asr r0 @ │ │ │ │ - addseq lr, lr, r0, ror #30 │ │ │ │ - addseq lr, lr, r8, lsl #29 │ │ │ │ - @ instruction: 0x009eedbc │ │ │ │ - addseq pc, lr, r8, lsr #8 │ │ │ │ - addseq pc, lr, r4, asr #6 │ │ │ │ - addseq pc, lr, r0, ror #4 │ │ │ │ - addseq pc, lr, ip, ror r1 @ │ │ │ │ - addseq pc, lr, r8, lsr #1 │ │ │ │ - @ instruction: 0x009eefbc │ │ │ │ + addseq pc, lr, r4, lsr #19 │ │ │ │ + addseq pc, lr, r4, lsl #19 │ │ │ │ + addseq pc, lr, r4, ror #18 │ │ │ │ + addseq pc, lr, r4, asr #18 │ │ │ │ + addseq pc, lr, r4, lsr #18 │ │ │ │ + addseq pc, lr, r4, lsl #18 │ │ │ │ + addseq pc, lr, r4, ror #17 │ │ │ │ + addseq pc, lr, r4, asr #17 │ │ │ │ + addseq pc, lr, r4, lsr #17 │ │ │ │ + addseq pc, lr, r4, lsl #17 │ │ │ │ + addseq pc, lr, r4, ror #16 │ │ │ │ + addseq pc, lr, r4, asr #16 │ │ │ │ + addseq pc, lr, r4, lsr #16 │ │ │ │ + addseq pc, lr, r4, lsl #16 │ │ │ │ + addseq pc, lr, r4, ror #15 │ │ │ │ + addseq pc, lr, r4, asr #15 │ │ │ │ + addseq pc, lr, r4, lsr #15 │ │ │ │ + addseq pc, lr, r4, lsl #15 │ │ │ │ + addseq pc, lr, r4, ror #14 │ │ │ │ + addseq pc, lr, r4, asr #14 │ │ │ │ + addseq pc, lr, r4, lsr #14 │ │ │ │ + addseq pc, lr, r4, lsl #14 │ │ │ │ + addseq pc, lr, r4, ror #13 │ │ │ │ + addseq pc, lr, r4, asr #13 │ │ │ │ + addseq pc, lr, r4, lsr #13 │ │ │ │ + addseq pc, lr, r4, lsl #13 │ │ │ │ + addseq pc, lr, r4, ror #12 │ │ │ │ + addseq pc, lr, r4, asr #12 │ │ │ │ + addseq pc, lr, r4, lsr #12 │ │ │ │ + addseq pc, lr, r4, lsl #12 │ │ │ │ + @ instruction: 0x009ef5d4 │ │ │ │ + @ instruction: 0x009ef4f0 │ │ │ │ + addseq pc, lr, ip, lsl #8 │ │ │ │ + addseq pc, lr, r8, lsr #6 │ │ │ │ + addseq pc, lr, r8, asr #4 │ │ │ │ + addseq pc, lr, r4, ror r1 @ │ │ │ │ + addseq pc, lr, ip, ror r0 @ │ │ │ │ + umullseq lr, lr, ip, pc @ │ │ │ │ @ instruction: 0x009eeed0 │ │ │ │ - @ instruction: 0x009eedfc │ │ │ │ - addseq lr, lr, r0, lsr sp │ │ │ │ - umullseq pc, lr, r8, r3 @ │ │ │ │ - @ instruction: 0x009ef2b4 │ │ │ │ - @ instruction: 0x009ef1d0 │ │ │ │ - addseq pc, lr, ip, ror #1 │ │ │ │ - addseq pc, lr, ip, lsl r0 @ │ │ │ │ - addseq lr, lr, r8, lsr #30 │ │ │ │ - addseq lr, lr, r0, asr #28 │ │ │ │ - addseq lr, lr, r0, ror sp │ │ │ │ - addseq lr, lr, r4, lsr #25 │ │ │ │ - addseq pc, lr, r8, lsl #6 │ │ │ │ - addseq pc, lr, r4, lsr #4 │ │ │ │ - addseq pc, lr, r0, asr #2 │ │ │ │ - addseq pc, lr, ip, asr r0 @ │ │ │ │ - umullseq lr, lr, r0, pc @ │ │ │ │ - umullseq lr, lr, r4, lr @ │ │ │ │ - @ instruction: 0x009eedb0 │ │ │ │ - addseq lr, lr, r4, ror #25 │ │ │ │ - addseq lr, lr, r8, lsl ip │ │ │ │ - addseq lr, lr, r4, ror #23 │ │ │ │ - addseq lr, lr, r8, asr r9 │ │ │ │ - addseq lr, lr, r4, lsr #23 │ │ │ │ - addseq lr, lr, r8, lsl r9 │ │ │ │ - addseq lr, lr, r4, ror #22 │ │ │ │ - @ instruction: 0x009ee8d8 │ │ │ │ - addseq lr, lr, r4, lsr #22 │ │ │ │ - umullseq lr, lr, r8, r8 @ │ │ │ │ - addseq lr, lr, r4, ror #21 │ │ │ │ - addseq lr, lr, r8, asr r8 │ │ │ │ - addseq lr, lr, r4, lsr #21 │ │ │ │ - addseq lr, lr, r8, lsl r8 │ │ │ │ - addseq lr, lr, r4, ror #20 │ │ │ │ - @ instruction: 0x009ee7d8 │ │ │ │ - addseq lr, lr, r4, lsr #20 │ │ │ │ - umullseq lr, lr, r8, r7 @ │ │ │ │ - addseq lr, lr, r4, ror #19 │ │ │ │ - addseq lr, lr, r8, asr r7 │ │ │ │ - addseq lr, lr, r4, lsr #19 │ │ │ │ - addseq lr, lr, r8, lsl r7 │ │ │ │ - addseq lr, lr, r4, ror #18 │ │ │ │ - @ instruction: 0x009ee6d8 │ │ │ │ - addseq lr, lr, r4, lsr #18 │ │ │ │ - umullseq lr, lr, r8, r6 @ │ │ │ │ - addseq lr, lr, r4, ror #17 │ │ │ │ - addseq lr, lr, r8, asr r6 │ │ │ │ - addseq lr, lr, r4, lsr #17 │ │ │ │ - addseq lr, lr, r8, lsl r6 │ │ │ │ - addseq lr, lr, r4, ror #16 │ │ │ │ - @ instruction: 0x009ee5d8 │ │ │ │ - addseq lr, lr, r4, lsr #16 │ │ │ │ - umullseq lr, lr, r8, r5 @ │ │ │ │ - addseq lr, lr, r4, ror #10 │ │ │ │ - @ instruction: 0x009ee2d8 │ │ │ │ - addseq lr, lr, r4, lsr #10 │ │ │ │ - umullseq lr, lr, r8, r2 @ │ │ │ │ - addseq lr, lr, r4, ror #9 │ │ │ │ - addseq lr, lr, r8, asr r2 │ │ │ │ - addseq lr, lr, r4, lsr #9 │ │ │ │ - addseq lr, lr, r8, lsl r2 │ │ │ │ - addseq lr, lr, r4, ror #8 │ │ │ │ - @ instruction: 0x009ee1d8 │ │ │ │ - addseq lr, lr, r4, lsr #8 │ │ │ │ - umullseq lr, lr, r8, r1 @ │ │ │ │ - addseq lr, lr, r4, ror #7 │ │ │ │ - addseq lr, lr, r8, asr r1 │ │ │ │ - addseq lr, lr, r4, lsr #7 │ │ │ │ - addseq lr, lr, r8, lsl r1 │ │ │ │ - addseq lr, lr, r4, ror #6 │ │ │ │ - ldrsbeq lr, [lr], r8 │ │ │ │ - addseq lr, lr, r4, lsr #6 │ │ │ │ - umullseq lr, lr, r8, r0 @ │ │ │ │ - addseq lr, lr, r4, ror #5 │ │ │ │ - addseq lr, lr, r8, asr r0 │ │ │ │ - addseq lr, lr, r4, lsr #5 │ │ │ │ - addseq lr, lr, r8, lsl r0 │ │ │ │ - addseq lr, lr, r4, ror #4 │ │ │ │ - @ instruction: 0x009edfd8 │ │ │ │ - addseq lr, lr, r4, lsr #4 │ │ │ │ - umullseq sp, lr, r8, pc @ │ │ │ │ - addseq lr, lr, r4, ror #3 │ │ │ │ - addseq sp, lr, r8, asr pc │ │ │ │ - addseq lr, lr, r4, lsr #3 │ │ │ │ - addseq sp, lr, r8, lsl pc │ │ │ │ - @ instruction: 0x009ededc │ │ │ │ - addseq sp, lr, ip, asr #26 │ │ │ │ - addseq sp, lr, ip, lsr #23 │ │ │ │ - addseq sp, lr, r8, asr sl │ │ │ │ - addseq sp, lr, r8, asr #17 │ │ │ │ - addseq sp, lr, r8, lsr #14 │ │ │ │ - @ instruction: 0x009ed5d0 │ │ │ │ - addseq sp, lr, r8, asr lr │ │ │ │ - addseq sp, lr, r4, asr #25 │ │ │ │ - addseq sp, lr, r0, lsr fp │ │ │ │ - @ instruction: 0x009ed9d4 │ │ │ │ - addseq sp, lr, r0, asr #16 │ │ │ │ - addseq sp, lr, ip, lsr #13 │ │ │ │ - addseq sp, lr, r8, asr #10 │ │ │ │ - @ instruction: 0x009eddd4 │ │ │ │ - addseq sp, lr, ip, lsr ip │ │ │ │ - @ instruction: 0x009edab4 │ │ │ │ - addseq sp, lr, r0, asr r9 │ │ │ │ - @ instruction: 0x009ed7b8 │ │ │ │ - addseq sp, lr, r0, lsr r6 │ │ │ │ - addseq sp, lr, r0, asr #9 │ │ │ │ - addseq sp, lr, r0, asr sp │ │ │ │ - @ instruction: 0x009edbb4 │ │ │ │ - addseq sp, lr, r8, lsr sl │ │ │ │ - addseq sp, lr, ip, asr #17 │ │ │ │ - addseq sp, lr, r0, lsr r7 │ │ │ │ - @ instruction: 0x009ed5b4 │ │ │ │ - addseq sp, lr, r8, lsr r4 │ │ │ │ - addseq sp, lr, ip, asr #25 │ │ │ │ + addseq pc, lr, r4, asr #10 │ │ │ │ + addseq pc, lr, r0, ror #8 │ │ │ │ + addseq pc, lr, ip, ror r3 @ │ │ │ │ + umullseq pc, lr, r8, r2 @ │ │ │ │ + @ instruction: 0x009ef1bc │ │ │ │ + addseq pc, lr, r0, ror #1 │ │ │ │ + addseq lr, lr, ip, ror #31 │ │ │ │ + addseq lr, lr, r0, lsl pc │ │ │ │ + addseq lr, lr, r4, asr #28 │ │ │ │ + @ instruction: 0x009ef4b4 │ │ │ │ + @ instruction: 0x009ef3d0 │ │ │ │ + addseq pc, lr, ip, ror #5 │ │ │ │ + addseq pc, lr, r8, lsl #4 │ │ │ │ + addseq pc, lr, r0, lsr r1 @ │ │ │ │ + addseq pc, lr, ip, asr #32 │ │ │ │ + addseq lr, lr, ip, asr pc │ │ │ │ + addseq lr, lr, r4, lsl #29 │ │ │ │ + @ instruction: 0x009eedb8 │ │ │ │ + addseq pc, lr, r4, lsr #8 │ │ │ │ + addseq pc, lr, r0, asr #6 │ │ │ │ + addseq pc, lr, ip, asr r2 @ │ │ │ │ + addseq pc, lr, r8, ror r1 @ │ │ │ │ + addseq pc, lr, r4, lsr #1 │ │ │ │ + @ instruction: 0x009eefb8 │ │ │ │ + addseq lr, lr, ip, asr #29 │ │ │ │ + @ instruction: 0x009eedf8 │ │ │ │ + addseq lr, lr, ip, lsr #26 │ │ │ │ + umullseq pc, lr, r4, r3 @ │ │ │ │ + @ instruction: 0x009ef2b0 │ │ │ │ + addseq pc, lr, ip, asr #3 │ │ │ │ + addseq pc, lr, r8, ror #1 │ │ │ │ + addseq pc, lr, r8, lsl r0 @ │ │ │ │ + addseq lr, lr, r4, lsr #30 │ │ │ │ + addseq lr, lr, ip, lsr lr │ │ │ │ + addseq lr, lr, ip, ror #26 │ │ │ │ + addseq lr, lr, r0, lsr #25 │ │ │ │ + addseq pc, lr, r4, lsl #6 │ │ │ │ + addseq pc, lr, r0, lsr #4 │ │ │ │ + addseq pc, lr, ip, lsr r1 @ │ │ │ │ + addseq pc, lr, r8, asr r0 @ │ │ │ │ + addseq lr, lr, ip, lsl #31 │ │ │ │ + umullseq lr, lr, r0, lr @ │ │ │ │ + addseq lr, lr, ip, lsr #27 │ │ │ │ + addseq lr, lr, r0, ror #25 │ │ │ │ + addseq lr, lr, r4, lsl ip │ │ │ │ + addseq lr, lr, r0, ror #23 │ │ │ │ + addseq lr, lr, r4, asr r9 │ │ │ │ + addseq lr, lr, r0, lsr #23 │ │ │ │ + addseq lr, lr, r4, lsl r9 │ │ │ │ + addseq lr, lr, r0, ror #22 │ │ │ │ + @ instruction: 0x009ee8d4 │ │ │ │ + addseq lr, lr, r0, lsr #22 │ │ │ │ + umullseq lr, lr, r4, r8 @ │ │ │ │ + addseq lr, lr, r0, ror #21 │ │ │ │ + addseq lr, lr, r4, asr r8 │ │ │ │ + addseq lr, lr, r0, lsr #21 │ │ │ │ + addseq lr, lr, r4, lsl r8 │ │ │ │ + addseq lr, lr, r0, ror #20 │ │ │ │ + @ instruction: 0x009ee7d4 │ │ │ │ + addseq lr, lr, r0, lsr #20 │ │ │ │ + umullseq lr, lr, r4, r7 @ │ │ │ │ + addseq lr, lr, r0, ror #19 │ │ │ │ + addseq lr, lr, r4, asr r7 │ │ │ │ + addseq lr, lr, r0, lsr #19 │ │ │ │ + addseq lr, lr, r4, lsl r7 │ │ │ │ + addseq lr, lr, r0, ror #18 │ │ │ │ + @ instruction: 0x009ee6d4 │ │ │ │ + addseq lr, lr, r0, lsr #18 │ │ │ │ + umullseq lr, lr, r4, r6 @ │ │ │ │ + addseq lr, lr, r0, ror #17 │ │ │ │ + addseq lr, lr, r4, asr r6 │ │ │ │ + addseq lr, lr, r0, lsr #17 │ │ │ │ + addseq lr, lr, r4, lsl r6 │ │ │ │ + addseq lr, lr, r0, ror #16 │ │ │ │ + @ instruction: 0x009ee5d4 │ │ │ │ + addseq lr, lr, r0, lsr #16 │ │ │ │ + umullseq lr, lr, r4, r5 @ │ │ │ │ + addseq lr, lr, r0, ror #10 │ │ │ │ + @ instruction: 0x009ee2d4 │ │ │ │ + addseq lr, lr, r0, lsr #10 │ │ │ │ + umullseq lr, lr, r4, r2 @ │ │ │ │ + addseq lr, lr, r0, ror #9 │ │ │ │ + addseq lr, lr, r4, asr r2 │ │ │ │ + addseq lr, lr, r0, lsr #9 │ │ │ │ + addseq lr, lr, r4, lsl r2 │ │ │ │ + addseq lr, lr, r0, ror #8 │ │ │ │ + @ instruction: 0x009ee1d4 │ │ │ │ + addseq lr, lr, r0, lsr #8 │ │ │ │ + umullseq lr, lr, r4, r1 @ │ │ │ │ + addseq lr, lr, r0, ror #7 │ │ │ │ + addseq lr, lr, r4, asr r1 │ │ │ │ + addseq lr, lr, r0, lsr #7 │ │ │ │ + addseq lr, lr, r4, lsl r1 │ │ │ │ + addseq lr, lr, r0, ror #6 │ │ │ │ + ldrsbeq lr, [lr], r4 │ │ │ │ + addseq lr, lr, r0, lsr #6 │ │ │ │ + umullseq lr, lr, r4, r0 @ │ │ │ │ + addseq lr, lr, r0, ror #5 │ │ │ │ + addseq lr, lr, r4, asr r0 │ │ │ │ + addseq lr, lr, r0, lsr #5 │ │ │ │ + addseq lr, lr, r4, lsl r0 │ │ │ │ + addseq lr, lr, r0, ror #4 │ │ │ │ + @ instruction: 0x009edfd4 │ │ │ │ + addseq lr, lr, r0, lsr #4 │ │ │ │ + umullseq sp, lr, r4, pc @ │ │ │ │ + addseq lr, lr, r0, ror #3 │ │ │ │ + addseq sp, lr, r4, asr pc │ │ │ │ + addseq lr, lr, r0, lsr #3 │ │ │ │ + addseq sp, lr, r4, lsl pc │ │ │ │ + @ instruction: 0x009eded8 │ │ │ │ + addseq sp, lr, r8, asr #26 │ │ │ │ + addseq sp, lr, r8, lsr #23 │ │ │ │ + addseq sp, lr, r4, asr sl │ │ │ │ + addseq sp, lr, r4, asr #17 │ │ │ │ + addseq sp, lr, r4, lsr #14 │ │ │ │ + addseq sp, lr, ip, asr #11 │ │ │ │ + addseq sp, lr, r4, asr lr │ │ │ │ + addseq sp, lr, r0, asr #25 │ │ │ │ addseq sp, lr, ip, lsr #22 │ │ │ │ - @ instruction: 0x009ed9bc │ │ │ │ - addseq sp, lr, r8, asr #16 │ │ │ │ + @ instruction: 0x009ed9d0 │ │ │ │ + addseq sp, lr, ip, lsr r8 │ │ │ │ addseq sp, lr, r8, lsr #13 │ │ │ │ - addseq sp, lr, r8, lsr r5 │ │ │ │ - @ instruction: 0x009ed3b0 │ │ │ │ - addseq sp, lr, r8, asr #24 │ │ │ │ - addseq sp, lr, r4, lsr #21 │ │ │ │ - addseq sp, lr, r0, asr #18 │ │ │ │ - addseq sp, lr, r4, asr #15 │ │ │ │ - addseq sp, lr, r0, lsr #12 │ │ │ │ + addseq sp, lr, r4, asr #10 │ │ │ │ + @ instruction: 0x009eddd0 │ │ │ │ + addseq sp, lr, r8, lsr ip │ │ │ │ + @ instruction: 0x009edab0 │ │ │ │ + addseq sp, lr, ip, asr #18 │ │ │ │ + @ instruction: 0x009ed7b4 │ │ │ │ + addseq sp, lr, ip, lsr #12 │ │ │ │ @ instruction: 0x009ed4bc │ │ │ │ - addseq sp, lr, r8, lsr #6 │ │ │ │ - addseq sp, lr, r4, asr #23 │ │ │ │ - addseq sp, lr, ip, lsl sl │ │ │ │ - addseq sl, lr, r4, ror lr │ │ │ │ - addseq sl, lr, r8, asr #28 │ │ │ │ - addseq sl, lr, ip, lsl lr │ │ │ │ - @ instruction: 0x009eadf8 │ │ │ │ - addseq sl, lr, r4, asr #27 │ │ │ │ - umullseq sl, lr, r8, sp │ │ │ │ - addseq sl, lr, r0, ror sp │ │ │ │ - addseq sl, lr, r0, asr sp │ │ │ │ - addseq sl, lr, r8, lsr #26 │ │ │ │ - @ instruction: 0x009eacfc │ │ │ │ - @ instruction: 0x009eacd4 │ │ │ │ - addseq sl, lr, ip, lsr #25 │ │ │ │ - addseq sl, lr, r0, lsr #12 │ │ │ │ - addseq sl, lr, r4, lsl #12 │ │ │ │ - addseq sl, lr, ip, ror #11 │ │ │ │ - addseq sl, lr, r0, asr #11 │ │ │ │ - umullseq sl, lr, r8, r5 │ │ │ │ - addseq sl, lr, r0, ror r5 │ │ │ │ - addseq sl, lr, r4, asr #10 │ │ │ │ - addseq sl, lr, r0, lsl r5 │ │ │ │ - @ instruction: 0x009ea4dc │ │ │ │ - addseq sl, lr, r8, lsr #9 │ │ │ │ - addseq sl, lr, r4, ror r4 │ │ │ │ - addseq sl, lr, r8, asr #8 │ │ │ │ - addseq sl, lr, r8, lsl r4 │ │ │ │ - @ instruction: 0x009ea3f0 │ │ │ │ - addseq sl, lr, ip, asr #7 │ │ │ │ - addseq sl, lr, r8, lsr #7 │ │ │ │ - addseq sl, lr, r8, lsl #7 │ │ │ │ - addseq sl, lr, ip, asr r3 │ │ │ │ - addseq sl, lr, r8, lsr r3 │ │ │ │ - addseq sl, lr, r4, lsl r3 │ │ │ │ - addseq sl, lr, r8, ror #5 │ │ │ │ - @ instruction: 0x009ea2b8 │ │ │ │ - addseq sl, lr, r8, lsl #5 │ │ │ │ - addseq sl, lr, ip, asr r2 │ │ │ │ - addseq sl, lr, ip, lsr #4 │ │ │ │ - addseq sl, lr, r0, lsl #4 │ │ │ │ - @ instruction: 0x009ea1d4 │ │ │ │ - addseq sl, lr, r8, lsr #3 │ │ │ │ - addseq sl, lr, ip, ror r1 │ │ │ │ - addseq sl, lr, r0, asr r1 │ │ │ │ - addseq sl, lr, r0, lsr #2 │ │ │ │ - ldrsheq sl, [lr], r4 │ │ │ │ - addseq sl, lr, r8, asr #1 │ │ │ │ - umullseq sl, lr, ip, r0 │ │ │ │ - addseq sl, lr, r4, ror r0 │ │ │ │ - addseq sl, lr, ip, asr #32 │ │ │ │ - addseq sl, lr, r4, lsr #32 │ │ │ │ - @ instruction: 0x009e9ff4 │ │ │ │ - @ instruction: 0x009e9fd0 │ │ │ │ - addseq r9, lr, r4, lsr #31 │ │ │ │ - addseq r9, lr, ip, ror pc │ │ │ │ - addseq r9, lr, r0, asr pc │ │ │ │ - addseq r9, lr, ip, lsr #30 │ │ │ │ - addseq r9, lr, r8, lsl #30 │ │ │ │ - addseq r9, lr, r4, ror #29 │ │ │ │ - @ instruction: 0x009e9eb8 │ │ │ │ - umullseq r9, lr, r0, lr │ │ │ │ - addseq r9, lr, ip, asr lr │ │ │ │ - addseq r9, lr, r4, lsr #28 │ │ │ │ - @ instruction: 0x009e9df4 │ │ │ │ - @ instruction: 0x009e9dd4 │ │ │ │ - @ instruction: 0x009e9db4 │ │ │ │ - addseq r9, lr, r4, lsl #27 │ │ │ │ - addseq r9, lr, r8, asr sp │ │ │ │ - addseq r9, lr, r4, lsr #26 │ │ │ │ - @ instruction: 0x009e9cf4 │ │ │ │ - addseq r9, lr, r8, asr #25 │ │ │ │ - addseq r9, lr, ip, lsl #25 │ │ │ │ - addseq r9, lr, r8, asr ip │ │ │ │ - addseq r9, lr, r0, lsr ip │ │ │ │ - @ instruction: 0x009e9bfc │ │ │ │ - addseq r9, lr, ip, asr #23 │ │ │ │ - addseq r9, lr, r4, lsr #23 │ │ │ │ - addseq r9, lr, ip, ror fp │ │ │ │ - addseq r9, lr, r8, asr fp │ │ │ │ - addseq r9, lr, r0, lsr fp │ │ │ │ - addseq r9, lr, ip, lsl #22 │ │ │ │ - addseq r9, lr, r0, ror #21 │ │ │ │ - @ instruction: 0x009e9ab8 │ │ │ │ - umullseq r9, lr, r4, sl │ │ │ │ - addseq r9, lr, ip, ror #20 │ │ │ │ - addseq r9, lr, r4, asr #20 │ │ │ │ - addseq r9, lr, ip, lsl sl │ │ │ │ - @ instruction: 0x009e99f8 │ │ │ │ - @ instruction: 0x009e99d8 │ │ │ │ - @ instruction: 0x009e99b8 │ │ │ │ - umullseq r9, lr, r8, r9 │ │ │ │ - addseq r9, lr, r8, ror r9 │ │ │ │ - addseq r9, lr, r8, asr r9 │ │ │ │ - addseq r9, lr, r8, lsr r9 │ │ │ │ - addseq r9, lr, r8, lsl r9 │ │ │ │ - @ instruction: 0x009e98f8 │ │ │ │ - addseq r9, lr, ip, asr #17 │ │ │ │ - umullseq r9, lr, ip, r8 │ │ │ │ - addseq r9, lr, r4, ror r8 │ │ │ │ - addseq r9, lr, r4, asr #16 │ │ │ │ - addseq r9, lr, ip, lsl r8 │ │ │ │ - addseq r9, lr, ip, ror #15 │ │ │ │ - @ instruction: 0x009e97bc │ │ │ │ - umullseq r9, lr, r4, r7 │ │ │ │ - addseq r9, lr, r4, ror #14 │ │ │ │ - addseq r9, lr, r0, lsr r7 │ │ │ │ - @ instruction: 0x009e96fc │ │ │ │ - @ instruction: 0x009e96d0 │ │ │ │ - addseq r9, lr, r4, lsr #13 │ │ │ │ - addseq r9, lr, ip, ror r6 │ │ │ │ - addseq r9, lr, r0, asr r6 │ │ │ │ - addseq r9, lr, r8, lsr #12 │ │ │ │ - addseq r9, lr, r0, lsl #12 │ │ │ │ - @ instruction: 0x009e95dc │ │ │ │ - @ instruction: 0x009e95b8 │ │ │ │ - umullseq r9, lr, r4, r5 │ │ │ │ - addseq r9, lr, ip, ror #10 │ │ │ │ - addseq r9, lr, r4, asr #10 │ │ │ │ - addseq r9, lr, r4, lsl r5 │ │ │ │ - @ instruction: 0x009e94f0 │ │ │ │ - addseq r9, lr, ip, asr #9 │ │ │ │ - umullseq r9, lr, ip, r4 │ │ │ │ - addseq r9, lr, r4, ror #8 │ │ │ │ - addseq r9, lr, r8, lsl r4 │ │ │ │ - addseq r9, lr, r8, asr #7 │ │ │ │ - addseq r9, lr, r4, lsr #7 │ │ │ │ - addseq r9, lr, r0, lsl #7 │ │ │ │ - addseq r9, lr, ip, asr r3 │ │ │ │ - addseq r9, lr, r4, lsr r3 │ │ │ │ - addseq r9, lr, r8, lsl #6 │ │ │ │ - addseq r9, lr, r4, asr #5 │ │ │ │ - addseq r9, lr, r8, ror r2 │ │ │ │ - addseq r9, lr, r0, asr #4 │ │ │ │ - addseq r9, lr, r0, lsl r2 │ │ │ │ - addseq r9, lr, r4, ror #3 │ │ │ │ - addseq r9, lr, r4, asr #3 │ │ │ │ - umullseq r9, lr, ip, r1 │ │ │ │ - addseq r9, lr, r8, ror r1 │ │ │ │ - addseq r9, lr, r4, asr r1 │ │ │ │ - addseq r9, lr, r0, lsr r1 │ │ │ │ - addseq r9, lr, r0, lsl #2 │ │ │ │ - ldrsbeq r9, [lr], ip │ │ │ │ - umullseq r9, lr, r8, r0 │ │ │ │ - addseq r9, lr, r8, asr r0 │ │ │ │ - addseq r9, lr, r8, lsr #32 │ │ │ │ - @ instruction: 0x009e8ff8 │ │ │ │ - addseq r8, lr, r8, asr #31 │ │ │ │ - umullseq r8, lr, r8, pc @ │ │ │ │ - addseq r8, lr, r8, ror #30 │ │ │ │ - addseq r8, lr, r8, lsr pc │ │ │ │ - addseq r8, lr, r8, lsl #30 │ │ │ │ - @ instruction: 0x009e8ed8 │ │ │ │ - addseq r8, lr, r8, lsr #29 │ │ │ │ - addseq r8, lr, r8, ror lr │ │ │ │ - addseq r8, lr, r8, asr #28 │ │ │ │ - addseq r8, lr, r8, lsl lr │ │ │ │ - addseq r8, lr, r8, ror #27 │ │ │ │ - @ instruction: 0x009e8db8 │ │ │ │ - addseq r8, lr, r8, lsl #27 │ │ │ │ - addseq r8, lr, r8, asr sp │ │ │ │ - addseq r8, lr, r8, lsr #26 │ │ │ │ - @ instruction: 0x009e8cf8 │ │ │ │ - addseq r8, lr, r8, asr #25 │ │ │ │ - umullseq r8, lr, r8, ip │ │ │ │ - addseq r8, lr, r8, ror #24 │ │ │ │ - addseq r8, lr, r8, lsr ip │ │ │ │ - addseq r8, lr, r8, lsl #24 │ │ │ │ - @ instruction: 0x009e8bd8 │ │ │ │ - addseq r8, lr, r8, lsr #23 │ │ │ │ - addseq r8, lr, r8, ror fp │ │ │ │ - addseq r8, lr, r8, asr #22 │ │ │ │ - addseq r8, lr, r8, lsl fp │ │ │ │ - addseq r8, lr, r8, ror #21 │ │ │ │ - @ instruction: 0x009e8ab8 │ │ │ │ - addseq r8, lr, r8, lsl #21 │ │ │ │ - addseq r8, lr, r8, asr sl │ │ │ │ - addseq r8, lr, r0, lsr sl │ │ │ │ - addseq r8, lr, r8, lsl #20 │ │ │ │ - @ instruction: 0x009e89d8 │ │ │ │ - @ instruction: 0x009e89b0 │ │ │ │ - addseq r8, lr, ip, lsl #19 │ │ │ │ - addseq r8, lr, r0, ror #18 │ │ │ │ - addseq r8, lr, r8, lsr r9 │ │ │ │ - addseq r8, lr, r8, ror #17 │ │ │ │ - @ instruction: 0x009e88b8 │ │ │ │ - umullseq r8, lr, r8, r8 │ │ │ │ - addseq r8, lr, r0, ror #16 │ │ │ │ - addseq r8, lr, ip, lsr #16 │ │ │ │ - @ instruction: 0x009e87f8 │ │ │ │ - addseq r8, lr, r0, asr #15 │ │ │ │ - addseq r8, lr, r8, lsl #15 │ │ │ │ - addseq r8, lr, r0, asr r7 │ │ │ │ - addseq r8, lr, ip, lsr #14 │ │ │ │ - addseq r8, lr, r8, lsl #14 │ │ │ │ - addseq r8, lr, r4, ror #13 │ │ │ │ - addseq r8, lr, r0, asr #13 │ │ │ │ - umullseq r8, lr, ip, r6 │ │ │ │ - addseq r8, lr, r8, ror r6 │ │ │ │ - addseq r8, lr, r4, asr r6 │ │ │ │ - addseq r8, lr, r0, lsr r6 │ │ │ │ - addseq r8, lr, ip, lsl #12 │ │ │ │ - addseq r8, lr, r8, ror #11 │ │ │ │ - addseq r8, lr, r4, asr #11 │ │ │ │ - addseq r8, lr, r0, lsr #11 │ │ │ │ - addseq r8, lr, ip, ror r5 │ │ │ │ - addseq r8, lr, r8, asr r5 │ │ │ │ - addseq r8, lr, r4, lsr r5 │ │ │ │ - addseq r8, lr, r0, lsl r5 │ │ │ │ - @ instruction: 0x009e84dc │ │ │ │ - addseq r8, lr, r4, lsr #9 │ │ │ │ - addseq r8, lr, r0, ror r4 │ │ │ │ - addseq r8, lr, r8, lsr r4 │ │ │ │ - addseq r8, lr, r0, lsl #8 │ │ │ │ - addseq r8, lr, ip, asr #7 │ │ │ │ - umullseq r8, lr, ip, r3 │ │ │ │ - addseq r8, lr, r0, ror #6 │ │ │ │ - addseq r8, lr, r0, lsr r3 │ │ │ │ - addseq r8, lr, r0, lsl #6 │ │ │ │ - @ instruction: 0x009e82d8 │ │ │ │ - ldr r0, [pc, #-828] @ 390440 │ │ │ │ + addseq sp, lr, ip, asr #26 │ │ │ │ + @ instruction: 0x009edbb0 │ │ │ │ + addseq sp, lr, r4, lsr sl │ │ │ │ + addseq sp, lr, r8, asr #17 │ │ │ │ + addseq sp, lr, ip, lsr #14 │ │ │ │ + @ instruction: 0x009ed5b0 │ │ │ │ + addseq sp, lr, r4, lsr r4 │ │ │ │ + addseq sp, lr, r8, asr #25 │ │ │ │ + addseq sp, lr, r8, lsr #22 │ │ │ │ + @ instruction: 0x009ed9b8 │ │ │ │ + addseq sp, lr, r4, asr #16 │ │ │ │ + addseq sp, lr, r4, lsr #13 │ │ │ │ + addseq sp, lr, r4, lsr r5 │ │ │ │ + addseq sp, lr, ip, lsr #7 │ │ │ │ + addseq sp, lr, r4, asr #24 │ │ │ │ + addseq sp, lr, r0, lsr #21 │ │ │ │ + addseq sp, lr, ip, lsr r9 │ │ │ │ + addseq sp, lr, r0, asr #15 │ │ │ │ + addseq sp, lr, ip, lsl r6 │ │ │ │ + @ instruction: 0x009ed4b8 │ │ │ │ + addseq sp, lr, r4, lsr #6 │ │ │ │ + addseq sp, lr, r0, asr #23 │ │ │ │ + addseq sp, lr, r8, lsl sl │ │ │ │ + addseq sl, lr, r0, ror lr │ │ │ │ + addseq sl, lr, r4, asr #28 │ │ │ │ + addseq sl, lr, r8, lsl lr │ │ │ │ + @ instruction: 0x009eadf4 │ │ │ │ + addseq sl, lr, r0, asr #27 │ │ │ │ + umullseq sl, lr, r4, sp │ │ │ │ + addseq sl, lr, ip, ror #26 │ │ │ │ + addseq sl, lr, ip, asr #26 │ │ │ │ + addseq sl, lr, r4, lsr #26 │ │ │ │ + @ instruction: 0x009eacf8 │ │ │ │ + @ instruction: 0x009eacd0 │ │ │ │ + addseq sl, lr, r8, lsr #25 │ │ │ │ + addseq sl, lr, ip, lsl r6 │ │ │ │ + addseq sl, lr, r0, lsl #12 │ │ │ │ + addseq sl, lr, r8, ror #11 │ │ │ │ + @ instruction: 0x009ea5bc │ │ │ │ + umullseq sl, lr, r4, r5 │ │ │ │ + addseq sl, lr, ip, ror #10 │ │ │ │ + addseq sl, lr, r0, asr #10 │ │ │ │ + addseq sl, lr, ip, lsl #10 │ │ │ │ + @ instruction: 0x009ea4d8 │ │ │ │ + addseq sl, lr, r4, lsr #9 │ │ │ │ + addseq sl, lr, r0, ror r4 │ │ │ │ + addseq sl, lr, r4, asr #8 │ │ │ │ + addseq sl, lr, r4, lsl r4 │ │ │ │ + addseq sl, lr, ip, ror #7 │ │ │ │ + addseq sl, lr, r8, asr #7 │ │ │ │ + addseq sl, lr, r4, lsr #7 │ │ │ │ + addseq sl, lr, r4, lsl #7 │ │ │ │ + addseq sl, lr, r8, asr r3 │ │ │ │ + addseq sl, lr, r4, lsr r3 │ │ │ │ + addseq sl, lr, r0, lsl r3 │ │ │ │ + addseq sl, lr, r4, ror #5 │ │ │ │ + @ instruction: 0x009ea2b4 │ │ │ │ + addseq sl, lr, r4, lsl #5 │ │ │ │ + addseq sl, lr, r8, asr r2 │ │ │ │ + addseq sl, lr, r8, lsr #4 │ │ │ │ + @ instruction: 0x009ea1fc │ │ │ │ + @ instruction: 0x009ea1d0 │ │ │ │ + addseq sl, lr, r4, lsr #3 │ │ │ │ + addseq sl, lr, r8, ror r1 │ │ │ │ + addseq sl, lr, ip, asr #2 │ │ │ │ + addseq sl, lr, ip, lsl r1 │ │ │ │ + ldrsheq sl, [lr], r0 │ │ │ │ + addseq sl, lr, r4, asr #1 │ │ │ │ + umullseq sl, lr, r8, r0 │ │ │ │ + addseq sl, lr, r0, ror r0 │ │ │ │ + addseq sl, lr, r8, asr #32 │ │ │ │ + addseq sl, lr, r0, lsr #32 │ │ │ │ + @ instruction: 0x009e9ff0 │ │ │ │ + addseq r9, lr, ip, asr #31 │ │ │ │ + addseq r9, lr, r0, lsr #31 │ │ │ │ + addseq r9, lr, r8, ror pc │ │ │ │ + addseq r9, lr, ip, asr #30 │ │ │ │ + addseq r9, lr, r8, lsr #30 │ │ │ │ + addseq r9, lr, r4, lsl #30 │ │ │ │ + addseq r9, lr, r0, ror #29 │ │ │ │ + @ instruction: 0x009e9eb4 │ │ │ │ + addseq r9, lr, ip, lsl #29 │ │ │ │ + addseq r9, lr, r8, asr lr │ │ │ │ + addseq r9, lr, r0, lsr #28 │ │ │ │ + @ instruction: 0x009e9df0 │ │ │ │ + @ instruction: 0x009e9dd0 │ │ │ │ + @ instruction: 0x009e9db0 │ │ │ │ + addseq r9, lr, r0, lsl #27 │ │ │ │ + addseq r9, lr, r4, asr sp │ │ │ │ + addseq r9, lr, r0, lsr #26 │ │ │ │ + @ instruction: 0x009e9cf0 │ │ │ │ + addseq r9, lr, r4, asr #25 │ │ │ │ + addseq r9, lr, r8, lsl #25 │ │ │ │ + addseq r9, lr, r4, asr ip │ │ │ │ + addseq r9, lr, ip, lsr #24 │ │ │ │ + @ instruction: 0x009e9bf8 │ │ │ │ + addseq r9, lr, r8, asr #23 │ │ │ │ + addseq r9, lr, r0, lsr #23 │ │ │ │ + addseq r9, lr, r8, ror fp │ │ │ │ + addseq r9, lr, r4, asr fp │ │ │ │ + addseq r9, lr, ip, lsr #22 │ │ │ │ + addseq r9, lr, r8, lsl #22 │ │ │ │ + @ instruction: 0x009e9adc │ │ │ │ + @ instruction: 0x009e9ab4 │ │ │ │ + umullseq r9, lr, r0, sl │ │ │ │ + addseq r9, lr, r8, ror #20 │ │ │ │ + addseq r9, lr, r0, asr #20 │ │ │ │ + addseq r9, lr, r8, lsl sl │ │ │ │ + @ instruction: 0x009e99f4 │ │ │ │ + @ instruction: 0x009e99d4 │ │ │ │ + @ instruction: 0x009e99b4 │ │ │ │ + umullseq r9, lr, r4, r9 │ │ │ │ + addseq r9, lr, r4, ror r9 │ │ │ │ + addseq r9, lr, r4, asr r9 │ │ │ │ + addseq r9, lr, r4, lsr r9 │ │ │ │ + addseq r9, lr, r4, lsl r9 │ │ │ │ + @ instruction: 0x009e98f4 │ │ │ │ + addseq r9, lr, r8, asr #17 │ │ │ │ + umullseq r9, lr, r8, r8 │ │ │ │ + addseq r9, lr, r0, ror r8 │ │ │ │ + addseq r9, lr, r0, asr #16 │ │ │ │ + addseq r9, lr, r8, lsl r8 │ │ │ │ + addseq r9, lr, r8, ror #15 │ │ │ │ + @ instruction: 0x009e97b8 │ │ │ │ + umullseq r9, lr, r0, r7 │ │ │ │ + addseq r9, lr, r0, ror #14 │ │ │ │ + addseq r9, lr, ip, lsr #14 │ │ │ │ + @ instruction: 0x009e96f8 │ │ │ │ + addseq r9, lr, ip, asr #13 │ │ │ │ + addseq r9, lr, r0, lsr #13 │ │ │ │ + addseq r9, lr, r8, ror r6 │ │ │ │ + addseq r9, lr, ip, asr #12 │ │ │ │ + addseq r9, lr, r4, lsr #12 │ │ │ │ + @ instruction: 0x009e95fc │ │ │ │ + @ instruction: 0x009e95d8 │ │ │ │ + @ instruction: 0x009e95b4 │ │ │ │ + umullseq r9, lr, r0, r5 │ │ │ │ + addseq r9, lr, r8, ror #10 │ │ │ │ + addseq r9, lr, r0, asr #10 │ │ │ │ + addseq r9, lr, r0, lsl r5 │ │ │ │ + addseq r9, lr, ip, ror #9 │ │ │ │ + addseq r9, lr, r8, asr #9 │ │ │ │ + umullseq r9, lr, r8, r4 │ │ │ │ + addseq r9, lr, r0, ror #8 │ │ │ │ + addseq r9, lr, r4, lsl r4 │ │ │ │ + addseq r9, lr, r4, asr #7 │ │ │ │ + addseq r9, lr, r0, lsr #7 │ │ │ │ + addseq r9, lr, ip, ror r3 │ │ │ │ + addseq r9, lr, r8, asr r3 │ │ │ │ + addseq r9, lr, r0, lsr r3 │ │ │ │ + addseq r9, lr, r4, lsl #6 │ │ │ │ + addseq r9, lr, r0, asr #5 │ │ │ │ + addseq r9, lr, r4, ror r2 │ │ │ │ + addseq r9, lr, ip, lsr r2 │ │ │ │ + addseq r9, lr, ip, lsl #4 │ │ │ │ + addseq r9, lr, r0, ror #3 │ │ │ │ + addseq r9, lr, r0, asr #3 │ │ │ │ + umullseq r9, lr, r8, r1 │ │ │ │ + addseq r9, lr, r4, ror r1 │ │ │ │ + addseq r9, lr, r0, asr r1 │ │ │ │ + addseq r9, lr, ip, lsr #2 │ │ │ │ + ldrsheq r9, [lr], ip │ │ │ │ + ldrsbeq r9, [lr], r8 │ │ │ │ + umullseq r9, lr, r4, r0 │ │ │ │ + addseq r9, lr, r4, asr r0 │ │ │ │ + addseq r9, lr, r4, lsr #32 │ │ │ │ + @ instruction: 0x009e8ff4 │ │ │ │ + addseq r8, lr, r4, asr #31 │ │ │ │ + umullseq r8, lr, r4, pc @ │ │ │ │ + addseq r8, lr, r4, ror #30 │ │ │ │ + addseq r8, lr, r4, lsr pc │ │ │ │ + addseq r8, lr, r4, lsl #30 │ │ │ │ + @ instruction: 0x009e8ed4 │ │ │ │ + addseq r8, lr, r4, lsr #29 │ │ │ │ + addseq r8, lr, r4, ror lr │ │ │ │ + addseq r8, lr, r4, asr #28 │ │ │ │ + addseq r8, lr, r4, lsl lr │ │ │ │ + addseq r8, lr, r4, ror #27 │ │ │ │ + @ instruction: 0x009e8db4 │ │ │ │ + addseq r8, lr, r4, lsl #27 │ │ │ │ + addseq r8, lr, r4, asr sp │ │ │ │ + addseq r8, lr, r4, lsr #26 │ │ │ │ + @ instruction: 0x009e8cf4 │ │ │ │ + addseq r8, lr, r4, asr #25 │ │ │ │ + umullseq r8, lr, r4, ip │ │ │ │ + addseq r8, lr, r4, ror #24 │ │ │ │ + addseq r8, lr, r4, lsr ip │ │ │ │ + addseq r8, lr, r4, lsl #24 │ │ │ │ + @ instruction: 0x009e8bd4 │ │ │ │ + addseq r8, lr, r4, lsr #23 │ │ │ │ + addseq r8, lr, r4, ror fp │ │ │ │ + addseq r8, lr, r4, asr #22 │ │ │ │ + addseq r8, lr, r4, lsl fp │ │ │ │ + addseq r8, lr, r4, ror #21 │ │ │ │ + @ instruction: 0x009e8ab4 │ │ │ │ + addseq r8, lr, r4, lsl #21 │ │ │ │ + addseq r8, lr, r4, asr sl │ │ │ │ + addseq r8, lr, ip, lsr #20 │ │ │ │ + addseq r8, lr, r4, lsl #20 │ │ │ │ + @ instruction: 0x009e89d4 │ │ │ │ + addseq r8, lr, ip, lsr #19 │ │ │ │ + addseq r8, lr, r8, lsl #19 │ │ │ │ + addseq r8, lr, ip, asr r9 │ │ │ │ + addseq r8, lr, r4, lsr r9 │ │ │ │ + addseq r8, lr, r4, ror #17 │ │ │ │ + @ instruction: 0x009e88b4 │ │ │ │ + umullseq r8, lr, r4, r8 │ │ │ │ + addseq r8, lr, ip, asr r8 │ │ │ │ + addseq r8, lr, r8, lsr #16 │ │ │ │ + @ instruction: 0x009e87f4 │ │ │ │ + @ instruction: 0x009e87bc │ │ │ │ + addseq r8, lr, r4, lsl #15 │ │ │ │ + addseq r8, lr, ip, asr #14 │ │ │ │ + addseq r8, lr, r8, lsr #14 │ │ │ │ + addseq r8, lr, r4, lsl #14 │ │ │ │ + addseq r8, lr, r0, ror #13 │ │ │ │ + @ instruction: 0x009e86bc │ │ │ │ + umullseq r8, lr, r8, r6 │ │ │ │ + addseq r8, lr, r4, ror r6 │ │ │ │ + addseq r8, lr, r0, asr r6 │ │ │ │ + addseq r8, lr, ip, lsr #12 │ │ │ │ + addseq r8, lr, r8, lsl #12 │ │ │ │ + addseq r8, lr, r4, ror #11 │ │ │ │ + addseq r8, lr, r0, asr #11 │ │ │ │ + umullseq r8, lr, ip, r5 │ │ │ │ + addseq r8, lr, r8, ror r5 │ │ │ │ + addseq r8, lr, r4, asr r5 │ │ │ │ + addseq r8, lr, r0, lsr r5 │ │ │ │ + addseq r8, lr, ip, lsl #10 │ │ │ │ + @ instruction: 0x009e84d8 │ │ │ │ + addseq r8, lr, r0, lsr #9 │ │ │ │ + addseq r8, lr, ip, ror #8 │ │ │ │ + addseq r8, lr, r4, lsr r4 │ │ │ │ + @ instruction: 0x009e83fc │ │ │ │ + addseq r8, lr, r8, asr #7 │ │ │ │ + umullseq r8, lr, r8, r3 │ │ │ │ + addseq r8, lr, ip, asr r3 │ │ │ │ + addseq r8, lr, ip, lsr #6 │ │ │ │ + @ instruction: 0x009e82fc │ │ │ │ + @ instruction: 0x009e82d4 │ │ │ │ + ldr r0, [pc, #-828] @ 390464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 390444 │ │ │ │ + ldr r0, [pc, #-836] @ 390468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 390448 │ │ │ │ + ldr r0, [pc, #-844] @ 39046c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 39044c │ │ │ │ + ldr r0, [pc, #-852] @ 390470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 390450 │ │ │ │ + ldr r0, [pc, #-860] @ 390474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 390454 │ │ │ │ + ldr r0, [pc, #-868] @ 390478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 390458 │ │ │ │ + ldr r0, [pc, #-876] @ 39047c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 39045c │ │ │ │ + ldr r0, [pc, #-884] @ 390480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 390460 │ │ │ │ + ldr r0, [pc, #-892] @ 390484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 390464 │ │ │ │ + ldr r0, [pc, #-900] @ 390488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 390468 │ │ │ │ + ldr r0, [pc, #-908] @ 39048c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 39046c │ │ │ │ + ldr r0, [pc, #-916] @ 390490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 390470 │ │ │ │ + ldr r0, [pc, #-924] @ 390494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 390474 │ │ │ │ + ldr r0, [pc, #-932] @ 390498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 390478 │ │ │ │ + ldr r0, [pc, #-940] @ 39049c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 39047c │ │ │ │ + ldr r0, [pc, #-948] @ 3904a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 390480 │ │ │ │ + ldr r0, [pc, #-956] @ 3904a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 390484 │ │ │ │ + ldr r0, [pc, #-964] @ 3904a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 390488 │ │ │ │ + ldr r0, [pc, #-972] @ 3904ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 39048c │ │ │ │ + ldr r0, [pc, #-980] @ 3904b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 390490 │ │ │ │ + ldr r0, [pc, #-988] @ 3904b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 390494 │ │ │ │ + ldr r0, [pc, #-996] @ 3904b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 390498 │ │ │ │ + ldr r0, [pc, #-1004] @ 3904bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 39049c │ │ │ │ + ldr r0, [pc, #-1012] @ 3904c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3904a0 │ │ │ │ + ldr r0, [pc, #-1020] @ 3904c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 3904a4 │ │ │ │ + ldr r0, [pc, #-1028] @ 3904c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 3904a8 │ │ │ │ + ldr r0, [pc, #-1036] @ 3904cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 3904ac │ │ │ │ + ldr r0, [pc, #-1044] @ 3904d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 3904b0 │ │ │ │ + ldr r0, [pc, #-1052] @ 3904d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 3904b4 │ │ │ │ + ldr r0, [pc, #-1060] @ 3904d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 3904b8 │ │ │ │ + ldr r0, [pc, #-1068] @ 3904dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 3904bc │ │ │ │ + ldr r0, [pc, #-1076] @ 3904e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 3904c0 │ │ │ │ + ldr r0, [pc, #-1084] @ 3904e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 3904c4 │ │ │ │ + ldr r0, [pc, #-1092] @ 3904e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 3904c8 │ │ │ │ + ldr r0, [pc, #-1100] @ 3904ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 3904cc │ │ │ │ + ldr r0, [pc, #-1108] @ 3904f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 3904d0 │ │ │ │ + ldr r0, [pc, #-1116] @ 3904f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 3904d4 │ │ │ │ + ldr r0, [pc, #-1124] @ 3904f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 3904d8 │ │ │ │ + ldr r0, [pc, #-1132] @ 3904fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 3904dc │ │ │ │ + ldr r0, [pc, #-1140] @ 390500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 3904e0 │ │ │ │ + ldr r0, [pc, #-1148] @ 390504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 3904e4 │ │ │ │ + ldr r0, [pc, #-1156] @ 390508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 3904e8 │ │ │ │ + ldr r0, [pc, #-1164] @ 39050c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 3904ec │ │ │ │ + ldr r0, [pc, #-1172] @ 390510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 3904f0 │ │ │ │ + ldr r0, [pc, #-1180] @ 390514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 3904f4 │ │ │ │ + ldr r0, [pc, #-1188] @ 390518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 3904f8 │ │ │ │ + ldr r0, [pc, #-1196] @ 39051c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 3904fc │ │ │ │ + ldr r0, [pc, #-1204] @ 390520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 390500 │ │ │ │ + ldr r0, [pc, #-1212] @ 390524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 390504 │ │ │ │ + ldr r0, [pc, #-1220] @ 390528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 390508 │ │ │ │ + ldr r0, [pc, #-1228] @ 39052c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 39050c │ │ │ │ + ldr r0, [pc, #-1236] @ 390530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 390510 │ │ │ │ + ldr r0, [pc, #-1244] @ 390534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 390514 │ │ │ │ + ldr r0, [pc, #-1252] @ 390538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 390518 │ │ │ │ + ldr r0, [pc, #-1260] @ 39053c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 39051c │ │ │ │ + ldr r0, [pc, #-1268] @ 390540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 390520 │ │ │ │ + ldr r0, [pc, #-1276] @ 390544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 390524 │ │ │ │ + ldr r0, [pc, #-1284] @ 390548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 390528 │ │ │ │ + ldr r0, [pc, #-1292] @ 39054c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 39052c │ │ │ │ + ldr r0, [pc, #-1300] @ 390550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 390530 │ │ │ │ + ldr r0, [pc, #-1308] @ 390554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 390534 │ │ │ │ + ldr r0, [pc, #-1316] @ 390558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 390538 │ │ │ │ + ldr r0, [pc, #-1324] @ 39055c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 39053c │ │ │ │ + ldr r0, [pc, #-1332] @ 390560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 390540 │ │ │ │ + ldr r0, [pc, #-1340] @ 390564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 390544 │ │ │ │ + ldr r0, [pc, #-1348] @ 390568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 390548 │ │ │ │ + ldr r0, [pc, #-1356] @ 39056c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 39054c │ │ │ │ + ldr r0, [pc, #-1364] @ 390570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 390550 │ │ │ │ + ldr r0, [pc, #-1372] @ 390574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 390554 │ │ │ │ + ldr r0, [pc, #-1380] @ 390578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 390558 │ │ │ │ + ldr r0, [pc, #-1388] @ 39057c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 39055c │ │ │ │ + ldr r0, [pc, #-1396] @ 390580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 390560 │ │ │ │ + ldr r0, [pc, #-1404] @ 390584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 390564 │ │ │ │ + ldr r0, [pc, #-1412] @ 390588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 390568 │ │ │ │ + ldr r0, [pc, #-1420] @ 39058c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 39056c │ │ │ │ + ldr r0, [pc, #-1428] @ 390590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 390570 │ │ │ │ + ldr r0, [pc, #-1436] @ 390594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 390574 │ │ │ │ + ldr r0, [pc, #-1444] @ 390598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 390578 │ │ │ │ + ldr r0, [pc, #-1452] @ 39059c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 39057c │ │ │ │ + ldr r0, [pc, #-1460] @ 3905a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 390580 │ │ │ │ + ldr r0, [pc, #-1468] @ 3905a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 390584 │ │ │ │ + ldr r0, [pc, #-1476] @ 3905a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 390588 │ │ │ │ + ldr r0, [pc, #-1484] @ 3905ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 39058c │ │ │ │ + ldr r0, [pc, #-1492] @ 3905b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 390590 │ │ │ │ + ldr r0, [pc, #-1500] @ 3905b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 390594 │ │ │ │ + ldr r0, [pc, #-1508] @ 3905b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 390598 │ │ │ │ + ldr r0, [pc, #-1516] @ 3905bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 39059c │ │ │ │ + ldr r0, [pc, #-1524] @ 3905c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3905a0 │ │ │ │ + ldr r0, [pc, #-1532] @ 3905c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3905a4 │ │ │ │ + ldr r0, [pc, #-1540] @ 3905c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3905a8 │ │ │ │ + ldr r0, [pc, #-1548] @ 3905cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3905ac │ │ │ │ + ldr r0, [pc, #-1556] @ 3905d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3905b0 │ │ │ │ + ldr r0, [pc, #-1564] @ 3905d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3905b4 │ │ │ │ + ldr r0, [pc, #-1572] @ 3905d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3905b8 │ │ │ │ + ldr r0, [pc, #-1580] @ 3905dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 3905bc │ │ │ │ + ldr r0, [pc, #-1588] @ 3905e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 3905c0 │ │ │ │ + ldr r0, [pc, #-1596] @ 3905e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 3905c4 │ │ │ │ + ldr r0, [pc, #-1604] @ 3905e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 3905c8 │ │ │ │ + ldr r0, [pc, #-1612] @ 3905ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3905cc │ │ │ │ + ldr r0, [pc, #-1620] @ 3905f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3905d0 │ │ │ │ + ldr r0, [pc, #-1628] @ 3905f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3905d4 │ │ │ │ + ldr r0, [pc, #-1636] @ 3905f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3905d8 │ │ │ │ + ldr r0, [pc, #-1644] @ 3905fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3905dc │ │ │ │ + ldr r0, [pc, #-1652] @ 390600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3905e0 │ │ │ │ + ldr r0, [pc, #-1660] @ 390604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3905e4 │ │ │ │ + ldr r0, [pc, #-1668] @ 390608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 3905e8 │ │ │ │ + ldr r0, [pc, #-1676] @ 39060c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 3905ec │ │ │ │ + ldr r0, [pc, #-1684] @ 390610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 3905f0 │ │ │ │ + ldr r0, [pc, #-1692] @ 390614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 3905f4 │ │ │ │ + ldr r0, [pc, #-1700] @ 390618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 3905f8 │ │ │ │ + ldr r0, [pc, #-1708] @ 39061c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 3905fc │ │ │ │ + ldr r0, [pc, #-1716] @ 390620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 390600 │ │ │ │ + ldr r0, [pc, #-1724] @ 390624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 390604 │ │ │ │ + ldr r0, [pc, #-1732] @ 390628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 390608 │ │ │ │ + ldr r0, [pc, #-1740] @ 39062c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 39060c │ │ │ │ + ldr r0, [pc, #-1748] @ 390630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 390610 │ │ │ │ + ldr r0, [pc, #-1756] @ 390634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 390614 │ │ │ │ + ldr r0, [pc, #-1764] @ 390638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 390618 │ │ │ │ + ldr r0, [pc, #-1772] @ 39063c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 39061c │ │ │ │ + ldr r0, [pc, #-1780] @ 390640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 390620 │ │ │ │ + ldr r0, [pc, #-1788] @ 390644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 390624 │ │ │ │ + ldr r0, [pc, #-1796] @ 390648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 390628 │ │ │ │ + ldr r0, [pc, #-1804] @ 39064c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 39062c │ │ │ │ + ldr r0, [pc, #-1812] @ 390650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 390630 │ │ │ │ + ldr r0, [pc, #-1820] @ 390654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 390634 │ │ │ │ + ldr r0, [pc, #-1828] @ 390658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 390638 │ │ │ │ + ldr r0, [pc, #-1836] @ 39065c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 39063c │ │ │ │ + ldr r0, [pc, #-1844] @ 390660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 390640 │ │ │ │ + ldr r0, [pc, #-1852] @ 390664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 390644 │ │ │ │ + ldr r0, [pc, #-1860] @ 390668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 390648 │ │ │ │ + ldr r0, [pc, #-1868] @ 39066c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 39064c │ │ │ │ + ldr r0, [pc, #-1876] @ 390670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 390650 │ │ │ │ + ldr r0, [pc, #-1884] @ 390674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 390654 │ │ │ │ + ldr r0, [pc, #-1892] @ 390678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 390658 │ │ │ │ + ldr r0, [pc, #-1900] @ 39067c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 39065c │ │ │ │ + ldr r0, [pc, #-1908] @ 390680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 390660 │ │ │ │ + ldr r0, [pc, #-1916] @ 390684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 390664 │ │ │ │ + ldr r0, [pc, #-1924] @ 390688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 390668 │ │ │ │ + ldr r0, [pc, #-1932] @ 39068c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 39066c │ │ │ │ + ldr r0, [pc, #-1940] @ 390690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 390670 │ │ │ │ + ldr r0, [pc, #-1948] @ 390694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 390674 │ │ │ │ + ldr r0, [pc, #-1956] @ 390698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 390678 │ │ │ │ + ldr r0, [pc, #-1964] @ 39069c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 39067c │ │ │ │ + ldr r0, [pc, #-1972] @ 3906a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 390680 │ │ │ │ + ldr r0, [pc, #-1980] @ 3906a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 390684 │ │ │ │ + ldr r0, [pc, #-1988] @ 3906a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 390688 │ │ │ │ + ldr r0, [pc, #-1996] @ 3906ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 39068c │ │ │ │ + ldr r0, [pc, #-2004] @ 3906b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 390690 │ │ │ │ + ldr r0, [pc, #-2012] @ 3906b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 390694 │ │ │ │ + ldr r0, [pc, #-2020] @ 3906b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 390698 │ │ │ │ + ldr r0, [pc, #-2028] @ 3906bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 39069c │ │ │ │ + ldr r0, [pc, #-2036] @ 3906c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3906a0 │ │ │ │ + ldr r0, [pc, #-2044] @ 3906c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3906a4 │ │ │ │ + ldr r0, [pc, #-2052] @ 3906c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3906a8 │ │ │ │ + ldr r0, [pc, #-2060] @ 3906cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3906ac │ │ │ │ + ldr r0, [pc, #-2068] @ 3906d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3906b0 │ │ │ │ + ldr r0, [pc, #-2076] @ 3906d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3906b4 │ │ │ │ + ldr r0, [pc, #-2084] @ 3906d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3906b8 │ │ │ │ + ldr r0, [pc, #-2092] @ 3906dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3906bc │ │ │ │ + ldr r0, [pc, #-2100] @ 3906e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3906c0 │ │ │ │ + ldr r0, [pc, #-2108] @ 3906e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3906c4 │ │ │ │ + ldr r0, [pc, #-2116] @ 3906e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3906c8 │ │ │ │ + ldr r0, [pc, #-2124] @ 3906ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3906cc │ │ │ │ + ldr r0, [pc, #-2132] @ 3906f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 3906d0 │ │ │ │ + ldr r0, [pc, #-2140] @ 3906f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 3906d4 │ │ │ │ + ldr r0, [pc, #-2148] @ 3906f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 3906d8 │ │ │ │ + ldr r0, [pc, #-2156] @ 3906fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 3906dc │ │ │ │ + ldr r0, [pc, #-2164] @ 390700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 3906e0 │ │ │ │ + ldr r0, [pc, #-2172] @ 390704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 3906e4 │ │ │ │ + ldr r0, [pc, #-2180] @ 390708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 3906e8 │ │ │ │ + ldr r0, [pc, #-2188] @ 39070c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 3906ec │ │ │ │ + ldr r0, [pc, #-2196] @ 390710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 3906f0 │ │ │ │ + ldr r0, [pc, #-2204] @ 390714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 3906f4 │ │ │ │ + ldr r0, [pc, #-2212] @ 390718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 3906f8 │ │ │ │ + ldr r0, [pc, #-2220] @ 39071c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 3906fc │ │ │ │ + ldr r0, [pc, #-2228] @ 390720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 390700 │ │ │ │ + ldr r0, [pc, #-2236] @ 390724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 390704 │ │ │ │ + ldr r0, [pc, #-2244] @ 390728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 390708 │ │ │ │ + ldr r0, [pc, #-2252] @ 39072c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 39070c │ │ │ │ + ldr r0, [pc, #-2260] @ 390730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 390710 │ │ │ │ + ldr r0, [pc, #-2268] @ 390734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 390714 │ │ │ │ + ldr r0, [pc, #-2276] @ 390738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 390718 │ │ │ │ + ldr r0, [pc, #-2284] @ 39073c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 39071c │ │ │ │ + ldr r0, [pc, #-2292] @ 390740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 390720 │ │ │ │ + ldr r0, [pc, #-2300] @ 390744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 390724 │ │ │ │ + ldr r0, [pc, #-2308] @ 390748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 390728 │ │ │ │ + ldr r0, [pc, #-2316] @ 39074c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 39072c │ │ │ │ + ldr r0, [pc, #-2324] @ 390750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 390730 │ │ │ │ + ldr r0, [pc, #-2332] @ 390754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 390734 │ │ │ │ + ldr r0, [pc, #-2340] @ 390758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 390738 │ │ │ │ + ldr r0, [pc, #-2348] @ 39075c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 39073c │ │ │ │ + ldr r0, [pc, #-2356] @ 390760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 390740 │ │ │ │ + ldr r0, [pc, #-2364] @ 390764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 390744 │ │ │ │ + ldr r0, [pc, #-2372] @ 390768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 390748 │ │ │ │ + ldr r0, [pc, #-2380] @ 39076c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 39074c │ │ │ │ + ldr r0, [pc, #-2388] @ 390770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 390750 │ │ │ │ + ldr r0, [pc, #-2396] @ 390774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 390754 │ │ │ │ + ldr r0, [pc, #-2404] @ 390778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 390758 │ │ │ │ + ldr r0, [pc, #-2412] @ 39077c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 39075c │ │ │ │ + ldr r0, [pc, #-2420] @ 390780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 390760 │ │ │ │ + ldr r0, [pc, #-2428] @ 390784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 390764 │ │ │ │ + ldr r0, [pc, #-2436] @ 390788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 390768 │ │ │ │ + ldr r0, [pc, #-2444] @ 39078c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 39076c │ │ │ │ + ldr r0, [pc, #-2452] @ 390790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 390770 │ │ │ │ + ldr r0, [pc, #-2460] @ 390794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 391aa0 │ │ │ │ + ldr r0, [pc, #2440] @ 391ac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 391aa4 │ │ │ │ + ldr r0, [pc, #2432] @ 391ac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 391aa8 │ │ │ │ + ldr r0, [pc, #2424] @ 391acc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 391aac │ │ │ │ + ldr r0, [pc, #2416] @ 391ad0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 391ab0 │ │ │ │ + ldr r0, [pc, #2408] @ 391ad4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 391ab4 │ │ │ │ + ldr r0, [pc, #2400] @ 391ad8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 391ab8 │ │ │ │ + ldr r0, [pc, #2392] @ 391adc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 391abc │ │ │ │ + ldr r0, [pc, #2384] @ 391ae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 391ac0 │ │ │ │ + ldr r0, [pc, #2376] @ 391ae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 391ac4 │ │ │ │ + ldr r0, [pc, #2368] @ 391ae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 391ac8 │ │ │ │ + ldr r0, [pc, #2360] @ 391aec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 391acc │ │ │ │ + ldr r0, [pc, #2352] @ 391af0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 391ad0 │ │ │ │ + ldr r0, [pc, #2344] @ 391af4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 391ad4 │ │ │ │ + ldr r0, [pc, #2336] @ 391af8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 391ad8 │ │ │ │ + ldr r0, [pc, #2328] @ 391afc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 391adc │ │ │ │ + ldr r0, [pc, #2320] @ 391b00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 391ae0 │ │ │ │ + ldr r0, [pc, #2312] @ 391b04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 391ae4 │ │ │ │ + ldr r0, [pc, #2304] @ 391b08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 391ae8 │ │ │ │ + ldr r0, [pc, #2296] @ 391b0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 391aec │ │ │ │ + ldr r0, [pc, #2288] @ 391b10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 391af0 │ │ │ │ + ldr r0, [pc, #2280] @ 391b14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 391af4 │ │ │ │ + ldr r0, [pc, #2272] @ 391b18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 391af8 │ │ │ │ + ldr r0, [pc, #2264] @ 391b1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 391afc │ │ │ │ + ldr r0, [pc, #2256] @ 391b20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 391b00 │ │ │ │ + ldr r0, [pc, #2248] @ 391b24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 391b04 │ │ │ │ + ldr r0, [pc, #2240] @ 391b28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 391b08 │ │ │ │ + ldr r0, [pc, #2232] @ 391b2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 391b0c │ │ │ │ + ldr r0, [pc, #2224] @ 391b30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 391b10 │ │ │ │ + ldr r0, [pc, #2216] @ 391b34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 391b14 │ │ │ │ + ldr r0, [pc, #2208] @ 391b38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 391b18 │ │ │ │ + ldr r0, [pc, #2200] @ 391b3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 391b1c │ │ │ │ + ldr r0, [pc, #2192] @ 391b40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 391b20 │ │ │ │ + ldr r0, [pc, #2184] @ 391b44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 391b24 │ │ │ │ + ldr r0, [pc, #2176] @ 391b48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 391b28 │ │ │ │ + ldr r0, [pc, #2168] @ 391b4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 391b2c │ │ │ │ + ldr r0, [pc, #2160] @ 391b50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 391b30 │ │ │ │ + ldr r0, [pc, #2152] @ 391b54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 391b34 │ │ │ │ + ldr r0, [pc, #2144] @ 391b58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 391b38 │ │ │ │ + ldr r0, [pc, #2136] @ 391b5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 391b3c │ │ │ │ + ldr r0, [pc, #2128] @ 391b60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 391b40 │ │ │ │ + ldr r0, [pc, #2120] @ 391b64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 391b44 │ │ │ │ + ldr r0, [pc, #2112] @ 391b68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 391b48 │ │ │ │ + ldr r0, [pc, #2104] @ 391b6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 391b4c │ │ │ │ + ldr r0, [pc, #2096] @ 391b70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 391b50 │ │ │ │ + ldr r0, [pc, #2088] @ 391b74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 391b54 │ │ │ │ + ldr r0, [pc, #2080] @ 391b78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 391b58 │ │ │ │ + ldr r0, [pc, #2072] @ 391b7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 391b5c │ │ │ │ + ldr r0, [pc, #2064] @ 391b80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 391b60 │ │ │ │ + ldr r0, [pc, #2056] @ 391b84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 391b64 │ │ │ │ + ldr r0, [pc, #2048] @ 391b88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 391b68 │ │ │ │ + ldr r0, [pc, #2040] @ 391b8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 391b6c │ │ │ │ + ldr r0, [pc, #2032] @ 391b90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 391b70 │ │ │ │ + ldr r0, [pc, #2024] @ 391b94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 391b74 │ │ │ │ + ldr r0, [pc, #2016] @ 391b98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 391b78 │ │ │ │ + ldr r0, [pc, #2008] @ 391b9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 391b7c │ │ │ │ + ldr r0, [pc, #2000] @ 391ba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 391b80 │ │ │ │ + ldr r0, [pc, #1992] @ 391ba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 391b84 │ │ │ │ + ldr r0, [pc, #1984] @ 391ba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 391b88 │ │ │ │ + ldr r0, [pc, #1976] @ 391bac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 391b8c │ │ │ │ + ldr r0, [pc, #1968] @ 391bb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 391b90 │ │ │ │ + ldr r0, [pc, #1960] @ 391bb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 391b94 │ │ │ │ + ldr r0, [pc, #1952] @ 391bb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 391b98 │ │ │ │ + ldr r0, [pc, #1944] @ 391bbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 391b9c │ │ │ │ + ldr r0, [pc, #1936] @ 391bc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 391ba0 │ │ │ │ + ldr r0, [pc, #1928] @ 391bc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 391ba4 │ │ │ │ + ldr r0, [pc, #1920] @ 391bc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 391ba8 │ │ │ │ + ldr r0, [pc, #1912] @ 391bcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 391bac │ │ │ │ + ldr r0, [pc, #1904] @ 391bd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 391bb0 │ │ │ │ + ldr r0, [pc, #1896] @ 391bd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 391bb4 │ │ │ │ + ldr r0, [pc, #1888] @ 391bd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 391bb8 │ │ │ │ + ldr r0, [pc, #1880] @ 391bdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 391bbc │ │ │ │ + ldr r0, [pc, #1872] @ 391be0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 391bc0 │ │ │ │ + ldr r0, [pc, #1864] @ 391be4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 391bc4 │ │ │ │ + ldr r0, [pc, #1856] @ 391be8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 391bc8 │ │ │ │ + ldr r0, [pc, #1848] @ 391bec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 391bcc │ │ │ │ + ldr r0, [pc, #1840] @ 391bf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 391bd0 │ │ │ │ + ldr r0, [pc, #1832] @ 391bf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 391bd4 │ │ │ │ + ldr r0, [pc, #1824] @ 391bf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 391bd8 │ │ │ │ + ldr r0, [pc, #1816] @ 391bfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 391bdc │ │ │ │ + ldr r0, [pc, #1808] @ 391c00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 391be0 │ │ │ │ + ldr r0, [pc, #1800] @ 391c04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 391be4 │ │ │ │ + ldr r0, [pc, #1792] @ 391c08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 391be8 │ │ │ │ + ldr r0, [pc, #1784] @ 391c0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 391bec │ │ │ │ + ldr r0, [pc, #1776] @ 391c10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 391bf0 │ │ │ │ + ldr r0, [pc, #1768] @ 391c14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 391bf4 │ │ │ │ + ldr r0, [pc, #1760] @ 391c18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 391bf8 │ │ │ │ + ldr r0, [pc, #1752] @ 391c1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 391bfc │ │ │ │ + ldr r0, [pc, #1744] @ 391c20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 391c00 │ │ │ │ + ldr r0, [pc, #1736] @ 391c24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 391c04 │ │ │ │ + ldr r0, [pc, #1728] @ 391c28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 391c08 │ │ │ │ + ldr r0, [pc, #1720] @ 391c2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 391c0c │ │ │ │ + ldr r0, [pc, #1712] @ 391c30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 391c10 │ │ │ │ + ldr r0, [pc, #1704] @ 391c34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 391c14 │ │ │ │ + ldr r0, [pc, #1696] @ 391c38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 391c18 │ │ │ │ + ldr r0, [pc, #1688] @ 391c3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 391c1c │ │ │ │ + ldr r0, [pc, #1680] @ 391c40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 391c20 │ │ │ │ + ldr r0, [pc, #1672] @ 391c44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 391c24 │ │ │ │ + ldr r0, [pc, #1664] @ 391c48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 391c28 │ │ │ │ + ldr r0, [pc, #1656] @ 391c4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 391c2c │ │ │ │ + ldr r0, [pc, #1648] @ 391c50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 391c30 │ │ │ │ + ldr r0, [pc, #1640] @ 391c54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 391c34 │ │ │ │ + ldr r0, [pc, #1632] @ 391c58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 391c38 │ │ │ │ + ldr r0, [pc, #1624] @ 391c5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 391c3c │ │ │ │ + ldr r0, [pc, #1616] @ 391c60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 391c40 │ │ │ │ + ldr r0, [pc, #1608] @ 391c64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 391c44 │ │ │ │ + ldr r0, [pc, #1600] @ 391c68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 391c48 │ │ │ │ + ldr r0, [pc, #1592] @ 391c6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 391c4c │ │ │ │ + ldr r0, [pc, #1584] @ 391c70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 391c50 │ │ │ │ + ldr r0, [pc, #1576] @ 391c74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 391c54 │ │ │ │ + ldr r0, [pc, #1568] @ 391c78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 391c58 │ │ │ │ + ldr r0, [pc, #1560] @ 391c7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 391c5c │ │ │ │ + ldr r0, [pc, #1552] @ 391c80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 391c60 │ │ │ │ + ldr r0, [pc, #1544] @ 391c84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 391c64 │ │ │ │ + ldr r0, [pc, #1536] @ 391c88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 391c68 │ │ │ │ + ldr r0, [pc, #1528] @ 391c8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 391c6c │ │ │ │ + ldr r0, [pc, #1520] @ 391c90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 391c70 │ │ │ │ + ldr r0, [pc, #1512] @ 391c94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 391c74 │ │ │ │ + ldr r0, [pc, #1504] @ 391c98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 391c78 │ │ │ │ + ldr r0, [pc, #1496] @ 391c9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 391c7c │ │ │ │ + ldr r0, [pc, #1488] @ 391ca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 391c80 │ │ │ │ + ldr r0, [pc, #1480] @ 391ca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 391c84 │ │ │ │ + ldr r0, [pc, #1472] @ 391ca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 391c88 │ │ │ │ + ldr r0, [pc, #1464] @ 391cac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 391c8c │ │ │ │ + ldr r0, [pc, #1456] @ 391cb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 391c90 │ │ │ │ + ldr r0, [pc, #1448] @ 391cb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 391c94 │ │ │ │ + ldr r0, [pc, #1440] @ 391cb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 391c98 │ │ │ │ + ldr r0, [pc, #1432] @ 391cbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 391c9c │ │ │ │ + ldr r0, [pc, #1424] @ 391cc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 391ca0 │ │ │ │ + ldr r0, [pc, #1416] @ 391cc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 391ca4 │ │ │ │ + ldr r0, [pc, #1408] @ 391cc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 391ca8 │ │ │ │ + ldr r0, [pc, #1400] @ 391ccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 391cac │ │ │ │ + ldr r0, [pc, #1392] @ 391cd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 391cb0 │ │ │ │ + ldr r0, [pc, #1384] @ 391cd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 391cb4 │ │ │ │ + ldr r0, [pc, #1376] @ 391cd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 391cb8 │ │ │ │ + ldr r0, [pc, #1368] @ 391cdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 391cbc │ │ │ │ + ldr r0, [pc, #1360] @ 391ce0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 391cc0 │ │ │ │ + ldr r0, [pc, #1352] @ 391ce4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 391cc4 │ │ │ │ + ldr r0, [pc, #1344] @ 391ce8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 391cc8 │ │ │ │ + ldr r0, [pc, #1336] @ 391cec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 391ccc │ │ │ │ + ldr r0, [pc, #1328] @ 391cf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 391cd0 │ │ │ │ + ldr r0, [pc, #1320] @ 391cf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 391cd4 │ │ │ │ + ldr r0, [pc, #1312] @ 391cf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 391cd8 │ │ │ │ + ldr r0, [pc, #1304] @ 391cfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 391cdc │ │ │ │ + ldr r0, [pc, #1296] @ 391d00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 391ce0 │ │ │ │ + ldr r0, [pc, #1288] @ 391d04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 391ce4 │ │ │ │ + ldr r0, [pc, #1280] @ 391d08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 391ce8 │ │ │ │ + ldr r0, [pc, #1272] @ 391d0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 391cec │ │ │ │ + ldr r0, [pc, #1264] @ 391d10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 391cf0 │ │ │ │ + ldr r0, [pc, #1256] @ 391d14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 391cf4 │ │ │ │ + ldr r0, [pc, #1248] @ 391d18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 391cf8 │ │ │ │ + ldr r0, [pc, #1240] @ 391d1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 391cfc │ │ │ │ + ldr r0, [pc, #1232] @ 391d20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 391d00 │ │ │ │ + ldr r0, [pc, #1224] @ 391d24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 391d04 │ │ │ │ + ldr r0, [pc, #1216] @ 391d28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 391d08 │ │ │ │ + ldr r0, [pc, #1208] @ 391d2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 391d0c │ │ │ │ + ldr r0, [pc, #1200] @ 391d30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 391d10 │ │ │ │ + ldr r0, [pc, #1192] @ 391d34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 391d14 │ │ │ │ + ldr r0, [pc, #1184] @ 391d38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 391d18 │ │ │ │ + ldr r0, [pc, #1176] @ 391d3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 391d1c │ │ │ │ + ldr r0, [pc, #1168] @ 391d40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 391d20 │ │ │ │ + ldr r0, [pc, #1160] @ 391d44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 391d24 │ │ │ │ + ldr r0, [pc, #1152] @ 391d48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 391d28 │ │ │ │ + ldr r0, [pc, #1144] @ 391d4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 391d2c │ │ │ │ + ldr r0, [pc, #1136] @ 391d50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 391d30 │ │ │ │ + ldr r0, [pc, #1128] @ 391d54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 391d34 │ │ │ │ + ldr r0, [pc, #1120] @ 391d58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 391d38 │ │ │ │ + ldr r0, [pc, #1112] @ 391d5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 391d3c │ │ │ │ + ldr r0, [pc, #1104] @ 391d60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 391d40 │ │ │ │ + ldr r0, [pc, #1096] @ 391d64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 391d44 │ │ │ │ + ldr r0, [pc, #1088] @ 391d68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 391d48 │ │ │ │ + ldr r0, [pc, #1080] @ 391d6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 391d4c │ │ │ │ + ldr r0, [pc, #1072] @ 391d70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 391d50 │ │ │ │ + ldr r0, [pc, #1064] @ 391d74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 391d54 │ │ │ │ + ldr r0, [pc, #1056] @ 391d78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 391d58 │ │ │ │ + ldr r0, [pc, #1048] @ 391d7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 391d5c │ │ │ │ + ldr r0, [pc, #1040] @ 391d80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 391d60 │ │ │ │ + ldr r0, [pc, #1032] @ 391d84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 391d64 │ │ │ │ + ldr r0, [pc, #1024] @ 391d88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 391d68 │ │ │ │ + ldr r0, [pc, #1016] @ 391d8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 391d6c │ │ │ │ + ldr r0, [pc, #1008] @ 391d90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 391d70 │ │ │ │ + ldr r0, [pc, #1000] @ 391d94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 391d74 │ │ │ │ + ldr r0, [pc, #992] @ 391d98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 391d78 │ │ │ │ + ldr r0, [pc, #984] @ 391d9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 391d7c │ │ │ │ + ldr r0, [pc, #976] @ 391da0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 391d80 │ │ │ │ + ldr r0, [pc, #968] @ 391da4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 391d84 │ │ │ │ + ldr r0, [pc, #960] @ 391da8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 391d88 │ │ │ │ + ldr r0, [pc, #952] @ 391dac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 391d8c │ │ │ │ + ldr r0, [pc, #944] @ 391db0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 391d90 │ │ │ │ + ldr r0, [pc, #936] @ 391db4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 391d94 │ │ │ │ + ldr r0, [pc, #928] @ 391db8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 391d98 │ │ │ │ + ldr r0, [pc, #920] @ 391dbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 391d9c │ │ │ │ + ldr r0, [pc, #912] @ 391dc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 391da0 │ │ │ │ + ldr r0, [pc, #904] @ 391dc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 391da4 │ │ │ │ + ldr r0, [pc, #896] @ 391dc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 391da8 │ │ │ │ + ldr r0, [pc, #888] @ 391dcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 391dac │ │ │ │ + ldr r0, [pc, #880] @ 391dd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 391db0 │ │ │ │ + ldr r0, [pc, #872] @ 391dd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 391db4 │ │ │ │ + ldr r0, [pc, #864] @ 391dd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 391db8 │ │ │ │ + ldr r0, [pc, #856] @ 391ddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 391dbc │ │ │ │ + ldr r0, [pc, #848] @ 391de0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 391dc0 │ │ │ │ + ldr r0, [pc, #840] @ 391de4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 391dc4 │ │ │ │ + ldr r0, [pc, #832] @ 391de8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 391dc8 │ │ │ │ + ldr r0, [pc, #824] @ 391dec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 391dcc │ │ │ │ + ldr r0, [pc, #816] @ 391df0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x009e82b0 │ │ │ │ - addseq r8, lr, ip, lsl #5 │ │ │ │ - addseq r8, lr, r0, ror r2 │ │ │ │ - addseq r8, lr, r4, asr r2 │ │ │ │ - addseq r8, lr, r8, lsr #4 │ │ │ │ - @ instruction: 0x009e81f8 │ │ │ │ - addseq r8, lr, r8, asr #3 │ │ │ │ - umullseq r8, lr, ip, r1 │ │ │ │ - addseq r8, lr, r0, ror r1 │ │ │ │ - addseq r8, lr, r4, asr #2 │ │ │ │ - addseq r8, lr, r8, lsl r1 │ │ │ │ - addseq r8, lr, ip, ror #1 │ │ │ │ - addseq r8, lr, r4, asr #1 │ │ │ │ - umullseq r8, lr, ip, r0 │ │ │ │ - addseq r8, lr, r4, ror r0 │ │ │ │ - addseq r8, lr, r8, asr #32 │ │ │ │ - addseq r8, lr, r8, lsl r0 │ │ │ │ - addseq r7, lr, r8, ror #31 │ │ │ │ - @ instruction: 0x009e7fb4 │ │ │ │ - addseq r7, lr, r0, lsl #31 │ │ │ │ - addseq r7, lr, r0, asr pc │ │ │ │ - addseq r7, lr, r4, lsr #30 │ │ │ │ - @ instruction: 0x009e7ef4 │ │ │ │ - addseq r7, lr, r8, asr #29 │ │ │ │ - @ instruction: 0x009e7cb8 │ │ │ │ - addseq r7, lr, r0, ror sl │ │ │ │ - addseq r7, lr, r4, lsl #29 │ │ │ │ - addseq r7, lr, r0, ror ip │ │ │ │ - addseq r7, lr, ip, lsr #20 │ │ │ │ - addseq r7, lr, r0, asr #28 │ │ │ │ - addseq r7, lr, r8, lsr #24 │ │ │ │ - addseq r7, lr, r8, ror #19 │ │ │ │ - @ instruction: 0x009e7dfc │ │ │ │ - addseq r7, lr, r0, ror #23 │ │ │ │ - addseq r7, lr, r4, lsr #19 │ │ │ │ - @ instruction: 0x009e7db8 │ │ │ │ - umullseq r7, lr, r8, fp │ │ │ │ - addseq r7, lr, r0, ror #18 │ │ │ │ - addseq r7, lr, r4, ror sp │ │ │ │ - addseq r7, lr, r0, asr fp │ │ │ │ - addseq r7, lr, ip, lsl r9 │ │ │ │ - addseq r7, lr, r0, lsr sp │ │ │ │ - addseq r7, lr, r8, lsl #22 │ │ │ │ - @ instruction: 0x009e78d8 │ │ │ │ - addseq r7, lr, ip, ror #25 │ │ │ │ - addseq r7, lr, r0, asr #21 │ │ │ │ - umullseq r7, lr, r4, r8 │ │ │ │ - addseq r7, lr, r8, lsr #25 │ │ │ │ - addseq r7, lr, r8, ror sl │ │ │ │ - addseq r7, lr, r0, asr r8 │ │ │ │ - addseq r7, lr, r4, ror #24 │ │ │ │ - addseq r7, lr, r0, lsr sl │ │ │ │ - addseq r7, lr, ip, lsl #16 │ │ │ │ - addseq r7, lr, r0, lsr #24 │ │ │ │ - addseq r7, lr, r8, ror #19 │ │ │ │ - addseq r7, lr, r8, asr #15 │ │ │ │ + addseq r8, lr, ip, lsr #5 │ │ │ │ + addseq r8, lr, r8, lsl #5 │ │ │ │ + addseq r8, lr, ip, ror #4 │ │ │ │ + addseq r8, lr, r0, asr r2 │ │ │ │ + addseq r8, lr, r4, lsr #4 │ │ │ │ + @ instruction: 0x009e81f4 │ │ │ │ + addseq r8, lr, r4, asr #3 │ │ │ │ + umullseq r8, lr, r8, r1 │ │ │ │ + addseq r8, lr, ip, ror #2 │ │ │ │ + addseq r8, lr, r0, asr #2 │ │ │ │ + addseq r8, lr, r4, lsl r1 │ │ │ │ + addseq r8, lr, r8, ror #1 │ │ │ │ + addseq r8, lr, r0, asr #1 │ │ │ │ + umullseq r8, lr, r8, r0 │ │ │ │ + addseq r8, lr, r0, ror r0 │ │ │ │ + addseq r8, lr, r4, asr #32 │ │ │ │ + addseq r8, lr, r4, lsl r0 │ │ │ │ + addseq r7, lr, r4, ror #31 │ │ │ │ + @ instruction: 0x009e7fb0 │ │ │ │ + addseq r7, lr, ip, ror pc │ │ │ │ + addseq r7, lr, ip, asr #30 │ │ │ │ + addseq r7, lr, r0, lsr #30 │ │ │ │ + @ instruction: 0x009e7ef0 │ │ │ │ + addseq r7, lr, r4, asr #29 │ │ │ │ + @ instruction: 0x009e7cb4 │ │ │ │ + addseq r7, lr, ip, ror #20 │ │ │ │ + addseq r7, lr, r0, lsl #29 │ │ │ │ + addseq r7, lr, ip, ror #24 │ │ │ │ + addseq r7, lr, r8, lsr #20 │ │ │ │ + addseq r7, lr, ip, lsr lr │ │ │ │ + addseq r7, lr, r4, lsr #24 │ │ │ │ + addseq r7, lr, r4, ror #19 │ │ │ │ + @ instruction: 0x009e7df8 │ │ │ │ @ instruction: 0x009e7bdc │ │ │ │ addseq r7, lr, r0, lsr #19 │ │ │ │ - addseq r7, lr, r4, lsl #15 │ │ │ │ - umullseq r7, lr, r8, fp │ │ │ │ - addseq r7, lr, r8, asr r9 │ │ │ │ - addseq r7, lr, r0, asr #14 │ │ │ │ - addseq r7, lr, r4, asr fp │ │ │ │ - addseq r7, lr, r0, lsl r9 │ │ │ │ - @ instruction: 0x009e76fc │ │ │ │ - addseq r7, lr, r0, lsl fp │ │ │ │ - addseq r7, lr, r8, asr #17 │ │ │ │ - @ instruction: 0x009e76b8 │ │ │ │ - addseq r7, lr, ip, asr #21 │ │ │ │ - addseq r7, lr, r0, lsl #17 │ │ │ │ - addseq r7, lr, r4, ror r6 │ │ │ │ - addseq r7, lr, ip, asr #12 │ │ │ │ - addseq r7, lr, r4, lsr #12 │ │ │ │ - addseq r7, lr, ip, ror #11 │ │ │ │ - @ instruction: 0x009e75b0 │ │ │ │ - addseq r7, lr, r4, lsl #11 │ │ │ │ - addseq r7, lr, ip, asr r5 │ │ │ │ - addseq r7, lr, ip, lsr r5 │ │ │ │ - addseq r7, lr, r4, lsl r5 │ │ │ │ - addseq r7, lr, ip, ror #9 │ │ │ │ - addseq r7, lr, r0, asr #9 │ │ │ │ - umullseq r7, lr, r8, r4 │ │ │ │ - addseq r7, lr, r8, ror r4 │ │ │ │ - addseq r7, lr, r4, asr r4 │ │ │ │ - addseq r7, lr, r8, lsr #8 │ │ │ │ - @ instruction: 0x009e73fc │ │ │ │ - addseq r7, lr, r8, asr #7 │ │ │ │ - umullseq r7, lr, ip, r3 │ │ │ │ - addseq r7, lr, r4, ror #6 │ │ │ │ - addseq r7, lr, r8, lsr r3 │ │ │ │ - addseq r7, lr, ip, lsl #6 │ │ │ │ - addseq r7, lr, r4, ror #5 │ │ │ │ - @ instruction: 0x009e72b8 │ │ │ │ - addseq r7, lr, ip, lsl #5 │ │ │ │ - addseq r7, lr, r0, ror #4 │ │ │ │ - addseq r7, lr, r4, lsr r2 │ │ │ │ - addseq r7, lr, ip, lsl #4 │ │ │ │ - addseq r7, lr, r4, ror #3 │ │ │ │ - @ instruction: 0x009e71b8 │ │ │ │ - addseq r7, lr, ip, lsl #3 │ │ │ │ - addseq r7, lr, ip, asr r1 │ │ │ │ - addseq r7, lr, r0, lsr r1 │ │ │ │ - addseq r7, lr, r0, lsl #2 │ │ │ │ - addseq r7, lr, r0, asr #1 │ │ │ │ - umullseq r7, lr, r4, r0 │ │ │ │ - addseq r7, lr, r8 │ │ │ │ - addseq r7, lr, ip, asr r0 │ │ │ │ - @ instruction: 0x009e6fd0 │ │ │ │ - addseq r7, lr, r4, lsr #32 │ │ │ │ - umullseq r6, lr, r8, pc @ │ │ │ │ - addseq r6, lr, ip, ror #31 │ │ │ │ - addseq r6, lr, r0, ror #30 │ │ │ │ - addseq r6, lr, r0, lsr pc │ │ │ │ + @ instruction: 0x009e7db4 │ │ │ │ + umullseq r7, lr, r4, fp │ │ │ │ + addseq r7, lr, ip, asr r9 │ │ │ │ + addseq r7, lr, r0, ror sp │ │ │ │ + addseq r7, lr, ip, asr #22 │ │ │ │ + addseq r7, lr, r8, lsl r9 │ │ │ │ + addseq r7, lr, ip, lsr #26 │ │ │ │ + addseq r7, lr, r4, lsl #22 │ │ │ │ + @ instruction: 0x009e78d4 │ │ │ │ + addseq r7, lr, r8, ror #25 │ │ │ │ + @ instruction: 0x009e7abc │ │ │ │ + umullseq r7, lr, r0, r8 │ │ │ │ + addseq r7, lr, r4, lsr #25 │ │ │ │ + addseq r7, lr, r4, ror sl │ │ │ │ + addseq r7, lr, ip, asr #16 │ │ │ │ + addseq r7, lr, r0, ror #24 │ │ │ │ + addseq r7, lr, ip, lsr #20 │ │ │ │ + addseq r7, lr, r8, lsl #16 │ │ │ │ + addseq r7, lr, ip, lsl ip │ │ │ │ + addseq r7, lr, r4, ror #19 │ │ │ │ + addseq r7, lr, r4, asr #15 │ │ │ │ + @ instruction: 0x009e7bd8 │ │ │ │ + umullseq r7, lr, ip, r9 │ │ │ │ + addseq r7, lr, r0, lsl #15 │ │ │ │ + umullseq r7, lr, r4, fp │ │ │ │ + addseq r7, lr, r4, asr r9 │ │ │ │ + addseq r7, lr, ip, lsr r7 │ │ │ │ + addseq r7, lr, r0, asr fp │ │ │ │ + addseq r7, lr, ip, lsl #18 │ │ │ │ + @ instruction: 0x009e76f8 │ │ │ │ + addseq r7, lr, ip, lsl #22 │ │ │ │ + addseq r7, lr, r4, asr #17 │ │ │ │ + @ instruction: 0x009e76b4 │ │ │ │ + addseq r7, lr, r8, asr #21 │ │ │ │ + addseq r7, lr, ip, ror r8 │ │ │ │ + addseq r7, lr, r0, ror r6 │ │ │ │ + addseq r7, lr, r8, asr #12 │ │ │ │ + addseq r7, lr, r0, lsr #12 │ │ │ │ + addseq r7, lr, r8, ror #11 │ │ │ │ + addseq r7, lr, ip, lsr #11 │ │ │ │ + addseq r7, lr, r0, lsl #11 │ │ │ │ + addseq r7, lr, r8, asr r5 │ │ │ │ + addseq r7, lr, r8, lsr r5 │ │ │ │ + addseq r7, lr, r0, lsl r5 │ │ │ │ + addseq r7, lr, r8, ror #9 │ │ │ │ + @ instruction: 0x009e74bc │ │ │ │ + umullseq r7, lr, r4, r4 │ │ │ │ + addseq r7, lr, r4, ror r4 │ │ │ │ + addseq r7, lr, r0, asr r4 │ │ │ │ + addseq r7, lr, r4, lsr #8 │ │ │ │ + @ instruction: 0x009e73f8 │ │ │ │ + addseq r7, lr, r4, asr #7 │ │ │ │ + umullseq r7, lr, r8, r3 │ │ │ │ + addseq r7, lr, r0, ror #6 │ │ │ │ + addseq r7, lr, r4, lsr r3 │ │ │ │ + addseq r7, lr, r8, lsl #6 │ │ │ │ + addseq r7, lr, r0, ror #5 │ │ │ │ + @ instruction: 0x009e72b4 │ │ │ │ + addseq r7, lr, r8, lsl #5 │ │ │ │ + addseq r7, lr, ip, asr r2 │ │ │ │ + addseq r7, lr, r0, lsr r2 │ │ │ │ + addseq r7, lr, r8, lsl #4 │ │ │ │ + addseq r7, lr, r0, ror #3 │ │ │ │ + @ instruction: 0x009e71b4 │ │ │ │ + addseq r7, lr, r8, lsl #3 │ │ │ │ + addseq r7, lr, r8, asr r1 │ │ │ │ + addseq r7, lr, ip, lsr #2 │ │ │ │ + ldrsheq r7, [lr], ip │ │ │ │ + ldrheq r7, [lr], ip │ │ │ │ + umullseq r7, lr, r0, r0 │ │ │ │ + addseq r7, lr, r4 │ │ │ │ + addseq r7, lr, r8, asr r0 │ │ │ │ + addseq r6, lr, ip, asr #31 │ │ │ │ + addseq r7, lr, r0, lsr #32 │ │ │ │ + umullseq r6, lr, r4, pc @ │ │ │ │ + addseq r6, lr, r8, ror #31 │ │ │ │ + addseq r6, lr, ip, asr pc │ │ │ │ + addseq r6, lr, ip, lsr #30 │ │ │ │ + @ instruction: 0x009e6dfc │ │ │ │ + @ instruction: 0x009e6ef0 │ │ │ │ + @ instruction: 0x009e6dbc │ │ │ │ + @ instruction: 0x009e6eb4 │ │ │ │ + addseq r6, lr, ip, ror sp │ │ │ │ + addseq r6, lr, r8, ror lr │ │ │ │ + addseq r6, lr, ip, lsr sp │ │ │ │ + addseq r6, lr, ip, lsr lr │ │ │ │ + @ instruction: 0x009e6cfc │ │ │ │ addseq r6, lr, r0, lsl #28 │ │ │ │ - @ instruction: 0x009e6ef4 │ │ │ │ - addseq r6, lr, r0, asr #27 │ │ │ │ - @ instruction: 0x009e6eb8 │ │ │ │ - addseq r6, lr, r0, lsl #27 │ │ │ │ - addseq r6, lr, ip, ror lr │ │ │ │ - addseq r6, lr, r0, asr #26 │ │ │ │ - addseq r6, lr, r0, asr #28 │ │ │ │ - addseq r6, lr, r0, lsl #26 │ │ │ │ - addseq r6, lr, r4, lsl #28 │ │ │ │ - addseq r6, lr, r0, asr #25 │ │ │ │ - addseq r6, lr, r8, asr #27 │ │ │ │ - addseq r6, lr, r0, lsl #25 │ │ │ │ - addseq r6, lr, ip, lsl #27 │ │ │ │ - addseq r6, lr, r0, asr #24 │ │ │ │ - addseq r6, lr, r0, lsl ip │ │ │ │ - addseq r6, lr, r4, asr #19 │ │ │ │ + @ instruction: 0x009e6cbc │ │ │ │ + addseq r6, lr, r4, asr #27 │ │ │ │ + addseq r6, lr, ip, ror ip │ │ │ │ + addseq r6, lr, r8, lsl #27 │ │ │ │ + addseq r6, lr, ip, lsr ip │ │ │ │ + addseq r6, lr, ip, lsl #24 │ │ │ │ + addseq r6, lr, r0, asr #19 │ │ │ │ + addseq r6, lr, r0, ror r7 │ │ │ │ + addseq r6, lr, r4, ror #9 │ │ │ │ + @ instruction: 0x009e6bb8 │ │ │ │ + addseq r6, lr, ip, ror #18 │ │ │ │ + addseq r6, lr, r8, lsl r7 │ │ │ │ + addseq r6, lr, ip, lsl #9 │ │ │ │ + addseq r6, lr, r4, ror #22 │ │ │ │ + addseq r6, lr, r8, lsl r9 │ │ │ │ + addseq r6, lr, r0, asr #13 │ │ │ │ + addseq r6, lr, r4, lsr r4 │ │ │ │ + addseq r6, lr, r0, lsl fp │ │ │ │ + addseq r6, lr, r4, asr #17 │ │ │ │ + addseq r6, lr, r8, ror #12 │ │ │ │ + @ instruction: 0x009e63dc │ │ │ │ + @ instruction: 0x009e6abc │ │ │ │ + addseq r6, lr, r0, ror r8 │ │ │ │ + addseq r6, lr, r0, lsl r6 │ │ │ │ + addseq r6, lr, r4, lsl #7 │ │ │ │ + addseq r6, lr, r8, ror #20 │ │ │ │ + addseq r6, lr, ip, lsl r8 │ │ │ │ + @ instruction: 0x009e65b8 │ │ │ │ + addseq r6, lr, ip, lsr #6 │ │ │ │ + addseq r6, lr, r4, lsl sl │ │ │ │ + addseq r6, lr, r8, asr #15 │ │ │ │ + addseq r6, lr, r0, ror #10 │ │ │ │ + @ instruction: 0x009e62d4 │ │ │ │ + addseq r6, lr, r0, asr #19 │ │ │ │ addseq r6, lr, r4, ror r7 │ │ │ │ - addseq r6, lr, r8, ror #9 │ │ │ │ - @ instruction: 0x009e6bbc │ │ │ │ - addseq r6, lr, r0, ror r9 │ │ │ │ - addseq r6, lr, ip, lsl r7 │ │ │ │ - umullseq r6, lr, r0, r4 │ │ │ │ - addseq r6, lr, r8, ror #22 │ │ │ │ - addseq r6, lr, ip, lsl r9 │ │ │ │ - addseq r6, lr, r4, asr #13 │ │ │ │ - addseq r6, lr, r8, lsr r4 │ │ │ │ - addseq r6, lr, r4, lsl fp │ │ │ │ - addseq r6, lr, r8, asr #17 │ │ │ │ - addseq r6, lr, ip, ror #12 │ │ │ │ - addseq r6, lr, r0, ror #7 │ │ │ │ - addseq r6, lr, r0, asr #21 │ │ │ │ - addseq r6, lr, r4, ror r8 │ │ │ │ - addseq r6, lr, r4, lsl r6 │ │ │ │ - addseq r6, lr, r8, lsl #7 │ │ │ │ - addseq r6, lr, ip, ror #20 │ │ │ │ - addseq r6, lr, r0, lsr #16 │ │ │ │ - @ instruction: 0x009e65bc │ │ │ │ - addseq r6, lr, r0, lsr r3 │ │ │ │ - addseq r6, lr, r8, lsl sl │ │ │ │ - addseq r6, lr, ip, asr #15 │ │ │ │ - addseq r6, lr, r4, ror #10 │ │ │ │ - @ instruction: 0x009e62d8 │ │ │ │ - addseq r6, lr, r4, asr #19 │ │ │ │ - addseq r6, lr, r8, ror r7 │ │ │ │ - addseq r6, lr, ip, lsl #10 │ │ │ │ - addseq r6, lr, r0, lsl #5 │ │ │ │ - addseq r6, lr, r0, ror r9 │ │ │ │ - addseq r6, lr, r4, lsr #14 │ │ │ │ - @ instruction: 0x009e64b4 │ │ │ │ - addseq r6, lr, r8, lsr #4 │ │ │ │ - addseq r6, lr, ip, lsl r9 │ │ │ │ - @ instruction: 0x009e66d0 │ │ │ │ - addseq r6, lr, ip, asr r4 │ │ │ │ - @ instruction: 0x009e61d0 │ │ │ │ - addseq r6, lr, r8, asr #17 │ │ │ │ - addseq r6, lr, ip, ror r6 │ │ │ │ - addseq r6, lr, r4, lsl #8 │ │ │ │ - addseq r6, lr, r8, ror r1 │ │ │ │ - addseq r6, lr, r4, ror r8 │ │ │ │ - addseq r6, lr, r8, lsr #12 │ │ │ │ - addseq r6, lr, ip, lsr #7 │ │ │ │ - addseq r6, lr, r0, lsr #2 │ │ │ │ - addseq r6, lr, r0, lsr #16 │ │ │ │ - @ instruction: 0x009e65d4 │ │ │ │ - addseq r6, lr, r4, asr r3 │ │ │ │ - addseq r6, lr, r8, asr #1 │ │ │ │ - addseq r6, lr, ip, asr #15 │ │ │ │ - addseq r6, lr, r0, lsl #11 │ │ │ │ - @ instruction: 0x009e62fc │ │ │ │ - addseq r6, lr, r0, ror r0 │ │ │ │ - addseq r6, lr, r8, ror r7 │ │ │ │ - addseq r6, lr, ip, lsr #10 │ │ │ │ - addseq r6, lr, r4, lsr #5 │ │ │ │ - addseq r6, lr, r8, lsl r0 │ │ │ │ - addseq r6, lr, r4, lsr #14 │ │ │ │ - @ instruction: 0x009e64d8 │ │ │ │ - addseq r6, lr, ip, asr #4 │ │ │ │ - addseq r5, lr, r0, asr #31 │ │ │ │ - umullseq r5, lr, r0, pc @ │ │ │ │ - addseq r5, lr, ip, ror #26 │ │ │ │ - addseq r5, lr, r8, asr #22 │ │ │ │ - addseq r5, lr, r8, lsr #18 │ │ │ │ - addseq r5, lr, ip, lsl r7 │ │ │ │ - addseq r5, lr, r0, lsl r5 │ │ │ │ - addseq r5, lr, r4, lsr #30 │ │ │ │ - addseq r5, lr, r0, lsl #26 │ │ │ │ - @ instruction: 0x009e5adc │ │ │ │ - addseq r5, lr, r0, asr #17 │ │ │ │ - @ instruction: 0x009e56b4 │ │ │ │ - addseq r5, lr, r8, lsr #9 │ │ │ │ - addseq r5, lr, r4, asr r8 │ │ │ │ - addseq r5, lr, r0, lsr r6 │ │ │ │ - addseq r5, lr, ip, lsl #8 │ │ │ │ + addseq r6, lr, r8, lsl #10 │ │ │ │ + addseq r6, lr, ip, ror r2 │ │ │ │ + addseq r6, lr, ip, ror #18 │ │ │ │ + addseq r6, lr, r0, lsr #14 │ │ │ │ + @ instruction: 0x009e64b0 │ │ │ │ + addseq r6, lr, r4, lsr #4 │ │ │ │ + addseq r6, lr, r8, lsl r9 │ │ │ │ + addseq r6, lr, ip, asr #13 │ │ │ │ + addseq r6, lr, r8, asr r4 │ │ │ │ + addseq r6, lr, ip, asr #3 │ │ │ │ + addseq r6, lr, r4, asr #17 │ │ │ │ + addseq r6, lr, r8, ror r6 │ │ │ │ + addseq r6, lr, r0, lsl #8 │ │ │ │ + addseq r6, lr, r4, ror r1 │ │ │ │ + addseq r6, lr, r0, ror r8 │ │ │ │ + addseq r6, lr, r4, lsr #12 │ │ │ │ + addseq r6, lr, r8, lsr #7 │ │ │ │ + addseq r6, lr, ip, lsl r1 │ │ │ │ + addseq r6, lr, ip, lsl r8 │ │ │ │ + @ instruction: 0x009e65d0 │ │ │ │ + addseq r6, lr, r0, asr r3 │ │ │ │ + addseq r6, lr, r4, asr #1 │ │ │ │ + addseq r6, lr, r8, asr #15 │ │ │ │ + addseq r6, lr, ip, ror r5 │ │ │ │ + @ instruction: 0x009e62f8 │ │ │ │ + addseq r6, lr, ip, rrx │ │ │ │ + addseq r6, lr, r4, ror r7 │ │ │ │ + addseq r6, lr, r8, lsr #10 │ │ │ │ + addseq r6, lr, r0, lsr #5 │ │ │ │ + addseq r6, lr, r4, lsl r0 │ │ │ │ + addseq r6, lr, r0, lsr #14 │ │ │ │ + @ instruction: 0x009e64d4 │ │ │ │ + addseq r6, lr, r8, asr #4 │ │ │ │ + @ instruction: 0x009e5fbc │ │ │ │ + addseq r5, lr, ip, lsl #31 │ │ │ │ + addseq r5, lr, r8, ror #26 │ │ │ │ + addseq r5, lr, r4, asr #22 │ │ │ │ + addseq r5, lr, r4, lsr #18 │ │ │ │ + addseq r5, lr, r8, lsl r7 │ │ │ │ + addseq r5, lr, ip, lsl #10 │ │ │ │ + addseq r5, lr, r0, lsr #30 │ │ │ │ + @ instruction: 0x009e5cfc │ │ │ │ + @ instruction: 0x009e5ad8 │ │ │ │ + @ instruction: 0x009e58bc │ │ │ │ + @ instruction: 0x009e56b0 │ │ │ │ + addseq r5, lr, r4, lsr #9 │ │ │ │ + addseq r5, lr, r0, asr r8 │ │ │ │ + addseq r5, lr, ip, lsr #12 │ │ │ │ + addseq r5, lr, r8, lsl #8 │ │ │ │ + @ instruction: 0x009e51f0 │ │ │ │ + addseq r4, lr, r4, ror #31 │ │ │ │ + @ instruction: 0x009e4dd8 │ │ │ │ + addseq r5, lr, r4, ror #15 │ │ │ │ + addseq r5, lr, r0, asr #11 │ │ │ │ + umullseq r5, lr, ip, r3 │ │ │ │ + addseq r5, lr, r8, lsl #3 │ │ │ │ + addseq r4, lr, ip, ror pc │ │ │ │ + addseq r4, lr, r0, ror sp │ │ │ │ + addseq r5, lr, r8, ror r7 │ │ │ │ + addseq r5, lr, r4, asr r5 │ │ │ │ + addseq r5, lr, r0, lsr r3 │ │ │ │ + addseq r5, lr, r0, lsr #2 │ │ │ │ + addseq r4, lr, r4, lsl pc │ │ │ │ + addseq r4, lr, r8, lsl #26 │ │ │ │ + addseq r5, lr, ip, lsl #14 │ │ │ │ + addseq r5, lr, r8, ror #9 │ │ │ │ + addseq r5, lr, r4, asr #5 │ │ │ │ + ldrheq r5, [lr], r8 │ │ │ │ + addseq r4, lr, ip, lsr #29 │ │ │ │ + addseq r4, lr, r0, lsr #25 │ │ │ │ + addseq r5, lr, r4, lsr #13 │ │ │ │ + addseq r5, lr, r0, lsl #9 │ │ │ │ + addseq r5, lr, ip, asr r2 │ │ │ │ + addseq r5, lr, r0, asr r0 │ │ │ │ + addseq r4, lr, r4, asr #28 │ │ │ │ + addseq r4, lr, r8, lsr ip │ │ │ │ + addseq r5, lr, ip, lsr r6 │ │ │ │ + addseq r5, lr, r8, lsl r4 │ │ │ │ @ instruction: 0x009e51f4 │ │ │ │ addseq r4, lr, r8, ror #31 │ │ │ │ @ instruction: 0x009e4ddc │ │ │ │ - addseq r5, lr, r8, ror #15 │ │ │ │ - addseq r5, lr, r4, asr #11 │ │ │ │ - addseq r5, lr, r0, lsr #7 │ │ │ │ + @ instruction: 0x009e4bd0 │ │ │ │ + @ instruction: 0x009e55d4 │ │ │ │ + @ instruction: 0x009e53b0 │ │ │ │ addseq r5, lr, ip, lsl #3 │ │ │ │ addseq r4, lr, r0, lsl #31 │ │ │ │ addseq r4, lr, r4, ror sp │ │ │ │ - addseq r5, lr, ip, ror r7 │ │ │ │ - addseq r5, lr, r8, asr r5 │ │ │ │ - addseq r5, lr, r4, lsr r3 │ │ │ │ + addseq r4, lr, r8, ror #22 │ │ │ │ + addseq r5, lr, ip, ror #10 │ │ │ │ + addseq r5, lr, r8, asr #6 │ │ │ │ addseq r5, lr, r4, lsr #2 │ │ │ │ addseq r4, lr, r8, lsl pc │ │ │ │ addseq r4, lr, ip, lsl #26 │ │ │ │ - addseq r5, lr, r0, lsl r7 │ │ │ │ - addseq r5, lr, ip, ror #9 │ │ │ │ - addseq r5, lr, r8, asr #5 │ │ │ │ + addseq r4, lr, r0, lsl #22 │ │ │ │ + addseq r5, lr, r4, lsl #10 │ │ │ │ + addseq r5, lr, r0, ror #5 │ │ │ │ ldrheq r5, [lr], ip │ │ │ │ @ instruction: 0x009e4eb0 │ │ │ │ addseq r4, lr, r4, lsr #25 │ │ │ │ - addseq r5, lr, r8, lsr #13 │ │ │ │ - addseq r5, lr, r4, lsl #9 │ │ │ │ - addseq r5, lr, r0, ror #4 │ │ │ │ + umullseq r4, lr, r8, sl │ │ │ │ + umullseq r5, lr, ip, r4 │ │ │ │ + addseq r5, lr, r8, ror r2 │ │ │ │ addseq r5, lr, r4, asr r0 │ │ │ │ addseq r4, lr, r8, asr #28 │ │ │ │ addseq r4, lr, ip, lsr ip │ │ │ │ - addseq r5, lr, r0, asr #12 │ │ │ │ - addseq r5, lr, ip, lsl r4 │ │ │ │ - @ instruction: 0x009e51f8 │ │ │ │ + addseq r4, lr, r0, lsr sl │ │ │ │ + addseq r5, lr, r4, lsr r4 │ │ │ │ + addseq r5, lr, r0, lsl r2 │ │ │ │ addseq r4, lr, ip, ror #31 │ │ │ │ addseq r4, lr, r0, ror #27 │ │ │ │ @ instruction: 0x009e4bd4 │ │ │ │ - @ instruction: 0x009e55d8 │ │ │ │ - @ instruction: 0x009e53b4 │ │ │ │ - umullseq r5, lr, r0, r1 │ │ │ │ + addseq r4, lr, r8, asr #19 │ │ │ │ + addseq r5, lr, ip, asr #7 │ │ │ │ + addseq r5, lr, r8, lsr #3 │ │ │ │ addseq r4, lr, r4, lsl #31 │ │ │ │ addseq r4, lr, r8, ror sp │ │ │ │ addseq r4, lr, ip, ror #22 │ │ │ │ - addseq r5, lr, r0, ror r5 │ │ │ │ - addseq r5, lr, ip, asr #6 │ │ │ │ - addseq r5, lr, r8, lsr #2 │ │ │ │ + addseq r4, lr, r0, ror #18 │ │ │ │ + addseq r5, lr, r4, ror #6 │ │ │ │ + addseq r5, lr, r0, asr #2 │ │ │ │ addseq r4, lr, ip, lsl pc │ │ │ │ addseq r4, lr, r0, lsl sp │ │ │ │ addseq r4, lr, r4, lsl #22 │ │ │ │ - addseq r5, lr, r8, lsl #10 │ │ │ │ - addseq r5, lr, r4, ror #5 │ │ │ │ - addseq r5, lr, r0, asr #1 │ │ │ │ + @ instruction: 0x009e48f8 │ │ │ │ + @ instruction: 0x009e52fc │ │ │ │ + ldrsbeq r5, [lr], r8 │ │ │ │ @ instruction: 0x009e4eb4 │ │ │ │ addseq r4, lr, r8, lsr #25 │ │ │ │ umullseq r4, lr, ip, sl │ │ │ │ - addseq r5, lr, r0, lsr #9 │ │ │ │ - addseq r5, lr, ip, ror r2 │ │ │ │ - addseq r5, lr, r8, asr r0 │ │ │ │ - addseq r4, lr, ip, asr #28 │ │ │ │ - addseq r4, lr, r0, asr #24 │ │ │ │ - addseq r4, lr, r4, lsr sl │ │ │ │ - addseq r5, lr, r8, lsr r4 │ │ │ │ - addseq r5, lr, r4, lsl r2 │ │ │ │ - @ instruction: 0x009e4ff0 │ │ │ │ - addseq r4, lr, r4, ror #27 │ │ │ │ - @ instruction: 0x009e4bd8 │ │ │ │ - addseq r4, lr, ip, asr #19 │ │ │ │ - @ instruction: 0x009e53d0 │ │ │ │ - addseq r5, lr, ip, lsr #3 │ │ │ │ - addseq r4, lr, r8, lsl #31 │ │ │ │ - addseq r4, lr, ip, ror sp │ │ │ │ - addseq r4, lr, r0, ror fp │ │ │ │ - addseq r4, lr, r4, ror #18 │ │ │ │ - addseq r5, lr, r8, ror #6 │ │ │ │ - addseq r5, lr, r4, asr #2 │ │ │ │ - addseq r4, lr, r0, lsr #30 │ │ │ │ - addseq r4, lr, r4, lsl sp │ │ │ │ - addseq r4, lr, r8, lsl #22 │ │ │ │ - @ instruction: 0x009e48fc │ │ │ │ - addseq r5, lr, r0, lsl #6 │ │ │ │ - ldrsbeq r5, [lr], ip │ │ │ │ - @ instruction: 0x009e4eb8 │ │ │ │ - addseq r4, lr, ip, lsr #25 │ │ │ │ - addseq r4, lr, r0, lsr #21 │ │ │ │ - umullseq r4, lr, r4, r8 │ │ │ │ - addseq r4, lr, r8, ror #16 │ │ │ │ - addseq r4, lr, r8, asr r7 │ │ │ │ - addseq r4, lr, r8, lsr #12 │ │ │ │ - @ instruction: 0x009e44d8 │ │ │ │ - addseq r4, lr, r4, ror r3 │ │ │ │ - addseq r4, lr, r8, asr #4 │ │ │ │ - addseq r4, lr, ip, lsl r1 │ │ │ │ - @ instruction: 0x009eb3fc │ │ │ │ - addseq fp, lr, r8, ror r2 │ │ │ │ - ldrsbeq fp, [lr], r0 │ │ │ │ - addseq sl, lr, r8, ror pc │ │ │ │ - @ instruction: 0x009eadd8 │ │ │ │ - addseq fp, lr, r8, ror r6 │ │ │ │ - addseq fp, lr, ip, asr #9 │ │ │ │ - addseq fp, lr, r0, lsl #7 │ │ │ │ - @ instruction: 0x009eb1f4 │ │ │ │ - addseq fp, lr, r8, asr #32 │ │ │ │ - @ instruction: 0x009eaefc │ │ │ │ - addseq sl, lr, r0, asr sp │ │ │ │ - addseq sl, lr, r8, lsl sp │ │ │ │ - addseq sl, lr, r4, ror sl │ │ │ │ - addseq sl, lr, r8, lsr #15 │ │ │ │ - addseq sl, lr, r0, ror #9 │ │ │ │ - @ instruction: 0x009eacbc │ │ │ │ - addseq sl, lr, r8, lsl sl │ │ │ │ - addseq sl, lr, ip, asr #14 │ │ │ │ - addseq sl, lr, r8, lsl #9 │ │ │ │ - addseq sl, lr, r0, ror #24 │ │ │ │ - @ instruction: 0x009ea9bc │ │ │ │ - @ instruction: 0x009ea6f0 │ │ │ │ - addseq sl, lr, r0, lsr r4 │ │ │ │ - addseq sl, lr, r4, lsl #24 │ │ │ │ - addseq sl, lr, r0, ror #18 │ │ │ │ - umullseq sl, lr, r4, r6 │ │ │ │ - @ instruction: 0x009ea3d8 │ │ │ │ - addseq sl, lr, r8, lsr #23 │ │ │ │ - addseq sl, lr, r4, lsl #18 │ │ │ │ - addseq sl, lr, r8, lsr r6 │ │ │ │ - addseq sl, lr, r0, lsl #7 │ │ │ │ - addseq sl, lr, ip, asr #22 │ │ │ │ - addseq sl, lr, r8, lsr #17 │ │ │ │ - @ instruction: 0x009ea5dc │ │ │ │ - addseq sl, lr, r8, lsr #6 │ │ │ │ - @ instruction: 0x009eaaf4 │ │ │ │ - addseq sl, lr, ip, asr #16 │ │ │ │ - addseq sl, lr, r0, lsl #11 │ │ │ │ - @ instruction: 0x009ea2d0 │ │ │ │ - umullseq sl, lr, ip, sl │ │ │ │ - @ instruction: 0x009ea7f0 │ │ │ │ - addseq sl, lr, r4, lsr #10 │ │ │ │ - addseq sl, lr, r8, ror r2 │ │ │ │ - addseq sl, lr, r4, asr #20 │ │ │ │ - umullseq sl, lr, r4, r7 │ │ │ │ - addseq sl, lr, r8, asr #9 │ │ │ │ - addseq sl, lr, r0, lsr #4 │ │ │ │ - addseq sl, lr, ip, ror #19 │ │ │ │ - addseq sl, lr, r8, lsr r7 │ │ │ │ - addseq sl, lr, ip, ror #8 │ │ │ │ - addseq sl, lr, r8, asr #3 │ │ │ │ - umullseq sl, lr, r4, r9 │ │ │ │ - @ instruction: 0x009ea6dc │ │ │ │ - addseq sl, lr, r0, lsl r4 │ │ │ │ - addseq sl, lr, r0, ror r1 │ │ │ │ - addseq sl, lr, ip, lsr r9 │ │ │ │ - addseq sl, lr, r0, lsl #13 │ │ │ │ - @ instruction: 0x009ea3b4 │ │ │ │ - addseq sl, lr, r8, lsl r1 │ │ │ │ - addseq sl, lr, r4, ror #17 │ │ │ │ - addseq sl, lr, r4, lsr #12 │ │ │ │ - addseq sl, lr, r8, asr r3 │ │ │ │ - addseq sl, lr, r0, asr #1 │ │ │ │ - addseq sl, lr, ip, lsl #17 │ │ │ │ - addseq sl, lr, r8, asr #11 │ │ │ │ - @ instruction: 0x009ea2fc │ │ │ │ - addseq sl, lr, r8, rrx │ │ │ │ - addseq sl, lr, r4, lsr r8 │ │ │ │ - addseq sl, lr, ip, ror #10 │ │ │ │ - addseq sl, lr, r0, lsr #5 │ │ │ │ - addseq sl, lr, r0, lsl r0 │ │ │ │ - @ instruction: 0x009ea7dc │ │ │ │ - addseq sl, lr, r0, lsl r5 │ │ │ │ - addseq sl, lr, r4, asr #4 │ │ │ │ - @ instruction: 0x009e9fb8 │ │ │ │ - addseq r9, lr, r0, lsl #31 │ │ │ │ - @ instruction: 0x009e9cdc │ │ │ │ - addseq r9, lr, r0, lsl sl │ │ │ │ - addseq r9, lr, r8, asr #14 │ │ │ │ - addseq r9, lr, r4, lsr #30 │ │ │ │ - addseq r9, lr, r0, lsl #25 │ │ │ │ - @ instruction: 0x009e99b4 │ │ │ │ - @ instruction: 0x009e96f0 │ │ │ │ - addseq r9, lr, r8, asr #29 │ │ │ │ - addseq r9, lr, r4, lsr #24 │ │ │ │ - addseq r9, lr, r8, asr r9 │ │ │ │ - umullseq r9, lr, r8, r6 │ │ │ │ - addseq r9, lr, ip, ror #28 │ │ │ │ - addseq r9, lr, r8, asr #23 │ │ │ │ - @ instruction: 0x009e98fc │ │ │ │ - addseq r9, lr, r0, asr #12 │ │ │ │ - addseq r9, lr, r0, lsl lr │ │ │ │ - addseq r9, lr, ip, ror #22 │ │ │ │ - addseq r9, lr, r0, lsr #17 │ │ │ │ - addseq r9, lr, r8, ror #11 │ │ │ │ - @ instruction: 0x009e9db4 │ │ │ │ - addseq r9, lr, r0, lsl fp │ │ │ │ - addseq r9, lr, r4, asr #16 │ │ │ │ - umullseq r9, lr, r0, r5 │ │ │ │ - addseq r9, lr, ip, asr sp │ │ │ │ - @ instruction: 0x009e9ab4 │ │ │ │ - addseq r9, lr, r8, ror #15 │ │ │ │ - addseq r9, lr, r8, lsr r5 │ │ │ │ - addseq r9, lr, r4, lsl #26 │ │ │ │ - addseq r9, lr, r8, asr sl │ │ │ │ - addseq r9, lr, ip, lsl #15 │ │ │ │ - addseq r9, lr, r0, ror #9 │ │ │ │ - addseq r9, lr, ip, lsr #25 │ │ │ │ - @ instruction: 0x009e99fc │ │ │ │ - addseq r9, lr, r0, lsr r7 │ │ │ │ - addseq r9, lr, r8, lsl #9 │ │ │ │ - addseq r9, lr, r4, asr ip │ │ │ │ - addseq r9, lr, r0, lsr #19 │ │ │ │ - ldr r0, [pc, #-828] @ 391dd0 │ │ │ │ + umullseq r4, lr, r0, r8 │ │ │ │ + addseq r4, lr, r4, ror #16 │ │ │ │ + addseq r4, lr, r4, asr r7 │ │ │ │ + addseq r4, lr, r4, lsr #12 │ │ │ │ + @ instruction: 0x009e44d4 │ │ │ │ + addseq r4, lr, r0, ror r3 │ │ │ │ + addseq r4, lr, r4, asr #4 │ │ │ │ + addseq r4, lr, r8, lsl r1 │ │ │ │ + @ instruction: 0x009eb3f8 │ │ │ │ + addseq fp, lr, r4, ror r2 │ │ │ │ + addseq fp, lr, ip, asr #1 │ │ │ │ + addseq sl, lr, r4, ror pc │ │ │ │ + @ instruction: 0x009eadd4 │ │ │ │ + addseq fp, lr, r4, ror r6 │ │ │ │ + addseq fp, lr, r8, asr #9 │ │ │ │ + addseq fp, lr, ip, ror r3 │ │ │ │ + @ instruction: 0x009eb1f0 │ │ │ │ + addseq fp, lr, r4, asr #32 │ │ │ │ + @ instruction: 0x009eaef8 │ │ │ │ + addseq sl, lr, ip, asr #26 │ │ │ │ + addseq sl, lr, r4, lsl sp │ │ │ │ + addseq sl, lr, r0, ror sl │ │ │ │ + addseq sl, lr, r4, lsr #15 │ │ │ │ + @ instruction: 0x009ea4dc │ │ │ │ + @ instruction: 0x009eacb8 │ │ │ │ + addseq sl, lr, r4, lsl sl │ │ │ │ + addseq sl, lr, r8, asr #14 │ │ │ │ + addseq sl, lr, r4, lsl #9 │ │ │ │ + addseq sl, lr, ip, asr ip │ │ │ │ + @ instruction: 0x009ea9b8 │ │ │ │ + addseq sl, lr, ip, ror #13 │ │ │ │ + addseq sl, lr, ip, lsr #8 │ │ │ │ + addseq sl, lr, r0, lsl #24 │ │ │ │ + addseq sl, lr, ip, asr r9 │ │ │ │ + umullseq sl, lr, r0, r6 │ │ │ │ + @ instruction: 0x009ea3d4 │ │ │ │ + addseq sl, lr, r4, lsr #23 │ │ │ │ + addseq sl, lr, r0, lsl #18 │ │ │ │ + addseq sl, lr, r4, lsr r6 │ │ │ │ + addseq sl, lr, ip, ror r3 │ │ │ │ + addseq sl, lr, r8, asr #22 │ │ │ │ + addseq sl, lr, r4, lsr #17 │ │ │ │ + @ instruction: 0x009ea5d8 │ │ │ │ + addseq sl, lr, r4, lsr #6 │ │ │ │ + @ instruction: 0x009eaaf0 │ │ │ │ + addseq sl, lr, r8, asr #16 │ │ │ │ + addseq sl, lr, ip, ror r5 │ │ │ │ + addseq sl, lr, ip, asr #5 │ │ │ │ + umullseq sl, lr, r8, sl │ │ │ │ + addseq sl, lr, ip, ror #15 │ │ │ │ + addseq sl, lr, r0, lsr #10 │ │ │ │ + addseq sl, lr, r4, ror r2 │ │ │ │ + addseq sl, lr, r0, asr #20 │ │ │ │ + umullseq sl, lr, r0, r7 │ │ │ │ + addseq sl, lr, r4, asr #9 │ │ │ │ + addseq sl, lr, ip, lsl r2 │ │ │ │ + addseq sl, lr, r8, ror #19 │ │ │ │ + addseq sl, lr, r4, lsr r7 │ │ │ │ + addseq sl, lr, r8, ror #8 │ │ │ │ + addseq sl, lr, r4, asr #3 │ │ │ │ + umullseq sl, lr, r0, r9 │ │ │ │ + @ instruction: 0x009ea6d8 │ │ │ │ + addseq sl, lr, ip, lsl #8 │ │ │ │ + addseq sl, lr, ip, ror #2 │ │ │ │ + addseq sl, lr, r8, lsr r9 │ │ │ │ + addseq sl, lr, ip, ror r6 │ │ │ │ + @ instruction: 0x009ea3b0 │ │ │ │ + addseq sl, lr, r4, lsl r1 │ │ │ │ + addseq sl, lr, r0, ror #17 │ │ │ │ + addseq sl, lr, r0, lsr #12 │ │ │ │ + addseq sl, lr, r4, asr r3 │ │ │ │ + ldrheq sl, [lr], ip │ │ │ │ + addseq sl, lr, r8, lsl #17 │ │ │ │ + addseq sl, lr, r4, asr #11 │ │ │ │ + @ instruction: 0x009ea2f8 │ │ │ │ + addseq sl, lr, r4, rrx │ │ │ │ + addseq sl, lr, r0, lsr r8 │ │ │ │ + addseq sl, lr, r8, ror #10 │ │ │ │ + umullseq sl, lr, ip, r2 │ │ │ │ + addseq sl, lr, ip │ │ │ │ + @ instruction: 0x009ea7d8 │ │ │ │ + addseq sl, lr, ip, lsl #10 │ │ │ │ + addseq sl, lr, r0, asr #4 │ │ │ │ + @ instruction: 0x009e9fb4 │ │ │ │ + addseq r9, lr, ip, ror pc │ │ │ │ + @ instruction: 0x009e9cd8 │ │ │ │ + addseq r9, lr, ip, lsl #20 │ │ │ │ + addseq r9, lr, r4, asr #14 │ │ │ │ + addseq r9, lr, r0, lsr #30 │ │ │ │ + addseq r9, lr, ip, ror ip │ │ │ │ + @ instruction: 0x009e99b0 │ │ │ │ + addseq r9, lr, ip, ror #13 │ │ │ │ + addseq r9, lr, r4, asr #29 │ │ │ │ + addseq r9, lr, r0, lsr #24 │ │ │ │ + addseq r9, lr, r4, asr r9 │ │ │ │ + umullseq r9, lr, r4, r6 │ │ │ │ + addseq r9, lr, r8, ror #28 │ │ │ │ + addseq r9, lr, r4, asr #23 │ │ │ │ + @ instruction: 0x009e98f8 │ │ │ │ + addseq r9, lr, ip, lsr r6 │ │ │ │ + addseq r9, lr, ip, lsl #28 │ │ │ │ + addseq r9, lr, r8, ror #22 │ │ │ │ + umullseq r9, lr, ip, r8 │ │ │ │ + addseq r9, lr, r4, ror #11 │ │ │ │ + @ instruction: 0x009e9db0 │ │ │ │ + addseq r9, lr, ip, lsl #22 │ │ │ │ + addseq r9, lr, r0, asr #16 │ │ │ │ + addseq r9, lr, ip, lsl #11 │ │ │ │ + addseq r9, lr, r8, asr sp │ │ │ │ + @ instruction: 0x009e9ab0 │ │ │ │ + addseq r9, lr, r4, ror #15 │ │ │ │ + addseq r9, lr, r4, lsr r5 │ │ │ │ + addseq r9, lr, r0, lsl #26 │ │ │ │ + addseq r9, lr, r4, asr sl │ │ │ │ + addseq r9, lr, r8, lsl #15 │ │ │ │ + @ instruction: 0x009e94dc │ │ │ │ + addseq r9, lr, r8, lsr #25 │ │ │ │ + @ instruction: 0x009e99f8 │ │ │ │ + addseq r9, lr, ip, lsr #14 │ │ │ │ + addseq r9, lr, r4, lsl #9 │ │ │ │ + addseq r9, lr, r0, asr ip │ │ │ │ + umullseq r9, lr, ip, r9 │ │ │ │ + ldr r0, [pc, #-828] @ 391df4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 391dd4 │ │ │ │ + ldr r0, [pc, #-836] @ 391df8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 391dd8 │ │ │ │ + ldr r0, [pc, #-844] @ 391dfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 391ddc │ │ │ │ + ldr r0, [pc, #-852] @ 391e00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 391de0 │ │ │ │ + ldr r0, [pc, #-860] @ 391e04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 391de4 │ │ │ │ + ldr r0, [pc, #-868] @ 391e08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 391de8 │ │ │ │ + ldr r0, [pc, #-876] @ 391e0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 391dec │ │ │ │ + ldr r0, [pc, #-884] @ 391e10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 391df0 │ │ │ │ + ldr r0, [pc, #-892] @ 391e14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 391df4 │ │ │ │ + ldr r0, [pc, #-900] @ 391e18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 391df8 │ │ │ │ + ldr r0, [pc, #-908] @ 391e1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 391dfc │ │ │ │ + ldr r0, [pc, #-916] @ 391e20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 391e00 │ │ │ │ + ldr r0, [pc, #-924] @ 391e24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 391e04 │ │ │ │ + ldr r0, [pc, #-932] @ 391e28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 391e08 │ │ │ │ + ldr r0, [pc, #-940] @ 391e2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 391e0c │ │ │ │ + ldr r0, [pc, #-948] @ 391e30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 391e10 │ │ │ │ + ldr r0, [pc, #-956] @ 391e34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 391e14 │ │ │ │ + ldr r0, [pc, #-964] @ 391e38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 391e18 │ │ │ │ + ldr r0, [pc, #-972] @ 391e3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 391e1c │ │ │ │ + ldr r0, [pc, #-980] @ 391e40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 391e20 │ │ │ │ + ldr r0, [pc, #-988] @ 391e44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 391e24 │ │ │ │ + ldr r0, [pc, #-996] @ 391e48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 391e28 │ │ │ │ + ldr r0, [pc, #-1004] @ 391e4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 391e2c │ │ │ │ + ldr r0, [pc, #-1012] @ 391e50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 391e30 │ │ │ │ + ldr r0, [pc, #-1020] @ 391e54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 391e34 │ │ │ │ + ldr r0, [pc, #-1028] @ 391e58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 391e38 │ │ │ │ + ldr r0, [pc, #-1036] @ 391e5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 391e3c │ │ │ │ + ldr r0, [pc, #-1044] @ 391e60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 391e40 │ │ │ │ + ldr r0, [pc, #-1052] @ 391e64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 391e44 │ │ │ │ + ldr r0, [pc, #-1060] @ 391e68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 391e48 │ │ │ │ + ldr r0, [pc, #-1068] @ 391e6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 391e4c │ │ │ │ + ldr r0, [pc, #-1076] @ 391e70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 391e50 │ │ │ │ + ldr r0, [pc, #-1084] @ 391e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 391e54 │ │ │ │ + ldr r0, [pc, #-1092] @ 391e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 391e58 │ │ │ │ + ldr r0, [pc, #-1100] @ 391e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 391e5c │ │ │ │ + ldr r0, [pc, #-1108] @ 391e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 391e60 │ │ │ │ + ldr r0, [pc, #-1116] @ 391e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 391e64 │ │ │ │ + ldr r0, [pc, #-1124] @ 391e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 391e68 │ │ │ │ + ldr r0, [pc, #-1132] @ 391e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 391e6c │ │ │ │ + ldr r0, [pc, #-1140] @ 391e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 391e70 │ │ │ │ + ldr r0, [pc, #-1148] @ 391e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 391e74 │ │ │ │ + ldr r0, [pc, #-1156] @ 391e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 391e78 │ │ │ │ + ldr r0, [pc, #-1164] @ 391e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 391e7c │ │ │ │ + ldr r0, [pc, #-1172] @ 391ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 391e80 │ │ │ │ + ldr r0, [pc, #-1180] @ 391ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 391e84 │ │ │ │ + ldr r0, [pc, #-1188] @ 391ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 391e88 │ │ │ │ + ldr r0, [pc, #-1196] @ 391eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 391e8c │ │ │ │ + ldr r0, [pc, #-1204] @ 391eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 391e90 │ │ │ │ + ldr r0, [pc, #-1212] @ 391eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 391e94 │ │ │ │ + ldr r0, [pc, #-1220] @ 391eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 391e98 │ │ │ │ + ldr r0, [pc, #-1228] @ 391ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 391e9c │ │ │ │ + ldr r0, [pc, #-1236] @ 391ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 391ea0 │ │ │ │ + ldr r0, [pc, #-1244] @ 391ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 391ea4 │ │ │ │ + ldr r0, [pc, #-1252] @ 391ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 391ea8 │ │ │ │ + ldr r0, [pc, #-1260] @ 391ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 391eac │ │ │ │ + ldr r0, [pc, #-1268] @ 391ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 391eb0 │ │ │ │ + ldr r0, [pc, #-1276] @ 391ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 391eb4 │ │ │ │ + ldr r0, [pc, #-1284] @ 391ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 391eb8 │ │ │ │ + ldr r0, [pc, #-1292] @ 391edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 391ebc │ │ │ │ + ldr r0, [pc, #-1300] @ 391ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 391ec0 │ │ │ │ + ldr r0, [pc, #-1308] @ 391ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 391ec4 │ │ │ │ + ldr r0, [pc, #-1316] @ 391ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 391ec8 │ │ │ │ + ldr r0, [pc, #-1324] @ 391eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 391ecc │ │ │ │ + ldr r0, [pc, #-1332] @ 391ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 391ed0 │ │ │ │ + ldr r0, [pc, #-1340] @ 391ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 391ed4 │ │ │ │ + ldr r0, [pc, #-1348] @ 391ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 391ed8 │ │ │ │ + ldr r0, [pc, #-1356] @ 391efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 391edc │ │ │ │ + ldr r0, [pc, #-1364] @ 391f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 391ee0 │ │ │ │ + ldr r0, [pc, #-1372] @ 391f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 391ee4 │ │ │ │ + ldr r0, [pc, #-1380] @ 391f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 391ee8 │ │ │ │ + ldr r0, [pc, #-1388] @ 391f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 391eec │ │ │ │ + ldr r0, [pc, #-1396] @ 391f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 391ef0 │ │ │ │ + ldr r0, [pc, #-1404] @ 391f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 391ef4 │ │ │ │ + ldr r0, [pc, #-1412] @ 391f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 391ef8 │ │ │ │ + ldr r0, [pc, #-1420] @ 391f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 391efc │ │ │ │ + ldr r0, [pc, #-1428] @ 391f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 391f00 │ │ │ │ + ldr r0, [pc, #-1436] @ 391f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 391f04 │ │ │ │ + ldr r0, [pc, #-1444] @ 391f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 391f08 │ │ │ │ + ldr r0, [pc, #-1452] @ 391f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 391f0c │ │ │ │ + ldr r0, [pc, #-1460] @ 391f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 391f10 │ │ │ │ + ldr r0, [pc, #-1468] @ 391f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 391f14 │ │ │ │ + ldr r0, [pc, #-1476] @ 391f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 391f18 │ │ │ │ + ldr r0, [pc, #-1484] @ 391f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 391f1c │ │ │ │ + ldr r0, [pc, #-1492] @ 391f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 391f20 │ │ │ │ + ldr r0, [pc, #-1500] @ 391f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 391f24 │ │ │ │ + ldr r0, [pc, #-1508] @ 391f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 391f28 │ │ │ │ + ldr r0, [pc, #-1516] @ 391f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 391f2c │ │ │ │ + ldr r0, [pc, #-1524] @ 391f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 391f30 │ │ │ │ + ldr r0, [pc, #-1532] @ 391f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 391f34 │ │ │ │ + ldr r0, [pc, #-1540] @ 391f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 391f38 │ │ │ │ + ldr r0, [pc, #-1548] @ 391f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 391f3c │ │ │ │ + ldr r0, [pc, #-1556] @ 391f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 391f40 │ │ │ │ + ldr r0, [pc, #-1564] @ 391f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 391f44 │ │ │ │ + ldr r0, [pc, #-1572] @ 391f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 391f48 │ │ │ │ + ldr r0, [pc, #-1580] @ 391f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 391f4c │ │ │ │ + ldr r0, [pc, #-1588] @ 391f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 391f50 │ │ │ │ + ldr r0, [pc, #-1596] @ 391f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 391f54 │ │ │ │ + ldr r0, [pc, #-1604] @ 391f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 391f58 │ │ │ │ + ldr r0, [pc, #-1612] @ 391f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 391f5c │ │ │ │ + ldr r0, [pc, #-1620] @ 391f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 391f60 │ │ │ │ + ldr r0, [pc, #-1628] @ 391f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 391f64 │ │ │ │ + ldr r0, [pc, #-1636] @ 391f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 391f68 │ │ │ │ + ldr r0, [pc, #-1644] @ 391f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 391f6c │ │ │ │ + ldr r0, [pc, #-1652] @ 391f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 391f70 │ │ │ │ + ldr r0, [pc, #-1660] @ 391f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 391f74 │ │ │ │ + ldr r0, [pc, #-1668] @ 391f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 391f78 │ │ │ │ + ldr r0, [pc, #-1676] @ 391f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 391f7c │ │ │ │ + ldr r0, [pc, #-1684] @ 391fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 391f80 │ │ │ │ + ldr r0, [pc, #-1692] @ 391fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 391f84 │ │ │ │ + ldr r0, [pc, #-1700] @ 391fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 391f88 │ │ │ │ + ldr r0, [pc, #-1708] @ 391fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 391f8c │ │ │ │ + ldr r0, [pc, #-1716] @ 391fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 391f90 │ │ │ │ + ldr r0, [pc, #-1724] @ 391fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 391f94 │ │ │ │ + ldr r0, [pc, #-1732] @ 391fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 391f98 │ │ │ │ + ldr r0, [pc, #-1740] @ 391fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 391f9c │ │ │ │ + ldr r0, [pc, #-1748] @ 391fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 391fa0 │ │ │ │ + ldr r0, [pc, #-1756] @ 391fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 391fa4 │ │ │ │ + ldr r0, [pc, #-1764] @ 391fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 391fa8 │ │ │ │ + ldr r0, [pc, #-1772] @ 391fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 391fac │ │ │ │ + ldr r0, [pc, #-1780] @ 391fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 391fb0 │ │ │ │ + ldr r0, [pc, #-1788] @ 391fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 391fb4 │ │ │ │ + ldr r0, [pc, #-1796] @ 391fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 391fb8 │ │ │ │ + ldr r0, [pc, #-1804] @ 391fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 391fbc │ │ │ │ + ldr r0, [pc, #-1812] @ 391fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 391fc0 │ │ │ │ + ldr r0, [pc, #-1820] @ 391fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 391fc4 │ │ │ │ + ldr r0, [pc, #-1828] @ 391fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 391fc8 │ │ │ │ + ldr r0, [pc, #-1836] @ 391fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 391fcc │ │ │ │ + ldr r0, [pc, #-1844] @ 391ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 391fd0 │ │ │ │ + ldr r0, [pc, #-1852] @ 391ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 391fd4 │ │ │ │ + ldr r0, [pc, #-1860] @ 391ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 391fd8 │ │ │ │ + ldr r0, [pc, #-1868] @ 391ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 391fdc │ │ │ │ + ldr r0, [pc, #-1876] @ 392000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 391fe0 │ │ │ │ + ldr r0, [pc, #-1884] @ 392004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 391fe4 │ │ │ │ + ldr r0, [pc, #-1892] @ 392008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 391fe8 │ │ │ │ + ldr r0, [pc, #-1900] @ 39200c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 391fec │ │ │ │ + ldr r0, [pc, #-1908] @ 392010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 391ff0 │ │ │ │ + ldr r0, [pc, #-1916] @ 392014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 391ff4 │ │ │ │ + ldr r0, [pc, #-1924] @ 392018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 391ff8 │ │ │ │ + ldr r0, [pc, #-1932] @ 39201c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 391ffc │ │ │ │ + ldr r0, [pc, #-1940] @ 392020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 392000 │ │ │ │ + ldr r0, [pc, #-1948] @ 392024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 392004 │ │ │ │ + ldr r0, [pc, #-1956] @ 392028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 392008 │ │ │ │ + ldr r0, [pc, #-1964] @ 39202c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 39200c │ │ │ │ + ldr r0, [pc, #-1972] @ 392030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 392010 │ │ │ │ + ldr r0, [pc, #-1980] @ 392034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 392014 │ │ │ │ + ldr r0, [pc, #-1988] @ 392038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 392018 │ │ │ │ + ldr r0, [pc, #-1996] @ 39203c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 39201c │ │ │ │ + ldr r0, [pc, #-2004] @ 392040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 392020 │ │ │ │ + ldr r0, [pc, #-2012] @ 392044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 392024 │ │ │ │ + ldr r0, [pc, #-2020] @ 392048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 392028 │ │ │ │ + ldr r0, [pc, #-2028] @ 39204c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 39202c │ │ │ │ + ldr r0, [pc, #-2036] @ 392050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 392030 │ │ │ │ + ldr r0, [pc, #-2044] @ 392054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 392034 │ │ │ │ + ldr r0, [pc, #-2052] @ 392058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 392038 │ │ │ │ + ldr r0, [pc, #-2060] @ 39205c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 39203c │ │ │ │ + ldr r0, [pc, #-2068] @ 392060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 392040 │ │ │ │ + ldr r0, [pc, #-2076] @ 392064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 392044 │ │ │ │ + ldr r0, [pc, #-2084] @ 392068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 392048 │ │ │ │ + ldr r0, [pc, #-2092] @ 39206c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 39204c │ │ │ │ + ldr r0, [pc, #-2100] @ 392070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 392050 │ │ │ │ + ldr r0, [pc, #-2108] @ 392074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 392054 │ │ │ │ + ldr r0, [pc, #-2116] @ 392078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 392058 │ │ │ │ + ldr r0, [pc, #-2124] @ 39207c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 39205c │ │ │ │ + ldr r0, [pc, #-2132] @ 392080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 392060 │ │ │ │ + ldr r0, [pc, #-2140] @ 392084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 392064 │ │ │ │ + ldr r0, [pc, #-2148] @ 392088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 392068 │ │ │ │ + ldr r0, [pc, #-2156] @ 39208c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 39206c │ │ │ │ + ldr r0, [pc, #-2164] @ 392090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 392070 │ │ │ │ + ldr r0, [pc, #-2172] @ 392094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 392074 │ │ │ │ + ldr r0, [pc, #-2180] @ 392098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 392078 │ │ │ │ + ldr r0, [pc, #-2188] @ 39209c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 39207c │ │ │ │ + ldr r0, [pc, #-2196] @ 3920a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 392080 │ │ │ │ + ldr r0, [pc, #-2204] @ 3920a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 392084 │ │ │ │ + ldr r0, [pc, #-2212] @ 3920a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 392088 │ │ │ │ + ldr r0, [pc, #-2220] @ 3920ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 39208c │ │ │ │ + ldr r0, [pc, #-2228] @ 3920b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 392090 │ │ │ │ + ldr r0, [pc, #-2236] @ 3920b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 392094 │ │ │ │ + ldr r0, [pc, #-2244] @ 3920b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 392098 │ │ │ │ + ldr r0, [pc, #-2252] @ 3920bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 39209c │ │ │ │ + ldr r0, [pc, #-2260] @ 3920c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 3920a0 │ │ │ │ + ldr r0, [pc, #-2268] @ 3920c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 3920a4 │ │ │ │ + ldr r0, [pc, #-2276] @ 3920c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 3920a8 │ │ │ │ + ldr r0, [pc, #-2284] @ 3920cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 3920ac │ │ │ │ + ldr r0, [pc, #-2292] @ 3920d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 3920b0 │ │ │ │ + ldr r0, [pc, #-2300] @ 3920d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 3920b4 │ │ │ │ + ldr r0, [pc, #-2308] @ 3920d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 3920b8 │ │ │ │ + ldr r0, [pc, #-2316] @ 3920dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 3920bc │ │ │ │ + ldr r0, [pc, #-2324] @ 3920e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 3920c0 │ │ │ │ + ldr r0, [pc, #-2332] @ 3920e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 3920c4 │ │ │ │ + ldr r0, [pc, #-2340] @ 3920e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 3920c8 │ │ │ │ + ldr r0, [pc, #-2348] @ 3920ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 3920cc │ │ │ │ + ldr r0, [pc, #-2356] @ 3920f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 3920d0 │ │ │ │ + ldr r0, [pc, #-2364] @ 3920f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 3920d4 │ │ │ │ + ldr r0, [pc, #-2372] @ 3920f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 3920d8 │ │ │ │ + ldr r0, [pc, #-2380] @ 3920fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 3920dc │ │ │ │ + ldr r0, [pc, #-2388] @ 392100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 3920e0 │ │ │ │ + ldr r0, [pc, #-2396] @ 392104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 3920e4 │ │ │ │ + ldr r0, [pc, #-2404] @ 392108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 3920e8 │ │ │ │ + ldr r0, [pc, #-2412] @ 39210c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 3920ec │ │ │ │ + ldr r0, [pc, #-2420] @ 392110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 3920f0 │ │ │ │ + ldr r0, [pc, #-2428] @ 392114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3920f4 │ │ │ │ + ldr r0, [pc, #-2436] @ 392118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3920f8 │ │ │ │ + ldr r0, [pc, #-2444] @ 39211c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3920fc │ │ │ │ + ldr r0, [pc, #-2452] @ 392120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 392100 │ │ │ │ + ldr r0, [pc, #-2460] @ 392124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 393430 │ │ │ │ + ldr r0, [pc, #2440] @ 393454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 393434 │ │ │ │ + ldr r0, [pc, #2432] @ 393458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 393438 │ │ │ │ + ldr r0, [pc, #2424] @ 39345c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 39343c │ │ │ │ + ldr r0, [pc, #2416] @ 393460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 393440 │ │ │ │ + ldr r0, [pc, #2408] @ 393464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 393444 │ │ │ │ + ldr r0, [pc, #2400] @ 393468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 393448 │ │ │ │ + ldr r0, [pc, #2392] @ 39346c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 39344c │ │ │ │ + ldr r0, [pc, #2384] @ 393470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 393450 │ │ │ │ + ldr r0, [pc, #2376] @ 393474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 393454 │ │ │ │ + ldr r0, [pc, #2368] @ 393478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 393458 │ │ │ │ + ldr r0, [pc, #2360] @ 39347c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 39345c │ │ │ │ + ldr r0, [pc, #2352] @ 393480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 393460 │ │ │ │ + ldr r0, [pc, #2344] @ 393484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 393464 │ │ │ │ + ldr r0, [pc, #2336] @ 393488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 393468 │ │ │ │ + ldr r0, [pc, #2328] @ 39348c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 39346c │ │ │ │ + ldr r0, [pc, #2320] @ 393490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 393470 │ │ │ │ + ldr r0, [pc, #2312] @ 393494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 393474 │ │ │ │ + ldr r0, [pc, #2304] @ 393498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 393478 │ │ │ │ + ldr r0, [pc, #2296] @ 39349c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 39347c │ │ │ │ + ldr r0, [pc, #2288] @ 3934a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 393480 │ │ │ │ + ldr r0, [pc, #2280] @ 3934a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 393484 │ │ │ │ + ldr r0, [pc, #2272] @ 3934a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 393488 │ │ │ │ + ldr r0, [pc, #2264] @ 3934ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 39348c │ │ │ │ + ldr r0, [pc, #2256] @ 3934b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 393490 │ │ │ │ + ldr r0, [pc, #2248] @ 3934b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 393494 │ │ │ │ + ldr r0, [pc, #2240] @ 3934b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 393498 │ │ │ │ + ldr r0, [pc, #2232] @ 3934bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 39349c │ │ │ │ + ldr r0, [pc, #2224] @ 3934c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3934a0 │ │ │ │ + ldr r0, [pc, #2216] @ 3934c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3934a4 │ │ │ │ + ldr r0, [pc, #2208] @ 3934c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 3934a8 │ │ │ │ + ldr r0, [pc, #2200] @ 3934cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 3934ac │ │ │ │ + ldr r0, [pc, #2192] @ 3934d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 3934b0 │ │ │ │ + ldr r0, [pc, #2184] @ 3934d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 3934b4 │ │ │ │ + ldr r0, [pc, #2176] @ 3934d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 3934b8 │ │ │ │ + ldr r0, [pc, #2168] @ 3934dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 3934bc │ │ │ │ + ldr r0, [pc, #2160] @ 3934e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3934c0 │ │ │ │ + ldr r0, [pc, #2152] @ 3934e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3934c4 │ │ │ │ + ldr r0, [pc, #2144] @ 3934e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3934c8 │ │ │ │ + ldr r0, [pc, #2136] @ 3934ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3934cc │ │ │ │ + ldr r0, [pc, #2128] @ 3934f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 3934d0 │ │ │ │ + ldr r0, [pc, #2120] @ 3934f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3934d4 │ │ │ │ + ldr r0, [pc, #2112] @ 3934f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3934d8 │ │ │ │ + ldr r0, [pc, #2104] @ 3934fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3934dc │ │ │ │ + ldr r0, [pc, #2096] @ 393500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3934e0 │ │ │ │ + ldr r0, [pc, #2088] @ 393504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3934e4 │ │ │ │ + ldr r0, [pc, #2080] @ 393508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3934e8 │ │ │ │ + ldr r0, [pc, #2072] @ 39350c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3934ec │ │ │ │ + ldr r0, [pc, #2064] @ 393510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 3934f0 │ │ │ │ + ldr r0, [pc, #2056] @ 393514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3934f4 │ │ │ │ + ldr r0, [pc, #2048] @ 393518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3934f8 │ │ │ │ + ldr r0, [pc, #2040] @ 39351c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3934fc │ │ │ │ + ldr r0, [pc, #2032] @ 393520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 393500 │ │ │ │ + ldr r0, [pc, #2024] @ 393524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 393504 │ │ │ │ + ldr r0, [pc, #2016] @ 393528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 393508 │ │ │ │ + ldr r0, [pc, #2008] @ 39352c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 39350c │ │ │ │ + ldr r0, [pc, #2000] @ 393530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 393510 │ │ │ │ + ldr r0, [pc, #1992] @ 393534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 393514 │ │ │ │ + ldr r0, [pc, #1984] @ 393538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 393518 │ │ │ │ + ldr r0, [pc, #1976] @ 39353c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 39351c │ │ │ │ + ldr r0, [pc, #1968] @ 393540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 393520 │ │ │ │ + ldr r0, [pc, #1960] @ 393544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 393524 │ │ │ │ + ldr r0, [pc, #1952] @ 393548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 393528 │ │ │ │ + ldr r0, [pc, #1944] @ 39354c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 39352c │ │ │ │ + ldr r0, [pc, #1936] @ 393550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 393530 │ │ │ │ + ldr r0, [pc, #1928] @ 393554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 393534 │ │ │ │ + ldr r0, [pc, #1920] @ 393558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 393538 │ │ │ │ + ldr r0, [pc, #1912] @ 39355c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 39353c │ │ │ │ + ldr r0, [pc, #1904] @ 393560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 393540 │ │ │ │ + ldr r0, [pc, #1896] @ 393564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 393544 │ │ │ │ + ldr r0, [pc, #1888] @ 393568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 393548 │ │ │ │ + ldr r0, [pc, #1880] @ 39356c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 39354c │ │ │ │ + ldr r0, [pc, #1872] @ 393570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 393550 │ │ │ │ + ldr r0, [pc, #1864] @ 393574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 393554 │ │ │ │ + ldr r0, [pc, #1856] @ 393578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 393558 │ │ │ │ + ldr r0, [pc, #1848] @ 39357c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 39355c │ │ │ │ + ldr r0, [pc, #1840] @ 393580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 393560 │ │ │ │ + ldr r0, [pc, #1832] @ 393584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 393564 │ │ │ │ + ldr r0, [pc, #1824] @ 393588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 393568 │ │ │ │ + ldr r0, [pc, #1816] @ 39358c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 39356c │ │ │ │ + ldr r0, [pc, #1808] @ 393590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 393570 │ │ │ │ + ldr r0, [pc, #1800] @ 393594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 393574 │ │ │ │ + ldr r0, [pc, #1792] @ 393598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 393578 │ │ │ │ + ldr r0, [pc, #1784] @ 39359c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 39357c │ │ │ │ + ldr r0, [pc, #1776] @ 3935a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 393580 │ │ │ │ + ldr r0, [pc, #1768] @ 3935a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 393584 │ │ │ │ + ldr r0, [pc, #1760] @ 3935a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 393588 │ │ │ │ + ldr r0, [pc, #1752] @ 3935ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 39358c │ │ │ │ + ldr r0, [pc, #1744] @ 3935b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 393590 │ │ │ │ + ldr r0, [pc, #1736] @ 3935b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 393594 │ │ │ │ + ldr r0, [pc, #1728] @ 3935b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 393598 │ │ │ │ + ldr r0, [pc, #1720] @ 3935bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 39359c │ │ │ │ + ldr r0, [pc, #1712] @ 3935c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3935a0 │ │ │ │ + ldr r0, [pc, #1704] @ 3935c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3935a4 │ │ │ │ + ldr r0, [pc, #1696] @ 3935c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3935a8 │ │ │ │ + ldr r0, [pc, #1688] @ 3935cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3935ac │ │ │ │ + ldr r0, [pc, #1680] @ 3935d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3935b0 │ │ │ │ + ldr r0, [pc, #1672] @ 3935d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3935b4 │ │ │ │ + ldr r0, [pc, #1664] @ 3935d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3935b8 │ │ │ │ + ldr r0, [pc, #1656] @ 3935dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3935bc │ │ │ │ + ldr r0, [pc, #1648] @ 3935e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3935c0 │ │ │ │ + ldr r0, [pc, #1640] @ 3935e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3935c4 │ │ │ │ + ldr r0, [pc, #1632] @ 3935e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3935c8 │ │ │ │ + ldr r0, [pc, #1624] @ 3935ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3935cc │ │ │ │ + ldr r0, [pc, #1616] @ 3935f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3935d0 │ │ │ │ + ldr r0, [pc, #1608] @ 3935f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3935d4 │ │ │ │ + ldr r0, [pc, #1600] @ 3935f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3935d8 │ │ │ │ + ldr r0, [pc, #1592] @ 3935fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3935dc │ │ │ │ + ldr r0, [pc, #1584] @ 393600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3935e0 │ │ │ │ + ldr r0, [pc, #1576] @ 393604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3935e4 │ │ │ │ + ldr r0, [pc, #1568] @ 393608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3935e8 │ │ │ │ + ldr r0, [pc, #1560] @ 39360c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3935ec │ │ │ │ + ldr r0, [pc, #1552] @ 393610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3935f0 │ │ │ │ + ldr r0, [pc, #1544] @ 393614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3935f4 │ │ │ │ + ldr r0, [pc, #1536] @ 393618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3935f8 │ │ │ │ + ldr r0, [pc, #1528] @ 39361c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3935fc │ │ │ │ + ldr r0, [pc, #1520] @ 393620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 393600 │ │ │ │ + ldr r0, [pc, #1512] @ 393624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 393604 │ │ │ │ + ldr r0, [pc, #1504] @ 393628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 393608 │ │ │ │ + ldr r0, [pc, #1496] @ 39362c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 39360c │ │ │ │ + ldr r0, [pc, #1488] @ 393630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 393610 │ │ │ │ + ldr r0, [pc, #1480] @ 393634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 393614 │ │ │ │ + ldr r0, [pc, #1472] @ 393638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 393618 │ │ │ │ + ldr r0, [pc, #1464] @ 39363c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 39361c │ │ │ │ + ldr r0, [pc, #1456] @ 393640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 393620 │ │ │ │ + ldr r0, [pc, #1448] @ 393644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 393624 │ │ │ │ + ldr r0, [pc, #1440] @ 393648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 393628 │ │ │ │ + ldr r0, [pc, #1432] @ 39364c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 39362c │ │ │ │ + ldr r0, [pc, #1424] @ 393650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 393630 │ │ │ │ + ldr r0, [pc, #1416] @ 393654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 393634 │ │ │ │ + ldr r0, [pc, #1408] @ 393658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 393638 │ │ │ │ + ldr r0, [pc, #1400] @ 39365c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 39363c │ │ │ │ + ldr r0, [pc, #1392] @ 393660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 393640 │ │ │ │ + ldr r0, [pc, #1384] @ 393664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 393644 │ │ │ │ + ldr r0, [pc, #1376] @ 393668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 393648 │ │ │ │ + ldr r0, [pc, #1368] @ 39366c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 39364c │ │ │ │ + ldr r0, [pc, #1360] @ 393670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 393650 │ │ │ │ + ldr r0, [pc, #1352] @ 393674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 393654 │ │ │ │ + ldr r0, [pc, #1344] @ 393678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 393658 │ │ │ │ + ldr r0, [pc, #1336] @ 39367c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 39365c │ │ │ │ + ldr r0, [pc, #1328] @ 393680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 393660 │ │ │ │ + ldr r0, [pc, #1320] @ 393684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 393664 │ │ │ │ + ldr r0, [pc, #1312] @ 393688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 393668 │ │ │ │ + ldr r0, [pc, #1304] @ 39368c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 39366c │ │ │ │ + ldr r0, [pc, #1296] @ 393690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 393670 │ │ │ │ + ldr r0, [pc, #1288] @ 393694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 393674 │ │ │ │ + ldr r0, [pc, #1280] @ 393698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 393678 │ │ │ │ + ldr r0, [pc, #1272] @ 39369c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 39367c │ │ │ │ + ldr r0, [pc, #1264] @ 3936a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 393680 │ │ │ │ + ldr r0, [pc, #1256] @ 3936a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 393684 │ │ │ │ + ldr r0, [pc, #1248] @ 3936a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 393688 │ │ │ │ + ldr r0, [pc, #1240] @ 3936ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 39368c │ │ │ │ + ldr r0, [pc, #1232] @ 3936b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 393690 │ │ │ │ + ldr r0, [pc, #1224] @ 3936b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 393694 │ │ │ │ + ldr r0, [pc, #1216] @ 3936b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 393698 │ │ │ │ + ldr r0, [pc, #1208] @ 3936bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 39369c │ │ │ │ + ldr r0, [pc, #1200] @ 3936c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3936a0 │ │ │ │ + ldr r0, [pc, #1192] @ 3936c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3936a4 │ │ │ │ + ldr r0, [pc, #1184] @ 3936c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3936a8 │ │ │ │ + ldr r0, [pc, #1176] @ 3936cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3936ac │ │ │ │ + ldr r0, [pc, #1168] @ 3936d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3936b0 │ │ │ │ + ldr r0, [pc, #1160] @ 3936d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3936b4 │ │ │ │ + ldr r0, [pc, #1152] @ 3936d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3936b8 │ │ │ │ + ldr r0, [pc, #1144] @ 3936dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3936bc │ │ │ │ + ldr r0, [pc, #1136] @ 3936e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3936c0 │ │ │ │ + ldr r0, [pc, #1128] @ 3936e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3936c4 │ │ │ │ + ldr r0, [pc, #1120] @ 3936e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3936c8 │ │ │ │ + ldr r0, [pc, #1112] @ 3936ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3936cc │ │ │ │ + ldr r0, [pc, #1104] @ 3936f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3936d0 │ │ │ │ + ldr r0, [pc, #1096] @ 3936f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3936d4 │ │ │ │ + ldr r0, [pc, #1088] @ 3936f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3936d8 │ │ │ │ + ldr r0, [pc, #1080] @ 3936fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3936dc │ │ │ │ + ldr r0, [pc, #1072] @ 393700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3936e0 │ │ │ │ + ldr r0, [pc, #1064] @ 393704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3936e4 │ │ │ │ + ldr r0, [pc, #1056] @ 393708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3936e8 │ │ │ │ + ldr r0, [pc, #1048] @ 39370c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3936ec │ │ │ │ + ldr r0, [pc, #1040] @ 393710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3936f0 │ │ │ │ + ldr r0, [pc, #1032] @ 393714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3936f4 │ │ │ │ + ldr r0, [pc, #1024] @ 393718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3936f8 │ │ │ │ + ldr r0, [pc, #1016] @ 39371c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3936fc │ │ │ │ + ldr r0, [pc, #1008] @ 393720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 393700 │ │ │ │ + ldr r0, [pc, #1000] @ 393724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 393704 │ │ │ │ + ldr r0, [pc, #992] @ 393728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 393708 │ │ │ │ + ldr r0, [pc, #984] @ 39372c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 39370c │ │ │ │ + ldr r0, [pc, #976] @ 393730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 393710 │ │ │ │ + ldr r0, [pc, #968] @ 393734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 393714 │ │ │ │ + ldr r0, [pc, #960] @ 393738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 393718 │ │ │ │ + ldr r0, [pc, #952] @ 39373c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 39371c │ │ │ │ + ldr r0, [pc, #944] @ 393740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 393720 │ │ │ │ + ldr r0, [pc, #936] @ 393744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 393724 │ │ │ │ + ldr r0, [pc, #928] @ 393748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 393728 │ │ │ │ + ldr r0, [pc, #920] @ 39374c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 39372c │ │ │ │ + ldr r0, [pc, #912] @ 393750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 393730 │ │ │ │ + ldr r0, [pc, #904] @ 393754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 393734 │ │ │ │ + ldr r0, [pc, #896] @ 393758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 393738 │ │ │ │ + ldr r0, [pc, #888] @ 39375c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 39373c │ │ │ │ + ldr r0, [pc, #880] @ 393760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 393740 │ │ │ │ + ldr r0, [pc, #872] @ 393764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 393744 │ │ │ │ + ldr r0, [pc, #864] @ 393768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 393748 │ │ │ │ + ldr r0, [pc, #856] @ 39376c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 39374c │ │ │ │ + ldr r0, [pc, #848] @ 393770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 393750 │ │ │ │ + ldr r0, [pc, #840] @ 393774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 393754 │ │ │ │ + ldr r0, [pc, #832] @ 393778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 393758 │ │ │ │ + ldr r0, [pc, #824] @ 39377c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 39375c │ │ │ │ + ldr r0, [pc, #816] @ 393780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x009e96d4 │ │ │ │ - addseq r9, lr, r0, lsr r4 │ │ │ │ - @ instruction: 0x009e9bfc │ │ │ │ - addseq r9, lr, r4, asr #18 │ │ │ │ - addseq r9, lr, r8, ror r6 │ │ │ │ - @ instruction: 0x009e93d8 │ │ │ │ - addseq r9, lr, r4, lsr #23 │ │ │ │ - addseq r9, lr, r8, ror #17 │ │ │ │ - addseq r9, lr, ip, lsl r6 │ │ │ │ - addseq r9, lr, r0, lsl #7 │ │ │ │ - addseq r9, lr, ip, asr #22 │ │ │ │ - addseq r9, lr, ip, lsl #17 │ │ │ │ - addseq r9, lr, r0, asr #11 │ │ │ │ - addseq r9, lr, r8, lsr #6 │ │ │ │ - @ instruction: 0x009e9af4 │ │ │ │ - addseq r9, lr, r0, lsr r8 │ │ │ │ - addseq r9, lr, r4, ror #10 │ │ │ │ - @ instruction: 0x009e92d0 │ │ │ │ - umullseq r9, lr, ip, sl │ │ │ │ - @ instruction: 0x009e97d4 │ │ │ │ - addseq r9, lr, r8, lsl #10 │ │ │ │ - addseq r9, lr, r8, ror r2 │ │ │ │ - addseq r9, lr, r4, asr #20 │ │ │ │ - addseq r9, lr, r8, ror r7 │ │ │ │ - addseq r9, lr, ip, lsr #9 │ │ │ │ - addseq r9, lr, r0, lsr #4 │ │ │ │ - @ instruction: 0x009e91f4 │ │ │ │ - addseq r9, lr, r8, asr #3 │ │ │ │ - umullseq r9, lr, ip, r1 │ │ │ │ - addseq r9, lr, r0, ror r1 │ │ │ │ - addseq r9, lr, r0, asr r1 │ │ │ │ - addseq r9, lr, r0, lsr r1 │ │ │ │ - addseq r9, lr, r0, lsl r1 │ │ │ │ - ldrsheq r9, [lr], r0 │ │ │ │ - ldrsbeq r9, [lr], r4 │ │ │ │ - ldrheq r9, [lr], r0 │ │ │ │ - addseq r9, lr, ip, lsl #1 │ │ │ │ - addseq r9, lr, r8, rrx │ │ │ │ - addseq r9, lr, r4, asr #32 │ │ │ │ - addseq r9, lr, r0, lsr #32 │ │ │ │ - @ instruction: 0x009e8ffc │ │ │ │ - @ instruction: 0x009e8fd8 │ │ │ │ - @ instruction: 0x009e8fb4 │ │ │ │ - addseq r8, lr, r8, lsl #31 │ │ │ │ - addseq r8, lr, ip, asr pc │ │ │ │ - addseq r8, lr, r0, lsr pc │ │ │ │ - addseq r8, lr, r4, lsl #30 │ │ │ │ - @ instruction: 0x009e8ed8 │ │ │ │ - addseq r8, lr, ip, lsr #29 │ │ │ │ - addseq r8, lr, r0, lsl #29 │ │ │ │ - addseq r8, lr, r4, asr lr │ │ │ │ - addseq r8, lr, r8, lsr #28 │ │ │ │ - addseq r8, lr, r4, lsl #28 │ │ │ │ - @ instruction: 0x009e8ddc │ │ │ │ - @ instruction: 0x009e8db4 │ │ │ │ - umullseq r8, lr, r4, sp │ │ │ │ - addseq r8, lr, r8, ror #26 │ │ │ │ - addseq r8, lr, ip, lsr sp │ │ │ │ - addseq r8, lr, ip, lsl sp │ │ │ │ - addseq r8, lr, ip, ror #25 │ │ │ │ - addseq r8, lr, r8, asr #25 │ │ │ │ - addseq r8, lr, r8, lsr #25 │ │ │ │ - addseq r8, lr, ip, ror ip │ │ │ │ - addseq r8, lr, r8, asr ip │ │ │ │ - addseq r8, lr, r8, lsr ip │ │ │ │ - addseq r8, lr, r4, lsl ip │ │ │ │ - addseq r8, lr, ip, ror #23 │ │ │ │ - addseq r8, lr, r0, asr #23 │ │ │ │ - addseq r8, lr, ip, lsl #23 │ │ │ │ - addseq r8, lr, ip, asr fp │ │ │ │ - addseq r8, lr, r8, lsr fp │ │ │ │ - addseq r8, lr, r8, lsl #22 │ │ │ │ - @ instruction: 0x009e8ad4 │ │ │ │ - addseq r8, lr, r4, lsr #21 │ │ │ │ - addseq r8, lr, ip, ror sl │ │ │ │ - addseq r8, lr, r4, asr sl │ │ │ │ - addseq r8, lr, ip, lsr #20 │ │ │ │ - addseq r8, lr, ip, lsl #20 │ │ │ │ - addseq r8, lr, r0, ror #19 │ │ │ │ - addseq r8, lr, ip, lsr #19 │ │ │ │ - addseq r8, lr, r8, ror r9 │ │ │ │ - addseq r8, lr, r4, asr #18 │ │ │ │ - addseq r8, lr, r0, lsl r9 │ │ │ │ - @ instruction: 0x009e88dc │ │ │ │ - addseq r8, lr, r8, lsr #17 │ │ │ │ - addseq r8, lr, r4, ror r8 │ │ │ │ - addseq r8, lr, r0, asr #16 │ │ │ │ - addseq r8, lr, ip, lsl #16 │ │ │ │ - @ instruction: 0x009e87d8 │ │ │ │ - addseq r8, lr, r4, lsr #15 │ │ │ │ - addseq r8, lr, r0, ror r7 │ │ │ │ - addseq r8, lr, ip, lsr r7 │ │ │ │ - addseq r8, lr, r8, lsl #14 │ │ │ │ - @ instruction: 0x009e86d4 │ │ │ │ - addseq r8, lr, r0, lsr #13 │ │ │ │ - addseq r8, lr, ip, ror #12 │ │ │ │ - addseq r8, lr, r8, lsr r6 │ │ │ │ - addseq r8, lr, r4, lsl #12 │ │ │ │ - @ instruction: 0x009e85d0 │ │ │ │ - umullseq r8, lr, ip, r5 │ │ │ │ - addseq r8, lr, r8, ror #10 │ │ │ │ - addseq r8, lr, r4, lsr r5 │ │ │ │ - addseq r8, lr, r0, lsl #10 │ │ │ │ - addseq r8, lr, ip, asr #9 │ │ │ │ - umullseq r8, lr, r8, r4 │ │ │ │ - addseq r8, lr, r4, ror #8 │ │ │ │ - addseq r8, lr, r0, lsr r4 │ │ │ │ - @ instruction: 0x009e83fc │ │ │ │ - addseq r8, lr, r8, asr #7 │ │ │ │ - umullseq r8, lr, r4, r3 │ │ │ │ - addseq r8, lr, r0, ror #6 │ │ │ │ - addseq r8, lr, r8, lsr r3 │ │ │ │ - @ instruction: 0x009e82f4 │ │ │ │ - addseq r8, lr, ip, lsr #5 │ │ │ │ - addseq r8, lr, r4, ror #4 │ │ │ │ - addseq r8, lr, r4, lsr #4 │ │ │ │ - addseq r8, lr, r4, ror #3 │ │ │ │ - addseq r8, lr, r4, lsr #3 │ │ │ │ - addseq r8, lr, ip, ror r1 │ │ │ │ - addseq r8, lr, r4, asr r1 │ │ │ │ - addseq r8, lr, ip, lsr #2 │ │ │ │ - addseq r8, lr, r4, lsl #2 │ │ │ │ - ldrsbeq r8, [lr], ip │ │ │ │ - ldrheq r8, [lr], r4 │ │ │ │ - addseq r8, lr, ip, lsl #1 │ │ │ │ - addseq r8, lr, r0, rrx │ │ │ │ - addseq r8, lr, r4, lsr r0 │ │ │ │ - addseq r8, lr, r8 │ │ │ │ - addseq r7, lr, r8, ror #31 │ │ │ │ - addseq r7, lr, r0, asr #31 │ │ │ │ - umullseq r7, lr, ip, pc @ │ │ │ │ - addseq r7, lr, r8, ror #30 │ │ │ │ - addseq r7, lr, r0, asr #30 │ │ │ │ - addseq r7, lr, ip, lsl pc │ │ │ │ - @ instruction: 0x009e7ef4 │ │ │ │ - @ instruction: 0x009e7ed0 │ │ │ │ - addseq r7, lr, r8, lsr #29 │ │ │ │ - addseq r7, lr, r0, lsl #29 │ │ │ │ - addseq r7, lr, r8, asr lr │ │ │ │ - addseq r7, lr, r0, lsr lr │ │ │ │ - addseq r7, lr, r0, lsl #28 │ │ │ │ - @ instruction: 0x009e7ddc │ │ │ │ - addseq ip, lr, r0, lsr #8 │ │ │ │ - addseq ip, lr, ip, ror #7 │ │ │ │ - @ instruction: 0x009ec3b8 │ │ │ │ - addseq ip, lr, r4, lsl #7 │ │ │ │ - addseq ip, lr, r0, asr r3 │ │ │ │ - addseq ip, lr, ip, lsl r3 │ │ │ │ - addseq ip, lr, r8, ror #5 │ │ │ │ - @ instruction: 0x009ec2b4 │ │ │ │ - addseq ip, lr, r0, lsl #5 │ │ │ │ - addseq ip, lr, ip, asr #4 │ │ │ │ - addseq ip, lr, r0, lsr #4 │ │ │ │ - @ instruction: 0x009ec1f4 │ │ │ │ - addseq ip, lr, r8, asr #3 │ │ │ │ - umullseq ip, lr, ip, r1 │ │ │ │ - addseq ip, lr, r0, ror r1 │ │ │ │ - addseq ip, lr, r4, asr #2 │ │ │ │ - addseq ip, lr, r8, lsl r1 │ │ │ │ - addseq ip, lr, ip, ror #1 │ │ │ │ - addseq ip, lr, r0, asr #1 │ │ │ │ - umullseq ip, lr, r4, r0 │ │ │ │ - addseq ip, lr, r8, rrx │ │ │ │ - addseq ip, lr, ip, lsr r0 │ │ │ │ - addseq ip, lr, r0, lsl r0 │ │ │ │ - addseq fp, lr, r4, ror #31 │ │ │ │ - @ instruction: 0x009ebfb8 │ │ │ │ - addseq fp, lr, ip, lsl #31 │ │ │ │ - addseq fp, lr, ip, asr pc │ │ │ │ - addseq fp, lr, r8, lsr #30 │ │ │ │ - @ instruction: 0x009ebef4 │ │ │ │ - addseq fp, lr, r0, asr #29 │ │ │ │ - addseq fp, lr, r0, lsr #29 │ │ │ │ - addseq fp, lr, r0, lsl #29 │ │ │ │ - addseq r1, lr, r0, lsr #29 │ │ │ │ - addseq r1, lr, r4, ror lr │ │ │ │ - addseq r1, lr, r8, asr #28 │ │ │ │ - addseq r1, lr, r4, lsr #28 │ │ │ │ - addseq r1, lr, r0, lsl #28 │ │ │ │ - @ instruction: 0x009e1ddc │ │ │ │ - @ instruction: 0x009e1db8 │ │ │ │ - umullseq r1, lr, r0, sp │ │ │ │ - addseq r1, lr, r0, ror sp │ │ │ │ - addseq r1, lr, r0, asr sp │ │ │ │ - addseq r1, lr, ip, lsr #26 │ │ │ │ - addseq r1, lr, ip, lsl #26 │ │ │ │ - addseq r1, lr, r8, ror #25 │ │ │ │ - @ instruction: 0x009e1cb4 │ │ │ │ - addseq r1, lr, ip, ror ip │ │ │ │ - addseq r1, lr, r8, asr ip │ │ │ │ - addseq r1, lr, r8, lsr ip │ │ │ │ - addseq r1, lr, r8, lsl ip │ │ │ │ - addseq r1, lr, r8, ror #23 │ │ │ │ - @ instruction: 0x009e1bb8 │ │ │ │ - addseq r1, lr, r8, lsl #23 │ │ │ │ - addseq r1, lr, r4, asr fp │ │ │ │ - addseq r1, lr, ip, lsl fp │ │ │ │ - addseq r1, lr, ip, ror #21 │ │ │ │ - @ instruction: 0x009e1abc │ │ │ │ - addseq r1, lr, r4, lsl #21 │ │ │ │ - addseq r1, lr, r8, asr sl │ │ │ │ - addseq r1, lr, r4, lsr #20 │ │ │ │ - addseq r1, lr, r0, lsl #20 │ │ │ │ - addseq r1, lr, r4, ror #19 │ │ │ │ - addseq r1, lr, r0, lsl #7 │ │ │ │ - addseq r1, lr, r0, ror #6 │ │ │ │ - addseq r2, lr, r4, lsl r1 │ │ │ │ - addseq r2, lr, r8, rrx │ │ │ │ - addseq r1, lr, ip, lsr #31 │ │ │ │ - @ instruction: 0x009e1ef0 │ │ │ │ + @ instruction: 0x009e96d0 │ │ │ │ + addseq r9, lr, ip, lsr #8 │ │ │ │ + @ instruction: 0x009e9bf8 │ │ │ │ + addseq r9, lr, r0, asr #18 │ │ │ │ + addseq r9, lr, r4, ror r6 │ │ │ │ + @ instruction: 0x009e93d4 │ │ │ │ + addseq r9, lr, r0, lsr #23 │ │ │ │ + addseq r9, lr, r4, ror #17 │ │ │ │ + addseq r9, lr, r8, lsl r6 │ │ │ │ + addseq r9, lr, ip, ror r3 │ │ │ │ + addseq r9, lr, r8, asr #22 │ │ │ │ + addseq r9, lr, r8, lsl #17 │ │ │ │ + @ instruction: 0x009e95bc │ │ │ │ + addseq r9, lr, r4, lsr #6 │ │ │ │ + @ instruction: 0x009e9af0 │ │ │ │ + addseq r9, lr, ip, lsr #16 │ │ │ │ + addseq r9, lr, r0, ror #10 │ │ │ │ + addseq r9, lr, ip, asr #5 │ │ │ │ + umullseq r9, lr, r8, sl │ │ │ │ + @ instruction: 0x009e97d0 │ │ │ │ + addseq r9, lr, r4, lsl #10 │ │ │ │ + addseq r9, lr, r4, ror r2 │ │ │ │ + addseq r9, lr, r0, asr #20 │ │ │ │ + addseq r9, lr, r4, ror r7 │ │ │ │ + addseq r9, lr, r8, lsr #9 │ │ │ │ + addseq r9, lr, ip, lsl r2 │ │ │ │ + @ instruction: 0x009e91f0 │ │ │ │ + addseq r9, lr, r4, asr #3 │ │ │ │ + umullseq r9, lr, r8, r1 │ │ │ │ + addseq r9, lr, ip, ror #2 │ │ │ │ + addseq r9, lr, ip, asr #2 │ │ │ │ + addseq r9, lr, ip, lsr #2 │ │ │ │ + addseq r9, lr, ip, lsl #2 │ │ │ │ + addseq r9, lr, ip, ror #1 │ │ │ │ + ldrsbeq r9, [lr], r0 │ │ │ │ + addseq r9, lr, ip, lsr #1 │ │ │ │ + addseq r9, lr, r8, lsl #1 │ │ │ │ + addseq r9, lr, r4, rrx │ │ │ │ + addseq r9, lr, r0, asr #32 │ │ │ │ + addseq r9, lr, ip, lsl r0 │ │ │ │ + @ instruction: 0x009e8ff8 │ │ │ │ + @ instruction: 0x009e8fd4 │ │ │ │ + @ instruction: 0x009e8fb0 │ │ │ │ + addseq r8, lr, r4, lsl #31 │ │ │ │ + addseq r8, lr, r8, asr pc │ │ │ │ + addseq r8, lr, ip, lsr #30 │ │ │ │ + addseq r8, lr, r0, lsl #30 │ │ │ │ + @ instruction: 0x009e8ed4 │ │ │ │ + addseq r8, lr, r8, lsr #29 │ │ │ │ + addseq r8, lr, ip, ror lr │ │ │ │ + addseq r8, lr, r0, asr lr │ │ │ │ + addseq r8, lr, r4, lsr #28 │ │ │ │ + addseq r8, lr, r0, lsl #28 │ │ │ │ + @ instruction: 0x009e8dd8 │ │ │ │ + @ instruction: 0x009e8db0 │ │ │ │ + umullseq r8, lr, r0, sp │ │ │ │ + addseq r8, lr, r4, ror #26 │ │ │ │ + addseq r8, lr, r8, lsr sp │ │ │ │ + addseq r8, lr, r8, lsl sp │ │ │ │ + addseq r8, lr, r8, ror #25 │ │ │ │ + addseq r8, lr, r4, asr #25 │ │ │ │ + addseq r8, lr, r4, lsr #25 │ │ │ │ + addseq r8, lr, r8, ror ip │ │ │ │ + addseq r8, lr, r4, asr ip │ │ │ │ + addseq r8, lr, r4, lsr ip │ │ │ │ + addseq r8, lr, r0, lsl ip │ │ │ │ + addseq r8, lr, r8, ror #23 │ │ │ │ + @ instruction: 0x009e8bbc │ │ │ │ + addseq r8, lr, r8, lsl #23 │ │ │ │ + addseq r8, lr, r8, asr fp │ │ │ │ + addseq r8, lr, r4, lsr fp │ │ │ │ + addseq r8, lr, r4, lsl #22 │ │ │ │ + @ instruction: 0x009e8ad0 │ │ │ │ + addseq r8, lr, r0, lsr #21 │ │ │ │ + addseq r8, lr, r8, ror sl │ │ │ │ + addseq r8, lr, r0, asr sl │ │ │ │ + addseq r8, lr, r8, lsr #20 │ │ │ │ + addseq r8, lr, r8, lsl #20 │ │ │ │ + @ instruction: 0x009e89dc │ │ │ │ + addseq r8, lr, r8, lsr #19 │ │ │ │ + addseq r8, lr, r4, ror r9 │ │ │ │ + addseq r8, lr, r0, asr #18 │ │ │ │ + addseq r8, lr, ip, lsl #18 │ │ │ │ + @ instruction: 0x009e88d8 │ │ │ │ + addseq r8, lr, r4, lsr #17 │ │ │ │ + addseq r8, lr, r0, ror r8 │ │ │ │ + addseq r8, lr, ip, lsr r8 │ │ │ │ + addseq r8, lr, r8, lsl #16 │ │ │ │ + @ instruction: 0x009e87d4 │ │ │ │ + addseq r8, lr, r0, lsr #15 │ │ │ │ + addseq r8, lr, ip, ror #14 │ │ │ │ + addseq r8, lr, r8, lsr r7 │ │ │ │ + addseq r8, lr, r4, lsl #14 │ │ │ │ + @ instruction: 0x009e86d0 │ │ │ │ + umullseq r8, lr, ip, r6 │ │ │ │ + addseq r8, lr, r8, ror #12 │ │ │ │ + addseq r8, lr, r4, lsr r6 │ │ │ │ + addseq r8, lr, r0, lsl #12 │ │ │ │ + addseq r8, lr, ip, asr #11 │ │ │ │ + umullseq r8, lr, r8, r5 │ │ │ │ + addseq r8, lr, r4, ror #10 │ │ │ │ + addseq r8, lr, r0, lsr r5 │ │ │ │ + @ instruction: 0x009e84fc │ │ │ │ + addseq r8, lr, r8, asr #9 │ │ │ │ + umullseq r8, lr, r4, r4 │ │ │ │ + addseq r8, lr, r0, ror #8 │ │ │ │ + addseq r8, lr, ip, lsr #8 │ │ │ │ + @ instruction: 0x009e83f8 │ │ │ │ + addseq r8, lr, r4, asr #7 │ │ │ │ + umullseq r8, lr, r0, r3 │ │ │ │ + addseq r8, lr, ip, asr r3 │ │ │ │ + addseq r8, lr, r4, lsr r3 │ │ │ │ + @ instruction: 0x009e82f0 │ │ │ │ + addseq r8, lr, r8, lsr #5 │ │ │ │ + addseq r8, lr, r0, ror #4 │ │ │ │ + addseq r8, lr, r0, lsr #4 │ │ │ │ + addseq r8, lr, r0, ror #3 │ │ │ │ + addseq r8, lr, r0, lsr #3 │ │ │ │ + addseq r8, lr, r8, ror r1 │ │ │ │ + addseq r8, lr, r0, asr r1 │ │ │ │ + addseq r8, lr, r8, lsr #2 │ │ │ │ + addseq r8, lr, r0, lsl #2 │ │ │ │ + ldrsbeq r8, [lr], r8 @ │ │ │ │ + ldrheq r8, [lr], r0 │ │ │ │ + addseq r8, lr, r8, lsl #1 │ │ │ │ + addseq r8, lr, ip, asr r0 │ │ │ │ + addseq r8, lr, r0, lsr r0 │ │ │ │ + addseq r8, lr, r4 │ │ │ │ + addseq r7, lr, r4, ror #31 │ │ │ │ + @ instruction: 0x009e7fbc │ │ │ │ + umullseq r7, lr, r8, pc @ │ │ │ │ + addseq r7, lr, r4, ror #30 │ │ │ │ + addseq r7, lr, ip, lsr pc │ │ │ │ + addseq r7, lr, r8, lsl pc │ │ │ │ + @ instruction: 0x009e7ef0 │ │ │ │ + addseq r7, lr, ip, asr #29 │ │ │ │ + addseq r7, lr, r4, lsr #29 │ │ │ │ + addseq r7, lr, ip, ror lr │ │ │ │ + addseq r7, lr, r4, asr lr │ │ │ │ + addseq r7, lr, ip, lsr #28 │ │ │ │ + @ instruction: 0x009e7dfc │ │ │ │ + @ instruction: 0x009e7dd8 │ │ │ │ + addseq ip, lr, ip, lsl r4 │ │ │ │ + addseq ip, lr, r8, ror #7 │ │ │ │ + @ instruction: 0x009ec3b4 │ │ │ │ + addseq ip, lr, r0, lsl #7 │ │ │ │ + addseq ip, lr, ip, asr #6 │ │ │ │ + addseq ip, lr, r8, lsl r3 │ │ │ │ + addseq ip, lr, r4, ror #5 │ │ │ │ + @ instruction: 0x009ec2b0 │ │ │ │ + addseq ip, lr, ip, ror r2 │ │ │ │ + addseq ip, lr, r8, asr #4 │ │ │ │ + addseq ip, lr, ip, lsl r2 │ │ │ │ + @ instruction: 0x009ec1f0 │ │ │ │ + addseq ip, lr, r4, asr #3 │ │ │ │ + umullseq ip, lr, r8, r1 │ │ │ │ + addseq ip, lr, ip, ror #2 │ │ │ │ + addseq ip, lr, r0, asr #2 │ │ │ │ + addseq ip, lr, r4, lsl r1 │ │ │ │ + addseq ip, lr, r8, ror #1 │ │ │ │ + ldrheq ip, [lr], ip @ │ │ │ │ + umullseq ip, lr, r0, r0 │ │ │ │ + addseq ip, lr, r4, rrx │ │ │ │ + addseq ip, lr, r8, lsr r0 │ │ │ │ + addseq ip, lr, ip │ │ │ │ + addseq fp, lr, r0, ror #31 │ │ │ │ + @ instruction: 0x009ebfb4 │ │ │ │ + addseq fp, lr, r8, lsl #31 │ │ │ │ + addseq fp, lr, r8, asr pc │ │ │ │ + addseq fp, lr, r4, lsr #30 │ │ │ │ + @ instruction: 0x009ebef0 │ │ │ │ + @ instruction: 0x009ebebc │ │ │ │ + umullseq fp, lr, ip, lr │ │ │ │ + addseq fp, lr, ip, ror lr │ │ │ │ + umullseq r1, lr, ip, lr │ │ │ │ + addseq r1, lr, r0, ror lr │ │ │ │ addseq r1, lr, r4, asr #28 │ │ │ │ - addseq r1, lr, ip, lsl lr │ │ │ │ - addseq r1, lr, ip, ror #27 │ │ │ │ - @ instruction: 0x009e1db8 │ │ │ │ - addseq r1, lr, r4, lsl #27 │ │ │ │ - addseq r1, lr, r0, asr sp │ │ │ │ - addseq r1, lr, r0, lsr #26 │ │ │ │ - @ instruction: 0x009e1cf0 │ │ │ │ - addseq r1, lr, r0, asr #25 │ │ │ │ - umullseq r1, lr, ip, ip │ │ │ │ + addseq r1, lr, r0, lsr #28 │ │ │ │ + @ instruction: 0x009e1dfc │ │ │ │ + @ instruction: 0x009e1dd8 │ │ │ │ + @ instruction: 0x009e1db4 │ │ │ │ + addseq r1, lr, ip, lsl #27 │ │ │ │ + addseq r1, lr, ip, ror #26 │ │ │ │ + addseq r1, lr, ip, asr #26 │ │ │ │ + addseq r1, lr, r8, lsr #26 │ │ │ │ + addseq r1, lr, r8, lsl #26 │ │ │ │ + addseq r1, lr, r4, ror #25 │ │ │ │ + @ instruction: 0x009e1cb0 │ │ │ │ addseq r1, lr, r8, ror ip │ │ │ │ addseq r1, lr, r4, asr ip │ │ │ │ - addseq r1, lr, r0, lsr ip │ │ │ │ - addseq r1, lr, ip, lsl #24 │ │ │ │ - addseq r1, lr, r8, ror #23 │ │ │ │ - addseq r1, lr, r4, asr #23 │ │ │ │ - addseq r1, lr, r0, lsr #23 │ │ │ │ - addseq r1, lr, ip, ror fp │ │ │ │ + addseq r1, lr, r4, lsr ip │ │ │ │ + addseq r1, lr, r4, lsl ip │ │ │ │ + addseq r1, lr, r4, ror #23 │ │ │ │ + @ instruction: 0x009e1bb4 │ │ │ │ + addseq r1, lr, r4, lsl #23 │ │ │ │ addseq r1, lr, r0, asr fp │ │ │ │ - addseq r1, lr, r4, lsr #22 │ │ │ │ - @ instruction: 0x009e1af8 │ │ │ │ - addseq r1, lr, r4, asr #21 │ │ │ │ - addseq r1, lr, ip, lsl #21 │ │ │ │ + addseq r1, lr, r8, lsl fp │ │ │ │ + addseq r1, lr, r8, ror #21 │ │ │ │ + @ instruction: 0x009e1ab8 │ │ │ │ + addseq r1, lr, r0, lsl #21 │ │ │ │ addseq r1, lr, r4, asr sl │ │ │ │ - addseq r1, lr, r4, lsr #20 │ │ │ │ - @ instruction: 0x009e19f8 │ │ │ │ - @ instruction: 0x009e19d0 │ │ │ │ - addseq r1, lr, r4, lsr #19 │ │ │ │ - addseq r1, lr, r0, lsl #19 │ │ │ │ - addseq r1, lr, r0, asr r9 │ │ │ │ - addseq r1, lr, r8, lsr #18 │ │ │ │ - addseq r1, lr, r4, lsl #18 │ │ │ │ - @ instruction: 0x009e18d0 │ │ │ │ - addseq r1, lr, r4, lsr #17 │ │ │ │ - addseq r1, lr, r0, ror r8 │ │ │ │ - addseq r1, lr, r4, asr #16 │ │ │ │ - addseq r1, lr, r8, lsl r8 │ │ │ │ - @ instruction: 0x009e17f0 │ │ │ │ - addseq r1, lr, r8, asr #15 │ │ │ │ - umullseq r1, lr, r4, r7 │ │ │ │ - addseq r1, lr, r0, ror #14 │ │ │ │ - addseq r1, lr, r8, lsr #14 │ │ │ │ - @ instruction: 0x009e16f0 │ │ │ │ - @ instruction: 0x009e16b8 │ │ │ │ - addseq r1, lr, ip, lsl #13 │ │ │ │ - addseq r1, lr, r4, asr #12 │ │ │ │ - addseq r1, lr, r0, lsr #12 │ │ │ │ - @ instruction: 0x009e15f4 │ │ │ │ - addseq r1, lr, r0, asr #11 │ │ │ │ - umullseq r1, lr, r0, r5 │ │ │ │ - addseq r1, lr, r8, asr r5 │ │ │ │ - addseq r1, lr, r8, lsr r5 │ │ │ │ - addseq r1, lr, r0, lsl r5 │ │ │ │ - addseq r1, lr, r8, ror #9 │ │ │ │ - addseq r1, lr, r0, asr #9 │ │ │ │ - umullseq r1, lr, r8, r4 │ │ │ │ - addseq r1, lr, r0, ror r4 │ │ │ │ - addseq r1, lr, r8, asr #8 │ │ │ │ - addseq r1, lr, r0, lsr #8 │ │ │ │ - @ instruction: 0x009e13fc │ │ │ │ - addseq r2, lr, ip, lsr #15 │ │ │ │ - addseq r2, lr, r4, lsl #13 │ │ │ │ - addseq r2, lr, r8, ror r5 │ │ │ │ - addseq r2, lr, ip, lsl #31 │ │ │ │ - addseq r2, lr, r8, ror lr │ │ │ │ - addseq r2, lr, r4, asr #26 │ │ │ │ - @ instruction: 0x009e2bf0 │ │ │ │ - umullseq r2, lr, r4, sl │ │ │ │ - addseq r2, lr, r8, ror #18 │ │ │ │ - addseq r2, lr, ip, lsr r8 │ │ │ │ - addseq r2, lr, r0, lsl r7 │ │ │ │ - addseq r2, lr, ip, ror #11 │ │ │ │ - addseq r2, lr, r0, ror #9 │ │ │ │ - @ instruction: 0x009e2ef4 │ │ │ │ - @ instruction: 0x009e2ddc │ │ │ │ - addseq r2, lr, r4, lsr #25 │ │ │ │ - addseq r2, lr, ip, asr #22 │ │ │ │ - @ instruction: 0x009e29f8 │ │ │ │ - addseq r2, lr, ip, asr #17 │ │ │ │ - addseq r2, lr, r0, lsr #15 │ │ │ │ - addseq r2, lr, r4, ror r6 │ │ │ │ - addseq r2, lr, r4, asr r5 │ │ │ │ - addseq r2, lr, r8, asr #8 │ │ │ │ - addseq r2, lr, ip, asr lr │ │ │ │ + addseq r1, lr, r0, lsr #20 │ │ │ │ + @ instruction: 0x009e19fc │ │ │ │ + addseq r1, lr, r0, ror #19 │ │ │ │ + addseq r1, lr, ip, ror r3 │ │ │ │ + addseq r1, lr, ip, asr r3 │ │ │ │ + addseq r2, lr, r0, lsl r1 │ │ │ │ + addseq r2, lr, r4, rrx │ │ │ │ + addseq r1, lr, r8, lsr #31 │ │ │ │ + addseq r1, lr, ip, ror #29 │ │ │ │ + addseq r1, lr, r0, asr #28 │ │ │ │ + addseq r1, lr, r8, lsl lr │ │ │ │ + addseq r1, lr, r8, ror #27 │ │ │ │ + @ instruction: 0x009e1db4 │ │ │ │ + addseq r1, lr, r0, lsl #27 │ │ │ │ + addseq r1, lr, ip, asr #26 │ │ │ │ + addseq r1, lr, ip, lsl sp │ │ │ │ + addseq r1, lr, ip, ror #25 │ │ │ │ + @ instruction: 0x009e1cbc │ │ │ │ + umullseq r1, lr, r8, ip │ │ │ │ + addseq r1, lr, r4, ror ip │ │ │ │ + addseq r1, lr, r0, asr ip │ │ │ │ + addseq r1, lr, ip, lsr #24 │ │ │ │ + addseq r1, lr, r8, lsl #24 │ │ │ │ + addseq r1, lr, r4, ror #23 │ │ │ │ + addseq r1, lr, r0, asr #23 │ │ │ │ + umullseq r1, lr, ip, fp │ │ │ │ + addseq r1, lr, r8, ror fp │ │ │ │ + addseq r1, lr, ip, asr #22 │ │ │ │ + addseq r1, lr, r0, lsr #22 │ │ │ │ + @ instruction: 0x009e1af4 │ │ │ │ + addseq r1, lr, r0, asr #21 │ │ │ │ + addseq r1, lr, r8, lsl #21 │ │ │ │ + addseq r1, lr, r0, asr sl │ │ │ │ + addseq r1, lr, r0, lsr #20 │ │ │ │ + @ instruction: 0x009e19f4 │ │ │ │ + addseq r1, lr, ip, asr #19 │ │ │ │ + addseq r1, lr, r0, lsr #19 │ │ │ │ + addseq r1, lr, ip, ror r9 │ │ │ │ + addseq r1, lr, ip, asr #18 │ │ │ │ + addseq r1, lr, r4, lsr #18 │ │ │ │ + addseq r1, lr, r0, lsl #18 │ │ │ │ + addseq r1, lr, ip, asr #17 │ │ │ │ + addseq r1, lr, r0, lsr #17 │ │ │ │ + addseq r1, lr, ip, ror #16 │ │ │ │ + addseq r1, lr, r0, asr #16 │ │ │ │ + addseq r1, lr, r4, lsl r8 │ │ │ │ + addseq r1, lr, ip, ror #15 │ │ │ │ + addseq r1, lr, r4, asr #15 │ │ │ │ + umullseq r1, lr, r0, r7 │ │ │ │ + addseq r1, lr, ip, asr r7 │ │ │ │ + addseq r1, lr, r4, lsr #14 │ │ │ │ + addseq r1, lr, ip, ror #13 │ │ │ │ + @ instruction: 0x009e16b4 │ │ │ │ + addseq r1, lr, r8, lsl #13 │ │ │ │ + addseq r1, lr, r0, asr #12 │ │ │ │ + addseq r1, lr, ip, lsl r6 │ │ │ │ + @ instruction: 0x009e15f0 │ │ │ │ + @ instruction: 0x009e15bc │ │ │ │ + addseq r1, lr, ip, lsl #11 │ │ │ │ + addseq r1, lr, r4, asr r5 │ │ │ │ + addseq r1, lr, r4, lsr r5 │ │ │ │ + addseq r1, lr, ip, lsl #10 │ │ │ │ + addseq r1, lr, r4, ror #9 │ │ │ │ + @ instruction: 0x009e14bc │ │ │ │ + umullseq r1, lr, r4, r4 │ │ │ │ + addseq r1, lr, ip, ror #8 │ │ │ │ + addseq r1, lr, r4, asr #8 │ │ │ │ + addseq r1, lr, ip, lsl r4 │ │ │ │ + @ instruction: 0x009e13f8 │ │ │ │ + addseq r2, lr, r8, lsr #15 │ │ │ │ + addseq r2, lr, r0, lsl #13 │ │ │ │ + addseq r2, lr, r4, ror r5 │ │ │ │ + addseq r2, lr, r8, lsl #31 │ │ │ │ + addseq r2, lr, r4, ror lr │ │ │ │ addseq r2, lr, r0, asr #26 │ │ │ │ + addseq r2, lr, ip, ror #23 │ │ │ │ + umullseq r2, lr, r0, sl │ │ │ │ + addseq r2, lr, r4, ror #18 │ │ │ │ + addseq r2, lr, r8, lsr r8 │ │ │ │ + addseq r2, lr, ip, lsl #14 │ │ │ │ + addseq r2, lr, r8, ror #11 │ │ │ │ + @ instruction: 0x009e24dc │ │ │ │ + @ instruction: 0x009e2ef0 │ │ │ │ + @ instruction: 0x009e2dd8 │ │ │ │ + addseq r2, lr, r0, lsr #25 │ │ │ │ + addseq r2, lr, r8, asr #22 │ │ │ │ + @ instruction: 0x009e29f4 │ │ │ │ + addseq r2, lr, r8, asr #17 │ │ │ │ + umullseq r2, lr, ip, r7 │ │ │ │ + addseq r2, lr, r0, ror r6 │ │ │ │ + addseq r2, lr, r0, asr r5 │ │ │ │ + addseq r2, lr, r4, asr #8 │ │ │ │ + addseq r2, lr, r8, asr lr │ │ │ │ + addseq r2, lr, ip, lsr sp │ │ │ │ + addseq r2, lr, r0, lsl #24 │ │ │ │ + addseq r2, lr, r4, lsr #21 │ │ │ │ + addseq r2, lr, r8, asr r9 │ │ │ │ + addseq r2, lr, ip, lsr #16 │ │ │ │ + addseq r2, lr, r0, lsl #14 │ │ │ │ + @ instruction: 0x009e25d4 │ │ │ │ + @ instruction: 0x009e24b8 │ │ │ │ + addseq r2, lr, ip, lsr #7 │ │ │ │ + addseq r2, lr, r0, asr #27 │ │ │ │ + addseq r2, lr, r0, lsr #25 │ │ │ │ + addseq r2, lr, r0, ror #22 │ │ │ │ + addseq r2, lr, r0, lsl #20 │ │ │ │ + @ instruction: 0x009e28bc │ │ │ │ + umullseq r2, lr, r0, r7 │ │ │ │ + addseq r2, lr, r4, ror #12 │ │ │ │ + addseq r2, lr, r8, lsr r5 │ │ │ │ + addseq r2, lr, r0, lsr #8 │ │ │ │ + addseq r2, lr, r4, lsl r3 │ │ │ │ + addseq r2, lr, r8, lsr #26 │ │ │ │ addseq r2, lr, r4, lsl #24 │ │ │ │ - addseq r2, lr, r8, lsr #21 │ │ │ │ + addseq r2, lr, r0, asr #21 │ │ │ │ addseq r2, lr, ip, asr r9 │ │ │ │ - addseq r2, lr, r0, lsr r8 │ │ │ │ - addseq r2, lr, r4, lsl #14 │ │ │ │ - @ instruction: 0x009e25d8 │ │ │ │ - @ instruction: 0x009e24bc │ │ │ │ - @ instruction: 0x009e23b0 │ │ │ │ - addseq r2, lr, r4, asr #27 │ │ │ │ - addseq r2, lr, r4, lsr #25 │ │ │ │ - addseq r2, lr, r4, ror #22 │ │ │ │ - addseq r2, lr, r4, lsl #20 │ │ │ │ - addseq r2, lr, r0, asr #17 │ │ │ │ - umullseq r2, lr, r4, r7 │ │ │ │ - addseq r2, lr, r8, ror #12 │ │ │ │ - addseq r2, lr, ip, lsr r5 │ │ │ │ - addseq r2, lr, r4, lsr #8 │ │ │ │ - addseq r2, lr, r8, lsl r3 │ │ │ │ - addseq r2, lr, ip, lsr #26 │ │ │ │ - addseq r2, lr, r8, lsl #24 │ │ │ │ - addseq r2, lr, r4, asr #21 │ │ │ │ - addseq r2, lr, r0, ror #18 │ │ │ │ - addseq r2, lr, r4, lsr #16 │ │ │ │ - @ instruction: 0x009e26f8 │ │ │ │ - addseq r2, lr, ip, asr #11 │ │ │ │ - addseq r2, lr, r0, lsr #9 │ │ │ │ - addseq r2, lr, ip, lsl #7 │ │ │ │ - addseq r2, lr, r0, lsl #5 │ │ │ │ - umullseq r2, lr, r4, ip │ │ │ │ - addseq r2, lr, ip, ror #22 │ │ │ │ - addseq r2, lr, r4, lsr #20 │ │ │ │ - @ instruction: 0x009e28bc │ │ │ │ - addseq r2, lr, r8, lsl #15 │ │ │ │ - addseq r2, lr, ip, asr r6 │ │ │ │ - addseq r2, lr, r0, lsr r5 │ │ │ │ - addseq r2, lr, r4, lsl #8 │ │ │ │ - @ instruction: 0x009e22f4 │ │ │ │ - addseq r2, lr, r8, ror #3 │ │ │ │ - @ instruction: 0x009e2bfc │ │ │ │ - @ instruction: 0x009e2ad0 │ │ │ │ - addseq r2, lr, r4, lsl #19 │ │ │ │ - addseq r2, lr, r8, lsl r8 │ │ │ │ - addseq r2, lr, ip, ror #13 │ │ │ │ - addseq r2, lr, r0, asr #11 │ │ │ │ - umullseq r2, lr, r4, r4 │ │ │ │ - addseq r2, lr, r8, ror #6 │ │ │ │ - addseq r2, lr, ip, asr r2 │ │ │ │ - addseq r2, lr, r0, asr r1 │ │ │ │ - addseq r2, lr, ip, lsl r1 │ │ │ │ - ldrsheq r2, [lr], r8 │ │ │ │ - ldrsbeq r2, [lr], r0 │ │ │ │ - addseq r2, lr, r8, lsr #1 │ │ │ │ - addseq r2, lr, r0, lsl #1 │ │ │ │ - addseq r2, lr, r8, asr r0 │ │ │ │ - addseq r2, lr, r8, lsr #32 │ │ │ │ - @ instruction: 0x009e1ff8 │ │ │ │ - addseq r1, lr, ip, asr #31 │ │ │ │ - umullseq r1, lr, r8, pc @ │ │ │ │ - addseq r1, lr, ip, ror #30 │ │ │ │ - addseq r1, lr, r0, asr #30 │ │ │ │ - addseq r1, lr, r4, lsl pc │ │ │ │ - addseq r1, lr, r0, ror #29 │ │ │ │ - @ instruction: 0x009e1eb0 │ │ │ │ - addseq r1, lr, ip, ror lr │ │ │ │ - addseq r1, lr, ip, asr #28 │ │ │ │ - addseq r1, lr, ip, lsl lr │ │ │ │ - addseq r1, lr, ip, ror #27 │ │ │ │ - @ instruction: 0x009e1dbc │ │ │ │ - addseq r1, lr, ip, lsl #27 │ │ │ │ - addseq r1, lr, r8, asr sp │ │ │ │ - addseq r1, lr, r8, lsr #26 │ │ │ │ - @ instruction: 0x009e1cf4 │ │ │ │ - addseq r1, lr, ip, asr #25 │ │ │ │ - umullseq r1, lr, r0, ip │ │ │ │ - addseq r1, lr, r8, ror #24 │ │ │ │ - addseq r1, lr, r4, asr #24 │ │ │ │ - addseq r1, lr, r0, lsl ip │ │ │ │ - addseq r1, lr, r8, asr fp │ │ │ │ - addseq r1, lr, r8, lsl #21 │ │ │ │ - addseq r1, lr, r4, asr #23 │ │ │ │ - addseq r1, lr, r0, lsl #22 │ │ │ │ - addseq r1, lr, ip, lsr sl │ │ │ │ - addseq r1, lr, r8, ror fp │ │ │ │ - addseq r1, lr, r8, lsr #21 │ │ │ │ - @ instruction: 0x009e19f0 │ │ │ │ - addseq r1, lr, ip, lsr #22 │ │ │ │ - addseq r1, lr, r0, asr sl │ │ │ │ - addseq r1, lr, r4, lsr #19 │ │ │ │ - addseq r1, lr, r4, ror #18 │ │ │ │ - umullseq r1, lr, r4, r8 │ │ │ │ - addseq r1, lr, r4, ror #15 │ │ │ │ - addseq r1, lr, r8, lsr #14 │ │ │ │ - addseq r1, lr, r0, ror r6 │ │ │ │ - @ instruction: 0x009e18f4 │ │ │ │ - addseq r1, lr, r0, lsr r8 │ │ │ │ - addseq r1, lr, ip, ror r7 │ │ │ │ - addseq r1, lr, r0, asr #13 │ │ │ │ - addseq r1, lr, ip, lsl #12 │ │ │ │ - addseq r1, lr, r4, lsl #17 │ │ │ │ - addseq r1, lr, ip, asr #15 │ │ │ │ - addseq r1, lr, r4, lsl r7 │ │ │ │ - addseq r1, lr, r8, asr r6 │ │ │ │ - addseq r1, lr, r8, lsr #11 │ │ │ │ - addseq r1, pc, r8, lsr #11 │ │ │ │ - addseq r0, lr, r4, lsr sl │ │ │ │ - addseq fp, fp, r4, lsl #20 │ │ │ │ - ldr r0, [pc, #-796] @ 393760 │ │ │ │ + addseq r2, lr, r0, lsr #16 │ │ │ │ + @ instruction: 0x009e26f4 │ │ │ │ + addseq r2, lr, r8, asr #11 │ │ │ │ + umullseq r2, lr, ip, r4 │ │ │ │ + addseq r2, lr, r8, lsl #7 │ │ │ │ + addseq r2, lr, ip, ror r2 │ │ │ │ + umullseq r2, lr, r0, ip │ │ │ │ + addseq r2, lr, r8, ror #22 │ │ │ │ + addseq r2, lr, r0, lsr #20 │ │ │ │ + @ instruction: 0x009e28b8 │ │ │ │ + addseq r2, lr, r4, lsl #15 │ │ │ │ + addseq r2, lr, r8, asr r6 │ │ │ │ + addseq r2, lr, ip, lsr #10 │ │ │ │ + addseq r2, lr, r0, lsl #8 │ │ │ │ + @ instruction: 0x009e22f0 │ │ │ │ + addseq r2, lr, r4, ror #3 │ │ │ │ + @ instruction: 0x009e2bf8 │ │ │ │ + addseq r2, lr, ip, asr #21 │ │ │ │ + addseq r2, lr, r0, lsl #19 │ │ │ │ + addseq r2, lr, r4, lsl r8 │ │ │ │ + addseq r2, lr, r8, ror #13 │ │ │ │ + @ instruction: 0x009e25bc │ │ │ │ + umullseq r2, lr, r0, r4 │ │ │ │ + addseq r2, lr, r4, ror #6 │ │ │ │ + addseq r2, lr, r8, asr r2 │ │ │ │ + addseq r2, lr, ip, asr #2 │ │ │ │ + addseq r2, lr, r8, lsl r1 │ │ │ │ + ldrsheq r2, [lr], r4 │ │ │ │ + addseq r2, lr, ip, asr #1 │ │ │ │ + addseq r2, lr, r4, lsr #1 │ │ │ │ + addseq r2, lr, ip, ror r0 │ │ │ │ + addseq r2, lr, r4, asr r0 │ │ │ │ + addseq r2, lr, r4, lsr #32 │ │ │ │ + @ instruction: 0x009e1ff4 │ │ │ │ + addseq r1, lr, r8, asr #31 │ │ │ │ + umullseq r1, lr, r4, pc @ │ │ │ │ + addseq r1, lr, r8, ror #30 │ │ │ │ + addseq r1, lr, ip, lsr pc │ │ │ │ + addseq r1, lr, r0, lsl pc │ │ │ │ + @ instruction: 0x009e1edc │ │ │ │ + addseq r1, lr, ip, lsr #29 │ │ │ │ + addseq r1, lr, r8, ror lr │ │ │ │ + addseq r1, lr, r8, asr #28 │ │ │ │ + addseq r1, lr, r8, lsl lr │ │ │ │ + addseq r1, lr, r8, ror #27 │ │ │ │ + @ instruction: 0x009e1db8 │ │ │ │ + addseq r1, lr, r8, lsl #27 │ │ │ │ + addseq r1, lr, r4, asr sp │ │ │ │ + addseq r1, lr, r4, lsr #26 │ │ │ │ + @ instruction: 0x009e1cf0 │ │ │ │ + addseq r1, lr, r8, asr #25 │ │ │ │ + addseq r1, lr, ip, lsl #25 │ │ │ │ + addseq r1, lr, r4, ror #24 │ │ │ │ + addseq r1, lr, r0, asr #24 │ │ │ │ + addseq r1, lr, ip, lsl #24 │ │ │ │ + addseq r1, lr, r4, asr fp │ │ │ │ + addseq r1, lr, r4, lsl #21 │ │ │ │ + addseq r1, lr, r0, asr #23 │ │ │ │ + @ instruction: 0x009e1afc │ │ │ │ + addseq r1, lr, r8, lsr sl │ │ │ │ + addseq r1, lr, r4, ror fp │ │ │ │ + addseq r1, lr, r4, lsr #21 │ │ │ │ + addseq r1, lr, ip, ror #19 │ │ │ │ + addseq r1, lr, r8, lsr #22 │ │ │ │ + addseq r1, lr, ip, asr #20 │ │ │ │ + addseq r1, lr, r0, lsr #19 │ │ │ │ + addseq r1, lr, r0, ror #18 │ │ │ │ + umullseq r1, lr, r0, r8 │ │ │ │ + addseq r1, lr, r0, ror #15 │ │ │ │ + addseq r1, lr, r4, lsr #14 │ │ │ │ + addseq r1, lr, ip, ror #12 │ │ │ │ + @ instruction: 0x009e18f0 │ │ │ │ + addseq r1, lr, ip, lsr #16 │ │ │ │ + addseq r1, lr, r8, ror r7 │ │ │ │ + @ instruction: 0x009e16bc │ │ │ │ + addseq r1, lr, r8, lsl #12 │ │ │ │ + addseq r1, lr, r0, lsl #17 │ │ │ │ + addseq r1, lr, r8, asr #15 │ │ │ │ + addseq r1, lr, r0, lsl r7 │ │ │ │ + addseq r1, lr, r4, asr r6 │ │ │ │ + addseq r1, lr, r4, lsr #11 │ │ │ │ + addseq r1, pc, r4, lsr #11 │ │ │ │ + addseq r0, lr, r0, lsr sl │ │ │ │ + addseq fp, fp, r0, lsl #20 │ │ │ │ + ldr r0, [pc, #-796] @ 393784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-804] @ 393764 │ │ │ │ + ldr r0, [pc, #-804] @ 393788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-812] @ 393768 │ │ │ │ + ldr r0, [pc, #-812] @ 39378c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-820] @ 39376c │ │ │ │ + ldr r0, [pc, #-820] @ 393790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-828] @ 393770 │ │ │ │ + ldr r0, [pc, #-828] @ 393794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 393774 │ │ │ │ + ldr r0, [pc, #-836] @ 393798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 393778 │ │ │ │ + ldr r0, [pc, #-844] @ 39379c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 39377c │ │ │ │ + ldr r0, [pc, #-852] @ 3937a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 393780 │ │ │ │ + ldr r0, [pc, #-860] @ 3937a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 393784 │ │ │ │ + ldr r0, [pc, #-868] @ 3937a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 393788 │ │ │ │ + ldr r0, [pc, #-876] @ 3937ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 39378c │ │ │ │ + ldr r0, [pc, #-884] @ 3937b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 393790 │ │ │ │ + ldr r0, [pc, #-892] @ 3937b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 393794 │ │ │ │ + ldr r0, [pc, #-900] @ 3937b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 393798 │ │ │ │ + ldr r0, [pc, #-908] @ 3937bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 39379c │ │ │ │ + ldr r0, [pc, #-916] @ 3937c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3937a0 │ │ │ │ + ldr r0, [pc, #-924] @ 3937c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3937a4 │ │ │ │ + ldr r0, [pc, #-932] @ 3937c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3937a8 │ │ │ │ + ldr r0, [pc, #-940] @ 3937cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3937ac │ │ │ │ + ldr r0, [pc, #-948] @ 3937d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3937b0 │ │ │ │ + ldr r0, [pc, #-956] @ 3937d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3937b4 │ │ │ │ + ldr r0, [pc, #-964] @ 3937d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3937b8 │ │ │ │ + ldr r0, [pc, #-972] @ 3937dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3937bc │ │ │ │ + ldr r0, [pc, #-980] @ 3937e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3937c0 │ │ │ │ + ldr r0, [pc, #-988] @ 3937e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3937c4 │ │ │ │ + ldr r0, [pc, #-996] @ 3937e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3937c8 │ │ │ │ + ldr r0, [pc, #-1004] @ 3937ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3937cc │ │ │ │ + ldr r0, [pc, #-1012] @ 3937f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3937d0 │ │ │ │ + ldr r0, [pc, #-1020] @ 3937f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 3937d4 │ │ │ │ + ldr r0, [pc, #-1028] @ 3937f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 3937d8 │ │ │ │ + ldr r0, [pc, #-1036] @ 3937fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 3937dc │ │ │ │ + ldr r0, [pc, #-1044] @ 393800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 3937e0 │ │ │ │ + ldr r0, [pc, #-1052] @ 393804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 3937e4 │ │ │ │ + ldr r0, [pc, #-1060] @ 393808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 3937e8 │ │ │ │ + ldr r0, [pc, #-1068] @ 39380c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 3937ec │ │ │ │ + ldr r0, [pc, #-1076] @ 393810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 3937f0 │ │ │ │ + ldr r0, [pc, #-1084] @ 393814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 3937f4 │ │ │ │ + ldr r0, [pc, #-1092] @ 393818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 3937f8 │ │ │ │ + ldr r0, [pc, #-1100] @ 39381c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 3937fc │ │ │ │ + ldr r0, [pc, #-1108] @ 393820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 393800 │ │ │ │ + ldr r0, [pc, #-1116] @ 393824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 393804 │ │ │ │ + ldr r0, [pc, #-1124] @ 393828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 393808 │ │ │ │ + ldr r0, [pc, #-1132] @ 39382c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 39380c │ │ │ │ + ldr r0, [pc, #-1140] @ 393830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 393810 │ │ │ │ + ldr r0, [pc, #-1148] @ 393834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 393814 │ │ │ │ + ldr r0, [pc, #-1156] @ 393838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 393818 │ │ │ │ + ldr r0, [pc, #-1164] @ 39383c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 39381c │ │ │ │ + ldr r0, [pc, #-1172] @ 393840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 393820 │ │ │ │ + ldr r0, [pc, #-1180] @ 393844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 393824 │ │ │ │ + ldr r0, [pc, #-1188] @ 393848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 393828 │ │ │ │ + ldr r0, [pc, #-1196] @ 39384c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 39382c │ │ │ │ + ldr r0, [pc, #-1204] @ 393850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 393830 │ │ │ │ + ldr r0, [pc, #-1212] @ 393854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 393834 │ │ │ │ + ldr r0, [pc, #-1220] @ 393858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 393838 │ │ │ │ + ldr r0, [pc, #-1228] @ 39385c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 39383c │ │ │ │ + ldr r0, [pc, #-1236] @ 393860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 393840 │ │ │ │ + ldr r0, [pc, #-1244] @ 393864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 393844 │ │ │ │ + ldr r0, [pc, #-1252] @ 393868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 393848 │ │ │ │ + ldr r0, [pc, #-1260] @ 39386c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 39384c │ │ │ │ + ldr r0, [pc, #-1268] @ 393870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 393850 │ │ │ │ + ldr r0, [pc, #-1276] @ 393874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 393854 │ │ │ │ + ldr r0, [pc, #-1284] @ 393878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 393858 │ │ │ │ + ldr r0, [pc, #-1292] @ 39387c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 39385c │ │ │ │ + ldr r0, [pc, #-1300] @ 393880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 393860 │ │ │ │ + ldr r0, [pc, #-1308] @ 393884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 393864 │ │ │ │ + ldr r0, [pc, #-1316] @ 393888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 393868 │ │ │ │ + ldr r0, [pc, #-1324] @ 39388c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 39386c │ │ │ │ + ldr r0, [pc, #-1332] @ 393890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 393870 │ │ │ │ + ldr r0, [pc, #-1340] @ 393894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 393874 │ │ │ │ + ldr r0, [pc, #-1348] @ 393898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 393878 │ │ │ │ + ldr r0, [pc, #-1356] @ 39389c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 39387c │ │ │ │ + ldr r0, [pc, #-1364] @ 3938a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 393880 │ │ │ │ + ldr r0, [pc, #-1372] @ 3938a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 393884 │ │ │ │ + ldr r0, [pc, #-1380] @ 3938a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 393888 │ │ │ │ + ldr r0, [pc, #-1388] @ 3938ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 39388c │ │ │ │ + ldr r0, [pc, #-1396] @ 3938b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 393890 │ │ │ │ + ldr r0, [pc, #-1404] @ 3938b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 393894 │ │ │ │ + ldr r0, [pc, #-1412] @ 3938b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 393898 │ │ │ │ + ldr r0, [pc, #-1420] @ 3938bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 39389c │ │ │ │ + ldr r0, [pc, #-1428] @ 3938c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3938a0 │ │ │ │ + ldr r0, [pc, #-1436] @ 3938c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3938a4 │ │ │ │ + ldr r0, [pc, #-1444] @ 3938c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3938a8 │ │ │ │ + ldr r0, [pc, #-1452] @ 3938cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3938ac │ │ │ │ + ldr r0, [pc, #-1460] @ 3938d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3938b0 │ │ │ │ + ldr r0, [pc, #-1468] @ 3938d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3938b4 │ │ │ │ + ldr r0, [pc, #-1476] @ 3938d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3938b8 │ │ │ │ + ldr r0, [pc, #-1484] @ 3938dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3938bc │ │ │ │ + ldr r0, [pc, #-1492] @ 3938e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3938c0 │ │ │ │ + ldr r0, [pc, #-1500] @ 3938e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3938c4 │ │ │ │ + ldr r0, [pc, #-1508] @ 3938e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3938c8 │ │ │ │ + ldr r0, [pc, #-1516] @ 3938ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3938cc │ │ │ │ + ldr r0, [pc, #-1524] @ 3938f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3938d0 │ │ │ │ + ldr r0, [pc, #-1532] @ 3938f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3938d4 │ │ │ │ + ldr r0, [pc, #-1540] @ 3938f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3938d8 │ │ │ │ + ldr r0, [pc, #-1548] @ 3938fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3938dc │ │ │ │ + ldr r0, [pc, #-1556] @ 393900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3938e0 │ │ │ │ + ldr r0, [pc, #-1564] @ 393904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3938e4 │ │ │ │ + ldr r0, [pc, #-1572] @ 393908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3938e8 │ │ │ │ + ldr r0, [pc, #-1580] @ 39390c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 3938ec │ │ │ │ + ldr r0, [pc, #-1588] @ 393910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 3938f0 │ │ │ │ + ldr r0, [pc, #-1596] @ 393914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 3938f4 │ │ │ │ + ldr r0, [pc, #-1604] @ 393918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 3938f8 │ │ │ │ + ldr r0, [pc, #-1612] @ 39391c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3938fc │ │ │ │ + ldr r0, [pc, #-1620] @ 393920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 393900 │ │ │ │ + ldr r0, [pc, #-1628] @ 393924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 393904 │ │ │ │ + ldr r0, [pc, #-1636] @ 393928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 393908 │ │ │ │ + ldr r0, [pc, #-1644] @ 39392c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 39390c │ │ │ │ + ldr r0, [pc, #-1652] @ 393930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 393910 │ │ │ │ + ldr r0, [pc, #-1660] @ 393934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 393914 │ │ │ │ + ldr r0, [pc, #-1668] @ 393938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 393918 │ │ │ │ + ldr r0, [pc, #-1676] @ 39393c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 39391c │ │ │ │ + ldr r0, [pc, #-1684] @ 393940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 393920 │ │ │ │ + ldr r0, [pc, #-1692] @ 393944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 393924 │ │ │ │ + ldr r0, [pc, #-1700] @ 393948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 393928 │ │ │ │ + ldr r0, [pc, #-1708] @ 39394c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 39392c │ │ │ │ + ldr r0, [pc, #-1716] @ 393950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 393930 │ │ │ │ + ldr r0, [pc, #-1724] @ 393954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 393934 │ │ │ │ + ldr r0, [pc, #-1732] @ 393958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 393938 │ │ │ │ + ldr r0, [pc, #-1740] @ 39395c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 39393c │ │ │ │ + ldr r0, [pc, #-1748] @ 393960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 393940 │ │ │ │ + ldr r0, [pc, #-1756] @ 393964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 393944 │ │ │ │ + ldr r0, [pc, #-1764] @ 393968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 393948 │ │ │ │ + ldr r0, [pc, #-1772] @ 39396c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 39394c │ │ │ │ + ldr r0, [pc, #-1780] @ 393970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 393950 │ │ │ │ + ldr r0, [pc, #-1788] @ 393974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 393954 │ │ │ │ + ldr r0, [pc, #-1796] @ 393978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 393958 │ │ │ │ + ldr r0, [pc, #-1804] @ 39397c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 39395c │ │ │ │ + ldr r0, [pc, #-1812] @ 393980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 393960 │ │ │ │ + ldr r0, [pc, #-1820] @ 393984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 393964 │ │ │ │ + ldr r0, [pc, #-1828] @ 393988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 393968 │ │ │ │ + ldr r0, [pc, #-1836] @ 39398c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 39396c │ │ │ │ + ldr r0, [pc, #-1844] @ 393990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 393970 │ │ │ │ + ldr r0, [pc, #-1852] @ 393994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 393974 │ │ │ │ + ldr r0, [pc, #-1860] @ 393998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 393978 │ │ │ │ + ldr r0, [pc, #-1868] @ 39399c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 39397c │ │ │ │ + ldr r0, [pc, #-1876] @ 3939a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 393980 │ │ │ │ + ldr r0, [pc, #-1884] @ 3939a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 393984 │ │ │ │ + ldr r0, [pc, #-1892] @ 3939a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 393988 │ │ │ │ + ldr r0, [pc, #-1900] @ 3939ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 39398c │ │ │ │ + ldr r0, [pc, #-1908] @ 3939b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 393990 │ │ │ │ + ldr r0, [pc, #-1916] @ 3939b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 393994 │ │ │ │ + ldr r0, [pc, #-1924] @ 3939b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 393998 │ │ │ │ + ldr r0, [pc, #-1932] @ 3939bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 39399c │ │ │ │ + ldr r0, [pc, #-1940] @ 3939c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3939a0 │ │ │ │ + ldr r0, [pc, #-1948] @ 3939c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3939a4 │ │ │ │ + ldr r0, [pc, #-1956] @ 3939c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3939a8 │ │ │ │ + ldr r0, [pc, #-1964] @ 3939cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3939ac │ │ │ │ + ldr r0, [pc, #-1972] @ 3939d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3939b0 │ │ │ │ + ldr r0, [pc, #-1980] @ 3939d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3939b4 │ │ │ │ + ldr r0, [pc, #-1988] @ 3939d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3939b8 │ │ │ │ + ldr r0, [pc, #-1996] @ 3939dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3939bc │ │ │ │ + ldr r0, [pc, #-2004] @ 3939e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3939c0 │ │ │ │ + ldr r0, [pc, #-2012] @ 3939e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3939c4 │ │ │ │ + ldr r0, [pc, #-2020] @ 3939e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3939c8 │ │ │ │ + ldr r0, [pc, #-2028] @ 3939ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3939cc │ │ │ │ + ldr r0, [pc, #-2036] @ 3939f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3939d0 │ │ │ │ + ldr r0, [pc, #-2044] @ 3939f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3939d4 │ │ │ │ + ldr r0, [pc, #-2052] @ 3939f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3939d8 │ │ │ │ + ldr r0, [pc, #-2060] @ 3939fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3939dc │ │ │ │ + ldr r0, [pc, #-2068] @ 393a00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3939e0 │ │ │ │ + ldr r0, [pc, #-2076] @ 393a04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3939e4 │ │ │ │ + ldr r0, [pc, #-2084] @ 393a08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3939e8 │ │ │ │ + ldr r0, [pc, #-2092] @ 393a0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3939ec │ │ │ │ + ldr r0, [pc, #-2100] @ 393a10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3939f0 │ │ │ │ + ldr r0, [pc, #-2108] @ 393a14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3939f4 │ │ │ │ + ldr r0, [pc, #-2116] @ 393a18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3939f8 │ │ │ │ + ldr r0, [pc, #-2124] @ 393a1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3939fc │ │ │ │ + ldr r0, [pc, #-2132] @ 393a20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 393a00 │ │ │ │ + ldr r0, [pc, #-2140] @ 393a24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 393a04 │ │ │ │ + ldr r0, [pc, #-2148] @ 393a28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 393a08 │ │ │ │ + ldr r0, [pc, #-2156] @ 393a2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 393a0c │ │ │ │ + ldr r0, [pc, #-2164] @ 393a30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 393a10 │ │ │ │ + ldr r0, [pc, #-2172] @ 393a34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 393a14 │ │ │ │ + ldr r0, [pc, #-2180] @ 393a38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 393a18 │ │ │ │ + ldr r0, [pc, #-2188] @ 393a3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 393a1c │ │ │ │ + ldr r0, [pc, #-2196] @ 393a40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 393a20 │ │ │ │ + ldr r0, [pc, #-2204] @ 393a44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 393a24 │ │ │ │ + ldr r0, [pc, #-2212] @ 393a48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 393a28 │ │ │ │ + ldr r0, [pc, #-2220] @ 393a4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 393a2c │ │ │ │ + ldr r0, [pc, #-2228] @ 393a50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 393a30 │ │ │ │ + ldr r0, [pc, #-2236] @ 393a54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 393a34 │ │ │ │ + ldr r0, [pc, #-2244] @ 393a58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 393a38 │ │ │ │ + ldr r0, [pc, #-2252] @ 393a5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 393a3c │ │ │ │ + ldr r0, [pc, #-2260] @ 393a60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 393a40 │ │ │ │ + ldr r0, [pc, #-2268] @ 393a64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 393a44 │ │ │ │ + ldr r0, [pc, #-2276] @ 393a68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 393a48 │ │ │ │ + ldr r0, [pc, #-2284] @ 393a6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 393a4c │ │ │ │ + ldr r0, [pc, #-2292] @ 393a70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 393a50 │ │ │ │ + ldr r0, [pc, #-2300] @ 393a74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 393a54 │ │ │ │ + ldr r0, [pc, #-2308] @ 393a78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 393a58 │ │ │ │ + ldr r0, [pc, #-2316] @ 393a7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 393a5c │ │ │ │ + ldr r0, [pc, #-2324] @ 393a80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 393a60 │ │ │ │ + ldr r0, [pc, #-2332] @ 393a84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 393a64 │ │ │ │ + ldr r0, [pc, #-2340] @ 393a88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 393a68 │ │ │ │ + ldr r0, [pc, #-2348] @ 393a8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 393a6c │ │ │ │ + ldr r0, [pc, #-2356] @ 393a90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 393a70 │ │ │ │ + ldr r0, [pc, #-2364] @ 393a94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ - ldr ip, [pc, #4028] @ 395384 │ │ │ │ + ldr ip, [pc, #4028] @ 3953a8 │ │ │ │ sub sp, sp, #16 │ │ │ │ cmp r1, ip │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 394484 │ │ │ │ - ldr r2, [pc, #4004] @ 395388 │ │ │ │ + bhi 3944a8 │ │ │ │ + ldr r2, [pc, #4004] @ 3953ac │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 394d68 │ │ │ │ - ldr r2, [pc, #3996] @ 39538c │ │ │ │ + bhi 394d8c │ │ │ │ + ldr r2, [pc, #3996] @ 3953b0 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 3944f4 │ │ │ │ - ldr r3, [pc, #3988] @ 395390 │ │ │ │ + bhi 394518 │ │ │ │ + ldr r3, [pc, #3988] @ 3953b4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39cbc4 │ │ │ │ - ldr r3, [pc, #3980] @ 395394 │ │ │ │ + bhi 39cbe8 │ │ │ │ + ldr r3, [pc, #3980] @ 3953b8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394a20 │ │ │ │ - ldr r3, [pc, #3972] @ 395398 │ │ │ │ + bhi 394a44 │ │ │ │ + ldr r3, [pc, #3972] @ 3953bc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394820 │ │ │ │ + bhi 394844 │ │ │ │ cmp r1, #796 @ 0x31c │ │ │ │ - bhi 39b220 │ │ │ │ + bhi 39b244 │ │ │ │ cmp r1, #716 @ 0x2cc │ │ │ │ - bcs 394ae0 │ │ │ │ + bcs 394b04 │ │ │ │ cmp r1, #400 @ 0x190 │ │ │ │ - bhi 39ba44 │ │ │ │ + bhi 39ba68 │ │ │ │ cmp r1, #384 @ 0x180 │ │ │ │ - bcs 39d52c │ │ │ │ + bcs 39d550 │ │ │ │ cmp r1, #296 @ 0x128 │ │ │ │ - bhi 39e068 │ │ │ │ + bhi 39e08c │ │ │ │ cmp r1, #272 @ 0x110 │ │ │ │ - bcs 39dfec │ │ │ │ + bcs 39e010 │ │ │ │ cmp r1, #0 │ │ │ │ - beq 39fb50 │ │ │ │ + beq 39fb74 │ │ │ │ sub r1, r1, #256 @ 0x100 │ │ │ │ lsl r3, r1, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #12 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r3, [pc, #3888] @ 39539c │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r3, [pc, #3888] @ 3953c0 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #12 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3860] @ 3953a0 │ │ │ │ + ldr r3, [pc, #3860] @ 3953c4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394578 │ │ │ │ + bhi 39459c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0b2c │ │ │ │ - ldr r3, [pc, #3840] @ 3953a4 │ │ │ │ + bhi 3a0b50 │ │ │ │ + ldr r3, [pc, #3840] @ 3953c8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394784 │ │ │ │ + bhi 3947a8 │ │ │ │ sub r3, r3, #225 @ 0xe1 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39a538 │ │ │ │ - ldr r3, [pc, #3820] @ 3953a8 │ │ │ │ + bhi 39a55c │ │ │ │ + ldr r3, [pc, #3820] @ 3953cc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39b554 │ │ │ │ - ldr r3, [pc, #3812] @ 3953ac │ │ │ │ + bhi 39b578 │ │ │ │ + ldr r3, [pc, #3812] @ 3953d0 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 394990 │ │ │ │ - ldr r3, [pc, #3804] @ 3953b0 │ │ │ │ + bls 3949b4 │ │ │ │ + ldr r3, [pc, #3804] @ 3953d4 │ │ │ │ sub r1, r1, #5376 @ 0x1500 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #52 @ 0x34 │ │ │ │ cmp r1, #384 @ 0x180 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3768] @ 3953b4 │ │ │ │ + ldr r2, [pc, #3768] @ 3953d8 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 394660 │ │ │ │ - ldr r3, [pc, #3760] @ 3953b8 │ │ │ │ + bhi 394684 │ │ │ │ + ldr r3, [pc, #3760] @ 3953dc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39bc7c │ │ │ │ - ldr r3, [pc, #3752] @ 3953bc │ │ │ │ + bhi 39bca0 │ │ │ │ + ldr r3, [pc, #3752] @ 3953e0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39a028 │ │ │ │ + bhi 39a04c │ │ │ │ sub r3, r3, #9 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394e10 │ │ │ │ - ldr r3, [pc, #3732] @ 3953c0 │ │ │ │ + bhi 394e34 │ │ │ │ + ldr r3, [pc, #3732] @ 3953e4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39c520 │ │ │ │ + bhi 39c544 │ │ │ │ sub r3, r3, #49 @ 0x31 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39d160 │ │ │ │ + bhi 39d184 │ │ │ │ cmp r1, #3504 @ 0xdb0 │ │ │ │ - bhi 39d818 │ │ │ │ + bhi 39d83c │ │ │ │ sub r3, r3, #52 @ 0x34 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 39ef58 │ │ │ │ - ldr r3, [pc, #3692] @ 3953c4 │ │ │ │ + bls 39ef7c │ │ │ │ + ldr r3, [pc, #3692] @ 3953e8 │ │ │ │ sub r1, r1, #3472 @ 0xd90 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #8 │ │ │ │ cmp r1, #24 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3656] @ 3953c8 │ │ │ │ + ldr r3, [pc, #3656] @ 3953ec │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3946b0 │ │ │ │ + bhi 3946d4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0850 │ │ │ │ - ldr r3, [pc, #3636] @ 3953cc │ │ │ │ + bhi 3a0874 │ │ │ │ + ldr r3, [pc, #3636] @ 3953f0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3948a0 │ │ │ │ + bhi 3948c4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a082c │ │ │ │ - ldr r3, [pc, #3616] @ 3953d0 │ │ │ │ + bhi 3a0850 │ │ │ │ + ldr r3, [pc, #3616] @ 3953f4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394be4 │ │ │ │ + bhi 394c08 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39d9e4 │ │ │ │ + bhi 39da08 │ │ │ │ sub r3, r3, #103 @ 0x67 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39d78c │ │ │ │ + bhi 39d7b0 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39da48 │ │ │ │ + bhi 39da6c │ │ │ │ sub r3, r3, #39 @ 0x27 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 397c60 │ │ │ │ + bhi 397c84 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 39df90 │ │ │ │ + bls 39dfb4 │ │ │ │ sub r3, r1, #8192 @ 0x2000 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #3540] @ 3953d4 │ │ │ │ + ldr r2, [pc, #3540] @ 3953f8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 394c40 │ │ │ │ - ldr r3, [pc, #3520] @ 3953d8 │ │ │ │ + bne 394c64 │ │ │ │ + ldr r3, [pc, #3520] @ 3953fc │ │ │ │ cmp r1, r3 │ │ │ │ - beq 39da10 │ │ │ │ + beq 39da34 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #3500] @ 3953dc │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #3500] @ 395400 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3480] @ 3953e0 │ │ │ │ + ldr r2, [pc, #3480] @ 395404 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3452] @ 3953e4 │ │ │ │ + ldr r2, [pc, #3452] @ 395408 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 394848 │ │ │ │ - ldr ip, [pc, #3444] @ 3953e8 │ │ │ │ + bhi 39486c │ │ │ │ + ldr ip, [pc, #3444] @ 39540c │ │ │ │ cmp r1, ip │ │ │ │ - bhi 39de3c │ │ │ │ - ldr r3, [pc, #3436] @ 3953ec │ │ │ │ + bhi 39de60 │ │ │ │ + ldr r3, [pc, #3436] @ 395410 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ cmp r1, #4736 @ 0x1280 │ │ │ │ - bcc 394ce8 │ │ │ │ - ldr r3, [pc, #3420] @ 3953f0 │ │ │ │ + bcc 394d0c │ │ │ │ + ldr r3, [pc, #3420] @ 395414 │ │ │ │ sub r1, r1, #4736 @ 0x1280 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #152 @ 0x98 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3388] @ 3953f4 │ │ │ │ + ldr r3, [pc, #3388] @ 395418 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39490c │ │ │ │ + bhi 394930 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a02f8 │ │ │ │ - ldr r3, [pc, #3368] @ 3953f8 │ │ │ │ + bhi 3a031c │ │ │ │ + ldr r3, [pc, #3368] @ 39541c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394b04 │ │ │ │ + bhi 394b28 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fc44 │ │ │ │ - ldr r3, [pc, #3348] @ 3953fc │ │ │ │ + bhi 39fc68 │ │ │ │ + ldr r3, [pc, #3348] @ 395420 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39c968 │ │ │ │ + bhi 39c98c │ │ │ │ cmp r1, #14400 @ 0x3840 │ │ │ │ - bcs 3a0100 │ │ │ │ + bcs 3a0124 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dcc0 │ │ │ │ + bhi 39dce4 │ │ │ │ cmp r1, #14272 @ 0x37c0 │ │ │ │ - bcs 3a0938 │ │ │ │ + bcs 3a095c │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a090c │ │ │ │ + bhi 3a0930 │ │ │ │ cmp r1, #14208 @ 0x3780 │ │ │ │ - bcs 3a08ec │ │ │ │ + bcs 3a0910 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a08c0 │ │ │ │ + bhi 3a08e4 │ │ │ │ cmp r1, #14144 @ 0x3740 │ │ │ │ - bcc 394990 │ │ │ │ + bcc 3949b4 │ │ │ │ sub r3, r1, #14144 @ 0x3740 │ │ │ │ - ldr r2, [pc, #3268] @ 395400 │ │ │ │ + ldr r2, [pc, #3268] @ 395424 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - ldr r2, [pc, #3248] @ 395404 │ │ │ │ + beq 3949b4 │ │ │ │ + ldr r2, [pc, #3248] @ 395428 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3228] @ 395408 │ │ │ │ + ldr r2, [pc, #3228] @ 39542c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3200] @ 39540c │ │ │ │ + ldr r3, [pc, #3200] @ 395430 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3965b4 │ │ │ │ + bhi 3965d8 │ │ │ │ cmp r1, #6912 @ 0x1b00 │ │ │ │ - bcc 39caac │ │ │ │ - ldr r3, [pc, #3184] @ 395410 │ │ │ │ + bcc 39cad0 │ │ │ │ + ldr r3, [pc, #3184] @ 395434 │ │ │ │ sub r1, r1, #6912 @ 0x1b00 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #1016 @ 0x3f8 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r1, #4928 @ 0x1340 │ │ │ │ sub r3, r3, #36 @ 0x24 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #3108] @ 395400 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #3108] @ 395424 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - ldr r2, [pc, #3112] @ 395414 │ │ │ │ + beq 3949b4 │ │ │ │ + ldr r2, [pc, #3112] @ 395438 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 394a04 │ │ │ │ - ldr r2, [pc, #3084] @ 395418 │ │ │ │ + bne 394a28 │ │ │ │ + ldr r2, [pc, #3084] @ 39543c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3060] @ 39541c │ │ │ │ + ldr r3, [pc, #3060] @ 395440 │ │ │ │ sub r1, r1, #1840 @ 0x730 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #8 │ │ │ │ cmp r1, #684 @ 0x2ac │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3024] @ 395420 │ │ │ │ + ldr r3, [pc, #3024] @ 395444 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394d28 │ │ │ │ + bhi 394d4c │ │ │ │ sub r3, r3, #49 @ 0x31 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39c598 │ │ │ │ + bhi 39c5bc │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3947bc │ │ │ │ + bhi 3947e0 │ │ │ │ sub r3, r3, #41 @ 0x29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 394990 │ │ │ │ - ldr r3, [pc, #2980] @ 395424 │ │ │ │ + bls 3949b4 │ │ │ │ + ldr r3, [pc, #2980] @ 395448 │ │ │ │ sub r1, r1, #4864 @ 0x1300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #56 @ 0x38 │ │ │ │ cmp r1, #40 @ 0x28 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2944] @ 395428 │ │ │ │ + ldr r3, [pc, #2944] @ 39544c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394b74 │ │ │ │ + bhi 394b98 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a01a8 │ │ │ │ - ldr r3, [pc, #2924] @ 39542c │ │ │ │ + bhi 3a01cc │ │ │ │ + ldr r3, [pc, #2924] @ 395450 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39cb3c │ │ │ │ + bhi 39cb60 │ │ │ │ cmp r1, #13248 @ 0x33c0 │ │ │ │ - bcs 39e8e0 │ │ │ │ + bcs 39e904 │ │ │ │ sub r3, r3, #3536 @ 0xdd0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39da78 │ │ │ │ + bhi 39da9c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3a09fc │ │ │ │ - ldr r3, [pc, #2884] @ 395430 │ │ │ │ + bls 3a0a20 │ │ │ │ + ldr r3, [pc, #2884] @ 395454 │ │ │ │ sub r1, r1, #9664 @ 0x25c0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #48 @ 0x30 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2848] @ 395434 │ │ │ │ + ldr r3, [pc, #2848] @ 395458 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394c78 │ │ │ │ + bhi 394c9c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a07c4 │ │ │ │ - ldr r3, [pc, #2828] @ 395438 │ │ │ │ + bhi 3a07e8 │ │ │ │ + ldr r3, [pc, #2828] @ 39545c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39c8fc │ │ │ │ + bhi 39c920 │ │ │ │ cmp r1, #15552 @ 0x3cc0 │ │ │ │ - bcs 39fe24 │ │ │ │ + bcs 39fe48 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39db40 │ │ │ │ + bhi 39db64 │ │ │ │ cmp r1, #15424 @ 0x3c40 │ │ │ │ - bcs 3a0394 │ │ │ │ + bcs 3a03b8 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0368 │ │ │ │ + bhi 3a038c │ │ │ │ cmp r1, #15360 @ 0x3c00 │ │ │ │ - bcs 3a0348 │ │ │ │ + bcs 3a036c │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a031c │ │ │ │ + bhi 3a0340 │ │ │ │ cmp r1, #15296 @ 0x3bc0 │ │ │ │ - bcc 394990 │ │ │ │ + bcc 3949b4 │ │ │ │ sub r3, r1, #15296 @ 0x3bc0 │ │ │ │ - ldr r2, [pc, #2688] @ 395400 │ │ │ │ + ldr r2, [pc, #2688] @ 395424 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - ldr r2, [pc, #2724] @ 39543c │ │ │ │ + bne 394770 │ │ │ │ + ldr r2, [pc, #2724] @ 395460 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, pc} │ │ │ │ - ldr r2, [pc, #2692] @ 395440 │ │ │ │ + ldr r2, [pc, #2692] @ 395464 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2428 │ │ │ │ - ldr r2, [pc, #2668] @ 395444 │ │ │ │ + bne 3a244c │ │ │ │ + ldr r2, [pc, #2668] @ 395468 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2652] @ 395448 │ │ │ │ + ldr r2, [pc, #2652] @ 39546c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - beq 394804 │ │ │ │ - ldr r2, [pc, #2624] @ 39544c │ │ │ │ + beq 394828 │ │ │ │ + ldr r2, [pc, #2624] @ 395470 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2600] @ 395450 │ │ │ │ + ldr r3, [pc, #2600] @ 395474 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39c43c │ │ │ │ + bhi 39c460 │ │ │ │ cmp r1, #3008 @ 0xbc0 │ │ │ │ - bcs 3a0aec │ │ │ │ + bcs 3a0b10 │ │ │ │ sub r3, r3, #224 @ 0xe0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39d4dc │ │ │ │ + bhi 39d500 │ │ │ │ cmp r1, #2784 @ 0xae0 │ │ │ │ - bcs 3a0af4 │ │ │ │ + bcs 3a0b18 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39de00 │ │ │ │ + bhi 39de24 │ │ │ │ cmp r1, #2656 @ 0xa60 │ │ │ │ - bcs 3a0b24 │ │ │ │ + bcs 3a0b48 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0afc │ │ │ │ + bhi 3a0b20 │ │ │ │ cmp r1, #2592 @ 0xa20 │ │ │ │ - bcs 3a0b84 │ │ │ │ + bcs 3a0ba8 │ │ │ │ sub r3, r1, #2560 @ 0xa00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #2504] @ 395454 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #2504] @ 395478 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - ldr r2, [pc, #2492] @ 395458 │ │ │ │ + beq 3949b4 │ │ │ │ + ldr r2, [pc, #2492] @ 39547c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, r5 │ │ │ │ str r5, [sp, #8] │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ - ldr r6, [pc, #2460] @ 39545c │ │ │ │ + ldr r6, [pc, #2460] @ 395480 │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, r6 │ │ │ │ mov r8, r0 │ │ │ │ mov r9, r1 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ strd r8, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3949ac │ │ │ │ - ldr r3, [pc, #2424] @ 395460 │ │ │ │ + b 3949d0 │ │ │ │ + ldr r3, [pc, #2424] @ 395484 │ │ │ │ sub r1, r1, #716 @ 0x2cc │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #80 @ 0x50 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2392] @ 395464 │ │ │ │ + ldr r3, [pc, #2392] @ 395488 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ca40 │ │ │ │ + bhi 39ca64 │ │ │ │ cmp r1, #14976 @ 0x3a80 │ │ │ │ - bcs 39feac │ │ │ │ + bcs 39fed0 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dc00 │ │ │ │ + bhi 39dc24 │ │ │ │ cmp r1, #14848 @ 0x3a00 │ │ │ │ - bcs 39fe8c │ │ │ │ + bcs 39feb0 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0894 │ │ │ │ + bhi 3a08b8 │ │ │ │ cmp r1, #14784 @ 0x39c0 │ │ │ │ - bcs 3a0874 │ │ │ │ + bcs 3a0898 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0958 │ │ │ │ + bhi 3a097c │ │ │ │ cmp r1, #14720 @ 0x3980 │ │ │ │ - bcc 394990 │ │ │ │ + bcc 3949b4 │ │ │ │ sub r3, r1, #14720 @ 0x3980 │ │ │ │ - ldr r2, [pc, #2208] @ 395400 │ │ │ │ + ldr r2, [pc, #2208] @ 395424 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #2284] @ 395468 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #2284] @ 39548c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39c9d4 │ │ │ │ + bhi 39c9f8 │ │ │ │ cmp r1, #13824 @ 0x3600 │ │ │ │ - bcs 3a01cc │ │ │ │ + bcs 3a01f0 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dd80 │ │ │ │ + bhi 39dda4 │ │ │ │ cmp r1, #13696 @ 0x3580 │ │ │ │ - bcs 3a0164 │ │ │ │ + bcs 3a0188 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a09d0 │ │ │ │ + bhi 3a09f4 │ │ │ │ cmp r1, #13632 @ 0x3540 │ │ │ │ - bcs 3a09b0 │ │ │ │ + bcs 3a09d4 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0984 │ │ │ │ + bhi 3a09a8 │ │ │ │ cmp r1, #13568 @ 0x3500 │ │ │ │ - bcc 394990 │ │ │ │ + bcc 3949b4 │ │ │ │ sub r3, r1, #13568 @ 0x3500 │ │ │ │ - ldr r2, [pc, #2096] @ 395400 │ │ │ │ + ldr r2, [pc, #2096] @ 395424 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #2176] @ 39546c │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #2176] @ 395490 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39c8a8 │ │ │ │ + bhi 39c8cc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0098 │ │ │ │ + bhi 3a00bc │ │ │ │ cmp r1, #8512 @ 0x2140 │ │ │ │ - beq 39f744 │ │ │ │ - bhi 39d990 │ │ │ │ - ldr r3, [pc, #2144] @ 395470 │ │ │ │ + beq 39f768 │ │ │ │ + bhi 39d9b4 │ │ │ │ + ldr r3, [pc, #2144] @ 395494 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3a0da8 │ │ │ │ + bls 3a0dcc │ │ │ │ sub r3, r1, #8448 @ 0x2100 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #1956] @ 3953d4 │ │ │ │ + ldr r2, [pc, #1956] @ 3953f8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - beq 39f138 │ │ │ │ - ldr r2, [pc, #2092] @ 395474 │ │ │ │ + beq 39f15c │ │ │ │ + ldr r2, [pc, #2092] @ 395498 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2072] @ 395478 │ │ │ │ + ldr r2, [pc, #2072] @ 39549c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2044] @ 39547c │ │ │ │ + ldr r3, [pc, #2044] @ 3954a0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39cae8 │ │ │ │ + bhi 39cb0c │ │ │ │ cmp r1, #16128 @ 0x3f00 │ │ │ │ - bcs 39fe04 │ │ │ │ + bcs 39fe28 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dd40 │ │ │ │ + bhi 39dd64 │ │ │ │ cmp r1, #16000 @ 0x3e80 │ │ │ │ - bcs 3a0144 │ │ │ │ + bcs 3a0168 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fd90 │ │ │ │ + bhi 39fdb4 │ │ │ │ cmp r1, #15936 @ 0x3e40 │ │ │ │ - bcs 39fd70 │ │ │ │ + bcs 39fd94 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0728 │ │ │ │ + bhi 3a074c │ │ │ │ cmp r1, #15872 @ 0x3e00 │ │ │ │ - bcc 394990 │ │ │ │ + bcc 3949b4 │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ - ldr r2, [pc, #1836] @ 395400 │ │ │ │ + ldr r2, [pc, #1836] @ 395424 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r3, #220 @ 0xdc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ sub r3, r3, #41 @ 0x29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 39e49c │ │ │ │ - ldr r3, [pc, #1912] @ 395480 │ │ │ │ + bls 39e4c0 │ │ │ │ + ldr r3, [pc, #1912] @ 3954a4 │ │ │ │ sub r1, r1, #4608 @ 0x1200 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #20 │ │ │ │ cmp r1, #40 @ 0x28 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #1876] @ 395484 │ │ │ │ + ldr r3, [pc, #1876] @ 3954a8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39e9dc │ │ │ │ + bhi 39ea00 │ │ │ │ sub r3, r3, #77 @ 0x4d │ │ │ │ cmp r1, r3 │ │ │ │ - bls 394990 │ │ │ │ - ldr r3, [pc, #1856] @ 395488 │ │ │ │ + bls 3949b4 │ │ │ │ + ldr r3, [pc, #1856] @ 3954ac │ │ │ │ sub r1, r1, #5120 @ 0x1400 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #24 │ │ │ │ cmp r1, #76 @ 0x4c │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r2, r1, #5376 @ 0x1500 │ │ │ │ sub r2, r2, #20 │ │ │ │ - ldr lr, [pc, #1812] @ 39548c │ │ │ │ + ldr lr, [pc, #1812] @ 3954b0 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r8, #1 │ │ │ │ ands lr, lr, r8, lsl r2 │ │ │ │ - bne 3947e4 │ │ │ │ + bne 394808 │ │ │ │ cmp r1, ip │ │ │ │ - beq 39f4d4 │ │ │ │ - ldr r3, [pc, #1784] @ 395490 │ │ │ │ + beq 39f4f8 │ │ │ │ + ldr r3, [pc, #1784] @ 3954b4 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 394990 │ │ │ │ - b 39474c │ │ │ │ - ldr r2, [pc, #1772] @ 395494 │ │ │ │ + bne 3949b4 │ │ │ │ + b 394770 │ │ │ │ + ldr r2, [pc, #1772] @ 3954b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1752] @ 395498 │ │ │ │ + ldr r2, [pc, #1752] @ 3954bc │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1724] @ 39549c │ │ │ │ + ldr r2, [pc, #1724] @ 3954c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1704] @ 3954a0 │ │ │ │ + ldr r2, [pc, #1704] @ 3954c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3920 @ 0xf50 │ │ │ │ sub r3, r3, #4 │ │ │ │ - ldr r2, [pc, #1668] @ 3954a4 │ │ │ │ + ldr r2, [pc, #1668] @ 3954c8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 394628 │ │ │ │ - ldr r2, [pc, #1644] @ 3954a8 │ │ │ │ + beq 3949b4 │ │ │ │ + b 39464c │ │ │ │ + ldr r2, [pc, #1644] @ 3954cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1624] @ 3954ac │ │ │ │ + ldr r2, [pc, #1624] @ 3954d0 │ │ │ │ lsl r3, r5, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ lsr r3, r3, #20 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1600] @ 3954b0 │ │ │ │ + ldr r2, [pc, #1600] @ 3954d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - beq 394804 │ │ │ │ - b 394a04 │ │ │ │ - ldr r2, [pc, #1568] @ 3954b4 │ │ │ │ + beq 394828 │ │ │ │ + b 394a28 │ │ │ │ + ldr r2, [pc, #1568] @ 3954d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1552] @ 3954b8 │ │ │ │ + ldr r2, [pc, #1552] @ 3954dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-268435456 @ 0xf0000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1524] @ 3954bc │ │ │ │ - ldr r8, [pc, #1524] @ 3954c0 │ │ │ │ + ldr r2, [pc, #1524] @ 3954e0 │ │ │ │ + ldr r8, [pc, #1524] @ 3954e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1476] @ 3954c4 │ │ │ │ + ldr r2, [pc, #1476] @ 3954e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1428] @ 3954c8 │ │ │ │ + ldr r2, [pc, #1428] @ 3954ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1408] @ 3954cc │ │ │ │ + ldr r2, [pc, #1408] @ 3954f0 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r3, #4 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #1368] @ 3954d0 │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #1368] @ 3954f4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3947ec │ │ │ │ - ldr r2, [pc, #1360] @ 3954d4 │ │ │ │ + b 394810 │ │ │ │ + ldr r2, [pc, #1360] @ 3954f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1340] @ 3954d8 │ │ │ │ + ldr r2, [pc, #1340] @ 3954fc │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1308] @ 3954dc │ │ │ │ + ldr r2, [pc, #1308] @ 395500 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3a0e14 │ │ │ │ - ldr r2, [pc, #1280] @ 3954e0 │ │ │ │ + bne 3a0e38 │ │ │ │ + ldr r2, [pc, #1280] @ 395504 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1264] @ 3954e4 │ │ │ │ + ldr r2, [pc, #1264] @ 395508 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1244] @ 3954e8 │ │ │ │ + ldr r3, [pc, #1244] @ 39550c │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3a42b4 │ │ │ │ + bhi 3a42d8 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1208] @ 3954ec │ │ │ │ + ldr r2, [pc, #1208] @ 395510 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1192] @ 3954f0 │ │ │ │ + ldr r3, [pc, #1192] @ 395514 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bhi 395064 │ │ │ │ + bhi 395088 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1160] @ 3954f4 │ │ │ │ + ldr r2, [pc, #1160] @ 395518 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r2, r1, #3712 @ 0xe80 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r2 │ │ │ │ - ldr r2, [pc, #1112] @ 3954f8 │ │ │ │ + ldr r2, [pc, #1112] @ 39551c │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cc0c │ │ │ │ - ldr r2, [pc, #1104] @ 3954fc │ │ │ │ + bne 39cc30 │ │ │ │ + ldr r2, [pc, #1104] @ 395520 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39ccb0 │ │ │ │ - ldr r2, [pc, #1096] @ 395500 │ │ │ │ + bne 39ccd4 │ │ │ │ + ldr r2, [pc, #1096] @ 395524 │ │ │ │ tst r3, r2 │ │ │ │ - beq 394990 │ │ │ │ - ldr r2, [pc, #1088] @ 395504 │ │ │ │ + beq 3949b4 │ │ │ │ + ldr r2, [pc, #1088] @ 395528 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3947ec │ │ │ │ - ldr r2, [pc, #1080] @ 395508 │ │ │ │ + b 394810 │ │ │ │ + ldr r2, [pc, #1080] @ 39552c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1168] @ 395578 │ │ │ │ + ldr r3, [pc, #1168] @ 39559c │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a34d8 │ │ │ │ - bhi 3a1834 │ │ │ │ + beq 3a34fc │ │ │ │ + bhi 3a1858 │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 3a0df0 │ │ │ │ + bhi 3a0e14 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396a50 │ │ │ │ - ldr r3, [pc, #1028] @ 39550c │ │ │ │ + beq 396a74 │ │ │ │ + ldr r3, [pc, #1028] @ 395530 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 396a50 │ │ │ │ + bhi 396a74 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #996] @ 395510 │ │ │ │ + ldr r2, [pc, #996] @ 395534 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3a1798 │ │ │ │ + bhi 3a17bc │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396a50 │ │ │ │ - ldr r3, [pc, #960] @ 395514 │ │ │ │ + beq 396a74 │ │ │ │ + ldr r3, [pc, #960] @ 395538 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 3a4210 │ │ │ │ + bhi 3a4234 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #928] @ 395518 │ │ │ │ + ldr r2, [pc, #928] @ 39553c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 3a0df8 │ │ │ │ - bhi 3a117c │ │ │ │ + beq 3a0e1c │ │ │ │ + bhi 3a11a0 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r3, [pc, #884] @ 39551c │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r3, [pc, #884] @ 395540 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 398b2c │ │ │ │ + bhi 398b50 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #852] @ 395520 │ │ │ │ + ldr r2, [pc, #852] @ 395544 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3a17c8 │ │ │ │ + bhi 3a17ec │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396a50 │ │ │ │ - ldr r3, [pc, #816] @ 395524 │ │ │ │ + beq 396a74 │ │ │ │ + ldr r3, [pc, #816] @ 395548 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 3a4210 │ │ │ │ + bhi 3a4234 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #784] @ 395528 │ │ │ │ + ldr r2, [pc, #784] @ 39554c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #840] @ 395578 │ │ │ │ + ldr r3, [pc, #840] @ 39559c │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a34d8 │ │ │ │ - bhi 3a17f8 │ │ │ │ + beq 3a34fc │ │ │ │ + bhi 3a181c │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 3a0df0 │ │ │ │ + bhi 3a0e14 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396a50 │ │ │ │ - ldr r3, [pc, #732] @ 39552c │ │ │ │ + beq 396a74 │ │ │ │ + ldr r3, [pc, #732] @ 395550 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 396a50 │ │ │ │ + bhi 396a74 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #700] @ 395530 │ │ │ │ + ldr r2, [pc, #700] @ 395554 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 3a0df8 │ │ │ │ - bhi 3a1618 │ │ │ │ + beq 3a0e1c │ │ │ │ + bhi 3a163c │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r3, [pc, #656] @ 395534 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r3, [pc, #656] @ 395558 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 398b2c │ │ │ │ + bhi 398b50 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #624] @ 395538 │ │ │ │ + ldr r2, [pc, #624] @ 39555c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #604] @ 39553c │ │ │ │ + ldr r2, [pc, #604] @ 395560 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #576] @ 395540 │ │ │ │ + ldr r3, [pc, #576] @ 395564 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 39a0a4 │ │ │ │ - bhi 3a006c │ │ │ │ + beq 39a0c8 │ │ │ │ + bhi 3a0090 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #552] @ 395544 │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #552] @ 395568 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #532] @ 395548 │ │ │ │ + ldr r2, [pc, #532] @ 39556c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #504] @ 39554c │ │ │ │ + ldr r2, [pc, #504] @ 395570 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #484] @ 395550 │ │ │ │ + ldr r2, [pc, #484] @ 395574 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ andeq r1, r0, r0, lsr r5 │ │ │ │ andeq r1, r0, r3, lsl r5 │ │ │ │ andeq r0, r0, ip, ror sp │ │ │ │ andeq r0, r0, fp, asr sp │ │ │ │ andeq r0, r0, r4, ror #19 │ │ │ │ andeq r0, r0, r7, lsr r7 │ │ │ │ - adceq lr, lr, r2, lsl #30 │ │ │ │ + strdeq lr, [lr], lr @ │ │ │ │ @ instruction: 0x00001fb8 │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ @ instruction: 0x000016b4 │ │ │ │ andeq r1, r0, r3, lsr r5 │ │ │ │ - @ instruction: 0x00aeeeb0 │ │ │ │ + adceq lr, lr, ip, lsr #29 │ │ │ │ andeq r1, r0, ip, asr #2 │ │ │ │ ldrdeq r1, [r0], -pc @ │ │ │ │ andeq r0, r0, ip, asr pc │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - adceq pc, lr, lr, lsr #2 │ │ │ │ + adceq pc, lr, sl, lsr #2 │ │ │ │ andeq r3, r0, ip, lsr r7 │ │ │ │ andeq r2, r0, ip, asr #7 │ │ │ │ andeq r2, r0, r0, ror #1 │ │ │ │ tsteq r1, r1 │ │ │ │ andeq r2, r0, r0, lsl r0 │ │ │ │ - addseq r2, ip, r8, lsr #16 │ │ │ │ - addseq sl, sp, r4, lsr sp │ │ │ │ + addseq r2, ip, r4, lsr #16 │ │ │ │ + addseq sl, sp, r0, lsr sp │ │ │ │ andeq r1, r0, r4, lsr r3 │ │ │ │ andeq r1, r0, fp, lsl r3 │ │ │ │ andeq r1, r0, r8, lsl r3 │ │ │ │ - adceq pc, lr, r4, lsr #32 │ │ │ │ + adceq pc, lr, r0, lsr #32 │ │ │ │ @ instruction: 0x00003bbc │ │ │ │ andeq r3, r0, ip, ror r9 │ │ │ │ andeq r3, r0, ip, asr r8 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - addseq r2, ip, r4, lsl #14 │ │ │ │ - addseq sl, sp, r0, lsl ip │ │ │ │ + addseq r2, ip, r0, lsl #14 │ │ │ │ + addseq sl, sp, ip, lsl #24 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ - adceq pc, lr, sl, asr #32 │ │ │ │ - addseq r2, ip, r0, lsl #23 │ │ │ │ - addseq r2, ip, ip, lsr #14 │ │ │ │ - @ instruction: 0x00aef7b4 │ │ │ │ + adceq pc, lr, r6, asr #32 │ │ │ │ + addseq r2, ip, ip, ror fp │ │ │ │ + addseq r2, ip, r8, lsr #14 │ │ │ │ + @ instruction: 0x00aef7b0 │ │ │ │ @ instruction: 0x000013b4 │ │ │ │ - @ instruction: 0x00aefcb6 │ │ │ │ + @ instruction: 0x00aefcb2 │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ - umlaleq pc, lr, ip, ip @ │ │ │ │ + umlaleq pc, lr, r8, ip @ │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ - @ instruction: 0x009bb4d4 │ │ │ │ - addseq sl, sp, r0, asr #14 │ │ │ │ - addseq r2, ip, r0, ror #10 │ │ │ │ - addseq sl, sp, r4, lsr #14 │ │ │ │ - addseq r2, ip, r4, lsr r5 │ │ │ │ + @ instruction: 0x009bb4d0 │ │ │ │ + addseq sl, sp, ip, lsr r7 │ │ │ │ + addseq r2, ip, ip, asr r5 │ │ │ │ + addseq sl, sp, r0, lsr #14 │ │ │ │ + addseq r2, ip, r0, lsr r5 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ - @ instruction: 0x009c23bc │ │ │ │ - @ instruction: 0x009da8bc │ │ │ │ - ldrdeq pc, [lr], sl @ │ │ │ │ + @ instruction: 0x009c23b8 │ │ │ │ + @ instruction: 0x009da8b8 │ │ │ │ + ldrdeq pc, [lr], r6 @ │ │ │ │ muleq r0, ip, sl │ │ │ │ andeq r3, r0, ip, lsl r6 │ │ │ │ andeq r2, r0, r0, lsr #6 │ │ │ │ andeq r2, r0, r0, lsr #2 │ │ │ │ - addseq r2, ip, r0, lsl r2 │ │ │ │ - addseq sl, sp, ip, lsl r7 │ │ │ │ + addseq r2, ip, ip, lsl #4 │ │ │ │ + addseq sl, sp, r8, lsl r7 │ │ │ │ andeq r3, r0, ip, lsl pc │ │ │ │ - adceq pc, lr, ip, asr r9 @ │ │ │ │ + adceq pc, lr, r8, asr r9 @ │ │ │ │ andeq r1, r0, r4, ror #8 │ │ │ │ - adceq pc, lr, lr, ror #18 │ │ │ │ + adceq pc, lr, sl, ror #18 │ │ │ │ andseq r1, r0, r1, lsl #2 │ │ │ │ andeq r1, r0, r8, lsl r5 │ │ │ │ - addseq r2, ip, ip, ror r1 │ │ │ │ - @ instruction: 0x009da5bc │ │ │ │ - addseq r2, ip, r0, lsr r1 │ │ │ │ - addseq sl, sp, r4, lsl #11 │ │ │ │ + addseq r2, ip, r8, ror r1 │ │ │ │ + @ instruction: 0x009da5b8 │ │ │ │ + addseq r2, ip, ip, lsr #2 │ │ │ │ + addseq sl, sp, r0, lsl #11 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ - addseq ip, sp, ip, asr #14 │ │ │ │ - addseq sl, sp, r8, lsr #10 │ │ │ │ - @ instruction: 0x009c24f8 │ │ │ │ - addseq r1, ip, r4, asr #31 │ │ │ │ - @ instruction: 0x009da4d4 │ │ │ │ - umullseq fp, sp, r8, ip │ │ │ │ - addseq sl, sp, r0, lsr #9 │ │ │ │ - addseq fp, sp, r4, ror ip │ │ │ │ - addseq r1, ip, r4, lsr #30 │ │ │ │ - addseq sl, sp, r0, lsr r4 │ │ │ │ - @ instruction: 0x009da3f0 │ │ │ │ - @ instruction: 0x009da3d0 │ │ │ │ - addseq sl, sp, r0, ror #7 │ │ │ │ - addseq sl, sp, r0, ror #5 │ │ │ │ - addseq r2, ip, ip, ror #3 │ │ │ │ - addseq sl, sp, r0, asr #5 │ │ │ │ - adceq pc, lr, r0, asr #14 │ │ │ │ - addseq r1, ip, r4, lsr #28 │ │ │ │ - adceq pc, lr, r4, lsl r7 @ │ │ │ │ - ldrheq pc, [sl], r4 @ │ │ │ │ + addseq ip, sp, r8, asr #14 │ │ │ │ + addseq sl, sp, r4, lsr #10 │ │ │ │ + @ instruction: 0x009c24f4 │ │ │ │ + addseq r1, ip, r0, asr #31 │ │ │ │ + @ instruction: 0x009da4d0 │ │ │ │ + umullseq fp, sp, r4, ip │ │ │ │ + umullseq sl, sp, ip, r4 │ │ │ │ + addseq fp, sp, r0, ror ip │ │ │ │ + addseq r1, ip, r0, lsr #30 │ │ │ │ + addseq sl, sp, ip, lsr #8 │ │ │ │ + addseq sl, sp, ip, ror #7 │ │ │ │ + addseq sl, sp, ip, asr #7 │ │ │ │ + @ instruction: 0x009da3dc │ │ │ │ + @ instruction: 0x009da2dc │ │ │ │ + addseq r2, ip, r8, ror #3 │ │ │ │ + @ instruction: 0x009da2bc │ │ │ │ + adceq pc, lr, ip, lsr r7 @ │ │ │ │ + addseq r1, ip, r0, lsr #28 │ │ │ │ + adceq pc, lr, r0, lsl r7 @ │ │ │ │ + ldrheq pc, [sl], r0 @ │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ - umullseq r1, ip, r8, sp │ │ │ │ - addseq r1, ip, r8, lsl #27 │ │ │ │ - adceq pc, lr, r4, asr r8 @ │ │ │ │ - addseq r1, ip, ip, lsr #26 │ │ │ │ - adceq pc, lr, lr, lsr #16 │ │ │ │ - addseq r1, ip, r0, ror #25 │ │ │ │ - adceq pc, lr, r2, ror #15 │ │ │ │ - addseq r1, ip, ip, lsl #25 │ │ │ │ - @ instruction: 0x00aef7ba │ │ │ │ - addseq r1, ip, r0, asr #24 │ │ │ │ - adceq pc, lr, r6, ror #14 │ │ │ │ - addseq r1, ip, r4, ror #23 │ │ │ │ - adceq pc, lr, r8, lsr r7 @ │ │ │ │ - umullseq r1, ip, r8, fp │ │ │ │ - umullseq sl, sp, ip, r0 │ │ │ │ + umullseq r1, ip, r4, sp │ │ │ │ + addseq r1, ip, r4, lsl #27 │ │ │ │ + adceq pc, lr, r0, asr r8 @ │ │ │ │ + addseq r1, ip, r8, lsr #26 │ │ │ │ + adceq pc, lr, sl, lsr #16 │ │ │ │ + @ instruction: 0x009c1cdc │ │ │ │ + ldrdeq pc, [lr], lr @ │ │ │ │ + addseq r1, ip, r8, lsl #25 │ │ │ │ + @ instruction: 0x00aef7b6 │ │ │ │ + addseq r1, ip, ip, lsr ip │ │ │ │ + adceq pc, lr, r2, ror #14 │ │ │ │ + addseq r1, ip, r0, ror #23 │ │ │ │ + adceq pc, lr, r4, lsr r7 @ │ │ │ │ + umullseq r1, ip, r4, fp │ │ │ │ + umullseq sl, sp, r8, r0 │ │ │ │ andeq r2, r0, ip, lsl #7 │ │ │ │ - addseq r1, ip, r8, asr fp │ │ │ │ - addseq sl, sp, r8, asr #32 │ │ │ │ - @ instruction: 0x009da9b8 │ │ │ │ - addseq sl, sp, r0, lsl r0 │ │ │ │ - addseq r1, ip, r8, ror #13 │ │ │ │ - adceq pc, lr, r8, asr r2 @ │ │ │ │ - @ instruction: 0x009c16bc │ │ │ │ - @ instruction: 0x009c16b0 │ │ │ │ - addseq r1, ip, ip, asr #12 │ │ │ │ - adceq pc, lr, sl, ror #3 │ │ │ │ - @ instruction: 0x009c15f8 │ │ │ │ - adceq pc, lr, r2, asr #3 │ │ │ │ - addseq r1, ip, ip, lsr #11 │ │ │ │ + addseq r1, ip, r4, asr fp │ │ │ │ + addseq sl, sp, r4, asr #32 │ │ │ │ + @ instruction: 0x009da9b4 │ │ │ │ + addseq sl, sp, ip │ │ │ │ + addseq r1, ip, r4, ror #13 │ │ │ │ + adceq pc, lr, r4, asr r2 @ │ │ │ │ + @ instruction: 0x009c16b8 │ │ │ │ + addseq r1, ip, ip, lsr #13 │ │ │ │ + addseq r1, ip, r8, asr #12 │ │ │ │ + adceq pc, lr, r6, ror #3 │ │ │ │ + @ instruction: 0x009c15f4 │ │ │ │ + @ instruction: 0x00aef1be │ │ │ │ + addseq r1, ip, r8, lsr #11 │ │ │ │ andeq r4, r0, r1 │ │ │ │ - adceq pc, lr, lr, ror #2 │ │ │ │ - addseq sl, sp, r8, lsr r4 │ │ │ │ - addseq fp, sp, r8, asr r6 │ │ │ │ - addseq sl, sp, ip, lsl #8 │ │ │ │ + adceq pc, lr, sl, ror #2 │ │ │ │ + addseq sl, sp, r4, lsr r4 │ │ │ │ + addseq fp, sp, r4, asr r6 │ │ │ │ + addseq sl, sp, r8, lsl #8 │ │ │ │ @ instruction: 0x003fffff │ │ │ │ - addseq r9, sp, r4, lsr #20 │ │ │ │ - addseq r1, ip, r0, ror #9 │ │ │ │ - ldrdeq pc, [lr], r8 @ │ │ │ │ - umullseq r1, ip, r4, r4 │ │ │ │ - adceq pc, lr, ip, lsl #1 │ │ │ │ - addseq r1, ip, r0, asr #8 │ │ │ │ - @ instruction: 0x009da2b0 │ │ │ │ - addseq sl, sp, r8, asr r2 │ │ │ │ - addseq r9, sp, r0, lsl r9 │ │ │ │ - addseq sl, sp, ip, lsr r2 │ │ │ │ - addseq r9, sp, r4, ror #16 │ │ │ │ - @ instruction: 0x009da1bc │ │ │ │ - @ instruction: 0x009d98b4 │ │ │ │ - addseq r9, sp, r0, lsl #4 │ │ │ │ - addseq r9, sp, r0, ror #3 │ │ │ │ - addseq r9, sp, r0, asr #3 │ │ │ │ - addseq r9, sp, r0, lsr #3 │ │ │ │ - addseq r9, sp, r0, lsl #3 │ │ │ │ - addseq r9, sp, r0, ror #2 │ │ │ │ - addseq r9, sp, r0, asr #2 │ │ │ │ - addseq r9, sp, r0, lsr #2 │ │ │ │ - addseq r8, sp, r4, asr #31 │ │ │ │ - addseq r9, sp, r4, ror #13 │ │ │ │ - addseq r9, sp, r4, ror #31 │ │ │ │ - ldrdeq lr, [lr], r4 @ │ │ │ │ - addseq r1, ip, r8, asr #9 │ │ │ │ - addseq r9, sp, r0, ror r6 │ │ │ │ - addseq r9, sp, r4, lsl #29 │ │ │ │ - addseq r9, sp, r8, lsr r6 │ │ │ │ - addseq r8, ip, r4, asr #8 │ │ │ │ - addseq r9, sp, r0, lsr lr │ │ │ │ - adceq lr, lr, lr, lsl #26 │ │ │ │ - addseq r9, sp, r0, ror #27 │ │ │ │ - umullseq r9, sp, r4, r5 │ │ │ │ - addseq r8, ip, r0, lsr #7 │ │ │ │ + addseq r9, sp, r0, lsr #20 │ │ │ │ + @ instruction: 0x009c14dc │ │ │ │ + ldrdeq pc, [lr], r4 @ │ │ │ │ + umullseq r1, ip, r0, r4 │ │ │ │ + adceq pc, lr, r8, lsl #1 │ │ │ │ + addseq r1, ip, ip, lsr r4 │ │ │ │ + addseq sl, sp, ip, lsr #5 │ │ │ │ + addseq sl, sp, r4, asr r2 │ │ │ │ + addseq r9, sp, ip, lsl #18 │ │ │ │ + addseq sl, sp, r8, lsr r2 │ │ │ │ + addseq r9, sp, r0, ror #16 │ │ │ │ + @ instruction: 0x009da1b8 │ │ │ │ + @ instruction: 0x009d98b0 │ │ │ │ + @ instruction: 0x009d91fc │ │ │ │ + @ instruction: 0x009d91dc │ │ │ │ + @ instruction: 0x009d91bc │ │ │ │ + umullseq r9, sp, ip, r1 │ │ │ │ + addseq r9, sp, ip, ror r1 │ │ │ │ + addseq r9, sp, ip, asr r1 │ │ │ │ + addseq r9, sp, ip, lsr r1 │ │ │ │ + addseq r9, sp, ip, lsl r1 │ │ │ │ + addseq r8, sp, r0, asr #31 │ │ │ │ + addseq r9, sp, r0, ror #13 │ │ │ │ + addseq r9, sp, r0, ror #31 │ │ │ │ + ldrdeq lr, [lr], r0 @ │ │ │ │ + addseq r1, ip, r4, asr #9 │ │ │ │ + addseq r9, sp, ip, ror #12 │ │ │ │ + addseq r9, sp, r0, lsl #29 │ │ │ │ + addseq r9, sp, r4, lsr r6 │ │ │ │ + addseq r8, ip, r0, asr #8 │ │ │ │ + addseq r9, sp, ip, lsr #28 │ │ │ │ + adceq lr, lr, sl, lsl #26 │ │ │ │ + @ instruction: 0x009d9ddc │ │ │ │ + umullseq r9, sp, r0, r5 │ │ │ │ + umullseq r8, ip, ip, r3 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - addseq r9, sp, ip, lsl #27 │ │ │ │ - adceq lr, lr, r8, lsl #25 │ │ │ │ - addseq r9, sp, ip, asr #18 │ │ │ │ - @ instruction: 0x009d94f0 │ │ │ │ - addseq r9, sp, r4, lsr #18 │ │ │ │ - addseq r8, ip, r8, asr #5 │ │ │ │ - addseq r9, sp, r0, lsl #9 │ │ │ │ - addseq r9, sp, r4, lsl #28 │ │ │ │ - addseq r9, sp, r8, asr #8 │ │ │ │ - addseq r8, sp, ip, ror sp │ │ │ │ - addseq r8, sp, ip, lsr sp │ │ │ │ - umullseq lr, sl, r4, r1 │ │ │ │ - @ instruction: 0x009c13bc │ │ │ │ + addseq r9, sp, r8, lsl #27 │ │ │ │ + adceq lr, lr, r4, lsl #25 │ │ │ │ + addseq r9, sp, r8, asr #18 │ │ │ │ + addseq r9, sp, ip, ror #9 │ │ │ │ + addseq r9, sp, r0, lsr #18 │ │ │ │ + addseq r8, ip, r4, asr #5 │ │ │ │ + addseq r9, sp, ip, ror r4 │ │ │ │ + addseq r9, sp, r0, lsl #28 │ │ │ │ + addseq r9, sp, r4, asr #8 │ │ │ │ + addseq r8, sp, r8, ror sp │ │ │ │ + addseq r8, sp, r8, lsr sp │ │ │ │ + umullseq lr, sl, r0, r1 │ │ │ │ + @ instruction: 0x009c13b8 │ │ │ │ + addseq r0, ip, ip, ror #30 │ │ │ │ + addseq r8, sp, r0, lsr #25 │ │ │ │ + addseq r8, ip, r0, lsr #3 │ │ │ │ + addseq r8, sp, ip, asr sp │ │ │ │ + adceq lr, lr, sl, asr #21 │ │ │ │ + addseq pc, lr, r0, ror #21 │ │ │ │ + addseq lr, sl, r0, lsr #1 │ │ │ │ + @ instruction: 0x009d8cd8 │ │ │ │ + adceq lr, lr, r6, asr sl │ │ │ │ + addseq sl, sp, r8, ror #20 │ │ │ │ + umullseq r9, sp, ip, r2 │ │ │ │ + addseq sl, sp, ip, asr #20 │ │ │ │ + addseq r1, ip, r4, lsr #4 │ │ │ │ + @ instruction: 0x009c0dd8 │ │ │ │ + umullseq pc, lr, r4, r8 @ │ │ │ │ + addseq r0, ip, r4, lsr #27 │ │ │ │ + addseq pc, lr, r0, ror r8 @ │ │ │ │ + addseq r0, ip, r0, ror sp │ │ │ │ + addseq pc, lr, r4, asr r8 @ │ │ │ │ + addseq r9, sp, r8, lsl #3 │ │ │ │ + addseq r8, sp, ip, lsr #20 │ │ │ │ + umullseq r0, ip, r4, pc @ │ │ │ │ addseq r0, ip, r0, ror pc │ │ │ │ - addseq r8, sp, r4, lsr #25 │ │ │ │ - addseq r8, ip, r4, lsr #3 │ │ │ │ - addseq r8, sp, r0, ror #26 │ │ │ │ - adceq lr, lr, lr, asr #21 │ │ │ │ - addseq pc, lr, r4, ror #21 │ │ │ │ - addseq lr, sl, r4, lsr #1 │ │ │ │ - @ instruction: 0x009d8cdc │ │ │ │ - adceq lr, lr, sl, asr sl │ │ │ │ - addseq sl, sp, ip, ror #20 │ │ │ │ - addseq r9, sp, r0, lsr #5 │ │ │ │ - addseq sl, sp, r0, asr sl │ │ │ │ - addseq r1, ip, r8, lsr #4 │ │ │ │ - @ instruction: 0x009c0ddc │ │ │ │ - umullseq pc, lr, r8, r8 @ │ │ │ │ - addseq r0, ip, r8, lsr #27 │ │ │ │ - addseq pc, lr, r4, ror r8 @ │ │ │ │ - addseq r0, ip, r4, ror sp │ │ │ │ - addseq pc, lr, r8, asr r8 @ │ │ │ │ - addseq r9, sp, ip, lsl #3 │ │ │ │ - addseq r8, sp, r0, lsr sl │ │ │ │ - umullseq r0, ip, r8, pc @ │ │ │ │ - addseq r0, ip, r4, ror pc │ │ │ │ - @ instruction: 0x00aee8b6 │ │ │ │ - addseq r8, sp, ip, lsr #19 │ │ │ │ - addseq r9, sp, r0, ror #1 │ │ │ │ - addseq r8, sp, r0, ror #18 │ │ │ │ - addseq r9, sp, r8, lsr #1 │ │ │ │ - @ instruction: 0x009c0bbc │ │ │ │ - addseq r8, sp, ip, lsr r9 │ │ │ │ - addseq r8, sp, r8, asr #18 │ │ │ │ - addseq r9, sp, ip, lsr r0 │ │ │ │ - addseq r1, ip, r4 │ │ │ │ + @ instruction: 0x00aee8b2 │ │ │ │ + addseq r8, sp, r8, lsr #19 │ │ │ │ + ldrsbeq r9, [sp], ip │ │ │ │ + addseq r8, sp, ip, asr r9 │ │ │ │ + addseq r9, sp, r4, lsr #1 │ │ │ │ @ instruction: 0x009c0bb8 │ │ │ │ - addseq pc, lr, ip, lsr #13 │ │ │ │ - @ instruction: 0x009d8fd0 │ │ │ │ - addseq pc, lr, ip, lsl #13 │ │ │ │ - addseq r8, sp, r0, lsr #31 │ │ │ │ - addseq pc, lr, r0, ror r6 @ │ │ │ │ + addseq r8, sp, r8, lsr r9 │ │ │ │ + addseq r8, sp, r4, asr #18 │ │ │ │ + addseq r9, sp, r8, lsr r0 │ │ │ │ + addseq r1, ip, r0 │ │ │ │ + @ instruction: 0x009c0bb4 │ │ │ │ + addseq pc, lr, r8, lsr #13 │ │ │ │ + addseq r8, sp, ip, asr #31 │ │ │ │ + addseq pc, lr, r8, lsl #13 │ │ │ │ + umullseq r8, sp, ip, pc @ │ │ │ │ + addseq pc, lr, ip, ror #12 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - @ instruction: 0x009d95fc │ │ │ │ - ldrdeq lr, [lr], sl @ │ │ │ │ - addseq r0, ip, ip, ror #19 │ │ │ │ + @ instruction: 0x009d95f8 │ │ │ │ + ldrdeq lr, [lr], r6 @ │ │ │ │ + addseq r0, ip, r8, ror #19 │ │ │ │ andeq r1, r0, r1, lsl #22 │ │ │ │ - adceq sl, r8, ip, lsr #14 │ │ │ │ - umullseq r0, ip, r8, r9 │ │ │ │ - umullseq r8, sp, r0, r6 │ │ │ │ - addseq r0, ip, r8, asr #20 │ │ │ │ - addseq pc, lr, r0, lsr #14 │ │ │ │ - addseq r0, ip, r4, lsl sl │ │ │ │ - addseq r8, sp, r8, asr r6 │ │ │ │ + adceq sl, r8, r8, lsr #14 │ │ │ │ + umullseq r0, ip, r4, r9 │ │ │ │ + addseq r8, sp, ip, lsl #13 │ │ │ │ + addseq r0, ip, r4, asr #20 │ │ │ │ + addseq pc, lr, ip, lsl r7 @ │ │ │ │ + addseq r0, ip, r0, lsl sl │ │ │ │ + addseq r8, sp, r4, asr r6 │ │ │ │ andseq r1, r0, r0, lsl r0 │ │ │ │ - addseq r0, ip, r8, ror #29 │ │ │ │ - addseq r8, sp, r0, ror #27 │ │ │ │ + addseq r0, ip, r4, ror #29 │ │ │ │ + @ instruction: 0x009d8ddc │ │ │ │ andeq r1, r0, r8, asr pc │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ - addseq r0, ip, r0, asr #28 │ │ │ │ - addseq r8, sp, r4, asr #26 │ │ │ │ - addseq r0, ip, r4, ror #22 │ │ │ │ - addseq r8, sp, ip, lsl #26 │ │ │ │ - addseq r0, ip, r8, lsl #23 │ │ │ │ - @ instruction: 0x009d8cd4 │ │ │ │ - addseq pc, lr, r4, lsl #10 │ │ │ │ - umullseq r8, sp, ip, ip │ │ │ │ - addseq r8, sp, r0, asr #10 │ │ │ │ - addseq r8, sp, r0, ror #24 │ │ │ │ - addseq r0, ip, r8, lsl r7 │ │ │ │ - addseq r8, sp, r4, lsr #24 │ │ │ │ - ldr r2, [pc, #-540] @ 395554 │ │ │ │ + addseq r0, ip, ip, lsr lr │ │ │ │ + addseq r8, sp, r0, asr #26 │ │ │ │ + addseq r0, ip, r0, ror #22 │ │ │ │ + addseq r8, sp, r8, lsl #26 │ │ │ │ + addseq r0, ip, r4, lsl #23 │ │ │ │ + @ instruction: 0x009d8cd0 │ │ │ │ + addseq pc, lr, r0, lsl #10 │ │ │ │ + umullseq r8, sp, r8, ip │ │ │ │ + addseq r8, sp, ip, lsr r5 │ │ │ │ + addseq r8, sp, ip, asr ip │ │ │ │ + addseq r0, ip, r4, lsl r7 │ │ │ │ + addseq r8, sp, r0, lsr #24 │ │ │ │ + ldr r2, [pc, #-540] @ 395578 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-528] @ 395578 │ │ │ │ + ldr r3, [pc, #-528] @ 39559c │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a34d8 │ │ │ │ - bhi 3a1690 │ │ │ │ + beq 3a34fc │ │ │ │ + bhi 3a16b4 │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 3a0df0 │ │ │ │ + bhi 3a0e14 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396a50 │ │ │ │ - ldr r3, [pc, #-592] @ 395558 │ │ │ │ + beq 396a74 │ │ │ │ + ldr r3, [pc, #-592] @ 39557c │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 396a50 │ │ │ │ + bhi 396a74 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-624] @ 39555c │ │ │ │ + ldr r2, [pc, #-624] @ 395580 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3a2620 │ │ │ │ + beq 3a2644 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 396a50 │ │ │ │ - ldr r2, [pc, #-656] @ 395560 │ │ │ │ + bne 396a74 │ │ │ │ + ldr r2, [pc, #-656] @ 395584 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-680] @ 395564 │ │ │ │ + ldr r2, [pc, #-680] @ 395588 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 3a0df8 │ │ │ │ - bhi 3a102c │ │ │ │ + beq 3a0e1c │ │ │ │ + bhi 3a1050 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r3, [pc, #-724] @ 395568 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r3, [pc, #-724] @ 39558c │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 398b2c │ │ │ │ + bhi 398b50 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-756] @ 39556c │ │ │ │ + ldr r2, [pc, #-756] @ 395590 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3a0f40 │ │ │ │ + bhi 3a0f64 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396a50 │ │ │ │ - ldr r3, [pc, #-792] @ 395570 │ │ │ │ + beq 396a74 │ │ │ │ + ldr r3, [pc, #-792] @ 395594 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 3a4210 │ │ │ │ + bhi 3a4234 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-824] @ 395574 │ │ │ │ + ldr r2, [pc, #-824] @ 395598 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-844] @ 395578 │ │ │ │ + ldr r3, [pc, #-844] @ 39559c │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a34d8 │ │ │ │ - bhi 3a1144 │ │ │ │ + beq 3a34fc │ │ │ │ + bhi 3a1168 │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 3a0df0 │ │ │ │ + bhi 3a0e14 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396a50 │ │ │ │ - ldr r3, [pc, #-872] @ 39557c │ │ │ │ + beq 396a74 │ │ │ │ + ldr r3, [pc, #-872] @ 3955a0 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 396a50 │ │ │ │ + bhi 396a74 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-904] @ 395580 │ │ │ │ + ldr r2, [pc, #-904] @ 3955a4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 39de88 │ │ │ │ - ldr r2, [pc, #-932] @ 395584 │ │ │ │ + bne 39deac │ │ │ │ + ldr r2, [pc, #-932] @ 3955a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-948] @ 395588 │ │ │ │ + ldr r2, [pc, #-948] @ 3955ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-968] @ 39558c │ │ │ │ - ldr r2, [pc, #-968] @ 395590 │ │ │ │ + ldr r3, [pc, #-968] @ 3955b0 │ │ │ │ + ldr r2, [pc, #-968] @ 3955b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-996] @ 395594 │ │ │ │ + ldr r2, [pc, #-996] @ 3955b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3a0ffc │ │ │ │ + bhi 3a1020 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396a50 │ │ │ │ - ldr r3, [pc, #-1032] @ 395598 │ │ │ │ + beq 396a74 │ │ │ │ + ldr r3, [pc, #-1032] @ 3955bc │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 3a4210 │ │ │ │ + bhi 3a4234 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1064] @ 39559c │ │ │ │ + ldr r2, [pc, #-1064] @ 3955c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 3a0df8 │ │ │ │ - bhi 3a1734 │ │ │ │ + beq 3a0e1c │ │ │ │ + bhi 3a1758 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r3, [pc, #-1108] @ 3955a0 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r3, [pc, #-1108] @ 3955c4 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 398b2c │ │ │ │ + bhi 398b50 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1140] @ 3955a4 │ │ │ │ + ldr r2, [pc, #-1140] @ 3955c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1df8 │ │ │ │ - ldr r2, [pc, #-1168] @ 3955a8 │ │ │ │ + bne 3a1e1c │ │ │ │ + ldr r2, [pc, #-1168] @ 3955cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1192] @ 3955ac │ │ │ │ + ldr r2, [pc, #-1192] @ 3955d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1212] @ 3955b0 │ │ │ │ + ldr r2, [pc, #-1212] @ 3955d4 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1236] @ 3955b4 │ │ │ │ + ldr r2, [pc, #-1236] @ 3955d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3a2390 │ │ │ │ - ldr r2, [pc, #-1264] @ 3955b8 │ │ │ │ + bne 3a23b4 │ │ │ │ + ldr r2, [pc, #-1264] @ 3955dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1288] @ 3955bc │ │ │ │ - ldr r8, [pc, #-1288] @ 3955c0 │ │ │ │ + ldr r2, [pc, #-1288] @ 3955e0 │ │ │ │ + ldr r8, [pc, #-1288] @ 3955e4 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1332] @ 3955c4 │ │ │ │ + ldr r2, [pc, #-1332] @ 3955e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #4 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1376] @ 3955c8 │ │ │ │ + ldr r2, [pc, #-1376] @ 3955ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1420] @ 3955cc │ │ │ │ + ldr r2, [pc, #-1420] @ 3955f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #10 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1464] @ 3955d0 │ │ │ │ + ldr r2, [pc, #-1464] @ 3955f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #13 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1508] @ 3955d4 │ │ │ │ + ldr r2, [pc, #-1508] @ 3955f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1552] @ 3955d8 │ │ │ │ + ldr r2, [pc, #-1552] @ 3955fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #19 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1596] @ 3955dc │ │ │ │ + ldr r2, [pc, #-1596] @ 395600 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #22 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1640] @ 3955e0 │ │ │ │ + ldr r2, [pc, #-1640] @ 395604 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #25 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1692] @ 3955e4 │ │ │ │ + ldr r2, [pc, #-1692] @ 395608 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1712] @ 3955e8 │ │ │ │ + ldr r2, [pc, #-1712] @ 39560c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-268435456 @ 0xf0000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1740] @ 3955ec │ │ │ │ + ldr r2, [pc, #-1740] @ 395610 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1760] @ 3955f0 │ │ │ │ + ldr r3, [pc, #-1760] @ 395614 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #12 │ │ │ │ - bhi 3a4078 │ │ │ │ + bhi 3a409c │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1792] @ 3955f4 │ │ │ │ + ldr r2, [pc, #-1792] @ 395618 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1812] @ 3955f8 │ │ │ │ + ldr r2, [pc, #-1812] @ 39561c │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1844] @ 3955fc │ │ │ │ - ldr r8, [pc, #-1844] @ 395600 │ │ │ │ + ldr r2, [pc, #-1844] @ 395620 │ │ │ │ + ldr r8, [pc, #-1844] @ 395624 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1892] @ 395604 │ │ │ │ + ldr r2, [pc, #-1892] @ 395628 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1892] @ 39561c │ │ │ │ + ldr r3, [pc, #-1892] @ 395640 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1936] @ 395608 │ │ │ │ + ldr r2, [pc, #-1936] @ 39562c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1956] @ 39560c │ │ │ │ + ldr r3, [pc, #-1956] @ 395630 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a40d0 │ │ │ │ + bhi 3a40f4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1988] @ 395610 │ │ │ │ - ldr r8, [pc, #-1988] @ 395614 │ │ │ │ + ldr r2, [pc, #-1988] @ 395634 │ │ │ │ + ldr r8, [pc, #-1988] @ 395638 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2036] @ 395618 │ │ │ │ + ldr r2, [pc, #-2036] @ 39563c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2056] @ 39561c │ │ │ │ + ldr r3, [pc, #-2056] @ 395640 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2076] @ 395620 │ │ │ │ + ldr r2, [pc, #-2076] @ 395644 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2096] @ 395624 │ │ │ │ + ldr r3, [pc, #-2096] @ 395648 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a40d0 │ │ │ │ + bhi 3a40f4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2128] @ 395628 │ │ │ │ - ldr r8, [pc, #-2128] @ 39562c │ │ │ │ + ldr r2, [pc, #-2128] @ 39564c │ │ │ │ + ldr r8, [pc, #-2128] @ 395650 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2176] @ 395630 │ │ │ │ + ldr r2, [pc, #-2176] @ 395654 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2224] @ 395634 │ │ │ │ + ldr r2, [pc, #-2224] @ 395658 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2244] @ 395638 │ │ │ │ + ldr r2, [pc, #-2244] @ 39565c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2272] @ 39563c │ │ │ │ + ldr r2, [pc, #-2272] @ 395660 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2292] @ 395640 │ │ │ │ + ldr r2, [pc, #-2292] @ 395664 │ │ │ │ lsl r3, r5, #22 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #22 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2324] @ 395644 │ │ │ │ + ldr r2, [pc, #-2324] @ 395668 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3947ec │ │ │ │ - ldr r2, [pc, #-2332] @ 395648 │ │ │ │ + b 394810 │ │ │ │ + ldr r2, [pc, #-2332] @ 39566c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a2cc8 │ │ │ │ + beq 3a2cec │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3a2cac │ │ │ │ - ldr r2, [pc, #-2368] @ 39564c │ │ │ │ + beq 3a2cd0 │ │ │ │ + ldr r2, [pc, #-2368] @ 395670 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2396] @ 395650 │ │ │ │ + ldr r2, [pc, #-2396] @ 395674 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2d84 │ │ │ │ - ldr r2, [pc, #-2420] @ 395654 │ │ │ │ + bne 3a2da8 │ │ │ │ + ldr r2, [pc, #-2420] @ 395678 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2436] @ 395658 │ │ │ │ + ldr r2, [pc, #-2436] @ 39567c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 397334 │ │ │ │ - ldr r2, [pc, #-2464] @ 39565c │ │ │ │ + bne 397358 │ │ │ │ + ldr r2, [pc, #-2464] @ 395680 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2488] @ 395660 │ │ │ │ + ldr r2, [pc, #-2488] @ 395684 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2504] @ 395664 │ │ │ │ + ldr r3, [pc, #-2504] @ 395688 │ │ │ │ and r8, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a403c │ │ │ │ + bhi 3a4060 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2540] @ 395668 │ │ │ │ + ldr r2, [pc, #-2540] @ 39568c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3a2d00 │ │ │ │ + beq 3a2d24 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a2ce4 │ │ │ │ - ldr r2, [pc, #-2576] @ 39566c │ │ │ │ + beq 3a2d08 │ │ │ │ + ldr r2, [pc, #-2576] @ 395690 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2604] @ 395670 │ │ │ │ + ldr r2, [pc, #-2604] @ 395694 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2620] @ 395674 │ │ │ │ + ldr r3, [pc, #-2620] @ 395698 │ │ │ │ and r8, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a4098 │ │ │ │ + bhi 3a40bc │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2656] @ 395678 │ │ │ │ - ldr r8, [pc, #-2656] @ 39567c │ │ │ │ + ldr r2, [pc, #-2656] @ 39569c │ │ │ │ + ldr r8, [pc, #-2656] @ 3956a0 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2696] @ 395680 │ │ │ │ + ldr r2, [pc, #-2696] @ 3956a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2748] @ 395684 │ │ │ │ + ldr r2, [pc, #-2748] @ 3956a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1cc0 │ │ │ │ - ldr r2, [pc, #-2772] @ 395688 │ │ │ │ + bne 3a1ce4 │ │ │ │ + ldr r2, [pc, #-2772] @ 3956ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2788] @ 39568c │ │ │ │ + ldr r2, [pc, #-2788] @ 3956b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a1ca8 │ │ │ │ - ldr r2, [pc, #-2816] @ 395690 │ │ │ │ + bne 3a1ccc │ │ │ │ + ldr r2, [pc, #-2816] @ 3956b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2832] @ 395694 │ │ │ │ + ldr r2, [pc, #-2832] @ 3956b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a1e14 │ │ │ │ - ldr r2, [pc, #-2860] @ 395698 │ │ │ │ + bne 3a1e38 │ │ │ │ + ldr r2, [pc, #-2860] @ 3956bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2876] @ 39569c │ │ │ │ + ldr r2, [pc, #-2876] @ 3956c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2896] @ 3956a0 │ │ │ │ + ldr r2, [pc, #-2896] @ 3956c4 │ │ │ │ lsr r3, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #15 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2928] @ 3956a4 │ │ │ │ + ldr r2, [pc, #-2928] @ 3956c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3a1590 │ │ │ │ - ldr r2, [pc, #-2956] @ 3956a8 │ │ │ │ + bne 3a15b4 │ │ │ │ + ldr r2, [pc, #-2956] @ 3956cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2972] @ 3956ac │ │ │ │ + ldr r2, [pc, #-2972] @ 3956d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2992] @ 3956b0 │ │ │ │ + ldr r3, [pc, #-2992] @ 3956d4 │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3a4308 │ │ │ │ + bhi 3a432c │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3028] @ 3956b4 │ │ │ │ + ldr r2, [pc, #-3028] @ 3956d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3044] @ 3956b8 │ │ │ │ + ldr r2, [pc, #-3044] @ 3956dc │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3076] @ 3956bc │ │ │ │ + ldr r2, [pc, #-3076] @ 3956e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3092] @ 3956c0 │ │ │ │ + ldr r2, [pc, #-3092] @ 3956e4 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3124] @ 3956c4 │ │ │ │ + ldr r2, [pc, #-3124] @ 3956e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1bc8 │ │ │ │ - ldr r2, [pc, #-3148] @ 3956c8 │ │ │ │ + bne 3a1bec │ │ │ │ + ldr r2, [pc, #-3148] @ 3956ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3164] @ 3956cc │ │ │ │ + ldr r2, [pc, #-3164] @ 3956f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3184] @ 3956d0 │ │ │ │ + ldr r2, [pc, #-3184] @ 3956f4 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3216] @ 3956d4 │ │ │ │ + ldr r2, [pc, #-3216] @ 3956f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1e2c │ │ │ │ - ldr r2, [pc, #-3240] @ 3956d8 │ │ │ │ + bne 3a1e50 │ │ │ │ + ldr r2, [pc, #-3240] @ 3956fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3256] @ 3956dc │ │ │ │ + ldr r2, [pc, #-3256] @ 395700 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3276] @ 3956e0 │ │ │ │ + ldr r2, [pc, #-3276] @ 395704 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #-16777216 @ 0xff000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3308] @ 3956e4 │ │ │ │ - ldr r8, [pc, #-3308] @ 3956e8 │ │ │ │ + ldr r2, [pc, #-3308] @ 395708 │ │ │ │ + ldr r8, [pc, #-3308] @ 39570c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ add r8, pc, r8 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3348] @ 3956ec │ │ │ │ + ldr r2, [pc, #-3348] @ 395710 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3368] @ 3956f0 │ │ │ │ + ldr r3, [pc, #-3368] @ 395714 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3388] @ 3956f4 │ │ │ │ + ldr r2, [pc, #-3388] @ 395718 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3408] @ 3956f8 │ │ │ │ + ldr r3, [pc, #-3408] @ 39571c │ │ │ │ lsr r5, r5, #24 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #15 │ │ │ │ - bhi 399860 │ │ │ │ + bhi 399884 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3444] @ 3956fc │ │ │ │ + ldr r2, [pc, #-3444] @ 395720 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3464] @ 395700 │ │ │ │ + ldr r3, [pc, #-3464] @ 395724 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a1894 │ │ │ │ + beq 3a18b8 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a16cc │ │ │ │ + beq 3a16f0 │ │ │ │ cmp r5, #6912 @ 0x1b00 │ │ │ │ - bne 396a50 │ │ │ │ - ldr r2, [pc, #-3492] @ 395704 │ │ │ │ + bne 396a74 │ │ │ │ + ldr r2, [pc, #-3492] @ 395728 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3516] @ 395708 │ │ │ │ + ldr r2, [pc, #-3516] @ 39572c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 396470 │ │ │ │ - ldr r2, [pc, #-3524] @ 39570c │ │ │ │ + b 396494 │ │ │ │ + ldr r2, [pc, #-3524] @ 395730 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1c90 │ │ │ │ - ldr r2, [pc, #-3552] @ 395710 │ │ │ │ + bne 3a1cb4 │ │ │ │ + ldr r2, [pc, #-3552] @ 395734 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3568] @ 395714 │ │ │ │ + ldr r2, [pc, #-3568] @ 395738 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a1c78 │ │ │ │ - ldr r2, [pc, #-3596] @ 395718 │ │ │ │ + bne 3a1c9c │ │ │ │ + ldr r2, [pc, #-3596] @ 39573c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3612] @ 39571c │ │ │ │ + ldr r2, [pc, #-3612] @ 395740 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 394e74 │ │ │ │ + b 394e98 │ │ │ │ cmp r1, #7936 @ 0x1f00 │ │ │ │ - bcc 394990 │ │ │ │ + bcc 3949b4 │ │ │ │ sub r3, r1, #7936 @ 0x1f00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-3636] @ 395730 │ │ │ │ + ldr r2, [pc, #-3636] @ 395754 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 396618 │ │ │ │ - ldr r2, [pc, #-3668] @ 395720 │ │ │ │ + bne 39663c │ │ │ │ + ldr r2, [pc, #-3668] @ 395744 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 394990 │ │ │ │ - ldr r2, [pc, #-3680] @ 395724 │ │ │ │ + beq 3949b4 │ │ │ │ + ldr r2, [pc, #-3680] @ 395748 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3700] @ 395728 │ │ │ │ + ldr r2, [pc, #-3700] @ 39574c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3728] @ 39572c │ │ │ │ + ldr r3, [pc, #-3728] @ 395750 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ec0c │ │ │ │ + bhi 39ec30 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0b70 │ │ │ │ + bhi 3a0b94 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 396540 │ │ │ │ + bls 396564 │ │ │ │ sub r3, r1, #7936 @ 0x1f00 │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-3792] @ 395730 │ │ │ │ + ldr r2, [pc, #-3792] @ 395754 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39657c │ │ │ │ - ldr r2, [pc, #-3804] @ 395734 │ │ │ │ + bne 3965a0 │ │ │ │ + ldr r2, [pc, #-3804] @ 395758 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 394990 │ │ │ │ - ldr r2, [pc, #-3816] @ 395738 │ │ │ │ + beq 3949b4 │ │ │ │ + ldr r2, [pc, #-3816] @ 39575c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3836] @ 39573c │ │ │ │ + ldr r2, [pc, #-3836] @ 395760 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3864] @ 395740 │ │ │ │ + ldr r2, [pc, #-3864] @ 395764 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3884] @ 395744 │ │ │ │ + ldr r2, [pc, #-3884] @ 395768 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3916] @ 395748 │ │ │ │ + ldr r2, [pc, #-3916] @ 39576c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3932] @ 39574c │ │ │ │ + ldr r2, [pc, #-3932] @ 395770 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3964] @ 395750 │ │ │ │ + ldr r2, [pc, #-3964] @ 395774 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3980] @ 395754 │ │ │ │ + ldr r2, [pc, #-3980] @ 395778 │ │ │ │ lsl r3, r5, #17 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #17 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4012] @ 395758 │ │ │ │ + ldr r2, [pc, #-4012] @ 39577c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4032] @ 39575c │ │ │ │ + ldr r2, [pc, #-4032] @ 395780 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4064] @ 395760 │ │ │ │ + ldr r2, [pc, #-4064] @ 395784 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4084] @ 395764 │ │ │ │ + ldr r2, [pc, #-4084] @ 395788 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3480] @ 39750c │ │ │ │ + ldr r2, [pc, #3480] @ 397530 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3a1be0 │ │ │ │ - ldr r2, [pc, #3452] @ 397510 │ │ │ │ + bne 3a1c04 │ │ │ │ + ldr r2, [pc, #3452] @ 397534 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3428] @ 397514 │ │ │ │ + ldr r2, [pc, #3428] @ 397538 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3408] @ 397518 │ │ │ │ + ldr r3, [pc, #3408] @ 39753c │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #12 │ │ │ │ - bhi 3a41d4 │ │ │ │ + bhi 3a41f8 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3376] @ 39751c │ │ │ │ + ldr r2, [pc, #3376] @ 397540 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a19d0 │ │ │ │ - ldr r3, [pc, #3348] @ 397520 │ │ │ │ + bhi 3a19f4 │ │ │ │ + ldr r3, [pc, #3348] @ 397544 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a0df8 │ │ │ │ + bhi 3a0e1c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3316] @ 397524 │ │ │ │ + ldr r2, [pc, #3316] @ 397548 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a1654 │ │ │ │ + bhi 3a1678 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396a50 │ │ │ │ - ldr r3, [pc, #3280] @ 397528 │ │ │ │ + beq 396a74 │ │ │ │ + ldr r3, [pc, #3280] @ 39754c │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3a4264 │ │ │ │ + bhi 3a4288 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3248] @ 39752c │ │ │ │ + ldr r2, [pc, #3248] @ 397550 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a18b0 │ │ │ │ - ldr r3, [pc, #3220] @ 397530 │ │ │ │ + bhi 3a18d4 │ │ │ │ + ldr r3, [pc, #3220] @ 397554 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a0df8 │ │ │ │ + bhi 3a0e1c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3188] @ 397534 │ │ │ │ + ldr r2, [pc, #3188] @ 397558 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3168] @ 397538 │ │ │ │ + ldr r2, [pc, #3168] @ 39755c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3140] @ 39753c │ │ │ │ + ldr r2, [pc, #3140] @ 397560 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a1a78 │ │ │ │ - ldr r3, [pc, #3112] @ 397540 │ │ │ │ + bhi 3a1a9c │ │ │ │ + ldr r3, [pc, #3112] @ 397564 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a0df8 │ │ │ │ + bhi 3a0e1c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3080] @ 397544 │ │ │ │ + ldr r2, [pc, #3080] @ 397568 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3060] @ 397548 │ │ │ │ + ldr r2, [pc, #3060] @ 39756c │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3028] @ 39754c │ │ │ │ + ldr r2, [pc, #3028] @ 397570 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 39efac │ │ │ │ + beq 39efd0 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 39ef90 │ │ │ │ + beq 39efb4 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 39dea0 │ │ │ │ - ldr r2, [pc, #2976] @ 397550 │ │ │ │ + bne 39dec4 │ │ │ │ + ldr r2, [pc, #2976] @ 397574 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2952] @ 397554 │ │ │ │ + ldr r2, [pc, #2952] @ 397578 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 395908 │ │ │ │ - ldr r2, [pc, #2944] @ 397558 │ │ │ │ + b 39592c │ │ │ │ + ldr r2, [pc, #2944] @ 39757c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #7424 @ 0x1d00 │ │ │ │ - beq 3a3398 │ │ │ │ - bhi 3a1e74 │ │ │ │ + beq 3a33bc │ │ │ │ + bhi 3a1e98 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a34b0 │ │ │ │ + beq 3a34d4 │ │ │ │ cmp r5, #2 │ │ │ │ - bne 396a50 │ │ │ │ - ldr r2, [pc, #2896] @ 39755c │ │ │ │ + bne 396a74 │ │ │ │ + ldr r2, [pc, #2896] @ 397580 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2872] @ 397560 │ │ │ │ + ldr r2, [pc, #2872] @ 397584 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a337c │ │ │ │ + beq 3a33a0 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3a3360 │ │ │ │ + beq 3a3384 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3964a0 │ │ │ │ - ldr r2, [pc, #2828] @ 397564 │ │ │ │ + beq 3964c4 │ │ │ │ + ldr r2, [pc, #2828] @ 397588 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2800] @ 397568 │ │ │ │ + ldr r2, [pc, #2800] @ 39758c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2780] @ 39756c │ │ │ │ + ldr r2, [pc, #2780] @ 397590 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #15728640 @ 0xf00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2748] @ 397570 │ │ │ │ + ldr r2, [pc, #2748] @ 397594 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1c2c │ │ │ │ - ldr r2, [pc, #2720] @ 397574 │ │ │ │ + bne 3a1c50 │ │ │ │ + ldr r2, [pc, #2720] @ 397598 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2704] @ 397578 │ │ │ │ + ldr r2, [pc, #2704] @ 39759c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 395fdc │ │ │ │ - ldr r2, [pc, #2696] @ 39757c │ │ │ │ + b 396000 │ │ │ │ + ldr r2, [pc, #2696] @ 3975a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2488 │ │ │ │ - ldr r2, [pc, #2668] @ 397580 │ │ │ │ + bne 3a24ac │ │ │ │ + ldr r2, [pc, #2668] @ 3975a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2652] @ 397584 │ │ │ │ + ldr r2, [pc, #2652] @ 3975a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a2470 │ │ │ │ - ldr r2, [pc, #2624] @ 397588 │ │ │ │ + bne 3a2494 │ │ │ │ + ldr r2, [pc, #2624] @ 3975ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2608] @ 39758c │ │ │ │ + ldr r2, [pc, #2608] @ 3975b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a2c74 │ │ │ │ - ldr r2, [pc, #2580] @ 397590 │ │ │ │ + bne 3a2c98 │ │ │ │ + ldr r2, [pc, #2580] @ 3975b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2556] @ 397594 │ │ │ │ + ldr r2, [pc, #2556] @ 3975b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a24e8 │ │ │ │ - ldr r2, [pc, #2528] @ 397598 │ │ │ │ + bne 3a250c │ │ │ │ + ldr r2, [pc, #2528] @ 3975bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2512] @ 39759c │ │ │ │ + ldr r2, [pc, #2512] @ 3975c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a24d0 │ │ │ │ - ldr r2, [pc, #2484] @ 3975a0 │ │ │ │ + bne 3a24f4 │ │ │ │ + ldr r2, [pc, #2484] @ 3975c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2468] @ 3975a4 │ │ │ │ + ldr r2, [pc, #2468] @ 3975c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a24b8 │ │ │ │ - ldr r2, [pc, #2440] @ 3975a8 │ │ │ │ + bne 3a24dc │ │ │ │ + ldr r2, [pc, #2440] @ 3975cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2424] @ 3975ac │ │ │ │ + ldr r2, [pc, #2424] @ 3975d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a24a0 │ │ │ │ - ldr r2, [pc, #2396] @ 3975b0 │ │ │ │ + bne 3a24c4 │ │ │ │ + ldr r2, [pc, #2396] @ 3975d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2380] @ 3975b4 │ │ │ │ + ldr r2, [pc, #2380] @ 3975d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2360] @ 3975b8 │ │ │ │ - ldr r2, [pc, #2360] @ 3975bc │ │ │ │ + ldr r3, [pc, #2360] @ 3975dc │ │ │ │ + ldr r2, [pc, #2360] @ 3975e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #5 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2340] @ 3975c0 │ │ │ │ + ldr r2, [pc, #2340] @ 3975e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - beq 394804 │ │ │ │ - b 394a04 │ │ │ │ - ldr r2, [pc, #2308] @ 3975c4 │ │ │ │ + beq 394828 │ │ │ │ + b 394a28 │ │ │ │ + ldr r2, [pc, #2308] @ 3975e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2288] @ 3975c8 │ │ │ │ + ldr r3, [pc, #2288] @ 3975ec │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 3a42d0 │ │ │ │ + bhi 3a42f4 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2256] @ 3975cc │ │ │ │ + ldr r2, [pc, #2256] @ 3975f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2c24 │ │ │ │ - ldr r2, [pc, #2228] @ 3975d0 │ │ │ │ + bne 3a2c48 │ │ │ │ + ldr r2, [pc, #2228] @ 3975f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2204] @ 3975d4 │ │ │ │ + ldr r2, [pc, #2204] @ 3975f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a2ff8 │ │ │ │ + beq 3a301c │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a2fdc │ │ │ │ + beq 3a3000 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 396a50 │ │ │ │ - ldr r2, [pc, #2160] @ 3975d8 │ │ │ │ + bne 396a74 │ │ │ │ + ldr r2, [pc, #2160] @ 3975fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2136] @ 3975dc │ │ │ │ + ldr r2, [pc, #2136] @ 397600 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a23c4 │ │ │ │ - ldr r2, [pc, #2108] @ 3975e0 │ │ │ │ + bne 3a23e8 │ │ │ │ + ldr r2, [pc, #2108] @ 397604 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2084] @ 3975e4 │ │ │ │ - ldr r8, [pc, #2084] @ 3975e8 │ │ │ │ + ldr r2, [pc, #2084] @ 397608 │ │ │ │ + ldr r8, [pc, #2084] @ 39760c │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2040] @ 3975ec │ │ │ │ + ldr r2, [pc, #2040] @ 397610 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1964] @ 3975b8 │ │ │ │ + ldr r3, [pc, #1964] @ 3975dc │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1988] @ 3975f0 │ │ │ │ + ldr r2, [pc, #1988] @ 397614 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 394e74 │ │ │ │ - ldr r2, [pc, #1976] @ 3975f4 │ │ │ │ + b 394e98 │ │ │ │ + ldr r2, [pc, #1976] @ 397618 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2c40 │ │ │ │ - ldr r2, [pc, #1948] @ 3975f8 │ │ │ │ + bne 3a2c64 │ │ │ │ + ldr r2, [pc, #1948] @ 39761c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1924] @ 3975fc │ │ │ │ + ldr r2, [pc, #1924] @ 397620 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3a1c5c │ │ │ │ + beq 3a1c80 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 396a50 │ │ │ │ - ldr r2, [pc, #1888] @ 397600 │ │ │ │ + bne 396a74 │ │ │ │ + ldr r2, [pc, #1888] @ 397624 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1864] @ 397604 │ │ │ │ - ldr r8, [pc, #1864] @ 397608 │ │ │ │ + ldr r2, [pc, #1864] @ 397628 │ │ │ │ + ldr r8, [pc, #1864] @ 39762c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1816] @ 39760c │ │ │ │ + ldr r2, [pc, #1816] @ 397630 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1768] @ 397610 │ │ │ │ + ldr r2, [pc, #1768] @ 397634 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a16e8 │ │ │ │ + bhi 3a170c │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396a50 │ │ │ │ - ldr r3, [pc, #1732] @ 397614 │ │ │ │ + beq 396a74 │ │ │ │ + ldr r3, [pc, #1732] @ 397638 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3a4264 │ │ │ │ + bhi 3a4288 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1700] @ 397618 │ │ │ │ + ldr r2, [pc, #1700] @ 39763c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a0e50 │ │ │ │ + bhi 3a0e74 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396a50 │ │ │ │ - ldr r3, [pc, #1664] @ 39761c │ │ │ │ + beq 396a74 │ │ │ │ + ldr r3, [pc, #1664] @ 397640 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3a4264 │ │ │ │ + bhi 3a4288 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1632] @ 397620 │ │ │ │ + ldr r2, [pc, #1632] @ 397644 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1eb4 │ │ │ │ - ldr r2, [pc, #1604] @ 397624 │ │ │ │ + bne 3a1ed8 │ │ │ │ + ldr r2, [pc, #1604] @ 397648 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1588] @ 397628 │ │ │ │ + ldr r2, [pc, #1588] @ 39764c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1568] @ 39762c │ │ │ │ + ldr r2, [pc, #1568] @ 397650 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1536] @ 397630 │ │ │ │ + ldr r2, [pc, #1536] @ 397654 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a21fc │ │ │ │ - ldr r2, [pc, #1508] @ 397634 │ │ │ │ + bne 3a2220 │ │ │ │ + ldr r2, [pc, #1508] @ 397658 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1492] @ 397638 │ │ │ │ + ldr r2, [pc, #1492] @ 39765c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3947ec │ │ │ │ - ldr r2, [pc, #1484] @ 39763c │ │ │ │ + b 394810 │ │ │ │ + ldr r2, [pc, #1484] @ 397660 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1464] @ 397640 │ │ │ │ + ldr r2, [pc, #1464] @ 397664 │ │ │ │ bic r3, r5, #-2147483648 @ 0x80000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1444] @ 397644 │ │ │ │ + ldr r2, [pc, #1444] @ 397668 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - bge 394804 │ │ │ │ - b 394a04 │ │ │ │ - ldr r2, [pc, #1412] @ 397648 │ │ │ │ - ldr r8, [pc, #1412] @ 39764c │ │ │ │ + bge 394828 │ │ │ │ + b 394a28 │ │ │ │ + ldr r2, [pc, #1412] @ 39766c │ │ │ │ + ldr r8, [pc, #1412] @ 397670 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ bic r3, r5, #-1073741824 @ 0xc0000000 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1368] @ 397650 │ │ │ │ + ldr r2, [pc, #1368] @ 397674 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #30 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1320] @ 397654 │ │ │ │ + ldr r2, [pc, #1320] @ 397678 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a31c4 │ │ │ │ + beq 3a31e8 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a31a8 │ │ │ │ + beq 3a31cc │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3a30fc │ │ │ │ - ldr r2, [pc, #1272] @ 397658 │ │ │ │ + bne 3a3120 │ │ │ │ + ldr r2, [pc, #1272] @ 39767c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1248] @ 39765c │ │ │ │ + ldr r2, [pc, #1248] @ 397680 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39697c │ │ │ │ - ldr r2, [pc, #1236] @ 397660 │ │ │ │ + b 3969a0 │ │ │ │ + ldr r2, [pc, #1236] @ 397684 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39697c │ │ │ │ - ldr r2, [pc, #1224] @ 397664 │ │ │ │ + b 3969a0 │ │ │ │ + ldr r2, [pc, #1224] @ 397688 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a0d70 │ │ │ │ + beq 3a0d94 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 39ab24 │ │ │ │ + beq 39ab48 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 396a50 │ │ │ │ - ldr r2, [pc, #1180] @ 397668 │ │ │ │ + bne 396a74 │ │ │ │ + ldr r2, [pc, #1180] @ 39768c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1156] @ 39766c │ │ │ │ - ldr r8, [pc, #1156] @ 397670 │ │ │ │ + ldr r2, [pc, #1156] @ 397690 │ │ │ │ + ldr r8, [pc, #1156] @ 397694 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1112] @ 397674 │ │ │ │ + ldr r2, [pc, #1112] @ 397698 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1068] @ 397678 │ │ │ │ + ldr r2, [pc, #1068] @ 39769c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1024] @ 39767c │ │ │ │ + ldr r2, [pc, #1024] @ 3976a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #976] @ 397680 │ │ │ │ + ldr r2, [pc, #976] @ 3976a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #956] @ 397684 │ │ │ │ + ldr r2, [pc, #956] @ 3976a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #928] @ 397688 │ │ │ │ + ldr r2, [pc, #928] @ 3976ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2d6c │ │ │ │ - ldr r2, [pc, #900] @ 39768c │ │ │ │ + bne 3a2d90 │ │ │ │ + ldr r2, [pc, #900] @ 3976b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #884] @ 397690 │ │ │ │ + ldr r2, [pc, #884] @ 3976b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - beq 395ff4 │ │ │ │ - ldr r2, [pc, #856] @ 397694 │ │ │ │ + beq 396018 │ │ │ │ + ldr r2, [pc, #856] @ 3976b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #832] @ 397698 │ │ │ │ + ldr r2, [pc, #832] @ 3976bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #812] @ 39769c │ │ │ │ + ldr r2, [pc, #812] @ 3976c0 │ │ │ │ lsl r3, r5, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #20 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #780] @ 3976a0 │ │ │ │ + ldr r2, [pc, #780] @ 3976c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1f90 │ │ │ │ - ldr r2, [pc, #752] @ 3976a4 │ │ │ │ + bne 3a1fb4 │ │ │ │ + ldr r2, [pc, #752] @ 3976c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #736] @ 3976a8 │ │ │ │ + ldr r2, [pc, #736] @ 3976cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a1f78 │ │ │ │ - ldr r2, [pc, #708] @ 3976ac │ │ │ │ + bne 3a1f9c │ │ │ │ + ldr r2, [pc, #708] @ 3976d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #692] @ 3976b0 │ │ │ │ + ldr r2, [pc, #692] @ 3976d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a1f60 │ │ │ │ - ldr r2, [pc, #664] @ 3976b4 │ │ │ │ + bne 3a1f84 │ │ │ │ + ldr r2, [pc, #664] @ 3976d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #648] @ 3976b8 │ │ │ │ + ldr r2, [pc, #648] @ 3976dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3a1f48 │ │ │ │ - ldr r2, [pc, #620] @ 3976bc │ │ │ │ + bne 3a1f6c │ │ │ │ + ldr r2, [pc, #620] @ 3976e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #604] @ 3976c0 │ │ │ │ + ldr r2, [pc, #604] @ 3976e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a1fc4 │ │ │ │ - ldr r2, [pc, #576] @ 3976c4 │ │ │ │ + bne 3a1fe8 │ │ │ │ + ldr r2, [pc, #576] @ 3976e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #560] @ 3976c8 │ │ │ │ + ldr r2, [pc, #560] @ 3976ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3a1fa8 │ │ │ │ - ldr r2, [pc, #532] @ 3976cc │ │ │ │ + bne 3a1fcc │ │ │ │ + ldr r2, [pc, #532] @ 3976f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #508] @ 3976d0 │ │ │ │ + ldr r2, [pc, #508] @ 3976f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #488] @ 3976d4 │ │ │ │ + ldr r3, [pc, #488] @ 3976f8 │ │ │ │ lsl r8, r5, #16 │ │ │ │ lsr r8, r8, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #14 │ │ │ │ - bhi 3a41f4 │ │ │ │ + bhi 3a4218 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - addseq r9, sp, r0, asr r5 │ │ │ │ - @ instruction: 0x009d9ff4 │ │ │ │ - @ instruction: 0x009c06d8 │ │ │ │ - adceq lr, lr, lr, ror r3 │ │ │ │ - addseq r0, ip, ip, ror #12 │ │ │ │ - adceq lr, lr, r4, asr r3 │ │ │ │ - addseq r0, ip, r8, lsr #12 │ │ │ │ - adceq lr, lr, r8, lsl r3 │ │ │ │ - @ instruction: 0x009c05dc │ │ │ │ - adceq lr, lr, r2, ror #5 │ │ │ │ - umullseq r9, sp, ip, lr │ │ │ │ - addseq r8, sp, r4, lsr #21 │ │ │ │ - addseq r0, ip, r0, ror #10 │ │ │ │ - adceq lr, lr, r6, ror r2 │ │ │ │ - addseq r9, sp, ip, lsl #28 │ │ │ │ - addseq r8, sp, r8, lsr #20 │ │ │ │ - addseq r8, sp, ip, lsr #3 │ │ │ │ - addseq r8, sp, r4, lsl #3 │ │ │ │ - addseq r9, sp, r4, ror r3 │ │ │ │ - addseq r0, ip, r0, lsl #9 │ │ │ │ - @ instruction: 0x009d93f8 │ │ │ │ - addseq r0, ip, r0, lsr r4 │ │ │ │ - addseq sp, sl, r8, asr #13 │ │ │ │ - @ instruction: 0x009d9cd0 │ │ │ │ - addseq r8, sp, ip, ror #17 │ │ │ │ - addseq r8, sp, r8, asr #3 │ │ │ │ - addseq r7, ip, ip, asr #13 │ │ │ │ - addseq sl, sp, r8, ror #3 │ │ │ │ - umullseq sl, sp, r0, r1 │ │ │ │ - @ instruction: 0x009d96d8 │ │ │ │ - addseq pc, lr, r0, lsl r1 @ │ │ │ │ - addseq pc, lr, r8, lsl #2 │ │ │ │ - addseq pc, lr, r0, lsl r1 @ │ │ │ │ + addseq r9, sp, ip, asr #10 │ │ │ │ + @ instruction: 0x009d9ff0 │ │ │ │ + @ instruction: 0x009c06d4 │ │ │ │ + adceq lr, lr, sl, ror r3 │ │ │ │ + addseq r0, ip, r8, ror #12 │ │ │ │ + adceq lr, lr, r0, asr r3 │ │ │ │ + addseq r0, ip, r4, lsr #12 │ │ │ │ + adceq lr, lr, r4, lsl r3 │ │ │ │ + @ instruction: 0x009c05d8 │ │ │ │ + ldrdeq lr, [lr], lr @ │ │ │ │ + umullseq r9, sp, r8, lr │ │ │ │ + addseq r8, sp, r0, lsr #21 │ │ │ │ + addseq r0, ip, ip, asr r5 │ │ │ │ + adceq lr, lr, r2, ror r2 │ │ │ │ + addseq r9, sp, r8, lsl #28 │ │ │ │ + addseq r8, sp, r4, lsr #20 │ │ │ │ + addseq r8, sp, r8, lsr #3 │ │ │ │ + addseq r8, sp, r0, lsl #3 │ │ │ │ + addseq r9, sp, r0, ror r3 │ │ │ │ + addseq r0, ip, ip, ror r4 │ │ │ │ + @ instruction: 0x009d93f4 │ │ │ │ + addseq r0, ip, ip, lsr #8 │ │ │ │ + addseq sp, sl, r4, asr #13 │ │ │ │ + addseq r9, sp, ip, asr #25 │ │ │ │ + addseq r8, sp, r8, ror #17 │ │ │ │ + addseq r8, sp, r4, asr #3 │ │ │ │ + addseq r7, ip, r8, asr #13 │ │ │ │ + addseq sl, sp, r4, ror #3 │ │ │ │ + addseq sl, sp, ip, lsl #3 │ │ │ │ + @ instruction: 0x009d96d4 │ │ │ │ addseq pc, lr, ip, lsl #2 │ │ │ │ - addseq r9, sp, r4, ror #3 │ │ │ │ - addseq r0, ip, r0, lsl #7 │ │ │ │ - addseq r9, sp, r0, asr #3 │ │ │ │ - addseq r0, ip, ip, asr #6 │ │ │ │ - addseq r8, sp, r4, asr #26 │ │ │ │ - addseq r0, ip, r8, lsl r3 │ │ │ │ - addseq r9, sp, r0, ror r1 │ │ │ │ - addseq r0, ip, r4, ror #5 │ │ │ │ - addseq r9, sp, r8, asr r1 │ │ │ │ + addseq pc, lr, r4, lsl #2 │ │ │ │ + addseq pc, lr, ip, lsl #2 │ │ │ │ + addseq pc, lr, r8, lsl #2 │ │ │ │ + addseq r9, sp, r0, ror #3 │ │ │ │ + addseq r0, ip, ip, ror r3 │ │ │ │ + @ instruction: 0x009d91bc │ │ │ │ + addseq r0, ip, r8, asr #6 │ │ │ │ + addseq r8, sp, r0, asr #26 │ │ │ │ + addseq r0, ip, r4, lsl r3 │ │ │ │ + addseq r9, sp, ip, ror #2 │ │ │ │ + addseq r0, ip, r0, ror #5 │ │ │ │ + addseq r9, sp, r4, asr r1 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - @ instruction: 0x009d86f8 │ │ │ │ - addseq r9, sp, ip, lsr r1 │ │ │ │ - @ instruction: 0x009c01f4 │ │ │ │ - adceq sp, lr, r6, asr #29 │ │ │ │ - @ instruction: 0x009c01b8 │ │ │ │ - addseq r9, sp, r8, lsr r0 │ │ │ │ - @ instruction: 0x009d9efc │ │ │ │ - @ instruction: 0x009d9edc │ │ │ │ - ldrsbeq r0, [ip], r4 │ │ │ │ - addseq r9, sp, r0, lsr #25 │ │ │ │ - umullseq r9, sp, r4, lr │ │ │ │ - @ instruction: 0x009d85b8 │ │ │ │ - addseq r9, sp, r8, ror lr │ │ │ │ - umullseq r9, sp, r4, sp │ │ │ │ - addseq r9, sp, r0, asr sp │ │ │ │ - addseq r9, sp, r4, asr #26 │ │ │ │ - addseq pc, fp, r0, ror #31 │ │ │ │ + @ instruction: 0x009d86f4 │ │ │ │ + addseq r9, sp, r8, lsr r1 │ │ │ │ + @ instruction: 0x009c01f0 │ │ │ │ + adceq sp, lr, r2, asr #29 │ │ │ │ + @ instruction: 0x009c01b4 │ │ │ │ + addseq r9, sp, r4, lsr r0 │ │ │ │ + @ instruction: 0x009d9ef8 │ │ │ │ + @ instruction: 0x009d9ed8 │ │ │ │ + ldrsbeq r0, [ip], r0 @ │ │ │ │ + umullseq r9, sp, ip, ip │ │ │ │ + umullseq r9, sp, r0, lr │ │ │ │ + @ instruction: 0x009d85b4 │ │ │ │ + addseq r9, sp, r4, ror lr │ │ │ │ + umullseq r9, sp, r0, sp │ │ │ │ addseq r9, sp, ip, asr #26 │ │ │ │ - addseq r9, sp, r8, lsr #19 │ │ │ │ - addseq r8, sp, ip, lsr #9 │ │ │ │ - addseq r9, sp, r0, lsl #19 │ │ │ │ - addseq pc, fp, r0, lsr pc @ │ │ │ │ - adceq sp, lr, r8, asr ip │ │ │ │ + addseq r9, sp, r0, asr #26 │ │ │ │ + @ instruction: 0x009bffdc │ │ │ │ + addseq r9, sp, r8, asr #26 │ │ │ │ + addseq r9, sp, r4, lsr #19 │ │ │ │ + addseq r8, sp, r8, lsr #9 │ │ │ │ + addseq r9, sp, ip, ror r9 │ │ │ │ + addseq pc, fp, ip, lsr #30 │ │ │ │ + adceq sp, lr, r4, asr ip │ │ │ │ + addseq pc, fp, r0, ror #29 │ │ │ │ + adceq sp, lr, r6, lsl ip │ │ │ │ + addseq r0, ip, r4, lsr #7 │ │ │ │ + addseq pc, fp, r4, asr pc @ │ │ │ │ + @ instruction: 0x009d9af8 │ │ │ │ + addseq r8, sp, ip, ror #6 │ │ │ │ + @ instruction: 0x009d9ad4 │ │ │ │ addseq pc, fp, r4, ror #29 │ │ │ │ - adceq sp, lr, sl, lsl ip │ │ │ │ - addseq r0, ip, r8, lsr #7 │ │ │ │ - addseq pc, fp, r8, asr pc @ │ │ │ │ - @ instruction: 0x009d9afc │ │ │ │ - addseq r8, sp, r0, ror r3 │ │ │ │ - @ instruction: 0x009d9ad8 │ │ │ │ - addseq pc, fp, r8, ror #29 │ │ │ │ - addseq r9, sp, r0, asr #21 │ │ │ │ - addseq r7, ip, ip, lsr r1 │ │ │ │ - @ instruction: 0x009d82f4 │ │ │ │ - @ instruction: 0x009d97b8 │ │ │ │ - addseq r7, ip, r0, ror #1 │ │ │ │ - @ instruction: 0x009d82b4 │ │ │ │ - addseq r8, sp, ip, ror sp │ │ │ │ - @ instruction: 0x009d8cfc │ │ │ │ - addseq r8, sp, r0, ror #25 │ │ │ │ - addseq r7, sp, r8, lsr #19 │ │ │ │ - umullseq r7, sp, r8, r9 │ │ │ │ - @ instruction: 0x009bfcbc │ │ │ │ - adceq r3, r0, r8, lsr #26 │ │ │ │ - umullseq r8, sp, r0, ip │ │ │ │ - umullseq r8, sp, r0, r1 │ │ │ │ - addseq r8, sp, r4, ror ip │ │ │ │ - addseq r8, sp, r4, asr ip │ │ │ │ - addseq r8, sp, r4, lsr ip │ │ │ │ - @ instruction: 0x009d89d8 │ │ │ │ - ldrheq r8, [sp], r4 │ │ │ │ - addseq r9, sp, r4, lsr r4 │ │ │ │ - umullseq r6, ip, r8, lr │ │ │ │ - addseq r9, sp, r8, lsl r4 │ │ │ │ - addseq r6, ip, ip, asr lr │ │ │ │ - addseq pc, fp, r0, lsl #22 │ │ │ │ - addseq r8, sp, ip │ │ │ │ - @ instruction: 0x009d95d4 │ │ │ │ + @ instruction: 0x009d9abc │ │ │ │ + addseq r7, ip, r8, lsr r1 │ │ │ │ + @ instruction: 0x009d82f0 │ │ │ │ + @ instruction: 0x009d97b4 │ │ │ │ + ldrsbeq r7, [ip], ip │ │ │ │ + @ instruction: 0x009d82b0 │ │ │ │ + addseq r8, sp, r8, ror sp │ │ │ │ + @ instruction: 0x009d8cf8 │ │ │ │ + @ instruction: 0x009d8cdc │ │ │ │ + addseq r7, sp, r4, lsr #19 │ │ │ │ + umullseq r7, sp, r4, r9 │ │ │ │ + @ instruction: 0x009bfcb8 │ │ │ │ + adceq r3, r0, r4, lsr #26 │ │ │ │ + addseq r8, sp, ip, lsl #25 │ │ │ │ + addseq r8, sp, ip, lsl #3 │ │ │ │ + addseq r8, sp, r0, ror ip │ │ │ │ + addseq r8, sp, r0, asr ip │ │ │ │ + addseq r8, sp, r0, lsr ip │ │ │ │ + @ instruction: 0x009d89d4 │ │ │ │ + ldrheq r8, [sp], r0 │ │ │ │ + addseq r9, sp, r0, lsr r4 │ │ │ │ + umullseq r6, ip, r4, lr │ │ │ │ + addseq r9, sp, r4, lsl r4 │ │ │ │ + addseq r6, ip, r8, asr lr │ │ │ │ + @ instruction: 0x009bfafc │ │ │ │ + addseq r8, sp, r8 │ │ │ │ @ instruction: 0x009d95d0 │ │ │ │ - @ instruction: 0x009d95dc │ │ │ │ + addseq r9, sp, ip, asr #11 │ │ │ │ @ instruction: 0x009d95d8 │ │ │ │ @ instruction: 0x009d95d4 │ │ │ │ - addseq r9, sp, r4, lsr #11 │ │ │ │ - @ instruction: 0x009d95b8 │ │ │ │ - addseq r9, sp, r0, ror r5 │ │ │ │ - umullseq r9, sp, ip, r5 │ │ │ │ - addseq r9, sp, r0, lsl #10 │ │ │ │ - addseq r9, sp, ip, ror r5 │ │ │ │ - addseq r9, sp, r8, lsl #10 │ │ │ │ - addseq r6, ip, r4, ror #25 │ │ │ │ - ldrdeq sp, [lr], r4 @ │ │ │ │ - addseq r8, sp, r4, lsr pc │ │ │ │ - addseq r8, sp, ip, ror #16 │ │ │ │ - addseq pc, fp, r8, ror #30 │ │ │ │ - addseq r8, sp, r8, ror #29 │ │ │ │ + @ instruction: 0x009d95d0 │ │ │ │ + addseq r9, sp, r0, lsr #11 │ │ │ │ + @ instruction: 0x009d95b4 │ │ │ │ + addseq r9, sp, ip, ror #10 │ │ │ │ + umullseq r9, sp, r8, r5 │ │ │ │ + @ instruction: 0x009d94fc │ │ │ │ + addseq r9, sp, r8, ror r5 │ │ │ │ + addseq r9, sp, r4, lsl #10 │ │ │ │ + addseq r6, ip, r0, ror #25 │ │ │ │ + ldrdeq sp, [lr], r0 @ │ │ │ │ + addseq r8, sp, r0, lsr pc │ │ │ │ + addseq r8, sp, r8, ror #16 │ │ │ │ + addseq pc, fp, r4, ror #30 │ │ │ │ addseq r8, sp, r4, ror #29 │ │ │ │ - @ instruction: 0x009d8ed4 │ │ │ │ - @ instruction: 0x009d8edc │ │ │ │ - addseq r8, sp, r0, lsr #29 │ │ │ │ - @ instruction: 0x009d8eb8 │ │ │ │ + addseq r8, sp, r0, ror #29 │ │ │ │ + @ instruction: 0x009d8ed0 │ │ │ │ + @ instruction: 0x009d8ed8 │ │ │ │ + umullseq r8, sp, ip, lr │ │ │ │ + @ instruction: 0x009d8eb4 │ │ │ │ + addseq r8, sp, r8, ror #28 │ │ │ │ + umullseq r8, sp, r0, lr │ │ │ │ + addseq r8, sp, r4, lsr lr │ │ │ │ addseq r8, sp, ip, ror #28 │ │ │ │ - umullseq r8, sp, r4, lr │ │ │ │ - addseq r8, sp, r8, lsr lr │ │ │ │ - addseq r8, sp, r0, ror lr │ │ │ │ - addseq r8, sp, r4, lsl #28 │ │ │ │ - addseq r8, sp, ip, asr #28 │ │ │ │ - @ instruction: 0x009d8dd0 │ │ │ │ - addseq r8, sp, r8, lsr #28 │ │ │ │ - umullseq r8, sp, ip, sp │ │ │ │ - addseq r8, sp, r4, lsl #28 │ │ │ │ - addseq r8, sp, r8, ror #26 │ │ │ │ - addseq r8, sp, r0, ror #27 │ │ │ │ - addseq r8, sp, r4, lsr sp │ │ │ │ - @ instruction: 0x009d8dbc │ │ │ │ - addseq r8, sp, r0, lsl #26 │ │ │ │ - addseq r8, sp, r4, asr #1 │ │ │ │ - strdeq ip, [lr], r2 @ │ │ │ │ - addseq pc, fp, r8, asr r3 @ │ │ │ │ - addseq pc, fp, r8, lsr #6 │ │ │ │ - @ instruction: 0x009bf2fc │ │ │ │ + addseq r8, sp, r0, lsl #28 │ │ │ │ + addseq r8, sp, r8, asr #28 │ │ │ │ + addseq r8, sp, ip, asr #27 │ │ │ │ + addseq r8, sp, r4, lsr #28 │ │ │ │ + umullseq r8, sp, r8, sp │ │ │ │ + addseq r8, sp, r0, lsl #28 │ │ │ │ + addseq r8, sp, r4, ror #26 │ │ │ │ + @ instruction: 0x009d8ddc │ │ │ │ + addseq r8, sp, r0, lsr sp │ │ │ │ + @ instruction: 0x009d8db8 │ │ │ │ + @ instruction: 0x009d8cfc │ │ │ │ + addseq r8, sp, r0, asr #1 │ │ │ │ + adceq ip, lr, lr, ror #31 │ │ │ │ + addseq pc, fp, r4, asr r3 @ │ │ │ │ + addseq pc, fp, r4, lsr #6 │ │ │ │ + @ instruction: 0x009bf2f8 │ │ │ │ andeq r2, r0, r4, asr #32 │ │ │ │ - @ instruction: 0x009d76d8 │ │ │ │ - addseq r7, sp, r8, ror #13 │ │ │ │ - addseq r8, sp, ip, lsl #1 │ │ │ │ - addseq r8, sp, r0, lsl #1 │ │ │ │ - @ instruction: 0x009d87dc │ │ │ │ - umullseq r7, sp, r8, r6 │ │ │ │ - @ instruction: 0x009edfd4 │ │ │ │ - addseq r7, sp, r0, ror #12 │ │ │ │ - addseq sp, lr, ip, ror #30 │ │ │ │ - addseq sp, lr, r4, ror #30 │ │ │ │ + @ instruction: 0x009d76d4 │ │ │ │ + addseq r7, sp, r4, ror #13 │ │ │ │ + addseq r8, sp, r8, lsl #1 │ │ │ │ + addseq r8, sp, ip, ror r0 │ │ │ │ + @ instruction: 0x009d87d8 │ │ │ │ + umullseq r7, sp, r4, r6 │ │ │ │ + @ instruction: 0x009edfd0 │ │ │ │ + addseq r7, sp, ip, asr r6 │ │ │ │ + addseq sp, lr, r8, ror #30 │ │ │ │ + addseq sp, lr, r0, ror #30 │ │ │ │ andeq r2, r0, r0, ror r5 │ │ │ │ andeq r2, r0, r0, lsl r5 │ │ │ │ andeq r2, r0, r0, asr r5 │ │ │ │ - addseq pc, fp, r0, ror #3 │ │ │ │ - addseq pc, fp, r4, ror r1 @ │ │ │ │ - addseq r9, sp, r0, lsr #16 │ │ │ │ - addseq r7, sp, ip, lsl #11 │ │ │ │ - @ instruction: 0x009bf3f8 │ │ │ │ + @ instruction: 0x009bf1dc │ │ │ │ + addseq pc, fp, r0, ror r1 @ │ │ │ │ + addseq r9, sp, ip, lsl r8 │ │ │ │ + addseq r7, sp, r8, lsl #11 │ │ │ │ @ instruction: 0x009bf3f4 │ │ │ │ - @ instruction: 0x009ac2d0 │ │ │ │ - umullseq pc, fp, ip, r3 @ │ │ │ │ - addseq r7, sp, r4, asr #8 │ │ │ │ - adceq ip, lr, sl, asr sp │ │ │ │ - addseq pc, fp, ip, asr #6 │ │ │ │ - addseq r7, sp, r8, lsl #8 │ │ │ │ - @ instruction: 0x009bf2b0 │ │ │ │ - addseq r7, sp, r4, ror #7 │ │ │ │ - addseq r7, sp, r8, lsl #8 │ │ │ │ - @ instruction: 0x009bf2b8 │ │ │ │ - umullseq pc, fp, r4, r2 @ │ │ │ │ - addseq pc, fp, r0, ror r2 @ │ │ │ │ - addseq pc, fp, ip, asr #4 │ │ │ │ - addseq pc, fp, r8, lsr #4 │ │ │ │ - addseq pc, fp, ip, lsl r2 @ │ │ │ │ - @ instruction: 0x009bf1f8 │ │ │ │ - addseq pc, fp, r4, lsl #4 │ │ │ │ - addseq pc, fp, r0, ror #3 │ │ │ │ - addseq pc, fp, r0, ror #3 │ │ │ │ - addseq pc, fp, r4, lsr #3 │ │ │ │ - addseq pc, fp, r0, lsl #3 │ │ │ │ - addseq pc, fp, ip, lsl #3 │ │ │ │ - addseq pc, fp, r8, ror #2 │ │ │ │ - addseq pc, fp, r8, ror #2 │ │ │ │ + @ instruction: 0x009bf3f0 │ │ │ │ + addseq ip, sl, ip, asr #5 │ │ │ │ + umullseq pc, fp, r8, r3 @ │ │ │ │ + addseq r7, sp, r0, asr #8 │ │ │ │ + adceq ip, lr, r6, asr sp │ │ │ │ + addseq pc, fp, r8, asr #6 │ │ │ │ + addseq r7, sp, r4, lsl #8 │ │ │ │ + addseq pc, fp, ip, lsr #5 │ │ │ │ + addseq r7, sp, r0, ror #7 │ │ │ │ + addseq r7, sp, r4, lsl #8 │ │ │ │ + @ instruction: 0x009bf2b4 │ │ │ │ + umullseq pc, fp, r0, r2 @ │ │ │ │ + addseq pc, fp, ip, ror #4 │ │ │ │ + addseq pc, fp, r8, asr #4 │ │ │ │ + addseq pc, fp, r4, lsr #4 │ │ │ │ + addseq pc, fp, r8, lsl r2 @ │ │ │ │ + @ instruction: 0x009bf1f4 │ │ │ │ + addseq pc, fp, r0, lsl #4 │ │ │ │ + @ instruction: 0x009bf1dc │ │ │ │ + @ instruction: 0x009bf1dc │ │ │ │ + addseq pc, fp, r0, lsr #3 │ │ │ │ + addseq pc, fp, ip, ror r1 @ │ │ │ │ + addseq pc, fp, r8, lsl #3 │ │ │ │ + addseq pc, fp, r4, ror #2 │ │ │ │ + addseq pc, fp, r4, ror #2 │ │ │ │ andeq r0, r0, r4, lsl r7 │ │ │ │ andne r1, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ andeq r0, r1, r1 │ │ │ │ - umullseq r6, sp, r0, lr │ │ │ │ - addseq r7, sp, r8, ror #4 │ │ │ │ - addseq r6, sp, ip, lsr #31 │ │ │ │ - addseq r7, sp, r0, lsr r2 │ │ │ │ - addseq r6, sp, r8, asr pc │ │ │ │ - @ instruction: 0x009d71f8 │ │ │ │ - @ instruction: 0x009becb4 │ │ │ │ - addseq r7, sp, r0, asr #3 │ │ │ │ - @ instruction: 0x009d6ed8 │ │ │ │ - addseq r7, sp, ip, lsl #3 │ │ │ │ - addseq r6, sp, r4, ror lr │ │ │ │ - addseq r7, sp, r8, asr r1 │ │ │ │ - addseq r6, sp, r8, asr lr │ │ │ │ - @ instruction: 0x009d6dd8 │ │ │ │ - addseq r7, sp, ip, ror #1 │ │ │ │ - umullseq r6, sp, r0, sp │ │ │ │ - ldrheq r7, [sp], r8 │ │ │ │ - addseq r6, sp, r8, asr #26 │ │ │ │ - addseq r7, sp, r4, lsl #1 │ │ │ │ - addseq r6, sp, r0, lsl #26 │ │ │ │ - addseq r7, sp, r0, asr r0 │ │ │ │ - umullseq r6, sp, r0, ip │ │ │ │ - addseq r7, sp, ip, lsl r0 │ │ │ │ - addseq r6, sp, r4, ror ip │ │ │ │ - addseq r6, sp, r4, ror #24 │ │ │ │ - addseq r6, sp, r4, lsl ip │ │ │ │ - @ instruction: 0x009d6fb4 │ │ │ │ - addseq sp, lr, r0, lsl #16 │ │ │ │ - @ instruction: 0x009ed7f4 │ │ │ │ - addseq r6, sp, r4, asr ip │ │ │ │ - @ instruction: 0x009d7bf0 │ │ │ │ - addseq r7, sp, r4, lsl #24 │ │ │ │ - @ instruction: 0x009d7bdc │ │ │ │ - addseq r7, sp, ip, lsr #23 │ │ │ │ + addseq r6, sp, ip, lsl #29 │ │ │ │ + addseq r7, sp, r4, ror #4 │ │ │ │ + addseq r6, sp, r8, lsr #31 │ │ │ │ + addseq r7, sp, ip, lsr #4 │ │ │ │ + addseq r6, sp, r4, asr pc │ │ │ │ + @ instruction: 0x009d71f4 │ │ │ │ + @ instruction: 0x009becb0 │ │ │ │ + @ instruction: 0x009d71bc │ │ │ │ + @ instruction: 0x009d6ed4 │ │ │ │ + addseq r7, sp, r8, lsl #3 │ │ │ │ + addseq r6, sp, r0, ror lr │ │ │ │ + addseq r7, sp, r4, asr r1 │ │ │ │ + addseq r6, sp, r4, asr lr │ │ │ │ + @ instruction: 0x009d6dd4 │ │ │ │ + addseq r7, sp, r8, ror #1 │ │ │ │ + addseq r6, sp, ip, lsl #27 │ │ │ │ + ldrheq r7, [sp], r4 │ │ │ │ + addseq r6, sp, r4, asr #26 │ │ │ │ + addseq r7, sp, r0, lsl #1 │ │ │ │ + @ instruction: 0x009d6cfc │ │ │ │ + addseq r7, sp, ip, asr #32 │ │ │ │ + addseq r6, sp, ip, lsl #25 │ │ │ │ + addseq r7, sp, r8, lsl r0 │ │ │ │ + addseq r6, sp, r0, ror ip │ │ │ │ + addseq r6, sp, r0, ror #24 │ │ │ │ + addseq r6, sp, r0, lsl ip │ │ │ │ + @ instruction: 0x009d6fb0 │ │ │ │ + @ instruction: 0x009ed7fc │ │ │ │ + @ instruction: 0x009ed7f0 │ │ │ │ + addseq r6, sp, r0, asr ip │ │ │ │ + addseq r7, sp, ip, ror #23 │ │ │ │ + addseq r7, sp, r0, lsl #24 │ │ │ │ + @ instruction: 0x009d7bd8 │ │ │ │ + addseq r7, sp, r8, lsr #23 │ │ │ │ + addseq r6, sp, r4, lsl #18 │ │ │ │ addseq r6, sp, r8, lsl #18 │ │ │ │ - addseq r6, sp, ip, lsl #18 │ │ │ │ - addseq r6, sp, r0, lsl #18 │ │ │ │ - @ instruction: 0x009d68b0 │ │ │ │ - umullseq r6, sp, r0, r8 │ │ │ │ - adceq r2, r0, r8, lsr r4 │ │ │ │ + @ instruction: 0x009d68fc │ │ │ │ + addseq r6, sp, ip, lsr #17 │ │ │ │ + addseq r6, sp, ip, lsl #17 │ │ │ │ adceq r2, r0, r4, lsr r4 │ │ │ │ - addseq sp, lr, ip, asr #10 │ │ │ │ - addseq r8, sp, r4, ror r2 │ │ │ │ - addseq r6, sp, r4, lsr r8 │ │ │ │ - addseq r6, sp, r0, lsl r8 │ │ │ │ - @ instruction: 0x009d67f0 │ │ │ │ + adceq r2, r0, r0, lsr r4 │ │ │ │ + addseq sp, lr, r8, asr #10 │ │ │ │ + addseq r8, sp, r0, ror r2 │ │ │ │ + addseq r6, sp, r0, lsr r8 │ │ │ │ + addseq r6, sp, ip, lsl #16 │ │ │ │ addseq r6, sp, ip, ror #15 │ │ │ │ - @ instruction: 0x009d67b8 │ │ │ │ - adceq r2, r0, r0, ror #6 │ │ │ │ - addseq r8, sp, ip, asr #3 │ │ │ │ - adceq r2, r0, r4, asr #6 │ │ │ │ - addseq sp, lr, ip, asr r4 │ │ │ │ - @ instruction: 0x009d81f4 │ │ │ │ + addseq r6, sp, r8, ror #15 │ │ │ │ + @ instruction: 0x009d67b4 │ │ │ │ + adceq r2, r0, ip, asr r3 │ │ │ │ addseq r8, sp, r8, asr #3 │ │ │ │ - umullseq r8, sp, ip, r1 │ │ │ │ - addseq r8, sp, r0, ror r1 │ │ │ │ - addseq r8, sp, r8, asr #2 │ │ │ │ - addseq r8, sp, ip, lsl r1 │ │ │ │ - ldrsheq r8, [sp], r0 │ │ │ │ - addseq r8, sp, r8, asr #1 │ │ │ │ - addseq r8, sp, r0, lsr #1 │ │ │ │ - addseq r8, sp, r8, ror r0 │ │ │ │ - addseq r8, sp, r0, asr r0 │ │ │ │ - @ instruction: 0x009c57d0 │ │ │ │ - addseq r6, sp, r0, asr #23 │ │ │ │ - addseq r5, ip, r8, lsr #15 │ │ │ │ - umullseq r5, ip, r0, r7 │ │ │ │ - addseq r8, sp, r8, asr sl │ │ │ │ - addseq r8, sp, r8, asr #20 │ │ │ │ - addseq r8, sp, r4, lsl #21 │ │ │ │ - addseq r8, sp, r4, ror sl │ │ │ │ - addseq r8, sp, r8, lsr #21 │ │ │ │ - adceq ip, lr, r8, asr r3 │ │ │ │ - addseq fp, sl, r4, asr r8 │ │ │ │ - addseq r8, sp, ip, lsl #22 │ │ │ │ - addseq r8, sp, r0, lsl #22 │ │ │ │ - @ instruction: 0x009d8af4 │ │ │ │ - addseq lr, fp, r0, lsl #12 │ │ │ │ - ldr r2, [pc, #-628] @ 3976d8 │ │ │ │ + adceq r2, r0, r0, asr #6 │ │ │ │ + addseq sp, lr, r8, asr r4 │ │ │ │ + @ instruction: 0x009d81f0 │ │ │ │ + addseq r8, sp, r4, asr #3 │ │ │ │ + umullseq r8, sp, r8, r1 │ │ │ │ + addseq r8, sp, ip, ror #2 │ │ │ │ + addseq r8, sp, r4, asr #2 │ │ │ │ + addseq r8, sp, r8, lsl r1 │ │ │ │ + addseq r8, sp, ip, ror #1 │ │ │ │ + addseq r8, sp, r4, asr #1 │ │ │ │ + umullseq r8, sp, ip, r0 │ │ │ │ + addseq r8, sp, r4, ror r0 │ │ │ │ + addseq r8, sp, ip, asr #32 │ │ │ │ + addseq r5, ip, ip, asr #15 │ │ │ │ + @ instruction: 0x009d6bbc │ │ │ │ + addseq r5, ip, r4, lsr #15 │ │ │ │ + addseq r5, ip, ip, lsl #15 │ │ │ │ + addseq r8, sp, r4, asr sl │ │ │ │ + addseq r8, sp, r4, asr #20 │ │ │ │ + addseq r8, sp, r0, lsl #21 │ │ │ │ + addseq r8, sp, r0, ror sl │ │ │ │ + addseq r8, sp, r4, lsr #21 │ │ │ │ + adceq ip, lr, r4, asr r3 │ │ │ │ + addseq fp, sl, r0, asr r8 │ │ │ │ + addseq r8, sp, r8, lsl #22 │ │ │ │ + @ instruction: 0x009d8afc │ │ │ │ + @ instruction: 0x009d8af0 │ │ │ │ + @ instruction: 0x009be5fc │ │ │ │ + ldr r2, [pc, #-628] @ 3976fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a3060 │ │ │ │ + beq 3a3084 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3a3048 │ │ │ │ + beq 3a306c │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3a3154 │ │ │ │ - ldr r2, [pc, #-676] @ 3976dc │ │ │ │ + bne 3a3178 │ │ │ │ + ldr r2, [pc, #-676] @ 397700 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-692] @ 3976e0 │ │ │ │ + ldr r2, [pc, #-692] @ 397704 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a2308 │ │ │ │ - ldr r2, [pc, #-720] @ 3976e4 │ │ │ │ + bne 3a232c │ │ │ │ + ldr r2, [pc, #-720] @ 397708 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-736] @ 3976e8 │ │ │ │ + ldr r2, [pc, #-736] @ 39770c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3a22f0 │ │ │ │ - ldr r2, [pc, #-764] @ 3976ec │ │ │ │ + bne 3a2314 │ │ │ │ + ldr r2, [pc, #-764] @ 397710 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-780] @ 3976f0 │ │ │ │ + ldr r2, [pc, #-780] @ 397714 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a22d8 │ │ │ │ - ldr r2, [pc, #-808] @ 3976f4 │ │ │ │ + bne 3a22fc │ │ │ │ + ldr r2, [pc, #-808] @ 397718 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-824] @ 3976f8 │ │ │ │ + ldr r2, [pc, #-824] @ 39771c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3a22c0 │ │ │ │ - ldr r2, [pc, #-852] @ 3976fc │ │ │ │ + bne 3a22e4 │ │ │ │ + ldr r2, [pc, #-852] @ 397720 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-868] @ 397700 │ │ │ │ + ldr r2, [pc, #-868] @ 397724 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3a22a8 │ │ │ │ - ldr r2, [pc, #-896] @ 397704 │ │ │ │ + bne 3a22cc │ │ │ │ + ldr r2, [pc, #-896] @ 397728 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-912] @ 397708 │ │ │ │ + ldr r2, [pc, #-912] @ 39772c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 3a2290 │ │ │ │ - ldr r2, [pc, #-940] @ 39770c │ │ │ │ + bne 3a22b4 │ │ │ │ + ldr r2, [pc, #-940] @ 397730 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-956] @ 397710 │ │ │ │ + ldr r2, [pc, #-956] @ 397734 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a2278 │ │ │ │ - ldr r2, [pc, #-984] @ 397714 │ │ │ │ + bne 3a229c │ │ │ │ + ldr r2, [pc, #-984] @ 397738 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1000] @ 397718 │ │ │ │ + ldr r2, [pc, #-1000] @ 39773c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 3a2260 │ │ │ │ - ldr r2, [pc, #-1028] @ 39771c │ │ │ │ + bne 3a2284 │ │ │ │ + ldr r2, [pc, #-1028] @ 397740 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1044] @ 397720 │ │ │ │ + ldr r2, [pc, #-1044] @ 397744 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 3a2248 │ │ │ │ - ldr r2, [pc, #-1072] @ 397724 │ │ │ │ + bne 3a226c │ │ │ │ + ldr r2, [pc, #-1072] @ 397748 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1088] @ 397728 │ │ │ │ + ldr r2, [pc, #-1088] @ 39774c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2048 @ 0x800 │ │ │ │ - bne 3a2230 │ │ │ │ - ldr r2, [pc, #-1116] @ 39772c │ │ │ │ + bne 3a2254 │ │ │ │ + ldr r2, [pc, #-1116] @ 397750 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1132] @ 397730 │ │ │ │ + ldr r2, [pc, #-1132] @ 397754 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3a2214 │ │ │ │ - ldr r2, [pc, #-1160] @ 397734 │ │ │ │ + bne 3a2238 │ │ │ │ + ldr r2, [pc, #-1160] @ 397758 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1184] @ 397738 │ │ │ │ + ldr r2, [pc, #-1184] @ 39775c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1204] @ 39773c │ │ │ │ + ldr r3, [pc, #-1204] @ 397760 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #11 │ │ │ │ - bhi 3991f4 │ │ │ │ + bhi 399218 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1236] @ 397740 │ │ │ │ + ldr r2, [pc, #-1236] @ 397764 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1260] @ 397744 │ │ │ │ + ldr r2, [pc, #-1260] @ 397768 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1284] @ 397748 │ │ │ │ + ldr r2, [pc, #-1284] @ 39776c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #8256 @ 0x2040 │ │ │ │ - beq 39f744 │ │ │ │ - ldr r3, [pc, #-1316] @ 39774c │ │ │ │ + beq 39f768 │ │ │ │ + ldr r3, [pc, #-1316] @ 397770 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #-1324] @ 397750 │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #-1324] @ 397774 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1344] @ 397754 │ │ │ │ + ldr r2, [pc, #-1344] @ 397778 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1372] @ 397758 │ │ │ │ + ldr r2, [pc, #-1372] @ 39777c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 395908 │ │ │ │ - ldr r2, [pc, #-1380] @ 39775c │ │ │ │ + b 39592c │ │ │ │ + ldr r2, [pc, #-1380] @ 397780 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 395908 │ │ │ │ - ldr r2, [pc, #-1388] @ 397760 │ │ │ │ + b 39592c │ │ │ │ + ldr r2, [pc, #-1388] @ 397784 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1408] @ 397764 │ │ │ │ + ldr r2, [pc, #-1408] @ 397788 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1436] @ 397768 │ │ │ │ + ldr r2, [pc, #-1436] @ 39778c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1456] @ 39776c │ │ │ │ + ldr r2, [pc, #-1456] @ 397790 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1484] @ 397770 │ │ │ │ + ldr r2, [pc, #-1484] @ 397794 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1f2c │ │ │ │ - ldr r2, [pc, #-1512] @ 397774 │ │ │ │ + bne 3a1f50 │ │ │ │ + ldr r2, [pc, #-1512] @ 397798 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1536] @ 397778 │ │ │ │ + ldr r3, [pc, #-1536] @ 39779c │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397d9c │ │ │ │ + beq 397dc0 │ │ │ │ bic r3, r1, #32 │ │ │ │ - bhi 3a362c │ │ │ │ - ldr r2, [pc, #-1552] @ 39777c │ │ │ │ + bhi 3a3650 │ │ │ │ + ldr r2, [pc, #-1552] @ 3977a0 │ │ │ │ cmp r3, r2 │ │ │ │ - beq 397d9c │ │ │ │ - ldr r3, [pc, #-1560] @ 397780 │ │ │ │ + beq 397dc0 │ │ │ │ + ldr r3, [pc, #-1560] @ 3977a4 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #-1568] @ 397784 │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #-1568] @ 3977a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a23ac │ │ │ │ - ldr r2, [pc, #-1596] @ 397788 │ │ │ │ + bne 3a23d0 │ │ │ │ + ldr r2, [pc, #-1596] @ 3977ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1612] @ 39778c │ │ │ │ + ldr r2, [pc, #-1612] @ 3977b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1632] @ 397790 │ │ │ │ + ldr r2, [pc, #-1632] @ 3977b4 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #31 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1664] @ 397794 │ │ │ │ + ldr r2, [pc, #-1664] @ 3977b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1680] @ 397798 │ │ │ │ + ldr r2, [pc, #-1680] @ 3977bc │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 39fc28 │ │ │ │ - ldr r2, [pc, #-1716] @ 39779c │ │ │ │ + beq 39fc4c │ │ │ │ + ldr r2, [pc, #-1716] @ 3977c0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1744] @ 3977a0 │ │ │ │ + ldr r2, [pc, #-1744] @ 3977c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1760] @ 3977a4 │ │ │ │ + ldr r2, [pc, #-1760] @ 3977c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1780] @ 3977a8 │ │ │ │ + ldr r3, [pc, #-1780] @ 3977cc │ │ │ │ lsr r8, r5, #8 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3a3fe4 │ │ │ │ + bhi 3a4008 │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1812] @ 3977ac │ │ │ │ + ldr r2, [pc, #-1812] @ 3977d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1828] @ 3977b0 │ │ │ │ + ldr r2, [pc, #-1828] @ 3977d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3a2320 │ │ │ │ - ldr r2, [pc, #-1856] @ 3977b4 │ │ │ │ + bne 3a2344 │ │ │ │ + ldr r2, [pc, #-1856] @ 3977d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1872] @ 3977b8 │ │ │ │ + ldr r2, [pc, #-1872] @ 3977dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - beq 395aa0 │ │ │ │ - ldr r2, [pc, #-1900] @ 3977bc │ │ │ │ + beq 395ac4 │ │ │ │ + ldr r2, [pc, #-1900] @ 3977e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1924] @ 3977c0 │ │ │ │ + ldr r2, [pc, #-1924] @ 3977e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397ecc │ │ │ │ - ldr r2, [pc, #-1944] @ 3977c4 │ │ │ │ + b 397ef0 │ │ │ │ + ldr r2, [pc, #-1944] @ 3977e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397ecc │ │ │ │ - ldr r2, [pc, #-1964] @ 3977c8 │ │ │ │ + b 397ef0 │ │ │ │ + ldr r2, [pc, #-1964] @ 3977ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397ecc │ │ │ │ - ldr r2, [pc, #-1984] @ 3977cc │ │ │ │ + b 397ef0 │ │ │ │ + ldr r2, [pc, #-1984] @ 3977f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397ecc │ │ │ │ - ldr r2, [pc, #-2004] @ 3977d0 │ │ │ │ + b 397ef0 │ │ │ │ + ldr r2, [pc, #-2004] @ 3977f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397ecc │ │ │ │ - ldr r2, [pc, #-2024] @ 3977d4 │ │ │ │ + b 397ef0 │ │ │ │ + ldr r2, [pc, #-2024] @ 3977f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397e20 │ │ │ │ - ldr r2, [pc, #-2044] @ 3977d8 │ │ │ │ + b 397e44 │ │ │ │ + ldr r2, [pc, #-2044] @ 3977fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397e20 │ │ │ │ - ldr r2, [pc, #-2064] @ 3977dc │ │ │ │ + b 397e44 │ │ │ │ + ldr r2, [pc, #-2064] @ 397800 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397e20 │ │ │ │ - ldr r2, [pc, #-2084] @ 3977e0 │ │ │ │ + b 397e44 │ │ │ │ + ldr r2, [pc, #-2084] @ 397804 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397e20 │ │ │ │ - ldr r2, [pc, #-2104] @ 3977e4 │ │ │ │ + b 397e44 │ │ │ │ + ldr r2, [pc, #-2104] @ 397808 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397e20 │ │ │ │ - ldr r2, [pc, #-2124] @ 3977e8 │ │ │ │ + b 397e44 │ │ │ │ + ldr r2, [pc, #-2124] @ 39780c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397e7c │ │ │ │ - ldr r2, [pc, #-2144] @ 3977ec │ │ │ │ + b 397ea0 │ │ │ │ + ldr r2, [pc, #-2144] @ 397810 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397e7c │ │ │ │ - ldr r2, [pc, #-2164] @ 3977f0 │ │ │ │ + b 397ea0 │ │ │ │ + ldr r2, [pc, #-2164] @ 397814 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397e7c │ │ │ │ - ldr r2, [pc, #-2184] @ 3977f4 │ │ │ │ + b 397ea0 │ │ │ │ + ldr r2, [pc, #-2184] @ 397818 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397e7c │ │ │ │ - ldr r2, [pc, #-2204] @ 3977f8 │ │ │ │ + b 397ea0 │ │ │ │ + ldr r2, [pc, #-2204] @ 39781c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397e7c │ │ │ │ - ldr r3, [pc, #-2224] @ 3977fc │ │ │ │ + b 397ea0 │ │ │ │ + ldr r3, [pc, #-2224] @ 397820 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 39f09c │ │ │ │ + bls 39f0c0 │ │ │ │ sub r3, r1, #1808 @ 0x710 │ │ │ │ sub r3, r3, #8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-2264] @ 397800 │ │ │ │ + ldr r2, [pc, #-2264] @ 397824 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39f0c8 │ │ │ │ - ldr r2, [pc, #-2272] @ 397804 │ │ │ │ + bne 39f0ec │ │ │ │ + ldr r2, [pc, #-2272] @ 397828 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39f100 │ │ │ │ - ldr r2, [pc, #-2280] @ 397808 │ │ │ │ + bne 39f124 │ │ │ │ + ldr r2, [pc, #-2280] @ 39782c │ │ │ │ tst r3, r2 │ │ │ │ - beq 394990 │ │ │ │ - ldr r2, [pc, #-2288] @ 39780c │ │ │ │ + beq 3949b4 │ │ │ │ + ldr r2, [pc, #-2288] @ 397830 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2308] @ 397810 │ │ │ │ + ldr r2, [pc, #-2308] @ 397834 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2336] @ 397814 │ │ │ │ + ldr r2, [pc, #-2336] @ 397838 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2356] @ 397818 │ │ │ │ + ldr r2, [pc, #-2356] @ 39783c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2384] @ 39781c │ │ │ │ + ldr r2, [pc, #-2384] @ 397840 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2404] @ 397820 │ │ │ │ + ldr r2, [pc, #-2404] @ 397844 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2432] @ 397824 │ │ │ │ + ldr r2, [pc, #-2432] @ 397848 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2452] @ 397828 │ │ │ │ + ldr r2, [pc, #-2452] @ 39784c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2480] @ 39782c │ │ │ │ + ldr r2, [pc, #-2480] @ 397850 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2496] @ 397830 │ │ │ │ + ldr r2, [pc, #-2496] @ 397854 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2528] @ 397834 │ │ │ │ - ldr r8, [pc, #-2528] @ 397838 │ │ │ │ + ldr r2, [pc, #-2528] @ 397858 │ │ │ │ + ldr r8, [pc, #-2528] @ 39785c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2572] @ 39783c │ │ │ │ + ldr r2, [pc, #-2572] @ 397860 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2620] @ 397840 │ │ │ │ + ldr r2, [pc, #-2620] @ 397864 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2636] @ 397844 │ │ │ │ + ldr r2, [pc, #-2636] @ 397868 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-67108864 @ 0xfc000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2664] @ 397848 │ │ │ │ + ldr r2, [pc, #-2664] @ 39786c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2680] @ 39784c │ │ │ │ + ldr r2, [pc, #-2680] @ 397870 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2708] @ 397850 │ │ │ │ + ldr r2, [pc, #-2708] @ 397874 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2724] @ 397854 │ │ │ │ + ldr r2, [pc, #-2724] @ 397878 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2752] @ 397858 │ │ │ │ + ldr r2, [pc, #-2752] @ 39787c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2768] @ 39785c │ │ │ │ + ldr r2, [pc, #-2768] @ 397880 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2796] @ 397860 │ │ │ │ + ldr r2, [pc, #-2796] @ 397884 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2812] @ 397864 │ │ │ │ + ldr r2, [pc, #-2812] @ 397888 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2832] @ 397868 │ │ │ │ + ldr r2, [pc, #-2832] @ 39788c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a2c90 │ │ │ │ - ldr r2, [pc, #-2860] @ 39786c │ │ │ │ + bne 3a2cb4 │ │ │ │ + ldr r2, [pc, #-2860] @ 397890 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2884] @ 397870 │ │ │ │ + ldr r2, [pc, #-2884] @ 397894 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2900] @ 397874 │ │ │ │ + ldr r2, [pc, #-2900] @ 397898 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2928] @ 397878 │ │ │ │ + ldr r2, [pc, #-2928] @ 39789c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1fdc │ │ │ │ - ldr r2, [pc, #-2952] @ 39787c │ │ │ │ + bne 3a2000 │ │ │ │ + ldr r2, [pc, #-2952] @ 3978a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2976] @ 397880 │ │ │ │ + ldr r2, [pc, #-2976] @ 3978a4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3947ec │ │ │ │ - ldr r2, [pc, #-2984] @ 397884 │ │ │ │ + b 394810 │ │ │ │ + ldr r2, [pc, #-2984] @ 3978a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3008] @ 397888 │ │ │ │ + ldr r2, [pc, #-3008] @ 3978ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3032] @ 39788c │ │ │ │ + ldr r2, [pc, #-3032] @ 3978b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3056] @ 397890 │ │ │ │ + ldr r2, [pc, #-3056] @ 3978b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3080] @ 397894 │ │ │ │ + ldr r2, [pc, #-3080] @ 3978b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3096] @ 397898 │ │ │ │ + ldr r2, [pc, #-3096] @ 3978bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a0d28 │ │ │ │ - ldr r2, [pc, #-3124] @ 39789c │ │ │ │ + bne 3a0d4c │ │ │ │ + ldr r2, [pc, #-3124] @ 3978c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3148] @ 3978a0 │ │ │ │ + ldr r2, [pc, #-3148] @ 3978c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #-3168] @ 3978a4 │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #-3168] @ 3978c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #-3188] @ 3978a8 │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #-3188] @ 3978cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #-3208] @ 3978ac │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #-3208] @ 3978d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #-3228] @ 3978b0 │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #-3228] @ 3978d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #-3248] @ 3978b4 │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #-3248] @ 3978d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #-3268] @ 3978b8 │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #-3268] @ 3978dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #-3288] @ 3978bc │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #-3288] @ 3978e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #-3308] @ 3978c0 │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #-3308] @ 3978e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #-3328] @ 3978c4 │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #-3328] @ 3978e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #-3348] @ 3978c8 │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #-3348] @ 3978ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #-3368] @ 3978cc │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #-3368] @ 3978f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #-3388] @ 3978d0 │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #-3388] @ 3978f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #-3408] @ 3978d4 │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #-3408] @ 3978f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #-3428] @ 3978d8 │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #-3428] @ 3978fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #-3448] @ 3978dc │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #-3448] @ 397900 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3472] @ 3978e0 │ │ │ │ + ldr r2, [pc, #-3472] @ 397904 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3496] @ 3978e4 │ │ │ │ + ldr r2, [pc, #-3496] @ 397908 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3520] @ 3978e8 │ │ │ │ + ldr r2, [pc, #-3520] @ 39790c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3544] @ 3978ec │ │ │ │ + ldr r2, [pc, #-3544] @ 397910 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3568] @ 3978f0 │ │ │ │ + ldr r2, [pc, #-3568] @ 397914 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3592] @ 3978f4 │ │ │ │ + ldr r2, [pc, #-3592] @ 397918 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3616] @ 3978f8 │ │ │ │ + ldr r2, [pc, #-3616] @ 39791c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3640] @ 3978fc │ │ │ │ + ldr r2, [pc, #-3640] @ 397920 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3664] @ 397900 │ │ │ │ + ldr r2, [pc, #-3664] @ 397924 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3688] @ 397904 │ │ │ │ + ldr r2, [pc, #-3688] @ 397928 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #476 @ 0x1dc │ │ │ │ - beq 394dd8 │ │ │ │ - bls 39f154 │ │ │ │ + beq 394dfc │ │ │ │ + bls 39f178 │ │ │ │ cmp r1, #480 @ 0x1e0 │ │ │ │ - beq 394da0 │ │ │ │ + beq 394dc4 │ │ │ │ cmp r1, #484 @ 0x1e4 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #-3740] @ 397908 │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #-3740] @ 39792c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3760] @ 39790c │ │ │ │ + ldr r2, [pc, #-3760] @ 397930 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3788] @ 397910 │ │ │ │ + ldr r2, [pc, #-3788] @ 397934 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3a30e4 │ │ │ │ + beq 3a3108 │ │ │ │ cmp r8, #3 │ │ │ │ - beq 3a30cc │ │ │ │ + beq 3a30f0 │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a3348 │ │ │ │ - ldr r2, [pc, #-3836] @ 397914 │ │ │ │ + beq 3a336c │ │ │ │ + ldr r2, [pc, #-3836] @ 397938 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3852] @ 397918 │ │ │ │ + ldr r2, [pc, #-3852] @ 39793c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a1e5c │ │ │ │ - ldr r2, [pc, #-3880] @ 39791c │ │ │ │ + bne 3a1e80 │ │ │ │ + ldr r2, [pc, #-3880] @ 397940 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3896] @ 397920 │ │ │ │ + ldr r2, [pc, #-3896] @ 397944 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a1e44 │ │ │ │ - ldr r2, [pc, #-3924] @ 397924 │ │ │ │ + bne 3a1e68 │ │ │ │ + ldr r2, [pc, #-3924] @ 397948 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3940] @ 397928 │ │ │ │ + ldr r2, [pc, #-3940] @ 39794c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3960] @ 39792c │ │ │ │ + ldr r3, [pc, #-3960] @ 397950 │ │ │ │ lsr r8, r5, #12 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #15 │ │ │ │ - bhi 3988c4 │ │ │ │ + bhi 3988e8 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3996] @ 397930 │ │ │ │ + ldr r2, [pc, #-3996] @ 397954 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4016] @ 397934 │ │ │ │ + ldr r2, [pc, #-4016] @ 397958 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3a2c0c │ │ │ │ - ldr r2, [pc, #-4044] @ 397938 │ │ │ │ + bne 3a2c30 │ │ │ │ + ldr r2, [pc, #-4044] @ 39795c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4060] @ 39793c │ │ │ │ + ldr r2, [pc, #-4060] @ 397960 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 3a2bf4 │ │ │ │ - ldr r2, [pc, #-4088] @ 397940 │ │ │ │ + bne 3a2c18 │ │ │ │ + ldr r2, [pc, #-4088] @ 397964 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4064] @ 39992c │ │ │ │ + ldr r2, [pc, #4064] @ 399950 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #4044] @ 399930 │ │ │ │ + ldr r3, [pc, #4044] @ 399954 │ │ │ │ lsr r8, r5, #23 │ │ │ │ and r8, r8, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #31 │ │ │ │ - bhi 399768 │ │ │ │ + bhi 39978c │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r1, #800 @ 0x320 │ │ │ │ - bcc 394990 │ │ │ │ + bcc 3949b4 │ │ │ │ sub r3, r1, #800 @ 0x320 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r8, #1 │ │ │ │ lsl r3, r8, r3 │ │ │ │ - ldr r2, [pc, #3980] @ 399934 │ │ │ │ + ldr r2, [pc, #3980] @ 399958 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39474c │ │ │ │ + bne 394770 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3a1684 │ │ │ │ - ldr r2, [pc, #3960] @ 399938 │ │ │ │ + beq 3a16a8 │ │ │ │ + ldr r2, [pc, #3960] @ 39995c │ │ │ │ and r9, r5, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r9, #1 │ │ │ │ - beq 3a3014 │ │ │ │ + beq 3a3038 │ │ │ │ cmp r9, #2 │ │ │ │ - beq 3a2ed8 │ │ │ │ + beq 3a2efc │ │ │ │ cmp r9, #0 │ │ │ │ - bne 3a2ebc │ │ │ │ - ldr r2, [pc, #3912] @ 39993c │ │ │ │ + bne 3a2ee0 │ │ │ │ + ldr r2, [pc, #3912] @ 399960 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3896] @ 399940 │ │ │ │ + ldr r2, [pc, #3896] @ 399964 │ │ │ │ lsr r8, r5, #4 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a2f40 │ │ │ │ + beq 3a2f64 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3a2f28 │ │ │ │ + beq 3a2f4c │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3a2f0c │ │ │ │ - ldr r2, [pc, #3844] @ 399944 │ │ │ │ + bne 3a2f30 │ │ │ │ + ldr r2, [pc, #3844] @ 399968 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3828] @ 399948 │ │ │ │ + ldr r2, [pc, #3828] @ 39996c │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a2ef0 │ │ │ │ + beq 3a2f14 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3a3078 │ │ │ │ + beq 3a309c │ │ │ │ cmp r5, #1 │ │ │ │ - bne 398aa0 │ │ │ │ - ldr r2, [pc, #3776] @ 39994c │ │ │ │ + bne 398ac4 │ │ │ │ + ldr r2, [pc, #3776] @ 399970 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3752] @ 399950 │ │ │ │ + ldr r2, [pc, #3752] @ 399974 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3728] @ 399954 │ │ │ │ + ldr r2, [pc, #3728] @ 399978 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3704] @ 399958 │ │ │ │ + ldr r2, [pc, #3704] @ 39997c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3680] @ 39995c │ │ │ │ + ldr r2, [pc, #3680] @ 399980 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3656] @ 399960 │ │ │ │ + ldr r2, [pc, #3656] @ 399984 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3632] @ 399964 │ │ │ │ + ldr r2, [pc, #3632] @ 399988 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3608] @ 399968 │ │ │ │ + ldr r2, [pc, #3608] @ 39998c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3584] @ 39996c │ │ │ │ + ldr r2, [pc, #3584] @ 399990 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3560] @ 399970 │ │ │ │ + ldr r2, [pc, #3560] @ 399994 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3536] @ 399974 │ │ │ │ + ldr r2, [pc, #3536] @ 399998 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3512] @ 399978 │ │ │ │ + ldr r2, [pc, #3512] @ 39999c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3488] @ 39997c │ │ │ │ + ldr r2, [pc, #3488] @ 3999a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3464] @ 399980 │ │ │ │ + ldr r2, [pc, #3464] @ 3999a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3440] @ 399984 │ │ │ │ + ldr r2, [pc, #3440] @ 3999a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3416] @ 399988 │ │ │ │ + ldr r2, [pc, #3416] @ 3999ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3392] @ 39998c │ │ │ │ + ldr r2, [pc, #3392] @ 3999b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3368] @ 399990 │ │ │ │ + ldr r2, [pc, #3368] @ 3999b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3344] @ 399994 │ │ │ │ + ldr r2, [pc, #3344] @ 3999b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3320] @ 399998 │ │ │ │ + ldr r2, [pc, #3320] @ 3999bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3296] @ 39999c │ │ │ │ + ldr r2, [pc, #3296] @ 3999c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3272] @ 3999a0 │ │ │ │ + ldr r2, [pc, #3272] @ 3999c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3248] @ 3999a4 │ │ │ │ + ldr r2, [pc, #3248] @ 3999c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3224] @ 3999a8 │ │ │ │ + ldr r2, [pc, #3224] @ 3999cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3200] @ 3999ac │ │ │ │ + ldr r2, [pc, #3200] @ 3999d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3176] @ 3999b0 │ │ │ │ + ldr r2, [pc, #3176] @ 3999d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3152] @ 3999b4 │ │ │ │ + ldr r2, [pc, #3152] @ 3999d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3128] @ 3999b8 │ │ │ │ + ldr r2, [pc, #3128] @ 3999dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3104] @ 3999bc │ │ │ │ + ldr r2, [pc, #3104] @ 3999e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3080] @ 3999c0 │ │ │ │ + ldr r2, [pc, #3080] @ 3999e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3056] @ 3999c4 │ │ │ │ + ldr r2, [pc, #3056] @ 3999e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3032] @ 3999c8 │ │ │ │ + ldr r2, [pc, #3032] @ 3999ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3008] @ 3999cc │ │ │ │ + ldr r2, [pc, #3008] @ 3999f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2984] @ 3999d0 │ │ │ │ + ldr r2, [pc, #2984] @ 3999f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2960] @ 3999d4 │ │ │ │ + ldr r2, [pc, #2960] @ 3999f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2936] @ 3999d8 │ │ │ │ + ldr r2, [pc, #2936] @ 3999fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2912] @ 3999dc │ │ │ │ + ldr r2, [pc, #2912] @ 399a00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2888] @ 3999e0 │ │ │ │ + ldr r2, [pc, #2888] @ 399a04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2864] @ 3999e4 │ │ │ │ + ldr r2, [pc, #2864] @ 399a08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2840] @ 3999e8 │ │ │ │ + ldr r2, [pc, #2840] @ 399a0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2816] @ 3999ec │ │ │ │ + ldr r2, [pc, #2816] @ 399a10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2792] @ 3999f0 │ │ │ │ + ldr r2, [pc, #2792] @ 399a14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2768] @ 3999f4 │ │ │ │ + ldr r2, [pc, #2768] @ 399a18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2744] @ 3999f8 │ │ │ │ + ldr r2, [pc, #2744] @ 399a1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2720] @ 3999fc │ │ │ │ + ldr r2, [pc, #2720] @ 399a20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2696] @ 399a00 │ │ │ │ + ldr r2, [pc, #2696] @ 399a24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2672] @ 399a04 │ │ │ │ + ldr r2, [pc, #2672] @ 399a28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2648] @ 399a08 │ │ │ │ + ldr r2, [pc, #2648] @ 399a2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2624] @ 399a0c │ │ │ │ + ldr r2, [pc, #2624] @ 399a30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2600] @ 399a10 │ │ │ │ + ldr r2, [pc, #2600] @ 399a34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2576] @ 399a14 │ │ │ │ + ldr r2, [pc, #2576] @ 399a38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2552] @ 399a18 │ │ │ │ + ldr r2, [pc, #2552] @ 399a3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2528] @ 399a1c │ │ │ │ + ldr r2, [pc, #2528] @ 399a40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2504] @ 399a20 │ │ │ │ + ldr r2, [pc, #2504] @ 399a44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2480] @ 399a24 │ │ │ │ + ldr r2, [pc, #2480] @ 399a48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2456] @ 399a28 │ │ │ │ + ldr r2, [pc, #2456] @ 399a4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2432] @ 399a2c │ │ │ │ + ldr r2, [pc, #2432] @ 399a50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2408] @ 399a30 │ │ │ │ + ldr r2, [pc, #2408] @ 399a54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2384] @ 399a34 │ │ │ │ + ldr r2, [pc, #2384] @ 399a58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2360] @ 399a38 │ │ │ │ + ldr r2, [pc, #2360] @ 399a5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2336] @ 399a3c │ │ │ │ + ldr r2, [pc, #2336] @ 399a60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2312] @ 399a40 │ │ │ │ + ldr r2, [pc, #2312] @ 399a64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2288] @ 399a44 │ │ │ │ + ldr r2, [pc, #2288] @ 399a68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2264] @ 399a48 │ │ │ │ + ldr r2, [pc, #2264] @ 399a6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2240] @ 399a4c │ │ │ │ + ldr r2, [pc, #2240] @ 399a70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2216] @ 399a50 │ │ │ │ + ldr r2, [pc, #2216] @ 399a74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2192] @ 399a54 │ │ │ │ + ldr r2, [pc, #2192] @ 399a78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2168] @ 399a58 │ │ │ │ + ldr r2, [pc, #2168] @ 399a7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2144] @ 399a5c │ │ │ │ + ldr r2, [pc, #2144] @ 399a80 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2116] @ 399a60 │ │ │ │ + ldr r2, [pc, #2116] @ 399a84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2092] @ 399a64 │ │ │ │ + ldr r2, [pc, #2092] @ 399a88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2068] @ 399a68 │ │ │ │ + ldr r2, [pc, #2068] @ 399a8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3988dc │ │ │ │ - ldr r2, [pc, #2048] @ 399a6c │ │ │ │ + b 398900 │ │ │ │ + ldr r2, [pc, #2048] @ 399a90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3988dc │ │ │ │ - ldr r2, [pc, #2028] @ 399a70 │ │ │ │ + b 398900 │ │ │ │ + ldr r2, [pc, #2028] @ 399a94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3988dc │ │ │ │ - ldr r2, [pc, #2008] @ 399a74 │ │ │ │ + b 398900 │ │ │ │ + ldr r2, [pc, #2008] @ 399a98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3988dc │ │ │ │ - ldr r2, [pc, #1988] @ 399a78 │ │ │ │ + b 398900 │ │ │ │ + ldr r2, [pc, #1988] @ 399a9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1972] @ 399a7c │ │ │ │ + ldr r2, [pc, #1972] @ 399aa0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - bne 3a1d08 │ │ │ │ - ldr r2, [pc, #1944] @ 399a80 │ │ │ │ + bne 3a1d2c │ │ │ │ + ldr r2, [pc, #1944] @ 399aa4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1928] @ 399a84 │ │ │ │ - ldr r8, [pc, #1928] @ 399a88 │ │ │ │ + ldr r2, [pc, #1928] @ 399aa8 │ │ │ │ + ldr r8, [pc, #1928] @ 399aac │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #5 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1880] @ 399a8c │ │ │ │ + ldr r2, [pc, #1880] @ 399ab0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #21 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1836] @ 399a90 │ │ │ │ + ldr r2, [pc, #1836] @ 399ab4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a1d38 │ │ │ │ - ldr r2, [pc, #1808] @ 399a94 │ │ │ │ + bne 3a1d5c │ │ │ │ + ldr r2, [pc, #1808] @ 399ab8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1792] @ 399a98 │ │ │ │ + ldr r2, [pc, #1792] @ 399abc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3a1d20 │ │ │ │ - ldr r2, [pc, #1764] @ 399a9c │ │ │ │ + bne 3a1d44 │ │ │ │ + ldr r2, [pc, #1764] @ 399ac0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1748] @ 399aa0 │ │ │ │ + ldr r2, [pc, #1748] @ 399ac4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1728] @ 399aa4 │ │ │ │ + ldr r2, [pc, #1728] @ 399ac8 │ │ │ │ lsr r3, r5, #9 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a42f0 │ │ │ │ + bhi 3a4314 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1692] @ 399aa8 │ │ │ │ + ldr r2, [pc, #1692] @ 399acc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1676] @ 399aac │ │ │ │ + ldr r2, [pc, #1676] @ 399ad0 │ │ │ │ lsr r5, r5, #17 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3a2bd8 │ │ │ │ + beq 3a2bfc │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a2bbc │ │ │ │ - ldr r2, [pc, #1632] @ 399ab0 │ │ │ │ + beq 3a2be0 │ │ │ │ + ldr r2, [pc, #1632] @ 399ad4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1604] @ 399ab4 │ │ │ │ + ldr r2, [pc, #1604] @ 399ad8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399418 │ │ │ │ - ldr r2, [pc, #1584] @ 399ab8 │ │ │ │ + b 39943c │ │ │ │ + ldr r2, [pc, #1584] @ 399adc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399418 │ │ │ │ - ldr r2, [pc, #1564] @ 399abc │ │ │ │ + b 39943c │ │ │ │ + ldr r2, [pc, #1564] @ 399ae0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399418 │ │ │ │ - ldr r2, [pc, #1544] @ 399ac0 │ │ │ │ + b 39943c │ │ │ │ + ldr r2, [pc, #1544] @ 399ae4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399418 │ │ │ │ - ldr r2, [pc, #1524] @ 399ac4 │ │ │ │ + b 39943c │ │ │ │ + ldr r2, [pc, #1524] @ 399ae8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399418 │ │ │ │ - ldr r2, [pc, #1504] @ 399ac8 │ │ │ │ + b 39943c │ │ │ │ + ldr r2, [pc, #1504] @ 399aec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399418 │ │ │ │ - ldr r2, [pc, #1484] @ 399acc │ │ │ │ + b 39943c │ │ │ │ + ldr r2, [pc, #1484] @ 399af0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1464] @ 399ad0 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1464] @ 399af4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1444] @ 399ad4 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1444] @ 399af8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1424] @ 399ad8 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1424] @ 399afc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1404] @ 399adc │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1404] @ 399b00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1384] @ 399ae0 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1384] @ 399b04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1364] @ 399ae4 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1364] @ 399b08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1344] @ 399ae8 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1344] @ 399b0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1324] @ 399aec │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1324] @ 399b10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1304] @ 399af0 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1304] @ 399b14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1284] @ 399af4 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1284] @ 399b18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1264] @ 399af8 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1264] @ 399b1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1244] @ 399afc │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1244] @ 399b20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1224] @ 399b00 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1224] @ 399b24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1204] @ 399b04 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1204] @ 399b28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1184] @ 399b08 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1184] @ 399b2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1164] @ 399b0c │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1164] @ 399b30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1144] @ 399b10 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1144] @ 399b34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1124] @ 399b14 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1124] @ 399b38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1104] @ 399b18 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1104] @ 399b3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1084] @ 399b1c │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1084] @ 399b40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1064] @ 399b20 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1064] @ 399b44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1044] @ 399b24 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1044] @ 399b48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1024] @ 399b28 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1024] @ 399b4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #1004] @ 399b2c │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #1004] @ 399b50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #984] @ 399b30 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #984] @ 399b54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #964] @ 399b34 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #964] @ 399b58 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #940] @ 399b38 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #940] @ 399b5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #916] @ 399b3c │ │ │ │ + ldr r2, [pc, #916] @ 399b60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #892] @ 399b40 │ │ │ │ + ldr r2, [pc, #892] @ 399b64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #868] @ 399b44 │ │ │ │ + ldr r2, [pc, #868] @ 399b68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992c0 │ │ │ │ - ldr r2, [pc, #848] @ 399b48 │ │ │ │ + b 3992e4 │ │ │ │ + ldr r2, [pc, #848] @ 399b6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #824] @ 399b4c │ │ │ │ + ldr r2, [pc, #824] @ 399b70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #800] @ 399b50 │ │ │ │ + ldr r2, [pc, #800] @ 399b74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #776] @ 399b54 │ │ │ │ + ldr r2, [pc, #776] @ 399b78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #752] @ 399b58 │ │ │ │ + ldr r2, [pc, #752] @ 399b7c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #724] @ 399b5c │ │ │ │ + ldr r2, [pc, #724] @ 399b80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #700] @ 399b60 │ │ │ │ + ldr r2, [pc, #700] @ 399b84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3988dc │ │ │ │ - ldr r2, [pc, #680] @ 399b64 │ │ │ │ + b 398900 │ │ │ │ + ldr r2, [pc, #680] @ 399b88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3988dc │ │ │ │ - ldr r2, [pc, #660] @ 399b68 │ │ │ │ + b 398900 │ │ │ │ + ldr r2, [pc, #660] @ 399b8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3988dc │ │ │ │ - ldr r2, [pc, #640] @ 399b6c │ │ │ │ + b 398900 │ │ │ │ + ldr r2, [pc, #640] @ 399b90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3988dc │ │ │ │ - ldr r2, [pc, #620] @ 399b70 │ │ │ │ + b 398900 │ │ │ │ + ldr r2, [pc, #620] @ 399b94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3988dc │ │ │ │ - ldr r2, [pc, #600] @ 399b74 │ │ │ │ + b 398900 │ │ │ │ + ldr r2, [pc, #600] @ 399b98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3988dc │ │ │ │ - @ instruction: 0x009d8ad4 │ │ │ │ - @ instruction: 0x00aec2b8 │ │ │ │ + b 398900 │ │ │ │ + @ instruction: 0x009d8ad0 │ │ │ │ + @ instruction: 0x00aec2b4 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ - addseq r6, sp, r0, lsr #8 │ │ │ │ - addseq r6, sp, r0, lsl #8 │ │ │ │ - addseq r6, sp, r4, lsl #8 │ │ │ │ - addseq r6, sp, r4, ror #7 │ │ │ │ + addseq r6, sp, ip, lsl r4 │ │ │ │ + @ instruction: 0x009d63fc │ │ │ │ addseq r6, sp, r0, lsl #8 │ │ │ │ - addseq lr, fp, r8, lsr fp │ │ │ │ - addseq lr, fp, r4, lsl fp │ │ │ │ - addseq r7, sp, ip, ror #2 │ │ │ │ - addseq r7, sp, r8, lsl #3 │ │ │ │ - addseq r7, sp, r8, asr r1 │ │ │ │ - addseq r7, sp, r8, lsr #2 │ │ │ │ - @ instruction: 0x009d76b4 │ │ │ │ - ldrheq r7, [sp], r0 │ │ │ │ - addseq r7, sp, r4, lsl #1 │ │ │ │ - addseq lr, fp, r0, asr sl │ │ │ │ - addseq r7, sp, r0, asr #32 │ │ │ │ - addseq r7, sp, r8, asr r0 │ │ │ │ - addseq r7, sp, r4, lsr r0 │ │ │ │ - addseq r7, sp, ip, lsr #32 │ │ │ │ - addseq r7, sp, ip, rrx │ │ │ │ - addseq r6, sp, r8, lsr #31 │ │ │ │ - umullseq r7, sp, ip, r7 │ │ │ │ - addseq r7, sp, r4, ror r7 │ │ │ │ - addseq r7, sp, r8, asr #14 │ │ │ │ - addseq r7, sp, ip, lsl r7 │ │ │ │ - @ instruction: 0x009d76f0 │ │ │ │ - addseq r7, sp, r8, asr #13 │ │ │ │ - addseq r7, sp, r0, lsl #14 │ │ │ │ - addseq r7, sp, ip, lsl r6 │ │ │ │ - @ instruction: 0x009eccb0 │ │ │ │ - addseq r5, sp, r4, ror #25 │ │ │ │ - addseq r7, sp, r4, lsl r2 │ │ │ │ - addseq r7, sp, r8, ror #3 │ │ │ │ - @ instruction: 0x009d71bc │ │ │ │ - umullseq r7, sp, r4, r1 │ │ │ │ - addseq r7, sp, ip, ror #2 │ │ │ │ - addseq r7, sp, ip, lsr #3 │ │ │ │ - addseq r7, sp, ip, ror r1 │ │ │ │ - @ instruction: 0x009d74f4 │ │ │ │ - addseq r7, sp, r4, asr #9 │ │ │ │ - umullseq r7, sp, r8, r4 │ │ │ │ - addseq r7, sp, r8, ror #8 │ │ │ │ - adceq ip, r1, r0, lsl r4 │ │ │ │ - adceq ip, r1, r8, ror #7 │ │ │ │ - addseq r7, sp, r0, asr #7 │ │ │ │ - addseq r7, sp, r4, ror #7 │ │ │ │ - addseq r7, sp, r4, ror r3 │ │ │ │ - addseq r7, sp, r8, asr #6 │ │ │ │ - addseq r7, sp, r8, lsl r3 │ │ │ │ - addseq r7, sp, ip, ror #5 │ │ │ │ - umullseq r7, sp, r8, r2 │ │ │ │ - addseq r7, sp, r0, lsr #5 │ │ │ │ - addseq r7, sp, r4, ror r2 │ │ │ │ - addseq r7, sp, r4, lsr r2 │ │ │ │ - addseq r7, sp, ip, lsl #4 │ │ │ │ - addseq ip, lr, r8, lsr #22 │ │ │ │ - addseq ip, lr, r0, lsl #22 │ │ │ │ - @ instruction: 0x009ecad4 │ │ │ │ - addseq ip, lr, r8, lsr #21 │ │ │ │ - addseq ip, lr, r0, lsl #21 │ │ │ │ - addseq ip, lr, r4, asr sl │ │ │ │ - addseq ip, lr, ip, lsr #20 │ │ │ │ - addseq ip, lr, r4, lsl #20 │ │ │ │ - @ instruction: 0x009ec9dc │ │ │ │ - @ instruction: 0x009d8df4 │ │ │ │ - addseq r8, sp, r4, asr #27 │ │ │ │ - addseq r6, sp, ip, lsr #5 │ │ │ │ - addseq r6, sp, r4, lsl #11 │ │ │ │ - adceq r1, r0, ip, lsr #1 │ │ │ │ - adceq ip, r1, r4, lsr r1 │ │ │ │ - adceq ip, r1, ip, lsl #2 │ │ │ │ - ldrsheq r7, [sp], r4 │ │ │ │ - addseq r7, sp, r4, asr #1 │ │ │ │ - addseq sl, sl, r4, lsr #30 │ │ │ │ - addseq r5, sp, r0, lsr #16 │ │ │ │ - @ instruction: 0x009d57fc │ │ │ │ - addseq r7, sp, ip, lsr #26 │ │ │ │ - addseq r8, sp, r8, ror r1 │ │ │ │ - addseq r8, sp, r0, asr r1 │ │ │ │ - addseq r8, sp, ip, ror #1 │ │ │ │ - @ instruction: 0x009d73b4 │ │ │ │ - addseq r8, sp, ip, asr #4 │ │ │ │ - addseq r8, sp, r4, asr #4 │ │ │ │ - addseq r8, sp, r8, asr #4 │ │ │ │ - addseq r6, sp, ip, rrx │ │ │ │ - addseq r8, sp, r4, lsr #4 │ │ │ │ - addseq r8, sp, r0, lsl r2 │ │ │ │ - @ instruction: 0x009bdbb4 │ │ │ │ - addseq ip, lr, r4, lsr #12 │ │ │ │ - addseq sp, fp, r0, lsl #23 │ │ │ │ - addseq lr, fp, r8, asr #1 │ │ │ │ - adceq fp, lr, r8, ror r8 │ │ │ │ - addseq lr, fp, ip, ror #1 │ │ │ │ - addseq lr, fp, r4, ror #1 │ │ │ │ - @ instruction: 0x009aacd0 │ │ │ │ - addseq lr, fp, r0, lsl #1 │ │ │ │ - addseq lr, fp, ip, asr r0 │ │ │ │ - addseq lr, fp, r8, lsr r0 │ │ │ │ - addseq lr, fp, r4, lsl r0 │ │ │ │ - @ instruction: 0x009bdff0 │ │ │ │ - addseq sp, fp, ip, asr #31 │ │ │ │ - ldrheq r7, [sp], ip │ │ │ │ - addseq r7, sp, r8, ror #31 │ │ │ │ - addseq r7, sp, ip, ror r0 │ │ │ │ - addseq r7, sp, r8, lsl pc │ │ │ │ - addseq r7, sp, r8, lsl #31 │ │ │ │ - addseq r7, sp, r4, asr pc │ │ │ │ - addseq r7, sp, r8, lsr #30 │ │ │ │ - addseq r7, sp, ip, lsr r1 │ │ │ │ + addseq r6, sp, r0, ror #7 │ │ │ │ + @ instruction: 0x009d63fc │ │ │ │ + addseq lr, fp, r4, lsr fp │ │ │ │ + addseq lr, fp, r0, lsl fp │ │ │ │ + addseq r7, sp, r8, ror #2 │ │ │ │ + addseq r7, sp, r4, lsl #3 │ │ │ │ + addseq r7, sp, r4, asr r1 │ │ │ │ + addseq r7, sp, r4, lsr #2 │ │ │ │ + @ instruction: 0x009d76b0 │ │ │ │ + addseq r7, sp, ip, lsr #1 │ │ │ │ + addseq r7, sp, r0, lsl #1 │ │ │ │ + addseq lr, fp, ip, asr #20 │ │ │ │ + addseq r7, sp, ip, lsr r0 │ │ │ │ addseq r7, sp, r4, asr r0 │ │ │ │ - ldrsbeq r7, [sp], ip │ │ │ │ - @ instruction: 0x009d7eb8 │ │ │ │ - umullseq r7, sp, r4, r0 │ │ │ │ - addseq r7, sp, r8, ror lr │ │ │ │ - addseq r7, sp, r0, lsl r0 │ │ │ │ - addseq r7, sp, r8, lsr lr │ │ │ │ - addseq r6, sp, r0, asr #31 │ │ │ │ - @ instruction: 0x009d7df8 │ │ │ │ - addseq r6, sp, r0, ror #30 │ │ │ │ - addseq r6, sp, r8, lsr pc │ │ │ │ - addseq r7, sp, r8, ror #26 │ │ │ │ - @ instruction: 0x009d6ebc │ │ │ │ - addseq r7, sp, r0, lsl r0 │ │ │ │ - addseq r6, sp, r0, ror lr │ │ │ │ - addseq r6, sp, ip, asr #31 │ │ │ │ - addseq r6, sp, r8, lsr #28 │ │ │ │ - umlaleq r1, r0, ip, r7 │ │ │ │ - @ instruction: 0x009aa9b0 │ │ │ │ - addseq r6, sp, ip, ror #31 │ │ │ │ - addseq r6, sp, r8, asr #31 │ │ │ │ + addseq r7, sp, r0, lsr r0 │ │ │ │ + addseq r7, sp, r8, lsr #32 │ │ │ │ + addseq r7, sp, r8, rrx │ │ │ │ addseq r6, sp, r4, lsr #31 │ │ │ │ - addseq r6, sp, ip, ror #27 │ │ │ │ - @ instruction: 0x009ec2b8 │ │ │ │ - addseq ip, lr, ip, lsl #5 │ │ │ │ - addseq ip, lr, r0, ror #4 │ │ │ │ - addseq ip, lr, r4, lsr r2 │ │ │ │ - @ instruction: 0x009aa8b8 │ │ │ │ - @ instruction: 0x009d6ef8 │ │ │ │ - addseq r7, sp, r8, asr #21 │ │ │ │ - addseq r7, sp, r0, lsl fp │ │ │ │ - addseq r7, sp, r8, asr #21 │ │ │ │ + umullseq r7, sp, r8, r7 │ │ │ │ + addseq r7, sp, r0, ror r7 │ │ │ │ + addseq r7, sp, r4, asr #14 │ │ │ │ + addseq r7, sp, r8, lsl r7 │ │ │ │ + addseq r7, sp, ip, ror #13 │ │ │ │ + addseq r7, sp, r4, asr #13 │ │ │ │ + @ instruction: 0x009d76fc │ │ │ │ + addseq r7, sp, r8, lsl r6 │ │ │ │ + addseq ip, lr, ip, lsr #25 │ │ │ │ + addseq r5, sp, r0, ror #25 │ │ │ │ + addseq r7, sp, r0, lsl r2 │ │ │ │ + addseq r7, sp, r4, ror #3 │ │ │ │ + @ instruction: 0x009d71b8 │ │ │ │ + umullseq r7, sp, r0, r1 │ │ │ │ + addseq r7, sp, r8, ror #2 │ │ │ │ + addseq r7, sp, r8, lsr #3 │ │ │ │ + addseq r7, sp, r8, ror r1 │ │ │ │ + @ instruction: 0x009d74f0 │ │ │ │ + addseq r7, sp, r0, asr #9 │ │ │ │ + umullseq r7, sp, r4, r4 │ │ │ │ + addseq r7, sp, r4, ror #8 │ │ │ │ + adceq ip, r1, ip, lsl #8 │ │ │ │ + adceq ip, r1, r4, ror #7 │ │ │ │ + @ instruction: 0x009d73bc │ │ │ │ + addseq r7, sp, r0, ror #7 │ │ │ │ + addseq r7, sp, r0, ror r3 │ │ │ │ + addseq r7, sp, r4, asr #6 │ │ │ │ + addseq r7, sp, r4, lsl r3 │ │ │ │ + addseq r7, sp, r8, ror #5 │ │ │ │ + umullseq r7, sp, r4, r2 │ │ │ │ + umullseq r7, sp, ip, r2 │ │ │ │ + addseq r7, sp, r0, ror r2 │ │ │ │ + addseq r7, sp, r0, lsr r2 │ │ │ │ + addseq r7, sp, r8, lsl #4 │ │ │ │ + addseq ip, lr, r4, lsr #22 │ │ │ │ + @ instruction: 0x009ecafc │ │ │ │ + @ instruction: 0x009ecad0 │ │ │ │ + addseq ip, lr, r4, lsr #21 │ │ │ │ + addseq ip, lr, ip, ror sl │ │ │ │ + addseq ip, lr, r0, asr sl │ │ │ │ + addseq ip, lr, r8, lsr #20 │ │ │ │ + addseq ip, lr, r0, lsl #20 │ │ │ │ + @ instruction: 0x009ec9d8 │ │ │ │ + @ instruction: 0x009d8df0 │ │ │ │ + addseq r8, sp, r0, asr #27 │ │ │ │ + addseq r6, sp, r8, lsr #5 │ │ │ │ + addseq r6, sp, r0, lsl #11 │ │ │ │ + adceq r1, r0, r8, lsr #1 │ │ │ │ + adceq ip, r1, r0, lsr r1 │ │ │ │ + adceq ip, r1, r8, lsl #2 │ │ │ │ + ldrsheq r7, [sp], r0 │ │ │ │ + addseq r7, sp, r0, asr #1 │ │ │ │ + addseq sl, sl, r0, lsr #30 │ │ │ │ + addseq r5, sp, ip, lsl r8 │ │ │ │ + @ instruction: 0x009d57f8 │ │ │ │ + addseq r7, sp, r8, lsr #26 │ │ │ │ + addseq r8, sp, r4, ror r1 │ │ │ │ + addseq r8, sp, ip, asr #2 │ │ │ │ + addseq r8, sp, r8, ror #1 │ │ │ │ + @ instruction: 0x009d73b0 │ │ │ │ + addseq r8, sp, r8, asr #4 │ │ │ │ + addseq r8, sp, r0, asr #4 │ │ │ │ + addseq r8, sp, r4, asr #4 │ │ │ │ + addseq r6, sp, r8, rrx │ │ │ │ + addseq r8, sp, r0, lsr #4 │ │ │ │ + addseq r8, sp, ip, lsl #4 │ │ │ │ + @ instruction: 0x009bdbb0 │ │ │ │ + addseq ip, lr, r0, lsr #12 │ │ │ │ + addseq sp, fp, ip, ror fp │ │ │ │ + addseq lr, fp, r4, asr #1 │ │ │ │ + adceq fp, lr, r4, ror r8 │ │ │ │ + addseq lr, fp, r8, ror #1 │ │ │ │ + addseq lr, fp, r0, ror #1 │ │ │ │ + addseq sl, sl, ip, asr #25 │ │ │ │ + addseq lr, fp, ip, ror r0 │ │ │ │ + addseq lr, fp, r8, asr r0 │ │ │ │ + addseq lr, fp, r4, lsr r0 │ │ │ │ + addseq lr, fp, r0, lsl r0 │ │ │ │ + addseq sp, fp, ip, ror #31 │ │ │ │ + addseq sp, fp, r8, asr #31 │ │ │ │ + ldrheq r7, [sp], r8 │ │ │ │ + addseq r7, sp, r4, ror #31 │ │ │ │ + addseq r7, sp, r8, ror r0 │ │ │ │ + addseq r7, sp, r4, lsl pc │ │ │ │ + addseq r7, sp, r4, lsl #31 │ │ │ │ + addseq r7, sp, r0, asr pc │ │ │ │ + addseq r7, sp, r4, lsr #30 │ │ │ │ + addseq r7, sp, r8, lsr r1 │ │ │ │ + addseq r7, sp, r0, asr r0 │ │ │ │ + ldrsbeq r7, [sp], r8 │ │ │ │ + @ instruction: 0x009d7eb4 │ │ │ │ + umullseq r7, sp, r0, r0 │ │ │ │ + addseq r7, sp, r4, ror lr │ │ │ │ + addseq r7, sp, ip │ │ │ │ + addseq r7, sp, r4, lsr lr │ │ │ │ + @ instruction: 0x009d6fbc │ │ │ │ + @ instruction: 0x009d7df4 │ │ │ │ + addseq r6, sp, ip, asr pc │ │ │ │ + addseq r6, sp, r4, lsr pc │ │ │ │ + addseq r7, sp, r4, ror #26 │ │ │ │ + @ instruction: 0x009d6eb8 │ │ │ │ + addseq r7, sp, ip │ │ │ │ + addseq r6, sp, ip, ror #28 │ │ │ │ + addseq r6, sp, r8, asr #31 │ │ │ │ + addseq r6, sp, r4, lsr #28 │ │ │ │ + umlaleq r1, r0, r8, r7 │ │ │ │ + addseq sl, sl, ip, lsr #19 │ │ │ │ + addseq r6, sp, r8, ror #31 │ │ │ │ + addseq r6, sp, r4, asr #31 │ │ │ │ + addseq r6, sp, r0, lsr #31 │ │ │ │ + addseq r6, sp, r8, ror #27 │ │ │ │ + @ instruction: 0x009ec2b4 │ │ │ │ + addseq ip, lr, r8, lsl #5 │ │ │ │ + addseq ip, lr, ip, asr r2 │ │ │ │ + addseq ip, lr, r0, lsr r2 │ │ │ │ + @ instruction: 0x009aa8b4 │ │ │ │ + @ instruction: 0x009d6ef4 │ │ │ │ + addseq r7, sp, r4, asr #21 │ │ │ │ + addseq r7, sp, ip, lsl #22 │ │ │ │ addseq r7, sp, r4, asr #21 │ │ │ │ addseq r7, sp, r0, asr #21 │ │ │ │ - addseq r7, sp, r0, asr #20 │ │ │ │ - addseq r7, sp, r4, lsl #11 │ │ │ │ - adceq r1, r0, r4, lsl r1 │ │ │ │ - addseq r5, sp, r8, lsl #29 │ │ │ │ - addseq r6, sp, r4, lsr #24 │ │ │ │ - addseq r6, sp, r8, lsl ip │ │ │ │ - addseq r6, sp, r0, lsl ip │ │ │ │ - addseq r6, sp, ip, asr #23 │ │ │ │ - addseq r6, sp, ip, ror #23 │ │ │ │ + @ instruction: 0x009d7abc │ │ │ │ + addseq r7, sp, ip, lsr sl │ │ │ │ + addseq r7, sp, r0, lsl #11 │ │ │ │ + adceq r1, r0, r0, lsl r1 │ │ │ │ + addseq r5, sp, r4, lsl #29 │ │ │ │ + addseq r6, sp, r0, lsr #24 │ │ │ │ + addseq r6, sp, r4, lsl ip │ │ │ │ + addseq r6, sp, ip, lsl #24 │ │ │ │ addseq r6, sp, r8, asr #23 │ │ │ │ - addseq r5, sp, r8, lsl #27 │ │ │ │ - addseq r5, sp, ip, asr sp │ │ │ │ - addseq r5, sp, r0, lsr sp │ │ │ │ - addseq r5, sp, r8, lsl #26 │ │ │ │ - addseq r5, sp, r4, ror #25 │ │ │ │ - addseq r5, sp, r0, asr #25 │ │ │ │ - addseq r5, sp, r0, lsr #25 │ │ │ │ - addseq r5, sp, r8, ror ip │ │ │ │ - addseq r5, sp, r0, asr ip │ │ │ │ - addseq sp, fp, r0, lsr #12 │ │ │ │ - addseq r5, sp, r4, lsl ip │ │ │ │ - @ instruction: 0x009d5bf0 │ │ │ │ - addseq sp, fp, r4, asr #11 │ │ │ │ - addseq sp, fp, r4, lsr #11 │ │ │ │ + addseq r6, sp, r8, ror #23 │ │ │ │ + addseq r6, sp, r4, asr #23 │ │ │ │ + addseq r5, sp, r4, lsl #27 │ │ │ │ + addseq r5, sp, r8, asr sp │ │ │ │ + addseq r5, sp, ip, lsr #26 │ │ │ │ + addseq r5, sp, r4, lsl #26 │ │ │ │ + addseq r5, sp, r0, ror #25 │ │ │ │ + @ instruction: 0x009d5cbc │ │ │ │ + umullseq r5, sp, ip, ip │ │ │ │ + addseq r5, sp, r4, ror ip │ │ │ │ + addseq r5, sp, ip, asr #24 │ │ │ │ + addseq sp, fp, ip, lsl r6 │ │ │ │ + addseq r5, sp, r0, lsl ip │ │ │ │ + addseq r5, sp, ip, ror #23 │ │ │ │ + addseq sp, fp, r0, asr #11 │ │ │ │ + addseq sp, fp, r0, lsr #11 │ │ │ │ andeq r1, r0, r4, lsr #32 │ │ │ │ - adceq sl, lr, r0, lsr #24 │ │ │ │ - addseq ip, fp, r8, ror #27 │ │ │ │ - @ instruction: 0x009d52f4 │ │ │ │ - addseq ip, fp, ip, lsr #27 │ │ │ │ - @ instruction: 0x009d52b8 │ │ │ │ - addseq ip, fp, r0, ror sp │ │ │ │ - addseq r5, sp, ip, ror r2 │ │ │ │ - addseq ip, fp, r4, lsr sp │ │ │ │ - addseq r5, sp, r0, asr #4 │ │ │ │ - addseq r5, sp, r0, lsr r7 │ │ │ │ - @ instruction: 0x009bcdbc │ │ │ │ - umullseq r4, sp, r4, r9 │ │ │ │ - addseq sp, fp, r4, lsl #3 │ │ │ │ - addseq r5, sp, r8, asr #3 │ │ │ │ - addseq ip, fp, r4, ror #31 │ │ │ │ - @ instruction: 0x009d55f8 │ │ │ │ - addseq r4, sp, ip, lsr #20 │ │ │ │ - umullseq ip, fp, r0, pc @ │ │ │ │ - addseq ip, fp, ip, ror #30 │ │ │ │ - adceq sl, lr, lr, lsr #21 │ │ │ │ - addseq ip, fp, ip, asr #23 │ │ │ │ - adceq sl, lr, ip, ror sl │ │ │ │ - addseq r9, sl, r8, asr lr │ │ │ │ - addseq sp, fp, r4, lsr r0 │ │ │ │ - addseq r5, sp, r0, lsl #1 │ │ │ │ - addseq r4, sp, r4, lsr #18 │ │ │ │ - @ instruction: 0x009bceb8 │ │ │ │ + adceq sl, lr, ip, lsl ip │ │ │ │ + addseq ip, fp, r4, ror #27 │ │ │ │ + @ instruction: 0x009d52f0 │ │ │ │ + addseq ip, fp, r8, lsr #27 │ │ │ │ + @ instruction: 0x009d52b4 │ │ │ │ + addseq ip, fp, ip, ror #26 │ │ │ │ + addseq r5, sp, r8, ror r2 │ │ │ │ + addseq ip, fp, r0, lsr sp │ │ │ │ + addseq r5, sp, ip, lsr r2 │ │ │ │ + addseq r5, sp, ip, lsr #14 │ │ │ │ + @ instruction: 0x009bcdb8 │ │ │ │ + umullseq r4, sp, r0, r9 │ │ │ │ + addseq sp, fp, r0, lsl #3 │ │ │ │ + addseq r5, sp, r4, asr #3 │ │ │ │ + addseq ip, fp, r0, ror #31 │ │ │ │ + @ instruction: 0x009d55f4 │ │ │ │ + addseq r4, sp, r8, lsr #20 │ │ │ │ + addseq ip, fp, ip, lsl #31 │ │ │ │ + addseq ip, fp, r8, ror #30 │ │ │ │ + adceq sl, lr, sl, lsr #21 │ │ │ │ + addseq ip, fp, r8, asr #23 │ │ │ │ + adceq sl, lr, r8, ror sl │ │ │ │ + addseq r9, sl, r4, asr lr │ │ │ │ + addseq sp, fp, r0, lsr r0 │ │ │ │ + addseq r5, sp, ip, ror r0 │ │ │ │ + addseq r4, sp, r0, lsr #18 │ │ │ │ @ instruction: 0x009bceb4 │ │ │ │ - umullseq r9, sl, r0, sp │ │ │ │ - addseq ip, fp, ip, asr #28 │ │ │ │ - addseq ip, fp, r8, lsr #28 │ │ │ │ - addseq ip, fp, r4, lsl #28 │ │ │ │ - addseq ip, fp, r0, ror #27 │ │ │ │ - @ instruction: 0x009bcdbc │ │ │ │ - addseq r5, sp, r4, asr r4 │ │ │ │ - addseq r5, sp, r8, lsr #8 │ │ │ │ - @ instruction: 0x009d53fc │ │ │ │ - @ instruction: 0x009d53d4 │ │ │ │ - addseq r5, sp, r8, lsr #7 │ │ │ │ - addseq r5, sp, r4, lsl #7 │ │ │ │ - addseq r5, sp, r0, ror #6 │ │ │ │ - addseq r5, sp, ip, lsr r3 │ │ │ │ - addseq r5, sp, r8, lsl r3 │ │ │ │ - addseq r5, sp, r4, lsr #6 │ │ │ │ - strdeq sl, [lr], r6 @ │ │ │ │ + @ instruction: 0x009bceb0 │ │ │ │ + addseq r9, sl, ip, lsl #27 │ │ │ │ + addseq ip, fp, r8, asr #28 │ │ │ │ + addseq ip, fp, r4, lsr #28 │ │ │ │ + addseq ip, fp, r0, lsl #28 │ │ │ │ + @ instruction: 0x009bcddc │ │ │ │ + @ instruction: 0x009bcdb8 │ │ │ │ + addseq r5, sp, r0, asr r4 │ │ │ │ + addseq r5, sp, r4, lsr #8 │ │ │ │ + @ instruction: 0x009d53f8 │ │ │ │ + @ instruction: 0x009d53d0 │ │ │ │ + addseq r5, sp, r4, lsr #7 │ │ │ │ + addseq r5, sp, r0, lsl #7 │ │ │ │ + addseq r5, sp, ip, asr r3 │ │ │ │ + addseq r5, sp, r8, lsr r3 │ │ │ │ + addseq r5, sp, r4, lsl r3 │ │ │ │ + addseq r5, sp, r0, lsr #6 │ │ │ │ + strdeq sl, [lr], r2 @ │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - addseq r6, sp, r4, asr #15 │ │ │ │ - addseq r5, sp, r0, ror #15 │ │ │ │ - addseq ip, fp, ip, ror r9 │ │ │ │ - @ instruction: 0x009d57bc │ │ │ │ - addseq ip, fp, r8, asr #18 │ │ │ │ - addseq r6, sp, ip, lsl #24 │ │ │ │ - addseq ip, fp, r4, lsl r9 │ │ │ │ - addseq r6, sp, r8, ror #23 │ │ │ │ - addseq ip, fp, r0, ror #17 │ │ │ │ - addseq r6, sp, r4, asr #23 │ │ │ │ - addseq ip, fp, ip, lsr #17 │ │ │ │ - addseq r6, sp, r0, lsr #23 │ │ │ │ - addseq ip, fp, r8, ror r8 │ │ │ │ - addseq r6, sp, r8, ror fp │ │ │ │ - umullseq r4, sp, r4, ip │ │ │ │ - @ instruction: 0x009d56b4 │ │ │ │ + addseq r6, sp, r0, asr #15 │ │ │ │ + @ instruction: 0x009d57dc │ │ │ │ + addseq ip, fp, r8, ror r9 │ │ │ │ + @ instruction: 0x009d57b8 │ │ │ │ + addseq ip, fp, r4, asr #18 │ │ │ │ + addseq r6, sp, r8, lsl #24 │ │ │ │ + addseq ip, fp, r0, lsl r9 │ │ │ │ + addseq r6, sp, r4, ror #23 │ │ │ │ + @ instruction: 0x009bc8dc │ │ │ │ + addseq r6, sp, r0, asr #23 │ │ │ │ + addseq ip, fp, r8, lsr #17 │ │ │ │ + umullseq r6, sp, ip, fp │ │ │ │ + addseq ip, fp, r4, ror r8 │ │ │ │ + addseq r6, sp, r4, ror fp │ │ │ │ + umullseq r4, sp, r0, ip │ │ │ │ + @ instruction: 0x009d56b0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - addseq ip, fp, r4, lsl r7 │ │ │ │ - umlaleq sl, lr, ip, r7 │ │ │ │ - addseq r6, sp, ip, lsr #10 │ │ │ │ - @ instruction: 0x009d55f0 │ │ │ │ - addseq ip, fp, ip, lsl #15 │ │ │ │ - @ instruction: 0x009d55d0 │ │ │ │ - addseq ip, fp, ip, lsl #13 │ │ │ │ - addseq r3, ip, ip, lsl #18 │ │ │ │ - addseq ip, fp, ip, lsr #13 │ │ │ │ - addseq ip, fp, ip, lsr fp │ │ │ │ - addseq ip, fp, r0, lsl #12 │ │ │ │ - @ instruction: 0x009d66d8 │ │ │ │ - addseq sp, fp, r4, lsr #32 │ │ │ │ - addseq r6, sp, ip, asr r6 │ │ │ │ - addseq ip, fp, r4, ror r5 │ │ │ │ - strdeq sl, [lr], ip @ │ │ │ │ - addseq r6, sp, ip, asr #8 │ │ │ │ - addseq r6, sp, ip, lsr r4 │ │ │ │ - addseq r6, sp, r8, lsl #12 │ │ │ │ - umullseq ip, fp, r8, r5 │ │ │ │ - @ instruction: 0x009d65f8 │ │ │ │ - addseq r6, sp, r4, lsl r4 │ │ │ │ - addseq ip, fp, r8, asr r5 │ │ │ │ - @ instruction: 0x009d63fc │ │ │ │ - addseq r6, sp, ip, lsr #9 │ │ │ │ - addseq r6, sp, r4, ror #7 │ │ │ │ - addseq r6, sp, r8, ror r4 │ │ │ │ - addseq r6, sp, r4, asr #7 │ │ │ │ + addseq ip, fp, r0, lsl r7 │ │ │ │ + umlaleq sl, lr, r8, r7 │ │ │ │ + addseq r6, sp, r8, lsr #10 │ │ │ │ + addseq r5, sp, ip, ror #11 │ │ │ │ + addseq ip, fp, r8, lsl #15 │ │ │ │ + addseq r5, sp, ip, asr #11 │ │ │ │ + addseq ip, fp, r8, lsl #13 │ │ │ │ + addseq r3, ip, r8, lsl #18 │ │ │ │ + addseq ip, fp, r8, lsr #13 │ │ │ │ + addseq ip, fp, r8, lsr fp │ │ │ │ + @ instruction: 0x009bc5fc │ │ │ │ + @ instruction: 0x009d66d4 │ │ │ │ + addseq sp, fp, r0, lsr #32 │ │ │ │ + addseq r6, sp, r8, asr r6 │ │ │ │ + addseq ip, fp, r0, ror r5 │ │ │ │ + strdeq sl, [lr], r8 @ │ │ │ │ + addseq r6, sp, r8, asr #8 │ │ │ │ + addseq r6, sp, r8, lsr r4 │ │ │ │ + addseq r6, sp, r4, lsl #12 │ │ │ │ + umullseq ip, fp, r4, r5 │ │ │ │ + @ instruction: 0x009d65f4 │ │ │ │ + addseq r6, sp, r0, lsl r4 │ │ │ │ + addseq ip, fp, r4, asr r5 │ │ │ │ + @ instruction: 0x009d63f8 │ │ │ │ + addseq r6, sp, r8, lsr #9 │ │ │ │ + addseq r6, sp, r0, ror #7 │ │ │ │ + addseq r6, sp, r4, ror r4 │ │ │ │ addseq r6, sp, r0, asr #7 │ │ │ │ - addseq r6, sp, r4, asr #7 │ │ │ │ - addseq r6, sp, ip, lsl #7 │ │ │ │ - @ instruction: 0x009d63b0 │ │ │ │ - adceq sl, lr, lr, ror #8 │ │ │ │ - addseq ip, fp, r8, asr r3 │ │ │ │ + @ instruction: 0x009d63bc │ │ │ │ + addseq r6, sp, r0, asr #7 │ │ │ │ + addseq r6, sp, r8, lsl #7 │ │ │ │ + addseq r6, sp, ip, lsr #7 │ │ │ │ + adceq sl, lr, sl, ror #8 │ │ │ │ + addseq ip, fp, r4, asr r3 │ │ │ │ andeq r0, r0, r1, lsl #18 │ │ │ │ - umullseq r5, sp, r8, r3 │ │ │ │ - addseq ip, fp, r0, lsl r3 │ │ │ │ + umullseq r5, sp, r4, r3 │ │ │ │ + addseq ip, fp, ip, lsl #6 │ │ │ │ andeq r0, r0, r5, lsl #8 │ │ │ │ - addseq r6, sp, ip, ror #3 │ │ │ │ - addseq ip, fp, r8, asr #15 │ │ │ │ - addseq ip, fp, r8, ror r3 │ │ │ │ - umullseq r6, sp, r0, r1 │ │ │ │ - umullseq r4, sp, r0, r7 │ │ │ │ - @ instruction: 0x009d58d8 │ │ │ │ - umullseq r6, sp, r0, r2 │ │ │ │ - @ instruction: 0x009d58b4 │ │ │ │ - addseq r6, sp, ip, asr r2 │ │ │ │ - umullseq r5, sp, r0, r8 │ │ │ │ - addseq r6, sp, r8, lsr #4 │ │ │ │ - addseq r5, sp, ip, ror #16 │ │ │ │ - @ instruction: 0x009d61f4 │ │ │ │ - addseq r5, sp, r8, asr #16 │ │ │ │ - addseq r6, sp, r0, asr #3 │ │ │ │ - addseq r5, sp, r4, lsr #16 │ │ │ │ + addseq r6, sp, r8, ror #3 │ │ │ │ + addseq ip, fp, r4, asr #15 │ │ │ │ + addseq ip, fp, r4, ror r3 │ │ │ │ addseq r6, sp, ip, lsl #3 │ │ │ │ - addseq r5, sp, r0, lsl #16 │ │ │ │ - addseq r6, sp, r8, asr r1 │ │ │ │ - @ instruction: 0x009d57dc │ │ │ │ - addseq r6, sp, r4, lsr #2 │ │ │ │ - ldr r2, [pc, #-592] @ 399b78 │ │ │ │ + addseq r4, sp, ip, lsl #15 │ │ │ │ + @ instruction: 0x009d58d4 │ │ │ │ + addseq r6, sp, ip, lsl #5 │ │ │ │ + @ instruction: 0x009d58b0 │ │ │ │ + addseq r6, sp, r8, asr r2 │ │ │ │ + addseq r5, sp, ip, lsl #17 │ │ │ │ + addseq r6, sp, r4, lsr #4 │ │ │ │ + addseq r5, sp, r8, ror #16 │ │ │ │ + @ instruction: 0x009d61f0 │ │ │ │ + addseq r5, sp, r4, asr #16 │ │ │ │ + @ instruction: 0x009d61bc │ │ │ │ + addseq r5, sp, r0, lsr #16 │ │ │ │ + addseq r6, sp, r8, lsl #3 │ │ │ │ + @ instruction: 0x009d57fc │ │ │ │ + addseq r6, sp, r4, asr r1 │ │ │ │ + @ instruction: 0x009d57d8 │ │ │ │ + addseq r6, sp, r0, lsr #2 │ │ │ │ + ldr r2, [pc, #-592] @ 399b9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3988dc │ │ │ │ - ldr r2, [pc, #-612] @ 399b7c │ │ │ │ + b 398900 │ │ │ │ + ldr r2, [pc, #-612] @ 399ba0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3988dc │ │ │ │ - ldr r2, [pc, #-632] @ 399b80 │ │ │ │ + b 398900 │ │ │ │ + ldr r2, [pc, #-632] @ 399ba4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-648] @ 399b84 │ │ │ │ + ldr r2, [pc, #-648] @ 399ba8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 3a1bb0 │ │ │ │ - ldr r2, [pc, #-676] @ 399b88 │ │ │ │ + bne 3a1bd4 │ │ │ │ + ldr r2, [pc, #-676] @ 399bac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-692] @ 399b8c │ │ │ │ + ldr r2, [pc, #-692] @ 399bb0 │ │ │ │ lsr r8, r5, #26 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a3284 │ │ │ │ + beq 3a32a8 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3a326c │ │ │ │ + beq 3a3290 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3a3250 │ │ │ │ - ldr r2, [pc, #-744] @ 399b90 │ │ │ │ + bne 3a3274 │ │ │ │ + ldr r2, [pc, #-744] @ 399bb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-760] @ 399b94 │ │ │ │ + ldr r2, [pc, #-760] @ 399bb8 │ │ │ │ lsr r5, r5, #29 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a32b8 │ │ │ │ + beq 3a32dc │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3a329c │ │ │ │ + beq 3a32c0 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a302c │ │ │ │ - ldr r2, [pc, #-812] @ 399b98 │ │ │ │ + beq 3a3050 │ │ │ │ + ldr r2, [pc, #-812] @ 399bbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-836] @ 399b9c │ │ │ │ + ldr r2, [pc, #-836] @ 399bc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e04 │ │ │ │ - ldr r2, [pc, #-856] @ 399ba0 │ │ │ │ + b 399e28 │ │ │ │ + ldr r2, [pc, #-856] @ 399bc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e04 │ │ │ │ - ldr r2, [pc, #-876] @ 399ba4 │ │ │ │ + b 399e28 │ │ │ │ + ldr r2, [pc, #-876] @ 399bc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e04 │ │ │ │ - ldr r2, [pc, #-896] @ 399ba8 │ │ │ │ + b 399e28 │ │ │ │ + ldr r2, [pc, #-896] @ 399bcc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e04 │ │ │ │ - ldr r2, [pc, #-916] @ 399bac │ │ │ │ + b 399e28 │ │ │ │ + ldr r2, [pc, #-916] @ 399bd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e04 │ │ │ │ - ldr r2, [pc, #-936] @ 399bb0 │ │ │ │ + b 399e28 │ │ │ │ + ldr r2, [pc, #-936] @ 399bd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e04 │ │ │ │ - ldr r2, [pc, #-956] @ 399bb4 │ │ │ │ + b 399e28 │ │ │ │ + ldr r2, [pc, #-956] @ 399bd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e04 │ │ │ │ - ldr r2, [pc, #-976] @ 399bb8 │ │ │ │ + b 399e28 │ │ │ │ + ldr r2, [pc, #-976] @ 399bdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e04 │ │ │ │ - ldr r2, [pc, #-996] @ 399bbc │ │ │ │ + b 399e28 │ │ │ │ + ldr r2, [pc, #-996] @ 399be0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e04 │ │ │ │ - ldr r2, [pc, #-1016] @ 399bc0 │ │ │ │ + b 399e28 │ │ │ │ + ldr r2, [pc, #-1016] @ 399be4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e04 │ │ │ │ - ldr r2, [pc, #-1036] @ 399bc4 │ │ │ │ + b 399e28 │ │ │ │ + ldr r2, [pc, #-1036] @ 399be8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e04 │ │ │ │ - ldr r2, [pc, #-1056] @ 399bc8 │ │ │ │ + b 399e28 │ │ │ │ + ldr r2, [pc, #-1056] @ 399bec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e04 │ │ │ │ - ldr r2, [pc, #-1076] @ 399bcc │ │ │ │ + b 399e28 │ │ │ │ + ldr r2, [pc, #-1076] @ 399bf0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e04 │ │ │ │ - ldr r2, [pc, #-1096] @ 399bd0 │ │ │ │ + b 399e28 │ │ │ │ + ldr r2, [pc, #-1096] @ 399bf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e04 │ │ │ │ - ldr r3, [pc, #-1116] @ 399bd4 │ │ │ │ + b 399e28 │ │ │ │ + ldr r3, [pc, #-1116] @ 399bf8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39db00 │ │ │ │ + bhi 39db24 │ │ │ │ sub r3, r3, #89 @ 0x59 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 39c4a8 │ │ │ │ - ldr r3, [pc, #-1136] @ 399bd8 │ │ │ │ + bls 39c4cc │ │ │ │ + ldr r3, [pc, #-1136] @ 399bfc │ │ │ │ sub r1, r1, #4032 @ 0xfc0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #12 │ │ │ │ cmp r1, #88 @ 0x58 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1172] @ 399bdc │ │ │ │ + ldr r2, [pc, #-1172] @ 399c00 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1192] @ 399be0 │ │ │ │ + ldr r2, [pc, #-1192] @ 399c04 │ │ │ │ lsl r3, r5, #22 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #22 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1224] @ 399be4 │ │ │ │ + ldr r2, [pc, #-1224] @ 399c08 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1244] @ 399be8 │ │ │ │ + ldr r2, [pc, #-1244] @ 399c0c │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1276] @ 399bec │ │ │ │ + ldr r2, [pc, #-1276] @ 399c10 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1296] @ 399bf0 │ │ │ │ + ldr r2, [pc, #-1296] @ 399c14 │ │ │ │ lsl r3, r5, #21 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #21 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1328] @ 399bf4 │ │ │ │ + ldr r2, [pc, #-1328] @ 399c18 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1348] @ 399bf8 │ │ │ │ + ldr r2, [pc, #-1348] @ 399c1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1376] @ 399bfc │ │ │ │ + ldr r2, [pc, #-1376] @ 399c20 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1c44 │ │ │ │ - ldr r2, [pc, #-1404] @ 399c00 │ │ │ │ + bne 3a1c68 │ │ │ │ + ldr r2, [pc, #-1404] @ 399c24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1420] @ 399c04 │ │ │ │ + ldr r2, [pc, #-1420] @ 399c28 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39697c │ │ │ │ - ldr r2, [pc, #-1432] @ 399c08 │ │ │ │ - ldr r8, [pc, #-1432] @ 399c0c │ │ │ │ + b 3969a0 │ │ │ │ + ldr r2, [pc, #-1432] @ 399c2c │ │ │ │ + ldr r8, [pc, #-1432] @ 399c30 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1480] @ 399c10 │ │ │ │ + ldr r2, [pc, #-1480] @ 399c34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1528] @ 399c14 │ │ │ │ + ldr r2, [pc, #-1528] @ 399c38 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3947ec │ │ │ │ - ldr r2, [pc, #-1536] @ 399c18 │ │ │ │ + b 394810 │ │ │ │ + ldr r2, [pc, #-1536] @ 399c3c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3a15ac │ │ │ │ - ldr r2, [pc, #-1568] @ 399c1c │ │ │ │ + bne 3a15d0 │ │ │ │ + ldr r2, [pc, #-1568] @ 399c40 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1584] @ 399c20 │ │ │ │ + ldr r2, [pc, #-1584] @ 399c44 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1604] @ 399c24 │ │ │ │ + ldr r3, [pc, #-1604] @ 399c48 │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3a40b4 │ │ │ │ + bhi 3a40d8 │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1636] @ 399c28 │ │ │ │ + ldr r2, [pc, #-1636] @ 399c4c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1656] @ 399c2c │ │ │ │ + ldr r3, [pc, #-1656] @ 399c50 │ │ │ │ and r5, r5, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #10 │ │ │ │ cmp r2, #21 │ │ │ │ - bhi 39a2c0 │ │ │ │ + bhi 39a2e4 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1688] @ 399c30 │ │ │ │ + ldr r2, [pc, #-1688] @ 399c54 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1716] @ 399c34 │ │ │ │ - ldr r8, [pc, #-1716] @ 399c38 │ │ │ │ + ldr r2, [pc, #-1716] @ 399c58 │ │ │ │ + ldr r8, [pc, #-1716] @ 399c5c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1764] @ 399c3c │ │ │ │ + ldr r2, [pc, #-1764] @ 399c60 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1812] @ 399c40 │ │ │ │ + ldr r2, [pc, #-1812] @ 399c64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1828] @ 399c44 │ │ │ │ + ldr r2, [pc, #-1828] @ 399c68 │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 39fc28 │ │ │ │ - ldr r2, [pc, #-1864] @ 399c48 │ │ │ │ + beq 39fc4c │ │ │ │ + ldr r2, [pc, #-1864] @ 399c6c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1892] @ 399c4c │ │ │ │ + ldr r2, [pc, #-1892] @ 399c70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a360 │ │ │ │ - ldr r2, [pc, #-1912] @ 399c50 │ │ │ │ + b 39a384 │ │ │ │ + ldr r2, [pc, #-1912] @ 399c74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a360 │ │ │ │ - ldr r2, [pc, #-1932] @ 399c54 │ │ │ │ + b 39a384 │ │ │ │ + ldr r2, [pc, #-1932] @ 399c78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a360 │ │ │ │ - ldr r2, [pc, #-1952] @ 399c58 │ │ │ │ + b 39a384 │ │ │ │ + ldr r2, [pc, #-1952] @ 399c7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a360 │ │ │ │ - ldr r2, [pc, #-1972] @ 399c5c │ │ │ │ + b 39a384 │ │ │ │ + ldr r2, [pc, #-1972] @ 399c80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a360 │ │ │ │ - ldr r2, [pc, #-1992] @ 399c60 │ │ │ │ + b 39a384 │ │ │ │ + ldr r2, [pc, #-1992] @ 399c84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2016] @ 399c64 │ │ │ │ + ldr r2, [pc, #-2016] @ 399c88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2040] @ 399c68 │ │ │ │ + ldr r2, [pc, #-2040] @ 399c8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2064] @ 399c6c │ │ │ │ + ldr r2, [pc, #-2064] @ 399c90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2088] @ 399c70 │ │ │ │ + ldr r2, [pc, #-2088] @ 399c94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2112] @ 399c74 │ │ │ │ + ldr r2, [pc, #-2112] @ 399c98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2136] @ 399c78 │ │ │ │ + ldr r2, [pc, #-2136] @ 399c9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2160] @ 399c7c │ │ │ │ + ldr r2, [pc, #-2160] @ 399ca0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2184] @ 399c80 │ │ │ │ + ldr r2, [pc, #-2184] @ 399ca4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2208] @ 399c84 │ │ │ │ + ldr r2, [pc, #-2208] @ 399ca8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2232] @ 399c88 │ │ │ │ + ldr r3, [pc, #-2232] @ 399cac │ │ │ │ sub r1, r1, #6336 @ 0x18c0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #52 @ 0x34 │ │ │ │ cmp r1, #224 @ 0xe0 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r1, #6272 @ 0x1880 │ │ │ │ sub r3, r3, #20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-2292] @ 399c8c │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-2292] @ 399cb0 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - ldr r2, [pc, #-2304] @ 399c90 │ │ │ │ + beq 3949b4 │ │ │ │ + ldr r2, [pc, #-2304] @ 399cb4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3947ec │ │ │ │ - ldr r2, [pc, #-2312] @ 399c94 │ │ │ │ + b 394810 │ │ │ │ + ldr r2, [pc, #-2312] @ 399cb8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2040 │ │ │ │ - ldr r2, [pc, #-2340] @ 399c98 │ │ │ │ + bne 3a2064 │ │ │ │ + ldr r2, [pc, #-2340] @ 399cbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2356] @ 399c9c │ │ │ │ + ldr r2, [pc, #-2356] @ 399cc0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a2028 │ │ │ │ - ldr r2, [pc, #-2384] @ 399ca0 │ │ │ │ + bne 3a204c │ │ │ │ + ldr r2, [pc, #-2384] @ 399cc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2400] @ 399ca4 │ │ │ │ + ldr r2, [pc, #-2400] @ 399cc8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a2010 │ │ │ │ - ldr r2, [pc, #-2428] @ 399ca8 │ │ │ │ + bne 3a2034 │ │ │ │ + ldr r2, [pc, #-2428] @ 399ccc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2444] @ 399cac │ │ │ │ + ldr r2, [pc, #-2444] @ 399cd0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3a1ff8 │ │ │ │ - ldr r2, [pc, #-2472] @ 399cb0 │ │ │ │ + bne 3a201c │ │ │ │ + ldr r2, [pc, #-2472] @ 399cd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2488] @ 399cb4 │ │ │ │ + ldr r2, [pc, #-2488] @ 399cd8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a2070 │ │ │ │ - ldr r2, [pc, #-2516] @ 399cb8 │ │ │ │ + bne 3a2094 │ │ │ │ + ldr r2, [pc, #-2516] @ 399cdc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2532] @ 399cbc │ │ │ │ + ldr r2, [pc, #-2532] @ 399ce0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3a2058 │ │ │ │ - ldr r2, [pc, #-2560] @ 399cc0 │ │ │ │ + bne 3a207c │ │ │ │ + ldr r2, [pc, #-2560] @ 399ce4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2576] @ 399cc4 │ │ │ │ - ldr r8, [pc, #-2576] @ 399cc8 │ │ │ │ + ldr r2, [pc, #-2576] @ 399ce8 │ │ │ │ + ldr r8, [pc, #-2576] @ 399cec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #6 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2624] @ 399ccc │ │ │ │ + ldr r2, [pc, #-2624] @ 399cf0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2644] @ 399cd0 │ │ │ │ + ldr r3, [pc, #-2644] @ 399cf4 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #10 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2672] @ 399cd4 │ │ │ │ + ldr r2, [pc, #-2672] @ 399cf8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2692] @ 399cd8 │ │ │ │ + ldr r3, [pc, #-2692] @ 399cfc │ │ │ │ sub r2, r5, #5376 @ 0x1500 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #15 │ │ │ │ - bhi 396a50 │ │ │ │ + bhi 396a74 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2724] @ 399cdc │ │ │ │ + ldr r2, [pc, #-2724] @ 399d00 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3947ec │ │ │ │ - ldr r2, [pc, #-2732] @ 399ce0 │ │ │ │ + b 394810 │ │ │ │ + ldr r2, [pc, #-2732] @ 399d04 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2ba4 │ │ │ │ - ldr r2, [pc, #-2760] @ 399ce4 │ │ │ │ + bne 3a2bc8 │ │ │ │ + ldr r2, [pc, #-2760] @ 399d08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2776] @ 399ce8 │ │ │ │ + ldr r2, [pc, #-2776] @ 399d0c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3949ec │ │ │ │ - ldr r2, [pc, #-2784] @ 399cec │ │ │ │ + b 394a10 │ │ │ │ + ldr r2, [pc, #-2784] @ 399d10 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3a0e30 │ │ │ │ - ldr r2, [pc, #-2812] @ 399cf0 │ │ │ │ + bne 3a0e54 │ │ │ │ + ldr r2, [pc, #-2812] @ 399d14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2836] @ 399cf4 │ │ │ │ + ldr r2, [pc, #-2836] @ 399d18 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a30b0 │ │ │ │ + beq 3a30d4 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a3094 │ │ │ │ + beq 3a30b8 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 39dea0 │ │ │ │ - ldr r2, [pc, #-2884] @ 399cf8 │ │ │ │ + bne 39dec4 │ │ │ │ + ldr r2, [pc, #-2884] @ 399d1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2908] @ 399cfc │ │ │ │ + ldr r2, [pc, #-2908] @ 399d20 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a318c │ │ │ │ + beq 3a31b0 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a3170 │ │ │ │ + beq 3a3194 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 39dea0 │ │ │ │ - ldr r2, [pc, #-2956] @ 399d00 │ │ │ │ + bne 39dec4 │ │ │ │ + ldr r2, [pc, #-2956] @ 399d24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2980] @ 399d04 │ │ │ │ + ldr r2, [pc, #-2980] @ 399d28 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2088 │ │ │ │ - ldr r2, [pc, #-3008] @ 399d08 │ │ │ │ + bne 3a20ac │ │ │ │ + ldr r2, [pc, #-3008] @ 399d2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3032] @ 399d0c │ │ │ │ + ldr r2, [pc, #-3032] @ 399d30 │ │ │ │ lsl r5, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ lsr r5, r5, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #14 │ │ │ │ - bls 3a1acc │ │ │ │ + bls 3a1af0 │ │ │ │ sub r3, r5, #4096 @ 0x1000 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #26 │ │ │ │ - bhi 39ae9c │ │ │ │ - ldr r2, [pc, #-3084] @ 399d10 │ │ │ │ + bhi 39aec0 │ │ │ │ + ldr r2, [pc, #-3084] @ 399d34 │ │ │ │ sub r3, r5, #4096 @ 0x1000 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #26 │ │ │ │ - bhi 39ae9c │ │ │ │ + bhi 39aec0 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3120] @ 399d14 │ │ │ │ + ldr r2, [pc, #-3120] @ 399d38 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a20a4 │ │ │ │ - ldr r2, [pc, #-3148] @ 399d18 │ │ │ │ + bne 3a20c8 │ │ │ │ + ldr r2, [pc, #-3148] @ 399d3c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3172] @ 399d1c │ │ │ │ + ldr r2, [pc, #-3172] @ 399d40 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1e9c │ │ │ │ - ldr r2, [pc, #-3200] @ 399d20 │ │ │ │ + bne 3a1ec0 │ │ │ │ + ldr r2, [pc, #-3200] @ 399d44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3216] @ 399d24 │ │ │ │ + ldr r2, [pc, #-3216] @ 399d48 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3949ec │ │ │ │ - ldr r2, [pc, #-3224] @ 399d28 │ │ │ │ + b 394a10 │ │ │ │ + ldr r2, [pc, #-3224] @ 399d4c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2120 │ │ │ │ - ldr r2, [pc, #-3252] @ 399d2c │ │ │ │ + bne 3a2144 │ │ │ │ + ldr r2, [pc, #-3252] @ 399d50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3268] @ 399d30 │ │ │ │ + ldr r2, [pc, #-3268] @ 399d54 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3a2108 │ │ │ │ - ldr r2, [pc, #-3296] @ 399d34 │ │ │ │ + bne 3a212c │ │ │ │ + ldr r2, [pc, #-3296] @ 399d58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3312] @ 399d38 │ │ │ │ + ldr r2, [pc, #-3312] @ 399d5c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a20f0 │ │ │ │ - ldr r2, [pc, #-3340] @ 399d3c │ │ │ │ + bne 3a2114 │ │ │ │ + ldr r2, [pc, #-3340] @ 399d60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3356] @ 399d40 │ │ │ │ + ldr r2, [pc, #-3356] @ 399d64 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 3a20d8 │ │ │ │ - ldr r2, [pc, #-3384] @ 399d44 │ │ │ │ + bne 3a20fc │ │ │ │ + ldr r2, [pc, #-3384] @ 399d68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3400] @ 399d48 │ │ │ │ + ldr r2, [pc, #-3400] @ 399d6c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 3a2500 │ │ │ │ - ldr r2, [pc, #-3428] @ 399d4c │ │ │ │ + bne 3a2524 │ │ │ │ + ldr r2, [pc, #-3428] @ 399d70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3444] @ 399d50 │ │ │ │ + ldr r2, [pc, #-3444] @ 399d74 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3464] @ 399d54 │ │ │ │ + ldr r3, [pc, #-3464] @ 399d78 │ │ │ │ lsr r8, r5, #11 │ │ │ │ and r8, r8, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3a410c │ │ │ │ + bhi 3a4130 │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3496] @ 399d58 │ │ │ │ + ldr r2, [pc, #-3496] @ 399d7c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2304 @ 0x900 │ │ │ │ - beq 3a0d70 │ │ │ │ - ldr r3, [pc, #-3524] @ 399d5c │ │ │ │ + beq 3a0d94 │ │ │ │ + ldr r3, [pc, #-3524] @ 399d80 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 396a50 │ │ │ │ - ldr r2, [pc, #-3532] @ 399d60 │ │ │ │ + bne 396a74 │ │ │ │ + ldr r2, [pc, #-3532] @ 399d84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3556] @ 399d64 │ │ │ │ + ldr r2, [pc, #-3556] @ 399d88 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3576] @ 399d68 │ │ │ │ + ldr r3, [pc, #-3576] @ 399d8c │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a31fc │ │ │ │ + beq 3a3220 │ │ │ │ add r3, r3, #3 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a31e0 │ │ │ │ + beq 3a3204 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 396a50 │ │ │ │ - ldr r2, [pc, #-3608] @ 399d6c │ │ │ │ + bne 396a74 │ │ │ │ + ldr r2, [pc, #-3608] @ 399d90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3632] @ 399d70 │ │ │ │ + ldr r2, [pc, #-3632] @ 399d94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a20c0 │ │ │ │ - ldr r2, [pc, #-3660] @ 399d74 │ │ │ │ + bne 3a20e4 │ │ │ │ + ldr r2, [pc, #-3660] @ 399d98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3676] @ 399d78 │ │ │ │ + ldr r2, [pc, #-3676] @ 399d9c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3696] @ 399d7c │ │ │ │ + ldr r2, [pc, #-3696] @ 399da0 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3728] @ 399d80 │ │ │ │ + ldr r2, [pc, #-3728] @ 399da4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a21e4 │ │ │ │ - ldr r2, [pc, #-3756] @ 399d84 │ │ │ │ + bne 3a2208 │ │ │ │ + ldr r2, [pc, #-3756] @ 399da8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3772] @ 399d88 │ │ │ │ + ldr r2, [pc, #-3772] @ 399dac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a21cc │ │ │ │ - ldr r2, [pc, #-3800] @ 399d8c │ │ │ │ + bne 3a21f0 │ │ │ │ + ldr r2, [pc, #-3800] @ 399db0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3816] @ 399d90 │ │ │ │ + ldr r2, [pc, #-3816] @ 399db4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a21b4 │ │ │ │ - ldr r2, [pc, #-3844] @ 399d94 │ │ │ │ + bne 3a21d8 │ │ │ │ + ldr r2, [pc, #-3844] @ 399db8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3860] @ 399d98 │ │ │ │ + ldr r2, [pc, #-3860] @ 399dbc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3a219c │ │ │ │ - ldr r2, [pc, #-3888] @ 399d9c │ │ │ │ + bne 3a21c0 │ │ │ │ + ldr r2, [pc, #-3888] @ 399dc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3904] @ 399da0 │ │ │ │ + ldr r2, [pc, #-3904] @ 399dc4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3a2184 │ │ │ │ - ldr r2, [pc, #-3932] @ 399da4 │ │ │ │ + bne 3a21a8 │ │ │ │ + ldr r2, [pc, #-3932] @ 399dc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3948] @ 399da8 │ │ │ │ + ldr r2, [pc, #-3948] @ 399dcc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 3a216c │ │ │ │ - ldr r2, [pc, #-3976] @ 399dac │ │ │ │ + bne 3a2190 │ │ │ │ + ldr r2, [pc, #-3976] @ 399dd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3992] @ 399db0 │ │ │ │ + ldr r2, [pc, #-3992] @ 399dd4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 3a2154 │ │ │ │ - ldr r2, [pc, #-4020] @ 399db4 │ │ │ │ + bne 3a2178 │ │ │ │ + ldr r2, [pc, #-4020] @ 399dd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4036] @ 399db8 │ │ │ │ + ldr r2, [pc, #-4036] @ 399ddc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - bne 3a2138 │ │ │ │ - ldr r2, [pc, #-4064] @ 399dbc │ │ │ │ + bne 3a215c │ │ │ │ + ldr r2, [pc, #-4064] @ 399de0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3940] @ 39bd1c │ │ │ │ + ldr r2, [pc, #3940] @ 39bd40 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3947ec │ │ │ │ - ldr r2, [pc, #3932] @ 39bd20 │ │ │ │ + b 394810 │ │ │ │ + ldr r2, [pc, #3932] @ 39bd44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3916] @ 39bd24 │ │ │ │ + ldr r2, [pc, #3916] @ 39bd48 │ │ │ │ lsr r5, r5, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a3138 │ │ │ │ + beq 3a315c │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a311c │ │ │ │ + beq 3a3140 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 39dea0 │ │ │ │ - ldr r2, [pc, #3864] @ 39bd28 │ │ │ │ + bne 39dec4 │ │ │ │ + ldr r2, [pc, #3864] @ 39bd4c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3840] @ 39bd2c │ │ │ │ + ldr r2, [pc, #3840] @ 39bd50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39add0 │ │ │ │ - ldr r2, [pc, #3820] @ 39bd30 │ │ │ │ + b 39adf4 │ │ │ │ + ldr r2, [pc, #3820] @ 39bd54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39add0 │ │ │ │ - ldr r2, [pc, #3800] @ 39bd34 │ │ │ │ + b 39adf4 │ │ │ │ + ldr r2, [pc, #3800] @ 39bd58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39add0 │ │ │ │ - ldr r2, [pc, #3780] @ 39bd38 │ │ │ │ + b 39adf4 │ │ │ │ + ldr r2, [pc, #3780] @ 39bd5c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39add0 │ │ │ │ - ldr r2, [pc, #3760] @ 39bd3c │ │ │ │ + b 39adf4 │ │ │ │ + ldr r2, [pc, #3760] @ 39bd60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39add0 │ │ │ │ - ldr r2, [pc, #3740] @ 39bd40 │ │ │ │ + b 39adf4 │ │ │ │ + ldr r2, [pc, #3740] @ 39bd64 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3712] @ 39bd44 │ │ │ │ + ldr r2, [pc, #3712] @ 39bd68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3688] @ 39bd48 │ │ │ │ + ldr r2, [pc, #3688] @ 39bd6c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3664] @ 39bd4c │ │ │ │ + ldr r2, [pc, #3664] @ 39bd70 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3640] @ 39bd50 │ │ │ │ + ldr r2, [pc, #3640] @ 39bd74 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3616] @ 39bd54 │ │ │ │ + ldr r2, [pc, #3616] @ 39bd78 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3592] @ 39bd58 │ │ │ │ + ldr r2, [pc, #3592] @ 39bd7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3568] @ 39bd5c │ │ │ │ + ldr r2, [pc, #3568] @ 39bd80 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3544] @ 39bd60 │ │ │ │ + ldr r2, [pc, #3544] @ 39bd84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3520] @ 39bd64 │ │ │ │ + ldr r2, [pc, #3520] @ 39bd88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3496] @ 39bd68 │ │ │ │ + ldr r2, [pc, #3496] @ 39bd8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3472] @ 39bd6c │ │ │ │ + ldr r2, [pc, #3472] @ 39bd90 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3448] @ 39bd70 │ │ │ │ + ldr r2, [pc, #3448] @ 39bd94 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3424] @ 39bd74 │ │ │ │ + ldr r2, [pc, #3424] @ 39bd98 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3400] @ 39bd78 │ │ │ │ + ldr r2, [pc, #3400] @ 39bd9c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3376] @ 39bd7c │ │ │ │ + ldr r2, [pc, #3376] @ 39bda0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3352] @ 39bd80 │ │ │ │ + ldr r2, [pc, #3352] @ 39bda4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3328] @ 39bd84 │ │ │ │ + ldr r2, [pc, #3328] @ 39bda8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3304] @ 39bd88 │ │ │ │ + ldr r2, [pc, #3304] @ 39bdac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3280] @ 39bd8c │ │ │ │ + ldr r2, [pc, #3280] @ 39bdb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3256] @ 39bd90 │ │ │ │ + ldr r2, [pc, #3256] @ 39bdb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3232] @ 39bd94 │ │ │ │ + ldr r2, [pc, #3232] @ 39bdb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3208] @ 39bd98 │ │ │ │ + ldr r2, [pc, #3208] @ 39bdbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3184] @ 39bd9c │ │ │ │ + ldr r2, [pc, #3184] @ 39bdc0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3160] @ 39bda0 │ │ │ │ + ldr r2, [pc, #3160] @ 39bdc4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3136] @ 39bda4 │ │ │ │ + ldr r2, [pc, #3136] @ 39bdc8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3112] @ 39bda8 │ │ │ │ + ldr r2, [pc, #3112] @ 39bdcc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3088] @ 39bdac │ │ │ │ + ldr r2, [pc, #3088] @ 39bdd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3064] @ 39bdb0 │ │ │ │ + ldr r2, [pc, #3064] @ 39bdd4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3040] @ 39bdb4 │ │ │ │ + ldr r2, [pc, #3040] @ 39bdd8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3016] @ 39bdb8 │ │ │ │ + ldr r2, [pc, #3016] @ 39bddc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2992] @ 39bdbc │ │ │ │ + ldr r2, [pc, #2992] @ 39bde0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #1008 @ 0x3f0 │ │ │ │ - bhi 3980a4 │ │ │ │ + bhi 3980c8 │ │ │ │ cmp r1, #864 @ 0x360 │ │ │ │ - bcc 39cb94 │ │ │ │ - ldr r3, [pc, #2952] @ 39bdc0 │ │ │ │ + bcc 39cbb8 │ │ │ │ + ldr r3, [pc, #2952] @ 39bde4 │ │ │ │ sub r1, r1, #864 @ 0x360 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #144 @ 0x90 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2920] @ 39bdc4 │ │ │ │ + ldr r2, [pc, #2920] @ 39bde8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2900] @ 39bdc8 │ │ │ │ + ldr r2, [pc, #2900] @ 39bdec │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2872] @ 39bdcc │ │ │ │ + ldr r2, [pc, #2872] @ 39bdf0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a25f0 │ │ │ │ - ldr r2, [pc, #2844] @ 39bdd0 │ │ │ │ + bne 3a2614 │ │ │ │ + ldr r2, [pc, #2844] @ 39bdf4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2828] @ 39bdd4 │ │ │ │ + ldr r2, [pc, #2828] @ 39bdf8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3949ec │ │ │ │ - ldr r2, [pc, #2820] @ 39bdd8 │ │ │ │ + b 394a10 │ │ │ │ + ldr r2, [pc, #2820] @ 39bdfc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a25d8 │ │ │ │ - ldr r2, [pc, #2792] @ 39bddc │ │ │ │ + bne 3a25fc │ │ │ │ + ldr r2, [pc, #2792] @ 39be00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2776] @ 39bde0 │ │ │ │ + ldr r2, [pc, #2776] @ 39be04 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2756] @ 39bde4 │ │ │ │ + ldr r3, [pc, #2756] @ 39be08 │ │ │ │ lsr r5, r5, #4 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #3 │ │ │ │ - bhi 3a415c │ │ │ │ + bhi 3a4180 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2724] @ 39bde8 │ │ │ │ + ldr r2, [pc, #2724] @ 39be0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2700] @ 39bdec │ │ │ │ + ldr r2, [pc, #2700] @ 39be10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2676] @ 39bdf0 │ │ │ │ + ldr r2, [pc, #2676] @ 39be14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2652] @ 39bdf4 │ │ │ │ + ldr r2, [pc, #2652] @ 39be18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2628] @ 39bdf8 │ │ │ │ + ldr r2, [pc, #2628] @ 39be1c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2608 │ │ │ │ - ldr r2, [pc, #2600] @ 39bdfc │ │ │ │ + bne 3a262c │ │ │ │ + ldr r2, [pc, #2600] @ 39be20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2584] @ 39be00 │ │ │ │ + ldr r2, [pc, #2584] @ 39be24 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2564] @ 39be04 │ │ │ │ + ldr r2, [pc, #2564] @ 39be28 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2532] @ 39be08 │ │ │ │ + ldr r2, [pc, #2532] @ 39be2c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2512] @ 39be0c │ │ │ │ + ldr r2, [pc, #2512] @ 39be30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2484] @ 39be10 │ │ │ │ + ldr r2, [pc, #2484] @ 39be34 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2464] @ 39be14 │ │ │ │ + ldr r2, [pc, #2464] @ 39be38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2436] @ 39be18 │ │ │ │ - ldr r8, [pc, #2436] @ 39be1c │ │ │ │ + ldr r2, [pc, #2436] @ 39be3c │ │ │ │ + ldr r8, [pc, #2436] @ 39be40 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2392] @ 39be20 │ │ │ │ + ldr r2, [pc, #2392] @ 39be44 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2348] @ 39be24 │ │ │ │ + ldr r2, [pc, #2348] @ 39be48 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2304] @ 39be28 │ │ │ │ + ldr r2, [pc, #2304] @ 39be4c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2256] @ 39be2c │ │ │ │ + ldr r3, [pc, #2256] @ 39be50 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39e880 │ │ │ │ + bhi 39e8a4 │ │ │ │ sub r3, r3, #105 @ 0x69 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 394990 │ │ │ │ - ldr r3, [pc, #2236] @ 39be30 │ │ │ │ + bls 3949b4 │ │ │ │ + ldr r3, [pc, #2236] @ 39be54 │ │ │ │ sub r1, r1, #6016 @ 0x1780 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #16 │ │ │ │ cmp r1, #104 @ 0x68 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2200] @ 39be34 │ │ │ │ - ldr r8, [pc, #2200] @ 39be38 │ │ │ │ + ldr r2, [pc, #2200] @ 39be58 │ │ │ │ + ldr r8, [pc, #2200] @ 39be5c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2152] @ 39be3c │ │ │ │ + ldr r2, [pc, #2152] @ 39be60 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2132] @ 39be40 │ │ │ │ + ldr r3, [pc, #2132] @ 39be64 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2112] @ 39be44 │ │ │ │ + ldr r2, [pc, #2112] @ 39be68 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2092] @ 39be48 │ │ │ │ + ldr r3, [pc, #2092] @ 39be6c │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a40d0 │ │ │ │ + bhi 3a40f4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2060] @ 39be4c │ │ │ │ - ldr r8, [pc, #2060] @ 39be50 │ │ │ │ + ldr r2, [pc, #2060] @ 39be70 │ │ │ │ + ldr r8, [pc, #2060] @ 39be74 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2012] @ 39be54 │ │ │ │ + ldr r2, [pc, #2012] @ 39be78 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1968] @ 39be40 │ │ │ │ + ldr r3, [pc, #1968] @ 39be64 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1968] @ 39be58 │ │ │ │ + ldr r2, [pc, #1968] @ 39be7c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1948] @ 39be5c │ │ │ │ + ldr r3, [pc, #1948] @ 39be80 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a40d0 │ │ │ │ + bhi 3a40f4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1916] @ 39be60 │ │ │ │ - ldr r8, [pc, #1916] @ 39be64 │ │ │ │ + ldr r2, [pc, #1916] @ 39be84 │ │ │ │ + ldr r8, [pc, #1916] @ 39be88 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1868] @ 39be68 │ │ │ │ + ldr r2, [pc, #1868] @ 39be8c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1804] @ 39be40 │ │ │ │ + ldr r3, [pc, #1804] @ 39be64 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1824] @ 39be6c │ │ │ │ + ldr r2, [pc, #1824] @ 39be90 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1804] @ 39be70 │ │ │ │ + ldr r3, [pc, #1804] @ 39be94 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a40d0 │ │ │ │ + bhi 3a40f4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1772] @ 39be74 │ │ │ │ - ldr r8, [pc, #1772] @ 39be78 │ │ │ │ + ldr r2, [pc, #1772] @ 39be98 │ │ │ │ + ldr r8, [pc, #1772] @ 39be9c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1724] @ 39be7c │ │ │ │ + ldr r2, [pc, #1724] @ 39bea0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1640] @ 39be40 │ │ │ │ + ldr r3, [pc, #1640] @ 39be64 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1680] @ 39be80 │ │ │ │ + ldr r2, [pc, #1680] @ 39bea4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1660] @ 39be84 │ │ │ │ + ldr r3, [pc, #1660] @ 39bea8 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a40d0 │ │ │ │ + bhi 3a40f4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1628] @ 39be88 │ │ │ │ - ldr r8, [pc, #1628] @ 39be8c │ │ │ │ + ldr r2, [pc, #1628] @ 39beac │ │ │ │ + ldr r8, [pc, #1628] @ 39beb0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1580] @ 39be90 │ │ │ │ + ldr r2, [pc, #1580] @ 39beb4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1476] @ 39be40 │ │ │ │ + ldr r3, [pc, #1476] @ 39be64 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1536] @ 39be94 │ │ │ │ + ldr r2, [pc, #1536] @ 39beb8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1516] @ 39be98 │ │ │ │ + ldr r3, [pc, #1516] @ 39bebc │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a40d0 │ │ │ │ + bhi 3a40f4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1484] @ 39be9c │ │ │ │ - ldr r8, [pc, #1484] @ 39bea0 │ │ │ │ + ldr r2, [pc, #1484] @ 39bec0 │ │ │ │ + ldr r8, [pc, #1484] @ 39bec4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1436] @ 39bea4 │ │ │ │ + ldr r2, [pc, #1436] @ 39bec8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1312] @ 39be40 │ │ │ │ + ldr r3, [pc, #1312] @ 39be64 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1392] @ 39bea8 │ │ │ │ + ldr r2, [pc, #1392] @ 39becc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1372] @ 39beac │ │ │ │ + ldr r3, [pc, #1372] @ 39bed0 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3a40d0 │ │ │ │ + bhi 3a40f4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1340] @ 39beb0 │ │ │ │ + ldr r2, [pc, #1340] @ 39bed4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1320] @ 39beb4 │ │ │ │ + ldr r2, [pc, #1320] @ 39bed8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1292] @ 39beb8 │ │ │ │ + ldr r2, [pc, #1292] @ 39bedc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a3234 │ │ │ │ + beq 3a3258 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a3218 │ │ │ │ + beq 3a323c │ │ │ │ cmp r5, #0 │ │ │ │ - bne 39dea0 │ │ │ │ - ldr r2, [pc, #1244] @ 39bebc │ │ │ │ + bne 39dec4 │ │ │ │ + ldr r2, [pc, #1244] @ 39bee0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1220] @ 39bec0 │ │ │ │ + ldr r2, [pc, #1220] @ 39bee4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a2fc0 │ │ │ │ + beq 3a2fe4 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3a2fa4 │ │ │ │ + beq 3a2fc8 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3a32d4 │ │ │ │ - ldr r2, [pc, #1172] @ 39bec4 │ │ │ │ + bne 3a32f8 │ │ │ │ + ldr r2, [pc, #1172] @ 39bee8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #516 @ 0x204 │ │ │ │ - bhi 39d588 │ │ │ │ + bhi 39d5ac │ │ │ │ cmp r1, #496 @ 0x1f0 │ │ │ │ - bcs 39ed6c │ │ │ │ + bcs 39ed90 │ │ │ │ cmp r1, #428 @ 0x1ac │ │ │ │ - beq 39a0a4 │ │ │ │ - bhi 398780 │ │ │ │ + beq 39a0c8 │ │ │ │ + bhi 3987a4 │ │ │ │ sub r3, r1, #404 @ 0x194 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ mov r8, #1 │ │ │ │ lsl r2, r8, r3 │ │ │ │ - ldr r1, [pc, #1092] @ 39bec8 │ │ │ │ + ldr r1, [pc, #1092] @ 39beec │ │ │ │ tst r2, r1 │ │ │ │ - bne 39474c │ │ │ │ + bne 394770 │ │ │ │ cmp r3, #20 │ │ │ │ - beq 39faf8 │ │ │ │ + beq 39fb1c │ │ │ │ tst r2, #1 │ │ │ │ - beq 394990 │ │ │ │ - ldr r2, [pc, #1068] @ 39becc │ │ │ │ + beq 3949b4 │ │ │ │ + ldr r2, [pc, #1068] @ 39bef0 │ │ │ │ and r9, r5, #15 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r9, #0 │ │ │ │ - bne 3a1718 │ │ │ │ - ldr r2, [pc, #1036] @ 39bed0 │ │ │ │ + bne 3a173c │ │ │ │ + ldr r2, [pc, #1036] @ 39bef4 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1020] @ 39bed4 │ │ │ │ + ldr r2, [pc, #1020] @ 39bef8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1000] @ 39bed8 │ │ │ │ + ldr r3, [pc, #1000] @ 39befc │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3a40f0 │ │ │ │ + bhi 3a4114 │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #968] @ 39bedc │ │ │ │ + ldr r2, [pc, #968] @ 39bf00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #952] @ 39bee0 │ │ │ │ + ldr r2, [pc, #952] @ 39bf04 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #932] @ 39bee4 │ │ │ │ + ldr r3, [pc, #932] @ 39bf08 │ │ │ │ lsr r5, r5, #8 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3a4058 │ │ │ │ + bhi 3a407c │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #900] @ 39bee8 │ │ │ │ + ldr r2, [pc, #900] @ 39bf0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #876] @ 39beec │ │ │ │ + ldr r2, [pc, #876] @ 39bf10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #852] @ 39bef0 │ │ │ │ + ldr r2, [pc, #852] @ 39bf14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #828] @ 39bef4 │ │ │ │ + ldr r2, [pc, #828] @ 39bf18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #804] @ 39bef8 │ │ │ │ + ldr r2, [pc, #804] @ 39bf1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #780] @ 39befc │ │ │ │ + ldr r2, [pc, #780] @ 39bf20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #756] @ 39bf00 │ │ │ │ + ldr r2, [pc, #756] @ 39bf24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39bb20 │ │ │ │ - ldr r2, [pc, #736] @ 39bf04 │ │ │ │ + b 39bb44 │ │ │ │ + ldr r2, [pc, #736] @ 39bf28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39bb20 │ │ │ │ - ldr r2, [pc, #716] @ 39bf08 │ │ │ │ + b 39bb44 │ │ │ │ + ldr r2, [pc, #716] @ 39bf2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39bb20 │ │ │ │ - ldr r2, [pc, #696] @ 39bf0c │ │ │ │ + b 39bb44 │ │ │ │ + ldr r2, [pc, #696] @ 39bf30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39bb20 │ │ │ │ - ldr r2, [pc, #676] @ 39bf10 │ │ │ │ + b 39bb44 │ │ │ │ + ldr r2, [pc, #676] @ 39bf34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39bb20 │ │ │ │ - ldr r3, [pc, #656] @ 39bf14 │ │ │ │ + b 39bb44 │ │ │ │ + ldr r3, [pc, #656] @ 39bf38 │ │ │ │ sub r1, r1, #4288 @ 0x10c0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #32 │ │ │ │ cmp r1, #108 @ 0x6c │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #620] @ 39bf18 │ │ │ │ + ldr r3, [pc, #620] @ 39bf3c │ │ │ │ cmp r1, r3 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #612] @ 39bf1c │ │ │ │ - ldr r8, [pc, #612] @ 39bf20 │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #612] @ 39bf40 │ │ │ │ + ldr r8, [pc, #612] @ 39bf44 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #568] @ 39bf24 │ │ │ │ + ldr r2, [pc, #568] @ 39bf48 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - addseq r6, sp, r0, lsl r0 │ │ │ │ - addseq r6, sp, ip, lsl r1 │ │ │ │ + addseq r6, sp, ip │ │ │ │ addseq r6, sp, r8, lsl r1 │ │ │ │ - ldrsheq r6, [sp], ip │ │ │ │ - umullseq r6, sp, ip, r0 │ │ │ │ - addseq r6, sp, r0, ror r0 │ │ │ │ - addseq r6, sp, r4, asr #32 │ │ │ │ - addseq r6, sp, r0, lsr #32 │ │ │ │ - @ instruction: 0x009d5ffc │ │ │ │ - addseq r9, sl, ip, ror r2 │ │ │ │ - addseq r6, sp, ip, lsr #5 │ │ │ │ - addseq r5, sp, r8, ror #4 │ │ │ │ - addseq ip, fp, r0, lsl #12 │ │ │ │ - addseq r6, sp, r4, lsr #5 │ │ │ │ - addseq r6, sp, r8, ror r2 │ │ │ │ - addseq r6, sp, r4, asr r2 │ │ │ │ - addseq r6, sp, r8, lsr #4 │ │ │ │ - @ instruction: 0x009bc4bc │ │ │ │ - addseq r6, sp, r8, ror #3 │ │ │ │ - addseq r6, sp, r8, asr #4 │ │ │ │ + addseq r6, sp, r4, lsl r1 │ │ │ │ + ldrsheq r6, [sp], r8 │ │ │ │ + umullseq r6, sp, r8, r0 │ │ │ │ + addseq r6, sp, ip, rrx │ │ │ │ + addseq r6, sp, r0, asr #32 │ │ │ │ + addseq r6, sp, ip, lsl r0 │ │ │ │ + @ instruction: 0x009d5ff8 │ │ │ │ + addseq r9, sl, r8, ror r2 │ │ │ │ + addseq r6, sp, r8, lsr #5 │ │ │ │ + addseq r5, sp, r4, ror #4 │ │ │ │ + @ instruction: 0x009bc5fc │ │ │ │ + addseq r6, sp, r0, lsr #5 │ │ │ │ + addseq r6, sp, r4, ror r2 │ │ │ │ + addseq r6, sp, r0, asr r2 │ │ │ │ addseq r6, sp, r4, lsr #4 │ │ │ │ - @ instruction: 0x009d61f8 │ │ │ │ - addseq r6, sp, ip, asr #3 │ │ │ │ - addseq r6, sp, r4, lsr #3 │ │ │ │ - umullseq r5, sp, r4, r3 │ │ │ │ - addseq r6, sp, r4, ror #2 │ │ │ │ - addseq r6, sp, r0, asr #2 │ │ │ │ - addseq r5, sp, r8, lsl #31 │ │ │ │ - addseq r5, sp, ip, asr pc │ │ │ │ - addseq r5, sp, ip, lsr #31 │ │ │ │ - addseq r5, sp, ip, ror pc │ │ │ │ - addseq r5, sp, ip, asr #30 │ │ │ │ - addseq r5, sp, r4, lsl pc │ │ │ │ - addseq r6, sp, r8 │ │ │ │ - @ instruction: 0x009d5fd4 │ │ │ │ - addseq r5, sp, r0, lsr #31 │ │ │ │ - addseq r5, sp, r8, ror #30 │ │ │ │ - addseq r5, sp, r8, lsr pc │ │ │ │ - @ instruction: 0x009d5efc │ │ │ │ - addseq r5, sp, r8, asr #29 │ │ │ │ - umullseq r5, sp, r4, lr │ │ │ │ - adceq r9, lr, ip, lsl sp │ │ │ │ - addseq r3, sp, ip, lsr sp │ │ │ │ - addseq r4, sp, r8, lsl #2 │ │ │ │ - addseq sl, lr, r4, lsl #18 │ │ │ │ - addseq fp, fp, r4, lsl #25 │ │ │ │ - @ instruction: 0x009ea8f0 │ │ │ │ - umullseq ip, fp, r4, r0 │ │ │ │ - addseq fp, fp, r4, asr #24 │ │ │ │ - addseq fp, fp, r0, lsl #23 │ │ │ │ - adceq r9, lr, r2, asr sp │ │ │ │ - addseq sl, lr, r4, asr #16 │ │ │ │ - addseq sl, lr, r4, lsl r8 │ │ │ │ - addseq sl, lr, r0, ror #15 │ │ │ │ - addseq r6, sp, ip, asr #32 │ │ │ │ - @ instruction: 0x009bbfb4 │ │ │ │ - addseq fp, fp, r4, ror #22 │ │ │ │ - addseq sl, lr, r4, ror r6 │ │ │ │ - addseq r3, sp, ip, ror pc │ │ │ │ - addseq r3, sp, r8, asr fp │ │ │ │ - addseq r3, sp, r0, asr #30 │ │ │ │ - @ instruction: 0x009d3af0 │ │ │ │ - addseq r3, sp, r8, lsl #30 │ │ │ │ + @ instruction: 0x009bc4b8 │ │ │ │ + addseq r6, sp, r4, ror #3 │ │ │ │ + addseq r6, sp, r4, asr #4 │ │ │ │ + addseq r6, sp, r0, lsr #4 │ │ │ │ + @ instruction: 0x009d61f4 │ │ │ │ + addseq r6, sp, r8, asr #3 │ │ │ │ + addseq r6, sp, r0, lsr #3 │ │ │ │ + umullseq r5, sp, r0, r3 │ │ │ │ + addseq r6, sp, r0, ror #2 │ │ │ │ + addseq r6, sp, ip, lsr r1 │ │ │ │ + addseq r5, sp, r4, lsl #31 │ │ │ │ + addseq r5, sp, r8, asr pc │ │ │ │ + addseq r5, sp, r8, lsr #31 │ │ │ │ + addseq r5, sp, r8, ror pc │ │ │ │ + addseq r5, sp, r8, asr #30 │ │ │ │ + addseq r5, sp, r0, lsl pc │ │ │ │ + addseq r6, sp, r4 │ │ │ │ + @ instruction: 0x009d5fd0 │ │ │ │ + umullseq r5, sp, ip, pc @ │ │ │ │ + addseq r5, sp, r4, ror #30 │ │ │ │ + addseq r5, sp, r4, lsr pc │ │ │ │ + @ instruction: 0x009d5ef8 │ │ │ │ + addseq r5, sp, r4, asr #29 │ │ │ │ + umullseq r5, sp, r0, lr │ │ │ │ + adceq r9, lr, r8, lsl sp │ │ │ │ + addseq r3, sp, r8, lsr sp │ │ │ │ + addseq r4, sp, r4, lsl #2 │ │ │ │ + addseq sl, lr, r0, lsl #18 │ │ │ │ + addseq fp, fp, r0, lsl #25 │ │ │ │ + addseq sl, lr, ip, ror #17 │ │ │ │ + umullseq ip, fp, r0, r0 │ │ │ │ + addseq fp, fp, r0, asr #24 │ │ │ │ + addseq fp, fp, ip, ror fp │ │ │ │ + adceq r9, lr, lr, asr #26 │ │ │ │ + addseq sl, lr, r0, asr #16 │ │ │ │ + addseq sl, lr, r0, lsl r8 │ │ │ │ + @ instruction: 0x009ea7dc │ │ │ │ + addseq r6, sp, r8, asr #32 │ │ │ │ + @ instruction: 0x009bbfb0 │ │ │ │ + addseq fp, fp, r0, ror #22 │ │ │ │ + addseq sl, lr, r0, ror r6 │ │ │ │ + addseq r3, sp, r8, ror pc │ │ │ │ + addseq r3, sp, r4, asr fp │ │ │ │ + addseq r3, sp, ip, lsr pc │ │ │ │ + addseq r3, sp, ip, ror #21 │ │ │ │ + addseq r3, sp, r4, lsl #30 │ │ │ │ + addseq r3, sp, ip, ror #19 │ │ │ │ + addseq r3, sp, r0, ror #29 │ │ │ │ @ instruction: 0x009d39f0 │ │ │ │ - addseq r3, sp, r4, ror #29 │ │ │ │ - @ instruction: 0x009d39f4 │ │ │ │ - @ instruction: 0x009d39fc │ │ │ │ - @ instruction: 0x009d39fc │ │ │ │ + @ instruction: 0x009d39f8 │ │ │ │ + @ instruction: 0x009d39f8 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ - adceq r9, lr, r6, lsl #22 │ │ │ │ - addseq r5, sp, r8, lsr #15 │ │ │ │ - addseq r3, sp, ip, asr #27 │ │ │ │ - @ instruction: 0x009c2bd8 │ │ │ │ + adceq r9, lr, r2, lsl #22 │ │ │ │ + addseq r5, sp, r4, lsr #15 │ │ │ │ + addseq r3, sp, r8, asr #27 │ │ │ │ + @ instruction: 0x009c2bd4 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - addseq r4, sp, r4, asr #11 │ │ │ │ - adceq r9, lr, r0, lsr fp │ │ │ │ - addseq r5, sp, r4, lsl #14 │ │ │ │ - addseq r3, sp, r8, lsr #26 │ │ │ │ - addseq r2, ip, r4, lsr fp │ │ │ │ - addseq r4, sp, r0, lsr #10 │ │ │ │ - adceq r9, lr, sl, lsr #21 │ │ │ │ - addseq r5, sp, r0, ror #12 │ │ │ │ - addseq r3, sp, r4, lsl #25 │ │ │ │ - umullseq r2, ip, r0, sl │ │ │ │ - addseq r4, sp, ip, ror r4 │ │ │ │ - adceq r9, lr, r4, lsr #20 │ │ │ │ - @ instruction: 0x009d55bc │ │ │ │ - addseq r3, sp, r0, ror #23 │ │ │ │ - addseq r2, ip, ip, ror #19 │ │ │ │ - @ instruction: 0x009d43d8 │ │ │ │ - umlaleq r9, lr, lr, r9 │ │ │ │ - addseq r5, sp, r8, lsl r5 │ │ │ │ - addseq r3, sp, ip, lsr fp │ │ │ │ - addseq r2, ip, r8, asr #18 │ │ │ │ - addseq r4, sp, r4, lsr r3 │ │ │ │ - adceq r9, lr, r8, lsl r9 │ │ │ │ - addseq r5, sp, r4, ror r4 │ │ │ │ - umullseq r3, sp, r8, sl │ │ │ │ - addseq r2, ip, r4, lsr #17 │ │ │ │ - umullseq r4, sp, r0, r2 │ │ │ │ - umlaleq r9, lr, r2, r8 │ │ │ │ - @ instruction: 0x009d53d0 │ │ │ │ - @ instruction: 0x009d39f0 │ │ │ │ - addseq r5, sp, ip, ror #6 │ │ │ │ - addseq r5, sp, ip, asr #6 │ │ │ │ - addseq r3, sp, r0, ror #25 │ │ │ │ - addseq r5, sp, r4, asr #5 │ │ │ │ + addseq r4, sp, r0, asr #11 │ │ │ │ + adceq r9, lr, ip, lsr #22 │ │ │ │ + addseq r5, sp, r0, lsl #14 │ │ │ │ + addseq r3, sp, r4, lsr #26 │ │ │ │ + addseq r2, ip, r0, lsr fp │ │ │ │ + addseq r4, sp, ip, lsl r5 │ │ │ │ + adceq r9, lr, r6, lsr #21 │ │ │ │ + addseq r5, sp, ip, asr r6 │ │ │ │ + addseq r3, sp, r0, lsl #25 │ │ │ │ + addseq r2, ip, ip, lsl #21 │ │ │ │ + addseq r4, sp, r8, ror r4 │ │ │ │ + adceq r9, lr, r0, lsr #20 │ │ │ │ + @ instruction: 0x009d55b8 │ │ │ │ + @ instruction: 0x009d3bdc │ │ │ │ + addseq r2, ip, r8, ror #19 │ │ │ │ + @ instruction: 0x009d43d4 │ │ │ │ + umlaleq r9, lr, sl, r9 │ │ │ │ + addseq r5, sp, r4, lsl r5 │ │ │ │ + addseq r3, sp, r8, lsr fp │ │ │ │ + addseq r2, ip, r4, asr #18 │ │ │ │ + addseq r4, sp, r0, lsr r3 │ │ │ │ + adceq r9, lr, r4, lsl r9 │ │ │ │ + addseq r5, sp, r0, ror r4 │ │ │ │ + umullseq r3, sp, r4, sl │ │ │ │ + addseq r2, ip, r0, lsr #17 │ │ │ │ + addseq r4, sp, ip, lsl #5 │ │ │ │ + adceq r9, lr, lr, lsl #17 │ │ │ │ + addseq r5, sp, ip, asr #7 │ │ │ │ + addseq r3, sp, ip, ror #19 │ │ │ │ + addseq r5, sp, r8, ror #6 │ │ │ │ + addseq r5, sp, r8, asr #6 │ │ │ │ + @ instruction: 0x009d3cdc │ │ │ │ + addseq r5, sp, r0, asr #5 │ │ │ │ andeq r1, r1, r0, lsl r1 │ │ │ │ - addseq r3, sp, r4, lsr #3 │ │ │ │ - addseq fp, fp, r8, lsl #14 │ │ │ │ - addseq fp, fp, r4, ror #13 │ │ │ │ - adceq r9, lr, ip, lsl #14 │ │ │ │ - @ instruction: 0x009bb6f8 │ │ │ │ + addseq r3, sp, r0, lsr #3 │ │ │ │ + addseq fp, fp, r4, lsl #14 │ │ │ │ + addseq fp, fp, r0, ror #13 │ │ │ │ + adceq r9, lr, r8, lsl #14 │ │ │ │ @ instruction: 0x009bb6f4 │ │ │ │ - adceq r9, lr, r2, asr #13 │ │ │ │ - addseq fp, fp, r8, lsr #13 │ │ │ │ - addseq fp, fp, ip, ror r6 │ │ │ │ - addseq fp, fp, r4, asr r6 │ │ │ │ - addseq fp, fp, ip, lsr #12 │ │ │ │ - addseq fp, fp, r4, lsl #12 │ │ │ │ - @ instruction: 0x009bb5dc │ │ │ │ - @ instruction: 0x009bb5f0 │ │ │ │ - addseq fp, fp, ip, asr #11 │ │ │ │ - addseq fp, fp, r8, lsr #11 │ │ │ │ - addseq fp, fp, r4, lsl #11 │ │ │ │ - addseq fp, fp, r0, ror #10 │ │ │ │ - adceq r9, lr, r8, lsl #11 │ │ │ │ + @ instruction: 0x009bb6f0 │ │ │ │ + @ instruction: 0x00ae96be │ │ │ │ + addseq fp, fp, r4, lsr #13 │ │ │ │ + addseq fp, fp, r8, ror r6 │ │ │ │ + addseq fp, fp, r0, asr r6 │ │ │ │ + addseq fp, fp, r8, lsr #12 │ │ │ │ + addseq fp, fp, r0, lsl #12 │ │ │ │ + @ instruction: 0x009bb5d8 │ │ │ │ + addseq fp, fp, ip, ror #11 │ │ │ │ + addseq fp, fp, r8, asr #11 │ │ │ │ + addseq fp, fp, r4, lsr #11 │ │ │ │ + addseq fp, fp, r0, lsl #11 │ │ │ │ + addseq fp, fp, ip, asr r5 │ │ │ │ + adceq r9, lr, r4, lsl #11 │ │ │ │ andeq r1, r0, ip, asr #1 │ │ │ │ - addseq r3, sp, ip, ror #23 │ │ │ │ - addseq r3, sp, r0, asr #13 │ │ │ │ - addseq r3, sp, r0, ror #23 │ │ │ │ - @ instruction: 0x009d38d8 │ │ │ │ - addseq r3, sp, r8, ror #4 │ │ │ │ - @ instruction: 0x009d38b4 │ │ │ │ - umullseq r3, sp, ip, r8 │ │ │ │ - addseq r3, sp, r8, lsl #17 │ │ │ │ - adceq r9, lr, r6, lsr #2 │ │ │ │ - addseq r3, sp, r8, ror #15 │ │ │ │ - addseq r3, sp, r0, lsl #3 │ │ │ │ - umullseq r3, sp, r4, r7 │ │ │ │ - addseq r3, sp, r8, ror #14 │ │ │ │ - @ instruction: 0x009d28f0 │ │ │ │ - addseq r3, sp, r4, ror #13 │ │ │ │ - @ instruction: 0x009bacd4 │ │ │ │ - addseq r3, sp, ip, asr #13 │ │ │ │ - addseq sl, fp, r0, lsr #25 │ │ │ │ - @ instruction: 0x009d36b0 │ │ │ │ - addseq sl, fp, ip, ror #24 │ │ │ │ - umullseq r3, sp, r4, r6 │ │ │ │ - addseq r3, sp, r0, lsr #12 │ │ │ │ - umullseq r3, sp, r0, r5 │ │ │ │ - addseq r3, sp, r4, rrx │ │ │ │ - addseq r3, sp, r4, lsl #11 │ │ │ │ - addseq r3, sp, ip, lsr r7 │ │ │ │ - addseq r3, sp, r0, lsl r7 │ │ │ │ - addseq r3, sp, r4, ror #13 │ │ │ │ + addseq r3, sp, r8, ror #23 │ │ │ │ @ instruction: 0x009d36bc │ │ │ │ - umullseq r3, sp, r4, r6 │ │ │ │ - addseq r3, sp, ip, ror #12 │ │ │ │ - addseq r3, sp, r4, asr #12 │ │ │ │ + @ instruction: 0x009d3bdc │ │ │ │ + @ instruction: 0x009d38d4 │ │ │ │ + addseq r3, sp, r4, ror #4 │ │ │ │ + @ instruction: 0x009d38b0 │ │ │ │ + umullseq r3, sp, r8, r8 │ │ │ │ + addseq r3, sp, r4, lsl #17 │ │ │ │ + adceq r9, lr, r2, lsr #2 │ │ │ │ + addseq r3, sp, r4, ror #15 │ │ │ │ + addseq r3, sp, ip, ror r1 │ │ │ │ + umullseq r3, sp, r0, r7 │ │ │ │ + addseq r3, sp, r4, ror #14 │ │ │ │ + addseq r2, sp, ip, ror #17 │ │ │ │ + addseq r3, sp, r0, ror #13 │ │ │ │ + @ instruction: 0x009bacd0 │ │ │ │ + addseq r3, sp, r8, asr #13 │ │ │ │ + umullseq sl, fp, ip, ip │ │ │ │ + addseq r3, sp, ip, lsr #13 │ │ │ │ + addseq sl, fp, r8, ror #24 │ │ │ │ + umullseq r3, sp, r0, r6 │ │ │ │ + addseq r3, sp, ip, lsl r6 │ │ │ │ + addseq r3, sp, ip, lsl #11 │ │ │ │ + addseq r3, sp, r0, rrx │ │ │ │ + addseq r3, sp, r0, lsl #11 │ │ │ │ + addseq r3, sp, r8, lsr r7 │ │ │ │ + addseq r3, sp, ip, lsl #14 │ │ │ │ + addseq r3, sp, r0, ror #13 │ │ │ │ + @ instruction: 0x009d36b8 │ │ │ │ + umullseq r3, sp, r0, r6 │ │ │ │ + addseq r3, sp, r8, ror #12 │ │ │ │ + addseq r3, sp, r0, asr #12 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ - adceq r8, lr, sl, lsr #28 │ │ │ │ - addseq r3, sp, r4, lsr #5 │ │ │ │ - umullseq r3, sp, ip, r2 │ │ │ │ + adceq r8, lr, r6, lsr #28 │ │ │ │ + addseq r3, sp, r0, lsr #5 │ │ │ │ + umullseq r3, sp, r8, r2 │ │ │ │ muleq r0, r8, lr │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ - adceq r8, lr, r8, lsl #27 │ │ │ │ - addseq sl, fp, ip, ror #17 │ │ │ │ - umullseq r3, sp, r8, lr │ │ │ │ - addseq r3, sp, r0, lsr #29 │ │ │ │ - @ instruction: 0x009d3df8 │ │ │ │ - addseq sl, fp, r0, lsl r9 │ │ │ │ - @ instruction: 0x009d3dd4 │ │ │ │ - @ instruction: 0x009ba8dc │ │ │ │ - @ instruction: 0x009d3db0 │ │ │ │ - addseq sl, fp, r8, lsr #17 │ │ │ │ - addseq r3, sp, ip, lsl #27 │ │ │ │ - addseq sl, fp, r4, ror r8 │ │ │ │ - addseq r3, sp, r8, ror #26 │ │ │ │ - addseq sl, fp, r0, asr #16 │ │ │ │ - addseq r3, sp, r4, asr #26 │ │ │ │ - addseq sl, fp, ip, lsl #16 │ │ │ │ - addseq r3, sp, r0, lsr #26 │ │ │ │ - @ instruction: 0x009ba7d8 │ │ │ │ - @ instruction: 0x009d3cfc │ │ │ │ - addseq sl, fp, r0, asr #13 │ │ │ │ - adceq r8, lr, sl, asr #23 │ │ │ │ - addseq sl, fp, r4, ror r6 │ │ │ │ - umlaleq r8, lr, r4, fp │ │ │ │ - addseq sl, fp, r0, lsr r6 │ │ │ │ - adceq r8, lr, r0, ror #22 │ │ │ │ - addseq sl, fp, ip, ror #11 │ │ │ │ - adceq r8, lr, ip, lsr #22 │ │ │ │ + adceq r8, lr, r4, lsl #27 │ │ │ │ + addseq sl, fp, r8, ror #17 │ │ │ │ + umullseq r3, sp, r4, lr │ │ │ │ + umullseq r3, sp, ip, lr │ │ │ │ + @ instruction: 0x009d3df4 │ │ │ │ + addseq sl, fp, ip, lsl #18 │ │ │ │ + @ instruction: 0x009d3dd0 │ │ │ │ + @ instruction: 0x009ba8d8 │ │ │ │ + addseq r3, sp, ip, lsr #27 │ │ │ │ + addseq sl, fp, r4, lsr #17 │ │ │ │ + addseq r3, sp, r8, lsl #27 │ │ │ │ + addseq sl, fp, r0, ror r8 │ │ │ │ + addseq r3, sp, r4, ror #26 │ │ │ │ + addseq sl, fp, ip, lsr r8 │ │ │ │ + addseq r3, sp, r0, asr #26 │ │ │ │ + addseq sl, fp, r8, lsl #16 │ │ │ │ + addseq r3, sp, ip, lsl sp │ │ │ │ + @ instruction: 0x009ba7d4 │ │ │ │ + @ instruction: 0x009d3cf8 │ │ │ │ + @ instruction: 0x009ba6bc │ │ │ │ + adceq r8, lr, r6, asr #23 │ │ │ │ + addseq sl, fp, r0, ror r6 │ │ │ │ + umlaleq r8, lr, r0, fp │ │ │ │ + addseq sl, fp, ip, lsr #12 │ │ │ │ + adceq r8, lr, ip, asr fp │ │ │ │ + addseq sl, fp, r8, ror #11 │ │ │ │ + adceq r8, lr, r8, lsr #22 │ │ │ │ andeq r2, r0, r4, lsl #7 │ │ │ │ andeq r3, r0, ip, ror sp │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ @ instruction: 0x000036bc │ │ │ │ andeq r3, r0, ip, lsr fp │ │ │ │ strdeq r1, [r0], -ip │ │ │ │ muleq r0, ip, pc @ │ │ │ │ andeq r3, r0, ip, ror r4 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - strdeq r8, [lr], ip @ │ │ │ │ + strdeq r8, [lr], r8 @ │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ - umullseq r2, sp, ip, r7 │ │ │ │ - addseq r2, sp, r4, asr r7 │ │ │ │ - addseq r2, sp, r4, ror r7 │ │ │ │ + umullseq r2, sp, r8, r7 │ │ │ │ + addseq r2, sp, r0, asr r7 │ │ │ │ + addseq r2, sp, r0, ror r7 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ - addseq r2, sp, r0, ror #13 │ │ │ │ - @ instruction: 0x009d26b0 │ │ │ │ - @ instruction: 0x009d26b8 │ │ │ │ - addseq r2, sp, ip, lsl r9 │ │ │ │ - addseq r2, sp, ip, lsl #18 │ │ │ │ - umullseq r2, sp, r8, r6 │ │ │ │ - addseq sl, fp, r0, asr #3 │ │ │ │ - addseq r2, sp, ip, lsl #13 │ │ │ │ - addseq sl, fp, ip, lsl #3 │ │ │ │ - addseq r2, sp, r0, lsl #13 │ │ │ │ - addseq sl, fp, r8, asr r1 │ │ │ │ - addseq r2, sp, r8, ror #12 │ │ │ │ - addseq sl, fp, r4, lsr #2 │ │ │ │ - addseq r2, sp, r0, asr r6 │ │ │ │ - ldrsheq sl, [fp], r0 │ │ │ │ - addseq r2, sp, r4, asr #12 │ │ │ │ - ldrheq sl, [fp], ip │ │ │ │ - addseq r2, sp, ip, lsr r6 │ │ │ │ - addseq sl, fp, r8, lsl #1 │ │ │ │ - addseq r2, sp, r4, lsr r6 │ │ │ │ - addseq sl, fp, r4, asr r0 │ │ │ │ - addseq r2, sp, r4, lsr #12 │ │ │ │ - addseq sl, fp, r0, lsr #32 │ │ │ │ - addseq r2, sp, ip, lsl r6 │ │ │ │ - addseq r9, fp, ip, ror #31 │ │ │ │ - addseq r2, sp, r4, lsl #12 │ │ │ │ - @ instruction: 0x009b9fb8 │ │ │ │ - addseq r2, sp, ip, ror #11 │ │ │ │ - addseq r9, fp, r4, lsl #31 │ │ │ │ - @ instruction: 0x009d25d4 │ │ │ │ - addseq r9, fp, r0, asr pc │ │ │ │ - addseq r2, sp, r8, asr #11 │ │ │ │ - addseq r9, fp, ip, lsl pc │ │ │ │ + @ instruction: 0x009d26dc │ │ │ │ + addseq r2, sp, ip, lsr #13 │ │ │ │ + @ instruction: 0x009d26b4 │ │ │ │ + addseq r2, sp, r8, lsl r9 │ │ │ │ + addseq r2, sp, r8, lsl #18 │ │ │ │ + umullseq r2, sp, r4, r6 │ │ │ │ + @ instruction: 0x009ba1bc │ │ │ │ + addseq r2, sp, r8, lsl #13 │ │ │ │ + addseq sl, fp, r8, lsl #3 │ │ │ │ + addseq r2, sp, ip, ror r6 │ │ │ │ + addseq sl, fp, r4, asr r1 │ │ │ │ + addseq r2, sp, r4, ror #12 │ │ │ │ + addseq sl, fp, r0, lsr #2 │ │ │ │ + addseq r2, sp, ip, asr #12 │ │ │ │ + addseq sl, fp, ip, ror #1 │ │ │ │ + addseq r2, sp, r0, asr #12 │ │ │ │ + ldrheq sl, [fp], r8 │ │ │ │ + addseq r2, sp, r8, lsr r6 │ │ │ │ + addseq sl, fp, r4, lsl #1 │ │ │ │ + addseq r2, sp, r0, lsr r6 │ │ │ │ + addseq sl, fp, r0, asr r0 │ │ │ │ + addseq r2, sp, r0, lsr #12 │ │ │ │ + addseq sl, fp, ip, lsl r0 │ │ │ │ + addseq r2, sp, r8, lsl r6 │ │ │ │ + addseq r9, fp, r8, ror #31 │ │ │ │ + addseq r2, sp, r0, lsl #12 │ │ │ │ + @ instruction: 0x009b9fb4 │ │ │ │ + addseq r2, sp, r8, ror #11 │ │ │ │ + addseq r9, fp, r0, lsl #31 │ │ │ │ @ instruction: 0x009d25d0 │ │ │ │ - addseq r9, fp, r8, ror #29 │ │ │ │ - @ instruction: 0x009d25bc │ │ │ │ - addseq r2, sp, ip, asr #6 │ │ │ │ - addseq r2, sp, r0, ror #5 │ │ │ │ - ldrsheq sl, [fp], ip │ │ │ │ - addseq r9, fp, r4, ror #26 │ │ │ │ - ldr r2, [pc, #-488] @ 39bf28 │ │ │ │ - ldr r8, [pc, #-488] @ 39bf2c │ │ │ │ + addseq r9, fp, ip, asr #30 │ │ │ │ + addseq r2, sp, r4, asr #11 │ │ │ │ + addseq r9, fp, r8, lsl pc │ │ │ │ + addseq r2, sp, ip, asr #11 │ │ │ │ + addseq r9, fp, r4, ror #29 │ │ │ │ + @ instruction: 0x009d25b8 │ │ │ │ + addseq r2, sp, r8, asr #6 │ │ │ │ + @ instruction: 0x009d22dc │ │ │ │ + ldrsheq sl, [fp], r8 │ │ │ │ + addseq r9, fp, r0, ror #26 │ │ │ │ + ldr r2, [pc, #-488] @ 39bf4c │ │ │ │ + ldr r8, [pc, #-488] @ 39bf50 │ │ │ │ add r2, pc, r2 │ │ │ │ add r8, pc, r8 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-532] @ 39bf30 │ │ │ │ + ldr r2, [pc, #-532] @ 39bf54 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-576] @ 39bf34 │ │ │ │ + ldr r2, [pc, #-576] @ 39bf58 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #12 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-620] @ 39bf38 │ │ │ │ + ldr r2, [pc, #-620] @ 39bf5c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-640] @ 39bf3c │ │ │ │ + ldr r2, [pc, #-640] @ 39bf60 │ │ │ │ lsr r3, r5, #16 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a422c │ │ │ │ + bhi 3a4250 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-676] @ 39bf40 │ │ │ │ + ldr r2, [pc, #-676] @ 39bf64 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-696] @ 39bf44 │ │ │ │ + ldr r2, [pc, #-696] @ 39bf68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-724] @ 39bf48 │ │ │ │ + ldr r2, [pc, #-724] @ 39bf6c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3949ec │ │ │ │ - ldr r2, [pc, #-732] @ 39bf4c │ │ │ │ + b 394a10 │ │ │ │ + ldr r2, [pc, #-732] @ 39bf70 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3947ec │ │ │ │ - ldr r2, [pc, #-740] @ 39bf50 │ │ │ │ + b 394810 │ │ │ │ + ldr r2, [pc, #-740] @ 39bf74 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39697c │ │ │ │ - ldr r2, [pc, #-752] @ 39bf54 │ │ │ │ + b 3969a0 │ │ │ │ + ldr r2, [pc, #-752] @ 39bf78 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a23f8 │ │ │ │ - ldr r2, [pc, #-780] @ 39bf58 │ │ │ │ + bne 3a241c │ │ │ │ + ldr r2, [pc, #-780] @ 39bf7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-796] @ 39bf5c │ │ │ │ + ldr r2, [pc, #-796] @ 39bf80 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a23e0 │ │ │ │ - ldr r2, [pc, #-824] @ 39bf60 │ │ │ │ + bne 3a2404 │ │ │ │ + ldr r2, [pc, #-824] @ 39bf84 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-840] @ 39bf64 │ │ │ │ + ldr r2, [pc, #-840] @ 39bf88 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a2c5c │ │ │ │ - ldr r2, [pc, #-868] @ 39bf68 │ │ │ │ + bne 3a2c80 │ │ │ │ + ldr r2, [pc, #-868] @ 39bf8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-884] @ 39bf6c │ │ │ │ + ldr r2, [pc, #-884] @ 39bf90 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ - b 394e74 │ │ │ │ - ldr r2, [pc, #-896] @ 39bf70 │ │ │ │ + b 394e98 │ │ │ │ + ldr r2, [pc, #-896] @ 39bf94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - beq 394804 │ │ │ │ - b 394a04 │ │ │ │ - ldr r2, [pc, #-928] @ 39bf74 │ │ │ │ - ldr r8, [pc, #-928] @ 39bf78 │ │ │ │ + beq 394828 │ │ │ │ + b 394a28 │ │ │ │ + ldr r2, [pc, #-928] @ 39bf98 │ │ │ │ + ldr r8, [pc, #-928] @ 39bf9c │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-972] @ 39bf7c │ │ │ │ + ldr r2, [pc, #-972] @ 39bfa0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #63 @ 0x3f │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1024] @ 39bf80 │ │ │ │ + ldr r2, [pc, #-1024] @ 39bfa4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1048] @ 39bf84 │ │ │ │ + ldr r2, [pc, #-1048] @ 39bfa8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1072] @ 39bf88 │ │ │ │ + ldr r2, [pc, #-1072] @ 39bfac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1096] @ 39bf8c │ │ │ │ + ldr r2, [pc, #-1096] @ 39bfb0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1120] @ 39bf90 │ │ │ │ + ldr r2, [pc, #-1120] @ 39bfb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1144] @ 39bf94 │ │ │ │ + ldr r2, [pc, #-1144] @ 39bfb8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1168] @ 39bf98 │ │ │ │ + ldr r2, [pc, #-1168] @ 39bfbc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1192] @ 39bf9c │ │ │ │ + ldr r3, [pc, #-1192] @ 39bfc0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39d46c │ │ │ │ + bhi 39d490 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0bbc │ │ │ │ + bhi 3a0be0 │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dec0 │ │ │ │ + bhi 39dee4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0c04 │ │ │ │ + bhi 3a0c28 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0c7c │ │ │ │ + bhi 3a0ca0 │ │ │ │ cmp r1, #3072 @ 0xc00 │ │ │ │ - bcs 3a0cec │ │ │ │ + bcs 3a0d10 │ │ │ │ sub r3, r1, #3040 @ 0xbe0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-1276] @ 39bfa0 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-1276] @ 39bfc4 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 394a94 │ │ │ │ - b 394990 │ │ │ │ + bne 394ab8 │ │ │ │ + b 3949b4 │ │ │ │ cmp r1, #4000 @ 0xfa0 │ │ │ │ - bhi 39d3fc │ │ │ │ + bhi 39d420 │ │ │ │ sub r3, r3, #72 @ 0x48 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 394990 │ │ │ │ - ldr r3, [pc, #-1312] @ 39bfa4 │ │ │ │ + bls 3949b4 │ │ │ │ + ldr r3, [pc, #-1312] @ 39bfc8 │ │ │ │ sub r1, r1, #3968 @ 0xf80 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #4 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1348] @ 39bfa8 │ │ │ │ + ldr r2, [pc, #-1348] @ 39bfcc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2d38 │ │ │ │ - ldr r2, [pc, #-1376] @ 39bfac │ │ │ │ + bne 3a2d5c │ │ │ │ + ldr r2, [pc, #-1376] @ 39bfd0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1400] @ 39bfb0 │ │ │ │ + ldr r3, [pc, #-1400] @ 39bfd4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39d938 │ │ │ │ + bhi 39d95c │ │ │ │ cmp r1, #3712 @ 0xe80 │ │ │ │ - bcs 395084 │ │ │ │ + bcs 3950a8 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39f014 │ │ │ │ + bhi 39f038 │ │ │ │ cmp r1, #3648 @ 0xe40 │ │ │ │ - bcs 39f00c │ │ │ │ + bcs 39f030 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39efc8 │ │ │ │ + bhi 39efec │ │ │ │ cmp r1, #3584 @ 0xe00 │ │ │ │ - bcc 394990 │ │ │ │ + bcc 3949b4 │ │ │ │ sub r3, r1, #3584 @ 0xe00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-1320] @ 39c050 │ │ │ │ + ldr r2, [pc, #-1320] @ 39c074 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cc0c │ │ │ │ - ldr r2, [pc, #-1488] @ 39bfb4 │ │ │ │ + bne 39cc30 │ │ │ │ + ldr r2, [pc, #-1488] @ 39bfd8 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39ccb0 │ │ │ │ - ldr r2, [pc, #-1496] @ 39bfb8 │ │ │ │ + bne 39ccd4 │ │ │ │ + ldr r2, [pc, #-1496] @ 39bfdc │ │ │ │ tst r3, r2 │ │ │ │ - bne 3950bc │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #-1508] @ 39bfbc │ │ │ │ + bne 3950e0 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #-1508] @ 39bfe0 │ │ │ │ sub r1, r1, #4992 @ 0x1380 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #4 │ │ │ │ cmp r1, #48 @ 0x30 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1544] @ 39bfc0 │ │ │ │ + ldr r2, [pc, #-1544] @ 39bfe4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2518 │ │ │ │ - ldr r2, [pc, #-1572] @ 39bfc4 │ │ │ │ + bne 3a253c │ │ │ │ + ldr r2, [pc, #-1572] @ 39bfe8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1588] @ 39bfc8 │ │ │ │ + ldr r2, [pc, #-1588] @ 39bfec │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3949ec │ │ │ │ - ldr r2, [pc, #-1596] @ 39bfcc │ │ │ │ + b 394a10 │ │ │ │ + ldr r2, [pc, #-1596] @ 39bff0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a25c0 │ │ │ │ - ldr r2, [pc, #-1624] @ 39bfd0 │ │ │ │ + bne 3a25e4 │ │ │ │ + ldr r2, [pc, #-1624] @ 39bff4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1640] @ 39bfd4 │ │ │ │ + ldr r2, [pc, #-1640] @ 39bff8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a25a8 │ │ │ │ - ldr r2, [pc, #-1668] @ 39bfd8 │ │ │ │ + bne 3a25cc │ │ │ │ + ldr r2, [pc, #-1668] @ 39bffc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1684] @ 39bfdc │ │ │ │ + ldr r2, [pc, #-1684] @ 39c000 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a2590 │ │ │ │ - ldr r2, [pc, #-1712] @ 39bfe0 │ │ │ │ + bne 3a25b4 │ │ │ │ + ldr r2, [pc, #-1712] @ 39c004 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1728] @ 39bfe4 │ │ │ │ + ldr r2, [pc, #-1728] @ 39c008 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3a2578 │ │ │ │ - ldr r2, [pc, #-1756] @ 39bfe8 │ │ │ │ + bne 3a259c │ │ │ │ + ldr r2, [pc, #-1756] @ 39c00c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1772] @ 39bfec │ │ │ │ + ldr r2, [pc, #-1772] @ 39c010 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3a2560 │ │ │ │ - ldr r2, [pc, #-1800] @ 39bff0 │ │ │ │ + bne 3a2584 │ │ │ │ + ldr r2, [pc, #-1800] @ 39c014 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1816] @ 39bff4 │ │ │ │ + ldr r2, [pc, #-1816] @ 39c018 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 3a2548 │ │ │ │ - ldr r2, [pc, #-1844] @ 39bff8 │ │ │ │ + bne 3a256c │ │ │ │ + ldr r2, [pc, #-1844] @ 39c01c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1860] @ 39bffc │ │ │ │ + ldr r2, [pc, #-1860] @ 39c020 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 3a2530 │ │ │ │ - ldr r2, [pc, #-1888] @ 39c000 │ │ │ │ + bne 3a2554 │ │ │ │ + ldr r2, [pc, #-1888] @ 39c024 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1904] @ 39c004 │ │ │ │ + ldr r2, [pc, #-1904] @ 39c028 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - beq 394804 │ │ │ │ - b 394a04 │ │ │ │ - ldr r2, [pc, #-1936] @ 39c008 │ │ │ │ + beq 394828 │ │ │ │ + b 394a28 │ │ │ │ + ldr r2, [pc, #-1936] @ 39c02c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a1560 │ │ │ │ + bhi 3a1584 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 396a50 │ │ │ │ - ldr r3, [pc, #-1972] @ 39c00c │ │ │ │ + beq 396a74 │ │ │ │ + ldr r3, [pc, #-1972] @ 39c030 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3a4264 │ │ │ │ + bhi 3a4288 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2004] @ 39c010 │ │ │ │ + ldr r2, [pc, #-2004] @ 39c034 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a1a40 │ │ │ │ - ldr r3, [pc, #-2032] @ 39c014 │ │ │ │ + bhi 3a1a64 │ │ │ │ + ldr r3, [pc, #-2032] @ 39c038 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a0df8 │ │ │ │ + bhi 3a0e1c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2064] @ 39c018 │ │ │ │ + ldr r2, [pc, #-2064] @ 39c03c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a1a08 │ │ │ │ - ldr r3, [pc, #-2092] @ 39c01c │ │ │ │ + bhi 3a1a2c │ │ │ │ + ldr r3, [pc, #-2092] @ 39c040 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a0df8 │ │ │ │ + bhi 3a0e1c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2124] @ 39c020 │ │ │ │ + ldr r2, [pc, #-2124] @ 39c044 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3a1998 │ │ │ │ - ldr r3, [pc, #-2152] @ 39c024 │ │ │ │ + bhi 3a19bc │ │ │ │ + ldr r3, [pc, #-2152] @ 39c048 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a0df8 │ │ │ │ + bhi 3a0e1c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2184] @ 39c028 │ │ │ │ + ldr r3, [pc, #-2184] @ 39c04c │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3952c0 │ │ │ │ - bhi 3952f8 │ │ │ │ + beq 3952e4 │ │ │ │ + bhi 39531c │ │ │ │ sub r3, r3, #36 @ 0x24 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39eba0 │ │ │ │ + bhi 39ebc4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a07e8 │ │ │ │ + bhi 3a080c │ │ │ │ sub r3, r1, #8960 @ 0x2300 │ │ │ │ sub r3, r3, #36 @ 0x24 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-2216] @ 39c048 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-2216] @ 39c06c │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #-2264] @ 39c02c │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #-2264] @ 39c050 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dd00 │ │ │ │ + bhi 39dd24 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0120 │ │ │ │ + bhi 3a0144 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fcfc │ │ │ │ + bhi 39fd20 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fcd8 │ │ │ │ + bhi 39fcfc │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fc68 │ │ │ │ + bhi 39fc8c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 394990 │ │ │ │ + bls 3949b4 │ │ │ │ sub r3, r1, #15552 @ 0x3cc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2316] @ 39c048 │ │ │ │ + ldr r2, [pc, #-2316] @ 39c06c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #-2368] @ 39c030 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #-2368] @ 39c054 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ddc0 │ │ │ │ + bhi 39dde4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0184 │ │ │ │ + bhi 3a01a8 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0284 │ │ │ │ + bhi 3a02a8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0260 │ │ │ │ + bhi 3a0284 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a01ec │ │ │ │ + bhi 3a0210 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 394990 │ │ │ │ + bls 3949b4 │ │ │ │ sub r3, r1, #14400 @ 0x3840 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2424] @ 39c048 │ │ │ │ + ldr r2, [pc, #-2424] @ 39c06c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #-2472] @ 39c034 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #-2472] @ 39c058 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dc80 │ │ │ │ + bhi 39dca4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a00dc │ │ │ │ + bhi 3a0100 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ff60 │ │ │ │ + bhi 39ff84 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ff3c │ │ │ │ + bhi 39ff60 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fecc │ │ │ │ + bhi 39fef0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 394990 │ │ │ │ + bls 3949b4 │ │ │ │ sub r3, r1, #13824 @ 0x3600 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2532] @ 39c048 │ │ │ │ + ldr r2, [pc, #-2532] @ 39c06c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #-2576] @ 39c038 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #-2576] @ 39c05c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dbc0 │ │ │ │ + bhi 39dbe4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fe68 │ │ │ │ + bhi 39fe8c │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a03d8 │ │ │ │ + bhi 3a03fc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a03b4 │ │ │ │ + bhi 3a03d8 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0754 │ │ │ │ + bhi 3a0778 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 394990 │ │ │ │ + bls 3949b4 │ │ │ │ sub r3, r1, #14976 @ 0x3a80 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2640] @ 39c048 │ │ │ │ + ldr r2, [pc, #-2640] @ 39c06c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #-2680] @ 39c03c │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #-2680] @ 39c060 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ec94 │ │ │ │ + bhi 39ecb8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 394990 │ │ │ │ + bls 3949b4 │ │ │ │ sub r3, r1, #6592 @ 0x19c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-2700] @ 39c048 │ │ │ │ + ldr r2, [pc, #-2700] @ 39c06c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3947e4 │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #-2736] @ 39c040 │ │ │ │ + bne 394808 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #-2736] @ 39c064 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39dc40 │ │ │ │ + bhi 39dc64 │ │ │ │ cmp r1, #16256 @ 0x3f80 │ │ │ │ - bcs 3a00bc │ │ │ │ + bcs 3a00e0 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fff4 │ │ │ │ + bhi 3a0018 │ │ │ │ cmp r1, #16192 @ 0x3f40 │ │ │ │ - bcs 39ffd4 │ │ │ │ + bcs 39fff8 │ │ │ │ sub r3, r1, #16128 @ 0x3f00 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-2792] @ 39c048 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-2792] @ 39c06c │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #-2816] @ 39c044 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #-2816] @ 39c068 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39db80 │ │ │ │ + bhi 39dba4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fe44 │ │ │ │ + bhi 39fe68 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0468 │ │ │ │ + bhi 3a048c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #13312 @ 0x3400 │ │ │ │ - bhi 3a0448 │ │ │ │ + bhi 3a046c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-2880] @ 39c048 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-2880] @ 39c06c │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ cmp r1, #828 @ 0x33c │ │ │ │ - bls 398984 │ │ │ │ + bls 3989a8 │ │ │ │ sub r3, r1, #832 @ 0x340 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-2928] @ 39c048 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-2928] @ 39c06c │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 394c40 │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #-2944] @ 39c04c │ │ │ │ + bne 394c64 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #-2944] @ 39c070 │ │ │ │ sub r1, r1, #3408 @ 0xd50 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #12 │ │ │ │ cmp r1, #32 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r1, #3776 @ 0xec0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-3000] @ 39c050 │ │ │ │ + ldr r2, [pc, #-3000] @ 39c074 │ │ │ │ tst r3, r2 │ │ │ │ - beq 3950a4 │ │ │ │ - ldr r2, [pc, #-3008] @ 39c054 │ │ │ │ - ldr r8, [pc, #-3008] @ 39c058 │ │ │ │ + beq 3950c8 │ │ │ │ + ldr r2, [pc, #-3008] @ 39c078 │ │ │ │ + ldr r8, [pc, #-3008] @ 39c07c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3056] @ 39c05c │ │ │ │ + ldr r2, [pc, #-3056] @ 39c080 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ @@ -885466,1877 +885475,1877 @@ │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3344 @ 0xd10 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-3128] @ 39c060 │ │ │ │ + ldr r2, [pc, #-3128] @ 39c084 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39cc0c │ │ │ │ - ldr r2, [pc, #-3140] @ 39c064 │ │ │ │ + bne 39cc30 │ │ │ │ + ldr r2, [pc, #-3140] @ 39c088 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 394990 │ │ │ │ - ldr r2, [pc, #-3152] @ 39c068 │ │ │ │ - ldr r8, [pc, #-3152] @ 39c06c │ │ │ │ + beq 3949b4 │ │ │ │ + ldr r2, [pc, #-3152] @ 39c08c │ │ │ │ + ldr r8, [pc, #-3152] @ 39c090 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3200] @ 39c070 │ │ │ │ + ldr r2, [pc, #-3200] @ 39c094 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3248] @ 39c074 │ │ │ │ + ldr r2, [pc, #-3248] @ 39c098 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2d1c │ │ │ │ - ldr r2, [pc, #-3272] @ 39c078 │ │ │ │ + bne 3a2d40 │ │ │ │ + ldr r2, [pc, #-3272] @ 39c09c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3296] @ 39c07c │ │ │ │ + ldr r2, [pc, #-3296] @ 39c0a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2b8c │ │ │ │ - ldr r2, [pc, #-3320] @ 39c080 │ │ │ │ + bne 3a2bb0 │ │ │ │ + ldr r2, [pc, #-3320] @ 39c0a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3336] @ 39c084 │ │ │ │ + ldr r2, [pc, #-3336] @ 39c0a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a2b74 │ │ │ │ - ldr r2, [pc, #-3364] @ 39c088 │ │ │ │ + bne 3a2b98 │ │ │ │ + ldr r2, [pc, #-3364] @ 39c0ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3380] @ 39c08c │ │ │ │ + ldr r2, [pc, #-3380] @ 39c0b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a2b5c │ │ │ │ - ldr r2, [pc, #-3408] @ 39c090 │ │ │ │ + bne 3a2b80 │ │ │ │ + ldr r2, [pc, #-3408] @ 39c0b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3424] @ 39c094 │ │ │ │ + ldr r2, [pc, #-3424] @ 39c0b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3a2b44 │ │ │ │ - ldr r2, [pc, #-3452] @ 39c098 │ │ │ │ + bne 3a2b68 │ │ │ │ + ldr r2, [pc, #-3452] @ 39c0bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3468] @ 39c09c │ │ │ │ + ldr r2, [pc, #-3468] @ 39c0c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a2b2c │ │ │ │ - ldr r2, [pc, #-3496] @ 39c0a0 │ │ │ │ + bne 3a2b50 │ │ │ │ + ldr r2, [pc, #-3496] @ 39c0c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3512] @ 39c0a4 │ │ │ │ + ldr r2, [pc, #-3512] @ 39c0c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3a2b14 │ │ │ │ - ldr r2, [pc, #-3540] @ 39c0a8 │ │ │ │ + bne 3a2b38 │ │ │ │ + ldr r2, [pc, #-3540] @ 39c0cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3556] @ 39c0ac │ │ │ │ + ldr r2, [pc, #-3556] @ 39c0d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3a2684 │ │ │ │ - ldr r2, [pc, #-3584] @ 39c0b0 │ │ │ │ + bne 3a26a8 │ │ │ │ + ldr r2, [pc, #-3584] @ 39c0d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3600] @ 39c0b4 │ │ │ │ + ldr r2, [pc, #-3600] @ 39c0d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 3a266c │ │ │ │ - ldr r2, [pc, #-3628] @ 39c0b8 │ │ │ │ + bne 3a2690 │ │ │ │ + ldr r2, [pc, #-3628] @ 39c0dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3644] @ 39c0bc │ │ │ │ + ldr r2, [pc, #-3644] @ 39c0e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a2ea4 │ │ │ │ - ldr r2, [pc, #-3672] @ 39c0c0 │ │ │ │ + bne 3a2ec8 │ │ │ │ + ldr r2, [pc, #-3672] @ 39c0e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3688] @ 39c0c4 │ │ │ │ + ldr r2, [pc, #-3688] @ 39c0e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 3a2e8c │ │ │ │ - ldr r2, [pc, #-3716] @ 39c0c8 │ │ │ │ + bne 3a2eb0 │ │ │ │ + ldr r2, [pc, #-3716] @ 39c0ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3732] @ 39c0cc │ │ │ │ + ldr r2, [pc, #-3732] @ 39c0f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2048 @ 0x800 │ │ │ │ - bne 3a2e74 │ │ │ │ - ldr r2, [pc, #-3760] @ 39c0d0 │ │ │ │ + bne 3a2e98 │ │ │ │ + ldr r2, [pc, #-3760] @ 39c0f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3776] @ 39c0d4 │ │ │ │ + ldr r2, [pc, #-3776] @ 39c0f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3a2e5c │ │ │ │ - ldr r2, [pc, #-3804] @ 39c0d8 │ │ │ │ + bne 3a2e80 │ │ │ │ + ldr r2, [pc, #-3804] @ 39c0fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3820] @ 39c0dc │ │ │ │ + ldr r2, [pc, #-3820] @ 39c100 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8192 @ 0x2000 │ │ │ │ - bne 3a2e44 │ │ │ │ - ldr r2, [pc, #-3848] @ 39c0e0 │ │ │ │ + bne 3a2e68 │ │ │ │ + ldr r2, [pc, #-3848] @ 39c104 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3864] @ 39c0e4 │ │ │ │ + ldr r2, [pc, #-3864] @ 39c108 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16384 @ 0x4000 │ │ │ │ - bne 3a2e2c │ │ │ │ - ldr r2, [pc, #-3892] @ 39c0e8 │ │ │ │ + bne 3a2e50 │ │ │ │ + ldr r2, [pc, #-3892] @ 39c10c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3908] @ 39c0ec │ │ │ │ + ldr r2, [pc, #-3908] @ 39c110 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 3a2e14 │ │ │ │ - ldr r2, [pc, #-3936] @ 39c0f0 │ │ │ │ + bne 3a2e38 │ │ │ │ + ldr r2, [pc, #-3936] @ 39c114 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3952] @ 39c0f4 │ │ │ │ + ldr r2, [pc, #-3952] @ 39c118 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32768 @ 0x8000 │ │ │ │ - beq 394804 │ │ │ │ - b 394a04 │ │ │ │ - ldr r2, [pc, #-3984] @ 39c0f8 │ │ │ │ - ldr r8, [pc, #-3984] @ 39c0fc │ │ │ │ + beq 394828 │ │ │ │ + b 394a28 │ │ │ │ + ldr r2, [pc, #-3984] @ 39c11c │ │ │ │ + ldr r8, [pc, #-3984] @ 39c120 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4032] @ 39c100 │ │ │ │ + ldr r2, [pc, #-4032] @ 39c124 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4080] @ 39c104 │ │ │ │ + ldr r2, [pc, #-4080] @ 39c128 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #4052] @ 39e0dc │ │ │ │ + ldr r3, [pc, #4052] @ 39e100 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #15 │ │ │ │ - bhi 39d124 │ │ │ │ + bhi 39d148 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #4020] @ 39e0e0 │ │ │ │ + ldr r2, [pc, #4020] @ 39e104 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3992] @ 39e0e4 │ │ │ │ + ldr r2, [pc, #3992] @ 39e108 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3968] @ 39e0e8 │ │ │ │ + ldr r3, [pc, #3968] @ 39e10c │ │ │ │ sub r1, r1, #3520 @ 0xdc0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #12 │ │ │ │ cmp r1, #48 @ 0x30 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3932] @ 39e0ec │ │ │ │ + ldr r2, [pc, #3932] @ 39e110 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3912] @ 39e0f0 │ │ │ │ + ldr r2, [pc, #3912] @ 39e114 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16515072 @ 0xfc0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3880] @ 39e0f4 │ │ │ │ + ldr r2, [pc, #3880] @ 39e118 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3860] @ 39e0f8 │ │ │ │ + ldr r2, [pc, #3860] @ 39e11c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3832] @ 39e0fc │ │ │ │ + ldr r2, [pc, #3832] @ 39e120 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3812] @ 39e100 │ │ │ │ + ldr r3, [pc, #3812] @ 39e124 │ │ │ │ and r8, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #7 │ │ │ │ - bhi 3a4298 │ │ │ │ + bhi 3a42bc │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3784] @ 39e104 │ │ │ │ + ldr r2, [pc, #3784] @ 39e128 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3764] @ 39e108 │ │ │ │ + ldr r2, [pc, #3764] @ 39e12c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3736] @ 39e10c │ │ │ │ + ldr r2, [pc, #3736] @ 39e130 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3720] @ 39e110 │ │ │ │ + ldr r2, [pc, #3720] @ 39e134 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a2378 │ │ │ │ - ldr r2, [pc, #3692] @ 39e114 │ │ │ │ + bne 3a239c │ │ │ │ + ldr r2, [pc, #3692] @ 39e138 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3676] @ 39e118 │ │ │ │ + ldr r2, [pc, #3676] @ 39e13c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 3a2360 │ │ │ │ - ldr r2, [pc, #3648] @ 39e11c │ │ │ │ + bne 3a2384 │ │ │ │ + ldr r2, [pc, #3648] @ 39e140 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3632] @ 39e120 │ │ │ │ - ldr r8, [pc, #3632] @ 39e124 │ │ │ │ + ldr r2, [pc, #3632] @ 39e144 │ │ │ │ + ldr r8, [pc, #3632] @ 39e148 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3584] @ 39e128 │ │ │ │ + ldr r2, [pc, #3584] @ 39e14c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3536] @ 39e12c │ │ │ │ + ldr r2, [pc, #3536] @ 39e150 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d280 │ │ │ │ - ldr r2, [pc, #3516] @ 39e130 │ │ │ │ + b 39d2a4 │ │ │ │ + ldr r2, [pc, #3516] @ 39e154 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d280 │ │ │ │ - ldr r2, [pc, #3496] @ 39e134 │ │ │ │ + b 39d2a4 │ │ │ │ + ldr r2, [pc, #3496] @ 39e158 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d280 │ │ │ │ - ldr r2, [pc, #3476] @ 39e138 │ │ │ │ + b 39d2a4 │ │ │ │ + ldr r2, [pc, #3476] @ 39e15c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d280 │ │ │ │ - ldr r2, [pc, #3456] @ 39e13c │ │ │ │ + b 39d2a4 │ │ │ │ + ldr r2, [pc, #3456] @ 39e160 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d280 │ │ │ │ - ldr r2, [pc, #3436] @ 39e140 │ │ │ │ + b 39d2a4 │ │ │ │ + ldr r2, [pc, #3436] @ 39e164 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d280 │ │ │ │ - ldr r2, [pc, #3416] @ 39e144 │ │ │ │ + b 39d2a4 │ │ │ │ + ldr r2, [pc, #3416] @ 39e168 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d280 │ │ │ │ + b 39d2a4 │ │ │ │ sub r3, r1, #4000 @ 0xfa0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ mov r8, #1 │ │ │ │ lsl r2, r8, r3 │ │ │ │ - ldr r1, [pc, #3364] @ 39e148 │ │ │ │ + ldr r1, [pc, #3364] @ 39e16c │ │ │ │ tst r2, r1 │ │ │ │ - bne 39a0a4 │ │ │ │ + bne 39a0c8 │ │ │ │ cmp r3, #4 │ │ │ │ - bne 3a2354 │ │ │ │ - ldr r2, [pc, #3348] @ 39e14c │ │ │ │ + bne 3a2378 │ │ │ │ + ldr r2, [pc, #3348] @ 39e170 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2338 │ │ │ │ - ldr r2, [pc, #3320] @ 39e150 │ │ │ │ + bne 3a235c │ │ │ │ + ldr r2, [pc, #3320] @ 39e174 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3296] @ 39e154 │ │ │ │ + ldr r3, [pc, #3296] @ 39e178 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39e940 │ │ │ │ + bhi 39e964 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39cc78 │ │ │ │ + bhi 39cc9c │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3a0c98 │ │ │ │ + bls 3a0cbc │ │ │ │ sub r3, r1, #3312 @ 0xcf0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #3792] @ 39e388 │ │ │ │ + ldr r2, [pc, #3792] @ 39e3ac │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39ccb0 │ │ │ │ - ldr r2, [pc, #3216] @ 39e158 │ │ │ │ + bne 39ccd4 │ │ │ │ + ldr r2, [pc, #3216] @ 39e17c │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39cc0c │ │ │ │ + bne 39cc30 │ │ │ │ tst r3, #1 │ │ │ │ - bne 394a94 │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #3192] @ 39e15c │ │ │ │ + bne 394ab8 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #3192] @ 39e180 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ec60 │ │ │ │ + bhi 39ec84 │ │ │ │ cmp r1, #2912 @ 0xb60 │ │ │ │ - bcs 3a0aa0 │ │ │ │ + bcs 3a0ac4 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0a78 │ │ │ │ + bhi 3a0a9c │ │ │ │ cmp r1, #2848 @ 0xb20 │ │ │ │ - bcs 3a0a58 │ │ │ │ + bcs 3a0a7c │ │ │ │ sub r3, r1, #2816 @ 0xb00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #3696] @ 39e390 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #3696] @ 39e3b4 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 394a94 │ │ │ │ - b 394990 │ │ │ │ + bne 394ab8 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #384 @ 0x180 │ │ │ │ - ldr r2, [pc, #3112] @ 39e160 │ │ │ │ + ldr r2, [pc, #3112] @ 39e184 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 39d7e0 │ │ │ │ + bne 39d804 │ │ │ │ cmp r1, #392 @ 0x188 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #3084] @ 39e164 │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #3084] @ 39e188 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3064] @ 39e168 │ │ │ │ + ldr r2, [pc, #3064] @ 39e18c │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r1, r1, #520 @ 0x208 │ │ │ │ lsl r3, r1, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r3, [pc, #3016] @ 39e16c │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r3, [pc, #3016] @ 39e190 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #20 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2988] @ 39e170 │ │ │ │ + ldr r2, [pc, #2988] @ 39e194 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1f14 │ │ │ │ - ldr r2, [pc, #2960] @ 39e174 │ │ │ │ + bne 3a1f38 │ │ │ │ + ldr r2, [pc, #2960] @ 39e198 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2944] @ 39e178 │ │ │ │ + ldr r2, [pc, #2944] @ 39e19c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a1efc │ │ │ │ - ldr r2, [pc, #2916] @ 39e17c │ │ │ │ + bne 3a1f20 │ │ │ │ + ldr r2, [pc, #2916] @ 39e1a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2900] @ 39e180 │ │ │ │ + ldr r2, [pc, #2900] @ 39e1a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3a1ee4 │ │ │ │ - ldr r2, [pc, #2872] @ 39e184 │ │ │ │ + bne 3a1f08 │ │ │ │ + ldr r2, [pc, #2872] @ 39e1a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2856] @ 39e188 │ │ │ │ + ldr r2, [pc, #2856] @ 39e1ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a1ecc │ │ │ │ - ldr r2, [pc, #2828] @ 39e18c │ │ │ │ + bne 3a1ef0 │ │ │ │ + ldr r2, [pc, #2828] @ 39e1b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2812] @ 39e190 │ │ │ │ + ldr r2, [pc, #2812] @ 39e1b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - beq 394804 │ │ │ │ - b 394a04 │ │ │ │ - ldr r2, [pc, #2780] @ 39e194 │ │ │ │ + beq 394828 │ │ │ │ + b 394a28 │ │ │ │ + ldr r2, [pc, #2780] @ 39e1b8 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39697c │ │ │ │ - ldr r2, [pc, #2768] @ 39e198 │ │ │ │ - ldr r8, [pc, #2768] @ 39e19c │ │ │ │ - ldr r9, [pc, #2768] @ 39e1a0 │ │ │ │ + b 3969a0 │ │ │ │ + ldr r2, [pc, #2768] @ 39e1bc │ │ │ │ + ldr r8, [pc, #2768] @ 39e1c0 │ │ │ │ + ldr r9, [pc, #2768] @ 39e1c4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ add r8, pc, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, r9 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2724] @ 39e1a4 │ │ │ │ + ldr r2, [pc, #2724] @ 39e1c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ and r3, r9, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2684] @ 39e1a8 │ │ │ │ + ldr r2, [pc, #2684] @ 39e1cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3970a4 │ │ │ │ - ldr r2, [pc, #2672] @ 39e1ac │ │ │ │ + b 3970c8 │ │ │ │ + ldr r2, [pc, #2672] @ 39e1d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2652] @ 39e1b0 │ │ │ │ + ldr r2, [pc, #2652] @ 39e1d4 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2628] @ 39e1b4 │ │ │ │ + ldr r2, [pc, #2628] @ 39e1d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - beq 394804 │ │ │ │ - b 394a04 │ │ │ │ - ldr r3, [pc, #2596] @ 39e1b8 │ │ │ │ + beq 394828 │ │ │ │ + b 394a28 │ │ │ │ + ldr r3, [pc, #2596] @ 39e1dc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0dd8 │ │ │ │ + bhi 3a0dfc │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3a0dc0 │ │ │ │ + bls 3a0de4 │ │ │ │ sub r3, r1, #8320 @ 0x2080 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #2568] @ 39e1bc │ │ │ │ + ldr r2, [pc, #2568] @ 39e1e0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 394c40 │ │ │ │ - ldr r3, [pc, #2548] @ 39e1c0 │ │ │ │ + bne 394c64 │ │ │ │ + ldr r3, [pc, #2548] @ 39e1e4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 39da10 │ │ │ │ + beq 39da34 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 394628 │ │ │ │ - b 394990 │ │ │ │ - ldr r2, [pc, #2524] @ 39e1c4 │ │ │ │ + beq 39464c │ │ │ │ + b 3949b4 │ │ │ │ + ldr r2, [pc, #2524] @ 39e1e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2504] @ 39e1c8 │ │ │ │ + ldr r2, [pc, #2504] @ 39e1ec │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3504 @ 0xdb0 │ │ │ │ sub r3, r3, #4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #2452] @ 39e1cc │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #2452] @ 39e1f0 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 3947e4 │ │ │ │ + bne 394808 │ │ │ │ cmp r3, #8 │ │ │ │ - bne 394f68 │ │ │ │ - ldr r2, [pc, #2432] @ 39e1d0 │ │ │ │ + bne 394f8c │ │ │ │ + ldr r2, [pc, #2432] @ 39e1f4 │ │ │ │ lsl r8, r5, #16 │ │ │ │ lsr r8, r8, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 3a2654 │ │ │ │ + beq 3a2678 │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a263c │ │ │ │ - ldr r2, [pc, #2388] @ 39e1d4 │ │ │ │ + beq 3a2660 │ │ │ │ + ldr r2, [pc, #2388] @ 39e1f8 │ │ │ │ mov r3, r8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2368] @ 39e1d8 │ │ │ │ + ldr r2, [pc, #2368] @ 39e1fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2348] @ 39e1dc │ │ │ │ + ldr r3, [pc, #2348] @ 39e200 │ │ │ │ lsr r5, r5, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #3 │ │ │ │ - bhi 3a41b4 │ │ │ │ + bhi 3a41d8 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2320] @ 39e1e0 │ │ │ │ + ldr r2, [pc, #2320] @ 39e204 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2296] @ 39e1e4 │ │ │ │ + ldr r2, [pc, #2296] @ 39e208 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2272] @ 39e1e8 │ │ │ │ + ldr r2, [pc, #2272] @ 39e20c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2248] @ 39e1ec │ │ │ │ + ldr r2, [pc, #2248] @ 39e210 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2224] @ 39e1f0 │ │ │ │ + ldr r3, [pc, #2224] @ 39e214 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39f058 │ │ │ │ + bhi 39f07c │ │ │ │ cmp r1, #3776 @ 0xec0 │ │ │ │ - bcs 39cbec │ │ │ │ + bcs 39cc10 │ │ │ │ sub r3, r1, #3744 @ 0xea0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #2716] @ 39e40c │ │ │ │ + ldr r2, [pc, #2716] @ 39e430 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cc0c │ │ │ │ - ldr r2, [pc, #2708] @ 39e410 │ │ │ │ + bne 39cc30 │ │ │ │ + ldr r2, [pc, #2708] @ 39e434 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39ccb0 │ │ │ │ - ldr r2, [pc, #2700] @ 39e414 │ │ │ │ + bne 39ccd4 │ │ │ │ + ldr r2, [pc, #2700] @ 39e438 │ │ │ │ tst r3, r2 │ │ │ │ - bne 3950bc │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #2140] @ 39e1f4 │ │ │ │ + bne 3950e0 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #2140] @ 39e218 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a372c │ │ │ │ + bhi 3a3750 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3a1ba0 │ │ │ │ + bls 3a1bc4 │ │ │ │ sub r3, r1, #8512 @ 0x2140 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #2052] @ 39e1bc │ │ │ │ + ldr r2, [pc, #2052] @ 39e1e0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 394c40 │ │ │ │ - ldr r3, [pc, #2088] @ 39e1f8 │ │ │ │ + bne 394c64 │ │ │ │ + ldr r3, [pc, #2088] @ 39e21c │ │ │ │ cmp r1, r3 │ │ │ │ - beq 39da10 │ │ │ │ + beq 39da34 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 394628 │ │ │ │ - b 394990 │ │ │ │ + beq 39464c │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #8384 @ 0x20c0 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #1992] @ 39e1bc │ │ │ │ + ldr r2, [pc, #1992] @ 39e1e0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 394c40 │ │ │ │ - ldr r3, [pc, #2032] @ 39e1fc │ │ │ │ + bne 394c64 │ │ │ │ + ldr r3, [pc, #2032] @ 39e220 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 39461c │ │ │ │ - ldr r2, [pc, #2024] @ 39e200 │ │ │ │ + bne 394640 │ │ │ │ + ldr r2, [pc, #2024] @ 39e224 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2004] @ 39e204 │ │ │ │ + ldr r2, [pc, #2004] @ 39e228 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #8256 @ 0x2040 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #1892] @ 39e1bc │ │ │ │ + ldr r2, [pc, #1892] @ 39e1e0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 394c40 │ │ │ │ - ldr r3, [pc, #1944] @ 39e208 │ │ │ │ + bne 394c64 │ │ │ │ + ldr r3, [pc, #1944] @ 39e22c │ │ │ │ cmp r1, r3 │ │ │ │ - bne 39461c │ │ │ │ - b 39da10 │ │ │ │ - ldr r3, [pc, #1932] @ 39e20c │ │ │ │ + bne 394640 │ │ │ │ + b 39da34 │ │ │ │ + ldr r3, [pc, #1932] @ 39e230 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39f3d8 │ │ │ │ + bhi 39f3fc │ │ │ │ cmp r1, #13184 @ 0x3380 │ │ │ │ - bcs 39f85c │ │ │ │ + bcs 39f880 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 39474c │ │ │ │ + beq 394770 │ │ │ │ sub r3, r1, #13120 @ 0x3340 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #2512] @ 39e488 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #2512] @ 39e4ac │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 39474c │ │ │ │ + bne 394770 │ │ │ │ cmp r3, #28 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #1856] @ 39e210 │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #1856] @ 39e234 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1836] @ 39e214 │ │ │ │ + ldr r2, [pc, #1836] @ 39e238 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1808] @ 39e218 │ │ │ │ + ldr r3, [pc, #1808] @ 39e23c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39bca4 │ │ │ │ + bhi 39bcc8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #4160 @ 0x1040 │ │ │ │ - bhi 3a080c │ │ │ │ + bhi 3a0830 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #2148] @ 39e398 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #2148] @ 39e3bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #1748] @ 39e21c │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #1748] @ 39e240 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a06fc │ │ │ │ + bhi 3a0720 │ │ │ │ cmp r1, #15488 @ 0x3c80 │ │ │ │ - bcs 3a06dc │ │ │ │ + bcs 3a0700 │ │ │ │ sub r3, r1, #15424 @ 0x3c40 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #2084] @ 39e398 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #2084] @ 39e3bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #1688] @ 39e220 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #1688] @ 39e244 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0420 │ │ │ │ + bhi 3a0444 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #13440 @ 0x3480 │ │ │ │ - bhi 3a0400 │ │ │ │ + bhi 3a0424 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #2020] @ 39e398 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #2020] @ 39e3bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #1628] @ 39e224 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #1628] @ 39e248 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ff14 │ │ │ │ + bhi 39ff38 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #15168 @ 0x3b40 │ │ │ │ - bhi 39fef4 │ │ │ │ + bhi 39ff18 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1956] @ 39e398 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1956] @ 39e3bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #1568] @ 39e228 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #1568] @ 39e24c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0040 │ │ │ │ + bhi 3a0064 │ │ │ │ cmp r1, #14912 @ 0x3a40 │ │ │ │ - bcs 3a0020 │ │ │ │ + bcs 3a0044 │ │ │ │ sub r3, r1, #14848 @ 0x3a00 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1892] @ 39e398 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1892] @ 39e3bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #1508] @ 39e22c │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #1508] @ 39e250 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39ffa8 │ │ │ │ + bhi 39ffcc │ │ │ │ cmp r1, #16320 @ 0x3fc0 │ │ │ │ - bcs 39ff88 │ │ │ │ + bcs 39ffac │ │ │ │ sub r3, r1, #16256 @ 0x3f80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1828] @ 39e398 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1828] @ 39e3bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #1448] @ 39e230 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #1448] @ 39e254 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fcb0 │ │ │ │ + bhi 39fcd4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #14016 @ 0x36c0 │ │ │ │ - bhi 39fc90 │ │ │ │ + bhi 39fcb4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1764] @ 39e398 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1764] @ 39e3bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #1388] @ 39e234 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #1388] @ 39e258 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fd44 │ │ │ │ + bhi 39fd68 │ │ │ │ cmp r1, #14336 @ 0x3800 │ │ │ │ - bcs 39fd24 │ │ │ │ + bcs 39fd48 │ │ │ │ sub r3, r1, #14272 @ 0x37c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1700] @ 39e398 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1700] @ 39e3bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #1328] @ 39e238 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #1328] @ 39e25c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39fddc │ │ │ │ + bhi 39fe00 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #15744 @ 0x3d80 │ │ │ │ - bhi 39fdbc │ │ │ │ + bhi 39fde0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1636] @ 39e398 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1636] @ 39e3bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #1268] @ 39e23c │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #1268] @ 39e260 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0234 │ │ │ │ + bhi 3a0258 │ │ │ │ cmp r1, #16064 @ 0x3ec0 │ │ │ │ - bcs 3a0214 │ │ │ │ + bcs 3a0238 │ │ │ │ sub r3, r1, #16000 @ 0x3e80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1572] @ 39e398 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1572] @ 39e3bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #1208] @ 39e240 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #1208] @ 39e264 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a02cc │ │ │ │ + bhi 3a02f0 │ │ │ │ cmp r1, #13760 @ 0x35c0 │ │ │ │ - bcs 3a02ac │ │ │ │ + bcs 3a02d0 │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1508] @ 39e398 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1508] @ 39e3bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #1148] @ 39e244 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #1148] @ 39e268 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a079c │ │ │ │ + bhi 3a07c0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ sub r3, r1, #14592 @ 0x3900 │ │ │ │ - bhi 3a077c │ │ │ │ + bhi 3a07a0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1444] @ 39e398 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1444] @ 39e3bc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #1088] @ 39e248 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #1088] @ 39e26c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0b94 │ │ │ │ + bhi 3a0bb8 │ │ │ │ cmp r1, #2720 @ 0xaa0 │ │ │ │ - bcs 3a0b8c │ │ │ │ + bcs 3a0bb0 │ │ │ │ sub r3, r1, #2688 @ 0xa80 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1376] @ 39e390 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1376] @ 39e3b4 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 394a94 │ │ │ │ - b 394990 │ │ │ │ + bne 394ab8 │ │ │ │ + b 3949b4 │ │ │ │ sub ip, r1, #4864 @ 0x1300 │ │ │ │ sub ip, ip, #28 │ │ │ │ - ldr lr, [pc, #1456] @ 39e3fc │ │ │ │ + ldr lr, [pc, #1456] @ 39e420 │ │ │ │ lsl ip, ip, #16 │ │ │ │ lsr ip, ip, #16 │ │ │ │ mov r8, #1 │ │ │ │ ands lr, lr, r8, lsl ip │ │ │ │ - bne 394a94 │ │ │ │ + bne 394ab8 │ │ │ │ cmp r1, r2 │ │ │ │ - beq 39fb34 │ │ │ │ - ldr r2, [pc, #992] @ 39e24c │ │ │ │ + beq 39fb58 │ │ │ │ + ldr r2, [pc, #992] @ 39e270 │ │ │ │ cmp r1, r2 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #984] @ 39e250 │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #984] @ 39e274 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - beq 395920 │ │ │ │ - ldr r2, [pc, #964] @ 39e254 │ │ │ │ + beq 395944 │ │ │ │ + ldr r2, [pc, #964] @ 39e278 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 395934 │ │ │ │ - ldr r2, [pc, #944] @ 39e258 │ │ │ │ + b 395958 │ │ │ │ + ldr r2, [pc, #944] @ 39e27c │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #916] @ 39e25c │ │ │ │ + ldr r3, [pc, #916] @ 39e280 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0c2c │ │ │ │ + bhi 3a0c50 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0c18 │ │ │ │ + bhi 3a0c3c │ │ │ │ sub r3, r1, #3152 @ 0xc50 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 394a94 │ │ │ │ - ldr r2, [pc, #1272] @ 39e40c │ │ │ │ + bne 394ab8 │ │ │ │ + ldr r2, [pc, #1272] @ 39e430 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39fbbc │ │ │ │ - ldr r2, [pc, #1264] @ 39e410 │ │ │ │ + bne 39fbe0 │ │ │ │ + ldr r2, [pc, #1264] @ 39e434 │ │ │ │ tst r3, r2 │ │ │ │ - beq 394990 │ │ │ │ - ldr r2, [pc, #820] @ 39e260 │ │ │ │ - ldr r8, [pc, #820] @ 39e264 │ │ │ │ + beq 3949b4 │ │ │ │ + ldr r2, [pc, #820] @ 39e284 │ │ │ │ + ldr r8, [pc, #820] @ 39e288 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #772] @ 39e268 │ │ │ │ + ldr r2, [pc, #772] @ 39e28c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r3, #15 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39f720 │ │ │ │ + bhi 39f744 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0b34 │ │ │ │ + bhi 3a0b58 │ │ │ │ sub r3, r1, #8064 @ 0x1f80 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #948] @ 39e384 │ │ │ │ + ldr r2, [pc, #948] @ 39e3a8 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39657c │ │ │ │ - ldr r2, [pc, #936] @ 39e388 │ │ │ │ + bne 3965a0 │ │ │ │ + ldr r2, [pc, #936] @ 39e3ac │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 396618 │ │ │ │ - b 394990 │ │ │ │ + bne 39663c │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #272 @ 0x110 │ │ │ │ - ldr r2, [pc, #960] @ 39e3b8 │ │ │ │ + ldr r2, [pc, #960] @ 39e3dc │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 39474c │ │ │ │ + bne 394770 │ │ │ │ cmp r1, #296 @ 0x128 │ │ │ │ - beq 394628 │ │ │ │ + beq 39464c │ │ │ │ cmp r1, #292 @ 0x124 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #588] @ 39e26c │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #588] @ 39e290 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3a332c │ │ │ │ + beq 3a3350 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3a3310 │ │ │ │ + beq 3a3334 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3a32f4 │ │ │ │ - ldr r2, [pc, #540] @ 39e270 │ │ │ │ + beq 3a3318 │ │ │ │ + ldr r2, [pc, #540] @ 39e294 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #340 @ 0x154 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ cmp r1, #312 @ 0x138 │ │ │ │ - bcc 3a0d8c │ │ │ │ + bcc 3a0db0 │ │ │ │ sub r3, r1, #312 @ 0x138 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r1, #1 │ │ │ │ lsl r3, r1, r3 │ │ │ │ - ldr r2, [pc, #480] @ 39e274 │ │ │ │ + ldr r2, [pc, #480] @ 39e298 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39474c │ │ │ │ + bne 394770 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - ldr r2, [pc, #460] @ 39e278 │ │ │ │ + beq 3949b4 │ │ │ │ + ldr r2, [pc, #460] @ 39e29c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #444] @ 39e27c │ │ │ │ + ldr r3, [pc, #444] @ 39e2a0 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 3a417c │ │ │ │ + bhi 3a41a0 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - adceq r8, lr, r2, lsl #6 │ │ │ │ - @ instruction: 0x009a6ff4 │ │ │ │ - umullseq r2, sp, ip, r2 │ │ │ │ - adceq r8, lr, r2, asr #5 │ │ │ │ - addseq r9, fp, r8, asr #25 │ │ │ │ - @ instruction: 0x009d21d4 │ │ │ │ - addseq r2, sp, r4, lsl #11 │ │ │ │ - umullseq r2, sp, r8, r1 │ │ │ │ - addseq r2, sp, r4, ror #9 │ │ │ │ - adceq r8, lr, r0, ror r2 │ │ │ │ - addseq r2, sp, r0, lsr #9 │ │ │ │ - addseq r2, sp, r8, lsr #2 │ │ │ │ - addseq r2, sp, ip, lsr #26 │ │ │ │ - addseq r2, sp, ip, ror #8 │ │ │ │ - umullseq r9, fp, r0, ip │ │ │ │ - addseq r2, sp, ip, asr #8 │ │ │ │ - addseq r9, fp, ip, asr ip │ │ │ │ - addseq r2, sp, r8, lsr #8 │ │ │ │ - addseq r2, sp, r8, ror r0 │ │ │ │ - addseq r2, sp, r0, lsl #8 │ │ │ │ - addseq r2, sp, r4, asr #23 │ │ │ │ - addseq r2, sp, r8, lsl #24 │ │ │ │ - @ instruction: 0x009d2bd4 │ │ │ │ - addseq r2, sp, r0, lsr #23 │ │ │ │ - addseq r2, sp, ip, ror fp │ │ │ │ - umullseq r2, sp, r8, fp │ │ │ │ - addseq r2, sp, r8, lsl #22 │ │ │ │ + strdeq r8, [lr], lr @ │ │ │ │ + @ instruction: 0x009a6ff0 │ │ │ │ + umullseq r2, sp, r8, r2 │ │ │ │ + @ instruction: 0x00ae82be │ │ │ │ + addseq r9, fp, r4, asr #25 │ │ │ │ + @ instruction: 0x009d21d0 │ │ │ │ + addseq r2, sp, r0, lsl #11 │ │ │ │ + umullseq r2, sp, r4, r1 │ │ │ │ + addseq r2, sp, r0, ror #9 │ │ │ │ + adceq r8, lr, ip, ror #4 │ │ │ │ + umullseq r2, sp, ip, r4 │ │ │ │ + addseq r2, sp, r4, lsr #2 │ │ │ │ + addseq r2, sp, r8, lsr #26 │ │ │ │ + addseq r2, sp, r8, ror #8 │ │ │ │ + addseq r9, fp, ip, lsl #25 │ │ │ │ + addseq r2, sp, r8, asr #8 │ │ │ │ + addseq r9, fp, r8, asr ip │ │ │ │ + addseq r2, sp, r4, lsr #8 │ │ │ │ + addseq r2, sp, r4, ror r0 │ │ │ │ + @ instruction: 0x009d23fc │ │ │ │ + addseq r2, sp, r0, asr #23 │ │ │ │ + addseq r2, sp, r4, lsl #24 │ │ │ │ + @ instruction: 0x009d2bd0 │ │ │ │ + umullseq r2, sp, ip, fp │ │ │ │ + addseq r2, sp, r8, ror fp │ │ │ │ + umullseq r2, sp, r4, fp │ │ │ │ + addseq r2, sp, r4, lsl #22 │ │ │ │ tstne r1, r0 │ │ │ │ - addseq r9, fp, r0, lsr #20 │ │ │ │ - addseq r2, sp, r8, lsl #7 │ │ │ │ + addseq r9, fp, ip, lsl sl │ │ │ │ + addseq r2, sp, r4, lsl #7 │ │ │ │ andeq r0, r0, r8, lsr sp │ │ │ │ mrseq r0, (UNDEF: 17) │ │ │ │ andeq r0, r0, r4, ror fp │ │ │ │ andeq r1, r1, r1, lsl r0 │ │ │ │ - addseq sl, fp, ip │ │ │ │ - addseq r1, sp, ip, lsl #28 │ │ │ │ - strdeq r7, [lr], r4 @ │ │ │ │ - umullseq r1, sp, ip, r5 │ │ │ │ - addseq r9, fp, r4, asr r9 │ │ │ │ - addseq r1, sp, ip, ror r5 │ │ │ │ - addseq r9, fp, r0, lsr #18 │ │ │ │ - addseq r1, sp, r4, ror #10 │ │ │ │ - addseq r9, fp, ip, ror #17 │ │ │ │ - addseq r1, sp, r0, asr #10 │ │ │ │ - @ instruction: 0x009b98b8 │ │ │ │ - addseq r1, sp, r8, lsl r5 │ │ │ │ - addseq r1, sp, ip, ror #8 │ │ │ │ - addseq r1, sp, r4, lsl r4 │ │ │ │ - addseq r1, sp, r4, lsr #25 │ │ │ │ + addseq sl, fp, r8 │ │ │ │ + addseq r1, sp, r8, lsl #28 │ │ │ │ + strdeq r7, [lr], r0 @ │ │ │ │ + umullseq r1, sp, r8, r5 │ │ │ │ + addseq r9, fp, r0, asr r9 │ │ │ │ + addseq r1, sp, r8, ror r5 │ │ │ │ + addseq r9, fp, ip, lsl r9 │ │ │ │ + addseq r1, sp, r0, ror #10 │ │ │ │ + addseq r9, fp, r8, ror #17 │ │ │ │ + addseq r1, sp, ip, lsr r5 │ │ │ │ + @ instruction: 0x009b98b4 │ │ │ │ + addseq r1, sp, r4, lsl r5 │ │ │ │ + addseq r1, sp, r8, ror #8 │ │ │ │ + addseq r1, sp, r0, lsl r4 │ │ │ │ + addseq r1, sp, r0, lsr #25 │ │ │ │ strdeq r1, [r0], -pc @ │ │ │ │ - @ instruction: 0x009d13f8 │ │ │ │ - addseq r1, sp, r4, ror #7 │ │ │ │ - addseq r1, sp, r8, lsl #7 │ │ │ │ - addseq r1, sp, r8, lsr #24 │ │ │ │ - @ instruction: 0x009b9bf8 │ │ │ │ + @ instruction: 0x009d13f4 │ │ │ │ + addseq r1, sp, r0, ror #7 │ │ │ │ + addseq r1, sp, r4, lsl #7 │ │ │ │ + addseq r1, sp, r4, lsr #24 │ │ │ │ + @ instruction: 0x009b9bf4 │ │ │ │ andeq r2, r0, r0, lsr #1 │ │ │ │ tsteq r1, r1 │ │ │ │ muleq r0, r0, r0 │ │ │ │ - addseq r9, fp, ip, ror sp │ │ │ │ - addseq r1, sp, ip, ror fp │ │ │ │ + addseq r9, fp, r8, ror sp │ │ │ │ + addseq r1, sp, r8, ror fp │ │ │ │ andseq r1, r1, r1 │ │ │ │ - addseq r1, sp, r0, asr lr │ │ │ │ - umullseq r6, sl, ip, r8 │ │ │ │ - addseq r1, sp, r8, lsl lr │ │ │ │ - adceq r7, lr, lr, lsl #24 │ │ │ │ - addseq r1, sp, r4, lsl #28 │ │ │ │ - addseq r1, sp, r0, ror #27 │ │ │ │ - addseq r1, sp, r0, asr #27 │ │ │ │ - umullseq r1, sp, ip, sp │ │ │ │ + addseq r1, sp, ip, asr #28 │ │ │ │ + umullseq r6, sl, r8, r8 │ │ │ │ + addseq r1, sp, r4, lsl lr │ │ │ │ + adceq r7, lr, sl, lsl #24 │ │ │ │ + addseq r1, sp, r0, lsl #28 │ │ │ │ + @ instruction: 0x009d1ddc │ │ │ │ + @ instruction: 0x009d1dbc │ │ │ │ + umullseq r1, sp, r8, sp │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ andeq r2, r0, r0, ror #2 │ │ │ │ andeq r2, r0, r0, asr r1 │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ - @ instruction: 0x009d3bd4 │ │ │ │ - addseq r1, sp, ip, asr #18 │ │ │ │ + @ instruction: 0x009d3bd0 │ │ │ │ + addseq r1, sp, r8, asr #18 │ │ │ │ andeq r2, r0, r0, asr r0 │ │ │ │ muleq r0, ip, r3 │ │ │ │ - addseq r3, sp, ip, lsr fp │ │ │ │ - umullseq r1, sp, r4, r8 │ │ │ │ + addseq r3, sp, r8, lsr fp │ │ │ │ + umullseq r1, sp, r0, r8 │ │ │ │ andeq r1, r0, ip, ror r0 │ │ │ │ muleq r0, ip, ip │ │ │ │ @ instruction: 0x000034bc │ │ │ │ andeq r3, r0, ip, ror fp │ │ │ │ andeq r3, r0, ip, asr sl │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, lsl r8 │ │ │ │ @ instruction: 0x00003dbc │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ andeq r3, r0, ip, lsr r9 │ │ │ │ @ instruction: 0x00000ab4 │ │ │ │ andeq r1, r0, r0, lsr r3 │ │ │ │ - addseq r1, sp, r4, asr #29 │ │ │ │ - addseq ip, pc, r8, asr r3 @ │ │ │ │ - addseq r6, sl, r8, ror r2 │ │ │ │ + addseq r1, sp, r0, asr #29 │ │ │ │ + addseq ip, pc, r4, asr r3 @ │ │ │ │ + addseq r6, sl, r4, ror r2 │ │ │ │ muleq r0, r8, ip │ │ │ │ - addseq r1, sp, r4, asr r4 │ │ │ │ - addseq r1, sp, ip, lsr r4 │ │ │ │ - addseq r0, sp, r0, ror #25 │ │ │ │ - umullseq r8, fp, r4, lr │ │ │ │ - addseq r8, fp, ip, ror #28 │ │ │ │ + addseq r1, sp, r0, asr r4 │ │ │ │ + addseq r1, sp, r8, lsr r4 │ │ │ │ + @ instruction: 0x009d0cdc │ │ │ │ + umullseq r8, fp, r0, lr │ │ │ │ + addseq r8, fp, r8, ror #28 │ │ │ │ tstne r0, r0, lsl r1 │ │ │ │ - addseq r8, fp, r8, lsl #28 │ │ │ │ - adceq r7, lr, r2, lsl #8 │ │ │ │ - @ instruction: 0x009d15d4 │ │ │ │ - addseq r0, sp, r0, ror lr │ │ │ │ - @ instruction: 0x009d15b4 │ │ │ │ - addseq r1, sp, r4, lsr #11 │ │ │ │ - @ instruction: 0x009d0dfc │ │ │ │ + addseq r8, fp, r4, lsl #28 │ │ │ │ + strdeq r7, [lr], lr @ │ │ │ │ + @ instruction: 0x009d15d0 │ │ │ │ + addseq r0, sp, ip, ror #28 │ │ │ │ + @ instruction: 0x009d15b0 │ │ │ │ + addseq r1, sp, r0, lsr #11 │ │ │ │ + @ instruction: 0x009d0df8 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ - addseq r0, sp, r8, lsl #28 │ │ │ │ - addseq r1, sp, r0, ror r5 │ │ │ │ - adceq r6, lr, r4, lsr #30 │ │ │ │ - addseq r5, sl, r4, asr fp │ │ │ │ - addseq r1, sp, r4, lsr #11 │ │ │ │ - adceq r6, lr, r0, lsl #30 │ │ │ │ - umullseq r1, sp, r8, r4 │ │ │ │ - addseq r1, sp, r8, ror #10 │ │ │ │ - addseq r1, sp, r4, ror #8 │ │ │ │ - addseq r1, sp, ip, lsr r4 │ │ │ │ - addseq r1, sp, r8, lsl r4 │ │ │ │ - @ instruction: 0x009d13f4 │ │ │ │ - @ instruction: 0x009d13d0 │ │ │ │ - addseq r1, sp, ip, lsr #7 │ │ │ │ - addseq r8, fp, r8, asr #21 │ │ │ │ - addseq r8, fp, ip, lsr r9 │ │ │ │ - addseq r8, fp, r0, ror #17 │ │ │ │ - addseq r1, sp, r8, asr #8 │ │ │ │ - addseq r8, fp, r8, asr #17 │ │ │ │ - umullseq r8, fp, r4, r8 │ │ │ │ - addseq r0, sp, r0, ror #21 │ │ │ │ - @ instruction: 0x009d0ab0 │ │ │ │ - addseq r1, sp, r8, ror #7 │ │ │ │ - addseq r1, sp, r4, asr #7 │ │ │ │ - umullseq r0, sp, r4, sl │ │ │ │ - umullseq r8, fp, r0, r9 │ │ │ │ - addseq r1, sp, r0, ror #6 │ │ │ │ - addseq r1, sp, r8, lsr r3 │ │ │ │ - addseq r1, sp, r4, lsl r3 │ │ │ │ - @ instruction: 0x009b88d8 │ │ │ │ - @ instruction: 0x009d12d4 │ │ │ │ - addseq r1, sp, r8, lsr #5 │ │ │ │ + addseq r0, sp, r4, lsl #28 │ │ │ │ + addseq r1, sp, ip, ror #10 │ │ │ │ + adceq r6, lr, r0, lsr #30 │ │ │ │ + addseq r5, sl, r0, asr fp │ │ │ │ + addseq r1, sp, r0, lsr #11 │ │ │ │ + strdeq r6, [lr], ip @ │ │ │ │ + umullseq r1, sp, r4, r4 │ │ │ │ + addseq r1, sp, r4, ror #10 │ │ │ │ + addseq r1, sp, r0, ror #8 │ │ │ │ + addseq r1, sp, r8, lsr r4 │ │ │ │ + addseq r1, sp, r4, lsl r4 │ │ │ │ + @ instruction: 0x009d13f0 │ │ │ │ + addseq r1, sp, ip, asr #7 │ │ │ │ + addseq r1, sp, r8, lsr #7 │ │ │ │ + addseq r8, fp, r4, asr #21 │ │ │ │ + addseq r8, fp, r8, lsr r9 │ │ │ │ + @ instruction: 0x009b88dc │ │ │ │ + addseq r1, sp, r4, asr #8 │ │ │ │ + addseq r8, fp, r4, asr #17 │ │ │ │ + umullseq r8, fp, r0, r8 │ │ │ │ + @ instruction: 0x009d0adc │ │ │ │ + addseq r0, sp, ip, lsr #21 │ │ │ │ + addseq r1, sp, r4, ror #7 │ │ │ │ + addseq r1, sp, r0, asr #7 │ │ │ │ + umullseq r0, sp, r0, sl │ │ │ │ + addseq r8, fp, ip, lsl #19 │ │ │ │ + addseq r1, sp, ip, asr r3 │ │ │ │ + addseq r1, sp, r4, lsr r3 │ │ │ │ + addseq r1, sp, r0, lsl r3 │ │ │ │ + @ instruction: 0x009b88d4 │ │ │ │ + @ instruction: 0x009d12d0 │ │ │ │ + addseq r1, sp, r4, lsr #5 │ │ │ │ ldrdeq r1, [r0], -r0 │ │ │ │ andseq r1, r1, r0, lsl r1 │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ - @ instruction: 0x009d2db0 │ │ │ │ - addseq r0, sp, r4, asr sl │ │ │ │ + addseq r2, sp, ip, lsr #27 │ │ │ │ addseq r0, sp, r0, asr sl │ │ │ │ - @ instruction: 0x009d09f0 │ │ │ │ - umullseq r0, sp, r4, r2 │ │ │ │ - adceq r6, lr, r4, lsl fp │ │ │ │ - @ instruction: 0x009d1ad0 │ │ │ │ - addseq r8, fp, r0, lsl #10 │ │ │ │ - addseq r1, sp, ip, lsr #21 │ │ │ │ - addseq r8, fp, ip, asr #9 │ │ │ │ - addseq r1, sp, r8, lsl #21 │ │ │ │ - umullseq r8, fp, r8, r4 │ │ │ │ - addseq r1, sp, r4, ror #20 │ │ │ │ - addseq r8, fp, r4, ror #8 │ │ │ │ - addseq r1, sp, r0, asr #20 │ │ │ │ - addseq r8, fp, r0, lsr r4 │ │ │ │ - addseq r1, sp, ip, lsl sl │ │ │ │ - @ instruction: 0x009b83fc │ │ │ │ - @ instruction: 0x009d19f8 │ │ │ │ - addseq r8, fp, r8, asr #7 │ │ │ │ - @ instruction: 0x009d19d4 │ │ │ │ - addseq r0, sp, r4, lsl #22 │ │ │ │ - addseq r0, sp, ip, lsl #15 │ │ │ │ + addseq r0, sp, ip, asr #20 │ │ │ │ + addseq r0, sp, ip, ror #19 │ │ │ │ + umullseq r0, sp, r0, r2 │ │ │ │ + adceq r6, lr, r0, lsl fp │ │ │ │ + addseq r1, sp, ip, asr #21 │ │ │ │ + @ instruction: 0x009b84fc │ │ │ │ + addseq r1, sp, r8, lsr #21 │ │ │ │ + addseq r8, fp, r8, asr #9 │ │ │ │ + addseq r1, sp, r4, lsl #21 │ │ │ │ + umullseq r8, fp, r4, r4 │ │ │ │ + addseq r1, sp, r0, ror #20 │ │ │ │ + addseq r8, fp, r0, ror #8 │ │ │ │ + addseq r1, sp, ip, lsr sl │ │ │ │ + addseq r8, fp, ip, lsr #8 │ │ │ │ + addseq r1, sp, r8, lsl sl │ │ │ │ + @ instruction: 0x009b83f8 │ │ │ │ + @ instruction: 0x009d19f4 │ │ │ │ + addseq r8, fp, r4, asr #7 │ │ │ │ + @ instruction: 0x009d19d0 │ │ │ │ + addseq r0, sp, r0, lsl #22 │ │ │ │ + addseq r0, sp, r8, lsl #15 │ │ │ │ andeq r1, r0, r8, ror pc │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ muleq r0, r4, fp │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ andeq r1, r0, ip, lsl sl │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - addseq r2, sp, r4, asr #10 │ │ │ │ - addseq r8, fp, ip, asr #4 │ │ │ │ - addseq r2, sp, r0, lsr #10 │ │ │ │ - addseq r8, fp, r8, lsl r2 │ │ │ │ - @ instruction: 0x009d24fc │ │ │ │ - addseq r8, fp, r4, ror #3 │ │ │ │ - @ instruction: 0x009d24dc │ │ │ │ + addseq r2, sp, r0, asr #10 │ │ │ │ + addseq r8, fp, r8, asr #4 │ │ │ │ + addseq r2, sp, ip, lsl r5 │ │ │ │ + addseq r8, fp, r4, lsl r2 │ │ │ │ + @ instruction: 0x009d24f8 │ │ │ │ + addseq r8, fp, r0, ror #3 │ │ │ │ + @ instruction: 0x009d24d8 │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ - addseq pc, ip, ip, asr ip @ │ │ │ │ - adceq r6, lr, sl, ror r7 │ │ │ │ - addseq r5, sl, ip, asr #6 │ │ │ │ - addseq pc, ip, r0, asr #25 │ │ │ │ - umullseq pc, ip, r8, ip @ │ │ │ │ - addseq pc, ip, r0, ror ip @ │ │ │ │ - addseq pc, ip, r8, asr #24 │ │ │ │ - addseq pc, ip, r0, lsr #24 │ │ │ │ - @ instruction: 0x009cfbf8 │ │ │ │ - @ instruction: 0x009cfbd0 │ │ │ │ - addseq pc, ip, ip, lsr #23 │ │ │ │ - addseq pc, ip, r8, lsl #23 │ │ │ │ - addseq pc, ip, r4, ror #22 │ │ │ │ - addseq pc, ip, r0, asr #22 │ │ │ │ - addseq pc, ip, ip, lsl fp @ │ │ │ │ - @ instruction: 0x009cfad8 │ │ │ │ + addseq pc, ip, r8, asr ip @ │ │ │ │ + adceq r6, lr, r6, ror r7 │ │ │ │ + addseq r5, sl, r8, asr #6 │ │ │ │ + @ instruction: 0x009cfcbc │ │ │ │ + umullseq pc, ip, r4, ip @ │ │ │ │ + addseq pc, ip, ip, ror #24 │ │ │ │ + addseq pc, ip, r4, asr #24 │ │ │ │ + addseq pc, ip, ip, lsl ip @ │ │ │ │ + @ instruction: 0x009cfbf4 │ │ │ │ + addseq pc, ip, ip, asr #23 │ │ │ │ + addseq pc, ip, r8, lsr #23 │ │ │ │ + addseq pc, ip, r4, lsl #23 │ │ │ │ + addseq pc, ip, r0, ror #22 │ │ │ │ + addseq pc, ip, ip, lsr fp @ │ │ │ │ + addseq pc, ip, r8, lsl fp @ │ │ │ │ + @ instruction: 0x009cfad4 │ │ │ │ andeq r1, r0, r1, lsl r1 │ │ │ │ - @ instruction: 0x009d06f4 │ │ │ │ - @ instruction: 0x009cfbbc │ │ │ │ - umullseq pc, ip, r0, fp @ │ │ │ │ + @ instruction: 0x009d06f0 │ │ │ │ + @ instruction: 0x009cfbb8 │ │ │ │ + addseq pc, ip, ip, lsl #23 │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ - @ instruction: 0x00ae64be │ │ │ │ - addseq pc, ip, ip, ror #29 │ │ │ │ - umullseq r0, sp, r4, r2 │ │ │ │ - addseq pc, ip, r4, lsr #29 │ │ │ │ - addseq r0, sp, ip, asr r2 │ │ │ │ + @ instruction: 0x00ae64ba │ │ │ │ + addseq pc, ip, r8, ror #29 │ │ │ │ + umullseq r0, sp, r0, r2 │ │ │ │ + addseq pc, ip, r0, lsr #29 │ │ │ │ + addseq r0, sp, r8, asr r2 │ │ │ │ andeq r2, r0, r0, lsl r1 │ │ │ │ - addseq r2, sp, r8, lsr #24 │ │ │ │ - addseq r8, fp, r4, lsr #32 │ │ │ │ - @ instruction: 0x009e67b0 │ │ │ │ - umullseq r6, lr, r8, r7 │ │ │ │ - addseq r2, sp, r4, ror #22 │ │ │ │ - addseq r4, sl, r0, lsl pc │ │ │ │ - addseq r6, lr, r8, ror r7 │ │ │ │ - addseq r2, sp, r4, ror #5 │ │ │ │ - addseq r6, lr, r0, ror #14 │ │ │ │ - @ instruction: 0x009b7cbc │ │ │ │ - addseq r8, fp, r4, lsl #4 │ │ │ │ - adceq r6, lr, r8, ror #5 │ │ │ │ - addseq r8, fp, r8, lsr #4 │ │ │ │ - addseq r8, fp, r8, lsl r2 │ │ │ │ - addseq r4, sl, ip, lsl #28 │ │ │ │ - addseq r6, lr, r4, asr #13 │ │ │ │ - addseq r8, fp, r0, lsr #3 │ │ │ │ - addseq r8, fp, ip, ror r1 │ │ │ │ - addseq r8, fp, r8, asr r1 │ │ │ │ - addseq r8, fp, r4, lsr r1 │ │ │ │ - addseq r8, fp, r0, lsl r1 │ │ │ │ - addseq r8, fp, ip, ror #1 │ │ │ │ + addseq r2, sp, r4, lsr #24 │ │ │ │ + addseq r8, fp, r0, lsr #32 │ │ │ │ + addseq r6, lr, ip, lsr #15 │ │ │ │ + umullseq r6, lr, r4, r7 │ │ │ │ + addseq r2, sp, r0, ror #22 │ │ │ │ + addseq r4, sl, ip, lsl #30 │ │ │ │ + addseq r6, lr, r4, ror r7 │ │ │ │ + addseq r2, sp, r0, ror #5 │ │ │ │ + addseq r6, lr, ip, asr r7 │ │ │ │ + @ instruction: 0x009b7cb8 │ │ │ │ + addseq r8, fp, r0, lsl #4 │ │ │ │ + adceq r6, lr, r4, ror #5 │ │ │ │ + addseq r8, fp, r4, lsr #4 │ │ │ │ + addseq r8, fp, r4, lsl r2 │ │ │ │ + addseq r4, sl, r8, lsl #28 │ │ │ │ + addseq r6, lr, r0, asr #13 │ │ │ │ + umullseq r8, fp, ip, r1 │ │ │ │ + addseq r8, fp, r8, ror r1 │ │ │ │ + addseq r8, fp, r4, asr r1 │ │ │ │ + addseq r8, fp, r0, lsr r1 │ │ │ │ + addseq r8, fp, ip, lsl #2 │ │ │ │ + addseq r8, fp, r8, ror #1 │ │ │ │ tsteq r1, r1, lsl r1 │ │ │ │ - umullseq r2, sp, r4, r2 │ │ │ │ - addseq pc, ip, r8, asr pc @ │ │ │ │ - addseq r7, fp, r0, ror sl │ │ │ │ - @ instruction: 0x009e68dc │ │ │ │ + umullseq r2, sp, r0, r2 │ │ │ │ + addseq pc, ip, r4, asr pc @ │ │ │ │ + addseq r7, fp, ip, ror #20 │ │ │ │ + @ instruction: 0x009e68d8 │ │ │ │ sub r3, r3, #87 @ 0x57 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a11b4 │ │ │ │ + bhi 3a11d8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a1870 │ │ │ │ + bhi 3a1894 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a1770 │ │ │ │ + bhi 3a1794 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 394990 │ │ │ │ + bls 3949b4 │ │ │ │ sub r3, r1, #4416 @ 0x1140 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-324] @ 39e398 │ │ │ │ + ldr r2, [pc, #-324] @ 39e3bc │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - ldr r2, [pc, #-628] @ 39e280 │ │ │ │ + beq 3949b4 │ │ │ │ + ldr r2, [pc, #-628] @ 39e2a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-648] @ 39e284 │ │ │ │ + ldr r2, [pc, #-648] @ 39e2a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-668] @ 39e288 │ │ │ │ + ldr r2, [pc, #-668] @ 39e2ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3a1c14 │ │ │ │ - ldr r2, [pc, #-696] @ 39e28c │ │ │ │ + bne 3a1c38 │ │ │ │ + ldr r2, [pc, #-696] @ 39e2b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-712] @ 39e290 │ │ │ │ + ldr r2, [pc, #-712] @ 39e2b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-732] @ 39e294 │ │ │ │ - ldr r2, [pc, #-732] @ 39e298 │ │ │ │ + ldr r3, [pc, #-732] @ 39e2b8 │ │ │ │ + ldr r2, [pc, #-732] @ 39e2bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-752] @ 39e29c │ │ │ │ + ldr r2, [pc, #-752] @ 39e2c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r8, r5, #21 │ │ │ │ - ldr r3, [pc, #-776] @ 39e2a0 │ │ │ │ + ldr r3, [pc, #-776] @ 39e2c4 │ │ │ │ and r8, r8, #63 @ 0x3f │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #51 @ 0x33 │ │ │ │ - bhi 39e5c4 │ │ │ │ + bhi 39e5e8 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-808] @ 39e2a4 │ │ │ │ + ldr r2, [pc, #-808] @ 39e2c8 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-828] @ 39e2a8 │ │ │ │ + ldr r2, [pc, #-828] @ 39e2cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-848] @ 39e2ac │ │ │ │ + ldr r2, [pc, #-848] @ 39e2d0 │ │ │ │ lsr r3, r5, #27 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a4128 │ │ │ │ + bhi 3a414c │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-884] @ 39e2b0 │ │ │ │ + ldr r2, [pc, #-884] @ 39e2d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-900] @ 39e2b4 │ │ │ │ + ldr r2, [pc, #-900] @ 39e2d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3970a4 │ │ │ │ - ldr r2, [pc, #-912] @ 39e2b8 │ │ │ │ + b 3970c8 │ │ │ │ + ldr r2, [pc, #-912] @ 39e2dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e630 │ │ │ │ - ldr r2, [pc, #-932] @ 39e2bc │ │ │ │ + b 39e654 │ │ │ │ + ldr r2, [pc, #-932] @ 39e2e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e630 │ │ │ │ - ldr r2, [pc, #-952] @ 39e2c0 │ │ │ │ + b 39e654 │ │ │ │ + ldr r2, [pc, #-952] @ 39e2e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e630 │ │ │ │ - ldr r2, [pc, #-972] @ 39e2c4 │ │ │ │ + b 39e654 │ │ │ │ + ldr r2, [pc, #-972] @ 39e2e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e630 │ │ │ │ - ldr r2, [pc, #-992] @ 39e2c8 │ │ │ │ + b 39e654 │ │ │ │ + ldr r2, [pc, #-992] @ 39e2ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e630 │ │ │ │ - ldr r2, [pc, #-1012] @ 39e2cc │ │ │ │ + b 39e654 │ │ │ │ + ldr r2, [pc, #-1012] @ 39e2f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e630 │ │ │ │ - ldr r2, [pc, #-1032] @ 39e2d0 │ │ │ │ + b 39e654 │ │ │ │ + ldr r2, [pc, #-1032] @ 39e2f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1052] @ 39e2d4 │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1052] @ 39e2f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1072] @ 39e2d8 │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1072] @ 39e2fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1092] @ 39e2dc │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1092] @ 39e300 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1112] @ 39e2e0 │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1112] @ 39e304 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1132] @ 39e2e4 │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1132] @ 39e308 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1152] @ 39e2e8 │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1152] @ 39e30c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1172] @ 39e2ec │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1172] @ 39e310 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1192] @ 39e2f0 │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1192] @ 39e314 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1212] @ 39e2f4 │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1212] @ 39e318 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1232] @ 39e2f8 │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1232] @ 39e31c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1252] @ 39e2fc │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1252] @ 39e320 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1272] @ 39e300 │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1272] @ 39e324 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1292] @ 39e304 │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1292] @ 39e328 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1312] @ 39e308 │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1312] @ 39e32c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1332] @ 39e30c │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1332] @ 39e330 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1352] @ 39e310 │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1352] @ 39e334 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r2, [pc, #-1372] @ 39e314 │ │ │ │ + b 39e600 │ │ │ │ + ldr r2, [pc, #-1372] @ 39e338 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e5dc │ │ │ │ - ldr r3, [pc, #-1392] @ 39e318 │ │ │ │ + b 39e600 │ │ │ │ + ldr r3, [pc, #-1392] @ 39e33c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a15ec │ │ │ │ + bhi 3a1610 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a15c8 │ │ │ │ + bhi 3a15ec │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 39a560 │ │ │ │ + bhi 39a584 │ │ │ │ sub r3, r3, #21 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 394990 │ │ │ │ + bls 3949b4 │ │ │ │ sub r3, r1, #6208 @ 0x1840 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ - ldr r1, [pc, #-1444] @ 39e31c │ │ │ │ + ldr r1, [pc, #-1444] @ 39e340 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ ands r1, r1, r2, lsl r3 │ │ │ │ lsl r2, r2, r3 │ │ │ │ - bne 39a588 │ │ │ │ + bne 39a5ac │ │ │ │ tst r2, #1 │ │ │ │ - bne 394a94 │ │ │ │ - b 394990 │ │ │ │ + bne 394ab8 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #13248 @ 0x33c0 │ │ │ │ - ldr r2, [pc, #-1124] @ 39e488 │ │ │ │ + ldr r2, [pc, #-1124] @ 39e4ac │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 39f408 │ │ │ │ - ldr r3, [pc, #-1508] @ 39e320 │ │ │ │ + bne 39f42c │ │ │ │ + ldr r3, [pc, #-1508] @ 39e344 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #-1516] @ 39e324 │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #-1516] @ 39e348 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1536] @ 39e328 │ │ │ │ + ldr r2, [pc, #-1536] @ 39e34c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3376 @ 0xd30 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-1504] @ 39e388 │ │ │ │ + ldr r2, [pc, #-1504] @ 39e3ac │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3a0a3c │ │ │ │ - ldr r2, [pc, #-1612] @ 39e32c │ │ │ │ - ldr r8, [pc, #-1612] @ 39e330 │ │ │ │ + beq 3a0a60 │ │ │ │ + ldr r2, [pc, #-1612] @ 39e350 │ │ │ │ + ldr r8, [pc, #-1612] @ 39e354 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1660] @ 39e334 │ │ │ │ + ldr r2, [pc, #-1660] @ 39e358 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ @@ -887345,22870 +887354,22870 @@ │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r1, r1, #5376 @ 0x1500 │ │ │ │ lsl r3, r1, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #16 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r3, [pc, #-1728] @ 39e338 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r3, [pc, #-1728] @ 39e35c │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #16 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1756] @ 39e33c │ │ │ │ + ldr r2, [pc, #-1756] @ 39e360 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a1de0 │ │ │ │ - ldr r2, [pc, #-1784] @ 39e340 │ │ │ │ + bne 3a1e04 │ │ │ │ + ldr r2, [pc, #-1784] @ 39e364 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1800] @ 39e344 │ │ │ │ + ldr r2, [pc, #-1800] @ 39e368 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a1dc8 │ │ │ │ - ldr r2, [pc, #-1828] @ 39e348 │ │ │ │ + bne 3a1dec │ │ │ │ + ldr r2, [pc, #-1828] @ 39e36c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1844] @ 39e34c │ │ │ │ + ldr r2, [pc, #-1844] @ 39e370 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3a1db0 │ │ │ │ - ldr r2, [pc, #-1872] @ 39e350 │ │ │ │ + bne 3a1dd4 │ │ │ │ + ldr r2, [pc, #-1872] @ 39e374 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1888] @ 39e354 │ │ │ │ + ldr r2, [pc, #-1888] @ 39e378 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3a1d98 │ │ │ │ - ldr r2, [pc, #-1916] @ 39e358 │ │ │ │ + bne 3a1dbc │ │ │ │ + ldr r2, [pc, #-1916] @ 39e37c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1932] @ 39e35c │ │ │ │ + ldr r2, [pc, #-1932] @ 39e380 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a1d80 │ │ │ │ - ldr r2, [pc, #-1960] @ 39e360 │ │ │ │ + bne 3a1da4 │ │ │ │ + ldr r2, [pc, #-1960] @ 39e384 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1976] @ 39e364 │ │ │ │ + ldr r2, [pc, #-1976] @ 39e388 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3a1d68 │ │ │ │ - ldr r2, [pc, #-2004] @ 39e368 │ │ │ │ + bne 3a1d8c │ │ │ │ + ldr r2, [pc, #-2004] @ 39e38c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2020] @ 39e36c │ │ │ │ + ldr r2, [pc, #-2020] @ 39e390 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3a1d50 │ │ │ │ - ldr r2, [pc, #-2048] @ 39e370 │ │ │ │ + bne 3a1d74 │ │ │ │ + ldr r2, [pc, #-2048] @ 39e394 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2064] @ 39e374 │ │ │ │ + ldr r2, [pc, #-2064] @ 39e398 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - beq 394804 │ │ │ │ - b 394a04 │ │ │ │ + beq 394828 │ │ │ │ + b 394a28 │ │ │ │ sub r3, r1, #9024 @ 0x2340 │ │ │ │ sub r3, r3, #36 @ 0x24 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-1848] @ 39e488 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-1848] @ 39e4ac │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 39474c │ │ │ │ + bne 394770 │ │ │ │ cmp r3, #28 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #-2144] @ 39e378 │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #-2144] @ 39e39c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2164] @ 39e37c │ │ │ │ + ldr r2, [pc, #-2164] @ 39e3a0 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2196] @ 39e380 │ │ │ │ + ldr r3, [pc, #-2196] @ 39e3a4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0aa8 │ │ │ │ + bhi 3a0acc │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ subhi r3, r1, #8000 @ 0x1f40 │ │ │ │ - bls 394990 │ │ │ │ + bls 3949b4 │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-2240] @ 39e384 │ │ │ │ + ldr r2, [pc, #-2240] @ 39e3a8 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39657c │ │ │ │ - ldr r2, [pc, #-2252] @ 39e388 │ │ │ │ + bne 3965a0 │ │ │ │ + ldr r2, [pc, #-2252] @ 39e3ac │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 394990 │ │ │ │ - b 396618 │ │ │ │ - ldr r3, [pc, #-2268] @ 39e38c │ │ │ │ + beq 3949b4 │ │ │ │ + b 39663c │ │ │ │ + ldr r3, [pc, #-2268] @ 39e3b0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0b48 │ │ │ │ + bhi 3a0b6c │ │ │ │ cmp r1, #2944 @ 0xb80 │ │ │ │ - bcc 394990 │ │ │ │ + bcc 3949b4 │ │ │ │ sub r3, r1, #2944 @ 0xb80 │ │ │ │ - ldr r2, [pc, #-2288] @ 39e390 │ │ │ │ + ldr r2, [pc, #-2288] @ 39e3b4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 394a94 │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #-2312] @ 39e394 │ │ │ │ + bne 394ab8 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #-2312] @ 39e3b8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3a0d44 │ │ │ │ + bhi 3a0d68 │ │ │ │ cmp r1, #6656 @ 0x1a00 │ │ │ │ - bcc 394990 │ │ │ │ + bcc 3949b4 │ │ │ │ sub r3, r1, #6656 @ 0x1a00 │ │ │ │ - ldr r2, [pc, #-2332] @ 39e398 │ │ │ │ + ldr r2, [pc, #-2332] @ 39e3bc │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - ldr r2, [pc, #-2352] @ 39e39c │ │ │ │ + beq 3949b4 │ │ │ │ + ldr r2, [pc, #-2352] @ 39e3c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2410 │ │ │ │ - ldr r2, [pc, #-2380] @ 39e3a0 │ │ │ │ + bne 3a2434 │ │ │ │ + ldr r2, [pc, #-2380] @ 39e3c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2396] @ 39e3a4 │ │ │ │ + ldr r2, [pc, #-2396] @ 39e3c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3a1cf0 │ │ │ │ - ldr r2, [pc, #-2424] @ 39e3a8 │ │ │ │ + bne 3a1d14 │ │ │ │ + ldr r2, [pc, #-2424] @ 39e3cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2440] @ 39e3ac │ │ │ │ + ldr r2, [pc, #-2440] @ 39e3d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3a1cd8 │ │ │ │ - ldr r2, [pc, #-2468] @ 39e3b0 │ │ │ │ + bne 3a1cfc │ │ │ │ + ldr r2, [pc, #-2468] @ 39e3d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2484] @ 39e3b4 │ │ │ │ + ldr r2, [pc, #-2484] @ 39e3d8 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 39c2e0 │ │ │ │ + b 39c304 │ │ │ │ sub r3, r1, #496 @ 0x1f0 │ │ │ │ - ldr r2, [pc, #-2496] @ 39e3b8 │ │ │ │ + ldr r2, [pc, #-2496] @ 39e3dc │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 39474c │ │ │ │ + bne 394770 │ │ │ │ cmp r1, #516 @ 0x204 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #-2524] @ 39e3bc │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #-2524] @ 39e3e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2544] @ 39e3c0 │ │ │ │ + ldr r3, [pc, #-2544] @ 39e3e4 │ │ │ │ and r5, r5, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #31 │ │ │ │ - bhi 39edcc │ │ │ │ + bhi 39edf0 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2576] @ 39e3c4 │ │ │ │ + ldr r2, [pc, #-2576] @ 39e3e8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2604] @ 39e3c8 │ │ │ │ + ldr r2, [pc, #-2604] @ 39e3ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2628] @ 39e3cc │ │ │ │ + ldr r2, [pc, #-2628] @ 39e3f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2652] @ 39e3d0 │ │ │ │ + ldr r2, [pc, #-2652] @ 39e3f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2676] @ 39e3d4 │ │ │ │ + ldr r2, [pc, #-2676] @ 39e3f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2700] @ 39e3d8 │ │ │ │ + ldr r2, [pc, #-2700] @ 39e3fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2724] @ 39e3dc │ │ │ │ + ldr r2, [pc, #-2724] @ 39e400 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2748] @ 39e3e0 │ │ │ │ + ldr r2, [pc, #-2748] @ 39e404 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2772] @ 39e3e4 │ │ │ │ + ldr r2, [pc, #-2772] @ 39e408 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2796] @ 39e3e8 │ │ │ │ + ldr r2, [pc, #-2796] @ 39e40c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2820] @ 39e3ec │ │ │ │ + ldr r2, [pc, #-2820] @ 39e410 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2844] @ 39e3f0 │ │ │ │ + ldr r2, [pc, #-2844] @ 39e414 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2868] @ 39e3f4 │ │ │ │ + ldr r2, [pc, #-2868] @ 39e418 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2892] @ 39e3f8 │ │ │ │ + ldr r2, [pc, #-2892] @ 39e41c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3456 @ 0xd80 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-2936] @ 39e3fc │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-2936] @ 39e420 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 39474c │ │ │ │ + bne 394770 │ │ │ │ cmp r3, #20 │ │ │ │ - bne 3a3648 │ │ │ │ - ldr r2, [pc, #-2956] @ 39e400 │ │ │ │ + bne 3a366c │ │ │ │ + ldr r2, [pc, #-2956] @ 39e424 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3947ec │ │ │ │ - ldr r2, [pc, #-2964] @ 39e404 │ │ │ │ + b 394810 │ │ │ │ + ldr r2, [pc, #-2964] @ 39e428 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2988] @ 39e408 │ │ │ │ + ldr r2, [pc, #-2988] @ 39e42c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3616 @ 0xe20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-3040] @ 39e40c │ │ │ │ + ldr r2, [pc, #-3040] @ 39e430 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cc0c │ │ │ │ - ldr r2, [pc, #-3048] @ 39e410 │ │ │ │ + bne 39cc30 │ │ │ │ + ldr r2, [pc, #-3048] @ 39e434 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39ccb0 │ │ │ │ - ldr r2, [pc, #-3056] @ 39e414 │ │ │ │ + bne 39ccd4 │ │ │ │ + ldr r2, [pc, #-3056] @ 39e438 │ │ │ │ tst r3, r2 │ │ │ │ - bne 3950bc │ │ │ │ - b 394990 │ │ │ │ + bne 3950e0 │ │ │ │ + b 3949b4 │ │ │ │ sub r2, r1, #3648 @ 0xe40 │ │ │ │ - b 395088 │ │ │ │ + b 3950ac │ │ │ │ sub r3, r1, #3680 @ 0xe60 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-3116] @ 39e40c │ │ │ │ + ldr r2, [pc, #-3116] @ 39e430 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cc0c │ │ │ │ - ldr r2, [pc, #-3124] @ 39e410 │ │ │ │ + bne 39cc30 │ │ │ │ + ldr r2, [pc, #-3124] @ 39e434 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39ccb0 │ │ │ │ - ldr r2, [pc, #-3132] @ 39e414 │ │ │ │ + bne 39ccd4 │ │ │ │ + ldr r2, [pc, #-3132] @ 39e438 │ │ │ │ tst r3, r2 │ │ │ │ - bne 3950bc │ │ │ │ - b 394990 │ │ │ │ + bne 3950e0 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #3808 @ 0xee0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-3184] @ 39e40c │ │ │ │ + ldr r2, [pc, #-3184] @ 39e430 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39cc0c │ │ │ │ - ldr r2, [pc, #-3192] @ 39e410 │ │ │ │ + bne 39cc30 │ │ │ │ + ldr r2, [pc, #-3192] @ 39e434 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39ccb0 │ │ │ │ - ldr r2, [pc, #-3200] @ 39e414 │ │ │ │ + bne 39ccd4 │ │ │ │ + ldr r2, [pc, #-3200] @ 39e438 │ │ │ │ tst r3, r2 │ │ │ │ - bne 3950bc │ │ │ │ - b 394990 │ │ │ │ + bne 3950e0 │ │ │ │ + b 3949b4 │ │ │ │ cmp r1, #1792 @ 0x700 │ │ │ │ - bcc 394990 │ │ │ │ - ldr r3, [pc, #-3220] @ 39e418 │ │ │ │ + bcc 3949b4 │ │ │ │ + ldr r3, [pc, #-3220] @ 39e43c │ │ │ │ sub r1, r1, #1792 @ 0x700 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #20 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3252] @ 39e41c │ │ │ │ + ldr r2, [pc, #-3252] @ 39e440 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3272] @ 39e420 │ │ │ │ + ldr r2, [pc, #-3272] @ 39e444 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3300] @ 39e424 │ │ │ │ + ldr r2, [pc, #-3300] @ 39e448 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3320] @ 39e428 │ │ │ │ + ldr r2, [pc, #-3320] @ 39e44c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3348] @ 39e42c │ │ │ │ + ldr r3, [pc, #-3348] @ 39e450 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 39da10 │ │ │ │ + beq 39da34 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 394628 │ │ │ │ - b 394990 │ │ │ │ + beq 39464c │ │ │ │ + b 3949b4 │ │ │ │ cmp r1, #432 @ 0x1b0 │ │ │ │ - bne 3a3790 │ │ │ │ - ldr r2, [pc, #-3380] @ 39e430 │ │ │ │ + bne 3a37b4 │ │ │ │ + ldr r2, [pc, #-3380] @ 39e454 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2dfc │ │ │ │ - ldr r2, [pc, #-3404] @ 39e434 │ │ │ │ + bne 3a2e20 │ │ │ │ + ldr r2, [pc, #-3404] @ 39e458 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3420] @ 39e438 │ │ │ │ + ldr r2, [pc, #-3420] @ 39e45c │ │ │ │ lsr r8, r5, #4 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a2f58 │ │ │ │ + beq 3a2f7c │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3a2f8c │ │ │ │ + beq 3a2fb0 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3a2f70 │ │ │ │ - ldr r2, [pc, #-3472] @ 39e43c │ │ │ │ + bne 3a2f94 │ │ │ │ + ldr r2, [pc, #-3472] @ 39e460 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3488] @ 39e440 │ │ │ │ + ldr r2, [pc, #-3488] @ 39e464 │ │ │ │ lsr r8, r5, #8 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 3a2de4 │ │ │ │ + beq 3a2e08 │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a2dcc │ │ │ │ - ldr r2, [pc, #-3532] @ 39e444 │ │ │ │ + beq 3a2df0 │ │ │ │ + ldr r2, [pc, #-3532] @ 39e468 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3552] @ 39e448 │ │ │ │ + ldr r2, [pc, #-3552] @ 39e46c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3a2db4 │ │ │ │ - ldr r2, [pc, #-3580] @ 39e44c │ │ │ │ + bne 3a2dd8 │ │ │ │ + ldr r2, [pc, #-3580] @ 39e470 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3596] @ 39e450 │ │ │ │ + ldr r2, [pc, #-3596] @ 39e474 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3a2d9c │ │ │ │ - ldr r2, [pc, #-3624] @ 39e454 │ │ │ │ + bne 3a2dc0 │ │ │ │ + ldr r2, [pc, #-3624] @ 39e478 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3640] @ 39e458 │ │ │ │ + ldr r2, [pc, #-3640] @ 39e47c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3660] @ 39e45c │ │ │ │ + ldr r2, [pc, #-3660] @ 39e480 │ │ │ │ lsr r3, r5, #13 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a419c │ │ │ │ + bhi 3a41c0 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3696] @ 39e460 │ │ │ │ + ldr r2, [pc, #-3696] @ 39e484 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3712] @ 39e464 │ │ │ │ + ldr r2, [pc, #-3712] @ 39e488 │ │ │ │ lsr r8, r5, #2 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - beq 3a2458 │ │ │ │ + beq 3a247c │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3a2440 │ │ │ │ - ldr r2, [pc, #-3756] @ 39e468 │ │ │ │ + beq 3a2464 │ │ │ │ + ldr r2, [pc, #-3756] @ 39e48c │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3776] @ 39e46c │ │ │ │ + ldr r2, [pc, #-3776] @ 39e490 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - beq 394804 │ │ │ │ - b 394a04 │ │ │ │ - ldr r2, [pc, #-3808] @ 39e470 │ │ │ │ + beq 394828 │ │ │ │ + b 394a28 │ │ │ │ + ldr r2, [pc, #-3808] @ 39e494 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f2dc │ │ │ │ - ldr r2, [pc, #-3828] @ 39e474 │ │ │ │ + b 39f300 │ │ │ │ + ldr r2, [pc, #-3828] @ 39e498 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f2dc │ │ │ │ - ldr r2, [pc, #-3848] @ 39e478 │ │ │ │ + b 39f300 │ │ │ │ + ldr r2, [pc, #-3848] @ 39e49c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f2dc │ │ │ │ - ldr r2, [pc, #-3868] @ 39e47c │ │ │ │ + b 39f300 │ │ │ │ + ldr r2, [pc, #-3868] @ 39e4a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f2dc │ │ │ │ - ldr r2, [pc, #-3888] @ 39e480 │ │ │ │ + b 39f300 │ │ │ │ + ldr r2, [pc, #-3888] @ 39e4a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f2dc │ │ │ │ - ldr r2, [pc, #-3908] @ 39e484 │ │ │ │ + b 39f300 │ │ │ │ + ldr r2, [pc, #-3908] @ 39e4a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f2dc │ │ │ │ + b 39f300 │ │ │ │ sub r3, r1, #13184 @ 0x3380 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-3952] @ 39e488 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-3952] @ 39e4ac │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 39f880 │ │ │ │ + bne 39f8a4 │ │ │ │ cmp r3, #28 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #-3972] @ 39e48c │ │ │ │ - ldr r8, [pc, #-3972] @ 39e490 │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #-3972] @ 39e4b0 │ │ │ │ + ldr r8, [pc, #-3972] @ 39e4b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4016] @ 39e494 │ │ │ │ + ldr r2, [pc, #-4016] @ 39e4b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, r1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r3, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4060] @ 39e498 │ │ │ │ + ldr r2, [pc, #-4060] @ 39e4bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #3 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4076] @ 3a0490 │ │ │ │ + ldr r2, [pc, #4076] @ 3a04b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #4056] @ 3a0494 │ │ │ │ + ldr r3, [pc, #4056] @ 3a04b8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #4 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4028] @ 3a0498 │ │ │ │ + ldr r2, [pc, #4028] @ 3a04bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #4016] @ 3a049c │ │ │ │ + ldr r3, [pc, #4016] @ 3a04c0 │ │ │ │ and r5, r5, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r5, #1 │ │ │ │ cmp r2, #30 │ │ │ │ - bhi 39f508 │ │ │ │ + bhi 39f52c │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3984] @ 3a04a0 │ │ │ │ + ldr r2, [pc, #3984] @ 3a04c4 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3956] @ 3a04a4 │ │ │ │ + ldr r2, [pc, #3956] @ 3a04c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3932] @ 3a04a8 │ │ │ │ + ldr r2, [pc, #3932] @ 3a04cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3908] @ 3a04ac │ │ │ │ + ldr r2, [pc, #3908] @ 3a04d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3884] @ 3a04b0 │ │ │ │ + ldr r2, [pc, #3884] @ 3a04d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3860] @ 3a04b4 │ │ │ │ + ldr r2, [pc, #3860] @ 3a04d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3836] @ 3a04b8 │ │ │ │ + ldr r2, [pc, #3836] @ 3a04dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3812] @ 3a04bc │ │ │ │ + ldr r2, [pc, #3812] @ 3a04e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3788] @ 3a04c0 │ │ │ │ + ldr r2, [pc, #3788] @ 3a04e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3764] @ 3a04c4 │ │ │ │ + ldr r2, [pc, #3764] @ 3a04e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3740] @ 3a04c8 │ │ │ │ + ldr r2, [pc, #3740] @ 3a04ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3716] @ 3a04cc │ │ │ │ + ldr r2, [pc, #3716] @ 3a04f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3692] @ 3a04d0 │ │ │ │ + ldr r2, [pc, #3692] @ 3a04f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3668] @ 3a04d4 │ │ │ │ + ldr r2, [pc, #3668] @ 3a04f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3644] @ 3a04d8 │ │ │ │ + ldr r2, [pc, #3644] @ 3a04fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3620] @ 3a04dc │ │ │ │ + ldr r2, [pc, #3620] @ 3a0500 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3596] @ 3a04e0 │ │ │ │ + ldr r2, [pc, #3596] @ 3a0504 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3572] @ 3a04e4 │ │ │ │ + ldr r2, [pc, #3572] @ 3a0508 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3548] @ 3a04e8 │ │ │ │ + ldr r2, [pc, #3548] @ 3a050c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3524] @ 3a04ec │ │ │ │ + ldr r3, [pc, #3524] @ 3a0510 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397c74 │ │ │ │ - bhi 394990 │ │ │ │ + beq 397c98 │ │ │ │ + bhi 3949b4 │ │ │ │ sub r3, r3, #8 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 39657c │ │ │ │ + beq 3965a0 │ │ │ │ cmp r1, #8192 @ 0x2000 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #3492] @ 3a04f0 │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #3492] @ 3a0514 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3a2d54 │ │ │ │ - ldr r2, [pc, #3464] @ 3a04f4 │ │ │ │ + bne 3a2d78 │ │ │ │ + ldr r2, [pc, #3464] @ 3a0518 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3448] @ 3a04f8 │ │ │ │ + ldr r2, [pc, #3448] @ 3a051c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3428] @ 3a04fc │ │ │ │ + ldr r3, [pc, #3428] @ 3a0520 │ │ │ │ lsr r5, r5, #4 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3a401c │ │ │ │ + bhi 3a4040 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3396] @ 3a0500 │ │ │ │ + ldr r2, [pc, #3396] @ 3a0524 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3372] @ 3a0504 │ │ │ │ + ldr r2, [pc, #3372] @ 3a0528 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3348] @ 3a0508 │ │ │ │ + ldr r2, [pc, #3348] @ 3a052c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3324] @ 3a050c │ │ │ │ + ldr r2, [pc, #3324] @ 3a0530 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3300] @ 3a0510 │ │ │ │ + ldr r2, [pc, #3300] @ 3a0534 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3276] @ 3a0514 │ │ │ │ + ldr r2, [pc, #3276] @ 3a0538 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r2, r1, #13184 @ 0x3380 │ │ │ │ - ldr r0, [pc, #3248] @ 3a0518 │ │ │ │ + ldr r0, [pc, #3248] @ 3a053c │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov ip, #1 │ │ │ │ ands r0, r0, ip, lsl r2 │ │ │ │ - bne 39dac8 │ │ │ │ + bne 39daec │ │ │ │ cmp r1, r3 │ │ │ │ - bne 394990 │ │ │ │ - ldr r2, [pc, #3220] @ 3a051c │ │ │ │ - ldr r8, [pc, #3220] @ 3a0520 │ │ │ │ + bne 3949b4 │ │ │ │ + ldr r2, [pc, #3220] @ 3a0540 │ │ │ │ + ldr r8, [pc, #3220] @ 3a0544 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3176] @ 3a0524 │ │ │ │ + ldr r2, [pc, #3176] @ 3a0548 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #2 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3132] @ 3a0528 │ │ │ │ + ldr r2, [pc, #3132] @ 3a054c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #5 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3088] @ 3a052c │ │ │ │ + ldr r2, [pc, #3088] @ 3a0550 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3044] @ 3a0530 │ │ │ │ + ldr r2, [pc, #3044] @ 3a0554 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #10 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3000] @ 3a0534 │ │ │ │ + ldr r2, [pc, #3000] @ 3a0558 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #12 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2956] @ 3a0538 │ │ │ │ + ldr r2, [pc, #2956] @ 3a055c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #15 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2912] @ 3a053c │ │ │ │ + ldr r2, [pc, #2912] @ 3a0560 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #17 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2868] @ 3a0540 │ │ │ │ + ldr r2, [pc, #2868] @ 3a0564 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #20 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2824] @ 3a0544 │ │ │ │ + ldr r2, [pc, #2824] @ 3a0568 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #22 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2780] @ 3a0548 │ │ │ │ + ldr r2, [pc, #2780] @ 3a056c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #25 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2736] @ 3a054c │ │ │ │ + ldr r2, [pc, #2736] @ 3a0570 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #27 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2692] @ 3a0550 │ │ │ │ + ldr r2, [pc, #2692] @ 3a0574 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #30 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2644] @ 3a0554 │ │ │ │ + ldr r2, [pc, #2644] @ 3a0578 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2624] @ 3a0558 │ │ │ │ + ldr r2, [pc, #2624] @ 3a057c │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r3, #15728640 @ 0xf00000 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2592] @ 3a055c │ │ │ │ + ldr r2, [pc, #2592] @ 3a0580 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - beq 395920 │ │ │ │ - b 39de88 │ │ │ │ - ldr r2, [pc, #2568] @ 3a0560 │ │ │ │ - ldr r8, [pc, #2568] @ 3a0564 │ │ │ │ + beq 395944 │ │ │ │ + b 39deac │ │ │ │ + ldr r2, [pc, #2568] @ 3a0584 │ │ │ │ + ldr r8, [pc, #2568] @ 3a0588 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2524] @ 3a0568 │ │ │ │ + ldr r2, [pc, #2524] @ 3a058c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #31 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2472] @ 3a056c │ │ │ │ - ldr r8, [pc, #2472] @ 3a0570 │ │ │ │ + ldr r2, [pc, #2472] @ 3a0590 │ │ │ │ + ldr r8, [pc, #2472] @ 3a0594 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2424] @ 3a0574 │ │ │ │ + ldr r2, [pc, #2424] @ 3a0598 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2376] @ 3a0578 │ │ │ │ + ldr r2, [pc, #2376] @ 3a059c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #14656 @ 0x3940 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2676] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #2676] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #15616 @ 0x3d00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #2628] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #2628] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2604] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #2604] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #14080 @ 0x3700 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #2556] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #2556] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #15616 @ 0x3d00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2528] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #2528] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #15680 @ 0x3d40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #2480] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #2480] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #14336 @ 0x3800 │ │ │ │ - ldr r2, [pc, #2456] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #2456] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #14336 @ 0x3800 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #2404] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #2404] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #15936 @ 0x3e40 │ │ │ │ - ldr r2, [pc, #2380] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #2380] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #15936 @ 0x3e40 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #2328] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #2328] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2304] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #2304] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #15808 @ 0x3dc0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #2256] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #2256] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #16128 @ 0x3f00 │ │ │ │ - ldr r2, [pc, #2232] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #2232] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #15552 @ 0x3cc0 │ │ │ │ - ldr r2, [pc, #2200] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #2200] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #13376 @ 0x3440 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2164] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #2164] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #15104 @ 0x3b00 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2128] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #2128] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #14848 @ 0x3a00 │ │ │ │ - ldr r2, [pc, #2096] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #2096] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #14976 @ 0x3a80 │ │ │ │ - ldr r2, [pc, #2064] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #2064] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #13888 @ 0x3640 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #2016] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #2016] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1992] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1992] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #15232 @ 0x3b80 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1944] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1944] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #13888 @ 0x3640 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1916] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1916] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #13952 @ 0x3680 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1868] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1868] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #16320 @ 0x3fc0 │ │ │ │ - ldr r2, [pc, #1844] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1844] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r1, r1, #16320 @ 0x3fc0 │ │ │ │ sub r1, r1, #32 │ │ │ │ lsl r1, r1, #16 │ │ │ │ lsr r1, r1, #16 │ │ │ │ cmp r1, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r3, [pc, #1792] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r3, [pc, #1792] @ 3a06ec │ │ │ │ lsr r3, r3, r1 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #16192 @ 0x3f40 │ │ │ │ - ldr r2, [pc, #1768] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1768] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #16192 @ 0x3f40 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1716] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1716] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #14912 @ 0x3a40 │ │ │ │ - ldr r2, [pc, #1692] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1692] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #14912 @ 0x3a40 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1640] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1640] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #9088 @ 0x2380 │ │ │ │ sub r3, r3, #16 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1596] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1596] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #8960 @ 0x2300 │ │ │ │ sub r3, r3, #4 │ │ │ │ - ldr r2, [pc, #1568] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1568] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #16256 @ 0x3f80 │ │ │ │ - ldr r2, [pc, #1536] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1536] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #13952 @ 0x3680 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1500] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1500] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #14400 @ 0x3840 │ │ │ │ - ldr r2, [pc, #1468] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1468] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #15680 @ 0x3d40 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1432] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1432] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #16000 @ 0x3e80 │ │ │ │ - ldr r2, [pc, #1400] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1400] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ - ldr r2, [pc, #1368] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1368] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #14528 @ 0x38c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1332] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1332] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #13504 @ 0x34c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1296] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1296] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #13824 @ 0x3600 │ │ │ │ - ldr r2, [pc, #1264] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1264] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #14464 @ 0x3880 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1216] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1216] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #16064 @ 0x3ec0 │ │ │ │ - ldr r2, [pc, #1192] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1192] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #16064 @ 0x3ec0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1140] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1140] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #14464 @ 0x3880 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1112] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1112] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #14528 @ 0x38c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #1064] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #1064] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #13760 @ 0x35c0 │ │ │ │ - ldr r2, [pc, #1040] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #1040] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #13760 @ 0x35c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #988] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #988] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #15232 @ 0x3b80 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #960] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #960] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #15296 @ 0x3bc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #908] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #908] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ - ldr r2, [pc, #884] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #884] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #832] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #832] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #15424 @ 0x3c40 │ │ │ │ - ldr r2, [pc, #808] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #808] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #15040 @ 0x3ac0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #772] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #772] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #15104 @ 0x3b00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #724] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #724] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #700] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #700] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #13504 @ 0x34c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #652] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #652] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #628] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #628] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #13376 @ 0x3440 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #580] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #580] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - addseq r2, sp, r0, lsl r2 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + addseq r2, sp, ip, lsl #4 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - addseq r7, fp, ip, lsr #19 │ │ │ │ - adceq r6, lr, pc, lsr #1 │ │ │ │ - addseq r4, sl, r0, lsl ip │ │ │ │ - addseq r1, sp, r4, ror #1 │ │ │ │ - umullseq r1, sp, r8, r1 │ │ │ │ - addseq r1, sp, ip, asr #2 │ │ │ │ - addseq r1, sp, r8, lsl r1 │ │ │ │ - addseq r1, sp, r8, asr r0 │ │ │ │ - addseq r1, sp, ip, lsr #32 │ │ │ │ - @ instruction: 0x009d0ff4 │ │ │ │ - addseq r0, sp, r8, asr #31 │ │ │ │ - umullseq r0, sp, ip, pc @ │ │ │ │ - addseq r0, sp, r0, ror pc │ │ │ │ - addseq r0, sp, r8, lsr pc │ │ │ │ - addseq r0, sp, r4, lsl #30 │ │ │ │ - addseq r0, sp, r8, asr #31 │ │ │ │ - addseq r0, sp, ip, lsl #31 │ │ │ │ - addseq r1, sp, r0, asr r0 │ │ │ │ - umullseq r0, sp, r4, pc @ │ │ │ │ + addseq r7, fp, r8, lsr #19 │ │ │ │ + adceq r6, lr, fp, lsr #1 │ │ │ │ + addseq r4, sl, ip, lsl #24 │ │ │ │ + addseq r1, sp, r0, ror #1 │ │ │ │ + umullseq r1, sp, r4, r1 │ │ │ │ + addseq r1, sp, r8, asr #2 │ │ │ │ + addseq r1, sp, r4, lsl r1 │ │ │ │ + addseq r1, sp, r4, asr r0 │ │ │ │ + addseq r1, sp, r8, lsr #32 │ │ │ │ + @ instruction: 0x009d0ff0 │ │ │ │ + addseq r0, sp, r4, asr #31 │ │ │ │ + umullseq r0, sp, r8, pc @ │ │ │ │ + addseq r0, sp, ip, ror #30 │ │ │ │ + addseq r0, sp, r4, lsr pc │ │ │ │ + addseq r0, sp, r0, lsl #30 │ │ │ │ + addseq r0, sp, r4, asr #31 │ │ │ │ + addseq r0, sp, r8, lsl #31 │ │ │ │ + addseq r1, sp, ip, asr #32 │ │ │ │ + umullseq r0, sp, r0, pc @ │ │ │ │ + addseq r0, sp, r0, ror #31 │ │ │ │ addseq r0, sp, r4, ror #31 │ │ │ │ - addseq r0, sp, r8, ror #31 │ │ │ │ andeq r2, r0, r4 │ │ │ │ - addseq r7, fp, ip, lsl ip │ │ │ │ - addseq r7, fp, ip, asr #15 │ │ │ │ - addseq r7, fp, r8, lsl #14 │ │ │ │ - adceq r5, lr, lr, lsl lr │ │ │ │ - addseq fp, pc, r4, ror #2 │ │ │ │ - addseq r1, sp, r8, lsl #28 │ │ │ │ - @ instruction: 0x009d1ddc │ │ │ │ - addseq r1, sp, ip, lsr #27 │ │ │ │ - addseq r1, sp, r8, lsl #27 │ │ │ │ - addseq r1, sp, r0, asr sp │ │ │ │ + addseq r7, fp, r8, lsl ip │ │ │ │ + addseq r7, fp, r8, asr #15 │ │ │ │ + addseq r7, fp, r4, lsl #14 │ │ │ │ + adceq r5, lr, sl, lsl lr │ │ │ │ + addseq fp, pc, r0, ror #2 │ │ │ │ + addseq r1, sp, r4, lsl #28 │ │ │ │ + @ instruction: 0x009d1dd8 │ │ │ │ + addseq r1, sp, r8, lsr #27 │ │ │ │ + addseq r1, sp, r4, lsl #27 │ │ │ │ + addseq r1, sp, ip, asr #26 │ │ │ │ tsteq r1, r1, lsl r1 │ │ │ │ - addseq r1, sp, r8, lsl #27 │ │ │ │ - @ instruction: 0x009cfaf0 │ │ │ │ - addseq r1, sp, ip, ror #26 │ │ │ │ - addseq r1, sp, r0, asr sp │ │ │ │ - addseq r1, sp, r0, lsr sp │ │ │ │ - addseq r1, sp, r4, lsl sp │ │ │ │ - @ instruction: 0x009d1cf4 │ │ │ │ - @ instruction: 0x009d1cd8 │ │ │ │ - @ instruction: 0x009d1cb8 │ │ │ │ - @ instruction: 0x009e62f0 │ │ │ │ - @ instruction: 0x009e62d0 │ │ │ │ - @ instruction: 0x009e62b4 │ │ │ │ - umullseq r6, lr, r4, r2 │ │ │ │ - addseq r6, lr, r8, ror r2 │ │ │ │ - addseq r7, fp, r4, asr r3 │ │ │ │ - addseq pc, ip, r4, ror #16 │ │ │ │ - addseq r0, sp, r0, lsl #4 │ │ │ │ - @ instruction: 0x009b72dc │ │ │ │ - addseq pc, ip, r4, lsl r8 @ │ │ │ │ - @ instruction: 0x009b72bc │ │ │ │ - addseq pc, ip, r8, asr #15 │ │ │ │ - addseq pc, ip, r4, lsr #15 │ │ │ │ - addseq r7, fp, r0, asr #11 │ │ │ │ - umullseq r7, fp, ip, r5 │ │ │ │ + addseq r1, sp, r4, lsl #27 │ │ │ │ + addseq pc, ip, ip, ror #21 │ │ │ │ + addseq r1, sp, r8, ror #26 │ │ │ │ + addseq r1, sp, ip, asr #26 │ │ │ │ + addseq r1, sp, ip, lsr #26 │ │ │ │ + addseq r1, sp, r0, lsl sp │ │ │ │ + @ instruction: 0x009d1cf0 │ │ │ │ + @ instruction: 0x009d1cd4 │ │ │ │ + @ instruction: 0x009d1cb4 │ │ │ │ + addseq r6, lr, ip, ror #5 │ │ │ │ + addseq r6, lr, ip, asr #5 │ │ │ │ + @ instruction: 0x009e62b0 │ │ │ │ + umullseq r6, lr, r0, r2 │ │ │ │ + addseq r6, lr, r4, ror r2 │ │ │ │ + addseq r7, fp, r0, asr r3 │ │ │ │ + addseq pc, ip, r0, ror #16 │ │ │ │ + @ instruction: 0x009d01fc │ │ │ │ + @ instruction: 0x009b72d8 │ │ │ │ + addseq pc, ip, r0, lsl r8 @ │ │ │ │ + @ instruction: 0x009b72b8 │ │ │ │ + addseq pc, ip, r4, asr #15 │ │ │ │ + addseq pc, ip, r0, lsr #15 │ │ │ │ + @ instruction: 0x009b75bc │ │ │ │ + umullseq r7, fp, r8, r5 │ │ │ │ andeq r2, r0, r0, lsl r4 │ │ │ │ andeq r2, r0, r0, asr r4 │ │ │ │ mrseq r0, (UNDEF: 17) │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ mrseq r1, (UNDEF: 16) │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ - addseq lr, ip, r8, lsr #1 │ │ │ │ + addseq lr, ip, r4, lsr #1 │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ - addseq pc, ip, r8, asr #2 │ │ │ │ + addseq pc, ip, r4, asr #2 │ │ │ │ andeq r2, r0, r4, asr #1 │ │ │ │ - addseq pc, ip, r8, asr r2 @ │ │ │ │ - addseq r3, sl, r4, lsl #6 │ │ │ │ - addseq r3, sl, r8, ror #5 │ │ │ │ - adceq r4, lr, ip, asr r7 │ │ │ │ - umullseq pc, ip, r8, r0 @ │ │ │ │ - addseq pc, ip, ip, rrx │ │ │ │ - addseq pc, ip, r0, asr #32 │ │ │ │ - addseq pc, ip, r8, lsl r0 @ │ │ │ │ - @ instruction: 0x009ceff0 │ │ │ │ - addseq lr, ip, r8, asr #31 │ │ │ │ + addseq pc, ip, r4, asr r2 @ │ │ │ │ + addseq r3, sl, r0, lsl #6 │ │ │ │ + addseq r3, sl, r4, ror #5 │ │ │ │ + adceq r4, lr, r8, asr r7 │ │ │ │ + umullseq pc, ip, r4, r0 @ │ │ │ │ + addseq pc, ip, r8, rrx │ │ │ │ + addseq pc, ip, ip, lsr r0 @ │ │ │ │ + addseq pc, ip, r4, lsl r0 @ │ │ │ │ + addseq lr, ip, ip, ror #31 │ │ │ │ + addseq lr, ip, r4, asr #31 │ │ │ │ + @ instruction: 0x009ceff8 │ │ │ │ + adceq r4, lr, r0, ror r6 │ │ │ │ + addseq pc, ip, r0, asr r0 @ │ │ │ │ + addseq pc, ip, r0, lsr #32 │ │ │ │ + addseq pc, ip, r0, asr r0 @ │ │ │ │ + addseq pc, ip, r8, lsr #32 │ │ │ │ @ instruction: 0x009ceffc │ │ │ │ - adceq r4, lr, r4, ror r6 │ │ │ │ - addseq pc, ip, r4, asr r0 @ │ │ │ │ - addseq pc, ip, r4, lsr #32 │ │ │ │ - addseq pc, ip, r4, asr r0 @ │ │ │ │ - addseq pc, ip, ip, lsr #32 │ │ │ │ - addseq pc, ip, r0 │ │ │ │ - adceq r4, lr, r4, asr #11 │ │ │ │ - umlaleq r4, lr, r8, r5 │ │ │ │ - umullseq pc, ip, r8, r0 @ │ │ │ │ - addseq pc, ip, ip, rrx │ │ │ │ - addseq pc, ip, r4, lsr r0 @ │ │ │ │ - addseq pc, ip, r8 │ │ │ │ - @ instruction: 0x009cefd0 │ │ │ │ - addseq lr, ip, r4, lsr #31 │ │ │ │ - addseq lr, ip, ip, ror #30 │ │ │ │ - @ instruction: 0x009ceff0 │ │ │ │ - adceq r4, lr, r8, lsl #9 │ │ │ │ - adceq r4, lr, r8, asr r4 │ │ │ │ - addseq lr, ip, r8, ror #17 │ │ │ │ - addseq lr, ip, r4, lsl #3 │ │ │ │ - addseq lr, ip, r8, asr #17 │ │ │ │ - @ instruction: 0x009ce8b8 │ │ │ │ - addseq lr, ip, r0, lsl r1 │ │ │ │ + adceq r4, lr, r0, asr #11 │ │ │ │ + umlaleq r4, lr, r4, r5 │ │ │ │ + umullseq pc, ip, r4, r0 @ │ │ │ │ + addseq pc, ip, r8, rrx │ │ │ │ + addseq pc, ip, r0, lsr r0 @ │ │ │ │ + addseq pc, ip, r4 │ │ │ │ + addseq lr, ip, ip, asr #31 │ │ │ │ + addseq lr, ip, r0, lsr #31 │ │ │ │ + addseq lr, ip, r8, ror #30 │ │ │ │ + addseq lr, ip, ip, ror #31 │ │ │ │ + adceq r4, lr, r4, lsl #9 │ │ │ │ + adceq r4, lr, r4, asr r4 │ │ │ │ + addseq lr, ip, r4, ror #17 │ │ │ │ + addseq lr, ip, r0, lsl #3 │ │ │ │ + addseq lr, ip, r4, asr #17 │ │ │ │ + @ instruction: 0x009ce8b4 │ │ │ │ + addseq lr, ip, ip, lsl #2 │ │ │ │ strdeq r3, [r0], -pc @ │ │ │ │ - addseq lr, ip, ip, lsl r1 │ │ │ │ - addseq lr, ip, r4, lsl #17 │ │ │ │ - adceq r4, lr, r4, ror #6 │ │ │ │ - addseq r2, sl, r8, ror #28 │ │ │ │ - @ instruction: 0x009ce8b8 │ │ │ │ - adceq r4, lr, r0, asr #6 │ │ │ │ - addseq lr, ip, ip, lsr #15 │ │ │ │ - addseq lr, ip, r4, lsl #15 │ │ │ │ - addseq lr, ip, ip, asr r7 │ │ │ │ - addseq lr, ip, r8, lsr r7 │ │ │ │ - addseq lr, ip, r4, lsl r7 │ │ │ │ - @ instruction: 0x009ce6f0 │ │ │ │ - addseq lr, ip, ip, asr #13 │ │ │ │ - addseq r5, fp, r8, ror #27 │ │ │ │ - addseq r5, fp, ip, asr ip │ │ │ │ - addseq r5, fp, r0, lsl #24 │ │ │ │ - addseq lr, ip, r8, ror #14 │ │ │ │ - addseq r5, fp, r8, ror #23 │ │ │ │ - @ instruction: 0x009b5bb4 │ │ │ │ - addseq sp, ip, r0, lsl #28 │ │ │ │ - @ instruction: 0x009cddd0 │ │ │ │ - addseq lr, ip, r8, lsl #14 │ │ │ │ - addseq lr, ip, r4, ror #13 │ │ │ │ - @ instruction: 0x009cddb4 │ │ │ │ - @ instruction: 0x009b5cb0 │ │ │ │ - addseq lr, ip, r0, lsl #13 │ │ │ │ - addseq lr, ip, r8, asr r6 │ │ │ │ - addseq lr, ip, r4, lsr r6 │ │ │ │ - @ instruction: 0x009b5bf8 │ │ │ │ - @ instruction: 0x009ce5f4 │ │ │ │ - addseq lr, ip, r8, asr #11 │ │ │ │ - adceq r4, lr, r0, asr #1 │ │ │ │ - addseq r2, sl, r8, lsl #23 │ │ │ │ - addseq r2, sl, ip, ror #22 │ │ │ │ + addseq lr, ip, r8, lsl r1 │ │ │ │ + addseq lr, ip, r0, lsl #17 │ │ │ │ + adceq r4, lr, r0, ror #6 │ │ │ │ + addseq r2, sl, r4, ror #28 │ │ │ │ + @ instruction: 0x009ce8b4 │ │ │ │ + adceq r4, lr, ip, lsr r3 │ │ │ │ + addseq lr, ip, r8, lsr #15 │ │ │ │ + addseq lr, ip, r0, lsl #15 │ │ │ │ + addseq lr, ip, r8, asr r7 │ │ │ │ + addseq lr, ip, r4, lsr r7 │ │ │ │ + addseq lr, ip, r0, lsl r7 │ │ │ │ + addseq lr, ip, ip, ror #13 │ │ │ │ + addseq lr, ip, r8, asr #13 │ │ │ │ + addseq r5, fp, r4, ror #27 │ │ │ │ + addseq r5, fp, r8, asr ip │ │ │ │ + @ instruction: 0x009b5bfc │ │ │ │ + addseq lr, ip, r4, ror #14 │ │ │ │ + addseq r5, fp, r4, ror #23 │ │ │ │ + @ instruction: 0x009b5bb0 │ │ │ │ + @ instruction: 0x009cddfc │ │ │ │ + addseq sp, ip, ip, asr #27 │ │ │ │ + addseq lr, ip, r4, lsl #14 │ │ │ │ + addseq lr, ip, r0, ror #13 │ │ │ │ + @ instruction: 0x009cddb0 │ │ │ │ + addseq r5, fp, ip, lsr #25 │ │ │ │ + addseq lr, ip, ip, ror r6 │ │ │ │ + addseq lr, ip, r4, asr r6 │ │ │ │ + addseq lr, ip, r0, lsr r6 │ │ │ │ + @ instruction: 0x009b5bf4 │ │ │ │ + @ instruction: 0x009ce5f0 │ │ │ │ + addseq lr, ip, r4, asr #11 │ │ │ │ + strheq r4, [lr], ip @ │ │ │ │ + addseq r2, sl, r4, lsl #23 │ │ │ │ + addseq r2, sl, r8, ror #22 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - adceq r4, lr, lr │ │ │ │ - adceq r3, lr, sl, ror #31 │ │ │ │ + adceq r4, lr, sl │ │ │ │ + adceq r3, lr, r6, ror #31 │ │ │ │ andeq r4, r0, r8, lsl #6 │ │ │ │ - @ instruction: 0x00ae3fb4 │ │ │ │ + @ instruction: 0x00ae3fb0 │ │ │ │ sub r3, r1, #15488 @ 0x3c80 │ │ │ │ - ldr r2, [pc, #-32] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #-32] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #15488 @ 0x3c80 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-84] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-84] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-128] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-128] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #15040 @ 0x3ac0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-168] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-168] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-192] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #-192] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #14656 @ 0x3940 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-240] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-240] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #15808 @ 0x3dc0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-268] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #-268] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #9024 @ 0x2340 │ │ │ │ sub r3, r3, #4 │ │ │ │ - ldr r2, [pc, #-304] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #-304] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-336] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #-336] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #9088 @ 0x2380 │ │ │ │ sub r3, r3, #48 @ 0x30 │ │ │ │ - ldr r2, [pc, #-372] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #-372] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #14080 @ 0x3700 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #-408] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #-408] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ - ldr r2, [pc, #-440] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #-440] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-492] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-492] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #14144 @ 0x3740 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-536] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-536] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #14208 @ 0x3780 │ │ │ │ - ldr r2, [pc, #-560] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #-560] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #14208 @ 0x3780 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-612] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-612] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #14272 @ 0x37c0 │ │ │ │ - ldr r2, [pc, #-636] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #-636] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #14720 @ 0x3980 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-688] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-688] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #13568 @ 0x3500 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-732] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-732] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #13632 @ 0x3540 │ │ │ │ - ldr r2, [pc, #-756] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #-756] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39474c │ │ │ │ + beq 3949b4 │ │ │ │ + b 394770 │ │ │ │ sub r3, r1, #13632 @ 0x3540 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-808] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-808] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r3, #255 @ 0xff │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397d9c │ │ │ │ - bhi 397d70 │ │ │ │ + beq 397dc0 │ │ │ │ + bhi 397d94 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397d9c │ │ │ │ + beq 397dc0 │ │ │ │ bic r3, r1, #32 │ │ │ │ - bhi 3a3610 │ │ │ │ - ldr r2, [pc, #-1196] @ 3a057c │ │ │ │ + bhi 3a3634 │ │ │ │ + ldr r2, [pc, #-1196] @ 3a05a0 │ │ │ │ cmp r3, r2 │ │ │ │ - beq 397d9c │ │ │ │ - ldr r3, [pc, #-1204] @ 3a0580 │ │ │ │ + beq 397dc0 │ │ │ │ + ldr r3, [pc, #-1204] @ 3a05a4 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 394990 │ │ │ │ - b 397d9c │ │ │ │ - ldr r2, [pc, #-1216] @ 3a0584 │ │ │ │ + bne 3949b4 │ │ │ │ + b 397dc0 │ │ │ │ + ldr r2, [pc, #-1216] @ 3a05a8 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39d080 │ │ │ │ + bne 39d0a4 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39cc0c │ │ │ │ - b 394990 │ │ │ │ + bne 39cc30 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #2848 @ 0xb20 │ │ │ │ - ldr r2, [pc, #-1236] @ 3a0590 │ │ │ │ + ldr r2, [pc, #-1236] @ 3a05b4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 394a94 │ │ │ │ + beq 3949b4 │ │ │ │ + b 394ab8 │ │ │ │ sub r3, r1, #2880 @ 0xb40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-1284] @ 3a0590 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-1284] @ 3a05b4 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 394a94 │ │ │ │ - b 394990 │ │ │ │ + bne 394ab8 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #2912 @ 0xb60 │ │ │ │ - b 3a0a5c │ │ │ │ + b 3a0a80 │ │ │ │ sub r3, r1, #8000 @ 0x1f40 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #-1352] @ 3a0588 │ │ │ │ + ldr r2, [pc, #-1352] @ 3a05ac │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 39657c │ │ │ │ - ldr r2, [pc, #-1364] @ 3a058c │ │ │ │ + bne 3965a0 │ │ │ │ + ldr r2, [pc, #-1364] @ 3a05b0 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 396618 │ │ │ │ - b 394990 │ │ │ │ + bne 39663c │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #3008 @ 0xbc0 │ │ │ │ - b 3a0a5c │ │ │ │ + b 3a0a80 │ │ │ │ sub r3, r1, #2784 @ 0xae0 │ │ │ │ - b 3a0a5c │ │ │ │ + b 3a0a80 │ │ │ │ sub r3, r1, #2624 @ 0xa40 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-1416] @ 3a0590 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-1416] @ 3a05b4 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 394a94 │ │ │ │ - b 394990 │ │ │ │ + bne 394ab8 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #2656 @ 0xa60 │ │ │ │ - b 3a0a5c │ │ │ │ + b 3a0a80 │ │ │ │ sub r3, r1, #8064 @ 0x1f80 │ │ │ │ - b 39ec28 │ │ │ │ + b 39ec4c │ │ │ │ sub r3, r1, #8128 @ 0x1fc0 │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ - b 3965f0 │ │ │ │ + b 396614 │ │ │ │ sub r3, r1, #2976 @ 0xba0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-1492] @ 3a0590 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-1492] @ 3a05b4 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 394a94 │ │ │ │ - b 394990 │ │ │ │ + bne 394ab8 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #7936 @ 0x1f00 │ │ │ │ sub r3, r3, #60 @ 0x3c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ - b 3965f0 │ │ │ │ + b 396614 │ │ │ │ sub r3, r1, #2592 @ 0xa20 │ │ │ │ - b 3a0a5c │ │ │ │ + b 3a0a80 │ │ │ │ sub r3, r1, #2720 @ 0xaa0 │ │ │ │ - b 3a0a5c │ │ │ │ + b 3a0a80 │ │ │ │ sub r3, r1, #2752 @ 0xac0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #20 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-1568] @ 3a0590 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-1568] @ 3a05b4 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 394a94 │ │ │ │ - b 394990 │ │ │ │ + bne 394ab8 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #3248 @ 0xcb0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 394a94 │ │ │ │ - ldr r2, [pc, #-1628] @ 3a0594 │ │ │ │ + bne 394ab8 │ │ │ │ + ldr r2, [pc, #-1628] @ 3a05b8 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39fbbc │ │ │ │ - ldr r2, [pc, #-1632] @ 3a059c │ │ │ │ + bne 39fbe0 │ │ │ │ + ldr r2, [pc, #-1632] @ 3a05c0 │ │ │ │ tst r3, r2 │ │ │ │ - beq 394990 │ │ │ │ - b 39df24 │ │ │ │ + beq 3949b4 │ │ │ │ + b 39df48 │ │ │ │ sub r3, r1, #3120 @ 0xc30 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ - b 3a0bcc │ │ │ │ + b 3a0bf0 │ │ │ │ sub r3, r1, #3184 @ 0xc70 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ - b 3a0bcc │ │ │ │ + b 3a0bf0 │ │ │ │ sub r3, r1, #3216 @ 0xc90 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ + bhi 3949b4 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 394a94 │ │ │ │ - ldr r2, [pc, #-1748] @ 3a0594 │ │ │ │ + bne 394ab8 │ │ │ │ + ldr r2, [pc, #-1748] @ 3a05b8 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39fbbc │ │ │ │ - ldr r2, [pc, #-1752] @ 3a059c │ │ │ │ + bne 39fbe0 │ │ │ │ + ldr r2, [pc, #-1752] @ 3a05c0 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39df24 │ │ │ │ - b 394990 │ │ │ │ + bne 39df48 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r1, #3088 @ 0xc10 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bls 3a0bcc │ │ │ │ - b 394990 │ │ │ │ + bls 3a0bf0 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 394990 │ │ │ │ + bls 3949b4 │ │ │ │ sub r3, r1, #3280 @ 0xcd0 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 394a94 │ │ │ │ - ldr r2, [pc, #-1860] @ 3a0594 │ │ │ │ + bne 394ab8 │ │ │ │ + ldr r2, [pc, #-1860] @ 3a05b8 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39fbbc │ │ │ │ - ldr r2, [pc, #-1864] @ 3a059c │ │ │ │ + bne 39fbe0 │ │ │ │ + ldr r2, [pc, #-1864] @ 3a05c0 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39df24 │ │ │ │ - b 394990 │ │ │ │ + bne 39df48 │ │ │ │ + b 3949b4 │ │ │ │ sub r2, r1, #3072 @ 0xc00 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov r3, #1 │ │ │ │ lsl r3, r3, r2 │ │ │ │ - ldr r2, [pc, #-1904] @ 3a0598 │ │ │ │ + ldr r2, [pc, #-1904] @ 3a05bc │ │ │ │ tst r3, r2 │ │ │ │ - bne 394a94 │ │ │ │ - ldr r2, [pc, #-1912] @ 3a059c │ │ │ │ + bne 394ab8 │ │ │ │ + ldr r2, [pc, #-1912] @ 3a05c0 │ │ │ │ tst r3, r2 │ │ │ │ - bne 39fbbc │ │ │ │ - ldr r2, [pc, #-1920] @ 3a05a0 │ │ │ │ + bne 39fbe0 │ │ │ │ + ldr r2, [pc, #-1920] @ 3a05c4 │ │ │ │ tst r3, r2 │ │ │ │ - beq 394990 │ │ │ │ - b 39df24 │ │ │ │ - ldr r2, [pc, #-1932] @ 3a05a4 │ │ │ │ + beq 3949b4 │ │ │ │ + b 39df48 │ │ │ │ + ldr r2, [pc, #-1932] @ 3a05c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #6656 @ 0x1a00 │ │ │ │ sub r3, r3, #44 @ 0x2c │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #16 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-1980] @ 3a05a8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-1980] @ 3a05cc │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39474c │ │ │ │ - b 394990 │ │ │ │ - ldr r2, [pc, #-1996] @ 3a05ac │ │ │ │ + bne 394770 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r2, [pc, #-1996] @ 3a05d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #304 @ 0x130 │ │ │ │ - beq 394dd8 │ │ │ │ + beq 394dfc │ │ │ │ cmp r1, #308 @ 0x134 │ │ │ │ - beq 394da0 │ │ │ │ + beq 394dc4 │ │ │ │ cmp r1, #300 @ 0x12c │ │ │ │ - beq 39474c │ │ │ │ - b 394990 │ │ │ │ + beq 394770 │ │ │ │ + b 3949b4 │ │ │ │ cmp r1, #8448 @ 0x2100 │ │ │ │ - beq 39f744 │ │ │ │ + beq 39f768 │ │ │ │ sub r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397c74 │ │ │ │ - b 394990 │ │ │ │ + beq 397c98 │ │ │ │ + b 3949b4 │ │ │ │ cmp r1, #8320 @ 0x2080 │ │ │ │ - beq 39f744 │ │ │ │ + beq 39f768 │ │ │ │ sub r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397c74 │ │ │ │ - b 394990 │ │ │ │ + beq 397c98 │ │ │ │ + b 3949b4 │ │ │ │ cmp r1, #8384 @ 0x20c0 │ │ │ │ - beq 39f744 │ │ │ │ - ldr r3, [pc, #-2104] @ 3a05b0 │ │ │ │ + beq 39f768 │ │ │ │ + ldr r3, [pc, #-2104] @ 3a05d4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397c74 │ │ │ │ - b 394990 │ │ │ │ + beq 397c98 │ │ │ │ + b 3949b4 │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - bne 396a50 │ │ │ │ - ldr r2, [pc, #-2124] @ 3a05b4 │ │ │ │ + bne 396a74 │ │ │ │ + ldr r2, [pc, #-2124] @ 3a05d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2148] @ 3a05b8 │ │ │ │ + ldr r2, [pc, #-2148] @ 3a05dc │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 394fec │ │ │ │ - ldr r2, [pc, #-2172] @ 3a05bc │ │ │ │ + b 395010 │ │ │ │ + ldr r2, [pc, #-2172] @ 3a05e0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #-2212] @ 3a05c0 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #-2212] @ 3a05e4 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a4140 │ │ │ │ + bhi 3a4164 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2240] @ 3a05c4 │ │ │ │ + ldr r2, [pc, #-2240] @ 3a05e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2264] @ 3a05c8 │ │ │ │ + ldr r2, [pc, #-2264] @ 3a05ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2288] @ 3a05cc │ │ │ │ + ldr r2, [pc, #-2288] @ 3a05f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2312] @ 3a05d0 │ │ │ │ + ldr r2, [pc, #-2312] @ 3a05f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2336] @ 3a05d4 │ │ │ │ + ldr r2, [pc, #-2336] @ 3a05f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2360] @ 3a05d8 │ │ │ │ + ldr r2, [pc, #-2360] @ 3a05fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2384] @ 3a05dc │ │ │ │ + ldr r2, [pc, #-2384] @ 3a0600 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #-2424] @ 3a05e0 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #-2424] @ 3a0604 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396a50 │ │ │ │ + bhi 396a74 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2452] @ 3a05e4 │ │ │ │ + ldr r2, [pc, #-2452] @ 3a0608 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2476] @ 3a05e8 │ │ │ │ + ldr r2, [pc, #-2476] @ 3a060c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2500] @ 3a05ec │ │ │ │ + ldr r2, [pc, #-2500] @ 3a0610 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2524] @ 3a05f0 │ │ │ │ + ldr r2, [pc, #-2524] @ 3a0614 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2548] @ 3a05f4 │ │ │ │ + ldr r2, [pc, #-2548] @ 3a0618 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #-2588] @ 3a05f8 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #-2588] @ 3a061c │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396a50 │ │ │ │ + bhi 396a74 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2400] @ 3a06d4 │ │ │ │ + ldr r3, [pc, #-2400] @ 3a06f8 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3440 │ │ │ │ + bhi 3a3464 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 3a34cc │ │ │ │ - ldr r3, [pc, #-2636] @ 3a05fc │ │ │ │ + bcc 3a34f0 │ │ │ │ + ldr r3, [pc, #-2636] @ 3a0620 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3fac │ │ │ │ + bhi 3a3fd0 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2668] @ 3a0600 │ │ │ │ + ldr r2, [pc, #-2668] @ 3a0624 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2692] @ 3a0604 │ │ │ │ + ldr r2, [pc, #-2692] @ 3a0628 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2716] @ 3a0608 │ │ │ │ + ldr r2, [pc, #-2716] @ 3a062c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2740] @ 3a060c │ │ │ │ + ldr r2, [pc, #-2740] @ 3a0630 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2764] @ 3a0610 │ │ │ │ + ldr r2, [pc, #-2764] @ 3a0634 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2788] @ 3a0614 │ │ │ │ + ldr r2, [pc, #-2788] @ 3a0638 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2812] @ 3a0618 │ │ │ │ + ldr r2, [pc, #-2812] @ 3a063c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2836] @ 3a061c │ │ │ │ + ldr r2, [pc, #-2836] @ 3a0640 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2680] @ 3a06d4 │ │ │ │ + ldr r3, [pc, #-2680] @ 3a06f8 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a352c │ │ │ │ + bhi 3a3550 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 396a50 │ │ │ │ - ldr r3, [pc, #-2880] @ 3a0620 │ │ │ │ + bcc 396a74 │ │ │ │ + ldr r3, [pc, #-2880] @ 3a0644 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3fac │ │ │ │ + bhi 3a3fd0 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2736] @ 3a06d4 │ │ │ │ + ldr r3, [pc, #-2736] @ 3a06f8 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3564 │ │ │ │ + bhi 3a3588 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 3a34cc │ │ │ │ - ldr r3, [pc, #-2932] @ 3a0624 │ │ │ │ + bcc 3a34f0 │ │ │ │ + ldr r3, [pc, #-2932] @ 3a0648 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3fac │ │ │ │ + bhi 3a3fd0 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r1, #4544 @ 0x11c0 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-2824] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-2824] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - ldr r2, [pc, #-3000] @ 3a0628 │ │ │ │ + beq 3949b4 │ │ │ │ + ldr r2, [pc, #-3000] @ 3a064c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3020] @ 3a062c │ │ │ │ + ldr r2, [pc, #-3020] @ 3a0650 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #31 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3040] @ 3a0630 │ │ │ │ + ldr r2, [pc, #-3040] @ 3a0654 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3a1bfc │ │ │ │ - ldr r2, [pc, #-3068] @ 3a0634 │ │ │ │ + bne 3a1c20 │ │ │ │ + ldr r2, [pc, #-3068] @ 3a0658 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3084] @ 3a0638 │ │ │ │ + ldr r2, [pc, #-3084] @ 3a065c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3104] @ 3a063c │ │ │ │ - ldr r2, [pc, #-3104] @ 3a0640 │ │ │ │ + ldr r3, [pc, #-3104] @ 3a0660 │ │ │ │ + ldr r2, [pc, #-3104] @ 3a0664 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3124] @ 3a0644 │ │ │ │ + ldr r2, [pc, #-3124] @ 3a0668 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r8, r5, #21 │ │ │ │ - ldr r3, [pc, #-3148] @ 3a0648 │ │ │ │ + ldr r3, [pc, #-3148] @ 3a066c │ │ │ │ and r8, r8, #63 @ 0x3f │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #51 @ 0x33 │ │ │ │ - bhi 3a12b0 │ │ │ │ + bhi 3a12d4 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3180] @ 3a064c │ │ │ │ + ldr r2, [pc, #-3180] @ 3a0670 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3200] @ 3a0650 │ │ │ │ + ldr r2, [pc, #-3200] @ 3a0674 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3220] @ 3a0654 │ │ │ │ + ldr r2, [pc, #-3220] @ 3a0678 │ │ │ │ lsr r3, r5, #27 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a4280 │ │ │ │ + bhi 3a42a4 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3256] @ 3a0658 │ │ │ │ + ldr r2, [pc, #-3256] @ 3a067c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e630 │ │ │ │ - ldr r2, [pc, #-3276] @ 3a065c │ │ │ │ + b 39e654 │ │ │ │ + ldr r2, [pc, #-3276] @ 3a0680 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e630 │ │ │ │ - ldr r2, [pc, #-3296] @ 3a0660 │ │ │ │ + b 39e654 │ │ │ │ + ldr r2, [pc, #-3296] @ 3a0684 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e630 │ │ │ │ - ldr r2, [pc, #-3316] @ 3a0664 │ │ │ │ + b 39e654 │ │ │ │ + ldr r2, [pc, #-3316] @ 3a0688 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e630 │ │ │ │ - ldr r2, [pc, #-3336] @ 3a0668 │ │ │ │ + b 39e654 │ │ │ │ + ldr r2, [pc, #-3336] @ 3a068c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e630 │ │ │ │ - ldr r2, [pc, #-3356] @ 3a066c │ │ │ │ + b 39e654 │ │ │ │ + ldr r2, [pc, #-3356] @ 3a0690 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e630 │ │ │ │ - ldr r2, [pc, #-3376] @ 3a0670 │ │ │ │ + b 39e654 │ │ │ │ + ldr r2, [pc, #-3376] @ 3a0694 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e630 │ │ │ │ - ldr r2, [pc, #-3396] @ 3a0674 │ │ │ │ + b 39e654 │ │ │ │ + ldr r2, [pc, #-3396] @ 3a0698 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3416] @ 3a0678 │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3416] @ 3a069c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3436] @ 3a067c │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3436] @ 3a06a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3456] @ 3a0680 │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3456] @ 3a06a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3476] @ 3a0684 │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3476] @ 3a06a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3496] @ 3a0688 │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3496] @ 3a06ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3516] @ 3a068c │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3516] @ 3a06b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3536] @ 3a0690 │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3536] @ 3a06b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3556] @ 3a0694 │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3556] @ 3a06b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3576] @ 3a0698 │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3576] @ 3a06bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3596] @ 3a069c │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3596] @ 3a06c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3616] @ 3a06a0 │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3616] @ 3a06c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3636] @ 3a06a4 │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3636] @ 3a06c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3656] @ 3a06a8 │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3656] @ 3a06cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3676] @ 3a06ac │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3676] @ 3a06d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3696] @ 3a06b0 │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3696] @ 3a06d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3716] @ 3a06b4 │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3716] @ 3a06d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ - ldr r2, [pc, #-3736] @ 3a06b8 │ │ │ │ + b 3a12ec │ │ │ │ + ldr r2, [pc, #-3736] @ 3a06dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a12c8 │ │ │ │ + b 3a12ec │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #-3768] @ 3a06bc │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #-3768] @ 3a06e0 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a4140 │ │ │ │ + bhi 3a4164 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3800] @ 3a06c0 │ │ │ │ + ldr r2, [pc, #-3800] @ 3a06e4 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396240 │ │ │ │ - ldr r2, [pc, #-3824] @ 3a06c4 │ │ │ │ + b 396264 │ │ │ │ + ldr r2, [pc, #-3824] @ 3a06e8 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a248 │ │ │ │ + b 39a26c │ │ │ │ sub r3, r1, #6272 @ 0x1880 │ │ │ │ sub r3, r3, #52 @ 0x34 │ │ │ │ - ldr r2, [pc, #-3856] @ 3a06c8 │ │ │ │ + ldr r2, [pc, #-3856] @ 3a06ec │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 39a588 │ │ │ │ + beq 3949b4 │ │ │ │ + b 39a5ac │ │ │ │ sub r3, r1, #6336 @ 0x18c0 │ │ │ │ sub r3, r3, #20 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #-3908] @ 3a06c8 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #-3908] @ 3a06ec │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39a588 │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #-3916] @ 3a06d4 │ │ │ │ + bne 39a5ac │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #-3916] @ 3a06f8 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a33b4 │ │ │ │ + bhi 3a33d8 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 3a34cc │ │ │ │ - ldr r3, [pc, #-3944] @ 3a06cc │ │ │ │ + bcc 3a34f0 │ │ │ │ + ldr r3, [pc, #-3944] @ 3a06f0 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3fac │ │ │ │ + bhi 3a3fd0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #-3992] @ 3a06d0 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #-3992] @ 3a06f4 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a4140 │ │ │ │ + bhi 3a4164 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r1, #828 @ 0x33c │ │ │ │ - beq 394c40 │ │ │ │ - b 394990 │ │ │ │ - ldr r3, [pc, #-4036] @ 3a06d4 │ │ │ │ + beq 394c64 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r3, [pc, #-4036] @ 3a06f8 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3478 │ │ │ │ + bhi 3a349c │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 396a50 │ │ │ │ - ldr r3, [pc, #-4052] @ 3a06d8 │ │ │ │ + bcc 396a74 │ │ │ │ + ldr r3, [pc, #-4052] @ 3a06fc │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3fac │ │ │ │ + bhi 3a3fd0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #4040] @ 3a269c │ │ │ │ + ldr r2, [pc, #4040] @ 3a26c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #512 @ 0x200 │ │ │ │ cmp r3, #7 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #4004] @ 3a26a0 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #4004] @ 3a26c4 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3a4140 │ │ │ │ + bhi 3a4164 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3972] @ 3a26a4 │ │ │ │ + ldr r2, [pc, #3972] @ 3a26c8 │ │ │ │ mov r3, r9 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39bad0 │ │ │ │ - ldr r3, [pc, #3948] @ 3a26a8 │ │ │ │ + b 39baf4 │ │ │ │ + ldr r3, [pc, #3948] @ 3a26cc │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a359c │ │ │ │ + bhi 3a35c0 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 3a34cc │ │ │ │ - ldr r3, [pc, #3932] @ 3a26ac │ │ │ │ + bcc 3a34f0 │ │ │ │ + ldr r3, [pc, #3932] @ 3a26d0 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3fac │ │ │ │ + bhi 3a3fd0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r1, #4480 @ 0x1180 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 394990 │ │ │ │ - ldr r2, [pc, #3876] @ 3a26b0 │ │ │ │ + bhi 3949b4 │ │ │ │ + ldr r2, [pc, #3876] @ 3a26d4 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 39e4ec │ │ │ │ - b 394990 │ │ │ │ + bne 39e510 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #3844] @ 3a26b4 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #3844] @ 3a26d8 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396a50 │ │ │ │ + bhi 396a74 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #32768 @ 0x8000 │ │ │ │ sub r3, r3, #6 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #3800] @ 3a26b8 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #3800] @ 3a26dc │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi 396a50 │ │ │ │ + bhi 396a74 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrsh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3752] @ 3a26a8 │ │ │ │ + ldr r3, [pc, #3752] @ 3a26cc │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a34f4 │ │ │ │ + bhi 3a3518 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 396a50 │ │ │ │ - ldr r3, [pc, #3752] @ 3a26bc │ │ │ │ + bcc 396a74 │ │ │ │ + ldr r3, [pc, #3752] @ 3a26e0 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3fac │ │ │ │ + bhi 3a3fd0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3692] @ 3a26a8 │ │ │ │ + ldr r3, [pc, #3692] @ 3a26cc │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a35d4 │ │ │ │ + bhi 3a35f8 │ │ │ │ cmp r5, #17152 @ 0x4300 │ │ │ │ - bcc 396a50 │ │ │ │ - ldr r3, [pc, #3696] @ 3a26c0 │ │ │ │ + bcc 396a74 │ │ │ │ + ldr r3, [pc, #3696] @ 3a26e4 │ │ │ │ sub r2, r5, #17152 @ 0x4300 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3a3fac │ │ │ │ + bhi 3a3fd0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r1, #4480 @ 0x1180 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #3632] @ 3a26b0 │ │ │ │ + ldr r2, [pc, #3632] @ 3a26d4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 394990 │ │ │ │ - b 3a11d8 │ │ │ │ - ldr r2, [pc, #3624] @ 3a26c4 │ │ │ │ + beq 3949b4 │ │ │ │ + b 3a11fc │ │ │ │ + ldr r2, [pc, #3624] @ 3a26e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3600] @ 3a26c8 │ │ │ │ + ldr r3, [pc, #3600] @ 3a26ec │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a193c │ │ │ │ + bhi 3a1960 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 3a1970 │ │ │ │ - ldr r3, [pc, #3584] @ 3a26cc │ │ │ │ + bcc 3a1994 │ │ │ │ + ldr r3, [pc, #3584] @ 3a26f0 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a4000 │ │ │ │ + bhi 3a4024 │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3552] @ 3a26d0 │ │ │ │ + ldr r2, [pc, #3552] @ 3a26f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3528] @ 3a26d4 │ │ │ │ + ldr r2, [pc, #3528] @ 3a26f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3504] @ 3a26d8 │ │ │ │ + ldr r2, [pc, #3504] @ 3a26fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3480] @ 3a26dc │ │ │ │ + ldr r3, [pc, #3480] @ 3a2700 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3a1ab0 │ │ │ │ + beq 3a1ad4 │ │ │ │ add r3, r3, #1 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 396a50 │ │ │ │ - ldr r2, [pc, #3460] @ 3a26e0 │ │ │ │ + bne 396a74 │ │ │ │ + ldr r2, [pc, #3460] @ 3a2704 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3436] @ 3a26e4 │ │ │ │ + ldr r3, [pc, #3436] @ 3a2708 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 396a50 │ │ │ │ - ldr r2, [pc, #3428] @ 3a26e8 │ │ │ │ + bne 396a74 │ │ │ │ + ldr r2, [pc, #3428] @ 3a270c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3368] @ 3a26c8 │ │ │ │ + ldr r3, [pc, #3368] @ 3a26ec │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a193c │ │ │ │ + bhi 3a1960 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 3a1970 │ │ │ │ - ldr r3, [pc, #3384] @ 3a26ec │ │ │ │ + bcc 3a1994 │ │ │ │ + ldr r3, [pc, #3384] @ 3a2710 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a4000 │ │ │ │ + bhi 3a4024 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3312] @ 3a26c8 │ │ │ │ + ldr r3, [pc, #3312] @ 3a26ec │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a193c │ │ │ │ + bhi 3a1960 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 3a1970 │ │ │ │ - ldr r3, [pc, #3332] @ 3a26f0 │ │ │ │ + bcc 3a1994 │ │ │ │ + ldr r3, [pc, #3332] @ 3a2714 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a4000 │ │ │ │ + bhi 3a4024 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3256] @ 3a26c8 │ │ │ │ + ldr r3, [pc, #3256] @ 3a26ec │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a193c │ │ │ │ + bhi 3a1960 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 3a1970 │ │ │ │ - ldr r3, [pc, #3280] @ 3a26f4 │ │ │ │ + bcc 3a1994 │ │ │ │ + ldr r3, [pc, #3280] @ 3a2718 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a4000 │ │ │ │ + bhi 3a4024 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3200] @ 3a26c8 │ │ │ │ + ldr r3, [pc, #3200] @ 3a26ec │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a193c │ │ │ │ + bhi 3a1960 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 3a1970 │ │ │ │ - ldr r3, [pc, #3228] @ 3a26f8 │ │ │ │ + bcc 3a1994 │ │ │ │ + ldr r3, [pc, #3228] @ 3a271c │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a4000 │ │ │ │ + bhi 3a4024 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3144] @ 3a26c8 │ │ │ │ + ldr r3, [pc, #3144] @ 3a26ec │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a193c │ │ │ │ + bhi 3a1960 │ │ │ │ cmp r5, #7680 @ 0x1e00 │ │ │ │ - bcc 3a1970 │ │ │ │ - ldr r3, [pc, #3176] @ 3a26fc │ │ │ │ + bcc 3a1994 │ │ │ │ + ldr r3, [pc, #3176] @ 3a2720 │ │ │ │ sub r2, r5, #7680 @ 0x1e00 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a4000 │ │ │ │ + bhi 3a4024 │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3144] @ 3a2700 │ │ │ │ + ldr r2, [pc, #3144] @ 3a2724 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 39ae9c │ │ │ │ - ldr r3, [pc, #3112] @ 3a2704 │ │ │ │ + beq 39aec0 │ │ │ │ + ldr r3, [pc, #3112] @ 3a2728 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #13 │ │ │ │ - bhi 39ae9c │ │ │ │ + bhi 39aec0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3080] @ 3a2708 │ │ │ │ + ldr r2, [pc, #3080] @ 3a272c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3056] @ 3a270c │ │ │ │ + ldr r2, [pc, #3056] @ 3a2730 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3032] @ 3a2710 │ │ │ │ + ldr r2, [pc, #3032] @ 3a2734 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3008] @ 3a2714 │ │ │ │ + ldr r2, [pc, #3008] @ 3a2738 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2984] @ 3a2718 │ │ │ │ + ldr r2, [pc, #2984] @ 3a273c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2960] @ 3a271c │ │ │ │ + ldr r2, [pc, #2960] @ 3a2740 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 397c74 │ │ │ │ - b 394990 │ │ │ │ - ldr r2, [pc, #2920] @ 3a2720 │ │ │ │ + beq 397c98 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r2, [pc, #2920] @ 3a2744 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e38 │ │ │ │ - ldr r2, [pc, #2900] @ 3a2724 │ │ │ │ + b 399e5c │ │ │ │ + ldr r2, [pc, #2900] @ 3a2748 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396320 │ │ │ │ - ldr r2, [pc, #2880] @ 3a2728 │ │ │ │ + b 396344 │ │ │ │ + ldr r2, [pc, #2880] @ 3a274c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2856] @ 3a272c │ │ │ │ + ldr r2, [pc, #2856] @ 3a2750 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3a123c │ │ │ │ - ldr r2, [pc, #2836] @ 3a2730 │ │ │ │ + b 3a1260 │ │ │ │ + ldr r2, [pc, #2836] @ 3a2754 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e550 │ │ │ │ - ldr r2, [pc, #2816] @ 3a2734 │ │ │ │ + b 39e574 │ │ │ │ + ldr r2, [pc, #2816] @ 3a2758 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396ae0 │ │ │ │ - ldr r2, [pc, #2796] @ 3a2738 │ │ │ │ + b 396b04 │ │ │ │ + ldr r2, [pc, #2796] @ 3a275c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a188 │ │ │ │ - ldr r2, [pc, #2776] @ 3a273c │ │ │ │ + b 39a1ac │ │ │ │ + ldr r2, [pc, #2776] @ 3a2760 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2752] @ 3a2740 │ │ │ │ + ldr r2, [pc, #2752] @ 3a2764 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396530 │ │ │ │ - ldr r2, [pc, #2732] @ 3a2744 │ │ │ │ + b 396554 │ │ │ │ + ldr r2, [pc, #2732] @ 3a2768 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3964fc │ │ │ │ - ldr r2, [pc, #2712] @ 3a2748 │ │ │ │ + b 396520 │ │ │ │ + ldr r2, [pc, #2712] @ 3a276c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39619c │ │ │ │ - ldr r2, [pc, #2692] @ 3a274c │ │ │ │ + b 3961c0 │ │ │ │ + ldr r2, [pc, #2692] @ 3a2770 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396168 │ │ │ │ - ldr r2, [pc, #2672] @ 3a2750 │ │ │ │ + b 39618c │ │ │ │ + ldr r2, [pc, #2672] @ 3a2774 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ed60 │ │ │ │ - ldr r2, [pc, #2652] @ 3a2754 │ │ │ │ + b 39ed84 │ │ │ │ + ldr r2, [pc, #2652] @ 3a2778 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ed2c │ │ │ │ - ldr r2, [pc, #2632] @ 3a2758 │ │ │ │ + b 39ed50 │ │ │ │ + ldr r2, [pc, #2632] @ 3a277c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3992f4 │ │ │ │ - ldr r2, [pc, #2612] @ 3a275c │ │ │ │ + b 399318 │ │ │ │ + ldr r2, [pc, #2612] @ 3a2780 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3993c4 │ │ │ │ - ldr r2, [pc, #2592] @ 3a2760 │ │ │ │ + b 3993e8 │ │ │ │ + ldr r2, [pc, #2592] @ 3a2784 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399390 │ │ │ │ - ldr r2, [pc, #2572] @ 3a2764 │ │ │ │ + b 3993b4 │ │ │ │ + ldr r2, [pc, #2572] @ 3a2788 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39eb7c │ │ │ │ - ldr r2, [pc, #2552] @ 3a2768 │ │ │ │ + b 39eba0 │ │ │ │ + ldr r2, [pc, #2552] @ 3a278c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39eb48 │ │ │ │ - ldr r2, [pc, #2532] @ 3a276c │ │ │ │ + b 39eb6c │ │ │ │ + ldr r2, [pc, #2532] @ 3a2790 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39eb14 │ │ │ │ - ldr r2, [pc, #2512] @ 3a2770 │ │ │ │ + b 39eb38 │ │ │ │ + ldr r2, [pc, #2512] @ 3a2794 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39eae0 │ │ │ │ - ldr r2, [pc, #2492] @ 3a2774 │ │ │ │ + b 39eb04 │ │ │ │ + ldr r2, [pc, #2492] @ 3a2798 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39eaac │ │ │ │ - ldr r2, [pc, #2472] @ 3a2778 │ │ │ │ + b 39ead0 │ │ │ │ + ldr r2, [pc, #2472] @ 3a279c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ea78 │ │ │ │ - ldr r2, [pc, #2452] @ 3a277c │ │ │ │ + b 39ea9c │ │ │ │ + ldr r2, [pc, #2452] @ 3a27a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ea44 │ │ │ │ - ldr r2, [pc, #2432] @ 3a2780 │ │ │ │ + b 39ea68 │ │ │ │ + ldr r2, [pc, #2432] @ 3a27a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2408] @ 3a2784 │ │ │ │ + ldr r2, [pc, #2408] @ 3a27a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3961d0 │ │ │ │ - ldr r2, [pc, #2388] @ 3a2788 │ │ │ │ + b 3961f4 │ │ │ │ + ldr r2, [pc, #2388] @ 3a27ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39638c │ │ │ │ - ldr r2, [pc, #2368] @ 3a278c │ │ │ │ + b 3963b0 │ │ │ │ + ldr r2, [pc, #2368] @ 3a27b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398884 │ │ │ │ - ldr r2, [pc, #2348] @ 3a2790 │ │ │ │ + b 3988a8 │ │ │ │ + ldr r2, [pc, #2348] @ 3a27b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398850 │ │ │ │ - ldr r3, [pc, #2328] @ 3a2794 │ │ │ │ + b 398874 │ │ │ │ + ldr r3, [pc, #2328] @ 3a27b8 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 396a50 │ │ │ │ - ldr r2, [pc, #2320] @ 3a2798 │ │ │ │ + bne 396a74 │ │ │ │ + ldr r2, [pc, #2320] @ 3a27bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2296] @ 3a279c │ │ │ │ + ldr r2, [pc, #2296] @ 3a27c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a9ac │ │ │ │ - ldr r2, [pc, #2276] @ 3a27a0 │ │ │ │ + b 39a9d0 │ │ │ │ + ldr r2, [pc, #2276] @ 3a27c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396fec │ │ │ │ - ldr r2, [pc, #2256] @ 3a27a4 │ │ │ │ + b 397010 │ │ │ │ + ldr r2, [pc, #2256] @ 3a27c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d68c │ │ │ │ - ldr r2, [pc, #2236] @ 3a27a8 │ │ │ │ + b 39d6b0 │ │ │ │ + ldr r2, [pc, #2236] @ 3a27cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d658 │ │ │ │ - ldr r2, [pc, #2216] @ 3a27ac │ │ │ │ + b 39d67c │ │ │ │ + ldr r2, [pc, #2216] @ 3a27d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d624 │ │ │ │ - ldr r2, [pc, #2196] @ 3a27b0 │ │ │ │ + b 39d648 │ │ │ │ + ldr r2, [pc, #2196] @ 3a27d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d5f0 │ │ │ │ - ldr r2, [pc, #2176] @ 3a27b4 │ │ │ │ + b 39d614 │ │ │ │ + ldr r2, [pc, #2176] @ 3a27d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2152] @ 3a27b8 │ │ │ │ + ldr r2, [pc, #2152] @ 3a27dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39745c │ │ │ │ - ldr r2, [pc, #2132] @ 3a27bc │ │ │ │ + b 397480 │ │ │ │ + ldr r2, [pc, #2132] @ 3a27e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397428 │ │ │ │ - ldr r2, [pc, #2112] @ 3a27c0 │ │ │ │ + b 39744c │ │ │ │ + ldr r2, [pc, #2112] @ 3a27e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3973f4 │ │ │ │ - ldr r2, [pc, #2092] @ 3a27c4 │ │ │ │ + b 397418 │ │ │ │ + ldr r2, [pc, #2092] @ 3a27e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3973c0 │ │ │ │ - ldr r2, [pc, #2072] @ 3a27c8 │ │ │ │ + b 3973e4 │ │ │ │ + ldr r2, [pc, #2072] @ 3a27ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2048] @ 3a27cc │ │ │ │ + ldr r2, [pc, #2048] @ 3a27f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397490 │ │ │ │ - ldr r2, [pc, #2028] @ 3a27d0 │ │ │ │ + b 3974b4 │ │ │ │ + ldr r2, [pc, #2028] @ 3a27f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2004] @ 3a27d4 │ │ │ │ + ldr r2, [pc, #2004] @ 3a27f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a664 │ │ │ │ - ldr r2, [pc, #1984] @ 3a27d8 │ │ │ │ + b 39a688 │ │ │ │ + ldr r2, [pc, #1984] @ 3a27fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a630 │ │ │ │ - ldr r2, [pc, #1964] @ 3a27dc │ │ │ │ + b 39a654 │ │ │ │ + ldr r2, [pc, #1964] @ 3a2800 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a5fc │ │ │ │ - ldr r2, [pc, #1944] @ 3a27e0 │ │ │ │ + b 39a620 │ │ │ │ + ldr r2, [pc, #1944] @ 3a2804 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a5c8 │ │ │ │ - ldr r2, [pc, #1924] @ 3a27e4 │ │ │ │ + b 39a5ec │ │ │ │ + ldr r2, [pc, #1924] @ 3a2808 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a6cc │ │ │ │ - ldr r2, [pc, #1904] @ 3a27e8 │ │ │ │ + b 39a6f0 │ │ │ │ + ldr r2, [pc, #1904] @ 3a280c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a698 │ │ │ │ - ldr r2, [pc, #1884] @ 3a27ec │ │ │ │ + b 39a6bc │ │ │ │ + ldr r2, [pc, #1884] @ 3a2810 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1860] @ 3a27f0 │ │ │ │ + ldr r2, [pc, #1860] @ 3a2814 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1836] @ 3a27f4 │ │ │ │ + ldr r2, [pc, #1836] @ 3a2818 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39abcc │ │ │ │ - ldr r2, [pc, #1816] @ 3a27f8 │ │ │ │ + b 39abf0 │ │ │ │ + ldr r2, [pc, #1816] @ 3a281c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39aa88 │ │ │ │ - ldr r2, [pc, #1796] @ 3a27fc │ │ │ │ + b 39aaac │ │ │ │ + ldr r2, [pc, #1796] @ 3a2820 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39aa54 │ │ │ │ - ldr r2, [pc, #1776] @ 3a2800 │ │ │ │ + b 39aa78 │ │ │ │ + ldr r2, [pc, #1776] @ 3a2824 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39aa20 │ │ │ │ - ldr r2, [pc, #1756] @ 3a2804 │ │ │ │ + b 39aa44 │ │ │ │ + ldr r2, [pc, #1756] @ 3a2828 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a9ec │ │ │ │ - ldr r2, [pc, #1736] @ 3a2808 │ │ │ │ + b 39aa10 │ │ │ │ + ldr r2, [pc, #1736] @ 3a282c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1712] @ 3a280c │ │ │ │ + ldr r2, [pc, #1712] @ 3a2830 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ad74 │ │ │ │ - ldr r2, [pc, #1692] @ 3a2810 │ │ │ │ + b 39ad98 │ │ │ │ + ldr r2, [pc, #1692] @ 3a2834 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ad40 │ │ │ │ - ldr r2, [pc, #1672] @ 3a2814 │ │ │ │ + b 39ad64 │ │ │ │ + ldr r2, [pc, #1672] @ 3a2838 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ad0c │ │ │ │ - ldr r2, [pc, #1652] @ 3a2818 │ │ │ │ + b 39ad30 │ │ │ │ + ldr r2, [pc, #1652] @ 3a283c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39acd8 │ │ │ │ - ldr r2, [pc, #1632] @ 3a281c │ │ │ │ + b 39acfc │ │ │ │ + ldr r2, [pc, #1632] @ 3a2840 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39aca4 │ │ │ │ - ldr r2, [pc, #1612] @ 3a2820 │ │ │ │ + b 39acc8 │ │ │ │ + ldr r2, [pc, #1612] @ 3a2844 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ac70 │ │ │ │ - ldr r2, [pc, #1592] @ 3a2824 │ │ │ │ + b 39ac94 │ │ │ │ + ldr r2, [pc, #1592] @ 3a2848 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ac3c │ │ │ │ - ldr r2, [pc, #1572] @ 3a2828 │ │ │ │ + b 39ac60 │ │ │ │ + ldr r2, [pc, #1572] @ 3a284c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39705c │ │ │ │ - ldr r2, [pc, #1552] @ 3a282c │ │ │ │ + b 397080 │ │ │ │ + ldr r2, [pc, #1552] @ 3a2850 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1528] @ 3a2830 │ │ │ │ + ldr r2, [pc, #1528] @ 3a2854 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397b94 │ │ │ │ - ldr r2, [pc, #1508] @ 3a2834 │ │ │ │ + b 397bb8 │ │ │ │ + ldr r2, [pc, #1508] @ 3a2858 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397b60 │ │ │ │ - ldr r2, [pc, #1488] @ 3a2838 │ │ │ │ + b 397b84 │ │ │ │ + ldr r2, [pc, #1488] @ 3a285c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397b2c │ │ │ │ - ldr r2, [pc, #1468] @ 3a283c │ │ │ │ + b 397b50 │ │ │ │ + ldr r2, [pc, #1468] @ 3a2860 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397af8 │ │ │ │ - ldr r2, [pc, #1448] @ 3a2840 │ │ │ │ + b 397b1c │ │ │ │ + ldr r2, [pc, #1448] @ 3a2864 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397ac4 │ │ │ │ - ldr r2, [pc, #1428] @ 3a2844 │ │ │ │ + b 397ae8 │ │ │ │ + ldr r2, [pc, #1428] @ 3a2868 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397a90 │ │ │ │ - ldr r2, [pc, #1408] @ 3a2848 │ │ │ │ + b 397ab4 │ │ │ │ + ldr r2, [pc, #1408] @ 3a286c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397a5c │ │ │ │ - ldr r2, [pc, #1388] @ 3a284c │ │ │ │ + b 397a80 │ │ │ │ + ldr r2, [pc, #1388] @ 3a2870 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397a28 │ │ │ │ - ldr r2, [pc, #1368] @ 3a2850 │ │ │ │ + b 397a4c │ │ │ │ + ldr r2, [pc, #1368] @ 3a2874 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3979f4 │ │ │ │ - ldr r2, [pc, #1348] @ 3a2854 │ │ │ │ + b 397a18 │ │ │ │ + ldr r2, [pc, #1348] @ 3a2878 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3979c0 │ │ │ │ - ldr r2, [pc, #1328] @ 3a2858 │ │ │ │ + b 3979e4 │ │ │ │ + ldr r2, [pc, #1328] @ 3a287c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397f00 │ │ │ │ - ldr r2, [pc, #1308] @ 3a285c │ │ │ │ + b 397f24 │ │ │ │ + ldr r2, [pc, #1308] @ 3a2880 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ tst r2, #1 │ │ │ │ - bne 3950bc │ │ │ │ - b 394990 │ │ │ │ - ldr r2, [pc, #1272] @ 3a2860 │ │ │ │ + bne 3950e0 │ │ │ │ + b 3949b4 │ │ │ │ + ldr r2, [pc, #1272] @ 3a2884 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d2e8 │ │ │ │ - ldr r2, [pc, #1252] @ 3a2864 │ │ │ │ + b 39d30c │ │ │ │ + ldr r2, [pc, #1252] @ 3a2888 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d2b4 │ │ │ │ - ldr r2, [pc, #1232] @ 3a2868 │ │ │ │ + b 39d2d8 │ │ │ │ + ldr r2, [pc, #1232] @ 3a288c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1208] @ 3a286c │ │ │ │ + ldr r2, [pc, #1208] @ 3a2890 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397dd0 │ │ │ │ - ldr r2, [pc, #1188] @ 3a2870 │ │ │ │ + b 397df4 │ │ │ │ + ldr r2, [pc, #1188] @ 3a2894 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1164] @ 3a2874 │ │ │ │ + ldr r2, [pc, #1164] @ 3a2898 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c2a4 │ │ │ │ - ldr r2, [pc, #1144] @ 3a2878 │ │ │ │ + b 39c2c8 │ │ │ │ + ldr r2, [pc, #1144] @ 3a289c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c270 │ │ │ │ - ldr r2, [pc, #1124] @ 3a287c │ │ │ │ + b 39c294 │ │ │ │ + ldr r2, [pc, #1124] @ 3a28a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ecf8 │ │ │ │ - ldr r2, [pc, #1104] @ 3a2880 │ │ │ │ + b 39ed1c │ │ │ │ + ldr r2, [pc, #1104] @ 3a28a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3949e4 │ │ │ │ - ldr r2, [pc, #1084] @ 3a2884 │ │ │ │ + b 394a08 │ │ │ │ + ldr r2, [pc, #1084] @ 3a28a8 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f324 │ │ │ │ - ldr r2, [pc, #1064] @ 3a2888 │ │ │ │ + b 39f348 │ │ │ │ + ldr r2, [pc, #1064] @ 3a28ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f324 │ │ │ │ - ldr r2, [pc, #1044] @ 3a288c │ │ │ │ + b 39f348 │ │ │ │ + ldr r2, [pc, #1044] @ 3a28b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396b54 │ │ │ │ - ldr r2, [pc, #1024] @ 3a2890 │ │ │ │ + b 396b78 │ │ │ │ + ldr r2, [pc, #1024] @ 3a28b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396b20 │ │ │ │ - ldr r2, [pc, #1004] @ 3a2894 │ │ │ │ + b 396b44 │ │ │ │ + ldr r2, [pc, #1004] @ 3a28b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396c60 │ │ │ │ - ldr r2, [pc, #984] @ 3a2898 │ │ │ │ + b 396c84 │ │ │ │ + ldr r2, [pc, #984] @ 3a28bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396c2c │ │ │ │ - ldr r2, [pc, #964] @ 3a289c │ │ │ │ + b 396c50 │ │ │ │ + ldr r2, [pc, #964] @ 3a28c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396bf8 │ │ │ │ - ldr r2, [pc, #944] @ 3a28a0 │ │ │ │ + b 396c1c │ │ │ │ + ldr r2, [pc, #944] @ 3a28c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 396bc4 │ │ │ │ - ldr r2, [pc, #924] @ 3a28a4 │ │ │ │ + b 396be8 │ │ │ │ + ldr r2, [pc, #924] @ 3a28c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39aabc │ │ │ │ - ldr r2, [pc, #904] @ 3a28a8 │ │ │ │ + b 39aae0 │ │ │ │ + ldr r2, [pc, #904] @ 3a28cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c5f4 │ │ │ │ - ldr r2, [pc, #884] @ 3a28ac │ │ │ │ + b 39c618 │ │ │ │ + ldr r2, [pc, #884] @ 3a28d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c76c │ │ │ │ - ldr r2, [pc, #864] @ 3a28b0 │ │ │ │ + b 39c790 │ │ │ │ + ldr r2, [pc, #864] @ 3a28d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c738 │ │ │ │ - ldr r2, [pc, #844] @ 3a28b4 │ │ │ │ + b 39c75c │ │ │ │ + ldr r2, [pc, #844] @ 3a28d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c704 │ │ │ │ - ldr r2, [pc, #824] @ 3a28b8 │ │ │ │ + b 39c728 │ │ │ │ + ldr r2, [pc, #824] @ 3a28dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c6d0 │ │ │ │ - ldr r2, [pc, #804] @ 3a28bc │ │ │ │ + b 39c6f4 │ │ │ │ + ldr r2, [pc, #804] @ 3a28e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c69c │ │ │ │ - ldr r2, [pc, #784] @ 3a28c0 │ │ │ │ + b 39c6c0 │ │ │ │ + ldr r2, [pc, #784] @ 3a28e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c668 │ │ │ │ - ldr r2, [pc, #764] @ 3a28c4 │ │ │ │ + b 39c68c │ │ │ │ + ldr r2, [pc, #764] @ 3a28e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c634 │ │ │ │ - ldr r2, [pc, #744] @ 3a28c8 │ │ │ │ + b 39c658 │ │ │ │ + ldr r2, [pc, #744] @ 3a28ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39b300 │ │ │ │ - ldr r2, [pc, #724] @ 3a28cc │ │ │ │ + b 39b324 │ │ │ │ + ldr r2, [pc, #724] @ 3a28f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39b2c0 │ │ │ │ - ldr r2, [pc, #704] @ 3a28d0 │ │ │ │ + b 39b2e4 │ │ │ │ + ldr r2, [pc, #704] @ 3a28f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39b3e0 │ │ │ │ - ldr r2, [pc, #684] @ 3a28d4 │ │ │ │ + b 39b404 │ │ │ │ + ldr r2, [pc, #684] @ 3a28f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #660] @ 3a28d8 │ │ │ │ + ldr r2, [pc, #660] @ 3a28fc │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d890 │ │ │ │ - ldr r2, [pc, #640] @ 3a28dc │ │ │ │ + b 39d8b4 │ │ │ │ + ldr r2, [pc, #640] @ 3a2900 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d890 │ │ │ │ - ldr r2, [pc, #620] @ 3a28e0 │ │ │ │ + b 39d8b4 │ │ │ │ + ldr r2, [pc, #620] @ 3a2904 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cef0 │ │ │ │ - ldr r2, [pc, #600] @ 3a28e4 │ │ │ │ + b 39cf14 │ │ │ │ + ldr r2, [pc, #600] @ 3a2908 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cebc │ │ │ │ - addseq sp, ip, r8, asr #31 │ │ │ │ - adceq r3, lr, r4, ror pc │ │ │ │ - @ instruction: 0x009a29fc │ │ │ │ + b 39cee0 │ │ │ │ + addseq sp, ip, r4, asr #31 │ │ │ │ + adceq r3, lr, r0, ror pc │ │ │ │ + @ instruction: 0x009a29f8 │ │ │ │ andeq r4, r0, r8, lsl #6 │ │ │ │ - adceq r3, lr, lr, lsr #30 │ │ │ │ + adceq r3, lr, sl, lsr #30 │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - adceq r3, lr, r2, ror #29 │ │ │ │ - @ instruction: 0x00ae3ebe │ │ │ │ - umlaleq r3, lr, r2, lr │ │ │ │ - adceq r3, lr, r6, ror #28 │ │ │ │ - addseq r5, fp, r4, lsr sp │ │ │ │ + ldrdeq r3, [lr], lr @ │ │ │ │ + @ instruction: 0x00ae3eba │ │ │ │ + adceq r3, lr, lr, lsl #29 │ │ │ │ + adceq r3, lr, r2, ror #28 │ │ │ │ + addseq r5, fp, r0, lsr sp │ │ │ │ andeq r1, r0, r3, lsl #28 │ │ │ │ - strdeq r3, [lr], sl @ │ │ │ │ - addseq lr, ip, ip, ror #20 │ │ │ │ + strdeq r3, [lr], r6 @ │ │ │ │ + addseq lr, ip, r8, ror #20 │ │ │ │ + addseq lr, ip, ip, lsr sl │ │ │ │ addseq lr, ip, r0, asr #20 │ │ │ │ - addseq lr, ip, r4, asr #20 │ │ │ │ andeq r8, r0, r7, lsl #10 │ │ │ │ - addseq lr, ip, r8, lsr sl │ │ │ │ + addseq lr, ip, r4, lsr sl │ │ │ │ andeq r1, r0, sl, lsl #10 │ │ │ │ - @ instruction: 0x009ce9f8 │ │ │ │ - adceq r3, lr, r5, lsl sp │ │ │ │ - adceq r3, lr, r0, ror #25 │ │ │ │ - adceq r3, lr, fp, lsr #25 │ │ │ │ - adceq r3, lr, r6, ror ip │ │ │ │ - adceq r3, lr, r1, asr #24 │ │ │ │ - @ instruction: 0x009ce8d0 │ │ │ │ - strdeq r3, [lr], ip @ │ │ │ │ - addseq pc, ip, ip, lsl #10 │ │ │ │ - addseq pc, ip, r0, ror #9 │ │ │ │ - @ instruction: 0x009cf4b4 │ │ │ │ - addseq pc, ip, ip, lsl #9 │ │ │ │ - addseq pc, ip, r4, ror #8 │ │ │ │ - addseq pc, ip, ip, lsr r4 @ │ │ │ │ - umullseq lr, ip, r4, lr │ │ │ │ - umullseq sp, ip, r0, r0 │ │ │ │ - @ instruction: 0x009cebb4 │ │ │ │ - addseq sp, ip, ip, ror #29 │ │ │ │ - @ instruction: 0x009cded4 │ │ │ │ - addseq ip, fp, r4, ror #10 │ │ │ │ - @ instruction: 0x009b52f4 │ │ │ │ - addseq lr, ip, r0, lsl #31 │ │ │ │ - addseq r5, fp, r0, asr #5 │ │ │ │ - addseq r5, fp, r8, lsr #5 │ │ │ │ - umullseq r5, fp, r0, r2 │ │ │ │ - addseq r5, fp, r8, ror r2 │ │ │ │ - addseq r5, fp, r0, ror #4 │ │ │ │ - addseq r5, fp, r8, asr #4 │ │ │ │ - addseq pc, ip, r8, lsr #16 │ │ │ │ - addseq r5, fp, r8, lsl r2 │ │ │ │ - addseq r5, fp, r0, lsl #4 │ │ │ │ - addseq r5, fp, r8, ror #3 │ │ │ │ - @ instruction: 0x009b51d0 │ │ │ │ - @ instruction: 0x009b51b8 │ │ │ │ - addseq r5, fp, r0, lsr #3 │ │ │ │ - addseq r5, fp, r8, lsl #3 │ │ │ │ - addseq r5, fp, r0, ror r1 │ │ │ │ - addseq r5, fp, r8, asr r1 │ │ │ │ - @ instruction: 0x009cdef8 │ │ │ │ - addseq r5, fp, r4, lsr #2 │ │ │ │ - addseq r5, fp, ip, lsl #2 │ │ │ │ - addseq pc, ip, r4, asr #9 │ │ │ │ - addseq pc, ip, r0, asr r4 @ │ │ │ │ + @ instruction: 0x009ce9f4 │ │ │ │ + adceq r3, lr, r1, lsl sp │ │ │ │ + ldrdeq r3, [lr], ip @ │ │ │ │ + adceq r3, lr, r7, lsr #25 │ │ │ │ + adceq r3, lr, r2, ror ip │ │ │ │ + adceq r3, lr, sp, lsr ip │ │ │ │ + addseq lr, ip, ip, asr #17 │ │ │ │ + strdeq r3, [lr], r8 @ │ │ │ │ + addseq pc, ip, r8, lsl #10 │ │ │ │ + @ instruction: 0x009cf4dc │ │ │ │ + @ instruction: 0x009cf4b0 │ │ │ │ + addseq pc, ip, r8, lsl #9 │ │ │ │ + addseq pc, ip, r0, ror #8 │ │ │ │ + addseq pc, ip, r8, lsr r4 @ │ │ │ │ + umullseq lr, ip, r0, lr │ │ │ │ + addseq sp, ip, ip, lsl #1 │ │ │ │ + @ instruction: 0x009cebb0 │ │ │ │ + addseq sp, ip, r8, ror #29 │ │ │ │ + @ instruction: 0x009cded0 │ │ │ │ + addseq ip, fp, r0, ror #10 │ │ │ │ + @ instruction: 0x009b52f0 │ │ │ │ + addseq lr, ip, ip, ror pc │ │ │ │ + @ instruction: 0x009b52bc │ │ │ │ + addseq r5, fp, r4, lsr #5 │ │ │ │ + addseq r5, fp, ip, lsl #5 │ │ │ │ + addseq r5, fp, r4, ror r2 │ │ │ │ + addseq r5, fp, ip, asr r2 │ │ │ │ + addseq r5, fp, r4, asr #4 │ │ │ │ + addseq pc, ip, r4, lsr #16 │ │ │ │ + addseq r5, fp, r4, lsl r2 │ │ │ │ + @ instruction: 0x009b51fc │ │ │ │ + addseq r5, fp, r4, ror #3 │ │ │ │ + addseq r5, fp, ip, asr #3 │ │ │ │ + @ instruction: 0x009b51b4 │ │ │ │ + umullseq r5, fp, ip, r1 │ │ │ │ + addseq r5, fp, r4, lsl #3 │ │ │ │ + addseq r5, fp, ip, ror #2 │ │ │ │ + addseq r5, fp, r4, asr r1 │ │ │ │ + @ instruction: 0x009cdef4 │ │ │ │ + addseq r5, fp, r0, lsr #2 │ │ │ │ + addseq r5, fp, r8, lsl #2 │ │ │ │ + addseq pc, ip, r0, asr #9 │ │ │ │ + addseq pc, ip, ip, asr #8 │ │ │ │ andeq r1, r0, r1, lsl #26 │ │ │ │ - umullseq sp, ip, r4, pc @ │ │ │ │ - umullseq r5, fp, ip, r0 │ │ │ │ - addseq r5, fp, r4, lsl #1 │ │ │ │ - addseq r5, fp, ip, rrx │ │ │ │ - addseq r5, fp, r4, asr r0 │ │ │ │ - addseq r5, fp, ip, lsr r0 │ │ │ │ - addseq r5, fp, r4, lsr #32 │ │ │ │ - umullseq r3, lr, r8, sp │ │ │ │ - addseq lr, ip, r4, lsr sl │ │ │ │ - addseq lr, ip, ip, lsl sl │ │ │ │ - addseq lr, ip, r4, lsl #20 │ │ │ │ - @ instruction: 0x009ce9fc │ │ │ │ - @ instruction: 0x009ce9d4 │ │ │ │ - addseq lr, ip, r8, asr #19 │ │ │ │ - addseq r3, lr, r4, lsr #24 │ │ │ │ - addseq r4, fp, r0, asr #30 │ │ │ │ - addseq r4, fp, r8, lsr #30 │ │ │ │ - addseq r4, fp, r0, lsl pc │ │ │ │ - @ instruction: 0x009b4ef8 │ │ │ │ - addseq r4, fp, r0, ror #29 │ │ │ │ - addseq r4, fp, r8, asr #29 │ │ │ │ - @ instruction: 0x009ceeb4 │ │ │ │ - addseq lr, ip, r8, lsl #26 │ │ │ │ - addseq r4, fp, r8, ror lr │ │ │ │ - addseq lr, ip, r8, ror #26 │ │ │ │ - addseq lr, ip, ip, lsl #26 │ │ │ │ - @ instruction: 0x009cecf4 │ │ │ │ - addseq r4, fp, r8, lsl lr │ │ │ │ - umullseq lr, ip, r8, sp │ │ │ │ - addseq lr, ip, ip, ror sp │ │ │ │ - addseq lr, ip, r4, ror #26 │ │ │ │ - addseq lr, ip, ip, asr #26 │ │ │ │ - addseq lr, ip, r4, lsr sp │ │ │ │ - addseq lr, ip, ip, lsl sp │ │ │ │ + umullseq sp, ip, r0, pc @ │ │ │ │ + umullseq r5, fp, r8, r0 │ │ │ │ + addseq r5, fp, r0, lsl #1 │ │ │ │ + addseq r5, fp, r8, rrx │ │ │ │ + addseq r5, fp, r0, asr r0 │ │ │ │ + addseq r5, fp, r8, lsr r0 │ │ │ │ + addseq r5, fp, r0, lsr #32 │ │ │ │ + umullseq r3, lr, r4, sp │ │ │ │ + addseq lr, ip, r0, lsr sl │ │ │ │ + addseq lr, ip, r8, lsl sl │ │ │ │ + addseq lr, ip, r0, lsl #20 │ │ │ │ + @ instruction: 0x009ce9f8 │ │ │ │ + @ instruction: 0x009ce9d0 │ │ │ │ + addseq lr, ip, r4, asr #19 │ │ │ │ + addseq r3, lr, r0, lsr #24 │ │ │ │ + addseq r4, fp, ip, lsr pc │ │ │ │ + addseq r4, fp, r4, lsr #30 │ │ │ │ + addseq r4, fp, ip, lsl #30 │ │ │ │ + @ instruction: 0x009b4ef4 │ │ │ │ + @ instruction: 0x009b4edc │ │ │ │ + addseq r4, fp, r4, asr #29 │ │ │ │ + @ instruction: 0x009ceeb0 │ │ │ │ addseq lr, ip, r4, lsl #26 │ │ │ │ - addseq lr, ip, ip, ror #25 │ │ │ │ - addseq r4, fp, ip, lsr sp │ │ │ │ - @ instruction: 0x009ce6b0 │ │ │ │ - umullseq lr, ip, r4, r6 │ │ │ │ - addseq lr, ip, ip, ror r6 │ │ │ │ - addseq lr, ip, r4, ror #12 │ │ │ │ - addseq lr, ip, ip, asr #12 │ │ │ │ - addseq lr, ip, r4, lsr r6 │ │ │ │ - addseq lr, ip, ip, lsl r6 │ │ │ │ - addseq lr, ip, r4, lsl #12 │ │ │ │ - addseq lr, ip, ip, ror #11 │ │ │ │ - @ instruction: 0x009ce5d4 │ │ │ │ - umullseq lr, ip, r4, r5 │ │ │ │ - addseq r4, fp, ip, lsl #29 │ │ │ │ - addseq sp, ip, ip, lsr #9 │ │ │ │ - @ instruction: 0x009b4bd8 │ │ │ │ - addseq r4, fp, r0, asr #23 │ │ │ │ - addseq sp, ip, ip, lsr r9 │ │ │ │ - addseq r4, fp, ip, lsl #23 │ │ │ │ - @ instruction: 0x009ce8b0 │ │ │ │ - addseq r4, fp, r8, asr fp │ │ │ │ - addseq r4, fp, r0, asr #22 │ │ │ │ - addseq r4, fp, r8, lsr #22 │ │ │ │ - addseq r4, fp, r0, lsl fp │ │ │ │ - umullseq r3, lr, ip, r5 │ │ │ │ - addseq r3, lr, r4, ror r5 │ │ │ │ - addseq r3, lr, r0, ror #15 │ │ │ │ - addseq lr, ip, ip, lsl #16 │ │ │ │ - umullseq r4, fp, r8, sl │ │ │ │ - addseq r4, fp, r0, lsl #21 │ │ │ │ - addseq r4, fp, r8, ror #20 │ │ │ │ - addseq r4, fp, r0, asr sl │ │ │ │ - addseq lr, ip, r0, asr #18 │ │ │ │ - addseq sp, ip, ip, ror #30 │ │ │ │ - addseq r4, fp, r8, lsl #20 │ │ │ │ - @ instruction: 0x009b49f0 │ │ │ │ - @ instruction: 0x009b49d8 │ │ │ │ - addseq r4, fp, r0, asr #19 │ │ │ │ - addseq r4, fp, r8, lsr #19 │ │ │ │ - umullseq r4, fp, r0, r9 │ │ │ │ - addseq r4, fp, r8, ror r9 │ │ │ │ - addseq r4, fp, r0, ror #18 │ │ │ │ - addseq r4, fp, r8, asr #18 │ │ │ │ - addseq r4, fp, r0, lsr r9 │ │ │ │ - addseq r4, fp, ip, ror #16 │ │ │ │ - addseq sp, ip, r8, lsr #18 │ │ │ │ - addseq sp, ip, r8, ror #17 │ │ │ │ - addseq r4, fp, ip, asr #17 │ │ │ │ - @ instruction: 0x009b48b4 │ │ │ │ - addseq r4, fp, r4, lsr #8 │ │ │ │ - addseq r4, fp, ip, lsl #8 │ │ │ │ - @ instruction: 0x009b43f4 │ │ │ │ - @ instruction: 0x009b43dc │ │ │ │ - addseq r4, fp, r4, asr #7 │ │ │ │ - addseq r4, fp, ip, lsr #7 │ │ │ │ - umullseq r4, fp, r4, r3 │ │ │ │ - addseq r2, lr, r0, lsr #28 │ │ │ │ - @ instruction: 0x009e2df4 │ │ │ │ - addseq r4, fp, r4, asr #6 │ │ │ │ - @ instruction: 0x009ce7f4 │ │ │ │ - addseq sp, ip, r0, asr #2 │ │ │ │ + addseq r4, fp, r4, ror lr │ │ │ │ + addseq lr, ip, r4, ror #26 │ │ │ │ + addseq lr, ip, r8, lsl #26 │ │ │ │ + @ instruction: 0x009cecf0 │ │ │ │ + addseq r4, fp, r4, lsl lr │ │ │ │ + umullseq lr, ip, r4, sp │ │ │ │ + addseq lr, ip, r8, ror sp │ │ │ │ + addseq lr, ip, r0, ror #26 │ │ │ │ + addseq lr, ip, r8, asr #26 │ │ │ │ + addseq lr, ip, r0, lsr sp │ │ │ │ + addseq lr, ip, r8, lsl sp │ │ │ │ + addseq lr, ip, r0, lsl #26 │ │ │ │ + addseq lr, ip, r8, ror #25 │ │ │ │ + addseq r4, fp, r8, lsr sp │ │ │ │ + addseq lr, ip, ip, lsr #13 │ │ │ │ + umullseq lr, ip, r0, r6 │ │ │ │ + addseq lr, ip, r8, ror r6 │ │ │ │ + addseq lr, ip, r0, ror #12 │ │ │ │ + addseq lr, ip, r8, asr #12 │ │ │ │ + addseq lr, ip, r0, lsr r6 │ │ │ │ + addseq lr, ip, r8, lsl r6 │ │ │ │ + addseq lr, ip, r0, lsl #12 │ │ │ │ + addseq lr, ip, r8, ror #11 │ │ │ │ + @ instruction: 0x009ce5d0 │ │ │ │ + umullseq lr, ip, r0, r5 │ │ │ │ + addseq r4, fp, r8, lsl #29 │ │ │ │ + addseq sp, ip, r8, lsr #9 │ │ │ │ + @ instruction: 0x009b4bd4 │ │ │ │ + @ instruction: 0x009b4bbc │ │ │ │ + addseq sp, ip, r8, lsr r9 │ │ │ │ + addseq r4, fp, r8, lsl #23 │ │ │ │ + addseq lr, ip, ip, lsr #17 │ │ │ │ + addseq r4, fp, r4, asr fp │ │ │ │ + addseq r4, fp, ip, lsr fp │ │ │ │ + addseq r4, fp, r4, lsr #22 │ │ │ │ + addseq r4, fp, ip, lsl #22 │ │ │ │ + umullseq r3, lr, r8, r5 │ │ │ │ + addseq r3, lr, r0, ror r5 │ │ │ │ + @ instruction: 0x009e37dc │ │ │ │ + addseq lr, ip, r8, lsl #16 │ │ │ │ + umullseq r4, fp, r4, sl │ │ │ │ + addseq r4, fp, ip, ror sl │ │ │ │ + addseq r4, fp, r4, ror #20 │ │ │ │ + addseq r4, fp, ip, asr #20 │ │ │ │ + addseq lr, ip, ip, lsr r9 │ │ │ │ addseq sp, ip, r8, ror #30 │ │ │ │ - @ instruction: 0x009b42dc │ │ │ │ - addseq r3, lr, r8, lsl r0 │ │ │ │ - addseq ip, ip, r4, ror r3 │ │ │ │ - addseq ip, ip, r0, lsl r0 │ │ │ │ - addseq r4, fp, r0, ror #17 │ │ │ │ - addseq r2, lr, r4, ror #28 │ │ │ │ - addseq r2, lr, r0, asr #28 │ │ │ │ - addseq ip, ip, r4, asr #18 │ │ │ │ - addseq ip, ip, r4, ror sl │ │ │ │ - addseq r4, fp, r4, ror #3 │ │ │ │ - addseq fp, fp, r4, lsr #8 │ │ │ │ - @ instruction: 0x009b41b4 │ │ │ │ - umullseq r4, fp, ip, r1 │ │ │ │ - addseq lr, ip, ip, ror r7 │ │ │ │ - addseq r2, lr, r0, asr #23 │ │ │ │ - addseq r8, pc, r8, lsl #2 │ │ │ │ - @ instruction: 0x009b43b0 │ │ │ │ - addseq r4, fp, r4, lsr #2 │ │ │ │ - addseq r4, fp, ip, lsl #2 │ │ │ │ - ldrsheq r4, [fp], r4 @ │ │ │ │ - ldrsbeq r4, [fp], ip │ │ │ │ - addseq r4, fp, r4, asr #1 │ │ │ │ - addseq r4, fp, ip, lsr #1 │ │ │ │ - umullseq r4, fp, r4, r0 │ │ │ │ - addseq r1, sl, r8, asr r2 │ │ │ │ - addseq fp, ip, ip, lsr #30 │ │ │ │ - addseq fp, ip, r4, ror pc │ │ │ │ - addseq r1, sl, ip, lsl #4 │ │ │ │ - addseq fp, ip, r0, lsl pc │ │ │ │ - addseq fp, ip, r8, ror #29 │ │ │ │ - addseq r2, lr, r4, lsl sl │ │ │ │ - addseq r1, sl, r8, lsr #3 │ │ │ │ - addseq r2, lr, ip, ror #19 │ │ │ │ - addseq sp, ip, r0, ror #26 │ │ │ │ - addseq sp, ip, r8, lsr sp │ │ │ │ - addseq sp, ip, r0, ror ip │ │ │ │ - addseq sp, ip, ip, asr #24 │ │ │ │ - addseq fp, ip, r4, ror #27 │ │ │ │ - addseq sp, ip, r4, ror sl │ │ │ │ - addseq sp, ip, r4, asr #16 │ │ │ │ - addseq sp, ip, r4, lsr #16 │ │ │ │ - @ instruction: 0x009cbdfc │ │ │ │ - addseq r4, fp, r0, lsl #6 │ │ │ │ - @ instruction: 0x009b42d4 │ │ │ │ - addseq lr, ip, r0, lsr #3 │ │ │ │ - addseq lr, ip, r8, ror r1 │ │ │ │ - addseq r1, sl, ip, lsl r0 │ │ │ │ - addseq sp, ip, r4, lsr #26 │ │ │ │ - @ instruction: 0x009cdcfc │ │ │ │ - addseq r0, sl, r4, asr #31 │ │ │ │ - addseq sp, ip, r4, lsl #28 │ │ │ │ - @ instruction: 0x009cdddc │ │ │ │ - addseq ip, ip, r8, lsr #25 │ │ │ │ - addseq ip, ip, r0, lsl #25 │ │ │ │ - umullseq sp, ip, r8, fp │ │ │ │ - addseq sp, ip, r4, ror fp │ │ │ │ - addseq r4, fp, r8, lsr #6 │ │ │ │ - @ instruction: 0x009cdafc │ │ │ │ - addseq r0, sl, r8, asr #29 │ │ │ │ - @ instruction: 0x009cd7d8 │ │ │ │ - addseq sp, ip, r0, ror #15 │ │ │ │ - addseq sp, ip, r4, lsr r8 │ │ │ │ - addseq sp, ip, r0, lsl #16 │ │ │ │ - addseq r0, sl, r4, asr #28 │ │ │ │ - @ instruction: 0x009b3bd4 │ │ │ │ - addseq r3, fp, r8, ror #23 │ │ │ │ - @ instruction: 0x009b3bb8 │ │ │ │ - addseq sl, fp, r4, asr #24 │ │ │ │ - umullseq ip, ip, r4, sl @ │ │ │ │ - addseq ip, ip, ip, ror #20 │ │ │ │ + addseq r4, fp, r4, lsl #20 │ │ │ │ + addseq r4, fp, ip, ror #19 │ │ │ │ + @ instruction: 0x009b49d4 │ │ │ │ + @ instruction: 0x009b49bc │ │ │ │ + addseq r4, fp, r4, lsr #19 │ │ │ │ + addseq r4, fp, ip, lsl #19 │ │ │ │ + addseq r4, fp, r4, ror r9 │ │ │ │ + addseq r4, fp, ip, asr r9 │ │ │ │ + addseq r4, fp, r4, asr #18 │ │ │ │ + addseq r4, fp, ip, lsr #18 │ │ │ │ + addseq r4, fp, r8, ror #16 │ │ │ │ + addseq sp, ip, r4, lsr #18 │ │ │ │ + addseq sp, ip, r4, ror #17 │ │ │ │ + addseq r4, fp, r8, asr #17 │ │ │ │ + @ instruction: 0x009b48b0 │ │ │ │ + addseq r4, fp, r0, lsr #8 │ │ │ │ + addseq r4, fp, r8, lsl #8 │ │ │ │ + @ instruction: 0x009b43f0 │ │ │ │ + @ instruction: 0x009b43d8 │ │ │ │ + addseq r4, fp, r0, asr #7 │ │ │ │ + addseq r4, fp, r8, lsr #7 │ │ │ │ + umullseq r4, fp, r0, r3 │ │ │ │ + addseq r2, lr, ip, lsl lr │ │ │ │ + @ instruction: 0x009e2df0 │ │ │ │ + addseq r4, fp, r0, asr #6 │ │ │ │ + @ instruction: 0x009ce7f0 │ │ │ │ + addseq sp, ip, ip, lsr r1 │ │ │ │ + addseq sp, ip, r4, ror #30 │ │ │ │ + @ instruction: 0x009b42d8 │ │ │ │ + addseq r3, lr, r4, lsl r0 │ │ │ │ + addseq ip, ip, r0, ror r3 │ │ │ │ + addseq ip, ip, ip │ │ │ │ + @ instruction: 0x009b48dc │ │ │ │ + addseq r2, lr, r0, ror #28 │ │ │ │ + addseq r2, lr, ip, lsr lr │ │ │ │ + addseq ip, ip, r0, asr #18 │ │ │ │ addseq ip, ip, r0, ror sl │ │ │ │ - adceq r2, lr, r4, lsr #6 │ │ │ │ - addseq ip, ip, r8, ror sp │ │ │ │ - addseq ip, ip, ip, lsr sp │ │ │ │ - addseq ip, ip, r4, asr sp │ │ │ │ - umlaleq r2, lr, fp, r2 │ │ │ │ - adceq r2, lr, r6, ror #4 │ │ │ │ - addseq ip, ip, ip, asr r9 │ │ │ │ + addseq r4, fp, r0, ror #3 │ │ │ │ + addseq fp, fp, r0, lsr #8 │ │ │ │ + @ instruction: 0x009b41b0 │ │ │ │ + umullseq r4, fp, r8, r1 │ │ │ │ + addseq lr, ip, r8, ror r7 │ │ │ │ + @ instruction: 0x009e2bbc │ │ │ │ + addseq r8, pc, r4, lsl #2 │ │ │ │ + addseq r4, fp, ip, lsr #7 │ │ │ │ + addseq r4, fp, r0, lsr #2 │ │ │ │ + addseq r4, fp, r8, lsl #2 │ │ │ │ + ldrsheq r4, [fp], r0 │ │ │ │ + ldrsbeq r4, [fp], r8 │ │ │ │ + addseq r4, fp, r0, asr #1 │ │ │ │ + addseq r4, fp, r8, lsr #1 │ │ │ │ + umullseq r4, fp, r0, r0 │ │ │ │ + addseq r1, sl, r4, asr r2 │ │ │ │ + addseq fp, ip, r8, lsr #30 │ │ │ │ + addseq fp, ip, r0, ror pc │ │ │ │ + addseq r1, sl, r8, lsl #4 │ │ │ │ + addseq fp, ip, ip, lsl #30 │ │ │ │ + addseq fp, ip, r4, ror #29 │ │ │ │ + addseq r2, lr, r0, lsl sl │ │ │ │ + addseq r1, sl, r4, lsr #3 │ │ │ │ + addseq r2, lr, r8, ror #19 │ │ │ │ + addseq sp, ip, ip, asr sp │ │ │ │ + addseq sp, ip, r4, lsr sp │ │ │ │ + addseq sp, ip, ip, ror #24 │ │ │ │ + addseq sp, ip, r8, asr #24 │ │ │ │ + addseq fp, ip, r0, ror #27 │ │ │ │ + addseq sp, ip, r0, ror sl │ │ │ │ + addseq sp, ip, r0, asr #16 │ │ │ │ + addseq sp, ip, r0, lsr #16 │ │ │ │ + @ instruction: 0x009cbdf8 │ │ │ │ + @ instruction: 0x009b42fc │ │ │ │ + @ instruction: 0x009b42d0 │ │ │ │ + umullseq lr, ip, ip, r1 │ │ │ │ + addseq lr, ip, r4, ror r1 │ │ │ │ + addseq r1, sl, r8, lsl r0 │ │ │ │ + addseq sp, ip, r0, lsr #26 │ │ │ │ + @ instruction: 0x009cdcf8 │ │ │ │ + addseq r0, sl, r0, asr #31 │ │ │ │ + addseq sp, ip, r0, lsl #28 │ │ │ │ + @ instruction: 0x009cddd8 │ │ │ │ + addseq ip, ip, r4, lsr #25 │ │ │ │ + addseq ip, ip, ip, ror ip │ │ │ │ + umullseq sp, ip, r4, fp │ │ │ │ + addseq sp, ip, r0, ror fp │ │ │ │ + addseq r4, fp, r4, lsr #6 │ │ │ │ + @ instruction: 0x009cdaf8 │ │ │ │ + addseq r0, sl, r4, asr #29 │ │ │ │ + @ instruction: 0x009cd7d4 │ │ │ │ + @ instruction: 0x009cd7dc │ │ │ │ + addseq sp, ip, r0, lsr r8 │ │ │ │ + @ instruction: 0x009cd7fc │ │ │ │ + addseq r0, sl, r0, asr #28 │ │ │ │ + @ instruction: 0x009b3bd0 │ │ │ │ + addseq r3, fp, r4, ror #23 │ │ │ │ + @ instruction: 0x009b3bb4 │ │ │ │ + addseq sl, fp, r0, asr #24 │ │ │ │ + umullseq ip, ip, r0, sl @ │ │ │ │ + addseq ip, ip, r8, ror #20 │ │ │ │ + addseq ip, ip, ip, ror #20 │ │ │ │ + adceq r2, lr, r0, lsr #6 │ │ │ │ + addseq ip, ip, r4, ror sp │ │ │ │ + addseq ip, ip, r8, lsr sp │ │ │ │ + addseq ip, ip, r0, asr sp │ │ │ │ + umlaleq r2, lr, r7, r2 │ │ │ │ + adceq r2, lr, r2, ror #4 │ │ │ │ + addseq ip, ip, r8, asr r9 │ │ │ │ andeq r4, r0, r1 │ │ │ │ - addseq ip, ip, r4, lsl #23 │ │ │ │ - adceq r2, lr, sp, ror #3 │ │ │ │ - @ instruction: 0x00ae21b8 │ │ │ │ - adceq r2, lr, r3, lsl #3 │ │ │ │ - adceq r2, lr, lr, asr #2 │ │ │ │ + addseq ip, ip, r0, lsl #23 │ │ │ │ + adceq r2, lr, r9, ror #3 │ │ │ │ + @ instruction: 0x00ae21b4 │ │ │ │ + adceq r2, lr, pc, ror r1 │ │ │ │ + adceq r2, lr, sl, asr #2 │ │ │ │ andeq ip, r0, r4 │ │ │ │ - adceq r2, lr, sl, lsl r1 │ │ │ │ + adceq r2, lr, r6, lsl r1 │ │ │ │ muleq r0, r0, r4 │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ muleq r0, r0, r5 │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ - adceq r2, lr, r8, lsr #1 │ │ │ │ - addseq ip, ip, ip, lsr fp │ │ │ │ - addseq ip, ip, ip, lsl #22 │ │ │ │ - addseq ip, ip, r4, lsl fp │ │ │ │ - adceq r2, lr, fp, lsr #32 │ │ │ │ - adceq r2, lr, r2 │ │ │ │ - adceq r1, lr, sp, asr #31 │ │ │ │ - adceq r1, lr, r4, lsr #31 │ │ │ │ - adceq r1, lr, pc, ror #30 │ │ │ │ - adceq r1, lr, r6, asr #30 │ │ │ │ - adceq r1, lr, sp, lsl pc │ │ │ │ - addseq r3, fp, r8, ror #16 │ │ │ │ - addseq r3, fp, r0, asr #16 │ │ │ │ - addseq r3, fp, r8, lsl r8 │ │ │ │ - @ instruction: 0x009b37f0 │ │ │ │ - addseq fp, ip, r4, asr #19 │ │ │ │ - addseq r3, fp, r4, lsl #15 │ │ │ │ - addseq r3, fp, ip, asr r7 │ │ │ │ - addseq r3, fp, r8, ror #14 │ │ │ │ - umullseq r3, fp, r8, r8 │ │ │ │ - addseq fp, ip, r0, lsr r9 │ │ │ │ - addseq fp, ip, ip, lsl #18 │ │ │ │ + adceq r2, lr, r4, lsr #1 │ │ │ │ + addseq ip, ip, r8, lsr fp │ │ │ │ + addseq ip, ip, r8, lsl #22 │ │ │ │ + addseq ip, ip, r0, lsl fp │ │ │ │ + adceq r2, lr, r7, lsr #32 │ │ │ │ + strdeq r1, [lr], lr @ │ │ │ │ + adceq r1, lr, r9, asr #31 │ │ │ │ + adceq r1, lr, r0, lsr #31 │ │ │ │ + adceq r1, lr, fp, ror #30 │ │ │ │ + adceq r1, lr, r2, asr #30 │ │ │ │ + adceq r1, lr, r9, lsl pc │ │ │ │ + addseq r3, fp, r4, ror #16 │ │ │ │ addseq r3, fp, ip, lsr r8 │ │ │ │ - @ instruction: 0x009cb8d0 │ │ │ │ - addseq r3, fp, r0, lsl r7 │ │ │ │ - umullseq fp, ip, r0, r8 │ │ │ │ - addseq fp, ip, ip, ror #16 │ │ │ │ - addseq r3, fp, r8, lsr #15 │ │ │ │ - addseq fp, ip, ip, lsr #16 │ │ │ │ - addseq fp, ip, r8, lsl #16 │ │ │ │ - addseq fp, ip, r4, ror #15 │ │ │ │ - addseq r3, fp, r0, lsr r7 │ │ │ │ - addseq r3, fp, r4, ror r5 │ │ │ │ - @ instruction: 0x009b35b8 │ │ │ │ - addseq r3, fp, r4, ror r9 │ │ │ │ - addseq r3, fp, r4, asr r5 │ │ │ │ - ldr r2, [pc, #-564] @ 3a28e8 │ │ │ │ + addseq r3, fp, r4, lsl r8 │ │ │ │ + addseq r3, fp, ip, ror #15 │ │ │ │ + addseq fp, ip, r0, asr #19 │ │ │ │ + addseq r3, fp, r0, lsl #15 │ │ │ │ + addseq r3, fp, r8, asr r7 │ │ │ │ + addseq r3, fp, r4, ror #14 │ │ │ │ + umullseq r3, fp, r4, r8 │ │ │ │ + addseq fp, ip, ip, lsr #18 │ │ │ │ + addseq fp, ip, r8, lsl #18 │ │ │ │ + addseq r3, fp, r8, lsr r8 │ │ │ │ + addseq fp, ip, ip, asr #17 │ │ │ │ + addseq r3, fp, ip, lsl #14 │ │ │ │ + addseq fp, ip, ip, lsl #17 │ │ │ │ + addseq fp, ip, r8, ror #16 │ │ │ │ + addseq r3, fp, r4, lsr #15 │ │ │ │ + addseq fp, ip, r8, lsr #16 │ │ │ │ + addseq fp, ip, r4, lsl #16 │ │ │ │ + addseq fp, ip, r0, ror #15 │ │ │ │ + addseq r3, fp, ip, lsr #14 │ │ │ │ + addseq r3, fp, r0, ror r5 │ │ │ │ + @ instruction: 0x009b35b4 │ │ │ │ + addseq r3, fp, r0, ror r9 │ │ │ │ + addseq r3, fp, r0, asr r5 │ │ │ │ + ldr r2, [pc, #-564] @ 3a290c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ce88 │ │ │ │ - ldr r2, [pc, #-584] @ 3a28ec │ │ │ │ + b 39ceac │ │ │ │ + ldr r2, [pc, #-584] @ 3a2910 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ce54 │ │ │ │ - ldr r2, [pc, #-604] @ 3a28f0 │ │ │ │ + b 39ce78 │ │ │ │ + ldr r2, [pc, #-604] @ 3a2914 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39ce20 │ │ │ │ - ldr r2, [pc, #-624] @ 3a28f4 │ │ │ │ + b 39ce44 │ │ │ │ + ldr r2, [pc, #-624] @ 3a2918 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cdec │ │ │ │ - ldr r2, [pc, #-644] @ 3a28f8 │ │ │ │ + b 39ce10 │ │ │ │ + ldr r2, [pc, #-644] @ 3a291c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cdb8 │ │ │ │ - ldr r2, [pc, #-664] @ 3a28fc │ │ │ │ + b 39cddc │ │ │ │ + ldr r2, [pc, #-664] @ 3a2920 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cd84 │ │ │ │ - ldr r2, [pc, #-684] @ 3a2900 │ │ │ │ + b 39cda8 │ │ │ │ + ldr r2, [pc, #-684] @ 3a2924 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a7b8 │ │ │ │ - ldr r2, [pc, #-704] @ 3a2904 │ │ │ │ + b 39a7dc │ │ │ │ + ldr r2, [pc, #-704] @ 3a2928 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-728] @ 3a2908 │ │ │ │ + ldr r2, [pc, #-728] @ 3a292c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-752] @ 3a290c │ │ │ │ + ldr r2, [pc, #-752] @ 3a2930 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398944 │ │ │ │ - ldr r2, [pc, #-772] @ 3a2910 │ │ │ │ + b 398968 │ │ │ │ + ldr r2, [pc, #-772] @ 3a2934 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398910 │ │ │ │ - ldr r2, [pc, #-792] @ 3a2914 │ │ │ │ + b 398934 │ │ │ │ + ldr r2, [pc, #-792] @ 3a2938 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-816] @ 3a2918 │ │ │ │ + ldr r2, [pc, #-816] @ 3a293c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-840] @ 3a291c │ │ │ │ + ldr r2, [pc, #-840] @ 3a2940 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39c2d8 │ │ │ │ - ldr r2, [pc, #-860] @ 3a2920 │ │ │ │ + b 39c2fc │ │ │ │ + ldr r2, [pc, #-860] @ 3a2944 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-884] @ 3a2924 │ │ │ │ + ldr r2, [pc, #-884] @ 3a2948 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-908] @ 3a2928 │ │ │ │ + ldr r2, [pc, #-908] @ 3a294c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-932] @ 3a292c │ │ │ │ + ldr r2, [pc, #-932] @ 3a2950 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-956] @ 3a2930 │ │ │ │ + ldr r2, [pc, #-956] @ 3a2954 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-980] @ 3a2934 │ │ │ │ + ldr r2, [pc, #-980] @ 3a2958 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1004] @ 3a2938 │ │ │ │ + ldr r2, [pc, #-1004] @ 3a295c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1028] @ 3a293c │ │ │ │ + ldr r2, [pc, #-1028] @ 3a2960 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1052] @ 3a2940 │ │ │ │ + ldr r2, [pc, #-1052] @ 3a2964 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f778 │ │ │ │ - ldr r2, [pc, #-1072] @ 3a2944 │ │ │ │ + b 39f79c │ │ │ │ + ldr r2, [pc, #-1072] @ 3a2968 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397314 │ │ │ │ - ldr r2, [pc, #-1092] @ 3a2948 │ │ │ │ + b 397338 │ │ │ │ + ldr r2, [pc, #-1092] @ 3a296c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 395fd4 │ │ │ │ - ldr r2, [pc, #-1112] @ 3a294c │ │ │ │ + b 395ff8 │ │ │ │ + ldr r2, [pc, #-1112] @ 3a2970 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f288 │ │ │ │ - ldr r2, [pc, #-1132] @ 3a2950 │ │ │ │ + b 39f2ac │ │ │ │ + ldr r2, [pc, #-1132] @ 3a2974 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f254 │ │ │ │ - ldr r2, [pc, #-1152] @ 3a2954 │ │ │ │ + b 39f278 │ │ │ │ + ldr r2, [pc, #-1152] @ 3a2978 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f220 │ │ │ │ - ldr r2, [pc, #-1172] @ 3a2958 │ │ │ │ + b 39f244 │ │ │ │ + ldr r2, [pc, #-1172] @ 3a297c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f220 │ │ │ │ - ldr r2, [pc, #-1192] @ 3a295c │ │ │ │ + b 39f244 │ │ │ │ + ldr r2, [pc, #-1192] @ 3a2980 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f18c │ │ │ │ - ldr r2, [pc, #-1212] @ 3a2960 │ │ │ │ + b 39f1b0 │ │ │ │ + ldr r2, [pc, #-1212] @ 3a2984 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d05c │ │ │ │ - ldr r2, [pc, #-1232] @ 3a2964 │ │ │ │ + b 39d080 │ │ │ │ + ldr r2, [pc, #-1232] @ 3a2988 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d028 │ │ │ │ - ldr r2, [pc, #-1252] @ 3a2968 │ │ │ │ + b 39d04c │ │ │ │ + ldr r2, [pc, #-1252] @ 3a298c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cff4 │ │ │ │ - ldr r2, [pc, #-1272] @ 3a296c │ │ │ │ + b 39d018 │ │ │ │ + ldr r2, [pc, #-1272] @ 3a2990 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cfc0 │ │ │ │ - ldr r2, [pc, #-1292] @ 3a2970 │ │ │ │ + b 39cfe4 │ │ │ │ + ldr r2, [pc, #-1292] @ 3a2994 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cf8c │ │ │ │ - ldr r2, [pc, #-1312] @ 3a2974 │ │ │ │ + b 39cfb0 │ │ │ │ + ldr r2, [pc, #-1312] @ 3a2998 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cf58 │ │ │ │ - ldr r2, [pc, #-1332] @ 3a2978 │ │ │ │ + b 39cf7c │ │ │ │ + ldr r2, [pc, #-1332] @ 3a299c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39cf24 │ │ │ │ - ldr r2, [pc, #-1352] @ 3a297c │ │ │ │ + b 39cf48 │ │ │ │ + ldr r2, [pc, #-1352] @ 3a29a0 │ │ │ │ mov r3, #3 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398a00 │ │ │ │ - ldr r2, [pc, #-1376] @ 3a2980 │ │ │ │ + b 398a24 │ │ │ │ + ldr r2, [pc, #-1376] @ 3a29a4 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398a00 │ │ │ │ - ldr r2, [pc, #-1396] @ 3a2984 │ │ │ │ + b 398a24 │ │ │ │ + ldr r2, [pc, #-1396] @ 3a29a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1420] @ 3a2988 │ │ │ │ + ldr r2, [pc, #-1420] @ 3a29ac │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398a4c │ │ │ │ - ldr r2, [pc, #-1444] @ 3a298c │ │ │ │ + b 398a70 │ │ │ │ + ldr r2, [pc, #-1444] @ 3a29b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398a4c │ │ │ │ - ldr r2, [pc, #-1464] @ 3a2990 │ │ │ │ + b 398a70 │ │ │ │ + ldr r2, [pc, #-1464] @ 3a29b4 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398a4c │ │ │ │ - ldr r2, [pc, #-1484] @ 3a2994 │ │ │ │ + b 398a70 │ │ │ │ + ldr r2, [pc, #-1484] @ 3a29b8 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f1d8 │ │ │ │ - ldr r2, [pc, #-1504] @ 3a2998 │ │ │ │ + b 39f1fc │ │ │ │ + ldr r2, [pc, #-1504] @ 3a29bc │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f1d8 │ │ │ │ - ldr r2, [pc, #-1528] @ 3a299c │ │ │ │ + b 39f1fc │ │ │ │ + ldr r2, [pc, #-1528] @ 3a29c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f1d8 │ │ │ │ - ldr r2, [pc, #-1548] @ 3a29a0 │ │ │ │ + b 39f1fc │ │ │ │ + ldr r2, [pc, #-1548] @ 3a29c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1572] @ 3a29a4 │ │ │ │ + ldr r2, [pc, #-1572] @ 3a29c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1596] @ 3a29a8 │ │ │ │ + ldr r2, [pc, #-1596] @ 3a29cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1620] @ 3a29ac │ │ │ │ + ldr r2, [pc, #-1620] @ 3a29d0 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1644] @ 3a29b0 │ │ │ │ + ldr r2, [pc, #-1644] @ 3a29d4 │ │ │ │ mov r1, r9 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 398a00 │ │ │ │ - ldr r2, [pc, #-1664] @ 3a29b4 │ │ │ │ + b 398a24 │ │ │ │ + ldr r2, [pc, #-1664] @ 3a29d8 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1688] @ 3a29b8 │ │ │ │ + ldr r2, [pc, #-1688] @ 3a29dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39798c │ │ │ │ - ldr r2, [pc, #-1708] @ 3a29bc │ │ │ │ + b 3979b0 │ │ │ │ + ldr r2, [pc, #-1708] @ 3a29e0 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39798c │ │ │ │ - ldr r2, [pc, #-1728] @ 3a29c0 │ │ │ │ + b 3979b0 │ │ │ │ + ldr r2, [pc, #-1728] @ 3a29e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1752] @ 3a29c4 │ │ │ │ + ldr r2, [pc, #-1752] @ 3a29e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1776] @ 3a29c8 │ │ │ │ + ldr r2, [pc, #-1776] @ 3a29ec │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1800] @ 3a29cc │ │ │ │ + ldr r2, [pc, #-1800] @ 3a29f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39881c │ │ │ │ - ldr r2, [pc, #-1820] @ 3a29d0 │ │ │ │ + b 398840 │ │ │ │ + ldr r2, [pc, #-1820] @ 3a29f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39881c │ │ │ │ - ldr r2, [pc, #-1840] @ 3a29d4 │ │ │ │ + b 398840 │ │ │ │ + ldr r2, [pc, #-1840] @ 3a29f8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1868] @ 3a29d8 │ │ │ │ + ldr r2, [pc, #-1868] @ 3a29fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1892] @ 3a29dc │ │ │ │ + ldr r2, [pc, #-1892] @ 3a2a00 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1916] @ 3a29e0 │ │ │ │ + ldr r2, [pc, #-1916] @ 3a2a04 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39798c │ │ │ │ - ldr r2, [pc, #-1940] @ 3a29e4 │ │ │ │ + b 3979b0 │ │ │ │ + ldr r2, [pc, #-1940] @ 3a2a08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1964] @ 3a29e8 │ │ │ │ + ldr r2, [pc, #-1964] @ 3a2a0c │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1988] @ 3a29ec │ │ │ │ + ldr r2, [pc, #-1988] @ 3a2a10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2012] @ 3a29f0 │ │ │ │ + ldr r2, [pc, #-2012] @ 3a2a14 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2036] @ 3a29f4 │ │ │ │ + ldr r2, [pc, #-2036] @ 3a2a18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2060] @ 3a29f8 │ │ │ │ + ldr r2, [pc, #-2060] @ 3a2a1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2084] @ 3a29fc │ │ │ │ + ldr r2, [pc, #-2084] @ 3a2a20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2108] @ 3a2a00 │ │ │ │ + ldr r2, [pc, #-2108] @ 3a2a24 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2132] @ 3a2a04 │ │ │ │ + ldr r2, [pc, #-2132] @ 3a2a28 │ │ │ │ mov r3, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e84 │ │ │ │ - ldr r2, [pc, #-2156] @ 3a2a08 │ │ │ │ + b 399ea8 │ │ │ │ + ldr r2, [pc, #-2156] @ 3a2a2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e84 │ │ │ │ - ldr r2, [pc, #-2176] @ 3a2a0c │ │ │ │ + b 399ea8 │ │ │ │ + ldr r2, [pc, #-2176] @ 3a2a30 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e84 │ │ │ │ - ldr r2, [pc, #-2196] @ 3a2a10 │ │ │ │ + b 399ea8 │ │ │ │ + ldr r2, [pc, #-2196] @ 3a2a34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2220] @ 3a2a14 │ │ │ │ + ldr r2, [pc, #-2220] @ 3a2a38 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2244] @ 3a2a18 │ │ │ │ + ldr r2, [pc, #-2244] @ 3a2a3c │ │ │ │ mov r3, #0 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2272] @ 3a2a1c │ │ │ │ + ldr r2, [pc, #-2272] @ 3a2a40 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2296] @ 3a2a20 │ │ │ │ + ldr r2, [pc, #-2296] @ 3a2a44 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2320] @ 3a2a24 │ │ │ │ + ldr r2, [pc, #-2320] @ 3a2a48 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2344] @ 3a2a28 │ │ │ │ + ldr r2, [pc, #-2344] @ 3a2a4c │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39881c │ │ │ │ - ldr r2, [pc, #-2364] @ 3a2a2c │ │ │ │ + b 398840 │ │ │ │ + ldr r2, [pc, #-2364] @ 3a2a50 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2388] @ 3a2a30 │ │ │ │ + ldr r2, [pc, #-2388] @ 3a2a54 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2412] @ 3a2a34 │ │ │ │ + ldr r2, [pc, #-2412] @ 3a2a58 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2384] @ 3a2a6c │ │ │ │ + ldr r3, [pc, #-2384] @ 3a2a90 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3654 │ │ │ │ + bhi 3a3678 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396a50 │ │ │ │ - ldr r3, [pc, #-2456] @ 3a2a38 │ │ │ │ + bls 396a74 │ │ │ │ + ldr r3, [pc, #-2456] @ 3a2a5c │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3fc8 │ │ │ │ + bhi 3a3fec │ │ │ │ ldrb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2488] @ 3a2a3c │ │ │ │ + ldr r2, [pc, #-2488] @ 3a2a60 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2512] @ 3a2a40 │ │ │ │ + ldr r2, [pc, #-2512] @ 3a2a64 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2536] @ 3a2a44 │ │ │ │ + ldr r2, [pc, #-2536] @ 3a2a68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2524] @ 3a2a6c │ │ │ │ + ldr r3, [pc, #-2524] @ 3a2a90 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3700 │ │ │ │ + bhi 3a3724 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396a50 │ │ │ │ - ldr r3, [pc, #-2580] @ 3a2a48 │ │ │ │ + bls 396a74 │ │ │ │ + ldr r3, [pc, #-2580] @ 3a2a6c │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3fc8 │ │ │ │ + bhi 3a3fec │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2580] @ 3a2a6c │ │ │ │ + ldr r3, [pc, #-2580] @ 3a2a90 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3738 │ │ │ │ + bhi 3a375c │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396a50 │ │ │ │ - ldr r3, [pc, #-2632] @ 3a2a4c │ │ │ │ + bls 396a74 │ │ │ │ + ldr r3, [pc, #-2632] @ 3a2a70 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3fc8 │ │ │ │ + bhi 3a3fec │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2664] @ 3a2a50 │ │ │ │ + ldr r2, [pc, #-2664] @ 3a2a74 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2688] @ 3a2a54 │ │ │ │ + ldr r3, [pc, #-2688] @ 3a2a78 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 396a50 │ │ │ │ - ldr r2, [pc, #-2696] @ 3a2a58 │ │ │ │ + bne 396a74 │ │ │ │ + ldr r2, [pc, #-2696] @ 3a2a7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2704] @ 3a2a6c │ │ │ │ + ldr r3, [pc, #-2704] @ 3a2a90 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a3764 │ │ │ │ + bhi 3a3788 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396a50 │ │ │ │ - ldr r3, [pc, #-2740] @ 3a2a5c │ │ │ │ + bls 396a74 │ │ │ │ + ldr r3, [pc, #-2740] @ 3a2a80 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3fc8 │ │ │ │ + bhi 3a3fec │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2760] @ 3a2a6c │ │ │ │ + ldr r3, [pc, #-2760] @ 3a2a90 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a379c │ │ │ │ + bhi 3a37c0 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396a50 │ │ │ │ - ldr r3, [pc, #-2792] @ 3a2a60 │ │ │ │ + bls 396a74 │ │ │ │ + ldr r3, [pc, #-2792] @ 3a2a84 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3fc8 │ │ │ │ + bhi 3a3fec │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2816] @ 3a2a6c │ │ │ │ + ldr r3, [pc, #-2816] @ 3a2a90 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a37c8 │ │ │ │ + bhi 3a37ec │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396a50 │ │ │ │ - ldr r3, [pc, #-2844] @ 3a2a64 │ │ │ │ + bls 396a74 │ │ │ │ + ldr r3, [pc, #-2844] @ 3a2a88 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3fc8 │ │ │ │ + bhi 3a3fec │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2872] @ 3a2a6c │ │ │ │ + ldr r3, [pc, #-2872] @ 3a2a90 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a37f4 │ │ │ │ + bhi 3a3818 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396a50 │ │ │ │ - ldr r3, [pc, #-2896] @ 3a2a68 │ │ │ │ + bls 396a74 │ │ │ │ + ldr r3, [pc, #-2896] @ 3a2a8c │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3fc8 │ │ │ │ + bhi 3a3fec │ │ │ │ ldrsb r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #-2928] @ 3a2a6c │ │ │ │ + ldr r3, [pc, #-2928] @ 3a2a90 │ │ │ │ cmp r5, r3 │ │ │ │ - bhi 3a36d4 │ │ │ │ + bhi 3a36f8 │ │ │ │ cmp r5, #49152 @ 0xc000 │ │ │ │ - bls 396a50 │ │ │ │ - ldr r3, [pc, #-2944] @ 3a2a70 │ │ │ │ + bls 396a74 │ │ │ │ + ldr r3, [pc, #-2944] @ 3a2a94 │ │ │ │ sub r2, r5, #49152 @ 0xc000 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r2, #2 │ │ │ │ cmp r2, #2 │ │ │ │ - bhi 3a3fc8 │ │ │ │ + bhi 3a3fec │ │ │ │ add r2, r2, r2 │ │ │ │ ldrsh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2980] @ 3a2a74 │ │ │ │ + ldr r2, [pc, #-2980] @ 3a2a98 │ │ │ │ cmp r3, r2 │ │ │ │ - beq 397d9c │ │ │ │ - ldr r3, [pc, #-2988] @ 3a2a78 │ │ │ │ + beq 397dc0 │ │ │ │ + ldr r3, [pc, #-2988] @ 3a2a9c │ │ │ │ cmp r1, r3 │ │ │ │ - bne 394990 │ │ │ │ - b 397d9c │ │ │ │ - ldr r2, [pc, #-3000] @ 3a2a7c │ │ │ │ + bne 3949b4 │ │ │ │ + b 397dc0 │ │ │ │ + ldr r2, [pc, #-3000] @ 3a2aa0 │ │ │ │ cmp r3, r2 │ │ │ │ - beq 397d9c │ │ │ │ - ldr r3, [pc, #-3008] @ 3a2a80 │ │ │ │ + beq 397dc0 │ │ │ │ + ldr r3, [pc, #-3008] @ 3a2aa4 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 394990 │ │ │ │ - b 397d9c │ │ │ │ + bne 3949b4 │ │ │ │ + b 397dc0 │ │ │ │ cmp r3, #16 │ │ │ │ - beq 394a94 │ │ │ │ - b 394990 │ │ │ │ + beq 394ab8 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #-3044] @ 3a2a84 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #-3044] @ 3a2aa8 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4248 │ │ │ │ + bhi 3a426c │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3072] @ 3a2a88 │ │ │ │ + ldr r2, [pc, #-3072] @ 3a2aac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3096] @ 3a2a8c │ │ │ │ + ldr r2, [pc, #-3096] @ 3a2ab0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3120] @ 3a2a90 │ │ │ │ + ldr r2, [pc, #-3120] @ 3a2ab4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #-3156] @ 3a2a94 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #-3156] @ 3a2ab8 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4248 │ │ │ │ + bhi 3a426c │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #-3196] @ 3a2a98 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #-3196] @ 3a2abc │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4248 │ │ │ │ + bhi 3a426c │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r1, #8960 @ 0x2300 │ │ │ │ - beq 39474c │ │ │ │ - b 394990 │ │ │ │ + beq 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #-3248] @ 3a2a9c │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #-3248] @ 3a2ac0 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4248 │ │ │ │ + bhi 3a426c │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #-3288] @ 3a2aa0 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #-3288] @ 3a2ac4 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4248 │ │ │ │ + bhi 3a426c │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r1, #436 @ 0x1b4 │ │ │ │ - beq 39474c │ │ │ │ - b 394990 │ │ │ │ + beq 394770 │ │ │ │ + b 3949b4 │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #-3340] @ 3a2aa4 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #-3340] @ 3a2ac8 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4248 │ │ │ │ + bhi 3a426c │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #-3380] @ 3a2aa8 │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #-3380] @ 3a2acc │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4248 │ │ │ │ + bhi 3a426c │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r3, r5, #51456 @ 0xc900 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi 396a50 │ │ │ │ - ldr r2, [pc, #-3420] @ 3a2aac │ │ │ │ + bhi 396a74 │ │ │ │ + ldr r2, [pc, #-3420] @ 3a2ad0 │ │ │ │ sub r3, r3, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ cmp r3, #2 │ │ │ │ - bhi 3a4248 │ │ │ │ + bhi 3a426c │ │ │ │ ldrsb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3448] @ 3a2ab0 │ │ │ │ + ldr r2, [pc, #-3448] @ 3a2ad4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3472] @ 3a2ab4 │ │ │ │ + ldr r2, [pc, #-3472] @ 3a2ad8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3496] @ 3a2ab8 │ │ │ │ + ldr r2, [pc, #-3496] @ 3a2adc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3520] @ 3a2abc │ │ │ │ + ldr r2, [pc, #-3520] @ 3a2ae0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3544] @ 3a2ac0 │ │ │ │ + ldr r2, [pc, #-3544] @ 3a2ae4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3568] @ 3a2ac4 │ │ │ │ + ldr r2, [pc, #-3568] @ 3a2ae8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3592] @ 3a2ac8 │ │ │ │ + ldr r2, [pc, #-3592] @ 3a2aec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3616] @ 3a2acc │ │ │ │ + ldr r2, [pc, #-3616] @ 3a2af0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3640] @ 3a2ad0 │ │ │ │ + ldr r2, [pc, #-3640] @ 3a2af4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3664] @ 3a2ad4 │ │ │ │ + ldr r2, [pc, #-3664] @ 3a2af8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3688] @ 3a2ad8 │ │ │ │ + ldr r2, [pc, #-3688] @ 3a2afc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3712] @ 3a2adc │ │ │ │ + ldr r2, [pc, #-3712] @ 3a2b00 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3736] @ 3a2ae0 │ │ │ │ + ldr r2, [pc, #-3736] @ 3a2b04 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3760] @ 3a2ae4 │ │ │ │ + ldr r2, [pc, #-3760] @ 3a2b08 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3784] @ 3a2ae8 │ │ │ │ + ldr r2, [pc, #-3784] @ 3a2b0c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3808] @ 3a2aec │ │ │ │ + ldr r2, [pc, #-3808] @ 3a2b10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3832] @ 3a2af0 │ │ │ │ + ldr r2, [pc, #-3832] @ 3a2b14 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3856] @ 3a2af4 │ │ │ │ + ldr r2, [pc, #-3856] @ 3a2b18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3880] @ 3a2af8 │ │ │ │ + ldr r2, [pc, #-3880] @ 3a2b1c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3904] @ 3a2afc │ │ │ │ + ldr r2, [pc, #-3904] @ 3a2b20 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3928] @ 3a2b00 │ │ │ │ + ldr r2, [pc, #-3928] @ 3a2b24 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3952] @ 3a2b04 │ │ │ │ + ldr r2, [pc, #-3952] @ 3a2b28 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3976] @ 3a2b08 │ │ │ │ + ldr r2, [pc, #-3976] @ 3a2b2c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4000] @ 3a2b0c │ │ │ │ + ldr r2, [pc, #-4000] @ 3a2b30 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4024] @ 3a2b10 │ │ │ │ + ldr r2, [pc, #-4024] @ 3a2b34 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2112] @ 3a4324 │ │ │ │ + ldr r2, [pc, #2112] @ 3a4348 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2088] @ 3a4328 │ │ │ │ + ldr r2, [pc, #2088] @ 3a434c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2064] @ 3a432c │ │ │ │ + ldr r2, [pc, #2064] @ 3a4350 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2040] @ 3a4330 │ │ │ │ + ldr r2, [pc, #2040] @ 3a4354 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2016] @ 3a4334 │ │ │ │ + ldr r2, [pc, #2016] @ 3a4358 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1992] @ 3a4338 │ │ │ │ + ldr r2, [pc, #1992] @ 3a435c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1968] @ 3a433c │ │ │ │ + ldr r2, [pc, #1968] @ 3a4360 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1944] @ 3a4340 │ │ │ │ + ldr r2, [pc, #1944] @ 3a4364 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1920] @ 3a4344 │ │ │ │ + ldr r2, [pc, #1920] @ 3a4368 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1896] @ 3a4348 │ │ │ │ + ldr r2, [pc, #1896] @ 3a436c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1872] @ 3a434c │ │ │ │ + ldr r2, [pc, #1872] @ 3a4370 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1848] @ 3a4350 │ │ │ │ + ldr r2, [pc, #1848] @ 3a4374 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1824] @ 3a4354 │ │ │ │ + ldr r2, [pc, #1824] @ 3a4378 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1800] @ 3a4358 │ │ │ │ + ldr r2, [pc, #1800] @ 3a437c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1776] @ 3a435c │ │ │ │ + ldr r2, [pc, #1776] @ 3a4380 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1752] @ 3a4360 │ │ │ │ + ldr r2, [pc, #1752] @ 3a4384 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1728] @ 3a4364 │ │ │ │ + ldr r2, [pc, #1728] @ 3a4388 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1704] @ 3a4368 │ │ │ │ + ldr r2, [pc, #1704] @ 3a438c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1680] @ 3a436c │ │ │ │ + ldr r2, [pc, #1680] @ 3a4390 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1656] @ 3a4370 │ │ │ │ + ldr r2, [pc, #1656] @ 3a4394 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1632] @ 3a4374 │ │ │ │ + ldr r2, [pc, #1632] @ 3a4398 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1608] @ 3a4378 │ │ │ │ + ldr r2, [pc, #1608] @ 3a439c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1584] @ 3a437c │ │ │ │ + ldr r2, [pc, #1584] @ 3a43a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1560] @ 3a4380 │ │ │ │ + ldr r2, [pc, #1560] @ 3a43a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1536] @ 3a4384 │ │ │ │ + ldr r2, [pc, #1536] @ 3a43a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1512] @ 3a4388 │ │ │ │ + ldr r2, [pc, #1512] @ 3a43ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1488] @ 3a438c │ │ │ │ + ldr r2, [pc, #1488] @ 3a43b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1464] @ 3a4390 │ │ │ │ + ldr r2, [pc, #1464] @ 3a43b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1440] @ 3a4394 │ │ │ │ + ldr r2, [pc, #1440] @ 3a43b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1416] @ 3a4398 │ │ │ │ + ldr r2, [pc, #1416] @ 3a43bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1392] @ 3a439c │ │ │ │ + ldr r2, [pc, #1392] @ 3a43c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1368] @ 3a43a0 │ │ │ │ + ldr r2, [pc, #1368] @ 3a43c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1344] @ 3a43a4 │ │ │ │ + ldr r2, [pc, #1344] @ 3a43c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1320] @ 3a43a8 │ │ │ │ + ldr r2, [pc, #1320] @ 3a43cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1296] @ 3a43ac │ │ │ │ + ldr r2, [pc, #1296] @ 3a43d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1272] @ 3a43b0 │ │ │ │ + ldr r2, [pc, #1272] @ 3a43d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1248] @ 3a43b4 │ │ │ │ + ldr r2, [pc, #1248] @ 3a43d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1224] @ 3a43b8 │ │ │ │ + ldr r2, [pc, #1224] @ 3a43dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1200] @ 3a43bc │ │ │ │ + ldr r2, [pc, #1200] @ 3a43e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1176] @ 3a43c0 │ │ │ │ + ldr r2, [pc, #1176] @ 3a43e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1152] @ 3a43c4 │ │ │ │ + ldr r2, [pc, #1152] @ 3a43e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1128] @ 3a43c8 │ │ │ │ + ldr r2, [pc, #1128] @ 3a43ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1104] @ 3a43cc │ │ │ │ + ldr r2, [pc, #1104] @ 3a43f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1080] @ 3a43d0 │ │ │ │ + ldr r2, [pc, #1080] @ 3a43f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1056] @ 3a43d4 │ │ │ │ + ldr r2, [pc, #1056] @ 3a43f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1032] @ 3a43d8 │ │ │ │ + ldr r2, [pc, #1032] @ 3a43fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1008] @ 3a43dc │ │ │ │ + ldr r2, [pc, #1008] @ 3a4400 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397ecc │ │ │ │ - ldr r2, [pc, #984] @ 3a43e0 │ │ │ │ + b 397ef0 │ │ │ │ + ldr r2, [pc, #984] @ 3a4404 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #960] @ 3a43e4 │ │ │ │ + ldr r2, [pc, #960] @ 3a4408 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #932] @ 3a43e8 │ │ │ │ + ldr r2, [pc, #932] @ 3a440c │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #908] @ 3a43ec │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #908] @ 3a4410 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #880] @ 3a43f0 │ │ │ │ + ldr r2, [pc, #880] @ 3a4414 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #852] @ 3a43f4 │ │ │ │ + ldr r2, [pc, #852] @ 3a4418 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3984a8 │ │ │ │ - ldr r2, [pc, #828] @ 3a43f8 │ │ │ │ + b 3984cc │ │ │ │ + ldr r2, [pc, #828] @ 3a441c │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39a360 │ │ │ │ - ldr r2, [pc, #804] @ 3a43fc │ │ │ │ + b 39a384 │ │ │ │ + ldr r2, [pc, #804] @ 3a4420 │ │ │ │ mov r3, #15 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #776] @ 3a4400 │ │ │ │ + ldr r2, [pc, #776] @ 3a4424 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39bb20 │ │ │ │ - ldr r2, [pc, #752] @ 3a4404 │ │ │ │ + b 39bb44 │ │ │ │ + ldr r2, [pc, #752] @ 3a4428 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39add0 │ │ │ │ - ldr r2, [pc, #728] @ 3a4408 │ │ │ │ + b 39adf4 │ │ │ │ + ldr r2, [pc, #728] @ 3a442c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e630 │ │ │ │ - ldr r2, [pc, #708] @ 3a440c │ │ │ │ + b 39e654 │ │ │ │ + ldr r2, [pc, #708] @ 3a4430 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #684] @ 3a4410 │ │ │ │ + ldr r2, [pc, #684] @ 3a4434 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #656] @ 3a4414 │ │ │ │ + ldr r2, [pc, #656] @ 3a4438 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #628] @ 3a4418 │ │ │ │ + ldr r2, [pc, #628] @ 3a443c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39f2dc │ │ │ │ - ldr r2, [pc, #608] @ 3a441c │ │ │ │ + b 39f300 │ │ │ │ + ldr r2, [pc, #608] @ 3a4440 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #580] @ 3a4420 │ │ │ │ + ldr r2, [pc, #580] @ 3a4444 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #552] @ 3a4424 │ │ │ │ + ldr r2, [pc, #552] @ 3a4448 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399e04 │ │ │ │ - ldr r2, [pc, #528] @ 3a4428 │ │ │ │ + b 399e28 │ │ │ │ + ldr r2, [pc, #528] @ 3a444c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #504] @ 3a442c │ │ │ │ + ldr r2, [pc, #504] @ 3a4450 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #480] @ 3a4430 │ │ │ │ + ldr r2, [pc, #480] @ 3a4454 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #456] @ 3a4434 │ │ │ │ + ldr r2, [pc, #456] @ 3a4458 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #432] @ 3a4438 │ │ │ │ + ldr r2, [pc, #432] @ 3a445c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39e630 │ │ │ │ - ldr r2, [pc, #412] @ 3a443c │ │ │ │ + b 39e654 │ │ │ │ + ldr r2, [pc, #412] @ 3a4460 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 39d280 │ │ │ │ - ldr r2, [pc, #388] @ 3a4440 │ │ │ │ + b 39d2a4 │ │ │ │ + ldr r2, [pc, #388] @ 3a4464 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397e7c │ │ │ │ - ldr r2, [pc, #364] @ 3a4444 │ │ │ │ + b 397ea0 │ │ │ │ + ldr r2, [pc, #364] @ 3a4468 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #336] @ 3a4448 │ │ │ │ + ldr r2, [pc, #336] @ 3a446c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 399418 │ │ │ │ - ldr r2, [pc, #316] @ 3a444c │ │ │ │ + b 39943c │ │ │ │ + ldr r2, [pc, #316] @ 3a4470 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 397e20 │ │ │ │ - addseq r3, fp, ip, lsr #10 │ │ │ │ - addseq r3, fp, ip, lsr #11 │ │ │ │ - @ instruction: 0x009cb6fc │ │ │ │ - @ instruction: 0x009cb6d8 │ │ │ │ - @ instruction: 0x009b35f0 │ │ │ │ - addseq r3, fp, r4, ror #8 │ │ │ │ - @ instruction: 0x009b35d8 │ │ │ │ - addseq fp, ip, ip, asr r6 │ │ │ │ - addseq fp, ip, r4, lsr r6 │ │ │ │ - umullseq r3, fp, ip, r5 │ │ │ │ - addseq r3, fp, r4, ror r5 │ │ │ │ - @ instruction: 0x009cb5d0 │ │ │ │ - addseq fp, ip, r4, lsr #11 │ │ │ │ - addseq r3, fp, r4, lsl #10 │ │ │ │ - addseq r3, fp, r4, lsl #7 │ │ │ │ - addseq r3, fp, ip, asr r3 │ │ │ │ - addseq fp, ip, r0, lsr #10 │ │ │ │ - addseq r3, fp, r0, asr #6 │ │ │ │ - addseq r3, fp, r8, ror #5 │ │ │ │ - addseq r3, fp, r0, asr #5 │ │ │ │ - addseq r3, fp, r4, asr #7 │ │ │ │ - addseq fp, ip, r8, lsl #9 │ │ │ │ - addseq fp, ip, r0, ror #8 │ │ │ │ - addseq r3, fp, ip, asr #6 │ │ │ │ + b 397e44 │ │ │ │ + addseq r3, fp, r8, lsr #10 │ │ │ │ + addseq r3, fp, r8, lsr #11 │ │ │ │ + @ instruction: 0x009cb6f8 │ │ │ │ + @ instruction: 0x009cb6d4 │ │ │ │ + addseq r3, fp, ip, ror #11 │ │ │ │ + addseq r3, fp, r0, ror #8 │ │ │ │ + @ instruction: 0x009b35d4 │ │ │ │ + addseq fp, ip, r8, asr r6 │ │ │ │ + addseq fp, ip, r0, lsr r6 │ │ │ │ + umullseq r3, fp, r8, r5 │ │ │ │ + addseq r3, fp, r0, ror r5 │ │ │ │ + addseq fp, ip, ip, asr #11 │ │ │ │ + addseq fp, ip, r0, lsr #11 │ │ │ │ + addseq r3, fp, r0, lsl #10 │ │ │ │ + addseq r3, fp, r0, lsl #7 │ │ │ │ + addseq r3, fp, r8, asr r3 │ │ │ │ + addseq fp, ip, ip, lsl r5 │ │ │ │ addseq r3, fp, ip, lsr r3 │ │ │ │ - @ instruction: 0x009cb3f4 │ │ │ │ - addseq fp, ip, r0, asr #7 │ │ │ │ - addseq r3, fp, r4, asr r3 │ │ │ │ - addseq r3, fp, r4, lsr #6 │ │ │ │ - addseq fp, ip, r8, asr r3 │ │ │ │ - addseq fp, ip, r8, lsr #6 │ │ │ │ + addseq r3, fp, r4, ror #5 │ │ │ │ @ instruction: 0x009b32bc │ │ │ │ - @ instruction: 0x009cb2d8 │ │ │ │ - addseq fp, ip, r4, lsr #5 │ │ │ │ - addseq r3, fp, r0, asr r2 │ │ │ │ - addseq r1, lr, r0, ror #26 │ │ │ │ - addseq fp, ip, r0, asr #7 │ │ │ │ - umullseq fp, ip, r8, r3 │ │ │ │ - addseq fp, ip, r0, ror r3 │ │ │ │ - addseq fp, ip, ip, asr #6 │ │ │ │ - addseq fp, ip, r8, lsr #6 │ │ │ │ - addseq fp, ip, r4, lsl #6 │ │ │ │ - addseq r3, fp, r8, lsr #3 │ │ │ │ - addseq sl, fp, r4, asr #32 │ │ │ │ - ldrheq ip, [ip], ip @ │ │ │ │ - addseq ip, ip, r8, ror #2 │ │ │ │ - addseq r0, sl, r4, lsr r1 │ │ │ │ - addseq ip, ip, r8, lsr r3 │ │ │ │ - ldrsheq r0, [sl], ip │ │ │ │ - ldrsbeq r0, [sl], ip │ │ │ │ - addseq r0, sl, r0, asr #1 │ │ │ │ - addseq r0, sl, r0, lsr #1 │ │ │ │ - addseq r0, sl, r0, lsl #1 │ │ │ │ - addseq r0, sl, r4, rrx │ │ │ │ - addseq r0, sl, r8, asr #32 │ │ │ │ - addseq r0, sl, r8, lsr #32 │ │ │ │ - addseq r0, sl, ip │ │ │ │ - addseq fp, ip, ip, lsl #18 │ │ │ │ - addseq fp, ip, r4, lsl #27 │ │ │ │ - @ instruction: 0x0099ffbc │ │ │ │ - umullseq pc, r9, ip, pc @ │ │ │ │ - addseq r3, fp, r4, lsl #6 │ │ │ │ - addseq pc, r9, r4, ror #30 │ │ │ │ - addseq pc, r9, r4, asr #30 │ │ │ │ - addseq pc, r9, r4, lsr #30 │ │ │ │ - @ instruction: 0x009cbdf8 │ │ │ │ - addseq fp, ip, r8, lsl #16 │ │ │ │ - addseq fp, ip, r0, asr pc │ │ │ │ - addseq fp, ip, r8, asr #25 │ │ │ │ - @ instruction: 0x009cb7b4 │ │ │ │ - addseq pc, r9, r0, lsl #29 │ │ │ │ - addseq pc, r9, r4, ror #28 │ │ │ │ - addseq pc, r9, r8, asr #28 │ │ │ │ - @ instruction: 0x009b31b0 │ │ │ │ - addseq pc, r9, r0, lsl lr @ │ │ │ │ - ldr r3, [pc, #2488] @ 3a4e10 │ │ │ │ + addseq r3, fp, r0, asr #7 │ │ │ │ + addseq fp, ip, r4, lsl #9 │ │ │ │ + addseq fp, ip, ip, asr r4 │ │ │ │ + addseq r3, fp, r8, asr #6 │ │ │ │ + addseq r3, fp, r8, lsr r3 │ │ │ │ + @ instruction: 0x009cb3f0 │ │ │ │ + @ instruction: 0x009cb3bc │ │ │ │ + addseq r3, fp, r0, asr r3 │ │ │ │ + addseq r3, fp, r0, lsr #6 │ │ │ │ + addseq fp, ip, r4, asr r3 │ │ │ │ + addseq fp, ip, r4, lsr #6 │ │ │ │ + @ instruction: 0x009b32b8 │ │ │ │ + @ instruction: 0x009cb2d4 │ │ │ │ + addseq fp, ip, r0, lsr #5 │ │ │ │ + addseq r3, fp, ip, asr #4 │ │ │ │ + addseq r1, lr, ip, asr sp │ │ │ │ + @ instruction: 0x009cb3bc │ │ │ │ + umullseq fp, ip, r4, r3 │ │ │ │ + addseq fp, ip, ip, ror #6 │ │ │ │ + addseq fp, ip, r8, asr #6 │ │ │ │ + addseq fp, ip, r4, lsr #6 │ │ │ │ + addseq fp, ip, r0, lsl #6 │ │ │ │ + addseq r3, fp, r4, lsr #3 │ │ │ │ + addseq sl, fp, r0, asr #32 │ │ │ │ + ldrheq ip, [ip], r8 │ │ │ │ + addseq ip, ip, r4, ror #2 │ │ │ │ + addseq r0, sl, r0, lsr r1 │ │ │ │ + addseq ip, ip, r4, lsr r3 │ │ │ │ + ldrsheq r0, [sl], r8 │ │ │ │ + ldrsbeq r0, [sl], r8 │ │ │ │ + ldrheq r0, [sl], ip │ │ │ │ + umullseq r0, sl, ip, r0 │ │ │ │ + addseq r0, sl, ip, ror r0 │ │ │ │ + addseq r0, sl, r0, rrx │ │ │ │ + addseq r0, sl, r4, asr #32 │ │ │ │ + addseq r0, sl, r4, lsr #32 │ │ │ │ + addseq r0, sl, r8 │ │ │ │ + addseq fp, ip, r8, lsl #18 │ │ │ │ + addseq fp, ip, r0, lsl #27 │ │ │ │ + @ instruction: 0x0099ffb8 │ │ │ │ + umullseq pc, r9, r8, pc @ │ │ │ │ + addseq r3, fp, r0, lsl #6 │ │ │ │ + addseq pc, r9, r0, ror #30 │ │ │ │ + addseq pc, r9, r0, asr #30 │ │ │ │ + addseq pc, r9, r0, lsr #30 │ │ │ │ + @ instruction: 0x009cbdf4 │ │ │ │ + addseq fp, ip, r4, lsl #16 │ │ │ │ + addseq fp, ip, ip, asr #30 │ │ │ │ + addseq fp, ip, r4, asr #25 │ │ │ │ + @ instruction: 0x009cb7b0 │ │ │ │ + addseq pc, r9, ip, ror lr @ │ │ │ │ + addseq pc, r9, r0, ror #28 │ │ │ │ + addseq pc, r9, r4, asr #28 │ │ │ │ + addseq r3, fp, ip, lsr #3 │ │ │ │ + addseq pc, r9, ip, lsl #28 │ │ │ │ + ldr r3, [pc, #2488] @ 3a4e34 │ │ │ │ cmp r0, r3 │ │ │ │ - bhi 3a59ac │ │ │ │ + bhi 3a59d0 │ │ │ │ cmp r0, #13312 @ 0x3400 │ │ │ │ - bcc 3a4494 │ │ │ │ - ldr r3, [pc, #2472] @ 3a4e14 │ │ │ │ + bcc 3a44b8 │ │ │ │ + ldr r3, [pc, #2472] @ 3a4e38 │ │ │ │ sub r0, r0, #13312 @ 0x3400 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #1020 @ 0x3fc │ │ │ │ - bhi 3a4488 │ │ │ │ + bhi 3a44ac │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2440] @ 3a4e18 │ │ │ │ + ldr r0, [pc, #2440] @ 3a4e3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #636 @ 0x27c │ │ │ │ - bhi 3a5934 │ │ │ │ + bhi 3a5958 │ │ │ │ cmp r0, #255 @ 0xff │ │ │ │ - bls 3a5968 │ │ │ │ - ldr r3, [pc, #2416] @ 3a4e1c │ │ │ │ + bls 3a598c │ │ │ │ + ldr r3, [pc, #2416] @ 3a4e40 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, #380 @ 0x17c │ │ │ │ - bhi 3a44c8 │ │ │ │ + bhi 3a44ec │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2384] @ 3a4e20 │ │ │ │ + ldr r0, [pc, #2384] @ 3a4e44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3a4e24 │ │ │ │ + ldr r0, [pc, #2376] @ 3a4e48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3a4e28 │ │ │ │ + ldr r0, [pc, #2368] @ 3a4e4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3a4e2c │ │ │ │ + ldr r0, [pc, #2360] @ 3a4e50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3a4e30 │ │ │ │ + ldr r0, [pc, #2352] @ 3a4e54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3a4e34 │ │ │ │ + ldr r0, [pc, #2344] @ 3a4e58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 3a4e38 │ │ │ │ + ldr r0, [pc, #2336] @ 3a4e5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 3a4e3c │ │ │ │ + ldr r0, [pc, #2328] @ 3a4e60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 3a4e40 │ │ │ │ + ldr r0, [pc, #2320] @ 3a4e64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3a4e44 │ │ │ │ + ldr r0, [pc, #2312] @ 3a4e68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3a4e48 │ │ │ │ + ldr r0, [pc, #2304] @ 3a4e6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 3a4e4c │ │ │ │ + ldr r0, [pc, #2296] @ 3a4e70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 3a4e50 │ │ │ │ + ldr r0, [pc, #2288] @ 3a4e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 3a4e54 │ │ │ │ + ldr r0, [pc, #2280] @ 3a4e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 3a4e58 │ │ │ │ + ldr r0, [pc, #2272] @ 3a4e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 3a4e5c │ │ │ │ + ldr r0, [pc, #2264] @ 3a4e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 3a4e60 │ │ │ │ + ldr r0, [pc, #2256] @ 3a4e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 3a4e64 │ │ │ │ + ldr r0, [pc, #2248] @ 3a4e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 3a4e68 │ │ │ │ + ldr r0, [pc, #2240] @ 3a4e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 3a4e6c │ │ │ │ + ldr r0, [pc, #2232] @ 3a4e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 3a4e70 │ │ │ │ + ldr r0, [pc, #2224] @ 3a4e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3a4e74 │ │ │ │ + ldr r0, [pc, #2216] @ 3a4e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3a4e78 │ │ │ │ + ldr r0, [pc, #2208] @ 3a4e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 3a4e7c │ │ │ │ + ldr r0, [pc, #2200] @ 3a4ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 3a4e80 │ │ │ │ + ldr r0, [pc, #2192] @ 3a4ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 3a4e84 │ │ │ │ + ldr r0, [pc, #2184] @ 3a4ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 3a4e88 │ │ │ │ + ldr r0, [pc, #2176] @ 3a4eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 3a4e8c │ │ │ │ + ldr r0, [pc, #2168] @ 3a4eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 3a4e90 │ │ │ │ + ldr r0, [pc, #2160] @ 3a4eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3a4e94 │ │ │ │ + ldr r0, [pc, #2152] @ 3a4eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3a4e98 │ │ │ │ + ldr r0, [pc, #2144] @ 3a4ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3a4e9c │ │ │ │ + ldr r0, [pc, #2136] @ 3a4ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3a4ea0 │ │ │ │ + ldr r0, [pc, #2128] @ 3a4ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 3a4ea4 │ │ │ │ + ldr r0, [pc, #2120] @ 3a4ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3a4ea8 │ │ │ │ + ldr r0, [pc, #2112] @ 3a4ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3a4eac │ │ │ │ + ldr r0, [pc, #2104] @ 3a4ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3a4eb0 │ │ │ │ + ldr r0, [pc, #2096] @ 3a4ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3a4eb4 │ │ │ │ + ldr r0, [pc, #2088] @ 3a4ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3a4eb8 │ │ │ │ + ldr r0, [pc, #2080] @ 3a4edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3a4ebc │ │ │ │ + ldr r0, [pc, #2072] @ 3a4ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3a4ec0 │ │ │ │ + ldr r0, [pc, #2064] @ 3a4ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 3a4ec4 │ │ │ │ + ldr r0, [pc, #2056] @ 3a4ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3a4ec8 │ │ │ │ + ldr r0, [pc, #2048] @ 3a4eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3a4ecc │ │ │ │ + ldr r0, [pc, #2040] @ 3a4ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3a4ed0 │ │ │ │ + ldr r0, [pc, #2032] @ 3a4ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 3a4ed4 │ │ │ │ + ldr r0, [pc, #2024] @ 3a4ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3a4ed8 │ │ │ │ + ldr r0, [pc, #2016] @ 3a4efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3a4edc │ │ │ │ + ldr r0, [pc, #2008] @ 3a4f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3a4ee0 │ │ │ │ + ldr r0, [pc, #2000] @ 3a4f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3a4ee4 │ │ │ │ + ldr r0, [pc, #1992] @ 3a4f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3a4ee8 │ │ │ │ + ldr r0, [pc, #1984] @ 3a4f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3a4eec │ │ │ │ + ldr r0, [pc, #1976] @ 3a4f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3a4ef0 │ │ │ │ + ldr r0, [pc, #1968] @ 3a4f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3a4ef4 │ │ │ │ + ldr r0, [pc, #1960] @ 3a4f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3a4ef8 │ │ │ │ + ldr r0, [pc, #1952] @ 3a4f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3a4efc │ │ │ │ + ldr r0, [pc, #1944] @ 3a4f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3a4f00 │ │ │ │ + ldr r0, [pc, #1936] @ 3a4f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3a4f04 │ │ │ │ + ldr r0, [pc, #1928] @ 3a4f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3a4f08 │ │ │ │ + ldr r0, [pc, #1920] @ 3a4f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3a4f0c │ │ │ │ + ldr r0, [pc, #1912] @ 3a4f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3a4f10 │ │ │ │ + ldr r0, [pc, #1904] @ 3a4f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3a4f14 │ │ │ │ + ldr r0, [pc, #1896] @ 3a4f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3a4f18 │ │ │ │ + ldr r0, [pc, #1888] @ 3a4f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3a4f1c │ │ │ │ + ldr r0, [pc, #1880] @ 3a4f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3a4f20 │ │ │ │ + ldr r0, [pc, #1872] @ 3a4f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3a4f24 │ │ │ │ + ldr r0, [pc, #1864] @ 3a4f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3a4f28 │ │ │ │ + ldr r0, [pc, #1856] @ 3a4f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3a4f2c │ │ │ │ + ldr r0, [pc, #1848] @ 3a4f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3a4f30 │ │ │ │ + ldr r0, [pc, #1840] @ 3a4f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3a4f34 │ │ │ │ + ldr r0, [pc, #1832] @ 3a4f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 3a4f38 │ │ │ │ + ldr r0, [pc, #1824] @ 3a4f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 3a4f3c │ │ │ │ + ldr r0, [pc, #1816] @ 3a4f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 3a4f40 │ │ │ │ + ldr r0, [pc, #1808] @ 3a4f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3a4f44 │ │ │ │ + ldr r0, [pc, #1800] @ 3a4f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3a4f48 │ │ │ │ + ldr r0, [pc, #1792] @ 3a4f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 3a4f4c │ │ │ │ + ldr r0, [pc, #1784] @ 3a4f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 3a4f50 │ │ │ │ + ldr r0, [pc, #1776] @ 3a4f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 3a4f54 │ │ │ │ + ldr r0, [pc, #1768] @ 3a4f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 3a4f58 │ │ │ │ + ldr r0, [pc, #1760] @ 3a4f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 3a4f5c │ │ │ │ + ldr r0, [pc, #1752] @ 3a4f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 3a4f60 │ │ │ │ + ldr r0, [pc, #1744] @ 3a4f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 3a4f64 │ │ │ │ + ldr r0, [pc, #1736] @ 3a4f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 3a4f68 │ │ │ │ + ldr r0, [pc, #1728] @ 3a4f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 3a4f6c │ │ │ │ + ldr r0, [pc, #1720] @ 3a4f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3a4f70 │ │ │ │ + ldr r0, [pc, #1712] @ 3a4f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3a4f74 │ │ │ │ + ldr r0, [pc, #1704] @ 3a4f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3a4f78 │ │ │ │ + ldr r0, [pc, #1696] @ 3a4f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3a4f7c │ │ │ │ + ldr r0, [pc, #1688] @ 3a4fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3a4f80 │ │ │ │ + ldr r0, [pc, #1680] @ 3a4fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3a4f84 │ │ │ │ + ldr r0, [pc, #1672] @ 3a4fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3a4f88 │ │ │ │ + ldr r0, [pc, #1664] @ 3a4fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3a4f8c │ │ │ │ + ldr r0, [pc, #1656] @ 3a4fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3a4f90 │ │ │ │ + ldr r0, [pc, #1648] @ 3a4fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3a4f94 │ │ │ │ + ldr r0, [pc, #1640] @ 3a4fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3a4f98 │ │ │ │ + ldr r0, [pc, #1632] @ 3a4fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3a4f9c │ │ │ │ + ldr r0, [pc, #1624] @ 3a4fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3a4fa0 │ │ │ │ + ldr r0, [pc, #1616] @ 3a4fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3a4fa4 │ │ │ │ + ldr r0, [pc, #1608] @ 3a4fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3a4fa8 │ │ │ │ + ldr r0, [pc, #1600] @ 3a4fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3a4fac │ │ │ │ + ldr r0, [pc, #1592] @ 3a4fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3a4fb0 │ │ │ │ + ldr r0, [pc, #1584] @ 3a4fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3a4fb4 │ │ │ │ + ldr r0, [pc, #1576] @ 3a4fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3a4fb8 │ │ │ │ + ldr r0, [pc, #1568] @ 3a4fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3a4fbc │ │ │ │ + ldr r0, [pc, #1560] @ 3a4fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3a4fc0 │ │ │ │ + ldr r0, [pc, #1552] @ 3a4fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3a4fc4 │ │ │ │ + ldr r0, [pc, #1544] @ 3a4fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3a4fc8 │ │ │ │ + ldr r0, [pc, #1536] @ 3a4fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3a4fcc │ │ │ │ + ldr r0, [pc, #1528] @ 3a4ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3a4fd0 │ │ │ │ + ldr r0, [pc, #1520] @ 3a4ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 3a4fd4 │ │ │ │ + ldr r0, [pc, #1512] @ 3a4ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3a4fd8 │ │ │ │ + ldr r0, [pc, #1504] @ 3a4ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3a4fdc │ │ │ │ + ldr r0, [pc, #1496] @ 3a5000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3a4fe0 │ │ │ │ + ldr r0, [pc, #1488] @ 3a5004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3a4fe4 │ │ │ │ + ldr r0, [pc, #1480] @ 3a5008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3a4fe8 │ │ │ │ + ldr r0, [pc, #1472] @ 3a500c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3a4fec │ │ │ │ + ldr r0, [pc, #1464] @ 3a5010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3a4ff0 │ │ │ │ + ldr r0, [pc, #1456] @ 3a5014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3a4ff4 │ │ │ │ + ldr r0, [pc, #1448] @ 3a5018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3a4ff8 │ │ │ │ + ldr r0, [pc, #1440] @ 3a501c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3a4ffc │ │ │ │ + ldr r0, [pc, #1432] @ 3a5020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3a5000 │ │ │ │ + ldr r0, [pc, #1424] @ 3a5024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3a5004 │ │ │ │ + ldr r0, [pc, #1416] @ 3a5028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3a5008 │ │ │ │ + ldr r0, [pc, #1408] @ 3a502c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3a500c │ │ │ │ + ldr r0, [pc, #1400] @ 3a5030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3a5010 │ │ │ │ + ldr r0, [pc, #1392] @ 3a5034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3a5014 │ │ │ │ + ldr r0, [pc, #1384] @ 3a5038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3a5018 │ │ │ │ + ldr r0, [pc, #1376] @ 3a503c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3a501c │ │ │ │ + ldr r0, [pc, #1368] @ 3a5040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3a5020 │ │ │ │ + ldr r0, [pc, #1360] @ 3a5044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3a5024 │ │ │ │ + ldr r0, [pc, #1352] @ 3a5048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3a5028 │ │ │ │ + ldr r0, [pc, #1344] @ 3a504c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3a502c │ │ │ │ + ldr r0, [pc, #1336] @ 3a5050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3a5030 │ │ │ │ + ldr r0, [pc, #1328] @ 3a5054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3a5034 │ │ │ │ + ldr r0, [pc, #1320] @ 3a5058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 3a5038 │ │ │ │ + ldr r0, [pc, #1312] @ 3a505c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 3a503c │ │ │ │ + ldr r0, [pc, #1304] @ 3a5060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 3a5040 │ │ │ │ + ldr r0, [pc, #1296] @ 3a5064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3a5044 │ │ │ │ + ldr r0, [pc, #1288] @ 3a5068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3a5048 │ │ │ │ + ldr r0, [pc, #1280] @ 3a506c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3a504c │ │ │ │ + ldr r0, [pc, #1272] @ 3a5070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3a5050 │ │ │ │ + ldr r0, [pc, #1264] @ 3a5074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3a5054 │ │ │ │ + ldr r0, [pc, #1256] @ 3a5078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 3a5058 │ │ │ │ + ldr r0, [pc, #1248] @ 3a507c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 3a505c │ │ │ │ + ldr r0, [pc, #1240] @ 3a5080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 3a5060 │ │ │ │ + ldr r0, [pc, #1232] @ 3a5084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3a5064 │ │ │ │ + ldr r0, [pc, #1224] @ 3a5088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3a5068 │ │ │ │ + ldr r0, [pc, #1216] @ 3a508c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3a506c │ │ │ │ + ldr r0, [pc, #1208] @ 3a5090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3a5070 │ │ │ │ + ldr r0, [pc, #1200] @ 3a5094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3a5074 │ │ │ │ + ldr r0, [pc, #1192] @ 3a5098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3a5078 │ │ │ │ + ldr r0, [pc, #1184] @ 3a509c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3a507c │ │ │ │ + ldr r0, [pc, #1176] @ 3a50a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3a5080 │ │ │ │ + ldr r0, [pc, #1168] @ 3a50a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3a5084 │ │ │ │ + ldr r0, [pc, #1160] @ 3a50a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3a5088 │ │ │ │ + ldr r0, [pc, #1152] @ 3a50ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3a508c │ │ │ │ + ldr r0, [pc, #1144] @ 3a50b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3a5090 │ │ │ │ + ldr r0, [pc, #1136] @ 3a50b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3a5094 │ │ │ │ + ldr r0, [pc, #1128] @ 3a50b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3a5098 │ │ │ │ + ldr r0, [pc, #1120] @ 3a50bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3a509c │ │ │ │ + ldr r0, [pc, #1112] @ 3a50c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3a50a0 │ │ │ │ + ldr r0, [pc, #1104] @ 3a50c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3a50a4 │ │ │ │ + ldr r0, [pc, #1096] @ 3a50c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3a50a8 │ │ │ │ + ldr r0, [pc, #1088] @ 3a50cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3a50ac │ │ │ │ + ldr r0, [pc, #1080] @ 3a50d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3a50b0 │ │ │ │ + ldr r0, [pc, #1072] @ 3a50d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3a50b4 │ │ │ │ + ldr r0, [pc, #1064] @ 3a50d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3a50b8 │ │ │ │ + ldr r0, [pc, #1056] @ 3a50dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3a50bc │ │ │ │ + ldr r0, [pc, #1048] @ 3a50e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3a50c0 │ │ │ │ + ldr r0, [pc, #1040] @ 3a50e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3a50c4 │ │ │ │ + ldr r0, [pc, #1032] @ 3a50e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3a50c8 │ │ │ │ + ldr r0, [pc, #1024] @ 3a50ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3a50cc │ │ │ │ + ldr r0, [pc, #1016] @ 3a50f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3a50d0 │ │ │ │ + ldr r0, [pc, #1008] @ 3a50f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 3a50d4 │ │ │ │ + ldr r0, [pc, #1000] @ 3a50f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 3a50d8 │ │ │ │ + ldr r0, [pc, #992] @ 3a50fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 3a50dc │ │ │ │ + ldr r0, [pc, #984] @ 3a5100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 3a50e0 │ │ │ │ + ldr r0, [pc, #976] @ 3a5104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 3a50e4 │ │ │ │ + ldr r0, [pc, #968] @ 3a5108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 3a50e8 │ │ │ │ + ldr r0, [pc, #960] @ 3a510c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3a50ec │ │ │ │ + ldr r0, [pc, #952] @ 3a5110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3a50f0 │ │ │ │ + ldr r0, [pc, #944] @ 3a5114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 3a50f4 │ │ │ │ + ldr r0, [pc, #936] @ 3a5118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3a50f8 │ │ │ │ + ldr r0, [pc, #928] @ 3a511c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3a50fc │ │ │ │ + ldr r0, [pc, #920] @ 3a5120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3a5100 │ │ │ │ + ldr r0, [pc, #912] @ 3a5124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3a5104 │ │ │ │ + ldr r0, [pc, #904] @ 3a5128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 3a5108 │ │ │ │ + ldr r0, [pc, #896] @ 3a512c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 3a510c │ │ │ │ + ldr r0, [pc, #888] @ 3a5130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 3a5110 │ │ │ │ + ldr r0, [pc, #880] @ 3a5134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 3a5114 │ │ │ │ + ldr r0, [pc, #872] @ 3a5138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 3a5118 │ │ │ │ + ldr r0, [pc, #864] @ 3a513c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3a511c │ │ │ │ + ldr r0, [pc, #856] @ 3a5140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3a5120 │ │ │ │ + ldr r0, [pc, #848] @ 3a5144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3a5124 │ │ │ │ + ldr r0, [pc, #840] @ 3a5148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 3a5128 │ │ │ │ + ldr r0, [pc, #832] @ 3a514c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 3a512c │ │ │ │ + ldr r0, [pc, #824] @ 3a5150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 3a5130 │ │ │ │ + ldr r0, [pc, #816] @ 3a5154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #808] @ 3a5134 │ │ │ │ + ldr r0, [pc, #808] @ 3a5158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ - @ instruction: 0x00ae12bc │ │ │ │ - addseq fp, sl, r0, lsr #18 │ │ │ │ - adceq r1, lr, r6, ror sl │ │ │ │ - addseq fp, sl, r0, ror #17 │ │ │ │ - addseq r1, lr, r4, asr #30 │ │ │ │ - addseq r4, lr, ip, asr #5 │ │ │ │ - umullseq r4, lr, ip, r2 │ │ │ │ - addseq r4, lr, ip, ror #4 │ │ │ │ - addseq r4, lr, ip, lsr r2 │ │ │ │ - addseq r4, lr, ip, lsl #4 │ │ │ │ - @ instruction: 0x009e41dc │ │ │ │ - addseq r4, lr, ip, lsr #3 │ │ │ │ - addseq r4, lr, ip, ror r1 │ │ │ │ - addseq r4, lr, ip, asr #2 │ │ │ │ - addseq r4, lr, ip, lsl r1 │ │ │ │ - addseq r4, lr, ip, ror #1 │ │ │ │ - ldrheq r4, [lr], ip │ │ │ │ - addseq r4, lr, ip, lsl #1 │ │ │ │ - addseq r4, lr, ip, asr r0 │ │ │ │ - addseq r4, lr, ip, lsr #32 │ │ │ │ - @ instruction: 0x009e3ffc │ │ │ │ - addseq r3, lr, ip, asr #31 │ │ │ │ - umullseq r3, lr, ip, pc @ │ │ │ │ - addseq r3, lr, ip, ror #30 │ │ │ │ - addseq r3, lr, ip, lsr pc │ │ │ │ - addseq r3, lr, ip, lsl #30 │ │ │ │ - @ instruction: 0x009e3edc │ │ │ │ - addseq r3, lr, ip, lsr #29 │ │ │ │ - addseq r3, lr, ip, ror lr │ │ │ │ - addseq r3, lr, ip, asr #28 │ │ │ │ - addseq r3, lr, ip, lsl lr │ │ │ │ - addseq r3, lr, ip, ror #27 │ │ │ │ - @ instruction: 0x009e3dbc │ │ │ │ - addseq r3, lr, ip, lsl #27 │ │ │ │ - addseq r3, lr, ip, asr sp │ │ │ │ - addseq r3, lr, ip, lsr #26 │ │ │ │ - @ instruction: 0x009e3cfc │ │ │ │ - addseq r3, lr, ip, asr #25 │ │ │ │ - umullseq r3, lr, ip, ip │ │ │ │ - addseq r3, lr, ip, ror #24 │ │ │ │ - addseq r3, lr, ip, lsr ip │ │ │ │ - addseq r3, lr, ip, lsl #24 │ │ │ │ - @ instruction: 0x009e3bdc │ │ │ │ - addseq r3, lr, ip, lsr #23 │ │ │ │ - addseq r3, lr, ip, ror fp │ │ │ │ - addseq r3, lr, ip, asr #22 │ │ │ │ - addseq r3, lr, ip, lsl fp │ │ │ │ - addseq r3, lr, ip, ror #21 │ │ │ │ - @ instruction: 0x009e3abc │ │ │ │ - addseq r3, lr, ip, lsl #21 │ │ │ │ - addseq r3, lr, ip, asr sl │ │ │ │ - addseq r3, lr, ip, lsr #20 │ │ │ │ - @ instruction: 0x009e39fc │ │ │ │ - addseq r3, lr, ip, asr #19 │ │ │ │ - umullseq r3, lr, ip, r9 │ │ │ │ - addseq r3, lr, ip, ror #18 │ │ │ │ - addseq r3, lr, ip, lsr r9 │ │ │ │ - addseq r3, lr, ip, lsl #18 │ │ │ │ - @ instruction: 0x009e38dc │ │ │ │ - addseq r3, lr, ip, lsr #17 │ │ │ │ - addseq r3, lr, ip, ror r8 │ │ │ │ - addseq r3, lr, ip, asr #16 │ │ │ │ - addseq r3, lr, ip, lsl r8 │ │ │ │ - addseq r3, lr, ip, ror #15 │ │ │ │ - @ instruction: 0x009e37bc │ │ │ │ - addseq r3, lr, ip, lsl #15 │ │ │ │ - addseq r3, lr, ip, asr r7 │ │ │ │ - addseq r3, lr, ip, lsr #14 │ │ │ │ - @ instruction: 0x009e36fc │ │ │ │ - addseq r3, lr, ip, asr #13 │ │ │ │ - umullseq r3, lr, ip, r6 │ │ │ │ - addseq r3, lr, ip, ror #12 │ │ │ │ - addseq r3, lr, ip, lsr r6 │ │ │ │ - addseq r3, lr, ip, lsl #12 │ │ │ │ - @ instruction: 0x009e35dc │ │ │ │ - addseq r3, lr, ip, lsr #11 │ │ │ │ - addseq r3, lr, ip, ror r5 │ │ │ │ - addseq r3, lr, ip, asr #10 │ │ │ │ - addseq r3, lr, ip, lsl r5 │ │ │ │ - addseq r3, lr, ip, ror #9 │ │ │ │ - @ instruction: 0x009e34bc │ │ │ │ - addseq r3, lr, ip, lsl #9 │ │ │ │ - addseq r3, lr, ip, asr r4 │ │ │ │ - addseq r3, lr, ip, lsr #8 │ │ │ │ - @ instruction: 0x009e33fc │ │ │ │ - addseq r3, lr, ip, asr #7 │ │ │ │ - umullseq r3, lr, ip, r3 │ │ │ │ - addseq r3, lr, ip, ror #6 │ │ │ │ - addseq r3, lr, ip, lsr r3 │ │ │ │ - addseq r3, lr, ip, lsl #6 │ │ │ │ - @ instruction: 0x009e32dc │ │ │ │ - addseq r3, lr, ip, lsr #5 │ │ │ │ - addseq r3, lr, ip, ror r2 │ │ │ │ - addseq r3, lr, ip, asr #4 │ │ │ │ - addseq r3, lr, ip, lsl r2 │ │ │ │ - addseq r3, lr, ip, ror #3 │ │ │ │ - @ instruction: 0x009e31bc │ │ │ │ - addseq r3, lr, ip, lsl #3 │ │ │ │ - addseq r3, lr, ip, asr r1 │ │ │ │ - addseq r3, lr, ip, lsr #2 │ │ │ │ - ldrsheq r3, [lr], ip │ │ │ │ - addseq r3, lr, ip, asr #1 │ │ │ │ - umullseq r3, lr, ip, r0 │ │ │ │ - addseq r3, lr, ip, rrx │ │ │ │ - addseq r3, lr, ip, lsr r0 │ │ │ │ - addseq r3, lr, ip │ │ │ │ - @ instruction: 0x009e2fdc │ │ │ │ - addseq r2, lr, ip, lsr #31 │ │ │ │ - addseq r2, lr, ip, ror pc │ │ │ │ - addseq r2, lr, ip, asr #30 │ │ │ │ - addseq r2, lr, ip, lsl pc │ │ │ │ - addseq r2, lr, ip, ror #29 │ │ │ │ - @ instruction: 0x009e2ebc │ │ │ │ - addseq r2, lr, ip, lsl #29 │ │ │ │ - addseq r2, lr, ip, asr lr │ │ │ │ - addseq r2, lr, ip, lsr #28 │ │ │ │ - @ instruction: 0x009e2dfc │ │ │ │ - addseq r2, lr, ip, asr #27 │ │ │ │ - umullseq r2, lr, ip, sp │ │ │ │ - addseq r2, lr, ip, ror #26 │ │ │ │ - addseq r2, lr, ip, lsr sp │ │ │ │ - addseq r2, lr, ip, lsl #26 │ │ │ │ - @ instruction: 0x009e2cdc │ │ │ │ - addseq r2, lr, ip, lsr #25 │ │ │ │ - addseq r2, lr, ip, ror ip │ │ │ │ - addseq r2, lr, ip, asr #24 │ │ │ │ - addseq r2, lr, ip, lsl ip │ │ │ │ - addseq r2, lr, ip, ror #23 │ │ │ │ - @ instruction: 0x009e2bbc │ │ │ │ - addseq r2, lr, ip, lsl #23 │ │ │ │ - addseq r2, lr, ip, asr fp │ │ │ │ - addseq r2, lr, ip, lsr #22 │ │ │ │ - @ instruction: 0x009e2afc │ │ │ │ - addseq r2, lr, ip, asr #21 │ │ │ │ - umullseq r2, lr, ip, sl │ │ │ │ - addseq r2, lr, ip, ror #20 │ │ │ │ - addseq r2, lr, ip, lsr sl │ │ │ │ - addseq r2, lr, ip, lsl #20 │ │ │ │ - @ instruction: 0x009e29dc │ │ │ │ - addseq r2, lr, ip, lsr #19 │ │ │ │ - addseq r2, lr, ip, ror r9 │ │ │ │ - addseq r2, lr, ip, asr #18 │ │ │ │ - addseq r2, lr, ip, lsl r9 │ │ │ │ - addseq r2, lr, ip, ror #17 │ │ │ │ - @ instruction: 0x009e28bc │ │ │ │ - addseq r2, lr, ip, lsl #17 │ │ │ │ - addseq r2, lr, ip, asr r8 │ │ │ │ - addseq r2, lr, ip, lsr #16 │ │ │ │ - @ instruction: 0x009e27fc │ │ │ │ - addseq r2, lr, ip, asr #15 │ │ │ │ - umullseq r2, lr, ip, r7 │ │ │ │ - addseq r2, lr, ip, ror #14 │ │ │ │ - addseq r2, lr, ip, lsr r7 │ │ │ │ - addseq r2, lr, ip, lsl #14 │ │ │ │ - @ instruction: 0x009e26dc │ │ │ │ - addseq r2, lr, ip, lsr #13 │ │ │ │ - addseq r2, lr, ip, ror r6 │ │ │ │ - addseq r2, lr, ip, asr #12 │ │ │ │ - addseq r2, lr, ip, lsl r6 │ │ │ │ - addseq r2, lr, ip, ror #11 │ │ │ │ - @ instruction: 0x009e25bc │ │ │ │ - addseq r2, lr, ip, lsl #11 │ │ │ │ - addseq r2, lr, ip, asr r5 │ │ │ │ - addseq r2, lr, ip, lsr #10 │ │ │ │ - @ instruction: 0x009e24fc │ │ │ │ - addseq r2, lr, ip, asr #9 │ │ │ │ - umullseq r2, lr, ip, r4 │ │ │ │ - addseq r2, lr, ip, ror #8 │ │ │ │ - addseq r2, lr, ip, lsr r4 │ │ │ │ - addseq r2, lr, ip, lsl #8 │ │ │ │ - @ instruction: 0x009e23dc │ │ │ │ - addseq r2, lr, ip, lsr #7 │ │ │ │ - addseq r2, lr, ip, ror r3 │ │ │ │ - addseq r2, lr, ip, asr #6 │ │ │ │ - addseq r2, lr, ip, lsl r3 │ │ │ │ - addseq r2, lr, ip, ror #5 │ │ │ │ - @ instruction: 0x009e22bc │ │ │ │ - addseq r2, lr, ip, lsl #5 │ │ │ │ - addseq r2, lr, ip, asr r2 │ │ │ │ - addseq r2, lr, ip, lsr #4 │ │ │ │ - @ instruction: 0x009e21fc │ │ │ │ - addseq r2, lr, ip, asr #3 │ │ │ │ - umullseq r2, lr, ip, r1 │ │ │ │ - addseq r2, lr, ip, ror #2 │ │ │ │ - addseq r2, lr, ip, lsr r1 │ │ │ │ - addseq r2, lr, ip, lsl #2 │ │ │ │ - ldrsbeq r2, [lr], ip │ │ │ │ - addseq r2, lr, ip, lsr #1 │ │ │ │ - addseq r2, lr, ip, ror r0 │ │ │ │ - addseq r2, lr, ip, asr #32 │ │ │ │ - addseq r2, lr, ip, lsl r0 │ │ │ │ - addseq r1, lr, ip, ror #31 │ │ │ │ - @ instruction: 0x009e1fbc │ │ │ │ - addseq r1, lr, ip, lsl #31 │ │ │ │ - addseq r1, lr, ip, asr pc │ │ │ │ - addseq r1, lr, ip, lsr #30 │ │ │ │ - @ instruction: 0x009e1efc │ │ │ │ - addseq r1, lr, ip, asr #29 │ │ │ │ - umullseq r1, lr, ip, lr │ │ │ │ - addseq r1, lr, ip, ror #28 │ │ │ │ - addseq r1, lr, ip, lsr lr │ │ │ │ - addseq r1, lr, r4, asr #17 │ │ │ │ - umullseq r1, lr, r4, r8 │ │ │ │ - addseq r1, lr, r4, ror #16 │ │ │ │ - addseq r1, lr, r4, lsr r8 │ │ │ │ - addseq r1, lr, r4, lsl #16 │ │ │ │ - @ instruction: 0x009e17d4 │ │ │ │ - addseq r1, lr, r4, lsr #15 │ │ │ │ - addseq r1, lr, r4, ror r7 │ │ │ │ - addseq r1, lr, r4, asr #14 │ │ │ │ - addseq r1, lr, r4, lsl r7 │ │ │ │ - addseq r1, lr, r4, ror #13 │ │ │ │ - @ instruction: 0x009e16b4 │ │ │ │ - addseq r1, lr, r4, lsl #13 │ │ │ │ - addseq r1, lr, r4, asr r6 │ │ │ │ - addseq r1, lr, r4, lsr #12 │ │ │ │ - @ instruction: 0x009e15f4 │ │ │ │ - addseq r1, lr, r4, asr #11 │ │ │ │ - umullseq r1, lr, r4, r5 │ │ │ │ - addseq r1, lr, r4, ror #10 │ │ │ │ - addseq r1, lr, r4, lsr r5 │ │ │ │ - addseq r1, lr, r4, lsl #10 │ │ │ │ - @ instruction: 0x009e14d4 │ │ │ │ - addseq r1, lr, r4, lsr #9 │ │ │ │ - addseq r1, lr, r4, ror r4 │ │ │ │ - addseq r1, lr, r4, asr #8 │ │ │ │ - addseq r1, lr, r4, lsl r4 │ │ │ │ - addseq r1, lr, r4, ror #7 │ │ │ │ - @ instruction: 0x009e13b4 │ │ │ │ - addseq r1, lr, r4, lsl #7 │ │ │ │ - addseq r1, lr, r4, asr r3 │ │ │ │ - addseq r1, lr, r4, lsr #6 │ │ │ │ - @ instruction: 0x009e12f4 │ │ │ │ - addseq r1, lr, r4, asr #5 │ │ │ │ - umullseq r1, lr, r4, r2 │ │ │ │ - addseq r1, lr, r4, ror #4 │ │ │ │ - addseq r1, lr, r4, lsr r2 │ │ │ │ - addseq r1, lr, r4, lsl #4 │ │ │ │ - @ instruction: 0x009e11d4 │ │ │ │ - addseq r1, lr, r4, lsr #3 │ │ │ │ - addseq r1, lr, r4, ror r1 │ │ │ │ - addseq r1, lr, r4, asr #2 │ │ │ │ - addseq r1, lr, r4, lsl r1 │ │ │ │ - addseq r1, lr, r4, ror #1 │ │ │ │ - ldrheq r1, [lr], r4 │ │ │ │ - addseq r1, lr, r4, lsl #1 │ │ │ │ - addseq r1, lr, r4, asr r0 │ │ │ │ - addseq r1, lr, r4, lsr #32 │ │ │ │ - @ instruction: 0x009e0ff4 │ │ │ │ - addseq r0, lr, r4, asr #31 │ │ │ │ - umullseq r0, lr, r4, pc @ │ │ │ │ - addseq r0, lr, r4, ror #30 │ │ │ │ - addseq r0, lr, r4, lsr pc │ │ │ │ - addseq r0, lr, r4, lsl #30 │ │ │ │ - @ instruction: 0x009e0ed4 │ │ │ │ - addseq r0, lr, r4, lsr #29 │ │ │ │ - addseq r0, lr, r4, ror lr │ │ │ │ - addseq r0, lr, r4, asr #28 │ │ │ │ - addseq r0, lr, ip, asr #27 │ │ │ │ - addseq r0, lr, r4, ror #27 │ │ │ │ - addseq r0, lr, r8, lsr #26 │ │ │ │ - addseq r0, lr, ip, asr r7 │ │ │ │ + @ instruction: 0x00ae12b8 │ │ │ │ + addseq fp, sl, ip, lsl r9 │ │ │ │ + adceq r1, lr, r2, ror sl │ │ │ │ + @ instruction: 0x009ab8dc │ │ │ │ + addseq r1, lr, r0, asr #30 │ │ │ │ + addseq r4, lr, r8, asr #5 │ │ │ │ + umullseq r4, lr, r8, r2 │ │ │ │ + addseq r4, lr, r8, ror #4 │ │ │ │ + addseq r4, lr, r8, lsr r2 │ │ │ │ + addseq r4, lr, r8, lsl #4 │ │ │ │ + @ instruction: 0x009e41d8 │ │ │ │ + addseq r4, lr, r8, lsr #3 │ │ │ │ + addseq r4, lr, r8, ror r1 │ │ │ │ + addseq r4, lr, r8, asr #2 │ │ │ │ + addseq r4, lr, r8, lsl r1 │ │ │ │ + addseq r4, lr, r8, ror #1 │ │ │ │ + ldrheq r4, [lr], r8 │ │ │ │ + addseq r4, lr, r8, lsl #1 │ │ │ │ + addseq r4, lr, r8, asr r0 │ │ │ │ + addseq r4, lr, r8, lsr #32 │ │ │ │ + @ instruction: 0x009e3ff8 │ │ │ │ + addseq r3, lr, r8, asr #31 │ │ │ │ + umullseq r3, lr, r8, pc @ │ │ │ │ + addseq r3, lr, r8, ror #30 │ │ │ │ + addseq r3, lr, r8, lsr pc │ │ │ │ + addseq r3, lr, r8, lsl #30 │ │ │ │ + @ instruction: 0x009e3ed8 │ │ │ │ + addseq r3, lr, r8, lsr #29 │ │ │ │ + addseq r3, lr, r8, ror lr │ │ │ │ + addseq r3, lr, r8, asr #28 │ │ │ │ + addseq r3, lr, r8, lsl lr │ │ │ │ + addseq r3, lr, r8, ror #27 │ │ │ │ + @ instruction: 0x009e3db8 │ │ │ │ + addseq r3, lr, r8, lsl #27 │ │ │ │ + addseq r3, lr, r8, asr sp │ │ │ │ + addseq r3, lr, r8, lsr #26 │ │ │ │ + @ instruction: 0x009e3cf8 │ │ │ │ + addseq r3, lr, r8, asr #25 │ │ │ │ + umullseq r3, lr, r8, ip │ │ │ │ + addseq r3, lr, r8, ror #24 │ │ │ │ + addseq r3, lr, r8, lsr ip │ │ │ │ + addseq r3, lr, r8, lsl #24 │ │ │ │ + @ instruction: 0x009e3bd8 │ │ │ │ + addseq r3, lr, r8, lsr #23 │ │ │ │ + addseq r3, lr, r8, ror fp │ │ │ │ + addseq r3, lr, r8, asr #22 │ │ │ │ + addseq r3, lr, r8, lsl fp │ │ │ │ + addseq r3, lr, r8, ror #21 │ │ │ │ + @ instruction: 0x009e3ab8 │ │ │ │ + addseq r3, lr, r8, lsl #21 │ │ │ │ + addseq r3, lr, r8, asr sl │ │ │ │ + addseq r3, lr, r8, lsr #20 │ │ │ │ + @ instruction: 0x009e39f8 │ │ │ │ + addseq r3, lr, r8, asr #19 │ │ │ │ + umullseq r3, lr, r8, r9 │ │ │ │ + addseq r3, lr, r8, ror #18 │ │ │ │ + addseq r3, lr, r8, lsr r9 │ │ │ │ + addseq r3, lr, r8, lsl #18 │ │ │ │ + @ instruction: 0x009e38d8 │ │ │ │ + addseq r3, lr, r8, lsr #17 │ │ │ │ + addseq r3, lr, r8, ror r8 │ │ │ │ + addseq r3, lr, r8, asr #16 │ │ │ │ + addseq r3, lr, r8, lsl r8 │ │ │ │ + addseq r3, lr, r8, ror #15 │ │ │ │ + @ instruction: 0x009e37b8 │ │ │ │ + addseq r3, lr, r8, lsl #15 │ │ │ │ + addseq r3, lr, r8, asr r7 │ │ │ │ + addseq r3, lr, r8, lsr #14 │ │ │ │ + @ instruction: 0x009e36f8 │ │ │ │ + addseq r3, lr, r8, asr #13 │ │ │ │ + umullseq r3, lr, r8, r6 │ │ │ │ + addseq r3, lr, r8, ror #12 │ │ │ │ + addseq r3, lr, r8, lsr r6 │ │ │ │ + addseq r3, lr, r8, lsl #12 │ │ │ │ + @ instruction: 0x009e35d8 │ │ │ │ + addseq r3, lr, r8, lsr #11 │ │ │ │ + addseq r3, lr, r8, ror r5 │ │ │ │ + addseq r3, lr, r8, asr #10 │ │ │ │ + addseq r3, lr, r8, lsl r5 │ │ │ │ + addseq r3, lr, r8, ror #9 │ │ │ │ + @ instruction: 0x009e34b8 │ │ │ │ + addseq r3, lr, r8, lsl #9 │ │ │ │ + addseq r3, lr, r8, asr r4 │ │ │ │ + addseq r3, lr, r8, lsr #8 │ │ │ │ + @ instruction: 0x009e33f8 │ │ │ │ + addseq r3, lr, r8, asr #7 │ │ │ │ + umullseq r3, lr, r8, r3 │ │ │ │ + addseq r3, lr, r8, ror #6 │ │ │ │ + addseq r3, lr, r8, lsr r3 │ │ │ │ + addseq r3, lr, r8, lsl #6 │ │ │ │ + @ instruction: 0x009e32d8 │ │ │ │ + addseq r3, lr, r8, lsr #5 │ │ │ │ + addseq r3, lr, r8, ror r2 │ │ │ │ + addseq r3, lr, r8, asr #4 │ │ │ │ + addseq r3, lr, r8, lsl r2 │ │ │ │ + addseq r3, lr, r8, ror #3 │ │ │ │ + @ instruction: 0x009e31b8 │ │ │ │ + addseq r3, lr, r8, lsl #3 │ │ │ │ + addseq r3, lr, r8, asr r1 │ │ │ │ + addseq r3, lr, r8, lsr #2 │ │ │ │ + ldrsheq r3, [lr], r8 │ │ │ │ + addseq r3, lr, r8, asr #1 │ │ │ │ + umullseq r3, lr, r8, r0 │ │ │ │ + addseq r3, lr, r8, rrx │ │ │ │ + addseq r3, lr, r8, lsr r0 │ │ │ │ + addseq r3, lr, r8 │ │ │ │ + @ instruction: 0x009e2fd8 │ │ │ │ + addseq r2, lr, r8, lsr #31 │ │ │ │ + addseq r2, lr, r8, ror pc │ │ │ │ + addseq r2, lr, r8, asr #30 │ │ │ │ + addseq r2, lr, r8, lsl pc │ │ │ │ + addseq r2, lr, r8, ror #29 │ │ │ │ + @ instruction: 0x009e2eb8 │ │ │ │ + addseq r2, lr, r8, lsl #29 │ │ │ │ + addseq r2, lr, r8, asr lr │ │ │ │ + addseq r2, lr, r8, lsr #28 │ │ │ │ + @ instruction: 0x009e2df8 │ │ │ │ + addseq r2, lr, r8, asr #27 │ │ │ │ + umullseq r2, lr, r8, sp │ │ │ │ + addseq r2, lr, r8, ror #26 │ │ │ │ + addseq r2, lr, r8, lsr sp │ │ │ │ + addseq r2, lr, r8, lsl #26 │ │ │ │ + @ instruction: 0x009e2cd8 │ │ │ │ + addseq r2, lr, r8, lsr #25 │ │ │ │ + addseq r2, lr, r8, ror ip │ │ │ │ + addseq r2, lr, r8, asr #24 │ │ │ │ + addseq r2, lr, r8, lsl ip │ │ │ │ + addseq r2, lr, r8, ror #23 │ │ │ │ + @ instruction: 0x009e2bb8 │ │ │ │ + addseq r2, lr, r8, lsl #23 │ │ │ │ + addseq r2, lr, r8, asr fp │ │ │ │ + addseq r2, lr, r8, lsr #22 │ │ │ │ + @ instruction: 0x009e2af8 │ │ │ │ + addseq r2, lr, r8, asr #21 │ │ │ │ + umullseq r2, lr, r8, sl │ │ │ │ + addseq r2, lr, r8, ror #20 │ │ │ │ + addseq r2, lr, r8, lsr sl │ │ │ │ + addseq r2, lr, r8, lsl #20 │ │ │ │ + @ instruction: 0x009e29d8 │ │ │ │ + addseq r2, lr, r8, lsr #19 │ │ │ │ + addseq r2, lr, r8, ror r9 │ │ │ │ + addseq r2, lr, r8, asr #18 │ │ │ │ + addseq r2, lr, r8, lsl r9 │ │ │ │ + addseq r2, lr, r8, ror #17 │ │ │ │ + @ instruction: 0x009e28b8 │ │ │ │ + addseq r2, lr, r8, lsl #17 │ │ │ │ + addseq r2, lr, r8, asr r8 │ │ │ │ + addseq r2, lr, r8, lsr #16 │ │ │ │ + @ instruction: 0x009e27f8 │ │ │ │ + addseq r2, lr, r8, asr #15 │ │ │ │ + umullseq r2, lr, r8, r7 │ │ │ │ + addseq r2, lr, r8, ror #14 │ │ │ │ + addseq r2, lr, r8, lsr r7 │ │ │ │ + addseq r2, lr, r8, lsl #14 │ │ │ │ + @ instruction: 0x009e26d8 │ │ │ │ + addseq r2, lr, r8, lsr #13 │ │ │ │ + addseq r2, lr, r8, ror r6 │ │ │ │ + addseq r2, lr, r8, asr #12 │ │ │ │ + addseq r2, lr, r8, lsl r6 │ │ │ │ + addseq r2, lr, r8, ror #11 │ │ │ │ + @ instruction: 0x009e25b8 │ │ │ │ + addseq r2, lr, r8, lsl #11 │ │ │ │ + addseq r2, lr, r8, asr r5 │ │ │ │ + addseq r2, lr, r8, lsr #10 │ │ │ │ + @ instruction: 0x009e24f8 │ │ │ │ + addseq r2, lr, r8, asr #9 │ │ │ │ + umullseq r2, lr, r8, r4 │ │ │ │ + addseq r2, lr, r8, ror #8 │ │ │ │ + addseq r2, lr, r8, lsr r4 │ │ │ │ + addseq r2, lr, r8, lsl #8 │ │ │ │ + @ instruction: 0x009e23d8 │ │ │ │ + addseq r2, lr, r8, lsr #7 │ │ │ │ + addseq r2, lr, r8, ror r3 │ │ │ │ + addseq r2, lr, r8, asr #6 │ │ │ │ + addseq r2, lr, r8, lsl r3 │ │ │ │ + addseq r2, lr, r8, ror #5 │ │ │ │ + @ instruction: 0x009e22b8 │ │ │ │ + addseq r2, lr, r8, lsl #5 │ │ │ │ + addseq r2, lr, r8, asr r2 │ │ │ │ + addseq r2, lr, r8, lsr #4 │ │ │ │ + @ instruction: 0x009e21f8 │ │ │ │ + addseq r2, lr, r8, asr #3 │ │ │ │ + umullseq r2, lr, r8, r1 │ │ │ │ + addseq r2, lr, r8, ror #2 │ │ │ │ + addseq r2, lr, r8, lsr r1 │ │ │ │ + addseq r2, lr, r8, lsl #2 │ │ │ │ + ldrsbeq r2, [lr], r8 │ │ │ │ + addseq r2, lr, r8, lsr #1 │ │ │ │ + addseq r2, lr, r8, ror r0 │ │ │ │ + addseq r2, lr, r8, asr #32 │ │ │ │ + addseq r2, lr, r8, lsl r0 │ │ │ │ + addseq r1, lr, r8, ror #31 │ │ │ │ + @ instruction: 0x009e1fb8 │ │ │ │ + addseq r1, lr, r8, lsl #31 │ │ │ │ + addseq r1, lr, r8, asr pc │ │ │ │ + addseq r1, lr, r8, lsr #30 │ │ │ │ + @ instruction: 0x009e1ef8 │ │ │ │ + addseq r1, lr, r8, asr #29 │ │ │ │ + umullseq r1, lr, r8, lr │ │ │ │ + addseq r1, lr, r8, ror #28 │ │ │ │ + addseq r1, lr, r8, lsr lr │ │ │ │ + addseq r1, lr, r0, asr #17 │ │ │ │ + umullseq r1, lr, r0, r8 │ │ │ │ + addseq r1, lr, r0, ror #16 │ │ │ │ + addseq r1, lr, r0, lsr r8 │ │ │ │ + addseq r1, lr, r0, lsl #16 │ │ │ │ + @ instruction: 0x009e17d0 │ │ │ │ + addseq r1, lr, r0, lsr #15 │ │ │ │ + addseq r1, lr, r0, ror r7 │ │ │ │ + addseq r1, lr, r0, asr #14 │ │ │ │ + addseq r1, lr, r0, lsl r7 │ │ │ │ + addseq r1, lr, r0, ror #13 │ │ │ │ + @ instruction: 0x009e16b0 │ │ │ │ + addseq r1, lr, r0, lsl #13 │ │ │ │ + addseq r1, lr, r0, asr r6 │ │ │ │ + addseq r1, lr, r0, lsr #12 │ │ │ │ + @ instruction: 0x009e15f0 │ │ │ │ + addseq r1, lr, r0, asr #11 │ │ │ │ + umullseq r1, lr, r0, r5 │ │ │ │ + addseq r1, lr, r0, ror #10 │ │ │ │ + addseq r1, lr, r0, lsr r5 │ │ │ │ + addseq r1, lr, r0, lsl #10 │ │ │ │ + @ instruction: 0x009e14d0 │ │ │ │ + addseq r1, lr, r0, lsr #9 │ │ │ │ + addseq r1, lr, r0, ror r4 │ │ │ │ + addseq r1, lr, r0, asr #8 │ │ │ │ + addseq r1, lr, r0, lsl r4 │ │ │ │ + addseq r1, lr, r0, ror #7 │ │ │ │ + @ instruction: 0x009e13b0 │ │ │ │ + addseq r1, lr, r0, lsl #7 │ │ │ │ + addseq r1, lr, r0, asr r3 │ │ │ │ + addseq r1, lr, r0, lsr #6 │ │ │ │ + @ instruction: 0x009e12f0 │ │ │ │ + addseq r1, lr, r0, asr #5 │ │ │ │ + umullseq r1, lr, r0, r2 │ │ │ │ + addseq r1, lr, r0, ror #4 │ │ │ │ + addseq r1, lr, r0, lsr r2 │ │ │ │ + addseq r1, lr, r0, lsl #4 │ │ │ │ + @ instruction: 0x009e11d0 │ │ │ │ + addseq r1, lr, r0, lsr #3 │ │ │ │ + addseq r1, lr, r0, ror r1 │ │ │ │ + addseq r1, lr, r0, asr #2 │ │ │ │ + addseq r1, lr, r0, lsl r1 │ │ │ │ + addseq r1, lr, r0, ror #1 │ │ │ │ + ldrheq r1, [lr], r0 │ │ │ │ + addseq r1, lr, r0, lsl #1 │ │ │ │ + addseq r1, lr, r0, asr r0 │ │ │ │ + addseq r1, lr, r0, lsr #32 │ │ │ │ + @ instruction: 0x009e0ff0 │ │ │ │ + addseq r0, lr, r0, asr #31 │ │ │ │ + umullseq r0, lr, r0, pc @ │ │ │ │ + addseq r0, lr, r0, ror #30 │ │ │ │ + addseq r0, lr, r0, lsr pc │ │ │ │ + addseq r0, lr, r0, lsl #30 │ │ │ │ + @ instruction: 0x009e0ed0 │ │ │ │ + addseq r0, lr, r0, lsr #29 │ │ │ │ + addseq r0, lr, r0, ror lr │ │ │ │ + addseq r0, lr, r0, asr #28 │ │ │ │ + addseq r0, lr, r8, asr #27 │ │ │ │ + addseq r0, lr, r0, ror #27 │ │ │ │ + addseq r0, lr, r4, lsr #26 │ │ │ │ + addseq r0, lr, r8, asr r7 │ │ │ │ + addseq r0, lr, r0, ror #14 │ │ │ │ addseq r0, lr, r4, ror #14 │ │ │ │ - addseq r0, lr, r8, ror #14 │ │ │ │ - addseq r0, lr, r4, ror r7 │ │ │ │ - addseq r0, lr, ip, lsl #15 │ │ │ │ - addseq r0, lr, r4, lsr #15 │ │ │ │ - @ instruction: 0x009e07bc │ │ │ │ - addseq r0, lr, r4, asr #15 │ │ │ │ - addseq r0, lr, ip, asr #15 │ │ │ │ - @ instruction: 0x009e07d8 │ │ │ │ - @ instruction: 0x009e07f8 │ │ │ │ - addseq r0, lr, r4, lsl r8 │ │ │ │ - addseq r0, lr, r0, lsr #16 │ │ │ │ - addseq r0, lr, r8, lsr #16 │ │ │ │ - addseq r0, lr, r4, lsr r8 │ │ │ │ - addseq r0, lr, ip, lsr r8 │ │ │ │ - addseq r0, lr, r4, asr #16 │ │ │ │ - addseq r0, lr, r4, asr r8 │ │ │ │ - addseq r0, lr, r0, ror #16 │ │ │ │ - addseq r0, lr, ip, ror #16 │ │ │ │ - addseq r0, lr, r8, ror r8 │ │ │ │ - addseq r0, lr, r4, lsl #17 │ │ │ │ - umullseq r0, lr, r8, r8 │ │ │ │ - addseq r0, lr, ip, lsr #17 │ │ │ │ - @ instruction: 0x009e08b4 │ │ │ │ - addseq r0, lr, r0, asr #17 │ │ │ │ - @ instruction: 0x009e08d0 │ │ │ │ - addseq r0, lr, r0, ror #17 │ │ │ │ - @ instruction: 0x009e08f0 │ │ │ │ - addseq r0, lr, r0, lsl #18 │ │ │ │ - addseq r0, lr, r0, lsl r9 │ │ │ │ - addseq r0, lr, r0, lsr #18 │ │ │ │ - addseq r0, lr, r0, lsr r9 │ │ │ │ - addseq r0, lr, r8, lsr r9 │ │ │ │ - addseq r0, lr, r0, asr #18 │ │ │ │ - addseq r0, lr, r8, asr #18 │ │ │ │ - addseq r0, lr, r0, asr r9 │ │ │ │ - addseq r0, lr, r8, asr r9 │ │ │ │ - addseq r0, lr, r0, ror #18 │ │ │ │ - addseq r0, lr, r8, ror #18 │ │ │ │ - addseq r0, lr, r0, ror r9 │ │ │ │ - addseq r0, lr, r8, ror r9 │ │ │ │ - addseq r0, lr, r0, lsl #19 │ │ │ │ - addseq r0, lr, r8, lsl #19 │ │ │ │ - umullseq r0, lr, r0, r9 │ │ │ │ - umullseq r0, lr, r8, r9 │ │ │ │ - addseq r0, lr, r0, lsr #19 │ │ │ │ - addseq r0, lr, r8, lsr #19 │ │ │ │ - @ instruction: 0x009e09b0 │ │ │ │ - @ instruction: 0x009e09b8 │ │ │ │ - addseq r0, lr, r0, asr #19 │ │ │ │ - addseq r0, lr, r8, asr #19 │ │ │ │ - @ instruction: 0x009e09d0 │ │ │ │ - @ instruction: 0x009e09d8 │ │ │ │ - addseq r0, lr, r0, ror #19 │ │ │ │ - addseq r0, lr, r8, ror #19 │ │ │ │ - @ instruction: 0x009e09f0 │ │ │ │ - @ instruction: 0x009e09f8 │ │ │ │ - addseq r0, lr, r0, lsl #20 │ │ │ │ - addseq r0, lr, r8, lsl #20 │ │ │ │ - addseq r0, lr, r0, lsl sl │ │ │ │ - addseq r0, lr, r8, lsl sl │ │ │ │ - addseq r0, lr, r0, lsr #20 │ │ │ │ - @ instruction: 0x009e2eb4 │ │ │ │ - addseq r0, lr, r8, asr #8 │ │ │ │ + addseq r0, lr, r0, ror r7 │ │ │ │ + addseq r0, lr, r8, lsl #15 │ │ │ │ + addseq r0, lr, r0, lsr #15 │ │ │ │ + @ instruction: 0x009e07b8 │ │ │ │ + addseq r0, lr, r0, asr #15 │ │ │ │ + addseq r0, lr, r8, asr #15 │ │ │ │ + @ instruction: 0x009e07d4 │ │ │ │ + @ instruction: 0x009e07f4 │ │ │ │ + addseq r0, lr, r0, lsl r8 │ │ │ │ + addseq r0, lr, ip, lsl r8 │ │ │ │ + addseq r0, lr, r4, lsr #16 │ │ │ │ + addseq r0, lr, r0, lsr r8 │ │ │ │ + addseq r0, lr, r8, lsr r8 │ │ │ │ + addseq r0, lr, r0, asr #16 │ │ │ │ + addseq r0, lr, r0, asr r8 │ │ │ │ + addseq r0, lr, ip, asr r8 │ │ │ │ + addseq r0, lr, r8, ror #16 │ │ │ │ + addseq r0, lr, r4, ror r8 │ │ │ │ + addseq r0, lr, r0, lsl #17 │ │ │ │ + umullseq r0, lr, r4, r8 │ │ │ │ + addseq r0, lr, r8, lsr #17 │ │ │ │ + @ instruction: 0x009e08b0 │ │ │ │ + @ instruction: 0x009e08bc │ │ │ │ + addseq r0, lr, ip, asr #17 │ │ │ │ + @ instruction: 0x009e08dc │ │ │ │ + addseq r0, lr, ip, ror #17 │ │ │ │ + @ instruction: 0x009e08fc │ │ │ │ + addseq r0, lr, ip, lsl #18 │ │ │ │ + addseq r0, lr, ip, lsl r9 │ │ │ │ + addseq r0, lr, ip, lsr #18 │ │ │ │ + addseq r0, lr, r4, lsr r9 │ │ │ │ + addseq r0, lr, ip, lsr r9 │ │ │ │ + addseq r0, lr, r4, asr #18 │ │ │ │ + addseq r0, lr, ip, asr #18 │ │ │ │ + addseq r0, lr, r4, asr r9 │ │ │ │ + addseq r0, lr, ip, asr r9 │ │ │ │ + addseq r0, lr, r4, ror #18 │ │ │ │ + addseq r0, lr, ip, ror #18 │ │ │ │ + addseq r0, lr, r4, ror r9 │ │ │ │ + addseq r0, lr, ip, ror r9 │ │ │ │ + addseq r0, lr, r4, lsl #19 │ │ │ │ + addseq r0, lr, ip, lsl #19 │ │ │ │ + umullseq r0, lr, r4, r9 │ │ │ │ + umullseq r0, lr, ip, r9 │ │ │ │ + addseq r0, lr, r4, lsr #19 │ │ │ │ + addseq r0, lr, ip, lsr #19 │ │ │ │ + @ instruction: 0x009e09b4 │ │ │ │ + @ instruction: 0x009e09bc │ │ │ │ + addseq r0, lr, r4, asr #19 │ │ │ │ + addseq r0, lr, ip, asr #19 │ │ │ │ + @ instruction: 0x009e09d4 │ │ │ │ + @ instruction: 0x009e09dc │ │ │ │ + addseq r0, lr, r4, ror #19 │ │ │ │ + addseq r0, lr, ip, ror #19 │ │ │ │ + @ instruction: 0x009e09f4 │ │ │ │ + @ instruction: 0x009e09fc │ │ │ │ + addseq r0, lr, r4, lsl #20 │ │ │ │ + addseq r0, lr, ip, lsl #20 │ │ │ │ + addseq r0, lr, r4, lsl sl │ │ │ │ + addseq r0, lr, ip, lsl sl │ │ │ │ + @ instruction: 0x009e2eb0 │ │ │ │ + addseq r0, lr, r4, asr #8 │ │ │ │ andeq r1, r0, r8, asr r5 │ │ │ │ - addseq r0, lr, r8, lsl sl │ │ │ │ - addseq r0, lr, ip, ror #7 │ │ │ │ + addseq r0, lr, r4, lsl sl │ │ │ │ + addseq r0, lr, r8, ror #7 │ │ │ │ andeq r1, r0, r4, asr #18 │ │ │ │ - addseq r0, lr, r4, lsr #20 │ │ │ │ - addseq r0, lr, r4, asr #19 │ │ │ │ - @ instruction: 0x009e09f0 │ │ │ │ - @ instruction: 0x009aa3fc │ │ │ │ - @ instruction: 0x009aa3f0 │ │ │ │ - addseq sl, sl, r4, ror #7 │ │ │ │ - @ instruction: 0x009aa3d8 │ │ │ │ - ldr r0, [pc, #-552] @ 3a5138 │ │ │ │ + addseq r0, lr, r0, lsr #20 │ │ │ │ + addseq r0, lr, r0, asr #19 │ │ │ │ + addseq r0, lr, ip, ror #19 │ │ │ │ + @ instruction: 0x009aa3f8 │ │ │ │ + addseq sl, sl, ip, ror #7 │ │ │ │ + addseq sl, sl, r0, ror #7 │ │ │ │ + @ instruction: 0x009aa3d4 │ │ │ │ + ldr r0, [pc, #-552] @ 3a515c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-560] @ 3a513c │ │ │ │ + ldr r0, [pc, #-560] @ 3a5160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-568] @ 3a5140 │ │ │ │ + ldr r0, [pc, #-568] @ 3a5164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-576] @ 3a5144 │ │ │ │ + ldr r0, [pc, #-576] @ 3a5168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-584] @ 3a5148 │ │ │ │ + ldr r0, [pc, #-584] @ 3a516c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-592] @ 3a514c │ │ │ │ + ldr r0, [pc, #-592] @ 3a5170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-600] @ 3a5150 │ │ │ │ + ldr r0, [pc, #-600] @ 3a5174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-608] @ 3a5154 │ │ │ │ + ldr r0, [pc, #-608] @ 3a5178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-616] @ 3a5158 │ │ │ │ + ldr r0, [pc, #-616] @ 3a517c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-624] @ 3a515c │ │ │ │ + ldr r0, [pc, #-624] @ 3a5180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-632] @ 3a5160 │ │ │ │ + ldr r0, [pc, #-632] @ 3a5184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-640] @ 3a5164 │ │ │ │ + ldr r0, [pc, #-640] @ 3a5188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-648] @ 3a5168 │ │ │ │ + ldr r0, [pc, #-648] @ 3a518c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-656] @ 3a516c │ │ │ │ + ldr r0, [pc, #-656] @ 3a5190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-664] @ 3a5170 │ │ │ │ + ldr r0, [pc, #-664] @ 3a5194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-672] @ 3a5174 │ │ │ │ + ldr r0, [pc, #-672] @ 3a5198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-680] @ 3a5178 │ │ │ │ + ldr r0, [pc, #-680] @ 3a519c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-688] @ 3a517c │ │ │ │ + ldr r0, [pc, #-688] @ 3a51a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-696] @ 3a5180 │ │ │ │ + ldr r0, [pc, #-696] @ 3a51a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-704] @ 3a5184 │ │ │ │ + ldr r0, [pc, #-704] @ 3a51a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-712] @ 3a5188 │ │ │ │ + ldr r0, [pc, #-712] @ 3a51ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-720] @ 3a518c │ │ │ │ + ldr r0, [pc, #-720] @ 3a51b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-728] @ 3a5190 │ │ │ │ + ldr r0, [pc, #-728] @ 3a51b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-736] @ 3a5194 │ │ │ │ + ldr r0, [pc, #-736] @ 3a51b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-744] @ 3a5198 │ │ │ │ + ldr r0, [pc, #-744] @ 3a51bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-752] @ 3a519c │ │ │ │ + ldr r0, [pc, #-752] @ 3a51c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-760] @ 3a51a0 │ │ │ │ + ldr r0, [pc, #-760] @ 3a51c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-768] @ 3a51a4 │ │ │ │ + ldr r0, [pc, #-768] @ 3a51c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-776] @ 3a51a8 │ │ │ │ + ldr r0, [pc, #-776] @ 3a51cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-784] @ 3a51ac │ │ │ │ + ldr r0, [pc, #-784] @ 3a51d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-792] @ 3a51b0 │ │ │ │ + ldr r0, [pc, #-792] @ 3a51d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-800] @ 3a51b4 │ │ │ │ + ldr r0, [pc, #-800] @ 3a51d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-808] @ 3a51b8 │ │ │ │ + ldr r0, [pc, #-808] @ 3a51dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-816] @ 3a51bc │ │ │ │ + ldr r0, [pc, #-816] @ 3a51e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-824] @ 3a51c0 │ │ │ │ + ldr r0, [pc, #-824] @ 3a51e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-832] @ 3a51c4 │ │ │ │ + ldr r0, [pc, #-832] @ 3a51e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-840] @ 3a51c8 │ │ │ │ + ldr r0, [pc, #-840] @ 3a51ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-848] @ 3a51cc │ │ │ │ + ldr r0, [pc, #-848] @ 3a51f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-856] @ 3a51d0 │ │ │ │ + ldr r0, [pc, #-856] @ 3a51f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-864] @ 3a51d4 │ │ │ │ + ldr r0, [pc, #-864] @ 3a51f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-872] @ 3a51d8 │ │ │ │ + ldr r0, [pc, #-872] @ 3a51fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-880] @ 3a51dc │ │ │ │ + ldr r0, [pc, #-880] @ 3a5200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-888] @ 3a51e0 │ │ │ │ + ldr r0, [pc, #-888] @ 3a5204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-896] @ 3a51e4 │ │ │ │ + ldr r0, [pc, #-896] @ 3a5208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-904] @ 3a51e8 │ │ │ │ + ldr r0, [pc, #-904] @ 3a520c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-912] @ 3a51ec │ │ │ │ + ldr r0, [pc, #-912] @ 3a5210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-920] @ 3a51f0 │ │ │ │ + ldr r0, [pc, #-920] @ 3a5214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-928] @ 3a51f4 │ │ │ │ + ldr r0, [pc, #-928] @ 3a5218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-936] @ 3a51f8 │ │ │ │ + ldr r0, [pc, #-936] @ 3a521c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-944] @ 3a51fc │ │ │ │ + ldr r0, [pc, #-944] @ 3a5220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-952] @ 3a5200 │ │ │ │ + ldr r0, [pc, #-952] @ 3a5224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-960] @ 3a5204 │ │ │ │ + ldr r0, [pc, #-960] @ 3a5228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-968] @ 3a5208 │ │ │ │ + ldr r0, [pc, #-968] @ 3a522c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-976] @ 3a520c │ │ │ │ + ldr r0, [pc, #-976] @ 3a5230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-984] @ 3a5210 │ │ │ │ + ldr r0, [pc, #-984] @ 3a5234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-992] @ 3a5214 │ │ │ │ + ldr r0, [pc, #-992] @ 3a5238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1000] @ 3a5218 │ │ │ │ + ldr r0, [pc, #-1000] @ 3a523c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1008] @ 3a521c │ │ │ │ + ldr r0, [pc, #-1008] @ 3a5240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1016] @ 3a5220 │ │ │ │ + ldr r0, [pc, #-1016] @ 3a5244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1024] @ 3a5224 │ │ │ │ + ldr r0, [pc, #-1024] @ 3a5248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1032] @ 3a5228 │ │ │ │ + ldr r0, [pc, #-1032] @ 3a524c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1040] @ 3a522c │ │ │ │ + ldr r0, [pc, #-1040] @ 3a5250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1048] @ 3a5230 │ │ │ │ + ldr r0, [pc, #-1048] @ 3a5254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1056] @ 3a5234 │ │ │ │ + ldr r0, [pc, #-1056] @ 3a5258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1064] @ 3a5238 │ │ │ │ + ldr r0, [pc, #-1064] @ 3a525c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1072] @ 3a523c │ │ │ │ + ldr r0, [pc, #-1072] @ 3a5260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1080] @ 3a5240 │ │ │ │ + ldr r0, [pc, #-1080] @ 3a5264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1088] @ 3a5244 │ │ │ │ + ldr r0, [pc, #-1088] @ 3a5268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1096] @ 3a5248 │ │ │ │ + ldr r0, [pc, #-1096] @ 3a526c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1104] @ 3a524c │ │ │ │ + ldr r0, [pc, #-1104] @ 3a5270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1112] @ 3a5250 │ │ │ │ + ldr r0, [pc, #-1112] @ 3a5274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1120] @ 3a5254 │ │ │ │ + ldr r0, [pc, #-1120] @ 3a5278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1128] @ 3a5258 │ │ │ │ + ldr r0, [pc, #-1128] @ 3a527c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1136] @ 3a525c │ │ │ │ + ldr r0, [pc, #-1136] @ 3a5280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1144] @ 3a5260 │ │ │ │ + ldr r0, [pc, #-1144] @ 3a5284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1152] @ 3a5264 │ │ │ │ + ldr r0, [pc, #-1152] @ 3a5288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1160] @ 3a5268 │ │ │ │ + ldr r0, [pc, #-1160] @ 3a528c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1168] @ 3a526c │ │ │ │ + ldr r0, [pc, #-1168] @ 3a5290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1176] @ 3a5270 │ │ │ │ + ldr r0, [pc, #-1176] @ 3a5294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1184] @ 3a5274 │ │ │ │ + ldr r0, [pc, #-1184] @ 3a5298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1192] @ 3a5278 │ │ │ │ + ldr r0, [pc, #-1192] @ 3a529c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1200] @ 3a527c │ │ │ │ + ldr r0, [pc, #-1200] @ 3a52a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1208] @ 3a5280 │ │ │ │ + ldr r0, [pc, #-1208] @ 3a52a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1216] @ 3a5284 │ │ │ │ + ldr r0, [pc, #-1216] @ 3a52a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1224] @ 3a5288 │ │ │ │ + ldr r0, [pc, #-1224] @ 3a52ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1232] @ 3a528c │ │ │ │ + ldr r0, [pc, #-1232] @ 3a52b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1240] @ 3a5290 │ │ │ │ + ldr r0, [pc, #-1240] @ 3a52b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1248] @ 3a5294 │ │ │ │ + ldr r0, [pc, #-1248] @ 3a52b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1256] @ 3a5298 │ │ │ │ + ldr r0, [pc, #-1256] @ 3a52bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1264] @ 3a529c │ │ │ │ + ldr r0, [pc, #-1264] @ 3a52c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1272] @ 3a52a0 │ │ │ │ + ldr r0, [pc, #-1272] @ 3a52c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1280] @ 3a52a4 │ │ │ │ + ldr r0, [pc, #-1280] @ 3a52c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1288] @ 3a52a8 │ │ │ │ + ldr r0, [pc, #-1288] @ 3a52cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1296] @ 3a52ac │ │ │ │ + ldr r0, [pc, #-1296] @ 3a52d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1304] @ 3a52b0 │ │ │ │ + ldr r0, [pc, #-1304] @ 3a52d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1312] @ 3a52b4 │ │ │ │ + ldr r0, [pc, #-1312] @ 3a52d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1320] @ 3a52b8 │ │ │ │ + ldr r0, [pc, #-1320] @ 3a52dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1328] @ 3a52bc │ │ │ │ + ldr r0, [pc, #-1328] @ 3a52e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1336] @ 3a52c0 │ │ │ │ + ldr r0, [pc, #-1336] @ 3a52e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1344] @ 3a52c4 │ │ │ │ + ldr r0, [pc, #-1344] @ 3a52e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1352] @ 3a52c8 │ │ │ │ + ldr r0, [pc, #-1352] @ 3a52ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1360] @ 3a52cc │ │ │ │ + ldr r0, [pc, #-1360] @ 3a52f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1368] @ 3a52d0 │ │ │ │ + ldr r0, [pc, #-1368] @ 3a52f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1376] @ 3a52d4 │ │ │ │ + ldr r0, [pc, #-1376] @ 3a52f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1384] @ 3a52d8 │ │ │ │ + ldr r0, [pc, #-1384] @ 3a52fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1392] @ 3a52dc │ │ │ │ + ldr r0, [pc, #-1392] @ 3a5300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1400] @ 3a52e0 │ │ │ │ + ldr r0, [pc, #-1400] @ 3a5304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1408] @ 3a52e4 │ │ │ │ + ldr r0, [pc, #-1408] @ 3a5308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1416] @ 3a52e8 │ │ │ │ + ldr r0, [pc, #-1416] @ 3a530c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1424] @ 3a52ec │ │ │ │ + ldr r0, [pc, #-1424] @ 3a5310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1432] @ 3a52f0 │ │ │ │ + ldr r0, [pc, #-1432] @ 3a5314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1440] @ 3a52f4 │ │ │ │ + ldr r0, [pc, #-1440] @ 3a5318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1448] @ 3a52f8 │ │ │ │ + ldr r0, [pc, #-1448] @ 3a531c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1456] @ 3a52fc │ │ │ │ + ldr r0, [pc, #-1456] @ 3a5320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1464] @ 3a5300 │ │ │ │ + ldr r0, [pc, #-1464] @ 3a5324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1472] @ 3a5304 │ │ │ │ + ldr r0, [pc, #-1472] @ 3a5328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1480] @ 3a5308 │ │ │ │ + ldr r0, [pc, #-1480] @ 3a532c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1488] @ 3a530c │ │ │ │ + ldr r0, [pc, #-1488] @ 3a5330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1496] @ 3a5310 │ │ │ │ + ldr r0, [pc, #-1496] @ 3a5334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1504] @ 3a5314 │ │ │ │ + ldr r0, [pc, #-1504] @ 3a5338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1512] @ 3a5318 │ │ │ │ + ldr r0, [pc, #-1512] @ 3a533c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1520] @ 3a531c │ │ │ │ + ldr r0, [pc, #-1520] @ 3a5340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1528] @ 3a5320 │ │ │ │ + ldr r0, [pc, #-1528] @ 3a5344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1536] @ 3a5324 │ │ │ │ + ldr r0, [pc, #-1536] @ 3a5348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1544] @ 3a5328 │ │ │ │ + ldr r0, [pc, #-1544] @ 3a534c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #-1552] @ 3a532c │ │ │ │ + ldr r3, [pc, #-1552] @ 3a5350 │ │ │ │ cmp r0, r3 │ │ │ │ - beq 3a59a0 │ │ │ │ - bhi 3a597c │ │ │ │ + beq 3a59c4 │ │ │ │ + bhi 3a59a0 │ │ │ │ sub r3, r3, #8 │ │ │ │ cmp r0, r3 │ │ │ │ - beq 3a5994 │ │ │ │ + beq 3a59b8 │ │ │ │ add r3, r3, #4 │ │ │ │ cmp r0, r3 │ │ │ │ - bne 3a59c4 │ │ │ │ - ldr r0, [pc, #-1588] @ 3a5330 │ │ │ │ + bne 3a59e8 │ │ │ │ + ldr r0, [pc, #-1588] @ 3a5354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #0 │ │ │ │ - bne 3a59b8 │ │ │ │ - ldr r0, [pc, #-1604] @ 3a5334 │ │ │ │ + bne 3a59dc │ │ │ │ + ldr r0, [pc, #-1604] @ 3a5358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #-1612] @ 3a5338 │ │ │ │ + ldr r3, [pc, #-1612] @ 3a535c │ │ │ │ cmp r0, r3 │ │ │ │ - bne 3a59d0 │ │ │ │ - ldr r0, [pc, #-1620] @ 3a533c │ │ │ │ + bne 3a59f4 │ │ │ │ + ldr r0, [pc, #-1620] @ 3a5360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3a5340 │ │ │ │ + ldr r0, [pc, #-1628] @ 3a5364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3a5344 │ │ │ │ + ldr r0, [pc, #-1636] @ 3a5368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3a5348 │ │ │ │ + ldr r0, [pc, #-1644] @ 3a536c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3a534c │ │ │ │ + ldr r0, [pc, #-1652] @ 3a5370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3a5350 │ │ │ │ + ldr r0, [pc, #-1660] @ 3a5374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3a5354 │ │ │ │ + ldr r0, [pc, #-1668] @ 3a5378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #2452] @ 3a6378 │ │ │ │ - ldr r2, [pc, #2452] @ 3a637c │ │ │ │ + ldr r3, [pc, #2452] @ 3a639c │ │ │ │ + ldr r2, [pc, #2452] @ 3a63a0 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r0, r2 │ │ │ │ - bhi 3a5a00 │ │ │ │ + bhi 3a5a24 │ │ │ │ add r0, r0, r0 │ │ │ │ ldrh r0, [r3, r0] │ │ │ │ add pc, pc, r0, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r0, [pc, #2424] @ 3a6380 │ │ │ │ + ldr r0, [pc, #2424] @ 3a63a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 3a6384 │ │ │ │ + ldr r0, [pc, #2416] @ 3a63a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 3a6388 │ │ │ │ + ldr r0, [pc, #2408] @ 3a63ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 3a638c │ │ │ │ + ldr r0, [pc, #2400] @ 3a63b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 3a6390 │ │ │ │ + ldr r0, [pc, #2392] @ 3a63b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3a6394 │ │ │ │ + ldr r0, [pc, #2384] @ 3a63b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3a6398 │ │ │ │ + ldr r0, [pc, #2376] @ 3a63bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3a639c │ │ │ │ + ldr r0, [pc, #2368] @ 3a63c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3a63a0 │ │ │ │ + ldr r0, [pc, #2360] @ 3a63c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3a63a4 │ │ │ │ + ldr r0, [pc, #2352] @ 3a63c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3a63a8 │ │ │ │ + ldr r0, [pc, #2344] @ 3a63cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 3a63ac │ │ │ │ + ldr r0, [pc, #2336] @ 3a63d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 3a63b0 │ │ │ │ + ldr r0, [pc, #2328] @ 3a63d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 3a63b4 │ │ │ │ + ldr r0, [pc, #2320] @ 3a63d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3a63b8 │ │ │ │ + ldr r0, [pc, #2312] @ 3a63dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3a63bc │ │ │ │ + ldr r0, [pc, #2304] @ 3a63e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 3a63c0 │ │ │ │ + ldr r0, [pc, #2296] @ 3a63e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 3a63c4 │ │ │ │ + ldr r0, [pc, #2288] @ 3a63e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 3a63c8 │ │ │ │ + ldr r0, [pc, #2280] @ 3a63ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 3a63cc │ │ │ │ + ldr r0, [pc, #2272] @ 3a63f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 3a63d0 │ │ │ │ + ldr r0, [pc, #2264] @ 3a63f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 3a63d4 │ │ │ │ + ldr r0, [pc, #2256] @ 3a63f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 3a63d8 │ │ │ │ + ldr r0, [pc, #2248] @ 3a63fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 3a63dc │ │ │ │ + ldr r0, [pc, #2240] @ 3a6400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 3a63e0 │ │ │ │ + ldr r0, [pc, #2232] @ 3a6404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 3a63e4 │ │ │ │ + ldr r0, [pc, #2224] @ 3a6408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3a63e8 │ │ │ │ + ldr r0, [pc, #2216] @ 3a640c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3a63ec │ │ │ │ + ldr r0, [pc, #2208] @ 3a6410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 3a63f0 │ │ │ │ + ldr r0, [pc, #2200] @ 3a6414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 3a63f4 │ │ │ │ + ldr r0, [pc, #2192] @ 3a6418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 3a63f8 │ │ │ │ + ldr r0, [pc, #2184] @ 3a641c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 3a63fc │ │ │ │ + ldr r0, [pc, #2176] @ 3a6420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 3a6400 │ │ │ │ + ldr r0, [pc, #2168] @ 3a6424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 3a6404 │ │ │ │ + ldr r0, [pc, #2160] @ 3a6428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3a6408 │ │ │ │ + ldr r0, [pc, #2152] @ 3a642c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3a640c │ │ │ │ + ldr r0, [pc, #2144] @ 3a6430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3a6410 │ │ │ │ + ldr r0, [pc, #2136] @ 3a6434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3a6414 │ │ │ │ + ldr r0, [pc, #2128] @ 3a6438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 3a6418 │ │ │ │ + ldr r0, [pc, #2120] @ 3a643c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3a641c │ │ │ │ + ldr r0, [pc, #2112] @ 3a6440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3a6420 │ │ │ │ + ldr r0, [pc, #2104] @ 3a6444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3a6424 │ │ │ │ + ldr r0, [pc, #2096] @ 3a6448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3a6428 │ │ │ │ + ldr r0, [pc, #2088] @ 3a644c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3a642c │ │ │ │ + ldr r0, [pc, #2080] @ 3a6450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3a6430 │ │ │ │ + ldr r0, [pc, #2072] @ 3a6454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3a6434 │ │ │ │ + ldr r0, [pc, #2064] @ 3a6458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 3a6438 │ │ │ │ + ldr r0, [pc, #2056] @ 3a645c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3a643c │ │ │ │ + ldr r0, [pc, #2048] @ 3a6460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3a6440 │ │ │ │ + ldr r0, [pc, #2040] @ 3a6464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3a6444 │ │ │ │ + ldr r0, [pc, #2032] @ 3a6468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 3a6448 │ │ │ │ + ldr r0, [pc, #2024] @ 3a646c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3a644c │ │ │ │ + ldr r0, [pc, #2016] @ 3a6470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3a6450 │ │ │ │ + ldr r0, [pc, #2008] @ 3a6474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3a6454 │ │ │ │ + ldr r0, [pc, #2000] @ 3a6478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3a6458 │ │ │ │ + ldr r0, [pc, #1992] @ 3a647c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3a645c │ │ │ │ + ldr r0, [pc, #1984] @ 3a6480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3a6460 │ │ │ │ + ldr r0, [pc, #1976] @ 3a6484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3a6464 │ │ │ │ + ldr r0, [pc, #1968] @ 3a6488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3a6468 │ │ │ │ + ldr r0, [pc, #1960] @ 3a648c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3a646c │ │ │ │ + ldr r0, [pc, #1952] @ 3a6490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3a6470 │ │ │ │ + ldr r0, [pc, #1944] @ 3a6494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3a6474 │ │ │ │ + ldr r0, [pc, #1936] @ 3a6498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3a6478 │ │ │ │ + ldr r0, [pc, #1928] @ 3a649c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3a647c │ │ │ │ + ldr r0, [pc, #1920] @ 3a64a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3a6480 │ │ │ │ + ldr r0, [pc, #1912] @ 3a64a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3a6484 │ │ │ │ + ldr r0, [pc, #1904] @ 3a64a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3a6488 │ │ │ │ + ldr r0, [pc, #1896] @ 3a64ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3a648c │ │ │ │ + ldr r0, [pc, #1888] @ 3a64b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3a6490 │ │ │ │ + ldr r0, [pc, #1880] @ 3a64b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3a6494 │ │ │ │ + ldr r0, [pc, #1872] @ 3a64b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3a6498 │ │ │ │ + ldr r0, [pc, #1864] @ 3a64bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3a649c │ │ │ │ + ldr r0, [pc, #1856] @ 3a64c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3a64a0 │ │ │ │ + ldr r0, [pc, #1848] @ 3a64c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3a64a4 │ │ │ │ + ldr r0, [pc, #1840] @ 3a64c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3a64a8 │ │ │ │ + ldr r0, [pc, #1832] @ 3a64cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 3a64ac │ │ │ │ + ldr r0, [pc, #1824] @ 3a64d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 3a64b0 │ │ │ │ + ldr r0, [pc, #1816] @ 3a64d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 3a64b4 │ │ │ │ + ldr r0, [pc, #1808] @ 3a64d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3a64b8 │ │ │ │ + ldr r0, [pc, #1800] @ 3a64dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3a64bc │ │ │ │ + ldr r0, [pc, #1792] @ 3a64e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 3a64c0 │ │ │ │ + ldr r0, [pc, #1784] @ 3a64e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 3a64c4 │ │ │ │ + ldr r0, [pc, #1776] @ 3a64e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 3a64c8 │ │ │ │ + ldr r0, [pc, #1768] @ 3a64ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 3a64cc │ │ │ │ + ldr r0, [pc, #1760] @ 3a64f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 3a64d0 │ │ │ │ + ldr r0, [pc, #1752] @ 3a64f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 3a64d4 │ │ │ │ + ldr r0, [pc, #1744] @ 3a64f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 3a64d8 │ │ │ │ + ldr r0, [pc, #1736] @ 3a64fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 3a64dc │ │ │ │ + ldr r0, [pc, #1728] @ 3a6500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 3a64e0 │ │ │ │ + ldr r0, [pc, #1720] @ 3a6504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3a64e4 │ │ │ │ + ldr r0, [pc, #1712] @ 3a6508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3a64e8 │ │ │ │ + ldr r0, [pc, #1704] @ 3a650c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3a64ec │ │ │ │ + ldr r0, [pc, #1696] @ 3a6510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3a64f0 │ │ │ │ + ldr r0, [pc, #1688] @ 3a6514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3a64f4 │ │ │ │ + ldr r0, [pc, #1680] @ 3a6518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3a64f8 │ │ │ │ + ldr r0, [pc, #1672] @ 3a651c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3a64fc │ │ │ │ + ldr r0, [pc, #1664] @ 3a6520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3a6500 │ │ │ │ + ldr r0, [pc, #1656] @ 3a6524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3a6504 │ │ │ │ + ldr r0, [pc, #1648] @ 3a6528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3a6508 │ │ │ │ + ldr r0, [pc, #1640] @ 3a652c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3a650c │ │ │ │ + ldr r0, [pc, #1632] @ 3a6530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3a6510 │ │ │ │ + ldr r0, [pc, #1624] @ 3a6534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3a6514 │ │ │ │ + ldr r0, [pc, #1616] @ 3a6538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3a6518 │ │ │ │ + ldr r0, [pc, #1608] @ 3a653c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3a651c │ │ │ │ + ldr r0, [pc, #1600] @ 3a6540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3a6520 │ │ │ │ + ldr r0, [pc, #1592] @ 3a6544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3a6524 │ │ │ │ + ldr r0, [pc, #1584] @ 3a6548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3a6528 │ │ │ │ + ldr r0, [pc, #1576] @ 3a654c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3a652c │ │ │ │ + ldr r0, [pc, #1568] @ 3a6550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3a6530 │ │ │ │ + ldr r0, [pc, #1560] @ 3a6554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3a6534 │ │ │ │ + ldr r0, [pc, #1552] @ 3a6558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3a6538 │ │ │ │ + ldr r0, [pc, #1544] @ 3a655c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3a653c │ │ │ │ + ldr r0, [pc, #1536] @ 3a6560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3a6540 │ │ │ │ + ldr r0, [pc, #1528] @ 3a6564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3a6544 │ │ │ │ + ldr r0, [pc, #1520] @ 3a6568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 3a6548 │ │ │ │ + ldr r0, [pc, #1512] @ 3a656c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3a654c │ │ │ │ + ldr r0, [pc, #1504] @ 3a6570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3a6550 │ │ │ │ + ldr r0, [pc, #1496] @ 3a6574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3a6554 │ │ │ │ + ldr r0, [pc, #1488] @ 3a6578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3a6558 │ │ │ │ + ldr r0, [pc, #1480] @ 3a657c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3a655c │ │ │ │ + ldr r0, [pc, #1472] @ 3a6580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3a6560 │ │ │ │ + ldr r0, [pc, #1464] @ 3a6584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3a6564 │ │ │ │ + ldr r0, [pc, #1456] @ 3a6588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3a6568 │ │ │ │ + ldr r0, [pc, #1448] @ 3a658c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3a656c │ │ │ │ + ldr r0, [pc, #1440] @ 3a6590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3a6570 │ │ │ │ + ldr r0, [pc, #1432] @ 3a6594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3a6574 │ │ │ │ + ldr r0, [pc, #1424] @ 3a6598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3a6578 │ │ │ │ + ldr r0, [pc, #1416] @ 3a659c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3a657c │ │ │ │ + ldr r0, [pc, #1408] @ 3a65a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3a6580 │ │ │ │ + ldr r0, [pc, #1400] @ 3a65a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3a6584 │ │ │ │ + ldr r0, [pc, #1392] @ 3a65a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3a6588 │ │ │ │ + ldr r0, [pc, #1384] @ 3a65ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3a658c │ │ │ │ + ldr r0, [pc, #1376] @ 3a65b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3a6590 │ │ │ │ + ldr r0, [pc, #1368] @ 3a65b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3a6594 │ │ │ │ + ldr r0, [pc, #1360] @ 3a65b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3a6598 │ │ │ │ + ldr r0, [pc, #1352] @ 3a65bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3a659c │ │ │ │ + ldr r0, [pc, #1344] @ 3a65c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3a65a0 │ │ │ │ + ldr r0, [pc, #1336] @ 3a65c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3a65a4 │ │ │ │ + ldr r0, [pc, #1328] @ 3a65c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3a65a8 │ │ │ │ + ldr r0, [pc, #1320] @ 3a65cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 3a65ac │ │ │ │ + ldr r0, [pc, #1312] @ 3a65d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 3a65b0 │ │ │ │ + ldr r0, [pc, #1304] @ 3a65d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 3a65b4 │ │ │ │ + ldr r0, [pc, #1296] @ 3a65d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3a65b8 │ │ │ │ + ldr r0, [pc, #1288] @ 3a65dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3a65bc │ │ │ │ + ldr r0, [pc, #1280] @ 3a65e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3a65c0 │ │ │ │ + ldr r0, [pc, #1272] @ 3a65e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3a65c4 │ │ │ │ + ldr r0, [pc, #1264] @ 3a65e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3a65c8 │ │ │ │ + ldr r0, [pc, #1256] @ 3a65ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 3a65cc │ │ │ │ + ldr r0, [pc, #1248] @ 3a65f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 3a65d0 │ │ │ │ + ldr r0, [pc, #1240] @ 3a65f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 3a65d4 │ │ │ │ + ldr r0, [pc, #1232] @ 3a65f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3a65d8 │ │ │ │ + ldr r0, [pc, #1224] @ 3a65fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3a65dc │ │ │ │ + ldr r0, [pc, #1216] @ 3a6600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3a65e0 │ │ │ │ + ldr r0, [pc, #1208] @ 3a6604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3a65e4 │ │ │ │ + ldr r0, [pc, #1200] @ 3a6608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3a65e8 │ │ │ │ + ldr r0, [pc, #1192] @ 3a660c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3a65ec │ │ │ │ + ldr r0, [pc, #1184] @ 3a6610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3a65f0 │ │ │ │ + ldr r0, [pc, #1176] @ 3a6614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3a65f4 │ │ │ │ + ldr r0, [pc, #1168] @ 3a6618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3a65f8 │ │ │ │ + ldr r0, [pc, #1160] @ 3a661c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3a65fc │ │ │ │ + ldr r0, [pc, #1152] @ 3a6620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3a6600 │ │ │ │ + ldr r0, [pc, #1144] @ 3a6624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3a6604 │ │ │ │ + ldr r0, [pc, #1136] @ 3a6628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3a6608 │ │ │ │ + ldr r0, [pc, #1128] @ 3a662c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3a660c │ │ │ │ + ldr r0, [pc, #1120] @ 3a6630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3a6610 │ │ │ │ + ldr r0, [pc, #1112] @ 3a6634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3a6614 │ │ │ │ + ldr r0, [pc, #1104] @ 3a6638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3a6618 │ │ │ │ + ldr r0, [pc, #1096] @ 3a663c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3a661c │ │ │ │ + ldr r0, [pc, #1088] @ 3a6640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3a6620 │ │ │ │ + ldr r0, [pc, #1080] @ 3a6644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3a6624 │ │ │ │ + ldr r0, [pc, #1072] @ 3a6648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3a6628 │ │ │ │ + ldr r0, [pc, #1064] @ 3a664c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3a662c │ │ │ │ + ldr r0, [pc, #1056] @ 3a6650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3a6630 │ │ │ │ + ldr r0, [pc, #1048] @ 3a6654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3a6634 │ │ │ │ + ldr r0, [pc, #1040] @ 3a6658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3a6638 │ │ │ │ + ldr r0, [pc, #1032] @ 3a665c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3a663c │ │ │ │ + ldr r0, [pc, #1024] @ 3a6660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3a6640 │ │ │ │ + ldr r0, [pc, #1016] @ 3a6664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3a6644 │ │ │ │ + ldr r0, [pc, #1008] @ 3a6668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 3a6648 │ │ │ │ + ldr r0, [pc, #1000] @ 3a666c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 3a664c │ │ │ │ + ldr r0, [pc, #992] @ 3a6670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 3a6650 │ │ │ │ + ldr r0, [pc, #984] @ 3a6674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 3a6654 │ │ │ │ + ldr r0, [pc, #976] @ 3a6678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 3a6658 │ │ │ │ + ldr r0, [pc, #968] @ 3a667c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 3a665c │ │ │ │ + ldr r0, [pc, #960] @ 3a6680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3a6660 │ │ │ │ + ldr r0, [pc, #952] @ 3a6684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3a6664 │ │ │ │ + ldr r0, [pc, #944] @ 3a6688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 3a6668 │ │ │ │ + ldr r0, [pc, #936] @ 3a668c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3a666c │ │ │ │ + ldr r0, [pc, #928] @ 3a6690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3a6670 │ │ │ │ + ldr r0, [pc, #920] @ 3a6694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3a6674 │ │ │ │ + ldr r0, [pc, #912] @ 3a6698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3a6678 │ │ │ │ + ldr r0, [pc, #904] @ 3a669c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 3a667c │ │ │ │ + ldr r0, [pc, #896] @ 3a66a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 3a6680 │ │ │ │ + ldr r0, [pc, #888] @ 3a66a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 3a6684 │ │ │ │ + ldr r0, [pc, #880] @ 3a66a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 3a6688 │ │ │ │ + ldr r0, [pc, #872] @ 3a66ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 3a668c │ │ │ │ + ldr r0, [pc, #864] @ 3a66b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3a6690 │ │ │ │ + ldr r0, [pc, #856] @ 3a66b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3a6694 │ │ │ │ + ldr r0, [pc, #848] @ 3a66b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3a6698 │ │ │ │ + ldr r0, [pc, #840] @ 3a66bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 3a669c │ │ │ │ + ldr r0, [pc, #832] @ 3a66c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 3a66a0 │ │ │ │ + ldr r0, [pc, #824] @ 3a66c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 3a66a4 │ │ │ │ + ldr r0, [pc, #816] @ 3a66c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - adceq r0, lr, r8, lsr r8 │ │ │ │ + adceq r0, lr, r4, lsr r8 │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ - addseq sl, sl, r8, lsr #7 │ │ │ │ - addseq r4, pc, ip, ror #14 │ │ │ │ - addseq r2, pc, r8, lsl #23 │ │ │ │ - addseq r4, pc, r8, lsr r7 @ │ │ │ │ - addseq r2, pc, r4, asr fp @ │ │ │ │ - addseq r4, pc, r4, lsl #14 │ │ │ │ - addseq r2, pc, r0, lsr #22 │ │ │ │ - @ instruction: 0x009f46d0 │ │ │ │ - addseq r2, pc, ip, ror #21 │ │ │ │ - umullseq r4, pc, ip, r6 @ │ │ │ │ - @ instruction: 0x009f2ab8 │ │ │ │ - addseq r4, pc, r8, ror #12 │ │ │ │ - addseq r2, pc, r4, lsl #21 │ │ │ │ - addseq r4, pc, r4, lsr r6 @ │ │ │ │ - addseq r2, pc, r0, asr sl @ │ │ │ │ - addseq r4, pc, r0, lsl #12 │ │ │ │ - addseq r2, pc, ip, lsl sl @ │ │ │ │ - addseq r4, pc, ip, asr #11 │ │ │ │ - addseq r2, pc, r8, ror #19 │ │ │ │ - umullseq r4, pc, r8, r5 @ │ │ │ │ - @ instruction: 0x009f29b4 │ │ │ │ - addseq r4, pc, r4, ror #10 │ │ │ │ - addseq r2, pc, r0, lsl #19 │ │ │ │ - addseq r4, pc, r0, lsr r5 @ │ │ │ │ - addseq r2, pc, ip, asr #18 │ │ │ │ - @ instruction: 0x009f44fc │ │ │ │ - addseq r2, pc, r8, lsl r9 @ │ │ │ │ - addseq r4, pc, r8, asr #9 │ │ │ │ - addseq r2, pc, r4, ror #17 │ │ │ │ - umullseq r4, pc, r4, r4 @ │ │ │ │ - @ instruction: 0x009f28b0 │ │ │ │ - addseq r4, pc, r0, ror #8 │ │ │ │ - addseq r2, pc, ip, ror r8 @ │ │ │ │ - addseq r4, pc, ip, lsr #8 │ │ │ │ - addseq r2, pc, r8, asr #16 │ │ │ │ - @ instruction: 0x009f43f8 │ │ │ │ - addseq r2, pc, r4, lsl r8 @ │ │ │ │ - addseq r4, pc, r4, asr #7 │ │ │ │ - addseq r2, pc, r0, ror #15 │ │ │ │ - umullseq r4, pc, r0, r3 @ │ │ │ │ - addseq r2, pc, ip, lsr #15 │ │ │ │ - addseq r4, pc, ip, asr r3 @ │ │ │ │ - addseq r2, pc, r8, ror r7 @ │ │ │ │ - addseq r4, pc, r8, lsr #6 │ │ │ │ - addseq r2, pc, r4, asr #14 │ │ │ │ - @ instruction: 0x009f42f4 │ │ │ │ - addseq r2, pc, r0, lsl r7 @ │ │ │ │ - addseq r4, pc, r0, asr #5 │ │ │ │ - @ instruction: 0x009f26dc │ │ │ │ - addseq r4, pc, ip, lsl #5 │ │ │ │ - addseq r2, pc, r8, lsr #13 │ │ │ │ - addseq r4, pc, r8, asr r2 @ │ │ │ │ - addseq r2, pc, r4, ror r6 @ │ │ │ │ - addseq r4, pc, r4, lsr #4 │ │ │ │ - addseq r2, pc, r0, asr #12 │ │ │ │ - @ instruction: 0x009f41f0 │ │ │ │ - addseq r2, pc, ip, lsl #12 │ │ │ │ - @ instruction: 0x009f41bc │ │ │ │ - @ instruction: 0x009f25d8 │ │ │ │ - addseq r4, pc, r8, lsl #3 │ │ │ │ - addseq r2, pc, r4, lsr #11 │ │ │ │ - addseq r4, pc, r4, asr r1 @ │ │ │ │ - addseq r2, pc, r0, ror r5 @ │ │ │ │ - addseq r4, pc, r0, lsr #2 │ │ │ │ - addseq r2, pc, ip, lsr r5 @ │ │ │ │ - addseq r4, pc, ip, ror #1 │ │ │ │ - addseq r2, pc, r8, lsl #10 │ │ │ │ - ldrheq r4, [pc], r8 │ │ │ │ - @ instruction: 0x009f24d4 │ │ │ │ - addseq r4, pc, r4, lsl #1 │ │ │ │ - addseq r2, pc, r0, lsr #9 │ │ │ │ - addseq r4, pc, r0, asr r0 @ │ │ │ │ - addseq r2, pc, ip, ror #8 │ │ │ │ - addseq r4, pc, ip, lsl r0 @ │ │ │ │ - addseq r2, pc, r8, lsr r4 @ │ │ │ │ - addseq r3, pc, r8, ror #31 │ │ │ │ - addseq r2, pc, r4, lsl #8 │ │ │ │ - @ instruction: 0x009f3fb4 │ │ │ │ - @ instruction: 0x009f23d0 │ │ │ │ - addseq r3, pc, r0, lsl #31 │ │ │ │ - umullseq r2, pc, ip, r3 @ │ │ │ │ - addseq r3, pc, ip, asr #30 │ │ │ │ - addseq r2, pc, r8, ror #6 │ │ │ │ - addseq r3, pc, r8, lsl pc @ │ │ │ │ - addseq r2, pc, r4, lsr r3 @ │ │ │ │ - addseq r3, pc, r4, ror #29 │ │ │ │ - addseq r2, pc, r0, lsl #6 │ │ │ │ - @ instruction: 0x009f3eb0 │ │ │ │ - addseq r2, pc, ip, asr #5 │ │ │ │ - addseq r3, pc, ip, ror lr @ │ │ │ │ - umullseq r2, pc, r8, r2 @ │ │ │ │ - addseq r3, pc, r8, asr #28 │ │ │ │ - addseq r2, pc, r4, ror #4 │ │ │ │ - addseq r3, pc, r4, lsl lr @ │ │ │ │ - addseq r2, pc, r0, lsr r2 @ │ │ │ │ - addseq r3, pc, r0, ror #27 │ │ │ │ - @ instruction: 0x009f21fc │ │ │ │ - addseq r3, pc, ip, lsr #27 │ │ │ │ - addseq r2, pc, r8, asr #3 │ │ │ │ - addseq r3, pc, r8, ror sp @ │ │ │ │ - umullseq r2, pc, r4, r1 @ │ │ │ │ - addseq r3, pc, r4, asr #26 │ │ │ │ - addseq r2, pc, r0, ror #2 │ │ │ │ - addseq r3, pc, r0, lsl sp @ │ │ │ │ - addseq r2, pc, ip, lsr #2 │ │ │ │ - @ instruction: 0x009f3cdc │ │ │ │ - ldrsheq r2, [pc], r8 │ │ │ │ - addseq r3, pc, r8, lsr #25 │ │ │ │ - addseq r2, pc, r4, asr #1 │ │ │ │ - addseq r3, pc, r4, ror ip @ │ │ │ │ - umullseq r2, pc, r0, r0 @ │ │ │ │ - addseq r3, pc, r0, asr #24 │ │ │ │ - addseq r2, pc, ip, asr r0 @ │ │ │ │ - addseq r3, pc, ip, lsl #24 │ │ │ │ - addseq r2, pc, r8, lsr #32 │ │ │ │ - @ instruction: 0x009f3bd8 │ │ │ │ - @ instruction: 0x009f1ff4 │ │ │ │ - addseq r3, pc, r4, lsr #23 │ │ │ │ - addseq r1, pc, r0, asr #31 │ │ │ │ - addseq r3, pc, r0, ror fp @ │ │ │ │ - addseq r1, pc, ip, lsl #31 │ │ │ │ - addseq r3, pc, ip, lsr fp @ │ │ │ │ - addseq r1, pc, r8, asr pc @ │ │ │ │ - addseq r3, pc, r8, lsl #22 │ │ │ │ - addseq r1, pc, r4, lsr #30 │ │ │ │ - @ instruction: 0x009f3ad4 │ │ │ │ - @ instruction: 0x009f1ef0 │ │ │ │ - addseq r3, pc, r0, lsr #21 │ │ │ │ - @ instruction: 0x009f1ebc │ │ │ │ - addseq r3, pc, ip, ror #20 │ │ │ │ - addseq r1, pc, r8, lsl #29 │ │ │ │ - addseq r3, pc, r8, lsr sl @ │ │ │ │ - addseq r1, pc, r4, asr lr @ │ │ │ │ - addseq r3, pc, r4, lsl #20 │ │ │ │ - addseq r1, pc, r0, lsr #28 │ │ │ │ - @ instruction: 0x009f39d0 │ │ │ │ - addseq r1, pc, ip, ror #27 │ │ │ │ - umullseq r3, pc, ip, r9 @ │ │ │ │ - @ instruction: 0x009f1db8 │ │ │ │ - addseq r3, pc, r8, ror #18 │ │ │ │ - addseq r1, pc, r4, lsl #27 │ │ │ │ - addseq r3, pc, r4, lsr r9 @ │ │ │ │ - addseq r1, pc, r0, asr sp @ │ │ │ │ - addseq r3, pc, r0, lsl #18 │ │ │ │ - addseq r1, pc, ip, lsl sp @ │ │ │ │ - addseq r3, pc, ip, asr #17 │ │ │ │ - addseq r1, pc, r8, ror #25 │ │ │ │ - umullseq r3, pc, r8, r8 @ │ │ │ │ - @ instruction: 0x009f1cb4 │ │ │ │ - addseq r3, pc, r4, ror #16 │ │ │ │ - addseq r1, pc, r0, lsl #25 │ │ │ │ - addseq r3, pc, r0, lsr r8 @ │ │ │ │ - addseq r1, pc, ip, asr #24 │ │ │ │ - @ instruction: 0x009f37fc │ │ │ │ - addseq r1, pc, r8, lsl ip @ │ │ │ │ - addseq r3, pc, r8, asr #15 │ │ │ │ - addseq r1, pc, r4, ror #23 │ │ │ │ - umullseq r3, pc, r4, r7 @ │ │ │ │ - @ instruction: 0x009f1bb0 │ │ │ │ - addseq r3, pc, r0, ror #14 │ │ │ │ - addseq r1, pc, ip, ror fp @ │ │ │ │ - addseq r3, pc, ip, lsr #14 │ │ │ │ - addseq r1, pc, r8, asr #22 │ │ │ │ - @ instruction: 0x009f36f8 │ │ │ │ - addseq r1, pc, r4, lsl fp @ │ │ │ │ - addseq r3, pc, r4, asr #13 │ │ │ │ - addseq r1, pc, r0, ror #21 │ │ │ │ - umullseq r3, pc, r0, r6 @ │ │ │ │ - addseq r1, pc, ip, lsr #21 │ │ │ │ - addseq r3, pc, ip, asr r6 @ │ │ │ │ - addseq r1, pc, r8, ror sl @ │ │ │ │ - addseq r3, pc, r8, lsr #12 │ │ │ │ - addseq r1, pc, r4, asr #20 │ │ │ │ - @ instruction: 0x009f35f4 │ │ │ │ - addseq r1, pc, r0, lsl sl @ │ │ │ │ - addseq r3, pc, r0, asr #11 │ │ │ │ - @ instruction: 0x009f19dc │ │ │ │ - addseq r3, pc, ip, lsl #11 │ │ │ │ - addseq r1, pc, r8, lsr #19 │ │ │ │ - addseq r3, pc, r8, asr r5 @ │ │ │ │ - addseq r1, pc, r4, ror r9 @ │ │ │ │ - addseq r3, pc, r4, lsr #10 │ │ │ │ - addseq r1, pc, r0, asr #18 │ │ │ │ - @ instruction: 0x009f34f0 │ │ │ │ - addseq r1, pc, ip, lsl #18 │ │ │ │ - @ instruction: 0x009f34bc │ │ │ │ - @ instruction: 0x009f18d8 │ │ │ │ - addseq r3, pc, r8, lsl #9 │ │ │ │ - addseq r1, pc, r4, lsr #17 │ │ │ │ - addseq r3, pc, r4, asr r4 @ │ │ │ │ - addseq r1, pc, r0, ror r8 @ │ │ │ │ - addseq r3, pc, r0, lsr #8 │ │ │ │ - addseq r1, pc, ip, lsr r8 @ │ │ │ │ - addseq r3, pc, ip, ror #7 │ │ │ │ - addseq r1, pc, r8, lsl #16 │ │ │ │ - @ instruction: 0x009f33b8 │ │ │ │ - @ instruction: 0x009f17d4 │ │ │ │ - addseq r3, pc, r4, lsl #7 │ │ │ │ - addseq r1, pc, r0, lsr #15 │ │ │ │ - addseq r3, pc, r0, asr r3 @ │ │ │ │ - addseq r1, pc, ip, ror #14 │ │ │ │ - addseq r3, pc, ip, lsl r3 @ │ │ │ │ - ldrsbeq r1, [pc], r4 │ │ │ │ - addseq r2, pc, r4, lsl #25 │ │ │ │ - addseq r1, pc, r0, lsr #1 │ │ │ │ - addseq r2, pc, r0, asr ip @ │ │ │ │ - addseq r1, pc, ip, rrx │ │ │ │ - addseq r2, pc, ip, lsl ip @ │ │ │ │ - addseq r1, pc, r8, lsr r0 @ │ │ │ │ - addseq r2, pc, r8, ror #23 │ │ │ │ - addseq r1, pc, r4 │ │ │ │ - @ instruction: 0x009f2bb4 │ │ │ │ - @ instruction: 0x009f0fd0 │ │ │ │ - addseq r2, pc, r0, lsl #23 │ │ │ │ - umullseq r0, pc, ip, pc @ │ │ │ │ - addseq r2, pc, ip, asr #22 │ │ │ │ - addseq r0, pc, r8, ror #30 │ │ │ │ - addseq r2, pc, r8, lsl fp @ │ │ │ │ - addseq r0, pc, r4, lsr pc @ │ │ │ │ - addseq r2, pc, r4, ror #21 │ │ │ │ - addseq r0, pc, r0, lsl #30 │ │ │ │ - @ instruction: 0x009f2ab0 │ │ │ │ - addseq r0, pc, ip, asr #29 │ │ │ │ - addseq r2, pc, ip, ror sl @ │ │ │ │ - umullseq r0, pc, r8, lr @ │ │ │ │ - addseq r2, pc, r8, asr #20 │ │ │ │ - addseq r0, pc, r4, ror #28 │ │ │ │ - addseq r2, pc, r4, lsl sl @ │ │ │ │ - addseq r0, pc, r0, lsr lr @ │ │ │ │ - addseq r2, pc, r0, ror #19 │ │ │ │ - @ instruction: 0x009f0dfc │ │ │ │ - addseq r2, pc, ip, lsr #19 │ │ │ │ - addseq r0, pc, r8, asr #27 │ │ │ │ - addseq r2, pc, r8, ror r9 @ │ │ │ │ - umullseq r0, pc, r4, sp @ │ │ │ │ - addseq r2, pc, r4, asr #18 │ │ │ │ - addseq r0, pc, r0, ror #26 │ │ │ │ - addseq r2, pc, r0, lsl r9 @ │ │ │ │ - addseq r0, pc, ip, lsr #26 │ │ │ │ - @ instruction: 0x009f28dc │ │ │ │ - @ instruction: 0x009f0cf8 │ │ │ │ - addseq r2, pc, r8, lsr #17 │ │ │ │ - addseq r0, pc, r4, asr #25 │ │ │ │ - addseq r2, pc, r4, ror r8 @ │ │ │ │ - umullseq r0, pc, r0, ip @ │ │ │ │ - addseq r2, pc, r0, asr #16 │ │ │ │ - addseq r0, pc, ip, asr ip @ │ │ │ │ - addseq r2, pc, ip, lsl #16 │ │ │ │ - addseq r0, pc, r8, lsr #24 │ │ │ │ - @ instruction: 0x009f27d8 │ │ │ │ - @ instruction: 0x009f0bf4 │ │ │ │ - addseq r2, pc, r4, lsr #15 │ │ │ │ - addseq r0, pc, r0, asr #23 │ │ │ │ - addseq r2, pc, r0, ror r7 @ │ │ │ │ - addseq r0, pc, ip, lsl #23 │ │ │ │ - addseq r2, pc, ip, lsr r7 @ │ │ │ │ - addseq r0, pc, r8, asr fp @ │ │ │ │ - addseq r2, pc, r8, lsl #14 │ │ │ │ - addseq r0, pc, r4, lsr #22 │ │ │ │ - @ instruction: 0x009f26d4 │ │ │ │ - @ instruction: 0x009f0af0 │ │ │ │ - addseq r2, pc, r0, lsr #13 │ │ │ │ - @ instruction: 0x009f0abc │ │ │ │ - addseq r2, pc, ip, ror #12 │ │ │ │ - addseq r0, pc, r8, lsl #21 │ │ │ │ - addseq r2, pc, r8, lsr r6 @ │ │ │ │ - addseq r0, pc, r4, asr sl @ │ │ │ │ - addseq r2, pc, r4, lsl #12 │ │ │ │ - addseq r0, pc, r0, lsr #20 │ │ │ │ - @ instruction: 0x009f25d0 │ │ │ │ - addseq r0, pc, ip, ror #19 │ │ │ │ - umullseq r2, pc, ip, r5 @ │ │ │ │ - @ instruction: 0x009f09b8 │ │ │ │ - addseq r2, pc, r8, ror #10 │ │ │ │ - addseq r0, pc, r4, lsl #19 │ │ │ │ - addseq r2, pc, r4, lsr r5 @ │ │ │ │ - addseq r0, pc, r0, asr r9 @ │ │ │ │ - addseq r2, pc, r0, lsl #10 │ │ │ │ - addseq r0, pc, ip, lsl r9 @ │ │ │ │ - addseq r2, pc, ip, asr #9 │ │ │ │ - addseq r0, pc, r8, ror #17 │ │ │ │ - umullseq r2, pc, r8, r4 @ │ │ │ │ - @ instruction: 0x009f08b4 │ │ │ │ - addseq r2, pc, r4, ror #8 │ │ │ │ - addseq r0, pc, r0, lsl #17 │ │ │ │ - addseq r2, pc, r0, lsr r4 @ │ │ │ │ - addseq r0, pc, ip, asr #16 │ │ │ │ - @ instruction: 0x009f23fc │ │ │ │ - addseq r0, pc, r8, lsl r8 @ │ │ │ │ - addseq r2, pc, r8, asr #7 │ │ │ │ - addseq r0, pc, r4, ror #15 │ │ │ │ - umullseq r2, pc, r4, r3 @ │ │ │ │ - @ instruction: 0x009f07b0 │ │ │ │ - addseq r2, pc, r0, ror #6 │ │ │ │ - addseq r0, pc, ip, ror r7 @ │ │ │ │ - addseq r2, pc, ip, lsr #6 │ │ │ │ - addseq r0, pc, r8, asr #14 │ │ │ │ - @ instruction: 0x009f22f8 │ │ │ │ - addseq r0, pc, r4, lsl r7 @ │ │ │ │ - addseq r2, pc, r4, asr #5 │ │ │ │ - addseq r0, pc, r0, ror #13 │ │ │ │ - umullseq r2, pc, r0, r2 @ │ │ │ │ - addseq r0, pc, ip, lsr #13 │ │ │ │ - addseq r2, pc, ip, asr r2 @ │ │ │ │ - addseq r0, pc, r8, ror r6 @ │ │ │ │ - addseq r2, pc, r8, lsr #4 │ │ │ │ - addseq r0, pc, r4, asr #12 │ │ │ │ - @ instruction: 0x009f21f4 │ │ │ │ - addseq r0, pc, r0, lsl r6 @ │ │ │ │ - addseq r2, pc, r0, asr #3 │ │ │ │ - @ instruction: 0x009f05dc │ │ │ │ - addseq r2, pc, ip, lsl #3 │ │ │ │ - addseq r0, pc, r8, lsr #11 │ │ │ │ - addseq r2, pc, r8, asr r1 @ │ │ │ │ - addseq r0, pc, r4, ror r5 @ │ │ │ │ - addseq r2, pc, r4, lsr #2 │ │ │ │ - addseq r0, pc, r0, asr #10 │ │ │ │ - ldrsheq r2, [pc], r0 │ │ │ │ - addseq r0, pc, ip, lsl #10 │ │ │ │ - ldrheq r2, [pc], ip │ │ │ │ - @ instruction: 0x009f04d8 │ │ │ │ - addseq r2, pc, r8, lsl #1 │ │ │ │ - addseq r0, pc, r4, lsr #9 │ │ │ │ - addseq r2, pc, r4, asr r0 @ │ │ │ │ - addseq r0, pc, r0, ror r4 @ │ │ │ │ - addseq r2, pc, r0, lsr #32 │ │ │ │ - addseq r0, pc, ip, lsr r4 @ │ │ │ │ - addseq r1, pc, ip, ror #31 │ │ │ │ - addseq r0, pc, r8, lsl #8 │ │ │ │ - @ instruction: 0x009f1fb8 │ │ │ │ - @ instruction: 0x009f03d4 │ │ │ │ - addseq r1, pc, r4, lsl #31 │ │ │ │ - addseq r0, pc, r0, lsr #7 │ │ │ │ - addseq r1, pc, r0, asr pc @ │ │ │ │ - addseq r0, pc, ip, ror #6 │ │ │ │ - addseq r1, pc, ip, lsl pc @ │ │ │ │ - addseq r0, pc, r8, lsr r3 @ │ │ │ │ - addseq r1, pc, r8, ror #29 │ │ │ │ - addseq r0, pc, r4, lsl #6 │ │ │ │ - @ instruction: 0x009f1eb4 │ │ │ │ - @ instruction: 0x009f02d0 │ │ │ │ - addseq r1, pc, r0, lsl #29 │ │ │ │ - umullseq r0, pc, ip, r2 @ │ │ │ │ - addseq r1, pc, ip, asr #28 │ │ │ │ - addseq r0, pc, r8, ror #4 │ │ │ │ - addseq r1, pc, r8, lsl lr @ │ │ │ │ - addseq r0, pc, r4, lsr r2 @ │ │ │ │ - addseq r1, pc, r4, ror #27 │ │ │ │ - addseq r0, pc, r0, lsl #4 │ │ │ │ - @ instruction: 0x009f1db0 │ │ │ │ - addseq r0, pc, ip, asr #3 │ │ │ │ - addseq r1, pc, ip, ror sp @ │ │ │ │ - umullseq r0, pc, r8, r1 @ │ │ │ │ - addseq r1, pc, r8, asr #26 │ │ │ │ - addseq r0, pc, r4, ror #2 │ │ │ │ - addseq r1, pc, r4, lsl sp @ │ │ │ │ - addseq r0, pc, r0, lsr r1 @ │ │ │ │ - addseq r1, pc, r0, ror #25 │ │ │ │ - ldrsheq r0, [pc], ip │ │ │ │ - addseq r1, pc, ip, lsr #25 │ │ │ │ - addseq r0, pc, r8, asr #1 │ │ │ │ - addseq r1, pc, r8, ror ip @ │ │ │ │ - umullseq r0, pc, r4, r0 @ │ │ │ │ - addseq r1, pc, r4, asr #24 │ │ │ │ - addseq r0, pc, r0, rrx │ │ │ │ - addseq r1, pc, r0, lsl ip @ │ │ │ │ - addseq r0, pc, ip, lsr #32 │ │ │ │ - @ instruction: 0x009f1bdc │ │ │ │ - @ instruction: 0x009efff8 │ │ │ │ - addseq r1, pc, r8, lsr #23 │ │ │ │ - addseq pc, lr, r4, asr #31 │ │ │ │ - addseq r1, pc, r4, ror fp @ │ │ │ │ - umullseq pc, lr, r0, pc @ │ │ │ │ - addseq r1, pc, r0, asr #22 │ │ │ │ - addseq pc, lr, ip, asr pc @ │ │ │ │ - addseq r1, pc, ip, lsl #22 │ │ │ │ - addseq pc, lr, r8, lsr #30 │ │ │ │ - @ instruction: 0x009f1ad8 │ │ │ │ - @ instruction: 0x009efef4 │ │ │ │ - addseq r1, pc, r4, lsr #21 │ │ │ │ - addseq pc, lr, r0, asr #29 │ │ │ │ - addseq r1, pc, r0, ror sl @ │ │ │ │ - addseq pc, lr, ip, lsl #29 │ │ │ │ - addseq r1, pc, ip, lsr sl @ │ │ │ │ - addseq pc, lr, r8, asr lr @ │ │ │ │ - addseq r1, pc, r8, lsl #20 │ │ │ │ - addseq pc, lr, r4, lsr #28 │ │ │ │ - @ instruction: 0x009f19d4 │ │ │ │ - @ instruction: 0x009efdf0 │ │ │ │ - addseq r1, pc, r0, lsr #19 │ │ │ │ - @ instruction: 0x009efdbc │ │ │ │ - addseq r1, pc, ip, ror #18 │ │ │ │ - addseq pc, lr, r8, lsl #27 │ │ │ │ - addseq r1, pc, r8, lsr r9 @ │ │ │ │ - addseq pc, lr, r4, asr sp @ │ │ │ │ - addseq r1, pc, r4, lsl #18 │ │ │ │ - addseq pc, lr, r0, lsr #26 │ │ │ │ - @ instruction: 0x009f18d0 │ │ │ │ - addseq pc, lr, ip, ror #25 │ │ │ │ - umullseq r1, pc, ip, r8 @ │ │ │ │ - @ instruction: 0x009efcb8 │ │ │ │ - addseq r1, pc, r8, ror #16 │ │ │ │ - addseq pc, lr, r4, lsl #25 │ │ │ │ - addseq r1, pc, r4, lsr r8 @ │ │ │ │ - addseq pc, lr, r0, asr ip @ │ │ │ │ - addseq r1, pc, r0, lsl #16 │ │ │ │ - addseq pc, lr, ip, lsl ip @ │ │ │ │ - ldr r0, [pc, #-828] @ 3a66a8 │ │ │ │ + addseq sl, sl, r4, lsr #7 │ │ │ │ + addseq r4, pc, r8, ror #14 │ │ │ │ + addseq r2, pc, r4, lsl #23 │ │ │ │ + addseq r4, pc, r4, lsr r7 @ │ │ │ │ + addseq r2, pc, r0, asr fp @ │ │ │ │ + addseq r4, pc, r0, lsl #14 │ │ │ │ + addseq r2, pc, ip, lsl fp @ │ │ │ │ + addseq r4, pc, ip, asr #13 │ │ │ │ + addseq r2, pc, r8, ror #21 │ │ │ │ + umullseq r4, pc, r8, r6 @ │ │ │ │ + @ instruction: 0x009f2ab4 │ │ │ │ + addseq r4, pc, r4, ror #12 │ │ │ │ + addseq r2, pc, r0, lsl #21 │ │ │ │ + addseq r4, pc, r0, lsr r6 @ │ │ │ │ + addseq r2, pc, ip, asr #20 │ │ │ │ + @ instruction: 0x009f45fc │ │ │ │ + addseq r2, pc, r8, lsl sl @ │ │ │ │ + addseq r4, pc, r8, asr #11 │ │ │ │ + addseq r2, pc, r4, ror #19 │ │ │ │ + umullseq r4, pc, r4, r5 @ │ │ │ │ + @ instruction: 0x009f29b0 │ │ │ │ + addseq r4, pc, r0, ror #10 │ │ │ │ + addseq r2, pc, ip, ror r9 @ │ │ │ │ + addseq r4, pc, ip, lsr #10 │ │ │ │ + addseq r2, pc, r8, asr #18 │ │ │ │ + @ instruction: 0x009f44f8 │ │ │ │ + addseq r2, pc, r4, lsl r9 @ │ │ │ │ + addseq r4, pc, r4, asr #9 │ │ │ │ + addseq r2, pc, r0, ror #17 │ │ │ │ + umullseq r4, pc, r0, r4 @ │ │ │ │ + addseq r2, pc, ip, lsr #17 │ │ │ │ + addseq r4, pc, ip, asr r4 @ │ │ │ │ + addseq r2, pc, r8, ror r8 @ │ │ │ │ + addseq r4, pc, r8, lsr #8 │ │ │ │ + addseq r2, pc, r4, asr #16 │ │ │ │ + @ instruction: 0x009f43f4 │ │ │ │ + addseq r2, pc, r0, lsl r8 @ │ │ │ │ + addseq r4, pc, r0, asr #7 │ │ │ │ + @ instruction: 0x009f27dc │ │ │ │ + addseq r4, pc, ip, lsl #7 │ │ │ │ + addseq r2, pc, r8, lsr #15 │ │ │ │ + addseq r4, pc, r8, asr r3 @ │ │ │ │ + addseq r2, pc, r4, ror r7 @ │ │ │ │ + addseq r4, pc, r4, lsr #6 │ │ │ │ + addseq r2, pc, r0, asr #14 │ │ │ │ + @ instruction: 0x009f42f0 │ │ │ │ + addseq r2, pc, ip, lsl #14 │ │ │ │ + @ instruction: 0x009f42bc │ │ │ │ + @ instruction: 0x009f26d8 │ │ │ │ + addseq r4, pc, r8, lsl #5 │ │ │ │ + addseq r2, pc, r4, lsr #13 │ │ │ │ + addseq r4, pc, r4, asr r2 @ │ │ │ │ + addseq r2, pc, r0, ror r6 @ │ │ │ │ + addseq r4, pc, r0, lsr #4 │ │ │ │ + addseq r2, pc, ip, lsr r6 @ │ │ │ │ + addseq r4, pc, ip, ror #3 │ │ │ │ + addseq r2, pc, r8, lsl #12 │ │ │ │ + @ instruction: 0x009f41b8 │ │ │ │ + @ instruction: 0x009f25d4 │ │ │ │ + addseq r4, pc, r4, lsl #3 │ │ │ │ + addseq r2, pc, r0, lsr #11 │ │ │ │ + addseq r4, pc, r0, asr r1 @ │ │ │ │ + addseq r2, pc, ip, ror #10 │ │ │ │ + addseq r4, pc, ip, lsl r1 @ │ │ │ │ + addseq r2, pc, r8, lsr r5 @ │ │ │ │ + addseq r4, pc, r8, ror #1 │ │ │ │ + addseq r2, pc, r4, lsl #10 │ │ │ │ + ldrheq r4, [pc], r4 @ │ │ │ │ + @ instruction: 0x009f24d0 │ │ │ │ + addseq r4, pc, r0, lsl #1 │ │ │ │ + umullseq r2, pc, ip, r4 @ │ │ │ │ + addseq r4, pc, ip, asr #32 │ │ │ │ + addseq r2, pc, r8, ror #8 │ │ │ │ + addseq r4, pc, r8, lsl r0 @ │ │ │ │ + addseq r2, pc, r4, lsr r4 @ │ │ │ │ + addseq r3, pc, r4, ror #31 │ │ │ │ + addseq r2, pc, r0, lsl #8 │ │ │ │ + @ instruction: 0x009f3fb0 │ │ │ │ + addseq r2, pc, ip, asr #7 │ │ │ │ + addseq r3, pc, ip, ror pc @ │ │ │ │ + umullseq r2, pc, r8, r3 @ │ │ │ │ + addseq r3, pc, r8, asr #30 │ │ │ │ + addseq r2, pc, r4, ror #6 │ │ │ │ + addseq r3, pc, r4, lsl pc @ │ │ │ │ + addseq r2, pc, r0, lsr r3 @ │ │ │ │ + addseq r3, pc, r0, ror #29 │ │ │ │ + @ instruction: 0x009f22fc │ │ │ │ + addseq r3, pc, ip, lsr #29 │ │ │ │ + addseq r2, pc, r8, asr #5 │ │ │ │ + addseq r3, pc, r8, ror lr @ │ │ │ │ + umullseq r2, pc, r4, r2 @ │ │ │ │ + addseq r3, pc, r4, asr #28 │ │ │ │ + addseq r2, pc, r0, ror #4 │ │ │ │ + addseq r3, pc, r0, lsl lr @ │ │ │ │ + addseq r2, pc, ip, lsr #4 │ │ │ │ + @ instruction: 0x009f3ddc │ │ │ │ + @ instruction: 0x009f21f8 │ │ │ │ + addseq r3, pc, r8, lsr #27 │ │ │ │ + addseq r2, pc, r4, asr #3 │ │ │ │ + addseq r3, pc, r4, ror sp @ │ │ │ │ + umullseq r2, pc, r0, r1 @ │ │ │ │ + addseq r3, pc, r0, asr #26 │ │ │ │ + addseq r2, pc, ip, asr r1 @ │ │ │ │ + addseq r3, pc, ip, lsl #26 │ │ │ │ + addseq r2, pc, r8, lsr #2 │ │ │ │ + @ instruction: 0x009f3cd8 │ │ │ │ + ldrsheq r2, [pc], r4 │ │ │ │ + addseq r3, pc, r4, lsr #25 │ │ │ │ + addseq r2, pc, r0, asr #1 │ │ │ │ + addseq r3, pc, r0, ror ip @ │ │ │ │ + addseq r2, pc, ip, lsl #1 │ │ │ │ + addseq r3, pc, ip, lsr ip @ │ │ │ │ + addseq r2, pc, r8, asr r0 @ │ │ │ │ + addseq r3, pc, r8, lsl #24 │ │ │ │ + addseq r2, pc, r4, lsr #32 │ │ │ │ + @ instruction: 0x009f3bd4 │ │ │ │ + @ instruction: 0x009f1ff0 │ │ │ │ + addseq r3, pc, r0, lsr #23 │ │ │ │ + @ instruction: 0x009f1fbc │ │ │ │ + addseq r3, pc, ip, ror #22 │ │ │ │ + addseq r1, pc, r8, lsl #31 │ │ │ │ + addseq r3, pc, r8, lsr fp @ │ │ │ │ + addseq r1, pc, r4, asr pc @ │ │ │ │ + addseq r3, pc, r4, lsl #22 │ │ │ │ + addseq r1, pc, r0, lsr #30 │ │ │ │ + @ instruction: 0x009f3ad0 │ │ │ │ + addseq r1, pc, ip, ror #29 │ │ │ │ + umullseq r3, pc, ip, sl @ │ │ │ │ + @ instruction: 0x009f1eb8 │ │ │ │ + addseq r3, pc, r8, ror #20 │ │ │ │ + addseq r1, pc, r4, lsl #29 │ │ │ │ + addseq r3, pc, r4, lsr sl @ │ │ │ │ + addseq r1, pc, r0, asr lr @ │ │ │ │ + addseq r3, pc, r0, lsl #20 │ │ │ │ + addseq r1, pc, ip, lsl lr @ │ │ │ │ + addseq r3, pc, ip, asr #19 │ │ │ │ + addseq r1, pc, r8, ror #27 │ │ │ │ + umullseq r3, pc, r8, r9 @ │ │ │ │ + @ instruction: 0x009f1db4 │ │ │ │ + addseq r3, pc, r4, ror #18 │ │ │ │ + addseq r1, pc, r0, lsl #27 │ │ │ │ + addseq r3, pc, r0, lsr r9 @ │ │ │ │ + addseq r1, pc, ip, asr #26 │ │ │ │ + @ instruction: 0x009f38fc │ │ │ │ + addseq r1, pc, r8, lsl sp @ │ │ │ │ + addseq r3, pc, r8, asr #17 │ │ │ │ + addseq r1, pc, r4, ror #25 │ │ │ │ + umullseq r3, pc, r4, r8 @ │ │ │ │ + @ instruction: 0x009f1cb0 │ │ │ │ + addseq r3, pc, r0, ror #16 │ │ │ │ + addseq r1, pc, ip, ror ip @ │ │ │ │ + addseq r3, pc, ip, lsr #16 │ │ │ │ + addseq r1, pc, r8, asr #24 │ │ │ │ + @ instruction: 0x009f37f8 │ │ │ │ + addseq r1, pc, r4, lsl ip @ │ │ │ │ + addseq r3, pc, r4, asr #15 │ │ │ │ + addseq r1, pc, r0, ror #23 │ │ │ │ + umullseq r3, pc, r0, r7 @ │ │ │ │ + addseq r1, pc, ip, lsr #23 │ │ │ │ + addseq r3, pc, ip, asr r7 @ │ │ │ │ + addseq r1, pc, r8, ror fp @ │ │ │ │ + addseq r3, pc, r8, lsr #14 │ │ │ │ + addseq r1, pc, r4, asr #22 │ │ │ │ + @ instruction: 0x009f36f4 │ │ │ │ + addseq r1, pc, r0, lsl fp @ │ │ │ │ + addseq r3, pc, r0, asr #13 │ │ │ │ + @ instruction: 0x009f1adc │ │ │ │ + addseq r3, pc, ip, lsl #13 │ │ │ │ + addseq r1, pc, r8, lsr #21 │ │ │ │ + addseq r3, pc, r8, asr r6 @ │ │ │ │ + addseq r1, pc, r4, ror sl @ │ │ │ │ + addseq r3, pc, r4, lsr #12 │ │ │ │ + addseq r1, pc, r0, asr #20 │ │ │ │ + @ instruction: 0x009f35f0 │ │ │ │ + addseq r1, pc, ip, lsl #20 │ │ │ │ + @ instruction: 0x009f35bc │ │ │ │ + @ instruction: 0x009f19d8 │ │ │ │ + addseq r3, pc, r8, lsl #11 │ │ │ │ + addseq r1, pc, r4, lsr #19 │ │ │ │ + addseq r3, pc, r4, asr r5 @ │ │ │ │ + addseq r1, pc, r0, ror r9 @ │ │ │ │ + addseq r3, pc, r0, lsr #10 │ │ │ │ + addseq r1, pc, ip, lsr r9 @ │ │ │ │ + addseq r3, pc, ip, ror #9 │ │ │ │ + addseq r1, pc, r8, lsl #18 │ │ │ │ + @ instruction: 0x009f34b8 │ │ │ │ + @ instruction: 0x009f18d4 │ │ │ │ + addseq r3, pc, r4, lsl #9 │ │ │ │ + addseq r1, pc, r0, lsr #17 │ │ │ │ + addseq r3, pc, r0, asr r4 @ │ │ │ │ + addseq r1, pc, ip, ror #16 │ │ │ │ + addseq r3, pc, ip, lsl r4 @ │ │ │ │ + addseq r1, pc, r8, lsr r8 @ │ │ │ │ + addseq r3, pc, r8, ror #7 │ │ │ │ + addseq r1, pc, r4, lsl #16 │ │ │ │ + @ instruction: 0x009f33b4 │ │ │ │ + @ instruction: 0x009f17d0 │ │ │ │ + addseq r3, pc, r0, lsl #7 │ │ │ │ + umullseq r1, pc, ip, r7 @ │ │ │ │ + addseq r3, pc, ip, asr #6 │ │ │ │ + addseq r1, pc, r8, ror #14 │ │ │ │ + addseq r3, pc, r8, lsl r3 @ │ │ │ │ + ldrsbeq r1, [pc], r0 │ │ │ │ + addseq r2, pc, r0, lsl #25 │ │ │ │ + umullseq r1, pc, ip, r0 @ │ │ │ │ + addseq r2, pc, ip, asr #24 │ │ │ │ + addseq r1, pc, r8, rrx │ │ │ │ + addseq r2, pc, r8, lsl ip @ │ │ │ │ + addseq r1, pc, r4, lsr r0 @ │ │ │ │ + addseq r2, pc, r4, ror #23 │ │ │ │ + addseq r1, pc, r0 │ │ │ │ + @ instruction: 0x009f2bb0 │ │ │ │ + addseq r0, pc, ip, asr #31 │ │ │ │ + addseq r2, pc, ip, ror fp @ │ │ │ │ + umullseq r0, pc, r8, pc @ │ │ │ │ + addseq r2, pc, r8, asr #22 │ │ │ │ + addseq r0, pc, r4, ror #30 │ │ │ │ + addseq r2, pc, r4, lsl fp @ │ │ │ │ + addseq r0, pc, r0, lsr pc @ │ │ │ │ + addseq r2, pc, r0, ror #21 │ │ │ │ + @ instruction: 0x009f0efc │ │ │ │ + addseq r2, pc, ip, lsr #21 │ │ │ │ + addseq r0, pc, r8, asr #29 │ │ │ │ + addseq r2, pc, r8, ror sl @ │ │ │ │ + umullseq r0, pc, r4, lr @ │ │ │ │ + addseq r2, pc, r4, asr #20 │ │ │ │ + addseq r0, pc, r0, ror #28 │ │ │ │ + addseq r2, pc, r0, lsl sl @ │ │ │ │ + addseq r0, pc, ip, lsr #28 │ │ │ │ + @ instruction: 0x009f29dc │ │ │ │ + @ instruction: 0x009f0df8 │ │ │ │ + addseq r2, pc, r8, lsr #19 │ │ │ │ + addseq r0, pc, r4, asr #27 │ │ │ │ + addseq r2, pc, r4, ror r9 @ │ │ │ │ + umullseq r0, pc, r0, sp @ │ │ │ │ + addseq r2, pc, r0, asr #18 │ │ │ │ + addseq r0, pc, ip, asr sp @ │ │ │ │ + addseq r2, pc, ip, lsl #18 │ │ │ │ + addseq r0, pc, r8, lsr #26 │ │ │ │ + @ instruction: 0x009f28d8 │ │ │ │ + @ instruction: 0x009f0cf4 │ │ │ │ + addseq r2, pc, r4, lsr #17 │ │ │ │ + addseq r0, pc, r0, asr #25 │ │ │ │ + addseq r2, pc, r0, ror r8 @ │ │ │ │ + addseq r0, pc, ip, lsl #25 │ │ │ │ + addseq r2, pc, ip, lsr r8 @ │ │ │ │ + addseq r0, pc, r8, asr ip @ │ │ │ │ + addseq r2, pc, r8, lsl #16 │ │ │ │ + addseq r0, pc, r4, lsr #24 │ │ │ │ + @ instruction: 0x009f27d4 │ │ │ │ + @ instruction: 0x009f0bf0 │ │ │ │ + addseq r2, pc, r0, lsr #15 │ │ │ │ + @ instruction: 0x009f0bbc │ │ │ │ + addseq r2, pc, ip, ror #14 │ │ │ │ + addseq r0, pc, r8, lsl #23 │ │ │ │ + addseq r2, pc, r8, lsr r7 @ │ │ │ │ + addseq r0, pc, r4, asr fp @ │ │ │ │ + addseq r2, pc, r4, lsl #14 │ │ │ │ + addseq r0, pc, r0, lsr #22 │ │ │ │ + @ instruction: 0x009f26d0 │ │ │ │ + addseq r0, pc, ip, ror #21 │ │ │ │ + umullseq r2, pc, ip, r6 @ │ │ │ │ + @ instruction: 0x009f0ab8 │ │ │ │ + addseq r2, pc, r8, ror #12 │ │ │ │ + addseq r0, pc, r4, lsl #21 │ │ │ │ + addseq r2, pc, r4, lsr r6 @ │ │ │ │ + addseq r0, pc, r0, asr sl @ │ │ │ │ + addseq r2, pc, r0, lsl #12 │ │ │ │ + addseq r0, pc, ip, lsl sl @ │ │ │ │ + addseq r2, pc, ip, asr #11 │ │ │ │ + addseq r0, pc, r8, ror #19 │ │ │ │ + umullseq r2, pc, r8, r5 @ │ │ │ │ + @ instruction: 0x009f09b4 │ │ │ │ + addseq r2, pc, r4, ror #10 │ │ │ │ + addseq r0, pc, r0, lsl #19 │ │ │ │ + addseq r2, pc, r0, lsr r5 @ │ │ │ │ + addseq r0, pc, ip, asr #18 │ │ │ │ + @ instruction: 0x009f24fc │ │ │ │ + addseq r0, pc, r8, lsl r9 @ │ │ │ │ + addseq r2, pc, r8, asr #9 │ │ │ │ + addseq r0, pc, r4, ror #17 │ │ │ │ + umullseq r2, pc, r4, r4 @ │ │ │ │ + @ instruction: 0x009f08b0 │ │ │ │ + addseq r2, pc, r0, ror #8 │ │ │ │ + addseq r0, pc, ip, ror r8 @ │ │ │ │ + addseq r2, pc, ip, lsr #8 │ │ │ │ + addseq r0, pc, r8, asr #16 │ │ │ │ + @ instruction: 0x009f23f8 │ │ │ │ + addseq r0, pc, r4, lsl r8 @ │ │ │ │ + addseq r2, pc, r4, asr #7 │ │ │ │ + addseq r0, pc, r0, ror #15 │ │ │ │ + umullseq r2, pc, r0, r3 @ │ │ │ │ + addseq r0, pc, ip, lsr #15 │ │ │ │ + addseq r2, pc, ip, asr r3 @ │ │ │ │ + addseq r0, pc, r8, ror r7 @ │ │ │ │ + addseq r2, pc, r8, lsr #6 │ │ │ │ + addseq r0, pc, r4, asr #14 │ │ │ │ + @ instruction: 0x009f22f4 │ │ │ │ + addseq r0, pc, r0, lsl r7 @ │ │ │ │ + addseq r2, pc, r0, asr #5 │ │ │ │ + @ instruction: 0x009f06dc │ │ │ │ + addseq r2, pc, ip, lsl #5 │ │ │ │ + addseq r0, pc, r8, lsr #13 │ │ │ │ + addseq r2, pc, r8, asr r2 @ │ │ │ │ + addseq r0, pc, r4, ror r6 @ │ │ │ │ + addseq r2, pc, r4, lsr #4 │ │ │ │ + addseq r0, pc, r0, asr #12 │ │ │ │ + @ instruction: 0x009f21f0 │ │ │ │ + addseq r0, pc, ip, lsl #12 │ │ │ │ + @ instruction: 0x009f21bc │ │ │ │ + @ instruction: 0x009f05d8 │ │ │ │ + addseq r2, pc, r8, lsl #3 │ │ │ │ + addseq r0, pc, r4, lsr #11 │ │ │ │ + addseq r2, pc, r4, asr r1 @ │ │ │ │ + addseq r0, pc, r0, ror r5 @ │ │ │ │ + addseq r2, pc, r0, lsr #2 │ │ │ │ + addseq r0, pc, ip, lsr r5 @ │ │ │ │ + addseq r2, pc, ip, ror #1 │ │ │ │ + addseq r0, pc, r8, lsl #10 │ │ │ │ + ldrheq r2, [pc], r8 │ │ │ │ + @ instruction: 0x009f04d4 │ │ │ │ + addseq r2, pc, r4, lsl #1 │ │ │ │ + addseq r0, pc, r0, lsr #9 │ │ │ │ + addseq r2, pc, r0, asr r0 @ │ │ │ │ + addseq r0, pc, ip, ror #8 │ │ │ │ + addseq r2, pc, ip, lsl r0 @ │ │ │ │ + addseq r0, pc, r8, lsr r4 @ │ │ │ │ + addseq r1, pc, r8, ror #31 │ │ │ │ + addseq r0, pc, r4, lsl #8 │ │ │ │ + @ instruction: 0x009f1fb4 │ │ │ │ + @ instruction: 0x009f03d0 │ │ │ │ + addseq r1, pc, r0, lsl #31 │ │ │ │ + umullseq r0, pc, ip, r3 @ │ │ │ │ + addseq r1, pc, ip, asr #30 │ │ │ │ + addseq r0, pc, r8, ror #6 │ │ │ │ + addseq r1, pc, r8, lsl pc @ │ │ │ │ + addseq r0, pc, r4, lsr r3 @ │ │ │ │ + addseq r1, pc, r4, ror #29 │ │ │ │ + addseq r0, pc, r0, lsl #6 │ │ │ │ + @ instruction: 0x009f1eb0 │ │ │ │ + addseq r0, pc, ip, asr #5 │ │ │ │ + addseq r1, pc, ip, ror lr @ │ │ │ │ + umullseq r0, pc, r8, r2 @ │ │ │ │ + addseq r1, pc, r8, asr #28 │ │ │ │ + addseq r0, pc, r4, ror #4 │ │ │ │ + addseq r1, pc, r4, lsl lr @ │ │ │ │ + addseq r0, pc, r0, lsr r2 @ │ │ │ │ + addseq r1, pc, r0, ror #27 │ │ │ │ + @ instruction: 0x009f01fc │ │ │ │ + addseq r1, pc, ip, lsr #27 │ │ │ │ + addseq r0, pc, r8, asr #3 │ │ │ │ + addseq r1, pc, r8, ror sp @ │ │ │ │ + umullseq r0, pc, r4, r1 @ │ │ │ │ + addseq r1, pc, r4, asr #26 │ │ │ │ + addseq r0, pc, r0, ror #2 │ │ │ │ + addseq r1, pc, r0, lsl sp @ │ │ │ │ + addseq r0, pc, ip, lsr #2 │ │ │ │ + @ instruction: 0x009f1cdc │ │ │ │ + ldrsheq r0, [pc], r8 │ │ │ │ + addseq r1, pc, r8, lsr #25 │ │ │ │ + addseq r0, pc, r4, asr #1 │ │ │ │ + addseq r1, pc, r4, ror ip @ │ │ │ │ + umullseq r0, pc, r0, r0 @ │ │ │ │ + addseq r1, pc, r0, asr #24 │ │ │ │ + addseq r0, pc, ip, asr r0 @ │ │ │ │ + addseq r1, pc, ip, lsl #24 │ │ │ │ + addseq r0, pc, r8, lsr #32 │ │ │ │ + @ instruction: 0x009f1bd8 │ │ │ │ + @ instruction: 0x009efff4 │ │ │ │ + addseq r1, pc, r4, lsr #23 │ │ │ │ + addseq pc, lr, r0, asr #31 │ │ │ │ + addseq r1, pc, r0, ror fp @ │ │ │ │ + addseq pc, lr, ip, lsl #31 │ │ │ │ + addseq r1, pc, ip, lsr fp @ │ │ │ │ + addseq pc, lr, r8, asr pc @ │ │ │ │ + addseq r1, pc, r8, lsl #22 │ │ │ │ + addseq pc, lr, r4, lsr #30 │ │ │ │ + @ instruction: 0x009f1ad4 │ │ │ │ + @ instruction: 0x009efef0 │ │ │ │ + addseq r1, pc, r0, lsr #21 │ │ │ │ + @ instruction: 0x009efebc │ │ │ │ + addseq r1, pc, ip, ror #20 │ │ │ │ + addseq pc, lr, r8, lsl #29 │ │ │ │ + addseq r1, pc, r8, lsr sl @ │ │ │ │ + addseq pc, lr, r4, asr lr @ │ │ │ │ + addseq r1, pc, r4, lsl #20 │ │ │ │ + addseq pc, lr, r0, lsr #28 │ │ │ │ + @ instruction: 0x009f19d0 │ │ │ │ + addseq pc, lr, ip, ror #27 │ │ │ │ + umullseq r1, pc, ip, r9 @ │ │ │ │ + @ instruction: 0x009efdb8 │ │ │ │ + addseq r1, pc, r8, ror #18 │ │ │ │ + addseq pc, lr, r4, lsl #27 │ │ │ │ + addseq r1, pc, r4, lsr r9 @ │ │ │ │ + addseq pc, lr, r0, asr sp @ │ │ │ │ + addseq r1, pc, r0, lsl #18 │ │ │ │ + addseq pc, lr, ip, lsl sp @ │ │ │ │ + addseq r1, pc, ip, asr #17 │ │ │ │ + addseq pc, lr, r8, ror #25 │ │ │ │ + umullseq r1, pc, r8, r8 @ │ │ │ │ + @ instruction: 0x009efcb4 │ │ │ │ + addseq r1, pc, r4, ror #16 │ │ │ │ + addseq pc, lr, r0, lsl #25 │ │ │ │ + addseq r1, pc, r0, lsr r8 @ │ │ │ │ + addseq pc, lr, ip, asr #24 │ │ │ │ + @ instruction: 0x009f17fc │ │ │ │ + addseq pc, lr, r8, lsl ip @ │ │ │ │ + ldr r0, [pc, #-828] @ 3a66cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3a66ac │ │ │ │ + ldr r0, [pc, #-836] @ 3a66d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3a66b0 │ │ │ │ + ldr r0, [pc, #-844] @ 3a66d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3a66b4 │ │ │ │ + ldr r0, [pc, #-852] @ 3a66d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3a66b8 │ │ │ │ + ldr r0, [pc, #-860] @ 3a66dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 3a66bc │ │ │ │ + ldr r0, [pc, #-868] @ 3a66e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 3a66c0 │ │ │ │ + ldr r0, [pc, #-876] @ 3a66e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3a66c4 │ │ │ │ + ldr r0, [pc, #-884] @ 3a66e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3a66c8 │ │ │ │ + ldr r0, [pc, #-892] @ 3a66ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 3a66cc │ │ │ │ + ldr r0, [pc, #-900] @ 3a66f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 3a66d0 │ │ │ │ + ldr r0, [pc, #-908] @ 3a66f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 3a66d4 │ │ │ │ + ldr r0, [pc, #-916] @ 3a66f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3a66d8 │ │ │ │ + ldr r0, [pc, #-924] @ 3a66fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3a66dc │ │ │ │ + ldr r0, [pc, #-932] @ 3a6700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3a66e0 │ │ │ │ + ldr r0, [pc, #-940] @ 3a6704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3a66e4 │ │ │ │ + ldr r0, [pc, #-948] @ 3a6708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3a66e8 │ │ │ │ + ldr r0, [pc, #-956] @ 3a670c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3a66ec │ │ │ │ + ldr r0, [pc, #-964] @ 3a6710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3a66f0 │ │ │ │ + ldr r0, [pc, #-972] @ 3a6714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3a66f4 │ │ │ │ + ldr r0, [pc, #-980] @ 3a6718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3a66f8 │ │ │ │ + ldr r0, [pc, #-988] @ 3a671c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3a66fc │ │ │ │ + ldr r0, [pc, #-996] @ 3a6720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3a6700 │ │ │ │ + ldr r0, [pc, #-1004] @ 3a6724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3a6704 │ │ │ │ + ldr r0, [pc, #-1012] @ 3a6728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3a6708 │ │ │ │ + ldr r0, [pc, #-1020] @ 3a672c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 3a670c │ │ │ │ + ldr r0, [pc, #-1028] @ 3a6730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 3a6710 │ │ │ │ + ldr r0, [pc, #-1036] @ 3a6734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 3a6714 │ │ │ │ + ldr r0, [pc, #-1044] @ 3a6738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 3a6718 │ │ │ │ + ldr r0, [pc, #-1052] @ 3a673c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 3a671c │ │ │ │ + ldr r0, [pc, #-1060] @ 3a6740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 3a6720 │ │ │ │ + ldr r0, [pc, #-1068] @ 3a6744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 3a6724 │ │ │ │ + ldr r0, [pc, #-1076] @ 3a6748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 3a6728 │ │ │ │ + ldr r0, [pc, #-1084] @ 3a674c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 3a672c │ │ │ │ + ldr r0, [pc, #-1092] @ 3a6750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 3a6730 │ │ │ │ + ldr r0, [pc, #-1100] @ 3a6754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 3a6734 │ │ │ │ + ldr r0, [pc, #-1108] @ 3a6758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 3a6738 │ │ │ │ + ldr r0, [pc, #-1116] @ 3a675c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 3a673c │ │ │ │ + ldr r0, [pc, #-1124] @ 3a6760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 3a6740 │ │ │ │ + ldr r0, [pc, #-1132] @ 3a6764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 3a6744 │ │ │ │ + ldr r0, [pc, #-1140] @ 3a6768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 3a6748 │ │ │ │ + ldr r0, [pc, #-1148] @ 3a676c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 3a674c │ │ │ │ + ldr r0, [pc, #-1156] @ 3a6770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 3a6750 │ │ │ │ + ldr r0, [pc, #-1164] @ 3a6774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 3a6754 │ │ │ │ + ldr r0, [pc, #-1172] @ 3a6778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 3a6758 │ │ │ │ + ldr r0, [pc, #-1180] @ 3a677c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 3a675c │ │ │ │ + ldr r0, [pc, #-1188] @ 3a6780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 3a6760 │ │ │ │ + ldr r0, [pc, #-1196] @ 3a6784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 3a6764 │ │ │ │ + ldr r0, [pc, #-1204] @ 3a6788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 3a6768 │ │ │ │ + ldr r0, [pc, #-1212] @ 3a678c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 3a676c │ │ │ │ + ldr r0, [pc, #-1220] @ 3a6790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 3a6770 │ │ │ │ + ldr r0, [pc, #-1228] @ 3a6794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 3a6774 │ │ │ │ + ldr r0, [pc, #-1236] @ 3a6798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 3a6778 │ │ │ │ + ldr r0, [pc, #-1244] @ 3a679c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 3a677c │ │ │ │ + ldr r0, [pc, #-1252] @ 3a67a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 3a6780 │ │ │ │ + ldr r0, [pc, #-1260] @ 3a67a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 3a6784 │ │ │ │ + ldr r0, [pc, #-1268] @ 3a67a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 3a6788 │ │ │ │ + ldr r0, [pc, #-1276] @ 3a67ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 3a678c │ │ │ │ + ldr r0, [pc, #-1284] @ 3a67b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 3a6790 │ │ │ │ + ldr r0, [pc, #-1292] @ 3a67b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 3a6794 │ │ │ │ + ldr r0, [pc, #-1300] @ 3a67b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 3a6798 │ │ │ │ + ldr r0, [pc, #-1308] @ 3a67bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 3a679c │ │ │ │ + ldr r0, [pc, #-1316] @ 3a67c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 3a67a0 │ │ │ │ + ldr r0, [pc, #-1324] @ 3a67c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 3a67a4 │ │ │ │ + ldr r0, [pc, #-1332] @ 3a67c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 3a67a8 │ │ │ │ + ldr r0, [pc, #-1340] @ 3a67cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3a67ac │ │ │ │ + ldr r0, [pc, #-1348] @ 3a67d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3a67b0 │ │ │ │ + ldr r0, [pc, #-1356] @ 3a67d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3a67b4 │ │ │ │ + ldr r0, [pc, #-1364] @ 3a67d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3a67b8 │ │ │ │ + ldr r0, [pc, #-1372] @ 3a67dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 3a67bc │ │ │ │ + ldr r0, [pc, #-1380] @ 3a67e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 3a67c0 │ │ │ │ + ldr r0, [pc, #-1388] @ 3a67e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3a67c4 │ │ │ │ + ldr r0, [pc, #-1396] @ 3a67e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3a67c8 │ │ │ │ + ldr r0, [pc, #-1404] @ 3a67ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 3a67cc │ │ │ │ + ldr r0, [pc, #-1412] @ 3a67f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 3a67d0 │ │ │ │ + ldr r0, [pc, #-1420] @ 3a67f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 3a67d4 │ │ │ │ + ldr r0, [pc, #-1428] @ 3a67f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3a67d8 │ │ │ │ + ldr r0, [pc, #-1436] @ 3a67fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3a67dc │ │ │ │ + ldr r0, [pc, #-1444] @ 3a6800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3a67e0 │ │ │ │ + ldr r0, [pc, #-1452] @ 3a6804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3a67e4 │ │ │ │ + ldr r0, [pc, #-1460] @ 3a6808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3a67e8 │ │ │ │ + ldr r0, [pc, #-1468] @ 3a680c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3a67ec │ │ │ │ + ldr r0, [pc, #-1476] @ 3a6810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3a67f0 │ │ │ │ + ldr r0, [pc, #-1484] @ 3a6814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3a67f4 │ │ │ │ + ldr r0, [pc, #-1492] @ 3a6818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3a67f8 │ │ │ │ + ldr r0, [pc, #-1500] @ 3a681c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3a67fc │ │ │ │ + ldr r0, [pc, #-1508] @ 3a6820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3a6800 │ │ │ │ + ldr r0, [pc, #-1516] @ 3a6824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3a6804 │ │ │ │ + ldr r0, [pc, #-1524] @ 3a6828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3a6808 │ │ │ │ + ldr r0, [pc, #-1532] @ 3a682c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3a680c │ │ │ │ + ldr r0, [pc, #-1540] @ 3a6830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3a6810 │ │ │ │ + ldr r0, [pc, #-1548] @ 3a6834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3a6814 │ │ │ │ + ldr r0, [pc, #-1556] @ 3a6838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3a6818 │ │ │ │ + ldr r0, [pc, #-1564] @ 3a683c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3a681c │ │ │ │ + ldr r0, [pc, #-1572] @ 3a6840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3a6820 │ │ │ │ + ldr r0, [pc, #-1580] @ 3a6844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 3a6824 │ │ │ │ + ldr r0, [pc, #-1588] @ 3a6848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 3a6828 │ │ │ │ + ldr r0, [pc, #-1596] @ 3a684c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 3a682c │ │ │ │ + ldr r0, [pc, #-1604] @ 3a6850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 3a6830 │ │ │ │ + ldr r0, [pc, #-1612] @ 3a6854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3a6834 │ │ │ │ + ldr r0, [pc, #-1620] @ 3a6858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3a6838 │ │ │ │ + ldr r0, [pc, #-1628] @ 3a685c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3a683c │ │ │ │ + ldr r0, [pc, #-1636] @ 3a6860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3a6840 │ │ │ │ + ldr r0, [pc, #-1644] @ 3a6864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3a6844 │ │ │ │ + ldr r0, [pc, #-1652] @ 3a6868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3a6848 │ │ │ │ + ldr r0, [pc, #-1660] @ 3a686c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3a684c │ │ │ │ + ldr r0, [pc, #-1668] @ 3a6870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 3a6850 │ │ │ │ + ldr r0, [pc, #-1676] @ 3a6874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 3a6854 │ │ │ │ + ldr r0, [pc, #-1684] @ 3a6878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 3a6858 │ │ │ │ + ldr r0, [pc, #-1692] @ 3a687c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 3a685c │ │ │ │ + ldr r0, [pc, #-1700] @ 3a6880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 3a6860 │ │ │ │ + ldr r0, [pc, #-1708] @ 3a6884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 3a6864 │ │ │ │ + ldr r0, [pc, #-1716] @ 3a6888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 3a6868 │ │ │ │ + ldr r0, [pc, #-1724] @ 3a688c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 3a686c │ │ │ │ + ldr r0, [pc, #-1732] @ 3a6890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 3a6870 │ │ │ │ + ldr r0, [pc, #-1740] @ 3a6894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 3a6874 │ │ │ │ + ldr r0, [pc, #-1748] @ 3a6898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 3a6878 │ │ │ │ + ldr r0, [pc, #-1756] @ 3a689c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 3a687c │ │ │ │ + ldr r0, [pc, #-1764] @ 3a68a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 3a6880 │ │ │ │ + ldr r0, [pc, #-1772] @ 3a68a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 3a6884 │ │ │ │ + ldr r0, [pc, #-1780] @ 3a68a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 3a6888 │ │ │ │ + ldr r0, [pc, #-1788] @ 3a68ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 3a688c │ │ │ │ + ldr r0, [pc, #-1796] @ 3a68b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 3a6890 │ │ │ │ + ldr r0, [pc, #-1804] @ 3a68b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 3a6894 │ │ │ │ + ldr r0, [pc, #-1812] @ 3a68b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 3a6898 │ │ │ │ + ldr r0, [pc, #-1820] @ 3a68bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 3a689c │ │ │ │ + ldr r0, [pc, #-1828] @ 3a68c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 3a68a0 │ │ │ │ + ldr r0, [pc, #-1836] @ 3a68c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 3a68a4 │ │ │ │ + ldr r0, [pc, #-1844] @ 3a68c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 3a68a8 │ │ │ │ + ldr r0, [pc, #-1852] @ 3a68cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3a68ac │ │ │ │ + ldr r0, [pc, #-1860] @ 3a68d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3a68b0 │ │ │ │ + ldr r0, [pc, #-1868] @ 3a68d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3a68b4 │ │ │ │ + ldr r0, [pc, #-1876] @ 3a68d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3a68b8 │ │ │ │ + ldr r0, [pc, #-1884] @ 3a68dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 3a68bc │ │ │ │ + ldr r0, [pc, #-1892] @ 3a68e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 3a68c0 │ │ │ │ + ldr r0, [pc, #-1900] @ 3a68e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3a68c4 │ │ │ │ + ldr r0, [pc, #-1908] @ 3a68e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3a68c8 │ │ │ │ + ldr r0, [pc, #-1916] @ 3a68ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 3a68cc │ │ │ │ + ldr r0, [pc, #-1924] @ 3a68f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 3a68d0 │ │ │ │ + ldr r0, [pc, #-1932] @ 3a68f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 3a68d4 │ │ │ │ + ldr r0, [pc, #-1940] @ 3a68f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3a68d8 │ │ │ │ + ldr r0, [pc, #-1948] @ 3a68fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3a68dc │ │ │ │ + ldr r0, [pc, #-1956] @ 3a6900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3a68e0 │ │ │ │ + ldr r0, [pc, #-1964] @ 3a6904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3a68e4 │ │ │ │ + ldr r0, [pc, #-1972] @ 3a6908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3a68e8 │ │ │ │ + ldr r0, [pc, #-1980] @ 3a690c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3a68ec │ │ │ │ + ldr r0, [pc, #-1988] @ 3a6910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3a68f0 │ │ │ │ + ldr r0, [pc, #-1996] @ 3a6914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3a68f4 │ │ │ │ + ldr r0, [pc, #-2004] @ 3a6918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3a68f8 │ │ │ │ + ldr r0, [pc, #-2012] @ 3a691c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3a68fc │ │ │ │ + ldr r0, [pc, #-2020] @ 3a6920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3a6900 │ │ │ │ + ldr r0, [pc, #-2028] @ 3a6924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3a6904 │ │ │ │ + ldr r0, [pc, #-2036] @ 3a6928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3a6908 │ │ │ │ + ldr r0, [pc, #-2044] @ 3a692c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3a690c │ │ │ │ + ldr r0, [pc, #-2052] @ 3a6930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3a6910 │ │ │ │ + ldr r0, [pc, #-2060] @ 3a6934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3a6914 │ │ │ │ + ldr r0, [pc, #-2068] @ 3a6938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3a6918 │ │ │ │ + ldr r0, [pc, #-2076] @ 3a693c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3a691c │ │ │ │ + ldr r0, [pc, #-2084] @ 3a6940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3a6920 │ │ │ │ + ldr r0, [pc, #-2092] @ 3a6944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3a6924 │ │ │ │ + ldr r0, [pc, #-2100] @ 3a6948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3a6928 │ │ │ │ + ldr r0, [pc, #-2108] @ 3a694c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3a692c │ │ │ │ + ldr r0, [pc, #-2116] @ 3a6950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3a6930 │ │ │ │ + ldr r0, [pc, #-2124] @ 3a6954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3a6934 │ │ │ │ + ldr r0, [pc, #-2132] @ 3a6958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 3a6938 │ │ │ │ + ldr r0, [pc, #-2140] @ 3a695c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 3a693c │ │ │ │ + ldr r0, [pc, #-2148] @ 3a6960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 3a6940 │ │ │ │ + ldr r0, [pc, #-2156] @ 3a6964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 3a6944 │ │ │ │ + ldr r0, [pc, #-2164] @ 3a6968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 3a6948 │ │ │ │ + ldr r0, [pc, #-2172] @ 3a696c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 3a694c │ │ │ │ + ldr r0, [pc, #-2180] @ 3a6970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 3a6950 │ │ │ │ + ldr r0, [pc, #-2188] @ 3a6974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 3a6954 │ │ │ │ + ldr r0, [pc, #-2196] @ 3a6978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 3a6958 │ │ │ │ + ldr r0, [pc, #-2204] @ 3a697c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 3a695c │ │ │ │ + ldr r0, [pc, #-2212] @ 3a6980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 3a6960 │ │ │ │ + ldr r0, [pc, #-2220] @ 3a6984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 3a6964 │ │ │ │ + ldr r0, [pc, #-2228] @ 3a6988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 3a6968 │ │ │ │ + ldr r0, [pc, #-2236] @ 3a698c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 3a696c │ │ │ │ + ldr r0, [pc, #-2244] @ 3a6990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 3a6970 │ │ │ │ + ldr r0, [pc, #-2252] @ 3a6994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 3a6974 │ │ │ │ + ldr r0, [pc, #-2260] @ 3a6998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 3a6978 │ │ │ │ + ldr r0, [pc, #-2268] @ 3a699c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 3a697c │ │ │ │ + ldr r0, [pc, #-2276] @ 3a69a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 3a6980 │ │ │ │ + ldr r0, [pc, #-2284] @ 3a69a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 3a6984 │ │ │ │ + ldr r0, [pc, #-2292] @ 3a69a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 3a6988 │ │ │ │ + ldr r0, [pc, #-2300] @ 3a69ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 3a698c │ │ │ │ + ldr r0, [pc, #-2308] @ 3a69b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 3a6990 │ │ │ │ + ldr r0, [pc, #-2316] @ 3a69b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 3a6994 │ │ │ │ + ldr r0, [pc, #-2324] @ 3a69b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 3a6998 │ │ │ │ + ldr r0, [pc, #-2332] @ 3a69bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 3a699c │ │ │ │ + ldr r0, [pc, #-2340] @ 3a69c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 3a69a0 │ │ │ │ + ldr r0, [pc, #-2348] @ 3a69c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 3a69a4 │ │ │ │ + ldr r0, [pc, #-2356] @ 3a69c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 3a69a8 │ │ │ │ + ldr r0, [pc, #-2364] @ 3a69cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 3a69ac │ │ │ │ + ldr r0, [pc, #-2372] @ 3a69d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 3a69b0 │ │ │ │ + ldr r0, [pc, #-2380] @ 3a69d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 3a69b4 │ │ │ │ + ldr r0, [pc, #-2388] @ 3a69d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 3a69b8 │ │ │ │ + ldr r0, [pc, #-2396] @ 3a69dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 3a69bc │ │ │ │ + ldr r0, [pc, #-2404] @ 3a69e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 3a69c0 │ │ │ │ + ldr r0, [pc, #-2412] @ 3a69e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 3a69c4 │ │ │ │ + ldr r0, [pc, #-2420] @ 3a69e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 3a69c8 │ │ │ │ + ldr r0, [pc, #-2428] @ 3a69ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3a69cc │ │ │ │ + ldr r0, [pc, #-2436] @ 3a69f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3a69d0 │ │ │ │ + ldr r0, [pc, #-2444] @ 3a69f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3a69d4 │ │ │ │ + ldr r0, [pc, #-2452] @ 3a69f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3a69d8 │ │ │ │ + ldr r0, [pc, #-2460] @ 3a69fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 3a7d08 │ │ │ │ + ldr r0, [pc, #2440] @ 3a7d2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 3a7d0c │ │ │ │ + ldr r0, [pc, #2432] @ 3a7d30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 3a7d10 │ │ │ │ + ldr r0, [pc, #2424] @ 3a7d34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 3a7d14 │ │ │ │ + ldr r0, [pc, #2416] @ 3a7d38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 3a7d18 │ │ │ │ + ldr r0, [pc, #2408] @ 3a7d3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 3a7d1c │ │ │ │ + ldr r0, [pc, #2400] @ 3a7d40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 3a7d20 │ │ │ │ + ldr r0, [pc, #2392] @ 3a7d44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3a7d24 │ │ │ │ + ldr r0, [pc, #2384] @ 3a7d48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3a7d28 │ │ │ │ + ldr r0, [pc, #2376] @ 3a7d4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3a7d2c │ │ │ │ + ldr r0, [pc, #2368] @ 3a7d50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3a7d30 │ │ │ │ + ldr r0, [pc, #2360] @ 3a7d54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3a7d34 │ │ │ │ + ldr r0, [pc, #2352] @ 3a7d58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3a7d38 │ │ │ │ + ldr r0, [pc, #2344] @ 3a7d5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 3a7d3c │ │ │ │ + ldr r0, [pc, #2336] @ 3a7d60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 3a7d40 │ │ │ │ + ldr r0, [pc, #2328] @ 3a7d64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 3a7d44 │ │ │ │ + ldr r0, [pc, #2320] @ 3a7d68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3a7d48 │ │ │ │ + ldr r0, [pc, #2312] @ 3a7d6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3a7d4c │ │ │ │ + ldr r0, [pc, #2304] @ 3a7d70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 3a7d50 │ │ │ │ + ldr r0, [pc, #2296] @ 3a7d74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 3a7d54 │ │ │ │ + ldr r0, [pc, #2288] @ 3a7d78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 3a7d58 │ │ │ │ + ldr r0, [pc, #2280] @ 3a7d7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 3a7d5c │ │ │ │ + ldr r0, [pc, #2272] @ 3a7d80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 3a7d60 │ │ │ │ + ldr r0, [pc, #2264] @ 3a7d84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 3a7d64 │ │ │ │ + ldr r0, [pc, #2256] @ 3a7d88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 3a7d68 │ │ │ │ + ldr r0, [pc, #2248] @ 3a7d8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 3a7d6c │ │ │ │ + ldr r0, [pc, #2240] @ 3a7d90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 3a7d70 │ │ │ │ + ldr r0, [pc, #2232] @ 3a7d94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 3a7d74 │ │ │ │ + ldr r0, [pc, #2224] @ 3a7d98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3a7d78 │ │ │ │ + ldr r0, [pc, #2216] @ 3a7d9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3a7d7c │ │ │ │ + ldr r0, [pc, #2208] @ 3a7da0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 3a7d80 │ │ │ │ + ldr r0, [pc, #2200] @ 3a7da4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 3a7d84 │ │ │ │ + ldr r0, [pc, #2192] @ 3a7da8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 3a7d88 │ │ │ │ + ldr r0, [pc, #2184] @ 3a7dac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 3a7d8c │ │ │ │ + ldr r0, [pc, #2176] @ 3a7db0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 3a7d90 │ │ │ │ + ldr r0, [pc, #2168] @ 3a7db4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 3a7d94 │ │ │ │ + ldr r0, [pc, #2160] @ 3a7db8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3a7d98 │ │ │ │ + ldr r0, [pc, #2152] @ 3a7dbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3a7d9c │ │ │ │ + ldr r0, [pc, #2144] @ 3a7dc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3a7da0 │ │ │ │ + ldr r0, [pc, #2136] @ 3a7dc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3a7da4 │ │ │ │ + ldr r0, [pc, #2128] @ 3a7dc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 3a7da8 │ │ │ │ + ldr r0, [pc, #2120] @ 3a7dcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3a7dac │ │ │ │ + ldr r0, [pc, #2112] @ 3a7dd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3a7db0 │ │ │ │ + ldr r0, [pc, #2104] @ 3a7dd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3a7db4 │ │ │ │ + ldr r0, [pc, #2096] @ 3a7dd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3a7db8 │ │ │ │ + ldr r0, [pc, #2088] @ 3a7ddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3a7dbc │ │ │ │ + ldr r0, [pc, #2080] @ 3a7de0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3a7dc0 │ │ │ │ + ldr r0, [pc, #2072] @ 3a7de4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3a7dc4 │ │ │ │ + ldr r0, [pc, #2064] @ 3a7de8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 3a7dc8 │ │ │ │ + ldr r0, [pc, #2056] @ 3a7dec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3a7dcc │ │ │ │ + ldr r0, [pc, #2048] @ 3a7df0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3a7dd0 │ │ │ │ + ldr r0, [pc, #2040] @ 3a7df4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3a7dd4 │ │ │ │ + ldr r0, [pc, #2032] @ 3a7df8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 3a7dd8 │ │ │ │ + ldr r0, [pc, #2024] @ 3a7dfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3a7ddc │ │ │ │ + ldr r0, [pc, #2016] @ 3a7e00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3a7de0 │ │ │ │ + ldr r0, [pc, #2008] @ 3a7e04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3a7de4 │ │ │ │ + ldr r0, [pc, #2000] @ 3a7e08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3a7de8 │ │ │ │ + ldr r0, [pc, #1992] @ 3a7e0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3a7dec │ │ │ │ + ldr r0, [pc, #1984] @ 3a7e10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3a7df0 │ │ │ │ + ldr r0, [pc, #1976] @ 3a7e14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3a7df4 │ │ │ │ + ldr r0, [pc, #1968] @ 3a7e18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3a7df8 │ │ │ │ + ldr r0, [pc, #1960] @ 3a7e1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3a7dfc │ │ │ │ + ldr r0, [pc, #1952] @ 3a7e20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3a7e00 │ │ │ │ + ldr r0, [pc, #1944] @ 3a7e24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3a7e04 │ │ │ │ + ldr r0, [pc, #1936] @ 3a7e28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3a7e08 │ │ │ │ + ldr r0, [pc, #1928] @ 3a7e2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3a7e0c │ │ │ │ + ldr r0, [pc, #1920] @ 3a7e30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3a7e10 │ │ │ │ + ldr r0, [pc, #1912] @ 3a7e34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3a7e14 │ │ │ │ + ldr r0, [pc, #1904] @ 3a7e38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3a7e18 │ │ │ │ + ldr r0, [pc, #1896] @ 3a7e3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3a7e1c │ │ │ │ + ldr r0, [pc, #1888] @ 3a7e40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3a7e20 │ │ │ │ + ldr r0, [pc, #1880] @ 3a7e44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3a7e24 │ │ │ │ + ldr r0, [pc, #1872] @ 3a7e48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3a7e28 │ │ │ │ + ldr r0, [pc, #1864] @ 3a7e4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3a7e2c │ │ │ │ + ldr r0, [pc, #1856] @ 3a7e50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3a7e30 │ │ │ │ + ldr r0, [pc, #1848] @ 3a7e54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3a7e34 │ │ │ │ + ldr r0, [pc, #1840] @ 3a7e58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3a7e38 │ │ │ │ + ldr r0, [pc, #1832] @ 3a7e5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 3a7e3c │ │ │ │ + ldr r0, [pc, #1824] @ 3a7e60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 3a7e40 │ │ │ │ + ldr r0, [pc, #1816] @ 3a7e64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 3a7e44 │ │ │ │ + ldr r0, [pc, #1808] @ 3a7e68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3a7e48 │ │ │ │ + ldr r0, [pc, #1800] @ 3a7e6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3a7e4c │ │ │ │ + ldr r0, [pc, #1792] @ 3a7e70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 3a7e50 │ │ │ │ + ldr r0, [pc, #1784] @ 3a7e74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 3a7e54 │ │ │ │ + ldr r0, [pc, #1776] @ 3a7e78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 3a7e58 │ │ │ │ + ldr r0, [pc, #1768] @ 3a7e7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 3a7e5c │ │ │ │ + ldr r0, [pc, #1760] @ 3a7e80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 3a7e60 │ │ │ │ + ldr r0, [pc, #1752] @ 3a7e84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 3a7e64 │ │ │ │ + ldr r0, [pc, #1744] @ 3a7e88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 3a7e68 │ │ │ │ + ldr r0, [pc, #1736] @ 3a7e8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 3a7e6c │ │ │ │ + ldr r0, [pc, #1728] @ 3a7e90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 3a7e70 │ │ │ │ + ldr r0, [pc, #1720] @ 3a7e94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3a7e74 │ │ │ │ + ldr r0, [pc, #1712] @ 3a7e98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3a7e78 │ │ │ │ + ldr r0, [pc, #1704] @ 3a7e9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3a7e7c │ │ │ │ + ldr r0, [pc, #1696] @ 3a7ea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3a7e80 │ │ │ │ + ldr r0, [pc, #1688] @ 3a7ea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3a7e84 │ │ │ │ + ldr r0, [pc, #1680] @ 3a7ea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3a7e88 │ │ │ │ + ldr r0, [pc, #1672] @ 3a7eac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3a7e8c │ │ │ │ + ldr r0, [pc, #1664] @ 3a7eb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3a7e90 │ │ │ │ + ldr r0, [pc, #1656] @ 3a7eb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3a7e94 │ │ │ │ + ldr r0, [pc, #1648] @ 3a7eb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3a7e98 │ │ │ │ + ldr r0, [pc, #1640] @ 3a7ebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3a7e9c │ │ │ │ + ldr r0, [pc, #1632] @ 3a7ec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3a7ea0 │ │ │ │ + ldr r0, [pc, #1624] @ 3a7ec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3a7ea4 │ │ │ │ + ldr r0, [pc, #1616] @ 3a7ec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3a7ea8 │ │ │ │ + ldr r0, [pc, #1608] @ 3a7ecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3a7eac │ │ │ │ + ldr r0, [pc, #1600] @ 3a7ed0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3a7eb0 │ │ │ │ + ldr r0, [pc, #1592] @ 3a7ed4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3a7eb4 │ │ │ │ + ldr r0, [pc, #1584] @ 3a7ed8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3a7eb8 │ │ │ │ + ldr r0, [pc, #1576] @ 3a7edc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3a7ebc │ │ │ │ + ldr r0, [pc, #1568] @ 3a7ee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3a7ec0 │ │ │ │ + ldr r0, [pc, #1560] @ 3a7ee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3a7ec4 │ │ │ │ + ldr r0, [pc, #1552] @ 3a7ee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3a7ec8 │ │ │ │ + ldr r0, [pc, #1544] @ 3a7eec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3a7ecc │ │ │ │ + ldr r0, [pc, #1536] @ 3a7ef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3a7ed0 │ │ │ │ + ldr r0, [pc, #1528] @ 3a7ef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3a7ed4 │ │ │ │ + ldr r0, [pc, #1520] @ 3a7ef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 3a7ed8 │ │ │ │ + ldr r0, [pc, #1512] @ 3a7efc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3a7edc │ │ │ │ + ldr r0, [pc, #1504] @ 3a7f00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3a7ee0 │ │ │ │ + ldr r0, [pc, #1496] @ 3a7f04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3a7ee4 │ │ │ │ + ldr r0, [pc, #1488] @ 3a7f08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3a7ee8 │ │ │ │ + ldr r0, [pc, #1480] @ 3a7f0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3a7eec │ │ │ │ + ldr r0, [pc, #1472] @ 3a7f10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3a7ef0 │ │ │ │ + ldr r0, [pc, #1464] @ 3a7f14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3a7ef4 │ │ │ │ + ldr r0, [pc, #1456] @ 3a7f18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3a7ef8 │ │ │ │ + ldr r0, [pc, #1448] @ 3a7f1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3a7efc │ │ │ │ + ldr r0, [pc, #1440] @ 3a7f20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3a7f00 │ │ │ │ + ldr r0, [pc, #1432] @ 3a7f24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3a7f04 │ │ │ │ + ldr r0, [pc, #1424] @ 3a7f28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3a7f08 │ │ │ │ + ldr r0, [pc, #1416] @ 3a7f2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3a7f0c │ │ │ │ + ldr r0, [pc, #1408] @ 3a7f30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3a7f10 │ │ │ │ + ldr r0, [pc, #1400] @ 3a7f34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3a7f14 │ │ │ │ + ldr r0, [pc, #1392] @ 3a7f38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3a7f18 │ │ │ │ + ldr r0, [pc, #1384] @ 3a7f3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3a7f1c │ │ │ │ + ldr r0, [pc, #1376] @ 3a7f40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3a7f20 │ │ │ │ + ldr r0, [pc, #1368] @ 3a7f44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3a7f24 │ │ │ │ + ldr r0, [pc, #1360] @ 3a7f48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3a7f28 │ │ │ │ + ldr r0, [pc, #1352] @ 3a7f4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3a7f2c │ │ │ │ + ldr r0, [pc, #1344] @ 3a7f50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3a7f30 │ │ │ │ + ldr r0, [pc, #1336] @ 3a7f54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3a7f34 │ │ │ │ + ldr r0, [pc, #1328] @ 3a7f58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3a7f38 │ │ │ │ + ldr r0, [pc, #1320] @ 3a7f5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 3a7f3c │ │ │ │ + ldr r0, [pc, #1312] @ 3a7f60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 3a7f40 │ │ │ │ + ldr r0, [pc, #1304] @ 3a7f64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 3a7f44 │ │ │ │ + ldr r0, [pc, #1296] @ 3a7f68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3a7f48 │ │ │ │ + ldr r0, [pc, #1288] @ 3a7f6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3a7f4c │ │ │ │ + ldr r0, [pc, #1280] @ 3a7f70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3a7f50 │ │ │ │ + ldr r0, [pc, #1272] @ 3a7f74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3a7f54 │ │ │ │ + ldr r0, [pc, #1264] @ 3a7f78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3a7f58 │ │ │ │ + ldr r0, [pc, #1256] @ 3a7f7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 3a7f5c │ │ │ │ + ldr r0, [pc, #1248] @ 3a7f80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 3a7f60 │ │ │ │ + ldr r0, [pc, #1240] @ 3a7f84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 3a7f64 │ │ │ │ + ldr r0, [pc, #1232] @ 3a7f88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3a7f68 │ │ │ │ + ldr r0, [pc, #1224] @ 3a7f8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3a7f6c │ │ │ │ + ldr r0, [pc, #1216] @ 3a7f90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3a7f70 │ │ │ │ + ldr r0, [pc, #1208] @ 3a7f94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3a7f74 │ │ │ │ + ldr r0, [pc, #1200] @ 3a7f98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3a7f78 │ │ │ │ + ldr r0, [pc, #1192] @ 3a7f9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3a7f7c │ │ │ │ + ldr r0, [pc, #1184] @ 3a7fa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3a7f80 │ │ │ │ + ldr r0, [pc, #1176] @ 3a7fa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3a7f84 │ │ │ │ + ldr r0, [pc, #1168] @ 3a7fa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3a7f88 │ │ │ │ + ldr r0, [pc, #1160] @ 3a7fac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3a7f8c │ │ │ │ + ldr r0, [pc, #1152] @ 3a7fb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3a7f90 │ │ │ │ + ldr r0, [pc, #1144] @ 3a7fb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3a7f94 │ │ │ │ + ldr r0, [pc, #1136] @ 3a7fb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3a7f98 │ │ │ │ + ldr r0, [pc, #1128] @ 3a7fbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3a7f9c │ │ │ │ + ldr r0, [pc, #1120] @ 3a7fc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3a7fa0 │ │ │ │ + ldr r0, [pc, #1112] @ 3a7fc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3a7fa4 │ │ │ │ + ldr r0, [pc, #1104] @ 3a7fc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3a7fa8 │ │ │ │ + ldr r0, [pc, #1096] @ 3a7fcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3a7fac │ │ │ │ + ldr r0, [pc, #1088] @ 3a7fd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3a7fb0 │ │ │ │ + ldr r0, [pc, #1080] @ 3a7fd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3a7fb4 │ │ │ │ + ldr r0, [pc, #1072] @ 3a7fd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3a7fb8 │ │ │ │ + ldr r0, [pc, #1064] @ 3a7fdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3a7fbc │ │ │ │ + ldr r0, [pc, #1056] @ 3a7fe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3a7fc0 │ │ │ │ + ldr r0, [pc, #1048] @ 3a7fe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3a7fc4 │ │ │ │ + ldr r0, [pc, #1040] @ 3a7fe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3a7fc8 │ │ │ │ + ldr r0, [pc, #1032] @ 3a7fec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3a7fcc │ │ │ │ + ldr r0, [pc, #1024] @ 3a7ff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3a7fd0 │ │ │ │ + ldr r0, [pc, #1016] @ 3a7ff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3a7fd4 │ │ │ │ + ldr r0, [pc, #1008] @ 3a7ff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 3a7fd8 │ │ │ │ + ldr r0, [pc, #1000] @ 3a7ffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 3a7fdc │ │ │ │ + ldr r0, [pc, #992] @ 3a8000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 3a7fe0 │ │ │ │ + ldr r0, [pc, #984] @ 3a8004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 3a7fe4 │ │ │ │ + ldr r0, [pc, #976] @ 3a8008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 3a7fe8 │ │ │ │ + ldr r0, [pc, #968] @ 3a800c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 3a7fec │ │ │ │ + ldr r0, [pc, #960] @ 3a8010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3a7ff0 │ │ │ │ + ldr r0, [pc, #952] @ 3a8014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3a7ff4 │ │ │ │ + ldr r0, [pc, #944] @ 3a8018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 3a7ff8 │ │ │ │ + ldr r0, [pc, #936] @ 3a801c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3a7ffc │ │ │ │ + ldr r0, [pc, #928] @ 3a8020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3a8000 │ │ │ │ + ldr r0, [pc, #920] @ 3a8024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3a8004 │ │ │ │ + ldr r0, [pc, #912] @ 3a8028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3a8008 │ │ │ │ + ldr r0, [pc, #904] @ 3a802c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 3a800c │ │ │ │ + ldr r0, [pc, #896] @ 3a8030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 3a8010 │ │ │ │ + ldr r0, [pc, #888] @ 3a8034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 3a8014 │ │ │ │ + ldr r0, [pc, #880] @ 3a8038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 3a8018 │ │ │ │ + ldr r0, [pc, #872] @ 3a803c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 3a801c │ │ │ │ + ldr r0, [pc, #864] @ 3a8040 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3a8020 │ │ │ │ + ldr r0, [pc, #856] @ 3a8044 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3a8024 │ │ │ │ + ldr r0, [pc, #848] @ 3a8048 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3a8028 │ │ │ │ + ldr r0, [pc, #840] @ 3a804c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 3a802c │ │ │ │ + ldr r0, [pc, #832] @ 3a8050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 3a8030 │ │ │ │ + ldr r0, [pc, #824] @ 3a8054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 3a8034 │ │ │ │ + ldr r0, [pc, #816] @ 3a8058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq r1, pc, ip, asr #15 │ │ │ │ - addseq pc, lr, r8, ror #23 │ │ │ │ - umullseq r1, pc, r8, r7 @ │ │ │ │ - @ instruction: 0x009efbb4 │ │ │ │ - addseq r1, pc, r4, ror #14 │ │ │ │ - addseq pc, lr, r0, lsl #23 │ │ │ │ - addseq r1, pc, r0, lsr r7 @ │ │ │ │ - addseq pc, lr, ip, asr #22 │ │ │ │ - @ instruction: 0x009f16fc │ │ │ │ - addseq pc, lr, r8, lsl fp @ │ │ │ │ - addseq r1, pc, r8, asr #13 │ │ │ │ - addseq pc, lr, r4, ror #21 │ │ │ │ - umullseq r1, pc, r4, r6 @ │ │ │ │ - @ instruction: 0x009efab0 │ │ │ │ - addseq r1, pc, r0, ror #12 │ │ │ │ - addseq pc, lr, ip, ror sl @ │ │ │ │ - addseq r1, pc, ip, lsr #12 │ │ │ │ - addseq pc, lr, r8, asr #20 │ │ │ │ - @ instruction: 0x009f15f8 │ │ │ │ - addseq pc, lr, r4, lsl sl @ │ │ │ │ - addseq r1, pc, r4, asr #11 │ │ │ │ - addseq pc, lr, r0, ror #19 │ │ │ │ - umullseq r1, pc, r0, r5 @ │ │ │ │ - addseq pc, lr, ip, lsr #19 │ │ │ │ - addseq r1, pc, ip, asr r5 @ │ │ │ │ - addseq pc, lr, r8, ror r9 @ │ │ │ │ - addseq r1, pc, r8, lsr #10 │ │ │ │ - addseq pc, lr, r4, asr #18 │ │ │ │ - @ instruction: 0x009f14f4 │ │ │ │ - addseq pc, lr, r0, lsl r9 @ │ │ │ │ - addseq r1, pc, r0, asr #9 │ │ │ │ - @ instruction: 0x009ef8dc │ │ │ │ - addseq r1, pc, ip, lsl #9 │ │ │ │ - addseq pc, lr, r8, lsr #17 │ │ │ │ - addseq r1, pc, r8, asr r4 @ │ │ │ │ - addseq pc, lr, r4, ror r8 @ │ │ │ │ - addseq r1, pc, r4, lsr #8 │ │ │ │ - addseq pc, lr, r0, asr #16 │ │ │ │ - @ instruction: 0x009f13f0 │ │ │ │ - addseq pc, lr, ip, lsl #16 │ │ │ │ - @ instruction: 0x009f13bc │ │ │ │ - @ instruction: 0x009ef7d8 │ │ │ │ - addseq r1, pc, r8, lsl #7 │ │ │ │ - addseq pc, lr, r4, lsr #15 │ │ │ │ - addseq r1, pc, r4, asr r3 @ │ │ │ │ - addseq pc, lr, r0, ror r7 @ │ │ │ │ - addseq r1, pc, r0, lsr #6 │ │ │ │ - addseq pc, lr, ip, lsr r7 @ │ │ │ │ - addseq r1, pc, ip, ror #5 │ │ │ │ - addseq pc, lr, r8, lsl #14 │ │ │ │ - @ instruction: 0x009f12b8 │ │ │ │ - @ instruction: 0x009ef6d4 │ │ │ │ - addseq r1, pc, r4, lsl #5 │ │ │ │ - addseq pc, lr, r0, lsr #13 │ │ │ │ - addseq r1, pc, r0, asr r2 @ │ │ │ │ - addseq pc, lr, ip, ror #12 │ │ │ │ - addseq r1, pc, ip, lsl r2 @ │ │ │ │ - addseq pc, lr, r8, lsr r6 @ │ │ │ │ - addseq r1, pc, r8, ror #3 │ │ │ │ - addseq pc, lr, r4, lsl #12 │ │ │ │ - @ instruction: 0x009f11b4 │ │ │ │ - @ instruction: 0x009ef5d0 │ │ │ │ - addseq r1, pc, r0, lsl #3 │ │ │ │ - umullseq pc, lr, ip, r5 @ │ │ │ │ - addseq r1, pc, ip, asr #2 │ │ │ │ - addseq pc, lr, r8, ror #10 │ │ │ │ - addseq r1, pc, r8, lsl r1 @ │ │ │ │ - addseq pc, lr, r4, lsr r5 @ │ │ │ │ - addseq r1, pc, r4, ror #1 │ │ │ │ - addseq pc, lr, r0, lsl #10 │ │ │ │ - ldrheq r1, [pc], r0 │ │ │ │ - addseq pc, lr, ip, asr #9 │ │ │ │ - addseq r1, pc, ip, ror r0 @ │ │ │ │ - umullseq pc, lr, r8, r4 @ │ │ │ │ - addseq r1, pc, r8, asr #32 │ │ │ │ - addseq pc, lr, r4, ror #8 │ │ │ │ - addseq r1, pc, r4, lsl r0 @ │ │ │ │ - addseq pc, lr, r0, lsr r4 @ │ │ │ │ - addseq r0, pc, r0, ror #31 │ │ │ │ - @ instruction: 0x009ef3fc │ │ │ │ - addseq r0, pc, ip, lsr #31 │ │ │ │ - addseq pc, lr, r8, asr #7 │ │ │ │ - addseq r0, pc, r8, ror pc @ │ │ │ │ - umullseq pc, lr, r4, r3 @ │ │ │ │ - addseq r0, pc, r4, asr #30 │ │ │ │ - addseq pc, lr, r0, ror #6 │ │ │ │ - addseq r0, pc, r4, lsl pc @ │ │ │ │ - addseq pc, lr, ip, lsr #6 │ │ │ │ - addseq r0, pc, r4, ror #29 │ │ │ │ - @ instruction: 0x009ef2f8 │ │ │ │ - @ instruction: 0x009f0eb4 │ │ │ │ - addseq pc, lr, r4, asr #5 │ │ │ │ - addseq r0, pc, r4, lsl #29 │ │ │ │ - umullseq pc, lr, r0, r2 @ │ │ │ │ - addseq r0, pc, r4, asr lr @ │ │ │ │ - addseq pc, lr, ip, asr r2 @ │ │ │ │ - addseq r0, pc, r4, lsr #28 │ │ │ │ - addseq pc, lr, r8, lsr #4 │ │ │ │ - @ instruction: 0x009f0df4 │ │ │ │ - @ instruction: 0x009ef1f4 │ │ │ │ - addseq r0, pc, r4, asr #27 │ │ │ │ - addseq pc, lr, r0, asr #3 │ │ │ │ - umullseq r0, pc, r4, sp @ │ │ │ │ - addseq pc, lr, ip, lsl #3 │ │ │ │ - addseq r0, pc, r4, ror #26 │ │ │ │ - addseq pc, lr, r8, asr r1 @ │ │ │ │ - addseq pc, lr, r8, lsr #2 │ │ │ │ - ldrsheq pc, [lr], r8 @ │ │ │ │ - addseq pc, lr, r8, asr #1 │ │ │ │ - umullseq pc, lr, r8, r0 @ │ │ │ │ - addseq pc, lr, r8, rrx │ │ │ │ - addseq pc, lr, r8, lsr r0 @ │ │ │ │ - addseq pc, lr, r8 │ │ │ │ - @ instruction: 0x009eefd8 │ │ │ │ - addseq lr, lr, r8, lsr #31 │ │ │ │ - addseq lr, lr, r8, ror pc │ │ │ │ - addseq lr, lr, r8, asr #30 │ │ │ │ - addseq lr, lr, r8, lsl pc │ │ │ │ - addseq lr, lr, r8, ror #29 │ │ │ │ - @ instruction: 0x009eeeb8 │ │ │ │ - addseq lr, lr, r8, lsl #29 │ │ │ │ - addseq lr, lr, r8, asr lr │ │ │ │ - addseq lr, lr, r8, lsr #28 │ │ │ │ - @ instruction: 0x009eedf8 │ │ │ │ - addseq lr, lr, r8, asr #27 │ │ │ │ - umullseq lr, lr, r8, sp @ │ │ │ │ - addseq lr, lr, r8, ror #26 │ │ │ │ - addseq lr, lr, r8, lsr sp │ │ │ │ - addseq lr, lr, r8, lsl #26 │ │ │ │ - @ instruction: 0x009eecd8 │ │ │ │ - addseq lr, lr, r8, lsr #25 │ │ │ │ - addseq lr, lr, r8, ror ip │ │ │ │ - addseq lr, lr, r8, asr #24 │ │ │ │ - addseq lr, lr, r8, lsl ip │ │ │ │ - addseq lr, lr, r8, ror #23 │ │ │ │ - @ instruction: 0x009eebb8 │ │ │ │ - addseq lr, lr, r8, lsl #23 │ │ │ │ - addseq lr, lr, r8, asr fp │ │ │ │ - addseq lr, lr, r8, lsr #22 │ │ │ │ - @ instruction: 0x009eeaf8 │ │ │ │ - addseq lr, lr, r8, asr #21 │ │ │ │ - umullseq lr, lr, r8, sl @ │ │ │ │ - addseq lr, lr, r8, ror #20 │ │ │ │ - addseq lr, lr, r8, lsr sl │ │ │ │ - addseq lr, lr, r8, lsl #20 │ │ │ │ - @ instruction: 0x009ee9d8 │ │ │ │ - addseq lr, lr, r8, lsr #19 │ │ │ │ - addseq lr, lr, r8, ror r9 │ │ │ │ - addseq lr, lr, r8, asr #18 │ │ │ │ - addseq lr, lr, r8, lsl r9 │ │ │ │ - addseq lr, lr, r8, ror #17 │ │ │ │ - @ instruction: 0x009ee8b8 │ │ │ │ - addseq lr, lr, r8, lsl #17 │ │ │ │ - addseq lr, lr, r8, asr r8 │ │ │ │ - addseq lr, lr, r8, lsr #16 │ │ │ │ - @ instruction: 0x009ee7f8 │ │ │ │ - addseq lr, lr, r8, asr #15 │ │ │ │ - umullseq lr, lr, r8, r7 @ │ │ │ │ - addseq lr, lr, r8, ror #14 │ │ │ │ - addseq lr, lr, r8, lsr r7 │ │ │ │ - addseq lr, lr, r8, lsl #14 │ │ │ │ - @ instruction: 0x009ee6d8 │ │ │ │ - addseq lr, lr, r8, lsr #13 │ │ │ │ - addseq lr, lr, r8, ror r6 │ │ │ │ - addseq lr, lr, r8, asr #12 │ │ │ │ - addseq lr, lr, r8, lsl r6 │ │ │ │ - addseq lr, lr, r8, ror #11 │ │ │ │ - @ instruction: 0x009ee5b8 │ │ │ │ - addseq lr, lr, r8, lsl #11 │ │ │ │ - addseq lr, lr, r8, asr r5 │ │ │ │ - addseq lr, lr, r8, lsr #10 │ │ │ │ - @ instruction: 0x009ee4f8 │ │ │ │ - addseq lr, lr, r8, asr #9 │ │ │ │ - umullseq lr, lr, r8, r4 @ │ │ │ │ - addseq lr, lr, r8, ror #8 │ │ │ │ - addseq lr, lr, r8, lsr r4 │ │ │ │ - addseq lr, lr, r8, lsl #8 │ │ │ │ - @ instruction: 0x009ee3d8 │ │ │ │ - addseq lr, lr, r8, lsr #7 │ │ │ │ - addseq lr, lr, r8, ror r3 │ │ │ │ - addseq lr, lr, r8, asr #6 │ │ │ │ - addseq lr, lr, r8, lsl r3 │ │ │ │ - addseq lr, lr, r8, ror #5 │ │ │ │ - @ instruction: 0x009ee2b8 │ │ │ │ - addseq lr, lr, r8, lsl #5 │ │ │ │ - addseq lr, lr, r8, asr r2 │ │ │ │ - addseq lr, lr, r8, lsr #4 │ │ │ │ - @ instruction: 0x009ee1f8 │ │ │ │ - addseq lr, lr, r8, asr #3 │ │ │ │ - umullseq lr, lr, r8, r1 @ │ │ │ │ - addseq lr, lr, r8, ror #2 │ │ │ │ - addseq lr, lr, r8, lsr r1 │ │ │ │ - addseq lr, lr, r8, lsl #2 │ │ │ │ - ldrsbeq lr, [lr], r8 │ │ │ │ - addseq lr, lr, r8, lsr #1 │ │ │ │ - addseq lr, lr, r8, ror r0 │ │ │ │ - addseq lr, lr, r8, asr #32 │ │ │ │ - addseq lr, lr, r8, lsl r0 │ │ │ │ - addseq sp, lr, r8, ror #31 │ │ │ │ - @ instruction: 0x009edfb8 │ │ │ │ - addseq sp, lr, r8, lsl #31 │ │ │ │ - addseq sp, lr, r8, asr pc │ │ │ │ - addseq sp, lr, r8, lsr #30 │ │ │ │ - @ instruction: 0x009edef8 │ │ │ │ - addseq sp, lr, r4, ror #16 │ │ │ │ - addseq sp, lr, r4, lsr r8 │ │ │ │ - addseq sp, lr, r4, lsl #16 │ │ │ │ - @ instruction: 0x009ed7d4 │ │ │ │ - addseq sp, lr, r4, lsr #15 │ │ │ │ - addseq sp, lr, r4, ror r7 │ │ │ │ - addseq sp, lr, r4, asr #14 │ │ │ │ - addseq sp, lr, r4, lsl r7 │ │ │ │ - addseq sp, lr, r4, ror #13 │ │ │ │ - @ instruction: 0x009ed6b4 │ │ │ │ - addseq sp, lr, r4, lsl #13 │ │ │ │ - addseq sp, lr, r4, asr r6 │ │ │ │ - addseq sp, lr, r4, lsr #12 │ │ │ │ - @ instruction: 0x009ed5f4 │ │ │ │ - addseq sp, lr, r4, asr #11 │ │ │ │ - umullseq sp, lr, r4, r5 │ │ │ │ - addseq sp, lr, r4, ror #10 │ │ │ │ - addseq sp, lr, r4, lsr r5 │ │ │ │ - addseq sp, lr, r4, lsl #10 │ │ │ │ - @ instruction: 0x009ed4d4 │ │ │ │ - addseq sp, lr, r4, lsr #9 │ │ │ │ - addseq sp, lr, r4, ror r4 │ │ │ │ - addseq sp, lr, r4, asr #8 │ │ │ │ - addseq sp, lr, r4, lsl r4 │ │ │ │ - addseq sp, lr, r4, ror #7 │ │ │ │ - @ instruction: 0x009ed3b4 │ │ │ │ - addseq sp, lr, r4, lsl #7 │ │ │ │ - addseq sp, lr, r4, asr r3 │ │ │ │ - addseq sp, lr, r4, lsr #6 │ │ │ │ - @ instruction: 0x009ed2f4 │ │ │ │ - addseq sp, lr, r4, asr #5 │ │ │ │ - umullseq sp, lr, r4, r2 │ │ │ │ - addseq sp, lr, r4, ror #4 │ │ │ │ - addseq sp, lr, r4, lsr r2 │ │ │ │ - addseq sp, lr, r4, lsl #4 │ │ │ │ - @ instruction: 0x009ed1d4 │ │ │ │ - addseq sp, lr, r4, lsr #3 │ │ │ │ - addseq sp, lr, r4, ror r1 │ │ │ │ - addseq sp, lr, r4, asr #2 │ │ │ │ - addseq sp, lr, r4, lsl r1 │ │ │ │ - addseq sp, lr, r4, ror #1 │ │ │ │ - ldrheq sp, [lr], r4 │ │ │ │ - addseq sp, lr, r4, lsl #1 │ │ │ │ - addseq sp, lr, r4, asr r0 │ │ │ │ - addseq sp, lr, r4, lsr #32 │ │ │ │ - @ instruction: 0x009ecff4 │ │ │ │ - addseq ip, lr, r4, asr #31 │ │ │ │ - umullseq ip, lr, r4, pc @ │ │ │ │ - addseq ip, lr, r4, ror #30 │ │ │ │ - addseq ip, lr, r4, lsr pc │ │ │ │ - addseq ip, lr, r4, lsl #30 │ │ │ │ - @ instruction: 0x009eced4 │ │ │ │ - addseq ip, lr, r4, lsr #29 │ │ │ │ - addseq ip, lr, r4, ror lr │ │ │ │ - addseq ip, lr, r4, asr #28 │ │ │ │ - addseq ip, lr, r4, lsl lr │ │ │ │ - addseq ip, lr, r4, ror #27 │ │ │ │ - @ instruction: 0x009ecdb4 │ │ │ │ - addseq ip, lr, r4, lsl #27 │ │ │ │ - addseq ip, lr, r4, asr sp │ │ │ │ - addseq ip, lr, r4, lsr #26 │ │ │ │ - @ instruction: 0x009eccf4 │ │ │ │ - addseq ip, lr, r4, asr #25 │ │ │ │ - umullseq ip, lr, r4, ip │ │ │ │ - addseq ip, lr, r4, ror #24 │ │ │ │ - addseq ip, lr, r4, lsr ip │ │ │ │ - addseq ip, lr, r4, lsl #24 │ │ │ │ - @ instruction: 0x009ecbd4 │ │ │ │ - addseq ip, lr, r4, lsr #23 │ │ │ │ - addseq ip, lr, r4, ror fp │ │ │ │ - addseq ip, lr, r4, asr #22 │ │ │ │ - addseq ip, lr, r4, lsl fp │ │ │ │ - addseq ip, lr, r4, ror #21 │ │ │ │ - @ instruction: 0x009ecab4 │ │ │ │ - addseq ip, lr, r4, lsl #21 │ │ │ │ - addseq ip, lr, r4, asr sl │ │ │ │ - addseq ip, lr, r4, lsr #20 │ │ │ │ - @ instruction: 0x009ec9f4 │ │ │ │ - addseq ip, lr, r4, asr #19 │ │ │ │ - umullseq ip, lr, r4, r9 │ │ │ │ - addseq ip, lr, r4, ror #18 │ │ │ │ - addseq ip, lr, r4, lsr r9 │ │ │ │ - addseq ip, lr, r4, lsl #18 │ │ │ │ - @ instruction: 0x009ec8d4 │ │ │ │ - addseq ip, lr, r4, lsr #17 │ │ │ │ - addseq ip, lr, r4, ror r8 │ │ │ │ - addseq ip, lr, r4, asr #16 │ │ │ │ - addseq ip, lr, r4, lsl r8 │ │ │ │ - addseq ip, lr, r4, ror #15 │ │ │ │ - @ instruction: 0x009ec7b4 │ │ │ │ - addseq ip, lr, r4, lsl #15 │ │ │ │ - addseq ip, lr, r4, asr r7 │ │ │ │ - addseq ip, lr, r4, lsr #14 │ │ │ │ - @ instruction: 0x009ec6f4 │ │ │ │ - addseq ip, lr, r4, asr #13 │ │ │ │ - umullseq ip, lr, r4, r6 │ │ │ │ - addseq ip, lr, r4, ror #12 │ │ │ │ - addseq ip, lr, r4, lsr r6 │ │ │ │ - addseq ip, lr, r4, lsl #12 │ │ │ │ - @ instruction: 0x009ec5d4 │ │ │ │ - addseq ip, lr, r4, lsr #11 │ │ │ │ - addseq ip, lr, r4, ror r5 │ │ │ │ - addseq ip, lr, r4, asr #10 │ │ │ │ - addseq ip, lr, r4, lsl r5 │ │ │ │ - addseq ip, lr, r4, ror #9 │ │ │ │ - @ instruction: 0x009ec4b4 │ │ │ │ - addseq ip, lr, r4, lsl #9 │ │ │ │ - addseq ip, lr, r4, asr r4 │ │ │ │ - addseq ip, lr, r4, lsr #8 │ │ │ │ - @ instruction: 0x009ec3f4 │ │ │ │ - addseq ip, lr, r4, asr #7 │ │ │ │ - umullseq ip, lr, r4, r3 │ │ │ │ - addseq ip, lr, r4, ror #6 │ │ │ │ - addseq ip, lr, r4, lsr r3 │ │ │ │ - addseq ip, lr, r4, lsl #6 │ │ │ │ - @ instruction: 0x009ec2d4 │ │ │ │ - addseq ip, lr, r4, lsr #5 │ │ │ │ - addseq ip, lr, r4, ror r2 │ │ │ │ - addseq ip, lr, r4, asr #4 │ │ │ │ - addseq ip, lr, r4, lsl r2 │ │ │ │ - addseq ip, lr, r4, ror #3 │ │ │ │ - @ instruction: 0x009ec1b4 │ │ │ │ - addseq ip, lr, r4, lsl #3 │ │ │ │ - addseq ip, lr, r4, asr r1 │ │ │ │ - addseq ip, lr, r4, lsr #2 │ │ │ │ - ldrsheq ip, [lr], r4 │ │ │ │ - addseq ip, lr, r4, asr #1 │ │ │ │ - umullseq ip, lr, r4, r0 │ │ │ │ - addseq ip, lr, r4, rrx │ │ │ │ - addseq ip, lr, r4, lsr r0 │ │ │ │ - addseq ip, lr, r4 │ │ │ │ - @ instruction: 0x009ebfd4 │ │ │ │ - addseq fp, lr, r4, lsr #31 │ │ │ │ - addseq fp, lr, r4, ror pc │ │ │ │ - addseq fp, lr, r4, asr #30 │ │ │ │ - addseq fp, lr, r4, lsl pc │ │ │ │ - addseq fp, lr, r4, ror #29 │ │ │ │ - @ instruction: 0x009ebeb4 │ │ │ │ - addseq fp, lr, r4, lsl #29 │ │ │ │ - addseq fp, lr, r4, asr lr │ │ │ │ - addseq fp, lr, r4, lsr #28 │ │ │ │ - @ instruction: 0x009ebdf4 │ │ │ │ - addseq fp, lr, r4, asr #27 │ │ │ │ - umullseq fp, lr, r4, sp │ │ │ │ - addseq fp, lr, r4, ror #26 │ │ │ │ - addseq fp, lr, r4, lsr sp │ │ │ │ - addseq fp, lr, r4, lsl #26 │ │ │ │ - @ instruction: 0x009ebcd4 │ │ │ │ - addseq fp, lr, r4, lsr #25 │ │ │ │ - addseq fp, lr, r4, ror ip │ │ │ │ - addseq fp, lr, r4, asr #24 │ │ │ │ - addseq fp, lr, r4, lsl ip │ │ │ │ - addseq fp, lr, r4, ror #23 │ │ │ │ - @ instruction: 0x009ebbb4 │ │ │ │ - addseq fp, lr, r4, lsl #23 │ │ │ │ - addseq fp, lr, r4, asr fp │ │ │ │ - addseq fp, lr, r4, lsr #22 │ │ │ │ - @ instruction: 0x009ebaf4 │ │ │ │ - addseq fp, lr, r0, asr #21 │ │ │ │ - addseq fp, lr, ip, lsl #21 │ │ │ │ - addseq fp, lr, ip, asr #20 │ │ │ │ - addseq fp, lr, ip, lsl #20 │ │ │ │ - addseq fp, lr, ip, asr #19 │ │ │ │ - addseq fp, lr, ip, lsl #19 │ │ │ │ - addseq fp, lr, ip, asr #18 │ │ │ │ - addseq fp, lr, ip, lsl #18 │ │ │ │ - addseq fp, lr, ip, asr #17 │ │ │ │ - addseq fp, lr, ip, lsl #17 │ │ │ │ - addseq fp, lr, ip, asr #16 │ │ │ │ - addseq fp, lr, ip, lsl #16 │ │ │ │ - addseq fp, lr, ip, asr #15 │ │ │ │ - addseq fp, lr, ip, lsl #15 │ │ │ │ - addseq fp, lr, ip, asr #14 │ │ │ │ - addseq fp, lr, ip, lsl #14 │ │ │ │ - addseq fp, lr, ip, asr #13 │ │ │ │ - addseq fp, lr, ip, lsl #13 │ │ │ │ - addseq fp, lr, ip, asr #12 │ │ │ │ - addseq fp, lr, r0, lsl r6 │ │ │ │ - @ instruction: 0x009eb5d4 │ │ │ │ - umullseq fp, lr, r8, r5 │ │ │ │ - addseq fp, lr, ip, asr r5 │ │ │ │ - addseq fp, lr, r0, lsr #10 │ │ │ │ - addseq fp, lr, r4, ror #9 │ │ │ │ - addseq fp, lr, r8, lsr #9 │ │ │ │ - addseq fp, lr, ip, ror #8 │ │ │ │ - addseq fp, lr, r0, lsr r4 │ │ │ │ - @ instruction: 0x009eb3f4 │ │ │ │ - @ instruction: 0x009eb3b8 │ │ │ │ - addseq fp, lr, ip, ror r3 │ │ │ │ - addseq fp, lr, r0, asr #6 │ │ │ │ - addseq fp, lr, r4, lsl #6 │ │ │ │ - addseq fp, lr, r8, asr #5 │ │ │ │ - addseq fp, lr, ip, lsl #5 │ │ │ │ - addseq fp, lr, r8, asr #4 │ │ │ │ - addseq fp, lr, r4, lsl #4 │ │ │ │ - addseq fp, lr, r0, asr #3 │ │ │ │ - addseq fp, lr, ip, ror r1 │ │ │ │ - addseq fp, lr, r8, lsr r1 │ │ │ │ - ldrsheq fp, [lr], r4 │ │ │ │ - ldrheq fp, [lr], r0 │ │ │ │ - addseq fp, lr, ip, rrx │ │ │ │ - addseq fp, lr, r8, asr #32 │ │ │ │ - addseq fp, lr, r0, lsr #32 │ │ │ │ - @ instruction: 0x009eaffc │ │ │ │ - addseq sl, lr, r8, asr #31 │ │ │ │ - ldr r0, [pc, #-828] @ 3a8038 │ │ │ │ + addseq r1, pc, r8, asr #15 │ │ │ │ + addseq pc, lr, r4, ror #23 │ │ │ │ + umullseq r1, pc, r4, r7 @ │ │ │ │ + @ instruction: 0x009efbb0 │ │ │ │ + addseq r1, pc, r0, ror #14 │ │ │ │ + addseq pc, lr, ip, ror fp @ │ │ │ │ + addseq r1, pc, ip, lsr #14 │ │ │ │ + addseq pc, lr, r8, asr #22 │ │ │ │ + @ instruction: 0x009f16f8 │ │ │ │ + addseq pc, lr, r4, lsl fp @ │ │ │ │ + addseq r1, pc, r4, asr #13 │ │ │ │ + addseq pc, lr, r0, ror #21 │ │ │ │ + umullseq r1, pc, r0, r6 @ │ │ │ │ + addseq pc, lr, ip, lsr #21 │ │ │ │ + addseq r1, pc, ip, asr r6 @ │ │ │ │ + addseq pc, lr, r8, ror sl @ │ │ │ │ + addseq r1, pc, r8, lsr #12 │ │ │ │ + addseq pc, lr, r4, asr #20 │ │ │ │ + @ instruction: 0x009f15f4 │ │ │ │ + addseq pc, lr, r0, lsl sl @ │ │ │ │ + addseq r1, pc, r0, asr #11 │ │ │ │ + @ instruction: 0x009ef9dc │ │ │ │ + addseq r1, pc, ip, lsl #11 │ │ │ │ + addseq pc, lr, r8, lsr #19 │ │ │ │ + addseq r1, pc, r8, asr r5 @ │ │ │ │ + addseq pc, lr, r4, ror r9 @ │ │ │ │ + addseq r1, pc, r4, lsr #10 │ │ │ │ + addseq pc, lr, r0, asr #18 │ │ │ │ + @ instruction: 0x009f14f0 │ │ │ │ + addseq pc, lr, ip, lsl #18 │ │ │ │ + @ instruction: 0x009f14bc │ │ │ │ + @ instruction: 0x009ef8d8 │ │ │ │ + addseq r1, pc, r8, lsl #9 │ │ │ │ + addseq pc, lr, r4, lsr #17 │ │ │ │ + addseq r1, pc, r4, asr r4 @ │ │ │ │ + addseq pc, lr, r0, ror r8 @ │ │ │ │ + addseq r1, pc, r0, lsr #8 │ │ │ │ + addseq pc, lr, ip, lsr r8 @ │ │ │ │ + addseq r1, pc, ip, ror #7 │ │ │ │ + addseq pc, lr, r8, lsl #16 │ │ │ │ + @ instruction: 0x009f13b8 │ │ │ │ + @ instruction: 0x009ef7d4 │ │ │ │ + addseq r1, pc, r4, lsl #7 │ │ │ │ + addseq pc, lr, r0, lsr #15 │ │ │ │ + addseq r1, pc, r0, asr r3 @ │ │ │ │ + addseq pc, lr, ip, ror #14 │ │ │ │ + addseq r1, pc, ip, lsl r3 @ │ │ │ │ + addseq pc, lr, r8, lsr r7 @ │ │ │ │ + addseq r1, pc, r8, ror #5 │ │ │ │ + addseq pc, lr, r4, lsl #14 │ │ │ │ + @ instruction: 0x009f12b4 │ │ │ │ + @ instruction: 0x009ef6d0 │ │ │ │ + addseq r1, pc, r0, lsl #5 │ │ │ │ + umullseq pc, lr, ip, r6 @ │ │ │ │ + addseq r1, pc, ip, asr #4 │ │ │ │ + addseq pc, lr, r8, ror #12 │ │ │ │ + addseq r1, pc, r8, lsl r2 @ │ │ │ │ + addseq pc, lr, r4, lsr r6 @ │ │ │ │ + addseq r1, pc, r4, ror #3 │ │ │ │ + addseq pc, lr, r0, lsl #12 │ │ │ │ + @ instruction: 0x009f11b0 │ │ │ │ + addseq pc, lr, ip, asr #11 │ │ │ │ + addseq r1, pc, ip, ror r1 @ │ │ │ │ + umullseq pc, lr, r8, r5 @ │ │ │ │ + addseq r1, pc, r8, asr #2 │ │ │ │ + addseq pc, lr, r4, ror #10 │ │ │ │ + addseq r1, pc, r4, lsl r1 @ │ │ │ │ + addseq pc, lr, r0, lsr r5 @ │ │ │ │ + addseq r1, pc, r0, ror #1 │ │ │ │ + @ instruction: 0x009ef4fc │ │ │ │ + addseq r1, pc, ip, lsr #1 │ │ │ │ + addseq pc, lr, r8, asr #9 │ │ │ │ + addseq r1, pc, r8, ror r0 @ │ │ │ │ + umullseq pc, lr, r4, r4 @ │ │ │ │ + addseq r1, pc, r4, asr #32 │ │ │ │ + addseq pc, lr, r0, ror #8 │ │ │ │ + addseq r1, pc, r0, lsl r0 @ │ │ │ │ + addseq pc, lr, ip, lsr #8 │ │ │ │ + @ instruction: 0x009f0fdc │ │ │ │ + @ instruction: 0x009ef3f8 │ │ │ │ + addseq r0, pc, r8, lsr #31 │ │ │ │ + addseq pc, lr, r4, asr #7 │ │ │ │ + addseq r0, pc, r4, ror pc @ │ │ │ │ + umullseq pc, lr, r0, r3 @ │ │ │ │ + addseq r0, pc, r0, asr #30 │ │ │ │ + addseq pc, lr, ip, asr r3 @ │ │ │ │ + addseq r0, pc, r0, lsl pc @ │ │ │ │ + addseq pc, lr, r8, lsr #6 │ │ │ │ + addseq r0, pc, r0, ror #29 │ │ │ │ + @ instruction: 0x009ef2f4 │ │ │ │ + @ instruction: 0x009f0eb0 │ │ │ │ + addseq pc, lr, r0, asr #5 │ │ │ │ + addseq r0, pc, r0, lsl #29 │ │ │ │ + addseq pc, lr, ip, lsl #5 │ │ │ │ + addseq r0, pc, r0, asr lr @ │ │ │ │ + addseq pc, lr, r8, asr r2 @ │ │ │ │ + addseq r0, pc, r0, lsr #28 │ │ │ │ + addseq pc, lr, r4, lsr #4 │ │ │ │ + @ instruction: 0x009f0df0 │ │ │ │ + @ instruction: 0x009ef1f0 │ │ │ │ + addseq r0, pc, r0, asr #27 │ │ │ │ + @ instruction: 0x009ef1bc │ │ │ │ + umullseq r0, pc, r0, sp @ │ │ │ │ + addseq pc, lr, r8, lsl #3 │ │ │ │ + addseq r0, pc, r0, ror #26 │ │ │ │ + addseq pc, lr, r4, asr r1 @ │ │ │ │ + addseq pc, lr, r4, lsr #2 │ │ │ │ + ldrsheq pc, [lr], r4 @ │ │ │ │ + addseq pc, lr, r4, asr #1 │ │ │ │ + umullseq pc, lr, r4, r0 @ │ │ │ │ + addseq pc, lr, r4, rrx │ │ │ │ + addseq pc, lr, r4, lsr r0 @ │ │ │ │ + addseq pc, lr, r4 │ │ │ │ + @ instruction: 0x009eefd4 │ │ │ │ + addseq lr, lr, r4, lsr #31 │ │ │ │ + addseq lr, lr, r4, ror pc │ │ │ │ + addseq lr, lr, r4, asr #30 │ │ │ │ + addseq lr, lr, r4, lsl pc │ │ │ │ + addseq lr, lr, r4, ror #29 │ │ │ │ + @ instruction: 0x009eeeb4 │ │ │ │ + addseq lr, lr, r4, lsl #29 │ │ │ │ + addseq lr, lr, r4, asr lr │ │ │ │ + addseq lr, lr, r4, lsr #28 │ │ │ │ + @ instruction: 0x009eedf4 │ │ │ │ + addseq lr, lr, r4, asr #27 │ │ │ │ + umullseq lr, lr, r4, sp @ │ │ │ │ + addseq lr, lr, r4, ror #26 │ │ │ │ + addseq lr, lr, r4, lsr sp │ │ │ │ + addseq lr, lr, r4, lsl #26 │ │ │ │ + @ instruction: 0x009eecd4 │ │ │ │ + addseq lr, lr, r4, lsr #25 │ │ │ │ + addseq lr, lr, r4, ror ip │ │ │ │ + addseq lr, lr, r4, asr #24 │ │ │ │ + addseq lr, lr, r4, lsl ip │ │ │ │ + addseq lr, lr, r4, ror #23 │ │ │ │ + @ instruction: 0x009eebb4 │ │ │ │ + addseq lr, lr, r4, lsl #23 │ │ │ │ + addseq lr, lr, r4, asr fp │ │ │ │ + addseq lr, lr, r4, lsr #22 │ │ │ │ + @ instruction: 0x009eeaf4 │ │ │ │ + addseq lr, lr, r4, asr #21 │ │ │ │ + umullseq lr, lr, r4, sl @ │ │ │ │ + addseq lr, lr, r4, ror #20 │ │ │ │ + addseq lr, lr, r4, lsr sl │ │ │ │ + addseq lr, lr, r4, lsl #20 │ │ │ │ + @ instruction: 0x009ee9d4 │ │ │ │ + addseq lr, lr, r4, lsr #19 │ │ │ │ + addseq lr, lr, r4, ror r9 │ │ │ │ + addseq lr, lr, r4, asr #18 │ │ │ │ + addseq lr, lr, r4, lsl r9 │ │ │ │ + addseq lr, lr, r4, ror #17 │ │ │ │ + @ instruction: 0x009ee8b4 │ │ │ │ + addseq lr, lr, r4, lsl #17 │ │ │ │ + addseq lr, lr, r4, asr r8 │ │ │ │ + addseq lr, lr, r4, lsr #16 │ │ │ │ + @ instruction: 0x009ee7f4 │ │ │ │ + addseq lr, lr, r4, asr #15 │ │ │ │ + umullseq lr, lr, r4, r7 @ │ │ │ │ + addseq lr, lr, r4, ror #14 │ │ │ │ + addseq lr, lr, r4, lsr r7 │ │ │ │ + addseq lr, lr, r4, lsl #14 │ │ │ │ + @ instruction: 0x009ee6d4 │ │ │ │ + addseq lr, lr, r4, lsr #13 │ │ │ │ + addseq lr, lr, r4, ror r6 │ │ │ │ + addseq lr, lr, r4, asr #12 │ │ │ │ + addseq lr, lr, r4, lsl r6 │ │ │ │ + addseq lr, lr, r4, ror #11 │ │ │ │ + @ instruction: 0x009ee5b4 │ │ │ │ + addseq lr, lr, r4, lsl #11 │ │ │ │ + addseq lr, lr, r4, asr r5 │ │ │ │ + addseq lr, lr, r4, lsr #10 │ │ │ │ + @ instruction: 0x009ee4f4 │ │ │ │ + addseq lr, lr, r4, asr #9 │ │ │ │ + umullseq lr, lr, r4, r4 @ │ │ │ │ + addseq lr, lr, r4, ror #8 │ │ │ │ + addseq lr, lr, r4, lsr r4 │ │ │ │ + addseq lr, lr, r4, lsl #8 │ │ │ │ + @ instruction: 0x009ee3d4 │ │ │ │ + addseq lr, lr, r4, lsr #7 │ │ │ │ + addseq lr, lr, r4, ror r3 │ │ │ │ + addseq lr, lr, r4, asr #6 │ │ │ │ + addseq lr, lr, r4, lsl r3 │ │ │ │ + addseq lr, lr, r4, ror #5 │ │ │ │ + @ instruction: 0x009ee2b4 │ │ │ │ + addseq lr, lr, r4, lsl #5 │ │ │ │ + addseq lr, lr, r4, asr r2 │ │ │ │ + addseq lr, lr, r4, lsr #4 │ │ │ │ + @ instruction: 0x009ee1f4 │ │ │ │ + addseq lr, lr, r4, asr #3 │ │ │ │ + umullseq lr, lr, r4, r1 @ │ │ │ │ + addseq lr, lr, r4, ror #2 │ │ │ │ + addseq lr, lr, r4, lsr r1 │ │ │ │ + addseq lr, lr, r4, lsl #2 │ │ │ │ + ldrsbeq lr, [lr], r4 │ │ │ │ + addseq lr, lr, r4, lsr #1 │ │ │ │ + addseq lr, lr, r4, ror r0 │ │ │ │ + addseq lr, lr, r4, asr #32 │ │ │ │ + addseq lr, lr, r4, lsl r0 │ │ │ │ + addseq sp, lr, r4, ror #31 │ │ │ │ + @ instruction: 0x009edfb4 │ │ │ │ + addseq sp, lr, r4, lsl #31 │ │ │ │ + addseq sp, lr, r4, asr pc │ │ │ │ + addseq sp, lr, r4, lsr #30 │ │ │ │ + @ instruction: 0x009edef4 │ │ │ │ + addseq sp, lr, r0, ror #16 │ │ │ │ + addseq sp, lr, r0, lsr r8 │ │ │ │ + addseq sp, lr, r0, lsl #16 │ │ │ │ + @ instruction: 0x009ed7d0 │ │ │ │ + addseq sp, lr, r0, lsr #15 │ │ │ │ + addseq sp, lr, r0, ror r7 │ │ │ │ + addseq sp, lr, r0, asr #14 │ │ │ │ + addseq sp, lr, r0, lsl r7 │ │ │ │ + addseq sp, lr, r0, ror #13 │ │ │ │ + @ instruction: 0x009ed6b0 │ │ │ │ + addseq sp, lr, r0, lsl #13 │ │ │ │ + addseq sp, lr, r0, asr r6 │ │ │ │ + addseq sp, lr, r0, lsr #12 │ │ │ │ + @ instruction: 0x009ed5f0 │ │ │ │ + addseq sp, lr, r0, asr #11 │ │ │ │ + umullseq sp, lr, r0, r5 │ │ │ │ + addseq sp, lr, r0, ror #10 │ │ │ │ + addseq sp, lr, r0, lsr r5 │ │ │ │ + addseq sp, lr, r0, lsl #10 │ │ │ │ + @ instruction: 0x009ed4d0 │ │ │ │ + addseq sp, lr, r0, lsr #9 │ │ │ │ + addseq sp, lr, r0, ror r4 │ │ │ │ + addseq sp, lr, r0, asr #8 │ │ │ │ + addseq sp, lr, r0, lsl r4 │ │ │ │ + addseq sp, lr, r0, ror #7 │ │ │ │ + @ instruction: 0x009ed3b0 │ │ │ │ + addseq sp, lr, r0, lsl #7 │ │ │ │ + addseq sp, lr, r0, asr r3 │ │ │ │ + addseq sp, lr, r0, lsr #6 │ │ │ │ + @ instruction: 0x009ed2f0 │ │ │ │ + addseq sp, lr, r0, asr #5 │ │ │ │ + umullseq sp, lr, r0, r2 │ │ │ │ + addseq sp, lr, r0, ror #4 │ │ │ │ + addseq sp, lr, r0, lsr r2 │ │ │ │ + addseq sp, lr, r0, lsl #4 │ │ │ │ + @ instruction: 0x009ed1d0 │ │ │ │ + addseq sp, lr, r0, lsr #3 │ │ │ │ + addseq sp, lr, r0, ror r1 │ │ │ │ + addseq sp, lr, r0, asr #2 │ │ │ │ + addseq sp, lr, r0, lsl r1 │ │ │ │ + addseq sp, lr, r0, ror #1 │ │ │ │ + ldrheq sp, [lr], r0 │ │ │ │ + addseq sp, lr, r0, lsl #1 │ │ │ │ + addseq sp, lr, r0, asr r0 │ │ │ │ + addseq sp, lr, r0, lsr #32 │ │ │ │ + @ instruction: 0x009ecff0 │ │ │ │ + addseq ip, lr, r0, asr #31 │ │ │ │ + umullseq ip, lr, r0, pc @ │ │ │ │ + addseq ip, lr, r0, ror #30 │ │ │ │ + addseq ip, lr, r0, lsr pc │ │ │ │ + addseq ip, lr, r0, lsl #30 │ │ │ │ + @ instruction: 0x009eced0 │ │ │ │ + addseq ip, lr, r0, lsr #29 │ │ │ │ + addseq ip, lr, r0, ror lr │ │ │ │ + addseq ip, lr, r0, asr #28 │ │ │ │ + addseq ip, lr, r0, lsl lr │ │ │ │ + addseq ip, lr, r0, ror #27 │ │ │ │ + @ instruction: 0x009ecdb0 │ │ │ │ + addseq ip, lr, r0, lsl #27 │ │ │ │ + addseq ip, lr, r0, asr sp │ │ │ │ + addseq ip, lr, r0, lsr #26 │ │ │ │ + @ instruction: 0x009eccf0 │ │ │ │ + addseq ip, lr, r0, asr #25 │ │ │ │ + umullseq ip, lr, r0, ip │ │ │ │ + addseq ip, lr, r0, ror #24 │ │ │ │ + addseq ip, lr, r0, lsr ip │ │ │ │ + addseq ip, lr, r0, lsl #24 │ │ │ │ + @ instruction: 0x009ecbd0 │ │ │ │ + addseq ip, lr, r0, lsr #23 │ │ │ │ + addseq ip, lr, r0, ror fp │ │ │ │ + addseq ip, lr, r0, asr #22 │ │ │ │ + addseq ip, lr, r0, lsl fp │ │ │ │ + addseq ip, lr, r0, ror #21 │ │ │ │ + @ instruction: 0x009ecab0 │ │ │ │ + addseq ip, lr, r0, lsl #21 │ │ │ │ + addseq ip, lr, r0, asr sl │ │ │ │ + addseq ip, lr, r0, lsr #20 │ │ │ │ + @ instruction: 0x009ec9f0 │ │ │ │ + addseq ip, lr, r0, asr #19 │ │ │ │ + umullseq ip, lr, r0, r9 │ │ │ │ + addseq ip, lr, r0, ror #18 │ │ │ │ + addseq ip, lr, r0, lsr r9 │ │ │ │ + addseq ip, lr, r0, lsl #18 │ │ │ │ + @ instruction: 0x009ec8d0 │ │ │ │ + addseq ip, lr, r0, lsr #17 │ │ │ │ + addseq ip, lr, r0, ror r8 │ │ │ │ + addseq ip, lr, r0, asr #16 │ │ │ │ + addseq ip, lr, r0, lsl r8 │ │ │ │ + addseq ip, lr, r0, ror #15 │ │ │ │ + @ instruction: 0x009ec7b0 │ │ │ │ + addseq ip, lr, r0, lsl #15 │ │ │ │ + addseq ip, lr, r0, asr r7 │ │ │ │ + addseq ip, lr, r0, lsr #14 │ │ │ │ + @ instruction: 0x009ec6f0 │ │ │ │ + addseq ip, lr, r0, asr #13 │ │ │ │ + umullseq ip, lr, r0, r6 │ │ │ │ + addseq ip, lr, r0, ror #12 │ │ │ │ + addseq ip, lr, r0, lsr r6 │ │ │ │ + addseq ip, lr, r0, lsl #12 │ │ │ │ + @ instruction: 0x009ec5d0 │ │ │ │ + addseq ip, lr, r0, lsr #11 │ │ │ │ + addseq ip, lr, r0, ror r5 │ │ │ │ + addseq ip, lr, r0, asr #10 │ │ │ │ + addseq ip, lr, r0, lsl r5 │ │ │ │ + addseq ip, lr, r0, ror #9 │ │ │ │ + @ instruction: 0x009ec4b0 │ │ │ │ + addseq ip, lr, r0, lsl #9 │ │ │ │ + addseq ip, lr, r0, asr r4 │ │ │ │ + addseq ip, lr, r0, lsr #8 │ │ │ │ + @ instruction: 0x009ec3f0 │ │ │ │ + addseq ip, lr, r0, asr #7 │ │ │ │ + umullseq ip, lr, r0, r3 │ │ │ │ + addseq ip, lr, r0, ror #6 │ │ │ │ + addseq ip, lr, r0, lsr r3 │ │ │ │ + addseq ip, lr, r0, lsl #6 │ │ │ │ + @ instruction: 0x009ec2d0 │ │ │ │ + addseq ip, lr, r0, lsr #5 │ │ │ │ + addseq ip, lr, r0, ror r2 │ │ │ │ + addseq ip, lr, r0, asr #4 │ │ │ │ + addseq ip, lr, r0, lsl r2 │ │ │ │ + addseq ip, lr, r0, ror #3 │ │ │ │ + @ instruction: 0x009ec1b0 │ │ │ │ + addseq ip, lr, r0, lsl #3 │ │ │ │ + addseq ip, lr, r0, asr r1 │ │ │ │ + addseq ip, lr, r0, lsr #2 │ │ │ │ + ldrsheq ip, [lr], r0 │ │ │ │ + addseq ip, lr, r0, asr #1 │ │ │ │ + umullseq ip, lr, r0, r0 │ │ │ │ + addseq ip, lr, r0, rrx │ │ │ │ + addseq ip, lr, r0, lsr r0 │ │ │ │ + addseq ip, lr, r0 │ │ │ │ + @ instruction: 0x009ebfd0 │ │ │ │ + addseq fp, lr, r0, lsr #31 │ │ │ │ + addseq fp, lr, r0, ror pc │ │ │ │ + addseq fp, lr, r0, asr #30 │ │ │ │ + addseq fp, lr, r0, lsl pc │ │ │ │ + addseq fp, lr, r0, ror #29 │ │ │ │ + @ instruction: 0x009ebeb0 │ │ │ │ + addseq fp, lr, r0, lsl #29 │ │ │ │ + addseq fp, lr, r0, asr lr │ │ │ │ + addseq fp, lr, r0, lsr #28 │ │ │ │ + @ instruction: 0x009ebdf0 │ │ │ │ + addseq fp, lr, r0, asr #27 │ │ │ │ + umullseq fp, lr, r0, sp │ │ │ │ + addseq fp, lr, r0, ror #26 │ │ │ │ + addseq fp, lr, r0, lsr sp │ │ │ │ + addseq fp, lr, r0, lsl #26 │ │ │ │ + @ instruction: 0x009ebcd0 │ │ │ │ + addseq fp, lr, r0, lsr #25 │ │ │ │ + addseq fp, lr, r0, ror ip │ │ │ │ + addseq fp, lr, r0, asr #24 │ │ │ │ + addseq fp, lr, r0, lsl ip │ │ │ │ + addseq fp, lr, r0, ror #23 │ │ │ │ + @ instruction: 0x009ebbb0 │ │ │ │ + addseq fp, lr, r0, lsl #23 │ │ │ │ + addseq fp, lr, r0, asr fp │ │ │ │ + addseq fp, lr, r0, lsr #22 │ │ │ │ + @ instruction: 0x009ebaf0 │ │ │ │ + @ instruction: 0x009ebabc │ │ │ │ + addseq fp, lr, r8, lsl #21 │ │ │ │ + addseq fp, lr, r8, asr #20 │ │ │ │ + addseq fp, lr, r8, lsl #20 │ │ │ │ + addseq fp, lr, r8, asr #19 │ │ │ │ + addseq fp, lr, r8, lsl #19 │ │ │ │ + addseq fp, lr, r8, asr #18 │ │ │ │ + addseq fp, lr, r8, lsl #18 │ │ │ │ + addseq fp, lr, r8, asr #17 │ │ │ │ + addseq fp, lr, r8, lsl #17 │ │ │ │ + addseq fp, lr, r8, asr #16 │ │ │ │ + addseq fp, lr, r8, lsl #16 │ │ │ │ + addseq fp, lr, r8, asr #15 │ │ │ │ + addseq fp, lr, r8, lsl #15 │ │ │ │ + addseq fp, lr, r8, asr #14 │ │ │ │ + addseq fp, lr, r8, lsl #14 │ │ │ │ + addseq fp, lr, r8, asr #13 │ │ │ │ + addseq fp, lr, r8, lsl #13 │ │ │ │ + addseq fp, lr, r8, asr #12 │ │ │ │ + addseq fp, lr, ip, lsl #12 │ │ │ │ + @ instruction: 0x009eb5d0 │ │ │ │ + umullseq fp, lr, r4, r5 │ │ │ │ + addseq fp, lr, r8, asr r5 │ │ │ │ + addseq fp, lr, ip, lsl r5 │ │ │ │ + addseq fp, lr, r0, ror #9 │ │ │ │ + addseq fp, lr, r4, lsr #9 │ │ │ │ + addseq fp, lr, r8, ror #8 │ │ │ │ + addseq fp, lr, ip, lsr #8 │ │ │ │ + @ instruction: 0x009eb3f0 │ │ │ │ + @ instruction: 0x009eb3b4 │ │ │ │ + addseq fp, lr, r8, ror r3 │ │ │ │ + addseq fp, lr, ip, lsr r3 │ │ │ │ + addseq fp, lr, r0, lsl #6 │ │ │ │ + addseq fp, lr, r4, asr #5 │ │ │ │ + addseq fp, lr, r8, lsl #5 │ │ │ │ + addseq fp, lr, r4, asr #4 │ │ │ │ + addseq fp, lr, r0, lsl #4 │ │ │ │ + @ instruction: 0x009eb1bc │ │ │ │ + addseq fp, lr, r8, ror r1 │ │ │ │ + addseq fp, lr, r4, lsr r1 │ │ │ │ + ldrsheq fp, [lr], r0 │ │ │ │ + addseq fp, lr, ip, lsr #1 │ │ │ │ + addseq fp, lr, r8, rrx │ │ │ │ + addseq fp, lr, r4, asr #32 │ │ │ │ + addseq fp, lr, ip, lsl r0 │ │ │ │ + @ instruction: 0x009eaff8 │ │ │ │ + addseq sl, lr, r4, asr #31 │ │ │ │ + ldr r0, [pc, #-828] @ 3a805c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3a803c │ │ │ │ + ldr r0, [pc, #-836] @ 3a8060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3a8040 │ │ │ │ + ldr r0, [pc, #-844] @ 3a8064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3a8044 │ │ │ │ + ldr r0, [pc, #-852] @ 3a8068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3a8048 │ │ │ │ + ldr r0, [pc, #-860] @ 3a806c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 3a804c │ │ │ │ + ldr r0, [pc, #-868] @ 3a8070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 3a8050 │ │ │ │ + ldr r0, [pc, #-876] @ 3a8074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3a8054 │ │ │ │ + ldr r0, [pc, #-884] @ 3a8078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3a8058 │ │ │ │ + ldr r0, [pc, #-892] @ 3a807c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 3a805c │ │ │ │ + ldr r0, [pc, #-900] @ 3a8080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 3a8060 │ │ │ │ + ldr r0, [pc, #-908] @ 3a8084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 3a8064 │ │ │ │ + ldr r0, [pc, #-916] @ 3a8088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3a8068 │ │ │ │ + ldr r0, [pc, #-924] @ 3a808c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3a806c │ │ │ │ + ldr r0, [pc, #-932] @ 3a8090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3a8070 │ │ │ │ + ldr r0, [pc, #-940] @ 3a8094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3a8074 │ │ │ │ + ldr r0, [pc, #-948] @ 3a8098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3a8078 │ │ │ │ + ldr r0, [pc, #-956] @ 3a809c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3a807c │ │ │ │ + ldr r0, [pc, #-964] @ 3a80a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3a8080 │ │ │ │ + ldr r0, [pc, #-972] @ 3a80a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3a8084 │ │ │ │ + ldr r0, [pc, #-980] @ 3a80a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3a8088 │ │ │ │ + ldr r0, [pc, #-988] @ 3a80ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3a808c │ │ │ │ + ldr r0, [pc, #-996] @ 3a80b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3a8090 │ │ │ │ + ldr r0, [pc, #-1004] @ 3a80b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3a8094 │ │ │ │ + ldr r0, [pc, #-1012] @ 3a80b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3a8098 │ │ │ │ + ldr r0, [pc, #-1020] @ 3a80bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 3a809c │ │ │ │ + ldr r0, [pc, #-1028] @ 3a80c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 3a80a0 │ │ │ │ + ldr r0, [pc, #-1036] @ 3a80c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 3a80a4 │ │ │ │ + ldr r0, [pc, #-1044] @ 3a80c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 3a80a8 │ │ │ │ + ldr r0, [pc, #-1052] @ 3a80cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 3a80ac │ │ │ │ + ldr r0, [pc, #-1060] @ 3a80d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 3a80b0 │ │ │ │ + ldr r0, [pc, #-1068] @ 3a80d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 3a80b4 │ │ │ │ + ldr r0, [pc, #-1076] @ 3a80d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 3a80b8 │ │ │ │ + ldr r0, [pc, #-1084] @ 3a80dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 3a80bc │ │ │ │ + ldr r0, [pc, #-1092] @ 3a80e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 3a80c0 │ │ │ │ + ldr r0, [pc, #-1100] @ 3a80e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 3a80c4 │ │ │ │ + ldr r0, [pc, #-1108] @ 3a80e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 3a80c8 │ │ │ │ + ldr r0, [pc, #-1116] @ 3a80ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 3a80cc │ │ │ │ + ldr r0, [pc, #-1124] @ 3a80f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 3a80d0 │ │ │ │ + ldr r0, [pc, #-1132] @ 3a80f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 3a80d4 │ │ │ │ + ldr r0, [pc, #-1140] @ 3a80f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 3a80d8 │ │ │ │ + ldr r0, [pc, #-1148] @ 3a80fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 3a80dc │ │ │ │ + ldr r0, [pc, #-1156] @ 3a8100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 3a80e0 │ │ │ │ + ldr r0, [pc, #-1164] @ 3a8104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 3a80e4 │ │ │ │ + ldr r0, [pc, #-1172] @ 3a8108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 3a80e8 │ │ │ │ + ldr r0, [pc, #-1180] @ 3a810c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 3a80ec │ │ │ │ + ldr r0, [pc, #-1188] @ 3a8110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 3a80f0 │ │ │ │ + ldr r0, [pc, #-1196] @ 3a8114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 3a80f4 │ │ │ │ + ldr r0, [pc, #-1204] @ 3a8118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 3a80f8 │ │ │ │ + ldr r0, [pc, #-1212] @ 3a811c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 3a80fc │ │ │ │ + ldr r0, [pc, #-1220] @ 3a8120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 3a8100 │ │ │ │ + ldr r0, [pc, #-1228] @ 3a8124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 3a8104 │ │ │ │ + ldr r0, [pc, #-1236] @ 3a8128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 3a8108 │ │ │ │ + ldr r0, [pc, #-1244] @ 3a812c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 3a810c │ │ │ │ + ldr r0, [pc, #-1252] @ 3a8130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 3a8110 │ │ │ │ + ldr r0, [pc, #-1260] @ 3a8134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 3a8114 │ │ │ │ + ldr r0, [pc, #-1268] @ 3a8138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 3a8118 │ │ │ │ + ldr r0, [pc, #-1276] @ 3a813c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 3a811c │ │ │ │ + ldr r0, [pc, #-1284] @ 3a8140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 3a8120 │ │ │ │ + ldr r0, [pc, #-1292] @ 3a8144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 3a8124 │ │ │ │ + ldr r0, [pc, #-1300] @ 3a8148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 3a8128 │ │ │ │ + ldr r0, [pc, #-1308] @ 3a814c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 3a812c │ │ │ │ + ldr r0, [pc, #-1316] @ 3a8150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 3a8130 │ │ │ │ + ldr r0, [pc, #-1324] @ 3a8154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 3a8134 │ │ │ │ + ldr r0, [pc, #-1332] @ 3a8158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 3a8138 │ │ │ │ + ldr r0, [pc, #-1340] @ 3a815c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3a813c │ │ │ │ + ldr r0, [pc, #-1348] @ 3a8160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3a8140 │ │ │ │ + ldr r0, [pc, #-1356] @ 3a8164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3a8144 │ │ │ │ + ldr r0, [pc, #-1364] @ 3a8168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3a8148 │ │ │ │ + ldr r0, [pc, #-1372] @ 3a816c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 3a814c │ │ │ │ + ldr r0, [pc, #-1380] @ 3a8170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 3a8150 │ │ │ │ + ldr r0, [pc, #-1388] @ 3a8174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3a8154 │ │ │ │ + ldr r0, [pc, #-1396] @ 3a8178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3a8158 │ │ │ │ + ldr r0, [pc, #-1404] @ 3a817c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 3a815c │ │ │ │ + ldr r0, [pc, #-1412] @ 3a8180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 3a8160 │ │ │ │ + ldr r0, [pc, #-1420] @ 3a8184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 3a8164 │ │ │ │ + ldr r0, [pc, #-1428] @ 3a8188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3a8168 │ │ │ │ + ldr r0, [pc, #-1436] @ 3a818c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3a816c │ │ │ │ + ldr r0, [pc, #-1444] @ 3a8190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3a8170 │ │ │ │ + ldr r0, [pc, #-1452] @ 3a8194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3a8174 │ │ │ │ + ldr r0, [pc, #-1460] @ 3a8198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3a8178 │ │ │ │ + ldr r0, [pc, #-1468] @ 3a819c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3a817c │ │ │ │ + ldr r0, [pc, #-1476] @ 3a81a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3a8180 │ │ │ │ + ldr r0, [pc, #-1484] @ 3a81a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3a8184 │ │ │ │ + ldr r0, [pc, #-1492] @ 3a81a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3a8188 │ │ │ │ + ldr r0, [pc, #-1500] @ 3a81ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3a818c │ │ │ │ + ldr r0, [pc, #-1508] @ 3a81b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3a8190 │ │ │ │ + ldr r0, [pc, #-1516] @ 3a81b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3a8194 │ │ │ │ + ldr r0, [pc, #-1524] @ 3a81b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3a8198 │ │ │ │ + ldr r0, [pc, #-1532] @ 3a81bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3a819c │ │ │ │ + ldr r0, [pc, #-1540] @ 3a81c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3a81a0 │ │ │ │ + ldr r0, [pc, #-1548] @ 3a81c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3a81a4 │ │ │ │ + ldr r0, [pc, #-1556] @ 3a81c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3a81a8 │ │ │ │ + ldr r0, [pc, #-1564] @ 3a81cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3a81ac │ │ │ │ + ldr r0, [pc, #-1572] @ 3a81d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3a81b0 │ │ │ │ + ldr r0, [pc, #-1580] @ 3a81d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 3a81b4 │ │ │ │ + ldr r0, [pc, #-1588] @ 3a81d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 3a81b8 │ │ │ │ + ldr r0, [pc, #-1596] @ 3a81dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 3a81bc │ │ │ │ + ldr r0, [pc, #-1604] @ 3a81e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 3a81c0 │ │ │ │ + ldr r0, [pc, #-1612] @ 3a81e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3a81c4 │ │ │ │ + ldr r0, [pc, #-1620] @ 3a81e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3a81c8 │ │ │ │ + ldr r0, [pc, #-1628] @ 3a81ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3a81cc │ │ │ │ + ldr r0, [pc, #-1636] @ 3a81f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3a81d0 │ │ │ │ + ldr r0, [pc, #-1644] @ 3a81f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3a81d4 │ │ │ │ + ldr r0, [pc, #-1652] @ 3a81f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3a81d8 │ │ │ │ + ldr r0, [pc, #-1660] @ 3a81fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3a81dc │ │ │ │ + ldr r0, [pc, #-1668] @ 3a8200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 3a81e0 │ │ │ │ + ldr r0, [pc, #-1676] @ 3a8204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 3a81e4 │ │ │ │ + ldr r0, [pc, #-1684] @ 3a8208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 3a81e8 │ │ │ │ + ldr r0, [pc, #-1692] @ 3a820c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 3a81ec │ │ │ │ + ldr r0, [pc, #-1700] @ 3a8210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 3a81f0 │ │ │ │ + ldr r0, [pc, #-1708] @ 3a8214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 3a81f4 │ │ │ │ + ldr r0, [pc, #-1716] @ 3a8218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 3a81f8 │ │ │ │ + ldr r0, [pc, #-1724] @ 3a821c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 3a81fc │ │ │ │ + ldr r0, [pc, #-1732] @ 3a8220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 3a8200 │ │ │ │ + ldr r0, [pc, #-1740] @ 3a8224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 3a8204 │ │ │ │ + ldr r0, [pc, #-1748] @ 3a8228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 3a8208 │ │ │ │ + ldr r0, [pc, #-1756] @ 3a822c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 3a820c │ │ │ │ + ldr r0, [pc, #-1764] @ 3a8230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 3a8210 │ │ │ │ + ldr r0, [pc, #-1772] @ 3a8234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 3a8214 │ │ │ │ + ldr r0, [pc, #-1780] @ 3a8238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 3a8218 │ │ │ │ + ldr r0, [pc, #-1788] @ 3a823c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 3a821c │ │ │ │ + ldr r0, [pc, #-1796] @ 3a8240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 3a8220 │ │ │ │ + ldr r0, [pc, #-1804] @ 3a8244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 3a8224 │ │ │ │ + ldr r0, [pc, #-1812] @ 3a8248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 3a8228 │ │ │ │ + ldr r0, [pc, #-1820] @ 3a824c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 3a822c │ │ │ │ + ldr r0, [pc, #-1828] @ 3a8250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 3a8230 │ │ │ │ + ldr r0, [pc, #-1836] @ 3a8254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 3a8234 │ │ │ │ + ldr r0, [pc, #-1844] @ 3a8258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 3a8238 │ │ │ │ + ldr r0, [pc, #-1852] @ 3a825c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3a823c │ │ │ │ + ldr r0, [pc, #-1860] @ 3a8260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3a8240 │ │ │ │ + ldr r0, [pc, #-1868] @ 3a8264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3a8244 │ │ │ │ + ldr r0, [pc, #-1876] @ 3a8268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3a8248 │ │ │ │ + ldr r0, [pc, #-1884] @ 3a826c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 3a824c │ │ │ │ + ldr r0, [pc, #-1892] @ 3a8270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 3a8250 │ │ │ │ + ldr r0, [pc, #-1900] @ 3a8274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3a8254 │ │ │ │ + ldr r0, [pc, #-1908] @ 3a8278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3a8258 │ │ │ │ + ldr r0, [pc, #-1916] @ 3a827c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 3a825c │ │ │ │ + ldr r0, [pc, #-1924] @ 3a8280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 3a8260 │ │ │ │ + ldr r0, [pc, #-1932] @ 3a8284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 3a8264 │ │ │ │ + ldr r0, [pc, #-1940] @ 3a8288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3a8268 │ │ │ │ + ldr r0, [pc, #-1948] @ 3a828c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3a826c │ │ │ │ + ldr r0, [pc, #-1956] @ 3a8290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3a8270 │ │ │ │ + ldr r0, [pc, #-1964] @ 3a8294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3a8274 │ │ │ │ + ldr r0, [pc, #-1972] @ 3a8298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3a8278 │ │ │ │ + ldr r0, [pc, #-1980] @ 3a829c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3a827c │ │ │ │ + ldr r0, [pc, #-1988] @ 3a82a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3a8280 │ │ │ │ + ldr r0, [pc, #-1996] @ 3a82a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3a8284 │ │ │ │ + ldr r0, [pc, #-2004] @ 3a82a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3a8288 │ │ │ │ + ldr r0, [pc, #-2012] @ 3a82ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3a828c │ │ │ │ + ldr r0, [pc, #-2020] @ 3a82b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3a8290 │ │ │ │ + ldr r0, [pc, #-2028] @ 3a82b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3a8294 │ │ │ │ + ldr r0, [pc, #-2036] @ 3a82b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3a8298 │ │ │ │ + ldr r0, [pc, #-2044] @ 3a82bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3a829c │ │ │ │ + ldr r0, [pc, #-2052] @ 3a82c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3a82a0 │ │ │ │ + ldr r0, [pc, #-2060] @ 3a82c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3a82a4 │ │ │ │ + ldr r0, [pc, #-2068] @ 3a82c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3a82a8 │ │ │ │ + ldr r0, [pc, #-2076] @ 3a82cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3a82ac │ │ │ │ + ldr r0, [pc, #-2084] @ 3a82d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3a82b0 │ │ │ │ + ldr r0, [pc, #-2092] @ 3a82d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3a82b4 │ │ │ │ + ldr r0, [pc, #-2100] @ 3a82d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3a82b8 │ │ │ │ + ldr r0, [pc, #-2108] @ 3a82dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3a82bc │ │ │ │ + ldr r0, [pc, #-2116] @ 3a82e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3a82c0 │ │ │ │ + ldr r0, [pc, #-2124] @ 3a82e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3a82c4 │ │ │ │ + ldr r0, [pc, #-2132] @ 3a82e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 3a82c8 │ │ │ │ + ldr r0, [pc, #-2140] @ 3a82ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 3a82cc │ │ │ │ + ldr r0, [pc, #-2148] @ 3a82f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 3a82d0 │ │ │ │ + ldr r0, [pc, #-2156] @ 3a82f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 3a82d4 │ │ │ │ + ldr r0, [pc, #-2164] @ 3a82f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 3a82d8 │ │ │ │ + ldr r0, [pc, #-2172] @ 3a82fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 3a82dc │ │ │ │ + ldr r0, [pc, #-2180] @ 3a8300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 3a82e0 │ │ │ │ + ldr r0, [pc, #-2188] @ 3a8304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 3a82e4 │ │ │ │ + ldr r0, [pc, #-2196] @ 3a8308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 3a82e8 │ │ │ │ + ldr r0, [pc, #-2204] @ 3a830c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 3a82ec │ │ │ │ + ldr r0, [pc, #-2212] @ 3a8310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 3a82f0 │ │ │ │ + ldr r0, [pc, #-2220] @ 3a8314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 3a82f4 │ │ │ │ + ldr r0, [pc, #-2228] @ 3a8318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 3a82f8 │ │ │ │ + ldr r0, [pc, #-2236] @ 3a831c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 3a82fc │ │ │ │ + ldr r0, [pc, #-2244] @ 3a8320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 3a8300 │ │ │ │ + ldr r0, [pc, #-2252] @ 3a8324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 3a8304 │ │ │ │ + ldr r0, [pc, #-2260] @ 3a8328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 3a8308 │ │ │ │ + ldr r0, [pc, #-2268] @ 3a832c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 3a830c │ │ │ │ + ldr r0, [pc, #-2276] @ 3a8330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 3a8310 │ │ │ │ + ldr r0, [pc, #-2284] @ 3a8334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 3a8314 │ │ │ │ + ldr r0, [pc, #-2292] @ 3a8338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 3a8318 │ │ │ │ + ldr r0, [pc, #-2300] @ 3a833c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 3a831c │ │ │ │ + ldr r0, [pc, #-2308] @ 3a8340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 3a8320 │ │ │ │ + ldr r0, [pc, #-2316] @ 3a8344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 3a8324 │ │ │ │ + ldr r0, [pc, #-2324] @ 3a8348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 3a8328 │ │ │ │ + ldr r0, [pc, #-2332] @ 3a834c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 3a832c │ │ │ │ + ldr r0, [pc, #-2340] @ 3a8350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 3a8330 │ │ │ │ + ldr r0, [pc, #-2348] @ 3a8354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 3a8334 │ │ │ │ + ldr r0, [pc, #-2356] @ 3a8358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 3a8338 │ │ │ │ + ldr r0, [pc, #-2364] @ 3a835c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 3a833c │ │ │ │ + ldr r0, [pc, #-2372] @ 3a8360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 3a8340 │ │ │ │ + ldr r0, [pc, #-2380] @ 3a8364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 3a8344 │ │ │ │ + ldr r0, [pc, #-2388] @ 3a8368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 3a8348 │ │ │ │ + ldr r0, [pc, #-2396] @ 3a836c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 3a834c │ │ │ │ + ldr r0, [pc, #-2404] @ 3a8370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 3a8350 │ │ │ │ + ldr r0, [pc, #-2412] @ 3a8374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 3a8354 │ │ │ │ + ldr r0, [pc, #-2420] @ 3a8378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 3a8358 │ │ │ │ + ldr r0, [pc, #-2428] @ 3a837c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3a835c │ │ │ │ + ldr r0, [pc, #-2436] @ 3a8380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3a8360 │ │ │ │ + ldr r0, [pc, #-2444] @ 3a8384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3a8364 │ │ │ │ + ldr r0, [pc, #-2452] @ 3a8388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3a8368 │ │ │ │ + ldr r0, [pc, #-2460] @ 3a838c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 3a9698 │ │ │ │ + ldr r0, [pc, #2440] @ 3a96bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 3a969c │ │ │ │ + ldr r0, [pc, #2432] @ 3a96c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 3a96a0 │ │ │ │ + ldr r0, [pc, #2424] @ 3a96c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 3a96a4 │ │ │ │ + ldr r0, [pc, #2416] @ 3a96c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 3a96a8 │ │ │ │ + ldr r0, [pc, #2408] @ 3a96cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 3a96ac │ │ │ │ + ldr r0, [pc, #2400] @ 3a96d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 3a96b0 │ │ │ │ + ldr r0, [pc, #2392] @ 3a96d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3a96b4 │ │ │ │ + ldr r0, [pc, #2384] @ 3a96d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3a96b8 │ │ │ │ + ldr r0, [pc, #2376] @ 3a96dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3a96bc │ │ │ │ + ldr r0, [pc, #2368] @ 3a96e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3a96c0 │ │ │ │ + ldr r0, [pc, #2360] @ 3a96e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3a96c4 │ │ │ │ + ldr r0, [pc, #2352] @ 3a96e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3a96c8 │ │ │ │ + ldr r0, [pc, #2344] @ 3a96ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 3a96cc │ │ │ │ + ldr r0, [pc, #2336] @ 3a96f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 3a96d0 │ │ │ │ + ldr r0, [pc, #2328] @ 3a96f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 3a96d4 │ │ │ │ + ldr r0, [pc, #2320] @ 3a96f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3a96d8 │ │ │ │ + ldr r0, [pc, #2312] @ 3a96fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3a96dc │ │ │ │ + ldr r0, [pc, #2304] @ 3a9700 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 3a96e0 │ │ │ │ + ldr r0, [pc, #2296] @ 3a9704 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 3a96e4 │ │ │ │ + ldr r0, [pc, #2288] @ 3a9708 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 3a96e8 │ │ │ │ + ldr r0, [pc, #2280] @ 3a970c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 3a96ec │ │ │ │ + ldr r0, [pc, #2272] @ 3a9710 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 3a96f0 │ │ │ │ + ldr r0, [pc, #2264] @ 3a9714 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 3a96f4 │ │ │ │ + ldr r0, [pc, #2256] @ 3a9718 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 3a96f8 │ │ │ │ + ldr r0, [pc, #2248] @ 3a971c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 3a96fc │ │ │ │ + ldr r0, [pc, #2240] @ 3a9720 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 3a9700 │ │ │ │ + ldr r0, [pc, #2232] @ 3a9724 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 3a9704 │ │ │ │ + ldr r0, [pc, #2224] @ 3a9728 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3a9708 │ │ │ │ + ldr r0, [pc, #2216] @ 3a972c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3a970c │ │ │ │ + ldr r0, [pc, #2208] @ 3a9730 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 3a9710 │ │ │ │ + ldr r0, [pc, #2200] @ 3a9734 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 3a9714 │ │ │ │ + ldr r0, [pc, #2192] @ 3a9738 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 3a9718 │ │ │ │ + ldr r0, [pc, #2184] @ 3a973c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 3a971c │ │ │ │ + ldr r0, [pc, #2176] @ 3a9740 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 3a9720 │ │ │ │ + ldr r0, [pc, #2168] @ 3a9744 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 3a9724 │ │ │ │ + ldr r0, [pc, #2160] @ 3a9748 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3a9728 │ │ │ │ + ldr r0, [pc, #2152] @ 3a974c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3a972c │ │ │ │ + ldr r0, [pc, #2144] @ 3a9750 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3a9730 │ │ │ │ + ldr r0, [pc, #2136] @ 3a9754 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3a9734 │ │ │ │ + ldr r0, [pc, #2128] @ 3a9758 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 3a9738 │ │ │ │ + ldr r0, [pc, #2120] @ 3a975c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3a973c │ │ │ │ + ldr r0, [pc, #2112] @ 3a9760 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3a9740 │ │ │ │ + ldr r0, [pc, #2104] @ 3a9764 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3a9744 │ │ │ │ + ldr r0, [pc, #2096] @ 3a9768 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3a9748 │ │ │ │ + ldr r0, [pc, #2088] @ 3a976c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3a974c │ │ │ │ + ldr r0, [pc, #2080] @ 3a9770 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3a9750 │ │ │ │ + ldr r0, [pc, #2072] @ 3a9774 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3a9754 │ │ │ │ + ldr r0, [pc, #2064] @ 3a9778 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 3a9758 │ │ │ │ + ldr r0, [pc, #2056] @ 3a977c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3a975c │ │ │ │ + ldr r0, [pc, #2048] @ 3a9780 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3a9760 │ │ │ │ + ldr r0, [pc, #2040] @ 3a9784 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3a9764 │ │ │ │ + ldr r0, [pc, #2032] @ 3a9788 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 3a9768 │ │ │ │ + ldr r0, [pc, #2024] @ 3a978c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3a976c │ │ │ │ + ldr r0, [pc, #2016] @ 3a9790 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3a9770 │ │ │ │ + ldr r0, [pc, #2008] @ 3a9794 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3a9774 │ │ │ │ + ldr r0, [pc, #2000] @ 3a9798 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3a9778 │ │ │ │ + ldr r0, [pc, #1992] @ 3a979c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3a977c │ │ │ │ + ldr r0, [pc, #1984] @ 3a97a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3a9780 │ │ │ │ + ldr r0, [pc, #1976] @ 3a97a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3a9784 │ │ │ │ + ldr r0, [pc, #1968] @ 3a97a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3a9788 │ │ │ │ + ldr r0, [pc, #1960] @ 3a97ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3a978c │ │ │ │ + ldr r0, [pc, #1952] @ 3a97b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3a9790 │ │ │ │ + ldr r0, [pc, #1944] @ 3a97b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3a9794 │ │ │ │ + ldr r0, [pc, #1936] @ 3a97b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3a9798 │ │ │ │ + ldr r0, [pc, #1928] @ 3a97bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3a979c │ │ │ │ + ldr r0, [pc, #1920] @ 3a97c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3a97a0 │ │ │ │ + ldr r0, [pc, #1912] @ 3a97c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3a97a4 │ │ │ │ + ldr r0, [pc, #1904] @ 3a97c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3a97a8 │ │ │ │ + ldr r0, [pc, #1896] @ 3a97cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3a97ac │ │ │ │ + ldr r0, [pc, #1888] @ 3a97d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3a97b0 │ │ │ │ + ldr r0, [pc, #1880] @ 3a97d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3a97b4 │ │ │ │ + ldr r0, [pc, #1872] @ 3a97d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3a97b8 │ │ │ │ + ldr r0, [pc, #1864] @ 3a97dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3a97bc │ │ │ │ + ldr r0, [pc, #1856] @ 3a97e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3a97c0 │ │ │ │ + ldr r0, [pc, #1848] @ 3a97e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3a97c4 │ │ │ │ + ldr r0, [pc, #1840] @ 3a97e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3a97c8 │ │ │ │ + ldr r0, [pc, #1832] @ 3a97ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 3a97cc │ │ │ │ + ldr r0, [pc, #1824] @ 3a97f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 3a97d0 │ │ │ │ + ldr r0, [pc, #1816] @ 3a97f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 3a97d4 │ │ │ │ + ldr r0, [pc, #1808] @ 3a97f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3a97d8 │ │ │ │ + ldr r0, [pc, #1800] @ 3a97fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3a97dc │ │ │ │ + ldr r0, [pc, #1792] @ 3a9800 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 3a97e0 │ │ │ │ + ldr r0, [pc, #1784] @ 3a9804 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 3a97e4 │ │ │ │ + ldr r0, [pc, #1776] @ 3a9808 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 3a97e8 │ │ │ │ + ldr r0, [pc, #1768] @ 3a980c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 3a97ec │ │ │ │ + ldr r0, [pc, #1760] @ 3a9810 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 3a97f0 │ │ │ │ + ldr r0, [pc, #1752] @ 3a9814 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 3a97f4 │ │ │ │ + ldr r0, [pc, #1744] @ 3a9818 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 3a97f8 │ │ │ │ + ldr r0, [pc, #1736] @ 3a981c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 3a97fc │ │ │ │ + ldr r0, [pc, #1728] @ 3a9820 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 3a9800 │ │ │ │ + ldr r0, [pc, #1720] @ 3a9824 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3a9804 │ │ │ │ + ldr r0, [pc, #1712] @ 3a9828 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3a9808 │ │ │ │ + ldr r0, [pc, #1704] @ 3a982c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3a980c │ │ │ │ + ldr r0, [pc, #1696] @ 3a9830 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3a9810 │ │ │ │ + ldr r0, [pc, #1688] @ 3a9834 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3a9814 │ │ │ │ + ldr r0, [pc, #1680] @ 3a9838 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3a9818 │ │ │ │ + ldr r0, [pc, #1672] @ 3a983c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3a981c │ │ │ │ + ldr r0, [pc, #1664] @ 3a9840 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3a9820 │ │ │ │ + ldr r0, [pc, #1656] @ 3a9844 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3a9824 │ │ │ │ + ldr r0, [pc, #1648] @ 3a9848 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3a9828 │ │ │ │ + ldr r0, [pc, #1640] @ 3a984c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3a982c │ │ │ │ + ldr r0, [pc, #1632] @ 3a9850 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3a9830 │ │ │ │ + ldr r0, [pc, #1624] @ 3a9854 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3a9834 │ │ │ │ + ldr r0, [pc, #1616] @ 3a9858 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3a9838 │ │ │ │ + ldr r0, [pc, #1608] @ 3a985c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3a983c │ │ │ │ + ldr r0, [pc, #1600] @ 3a9860 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3a9840 │ │ │ │ + ldr r0, [pc, #1592] @ 3a9864 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3a9844 │ │ │ │ + ldr r0, [pc, #1584] @ 3a9868 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3a9848 │ │ │ │ + ldr r0, [pc, #1576] @ 3a986c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3a984c │ │ │ │ + ldr r0, [pc, #1568] @ 3a9870 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3a9850 │ │ │ │ + ldr r0, [pc, #1560] @ 3a9874 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3a9854 │ │ │ │ + ldr r0, [pc, #1552] @ 3a9878 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3a9858 │ │ │ │ + ldr r0, [pc, #1544] @ 3a987c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3a985c │ │ │ │ + ldr r0, [pc, #1536] @ 3a9880 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3a9860 │ │ │ │ + ldr r0, [pc, #1528] @ 3a9884 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3a9864 │ │ │ │ + ldr r0, [pc, #1520] @ 3a9888 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 3a9868 │ │ │ │ + ldr r0, [pc, #1512] @ 3a988c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3a986c │ │ │ │ + ldr r0, [pc, #1504] @ 3a9890 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3a9870 │ │ │ │ + ldr r0, [pc, #1496] @ 3a9894 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3a9874 │ │ │ │ + ldr r0, [pc, #1488] @ 3a9898 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3a9878 │ │ │ │ + ldr r0, [pc, #1480] @ 3a989c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3a987c │ │ │ │ + ldr r0, [pc, #1472] @ 3a98a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3a9880 │ │ │ │ + ldr r0, [pc, #1464] @ 3a98a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3a9884 │ │ │ │ + ldr r0, [pc, #1456] @ 3a98a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3a9888 │ │ │ │ + ldr r0, [pc, #1448] @ 3a98ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3a988c │ │ │ │ + ldr r0, [pc, #1440] @ 3a98b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3a9890 │ │ │ │ + ldr r0, [pc, #1432] @ 3a98b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3a9894 │ │ │ │ + ldr r0, [pc, #1424] @ 3a98b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3a9898 │ │ │ │ + ldr r0, [pc, #1416] @ 3a98bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3a989c │ │ │ │ + ldr r0, [pc, #1408] @ 3a98c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3a98a0 │ │ │ │ + ldr r0, [pc, #1400] @ 3a98c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3a98a4 │ │ │ │ + ldr r0, [pc, #1392] @ 3a98c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3a98a8 │ │ │ │ + ldr r0, [pc, #1384] @ 3a98cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3a98ac │ │ │ │ + ldr r0, [pc, #1376] @ 3a98d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3a98b0 │ │ │ │ + ldr r0, [pc, #1368] @ 3a98d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3a98b4 │ │ │ │ + ldr r0, [pc, #1360] @ 3a98d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3a98b8 │ │ │ │ + ldr r0, [pc, #1352] @ 3a98dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3a98bc │ │ │ │ + ldr r0, [pc, #1344] @ 3a98e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3a98c0 │ │ │ │ + ldr r0, [pc, #1336] @ 3a98e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3a98c4 │ │ │ │ + ldr r0, [pc, #1328] @ 3a98e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3a98c8 │ │ │ │ + ldr r0, [pc, #1320] @ 3a98ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 3a98cc │ │ │ │ + ldr r0, [pc, #1312] @ 3a98f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 3a98d0 │ │ │ │ + ldr r0, [pc, #1304] @ 3a98f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 3a98d4 │ │ │ │ + ldr r0, [pc, #1296] @ 3a98f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3a98d8 │ │ │ │ + ldr r0, [pc, #1288] @ 3a98fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3a98dc │ │ │ │ + ldr r0, [pc, #1280] @ 3a9900 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3a98e0 │ │ │ │ + ldr r0, [pc, #1272] @ 3a9904 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3a98e4 │ │ │ │ + ldr r0, [pc, #1264] @ 3a9908 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3a98e8 │ │ │ │ + ldr r0, [pc, #1256] @ 3a990c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 3a98ec │ │ │ │ + ldr r0, [pc, #1248] @ 3a9910 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 3a98f0 │ │ │ │ + ldr r0, [pc, #1240] @ 3a9914 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 3a98f4 │ │ │ │ + ldr r0, [pc, #1232] @ 3a9918 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3a98f8 │ │ │ │ + ldr r0, [pc, #1224] @ 3a991c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3a98fc │ │ │ │ + ldr r0, [pc, #1216] @ 3a9920 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3a9900 │ │ │ │ + ldr r0, [pc, #1208] @ 3a9924 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3a9904 │ │ │ │ + ldr r0, [pc, #1200] @ 3a9928 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3a9908 │ │ │ │ + ldr r0, [pc, #1192] @ 3a992c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3a990c │ │ │ │ + ldr r0, [pc, #1184] @ 3a9930 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3a9910 │ │ │ │ + ldr r0, [pc, #1176] @ 3a9934 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3a9914 │ │ │ │ + ldr r0, [pc, #1168] @ 3a9938 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3a9918 │ │ │ │ + ldr r0, [pc, #1160] @ 3a993c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3a991c │ │ │ │ + ldr r0, [pc, #1152] @ 3a9940 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3a9920 │ │ │ │ + ldr r0, [pc, #1144] @ 3a9944 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3a9924 │ │ │ │ + ldr r0, [pc, #1136] @ 3a9948 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3a9928 │ │ │ │ + ldr r0, [pc, #1128] @ 3a994c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3a992c │ │ │ │ + ldr r0, [pc, #1120] @ 3a9950 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3a9930 │ │ │ │ + ldr r0, [pc, #1112] @ 3a9954 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3a9934 │ │ │ │ + ldr r0, [pc, #1104] @ 3a9958 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3a9938 │ │ │ │ + ldr r0, [pc, #1096] @ 3a995c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3a993c │ │ │ │ + ldr r0, [pc, #1088] @ 3a9960 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3a9940 │ │ │ │ + ldr r0, [pc, #1080] @ 3a9964 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3a9944 │ │ │ │ + ldr r0, [pc, #1072] @ 3a9968 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3a9948 │ │ │ │ + ldr r0, [pc, #1064] @ 3a996c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3a994c │ │ │ │ + ldr r0, [pc, #1056] @ 3a9970 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3a9950 │ │ │ │ + ldr r0, [pc, #1048] @ 3a9974 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3a9954 │ │ │ │ + ldr r0, [pc, #1040] @ 3a9978 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3a9958 │ │ │ │ + ldr r0, [pc, #1032] @ 3a997c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3a995c │ │ │ │ + ldr r0, [pc, #1024] @ 3a9980 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3a9960 │ │ │ │ + ldr r0, [pc, #1016] @ 3a9984 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3a9964 │ │ │ │ + ldr r0, [pc, #1008] @ 3a9988 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 3a9968 │ │ │ │ + ldr r0, [pc, #1000] @ 3a998c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 3a996c │ │ │ │ + ldr r0, [pc, #992] @ 3a9990 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 3a9970 │ │ │ │ + ldr r0, [pc, #984] @ 3a9994 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 3a9974 │ │ │ │ + ldr r0, [pc, #976] @ 3a9998 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 3a9978 │ │ │ │ + ldr r0, [pc, #968] @ 3a999c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 3a997c │ │ │ │ + ldr r0, [pc, #960] @ 3a99a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3a9980 │ │ │ │ + ldr r0, [pc, #952] @ 3a99a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3a9984 │ │ │ │ + ldr r0, [pc, #944] @ 3a99a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 3a9988 │ │ │ │ + ldr r0, [pc, #936] @ 3a99ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3a998c │ │ │ │ + ldr r0, [pc, #928] @ 3a99b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3a9990 │ │ │ │ + ldr r0, [pc, #920] @ 3a99b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3a9994 │ │ │ │ + ldr r0, [pc, #912] @ 3a99b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3a9998 │ │ │ │ + ldr r0, [pc, #904] @ 3a99bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 3a999c │ │ │ │ + ldr r0, [pc, #896] @ 3a99c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 3a99a0 │ │ │ │ + ldr r0, [pc, #888] @ 3a99c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 3a99a4 │ │ │ │ + ldr r0, [pc, #880] @ 3a99c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 3a99a8 │ │ │ │ + ldr r0, [pc, #872] @ 3a99cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 3a99ac │ │ │ │ + ldr r0, [pc, #864] @ 3a99d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3a99b0 │ │ │ │ + ldr r0, [pc, #856] @ 3a99d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3a99b4 │ │ │ │ + ldr r0, [pc, #848] @ 3a99d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3a99b8 │ │ │ │ + ldr r0, [pc, #840] @ 3a99dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 3a99bc │ │ │ │ + ldr r0, [pc, #832] @ 3a99e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 3a99c0 │ │ │ │ + ldr r0, [pc, #824] @ 3a99e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 3a99c4 │ │ │ │ + ldr r0, [pc, #816] @ 3a99e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - umullseq sl, lr, r4, pc @ │ │ │ │ - addseq sl, lr, r0, ror #30 │ │ │ │ - addseq sl, lr, ip, lsr #30 │ │ │ │ - @ instruction: 0x009eaef8 │ │ │ │ - addseq sl, lr, r4, asr #29 │ │ │ │ - umullseq sl, lr, r0, lr │ │ │ │ - addseq sl, lr, ip, asr lr │ │ │ │ - addseq sl, lr, r8, lsr #28 │ │ │ │ - @ instruction: 0x009eadf4 │ │ │ │ - addseq sl, lr, r0, asr #27 │ │ │ │ - addseq sl, lr, ip, lsl #27 │ │ │ │ - addseq sl, lr, r8, asr sp │ │ │ │ - addseq sl, lr, r4, lsr #26 │ │ │ │ - @ instruction: 0x009eacf0 │ │ │ │ - @ instruction: 0x009eacbc │ │ │ │ - umullseq sl, lr, r0, ip │ │ │ │ - addseq sl, lr, r4, ror #24 │ │ │ │ - addseq sl, lr, r8, lsr ip │ │ │ │ - addseq sl, lr, ip, lsl #24 │ │ │ │ - addseq sl, lr, r0, ror #23 │ │ │ │ - @ instruction: 0x009eabb4 │ │ │ │ - addseq sl, lr, r8, lsl #23 │ │ │ │ - addseq sl, lr, ip, asr fp │ │ │ │ - addseq sl, lr, r0, lsr fp │ │ │ │ - addseq sl, lr, r4, lsl #22 │ │ │ │ - @ instruction: 0x009eaad8 │ │ │ │ - addseq sl, lr, ip, lsr #21 │ │ │ │ - addseq sl, lr, r0, lsl #21 │ │ │ │ - addseq sl, lr, r4, asr sl │ │ │ │ - addseq sl, lr, r8, lsr #20 │ │ │ │ - @ instruction: 0x009ea9fc │ │ │ │ - addseq sl, lr, ip, asr #19 │ │ │ │ - umullseq sl, lr, r8, r9 │ │ │ │ - addseq sl, lr, r4, ror #18 │ │ │ │ - addseq sl, lr, r0, lsr r9 │ │ │ │ - addseq sl, lr, r0, lsl r9 │ │ │ │ - @ instruction: 0x009ea8f0 │ │ │ │ - @ instruction: 0x009ea8d0 │ │ │ │ - @ instruction: 0x009ea8b0 │ │ │ │ - umullseq sl, lr, r0, r8 │ │ │ │ - addseq sl, lr, r0, ror r8 │ │ │ │ - addseq sl, lr, r0, asr r8 │ │ │ │ - addseq sl, lr, r0, lsr r8 │ │ │ │ - addseq sl, lr, r0, lsl r8 │ │ │ │ - @ instruction: 0x009ea7f0 │ │ │ │ - @ instruction: 0x009ea7d0 │ │ │ │ - @ instruction: 0x009ea7b0 │ │ │ │ - umullseq sl, lr, r0, r7 │ │ │ │ - addseq sl, lr, r0, ror r7 │ │ │ │ - addseq sl, lr, r0, asr r7 │ │ │ │ - addseq sl, lr, r0, lsr r7 │ │ │ │ - addseq sl, lr, r0, lsl r7 │ │ │ │ - @ instruction: 0x009ea6f0 │ │ │ │ - @ instruction: 0x009ea6d0 │ │ │ │ - @ instruction: 0x009ea6b0 │ │ │ │ - umullseq sl, lr, r0, r6 │ │ │ │ - addseq sl, lr, r0, ror r6 │ │ │ │ - addseq sl, lr, r0, asr r6 │ │ │ │ - addseq sl, lr, r0, lsr r6 │ │ │ │ - addseq sl, lr, r0, lsl r6 │ │ │ │ - @ instruction: 0x009ea5f0 │ │ │ │ - @ instruction: 0x009ea5d0 │ │ │ │ - @ instruction: 0x009ea5b0 │ │ │ │ - umullseq sl, lr, r0, r5 │ │ │ │ - addseq sl, lr, r0, ror r5 │ │ │ │ - addseq sl, lr, r0, asr r5 │ │ │ │ - addseq sl, lr, r0, lsr r5 │ │ │ │ - addseq sl, lr, r0, lsl #10 │ │ │ │ - addseq sl, lr, ip, lsl r4 │ │ │ │ - addseq sl, lr, r8, lsr r3 │ │ │ │ - addseq sl, lr, r4, asr r2 │ │ │ │ - addseq sl, lr, r4, ror r1 │ │ │ │ - addseq sl, lr, r0, lsr #1 │ │ │ │ - addseq r9, lr, r8, lsr #31 │ │ │ │ - addseq r9, lr, r8, asr #29 │ │ │ │ - @ instruction: 0x009e9dfc │ │ │ │ - addseq sl, lr, r0, ror r4 │ │ │ │ - addseq sl, lr, ip, lsl #7 │ │ │ │ - addseq sl, lr, r8, lsr #5 │ │ │ │ - addseq sl, lr, r4, asr #3 │ │ │ │ - addseq sl, lr, r8, ror #1 │ │ │ │ - addseq sl, lr, ip │ │ │ │ - addseq r9, lr, r8, lsl pc │ │ │ │ - addseq r9, lr, ip, lsr lr │ │ │ │ - addseq r9, lr, r0, ror sp │ │ │ │ - addseq sl, lr, r0, ror #7 │ │ │ │ - @ instruction: 0x009ea2fc │ │ │ │ - addseq sl, lr, r8, lsl r2 │ │ │ │ - addseq sl, lr, r4, lsr r1 │ │ │ │ - addseq sl, lr, ip, asr r0 │ │ │ │ - addseq r9, lr, r8, ror pc │ │ │ │ - addseq r9, lr, r8, lsl #29 │ │ │ │ - @ instruction: 0x009e9db0 │ │ │ │ - addseq r9, lr, r4, ror #25 │ │ │ │ - addseq sl, lr, r0, asr r3 │ │ │ │ - addseq sl, lr, ip, ror #4 │ │ │ │ - addseq sl, lr, r8, lsl #3 │ │ │ │ - addseq sl, lr, r4, lsr #1 │ │ │ │ - @ instruction: 0x009e9fd0 │ │ │ │ - addseq r9, lr, r4, ror #29 │ │ │ │ + umullseq sl, lr, r0, pc @ │ │ │ │ + addseq sl, lr, ip, asr pc │ │ │ │ + addseq sl, lr, r8, lsr #30 │ │ │ │ + @ instruction: 0x009eaef4 │ │ │ │ + addseq sl, lr, r0, asr #29 │ │ │ │ + addseq sl, lr, ip, lsl #29 │ │ │ │ + addseq sl, lr, r8, asr lr │ │ │ │ + addseq sl, lr, r4, lsr #28 │ │ │ │ + @ instruction: 0x009eadf0 │ │ │ │ + @ instruction: 0x009eadbc │ │ │ │ + addseq sl, lr, r8, lsl #27 │ │ │ │ + addseq sl, lr, r4, asr sp │ │ │ │ + addseq sl, lr, r0, lsr #26 │ │ │ │ + addseq sl, lr, ip, ror #25 │ │ │ │ + @ instruction: 0x009eacb8 │ │ │ │ + addseq sl, lr, ip, lsl #25 │ │ │ │ + addseq sl, lr, r0, ror #24 │ │ │ │ + addseq sl, lr, r4, lsr ip │ │ │ │ + addseq sl, lr, r8, lsl #24 │ │ │ │ + @ instruction: 0x009eabdc │ │ │ │ + @ instruction: 0x009eabb0 │ │ │ │ + addseq sl, lr, r4, lsl #23 │ │ │ │ + addseq sl, lr, r8, asr fp │ │ │ │ + addseq sl, lr, ip, lsr #22 │ │ │ │ + addseq sl, lr, r0, lsl #22 │ │ │ │ + @ instruction: 0x009eaad4 │ │ │ │ + addseq sl, lr, r8, lsr #21 │ │ │ │ + addseq sl, lr, ip, ror sl │ │ │ │ + addseq sl, lr, r0, asr sl │ │ │ │ + addseq sl, lr, r4, lsr #20 │ │ │ │ + @ instruction: 0x009ea9f8 │ │ │ │ + addseq sl, lr, r8, asr #19 │ │ │ │ + umullseq sl, lr, r4, r9 │ │ │ │ + addseq sl, lr, r0, ror #18 │ │ │ │ + addseq sl, lr, ip, lsr #18 │ │ │ │ + addseq sl, lr, ip, lsl #18 │ │ │ │ + addseq sl, lr, ip, ror #17 │ │ │ │ + addseq sl, lr, ip, asr #17 │ │ │ │ + addseq sl, lr, ip, lsr #17 │ │ │ │ + addseq sl, lr, ip, lsl #17 │ │ │ │ + addseq sl, lr, ip, ror #16 │ │ │ │ + addseq sl, lr, ip, asr #16 │ │ │ │ + addseq sl, lr, ip, lsr #16 │ │ │ │ + addseq sl, lr, ip, lsl #16 │ │ │ │ + addseq sl, lr, ip, ror #15 │ │ │ │ + addseq sl, lr, ip, asr #15 │ │ │ │ + addseq sl, lr, ip, lsr #15 │ │ │ │ + addseq sl, lr, ip, lsl #15 │ │ │ │ + addseq sl, lr, ip, ror #14 │ │ │ │ + addseq sl, lr, ip, asr #14 │ │ │ │ + addseq sl, lr, ip, lsr #14 │ │ │ │ + addseq sl, lr, ip, lsl #14 │ │ │ │ + addseq sl, lr, ip, ror #13 │ │ │ │ + addseq sl, lr, ip, asr #13 │ │ │ │ + addseq sl, lr, ip, lsr #13 │ │ │ │ + addseq sl, lr, ip, lsl #13 │ │ │ │ + addseq sl, lr, ip, ror #12 │ │ │ │ + addseq sl, lr, ip, asr #12 │ │ │ │ + addseq sl, lr, ip, lsr #12 │ │ │ │ + addseq sl, lr, ip, lsl #12 │ │ │ │ + addseq sl, lr, ip, ror #11 │ │ │ │ + addseq sl, lr, ip, asr #11 │ │ │ │ + addseq sl, lr, ip, lsr #11 │ │ │ │ + addseq sl, lr, ip, lsl #11 │ │ │ │ + addseq sl, lr, ip, ror #10 │ │ │ │ + addseq sl, lr, ip, asr #10 │ │ │ │ + addseq sl, lr, ip, lsr #10 │ │ │ │ + @ instruction: 0x009ea4fc │ │ │ │ + addseq sl, lr, r8, lsl r4 │ │ │ │ + addseq sl, lr, r4, lsr r3 │ │ │ │ + addseq sl, lr, r0, asr r2 │ │ │ │ + addseq sl, lr, r0, ror r1 │ │ │ │ + umullseq sl, lr, ip, r0 │ │ │ │ + addseq r9, lr, r4, lsr #31 │ │ │ │ + addseq r9, lr, r4, asr #29 │ │ │ │ @ instruction: 0x009e9df8 │ │ │ │ - addseq r9, lr, r4, lsr #26 │ │ │ │ - addseq r9, lr, r8, asr ip │ │ │ │ - addseq sl, lr, r0, asr #5 │ │ │ │ - @ instruction: 0x009ea1dc │ │ │ │ - ldrsheq sl, [lr], r8 │ │ │ │ - addseq sl, lr, r4, lsl r0 │ │ │ │ - addseq r9, lr, r4, asr #30 │ │ │ │ - addseq r9, lr, r0, asr lr │ │ │ │ - addseq r9, lr, r8, ror #26 │ │ │ │ - umullseq r9, lr, r8, ip │ │ │ │ - addseq r9, lr, ip, asr #23 │ │ │ │ - addseq sl, lr, r0, lsr r2 │ │ │ │ - addseq sl, lr, ip, asr #2 │ │ │ │ - addseq sl, lr, r8, rrx │ │ │ │ - addseq r9, lr, r4, lsl #31 │ │ │ │ - @ instruction: 0x009e9eb8 │ │ │ │ - @ instruction: 0x009e9dbc │ │ │ │ - @ instruction: 0x009e9cd8 │ │ │ │ - addseq r9, lr, ip, lsl #24 │ │ │ │ - addseq r9, lr, r0, asr #22 │ │ │ │ - addseq r9, lr, ip, lsl #22 │ │ │ │ - addseq r9, lr, r0, lsl #17 │ │ │ │ - addseq r9, lr, ip, asr #21 │ │ │ │ - addseq r9, lr, r0, asr #16 │ │ │ │ - addseq r9, lr, ip, lsl #21 │ │ │ │ - addseq r9, lr, r0, lsl #16 │ │ │ │ - addseq r9, lr, ip, asr #20 │ │ │ │ - addseq r9, lr, r0, asr #15 │ │ │ │ - addseq r9, lr, ip, lsl #20 │ │ │ │ - addseq r9, lr, r0, lsl #15 │ │ │ │ - addseq r9, lr, ip, asr #19 │ │ │ │ - addseq r9, lr, r0, asr #14 │ │ │ │ - addseq r9, lr, ip, lsl #19 │ │ │ │ - addseq r9, lr, r0, lsl #14 │ │ │ │ - addseq r9, lr, ip, asr #18 │ │ │ │ - addseq r9, lr, r0, asr #13 │ │ │ │ - addseq r9, lr, ip, lsl #18 │ │ │ │ - addseq r9, lr, r0, lsl #13 │ │ │ │ - addseq r9, lr, ip, asr #17 │ │ │ │ - addseq r9, lr, r0, asr #12 │ │ │ │ - addseq r9, lr, ip, lsl #17 │ │ │ │ - addseq r9, lr, r0, lsl #12 │ │ │ │ - addseq r9, lr, ip, asr #16 │ │ │ │ - addseq r9, lr, r0, asr #11 │ │ │ │ - addseq r9, lr, ip, lsl #16 │ │ │ │ - addseq r9, lr, r0, lsl #11 │ │ │ │ - addseq r9, lr, ip, asr #15 │ │ │ │ - addseq r9, lr, r0, asr #10 │ │ │ │ - addseq r9, lr, ip, lsl #15 │ │ │ │ - addseq r9, lr, r0, lsl #10 │ │ │ │ - addseq r9, lr, ip, asr #14 │ │ │ │ - addseq r9, lr, r0, asr #9 │ │ │ │ - addseq r9, lr, ip, lsl #9 │ │ │ │ - addseq r9, lr, r0, lsl #4 │ │ │ │ - addseq r9, lr, ip, asr #8 │ │ │ │ - addseq r9, lr, r0, asr #3 │ │ │ │ - addseq r9, lr, ip, lsl #8 │ │ │ │ - addseq r9, lr, r0, lsl #3 │ │ │ │ - addseq r9, lr, ip, asr #7 │ │ │ │ - addseq r9, lr, r0, asr #2 │ │ │ │ - addseq r9, lr, ip, lsl #7 │ │ │ │ - addseq r9, lr, r0, lsl #2 │ │ │ │ - addseq r9, lr, ip, asr #6 │ │ │ │ - addseq r9, lr, r0, asr #1 │ │ │ │ - addseq r9, lr, ip, lsl #6 │ │ │ │ - addseq r9, lr, r0, lsl #1 │ │ │ │ - addseq r9, lr, ip, asr #5 │ │ │ │ - addseq r9, lr, r0, asr #32 │ │ │ │ - addseq r9, lr, ip, lsl #5 │ │ │ │ - addseq r9, lr, r0 │ │ │ │ - addseq r9, lr, ip, asr #4 │ │ │ │ - addseq r8, lr, r0, asr #31 │ │ │ │ - addseq r9, lr, ip, lsl #4 │ │ │ │ - addseq r8, lr, r0, lsl #31 │ │ │ │ - addseq r9, lr, ip, asr #3 │ │ │ │ - addseq r8, lr, r0, asr #30 │ │ │ │ - addseq r9, lr, ip, lsl #3 │ │ │ │ - addseq r8, lr, r0, lsl #30 │ │ │ │ - addseq r9, lr, ip, asr #2 │ │ │ │ - addseq r8, lr, r0, asr #29 │ │ │ │ - addseq r9, lr, ip, lsl #2 │ │ │ │ - addseq r8, lr, r0, lsl #29 │ │ │ │ - addseq r9, lr, ip, asr #1 │ │ │ │ - addseq r8, lr, r0, asr #28 │ │ │ │ - addseq r8, lr, r4, lsl #28 │ │ │ │ - addseq r8, lr, r4, ror ip │ │ │ │ - @ instruction: 0x009e8ad4 │ │ │ │ - addseq r8, lr, r0, lsl #19 │ │ │ │ - @ instruction: 0x009e87f0 │ │ │ │ - addseq r8, lr, r0, asr r6 │ │ │ │ - @ instruction: 0x009e84f8 │ │ │ │ - addseq r8, lr, r0, lsl #27 │ │ │ │ - addseq r8, lr, ip, ror #23 │ │ │ │ - addseq r8, lr, r8, asr sl │ │ │ │ - @ instruction: 0x009e88fc │ │ │ │ - addseq r8, lr, r8, ror #14 │ │ │ │ - @ instruction: 0x009e85d4 │ │ │ │ - addseq r8, lr, r0, ror r4 │ │ │ │ - @ instruction: 0x009e8cfc │ │ │ │ - addseq r8, lr, r4, ror #22 │ │ │ │ - @ instruction: 0x009e89dc │ │ │ │ - addseq r8, lr, r8, ror r8 │ │ │ │ - addseq r8, lr, r0, ror #13 │ │ │ │ - @ instruction: 0x009e7ef4 │ │ │ │ - addseq r7, lr, r4, lsl #27 │ │ │ │ - addseq r8, lr, r4, lsl r6 │ │ │ │ - addseq r8, lr, r8, ror r4 │ │ │ │ - @ instruction: 0x009e82fc │ │ │ │ - umullseq r8, lr, r0, r1 │ │ │ │ - @ instruction: 0x009e7ff4 │ │ │ │ - addseq r7, lr, r8, ror lr │ │ │ │ - @ instruction: 0x009e7cfc │ │ │ │ - umullseq r8, lr, r0, r5 │ │ │ │ - @ instruction: 0x009e83f0 │ │ │ │ - addseq r8, lr, r0, lsl #5 │ │ │ │ - addseq r8, lr, ip, lsl #2 │ │ │ │ - addseq r7, lr, ip, ror #30 │ │ │ │ - @ instruction: 0x009e7dfc │ │ │ │ - addseq r7, lr, r4, ror ip │ │ │ │ - addseq r8, lr, ip, lsl #10 │ │ │ │ - addseq r8, lr, r8, ror #6 │ │ │ │ - addseq r8, lr, r4, lsl #4 │ │ │ │ - addseq r8, lr, r8, lsl #1 │ │ │ │ - addseq r7, lr, r4, ror #29 │ │ │ │ + addseq sl, lr, ip, ror #8 │ │ │ │ + addseq sl, lr, r8, lsl #7 │ │ │ │ + addseq sl, lr, r4, lsr #5 │ │ │ │ + addseq sl, lr, r0, asr #3 │ │ │ │ + addseq sl, lr, r4, ror #1 │ │ │ │ + addseq sl, lr, r8 │ │ │ │ + addseq r9, lr, r4, lsl pc │ │ │ │ + addseq r9, lr, r8, lsr lr │ │ │ │ + addseq r9, lr, ip, ror #26 │ │ │ │ + @ instruction: 0x009ea3dc │ │ │ │ + @ instruction: 0x009ea2f8 │ │ │ │ + addseq sl, lr, r4, lsl r2 │ │ │ │ + addseq sl, lr, r0, lsr r1 │ │ │ │ + addseq sl, lr, r8, asr r0 │ │ │ │ + addseq r9, lr, r4, ror pc │ │ │ │ + addseq r9, lr, r4, lsl #29 │ │ │ │ + addseq r9, lr, ip, lsr #27 │ │ │ │ + addseq r9, lr, r0, ror #25 │ │ │ │ + addseq sl, lr, ip, asr #6 │ │ │ │ + addseq sl, lr, r8, ror #4 │ │ │ │ + addseq sl, lr, r4, lsl #3 │ │ │ │ + addseq sl, lr, r0, lsr #1 │ │ │ │ + addseq r9, lr, ip, asr #31 │ │ │ │ + addseq r9, lr, r0, ror #29 │ │ │ │ + @ instruction: 0x009e9df4 │ │ │ │ + addseq r9, lr, r0, lsr #26 │ │ │ │ + addseq r9, lr, r4, asr ip │ │ │ │ + @ instruction: 0x009ea2bc │ │ │ │ + @ instruction: 0x009ea1d8 │ │ │ │ + ldrsheq sl, [lr], r4 │ │ │ │ + addseq sl, lr, r0, lsl r0 │ │ │ │ + addseq r9, lr, r0, asr #30 │ │ │ │ + addseq r9, lr, ip, asr #28 │ │ │ │ + addseq r9, lr, r4, ror #26 │ │ │ │ + umullseq r9, lr, r4, ip │ │ │ │ + addseq r9, lr, r8, asr #23 │ │ │ │ + addseq sl, lr, ip, lsr #4 │ │ │ │ + addseq sl, lr, r8, asr #2 │ │ │ │ + addseq sl, lr, r4, rrx │ │ │ │ + addseq r9, lr, r0, lsl #31 │ │ │ │ + @ instruction: 0x009e9eb4 │ │ │ │ + @ instruction: 0x009e9db8 │ │ │ │ + @ instruction: 0x009e9cd4 │ │ │ │ + addseq r9, lr, r8, lsl #24 │ │ │ │ + addseq r9, lr, ip, lsr fp │ │ │ │ + addseq r9, lr, r8, lsl #22 │ │ │ │ + addseq r9, lr, ip, ror r8 │ │ │ │ + addseq r9, lr, r8, asr #21 │ │ │ │ + addseq r9, lr, ip, lsr r8 │ │ │ │ + addseq r9, lr, r8, lsl #21 │ │ │ │ + @ instruction: 0x009e97fc │ │ │ │ + addseq r9, lr, r8, asr #20 │ │ │ │ + @ instruction: 0x009e97bc │ │ │ │ + addseq r9, lr, r8, lsl #20 │ │ │ │ + addseq r9, lr, ip, ror r7 │ │ │ │ + addseq r9, lr, r8, asr #19 │ │ │ │ + addseq r9, lr, ip, lsr r7 │ │ │ │ + addseq r9, lr, r8, lsl #19 │ │ │ │ + @ instruction: 0x009e96fc │ │ │ │ + addseq r9, lr, r8, asr #18 │ │ │ │ + @ instruction: 0x009e96bc │ │ │ │ + addseq r9, lr, r8, lsl #18 │ │ │ │ + addseq r9, lr, ip, ror r6 │ │ │ │ + addseq r9, lr, r8, asr #17 │ │ │ │ + addseq r9, lr, ip, lsr r6 │ │ │ │ + addseq r9, lr, r8, lsl #17 │ │ │ │ + @ instruction: 0x009e95fc │ │ │ │ + addseq r9, lr, r8, asr #16 │ │ │ │ + @ instruction: 0x009e95bc │ │ │ │ + addseq r9, lr, r8, lsl #16 │ │ │ │ + addseq r9, lr, ip, ror r5 │ │ │ │ + addseq r9, lr, r8, asr #15 │ │ │ │ + addseq r9, lr, ip, lsr r5 │ │ │ │ + addseq r9, lr, r8, lsl #15 │ │ │ │ + @ instruction: 0x009e94fc │ │ │ │ + addseq r9, lr, r8, asr #14 │ │ │ │ + @ instruction: 0x009e94bc │ │ │ │ + addseq r9, lr, r8, lsl #9 │ │ │ │ + @ instruction: 0x009e91fc │ │ │ │ + addseq r9, lr, r8, asr #8 │ │ │ │ + @ instruction: 0x009e91bc │ │ │ │ + addseq r9, lr, r8, lsl #8 │ │ │ │ + addseq r9, lr, ip, ror r1 │ │ │ │ + addseq r9, lr, r8, asr #7 │ │ │ │ + addseq r9, lr, ip, lsr r1 │ │ │ │ + addseq r9, lr, r8, lsl #7 │ │ │ │ + ldrsheq r9, [lr], ip │ │ │ │ + addseq r9, lr, r8, asr #6 │ │ │ │ + ldrheq r9, [lr], ip │ │ │ │ + addseq r9, lr, r8, lsl #6 │ │ │ │ + addseq r9, lr, ip, ror r0 │ │ │ │ + addseq r9, lr, r8, asr #5 │ │ │ │ + addseq r9, lr, ip, lsr r0 │ │ │ │ + addseq r9, lr, r8, lsl #5 │ │ │ │ + @ instruction: 0x009e8ffc │ │ │ │ + addseq r9, lr, r8, asr #4 │ │ │ │ + @ instruction: 0x009e8fbc │ │ │ │ + addseq r9, lr, r8, lsl #4 │ │ │ │ + addseq r8, lr, ip, ror pc │ │ │ │ + addseq r9, lr, r8, asr #3 │ │ │ │ + addseq r8, lr, ip, lsr pc │ │ │ │ + addseq r9, lr, r8, lsl #3 │ │ │ │ + @ instruction: 0x009e8efc │ │ │ │ + addseq r9, lr, r8, asr #2 │ │ │ │ + @ instruction: 0x009e8ebc │ │ │ │ + addseq r9, lr, r8, lsl #2 │ │ │ │ + addseq r8, lr, ip, ror lr │ │ │ │ + addseq r9, lr, r8, asr #1 │ │ │ │ + addseq r8, lr, ip, lsr lr │ │ │ │ + addseq r8, lr, r0, lsl #28 │ │ │ │ + addseq r8, lr, r0, ror ip │ │ │ │ + @ instruction: 0x009e8ad0 │ │ │ │ + addseq r8, lr, ip, ror r9 │ │ │ │ + addseq r8, lr, ip, ror #15 │ │ │ │ + addseq r8, lr, ip, asr #12 │ │ │ │ + @ instruction: 0x009e84f4 │ │ │ │ + addseq r8, lr, ip, ror sp │ │ │ │ + addseq r8, lr, r8, ror #23 │ │ │ │ + addseq r8, lr, r4, asr sl │ │ │ │ + @ instruction: 0x009e88f8 │ │ │ │ + addseq r8, lr, r4, ror #14 │ │ │ │ + @ instruction: 0x009e85d0 │ │ │ │ + addseq r8, lr, ip, ror #8 │ │ │ │ + @ instruction: 0x009e8cf8 │ │ │ │ + addseq r8, lr, r0, ror #22 │ │ │ │ + @ instruction: 0x009e89d8 │ │ │ │ + addseq r8, lr, r4, ror r8 │ │ │ │ + @ instruction: 0x009e86dc │ │ │ │ + @ instruction: 0x009e7ef0 │ │ │ │ addseq r7, lr, r0, lsl #27 │ │ │ │ - addseq r7, lr, ip, ror #23 │ │ │ │ - addseq r8, lr, r8, lsl #9 │ │ │ │ - addseq r8, lr, r0, ror #5 │ │ │ │ - addseq r8, lr, r8, lsl #3 │ │ │ │ - addseq r8, lr, r4 │ │ │ │ - addseq r7, lr, ip, asr lr │ │ │ │ - addseq r7, lr, r4, lsl #26 │ │ │ │ - addseq r7, lr, r4, ror #22 │ │ │ │ - addseq r8, lr, r4, lsl #8 │ │ │ │ - addseq r8, lr, r8, asr r2 │ │ │ │ - addseq r8, lr, ip, lsl #2 │ │ │ │ - addseq r7, lr, r0, lsl #31 │ │ │ │ - @ instruction: 0x009e7dd4 │ │ │ │ - addseq r7, lr, r8, lsl #25 │ │ │ │ - @ instruction: 0x009e7adc │ │ │ │ - addseq r7, lr, r4, lsr #21 │ │ │ │ - addseq r7, lr, r0, lsl #16 │ │ │ │ - addseq r7, lr, r4, lsr r5 │ │ │ │ - addseq r7, lr, ip, ror #4 │ │ │ │ - addseq r7, lr, r8, asr #20 │ │ │ │ - addseq r7, lr, r4, lsr #15 │ │ │ │ - @ instruction: 0x009e74d8 │ │ │ │ - addseq r7, lr, r4, lsl r2 │ │ │ │ - addseq r7, lr, ip, ror #19 │ │ │ │ - addseq r7, lr, r8, asr #14 │ │ │ │ - addseq r7, lr, ip, ror r4 │ │ │ │ - @ instruction: 0x009e71bc │ │ │ │ - umullseq r7, lr, r0, r9 │ │ │ │ - addseq r7, lr, ip, ror #13 │ │ │ │ - addseq r7, lr, r0, lsr #8 │ │ │ │ - addseq r7, lr, r4, ror #2 │ │ │ │ - addseq r7, lr, r4, lsr r9 │ │ │ │ - umullseq r7, lr, r0, r6 │ │ │ │ - addseq r7, lr, r4, asr #7 │ │ │ │ - addseq r7, lr, ip, lsl #2 │ │ │ │ - @ instruction: 0x009e78d8 │ │ │ │ - addseq r7, lr, r4, lsr r6 │ │ │ │ - addseq r7, lr, r8, ror #6 │ │ │ │ - ldrheq r7, [lr], r4 │ │ │ │ - addseq r7, lr, r0, lsl #17 │ │ │ │ - @ instruction: 0x009e75d8 │ │ │ │ - addseq r7, lr, ip, lsl #6 │ │ │ │ - addseq r7, lr, ip, asr r0 │ │ │ │ - addseq r7, lr, r8, lsr #16 │ │ │ │ - addseq r7, lr, ip, ror r5 │ │ │ │ - @ instruction: 0x009e72b0 │ │ │ │ - addseq r7, lr, r4 │ │ │ │ - @ instruction: 0x009e77d0 │ │ │ │ - addseq r7, lr, r0, lsr #10 │ │ │ │ - addseq r7, lr, r4, asr r2 │ │ │ │ - addseq r6, lr, ip, lsr #31 │ │ │ │ - addseq r7, lr, r8, ror r7 │ │ │ │ - addseq r7, lr, r4, asr #9 │ │ │ │ - @ instruction: 0x009e71f8 │ │ │ │ - addseq r6, lr, r4, asr pc │ │ │ │ - addseq r7, lr, r0, lsr #14 │ │ │ │ - addseq r7, lr, r8, ror #8 │ │ │ │ - umullseq r7, lr, ip, r1 │ │ │ │ - @ instruction: 0x009e6efc │ │ │ │ - addseq r7, lr, r8, asr #13 │ │ │ │ - addseq r7, lr, ip, lsl #8 │ │ │ │ - addseq r7, lr, r0, asr #2 │ │ │ │ - addseq r6, lr, r4, lsr #29 │ │ │ │ - addseq r7, lr, r0, ror r6 │ │ │ │ - @ instruction: 0x009e73b0 │ │ │ │ - addseq r7, lr, r4, ror #1 │ │ │ │ - addseq r6, lr, ip, asr #28 │ │ │ │ - addseq r7, lr, r8, lsl r6 │ │ │ │ - addseq r7, lr, r4, asr r3 │ │ │ │ - addseq r7, lr, r8, lsl #1 │ │ │ │ - @ instruction: 0x009e6df4 │ │ │ │ - addseq r7, lr, r0, asr #11 │ │ │ │ - @ instruction: 0x009e72f8 │ │ │ │ - addseq r7, lr, ip, lsr #32 │ │ │ │ - umullseq r6, lr, ip, sp │ │ │ │ - addseq r7, lr, r8, ror #10 │ │ │ │ - umullseq r7, lr, ip, r2 │ │ │ │ - @ instruction: 0x009e6fd0 │ │ │ │ - addseq r6, lr, r4, asr #26 │ │ │ │ - addseq r6, lr, ip, lsl #26 │ │ │ │ - addseq r6, lr, r8, ror #20 │ │ │ │ - umullseq r6, lr, ip, r7 │ │ │ │ - @ instruction: 0x009e64d4 │ │ │ │ - @ instruction: 0x009e6cb0 │ │ │ │ - addseq r6, lr, ip, lsl #20 │ │ │ │ - addseq r6, lr, r0, asr #14 │ │ │ │ - addseq r6, lr, ip, ror r4 │ │ │ │ - addseq r6, lr, r4, asr ip │ │ │ │ - @ instruction: 0x009e69b0 │ │ │ │ - addseq r6, lr, r4, ror #13 │ │ │ │ - addseq r6, lr, r4, lsr #8 │ │ │ │ - @ instruction: 0x009e6bf8 │ │ │ │ - addseq r6, lr, r4, asr r9 │ │ │ │ - addseq r6, lr, r8, lsl #13 │ │ │ │ - addseq r6, lr, ip, asr #7 │ │ │ │ - umullseq r6, lr, ip, fp │ │ │ │ - @ instruction: 0x009e68f8 │ │ │ │ - addseq r6, lr, ip, lsr #12 │ │ │ │ - addseq r6, lr, r4, ror r3 │ │ │ │ - addseq r6, lr, r0, asr #22 │ │ │ │ - umullseq r6, lr, ip, r8 │ │ │ │ - @ instruction: 0x009e65d0 │ │ │ │ - addseq r6, lr, ip, lsl r3 │ │ │ │ - addseq r6, lr, r8, ror #21 │ │ │ │ - addseq r6, lr, r0, asr #16 │ │ │ │ - addseq r6, lr, r4, ror r5 │ │ │ │ - addseq r6, lr, r4, asr #5 │ │ │ │ - umullseq r6, lr, r0, sl │ │ │ │ - addseq r6, lr, r4, ror #15 │ │ │ │ - addseq r6, lr, r8, lsl r5 │ │ │ │ - addseq r6, lr, ip, ror #4 │ │ │ │ - addseq r6, lr, r8, lsr sl │ │ │ │ - addseq r6, lr, r8, lsl #15 │ │ │ │ - @ instruction: 0x009e64bc │ │ │ │ - addseq r6, lr, r4, lsl r2 │ │ │ │ - addseq r6, lr, r0, ror #19 │ │ │ │ - addseq r6, lr, ip, lsr #14 │ │ │ │ - addseq r6, lr, r0, ror #8 │ │ │ │ - @ instruction: 0x009e61bc │ │ │ │ - addseq r6, lr, r8, lsl #19 │ │ │ │ - @ instruction: 0x009e66d0 │ │ │ │ - addseq r6, lr, r4, lsl #8 │ │ │ │ - addseq r6, lr, r4, ror #2 │ │ │ │ - addseq r6, lr, r0, lsr r9 │ │ │ │ - addseq r6, lr, r4, ror r6 │ │ │ │ - addseq r6, lr, r8, lsr #7 │ │ │ │ - addseq r6, lr, ip, lsl #2 │ │ │ │ - @ instruction: 0x009e68d8 │ │ │ │ - addseq r6, lr, r8, lsl r6 │ │ │ │ - addseq r6, lr, ip, asr #6 │ │ │ │ - ldrheq r6, [lr], r4 │ │ │ │ - addseq r6, lr, r0, lsl #17 │ │ │ │ - @ instruction: 0x009e65bc │ │ │ │ - @ instruction: 0x009e62f0 │ │ │ │ - addseq r6, lr, ip, asr r0 │ │ │ │ - addseq r6, lr, r8, lsr #16 │ │ │ │ - addseq r6, lr, r0, ror #10 │ │ │ │ - umullseq r6, lr, r4, r2 │ │ │ │ - addseq r6, lr, r4 │ │ │ │ - @ instruction: 0x009e67d0 │ │ │ │ - addseq r6, lr, r4, lsl #10 │ │ │ │ - addseq r6, lr, r8, lsr r2 │ │ │ │ - addseq r5, lr, ip, lsr #31 │ │ │ │ - addseq r5, lr, r0, lsl #31 │ │ │ │ - addseq r5, lr, r4, asr pc │ │ │ │ - addseq r5, lr, r8, lsr #30 │ │ │ │ - @ instruction: 0x009e5efc │ │ │ │ - @ instruction: 0x009e5edc │ │ │ │ - @ instruction: 0x009e5ebc │ │ │ │ - umullseq r5, lr, ip, lr │ │ │ │ - addseq r5, lr, ip, ror lr │ │ │ │ - addseq r5, lr, r0, ror #28 │ │ │ │ - addseq r5, lr, ip, lsr lr │ │ │ │ - addseq r5, lr, r8, lsl lr │ │ │ │ - @ instruction: 0x009e5df4 │ │ │ │ - @ instruction: 0x009e5dd0 │ │ │ │ - addseq r5, lr, ip, lsr #27 │ │ │ │ - addseq r5, lr, r8, lsl #27 │ │ │ │ - addseq r5, lr, r4, ror #26 │ │ │ │ - addseq r5, lr, r0, asr #26 │ │ │ │ - addseq r5, lr, r4, lsl sp │ │ │ │ - addseq r5, lr, r8, ror #25 │ │ │ │ - @ instruction: 0x009e5cbc │ │ │ │ - umullseq r5, lr, r0, ip │ │ │ │ - addseq r5, lr, r4, ror #24 │ │ │ │ - addseq r5, lr, r8, lsr ip │ │ │ │ - addseq r5, lr, ip, lsl #24 │ │ │ │ - addseq r5, lr, r0, ror #23 │ │ │ │ - @ instruction: 0x009e5bb4 │ │ │ │ - umullseq r5, lr, r0, fp │ │ │ │ - addseq r5, lr, r8, ror #22 │ │ │ │ - addseq r5, lr, r0, asr #22 │ │ │ │ - addseq r5, lr, r0, lsr #22 │ │ │ │ - @ instruction: 0x009e5af4 │ │ │ │ - addseq r5, lr, r8, asr #21 │ │ │ │ - addseq r5, lr, r8, lsr #21 │ │ │ │ - addseq r5, lr, r8, ror sl │ │ │ │ - addseq r5, lr, r4, asr sl │ │ │ │ - addseq r5, lr, r4, lsr sl │ │ │ │ - addseq r5, lr, r8, lsl #20 │ │ │ │ - addseq r5, lr, r4, ror #19 │ │ │ │ - addseq r5, lr, r4, asr #19 │ │ │ │ - addseq r5, lr, r0, lsr #19 │ │ │ │ - ldr r0, [pc, #-828] @ 3a99c8 │ │ │ │ + addseq r8, lr, r0, lsl r6 │ │ │ │ + addseq r8, lr, r4, ror r4 │ │ │ │ + @ instruction: 0x009e82f8 │ │ │ │ + addseq r8, lr, ip, lsl #3 │ │ │ │ + @ instruction: 0x009e7ff0 │ │ │ │ + addseq r7, lr, r4, ror lr │ │ │ │ + @ instruction: 0x009e7cf8 │ │ │ │ + addseq r8, lr, ip, lsl #11 │ │ │ │ + addseq r8, lr, ip, ror #7 │ │ │ │ + addseq r8, lr, ip, ror r2 │ │ │ │ + addseq r8, lr, r8, lsl #2 │ │ │ │ + addseq r7, lr, r8, ror #30 │ │ │ │ + @ instruction: 0x009e7df8 │ │ │ │ + addseq r7, lr, r0, ror ip │ │ │ │ + addseq r8, lr, r8, lsl #10 │ │ │ │ + addseq r8, lr, r4, ror #6 │ │ │ │ + addseq r8, lr, r0, lsl #4 │ │ │ │ + addseq r8, lr, r4, lsl #1 │ │ │ │ + addseq r7, lr, r0, ror #29 │ │ │ │ + addseq r7, lr, ip, ror sp │ │ │ │ + addseq r7, lr, r8, ror #23 │ │ │ │ + addseq r8, lr, r4, lsl #9 │ │ │ │ + @ instruction: 0x009e82dc │ │ │ │ + addseq r8, lr, r4, lsl #3 │ │ │ │ + addseq r8, lr, r0 │ │ │ │ + addseq r7, lr, r8, asr lr │ │ │ │ + addseq r7, lr, r0, lsl #26 │ │ │ │ + addseq r7, lr, r0, ror #22 │ │ │ │ + addseq r8, lr, r0, lsl #8 │ │ │ │ + addseq r8, lr, r4, asr r2 │ │ │ │ + addseq r8, lr, r8, lsl #2 │ │ │ │ + addseq r7, lr, ip, ror pc │ │ │ │ + @ instruction: 0x009e7dd0 │ │ │ │ + addseq r7, lr, r4, lsl #25 │ │ │ │ + @ instruction: 0x009e7ad8 │ │ │ │ + addseq r7, lr, r0, lsr #21 │ │ │ │ + @ instruction: 0x009e77fc │ │ │ │ + addseq r7, lr, r0, lsr r5 │ │ │ │ + addseq r7, lr, r8, ror #4 │ │ │ │ + addseq r7, lr, r4, asr #20 │ │ │ │ + addseq r7, lr, r0, lsr #15 │ │ │ │ + @ instruction: 0x009e74d4 │ │ │ │ + addseq r7, lr, r0, lsl r2 │ │ │ │ + addseq r7, lr, r8, ror #19 │ │ │ │ + addseq r7, lr, r4, asr #14 │ │ │ │ + addseq r7, lr, r8, ror r4 │ │ │ │ + @ instruction: 0x009e71b8 │ │ │ │ + addseq r7, lr, ip, lsl #19 │ │ │ │ + addseq r7, lr, r8, ror #13 │ │ │ │ + addseq r7, lr, ip, lsl r4 │ │ │ │ + addseq r7, lr, r0, ror #2 │ │ │ │ + addseq r7, lr, r0, lsr r9 │ │ │ │ + addseq r7, lr, ip, lsl #13 │ │ │ │ + addseq r7, lr, r0, asr #7 │ │ │ │ + addseq r7, lr, r8, lsl #2 │ │ │ │ + @ instruction: 0x009e78d4 │ │ │ │ + addseq r7, lr, r0, lsr r6 │ │ │ │ + addseq r7, lr, r4, ror #6 │ │ │ │ + ldrheq r7, [lr], r0 │ │ │ │ + addseq r7, lr, ip, ror r8 │ │ │ │ + @ instruction: 0x009e75d4 │ │ │ │ + addseq r7, lr, r8, lsl #6 │ │ │ │ + addseq r7, lr, r8, asr r0 │ │ │ │ + addseq r7, lr, r4, lsr #16 │ │ │ │ + addseq r7, lr, r8, ror r5 │ │ │ │ + addseq r7, lr, ip, lsr #5 │ │ │ │ + addseq r7, lr, r0 │ │ │ │ + addseq r7, lr, ip, asr #15 │ │ │ │ + addseq r7, lr, ip, lsl r5 │ │ │ │ + addseq r7, lr, r0, asr r2 │ │ │ │ + addseq r6, lr, r8, lsr #31 │ │ │ │ + addseq r7, lr, r4, ror r7 │ │ │ │ + addseq r7, lr, r0, asr #9 │ │ │ │ + @ instruction: 0x009e71f4 │ │ │ │ + addseq r6, lr, r0, asr pc │ │ │ │ + addseq r7, lr, ip, lsl r7 │ │ │ │ + addseq r7, lr, r4, ror #8 │ │ │ │ + umullseq r7, lr, r8, r1 │ │ │ │ + @ instruction: 0x009e6ef8 │ │ │ │ + addseq r7, lr, r4, asr #13 │ │ │ │ + addseq r7, lr, r8, lsl #8 │ │ │ │ + addseq r7, lr, ip, lsr r1 │ │ │ │ + addseq r6, lr, r0, lsr #29 │ │ │ │ + addseq r7, lr, ip, ror #12 │ │ │ │ + addseq r7, lr, ip, lsr #7 │ │ │ │ + addseq r7, lr, r0, ror #1 │ │ │ │ + addseq r6, lr, r8, asr #28 │ │ │ │ + addseq r7, lr, r4, lsl r6 │ │ │ │ + addseq r7, lr, r0, asr r3 │ │ │ │ + addseq r7, lr, r4, lsl #1 │ │ │ │ + @ instruction: 0x009e6df0 │ │ │ │ + @ instruction: 0x009e75bc │ │ │ │ + @ instruction: 0x009e72f4 │ │ │ │ + addseq r7, lr, r8, lsr #32 │ │ │ │ + umullseq r6, lr, r8, sp │ │ │ │ + addseq r7, lr, r4, ror #10 │ │ │ │ + umullseq r7, lr, r8, r2 │ │ │ │ + addseq r6, lr, ip, asr #31 │ │ │ │ + addseq r6, lr, r0, asr #26 │ │ │ │ + addseq r6, lr, r8, lsl #26 │ │ │ │ + addseq r6, lr, r4, ror #20 │ │ │ │ + umullseq r6, lr, r8, r7 │ │ │ │ + @ instruction: 0x009e64d0 │ │ │ │ + addseq r6, lr, ip, lsr #25 │ │ │ │ + addseq r6, lr, r8, lsl #20 │ │ │ │ + addseq r6, lr, ip, lsr r7 │ │ │ │ + addseq r6, lr, r8, ror r4 │ │ │ │ + addseq r6, lr, r0, asr ip │ │ │ │ + addseq r6, lr, ip, lsr #19 │ │ │ │ + addseq r6, lr, r0, ror #13 │ │ │ │ + addseq r6, lr, r0, lsr #8 │ │ │ │ + @ instruction: 0x009e6bf4 │ │ │ │ + addseq r6, lr, r0, asr r9 │ │ │ │ + addseq r6, lr, r4, lsl #13 │ │ │ │ + addseq r6, lr, r8, asr #7 │ │ │ │ + umullseq r6, lr, r8, fp │ │ │ │ + @ instruction: 0x009e68f4 │ │ │ │ + addseq r6, lr, r8, lsr #12 │ │ │ │ + addseq r6, lr, r0, ror r3 │ │ │ │ + addseq r6, lr, ip, lsr fp │ │ │ │ + umullseq r6, lr, r8, r8 │ │ │ │ + addseq r6, lr, ip, asr #11 │ │ │ │ + addseq r6, lr, r8, lsl r3 │ │ │ │ + addseq r6, lr, r4, ror #21 │ │ │ │ + addseq r6, lr, ip, lsr r8 │ │ │ │ + addseq r6, lr, r0, ror r5 │ │ │ │ + addseq r6, lr, r0, asr #5 │ │ │ │ + addseq r6, lr, ip, lsl #21 │ │ │ │ + addseq r6, lr, r0, ror #15 │ │ │ │ + addseq r6, lr, r4, lsl r5 │ │ │ │ + addseq r6, lr, r8, ror #4 │ │ │ │ + addseq r6, lr, r4, lsr sl │ │ │ │ + addseq r6, lr, r4, lsl #15 │ │ │ │ + @ instruction: 0x009e64b8 │ │ │ │ + addseq r6, lr, r0, lsl r2 │ │ │ │ + @ instruction: 0x009e69dc │ │ │ │ + addseq r6, lr, r8, lsr #14 │ │ │ │ + addseq r6, lr, ip, asr r4 │ │ │ │ + @ instruction: 0x009e61b8 │ │ │ │ + addseq r6, lr, r4, lsl #19 │ │ │ │ + addseq r6, lr, ip, asr #13 │ │ │ │ + addseq r6, lr, r0, lsl #8 │ │ │ │ + addseq r6, lr, r0, ror #2 │ │ │ │ + addseq r6, lr, ip, lsr #18 │ │ │ │ + addseq r6, lr, r0, ror r6 │ │ │ │ + addseq r6, lr, r4, lsr #7 │ │ │ │ + addseq r6, lr, r8, lsl #2 │ │ │ │ + @ instruction: 0x009e68d4 │ │ │ │ + addseq r6, lr, r4, lsl r6 │ │ │ │ + addseq r6, lr, r8, asr #6 │ │ │ │ + ldrheq r6, [lr], r0 │ │ │ │ + addseq r6, lr, ip, ror r8 │ │ │ │ + @ instruction: 0x009e65b8 │ │ │ │ + addseq r6, lr, ip, ror #5 │ │ │ │ + addseq r6, lr, r8, asr r0 │ │ │ │ + addseq r6, lr, r4, lsr #16 │ │ │ │ + addseq r6, lr, ip, asr r5 │ │ │ │ + umullseq r6, lr, r0, r2 │ │ │ │ + addseq r6, lr, r0 │ │ │ │ + addseq r6, lr, ip, asr #15 │ │ │ │ + addseq r6, lr, r0, lsl #10 │ │ │ │ + addseq r6, lr, r4, lsr r2 │ │ │ │ + addseq r5, lr, r8, lsr #31 │ │ │ │ + addseq r5, lr, ip, ror pc │ │ │ │ + addseq r5, lr, r0, asr pc │ │ │ │ + addseq r5, lr, r4, lsr #30 │ │ │ │ + @ instruction: 0x009e5ef8 │ │ │ │ + @ instruction: 0x009e5ed8 │ │ │ │ + @ instruction: 0x009e5eb8 │ │ │ │ + umullseq r5, lr, r8, lr │ │ │ │ + addseq r5, lr, r8, ror lr │ │ │ │ + addseq r5, lr, ip, asr lr │ │ │ │ + addseq r5, lr, r8, lsr lr │ │ │ │ + addseq r5, lr, r4, lsl lr │ │ │ │ + @ instruction: 0x009e5df0 │ │ │ │ + addseq r5, lr, ip, asr #27 │ │ │ │ + addseq r5, lr, r8, lsr #27 │ │ │ │ + addseq r5, lr, r4, lsl #27 │ │ │ │ + addseq r5, lr, r0, ror #26 │ │ │ │ + addseq r5, lr, ip, lsr sp │ │ │ │ + addseq r5, lr, r0, lsl sp │ │ │ │ + addseq r5, lr, r4, ror #25 │ │ │ │ + @ instruction: 0x009e5cb8 │ │ │ │ + addseq r5, lr, ip, lsl #25 │ │ │ │ + addseq r5, lr, r0, ror #24 │ │ │ │ + addseq r5, lr, r4, lsr ip │ │ │ │ + addseq r5, lr, r8, lsl #24 │ │ │ │ + @ instruction: 0x009e5bdc │ │ │ │ + @ instruction: 0x009e5bb0 │ │ │ │ + addseq r5, lr, ip, lsl #23 │ │ │ │ + addseq r5, lr, r4, ror #22 │ │ │ │ + addseq r5, lr, ip, lsr fp │ │ │ │ + addseq r5, lr, ip, lsl fp │ │ │ │ + @ instruction: 0x009e5af0 │ │ │ │ + addseq r5, lr, r4, asr #21 │ │ │ │ + addseq r5, lr, r4, lsr #21 │ │ │ │ + addseq r5, lr, r4, ror sl │ │ │ │ + addseq r5, lr, r0, asr sl │ │ │ │ + addseq r5, lr, r0, lsr sl │ │ │ │ + addseq r5, lr, r4, lsl #20 │ │ │ │ + addseq r5, lr, r0, ror #19 │ │ │ │ + addseq r5, lr, r0, asr #19 │ │ │ │ + umullseq r5, lr, ip, r9 │ │ │ │ + ldr r0, [pc, #-828] @ 3a99ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3a99cc │ │ │ │ + ldr r0, [pc, #-836] @ 3a99f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3a99d0 │ │ │ │ + ldr r0, [pc, #-844] @ 3a99f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3a99d4 │ │ │ │ + ldr r0, [pc, #-852] @ 3a99f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3a99d8 │ │ │ │ + ldr r0, [pc, #-860] @ 3a99fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 3a99dc │ │ │ │ + ldr r0, [pc, #-868] @ 3a9a00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 3a99e0 │ │ │ │ + ldr r0, [pc, #-876] @ 3a9a04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3a99e4 │ │ │ │ + ldr r0, [pc, #-884] @ 3a9a08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3a99e8 │ │ │ │ + ldr r0, [pc, #-892] @ 3a9a0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 3a99ec │ │ │ │ + ldr r0, [pc, #-900] @ 3a9a10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 3a99f0 │ │ │ │ + ldr r0, [pc, #-908] @ 3a9a14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 3a99f4 │ │ │ │ + ldr r0, [pc, #-916] @ 3a9a18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3a99f8 │ │ │ │ + ldr r0, [pc, #-924] @ 3a9a1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3a99fc │ │ │ │ + ldr r0, [pc, #-932] @ 3a9a20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3a9a00 │ │ │ │ + ldr r0, [pc, #-940] @ 3a9a24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3a9a04 │ │ │ │ + ldr r0, [pc, #-948] @ 3a9a28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3a9a08 │ │ │ │ + ldr r0, [pc, #-956] @ 3a9a2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3a9a0c │ │ │ │ + ldr r0, [pc, #-964] @ 3a9a30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3a9a10 │ │ │ │ + ldr r0, [pc, #-972] @ 3a9a34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3a9a14 │ │ │ │ + ldr r0, [pc, #-980] @ 3a9a38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3a9a18 │ │ │ │ + ldr r0, [pc, #-988] @ 3a9a3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3a9a1c │ │ │ │ + ldr r0, [pc, #-996] @ 3a9a40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3a9a20 │ │ │ │ + ldr r0, [pc, #-1004] @ 3a9a44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3a9a24 │ │ │ │ + ldr r0, [pc, #-1012] @ 3a9a48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3a9a28 │ │ │ │ + ldr r0, [pc, #-1020] @ 3a9a4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 3a9a2c │ │ │ │ + ldr r0, [pc, #-1028] @ 3a9a50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 3a9a30 │ │ │ │ + ldr r0, [pc, #-1036] @ 3a9a54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 3a9a34 │ │ │ │ + ldr r0, [pc, #-1044] @ 3a9a58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 3a9a38 │ │ │ │ + ldr r0, [pc, #-1052] @ 3a9a5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 3a9a3c │ │ │ │ + ldr r0, [pc, #-1060] @ 3a9a60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 3a9a40 │ │ │ │ + ldr r0, [pc, #-1068] @ 3a9a64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 3a9a44 │ │ │ │ + ldr r0, [pc, #-1076] @ 3a9a68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 3a9a48 │ │ │ │ + ldr r0, [pc, #-1084] @ 3a9a6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 3a9a4c │ │ │ │ + ldr r0, [pc, #-1092] @ 3a9a70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 3a9a50 │ │ │ │ + ldr r0, [pc, #-1100] @ 3a9a74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 3a9a54 │ │ │ │ + ldr r0, [pc, #-1108] @ 3a9a78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 3a9a58 │ │ │ │ + ldr r0, [pc, #-1116] @ 3a9a7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 3a9a5c │ │ │ │ + ldr r0, [pc, #-1124] @ 3a9a80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 3a9a60 │ │ │ │ + ldr r0, [pc, #-1132] @ 3a9a84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 3a9a64 │ │ │ │ + ldr r0, [pc, #-1140] @ 3a9a88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 3a9a68 │ │ │ │ + ldr r0, [pc, #-1148] @ 3a9a8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 3a9a6c │ │ │ │ + ldr r0, [pc, #-1156] @ 3a9a90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 3a9a70 │ │ │ │ + ldr r0, [pc, #-1164] @ 3a9a94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 3a9a74 │ │ │ │ + ldr r0, [pc, #-1172] @ 3a9a98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 3a9a78 │ │ │ │ + ldr r0, [pc, #-1180] @ 3a9a9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 3a9a7c │ │ │ │ + ldr r0, [pc, #-1188] @ 3a9aa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 3a9a80 │ │ │ │ + ldr r0, [pc, #-1196] @ 3a9aa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 3a9a84 │ │ │ │ + ldr r0, [pc, #-1204] @ 3a9aa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 3a9a88 │ │ │ │ + ldr r0, [pc, #-1212] @ 3a9aac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 3a9a8c │ │ │ │ + ldr r0, [pc, #-1220] @ 3a9ab0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 3a9a90 │ │ │ │ + ldr r0, [pc, #-1228] @ 3a9ab4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 3a9a94 │ │ │ │ + ldr r0, [pc, #-1236] @ 3a9ab8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 3a9a98 │ │ │ │ + ldr r0, [pc, #-1244] @ 3a9abc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 3a9a9c │ │ │ │ + ldr r0, [pc, #-1252] @ 3a9ac0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 3a9aa0 │ │ │ │ + ldr r0, [pc, #-1260] @ 3a9ac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 3a9aa4 │ │ │ │ + ldr r0, [pc, #-1268] @ 3a9ac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 3a9aa8 │ │ │ │ + ldr r0, [pc, #-1276] @ 3a9acc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 3a9aac │ │ │ │ + ldr r0, [pc, #-1284] @ 3a9ad0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 3a9ab0 │ │ │ │ + ldr r0, [pc, #-1292] @ 3a9ad4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 3a9ab4 │ │ │ │ + ldr r0, [pc, #-1300] @ 3a9ad8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 3a9ab8 │ │ │ │ + ldr r0, [pc, #-1308] @ 3a9adc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 3a9abc │ │ │ │ + ldr r0, [pc, #-1316] @ 3a9ae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 3a9ac0 │ │ │ │ + ldr r0, [pc, #-1324] @ 3a9ae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 3a9ac4 │ │ │ │ + ldr r0, [pc, #-1332] @ 3a9ae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 3a9ac8 │ │ │ │ + ldr r0, [pc, #-1340] @ 3a9aec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3a9acc │ │ │ │ + ldr r0, [pc, #-1348] @ 3a9af0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3a9ad0 │ │ │ │ + ldr r0, [pc, #-1356] @ 3a9af4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3a9ad4 │ │ │ │ + ldr r0, [pc, #-1364] @ 3a9af8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3a9ad8 │ │ │ │ + ldr r0, [pc, #-1372] @ 3a9afc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 3a9adc │ │ │ │ + ldr r0, [pc, #-1380] @ 3a9b00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 3a9ae0 │ │ │ │ + ldr r0, [pc, #-1388] @ 3a9b04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3a9ae4 │ │ │ │ + ldr r0, [pc, #-1396] @ 3a9b08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3a9ae8 │ │ │ │ + ldr r0, [pc, #-1404] @ 3a9b0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 3a9aec │ │ │ │ + ldr r0, [pc, #-1412] @ 3a9b10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 3a9af0 │ │ │ │ + ldr r0, [pc, #-1420] @ 3a9b14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 3a9af4 │ │ │ │ + ldr r0, [pc, #-1428] @ 3a9b18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3a9af8 │ │ │ │ + ldr r0, [pc, #-1436] @ 3a9b1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3a9afc │ │ │ │ + ldr r0, [pc, #-1444] @ 3a9b20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3a9b00 │ │ │ │ + ldr r0, [pc, #-1452] @ 3a9b24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3a9b04 │ │ │ │ + ldr r0, [pc, #-1460] @ 3a9b28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3a9b08 │ │ │ │ + ldr r0, [pc, #-1468] @ 3a9b2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3a9b0c │ │ │ │ + ldr r0, [pc, #-1476] @ 3a9b30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3a9b10 │ │ │ │ + ldr r0, [pc, #-1484] @ 3a9b34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3a9b14 │ │ │ │ + ldr r0, [pc, #-1492] @ 3a9b38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3a9b18 │ │ │ │ + ldr r0, [pc, #-1500] @ 3a9b3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3a9b1c │ │ │ │ + ldr r0, [pc, #-1508] @ 3a9b40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3a9b20 │ │ │ │ + ldr r0, [pc, #-1516] @ 3a9b44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3a9b24 │ │ │ │ + ldr r0, [pc, #-1524] @ 3a9b48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3a9b28 │ │ │ │ + ldr r0, [pc, #-1532] @ 3a9b4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3a9b2c │ │ │ │ + ldr r0, [pc, #-1540] @ 3a9b50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3a9b30 │ │ │ │ + ldr r0, [pc, #-1548] @ 3a9b54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3a9b34 │ │ │ │ + ldr r0, [pc, #-1556] @ 3a9b58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3a9b38 │ │ │ │ + ldr r0, [pc, #-1564] @ 3a9b5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3a9b3c │ │ │ │ + ldr r0, [pc, #-1572] @ 3a9b60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3a9b40 │ │ │ │ + ldr r0, [pc, #-1580] @ 3a9b64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 3a9b44 │ │ │ │ + ldr r0, [pc, #-1588] @ 3a9b68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 3a9b48 │ │ │ │ + ldr r0, [pc, #-1596] @ 3a9b6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 3a9b4c │ │ │ │ + ldr r0, [pc, #-1604] @ 3a9b70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 3a9b50 │ │ │ │ + ldr r0, [pc, #-1612] @ 3a9b74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3a9b54 │ │ │ │ + ldr r0, [pc, #-1620] @ 3a9b78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3a9b58 │ │ │ │ + ldr r0, [pc, #-1628] @ 3a9b7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3a9b5c │ │ │ │ + ldr r0, [pc, #-1636] @ 3a9b80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3a9b60 │ │ │ │ + ldr r0, [pc, #-1644] @ 3a9b84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3a9b64 │ │ │ │ + ldr r0, [pc, #-1652] @ 3a9b88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3a9b68 │ │ │ │ + ldr r0, [pc, #-1660] @ 3a9b8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3a9b6c │ │ │ │ + ldr r0, [pc, #-1668] @ 3a9b90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 3a9b70 │ │ │ │ + ldr r0, [pc, #-1676] @ 3a9b94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 3a9b74 │ │ │ │ + ldr r0, [pc, #-1684] @ 3a9b98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 3a9b78 │ │ │ │ + ldr r0, [pc, #-1692] @ 3a9b9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 3a9b7c │ │ │ │ + ldr r0, [pc, #-1700] @ 3a9ba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 3a9b80 │ │ │ │ + ldr r0, [pc, #-1708] @ 3a9ba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 3a9b84 │ │ │ │ + ldr r0, [pc, #-1716] @ 3a9ba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 3a9b88 │ │ │ │ + ldr r0, [pc, #-1724] @ 3a9bac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 3a9b8c │ │ │ │ + ldr r0, [pc, #-1732] @ 3a9bb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 3a9b90 │ │ │ │ + ldr r0, [pc, #-1740] @ 3a9bb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 3a9b94 │ │ │ │ + ldr r0, [pc, #-1748] @ 3a9bb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 3a9b98 │ │ │ │ + ldr r0, [pc, #-1756] @ 3a9bbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 3a9b9c │ │ │ │ + ldr r0, [pc, #-1764] @ 3a9bc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 3a9ba0 │ │ │ │ + ldr r0, [pc, #-1772] @ 3a9bc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 3a9ba4 │ │ │ │ + ldr r0, [pc, #-1780] @ 3a9bc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 3a9ba8 │ │ │ │ + ldr r0, [pc, #-1788] @ 3a9bcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 3a9bac │ │ │ │ + ldr r0, [pc, #-1796] @ 3a9bd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 3a9bb0 │ │ │ │ + ldr r0, [pc, #-1804] @ 3a9bd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 3a9bb4 │ │ │ │ + ldr r0, [pc, #-1812] @ 3a9bd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 3a9bb8 │ │ │ │ + ldr r0, [pc, #-1820] @ 3a9bdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 3a9bbc │ │ │ │ + ldr r0, [pc, #-1828] @ 3a9be0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 3a9bc0 │ │ │ │ + ldr r0, [pc, #-1836] @ 3a9be4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 3a9bc4 │ │ │ │ + ldr r0, [pc, #-1844] @ 3a9be8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 3a9bc8 │ │ │ │ + ldr r0, [pc, #-1852] @ 3a9bec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3a9bcc │ │ │ │ + ldr r0, [pc, #-1860] @ 3a9bf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3a9bd0 │ │ │ │ + ldr r0, [pc, #-1868] @ 3a9bf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3a9bd4 │ │ │ │ + ldr r0, [pc, #-1876] @ 3a9bf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3a9bd8 │ │ │ │ + ldr r0, [pc, #-1884] @ 3a9bfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 3a9bdc │ │ │ │ + ldr r0, [pc, #-1892] @ 3a9c00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 3a9be0 │ │ │ │ + ldr r0, [pc, #-1900] @ 3a9c04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3a9be4 │ │ │ │ + ldr r0, [pc, #-1908] @ 3a9c08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3a9be8 │ │ │ │ + ldr r0, [pc, #-1916] @ 3a9c0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 3a9bec │ │ │ │ + ldr r0, [pc, #-1924] @ 3a9c10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 3a9bf0 │ │ │ │ + ldr r0, [pc, #-1932] @ 3a9c14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 3a9bf4 │ │ │ │ + ldr r0, [pc, #-1940] @ 3a9c18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3a9bf8 │ │ │ │ + ldr r0, [pc, #-1948] @ 3a9c1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3a9bfc │ │ │ │ + ldr r0, [pc, #-1956] @ 3a9c20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3a9c00 │ │ │ │ + ldr r0, [pc, #-1964] @ 3a9c24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3a9c04 │ │ │ │ + ldr r0, [pc, #-1972] @ 3a9c28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3a9c08 │ │ │ │ + ldr r0, [pc, #-1980] @ 3a9c2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3a9c0c │ │ │ │ + ldr r0, [pc, #-1988] @ 3a9c30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3a9c10 │ │ │ │ + ldr r0, [pc, #-1996] @ 3a9c34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3a9c14 │ │ │ │ + ldr r0, [pc, #-2004] @ 3a9c38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3a9c18 │ │ │ │ + ldr r0, [pc, #-2012] @ 3a9c3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3a9c1c │ │ │ │ + ldr r0, [pc, #-2020] @ 3a9c40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3a9c20 │ │ │ │ + ldr r0, [pc, #-2028] @ 3a9c44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3a9c24 │ │ │ │ + ldr r0, [pc, #-2036] @ 3a9c48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3a9c28 │ │ │ │ + ldr r0, [pc, #-2044] @ 3a9c4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3a9c2c │ │ │ │ + ldr r0, [pc, #-2052] @ 3a9c50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3a9c30 │ │ │ │ + ldr r0, [pc, #-2060] @ 3a9c54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3a9c34 │ │ │ │ + ldr r0, [pc, #-2068] @ 3a9c58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3a9c38 │ │ │ │ + ldr r0, [pc, #-2076] @ 3a9c5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3a9c3c │ │ │ │ + ldr r0, [pc, #-2084] @ 3a9c60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3a9c40 │ │ │ │ + ldr r0, [pc, #-2092] @ 3a9c64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3a9c44 │ │ │ │ + ldr r0, [pc, #-2100] @ 3a9c68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3a9c48 │ │ │ │ + ldr r0, [pc, #-2108] @ 3a9c6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3a9c4c │ │ │ │ + ldr r0, [pc, #-2116] @ 3a9c70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3a9c50 │ │ │ │ + ldr r0, [pc, #-2124] @ 3a9c74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3a9c54 │ │ │ │ + ldr r0, [pc, #-2132] @ 3a9c78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 3a9c58 │ │ │ │ + ldr r0, [pc, #-2140] @ 3a9c7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 3a9c5c │ │ │ │ + ldr r0, [pc, #-2148] @ 3a9c80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 3a9c60 │ │ │ │ + ldr r0, [pc, #-2156] @ 3a9c84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 3a9c64 │ │ │ │ + ldr r0, [pc, #-2164] @ 3a9c88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 3a9c68 │ │ │ │ + ldr r0, [pc, #-2172] @ 3a9c8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 3a9c6c │ │ │ │ + ldr r0, [pc, #-2180] @ 3a9c90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 3a9c70 │ │ │ │ + ldr r0, [pc, #-2188] @ 3a9c94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 3a9c74 │ │ │ │ + ldr r0, [pc, #-2196] @ 3a9c98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 3a9c78 │ │ │ │ + ldr r0, [pc, #-2204] @ 3a9c9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 3a9c7c │ │ │ │ + ldr r0, [pc, #-2212] @ 3a9ca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 3a9c80 │ │ │ │ + ldr r0, [pc, #-2220] @ 3a9ca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 3a9c84 │ │ │ │ + ldr r0, [pc, #-2228] @ 3a9ca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 3a9c88 │ │ │ │ + ldr r0, [pc, #-2236] @ 3a9cac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 3a9c8c │ │ │ │ + ldr r0, [pc, #-2244] @ 3a9cb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 3a9c90 │ │ │ │ + ldr r0, [pc, #-2252] @ 3a9cb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 3a9c94 │ │ │ │ + ldr r0, [pc, #-2260] @ 3a9cb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 3a9c98 │ │ │ │ + ldr r0, [pc, #-2268] @ 3a9cbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 3a9c9c │ │ │ │ + ldr r0, [pc, #-2276] @ 3a9cc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 3a9ca0 │ │ │ │ + ldr r0, [pc, #-2284] @ 3a9cc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 3a9ca4 │ │ │ │ + ldr r0, [pc, #-2292] @ 3a9cc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 3a9ca8 │ │ │ │ + ldr r0, [pc, #-2300] @ 3a9ccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 3a9cac │ │ │ │ + ldr r0, [pc, #-2308] @ 3a9cd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 3a9cb0 │ │ │ │ + ldr r0, [pc, #-2316] @ 3a9cd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 3a9cb4 │ │ │ │ + ldr r0, [pc, #-2324] @ 3a9cd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 3a9cb8 │ │ │ │ + ldr r0, [pc, #-2332] @ 3a9cdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 3a9cbc │ │ │ │ + ldr r0, [pc, #-2340] @ 3a9ce0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 3a9cc0 │ │ │ │ + ldr r0, [pc, #-2348] @ 3a9ce4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 3a9cc4 │ │ │ │ + ldr r0, [pc, #-2356] @ 3a9ce8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 3a9cc8 │ │ │ │ + ldr r0, [pc, #-2364] @ 3a9cec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 3a9ccc │ │ │ │ + ldr r0, [pc, #-2372] @ 3a9cf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 3a9cd0 │ │ │ │ + ldr r0, [pc, #-2380] @ 3a9cf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 3a9cd4 │ │ │ │ + ldr r0, [pc, #-2388] @ 3a9cf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 3a9cd8 │ │ │ │ + ldr r0, [pc, #-2396] @ 3a9cfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 3a9cdc │ │ │ │ + ldr r0, [pc, #-2404] @ 3a9d00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 3a9ce0 │ │ │ │ + ldr r0, [pc, #-2412] @ 3a9d04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 3a9ce4 │ │ │ │ + ldr r0, [pc, #-2420] @ 3a9d08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 3a9ce8 │ │ │ │ + ldr r0, [pc, #-2428] @ 3a9d0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3a9cec │ │ │ │ + ldr r0, [pc, #-2436] @ 3a9d10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3a9cf0 │ │ │ │ + ldr r0, [pc, #-2444] @ 3a9d14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3a9cf4 │ │ │ │ + ldr r0, [pc, #-2452] @ 3a9d18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3a9cf8 │ │ │ │ + ldr r0, [pc, #-2460] @ 3a9d1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 3ab028 │ │ │ │ + ldr r0, [pc, #2440] @ 3ab04c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 3ab02c │ │ │ │ + ldr r0, [pc, #2432] @ 3ab050 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 3ab030 │ │ │ │ + ldr r0, [pc, #2424] @ 3ab054 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 3ab034 │ │ │ │ + ldr r0, [pc, #2416] @ 3ab058 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 3ab038 │ │ │ │ + ldr r0, [pc, #2408] @ 3ab05c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 3ab03c │ │ │ │ + ldr r0, [pc, #2400] @ 3ab060 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 3ab040 │ │ │ │ + ldr r0, [pc, #2392] @ 3ab064 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3ab044 │ │ │ │ + ldr r0, [pc, #2384] @ 3ab068 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3ab048 │ │ │ │ + ldr r0, [pc, #2376] @ 3ab06c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3ab04c │ │ │ │ + ldr r0, [pc, #2368] @ 3ab070 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3ab050 │ │ │ │ + ldr r0, [pc, #2360] @ 3ab074 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3ab054 │ │ │ │ + ldr r0, [pc, #2352] @ 3ab078 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3ab058 │ │ │ │ + ldr r0, [pc, #2344] @ 3ab07c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 3ab05c │ │ │ │ + ldr r0, [pc, #2336] @ 3ab080 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 3ab060 │ │ │ │ + ldr r0, [pc, #2328] @ 3ab084 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 3ab064 │ │ │ │ + ldr r0, [pc, #2320] @ 3ab088 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3ab068 │ │ │ │ + ldr r0, [pc, #2312] @ 3ab08c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3ab06c │ │ │ │ + ldr r0, [pc, #2304] @ 3ab090 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 3ab070 │ │ │ │ + ldr r0, [pc, #2296] @ 3ab094 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 3ab074 │ │ │ │ + ldr r0, [pc, #2288] @ 3ab098 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 3ab078 │ │ │ │ + ldr r0, [pc, #2280] @ 3ab09c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 3ab07c │ │ │ │ + ldr r0, [pc, #2272] @ 3ab0a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 3ab080 │ │ │ │ + ldr r0, [pc, #2264] @ 3ab0a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 3ab084 │ │ │ │ + ldr r0, [pc, #2256] @ 3ab0a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 3ab088 │ │ │ │ + ldr r0, [pc, #2248] @ 3ab0ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 3ab08c │ │ │ │ + ldr r0, [pc, #2240] @ 3ab0b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 3ab090 │ │ │ │ + ldr r0, [pc, #2232] @ 3ab0b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 3ab094 │ │ │ │ + ldr r0, [pc, #2224] @ 3ab0b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3ab098 │ │ │ │ + ldr r0, [pc, #2216] @ 3ab0bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3ab09c │ │ │ │ + ldr r0, [pc, #2208] @ 3ab0c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 3ab0a0 │ │ │ │ + ldr r0, [pc, #2200] @ 3ab0c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 3ab0a4 │ │ │ │ + ldr r0, [pc, #2192] @ 3ab0c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 3ab0a8 │ │ │ │ + ldr r0, [pc, #2184] @ 3ab0cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 3ab0ac │ │ │ │ + ldr r0, [pc, #2176] @ 3ab0d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 3ab0b0 │ │ │ │ + ldr r0, [pc, #2168] @ 3ab0d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 3ab0b4 │ │ │ │ + ldr r0, [pc, #2160] @ 3ab0d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3ab0b8 │ │ │ │ + ldr r0, [pc, #2152] @ 3ab0dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3ab0bc │ │ │ │ + ldr r0, [pc, #2144] @ 3ab0e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3ab0c0 │ │ │ │ + ldr r0, [pc, #2136] @ 3ab0e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3ab0c4 │ │ │ │ + ldr r0, [pc, #2128] @ 3ab0e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 3ab0c8 │ │ │ │ + ldr r0, [pc, #2120] @ 3ab0ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3ab0cc │ │ │ │ + ldr r0, [pc, #2112] @ 3ab0f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3ab0d0 │ │ │ │ + ldr r0, [pc, #2104] @ 3ab0f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3ab0d4 │ │ │ │ + ldr r0, [pc, #2096] @ 3ab0f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3ab0d8 │ │ │ │ + ldr r0, [pc, #2088] @ 3ab0fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3ab0dc │ │ │ │ + ldr r0, [pc, #2080] @ 3ab100 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3ab0e0 │ │ │ │ + ldr r0, [pc, #2072] @ 3ab104 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3ab0e4 │ │ │ │ + ldr r0, [pc, #2064] @ 3ab108 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 3ab0e8 │ │ │ │ + ldr r0, [pc, #2056] @ 3ab10c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3ab0ec │ │ │ │ + ldr r0, [pc, #2048] @ 3ab110 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3ab0f0 │ │ │ │ + ldr r0, [pc, #2040] @ 3ab114 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3ab0f4 │ │ │ │ + ldr r0, [pc, #2032] @ 3ab118 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 3ab0f8 │ │ │ │ + ldr r0, [pc, #2024] @ 3ab11c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3ab0fc │ │ │ │ + ldr r0, [pc, #2016] @ 3ab120 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3ab100 │ │ │ │ + ldr r0, [pc, #2008] @ 3ab124 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3ab104 │ │ │ │ + ldr r0, [pc, #2000] @ 3ab128 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3ab108 │ │ │ │ + ldr r0, [pc, #1992] @ 3ab12c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3ab10c │ │ │ │ + ldr r0, [pc, #1984] @ 3ab130 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3ab110 │ │ │ │ + ldr r0, [pc, #1976] @ 3ab134 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3ab114 │ │ │ │ + ldr r0, [pc, #1968] @ 3ab138 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3ab118 │ │ │ │ + ldr r0, [pc, #1960] @ 3ab13c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3ab11c │ │ │ │ + ldr r0, [pc, #1952] @ 3ab140 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3ab120 │ │ │ │ + ldr r0, [pc, #1944] @ 3ab144 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3ab124 │ │ │ │ + ldr r0, [pc, #1936] @ 3ab148 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3ab128 │ │ │ │ + ldr r0, [pc, #1928] @ 3ab14c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3ab12c │ │ │ │ + ldr r0, [pc, #1920] @ 3ab150 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3ab130 │ │ │ │ + ldr r0, [pc, #1912] @ 3ab154 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3ab134 │ │ │ │ + ldr r0, [pc, #1904] @ 3ab158 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3ab138 │ │ │ │ + ldr r0, [pc, #1896] @ 3ab15c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3ab13c │ │ │ │ + ldr r0, [pc, #1888] @ 3ab160 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3ab140 │ │ │ │ + ldr r0, [pc, #1880] @ 3ab164 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3ab144 │ │ │ │ + ldr r0, [pc, #1872] @ 3ab168 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3ab148 │ │ │ │ + ldr r0, [pc, #1864] @ 3ab16c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3ab14c │ │ │ │ + ldr r0, [pc, #1856] @ 3ab170 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3ab150 │ │ │ │ + ldr r0, [pc, #1848] @ 3ab174 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3ab154 │ │ │ │ + ldr r0, [pc, #1840] @ 3ab178 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3ab158 │ │ │ │ + ldr r0, [pc, #1832] @ 3ab17c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 3ab15c │ │ │ │ + ldr r0, [pc, #1824] @ 3ab180 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 3ab160 │ │ │ │ + ldr r0, [pc, #1816] @ 3ab184 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 3ab164 │ │ │ │ + ldr r0, [pc, #1808] @ 3ab188 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3ab168 │ │ │ │ + ldr r0, [pc, #1800] @ 3ab18c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3ab16c │ │ │ │ + ldr r0, [pc, #1792] @ 3ab190 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 3ab170 │ │ │ │ + ldr r0, [pc, #1784] @ 3ab194 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 3ab174 │ │ │ │ + ldr r0, [pc, #1776] @ 3ab198 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 3ab178 │ │ │ │ + ldr r0, [pc, #1768] @ 3ab19c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 3ab17c │ │ │ │ + ldr r0, [pc, #1760] @ 3ab1a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 3ab180 │ │ │ │ + ldr r0, [pc, #1752] @ 3ab1a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 3ab184 │ │ │ │ + ldr r0, [pc, #1744] @ 3ab1a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 3ab188 │ │ │ │ + ldr r0, [pc, #1736] @ 3ab1ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 3ab18c │ │ │ │ + ldr r0, [pc, #1728] @ 3ab1b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 3ab190 │ │ │ │ + ldr r0, [pc, #1720] @ 3ab1b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3ab194 │ │ │ │ + ldr r0, [pc, #1712] @ 3ab1b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3ab198 │ │ │ │ + ldr r0, [pc, #1704] @ 3ab1bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3ab19c │ │ │ │ + ldr r0, [pc, #1696] @ 3ab1c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3ab1a0 │ │ │ │ + ldr r0, [pc, #1688] @ 3ab1c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3ab1a4 │ │ │ │ + ldr r0, [pc, #1680] @ 3ab1c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3ab1a8 │ │ │ │ + ldr r0, [pc, #1672] @ 3ab1cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3ab1ac │ │ │ │ + ldr r0, [pc, #1664] @ 3ab1d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3ab1b0 │ │ │ │ + ldr r0, [pc, #1656] @ 3ab1d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3ab1b4 │ │ │ │ + ldr r0, [pc, #1648] @ 3ab1d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3ab1b8 │ │ │ │ + ldr r0, [pc, #1640] @ 3ab1dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3ab1bc │ │ │ │ + ldr r0, [pc, #1632] @ 3ab1e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3ab1c0 │ │ │ │ + ldr r0, [pc, #1624] @ 3ab1e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3ab1c4 │ │ │ │ + ldr r0, [pc, #1616] @ 3ab1e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3ab1c8 │ │ │ │ + ldr r0, [pc, #1608] @ 3ab1ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3ab1cc │ │ │ │ + ldr r0, [pc, #1600] @ 3ab1f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3ab1d0 │ │ │ │ + ldr r0, [pc, #1592] @ 3ab1f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3ab1d4 │ │ │ │ + ldr r0, [pc, #1584] @ 3ab1f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3ab1d8 │ │ │ │ + ldr r0, [pc, #1576] @ 3ab1fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3ab1dc │ │ │ │ + ldr r0, [pc, #1568] @ 3ab200 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3ab1e0 │ │ │ │ + ldr r0, [pc, #1560] @ 3ab204 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3ab1e4 │ │ │ │ + ldr r0, [pc, #1552] @ 3ab208 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3ab1e8 │ │ │ │ + ldr r0, [pc, #1544] @ 3ab20c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3ab1ec │ │ │ │ + ldr r0, [pc, #1536] @ 3ab210 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3ab1f0 │ │ │ │ + ldr r0, [pc, #1528] @ 3ab214 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3ab1f4 │ │ │ │ + ldr r0, [pc, #1520] @ 3ab218 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 3ab1f8 │ │ │ │ + ldr r0, [pc, #1512] @ 3ab21c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3ab1fc │ │ │ │ + ldr r0, [pc, #1504] @ 3ab220 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3ab200 │ │ │ │ + ldr r0, [pc, #1496] @ 3ab224 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3ab204 │ │ │ │ + ldr r0, [pc, #1488] @ 3ab228 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3ab208 │ │ │ │ + ldr r0, [pc, #1480] @ 3ab22c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3ab20c │ │ │ │ + ldr r0, [pc, #1472] @ 3ab230 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3ab210 │ │ │ │ + ldr r0, [pc, #1464] @ 3ab234 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3ab214 │ │ │ │ + ldr r0, [pc, #1456] @ 3ab238 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3ab218 │ │ │ │ + ldr r0, [pc, #1448] @ 3ab23c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3ab21c │ │ │ │ + ldr r0, [pc, #1440] @ 3ab240 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3ab220 │ │ │ │ + ldr r0, [pc, #1432] @ 3ab244 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3ab224 │ │ │ │ + ldr r0, [pc, #1424] @ 3ab248 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3ab228 │ │ │ │ + ldr r0, [pc, #1416] @ 3ab24c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3ab22c │ │ │ │ + ldr r0, [pc, #1408] @ 3ab250 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3ab230 │ │ │ │ + ldr r0, [pc, #1400] @ 3ab254 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3ab234 │ │ │ │ + ldr r0, [pc, #1392] @ 3ab258 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3ab238 │ │ │ │ + ldr r0, [pc, #1384] @ 3ab25c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3ab23c │ │ │ │ + ldr r0, [pc, #1376] @ 3ab260 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3ab240 │ │ │ │ + ldr r0, [pc, #1368] @ 3ab264 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3ab244 │ │ │ │ + ldr r0, [pc, #1360] @ 3ab268 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3ab248 │ │ │ │ + ldr r0, [pc, #1352] @ 3ab26c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3ab24c │ │ │ │ + ldr r0, [pc, #1344] @ 3ab270 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3ab250 │ │ │ │ + ldr r0, [pc, #1336] @ 3ab274 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3ab254 │ │ │ │ + ldr r0, [pc, #1328] @ 3ab278 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3ab258 │ │ │ │ + ldr r0, [pc, #1320] @ 3ab27c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 3ab25c │ │ │ │ + ldr r0, [pc, #1312] @ 3ab280 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 3ab260 │ │ │ │ + ldr r0, [pc, #1304] @ 3ab284 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 3ab264 │ │ │ │ + ldr r0, [pc, #1296] @ 3ab288 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3ab268 │ │ │ │ + ldr r0, [pc, #1288] @ 3ab28c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3ab26c │ │ │ │ + ldr r0, [pc, #1280] @ 3ab290 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3ab270 │ │ │ │ + ldr r0, [pc, #1272] @ 3ab294 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3ab274 │ │ │ │ + ldr r0, [pc, #1264] @ 3ab298 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3ab278 │ │ │ │ + ldr r0, [pc, #1256] @ 3ab29c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 3ab27c │ │ │ │ + ldr r0, [pc, #1248] @ 3ab2a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 3ab280 │ │ │ │ + ldr r0, [pc, #1240] @ 3ab2a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 3ab284 │ │ │ │ + ldr r0, [pc, #1232] @ 3ab2a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3ab288 │ │ │ │ + ldr r0, [pc, #1224] @ 3ab2ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3ab28c │ │ │ │ + ldr r0, [pc, #1216] @ 3ab2b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3ab290 │ │ │ │ + ldr r0, [pc, #1208] @ 3ab2b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3ab294 │ │ │ │ + ldr r0, [pc, #1200] @ 3ab2b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3ab298 │ │ │ │ + ldr r0, [pc, #1192] @ 3ab2bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3ab29c │ │ │ │ + ldr r0, [pc, #1184] @ 3ab2c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3ab2a0 │ │ │ │ + ldr r0, [pc, #1176] @ 3ab2c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3ab2a4 │ │ │ │ + ldr r0, [pc, #1168] @ 3ab2c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3ab2a8 │ │ │ │ + ldr r0, [pc, #1160] @ 3ab2cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3ab2ac │ │ │ │ + ldr r0, [pc, #1152] @ 3ab2d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3ab2b0 │ │ │ │ + ldr r0, [pc, #1144] @ 3ab2d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3ab2b4 │ │ │ │ + ldr r0, [pc, #1136] @ 3ab2d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3ab2b8 │ │ │ │ + ldr r0, [pc, #1128] @ 3ab2dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3ab2bc │ │ │ │ + ldr r0, [pc, #1120] @ 3ab2e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3ab2c0 │ │ │ │ + ldr r0, [pc, #1112] @ 3ab2e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3ab2c4 │ │ │ │ + ldr r0, [pc, #1104] @ 3ab2e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3ab2c8 │ │ │ │ + ldr r0, [pc, #1096] @ 3ab2ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3ab2cc │ │ │ │ + ldr r0, [pc, #1088] @ 3ab2f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3ab2d0 │ │ │ │ + ldr r0, [pc, #1080] @ 3ab2f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3ab2d4 │ │ │ │ + ldr r0, [pc, #1072] @ 3ab2f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3ab2d8 │ │ │ │ + ldr r0, [pc, #1064] @ 3ab2fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3ab2dc │ │ │ │ + ldr r0, [pc, #1056] @ 3ab300 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3ab2e0 │ │ │ │ + ldr r0, [pc, #1048] @ 3ab304 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3ab2e4 │ │ │ │ + ldr r0, [pc, #1040] @ 3ab308 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3ab2e8 │ │ │ │ + ldr r0, [pc, #1032] @ 3ab30c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3ab2ec │ │ │ │ + ldr r0, [pc, #1024] @ 3ab310 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3ab2f0 │ │ │ │ + ldr r0, [pc, #1016] @ 3ab314 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3ab2f4 │ │ │ │ + ldr r0, [pc, #1008] @ 3ab318 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 3ab2f8 │ │ │ │ + ldr r0, [pc, #1000] @ 3ab31c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 3ab2fc │ │ │ │ + ldr r0, [pc, #992] @ 3ab320 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 3ab300 │ │ │ │ + ldr r0, [pc, #984] @ 3ab324 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 3ab304 │ │ │ │ + ldr r0, [pc, #976] @ 3ab328 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 3ab308 │ │ │ │ + ldr r0, [pc, #968] @ 3ab32c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 3ab30c │ │ │ │ + ldr r0, [pc, #960] @ 3ab330 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3ab310 │ │ │ │ + ldr r0, [pc, #952] @ 3ab334 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3ab314 │ │ │ │ + ldr r0, [pc, #944] @ 3ab338 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 3ab318 │ │ │ │ + ldr r0, [pc, #936] @ 3ab33c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3ab31c │ │ │ │ + ldr r0, [pc, #928] @ 3ab340 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3ab320 │ │ │ │ + ldr r0, [pc, #920] @ 3ab344 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3ab324 │ │ │ │ + ldr r0, [pc, #912] @ 3ab348 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3ab328 │ │ │ │ + ldr r0, [pc, #904] @ 3ab34c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 3ab32c │ │ │ │ + ldr r0, [pc, #896] @ 3ab350 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 3ab330 │ │ │ │ + ldr r0, [pc, #888] @ 3ab354 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 3ab334 │ │ │ │ + ldr r0, [pc, #880] @ 3ab358 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 3ab338 │ │ │ │ + ldr r0, [pc, #872] @ 3ab35c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 3ab33c │ │ │ │ + ldr r0, [pc, #864] @ 3ab360 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3ab340 │ │ │ │ + ldr r0, [pc, #856] @ 3ab364 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3ab344 │ │ │ │ + ldr r0, [pc, #848] @ 3ab368 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3ab348 │ │ │ │ + ldr r0, [pc, #840] @ 3ab36c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 3ab34c │ │ │ │ + ldr r0, [pc, #832] @ 3ab370 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 3ab350 │ │ │ │ + ldr r0, [pc, #824] @ 3ab374 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 3ab354 │ │ │ │ + ldr r0, [pc, #816] @ 3ab378 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - addseq r5, lr, r8, ror r9 │ │ │ │ - addseq r5, lr, ip, asr #18 │ │ │ │ - addseq r5, lr, r8, lsl r9 │ │ │ │ - addseq r5, lr, r8, ror #17 │ │ │ │ - addseq r5, lr, r4, asr #17 │ │ │ │ - umullseq r5, lr, r4, r8 │ │ │ │ - addseq r5, lr, r4, ror #16 │ │ │ │ - addseq r5, lr, ip, lsr r8 │ │ │ │ - addseq r5, lr, r4, lsl r8 │ │ │ │ - addseq r5, lr, ip, ror #15 │ │ │ │ - addseq r5, lr, ip, asr #15 │ │ │ │ - addseq r5, lr, r0, lsr #15 │ │ │ │ - addseq r5, lr, ip, ror #14 │ │ │ │ - addseq r5, lr, r8, lsr r7 │ │ │ │ - addseq r5, lr, r4, lsl #14 │ │ │ │ - @ instruction: 0x009e56d0 │ │ │ │ - umullseq r5, lr, ip, r6 │ │ │ │ - addseq r5, lr, r8, ror #12 │ │ │ │ - addseq r5, lr, r4, lsr r6 │ │ │ │ - addseq r5, lr, r0, lsl #12 │ │ │ │ - addseq r5, lr, ip, asr #11 │ │ │ │ - umullseq r5, lr, r8, r5 │ │ │ │ - addseq r5, lr, r4, ror #10 │ │ │ │ - addseq r5, lr, r0, lsr r5 │ │ │ │ - @ instruction: 0x009e54fc │ │ │ │ - addseq r5, lr, r8, asr #9 │ │ │ │ - umullseq r5, lr, r4, r4 │ │ │ │ - addseq r5, lr, r0, ror #8 │ │ │ │ - addseq r5, lr, ip, lsr #8 │ │ │ │ - @ instruction: 0x009e53f8 │ │ │ │ - addseq r5, lr, r4, asr #7 │ │ │ │ - umullseq r5, lr, r0, r3 │ │ │ │ - addseq r5, lr, ip, asr r3 │ │ │ │ - addseq r5, lr, r8, lsr #6 │ │ │ │ - @ instruction: 0x009e52f4 │ │ │ │ - addseq r5, lr, r0, asr #5 │ │ │ │ - addseq r5, lr, ip, lsl #5 │ │ │ │ - addseq r5, lr, r8, asr r2 │ │ │ │ - addseq r5, lr, r4, lsr #4 │ │ │ │ - @ instruction: 0x009e51f0 │ │ │ │ - @ instruction: 0x009e51bc │ │ │ │ - addseq r5, lr, r8, lsl #3 │ │ │ │ - addseq r5, lr, r4, asr r1 │ │ │ │ - addseq r5, lr, r0, lsr #2 │ │ │ │ - ldrsheq r5, [lr], r8 │ │ │ │ - ldrheq r5, [lr], r4 │ │ │ │ - addseq r5, lr, ip, rrx │ │ │ │ - addseq r5, lr, r4, lsr #32 │ │ │ │ - addseq r4, lr, r4, ror #31 │ │ │ │ - addseq r4, lr, r4, lsr #31 │ │ │ │ - addseq r4, lr, r4, ror #30 │ │ │ │ - addseq r4, lr, ip, lsr pc │ │ │ │ - addseq r4, lr, r4, lsl pc │ │ │ │ - addseq r4, lr, ip, ror #29 │ │ │ │ - addseq r4, lr, r4, asr #29 │ │ │ │ - umullseq r4, lr, ip, lr │ │ │ │ - addseq r4, lr, r4, ror lr │ │ │ │ - addseq r4, lr, ip, asr #28 │ │ │ │ - addseq r4, lr, ip, lsr #28 │ │ │ │ - addseq r4, lr, r4, lsl #28 │ │ │ │ - addseq r4, lr, r0, ror #27 │ │ │ │ - addseq r4, lr, ip, lsr #27 │ │ │ │ - addseq r4, lr, r4, lsl #27 │ │ │ │ - addseq r4, lr, r0, ror #26 │ │ │ │ - addseq r4, lr, r8, lsr sp │ │ │ │ - addseq r4, lr, r0, lsl sp │ │ │ │ - addseq r4, lr, r8, ror #25 │ │ │ │ - addseq r4, lr, r0, asr #25 │ │ │ │ - umullseq r4, lr, r8, ip │ │ │ │ - addseq r4, lr, r8, ror #24 │ │ │ │ - addseq r4, lr, r4, asr #24 │ │ │ │ - addseq r4, lr, r4, lsl ip │ │ │ │ - addseq r4, lr, r8, ror #23 │ │ │ │ - @ instruction: 0x009e4bbc │ │ │ │ - umullseq r4, lr, r8, fp │ │ │ │ - addseq r4, lr, r4, ror #22 │ │ │ │ - addseq r4, lr, r8, lsr fp │ │ │ │ - addseq r4, lr, r0, lsl fp │ │ │ │ - addseq r4, lr, r4, ror #21 │ │ │ │ - @ instruction: 0x009e4abc │ │ │ │ - umullseq r4, lr, r4, sl │ │ │ │ - addseq r4, lr, ip, ror #20 │ │ │ │ - addseq r4, lr, r0, asr sl │ │ │ │ - addseq r4, lr, r8, lsr sl │ │ │ │ - addseq r4, lr, ip, lsl #20 │ │ │ │ - addseq r4, lr, r4, ror #19 │ │ │ │ - @ instruction: 0x009e49bc │ │ │ │ - umullseq r4, lr, r0, r9 │ │ │ │ - addseq r4, lr, ip, asr r9 │ │ │ │ - addseq r4, lr, r8, lsr #18 │ │ │ │ - @ instruction: 0x009e48f4 │ │ │ │ - addseq r4, lr, r0, asr #17 │ │ │ │ - umullseq r4, lr, r4, r8 │ │ │ │ - addseq r4, lr, r4, ror #16 │ │ │ │ - addseq r4, lr, ip, lsr r8 │ │ │ │ - addseq r4, lr, r8, lsl r8 │ │ │ │ - @ instruction: 0x009e47f4 │ │ │ │ - @ instruction: 0x009e47d4 │ │ │ │ - addseq r4, lr, r8, lsr #15 │ │ │ │ - addseq r4, lr, r4, lsl #15 │ │ │ │ - addseq r4, lr, r0, ror #14 │ │ │ │ - addseq r4, lr, r4, lsr r7 │ │ │ │ - addseq r4, lr, r4, lsl #14 │ │ │ │ - @ instruction: 0x009e46d4 │ │ │ │ - addseq r4, lr, r8, lsr #13 │ │ │ │ - addseq r4, lr, r8, ror r6 │ │ │ │ - addseq r4, lr, ip, asr #12 │ │ │ │ - addseq r4, lr, r0, lsr #12 │ │ │ │ - @ instruction: 0x009e45f4 │ │ │ │ - addseq r4, lr, r8, asr #11 │ │ │ │ - umullseq r4, lr, ip, r5 │ │ │ │ - addseq r4, lr, ip, ror #10 │ │ │ │ - addseq r4, lr, r0, asr #10 │ │ │ │ - addseq r4, lr, r4, lsl r5 │ │ │ │ - addseq r4, lr, r8, ror #9 │ │ │ │ - addseq r4, lr, r0, asr #9 │ │ │ │ - umullseq r4, lr, r8, r4 │ │ │ │ - addseq r4, lr, r0, ror r4 │ │ │ │ - addseq r4, lr, r0, asr #8 │ │ │ │ - addseq r4, lr, ip, lsl r4 │ │ │ │ - @ instruction: 0x009e43f0 │ │ │ │ - addseq r4, lr, r8, asr #7 │ │ │ │ - umullseq r4, lr, ip, r3 │ │ │ │ - addseq r4, lr, r8, ror r3 │ │ │ │ - addseq r4, lr, r4, asr r3 │ │ │ │ - addseq r4, lr, r0, lsr r3 │ │ │ │ - addseq r4, lr, r4, lsl #6 │ │ │ │ - @ instruction: 0x009e42dc │ │ │ │ - addseq r4, lr, r8, lsr #5 │ │ │ │ - addseq r4, lr, r0, ror r2 │ │ │ │ - addseq r4, lr, r0, asr #4 │ │ │ │ - addseq r4, lr, r0, lsr #4 │ │ │ │ - addseq r4, lr, r0, lsl #4 │ │ │ │ - @ instruction: 0x009e41d0 │ │ │ │ - addseq r4, lr, r4, lsr #3 │ │ │ │ - addseq r4, lr, r0, ror r1 │ │ │ │ - addseq r4, lr, r0, asr #2 │ │ │ │ - addseq r4, lr, r4, lsl #2 │ │ │ │ - ldrsbeq r4, [lr], r0 │ │ │ │ - addseq r4, lr, r8, lsr #1 │ │ │ │ - addseq r4, lr, r4, ror r0 │ │ │ │ - addseq r4, lr, r4, asr #32 │ │ │ │ - addseq r4, lr, ip, lsl r0 │ │ │ │ - @ instruction: 0x009e3ff4 │ │ │ │ - @ instruction: 0x009e3fd0 │ │ │ │ - addseq r3, lr, r8, lsr #31 │ │ │ │ - addseq r3, lr, r4, lsl #31 │ │ │ │ - addseq r3, lr, r8, asr pc │ │ │ │ - addseq r3, lr, r0, lsr pc │ │ │ │ - addseq r3, lr, ip, lsl #30 │ │ │ │ - addseq r3, lr, r4, ror #29 │ │ │ │ - @ instruction: 0x009e3ebc │ │ │ │ - umullseq r3, lr, r4, lr │ │ │ │ - addseq r3, lr, r0, ror lr │ │ │ │ - addseq r3, lr, r0, asr lr │ │ │ │ - addseq r3, lr, r0, lsr lr │ │ │ │ - addseq r3, lr, r0, lsl lr │ │ │ │ - @ instruction: 0x009e3df0 │ │ │ │ - @ instruction: 0x009e3dd0 │ │ │ │ - @ instruction: 0x009e3db0 │ │ │ │ - umullseq r3, lr, r0, sp │ │ │ │ - addseq r3, lr, r0, ror sp │ │ │ │ - addseq r3, lr, r4, asr #26 │ │ │ │ - addseq r3, lr, r4, lsl sp │ │ │ │ - addseq r3, lr, ip, ror #25 │ │ │ │ - @ instruction: 0x009e3cbc │ │ │ │ - umullseq r3, lr, r4, ip │ │ │ │ - addseq r3, lr, r4, ror #24 │ │ │ │ - addseq r3, lr, r4, lsr ip │ │ │ │ - addseq r3, lr, ip, lsl #24 │ │ │ │ - @ instruction: 0x009e3bdc │ │ │ │ - addseq r3, lr, r8, lsr #23 │ │ │ │ - addseq r3, lr, r4, ror fp │ │ │ │ - addseq r3, lr, r8, asr #22 │ │ │ │ - addseq r3, lr, ip, lsl fp │ │ │ │ - @ instruction: 0x009e3af4 │ │ │ │ - addseq r3, lr, r8, asr #21 │ │ │ │ - addseq r3, lr, r0, lsr #21 │ │ │ │ - addseq r3, lr, r8, ror sl │ │ │ │ - addseq r3, lr, r4, asr sl │ │ │ │ - addseq r3, lr, r0, lsr sl │ │ │ │ - addseq r3, lr, ip, lsl #20 │ │ │ │ - addseq r3, lr, r4, ror #19 │ │ │ │ - @ instruction: 0x009e39bc │ │ │ │ - addseq r3, lr, ip, lsl #19 │ │ │ │ - addseq r3, lr, r8, ror #18 │ │ │ │ - addseq r3, lr, r4, asr #18 │ │ │ │ - addseq r3, lr, r4, lsl r9 │ │ │ │ - @ instruction: 0x009e38dc │ │ │ │ - umullseq r3, lr, r0, r8 │ │ │ │ - addseq r3, lr, r0, asr #16 │ │ │ │ - addseq r3, lr, ip, lsl r8 │ │ │ │ - @ instruction: 0x009e37f8 │ │ │ │ - @ instruction: 0x009e37d4 │ │ │ │ - addseq r3, lr, ip, lsr #15 │ │ │ │ - addseq r3, lr, r8, ror #14 │ │ │ │ - addseq r3, lr, ip, lsl r7 │ │ │ │ - addseq r3, lr, r4, ror #13 │ │ │ │ - @ instruction: 0x009e36b4 │ │ │ │ - addseq r3, lr, r8, lsl #13 │ │ │ │ - addseq r3, lr, ip, asr #12 │ │ │ │ - addseq r3, lr, ip, lsr #12 │ │ │ │ - addseq r3, lr, r4, lsl #12 │ │ │ │ - addseq r3, lr, r0, ror #11 │ │ │ │ - addseq r2, lr, r8, asr pc │ │ │ │ - addseq r2, lr, r4, lsr pc │ │ │ │ - @ instruction: 0x009e2efc │ │ │ │ - addseq r2, lr, ip, asr #29 │ │ │ │ - addseq r2, lr, r8, lsr #29 │ │ │ │ - addseq r2, lr, r4, ror #28 │ │ │ │ - addseq r2, lr, r4, lsr #28 │ │ │ │ - addseq r2, lr, ip, ror #27 │ │ │ │ - @ instruction: 0x009e2dbc │ │ │ │ - umullseq r2, lr, r8, sp │ │ │ │ - addseq r2, lr, ip, ror #26 │ │ │ │ - addseq r2, lr, r0, asr #26 │ │ │ │ - addseq r2, lr, ip, lsl #26 │ │ │ │ - @ instruction: 0x009e2cd8 │ │ │ │ - addseq r2, lr, r0, lsr #25 │ │ │ │ - addseq r2, lr, r8, ror #24 │ │ │ │ - addseq r2, lr, r0, lsr ip │ │ │ │ - @ instruction: 0x009e2bf8 │ │ │ │ - addseq r2, lr, r8, asr #23 │ │ │ │ - umullseq r2, lr, r8, fp │ │ │ │ - addseq r2, lr, r8, ror #22 │ │ │ │ - addseq r2, lr, r8, lsr fp │ │ │ │ - addseq r2, lr, r8, lsl #22 │ │ │ │ - @ instruction: 0x009e2ad8 │ │ │ │ - addseq r2, lr, r8, lsr #21 │ │ │ │ - addseq r2, lr, r8, ror sl │ │ │ │ - addseq r2, lr, r8, asr #20 │ │ │ │ - addseq r2, lr, r8, lsl sl │ │ │ │ - addseq r2, lr, r8, ror #19 │ │ │ │ - @ instruction: 0x009e29b8 │ │ │ │ - addseq r2, lr, r8, lsl #19 │ │ │ │ - addseq r2, lr, r8, asr r9 │ │ │ │ - addseq r2, lr, r8, lsr #18 │ │ │ │ - @ instruction: 0x009e28f8 │ │ │ │ - addseq r2, lr, r8, asr #17 │ │ │ │ - umullseq r2, lr, r8, r8 │ │ │ │ - addseq r2, lr, r8, ror #16 │ │ │ │ - addseq r2, lr, r8, lsr r8 │ │ │ │ - addseq r2, lr, r8, lsl #16 │ │ │ │ - @ instruction: 0x009e27d8 │ │ │ │ - addseq r2, lr, r8, lsr #15 │ │ │ │ - addseq r2, lr, r8, ror r7 │ │ │ │ - addseq r2, lr, r8, asr #14 │ │ │ │ - addseq r2, lr, r8, lsl r7 │ │ │ │ - addseq r2, lr, r8, ror #13 │ │ │ │ - @ instruction: 0x009e26b8 │ │ │ │ - addseq r2, lr, r8, lsl #13 │ │ │ │ - addseq r2, lr, r8, asr r6 │ │ │ │ - addseq r2, lr, r8, lsr #12 │ │ │ │ - @ instruction: 0x009e25f8 │ │ │ │ - addseq r2, lr, ip, asr #11 │ │ │ │ - addseq r2, lr, r4, lsr #11 │ │ │ │ - addseq r2, lr, r4, ror r5 │ │ │ │ - addseq r2, lr, r8, asr #10 │ │ │ │ - addseq r2, lr, r8, lsl r5 │ │ │ │ - addseq r2, lr, r8, ror #9 │ │ │ │ - addseq r2, lr, r4, asr #9 │ │ │ │ - umullseq r2, lr, r8, r4 │ │ │ │ - addseq r2, lr, r0, ror r4 │ │ │ │ - addseq r2, lr, ip, asr #8 │ │ │ │ - addseq r2, lr, r0, lsr #8 │ │ │ │ - @ instruction: 0x009e23f8 │ │ │ │ - addseq r2, lr, ip, asr #7 │ │ │ │ - addseq r2, lr, r0, lsr #7 │ │ │ │ - addseq r2, lr, r0, asr r3 │ │ │ │ - addseq r2, lr, r0, lsr #6 │ │ │ │ - addseq r2, lr, r0, lsl #6 │ │ │ │ - addseq r2, lr, r8, asr #5 │ │ │ │ - umullseq r2, lr, r4, r2 │ │ │ │ - addseq r2, lr, r0, ror #4 │ │ │ │ - addseq r2, lr, r8, lsr #4 │ │ │ │ - @ instruction: 0x009e21f0 │ │ │ │ - addseq r2, lr, r4, asr #3 │ │ │ │ - umullseq r2, lr, r8, r1 │ │ │ │ - addseq r2, lr, ip, ror #2 │ │ │ │ - addseq r2, lr, r0, asr #2 │ │ │ │ - addseq r2, lr, r8, lsl #2 │ │ │ │ - ldrsbeq r2, [lr], ip │ │ │ │ - ldrheq r2, [lr], r0 │ │ │ │ - addseq r2, lr, r4, lsl #1 │ │ │ │ - addseq r2, lr, r8, asr r0 │ │ │ │ - addseq r2, lr, ip, lsr #32 │ │ │ │ - addseq r2, lr, r0 │ │ │ │ - @ instruction: 0x009e1fd4 │ │ │ │ - @ instruction: 0x009e1fb0 │ │ │ │ - addseq r1, lr, ip, lsl #31 │ │ │ │ - addseq r1, lr, r8, ror #30 │ │ │ │ - addseq r1, lr, r4, asr #30 │ │ │ │ - addseq r1, lr, r0, lsr #30 │ │ │ │ - @ instruction: 0x009e1efc │ │ │ │ - @ instruction: 0x009e1ed8 │ │ │ │ - @ instruction: 0x009e1eb4 │ │ │ │ - umullseq r1, lr, r0, lr │ │ │ │ - addseq r1, lr, ip, ror #28 │ │ │ │ - addseq r1, lr, r8, asr #28 │ │ │ │ - addseq r1, lr, r4, lsr #28 │ │ │ │ - addseq r1, lr, r0, lsl #28 │ │ │ │ - @ instruction: 0x009e1ddc │ │ │ │ - @ instruction: 0x009e1db8 │ │ │ │ - addseq r1, lr, ip, lsl #27 │ │ │ │ - addseq r1, lr, r0, ror #26 │ │ │ │ - addseq r1, lr, ip, lsr #26 │ │ │ │ - @ instruction: 0x009e1cf4 │ │ │ │ - addseq r1, lr, r0, asr #25 │ │ │ │ - addseq r1, lr, r8, lsl #25 │ │ │ │ - addseq r1, lr, ip, asr ip │ │ │ │ - addseq r1, lr, r4, lsr #24 │ │ │ │ - @ instruction: 0x009e1bf0 │ │ │ │ - addseq r1, lr, r0, asr #23 │ │ │ │ - umullseq r1, lr, r4, fp │ │ │ │ - addseq r1, lr, r8, asr fp │ │ │ │ - addseq r1, lr, r4, lsr #22 │ │ │ │ - @ instruction: 0x009e1af4 │ │ │ │ - addseq r1, lr, r4, asr #21 │ │ │ │ - umullseq r1, lr, ip, sl │ │ │ │ - addseq r1, lr, r4, ror sl │ │ │ │ - addseq r1, lr, r0, asr sl │ │ │ │ - addseq r1, lr, r4, lsr sl │ │ │ │ - addseq r1, lr, r8, lsl sl │ │ │ │ - addseq r1, lr, ip, ror #19 │ │ │ │ - @ instruction: 0x009e19bc │ │ │ │ - umullseq r1, lr, r4, r9 │ │ │ │ - addseq r1, lr, r4, ror #18 │ │ │ │ - addseq r1, lr, r4, lsr r9 │ │ │ │ - addseq r1, lr, r8, lsl #18 │ │ │ │ - @ instruction: 0x009e18dc │ │ │ │ - @ instruction: 0x009e18b0 │ │ │ │ - addseq r1, lr, r4, lsl #17 │ │ │ │ - addseq r1, lr, r8, asr r8 │ │ │ │ - addseq r1, lr, ip, lsr r8 │ │ │ │ - addseq r1, lr, r0, lsl r8 │ │ │ │ - addseq r1, lr, r8, ror #15 │ │ │ │ - @ instruction: 0x009e17b8 │ │ │ │ - umullseq r1, lr, r4, r7 │ │ │ │ - addseq r1, lr, ip, ror #14 │ │ │ │ - addseq r1, lr, r4, asr #14 │ │ │ │ - addseq r1, lr, r8, lsl r7 │ │ │ │ - addseq r1, lr, r8, ror #13 │ │ │ │ - @ instruction: 0x009e16b8 │ │ │ │ - addseq r1, lr, r4, lsl #13 │ │ │ │ - addseq r1, lr, r0, asr r6 │ │ │ │ - addseq r1, lr, r0, lsr #12 │ │ │ │ - @ instruction: 0x009e15f4 │ │ │ │ - addseq r1, lr, r4, asr #11 │ │ │ │ - addseq r1, lr, ip, lsl #11 │ │ │ │ - addseq r1, lr, r4, asr r5 │ │ │ │ - addseq r1, lr, ip, lsl r5 │ │ │ │ - addseq r1, lr, r8, ror #9 │ │ │ │ - @ instruction: 0x009e14b8 │ │ │ │ - umullseq r1, lr, r0, r4 │ │ │ │ - addseq r1, lr, ip, ror #8 │ │ │ │ - addseq r1, lr, r4, asr #8 │ │ │ │ - addseq r1, lr, ip, lsl #8 │ │ │ │ - addseq r1, lr, r0, ror #7 │ │ │ │ - @ instruction: 0x009e11d0 │ │ │ │ - addseq r0, lr, r8, lsl #31 │ │ │ │ - umullseq r1, lr, ip, r3 │ │ │ │ - addseq r1, lr, r8, lsl #3 │ │ │ │ - addseq r0, lr, r4, asr #30 │ │ │ │ - addseq r1, lr, r8, asr r3 │ │ │ │ - addseq r1, lr, r0, asr #2 │ │ │ │ - addseq r0, lr, r0, lsl #30 │ │ │ │ - addseq r1, lr, r4, lsl r3 │ │ │ │ - ldrsheq r1, [lr], r8 │ │ │ │ - @ instruction: 0x009e0ebc │ │ │ │ - @ instruction: 0x009e12d0 │ │ │ │ - ldrheq r1, [lr], r0 │ │ │ │ - addseq r0, lr, r8, ror lr │ │ │ │ - addseq r1, lr, ip, lsl #5 │ │ │ │ - addseq r1, lr, r8, rrx │ │ │ │ - addseq r0, lr, r4, lsr lr │ │ │ │ - addseq r1, lr, r8, asr #4 │ │ │ │ - addseq r1, lr, r0, lsr #32 │ │ │ │ - @ instruction: 0x009e0df0 │ │ │ │ - addseq r1, lr, r4, lsl #4 │ │ │ │ - @ instruction: 0x009e0fd8 │ │ │ │ - addseq r0, lr, ip, lsr #27 │ │ │ │ - addseq r1, lr, r0, asr #3 │ │ │ │ - umullseq r0, lr, r0, pc @ │ │ │ │ - addseq r0, lr, r8, ror #26 │ │ │ │ - addseq r1, lr, ip, ror r1 │ │ │ │ - addseq r0, lr, r8, asr #30 │ │ │ │ - addseq r0, lr, r4, lsr #26 │ │ │ │ - addseq r1, lr, r8, lsr r1 │ │ │ │ - addseq r0, lr, r0, lsl #30 │ │ │ │ - addseq r0, lr, r0, ror #25 │ │ │ │ + addseq r5, lr, r4, ror r9 │ │ │ │ + addseq r5, lr, r8, asr #18 │ │ │ │ + addseq r5, lr, r4, lsl r9 │ │ │ │ + addseq r5, lr, r4, ror #17 │ │ │ │ + addseq r5, lr, r0, asr #17 │ │ │ │ + umullseq r5, lr, r0, r8 │ │ │ │ + addseq r5, lr, r0, ror #16 │ │ │ │ + addseq r5, lr, r8, lsr r8 │ │ │ │ + addseq r5, lr, r0, lsl r8 │ │ │ │ + addseq r5, lr, r8, ror #15 │ │ │ │ + addseq r5, lr, r8, asr #15 │ │ │ │ + umullseq r5, lr, ip, r7 │ │ │ │ + addseq r5, lr, r8, ror #14 │ │ │ │ + addseq r5, lr, r4, lsr r7 │ │ │ │ + addseq r5, lr, r0, lsl #14 │ │ │ │ + addseq r5, lr, ip, asr #13 │ │ │ │ + umullseq r5, lr, r8, r6 │ │ │ │ + addseq r5, lr, r4, ror #12 │ │ │ │ + addseq r5, lr, r0, lsr r6 │ │ │ │ + @ instruction: 0x009e55fc │ │ │ │ + addseq r5, lr, r8, asr #11 │ │ │ │ + umullseq r5, lr, r4, r5 │ │ │ │ + addseq r5, lr, r0, ror #10 │ │ │ │ + addseq r5, lr, ip, lsr #10 │ │ │ │ + @ instruction: 0x009e54f8 │ │ │ │ + addseq r5, lr, r4, asr #9 │ │ │ │ + umullseq r5, lr, r0, r4 │ │ │ │ + addseq r5, lr, ip, asr r4 │ │ │ │ + addseq r5, lr, r8, lsr #8 │ │ │ │ + @ instruction: 0x009e53f4 │ │ │ │ + addseq r5, lr, r0, asr #7 │ │ │ │ + addseq r5, lr, ip, lsl #7 │ │ │ │ + addseq r5, lr, r8, asr r3 │ │ │ │ + addseq r5, lr, r4, lsr #6 │ │ │ │ + @ instruction: 0x009e52f0 │ │ │ │ + @ instruction: 0x009e52bc │ │ │ │ + addseq r5, lr, r8, lsl #5 │ │ │ │ + addseq r5, lr, r4, asr r2 │ │ │ │ + addseq r5, lr, r0, lsr #4 │ │ │ │ + addseq r5, lr, ip, ror #3 │ │ │ │ + @ instruction: 0x009e51b8 │ │ │ │ + addseq r5, lr, r4, lsl #3 │ │ │ │ + addseq r5, lr, r0, asr r1 │ │ │ │ + addseq r5, lr, ip, lsl r1 │ │ │ │ + ldrsheq r5, [lr], r4 │ │ │ │ + ldrheq r5, [lr], r0 │ │ │ │ + addseq r5, lr, r8, rrx │ │ │ │ + addseq r5, lr, r0, lsr #32 │ │ │ │ + addseq r4, lr, r0, ror #31 │ │ │ │ + addseq r4, lr, r0, lsr #31 │ │ │ │ + addseq r4, lr, r0, ror #30 │ │ │ │ + addseq r4, lr, r8, lsr pc │ │ │ │ + addseq r4, lr, r0, lsl pc │ │ │ │ + addseq r4, lr, r8, ror #29 │ │ │ │ + addseq r4, lr, r0, asr #29 │ │ │ │ + umullseq r4, lr, r8, lr │ │ │ │ + addseq r4, lr, r0, ror lr │ │ │ │ + addseq r4, lr, r8, asr #28 │ │ │ │ + addseq r4, lr, r8, lsr #28 │ │ │ │ + addseq r4, lr, r0, lsl #28 │ │ │ │ + @ instruction: 0x009e4ddc │ │ │ │ + addseq r4, lr, r8, lsr #27 │ │ │ │ + addseq r4, lr, r0, lsl #27 │ │ │ │ + addseq r4, lr, ip, asr sp │ │ │ │ + addseq r4, lr, r4, lsr sp │ │ │ │ + addseq r4, lr, ip, lsl #26 │ │ │ │ + addseq r4, lr, r4, ror #25 │ │ │ │ + @ instruction: 0x009e4cbc │ │ │ │ + umullseq r4, lr, r4, ip │ │ │ │ + addseq r4, lr, r4, ror #24 │ │ │ │ + addseq r4, lr, r0, asr #24 │ │ │ │ + addseq r4, lr, r0, lsl ip │ │ │ │ + addseq r4, lr, r4, ror #23 │ │ │ │ + @ instruction: 0x009e4bb8 │ │ │ │ + umullseq r4, lr, r4, fp │ │ │ │ + addseq r4, lr, r0, ror #22 │ │ │ │ + addseq r4, lr, r4, lsr fp │ │ │ │ + addseq r4, lr, ip, lsl #22 │ │ │ │ + addseq r4, lr, r0, ror #21 │ │ │ │ + @ instruction: 0x009e4ab8 │ │ │ │ + umullseq r4, lr, r0, sl │ │ │ │ + addseq r4, lr, r8, ror #20 │ │ │ │ + addseq r4, lr, ip, asr #20 │ │ │ │ + addseq r4, lr, r4, lsr sl │ │ │ │ + addseq r4, lr, r8, lsl #20 │ │ │ │ + addseq r4, lr, r0, ror #19 │ │ │ │ + @ instruction: 0x009e49b8 │ │ │ │ + addseq r4, lr, ip, lsl #19 │ │ │ │ + addseq r4, lr, r8, asr r9 │ │ │ │ + addseq r4, lr, r4, lsr #18 │ │ │ │ + @ instruction: 0x009e48f0 │ │ │ │ + @ instruction: 0x009e48bc │ │ │ │ + umullseq r4, lr, r0, r8 │ │ │ │ + addseq r4, lr, r0, ror #16 │ │ │ │ + addseq r4, lr, r8, lsr r8 │ │ │ │ + addseq r4, lr, r4, lsl r8 │ │ │ │ + @ instruction: 0x009e47f0 │ │ │ │ + @ instruction: 0x009e47d0 │ │ │ │ + addseq r4, lr, r4, lsr #15 │ │ │ │ + addseq r4, lr, r0, lsl #15 │ │ │ │ + addseq r4, lr, ip, asr r7 │ │ │ │ + addseq r4, lr, r0, lsr r7 │ │ │ │ + addseq r4, lr, r0, lsl #14 │ │ │ │ + @ instruction: 0x009e46d0 │ │ │ │ + addseq r4, lr, r4, lsr #13 │ │ │ │ + addseq r4, lr, r4, ror r6 │ │ │ │ + addseq r4, lr, r8, asr #12 │ │ │ │ + addseq r4, lr, ip, lsl r6 │ │ │ │ + @ instruction: 0x009e45f0 │ │ │ │ + addseq r4, lr, r4, asr #11 │ │ │ │ + umullseq r4, lr, r8, r5 │ │ │ │ + addseq r4, lr, r8, ror #10 │ │ │ │ + addseq r4, lr, ip, lsr r5 │ │ │ │ + addseq r4, lr, r0, lsl r5 │ │ │ │ + addseq r4, lr, r4, ror #9 │ │ │ │ + @ instruction: 0x009e44bc │ │ │ │ + umullseq r4, lr, r4, r4 │ │ │ │ + addseq r4, lr, ip, ror #8 │ │ │ │ + addseq r4, lr, ip, lsr r4 │ │ │ │ + addseq r4, lr, r8, lsl r4 │ │ │ │ + addseq r4, lr, ip, ror #7 │ │ │ │ + addseq r4, lr, r4, asr #7 │ │ │ │ + umullseq r4, lr, r8, r3 │ │ │ │ + addseq r4, lr, r4, ror r3 │ │ │ │ + addseq r4, lr, r0, asr r3 │ │ │ │ + addseq r4, lr, ip, lsr #6 │ │ │ │ + addseq r4, lr, r0, lsl #6 │ │ │ │ + @ instruction: 0x009e42d8 │ │ │ │ + addseq r4, lr, r4, lsr #5 │ │ │ │ + addseq r4, lr, ip, ror #4 │ │ │ │ + addseq r4, lr, ip, lsr r2 │ │ │ │ + addseq r4, lr, ip, lsl r2 │ │ │ │ + @ instruction: 0x009e41fc │ │ │ │ + addseq r4, lr, ip, asr #3 │ │ │ │ + addseq r4, lr, r0, lsr #3 │ │ │ │ + addseq r4, lr, ip, ror #2 │ │ │ │ + addseq r4, lr, ip, lsr r1 │ │ │ │ + addseq r4, lr, r0, lsl #2 │ │ │ │ + addseq r4, lr, ip, asr #1 │ │ │ │ + addseq r4, lr, r4, lsr #1 │ │ │ │ + addseq r4, lr, r0, ror r0 │ │ │ │ + addseq r4, lr, r0, asr #32 │ │ │ │ + addseq r4, lr, r8, lsl r0 │ │ │ │ + @ instruction: 0x009e3ff0 │ │ │ │ + addseq r3, lr, ip, asr #31 │ │ │ │ + addseq r3, lr, r4, lsr #31 │ │ │ │ + addseq r3, lr, r0, lsl #31 │ │ │ │ + addseq r3, lr, r4, asr pc │ │ │ │ + addseq r3, lr, ip, lsr #30 │ │ │ │ + addseq r3, lr, r8, lsl #30 │ │ │ │ + addseq r3, lr, r0, ror #29 │ │ │ │ + @ instruction: 0x009e3eb8 │ │ │ │ + umullseq r3, lr, r0, lr │ │ │ │ + addseq r3, lr, ip, ror #28 │ │ │ │ + addseq r3, lr, ip, asr #28 │ │ │ │ + addseq r3, lr, ip, lsr #28 │ │ │ │ + addseq r3, lr, ip, lsl #28 │ │ │ │ + addseq r3, lr, ip, ror #27 │ │ │ │ + addseq r3, lr, ip, asr #27 │ │ │ │ + addseq r3, lr, ip, lsr #27 │ │ │ │ + addseq r3, lr, ip, lsl #27 │ │ │ │ + addseq r3, lr, ip, ror #26 │ │ │ │ + addseq r3, lr, r0, asr #26 │ │ │ │ + addseq r3, lr, r0, lsl sp │ │ │ │ + addseq r3, lr, r8, ror #25 │ │ │ │ + @ instruction: 0x009e3cb8 │ │ │ │ + umullseq r3, lr, r0, ip │ │ │ │ + addseq r3, lr, r0, ror #24 │ │ │ │ + addseq r3, lr, r0, lsr ip │ │ │ │ + addseq r3, lr, r8, lsl #24 │ │ │ │ + @ instruction: 0x009e3bd8 │ │ │ │ + addseq r3, lr, r4, lsr #23 │ │ │ │ + addseq r3, lr, r0, ror fp │ │ │ │ + addseq r3, lr, r4, asr #22 │ │ │ │ + addseq r3, lr, r8, lsl fp │ │ │ │ + @ instruction: 0x009e3af0 │ │ │ │ + addseq r3, lr, r4, asr #21 │ │ │ │ + umullseq r3, lr, ip, sl │ │ │ │ + addseq r3, lr, r4, ror sl │ │ │ │ + addseq r3, lr, r0, asr sl │ │ │ │ + addseq r3, lr, ip, lsr #20 │ │ │ │ + addseq r3, lr, r8, lsl #20 │ │ │ │ + addseq r3, lr, r0, ror #19 │ │ │ │ + @ instruction: 0x009e39b8 │ │ │ │ + addseq r3, lr, r8, lsl #19 │ │ │ │ + addseq r3, lr, r4, ror #18 │ │ │ │ + addseq r3, lr, r0, asr #18 │ │ │ │ + addseq r3, lr, r0, lsl r9 │ │ │ │ + @ instruction: 0x009e38d8 │ │ │ │ + addseq r3, lr, ip, lsl #17 │ │ │ │ + addseq r3, lr, ip, lsr r8 │ │ │ │ + addseq r3, lr, r8, lsl r8 │ │ │ │ + @ instruction: 0x009e37f4 │ │ │ │ + @ instruction: 0x009e37d0 │ │ │ │ + addseq r3, lr, r8, lsr #15 │ │ │ │ + addseq r3, lr, r4, ror #14 │ │ │ │ + addseq r3, lr, r8, lsl r7 │ │ │ │ + addseq r3, lr, r0, ror #13 │ │ │ │ + @ instruction: 0x009e36b0 │ │ │ │ + addseq r3, lr, r4, lsl #13 │ │ │ │ + addseq r3, lr, r8, asr #12 │ │ │ │ + addseq r3, lr, r8, lsr #12 │ │ │ │ + addseq r3, lr, r0, lsl #12 │ │ │ │ + @ instruction: 0x009e35dc │ │ │ │ + addseq r2, lr, r4, asr pc │ │ │ │ + addseq r2, lr, r0, lsr pc │ │ │ │ + @ instruction: 0x009e2ef8 │ │ │ │ + addseq r2, lr, r8, asr #29 │ │ │ │ + addseq r2, lr, r4, lsr #29 │ │ │ │ + addseq r2, lr, r0, ror #28 │ │ │ │ + addseq r2, lr, r0, lsr #28 │ │ │ │ + addseq r2, lr, r8, ror #27 │ │ │ │ + @ instruction: 0x009e2db8 │ │ │ │ + umullseq r2, lr, r4, sp │ │ │ │ + addseq r2, lr, r8, ror #26 │ │ │ │ + addseq r2, lr, ip, lsr sp │ │ │ │ + addseq r2, lr, r8, lsl #26 │ │ │ │ + @ instruction: 0x009e2cd4 │ │ │ │ + umullseq r2, lr, ip, ip │ │ │ │ + addseq r2, lr, r4, ror #24 │ │ │ │ + addseq r2, lr, ip, lsr #24 │ │ │ │ + @ instruction: 0x009e2bf4 │ │ │ │ + addseq r2, lr, r4, asr #23 │ │ │ │ + umullseq r2, lr, r4, fp │ │ │ │ + addseq r2, lr, r4, ror #22 │ │ │ │ + addseq r2, lr, r4, lsr fp │ │ │ │ + addseq r2, lr, r4, lsl #22 │ │ │ │ + @ instruction: 0x009e2ad4 │ │ │ │ + addseq r2, lr, r4, lsr #21 │ │ │ │ + addseq r2, lr, r4, ror sl │ │ │ │ + addseq r2, lr, r4, asr #20 │ │ │ │ + addseq r2, lr, r4, lsl sl │ │ │ │ + addseq r2, lr, r4, ror #19 │ │ │ │ + @ instruction: 0x009e29b4 │ │ │ │ + addseq r2, lr, r4, lsl #19 │ │ │ │ + addseq r2, lr, r4, asr r9 │ │ │ │ + addseq r2, lr, r4, lsr #18 │ │ │ │ + @ instruction: 0x009e28f4 │ │ │ │ + addseq r2, lr, r4, asr #17 │ │ │ │ + umullseq r2, lr, r4, r8 │ │ │ │ + addseq r2, lr, r4, ror #16 │ │ │ │ + addseq r2, lr, r4, lsr r8 │ │ │ │ + addseq r2, lr, r4, lsl #16 │ │ │ │ + @ instruction: 0x009e27d4 │ │ │ │ + addseq r2, lr, r4, lsr #15 │ │ │ │ + addseq r2, lr, r4, ror r7 │ │ │ │ + addseq r2, lr, r4, asr #14 │ │ │ │ + addseq r2, lr, r4, lsl r7 │ │ │ │ + addseq r2, lr, r4, ror #13 │ │ │ │ + @ instruction: 0x009e26b4 │ │ │ │ + addseq r2, lr, r4, lsl #13 │ │ │ │ + addseq r2, lr, r4, asr r6 │ │ │ │ + addseq r2, lr, r4, lsr #12 │ │ │ │ + @ instruction: 0x009e25f4 │ │ │ │ + addseq r2, lr, r8, asr #11 │ │ │ │ + addseq r2, lr, r0, lsr #11 │ │ │ │ + addseq r2, lr, r0, ror r5 │ │ │ │ + addseq r2, lr, r4, asr #10 │ │ │ │ + addseq r2, lr, r4, lsl r5 │ │ │ │ + addseq r2, lr, r4, ror #9 │ │ │ │ + addseq r2, lr, r0, asr #9 │ │ │ │ + umullseq r2, lr, r4, r4 │ │ │ │ + addseq r2, lr, ip, ror #8 │ │ │ │ + addseq r2, lr, r8, asr #8 │ │ │ │ + addseq r2, lr, ip, lsl r4 │ │ │ │ + @ instruction: 0x009e23f4 │ │ │ │ + addseq r2, lr, r8, asr #7 │ │ │ │ + umullseq r2, lr, ip, r3 │ │ │ │ + addseq r2, lr, ip, asr #6 │ │ │ │ + addseq r2, lr, ip, lsl r3 │ │ │ │ + @ instruction: 0x009e22fc │ │ │ │ + addseq r2, lr, r4, asr #5 │ │ │ │ + umullseq r2, lr, r0, r2 │ │ │ │ + addseq r2, lr, ip, asr r2 │ │ │ │ + addseq r2, lr, r4, lsr #4 │ │ │ │ + addseq r2, lr, ip, ror #3 │ │ │ │ + addseq r2, lr, r0, asr #3 │ │ │ │ + umullseq r2, lr, r4, r1 │ │ │ │ + addseq r2, lr, r8, ror #2 │ │ │ │ + addseq r2, lr, ip, lsr r1 │ │ │ │ + addseq r2, lr, r4, lsl #2 │ │ │ │ + ldrsbeq r2, [lr], r8 │ │ │ │ + addseq r2, lr, ip, lsr #1 │ │ │ │ + addseq r2, lr, r0, lsl #1 │ │ │ │ + addseq r2, lr, r4, asr r0 │ │ │ │ + addseq r2, lr, r8, lsr #32 │ │ │ │ + @ instruction: 0x009e1ffc │ │ │ │ + @ instruction: 0x009e1fd0 │ │ │ │ + addseq r1, lr, ip, lsr #31 │ │ │ │ + addseq r1, lr, r8, lsl #31 │ │ │ │ + addseq r1, lr, r4, ror #30 │ │ │ │ + addseq r1, lr, r0, asr #30 │ │ │ │ + addseq r1, lr, ip, lsl pc │ │ │ │ + @ instruction: 0x009e1ef8 │ │ │ │ + @ instruction: 0x009e1ed4 │ │ │ │ + @ instruction: 0x009e1eb0 │ │ │ │ + addseq r1, lr, ip, lsl #29 │ │ │ │ + addseq r1, lr, r8, ror #28 │ │ │ │ + addseq r1, lr, r4, asr #28 │ │ │ │ + addseq r1, lr, r0, lsr #28 │ │ │ │ + @ instruction: 0x009e1dfc │ │ │ │ + @ instruction: 0x009e1dd8 │ │ │ │ + @ instruction: 0x009e1db4 │ │ │ │ + addseq r1, lr, r8, lsl #27 │ │ │ │ + addseq r1, lr, ip, asr sp │ │ │ │ + addseq r1, lr, r8, lsr #26 │ │ │ │ + @ instruction: 0x009e1cf0 │ │ │ │ + @ instruction: 0x009e1cbc │ │ │ │ + addseq r1, lr, r4, lsl #25 │ │ │ │ + addseq r1, lr, r8, asr ip │ │ │ │ + addseq r1, lr, r0, lsr #24 │ │ │ │ + addseq r1, lr, ip, ror #23 │ │ │ │ + @ instruction: 0x009e1bbc │ │ │ │ + umullseq r1, lr, r0, fp │ │ │ │ + addseq r1, lr, r4, asr fp │ │ │ │ + addseq r1, lr, r0, lsr #22 │ │ │ │ + @ instruction: 0x009e1af0 │ │ │ │ + addseq r1, lr, r0, asr #21 │ │ │ │ + umullseq r1, lr, r8, sl │ │ │ │ + addseq r1, lr, r0, ror sl │ │ │ │ + addseq r1, lr, ip, asr #20 │ │ │ │ + addseq r1, lr, r0, lsr sl │ │ │ │ + addseq r1, lr, r4, lsl sl │ │ │ │ + addseq r1, lr, r8, ror #19 │ │ │ │ + @ instruction: 0x009e19b8 │ │ │ │ + umullseq r1, lr, r0, r9 │ │ │ │ + addseq r1, lr, r0, ror #18 │ │ │ │ + addseq r1, lr, r0, lsr r9 │ │ │ │ + addseq r1, lr, r4, lsl #18 │ │ │ │ + @ instruction: 0x009e18d8 │ │ │ │ + addseq r1, lr, ip, lsr #17 │ │ │ │ + addseq r1, lr, r0, lsl #17 │ │ │ │ + addseq r1, lr, r4, asr r8 │ │ │ │ + addseq r1, lr, r8, lsr r8 │ │ │ │ + addseq r1, lr, ip, lsl #16 │ │ │ │ + addseq r1, lr, r4, ror #15 │ │ │ │ + @ instruction: 0x009e17b4 │ │ │ │ + umullseq r1, lr, r0, r7 │ │ │ │ + addseq r1, lr, r8, ror #14 │ │ │ │ + addseq r1, lr, r0, asr #14 │ │ │ │ + addseq r1, lr, r4, lsl r7 │ │ │ │ + addseq r1, lr, r4, ror #13 │ │ │ │ + @ instruction: 0x009e16b4 │ │ │ │ + addseq r1, lr, r0, lsl #13 │ │ │ │ + addseq r1, lr, ip, asr #12 │ │ │ │ + addseq r1, lr, ip, lsl r6 │ │ │ │ + @ instruction: 0x009e15f0 │ │ │ │ + addseq r1, lr, r0, asr #11 │ │ │ │ + addseq r1, lr, r8, lsl #11 │ │ │ │ + addseq r1, lr, r0, asr r5 │ │ │ │ + addseq r1, lr, r8, lsl r5 │ │ │ │ + addseq r1, lr, r4, ror #9 │ │ │ │ + @ instruction: 0x009e14b4 │ │ │ │ + addseq r1, lr, ip, lsl #9 │ │ │ │ + addseq r1, lr, r8, ror #8 │ │ │ │ + addseq r1, lr, r0, asr #8 │ │ │ │ + addseq r1, lr, r8, lsl #8 │ │ │ │ + @ instruction: 0x009e13dc │ │ │ │ + addseq r1, lr, ip, asr #3 │ │ │ │ + addseq r0, lr, r4, lsl #31 │ │ │ │ + umullseq r1, lr, r8, r3 │ │ │ │ + addseq r1, lr, r4, lsl #3 │ │ │ │ + addseq r0, lr, r0, asr #30 │ │ │ │ + addseq r1, lr, r4, asr r3 │ │ │ │ + addseq r1, lr, ip, lsr r1 │ │ │ │ + @ instruction: 0x009e0efc │ │ │ │ + addseq r1, lr, r0, lsl r3 │ │ │ │ ldrsheq r1, [lr], r4 │ │ │ │ @ instruction: 0x009e0eb8 │ │ │ │ - umullseq r0, lr, ip, ip │ │ │ │ - ldrheq r1, [lr], r0 │ │ │ │ - addseq r0, lr, r0, ror lr │ │ │ │ - addseq r0, lr, r8, asr ip │ │ │ │ - addseq r1, lr, ip, rrx │ │ │ │ - addseq r0, lr, r8, lsr #28 │ │ │ │ - addseq r0, lr, r4, lsl ip │ │ │ │ - addseq r1, lr, r8, lsr #32 │ │ │ │ - addseq r0, lr, r0, ror #27 │ │ │ │ - @ instruction: 0x009e0bd0 │ │ │ │ - addseq r0, lr, r4, ror #31 │ │ │ │ - umullseq r0, lr, r8, sp │ │ │ │ - addseq r0, lr, ip, lsl #23 │ │ │ │ - addseq r0, lr, r4, ror #22 │ │ │ │ - addseq r0, lr, ip, lsr fp │ │ │ │ - addseq r0, lr, r8, lsl #22 │ │ │ │ - addseq r0, lr, ip, asr #21 │ │ │ │ - ldr r0, [pc, #-828] @ 3ab358 │ │ │ │ + addseq r1, lr, ip, asr #5 │ │ │ │ + addseq r1, lr, ip, lsr #1 │ │ │ │ + addseq r0, lr, r4, ror lr │ │ │ │ + addseq r1, lr, r8, lsl #5 │ │ │ │ + addseq r1, lr, r4, rrx │ │ │ │ + addseq r0, lr, r0, lsr lr │ │ │ │ + addseq r1, lr, r4, asr #4 │ │ │ │ + addseq r1, lr, ip, lsl r0 │ │ │ │ + addseq r0, lr, ip, ror #27 │ │ │ │ + addseq r1, lr, r0, lsl #4 │ │ │ │ + @ instruction: 0x009e0fd4 │ │ │ │ + addseq r0, lr, r8, lsr #27 │ │ │ │ + @ instruction: 0x009e11bc │ │ │ │ + addseq r0, lr, ip, lsl #31 │ │ │ │ + addseq r0, lr, r4, ror #26 │ │ │ │ + addseq r1, lr, r8, ror r1 │ │ │ │ + addseq r0, lr, r4, asr #30 │ │ │ │ + addseq r0, lr, r0, lsr #26 │ │ │ │ + addseq r1, lr, r4, lsr r1 │ │ │ │ + @ instruction: 0x009e0efc │ │ │ │ + @ instruction: 0x009e0cdc │ │ │ │ + ldrsheq r1, [lr], r0 │ │ │ │ + @ instruction: 0x009e0eb4 │ │ │ │ + umullseq r0, lr, r8, ip │ │ │ │ + addseq r1, lr, ip, lsr #1 │ │ │ │ + addseq r0, lr, ip, ror #28 │ │ │ │ + addseq r0, lr, r4, asr ip │ │ │ │ + addseq r1, lr, r8, rrx │ │ │ │ + addseq r0, lr, r4, lsr #28 │ │ │ │ + addseq r0, lr, r0, lsl ip │ │ │ │ + addseq r1, lr, r4, lsr #32 │ │ │ │ + @ instruction: 0x009e0ddc │ │ │ │ + addseq r0, lr, ip, asr #23 │ │ │ │ + addseq r0, lr, r0, ror #31 │ │ │ │ + umullseq r0, lr, r4, sp │ │ │ │ + addseq r0, lr, r8, lsl #23 │ │ │ │ + addseq r0, lr, r0, ror #22 │ │ │ │ + addseq r0, lr, r8, lsr fp │ │ │ │ + addseq r0, lr, r4, lsl #22 │ │ │ │ + addseq r0, lr, r8, asr #21 │ │ │ │ + ldr r0, [pc, #-828] @ 3ab37c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3ab35c │ │ │ │ + ldr r0, [pc, #-836] @ 3ab380 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3ab360 │ │ │ │ + ldr r0, [pc, #-844] @ 3ab384 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3ab364 │ │ │ │ + ldr r0, [pc, #-852] @ 3ab388 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3ab368 │ │ │ │ + ldr r0, [pc, #-860] @ 3ab38c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 3ab36c │ │ │ │ + ldr r0, [pc, #-868] @ 3ab390 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 3ab370 │ │ │ │ + ldr r0, [pc, #-876] @ 3ab394 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3ab374 │ │ │ │ + ldr r0, [pc, #-884] @ 3ab398 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3ab378 │ │ │ │ + ldr r0, [pc, #-892] @ 3ab39c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 3ab37c │ │ │ │ + ldr r0, [pc, #-900] @ 3ab3a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 3ab380 │ │ │ │ + ldr r0, [pc, #-908] @ 3ab3a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 3ab384 │ │ │ │ + ldr r0, [pc, #-916] @ 3ab3a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3ab388 │ │ │ │ + ldr r0, [pc, #-924] @ 3ab3ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3ab38c │ │ │ │ + ldr r0, [pc, #-932] @ 3ab3b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3ab390 │ │ │ │ + ldr r0, [pc, #-940] @ 3ab3b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3ab394 │ │ │ │ + ldr r0, [pc, #-948] @ 3ab3b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3ab398 │ │ │ │ + ldr r0, [pc, #-956] @ 3ab3bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3ab39c │ │ │ │ + ldr r0, [pc, #-964] @ 3ab3c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3ab3a0 │ │ │ │ + ldr r0, [pc, #-972] @ 3ab3c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3ab3a4 │ │ │ │ + ldr r0, [pc, #-980] @ 3ab3c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3ab3a8 │ │ │ │ + ldr r0, [pc, #-988] @ 3ab3cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3ab3ac │ │ │ │ + ldr r0, [pc, #-996] @ 3ab3d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3ab3b0 │ │ │ │ + ldr r0, [pc, #-1004] @ 3ab3d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3ab3b4 │ │ │ │ + ldr r0, [pc, #-1012] @ 3ab3d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3ab3b8 │ │ │ │ + ldr r0, [pc, #-1020] @ 3ab3dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 3ab3bc │ │ │ │ + ldr r0, [pc, #-1028] @ 3ab3e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 3ab3c0 │ │ │ │ + ldr r0, [pc, #-1036] @ 3ab3e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 3ab3c4 │ │ │ │ + ldr r0, [pc, #-1044] @ 3ab3e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 3ab3c8 │ │ │ │ + ldr r0, [pc, #-1052] @ 3ab3ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 3ab3cc │ │ │ │ + ldr r0, [pc, #-1060] @ 3ab3f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 3ab3d0 │ │ │ │ + ldr r0, [pc, #-1068] @ 3ab3f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 3ab3d4 │ │ │ │ + ldr r0, [pc, #-1076] @ 3ab3f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 3ab3d8 │ │ │ │ + ldr r0, [pc, #-1084] @ 3ab3fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 3ab3dc │ │ │ │ + ldr r0, [pc, #-1092] @ 3ab400 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 3ab3e0 │ │ │ │ + ldr r0, [pc, #-1100] @ 3ab404 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 3ab3e4 │ │ │ │ + ldr r0, [pc, #-1108] @ 3ab408 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 3ab3e8 │ │ │ │ + ldr r0, [pc, #-1116] @ 3ab40c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 3ab3ec │ │ │ │ + ldr r0, [pc, #-1124] @ 3ab410 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 3ab3f0 │ │ │ │ + ldr r0, [pc, #-1132] @ 3ab414 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 3ab3f4 │ │ │ │ + ldr r0, [pc, #-1140] @ 3ab418 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 3ab3f8 │ │ │ │ + ldr r0, [pc, #-1148] @ 3ab41c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 3ab3fc │ │ │ │ + ldr r0, [pc, #-1156] @ 3ab420 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 3ab400 │ │ │ │ + ldr r0, [pc, #-1164] @ 3ab424 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 3ab404 │ │ │ │ + ldr r0, [pc, #-1172] @ 3ab428 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 3ab408 │ │ │ │ + ldr r0, [pc, #-1180] @ 3ab42c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 3ab40c │ │ │ │ + ldr r0, [pc, #-1188] @ 3ab430 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 3ab410 │ │ │ │ + ldr r0, [pc, #-1196] @ 3ab434 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 3ab414 │ │ │ │ + ldr r0, [pc, #-1204] @ 3ab438 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 3ab418 │ │ │ │ + ldr r0, [pc, #-1212] @ 3ab43c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 3ab41c │ │ │ │ + ldr r0, [pc, #-1220] @ 3ab440 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 3ab420 │ │ │ │ + ldr r0, [pc, #-1228] @ 3ab444 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 3ab424 │ │ │ │ + ldr r0, [pc, #-1236] @ 3ab448 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 3ab428 │ │ │ │ + ldr r0, [pc, #-1244] @ 3ab44c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 3ab42c │ │ │ │ + ldr r0, [pc, #-1252] @ 3ab450 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 3ab430 │ │ │ │ + ldr r0, [pc, #-1260] @ 3ab454 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 3ab434 │ │ │ │ + ldr r0, [pc, #-1268] @ 3ab458 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 3ab438 │ │ │ │ + ldr r0, [pc, #-1276] @ 3ab45c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 3ab43c │ │ │ │ + ldr r0, [pc, #-1284] @ 3ab460 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 3ab440 │ │ │ │ + ldr r0, [pc, #-1292] @ 3ab464 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 3ab444 │ │ │ │ + ldr r0, [pc, #-1300] @ 3ab468 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 3ab448 │ │ │ │ + ldr r0, [pc, #-1308] @ 3ab46c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 3ab44c │ │ │ │ + ldr r0, [pc, #-1316] @ 3ab470 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 3ab450 │ │ │ │ + ldr r0, [pc, #-1324] @ 3ab474 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 3ab454 │ │ │ │ + ldr r0, [pc, #-1332] @ 3ab478 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 3ab458 │ │ │ │ + ldr r0, [pc, #-1340] @ 3ab47c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3ab45c │ │ │ │ + ldr r0, [pc, #-1348] @ 3ab480 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3ab460 │ │ │ │ + ldr r0, [pc, #-1356] @ 3ab484 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3ab464 │ │ │ │ + ldr r0, [pc, #-1364] @ 3ab488 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3ab468 │ │ │ │ + ldr r0, [pc, #-1372] @ 3ab48c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 3ab46c │ │ │ │ + ldr r0, [pc, #-1380] @ 3ab490 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 3ab470 │ │ │ │ + ldr r0, [pc, #-1388] @ 3ab494 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3ab474 │ │ │ │ + ldr r0, [pc, #-1396] @ 3ab498 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3ab478 │ │ │ │ + ldr r0, [pc, #-1404] @ 3ab49c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 3ab47c │ │ │ │ + ldr r0, [pc, #-1412] @ 3ab4a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 3ab480 │ │ │ │ + ldr r0, [pc, #-1420] @ 3ab4a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 3ab484 │ │ │ │ + ldr r0, [pc, #-1428] @ 3ab4a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3ab488 │ │ │ │ + ldr r0, [pc, #-1436] @ 3ab4ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3ab48c │ │ │ │ + ldr r0, [pc, #-1444] @ 3ab4b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3ab490 │ │ │ │ + ldr r0, [pc, #-1452] @ 3ab4b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3ab494 │ │ │ │ + ldr r0, [pc, #-1460] @ 3ab4b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3ab498 │ │ │ │ + ldr r0, [pc, #-1468] @ 3ab4bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3ab49c │ │ │ │ + ldr r0, [pc, #-1476] @ 3ab4c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3ab4a0 │ │ │ │ + ldr r0, [pc, #-1484] @ 3ab4c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3ab4a4 │ │ │ │ + ldr r0, [pc, #-1492] @ 3ab4c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3ab4a8 │ │ │ │ + ldr r0, [pc, #-1500] @ 3ab4cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3ab4ac │ │ │ │ + ldr r0, [pc, #-1508] @ 3ab4d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3ab4b0 │ │ │ │ + ldr r0, [pc, #-1516] @ 3ab4d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3ab4b4 │ │ │ │ + ldr r0, [pc, #-1524] @ 3ab4d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3ab4b8 │ │ │ │ + ldr r0, [pc, #-1532] @ 3ab4dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3ab4bc │ │ │ │ + ldr r0, [pc, #-1540] @ 3ab4e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3ab4c0 │ │ │ │ + ldr r0, [pc, #-1548] @ 3ab4e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3ab4c4 │ │ │ │ + ldr r0, [pc, #-1556] @ 3ab4e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3ab4c8 │ │ │ │ + ldr r0, [pc, #-1564] @ 3ab4ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3ab4cc │ │ │ │ + ldr r0, [pc, #-1572] @ 3ab4f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3ab4d0 │ │ │ │ + ldr r0, [pc, #-1580] @ 3ab4f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 3ab4d4 │ │ │ │ + ldr r0, [pc, #-1588] @ 3ab4f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 3ab4d8 │ │ │ │ + ldr r0, [pc, #-1596] @ 3ab4fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 3ab4dc │ │ │ │ + ldr r0, [pc, #-1604] @ 3ab500 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 3ab4e0 │ │ │ │ + ldr r0, [pc, #-1612] @ 3ab504 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3ab4e4 │ │ │ │ + ldr r0, [pc, #-1620] @ 3ab508 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3ab4e8 │ │ │ │ + ldr r0, [pc, #-1628] @ 3ab50c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3ab4ec │ │ │ │ + ldr r0, [pc, #-1636] @ 3ab510 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3ab4f0 │ │ │ │ + ldr r0, [pc, #-1644] @ 3ab514 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3ab4f4 │ │ │ │ + ldr r0, [pc, #-1652] @ 3ab518 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3ab4f8 │ │ │ │ + ldr r0, [pc, #-1660] @ 3ab51c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3ab4fc │ │ │ │ + ldr r0, [pc, #-1668] @ 3ab520 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 3ab500 │ │ │ │ + ldr r0, [pc, #-1676] @ 3ab524 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 3ab504 │ │ │ │ + ldr r0, [pc, #-1684] @ 3ab528 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 3ab508 │ │ │ │ + ldr r0, [pc, #-1692] @ 3ab52c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 3ab50c │ │ │ │ + ldr r0, [pc, #-1700] @ 3ab530 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 3ab510 │ │ │ │ + ldr r0, [pc, #-1708] @ 3ab534 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 3ab514 │ │ │ │ + ldr r0, [pc, #-1716] @ 3ab538 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 3ab518 │ │ │ │ + ldr r0, [pc, #-1724] @ 3ab53c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 3ab51c │ │ │ │ + ldr r0, [pc, #-1732] @ 3ab540 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 3ab520 │ │ │ │ + ldr r0, [pc, #-1740] @ 3ab544 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 3ab524 │ │ │ │ + ldr r0, [pc, #-1748] @ 3ab548 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 3ab528 │ │ │ │ + ldr r0, [pc, #-1756] @ 3ab54c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 3ab52c │ │ │ │ + ldr r0, [pc, #-1764] @ 3ab550 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 3ab530 │ │ │ │ + ldr r0, [pc, #-1772] @ 3ab554 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 3ab534 │ │ │ │ + ldr r0, [pc, #-1780] @ 3ab558 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 3ab538 │ │ │ │ + ldr r0, [pc, #-1788] @ 3ab55c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 3ab53c │ │ │ │ + ldr r0, [pc, #-1796] @ 3ab560 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 3ab540 │ │ │ │ + ldr r0, [pc, #-1804] @ 3ab564 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 3ab544 │ │ │ │ + ldr r0, [pc, #-1812] @ 3ab568 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 3ab548 │ │ │ │ + ldr r0, [pc, #-1820] @ 3ab56c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 3ab54c │ │ │ │ + ldr r0, [pc, #-1828] @ 3ab570 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 3ab550 │ │ │ │ + ldr r0, [pc, #-1836] @ 3ab574 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 3ab554 │ │ │ │ + ldr r0, [pc, #-1844] @ 3ab578 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 3ab558 │ │ │ │ + ldr r0, [pc, #-1852] @ 3ab57c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3ab55c │ │ │ │ + ldr r0, [pc, #-1860] @ 3ab580 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3ab560 │ │ │ │ + ldr r0, [pc, #-1868] @ 3ab584 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3ab564 │ │ │ │ + ldr r0, [pc, #-1876] @ 3ab588 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3ab568 │ │ │ │ + ldr r0, [pc, #-1884] @ 3ab58c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 3ab56c │ │ │ │ + ldr r0, [pc, #-1892] @ 3ab590 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 3ab570 │ │ │ │ + ldr r0, [pc, #-1900] @ 3ab594 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3ab574 │ │ │ │ + ldr r0, [pc, #-1908] @ 3ab598 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3ab578 │ │ │ │ + ldr r0, [pc, #-1916] @ 3ab59c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 3ab57c │ │ │ │ + ldr r0, [pc, #-1924] @ 3ab5a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 3ab580 │ │ │ │ + ldr r0, [pc, #-1932] @ 3ab5a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 3ab584 │ │ │ │ + ldr r0, [pc, #-1940] @ 3ab5a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3ab588 │ │ │ │ + ldr r0, [pc, #-1948] @ 3ab5ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3ab58c │ │ │ │ + ldr r0, [pc, #-1956] @ 3ab5b0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3ab590 │ │ │ │ + ldr r0, [pc, #-1964] @ 3ab5b4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3ab594 │ │ │ │ + ldr r0, [pc, #-1972] @ 3ab5b8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3ab598 │ │ │ │ + ldr r0, [pc, #-1980] @ 3ab5bc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3ab59c │ │ │ │ + ldr r0, [pc, #-1988] @ 3ab5c0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3ab5a0 │ │ │ │ + ldr r0, [pc, #-1996] @ 3ab5c4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3ab5a4 │ │ │ │ + ldr r0, [pc, #-2004] @ 3ab5c8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3ab5a8 │ │ │ │ + ldr r0, [pc, #-2012] @ 3ab5cc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3ab5ac │ │ │ │ + ldr r0, [pc, #-2020] @ 3ab5d0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3ab5b0 │ │ │ │ + ldr r0, [pc, #-2028] @ 3ab5d4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3ab5b4 │ │ │ │ + ldr r0, [pc, #-2036] @ 3ab5d8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3ab5b8 │ │ │ │ + ldr r0, [pc, #-2044] @ 3ab5dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3ab5bc │ │ │ │ + ldr r0, [pc, #-2052] @ 3ab5e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3ab5c0 │ │ │ │ + ldr r0, [pc, #-2060] @ 3ab5e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3ab5c4 │ │ │ │ + ldr r0, [pc, #-2068] @ 3ab5e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3ab5c8 │ │ │ │ + ldr r0, [pc, #-2076] @ 3ab5ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3ab5cc │ │ │ │ + ldr r0, [pc, #-2084] @ 3ab5f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3ab5d0 │ │ │ │ + ldr r0, [pc, #-2092] @ 3ab5f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3ab5d4 │ │ │ │ + ldr r0, [pc, #-2100] @ 3ab5f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3ab5d8 │ │ │ │ + ldr r0, [pc, #-2108] @ 3ab5fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3ab5dc │ │ │ │ + ldr r0, [pc, #-2116] @ 3ab600 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3ab5e0 │ │ │ │ + ldr r0, [pc, #-2124] @ 3ab604 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3ab5e4 │ │ │ │ + ldr r0, [pc, #-2132] @ 3ab608 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 3ab5e8 │ │ │ │ + ldr r0, [pc, #-2140] @ 3ab60c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 3ab5ec │ │ │ │ + ldr r0, [pc, #-2148] @ 3ab610 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 3ab5f0 │ │ │ │ + ldr r0, [pc, #-2156] @ 3ab614 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 3ab5f4 │ │ │ │ + ldr r0, [pc, #-2164] @ 3ab618 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 3ab5f8 │ │ │ │ + ldr r0, [pc, #-2172] @ 3ab61c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 3ab5fc │ │ │ │ + ldr r0, [pc, #-2180] @ 3ab620 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 3ab600 │ │ │ │ + ldr r0, [pc, #-2188] @ 3ab624 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 3ab604 │ │ │ │ + ldr r0, [pc, #-2196] @ 3ab628 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 3ab608 │ │ │ │ + ldr r0, [pc, #-2204] @ 3ab62c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 3ab60c │ │ │ │ + ldr r0, [pc, #-2212] @ 3ab630 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 3ab610 │ │ │ │ + ldr r0, [pc, #-2220] @ 3ab634 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 3ab614 │ │ │ │ + ldr r0, [pc, #-2228] @ 3ab638 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 3ab618 │ │ │ │ + ldr r0, [pc, #-2236] @ 3ab63c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 3ab61c │ │ │ │ + ldr r0, [pc, #-2244] @ 3ab640 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 3ab620 │ │ │ │ + ldr r0, [pc, #-2252] @ 3ab644 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 3ab624 │ │ │ │ + ldr r0, [pc, #-2260] @ 3ab648 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 3ab628 │ │ │ │ + ldr r0, [pc, #-2268] @ 3ab64c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 3ab62c │ │ │ │ + ldr r0, [pc, #-2276] @ 3ab650 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 3ab630 │ │ │ │ + ldr r0, [pc, #-2284] @ 3ab654 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 3ab634 │ │ │ │ + ldr r0, [pc, #-2292] @ 3ab658 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 3ab638 │ │ │ │ + ldr r0, [pc, #-2300] @ 3ab65c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 3ab63c │ │ │ │ + ldr r0, [pc, #-2308] @ 3ab660 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 3ab640 │ │ │ │ + ldr r0, [pc, #-2316] @ 3ab664 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 3ab644 │ │ │ │ + ldr r0, [pc, #-2324] @ 3ab668 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 3ab648 │ │ │ │ + ldr r0, [pc, #-2332] @ 3ab66c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 3ab64c │ │ │ │ + ldr r0, [pc, #-2340] @ 3ab670 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 3ab650 │ │ │ │ + ldr r0, [pc, #-2348] @ 3ab674 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 3ab654 │ │ │ │ + ldr r0, [pc, #-2356] @ 3ab678 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 3ab658 │ │ │ │ + ldr r0, [pc, #-2364] @ 3ab67c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 3ab65c │ │ │ │ + ldr r0, [pc, #-2372] @ 3ab680 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 3ab660 │ │ │ │ + ldr r0, [pc, #-2380] @ 3ab684 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 3ab664 │ │ │ │ + ldr r0, [pc, #-2388] @ 3ab688 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 3ab668 │ │ │ │ + ldr r0, [pc, #-2396] @ 3ab68c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 3ab66c │ │ │ │ + ldr r0, [pc, #-2404] @ 3ab690 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 3ab670 │ │ │ │ + ldr r0, [pc, #-2412] @ 3ab694 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 3ab674 │ │ │ │ + ldr r0, [pc, #-2420] @ 3ab698 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 3ab678 │ │ │ │ + ldr r0, [pc, #-2428] @ 3ab69c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3ab67c │ │ │ │ + ldr r0, [pc, #-2436] @ 3ab6a0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3ab680 │ │ │ │ + ldr r0, [pc, #-2444] @ 3ab6a4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3ab684 │ │ │ │ + ldr r0, [pc, #-2452] @ 3ab6a8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3ab688 │ │ │ │ + ldr r0, [pc, #-2460] @ 3ab6ac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2440] @ 3ac9b8 │ │ │ │ + ldr r0, [pc, #2440] @ 3ac9dc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2432] @ 3ac9bc │ │ │ │ + ldr r0, [pc, #2432] @ 3ac9e0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2424] @ 3ac9c0 │ │ │ │ + ldr r0, [pc, #2424] @ 3ac9e4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2416] @ 3ac9c4 │ │ │ │ + ldr r0, [pc, #2416] @ 3ac9e8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2408] @ 3ac9c8 │ │ │ │ + ldr r0, [pc, #2408] @ 3ac9ec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2400] @ 3ac9cc │ │ │ │ + ldr r0, [pc, #2400] @ 3ac9f0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2392] @ 3ac9d0 │ │ │ │ + ldr r0, [pc, #2392] @ 3ac9f4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2384] @ 3ac9d4 │ │ │ │ + ldr r0, [pc, #2384] @ 3ac9f8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2376] @ 3ac9d8 │ │ │ │ + ldr r0, [pc, #2376] @ 3ac9fc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2368] @ 3ac9dc │ │ │ │ + ldr r0, [pc, #2368] @ 3aca00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2360] @ 3ac9e0 │ │ │ │ + ldr r0, [pc, #2360] @ 3aca04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2352] @ 3ac9e4 │ │ │ │ + ldr r0, [pc, #2352] @ 3aca08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2344] @ 3ac9e8 │ │ │ │ + ldr r0, [pc, #2344] @ 3aca0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2336] @ 3ac9ec │ │ │ │ + ldr r0, [pc, #2336] @ 3aca10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2328] @ 3ac9f0 │ │ │ │ + ldr r0, [pc, #2328] @ 3aca14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2320] @ 3ac9f4 │ │ │ │ + ldr r0, [pc, #2320] @ 3aca18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2312] @ 3ac9f8 │ │ │ │ + ldr r0, [pc, #2312] @ 3aca1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2304] @ 3ac9fc │ │ │ │ + ldr r0, [pc, #2304] @ 3aca20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2296] @ 3aca00 │ │ │ │ + ldr r0, [pc, #2296] @ 3aca24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2288] @ 3aca04 │ │ │ │ + ldr r0, [pc, #2288] @ 3aca28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2280] @ 3aca08 │ │ │ │ + ldr r0, [pc, #2280] @ 3aca2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2272] @ 3aca0c │ │ │ │ + ldr r0, [pc, #2272] @ 3aca30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2264] @ 3aca10 │ │ │ │ + ldr r0, [pc, #2264] @ 3aca34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2256] @ 3aca14 │ │ │ │ + ldr r0, [pc, #2256] @ 3aca38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2248] @ 3aca18 │ │ │ │ + ldr r0, [pc, #2248] @ 3aca3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2240] @ 3aca1c │ │ │ │ + ldr r0, [pc, #2240] @ 3aca40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2232] @ 3aca20 │ │ │ │ + ldr r0, [pc, #2232] @ 3aca44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2224] @ 3aca24 │ │ │ │ + ldr r0, [pc, #2224] @ 3aca48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2216] @ 3aca28 │ │ │ │ + ldr r0, [pc, #2216] @ 3aca4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2208] @ 3aca2c │ │ │ │ + ldr r0, [pc, #2208] @ 3aca50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2200] @ 3aca30 │ │ │ │ + ldr r0, [pc, #2200] @ 3aca54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2192] @ 3aca34 │ │ │ │ + ldr r0, [pc, #2192] @ 3aca58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2184] @ 3aca38 │ │ │ │ + ldr r0, [pc, #2184] @ 3aca5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2176] @ 3aca3c │ │ │ │ + ldr r0, [pc, #2176] @ 3aca60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2168] @ 3aca40 │ │ │ │ + ldr r0, [pc, #2168] @ 3aca64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2160] @ 3aca44 │ │ │ │ + ldr r0, [pc, #2160] @ 3aca68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2152] @ 3aca48 │ │ │ │ + ldr r0, [pc, #2152] @ 3aca6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2144] @ 3aca4c │ │ │ │ + ldr r0, [pc, #2144] @ 3aca70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2136] @ 3aca50 │ │ │ │ + ldr r0, [pc, #2136] @ 3aca74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2128] @ 3aca54 │ │ │ │ + ldr r0, [pc, #2128] @ 3aca78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2120] @ 3aca58 │ │ │ │ + ldr r0, [pc, #2120] @ 3aca7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2112] @ 3aca5c │ │ │ │ + ldr r0, [pc, #2112] @ 3aca80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2104] @ 3aca60 │ │ │ │ + ldr r0, [pc, #2104] @ 3aca84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2096] @ 3aca64 │ │ │ │ + ldr r0, [pc, #2096] @ 3aca88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2088] @ 3aca68 │ │ │ │ + ldr r0, [pc, #2088] @ 3aca8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2080] @ 3aca6c │ │ │ │ + ldr r0, [pc, #2080] @ 3aca90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2072] @ 3aca70 │ │ │ │ + ldr r0, [pc, #2072] @ 3aca94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2064] @ 3aca74 │ │ │ │ + ldr r0, [pc, #2064] @ 3aca98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2056] @ 3aca78 │ │ │ │ + ldr r0, [pc, #2056] @ 3aca9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2048] @ 3aca7c │ │ │ │ + ldr r0, [pc, #2048] @ 3acaa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2040] @ 3aca80 │ │ │ │ + ldr r0, [pc, #2040] @ 3acaa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2032] @ 3aca84 │ │ │ │ + ldr r0, [pc, #2032] @ 3acaa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2024] @ 3aca88 │ │ │ │ + ldr r0, [pc, #2024] @ 3acaac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2016] @ 3aca8c │ │ │ │ + ldr r0, [pc, #2016] @ 3acab0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2008] @ 3aca90 │ │ │ │ + ldr r0, [pc, #2008] @ 3acab4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #2000] @ 3aca94 │ │ │ │ + ldr r0, [pc, #2000] @ 3acab8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1992] @ 3aca98 │ │ │ │ + ldr r0, [pc, #1992] @ 3acabc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1984] @ 3aca9c │ │ │ │ + ldr r0, [pc, #1984] @ 3acac0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1976] @ 3acaa0 │ │ │ │ + ldr r0, [pc, #1976] @ 3acac4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1968] @ 3acaa4 │ │ │ │ + ldr r0, [pc, #1968] @ 3acac8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1960] @ 3acaa8 │ │ │ │ + ldr r0, [pc, #1960] @ 3acacc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1952] @ 3acaac │ │ │ │ + ldr r0, [pc, #1952] @ 3acad0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1944] @ 3acab0 │ │ │ │ + ldr r0, [pc, #1944] @ 3acad4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1936] @ 3acab4 │ │ │ │ + ldr r0, [pc, #1936] @ 3acad8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1928] @ 3acab8 │ │ │ │ + ldr r0, [pc, #1928] @ 3acadc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1920] @ 3acabc │ │ │ │ + ldr r0, [pc, #1920] @ 3acae0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1912] @ 3acac0 │ │ │ │ + ldr r0, [pc, #1912] @ 3acae4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1904] @ 3acac4 │ │ │ │ + ldr r0, [pc, #1904] @ 3acae8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1896] @ 3acac8 │ │ │ │ + ldr r0, [pc, #1896] @ 3acaec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1888] @ 3acacc │ │ │ │ + ldr r0, [pc, #1888] @ 3acaf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1880] @ 3acad0 │ │ │ │ + ldr r0, [pc, #1880] @ 3acaf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1872] @ 3acad4 │ │ │ │ + ldr r0, [pc, #1872] @ 3acaf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1864] @ 3acad8 │ │ │ │ + ldr r0, [pc, #1864] @ 3acafc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1856] @ 3acadc │ │ │ │ + ldr r0, [pc, #1856] @ 3acb00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1848] @ 3acae0 │ │ │ │ + ldr r0, [pc, #1848] @ 3acb04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1840] @ 3acae4 │ │ │ │ + ldr r0, [pc, #1840] @ 3acb08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1832] @ 3acae8 │ │ │ │ + ldr r0, [pc, #1832] @ 3acb0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1824] @ 3acaec │ │ │ │ + ldr r0, [pc, #1824] @ 3acb10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1816] @ 3acaf0 │ │ │ │ + ldr r0, [pc, #1816] @ 3acb14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1808] @ 3acaf4 │ │ │ │ + ldr r0, [pc, #1808] @ 3acb18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1800] @ 3acaf8 │ │ │ │ + ldr r0, [pc, #1800] @ 3acb1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1792] @ 3acafc │ │ │ │ + ldr r0, [pc, #1792] @ 3acb20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1784] @ 3acb00 │ │ │ │ + ldr r0, [pc, #1784] @ 3acb24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1776] @ 3acb04 │ │ │ │ + ldr r0, [pc, #1776] @ 3acb28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1768] @ 3acb08 │ │ │ │ + ldr r0, [pc, #1768] @ 3acb2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1760] @ 3acb0c │ │ │ │ + ldr r0, [pc, #1760] @ 3acb30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1752] @ 3acb10 │ │ │ │ + ldr r0, [pc, #1752] @ 3acb34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1744] @ 3acb14 │ │ │ │ + ldr r0, [pc, #1744] @ 3acb38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1736] @ 3acb18 │ │ │ │ + ldr r0, [pc, #1736] @ 3acb3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1728] @ 3acb1c │ │ │ │ + ldr r0, [pc, #1728] @ 3acb40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1720] @ 3acb20 │ │ │ │ + ldr r0, [pc, #1720] @ 3acb44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1712] @ 3acb24 │ │ │ │ + ldr r0, [pc, #1712] @ 3acb48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1704] @ 3acb28 │ │ │ │ + ldr r0, [pc, #1704] @ 3acb4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1696] @ 3acb2c │ │ │ │ + ldr r0, [pc, #1696] @ 3acb50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1688] @ 3acb30 │ │ │ │ + ldr r0, [pc, #1688] @ 3acb54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1680] @ 3acb34 │ │ │ │ + ldr r0, [pc, #1680] @ 3acb58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1672] @ 3acb38 │ │ │ │ + ldr r0, [pc, #1672] @ 3acb5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1664] @ 3acb3c │ │ │ │ + ldr r0, [pc, #1664] @ 3acb60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1656] @ 3acb40 │ │ │ │ + ldr r0, [pc, #1656] @ 3acb64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1648] @ 3acb44 │ │ │ │ + ldr r0, [pc, #1648] @ 3acb68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1640] @ 3acb48 │ │ │ │ + ldr r0, [pc, #1640] @ 3acb6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1632] @ 3acb4c │ │ │ │ + ldr r0, [pc, #1632] @ 3acb70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1624] @ 3acb50 │ │ │ │ + ldr r0, [pc, #1624] @ 3acb74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1616] @ 3acb54 │ │ │ │ + ldr r0, [pc, #1616] @ 3acb78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1608] @ 3acb58 │ │ │ │ + ldr r0, [pc, #1608] @ 3acb7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1600] @ 3acb5c │ │ │ │ + ldr r0, [pc, #1600] @ 3acb80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1592] @ 3acb60 │ │ │ │ + ldr r0, [pc, #1592] @ 3acb84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1584] @ 3acb64 │ │ │ │ + ldr r0, [pc, #1584] @ 3acb88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1576] @ 3acb68 │ │ │ │ + ldr r0, [pc, #1576] @ 3acb8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1568] @ 3acb6c │ │ │ │ + ldr r0, [pc, #1568] @ 3acb90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1560] @ 3acb70 │ │ │ │ + ldr r0, [pc, #1560] @ 3acb94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1552] @ 3acb74 │ │ │ │ + ldr r0, [pc, #1552] @ 3acb98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1544] @ 3acb78 │ │ │ │ + ldr r0, [pc, #1544] @ 3acb9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1536] @ 3acb7c │ │ │ │ + ldr r0, [pc, #1536] @ 3acba0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1528] @ 3acb80 │ │ │ │ + ldr r0, [pc, #1528] @ 3acba4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1520] @ 3acb84 │ │ │ │ + ldr r0, [pc, #1520] @ 3acba8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1512] @ 3acb88 │ │ │ │ + ldr r0, [pc, #1512] @ 3acbac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1504] @ 3acb8c │ │ │ │ + ldr r0, [pc, #1504] @ 3acbb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1496] @ 3acb90 │ │ │ │ + ldr r0, [pc, #1496] @ 3acbb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1488] @ 3acb94 │ │ │ │ + ldr r0, [pc, #1488] @ 3acbb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1480] @ 3acb98 │ │ │ │ + ldr r0, [pc, #1480] @ 3acbbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1472] @ 3acb9c │ │ │ │ + ldr r0, [pc, #1472] @ 3acbc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1464] @ 3acba0 │ │ │ │ + ldr r0, [pc, #1464] @ 3acbc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1456] @ 3acba4 │ │ │ │ + ldr r0, [pc, #1456] @ 3acbc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1448] @ 3acba8 │ │ │ │ + ldr r0, [pc, #1448] @ 3acbcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1440] @ 3acbac │ │ │ │ + ldr r0, [pc, #1440] @ 3acbd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1432] @ 3acbb0 │ │ │ │ + ldr r0, [pc, #1432] @ 3acbd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1424] @ 3acbb4 │ │ │ │ + ldr r0, [pc, #1424] @ 3acbd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1416] @ 3acbb8 │ │ │ │ + ldr r0, [pc, #1416] @ 3acbdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1408] @ 3acbbc │ │ │ │ + ldr r0, [pc, #1408] @ 3acbe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1400] @ 3acbc0 │ │ │ │ + ldr r0, [pc, #1400] @ 3acbe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1392] @ 3acbc4 │ │ │ │ + ldr r0, [pc, #1392] @ 3acbe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1384] @ 3acbc8 │ │ │ │ + ldr r0, [pc, #1384] @ 3acbec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1376] @ 3acbcc │ │ │ │ + ldr r0, [pc, #1376] @ 3acbf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1368] @ 3acbd0 │ │ │ │ + ldr r0, [pc, #1368] @ 3acbf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1360] @ 3acbd4 │ │ │ │ + ldr r0, [pc, #1360] @ 3acbf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1352] @ 3acbd8 │ │ │ │ + ldr r0, [pc, #1352] @ 3acbfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1344] @ 3acbdc │ │ │ │ + ldr r0, [pc, #1344] @ 3acc00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1336] @ 3acbe0 │ │ │ │ + ldr r0, [pc, #1336] @ 3acc04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1328] @ 3acbe4 │ │ │ │ + ldr r0, [pc, #1328] @ 3acc08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1320] @ 3acbe8 │ │ │ │ + ldr r0, [pc, #1320] @ 3acc0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1312] @ 3acbec │ │ │ │ + ldr r0, [pc, #1312] @ 3acc10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1304] @ 3acbf0 │ │ │ │ + ldr r0, [pc, #1304] @ 3acc14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1296] @ 3acbf4 │ │ │ │ + ldr r0, [pc, #1296] @ 3acc18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1288] @ 3acbf8 │ │ │ │ + ldr r0, [pc, #1288] @ 3acc1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1280] @ 3acbfc │ │ │ │ + ldr r0, [pc, #1280] @ 3acc20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1272] @ 3acc00 │ │ │ │ + ldr r0, [pc, #1272] @ 3acc24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1264] @ 3acc04 │ │ │ │ + ldr r0, [pc, #1264] @ 3acc28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1256] @ 3acc08 │ │ │ │ + ldr r0, [pc, #1256] @ 3acc2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1248] @ 3acc0c │ │ │ │ + ldr r0, [pc, #1248] @ 3acc30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1240] @ 3acc10 │ │ │ │ + ldr r0, [pc, #1240] @ 3acc34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1232] @ 3acc14 │ │ │ │ + ldr r0, [pc, #1232] @ 3acc38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1224] @ 3acc18 │ │ │ │ + ldr r0, [pc, #1224] @ 3acc3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1216] @ 3acc1c │ │ │ │ + ldr r0, [pc, #1216] @ 3acc40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1208] @ 3acc20 │ │ │ │ + ldr r0, [pc, #1208] @ 3acc44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1200] @ 3acc24 │ │ │ │ + ldr r0, [pc, #1200] @ 3acc48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1192] @ 3acc28 │ │ │ │ + ldr r0, [pc, #1192] @ 3acc4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1184] @ 3acc2c │ │ │ │ + ldr r0, [pc, #1184] @ 3acc50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1176] @ 3acc30 │ │ │ │ + ldr r0, [pc, #1176] @ 3acc54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1168] @ 3acc34 │ │ │ │ + ldr r0, [pc, #1168] @ 3acc58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1160] @ 3acc38 │ │ │ │ + ldr r0, [pc, #1160] @ 3acc5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1152] @ 3acc3c │ │ │ │ + ldr r0, [pc, #1152] @ 3acc60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1144] @ 3acc40 │ │ │ │ + ldr r0, [pc, #1144] @ 3acc64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1136] @ 3acc44 │ │ │ │ + ldr r0, [pc, #1136] @ 3acc68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1128] @ 3acc48 │ │ │ │ + ldr r0, [pc, #1128] @ 3acc6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1120] @ 3acc4c │ │ │ │ + ldr r0, [pc, #1120] @ 3acc70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1112] @ 3acc50 │ │ │ │ + ldr r0, [pc, #1112] @ 3acc74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1104] @ 3acc54 │ │ │ │ + ldr r0, [pc, #1104] @ 3acc78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1096] @ 3acc58 │ │ │ │ + ldr r0, [pc, #1096] @ 3acc7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1088] @ 3acc5c │ │ │ │ + ldr r0, [pc, #1088] @ 3acc80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1080] @ 3acc60 │ │ │ │ + ldr r0, [pc, #1080] @ 3acc84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1072] @ 3acc64 │ │ │ │ + ldr r0, [pc, #1072] @ 3acc88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1064] @ 3acc68 │ │ │ │ + ldr r0, [pc, #1064] @ 3acc8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1056] @ 3acc6c │ │ │ │ + ldr r0, [pc, #1056] @ 3acc90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1048] @ 3acc70 │ │ │ │ + ldr r0, [pc, #1048] @ 3acc94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1040] @ 3acc74 │ │ │ │ + ldr r0, [pc, #1040] @ 3acc98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1032] @ 3acc78 │ │ │ │ + ldr r0, [pc, #1032] @ 3acc9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1024] @ 3acc7c │ │ │ │ + ldr r0, [pc, #1024] @ 3acca0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1016] @ 3acc80 │ │ │ │ + ldr r0, [pc, #1016] @ 3acca4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1008] @ 3acc84 │ │ │ │ + ldr r0, [pc, #1008] @ 3acca8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #1000] @ 3acc88 │ │ │ │ + ldr r0, [pc, #1000] @ 3accac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #992] @ 3acc8c │ │ │ │ + ldr r0, [pc, #992] @ 3accb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #984] @ 3acc90 │ │ │ │ + ldr r0, [pc, #984] @ 3accb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #976] @ 3acc94 │ │ │ │ + ldr r0, [pc, #976] @ 3accb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #968] @ 3acc98 │ │ │ │ + ldr r0, [pc, #968] @ 3accbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #960] @ 3acc9c │ │ │ │ + ldr r0, [pc, #960] @ 3accc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #952] @ 3acca0 │ │ │ │ + ldr r0, [pc, #952] @ 3accc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #944] @ 3acca4 │ │ │ │ + ldr r0, [pc, #944] @ 3accc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #936] @ 3acca8 │ │ │ │ + ldr r0, [pc, #936] @ 3acccc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #928] @ 3accac │ │ │ │ + ldr r0, [pc, #928] @ 3accd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #920] @ 3accb0 │ │ │ │ + ldr r0, [pc, #920] @ 3accd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #912] @ 3accb4 │ │ │ │ + ldr r0, [pc, #912] @ 3accd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #904] @ 3accb8 │ │ │ │ + ldr r0, [pc, #904] @ 3accdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #896] @ 3accbc │ │ │ │ + ldr r0, [pc, #896] @ 3acce0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #888] @ 3accc0 │ │ │ │ + ldr r0, [pc, #888] @ 3acce4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #880] @ 3accc4 │ │ │ │ + ldr r0, [pc, #880] @ 3acce8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #872] @ 3accc8 │ │ │ │ + ldr r0, [pc, #872] @ 3accec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #864] @ 3acccc │ │ │ │ + ldr r0, [pc, #864] @ 3accf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #856] @ 3accd0 │ │ │ │ + ldr r0, [pc, #856] @ 3accf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #848] @ 3accd4 │ │ │ │ + ldr r0, [pc, #848] @ 3accf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #840] @ 3accd8 │ │ │ │ + ldr r0, [pc, #840] @ 3accfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #832] @ 3accdc │ │ │ │ + ldr r0, [pc, #832] @ 3acd00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #824] @ 3acce0 │ │ │ │ + ldr r0, [pc, #824] @ 3acd04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #816] @ 3acce4 │ │ │ │ + ldr r0, [pc, #816] @ 3acd08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - umullseq r0, lr, r0, sl │ │ │ │ - addseq r0, lr, r4, ror #20 │ │ │ │ - addseq r0, lr, ip, lsr sl │ │ │ │ - addseq r0, lr, r4, lsl sl │ │ │ │ - addseq r0, lr, r8, ror #19 │ │ │ │ - addseq r0, lr, r0, asr #19 │ │ │ │ - addseq r0, lr, r0, lsr #19 │ │ │ │ - addseq r0, lr, r8, ror r9 │ │ │ │ - addseq r0, lr, r0, asr r9 │ │ │ │ - addseq r0, lr, r4, lsr #18 │ │ │ │ - @ instruction: 0x009e08fc │ │ │ │ - @ instruction: 0x009e08dc │ │ │ │ - @ instruction: 0x009e08b8 │ │ │ │ - addseq r0, lr, ip, lsl #17 │ │ │ │ - addseq r0, lr, r0, ror #16 │ │ │ │ - addseq r0, lr, r4, lsr r8 │ │ │ │ - addseq r0, lr, r0, lsl #16 │ │ │ │ - @ instruction: 0x009e07d4 │ │ │ │ - umullseq r0, lr, ip, r7 │ │ │ │ - addseq r0, lr, r0, ror r7 │ │ │ │ - addseq r0, lr, r4, asr #14 │ │ │ │ - addseq r0, lr, ip, lsl r7 │ │ │ │ - @ instruction: 0x009e06f0 │ │ │ │ - addseq r0, lr, r4, asr #13 │ │ │ │ - umullseq r0, lr, r8, r6 │ │ │ │ - addseq r0, lr, ip, ror #12 │ │ │ │ - addseq r0, lr, r4, asr #12 │ │ │ │ - addseq r0, lr, ip, lsl r6 │ │ │ │ - @ instruction: 0x009e05f0 │ │ │ │ - addseq r0, lr, r4, asr #11 │ │ │ │ - umullseq r0, lr, r4, r5 │ │ │ │ - addseq r0, lr, r8, ror #10 │ │ │ │ - addseq r0, lr, r8, lsr r5 │ │ │ │ - @ instruction: 0x009e04f8 │ │ │ │ - addseq r0, lr, ip, asr #9 │ │ │ │ - addseq r0, lr, r0, asr #8 │ │ │ │ - umullseq r0, lr, r4, r4 │ │ │ │ - addseq r0, lr, r8, lsl #8 │ │ │ │ - addseq r0, lr, ip, asr r4 │ │ │ │ - @ instruction: 0x009e03d0 │ │ │ │ - addseq r0, lr, r4, lsr #8 │ │ │ │ - umullseq r0, lr, r8, r3 │ │ │ │ - addseq r0, lr, r8, ror #6 │ │ │ │ + addseq r0, lr, ip, lsl #21 │ │ │ │ + addseq r0, lr, r0, ror #20 │ │ │ │ + addseq r0, lr, r8, lsr sl │ │ │ │ + addseq r0, lr, r0, lsl sl │ │ │ │ + addseq r0, lr, r4, ror #19 │ │ │ │ + @ instruction: 0x009e09bc │ │ │ │ + umullseq r0, lr, ip, r9 │ │ │ │ + addseq r0, lr, r4, ror r9 │ │ │ │ + addseq r0, lr, ip, asr #18 │ │ │ │ + addseq r0, lr, r0, lsr #18 │ │ │ │ + @ instruction: 0x009e08f8 │ │ │ │ + @ instruction: 0x009e08d8 │ │ │ │ + @ instruction: 0x009e08b4 │ │ │ │ + addseq r0, lr, r8, lsl #17 │ │ │ │ + addseq r0, lr, ip, asr r8 │ │ │ │ + addseq r0, lr, r0, lsr r8 │ │ │ │ + @ instruction: 0x009e07fc │ │ │ │ + @ instruction: 0x009e07d0 │ │ │ │ + umullseq r0, lr, r8, r7 │ │ │ │ + addseq r0, lr, ip, ror #14 │ │ │ │ + addseq r0, lr, r0, asr #14 │ │ │ │ + addseq r0, lr, r8, lsl r7 │ │ │ │ + addseq r0, lr, ip, ror #13 │ │ │ │ + addseq r0, lr, r0, asr #13 │ │ │ │ + umullseq r0, lr, r4, r6 │ │ │ │ + addseq r0, lr, r8, ror #12 │ │ │ │ + addseq r0, lr, r0, asr #12 │ │ │ │ + addseq r0, lr, r8, lsl r6 │ │ │ │ + addseq r0, lr, ip, ror #11 │ │ │ │ + addseq r0, lr, r0, asr #11 │ │ │ │ + umullseq r0, lr, r0, r5 │ │ │ │ + addseq r0, lr, r4, ror #10 │ │ │ │ + addseq r0, lr, r4, lsr r5 │ │ │ │ + @ instruction: 0x009e04f4 │ │ │ │ + addseq r0, lr, r8, asr #9 │ │ │ │ + addseq r0, lr, ip, lsr r4 │ │ │ │ + umullseq r0, lr, r0, r4 │ │ │ │ + addseq r0, lr, r4, lsl #8 │ │ │ │ + addseq r0, lr, r8, asr r4 │ │ │ │ + addseq r0, lr, ip, asr #7 │ │ │ │ + addseq r0, lr, r0, lsr #8 │ │ │ │ + umullseq r0, lr, r4, r3 │ │ │ │ + addseq r0, lr, r4, ror #6 │ │ │ │ + addseq r0, lr, r4, lsr r2 │ │ │ │ + addseq r0, lr, r8, lsr #6 │ │ │ │ + @ instruction: 0x009e01f4 │ │ │ │ + addseq r0, lr, ip, ror #5 │ │ │ │ + @ instruction: 0x009e01b4 │ │ │ │ + @ instruction: 0x009e02b0 │ │ │ │ + addseq r0, lr, r4, ror r1 │ │ │ │ + addseq r0, lr, r4, ror r2 │ │ │ │ + addseq r0, lr, r4, lsr r1 │ │ │ │ addseq r0, lr, r8, lsr r2 │ │ │ │ - addseq r0, lr, ip, lsr #6 │ │ │ │ - @ instruction: 0x009e01f8 │ │ │ │ - @ instruction: 0x009e02f0 │ │ │ │ - @ instruction: 0x009e01b8 │ │ │ │ - @ instruction: 0x009e02b4 │ │ │ │ - addseq r0, lr, r8, ror r1 │ │ │ │ - addseq r0, lr, r8, ror r2 │ │ │ │ - addseq r0, lr, r8, lsr r1 │ │ │ │ - addseq r0, lr, ip, lsr r2 │ │ │ │ - ldrsheq r0, [lr], r8 │ │ │ │ - addseq r0, lr, r0, lsl #4 │ │ │ │ - ldrheq r0, [lr], r8 │ │ │ │ - addseq r0, lr, r4, asr #3 │ │ │ │ - addseq r0, lr, r8, ror r0 │ │ │ │ - addseq r0, lr, r8, asr #32 │ │ │ │ - @ instruction: 0x009dfdfc │ │ │ │ + ldrsheq r0, [lr], r4 │ │ │ │ + @ instruction: 0x009e01fc │ │ │ │ + ldrheq r0, [lr], r4 │ │ │ │ + addseq r0, lr, r0, asr #3 │ │ │ │ + addseq r0, lr, r4, ror r0 │ │ │ │ + addseq r0, lr, r4, asr #32 │ │ │ │ + @ instruction: 0x009dfdf8 │ │ │ │ + addseq pc, sp, r8, lsr #23 │ │ │ │ + addseq pc, sp, ip, lsl r9 @ │ │ │ │ + @ instruction: 0x009dfff0 │ │ │ │ + addseq pc, sp, r4, lsr #27 │ │ │ │ + addseq pc, sp, r0, asr fp @ │ │ │ │ + addseq pc, sp, r4, asr #17 │ │ │ │ + umullseq pc, sp, ip, pc @ │ │ │ │ + addseq pc, sp, r0, asr sp @ │ │ │ │ + @ instruction: 0x009dfaf8 │ │ │ │ + addseq pc, sp, ip, ror #16 │ │ │ │ + addseq pc, sp, r8, asr #30 │ │ │ │ + @ instruction: 0x009dfcfc │ │ │ │ + addseq pc, sp, r0, lsr #21 │ │ │ │ + addseq pc, sp, r4, lsl r8 @ │ │ │ │ + @ instruction: 0x009dfef4 │ │ │ │ + addseq pc, sp, r8, lsr #25 │ │ │ │ + addseq pc, sp, r8, asr #20 │ │ │ │ + @ instruction: 0x009df7bc │ │ │ │ + addseq pc, sp, r0, lsr #29 │ │ │ │ + addseq pc, sp, r4, asr ip @ │ │ │ │ + @ instruction: 0x009df9f0 │ │ │ │ + addseq pc, sp, r4, ror #14 │ │ │ │ + addseq pc, sp, ip, asr #28 │ │ │ │ + addseq pc, sp, r0, lsl #24 │ │ │ │ + umullseq pc, sp, r8, r9 @ │ │ │ │ + addseq pc, sp, ip, lsl #14 │ │ │ │ + @ instruction: 0x009dfdf8 │ │ │ │ addseq pc, sp, ip, lsr #23 │ │ │ │ - addseq pc, sp, r0, lsr #18 │ │ │ │ - @ instruction: 0x009dfff4 │ │ │ │ - addseq pc, sp, r8, lsr #27 │ │ │ │ - addseq pc, sp, r4, asr fp @ │ │ │ │ - addseq pc, sp, r8, asr #17 │ │ │ │ - addseq pc, sp, r0, lsr #31 │ │ │ │ - addseq pc, sp, r4, asr sp @ │ │ │ │ - @ instruction: 0x009dfafc │ │ │ │ - addseq pc, sp, r0, ror r8 @ │ │ │ │ - addseq pc, sp, ip, asr #30 │ │ │ │ - addseq pc, sp, r0, lsl #26 │ │ │ │ - addseq pc, sp, r4, lsr #21 │ │ │ │ - addseq pc, sp, r8, lsl r8 @ │ │ │ │ - @ instruction: 0x009dfef8 │ │ │ │ - addseq pc, sp, ip, lsr #25 │ │ │ │ - addseq pc, sp, ip, asr #20 │ │ │ │ - addseq pc, sp, r0, asr #15 │ │ │ │ - addseq pc, sp, r4, lsr #29 │ │ │ │ - addseq pc, sp, r8, asr ip @ │ │ │ │ - @ instruction: 0x009df9f4 │ │ │ │ - addseq pc, sp, r8, ror #14 │ │ │ │ - addseq pc, sp, r0, asr lr @ │ │ │ │ - addseq pc, sp, r4, lsl #24 │ │ │ │ - umullseq pc, sp, ip, r9 @ │ │ │ │ - addseq pc, sp, r0, lsl r7 @ │ │ │ │ - @ instruction: 0x009dfdfc │ │ │ │ - @ instruction: 0x009dfbb0 │ │ │ │ - addseq pc, sp, r4, asr #18 │ │ │ │ - @ instruction: 0x009df6b8 │ │ │ │ - addseq pc, sp, r8, lsr #27 │ │ │ │ - addseq pc, sp, ip, asr fp @ │ │ │ │ - addseq pc, sp, ip, ror #17 │ │ │ │ - addseq pc, sp, r0, ror #12 │ │ │ │ - addseq pc, sp, r4, asr sp @ │ │ │ │ - addseq pc, sp, r8, lsl #22 │ │ │ │ - umullseq pc, sp, r4, r8 @ │ │ │ │ - addseq pc, sp, r8, lsl #12 │ │ │ │ - addseq pc, sp, r0, lsl #26 │ │ │ │ - @ instruction: 0x009dfab4 │ │ │ │ - addseq pc, sp, ip, lsr r8 @ │ │ │ │ - @ instruction: 0x009df5b0 │ │ │ │ - addseq pc, sp, ip, lsr #25 │ │ │ │ - addseq pc, sp, r0, ror #20 │ │ │ │ - addseq pc, sp, r4, ror #15 │ │ │ │ - addseq pc, sp, r8, asr r5 @ │ │ │ │ - addseq pc, sp, r8, asr ip @ │ │ │ │ - addseq pc, sp, ip, lsl #20 │ │ │ │ - addseq pc, sp, ip, lsl #15 │ │ │ │ - addseq pc, sp, r0, lsl #10 │ │ │ │ - addseq pc, sp, r4, lsl #24 │ │ │ │ - @ instruction: 0x009df9b8 │ │ │ │ - addseq pc, sp, r4, lsr r7 @ │ │ │ │ - addseq pc, sp, r8, lsr #9 │ │ │ │ - @ instruction: 0x009dfbb0 │ │ │ │ - addseq pc, sp, r4, ror #18 │ │ │ │ - @ instruction: 0x009df6dc │ │ │ │ - addseq pc, sp, r0, asr r4 @ │ │ │ │ - addseq pc, sp, ip, asr fp @ │ │ │ │ - addseq pc, sp, r0, lsl r9 @ │ │ │ │ - addseq pc, sp, r4, lsl #13 │ │ │ │ - @ instruction: 0x009df3f8 │ │ │ │ - @ instruction: 0x009df3b4 │ │ │ │ - addseq pc, sp, ip, asr r0 @ │ │ │ │ - umullseq lr, sp, r8, sp │ │ │ │ - addseq lr, sp, r4, ror fp │ │ │ │ - addseq lr, sp, r0, asr r9 │ │ │ │ - addseq lr, sp, r0, lsr r7 │ │ │ │ - addseq lr, sp, r4, lsr #10 │ │ │ │ - addseq lr, sp, r8, lsl r3 │ │ │ │ - addseq pc, sp, ip, lsl r3 @ │ │ │ │ - @ instruction: 0x009defd0 │ │ │ │ - addseq lr, sp, r4, lsl sp │ │ │ │ - @ instruction: 0x009deaf0 │ │ │ │ - addseq lr, sp, ip, asr #17 │ │ │ │ - @ instruction: 0x009de6b0 │ │ │ │ - addseq lr, sp, r4, lsr #9 │ │ │ │ - umullseq lr, sp, r8, r2 │ │ │ │ - addseq pc, sp, r4, lsl #5 │ │ │ │ - addseq lr, sp, r4, asr #30 │ │ │ │ - umullseq lr, sp, r0, ip │ │ │ │ - addseq lr, sp, ip, ror #20 │ │ │ │ - addseq lr, sp, r8, asr #16 │ │ │ │ - addseq lr, sp, r0, lsr r6 │ │ │ │ - addseq lr, sp, r4, lsr #8 │ │ │ │ - addseq lr, sp, r8, lsl r2 │ │ │ │ - addseq pc, sp, ip, ror #3 │ │ │ │ - @ instruction: 0x009deeb8 │ │ │ │ - addseq lr, sp, ip, lsl #24 │ │ │ │ - addseq lr, sp, r8, ror #19 │ │ │ │ - addseq lr, sp, r4, asr #15 │ │ │ │ - @ instruction: 0x009de5b0 │ │ │ │ - addseq lr, sp, r4, lsr #7 │ │ │ │ - umullseq lr, sp, r8, r1 │ │ │ │ - addseq pc, sp, r4, asr r1 @ │ │ │ │ - addseq lr, sp, ip, lsr #28 │ │ │ │ - addseq lr, sp, r8, lsl #23 │ │ │ │ - addseq lr, sp, r4, ror #18 │ │ │ │ - addseq lr, sp, r0, asr #14 │ │ │ │ - addseq lr, sp, r0, lsr r5 │ │ │ │ - addseq lr, sp, r4, lsr #6 │ │ │ │ - addseq lr, sp, r8, lsl r1 │ │ │ │ - ldrheq pc, [sp], ip @ │ │ │ │ - addseq lr, sp, r0, lsr #27 │ │ │ │ - addseq lr, sp, r4, lsl #22 │ │ │ │ - addseq lr, sp, r0, ror #17 │ │ │ │ - @ instruction: 0x009de6bc │ │ │ │ - @ instruction: 0x009de4b0 │ │ │ │ - addseq lr, sp, r4, lsr #5 │ │ │ │ - umullseq lr, sp, r8, r0 │ │ │ │ - addseq pc, sp, r8, lsr #32 │ │ │ │ - addseq lr, sp, r4, lsl sp │ │ │ │ - addseq lr, sp, r4, lsl #21 │ │ │ │ - addseq lr, sp, r0, ror #16 │ │ │ │ - addseq lr, sp, ip, lsr r6 │ │ │ │ - addseq lr, sp, r0, lsr r4 │ │ │ │ - addseq lr, sp, r4, lsr #4 │ │ │ │ - addseq lr, sp, r8, lsl r0 │ │ │ │ - umullseq lr, sp, r4, pc @ │ │ │ │ - addseq lr, sp, r8, lsl #25 │ │ │ │ - addseq lr, sp, r4, lsl #20 │ │ │ │ - addseq lr, sp, r0, ror #15 │ │ │ │ - @ instruction: 0x009de5bc │ │ │ │ - @ instruction: 0x009de3b0 │ │ │ │ - addseq lr, sp, r4, lsr #3 │ │ │ │ - umullseq sp, sp, r8, pc @ │ │ │ │ - addseq lr, sp, r0, lsl #30 │ │ │ │ - @ instruction: 0x009debfc │ │ │ │ - addseq lr, sp, r4, lsl #19 │ │ │ │ - addseq lr, sp, r0, ror #14 │ │ │ │ - addseq lr, sp, ip, lsr r5 │ │ │ │ - addseq lr, sp, r0, lsr r3 │ │ │ │ - addseq lr, sp, r4, lsr #2 │ │ │ │ - addseq sp, sp, r8, lsl pc │ │ │ │ - addseq lr, sp, ip, ror #28 │ │ │ │ + addseq pc, sp, r0, asr #18 │ │ │ │ + @ instruction: 0x009df6b4 │ │ │ │ + addseq pc, sp, r4, lsr #27 │ │ │ │ + addseq pc, sp, r8, asr fp @ │ │ │ │ + addseq pc, sp, r8, ror #17 │ │ │ │ + addseq pc, sp, ip, asr r6 @ │ │ │ │ + addseq pc, sp, r0, asr sp @ │ │ │ │ + addseq pc, sp, r4, lsl #22 │ │ │ │ + umullseq pc, sp, r0, r8 @ │ │ │ │ + addseq pc, sp, r4, lsl #12 │ │ │ │ + @ instruction: 0x009dfcfc │ │ │ │ + @ instruction: 0x009dfab0 │ │ │ │ + addseq pc, sp, r8, lsr r8 @ │ │ │ │ + addseq pc, sp, ip, lsr #11 │ │ │ │ + addseq pc, sp, r8, lsr #25 │ │ │ │ + addseq pc, sp, ip, asr sl @ │ │ │ │ + addseq pc, sp, r0, ror #15 │ │ │ │ + addseq pc, sp, r4, asr r5 @ │ │ │ │ + addseq pc, sp, r4, asr ip @ │ │ │ │ + addseq pc, sp, r8, lsl #20 │ │ │ │ + addseq pc, sp, r8, lsl #15 │ │ │ │ + @ instruction: 0x009df4fc │ │ │ │ + addseq pc, sp, r0, lsl #24 │ │ │ │ + @ instruction: 0x009df9b4 │ │ │ │ + addseq pc, sp, r0, lsr r7 @ │ │ │ │ + addseq pc, sp, r4, lsr #9 │ │ │ │ + addseq pc, sp, ip, lsr #23 │ │ │ │ + addseq pc, sp, r0, ror #18 │ │ │ │ + @ instruction: 0x009df6d8 │ │ │ │ + addseq pc, sp, ip, asr #8 │ │ │ │ + addseq pc, sp, r8, asr fp @ │ │ │ │ + addseq pc, sp, ip, lsl #18 │ │ │ │ + addseq pc, sp, r0, lsl #13 │ │ │ │ + @ instruction: 0x009df3f4 │ │ │ │ + @ instruction: 0x009df3b0 │ │ │ │ + addseq pc, sp, r8, asr r0 @ │ │ │ │ + umullseq lr, sp, r4, sp │ │ │ │ addseq lr, sp, r0, ror fp │ │ │ │ - addseq lr, sp, r4, lsl #18 │ │ │ │ - addseq lr, sp, r0, ror #13 │ │ │ │ - @ instruction: 0x009de4bc │ │ │ │ - @ instruction: 0x009de2b0 │ │ │ │ - addseq lr, sp, r4, lsr #1 │ │ │ │ - umullseq sp, sp, r8, lr @ │ │ │ │ - @ instruction: 0x009dedd8 │ │ │ │ - addseq lr, sp, r4, ror #21 │ │ │ │ + addseq lr, sp, ip, asr #18 │ │ │ │ + addseq lr, sp, ip, lsr #14 │ │ │ │ + addseq lr, sp, r0, lsr #10 │ │ │ │ + addseq lr, sp, r4, lsl r3 │ │ │ │ + addseq pc, sp, r8, lsl r3 @ │ │ │ │ + addseq lr, sp, ip, asr #31 │ │ │ │ + addseq lr, sp, r0, lsl sp │ │ │ │ + addseq lr, sp, ip, ror #21 │ │ │ │ + addseq lr, sp, r8, asr #17 │ │ │ │ + addseq lr, sp, ip, lsr #13 │ │ │ │ + addseq lr, sp, r0, lsr #9 │ │ │ │ + umullseq lr, sp, r4, r2 │ │ │ │ + addseq pc, sp, r0, lsl #5 │ │ │ │ + addseq lr, sp, r0, asr #30 │ │ │ │ + addseq lr, sp, ip, lsl #25 │ │ │ │ + addseq lr, sp, r8, ror #20 │ │ │ │ + addseq lr, sp, r4, asr #16 │ │ │ │ + addseq lr, sp, ip, lsr #12 │ │ │ │ + addseq lr, sp, r0, lsr #8 │ │ │ │ + addseq lr, sp, r4, lsl r2 │ │ │ │ + addseq pc, sp, r8, ror #3 │ │ │ │ + @ instruction: 0x009deeb4 │ │ │ │ + addseq lr, sp, r8, lsl #24 │ │ │ │ + addseq lr, sp, r4, ror #19 │ │ │ │ + addseq lr, sp, r0, asr #15 │ │ │ │ + addseq lr, sp, ip, lsr #11 │ │ │ │ + addseq lr, sp, r0, lsr #7 │ │ │ │ + umullseq lr, sp, r4, r1 │ │ │ │ + addseq pc, sp, r0, asr r1 @ │ │ │ │ + addseq lr, sp, r8, lsr #28 │ │ │ │ + addseq lr, sp, r4, lsl #23 │ │ │ │ + addseq lr, sp, r0, ror #18 │ │ │ │ + addseq lr, sp, ip, lsr r7 │ │ │ │ + addseq lr, sp, ip, lsr #10 │ │ │ │ + addseq lr, sp, r0, lsr #6 │ │ │ │ + addseq lr, sp, r4, lsl r1 │ │ │ │ + ldrheq pc, [sp], r8 @ │ │ │ │ + umullseq lr, sp, ip, sp │ │ │ │ + addseq lr, sp, r0, lsl #22 │ │ │ │ + @ instruction: 0x009de8dc │ │ │ │ + @ instruction: 0x009de6b8 │ │ │ │ + addseq lr, sp, ip, lsr #9 │ │ │ │ + addseq lr, sp, r0, lsr #5 │ │ │ │ + umullseq lr, sp, r4, r0 │ │ │ │ + addseq pc, sp, r4, lsr #32 │ │ │ │ + addseq lr, sp, r0, lsl sp │ │ │ │ + addseq lr, sp, r0, lsl #21 │ │ │ │ + addseq lr, sp, ip, asr r8 │ │ │ │ + addseq lr, sp, r8, lsr r6 │ │ │ │ + addseq lr, sp, ip, lsr #8 │ │ │ │ addseq lr, sp, r0, lsr #4 │ │ │ │ - @ instruction: 0x009ddffc │ │ │ │ - @ instruction: 0x009dddd8 │ │ │ │ - addseq sp, sp, ip, asr #23 │ │ │ │ - addseq sp, sp, r0, asr #19 │ │ │ │ - @ instruction: 0x009dd7b4 │ │ │ │ - addseq lr, sp, r0, ror #13 │ │ │ │ - @ instruction: 0x009de3f4 │ │ │ │ + addseq lr, sp, r4, lsl r0 │ │ │ │ + umullseq lr, sp, r0, pc @ │ │ │ │ + addseq lr, sp, r4, lsl #25 │ │ │ │ + addseq lr, sp, r0, lsl #20 │ │ │ │ + @ instruction: 0x009de7dc │ │ │ │ + @ instruction: 0x009de5b8 │ │ │ │ + addseq lr, sp, ip, lsr #7 │ │ │ │ addseq lr, sp, r0, lsr #3 │ │ │ │ - addseq sp, sp, ip, ror pc │ │ │ │ - addseq sp, sp, r8, asr sp │ │ │ │ - addseq sp, sp, ip, asr #22 │ │ │ │ - addseq sp, sp, r0, asr #18 │ │ │ │ - addseq sp, sp, r4, lsr r7 │ │ │ │ - addseq lr, sp, ip, asr #12 │ │ │ │ - addseq lr, sp, r8, ror #6 │ │ │ │ + umullseq sp, sp, r4, pc @ │ │ │ │ + @ instruction: 0x009deefc │ │ │ │ + @ instruction: 0x009debf8 │ │ │ │ + addseq lr, sp, r0, lsl #19 │ │ │ │ + addseq lr, sp, ip, asr r7 │ │ │ │ + addseq lr, sp, r8, lsr r5 │ │ │ │ + addseq lr, sp, ip, lsr #6 │ │ │ │ addseq lr, sp, r0, lsr #2 │ │ │ │ - @ instruction: 0x009ddefc │ │ │ │ - @ instruction: 0x009ddcd8 │ │ │ │ - addseq sp, sp, ip, asr #21 │ │ │ │ - addseq sp, sp, r0, asr #17 │ │ │ │ - @ instruction: 0x009dd6b4 │ │ │ │ - @ instruction: 0x009de5b8 │ │ │ │ - @ instruction: 0x009de2dc │ │ │ │ + addseq sp, sp, r4, lsl pc │ │ │ │ + addseq lr, sp, r8, ror #28 │ │ │ │ + addseq lr, sp, ip, ror #22 │ │ │ │ + addseq lr, sp, r0, lsl #18 │ │ │ │ + @ instruction: 0x009de6dc │ │ │ │ + @ instruction: 0x009de4b8 │ │ │ │ + addseq lr, sp, ip, lsr #5 │ │ │ │ addseq lr, sp, r0, lsr #1 │ │ │ │ - addseq sp, sp, ip, ror lr │ │ │ │ - addseq sp, sp, r8, asr ip │ │ │ │ - addseq sp, sp, ip, asr #20 │ │ │ │ - addseq sp, sp, r0, asr #16 │ │ │ │ - addseq sp, sp, r4, lsr r6 │ │ │ │ - addseq lr, sp, r4, lsr #10 │ │ │ │ - addseq lr, sp, r0, asr r2 │ │ │ │ - addseq lr, sp, r0, lsr #32 │ │ │ │ - @ instruction: 0x009dddfc │ │ │ │ - @ instruction: 0x009ddbd8 │ │ │ │ - addseq sp, sp, ip, asr #19 │ │ │ │ - addseq sp, sp, r0, asr #15 │ │ │ │ - @ instruction: 0x009dd5b4 │ │ │ │ - umullseq lr, sp, r0, r4 │ │ │ │ - addseq lr, sp, r4, asr #3 │ │ │ │ - addseq sp, sp, r0, lsr #31 │ │ │ │ - addseq sp, sp, ip, ror sp │ │ │ │ - addseq sp, sp, r8, asr fp │ │ │ │ - addseq sp, sp, ip, asr #18 │ │ │ │ - addseq sp, sp, r0, asr #14 │ │ │ │ - addseq sp, sp, r4, lsr r5 │ │ │ │ - addseq sp, sp, r8, lsl #10 │ │ │ │ - @ instruction: 0x009dd3f8 │ │ │ │ - addseq sp, sp, r8, asr #5 │ │ │ │ - addseq sp, sp, r8, ror r1 │ │ │ │ - addseq sp, sp, r4, lsl r0 │ │ │ │ - addseq ip, sp, r8, ror #29 │ │ │ │ - @ instruction: 0x009dcdbc │ │ │ │ - umullseq ip, sp, r0, ip │ │ │ │ - addseq ip, sp, r8, ror #22 │ │ │ │ - addseq ip, sp, ip, asr sl │ │ │ │ - addseq sp, sp, r0, ror r4 │ │ │ │ - addseq sp, sp, ip, asr r3 │ │ │ │ - addseq sp, sp, r8, lsr #4 │ │ │ │ - ldrsbeq sp, [sp], r4 │ │ │ │ - addseq ip, sp, r8, ror pc │ │ │ │ - addseq ip, sp, ip, asr #28 │ │ │ │ - addseq ip, sp, r0, lsr #26 │ │ │ │ - @ instruction: 0x009dcbf4 │ │ │ │ - @ instruction: 0x009dcad0 │ │ │ │ - addseq ip, sp, r4, asr #19 │ │ │ │ - @ instruction: 0x009dd3d8 │ │ │ │ - addseq sp, sp, r0, asr #5 │ │ │ │ - addseq sp, sp, r8, lsl #3 │ │ │ │ - addseq sp, sp, r0, lsr r0 │ │ │ │ - @ instruction: 0x009dcedc │ │ │ │ - @ instruction: 0x009dcdb0 │ │ │ │ - addseq ip, sp, r4, lsl #25 │ │ │ │ - addseq ip, sp, r8, asr fp │ │ │ │ - addseq ip, sp, r8, lsr sl │ │ │ │ - addseq ip, sp, ip, lsr #18 │ │ │ │ - addseq sp, sp, r0, asr #6 │ │ │ │ + umullseq sp, sp, r4, lr @ │ │ │ │ + @ instruction: 0x009dedd4 │ │ │ │ + addseq lr, sp, r0, ror #21 │ │ │ │ + addseq lr, sp, ip, lsl r2 │ │ │ │ + @ instruction: 0x009ddff8 │ │ │ │ + @ instruction: 0x009dddd4 │ │ │ │ + addseq sp, sp, r8, asr #23 │ │ │ │ + @ instruction: 0x009dd9bc │ │ │ │ + @ instruction: 0x009dd7b0 │ │ │ │ + @ instruction: 0x009de6dc │ │ │ │ + @ instruction: 0x009de3f0 │ │ │ │ + umullseq lr, sp, ip, r1 │ │ │ │ + addseq sp, sp, r8, ror pc │ │ │ │ + addseq sp, sp, r4, asr sp │ │ │ │ + addseq sp, sp, r8, asr #22 │ │ │ │ + addseq sp, sp, ip, lsr r9 │ │ │ │ + addseq sp, sp, r0, lsr r7 │ │ │ │ + addseq lr, sp, r8, asr #12 │ │ │ │ + addseq lr, sp, r4, ror #6 │ │ │ │ + addseq lr, sp, ip, lsl r1 │ │ │ │ + @ instruction: 0x009ddef8 │ │ │ │ + @ instruction: 0x009ddcd4 │ │ │ │ + addseq sp, sp, r8, asr #21 │ │ │ │ + @ instruction: 0x009dd8bc │ │ │ │ + @ instruction: 0x009dd6b0 │ │ │ │ + @ instruction: 0x009de5b4 │ │ │ │ + @ instruction: 0x009de2d8 │ │ │ │ + umullseq lr, sp, ip, r0 │ │ │ │ + addseq sp, sp, r8, ror lr │ │ │ │ + addseq sp, sp, r4, asr ip │ │ │ │ + addseq sp, sp, r8, asr #20 │ │ │ │ + addseq sp, sp, ip, lsr r8 │ │ │ │ + addseq sp, sp, r0, lsr r6 │ │ │ │ + addseq lr, sp, r0, lsr #10 │ │ │ │ + addseq lr, sp, ip, asr #4 │ │ │ │ + addseq lr, sp, ip, lsl r0 │ │ │ │ + @ instruction: 0x009dddf8 │ │ │ │ + @ instruction: 0x009ddbd4 │ │ │ │ + addseq sp, sp, r8, asr #19 │ │ │ │ + @ instruction: 0x009dd7bc │ │ │ │ + @ instruction: 0x009dd5b0 │ │ │ │ + addseq lr, sp, ip, lsl #9 │ │ │ │ + addseq lr, sp, r0, asr #3 │ │ │ │ + umullseq sp, sp, ip, pc @ │ │ │ │ + addseq sp, sp, r8, ror sp │ │ │ │ + addseq sp, sp, r4, asr fp │ │ │ │ + addseq sp, sp, r8, asr #18 │ │ │ │ + addseq sp, sp, ip, lsr r7 │ │ │ │ + addseq sp, sp, r0, lsr r5 │ │ │ │ + addseq sp, sp, r4, lsl #10 │ │ │ │ + @ instruction: 0x009dd3f4 │ │ │ │ + addseq sp, sp, r4, asr #5 │ │ │ │ + addseq sp, sp, r4, ror r1 │ │ │ │ + addseq sp, sp, r0, lsl r0 │ │ │ │ + addseq ip, sp, r4, ror #29 │ │ │ │ + @ instruction: 0x009dcdb8 │ │ │ │ + addseq ip, sp, ip, lsl #25 │ │ │ │ + addseq ip, sp, r4, ror #22 │ │ │ │ + addseq ip, sp, r8, asr sl │ │ │ │ + addseq sp, sp, ip, ror #8 │ │ │ │ + addseq sp, sp, r8, asr r3 │ │ │ │ addseq sp, sp, r4, lsr #4 │ │ │ │ + ldrsbeq sp, [sp], r0 │ │ │ │ + addseq ip, sp, r4, ror pc │ │ │ │ + addseq ip, sp, r8, asr #28 │ │ │ │ + addseq ip, sp, ip, lsl sp │ │ │ │ + @ instruction: 0x009dcbf0 │ │ │ │ + addseq ip, sp, ip, asr #21 │ │ │ │ + addseq ip, sp, r0, asr #19 │ │ │ │ + @ instruction: 0x009dd3d4 │ │ │ │ + @ instruction: 0x009dd2bc │ │ │ │ + addseq sp, sp, r4, lsl #3 │ │ │ │ + addseq sp, sp, ip, lsr #32 │ │ │ │ + @ instruction: 0x009dced8 │ │ │ │ + addseq ip, sp, ip, lsr #27 │ │ │ │ + addseq ip, sp, r0, lsl #25 │ │ │ │ + addseq ip, sp, r4, asr fp │ │ │ │ + addseq ip, sp, r4, lsr sl │ │ │ │ + addseq ip, sp, r8, lsr #18 │ │ │ │ + addseq sp, sp, ip, lsr r3 │ │ │ │ + addseq sp, sp, r0, lsr #4 │ │ │ │ + addseq sp, sp, r4, ror #1 │ │ │ │ + addseq ip, sp, r8, lsl #31 │ │ │ │ + addseq ip, sp, ip, lsr lr │ │ │ │ + addseq ip, sp, r0, lsl sp │ │ │ │ + addseq ip, sp, r4, ror #23 │ │ │ │ + @ instruction: 0x009dcab8 │ │ │ │ + umullseq ip, sp, ip, r9 │ │ │ │ + umullseq ip, sp, r0, r8 │ │ │ │ + addseq sp, sp, r4, lsr #5 │ │ │ │ + addseq sp, sp, r4, lsl #3 │ │ │ │ + addseq sp, sp, r4, asr #32 │ │ │ │ + addseq ip, sp, r4, ror #29 │ │ │ │ + addseq ip, sp, r0, lsr #27 │ │ │ │ + addseq ip, sp, r4, ror ip │ │ │ │ + addseq ip, sp, r8, asr #22 │ │ │ │ + addseq ip, sp, ip, lsl sl │ │ │ │ + addseq ip, sp, r4, lsl #18 │ │ │ │ + @ instruction: 0x009dc7f8 │ │ │ │ + addseq sp, sp, ip, lsl #4 │ │ │ │ addseq sp, sp, r8, ror #1 │ │ │ │ - addseq ip, sp, ip, lsl #31 │ │ │ │ + addseq ip, sp, r4, lsr #31 │ │ │ │ addseq ip, sp, r0, asr #28 │ │ │ │ - addseq ip, sp, r4, lsl sp │ │ │ │ - addseq ip, sp, r8, ror #23 │ │ │ │ - @ instruction: 0x009dcabc │ │ │ │ - addseq ip, sp, r0, lsr #19 │ │ │ │ - umullseq ip, sp, r4, r8 │ │ │ │ - addseq sp, sp, r8, lsr #5 │ │ │ │ - addseq sp, sp, r8, lsl #3 │ │ │ │ - addseq sp, sp, r8, asr #32 │ │ │ │ - addseq ip, sp, r8, ror #29 │ │ │ │ - addseq ip, sp, r4, lsr #27 │ │ │ │ - addseq ip, sp, r8, ror ip │ │ │ │ - addseq ip, sp, ip, asr #22 │ │ │ │ - addseq ip, sp, r0, lsr #20 │ │ │ │ - addseq ip, sp, r8, lsl #18 │ │ │ │ - @ instruction: 0x009dc7fc │ │ │ │ - addseq sp, sp, r0, lsl r2 │ │ │ │ - addseq sp, sp, ip, ror #1 │ │ │ │ - addseq ip, sp, r8, lsr #31 │ │ │ │ - addseq ip, sp, r4, asr #28 │ │ │ │ - addseq ip, sp, r8, lsl #26 │ │ │ │ - @ instruction: 0x009dcbdc │ │ │ │ - @ instruction: 0x009dcab0 │ │ │ │ - addseq ip, sp, r4, lsl #19 │ │ │ │ - addseq ip, sp, r0, ror r8 │ │ │ │ - addseq ip, sp, r4, ror #14 │ │ │ │ - addseq sp, sp, r8, ror r1 │ │ │ │ - addseq sp, sp, r0, asr r0 │ │ │ │ - addseq ip, sp, r8, lsl #30 │ │ │ │ - addseq ip, sp, r0, lsr #27 │ │ │ │ - addseq ip, sp, ip, ror #24 │ │ │ │ - addseq ip, sp, r0, asr #22 │ │ │ │ - addseq ip, sp, r4, lsl sl │ │ │ │ - addseq ip, sp, r8, ror #17 │ │ │ │ - @ instruction: 0x009dc7d8 │ │ │ │ - addseq ip, sp, ip, asr #13 │ │ │ │ - addseq sp, sp, r0, ror #1 │ │ │ │ - @ instruction: 0x009dcfb4 │ │ │ │ - addseq ip, sp, r8, ror #28 │ │ │ │ - @ instruction: 0x009dccfc │ │ │ │ - @ instruction: 0x009dcbd0 │ │ │ │ - addseq ip, sp, r4, lsr #21 │ │ │ │ - addseq ip, sp, r8, ror r9 │ │ │ │ - addseq ip, sp, ip, asr #16 │ │ │ │ - addseq ip, sp, r0, asr #14 │ │ │ │ - addseq ip, sp, r4, lsr r6 │ │ │ │ - addseq ip, sp, r0, lsl r6 │ │ │ │ - addseq ip, sp, r8, ror #11 │ │ │ │ - addseq ip, sp, r0, asr #11 │ │ │ │ - umullseq ip, sp, r8, r5 │ │ │ │ - addseq ip, sp, r0, ror r5 │ │ │ │ - addseq ip, sp, r0, asr #10 │ │ │ │ - addseq ip, sp, r0, lsl r5 │ │ │ │ - addseq ip, sp, r4, ror #9 │ │ │ │ - @ instruction: 0x009dc4b0 │ │ │ │ - addseq ip, sp, r4, lsl #9 │ │ │ │ - addseq ip, sp, r8, asr r4 │ │ │ │ - addseq ip, sp, ip, lsr #8 │ │ │ │ - @ instruction: 0x009dc3f8 │ │ │ │ - addseq ip, sp, r8, asr #7 │ │ │ │ - umullseq ip, sp, r4, r3 │ │ │ │ - addseq ip, sp, r4, ror #6 │ │ │ │ - addseq ip, sp, r4, lsr r3 │ │ │ │ - addseq ip, sp, r4, lsl #6 │ │ │ │ - @ instruction: 0x009dc2d4 │ │ │ │ - addseq ip, sp, r4, lsr #5 │ │ │ │ - addseq ip, sp, r0, ror r2 │ │ │ │ - addseq ip, sp, ip, lsr r2 │ │ │ │ - addseq ip, sp, r4, lsl r2 │ │ │ │ - @ instruction: 0x009dc1d8 │ │ │ │ - @ instruction: 0x009dc1b0 │ │ │ │ - addseq ip, sp, ip, lsl #3 │ │ │ │ - addseq ip, sp, r8, asr r1 │ │ │ │ - addseq ip, sp, r0, lsr #1 │ │ │ │ - @ instruction: 0x009dbfd0 │ │ │ │ - addseq ip, sp, ip, lsl #2 │ │ │ │ - addseq ip, sp, r8, asr #32 │ │ │ │ - addseq fp, sp, r4, lsl #31 │ │ │ │ - addseq ip, sp, r0, asr #1 │ │ │ │ - @ instruction: 0x009dbff0 │ │ │ │ - addseq fp, sp, r8, lsr pc │ │ │ │ - addseq ip, sp, r4, ror r0 │ │ │ │ - umullseq fp, sp, r8, pc @ │ │ │ │ - addseq fp, sp, ip, ror #29 │ │ │ │ - addseq fp, sp, ip, lsr #29 │ │ │ │ - @ instruction: 0x009dbddc │ │ │ │ - addseq fp, sp, ip, lsr #26 │ │ │ │ - addseq fp, sp, r0, ror ip │ │ │ │ - @ instruction: 0x009dbbb8 │ │ │ │ - addseq fp, sp, ip, lsr lr │ │ │ │ - addseq fp, sp, r8, ror sp │ │ │ │ - addseq fp, sp, r4, asr #25 │ │ │ │ - addseq fp, sp, r8, lsl #24 │ │ │ │ - addseq fp, sp, r4, asr fp │ │ │ │ - addseq fp, sp, ip, asr #27 │ │ │ │ - addseq fp, sp, r4, lsl sp │ │ │ │ - addseq fp, sp, ip, asr ip │ │ │ │ - addseq fp, sp, r0, lsr #23 │ │ │ │ - @ instruction: 0x009dbaf0 │ │ │ │ - addseq fp, sp, ip, asr sp │ │ │ │ - @ instruction: 0x009dbcb0 │ │ │ │ - @ instruction: 0x009dbbf4 │ │ │ │ - addseq fp, sp, r8, lsr fp │ │ │ │ - addseq fp, sp, ip, lsl #21 │ │ │ │ - addseq fp, sp, r4, ror #20 │ │ │ │ - addseq fp, sp, r4, lsr sl │ │ │ │ - addseq fp, sp, r0, lsl #20 │ │ │ │ - addseq fp, sp, ip, asr #19 │ │ │ │ - umullseq fp, sp, r8, r9 │ │ │ │ - addseq fp, sp, r8, ror #18 │ │ │ │ - addseq fp, sp, r8, lsr r9 │ │ │ │ - addseq fp, sp, r8, lsl #18 │ │ │ │ - addseq fp, sp, r4, ror #17 │ │ │ │ - addseq fp, sp, r0, asr #17 │ │ │ │ - umullseq fp, sp, ip, r8 │ │ │ │ - addseq fp, sp, r8, ror r8 │ │ │ │ - addseq fp, sp, r4, asr r8 │ │ │ │ - addseq fp, sp, r0, lsr r8 │ │ │ │ - addseq fp, sp, ip, lsl #16 │ │ │ │ - addseq fp, sp, r8, ror #15 │ │ │ │ - addseq fp, sp, r4, asr #15 │ │ │ │ - umullseq fp, sp, r8, r7 │ │ │ │ - addseq fp, sp, ip, ror #14 │ │ │ │ - addseq fp, sp, r0, asr #14 │ │ │ │ - addseq fp, sp, ip, lsl #14 │ │ │ │ - ldr r0, [pc, #-828] @ 3acce8 │ │ │ │ + addseq ip, sp, r4, lsl #26 │ │ │ │ + @ instruction: 0x009dcbd8 │ │ │ │ + addseq ip, sp, ip, lsr #21 │ │ │ │ + addseq ip, sp, r0, lsl #19 │ │ │ │ + addseq ip, sp, ip, ror #16 │ │ │ │ + addseq ip, sp, r0, ror #14 │ │ │ │ + addseq sp, sp, r4, ror r1 │ │ │ │ + addseq sp, sp, ip, asr #32 │ │ │ │ + addseq ip, sp, r4, lsl #30 │ │ │ │ + umullseq ip, sp, ip, sp │ │ │ │ + addseq ip, sp, r8, ror #24 │ │ │ │ + addseq ip, sp, ip, lsr fp │ │ │ │ + addseq ip, sp, r0, lsl sl │ │ │ │ + addseq ip, sp, r4, ror #17 │ │ │ │ + @ instruction: 0x009dc7d4 │ │ │ │ + addseq ip, sp, r8, asr #13 │ │ │ │ + ldrsbeq sp, [sp], ip │ │ │ │ + @ instruction: 0x009dcfb0 │ │ │ │ + addseq ip, sp, r4, ror #28 │ │ │ │ + @ instruction: 0x009dccf8 │ │ │ │ + addseq ip, sp, ip, asr #23 │ │ │ │ + addseq ip, sp, r0, lsr #21 │ │ │ │ + addseq ip, sp, r4, ror r9 │ │ │ │ + addseq ip, sp, r8, asr #16 │ │ │ │ + addseq ip, sp, ip, lsr r7 │ │ │ │ + addseq ip, sp, r0, lsr r6 │ │ │ │ + addseq ip, sp, ip, lsl #12 │ │ │ │ + addseq ip, sp, r4, ror #11 │ │ │ │ + @ instruction: 0x009dc5bc │ │ │ │ + umullseq ip, sp, r4, r5 │ │ │ │ + addseq ip, sp, ip, ror #10 │ │ │ │ + addseq ip, sp, ip, lsr r5 │ │ │ │ + addseq ip, sp, ip, lsl #10 │ │ │ │ + addseq ip, sp, r0, ror #9 │ │ │ │ + addseq ip, sp, ip, lsr #9 │ │ │ │ + addseq ip, sp, r0, lsl #9 │ │ │ │ + addseq ip, sp, r4, asr r4 │ │ │ │ + addseq ip, sp, r8, lsr #8 │ │ │ │ + @ instruction: 0x009dc3f4 │ │ │ │ + addseq ip, sp, r4, asr #7 │ │ │ │ + umullseq ip, sp, r0, r3 │ │ │ │ + addseq ip, sp, r0, ror #6 │ │ │ │ + addseq ip, sp, r0, lsr r3 │ │ │ │ + addseq ip, sp, r0, lsl #6 │ │ │ │ + @ instruction: 0x009dc2d0 │ │ │ │ + addseq ip, sp, r0, lsr #5 │ │ │ │ + addseq ip, sp, ip, ror #4 │ │ │ │ + addseq ip, sp, r8, lsr r2 │ │ │ │ + addseq ip, sp, r0, lsl r2 │ │ │ │ + @ instruction: 0x009dc1d4 │ │ │ │ + addseq ip, sp, ip, lsr #3 │ │ │ │ + addseq ip, sp, r8, lsl #3 │ │ │ │ + addseq ip, sp, r4, asr r1 │ │ │ │ + umullseq ip, sp, ip, r0 │ │ │ │ + addseq fp, sp, ip, asr #31 │ │ │ │ + addseq ip, sp, r8, lsl #2 │ │ │ │ + addseq ip, sp, r4, asr #32 │ │ │ │ + addseq fp, sp, r0, lsl #31 │ │ │ │ + ldrheq ip, [sp], ip @ │ │ │ │ + addseq fp, sp, ip, ror #31 │ │ │ │ + addseq fp, sp, r4, lsr pc │ │ │ │ + addseq ip, sp, r0, ror r0 │ │ │ │ + umullseq fp, sp, r4, pc @ │ │ │ │ + addseq fp, sp, r8, ror #29 │ │ │ │ + addseq fp, sp, r8, lsr #29 │ │ │ │ + @ instruction: 0x009dbdd8 │ │ │ │ + addseq fp, sp, r8, lsr #26 │ │ │ │ + addseq fp, sp, ip, ror #24 │ │ │ │ + @ instruction: 0x009dbbb4 │ │ │ │ + addseq fp, sp, r8, lsr lr │ │ │ │ + addseq fp, sp, r4, ror sp │ │ │ │ + addseq fp, sp, r0, asr #25 │ │ │ │ + addseq fp, sp, r4, lsl #24 │ │ │ │ + addseq fp, sp, r0, asr fp │ │ │ │ + addseq fp, sp, r8, asr #27 │ │ │ │ + addseq fp, sp, r0, lsl sp │ │ │ │ + addseq fp, sp, r8, asr ip │ │ │ │ + umullseq fp, sp, ip, fp │ │ │ │ + addseq fp, sp, ip, ror #21 │ │ │ │ + addseq fp, sp, r8, asr sp │ │ │ │ + addseq fp, sp, ip, lsr #25 │ │ │ │ + @ instruction: 0x009dbbf0 │ │ │ │ + addseq fp, sp, r4, lsr fp │ │ │ │ + addseq fp, sp, r8, lsl #21 │ │ │ │ + addseq fp, sp, r0, ror #20 │ │ │ │ + addseq fp, sp, r0, lsr sl │ │ │ │ + @ instruction: 0x009db9fc │ │ │ │ + addseq fp, sp, r8, asr #19 │ │ │ │ + umullseq fp, sp, r4, r9 │ │ │ │ + addseq fp, sp, r4, ror #18 │ │ │ │ + addseq fp, sp, r4, lsr r9 │ │ │ │ + addseq fp, sp, r4, lsl #18 │ │ │ │ + addseq fp, sp, r0, ror #17 │ │ │ │ + @ instruction: 0x009db8bc │ │ │ │ + umullseq fp, sp, r8, r8 │ │ │ │ + addseq fp, sp, r4, ror r8 │ │ │ │ + addseq fp, sp, r0, asr r8 │ │ │ │ + addseq fp, sp, ip, lsr #16 │ │ │ │ + addseq fp, sp, r8, lsl #16 │ │ │ │ + addseq fp, sp, r4, ror #15 │ │ │ │ + addseq fp, sp, r0, asr #15 │ │ │ │ + umullseq fp, sp, r4, r7 │ │ │ │ + addseq fp, sp, r8, ror #14 │ │ │ │ + addseq fp, sp, ip, lsr r7 │ │ │ │ + addseq fp, sp, r8, lsl #14 │ │ │ │ + ldr r0, [pc, #-828] @ 3acd0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-836] @ 3accec │ │ │ │ + ldr r0, [pc, #-836] @ 3acd10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-844] @ 3accf0 │ │ │ │ + ldr r0, [pc, #-844] @ 3acd14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-852] @ 3accf4 │ │ │ │ + ldr r0, [pc, #-852] @ 3acd18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-860] @ 3accf8 │ │ │ │ + ldr r0, [pc, #-860] @ 3acd1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-868] @ 3accfc │ │ │ │ + ldr r0, [pc, #-868] @ 3acd20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-876] @ 3acd00 │ │ │ │ + ldr r0, [pc, #-876] @ 3acd24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-884] @ 3acd04 │ │ │ │ + ldr r0, [pc, #-884] @ 3acd28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-892] @ 3acd08 │ │ │ │ + ldr r0, [pc, #-892] @ 3acd2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-900] @ 3acd0c │ │ │ │ + ldr r0, [pc, #-900] @ 3acd30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-908] @ 3acd10 │ │ │ │ + ldr r0, [pc, #-908] @ 3acd34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-916] @ 3acd14 │ │ │ │ + ldr r0, [pc, #-916] @ 3acd38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-924] @ 3acd18 │ │ │ │ + ldr r0, [pc, #-924] @ 3acd3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-932] @ 3acd1c │ │ │ │ + ldr r0, [pc, #-932] @ 3acd40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-940] @ 3acd20 │ │ │ │ + ldr r0, [pc, #-940] @ 3acd44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-948] @ 3acd24 │ │ │ │ + ldr r0, [pc, #-948] @ 3acd48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-956] @ 3acd28 │ │ │ │ + ldr r0, [pc, #-956] @ 3acd4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-964] @ 3acd2c │ │ │ │ + ldr r0, [pc, #-964] @ 3acd50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-972] @ 3acd30 │ │ │ │ + ldr r0, [pc, #-972] @ 3acd54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-980] @ 3acd34 │ │ │ │ + ldr r0, [pc, #-980] @ 3acd58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-988] @ 3acd38 │ │ │ │ + ldr r0, [pc, #-988] @ 3acd5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-996] @ 3acd3c │ │ │ │ + ldr r0, [pc, #-996] @ 3acd60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1004] @ 3acd40 │ │ │ │ + ldr r0, [pc, #-1004] @ 3acd64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1012] @ 3acd44 │ │ │ │ + ldr r0, [pc, #-1012] @ 3acd68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1020] @ 3acd48 │ │ │ │ + ldr r0, [pc, #-1020] @ 3acd6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1028] @ 3acd4c │ │ │ │ + ldr r0, [pc, #-1028] @ 3acd70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1036] @ 3acd50 │ │ │ │ + ldr r0, [pc, #-1036] @ 3acd74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1044] @ 3acd54 │ │ │ │ + ldr r0, [pc, #-1044] @ 3acd78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1052] @ 3acd58 │ │ │ │ + ldr r0, [pc, #-1052] @ 3acd7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1060] @ 3acd5c │ │ │ │ + ldr r0, [pc, #-1060] @ 3acd80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1068] @ 3acd60 │ │ │ │ + ldr r0, [pc, #-1068] @ 3acd84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1076] @ 3acd64 │ │ │ │ + ldr r0, [pc, #-1076] @ 3acd88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1084] @ 3acd68 │ │ │ │ + ldr r0, [pc, #-1084] @ 3acd8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1092] @ 3acd6c │ │ │ │ + ldr r0, [pc, #-1092] @ 3acd90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1100] @ 3acd70 │ │ │ │ + ldr r0, [pc, #-1100] @ 3acd94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1108] @ 3acd74 │ │ │ │ + ldr r0, [pc, #-1108] @ 3acd98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1116] @ 3acd78 │ │ │ │ + ldr r0, [pc, #-1116] @ 3acd9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1124] @ 3acd7c │ │ │ │ + ldr r0, [pc, #-1124] @ 3acda0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1132] @ 3acd80 │ │ │ │ + ldr r0, [pc, #-1132] @ 3acda4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1140] @ 3acd84 │ │ │ │ + ldr r0, [pc, #-1140] @ 3acda8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1148] @ 3acd88 │ │ │ │ + ldr r0, [pc, #-1148] @ 3acdac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1156] @ 3acd8c │ │ │ │ + ldr r0, [pc, #-1156] @ 3acdb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1164] @ 3acd90 │ │ │ │ + ldr r0, [pc, #-1164] @ 3acdb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1172] @ 3acd94 │ │ │ │ + ldr r0, [pc, #-1172] @ 3acdb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1180] @ 3acd98 │ │ │ │ + ldr r0, [pc, #-1180] @ 3acdbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1188] @ 3acd9c │ │ │ │ + ldr r0, [pc, #-1188] @ 3acdc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1196] @ 3acda0 │ │ │ │ + ldr r0, [pc, #-1196] @ 3acdc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1204] @ 3acda4 │ │ │ │ + ldr r0, [pc, #-1204] @ 3acdc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1212] @ 3acda8 │ │ │ │ + ldr r0, [pc, #-1212] @ 3acdcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1220] @ 3acdac │ │ │ │ + ldr r0, [pc, #-1220] @ 3acdd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1228] @ 3acdb0 │ │ │ │ + ldr r0, [pc, #-1228] @ 3acdd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1236] @ 3acdb4 │ │ │ │ + ldr r0, [pc, #-1236] @ 3acdd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1244] @ 3acdb8 │ │ │ │ + ldr r0, [pc, #-1244] @ 3acddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1252] @ 3acdbc │ │ │ │ + ldr r0, [pc, #-1252] @ 3acde0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1260] @ 3acdc0 │ │ │ │ + ldr r0, [pc, #-1260] @ 3acde4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1268] @ 3acdc4 │ │ │ │ + ldr r0, [pc, #-1268] @ 3acde8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1276] @ 3acdc8 │ │ │ │ + ldr r0, [pc, #-1276] @ 3acdec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1284] @ 3acdcc │ │ │ │ + ldr r0, [pc, #-1284] @ 3acdf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1292] @ 3acdd0 │ │ │ │ + ldr r0, [pc, #-1292] @ 3acdf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1300] @ 3acdd4 │ │ │ │ + ldr r0, [pc, #-1300] @ 3acdf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1308] @ 3acdd8 │ │ │ │ + ldr r0, [pc, #-1308] @ 3acdfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1316] @ 3acddc │ │ │ │ + ldr r0, [pc, #-1316] @ 3ace00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1324] @ 3acde0 │ │ │ │ + ldr r0, [pc, #-1324] @ 3ace04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1332] @ 3acde4 │ │ │ │ + ldr r0, [pc, #-1332] @ 3ace08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1340] @ 3acde8 │ │ │ │ + ldr r0, [pc, #-1340] @ 3ace0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1348] @ 3acdec │ │ │ │ + ldr r0, [pc, #-1348] @ 3ace10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1356] @ 3acdf0 │ │ │ │ + ldr r0, [pc, #-1356] @ 3ace14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1364] @ 3acdf4 │ │ │ │ + ldr r0, [pc, #-1364] @ 3ace18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1372] @ 3acdf8 │ │ │ │ + ldr r0, [pc, #-1372] @ 3ace1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1380] @ 3acdfc │ │ │ │ + ldr r0, [pc, #-1380] @ 3ace20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1388] @ 3ace00 │ │ │ │ + ldr r0, [pc, #-1388] @ 3ace24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1396] @ 3ace04 │ │ │ │ + ldr r0, [pc, #-1396] @ 3ace28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1404] @ 3ace08 │ │ │ │ + ldr r0, [pc, #-1404] @ 3ace2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1412] @ 3ace0c │ │ │ │ + ldr r0, [pc, #-1412] @ 3ace30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1420] @ 3ace10 │ │ │ │ + ldr r0, [pc, #-1420] @ 3ace34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1428] @ 3ace14 │ │ │ │ + ldr r0, [pc, #-1428] @ 3ace38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1436] @ 3ace18 │ │ │ │ + ldr r0, [pc, #-1436] @ 3ace3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1444] @ 3ace1c │ │ │ │ + ldr r0, [pc, #-1444] @ 3ace40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1452] @ 3ace20 │ │ │ │ + ldr r0, [pc, #-1452] @ 3ace44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1460] @ 3ace24 │ │ │ │ + ldr r0, [pc, #-1460] @ 3ace48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1468] @ 3ace28 │ │ │ │ + ldr r0, [pc, #-1468] @ 3ace4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1476] @ 3ace2c │ │ │ │ + ldr r0, [pc, #-1476] @ 3ace50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1484] @ 3ace30 │ │ │ │ + ldr r0, [pc, #-1484] @ 3ace54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1492] @ 3ace34 │ │ │ │ + ldr r0, [pc, #-1492] @ 3ace58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1500] @ 3ace38 │ │ │ │ + ldr r0, [pc, #-1500] @ 3ace5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1508] @ 3ace3c │ │ │ │ + ldr r0, [pc, #-1508] @ 3ace60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1516] @ 3ace40 │ │ │ │ + ldr r0, [pc, #-1516] @ 3ace64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1524] @ 3ace44 │ │ │ │ + ldr r0, [pc, #-1524] @ 3ace68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1532] @ 3ace48 │ │ │ │ + ldr r0, [pc, #-1532] @ 3ace6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1540] @ 3ace4c │ │ │ │ + ldr r0, [pc, #-1540] @ 3ace70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1548] @ 3ace50 │ │ │ │ + ldr r0, [pc, #-1548] @ 3ace74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1556] @ 3ace54 │ │ │ │ + ldr r0, [pc, #-1556] @ 3ace78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1564] @ 3ace58 │ │ │ │ + ldr r0, [pc, #-1564] @ 3ace7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1572] @ 3ace5c │ │ │ │ + ldr r0, [pc, #-1572] @ 3ace80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1580] @ 3ace60 │ │ │ │ + ldr r0, [pc, #-1580] @ 3ace84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1588] @ 3ace64 │ │ │ │ + ldr r0, [pc, #-1588] @ 3ace88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1596] @ 3ace68 │ │ │ │ + ldr r0, [pc, #-1596] @ 3ace8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1604] @ 3ace6c │ │ │ │ + ldr r0, [pc, #-1604] @ 3ace90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1612] @ 3ace70 │ │ │ │ + ldr r0, [pc, #-1612] @ 3ace94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1620] @ 3ace74 │ │ │ │ + ldr r0, [pc, #-1620] @ 3ace98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1628] @ 3ace78 │ │ │ │ + ldr r0, [pc, #-1628] @ 3ace9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1636] @ 3ace7c │ │ │ │ + ldr r0, [pc, #-1636] @ 3acea0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1644] @ 3ace80 │ │ │ │ + ldr r0, [pc, #-1644] @ 3acea4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1652] @ 3ace84 │ │ │ │ + ldr r0, [pc, #-1652] @ 3acea8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1660] @ 3ace88 │ │ │ │ + ldr r0, [pc, #-1660] @ 3aceac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1668] @ 3ace8c │ │ │ │ + ldr r0, [pc, #-1668] @ 3aceb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1676] @ 3ace90 │ │ │ │ + ldr r0, [pc, #-1676] @ 3aceb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1684] @ 3ace94 │ │ │ │ + ldr r0, [pc, #-1684] @ 3aceb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1692] @ 3ace98 │ │ │ │ + ldr r0, [pc, #-1692] @ 3acebc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1700] @ 3ace9c │ │ │ │ + ldr r0, [pc, #-1700] @ 3acec0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1708] @ 3acea0 │ │ │ │ + ldr r0, [pc, #-1708] @ 3acec4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1716] @ 3acea4 │ │ │ │ + ldr r0, [pc, #-1716] @ 3acec8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1724] @ 3acea8 │ │ │ │ + ldr r0, [pc, #-1724] @ 3acecc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1732] @ 3aceac │ │ │ │ + ldr r0, [pc, #-1732] @ 3aced0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1740] @ 3aceb0 │ │ │ │ + ldr r0, [pc, #-1740] @ 3aced4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1748] @ 3aceb4 │ │ │ │ + ldr r0, [pc, #-1748] @ 3aced8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1756] @ 3aceb8 │ │ │ │ + ldr r0, [pc, #-1756] @ 3acedc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1764] @ 3acebc │ │ │ │ + ldr r0, [pc, #-1764] @ 3acee0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1772] @ 3acec0 │ │ │ │ + ldr r0, [pc, #-1772] @ 3acee4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1780] @ 3acec4 │ │ │ │ + ldr r0, [pc, #-1780] @ 3acee8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1788] @ 3acec8 │ │ │ │ + ldr r0, [pc, #-1788] @ 3aceec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1796] @ 3acecc │ │ │ │ + ldr r0, [pc, #-1796] @ 3acef0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1804] @ 3aced0 │ │ │ │ + ldr r0, [pc, #-1804] @ 3acef4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1812] @ 3aced4 │ │ │ │ + ldr r0, [pc, #-1812] @ 3acef8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1820] @ 3aced8 │ │ │ │ + ldr r0, [pc, #-1820] @ 3acefc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1828] @ 3acedc │ │ │ │ + ldr r0, [pc, #-1828] @ 3acf00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1836] @ 3acee0 │ │ │ │ + ldr r0, [pc, #-1836] @ 3acf04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1844] @ 3acee4 │ │ │ │ + ldr r0, [pc, #-1844] @ 3acf08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1852] @ 3acee8 │ │ │ │ + ldr r0, [pc, #-1852] @ 3acf0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1860] @ 3aceec │ │ │ │ + ldr r0, [pc, #-1860] @ 3acf10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1868] @ 3acef0 │ │ │ │ + ldr r0, [pc, #-1868] @ 3acf14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1876] @ 3acef4 │ │ │ │ + ldr r0, [pc, #-1876] @ 3acf18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1884] @ 3acef8 │ │ │ │ + ldr r0, [pc, #-1884] @ 3acf1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1892] @ 3acefc │ │ │ │ + ldr r0, [pc, #-1892] @ 3acf20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1900] @ 3acf00 │ │ │ │ + ldr r0, [pc, #-1900] @ 3acf24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1908] @ 3acf04 │ │ │ │ + ldr r0, [pc, #-1908] @ 3acf28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1916] @ 3acf08 │ │ │ │ + ldr r0, [pc, #-1916] @ 3acf2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1924] @ 3acf0c │ │ │ │ + ldr r0, [pc, #-1924] @ 3acf30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1932] @ 3acf10 │ │ │ │ + ldr r0, [pc, #-1932] @ 3acf34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1940] @ 3acf14 │ │ │ │ + ldr r0, [pc, #-1940] @ 3acf38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1948] @ 3acf18 │ │ │ │ + ldr r0, [pc, #-1948] @ 3acf3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1956] @ 3acf1c │ │ │ │ + ldr r0, [pc, #-1956] @ 3acf40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1964] @ 3acf20 │ │ │ │ + ldr r0, [pc, #-1964] @ 3acf44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1972] @ 3acf24 │ │ │ │ + ldr r0, [pc, #-1972] @ 3acf48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1980] @ 3acf28 │ │ │ │ + ldr r0, [pc, #-1980] @ 3acf4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1988] @ 3acf2c │ │ │ │ + ldr r0, [pc, #-1988] @ 3acf50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-1996] @ 3acf30 │ │ │ │ + ldr r0, [pc, #-1996] @ 3acf54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2004] @ 3acf34 │ │ │ │ + ldr r0, [pc, #-2004] @ 3acf58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2012] @ 3acf38 │ │ │ │ + ldr r0, [pc, #-2012] @ 3acf5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2020] @ 3acf3c │ │ │ │ + ldr r0, [pc, #-2020] @ 3acf60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2028] @ 3acf40 │ │ │ │ + ldr r0, [pc, #-2028] @ 3acf64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2036] @ 3acf44 │ │ │ │ + ldr r0, [pc, #-2036] @ 3acf68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2044] @ 3acf48 │ │ │ │ + ldr r0, [pc, #-2044] @ 3acf6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2052] @ 3acf4c │ │ │ │ + ldr r0, [pc, #-2052] @ 3acf70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2060] @ 3acf50 │ │ │ │ + ldr r0, [pc, #-2060] @ 3acf74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2068] @ 3acf54 │ │ │ │ + ldr r0, [pc, #-2068] @ 3acf78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2076] @ 3acf58 │ │ │ │ + ldr r0, [pc, #-2076] @ 3acf7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2084] @ 3acf5c │ │ │ │ + ldr r0, [pc, #-2084] @ 3acf80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2092] @ 3acf60 │ │ │ │ + ldr r0, [pc, #-2092] @ 3acf84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2100] @ 3acf64 │ │ │ │ + ldr r0, [pc, #-2100] @ 3acf88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2108] @ 3acf68 │ │ │ │ + ldr r0, [pc, #-2108] @ 3acf8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2116] @ 3acf6c │ │ │ │ + ldr r0, [pc, #-2116] @ 3acf90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2124] @ 3acf70 │ │ │ │ + ldr r0, [pc, #-2124] @ 3acf94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2132] @ 3acf74 │ │ │ │ + ldr r0, [pc, #-2132] @ 3acf98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2140] @ 3acf78 │ │ │ │ + ldr r0, [pc, #-2140] @ 3acf9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2148] @ 3acf7c │ │ │ │ + ldr r0, [pc, #-2148] @ 3acfa0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2156] @ 3acf80 │ │ │ │ + ldr r0, [pc, #-2156] @ 3acfa4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2164] @ 3acf84 │ │ │ │ + ldr r0, [pc, #-2164] @ 3acfa8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2172] @ 3acf88 │ │ │ │ + ldr r0, [pc, #-2172] @ 3acfac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2180] @ 3acf8c │ │ │ │ + ldr r0, [pc, #-2180] @ 3acfb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2188] @ 3acf90 │ │ │ │ + ldr r0, [pc, #-2188] @ 3acfb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2196] @ 3acf94 │ │ │ │ + ldr r0, [pc, #-2196] @ 3acfb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2204] @ 3acf98 │ │ │ │ + ldr r0, [pc, #-2204] @ 3acfbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2212] @ 3acf9c │ │ │ │ + ldr r0, [pc, #-2212] @ 3acfc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2220] @ 3acfa0 │ │ │ │ + ldr r0, [pc, #-2220] @ 3acfc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2228] @ 3acfa4 │ │ │ │ + ldr r0, [pc, #-2228] @ 3acfc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2236] @ 3acfa8 │ │ │ │ + ldr r0, [pc, #-2236] @ 3acfcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2244] @ 3acfac │ │ │ │ + ldr r0, [pc, #-2244] @ 3acfd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2252] @ 3acfb0 │ │ │ │ + ldr r0, [pc, #-2252] @ 3acfd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2260] @ 3acfb4 │ │ │ │ + ldr r0, [pc, #-2260] @ 3acfd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2268] @ 3acfb8 │ │ │ │ + ldr r0, [pc, #-2268] @ 3acfdc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2276] @ 3acfbc │ │ │ │ + ldr r0, [pc, #-2276] @ 3acfe0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2284] @ 3acfc0 │ │ │ │ + ldr r0, [pc, #-2284] @ 3acfe4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2292] @ 3acfc4 │ │ │ │ + ldr r0, [pc, #-2292] @ 3acfe8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2300] @ 3acfc8 │ │ │ │ + ldr r0, [pc, #-2300] @ 3acfec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2308] @ 3acfcc │ │ │ │ + ldr r0, [pc, #-2308] @ 3acff0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2316] @ 3acfd0 │ │ │ │ + ldr r0, [pc, #-2316] @ 3acff4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2324] @ 3acfd4 │ │ │ │ + ldr r0, [pc, #-2324] @ 3acff8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2332] @ 3acfd8 │ │ │ │ + ldr r0, [pc, #-2332] @ 3acffc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2340] @ 3acfdc │ │ │ │ + ldr r0, [pc, #-2340] @ 3ad000 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2348] @ 3acfe0 │ │ │ │ + ldr r0, [pc, #-2348] @ 3ad004 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2356] @ 3acfe4 │ │ │ │ + ldr r0, [pc, #-2356] @ 3ad008 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2364] @ 3acfe8 │ │ │ │ + ldr r0, [pc, #-2364] @ 3ad00c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2372] @ 3acfec │ │ │ │ + ldr r0, [pc, #-2372] @ 3ad010 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2380] @ 3acff0 │ │ │ │ + ldr r0, [pc, #-2380] @ 3ad014 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2388] @ 3acff4 │ │ │ │ + ldr r0, [pc, #-2388] @ 3ad018 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2396] @ 3acff8 │ │ │ │ + ldr r0, [pc, #-2396] @ 3ad01c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2404] @ 3acffc │ │ │ │ + ldr r0, [pc, #-2404] @ 3ad020 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2412] @ 3ad000 │ │ │ │ + ldr r0, [pc, #-2412] @ 3ad024 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2420] @ 3ad004 │ │ │ │ + ldr r0, [pc, #-2420] @ 3ad028 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2428] @ 3ad008 │ │ │ │ + ldr r0, [pc, #-2428] @ 3ad02c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2436] @ 3ad00c │ │ │ │ + ldr r0, [pc, #-2436] @ 3ad030 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2444] @ 3ad010 │ │ │ │ + ldr r0, [pc, #-2444] @ 3ad034 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2452] @ 3ad014 │ │ │ │ + ldr r0, [pc, #-2452] @ 3ad038 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #-2460] @ 3ad018 │ │ │ │ + ldr r0, [pc, #-2460] @ 3ad03c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #868] @ 3add24 │ │ │ │ + ldr r0, [pc, #868] @ 3add48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #860] @ 3add28 │ │ │ │ + ldr r0, [pc, #860] @ 3add4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #852] @ 3add2c │ │ │ │ + ldr r0, [pc, #852] @ 3add50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #844] @ 3add30 │ │ │ │ + ldr r0, [pc, #844] @ 3add54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #836] @ 3add34 │ │ │ │ + ldr r0, [pc, #836] @ 3add58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #828] @ 3add38 │ │ │ │ + ldr r0, [pc, #828] @ 3add5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #820] @ 3add3c │ │ │ │ + ldr r0, [pc, #820] @ 3add60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #812] @ 3add40 │ │ │ │ + ldr r0, [pc, #812] @ 3add64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #804] @ 3add44 │ │ │ │ + ldr r0, [pc, #804] @ 3add68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #796] @ 3add48 │ │ │ │ + ldr r0, [pc, #796] @ 3add6c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #788] @ 3add4c │ │ │ │ + ldr r0, [pc, #788] @ 3add70 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #780] @ 3add50 │ │ │ │ + ldr r0, [pc, #780] @ 3add74 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #772] @ 3add54 │ │ │ │ + ldr r0, [pc, #772] @ 3add78 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #764] @ 3add58 │ │ │ │ + ldr r0, [pc, #764] @ 3add7c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #756] @ 3add5c │ │ │ │ + ldr r0, [pc, #756] @ 3add80 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #748] @ 3add60 │ │ │ │ + ldr r0, [pc, #748] @ 3add84 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #740] @ 3add64 │ │ │ │ + ldr r0, [pc, #740] @ 3add88 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #732] @ 3add68 │ │ │ │ + ldr r0, [pc, #732] @ 3add8c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #724] @ 3add6c │ │ │ │ + ldr r0, [pc, #724] @ 3add90 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #716] @ 3add70 │ │ │ │ + ldr r0, [pc, #716] @ 3add94 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #708] @ 3add74 │ │ │ │ + ldr r0, [pc, #708] @ 3add98 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #700] @ 3add78 │ │ │ │ + ldr r0, [pc, #700] @ 3add9c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #692] @ 3add7c │ │ │ │ + ldr r0, [pc, #692] @ 3adda0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #684] @ 3add80 │ │ │ │ + ldr r0, [pc, #684] @ 3adda4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #676] @ 3add84 │ │ │ │ + ldr r0, [pc, #676] @ 3adda8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #668] @ 3add88 │ │ │ │ + ldr r0, [pc, #668] @ 3addac │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #660] @ 3add8c │ │ │ │ + ldr r0, [pc, #660] @ 3addb0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #652] @ 3add90 │ │ │ │ + ldr r0, [pc, #652] @ 3addb4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #644] @ 3add94 │ │ │ │ + ldr r0, [pc, #644] @ 3addb8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #636] @ 3add98 │ │ │ │ + ldr r0, [pc, #636] @ 3addbc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #628] @ 3add9c │ │ │ │ + ldr r0, [pc, #628] @ 3addc0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #620] @ 3adda0 │ │ │ │ + ldr r0, [pc, #620] @ 3addc4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #612] @ 3adda4 │ │ │ │ + ldr r0, [pc, #612] @ 3addc8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #604] @ 3adda8 │ │ │ │ + ldr r0, [pc, #604] @ 3addcc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #596] @ 3addac │ │ │ │ + ldr r0, [pc, #596] @ 3addd0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #588] @ 3addb0 │ │ │ │ + ldr r0, [pc, #588] @ 3addd4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #580] @ 3addb4 │ │ │ │ + ldr r0, [pc, #580] @ 3addd8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #572] @ 3addb8 │ │ │ │ + ldr r0, [pc, #572] @ 3adddc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #564] @ 3addbc │ │ │ │ + ldr r0, [pc, #564] @ 3adde0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #556] @ 3addc0 │ │ │ │ + ldr r0, [pc, #556] @ 3adde4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #548] @ 3addc4 │ │ │ │ + ldr r0, [pc, #548] @ 3adde8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #540] @ 3addc8 │ │ │ │ + ldr r0, [pc, #540] @ 3addec │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #532] @ 3addcc │ │ │ │ + ldr r0, [pc, #532] @ 3addf0 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #524] @ 3addd0 │ │ │ │ + ldr r0, [pc, #524] @ 3addf4 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #516] @ 3addd4 │ │ │ │ + ldr r0, [pc, #516] @ 3addf8 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #508] @ 3addd8 │ │ │ │ + ldr r0, [pc, #508] @ 3addfc │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #500] @ 3adddc │ │ │ │ + ldr r0, [pc, #500] @ 3ade00 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #492] @ 3adde0 │ │ │ │ + ldr r0, [pc, #492] @ 3ade04 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #484] @ 3adde4 │ │ │ │ + ldr r0, [pc, #484] @ 3ade08 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #476] @ 3adde8 │ │ │ │ + ldr r0, [pc, #476] @ 3ade0c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #468] @ 3addec │ │ │ │ + ldr r0, [pc, #468] @ 3ade10 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #460] @ 3addf0 │ │ │ │ + ldr r0, [pc, #460] @ 3ade14 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #452] @ 3addf4 │ │ │ │ + ldr r0, [pc, #452] @ 3ade18 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #444] @ 3addf8 │ │ │ │ + ldr r0, [pc, #444] @ 3ade1c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #436] @ 3addfc │ │ │ │ + ldr r0, [pc, #436] @ 3ade20 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #428] @ 3ade00 │ │ │ │ + ldr r0, [pc, #428] @ 3ade24 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #420] @ 3ade04 │ │ │ │ + ldr r0, [pc, #420] @ 3ade28 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #412] @ 3ade08 │ │ │ │ + ldr r0, [pc, #412] @ 3ade2c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #404] @ 3ade0c │ │ │ │ + ldr r0, [pc, #404] @ 3ade30 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #396] @ 3ade10 │ │ │ │ + ldr r0, [pc, #396] @ 3ade34 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #388] @ 3ade14 │ │ │ │ + ldr r0, [pc, #388] @ 3ade38 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #380] @ 3ade18 │ │ │ │ + ldr r0, [pc, #380] @ 3ade3c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #372] @ 3ade1c │ │ │ │ + ldr r0, [pc, #372] @ 3ade40 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #364] @ 3ade20 │ │ │ │ + ldr r0, [pc, #364] @ 3ade44 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #356] @ 3ade24 │ │ │ │ + ldr r0, [pc, #356] @ 3ade48 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #348] @ 3ade28 │ │ │ │ + ldr r0, [pc, #348] @ 3ade4c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #340] @ 3ade2c │ │ │ │ + ldr r0, [pc, #340] @ 3ade50 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #332] @ 3ade30 │ │ │ │ + ldr r0, [pc, #332] @ 3ade54 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #324] @ 3ade34 │ │ │ │ + ldr r0, [pc, #324] @ 3ade58 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #316] @ 3ade38 │ │ │ │ + ldr r0, [pc, #316] @ 3ade5c │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #308] @ 3ade3c │ │ │ │ + ldr r0, [pc, #308] @ 3ade60 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #300] @ 3ade40 │ │ │ │ + ldr r0, [pc, #300] @ 3ade64 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #292] @ 3ade44 │ │ │ │ + ldr r0, [pc, #292] @ 3ade68 │ │ │ │ add r0, pc, r0 │ │ │ │ bx lr │ │ │ │ - @ instruction: 0x009db6d4 │ │ │ │ - umullseq fp, sp, ip, r6 │ │ │ │ - addseq fp, sp, ip, ror #12 │ │ │ │ - addseq fp, sp, r0, asr #12 │ │ │ │ - addseq fp, sp, r8, lsl r6 │ │ │ │ - addseq fp, sp, ip, ror #11 │ │ │ │ - addseq fp, sp, r8, asr #11 │ │ │ │ - umullseq fp, sp, r8, r5 │ │ │ │ - addseq fp, sp, r0, ror r5 │ │ │ │ - addseq fp, sp, ip, asr #10 │ │ │ │ - addseq fp, sp, r8, lsl r5 │ │ │ │ - addseq fp, sp, ip, ror #9 │ │ │ │ - @ instruction: 0x009db4b8 │ │ │ │ - addseq fp, sp, r4, lsl #9 │ │ │ │ - addseq fp, sp, r8, asr r4 │ │ │ │ - addseq fp, sp, ip, lsr #8 │ │ │ │ - addseq fp, sp, r4, lsl #8 │ │ │ │ - @ instruction: 0x009db3dc │ │ │ │ - @ instruction: 0x009db3b4 │ │ │ │ - addseq fp, sp, r0, lsl #7 │ │ │ │ - addseq fp, sp, ip, asr #6 │ │ │ │ - addseq fp, sp, r4, lsl r3 │ │ │ │ - @ instruction: 0x009db2dc │ │ │ │ - @ instruction: 0x009db2b4 │ │ │ │ - addseq fp, sp, r8, lsl #5 │ │ │ │ - addseq fp, sp, r0, asr #4 │ │ │ │ - addseq fp, sp, ip, lsl r2 │ │ │ │ - @ instruction: 0x009db1f0 │ │ │ │ - @ instruction: 0x009db1bc │ │ │ │ - addseq fp, sp, r4, lsl #3 │ │ │ │ - addseq fp, sp, r4, ror #2 │ │ │ │ - addseq fp, sp, ip, lsr r1 │ │ │ │ - addseq fp, sp, r4, lsl r1 │ │ │ │ - addseq fp, sp, ip, ror #1 │ │ │ │ - addseq fp, sp, r4, asr #1 │ │ │ │ - umullseq fp, sp, ip, r0 │ │ │ │ - addseq fp, sp, r4, ror r0 │ │ │ │ - addseq fp, sp, ip, asr #32 │ │ │ │ - addseq fp, sp, r8, lsr #32 │ │ │ │ - addseq fp, sp, r8 │ │ │ │ - @ instruction: 0x009dafdc │ │ │ │ - @ instruction: 0x009dafb0 │ │ │ │ - addseq sl, sp, ip, lsl #31 │ │ │ │ - addseq sl, sp, r8, ror #30 │ │ │ │ - addseq sl, sp, r4, asr #30 │ │ │ │ - addseq sl, sp, r0, lsr #30 │ │ │ │ - @ instruction: 0x009daef8 │ │ │ │ - @ instruction: 0x009daed8 │ │ │ │ - @ instruction: 0x009daeb8 │ │ │ │ - umullseq sl, sp, r4, lr │ │ │ │ - addseq sl, sp, r4, ror lr │ │ │ │ - addseq sl, sp, r0, asr lr │ │ │ │ - addseq sl, sp, ip, lsl lr │ │ │ │ - addseq sl, sp, r4, ror #27 │ │ │ │ - addseq sl, sp, r0, asr #27 │ │ │ │ - addseq sl, sp, r0, lsr #27 │ │ │ │ - addseq sl, sp, r0, lsl #27 │ │ │ │ - addseq sl, sp, r0, asr sp │ │ │ │ - addseq sl, sp, r0, lsr #26 │ │ │ │ - @ instruction: 0x009dacf0 │ │ │ │ - @ instruction: 0x009dacbc │ │ │ │ - addseq sl, sp, r4, lsl #25 │ │ │ │ - addseq sl, sp, r4, asr ip │ │ │ │ - addseq sl, sp, r4, lsr #24 │ │ │ │ - addseq sl, sp, ip, ror #23 │ │ │ │ - addseq sl, sp, r0, asr #23 │ │ │ │ - addseq sl, sp, ip, lsl #23 │ │ │ │ - addseq sl, sp, r8, ror #22 │ │ │ │ - addseq sl, sp, ip, asr #22 │ │ │ │ - addseq sl, sp, ip, lsr #22 │ │ │ │ - addseq sl, sp, ip, lsl #22 │ │ │ │ - addseq sl, sp, ip, ror #21 │ │ │ │ - addseq sl, sp, ip, asr #21 │ │ │ │ + @ instruction: 0x009db6d0 │ │ │ │ + umullseq fp, sp, r8, r6 │ │ │ │ + addseq fp, sp, r8, ror #12 │ │ │ │ + addseq fp, sp, ip, lsr r6 │ │ │ │ + addseq fp, sp, r4, lsl r6 │ │ │ │ + addseq fp, sp, r8, ror #11 │ │ │ │ + addseq fp, sp, r4, asr #11 │ │ │ │ + umullseq fp, sp, r4, r5 │ │ │ │ + addseq fp, sp, ip, ror #10 │ │ │ │ + addseq fp, sp, r8, asr #10 │ │ │ │ + addseq fp, sp, r4, lsl r5 │ │ │ │ + addseq fp, sp, r8, ror #9 │ │ │ │ + @ instruction: 0x009db4b4 │ │ │ │ + addseq fp, sp, r0, lsl #9 │ │ │ │ + addseq fp, sp, r4, asr r4 │ │ │ │ + addseq fp, sp, r8, lsr #8 │ │ │ │ + addseq fp, sp, r0, lsl #8 │ │ │ │ + @ instruction: 0x009db3d8 │ │ │ │ + @ instruction: 0x009db3b0 │ │ │ │ + addseq fp, sp, ip, ror r3 │ │ │ │ + addseq fp, sp, r8, asr #6 │ │ │ │ + addseq fp, sp, r0, lsl r3 │ │ │ │ + @ instruction: 0x009db2d8 │ │ │ │ + @ instruction: 0x009db2b0 │ │ │ │ + addseq fp, sp, r4, lsl #5 │ │ │ │ + addseq fp, sp, ip, lsr r2 │ │ │ │ + addseq fp, sp, r8, lsl r2 │ │ │ │ + addseq fp, sp, ip, ror #3 │ │ │ │ + @ instruction: 0x009db1b8 │ │ │ │ + addseq fp, sp, r0, lsl #3 │ │ │ │ + addseq fp, sp, r0, ror #2 │ │ │ │ + addseq fp, sp, r8, lsr r1 │ │ │ │ + addseq fp, sp, r0, lsl r1 │ │ │ │ + addseq fp, sp, r8, ror #1 │ │ │ │ + addseq fp, sp, r0, asr #1 │ │ │ │ + umullseq fp, sp, r8, r0 │ │ │ │ + addseq fp, sp, r0, ror r0 │ │ │ │ + addseq fp, sp, r8, asr #32 │ │ │ │ + addseq fp, sp, r4, lsr #32 │ │ │ │ + addseq fp, sp, r4 │ │ │ │ + @ instruction: 0x009dafd8 │ │ │ │ + addseq sl, sp, ip, lsr #31 │ │ │ │ + addseq sl, sp, r8, lsl #31 │ │ │ │ + addseq sl, sp, r4, ror #30 │ │ │ │ + addseq sl, sp, r0, asr #30 │ │ │ │ + addseq sl, sp, ip, lsl pc │ │ │ │ + @ instruction: 0x009daef4 │ │ │ │ + @ instruction: 0x009daed4 │ │ │ │ + @ instruction: 0x009daeb4 │ │ │ │ + umullseq sl, sp, r0, lr │ │ │ │ + addseq sl, sp, r0, ror lr │ │ │ │ + addseq sl, sp, ip, asr #28 │ │ │ │ + addseq sl, sp, r8, lsl lr │ │ │ │ + addseq sl, sp, r0, ror #27 │ │ │ │ + @ instruction: 0x009dadbc │ │ │ │ + umullseq sl, sp, ip, sp │ │ │ │ + addseq sl, sp, ip, ror sp │ │ │ │ + addseq sl, sp, ip, asr #26 │ │ │ │ + addseq sl, sp, ip, lsl sp │ │ │ │ + addseq sl, sp, ip, ror #25 │ │ │ │ + @ instruction: 0x009dacb8 │ │ │ │ + addseq sl, sp, r0, lsl #25 │ │ │ │ + addseq sl, sp, r0, asr ip │ │ │ │ + addseq sl, sp, r0, lsr #24 │ │ │ │ + addseq sl, sp, r8, ror #23 │ │ │ │ + @ instruction: 0x009dabbc │ │ │ │ + addseq sl, sp, r8, lsl #23 │ │ │ │ + addseq sl, sp, r4, ror #22 │ │ │ │ + addseq sl, sp, r8, asr #22 │ │ │ │ + addseq sl, sp, r8, lsr #22 │ │ │ │ + addseq sl, sp, r8, lsl #22 │ │ │ │ + addseq sl, sp, r8, ror #21 │ │ │ │ + addseq sl, sp, r8, asr #21 │ │ │ │ mov ip, #4096 @ 0x1000 │ │ │ │ push {r4, r5, r6, r8, r9, lr} │ │ │ │ sub ip, sp, ip │ │ │ │ str r0, [ip, #4056] @ 0xfd8 │ │ │ │ - ldr ip, [pc, #4044] @ 3aee2c │ │ │ │ + ldr ip, [pc, #4044] @ 3aee50 │ │ │ │ sub sp, sp, #16 │ │ │ │ cmp r1, ip │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - bhi 3adf14 │ │ │ │ - ldr r2, [pc, #4020] @ 3aee30 │ │ │ │ + bhi 3adf38 │ │ │ │ + ldr r2, [pc, #4020] @ 3aee54 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 3ae8dc │ │ │ │ + bhi 3ae900 │ │ │ │ cmp r1, #3600 @ 0xe10 │ │ │ │ - bhi 3ae058 │ │ │ │ + bhi 3ae07c │ │ │ │ cmp r1, #3472 @ 0xd90 │ │ │ │ - bcs 3b4e94 │ │ │ │ - ldr r3, [pc, #3996] @ 3aee34 │ │ │ │ + bcs 3b4eb8 │ │ │ │ + ldr r3, [pc, #3996] @ 3aee58 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae260 │ │ │ │ - ldr r3, [pc, #3988] @ 3aee38 │ │ │ │ + bhi 3ae284 │ │ │ │ + ldr r3, [pc, #3988] @ 3aee5c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae3ac │ │ │ │ + bhi 3ae3d0 │ │ │ │ cmp r1, #796 @ 0x31c │ │ │ │ - bhi 3b62c8 │ │ │ │ + bhi 3b62ec │ │ │ │ cmp r1, #712 @ 0x2c8 │ │ │ │ - bcs 3ae5c4 │ │ │ │ + bcs 3ae5e8 │ │ │ │ cmp r1, #400 @ 0x190 │ │ │ │ - bhi 3b7054 │ │ │ │ + bhi 3b7078 │ │ │ │ cmp r1, #384 @ 0x180 │ │ │ │ - bcs 3b89cc │ │ │ │ + bcs 3b89f0 │ │ │ │ cmp r1, #296 @ 0x128 │ │ │ │ - bhi 3b933c │ │ │ │ + bhi 3b9360 │ │ │ │ cmp r1, #272 @ 0x110 │ │ │ │ - bcs 3b92c0 │ │ │ │ + bcs 3b92e4 │ │ │ │ cmp r1, #0 │ │ │ │ - beq 3bb6b0 │ │ │ │ + beq 3bb6d4 │ │ │ │ sub r1, r1, #256 @ 0x100 │ │ │ │ lsl r3, r1, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #12 │ │ │ │ - bhi 3ae500 │ │ │ │ - ldr r3, [pc, #3904] @ 3aee3c │ │ │ │ + bhi 3ae524 │ │ │ │ + ldr r3, [pc, #3904] @ 3aee60 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #12 │ │ │ │ - bhi 3ae500 │ │ │ │ + bhi 3ae524 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3876] @ 3aee40 │ │ │ │ + ldr r3, [pc, #3876] @ 3aee64 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3adf84 │ │ │ │ + bhi 3adfa8 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b90c8 │ │ │ │ - ldr r3, [pc, #3856] @ 3aee44 │ │ │ │ + bhi 3b90ec │ │ │ │ + ldr r3, [pc, #3856] @ 3aee68 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae118 │ │ │ │ + bhi 3ae13c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bc000 │ │ │ │ - ldr r3, [pc, #3836] @ 3aee48 │ │ │ │ + bhi 3bc024 │ │ │ │ + ldr r3, [pc, #3836] @ 3aee6c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b6878 │ │ │ │ - ldr r3, [pc, #3828] @ 3aee4c │ │ │ │ + bhi 3b689c │ │ │ │ + ldr r3, [pc, #3828] @ 3aee70 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3b6fb8 │ │ │ │ - ldr r3, [pc, #3820] @ 3aee50 │ │ │ │ + bls 3b6fdc │ │ │ │ + ldr r3, [pc, #3820] @ 3aee74 │ │ │ │ sub r1, r1, #5376 @ 0x1500 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #52 @ 0x34 │ │ │ │ cmp r1, #384 @ 0x180 │ │ │ │ - bhi 3ae500 │ │ │ │ + bhi 3ae524 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3784] @ 3aee54 │ │ │ │ + ldr r3, [pc, #3784] @ 3aee78 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae150 │ │ │ │ + bhi 3ae174 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba01c │ │ │ │ - ldr r3, [pc, #3764] @ 3aee58 │ │ │ │ + bhi 3ba040 │ │ │ │ + ldr r3, [pc, #3764] @ 3aee7c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae3d4 │ │ │ │ + bhi 3ae3f8 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bae6c │ │ │ │ - ldr r3, [pc, #3744] @ 3aee5c │ │ │ │ + bhi 3bae90 │ │ │ │ + ldr r3, [pc, #3744] @ 3aee80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae6f0 │ │ │ │ + bhi 3ae714 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b912c │ │ │ │ + bhi 3b9150 │ │ │ │ sub r3, r3, #131 @ 0x83 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3b27f4 │ │ │ │ - bhi 3aea80 │ │ │ │ + beq 3b2818 │ │ │ │ + bhi 3aeaa4 │ │ │ │ cmp r1, #8320 @ 0x2080 │ │ │ │ - beq 3baf78 │ │ │ │ - bhi 3b8b20 │ │ │ │ + beq 3baf9c │ │ │ │ + bhi 3b8b44 │ │ │ │ sub r3, r3, #100 @ 0x64 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae500 │ │ │ │ + bhi 3ae524 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3bbfa0 │ │ │ │ + bls 3bbfc4 │ │ │ │ sub r3, r1, #8256 @ 0x2040 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #4064] @ 3aeff0 │ │ │ │ + ldr r2, [pc, #4064] @ 3af014 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - beq 3b9ef0 │ │ │ │ - ldr r2, [pc, #3640] @ 3aee60 │ │ │ │ + beq 3b9f14 │ │ │ │ + ldr r2, [pc, #3640] @ 3aee84 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3620] @ 3aee64 │ │ │ │ + ldr r2, [pc, #3620] @ 3aee88 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3592] @ 3aee68 │ │ │ │ + ldr r2, [pc, #3592] @ 3aee8c │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 3ae220 │ │ │ │ + bhi 3ae244 │ │ │ │ sub r2, r2, #93 @ 0x5d │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 3b6d18 │ │ │ │ - ldr r2, [pc, #3572] @ 3aee6c │ │ │ │ + bhi 3b6d3c │ │ │ │ + ldr r2, [pc, #3572] @ 3aee90 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 3b48d0 │ │ │ │ + bhi 3b48f4 │ │ │ │ sub r2, r2, #21 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 3ae904 │ │ │ │ - ldr r3, [pc, #3552] @ 3aee70 │ │ │ │ + bhi 3ae928 │ │ │ │ + ldr r3, [pc, #3552] @ 3aee94 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b728c │ │ │ │ + bhi 3b72b0 │ │ │ │ sub r3, r3, #41 @ 0x29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8c04 │ │ │ │ + bhi 3b8c28 │ │ │ │ cmp r1, #3728 @ 0xe90 │ │ │ │ - bhi 3b8a8c │ │ │ │ + bhi 3b8ab0 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b9e4c │ │ │ │ + bhi 3b9e70 │ │ │ │ cmp r1, #3664 @ 0xe50 │ │ │ │ - bhi 3b9e04 │ │ │ │ + bhi 3b9e28 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b9dc4 │ │ │ │ + bhi 3b9de8 │ │ │ │ sub r3, r1, #3600 @ 0xe10 │ │ │ │ sub r3, r3, #4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3ae500 │ │ │ │ + bhi 3ae524 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #3460] @ 3aee74 │ │ │ │ + ldr r2, [pc, #3460] @ 3aee98 │ │ │ │ tst r3, r2 │ │ │ │ - bne 3b4ed0 │ │ │ │ - ldr r2, [pc, #3452] @ 3aee78 │ │ │ │ + bne 3b4ef4 │ │ │ │ + ldr r2, [pc, #3452] @ 3aee9c │ │ │ │ tst r3, r2 │ │ │ │ - bne 3b4f74 │ │ │ │ - ldr r2, [pc, #3444] @ 3aee7c │ │ │ │ + bne 3b4f98 │ │ │ │ + ldr r2, [pc, #3444] @ 3aeea0 │ │ │ │ tst r3, r2 │ │ │ │ - beq 3ae500 │ │ │ │ - ldr r2, [pc, #3436] @ 3aee80 │ │ │ │ + beq 3ae524 │ │ │ │ + ldr r2, [pc, #3436] @ 3aeea4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae378 │ │ │ │ - ldr r3, [pc, #3428] @ 3aee84 │ │ │ │ + b 3ae39c │ │ │ │ + ldr r3, [pc, #3428] @ 3aeea8 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b0ba0 │ │ │ │ + bhi 3b0bc4 │ │ │ │ cmp r1, #6912 @ 0x1b00 │ │ │ │ - bcc 3ae32c │ │ │ │ - ldr r3, [pc, #3412] @ 3aee88 │ │ │ │ + bcc 3ae350 │ │ │ │ + ldr r3, [pc, #3412] @ 3aeeac │ │ │ │ sub r1, r1, #6912 @ 0x1b00 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #1016 @ 0x3f8 │ │ │ │ - bhi 3ae500 │ │ │ │ + bhi 3ae524 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3380] @ 3aee8c │ │ │ │ + ldr r3, [pc, #3380] @ 3aeeb0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae480 │ │ │ │ + bhi 3ae4a4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba060 │ │ │ │ - ldr r3, [pc, #3360] @ 3aee90 │ │ │ │ + bhi 3ba084 │ │ │ │ + ldr r3, [pc, #3360] @ 3aeeb4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae66c │ │ │ │ + bhi 3ae690 │ │ │ │ cmp r1, #14784 @ 0x39c0 │ │ │ │ - bcs 3ba650 │ │ │ │ + bcs 3ba674 │ │ │ │ sub r3, r3, #256 @ 0x100 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b7974 │ │ │ │ + bhi 3b7998 │ │ │ │ cmp r1, #14528 @ 0x38c0 │ │ │ │ - bcs 3ba76c │ │ │ │ + bcs 3ba790 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b900c │ │ │ │ + bhi 3b9030 │ │ │ │ cmp r1, #14400 @ 0x3840 │ │ │ │ - bcs 3babd4 │ │ │ │ + bcs 3babf8 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3baba8 │ │ │ │ + bhi 3babcc │ │ │ │ cmp r1, #14336 @ 0x3800 │ │ │ │ - bcs 3bab88 │ │ │ │ + bcs 3babac │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bab5c │ │ │ │ + bhi 3bab80 │ │ │ │ cmp r1, #14272 @ 0x37c0 │ │ │ │ - bcc 3ae500 │ │ │ │ + bcc 3ae524 │ │ │ │ sub r3, r1, #14272 @ 0x37c0 │ │ │ │ - ldr r2, [pc, #3260] @ 3aee94 │ │ │ │ + ldr r2, [pc, #3260] @ 3aeeb8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3ae500 │ │ │ │ - ldr r2, [pc, #3240] @ 3aee98 │ │ │ │ + beq 3ae524 │ │ │ │ + ldr r2, [pc, #3240] @ 3aeebc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3220] @ 3aee9c │ │ │ │ + ldr r2, [pc, #3220] @ 3aeec0 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3192] @ 3aeea0 │ │ │ │ + ldr r2, [pc, #3192] @ 3aeec4 │ │ │ │ cmp r1, r2 │ │ │ │ - bhi 3b6634 │ │ │ │ - ldr r2, [pc, #3184] @ 3aeea4 │ │ │ │ + bhi 3b6658 │ │ │ │ + ldr r2, [pc, #3184] @ 3aeec8 │ │ │ │ cmp r1, r2 │ │ │ │ - bls 3b8a28 │ │ │ │ - ldr r3, [pc, #3176] @ 3aeea8 │ │ │ │ + bls 3b8a4c │ │ │ │ + ldr r3, [pc, #3176] @ 3aeecc │ │ │ │ sub r1, r1, #4544 @ 0x11c0 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #52 @ 0x34 │ │ │ │ cmp r1, #292 @ 0x124 │ │ │ │ - bhi 3ae500 │ │ │ │ + bhi 3ae524 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #3140] @ 3aeeac │ │ │ │ + ldr r3, [pc, #3140] @ 3aeed0 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae764 │ │ │ │ + bhi 3ae788 │ │ │ │ cmp r1, #3072 @ 0xc00 │ │ │ │ - bcs 3bbca8 │ │ │ │ + bcs 3bbccc │ │ │ │ sub r3, r3, #252 @ 0xfc │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b7acc │ │ │ │ + bhi 3b7af0 │ │ │ │ cmp r1, #2816 @ 0xb00 │ │ │ │ - bcs 3bb98c │ │ │ │ + bcs 3bb9b0 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b915c │ │ │ │ + bhi 3b9180 │ │ │ │ cmp r1, #2688 @ 0xa80 │ │ │ │ - bcs 3bb960 │ │ │ │ + bcs 3bb984 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bb928 │ │ │ │ + bhi 3bb94c │ │ │ │ cmp r1, #2624 @ 0xa40 │ │ │ │ - bcs 3bb8f4 │ │ │ │ + bcs 3bb918 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bb8bc │ │ │ │ + bhi 3bb8e0 │ │ │ │ cmp r1, #2560 @ 0xa00 │ │ │ │ - bcc 3ae500 │ │ │ │ + bcc 3ae524 │ │ │ │ sub r2, r1, #2560 @ 0xa00 │ │ │ │ - ldr r0, [pc, #3040] @ 3aeeb0 │ │ │ │ + ldr r0, [pc, #3040] @ 3aeed4 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov ip, #1 │ │ │ │ ands r0, r0, ip, lsl r2 │ │ │ │ - beq 3bee44 │ │ │ │ - ldr r2, [pc, #3020] @ 3aeeb4 │ │ │ │ + beq 3bee68 │ │ │ │ + ldr r2, [pc, #3020] @ 3aeed8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r0, r5 │ │ │ │ str r5, [sp, #8] │ │ │ │ bl 3a79c <__aeabi_f2d@plt> │ │ │ │ - ldr r6, [pc, #2988] @ 3aeeb8 │ │ │ │ + ldr r6, [pc, #2988] @ 3aeedc │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, r6 │ │ │ │ mov r8, r0 │ │ │ │ mov r9, r1 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, #1 │ │ │ │ strd r8, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3ae51c │ │ │ │ - ldr r3, [pc, #2952] @ 3aeebc │ │ │ │ + b 3ae540 │ │ │ │ + ldr r3, [pc, #2952] @ 3aeee0 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3ae590 │ │ │ │ - ldr r3, [pc, #2944] @ 3aeec0 │ │ │ │ + bls 3ae5b4 │ │ │ │ + ldr r3, [pc, #2944] @ 3aeee4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b99c8 │ │ │ │ + bhi 3b99ec │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3ae500 │ │ │ │ + bls 3ae524 │ │ │ │ sub r3, r1, #6592 @ 0x19c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2868] @ 3aee94 │ │ │ │ + ldr r2, [pc, #2868] @ 3aeeb8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - beq 3ae500 │ │ │ │ - ldr r2, [pc, #2892] @ 3aeec4 │ │ │ │ + beq 3ae524 │ │ │ │ + ldr r2, [pc, #2892] @ 3aeee8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3ae574 │ │ │ │ - ldr r2, [pc, #2864] @ 3aeec8 │ │ │ │ + bne 3ae598 │ │ │ │ + ldr r2, [pc, #2864] @ 3aeeec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2840] @ 3aeecc │ │ │ │ + ldr r3, [pc, #2840] @ 3aeef0 │ │ │ │ sub r1, r1, #1840 @ 0x730 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #4 │ │ │ │ cmp r1, #688 @ 0x2b0 │ │ │ │ - bhi 3ae500 │ │ │ │ + bhi 3ae524 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2804] @ 3aeed0 │ │ │ │ + ldr r3, [pc, #2804] @ 3aeef4 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae5e8 │ │ │ │ + bhi 3ae60c │ │ │ │ cmp r1, #13696 @ 0x3580 │ │ │ │ - bcs 3ba670 │ │ │ │ + bcs 3ba694 │ │ │ │ sub r3, r3, #256 @ 0x100 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b79c8 │ │ │ │ + bhi 3b79ec │ │ │ │ cmp r1, #13440 @ 0x3480 │ │ │ │ - bcs 3b9fb4 │ │ │ │ + bcs 3b9fd8 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8f8c │ │ │ │ + bhi 3b8fb0 │ │ │ │ cmp r1, #13312 @ 0x3400 │ │ │ │ - bcs 3ba040 │ │ │ │ + bcs 3ba064 │ │ │ │ sub r3, r1, #13248 @ 0x33c0 │ │ │ │ sub r3, r3, #8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3ae500 │ │ │ │ + bhi 3ae524 │ │ │ │ mov r8, #1 │ │ │ │ lsl r1, r8, r3 │ │ │ │ - ldr r2, [pc, #2716] @ 3aeed4 │ │ │ │ + ldr r2, [pc, #2716] @ 3aeef8 │ │ │ │ and r2, r2, r1 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3baea4 │ │ │ │ + bne 3baec8 │ │ │ │ tst r1, #285212672 @ 0x11000000 │ │ │ │ - beq 3bb090 │ │ │ │ - ldr r2, [pc, #2696] @ 3aeed8 │ │ │ │ + beq 3bb0b4 │ │ │ │ + ldr r2, [pc, #2696] @ 3aeefc │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2676] @ 3aeedc │ │ │ │ + ldr r2, [pc, #2676] @ 3aef00 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2648] @ 3aeee0 │ │ │ │ + ldr r3, [pc, #2648] @ 3aef04 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ae874 │ │ │ │ + bhi 3ae898 │ │ │ │ cmp r1, #15872 @ 0x3e00 │ │ │ │ - bcs 3baad0 │ │ │ │ + bcs 3baaf4 │ │ │ │ sub r3, r3, #256 @ 0x100 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b78cc │ │ │ │ + bhi 3b78f0 │ │ │ │ cmp r1, #15616 @ 0x3d00 │ │ │ │ - bcs 3b9f30 │ │ │ │ + bcs 3b9f54 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8e8c │ │ │ │ + bhi 3b8eb0 │ │ │ │ cmp r1, #15488 @ 0x3c80 │ │ │ │ - bcs 3baab0 │ │ │ │ + bcs 3baad4 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3baa84 │ │ │ │ + bhi 3baaa8 │ │ │ │ cmp r1, #15424 @ 0x3c40 │ │ │ │ - bcs 3baa64 │ │ │ │ + bcs 3baa88 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3baa38 │ │ │ │ + bhi 3baa5c │ │ │ │ cmp r1, #15360 @ 0x3c00 │ │ │ │ - bcc 3ae500 │ │ │ │ + bcc 3ae524 │ │ │ │ sub r3, r1, #15360 @ 0x3c00 │ │ │ │ - ldr r2, [pc, #2468] @ 3aee94 │ │ │ │ + ldr r2, [pc, #2468] @ 3aeeb8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3ae1e8 │ │ │ │ - ldr r2, [pc, #2524] @ 3aeee4 │ │ │ │ + bne 3ae20c │ │ │ │ + ldr r2, [pc, #2524] @ 3aef08 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r5, [sp] │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, pc} │ │ │ │ - ldr r2, [pc, #2492] @ 3aeee8 │ │ │ │ + ldr r2, [pc, #2492] @ 3aef0c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd6c0 │ │ │ │ - ldr r2, [pc, #2468] @ 3aeeec │ │ │ │ + bne 3bd6e4 │ │ │ │ + ldr r2, [pc, #2468] @ 3aef10 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2452] @ 3aeef0 │ │ │ │ + ldr r2, [pc, #2452] @ 3aef14 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - beq 3ae390 │ │ │ │ - ldr r2, [pc, #2424] @ 3aeef4 │ │ │ │ + beq 3ae3b4 │ │ │ │ + ldr r2, [pc, #2424] @ 3aef18 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r3, #197 @ 0xc5 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3bb71c │ │ │ │ - ldr r3, [pc, #2388] @ 3aeef8 │ │ │ │ + bls 3bb740 │ │ │ │ + ldr r3, [pc, #2388] @ 3aef1c │ │ │ │ sub r1, r1, #6400 @ 0x1900 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #16 │ │ │ │ cmp r1, #196 @ 0xc4 │ │ │ │ - bhi 3ae500 │ │ │ │ + bhi 3ae524 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2352] @ 3aeefc │ │ │ │ + ldr r3, [pc, #2352] @ 3aef20 │ │ │ │ sub r1, r1, #712 @ 0x2c8 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r1, #84 @ 0x54 │ │ │ │ - bhi 3ae500 │ │ │ │ + bhi 3ae524 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r3, [pc, #2320] @ 3aef00 │ │ │ │ + ldr r3, [pc, #2320] @ 3aef24 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b7a1c │ │ │ │ + bhi 3b7a40 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba7d8 │ │ │ │ + bhi 3ba7fc │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8f0c │ │ │ │ + bhi 3b8f30 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b9f70 │ │ │ │ + bhi 3b9f94 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba1ac │ │ │ │ + bhi 3ba1d0 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba188 │ │ │ │ + bhi 3ba1ac │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba160 │ │ │ │ + bhi 3ba184 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3ae500 │ │ │ │ + bls 3ae524 │ │ │ │ sub r3, r1, #13696 @ 0x3580 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #2108] @ 3aee94 │ │ │ │ + ldr r2, [pc, #2108] @ 3aeeb8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3ae1e8 │ │ │ │ - b 3ae500 │ │ │ │ - ldr r3, [pc, #2192] @ 3aef04 │ │ │ │ + bne 3ae20c │ │ │ │ + b 3ae524 │ │ │ │ + ldr r3, [pc, #2192] @ 3aef28 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b7a74 │ │ │ │ + bhi 3b7a98 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba7fc │ │ │ │ + bhi 3ba820 │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8df0 │ │ │ │ + bhi 3b8e14 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b9f0c │ │ │ │ + bhi 3b9f30 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba890 │ │ │ │ + bhi 3ba8b4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba86c │ │ │ │ + bhi 3ba890 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba7b0 │ │ │ │ + bhi 3ba7d4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3ae500 │ │ │ │ + bls 3ae524 │ │ │ │ sub r3, r1, #14784 @ 0x39c0 │ │ │ │ sub r3, r3, #32 │ │ │ │ - ldr r2, [pc, #1976] @ 3aee94 │ │ │ │ + ldr r2, [pc, #1976] @ 3aeeb8 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3ae1e8 │ │ │ │ - b 3ae500 │ │ │ │ - ldr r3, [pc, #2064] @ 3aef08 │ │ │ │ + bne 3ae20c │ │ │ │ + b 3ae524 │ │ │ │ + ldr r3, [pc, #2064] @ 3aef2c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b7878 │ │ │ │ + bhi 3b789c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba6dc │ │ │ │ + bhi 3ba700 │ │ │ │ cmp r1, #9088 @ 0x2380 │ │ │ │ - bhi 3af2d4 │ │ │ │ + bhi 3af2f8 │ │ │ │ sub r3, r3, #44 @ 0x2c │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b94c4 │ │ │ │ + bhi 3b94e8 │ │ │ │ cmp r1, #9024 @ 0x2340 │ │ │ │ - bhi 3ba928 │ │ │ │ + bhi 3ba94c │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba904 │ │ │ │ + bhi 3ba928 │ │ │ │ cmp r1, #8960 @ 0x2300 │ │ │ │ - beq 3ae1e8 │ │ │ │ + beq 3ae20c │ │ │ │ sub r3, r1, #8960 @ 0x2300 │ │ │ │ sub r3, r3, #4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3ae500 │ │ │ │ - ldr r2, [pc, #1852] @ 3aee94 │ │ │ │ + bhi 3ae524 │ │ │ │ + ldr r2, [pc, #1852] @ 3aeeb8 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3ae1e8 │ │ │ │ - b 3ae500 │ │ │ │ - ldr r3, [pc, #1952] @ 3aef0c │ │ │ │ + bne 3ae20c │ │ │ │ + b 3ae524 │ │ │ │ + ldr r3, [pc, #1952] @ 3aef30 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b7428 │ │ │ │ + bhi 3b744c │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b4f3c │ │ │ │ + bhi 3b4f60 │ │ │ │ sub r3, r3, #99 @ 0x63 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b91f4 │ │ │ │ + bhi 3b9218 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bbbc4 │ │ │ │ + bhi 3bbbe8 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bbbdc │ │ │ │ + bhi 3bbc00 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bbbd4 │ │ │ │ + bhi 3bbbf8 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bbc2c │ │ │ │ + bhi 3bbc50 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ subhi r3, r1, #3088 @ 0xc10 │ │ │ │ - bls 3ae500 │ │ │ │ + bls 3ae524 │ │ │ │ sub r3, r3, #12 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #268435456 @ 0x10000000 │ │ │ │ add r2, r2, #69632 @ 0x11000 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3ae2e0 │ │ │ │ - ldr r2, [pc, #1816] @ 3aef10 │ │ │ │ + bne 3ae304 │ │ │ │ + ldr r2, [pc, #1816] @ 3aef34 │ │ │ │ tst r3, r2 │ │ │ │ - bne 3bba10 │ │ │ │ - ldr r2, [pc, #1648] @ 3aee74 │ │ │ │ + bne 3bba34 │ │ │ │ + ldr r2, [pc, #1648] @ 3aee98 │ │ │ │ tst r3, r2 │ │ │ │ - beq 3ae500 │ │ │ │ - ldr r2, [pc, #1796] @ 3aef14 │ │ │ │ - ldr r8, [pc, #1796] @ 3aef18 │ │ │ │ + beq 3ae524 │ │ │ │ + ldr r2, [pc, #1796] @ 3aef38 │ │ │ │ + ldr r8, [pc, #1796] @ 3aef3c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1748] @ 3aef1c │ │ │ │ + ldr r2, [pc, #1748] @ 3aef40 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1700] @ 3aef20 │ │ │ │ + ldr r3, [pc, #1700] @ 3aef44 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b7920 │ │ │ │ + bhi 3b7944 │ │ │ │ cmp r1, #16128 @ 0x3f00 │ │ │ │ - bcs 3ba700 │ │ │ │ + bcs 3ba724 │ │ │ │ sub r3, r3, #128 @ 0x80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8d70 │ │ │ │ + bhi 3b8d94 │ │ │ │ cmp r1, #16000 @ 0x3e80 │ │ │ │ - bcs 3bac3c │ │ │ │ + bcs 3bac60 │ │ │ │ sub r3, r3, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3ba974 │ │ │ │ + bhi 3ba998 │ │ │ │ cmp r1, #15936 @ 0x3e40 │ │ │ │ - bcs 3ba954 │ │ │ │ + bcs 3ba978 │ │ │ │ sub r3, r1, #15872 @ 0x3e00 │ │ │ │ sub r3, r3, #32 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3ae500 │ │ │ │ - ldr r2, [pc, #1476] @ 3aee94 │ │ │ │ + bhi 3ae524 │ │ │ │ + ldr r2, [pc, #1476] @ 3aeeb8 │ │ │ │ lsr r3, r2, r3 │ │ │ │ tst r3, #1 │ │ │ │ - bne 3ae1e8 │ │ │ │ - b 3ae500 │ │ │ │ - ldr r3, [pc, #1600] @ 3aef24 │ │ │ │ + bne 3ae20c │ │ │ │ + b 3ae524 │ │ │ │ + ldr r3, [pc, #1600] @ 3aef48 │ │ │ │ sub r1, r1, #4992 @ 0x1380 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r1, r1, #4 │ │ │ │ cmp r1, #48 @ 0x30 │ │ │ │ - bhi 3ae500 │ │ │ │ + bhi 3ae524 │ │ │ │ add r1, r1, r1 │ │ │ │ ldrsh r1, [r3, r1] │ │ │ │ add pc, pc, r1, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ sub r2, r1, #4016 @ 0xfb0 │ │ │ │ sub r2, r2, #4 │ │ │ │ lsl r2, r2, #16 │ │ │ │ lsr r2, r2, #16 │ │ │ │ mov ip, #1 │ │ │ │ lsl r2, ip, r2 │ │ │ │ - ldr lr, [pc, #1540] @ 3aef28 │ │ │ │ + ldr lr, [pc, #1540] @ 3aef4c │ │ │ │ tst r2, lr │ │ │ │ - bne 3b4910 │ │ │ │ - ldr lr, [pc, #1532] @ 3aef2c │ │ │ │ + bne 3b4934 │ │ │ │ + ldr lr, [pc, #1532] @ 3aef50 │ │ │ │ cmp r1, lr │ │ │ │ - beq 3bba7c │ │ │ │ + beq 3bbaa0 │ │ │ │ tst r2, #1 │ │ │ │ - beq 3ae500 │ │ │ │ - ldr r2, [pc, #1516] @ 3aef30 │ │ │ │ + beq 3ae524 │ │ │ │ + ldr r2, [pc, #1516] @ 3aef54 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b6e24 │ │ │ │ + beq 3b6e48 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3bdae8 │ │ │ │ - ldr r2, [pc, #1476] @ 3aef34 │ │ │ │ + bne 3bdb0c │ │ │ │ + ldr r2, [pc, #1476] @ 3aef58 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1452] @ 3aef38 │ │ │ │ + ldr r2, [pc, #1452] @ 3aef5c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1432] @ 3aef3c │ │ │ │ + ldr r2, [pc, #1432] @ 3aef60 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1404] @ 3aef40 │ │ │ │ + ldr r2, [pc, #1404] @ 3aef64 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1384] @ 3aef44 │ │ │ │ + ldr r2, [pc, #1384] @ 3aef68 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1356] @ 3aef48 │ │ │ │ + ldr r2, [pc, #1356] @ 3aef6c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1336] @ 3aef4c │ │ │ │ + ldr r2, [pc, #1336] @ 3aef70 │ │ │ │ lsl r3, r5, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ lsr r3, r3, #20 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1312] @ 3aef50 │ │ │ │ + ldr r2, [pc, #1312] @ 3aef74 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - beq 3ae390 │ │ │ │ - b 3ae574 │ │ │ │ - ldr r2, [pc, #1280] @ 3aef54 │ │ │ │ + beq 3ae3b4 │ │ │ │ + b 3ae598 │ │ │ │ + ldr r2, [pc, #1280] @ 3aef78 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1264] @ 3aef58 │ │ │ │ + ldr r2, [pc, #1264] @ 3aef7c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-268435456 @ 0xf0000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1236] @ 3aef5c │ │ │ │ + ldr r3, [pc, #1236] @ 3aef80 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bc05c │ │ │ │ + bhi 3bc080 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b908c │ │ │ │ + bhi 3b90b0 │ │ │ │ sub r3, r3, #39 @ 0x27 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b27e0 │ │ │ │ + bhi 3b2804 │ │ │ │ sub r3, r3, #25 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3ae500 │ │ │ │ + bls 3ae524 │ │ │ │ sub r3, r1, #8384 @ 0x20c0 │ │ │ │ sub r3, r3, #8 │ │ │ │ - ldr r2, [pc, #1328] @ 3aeff0 │ │ │ │ + ldr r2, [pc, #1328] @ 3af014 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, #1 │ │ │ │ ands r2, r2, r0, lsl r3 │ │ │ │ - bne 3ae020 │ │ │ │ - ldr r3, [pc, #1160] @ 3aef60 │ │ │ │ + bne 3ae044 │ │ │ │ + ldr r3, [pc, #1160] @ 3aef84 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3b90f4 │ │ │ │ + beq 3b9118 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3ae500 │ │ │ │ - ldr r2, [pc, #1140] @ 3aef64 │ │ │ │ + bne 3ae524 │ │ │ │ + ldr r2, [pc, #1140] @ 3aef88 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1120] @ 3aef68 │ │ │ │ + ldr r2, [pc, #1120] @ 3aef8c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1092] @ 3aef6c │ │ │ │ - ldr r8, [pc, #1092] @ 3aef70 │ │ │ │ + ldr r2, [pc, #1092] @ 3aef90 │ │ │ │ + ldr r8, [pc, #1092] @ 3aef94 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1044] @ 3aef74 │ │ │ │ + ldr r2, [pc, #1044] @ 3aef98 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #996] @ 3aef78 │ │ │ │ + ldr r2, [pc, #996] @ 3aef9c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #976] @ 3aef7c │ │ │ │ + ldr r2, [pc, #976] @ 3aefa0 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #944] @ 3aef80 │ │ │ │ + ldr r2, [pc, #944] @ 3aefa4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae378 │ │ │ │ - ldr r2, [pc, #936] @ 3aef84 │ │ │ │ + b 3ae39c │ │ │ │ + ldr r2, [pc, #936] @ 3aefa8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #916] @ 3aef88 │ │ │ │ + ldr r2, [pc, #916] @ 3aefac │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #884] @ 3aef8c │ │ │ │ + ldr r2, [pc, #884] @ 3aefb0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3bc074 │ │ │ │ - ldr r2, [pc, #856] @ 3aef90 │ │ │ │ + bne 3bc098 │ │ │ │ + ldr r2, [pc, #856] @ 3aefb4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #840] @ 3aef94 │ │ │ │ + ldr r2, [pc, #840] @ 3aefb8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #820] @ 3aef98 │ │ │ │ + ldr r3, [pc, #820] @ 3aefbc │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3bff1c │ │ │ │ + bhi 3bff40 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #784] @ 3aef9c │ │ │ │ + ldr r2, [pc, #784] @ 3aefc0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #768] @ 3aefa0 │ │ │ │ + ldr r3, [pc, #768] @ 3aefc4 │ │ │ │ and r5, r5, #255 @ 0xff │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #255 @ 0xff │ │ │ │ - bhi 3aecbc │ │ │ │ + bhi 3aece0 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #736] @ 3aefa4 │ │ │ │ + ldr r2, [pc, #736] @ 3aefc8 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #708] @ 3aefa8 │ │ │ │ + ldr r2, [pc, #708] @ 3aefcc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3bc12c │ │ │ │ + bhi 3bc150 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b523c │ │ │ │ - ldr r3, [pc, #672] @ 3aefac │ │ │ │ + beq 3b5260 │ │ │ │ + ldr r3, [pc, #672] @ 3aefd0 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 3bfbc8 │ │ │ │ + bhi 3bfbec │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #640] @ 3aefb0 │ │ │ │ + ldr r2, [pc, #640] @ 3aefd4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 3bbdbc │ │ │ │ - bhi 3bc9d4 │ │ │ │ + beq 3bbde0 │ │ │ │ + bhi 3bc9f8 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 3b523c │ │ │ │ - ldr r3, [pc, #596] @ 3aefb4 │ │ │ │ + bhi 3b5260 │ │ │ │ + ldr r3, [pc, #596] @ 3aefd8 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 3b324c │ │ │ │ + bhi 3b3270 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #564] @ 3aefb8 │ │ │ │ + ldr r2, [pc, #564] @ 3aefdc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #560] @ 3aefcc │ │ │ │ + ldr r3, [pc, #560] @ 3aeff0 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3be468 │ │ │ │ - bhi 3bc950 │ │ │ │ + beq 3be48c │ │ │ │ + bhi 3bc974 │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 3bbdb4 │ │ │ │ + bhi 3bbdd8 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b523c │ │ │ │ - ldr r3, [pc, #512] @ 3aefbc │ │ │ │ + beq 3b5260 │ │ │ │ + ldr r3, [pc, #512] @ 3aefe0 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 3b523c │ │ │ │ + bhi 3b5260 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #480] @ 3aefc0 │ │ │ │ + ldr r2, [pc, #480] @ 3aefe4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #16384 @ 0x4000 │ │ │ │ - beq 3bbdbc │ │ │ │ - bhi 3bc914 │ │ │ │ + beq 3bbde0 │ │ │ │ + bhi 3bc938 │ │ │ │ sub r3, r5, #1 │ │ │ │ cmp r3, #18 │ │ │ │ - bhi 3b523c │ │ │ │ - ldr r3, [pc, #436] @ 3aefc4 │ │ │ │ + bhi 3b5260 │ │ │ │ + ldr r3, [pc, #436] @ 3aefe8 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #17 │ │ │ │ - bhi 3b324c │ │ │ │ + bhi 3b3270 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ @ instruction: 0x000013b4 │ │ │ │ andeq r1, r0, r3, lsl #7 │ │ │ │ andeq r0, r0, r4, ror #19 │ │ │ │ andeq r0, r0, r3, lsr r7 │ │ │ │ - adceq r0, lr, lr, lsl r3 │ │ │ │ + adceq r0, lr, sl, lsl r3 │ │ │ │ andeq r2, r0, r0, lsr #32 │ │ │ │ @ instruction: 0x000018bc │ │ │ │ @ instruction: 0x000016b4 │ │ │ │ andeq r1, r0, r3, lsr r5 │ │ │ │ - adceq r0, lr, ip, asr #5 │ │ │ │ + adceq r0, lr, r8, asr #5 │ │ │ │ @ instruction: 0x000037bc │ │ │ │ andeq r3, r0, r4, asr #7 │ │ │ │ andeq r2, r0, r0, ror #2 │ │ │ │ - addseq r8, sl, r0, lsr lr │ │ │ │ - addseq r1, ip, ip, lsr r3 │ │ │ │ + addseq r8, sl, ip, lsr #28 │ │ │ │ + addseq r1, ip, r8, lsr r3 │ │ │ │ andeq r1, r0, r8, asr #2 │ │ │ │ andeq r0, r0, r8, asr #31 │ │ │ │ andeq r0, r0, ip, lsl pc │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andne r1, r0, r0 │ │ │ │ - addseq r8, sl, r8, asr #26 │ │ │ │ + addseq r8, sl, r4, asr #26 │ │ │ │ strdeq r1, [r0], -r8 │ │ │ │ - strdeq r0, [lr], lr @ │ │ │ │ + strdeq r0, [lr], sl @ │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ ldrdeq r3, [r0], -ip │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ - addseq r8, sl, r8, ror #24 │ │ │ │ - addseq r1, ip, r4, ror r1 │ │ │ │ + addseq r8, sl, r4, ror #24 │ │ │ │ + addseq r1, ip, r0, ror r1 │ │ │ │ andeq r1, r0, r8, lsl r3 │ │ │ │ strdeq r1, [r0], -r3 │ │ │ │ - adceq r0, lr, r4, ror #21 │ │ │ │ + adceq r0, lr, r0, ror #21 │ │ │ │ andeq r0, r0, r8, lsl ip │ │ │ │ andseq r1, r1, r1, lsl r1 │ │ │ │ - addseq r8, sl, r0, ror fp │ │ │ │ - addseq r1, ip, r0, ror r0 │ │ │ │ + addseq r8, sl, ip, ror #22 │ │ │ │ + addseq r1, ip, ip, rrx │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ strdeq r1, [r0], -ip │ │ │ │ - @ instruction: 0x009a8ff4 │ │ │ │ - addseq r8, sl, r0, lsr #23 │ │ │ │ - @ instruction: 0x00ae0bba │ │ │ │ + @ instruction: 0x009a8ff0 │ │ │ │ + umullseq r8, sl, ip, fp │ │ │ │ + @ instruction: 0x00ae0bb6 │ │ │ │ muleq r0, ip, r5 │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ - umullseq ip, lr, r4, r6 │ │ │ │ - addseq r0, ip, r4, lsl pc │ │ │ │ + umullseq ip, lr, r0, r6 │ │ │ │ + addseq r0, ip, r0, lsl pc │ │ │ │ andeq r3, r0, ip, lsl lr │ │ │ │ - addseq r1, sl, r4, ror #18 │ │ │ │ - addseq r8, sl, r8, lsl #19 │ │ │ │ - addseq r1, ip, r8, lsr pc │ │ │ │ - addseq r1, ip, r0, asr #30 │ │ │ │ - addseq r8, sl, r4, asr #19 │ │ │ │ - adceq r0, lr, ip, lsr #30 │ │ │ │ - adceq r1, lr, lr, lsl #1 │ │ │ │ + addseq r1, sl, r0, ror #18 │ │ │ │ + addseq r8, sl, r4, lsl #19 │ │ │ │ + addseq r1, ip, r4, lsr pc │ │ │ │ + addseq r1, ip, ip, lsr pc │ │ │ │ + addseq r8, sl, r0, asr #19 │ │ │ │ + adceq r0, lr, r8, lsr #30 │ │ │ │ + adceq r1, lr, sl, lsl #1 │ │ │ │ @ instruction: 0x000036bc │ │ │ │ strdeq r3, [r0], -ip │ │ │ │ andeq r2, r0, ip, lsr #7 │ │ │ │ andeq r0, r0, r8, lsr sp │ │ │ │ mrseq r0, (UNDEF: 16) │ │ │ │ - addseq r0, ip, r0, ror fp │ │ │ │ - addseq r0, ip, r8, asr fp │ │ │ │ - @ instruction: 0x009c03fc │ │ │ │ + addseq r0, ip, ip, ror #22 │ │ │ │ + addseq r0, ip, r4, asr fp │ │ │ │ + @ instruction: 0x009c03f8 │ │ │ │ andeq r3, r0, ip, lsl pc │ │ │ │ - adceq r0, lr, r0, lsr #28 │ │ │ │ + adceq r0, lr, ip, lsl lr │ │ │ │ andseq r1, r1, r0, lsl #2 │ │ │ │ @ instruction: 0x00000fb8 │ │ │ │ - addseq r8, sl, r0, ror r5 │ │ │ │ - @ instruction: 0x009ebcfc │ │ │ │ - umullseq r8, sl, r8, r5 │ │ │ │ - @ instruction: 0x009c09d8 │ │ │ │ - addseq r8, sl, ip, asr #10 │ │ │ │ - addseq r0, ip, r0, lsr #19 │ │ │ │ - addseq r2, ip, ip, lsl #23 │ │ │ │ - addseq r0, ip, r8, ror #18 │ │ │ │ - addseq r8, sl, r8, lsr r9 │ │ │ │ - addseq r8, sl, r4, lsl #8 │ │ │ │ - addseq r0, ip, r4, lsl r9 │ │ │ │ + addseq r8, sl, ip, ror #10 │ │ │ │ + @ instruction: 0x009ebcf8 │ │ │ │ + umullseq r8, sl, r4, r5 │ │ │ │ + @ instruction: 0x009c09d4 │ │ │ │ + addseq r8, sl, r8, asr #10 │ │ │ │ + umullseq r0, ip, ip, r9 │ │ │ │ + addseq r2, ip, r8, lsl #23 │ │ │ │ + addseq r0, ip, r4, ror #18 │ │ │ │ + addseq r8, sl, r4, lsr r9 │ │ │ │ + addseq r8, sl, r0, lsl #8 │ │ │ │ + addseq r0, ip, r0, lsl r9 │ │ │ │ andeq r2, r0, r0, lsr #2 │ │ │ │ ldrdeq r2, [r0], -r0 │ │ │ │ - addseq r8, sl, r8, ror #6 │ │ │ │ - addseq r0, ip, r4, ror r8 │ │ │ │ - addseq r2, ip, r8, lsr r0 │ │ │ │ - addseq r0, ip, r0, asr #16 │ │ │ │ - addseq r2, ip, r4, lsl r0 │ │ │ │ - addseq r8, sl, r4, asr #5 │ │ │ │ - @ instruction: 0x009c07d0 │ │ │ │ - umullseq r0, ip, r8, r7 │ │ │ │ - addseq r0, ip, r8, ror r7 │ │ │ │ - addseq r0, ip, r8, lsl #15 │ │ │ │ - addseq r0, ip, r8, lsl #13 │ │ │ │ - umullseq r8, sl, r4, r5 │ │ │ │ - addseq r0, ip, r8, ror #12 │ │ │ │ - strdeq r0, [lr], lr @ │ │ │ │ - addseq r8, sl, ip, asr #3 │ │ │ │ - ldrdeq r0, [lr], r2 @ │ │ │ │ - addseq r5, r9, ip, asr r4 │ │ │ │ - addseq r8, sl, r4, ror r1 │ │ │ │ - adceq r0, lr, r6, ror #24 │ │ │ │ - addseq r8, sl, r8, lsr #2 │ │ │ │ - adceq r0, lr, sl, lsl ip │ │ │ │ - ldrsbeq r8, [sl], r4 │ │ │ │ - adceq r0, lr, r2, ror #23 │ │ │ │ - addseq r8, sl, r8, ror r0 │ │ │ │ - @ instruction: 0x00ae0bb4 │ │ │ │ - addseq r7, sl, ip, asr ip │ │ │ │ + addseq r8, sl, r4, ror #6 │ │ │ │ + addseq r0, ip, r0, ror r8 │ │ │ │ + addseq r2, ip, r4, lsr r0 │ │ │ │ + addseq r0, ip, ip, lsr r8 │ │ │ │ + addseq r2, ip, r0, lsl r0 │ │ │ │ + addseq r8, sl, r0, asr #5 │ │ │ │ + addseq r0, ip, ip, asr #15 │ │ │ │ + umullseq r0, ip, r4, r7 │ │ │ │ + addseq r0, ip, r4, ror r7 │ │ │ │ + addseq r0, ip, r4, lsl #15 │ │ │ │ + addseq r0, ip, r4, lsl #13 │ │ │ │ + umullseq r8, sl, r0, r5 │ │ │ │ + addseq r0, ip, r4, ror #12 │ │ │ │ + strdeq r0, [lr], sl @ │ │ │ │ + addseq r8, sl, r8, asr #3 │ │ │ │ + adceq r0, lr, lr, asr #21 │ │ │ │ + addseq r5, r9, r8, asr r4 │ │ │ │ + addseq r8, sl, r0, ror r1 │ │ │ │ + adceq r0, lr, r2, ror #24 │ │ │ │ + addseq r8, sl, r4, lsr #2 │ │ │ │ + adceq r0, lr, r6, lsl ip │ │ │ │ + ldrsbeq r8, [sl], r0 │ │ │ │ + ldrdeq r0, [lr], lr @ │ │ │ │ + addseq r8, sl, r4, ror r0 │ │ │ │ + @ instruction: 0x00ae0bb0 │ │ │ │ + addseq r7, sl, r8, asr ip │ │ │ │ andeq r4, r0, r1 │ │ │ │ - @ instruction: 0x00ae07b4 │ │ │ │ - addseq r7, sl, r0, lsl #24 │ │ │ │ - adceq r0, lr, lr, lsl #15 │ │ │ │ - @ instruction: 0x009a7bd0 │ │ │ │ - addseq r0, ip, r0, asr #1 │ │ │ │ + @ instruction: 0x00ae07b0 │ │ │ │ + @ instruction: 0x009a7bfc │ │ │ │ + adceq r0, lr, sl, lsl #15 │ │ │ │ + addseq r7, sl, ip, asr #23 │ │ │ │ + ldrheq r0, [ip], ip │ │ │ │ andeq r2, r0, r8, lsl #7 │ │ │ │ - addseq r7, sl, r0, ror #22 │ │ │ │ - addseq r0, ip, r4, rrx │ │ │ │ + addseq r7, sl, ip, asr fp │ │ │ │ + addseq r0, ip, r0, rrx │ │ │ │ tsteq r1, r1 │ │ │ │ - addseq lr, sl, ip, lsr lr │ │ │ │ - @ instruction: 0x009bfff4 │ │ │ │ - addseq r0, ip, r8, ror r9 │ │ │ │ - @ instruction: 0x009bffbc │ │ │ │ - addseq r6, sp, r4, asr r7 │ │ │ │ - addseq r4, r9, r4, lsl sp │ │ │ │ - addseq r6, sp, r0, lsr r6 │ │ │ │ - addseq pc, fp, r4, asr #30 │ │ │ │ - addseq r6, sp, r4, lsl r6 │ │ │ │ - addseq r0, ip, r0, lsr #11 │ │ │ │ - adceq r0, lr, lr, ror #10 │ │ │ │ - addseq pc, fp, ip, lsr #17 │ │ │ │ - adceq r0, lr, r6, asr r5 │ │ │ │ - addseq pc, fp, ip, asr #15 │ │ │ │ - addseq pc, fp, ip, lsl #15 │ │ │ │ - addseq r4, r9, r4, ror #23 │ │ │ │ - addseq r1, ip, r8, ror #11 │ │ │ │ - addseq pc, fp, ip, lsl lr @ │ │ │ │ - addseq r1, ip, ip, asr #11 │ │ │ │ - addseq r7, sl, r4, lsr #27 │ │ │ │ - addseq r7, sl, r8, asr r9 │ │ │ │ - addseq pc, fp, ip, lsl #13 │ │ │ │ - addseq lr, sl, ip, lsl #23 │ │ │ │ - addseq pc, fp, r8, asr #14 │ │ │ │ - adceq r0, lr, r2, lsl #8 │ │ │ │ - addseq r7, sl, ip, lsl r8 │ │ │ │ - addseq r7, sl, r0, lsl r8 │ │ │ │ - addseq sl, lr, r4, asr #22 │ │ │ │ - addseq r0, ip, ip, asr r8 │ │ │ │ - addseq r1, ip, r0, asr fp │ │ │ │ - addseq pc, fp, r0, lsl #25 │ │ │ │ - umullseq r0, ip, r8, r6 │ │ │ │ - @ instruction: 0x009bf4d4 │ │ │ │ - addseq pc, fp, r8, lsl #24 │ │ │ │ - addseq sl, lr, r0, lsl #20 │ │ │ │ - @ instruction: 0x009bfbd0 │ │ │ │ - @ instruction: 0x009ea9dc │ │ │ │ - addseq r7, sl, r0, asr r7 │ │ │ │ + addseq lr, sl, r8, lsr lr │ │ │ │ + @ instruction: 0x009bfff0 │ │ │ │ + addseq r0, ip, r4, ror r9 │ │ │ │ + @ instruction: 0x009bffb8 │ │ │ │ + addseq r6, sp, r0, asr r7 │ │ │ │ + addseq r4, r9, r0, lsl sp │ │ │ │ + addseq r6, sp, ip, lsr #12 │ │ │ │ + addseq pc, fp, r0, asr #30 │ │ │ │ + addseq r6, sp, r0, lsl r6 │ │ │ │ + umullseq r0, ip, ip, r5 │ │ │ │ + adceq r0, lr, sl, ror #10 │ │ │ │ + addseq pc, fp, r8, lsr #17 │ │ │ │ + adceq r0, lr, r2, asr r5 │ │ │ │ + addseq pc, fp, r8, asr #15 │ │ │ │ + addseq pc, fp, r8, lsl #15 │ │ │ │ + addseq r4, r9, r0, ror #23 │ │ │ │ + addseq r1, ip, r4, ror #11 │ │ │ │ + addseq pc, fp, r8, lsl lr @ │ │ │ │ + addseq r1, ip, r8, asr #11 │ │ │ │ + addseq r7, sl, r0, lsr #27 │ │ │ │ + addseq r7, sl, r4, asr r9 │ │ │ │ + addseq pc, fp, r8, lsl #13 │ │ │ │ + addseq lr, sl, r8, lsl #23 │ │ │ │ + addseq pc, fp, r4, asr #14 │ │ │ │ + strdeq r0, [lr], lr @ │ │ │ │ + addseq r7, sl, r8, lsl r8 │ │ │ │ + addseq r7, sl, ip, lsl #16 │ │ │ │ + addseq sl, lr, r0, asr #22 │ │ │ │ + addseq r0, ip, r8, asr r8 │ │ │ │ + addseq r1, ip, ip, asr #22 │ │ │ │ + addseq pc, fp, ip, ror ip @ │ │ │ │ + umullseq r0, ip, r4, r6 │ │ │ │ + @ instruction: 0x009bf4d0 │ │ │ │ + addseq pc, fp, r4, lsl #24 │ │ │ │ + @ instruction: 0x009ea9fc │ │ │ │ + addseq pc, fp, ip, asr #23 │ │ │ │ + @ instruction: 0x009ea9d8 │ │ │ │ + addseq r7, sl, ip, asr #14 │ │ │ │ + @ instruction: 0x009ea9b4 │ │ │ │ + addseq sl, lr, r4, lsr #19 │ │ │ │ + addseq r7, sl, ip, lsr #22 │ │ │ │ + addseq r7, sl, r0, ror #13 │ │ │ │ + @ instruction: 0x009d61d4 │ │ │ │ + @ instruction: 0x009bfaf8 │ │ │ │ + addseq r7, sl, r0, asr #21 │ │ │ │ + addseq r7, sl, r4, ror r6 │ │ │ │ + addseq r6, sp, r0, lsr r1 │ │ │ │ + addseq r7, sl, r0, asr #12 │ │ │ │ + addseq r6, sp, ip, lsl #2 │ │ │ │ + addseq r7, sl, ip, lsl #12 │ │ │ │ + ldrsheq r6, [sp], r0 │ │ │ │ + addseq pc, fp, r4, lsr #20 │ │ │ │ + addseq pc, fp, r8, asr #5 │ │ │ │ + addseq r7, sl, r0, lsr r8 │ │ │ │ + addseq r7, sl, ip, lsl #16 │ │ │ │ + adceq r0, lr, sl, lsl #1 │ │ │ │ + addseq r7, sl, r4, asr #9 │ │ │ │ + addseq pc, fp, r4, asr #4 │ │ │ │ + addseq pc, fp, r0, asr r2 @ │ │ │ │ + addseq pc, fp, r4, asr #18 │ │ │ │ + @ instruction: 0x009c02b0 │ │ │ │ + addseq pc, fp, r8, lsl #18 │ │ │ │ + addseq r0, ip, ip, ror #18 │ │ │ │ + addseq r7, sl, r8, lsl #9 │ │ │ │ + addseq sl, lr, r0, asr #30 │ │ │ │ + addseq sl, lr, r4, lsr pc │ │ │ │ + addseq r0, ip, r8, lsl r9 │ │ │ │ + addseq r7, sl, r0, lsr #8 │ │ │ │ + addseq sl, lr, r8, lsl pc │ │ │ │ + addseq sl, lr, ip, asr #29 │ │ │ │ + addseq r0, ip, r0, asr #17 │ │ │ │ + @ instruction: 0x009a73b8 │ │ │ │ + addseq sl, lr, r4, asr #29 │ │ │ │ + addseq sl, lr, r4, ror #28 │ │ │ │ + addseq r0, ip, r8, ror #16 │ │ │ │ + addseq r7, sl, r0, asr r3 │ │ │ │ + addseq sl, lr, r0, ror lr │ │ │ │ + @ instruction: 0x009eadfc │ │ │ │ + addseq r0, ip, r0, lsl r8 │ │ │ │ + addseq r7, sl, r8, ror #5 │ │ │ │ + addseq sl, lr, ip, lsl lr │ │ │ │ + umullseq sl, lr, r4, sp │ │ │ │ + @ instruction: 0x009c07b8 │ │ │ │ + addseq r7, sl, r0, lsl #5 │ │ │ │ + addseq sl, lr, r8, asr #27 │ │ │ │ + addseq sl, lr, ip, lsr #26 │ │ │ │ + addseq r0, ip, r0, ror #14 │ │ │ │ + addseq r7, sl, r8, lsl r2 │ │ │ │ + addseq sl, lr, r4, ror sp │ │ │ │ + addseq sl, lr, r4, asr #25 │ │ │ │ + addseq r0, ip, r8, lsl #14 │ │ │ │ + @ instruction: 0x009a71b0 │ │ │ │ + addseq sl, lr, r0, lsr #26 │ │ │ │ + addseq sl, lr, ip, asr ip │ │ │ │ + addseq r7, sl, r0, lsl #1 │ │ │ │ + adceq pc, sp, r6, ror #24 │ │ │ │ + addseq r7, sl, r8, lsr r0 │ │ │ │ + adceq pc, sp, r4, lsr ip @ │ │ │ │ + @ instruction: 0x009a6ff8 │ │ │ │ + adceq pc, sp, r4, lsl #24 │ │ │ │ + @ instruction: 0x009a6fb8 │ │ │ │ + ldrdeq pc, [sp], r4 @ │ │ │ │ + addseq pc, fp, r4, ror #17 │ │ │ │ + addseq pc, fp, r8, lsl #9 │ │ │ │ + @ instruction: 0x009bf8bc │ │ │ │ + addseq r6, sl, ip, lsl #30 │ │ │ │ + addseq pc, fp, ip, ror sp @ │ │ │ │ + addseq pc, fp, r4, lsr #26 │ │ │ │ + @ instruction: 0x009bf3dc │ │ │ │ + addseq pc, fp, r8, lsl #26 │ │ │ │ + addseq pc, fp, r0, lsr r3 @ │ │ │ │ + addseq sl, lr, r4, asr #19 │ │ │ │ + addseq pc, fp, r0, lsl #7 │ │ │ │ @ instruction: 0x009ea9b8 │ │ │ │ - addseq sl, lr, r8, lsr #19 │ │ │ │ - addseq r7, sl, r0, lsr fp │ │ │ │ - addseq r7, sl, r4, ror #13 │ │ │ │ - @ instruction: 0x009d61d8 │ │ │ │ - @ instruction: 0x009bfafc │ │ │ │ - addseq r7, sl, r4, asr #21 │ │ │ │ - addseq r7, sl, r8, ror r6 │ │ │ │ - addseq r6, sp, r4, lsr r1 │ │ │ │ - addseq r7, sl, r4, asr #12 │ │ │ │ - addseq r6, sp, r0, lsl r1 │ │ │ │ - addseq r7, sl, r0, lsl r6 │ │ │ │ - ldrsheq r6, [sp], r4 │ │ │ │ - addseq pc, fp, r8, lsr #20 │ │ │ │ - addseq pc, fp, ip, asr #5 │ │ │ │ - addseq r7, sl, r4, lsr r8 │ │ │ │ - addseq r7, sl, r0, lsl r8 │ │ │ │ - adceq r0, lr, lr, lsl #1 │ │ │ │ - addseq r7, sl, r8, asr #9 │ │ │ │ - addseq pc, fp, r8, asr #4 │ │ │ │ - addseq pc, fp, r4, asr r2 @ │ │ │ │ - addseq pc, fp, r8, asr #18 │ │ │ │ - @ instruction: 0x009c02b4 │ │ │ │ - addseq pc, fp, ip, lsl #18 │ │ │ │ - addseq r0, ip, r0, ror r9 │ │ │ │ - addseq r7, sl, ip, lsl #9 │ │ │ │ - addseq sl, lr, r4, asr #30 │ │ │ │ - addseq sl, lr, r8, lsr pc │ │ │ │ - addseq r0, ip, ip, lsl r9 │ │ │ │ - addseq r7, sl, r4, lsr #8 │ │ │ │ - addseq sl, lr, ip, lsl pc │ │ │ │ - @ instruction: 0x009eaed0 │ │ │ │ - addseq r0, ip, r4, asr #17 │ │ │ │ - @ instruction: 0x009a73bc │ │ │ │ - addseq sl, lr, r8, asr #29 │ │ │ │ - addseq sl, lr, r8, ror #28 │ │ │ │ - addseq r0, ip, ip, ror #16 │ │ │ │ - addseq r7, sl, r4, asr r3 │ │ │ │ - addseq sl, lr, r4, ror lr │ │ │ │ - addseq sl, lr, r0, lsl #28 │ │ │ │ - addseq r0, ip, r4, lsl r8 │ │ │ │ - addseq r7, sl, ip, ror #5 │ │ │ │ - addseq sl, lr, r0, lsr #28 │ │ │ │ - umullseq sl, lr, r8, sp │ │ │ │ - @ instruction: 0x009c07bc │ │ │ │ - addseq r7, sl, r4, lsl #5 │ │ │ │ - addseq sl, lr, ip, asr #27 │ │ │ │ - addseq sl, lr, r0, lsr sp │ │ │ │ - addseq r0, ip, r4, ror #14 │ │ │ │ - addseq r7, sl, ip, lsl r2 │ │ │ │ - addseq sl, lr, r8, ror sp │ │ │ │ - addseq sl, lr, r8, asr #25 │ │ │ │ - addseq r0, ip, ip, lsl #14 │ │ │ │ - @ instruction: 0x009a71b4 │ │ │ │ - addseq sl, lr, r4, lsr #26 │ │ │ │ - addseq sl, lr, r0, ror #24 │ │ │ │ - addseq r7, sl, r4, lsl #1 │ │ │ │ - adceq pc, sp, sl, ror #24 │ │ │ │ - addseq r7, sl, ip, lsr r0 │ │ │ │ - adceq pc, sp, r8, lsr ip @ │ │ │ │ - @ instruction: 0x009a6ffc │ │ │ │ - adceq pc, sp, r8, lsl #24 │ │ │ │ - @ instruction: 0x009a6fbc │ │ │ │ - ldrdeq pc, [sp], r8 @ │ │ │ │ - addseq pc, fp, r8, ror #17 │ │ │ │ - addseq pc, fp, ip, lsl #9 │ │ │ │ - addseq pc, fp, r0, asr #17 │ │ │ │ - addseq r6, sl, r0, lsl pc │ │ │ │ - addseq pc, fp, r0, lsl #27 │ │ │ │ - addseq pc, fp, r8, lsr #26 │ │ │ │ - addseq pc, fp, r0, ror #7 │ │ │ │ - addseq pc, fp, ip, lsl #26 │ │ │ │ - addseq pc, fp, r4, lsr r3 @ │ │ │ │ - addseq sl, lr, r8, asr #19 │ │ │ │ - addseq pc, fp, r4, lsl #7 │ │ │ │ - @ instruction: 0x009ea9bc │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - addseq lr, fp, r4, asr #21 │ │ │ │ - umullseq lr, fp, ip, sl │ │ │ │ - addseq pc, fp, ip, lsl #25 │ │ │ │ - addseq r0, ip, ip, lsr #29 │ │ │ │ - addseq pc, fp, r0, ror #24 │ │ │ │ + addseq lr, fp, r0, asr #21 │ │ │ │ + umullseq lr, fp, r8, sl │ │ │ │ + addseq pc, fp, r8, lsl #25 │ │ │ │ + addseq r0, ip, r8, lsr #29 │ │ │ │ + addseq pc, fp, ip, asr ip @ │ │ │ │ @ instruction: 0x003fffff │ │ │ │ - addseq pc, fp, r8, ror r2 @ │ │ │ │ - umullseq r7, sl, r8, r0 │ │ │ │ - addseq pc, fp, r0, asr #4 │ │ │ │ - addseq pc, fp, r0, lsr #22 │ │ │ │ - addseq pc, fp, r8, lsl r2 @ │ │ │ │ - addseq lr, fp, r4, ror #22 │ │ │ │ - addseq lr, fp, r4, asr #22 │ │ │ │ - ldr r2, [pc, #-564] @ 3aefc8 │ │ │ │ + addseq pc, fp, r4, ror r2 @ │ │ │ │ + umullseq r7, sl, r4, r0 │ │ │ │ + addseq pc, fp, ip, lsr r2 @ │ │ │ │ + addseq pc, fp, ip, lsl fp @ │ │ │ │ + addseq pc, fp, r4, lsl r2 @ │ │ │ │ + addseq lr, fp, r0, ror #22 │ │ │ │ + addseq lr, fp, r0, asr #22 │ │ │ │ + ldr r2, [pc, #-564] @ 3aefec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-584] @ 3aefcc │ │ │ │ + ldr r3, [pc, #-584] @ 3aeff0 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3be468 │ │ │ │ - bhi 3bc998 │ │ │ │ + beq 3be48c │ │ │ │ + bhi 3bc9bc │ │ │ │ cmp r5, #19 │ │ │ │ - bhi 3bbdb4 │ │ │ │ + bhi 3bbdd8 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b523c │ │ │ │ - ldr r3, [pc, #-612] @ 3aefd0 │ │ │ │ + beq 3b5260 │ │ │ │ + ldr r3, [pc, #-612] @ 3aeff4 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #18 │ │ │ │ - bhi 3b523c │ │ │ │ + bhi 3b5260 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-644] @ 3aefd4 │ │ │ │ + ldr r2, [pc, #-644] @ 3aeff8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #5 │ │ │ │ - bhi 3bbdd8 │ │ │ │ + bhi 3bbdfc │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b523c │ │ │ │ - ldr r3, [pc, #-680] @ 3aefd8 │ │ │ │ + beq 3b5260 │ │ │ │ + ldr r3, [pc, #-680] @ 3aeffc │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #3 │ │ │ │ - bhi 3bfbc8 │ │ │ │ + bhi 3bfbec │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-712] @ 3aefdc │ │ │ │ + ldr r2, [pc, #-712] @ 3af000 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-732] @ 3aefe0 │ │ │ │ + ldr r2, [pc, #-732] @ 3af004 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-760] @ 3aefe4 │ │ │ │ + ldr r3, [pc, #-760] @ 3af008 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3af29c │ │ │ │ + beq 3af2c0 │ │ │ │ add r3, r3, #4 │ │ │ │ cmp r1, r3 │ │ │ │ - beq 3b4910 │ │ │ │ + beq 3b4934 │ │ │ │ sub r3, r3, #8 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3ae500 │ │ │ │ - ldr r2, [pc, #-792] @ 3aefe8 │ │ │ │ + bne 3ae524 │ │ │ │ + ldr r2, [pc, #-792] @ 3af00c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-812] @ 3aefec │ │ │ │ + ldr r2, [pc, #-812] @ 3af010 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ sub r3, r1, #3440 @ 0xd70 │ │ │ │ sub r3, r3, #4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #24 │ │ │ │ - bhi 3ae500 │ │ │ │ - ldr r2, [pc, #-864] @ 3aeff0 │ │ │ │ + bhi 3ae524 │ │ │ │ + ldr r2, [pc, #-864] @ 3af014 │ │ │ │ mov r1, #1 │ │ │ │ ands r2, r2, r1, lsl r3 │ │ │ │ - bne 3ae1e8 │ │ │ │ + bne 3ae20c │ │ │ │ cmp r3, #8 │ │ │ │ - beq 3bb9d4 │ │ │ │ + beq 3bb9f8 │ │ │ │ cmp r3, #4 │ │ │ │ - bne 3ae500 │ │ │ │ - ldr r2, [pc, #-892] @ 3aeff4 │ │ │ │ + bne 3ae524 │ │ │ │ + ldr r2, [pc, #-892] @ 3af018 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-912] @ 3aeff8 │ │ │ │ + ldr r2, [pc, #-912] @ 3af01c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-940] @ 3aeffc │ │ │ │ + ldr r2, [pc, #-940] @ 3af020 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-960] @ 3af000 │ │ │ │ + ldr r2, [pc, #-960] @ 3af024 │ │ │ │ lsl r3, r5, #18 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #18 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-992] @ 3af004 │ │ │ │ + ldr r2, [pc, #-992] @ 3af028 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3bd7ec │ │ │ │ + beq 3bd810 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3bd7d0 │ │ │ │ - ldr r2, [pc, #-1028] @ 3af008 │ │ │ │ + beq 3bd7f4 │ │ │ │ + ldr r2, [pc, #-1028] @ 3af02c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1056] @ 3af00c │ │ │ │ - ldr r8, [pc, #-1056] @ 3af010 │ │ │ │ + ldr r2, [pc, #-1056] @ 3af030 │ │ │ │ + ldr r8, [pc, #-1056] @ 3af034 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ add r8, pc, r8 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1096] @ 3af014 │ │ │ │ + ldr r2, [pc, #-1096] @ 3af038 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-696] @ 3af1bc │ │ │ │ + ldr r3, [pc, #-696] @ 3af1e0 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1140] @ 3af018 │ │ │ │ + ldr r2, [pc, #-1140] @ 3af03c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1160] @ 3af01c │ │ │ │ + ldr r3, [pc, #-1160] @ 3af040 │ │ │ │ lsr r5, r5, #24 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #15 │ │ │ │ - bhi 3b4560 │ │ │ │ + bhi 3b4584 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1196] @ 3af020 │ │ │ │ + ldr r2, [pc, #-1196] @ 3af044 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1212] @ 3af024 │ │ │ │ + ldr r3, [pc, #-1212] @ 3af048 │ │ │ │ and r8, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bfd50 │ │ │ │ + bhi 3bfd74 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1248] @ 3af028 │ │ │ │ + ldr r2, [pc, #-1248] @ 3af04c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae378 │ │ │ │ - ldr r2, [pc, #-1256] @ 3af02c │ │ │ │ + b 3ae39c │ │ │ │ + ldr r2, [pc, #-1256] @ 3af050 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #7 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3bdbd0 │ │ │ │ + beq 3bdbf4 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3bdbb4 │ │ │ │ - ldr r2, [pc, #-1292] @ 3af030 │ │ │ │ + beq 3bdbd8 │ │ │ │ + ldr r2, [pc, #-1292] @ 3af054 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1320] @ 3af034 │ │ │ │ - ldr r8, [pc, #-1320] @ 3af038 │ │ │ │ + ldr r2, [pc, #-1320] @ 3af058 │ │ │ │ + ldr r8, [pc, #-1320] @ 3af05c │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1360] @ 3af03c │ │ │ │ + ldr r2, [pc, #-1360] @ 3af060 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1412] @ 3af040 │ │ │ │ + ldr r2, [pc, #-1412] @ 3af064 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bcd8c │ │ │ │ - ldr r2, [pc, #-1436] @ 3af044 │ │ │ │ + bne 3bcdb0 │ │ │ │ + ldr r2, [pc, #-1436] @ 3af068 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1452] @ 3af048 │ │ │ │ + ldr r2, [pc, #-1452] @ 3af06c │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3b2260 │ │ │ │ - ldr r2, [pc, #-1480] @ 3af04c │ │ │ │ + bne 3b2284 │ │ │ │ + ldr r2, [pc, #-1480] @ 3af070 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1504] @ 3af050 │ │ │ │ + ldr r2, [pc, #-1504] @ 3af074 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1520] @ 3af054 │ │ │ │ + ldr r3, [pc, #-1520] @ 3af078 │ │ │ │ and r8, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ sub r2, r8, #1 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bfe58 │ │ │ │ + bhi 3bfe7c │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1556] @ 3af058 │ │ │ │ + ldr r2, [pc, #-1556] @ 3af07c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3bd8fc │ │ │ │ + beq 3bd920 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3b523c │ │ │ │ - ldr r2, [pc, #-1588] @ 3af05c │ │ │ │ + bne 3b5260 │ │ │ │ + ldr r2, [pc, #-1588] @ 3af080 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1612] @ 3af060 │ │ │ │ + ldr r2, [pc, #-1612] @ 3af084 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3be220 │ │ │ │ + beq 3be244 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3bdf9c │ │ │ │ + beq 3bdfc0 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3be4c0 │ │ │ │ - ldr r2, [pc, #-1656] @ 3af064 │ │ │ │ + beq 3be4e4 │ │ │ │ + ldr r2, [pc, #-1656] @ 3af088 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1680] @ 3af068 │ │ │ │ - ldr r8, [pc, #-1680] @ 3af06c │ │ │ │ + ldr r2, [pc, #-1680] @ 3af08c │ │ │ │ + ldr r8, [pc, #-1680] @ 3af090 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #7 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1720] @ 3af070 │ │ │ │ + ldr r2, [pc, #-1720] @ 3af094 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1412] @ 3af1bc │ │ │ │ + ldr r3, [pc, #-1412] @ 3af1e0 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #4 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1772] @ 3af074 │ │ │ │ + ldr r2, [pc, #-1772] @ 3af098 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1788] @ 3af078 │ │ │ │ + ldr r2, [pc, #-1788] @ 3af09c │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1820] @ 3af07c │ │ │ │ + ldr r2, [pc, #-1820] @ 3af0a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1836] @ 3af080 │ │ │ │ + ldr r2, [pc, #-1836] @ 3af0a4 │ │ │ │ lsl r3, r5, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #20 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1860] @ 3af084 │ │ │ │ + ldr r2, [pc, #-1860] @ 3af0a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3bd934 │ │ │ │ - ldr r2, [pc, #-1888] @ 3af088 │ │ │ │ + bne 3bd958 │ │ │ │ + ldr r2, [pc, #-1888] @ 3af0ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1904] @ 3af08c │ │ │ │ + ldr r2, [pc, #-1904] @ 3af0b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 3bd918 │ │ │ │ - ldr r2, [pc, #-1932] @ 3af090 │ │ │ │ + bne 3bd93c │ │ │ │ + ldr r2, [pc, #-1932] @ 3af0b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1956] @ 3af094 │ │ │ │ + ldr r2, [pc, #-1956] @ 3af0b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd8e4 │ │ │ │ - ldr r2, [pc, #-1980] @ 3af098 │ │ │ │ + bne 3bd908 │ │ │ │ + ldr r2, [pc, #-1980] @ 3af0bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1996] @ 3af09c │ │ │ │ + ldr r2, [pc, #-1996] @ 3af0c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2016] @ 3af0a0 │ │ │ │ + ldr r2, [pc, #-2016] @ 3af0c4 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #-16777216 @ 0xff000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2048] @ 3af0a4 │ │ │ │ + ldr r2, [pc, #-2048] @ 3af0c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd97c │ │ │ │ - ldr r2, [pc, #-2072] @ 3af0a8 │ │ │ │ + bne 3bd9a0 │ │ │ │ + ldr r2, [pc, #-2072] @ 3af0cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2088] @ 3af0ac │ │ │ │ + ldr r2, [pc, #-2088] @ 3af0d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bd964 │ │ │ │ - ldr r2, [pc, #-2116] @ 3af0b0 │ │ │ │ + bne 3bd988 │ │ │ │ + ldr r2, [pc, #-2116] @ 3af0d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2132] @ 3af0b4 │ │ │ │ + ldr r2, [pc, #-2132] @ 3af0d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3bd94c │ │ │ │ - ldr r2, [pc, #-2160] @ 3af0b8 │ │ │ │ + bne 3bd970 │ │ │ │ + ldr r2, [pc, #-2160] @ 3af0dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2176] @ 3af0bc │ │ │ │ + ldr r2, [pc, #-2176] @ 3af0e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2196] @ 3af0c0 │ │ │ │ + ldr r2, [pc, #-2196] @ 3af0e4 │ │ │ │ lsr r3, r5, #12 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #15 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2228] @ 3af0c4 │ │ │ │ + ldr r2, [pc, #-2228] @ 3af0e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3bc090 │ │ │ │ - ldr r2, [pc, #-2256] @ 3af0c8 │ │ │ │ + bne 3bc0b4 │ │ │ │ + ldr r2, [pc, #-2256] @ 3af0ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2272] @ 3af0cc │ │ │ │ + ldr r2, [pc, #-2272] @ 3af0f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2292] @ 3af0d0 │ │ │ │ + ldr r3, [pc, #-2292] @ 3af0f4 │ │ │ │ lsr r8, r5, #4 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3bff38 │ │ │ │ + bhi 3bff5c │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2328] @ 3af0d4 │ │ │ │ + ldr r2, [pc, #-2328] @ 3af0f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bdb08 │ │ │ │ - ldr r2, [pc, #-2352] @ 3af0d8 │ │ │ │ + bne 3bdb2c │ │ │ │ + ldr r2, [pc, #-2352] @ 3af0fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2368] @ 3af0dc │ │ │ │ + ldr r2, [pc, #-2368] @ 3af100 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2388] @ 3af0e0 │ │ │ │ + ldr r2, [pc, #-2388] @ 3af104 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2420] @ 3af0e4 │ │ │ │ + ldr r2, [pc, #-2420] @ 3af108 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2440] @ 3af0e8 │ │ │ │ + ldr r2, [pc, #-2440] @ 3af10c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2468] @ 3af0ec │ │ │ │ + ldr r2, [pc, #-2468] @ 3af110 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd47c │ │ │ │ - ldr r2, [pc, #-2492] @ 3af0f0 │ │ │ │ + bne 3bd4a0 │ │ │ │ + ldr r2, [pc, #-2492] @ 3af114 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2508] @ 3af0f4 │ │ │ │ + ldr r2, [pc, #-2508] @ 3af118 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3bd464 │ │ │ │ - ldr r2, [pc, #-2536] @ 3af0f8 │ │ │ │ + bne 3bd488 │ │ │ │ + ldr r2, [pc, #-2536] @ 3af11c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2552] @ 3af0fc │ │ │ │ + ldr r2, [pc, #-2552] @ 3af120 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bd44c │ │ │ │ - ldr r2, [pc, #-2580] @ 3af100 │ │ │ │ + bne 3bd470 │ │ │ │ + ldr r2, [pc, #-2580] @ 3af124 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2596] @ 3af104 │ │ │ │ + ldr r2, [pc, #-2596] @ 3af128 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3bd434 │ │ │ │ - ldr r2, [pc, #-2624] @ 3af108 │ │ │ │ + bne 3bd458 │ │ │ │ + ldr r2, [pc, #-2624] @ 3af12c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2640] @ 3af10c │ │ │ │ + ldr r2, [pc, #-2640] @ 3af130 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3bd41c │ │ │ │ - ldr r2, [pc, #-2668] @ 3af110 │ │ │ │ + bne 3bd440 │ │ │ │ + ldr r2, [pc, #-2668] @ 3af134 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2684] @ 3af114 │ │ │ │ + ldr r2, [pc, #-2684] @ 3af138 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 3bd404 │ │ │ │ - ldr r2, [pc, #-2712] @ 3af118 │ │ │ │ + bne 3bd428 │ │ │ │ + ldr r2, [pc, #-2712] @ 3af13c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2728] @ 3af11c │ │ │ │ + ldr r2, [pc, #-2728] @ 3af140 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3bd3ec │ │ │ │ - ldr r2, [pc, #-2756] @ 3af120 │ │ │ │ + bne 3bd410 │ │ │ │ + ldr r2, [pc, #-2756] @ 3af144 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2772] @ 3af124 │ │ │ │ + ldr r2, [pc, #-2772] @ 3af148 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8192 @ 0x2000 │ │ │ │ - bne 3bd3d4 │ │ │ │ - ldr r2, [pc, #-2800] @ 3af128 │ │ │ │ + bne 3bd3f8 │ │ │ │ + ldr r2, [pc, #-2800] @ 3af14c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2816] @ 3af12c │ │ │ │ + ldr r2, [pc, #-2816] @ 3af150 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3bd3bc │ │ │ │ - ldr r2, [pc, #-2844] @ 3af130 │ │ │ │ + bne 3bd3e0 │ │ │ │ + ldr r2, [pc, #-2844] @ 3af154 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2860] @ 3af134 │ │ │ │ + ldr r2, [pc, #-2860] @ 3af158 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #131072 @ 0x20000 │ │ │ │ - bne 3bd3a4 │ │ │ │ - ldr r2, [pc, #-2888] @ 3af138 │ │ │ │ + bne 3bd3c8 │ │ │ │ + ldr r2, [pc, #-2888] @ 3af15c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2904] @ 3af13c │ │ │ │ + ldr r2, [pc, #-2904] @ 3af160 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 3bd38c │ │ │ │ - ldr r2, [pc, #-2932] @ 3af140 │ │ │ │ + bne 3bd3b0 │ │ │ │ + ldr r2, [pc, #-2932] @ 3af164 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2948] @ 3af144 │ │ │ │ + ldr r2, [pc, #-2948] @ 3af168 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2097152 @ 0x200000 │ │ │ │ - bne 3bd374 │ │ │ │ - ldr r2, [pc, #-2976] @ 3af148 │ │ │ │ + bne 3bd398 │ │ │ │ + ldr r2, [pc, #-2976] @ 3af16c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2992] @ 3af14c │ │ │ │ + ldr r2, [pc, #-2992] @ 3af170 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 3bd35c │ │ │ │ - ldr r2, [pc, #-3020] @ 3af150 │ │ │ │ + bne 3bd380 │ │ │ │ + ldr r2, [pc, #-3020] @ 3af174 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3036] @ 3af154 │ │ │ │ + ldr r2, [pc, #-3036] @ 3af178 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #33554432 @ 0x2000000 │ │ │ │ - bne 3bd344 │ │ │ │ - ldr r2, [pc, #-3064] @ 3af158 │ │ │ │ + bne 3bd368 │ │ │ │ + ldr r2, [pc, #-3064] @ 3af17c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3080] @ 3af15c │ │ │ │ + ldr r2, [pc, #-3080] @ 3af180 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - bne 3bd32c │ │ │ │ - ldr r2, [pc, #-3108] @ 3af160 │ │ │ │ + bne 3bd350 │ │ │ │ + ldr r2, [pc, #-3108] @ 3af184 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3124] @ 3af164 │ │ │ │ + ldr r2, [pc, #-3124] @ 3af188 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #536870912 @ 0x20000000 │ │ │ │ - bne 3bd310 │ │ │ │ - ldr r2, [pc, #-3152] @ 3af168 │ │ │ │ + bne 3bd334 │ │ │ │ + ldr r2, [pc, #-3152] @ 3af18c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3176] @ 3af16c │ │ │ │ + ldr r2, [pc, #-3176] @ 3af190 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bc15c │ │ │ │ + bhi 3bc180 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b523c │ │ │ │ - ldr r3, [pc, #-3208] @ 3af170 │ │ │ │ + beq 3b5260 │ │ │ │ + ldr r3, [pc, #-3208] @ 3af194 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3bfeb0 │ │ │ │ + bhi 3bfed4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3240] @ 3af174 │ │ │ │ + ldr r2, [pc, #-3240] @ 3af198 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bca4c │ │ │ │ - ldr r3, [pc, #-3264] @ 3af178 │ │ │ │ + bhi 3bca70 │ │ │ │ + ldr r3, [pc, #-3264] @ 3af19c │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bbdbc │ │ │ │ + bhi 3bbde0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3296] @ 3af17c │ │ │ │ + ldr r2, [pc, #-3296] @ 3af1a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bc89c │ │ │ │ - ldr r3, [pc, #-3320] @ 3af180 │ │ │ │ + bhi 3bc8c0 │ │ │ │ + ldr r3, [pc, #-3320] @ 3af1a4 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bbdbc │ │ │ │ + bhi 3bbde0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3352] @ 3af184 │ │ │ │ + ldr r2, [pc, #-3352] @ 3af1a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bc8d8 │ │ │ │ - ldr r3, [pc, #-3376] @ 3af188 │ │ │ │ + bhi 3bc8fc │ │ │ │ + ldr r3, [pc, #-3376] @ 3af1ac │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bbdbc │ │ │ │ + bhi 3bbde0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3408] @ 3af18c │ │ │ │ - ldr r8, [pc, #-3408] @ 3af190 │ │ │ │ + ldr r2, [pc, #-3408] @ 3af1b0 │ │ │ │ + ldr r8, [pc, #-3408] @ 3af1b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3456] @ 3af194 │ │ │ │ + ldr r2, [pc, #-3456] @ 3af1b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3504] @ 3af198 │ │ │ │ + ldr r2, [pc, #-3504] @ 3af1bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd9dc │ │ │ │ - ldr r2, [pc, #-3532] @ 3af19c │ │ │ │ + bne 3bda00 │ │ │ │ + ldr r2, [pc, #-3532] @ 3af1c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3556] @ 3af1a0 │ │ │ │ + ldr r2, [pc, #-3556] @ 3af1c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3576] @ 3af1a4 │ │ │ │ + ldr r2, [pc, #-3576] @ 3af1c8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3600] @ 3af1a8 │ │ │ │ + ldr r2, [pc, #-3600] @ 3af1cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3bdb20 │ │ │ │ - ldr r2, [pc, #-3628] @ 3af1ac │ │ │ │ + bne 3bdb44 │ │ │ │ + ldr r2, [pc, #-3628] @ 3af1d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3652] @ 3af1b0 │ │ │ │ - ldr r8, [pc, #-3652] @ 3af1b4 │ │ │ │ + ldr r2, [pc, #-3652] @ 3af1d4 │ │ │ │ + ldr r8, [pc, #-3652] @ 3af1d8 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3696] @ 3af1b8 │ │ │ │ + ldr r2, [pc, #-3696] @ 3af1dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3716] @ 3af1bc │ │ │ │ + ldr r3, [pc, #-3716] @ 3af1e0 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3744] @ 3af1c0 │ │ │ │ + ldr r2, [pc, #-3744] @ 3af1e4 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3b9d44 │ │ │ │ + beq 3b9d68 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3b9d28 │ │ │ │ + beq 3b9d4c │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3b925c │ │ │ │ - ldr r2, [pc, #-3796] @ 3af1c4 │ │ │ │ + bne 3b9280 │ │ │ │ + ldr r2, [pc, #-3796] @ 3af1e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3820] @ 3af1c8 │ │ │ │ + ldr r2, [pc, #-3820] @ 3af1ec │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3b94ac │ │ │ │ - ldr r2, [pc, #-3848] @ 3af1cc │ │ │ │ + bne 3b94d0 │ │ │ │ + ldr r2, [pc, #-3848] @ 3af1f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3864] @ 3af1d0 │ │ │ │ + ldr r2, [pc, #-3864] @ 3af1f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3884] @ 3af1d4 │ │ │ │ - ldr r2, [pc, #-3884] @ 3af1d8 │ │ │ │ + ldr r3, [pc, #-3884] @ 3af1f8 │ │ │ │ + ldr r2, [pc, #-3884] @ 3af1fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #4 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3912] @ 3af1dc │ │ │ │ + ldr r2, [pc, #-3912] @ 3af200 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3932] @ 3af1e0 │ │ │ │ + ldr r2, [pc, #-3932] @ 3af204 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #16646144 @ 0xfe0000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3964] @ 3af1e4 │ │ │ │ - ldr r8, [pc, #-3964] @ 3af1e8 │ │ │ │ + ldr r2, [pc, #-3964] @ 3af208 │ │ │ │ + ldr r8, [pc, #-3964] @ 3af20c │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #15 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4008] @ 3af1ec │ │ │ │ + ldr r2, [pc, #-4008] @ 3af210 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #4 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4052] @ 3af1f0 │ │ │ │ + ldr r2, [pc, #-4052] @ 3af214 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4020] @ 3b11a8 │ │ │ │ + ldr r2, [pc, #4020] @ 3b11cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #10 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3976] @ 3b11ac │ │ │ │ + ldr r2, [pc, #3976] @ 3b11d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #13 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3932] @ 3b11b0 │ │ │ │ + ldr r2, [pc, #3932] @ 3b11d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3888] @ 3b11b4 │ │ │ │ + ldr r2, [pc, #3888] @ 3b11d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #19 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3844] @ 3b11b8 │ │ │ │ + ldr r2, [pc, #3844] @ 3b11dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #22 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3800] @ 3b11bc │ │ │ │ + ldr r2, [pc, #3800] @ 3b11e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #25 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3748] @ 3b11c0 │ │ │ │ - ldr r8, [pc, #3748] @ 3b11c4 │ │ │ │ + ldr r2, [pc, #3748] @ 3b11e4 │ │ │ │ + ldr r8, [pc, #3748] @ 3b11e8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3700] @ 3b11c8 │ │ │ │ + ldr r2, [pc, #3700] @ 3b11ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3680] @ 3b11cc │ │ │ │ + ldr r3, [pc, #3680] @ 3b11f0 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3660] @ 3b11d0 │ │ │ │ + ldr r2, [pc, #3660] @ 3b11f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3640] @ 3b11d4 │ │ │ │ + ldr r3, [pc, #3640] @ 3b11f8 │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3bfc70 │ │ │ │ + bhi 3bfc94 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3608] @ 3b11d8 │ │ │ │ - ldr r8, [pc, #3608] @ 3b11dc │ │ │ │ + ldr r2, [pc, #3608] @ 3b11fc │ │ │ │ + ldr r8, [pc, #3608] @ 3b1200 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3560] @ 3b11e0 │ │ │ │ + ldr r2, [pc, #3560] @ 3b1204 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3516] @ 3b11cc │ │ │ │ + ldr r3, [pc, #3516] @ 3b11f0 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3516] @ 3b11e4 │ │ │ │ + ldr r2, [pc, #3516] @ 3b1208 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3496] @ 3b11e8 │ │ │ │ + ldr r3, [pc, #3496] @ 3b120c │ │ │ │ lsr r2, r5, #28 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi 3bfc70 │ │ │ │ + bhi 3bfc94 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3464] @ 3b11ec │ │ │ │ + ldr r2, [pc, #3464] @ 3b1210 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd6f4 │ │ │ │ - ldr r2, [pc, #3436] @ 3b11f0 │ │ │ │ + bne 3bd718 │ │ │ │ + ldr r2, [pc, #3436] @ 3b1214 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3420] @ 3b11f4 │ │ │ │ + ldr r2, [pc, #3420] @ 3b1218 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3bd6d8 │ │ │ │ - ldr r2, [pc, #3392] @ 3b11f8 │ │ │ │ + bne 3bd6fc │ │ │ │ + ldr r2, [pc, #3392] @ 3b121c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3368] @ 3b11fc │ │ │ │ + ldr r2, [pc, #3368] @ 3b1220 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3be67c │ │ │ │ + beq 3be6a0 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3be664 │ │ │ │ + beq 3be688 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3be704 │ │ │ │ - ldr r2, [pc, #3320] @ 3b1200 │ │ │ │ + bne 3be728 │ │ │ │ + ldr r2, [pc, #3320] @ 3b1224 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3304] @ 3b1204 │ │ │ │ + ldr r2, [pc, #3304] @ 3b1228 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3bcdf0 │ │ │ │ - ldr r2, [pc, #3276] @ 3b1208 │ │ │ │ + bne 3bce14 │ │ │ │ + ldr r2, [pc, #3276] @ 3b122c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3260] @ 3b120c │ │ │ │ + ldr r2, [pc, #3260] @ 3b1230 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3bce08 │ │ │ │ - ldr r2, [pc, #3232] @ 3b1210 │ │ │ │ + bne 3bce2c │ │ │ │ + ldr r2, [pc, #3232] @ 3b1234 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3208] @ 3b1214 │ │ │ │ + ldr r2, [pc, #3208] @ 3b1238 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #3188] @ 3b1218 │ │ │ │ + ldr r3, [pc, #3188] @ 3b123c │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #12 │ │ │ │ - bhi 3bfc90 │ │ │ │ + bhi 3bfcb4 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #3156] @ 3b121c │ │ │ │ + ldr r2, [pc, #3156] @ 3b1240 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3136] @ 3b1220 │ │ │ │ + ldr r2, [pc, #3136] @ 3b1244 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-268435456 @ 0xf0000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3108] @ 3b1224 │ │ │ │ + ldr r2, [pc, #3108] @ 3b1248 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd054 │ │ │ │ - ldr r2, [pc, #3080] @ 3b1228 │ │ │ │ + bne 3bd078 │ │ │ │ + ldr r2, [pc, #3080] @ 3b124c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3064] @ 3b122c │ │ │ │ + ldr r2, [pc, #3064] @ 3b1250 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae55c │ │ │ │ - ldr r2, [pc, #3056] @ 3b1230 │ │ │ │ + b 3ae580 │ │ │ │ + ldr r2, [pc, #3056] @ 3b1254 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bcc80 │ │ │ │ - ldr r2, [pc, #3028] @ 3b1234 │ │ │ │ + bne 3bcca4 │ │ │ │ + ldr r2, [pc, #3028] @ 3b1258 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3012] @ 3b1238 │ │ │ │ + ldr r2, [pc, #3012] @ 3b125c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2992] @ 3b123c │ │ │ │ + ldr r2, [pc, #2992] @ 3b1260 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2960] @ 3b1240 │ │ │ │ + ldr r2, [pc, #2960] @ 3b1264 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2940] @ 3b1244 │ │ │ │ + ldr r2, [pc, #2940] @ 3b1268 │ │ │ │ lsl r3, r5, #20 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #20 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2908] @ 3b1248 │ │ │ │ - ldr r8, [pc, #2908] @ 3b124c │ │ │ │ + ldr r2, [pc, #2908] @ 3b126c │ │ │ │ + ldr r8, [pc, #2908] @ 3b1270 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2864] @ 3b1250 │ │ │ │ + ldr r2, [pc, #2864] @ 3b1274 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2820] @ 3b1254 │ │ │ │ + ldr r2, [pc, #2820] @ 3b1278 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2776] @ 3b1258 │ │ │ │ + ldr r2, [pc, #2776] @ 3b127c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2728] @ 3b125c │ │ │ │ - ldr r8, [pc, #2728] @ 3b1260 │ │ │ │ + ldr r2, [pc, #2728] @ 3b1280 │ │ │ │ + ldr r8, [pc, #2728] @ 3b1284 │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ bic r3, r5, #-1073741824 @ 0xc0000000 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2684] @ 3b1264 │ │ │ │ + ldr r2, [pc, #2684] @ 3b1288 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #30 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2636] @ 3b1268 │ │ │ │ + ldr r2, [pc, #2636] @ 3b128c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3bdd60 │ │ │ │ + beq 3bdd84 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3bdd44 │ │ │ │ + beq 3bdd68 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3bdd24 │ │ │ │ - ldr r2, [pc, #2588] @ 3b126c │ │ │ │ + bne 3bdd48 │ │ │ │ + ldr r2, [pc, #2588] @ 3b1290 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2564] @ 3b1270 │ │ │ │ + ldr r2, [pc, #2564] @ 3b1294 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3b0064 │ │ │ │ - ldr r2, [pc, #2552] @ 3b1274 │ │ │ │ + b 3b0088 │ │ │ │ + ldr r2, [pc, #2552] @ 3b1298 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bbe94 │ │ │ │ + bhi 3bbeb8 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b523c │ │ │ │ - ldr r3, [pc, #2516] @ 3b1278 │ │ │ │ + beq 3b5260 │ │ │ │ + ldr r3, [pc, #2516] @ 3b129c │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3bfeb0 │ │ │ │ + bhi 3bfed4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2484] @ 3b127c │ │ │ │ + ldr r2, [pc, #2484] @ 3b12a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3bbd78 │ │ │ │ + beq 3bbd9c │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3b24a8 │ │ │ │ + beq 3b24cc │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3b523c │ │ │ │ - ldr r2, [pc, #2440] @ 3b1280 │ │ │ │ + bne 3b5260 │ │ │ │ + ldr r2, [pc, #2440] @ 3b12a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2416] @ 3b1284 │ │ │ │ + ldr r2, [pc, #2416] @ 3b12a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bc0fc │ │ │ │ + bhi 3bc120 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b523c │ │ │ │ - ldr r3, [pc, #2380] @ 3b1288 │ │ │ │ + beq 3b5260 │ │ │ │ + ldr r3, [pc, #2380] @ 3b12ac │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3bfeb0 │ │ │ │ + bhi 3bfed4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #2348] @ 3b128c │ │ │ │ + ldr r2, [pc, #2348] @ 3b12b0 │ │ │ │ lsr r5, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3b0064 │ │ │ │ - ldr r2, [pc, #2336] @ 3b1290 │ │ │ │ + b 3b0088 │ │ │ │ + ldr r2, [pc, #2336] @ 3b12b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3bdd98 │ │ │ │ + beq 3bddbc │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3bdd7c │ │ │ │ + beq 3bdda0 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3b523c │ │ │ │ - ldr r2, [pc, #2292] @ 3b1294 │ │ │ │ + bne 3b5260 │ │ │ │ + ldr r2, [pc, #2292] @ 3b12b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2268] @ 3b1298 │ │ │ │ + ldr r2, [pc, #2268] @ 3b12bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd0b4 │ │ │ │ - ldr r2, [pc, #2240] @ 3b129c │ │ │ │ + bne 3bd0d8 │ │ │ │ + ldr r2, [pc, #2240] @ 3b12c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2224] @ 3b12a0 │ │ │ │ + ldr r2, [pc, #2224] @ 3b12c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bd09c │ │ │ │ - ldr r2, [pc, #2196] @ 3b12a4 │ │ │ │ + bne 3bd0c0 │ │ │ │ + ldr r2, [pc, #2196] @ 3b12c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2180] @ 3b12a8 │ │ │ │ + ldr r2, [pc, #2180] @ 3b12cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3bd084 │ │ │ │ - ldr r2, [pc, #2152] @ 3b12ac │ │ │ │ + bne 3bd0a8 │ │ │ │ + ldr r2, [pc, #2152] @ 3b12d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2136] @ 3b12b0 │ │ │ │ + ldr r2, [pc, #2136] @ 3b12d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3bd06c │ │ │ │ - ldr r2, [pc, #2108] @ 3b12b4 │ │ │ │ + bne 3bd090 │ │ │ │ + ldr r2, [pc, #2108] @ 3b12d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2092] @ 3b12b8 │ │ │ │ + ldr r2, [pc, #2092] @ 3b12dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #2796] @ 3b1590 │ │ │ │ - ldr r2, [pc, #2068] @ 3b12bc │ │ │ │ + ldr r3, [pc, #2796] @ 3b15b4 │ │ │ │ + ldr r2, [pc, #2068] @ 3b12e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r5, lsr #5 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2048] @ 3b12c0 │ │ │ │ + ldr r2, [pc, #2048] @ 3b12e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - beq 3ae390 │ │ │ │ - b 3ae574 │ │ │ │ - ldr r2, [pc, #2016] @ 3b12c4 │ │ │ │ + beq 3ae3b4 │ │ │ │ + b 3ae598 │ │ │ │ + ldr r2, [pc, #2016] @ 3b12e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #7424 @ 0x1d00 │ │ │ │ - beq 3be7e0 │ │ │ │ - bhi 3bdcc4 │ │ │ │ + beq 3be804 │ │ │ │ + bhi 3bdce8 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3be7c4 │ │ │ │ + beq 3be7e8 │ │ │ │ cmp r5, #2 │ │ │ │ - bne 3b523c │ │ │ │ - ldr r2, [pc, #1968] @ 3b12c8 │ │ │ │ + bne 3b5260 │ │ │ │ + ldr r2, [pc, #1968] @ 3b12ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #7936 @ 0x1f00 │ │ │ │ - bcc 3ae500 │ │ │ │ + bcc 3ae524 │ │ │ │ sub r3, r1, #7936 @ 0x1f00 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #1916] @ 3b12cc │ │ │ │ + ldr r2, [pc, #1916] @ 3b12f0 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3b0c1c │ │ │ │ - ldr r2, [pc, #1904] @ 3b12d0 │ │ │ │ + bne 3b0c40 │ │ │ │ + ldr r2, [pc, #1904] @ 3b12f4 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3ae500 │ │ │ │ - ldr r2, [pc, #1892] @ 3b12d4 │ │ │ │ + beq 3ae524 │ │ │ │ + ldr r2, [pc, #1892] @ 3b12f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1872] @ 3b12d8 │ │ │ │ + ldr r2, [pc, #1872] @ 3b12fc │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1844] @ 3b12dc │ │ │ │ + ldr r3, [pc, #1844] @ 3b1300 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b8e30 │ │ │ │ + bhi 3b8e54 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bbb6c │ │ │ │ + bhi 3bbb90 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3bbb80 │ │ │ │ + bhi 3bbba4 │ │ │ │ sub r3, r3, #29 │ │ │ │ cmp r1, r3 │ │ │ │ - bhi 3b99b4 │ │ │ │ + bhi 3b99d8 │ │ │ │ sub r3, r3, #35 @ 0x23 │ │ │ │ cmp r1, r3 │ │ │ │ - bls 3b0b2c │ │ │ │ + bls 3b0b50 │ │ │ │ sub r3, r1, #7936 @ 0x1f00 │ │ │ │ sub r3, r3, #28 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3ae500 │ │ │ │ + bhi 3ae524 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #1736] @ 3b12cc │ │ │ │ + ldr r2, [pc, #1736] @ 3b12f0 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3b0b68 │ │ │ │ - ldr r2, [pc, #1740] @ 3b12e0 │ │ │ │ + bne 3b0b8c │ │ │ │ + ldr r2, [pc, #1740] @ 3b1304 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - beq 3ae500 │ │ │ │ - ldr r2, [pc, #1728] @ 3b12e4 │ │ │ │ + beq 3ae524 │ │ │ │ + ldr r2, [pc, #1728] @ 3b1308 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1708] @ 3b12e8 │ │ │ │ + ldr r2, [pc, #1708] @ 3b130c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1680] @ 3b12ec │ │ │ │ + ldr r2, [pc, #1680] @ 3b1310 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1660] @ 3b12f0 │ │ │ │ + ldr r2, [pc, #1660] @ 3b1314 │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1628] @ 3b12f4 │ │ │ │ + ldr r2, [pc, #1628] @ 3b1318 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1612] @ 3b12f8 │ │ │ │ + ldr r2, [pc, #1612] @ 3b131c │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1580] @ 3b12fc │ │ │ │ + ldr r2, [pc, #1580] @ 3b1320 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1564] @ 3b1300 │ │ │ │ + ldr r2, [pc, #1564] @ 3b1324 │ │ │ │ lsl r3, r5, #17 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #17 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1532] @ 3b1304 │ │ │ │ + ldr r2, [pc, #1532] @ 3b1328 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1512] @ 3b1308 │ │ │ │ + ldr r2, [pc, #1512] @ 3b132c │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1480] @ 3b130c │ │ │ │ + ldr r2, [pc, #1480] @ 3b1330 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3be4f4 │ │ │ │ + beq 3be518 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3be4dc │ │ │ │ + beq 3be500 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3bdd08 │ │ │ │ - ldr r2, [pc, #1432] @ 3b1310 │ │ │ │ + bne 3bdd2c │ │ │ │ + ldr r2, [pc, #1432] @ 3b1334 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1416] @ 3b1314 │ │ │ │ + ldr r2, [pc, #1416] @ 3b1338 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3bcee8 │ │ │ │ - ldr r2, [pc, #1388] @ 3b1318 │ │ │ │ + bne 3bcf0c │ │ │ │ + ldr r2, [pc, #1388] @ 3b133c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1372] @ 3b131c │ │ │ │ + ldr r2, [pc, #1372] @ 3b1340 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3bced0 │ │ │ │ - ldr r2, [pc, #1344] @ 3b1320 │ │ │ │ + bne 3bcef4 │ │ │ │ + ldr r2, [pc, #1344] @ 3b1344 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1328] @ 3b1324 │ │ │ │ + ldr r2, [pc, #1328] @ 3b1348 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bceb8 │ │ │ │ - ldr r2, [pc, #1300] @ 3b1328 │ │ │ │ + bne 3bcedc │ │ │ │ + ldr r2, [pc, #1300] @ 3b134c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1284] @ 3b132c │ │ │ │ + ldr r2, [pc, #1284] @ 3b1350 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3bcea0 │ │ │ │ - ldr r2, [pc, #1256] @ 3b1330 │ │ │ │ + bne 3bcec4 │ │ │ │ + ldr r2, [pc, #1256] @ 3b1354 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1240] @ 3b1334 │ │ │ │ + ldr r2, [pc, #1240] @ 3b1358 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #64 @ 0x40 │ │ │ │ - bne 3bce88 │ │ │ │ - ldr r2, [pc, #1212] @ 3b1338 │ │ │ │ + bne 3bceac │ │ │ │ + ldr r2, [pc, #1212] @ 3b135c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1196] @ 3b133c │ │ │ │ + ldr r2, [pc, #1196] @ 3b1360 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 3bcf48 │ │ │ │ - ldr r2, [pc, #1168] @ 3b1340 │ │ │ │ + bne 3bcf6c │ │ │ │ + ldr r2, [pc, #1168] @ 3b1364 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1152] @ 3b1344 │ │ │ │ + ldr r2, [pc, #1152] @ 3b1368 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3bcf30 │ │ │ │ - ldr r2, [pc, #1124] @ 3b1348 │ │ │ │ + bne 3bcf54 │ │ │ │ + ldr r2, [pc, #1124] @ 3b136c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1108] @ 3b134c │ │ │ │ + ldr r2, [pc, #1108] @ 3b1370 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #512 @ 0x200 │ │ │ │ - bne 3bcf18 │ │ │ │ - ldr r2, [pc, #1080] @ 3b1350 │ │ │ │ + bne 3bcf3c │ │ │ │ + ldr r2, [pc, #1080] @ 3b1374 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1064] @ 3b1354 │ │ │ │ + ldr r2, [pc, #1064] @ 3b1378 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 3bcf00 │ │ │ │ - ldr r2, [pc, #1036] @ 3b1358 │ │ │ │ + bne 3bcf24 │ │ │ │ + ldr r2, [pc, #1036] @ 3b137c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1020] @ 3b135c │ │ │ │ + ldr r2, [pc, #1020] @ 3b1380 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2048 @ 0x800 │ │ │ │ - bne 3bcf7c │ │ │ │ - ldr r2, [pc, #992] @ 3b1360 │ │ │ │ + bne 3bcfa0 │ │ │ │ + ldr r2, [pc, #992] @ 3b1384 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #976] @ 3b1364 │ │ │ │ + ldr r2, [pc, #976] @ 3b1388 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3bcf60 │ │ │ │ - ldr r2, [pc, #948] @ 3b1368 │ │ │ │ + bne 3bcf84 │ │ │ │ + ldr r2, [pc, #948] @ 3b138c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #924] @ 3b136c │ │ │ │ + ldr r2, [pc, #924] @ 3b1390 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #904] @ 3b1370 │ │ │ │ + ldr r2, [pc, #904] @ 3b1394 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #876] @ 3b1374 │ │ │ │ + ldr r2, [pc, #876] @ 3b1398 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd7b8 │ │ │ │ - ldr r2, [pc, #848] @ 3b1378 │ │ │ │ + bne 3bd7dc │ │ │ │ + ldr r2, [pc, #848] @ 3b139c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #832] @ 3b137c │ │ │ │ + ldr r2, [pc, #832] @ 3b13a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3bd7a0 │ │ │ │ - ldr r2, [pc, #804] @ 3b1380 │ │ │ │ + bne 3bd7c4 │ │ │ │ + ldr r2, [pc, #804] @ 3b13a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #788] @ 3b1384 │ │ │ │ + ldr r2, [pc, #788] @ 3b13a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3bd788 │ │ │ │ - ldr r2, [pc, #760] @ 3b1388 │ │ │ │ + bne 3bd7ac │ │ │ │ + ldr r2, [pc, #760] @ 3b13ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #744] @ 3b138c │ │ │ │ + ldr r2, [pc, #744] @ 3b13b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3bd770 │ │ │ │ - ldr r2, [pc, #716] @ 3b1390 │ │ │ │ + bne 3bd794 │ │ │ │ + ldr r2, [pc, #716] @ 3b13b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #700] @ 3b1394 │ │ │ │ + ldr r2, [pc, #700] @ 3b13b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bd618 │ │ │ │ - ldr r2, [pc, #672] @ 3b1398 │ │ │ │ + bne 3bd63c │ │ │ │ + ldr r2, [pc, #672] @ 3b13bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #656] @ 3b139c │ │ │ │ + ldr r2, [pc, #656] @ 3b13c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3bd600 │ │ │ │ - ldr r2, [pc, #628] @ 3b13a0 │ │ │ │ + bne 3bd624 │ │ │ │ + ldr r2, [pc, #628] @ 3b13c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #612] @ 3b13a4 │ │ │ │ - ldr r8, [pc, #612] @ 3b13a8 │ │ │ │ + ldr r2, [pc, #612] @ 3b13c8 │ │ │ │ + ldr r8, [pc, #612] @ 3b13cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #6 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #564] @ 3b13ac │ │ │ │ + ldr r2, [pc, #564] @ 3b13d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1024] @ 3b1590 │ │ │ │ + ldr r3, [pc, #1024] @ 3b15b4 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #10 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - addseq lr, fp, r4, lsr #22 │ │ │ │ - addseq lr, fp, r4, lsl #22 │ │ │ │ - addseq lr, fp, r4, ror #21 │ │ │ │ - addseq lr, fp, r4, asr #21 │ │ │ │ - addseq lr, fp, r4, lsr #21 │ │ │ │ - addseq lr, fp, r4, lsl #21 │ │ │ │ - umullseq pc, fp, r8, r8 @ │ │ │ │ - addseq pc, fp, ip, asr #32 │ │ │ │ - addseq sp, sl, r8, asr lr │ │ │ │ + addseq lr, fp, r0, lsr #22 │ │ │ │ + addseq lr, fp, r0, lsl #22 │ │ │ │ + addseq lr, fp, r0, ror #21 │ │ │ │ + addseq lr, fp, r0, asr #21 │ │ │ │ + addseq lr, fp, r0, lsr #21 │ │ │ │ + addseq lr, fp, r0, lsl #21 │ │ │ │ + umullseq pc, fp, r4, r8 @ │ │ │ │ + addseq pc, fp, r8, asr #32 │ │ │ │ + addseq sp, sl, r4, asr lr │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - addseq pc, fp, r4, asr #16 │ │ │ │ - adceq pc, sp, r4, lsl #14 │ │ │ │ - @ instruction: 0x009bf7f4 │ │ │ │ - addseq lr, fp, r8, lsr #31 │ │ │ │ - @ instruction: 0x009addb4 │ │ │ │ - addseq pc, fp, r0, lsr #15 │ │ │ │ - adceq pc, sp, lr, ror r6 @ │ │ │ │ - addseq r6, sl, r4, lsl #30 │ │ │ │ - @ instruction: 0x009a6ab4 │ │ │ │ - addseq sl, lr, r8, ror #7 │ │ │ │ - addseq sl, lr, r0, ror #7 │ │ │ │ - @ instruction: 0x009ea3f4 │ │ │ │ + addseq pc, fp, r0, asr #16 │ │ │ │ + adceq pc, sp, r0, lsl #14 │ │ │ │ + @ instruction: 0x009bf7f0 │ │ │ │ + addseq lr, fp, r4, lsr #31 │ │ │ │ + @ instruction: 0x009addb0 │ │ │ │ + umullseq pc, fp, ip, r7 @ │ │ │ │ + adceq pc, sp, sl, ror r6 @ │ │ │ │ + addseq r6, sl, r0, lsl #30 │ │ │ │ + @ instruction: 0x009a6ab0 │ │ │ │ + addseq sl, lr, r4, ror #7 │ │ │ │ @ instruction: 0x009ea3dc │ │ │ │ - addseq sl, lr, ip, lsl #8 │ │ │ │ - addseq sl, lr, ip, lsl #8 │ │ │ │ + @ instruction: 0x009ea3f0 │ │ │ │ + @ instruction: 0x009ea3d8 │ │ │ │ + addseq sl, lr, r8, lsl #8 │ │ │ │ + addseq sl, lr, r8, lsl #8 │ │ │ │ + addseq sl, lr, ip, lsl r4 │ │ │ │ addseq sl, lr, r0, lsr #8 │ │ │ │ - addseq sl, lr, r4, lsr #8 │ │ │ │ - addseq pc, fp, r0, lsl r7 @ │ │ │ │ - adceq pc, sp, r8, lsr r5 @ │ │ │ │ - addseq lr, fp, ip, ror r6 │ │ │ │ - umullseq lr, fp, ip, sp │ │ │ │ - addseq pc, fp, ip, ror r7 @ │ │ │ │ - addseq r6, sl, r8, lsl r9 │ │ │ │ - addseq pc, fp, ip, asr r7 @ │ │ │ │ - addseq r6, sl, r8, lsr #26 │ │ │ │ - @ instruction: 0x009a68d8 │ │ │ │ - @ instruction: 0x009ea1fc │ │ │ │ - @ instruction: 0x009becf0 │ │ │ │ - addseq r6, sl, r8, lsr #15 │ │ │ │ - @ instruction: 0x009becb4 │ │ │ │ - addseq pc, fp, ip, lsl #15 │ │ │ │ - addseq lr, fp, ip, lsl #25 │ │ │ │ - addseq pc, fp, r0, ror r7 @ │ │ │ │ - addseq pc, fp, r0, asr r7 @ │ │ │ │ - addseq pc, fp, r0, lsr r7 @ │ │ │ │ - @ instruction: 0x009ad9f0 │ │ │ │ - addseq lr, fp, r4, asr #23 │ │ │ │ - addseq pc, fp, ip, lsl #13 │ │ │ │ - addseq pc, fp, ip, lsl #12 │ │ │ │ - @ instruction: 0x009bf5f0 │ │ │ │ - @ instruction: 0x009be2b8 │ │ │ │ - @ instruction: 0x009a65dc │ │ │ │ - adceq pc, sp, r2, asr r2 @ │ │ │ │ - umullseq r6, sl, r0, r5 │ │ │ │ - @ instruction: 0x009ea5fc │ │ │ │ - addseq r6, sl, r4, asr #10 │ │ │ │ - adceq pc, sp, r8, asr #3 │ │ │ │ - addseq lr, fp, r4, asr #3 │ │ │ │ - addseq r6, sl, r8, ror #9 │ │ │ │ - adceq r0, r7, r4, lsr r2 │ │ │ │ - addseq pc, fp, r0, asr #7 │ │ │ │ - addseq r6, sl, ip, asr r5 │ │ │ │ - umullseq pc, fp, ip, r3 @ │ │ │ │ - addseq r6, sl, r8, lsr #10 │ │ │ │ - addseq lr, fp, r0, lsr #30 │ │ │ │ - @ instruction: 0x009a64f4 │ │ │ │ - addseq pc, fp, ip, asr #6 │ │ │ │ - addseq r6, sl, r0, asr #9 │ │ │ │ - addseq pc, fp, r4, lsr r3 @ │ │ │ │ - @ instruction: 0x009be8d4 │ │ │ │ - addseq pc, fp, r8, lsl r3 @ │ │ │ │ - addseq r6, sl, r4, ror r3 │ │ │ │ - addseq pc, fp, ip, ror #5 │ │ │ │ + addseq pc, fp, ip, lsl #14 │ │ │ │ + adceq pc, sp, r4, lsr r5 @ │ │ │ │ + addseq lr, fp, r8, ror r6 │ │ │ │ + umullseq lr, fp, r8, sp │ │ │ │ + addseq pc, fp, r8, ror r7 @ │ │ │ │ + addseq r6, sl, r4, lsl r9 │ │ │ │ + addseq pc, fp, r8, asr r7 @ │ │ │ │ + addseq r6, sl, r4, lsr #26 │ │ │ │ + @ instruction: 0x009a68d4 │ │ │ │ + @ instruction: 0x009ea1f8 │ │ │ │ + addseq lr, fp, ip, ror #25 │ │ │ │ + addseq r6, sl, r4, lsr #15 │ │ │ │ + @ instruction: 0x009becb0 │ │ │ │ + addseq pc, fp, r8, lsl #15 │ │ │ │ + addseq lr, fp, r8, lsl #25 │ │ │ │ + addseq pc, fp, ip, ror #14 │ │ │ │ + addseq pc, fp, ip, asr #14 │ │ │ │ + addseq pc, fp, ip, lsr #14 │ │ │ │ + addseq sp, sl, ip, ror #19 │ │ │ │ + addseq lr, fp, r0, asr #23 │ │ │ │ + addseq pc, fp, r8, lsl #13 │ │ │ │ + addseq pc, fp, r8, lsl #12 │ │ │ │ + addseq pc, fp, ip, ror #11 │ │ │ │ + @ instruction: 0x009be2b4 │ │ │ │ + @ instruction: 0x009a65d8 │ │ │ │ + adceq pc, sp, lr, asr #4 │ │ │ │ + addseq r6, sl, ip, lsl #11 │ │ │ │ + @ instruction: 0x009ea5f8 │ │ │ │ + addseq r6, sl, r0, asr #10 │ │ │ │ + adceq pc, sp, r4, asr #3 │ │ │ │ + addseq lr, fp, r0, asr #3 │ │ │ │ + addseq r6, sl, r4, ror #9 │ │ │ │ + adceq r0, r7, r0, lsr r2 │ │ │ │ + @ instruction: 0x009bf3bc │ │ │ │ + addseq r6, sl, r8, asr r5 │ │ │ │ + umullseq pc, fp, r8, r3 @ │ │ │ │ + addseq r6, sl, r4, lsr #10 │ │ │ │ + addseq lr, fp, ip, lsl pc │ │ │ │ + @ instruction: 0x009a64f0 │ │ │ │ + addseq pc, fp, r8, asr #6 │ │ │ │ + @ instruction: 0x009a64bc │ │ │ │ + addseq pc, fp, r0, lsr r3 @ │ │ │ │ + @ instruction: 0x009be8d0 │ │ │ │ + addseq pc, fp, r4, lsl r3 @ │ │ │ │ + addseq r6, sl, r0, ror r3 │ │ │ │ + addseq pc, fp, r8, ror #5 │ │ │ │ tsteq r1, r1, lsl #2 │ │ │ │ andseq r1, r0, r0, lsl r0 │ │ │ │ - @ instruction: 0x009a68fc │ │ │ │ - @ instruction: 0x009be7f4 │ │ │ │ + @ instruction: 0x009a68f8 │ │ │ │ + @ instruction: 0x009be7f0 │ │ │ │ muleq r0, r8, pc @ │ │ │ │ andsne r1, r0, r0, lsl r0 │ │ │ │ - addseq r6, sl, ip, lsr r8 │ │ │ │ - addseq lr, fp, r0, asr #14 │ │ │ │ - addseq r6, sl, r0, ror #10 │ │ │ │ - addseq lr, fp, r8, lsl #14 │ │ │ │ - addseq r6, sl, r4, lsl #11 │ │ │ │ - @ instruction: 0x009be6d0 │ │ │ │ - addseq r4, sp, r0, lsl #30 │ │ │ │ - umullseq lr, fp, r8, r6 │ │ │ │ - addseq sp, fp, ip, lsr pc │ │ │ │ - addseq lr, fp, ip, asr r6 │ │ │ │ - addseq pc, fp, ip, lsr fp @ │ │ │ │ - addseq pc, fp, r4, ror r4 @ │ │ │ │ - addseq r6, sl, r0, ror fp │ │ │ │ - @ instruction: 0x009bfaf0 │ │ │ │ + addseq r6, sl, r8, lsr r8 │ │ │ │ + addseq lr, fp, ip, lsr r7 │ │ │ │ + addseq r6, sl, ip, asr r5 │ │ │ │ + addseq lr, fp, r4, lsl #14 │ │ │ │ + addseq r6, sl, r0, lsl #11 │ │ │ │ + addseq lr, fp, ip, asr #13 │ │ │ │ + @ instruction: 0x009d4efc │ │ │ │ + umullseq lr, fp, r4, r6 │ │ │ │ + addseq sp, fp, r8, lsr pc │ │ │ │ + addseq lr, fp, r8, asr r6 │ │ │ │ + addseq pc, fp, r8, lsr fp @ │ │ │ │ + addseq pc, fp, r0, ror r4 @ │ │ │ │ + addseq r6, sl, ip, ror #22 │ │ │ │ addseq pc, fp, ip, ror #21 │ │ │ │ - @ instruction: 0x009bfadc │ │ │ │ - addseq pc, fp, r4, ror #21 │ │ │ │ - addseq pc, fp, r8, lsr #21 │ │ │ │ - addseq pc, fp, r0, asr #21 │ │ │ │ + addseq pc, fp, r8, ror #21 │ │ │ │ + @ instruction: 0x009bfad8 │ │ │ │ + addseq pc, fp, r0, ror #21 │ │ │ │ + addseq pc, fp, r4, lsr #21 │ │ │ │ + @ instruction: 0x009bfabc │ │ │ │ + addseq pc, fp, r0, ror sl @ │ │ │ │ + umullseq pc, fp, r8, sl @ │ │ │ │ + addseq pc, fp, ip, lsr sl @ │ │ │ │ addseq pc, fp, r4, ror sl @ │ │ │ │ - umullseq pc, fp, ip, sl @ │ │ │ │ - addseq pc, fp, r0, asr #20 │ │ │ │ - addseq pc, fp, r8, ror sl @ │ │ │ │ - addseq pc, fp, ip, lsl #20 │ │ │ │ - addseq pc, fp, r4, asr sl @ │ │ │ │ - @ instruction: 0x009bf9d8 │ │ │ │ - addseq pc, fp, r0, lsr sl @ │ │ │ │ - addseq pc, fp, r4, lsr #19 │ │ │ │ - addseq pc, fp, ip, lsl #20 │ │ │ │ - addseq pc, fp, r0, ror r9 @ │ │ │ │ - addseq pc, fp, r8, ror #19 │ │ │ │ - addseq pc, fp, ip, lsr r9 @ │ │ │ │ - addseq pc, fp, r4, asr #19 │ │ │ │ - addseq pc, fp, r8, lsl #18 │ │ │ │ - @ instruction: 0x009becb8 │ │ │ │ - umullseq lr, fp, r4, r3 │ │ │ │ - addseq lr, fp, r4, ror sp │ │ │ │ - addseq r5, sl, r0, lsl pc │ │ │ │ - addseq lr, fp, r0, asr sp │ │ │ │ - @ instruction: 0x009a5edc │ │ │ │ - addseq r0, ip, r0, lsr #3 │ │ │ │ - addseq r5, sl, r8, lsr #29 │ │ │ │ - addseq r0, ip, ip, ror r1 │ │ │ │ - addseq r5, sl, r4, ror lr │ │ │ │ - addseq r0, ip, r8, asr r1 │ │ │ │ - addseq r5, sl, r0, asr #28 │ │ │ │ - addseq r0, ip, r4, lsr r1 │ │ │ │ - addseq r5, sl, ip, lsl #28 │ │ │ │ - addseq r0, ip, ip, lsl #2 │ │ │ │ - addseq lr, fp, r8, lsr #4 │ │ │ │ - addseq lr, fp, r8, asr #24 │ │ │ │ - addseq pc, fp, r0, ror r2 @ │ │ │ │ - addseq sp, fp, r4, ror sp │ │ │ │ - addseq pc, fp, r8, asr #4 │ │ │ │ - addseq pc, fp, r8, ror #1 │ │ │ │ - addseq sp, fp, r4, lsl #26 │ │ │ │ - addseq pc, fp, ip, asr #5 │ │ │ │ + addseq pc, fp, r8, lsl #20 │ │ │ │ + addseq pc, fp, r0, asr sl @ │ │ │ │ + @ instruction: 0x009bf9d4 │ │ │ │ + addseq pc, fp, ip, lsr #20 │ │ │ │ + addseq pc, fp, r0, lsr #19 │ │ │ │ + addseq pc, fp, r8, lsl #20 │ │ │ │ + addseq pc, fp, ip, ror #18 │ │ │ │ + addseq pc, fp, r4, ror #19 │ │ │ │ + addseq pc, fp, r8, lsr r9 @ │ │ │ │ + addseq pc, fp, r0, asr #19 │ │ │ │ + addseq pc, fp, r4, lsl #18 │ │ │ │ + @ instruction: 0x009becb4 │ │ │ │ + umullseq lr, fp, r0, r3 │ │ │ │ + addseq lr, fp, r0, ror sp │ │ │ │ + addseq r5, sl, ip, lsl #30 │ │ │ │ + addseq lr, fp, ip, asr #26 │ │ │ │ + @ instruction: 0x009a5ed8 │ │ │ │ + umullseq r0, ip, ip, r1 │ │ │ │ + addseq r5, sl, r4, lsr #29 │ │ │ │ + addseq r0, ip, r8, ror r1 │ │ │ │ + addseq r5, sl, r0, ror lr │ │ │ │ + addseq r0, ip, r4, asr r1 │ │ │ │ + addseq r5, sl, ip, lsr lr │ │ │ │ + addseq r0, ip, r0, lsr r1 │ │ │ │ + addseq r5, sl, r8, lsl #28 │ │ │ │ + addseq r0, ip, r8, lsl #2 │ │ │ │ + addseq lr, fp, r4, lsr #4 │ │ │ │ + addseq lr, fp, r4, asr #24 │ │ │ │ + addseq pc, fp, ip, ror #4 │ │ │ │ + addseq sp, fp, r0, ror sp │ │ │ │ + addseq pc, fp, r4, asr #4 │ │ │ │ + addseq pc, fp, r4, ror #1 │ │ │ │ + addseq sp, fp, r0, lsl #26 │ │ │ │ addseq pc, fp, r8, asr #5 │ │ │ │ - @ instruction: 0x009bf2d4 │ │ │ │ + addseq pc, fp, r4, asr #5 │ │ │ │ @ instruction: 0x009bf2d0 │ │ │ │ addseq pc, fp, ip, asr #5 │ │ │ │ - umullseq pc, fp, ip, r2 @ │ │ │ │ - @ instruction: 0x009bf2b0 │ │ │ │ - addseq pc, fp, r8, ror #4 │ │ │ │ - umullseq pc, fp, r4, r2 @ │ │ │ │ - @ instruction: 0x009bf1f8 │ │ │ │ - addseq pc, fp, r4, ror r2 @ │ │ │ │ - addseq pc, fp, r0, lsl #4 │ │ │ │ - addseq r5, sl, ip, lsl #23 │ │ │ │ - addseq r5, sl, ip, lsr r7 │ │ │ │ - addseq pc, fp, r0, ror #5 │ │ │ │ - addseq sp, fp, r4, asr fp │ │ │ │ - addseq ip, sl, ip, ror #18 │ │ │ │ - adceq lr, sp, sl, lsr #5 │ │ │ │ - addseq pc, fp, ip, ror r2 @ │ │ │ │ - addseq r5, sl, ip, lsl #13 │ │ │ │ + addseq pc, fp, r8, asr #5 │ │ │ │ + umullseq pc, fp, r8, r2 @ │ │ │ │ + addseq pc, fp, ip, lsr #5 │ │ │ │ addseq pc, fp, r4, ror #4 │ │ │ │ - addseq r5, sl, r8, ror #11 │ │ │ │ - adceq lr, sp, ip, asr #4 │ │ │ │ - addseq sp, fp, r4, ror r3 │ │ │ │ - addseq ip, sl, r8, ror r8 │ │ │ │ - umullseq pc, fp, r4, r3 @ │ │ │ │ - addseq pc, fp, ip, lsr r3 @ │ │ │ │ - addseq lr, fp, r4, lsl #17 │ │ │ │ - @ instruction: 0x009d42bc │ │ │ │ - @ instruction: 0x009d42b4 │ │ │ │ - @ instruction: 0x009d42bc │ │ │ │ + umullseq pc, fp, r0, r2 @ │ │ │ │ + @ instruction: 0x009bf1f4 │ │ │ │ + addseq pc, fp, r0, ror r2 @ │ │ │ │ + @ instruction: 0x009bf1fc │ │ │ │ + addseq r5, sl, r8, lsl #23 │ │ │ │ + addseq r5, sl, r8, lsr r7 │ │ │ │ + @ instruction: 0x009bf2dc │ │ │ │ + addseq sp, fp, r0, asr fp │ │ │ │ + addseq ip, sl, r8, ror #18 │ │ │ │ + adceq lr, sp, r6, lsr #5 │ │ │ │ + addseq pc, fp, r8, ror r2 @ │ │ │ │ + addseq r5, sl, r8, lsl #13 │ │ │ │ + addseq pc, fp, r0, ror #4 │ │ │ │ + addseq r5, sl, r4, ror #11 │ │ │ │ + adceq lr, sp, r8, asr #4 │ │ │ │ + addseq sp, fp, r0, ror r3 │ │ │ │ + addseq ip, sl, r4, ror r8 │ │ │ │ + umullseq pc, fp, r0, r3 @ │ │ │ │ + addseq pc, fp, r8, lsr r3 @ │ │ │ │ + addseq lr, fp, r0, lsl #17 │ │ │ │ + @ instruction: 0x009d42b8 │ │ │ │ + @ instruction: 0x009d42b0 │ │ │ │ @ instruction: 0x009d42b8 │ │ │ │ - addseq r5, sl, ip, ror #8 │ │ │ │ - addseq pc, fp, r8, lsr r0 @ │ │ │ │ - addseq r5, sl, r0, lsr r4 │ │ │ │ - strdeq lr, [sp], sl @ │ │ │ │ - @ instruction: 0x009a53f4 │ │ │ │ - addseq sp, fp, r0, lsl #18 │ │ │ │ - addseq lr, fp, ip, lsr #4 │ │ │ │ + @ instruction: 0x009d42b4 │ │ │ │ + addseq r5, sl, r8, ror #8 │ │ │ │ + addseq pc, fp, r4, lsr r0 @ │ │ │ │ + addseq r5, sl, ip, lsr #8 │ │ │ │ + strdeq lr, [sp], r6 @ │ │ │ │ + @ instruction: 0x009a53f0 │ │ │ │ + @ instruction: 0x009bd8fc │ │ │ │ + addseq lr, fp, r8, lsr #4 │ │ │ │ + addseq lr, fp, ip, asr #25 │ │ │ │ + @ instruction: 0x009a53b0 │ │ │ │ + adceq lr, sp, sl, rrx │ │ │ │ + umullseq ip, sl, r8, r6 │ │ │ │ + addseq sp, fp, r0, asr r8 │ │ │ │ + addseq lr, fp, r4, lsl sp │ │ │ │ + @ instruction: 0x009a52f0 │ │ │ │ + adceq sp, sp, ip, ror #31 │ │ │ │ + addseq r5, sl, ip, lsr #5 │ │ │ │ + @ instruction: 0x00addfb8 │ │ │ │ + addseq lr, fp, ip, ror #22 │ │ │ │ + addseq sp, fp, r4, ror r7 │ │ │ │ + addseq lr, fp, r0, lsr #22 │ │ │ │ + addseq sp, fp, ip, lsr r7 │ │ │ │ + @ instruction: 0x009a51f4 │ │ │ │ + adceq sp, sp, r8, lsl #30 │ │ │ │ + addseq r5, sl, r8, lsr #3 │ │ │ │ + ldrdeq sp, [sp], r2 @ │ │ │ │ + addseq sp, fp, r8, lsr #31 │ │ │ │ + adceq sp, sp, r6, lsr #29 │ │ │ │ + addseq r5, sl, r4, lsl #3 │ │ │ │ + addseq r5, sl, r4, lsl r6 │ │ │ │ + addseq lr, fp, r8, ror #14 │ │ │ │ + addseq pc, fp, r0, lsr #2 │ │ │ │ + addseq lr, fp, r4, asr #14 │ │ │ │ + addseq pc, fp, ip, ror #1 │ │ │ │ + addseq lr, fp, r0, lsr #14 │ │ │ │ + ldrheq pc, [fp], r8 @ │ │ │ │ + @ instruction: 0x009be6fc │ │ │ │ + addseq pc, fp, r4, lsl #1 │ │ │ │ + @ instruction: 0x009be6d8 │ │ │ │ + addseq pc, fp, r0, asr r0 @ │ │ │ │ + @ instruction: 0x009be6b4 │ │ │ │ + addseq pc, fp, ip, lsl r0 @ │ │ │ │ + umullseq lr, fp, r0, r6 │ │ │ │ + addseq lr, fp, r8, ror #31 │ │ │ │ + addseq lr, fp, ip, ror #12 │ │ │ │ + @ instruction: 0x009befb4 │ │ │ │ + addseq sp, fp, r4, asr lr │ │ │ │ + @ instruction: 0x009a4ff0 │ │ │ │ + @ instruction: 0x009a4ef8 │ │ │ │ + addseq ip, sl, r8, ror r1 │ │ │ │ + @ instruction: 0x009a4ebc │ │ │ │ + strdeq sp, [sp], r6 @ │ │ │ │ + addseq r4, sl, ip, asr lr │ │ │ │ + addseq lr, fp, r4, lsr pc │ │ │ │ + addseq lr, fp, r0, ror #24 │ │ │ │ + addseq r5, sl, r4, ror r8 │ │ │ │ + addseq lr, fp, ip, lsr #29 │ │ │ │ + @ instruction: 0x009beef4 │ │ │ │ + addseq r4, sl, r4, lsl #29 │ │ │ │ + addseq lr, fp, r4, ror #29 │ │ │ │ + addseq lr, fp, r0, lsl #26 │ │ │ │ + addseq r4, sl, r4, asr #28 │ │ │ │ + addseq lr, fp, r8, ror #25 │ │ │ │ + umullseq lr, fp, r8, sp │ │ │ │ @ instruction: 0x009becd0 │ │ │ │ - @ instruction: 0x009a53b4 │ │ │ │ - adceq lr, sp, lr, rrx │ │ │ │ - umullseq ip, sl, ip, r6 │ │ │ │ - addseq sp, fp, r4, asr r8 │ │ │ │ - addseq lr, fp, r8, lsl sp │ │ │ │ - @ instruction: 0x009a52f4 │ │ │ │ - strdeq sp, [sp], r0 @ │ │ │ │ - @ instruction: 0x009a52b0 │ │ │ │ - @ instruction: 0x00addfbc │ │ │ │ - addseq lr, fp, r0, ror fp │ │ │ │ - addseq sp, fp, r8, ror r7 │ │ │ │ - addseq lr, fp, r4, lsr #22 │ │ │ │ - addseq sp, fp, r0, asr #14 │ │ │ │ - @ instruction: 0x009a51f8 │ │ │ │ - adceq sp, sp, ip, lsl #30 │ │ │ │ - addseq r5, sl, ip, lsr #3 │ │ │ │ - ldrdeq sp, [sp], r6 @ │ │ │ │ - addseq sp, fp, ip, lsr #31 │ │ │ │ - adceq sp, sp, sl, lsr #29 │ │ │ │ - addseq r5, sl, r8, lsl #3 │ │ │ │ - addseq r5, sl, r8, lsl r6 │ │ │ │ - addseq lr, fp, ip, ror #14 │ │ │ │ - addseq pc, fp, r4, lsr #2 │ │ │ │ - addseq lr, fp, r8, asr #14 │ │ │ │ - ldrsheq pc, [fp], r0 @ │ │ │ │ - addseq lr, fp, r4, lsr #14 │ │ │ │ - ldrheq pc, [fp], ip @ │ │ │ │ - addseq lr, fp, r0, lsl #14 │ │ │ │ - addseq pc, fp, r8, lsl #1 │ │ │ │ - @ instruction: 0x009be6dc │ │ │ │ - addseq pc, fp, r4, asr r0 @ │ │ │ │ - @ instruction: 0x009be6b8 │ │ │ │ - addseq pc, fp, r0, lsr #32 │ │ │ │ - umullseq lr, fp, r4, r6 │ │ │ │ - addseq lr, fp, ip, ror #31 │ │ │ │ - addseq lr, fp, r0, ror r6 │ │ │ │ - @ instruction: 0x009befb8 │ │ │ │ - addseq sp, fp, r8, asr lr │ │ │ │ - @ instruction: 0x009a4ff4 │ │ │ │ - @ instruction: 0x009a4efc │ │ │ │ - addseq ip, sl, ip, ror r1 │ │ │ │ - addseq r4, sl, r0, asr #29 │ │ │ │ - strdeq sp, [sp], sl @ │ │ │ │ - addseq r4, sl, r0, ror #28 │ │ │ │ - addseq lr, fp, r8, lsr pc │ │ │ │ - addseq lr, fp, r4, ror #24 │ │ │ │ - addseq r5, sl, r8, ror r8 │ │ │ │ - @ instruction: 0x009beeb0 │ │ │ │ - @ instruction: 0x009beef8 │ │ │ │ - addseq r4, sl, r8, lsl #29 │ │ │ │ - addseq lr, fp, r8, ror #29 │ │ │ │ - addseq lr, fp, r4, lsl #26 │ │ │ │ - addseq r4, sl, r8, asr #28 │ │ │ │ - addseq lr, fp, ip, ror #25 │ │ │ │ - umullseq lr, fp, ip, sp │ │ │ │ - @ instruction: 0x009becd4 │ │ │ │ - addseq lr, fp, r8, ror #26 │ │ │ │ - @ instruction: 0x009becb4 │ │ │ │ + addseq lr, fp, r4, ror #26 │ │ │ │ @ instruction: 0x009becb0 │ │ │ │ - @ instruction: 0x009becb4 │ │ │ │ - addseq lr, fp, ip, ror ip │ │ │ │ - addseq lr, fp, r0, lsr #25 │ │ │ │ - adceq sp, sp, r4, lsl sl │ │ │ │ - addseq lr, fp, r8, lsl #10 │ │ │ │ - addseq fp, sl, ip, ror #30 │ │ │ │ - addseq lr, fp, ip, ror #9 │ │ │ │ - addseq fp, sl, r0, lsr pc │ │ │ │ - addseq lr, fp, ip, lsl #22 │ │ │ │ - @ instruction: 0x009beafc │ │ │ │ - umullseq r4, sl, r8, fp │ │ │ │ + addseq lr, fp, ip, lsr #25 │ │ │ │ + @ instruction: 0x009becb0 │ │ │ │ + addseq lr, fp, r8, ror ip │ │ │ │ + umullseq lr, fp, ip, ip │ │ │ │ + adceq sp, sp, r0, lsl sl │ │ │ │ + addseq lr, fp, r4, lsl #10 │ │ │ │ + addseq fp, sl, r8, ror #30 │ │ │ │ + addseq lr, fp, r8, ror #9 │ │ │ │ + addseq fp, sl, ip, lsr #30 │ │ │ │ + addseq lr, fp, r8, lsl #22 │ │ │ │ + @ instruction: 0x009beaf8 │ │ │ │ + umullseq r4, sl, r4, fp │ │ │ │ andeq r0, r0, r5, lsl #8 │ │ │ │ - addseq lr, fp, r4, ror sl │ │ │ │ - addseq lr, fp, ip, lsr r9 │ │ │ │ - addseq sp, fp, r0, rrx │ │ │ │ - addseq lr, fp, r0, lsr #18 │ │ │ │ + addseq lr, fp, r0, ror sl │ │ │ │ + addseq lr, fp, r8, lsr r9 │ │ │ │ + addseq sp, fp, ip, asr r0 │ │ │ │ + addseq lr, fp, ip, lsl r9 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ - @ instruction: 0x009be8b0 │ │ │ │ - umullseq lr, fp, r0, r8 │ │ │ │ - umullseq r4, sl, r8, pc @ │ │ │ │ - addseq r4, sl, r8, asr #22 │ │ │ │ - addseq lr, fp, r0, ror #18 │ │ │ │ - addseq ip, fp, r0, ror #30 │ │ │ │ - addseq r4, sl, r8, lsl sl │ │ │ │ - addseq lr, fp, r4, lsl #15 │ │ │ │ - @ instruction: 0x009a49d4 │ │ │ │ + addseq lr, fp, ip, lsr #17 │ │ │ │ + addseq lr, fp, ip, lsl #17 │ │ │ │ + umullseq r4, sl, r4, pc @ │ │ │ │ + addseq r4, sl, r4, asr #22 │ │ │ │ + addseq lr, fp, ip, asr r9 │ │ │ │ + addseq ip, fp, ip, asr pc │ │ │ │ + addseq r4, sl, r4, lsl sl │ │ │ │ + addseq lr, fp, r0, lsl #15 │ │ │ │ + @ instruction: 0x009a49d0 │ │ │ │ andeq r0, r0, r1, lsl #18 │ │ │ │ - addseq sp, fp, r4, lsl sl │ │ │ │ - @ instruction: 0x009be6f4 │ │ │ │ - umullseq r4, sl, r0, sl │ │ │ │ - addseq r4, sl, r0, ror #20 │ │ │ │ - addseq r4, sl, r4, lsr sl │ │ │ │ - @ instruction: 0x009a4cdc │ │ │ │ - addseq ip, fp, r4, lsl #27 │ │ │ │ - adceq sp, sp, lr, lsr #13 │ │ │ │ - addseq r4, sl, ip, lsl #25 │ │ │ │ - addseq ip, fp, r8, asr #26 │ │ │ │ - @ instruction: 0x009a4bf0 │ │ │ │ - addseq ip, fp, r4, lsr #26 │ │ │ │ - ldr r2, [pc, #-580] @ 3b13b0 │ │ │ │ - ldr r8, [pc, #-580] @ 3b13b4 │ │ │ │ + addseq sp, fp, r0, lsl sl │ │ │ │ + @ instruction: 0x009be6f0 │ │ │ │ + addseq r4, sl, ip, lsl #21 │ │ │ │ + addseq r4, sl, ip, asr sl │ │ │ │ + addseq r4, sl, r0, lsr sl │ │ │ │ + @ instruction: 0x009a4cd8 │ │ │ │ + addseq ip, fp, r0, lsl #27 │ │ │ │ + adceq sp, sp, sl, lsr #13 │ │ │ │ + addseq r4, sl, r8, lsl #25 │ │ │ │ + addseq ip, fp, r4, asr #26 │ │ │ │ + addseq r4, sl, ip, ror #23 │ │ │ │ + addseq ip, fp, r0, lsr #26 │ │ │ │ + ldr r2, [pc, #-580] @ 3b13d4 │ │ │ │ + ldr r8, [pc, #-580] @ 3b13d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-628] @ 3b13b8 │ │ │ │ + ldr r2, [pc, #-628] @ 3b13dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-676] @ 3b13bc │ │ │ │ + ldr r2, [pc, #-676] @ 3b13e0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-696] @ 3b13c0 │ │ │ │ + ldr r2, [pc, #-696] @ 3b13e4 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #15728640 @ 0xf00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-728] @ 3b13c4 │ │ │ │ + ldr r2, [pc, #-728] @ 3b13e8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd514 │ │ │ │ - ldr r2, [pc, #-756] @ 3b13c8 │ │ │ │ + bne 3bd538 │ │ │ │ + ldr r2, [pc, #-756] @ 3b13ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-772] @ 3b13cc │ │ │ │ + ldr r2, [pc, #-772] @ 3b13f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3bd4fc │ │ │ │ - ldr r2, [pc, #-800] @ 3b13d0 │ │ │ │ + bne 3bd520 │ │ │ │ + ldr r2, [pc, #-800] @ 3b13f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-816] @ 3b13d4 │ │ │ │ + ldr r2, [pc, #-816] @ 3b13f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3bd4e4 │ │ │ │ - ldr r2, [pc, #-844] @ 3b13d8 │ │ │ │ + bne 3bd508 │ │ │ │ + ldr r2, [pc, #-844] @ 3b13fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-860] @ 3b13dc │ │ │ │ + ldr r2, [pc, #-860] @ 3b1400 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3bd4cc │ │ │ │ - ldr r2, [pc, #-888] @ 3b13e0 │ │ │ │ + bne 3bd4f0 │ │ │ │ + ldr r2, [pc, #-888] @ 3b1404 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-904] @ 3b13e4 │ │ │ │ + ldr r2, [pc, #-904] @ 3b1408 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bdac0 │ │ │ │ - ldr r2, [pc, #-932] @ 3b13e8 │ │ │ │ + bne 3bdae4 │ │ │ │ + ldr r2, [pc, #-932] @ 3b140c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-948] @ 3b13ec │ │ │ │ + ldr r2, [pc, #-948] @ 3b1410 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #32 │ │ │ │ - bne 3bdaa4 │ │ │ │ - ldr r2, [pc, #-976] @ 3b13f0 │ │ │ │ + bne 3bdac8 │ │ │ │ + ldr r2, [pc, #-976] @ 3b1414 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1000] @ 3b13f4 │ │ │ │ + ldr r2, [pc, #-1000] @ 3b1418 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd2dc │ │ │ │ - ldr r2, [pc, #-1028] @ 3b13f8 │ │ │ │ + bne 3bd300 │ │ │ │ + ldr r2, [pc, #-1028] @ 3b141c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1044] @ 3b13fc │ │ │ │ + ldr r2, [pc, #-1044] @ 3b1420 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1064] @ 3b1400 │ │ │ │ + ldr r2, [pc, #-1064] @ 3b1424 │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1096] @ 3b1404 │ │ │ │ + ldr r2, [pc, #-1096] @ 3b1428 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1116] @ 3b1408 │ │ │ │ + ldr r3, [pc, #-1116] @ 3b142c │ │ │ │ lsl r8, r5, #16 │ │ │ │ lsr r8, r8, #16 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #14 │ │ │ │ - bhi 3bfb50 │ │ │ │ + bhi 3bfb74 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1152] @ 3b140c │ │ │ │ + ldr r2, [pc, #-1152] @ 3b1430 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3bd9c4 │ │ │ │ - ldr r2, [pc, #-1180] @ 3b1410 │ │ │ │ + bne 3bd9e8 │ │ │ │ + ldr r2, [pc, #-1180] @ 3b1434 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1196] @ 3b1414 │ │ │ │ + ldr r2, [pc, #-1196] @ 3b1438 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae378 │ │ │ │ - ldr r2, [pc, #-1204] @ 3b1418 │ │ │ │ + b 3ae39c │ │ │ │ + ldr r2, [pc, #-1204] @ 3b143c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1224] @ 3b141c │ │ │ │ + ldr r3, [pc, #-1224] @ 3b1440 │ │ │ │ and r5, r5, #7 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #4 │ │ │ │ - bhi 3bfb30 │ │ │ │ + bhi 3bfb54 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrsh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1256] @ 3b1420 │ │ │ │ + ldr r2, [pc, #-1256] @ 3b1444 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd70c │ │ │ │ - ldr r2, [pc, #-1284] @ 3b1424 │ │ │ │ + bne 3bd730 │ │ │ │ + ldr r2, [pc, #-1284] @ 3b1448 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1300] @ 3b1428 │ │ │ │ + ldr r2, [pc, #-1300] @ 3b144c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3af5f4 │ │ │ │ - ldr r2, [pc, #-1308] @ 3b142c │ │ │ │ + b 3af618 │ │ │ │ + ldr r2, [pc, #-1308] @ 3b1450 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd758 │ │ │ │ - ldr r2, [pc, #-1336] @ 3b1430 │ │ │ │ + bne 3bd77c │ │ │ │ + ldr r2, [pc, #-1336] @ 3b1454 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1352] @ 3b1434 │ │ │ │ + ldr r2, [pc, #-1352] @ 3b1458 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #2 │ │ │ │ - bne 3bd740 │ │ │ │ - ldr r2, [pc, #-1380] @ 3b1438 │ │ │ │ + bne 3bd764 │ │ │ │ + ldr r2, [pc, #-1380] @ 3b145c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1396] @ 3b143c │ │ │ │ + ldr r2, [pc, #-1396] @ 3b1460 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3bd724 │ │ │ │ - ldr r2, [pc, #-1424] @ 3b1440 │ │ │ │ + bne 3bd748 │ │ │ │ + ldr r2, [pc, #-1424] @ 3b1464 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1448] @ 3b1444 │ │ │ │ + ldr r2, [pc, #-1448] @ 3b1468 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bda58 │ │ │ │ - ldr r2, [pc, #-1476] @ 3b1448 │ │ │ │ + bne 3bda7c │ │ │ │ + ldr r2, [pc, #-1476] @ 3b146c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1500] @ 3b144c │ │ │ │ + ldr r2, [pc, #-1500] @ 3b1470 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1520] @ 3b1450 │ │ │ │ + ldr r3, [pc, #-1520] @ 3b1474 │ │ │ │ sub r2, r5, #5376 @ 0x1500 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #15 │ │ │ │ - bhi 3b523c │ │ │ │ + bhi 3b5260 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1552] @ 3b1454 │ │ │ │ + ldr r2, [pc, #-1552] @ 3b1478 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1572] @ 3b1458 │ │ │ │ + ldr r2, [pc, #-1572] @ 3b147c │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1596] @ 3b145c │ │ │ │ + ldr r2, [pc, #-1596] @ 3b1480 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3bcc04 │ │ │ │ - ldr r2, [pc, #-1624] @ 3b1460 │ │ │ │ + bne 3bcc28 │ │ │ │ + ldr r2, [pc, #-1624] @ 3b1484 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1648] @ 3b1464 │ │ │ │ + ldr r2, [pc, #-1648] @ 3b1488 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-1668] @ 3b1468 │ │ │ │ + ldr r3, [pc, #-1668] @ 3b148c │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #12 │ │ │ │ - bhi 3bfe74 │ │ │ │ + bhi 3bfe98 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1700] @ 3b146c │ │ │ │ + ldr r2, [pc, #-1700] @ 3b1490 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1720] @ 3b1470 │ │ │ │ + ldr r2, [pc, #-1720] @ 3b1494 │ │ │ │ bic r3, r5, #-2147483648 @ 0x80000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1740] @ 3b1474 │ │ │ │ + ldr r2, [pc, #-1740] @ 3b1498 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - bge 3ae390 │ │ │ │ - b 3ae574 │ │ │ │ - ldr r2, [pc, #-1772] @ 3b1478 │ │ │ │ + bge 3ae3b4 │ │ │ │ + b 3ae598 │ │ │ │ + ldr r2, [pc, #-1772] @ 3b149c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bc374 │ │ │ │ - ldr r3, [pc, #-1800] @ 3b147c │ │ │ │ + bhi 3bc398 │ │ │ │ + ldr r3, [pc, #-1800] @ 3b14a0 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bbdbc │ │ │ │ + bhi 3bbde0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1832] @ 3b1480 │ │ │ │ + ldr r2, [pc, #-1832] @ 3b14a4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bc860 │ │ │ │ - ldr r3, [pc, #-1860] @ 3b1484 │ │ │ │ + bhi 3bc884 │ │ │ │ + ldr r3, [pc, #-1860] @ 3b14a8 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bbdbc │ │ │ │ + bhi 3bbde0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1892] @ 3b1488 │ │ │ │ + ldr r2, [pc, #-1892] @ 3b14ac │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1912] @ 3b148c │ │ │ │ + ldr r2, [pc, #-1912] @ 3b14b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1940] @ 3b1490 │ │ │ │ + ldr r2, [pc, #-1940] @ 3b14b4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1960] @ 3b1494 │ │ │ │ + ldr r2, [pc, #-1960] @ 3b14b8 │ │ │ │ bic r3, r5, #-16777216 @ 0xff000000 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bic r3, r3, #12582912 @ 0xc00000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1992] @ 3b1498 │ │ │ │ + ldr r2, [pc, #-1992] @ 3b14bc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bc0ac │ │ │ │ + bhi 3bc0d0 │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3b523c │ │ │ │ - ldr r3, [pc, #-2028] @ 3b149c │ │ │ │ + beq 3b5260 │ │ │ │ + ldr r3, [pc, #-2028] @ 3b14c0 │ │ │ │ sub r2, r5, #2 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #6 │ │ │ │ - bhi 3bfeb0 │ │ │ │ + bhi 3bfed4 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2060] @ 3b14a0 │ │ │ │ + ldr r2, [pc, #-2060] @ 3b14c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #8 │ │ │ │ - bhi 3bcac4 │ │ │ │ - ldr r3, [pc, #-2088] @ 3b14a4 │ │ │ │ + bhi 3bcae8 │ │ │ │ + ldr r3, [pc, #-2088] @ 3b14c8 │ │ │ │ sub r2, r5, #1 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r2, #7 │ │ │ │ - bhi 3bbdbc │ │ │ │ + bhi 3bbde0 │ │ │ │ add r2, r2, r2 │ │ │ │ ldrh r2, [r3, r2] │ │ │ │ add pc, pc, r2, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2120] @ 3b14a8 │ │ │ │ + ldr r2, [pc, #-2120] @ 3b14cc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-2140] @ 3b14ac │ │ │ │ + ldr r3, [pc, #-2140] @ 3b14d0 │ │ │ │ and r5, r5, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r5, #11 │ │ │ │ - bhi 3b3d1c │ │ │ │ + bhi 3b3d40 │ │ │ │ add r3, r3, r5 │ │ │ │ ldrh r3, [r3, r5] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2172] @ 3b14b0 │ │ │ │ + ldr r2, [pc, #-2172] @ 3b14d4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3be6e8 │ │ │ │ + beq 3be70c │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3be6cc │ │ │ │ + beq 3be6f0 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3b925c │ │ │ │ - ldr r2, [pc, #-2220] @ 3b14b4 │ │ │ │ + bne 3b9280 │ │ │ │ + ldr r2, [pc, #-2220] @ 3b14d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2244] @ 3b14b8 │ │ │ │ + ldr r2, [pc, #-2244] @ 3b14dc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bcd5c │ │ │ │ - ldr r2, [pc, #-2272] @ 3b14bc │ │ │ │ + bne 3bcd80 │ │ │ │ + ldr r2, [pc, #-2272] @ 3b14e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2288] @ 3b14c0 │ │ │ │ + ldr r2, [pc, #-2288] @ 3b14e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bcd44 │ │ │ │ - ldr r2, [pc, #-2316] @ 3b14c4 │ │ │ │ + bne 3bcd68 │ │ │ │ + ldr r2, [pc, #-2316] @ 3b14e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2332] @ 3b14c8 │ │ │ │ + ldr r2, [pc, #-2332] @ 3b14ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3bcd2c │ │ │ │ - ldr r2, [pc, #-2360] @ 3b14cc │ │ │ │ + bne 3bcd50 │ │ │ │ + ldr r2, [pc, #-2360] @ 3b14f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2376] @ 3b14d0 │ │ │ │ + ldr r2, [pc, #-2376] @ 3b14f4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3bcd14 │ │ │ │ - ldr r2, [pc, #-2404] @ 3b14d4 │ │ │ │ + bne 3bcd38 │ │ │ │ + ldr r2, [pc, #-2404] @ 3b14f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2420] @ 3b14d8 │ │ │ │ + ldr r2, [pc, #-2420] @ 3b14fc │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3bccfc │ │ │ │ - ldr r2, [pc, #-2448] @ 3b14dc │ │ │ │ + bne 3bcd20 │ │ │ │ + ldr r2, [pc, #-2448] @ 3b1500 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2464] @ 3b14e0 │ │ │ │ + ldr r2, [pc, #-2464] @ 3b1504 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 3bcce4 │ │ │ │ - ldr r2, [pc, #-2492] @ 3b14e4 │ │ │ │ + bne 3bcd08 │ │ │ │ + ldr r2, [pc, #-2492] @ 3b1508 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2508] @ 3b14e8 │ │ │ │ + ldr r2, [pc, #-2508] @ 3b150c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 3bcccc │ │ │ │ - ldr r2, [pc, #-2536] @ 3b14ec │ │ │ │ + bne 3bccf0 │ │ │ │ + ldr r2, [pc, #-2536] @ 3b1510 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2552] @ 3b14f0 │ │ │ │ + ldr r2, [pc, #-2552] @ 3b1514 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - bne 3bccb0 │ │ │ │ - ldr r2, [pc, #-2580] @ 3b14f4 │ │ │ │ + bne 3bccd4 │ │ │ │ + ldr r2, [pc, #-2580] @ 3b1518 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2604] @ 3b14f8 │ │ │ │ + ldr r2, [pc, #-2604] @ 3b151c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd898 │ │ │ │ - ldr r2, [pc, #-2632] @ 3b14fc │ │ │ │ + bne 3bd8bc │ │ │ │ + ldr r2, [pc, #-2632] @ 3b1520 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b062c │ │ │ │ - ldr r2, [pc, #-2652] @ 3b1500 │ │ │ │ + b 3b0650 │ │ │ │ + ldr r2, [pc, #-2652] @ 3b1524 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3bc0dc │ │ │ │ - ldr r2, [pc, #-2680] @ 3b1504 │ │ │ │ + bne 3bc100 │ │ │ │ + ldr r2, [pc, #-2680] @ 3b1528 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2704] @ 3b1508 │ │ │ │ + ldr r2, [pc, #-2704] @ 3b152c │ │ │ │ lsl r5, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ lsr r5, r5, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #14 │ │ │ │ - bls 3bcb30 │ │ │ │ + bls 3bcb54 │ │ │ │ sub r3, r5, #4096 @ 0x1000 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #26 │ │ │ │ - bhi 3b27c0 │ │ │ │ - ldr r2, [pc, #-2756] @ 3b150c │ │ │ │ + bhi 3b27e4 │ │ │ │ + ldr r2, [pc, #-2756] @ 3b1530 │ │ │ │ sub r3, r5, #4096 @ 0x1000 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #26 │ │ │ │ - bhi 3b27c0 │ │ │ │ + bhi 3b27e4 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-2792] @ 3b1510 │ │ │ │ + ldr r2, [pc, #-2792] @ 3b1534 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3be3b4 │ │ │ │ + beq 3be3d8 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3be398 │ │ │ │ + beq 3be3bc │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3b925c │ │ │ │ - ldr r2, [pc, #-2840] @ 3b1514 │ │ │ │ + bne 3b9280 │ │ │ │ + ldr r2, [pc, #-2840] @ 3b1538 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2864] @ 3b1518 │ │ │ │ + ldr r2, [pc, #-2864] @ 3b153c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae378 │ │ │ │ - ldr r2, [pc, #-2872] @ 3b151c │ │ │ │ + b 3ae39c │ │ │ │ + ldr r2, [pc, #-2872] @ 3b1540 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd8b0 │ │ │ │ - ldr r2, [pc, #-2900] @ 3b1520 │ │ │ │ + bne 3bd8d4 │ │ │ │ + ldr r2, [pc, #-2900] @ 3b1544 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2924] @ 3b1524 │ │ │ │ + ldr r2, [pc, #-2924] @ 3b1548 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bda8c │ │ │ │ - ldr r2, [pc, #-2952] @ 3b1528 │ │ │ │ + bne 3bdab0 │ │ │ │ + ldr r2, [pc, #-2952] @ 3b154c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2968] @ 3b152c │ │ │ │ + ldr r2, [pc, #-2968] @ 3b1550 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae55c │ │ │ │ - ldr r2, [pc, #-2976] @ 3b1530 │ │ │ │ + b 3ae580 │ │ │ │ + ldr r2, [pc, #-2976] @ 3b1554 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd880 │ │ │ │ - ldr r2, [pc, #-3004] @ 3b1534 │ │ │ │ + bne 3bd8a4 │ │ │ │ + ldr r2, [pc, #-3004] @ 3b1558 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3020] @ 3b1538 │ │ │ │ + ldr r2, [pc, #-3020] @ 3b155c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3bd868 │ │ │ │ - ldr r2, [pc, #-3048] @ 3b153c │ │ │ │ + bne 3bd88c │ │ │ │ + ldr r2, [pc, #-3048] @ 3b1560 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3064] @ 3b1540 │ │ │ │ + ldr r2, [pc, #-3064] @ 3b1564 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bd850 │ │ │ │ - ldr r2, [pc, #-3092] @ 3b1544 │ │ │ │ + bne 3bd874 │ │ │ │ + ldr r2, [pc, #-3092] @ 3b1568 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3108] @ 3b1548 │ │ │ │ + ldr r2, [pc, #-3108] @ 3b156c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #128 @ 0x80 │ │ │ │ - bne 3bd838 │ │ │ │ - ldr r2, [pc, #-3136] @ 3b154c │ │ │ │ + bne 3bd85c │ │ │ │ + ldr r2, [pc, #-3136] @ 3b1570 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3152] @ 3b1550 │ │ │ │ + ldr r2, [pc, #-3152] @ 3b1574 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1024 @ 0x400 │ │ │ │ - bne 3bd808 │ │ │ │ - ldr r2, [pc, #-3180] @ 3b1554 │ │ │ │ + bne 3bd82c │ │ │ │ + ldr r2, [pc, #-3180] @ 3b1578 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3196] @ 3b1558 │ │ │ │ + ldr r2, [pc, #-3196] @ 3b157c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3216] @ 3b155c │ │ │ │ + ldr r2, [pc, #-3216] @ 3b1580 │ │ │ │ lsr r3, r5, #11 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, #7 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3bfe94 │ │ │ │ + bhi 3bfeb8 │ │ │ │ add r3, r3, r3 │ │ │ │ ldrh r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-3252] @ 3b1560 │ │ │ │ + ldr r2, [pc, #-3252] @ 3b1584 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bcd74 │ │ │ │ - ldr r2, [pc, #-3280] @ 3b1564 │ │ │ │ + bne 3bcd98 │ │ │ │ + ldr r2, [pc, #-3280] @ 3b1588 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3296] @ 3b1568 │ │ │ │ + ldr r2, [pc, #-3296] @ 3b158c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - beq 3af60c │ │ │ │ - ldr r2, [pc, #-3324] @ 3b156c │ │ │ │ + beq 3af630 │ │ │ │ + ldr r2, [pc, #-3324] @ 3b1590 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3348] @ 3b1570 │ │ │ │ + ldr r2, [pc, #-3348] @ 3b1594 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd494 │ │ │ │ - ldr r2, [pc, #-3376] @ 3b1574 │ │ │ │ + bne 3bd4b8 │ │ │ │ + ldr r2, [pc, #-3376] @ 3b1598 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3400] @ 3b1578 │ │ │ │ + ldr r2, [pc, #-3400] @ 3b159c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3420] @ 3b157c │ │ │ │ + ldr r3, [pc, #-3420] @ 3b15a0 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3be6b0 │ │ │ │ + beq 3be6d4 │ │ │ │ add r3, r3, #3 │ │ │ │ cmp r5, r3 │ │ │ │ - beq 3be694 │ │ │ │ + beq 3be6b8 │ │ │ │ sub r3, r3, #4 │ │ │ │ cmp r5, r3 │ │ │ │ - bne 3b523c │ │ │ │ - ldr r2, [pc, #-3452] @ 3b1580 │ │ │ │ + bne 3b5260 │ │ │ │ + ldr r2, [pc, #-3452] @ 3b15a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3476] @ 3b1584 │ │ │ │ - ldr r8, [pc, #-3476] @ 3b1588 │ │ │ │ + ldr r2, [pc, #-3476] @ 3b15a8 │ │ │ │ + ldr r8, [pc, #-3476] @ 3b15ac │ │ │ │ mov r3, r6 │ │ │ │ add r8, pc, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r2, r8 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3520] @ 3b158c │ │ │ │ + ldr r2, [pc, #-3520] @ 3b15b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3540] @ 3b1590 │ │ │ │ + ldr r3, [pc, #-3540] @ 3b15b4 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, r5, lsr #8 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3568] @ 3b1594 │ │ │ │ + ldr r2, [pc, #-3568] @ 3b15b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3be1cc │ │ │ │ + beq 3be1f0 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3be1b0 │ │ │ │ + beq 3be1d4 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3b523c │ │ │ │ - ldr r2, [pc, #-3612] @ 3b1598 │ │ │ │ + bne 3b5260 │ │ │ │ + ldr r2, [pc, #-3612] @ 3b15bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3636] @ 3b159c │ │ │ │ + ldr r2, [pc, #-3636] @ 3b15c0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bcc98 │ │ │ │ - ldr r2, [pc, #-3664] @ 3b15a0 │ │ │ │ + bne 3bccbc │ │ │ │ + ldr r2, [pc, #-3664] @ 3b15c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3680] @ 3b15a4 │ │ │ │ + ldr r2, [pc, #-3680] @ 3b15c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3700] @ 3b15a8 │ │ │ │ + ldr r2, [pc, #-3700] @ 3b15cc │ │ │ │ lsr r3, r5, #4 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ and r3, r3, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3732] @ 3b15ac │ │ │ │ + ldr r2, [pc, #-3732] @ 3b15d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3bd4b0 │ │ │ │ + beq 3bd4d4 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3b523c │ │ │ │ - ldr r2, [pc, #-3768] @ 3b15b0 │ │ │ │ + bne 3b5260 │ │ │ │ + ldr r2, [pc, #-3768] @ 3b15d4 │ │ │ │ mov r1, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3792] @ 3b15b4 │ │ │ │ + ldr r2, [pc, #-3792] @ 3b15d8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2304 @ 0x900 │ │ │ │ - beq 3bbd78 │ │ │ │ - ldr r3, [pc, #-3820] @ 3b15b8 │ │ │ │ + beq 3bbd9c │ │ │ │ + ldr r3, [pc, #-3820] @ 3b15dc │ │ │ │ cmp r5, r3 │ │ │ │ - bne 3b523c │ │ │ │ - ldr r2, [pc, #-3828] @ 3b15bc │ │ │ │ + bne 3b5260 │ │ │ │ + ldr r2, [pc, #-3828] @ 3b15e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3852] @ 3b15c0 │ │ │ │ + ldr r2, [pc, #-3852] @ 3b15e4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3aea34 │ │ │ │ - ldr r2, [pc, #-3864] @ 3b15c4 │ │ │ │ + b 3aea58 │ │ │ │ + ldr r2, [pc, #-3864] @ 3b15e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3888] @ 3b15c8 │ │ │ │ + ldr r2, [pc, #-3888] @ 3b15ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3912] @ 3b15cc │ │ │ │ + ldr r2, [pc, #-3912] @ 3b15f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3936] @ 3b15d0 │ │ │ │ + ldr r2, [pc, #-3936] @ 3b15f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-3952] @ 3b15d4 │ │ │ │ + ldr r2, [pc, #-3952] @ 3b15f8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #-3972] @ 3b15d8 │ │ │ │ + ldr r3, [pc, #-3972] @ 3b15fc │ │ │ │ lsr r8, r5, #8 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #5 │ │ │ │ - bhi 3bfc1c │ │ │ │ + bhi 3bfc40 │ │ │ │ ldrb r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-4004] @ 3b15dc │ │ │ │ + ldr r2, [pc, #-4004] @ 3b1600 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4020] @ 3b15e0 │ │ │ │ + ldr r2, [pc, #-4020] @ 3b1604 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4096 @ 0x1000 │ │ │ │ - bne 3bd9f8 │ │ │ │ - ldr r2, [pc, #-4048] @ 3b15e4 │ │ │ │ + bne 3bda1c │ │ │ │ + ldr r2, [pc, #-4048] @ 3b1608 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-4064] @ 3b15e8 │ │ │ │ + ldr r2, [pc, #-4064] @ 3b160c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - beq 3affd0 │ │ │ │ - ldr r2, [pc, #4068] @ 3b35cc │ │ │ │ + beq 3afff4 │ │ │ │ + ldr r2, [pc, #4068] @ 3b35f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #4044] @ 3b35d0 │ │ │ │ + ldr r2, [pc, #4044] @ 3b35f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b258c │ │ │ │ - ldr r2, [pc, #4024] @ 3b35d4 │ │ │ │ + b 3b25b0 │ │ │ │ + ldr r2, [pc, #4024] @ 3b35f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b258c │ │ │ │ - ldr r2, [pc, #4004] @ 3b35d8 │ │ │ │ + b 3b25b0 │ │ │ │ + ldr r2, [pc, #4004] @ 3b35fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b258c │ │ │ │ - ldr r2, [pc, #3984] @ 3b35dc │ │ │ │ + b 3b25b0 │ │ │ │ + ldr r2, [pc, #3984] @ 3b3600 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b258c │ │ │ │ - ldr r2, [pc, #3964] @ 3b35e0 │ │ │ │ + b 3b25b0 │ │ │ │ + ldr r2, [pc, #3964] @ 3b3604 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b258c │ │ │ │ - ldr r2, [pc, #3944] @ 3b35e4 │ │ │ │ + b 3b25b0 │ │ │ │ + ldr r2, [pc, #3944] @ 3b3608 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b253c │ │ │ │ - ldr r2, [pc, #3924] @ 3b35e8 │ │ │ │ + b 3b2560 │ │ │ │ + ldr r2, [pc, #3924] @ 3b360c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b253c │ │ │ │ - ldr r2, [pc, #3904] @ 3b35ec │ │ │ │ + b 3b2560 │ │ │ │ + ldr r2, [pc, #3904] @ 3b3610 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b253c │ │ │ │ - ldr r2, [pc, #3884] @ 3b35f0 │ │ │ │ + b 3b2560 │ │ │ │ + ldr r2, [pc, #3884] @ 3b3614 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b253c │ │ │ │ - ldr r2, [pc, #3864] @ 3b35f4 │ │ │ │ + b 3b2560 │ │ │ │ + ldr r2, [pc, #3864] @ 3b3618 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b253c │ │ │ │ - ldr r2, [pc, #3844] @ 3b35f8 │ │ │ │ + b 3b2560 │ │ │ │ + ldr r2, [pc, #3844] @ 3b361c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3828] @ 3b35fc │ │ │ │ + ldr r2, [pc, #3828] @ 3b3620 │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3bb9b8 │ │ │ │ - ldr r2, [pc, #3792] @ 3b3600 │ │ │ │ + beq 3bb9dc │ │ │ │ + ldr r2, [pc, #3792] @ 3b3624 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3764] @ 3b3604 │ │ │ │ + ldr r2, [pc, #3764] @ 3b3628 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2700 │ │ │ │ - ldr r2, [pc, #3744] @ 3b3608 │ │ │ │ + b 3b2724 │ │ │ │ + ldr r2, [pc, #3744] @ 3b362c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2700 │ │ │ │ - ldr r2, [pc, #3724] @ 3b360c │ │ │ │ + b 3b2724 │ │ │ │ + ldr r2, [pc, #3724] @ 3b3630 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2700 │ │ │ │ - ldr r2, [pc, #3704] @ 3b3610 │ │ │ │ + b 3b2724 │ │ │ │ + ldr r2, [pc, #3704] @ 3b3634 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2700 │ │ │ │ - ldr r2, [pc, #3684] @ 3b3614 │ │ │ │ + b 3b2724 │ │ │ │ + ldr r2, [pc, #3684] @ 3b3638 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2700 │ │ │ │ - ldr r2, [pc, #3664] @ 3b3618 │ │ │ │ + b 3b2724 │ │ │ │ + ldr r2, [pc, #3664] @ 3b363c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #8448 @ 0x2100 │ │ │ │ - beq 3baf78 │ │ │ │ - ldr r3, [pc, #3628] @ 3b361c │ │ │ │ + beq 3baf9c │ │ │ │ + ldr r3, [pc, #3628] @ 3b3640 │ │ │ │ cmp r1, r3 │ │ │ │ - bne 3ae500 │ │ │ │ - ldr r2, [pc, #3620] @ 3b3620 │ │ │ │ + bne 3ae524 │ │ │ │ + ldr r2, [pc, #3620] @ 3b3644 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3600] @ 3b3624 │ │ │ │ + ldr r2, [pc, #3600] @ 3b3648 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r1, #1808 @ 0x710 │ │ │ │ - bls 3bb890 │ │ │ │ + bls 3bb8b4 │ │ │ │ sub r3, r1, #1808 @ 0x710 │ │ │ │ sub r3, r3, #4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ cmp r3, #28 │ │ │ │ - bhi 3ae500 │ │ │ │ + bhi 3ae524 │ │ │ │ mov r2, #1 │ │ │ │ lsl r3, r2, r3 │ │ │ │ add r2, r2, #65536 @ 0x10000 │ │ │ │ tst r3, r2 │ │ │ │ - bne 3b2ba8 │ │ │ │ - ldr r2, [pc, #3520] @ 3b3628 │ │ │ │ + bne 3b2bcc │ │ │ │ + ldr r2, [pc, #3520] @ 3b364c │ │ │ │ tst r3, r2 │ │ │ │ - bne 3bb858 │ │ │ │ - ldr r2, [pc, #3512] @ 3b362c │ │ │ │ + bne 3bb87c │ │ │ │ + ldr r2, [pc, #3512] @ 3b3650 │ │ │ │ tst r3, r2 │ │ │ │ - beq 3ae500 │ │ │ │ - ldr r2, [pc, #3504] @ 3b3630 │ │ │ │ + beq 3ae524 │ │ │ │ + ldr r2, [pc, #3504] @ 3b3654 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3484] @ 3b3634 │ │ │ │ + ldr r2, [pc, #3484] @ 3b3658 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3456] @ 3b3638 │ │ │ │ + ldr r2, [pc, #3456] @ 3b365c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3436] @ 3b363c │ │ │ │ + ldr r2, [pc, #3436] @ 3b3660 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3408] @ 3b3640 │ │ │ │ + ldr r2, [pc, #3408] @ 3b3664 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3388] @ 3b3644 │ │ │ │ + ldr r2, [pc, #3388] @ 3b3668 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3360] @ 3b3648 │ │ │ │ + ldr r2, [pc, #3360] @ 3b366c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3344] @ 3b364c │ │ │ │ + ldr r2, [pc, #3344] @ 3b3670 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3316] @ 3b3650 │ │ │ │ + ldr r2, [pc, #3316] @ 3b3674 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3300] @ 3b3654 │ │ │ │ + ldr r2, [pc, #3300] @ 3b3678 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ bic r3, r5, #-67108864 @ 0xfc000000 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3272] @ 3b3658 │ │ │ │ + ldr r2, [pc, #3272] @ 3b367c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3256] @ 3b365c │ │ │ │ + ldr r2, [pc, #3256] @ 3b3680 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3228] @ 3b3660 │ │ │ │ + ldr r2, [pc, #3228] @ 3b3684 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3212] @ 3b3664 │ │ │ │ + ldr r2, [pc, #3212] @ 3b3688 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #63 @ 0x3f │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3184] @ 3b3668 │ │ │ │ + ldr r2, [pc, #3184] @ 3b368c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3168] @ 3b366c │ │ │ │ + ldr r2, [pc, #3168] @ 3b3690 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3140] @ 3b3670 │ │ │ │ + ldr r2, [pc, #3140] @ 3b3694 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1 │ │ │ │ - bne 3bd0cc │ │ │ │ - ldr r2, [pc, #3116] @ 3b3674 │ │ │ │ + bne 3bd0f0 │ │ │ │ + ldr r2, [pc, #3116] @ 3b3698 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3100] @ 3b3678 │ │ │ │ + ldr r2, [pc, #3100] @ 3b369c │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae55c │ │ │ │ - ldr r2, [pc, #3092] @ 3b367c │ │ │ │ + b 3ae580 │ │ │ │ + ldr r2, [pc, #3092] @ 3b36a0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3076] @ 3b3680 │ │ │ │ + ldr r2, [pc, #3076] @ 3b36a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #15 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3056] @ 3b3684 │ │ │ │ + ldr r2, [pc, #3056] @ 3b36a8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bd0e4 │ │ │ │ - ldr r2, [pc, #3028] @ 3b3688 │ │ │ │ + bne 3bd108 │ │ │ │ + ldr r2, [pc, #3028] @ 3b36ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #3012] @ 3b368c │ │ │ │ + ldr r2, [pc, #3012] @ 3b36b0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2992] @ 3b3690 │ │ │ │ + ldr r2, [pc, #2992] @ 3b36b4 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #5 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2960] @ 3b3694 │ │ │ │ + ldr r2, [pc, #2960] @ 3b36b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2944] @ 3b3698 │ │ │ │ + ldr r2, [pc, #2944] @ 3b36bc │ │ │ │ lsl r3, r5, #16 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2912] @ 3b369c │ │ │ │ - ldr r8, [pc, #2912] @ 3b36a0 │ │ │ │ + ldr r2, [pc, #2912] @ 3b36c0 │ │ │ │ + ldr r8, [pc, #2912] @ 3b36c4 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsl r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2868] @ 3b36a4 │ │ │ │ + ldr r2, [pc, #2868] @ 3b36c8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #16 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2820] @ 3b36a8 │ │ │ │ + ldr r2, [pc, #2820] @ 3b36cc │ │ │ │ add r2, pc, r2 │ │ │ │ - b 3ae378 │ │ │ │ - ldr r2, [pc, #2812] @ 3b36ac │ │ │ │ + b 3ae39c │ │ │ │ + ldr r2, [pc, #2812] @ 3b36d0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2792] @ 3b36b0 │ │ │ │ + ldr r2, [pc, #2792] @ 3b36d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ and r3, r5, #255 @ 0xff │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2764] @ 3b36b4 │ │ │ │ + ldr r2, [pc, #2764] @ 3b36d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2740] @ 3b36b8 │ │ │ │ + ldr r2, [pc, #2740] @ 3b36dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2716] @ 3b36bc │ │ │ │ + ldr r2, [pc, #2716] @ 3b36e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2692] @ 3b36c0 │ │ │ │ + ldr r2, [pc, #2692] @ 3b36e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2668] @ 3b36c4 │ │ │ │ + ldr r2, [pc, #2668] @ 3b36e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2652] @ 3b36c8 │ │ │ │ + ldr r2, [pc, #2652] @ 3b36ec │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3bbce4 │ │ │ │ - ldr r2, [pc, #2624] @ 3b36cc │ │ │ │ + bne 3bbd08 │ │ │ │ + ldr r2, [pc, #2624] @ 3b36f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2600] @ 3b36d0 │ │ │ │ + ldr r2, [pc, #2600] @ 3b36f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2c64 │ │ │ │ - ldr r2, [pc, #2580] @ 3b36d4 │ │ │ │ + b 3b2c88 │ │ │ │ + ldr r2, [pc, #2580] @ 3b36f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2c64 │ │ │ │ - ldr r2, [pc, #2560] @ 3b36d8 │ │ │ │ + b 3b2c88 │ │ │ │ + ldr r2, [pc, #2560] @ 3b36fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2c64 │ │ │ │ - ldr r2, [pc, #2540] @ 3b36dc │ │ │ │ + b 3b2c88 │ │ │ │ + ldr r2, [pc, #2540] @ 3b3700 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2c64 │ │ │ │ - ldr r2, [pc, #2520] @ 3b36e0 │ │ │ │ + b 3b2c88 │ │ │ │ + ldr r2, [pc, #2520] @ 3b3704 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2c64 │ │ │ │ - ldr r2, [pc, #2500] @ 3b36e4 │ │ │ │ + b 3b2c88 │ │ │ │ + ldr r2, [pc, #2500] @ 3b3708 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2c64 │ │ │ │ - ldr r2, [pc, #2480] @ 3b36e8 │ │ │ │ + b 3b2c88 │ │ │ │ + ldr r2, [pc, #2480] @ 3b370c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2c64 │ │ │ │ - ldr r2, [pc, #2460] @ 3b36ec │ │ │ │ + b 3b2c88 │ │ │ │ + ldr r2, [pc, #2460] @ 3b3710 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2c64 │ │ │ │ - ldr r2, [pc, #2440] @ 3b36f0 │ │ │ │ + b 3b2c88 │ │ │ │ + ldr r2, [pc, #2440] @ 3b3714 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2c64 │ │ │ │ - ldr r2, [pc, #2420] @ 3b36f4 │ │ │ │ + b 3b2c88 │ │ │ │ + ldr r2, [pc, #2420] @ 3b3718 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2c64 │ │ │ │ - ldr r2, [pc, #2400] @ 3b36f8 │ │ │ │ + b 3b2c88 │ │ │ │ + ldr r2, [pc, #2400] @ 3b371c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2c64 │ │ │ │ - ldr r2, [pc, #2380] @ 3b36fc │ │ │ │ + b 3b2c88 │ │ │ │ + ldr r2, [pc, #2380] @ 3b3720 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2c64 │ │ │ │ - ldr r2, [pc, #2360] @ 3b3700 │ │ │ │ + b 3b2c88 │ │ │ │ + ldr r2, [pc, #2360] @ 3b3724 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2c64 │ │ │ │ - ldr r2, [pc, #2340] @ 3b3704 │ │ │ │ + b 3b2c88 │ │ │ │ + ldr r2, [pc, #2340] @ 3b3728 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2c64 │ │ │ │ - ldr r2, [pc, #2320] @ 3b3708 │ │ │ │ + b 3b2c88 │ │ │ │ + ldr r2, [pc, #2320] @ 3b372c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2c64 │ │ │ │ - ldr r2, [pc, #2300] @ 3b370c │ │ │ │ + b 3b2c88 │ │ │ │ + ldr r2, [pc, #2300] @ 3b3730 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2284] @ 3b3710 │ │ │ │ + ldr r2, [pc, #2284] @ 3b3734 │ │ │ │ lsr r5, r5, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3be34c │ │ │ │ + beq 3be370 │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3be330 │ │ │ │ + beq 3be354 │ │ │ │ cmp r5, #0 │ │ │ │ - bne 3b925c │ │ │ │ - ldr r2, [pc, #2232] @ 3b3714 │ │ │ │ + bne 3b9280 │ │ │ │ + ldr r2, [pc, #2232] @ 3b3738 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2208] @ 3b3718 │ │ │ │ + ldr r2, [pc, #2208] @ 3b373c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2e1c │ │ │ │ - ldr r2, [pc, #2188] @ 3b371c │ │ │ │ + b 3b2e40 │ │ │ │ + ldr r2, [pc, #2188] @ 3b3740 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2e1c │ │ │ │ - ldr r2, [pc, #2168] @ 3b3720 │ │ │ │ + b 3b2e40 │ │ │ │ + ldr r2, [pc, #2168] @ 3b3744 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2e1c │ │ │ │ - ldr r2, [pc, #2148] @ 3b3724 │ │ │ │ + b 3b2e40 │ │ │ │ + ldr r2, [pc, #2148] @ 3b3748 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2e1c │ │ │ │ - ldr r2, [pc, #2128] @ 3b3728 │ │ │ │ + b 3b2e40 │ │ │ │ + ldr r2, [pc, #2128] @ 3b374c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2e1c │ │ │ │ - ldr r2, [pc, #2108] @ 3b372c │ │ │ │ + b 3b2e40 │ │ │ │ + ldr r2, [pc, #2108] @ 3b3750 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b2e1c │ │ │ │ + b 3b2e40 │ │ │ │ sub r3, r1, #484 @ 0x1e4 │ │ │ │ lsl r3, r3, #16 │ │ │ │ mov r2, #1 │ │ │ │ lsr r3, r3, #16 │ │ │ │ lsl r3, r2, r3 │ │ │ │ - ldr r2, [pc, #2068] @ 3b3730 │ │ │ │ + ldr r2, [pc, #2068] @ 3b3754 │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3ae1e8 │ │ │ │ + bne 3ae20c │ │ │ │ tst r3, #1 │ │ │ │ - beq 3ae500 │ │ │ │ - ldr r2, [pc, #2048] @ 3b3734 │ │ │ │ + beq 3ae524 │ │ │ │ + ldr r2, [pc, #2048] @ 3b3758 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2028] @ 3b3738 │ │ │ │ + ldr r2, [pc, #2028] @ 3b375c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #2000] @ 3b373c │ │ │ │ + ldr r2, [pc, #2000] @ 3b3760 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ and r8, r5, #3 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3be380 │ │ │ │ + beq 3be3a4 │ │ │ │ cmp r8, #3 │ │ │ │ - beq 3be774 │ │ │ │ + beq 3be798 │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3be5d4 │ │ │ │ - ldr r2, [pc, #1952] @ 3b3740 │ │ │ │ + beq 3be5f8 │ │ │ │ + ldr r2, [pc, #1952] @ 3b3764 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1936] @ 3b3744 │ │ │ │ + ldr r2, [pc, #1936] @ 3b3768 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16 │ │ │ │ - bne 3bce70 │ │ │ │ - ldr r2, [pc, #1908] @ 3b3748 │ │ │ │ + bne 3bce94 │ │ │ │ + ldr r2, [pc, #1908] @ 3b376c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1892] @ 3b374c │ │ │ │ + ldr r2, [pc, #1892] @ 3b3770 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #256 @ 0x100 │ │ │ │ - bne 3bce58 │ │ │ │ - ldr r2, [pc, #1864] @ 3b3750 │ │ │ │ + bne 3bce7c │ │ │ │ + ldr r2, [pc, #1864] @ 3b3774 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1848] @ 3b3754 │ │ │ │ + ldr r2, [pc, #1848] @ 3b3778 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1828] @ 3b3758 │ │ │ │ + ldr r3, [pc, #1828] @ 3b377c │ │ │ │ lsr r8, r5, #12 │ │ │ │ and r8, r8, #15 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #15 │ │ │ │ - bhi 3b3054 │ │ │ │ + bhi 3b3078 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #1792] @ 3b375c │ │ │ │ + ldr r2, [pc, #1792] @ 3b3780 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1772] @ 3b3760 │ │ │ │ + ldr r2, [pc, #1772] @ 3b3784 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #65536 @ 0x10000 │ │ │ │ - bne 3bd648 │ │ │ │ - ldr r2, [pc, #1744] @ 3b3764 │ │ │ │ + bne 3bd66c │ │ │ │ + ldr r2, [pc, #1744] @ 3b3788 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1728] @ 3b3768 │ │ │ │ + ldr r2, [pc, #1728] @ 3b378c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #1048576 @ 0x100000 │ │ │ │ - bne 3bd630 │ │ │ │ - ldr r2, [pc, #1700] @ 3b376c │ │ │ │ + bne 3bd654 │ │ │ │ + ldr r2, [pc, #1700] @ 3b3790 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1684] @ 3b3770 │ │ │ │ + ldr r2, [pc, #1684] @ 3b3794 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r3, [pc, #1664] @ 3b3774 │ │ │ │ + ldr r3, [pc, #1664] @ 3b3798 │ │ │ │ lsr r8, r5, #23 │ │ │ │ and r8, r8, #31 │ │ │ │ add r3, pc, r3 │ │ │ │ cmp r8, #31 │ │ │ │ - bhi 3b42c4 │ │ │ │ + bhi 3b42e8 │ │ │ │ add r3, r3, r8 │ │ │ │ ldrh r3, [r3, r8] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ cmp r1, #800 @ 0x320 │ │ │ │ - bcc 3ae500 │ │ │ │ + bcc 3ae524 │ │ │ │ sub r3, r1, #800 @ 0x320 │ │ │ │ lsl r3, r3, #16 │ │ │ │ lsr r3, r3, #16 │ │ │ │ mov r8, #1 │ │ │ │ lsl r3, r8, r3 │ │ │ │ - ldr r2, [pc, #1600] @ 3b3778 │ │ │ │ + ldr r2, [pc, #1600] @ 3b379c │ │ │ │ and r2, r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - bne 3ae1e8 │ │ │ │ + bne 3ae20c │ │ │ │ tst r3, #1 │ │ │ │ - beq 3bc98c │ │ │ │ - ldr r2, [pc, #1580] @ 3b377c │ │ │ │ + beq 3bc9b0 │ │ │ │ + ldr r2, [pc, #1580] @ 3b37a0 │ │ │ │ and r9, r5, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r9, #1 │ │ │ │ - beq 3bdedc │ │ │ │ + beq 3bdf00 │ │ │ │ cmp r9, #2 │ │ │ │ - beq 3bdec4 │ │ │ │ + beq 3bdee8 │ │ │ │ cmp r9, #0 │ │ │ │ - bne 3bdea8 │ │ │ │ - ldr r2, [pc, #1532] @ 3b3780 │ │ │ │ + bne 3bdecc │ │ │ │ + ldr r2, [pc, #1532] @ 3b37a4 │ │ │ │ mov r1, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1516] @ 3b3784 │ │ │ │ + ldr r2, [pc, #1516] @ 3b37a8 │ │ │ │ lsr r8, r5, #4 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3bde90 │ │ │ │ + beq 3bdeb4 │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3bde78 │ │ │ │ + beq 3bde9c │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3bde5c │ │ │ │ - ldr r2, [pc, #1464] @ 3b3788 │ │ │ │ + bne 3bde80 │ │ │ │ + ldr r2, [pc, #1464] @ 3b37ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1448] @ 3b378c │ │ │ │ + ldr r2, [pc, #1448] @ 3b37b0 │ │ │ │ lsr r5, r5, #8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3bde40 │ │ │ │ + beq 3bde64 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3be720 │ │ │ │ + beq 3be744 │ │ │ │ cmp r5, #1 │ │ │ │ - bne 3b3230 │ │ │ │ - ldr r2, [pc, #1396] @ 3b3790 │ │ │ │ + bne 3b3254 │ │ │ │ + ldr r2, [pc, #1396] @ 3b37b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1372] @ 3b3794 │ │ │ │ + ldr r2, [pc, #1372] @ 3b37b8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1348] @ 3b3798 │ │ │ │ + ldr r2, [pc, #1348] @ 3b37bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1324] @ 3b379c │ │ │ │ + ldr r2, [pc, #1324] @ 3b37c0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1300] @ 3b37a0 │ │ │ │ + ldr r2, [pc, #1300] @ 3b37c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1276] @ 3b37a4 │ │ │ │ + ldr r2, [pc, #1276] @ 3b37c8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1252] @ 3b37a8 │ │ │ │ + ldr r2, [pc, #1252] @ 3b37cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1228] @ 3b37ac │ │ │ │ + ldr r2, [pc, #1228] @ 3b37d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1204] @ 3b37b0 │ │ │ │ + ldr r2, [pc, #1204] @ 3b37d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1180] @ 3b37b4 │ │ │ │ + ldr r2, [pc, #1180] @ 3b37d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1156] @ 3b37b8 │ │ │ │ + ldr r2, [pc, #1156] @ 3b37dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1132] @ 3b37bc │ │ │ │ + ldr r2, [pc, #1132] @ 3b37e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1108] @ 3b37c0 │ │ │ │ + ldr r2, [pc, #1108] @ 3b37e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1084] @ 3b37c4 │ │ │ │ + ldr r2, [pc, #1084] @ 3b37e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1060] @ 3b37c8 │ │ │ │ + ldr r2, [pc, #1060] @ 3b37ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1036] @ 3b37cc │ │ │ │ + ldr r2, [pc, #1036] @ 3b37f0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #1012] @ 3b37d0 │ │ │ │ + ldr r2, [pc, #1012] @ 3b37f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #988] @ 3b37d4 │ │ │ │ + ldr r2, [pc, #988] @ 3b37f8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #964] @ 3b37d8 │ │ │ │ + ldr r2, [pc, #964] @ 3b37fc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #940] @ 3b37dc │ │ │ │ + ldr r2, [pc, #940] @ 3b3800 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #916] @ 3b37e0 │ │ │ │ + ldr r2, [pc, #916] @ 3b3804 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #892] @ 3b37e4 │ │ │ │ + ldr r2, [pc, #892] @ 3b3808 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #868] @ 3b37e8 │ │ │ │ + ldr r2, [pc, #868] @ 3b380c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #844] @ 3b37ec │ │ │ │ + ldr r2, [pc, #844] @ 3b3810 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #820] @ 3b37f0 │ │ │ │ + ldr r2, [pc, #820] @ 3b3814 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #796] @ 3b37f4 │ │ │ │ + ldr r2, [pc, #796] @ 3b3818 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #772] @ 3b37f8 │ │ │ │ + ldr r2, [pc, #772] @ 3b381c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #748] @ 3b37fc │ │ │ │ + ldr r2, [pc, #748] @ 3b3820 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #724] @ 3b3800 │ │ │ │ + ldr r2, [pc, #724] @ 3b3824 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #700] @ 3b3804 │ │ │ │ + ldr r2, [pc, #700] @ 3b3828 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #676] @ 3b3808 │ │ │ │ + ldr r2, [pc, #676] @ 3b382c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #652] @ 3b380c │ │ │ │ + ldr r2, [pc, #652] @ 3b3830 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #628] @ 3b3810 │ │ │ │ + ldr r2, [pc, #628] @ 3b3834 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #604] @ 3b3814 │ │ │ │ + ldr r2, [pc, #604] @ 3b3838 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - addseq ip, fp, r8, asr #26 │ │ │ │ - @ instruction: 0x009a4bf8 │ │ │ │ - @ instruction: 0x009a4bb0 │ │ │ │ - @ instruction: 0x009a4bb0 │ │ │ │ - addseq r4, sl, ip, lsl #23 │ │ │ │ - addseq r4, sl, ip, lsl #23 │ │ │ │ - addseq r4, sl, r0, lsl #23 │ │ │ │ - addseq r4, sl, ip, asr fp │ │ │ │ - addseq r4, sl, r8, lsr fp │ │ │ │ + addseq ip, fp, r4, asr #26 │ │ │ │ + @ instruction: 0x009a4bf4 │ │ │ │ + addseq r4, sl, ip, lsr #23 │ │ │ │ + addseq r4, sl, ip, lsr #23 │ │ │ │ + addseq r4, sl, r8, lsl #23 │ │ │ │ + addseq r4, sl, r8, lsl #23 │ │ │ │ + addseq r4, sl, ip, ror fp │ │ │ │ + addseq r4, sl, r8, asr fp │ │ │ │ + addseq r4, sl, r4, lsr fp │ │ │ │ + addseq r4, sl, r0, lsl fp │ │ │ │ + addseq r4, sl, ip, ror #21 │ │ │ │ addseq r4, sl, r4, lsl fp │ │ │ │ - @ instruction: 0x009a4af0 │ │ │ │ - addseq r4, sl, r8, lsl fp │ │ │ │ - addseq r4, sl, r4, lsl fp │ │ │ │ - @ instruction: 0x009919f0 │ │ │ │ - addseq r4, sl, ip, lsr #21 │ │ │ │ - addseq r4, sl, r0, ror sl │ │ │ │ - addseq r4, sl, ip, asr #20 │ │ │ │ - addseq r4, sl, r8, asr sl │ │ │ │ - addseq r4, sl, r4, lsr sl │ │ │ │ - addseq r1, r9, r8, asr r9 │ │ │ │ + addseq r4, sl, r0, lsl fp │ │ │ │ + addseq r1, r9, ip, ror #19 │ │ │ │ + addseq r4, sl, r8, lsr #21 │ │ │ │ + addseq r4, sl, ip, ror #20 │ │ │ │ + addseq r4, sl, r8, asr #20 │ │ │ │ + addseq r4, sl, r4, asr sl │ │ │ │ + addseq r4, sl, r0, lsr sl │ │ │ │ + addseq r1, r9, r4, asr r9 │ │ │ │ andeq r2, r0, r4, lsl #2 │ │ │ │ - addseq ip, fp, r8, asr fp │ │ │ │ - addseq ip, fp, r8, ror #22 │ │ │ │ + addseq ip, fp, r4, asr fp │ │ │ │ + addseq ip, fp, r4, ror #22 │ │ │ │ andne r1, r0, r0 │ │ │ │ andseq r0, r0, r0, lsl r0 │ │ │ │ - addseq ip, fp, ip, lsl #14 │ │ │ │ - addseq ip, fp, r4, ror #21 │ │ │ │ - addseq ip, fp, r8, lsr #16 │ │ │ │ - addseq ip, fp, ip, lsr #21 │ │ │ │ - @ instruction: 0x009bc7d4 │ │ │ │ - addseq ip, fp, r4, ror sl │ │ │ │ - addseq ip, fp, r0, lsr #13 │ │ │ │ - addseq ip, fp, r0, asr #20 │ │ │ │ - @ instruction: 0x009bc6f8 │ │ │ │ - addseq ip, fp, ip, lsl #20 │ │ │ │ + addseq ip, fp, r8, lsl #14 │ │ │ │ + addseq ip, fp, r0, ror #21 │ │ │ │ + addseq ip, fp, r4, lsr #16 │ │ │ │ + addseq ip, fp, r8, lsr #21 │ │ │ │ + @ instruction: 0x009bc7d0 │ │ │ │ + addseq ip, fp, r0, ror sl │ │ │ │ + umullseq ip, fp, ip, r6 │ │ │ │ + addseq ip, fp, ip, lsr sl │ │ │ │ + @ instruction: 0x009bc6f4 │ │ │ │ + addseq ip, fp, r8, lsl #20 │ │ │ │ + addseq ip, fp, ip, lsr #13 │ │ │ │ + @ instruction: 0x009bc9d4 │ │ │ │ + addseq ip, fp, r4, ror #12 │ │ │ │ + addseq ip, fp, r0, lsr #19 │ │ │ │ + addseq ip, fp, ip, lsl r6 │ │ │ │ + addseq ip, fp, ip, ror #18 │ │ │ │ + addseq ip, fp, ip, asr #13 │ │ │ │ + addseq r4, sl, ip, ror #9 │ │ │ │ @ instruction: 0x009bc6b0 │ │ │ │ - @ instruction: 0x009bc9d8 │ │ │ │ - addseq ip, fp, r8, ror #12 │ │ │ │ - addseq ip, fp, r4, lsr #19 │ │ │ │ - addseq ip, fp, r0, lsr #12 │ │ │ │ - addseq ip, fp, r0, ror r9 │ │ │ │ - @ instruction: 0x009bc6d0 │ │ │ │ - @ instruction: 0x009a44f0 │ │ │ │ - @ instruction: 0x009bc6b4 │ │ │ │ - addseq ip, fp, r4, ror r5 │ │ │ │ - addseq ip, fp, r0, lsl #18 │ │ │ │ - addseq ip, fp, r8, asr r5 │ │ │ │ + addseq ip, fp, r0, ror r5 │ │ │ │ + @ instruction: 0x009bc8fc │ │ │ │ + addseq ip, fp, r4, asr r5 │ │ │ │ + addseq ip, fp, r4, asr #10 │ │ │ │ + addseq r7, lr, r8, ror #14 │ │ │ │ + umullseq ip, fp, r4, r8 │ │ │ │ + addseq ip, fp, ip, lsr #11 │ │ │ │ + addseq ip, fp, r0, ror #16 │ │ │ │ addseq ip, fp, r8, asr #10 │ │ │ │ - addseq r7, lr, ip, ror #14 │ │ │ │ - umullseq ip, fp, r8, r8 │ │ │ │ - @ instruction: 0x009bc5b0 │ │ │ │ - addseq ip, fp, r4, ror #16 │ │ │ │ - addseq ip, fp, ip, asr #10 │ │ │ │ - addseq ip, fp, r0, lsr r8 │ │ │ │ - addseq ip, fp, r0, lsr r5 │ │ │ │ - @ instruction: 0x009bc4d0 │ │ │ │ - addseq ip, fp, ip, lsl #8 │ │ │ │ - @ instruction: 0x009bc7b4 │ │ │ │ - addseq sp, fp, r4, ror #8 │ │ │ │ - addseq sp, fp, r8, lsr #8 │ │ │ │ - @ instruction: 0x009bd3fc │ │ │ │ - addseq sp, fp, r4, lsl #8 │ │ │ │ + addseq ip, fp, ip, lsr #16 │ │ │ │ + addseq ip, fp, ip, lsr #10 │ │ │ │ + addseq ip, fp, ip, asr #9 │ │ │ │ + addseq ip, fp, r8, lsl #8 │ │ │ │ + @ instruction: 0x009bc7b0 │ │ │ │ + addseq sp, fp, r0, ror #8 │ │ │ │ + addseq sp, fp, r4, lsr #8 │ │ │ │ + @ instruction: 0x009bd3f8 │ │ │ │ + addseq sp, fp, r0, lsl #8 │ │ │ │ + addseq ip, fp, r8, asr #2 │ │ │ │ addseq ip, fp, ip, asr #2 │ │ │ │ - addseq ip, fp, r0, asr r1 │ │ │ │ - addseq ip, fp, r4, asr #2 │ │ │ │ - ldrsheq ip, [fp], r4 │ │ │ │ - ldrsbeq ip, [fp], r4 │ │ │ │ - addseq r7, lr, ip, ror ip │ │ │ │ + addseq ip, fp, r0, asr #2 │ │ │ │ + ldrsheq ip, [fp], r0 │ │ │ │ + ldrsbeq ip, [fp], r0 │ │ │ │ addseq r7, lr, r8, ror ip │ │ │ │ - umullseq r2, sp, r0, sp │ │ │ │ - @ instruction: 0x009bdab8 │ │ │ │ - addseq ip, fp, r8, ror r0 │ │ │ │ - addseq ip, fp, r4, asr r0 │ │ │ │ - addseq ip, fp, r4, lsr r0 │ │ │ │ - addseq ip, fp, r4, lsl r0 │ │ │ │ - @ instruction: 0x009e7bbc │ │ │ │ + addseq r7, lr, r4, ror ip │ │ │ │ + addseq r2, sp, ip, lsl #27 │ │ │ │ + @ instruction: 0x009bdab4 │ │ │ │ + addseq ip, fp, r4, ror r0 │ │ │ │ + addseq ip, fp, r0, asr r0 │ │ │ │ + addseq ip, fp, r0, lsr r0 │ │ │ │ + addseq ip, fp, r0, lsl r0 │ │ │ │ @ instruction: 0x009e7bb8 │ │ │ │ - @ instruction: 0x009d2cd0 │ │ │ │ - @ instruction: 0x009bd9f8 │ │ │ │ - @ instruction: 0x009bbfb8 │ │ │ │ - addseq r7, lr, r0, asr #25 │ │ │ │ - addseq lr, fp, ip, asr #1 │ │ │ │ - ldrheq lr, [fp], r0 │ │ │ │ - addseq lr, fp, r8, rrx │ │ │ │ - addseq lr, fp, r8, lsr r0 │ │ │ │ - addseq sp, fp, ip, ror #31 │ │ │ │ - addseq sp, fp, r8, asr #31 │ │ │ │ - @ instruction: 0x009bdfdc │ │ │ │ - @ instruction: 0x009bdfb0 │ │ │ │ + @ instruction: 0x009e7bb4 │ │ │ │ + addseq r2, sp, ip, asr #25 │ │ │ │ + @ instruction: 0x009bd9f4 │ │ │ │ + @ instruction: 0x009bbfb4 │ │ │ │ + @ instruction: 0x009e7cbc │ │ │ │ + addseq lr, fp, r8, asr #1 │ │ │ │ + addseq lr, fp, ip, lsr #1 │ │ │ │ + addseq lr, fp, r4, rrx │ │ │ │ + addseq lr, fp, r4, lsr r0 │ │ │ │ + addseq sp, fp, r8, ror #31 │ │ │ │ + addseq sp, fp, r4, asr #31 │ │ │ │ + @ instruction: 0x009bdfd8 │ │ │ │ + addseq sp, fp, ip, lsr #31 │ │ │ │ tstne r1, r0 │ │ │ │ - addseq fp, sl, r0, asr #32 │ │ │ │ - addseq ip, fp, r0, lsr r4 │ │ │ │ - addseq fp, sl, r8, lsl r0 │ │ │ │ - addseq fp, sl, r0 │ │ │ │ - addseq lr, fp, r8, asr #5 │ │ │ │ - @ instruction: 0x009be2b8 │ │ │ │ - @ instruction: 0x009be2f4 │ │ │ │ - addseq lr, fp, r4, ror #5 │ │ │ │ - addseq lr, fp, r8, lsl r3 │ │ │ │ - ldrdeq ip, [sp], ip @ │ │ │ │ - addseq r1, r9, r4, asr #1 │ │ │ │ - addseq lr, fp, ip, ror r3 │ │ │ │ - addseq lr, fp, r0, ror r3 │ │ │ │ - addseq lr, fp, r4, ror #6 │ │ │ │ - addseq r3, sl, r0, ror lr │ │ │ │ - addseq lr, fp, r4, asr #6 │ │ │ │ - adceq ip, sp, ip, lsr fp │ │ │ │ + addseq fp, sl, ip, lsr r0 │ │ │ │ + addseq ip, fp, ip, lsr #8 │ │ │ │ + addseq fp, sl, r4, lsl r0 │ │ │ │ + @ instruction: 0x009aaffc │ │ │ │ + addseq lr, fp, r4, asr #5 │ │ │ │ + @ instruction: 0x009be2b4 │ │ │ │ + @ instruction: 0x009be2f0 │ │ │ │ + addseq lr, fp, r0, ror #5 │ │ │ │ + addseq lr, fp, r4, lsl r3 │ │ │ │ + ldrdeq ip, [sp], r8 @ │ │ │ │ + addseq r1, r9, r0, asr #1 │ │ │ │ + addseq lr, fp, r8, ror r3 │ │ │ │ + addseq lr, fp, ip, ror #6 │ │ │ │ + addseq lr, fp, r0, ror #6 │ │ │ │ + addseq r3, sl, ip, ror #28 │ │ │ │ + addseq lr, fp, r0, asr #6 │ │ │ │ + adceq ip, sp, r8, lsr fp │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ - umullseq fp, fp, r0, ip @ │ │ │ │ - addseq fp, fp, r0, ror ip │ │ │ │ - addseq fp, fp, r4, ror ip │ │ │ │ - addseq fp, fp, r4, asr ip │ │ │ │ + addseq fp, fp, ip, lsl #25 │ │ │ │ + addseq fp, fp, ip, ror #24 │ │ │ │ addseq fp, fp, r0, ror ip │ │ │ │ - addseq r4, sl, r8, lsr #7 │ │ │ │ - addseq r4, sl, r4, lsl #7 │ │ │ │ - umullseq ip, fp, r4, pc @ │ │ │ │ - umullseq ip, fp, r0, r9 │ │ │ │ - addseq ip, fp, r4, ror #18 │ │ │ │ - addseq r4, sl, r0, lsr r3 │ │ │ │ - addseq ip, fp, r0, lsr #18 │ │ │ │ - addseq ip, fp, r0, lsr #19 │ │ │ │ - addseq ip, fp, ip, ror #18 │ │ │ │ - addseq ip, fp, ip, lsr r9 │ │ │ │ - addseq ip, fp, ip, lsl #18 │ │ │ │ - addseq ip, fp, r0, ror #17 │ │ │ │ - @ instruction: 0x009bc8b8 │ │ │ │ - umullseq ip, fp, r0, r8 │ │ │ │ - addseq ip, fp, ip, ror #16 │ │ │ │ - addseq ip, fp, r8, lsl r8 │ │ │ │ - addseq sp, fp, ip │ │ │ │ - addseq ip, fp, r4, ror #31 │ │ │ │ - @ instruction: 0x009bcfb8 │ │ │ │ - addseq ip, fp, ip, lsl #31 │ │ │ │ - addseq ip, fp, r0, ror #30 │ │ │ │ - addseq ip, fp, r8, lsr pc │ │ │ │ - addseq ip, fp, r0, ror pc │ │ │ │ - @ instruction: 0x009bcad8 │ │ │ │ - addseq ip, fp, ip, lsr #21 │ │ │ │ - addseq ip, fp, r0, lsl #21 │ │ │ │ - addseq ip, fp, r8, asr sl │ │ │ │ - addseq ip, fp, r0, lsr sl │ │ │ │ - addseq ip, fp, r0, ror sl │ │ │ │ - addseq ip, fp, r0, asr #20 │ │ │ │ - adceq r1, r0, r4, asr #26 │ │ │ │ - adceq r1, r0, ip, lsl sp │ │ │ │ - addseq r2, sp, r0, asr #8 │ │ │ │ - addseq fp, fp, r4, ror r4 │ │ │ │ - addseq ip, fp, r8, lsl #27 │ │ │ │ - addseq ip, fp, ip, asr sp │ │ │ │ - addseq ip, fp, r0, lsr sp │ │ │ │ - @ instruction: 0x009bccfc │ │ │ │ - addseq ip, fp, r8, asr #25 │ │ │ │ - addseq lr, fp, r4, ror #7 │ │ │ │ - @ instruction: 0x009be3b4 │ │ │ │ - umullseq fp, fp, ip, r8 @ │ │ │ │ - addseq fp, fp, r4, ror fp │ │ │ │ - umullseq r6, lr, ip, r6 │ │ │ │ - adceq r1, r0, r4, lsr #14 │ │ │ │ - strdeq r1, [r0], ip @ │ │ │ │ - addseq r1, sp, r4, lsl #30 │ │ │ │ - @ instruction: 0x009d1edc │ │ │ │ - @ instruction: 0x009d1eb4 │ │ │ │ - addseq r1, sp, r8, ror #29 │ │ │ │ - @ instruction: 0x009d1ebc │ │ │ │ - umullseq r1, sp, r4, lr │ │ │ │ + addseq fp, fp, r0, asr ip │ │ │ │ + addseq fp, fp, ip, ror #24 │ │ │ │ + addseq r4, sl, r4, lsr #7 │ │ │ │ + addseq r4, sl, r0, lsl #7 │ │ │ │ + umullseq ip, fp, r0, pc @ │ │ │ │ + addseq ip, fp, ip, lsl #19 │ │ │ │ + addseq ip, fp, r0, ror #18 │ │ │ │ + addseq r4, sl, ip, lsr #6 │ │ │ │ + addseq ip, fp, ip, lsl r9 │ │ │ │ + umullseq ip, fp, ip, r9 │ │ │ │ + addseq ip, fp, r8, ror #18 │ │ │ │ + addseq ip, fp, r8, lsr r9 │ │ │ │ + addseq ip, fp, r8, lsl #18 │ │ │ │ + @ instruction: 0x009bc8dc │ │ │ │ + @ instruction: 0x009bc8b4 │ │ │ │ + addseq ip, fp, ip, lsl #17 │ │ │ │ + addseq ip, fp, r8, ror #16 │ │ │ │ + addseq ip, fp, r4, lsl r8 │ │ │ │ + addseq sp, fp, r8 │ │ │ │ + addseq ip, fp, r0, ror #31 │ │ │ │ + @ instruction: 0x009bcfb4 │ │ │ │ + addseq ip, fp, r8, lsl #31 │ │ │ │ + addseq ip, fp, ip, asr pc │ │ │ │ + addseq ip, fp, r4, lsr pc │ │ │ │ + addseq ip, fp, ip, ror #30 │ │ │ │ + @ instruction: 0x009bcad4 │ │ │ │ + addseq ip, fp, r8, lsr #21 │ │ │ │ + addseq ip, fp, ip, ror sl │ │ │ │ + addseq ip, fp, r4, asr sl │ │ │ │ + addseq ip, fp, ip, lsr #20 │ │ │ │ + addseq ip, fp, ip, ror #20 │ │ │ │ + addseq ip, fp, ip, lsr sl │ │ │ │ + adceq r1, r0, r0, asr #26 │ │ │ │ + adceq r1, r0, r8, lsl sp │ │ │ │ + addseq r2, sp, ip, lsr r4 │ │ │ │ + addseq fp, fp, r0, ror r4 │ │ │ │ + addseq ip, fp, r4, lsl #27 │ │ │ │ + addseq ip, fp, r8, asr sp │ │ │ │ + addseq ip, fp, ip, lsr #26 │ │ │ │ + @ instruction: 0x009bccf8 │ │ │ │ + addseq ip, fp, r4, asr #25 │ │ │ │ + addseq lr, fp, r0, ror #7 │ │ │ │ + @ instruction: 0x009be3b0 │ │ │ │ + umullseq fp, fp, r8, r8 @ │ │ │ │ + addseq fp, fp, r0, ror fp │ │ │ │ + umullseq r6, lr, r8, r6 │ │ │ │ + adceq r1, r0, r0, lsr #14 │ │ │ │ + strdeq r1, [r0], r8 @ │ │ │ │ + addseq r1, sp, r0, lsl #30 │ │ │ │ + @ instruction: 0x009d1ed8 │ │ │ │ + @ instruction: 0x009d1eb0 │ │ │ │ + addseq r1, sp, r4, ror #29 │ │ │ │ + @ instruction: 0x009d1eb8 │ │ │ │ + umullseq r1, sp, r0, lr │ │ │ │ + addseq r1, sp, r4, ror #28 │ │ │ │ + umullseq r1, sp, r0, lr │ │ │ │ addseq r1, sp, r8, ror #28 │ │ │ │ - umullseq r1, sp, r4, lr │ │ │ │ - addseq r1, sp, ip, ror #28 │ │ │ │ - addseq sl, fp, ip, ror #26 │ │ │ │ - addseq sl, fp, r8, asr #26 │ │ │ │ - addseq ip, fp, r0, asr #21 │ │ │ │ - @ instruction: 0x009903fc │ │ │ │ - umullseq ip, fp, ip, sl │ │ │ │ - addseq ip, fp, r8, lsl sl │ │ │ │ - @ instruction: 0x009bc9f4 │ │ │ │ - @ instruction: 0x009bc9d0 │ │ │ │ + addseq sl, fp, r8, ror #26 │ │ │ │ + addseq sl, fp, r4, asr #26 │ │ │ │ + @ instruction: 0x009bcabc │ │ │ │ + @ instruction: 0x009903f8 │ │ │ │ + umullseq ip, fp, r8, sl │ │ │ │ + addseq ip, fp, r4, lsl sl │ │ │ │ + @ instruction: 0x009bc9f0 │ │ │ │ addseq ip, fp, ip, asr #19 │ │ │ │ - @ instruction: 0x009bbeb0 │ │ │ │ - addseq ip, fp, ip, asr #24 │ │ │ │ - addseq ip, fp, r0, asr #24 │ │ │ │ - addseq ip, fp, r8, lsr ip │ │ │ │ - @ instruction: 0x009bcbf4 │ │ │ │ - addseq ip, fp, r4, lsl ip │ │ │ │ + addseq ip, fp, r8, asr #19 │ │ │ │ + addseq fp, fp, ip, lsr #29 │ │ │ │ + addseq ip, fp, r8, asr #24 │ │ │ │ + addseq ip, fp, ip, lsr ip │ │ │ │ + addseq ip, fp, r4, lsr ip │ │ │ │ @ instruction: 0x009bcbf0 │ │ │ │ - @ instruction: 0x009bbdb0 │ │ │ │ - addseq fp, fp, r4, lsl #27 │ │ │ │ - addseq fp, fp, r8, asr sp │ │ │ │ - addseq fp, fp, r0, lsr sp │ │ │ │ - addseq fp, fp, ip, lsl #26 │ │ │ │ - addseq fp, fp, r8, ror #25 │ │ │ │ - addseq fp, fp, r8, asr #25 │ │ │ │ - addseq ip, fp, r8, ror #13 │ │ │ │ - addseq sp, fp, r0, lsr #11 │ │ │ │ - umullseq sp, fp, r8, r5 │ │ │ │ + addseq ip, fp, r0, lsl ip │ │ │ │ + addseq ip, fp, ip, ror #23 │ │ │ │ + addseq fp, fp, ip, lsr #27 │ │ │ │ + addseq fp, fp, r0, lsl #27 │ │ │ │ + addseq fp, fp, r4, asr sp │ │ │ │ + addseq fp, fp, ip, lsr #26 │ │ │ │ + addseq fp, fp, r8, lsl #26 │ │ │ │ + addseq fp, fp, r4, ror #25 │ │ │ │ + addseq fp, fp, r4, asr #25 │ │ │ │ + addseq ip, fp, r4, ror #13 │ │ │ │ umullseq sp, fp, ip, r5 │ │ │ │ - addseq fp, fp, r0, asr #7 │ │ │ │ - addseq sp, fp, r8, ror r5 │ │ │ │ - addseq sp, fp, r4, ror #10 │ │ │ │ - addseq r2, sl, r8, lsl #30 │ │ │ │ - addseq r1, sp, r8, ror r9 │ │ │ │ - @ instruction: 0x009a2ed4 │ │ │ │ - addseq r3, sl, ip, lsl r4 │ │ │ │ - adceq fp, sp, r0, ror #23 │ │ │ │ - addseq r3, sl, r0, asr #8 │ │ │ │ - addseq r3, sl, r8, lsr r4 │ │ │ │ - addseq r0, r9, r4, lsr #32 │ │ │ │ - @ instruction: 0x009a33d4 │ │ │ │ - @ instruction: 0x009a33b0 │ │ │ │ - addseq r3, sl, ip, lsl #7 │ │ │ │ - addseq r3, sl, r8, ror #6 │ │ │ │ - addseq r3, sl, r4, asr #6 │ │ │ │ - addseq r3, sl, r0, lsr #6 │ │ │ │ - @ instruction: 0x009bd2dc │ │ │ │ - addseq ip, fp, r4, ror #8 │ │ │ │ - umullseq sp, fp, ip, r2 │ │ │ │ - addseq ip, fp, r4, lsl #8 │ │ │ │ - @ instruction: 0x009bc3dc │ │ │ │ - addseq sp, fp, ip, lsl #4 │ │ │ │ - addseq ip, fp, r0, ror #6 │ │ │ │ - @ instruction: 0x009bc4b4 │ │ │ │ - addseq ip, fp, r4, lsl r3 │ │ │ │ - addseq ip, fp, r0, ror r4 │ │ │ │ - addseq ip, fp, ip, asr #5 │ │ │ │ - addseq r6, lr, r0, asr #24 │ │ │ │ - addseq pc, r8, r4, asr lr @ │ │ │ │ - addseq sp, fp, r4, ror #3 │ │ │ │ - @ instruction: 0x009bd1b8 │ │ │ │ - addseq ip, fp, ip, asr #7 │ │ │ │ - addseq ip, fp, r4, ror #5 │ │ │ │ - addseq ip, fp, ip, ror #6 │ │ │ │ - addseq sp, fp, r8, asr #2 │ │ │ │ - addseq ip, fp, r4, lsr #6 │ │ │ │ - addseq sp, fp, r8, lsl #2 │ │ │ │ - addseq ip, fp, r4, lsr #4 │ │ │ │ - addseq ip, fp, r8, lsr #5 │ │ │ │ - addseq ip, fp, r4, ror #3 │ │ │ │ - addseq sp, fp, r0, lsl r1 │ │ │ │ - addseq ip, fp, r4, lsr #3 │ │ │ │ - addseq sp, fp, r0, asr #32 │ │ │ │ - ldrheq sp, [fp], r0 │ │ │ │ - @ instruction: 0x009bb7b0 │ │ │ │ - addseq fp, fp, r8, lsl #15 │ │ │ │ - addseq r3, sl, r8, asr r1 │ │ │ │ - addseq fp, fp, ip, asr #14 │ │ │ │ - addseq fp, fp, r8, lsr #14 │ │ │ │ - ldrsheq r3, [sl], ip │ │ │ │ - ldrsbeq r3, [sl], ip │ │ │ │ - @ instruction: 0x009d15b8 │ │ │ │ - addseq r1, sp, ip, lsl #11 │ │ │ │ - addseq r1, sp, r0, ror #10 │ │ │ │ - addseq r1, sp, r4, lsr r5 │ │ │ │ - @ instruction: 0x0098fbb8 │ │ │ │ - addseq ip, fp, r0, asr #5 │ │ │ │ - umullseq ip, fp, r4, r2 │ │ │ │ - addseq ip, fp, r8, ror #4 │ │ │ │ - addseq ip, fp, ip, lsr r2 │ │ │ │ - addseq ip, fp, r8, lsl #19 │ │ │ │ - @ instruction: 0x009bcdd4 │ │ │ │ - addseq ip, fp, ip, lsr #27 │ │ │ │ - addseq ip, fp, r8, asr #26 │ │ │ │ - addseq ip, fp, r4, lsl sp │ │ │ │ - addseq ip, fp, ip, asr sp │ │ │ │ - addseq ip, fp, r4, lsl sp │ │ │ │ + umullseq sp, fp, r4, r5 │ │ │ │ + umullseq sp, fp, r8, r5 │ │ │ │ + @ instruction: 0x009bb3bc │ │ │ │ + addseq sp, fp, r4, ror r5 │ │ │ │ + addseq sp, fp, r0, ror #10 │ │ │ │ + addseq r2, sl, r4, lsl #30 │ │ │ │ + addseq r1, sp, r4, ror r9 │ │ │ │ + @ instruction: 0x009a2ed0 │ │ │ │ + addseq r3, sl, r8, lsl r4 │ │ │ │ + ldrdeq fp, [sp], ip @ │ │ │ │ + addseq r3, sl, ip, lsr r4 │ │ │ │ + addseq r3, sl, r4, lsr r4 │ │ │ │ + addseq r0, r9, r0, lsr #32 │ │ │ │ + @ instruction: 0x009a33d0 │ │ │ │ + addseq r3, sl, ip, lsr #7 │ │ │ │ + addseq r3, sl, r8, lsl #7 │ │ │ │ + addseq r3, sl, r4, ror #6 │ │ │ │ + addseq r3, sl, r0, asr #6 │ │ │ │ + addseq r3, sl, ip, lsl r3 │ │ │ │ + @ instruction: 0x009bd2d8 │ │ │ │ + addseq ip, fp, r0, ror #8 │ │ │ │ + umullseq sp, fp, r8, r2 │ │ │ │ + addseq ip, fp, r0, lsl #8 │ │ │ │ + @ instruction: 0x009bc3d8 │ │ │ │ + addseq sp, fp, r8, lsl #4 │ │ │ │ + addseq ip, fp, ip, asr r3 │ │ │ │ + @ instruction: 0x009bc4b0 │ │ │ │ + addseq ip, fp, r0, lsl r3 │ │ │ │ + addseq ip, fp, ip, ror #8 │ │ │ │ + addseq ip, fp, r8, asr #5 │ │ │ │ + addseq r6, lr, ip, lsr ip │ │ │ │ + addseq pc, r8, r0, asr lr @ │ │ │ │ + addseq sp, fp, r0, ror #3 │ │ │ │ + @ instruction: 0x009bd1b4 │ │ │ │ + addseq ip, fp, r8, asr #7 │ │ │ │ + addseq ip, fp, r0, ror #5 │ │ │ │ + addseq ip, fp, r8, ror #6 │ │ │ │ + addseq sp, fp, r4, asr #2 │ │ │ │ + addseq ip, fp, r0, lsr #6 │ │ │ │ + addseq sp, fp, r4, lsl #2 │ │ │ │ + addseq ip, fp, r0, lsr #4 │ │ │ │ + addseq ip, fp, r4, lsr #5 │ │ │ │ + addseq ip, fp, r0, ror #3 │ │ │ │ + addseq sp, fp, ip, lsl #2 │ │ │ │ + addseq ip, fp, r0, lsr #3 │ │ │ │ + addseq sp, fp, ip, lsr r0 │ │ │ │ + addseq sp, fp, ip, lsr #1 │ │ │ │ + addseq fp, fp, ip, lsr #15 │ │ │ │ + addseq fp, fp, r4, lsl #15 │ │ │ │ + addseq r3, sl, r4, asr r1 │ │ │ │ + addseq fp, fp, r8, asr #14 │ │ │ │ + addseq fp, fp, r4, lsr #14 │ │ │ │ + ldrsheq r3, [sl], r8 │ │ │ │ + ldrsbeq r3, [sl], r8 │ │ │ │ + @ instruction: 0x009d15b4 │ │ │ │ + addseq r1, sp, r8, lsl #11 │ │ │ │ + addseq r1, sp, ip, asr r5 │ │ │ │ + addseq r1, sp, r0, lsr r5 │ │ │ │ + @ instruction: 0x0098fbb4 │ │ │ │ + @ instruction: 0x009bc2bc │ │ │ │ + umullseq ip, fp, r0, r2 │ │ │ │ + addseq ip, fp, r4, ror #4 │ │ │ │ + addseq ip, fp, r8, lsr r2 │ │ │ │ + addseq ip, fp, r4, lsl #19 │ │ │ │ + @ instruction: 0x009bcdd0 │ │ │ │ + addseq ip, fp, r8, lsr #27 │ │ │ │ + addseq ip, fp, r4, asr #26 │ │ │ │ + addseq ip, fp, r0, lsl sp │ │ │ │ + addseq ip, fp, r8, asr sp │ │ │ │ addseq ip, fp, r0, lsl sp │ │ │ │ addseq ip, fp, ip, lsl #26 │ │ │ │ - addseq ip, fp, ip, lsl #25 │ │ │ │ - addseq ip, fp, r4, ror #24 │ │ │ │ - @ instruction: 0x009e67f4 │ │ │ │ - @ instruction: 0x009bcaf0 │ │ │ │ - addseq ip, fp, ip, asr #21 │ │ │ │ - addseq ip, fp, r0, lsr #21 │ │ │ │ - addseq ip, fp, r4, ror sl │ │ │ │ - addseq ip, fp, ip, asr #20 │ │ │ │ - addseq fp, fp, ip, lsr ip │ │ │ │ - addseq ip, fp, ip, lsl #20 │ │ │ │ - addseq ip, fp, r8, ror #19 │ │ │ │ - addseq fp, fp, r0, asr r9 │ │ │ │ - addseq r2, sl, r8, ror #25 │ │ │ │ - addseq ip, fp, ip, lsl #19 │ │ │ │ - addseq ip, fp, r0, ror #18 │ │ │ │ - addseq ip, fp, ip, lsr r9 │ │ │ │ - addseq ip, fp, r0, lsl r9 │ │ │ │ - addseq r2, sl, r4, lsr #23 │ │ │ │ - @ instruction: 0x009bc8d0 │ │ │ │ + addseq ip, fp, r8, lsl #26 │ │ │ │ + addseq ip, fp, r8, lsl #25 │ │ │ │ + addseq ip, fp, r0, ror #24 │ │ │ │ + @ instruction: 0x009e67f0 │ │ │ │ + addseq ip, fp, ip, ror #21 │ │ │ │ + addseq ip, fp, r8, asr #21 │ │ │ │ + umullseq ip, fp, ip, sl │ │ │ │ + addseq ip, fp, r0, ror sl │ │ │ │ + addseq ip, fp, r8, asr #20 │ │ │ │ + addseq fp, fp, r8, lsr ip │ │ │ │ + addseq ip, fp, r8, lsl #20 │ │ │ │ + addseq ip, fp, r4, ror #19 │ │ │ │ + addseq fp, fp, ip, asr #18 │ │ │ │ + addseq r2, sl, r4, ror #25 │ │ │ │ + addseq ip, fp, r8, lsl #19 │ │ │ │ + addseq ip, fp, ip, asr r9 │ │ │ │ + addseq ip, fp, r8, lsr r9 │ │ │ │ + addseq ip, fp, ip, lsl #18 │ │ │ │ + addseq r2, sl, r0, lsr #23 │ │ │ │ + addseq ip, fp, ip, asr #17 │ │ │ │ andeq r1, r0, r0, lsl r0 │ │ │ │ - adceq fp, sp, ip, lsl #7 │ │ │ │ - addseq r2, sl, r0, asr #10 │ │ │ │ - addseq sl, fp, ip, asr #20 │ │ │ │ - addseq r2, sl, r4, lsl #10 │ │ │ │ - addseq sl, fp, r0, lsl sl │ │ │ │ - addseq r2, sl, r8, asr #9 │ │ │ │ - @ instruction: 0x009ba9d4 │ │ │ │ - addseq r5, lr, r0, asr sp │ │ │ │ - addseq r5, lr, ip, lsr sp │ │ │ │ - addseq sl, fp, r8, lsl #29 │ │ │ │ - addseq r2, sl, r4, lsl r5 │ │ │ │ - addseq sl, fp, ip, ror #1 │ │ │ │ - addseq r5, lr, ip, lsr #25 │ │ │ │ - @ instruction: 0x009a28d0 │ │ │ │ - addseq sl, fp, r4, lsl r9 │ │ │ │ - ldr r2, [pc, #-620] @ 3b3818 │ │ │ │ + adceq fp, sp, r8, lsl #7 │ │ │ │ + addseq r2, sl, ip, lsr r5 │ │ │ │ + addseq sl, fp, r8, asr #20 │ │ │ │ + addseq r2, sl, r0, lsl #10 │ │ │ │ + addseq sl, fp, ip, lsl #20 │ │ │ │ + addseq r2, sl, r4, asr #9 │ │ │ │ + @ instruction: 0x009ba9d0 │ │ │ │ + addseq r5, lr, ip, asr #26 │ │ │ │ + addseq r5, lr, r8, lsr sp │ │ │ │ + addseq sl, fp, r4, lsl #29 │ │ │ │ + addseq r2, sl, r0, lsl r5 │ │ │ │ + addseq sl, fp, r8, ror #1 │ │ │ │ + addseq r5, lr, r8, lsr #25 │ │ │ │ + addseq r2, sl, ip, asr #17 │ │ │ │ + addseq sl, fp, r0, lsl r9 │ │ │ │ + ldr r2, [pc, #-620] @ 3b383c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-644] @ 3b381c │ │ │ │ + ldr r2, [pc, #-644] @ 3b3840 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-668] @ 3b3820 │ │ │ │ + ldr r2, [pc, #-668] @ 3b3844 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-692] @ 3b3824 │ │ │ │ + ldr r2, [pc, #-692] @ 3b3848 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-716] @ 3b3828 │ │ │ │ + ldr r2, [pc, #-716] @ 3b384c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-740] @ 3b382c │ │ │ │ + ldr r2, [pc, #-740] @ 3b3850 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-764] @ 3b3830 │ │ │ │ + ldr r2, [pc, #-764] @ 3b3854 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-788] @ 3b3834 │ │ │ │ + ldr r2, [pc, #-788] @ 3b3858 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-812] @ 3b3838 │ │ │ │ + ldr r2, [pc, #-812] @ 3b385c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-836] @ 3b383c │ │ │ │ + ldr r2, [pc, #-836] @ 3b3860 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-860] @ 3b3840 │ │ │ │ + ldr r2, [pc, #-860] @ 3b3864 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-884] @ 3b3844 │ │ │ │ + ldr r2, [pc, #-884] @ 3b3868 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-908] @ 3b3848 │ │ │ │ + ldr r2, [pc, #-908] @ 3b386c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-932] @ 3b384c │ │ │ │ + ldr r2, [pc, #-932] @ 3b3870 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-956] @ 3b3850 │ │ │ │ + ldr r2, [pc, #-956] @ 3b3874 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-980] @ 3b3854 │ │ │ │ + ldr r2, [pc, #-980] @ 3b3878 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1004] @ 3b3858 │ │ │ │ + ldr r2, [pc, #-1004] @ 3b387c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1028] @ 3b385c │ │ │ │ + ldr r2, [pc, #-1028] @ 3b3880 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1052] @ 3b3860 │ │ │ │ + ldr r2, [pc, #-1052] @ 3b3884 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1076] @ 3b3864 │ │ │ │ + ldr r2, [pc, #-1076] @ 3b3888 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1100] @ 3b3868 │ │ │ │ + ldr r2, [pc, #-1100] @ 3b388c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1124] @ 3b386c │ │ │ │ + ldr r2, [pc, #-1124] @ 3b3890 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1148] @ 3b3870 │ │ │ │ + ldr r2, [pc, #-1148] @ 3b3894 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1172] @ 3b3874 │ │ │ │ + ldr r2, [pc, #-1172] @ 3b3898 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1196] @ 3b3878 │ │ │ │ + ldr r2, [pc, #-1196] @ 3b389c │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1224] @ 3b387c │ │ │ │ + ldr r2, [pc, #-1224] @ 3b38a0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1248] @ 3b3880 │ │ │ │ + ldr r2, [pc, #-1248] @ 3b38a4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1272] @ 3b3884 │ │ │ │ + ldr r2, [pc, #-1272] @ 3b38a8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1296] @ 3b3888 │ │ │ │ + ldr r2, [pc, #-1296] @ 3b38ac │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1320] @ 3b388c │ │ │ │ + ldr r2, [pc, #-1320] @ 3b38b0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1344] @ 3b3890 │ │ │ │ + ldr r2, [pc, #-1344] @ 3b38b4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1360] @ 3b3894 │ │ │ │ + ldr r2, [pc, #-1360] @ 3b38b8 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #16777216 @ 0x1000000 │ │ │ │ - bne 3bd660 │ │ │ │ - ldr r2, [pc, #-1388] @ 3b3898 │ │ │ │ + bne 3bd684 │ │ │ │ + ldr r2, [pc, #-1388] @ 3b38bc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1404] @ 3b389c │ │ │ │ + ldr r2, [pc, #-1404] @ 3b38c0 │ │ │ │ lsr r8, r5, #26 │ │ │ │ mov r3, r6 │ │ │ │ and r8, r8, #3 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r8, #1 │ │ │ │ - beq 3be368 │ │ │ │ + beq 3be38c │ │ │ │ cmp r8, #2 │ │ │ │ - beq 3be23c │ │ │ │ + beq 3be260 │ │ │ │ cmp r8, #0 │ │ │ │ - bne 3be194 │ │ │ │ - ldr r2, [pc, #-1456] @ 3b38a0 │ │ │ │ + bne 3be1b8 │ │ │ │ + ldr r2, [pc, #-1456] @ 3b38c4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1472] @ 3b38a4 │ │ │ │ + ldr r2, [pc, #-1472] @ 3b38c8 │ │ │ │ lsr r5, r5, #29 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #2 │ │ │ │ - beq 3be120 │ │ │ │ + beq 3be144 │ │ │ │ cmp r5, #3 │ │ │ │ - beq 3be104 │ │ │ │ + beq 3be128 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3be13c │ │ │ │ - ldr r2, [pc, #-1524] @ 3b38a8 │ │ │ │ + beq 3be160 │ │ │ │ + ldr r2, [pc, #-1524] @ 3b38cc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1548] @ 3b38ac │ │ │ │ + ldr r2, [pc, #-1548] @ 3b38d0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3ddc │ │ │ │ - ldr r2, [pc, #-1568] @ 3b38b0 │ │ │ │ + b 3b3e00 │ │ │ │ + ldr r2, [pc, #-1568] @ 3b38d4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3ddc │ │ │ │ - ldr r2, [pc, #-1588] @ 3b38b4 │ │ │ │ + b 3b3e00 │ │ │ │ + ldr r2, [pc, #-1588] @ 3b38d8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3ddc │ │ │ │ - ldr r2, [pc, #-1608] @ 3b38b8 │ │ │ │ + b 3b3e00 │ │ │ │ + ldr r2, [pc, #-1608] @ 3b38dc │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3ddc │ │ │ │ - ldr r2, [pc, #-1628] @ 3b38bc │ │ │ │ + b 3b3e00 │ │ │ │ + ldr r2, [pc, #-1628] @ 3b38e0 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3ddc │ │ │ │ - ldr r2, [pc, #-1648] @ 3b38c0 │ │ │ │ + b 3b3e00 │ │ │ │ + ldr r2, [pc, #-1648] @ 3b38e4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3ddc │ │ │ │ - ldr r2, [pc, #-1668] @ 3b38c4 │ │ │ │ + b 3b3e00 │ │ │ │ + ldr r2, [pc, #-1668] @ 3b38e8 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3ddc │ │ │ │ - ldr r2, [pc, #-1688] @ 3b38c8 │ │ │ │ + b 3b3e00 │ │ │ │ + ldr r2, [pc, #-1688] @ 3b38ec │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1704] @ 3b38cc │ │ │ │ + ldr r2, [pc, #-1704] @ 3b38f0 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #268435456 @ 0x10000000 │ │ │ │ - bne 3bd678 │ │ │ │ - ldr r2, [pc, #-1732] @ 3b38d0 │ │ │ │ + bne 3bd69c │ │ │ │ + ldr r2, [pc, #-1732] @ 3b38f4 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1748] @ 3b38d4 │ │ │ │ - ldr r8, [pc, #-1748] @ 3b38d8 │ │ │ │ + ldr r2, [pc, #-1748] @ 3b38f8 │ │ │ │ + ldr r8, [pc, #-1748] @ 3b38fc │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ add r8, pc, r8 │ │ │ │ lsr r3, r5, #5 │ │ │ │ mov r1, #1 │ │ │ │ mov r2, r8 │ │ │ │ and r3, r3, #7 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1796] @ 3b38dc │ │ │ │ + ldr r2, [pc, #-1796] @ 3b3900 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ mov r1, #1 │ │ │ │ lsr r3, r5, #21 │ │ │ │ and r3, r3, r1 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1840] @ 3b38e0 │ │ │ │ + ldr r2, [pc, #-1840] @ 3b3904 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #4 │ │ │ │ - bne 3bd6a8 │ │ │ │ - ldr r2, [pc, #-1868] @ 3b38e4 │ │ │ │ + bne 3bd6cc │ │ │ │ + ldr r2, [pc, #-1868] @ 3b3908 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1884] @ 3b38e8 │ │ │ │ + ldr r2, [pc, #-1884] @ 3b390c │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ tst r5, #8 │ │ │ │ - bne 3bd690 │ │ │ │ - ldr r2, [pc, #-1912] @ 3b38ec │ │ │ │ + bne 3bd6b4 │ │ │ │ + ldr r2, [pc, #-1912] @ 3b3910 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1928] @ 3b38f0 │ │ │ │ + ldr r2, [pc, #-1928] @ 3b3914 │ │ │ │ mov r3, r6 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-1948] @ 3b38f4 │ │ │ │ + ldr r2, [pc, #-1948] @ 3b3918 │ │ │ │ lsr r3, r5, #9 │ │ │ │ and r3, r3, #7 │ │ │ │ add r2, pc, r2 │ │ │ │ sub r3, r3, #1 │ │ │ │ cmp r3, #6 │ │ │ │ - bhi 3bfe40 │ │ │ │ + bhi 3bfe64 │ │ │ │ ldrb r3, [r2, r3] │ │ │ │ add pc, pc, r3, lsl #2 │ │ │ │ nop @ (mov r0, r0) │ │ │ │ - ldr r2, [pc, #-1984] @ 3b38f8 │ │ │ │ + ldr r2, [pc, #-1984] @ 3b391c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2000] @ 3b38fc │ │ │ │ + ldr r2, [pc, #-2000] @ 3b3920 │ │ │ │ lsr r5, r5, #17 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ mov r1, #1 │ │ │ │ and r5, r5, #3 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ cmp r5, #0 │ │ │ │ - beq 3bd5e4 │ │ │ │ + beq 3bd608 │ │ │ │ cmp r5, #1 │ │ │ │ - beq 3bd5c8 │ │ │ │ - ldr r2, [pc, #-2044] @ 3b3900 │ │ │ │ + beq 3bd5ec │ │ │ │ + ldr r2, [pc, #-2044] @ 3b3924 │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, sp, #16 │ │ │ │ pop {r4, r5, r6, r8, r9, lr} │ │ │ │ b 3b624 <__fprintf_chk@plt> │ │ │ │ - ldr r2, [pc, #-2072] @ 3b3904 │ │ │ │ + ldr r2, [pc, #-2072] @ 3b3928 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b40c4 │ │ │ │ - ldr r2, [pc, #-2092] @ 3b3908 │ │ │ │ + b 3b40e8 │ │ │ │ + ldr r2, [pc, #-2092] @ 3b392c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b40c4 │ │ │ │ - ldr r2, [pc, #-2112] @ 3b390c │ │ │ │ + b 3b40e8 │ │ │ │ + ldr r2, [pc, #-2112] @ 3b3930 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b40c4 │ │ │ │ - ldr r2, [pc, #-2132] @ 3b3910 │ │ │ │ + b 3b40e8 │ │ │ │ + ldr r2, [pc, #-2132] @ 3b3934 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b40c4 │ │ │ │ - ldr r2, [pc, #-2152] @ 3b3914 │ │ │ │ + b 3b40e8 │ │ │ │ + ldr r2, [pc, #-2152] @ 3b3938 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b40c4 │ │ │ │ - ldr r2, [pc, #-2172] @ 3b3918 │ │ │ │ + b 3b40e8 │ │ │ │ + ldr r2, [pc, #-2172] @ 3b393c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b40c4 │ │ │ │ - ldr r2, [pc, #-2192] @ 3b391c │ │ │ │ + b 3b40e8 │ │ │ │ + ldr r2, [pc, #-2192] @ 3b3940 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2212] @ 3b3920 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2212] @ 3b3944 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2232] @ 3b3924 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2232] @ 3b3948 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2252] @ 3b3928 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2252] @ 3b394c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2272] @ 3b392c │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2272] @ 3b3950 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2292] @ 3b3930 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2292] @ 3b3954 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2312] @ 3b3934 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2312] @ 3b3958 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2332] @ 3b3938 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2332] @ 3b395c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2352] @ 3b393c │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2352] @ 3b3960 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2372] @ 3b3940 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2372] @ 3b3964 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2392] @ 3b3944 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2392] @ 3b3968 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2412] @ 3b3948 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2412] @ 3b396c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2432] @ 3b394c │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2432] @ 3b3970 │ │ │ │ mov r3, r8 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2456] @ 3b3950 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2456] @ 3b3974 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2476] @ 3b3954 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2476] @ 3b3978 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2496] @ 3b3958 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2496] @ 3b397c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2516] @ 3b395c │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2516] @ 3b3980 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2536] @ 3b3960 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2536] @ 3b3984 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2556] @ 3b3964 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2556] @ 3b3988 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2576] @ 3b3968 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2576] @ 3b398c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2596] @ 3b396c │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2596] @ 3b3990 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2616] @ 3b3970 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2616] @ 3b3994 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2636] @ 3b3974 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2636] @ 3b3998 │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2656] @ 3b3978 │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2656] @ 3b399c │ │ │ │ mov r1, #1 │ │ │ │ add r2, pc, r2 │ │ │ │ mov r0, r4 │ │ │ │ bl 3b624 <__fprintf_chk@plt> │ │ │ │ - b 3b3f6c │ │ │ │ - ldr r2, [pc, #-2676] @ 3b397c │ │ │ │ + b 3b3f90 │ │ │ │ + ldr r2, [pc, #-2676] @ 3b39a0