--- /srv/rebuilderd/tmp/rebuilderdY2KIRW/inputs/caps_0.9.26-1_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdY2KIRW/out/caps_0.9.26-1_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2018-10-21 21:13:20.000000 debian-binary │ -rw-r--r-- 0 0 0 844 2018-10-21 21:13:20.000000 control.tar.xz │ --rw-r--r-- 0 0 0 207004 2018-10-21 21:13:20.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 207072 2018-10-21 21:13:20.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/lib/ladspa/caps.so │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --symbols {} │ │ │ │ @@ -37,78 +37,78 @@ │ │ │ │ 33: 00000000 0 FUNC GLOBAL DEFAULT UND __powf_finite@GLIBC_2.15 (2) │ │ │ │ 34: 00000000 0 FUNC GLOBAL DEFAULT UND sin@GLIBC_2.4 (6) │ │ │ │ 35: 00000000 0 NOTYPE WEAK DEFAULT UND __gmon_start__ │ │ │ │ 36: 00000000 0 NOTYPE WEAK DEFAULT UND _ITM_registerTMCloneTable │ │ │ │ 37: 00000000 0 FUNC WEAK DEFAULT UND __cxa_finalize@GLIBC_2.4 (7) │ │ │ │ 38: 0006a190 120 OBJECT GLOBAL DEFAULT 22 _ZN5Wider9port_infoE │ │ │ │ 39: 0000e4bd 352 FUNC WEAK DEFAULT 11 _ZN10DescriptorI9NoisegateE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ - 40: 00053c84 120 OBJECT GLOBAL DEFAULT 22 _ZN8Saturate9port_infoE │ │ │ │ - 41: 000166b9 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7FractalE13_connect_portEPvmPf │ │ │ │ + 40: 00053c3c 120 OBJECT GLOBAL DEFAULT 22 _ZN8Saturate9port_infoE │ │ │ │ + 41: 00015e41 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7FractalE13_connect_portEPvmPf │ │ │ │ 42: 0005abe4 1540 OBJECT GLOBAL DEFAULT 22 mega_wookie_936_46722 │ │ │ │ 43: 0000e651 264 FUNC GLOBAL DEFAULT 11 _ZN10AutoFilter4initEv │ │ │ │ 44: 0006eebc 4096 OBJECT GLOBAL DEFAULT 22 _ZN3DSP10Polynomial7tanhtblE │ │ │ │ 45: 0002f1b1 516 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI5ClickE5setupEv │ │ │ │ 46: 0001d1b9 572 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI8PhaserIIE5setupEv │ │ │ │ 47: 0003171d 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7DDDelayE8_cleanupEPv │ │ │ │ - 48: 00017755 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6AmpVTSE13_connect_portEPvmPf │ │ │ │ + 48: 00016edd 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6AmpVTSE13_connect_portEPvmPf │ │ │ │ 49: 0003cbb1 264 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8NarrowerE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 50: 0000f741 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI10AutoFilterE4_runEPvm │ │ │ │ 51: 000401a9 60 FUNC GLOBAL DEFAULT 11 _ZN3DSP10Polynomial6atan15Ef │ │ │ │ - 52: 00019271 4792 FUNC WEAK DEFAULT 11 _ZN6AmpVTS8subcycleIN3DSP11OversamplerILi8ELi64EEEEEvjRT_ │ │ │ │ + 52: 000189f9 4792 FUNC WEAK DEFAULT 11 _ZN6AmpVTS8subcycleIN3DSP11OversamplerILi8ELi64EEEEEvjRT_ │ │ │ │ 53: 0002f3b5 504 FUNC GLOBAL DEFAULT 11 _ZN3CEO4initEv │ │ │ │ 54: 0003b735 836 FUNC GLOBAL DEFAULT 11 _ZN7ChorusI5cycleEj │ │ │ │ 55: 00022d59 19968 FUNC WEAK DEFAULT 11 _ZN9CabinetIV8subcycleIN3DSP11OversamplerILi2ELi32EEELi2EEEvjRT_ │ │ │ │ 56: 0003b5c9 184 FUNC GLOBAL DEFAULT 11 _ZN7ChorusI7setrateEf │ │ │ │ 57: 000316fd 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7DDDelayE9_activateEPv │ │ │ │ - 58: 0000fe85 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI3SinE13_connect_portEPvmPf │ │ │ │ + 58: 0001ca4d 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI3SinE13_connect_portEPvmPf │ │ │ │ 59: 0003cde9 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5WiderE4_runEPvm │ │ │ │ 60: 0003d149 208 FUNC GLOBAL DEFAULT 11 _ZN5JVRev7set_t60Ef │ │ │ │ 61: 0000c57d 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6EqFA4pE13_connect_portEPvmPf │ │ │ │ 62: 000599d8 1540 OBJECT GLOBAL DEFAULT 22 unmatched_46722 │ │ │ │ - 63: 0001523d 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7SpiceX2E13_connect_portEPvmPf │ │ │ │ + 63: 000149c5 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7SpiceX2E13_connect_portEPvmPf │ │ │ │ 64: 000551a8 1540 OBJECT GLOBAL DEFAULT 22 indigo_46722 │ │ │ │ 65: 00008881 960 FUNC GLOBAL DEFAULT 11 _ZN4Eq108activateEv │ │ │ │ 66: 0006589c 288 OBJECT GLOBAL DEFAULT 22 _ZN10CompressX29port_infoE │ │ │ │ 67: 0003ce41 776 FUNC GLOBAL DEFAULT 11 _ZN5JVRev4initEv │ │ │ │ 68: 0003af9d 8 FUNC GLOBAL DEFAULT 11 _ZN10CabinetIII8activateEv │ │ │ │ 69: 00063670 8200 OBJECT GLOBAL DEFAULT 22 waves_click_wav_44100 │ │ │ │ 70: 0003211d 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI10CompressX2E9_activateEPv │ │ │ │ 71: 0000d5f9 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI9ToneStackE13_connect_portEPvmPf │ │ │ │ - 72: 00017269 212 FUNC GLOBAL DEFAULT 11 _ZN6AmpVTS8setratioEi │ │ │ │ + 72: 000169f1 212 FUNC GLOBAL DEFAULT 11 _ZN6AmpVTS8setratioEi │ │ │ │ 73: 0001d6b1 4760 FUNC GLOBAL DEFAULT 11 _ZN9CabinetIV4initEv │ │ │ │ 74: 0003bd11 504 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7ChorusIE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 75: 000538dc 144 OBJECT GLOBAL DEFAULT 22 _ZN9Noisegate9port_infoE │ │ │ │ 76: 000557ac 1540 OBJECT GLOBAL DEFAULT 22 rosie_B_46722 │ │ │ │ 77: 0005c9f8 1540 OBJECT GLOBAL DEFAULT 22 mega_wookie_812_46722 │ │ │ │ 78: 0003f879 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7PlateX2E8_cleanupEPv │ │ │ │ 79: 0000b519 584 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI4Eq4pE5setupEv │ │ │ │ 80: 0003cb71 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8NarrowerE13_connect_portEPvmPf │ │ │ │ 81: 0000e759 504 FUNC GLOBAL DEFAULT 11 _ZN10AutoFilter8activateEv │ │ │ │ 82: 0000a5a9 584 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI6Eq10X2E5setupEv │ │ │ │ - 83: 00017a41 6192 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6AmpVTSE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ + 83: 000171c9 6192 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6AmpVTSE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 84: 0003df5d 2548 FUNC GLOBAL DEFAULT 11 _ZN5Plate5cycleEj │ │ │ │ 85: 0002f8c1 280 FUNC WEAK DEFAULT 11 _ZN10DescriptorI3CEOE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 86: 00031705 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5ScapeE8_cleanupEPv │ │ │ │ 87: 00030515 2872 FUNC GLOBAL DEFAULT 11 _ZN5Scape5cycleEj │ │ │ │ 88: 000218d1 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI9CabinetIVE8_cleanupEPv │ │ │ │ 89: 0000820d 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5WhiteE9_activateEPv │ │ │ │ 90: 0000e61d 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI9NoisegateE4_runEPvm │ │ │ │ - 91: 00016ffd 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7FractalE4_runEPvm │ │ │ │ + 91: 00016785 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7FractalE4_runEPvm │ │ │ │ 92: 00059fdc 1540 OBJECT GLOBAL DEFAULT 22 mega_wookie_992_46722 │ │ │ │ 93: 000316e5 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5ScapeE13_connect_portEPvmPf │ │ │ │ 94: 0003fafd 288 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7PlateX2E12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 95: 0000ccc9 1832 FUNC GLOBAL DEFAULT 11 _ZN9ToneStack5cycleEj │ │ │ │ 96: 00056fbc 1540 OBJECT GLOBAL DEFAULT 22 tweedie_B_46722 │ │ │ │ 97: 0000c861 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6Eq10X2E4_runEPvm │ │ │ │ 98: 00040109 80 FUNC GLOBAL DEFAULT 11 _ZN3DSP10Polynomial5atan1Ef │ │ │ │ 99: 00032115 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI10CompressX2E13_connect_portEPvmPf │ │ │ │ - 100: 00016c51 940 FUNC WEAK DEFAULT 11 _ZN7Fractal8subcycleILi1EEEvj │ │ │ │ + 100: 000163d9 940 FUNC WEAK DEFAULT 11 _ZN7Fractal8subcycleILi1EEEvj │ │ │ │ 101: 0000ccc1 8 FUNC GLOBAL DEFAULT 11 _ZN9ToneStack8activateEv │ │ │ │ 102: 000545a0 1540 OBJECT GLOBAL DEFAULT 22 sixty_one_46722 │ │ │ │ - 103: 00016675 68 FUNC GLOBAL DEFAULT 11 _ZN7Fractal5cycleEj │ │ │ │ + 103: 00015dfd 68 FUNC GLOBAL DEFAULT 11 _ZN7Fractal5cycleEj │ │ │ │ 104: 0003ffe1 216 FUNC GLOBAL DEFAULT 11 _ZN3DSP10Polynomial13power_clip_11Ef │ │ │ │ 105: 0002f759 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI3CEOE9_activateEPv │ │ │ │ 106: 0006afdc 4000 OBJECT GLOBAL DEFAULT 22 _ZN3DSP10Polynomial8clip9tblE │ │ │ │ 107: 0000f565 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI10AutoFilterE9_activateEPv │ │ │ │ 108: 0000c555 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI4Eq10E9_activateEPv │ │ │ │ 109: 0003cb69 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5WiderE9_activateEPv │ │ │ │ 110: 00057bc4 1540 OBJECT GLOBAL DEFAULT 22 blue_B_46722 │ │ │ │ @@ -117,53 +117,53 @@ │ │ │ │ 113: 00038a11 3212 FUNC WEAK DEFAULT 11 _ZN12CompressStubILi2EE11subsubcycleIN3DSP11CompressRMSE12CompSaturateILi2ELi32EEEEvjRT_RT0_S9_ │ │ │ │ 114: 0003aecd 208 FUNC GLOBAL DEFAULT 11 _ZN10CabinetIII12switch_modelEi │ │ │ │ 115: 0000c5bd 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI4Eq4pE8_cleanupEPv │ │ │ │ 116: 0003fe81 152 FUNC GLOBAL DEFAULT 11 _ZN3DSP10Polynomial13_power_clip_7Ef │ │ │ │ 117: 00027b59 20192 FUNC WEAK DEFAULT 11 _ZN9CabinetIV8subcycleIN3DSP11OversamplerILi4ELi64EEELi4EEEvjRT_ │ │ │ │ 118: 000402dd 84 FUNC GLOBAL DEFAULT 11 _ZN3DSP10Polynomial5clip9Ef │ │ │ │ 119: 0003ccb9 302 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5WiderE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ - 120: 000166e1 416 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7FractalE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ - 121: 000166c9 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7FractalE8_cleanupEPv │ │ │ │ + 120: 00015e69 416 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7FractalE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ + 121: 00015e51 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7FractalE8_cleanupEPv │ │ │ │ 122: 0005d660 4 OBJECT GLOBAL DEFAULT 22 CabIVModelDict │ │ │ │ 123: 00031da9 860 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI10CompressX2E5setupEv │ │ │ │ - 124: 000163c5 62 FUNC GLOBAL DEFAULT 11 _ZN7Fractal8activateEv │ │ │ │ + 124: 00015b4d 62 FUNC GLOBAL DEFAULT 11 _ZN7Fractal8activateEv │ │ │ │ 125: 0000da69 320 FUNC GLOBAL DEFAULT 11 _ZN9Noisegate7processEf │ │ │ │ 126: 00053f9c 1540 OBJECT GLOBAL DEFAULT 22 sixty_two_46722 │ │ │ │ 127: 0002fe61 984 FUNC WEAK DEFAULT 11 _ZN9ClickStubILi1EE5cycleEj │ │ │ │ 128: 0001f581 404 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI9CabinetIVE5setupEv │ │ │ │ 129: 00031739 528 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5ScapeE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 130: 0000f589 440 FUNC WEAK DEFAULT 11 _ZN10DescriptorI10AutoFilterE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 131: 00032105 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8CompressE13_connect_portEPvmPf │ │ │ │ - 132: 0001339d 292 FUNC GLOBAL DEFAULT 11 _ZN7SpiceX24initEv │ │ │ │ + 132: 00012b25 292 FUNC GLOBAL DEFAULT 11 _ZN7SpiceX24initEv │ │ │ │ 133: 0000c5a5 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6Eq10X2E8_cleanupEPv │ │ │ │ - 134: 0000fe95 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI3SinE8_cleanupEPv │ │ │ │ + 134: 0001ca5d 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI3SinE8_cleanupEPv │ │ │ │ 135: 0005352c 288 OBJECT GLOBAL DEFAULT 22 _ZN4Eq109port_infoE │ │ │ │ 136: 0002f779 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI3CEOE8_cleanupEPv │ │ │ │ 137: 0005f660 8200 OBJECT GLOBAL DEFAULT 22 waves_click_wav_176000 │ │ │ │ 138: 00008215 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5WhiteE8_cleanupEPv │ │ │ │ 139: 0005a5e0 1540 OBJECT GLOBAL DEFAULT 22 mega_wookie_968_46722 │ │ │ │ 140: 0002fe31 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5ClickE4_runEPvm │ │ │ │ 141: 00033669 4272 FUNC WEAK DEFAULT 11 _ZN10DescriptorI10CompressX2E12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ - 142: 00017121 328 FUNC GLOBAL DEFAULT 11 _ZN6AmpVTS8activateEv │ │ │ │ + 142: 000168a9 328 FUNC GLOBAL DEFAULT 11 _ZN6AmpVTS8activateEv │ │ │ │ 143: 00069fc8 120 OBJECT GLOBAL DEFAULT 22 _ZN10CabinetIII9port_infoE │ │ │ │ - 144: 00015d59 396 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5SpiceE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ + 144: 000154e1 396 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5SpiceE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 145: 0003f831 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5PlateE9_activateEPv │ │ │ │ 146: 0000f56d 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI10AutoFilterE8_cleanupEPv │ │ │ │ 147: 0000c56d 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI4Eq4pE13_connect_portEPvmPf │ │ │ │ - 148: 0001522d 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5SpiceE13_connect_portEPvmPf │ │ │ │ + 148: 000149b5 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5SpiceE13_connect_portEPvmPf │ │ │ │ 149: 0000d939 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI9ToneStackE4_runEPvm │ │ │ │ 150: 00031979 284 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7DDDelayE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 151: 0003afa5 748 FUNC GLOBAL DEFAULT 11 _ZN10CabinetIII5cycleEj │ │ │ │ 152: 0002ca69 4736 FUNC GLOBAL DEFAULT 11 _ZN5Click10initsimpleEv │ │ │ │ 153: 0000d969 176 FUNC GLOBAL DEFAULT 11 _ZN9Noisegate4initEv │ │ │ │ 154: 0000b9e5 164 FUNC GLOBAL DEFAULT 11 _ZN6EqFA4p8activateEv │ │ │ │ 155: 00065680 8 OBJECT UNIQUE DEFAULT 22 _ZZN9ClickStubILi4EE5cycleEjE7scale16 │ │ │ │ - 156: 00016405 624 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI7FractalE5setupEv │ │ │ │ + 156: 00015b8d 624 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI7FractalE5setupEv │ │ │ │ 157: 0003fc21 304 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5PlateE4_runEPvm │ │ │ │ - 158: 00010151 11044 FUNC GLOBAL DEFAULT 11 _ZN8Saturate5cycleEj │ │ │ │ + 158: 0000f8d9 11044 FUNC GLOBAL DEFAULT 11 _ZN8Saturate5cycleEj │ │ │ │ 159: 0000e951 2344 FUNC GLOBAL DEFAULT 11 _ZN10AutoFilter5cycleEj │ │ │ │ 160: 0002f741 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5ClickE13_connect_portEPvmPf │ │ │ │ 161: 0005396c 240 OBJECT GLOBAL DEFAULT 22 _ZN10AutoFilter9port_infoE │ │ │ │ 162: 0003cb81 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5WiderE8_cleanupEPv │ │ │ │ 163: 0002f9d9 1112 FUNC WEAK DEFAULT 11 _ZN9ClickStubILi4EE5cycleEj │ │ │ │ 164: 000316ed 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5ScapeE9_activateEPv │ │ │ │ 165: 0002f791 302 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5ClickE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ @@ -176,83 +176,83 @@ │ │ │ │ 172: 0003139d 436 FUNC GLOBAL DEFAULT 11 _ZN7DDDelay5cycleEj │ │ │ │ 173: 0003d219 228 FUNC GLOBAL DEFAULT 11 _ZN5JVRev8activateEv │ │ │ │ 174: 0000c58d 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI4Eq10E8_cleanupEPv │ │ │ │ 175: 00070ec4 38500 OBJECT GLOBAL DEFAULT 23 CabIVModels │ │ │ │ 176: 0000cc91 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6EqFA4pE4_runEPvm │ │ │ │ 177: 0006a208 36 OBJECT GLOBAL DEFAULT 22 JVRev_length │ │ │ │ 178: 0003d2fd 1258 FUNC GLOBAL DEFAULT 11 _ZN5JVRev5cycleEj │ │ │ │ - 179: 0001733d 924 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI6AmpVTSE5setupEv │ │ │ │ - 180: 00015225 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8SaturateE9_activateEPv │ │ │ │ + 179: 00016ac5 924 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI6AmpVTSE5setupEv │ │ │ │ + 180: 000149ad 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8SaturateE9_activateEPv │ │ │ │ 181: 00009f99 1552 FUNC GLOBAL DEFAULT 11 _ZN6Eq10X25cycleEj │ │ │ │ 182: 000396a1 3052 FUNC WEAK DEFAULT 11 _ZN12CompressStubILi2EE11subsubcycleIN3DSP11CompressRMSE12CompSaturateILi4ELi64EEEEvjRT_RT0_S9_ │ │ │ │ 183: 0003213d 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI10CompressX2E8_cleanupEPv │ │ │ │ 184: 00040289 84 FUNC GLOBAL DEFAULT 11 _ZN3DSP10Polynomial5clip3Ef │ │ │ │ 185: 00007601 40 FUNC GLOBAL DEFAULT 11 caps_so_fini │ │ │ │ 186: 0002ee8d 780 FUNC GLOBAL DEFAULT 11 _ZN5Click8initsineEv │ │ │ │ 187: 0003ff19 200 FUNC GLOBAL DEFAULT 11 _ZN3DSP10Polynomial12power_clip_7Ef │ │ │ │ 188: 00037179 3236 FUNC WEAK DEFAULT 11 _ZN12CompressStubILi2EE11subsubcycleIN3DSP12CompressPeakE12CompSaturateILi2ELi32EEEEvjRT_RT0_S9_ │ │ │ │ 189: 0003f9ad 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5JVRevE4_runEPvm │ │ │ │ 190: 0000abf5 106 FUNC GLOBAL DEFAULT 11 _ZN4Eq4p8activateEv │ │ │ │ 191: 0001d3f5 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8PhaserIIE13_connect_portEPvmPf │ │ │ │ 192: 0003ae55 24 FUNC GLOBAL DEFAULT 11 ladspa_descriptor │ │ │ │ - 193: 0000fead 264 FUNC WEAK DEFAULT 11 _ZN10DescriptorI3SinE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ + 193: 0001ca75 264 FUNC WEAK DEFAULT 11 _ZN10DescriptorI3SinE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 194: 000400b9 80 FUNC GLOBAL DEFAULT 11 _ZN3DSP10Polynomial4atanEf │ │ │ │ - 195: 00016881 972 FUNC WEAK DEFAULT 11 _ZN7Fractal8subcycleILi0EEEvj │ │ │ │ + 195: 00016009 972 FUNC WEAK DEFAULT 11 _ZN7Fractal8subcycleILi0EEEvj │ │ │ │ 196: 0003c95d 516 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI8NarrowerE5setupEv │ │ │ │ - 197: 0000f771 192 FUNC GLOBAL DEFAULT 11 _ZN3Sin8activateEv │ │ │ │ - 198: 0000ffe9 200 FUNC GLOBAL DEFAULT 11 _Z13_power_clip_7f │ │ │ │ + 197: 0001c339 192 FUNC GLOBAL DEFAULT 11 _ZN3Sin8activateEv │ │ │ │ + 198: 0000f771 200 FUNC GLOBAL DEFAULT 11 _Z13_power_clip_7f │ │ │ │ 199: 0000f279 740 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI10AutoFilterE5setupEv │ │ │ │ - 200: 00017031 240 FUNC GLOBAL DEFAULT 11 _ZN6AmpVTS4initEv │ │ │ │ + 200: 000167b9 240 FUNC GLOBAL DEFAULT 11 _ZN6AmpVTS4initEv │ │ │ │ 201: 0003bce9 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7ChorusIE13_connect_portEPvmPf │ │ │ │ 202: 0003eb8d 2588 FUNC GLOBAL DEFAULT 11 _ZN7PlateX25cycleEj │ │ │ │ 203: 0000c73d 290 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6Eq10X2E12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 204: 00007905 1244 FUNC GLOBAL DEFAULT 11 caps_so_init │ │ │ │ - 205: 00053cfc 192 OBJECT GLOBAL DEFAULT 22 _ZN7Fractal9port_infoE │ │ │ │ + 205: 00053cb4 192 OBJECT GLOBAL DEFAULT 22 _ZN7Fractal9port_infoE │ │ │ │ 206: 0000f55d 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI10AutoFilterE13_connect_portEPvmPf │ │ │ │ 207: 00030269 432 FUNC GLOBAL DEFAULT 11 _ZN5Scape4initEv │ │ │ │ 208: 0003ba79 624 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI7ChorusIE5setupEv │ │ │ │ 209: 00007f51 392 FUNC GLOBAL DEFAULT 11 _ZN5White5cycleEj │ │ │ │ 210: 0000caa9 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI4Eq4pE4_runEPvm │ │ │ │ - 211: 00015245 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7SpiceX2E9_activateEPv │ │ │ │ + 211: 000149cd 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7SpiceX2E9_activateEPv │ │ │ │ 212: 00030419 252 FUNC GLOBAL DEFAULT 11 _ZN5Scape8activateEv │ │ │ │ 213: 0003f9dd 288 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5PlateE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 214: 0003a291 3012 FUNC WEAK DEFAULT 11 _ZN10DescriptorI10CompressX2E4_runEPvm │ │ │ │ 215: 0003f891 282 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5JVRevE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 216: 0003210d 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8CompressE9_activateEPv │ │ │ │ 217: 0003b595 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI10CabinetIIIE4_runEPvm │ │ │ │ 218: 0002f761 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5ClickE8_cleanupEPv │ │ │ │ 219: 00009b89 1040 FUNC GLOBAL DEFAULT 11 _ZN6Eq10X28activateEv │ │ │ │ 220: 0000c5ed 286 FUNC WEAK DEFAULT 11 _ZN10DescriptorI4Eq10E12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 221: 000538d8 4 OBJECT GLOBAL DEFAULT 22 _ZN3DSP9ToneStack10presetdictE │ │ │ │ - 222: 00053dbc 312 OBJECT GLOBAL DEFAULT 22 _ZN6AmpVTS9port_infoE │ │ │ │ + 222: 00053d74 312 OBJECT GLOBAL DEFAULT 22 _ZN6AmpVTS9port_infoE │ │ │ │ 223: 00065688 96 OBJECT GLOBAL DEFAULT 22 _ZN3CEO9port_infoE │ │ │ │ - 224: 000166c1 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7FractalE9_activateEPv │ │ │ │ + 224: 00015e49 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7FractalE9_activateEPv │ │ │ │ 225: 0005d664 8186 OBJECT GLOBAL DEFAULT 22 profit │ │ │ │ 226: 0003f5a9 624 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI7PlateX2E5setupEv │ │ │ │ 227: 00065678 8 OBJECT UNIQUE DEFAULT 22 _ZZN9ClickStubILi1EE5cycleEjE7scale16 │ │ │ │ - 228: 00016269 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7SpiceX2E4_runEPvm │ │ │ │ + 228: 000159f1 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7SpiceX2E4_runEPvm │ │ │ │ 229: 0000c54d 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI4Eq10E13_connect_portEPvmPf │ │ │ │ 230: 0001f715 8618 FUNC GLOBAL DEFAULT 11 _ZN9CabinetIV5cycleEj │ │ │ │ - 231: 0001527d 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7SpiceX2E8_cleanupEPv │ │ │ │ + 231: 00014a05 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7SpiceX2E8_cleanupEPv │ │ │ │ 232: 00055db0 1540 OBJECT GLOBAL DEFAULT 22 rosie_A_46722 │ │ │ │ 233: 0000ba89 2172 FUNC GLOBAL DEFAULT 11 _ZN6EqFA4p5cycleEj │ │ │ │ 234: 00053848 144 OBJECT GLOBAL DEFAULT 22 _ZN9ToneStack9port_infoE │ │ │ │ - 235: 00012e3d 292 FUNC GLOBAL DEFAULT 11 _ZN5Spice4initEv │ │ │ │ - 236: 00016299 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5SpiceE4_runEPvm │ │ │ │ + 235: 000125c5 292 FUNC GLOBAL DEFAULT 11 _ZN5Spice4initEv │ │ │ │ + 236: 00015a21 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5SpiceE4_runEPvm │ │ │ │ 237: 00031379 34 FUNC GLOBAL DEFAULT 11 _ZN7DDDelay8activateEv │ │ │ │ - 238: 0001775d 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6AmpVTSE9_activateEPv │ │ │ │ + 238: 00016ee5 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6AmpVTSE9_activateEPv │ │ │ │ 239: 00040378 0 FUNC GLOBAL DEFAULT 12 _fini │ │ │ │ - 240: 0001524d 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8SaturateE8_cleanupEPv │ │ │ │ - 241: 00012f61 400 FUNC GLOBAL DEFAULT 11 _ZN5Spice8activateEv │ │ │ │ + 240: 000149d5 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8SaturateE8_cleanupEPv │ │ │ │ + 241: 000126e9 400 FUNC GLOBAL DEFAULT 11 _ZN5Spice8activateEv │ │ │ │ 242: 00053650 504 OBJECT GLOBAL DEFAULT 22 _ZN3DSP9ToneStack7presetsE │ │ │ │ 243: 0003cb79 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8NarrowerE9_activateEPv │ │ │ │ - 244: 00015d29 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8SaturateE4_runEPvm │ │ │ │ - 245: 000134c1 612 FUNC GLOBAL DEFAULT 11 _ZN7SpiceX28activateEv │ │ │ │ + 244: 000154b1 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8SaturateE4_runEPvm │ │ │ │ + 245: 00012c49 612 FUNC GLOBAL DEFAULT 11 _ZN7SpiceX28activateEv │ │ │ │ 246: 0000d621 792 FUNC WEAK DEFAULT 11 _ZN10DescriptorI9ToneStackE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ - 247: 000160e9 384 FUNC WEAK DEFAULT 11 _ZN3DSP11Butterworth2HPIfEEvfRNS_4IIR2IT_EE │ │ │ │ + 247: 00015871 384 FUNC WEAK DEFAULT 11 _ZN3DSP11Butterworth2HPIfEEvfRNS_4IIR2IT_EE │ │ │ │ 248: 0000a7f1 144 FUNC GLOBAL DEFAULT 11 _ZN4Eq4p4initEv │ │ │ │ 249: 00054ba4 1540 OBJECT GLOBAL DEFAULT 22 angel_46722 │ │ │ │ 250: 00008381 1280 FUNC GLOBAL DEFAULT 11 _ZN4Eq104initEv │ │ │ │ 251: 00037e21 3052 FUNC WEAK DEFAULT 11 _ZN12CompressStubILi2EE11subsubcycleIN3DSP12CompressPeakE12CompSaturateILi4ELi64EEEEvjRT_RT0_S9_ │ │ │ │ 252: 0000e291 516 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI9NoisegateE5setupEv │ │ │ │ 253: 00006e50 0 FUNC GLOBAL DEFAULT 9 _init │ │ │ │ 254: 0003104d 624 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI5ScapeE5setupEv │ │ │ │ @@ -265,92 +265,92 @@ │ │ │ │ 261: 000401e5 80 FUNC GLOBAL DEFAULT 11 _ZN3DSP10Polynomial4one5Ef │ │ │ │ 262: 0005bdf0 1540 OBJECT GLOBAL DEFAULT 22 mega_wookie_868_46722 │ │ │ │ 263: 0000c305 584 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI6EqFA4pE5setupEv │ │ │ │ 264: 00032125 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8CompressE8_cleanupEPv │ │ │ │ 265: 0000e49d 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI9NoisegateE9_activateEPv │ │ │ │ 266: 00053214 456 OBJECT GLOBAL DEFAULT 22 _ZN4Eq4p9port_infoE │ │ │ │ 267: 000218e9 5228 FUNC WEAK DEFAULT 11 _ZN10DescriptorI9CabinetIVE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ - 268: 00012c75 456 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI8SaturateE5setupEv │ │ │ │ - 269: 00053a5c 72 OBJECT GLOBAL DEFAULT 22 _ZN3Sin9port_infoE │ │ │ │ + 268: 000123fd 456 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI8SaturateE5setupEv │ │ │ │ + 269: 00053eac 72 OBJECT GLOBAL DEFAULT 22 _ZN3Sin9port_infoE │ │ │ │ 270: 000581c8 1540 OBJECT GLOBAL DEFAULT 22 blue_A_46722 │ │ │ │ 271: 0003cb61 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5WiderE13_connect_portEPvmPf │ │ │ │ 272: 00061668 8200 OBJECT GLOBAL DEFAULT 22 waves_click_wav_88200 │ │ │ │ - 273: 00013a41 3048 FUNC GLOBAL DEFAULT 11 _ZN7SpiceX25cycleEj │ │ │ │ + 273: 000131c9 3048 FUNC GLOBAL DEFAULT 11 _ZN7SpiceX25cycleEj │ │ │ │ 274: 00030239 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI3CEOE4_runEPvm │ │ │ │ 275: 0000d609 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI9ToneStackE8_cleanupEPv │ │ │ │ 276: 0001f539 70 FUNC GLOBAL DEFAULT 11 _ZN9CabinetIV8activateEv │ │ │ │ 277: 000090ed 860 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI4Eq10E5setupEv │ │ │ │ - 278: 00013725 796 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI7SpiceX2E5setupEv │ │ │ │ + 278: 00012ead 796 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI7SpiceX2E5setupEv │ │ │ │ 279: 0000d3f1 520 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI9ToneStackE5setupEv │ │ │ │ 280: 0003bf09 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7ChorusIE4_runEPvm │ │ │ │ 281: 00065778 4 OBJECT UNIQUE DEFAULT 22 _ZZ6pick_fffE7over_12 │ │ │ │ 282: 0000c891 536 FUNC WEAK DEFAULT 11 _ZN10DescriptorI4Eq4pE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 283: 0003f841 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7PlateX2E9_activateEPv │ │ │ │ 284: 0005cffc 1540 OBJECT GLOBAL DEFAULT 22 mega_wookie_800_46722 │ │ │ │ 285: 00053034 480 OBJECT GLOBAL DEFAULT 22 _ZN6EqFA4p9port_infoE │ │ │ │ - 286: 00015ee5 516 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7SpiceX2E12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ + 286: 0001566d 516 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7SpiceX2E12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 287: 0000e495 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI9NoisegateE13_connect_portEPvmPf │ │ │ │ 288: 000657dc 192 OBJECT GLOBAL DEFAULT 22 _ZN5Scape9port_infoE │ │ │ │ 289: 0003d7e9 516 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI5JVRevE5setupEv │ │ │ │ - 290: 0000ffb5 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI3SinE4_runEPvm │ │ │ │ + 290: 0001cb7d 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI3SinE4_runEPvm │ │ │ │ 291: 0003bf45 608 FUNC GLOBAL DEFAULT 11 _ZN5Wider8activateEv │ │ │ │ 292: 0000c55d 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6Eq10X2E13_connect_portEPvmPf │ │ │ │ 293: 0000822d 292 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5WhiteE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 294: 00008c41 1194 FUNC GLOBAL DEFAULT 11 _ZN4Eq105cycleEj │ │ │ │ 295: 000080d9 300 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI5WhiteE5setupEv │ │ │ │ 296: 000533dc 336 OBJECT GLOBAL DEFAULT 22 _ZN6Eq10X29port_infoE │ │ │ │ 297: 0006a394 144 OBJECT GLOBAL DEFAULT 22 _ZN5JVRev9port_infoE │ │ │ │ 298: 0006a22c 192 OBJECT GLOBAL DEFAULT 22 _ZN7PlateX29port_infoE │ │ │ │ 299: 0003c5d9 900 FUNC GLOBAL DEFAULT 11 _ZN8Narrower5cycleEj │ │ │ │ 300: 0003ae91 60 FUNC GLOBAL DEFAULT 11 _ZN10CabinetIII4initEv │ │ │ │ 301: 00031ac5 740 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI8CompressE5setupEv │ │ │ │ - 302: 000130f1 684 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI5SpiceE5setupEv │ │ │ │ - 303: 0000fe8d 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI3SinE9_activateEPv │ │ │ │ + 302: 00012879 684 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI5SpiceE5setupEv │ │ │ │ + 303: 0001ca55 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI3SinE9_activateEPv │ │ │ │ 304: 0003f861 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5PlateE8_cleanupEPv │ │ │ │ - 305: 00053bac 216 OBJECT GLOBAL DEFAULT 22 _ZN5Spice9port_infoE │ │ │ │ - 306: 00015299 2704 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8SaturateE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ + 305: 00053b64 216 OBJECT GLOBAL DEFAULT 22 _ZN5Spice9port_infoE │ │ │ │ + 306: 00014a21 2704 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8SaturateE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 307: 0003bf39 12 FUNC GLOBAL DEFAULT 11 _ZN5Wider4initEv │ │ │ │ 308: 0003d9ed 1392 FUNC GLOBAL DEFAULT 11 _ZN9PlateStub4initEv │ │ │ │ - 309: 0001cb7d 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6AmpVTSE4_runEPvm │ │ │ │ + 309: 0001c305 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6AmpVTSE4_runEPvm │ │ │ │ 310: 0003f849 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5JVRevE8_cleanupEPv │ │ │ │ 311: 0000ac61 2230 FUNC GLOBAL DEFAULT 11 _ZN4Eq4p5cycleEj │ │ │ │ 312: 00053ef4 168 OBJECT GLOBAL DEFAULT 22 _ZN8PhaserII9port_infoE │ │ │ │ 313: 0003f839 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7PlateX2E13_connect_portEPvmPf │ │ │ │ 314: 0001d405 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8PhaserIIE8_cleanupEPv │ │ │ │ - 315: 0000f831 1268 FUNC GLOBAL DEFAULT 11 _ZN3Sin5cycleEj │ │ │ │ + 315: 0001c3f9 1268 FUNC GLOBAL DEFAULT 11 _ZN3Sin5cycleEj │ │ │ │ 316: 0000e4a5 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI9NoisegateE8_cleanupEPv │ │ │ │ - 317: 00053aa4 264 OBJECT GLOBAL DEFAULT 22 _ZN7SpiceX29port_infoE │ │ │ │ - 318: 000162c9 252 FUNC GLOBAL DEFAULT 11 _ZN7Fractal4initEv │ │ │ │ + 317: 00053a5c 264 OBJECT GLOBAL DEFAULT 22 _ZN7SpiceX29port_infoE │ │ │ │ + 318: 00015a51 252 FUNC GLOBAL DEFAULT 11 _ZN7Fractal4initEv │ │ │ │ 319: 0006debc 4096 OBJECT GLOBAL DEFAULT 22 _ZN3DSP10Polynomial7one5tblE │ │ │ │ 320: 0000c5d5 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6EqFA4pE8_cleanupEPv │ │ │ │ 321: 000218c1 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI9CabinetIVE13_connect_portEPvmPf │ │ │ │ 322: 000593d4 1540 OBJECT GLOBAL DEFAULT 22 twin_A_46722 │ │ │ │ 323: 0001cbb1 1542 FUNC GLOBAL DEFAULT 11 _ZN8PhaserII5cycleEj │ │ │ │ 324: 00040159 80 FUNC GLOBAL DEFAULT 11 _ZN3DSP10Polynomial4tanhEf │ │ │ │ 325: 0003bcf1 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7ChorusIE9_activateEPv │ │ │ │ 326: 000659bc 240 OBJECT GLOBAL DEFAULT 22 _ZN8Compress9port_infoE │ │ │ │ 327: 00034719 10848 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8CompressE4_runEPvm │ │ │ │ 328: 0003b461 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI10CabinetIIIE9_activateEPv │ │ │ │ 329: 0003f829 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5PlateE13_connect_portEPvmPf │ │ │ │ 330: 0002f749 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5ClickE9_activateEPv │ │ │ │ - 331: 0001b7d9 5028 FUNC WEAK DEFAULT 11 _ZN6AmpVTS8subcycleIN3DSP11OversamplerILi2ELi32EEEEEvjRT_ │ │ │ │ + 331: 0001af61 5028 FUNC WEAK DEFAULT 11 _ZN6AmpVTS8subcycleIN3DSP11OversamplerILi2ELi32EEEEEvjRT_ │ │ │ │ 332: 000312bd 188 FUNC GLOBAL DEFAULT 11 _ZN7DDDelay4initEv │ │ │ │ 333: 0006a040 192 OBJECT GLOBAL DEFAULT 22 _ZN7ChorusI9port_infoE │ │ │ │ 334: 0000cad9 438 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6EqFA4pE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ - 335: 00015265 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5SpiceE8_cleanupEPv │ │ │ │ + 335: 000149ed 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5SpiceE8_cleanupEPv │ │ │ │ 336: 0000a881 884 FUNC GLOBAL DEFAULT 11 _ZN4Eq4p11updatestateEv │ │ │ │ 337: 0003ce19 34 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8NarrowerE4_runEPvm │ │ │ │ - 338: 0001011d 50 FUNC GLOBAL DEFAULT 11 _ZN8Saturate8activateEv │ │ │ │ - 339: 00014629 3058 FUNC GLOBAL DEFAULT 11 _ZN5Spice5cycleEj │ │ │ │ + 338: 0000f8a5 50 FUNC GLOBAL DEFAULT 11 _ZN8Saturate8activateEv │ │ │ │ + 339: 00013db1 3058 FUNC GLOBAL DEFAULT 11 _ZN5Spice5cycleEj │ │ │ │ 340: 0000b7f1 500 FUNC GLOBAL DEFAULT 11 _ZN6EqFA4p11updatestateEv │ │ │ │ 341: 0000d601 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI9ToneStackE9_activateEPv │ │ │ │ - 342: 000176d9 122 FUNC GLOBAL DEFAULT 11 _ZN6AmpVTS5cycleEj │ │ │ │ + 342: 00016e61 122 FUNC GLOBAL DEFAULT 11 _ZN6AmpVTS5cycleEj │ │ │ │ 343: 00009449 1854 FUNC GLOBAL DEFAULT 11 _ZN6Eq10X24initEv │ │ │ │ 344: 0003b291 456 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI10CabinetIIIE5setupEv │ │ │ │ - 345: 0000fd25 352 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI3SinE5setupEv │ │ │ │ + 345: 0001c8ed 352 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI3SinE5setupEv │ │ │ │ 346: 0003ae6d 36 FUNC WEAK DEFAULT 11 _ZN14DescriptorStubD1Ev │ │ │ │ 347: 0005c3f4 1540 OBJECT GLOBAL DEFAULT 22 mega_wookie_828_46722 │ │ │ │ 348: 0005b7ec 1540 OBJECT GLOBAL DEFAULT 22 mega_wookie_908_46722 │ │ │ │ 349: 00040331 72 FUNC GLOBAL DEFAULT 11 _ZN3DSP10Polynomial5one53Ef │ │ │ │ 350: 0006577c 96 OBJECT GLOBAL DEFAULT 22 _ZN7DDDelay9port_infoE │ │ │ │ 351: 0006febc 4096 OBJECT GLOBAL DEFAULT 22 _ZN3DSP10Polynomial7atantblE │ │ │ │ 352: 0000c575 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI4Eq4pE9_activateEPv │ │ │ │ @@ -361,27 +361,27 @@ │ │ │ │ 357: 00065ab8 17680 OBJECT GLOBAL DEFAULT 22 _ZN10CabinetIII9allmodelsE │ │ │ │ 358: 0003fd51 304 FUNC WEAK DEFAULT 11 _ZN10DescriptorI7PlateX2E4_runEPvm │ │ │ │ 359: 0000c565 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6Eq10X2E9_activateEPv │ │ │ │ 360: 0003f819 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5JVRevE13_connect_portEPvmPf │ │ │ │ 361: 0003b459 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI10CabinetIIIE13_connect_portEPvmPf │ │ │ │ 362: 00040235 84 FUNC GLOBAL DEFAULT 11 _ZN3DSP10Polynomial4sin1Ef │ │ │ │ 363: 0001d3fd 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8PhaserIIE9_activateEPv │ │ │ │ - 364: 00017765 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6AmpVTSE8_cleanupEPv │ │ │ │ + 364: 00016eed 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6AmpVTSE8_cleanupEPv │ │ │ │ 365: 0002f751 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI3CEOE13_connect_portEPvmPf │ │ │ │ 366: 0000da19 78 FUNC GLOBAL DEFAULT 11 _ZN9Noisegate8activateEv │ │ │ │ 367: 00008205 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5WhiteE13_connect_portEPvmPf │ │ │ │ 368: 0000c585 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI6EqFA4pE9_activateEPv │ │ │ │ 369: 0006a424 3000 OBJECT GLOBAL DEFAULT 22 _ZN3DSP10Polynomial8one5tbl3E │ │ │ │ 370: 00053004 48 OBJECT GLOBAL DEFAULT 22 _ZN5White9port_infoE │ │ │ │ 371: 0005b1e8 1540 OBJECT GLOBAL DEFAULT 22 mega_wookie_912_46722 │ │ │ │ 372: 0001d421 568 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8PhaserIIE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 373: 0001d659 88 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8PhaserIIE4_runEPvm │ │ │ │ - 374: 000100b1 108 FUNC GLOBAL DEFAULT 11 _ZN8Saturate4initEv │ │ │ │ + 374: 0000f839 108 FUNC GLOBAL DEFAULT 11 _ZN8Saturate4initEv │ │ │ │ 375: 00032159 5386 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8CompressE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ - 376: 0001521d 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8SaturateE13_connect_portEPvmPf │ │ │ │ + 376: 000149a5 8 FUNC WEAK DEFAULT 11 _ZN10DescriptorI8SaturateE13_connect_portEPvmPf │ │ │ │ 377: 000563b4 1540 OBJECT GLOBAL DEFAULT 22 mini_wookie_B_46722 │ │ │ │ 378: 0002f199 24 FUNC GLOBAL DEFAULT 11 _ZN5Click9initdiracEv │ │ │ │ 379: 0002ca39 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI9CabinetIVE4_runEPvm │ │ │ │ 380: 000656e8 144 OBJECT GLOBAL DEFAULT 22 _ZN5Click9port_infoE │ │ │ │ 381: 0003c411 456 FUNC GLOBAL DEFAULT 11 _ZN10DescriptorI5WiderE5setupEv │ │ │ │ 382: 000587cc 1540 OBJECT GLOBAL DEFAULT 22 twin_C_46722 │ │ │ │ 383: 0005d600 96 OBJECT GLOBAL DEFAULT 22 _ZN9CabinetIV9port_infoE │ │ │ │ @@ -389,13 +389,13 @@ │ │ │ │ 385: 0003c1a5 620 FUNC GLOBAL DEFAULT 11 _ZN5Wider5cycleEj │ │ │ │ 386: 0000b761 144 FUNC GLOBAL DEFAULT 11 _ZN6EqFA4p4initEv │ │ │ │ 387: 0000dba9 1768 FUNC GLOBAL DEFAULT 11 _ZN9Noisegate5cycleEj │ │ │ │ 388: 0003b469 24 FUNC WEAK DEFAULT 11 _ZN10DescriptorI10CabinetIIIE8_cleanupEPv │ │ │ │ 389: 00008351 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5WhiteE4_runEPvm │ │ │ │ 390: 00031949 46 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5ScapeE4_runEPvm │ │ │ │ 391: 0006bf7c 4000 OBJECT GLOBAL DEFAULT 22 _ZN3DSP10Polynomial8clip3tblE │ │ │ │ - 392: 00015235 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5SpiceE9_activateEPv │ │ │ │ - 393: 0001a529 4780 FUNC WEAK DEFAULT 11 _ZN6AmpVTS8subcycleIN3DSP11OversamplerILi4ELi32EEEEEvjRT_ │ │ │ │ + 392: 000149bd 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI5SpiceE9_activateEPv │ │ │ │ + 393: 00019cb1 4780 FUNC WEAK DEFAULT 11 _ZN6AmpVTS8subcycleIN3DSP11OversamplerILi4ELi32EEEEEvjRT_ │ │ │ │ 394: 0003ae6d 36 FUNC WEAK DEFAULT 11 _ZN14DescriptorStubD2Ev │ │ │ │ 395: 0003b481 274 FUNC WEAK DEFAULT 11 _ZN10DescriptorI10CabinetIIIE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 396: 0002dce9 4516 FUNC GLOBAL DEFAULT 11 _ZN5Click11initparfiltEv │ │ │ │ 397: 000218c9 6 FUNC WEAK DEFAULT 11 _ZN10DescriptorI9CabinetIVE9_activateEPv │ │ │ ├── readelf --wide --relocs {} │ │ │ │ @@ -128,26 +128,26 @@ │ │ │ │ 00053c3c 00000017 R_ARM_RELATIVE │ │ │ │ 00053c54 00000017 R_ARM_RELATIVE │ │ │ │ 00053c6c 00000017 R_ARM_RELATIVE │ │ │ │ 00053c84 00000017 R_ARM_RELATIVE │ │ │ │ 00053c9c 00000017 R_ARM_RELATIVE │ │ │ │ 00053cb4 00000017 R_ARM_RELATIVE │ │ │ │ 00053ccc 00000017 R_ARM_RELATIVE │ │ │ │ +00053ce0 00000017 R_ARM_RELATIVE │ │ │ │ 00053ce4 00000017 R_ARM_RELATIVE │ │ │ │ 00053cfc 00000017 R_ARM_RELATIVE │ │ │ │ 00053d14 00000017 R_ARM_RELATIVE │ │ │ │ -00053d28 00000017 R_ARM_RELATIVE │ │ │ │ 00053d2c 00000017 R_ARM_RELATIVE │ │ │ │ 00053d44 00000017 R_ARM_RELATIVE │ │ │ │ 00053d5c 00000017 R_ARM_RELATIVE │ │ │ │ 00053d74 00000017 R_ARM_RELATIVE │ │ │ │ +00053d88 00000017 R_ARM_RELATIVE │ │ │ │ 00053d8c 00000017 R_ARM_RELATIVE │ │ │ │ 00053da4 00000017 R_ARM_RELATIVE │ │ │ │ 00053dbc 00000017 R_ARM_RELATIVE │ │ │ │ -00053dd0 00000017 R_ARM_RELATIVE │ │ │ │ 00053dd4 00000017 R_ARM_RELATIVE │ │ │ │ 00053dec 00000017 R_ARM_RELATIVE │ │ │ │ 00053e04 00000017 R_ARM_RELATIVE │ │ │ │ 00053e1c 00000017 R_ARM_RELATIVE │ │ │ │ 00053e34 00000017 R_ARM_RELATIVE │ │ │ │ 00053e4c 00000017 R_ARM_RELATIVE │ │ │ │ 00053e64 00000017 R_ARM_RELATIVE │ │ │ │ @@ -279,122 +279,122 @@ │ │ │ │ 00052c84 0000ea15 R_ARM_GLOB_DAT 00053848 _ZN9ToneStack9port_infoE │ │ │ │ 00052c88 0000bd15 R_ARM_GLOB_DAT 0003f9ad _ZN10DescriptorI5JVRevE4_runEPvm │ │ │ │ 00052c8c 0000d715 R_ARM_GLOB_DAT 0003f891 _ZN10DescriptorI5JVRevE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052c90 00002615 R_ARM_GLOB_DAT 0006a190 _ZN5Wider9port_infoE │ │ │ │ 00052c94 00008115 R_ARM_GLOB_DAT 00031739 _ZN10DescriptorI5ScapeE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052c98 00005c15 R_ARM_GLOB_DAT 00059fdc mega_wookie_992_46722 │ │ │ │ 00052c9c 0000d215 R_ARM_GLOB_DAT 0000caa9 _ZN10DescriptorI4Eq4pE4_runEPvm │ │ │ │ -00052ca0 00009015 R_ARM_GLOB_DAT 00015d59 _ZN10DescriptorI5SpiceE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ +00052ca0 00009015 R_ARM_GLOB_DAT 000154e1 _ZN10DescriptorI5SpiceE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052ca4 00005815 R_ARM_GLOB_DAT 000218d1 _ZN10DescriptorI9CabinetIVE8_cleanupEPv │ │ │ │ 00052ca8 00003915 R_ARM_GLOB_DAT 000316fd _ZN10DescriptorI7DDDelayE9_activateEPv │ │ │ │ -00052cac 0000d315 R_ARM_GLOB_DAT 00015245 _ZN10DescriptorI7SpiceX2E9_activateEPv │ │ │ │ +00052cac 0000d315 R_ARM_GLOB_DAT 000149cd _ZN10DescriptorI7SpiceX2E9_activateEPv │ │ │ │ 00052cb0 00014e15 R_ARM_GLOB_DAT 0000cad9 _ZN10DescriptorI6EqFA4pE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ -00052cb4 00010d15 R_ARM_GLOB_DAT 00053a5c _ZN3Sin9port_infoE │ │ │ │ +00052cb4 00010d15 R_ARM_GLOB_DAT 00053eac _ZN3Sin9port_infoE │ │ │ │ 00052cb8 00007e15 R_ARM_GLOB_DAT 00053f9c sixty_two_46722 │ │ │ │ 00052cbc 00009515 R_ARM_GLOB_DAT 0000d939 _ZN10DescriptorI9ToneStackE4_runEPvm │ │ │ │ -00052cc0 00007815 R_ARM_GLOB_DAT 000166e1 _ZN10DescriptorI7FractalE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ +00052cc0 00007815 R_ARM_GLOB_DAT 00015e69 _ZN10DescriptorI7FractalE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052cc8 0000a515 R_ARM_GLOB_DAT 0002f791 _ZN10DescriptorI5ClickE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052ccc 00005515 R_ARM_GLOB_DAT 0002f8c1 _ZN10DescriptorI3CEOE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052cd0 0000a615 R_ARM_GLOB_DAT 000569b8 mini_wookie_A_46722 │ │ │ │ -00052cd4 00013515 R_ARM_GLOB_DAT 0001cb7d _ZN10DescriptorI6AmpVTSE4_runEPvm │ │ │ │ +00052cd4 00013515 R_ARM_GLOB_DAT 0001c305 _ZN10DescriptorI6AmpVTSE4_runEPvm │ │ │ │ 00052cd8 0000d615 R_ARM_GLOB_DAT 0003a291 _ZN10DescriptorI10CompressX2E4_runEPvm │ │ │ │ 00052cdc 00010f15 R_ARM_GLOB_DAT 0003cb61 _ZN10DescriptorI5WiderE13_connect_portEPvmPf │ │ │ │ 00052ce0 00000615 R_ARM_GLOB_DAT 00000000 __stack_chk_guard@GLIBC_2.4 │ │ │ │ 00052ce4 00016615 R_ARM_GLOB_DAT 0003fd51 _ZN10DescriptorI7PlateX2E4_runEPvm │ │ │ │ 00052ce8 0000c915 R_ARM_GLOB_DAT 0003bce9 _ZN10DescriptorI7ChorusIE13_connect_portEPvmPf │ │ │ │ 00052cec 00008915 R_ARM_GLOB_DAT 0005f660 waves_click_wav_176000 │ │ │ │ 00052cf0 00014115 R_ARM_GLOB_DAT 000218c1 _ZN10DescriptorI9CabinetIVE13_connect_portEPvmPf │ │ │ │ -00052cf4 00018815 R_ARM_GLOB_DAT 00015235 _ZN10DescriptorI5SpiceE9_activateEPv │ │ │ │ +00052cf4 00018815 R_ARM_GLOB_DAT 000149bd _ZN10DescriptorI5SpiceE9_activateEPv │ │ │ │ 00052cf8 0000ae15 R_ARM_GLOB_DAT 0000c58d _ZN10DescriptorI4Eq10E8_cleanupEPv │ │ │ │ 00052cfc 00014615 R_ARM_GLOB_DAT 000659bc _ZN8Compress9port_infoE │ │ │ │ 00052d00 00011815 R_ARM_GLOB_DAT 0003bf09 _ZN10DescriptorI7ChorusIE4_runEPvm │ │ │ │ 00052d04 00003e15 R_ARM_GLOB_DAT 000599d8 unmatched_46722 │ │ │ │ 00052d08 00014715 R_ARM_GLOB_DAT 00034719 _ZN10DescriptorI8CompressE4_runEPvm │ │ │ │ 00052d0c 00007015 R_ARM_GLOB_DAT 0003bcf9 _ZN10DescriptorI7ChorusIE8_cleanupEPv │ │ │ │ 00052d10 00004a15 R_ARM_GLOB_DAT 0003bd11 _ZN10DescriptorI7ChorusIE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ -00052d14 00016c15 R_ARM_GLOB_DAT 00017765 _ZN10DescriptorI6AmpVTSE8_cleanupEPv │ │ │ │ +00052d14 00016c15 R_ARM_GLOB_DAT 00016eed _ZN10DescriptorI6AmpVTSE8_cleanupEPv │ │ │ │ 00052d18 00018515 R_ARM_GLOB_DAT 00008351 _ZN10DescriptorI5WhiteE4_runEPvm │ │ │ │ 00052d1c 00016d15 R_ARM_GLOB_DAT 0002f751 _ZN10DescriptorI3CEOE13_connect_portEPvmPf │ │ │ │ 00052d20 00015b15 R_ARM_GLOB_DAT 0005c3f4 mega_wookie_828_46722 │ │ │ │ -00052d24 00003a15 R_ARM_GLOB_DAT 0000fe85 _ZN10DescriptorI3SinE13_connect_portEPvmPf │ │ │ │ +00052d24 00003a15 R_ARM_GLOB_DAT 0001ca4d _ZN10DescriptorI3SinE13_connect_portEPvmPf │ │ │ │ 00052d28 00011015 R_ARM_GLOB_DAT 00061668 waves_click_wav_88200 │ │ │ │ 00052d2c 00002a15 R_ARM_GLOB_DAT 0005abe4 mega_wookie_936_46722 │ │ │ │ -00052d30 00002815 R_ARM_GLOB_DAT 00053c84 _ZN8Saturate9port_infoE │ │ │ │ +00052d30 00002815 R_ARM_GLOB_DAT 00053c3c _ZN8Saturate9port_infoE │ │ │ │ 00052d34 0000f315 R_ARM_GLOB_DAT 0003cb79 _ZN10DescriptorI8NarrowerE9_activateEPv │ │ │ │ 00052d38 0000b015 R_ARM_GLOB_DAT 0000cc91 _ZN10DescriptorI6EqFA4pE4_runEPvm │ │ │ │ 00052d3c 0000e315 R_ARM_GLOB_DAT 00065678 _ZZN9ClickStubILi1EE5cycleEjE7scale16 │ │ │ │ 00052d40 00004c15 R_ARM_GLOB_DAT 000557ac rosie_B_46722 │ │ │ │ 00052d44 00017415 R_ARM_GLOB_DAT 0001d421 _ZN10DescriptorI8PhaserIIE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052d48 0000aa15 R_ARM_GLOB_DAT 00058dd0 twin_B_46722 │ │ │ │ 00052d4c 0000a115 R_ARM_GLOB_DAT 0005396c _ZN10AutoFilter9port_infoE │ │ │ │ -00052d50 0000e015 R_ARM_GLOB_DAT 000166c1 _ZN10DescriptorI7FractalE9_activateEPv │ │ │ │ -00052d54 0000b415 R_ARM_GLOB_DAT 00015225 _ZN10DescriptorI8SaturateE9_activateEPv │ │ │ │ +00052d50 0000e015 R_ARM_GLOB_DAT 00015e49 _ZN10DescriptorI7FractalE9_activateEPv │ │ │ │ +00052d54 0000b415 R_ARM_GLOB_DAT 000149ad _ZN10DescriptorI8SaturateE9_activateEPv │ │ │ │ 00052d58 00018415 R_ARM_GLOB_DAT 0003b469 _ZN10DescriptorI10CabinetIIIE8_cleanupEPv │ │ │ │ 00052d5c 00009615 R_ARM_GLOB_DAT 00031979 _ZN10DescriptorI7DDDelayE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052d60 00004715 R_ARM_GLOB_DAT 0000d5f9 _ZN10DescriptorI9ToneStackE13_connect_portEPvmPf │ │ │ │ -00052d64 0000de15 R_ARM_GLOB_DAT 00053dbc _ZN6AmpVTS9port_infoE │ │ │ │ +00052d64 0000de15 R_ARM_GLOB_DAT 00053d74 _ZN6AmpVTS9port_infoE │ │ │ │ 00052d68 00012415 R_ARM_GLOB_DAT 0000c55d _ZN10DescriptorI6Eq10X2E13_connect_portEPvmPf │ │ │ │ 00052d6c 0000f915 R_ARM_GLOB_DAT 00054ba4 angel_46722 │ │ │ │ 00052d70 00010b15 R_ARM_GLOB_DAT 000218e9 _ZN10DescriptorI9CabinetIVE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052d74 00012915 R_ARM_GLOB_DAT 0006a394 _ZN5JVRev9port_infoE │ │ │ │ 00052d78 00008a15 R_ARM_GLOB_DAT 00008215 _ZN10DescriptorI5WhiteE8_cleanupEPv │ │ │ │ -00052d7c 00013115 R_ARM_GLOB_DAT 00053bac _ZN5Spice9port_infoE │ │ │ │ +00052d7c 00013115 R_ARM_GLOB_DAT 00053b64 _ZN5Spice9port_infoE │ │ │ │ 00052d80 00014815 R_ARM_GLOB_DAT 0003b461 _ZN10DescriptorI10CabinetIIIE9_activateEPv │ │ │ │ 00052d84 00016715 R_ARM_GLOB_DAT 0000c565 _ZN10DescriptorI6Eq10X2E9_activateEPv │ │ │ │ 00052d88 00017315 R_ARM_GLOB_DAT 0005b1e8 mega_wookie_912_46722 │ │ │ │ 00052d8c 00016015 R_ARM_GLOB_DAT 0000c575 _ZN10DescriptorI4Eq4pE9_activateEPv │ │ │ │ 00052d90 00017215 R_ARM_GLOB_DAT 00053004 _ZN5White9port_infoE │ │ │ │ 00052d94 0000a215 R_ARM_GLOB_DAT 0003cb81 _ZN10DescriptorI5WiderE8_cleanupEPv │ │ │ │ 00052d98 00009b15 R_ARM_GLOB_DAT 00065680 _ZZN9ClickStubILi4EE5cycleEjE7scale16 │ │ │ │ 00052d9c 00009115 R_ARM_GLOB_DAT 0003f831 _ZN10DescriptorI5PlateE9_activateEPv │ │ │ │ 00052da0 00006115 R_ARM_GLOB_DAT 0000c861 _ZN10DescriptorI6Eq10X2E4_runEPvm │ │ │ │ 00052da4 0000e115 R_ARM_GLOB_DAT 0005d664 profit │ │ │ │ -00052da8 0000e415 R_ARM_GLOB_DAT 00016269 _ZN10DescriptorI7SpiceX2E4_runEPvm │ │ │ │ +00052da8 0000e415 R_ARM_GLOB_DAT 000159f1 _ZN10DescriptorI7SpiceX2E4_runEPvm │ │ │ │ 00052dac 00004e15 R_ARM_GLOB_DAT 0003f879 _ZN10DescriptorI7PlateX2E8_cleanupEPv │ │ │ │ 00052db0 00013915 R_ARM_GLOB_DAT 0003f839 _ZN10DescriptorI7PlateX2E13_connect_portEPvmPf │ │ │ │ 00052db4 00014915 R_ARM_GLOB_DAT 0003f829 _ZN10DescriptorI5PlateE13_connect_portEPvmPf │ │ │ │ 00052db8 00009315 R_ARM_GLOB_DAT 0000c56d _ZN10DescriptorI4Eq4pE13_connect_portEPvmPf │ │ │ │ 00052dbc 00011b15 R_ARM_GLOB_DAT 0003f841 _ZN10DescriptorI7PlateX2E9_activateEPv │ │ │ │ 00052dc0 00016f15 R_ARM_GLOB_DAT 00008205 _ZN10DescriptorI5WhiteE13_connect_portEPvmPf │ │ │ │ 00052dc4 00012a15 R_ARM_GLOB_DAT 0006a22c _ZN7PlateX29port_infoE │ │ │ │ 00052dc8 00006b15 R_ARM_GLOB_DAT 0000f565 _ZN10DescriptorI10AutoFilterE9_activateEPv │ │ │ │ 00052dcc 00014215 R_ARM_GLOB_DAT 000593d4 twin_A_46722 │ │ │ │ 00052dd0 0000da15 R_ARM_GLOB_DAT 0002f761 _ZN10DescriptorI5ClickE8_cleanupEPv │ │ │ │ 00052dd4 00011c15 R_ARM_GLOB_DAT 0005cffc mega_wookie_800_46722 │ │ │ │ 00052dd8 00016515 R_ARM_GLOB_DAT 00065ab8 _ZN10CabinetIII9allmodelsE │ │ │ │ -00052ddc 0000cd15 R_ARM_GLOB_DAT 00053cfc _ZN7Fractal9port_infoE │ │ │ │ +00052ddc 0000cd15 R_ARM_GLOB_DAT 00053cb4 _ZN7Fractal9port_infoE │ │ │ │ 00052de0 00013a15 R_ARM_GLOB_DAT 0001d405 _ZN10DescriptorI8PhaserIIE8_cleanupEPv │ │ │ │ 00052de4 00017e15 R_ARM_GLOB_DAT 000587cc twin_C_46722 │ │ │ │ 00052de8 00011915 R_ARM_GLOB_DAT 00065778 _ZZ6pick_fffE7over_12 │ │ │ │ 00052dec 00003115 R_ARM_GLOB_DAT 0003cbb1 _ZN10DescriptorI8NarrowerE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052df0 00008515 R_ARM_GLOB_DAT 0000c5a5 _ZN10DescriptorI6Eq10X2E8_cleanupEPv │ │ │ │ -00052df4 00013215 R_ARM_GLOB_DAT 00015299 _ZN10DescriptorI8SaturateE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ +00052df4 00013215 R_ARM_GLOB_DAT 00014a21 _ZN10DescriptorI8SaturateE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052df8 0000bf15 R_ARM_GLOB_DAT 0001d3f5 _ZN10DescriptorI8PhaserIIE13_connect_portEPvmPf │ │ │ │ -00052dfc 00008615 R_ARM_GLOB_DAT 0000fe95 _ZN10DescriptorI3SinE8_cleanupEPv │ │ │ │ +00052dfc 00008615 R_ARM_GLOB_DAT 0001ca5d _ZN10DescriptorI3SinE8_cleanupEPv │ │ │ │ 00052e00 00011f15 R_ARM_GLOB_DAT 0000e495 _ZN10DescriptorI9NoisegateE13_connect_portEPvmPf │ │ │ │ 00052e04 00008315 R_ARM_GLOB_DAT 00032105 _ZN10DescriptorI8CompressE13_connect_portEPvmPf │ │ │ │ 00052e08 00006c15 R_ARM_GLOB_DAT 0000c555 _ZN10DescriptorI4Eq10E9_activateEPv │ │ │ │ 00052e0c 00006915 R_ARM_GLOB_DAT 0002f759 _ZN10DescriptorI3CEOE9_activateEPv │ │ │ │ 00052e10 00007315 R_ARM_GLOB_DAT 0000c5bd _ZN10DescriptorI4Eq4pE8_cleanupEPv │ │ │ │ -00052e14 00009415 R_ARM_GLOB_DAT 0001522d _ZN10DescriptorI5SpiceE13_connect_portEPvmPf │ │ │ │ -00052e18 00007915 R_ARM_GLOB_DAT 000166c9 _ZN10DescriptorI7FractalE8_cleanupEPv │ │ │ │ +00052e14 00009415 R_ARM_GLOB_DAT 000149b5 _ZN10DescriptorI5SpiceE13_connect_portEPvmPf │ │ │ │ +00052e18 00007915 R_ARM_GLOB_DAT 00015e51 _ZN10DescriptorI7FractalE8_cleanupEPv │ │ │ │ 00052e1c 00015c15 R_ARM_GLOB_DAT 0005b7ec mega_wookie_908_46722 │ │ │ │ 00052e20 00015115 R_ARM_GLOB_DAT 0003ce19 _ZN10DescriptorI8NarrowerE4_runEPvm │ │ │ │ 00052e24 00012815 R_ARM_GLOB_DAT 000533dc _ZN6Eq10X29port_infoE │ │ │ │ 00052e28 00017f15 R_ARM_GLOB_DAT 0005d600 _ZN9CabinetIV9port_infoE │ │ │ │ 00052e2c 00003d15 R_ARM_GLOB_DAT 0000c57d _ZN10DescriptorI6EqFA4pE13_connect_portEPvmPf │ │ │ │ 00052e30 0000ab15 R_ARM_GLOB_DAT 00031a95 _ZN10DescriptorI7DDDelayE4_runEPvm │ │ │ │ 00052e34 00009215 R_ARM_GLOB_DAT 0000f56d _ZN10DescriptorI10AutoFilterE8_cleanupEPv │ │ │ │ -00052e38 00011e15 R_ARM_GLOB_DAT 00015ee5 _ZN10DescriptorI7SpiceX2E12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ +00052e38 00011e15 R_ARM_GLOB_DAT 0001566d _ZN10DescriptorI7SpiceX2E12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052e3c 0000a915 R_ARM_GLOB_DAT 000316f5 _ZN10DescriptorI7DDDelayE13_connect_portEPvmPf │ │ │ │ 00052e40 0000df15 R_ARM_GLOB_DAT 00065688 _ZN3CEO9port_infoE │ │ │ │ 00052e44 0000f615 R_ARM_GLOB_DAT 0000d621 _ZN10DescriptorI9ToneStackE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052e48 00014515 R_ARM_GLOB_DAT 0003bcf1 _ZN10DescriptorI7ChorusIE9_activateEPv │ │ │ │ 00052e4c 0000dc15 R_ARM_GLOB_DAT 0000c5ed _ZN10DescriptorI4Eq10E12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ -00052e50 00014f15 R_ARM_GLOB_DAT 00015265 _ZN10DescriptorI5SpiceE8_cleanupEPv │ │ │ │ +00052e50 00014f15 R_ARM_GLOB_DAT 000149ed _ZN10DescriptorI5SpiceE8_cleanupEPv │ │ │ │ 00052e54 00005015 R_ARM_GLOB_DAT 0003cb71 _ZN10DescriptorI8NarrowerE13_connect_portEPvmPf │ │ │ │ 00052e58 00013615 R_ARM_GLOB_DAT 0003f849 _ZN10DescriptorI5JVRevE8_cleanupEPv │ │ │ │ 00052e5c 00005d15 R_ARM_GLOB_DAT 000316e5 _ZN10DescriptorI5ScapeE13_connect_portEPvmPf │ │ │ │ 00052e60 0000ce15 R_ARM_GLOB_DAT 0000f55d _ZN10DescriptorI10AutoFilterE13_connect_portEPvmPf │ │ │ │ 00052e64 00006a15 R_ARM_GLOB_DAT 0006afdc _ZN3DSP10Polynomial8clip9tblE │ │ │ │ 00052e68 00004d15 R_ARM_GLOB_DAT 0005c9f8 mega_wookie_812_46722 │ │ │ │ 00052e6c 0000af15 R_ARM_GLOB_DAT 00070ec4 CabIVModels │ │ │ │ @@ -403,24 +403,24 @@ │ │ │ │ 00052e78 00003b15 R_ARM_GLOB_DAT 0003cde9 _ZN10DescriptorI5WiderE4_runEPvm │ │ │ │ 00052e7c 00010e15 R_ARM_GLOB_DAT 000581c8 blue_A_46722 │ │ │ │ 00052e80 00010015 R_ARM_GLOB_DAT 000575c0 tweedie_A_46722 │ │ │ │ 00052e84 00018b15 R_ARM_GLOB_DAT 0003b481 _ZN10DescriptorI10CabinetIIIE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052e88 00004015 R_ARM_GLOB_DAT 000551a8 indigo_46722 │ │ │ │ 00052e8c 00018715 R_ARM_GLOB_DAT 0006bf7c _ZN3DSP10Polynomial8clip3tblE │ │ │ │ 00052e90 00004b15 R_ARM_GLOB_DAT 000538dc _ZN9Noisegate9port_infoE │ │ │ │ -00052e94 0000f415 R_ARM_GLOB_DAT 00015d29 _ZN10DescriptorI8SaturateE4_runEPvm │ │ │ │ -00052e98 0000c115 R_ARM_GLOB_DAT 0000fead _ZN10DescriptorI3SinE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ +00052e94 0000f415 R_ARM_GLOB_DAT 000154b1 _ZN10DescriptorI8SaturateE4_runEPvm │ │ │ │ +00052e98 0000c115 R_ARM_GLOB_DAT 0001ca75 _ZN10DescriptorI3SinE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052e9c 00002715 R_ARM_GLOB_DAT 0000e4bd _ZN10DescriptorI9NoisegateE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052ea0 00005e15 R_ARM_GLOB_DAT 0003fafd _ZN10DescriptorI7PlateX2E12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052ea4 0000a715 R_ARM_GLOB_DAT 0006cf1c _ZN3DSP10Polynomial6sintblE │ │ │ │ 00052ea8 00011a15 R_ARM_GLOB_DAT 0000c891 _ZN10DescriptorI4Eq4pE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052eac 00002f15 R_ARM_GLOB_DAT 0003171d _ZN10DescriptorI7DDDelayE8_cleanupEPv │ │ │ │ 00052eb0 00017115 R_ARM_GLOB_DAT 0006a424 _ZN3DSP10Polynomial8one5tbl3E │ │ │ │ 00052eb4 00012515 R_ARM_GLOB_DAT 0000822d _ZN10DescriptorI5WhiteE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ -00052eb8 00003f15 R_ARM_GLOB_DAT 0001523d _ZN10DescriptorI7SpiceX2E13_connect_portEPvmPf │ │ │ │ +00052eb8 00003f15 R_ARM_GLOB_DAT 000149c5 _ZN10DescriptorI7SpiceX2E13_connect_portEPvmPf │ │ │ │ 00052ebc 00007a15 R_ARM_GLOB_DAT 0005d660 CabIVModelDict │ │ │ │ 00052ec0 00013c15 R_ARM_GLOB_DAT 0000e4a5 _ZN10DescriptorI9NoisegateE8_cleanupEPv │ │ │ │ 00052ec4 00014a15 R_ARM_GLOB_DAT 0002f749 _ZN10DescriptorI5ClickE9_activateEPv │ │ │ │ 00052ec8 00006015 R_ARM_GLOB_DAT 00056fbc tweedie_B_46722 │ │ │ │ 00052ecc 00015e15 R_ARM_GLOB_DAT 0006577c _ZN7DDDelay9port_infoE │ │ │ │ 00052ed0 00006e15 R_ARM_GLOB_DAT 00057bc4 blue_B_46722 │ │ │ │ 00052ed4 00006315 R_ARM_GLOB_DAT 00032115 _ZN10DescriptorI10CompressX2E13_connect_portEPvmPf │ │ │ │ @@ -428,15 +428,15 @@ │ │ │ │ 00052edc 00017b15 R_ARM_GLOB_DAT 0002ca39 _ZN10DescriptorI9CabinetIVE4_runEPvm │ │ │ │ 00052ee0 00003215 R_ARM_GLOB_DAT 0000f741 _ZN10DescriptorI10AutoFilterE4_runEPvm │ │ │ │ 00052ee4 00010815 R_ARM_GLOB_DAT 00032125 _ZN10DescriptorI8CompressE8_cleanupEPv │ │ │ │ 00052ee8 00017715 R_ARM_GLOB_DAT 00032159 _ZN10DescriptorI8CompressE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052eec 00011215 R_ARM_GLOB_DAT 00030239 _ZN10DescriptorI3CEOE4_runEPvm │ │ │ │ 00052ef0 00016115 R_ARM_GLOB_DAT 0000c70d _ZN10DescriptorI4Eq10E4_runEPvm │ │ │ │ 00052ef4 00013015 R_ARM_GLOB_DAT 0003f861 _ZN10DescriptorI5PlateE8_cleanupEPv │ │ │ │ -00052ef8 00013d15 R_ARM_GLOB_DAT 00053aa4 _ZN7SpiceX29port_infoE │ │ │ │ +00052ef8 00013d15 R_ARM_GLOB_DAT 00053a5c _ZN7SpiceX29port_infoE │ │ │ │ 00052efc 0000a415 R_ARM_GLOB_DAT 000316ed _ZN10DescriptorI5ScapeE9_activateEPv │ │ │ │ 00052f00 00017c15 R_ARM_GLOB_DAT 000656e8 _ZN5Click9port_infoE │ │ │ │ 00052f04 00009d15 R_ARM_GLOB_DAT 0003fc21 _ZN10DescriptorI5PlateE4_runEPvm │ │ │ │ 00052f08 00008715 R_ARM_GLOB_DAT 0005352c _ZN4Eq109port_infoE │ │ │ │ 00052f0c 00008c15 R_ARM_GLOB_DAT 0002fe31 _ZN10DescriptorI5ClickE4_runEPvm │ │ │ │ 00052f10 00005915 R_ARM_GLOB_DAT 0000820d _ZN10DescriptorI5WhiteE9_activateEPv │ │ │ │ 00052f14 0000e515 R_ARM_GLOB_DAT 0000c54d _ZN10DescriptorI4Eq10E13_connect_portEPvmPf │ │ │ │ @@ -445,54 +445,54 @@ │ │ │ │ 00052f20 00008b15 R_ARM_GLOB_DAT 0005a5e0 mega_wookie_968_46722 │ │ │ │ 00052f24 00007715 R_ARM_GLOB_DAT 0003ccb9 _ZN10DescriptorI5WiderE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052f28 00008215 R_ARM_GLOB_DAT 0000f589 _ZN10DescriptorI10AutoFilterE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052f2c 00016b15 R_ARM_GLOB_DAT 0001d3fd _ZN10DescriptorI8PhaserIIE9_activateEPv │ │ │ │ 00052f30 0000a015 R_ARM_GLOB_DAT 0002f741 _ZN10DescriptorI5ClickE13_connect_portEPvmPf │ │ │ │ 00052f34 00011315 R_ARM_GLOB_DAT 0000d609 _ZN10DescriptorI9ToneStackE8_cleanupEPv │ │ │ │ 00052f38 00010315 R_ARM_GLOB_DAT 0006a2ec _ZN5Plate9port_infoE │ │ │ │ -00052f3c 00012215 R_ARM_GLOB_DAT 0000ffb5 _ZN10DescriptorI3SinE4_runEPvm │ │ │ │ +00052f3c 00012215 R_ARM_GLOB_DAT 0001cb7d _ZN10DescriptorI3SinE4_runEPvm │ │ │ │ 00052f40 00016415 R_ARM_GLOB_DAT 0003f821 _ZN10DescriptorI5JVRevE9_activateEPv │ │ │ │ 00052f48 00017915 R_ARM_GLOB_DAT 000563b4 mini_wookie_B_46722 │ │ │ │ 00052f4c 00010915 R_ARM_GLOB_DAT 0000e49d _ZN10DescriptorI9NoisegateE9_activateEPv │ │ │ │ 00052f50 00014d15 R_ARM_GLOB_DAT 0006a040 _ZN7ChorusI9port_infoE │ │ │ │ 00052f54 00004515 R_ARM_GLOB_DAT 00063670 waves_click_wav_44100 │ │ │ │ 00052f58 00010a15 R_ARM_GLOB_DAT 00053214 _ZN4Eq4p9port_infoE │ │ │ │ 00052f5c 0000d815 R_ARM_GLOB_DAT 0003210d _ZN10DescriptorI8CompressE9_activateEPv │ │ │ │ 00052f60 00004615 R_ARM_GLOB_DAT 0003211d _ZN10DescriptorI10CompressX2E9_activateEPv │ │ │ │ -00052f64 00003015 R_ARM_GLOB_DAT 00017755 _ZN10DescriptorI6AmpVTSE13_connect_portEPvmPf │ │ │ │ +00052f64 00003015 R_ARM_GLOB_DAT 00016edd _ZN10DescriptorI6AmpVTSE13_connect_portEPvmPf │ │ │ │ 00052f68 0000f215 R_ARM_GLOB_DAT 00053650 _ZN3DSP9ToneStack7presetsE │ │ │ │ 00052f6c 00017015 R_ARM_GLOB_DAT 0000c585 _ZN10DescriptorI6EqFA4pE9_activateEPv │ │ │ │ -00052f70 00005315 R_ARM_GLOB_DAT 00017a41 _ZN10DescriptorI6AmpVTSE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ +00052f70 00005315 R_ARM_GLOB_DAT 000171c9 _ZN10DescriptorI6AmpVTSE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052f74 00018d15 R_ARM_GLOB_DAT 000218c9 _ZN10DescriptorI9CabinetIVE9_activateEPv │ │ │ │ 00052f78 00016915 R_ARM_GLOB_DAT 0003b459 _ZN10DescriptorI10CabinetIIIE13_connect_portEPvmPf │ │ │ │ -00052f7c 00017815 R_ARM_GLOB_DAT 0001521d _ZN10DescriptorI8SaturateE13_connect_portEPvmPf │ │ │ │ +00052f7c 00017815 R_ARM_GLOB_DAT 000149a5 _ZN10DescriptorI8SaturateE13_connect_portEPvmPf │ │ │ │ 00052f80 00006615 R_ARM_GLOB_DAT 000545a0 sixty_one_46722 │ │ │ │ 00052f84 00016215 R_ARM_GLOB_DAT 0006a100 _ZN8Narrower9port_infoE │ │ │ │ 00052f88 00010615 R_ARM_GLOB_DAT 0005bdf0 mega_wookie_868_46722 │ │ │ │ 00052f8c 00005a15 R_ARM_GLOB_DAT 0000e61d _ZN10DescriptorI9NoisegateE4_runEPvm │ │ │ │ 00052f90 00002c15 R_ARM_GLOB_DAT 0006eebc _ZN3DSP10Polynomial7tanhtblE │ │ │ │ 00052f94 0000d515 R_ARM_GLOB_DAT 0003f9dd _ZN10DescriptorI5PlateE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052f98 00008815 R_ARM_GLOB_DAT 0002f779 _ZN10DescriptorI3CEOE8_cleanupEPv │ │ │ │ 00052f9c 00006d15 R_ARM_GLOB_DAT 0003cb69 _ZN10DescriptorI5WiderE9_activateEPv │ │ │ │ 00052fa0 00001f15 R_ARM_GLOB_DAT 00000000 _ITM_deregisterTMCloneTable │ │ │ │ 00052fa4 00011d15 R_ARM_GLOB_DAT 00053034 _ZN6EqFA4p9port_infoE │ │ │ │ -00052fa8 0000f015 R_ARM_GLOB_DAT 0001524d _ZN10DescriptorI8SaturateE8_cleanupEPv │ │ │ │ +00052fa8 0000f015 R_ARM_GLOB_DAT 000149d5 _ZN10DescriptorI8SaturateE8_cleanupEPv │ │ │ │ 00052fac 00017515 R_ARM_GLOB_DAT 0001d659 _ZN10DescriptorI8PhaserIIE4_runEPvm │ │ │ │ -00052fb0 0000ec15 R_ARM_GLOB_DAT 00016299 _ZN10DescriptorI5SpiceE4_runEPvm │ │ │ │ +00052fb0 0000ec15 R_ARM_GLOB_DAT 00015a21 _ZN10DescriptorI5SpiceE4_runEPvm │ │ │ │ 00052fb4 00008d15 R_ARM_GLOB_DAT 00033669 _ZN10DescriptorI10CompressX2E12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052fb8 00008f15 R_ARM_GLOB_DAT 00069fc8 _ZN10CabinetIII9port_infoE │ │ │ │ -00052fbc 00002915 R_ARM_GLOB_DAT 000166b9 _ZN10DescriptorI7FractalE13_connect_portEPvmPf │ │ │ │ +00052fbc 00002915 R_ARM_GLOB_DAT 00015e41 _ZN10DescriptorI7FractalE13_connect_portEPvmPf │ │ │ │ 00052fc0 0000cb15 R_ARM_GLOB_DAT 0000c73d _ZN10DescriptorI6Eq10X2E12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ 00052fc4 0000dd15 R_ARM_GLOB_DAT 000538d8 _ZN3DSP9ToneStack10presetdictE │ │ │ │ -00052fc8 0000e715 R_ARM_GLOB_DAT 0001527d _ZN10DescriptorI7SpiceX2E8_cleanupEPv │ │ │ │ +00052fc8 0000e715 R_ARM_GLOB_DAT 00014a05 _ZN10DescriptorI7SpiceX2E8_cleanupEPv │ │ │ │ 00052fcc 0000b115 R_ARM_GLOB_DAT 0006a208 JVRev_length │ │ │ │ -00052fd0 0000ee15 R_ARM_GLOB_DAT 0001775d _ZN10DescriptorI6AmpVTSE9_activateEPv │ │ │ │ -00052fd4 00005b15 R_ARM_GLOB_DAT 00016ffd _ZN10DescriptorI7FractalE4_runEPvm │ │ │ │ +00052fd0 0000ee15 R_ARM_GLOB_DAT 00016ee5 _ZN10DescriptorI6AmpVTSE9_activateEPv │ │ │ │ +00052fd4 00005b15 R_ARM_GLOB_DAT 00016785 _ZN10DescriptorI7FractalE4_runEPvm │ │ │ │ 00052fd8 00004215 R_ARM_GLOB_DAT 0006589c _ZN10CompressX29port_infoE │ │ │ │ -00052fdc 00012f15 R_ARM_GLOB_DAT 0000fe8d _ZN10DescriptorI3SinE9_activateEPv │ │ │ │ +00052fdc 00012f15 R_ARM_GLOB_DAT 0001ca55 _ZN10DescriptorI3SinE9_activateEPv │ │ │ │ 00052fe0 00016815 R_ARM_GLOB_DAT 0003f819 _ZN10DescriptorI5JVRevE13_connect_portEPvmPf │ │ │ │ 00052fe4 00002315 R_ARM_GLOB_DAT 00000000 __gmon_start__ │ │ │ │ 00052fe8 00014015 R_ARM_GLOB_DAT 0000c5d5 _ZN10DescriptorI6EqFA4pE8_cleanupEPv │ │ │ │ 00052fec 0000e815 R_ARM_GLOB_DAT 00055db0 rosie_A_46722 │ │ │ │ 00052ff0 00002415 R_ARM_GLOB_DAT 00000000 _ITM_registerTMCloneTable │ │ │ │ 00052ff4 00002515 R_ARM_GLOB_DAT 00000000 __cxa_finalize@GLIBC_2.4 │ │ │ │ 00052ff8 0000d915 R_ARM_GLOB_DAT 0003b595 _ZN10DescriptorI10CabinetIIIE4_runEPvm │ │ │ │ @@ -503,39 +503,39 @@ │ │ │ │ 00052a08 00006f16 R_ARM_JUMP_SLOT 0002f5ad _ZN10DescriptorI3CEOE5setupEv │ │ │ │ 00052a0c 00000316 R_ARM_JUMP_SLOT 00000000 __exp2_finite@GLIBC_2.15 │ │ │ │ 00052a10 00000416 R_ARM_JUMP_SLOT 00000000 _Znwj@GLIBCXX_3.4 │ │ │ │ 00052a14 00012716 R_ARM_JUMP_SLOT 000080d9 _ZN10DescriptorI5WhiteE5setupEv │ │ │ │ 00052a18 0000d116 R_ARM_JUMP_SLOT 00007f51 _ZN5White5cycleEj │ │ │ │ 00052a1c 00000516 R_ARM_JUMP_SLOT 00000000 __pow_finite@GLIBC_2.15 │ │ │ │ 00052a20 00013416 R_ARM_JUMP_SLOT 0003d9ed _ZN9PlateStub4initEv │ │ │ │ -00052a24 0000f116 R_ARM_JUMP_SLOT 00012f61 _ZN5Spice8activateEv │ │ │ │ -00052a28 00013e16 R_ARM_JUMP_SLOT 000162c9 _ZN7Fractal4initEv │ │ │ │ +00052a24 0000f116 R_ARM_JUMP_SLOT 000126e9 _ZN5Spice8activateEv │ │ │ │ +00052a28 00013e16 R_ARM_JUMP_SLOT 00015a51 _ZN7Fractal4initEv │ │ │ │ 00052a2c 00007516 R_ARM_JUMP_SLOT 00027b59 _ZN9CabinetIV8subcycleIN3DSP11OversamplerILi4ELi64EEELi4EEEvjRT_ │ │ │ │ 00052a30 0000ed16 R_ARM_JUMP_SLOT 00031379 _ZN7DDDelay8activateEv │ │ │ │ -00052a34 00017616 R_ARM_JUMP_SLOT 000100b1 _ZN8Saturate4initEv │ │ │ │ -00052a38 0000eb16 R_ARM_JUMP_SLOT 00012e3d _ZN5Spice4initEv │ │ │ │ +00052a34 00017616 R_ARM_JUMP_SLOT 0000f839 _ZN8Saturate4initEv │ │ │ │ +00052a38 0000eb16 R_ARM_JUMP_SLOT 000125c5 _ZN5Spice4initEv │ │ │ │ 00052a3c 00004316 R_ARM_JUMP_SLOT 0003ce41 _ZN5JVRev4initEv │ │ │ │ 00052a40 00003516 R_ARM_JUMP_SLOT 0002f3b5 _ZN3CEO4initEv │ │ │ │ -00052a44 0000b316 R_ARM_JUMP_SLOT 0001733d _ZN10DescriptorI6AmpVTSE5setupEv │ │ │ │ +00052a44 0000b316 R_ARM_JUMP_SLOT 00016ac5 _ZN10DescriptorI6AmpVTSE5setupEv │ │ │ │ 00052a48 00015d16 R_ARM_JUMP_SLOT 00040331 _ZN3DSP10Polynomial5one53Ef │ │ │ │ 00052a4c 00009716 R_ARM_JUMP_SLOT 0003afa5 _ZN10CabinetIII5cycleEj │ │ │ │ 00052a50 00018316 R_ARM_JUMP_SLOT 0000dba9 _ZN9Noisegate5cycleEj │ │ │ │ 00052a54 00005416 R_ARM_JUMP_SLOT 0003df5d _ZN5Plate5cycleEj │ │ │ │ 00052a58 00005116 R_ARM_JUMP_SLOT 0000e759 _ZN10AutoFilter8activateEv │ │ │ │ 00052a5c 0000e916 R_ARM_JUMP_SLOT 0000ba89 _ZN6EqFA4p5cycleEj │ │ │ │ 00052a60 00000816 R_ARM_JUMP_SLOT 00000000 cosf@GLIBC_2.4 │ │ │ │ -00052a64 00015916 R_ARM_JUMP_SLOT 0000fd25 _ZN10DescriptorI3SinE5setupEv │ │ │ │ -00052a68 00014b16 R_ARM_JUMP_SLOT 0001b7d9 _ZN6AmpVTS8subcycleIN3DSP11OversamplerILi2ELi32EEEEEvjRT_ │ │ │ │ +00052a64 00015916 R_ARM_JUMP_SLOT 0001c8ed _ZN10DescriptorI3SinE5setupEv │ │ │ │ +00052a68 00014b16 R_ARM_JUMP_SLOT 0001af61 _ZN6AmpVTS8subcycleIN3DSP11OversamplerILi2ELi32EEEEEvjRT_ │ │ │ │ 00052a6c 0000e216 R_ARM_JUMP_SLOT 0003f5a9 _ZN10DescriptorI7PlateX2E5setupEv │ │ │ │ 00052a70 00007116 R_ARM_JUMP_SLOT 00038a11 _ZN12CompressStubILi2EE11subsubcycleIN3DSP11CompressRMSE12CompSaturateILi2ELi32EEEEvjRT_RT0_S9_ │ │ │ │ 00052a74 00016e16 R_ARM_JUMP_SLOT 0000da19 _ZN9Noisegate8activateEv │ │ │ │ 00052a78 00005216 R_ARM_JUMP_SLOT 0000a5a9 _ZN10DescriptorI6Eq10X2E5setupEv │ │ │ │ 00052a7c 00003316 R_ARM_JUMP_SLOT 000401a9 _ZN3DSP10Polynomial6atan15Ef │ │ │ │ -00052a80 0000f716 R_ARM_JUMP_SLOT 000160e9 _ZN3DSP11Butterworth2HPIfEEvfRNS_4IIR2IT_EE │ │ │ │ -00052a84 00015316 R_ARM_JUMP_SLOT 00014629 _ZN5Spice5cycleEj │ │ │ │ +00052a80 0000f716 R_ARM_JUMP_SLOT 00015871 _ZN3DSP11Butterworth2HPIfEEvfRNS_4IIR2IT_EE │ │ │ │ +00052a84 00015316 R_ARM_JUMP_SLOT 00013db1 _ZN5Spice5cycleEj │ │ │ │ 00052a88 00000916 R_ARM_JUMP_SLOT 00000000 __log10_finite@GLIBC_2.15 │ │ │ │ 00052a8c 00003716 R_ARM_JUMP_SLOT 00022d59 _ZN9CabinetIV8subcycleIN3DSP11OversamplerILi2ELi32EEELi2EEEvjRT_ │ │ │ │ 00052a90 00007616 R_ARM_JUMP_SLOT 000402dd _ZN3DSP10Polynomial5clip9Ef │ │ │ │ 00052a94 0000bc16 R_ARM_JUMP_SLOT 00037179 _ZN12CompressStubILi2EE11subsubcycleIN3DSP12CompressPeakE12CompSaturateILi2ELi32EEEEvjRT_RT0_S9_ │ │ │ │ 00052a98 00000a16 R_ARM_JUMP_SLOT 00000000 cos@GLIBC_2.4 │ │ │ │ 00052a9c 00000b16 R_ARM_JUMP_SLOT 00000000 div@GLIBC_2.4 │ │ │ │ 00052aa0 00014316 R_ARM_JUMP_SLOT 0001cbb1 _ZN8PhaserII5cycleEj │ │ │ │ @@ -544,23 +544,23 @@ │ │ │ │ 00052aac 00002e16 R_ARM_JUMP_SLOT 0001d1b9 _ZN10DescriptorI8PhaserIIE5setupEv │ │ │ │ 00052ab0 00015716 R_ARM_JUMP_SLOT 00009449 _ZN6Eq10X24initEv │ │ │ │ 00052ab4 00000c16 R_ARM_JUMP_SLOT 00000000 memset@GLIBC_2.4 │ │ │ │ 00052ab8 0000be16 R_ARM_JUMP_SLOT 0000abf5 _ZN4Eq4p8activateEv │ │ │ │ 00052abc 00016a16 R_ARM_JUMP_SLOT 00040235 _ZN3DSP10Polynomial4sin1Ef │ │ │ │ 00052ac0 00000d16 R_ARM_JUMP_SLOT 00000000 _ZdlPvj@CXXABI_1.3.9 │ │ │ │ 00052ac4 0000b816 R_ARM_JUMP_SLOT 00040289 _ZN3DSP10Polynomial5clip3Ef │ │ │ │ -00052ac8 00011116 R_ARM_JUMP_SLOT 00013a41 _ZN7SpiceX25cycleEj │ │ │ │ +00052ac8 00011116 R_ARM_JUMP_SLOT 000131c9 _ZN7SpiceX25cycleEj │ │ │ │ 00052acc 00000e16 R_ARM_JUMP_SLOT 00000000 __asin_finite@GLIBC_2.15 │ │ │ │ 00052ad0 00009816 R_ARM_JUMP_SLOT 0002ca69 _ZN5Click10initsimpleEv │ │ │ │ 00052ad4 00000f16 R_ARM_JUMP_SLOT 00000000 _Znaj@GLIBCXX_3.4 │ │ │ │ 00052ad8 0000ff16 R_ARM_JUMP_SLOT 0003e951 _ZN10DescriptorI5PlateE5setupEv │ │ │ │ 00052adc 00012d16 R_ARM_JUMP_SLOT 00031ac5 _ZN10DescriptorI8CompressE5setupEv │ │ │ │ 00052ae0 00001016 R_ARM_JUMP_SLOT 00000000 __exp_finite@GLIBC_2.15 │ │ │ │ 00052ae4 00010716 R_ARM_JUMP_SLOT 0000c305 _ZN10DescriptorI6EqFA4pE5setupEv │ │ │ │ -00052ae8 00006416 R_ARM_JUMP_SLOT 00016c51 _ZN7Fractal8subcycleILi1EEEvj │ │ │ │ +00052ae8 00006416 R_ARM_JUMP_SLOT 000163d9 _ZN7Fractal8subcycleILi1EEEvj │ │ │ │ 00052aec 00003c16 R_ARM_JUMP_SLOT 0003d149 _ZN5JVRev7set_t60Ef │ │ │ │ 00052af0 0000c716 R_ARM_JUMP_SLOT 0000f279 _ZN10DescriptorI10AutoFilterE5setupEv │ │ │ │ 00052af4 00009f16 R_ARM_JUMP_SLOT 0000e951 _ZN10AutoFilter5cycleEj │ │ │ │ 00052af8 00012616 R_ARM_JUMP_SLOT 00008c41 _ZN4Eq105cycleEj │ │ │ │ 00052afc 0000db16 R_ARM_JUMP_SLOT 00009b89 _ZN6Eq10X28activateEv │ │ │ │ 00052b00 0000b216 R_ARM_JUMP_SLOT 0003d2fd _ZN5JVRev5cycleEj │ │ │ │ 00052b04 00001116 R_ARM_JUMP_SLOT 00000000 __assert_fail@GLIBC_2.4 │ │ │ │ @@ -572,75 +572,75 @@ │ │ │ │ 00052b1c 0000e616 R_ARM_JUMP_SLOT 0001f715 _ZN9CabinetIV5cycleEj │ │ │ │ 00052b20 00018116 R_ARM_JUMP_SLOT 0003c1a5 _ZN5Wider5cycleEj │ │ │ │ 00052b24 00015416 R_ARM_JUMP_SLOT 0000b7f1 _ZN6EqFA4p11updatestateEv │ │ │ │ 00052b28 00001216 R_ARM_JUMP_SLOT 00000000 __stack_chk_fail@GLIBC_2.4 │ │ │ │ 00052b2c 00001316 R_ARM_JUMP_SLOT 00000000 __cxa_end_cleanup@CXXABI_1.3 │ │ │ │ 00052b30 00017a16 R_ARM_JUMP_SLOT 0002f199 _ZN5Click9initdiracEv │ │ │ │ 00052b34 0000bb16 R_ARM_JUMP_SLOT 0003ff19 _ZN3DSP10Polynomial12power_clip_7Ef │ │ │ │ -00052b38 00004816 R_ARM_JUMP_SLOT 00017269 _ZN6AmpVTS8setratioEi │ │ │ │ +00052b38 00004816 R_ARM_JUMP_SLOT 000169f1 _ZN6AmpVTS8setratioEi │ │ │ │ 00052b3c 0000ac16 R_ARM_JUMP_SLOT 0003139d _ZN7DDDelay5cycleEj │ │ │ │ 00052b40 0000a316 R_ARM_JUMP_SLOT 0002f9d9 _ZN9ClickStubILi4EE5cycleEj │ │ │ │ 00052b44 0000d016 R_ARM_JUMP_SLOT 0003ba79 _ZN10DescriptorI7ChorusIE5setupEv │ │ │ │ 00052b48 00015016 R_ARM_JUMP_SLOT 0000a881 _ZN4Eq4p11updatestateEv │ │ │ │ -00052b4c 00013b16 R_ARM_JUMP_SLOT 0000f831 _ZN3Sin5cycleEj │ │ │ │ +00052b4c 00013b16 R_ARM_JUMP_SLOT 0001c3f9 _ZN3Sin5cycleEj │ │ │ │ 00052b50 0000ca16 R_ARM_JUMP_SLOT 0003eb8d _ZN7PlateX25cycleEj │ │ │ │ 00052b54 0000c216 R_ARM_JUMP_SLOT 000400b9 _ZN3DSP10Polynomial4atanEf │ │ │ │ 00052b58 00005f16 R_ARM_JUMP_SLOT 0000ccc9 _ZN9ToneStack5cycleEj │ │ │ │ -00052b5c 00008e16 R_ARM_JUMP_SLOT 00017121 _ZN6AmpVTS8activateEv │ │ │ │ +00052b5c 00008e16 R_ARM_JUMP_SLOT 000168a9 _ZN6AmpVTS8activateEv │ │ │ │ 00052b60 00007216 R_ARM_JUMP_SLOT 0003aecd _ZN10CabinetIII12switch_modelEi │ │ │ │ -00052b64 00003416 R_ARM_JUMP_SLOT 00019271 _ZN6AmpVTS8subcycleIN3DSP11OversamplerILi8ELi64EEEEEvjRT_ │ │ │ │ +00052b64 00003416 R_ARM_JUMP_SLOT 000189f9 _ZN6AmpVTS8subcycleIN3DSP11OversamplerILi8ELi64EEEEEvjRT_ │ │ │ │ 00052b68 00001416 R_ARM_JUMP_SLOT 00000000 _ZdaPv@GLIBCXX_3.4 │ │ │ │ 00052b6c 00007f16 R_ARM_JUMP_SLOT 0002fe61 _ZN9ClickStubILi1EE5cycleEj │ │ │ │ 00052b70 0000ad16 R_ARM_JUMP_SLOT 0003d219 _ZN5JVRev8activateEv │ │ │ │ 00052b74 00012b16 R_ARM_JUMP_SLOT 0003c5d9 _ZN8Narrower5cycleEj │ │ │ │ -00052b78 00007c16 R_ARM_JUMP_SLOT 000163c5 _ZN7Fractal8activateEv │ │ │ │ +00052b78 00007c16 R_ARM_JUMP_SLOT 00015b4d _ZN7Fractal8activateEv │ │ │ │ 00052b7c 00001516 R_ARM_JUMP_SLOT 00000000 __aeabi_idivmod@GCC_3.5 │ │ │ │ 00052b80 00007d16 R_ARM_JUMP_SLOT 0000da69 _ZN9Noisegate7processEf │ │ │ │ 00052b84 00010516 R_ARM_JUMP_SLOT 000401e5 _ZN3DSP10Polynomial4one5Ef │ │ │ │ 00052b88 00014c16 R_ARM_JUMP_SLOT 000312bd _ZN7DDDelay4initEv │ │ │ │ 00052b8c 0000d416 R_ARM_JUMP_SLOT 00030419 _ZN5Scape8activateEv │ │ │ │ -00052b90 00009c16 R_ARM_JUMP_SLOT 00016405 _ZN10DescriptorI7FractalE5setupEv │ │ │ │ +00052b90 00009c16 R_ARM_JUMP_SLOT 00015b8d _ZN10DescriptorI7FractalE5setupEv │ │ │ │ 00052b94 00013316 R_ARM_JUMP_SLOT 0003bf39 _ZN5Wider4initEv │ │ │ │ 00052b98 00015816 R_ARM_JUMP_SLOT 0003b291 _ZN10DescriptorI10CabinetIIIE5setupEv │ │ │ │ 00052b9c 00001616 R_ARM_JUMP_SLOT 00000000 calloc@GLIBC_2.4 │ │ │ │ 00052ba0 00001716 R_ARM_JUMP_SLOT 00000000 __cxa_throw_bad_array_new_length@CXXABI_1.3.8 │ │ │ │ 00052ba4 0000cf16 R_ARM_JUMP_SLOT 00030269 _ZN5Scape4initEv │ │ │ │ 00052ba8 00004f16 R_ARM_JUMP_SLOT 0000b519 _ZN10DescriptorI4Eq4pE5setupEv │ │ │ │ 00052bac 0000b516 R_ARM_JUMP_SLOT 00009f99 _ZN6Eq10X25cycleEj │ │ │ │ -00052bb0 0000c316 R_ARM_JUMP_SLOT 00016881 _ZN7Fractal8subcycleILi0EEEvj │ │ │ │ +00052bb0 0000c316 R_ARM_JUMP_SLOT 00016009 _ZN7Fractal8subcycleILi0EEEvj │ │ │ │ 00052bb4 00001816 R_ARM_JUMP_SLOT 00000000 sincos@GLIBC_2.4 │ │ │ │ 00052bb8 00001916 R_ARM_JUMP_SLOT 00000000 memcpy@GLIBC_2.4 │ │ │ │ -00052bbc 00008416 R_ARM_JUMP_SLOT 0001339d _ZN7SpiceX24initEv │ │ │ │ +00052bbc 00008416 R_ARM_JUMP_SLOT 00012b25 _ZN7SpiceX24initEv │ │ │ │ 00052bc0 00001a16 R_ARM_JUMP_SLOT 00000000 tan@GLIBC_2.4 │ │ │ │ 00052bc4 00004416 R_ARM_JUMP_SLOT 0003af9d _ZN10CabinetIII8activateEv │ │ │ │ -00052bc8 00012e16 R_ARM_JUMP_SLOT 000130f1 _ZN10DescriptorI5SpiceE5setupEv │ │ │ │ +00052bc8 00012e16 R_ARM_JUMP_SLOT 00012879 _ZN10DescriptorI5SpiceE5setupEv │ │ │ │ 00052bcc 00015a16 R_ARM_JUMP_SLOT 0003ae6d _ZN14DescriptorStubD1Ev │ │ │ │ 00052bd0 0000c416 R_ARM_JUMP_SLOT 0003c95d _ZN10DescriptorI8NarrowerE5setupEv │ │ │ │ 00052bd4 00005716 R_ARM_JUMP_SLOT 00030515 _ZN5Scape5cycleEj │ │ │ │ 00052bd8 00001b16 R_ARM_JUMP_SLOT 00000000 malloc@GLIBC_2.4 │ │ │ │ 00052bdc 0000ba16 R_ARM_JUMP_SLOT 0002ee8d _ZN5Click8initsineEv │ │ │ │ -00052be0 0000f516 R_ARM_JUMP_SLOT 000134c1 _ZN7SpiceX28activateEv │ │ │ │ +00052be0 0000f516 R_ARM_JUMP_SLOT 00012c49 _ZN7SpiceX28activateEv │ │ │ │ 00052be4 00003616 R_ARM_JUMP_SLOT 0003b735 _ZN7ChorusI5cycleEj │ │ │ │ 00052be8 00009916 R_ARM_JUMP_SLOT 0000d969 _ZN9Noisegate4initEv │ │ │ │ -00052bec 00009e16 R_ARM_JUMP_SLOT 00010151 _ZN8Saturate5cycleEj │ │ │ │ -00052bf0 0000c516 R_ARM_JUMP_SLOT 0000f771 _ZN3Sin8activateEv │ │ │ │ -00052bf4 00011616 R_ARM_JUMP_SLOT 00013725 _ZN10DescriptorI7SpiceX2E5setupEv │ │ │ │ +00052bec 00009e16 R_ARM_JUMP_SLOT 0000f8d9 _ZN8Saturate5cycleEj │ │ │ │ +00052bf0 0000c516 R_ARM_JUMP_SLOT 0001c339 _ZN3Sin8activateEv │ │ │ │ +00052bf4 00011616 R_ARM_JUMP_SLOT 00012ead _ZN10DescriptorI7SpiceX2E5setupEv │ │ │ │ 00052bf8 00010416 R_ARM_JUMP_SLOT 00007eb9 _ZN5White8activateEv │ │ │ │ 00052bfc 0000a816 R_ARM_JUMP_SLOT 0001e949 _ZN9CabinetIV12switch_modelEi │ │ │ │ 00052c00 00018c16 R_ARM_JUMP_SLOT 0002dce9 _ZN5Click11initparfiltEv │ │ │ │ -00052c04 00015616 R_ARM_JUMP_SLOT 000176d9 _ZN6AmpVTS5cycleEj │ │ │ │ -00052c08 00010c16 R_ARM_JUMP_SLOT 00012c75 _ZN10DescriptorI8SaturateE5setupEv │ │ │ │ +00052c04 00015616 R_ARM_JUMP_SLOT 00016e61 _ZN6AmpVTS5cycleEj │ │ │ │ +00052c08 00010c16 R_ARM_JUMP_SLOT 000123fd _ZN10DescriptorI8SaturateE5setupEv │ │ │ │ 00052c0c 0000f816 R_ARM_JUMP_SLOT 0000a7f1 _ZN4Eq4p4initEv │ │ │ │ 00052c10 00001d16 R_ARM_JUMP_SLOT 00000000 random@GLIBC_2.4 │ │ │ │ 00052c14 00001e16 R_ARM_JUMP_SLOT 00000000 __gxx_personality_v0@CXXABI_1.3 │ │ │ │ -00052c18 00018916 R_ARM_JUMP_SLOT 0001a529 _ZN6AmpVTS8subcycleIN3DSP11OversamplerILi4ELi32EEEEEvjRT_ │ │ │ │ +00052c18 00018916 R_ARM_JUMP_SLOT 00019cb1 _ZN6AmpVTS8subcycleIN3DSP11OversamplerILi4ELi32EEEEEvjRT_ │ │ │ │ 00052c1c 00004116 R_ARM_JUMP_SLOT 00008881 _ZN4Eq108activateEv │ │ │ │ 00052c20 0000b616 R_ARM_JUMP_SLOT 000396a1 _ZN12CompressStubILi2EE11subsubcycleIN3DSP11CompressRMSE12CompSaturateILi4ELi64EEEEvjRT_RT0_S9_ │ │ │ │ -00052c24 00006716 R_ARM_JUMP_SLOT 00016675 _ZN7Fractal5cycleEj │ │ │ │ -00052c28 00015216 R_ARM_JUMP_SLOT 0001011d _ZN8Saturate8activateEv │ │ │ │ +00052c24 00006716 R_ARM_JUMP_SLOT 00015dfd _ZN7Fractal5cycleEj │ │ │ │ +00052c28 00015216 R_ARM_JUMP_SLOT 0000f8a5 _ZN8Saturate8activateEv │ │ │ │ 00052c2c 00008016 R_ARM_JUMP_SLOT 0001f581 _ZN10DescriptorI9CabinetIVE5setupEv │ │ │ │ 00052c30 00011416 R_ARM_JUMP_SLOT 0001f539 _ZN9CabinetIV8activateEv │ │ │ │ 00052c34 0000fa16 R_ARM_JUMP_SLOT 00008381 _ZN4Eq104initEv │ │ │ │ 00052c38 00018216 R_ARM_JUMP_SLOT 0000b761 _ZN6EqFA4p4initEv │ │ │ │ 00052c3c 0000fe16 R_ARM_JUMP_SLOT 0003104d _ZN10DescriptorI5ScapeE5setupEv │ │ │ │ 00052c40 00018a16 R_ARM_JUMP_SLOT 0003ae6d _ZN14DescriptorStubD2Ev │ │ │ │ 00052c44 00002116 R_ARM_JUMP_SLOT 00000000 __powf_finite@GLIBC_2.15 │ │ │ │ @@ -649,12 +649,12 @@ │ │ │ │ 00052c50 00011716 R_ARM_JUMP_SLOT 0000d3f1 _ZN10DescriptorI9ToneStackE5setupEv │ │ │ │ 00052c54 00002216 R_ARM_JUMP_SLOT 00000000 sin@GLIBC_2.4 │ │ │ │ 00052c58 00006516 R_ARM_JUMP_SLOT 0000ccc1 _ZN9ToneStack8activateEv │ │ │ │ 00052c5c 00002316 R_ARM_JUMP_SLOT 00000000 __gmon_start__ │ │ │ │ 00052c60 00010216 R_ARM_JUMP_SLOT 0003b681 _ZN7ChorusI8activateEv │ │ │ │ 00052c64 00002516 R_ARM_JUMP_SLOT 00000000 __cxa_finalize@GLIBC_2.4 │ │ │ │ 00052c68 00003816 R_ARM_JUMP_SLOT 0003b5c9 _ZN7ChorusI7setrateEf │ │ │ │ -00052c6c 0000c816 R_ARM_JUMP_SLOT 00017031 _ZN6AmpVTS4initEv │ │ │ │ +00052c6c 0000c816 R_ARM_JUMP_SLOT 000167b9 _ZN6AmpVTS4initEv │ │ │ │ 00052c70 00002d16 R_ARM_JUMP_SLOT 0002f1b1 _ZN10DescriptorI5ClickE5setupEv │ │ │ │ 00052c74 0000fc16 R_ARM_JUMP_SLOT 0000e291 _ZN10DescriptorI9NoisegateE5setupEv │ │ │ │ 00052c78 00013716 R_ARM_JUMP_SLOT 0000ac61 _ZN4Eq4p5cycleEj │ │ │ │ 00052c7c 00012316 R_ARM_JUMP_SLOT 0003bf45 _ZN5Wider8activateEv │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,4 +1,4 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: f9e32b469d694ff46283e21c5b5b066a535e1a58 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 68dc9df629b637bef74a36a6a1540096c015bec4 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │┄ Ordering differences only │ │ │ │ @@ -91,24 +91,14 @@ │ │ │ │ _ZN10DescriptorI10AutoFilterE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ _ZN10AutoFilter8activateEv │ │ │ │ _ZN10AutoFilter5cycleEj │ │ │ │ _ZN3DSP10Polynomial4tanhEf │ │ │ │ _ZN10DescriptorI10AutoFilterE4_runEPvm │ │ │ │ _ZN10DescriptorI10AutoFilterE5setupEv │ │ │ │ _ZN10AutoFilter9port_infoE │ │ │ │ -_ZN10DescriptorI3SinE13_connect_portEPvmPf │ │ │ │ -_ZN10DescriptorI3SinE9_activateEPv │ │ │ │ -_ZN10DescriptorI3SinE8_cleanupEPv │ │ │ │ -_ZN10DescriptorI3SinE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ -_ZN3Sin8activateEv │ │ │ │ -_ZN3Sin5cycleEj │ │ │ │ -__asin_finite │ │ │ │ -_ZN10DescriptorI3SinE4_runEPvm │ │ │ │ -_ZN10DescriptorI3SinE5setupEv │ │ │ │ -_ZN3Sin9port_infoE │ │ │ │ _ZN10DescriptorI8SaturateE13_connect_portEPvmPf │ │ │ │ _ZN10DescriptorI8SaturateE9_activateEPv │ │ │ │ _ZN10DescriptorI5SpiceE13_connect_portEPvmPf │ │ │ │ _ZN10DescriptorI5SpiceE9_activateEPv │ │ │ │ _ZN10DescriptorI7SpiceX2E13_connect_portEPvmPf │ │ │ │ _ZN10DescriptorI7SpiceX2E9_activateEPv │ │ │ │ _ZN10DescriptorI8SaturateE8_cleanupEPv │ │ │ │ @@ -168,14 +158,24 @@ │ │ │ │ _ZN10DescriptorI6AmpVTSE5setupEv │ │ │ │ _ZN6AmpVTS9port_infoE │ │ │ │ _ZN10DescriptorI6AmpVTSE4_runEPvm │ │ │ │ _ZN6AmpVTS8subcycleIN3DSP11OversamplerILi8ELi64EEEEEvjRT_ │ │ │ │ _ZN6AmpVTS8subcycleIN3DSP11OversamplerILi4ELi32EEEEEvjRT_ │ │ │ │ _ZN6AmpVTS8subcycleIN3DSP11OversamplerILi2ELi32EEEEEvjRT_ │ │ │ │ _ZN6AmpVTS5cycleEj │ │ │ │ +_ZN10DescriptorI3SinE13_connect_portEPvmPf │ │ │ │ +_ZN10DescriptorI3SinE9_activateEPv │ │ │ │ +_ZN10DescriptorI3SinE8_cleanupEPv │ │ │ │ +_ZN10DescriptorI3SinE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ +_ZN3Sin8activateEv │ │ │ │ +_ZN3Sin5cycleEj │ │ │ │ +__asin_finite │ │ │ │ +_ZN10DescriptorI3SinE4_runEPvm │ │ │ │ +_ZN10DescriptorI3SinE5setupEv │ │ │ │ +_ZN3Sin9port_infoE │ │ │ │ _ZN10DescriptorI8PhaserIIE13_connect_portEPvmPf │ │ │ │ _ZN10DescriptorI8PhaserIIE9_activateEPv │ │ │ │ _ZN10DescriptorI8PhaserIIE8_cleanupEPv │ │ │ │ _ZN10DescriptorI8PhaserIIE12_instantiateEPK18_LADSPA_Descriptorm │ │ │ │ _ZN8PhaserII5cycleEj │ │ │ │ _ZN10DescriptorI8PhaserIIE4_runEPvm │ │ │ │ _ZN10DescriptorI8PhaserIIE5setupEv │ │ │ │ @@ -402,17 +402,14 @@ │ │ │ │ axDc`yDba │ │ │ │ ~P;d8`x` │ │ │ │ %~DsKsHO │ │ │ │ ysI{DsJxD │ │ │ │ %~DsKsHO │ │ │ │ ysI{DsJxD │ │ │ │ MbP?UUUUUU │ │ │ │ -'}DJKJHO │ │ │ │ -yJI{DJJxDyDc` │ │ │ │ - "coXgcU │ │ │ │ ?fff?fff │ │ │ │ :(@)@+@i │ │ │ │ %~DdKdHO │ │ │ │ ydI{DdJxD │ │ │ │ "cqYacV │ │ │ │ "cqYacV │ │ │ │ D'D&D#D │ │ │ │ @@ -420,14 +417,17 @@ │ │ │ │ `xDc`yDba │ │ │ │ ?333333(@ │ │ │ │ ?333333'@ │ │ │ │ ?333333(@ │ │ │ │ ?333333'@ │ │ │ │ ?333333(@ │ │ │ │ ?333333'@ │ │ │ │ +'}DJKJHO │ │ │ │ +yJI{DJJxDyDc` │ │ │ │ + "coXgcU │ │ │ │ ~+i#`hi8` │ │ │ │ z+j#`hj8` │ │ │ │ ~+k#`hk8` │ │ │ │ $z+l#`hl8` │ │ │ │ @~+m#`hm8` │ │ │ │ \z+n#`hn8` │ │ │ │ x~+o#`ho8` │ │ │ │ @@ -485,15 +485,14 @@ │ │ │ │ close (dB) │ │ │ │ mains (Hz) │ │ │ │ {0:'off',50:'global',60:'imperial'} │ │ │ │ AutoFilter │ │ │ │ C* AutoFilter - Self-modulating resonant filter │ │ │ │ {0:'low pass',1:'band pass',} │ │ │ │ {0:'breathy',1:'fat'} │ │ │ │ -C* Sin - Sine wave generator │ │ │ │ #AmpVTS │ │ │ │ C* AmpVTS - Idealised guitar amplification │ │ │ │ Tim Goetze , David Yeh │ │ │ │ {0:'2x',1:'4x',2:'8x'} │ │ │ │ tonestack │ │ │ │ +C* Sin - Sine wave generator │ │ │ │ PhaserII │ │ │ │ C* PhaserII - Mono phaser │ │ │ │ {0:'sine',1:'fractal'} │ │ │ │ resonance │ │ │ │ CabinetIV │ │ │ │ C* CabinetIV - Idealised loudspeaker cabinet │ │ │ │ {0: 'mega wookie 800', 1: 'mega wookie 812', 2: 'mega wookie 828', 3: 'mega wookie 868', 4: 'mega wookie 908', 5: 'mega wookie 912', 6: 'mega wookie 936', 7: 'mega wookie 968', 8: 'mega wookie 992', 9: 'unmatched', 10: 'twin A', 11: 'twin B', 12: 'twin C', 13: 'blue A', 14: 'blue B', 15: 'tweedie A', 16: 'tweedie B', 17: 'mini wookie A', 18: 'mini wookie B', 19: 'rosie A', 20: 'rosie B', 21: 'indigo', 22: 'angel', 23: 'sixty-one', 24: 'sixty-two'} │ │ │ ├── readelf --wide --decompress --hex-dump=.dynstr {} │ │ │ │ @@ -193,175 +193,175 @@ │ │ │ │ 0x000030c4 68456600 5f5a4e31 30446573 63726970 hEf._ZN10Descrip │ │ │ │ 0x000030d4 746f7249 31304175 746f4669 6c746572 torI10AutoFilter │ │ │ │ 0x000030e4 45345f72 756e4550 766d005f 5a4e3130 E4_runEPvm._ZN10 │ │ │ │ 0x000030f4 44657363 72697074 6f724931 30417574 DescriptorI10Aut │ │ │ │ 0x00003104 6f46696c 74657245 35736574 75704576 oFilterE5setupEv │ │ │ │ 0x00003114 005f5a4e 31304175 746f4669 6c746572 ._ZN10AutoFilter │ │ │ │ 0x00003124 39706f72 745f696e 666f4500 5f5a4e31 9port_infoE._ZN1 │ │ │ │ - 0x00003134 30446573 63726970 746f7249 3353696e 0DescriptorI3Sin │ │ │ │ - 0x00003144 4531335f 636f6e6e 6563745f 706f7274 E13_connect_port │ │ │ │ - 0x00003154 4550766d 5066005f 5a4e3130 44657363 EPvmPf._ZN10Desc │ │ │ │ - 0x00003164 72697074 6f724933 53696e45 395f6163 riptorI3SinE9_ac │ │ │ │ - 0x00003174 74697661 74654550 76005f5a 4e313044 tivateEPv._ZN10D │ │ │ │ - 0x00003184 65736372 6970746f 72493353 696e4538 escriptorI3SinE8 │ │ │ │ - 0x00003194 5f636c65 616e7570 45507600 5f5a4e31 _cleanupEPv._ZN1 │ │ │ │ - 0x000031a4 30446573 63726970 746f7249 3353696e 0DescriptorI3Sin │ │ │ │ - 0x000031b4 4531325f 696e7374 616e7469 61746545 E12_instantiateE │ │ │ │ - 0x000031c4 504b3138 5f4c4144 5350415f 44657363 PK18_LADSPA_Desc │ │ │ │ - 0x000031d4 72697074 6f726d00 5f5a4e33 53696e38 riptorm._ZN3Sin8 │ │ │ │ - 0x000031e4 61637469 76617465 4576005f 5a4e3353 activateEv._ZN3S │ │ │ │ - 0x000031f4 696e3563 79636c65 456a005f 5f617369 in5cycleEj.__asi │ │ │ │ - 0x00003204 6e5f6669 6e697465 005f5a4e 31304465 n_finite._ZN10De │ │ │ │ - 0x00003214 73637269 70746f72 49335369 6e45345f scriptorI3SinE4_ │ │ │ │ - 0x00003224 72756e45 50766d00 5f5a4e31 30446573 runEPvm._ZN10Des │ │ │ │ - 0x00003234 63726970 746f7249 3353696e 45357365 criptorI3SinE5se │ │ │ │ - 0x00003244 74757045 76005f5a 4e335369 6e39706f tupEv._ZN3Sin9po │ │ │ │ - 0x00003254 72745f69 6e666f45 005f5a4e 31304465 rt_infoE._ZN10De │ │ │ │ - 0x00003264 73637269 70746f72 49385361 74757261 scriptorI8Satura │ │ │ │ - 0x00003274 74654531 335f636f 6e6e6563 745f706f teE13_connect_po │ │ │ │ - 0x00003284 72744550 766d5066 005f5a4e 31304465 rtEPvmPf._ZN10De │ │ │ │ - 0x00003294 73637269 70746f72 49385361 74757261 scriptorI8Satura │ │ │ │ - 0x000032a4 74654539 5f616374 69766174 65455076 teE9_activateEPv │ │ │ │ - 0x000032b4 005f5a4e 31304465 73637269 70746f72 ._ZN10Descriptor │ │ │ │ - 0x000032c4 49355370 69636545 31335f63 6f6e6e65 I5SpiceE13_conne │ │ │ │ - 0x000032d4 63745f70 6f727445 50766d50 66005f5a ct_portEPvmPf._Z │ │ │ │ - 0x000032e4 4e313044 65736372 6970746f 72493553 N10DescriptorI5S │ │ │ │ - 0x000032f4 70696365 45395f61 63746976 61746545 piceE9_activateE │ │ │ │ - 0x00003304 5076005f 5a4e3130 44657363 72697074 Pv._ZN10Descript │ │ │ │ - 0x00003314 6f724937 53706963 65583245 31335f63 orI7SpiceX2E13_c │ │ │ │ - 0x00003324 6f6e6e65 63745f70 6f727445 50766d50 onnect_portEPvmP │ │ │ │ - 0x00003334 66005f5a 4e313044 65736372 6970746f f._ZN10Descripto │ │ │ │ - 0x00003344 72493753 70696365 58324539 5f616374 rI7SpiceX2E9_act │ │ │ │ - 0x00003354 69766174 65455076 005f5a4e 31304465 ivateEPv._ZN10De │ │ │ │ - 0x00003364 73637269 70746f72 49385361 74757261 scriptorI8Satura │ │ │ │ - 0x00003374 74654538 5f636c65 616e7570 45507600 teE8_cleanupEPv. │ │ │ │ - 0x00003384 5f5a4e31 30446573 63726970 746f7249 _ZN10DescriptorI │ │ │ │ - 0x00003394 35537069 63654538 5f636c65 616e7570 5SpiceE8_cleanup │ │ │ │ - 0x000033a4 45507600 5f5a4e31 30446573 63726970 EPv._ZN10Descrip │ │ │ │ - 0x000033b4 746f7249 37537069 63655832 45385f63 torI7SpiceX2E8_c │ │ │ │ - 0x000033c4 6c65616e 75704550 76005f5a 31335f70 leanupEPv._Z13_p │ │ │ │ - 0x000033d4 6f776572 5f636c69 705f3766 005f5a4e ower_clip_7f._ZN │ │ │ │ - 0x000033e4 38536174 75726174 6534696e 69744576 8Saturate4initEv │ │ │ │ - 0x000033f4 005f5a4e 31304465 73637269 70746f72 ._ZN10Descriptor │ │ │ │ - 0x00003404 49385361 74757261 74654531 325f696e I8SaturateE12_in │ │ │ │ - 0x00003414 7374616e 74696174 6545504b 31385f4c stantiateEPK18_L │ │ │ │ - 0x00003424 41445350 415f4465 73637269 70746f72 ADSPA_Descriptor │ │ │ │ - 0x00003434 6d006d61 6c6c6f63 0063616c 6c6f6300 m.malloc.calloc. │ │ │ │ - 0x00003444 5f5a4e38 53617475 72617465 38616374 _ZN8Saturate8act │ │ │ │ - 0x00003454 69766174 65457600 5f5a4e38 53617475 ivateEv._ZN8Satu │ │ │ │ - 0x00003464 72617465 35637963 6c65456a 005f5a4e rate5cycleEj._ZN │ │ │ │ - 0x00003474 33445350 3130506f 6c796e6f 6d69616c 3DSP10Polynomial │ │ │ │ - 0x00003484 34617461 6e456600 5f5a4e33 44535031 4atanEf._ZN3DSP1 │ │ │ │ - 0x00003494 30506f6c 796e6f6d 69616c34 6f6e6535 0Polynomial4one5 │ │ │ │ - 0x000034a4 4566005f 5a4e3344 53503130 506f6c79 Ef._ZN3DSP10Poly │ │ │ │ - 0x000034b4 6e6f6d69 616c3661 74616e31 35456600 nomial6atan15Ef. │ │ │ │ - 0x000034c4 5f5a4e33 44535031 30506f6c 796e6f6d _ZN3DSP10Polynom │ │ │ │ - 0x000034d4 69616c35 6f6e6535 33456600 5f5a4e33 ial5one53Ef._ZN3 │ │ │ │ - 0x000034e4 44535031 30506f6c 796e6f6d 69616c35 DSP10Polynomial5 │ │ │ │ - 0x000034f4 636c6970 33456600 5f5a4e33 44535031 clip3Ef._ZN3DSP1 │ │ │ │ - 0x00003504 30506f6c 796e6f6d 69616c35 636c6970 0Polynomial5clip │ │ │ │ - 0x00003514 39456600 5f5a4e33 44535031 30506f6c 9Ef._ZN3DSP10Pol │ │ │ │ - 0x00003524 796e6f6d 69616c34 73696e31 4566005f ynomial4sin1Ef._ │ │ │ │ - 0x00003534 5a4e3344 53503130 506f6c79 6e6f6d69 ZN3DSP10Polynomi │ │ │ │ - 0x00003544 616c3132 706f7765 725f636c 69705f37 al12power_clip_7 │ │ │ │ - 0x00003554 4566005f 5a4e3130 44657363 72697074 Ef._ZN10Descript │ │ │ │ - 0x00003564 6f724938 53617475 72617465 45345f72 orI8SaturateE4_r │ │ │ │ - 0x00003574 756e4550 766d005f 5a4e3130 44657363 unEPvm._ZN10Desc │ │ │ │ - 0x00003584 72697074 6f724938 53617475 72617465 riptorI8Saturate │ │ │ │ - 0x00003594 45357365 74757045 76005f5a 4e385361 E5setupEv._ZN8Sa │ │ │ │ - 0x000035a4 74757261 74653970 6f72745f 696e666f turate9port_info │ │ │ │ - 0x000035b4 45005f5a 4e355370 69636534 696e6974 E._ZN5Spice4init │ │ │ │ - 0x000035c4 4576005f 5a4e3130 44657363 72697074 Ev._ZN10Descript │ │ │ │ - 0x000035d4 6f724935 53706963 65453132 5f696e73 orI5SpiceE12_ins │ │ │ │ - 0x000035e4 74616e74 69617465 45504b31 385f4c41 tantiateEPK18_LA │ │ │ │ - 0x000035f4 44535041 5f446573 63726970 746f726d DSPA_Descriptorm │ │ │ │ - 0x00003604 005f5a4e 35537069 63653861 63746976 ._ZN5Spice8activ │ │ │ │ - 0x00003614 61746545 76005f5a 4e313044 65736372 ateEv._ZN10Descr │ │ │ │ - 0x00003624 6970746f 72493553 70696365 45357365 iptorI5SpiceE5se │ │ │ │ - 0x00003634 74757045 76005f5a 4e355370 69636539 tupEv._ZN5Spice9 │ │ │ │ - 0x00003644 706f7274 5f696e66 6f45005f 5a4e3130 port_infoE._ZN10 │ │ │ │ - 0x00003654 44657363 72697074 6f724935 53706963 DescriptorI5Spic │ │ │ │ - 0x00003664 6545345f 72756e45 50766d00 5f5a4e37 eE4_runEPvm._ZN7 │ │ │ │ - 0x00003674 53706963 65583234 696e6974 4576005f SpiceX24initEv._ │ │ │ │ - 0x00003684 5a4e3130 44657363 72697074 6f724937 ZN10DescriptorI7 │ │ │ │ - 0x00003694 53706963 65583245 31325f69 6e737461 SpiceX2E12_insta │ │ │ │ - 0x000036a4 6e746961 74654550 4b31385f 4c414453 ntiateEPK18_LADS │ │ │ │ - 0x000036b4 50415f44 65736372 6970746f 726d005f PA_Descriptorm._ │ │ │ │ - 0x000036c4 5a4e3753 70696365 58323861 63746976 ZN7SpiceX28activ │ │ │ │ - 0x000036d4 61746545 76005f5a 4e313044 65736372 ateEv._ZN10Descr │ │ │ │ - 0x000036e4 6970746f 72493753 70696365 58324535 iptorI7SpiceX2E5 │ │ │ │ - 0x000036f4 73657475 70457600 5f5a4e37 53706963 setupEv._ZN7Spic │ │ │ │ - 0x00003704 65583239 706f7274 5f696e66 6f45005f eX29port_infoE._ │ │ │ │ - 0x00003714 5a4e3130 44657363 72697074 6f724937 ZN10DescriptorI7 │ │ │ │ - 0x00003724 53706963 65583245 345f7275 6e455076 SpiceX2E4_runEPv │ │ │ │ - 0x00003734 6d005f5a 4e334453 50313142 75747465 m._ZN3DSP11Butte │ │ │ │ - 0x00003744 72776f72 74683248 50496645 45766652 rworth2HPIfEEvfR │ │ │ │ - 0x00003754 4e535f34 49495232 49545f45 45005f5a NS_4IIR2IT_EE._Z │ │ │ │ - 0x00003764 4e375370 69636558 32356379 636c6545 N7SpiceX25cycleE │ │ │ │ - 0x00003774 6a005f5f 65787032 5f66696e 69746500 j.__exp2_finite. │ │ │ │ - 0x00003784 5f5a4e35 53706963 65356379 636c6545 _ZN5Spice5cycleE │ │ │ │ - 0x00003794 6a005f5a 4e313044 65736372 6970746f j._ZN10Descripto │ │ │ │ - 0x000037a4 72493746 72616374 616c4531 335f636f rI7FractalE13_co │ │ │ │ - 0x000037b4 6e6e6563 745f706f 72744550 766d5066 nnect_portEPvmPf │ │ │ │ - 0x000037c4 005f5a4e 31304465 73637269 70746f72 ._ZN10Descriptor │ │ │ │ - 0x000037d4 49374672 61637461 6c45395f 61637469 I7FractalE9_acti │ │ │ │ - 0x000037e4 76617465 45507600 5f5a4e31 30446573 vateEPv._ZN10Des │ │ │ │ - 0x000037f4 63726970 746f7249 37467261 6374616c criptorI7Fractal │ │ │ │ - 0x00003804 45385f63 6c65616e 75704550 76005f5a E8_cleanupEPv._Z │ │ │ │ - 0x00003814 4e374672 61637461 6c34696e 69744576 N7Fractal4initEv │ │ │ │ - 0x00003824 005f5a4e 31304465 73637269 70746f72 ._ZN10Descriptor │ │ │ │ - 0x00003834 49374672 61637461 6c453132 5f696e73 I7FractalE12_ins │ │ │ │ - 0x00003844 74616e74 69617465 45504b31 385f4c41 tantiateEPK18_LA │ │ │ │ - 0x00003854 44535041 5f446573 63726970 746f726d DSPA_Descriptorm │ │ │ │ - 0x00003864 005f5a4e 37467261 6374616c 38616374 ._ZN7Fractal8act │ │ │ │ - 0x00003874 69766174 65457600 5f5a4e31 30446573 ivateEv._ZN10Des │ │ │ │ - 0x00003884 63726970 746f7249 37467261 6374616c criptorI7Fractal │ │ │ │ - 0x00003894 45357365 74757045 76005f5a 4e374672 E5setupEv._ZN7Fr │ │ │ │ - 0x000038a4 61637461 6c39706f 72745f69 6e666f45 actal9port_infoE │ │ │ │ - 0x000038b4 005f5a4e 31304465 73637269 70746f72 ._ZN10Descriptor │ │ │ │ - 0x000038c4 49374672 61637461 6c45345f 72756e45 I7FractalE4_runE │ │ │ │ - 0x000038d4 50766d00 5f5a4e37 46726163 74616c38 Pvm._ZN7Fractal8 │ │ │ │ - 0x000038e4 73756263 79636c65 494c6930 45454576 subcycleILi0EEEv │ │ │ │ - 0x000038f4 6a005f5a 4e374672 61637461 6c387375 j._ZN7Fractal8su │ │ │ │ - 0x00003904 62637963 6c65494c 69314545 45766a00 bcycleILi1EEEvj. │ │ │ │ - 0x00003914 5f5a4e37 46726163 74616c35 6379636c _ZN7Fractal5cycl │ │ │ │ - 0x00003924 65456a00 5f5a4e31 30446573 63726970 eEj._ZN10Descrip │ │ │ │ - 0x00003934 746f7249 36416d70 56545345 31335f63 torI6AmpVTSE13_c │ │ │ │ - 0x00003944 6f6e6e65 63745f70 6f727445 50766d50 onnect_portEPvmP │ │ │ │ - 0x00003954 66005f5a 4e313044 65736372 6970746f f._ZN10Descripto │ │ │ │ - 0x00003964 72493641 6d705654 5345395f 61637469 rI6AmpVTSE9_acti │ │ │ │ - 0x00003974 76617465 45507600 5f5a4e31 30446573 vateEPv._ZN10Des │ │ │ │ - 0x00003984 63726970 746f7249 36416d70 56545345 criptorI6AmpVTSE │ │ │ │ - 0x00003994 385f636c 65616e75 70455076 005f5a4e 8_cleanupEPv._ZN │ │ │ │ - 0x000039a4 36416d70 56545334 696e6974 4576005f 6AmpVTS4initEv._ │ │ │ │ - 0x000039b4 5a4e3130 44657363 72697074 6f724936 ZN10DescriptorI6 │ │ │ │ - 0x000039c4 416d7056 54534531 325f696e 7374616e AmpVTSE12_instan │ │ │ │ - 0x000039d4 74696174 6545504b 31385f4c 41445350 tiateEPK18_LADSP │ │ │ │ - 0x000039e4 415f4465 73637269 70746f72 6d005f5a A_Descriptorm._Z │ │ │ │ - 0x000039f4 4e36416d 70565453 38616374 69766174 N6AmpVTS8activat │ │ │ │ - 0x00003a04 65457600 5f5a4e36 416d7056 54533873 eEv._ZN6AmpVTS8s │ │ │ │ - 0x00003a14 65747261 74696f45 69005f5a 4e313044 etratioEi._ZN10D │ │ │ │ - 0x00003a24 65736372 6970746f 72493641 6d705654 escriptorI6AmpVT │ │ │ │ - 0x00003a34 53453573 65747570 4576005f 5a4e3641 SE5setupEv._ZN6A │ │ │ │ - 0x00003a44 6d705654 5339706f 72745f69 6e666f45 mpVTS9port_infoE │ │ │ │ - 0x00003a54 005f5a4e 31304465 73637269 70746f72 ._ZN10Descriptor │ │ │ │ - 0x00003a64 4936416d 70565453 45345f72 756e4550 I6AmpVTSE4_runEP │ │ │ │ - 0x00003a74 766d005f 5a4e3641 6d705654 53387375 vm._ZN6AmpVTS8su │ │ │ │ - 0x00003a84 62637963 6c65494e 33445350 31314f76 bcycleIN3DSP11Ov │ │ │ │ - 0x00003a94 65727361 6d706c65 72494c69 38454c69 ersamplerILi8ELi │ │ │ │ - 0x00003aa4 36344545 45454576 6a52545f 005f5a4e 64EEEEEvjRT_._ZN │ │ │ │ - 0x00003ab4 36416d70 56545338 73756263 79636c65 6AmpVTS8subcycle │ │ │ │ - 0x00003ac4 494e3344 53503131 4f766572 73616d70 IN3DSP11Oversamp │ │ │ │ - 0x00003ad4 6c657249 4c693445 4c693332 45454545 lerILi4ELi32EEEE │ │ │ │ - 0x00003ae4 45766a52 545f005f 5a4e3641 6d705654 EvjRT_._ZN6AmpVT │ │ │ │ - 0x00003af4 53387375 62637963 6c65494e 33445350 S8subcycleIN3DSP │ │ │ │ - 0x00003b04 31314f76 65727361 6d706c65 72494c69 11OversamplerILi │ │ │ │ - 0x00003b14 32454c69 33324545 45454576 6a52545f 2ELi32EEEEEvjRT_ │ │ │ │ - 0x00003b24 005f5a4e 36416d70 56545335 6379636c ._ZN6AmpVTS5cycl │ │ │ │ - 0x00003b34 65456a00 5f5a4e31 30446573 63726970 eEj._ZN10Descrip │ │ │ │ + 0x00003134 30446573 63726970 746f7249 38536174 0DescriptorI8Sat │ │ │ │ + 0x00003144 75726174 65453133 5f636f6e 6e656374 urateE13_connect │ │ │ │ + 0x00003154 5f706f72 74455076 6d506600 5f5a4e31 _portEPvmPf._ZN1 │ │ │ │ + 0x00003164 30446573 63726970 746f7249 38536174 0DescriptorI8Sat │ │ │ │ + 0x00003174 75726174 6545395f 61637469 76617465 urateE9_activate │ │ │ │ + 0x00003184 45507600 5f5a4e31 30446573 63726970 EPv._ZN10Descrip │ │ │ │ + 0x00003194 746f7249 35537069 63654531 335f636f torI5SpiceE13_co │ │ │ │ + 0x000031a4 6e6e6563 745f706f 72744550 766d5066 nnect_portEPvmPf │ │ │ │ + 0x000031b4 005f5a4e 31304465 73637269 70746f72 ._ZN10Descriptor │ │ │ │ + 0x000031c4 49355370 69636545 395f6163 74697661 I5SpiceE9_activa │ │ │ │ + 0x000031d4 74654550 76005f5a 4e313044 65736372 teEPv._ZN10Descr │ │ │ │ + 0x000031e4 6970746f 72493753 70696365 58324531 iptorI7SpiceX2E1 │ │ │ │ + 0x000031f4 335f636f 6e6e6563 745f706f 72744550 3_connect_portEP │ │ │ │ + 0x00003204 766d5066 005f5a4e 31304465 73637269 vmPf._ZN10Descri │ │ │ │ + 0x00003214 70746f72 49375370 69636558 3245395f ptorI7SpiceX2E9_ │ │ │ │ + 0x00003224 61637469 76617465 45507600 5f5a4e31 activateEPv._ZN1 │ │ │ │ + 0x00003234 30446573 63726970 746f7249 38536174 0DescriptorI8Sat │ │ │ │ + 0x00003244 75726174 6545385f 636c6561 6e757045 urateE8_cleanupE │ │ │ │ + 0x00003254 5076005f 5a4e3130 44657363 72697074 Pv._ZN10Descript │ │ │ │ + 0x00003264 6f724935 53706963 6545385f 636c6561 orI5SpiceE8_clea │ │ │ │ + 0x00003274 6e757045 5076005f 5a4e3130 44657363 nupEPv._ZN10Desc │ │ │ │ + 0x00003284 72697074 6f724937 53706963 65583245 riptorI7SpiceX2E │ │ │ │ + 0x00003294 385f636c 65616e75 70455076 005f5a31 8_cleanupEPv._Z1 │ │ │ │ + 0x000032a4 335f706f 7765725f 636c6970 5f376600 3_power_clip_7f. │ │ │ │ + 0x000032b4 5f5a4e38 53617475 72617465 34696e69 _ZN8Saturate4ini │ │ │ │ + 0x000032c4 74457600 5f5a4e31 30446573 63726970 tEv._ZN10Descrip │ │ │ │ + 0x000032d4 746f7249 38536174 75726174 65453132 torI8SaturateE12 │ │ │ │ + 0x000032e4 5f696e73 74616e74 69617465 45504b31 _instantiateEPK1 │ │ │ │ + 0x000032f4 385f4c41 44535041 5f446573 63726970 8_LADSPA_Descrip │ │ │ │ + 0x00003304 746f726d 006d616c 6c6f6300 63616c6c torm.malloc.call │ │ │ │ + 0x00003314 6f63005f 5a4e3853 61747572 61746538 oc._ZN8Saturate8 │ │ │ │ + 0x00003324 61637469 76617465 4576005f 5a4e3853 activateEv._ZN8S │ │ │ │ + 0x00003334 61747572 61746535 6379636c 65456a00 aturate5cycleEj. │ │ │ │ + 0x00003344 5f5a4e33 44535031 30506f6c 796e6f6d _ZN3DSP10Polynom │ │ │ │ + 0x00003354 69616c34 6174616e 4566005f 5a4e3344 ial4atanEf._ZN3D │ │ │ │ + 0x00003364 53503130 506f6c79 6e6f6d69 616c346f SP10Polynomial4o │ │ │ │ + 0x00003374 6e653545 66005f5a 4e334453 50313050 ne5Ef._ZN3DSP10P │ │ │ │ + 0x00003384 6f6c796e 6f6d6961 6c366174 616e3135 olynomial6atan15 │ │ │ │ + 0x00003394 4566005f 5a4e3344 53503130 506f6c79 Ef._ZN3DSP10Poly │ │ │ │ + 0x000033a4 6e6f6d69 616c356f 6e653533 4566005f nomial5one53Ef._ │ │ │ │ + 0x000033b4 5a4e3344 53503130 506f6c79 6e6f6d69 ZN3DSP10Polynomi │ │ │ │ + 0x000033c4 616c3563 6c697033 4566005f 5a4e3344 al5clip3Ef._ZN3D │ │ │ │ + 0x000033d4 53503130 506f6c79 6e6f6d69 616c3563 SP10Polynomial5c │ │ │ │ + 0x000033e4 6c697039 4566005f 5a4e3344 53503130 lip9Ef._ZN3DSP10 │ │ │ │ + 0x000033f4 506f6c79 6e6f6d69 616c3473 696e3145 Polynomial4sin1E │ │ │ │ + 0x00003404 66005f5a 4e334453 50313050 6f6c796e f._ZN3DSP10Polyn │ │ │ │ + 0x00003414 6f6d6961 6c313270 6f776572 5f636c69 omial12power_cli │ │ │ │ + 0x00003424 705f3745 66005f5a 4e313044 65736372 p_7Ef._ZN10Descr │ │ │ │ + 0x00003434 6970746f 72493853 61747572 61746545 iptorI8SaturateE │ │ │ │ + 0x00003444 345f7275 6e455076 6d005f5a 4e313044 4_runEPvm._ZN10D │ │ │ │ + 0x00003454 65736372 6970746f 72493853 61747572 escriptorI8Satur │ │ │ │ + 0x00003464 61746545 35736574 75704576 005f5a4e ateE5setupEv._ZN │ │ │ │ + 0x00003474 38536174 75726174 6539706f 72745f69 8Saturate9port_i │ │ │ │ + 0x00003484 6e666f45 005f5a4e 35537069 63653469 nfoE._ZN5Spice4i │ │ │ │ + 0x00003494 6e697445 76005f5a 4e313044 65736372 nitEv._ZN10Descr │ │ │ │ + 0x000034a4 6970746f 72493553 70696365 4531325f iptorI5SpiceE12_ │ │ │ │ + 0x000034b4 696e7374 616e7469 61746545 504b3138 instantiateEPK18 │ │ │ │ + 0x000034c4 5f4c4144 5350415f 44657363 72697074 _LADSPA_Descript │ │ │ │ + 0x000034d4 6f726d00 5f5a4e35 53706963 65386163 orm._ZN5Spice8ac │ │ │ │ + 0x000034e4 74697661 74654576 005f5a4e 31304465 tivateEv._ZN10De │ │ │ │ + 0x000034f4 73637269 70746f72 49355370 69636545 scriptorI5SpiceE │ │ │ │ + 0x00003504 35736574 75704576 005f5a4e 35537069 5setupEv._ZN5Spi │ │ │ │ + 0x00003514 63653970 6f72745f 696e666f 45005f5a ce9port_infoE._Z │ │ │ │ + 0x00003524 4e313044 65736372 6970746f 72493553 N10DescriptorI5S │ │ │ │ + 0x00003534 70696365 45345f72 756e4550 766d005f piceE4_runEPvm._ │ │ │ │ + 0x00003544 5a4e3753 70696365 58323469 6e697445 ZN7SpiceX24initE │ │ │ │ + 0x00003554 76005f5a 4e313044 65736372 6970746f v._ZN10Descripto │ │ │ │ + 0x00003564 72493753 70696365 58324531 325f696e rI7SpiceX2E12_in │ │ │ │ + 0x00003574 7374616e 74696174 6545504b 31385f4c stantiateEPK18_L │ │ │ │ + 0x00003584 41445350 415f4465 73637269 70746f72 ADSPA_Descriptor │ │ │ │ + 0x00003594 6d005f5a 4e375370 69636558 32386163 m._ZN7SpiceX28ac │ │ │ │ + 0x000035a4 74697661 74654576 005f5a4e 31304465 tivateEv._ZN10De │ │ │ │ + 0x000035b4 73637269 70746f72 49375370 69636558 scriptorI7SpiceX │ │ │ │ + 0x000035c4 32453573 65747570 4576005f 5a4e3753 2E5setupEv._ZN7S │ │ │ │ + 0x000035d4 70696365 58323970 6f72745f 696e666f piceX29port_info │ │ │ │ + 0x000035e4 45005f5a 4e313044 65736372 6970746f E._ZN10Descripto │ │ │ │ + 0x000035f4 72493753 70696365 58324534 5f72756e rI7SpiceX2E4_run │ │ │ │ + 0x00003604 4550766d 005f5a4e 33445350 31314275 EPvm._ZN3DSP11Bu │ │ │ │ + 0x00003614 74746572 776f7274 68324850 49664545 tterworth2HPIfEE │ │ │ │ + 0x00003624 7666524e 535f3449 49523249 545f4545 vfRNS_4IIR2IT_EE │ │ │ │ + 0x00003634 005f5a4e 37537069 63655832 35637963 ._ZN7SpiceX25cyc │ │ │ │ + 0x00003644 6c65456a 005f5f65 7870325f 66696e69 leEj.__exp2_fini │ │ │ │ + 0x00003654 7465005f 5a4e3553 70696365 35637963 te._ZN5Spice5cyc │ │ │ │ + 0x00003664 6c65456a 005f5a4e 31304465 73637269 leEj._ZN10Descri │ │ │ │ + 0x00003674 70746f72 49374672 61637461 6c453133 ptorI7FractalE13 │ │ │ │ + 0x00003684 5f636f6e 6e656374 5f706f72 74455076 _connect_portEPv │ │ │ │ + 0x00003694 6d506600 5f5a4e31 30446573 63726970 mPf._ZN10Descrip │ │ │ │ + 0x000036a4 746f7249 37467261 6374616c 45395f61 torI7FractalE9_a │ │ │ │ + 0x000036b4 63746976 61746545 5076005f 5a4e3130 ctivateEPv._ZN10 │ │ │ │ + 0x000036c4 44657363 72697074 6f724937 46726163 DescriptorI7Frac │ │ │ │ + 0x000036d4 74616c45 385f636c 65616e75 70455076 talE8_cleanupEPv │ │ │ │ + 0x000036e4 005f5a4e 37467261 6374616c 34696e69 ._ZN7Fractal4ini │ │ │ │ + 0x000036f4 74457600 5f5a4e31 30446573 63726970 tEv._ZN10Descrip │ │ │ │ + 0x00003704 746f7249 37467261 6374616c 4531325f torI7FractalE12_ │ │ │ │ + 0x00003714 696e7374 616e7469 61746545 504b3138 instantiateEPK18 │ │ │ │ + 0x00003724 5f4c4144 5350415f 44657363 72697074 _LADSPA_Descript │ │ │ │ + 0x00003734 6f726d00 5f5a4e37 46726163 74616c38 orm._ZN7Fractal8 │ │ │ │ + 0x00003744 61637469 76617465 4576005f 5a4e3130 activateEv._ZN10 │ │ │ │ + 0x00003754 44657363 72697074 6f724937 46726163 DescriptorI7Frac │ │ │ │ + 0x00003764 74616c45 35736574 75704576 005f5a4e talE5setupEv._ZN │ │ │ │ + 0x00003774 37467261 6374616c 39706f72 745f696e 7Fractal9port_in │ │ │ │ + 0x00003784 666f4500 5f5a4e31 30446573 63726970 foE._ZN10Descrip │ │ │ │ + 0x00003794 746f7249 37467261 6374616c 45345f72 torI7FractalE4_r │ │ │ │ + 0x000037a4 756e4550 766d005f 5a4e3746 72616374 unEPvm._ZN7Fract │ │ │ │ + 0x000037b4 616c3873 75626379 636c6549 4c693045 al8subcycleILi0E │ │ │ │ + 0x000037c4 4545766a 005f5a4e 37467261 6374616c EEvj._ZN7Fractal │ │ │ │ + 0x000037d4 38737562 6379636c 65494c69 31454545 8subcycleILi1EEE │ │ │ │ + 0x000037e4 766a005f 5a4e3746 72616374 616c3563 vj._ZN7Fractal5c │ │ │ │ + 0x000037f4 79636c65 456a005f 5a4e3130 44657363 ycleEj._ZN10Desc │ │ │ │ + 0x00003804 72697074 6f724936 416d7056 54534531 riptorI6AmpVTSE1 │ │ │ │ + 0x00003814 335f636f 6e6e6563 745f706f 72744550 3_connect_portEP │ │ │ │ + 0x00003824 766d5066 005f5a4e 31304465 73637269 vmPf._ZN10Descri │ │ │ │ + 0x00003834 70746f72 4936416d 70565453 45395f61 ptorI6AmpVTSE9_a │ │ │ │ + 0x00003844 63746976 61746545 5076005f 5a4e3130 ctivateEPv._ZN10 │ │ │ │ + 0x00003854 44657363 72697074 6f724936 416d7056 DescriptorI6AmpV │ │ │ │ + 0x00003864 54534538 5f636c65 616e7570 45507600 TSE8_cleanupEPv. │ │ │ │ + 0x00003874 5f5a4e36 416d7056 54533469 6e697445 _ZN6AmpVTS4initE │ │ │ │ + 0x00003884 76005f5a 4e313044 65736372 6970746f v._ZN10Descripto │ │ │ │ + 0x00003894 72493641 6d705654 53453132 5f696e73 rI6AmpVTSE12_ins │ │ │ │ + 0x000038a4 74616e74 69617465 45504b31 385f4c41 tantiateEPK18_LA │ │ │ │ + 0x000038b4 44535041 5f446573 63726970 746f726d DSPA_Descriptorm │ │ │ │ + 0x000038c4 005f5a4e 36416d70 56545338 61637469 ._ZN6AmpVTS8acti │ │ │ │ + 0x000038d4 76617465 4576005f 5a4e3641 6d705654 vateEv._ZN6AmpVT │ │ │ │ + 0x000038e4 53387365 74726174 696f4569 005f5a4e S8setratioEi._ZN │ │ │ │ + 0x000038f4 31304465 73637269 70746f72 4936416d 10DescriptorI6Am │ │ │ │ + 0x00003904 70565453 45357365 74757045 76005f5a pVTSE5setupEv._Z │ │ │ │ + 0x00003914 4e36416d 70565453 39706f72 745f696e N6AmpVTS9port_in │ │ │ │ + 0x00003924 666f4500 5f5a4e31 30446573 63726970 foE._ZN10Descrip │ │ │ │ + 0x00003934 746f7249 36416d70 56545345 345f7275 torI6AmpVTSE4_ru │ │ │ │ + 0x00003944 6e455076 6d005f5a 4e36416d 70565453 nEPvm._ZN6AmpVTS │ │ │ │ + 0x00003954 38737562 6379636c 65494e33 44535031 8subcycleIN3DSP1 │ │ │ │ + 0x00003964 314f7665 7273616d 706c6572 494c6938 1OversamplerILi8 │ │ │ │ + 0x00003974 454c6936 34454545 4545766a 52545f00 ELi64EEEEEvjRT_. │ │ │ │ + 0x00003984 5f5a4e36 416d7056 54533873 75626379 _ZN6AmpVTS8subcy │ │ │ │ + 0x00003994 636c6549 4e334453 5031314f 76657273 cleIN3DSP11Overs │ │ │ │ + 0x000039a4 616d706c 6572494c 6934454c 69333245 amplerILi4ELi32E │ │ │ │ + 0x000039b4 45454545 766a5254 5f005f5a 4e36416d EEEEvjRT_._ZN6Am │ │ │ │ + 0x000039c4 70565453 38737562 6379636c 65494e33 pVTS8subcycleIN3 │ │ │ │ + 0x000039d4 44535031 314f7665 7273616d 706c6572 DSP11Oversampler │ │ │ │ + 0x000039e4 494c6932 454c6933 32454545 4545766a ILi2ELi32EEEEEvj │ │ │ │ + 0x000039f4 52545f00 5f5a4e36 416d7056 54533563 RT_._ZN6AmpVTS5c │ │ │ │ + 0x00003a04 79636c65 456a005f 5a4e3130 44657363 ycleEj._ZN10Desc │ │ │ │ + 0x00003a14 72697074 6f724933 53696e45 31335f63 riptorI3SinE13_c │ │ │ │ + 0x00003a24 6f6e6e65 63745f70 6f727445 50766d50 onnect_portEPvmP │ │ │ │ + 0x00003a34 66005f5a 4e313044 65736372 6970746f f._ZN10Descripto │ │ │ │ + 0x00003a44 72493353 696e4539 5f616374 69766174 rI3SinE9_activat │ │ │ │ + 0x00003a54 65455076 005f5a4e 31304465 73637269 eEPv._ZN10Descri │ │ │ │ + 0x00003a64 70746f72 49335369 6e45385f 636c6561 ptorI3SinE8_clea │ │ │ │ + 0x00003a74 6e757045 5076005f 5a4e3130 44657363 nupEPv._ZN10Desc │ │ │ │ + 0x00003a84 72697074 6f724933 53696e45 31325f69 riptorI3SinE12_i │ │ │ │ + 0x00003a94 6e737461 6e746961 74654550 4b31385f nstantiateEPK18_ │ │ │ │ + 0x00003aa4 4c414453 50415f44 65736372 6970746f LADSPA_Descripto │ │ │ │ + 0x00003ab4 726d005f 5a4e3353 696e3861 63746976 rm._ZN3Sin8activ │ │ │ │ + 0x00003ac4 61746545 76005f5a 4e335369 6e356379 ateEv._ZN3Sin5cy │ │ │ │ + 0x00003ad4 636c6545 6a005f5f 6173696e 5f66696e cleEj.__asin_fin │ │ │ │ + 0x00003ae4 69746500 5f5a4e31 30446573 63726970 ite._ZN10Descrip │ │ │ │ + 0x00003af4 746f7249 3353696e 45345f72 756e4550 torI3SinE4_runEP │ │ │ │ + 0x00003b04 766d005f 5a4e3130 44657363 72697074 vm._ZN10Descript │ │ │ │ + 0x00003b14 6f724933 53696e45 35736574 75704576 orI3SinE5setupEv │ │ │ │ + 0x00003b24 005f5a4e 3353696e 39706f72 745f696e ._ZN3Sin9port_in │ │ │ │ + 0x00003b34 666f4500 5f5a4e31 30446573 63726970 foE._ZN10Descrip │ │ │ │ 0x00003b44 746f7249 38506861 73657249 49453133 torI8PhaserIIE13 │ │ │ │ 0x00003b54 5f636f6e 6e656374 5f706f72 74455076 _connect_portEPv │ │ │ │ 0x00003b64 6d506600 5f5a4e31 30446573 63726970 mPf._ZN10Descrip │ │ │ │ 0x00003b74 746f7249 38506861 73657249 4945395f torI8PhaserIIE9_ │ │ │ │ 0x00003b84 61637469 76617465 45507600 5f5a4e31 activateEPv._ZN1 │ │ │ │ 0x00003b94 30446573 63726970 746f7249 38506861 0DescriptorI8Pha │ │ │ │ 0x00003ba4 73657249 4945385f 636c6561 6e757045 serIIE8_cleanupE │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -76,15 +76,15 @@ │ │ │ │ add r3, pc │ │ │ │ str r3, [r0, #20] │ │ │ │ bx lr │ │ │ │ cbz r4, 76fc │ │ │ │ movs r4, r0 │ │ │ │ lsls r4, r6, #12 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [sp, #968] @ 0x3c8 │ │ │ │ + str r2, [sp, #824] @ 0x338 │ │ │ │ movs r3, r0 │ │ │ │ ldr r2, [pc, #16] @ (76c0 ) │ │ │ │ ldr r1, [pc, #20] @ (76c4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [pc, #20] @ (76c8 ) │ │ │ │ ldr r0, [r2, r1] │ │ │ │ ldr r1, [r2, r3] │ │ │ │ @@ -10485,713 +10485,32 @@ │ │ │ │ blx 6f64 │ │ │ │ movs r0, #0 │ │ │ │ str r0, [r4, #12] │ │ │ │ b.n f74c ::_run(void*, unsigned long)@@Base+0xc> │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0000f770 : │ │ │ │ - ldrd r2, r3, [r0, #20] │ │ │ │ - push {r4, lr} │ │ │ │ - mov r4, r0 │ │ │ │ - ldr r1, [r2, #4] │ │ │ │ - vldr s15, [r3, #16] │ │ │ │ - vldr s14, [r1] │ │ │ │ - vpush {d8} │ │ │ │ - vcmpe.f32 s14, s15 │ │ │ │ - vldr s13, [r3, #20] │ │ │ │ - vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n f7a6 │ │ │ │ - vcmpe.f32 s14, s13 │ │ │ │ - vmrs APSR_nzcv, fpscr │ │ │ │ - ite hi │ │ │ │ - vmovhi.f32 s15, s13 │ │ │ │ - vmovls.f32 s15, s14 │ │ │ │ - vstr s15, [r4, #32] │ │ │ │ - ldr r0, [r2, #0] │ │ │ │ - vldr s2, [r3, #4] │ │ │ │ - vldr s0, [r0] │ │ │ │ - vldr s1, [r3, #8] │ │ │ │ - vcmpe.f32 s0, s2 │ │ │ │ - vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n f7d4 │ │ │ │ - vcmpe.f32 s0, s1 │ │ │ │ - vmrs APSR_nzcv, fpscr │ │ │ │ - ite hi │ │ │ │ - vmovhi.f32 s2, s1 │ │ │ │ - vmovls.f32 s2, s0 │ │ │ │ - vldr d5, [pc, #80] @ f828 │ │ │ │ - vcvt.f64.f32 d6, s2 │ │ │ │ - vldr s3, [r4] │ │ │ │ - vstr s2, [r4, #28] │ │ │ │ - vmul.f64 d2, d6, d5 │ │ │ │ - vcvt.f64.f32 d3, s3 │ │ │ │ - vdiv.f64 d8, d2, d3 │ │ │ │ - vmov.f64 d0, d8 │ │ │ │ - blx 702c │ │ │ │ - vadd.f64 d4, d0, d0 │ │ │ │ - vneg.f64 d0, d8 │ │ │ │ - vstr d4, [r4, #64] @ 0x40 │ │ │ │ - blx 7578 │ │ │ │ - vadd.f64 d7, d8, d8 │ │ │ │ - vstr d0, [r4, #48] @ 0x30 │ │ │ │ - vneg.f64 d0, d7 │ │ │ │ - blx 7578 │ │ │ │ - vpop {d8} │ │ │ │ - movs r2, #0 │ │ │ │ - str r2, [r4, #40] @ 0x28 │ │ │ │ - vstr d0, [r4, #56] @ 0x38 │ │ │ │ - pop {r4, pc} │ │ │ │ - nop │ │ │ │ - cmp r5, #24 │ │ │ │ - strb r4, [r0, r1] │ │ │ │ - movs r1, #251 @ 0xfb │ │ │ │ - ands r1, r3 │ │ │ │ - │ │ │ │ -0000f830 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r4, r0 │ │ │ │ - ldr.w r8, [r0, #20] │ │ │ │ - mov r9, r1 │ │ │ │ - ldr r5, [r0, #24] │ │ │ │ - vpush {d8-d15} │ │ │ │ - ldr.w r7, [r8, #4] │ │ │ │ - ldr.w r3, [pc, #1236] @ fd1c │ │ │ │ - ldr.w r2, [pc, #1236] @ fd20 │ │ │ │ - add r3, pc │ │ │ │ - vldr s26, [r5, #16] │ │ │ │ - sub sp, #44 @ 0x2c │ │ │ │ - ldr.w sl, [r8, #8] │ │ │ │ - ldr r6, [r3, r2] │ │ │ │ - vldr s21, [r7] │ │ │ │ - ldr r3, [r6, #0] │ │ │ │ - vldr s27, [r5, #20] │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ - vcmpe.f32 s21, s26 │ │ │ │ - vmrs APSR_nzcv, fpscr │ │ │ │ - it mi │ │ │ │ - vmovmi.f32 s14, s26 │ │ │ │ - bmi.n f88a │ │ │ │ - vcmpe.f32 s21, s27 │ │ │ │ - vmrs APSR_nzcv, fpscr │ │ │ │ - ite hi │ │ │ │ - vmovhi.f32 s14, s27 │ │ │ │ - vmovls.f32 s14, s21 │ │ │ │ - vldr s16, [r4, #32] │ │ │ │ - vcmp.f32 s16, s14 │ │ │ │ - vmrs APSR_nzcv, fpscr │ │ │ │ - beq.w faae │ │ │ │ - vmov.f64 d1, #112 @ 0x3f800000 1.0 │ │ │ │ - vmov s13, r9 │ │ │ │ - vcvt.f64.f32 d7, s14 │ │ │ │ - vcvt.f64.u32 d6, s13 │ │ │ │ - vcvt.f64.f32 d0, s16 │ │ │ │ - vdiv.f64 d1, d1, d6 │ │ │ │ - vdiv.f64 d0, d7, d0 │ │ │ │ - blx 6eac <__pow_finite@plt> │ │ │ │ - vmov.f64 d9, d0 │ │ │ │ - ldr.w r0, [r8] │ │ │ │ - vldr s22, [r5, #4] │ │ │ │ - vldr s15, [r0] │ │ │ │ - vldr s1, [r5, #8] │ │ │ │ - vcmpe.f32 s15, s22 │ │ │ │ - vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n f8ea │ │ │ │ - vcmpe.f32 s15, s1 │ │ │ │ - vmrs APSR_nzcv, fpscr │ │ │ │ - ite hi │ │ │ │ - vmovhi.f32 s22, s1 │ │ │ │ - vmovls.f32 s22, s15 │ │ │ │ - vldr s3, [r4, #28] │ │ │ │ - vcmp.f32 s3, s22 │ │ │ │ - vmrs APSR_nzcv, fpscr │ │ │ │ - bne.w fab4 │ │ │ │ - cmp.w r9, #0 │ │ │ │ - beq.w fa7a │ │ │ │ - add.w r8, sl, r9, lsl #2 │ │ │ │ - ldr r1, [r4, #40] @ 0x28 │ │ │ │ - sub.w ip, r8, sl │ │ │ │ - mov r3, sl │ │ │ │ - sub.w r0, ip, #4 │ │ │ │ - vldr d10, [r4, #64] @ 0x40 │ │ │ │ - add.w r9, r4, r1, lsl #3 │ │ │ │ - lsrs r2, r0, #2 │ │ │ │ - adds r2, #1 │ │ │ │ - vldr d15, [r9, #48] @ 0x30 │ │ │ │ - ands.w r0, r2, #3 │ │ │ │ - beq.n f998 │ │ │ │ - cmp r0, #1 │ │ │ │ - beq.n f96e │ │ │ │ - cmp r0, #2 │ │ │ │ - bne.w fcc6 │ │ │ │ - eor.w r1, r1, #1 │ │ │ │ - vcvt.f64.f32 d1, s16 │ │ │ │ - add.w sl, r4, r1, lsl #3 │ │ │ │ - vldr d7, [sl, #48] @ 0x30 │ │ │ │ - vnmls.f64 d7, d10, d15 │ │ │ │ - vmul.f64 d8, d1, d7 │ │ │ │ - vstr d7, [sl, #48] @ 0x30 │ │ │ │ - vmov.f64 d15, d7 │ │ │ │ - vcvt.f32.f64 s3, d8 │ │ │ │ - vstmia r3!, {s3} │ │ │ │ - vldr s17, [r4, #32] │ │ │ │ - vcvt.f64.f32 d8, s17 │ │ │ │ - vmul.f64 d8, d8, d9 │ │ │ │ - vcvt.f32.f64 s16, d8 │ │ │ │ - vstr s16, [r4, #32] │ │ │ │ - eor.w r1, r1, #1 │ │ │ │ - add.w ip, r4, r1, lsl #3 │ │ │ │ - vcvt.f64.f32 d14, s16 │ │ │ │ - vldr d6, [ip, #48] @ 0x30 │ │ │ │ - vnmls.f64 d6, d10, d15 │ │ │ │ - vmul.f64 d8, d14, d6 │ │ │ │ - vstr d6, [ip, #48] @ 0x30 │ │ │ │ - vmov.f64 d15, d6 │ │ │ │ - vcvt.f32.f64 s7, d8 │ │ │ │ - vstmia r3!, {s7} │ │ │ │ - b.n fa54 │ │ │ │ - eor.w r2, r1, #1 │ │ │ │ - vcvt.f64.f32 d3, s16 │ │ │ │ - add.w lr, r4, r1, lsl #3 │ │ │ │ - mov r9, r3 │ │ │ │ - add.w r0, r4, r2, lsl #3 │ │ │ │ - adds r3, #16 │ │ │ │ - vldr d13, [r0, #48] @ 0x30 │ │ │ │ - vnmls.f64 d13, d10, d15 │ │ │ │ - vmul.f64 d8, d3, d13 │ │ │ │ - vstr d13, [r0, #48] @ 0x30 │ │ │ │ - vldr d0, [lr, #48] @ 0x30 │ │ │ │ - vnmls.f64 d0, d10, d13 │ │ │ │ - vcvt.f32.f64 s11, d8 │ │ │ │ - vstmia r9!, {s11} │ │ │ │ - vldr s25, [r4, #32] │ │ │ │ - vcvt.f64.f32 d5, s25 │ │ │ │ - vmul.f64 d7, d5, d9 │ │ │ │ - vcvt.f32.f64 s31, d7 │ │ │ │ - vcvt.f64.f32 d4, s31 │ │ │ │ - vstr s31, [r4, #32] │ │ │ │ - vstr d0, [lr, #48] @ 0x30 │ │ │ │ - vmul.f64 d7, d4, d0 │ │ │ │ - vldr d11, [r0, #48] @ 0x30 │ │ │ │ - vnmls.f64 d11, d10, d0 │ │ │ │ - vcvt.f32.f64 s13, d7 │ │ │ │ - vstr s13, [r3, #-12] │ │ │ │ - vldr s15, [r4, #32] │ │ │ │ - vcvt.f64.f32 d12, s15 │ │ │ │ - vmul.f64 d7, d12, d9 │ │ │ │ - vcvt.f32.f64 s29, d7 │ │ │ │ - vcvt.f64.f32 d1, s29 │ │ │ │ - vstr s29, [r4, #32] │ │ │ │ - vstr d11, [r0, #48] @ 0x30 │ │ │ │ - vmul.f64 d7, d1, d11 │ │ │ │ - vldr d15, [lr, #48] @ 0x30 │ │ │ │ - vnmls.f64 d15, d10, d11 │ │ │ │ - vcvt.f32.f64 s5, d7 │ │ │ │ - vstr s5, [r9, #4] │ │ │ │ - vldr s27, [r4, #32] │ │ │ │ - vcvt.f64.f32 d7, s27 │ │ │ │ - vmul.f64 d7, d7, d9 │ │ │ │ - vcvt.f32.f64 s23, d7 │ │ │ │ - vcvt.f64.f32 d8, s23 │ │ │ │ - vstr s23, [r4, #32] │ │ │ │ - vstr d15, [lr, #48] @ 0x30 │ │ │ │ - vmul.f64 d7, d8, d15 │ │ │ │ - vcvt.f32.f64 s1, d7 │ │ │ │ - vstr s1, [r3, #-4] │ │ │ │ - cmp r8, r3 │ │ │ │ - vldr s9, [r4, #32] │ │ │ │ - vcvt.f64.f32 d2, s9 │ │ │ │ - vmul.f64 d8, d2, d9 │ │ │ │ - vcvt.f32.f64 s16, d8 │ │ │ │ - vstr s16, [r4, #32] │ │ │ │ - bne.n f998 │ │ │ │ - str r1, [r4, #40] @ 0x28 │ │ │ │ - vldr s21, [r7] │ │ │ │ - vldr s26, [r5, #16] │ │ │ │ - vldr s27, [r5, #20] │ │ │ │ - vcmpe.f32 s21, s26 │ │ │ │ - vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n fa96 │ │ │ │ - vcmpe.f32 s21, s27 │ │ │ │ - vmrs APSR_nzcv, fpscr │ │ │ │ - ite hi │ │ │ │ - vmovhi.f32 s26, s27 │ │ │ │ - vmovls.f32 s26, s21 │ │ │ │ - ldr r5, [sp, #36] @ 0x24 │ │ │ │ - ldr r7, [r6, #0] │ │ │ │ - vstr s26, [r4, #32] │ │ │ │ - cmp r5, r7 │ │ │ │ - bne.w fd04 │ │ │ │ - add sp, #44 @ 0x2c │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - vmov.f64 d9, #112 @ 0x3f800000 1.0 │ │ │ │ - b.n f8be │ │ │ │ - vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ - add.w lr, r4, #40 @ 0x28 │ │ │ │ - vmov s4, r9 │ │ │ │ - mov ip, sp │ │ │ │ - ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ - vldr d10, [r4, #64] @ 0x40 │ │ │ │ - add.w fp, r0, #1 │ │ │ │ - stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ - mov r8, r0 │ │ │ │ - ldmia.w lr, {r0, r1, r2, r3} │ │ │ │ - vcvt.f64.u32 d3, s4 │ │ │ │ - eor.w r8, r8, #1 │ │ │ │ - vstr s22, [r4, #28] │ │ │ │ - stmia.w ip, {r0, r1, r2, r3} │ │ │ │ - add.w r1, r4, fp, lsl #3 │ │ │ │ - vldr s24, [r4] │ │ │ │ - vdiv.f64 d4, d5, d3 │ │ │ │ - vldr d15, [r1, #40] @ 0x28 │ │ │ │ - vmov.f64 d0, d15 │ │ │ │ - vcvt.f64.f32 d12, s24 │ │ │ │ - vcvt.f64.f32 d11, s22 │ │ │ │ - vcvt.f32.f64 s17, d4 │ │ │ │ - blx 70d0 <__asin_finite@plt> │ │ │ │ - add.w r2, r4, r8, lsl #3 │ │ │ │ - vldr d1, [r2, #48] @ 0x30 │ │ │ │ - vnmls.f64 d1, d10, d15 │ │ │ │ - vmov.f64 d14, d0 │ │ │ │ - vcmpe.f64 d15, d1 │ │ │ │ - vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w fcbc │ │ │ │ - vldr d0, [pc, #476] @ fd08 │ │ │ │ - vmul.f64 d6, d11, d0 │ │ │ │ - vdiv.f64 d15, d6, d12 │ │ │ │ - vmov.f64 d0, d15 │ │ │ │ - blx 702c │ │ │ │ - vadd.f64 d11, d0, d0 │ │ │ │ - vsub.f64 d0, d14, d15 │ │ │ │ - vstr d11, [r4, #64] @ 0x40 │ │ │ │ - blx 7578 │ │ │ │ - vadd.f64 d5, d15, d15 │ │ │ │ - vmov.f64 d12, d0 │ │ │ │ - vsub.f64 d0, d14, d5 │ │ │ │ - vstr d12, [r4, #48] @ 0x30 │ │ │ │ - blx 7578 │ │ │ │ - movs r0, #0 │ │ │ │ - str r0, [r4, #40] @ 0x28 │ │ │ │ - vstr d0, [r4, #56] @ 0x38 │ │ │ │ - cmp.w r9, #0 │ │ │ │ - beq.w fcb6 │ │ │ │ - add r3, sp, #40 @ 0x28 │ │ │ │ - tst.w r9, #1 │ │ │ │ - add.w fp, r3, fp, lsl #3 │ │ │ │ - mov ip, r0 │ │ │ │ - mov r3, sl │ │ │ │ - add.w lr, sl, r9, lsl #2 │ │ │ │ - vldr d1, [fp, #-40] @ 0xffffffd8 │ │ │ │ - vldr s7, [pc, #400] @ fd18 │ │ │ │ - vmov.f32 s5, #112 @ 0x3f800000 1.0 │ │ │ │ - bne.n fc42 │ │ │ │ - add.w r9, r8, #1 │ │ │ │ - add.w sl, sp, #40 @ 0x28 │ │ │ │ - eor.w r8, r8, #1 │ │ │ │ - mov.w ip, #1 │ │ │ │ - add.w r1, sl, r9, lsl #3 │ │ │ │ - vldr d13, [r1, #-40] @ 0xffffffd8 │ │ │ │ - vnmls.f64 d13, d10, d1 │ │ │ │ - vnmls.f64 d0, d11, d12 │ │ │ │ - vstr d13, [r1, #-40] @ 0xffffffd8 │ │ │ │ - vcvt.f32.f64 s9, d13 │ │ │ │ - vmul.f32 s16, s9, s16 │ │ │ │ - vmov.f64 d12, d0 │ │ │ │ - vldr d0, [r4, #48] @ 0x30 │ │ │ │ - vstr d12, [r4, #56] @ 0x38 │ │ │ │ - vmov.f32 s7, s17 │ │ │ │ - vstmia r3!, {s16} │ │ │ │ - vmov.f64 d1, d13 │ │ │ │ - vsub.f32 s5, s5, s17 │ │ │ │ - b.n fc2e │ │ │ │ - add.w r1, ip, #1 │ │ │ │ - eor.w r2, r8, #1 │ │ │ │ - adds r2, #1 │ │ │ │ - vcvt.f64.f32 d5, s27 │ │ │ │ - add.w fp, r4, r1, lsl #3 │ │ │ │ - add.w sl, sl, r2, lsl #3 │ │ │ │ - vldr d12, [fp, #40] @ 0x28 │ │ │ │ - vldr d1, [sl, #-40] @ 0xffffffd8 │ │ │ │ - vnmls.f64 d12, d11, d0 │ │ │ │ - vnmls.f64 d1, d10, d14 │ │ │ │ - vstr d12, [fp, #40] @ 0x28 │ │ │ │ - vldr d0, [r9, #40] @ 0x28 │ │ │ │ - vmul.f64 d5, d5, d12 │ │ │ │ - vstr d1, [sl, #-40] @ 0xffffffd8 │ │ │ │ - vcvt.f64.f32 d4, s13 │ │ │ │ - vmla.f64 d5, d4, d1 │ │ │ │ - vadd.f32 s7, s27, s17 │ │ │ │ - vcvt.f32.f64 s29, d5 │ │ │ │ - vmul.f32 s5, s29, s26 │ │ │ │ - vstr s5, [r3, #4] │ │ │ │ - adds r3, r0, #4 │ │ │ │ - vsub.f32 s5, s13, s17 │ │ │ │ - vldr s11, [r4, #32] │ │ │ │ - vcvt.f64.f32 d4, s11 │ │ │ │ - vmul.f64 d7, d4, d9 │ │ │ │ - vcvt.f32.f64 s16, d7 │ │ │ │ - vstr s16, [r4, #32] │ │ │ │ - add.w r2, r8, #1 │ │ │ │ - add.w sl, sp, #40 @ 0x28 │ │ │ │ - eor.w r1, ip, #1 │ │ │ │ - mov r0, r3 │ │ │ │ - vnmls.f64 d0, d11, d12 │ │ │ │ - add.w r2, sl, r2, lsl #3 │ │ │ │ - add.w fp, r1, #1 │ │ │ │ - vldr d14, [r2, #-40] @ 0xffffffd8 │ │ │ │ - add.w r9, r4, fp, lsl #3 │ │ │ │ - vnmls.f64 d14, d10, d1 │ │ │ │ - vstr d0, [r9, #40] @ 0x28 │ │ │ │ - vcvt.f64.f32 d6, s7 │ │ │ │ - vmul.f64 d7, d6, d0 │ │ │ │ - vstr d14, [r2, #-40] @ 0xffffffd8 │ │ │ │ - vcvt.f64.f32 d15, s5 │ │ │ │ - vmla.f64 d7, d15, d14 │ │ │ │ - vsub.f32 s13, s5, s17 │ │ │ │ - vcvt.f32.f64 s25, d7 │ │ │ │ - vmul.f32 s31, s25, s16 │ │ │ │ - vstmia r0!, {s31} │ │ │ │ - vadd.f32 s27, s7, s17 │ │ │ │ - vldr s15, [r4, #32] │ │ │ │ - cmp lr, r0 │ │ │ │ - vcvt.f64.f32 d2, s15 │ │ │ │ - vmul.f64 d3, d2, d9 │ │ │ │ - vcvt.f32.f64 s26, d3 │ │ │ │ - vstr s26, [r4, #32] │ │ │ │ - bne.n fbda │ │ │ │ - vldr s27, [r5, #20] │ │ │ │ - vldr s26, [r5, #16] │ │ │ │ - str r1, [r4, #40] @ 0x28 │ │ │ │ - vldr s21, [r7] │ │ │ │ - b.n fa7a │ │ │ │ - vldr d7, [pc, #80] @ fd10 │ │ │ │ - vsub.f64 d14, d7, d0 │ │ │ │ - b.n fb28 │ │ │ │ - eor.w r1, r1, #1 │ │ │ │ - vcvt.f64.f32 d0, s16 │ │ │ │ - add.w fp, r4, r1, lsl #3 │ │ │ │ - vldr d11, [fp, #48] @ 0x30 │ │ │ │ - vnmls.f64 d11, d10, d15 │ │ │ │ - vmul.f64 d8, d0, d11 │ │ │ │ - vstr d11, [fp, #48] @ 0x30 │ │ │ │ - vmov.f64 d15, d11 │ │ │ │ - vcvt.f32.f64 s23, d8 │ │ │ │ - vstmia r3!, {s23} │ │ │ │ - vldr s1, [r4, #32] │ │ │ │ - vcvt.f64.f32 d12, s1 │ │ │ │ - vmul.f64 d8, d12, d9 │ │ │ │ - vcvt.f32.f64 s16, d8 │ │ │ │ - vstr s16, [r4, #32] │ │ │ │ - b.n f932 │ │ │ │ - blx 71e8 <__stack_chk_fail@plt> │ │ │ │ - cmp r5, #24 │ │ │ │ - strb r4, [r0, r1] │ │ │ │ - movs r1, #251 @ 0xfb │ │ │ │ - ands r1, r3 │ │ │ │ - cmp r5, #24 │ │ │ │ - strb r4, [r0, r1] │ │ │ │ - movs r1, #251 @ 0xfb │ │ │ │ - ands r1, r1 │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - adds r1, #170 @ 0xaa │ │ │ │ - movs r4, r0 │ │ │ │ - lsls r4, r4, #11 │ │ │ │ - ... │ │ │ │ - │ │ │ │ -0000fd24 ::setup()@@Base>: │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - mov r4, r0 │ │ │ │ - ldr r5, [pc, #300] @ (fe58 ::setup()@@Base+0x134>) │ │ │ │ - movs r6, #3 │ │ │ │ - ldr.w r8, [pc, #300] @ fe5c ::setup()@@Base+0x138> │ │ │ │ - movs r7, #4 │ │ │ │ - add r5, pc │ │ │ │ - ldr r3, [pc, #296] @ (fe60 ::setup()@@Base+0x13c>) │ │ │ │ - ldr r0, [pc, #296] @ (fe64 ::setup()@@Base+0x140>) │ │ │ │ - movw r9, #65534 @ 0xfffe │ │ │ │ - ldr r1, [pc, #296] @ (fe68 ::setup()@@Base+0x144>) │ │ │ │ - add r3, pc │ │ │ │ - ldr r2, [pc, #296] @ (fe6c ::setup()@@Base+0x148>) │ │ │ │ - add r0, pc │ │ │ │ - add r1, pc │ │ │ │ - str r3, [r4, #4] │ │ │ │ - strd r0, r1, [r4, #12] │ │ │ │ - add r2, pc │ │ │ │ - str r7, [r4, #8] │ │ │ │ - movs r0, #12 │ │ │ │ - str r2, [r4, #20] │ │ │ │ - movt r9, #8191 @ 0x1fff │ │ │ │ - str r6, [r4, #24] │ │ │ │ - ldr.w r6, [r5, r8] │ │ │ │ - str r6, [r4, #40] @ 0x28 │ │ │ │ - blx 70e8 │ │ │ │ - mov r8, r0 │ │ │ │ - ldr r0, [r4, #24] │ │ │ │ - str.w r8, [r4, #32] │ │ │ │ - cmp r0, r9 │ │ │ │ - bhi.n fe54 ::setup()@@Base+0x130> │ │ │ │ - lsls r0, r0, #2 │ │ │ │ - movw r7, #43690 @ 0xaaaa │ │ │ │ - blx 70e8 │ │ │ │ - ldr r3, [r4, #24] │ │ │ │ - movt r7, #2730 @ 0xaaa │ │ │ │ - cmp r3, r7 │ │ │ │ - mov r9, r0 │ │ │ │ - str r0, [r4, #28] │ │ │ │ - bhi.n fe54 ::setup()@@Base+0x130> │ │ │ │ - movs r0, #12 │ │ │ │ - mul.w r0, r0, r3 │ │ │ │ - blx 70e8 │ │ │ │ - ldr.w ip, [r4, #24] │ │ │ │ - cmp.w ip, #0 │ │ │ │ - mov r3, r0 │ │ │ │ - str r0, [r4, #76] @ 0x4c │ │ │ │ - str r0, [r4, #36] @ 0x24 │ │ │ │ - ble.n fe26 ::setup()@@Base+0x102> │ │ │ │ - add.w sl, r6, #8 │ │ │ │ - ldrd r7, lr, [r6] │ │ │ │ - ldmia.w sl, {r0, r1, r2} │ │ │ │ - tst.w lr, #1 │ │ │ │ - str.w r7, [r8] │ │ │ │ - str.w lr, [r9] │ │ │ │ - stmia.w r3, {r0, r1, r2} │ │ │ │ - itt ne │ │ │ │ - orrne.w r0, r0, #3 │ │ │ │ - strne r0, [r3, #0] │ │ │ │ - cmp.w ip, #1 │ │ │ │ - beq.n fe26 ::setup()@@Base+0x102> │ │ │ │ - add.w r1, r6, #32 │ │ │ │ - ldr.w sl, [r6, #28] │ │ │ │ - add.w lr, r3, #12 │ │ │ │ - ldr r7, [r6, #24] │ │ │ │ - ldmia r1, {r0, r1, r2} │ │ │ │ - tst.w sl, #1 │ │ │ │ - str.w r7, [r8, #4] │ │ │ │ - str.w sl, [r9, #4] │ │ │ │ - stmia.w lr, {r0, r1, r2} │ │ │ │ - ittt ne │ │ │ │ - movne r2, r0 │ │ │ │ - orrne.w r2, r2, #3 │ │ │ │ - strne r2, [r3, #12] │ │ │ │ - cmp.w ip, #2 │ │ │ │ - beq.n fe26 ::setup()@@Base+0x102> │ │ │ │ - ldr r0, [r6, #48] @ 0x30 │ │ │ │ - add.w r2, r6, #56 @ 0x38 │ │ │ │ - ldr r7, [r6, #52] @ 0x34 │ │ │ │ - add.w ip, r3, #24 │ │ │ │ - str.w r0, [r8, #8] │ │ │ │ - lsls r6, r7, #31 │ │ │ │ - ldmia r2, {r0, r1, r2} │ │ │ │ - str.w r7, [r9, #8] │ │ │ │ - itt mi │ │ │ │ - movmi r6, r0 │ │ │ │ - orrmi.w r6, r6, #3 │ │ │ │ - stmia.w ip, {r0, r1, r2} │ │ │ │ - it mi │ │ │ │ - strmi r6, [r3, #24] │ │ │ │ - ldr.w r8, [pc, #72] @ fe70 ::setup()@@Base+0x14c> │ │ │ │ - ldr.w r9, [pc, #72] @ fe74 ::setup()@@Base+0x150> │ │ │ │ - ldr r1, [pc, #72] @ (fe78 ::setup()@@Base+0x154>) │ │ │ │ - ldr.w r3, [r5, r8] │ │ │ │ - ldr.w sl, [pc, #68] @ fe7c ::setup()@@Base+0x158> │ │ │ │ - ldr r0, [pc, #68] @ (fe80 ::setup()@@Base+0x15c>) │ │ │ │ - str r3, [r4, #44] @ 0x2c │ │ │ │ - ldr.w r2, [r5, r9] │ │ │ │ - str r2, [r4, #48] @ 0x30 │ │ │ │ - ldr r7, [r5, r1] │ │ │ │ - str r7, [r4, #52] @ 0x34 │ │ │ │ - ldr.w r6, [r5, sl] │ │ │ │ - str r6, [r4, #56] @ 0x38 │ │ │ │ - ldr r5, [r5, r0] │ │ │ │ - str r5, [r4, #72] @ 0x48 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - blx 7354 <__cxa_throw_bad_array_new_length@plt> │ │ │ │ - cmp r4, #196 @ 0xc4 │ │ │ │ - movs r4, r0 │ │ │ │ - lsls r0, r7, #10 │ │ │ │ - movs r0, r0 │ │ │ │ - lsrs r4, r1, #13 │ │ │ │ - movs r3, r0 │ │ │ │ - lsrs r4, r1, #13 │ │ │ │ - movs r3, r0 │ │ │ │ - lsls r2, r3, #25 │ │ │ │ - movs r3, r0 │ │ │ │ - lsls r6, r5, #25 │ │ │ │ - movs r3, r0 │ │ │ │ - lsls r4, r3, #18 │ │ │ │ - movs r0, r0 │ │ │ │ - lsls r0, r5, #12 │ │ │ │ - movs r0, r0 │ │ │ │ - lsls r0, r4, #23 │ │ │ │ - movs r0, r0 │ │ │ │ - lsls r0, r0, #21 │ │ │ │ - movs r0, r0 │ │ │ │ - lsls r0, r0, #16 │ │ │ │ - ... │ │ │ │ - │ │ │ │ -0000fe84 ::_connect_port(void*, unsigned long, float*)@@Base>: │ │ │ │ - ldr r3, [r0, #20] │ │ │ │ - str.w r2, [r3, r1, lsl #2] │ │ │ │ - bx lr │ │ │ │ - │ │ │ │ -0000fe8c ::_activate(void*)@@Base>: │ │ │ │ - movs r3, #1 │ │ │ │ - str r3, [r0, #12] │ │ │ │ - bx lr │ │ │ │ - nop │ │ │ │ - │ │ │ │ -0000fe94 ::_cleanup(void*)@@Base>: │ │ │ │ - push {r4, lr} │ │ │ │ - mov r4, r0 │ │ │ │ - ldr r0, [r0, #20] │ │ │ │ - cbz r0, fea0 ::_cleanup(void*)@@Base+0xc> │ │ │ │ - blx 72ac │ │ │ │ - mov r0, r4 │ │ │ │ - movs r1, #28 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ - b.w 70a8 │ │ │ │ - │ │ │ │ -0000feac ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base>: │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ - mov r5, r0 │ │ │ │ - vpush {d8} │ │ │ │ - movs r0, #72 @ 0x48 │ │ │ │ - vmov s16, r1 │ │ │ │ - blx 6e88 │ │ │ │ - movs r2, #72 @ 0x48 │ │ │ │ - movs r1, #0 │ │ │ │ - mov r4, r0 │ │ │ │ - blx 7084 │ │ │ │ - ldr r7, [r5, #76] @ 0x4c │ │ │ │ - movw r3, #65534 @ 0xfffe │ │ │ │ - ldr r5, [r5, #24] │ │ │ │ - movt r3, #8191 @ 0x1fff │ │ │ │ - cmp r5, r3 │ │ │ │ - str r7, [r4, #24] │ │ │ │ - bhi.n ffb0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x104> │ │ │ │ - lsls r6, r5, #2 │ │ │ │ - mov r0, r6 │ │ │ │ - blx 70e8 │ │ │ │ - cmp r5, #0 │ │ │ │ - str r0, [r4, #20] │ │ │ │ - ble.n ff78 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xcc> │ │ │ │ - subs r1, r6, #4 │ │ │ │ - adds r2, r7, #4 │ │ │ │ - add r6, r0 │ │ │ │ - lsrs r5, r1, #2 │ │ │ │ - adds r5, #1 │ │ │ │ - ands.w r3, r5, #7 │ │ │ │ - beq.n ff3a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x8e> │ │ │ │ - cmp r3, #1 │ │ │ │ - beq.n ff2e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x82> │ │ │ │ - cmp r3, #2 │ │ │ │ - beq.n ff28 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x7c> │ │ │ │ - cmp r3, #3 │ │ │ │ - beq.n ff22 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x76> │ │ │ │ - cmp r3, #4 │ │ │ │ - beq.n ff1c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x70> │ │ │ │ - cmp r3, #5 │ │ │ │ - beq.n ff16 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x6a> │ │ │ │ - cmp r3, #6 │ │ │ │ - bne.n ffa6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xfa> │ │ │ │ - str.w r2, [r0], #4 │ │ │ │ - adds r2, #12 │ │ │ │ - str.w r2, [r0], #4 │ │ │ │ - adds r2, #12 │ │ │ │ - str.w r2, [r0], #4 │ │ │ │ - adds r2, #12 │ │ │ │ - str.w r2, [r0], #4 │ │ │ │ - adds r2, #12 │ │ │ │ - str.w r2, [r0], #4 │ │ │ │ - adds r2, #12 │ │ │ │ - str.w r2, [r0], #4 │ │ │ │ - cmp r0, r6 │ │ │ │ - add.w r2, r2, #12 │ │ │ │ - beq.n ff78 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xcc> │ │ │ │ - mov ip, r0 │ │ │ │ - add.w r7, r2, #12 │ │ │ │ - str.w r2, [ip], #4 │ │ │ │ - add.w r1, r2, #24 │ │ │ │ - str r7, [r0, #4] │ │ │ │ - add.w r5, r2, #36 @ 0x24 │ │ │ │ - str.w r1, [ip, #4] │ │ │ │ - add.w r7, r2, #48 @ 0x30 │ │ │ │ - str r5, [r0, #12] │ │ │ │ - add.w r3, r2, #60 @ 0x3c │ │ │ │ - str r7, [r0, #16] │ │ │ │ - add.w r1, r2, #72 @ 0x48 │ │ │ │ - str r3, [r0, #20] │ │ │ │ - add.w r5, r2, #84 @ 0x54 │ │ │ │ - str r1, [r0, #24] │ │ │ │ - adds r0, #32 │ │ │ │ - str.w r5, [r0, #-4] │ │ │ │ - cmp r0, r6 │ │ │ │ - add.w r2, r2, #96 @ 0x60 │ │ │ │ - bne.n ff3a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x8e> │ │ │ │ - vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ - mov r0, r4 │ │ │ │ - movw r6, #58632 @ 0xe508 │ │ │ │ - movt r6, #7740 @ 0x1e3c │ │ │ │ - str r6, [r4, #16] │ │ │ │ - vcvt.f64.u32 d6, s16 │ │ │ │ - vdiv.f64 d7, d5, d6 │ │ │ │ - vcvt.f32.u32 s0, s16 │ │ │ │ - vpop {d8} │ │ │ │ - vstr s0, [r4] │ │ │ │ - vcvt.f32.f64 s14, d7 │ │ │ │ - vstr s14, [r4, #4] │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ - str.w r2, [r0], #4 │ │ │ │ - add.w r2, r7, #16 │ │ │ │ - b.n ff10 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x64> │ │ │ │ - blx 7354 <__cxa_throw_bad_array_new_length@plt> │ │ │ │ - │ │ │ │ -0000ffb4 ::_run(void*, unsigned long)@@Base>: │ │ │ │ - cbz r1, ffe0 ::_run(void*, unsigned long)@@Base+0x2c> │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ - mov r4, r0 │ │ │ │ - ldr r3, [r0, #12] │ │ │ │ - mov r5, r1 │ │ │ │ - cbnz r3, ffd6 ::_run(void*, unsigned long)@@Base+0x22> │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, r4 │ │ │ │ - blx 7254 │ │ │ │ - vldr s15, [r4, #16] │ │ │ │ - vneg.f32 s0, s15 │ │ │ │ - vstr s0, [r4, #16] │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ - blx 7448 │ │ │ │ - movs r0, #0 │ │ │ │ - str r0, [r4, #12] │ │ │ │ - b.n ffc0 ::_run(void*, unsigned long)@@Base+0xc> │ │ │ │ - bx lr │ │ │ │ - nop │ │ │ │ - movs r0, r0 │ │ │ │ - ... │ │ │ │ - │ │ │ │ -0000ffe8 <_power_clip_7(float)@@Base>: │ │ │ │ +0000f770 <_power_clip_7(float)@@Base>: │ │ │ │ vmul.f32 s12, s0, s0 │ │ │ │ - ldr r2, [pc, #184] @ (100a8 <_power_clip_7(float)@@Base+0xc0>) │ │ │ │ - vldr d3, [pc, #160] @ 10090 <_power_clip_7(float)@@Base+0xa8> │ │ │ │ + ldr r2, [pc, #184] @ (f830 <_power_clip_7(float)@@Base+0xc0>) │ │ │ │ + vldr d3, [pc, #160] @ f818 <_power_clip_7(float)@@Base+0xa8> │ │ │ │ movw r0, #19349 @ 0x4b95 │ │ │ │ - ldr r3, [pc, #180] @ (100ac <_power_clip_7(float)@@Base+0xc4>) │ │ │ │ + ldr r3, [pc, #180] @ (f834 <_power_clip_7(float)@@Base+0xc4>) │ │ │ │ add r2, pc │ │ │ │ push {r4, lr} │ │ │ │ sub sp, #24 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ movw r4, #19349 @ 0x4b95 │ │ │ │ - vldr d4, [pc, #144] @ 10098 <_power_clip_7(float)@@Base+0xb0> │ │ │ │ + vldr d4, [pc, #144] @ f820 <_power_clip_7(float)@@Base+0xb0> │ │ │ │ movt r4, #16185 @ 0x3f39 │ │ │ │ str r4, [sp, #8] │ │ │ │ movt r0, #48953 @ 0xbf39 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ add.w ip, sp, #24 │ │ │ │ - vldr d5, [pc, #132] @ 100a0 <_power_clip_7(float)@@Base+0xb8> │ │ │ │ + vldr d5, [pc, #132] @ f828 <_power_clip_7(float)@@Base+0xb8> │ │ │ │ str r0, [sp, #16] │ │ │ │ str r2, [sp, #20] │ │ │ │ vmul.f32 s13, s0, s12 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ vmov r3, s0 │ │ │ │ cmp r1, r2 │ │ │ │ @@ -11213,41 +10532,41 @@ │ │ │ │ vcvt.f64.f32 d3, s1 │ │ │ │ vcvt.f64.f32 d7, s3 │ │ │ │ vmls.f64 d7, d3, d5 │ │ │ │ vcvt.f32.f64 s5, d7 │ │ │ │ vstr s5, [sp, #4] │ │ │ │ vstr s5, [sp, #12] │ │ │ │ vldr s0, [r0, #-20] @ 0xffffffec │ │ │ │ - bne.n 1008c <_power_clip_7(float)@@Base+0xa4> │ │ │ │ + bne.n f814 <_power_clip_7(float)@@Base+0xa4> │ │ │ │ add sp, #24 │ │ │ │ pop {r4, pc} │ │ │ │ blx 71e8 <__stack_chk_fail@plt> │ │ │ │ strb r5, [r2, r5] │ │ │ │ strb r5, [r2, r5] │ │ │ │ strb r5, [r2, r5] │ │ │ │ subs r7, #213 @ 0xd5 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ movs r4, #151 @ 0x97 │ │ │ │ str r2, [sp, #292] @ 0x124 │ │ │ │ - ldr r1, [pc, #144] @ (10138 ) │ │ │ │ + ldr r1, [pc, #144] @ (f8c0 ) │ │ │ │ subs r7, #194 @ 0xc2 │ │ │ │ - cmp r2, #0 │ │ │ │ + adds r2, #120 @ 0x78 │ │ │ │ movs r4, r0 │ │ │ │ lsls r4, r4, #11 │ │ │ │ ... │ │ │ │ │ │ │ │ -000100b0 : │ │ │ │ +0000f838 : │ │ │ │ vldr s14, [r0, #4] │ │ │ │ push {r4, lr} │ │ │ │ mov r4, r0 │ │ │ │ - vldr s15, [pc, #92] @ 10118 │ │ │ │ - vldr d0, [pc, #80] @ 10110 │ │ │ │ + vldr s15, [pc, #92] @ f8a0 │ │ │ │ + vldr d0, [pc, #80] @ f898 │ │ │ │ vmul.f32 s2, s14, s15 │ │ │ │ vcvt.f64.f32 d2, s2 │ │ │ │ vmul.f64 d0, d2, d0 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ mov.w r3, #1065353216 @ 0x3f800000 │ │ │ │ str r3, [r4, #28] │ │ │ │ vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ @@ -11268,15 +10587,15 @@ │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ stmia r0!, {r0, r3, r4} │ │ │ │ movs r0, r0 │ │ │ │ tst r0, r4 │ │ │ │ │ │ │ │ -0001011c : │ │ │ │ +0000f8a4 : │ │ │ │ ldr r2, [r0, #60] @ 0x3c │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ adds r2, #1 │ │ │ │ mov r4, r0 │ │ │ │ movs r5, #0 │ │ │ │ movs r6, #0 │ │ │ │ str r5, [r0, #64] @ 0x40 │ │ │ │ @@ -11291,57 +10610,57 @@ │ │ │ │ add.w r0, r4, #336 @ 0x150 │ │ │ │ mov.w r2, #256 @ 0x100 │ │ │ │ blx 7084 │ │ │ │ str r6, [r4, #36] @ 0x24 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ │ │ │ │ -00010150 : │ │ │ │ +0000f8d8 : │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldrd r7, r5, [r0, #20] │ │ │ │ vpush {d8-d9} │ │ │ │ ldr r3, [r7, #0] │ │ │ │ vldr s15, [r5, #4] │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ vldr s14, [r3] │ │ │ │ vldr s13, [r5, #8] │ │ │ │ vcmpe.f32 s14, s15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1018a │ │ │ │ + bmi.n f912 │ │ │ │ vcmpe.f32 s14, s13 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s15, s13 │ │ │ │ vmovls.f32 s15, s14 │ │ │ │ ldr r0, [r7, #4] │ │ │ │ vldr s3, [r5, #16] │ │ │ │ vldr s0, [r0] │ │ │ │ vcvt.s32.f32 s1, s15 │ │ │ │ vldr s2, [r5, #20] │ │ │ │ vcmpe.f32 s0, s3 │ │ │ │ vmov r6, s1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 101bc │ │ │ │ + bmi.n f944 │ │ │ │ vcmpe.f32 s0, s2 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s3, s2 │ │ │ │ vmovls.f32 s3, s0 │ │ │ │ cmp r6, #11 │ │ │ │ it ne │ │ │ │ cmpne r6, #0 │ │ │ │ - beq.w 10684 │ │ │ │ + beq.w fe0c │ │ │ │ vcvt.f64.f32 d2, s3 │ │ │ │ str r1, [sp, #0] │ │ │ │ - vldr d3, [pc, #760] @ 104c8 │ │ │ │ + vldr d3, [pc, #760] @ fc50 │ │ │ │ vmul.f64 d0, d2, d3 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ ldr r1, [sp, #0] │ │ │ │ - ldr r2, [pc, #772] @ (104e0 ) │ │ │ │ + ldr r2, [pc, #772] @ (fc68 ) │ │ │ │ vmov s5, r1 │ │ │ │ vldr s8, [r4, #28] │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r7, #8] │ │ │ │ add.w r8, r2, r6, lsl #2 │ │ │ │ vldr s15, [r5, #28] │ │ │ │ vldr s12, [r8] │ │ │ │ @@ -11353,26 +10672,26 @@ │ │ │ │ vcvt.f64.u32 d0, s5 │ │ │ │ vdiv.f64 d6, d1, d0 │ │ │ │ vcvt.f32.f64 s9, d6 │ │ │ │ vstr s9, [r4, #32] │ │ │ │ vldr s7, [r3] │ │ │ │ vcmpe.f32 s7, s15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 10238 │ │ │ │ + bmi.n f9c0 │ │ │ │ vcmpe.f32 s7, s11 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s15, s11 │ │ │ │ vmovls.f32 s15, s7 │ │ │ │ vmov s10, r1 │ │ │ │ cmp r6, #1 │ │ │ │ - vldr d3, [pc, #656] @ 104d0 │ │ │ │ + vldr d3, [pc, #656] @ fc58 │ │ │ │ ldrd r5, r0, [r7, #12] │ │ │ │ vcvt.f32.u32 s13, s10 │ │ │ │ - vldr d1, [pc, #652] @ 104d8 │ │ │ │ + vldr d1, [pc, #652] @ fc60 │ │ │ │ vmov.f32 s14, s8 │ │ │ │ vmla.f32 s14, s9, s13 │ │ │ │ vdiv.f64 d8, d3, d9 │ │ │ │ vcvt.f64.f32 d9, s14 │ │ │ │ vdiv.f64 d2, d3, d9 │ │ │ │ vmov.f32 s19, #96 @ 0x3f000000 0.5 │ │ │ │ vmul.f32 s1, s15, s19 │ │ │ │ @@ -11380,37 +10699,37 @@ │ │ │ │ vcvt.f32.f64 s12, d8 │ │ │ │ vstr s18, [r4, #36] @ 0x24 │ │ │ │ vadd.f64 d8, d8, d1 │ │ │ │ vcvt.f32.f64 s3, d2 │ │ │ │ vsub.f32 s11, s3, s12 │ │ │ │ vcvt.f32.f64 s16, d8 │ │ │ │ vdiv.f32 s17, s11, s13 │ │ │ │ - beq.w 1068a │ │ │ │ + beq.w fe12 │ │ │ │ cmp r6, #2 │ │ │ │ - beq.w 10d56 │ │ │ │ + beq.w 104de │ │ │ │ cmp r6, #3 │ │ │ │ - beq.w 110bc │ │ │ │ + beq.w 10844 │ │ │ │ cmp r6, #4 │ │ │ │ - beq.w 109f8 │ │ │ │ + beq.w 10180 │ │ │ │ cmp r6, #5 │ │ │ │ - beq.w 114a4 │ │ │ │ + beq.w 10c2c │ │ │ │ cmp r6, #6 │ │ │ │ - beq.w 11802 │ │ │ │ + beq.w 10f8a │ │ │ │ cmp r6, #7 │ │ │ │ - beq.w 11b6c │ │ │ │ + beq.w 112f4 │ │ │ │ cmp r6, #8 │ │ │ │ - beq.w 11ec8 │ │ │ │ + beq.w 11650 │ │ │ │ cmp r6, #9 │ │ │ │ - beq.w 125ac │ │ │ │ + beq.w 11d34 │ │ │ │ cmp r6, #10 │ │ │ │ - beq.w 12916 │ │ │ │ + beq.w 1209e │ │ │ │ cmp r6, #11 │ │ │ │ - beq.w 12224 │ │ │ │ + beq.w 119ac │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ ldr.w fp, [r4, #76] @ 0x4c │ │ │ │ add.w r1, r5, r1, lsl #2 │ │ │ │ ldr.w sl, [r4, #64] @ 0x40 │ │ │ │ add.w r2, r4, #84 @ 0x54 │ │ │ │ str r5, [sp, #8] │ │ │ │ str r1, [sp, #28] │ │ │ │ mov r9, fp │ │ │ │ @@ -11498,19 +10817,19 @@ │ │ │ │ vmla.f32 s15, s18, s4 │ │ │ │ vmla.f32 s15, s19, s1 │ │ │ │ vmla.f32 s15, s3, s5 │ │ │ │ vmla.f32 s15, s10, s11 │ │ │ │ vmla.f32 s15, s12, s0 │ │ │ │ vstr s15, [r7, #336] @ 0x150 │ │ │ │ vmul.f32 s15, s15, s8 │ │ │ │ - beq.w 110b6 │ │ │ │ + beq.w 1083e │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 10446 │ │ │ │ + beq.n fbce │ │ │ │ cmp r3, #2 │ │ │ │ - beq.n 10430 │ │ │ │ + beq.n fbb8 │ │ │ │ and.w r6, sl, r0 │ │ │ │ vldmia r2!, {s9} │ │ │ │ subs r0, #1 │ │ │ │ add.w ip, r4, r6, lsl #2 │ │ │ │ vldr s7, [ip, #336] @ 0x150 │ │ │ │ vmla.f32 s15, s9, s7 │ │ │ │ and.w r9, sl, r0 │ │ │ │ @@ -11525,15 +10844,15 @@ │ │ │ │ add.w r6, r4, r3, lsl #2 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ vldr s14, [r6, #336] @ 0x150 │ │ │ │ cmp r3, r2 │ │ │ │ it ne │ │ │ │ movne r7, r3 │ │ │ │ vmla.f32 s15, s13, s14 │ │ │ │ - beq.n 104e4 │ │ │ │ + beq.n fc6c │ │ │ │ and.w ip, sl, r0 │ │ │ │ mov r9, r2 │ │ │ │ vldmia r9!, {s18} │ │ │ │ subs r6, r0, #1 │ │ │ │ add.w ip, r4, ip, lsl #2 │ │ │ │ and.w r6, sl, r6 │ │ │ │ subs r3, r0, #2 │ │ │ │ @@ -11553,28 +10872,28 @@ │ │ │ │ vldr s5, [r9, #4] │ │ │ │ vldr s11, [r2, #-4] │ │ │ │ cmp r7, r2 │ │ │ │ vldr s10, [r6, #336] @ 0x150 │ │ │ │ vmla.f32 s15, s1, s19 │ │ │ │ vmla.f32 s15, s5, s3 │ │ │ │ vmla.f32 s15, s11, s10 │ │ │ │ - bne.n 10466 │ │ │ │ - b.n 104e4 │ │ │ │ + bne.n fbee │ │ │ │ + b.n fc6c │ │ │ │ ldrh r4, [r4, #0] │ │ │ │ ldrsh r0, [r1, r6] │ │ │ │ ldrb r4, [r3, #4] │ │ │ │ subs r7, #189 @ 0xbd │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ str r4, [r5, r7] │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb853fb1 │ │ │ │ - lsls r4, r1, #27 │ │ │ │ + lsrs r0, r4, #28 │ │ │ │ movs r3, r0 │ │ │ │ ldr r7, [sp, #4] │ │ │ │ mov.w ip, #1 │ │ │ │ ldr.w lr, [sp, #32] │ │ │ │ add.w r2, fp, #4294967295 @ 0xffffffff │ │ │ │ adds r7, #1 │ │ │ │ str.w r8, [sp, #24] │ │ │ │ @@ -11591,20 +10910,20 @@ │ │ │ │ mov r2, lr │ │ │ │ ubfx r6, fp, #3, #2 │ │ │ │ add.w r7, r5, r9, lsl #2 │ │ │ │ add.w r2, r2, #32 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldr s0, [r7] │ │ │ │ vmul.f32 s14, s0, s12 │ │ │ │ - bhi.n 105fe │ │ │ │ - cbz r6, 1059a │ │ │ │ + bhi.n fd86 │ │ │ │ + cbz r6, fd22 │ │ │ │ cmp r6, #1 │ │ │ │ - beq.n 10576 │ │ │ │ + beq.n fcfe │ │ │ │ cmp r6, #2 │ │ │ │ - beq.n 1055a │ │ │ │ + beq.n fce2 │ │ │ │ and.w r9, r3, r1 │ │ │ │ mov fp, r2 │ │ │ │ vldr s8, [fp] │ │ │ │ adds r2, #32 │ │ │ │ add.w r7, r5, r9, lsl #2 │ │ │ │ adds r0, #8 │ │ │ │ subs r3, #1 │ │ │ │ @@ -11625,15 +10944,15 @@ │ │ │ │ adds r0, #8 │ │ │ │ add.w r9, r5, r6, lsl #2 │ │ │ │ cmp r0, #63 @ 0x3f │ │ │ │ add.w r2, r2, #32 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldr s13, [r9] │ │ │ │ vmla.f32 s14, s13, s2 │ │ │ │ - bhi.n 105fe │ │ │ │ + bhi.n fd86 │ │ │ │ and.w fp, r3, r1 │ │ │ │ vldr s18, [r2] │ │ │ │ subs r7, r3, #1 │ │ │ │ adds r0, #32 │ │ │ │ add.w r6, r5, fp, lsl #2 │ │ │ │ and.w fp, r7, r1 │ │ │ │ vldr s4, [r2, #32] │ │ │ │ @@ -11653,23 +10972,23 @@ │ │ │ │ vmla.f32 s14, s19, s18 │ │ │ │ vldr s3, [r7] │ │ │ │ vldr s11, [r2, #-32] @ 0xffffffe0 │ │ │ │ vldr s10, [fp] │ │ │ │ vmla.f32 s14, s1, s4 │ │ │ │ vmla.f32 s14, s3, s5 │ │ │ │ vmla.f32 s14, s10, s11 │ │ │ │ - bls.n 1059a │ │ │ │ + bls.n fd22 │ │ │ │ add.w ip, ip, #1 │ │ │ │ add.w r2, r4, r8, lsl #2 │ │ │ │ cmp.w ip, #8 │ │ │ │ add.w r0, r8, #1 │ │ │ │ add.w lr, lr, #4 │ │ │ │ vstr s14, [r2, #336] @ 0x150 │ │ │ │ and.w r8, r0, sl │ │ │ │ - bne.w 10504 │ │ │ │ + bne.w fc8c │ │ │ │ ldr r3, [sp, #20] │ │ │ │ vldr s0, [r4, #56] @ 0x38 │ │ │ │ ldr r6, [sp, #28] │ │ │ │ ldr r7, [sp, #8] │ │ │ │ vldr s12, [r4, #48] @ 0x30 │ │ │ │ cmp r6, r7 │ │ │ │ ldr.w fp, [sp, #4] │ │ │ │ @@ -11687,22 +11006,22 @@ │ │ │ │ vstmia r3!, {s13} │ │ │ │ vadd.f32 s16, s16, s17 │ │ │ │ vldr s14, [r4, #28] │ │ │ │ str r3, [sp, #20] │ │ │ │ vldr s15, [r4, #32] │ │ │ │ vadd.f32 s8, s14, s15 │ │ │ │ vstr s8, [r4, #28] │ │ │ │ - beq.w 11b5e │ │ │ │ + beq.w 112e6 │ │ │ │ mov r2, r7 │ │ │ │ vldr s18, [r4, #36] @ 0x24 │ │ │ │ - b.n 10310 │ │ │ │ + b.n fa98 │ │ │ │ vmov.f64 d0, #112 @ 0x3f800000 1.0 │ │ │ │ - b.n 101da │ │ │ │ + b.n f962 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ add.w r7, r5, r1, lsl #2 │ │ │ │ add.w fp, r4, #84 @ 0x54 │ │ │ │ str r7, [sp, #12] │ │ │ │ add.w r7, r4, #336 @ 0x150 │ │ │ │ str r0, [sp, #0] │ │ │ │ vldmia r5!, {s6} │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ @@ -11777,19 +11096,19 @@ │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ adds r3, #1 │ │ │ │ add.w r8, r4, r1, lsl #2 │ │ │ │ ands.w r3, r3, #3 │ │ │ │ add.w r6, r1, #4294967295 @ 0xffffffff │ │ │ │ vstr s0, [r8, #336] @ 0x150 │ │ │ │ vmul.f32 s18, s0, s1 │ │ │ │ - beq.n 107e8 │ │ │ │ + beq.n ff70 │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 107ce │ │ │ │ + beq.n ff56 │ │ │ │ cmp r3, #2 │ │ │ │ - beq.n 107b8 │ │ │ │ + beq.n ff40 │ │ │ │ and.w sl, r0, r6 │ │ │ │ vldmia r2!, {s0} │ │ │ │ subs r6, #1 │ │ │ │ add.w lr, r4, sl, lsl #2 │ │ │ │ vldr s7, [lr, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s0, s7 │ │ │ │ and.w ip, r0, r6 │ │ │ │ @@ -11801,15 +11120,15 @@ │ │ │ │ and.w r8, r0, r6 │ │ │ │ vldmia r2!, {s5} │ │ │ │ subs r6, #1 │ │ │ │ add.w r3, r4, r8, lsl #2 │ │ │ │ vldr s2, [r3, #336] @ 0x150 │ │ │ │ cmp r7, r2 │ │ │ │ vmla.f32 s18, s5, s2 │ │ │ │ - beq.n 1084a │ │ │ │ + beq.n ffd2 │ │ │ │ and.w sl, r0, r6 │ │ │ │ mov lr, r2 │ │ │ │ vldmia lr!, {s14} │ │ │ │ add.w r9, r6, #4294967295 @ 0xffffffff │ │ │ │ add.w ip, r4, sl, lsl #2 │ │ │ │ and.w r8, r0, r9 │ │ │ │ subs r3, r6, #2 │ │ │ │ @@ -11829,15 +11148,15 @@ │ │ │ │ vldr s10, [lr, #4] │ │ │ │ vldr s12, [r2, #-4] │ │ │ │ cmp r7, r2 │ │ │ │ vldr s11, [r3, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s8, s19 │ │ │ │ vmla.f32 s18, s10, s9 │ │ │ │ vmla.f32 s18, s12, s11 │ │ │ │ - bne.n 107e8 │ │ │ │ + bne.n ff70 │ │ │ │ adds r1, #1 │ │ │ │ mov.w r8, #1 │ │ │ │ ands r0, r1 │ │ │ │ str.w r0, [r4, #592] @ 0x250 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ rsb lr, r8, #63 @ 0x3f │ │ │ │ ldr r6, [r4, #60] @ 0x3c │ │ │ │ @@ -11852,21 +11171,21 @@ │ │ │ │ add.w r1, r8, #8 │ │ │ │ vldr s6, [lr] │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ mov r2, lr │ │ │ │ add.w r2, r2, #32 │ │ │ │ vldr s13, [sl] │ │ │ │ vmul.f32 s0, s13, s6 │ │ │ │ - bhi.n 1096a │ │ │ │ + bhi.n 100f2 │ │ │ │ cmp.w ip, #0 │ │ │ │ - beq.n 10900 │ │ │ │ + beq.n 10088 │ │ │ │ cmp.w ip, #1 │ │ │ │ - beq.n 108dc │ │ │ │ + beq.n 10064 │ │ │ │ cmp.w ip, #2 │ │ │ │ - beq.n 108c0 │ │ │ │ + beq.n 10048 │ │ │ │ and.w ip, r3, r6 │ │ │ │ vldr s1, [lr, #32] │ │ │ │ adds r1, #8 │ │ │ │ adds r2, #32 │ │ │ │ add.w sl, r0, ip, lsl #2 │ │ │ │ subs r3, #1 │ │ │ │ vldr s7, [sl] │ │ │ │ @@ -11886,15 +11205,15 @@ │ │ │ │ adds r1, #8 │ │ │ │ add.w lr, r0, sl, lsl #2 │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ add.w r2, r2, #32 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldr s2, [lr] │ │ │ │ vmla.f32 s0, s2, s5 │ │ │ │ - bhi.n 1096a │ │ │ │ + bhi.n 100f2 │ │ │ │ and.w ip, r3, r6 │ │ │ │ vldr s4, [r2] │ │ │ │ add.w lr, r3, #4294967295 @ 0xffffffff │ │ │ │ adds r1, #32 │ │ │ │ add.w ip, r0, ip, lsl #2 │ │ │ │ and.w sl, lr, r6 │ │ │ │ vldr s19, [r2, #32] │ │ │ │ @@ -11914,26 +11233,26 @@ │ │ │ │ vmla.f32 s0, s14, s4 │ │ │ │ vldr s9, [sl] │ │ │ │ vldr s12, [r2, #-32] @ 0xffffffe0 │ │ │ │ vldr s11, [lr] │ │ │ │ vmla.f32 s0, s8, s19 │ │ │ │ vmla.f32 s0, s9, s10 │ │ │ │ vmla.f32 s0, s11, s12 │ │ │ │ - bls.n 10900 │ │ │ │ + bls.n 10088 │ │ │ │ blx 726c │ │ │ │ ldr.w r6, [r4, #592] @ 0x250 │ │ │ │ add.w r8, r8, #1 │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ cmp.w r8, #8 │ │ │ │ add.w r1, r4, r6, lsl #2 │ │ │ │ add.w r6, r6, #1 │ │ │ │ and.w r6, r6, r0 │ │ │ │ vstr s0, [r1, #336] @ 0x150 │ │ │ │ str.w r6, [r4, #592] @ 0x250 │ │ │ │ - bne.w 10856 │ │ │ │ + bne.w ffde │ │ │ │ ldr r2, [sp, #0] │ │ │ │ vldr s13, [r4, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ vldr s0, [r4, #48] @ 0x30 │ │ │ │ cmp r3, r5 │ │ │ │ vldr s7, [r4, #52] @ 0x34 │ │ │ │ vmul.f32 s1, s0, s13 │ │ │ │ @@ -11947,24 +11266,24 @@ │ │ │ │ vstmia r2!, {s15} │ │ │ │ vadd.f32 s16, s16, s17 │ │ │ │ vldr s5, [r4, #28] │ │ │ │ str r2, [sp, #0] │ │ │ │ vldr s2, [r4, #32] │ │ │ │ vadd.f32 s8, s5, s2 │ │ │ │ vstr s8, [r4, #28] │ │ │ │ - beq.n 109ee │ │ │ │ + beq.n 10176 │ │ │ │ vldr s18, [r4, #36] @ 0x24 │ │ │ │ - b.n 106a0 │ │ │ │ + b.n fe28 │ │ │ │ str r6, [r4, #64] @ 0x40 │ │ │ │ str.w r9, [r4, #592] @ 0x250 │ │ │ │ add sp, #44 @ 0x2c │ │ │ │ vpop {d8-d9} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp r1, #0 │ │ │ │ - beq.n 109ee │ │ │ │ + beq.n 10176 │ │ │ │ add.w r7, r5, r1, lsl #2 │ │ │ │ add.w fp, r4, #84 @ 0x54 │ │ │ │ str r7, [sp, #12] │ │ │ │ add.w r7, r4, #336 @ 0x150 │ │ │ │ str r0, [sp, #0] │ │ │ │ vldmia r5!, {s6} │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ @@ -12039,19 +11358,19 @@ │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ adds r3, #1 │ │ │ │ add.w r8, r4, r1, lsl #2 │ │ │ │ ands.w r3, r3, #3 │ │ │ │ add.w r6, r1, #4294967295 @ 0xffffffff │ │ │ │ vstr s0, [r8, #336] @ 0x150 │ │ │ │ vmul.f32 s18, s0, s7 │ │ │ │ - beq.n 10b54 │ │ │ │ + beq.n 102dc │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 10b3a │ │ │ │ + beq.n 102c2 │ │ │ │ cmp r3, #2 │ │ │ │ - beq.n 10b24 │ │ │ │ + beq.n 102ac │ │ │ │ and.w sl, r0, r6 │ │ │ │ vldmia r2!, {s0} │ │ │ │ subs r6, #1 │ │ │ │ add.w lr, r4, sl, lsl #2 │ │ │ │ vldr s8, [lr, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s0, s8 │ │ │ │ and.w ip, r0, r6 │ │ │ │ @@ -12063,15 +11382,15 @@ │ │ │ │ and.w r8, r0, r6 │ │ │ │ vldmia r2!, {s19} │ │ │ │ subs r6, #1 │ │ │ │ add.w r3, r4, r8, lsl #2 │ │ │ │ vldr s1, [r3, #336] @ 0x150 │ │ │ │ cmp r7, r2 │ │ │ │ vmla.f32 s18, s19, s1 │ │ │ │ - beq.n 10bb6 │ │ │ │ + beq.n 1033e │ │ │ │ and.w sl, r0, r6 │ │ │ │ mov lr, r2 │ │ │ │ vldmia lr!, {s3} │ │ │ │ add.w r9, r6, #4294967295 @ 0xffffffff │ │ │ │ add.w ip, r4, sl, lsl #2 │ │ │ │ and.w r8, r0, r9 │ │ │ │ subs r3, r6, #2 │ │ │ │ @@ -12091,15 +11410,15 @@ │ │ │ │ vldr s10, [lr, #4] │ │ │ │ vldr s12, [r2, #-4] │ │ │ │ cmp r7, r2 │ │ │ │ vldr s11, [r3, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s4, s2 │ │ │ │ vmla.f32 s18, s10, s6 │ │ │ │ vmla.f32 s18, s12, s11 │ │ │ │ - bne.n 10b54 │ │ │ │ + bne.n 102dc │ │ │ │ adds r1, #1 │ │ │ │ mov.w r8, #1 │ │ │ │ ands r0, r1 │ │ │ │ str.w r0, [r4, #592] @ 0x250 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ rsb lr, r8, #63 @ 0x3f │ │ │ │ ldr r6, [r4, #60] @ 0x3c │ │ │ │ @@ -12114,21 +11433,21 @@ │ │ │ │ add.w r1, r8, #8 │ │ │ │ vldr s14, [lr] │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ mov r2, lr │ │ │ │ add.w r2, r2, #32 │ │ │ │ vldr s13, [sl] │ │ │ │ vmul.f32 s0, s13, s14 │ │ │ │ - bhi.n 10cd6 │ │ │ │ + bhi.n 1045e │ │ │ │ cmp.w ip, #0 │ │ │ │ - beq.n 10c6c │ │ │ │ + beq.n 103f4 │ │ │ │ cmp.w ip, #1 │ │ │ │ - beq.n 10c48 │ │ │ │ + beq.n 103d0 │ │ │ │ cmp.w ip, #2 │ │ │ │ - beq.n 10c2c │ │ │ │ + beq.n 103b4 │ │ │ │ and.w ip, r6, r3 │ │ │ │ vldr s7, [lr, #32] │ │ │ │ adds r1, #8 │ │ │ │ adds r2, #32 │ │ │ │ add.w sl, r0, ip, lsl #2 │ │ │ │ subs r3, #1 │ │ │ │ vldr s8, [sl] │ │ │ │ @@ -12148,15 +11467,15 @@ │ │ │ │ adds r1, #8 │ │ │ │ add.w lr, r0, sl, lsl #2 │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ add.w r2, r2, #32 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldr s1, [lr] │ │ │ │ vmla.f32 s0, s1, s19 │ │ │ │ - bhi.n 10cd6 │ │ │ │ + bhi.n 1045e │ │ │ │ and.w ip, r6, r3 │ │ │ │ vldr s3, [r2] │ │ │ │ add.w lr, r3, #4294967295 @ 0xffffffff │ │ │ │ adds r1, #32 │ │ │ │ add.w ip, r0, ip, lsl #2 │ │ │ │ and.w sl, r6, lr │ │ │ │ vldr s5, [r2, #32] │ │ │ │ @@ -12176,26 +11495,26 @@ │ │ │ │ vmla.f32 s0, s2, s3 │ │ │ │ vldr s6, [sl] │ │ │ │ vldr s12, [r2, #-32] @ 0xffffffe0 │ │ │ │ vldr s11, [lr] │ │ │ │ vmla.f32 s0, s4, s5 │ │ │ │ vmla.f32 s0, s6, s10 │ │ │ │ vmla.f32 s0, s11, s12 │ │ │ │ - bls.n 10c6c │ │ │ │ + bls.n 103f4 │ │ │ │ blx 7300 │ │ │ │ ldr.w r6, [r4, #592] @ 0x250 │ │ │ │ add.w r8, r8, #1 │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ cmp.w r8, #8 │ │ │ │ add.w r1, r4, r6, lsl #2 │ │ │ │ add.w r6, r6, #1 │ │ │ │ and.w r6, r6, r0 │ │ │ │ vstr s0, [r1, #336] @ 0x150 │ │ │ │ str.w r6, [r4, #592] @ 0x250 │ │ │ │ - bne.w 10bc2 │ │ │ │ + bne.w 1034a │ │ │ │ ldr r2, [sp, #0] │ │ │ │ vldr s13, [r4, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ vldr s0, [r4, #48] @ 0x30 │ │ │ │ cmp r3, r5 │ │ │ │ vldr s9, [r4, #52] @ 0x34 │ │ │ │ vmul.f32 s8, s0, s13 │ │ │ │ @@ -12209,19 +11528,19 @@ │ │ │ │ vstmia r2!, {s15} │ │ │ │ vadd.f32 s16, s16, s17 │ │ │ │ vldr s19, [r4, #28] │ │ │ │ str r2, [sp, #0] │ │ │ │ vldr s1, [r4, #32] │ │ │ │ vadd.f32 s8, s19, s1 │ │ │ │ vstr s8, [r4, #28] │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ vldr s18, [r4, #36] @ 0x24 │ │ │ │ - b.n 10a0c │ │ │ │ + b.n 10194 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ add.w fp, r4, #84 @ 0x54 │ │ │ │ add.w r7, r4, #336 @ 0x150 │ │ │ │ add.w r2, r5, r1, lsl #2 │ │ │ │ str r0, [sp, #0] │ │ │ │ str r2, [sp, #12] │ │ │ │ vldmia r5!, {s11} │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ @@ -12296,19 +11615,19 @@ │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ adds r3, #1 │ │ │ │ add.w r8, r4, r1, lsl #2 │ │ │ │ ands.w r3, r3, #3 │ │ │ │ add.w r6, r1, #4294967295 @ 0xffffffff │ │ │ │ vstr s0, [r8, #336] @ 0x150 │ │ │ │ vmul.f32 s18, s0, s9 │ │ │ │ - beq.n 10eb4 │ │ │ │ + beq.n 1063c │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 10e9a │ │ │ │ + beq.n 10622 │ │ │ │ cmp r3, #2 │ │ │ │ - beq.n 10e84 │ │ │ │ + beq.n 1060c │ │ │ │ and.w sl, r0, r6 │ │ │ │ vldmia r2!, {s0} │ │ │ │ subs r6, #1 │ │ │ │ add.w lr, r4, sl, lsl #2 │ │ │ │ vldr s10, [lr, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s0, s10 │ │ │ │ and.w ip, r0, r6 │ │ │ │ @@ -12320,15 +11639,15 @@ │ │ │ │ and.w r8, r0, r6 │ │ │ │ vldmia r2!, {s8} │ │ │ │ subs r6, #1 │ │ │ │ add.w r3, r4, r8, lsl #2 │ │ │ │ vldr s19, [r3, #336] @ 0x150 │ │ │ │ cmp r7, r2 │ │ │ │ vmla.f32 s18, s8, s19 │ │ │ │ - beq.n 10f16 │ │ │ │ + beq.n 1069e │ │ │ │ and.w sl, r0, r6 │ │ │ │ mov lr, r2 │ │ │ │ vldmia lr!, {s6} │ │ │ │ add.w r9, r6, #4294967295 @ 0xffffffff │ │ │ │ add.w ip, r4, sl, lsl #2 │ │ │ │ and.w r8, r0, r9 │ │ │ │ subs r3, r6, #2 │ │ │ │ @@ -12348,15 +11667,15 @@ │ │ │ │ vldr s5, [lr, #4] │ │ │ │ vldr s11, [r2, #-4] │ │ │ │ cmp r7, r2 │ │ │ │ vldr s2, [r3, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s7, s1 │ │ │ │ vmla.f32 s18, s5, s3 │ │ │ │ vmla.f32 s18, s11, s2 │ │ │ │ - bne.n 10eb4 │ │ │ │ + bne.n 1063c │ │ │ │ adds r1, #1 │ │ │ │ mov.w r8, #1 │ │ │ │ ands r0, r1 │ │ │ │ str.w r0, [r4, #592] @ 0x250 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ rsb lr, r8, #63 @ 0x3f │ │ │ │ ldr r6, [r4, #60] @ 0x3c │ │ │ │ @@ -12371,21 +11690,21 @@ │ │ │ │ add.w r1, r8, #8 │ │ │ │ vldr s13, [lr] │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ mov r2, lr │ │ │ │ add.w r2, r2, #32 │ │ │ │ vldr s14, [sl] │ │ │ │ vmul.f32 s0, s14, s13 │ │ │ │ - bhi.n 11036 │ │ │ │ + bhi.n 107be │ │ │ │ cmp.w ip, #0 │ │ │ │ - beq.n 10fcc │ │ │ │ + beq.n 10754 │ │ │ │ cmp.w ip, #1 │ │ │ │ - beq.n 10fa8 │ │ │ │ + beq.n 10730 │ │ │ │ cmp.w ip, #2 │ │ │ │ - beq.n 10f8c │ │ │ │ + beq.n 10714 │ │ │ │ and.w ip, r6, r3 │ │ │ │ vldr s9, [lr, #32] │ │ │ │ adds r1, #8 │ │ │ │ adds r2, #32 │ │ │ │ add.w sl, r0, ip, lsl #2 │ │ │ │ subs r3, #1 │ │ │ │ vldr s10, [sl] │ │ │ │ @@ -12405,15 +11724,15 @@ │ │ │ │ adds r1, #8 │ │ │ │ add.w lr, r0, sl, lsl #2 │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ add.w r2, r2, #32 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldr s19, [lr] │ │ │ │ vmla.f32 s0, s19, s8 │ │ │ │ - bhi.n 11036 │ │ │ │ + bhi.n 107be │ │ │ │ and.w ip, r6, r3 │ │ │ │ vldr s6, [r2] │ │ │ │ add.w lr, r3, #4294967295 @ 0xffffffff │ │ │ │ adds r1, #32 │ │ │ │ add.w ip, r0, ip, lsl #2 │ │ │ │ and.w sl, r6, lr │ │ │ │ vldr s1, [r2, #32] │ │ │ │ @@ -12433,26 +11752,26 @@ │ │ │ │ vmla.f32 s0, s15, s6 │ │ │ │ vldr s3, [sl] │ │ │ │ vldr s11, [r2, #-32] @ 0xffffffe0 │ │ │ │ vldr s2, [lr] │ │ │ │ vmla.f32 s0, s7, s1 │ │ │ │ vmla.f32 s0, s3, s5 │ │ │ │ vmla.f32 s0, s2, s11 │ │ │ │ - bls.n 10fcc │ │ │ │ + bls.n 10754 │ │ │ │ blx 6fd4 │ │ │ │ ldr.w r6, [r4, #592] @ 0x250 │ │ │ │ add.w r8, r8, #1 │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ cmp.w r8, #8 │ │ │ │ add.w r1, r4, r6, lsl #2 │ │ │ │ add.w r6, r6, #1 │ │ │ │ and.w r6, r6, r0 │ │ │ │ vstr s0, [r1, #336] @ 0x150 │ │ │ │ str.w r6, [r4, #592] @ 0x250 │ │ │ │ - bne.w 10f22 │ │ │ │ + bne.w 106aa │ │ │ │ ldr r2, [sp, #0] │ │ │ │ vldr s14, [r4, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ vldr s0, [r4, #48] @ 0x30 │ │ │ │ cmp r3, r5 │ │ │ │ vldr s13, [r4, #52] @ 0x34 │ │ │ │ vmul.f32 s10, s0, s14 │ │ │ │ @@ -12466,38 +11785,38 @@ │ │ │ │ vstmia r2!, {s12} │ │ │ │ vadd.f32 s16, s16, s17 │ │ │ │ vldr s8, [r4, #28] │ │ │ │ str r2, [sp, #0] │ │ │ │ vldr s19, [r4, #32] │ │ │ │ vadd.f32 s8, s8, s19 │ │ │ │ vstr s8, [r4, #28] │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ vldr s18, [r4, #36] @ 0x24 │ │ │ │ - b.n 10d6c │ │ │ │ + b.n 104f4 │ │ │ │ ldr r7, [sp, #12] │ │ │ │ - b.w 10466 │ │ │ │ + b.w fbee │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ ldr.w fp, [r4, #592] @ 0x250 │ │ │ │ add.w r7, r5, r1, lsl #2 │ │ │ │ str r5, [sp, #4] │ │ │ │ add.w r5, r4, #84 @ 0x54 │ │ │ │ ldr.w r9, [r4, #76] @ 0x4c │ │ │ │ ldr r6, [r4, #64] @ 0x40 │ │ │ │ mov lr, fp │ │ │ │ - vldr d6, [pc, #932] @ 11480 │ │ │ │ + vldr d6, [pc, #932] @ 10c08 │ │ │ │ str r0, [sp, #12] │ │ │ │ add.w sl, r6, #4294967295 @ 0xffffffff │ │ │ │ ldr r2, [r4, #72] @ 0x48 │ │ │ │ mov fp, r9 │ │ │ │ - vldr d5, [pc, #928] @ 11488 │ │ │ │ + vldr d5, [pc, #928] @ 10c10 │ │ │ │ mov r9, lr │ │ │ │ ldr r3, [r4, #60] @ 0x3c │ │ │ │ ldr r0, [sp, #4] │ │ │ │ - vldr s9, [pc, #924] @ 11490 │ │ │ │ + vldr s9, [pc, #924] @ 10c18 │ │ │ │ ldr.w ip, [r4, #68] @ 0x44 │ │ │ │ str r7, [sp, #28] │ │ │ │ add.w r7, r4, #336 @ 0x150 │ │ │ │ add.w r1, ip, #4 │ │ │ │ str r5, [sp, #24] │ │ │ │ str r1, [sp, #32] │ │ │ │ str r7, [sp, #8] │ │ │ │ @@ -12558,15 +11877,15 @@ │ │ │ │ vmla.f32 s15, s1, s3 │ │ │ │ vmla.f32 s15, s18, s5 │ │ │ │ vmla.f32 s15, s2, s4 │ │ │ │ vmla.f32 s15, s6, s7 │ │ │ │ vcvt.f64.f32 d0, s15 │ │ │ │ vcmpe.f64 d0, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 1149e │ │ │ │ + bmi.w 10c26 │ │ │ │ vcmp.f64 d0, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f32 s15, s9 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add.w lr, r4, r9, lsl #2 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ @@ -12575,19 +11894,19 @@ │ │ │ │ add.w r0, r9, #4294967295 @ 0xffffffff │ │ │ │ subs r7, r5, #4 │ │ │ │ vstr s15, [lr, #336] @ 0x150 │ │ │ │ lsrs r5, r7, #2 │ │ │ │ adds r5, #1 │ │ │ │ ands.w r7, r5, #3 │ │ │ │ vmul.f32 s14, s15, s8 │ │ │ │ - beq.n 11260 │ │ │ │ + beq.n 109e8 │ │ │ │ cmp r7, #1 │ │ │ │ - beq.n 11244 │ │ │ │ + beq.n 109cc │ │ │ │ cmp r7, #2 │ │ │ │ - beq.n 1122e │ │ │ │ + beq.n 109b6 │ │ │ │ and.w r8, fp, r0 │ │ │ │ vldmia r1!, {s19} │ │ │ │ subs r0, #1 │ │ │ │ add.w sl, r4, r8, lsl #2 │ │ │ │ vldr s1, [sl, #336] @ 0x150 │ │ │ │ vmla.f32 s14, s19, s1 │ │ │ │ and.w lr, fp, r0 │ │ │ │ @@ -12600,15 +11919,15 @@ │ │ │ │ vldmia r1!, {s5} │ │ │ │ ldr r5, [sp, #8] │ │ │ │ subs r0, #1 │ │ │ │ add.w r8, r4, r7, lsl #2 │ │ │ │ vldr s2, [r8, #336] @ 0x150 │ │ │ │ cmp r5, r1 │ │ │ │ vmla.f32 s14, s5, s2 │ │ │ │ - beq.n 112cc │ │ │ │ + beq.n 10a54 │ │ │ │ and.w sl, fp, r0 │ │ │ │ mov r7, r1 │ │ │ │ vldmia r7!, {s4} │ │ │ │ add.w r8, r0, #4294967295 @ 0xffffffff │ │ │ │ add.w lr, r4, sl, lsl #2 │ │ │ │ and.w sl, fp, r8 │ │ │ │ subs r5, r0, #2 │ │ │ │ @@ -12631,15 +11950,15 @@ │ │ │ │ cmp r7, r1 │ │ │ │ vmov.f32 s15, s14 │ │ │ │ vldr s14, [sl, #336] @ 0x150 │ │ │ │ vmla.f32 s15, s19, s0 │ │ │ │ vmla.f32 s15, s1, s7 │ │ │ │ vmla.f32 s15, s8, s14 │ │ │ │ vmov.f32 s14, s15 │ │ │ │ - bne.n 11260 │ │ │ │ + bne.n 109e8 │ │ │ │ add.w r9, r9, #1 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ add.w sl, r6, #4294967295 @ 0xffffffff │ │ │ │ and.w r9, r9, fp │ │ │ │ mov.w lr, #1 │ │ │ │ strd r6, ip, [sp, #16] │ │ │ │ str r1, [sp, #0] │ │ │ │ @@ -12652,20 +11971,20 @@ │ │ │ │ mov ip, r0 │ │ │ │ cmp r5, #63 @ 0x3f │ │ │ │ vldr s3, [ip] │ │ │ │ add.w r0, r0, #32 │ │ │ │ ubfx r7, r6, #3, #2 │ │ │ │ vldr s18, [r8] │ │ │ │ vmul.f32 s15, s18, s3 │ │ │ │ - bhi.n 113de │ │ │ │ - cbz r7, 1137a │ │ │ │ + bhi.n 10b66 │ │ │ │ + cbz r7, 10b02 │ │ │ │ cmp r7, #1 │ │ │ │ - beq.n 11356 │ │ │ │ + beq.n 10ade │ │ │ │ cmp r7, #2 │ │ │ │ - beq.n 1133a │ │ │ │ + beq.n 10ac2 │ │ │ │ and.w ip, r1, r3 │ │ │ │ mov r6, r0 │ │ │ │ vldr s5, [r6] │ │ │ │ adds r0, #32 │ │ │ │ add.w r8, r2, ip, lsl #2 │ │ │ │ adds r5, #8 │ │ │ │ subs r1, #1 │ │ │ │ @@ -12686,15 +12005,15 @@ │ │ │ │ adds r5, #8 │ │ │ │ add.w r7, r2, r8, lsl #2 │ │ │ │ cmp r5, #63 @ 0x3f │ │ │ │ add.w r0, r0, #32 │ │ │ │ add.w r1, r1, #4294967295 @ 0xffffffff │ │ │ │ vldr s19, [r7] │ │ │ │ vmla.f32 s15, s19, s0 │ │ │ │ - bhi.n 113de │ │ │ │ + bhi.n 10b66 │ │ │ │ and.w r6, r1, r3 │ │ │ │ vldr s1, [r0] │ │ │ │ subs r7, r1, #1 │ │ │ │ adds r5, #32 │ │ │ │ add.w r6, r2, r6, lsl #2 │ │ │ │ and.w r8, r7, r3 │ │ │ │ vldr s18, [r0, #32] │ │ │ │ @@ -12714,33 +12033,33 @@ │ │ │ │ vmla.f32 s15, s7, s1 │ │ │ │ vldr s5, [r7] │ │ │ │ vldr s8, [r0, #-32] @ 0xffffffe0 │ │ │ │ vldr s4, [r8] │ │ │ │ vmla.f32 s15, s3, s18 │ │ │ │ vmla.f32 s15, s5, s2 │ │ │ │ vmla.f32 s15, s4, s8 │ │ │ │ - bls.n 1137a │ │ │ │ + bls.n 10b02 │ │ │ │ vcvt.f64.f32 d3, s15 │ │ │ │ vcmpe.f64 d3, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 11498 │ │ │ │ + bmi.n 10c20 │ │ │ │ vcmp.f64 d3, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f32 s15, s9 │ │ │ │ add.w lr, lr, #1 │ │ │ │ add.w r5, r4, r9, lsl #2 │ │ │ │ ldr r0, [sp, #0] │ │ │ │ cmp.w lr, #8 │ │ │ │ add.w r1, r9, #1 │ │ │ │ vstr s15, [r5, #336] @ 0x150 │ │ │ │ add.w r0, r0, #4 │ │ │ │ and.w r9, r1, fp │ │ │ │ str r0, [sp, #0] │ │ │ │ - bne.w 112e4 │ │ │ │ + bne.w 10a6c │ │ │ │ vldr s19, [r4, #56] @ 0x38 │ │ │ │ ldr r7, [sp, #12] │ │ │ │ ldr r5, [sp, #28] │ │ │ │ vldr s0, [r4, #48] @ 0x30 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ ldrd r6, ip, [sp, #16] │ │ │ │ vldr s7, [r4, #52] @ 0x34 │ │ │ │ @@ -12756,38 +12075,38 @@ │ │ │ │ vstmia r7!, {s14} │ │ │ │ vadd.f32 s16, s16, s17 │ │ │ │ vldr s5, [r4, #28] │ │ │ │ str r7, [sp, #12] │ │ │ │ vldr s2, [r4, #32] │ │ │ │ vadd.f32 s8, s5, s2 │ │ │ │ vstr s8, [r4, #28] │ │ │ │ - beq.w 109e8 │ │ │ │ + beq.w 10170 │ │ │ │ vldr s18, [r4, #36] @ 0x24 │ │ │ │ - b.n 11108 │ │ │ │ + b.n 10890 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ldmia r4!, {r0, r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ite al │ │ │ │ ldmiaal r4!, {r0, r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ subs r7, #102 @ 0x66 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ itte vs │ │ │ │ - vldrvs s15, [pc, #-8] @ 11494 │ │ │ │ - bvs.n 113fa @ unpredictable branch in IT block │ │ │ │ + vldrvs s15, [pc, #-8] @ 10c1c │ │ │ │ + bvs.n 10b82 @ unpredictable branch in IT block │ │ │ │ │ │ │ │ - vldrvc s15, [pc, #-12] @ 11494 │ │ │ │ - b.n 111ea │ │ │ │ + vldrvc s15, [pc, #-12] @ 10c1c │ │ │ │ + b.n 10972 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ add.w r7, r5, r1, lsl #2 │ │ │ │ add.w fp, r4, #84 @ 0x54 │ │ │ │ str r7, [sp, #12] │ │ │ │ add.w r7, r4, #336 @ 0x150 │ │ │ │ str r0, [sp, #0] │ │ │ │ vldmia r5!, {s3} │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ @@ -12862,19 +12181,19 @@ │ │ │ │ adds r2, #1 │ │ │ │ add.w r8, r4, r1, lsl #2 │ │ │ │ ands.w r2, r2, #3 │ │ │ │ add.w r6, r1, #4294967295 @ 0xffffffff │ │ │ │ mov r3, fp │ │ │ │ vstr s0, [r8, #336] @ 0x150 │ │ │ │ vmul.f32 s18, s0, s5 │ │ │ │ - beq.n 11602 │ │ │ │ + beq.n 10d8a │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 115e8 │ │ │ │ + beq.n 10d70 │ │ │ │ cmp r2, #2 │ │ │ │ - beq.n 115d2 │ │ │ │ + beq.n 10d5a │ │ │ │ and.w sl, r0, r6 │ │ │ │ vldmia r3!, {s0} │ │ │ │ subs r6, #1 │ │ │ │ add.w lr, r4, sl, lsl #2 │ │ │ │ vldr s2, [lr, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s0, s2 │ │ │ │ and.w ip, r0, r6 │ │ │ │ @@ -12886,15 +12205,15 @@ │ │ │ │ and.w r8, r0, r6 │ │ │ │ vldmia r3!, {s11} │ │ │ │ subs r6, #1 │ │ │ │ add.w r2, r4, r8, lsl #2 │ │ │ │ vldr s14, [r2, #336] @ 0x150 │ │ │ │ cmp r7, r3 │ │ │ │ vmla.f32 s18, s11, s14 │ │ │ │ - beq.n 11664 │ │ │ │ + beq.n 10dec │ │ │ │ and.w sl, r0, r6 │ │ │ │ mov lr, r3 │ │ │ │ vldmia lr!, {s6} │ │ │ │ add.w r9, r6, #4294967295 @ 0xffffffff │ │ │ │ add.w ip, r4, sl, lsl #2 │ │ │ │ and.w r8, r0, r9 │ │ │ │ subs r2, r6, #2 │ │ │ │ @@ -12914,15 +12233,15 @@ │ │ │ │ vldr s19, [lr, #4] │ │ │ │ vldr s12, [r3, #-4] │ │ │ │ cmp r7, r3 │ │ │ │ vldr s1, [r2, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s8, s7 │ │ │ │ vmla.f32 s18, s19, s9 │ │ │ │ vmla.f32 s18, s12, s1 │ │ │ │ - bne.n 11602 │ │ │ │ + bne.n 10d8a │ │ │ │ adds r1, #1 │ │ │ │ mov.w r8, #1 │ │ │ │ ands r0, r1 │ │ │ │ str.w r0, [r4, #592] @ 0x250 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ rsb lr, r8, #63 @ 0x3f │ │ │ │ ldr r6, [r4, #60] @ 0x3c │ │ │ │ @@ -12937,21 +12256,21 @@ │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ vldr s3, [lr] │ │ │ │ mov r2, lr │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ add.w r2, r2, #32 │ │ │ │ vldr s13, [r9] │ │ │ │ vmul.f32 s0, s13, s3 │ │ │ │ - bhi.n 11782 │ │ │ │ + bhi.n 10f0a │ │ │ │ cmp.w ip, #0 │ │ │ │ - beq.n 11718 │ │ │ │ + beq.n 10ea0 │ │ │ │ cmp.w ip, #1 │ │ │ │ - beq.n 116f4 │ │ │ │ + beq.n 10e7c │ │ │ │ cmp.w ip, #2 │ │ │ │ - beq.n 116d8 │ │ │ │ + beq.n 10e60 │ │ │ │ and.w ip, r6, r3 │ │ │ │ vldr s5, [lr, #32] │ │ │ │ adds r1, #8 │ │ │ │ adds r2, #32 │ │ │ │ add.w r9, r0, ip, lsl #2 │ │ │ │ subs r3, #1 │ │ │ │ vldr s2, [r9] │ │ │ │ @@ -12971,15 +12290,15 @@ │ │ │ │ adds r1, #8 │ │ │ │ add.w lr, r0, r9, lsl #2 │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ add.w r2, r2, #32 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldr s14, [lr] │ │ │ │ vmla.f32 s0, s14, s11 │ │ │ │ - bhi.n 11782 │ │ │ │ + bhi.n 10f0a │ │ │ │ and.w ip, r6, r3 │ │ │ │ vldr s6, [r2] │ │ │ │ add.w lr, r3, #4294967295 @ 0xffffffff │ │ │ │ adds r1, #32 │ │ │ │ add.w ip, r0, ip, lsl #2 │ │ │ │ and.w sl, r6, lr │ │ │ │ vldr s7, [r2, #32] │ │ │ │ @@ -12999,26 +12318,26 @@ │ │ │ │ vmla.f32 s0, s15, s6 │ │ │ │ vldr s9, [sl] │ │ │ │ vldr s12, [r2, #-32] @ 0xffffffe0 │ │ │ │ vldr s1, [lr] │ │ │ │ vmla.f32 s0, s8, s7 │ │ │ │ vmla.f32 s0, s9, s19 │ │ │ │ vmla.f32 s0, s1, s12 │ │ │ │ - bls.n 11718 │ │ │ │ + bls.n 10ea0 │ │ │ │ blx 6f34 │ │ │ │ ldr.w r6, [r4, #592] @ 0x250 │ │ │ │ add.w r8, r8, #1 │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ cmp.w r8, #8 │ │ │ │ add.w r1, r4, r6, lsl #2 │ │ │ │ add.w r6, r6, #1 │ │ │ │ and.w r6, r6, r0 │ │ │ │ vstr s0, [r1, #336] @ 0x150 │ │ │ │ str.w r6, [r4, #592] @ 0x250 │ │ │ │ - bne.w 11670 │ │ │ │ + bne.w 10df8 │ │ │ │ ldr r2, [sp, #0] │ │ │ │ vldr s13, [r4, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ vldr s0, [r4, #48] @ 0x30 │ │ │ │ cmp r3, r5 │ │ │ │ vldr s2, [r4, #52] @ 0x34 │ │ │ │ vmul.f32 s5, s0, s13 │ │ │ │ @@ -13032,19 +12351,19 @@ │ │ │ │ vstmia r2!, {s10} │ │ │ │ vadd.f32 s16, s16, s17 │ │ │ │ vldr s11, [r4, #28] │ │ │ │ str r2, [sp, #0] │ │ │ │ vldr s14, [r4, #32] │ │ │ │ vadd.f32 s8, s11, s14 │ │ │ │ vstr s8, [r4, #28] │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ vldr s18, [r4, #36] @ 0x24 │ │ │ │ - b.n 114ba │ │ │ │ + b.n 10c42 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ add.w fp, r4, #84 @ 0x54 │ │ │ │ add.w r7, r4, #336 @ 0x150 │ │ │ │ add.w r6, r5, r1, lsl #2 │ │ │ │ str r0, [sp, #0] │ │ │ │ str r6, [sp, #12] │ │ │ │ vldmia r5!, {s6} │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ @@ -13119,19 +12438,19 @@ │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ adds r6, #1 │ │ │ │ add.w r8, r4, r1, lsl #2 │ │ │ │ ands.w r2, r6, #3 │ │ │ │ add.w r3, r1, #4294967295 @ 0xffffffff │ │ │ │ vstr s0, [r8, #336] @ 0x150 │ │ │ │ vmul.f32 s18, s0, s7 │ │ │ │ - beq.n 11960 │ │ │ │ + beq.n 110e8 │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 11946 │ │ │ │ + beq.n 110ce │ │ │ │ cmp r2, #2 │ │ │ │ - beq.n 11930 │ │ │ │ + beq.n 110b8 │ │ │ │ and.w r6, r0, r3 │ │ │ │ vldmia sl!, {s0} │ │ │ │ subs r3, #1 │ │ │ │ add.w lr, r4, r6, lsl #2 │ │ │ │ vldr s8, [lr, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s0, s8 │ │ │ │ and.w ip, r0, r3 │ │ │ │ @@ -13143,15 +12462,15 @@ │ │ │ │ and.w r8, r0, r3 │ │ │ │ vldmia sl!, {s19} │ │ │ │ subs r3, #1 │ │ │ │ add.w r2, r4, r8, lsl #2 │ │ │ │ vldr s1, [r2, #336] @ 0x150 │ │ │ │ cmp r7, sl │ │ │ │ vmla.f32 s18, s19, s1 │ │ │ │ - beq.n 119c0 │ │ │ │ + beq.n 11148 │ │ │ │ and.w r6, r0, r3 │ │ │ │ mov lr, sl │ │ │ │ vldmia lr!, {s3} │ │ │ │ add.w ip, r3, #4294967295 @ 0xffffffff │ │ │ │ add.w r9, r4, r6, lsl #2 │ │ │ │ and.w r6, r0, ip │ │ │ │ subs r2, r3, #2 │ │ │ │ @@ -13171,15 +12490,15 @@ │ │ │ │ vldr s10, [lr, #4] │ │ │ │ vldr s12, [sl, #-4] │ │ │ │ cmp r7, sl │ │ │ │ vldr s11, [r9, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s4, s2 │ │ │ │ vmla.f32 s18, s10, s6 │ │ │ │ vmla.f32 s18, s12, s11 │ │ │ │ - bne.n 11960 │ │ │ │ + bne.n 110e8 │ │ │ │ adds r1, #1 │ │ │ │ mov.w r8, #1 │ │ │ │ ands r0, r1 │ │ │ │ str.w r0, [r4, #592] @ 0x250 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ rsb sl, r8, #63 @ 0x3f │ │ │ │ ldr r6, [r4, #60] @ 0x3c │ │ │ │ @@ -13194,21 +12513,21 @@ │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ vldr s14, [sl] │ │ │ │ mov r2, sl │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ add.w r2, r2, #32 │ │ │ │ vldr s13, [r9] │ │ │ │ vmul.f32 s0, s13, s14 │ │ │ │ - bhi.n 11ade │ │ │ │ + bhi.n 11266 │ │ │ │ cmp.w ip, #0 │ │ │ │ - beq.n 11a74 │ │ │ │ + beq.n 111fc │ │ │ │ cmp.w ip, #1 │ │ │ │ - beq.n 11a50 │ │ │ │ + beq.n 111d8 │ │ │ │ cmp.w ip, #2 │ │ │ │ - beq.n 11a34 │ │ │ │ + beq.n 111bc │ │ │ │ and.w ip, r6, r3 │ │ │ │ vldr s7, [sl, #32] │ │ │ │ adds r1, #8 │ │ │ │ adds r2, #32 │ │ │ │ add.w r9, r0, ip, lsl #2 │ │ │ │ subs r3, #1 │ │ │ │ vldr s8, [r9] │ │ │ │ @@ -13228,15 +12547,15 @@ │ │ │ │ adds r1, #8 │ │ │ │ add.w lr, r0, r9, lsl #2 │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ add.w r2, r2, #32 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldr s1, [lr] │ │ │ │ vmla.f32 s0, s1, s19 │ │ │ │ - bhi.n 11ade │ │ │ │ + bhi.n 11266 │ │ │ │ and.w ip, r6, r3 │ │ │ │ vldr s3, [r2] │ │ │ │ add.w lr, r3, #4294967295 @ 0xffffffff │ │ │ │ adds r1, #32 │ │ │ │ add.w ip, r0, ip, lsl #2 │ │ │ │ and.w sl, r6, lr │ │ │ │ vldr s5, [r2, #32] │ │ │ │ @@ -13256,26 +12575,26 @@ │ │ │ │ vmla.f32 s0, s2, s3 │ │ │ │ vldr s6, [sl] │ │ │ │ vldr s12, [r2, #-32] @ 0xffffffe0 │ │ │ │ vldr s11, [lr] │ │ │ │ vmla.f32 s0, s4, s5 │ │ │ │ vmla.f32 s0, s6, s10 │ │ │ │ vmla.f32 s0, s11, s12 │ │ │ │ - bls.n 11a74 │ │ │ │ + bls.n 111fc │ │ │ │ blx 70b8 │ │ │ │ ldr.w r6, [r4, #592] @ 0x250 │ │ │ │ add.w r8, r8, #1 │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ cmp.w r8, #8 │ │ │ │ add.w r1, r4, r6, lsl #2 │ │ │ │ add.w r6, r6, #1 │ │ │ │ and.w r6, r6, r0 │ │ │ │ vstr s0, [r1, #336] @ 0x150 │ │ │ │ str.w r6, [r4, #592] @ 0x250 │ │ │ │ - bne.w 119cc │ │ │ │ + bne.w 11154 │ │ │ │ ldr r2, [sp, #0] │ │ │ │ vldr s13, [r4, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ vldr s0, [r4, #48] @ 0x30 │ │ │ │ cmp r3, r5 │ │ │ │ vldr s9, [r4, #52] @ 0x34 │ │ │ │ vmul.f32 s8, s0, s13 │ │ │ │ @@ -13289,23 +12608,23 @@ │ │ │ │ vstmia r2!, {s15} │ │ │ │ vadd.f32 s16, s16, s17 │ │ │ │ vldr s19, [r4, #28] │ │ │ │ str r2, [sp, #0] │ │ │ │ vldr s1, [r4, #32] │ │ │ │ vadd.f32 s8, s19, s1 │ │ │ │ vstr s8, [r4, #28] │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ vldr s18, [r4, #36] @ 0x24 │ │ │ │ - b.n 11818 │ │ │ │ + b.n 10fa0 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ str.w fp, [r4, #64] @ 0x40 │ │ │ │ str.w r1, [r4, #592] @ 0x250 │ │ │ │ - b.w 109ee │ │ │ │ + b.w 10176 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ add.w r6, r5, r1, lsl #2 │ │ │ │ add.w fp, r4, #84 @ 0x54 │ │ │ │ str r6, [sp, #12] │ │ │ │ add.w r6, r4, #336 @ 0x150 │ │ │ │ str r0, [sp, #0] │ │ │ │ vldmia r5!, {s3} │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ @@ -13380,19 +12699,19 @@ │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ adds r7, #1 │ │ │ │ add.w r8, r4, r1, lsl #2 │ │ │ │ ands.w r2, r7, #3 │ │ │ │ add.w r3, r1, #4294967295 @ 0xffffffff │ │ │ │ vstr s0, [r8, #336] @ 0x150 │ │ │ │ vmul.f32 s18, s0, s5 │ │ │ │ - beq.n 11cca │ │ │ │ + beq.n 11452 │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 11cb0 │ │ │ │ + beq.n 11438 │ │ │ │ cmp r2, #2 │ │ │ │ - beq.n 11c9a │ │ │ │ + beq.n 11422 │ │ │ │ and.w r7, r0, r3 │ │ │ │ vldmia sl!, {s0} │ │ │ │ subs r3, #1 │ │ │ │ add.w lr, r4, r7, lsl #2 │ │ │ │ vldr s2, [lr, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s0, s2 │ │ │ │ and.w ip, r0, r3 │ │ │ │ @@ -13404,15 +12723,15 @@ │ │ │ │ and.w r8, r0, r3 │ │ │ │ vldmia sl!, {s11} │ │ │ │ subs r3, #1 │ │ │ │ add.w r2, r4, r8, lsl #2 │ │ │ │ vldr s14, [r2, #336] @ 0x150 │ │ │ │ cmp r6, sl │ │ │ │ vmla.f32 s18, s11, s14 │ │ │ │ - beq.n 11d2a │ │ │ │ + beq.n 114b2 │ │ │ │ and.w r7, r0, r3 │ │ │ │ mov lr, sl │ │ │ │ vldmia lr!, {s6} │ │ │ │ add.w ip, r3, #4294967295 @ 0xffffffff │ │ │ │ add.w r9, r4, r7, lsl #2 │ │ │ │ and.w r7, r0, ip │ │ │ │ subs r2, r3, #2 │ │ │ │ @@ -13432,15 +12751,15 @@ │ │ │ │ vldr s19, [lr, #4] │ │ │ │ vldr s12, [sl, #-4] │ │ │ │ cmp r6, sl │ │ │ │ vldr s1, [r9, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s8, s7 │ │ │ │ vmla.f32 s18, s19, s9 │ │ │ │ vmla.f32 s18, s12, s1 │ │ │ │ - bne.n 11cca │ │ │ │ + bne.n 11452 │ │ │ │ adds r1, #1 │ │ │ │ mov.w r8, #1 │ │ │ │ ands r0, r1 │ │ │ │ str.w r0, [r4, #592] @ 0x250 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ rsb sl, r8, #63 @ 0x3f │ │ │ │ ldr r7, [r4, #60] @ 0x3c │ │ │ │ @@ -13455,21 +12774,21 @@ │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ vldr s3, [sl] │ │ │ │ mov r2, sl │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ add.w r2, r2, #32 │ │ │ │ vldr s13, [r9] │ │ │ │ vmul.f32 s0, s13, s3 │ │ │ │ - bhi.n 11e48 │ │ │ │ + bhi.n 115d0 │ │ │ │ cmp.w ip, #0 │ │ │ │ - beq.n 11dde │ │ │ │ + beq.n 11566 │ │ │ │ cmp.w ip, #1 │ │ │ │ - beq.n 11dba │ │ │ │ + beq.n 11542 │ │ │ │ cmp.w ip, #2 │ │ │ │ - beq.n 11d9e │ │ │ │ + beq.n 11526 │ │ │ │ and.w ip, r7, r3 │ │ │ │ vldr s5, [sl, #32] │ │ │ │ adds r1, #8 │ │ │ │ adds r2, #32 │ │ │ │ add.w r9, r0, ip, lsl #2 │ │ │ │ subs r3, #1 │ │ │ │ vldr s2, [r9] │ │ │ │ @@ -13489,15 +12808,15 @@ │ │ │ │ adds r1, #8 │ │ │ │ add.w lr, r0, r9, lsl #2 │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ add.w r2, r2, #32 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldr s14, [lr] │ │ │ │ vmla.f32 s0, s14, s11 │ │ │ │ - bhi.n 11e48 │ │ │ │ + bhi.n 115d0 │ │ │ │ and.w ip, r7, r3 │ │ │ │ vldr s6, [r2] │ │ │ │ add.w lr, r3, #4294967295 @ 0xffffffff │ │ │ │ adds r1, #32 │ │ │ │ add.w ip, r0, ip, lsl #2 │ │ │ │ and.w sl, r7, lr │ │ │ │ vldr s7, [r2, #32] │ │ │ │ @@ -13517,26 +12836,26 @@ │ │ │ │ vmla.f32 s0, s15, s6 │ │ │ │ vldr s9, [sl] │ │ │ │ vldr s12, [r2, #-32] @ 0xffffffe0 │ │ │ │ vldr s1, [lr] │ │ │ │ vmla.f32 s0, s8, s7 │ │ │ │ vmla.f32 s0, s9, s19 │ │ │ │ vmla.f32 s0, s1, s12 │ │ │ │ - bls.n 11dde │ │ │ │ + bls.n 11566 │ │ │ │ blx 7014 │ │ │ │ ldr.w r7, [r4, #592] @ 0x250 │ │ │ │ add.w r8, r8, #1 │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ cmp.w r8, #8 │ │ │ │ add.w r1, r4, r7, lsl #2 │ │ │ │ add.w r7, r7, #1 │ │ │ │ and.w r7, r7, r0 │ │ │ │ vstr s0, [r1, #336] @ 0x150 │ │ │ │ str.w r7, [r4, #592] @ 0x250 │ │ │ │ - bne.w 11d36 │ │ │ │ + bne.w 114be │ │ │ │ ldr r2, [sp, #0] │ │ │ │ vldr s13, [r4, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ vldr s0, [r4, #48] @ 0x30 │ │ │ │ cmp r3, r5 │ │ │ │ vldr s2, [r4, #52] @ 0x34 │ │ │ │ vmul.f32 s5, s0, s13 │ │ │ │ @@ -13550,19 +12869,19 @@ │ │ │ │ vstmia r2!, {s10} │ │ │ │ vadd.f32 s16, s16, s17 │ │ │ │ vldr s11, [r4, #28] │ │ │ │ str r2, [sp, #0] │ │ │ │ vldr s14, [r4, #32] │ │ │ │ vadd.f32 s8, s11, s14 │ │ │ │ vstr s8, [r4, #28] │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ vldr s18, [r4, #36] @ 0x24 │ │ │ │ - b.n 11b82 │ │ │ │ + b.n 1130a │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ add.w r6, r5, r1, lsl #2 │ │ │ │ add.w fp, r4, #84 @ 0x54 │ │ │ │ str r6, [sp, #12] │ │ │ │ add.w r6, r4, #336 @ 0x150 │ │ │ │ str r0, [sp, #0] │ │ │ │ vldmia r5!, {s4} │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ @@ -13637,19 +12956,19 @@ │ │ │ │ ldr r2, [r4, #76] @ 0x4c │ │ │ │ adds r7, #1 │ │ │ │ add.w r8, r4, r0, lsl #2 │ │ │ │ ands.w r1, r7, #3 │ │ │ │ add.w r3, r0, #4294967295 @ 0xffffffff │ │ │ │ vstr s0, [r8, #336] @ 0x150 │ │ │ │ vmul.f32 s18, s0, s6 │ │ │ │ - beq.n 12026 │ │ │ │ + beq.n 117ae │ │ │ │ cmp r1, #1 │ │ │ │ - beq.n 1200c │ │ │ │ + beq.n 11794 │ │ │ │ cmp r1, #2 │ │ │ │ - beq.n 11ff6 │ │ │ │ + beq.n 1177e │ │ │ │ and.w r7, r2, r3 │ │ │ │ vldmia sl!, {s0} │ │ │ │ subs r3, #1 │ │ │ │ add.w lr, r4, r7, lsl #2 │ │ │ │ vldr s7, [lr, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s0, s7 │ │ │ │ and.w ip, r2, r3 │ │ │ │ @@ -13661,15 +12980,15 @@ │ │ │ │ and.w r8, r2, r3 │ │ │ │ vldmia sl!, {s19} │ │ │ │ subs r3, #1 │ │ │ │ add.w r1, r4, r8, lsl #2 │ │ │ │ vldr s1, [r1, #336] @ 0x150 │ │ │ │ cmp r6, sl │ │ │ │ vmla.f32 s18, s19, s1 │ │ │ │ - beq.n 12086 │ │ │ │ + beq.n 1180e │ │ │ │ and.w r7, r2, r3 │ │ │ │ mov lr, sl │ │ │ │ vldmia lr!, {s3} │ │ │ │ add.w ip, r3, #4294967295 @ 0xffffffff │ │ │ │ add.w r9, r4, r7, lsl #2 │ │ │ │ and.w r7, r2, ip │ │ │ │ subs r1, r3, #2 │ │ │ │ @@ -13689,15 +13008,15 @@ │ │ │ │ vldr s11, [lr, #4] │ │ │ │ vldr s13, [sl, #-4] │ │ │ │ cmp r6, sl │ │ │ │ vldr s12, [r9, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s4, s2 │ │ │ │ vmla.f32 s18, s11, s10 │ │ │ │ vmla.f32 s18, s13, s12 │ │ │ │ - bne.n 12026 │ │ │ │ + bne.n 117ae │ │ │ │ adds r0, #1 │ │ │ │ mov.w r8, #1 │ │ │ │ ands r2, r0 │ │ │ │ str.w r2, [r4, #592] @ 0x250 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ rsb sl, r8, #63 @ 0x3f │ │ │ │ ldr r7, [r4, #60] @ 0x3c │ │ │ │ @@ -13712,21 +13031,21 @@ │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ vldr s15, [sl] │ │ │ │ mov r2, sl │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ add.w r2, r2, #32 │ │ │ │ vldr s14, [r9] │ │ │ │ vmul.f32 s0, s14, s15 │ │ │ │ - bhi.n 121a4 │ │ │ │ + bhi.n 1192c │ │ │ │ cmp.w ip, #0 │ │ │ │ - beq.n 1213a │ │ │ │ + beq.n 118c2 │ │ │ │ cmp.w ip, #1 │ │ │ │ - beq.n 12116 │ │ │ │ + beq.n 1189e │ │ │ │ cmp.w ip, #2 │ │ │ │ - beq.n 120fa │ │ │ │ + beq.n 11882 │ │ │ │ and.w ip, r7, r3 │ │ │ │ vldr s6, [sl, #32] │ │ │ │ adds r1, #8 │ │ │ │ adds r2, #32 │ │ │ │ add.w r9, r0, ip, lsl #2 │ │ │ │ subs r3, #1 │ │ │ │ vldr s7, [r9] │ │ │ │ @@ -13746,15 +13065,15 @@ │ │ │ │ adds r1, #8 │ │ │ │ add.w lr, r0, r9, lsl #2 │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ add.w r2, r2, #32 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldr s1, [lr] │ │ │ │ vmla.f32 s0, s1, s19 │ │ │ │ - bhi.n 121a4 │ │ │ │ + bhi.n 1192c │ │ │ │ and.w ip, r7, r3 │ │ │ │ vldr s3, [r2] │ │ │ │ add.w lr, r3, #4294967295 @ 0xffffffff │ │ │ │ adds r1, #32 │ │ │ │ add.w ip, r0, ip, lsl #2 │ │ │ │ and.w sl, r7, lr │ │ │ │ vldr s5, [r2, #32] │ │ │ │ @@ -13774,26 +13093,26 @@ │ │ │ │ vmla.f32 s0, s2, s3 │ │ │ │ vldr s10, [sl] │ │ │ │ vldr s13, [r2, #-32] @ 0xffffffe0 │ │ │ │ vldr s12, [lr] │ │ │ │ vmla.f32 s0, s4, s5 │ │ │ │ vmla.f32 s0, s10, s11 │ │ │ │ vmla.f32 s0, s12, s13 │ │ │ │ - bls.n 1213a │ │ │ │ + bls.n 118c2 │ │ │ │ blx 709c │ │ │ │ ldr.w r7, [r4, #592] @ 0x250 │ │ │ │ add.w r8, r8, #1 │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ cmp.w r8, #8 │ │ │ │ add.w r1, r4, r7, lsl #2 │ │ │ │ add.w r7, r7, #1 │ │ │ │ and.w r7, r7, r0 │ │ │ │ vstr s0, [r1, #336] @ 0x150 │ │ │ │ str.w r7, [r4, #592] @ 0x250 │ │ │ │ - bne.w 12092 │ │ │ │ + bne.w 1181a │ │ │ │ ldr r2, [sp, #0] │ │ │ │ vldr s14, [r4, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ vldr s0, [r4, #48] @ 0x30 │ │ │ │ cmp r3, r5 │ │ │ │ vldr s7, [r4, #52] @ 0x34 │ │ │ │ vmul.f32 s15, s0, s14 │ │ │ │ @@ -13807,19 +13126,19 @@ │ │ │ │ vstmia r2!, {s9} │ │ │ │ vadd.f32 s16, s16, s17 │ │ │ │ vldr s19, [r4, #28] │ │ │ │ str r2, [sp, #0] │ │ │ │ vldr s1, [r4, #32] │ │ │ │ vadd.f32 s8, s19, s1 │ │ │ │ vstr s8, [r4, #28] │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ vldr s18, [r4, #36] @ 0x24 │ │ │ │ - b.n 11ede │ │ │ │ + b.n 11666 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ ldr.w fp, [r4, #68] @ 0x44 │ │ │ │ add.w r6, r5, r1, lsl #2 │ │ │ │ str r5, [sp, #8] │ │ │ │ add.w r1, r4, #84 @ 0x54 │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ add.w r2, fp, #4 │ │ │ │ str r6, [sp, #32] │ │ │ │ @@ -13908,19 +13227,19 @@ │ │ │ │ vmla.f32 s0, s6, s7 │ │ │ │ vmla.f32 s0, s8, s9 │ │ │ │ vmla.f32 s0, s4, s19 │ │ │ │ vmla.f32 s0, s1, s13 │ │ │ │ vabs.f32 s3, s0 │ │ │ │ vstr s3, [r7, #336] @ 0x150 │ │ │ │ vmul.f32 s14, s3, s15 │ │ │ │ - beq.w 125a8 │ │ │ │ + beq.w 11d30 │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 12392 │ │ │ │ + beq.n 11b1a │ │ │ │ cmp r3, #2 │ │ │ │ - beq.n 1237c │ │ │ │ + beq.n 11b04 │ │ │ │ and.w r0, ip, r1 │ │ │ │ vldmia r2!, {s5} │ │ │ │ subs r1, #1 │ │ │ │ add.w lr, r4, r0, lsl #2 │ │ │ │ vldr s10, [lr, #336] @ 0x150 │ │ │ │ vmla.f32 s14, s5, s10 │ │ │ │ and.w r9, ip, r1 │ │ │ │ @@ -13935,15 +13254,15 @@ │ │ │ │ add.w r0, r4, r3, lsl #2 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ vldr s2, [r0, #336] @ 0x150 │ │ │ │ cmp r3, r2 │ │ │ │ it ne │ │ │ │ movne r7, r3 │ │ │ │ vmla.f32 s14, s12, s2 │ │ │ │ - beq.n 12412 │ │ │ │ + beq.n 11b9a │ │ │ │ and.w lr, ip, r1 │ │ │ │ mov r9, r2 │ │ │ │ vldmia r9!, {s18} │ │ │ │ subs r0, r1, #1 │ │ │ │ add.w lr, r4, lr, lsl #2 │ │ │ │ and.w r0, ip, r0 │ │ │ │ subs r3, r1, #2 │ │ │ │ @@ -13963,15 +13282,15 @@ │ │ │ │ vldr s4, [r9, #4] │ │ │ │ vldr s1, [r2, #-4] │ │ │ │ cmp r7, r2 │ │ │ │ vldr s19, [r0, #336] @ 0x150 │ │ │ │ vmla.f32 s14, s8, s7 │ │ │ │ vmla.f32 s14, s4, s9 │ │ │ │ vmla.f32 s14, s1, s19 │ │ │ │ - bne.n 123b2 │ │ │ │ + bne.n 11b3a │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ add.w r7, sl, #1 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ and.w sl, r7, ip │ │ │ │ str.w fp, [sp, #20] │ │ │ │ mov.w lr, #1 │ │ │ │ mov fp, r3 │ │ │ │ @@ -13986,20 +13305,20 @@ │ │ │ │ mov r2, fp │ │ │ │ ubfx r0, r9, #3, #2 │ │ │ │ add.w r7, r6, r8, lsl #2 │ │ │ │ add.w r2, r2, #32 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldr s15, [r7] │ │ │ │ vmul.f32 s2, s15, s13 │ │ │ │ - bhi.n 12526 │ │ │ │ - cbz r0, 124c2 │ │ │ │ + bhi.n 11cae │ │ │ │ + cbz r0, 11c4a │ │ │ │ cmp r0, #1 │ │ │ │ - beq.n 1249e │ │ │ │ + beq.n 11c26 │ │ │ │ cmp r0, #2 │ │ │ │ - beq.n 12482 │ │ │ │ + beq.n 11c0a │ │ │ │ and.w r8, r3, r5 │ │ │ │ mov r9, r2 │ │ │ │ vldr s3, [r9] │ │ │ │ adds r2, #32 │ │ │ │ add.w r7, r6, r8, lsl #2 │ │ │ │ adds r1, #8 │ │ │ │ subs r3, #1 │ │ │ │ @@ -14020,15 +13339,15 @@ │ │ │ │ adds r1, #8 │ │ │ │ add.w r8, r6, r0, lsl #2 │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ add.w r2, r2, #32 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldr s12, [r8] │ │ │ │ vmla.f32 s2, s12, s11 │ │ │ │ - bhi.n 12526 │ │ │ │ + bhi.n 11cae │ │ │ │ and.w r9, r3, r5 │ │ │ │ vldr s18, [r2] │ │ │ │ subs r7, r3, #1 │ │ │ │ adds r1, #32 │ │ │ │ add.w r0, r6, r9, lsl #2 │ │ │ │ and.w r9, r7, r5 │ │ │ │ vldr s6, [r2, #32] │ │ │ │ @@ -14048,24 +13367,24 @@ │ │ │ │ vmla.f32 s2, s7, s18 │ │ │ │ vldr s9, [r7] │ │ │ │ vldr s1, [r2, #-32] @ 0xffffffe0 │ │ │ │ vldr s19, [r9] │ │ │ │ vmla.f32 s2, s8, s6 │ │ │ │ vmla.f32 s2, s9, s4 │ │ │ │ vmla.f32 s2, s19, s1 │ │ │ │ - bls.n 124c2 │ │ │ │ + bls.n 11c4a │ │ │ │ add.w lr, lr, #1 │ │ │ │ add.w r2, r4, sl, lsl #2 │ │ │ │ cmp.w lr, #8 │ │ │ │ add.w r1, sl, #1 │ │ │ │ add.w fp, fp, #4 │ │ │ │ and.w sl, r1, ip │ │ │ │ vabs.f32 s13, s2 │ │ │ │ vstr s13, [r2, #336] @ 0x150 │ │ │ │ - bne.w 1242c │ │ │ │ + bne.w 11bb4 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r0, [sp, #32] │ │ │ │ vldr s3, [r4, #56] @ 0x38 │ │ │ │ ldr r7, [sp, #8] │ │ │ │ ldr.w fp, [sp, #20] │ │ │ │ vldr s15, [r4, #48] @ 0x30 │ │ │ │ cmp r0, r7 │ │ │ │ @@ -14081,22 +13400,22 @@ │ │ │ │ vstmia r3!, {s12} │ │ │ │ vadd.f32 s16, s16, s17 │ │ │ │ vldr s14, [r4, #28] │ │ │ │ str r3, [sp, #16] │ │ │ │ vldr s2, [r4, #32] │ │ │ │ vadd.f32 s8, s14, s2 │ │ │ │ vstr s8, [r4, #28] │ │ │ │ - beq.w 1290a │ │ │ │ + beq.w 12092 │ │ │ │ mov r2, r7 │ │ │ │ vldr s18, [r4, #36] @ 0x24 │ │ │ │ - b.n 12260 │ │ │ │ + b.n 119e8 │ │ │ │ ldr r7, [sp, #12] │ │ │ │ - b.n 123b2 │ │ │ │ + b.n 11b3a │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ add.w r6, r5, r1, lsl #2 │ │ │ │ add.w fp, r4, #84 @ 0x54 │ │ │ │ str r6, [sp, #12] │ │ │ │ add.w r6, r4, #336 @ 0x150 │ │ │ │ str r0, [sp, #0] │ │ │ │ vldmia r5!, {s3} │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ @@ -14171,19 +13490,19 @@ │ │ │ │ adds r3, #1 │ │ │ │ add.w r8, r4, sl, lsl #2 │ │ │ │ ands.w r2, r3, #3 │ │ │ │ add.w r0, sl, #4294967295 @ 0xffffffff │ │ │ │ mov r1, fp │ │ │ │ vstr s0, [r8, #336] @ 0x150 │ │ │ │ vmul.f32 s18, s0, s5 │ │ │ │ - beq.n 1270a │ │ │ │ + beq.n 11e92 │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 126f0 │ │ │ │ + beq.n 11e78 │ │ │ │ cmp r2, #2 │ │ │ │ - beq.n 126da │ │ │ │ + beq.n 11e62 │ │ │ │ and.w lr, r7, r0 │ │ │ │ vldmia r1!, {s0} │ │ │ │ subs r0, #1 │ │ │ │ add.w ip, r4, lr, lsl #2 │ │ │ │ vldr s2, [ip, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s0, s2 │ │ │ │ and.w r9, r7, r0 │ │ │ │ @@ -14195,15 +13514,15 @@ │ │ │ │ and.w r3, r7, r0 │ │ │ │ vldmia r1!, {s11} │ │ │ │ subs r0, #1 │ │ │ │ add.w r2, r4, r3, lsl #2 │ │ │ │ vldr s14, [r2, #336] @ 0x150 │ │ │ │ cmp r6, r1 │ │ │ │ vmla.f32 s18, s11, s14 │ │ │ │ - beq.n 12768 │ │ │ │ + beq.n 11ef0 │ │ │ │ and.w lr, r7, r0 │ │ │ │ mov ip, r1 │ │ │ │ vldmia ip!, {s4} │ │ │ │ add.w r9, r0, #4294967295 @ 0xffffffff │ │ │ │ add.w r2, r4, lr, lsl #2 │ │ │ │ and.w r8, r7, r9 │ │ │ │ subs r3, r0, #2 │ │ │ │ @@ -14223,15 +13542,15 @@ │ │ │ │ vldr s19, [ip, #4] │ │ │ │ vldr s12, [r1, #-4] │ │ │ │ cmp r6, r1 │ │ │ │ vldr s1, [r8, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s8, s7 │ │ │ │ vmla.f32 s18, s19, s9 │ │ │ │ vmla.f32 s18, s12, s1 │ │ │ │ - bne.n 1270a │ │ │ │ + bne.n 11e92 │ │ │ │ add.w r1, sl, #1 │ │ │ │ mov.w r8, #1 │ │ │ │ ands r7, r1 │ │ │ │ str.w r7, [r4, #592] @ 0x250 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ add.w r1, r8, #8 │ │ │ │ ldr r7, [r4, #60] @ 0x3c │ │ │ │ @@ -14246,21 +13565,21 @@ │ │ │ │ add.w lr, r2, r8, lsl #2 │ │ │ │ ubfx sl, sl, #3, #2 │ │ │ │ vldr s13, [r9] │ │ │ │ mov r2, lr │ │ │ │ add.w r2, r2, #32 │ │ │ │ vldr s3, [lr] │ │ │ │ vmul.f32 s0, s13, s3 │ │ │ │ - bhi.n 1288a │ │ │ │ + bhi.n 12012 │ │ │ │ cmp.w sl, #0 │ │ │ │ - beq.n 12820 │ │ │ │ + beq.n 11fa8 │ │ │ │ cmp.w sl, #1 │ │ │ │ - beq.n 127fc │ │ │ │ + beq.n 11f84 │ │ │ │ cmp.w sl, #2 │ │ │ │ - beq.n 127e0 │ │ │ │ + beq.n 11f68 │ │ │ │ and.w sl, r7, r3 │ │ │ │ vldr s5, [lr, #32] │ │ │ │ adds r1, #8 │ │ │ │ adds r2, #32 │ │ │ │ add.w r9, r0, sl, lsl #2 │ │ │ │ subs r3, #1 │ │ │ │ vldr s2, [r9] │ │ │ │ @@ -14280,15 +13599,15 @@ │ │ │ │ adds r1, #8 │ │ │ │ add.w lr, r0, r9, lsl #2 │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ add.w r2, r2, #32 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldr s14, [lr] │ │ │ │ vmla.f32 s0, s14, s11 │ │ │ │ - bhi.n 1288a │ │ │ │ + bhi.n 12012 │ │ │ │ and.w sl, r7, r3 │ │ │ │ vldr s4, [r2] │ │ │ │ add.w lr, r3, #4294967295 @ 0xffffffff │ │ │ │ adds r1, #32 │ │ │ │ add.w ip, r0, sl, lsl #2 │ │ │ │ and.w sl, r7, lr │ │ │ │ vldr s6, [r2, #32] │ │ │ │ @@ -14308,26 +13627,26 @@ │ │ │ │ vmla.f32 s0, s7, s4 │ │ │ │ vldr s9, [sl] │ │ │ │ vldr s12, [r2, #-32] @ 0xffffffe0 │ │ │ │ vldr s1, [lr] │ │ │ │ vmla.f32 s0, s8, s6 │ │ │ │ vmla.f32 s0, s9, s19 │ │ │ │ vmla.f32 s0, s1, s12 │ │ │ │ - bls.n 12820 │ │ │ │ + bls.n 11fa8 │ │ │ │ blx 720c │ │ │ │ ldr.w r7, [r4, #592] @ 0x250 │ │ │ │ add.w r8, r8, #1 │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ cmp.w r8, #8 │ │ │ │ add.w r1, r4, r7, lsl #2 │ │ │ │ add.w r7, r7, #1 │ │ │ │ and.w r7, r7, r0 │ │ │ │ vstr s0, [r1, #336] @ 0x150 │ │ │ │ str.w r7, [r4, #592] @ 0x250 │ │ │ │ - bne.w 12776 │ │ │ │ + bne.w 11efe │ │ │ │ ldr r2, [sp, #0] │ │ │ │ vldr s13, [r4, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ vldr s0, [r4, #48] @ 0x30 │ │ │ │ cmp r3, r5 │ │ │ │ vldr s2, [r4, #52] @ 0x34 │ │ │ │ vmul.f32 s5, s0, s13 │ │ │ │ @@ -14341,23 +13660,23 @@ │ │ │ │ vstmia r2!, {s15} │ │ │ │ vadd.f32 s16, s16, s17 │ │ │ │ vldr s11, [r4, #28] │ │ │ │ str r2, [sp, #0] │ │ │ │ vldr s14, [r4, #32] │ │ │ │ vadd.f32 s8, s11, s14 │ │ │ │ vstr s8, [r4, #28] │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ vldr s18, [r4, #36] @ 0x24 │ │ │ │ - b.n 125c2 │ │ │ │ + b.n 11d4a │ │ │ │ ldr r5, [sp, #4] │ │ │ │ str.w sl, [r4, #592] @ 0x250 │ │ │ │ str r5, [r4, #64] @ 0x40 │ │ │ │ - b.w 109ee │ │ │ │ + b.w 10176 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ add.w r6, r5, r1, lsl #2 │ │ │ │ add.w fp, r4, #84 @ 0x54 │ │ │ │ str r6, [sp, #12] │ │ │ │ add.w r6, r4, #336 @ 0x150 │ │ │ │ str r0, [sp, #0] │ │ │ │ vldmia r5!, {s6} │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ @@ -14432,19 +13751,19 @@ │ │ │ │ adds r3, #1 │ │ │ │ add.w r8, r4, sl, lsl #2 │ │ │ │ ands.w r2, r3, #3 │ │ │ │ add.w r0, sl, #4294967295 @ 0xffffffff │ │ │ │ mov r1, fp │ │ │ │ vstr s0, [r8, #336] @ 0x150 │ │ │ │ vmul.f32 s18, s0, s7 │ │ │ │ - beq.n 12a74 │ │ │ │ + beq.n 121fc │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 12a5a │ │ │ │ + beq.n 121e2 │ │ │ │ cmp r2, #2 │ │ │ │ - beq.n 12a44 │ │ │ │ + beq.n 121cc │ │ │ │ and.w lr, r7, r0 │ │ │ │ vldmia r1!, {s0} │ │ │ │ subs r0, #1 │ │ │ │ add.w ip, r4, lr, lsl #2 │ │ │ │ vldr s8, [ip, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s0, s8 │ │ │ │ and.w r9, r7, r0 │ │ │ │ @@ -14456,15 +13775,15 @@ │ │ │ │ and.w r3, r7, r0 │ │ │ │ vldmia r1!, {s19} │ │ │ │ subs r0, #1 │ │ │ │ add.w r2, r4, r3, lsl #2 │ │ │ │ vldr s1, [r2, #336] @ 0x150 │ │ │ │ cmp r6, r1 │ │ │ │ vmla.f32 s18, s19, s1 │ │ │ │ - beq.n 12ad2 │ │ │ │ + beq.n 1225a │ │ │ │ and.w lr, r7, r0 │ │ │ │ mov ip, r1 │ │ │ │ vldmia ip!, {s3} │ │ │ │ add.w r9, r0, #4294967295 @ 0xffffffff │ │ │ │ add.w r2, r4, lr, lsl #2 │ │ │ │ and.w r8, r7, r9 │ │ │ │ subs r3, r0, #2 │ │ │ │ @@ -14484,15 +13803,15 @@ │ │ │ │ vldr s10, [ip, #4] │ │ │ │ vldr s12, [r1, #-4] │ │ │ │ cmp r6, r1 │ │ │ │ vldr s11, [r8, #336] @ 0x150 │ │ │ │ vmla.f32 s18, s2, s5 │ │ │ │ vmla.f32 s18, s10, s6 │ │ │ │ vmla.f32 s18, s12, s11 │ │ │ │ - bne.n 12a74 │ │ │ │ + bne.n 121fc │ │ │ │ add.w r1, sl, #1 │ │ │ │ mov.w r8, #1 │ │ │ │ ands r7, r1 │ │ │ │ str.w r7, [r4, #592] @ 0x250 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ add.w r1, r8, #8 │ │ │ │ ldr r7, [r4, #60] @ 0x3c │ │ │ │ @@ -14507,21 +13826,21 @@ │ │ │ │ add.w lr, r2, r8, lsl #2 │ │ │ │ ubfx sl, sl, #3, #2 │ │ │ │ vldr s13, [r9] │ │ │ │ mov r2, lr │ │ │ │ add.w r2, r2, #32 │ │ │ │ vldr s14, [lr] │ │ │ │ vmul.f32 s0, s13, s14 │ │ │ │ - bhi.n 12bf4 │ │ │ │ + bhi.n 1237c │ │ │ │ cmp.w sl, #0 │ │ │ │ - beq.n 12b8a │ │ │ │ + beq.n 12312 │ │ │ │ cmp.w sl, #1 │ │ │ │ - beq.n 12b66 │ │ │ │ + beq.n 122ee │ │ │ │ cmp.w sl, #2 │ │ │ │ - beq.n 12b4a │ │ │ │ + beq.n 122d2 │ │ │ │ and.w sl, r7, r3 │ │ │ │ vldr s7, [lr, #32] │ │ │ │ adds r1, #8 │ │ │ │ adds r2, #32 │ │ │ │ add.w r9, r0, sl, lsl #2 │ │ │ │ subs r3, #1 │ │ │ │ vldr s8, [r9] │ │ │ │ @@ -14541,15 +13860,15 @@ │ │ │ │ adds r1, #8 │ │ │ │ add.w lr, r0, r9, lsl #2 │ │ │ │ cmp r1, #63 @ 0x3f │ │ │ │ add.w r2, r2, #32 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldr s1, [lr] │ │ │ │ vmla.f32 s0, s1, s19 │ │ │ │ - bhi.n 12bf4 │ │ │ │ + bhi.n 1237c │ │ │ │ and.w sl, r7, r3 │ │ │ │ vldr s3, [r2] │ │ │ │ add.w lr, r3, #4294967295 @ 0xffffffff │ │ │ │ adds r1, #32 │ │ │ │ add.w ip, r0, sl, lsl #2 │ │ │ │ and.w sl, r7, lr │ │ │ │ vldr s5, [r2, #32] │ │ │ │ @@ -14569,26 +13888,26 @@ │ │ │ │ vmla.f32 s0, s15, s3 │ │ │ │ vldr s6, [sl] │ │ │ │ vldr s12, [r2, #-32] @ 0xffffffe0 │ │ │ │ vldr s11, [lr] │ │ │ │ vmla.f32 s0, s2, s5 │ │ │ │ vmla.f32 s0, s6, s10 │ │ │ │ vmla.f32 s0, s11, s12 │ │ │ │ - bls.n 12b8a │ │ │ │ + bls.n 12312 │ │ │ │ blx 71b8 │ │ │ │ ldr.w r7, [r4, #592] @ 0x250 │ │ │ │ add.w r8, r8, #1 │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ cmp.w r8, #8 │ │ │ │ add.w r1, r4, r7, lsl #2 │ │ │ │ add.w r7, r7, #1 │ │ │ │ and.w r7, r7, r0 │ │ │ │ vstr s0, [r1, #336] @ 0x150 │ │ │ │ str.w r7, [r4, #592] @ 0x250 │ │ │ │ - bne.w 12ae0 │ │ │ │ + bne.w 12268 │ │ │ │ ldr r2, [sp, #0] │ │ │ │ vldr s13, [r4, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ vldr s0, [r4, #48] @ 0x30 │ │ │ │ cmp r3, r5 │ │ │ │ vldr s9, [r4, #52] @ 0x34 │ │ │ │ vmul.f32 s8, s0, s13 │ │ │ │ @@ -14602,32 +13921,32 @@ │ │ │ │ vstmia r2!, {s4} │ │ │ │ vadd.f32 s16, s16, s17 │ │ │ │ vldr s19, [r4, #28] │ │ │ │ str r2, [sp, #0] │ │ │ │ vldr s1, [r4, #32] │ │ │ │ vadd.f32 s8, s19, s1 │ │ │ │ vstr s8, [r4, #28] │ │ │ │ - beq.w 109ee │ │ │ │ + beq.w 10176 │ │ │ │ vldr s18, [r4, #36] @ 0x24 │ │ │ │ - b.n 1292c │ │ │ │ + b.n 120b4 │ │ │ │ │ │ │ │ -00012c74 ::setup()@@Base>: │ │ │ │ +000123fc ::setup()@@Base>: │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r4, r0 │ │ │ │ - ldr r6, [pc, #404] @ (12e10 ::setup()@@Base+0x19c>) │ │ │ │ + ldr r6, [pc, #404] @ (12598 ::setup()@@Base+0x19c>) │ │ │ │ movs r7, #4 │ │ │ │ - ldr.w r8, [pc, #404] @ 12e14 ::setup()@@Base+0x1a0> │ │ │ │ + ldr.w r8, [pc, #404] @ 1259c ::setup()@@Base+0x1a0> │ │ │ │ movs r5, #5 │ │ │ │ add r6, pc │ │ │ │ - ldr r3, [pc, #400] @ (12e18 ::setup()@@Base+0x1a4>) │ │ │ │ - ldr r0, [pc, #400] @ (12e1c ::setup()@@Base+0x1a8>) │ │ │ │ + ldr r3, [pc, #400] @ (125a0 ::setup()@@Base+0x1a4>) │ │ │ │ + ldr r0, [pc, #400] @ (125a4 ::setup()@@Base+0x1a8>) │ │ │ │ movw r9, #65534 @ 0xfffe │ │ │ │ - ldr r1, [pc, #400] @ (12e20 ::setup()@@Base+0x1ac>) │ │ │ │ + ldr r1, [pc, #400] @ (125a8 ::setup()@@Base+0x1ac>) │ │ │ │ add r3, pc │ │ │ │ - ldr r2, [pc, #400] @ (12e24 ::setup()@@Base+0x1b0>) │ │ │ │ + ldr r2, [pc, #400] @ (125ac ::setup()@@Base+0x1b0>) │ │ │ │ add r0, pc │ │ │ │ str r7, [r4, #8] │ │ │ │ add r1, pc │ │ │ │ add r2, pc │ │ │ │ strd r0, r1, [r4, #12] │ │ │ │ str r3, [r4, #4] │ │ │ │ movs r0, #20 │ │ │ │ @@ -14637,45 +13956,45 @@ │ │ │ │ ldr.w r5, [r6, r8] │ │ │ │ str r5, [r4, #40] @ 0x28 │ │ │ │ blx 70e8 │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ str r7, [r4, #32] │ │ │ │ cmp r0, r9 │ │ │ │ - bhi.w 12e0c ::setup()@@Base+0x198> │ │ │ │ + bhi.w 12594 ::setup()@@Base+0x198> │ │ │ │ lsls r0, r0, #2 │ │ │ │ blx 70e8 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ movw r1, #43690 @ 0xaaaa │ │ │ │ movt r1, #2730 @ 0xaaa │ │ │ │ cmp r3, r1 │ │ │ │ mov r8, r0 │ │ │ │ str r0, [r4, #28] │ │ │ │ - bhi.w 12e0c ::setup()@@Base+0x198> │ │ │ │ + bhi.w 12594 ::setup()@@Base+0x198> │ │ │ │ movs r0, #12 │ │ │ │ mul.w r0, r0, r3 │ │ │ │ blx 70e8 │ │ │ │ ldr.w lr, [r4, #24] │ │ │ │ cmp.w lr, #0 │ │ │ │ mov ip, r0 │ │ │ │ str r0, [r4, #76] @ 0x4c │ │ │ │ str r0, [r4, #36] @ 0x24 │ │ │ │ - ble.n 12de2 ::setup()@@Base+0x16e> │ │ │ │ + ble.n 1256a ::setup()@@Base+0x16e> │ │ │ │ add.w sl, r5, #8 │ │ │ │ ldrd r3, r9, [r5] │ │ │ │ ldmia.w sl, {r0, r1, r2} │ │ │ │ tst.w r9, #1 │ │ │ │ str r3, [r7, #0] │ │ │ │ str.w r9, [r8] │ │ │ │ stmia.w ip, {r0, r1, r2} │ │ │ │ itt ne │ │ │ │ orrne.w r0, r0, #3 │ │ │ │ strne.w r0, [ip] │ │ │ │ cmp.w lr, #1 │ │ │ │ - beq.n 12de2 ::setup()@@Base+0x16e> │ │ │ │ + beq.n 1256a ::setup()@@Base+0x16e> │ │ │ │ add.w r2, r5, #32 │ │ │ │ ldr.w sl, [r5, #28] │ │ │ │ ldr r3, [r5, #24] │ │ │ │ add.w r9, ip, #12 │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #4] │ │ │ │ @@ -14684,15 +14003,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #12] │ │ │ │ cmp.w lr, #2 │ │ │ │ - beq.n 12de2 ::setup()@@Base+0x16e> │ │ │ │ + beq.n 1256a ::setup()@@Base+0x16e> │ │ │ │ add.w r0, r5, #56 @ 0x38 │ │ │ │ ldr.w sl, [r5, #52] @ 0x34 │ │ │ │ ldr r3, [r5, #48] @ 0x30 │ │ │ │ add.w r9, ip, #24 │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #8] │ │ │ │ @@ -14701,15 +14020,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #24] │ │ │ │ cmp.w lr, #3 │ │ │ │ - beq.n 12de2 ::setup()@@Base+0x16e> │ │ │ │ + beq.n 1256a ::setup()@@Base+0x16e> │ │ │ │ add.w r1, r5, #80 @ 0x50 │ │ │ │ ldr.w sl, [r5, #76] @ 0x4c │ │ │ │ ldr r3, [r5, #72] @ 0x48 │ │ │ │ add.w r9, ip, #36 @ 0x24 │ │ │ │ ldmia r1, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #12] │ │ │ │ @@ -14718,77 +14037,78 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #36] @ 0x24 │ │ │ │ cmp.w lr, #4 │ │ │ │ - beq.n 12de2 ::setup()@@Base+0x16e> │ │ │ │ + beq.n 1256a ::setup()@@Base+0x16e> │ │ │ │ add.w r2, r5, #104 @ 0x68 │ │ │ │ ldr r3, [r5, #96] @ 0x60 │ │ │ │ add.w lr, ip, #48 @ 0x30 │ │ │ │ ldr r5, [r5, #100] @ 0x64 │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ str r3, [r7, #16] │ │ │ │ str.w r5, [r8, #16] │ │ │ │ stmia.w lr, {r0, r1, r2} │ │ │ │ lsls r1, r5, #31 │ │ │ │ ittt mi │ │ │ │ movmi r1, r0 │ │ │ │ orrmi.w r1, r1, #3 │ │ │ │ strmi.w r1, [ip, #48] @ 0x30 │ │ │ │ - ldr r0, [pc, #68] @ (12e28 ::setup()@@Base+0x1b4>) │ │ │ │ - ldr.w r8, [pc, #68] @ 12e2c ::setup()@@Base+0x1b8> │ │ │ │ - ldr r5, [pc, #68] @ (12e30 ::setup()@@Base+0x1bc>) │ │ │ │ + ldr r0, [pc, #68] @ (125b0 ::setup()@@Base+0x1b4>) │ │ │ │ + ldr.w r8, [pc, #68] @ 125b4 ::setup()@@Base+0x1b8> │ │ │ │ + ldr r5, [pc, #68] @ (125b8 ::setup()@@Base+0x1bc>) │ │ │ │ ldr r3, [r6, r0] │ │ │ │ - ldr.w ip, [pc, #68] @ 12e34 ::setup()@@Base+0x1c0> │ │ │ │ - ldr r7, [pc, #68] @ (12e38 ::setup()@@Base+0x1c4>) │ │ │ │ + ldr.w ip, [pc, #68] @ 125bc ::setup()@@Base+0x1c0> │ │ │ │ + ldr r7, [pc, #68] @ (125c0 ::setup()@@Base+0x1c4>) │ │ │ │ str r3, [r4, #44] @ 0x2c │ │ │ │ ldr.w r2, [r6, r8] │ │ │ │ str r2, [r4, #48] @ 0x30 │ │ │ │ ldr r1, [r6, r5] │ │ │ │ str r1, [r4, #52] @ 0x34 │ │ │ │ ldr.w r0, [r6, ip] │ │ │ │ str r0, [r4, #56] @ 0x38 │ │ │ │ ldr r6, [r6, r7] │ │ │ │ str r6, [r4, #72] @ 0x48 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ blx 7354 <__cxa_throw_bad_array_new_length@plt> │ │ │ │ - ldc2l 0, cr0, [r4, #-12]! │ │ │ │ + lsls r4, r5, #23 │ │ │ │ + movs r4, r0 │ │ │ │ lsls r4, r6, #12 │ │ │ │ movs r0, r0 │ │ │ │ - bgt.n 12ee4 │ │ │ │ + b.n 11f14 │ │ │ │ movs r2, r0 │ │ │ │ - bgt.n 12ef8 │ │ │ │ + b.n 11f28 │ │ │ │ movs r2, r0 │ │ │ │ - bvc.n 12e34 ::setup()@@Base+0x1c0> │ │ │ │ + svc 128 @ 0x80 │ │ │ │ movs r2, r0 │ │ │ │ - bvc.n 12e6c │ │ │ │ + svc 154 @ 0x9a │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r0, #22 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r3, #13 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r3, #18 │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r5, #22 │ │ │ │ ... │ │ │ │ │ │ │ │ -00012e3c : │ │ │ │ +000125c4 : │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r5, r0 │ │ │ │ - ldr r4, [pc, #272] @ (12f54 ) │ │ │ │ + ldr r4, [pc, #272] @ (126dc ) │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ vpush {d8} │ │ │ │ add r4, pc │ │ │ │ - ldr r6, [pc, #264] @ (12f58 ) │ │ │ │ + ldr r6, [pc, #264] @ (126e0 ) │ │ │ │ adds r4, #48 @ 0x30 │ │ │ │ - ldr.w lr, [pc, #264] @ 12f5c │ │ │ │ + ldr.w lr, [pc, #264] @ 126e4 │ │ │ │ add r6, pc │ │ │ │ ldmia r4!, {r0, r1, r2, r3} │ │ │ │ sub sp, #64 @ 0x40 │ │ │ │ ldr.w lr, [r6, lr] │ │ │ │ add r6, sp, #40 @ 0x28 │ │ │ │ mov r7, sp │ │ │ │ mov ip, sp │ │ │ │ @@ -14847,26 +14167,27 @@ │ │ │ │ vsub.f32 s16, s4, s2 │ │ │ │ vstr s8, [r5, #492] @ 0x1ec │ │ │ │ vsub.f32 s7, s5, s12 │ │ │ │ vstr s16, [r5, #496] @ 0x1f0 │ │ │ │ vcvt.f32.f64 s11, d5 │ │ │ │ vstr s7, [r5, #488] @ 0x1e8 │ │ │ │ vstr s11, [r5, #484] @ 0x1e4 │ │ │ │ - bne.n 12f50 │ │ │ │ + bne.n 126d8 │ │ │ │ add sp, #64 @ 0x40 │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ blx 71e8 <__stack_chk_fail@plt> │ │ │ │ - bge.n 13020 │ │ │ │ + b.n 12c50 │ │ │ │ movs r2, r0 │ │ │ │ - umull r0, r0, r2, r3 │ │ │ │ + lsls r2, r3, #16 │ │ │ │ + movs r4, r0 │ │ │ │ lsls r4, r4, #11 │ │ │ │ ... │ │ │ │ │ │ │ │ -00012f60 : │ │ │ │ +000126e8 : │ │ │ │ movs r3, #0 │ │ │ │ movs r2, #0 │ │ │ │ push {r4, r5} │ │ │ │ str.w r2, [r0, #504] @ 0x1f8 │ │ │ │ str r2, [r0, #52] @ 0x34 │ │ │ │ str r2, [r0, #96] @ 0x60 │ │ │ │ str.w r2, [r0, #140] @ 0x8c │ │ │ │ @@ -14893,15 +14214,15 @@ │ │ │ │ str.w r3, [r0, #428] @ 0x1ac │ │ │ │ str.w r3, [r0, #424] @ 0x1a8 │ │ │ │ str.w r3, [r0, #420] @ 0x1a4 │ │ │ │ str.w r3, [r0, #416] @ 0x1a0 │ │ │ │ str.w r3, [r0, #384] @ 0x180 │ │ │ │ str.w r3, [r0, #248] @ 0xf8 │ │ │ │ str.w r3, [r0, #244] @ 0xf4 │ │ │ │ - vldr s15, [pc, #256] @ 130d0 │ │ │ │ + vldr s15, [pc, #256] @ 12858 │ │ │ │ str.w r3, [r0, #240] @ 0xf0 │ │ │ │ str.w r3, [r0, #236] @ 0xec │ │ │ │ vldr s14, [r0] │ │ │ │ str.w r2, [r0, #276] @ 0x114 │ │ │ │ str.w r2, [r0, #320] @ 0x140 │ │ │ │ str.w r2, [r0, #364] @ 0x16c │ │ │ │ vcmpe.f32 s14, s15 │ │ │ │ @@ -14919,25 +14240,25 @@ │ │ │ │ str.w r3, [r0, #376] @ 0x178 │ │ │ │ str.w r3, [r0, #372] @ 0x174 │ │ │ │ str.w r3, [r0, #368] @ 0x170 │ │ │ │ str.w r3, [r0, #472] @ 0x1d8 │ │ │ │ str.w r3, [r0, #468] @ 0x1d4 │ │ │ │ str.w r3, [r0, #464] @ 0x1d0 │ │ │ │ str.w r3, [r0, #460] @ 0x1cc │ │ │ │ - bgt.n 130c4 │ │ │ │ - vldr s13, [pc, #152] @ 130d4 │ │ │ │ - vldr s1, [pc, #152] @ 130d8 │ │ │ │ + bgt.n 1284c │ │ │ │ + vldr s13, [pc, #152] @ 1285c │ │ │ │ + vldr s1, [pc, #152] @ 12860 │ │ │ │ vcmpe.f32 s14, s13 │ │ │ │ - vldr s12, [pc, #148] @ 130dc │ │ │ │ - vldr s2, [pc, #148] @ 130e0 │ │ │ │ + vldr s12, [pc, #148] @ 12864 │ │ │ │ + vldr s2, [pc, #148] @ 12868 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite gt │ │ │ │ movgt r3, #64 @ 0x40 │ │ │ │ movle r3, #32 │ │ │ │ - vldr s0, [pc, #140] @ 130e4 │ │ │ │ + vldr s0, [pc, #140] @ 1286c │ │ │ │ it le │ │ │ │ vmovle.f32 s1, s12 │ │ │ │ it le │ │ │ │ vmovle.f32 s2, s0 │ │ │ │ mov.w ip, #1082130432 @ 0x40800000 │ │ │ │ movs r2, #0 │ │ │ │ mov.w r5, #1065353216 @ 0x3f800000 │ │ │ │ @@ -14959,18 +14280,18 @@ │ │ │ │ str.w r2, [r0, #516] @ 0x204 │ │ │ │ str.w r2, [r0, #544] @ 0x220 │ │ │ │ str.w r2, [r0, #572] @ 0x23c │ │ │ │ str.w r1, [r0, #552] @ 0x228 │ │ │ │ str.w r1, [r0, #564] @ 0x234 │ │ │ │ pop {r4, r5} │ │ │ │ bx lr │ │ │ │ - vldr s1, [pc, #32] @ 130e8 │ │ │ │ + vldr s1, [pc, #32] @ 12870 │ │ │ │ movs r3, #128 @ 0x80 │ │ │ │ - vldr s2, [pc, #32] @ 130ec │ │ │ │ - b.n 13066 │ │ │ │ + vldr s2, [pc, #32] @ 12874 │ │ │ │ + b.n 127ee │ │ │ │ str r0, [r0, #0] │ │ │ │ @ instruction: 0x47ea │ │ │ │ str r0, [r0, #0] │ │ │ │ bx sp │ │ │ │ asrs r7, r5, #9 │ │ │ │ adds r7, #131 @ 0x83 │ │ │ │ asrs r7, r5, #9 │ │ │ │ @@ -14980,28 +14301,28 @@ │ │ │ │ movs r0, r0 │ │ │ │ subs r5, #0 │ │ │ │ asrs r7, r5, #9 │ │ │ │ adds r7, #3 │ │ │ │ movs r0, r0 │ │ │ │ subs r4, #0 │ │ │ │ │ │ │ │ -000130f0 ::setup()@@Base>: │ │ │ │ +00012878 ::setup()@@Base>: │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r4, r0 │ │ │ │ - ldr r6, [pc, #632] @ (13370 ::setup()@@Base+0x280>) │ │ │ │ + ldr r6, [pc, #632] @ (12af8 ::setup()@@Base+0x280>) │ │ │ │ movs r7, #4 │ │ │ │ - ldr.w r8, [pc, #632] @ 13374 ::setup()@@Base+0x284> │ │ │ │ + ldr.w r8, [pc, #632] @ 12afc ::setup()@@Base+0x284> │ │ │ │ movs r5, #9 │ │ │ │ add r6, pc │ │ │ │ - ldr r3, [pc, #628] @ (13378 ::setup()@@Base+0x288>) │ │ │ │ - ldr r0, [pc, #628] @ (1337c ::setup()@@Base+0x28c>) │ │ │ │ + ldr r3, [pc, #628] @ (12b00 ::setup()@@Base+0x288>) │ │ │ │ + ldr r0, [pc, #628] @ (12b04 ::setup()@@Base+0x28c>) │ │ │ │ movw r9, #65534 @ 0xfffe │ │ │ │ - ldr r1, [pc, #628] @ (13380 ::setup()@@Base+0x290>) │ │ │ │ + ldr r1, [pc, #628] @ (12b08 ::setup()@@Base+0x290>) │ │ │ │ add r3, pc │ │ │ │ - ldr r2, [pc, #628] @ (13384 ::setup()@@Base+0x294>) │ │ │ │ + ldr r2, [pc, #628] @ (12b0c ::setup()@@Base+0x294>) │ │ │ │ add r0, pc │ │ │ │ str r7, [r4, #8] │ │ │ │ add r1, pc │ │ │ │ add r2, pc │ │ │ │ strd r0, r1, [r4, #12] │ │ │ │ str r3, [r4, #4] │ │ │ │ movs r0, #36 @ 0x24 │ │ │ │ @@ -15011,45 +14332,45 @@ │ │ │ │ ldr.w r5, [r6, r8] │ │ │ │ str r5, [r4, #40] @ 0x28 │ │ │ │ blx 70e8 │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ str r7, [r4, #32] │ │ │ │ cmp r0, r9 │ │ │ │ - bhi.w 1336c ::setup()@@Base+0x27c> │ │ │ │ + bhi.w 12af4 ::setup()@@Base+0x27c> │ │ │ │ lsls r0, r0, #2 │ │ │ │ blx 70e8 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ movw r1, #43690 @ 0xaaaa │ │ │ │ movt r1, #2730 @ 0xaaa │ │ │ │ cmp r3, r1 │ │ │ │ mov r8, r0 │ │ │ │ str r0, [r4, #28] │ │ │ │ - bhi.w 1336c ::setup()@@Base+0x27c> │ │ │ │ + bhi.w 12af4 ::setup()@@Base+0x27c> │ │ │ │ movs r0, #12 │ │ │ │ mul.w r0, r0, r3 │ │ │ │ blx 70e8 │ │ │ │ ldr.w lr, [r4, #24] │ │ │ │ cmp.w lr, #0 │ │ │ │ mov ip, r0 │ │ │ │ str r0, [r4, #76] @ 0x4c │ │ │ │ str r0, [r4, #36] @ 0x24 │ │ │ │ - ble.w 1333e ::setup()@@Base+0x24e> │ │ │ │ + ble.w 12ac6 ::setup()@@Base+0x24e> │ │ │ │ add.w sl, r5, #8 │ │ │ │ ldrd r3, r9, [r5] │ │ │ │ ldmia.w sl, {r0, r1, r2} │ │ │ │ tst.w r9, #1 │ │ │ │ str r3, [r7, #0] │ │ │ │ str.w r9, [r8] │ │ │ │ stmia.w ip, {r0, r1, r2} │ │ │ │ itt ne │ │ │ │ orrne.w r0, r0, #3 │ │ │ │ strne.w r0, [ip] │ │ │ │ cmp.w lr, #1 │ │ │ │ - beq.w 1333e ::setup()@@Base+0x24e> │ │ │ │ + beq.w 12ac6 ::setup()@@Base+0x24e> │ │ │ │ add.w r2, r5, #32 │ │ │ │ ldr.w sl, [r5, #28] │ │ │ │ ldr r3, [r5, #24] │ │ │ │ add.w r9, ip, #12 │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #4] │ │ │ │ @@ -15058,15 +14379,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #12] │ │ │ │ cmp.w lr, #2 │ │ │ │ - beq.w 1333e ::setup()@@Base+0x24e> │ │ │ │ + beq.w 12ac6 ::setup()@@Base+0x24e> │ │ │ │ add.w r0, r5, #56 @ 0x38 │ │ │ │ ldr.w sl, [r5, #52] @ 0x34 │ │ │ │ ldr r3, [r5, #48] @ 0x30 │ │ │ │ add.w r9, ip, #24 │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #8] │ │ │ │ @@ -15075,15 +14396,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #24] │ │ │ │ cmp.w lr, #3 │ │ │ │ - beq.w 1333e ::setup()@@Base+0x24e> │ │ │ │ + beq.w 12ac6 ::setup()@@Base+0x24e> │ │ │ │ add.w r1, r5, #80 @ 0x50 │ │ │ │ ldr.w sl, [r5, #76] @ 0x4c │ │ │ │ ldr r3, [r5, #72] @ 0x48 │ │ │ │ add.w r9, ip, #36 @ 0x24 │ │ │ │ ldmia r1, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #12] │ │ │ │ @@ -15092,15 +14413,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #36] @ 0x24 │ │ │ │ cmp.w lr, #4 │ │ │ │ - beq.n 1333e ::setup()@@Base+0x24e> │ │ │ │ + beq.n 12ac6 ::setup()@@Base+0x24e> │ │ │ │ add.w r2, r5, #104 @ 0x68 │ │ │ │ ldr.w sl, [r5, #100] @ 0x64 │ │ │ │ ldr r3, [r5, #96] @ 0x60 │ │ │ │ add.w r9, ip, #48 @ 0x30 │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #16] │ │ │ │ @@ -15109,15 +14430,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #48] @ 0x30 │ │ │ │ cmp.w lr, #5 │ │ │ │ - beq.n 1333e ::setup()@@Base+0x24e> │ │ │ │ + beq.n 12ac6 ::setup()@@Base+0x24e> │ │ │ │ add.w r0, r5, #128 @ 0x80 │ │ │ │ ldr.w sl, [r5, #124] @ 0x7c │ │ │ │ ldr r3, [r5, #120] @ 0x78 │ │ │ │ add.w r9, ip, #60 @ 0x3c │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #20] │ │ │ │ @@ -15126,15 +14447,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #60] @ 0x3c │ │ │ │ cmp.w lr, #6 │ │ │ │ - beq.n 1333e ::setup()@@Base+0x24e> │ │ │ │ + beq.n 12ac6 ::setup()@@Base+0x24e> │ │ │ │ add.w r1, r5, #152 @ 0x98 │ │ │ │ ldr.w sl, [r5, #148] @ 0x94 │ │ │ │ ldr.w r3, [r5, #144] @ 0x90 │ │ │ │ add.w r9, ip, #72 @ 0x48 │ │ │ │ ldmia r1, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #24] │ │ │ │ @@ -15143,15 +14464,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #72] @ 0x48 │ │ │ │ cmp.w lr, #7 │ │ │ │ - beq.n 1333e ::setup()@@Base+0x24e> │ │ │ │ + beq.n 12ac6 ::setup()@@Base+0x24e> │ │ │ │ add.w r2, r5, #176 @ 0xb0 │ │ │ │ ldr.w sl, [r5, #172] @ 0xac │ │ │ │ ldr.w r3, [r5, #168] @ 0xa8 │ │ │ │ add.w r9, ip, #84 @ 0x54 │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #28] │ │ │ │ @@ -15160,77 +14481,78 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #84] @ 0x54 │ │ │ │ cmp.w lr, #8 │ │ │ │ - beq.n 1333e ::setup()@@Base+0x24e> │ │ │ │ + beq.n 12ac6 ::setup()@@Base+0x24e> │ │ │ │ add.w r0, r5, #200 @ 0xc8 │ │ │ │ ldr.w r3, [r5, #192] @ 0xc0 │ │ │ │ add.w lr, ip, #96 @ 0x60 │ │ │ │ ldr.w r5, [r5, #196] @ 0xc4 │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ str r3, [r7, #32] │ │ │ │ str.w r5, [r8, #32] │ │ │ │ stmia.w lr, {r0, r1, r2} │ │ │ │ lsls r1, r5, #31 │ │ │ │ ittt mi │ │ │ │ movmi r1, r0 │ │ │ │ orrmi.w r1, r1, #3 │ │ │ │ strmi.w r1, [ip, #96] @ 0x60 │ │ │ │ - ldr.w r8, [pc, #72] @ 13388 ::setup()@@Base+0x298> │ │ │ │ - ldr.w ip, [pc, #72] @ 1338c ::setup()@@Base+0x29c> │ │ │ │ - ldr r5, [pc, #72] @ (13390 ::setup()@@Base+0x2a0>) │ │ │ │ + ldr.w r8, [pc, #72] @ 12b10 ::setup()@@Base+0x298> │ │ │ │ + ldr.w ip, [pc, #72] @ 12b14 ::setup()@@Base+0x29c> │ │ │ │ + ldr r5, [pc, #72] @ (12b18 ::setup()@@Base+0x2a0>) │ │ │ │ ldr.w r0, [r6, r8] │ │ │ │ - ldr r2, [pc, #68] @ (13394 ::setup()@@Base+0x2a4>) │ │ │ │ - ldr.w r9, [pc, #72] @ 13398 ::setup()@@Base+0x2a8> │ │ │ │ + ldr r2, [pc, #68] @ (12b1c ::setup()@@Base+0x2a4>) │ │ │ │ + ldr.w r9, [pc, #72] @ 12b20 ::setup()@@Base+0x2a8> │ │ │ │ str r0, [r4, #44] @ 0x2c │ │ │ │ ldr.w r7, [r6, ip] │ │ │ │ str r7, [r4, #48] @ 0x30 │ │ │ │ ldr r3, [r6, r5] │ │ │ │ str r3, [r4, #52] @ 0x34 │ │ │ │ ldr r1, [r6, r2] │ │ │ │ str r1, [r4, #56] @ 0x38 │ │ │ │ ldr.w r6, [r6, r9] │ │ │ │ str r6, [r4, #72] @ 0x48 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ blx 7354 <__cxa_throw_bad_array_new_length@plt> │ │ │ │ - ldr??.w r0, [r8, #3] │ │ │ │ + lsls r0, r6, #5 │ │ │ │ + movs r4, r0 │ │ │ │ lsls r0, r0, #14 │ │ │ │ movs r0, r0 │ │ │ │ - bhi.n 133dc │ │ │ │ + b.n 12c0c │ │ │ │ movs r2, r0 │ │ │ │ - bhi.n 133e8 │ │ │ │ + b.n 12c18 │ │ │ │ movs r2, r0 │ │ │ │ - bcs.n 1329c ::setup()@@Base+0x1ac> │ │ │ │ + blt.n 12b14 ::setup()@@Base+0x29c> │ │ │ │ movs r2, r0 │ │ │ │ - bcs.n 132d4 ::setup()@@Base+0x1e4> │ │ │ │ + blt.n 12b4c │ │ │ │ movs r2, r0 │ │ │ │ lsls r4, r4, #10 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r3, #16 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r7, #11 │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r6, #22 │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r2, #17 │ │ │ │ ... │ │ │ │ │ │ │ │ -0001339c : │ │ │ │ +00012b24 : │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r5, r0 │ │ │ │ - ldr r4, [pc, #272] @ (134b4 ) │ │ │ │ + ldr r4, [pc, #272] @ (12c3c ) │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ vpush {d8} │ │ │ │ add r4, pc │ │ │ │ - ldr r6, [pc, #264] @ (134b8 ) │ │ │ │ + ldr r6, [pc, #264] @ (12c40 ) │ │ │ │ adds r4, #48 @ 0x30 │ │ │ │ - ldr.w lr, [pc, #264] @ 134bc │ │ │ │ + ldr.w lr, [pc, #264] @ 12c44 │ │ │ │ add r6, pc │ │ │ │ ldmia r4!, {r0, r1, r2, r3} │ │ │ │ sub sp, #64 @ 0x40 │ │ │ │ ldr.w lr, [r6, lr] │ │ │ │ add r6, sp, #40 @ 0x28 │ │ │ │ mov r7, sp │ │ │ │ mov ip, sp │ │ │ │ @@ -15289,26 +14611,26 @@ │ │ │ │ vsub.f32 s16, s4, s2 │ │ │ │ vstr s8, [r5, #940] @ 0x3ac │ │ │ │ vsub.f32 s7, s5, s12 │ │ │ │ vstr s16, [r5, #944] @ 0x3b0 │ │ │ │ vcvt.f32.f64 s11, d5 │ │ │ │ vstr s7, [r5, #936] @ 0x3a8 │ │ │ │ vstr s11, [r5, #932] @ 0x3a4 │ │ │ │ - bne.n 134b0 │ │ │ │ + bne.n 12c38 │ │ │ │ add sp, #64 @ 0x40 │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ blx 71e8 <__stack_chk_fail@plt> │ │ │ │ - bpl.n 134c0 │ │ │ │ + ble.n 12cf0 │ │ │ │ movs r2, r0 │ │ │ │ - movw r0, #10243 @ 0x2803 │ │ │ │ + cdp2 0, 11, cr0, cr10, cr3, {0} │ │ │ │ lsls r4, r4, #11 │ │ │ │ ... │ │ │ │ │ │ │ │ -000134c0 : │ │ │ │ +00012c48 : │ │ │ │ movs r3, #0 │ │ │ │ movs r2, #0 │ │ │ │ push {r4, r5} │ │ │ │ str.w r2, [r0, #952] @ 0x3b8 │ │ │ │ str r2, [r0, #52] @ 0x34 │ │ │ │ str r2, [r0, #96] @ 0x60 │ │ │ │ str.w r2, [r0, #140] @ 0x8c │ │ │ │ @@ -15335,15 +14657,15 @@ │ │ │ │ str.w r3, [r0, #428] @ 0x1ac │ │ │ │ str.w r3, [r0, #424] @ 0x1a8 │ │ │ │ str.w r3, [r0, #420] @ 0x1a4 │ │ │ │ str.w r3, [r0, #416] @ 0x1a0 │ │ │ │ str.w r3, [r0, #384] @ 0x180 │ │ │ │ str.w r3, [r0, #248] @ 0xf8 │ │ │ │ str.w r3, [r0, #244] @ 0xf4 │ │ │ │ - vldr s15, [pc, #468] @ 13704 │ │ │ │ + vldr s15, [pc, #468] @ 12e8c │ │ │ │ str.w r3, [r0, #240] @ 0xf0 │ │ │ │ str.w r3, [r0, #236] @ 0xec │ │ │ │ str.w r2, [r0, #276] @ 0x114 │ │ │ │ str.w r2, [r0, #320] @ 0x140 │ │ │ │ str.w r3, [r0, #292] @ 0x124 │ │ │ │ str.w r2, [r0, #364] @ 0x16c │ │ │ │ str.w r2, [r0, #456] @ 0x1c8 │ │ │ │ @@ -15413,25 +14735,25 @@ │ │ │ │ str.w r3, [r0, #816] @ 0x330 │ │ │ │ vcmpe.f32 s14, s15 │ │ │ │ str.w r3, [r0, #920] @ 0x398 │ │ │ │ str.w r3, [r0, #916] @ 0x394 │ │ │ │ str.w r3, [r0, #912] @ 0x390 │ │ │ │ str.w r3, [r0, #908] @ 0x38c │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 136f4 │ │ │ │ - vldr s13, [pc, #156] @ 13708 │ │ │ │ - vldr s1, [pc, #156] @ 1370c │ │ │ │ + bgt.n 12e7c │ │ │ │ + vldr s13, [pc, #156] @ 12e90 │ │ │ │ + vldr s1, [pc, #156] @ 12e94 │ │ │ │ vcmpe.f32 s14, s13 │ │ │ │ - vldr s12, [pc, #152] @ 13710 │ │ │ │ - vldr s2, [pc, #152] @ 13714 │ │ │ │ + vldr s12, [pc, #152] @ 12e98 │ │ │ │ + vldr s2, [pc, #152] @ 12e9c │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite gt │ │ │ │ movgt r3, #128 @ 0x80 │ │ │ │ movle r3, #64 @ 0x40 │ │ │ │ - vldr s0, [pc, #144] @ 13718 │ │ │ │ + vldr s0, [pc, #144] @ 12ea0 │ │ │ │ it le │ │ │ │ vmovle.f32 s1, s12 │ │ │ │ it le │ │ │ │ vmovle.f32 s2, s0 │ │ │ │ mov.w ip, #1082130432 @ 0x40800000 │ │ │ │ movs r2, #0 │ │ │ │ mov.w r5, #1065353216 @ 0x3f800000 │ │ │ │ @@ -15453,18 +14775,18 @@ │ │ │ │ str.w r2, [r0, #964] @ 0x3c4 │ │ │ │ str.w r2, [r0, #992] @ 0x3e0 │ │ │ │ str.w r2, [r0, #1020] @ 0x3fc │ │ │ │ str.w r1, [r0, #1000] @ 0x3e8 │ │ │ │ str.w r1, [r0, #1012] @ 0x3f4 │ │ │ │ pop {r4, r5} │ │ │ │ bx lr │ │ │ │ - vldr s1, [pc, #36] @ 1371c │ │ │ │ + vldr s1, [pc, #36] @ 12ea4 │ │ │ │ mov.w r3, #256 @ 0x100 │ │ │ │ - vldr s2, [pc, #32] @ 13720 │ │ │ │ - b.n 13696 │ │ │ │ + vldr s2, [pc, #32] @ 12ea8 │ │ │ │ + b.n 12e1e │ │ │ │ nop │ │ │ │ str r0, [r0, #0] │ │ │ │ @ instruction: 0x47ea │ │ │ │ str r0, [r0, #0] │ │ │ │ bx sp │ │ │ │ asrs r7, r5, #9 │ │ │ │ adds r7, #3 │ │ │ │ @@ -15475,28 +14797,28 @@ │ │ │ │ movs r0, r0 │ │ │ │ subs r4, #128 @ 0x80 │ │ │ │ asrs r7, r5, #9 │ │ │ │ adds r6, #131 @ 0x83 │ │ │ │ movs r0, r0 │ │ │ │ subs r3, #128 @ 0x80 │ │ │ │ │ │ │ │ -00013724 ::setup()@@Base>: │ │ │ │ +00012eac ::setup()@@Base>: │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r4, r0 │ │ │ │ - ldr r6, [pc, #744] @ (13a14 ::setup()@@Base+0x2f0>) │ │ │ │ + ldr r6, [pc, #744] @ (1319c ::setup()@@Base+0x2f0>) │ │ │ │ movs r7, #4 │ │ │ │ - ldr.w r8, [pc, #744] @ 13a18 ::setup()@@Base+0x2f4> │ │ │ │ + ldr.w r8, [pc, #744] @ 131a0 ::setup()@@Base+0x2f4> │ │ │ │ movs r5, #11 │ │ │ │ add r6, pc │ │ │ │ - ldr r3, [pc, #740] @ (13a1c ::setup()@@Base+0x2f8>) │ │ │ │ - ldr r0, [pc, #740] @ (13a20 ::setup()@@Base+0x2fc>) │ │ │ │ + ldr r3, [pc, #740] @ (131a4 ::setup()@@Base+0x2f8>) │ │ │ │ + ldr r0, [pc, #740] @ (131a8 ::setup()@@Base+0x2fc>) │ │ │ │ movw r9, #65534 @ 0xfffe │ │ │ │ - ldr r1, [pc, #740] @ (13a24 ::setup()@@Base+0x300>) │ │ │ │ + ldr r1, [pc, #740] @ (131ac ::setup()@@Base+0x300>) │ │ │ │ add r3, pc │ │ │ │ - ldr r2, [pc, #740] @ (13a28 ::setup()@@Base+0x304>) │ │ │ │ + ldr r2, [pc, #740] @ (131b0 ::setup()@@Base+0x304>) │ │ │ │ add r0, pc │ │ │ │ str r7, [r4, #8] │ │ │ │ add r1, pc │ │ │ │ add r2, pc │ │ │ │ strd r0, r1, [r4, #12] │ │ │ │ str r3, [r4, #4] │ │ │ │ movs r0, #44 @ 0x2c │ │ │ │ @@ -15506,45 +14828,45 @@ │ │ │ │ ldr.w r5, [r6, r8] │ │ │ │ str r5, [r4, #40] @ 0x28 │ │ │ │ blx 70e8 │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ str r7, [r4, #32] │ │ │ │ cmp r0, r9 │ │ │ │ - bhi.w 13a0e ::setup()@@Base+0x2ea> │ │ │ │ + bhi.w 13196 ::setup()@@Base+0x2ea> │ │ │ │ lsls r0, r0, #2 │ │ │ │ blx 70e8 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ movw r1, #43690 @ 0xaaaa │ │ │ │ movt r1, #2730 @ 0xaaa │ │ │ │ cmp r3, r1 │ │ │ │ mov r8, r0 │ │ │ │ str r0, [r4, #28] │ │ │ │ - bhi.w 13a0e ::setup()@@Base+0x2ea> │ │ │ │ + bhi.w 13196 ::setup()@@Base+0x2ea> │ │ │ │ movs r0, #12 │ │ │ │ mul.w r0, r0, r3 │ │ │ │ blx 70e8 │ │ │ │ ldr.w lr, [r4, #24] │ │ │ │ cmp.w lr, #0 │ │ │ │ mov ip, r0 │ │ │ │ str r0, [r4, #76] @ 0x4c │ │ │ │ str r0, [r4, #36] @ 0x24 │ │ │ │ - ble.w 139e4 ::setup()@@Base+0x2c0> │ │ │ │ + ble.w 1316c ::setup()@@Base+0x2c0> │ │ │ │ add.w sl, r5, #8 │ │ │ │ ldrd r3, r9, [r5] │ │ │ │ ldmia.w sl, {r0, r1, r2} │ │ │ │ tst.w r9, #1 │ │ │ │ str r3, [r7, #0] │ │ │ │ str.w r9, [r8] │ │ │ │ stmia.w ip, {r0, r1, r2} │ │ │ │ itt ne │ │ │ │ orrne.w r0, r0, #3 │ │ │ │ strne.w r0, [ip] │ │ │ │ cmp.w lr, #1 │ │ │ │ - beq.w 139e4 ::setup()@@Base+0x2c0> │ │ │ │ + beq.w 1316c ::setup()@@Base+0x2c0> │ │ │ │ add.w r2, r5, #32 │ │ │ │ ldr.w sl, [r5, #28] │ │ │ │ ldr r3, [r5, #24] │ │ │ │ add.w r9, ip, #12 │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #4] │ │ │ │ @@ -15553,15 +14875,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #12] │ │ │ │ cmp.w lr, #2 │ │ │ │ - beq.w 139e4 ::setup()@@Base+0x2c0> │ │ │ │ + beq.w 1316c ::setup()@@Base+0x2c0> │ │ │ │ add.w r0, r5, #56 @ 0x38 │ │ │ │ ldr.w sl, [r5, #52] @ 0x34 │ │ │ │ ldr r3, [r5, #48] @ 0x30 │ │ │ │ add.w r9, ip, #24 │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #8] │ │ │ │ @@ -15570,15 +14892,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #24] │ │ │ │ cmp.w lr, #3 │ │ │ │ - beq.w 139e4 ::setup()@@Base+0x2c0> │ │ │ │ + beq.w 1316c ::setup()@@Base+0x2c0> │ │ │ │ add.w r1, r5, #80 @ 0x50 │ │ │ │ ldr.w sl, [r5, #76] @ 0x4c │ │ │ │ ldr r3, [r5, #72] @ 0x48 │ │ │ │ add.w r9, ip, #36 @ 0x24 │ │ │ │ ldmia r1, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #12] │ │ │ │ @@ -15587,15 +14909,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #36] @ 0x24 │ │ │ │ cmp.w lr, #4 │ │ │ │ - beq.w 139e4 ::setup()@@Base+0x2c0> │ │ │ │ + beq.w 1316c ::setup()@@Base+0x2c0> │ │ │ │ add.w r2, r5, #104 @ 0x68 │ │ │ │ ldr.w sl, [r5, #100] @ 0x64 │ │ │ │ ldr r3, [r5, #96] @ 0x60 │ │ │ │ add.w r9, ip, #48 @ 0x30 │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #16] │ │ │ │ @@ -15604,15 +14926,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #48] @ 0x30 │ │ │ │ cmp.w lr, #5 │ │ │ │ - beq.w 139e4 ::setup()@@Base+0x2c0> │ │ │ │ + beq.w 1316c ::setup()@@Base+0x2c0> │ │ │ │ add.w r0, r5, #128 @ 0x80 │ │ │ │ ldr.w sl, [r5, #124] @ 0x7c │ │ │ │ ldr r3, [r5, #120] @ 0x78 │ │ │ │ add.w r9, ip, #60 @ 0x3c │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #20] │ │ │ │ @@ -15621,15 +14943,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #60] @ 0x3c │ │ │ │ cmp.w lr, #6 │ │ │ │ - beq.w 139e4 ::setup()@@Base+0x2c0> │ │ │ │ + beq.w 1316c ::setup()@@Base+0x2c0> │ │ │ │ add.w r1, r5, #152 @ 0x98 │ │ │ │ ldr.w sl, [r5, #148] @ 0x94 │ │ │ │ ldr.w r3, [r5, #144] @ 0x90 │ │ │ │ add.w r9, ip, #72 @ 0x48 │ │ │ │ ldmia r1, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #24] │ │ │ │ @@ -15638,15 +14960,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #72] @ 0x48 │ │ │ │ cmp.w lr, #7 │ │ │ │ - beq.n 139e4 ::setup()@@Base+0x2c0> │ │ │ │ + beq.n 1316c ::setup()@@Base+0x2c0> │ │ │ │ add.w r2, r5, #176 @ 0xb0 │ │ │ │ ldr.w sl, [r5, #172] @ 0xac │ │ │ │ ldr.w r3, [r5, #168] @ 0xa8 │ │ │ │ add.w r9, ip, #84 @ 0x54 │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #28] │ │ │ │ @@ -15655,15 +14977,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #84] @ 0x54 │ │ │ │ cmp.w lr, #8 │ │ │ │ - beq.n 139e4 ::setup()@@Base+0x2c0> │ │ │ │ + beq.n 1316c ::setup()@@Base+0x2c0> │ │ │ │ add.w r0, r5, #200 @ 0xc8 │ │ │ │ ldr.w sl, [r5, #196] @ 0xc4 │ │ │ │ ldr.w r3, [r5, #192] @ 0xc0 │ │ │ │ add.w r9, ip, #96 @ 0x60 │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #32] │ │ │ │ @@ -15672,15 +14994,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #96] @ 0x60 │ │ │ │ cmp.w lr, #9 │ │ │ │ - beq.n 139e4 ::setup()@@Base+0x2c0> │ │ │ │ + beq.n 1316c ::setup()@@Base+0x2c0> │ │ │ │ add.w r1, r5, #224 @ 0xe0 │ │ │ │ ldr.w sl, [r5, #220] @ 0xdc │ │ │ │ ldr.w r3, [r5, #216] @ 0xd8 │ │ │ │ add.w r9, ip, #108 @ 0x6c │ │ │ │ ldmia r1, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #36] @ 0x24 │ │ │ │ @@ -15689,196 +15011,196 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #108] @ 0x6c │ │ │ │ cmp.w lr, #10 │ │ │ │ - beq.n 139e4 ::setup()@@Base+0x2c0> │ │ │ │ + beq.n 1316c ::setup()@@Base+0x2c0> │ │ │ │ add.w r2, r5, #248 @ 0xf8 │ │ │ │ ldr.w r3, [r5, #240] @ 0xf0 │ │ │ │ add.w lr, ip, #120 @ 0x78 │ │ │ │ ldr.w r5, [r5, #244] @ 0xf4 │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ str r3, [r7, #40] @ 0x28 │ │ │ │ str.w r5, [r8, #40] @ 0x28 │ │ │ │ stmia.w lr, {r0, r1, r2} │ │ │ │ lsls r1, r5, #31 │ │ │ │ ittt mi │ │ │ │ movmi r1, r0 │ │ │ │ orrmi.w r1, r1, #3 │ │ │ │ strmi.w r1, [ip, #120] @ 0x78 │ │ │ │ - ldr r0, [pc, #68] @ (13a2c ::setup()@@Base+0x308>) │ │ │ │ - ldr.w r8, [pc, #72] @ 13a30 ::setup()@@Base+0x30c> │ │ │ │ - ldr r5, [pc, #72] @ (13a34 ::setup()@@Base+0x310>) │ │ │ │ + ldr r0, [pc, #68] @ (131b4 ::setup()@@Base+0x308>) │ │ │ │ + ldr.w r8, [pc, #72] @ 131b8 ::setup()@@Base+0x30c> │ │ │ │ + ldr r5, [pc, #72] @ (131bc ::setup()@@Base+0x310>) │ │ │ │ ldr r3, [r6, r0] │ │ │ │ - ldr.w ip, [pc, #72] @ 13a38 ::setup()@@Base+0x314> │ │ │ │ - ldr r7, [pc, #72] @ (13a3c ::setup()@@Base+0x318>) │ │ │ │ + ldr.w ip, [pc, #72] @ 131c0 ::setup()@@Base+0x314> │ │ │ │ + ldr r7, [pc, #72] @ (131c4 ::setup()@@Base+0x318>) │ │ │ │ str r3, [r4, #44] @ 0x2c │ │ │ │ ldr.w r2, [r6, r8] │ │ │ │ str r2, [r4, #48] @ 0x30 │ │ │ │ ldr r1, [r6, r5] │ │ │ │ str r1, [r4, #52] @ 0x34 │ │ │ │ ldr.w r0, [r6, ip] │ │ │ │ str r0, [r4, #56] @ 0x38 │ │ │ │ ldr r6, [r6, r7] │ │ │ │ str r6, [r4, #72] @ 0x48 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ blx 7354 <__cxa_throw_bad_array_new_length@plt> │ │ │ │ nop │ │ │ │ - movt r0, #16387 @ 0x4003 │ │ │ │ + smlawb r0, ip, r3, r0 │ │ │ │ lsls r4, r7, #19 │ │ │ │ movs r0, r0 │ │ │ │ - bcs.n 13a60 │ │ │ │ + bge.n 13290 │ │ │ │ movs r2, r0 │ │ │ │ - bcs.n 13a6c │ │ │ │ + bge.n 1329c │ │ │ │ movs r2, r0 │ │ │ │ - ldmia r4, {r3, r4, r6} │ │ │ │ + bmi.n 13150 ::setup()@@Base+0x2a4> │ │ │ │ movs r2, r0 │ │ │ │ - ldmia r4, {r1, r4, r5, r6} │ │ │ │ + bmi.n 13188 ::setup()@@Base+0x2dc> │ │ │ │ movs r2, r0 │ │ │ │ lsls r4, r7, #16 │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r7, #18 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r6, #10 │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r5, #14 │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r1, #23 │ │ │ │ ... │ │ │ │ │ │ │ │ -00013a40 : │ │ │ │ +000131c8 : │ │ │ │ ldr r2, [r0, #20] │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r8, r0 │ │ │ │ vpush {d8-d15} │ │ │ │ ldr.w r5, [r8, #24] │ │ │ │ ldr r4, [r2, #0] │ │ │ │ - ldr.w r3, [pc, #1332] @ 13f88 │ │ │ │ - ldr.w r0, [pc, #1332] @ 13f8c │ │ │ │ + ldr.w r3, [pc, #1332] @ 13710 │ │ │ │ + ldr.w r0, [pc, #1332] @ 13714 │ │ │ │ sub sp, #108 @ 0x6c │ │ │ │ add r3, pc │ │ │ │ vldr s16, [r5, #4] │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r1, r3 │ │ │ │ ldr r1, [r3, r0] │ │ │ │ vldr s15, [r4] │ │ │ │ ldr r6, [r1, #0] │ │ │ │ str r1, [sp, #12] │ │ │ │ vcmpe.f32 s15, s16 │ │ │ │ vldr s14, [r5, #8] │ │ │ │ str r6, [sp, #100] @ 0x64 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 13a92 │ │ │ │ + bmi.n 1321a │ │ │ │ vcmpe.f32 s15, s14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s16, s14 │ │ │ │ vmovls.f32 s16, s15 │ │ │ │ ldr r7, [r2, #4] │ │ │ │ vldr s23, [r5, #16] │ │ │ │ vldr s1, [r7] │ │ │ │ vldr s17, [r8, #4] │ │ │ │ vcmpe.f32 s1, s23 │ │ │ │ vldr s2, [r5, #20] │ │ │ │ vmul.f32 s16, s17, s16 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 13ac4 │ │ │ │ + bmi.n 1324c │ │ │ │ vcmpe.f32 s1, s2 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s23, s2 │ │ │ │ vmovls.f32 s23, s1 │ │ │ │ ldr r3, [r2, #8] │ │ │ │ vldr s19, [r5, #28] │ │ │ │ vldr s3, [r3] │ │ │ │ vldr s4, [r5, #32] │ │ │ │ vcmpe.f32 s3, s19 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 13aee │ │ │ │ + bmi.n 13276 │ │ │ │ vcmpe.f32 s3, s4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s19, s4 │ │ │ │ vmovls.f32 s19, s3 │ │ │ │ ldr r0, [r2, #12] │ │ │ │ vldr s6, [r5, #40] @ 0x28 │ │ │ │ vldr s5, [r0] │ │ │ │ vldr s13, [r5, #44] @ 0x2c │ │ │ │ vcmpe.f32 s5, s6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 13b18 │ │ │ │ + bmi.n 132a0 │ │ │ │ vcmpe.f32 s5, s13 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s6, s13 │ │ │ │ vmovls.f32 s6, s5 │ │ │ │ ldr r4, [r2, #16] │ │ │ │ vldr s8, [r5, #52] @ 0x34 │ │ │ │ vldr s7, [r4] │ │ │ │ vldr s12, [r5, #56] @ 0x38 │ │ │ │ vcmpe.f32 s7, s8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 13b42 │ │ │ │ + bmi.n 132ca │ │ │ │ vcmpe.f32 s7, s12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s8, s12 │ │ │ │ vmovls.f32 s8, s7 │ │ │ │ ldr r1, [r2, #20] │ │ │ │ vldr s18, [r5, #64] @ 0x40 │ │ │ │ vldr s9, [r1] │ │ │ │ vmul.f32 s17, s17, s8 │ │ │ │ vldr s10, [r5, #68] @ 0x44 │ │ │ │ vcmpe.f32 s9, s18 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 13b70 │ │ │ │ + bmi.n 132f8 │ │ │ │ vcmpe.f32 s9, s10 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s18, s10 │ │ │ │ vmovls.f32 s18, s9 │ │ │ │ ldr r2, [r2, #24] │ │ │ │ vldr s20, [r5, #76] @ 0x4c │ │ │ │ vldr s11, [r2] │ │ │ │ vldr s21, [r5, #80] @ 0x50 │ │ │ │ vcmpe.f32 s20, s11 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 13b9a │ │ │ │ + bgt.n 13322 │ │ │ │ vcmpe.f32 s21, s11 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s20, s11 │ │ │ │ vmovls.f32 s20, s21 │ │ │ │ vldr s22, [r8, #204] @ 0xcc │ │ │ │ vcmp.f32 s16, s22 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.n 13bb8 │ │ │ │ + bne.n 13340 │ │ │ │ vldr s24, [r8, #924] @ 0x39c │ │ │ │ vcmp.f32 s24, s6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.w 13d5a │ │ │ │ + beq.w 134e2 │ │ │ │ vcvt.f64.f32 d0, s16 │ │ │ │ add.w fp, r8, #116 @ 0x74 │ │ │ │ - vldr d13, [pc, #900] @ 13f48 │ │ │ │ + vldr d13, [pc, #900] @ 136d0 │ │ │ │ add.w r9, r8, #1012 @ 0x3f4 │ │ │ │ mov.w sl, #0 │ │ │ │ vstr s6, [r8, #924] @ 0x39c │ │ │ │ vmul.f64 d0, d0, d13 │ │ │ │ blx 73b8 │ │ │ │ - vldr d15, [pc, #884] @ 13f50 │ │ │ │ + vldr d15, [pc, #884] @ 136d8 │ │ │ │ add r1, sp, #56 @ 0x38 │ │ │ │ add r0, sp, #64 @ 0x40 │ │ │ │ - vldr d1, [pc, #884] @ 13f58 │ │ │ │ - vldr d14, [pc, #888] @ 13f60 │ │ │ │ + vldr d1, [pc, #884] @ 136e0 │ │ │ │ + vldr d14, [pc, #888] @ 136e8 │ │ │ │ vmov.f64 d13, #112 @ 0x3f800000 1.0 │ │ │ │ vmul.f64 d2, d0, d0 │ │ │ │ vmul.f64 d7, d0, d15 │ │ │ │ - vldr d15, [pc, #880] @ 13f68 │ │ │ │ + vldr d15, [pc, #880] @ 136f0 │ │ │ │ vadd.f64 d5, d2, d13 │ │ │ │ vadd.f64 d3, d7, d2 │ │ │ │ vadd.f64 d4, d3, d13 │ │ │ │ vdiv.f64 d6, d13, d4 │ │ │ │ vsub.f64 d12, d13, d2 │ │ │ │ vsub.f64 d0, d5, d7 │ │ │ │ vadd.f64 d3, d12, d12 │ │ │ │ @@ -15887,19 +15209,19 @@ │ │ │ │ vnmul.f64 d7, d6, d0 │ │ │ │ vmul.f64 d12, d2, d6 │ │ │ │ vmul.f64 d2, d3, d6 │ │ │ │ vmul.f64 d0, d4, d1 │ │ │ │ vcvt.f32.f64 s22, d7 │ │ │ │ vcvt.f32.f64 s21, d2 │ │ │ │ blx 7394 │ │ │ │ - vldr d1, [pc, #820] @ 13f70 │ │ │ │ + vldr d1, [pc, #820] @ 136f8 │ │ │ │ vldr d6, [sp, #64] @ 0x40 │ │ │ │ - vldr d0, [pc, #820] @ 13f78 │ │ │ │ + vldr d0, [pc, #820] @ 13700 │ │ │ │ vmul.f64 d7, d6, d1 │ │ │ │ - vldr d3, [pc, #820] @ 13f80 │ │ │ │ + vldr d3, [pc, #820] @ 13708 │ │ │ │ vldr d6, [sp, #56] @ 0x38 │ │ │ │ vcvt.f32.f64 s24, d12 │ │ │ │ vadd.f64 d5, d7, d13 │ │ │ │ vdiv.f64 d2, d13, d5 │ │ │ │ vmul.f64 d4, d7, d0 │ │ │ │ vmul.f64 d1, d7, d3 │ │ │ │ vsub.f64 d13, d7, d13 │ │ │ │ @@ -15960,84 +15282,84 @@ │ │ │ │ vcvt.f32.f64 s11, d5 │ │ │ │ vcvt.f32.f64 s15, d6 │ │ │ │ vstr s11, [fp, #-172] @ 0xffffff54 │ │ │ │ vcvt.f32.f64 s0, d0 │ │ │ │ vstr s15, [fp, #-176] @ 0xffffff50 │ │ │ │ vstr s0, [fp, #-168] @ 0xffffff58 │ │ │ │ cmp r9, fp │ │ │ │ - bne.n 13c98 │ │ │ │ + bne.n 13420 │ │ │ │ vldr s29, [r8, #384] @ 0x180 │ │ │ │ vcmp.f32 s17, s29 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.n 13db4 │ │ │ │ + bne.n 1353c │ │ │ │ vldr s31, [r8, #928] @ 0x3a0 │ │ │ │ vcmp.f32 s31, s20 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.n 13db4 │ │ │ │ + bne.n 1353c │ │ │ │ ldr.w r5, [r8, #20] │ │ │ │ vldr s28, [r8, #932] @ 0x3a4 │ │ │ │ ldr r2, [r5, #28] │ │ │ │ ldr r6, [r5, #32] │ │ │ │ ldr r7, [r5, #36] @ 0x24 │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ str r2, [sp, #8] │ │ │ │ strd r2, r6, [sp, #76] @ 0x4c │ │ │ │ ldr r2, [sp, #0] │ │ │ │ str r6, [sp, #16] │ │ │ │ str r7, [sp, #20] │ │ │ │ str r3, [sp, #24] │ │ │ │ strd r7, r3, [sp, #84] @ 0x54 │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 13f90 │ │ │ │ + bne.w 13718 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ ldr r5, [sp, #100] @ 0x64 │ │ │ │ ldr r7, [r0, #0] │ │ │ │ cmp r5, r7 │ │ │ │ - bne.w 1460a │ │ │ │ + bne.w 13d92 │ │ │ │ add sp, #108 @ 0x6c │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vcvt.f64.f32 d14, s17 │ │ │ │ add.w r4, r8, #296 @ 0x128 │ │ │ │ - vldr d15, [pc, #392] @ 13f48 │ │ │ │ + vldr d15, [pc, #392] @ 136d0 │ │ │ │ add.w r9, r8, #1192 @ 0x4a8 │ │ │ │ mov.w sl, #0 │ │ │ │ vstr s20, [r8, #928] @ 0x3a0 │ │ │ │ vmul.f64 d0, d14, d15 │ │ │ │ blx 73b8 │ │ │ │ - vldr d10, [pc, #376] @ 13f50 │ │ │ │ + vldr d10, [pc, #376] @ 136d8 │ │ │ │ add r1, sp, #56 @ 0x38 │ │ │ │ add r0, sp, #64 @ 0x40 │ │ │ │ - vldr d1, [pc, #376] @ 13f58 │ │ │ │ - vldr d12, [pc, #380] @ 13f60 │ │ │ │ + vldr d1, [pc, #376] @ 136e0 │ │ │ │ + vldr d12, [pc, #380] @ 136e8 │ │ │ │ vmov.f64 d13, #112 @ 0x3f800000 1.0 │ │ │ │ vadd.f32 s16, s17, s17 │ │ │ │ vmul.f64 d2, d0, d10 │ │ │ │ - vldr d10, [pc, #372] @ 13f68 │ │ │ │ + vldr d10, [pc, #372] @ 136f0 │ │ │ │ vmul.f64 d0, d0, d0 │ │ │ │ vadd.f64 d5, d2, d0 │ │ │ │ vadd.f64 d4, d5, d13 │ │ │ │ vdiv.f64 d3, d13, d4 │ │ │ │ vadd.f64 d6, d0, d13 │ │ │ │ vsub.f64 d7, d13, d0 │ │ │ │ vsub.f64 d14, d6, d2 │ │ │ │ vadd.f64 d15, d7, d7 │ │ │ │ vnmul.f64 d2, d3, d14 │ │ │ │ vmul.f64 d5, d3, d0 │ │ │ │ vmul.f64 d4, d15, d3 │ │ │ │ - vldr d15, [pc, #340] @ 13f78 │ │ │ │ + vldr d15, [pc, #340] @ 13700 │ │ │ │ vcvt.f64.f32 d0, s16 │ │ │ │ vmul.f64 d0, d0, d1 │ │ │ │ vcvt.f32.f64 s16, d5 │ │ │ │ vcvt.f32.f64 s22, d2 │ │ │ │ vcvt.f32.f64 s28, d4 │ │ │ │ blx 7394 │ │ │ │ - vldr d1, [pc, #304] @ 13f70 │ │ │ │ + vldr d1, [pc, #304] @ 136f8 │ │ │ │ vldr d3, [sp, #64] @ 0x40 │ │ │ │ - vldr d4, [pc, #312] @ 13f80 │ │ │ │ + vldr d4, [pc, #312] @ 13708 │ │ │ │ vmul.f64 d6, d3, d1 │ │ │ │ vldr d1, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d3, d1, d1 │ │ │ │ vadd.f64 d2, d6, d13 │ │ │ │ vdiv.f64 d7, d13, d2 │ │ │ │ vmul.f64 d5, d6, d15 │ │ │ │ vmul.f64 d0, d6, d4 │ │ │ │ @@ -16094,75 +15416,75 @@ │ │ │ │ vcvt.f32.f64 s13, d6 │ │ │ │ vstr s9, [r4, #136] @ 0x88 │ │ │ │ vcvt.f32.f64 s15, d7 │ │ │ │ vstr s13, [r4, #140] @ 0x8c │ │ │ │ vstr s15, [r4, #144] @ 0x90 │ │ │ │ add.w r4, r4, #448 @ 0x1c0 │ │ │ │ cmp r9, r4 │ │ │ │ - bne.n 13e8c │ │ │ │ - b.n 13d76 │ │ │ │ + bne.n 13614 │ │ │ │ + b.n 134fe │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 141d0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 13958 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r3 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #169 @ 0xa9 │ │ │ │ strb r6, [r2, r4] │ │ │ │ - cbnz r5, 13fda │ │ │ │ + cbnz r5, 13762 │ │ │ │ ldr r1, [r6, #56] @ 0x38 │ │ │ │ ands r2, r0 │ │ │ │ ldr r7, [r6, #88] @ 0x58 │ │ │ │ @ instruction: 0xb6db │ │ │ │ - blt.n 14052 │ │ │ │ + blt.n 137da │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ itte al │ │ │ │ - vaddlal.s16 q0, d12, d3 │ │ │ │ + ldrbal.w r0, [r4, r3] │ │ │ │ lslal r4, r4, #11 │ │ │ │ mov r0, r0 │ │ │ │ vcvt.f64.f32 d10, s19 │ │ │ │ ldr.w r5, [r8, #952] @ 0x3b8 │ │ │ │ - vldr d8, [pc, #212] @ 14070 │ │ │ │ + vldr d8, [pc, #212] @ 137f8 │ │ │ │ vcvt.f64.f32 d9, s18 │ │ │ │ vmul.f64 d2, d9, d8 │ │ │ │ vmov.f64 d12, #8 @ 0x40400000 3.0 │ │ │ │ vstr d2, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d10, d10, d12 │ │ │ │ cmp r5, #0 │ │ │ │ - beq.w 144f8 │ │ │ │ + beq.w 13c80 │ │ │ │ ldr r1, [sp, #0] │ │ │ │ cmp r1, r5 │ │ │ │ it cs │ │ │ │ movcs r1, r5 │ │ │ │ str r1, [sp, #28] │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 144be │ │ │ │ + beq.w 13c46 │ │ │ │ add r0, sp, #76 @ 0x4c │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ add.w r4, r8, #28 │ │ │ │ add r5, sp, #92 @ 0x5c │ │ │ │ - vldr d13, [pc, #164] @ 14078 │ │ │ │ + vldr d13, [pc, #164] @ 13800 │ │ │ │ mov.w r9, #0 │ │ │ │ - vldr s30, [pc, #164] @ 14080 │ │ │ │ + vldr s30, [pc, #164] @ 13808 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ blx 6e7c <__exp2_finite@plt> │ │ │ │ add r2, sp, #84 @ 0x54 │ │ │ │ str r4, [sp, #32] │ │ │ │ str r5, [sp, #44] @ 0x2c │ │ │ │ vmov.f64 d8, #112 @ 0x3f800000 1.0 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ @@ -16193,15 +15515,15 @@ │ │ │ │ vmla.f32 s10, s7, s5 │ │ │ │ vmul.f32 s2, s10, s10 │ │ │ │ vstr s10, [r8, #1004] @ 0x3ec │ │ │ │ vstr s10, [r8, #976] @ 0x3d0 │ │ │ │ vmul.f32 s6, s2, s30 │ │ │ │ vmul.f32 s17, s29, s6 │ │ │ │ vstr s6, [r8, #988] @ 0x3dc │ │ │ │ - b.n 14084 │ │ │ │ + b.n 1380c │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ lsls r3, r1, #12 │ │ │ │ ldrb r5, [r5, #10] │ │ │ │ str r3, [sp, #936] @ 0x3a8 │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ tst r3, r4 │ │ │ │ @@ -16463,34 +15785,34 @@ │ │ │ │ vmla.f32 s2, s8, s4 │ │ │ │ vadd.f32 s16, s19, s2 │ │ │ │ vstr s2, [r5, #468] @ 0x1d4 │ │ │ │ str.w r3, [r4, #-20] │ │ │ │ vadd.f32 s31, s16, s31 │ │ │ │ vstr s31, [ip] │ │ │ │ cmp r6, #0 │ │ │ │ - beq.w 145cc │ │ │ │ + beq.w 13d54 │ │ │ │ ldr.w ip, [sp, #4] │ │ │ │ vldr s18, [sp, #92] @ 0x5c │ │ │ │ add.w r9, ip, #1 │ │ │ │ vldr s10, [r8, #1020] @ 0x3fc │ │ │ │ vabs.f32 s12, s18 │ │ │ │ vldr s1, [sp, #96] @ 0x60 │ │ │ │ vcmpe.f32 s12, s10 │ │ │ │ vabs.f32 s14, s1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ itt gt │ │ │ │ vstrgt s12, [r8, #1020] @ 0x3fc │ │ │ │ vmovgt.f32 s10, s12 │ │ │ │ vcmpe.f32 s14, s10 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 145d0 │ │ │ │ + ble.w 13d58 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ vstr s14, [r8, #1020] @ 0x3fc │ │ │ │ cmp r3, r9 │ │ │ │ - bne.w 1400c │ │ │ │ + bne.w 13794 │ │ │ │ ldr.w r5, [r8, #952] @ 0x3b8 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r7, [sp, #20] │ │ │ │ subs r5, r5, r2 │ │ │ │ ldr r6, [sp, #16] │ │ │ │ lsls r4, r2, #2 │ │ │ │ @@ -16506,40 +15828,40 @@ │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ str r7, [sp, #20] │ │ │ │ str r6, [sp, #16] │ │ │ │ strd r6, r7, [sp, #80] @ 0x50 │ │ │ │ str r3, [sp, #24] │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ str r2, [sp, #0] │ │ │ │ - beq.w 13d9e │ │ │ │ + beq.w 13526 │ │ │ │ cmp r5, #0 │ │ │ │ - bne.w 13fb6 │ │ │ │ + bne.w 1373e │ │ │ │ vldr s19, [r8, #1020] @ 0x3fc │ │ │ │ ldr.w r5, [r8, #956] @ 0x3bc │ │ │ │ - vldr d13, [pc, #268] @ 14610 │ │ │ │ + vldr d13, [pc, #268] @ 13d98 │ │ │ │ str.w r5, [r8, #952] @ 0x3b8 │ │ │ │ vcvt.f64.f32 d15, s19 │ │ │ │ - vldr d6, [pc, #264] @ 14618 │ │ │ │ + vldr d6, [pc, #264] @ 13da0 │ │ │ │ vldr s17, [r8, #1008] @ 0x3f0 │ │ │ │ vmla.f64 d6, d15, d13 │ │ │ │ vldr s11, [r8, #1016] @ 0x3f8 │ │ │ │ vldr s25, [r8, #1012] @ 0x3f4 │ │ │ │ vldr s22, [r8, #964] @ 0x3c4 │ │ │ │ vcvt.f32.f64 s29, d6 │ │ │ │ vmul.f32 s27, s29, s17 │ │ │ │ vstr s29, [r8, #1020] @ 0x3fc │ │ │ │ vmla.f32 s27, s25, s11 │ │ │ │ vcmpe.f32 s27, s22 │ │ │ │ vstr s27, [r8, #1016] @ 0x3f8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ vldrmi s0, [r8, #984] @ 0x3d8 │ │ │ │ - bmi.n 14592 │ │ │ │ + bmi.n 13d1a │ │ │ │ vmov.f32 s0, #112 @ 0x3f800000 1.0 │ │ │ │ - vldr d6, [pc, #208] @ 14620 │ │ │ │ + vldr d6, [pc, #208] @ 13da8 │ │ │ │ vadd.f32 s31, s22, s0 │ │ │ │ vsub.f32 s1, s31, s27 │ │ │ │ vmul.f32 s14, s1, s1 │ │ │ │ vmul.f32 s8, s14, s14 │ │ │ │ vmul.f32 s3, s8, s1 │ │ │ │ vcvt.f64.f32 d7, s3 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ @@ -16553,175 +15875,175 @@ │ │ │ │ vadd.f64 d0, d5, d5 │ │ │ │ blx 6e7c <__exp2_finite@plt> │ │ │ │ vcvt.f32.f64 s0, d0 │ │ │ │ vldr s2, [r8, #976] @ 0x3d0 │ │ │ │ vstr s0, [r8, #980] @ 0x3d4 │ │ │ │ vcmpe.f32 s0, s2 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 145da │ │ │ │ + bpl.n 13d62 │ │ │ │ vsub.f32 s24, s2, s0 │ │ │ │ vldr s16, [r8, #960] @ 0x3c0 │ │ │ │ vldr s18, [r8, #968] @ 0x3c8 │ │ │ │ vmul.f32 s4, s24, s16 │ │ │ │ vcmpe.f32 s4, s18 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it hi │ │ │ │ vmovhi.f32 s4, s18 │ │ │ │ vneg.f32 s19, s4 │ │ │ │ vstr s19, [r8, #992] @ 0x3e0 │ │ │ │ - b.n 13fb6 │ │ │ │ + b.n 1373e │ │ │ │ movs r6, #1 │ │ │ │ - b.n 14084 │ │ │ │ + b.n 1380c │ │ │ │ ldr r1, [sp, #28] │ │ │ │ cmp r9, r1 │ │ │ │ - bne.w 1400c │ │ │ │ - b.n 144ba │ │ │ │ + bne.w 13794 │ │ │ │ + b.n 13c42 │ │ │ │ itt le │ │ │ │ movle r2, #0 │ │ │ │ strle.w r2, [r8, #992] @ 0x3e0 │ │ │ │ - ble.w 13fb6 │ │ │ │ + ble.w 1373e │ │ │ │ vsub.f32 s6, s0, s2 │ │ │ │ vldr s9, [r8, #960] @ 0x3c0 │ │ │ │ vldr s13, [r8, #972] @ 0x3cc │ │ │ │ vmul.f32 s15, s6, s9 │ │ │ │ vcmpe.f32 s15, s13 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it hi │ │ │ │ vmovhi.f32 s15, s13 │ │ │ │ vstr s15, [r8, #992] @ 0x3e0 │ │ │ │ - b.n 13fb6 │ │ │ │ + b.n 1373e │ │ │ │ blx 71e8 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldmia r4!, {r0, r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ ldrh r7, [r4, #52] @ 0x34 │ │ │ │ ldr r1, [sp, #672] @ 0x2a0 │ │ │ │ ldrsb r2, [r0, r7] │ │ │ │ subs r2, #243 @ 0xf3 │ │ │ │ ldr r1, [r6, #12] │ │ │ │ ldrh r3, [r4, #6] │ │ │ │ ldrh.w r3, [r5, #3812] @ 0xee4 │ │ │ │ │ │ │ │ -00014628 : │ │ │ │ +00013db0 : │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r5, r0 │ │ │ │ vpush {d8-d15} │ │ │ │ ldrd r2, r3, [r0, #20] │ │ │ │ sub sp, #164 @ 0xa4 │ │ │ │ vldr s12, [r3, #4] │ │ │ │ str r1, [sp, #124] @ 0x7c │ │ │ │ ldr r1, [r2, #0] │ │ │ │ vldr s14, [r3, #8] │ │ │ │ vldr s15, [r1] │ │ │ │ vcmpe.f32 s15, s12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 14664 │ │ │ │ + bmi.n 13dec │ │ │ │ vcmpe.f32 s15, s14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s12, s14 │ │ │ │ vmovls.f32 s12, s15 │ │ │ │ ldr r0, [r2, #4] │ │ │ │ vldr s24, [r3, #16] │ │ │ │ vldr s0, [r0] │ │ │ │ vldr s16, [r5, #4] │ │ │ │ vcmpe.f32 s0, s24 │ │ │ │ vldr s1, [r3, #20] │ │ │ │ vmul.f32 s18, s16, s12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 14696 │ │ │ │ + bmi.n 13e1e │ │ │ │ vcmpe.f32 s0, s1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s24, s1 │ │ │ │ vmovls.f32 s24, s0 │ │ │ │ ldr r4, [r2, #8] │ │ │ │ vldr s20, [r3, #28] │ │ │ │ vldr s2, [r4] │ │ │ │ vldr s3, [r3, #32] │ │ │ │ vcmpe.f32 s2, s20 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 146c0 │ │ │ │ + bmi.n 13e48 │ │ │ │ vcmpe.f32 s2, s3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s20, s3 │ │ │ │ vmovls.f32 s20, s2 │ │ │ │ ldr r6, [r2, #12] │ │ │ │ vldr s5, [r3, #40] @ 0x28 │ │ │ │ vldr s13, [r6] │ │ │ │ vldr s4, [r3, #44] @ 0x2c │ │ │ │ vcmpe.f32 s13, s5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 146ea │ │ │ │ + bmi.n 13e72 │ │ │ │ vcmpe.f32 s13, s4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s5, s4 │ │ │ │ vmovls.f32 s5, s13 │ │ │ │ ldr r7, [r2, #16] │ │ │ │ vldr s8, [r3, #52] @ 0x34 │ │ │ │ vldr s6, [r7] │ │ │ │ vldr s7, [r3, #56] @ 0x38 │ │ │ │ vcmpe.f32 s6, s8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 14714 │ │ │ │ + bmi.n 13e9c │ │ │ │ vcmpe.f32 s6, s7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s8, s7 │ │ │ │ vmovls.f32 s8, s6 │ │ │ │ ldr r1, [r2, #20] │ │ │ │ vldr s17, [r3, #64] @ 0x40 │ │ │ │ vldr s9, [r1] │ │ │ │ vmul.f32 s21, s16, s8 │ │ │ │ vldr s10, [r3, #68] @ 0x44 │ │ │ │ vcmpe.f32 s9, s17 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 14742 │ │ │ │ + bmi.n 13eca │ │ │ │ vcmpe.f32 s9, s10 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s17, s10 │ │ │ │ vmovls.f32 s17, s9 │ │ │ │ ldr r2, [r2, #24] │ │ │ │ vldr s19, [r3, #76] @ 0x4c │ │ │ │ vldr s11, [r2] │ │ │ │ vldr s22, [r3, #80] @ 0x50 │ │ │ │ vcmpe.f32 s19, s11 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 1476c │ │ │ │ + bgt.n 13ef4 │ │ │ │ vcmpe.f32 s22, s11 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s19, s11 │ │ │ │ vmovls.f32 s19, s22 │ │ │ │ vldr s23, [r5, #204] @ 0xcc │ │ │ │ vcmp.f32 s18, s23 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.w 14f3a │ │ │ │ + bne.w 146c2 │ │ │ │ vldr s25, [r5, #476] @ 0x1dc │ │ │ │ vcmp.f32 s25, s5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.w 14f3a │ │ │ │ + bne.w 146c2 │ │ │ │ vldr s29, [r5, #384] @ 0x180 │ │ │ │ vcmp.f32 s21, s29 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.w 14dc0 │ │ │ │ + bne.w 14548 │ │ │ │ vldr s31, [r5, #480] @ 0x1e0 │ │ │ │ vcmp.f32 s31, s19 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.w 14dc0 │ │ │ │ + bne.w 14548 │ │ │ │ vmov.f64 d13, #8 @ 0x40400000 3.0 │ │ │ │ vcvt.f64.f32 d10, s20 │ │ │ │ vmul.f64 d0, d10, d13 │ │ │ │ blx 6e7c <__exp2_finite@plt> │ │ │ │ - vldr d2, [pc, #112] @ 14830 │ │ │ │ + vldr d2, [pc, #112] @ 13fb8 │ │ │ │ vmov.f64 d14, #112 @ 0x3f800000 1.0 │ │ │ │ vcvt.f64.f32 d8, s17 │ │ │ │ vsub.f64 d7, d0, d14 │ │ │ │ vmul.f64 d0, d8, d2 │ │ │ │ vcvt.f32.f64 s21, d7 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ ldr r4, [r5, #20] │ │ │ │ @@ -16731,33 +16053,33 @@ │ │ │ │ ldr r0, [r4, #32] │ │ │ │ str r3, [sp, #128] @ 0x80 │ │ │ │ vcvt.f64.f32 d8, s17 │ │ │ │ str r0, [sp, #132] @ 0x84 │ │ │ │ vsub.f64 d0, d0, d14 │ │ │ │ vcvt.f32.f64 s20, d0 │ │ │ │ cmp r6, #0 │ │ │ │ - beq.w 14db6 │ │ │ │ - vldr d14, [pc, #60] @ 14838 │ │ │ │ + beq.w 1453e │ │ │ │ + vldr d14, [pc, #60] @ 13fc0 │ │ │ │ ldr.w r7, [r5, #504] @ 0x1f8 │ │ │ │ - vldr s31, [pc, #68] @ 14848 │ │ │ │ + vldr s31, [pc, #68] @ 13fd0 │ │ │ │ str r7, [sp, #120] @ 0x78 │ │ │ │ vmov.f32 s23, #112 @ 0x3f800000 1.0 │ │ │ │ - vldr d9, [pc, #48] @ 14840 │ │ │ │ - vldr s22, [pc, #56] @ 1484c │ │ │ │ + vldr d9, [pc, #48] @ 13fc8 │ │ │ │ + vldr s22, [pc, #56] @ 13fd4 │ │ │ │ ldr r1, [sp, #120] @ 0x78 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 15100 │ │ │ │ + beq.w 14888 │ │ │ │ ldrd r8, r4, [sp, #120] @ 0x78 │ │ │ │ cmp r4, r8 │ │ │ │ it cs │ │ │ │ movcs r4, r8 │ │ │ │ str r4, [sp, #136] @ 0x88 │ │ │ │ cmp r4, #0 │ │ │ │ - beq.w 151e6 │ │ │ │ - b.n 14850 │ │ │ │ + beq.w 1496e │ │ │ │ + b.n 13fd8 │ │ │ │ lsls r3, r1, #12 │ │ │ │ ldrb r5, [r5, #10] │ │ │ │ str r3, [sp, #936] @ 0x3a8 │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ ldrh r7, [r4, #52] @ 0x34 │ │ │ │ ldr r1, [sp, #672] @ 0x2a0 │ │ │ │ ldrsb r2, [r0, r7] │ │ │ │ @@ -17160,15 +16482,15 @@ │ │ │ │ vstr s9, [r3, #468] @ 0x1d4 │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ cmp r3, r4 │ │ │ │ vadd.f32 s25, s14, s25 │ │ │ │ vadd.f32 s27, s25, s9 │ │ │ │ vstmia r2!, {s27} │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ - bne.w 148f2 │ │ │ │ + bne.w 1407a │ │ │ │ ldr r7, [sp, #24] │ │ │ │ ldr r6, [sp, #28] │ │ │ │ ldr r1, [sp, #0] │ │ │ │ str r7, [r5, #52] @ 0x34 │ │ │ │ str r6, [r5, #96] @ 0x60 │ │ │ │ str.w r1, [r5, #140] @ 0x8c │ │ │ │ ldr r0, [sp, #4] │ │ │ │ @@ -17197,24 +16519,24 @@ │ │ │ │ str r3, [sp, #120] @ 0x78 │ │ │ │ add ip, r7 │ │ │ │ add r1, r7 │ │ │ │ str.w ip, [sp, #128] @ 0x80 │ │ │ │ str.w r3, [r5, #504] @ 0x1f8 │ │ │ │ str r1, [sp, #132] @ 0x84 │ │ │ │ str r2, [sp, #124] @ 0x7c │ │ │ │ - bne.w 14814 │ │ │ │ + bne.w 13f9c │ │ │ │ add sp, #164 @ 0xa4 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vcvt.f64.f32 d14, s21 │ │ │ │ - vldr d15, [pc, #752] @ 150b8 │ │ │ │ + vldr d15, [pc, #752] @ 14840 │ │ │ │ vstr s19, [r5, #480] @ 0x1e0 │ │ │ │ vmul.f64 d0, d14, d15 │ │ │ │ blx 73b8 │ │ │ │ - vldr d3, [pc, #744] @ 150c0 │ │ │ │ + vldr d3, [pc, #744] @ 14848 │ │ │ │ ldr.w r1, [r5, #272] @ 0x110 │ │ │ │ add.w r0, r5, #296 @ 0x128 │ │ │ │ ldr.w r7, [r5, #228] @ 0xe4 │ │ │ │ vmov.f64 d11, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f64 d5, d0 │ │ │ │ vmul.f64 d2, d5, d5 │ │ │ │ vmul.f64 d1, d5, d3 │ │ │ │ @@ -17225,15 +16547,15 @@ │ │ │ │ vsub.f64 d6, d11, d2 │ │ │ │ vsub.f64 d14, d4, d1 │ │ │ │ vadd.f64 d15, d6, d6 │ │ │ │ vmov.f32 s0, s21 │ │ │ │ vmul.f64 d7, d13, d2 │ │ │ │ vmul.f64 d6, d15, d13 │ │ │ │ vnmul.f64 d5, d13, d14 │ │ │ │ - vldr d13, [pc, #676] @ 150c8 │ │ │ │ + vldr d13, [pc, #676] @ 14850 │ │ │ │ vcvt.f32.f64 s19, d7 │ │ │ │ vadd.f32 s15, s19, s19 │ │ │ │ vstr s19, [r5, #216] @ 0xd8 │ │ │ │ vstr s19, [r5, #208] @ 0xd0 │ │ │ │ vcvt.f32.f64 s1, d6 │ │ │ │ vstr s15, [r5, #212] @ 0xd4 │ │ │ │ vcvt.f32.f64 s16, d5 │ │ │ │ @@ -17248,21 +16570,21 @@ │ │ │ │ blx 6fe0 (float, DSP::IIR2&)@plt> │ │ │ │ add.w r0, r5, #340 @ 0x154 │ │ │ │ vadd.f32 s21, s21, s21 │ │ │ │ vldr s0, [r5, #384] @ 0x180 │ │ │ │ blx 6fe0 (float, DSP::IIR2&)@plt> │ │ │ │ add r1, sp, #144 @ 0x90 │ │ │ │ add r0, sp, #152 @ 0x98 │ │ │ │ - vldr d0, [pc, #596] @ 150d0 │ │ │ │ + vldr d0, [pc, #596] @ 14858 │ │ │ │ vcvt.f64.f32 d5, s21 │ │ │ │ vmul.f64 d0, d5, d0 │ │ │ │ blx 7394 │ │ │ │ vldr d1, [sp, #152] @ 0x98 │ │ │ │ ldr.w r2, [r5, #452] @ 0x1c4 │ │ │ │ - vldr d3, [pc, #580] @ 150d8 │ │ │ │ + vldr d3, [pc, #580] @ 14860 │ │ │ │ vldr d9, [sp, #144] @ 0x90 │ │ │ │ vmul.f64 d7, d1, d3 │ │ │ │ vadd.f64 d2, d9, d11 │ │ │ │ vadd.f64 d4, d7, d11 │ │ │ │ vdiv.f64 d14, d11, d4 │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ vmul.f64 d15, d2, d6 │ │ │ │ @@ -17296,22 +16618,22 @@ │ │ │ │ vmul.f64 d7, d9, d0 │ │ │ │ vcvt.f32.f64 s11, d5 │ │ │ │ vcvt.f32.f64 s29, d6 │ │ │ │ vstr s11, [r5, #432] @ 0x1b0 │ │ │ │ vcvt.f32.f64 s31, d7 │ │ │ │ vstr s29, [r5, #436] @ 0x1b4 │ │ │ │ vstr s31, [r5, #440] @ 0x1b8 │ │ │ │ - b.n 147ac │ │ │ │ + b.n 13f34 │ │ │ │ vcvt.f64.f32 d13, s18 │ │ │ │ movs r6, #0 │ │ │ │ - vldr d14, [pc, #372] @ 150b8 │ │ │ │ + vldr d14, [pc, #372] @ 14840 │ │ │ │ vstr s5, [r5, #476] @ 0x1dc │ │ │ │ vmul.f64 d0, d13, d14 │ │ │ │ blx 73b8 │ │ │ │ - vldr d7, [pc, #364] @ 150c0 │ │ │ │ + vldr d7, [pc, #364] @ 14848 │ │ │ │ ldr r3, [r5, #92] @ 0x5c │ │ │ │ add.w r0, r5, #116 @ 0x74 │ │ │ │ ldr r4, [r5, #48] @ 0x30 │ │ │ │ vmov.f64 d11, #112 @ 0x3f800000 1.0 │ │ │ │ vadd.f32 s16, s18, s18 │ │ │ │ vmov.f64 d15, d0 │ │ │ │ vmul.f64 d1, d15, d15 │ │ │ │ @@ -17345,26 +16667,26 @@ │ │ │ │ blx 6fe0 (float, DSP::IIR2&)@plt> │ │ │ │ add.w r0, r5, #160 @ 0xa0 │ │ │ │ vldr s0, [r5, #204] @ 0xcc │ │ │ │ blx 6fe0 (float, DSP::IIR2&)@plt> │ │ │ │ add r1, sp, #144 @ 0x90 │ │ │ │ add r0, sp, #152 @ 0x98 │ │ │ │ vcvt.f64.f32 d7, s16 │ │ │ │ - vldr d0, [pc, #220] @ 150d0 │ │ │ │ - vldr d13, [pc, #232] @ 150e0 │ │ │ │ + vldr d0, [pc, #220] @ 14858 │ │ │ │ + vldr d13, [pc, #232] @ 14868 │ │ │ │ vmul.f64 d0, d7, d0 │ │ │ │ blx 7394 │ │ │ │ vldr d2, [sp, #152] @ 0x98 │ │ │ │ ldr.w r0, [r5, #408] @ 0x198 │ │ │ │ - vldr d1, [pc, #204] @ 150d8 │ │ │ │ - vldr d4, [pc, #216] @ 150e8 │ │ │ │ + vldr d1, [pc, #204] @ 14860 │ │ │ │ + vldr d4, [pc, #216] @ 14870 │ │ │ │ vldr d6, [sp, #144] @ 0x90 │ │ │ │ str.w r6, [r5, #392] @ 0x188 │ │ │ │ vmul.f64 d14, d2, d1 │ │ │ │ - vldr d2, [pc, #168] @ 150c8 │ │ │ │ + vldr d2, [pc, #168] @ 14850 │ │ │ │ vadd.f64 d15, d6, d6 │ │ │ │ vadd.f64 d5, d14, d11 │ │ │ │ vdiv.f64 d3, d11, d5 │ │ │ │ vmul.f64 d1, d14, d13 │ │ │ │ vmul.f64 d0, d14, d4 │ │ │ │ vsub.f64 d11, d14, d11 │ │ │ │ vmul.f64 d4, d0, d3 │ │ │ │ @@ -17394,34 +16716,34 @@ │ │ │ │ vmul.f64 d7, d4, d0 │ │ │ │ vcvt.f32.f64 s11, d5 │ │ │ │ vcvt.f32.f64 s25, d6 │ │ │ │ vstr s11, [r5, #388] @ 0x184 │ │ │ │ vcvt.f32.f64 s27, d7 │ │ │ │ vstr s25, [r5, #392] @ 0x188 │ │ │ │ vstr s27, [r5, #396] @ 0x18c │ │ │ │ - b.w 1478c │ │ │ │ + b.w 13f14 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 15340 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa8>) │ │ │ │ + add r0, pc, #632 @ (adr r0, 14ac8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa8>) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ ldrh r4, [r4, #0] │ │ │ │ ldrsh r0, [r1, r6] │ │ │ │ ldrb r4, [r3, #4] │ │ │ │ subs r7, #189 @ 0xbd │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r3 │ │ │ │ ldr r7, [r6, #88] @ 0x58 │ │ │ │ @ instruction: 0xb6db │ │ │ │ - blt.n 151ba │ │ │ │ + blt.n 14942 │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ itte al │ │ │ │ stral r6, [r4, #100] @ 0x64 │ │ │ │ stral r6, [r4, #100] @ 0x64 │ │ │ │ @@ -17433,15 +16755,15 @@ │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ ldr r1, [r6, #12] │ │ │ │ ldrh r3, [r4, #6] │ │ │ │ ldrh.w r3, [r5, #3812] @ 0xee4 │ │ │ │ vldr s1, [r5, #572] @ 0x23c │ │ │ │ ldr.w r2, [r5, #508] @ 0x1fc │ │ │ │ vmov.f64 d4, d14 │ │ │ │ - vldr d5, [pc, #-32] @ 150f0 │ │ │ │ + vldr d5, [pc, #-32] @ 14878 │ │ │ │ str r2, [sp, #120] @ 0x78 │ │ │ │ str.w r2, [r5, #504] @ 0x1f8 │ │ │ │ vcvt.f64.f32 d6, s1 │ │ │ │ vldr s15, [r5, #560] @ 0x230 │ │ │ │ vldr s3, [r5, #568] @ 0x238 │ │ │ │ vmla.f64 d4, d6, d5 │ │ │ │ vldr s30, [r5, #564] @ 0x234 │ │ │ │ @@ -17451,17 +16773,17 @@ │ │ │ │ vstr s13, [r5, #572] @ 0x23c │ │ │ │ vmla.f32 s5, s30, s3 │ │ │ │ vcmpe.f32 s5, s7 │ │ │ │ vstr s5, [r5, #568] @ 0x238 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ vldrmi s0, [r5, #536] @ 0x218 │ │ │ │ - bmi.n 1519c │ │ │ │ + bmi.n 14924 │ │ │ │ vadd.f32 s0, s7, s23 │ │ │ │ - vldr d1, [pc, #-96] @ 150f8 │ │ │ │ + vldr d1, [pc, #-96] @ 14880 │ │ │ │ vsub.f32 s9, s0, s5 │ │ │ │ vmul.f32 s25, s9, s9 │ │ │ │ vmul.f32 s27, s25, s25 │ │ │ │ vmul.f32 s6, s27, s9 │ │ │ │ vcvt.f64.f32 d7, s6 │ │ │ │ vcmpe.f64 d7, d1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -17475,15 +16797,15 @@ │ │ │ │ vadd.f64 d0, d7, d7 │ │ │ │ blx 6e7c <__exp2_finite@plt> │ │ │ │ vcvt.f32.f64 s0, d0 │ │ │ │ vldr s1, [r5, #528] @ 0x210 │ │ │ │ vstr s0, [r5, #532] @ 0x214 │ │ │ │ vcmpe.f32 s0, s1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 151ea │ │ │ │ + bpl.n 14972 │ │ │ │ vsub.f32 s8, s1, s0 │ │ │ │ ldrd r8, r4, [sp, #120] @ 0x78 │ │ │ │ vldr s10, [r5, #512] @ 0x200 │ │ │ │ vldr s7, [r5, #520] @ 0x208 │ │ │ │ vmul.f32 s13, s8, s10 │ │ │ │ vcmpe.f32 s13, s7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -17492,119 +16814,119 @@ │ │ │ │ cmp r4, r8 │ │ │ │ it cs │ │ │ │ movcs r4, r8 │ │ │ │ str r4, [sp, #136] @ 0x88 │ │ │ │ vneg.f32 s5, s13 │ │ │ │ vstr s5, [r5, #544] @ 0x220 │ │ │ │ cmp r4, #0 │ │ │ │ - bne.w 14850 │ │ │ │ + bne.w 13fd8 │ │ │ │ str r4, [sp, #140] @ 0x8c │ │ │ │ - b.n 14d8e │ │ │ │ + b.n 14516 │ │ │ │ it le │ │ │ │ vstrle s31, [r5, #544] @ 0x220 │ │ │ │ - ble.w 1481c │ │ │ │ + ble.w 13fa4 │ │ │ │ vsub.f32 s15, s0, s1 │ │ │ │ vldr s12, [r5, #512] @ 0x200 │ │ │ │ vldr s30, [r5, #524] @ 0x20c │ │ │ │ vmul.f32 s3, s15, s12 │ │ │ │ vcmpe.f32 s3, s30 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it hi │ │ │ │ vmovhi.f32 s3, s30 │ │ │ │ vstr s3, [r5, #544] @ 0x220 │ │ │ │ - b.w 1481c │ │ │ │ + b.w 13fa4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0001521c ::_connect_port(void*, unsigned long, float*)@@Base>: │ │ │ │ +000149a4 ::_connect_port(void*, unsigned long, float*)@@Base>: │ │ │ │ ldr r3, [r0, #20] │ │ │ │ str.w r2, [r3, r1, lsl #2] │ │ │ │ bx lr │ │ │ │ │ │ │ │ -00015224 ::_activate(void*)@@Base>: │ │ │ │ +000149ac ::_activate(void*)@@Base>: │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r0, #12] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0001522c ::_connect_port(void*, unsigned long, float*)@@Base>: │ │ │ │ +000149b4 ::_connect_port(void*, unsigned long, float*)@@Base>: │ │ │ │ ldr r3, [r0, #20] │ │ │ │ str.w r2, [r3, r1, lsl #2] │ │ │ │ bx lr │ │ │ │ │ │ │ │ -00015234 ::_activate(void*)@@Base>: │ │ │ │ +000149bc ::_activate(void*)@@Base>: │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r0, #12] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0001523c ::_connect_port(void*, unsigned long, float*)@@Base>: │ │ │ │ +000149c4 ::_connect_port(void*, unsigned long, float*)@@Base>: │ │ │ │ ldr r3, [r0, #20] │ │ │ │ str.w r2, [r3, r1, lsl #2] │ │ │ │ bx lr │ │ │ │ │ │ │ │ -00015244 ::_activate(void*)@@Base>: │ │ │ │ +000149cc ::_activate(void*)@@Base>: │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r0, #12] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0001524c ::_cleanup(void*)@@Base>: │ │ │ │ +000149d4 ::_cleanup(void*)@@Base>: │ │ │ │ push {r4, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #20] │ │ │ │ - cbz r0, 15258 ::_cleanup(void*)@@Base+0xc> │ │ │ │ + cbz r0, 149e0 ::_cleanup(void*)@@Base+0xc> │ │ │ │ blx 72ac │ │ │ │ mov r0, r4 │ │ │ │ movs r1, #28 │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ b.w 70a8 │ │ │ │ │ │ │ │ -00015264 ::_cleanup(void*)@@Base>: │ │ │ │ +000149ec ::_cleanup(void*)@@Base>: │ │ │ │ push {r4, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #20] │ │ │ │ - cbz r0, 15270 ::_cleanup(void*)@@Base+0xc> │ │ │ │ + cbz r0, 149f8 ::_cleanup(void*)@@Base+0xc> │ │ │ │ blx 72ac │ │ │ │ mov r0, r4 │ │ │ │ movs r1, #28 │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ b.w 70a8 │ │ │ │ │ │ │ │ -0001527c ::_cleanup(void*)@@Base>: │ │ │ │ +00014a04 ::_cleanup(void*)@@Base>: │ │ │ │ push {r4, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #20] │ │ │ │ - cbz r0, 15288 ::_cleanup(void*)@@Base+0xc> │ │ │ │ + cbz r0, 14a10 ::_cleanup(void*)@@Base+0xc> │ │ │ │ blx 72ac │ │ │ │ mov r0, r4 │ │ │ │ movs r1, #28 │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ b.w 70a8 │ │ │ │ movs r0, r0 │ │ │ │ ... │ │ │ │ │ │ │ │ -00015298 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base>: │ │ │ │ +00014a20 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base>: │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r8, r0 │ │ │ │ vpush {d8-d15} │ │ │ │ mov.w r0, #596 @ 0x254 │ │ │ │ - ldr r3, [pc, #208] @ (15378 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe0>) │ │ │ │ + ldr r3, [pc, #208] @ (14b00 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe0>) │ │ │ │ mov.w fp, #0 │ │ │ │ - ldr r2, [pc, #204] @ (1537c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe4>) │ │ │ │ + ldr r2, [pc, #204] @ (14b04 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe4>) │ │ │ │ movs r4, #0 │ │ │ │ add r3, pc │ │ │ │ vmov s27, r1 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ vmov.f32 s16, #112 @ 0x3f800000 1.0 │ │ │ │ ldr r3, [r3, r2] │ │ │ │ movt r4, #49024 @ 0xbf80 │ │ │ │ - vldr d11, [pc, #132] @ 15348 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb0> │ │ │ │ + vldr d11, [pc, #132] @ 14ad0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb0> │ │ │ │ ldr r1, [r3, #0] │ │ │ │ str r3, [sp, #4] │ │ │ │ - vldr d10, [pc, #132] @ 15350 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb8> │ │ │ │ + vldr d10, [pc, #132] @ 14ad8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb8> │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ blx 6e88 │ │ │ │ mov.w r2, #596 @ 0x254 │ │ │ │ mov r1, fp │ │ │ │ mov r5, r0 │ │ │ │ add.w r6, r0, #336 @ 0x150 │ │ │ │ blx 7084 │ │ │ │ @@ -17627,47 +16949,47 @@ │ │ │ │ str.w fp, [r5, #64] @ 0x40 │ │ │ │ mov r4, r7 │ │ │ │ str.w fp, [r5, #592] @ 0x250 │ │ │ │ str r3, [r5, #60] @ 0x3c │ │ │ │ str r0, [r5, #72] @ 0x48 │ │ │ │ mov r0, r6 │ │ │ │ blx 7084 │ │ │ │ - vldr d1, [pc, #48] @ 15358 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc0> │ │ │ │ + vldr d1, [pc, #48] @ 14ae0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc0> │ │ │ │ mov r1, fp │ │ │ │ mov r2, r7 │ │ │ │ vstr d11, [sp, #24] │ │ │ │ vstr d1, [sp, #16] │ │ │ │ - vldr d2, [pc, #40] @ 15360 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc8> │ │ │ │ - vldr d3, [pc, #44] @ 15368 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd0> │ │ │ │ - vldr d4, [pc, #48] @ 15370 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd8> │ │ │ │ + vldr d2, [pc, #40] @ 14ae8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc8> │ │ │ │ + vldr d3, [pc, #44] @ 14af0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd0> │ │ │ │ + vldr d4, [pc, #48] @ 14af8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd8> │ │ │ │ vmov r0, s16 │ │ │ │ - b.n 15412 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17a> │ │ │ │ + b.n 14b9a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17a> │ │ │ │ add r1, sp, #408 @ 0x198 │ │ │ │ - add r6, pc, #696 @ (adr r6, 15604 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x36c>) │ │ │ │ + add r6, pc, #696 @ (adr r6, 14d8c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x36c>) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ it le │ │ │ │ cmple r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ stmia r0!, {r0, r3, r4} │ │ │ │ - add r6, pc, #40 @ (adr r6, 15384 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xec>) │ │ │ │ + add r6, pc, #40 @ (adr r6, 14b0c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xec>) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w fp, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ - bvs.n 15296 ::_cleanup(void*)@@Base+0x1a> │ │ │ │ + bvs.n 14a1e ::_cleanup(void*)@@Base+0x1a> │ │ │ │ @ instruction: 0xe8262e0b │ │ │ │ subs r6, #17 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ - bvc.n 1540c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x174> │ │ │ │ + svc 192 @ 0xc0 │ │ │ │ movs r3, r0 │ │ │ │ lsls r4, r4, #11 │ │ │ │ movs r0, r0 │ │ │ │ add.w fp, sp, #48 @ 0x30 │ │ │ │ vabs.f64 d0, d7 │ │ │ │ add.w r1, fp, r1, lsl #3 │ │ │ │ eor.w lr, r9, #1 │ │ │ │ @@ -17676,15 +16998,15 @@ │ │ │ │ vcmpe.f64 d0, d3 │ │ │ │ vnmls.f64 d5, d11, d2 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ strmi r0, [r2, #0] │ │ │ │ vmov.f64 d6, d5 │ │ │ │ vstr d5, [ip, #-32] @ 0xffffffe0 │ │ │ │ - bmi.n 153be ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x126> │ │ │ │ + bmi.n 14b46 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x126> │ │ │ │ vdiv.f64 d5, d6, d7 │ │ │ │ vcvt.f32.f64 s1, d5 │ │ │ │ vstr s1, [r2] │ │ │ │ add.w fp, sp, #48 @ 0x30 │ │ │ │ eor.w r1, lr, #1 │ │ │ │ add.w r9, fp, r9, lsl #3 │ │ │ │ add r3, sp, #48 @ 0x30 │ │ │ │ @@ -17720,44 +17042,44 @@ │ │ │ │ vadd.f64 d7, d10, d4 │ │ │ │ vstr d11, [lr, #-32] @ 0xffffffe0 │ │ │ │ ittt pl │ │ │ │ vdivpl.f64 d5, d11, d10 │ │ │ │ vcvtpl.f32.f64 s10, d5 │ │ │ │ vstrpl s10, [r2, #-4] │ │ │ │ cmp r2, sl │ │ │ │ - bne.n 15380 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe8> │ │ │ │ + bne.n 14b08 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe8> │ │ │ │ sub.w r2, sl, r7 │ │ │ │ mov fp, r7 │ │ │ │ lsls r3, r2, #29 │ │ │ │ - vldr d12, [pc, #860] @ 157b8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x520> │ │ │ │ + vldr d12, [pc, #860] @ 14f40 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x520> │ │ │ │ vmov.f64 d14, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f32 s26, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f64 d15, #14 @ 0x40700000 3.750 │ │ │ │ - bpl.w 15b0e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x876> │ │ │ │ - vldr d8, [pc, #848] @ 157c0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x528> │ │ │ │ - vldr d2, [pc, #860] @ 157d0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x538> │ │ │ │ + bpl.w 15296 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x876> │ │ │ │ + vldr d8, [pc, #848] @ 14f48 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x528> │ │ │ │ + vldr d2, [pc, #860] @ 14f58 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x538> │ │ │ │ vsqrt.f64 d3, d8 │ │ │ │ vmul.f64 d9, d3, d2 │ │ │ │ vcmpe.f64 d9, d15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 15c46 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x9ae> │ │ │ │ - vldr d4, [pc, #844] @ 157d8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x540> │ │ │ │ + bmi.w 153ce ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x9ae> │ │ │ │ + vldr d4, [pc, #844] @ 14f60 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x540> │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - vldr d10, [pc, #884] @ 15808 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x570> │ │ │ │ + vldr d10, [pc, #884] @ 14f90 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x570> │ │ │ │ vdiv.f64 d8, d4, d3 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d3, [pc, #896] @ 15820 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x588> │ │ │ │ - vldr d5, [pc, #884] @ 15818 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x580> │ │ │ │ - vldr d11, [pc, #872] @ 15810 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x578> │ │ │ │ - vldr d1, [pc, #836] @ 157f0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x558> │ │ │ │ - vldr d2, [pc, #848] @ 15800 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x568> │ │ │ │ + vldr d3, [pc, #896] @ 14fa8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x588> │ │ │ │ + vldr d5, [pc, #884] @ 14fa0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x580> │ │ │ │ + vldr d11, [pc, #872] @ 14f98 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x578> │ │ │ │ + vldr d1, [pc, #836] @ 14f78 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x558> │ │ │ │ + vldr d2, [pc, #848] @ 14f88 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x568> │ │ │ │ vsqrt.f64 d4, d9 │ │ │ │ - vldr d9, [pc, #832] @ 157f8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x560> │ │ │ │ - vldr d6, [pc, #812] @ 157e8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x550> │ │ │ │ - vldr d7, [pc, #800] @ 157e0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x548> │ │ │ │ + vldr d9, [pc, #832] @ 14f80 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x560> │ │ │ │ + vldr d6, [pc, #812] @ 14f70 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x550> │ │ │ │ + vldr d7, [pc, #800] @ 14f68 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x548> │ │ │ │ vnmls.f64 d5, d8, d3 │ │ │ │ vdiv.f64 d0, d0, d4 │ │ │ │ vmla.f64 d10, d5, d8 │ │ │ │ vnmls.f64 d11, d10, d8 │ │ │ │ vmla.f64 d1, d11, d8 │ │ │ │ vnmls.f64 d9, d1, d8 │ │ │ │ vmla.f64 d2, d9, d8 │ │ │ │ @@ -17767,37 +17089,37 @@ │ │ │ │ vcvt.f32.f64 s3, d7 │ │ │ │ vldr s15, [r7] │ │ │ │ mov fp, r7 │ │ │ │ vmul.f32 s5, s15, s3 │ │ │ │ vstmia fp!, {s5} │ │ │ │ vadd.f64 d12, d12, d14 │ │ │ │ cmp fp, sl │ │ │ │ - bne.w 15b0e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x876> │ │ │ │ + bne.w 15296 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x876> │ │ │ │ sub.w r0, sl, r7 │ │ │ │ add.w r3, r5, #80 @ 0x50 │ │ │ │ subs r0, #4 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r3 │ │ │ │ - vldr d7, [pc, #684] @ 157c0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x528> │ │ │ │ + vldr d7, [pc, #684] @ 14f48 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x528> │ │ │ │ lsrs r0, r0, #2 │ │ │ │ adds r0, #1 │ │ │ │ ands.w r0, r0, #7 │ │ │ │ - beq.n 1559e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x306> │ │ │ │ + beq.n 14d26 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x306> │ │ │ │ cmp r0, #1 │ │ │ │ - beq.n 1558a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2f2> │ │ │ │ + beq.n 14d12 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2f2> │ │ │ │ cmp r0, #2 │ │ │ │ - beq.n 1557a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2e2> │ │ │ │ + beq.n 14d02 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2e2> │ │ │ │ cmp r0, #3 │ │ │ │ - beq.n 1556a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2d2> │ │ │ │ + beq.n 14cf2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2d2> │ │ │ │ cmp r0, #4 │ │ │ │ - beq.n 1555a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2c2> │ │ │ │ + beq.n 14ce2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2c2> │ │ │ │ cmp r0, #5 │ │ │ │ - beq.n 1554a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2b2> │ │ │ │ + beq.n 14cd2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2b2> │ │ │ │ cmp r0, #6 │ │ │ │ - bne.w 15bae ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x916> │ │ │ │ + bne.w 15336 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x916> │ │ │ │ vldmia r2!, {s19} │ │ │ │ vcvt.f64.f32 d14, s19 │ │ │ │ vstmia r1!, {s19} │ │ │ │ vadd.f64 d7, d7, d14 │ │ │ │ vldmia r2!, {s21} │ │ │ │ vstmia r1!, {s21} │ │ │ │ vcvt.f64.f32 d15, s21 │ │ │ │ @@ -17815,15 +17137,15 @@ │ │ │ │ vcvt.f64.f32 d2, s29 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vldmia r2!, {s31} │ │ │ │ cmp sl, r2 │ │ │ │ vstmia r1!, {s31} │ │ │ │ vcvt.f64.f32 d4, s31 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - beq.n 1562a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x392> │ │ │ │ + beq.n 14db2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x392> │ │ │ │ mov ip, r2 │ │ │ │ vldr s1, [r2, #4] │ │ │ │ mov lr, r1 │ │ │ │ adds r2, #32 │ │ │ │ adds r1, #32 │ │ │ │ vldmia ip!, {s26} │ │ │ │ vldr s5, [r2, #-20] @ 0xffffffec │ │ │ │ @@ -17853,35 +17175,35 @@ │ │ │ │ vadd.f64 d8, d15, d0 │ │ │ │ vcvt.f64.f32 d2, s6 │ │ │ │ vadd.f64 d4, d8, d2 │ │ │ │ vcvt.f64.f32 d7, s15 │ │ │ │ vadd.f64 d10, d4, d7 │ │ │ │ vcvt.f64.f32 d11, s2 │ │ │ │ vadd.f64 d7, d10, d11 │ │ │ │ - bne.n 1559e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x306> │ │ │ │ + bne.n 14d26 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x306> │ │ │ │ vmov.f64 d3, #112 @ 0x3f800000 1.0 │ │ │ │ subs r0, r6, r3 │ │ │ │ subs r2, r0, #4 │ │ │ │ lsrs r1, r2, #2 │ │ │ │ adds r1, #1 │ │ │ │ ands.w r0, r1, #7 │ │ │ │ vdiv.f64 d9, d3, d7 │ │ │ │ - beq.n 156d6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x43e> │ │ │ │ + beq.n 14e5e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x43e> │ │ │ │ cmp r0, #1 │ │ │ │ - beq.n 156be ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x426> │ │ │ │ + beq.n 14e46 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x426> │ │ │ │ cmp r0, #2 │ │ │ │ - beq.n 156aa ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x412> │ │ │ │ + beq.n 14e32 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x412> │ │ │ │ cmp r0, #3 │ │ │ │ - beq.n 15696 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x3fe> │ │ │ │ + beq.n 14e1e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x3fe> │ │ │ │ cmp r0, #4 │ │ │ │ - beq.n 15682 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x3ea> │ │ │ │ + beq.n 14e0a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x3ea> │ │ │ │ cmp r0, #5 │ │ │ │ - beq.n 1566e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x3d6> │ │ │ │ + beq.n 14df6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x3d6> │ │ │ │ cmp r0, #6 │ │ │ │ - bne.w 15bc0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x928> │ │ │ │ + bne.w 15348 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x928> │ │ │ │ vldr s13, [r3] │ │ │ │ vcvt.f64.f32 d5, s13 │ │ │ │ vmul.f64 d7, d5, d9 │ │ │ │ vcvt.f32.f64 s17, d7 │ │ │ │ vstmia r3!, {s17} │ │ │ │ vldr s21, [r3] │ │ │ │ vcvt.f64.f32 d6, s21 │ │ │ │ @@ -17905,15 +17227,15 @@ │ │ │ │ vstmia r3!, {s3} │ │ │ │ vldr s5, [r3] │ │ │ │ vcvt.f64.f32 d0, s5 │ │ │ │ vmul.f64 d7, d0, d9 │ │ │ │ vcvt.f32.f64 s7, d7 │ │ │ │ vstmia r3!, {s7} │ │ │ │ cmp r3, r6 │ │ │ │ - beq.n 1577e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x4e6> │ │ │ │ + beq.n 14f06 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x4e6> │ │ │ │ vldr s15, [r3] │ │ │ │ mov r9, r3 │ │ │ │ adds r3, #32 │ │ │ │ vcvt.f64.f32 d8, s15 │ │ │ │ vmul.f64 d7, d8, d9 │ │ │ │ vcvt.f32.f64 s4, d7 │ │ │ │ vstmia r9!, {s4} │ │ │ │ @@ -17949,81 +17271,81 @@ │ │ │ │ vstr s25, [r3, #-12] │ │ │ │ vcvt.f32.f64 s31, d7 │ │ │ │ vstr s29, [r3, #-8] │ │ │ │ vcvt.f32.f64 s1, d2 │ │ │ │ vstr s31, [r3, #-24] @ 0xffffffe8 │ │ │ │ cmp r3, r6 │ │ │ │ vstr s1, [r3, #-4] │ │ │ │ - bne.n 156d6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x43e> │ │ │ │ + bne.n 14e5e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x43e> │ │ │ │ vmov.f64 d0, #32 @ 0x41000000 8.0 │ │ │ │ sub.w r6, sl, r7 │ │ │ │ subs r3, r6, #4 │ │ │ │ lsrs r2, r3, #2 │ │ │ │ adds r2, #1 │ │ │ │ ands.w r1, r2, #7 │ │ │ │ vmul.f64 d9, d9, d0 │ │ │ │ - beq.w 158a4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x60c> │ │ │ │ + beq.w 1502c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x60c> │ │ │ │ cmp r1, #1 │ │ │ │ - beq.n 1588c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5f4> │ │ │ │ + beq.n 15014 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5f4> │ │ │ │ cmp r1, #2 │ │ │ │ - beq.n 15878 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5e0> │ │ │ │ + beq.n 15000 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5e0> │ │ │ │ cmp r1, #3 │ │ │ │ - beq.n 15864 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5cc> │ │ │ │ + beq.n 14fec ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5cc> │ │ │ │ cmp r1, #4 │ │ │ │ - beq.n 15850 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5b8> │ │ │ │ + beq.n 14fd8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5b8> │ │ │ │ cmp r1, #5 │ │ │ │ - beq.n 1583c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5a4> │ │ │ │ + beq.n 14fc4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5a4> │ │ │ │ cmp r1, #6 │ │ │ │ - bne.w 15bd6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x93e> │ │ │ │ - b.n 15828 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x590> │ │ │ │ + bne.w 1535e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x93e> │ │ │ │ + b.n 14fb0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x590> │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5} │ │ │ │ ... │ │ │ │ lsls r0, r2, #16 │ │ │ │ asrs r1, r0, #1 │ │ │ │ asrs r4, r0 │ │ │ │ subs r7, #160 @ 0xa0 │ │ │ │ ldmia r7, {r0, r3, r4, r5, r6, r7} │ │ │ │ mov r8, ip │ │ │ │ - b.n 15350 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb8> │ │ │ │ + b.n 14ad8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb8> │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ push {r2, r4, r7, lr} │ │ │ │ ldrb r5, [r1, #1] │ │ │ │ ldr r7, [r3, #0] │ │ │ │ eors r4, r1 │ │ │ │ udf #0 │ │ │ │ adds r3, #101 @ 0x65 │ │ │ │ ldrh r5, [r0, #2] │ │ │ │ subs r7, #217 @ 0xd9 │ │ │ │ ldr r5, [sp, #112] @ 0x70 │ │ │ │ vrshl.u32 d3, d21, d29 │ │ │ │ subs r7, #139 @ 0x8b │ │ │ │ - bne.n 1589c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x604> │ │ │ │ + bne.n 15024 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x604> │ │ │ │ ldrh r0, [r2, #18] │ │ │ │ stmia r3!, {r0, r1, r4, r5, r6, r7} │ │ │ │ subs r7, #130 @ 0x82 │ │ │ │ ldrh r2, [r1, #10] │ │ │ │ - ldr r6, [pc, #76] @ (15848 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5b0>) │ │ │ │ - beq.n 15782 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x4ea> │ │ │ │ + ldr r6, [pc, #76] @ (14fd0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5b0>) │ │ │ │ + beq.n 14f0a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x4ea> │ │ │ │ subs r7, #89 @ 0x59 │ │ │ │ - bpl.n 157ba ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x522> │ │ │ │ + bpl.n 14f42 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x522> │ │ │ │ cmp r3, #146 @ 0x92 │ │ │ │ strb r0, [r1, #21] │ │ │ │ subs r7, #98 @ 0x62 │ │ │ │ ldrh r3, [r4, r3] │ │ │ │ - bl fb1da │ │ │ │ + bl fa962 │ │ │ │ subs r7, #154 @ 0x9a │ │ │ │ stmia r7!, {r1, r2, r4} │ │ │ │ subs r5, r7, #3 │ │ │ │ asrs r7, r4, #8 │ │ │ │ subs r7, #149 @ 0x95 │ │ │ │ - ldr r4, [pc, #340] @ (15970 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x6d8>) │ │ │ │ + ldr r4, [pc, #340] @ (150f8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x6d8>) │ │ │ │ ldmia r2!, {r3} │ │ │ │ svc 43 @ 0x2b │ │ │ │ subs r7, #144 @ 0x90 │ │ │ │ ldrb r0, [r1, #30] │ │ │ │ ldc2 2, cr1, [fp, #-376]! @ 0xfffffe88 │ │ │ │ subs r7, #112 @ 0x70 │ │ │ │ vldr s5, [r4] │ │ │ │ @@ -18053,15 +17375,15 @@ │ │ │ │ vstmia r4!, {s17} │ │ │ │ vldr s24, [r4] │ │ │ │ vcvt.f64.f32 d6, s24 │ │ │ │ vmul.f64 d7, d6, d9 │ │ │ │ vcvt.f32.f64 s28, d7 │ │ │ │ vstmia r4!, {s28} │ │ │ │ cmp sl, r4 │ │ │ │ - beq.n 1594c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x6b4> │ │ │ │ + beq.n 150d4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x6b4> │ │ │ │ vldr s30, [r4] │ │ │ │ mov r7, r4 │ │ │ │ adds r4, #32 │ │ │ │ vcvt.f64.f32 d0, s30 │ │ │ │ vmul.f64 d7, d0, d9 │ │ │ │ vcvt.f32.f64 s21, d7 │ │ │ │ vstmia r7!, {s21} │ │ │ │ @@ -18097,61 +17419,61 @@ │ │ │ │ vstr s7, [r4, #-16] │ │ │ │ vcvt.f32.f64 s11, d5 │ │ │ │ vstr s9, [r4, #-12] │ │ │ │ vcvt.f32.f64 s14, d2 │ │ │ │ vstr s11, [r4, #-8] │ │ │ │ cmp sl, r4 │ │ │ │ vstr s14, [r4, #-4] │ │ │ │ - bne.n 158a4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x60c> │ │ │ │ + bne.n 1502c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x60c> │ │ │ │ ldr.w r4, [r8, #24] │ │ │ │ movw r0, #65534 @ 0xfffe │ │ │ │ ldr.w r7, [r8, #76] @ 0x4c │ │ │ │ movt r0, #8191 @ 0x1fff │ │ │ │ cmp r4, r0 │ │ │ │ str r7, [r5, #24] │ │ │ │ - bhi.w 15ce6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa4e> │ │ │ │ + bhi.w 1546e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa4e> │ │ │ │ lsls r6, r4, #2 │ │ │ │ mov r0, r6 │ │ │ │ blx 70e8 │ │ │ │ cmp r4, #0 │ │ │ │ str r0, [r5, #20] │ │ │ │ - ble.n 15a04 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x76c> │ │ │ │ + ble.n 1518c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x76c> │ │ │ │ subs r3, r6, #4 │ │ │ │ adds r2, r7, #4 │ │ │ │ add r6, r0 │ │ │ │ lsrs r1, r3, #2 │ │ │ │ adds r1, #1 │ │ │ │ ands.w r4, r1, #7 │ │ │ │ - beq.n 159c6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x72e> │ │ │ │ + beq.n 1514e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x72e> │ │ │ │ cmp r4, #1 │ │ │ │ - beq.n 159ba ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x722> │ │ │ │ + beq.n 15142 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x722> │ │ │ │ cmp r4, #2 │ │ │ │ - beq.n 159b4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x71c> │ │ │ │ + beq.n 1513c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x71c> │ │ │ │ cmp r4, #3 │ │ │ │ - beq.n 159ae ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x716> │ │ │ │ + beq.n 15136 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x716> │ │ │ │ cmp r4, #4 │ │ │ │ - beq.n 159a8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x710> │ │ │ │ + beq.n 15130 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x710> │ │ │ │ cmp r4, #5 │ │ │ │ - beq.n 159a2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x70a> │ │ │ │ + beq.n 1512a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x70a> │ │ │ │ cmp r4, #6 │ │ │ │ - bne.w 15bee ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x956> │ │ │ │ + bne.w 15376 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x956> │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ cmp r6, r0 │ │ │ │ add.w r2, r2, #12 │ │ │ │ - beq.n 15a04 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x76c> │ │ │ │ + beq.n 1518c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x76c> │ │ │ │ mov r8, r0 │ │ │ │ add.w r7, r2, #12 │ │ │ │ str.w r2, [r8], #4 │ │ │ │ add.w r3, r2, #24 │ │ │ │ str r7, [r0, #4] │ │ │ │ add.w r4, r2, #36 @ 0x24 │ │ │ │ str.w r3, [r8, #4] │ │ │ │ @@ -18163,15 +17485,15 @@ │ │ │ │ str r7, [r0, #20] │ │ │ │ add.w r3, r2, #84 @ 0x54 │ │ │ │ str r4, [r0, #24] │ │ │ │ adds r0, #32 │ │ │ │ str.w r3, [r0, #-4] │ │ │ │ cmp r6, r0 │ │ │ │ add.w r2, r2, #96 @ 0x60 │ │ │ │ - bne.n 159c6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x72e> │ │ │ │ + bne.n 1514e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x72e> │ │ │ │ vmov.f64 d9, #112 @ 0x3f800000 1.0 │ │ │ │ mov r0, r5 │ │ │ │ movw r6, #58632 @ 0xe508 │ │ │ │ movt r6, #7740 @ 0x1e3c │ │ │ │ str r6, [r5, #16] │ │ │ │ vcvt.f64.u32 d1, s27 │ │ │ │ vdiv.f64 d7, d9, d1 │ │ │ │ @@ -18181,248 +17503,248 @@ │ │ │ │ vstr s19, [r5, #4] │ │ │ │ blx 6ef8 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ mov r0, r5 │ │ │ │ ldr r5, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [r2, #0] │ │ │ │ cmp r5, r1 │ │ │ │ - bne.w 15ce2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa4a> │ │ │ │ + bne.w 1546a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa4a> │ │ │ │ add sp, #52 @ 0x34 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vsub.f64 d3, d14, d7 │ │ │ │ - vldr d10, [pc, #-640] @ 157d0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x538> │ │ │ │ + vldr d10, [pc, #-640] @ 14f58 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x538> │ │ │ │ vsqrt.f64 d11, d3 │ │ │ │ vmul.f64 d9, d11, d10 │ │ │ │ vcmpe.f64 d9, d15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 15bf8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x960> │ │ │ │ - vldr d4, [pc, #-656] @ 157d8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x540> │ │ │ │ + bmi.w 15380 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x960> │ │ │ │ + vldr d4, [pc, #-656] @ 14f60 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x540> │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - vldr d10, [pc, #-616] @ 15808 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x570> │ │ │ │ + vldr d10, [pc, #-616] @ 14f90 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x570> │ │ │ │ vdiv.f64 d8, d4, d11 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d1, [pc, #-604] @ 15820 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x588> │ │ │ │ - vldr d3, [pc, #-616] @ 15818 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x580> │ │ │ │ - vldr d11, [pc, #-628] @ 15810 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x578> │ │ │ │ - vldr d4, [pc, #-664] @ 157f0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x558> │ │ │ │ - vldr d5, [pc, #-652] @ 15800 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x568> │ │ │ │ + vldr d1, [pc, #-604] @ 14fa8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x588> │ │ │ │ + vldr d3, [pc, #-616] @ 14fa0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x580> │ │ │ │ + vldr d11, [pc, #-628] @ 14f98 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x578> │ │ │ │ + vldr d4, [pc, #-664] @ 14f78 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x558> │ │ │ │ + vldr d5, [pc, #-652] @ 14f88 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x568> │ │ │ │ vsqrt.f64 d2, d9 │ │ │ │ - vldr d9, [pc, #-668] @ 157f8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x560> │ │ │ │ - vldr d6, [pc, #-688] @ 157e8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x550> │ │ │ │ - vldr d7, [pc, #-700] @ 157e0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x548> │ │ │ │ + vldr d9, [pc, #-668] @ 14f80 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x560> │ │ │ │ + vldr d6, [pc, #-688] @ 14f70 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x550> │ │ │ │ + vldr d7, [pc, #-700] @ 14f68 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x548> │ │ │ │ vnmls.f64 d3, d8, d1 │ │ │ │ vdiv.f64 d0, d0, d2 │ │ │ │ vmla.f64 d10, d3, d8 │ │ │ │ vnmls.f64 d11, d10, d8 │ │ │ │ vmla.f64 d4, d11, d8 │ │ │ │ vnmls.f64 d9, d4, d8 │ │ │ │ vmla.f64 d5, d9, d8 │ │ │ │ vmla.f64 d6, d5, d8 │ │ │ │ vmla.f64 d7, d6, d8 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vcvt.f32.f64 s14, d7 │ │ │ │ - vldr d8, [pc, #-772] @ 157c8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x530> │ │ │ │ + vldr d8, [pc, #-772] @ 14f50 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x530> │ │ │ │ mov r9, fp │ │ │ │ vldr s7, [fp] │ │ │ │ vadd.f64 d12, d12, d14 │ │ │ │ vmul.f64 d0, d12, d8 │ │ │ │ vmul.f32 s9, s7, s14 │ │ │ │ vmul.f64 d1, d0, d0 │ │ │ │ vstmia r9!, {s9} │ │ │ │ vcmpe.f64 d1, d14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it hi │ │ │ │ vmovhi.f32 s9, s26 │ │ │ │ - bls.n 15b2c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x894> │ │ │ │ + bls.n 152b4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x894> │ │ │ │ vldr s11, [r9] │ │ │ │ mov fp, r9 │ │ │ │ vadd.f64 d12, d12, d14 │ │ │ │ vmul.f32 s13, s11, s9 │ │ │ │ vstmia fp!, {s13} │ │ │ │ cmp fp, sl │ │ │ │ - beq.w 15504 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x26c> │ │ │ │ - vldr d0, [pc, #-840] @ 157c8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x530> │ │ │ │ + beq.w 14c8c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x26c> │ │ │ │ + vldr d0, [pc, #-840] @ 14f50 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x530> │ │ │ │ vmul.f64 d8, d12, d0 │ │ │ │ vmul.f64 d7, d8, d8 │ │ │ │ vcmpe.f64 d7, d14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it hi │ │ │ │ vmovhi.f32 s14, s26 │ │ │ │ - bhi.n 15ac8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x830> │ │ │ │ - b.n 15a48 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x7b0> │ │ │ │ + bhi.n 15250 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x830> │ │ │ │ + b.n 151d0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x7b0> │ │ │ │ vsub.f64 d3, d14, d1 │ │ │ │ - vldr d10, [pc, #-868] @ 157d0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x538> │ │ │ │ + vldr d10, [pc, #-868] @ 14f58 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x538> │ │ │ │ vsqrt.f64 d11, d3 │ │ │ │ vmul.f64 d9, d11, d10 │ │ │ │ vcmpe.f64 d9, d15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 15c94 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x9fc> │ │ │ │ - vldr d2, [pc, #-884] @ 157d8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x540> │ │ │ │ + bmi.w 1541c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x9fc> │ │ │ │ + vldr d2, [pc, #-884] @ 14f60 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x540> │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - vldr d10, [pc, #-844] @ 15808 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x570> │ │ │ │ + vldr d10, [pc, #-844] @ 14f90 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x570> │ │ │ │ vdiv.f64 d8, d2, d11 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d2, [pc, #-832] @ 15820 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x588> │ │ │ │ - vldr d4, [pc, #-844] @ 15818 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x580> │ │ │ │ - vldr d11, [pc, #-856] @ 15810 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x578> │ │ │ │ - vldr d1, [pc, #-892] @ 157f0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x558> │ │ │ │ - vldr d5, [pc, #-880] @ 15800 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x568> │ │ │ │ + vldr d2, [pc, #-832] @ 14fa8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x588> │ │ │ │ + vldr d4, [pc, #-844] @ 14fa0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x580> │ │ │ │ + vldr d11, [pc, #-856] @ 14f98 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x578> │ │ │ │ + vldr d1, [pc, #-892] @ 14f78 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x558> │ │ │ │ + vldr d5, [pc, #-880] @ 14f88 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x568> │ │ │ │ vsqrt.f64 d3, d9 │ │ │ │ - vldr d9, [pc, #-896] @ 157f8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x560> │ │ │ │ - vldr d6, [pc, #-916] @ 157e8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x550> │ │ │ │ - vldr d7, [pc, #-928] @ 157e0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x548> │ │ │ │ + vldr d9, [pc, #-896] @ 14f80 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x560> │ │ │ │ + vldr d6, [pc, #-916] @ 14f70 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x550> │ │ │ │ + vldr d7, [pc, #-928] @ 14f68 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x548> │ │ │ │ vnmls.f64 d4, d8, d2 │ │ │ │ vdiv.f64 d0, d0, d3 │ │ │ │ vmla.f64 d10, d4, d8 │ │ │ │ vnmls.f64 d11, d10, d8 │ │ │ │ vmla.f64 d1, d11, d8 │ │ │ │ vnmls.f64 d9, d1, d8 │ │ │ │ vmla.f64 d5, d9, d8 │ │ │ │ vmla.f64 d6, d5, d8 │ │ │ │ vmla.f64 d7, d6, d8 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vcvt.f32.f64 s9, d7 │ │ │ │ - b.n 15af6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x85e> │ │ │ │ + b.n 1527e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x85e> │ │ │ │ vldmia r2!, {s17} │ │ │ │ add.w r1, r5, #84 @ 0x54 │ │ │ │ vcvt.f64.f32 d7, s17 │ │ │ │ vstr s17, [r3] │ │ │ │ - b.n 1553a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2a2> │ │ │ │ + b.n 14cc2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2a2> │ │ │ │ vldr s9, [r3] │ │ │ │ vcvt.f64.f32 d1, s9 │ │ │ │ vmul.f64 d7, d1, d9 │ │ │ │ vcvt.f32.f64 s11, d7 │ │ │ │ vstmia r3!, {s11} │ │ │ │ - b.n 1565a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x3c2> │ │ │ │ + b.n 14de2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x3c2> │ │ │ │ vldr s26, [r7] │ │ │ │ mov r4, r7 │ │ │ │ vcvt.f64.f32 d8, s26 │ │ │ │ vmul.f64 d7, d8, d9 │ │ │ │ vcvt.f32.f64 s3, d7 │ │ │ │ vstmia r4!, {s3} │ │ │ │ - b.n 15828 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x590> │ │ │ │ + b.n 14fb0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x590> │ │ │ │ str.w r2, [r0], #4 │ │ │ │ add.w r2, r7, #16 │ │ │ │ - b.n 1599c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x704> │ │ │ │ - vldr d8, [pc, #244] @ 15cf0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa58> │ │ │ │ - vldr d11, [pc, #248] @ 15cf8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa60> │ │ │ │ + b.n 15124 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x704> │ │ │ │ + vldr d8, [pc, #244] @ 15478 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa58> │ │ │ │ + vldr d11, [pc, #248] @ 15480 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa60> │ │ │ │ vmul.f64 d1, d9, d8 │ │ │ │ - vldr d2, [pc, #248] @ 15d00 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa68> │ │ │ │ - vldr d6, [pc, #252] @ 15d08 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa70> │ │ │ │ - vldr d3, [pc, #256] @ 15d10 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa78> │ │ │ │ + vldr d2, [pc, #248] @ 15488 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa68> │ │ │ │ + vldr d6, [pc, #252] @ 15490 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa70> │ │ │ │ + vldr d3, [pc, #256] @ 15498 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa78> │ │ │ │ vmov.f64 d7, d14 │ │ │ │ vmul.f64 d10, d1, d1 │ │ │ │ vmla.f64 d11, d10, d2 │ │ │ │ vmla.f64 d6, d11, d10 │ │ │ │ vmov.f64 d4, d6 │ │ │ │ - vldr d6, [pc, #240] @ 15d18 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa80> │ │ │ │ + vldr d6, [pc, #240] @ 154a0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa80> │ │ │ │ vmla.f64 d6, d4, d10 │ │ │ │ vmov.f64 d9, d6 │ │ │ │ - vldr d6, [pc, #236] @ 15d20 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa88> │ │ │ │ + vldr d6, [pc, #236] @ 154a8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa88> │ │ │ │ vmla.f64 d6, d9, d10 │ │ │ │ vmla.f64 d3, d6, d10 │ │ │ │ vmla.f64 d7, d3, d10 │ │ │ │ vcvt.f32.f64 s14, d7 │ │ │ │ - b.n 15ac8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x830> │ │ │ │ - vldr d8, [pc, #168] @ 15cf0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa58> │ │ │ │ - vldr d4, [pc, #172] @ 15cf8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa60> │ │ │ │ + b.n 15250 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x830> │ │ │ │ + vldr d8, [pc, #168] @ 15478 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa58> │ │ │ │ + vldr d4, [pc, #172] @ 15480 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa60> │ │ │ │ vmul.f64 d3, d9, d8 │ │ │ │ - vldr d5, [pc, #172] @ 15d00 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa68> │ │ │ │ - vldr d6, [pc, #176] @ 15d08 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa70> │ │ │ │ - vldr d10, [pc, #180] @ 15d10 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa78> │ │ │ │ + vldr d5, [pc, #172] @ 15488 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa68> │ │ │ │ + vldr d6, [pc, #176] @ 15490 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa70> │ │ │ │ + vldr d10, [pc, #180] @ 15498 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa78> │ │ │ │ vmov.f64 d7, d14 │ │ │ │ vmul.f64 d11, d3, d3 │ │ │ │ vmla.f64 d4, d11, d5 │ │ │ │ vmla.f64 d6, d4, d11 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ - vldr d6, [pc, #164] @ 15d18 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa80> │ │ │ │ + vldr d6, [pc, #164] @ 154a0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa80> │ │ │ │ vmla.f64 d6, d1, d11 │ │ │ │ vmov.f64 d9, d6 │ │ │ │ - vldr d6, [pc, #160] @ 15d20 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa88> │ │ │ │ + vldr d6, [pc, #160] @ 154a8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa88> │ │ │ │ vmla.f64 d6, d9, d11 │ │ │ │ vmla.f64 d10, d6, d11 │ │ │ │ vmla.f64 d7, d10, d11 │ │ │ │ vcvt.f32.f64 s3, d7 │ │ │ │ - b.n 154ec ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x254> │ │ │ │ - vldr d8, [pc, #88] @ 15cf0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa58> │ │ │ │ - vldr d11, [pc, #92] @ 15cf8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa60> │ │ │ │ + b.n 14c74 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x254> │ │ │ │ + vldr d8, [pc, #88] @ 15478 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa58> │ │ │ │ + vldr d11, [pc, #92] @ 15480 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa60> │ │ │ │ vmul.f64 d2, d9, d8 │ │ │ │ - vldr d3, [pc, #92] @ 15d00 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa68> │ │ │ │ - vldr d6, [pc, #96] @ 15d08 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa70> │ │ │ │ - vldr d4, [pc, #100] @ 15d10 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa78> │ │ │ │ + vldr d3, [pc, #92] @ 15488 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa68> │ │ │ │ + vldr d6, [pc, #96] @ 15490 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa70> │ │ │ │ + vldr d4, [pc, #100] @ 15498 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa78> │ │ │ │ vmov.f64 d7, d14 │ │ │ │ vmul.f64 d10, d2, d2 │ │ │ │ vmla.f64 d11, d10, d3 │ │ │ │ vmla.f64 d6, d11, d10 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ - vldr d6, [pc, #84] @ 15d18 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa80> │ │ │ │ + vldr d6, [pc, #84] @ 154a0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa80> │ │ │ │ vmla.f64 d6, d1, d10 │ │ │ │ vmov.f64 d9, d6 │ │ │ │ - vldr d6, [pc, #80] @ 15d20 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa88> │ │ │ │ + vldr d6, [pc, #80] @ 154a8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa88> │ │ │ │ vmla.f64 d6, d9, d10 │ │ │ │ vmla.f64 d4, d6, d10 │ │ │ │ vmla.f64 d7, d4, d10 │ │ │ │ vcvt.f32.f64 s9, d7 │ │ │ │ - b.n 15af6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x85e> │ │ │ │ + b.n 1527e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x85e> │ │ │ │ blx 71e8 <__stack_chk_fail@plt> │ │ │ │ blx 7354 <__cxa_throw_bad_array_new_length@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ asrs r1, r2, #4 │ │ │ │ asrs r1, r2, #4 │ │ │ │ asrs r1, r2, #4 │ │ │ │ subs r7, #209 @ 0xd1 │ │ │ │ - b.n 158f6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x65e> │ │ │ │ + b.n 1507e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x65e> │ │ │ │ ldrh r1, [r1, #2] │ │ │ │ ldrb r0, [r5, #2] │ │ │ │ subs r7, #162 @ 0xa2 │ │ │ │ - ldr r0, [pc, #464] @ (15ed4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17c>) │ │ │ │ + ldr r0, [pc, #464] @ (1565c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17c>) │ │ │ │ ldrh r5, [r0, r3] │ │ │ │ stmia r3!, {r0, r1, r2, r4, r6, r7} │ │ │ │ subs r7, #114 @ 0x72 │ │ │ │ adds r2, #170 @ 0xaa │ │ │ │ strb r7, [r4, #19] │ │ │ │ lsls r4, r6, #22 │ │ │ │ subs r7, #209 @ 0xd1 │ │ │ │ ldrh r7, [r4, #36] @ 0x24 │ │ │ │ - b.n 1595e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x6c6> │ │ │ │ + b.n 150e6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x6c6> │ │ │ │ subs r6, r7, #7 │ │ │ │ ands r4, r1 │ │ │ │ str r6, [sp, #176] @ 0xb0 │ │ │ │ subs r7, #199 @ 0xc7 │ │ │ │ - ldr r6, [pc, #864] @ (16080 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x19c>) │ │ │ │ + ldr r6, [pc, #864] @ (15808 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x19c>) │ │ │ │ subs r7, #243 @ 0xf3 │ │ │ │ adds r0, #164 @ 0xa4 │ │ │ │ @ instruction: 0xb894 │ │ │ │ @ instruction: 0xb833 │ │ │ │ ands r0, r1 │ │ │ │ │ │ │ │ -00015d28 ::_run(void*, unsigned long)@@Base>: │ │ │ │ - cbz r1, 15d54 ::_run(void*, unsigned long)@@Base+0x2c> │ │ │ │ +000154b0 ::_run(void*, unsigned long)@@Base>: │ │ │ │ + cbz r1, 154dc ::_run(void*, unsigned long)@@Base+0x2c> │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ mov r5, r1 │ │ │ │ - cbnz r3, 15d4a ::_run(void*, unsigned long)@@Base+0x22> │ │ │ │ + cbnz r3, 154d2 ::_run(void*, unsigned long)@@Base+0x22> │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ blx 743c │ │ │ │ vldr s15, [r4, #16] │ │ │ │ vneg.f32 s0, s15 │ │ │ │ vstr s0, [r4, #16] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ blx 74f4 │ │ │ │ movs r0, #0 │ │ │ │ str r0, [r4, #12] │ │ │ │ - b.n 15d34 ::_run(void*, unsigned long)@@Base+0xc> │ │ │ │ + b.n 154bc ::_run(void*, unsigned long)@@Base+0xc> │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -00015d58 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base>: │ │ │ │ +000154e0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base>: │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov r5, r0 │ │ │ │ vpush {d8} │ │ │ │ mov.w r0, #576 @ 0x240 │ │ │ │ vmov s16, r1 │ │ │ │ blx 6e88 │ │ │ │ mov.w r2, #576 @ 0x240 │ │ │ │ @@ -18464,54 +17786,54 @@ │ │ │ │ str.w r3, [r4, #252] @ 0xfc │ │ │ │ str.w r3, [r4, #296] @ 0x128 │ │ │ │ str.w r3, [r4, #340] @ 0x154 │ │ │ │ str.w r3, [r4, #388] @ 0x184 │ │ │ │ str.w r3, [r4, #432] @ 0x1b0 │ │ │ │ str.w r3, [r4, #548] @ 0x224 │ │ │ │ str.w r3, [r4, #560] @ 0x230 │ │ │ │ - bhi.n 15ee0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x188> │ │ │ │ + bhi.n 15668 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x188> │ │ │ │ lsls r5, r7, #2 │ │ │ │ mov r0, r5 │ │ │ │ blx 70e8 │ │ │ │ cmp r7, #0 │ │ │ │ str r0, [r4, #20] │ │ │ │ - ble.n 15ea2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x14a> │ │ │ │ + ble.n 1562a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x14a> │ │ │ │ subs r3, r5, #4 │ │ │ │ adds r2, r6, #4 │ │ │ │ add r5, r0 │ │ │ │ lsrs r7, r3, #2 │ │ │ │ adds r7, #1 │ │ │ │ ands.w r1, r7, #7 │ │ │ │ - beq.n 15e64 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x10c> │ │ │ │ + beq.n 155ec ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x10c> │ │ │ │ cmp r1, #1 │ │ │ │ - beq.n 15e58 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x100> │ │ │ │ + beq.n 155e0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x100> │ │ │ │ cmp r1, #2 │ │ │ │ - beq.n 15e52 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xfa> │ │ │ │ + beq.n 155da ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xfa> │ │ │ │ cmp r1, #3 │ │ │ │ - beq.n 15e4c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf4> │ │ │ │ + beq.n 155d4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf4> │ │ │ │ cmp r1, #4 │ │ │ │ - beq.n 15e46 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xee> │ │ │ │ + beq.n 155ce ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xee> │ │ │ │ cmp r1, #5 │ │ │ │ - beq.n 15e40 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe8> │ │ │ │ + beq.n 155c8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe8> │ │ │ │ cmp r1, #6 │ │ │ │ - bne.n 15ed6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17e> │ │ │ │ + bne.n 1565e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17e> │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ cmp r0, r5 │ │ │ │ add.w r2, r2, #12 │ │ │ │ - beq.n 15ea2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x14a> │ │ │ │ + beq.n 1562a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x14a> │ │ │ │ mov ip, r0 │ │ │ │ add.w r6, r2, #12 │ │ │ │ str.w r2, [ip], #4 │ │ │ │ add.w r3, r2, #24 │ │ │ │ str r6, [r0, #4] │ │ │ │ add.w r7, r2, #36 @ 0x24 │ │ │ │ str.w r3, [ip, #4] │ │ │ │ @@ -18523,15 +17845,15 @@ │ │ │ │ str r6, [r0, #20] │ │ │ │ add.w r3, r2, #84 @ 0x54 │ │ │ │ str r7, [r0, #24] │ │ │ │ adds r0, #32 │ │ │ │ str.w r3, [r0, #-4] │ │ │ │ cmp r0, r5 │ │ │ │ add.w r2, r2, #96 @ 0x60 │ │ │ │ - bne.n 15e64 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x10c> │ │ │ │ + bne.n 155ec ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x10c> │ │ │ │ vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ mov r0, r4 │ │ │ │ movw r5, #58632 @ 0xe508 │ │ │ │ movt r5, #7740 @ 0x1e3c │ │ │ │ str r5, [r4, #16] │ │ │ │ vcvt.f64.u32 d6, s16 │ │ │ │ vdiv.f64 d7, d5, d6 │ │ │ │ @@ -18541,18 +17863,18 @@ │ │ │ │ vstr s14, [r4, #4] │ │ │ │ blx 6f04 │ │ │ │ vpop {d8} │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ str.w r2, [r0], #4 │ │ │ │ add.w r2, r6, #16 │ │ │ │ - b.n 15e3a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe2> │ │ │ │ + b.n 155c2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe2> │ │ │ │ blx 7354 <__cxa_throw_bad_array_new_length@plt> │ │ │ │ │ │ │ │ -00015ee4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base>: │ │ │ │ +0001566c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base>: │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov r5, r0 │ │ │ │ vpush {d8} │ │ │ │ mov.w r0, #1024 @ 0x400 │ │ │ │ vmov s16, r1 │ │ │ │ blx 6e88 │ │ │ │ mov.w r2, #1024 @ 0x400 │ │ │ │ @@ -18624,54 +17946,54 @@ │ │ │ │ str.w r3, [r4, #788] @ 0x314 │ │ │ │ str.w r1, [r4, #900] @ 0x384 │ │ │ │ str r7, [r4, #24] │ │ │ │ str.w r3, [r4, #836] @ 0x344 │ │ │ │ str.w r3, [r4, #880] @ 0x370 │ │ │ │ str.w r3, [r4, #996] @ 0x3e4 │ │ │ │ str.w r3, [r4, #1008] @ 0x3f0 │ │ │ │ - bhi.n 160e4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x200> │ │ │ │ + bhi.n 1586c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x200> │ │ │ │ lsls r6, r5, #2 │ │ │ │ mov r0, r6 │ │ │ │ blx 70e8 │ │ │ │ cmp r5, #0 │ │ │ │ str r0, [r4, #20] │ │ │ │ - ble.n 160a6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1c2> │ │ │ │ + ble.n 1582e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1c2> │ │ │ │ subs r3, r6, #4 │ │ │ │ adds r2, r7, #4 │ │ │ │ add r6, r0 │ │ │ │ lsrs r5, r3, #2 │ │ │ │ adds r5, #1 │ │ │ │ ands.w r1, r5, #7 │ │ │ │ - beq.n 16068 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x184> │ │ │ │ + beq.n 157f0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x184> │ │ │ │ cmp r1, #1 │ │ │ │ - beq.n 1605c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x178> │ │ │ │ + beq.n 157e4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x178> │ │ │ │ cmp r1, #2 │ │ │ │ - beq.n 16056 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x172> │ │ │ │ + beq.n 157de ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x172> │ │ │ │ cmp r1, #3 │ │ │ │ - beq.n 16050 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x16c> │ │ │ │ + beq.n 157d8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x16c> │ │ │ │ cmp r1, #4 │ │ │ │ - beq.n 1604a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x166> │ │ │ │ + beq.n 157d2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x166> │ │ │ │ cmp r1, #5 │ │ │ │ - beq.n 16044 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x160> │ │ │ │ + beq.n 157cc ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x160> │ │ │ │ cmp r1, #6 │ │ │ │ - bne.n 160da ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1f6> │ │ │ │ + bne.n 15862 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1f6> │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ cmp r6, r0 │ │ │ │ add.w r2, r2, #12 │ │ │ │ - beq.n 160a6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1c2> │ │ │ │ + beq.n 1582e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1c2> │ │ │ │ mov ip, r0 │ │ │ │ add.w r7, r2, #12 │ │ │ │ str.w r2, [ip], #4 │ │ │ │ add.w r3, r2, #24 │ │ │ │ str r7, [r0, #4] │ │ │ │ add.w r5, r2, #36 @ 0x24 │ │ │ │ str.w r3, [ip, #4] │ │ │ │ @@ -18683,15 +18005,15 @@ │ │ │ │ str r7, [r0, #20] │ │ │ │ add.w r3, r2, #84 @ 0x54 │ │ │ │ str r5, [r0, #24] │ │ │ │ adds r0, #32 │ │ │ │ str.w r3, [r0, #-4] │ │ │ │ cmp r6, r0 │ │ │ │ add.w r2, r2, #96 @ 0x60 │ │ │ │ - bne.n 16068 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x184> │ │ │ │ + bne.n 157f0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x184> │ │ │ │ vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ mov r0, r4 │ │ │ │ movw r6, #58632 @ 0xe508 │ │ │ │ movt r6, #7740 @ 0x1e3c │ │ │ │ str r6, [r4, #16] │ │ │ │ vcvt.f64.u32 d6, s16 │ │ │ │ vdiv.f64 d7, d5, d6 │ │ │ │ @@ -18701,31 +18023,31 @@ │ │ │ │ vstr s14, [r4, #4] │ │ │ │ blx 73ac │ │ │ │ vpop {d8} │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ str.w r2, [r0], #4 │ │ │ │ add.w r2, r7, #16 │ │ │ │ - b.n 1603e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x15a> │ │ │ │ + b.n 157c6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x15a> │ │ │ │ blx 7354 <__cxa_throw_bad_array_new_length@plt> │ │ │ │ │ │ │ │ -000160e8 (float, DSP::IIR2&)@@Base>: │ │ │ │ +00015870 (float, DSP::IIR2&)@@Base>: │ │ │ │ push {r4, r5, lr} │ │ │ │ mov r4, r0 │ │ │ │ vpush {d8-d11} │ │ │ │ vcvt.f64.f32 d8, s0 │ │ │ │ - vldr d0, [pc, #336] @ 16248 (float, DSP::IIR2&)@@Base+0x160> │ │ │ │ + vldr d0, [pc, #336] @ 159d0 (float, DSP::IIR2&)@@Base+0x160> │ │ │ │ sub sp, #20 │ │ │ │ vmul.f64 d0, d8, d0 │ │ │ │ blx 73b8 │ │ │ │ - vldr d4, [pc, #332] @ 16250 (float, DSP::IIR2&)@@Base+0x168> │ │ │ │ + vldr d4, [pc, #332] @ 159d8 (float, DSP::IIR2&)@@Base+0x168> │ │ │ │ ldr r5, [r4, #20] │ │ │ │ mov r1, sp │ │ │ │ add r0, sp, #8 │ │ │ │ - vldr d3, [pc, #328] @ 16258 (float, DSP::IIR2&)@@Base+0x170> │ │ │ │ + vldr d3, [pc, #328] @ 159e0 (float, DSP::IIR2&)@@Base+0x170> │ │ │ │ vmov.f64 d6, #112 @ 0x3f800000 1.0 │ │ │ │ vmul.f64 d1, d0, d4 │ │ │ │ vmul.f64 d7, d0, d0 │ │ │ │ vmul.f64 d0, d8, d3 │ │ │ │ vadd.f64 d5, d1, d7 │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ vdiv.f64 d9, d6, d2 │ │ │ │ @@ -18781,17 +18103,17 @@ │ │ │ │ vmla.f64 d5, d11, d0 │ │ │ │ vdiv.f64 d6, d8, d10 │ │ │ │ vdiv.f64 d2, d5, d10 │ │ │ │ vmul.f64 d9, d6, d6 │ │ │ │ vmla.f64 d9, d2, d2 │ │ │ │ vcmp.f64 d9, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.n 1623e (float, DSP::IIR2&)@@Base+0x156> │ │ │ │ + beq.n 159c6 (float, DSP::IIR2&)@@Base+0x156> │ │ │ │ vsqrt.f64 d11, d9 │ │ │ │ - vldr d1, [pc, #76] @ 16260 (float, DSP::IIR2&)@@Base+0x178> │ │ │ │ + vldr d1, [pc, #76] @ 159e8 (float, DSP::IIR2&)@@Base+0x178> │ │ │ │ vdiv.f64 d0, d1, d11 │ │ │ │ vmul.f64 d6, d0, d3 │ │ │ │ vmul.f64 d7, d0, d7 │ │ │ │ vmul.f64 d4, d0, d4 │ │ │ │ vcvt.f32.f64 s11, d7 │ │ │ │ vcvt.f32.f64 s1, d6 │ │ │ │ vstr s11, [r4, #4] │ │ │ │ @@ -18804,106 +18126,106 @@ │ │ │ │ nop │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 164d0 ::setup()@@Base+0xcc>) │ │ │ │ + add r0, pc, #632 @ (adr r0, 15c58 ::setup()@@Base+0xcc>) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r3 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 164e0 ::setup()@@Base+0xdc>) │ │ │ │ + add r0, pc, #632 @ (adr r0, 15c68 ::setup()@@Base+0xdc>) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ │ │ │ │ -00016268 ::_run(void*, unsigned long)@@Base>: │ │ │ │ - cbz r1, 16294 ::_run(void*, unsigned long)@@Base+0x2c> │ │ │ │ +000159f0 ::_run(void*, unsigned long)@@Base>: │ │ │ │ + cbz r1, 15a1c ::_run(void*, unsigned long)@@Base+0x2c> │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ mov r5, r1 │ │ │ │ - cbnz r3, 1628a ::_run(void*, unsigned long)@@Base+0x22> │ │ │ │ + cbnz r3, 15a12 ::_run(void*, unsigned long)@@Base+0x22> │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ blx 70c4 │ │ │ │ vldr s15, [r4, #16] │ │ │ │ vneg.f32 s0, s15 │ │ │ │ vstr s0, [r4, #16] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ blx 7418 │ │ │ │ movs r0, #0 │ │ │ │ str r0, [r4, #12] │ │ │ │ - b.n 16274 ::_run(void*, unsigned long)@@Base+0xc> │ │ │ │ + b.n 159fc ::_run(void*, unsigned long)@@Base+0xc> │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -00016298 ::_run(void*, unsigned long)@@Base>: │ │ │ │ - cbz r1, 162c4 ::_run(void*, unsigned long)@@Base+0x2c> │ │ │ │ +00015a20 ::_run(void*, unsigned long)@@Base>: │ │ │ │ + cbz r1, 15a4c ::_run(void*, unsigned long)@@Base+0x2c> │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ mov r5, r1 │ │ │ │ - cbnz r3, 162ba ::_run(void*, unsigned long)@@Base+0x22> │ │ │ │ + cbnz r3, 15a42 ::_run(void*, unsigned long)@@Base+0x22> │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ blx 6fec │ │ │ │ vldr s15, [r4, #16] │ │ │ │ vneg.f32 s0, s15 │ │ │ │ vstr s0, [r4, #16] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ blx 6ec4 │ │ │ │ movs r0, #0 │ │ │ │ str r0, [r4, #12] │ │ │ │ - b.n 162a4 ::_run(void*, unsigned long)@@Base+0xc> │ │ │ │ + b.n 15a2c ::_run(void*, unsigned long)@@Base+0xc> │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -000162c8 : │ │ │ │ +00015a50 : │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ movw r6, #4719 @ 0x126f │ │ │ │ vpush {d8} │ │ │ │ movt r6, #14979 @ 0x3a83 │ │ │ │ str r6, [r0, #28] │ │ │ │ mov r4, r0 │ │ │ │ blx 74a8 │ │ │ │ - add r3, pc, #220 @ (adr r3, 163bc ) │ │ │ │ + add r3, pc, #220 @ (adr r3, 15b44 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ - vldr s16, [pc, #208] @ 163b8 │ │ │ │ + vldr s16, [pc, #208] @ 15b40 │ │ │ │ movs r5, #0 │ │ │ │ str r6, [r4, #28] │ │ │ │ strd r2, r3, [r4, #56] @ 0x38 │ │ │ │ - vldr d5, [pc, #132] @ 16378 │ │ │ │ - add r2, pc, #136 @ (adr r2, 16380 ) │ │ │ │ + vldr d5, [pc, #132] @ 15b00 │ │ │ │ + add r2, pc, #136 @ (adr r2, 15b08 ) │ │ │ │ ldrd r1, r2, [r2] │ │ │ │ - add r7, pc, #140 @ (adr r7, 16388 ) │ │ │ │ + add r7, pc, #140 @ (adr r7, 15b10 ) │ │ │ │ ldrd r6, r7, [r7] │ │ │ │ - vldr d6, [pc, #140] @ 16390 │ │ │ │ + vldr d6, [pc, #140] @ 15b18 │ │ │ │ strd r1, r2, [r4, #72] @ 0x48 │ │ │ │ str r5, [r4, #120] @ 0x78 │ │ │ │ strd r6, r7, [r4, #88] @ 0x58 │ │ │ │ vmov s15, r0 │ │ │ │ vcvt.f32.s32 s14, s15 │ │ │ │ vmul.f32 s0, s14, s16 │ │ │ │ vcvt.f64.f32 d1, s0 │ │ │ │ vnmls.f64 d6, d1, d5 │ │ │ │ vstr d6, [r4, #40] @ 0x28 │ │ │ │ blx 74a8 │ │ │ │ - add r3, pc, #108 @ (adr r3, 16398 ) │ │ │ │ + add r3, pc, #108 @ (adr r3, 15b20 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ str.w r5, [r4, #208] @ 0xd0 │ │ │ │ mov.w r5, #1065353216 @ 0x3f800000 │ │ │ │ - vldr d2, [pc, #100] @ 163a0 │ │ │ │ + vldr d2, [pc, #100] @ 15b28 │ │ │ │ strd r2, r3, [r4, #144] @ 0x90 │ │ │ │ - add r2, pc, #100 @ (adr r2, 163a8 ) │ │ │ │ + add r2, pc, #100 @ (adr r2, 15b30 ) │ │ │ │ ldrd r1, r2, [r2] │ │ │ │ - vldr d3, [pc, #104] @ 163b0 │ │ │ │ + vldr d3, [pc, #104] @ 15b38 │ │ │ │ strd r6, r7, [r4, #176] @ 0xb0 │ │ │ │ str r5, [r4, #32] │ │ │ │ strd r1, r2, [r4, #160] @ 0xa0 │ │ │ │ vmov s1, r0 │ │ │ │ vcvt.f32.s32 s3, s1 │ │ │ │ vmul.f32 s8, s3, s16 │ │ │ │ vcvt.f64.f32 d8, s8 │ │ │ │ @@ -18914,19 +18236,19 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ ldrh r2, [r7, #10] │ │ │ │ - ldr r4, [pc, #708] @ (16648 ::setup()@@Base+0x244>) │ │ │ │ + ldr r4, [pc, #708] @ (15dd0 ::setup()@@Base+0x244>) │ │ │ │ adds r4, #191 @ 0xbf │ │ │ │ ands r7, r3 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 1638e │ │ │ │ + b.n 15b16 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ movs r5, #49 @ 0x31 │ │ │ │ ldmia.w r2, {r0, r2, r5, r6, sl, ip} │ │ │ │ ands r7, r0 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ @@ -18936,58 +18258,58 @@ │ │ │ │ adds.w r6, ip, r2, asr #15 │ │ │ │ subs r7, #26 │ │ │ │ cmp r3, #241 @ 0xf1 │ │ │ │ strb r6, [r2, #3] │ │ │ │ ldrb r1, [r2, #14] │ │ │ │ subs r7, #162 @ 0xa2 │ │ │ │ str r2, [sp, #184] @ 0xb8 │ │ │ │ - add r3, pc, #472 @ (adr r3, 1658c ::setup()@@Base+0x188>) │ │ │ │ + add r3, pc, #472 @ (adr r3, 15d14 ::setup()@@Base+0x188>) │ │ │ │ vst4. {d3[0],d5[0],d7[0],d9[0]}, [pc :256], r4 │ │ │ │ movs r0, r0 │ │ │ │ adds r0, #0 │ │ │ │ ldr r0, [r0, #20] │ │ │ │ str r0, [r5, r6] │ │ │ │ adds r2, #72 @ 0x48 │ │ │ │ stmia r0!, {r1, r2, r4} │ │ │ │ │ │ │ │ -000163c4 : │ │ │ │ +00015b4c : │ │ │ │ ldrd r2, r3, [r0, #20] │ │ │ │ ldr r1, [r2, #24] │ │ │ │ vldr s15, [r3, #76] @ 0x4c │ │ │ │ vldr s14, [r1] │ │ │ │ vldr s13, [r3, #80] @ 0x50 │ │ │ │ vcmpe.f32 s14, s15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 163f2 │ │ │ │ + bmi.n 15b7a │ │ │ │ vcmpe.f32 s14, s13 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s15, s13 │ │ │ │ vmovls.f32 s15, s14 │ │ │ │ movs r2, #0 │ │ │ │ vstr s15, [r0, #32] │ │ │ │ str.w r2, [r0, #232] @ 0xe8 │ │ │ │ str.w r2, [r0, #228] @ 0xe4 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -00016404 ::setup()@@Base>: │ │ │ │ +00015b8c ::setup()@@Base>: │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r4, r0 │ │ │ │ - ldr r6, [pc, #572] @ (16648 ::setup()@@Base+0x244>) │ │ │ │ + ldr r6, [pc, #572] @ (15dd0 ::setup()@@Base+0x244>) │ │ │ │ movs r7, #4 │ │ │ │ - ldr.w r8, [pc, #572] @ 1664c ::setup()@@Base+0x248> │ │ │ │ + ldr.w r8, [pc, #572] @ 15dd4 ::setup()@@Base+0x248> │ │ │ │ movs r5, #8 │ │ │ │ add r6, pc │ │ │ │ - ldr r3, [pc, #568] @ (16650 ::setup()@@Base+0x24c>) │ │ │ │ - ldr r0, [pc, #568] @ (16654 ::setup()@@Base+0x250>) │ │ │ │ + ldr r3, [pc, #568] @ (15dd8 ::setup()@@Base+0x24c>) │ │ │ │ + ldr r0, [pc, #568] @ (15ddc ::setup()@@Base+0x250>) │ │ │ │ movw r9, #65534 @ 0xfffe │ │ │ │ - ldr r1, [pc, #568] @ (16658 ::setup()@@Base+0x254>) │ │ │ │ + ldr r1, [pc, #568] @ (15de0 ::setup()@@Base+0x254>) │ │ │ │ add r3, pc │ │ │ │ - ldr r2, [pc, #568] @ (1665c ::setup()@@Base+0x258>) │ │ │ │ + ldr r2, [pc, #568] @ (15de4 ::setup()@@Base+0x258>) │ │ │ │ add r0, pc │ │ │ │ str r7, [r4, #8] │ │ │ │ add r1, pc │ │ │ │ add r2, pc │ │ │ │ strd r0, r1, [r4, #12] │ │ │ │ str r3, [r4, #4] │ │ │ │ movs r0, #32 │ │ │ │ @@ -18997,45 +18319,45 @@ │ │ │ │ ldr.w r5, [r6, r8] │ │ │ │ str r5, [r4, #40] @ 0x28 │ │ │ │ blx 70e8 │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ str r7, [r4, #32] │ │ │ │ cmp r0, r9 │ │ │ │ - bhi.w 16644 ::setup()@@Base+0x240> │ │ │ │ + bhi.w 15dcc ::setup()@@Base+0x240> │ │ │ │ lsls r0, r0, #2 │ │ │ │ blx 70e8 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ movw r1, #43690 @ 0xaaaa │ │ │ │ movt r1, #2730 @ 0xaaa │ │ │ │ cmp r3, r1 │ │ │ │ mov r8, r0 │ │ │ │ str r0, [r4, #28] │ │ │ │ - bhi.w 16644 ::setup()@@Base+0x240> │ │ │ │ + bhi.w 15dcc ::setup()@@Base+0x240> │ │ │ │ movs r0, #12 │ │ │ │ mul.w r0, r0, r3 │ │ │ │ blx 70e8 │ │ │ │ ldr.w lr, [r4, #24] │ │ │ │ cmp.w lr, #0 │ │ │ │ mov ip, r0 │ │ │ │ str r0, [r4, #76] @ 0x4c │ │ │ │ str r0, [r4, #36] @ 0x24 │ │ │ │ - ble.w 1661a ::setup()@@Base+0x216> │ │ │ │ + ble.w 15da2 ::setup()@@Base+0x216> │ │ │ │ add.w sl, r5, #8 │ │ │ │ ldrd r3, r9, [r5] │ │ │ │ ldmia.w sl, {r0, r1, r2} │ │ │ │ tst.w r9, #1 │ │ │ │ str r3, [r7, #0] │ │ │ │ str.w r9, [r8] │ │ │ │ stmia.w ip, {r0, r1, r2} │ │ │ │ itt ne │ │ │ │ orrne.w r0, r0, #3 │ │ │ │ strne.w r0, [ip] │ │ │ │ cmp.w lr, #1 │ │ │ │ - beq.w 1661a ::setup()@@Base+0x216> │ │ │ │ + beq.w 15da2 ::setup()@@Base+0x216> │ │ │ │ add.w r2, r5, #32 │ │ │ │ ldr.w sl, [r5, #28] │ │ │ │ ldr r3, [r5, #24] │ │ │ │ add.w r9, ip, #12 │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #4] │ │ │ │ @@ -19044,15 +18366,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #12] │ │ │ │ cmp.w lr, #2 │ │ │ │ - beq.w 1661a ::setup()@@Base+0x216> │ │ │ │ + beq.w 15da2 ::setup()@@Base+0x216> │ │ │ │ add.w r0, r5, #56 @ 0x38 │ │ │ │ ldr.w sl, [r5, #52] @ 0x34 │ │ │ │ ldr r3, [r5, #48] @ 0x30 │ │ │ │ add.w r9, ip, #24 │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #8] │ │ │ │ @@ -19061,15 +18383,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #24] │ │ │ │ cmp.w lr, #3 │ │ │ │ - beq.n 1661a ::setup()@@Base+0x216> │ │ │ │ + beq.n 15da2 ::setup()@@Base+0x216> │ │ │ │ add.w r1, r5, #80 @ 0x50 │ │ │ │ ldr.w sl, [r5, #76] @ 0x4c │ │ │ │ ldr r3, [r5, #72] @ 0x48 │ │ │ │ add.w r9, ip, #36 @ 0x24 │ │ │ │ ldmia r1, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #12] │ │ │ │ @@ -19078,15 +18400,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #36] @ 0x24 │ │ │ │ cmp.w lr, #4 │ │ │ │ - beq.n 1661a ::setup()@@Base+0x216> │ │ │ │ + beq.n 15da2 ::setup()@@Base+0x216> │ │ │ │ add.w r2, r5, #104 @ 0x68 │ │ │ │ ldr.w sl, [r5, #100] @ 0x64 │ │ │ │ ldr r3, [r5, #96] @ 0x60 │ │ │ │ add.w r9, ip, #48 @ 0x30 │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #16] │ │ │ │ @@ -19095,15 +18417,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #48] @ 0x30 │ │ │ │ cmp.w lr, #5 │ │ │ │ - beq.n 1661a ::setup()@@Base+0x216> │ │ │ │ + beq.n 15da2 ::setup()@@Base+0x216> │ │ │ │ add.w r0, r5, #128 @ 0x80 │ │ │ │ ldr.w sl, [r5, #124] @ 0x7c │ │ │ │ ldr r3, [r5, #120] @ 0x78 │ │ │ │ add.w r9, ip, #60 @ 0x3c │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #20] │ │ │ │ @@ -19112,15 +18434,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #60] @ 0x3c │ │ │ │ cmp.w lr, #6 │ │ │ │ - beq.n 1661a ::setup()@@Base+0x216> │ │ │ │ + beq.n 15da2 ::setup()@@Base+0x216> │ │ │ │ add.w r1, r5, #152 @ 0x98 │ │ │ │ ldr.w sl, [r5, #148] @ 0x94 │ │ │ │ ldr.w r3, [r5, #144] @ 0x90 │ │ │ │ add.w r9, ip, #72 @ 0x48 │ │ │ │ ldmia r1, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r7, #24] │ │ │ │ @@ -19129,126 +18451,126 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #72] @ 0x48 │ │ │ │ cmp.w lr, #7 │ │ │ │ - beq.n 1661a ::setup()@@Base+0x216> │ │ │ │ + beq.n 15da2 ::setup()@@Base+0x216> │ │ │ │ add.w r2, r5, #176 @ 0xb0 │ │ │ │ ldr.w r3, [r5, #168] @ 0xa8 │ │ │ │ add.w lr, ip, #84 @ 0x54 │ │ │ │ ldr.w r5, [r5, #172] @ 0xac │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ str r3, [r7, #28] │ │ │ │ str.w r5, [r8, #28] │ │ │ │ stmia.w lr, {r0, r1, r2} │ │ │ │ lsls r1, r5, #31 │ │ │ │ ittt mi │ │ │ │ movmi r1, r0 │ │ │ │ orrmi.w r1, r1, #3 │ │ │ │ strmi.w r1, [ip, #84] @ 0x54 │ │ │ │ - ldr r0, [pc, #68] @ (16660 ::setup()@@Base+0x25c>) │ │ │ │ - ldr.w r8, [pc, #68] @ 16664 ::setup()@@Base+0x260> │ │ │ │ - ldr r5, [pc, #68] @ (16668 ::setup()@@Base+0x264>) │ │ │ │ + ldr r0, [pc, #68] @ (15de8 ::setup()@@Base+0x25c>) │ │ │ │ + ldr.w r8, [pc, #68] @ 15dec ::setup()@@Base+0x260> │ │ │ │ + ldr r5, [pc, #68] @ (15df0 ::setup()@@Base+0x264>) │ │ │ │ ldr r3, [r6, r0] │ │ │ │ - ldr.w ip, [pc, #68] @ 1666c ::setup()@@Base+0x268> │ │ │ │ - ldr r7, [pc, #68] @ (16670 ::setup()@@Base+0x26c>) │ │ │ │ + ldr.w ip, [pc, #68] @ 15df4 ::setup()@@Base+0x268> │ │ │ │ + ldr r7, [pc, #68] @ (15df8 ::setup()@@Base+0x26c>) │ │ │ │ str r3, [r4, #44] @ 0x2c │ │ │ │ ldr.w r2, [r6, r8] │ │ │ │ str r2, [r4, #48] @ 0x30 │ │ │ │ ldr r1, [r6, r5] │ │ │ │ str r1, [r4, #52] @ 0x34 │ │ │ │ ldr.w r0, [r6, ip] │ │ │ │ str r0, [r4, #56] @ 0x38 │ │ │ │ ldr r6, [r6, r7] │ │ │ │ str r6, [r4, #72] @ 0x48 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ blx 7354 <__cxa_throw_bad_array_new_length@plt> │ │ │ │ - stmia r5!, {r2, r5, r6, r7} │ │ │ │ + ldmia r6, {r2, r3, r4, r6} │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r4, #15 │ │ │ │ movs r0, r0 │ │ │ │ - add r6, pc, #464 @ (adr r6, 16824 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x144>) │ │ │ │ + add r6, sp, #800 @ 0x320 │ │ │ │ movs r2, r0 │ │ │ │ - add r6, pc, #480 @ (adr r6, 16838 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x158>) │ │ │ │ + add r6, sp, #816 @ 0x330 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r7, [sp, #480] @ 0x1e0 │ │ │ │ + add r7, pc, #960 @ (adr r7, 161a4 (unsigned int)@@Base+0x19c>) │ │ │ │ movs r2, r0 │ │ │ │ - ldr r7, [sp, #584] @ 0x248 │ │ │ │ + add r0, sp, #40 @ 0x28 │ │ │ │ movs r2, r0 │ │ │ │ lsls r4, r0, #11 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r0, #23 │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r2, #13 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r3, #23 │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r3, #16 │ │ │ │ ... │ │ │ │ │ │ │ │ -00016674 : │ │ │ │ +00015dfc : │ │ │ │ ldrd r2, r3, [r0, #20] │ │ │ │ ldr r2, [r2, #4] │ │ │ │ vldr s15, [r3, #16] │ │ │ │ vldr s14, [r2] │ │ │ │ vldr s13, [r3, #20] │ │ │ │ vcmpe.f32 s14, s15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 166a2 │ │ │ │ + bmi.n 15e2a │ │ │ │ vcmpe.f32 s14, s13 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s15, s13 │ │ │ │ vmovls.f32 s15, s14 │ │ │ │ vmov.f32 s0, #96 @ 0x3f000000 0.5 │ │ │ │ vcmpe.f32 s15, s0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 166b4 │ │ │ │ + bpl.n 15e3c │ │ │ │ b.w 7384 (unsigned int)@plt> │ │ │ │ b.w 7124 (unsigned int)@plt> │ │ │ │ │ │ │ │ -000166b8 ::_connect_port(void*, unsigned long, float*)@@Base>: │ │ │ │ +00015e40 ::_connect_port(void*, unsigned long, float*)@@Base>: │ │ │ │ ldr r3, [r0, #20] │ │ │ │ str.w r2, [r3, r1, lsl #2] │ │ │ │ bx lr │ │ │ │ │ │ │ │ -000166c0 ::_activate(void*)@@Base>: │ │ │ │ +00015e48 ::_activate(void*)@@Base>: │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r0, #12] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -000166c8 ::_cleanup(void*)@@Base>: │ │ │ │ +00015e50 ::_cleanup(void*)@@Base>: │ │ │ │ push {r4, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #20] │ │ │ │ - cbz r0, 166d4 ::_cleanup(void*)@@Base+0xc> │ │ │ │ + cbz r0, 15e5c ::_cleanup(void*)@@Base+0xc> │ │ │ │ blx 72ac │ │ │ │ mov r0, r4 │ │ │ │ movs r1, #28 │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ b.w 70a8 │ │ │ │ │ │ │ │ -000166e0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base>: │ │ │ │ +00015e68 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base>: │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov r5, r0 │ │ │ │ vpush {d8} │ │ │ │ movs r0, #240 @ 0xf0 │ │ │ │ mov.w r8, #0 │ │ │ │ mov.w r9, #0 │ │ │ │ movt r9, #16420 @ 0x4024 │ │ │ │ vmov s16, r1 │ │ │ │ blx 6e88 │ │ │ │ movs r2, #240 @ 0xf0 │ │ │ │ movs r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ blx 7084 │ │ │ │ - add r1, pc, #340 @ (adr r1, 16860 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x180>) │ │ │ │ + add r1, pc, #340 @ (adr r1, 15fe8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x180>) │ │ │ │ ldrd r0, r1, [r1] │ │ │ │ movw r2, #65534 @ 0xfffe │ │ │ │ strd r8, r9, [r4, #96] @ 0x60 │ │ │ │ movt r2, #8191 @ 0x1fff │ │ │ │ addw r9, pc, #328 @ 0x148 │ │ │ │ ldrd r8, r9, [r9] │ │ │ │ mov.w r3, #1065353216 @ 0x3f800000 │ │ │ │ @@ -19261,64 +18583,64 @@ │ │ │ │ strd r8, r9, [r4, #200] @ 0xc8 │ │ │ │ movt r1, #16444 @ 0x403c │ │ │ │ addw r9, pc, #300 @ 0x12c │ │ │ │ ldrd r8, r9, [r9] │ │ │ │ cmp r7, r2 │ │ │ │ strd r0, r1, [r4, #104] @ 0x68 │ │ │ │ movt ip, #49024 @ 0xbf80 │ │ │ │ - add r1, pc, #292 @ (adr r1, 16878 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x198>) │ │ │ │ + add r1, pc, #292 @ (adr r1, 16000 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x198>) │ │ │ │ ldrd r0, r1, [r1] │ │ │ │ str r6, [r4, #24] │ │ │ │ str.w ip, [r4, #220] @ 0xdc │ │ │ │ strd r8, r9, [r4, #88] @ 0x58 │ │ │ │ strd r8, r9, [r4, #176] @ 0xb0 │ │ │ │ strd r0, r1, [r4, #184] @ 0xb8 │ │ │ │ strd r0, r1, [r4, #192] @ 0xc0 │ │ │ │ str.w r3, [r4, #216] @ 0xd8 │ │ │ │ str.w r3, [r4, #224] @ 0xe0 │ │ │ │ - bhi.n 16856 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x176> │ │ │ │ + bhi.n 15fde ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x176> │ │ │ │ lsls r5, r7, #2 │ │ │ │ mov r0, r5 │ │ │ │ blx 70e8 │ │ │ │ cmp r7, #0 │ │ │ │ str r0, [r4, #20] │ │ │ │ - ble.n 16816 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x136> │ │ │ │ + ble.n 15f9e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x136> │ │ │ │ subs r1, r5, #4 │ │ │ │ adds r2, r6, #4 │ │ │ │ add r5, r0 │ │ │ │ lsrs r7, r1, #2 │ │ │ │ adds r7, #1 │ │ │ │ ands.w r3, r7, #7 │ │ │ │ - beq.n 167d8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf8> │ │ │ │ + beq.n 15f60 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf8> │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 167cc ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xec> │ │ │ │ + beq.n 15f54 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xec> │ │ │ │ cmp r3, #2 │ │ │ │ - beq.n 167c6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe6> │ │ │ │ + beq.n 15f4e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe6> │ │ │ │ cmp r3, #3 │ │ │ │ - beq.n 167c0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe0> │ │ │ │ + beq.n 15f48 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe0> │ │ │ │ cmp r3, #4 │ │ │ │ - beq.n 167ba ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xda> │ │ │ │ + beq.n 15f42 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xda> │ │ │ │ cmp r3, #5 │ │ │ │ - beq.n 167b4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd4> │ │ │ │ + beq.n 15f3c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd4> │ │ │ │ cmp r3, #6 │ │ │ │ - bne.n 1684c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x16c> │ │ │ │ + bne.n 15fd4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x16c> │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ cmp r0, r5 │ │ │ │ add.w r2, r2, #12 │ │ │ │ - beq.n 16816 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x136> │ │ │ │ + beq.n 15f9e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x136> │ │ │ │ mov r9, r0 │ │ │ │ add.w r6, r2, #12 │ │ │ │ str.w r2, [r9], #4 │ │ │ │ add.w r1, r2, #24 │ │ │ │ str r6, [r0, #4] │ │ │ │ add.w r7, r2, #36 @ 0x24 │ │ │ │ str.w r1, [r9, #4] │ │ │ │ @@ -19330,15 +18652,15 @@ │ │ │ │ str r3, [r0, #20] │ │ │ │ add.w r7, r2, #84 @ 0x54 │ │ │ │ str r1, [r0, #24] │ │ │ │ adds r0, #32 │ │ │ │ str.w r7, [r0, #-4] │ │ │ │ cmp r0, r5 │ │ │ │ add.w r2, r2, #96 @ 0x60 │ │ │ │ - bne.n 167d8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf8> │ │ │ │ + bne.n 15f60 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf8> │ │ │ │ vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ mov r0, r4 │ │ │ │ movw r5, #58632 @ 0xe508 │ │ │ │ movt r5, #7740 @ 0x1e3c │ │ │ │ str r5, [r4, #16] │ │ │ │ vcvt.f64.u32 d6, s16 │ │ │ │ vdiv.f64 d7, d5, d6 │ │ │ │ @@ -19348,64 +18670,64 @@ │ │ │ │ vstr s14, [r4, #4] │ │ │ │ blx 6ed0 │ │ │ │ vpop {d8} │ │ │ │ mov r0, r4 │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ str.w r2, [r0], #4 │ │ │ │ add.w r2, r6, #16 │ │ │ │ - b.n 167ae ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xce> │ │ │ │ + b.n 15f36 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xce> │ │ │ │ blx 7354 <__cxa_throw_bad_array_new_length@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ strb r5, [r2, r5] │ │ │ │ strb r5, [r2, r5] │ │ │ │ strb r5, [r2, r5] │ │ │ │ ands r5, r0 │ │ │ │ ldmia r4!, {r0, r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ands r6, r2 │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ - bcs.n 16858 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x178> │ │ │ │ + bcs.n 15fe0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x178> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ │ │ │ │ -00016880 (unsigned int)@@Base>: │ │ │ │ +00016008 (unsigned int)@@Base>: │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldrd r8, r6, [r0, #20] │ │ │ │ mov r7, r1 │ │ │ │ vpush {d8-d15} │ │ │ │ ldr.w r3, [r8] │ │ │ │ vldr s10, [r6, #4] │ │ │ │ sub sp, #24 │ │ │ │ vldr s15, [r3] │ │ │ │ vldr s12, [r0] │ │ │ │ vcmpe.f32 s15, s10 │ │ │ │ vldr s14, [r6, #8] │ │ │ │ vcvt.f64.f32 d0, s12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 168c6 (unsigned int)@@Base+0x46> │ │ │ │ + bmi.n 1604e (unsigned int)@@Base+0x46> │ │ │ │ vcmpe.f32 s15, s14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s10, s14 │ │ │ │ vmovls.f32 s10, s15 │ │ │ │ - vldr d1, [pc, #800] @ 16be8 (unsigned int)@@Base+0x368> │ │ │ │ + vldr d1, [pc, #800] @ 16370 (unsigned int)@@Base+0x368> │ │ │ │ ldr.w r0, [r8, #20] │ │ │ │ vcvt.f64.f32 d8, s10 │ │ │ │ - vldr d9, [pc, #796] @ 16bf0 (unsigned int)@@Base+0x370> │ │ │ │ - vldr d2, [pc, #800] @ 16bf8 (unsigned int)@@Base+0x378> │ │ │ │ + vldr d9, [pc, #796] @ 16378 (unsigned int)@@Base+0x370> │ │ │ │ + vldr d2, [pc, #800] @ 16380 (unsigned int)@@Base+0x378> │ │ │ │ vmul.f64 d10, d0, d1 │ │ │ │ - vldr d3, [pc, #800] @ 16c00 (unsigned int)@@Base+0x380> │ │ │ │ - vldr d4, [pc, #804] @ 16c08 (unsigned int)@@Base+0x388> │ │ │ │ + vldr d3, [pc, #800] @ 16388 (unsigned int)@@Base+0x380> │ │ │ │ + vldr d4, [pc, #804] @ 16390 (unsigned int)@@Base+0x388> │ │ │ │ vldr s11, [r0] │ │ │ │ vldr s3, [r6, #64] @ 0x40 │ │ │ │ vldr s1, [r6, #68] @ 0x44 │ │ │ │ vmul.f64 d11, d10, d8 │ │ │ │ vcvt.f32.f64 s13, d11 │ │ │ │ vcvt.f64.f32 d12, s13 │ │ │ │ vmul.f64 d9, d12, d9 │ │ │ │ @@ -19418,45 +18740,45 @@ │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vcmpe.f32 s3, s11 │ │ │ │ vstr d9, [r4, #88] @ 0x58 │ │ │ │ it lt │ │ │ │ vmovlt.f64 d13, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vstr d13, [r4, #176] @ 0xb0 │ │ │ │ - bgt.n 16946 (unsigned int)@@Base+0xc6> │ │ │ │ + bgt.n 160ce (unsigned int)@@Base+0xc6> │ │ │ │ vcmpe.f32 s11, s1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s3, s1 │ │ │ │ vmovls.f32 s3, s11 │ │ │ │ movs r1, #0 │ │ │ │ vcmp.f32 s3, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.w 16b8e (unsigned int)@@Base+0x30e> │ │ │ │ + bne.w 16316 (unsigned int)@@Base+0x30e> │ │ │ │ mov.w r2, #1065353216 @ 0x3f800000 │ │ │ │ str.w r1, [r4, #224] @ 0xe0 │ │ │ │ str.w r1, [r4, #220] @ 0xdc │ │ │ │ str.w r2, [r4, #216] @ 0xd8 │ │ │ │ ldr.w r5, [r8, #24] │ │ │ │ vldr s21, [r6, #76] @ 0x4c │ │ │ │ vldr s27, [r5] │ │ │ │ vldr s29, [r6, #80] @ 0x50 │ │ │ │ vcmpe.f32 s27, s21 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 16990 (unsigned int)@@Base+0x110> │ │ │ │ + bmi.n 16118 (unsigned int)@@Base+0x110> │ │ │ │ vcmpe.f32 s27, s29 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s21, s29 │ │ │ │ vmovls.f32 s21, s27 │ │ │ │ vldr s16, [r4, #32] │ │ │ │ vmul.f32 s31, s21, s21 │ │ │ │ vcmp.f32 s16, s31 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.w 16b88 (unsigned int)@@Base+0x308> │ │ │ │ + beq.w 16310 (unsigned int)@@Base+0x308> │ │ │ │ vdiv.f32 s4, s31, s16 │ │ │ │ vmov s15, r7 │ │ │ │ vmov.f64 d3, #112 @ 0x3f800000 1.0 │ │ │ │ vcvt.f64.u32 d4, s15 │ │ │ │ vdiv.f64 d1, d3, d4 │ │ │ │ vcvt.f64.f32 d0, s4 │ │ │ │ blx 6eac <__pow_finite@plt> │ │ │ │ @@ -19464,62 +18786,62 @@ │ │ │ │ ldr.w r3, [r8, #8] │ │ │ │ vldr s22, [r6, #28] │ │ │ │ ldr.w r5, [r8, #28] │ │ │ │ vldr s11, [r3] │ │ │ │ vldr s1, [r6, #32] │ │ │ │ vcmpe.f32 s11, s22 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 169f4 (unsigned int)@@Base+0x174> │ │ │ │ + bmi.n 1617c (unsigned int)@@Base+0x174> │ │ │ │ vcmpe.f32 s11, s1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s22, s1 │ │ │ │ vmovls.f32 s22, s11 │ │ │ │ ldr.w r0, [r8, #12] │ │ │ │ vldr s26, [r6, #40] @ 0x28 │ │ │ │ vldr s13, [r0] │ │ │ │ vldr s24, [r6, #44] @ 0x2c │ │ │ │ vcmpe.f32 s13, s26 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 16a20 (unsigned int)@@Base+0x1a0> │ │ │ │ + bmi.n 161a8 (unsigned int)@@Base+0x1a0> │ │ │ │ vcmpe.f32 s13, s24 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s26, s24 │ │ │ │ vmovls.f32 s26, s13 │ │ │ │ ldr.w r1, [r8, #16] │ │ │ │ vldr s7, [r6, #52] @ 0x34 │ │ │ │ vldr s3, [r1] │ │ │ │ vldr s5, [r6, #56] @ 0x38 │ │ │ │ vcmpe.f32 s3, s7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 16a4c (unsigned int)@@Base+0x1cc> │ │ │ │ + bmi.n 161d4 (unsigned int)@@Base+0x1cc> │ │ │ │ vcmpe.f32 s3, s5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s7, s5 │ │ │ │ vmovls.f32 s7, s3 │ │ │ │ cmp r7, #0 │ │ │ │ - beq.w 16b7a (unsigned int)@@Base+0x2fa> │ │ │ │ - vldr d15, [pc, #444] @ 16c10 (unsigned int)@@Base+0x390> │ │ │ │ + beq.w 16302 (unsigned int)@@Base+0x2fa> │ │ │ │ + vldr d15, [pc, #444] @ 16398 (unsigned int)@@Base+0x390> │ │ │ │ add.w r7, r5, r7, lsl #2 │ │ │ │ ldr r6, [r4, #120] @ 0x78 │ │ │ │ vcvt.f64.f32 d0, s22 │ │ │ │ - vldr d1, [pc, #436] @ 16c18 (unsigned int)@@Base+0x398> │ │ │ │ + vldr d1, [pc, #436] @ 163a0 (unsigned int)@@Base+0x398> │ │ │ │ add.w ip, r4, r6, lsl #3 │ │ │ │ vldr d11, [r4, #96] @ 0x60 │ │ │ │ vcvt.f64.f32 d7, s7 │ │ │ │ - vldr d14, [pc, #428] @ 16c20 (unsigned int)@@Base+0x3a0> │ │ │ │ + vldr d14, [pc, #428] @ 163a8 (unsigned int)@@Base+0x3a0> │ │ │ │ vldr d5, [ip, #72] @ 0x48 │ │ │ │ vcvt.f64.f32 d6, s26 │ │ │ │ vldr d2, [r4, #104] @ 0x68 │ │ │ │ vldr d3, [r4, #112] @ 0x70 │ │ │ │ vmul.f64 d12, d0, d15 │ │ │ │ - vldr d13, [pc, #412] @ 16c28 (unsigned int)@@Base+0x3a8> │ │ │ │ - vldr d15, [pc, #416] @ 16c30 (unsigned int)@@Base+0x3b0> │ │ │ │ + vldr d13, [pc, #412] @ 163b0 (unsigned int)@@Base+0x3a8> │ │ │ │ + vldr d15, [pc, #416] @ 163b8 (unsigned int)@@Base+0x3b0> │ │ │ │ vstr s21, [sp, #20] │ │ │ │ vmul.f64 d0, d9, d11 │ │ │ │ vmul.f64 d4, d7, d1 │ │ │ │ vstr d0, [sp, #8] │ │ │ │ vmul.f64 d14, d6, d14 │ │ │ │ vstr d4, [sp] │ │ │ │ vmov.f32 s1, s20 │ │ │ │ @@ -19552,15 +18874,15 @@ │ │ │ │ vldr s2, [r4, #16] │ │ │ │ vldr s3, [r4, #216] @ 0xd8 │ │ │ │ vsub.f64 d7, d7, d15 │ │ │ │ vmul.f64 d10, d7, d14 │ │ │ │ vldr d7, [sp] │ │ │ │ vmla.f64 d5, d4, d9 │ │ │ │ vmla.f64 d10, d6, d12 │ │ │ │ - vldr d6, [pc, #260] @ 16c38 (unsigned int)@@Base+0x3b8> │ │ │ │ + vldr d6, [pc, #260] @ 163c0 (unsigned int)@@Base+0x3b8> │ │ │ │ vstr d5, [r2, #72] @ 0x48 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vmla.f64 d10, d4, d7 │ │ │ │ vmov.f32 s9, s23 │ │ │ │ vmla.f32 s9, s16, s0 │ │ │ │ vcvt.f32.f64 s15, d10 │ │ │ │ vadd.f32 s13, s15, s2 │ │ │ │ @@ -19569,26 +18891,26 @@ │ │ │ │ vmul.f32 s17, s9, s17 │ │ │ │ vstr s9, [r4, #232] @ 0xe8 │ │ │ │ vstmia r5!, {s17} │ │ │ │ vldr s21, [r4, #32] │ │ │ │ cmp r7, r5 │ │ │ │ vmul.f32 s17, s1, s21 │ │ │ │ vstr s17, [r4, #32] │ │ │ │ - bne.n 16ab0 (unsigned int)@@Base+0x230> │ │ │ │ + bne.n 16238 (unsigned int)@@Base+0x230> │ │ │ │ str r6, [r4, #120] @ 0x78 │ │ │ │ vldr s21, [sp, #20] │ │ │ │ vstr s21, [r4, #32] │ │ │ │ add sp, #24 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ vmov.f32 s20, #112 @ 0x3f800000 1.0 │ │ │ │ - b.n 169c4 (unsigned int)@@Base+0x144> │ │ │ │ + b.n 1614c (unsigned int)@@Base+0x144> │ │ │ │ vldr s5, [r4, #4] │ │ │ │ - vldr s7, [pc, #180] @ 16c48 (unsigned int)@@Base+0x3c8> │ │ │ │ - vldr d14, [pc, #168] @ 16c40 (unsigned int)@@Base+0x3c0> │ │ │ │ + vldr s7, [pc, #180] @ 163d0 (unsigned int)@@Base+0x3c8> │ │ │ │ + vldr d14, [pc, #168] @ 163c8 (unsigned int)@@Base+0x3c0> │ │ │ │ vmul.f32 s9, s5, s7 │ │ │ │ vmul.f32 s17, s9, s3 │ │ │ │ vcvt.f64.f32 d15, s17 │ │ │ │ vmul.f64 d0, d15, d14 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ @@ -19599,30 +18921,30 @@ │ │ │ │ vmov.f64 d1, #224 @ 0xbf000000 -0.5 │ │ │ │ vmul.f64 d6, d0, d6 │ │ │ │ vmul.f64 d7, d0, d1 │ │ │ │ vcvt.f32.f64 s23, d6 │ │ │ │ vcvt.f32.f64 s25, d7 │ │ │ │ vstr s23, [r4, #216] @ 0xd8 │ │ │ │ vstr s25, [r4, #220] @ 0xdc │ │ │ │ - b.n 16964 (unsigned int)@@Base+0xe4> │ │ │ │ + b.n 160ec (unsigned int)@@Base+0xe4> │ │ │ │ nop.w │ │ │ │ stmia r3!, {r1, r3, r6} │ │ │ │ - cbnz r4, 16c4c (unsigned int)@@Base+0x3cc> │ │ │ │ + cbnz r4, 163d4 (unsigned int)@@Base+0x3cc> │ │ │ │ ldmia r0, {r0, r2, r3, r4} │ │ │ │ subs r6, #247 @ 0xf7 │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #142 @ 0x8e │ │ │ │ ldrb r2, [r7, #27] │ │ │ │ pop {r1, r3, r5, r6} │ │ │ │ str r3, [sp, #464] @ 0x1d0 │ │ │ │ subs r7, #184 @ 0xb8 │ │ │ │ add r7, sp, #288 @ 0x120 │ │ │ │ ldr r2, [sp, #752] @ 0x2f0 │ │ │ │ - bvc.n 16bec (unsigned int)@@Base+0x36c> │ │ │ │ + bvc.n 16374 (unsigned int)@@Base+0x36c> │ │ │ │ subs r6, #122 @ 0x7a │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ @@ -19650,43 +18972,43 @@ │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ stmia r0!, {r0, r3, r4} │ │ │ │ movs r0, r0 │ │ │ │ muls r0, r1 │ │ │ │ movs r0, r0 │ │ │ │ ... │ │ │ │ │ │ │ │ -00016c50 (unsigned int)@@Base>: │ │ │ │ +000163d8 (unsigned int)@@Base>: │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldrd r8, r6, [r0, #20] │ │ │ │ mov r7, r1 │ │ │ │ vpush {d8-d15} │ │ │ │ ldr.w r3, [r8] │ │ │ │ vldr s10, [r6, #4] │ │ │ │ sub sp, #8 │ │ │ │ vldr s13, [r3] │ │ │ │ vldr s14, [r0] │ │ │ │ vcmpe.f32 s13, s10 │ │ │ │ vldr s12, [r6, #8] │ │ │ │ vcvt.f64.f32 d0, s14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 16c96 (unsigned int)@@Base+0x46> │ │ │ │ + bmi.n 1641e (unsigned int)@@Base+0x46> │ │ │ │ vcmpe.f32 s13, s12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s10, s12 │ │ │ │ vmovls.f32 s10, s13 │ │ │ │ - vldr d9, [pc, #768] @ 16f98 (unsigned int)@@Base+0x348> │ │ │ │ + vldr d9, [pc, #768] @ 16720 (unsigned int)@@Base+0x348> │ │ │ │ ldr.w r0, [r8, #20] │ │ │ │ vcvt.f64.f32 d8, s10 │ │ │ │ - vldr d10, [pc, #764] @ 16fa0 (unsigned int)@@Base+0x350> │ │ │ │ - vldr d2, [pc, #768] @ 16fa8 (unsigned int)@@Base+0x358> │ │ │ │ + vldr d10, [pc, #764] @ 16728 (unsigned int)@@Base+0x350> │ │ │ │ + vldr d2, [pc, #768] @ 16730 (unsigned int)@@Base+0x358> │ │ │ │ vmul.f64 d11, d0, d9 │ │ │ │ - vldr d3, [pc, #768] @ 16fb0 (unsigned int)@@Base+0x360> │ │ │ │ - vldr d4, [pc, #772] @ 16fb8 (unsigned int)@@Base+0x368> │ │ │ │ + vldr d3, [pc, #768] @ 16738 (unsigned int)@@Base+0x360> │ │ │ │ + vldr d4, [pc, #772] @ 16740 (unsigned int)@@Base+0x368> │ │ │ │ vldr s2, [r0] │ │ │ │ vldr s3, [r6, #64] @ 0x40 │ │ │ │ vldr s1, [r6, #68] @ 0x44 │ │ │ │ vmul.f64 d12, d11, d8 │ │ │ │ vcvt.f32.f64 s11, d12 │ │ │ │ vcvt.f64.f32 d13, s11 │ │ │ │ vmul.f64 d14, d13, d10 │ │ │ │ @@ -19699,45 +19021,45 @@ │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vcmpe.f32 s3, s2 │ │ │ │ vstr d14, [r4, #88] @ 0x58 │ │ │ │ it lt │ │ │ │ vmovlt.f64 d9, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vstr d9, [r4, #176] @ 0xb0 │ │ │ │ - bgt.n 16d16 (unsigned int)@@Base+0xc6> │ │ │ │ + bgt.n 1649e (unsigned int)@@Base+0xc6> │ │ │ │ vcmpe.f32 s2, s1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s3, s1 │ │ │ │ vmovls.f32 s3, s2 │ │ │ │ movs r1, #0 │ │ │ │ vcmp.f32 s3, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.w 16f42 (unsigned int)@@Base+0x2f2> │ │ │ │ + bne.w 166ca (unsigned int)@@Base+0x2f2> │ │ │ │ mov.w r2, #1065353216 @ 0x3f800000 │ │ │ │ str.w r1, [r4, #224] @ 0xe0 │ │ │ │ str.w r1, [r4, #220] @ 0xdc │ │ │ │ str.w r2, [r4, #216] @ 0xd8 │ │ │ │ ldr.w r5, [r8, #24] │ │ │ │ vldr s17, [r6, #76] @ 0x4c │ │ │ │ vldr s25, [r5] │ │ │ │ vldr s27, [r6, #80] @ 0x50 │ │ │ │ vcmpe.f32 s25, s17 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 16d60 (unsigned int)@@Base+0x110> │ │ │ │ + bmi.n 164e8 (unsigned int)@@Base+0x110> │ │ │ │ vcmpe.f32 s25, s27 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s17, s27 │ │ │ │ vmovls.f32 s17, s25 │ │ │ │ vldr s16, [r4, #32] │ │ │ │ vmul.f32 s29, s17, s17 │ │ │ │ vcmp.f32 s16, s29 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.w 16f3c (unsigned int)@@Base+0x2ec> │ │ │ │ + beq.w 166c4 (unsigned int)@@Base+0x2ec> │ │ │ │ vdiv.f32 s31, s29, s16 │ │ │ │ vmov s13, r7 │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ vcvt.f64.u32 d11, s13 │ │ │ │ vdiv.f64 d1, d2, d11 │ │ │ │ vcvt.f64.f32 d0, s31 │ │ │ │ blx 6eac <__pow_finite@plt> │ │ │ │ @@ -19745,60 +19067,60 @@ │ │ │ │ ldr.w r3, [r8, #8] │ │ │ │ vldr s2, [r6, #28] │ │ │ │ ldr.w r5, [r8, #28] │ │ │ │ vldr s6, [r3] │ │ │ │ vldr s8, [r6, #32] │ │ │ │ vcmpe.f32 s6, s2 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 16dc4 (unsigned int)@@Base+0x174> │ │ │ │ + bmi.n 1654c (unsigned int)@@Base+0x174> │ │ │ │ vcmpe.f32 s6, s8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s2, s8 │ │ │ │ vmovls.f32 s2, s6 │ │ │ │ ldr.w r0, [r8, #12] │ │ │ │ vldr s11, [r6, #40] @ 0x28 │ │ │ │ vldr s1, [r0] │ │ │ │ vldr s24, [r6, #44] @ 0x2c │ │ │ │ vcmpe.f32 s1, s11 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 16df0 (unsigned int)@@Base+0x1a0> │ │ │ │ + bmi.n 16578 (unsigned int)@@Base+0x1a0> │ │ │ │ vcmpe.f32 s1, s24 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s11, s24 │ │ │ │ vmovls.f32 s11, s1 │ │ │ │ ldr.w r1, [r8, #16] │ │ │ │ vldr s15, [r6, #52] @ 0x34 │ │ │ │ vldr s26, [r1] │ │ │ │ vldr s28, [r6, #56] @ 0x38 │ │ │ │ vcmpe.f32 s26, s15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 16e1c (unsigned int)@@Base+0x1cc> │ │ │ │ + bmi.n 165a4 (unsigned int)@@Base+0x1cc> │ │ │ │ vcmpe.f32 s26, s28 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s15, s28 │ │ │ │ vmovls.f32 s15, s26 │ │ │ │ cmp r7, #0 │ │ │ │ - beq.w 16f2e (unsigned int)@@Base+0x2de> │ │ │ │ - vldr d15, [pc, #412] @ 16fc0 (unsigned int)@@Base+0x370> │ │ │ │ + beq.w 166b6 (unsigned int)@@Base+0x2de> │ │ │ │ + vldr d15, [pc, #412] @ 16748 (unsigned int)@@Base+0x370> │ │ │ │ add.w r7, r5, r7, lsl #2 │ │ │ │ ldr.w r6, [r4, #208] @ 0xd0 │ │ │ │ vcvt.f64.f32 d10, s2 │ │ │ │ - vldr d1, [pc, #404] @ 16fc8 (unsigned int)@@Base+0x378> │ │ │ │ + vldr d1, [pc, #404] @ 16750 (unsigned int)@@Base+0x378> │ │ │ │ add.w ip, r4, r6, lsl #3 │ │ │ │ - vldr d2, [pc, #404] @ 16fd0 (unsigned int)@@Base+0x380> │ │ │ │ + vldr d2, [pc, #404] @ 16758 (unsigned int)@@Base+0x380> │ │ │ │ vcvt.f64.f32 d7, s15 │ │ │ │ vldr d3, [r4, #184] @ 0xb8 │ │ │ │ vldr d4, [r4, #192] @ 0xc0 │ │ │ │ vmul.f64 d11, d10, d15 │ │ │ │ vldr d12, [r4, #200] @ 0xc8 │ │ │ │ - vldr d13, [pc, #388] @ 16fd8 (unsigned int)@@Base+0x388> │ │ │ │ - vldr d15, [pc, #392] @ 16fe0 (unsigned int)@@Base+0x390> │ │ │ │ + vldr d13, [pc, #388] @ 16760 (unsigned int)@@Base+0x388> │ │ │ │ + vldr d15, [pc, #392] @ 16768 (unsigned int)@@Base+0x390> │ │ │ │ vmul.f64 d10, d7, d1 │ │ │ │ vcvt.f64.f32 d6, s11 │ │ │ │ vstr d10, [sp] │ │ │ │ vldr d5, [ip, #160] @ 0xa0 │ │ │ │ vmul.f64 d14, d6, d2 │ │ │ │ vmov.f32 s4, s17 │ │ │ │ add.w r8, r4, r6, lsl #3 │ │ │ │ @@ -19825,15 +19147,15 @@ │ │ │ │ vstr d7, [r2, #144] @ 0x90 │ │ │ │ vadd.f64 d7, d7, d15 │ │ │ │ vmul.f64 d7, d14, d7 │ │ │ │ vmla.f64 d5, d10, d9 │ │ │ │ vldr s21, [r4, #16] │ │ │ │ vldr s20, [r4, #216] @ 0xd8 │ │ │ │ vmla.f64 d7, d11, d6 │ │ │ │ - vldr d6, [pc, #260] @ 16fe8 (unsigned int)@@Base+0x398> │ │ │ │ + vldr d6, [pc, #260] @ 16770 (unsigned int)@@Base+0x398> │ │ │ │ vstr d5, [r2, #160] @ 0xa0 │ │ │ │ vsub.f64 d1, d5, d6 │ │ │ │ vldr d6, [sp] │ │ │ │ vmla.f64 d7, d6, d1 │ │ │ │ vmla.f32 s1, s5, s17 │ │ │ │ vcvt.f32.f64 s3, d7 │ │ │ │ vadd.f32 s13, s3, s21 │ │ │ │ @@ -19842,26 +19164,26 @@ │ │ │ │ vmul.f32 s16, s1, s16 │ │ │ │ vstr s1, [r4, #232] @ 0xe8 │ │ │ │ vstmia r5!, {s16} │ │ │ │ vldr s15, [r4, #32] │ │ │ │ cmp r7, r5 │ │ │ │ vmul.f32 s16, s0, s15 │ │ │ │ vstr s16, [r4, #32] │ │ │ │ - bne.n 16e72 (unsigned int)@@Base+0x222> │ │ │ │ + bne.n 165fa (unsigned int)@@Base+0x222> │ │ │ │ str.w r6, [r4, #208] @ 0xd0 │ │ │ │ vmov.f32 s17, s4 │ │ │ │ vstr s17, [r4, #32] │ │ │ │ add sp, #8 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ vmov.f32 s0, #112 @ 0x3f800000 1.0 │ │ │ │ - b.n 16d94 (unsigned int)@@Base+0x144> │ │ │ │ + b.n 1651c (unsigned int)@@Base+0x144> │ │ │ │ vldr s5, [r4, #4] │ │ │ │ - vldr s15, [pc, #176] @ 16ff8 (unsigned int)@@Base+0x3a8> │ │ │ │ - vldr d15, [pc, #164] @ 16ff0 (unsigned int)@@Base+0x3a0> │ │ │ │ + vldr s15, [pc, #176] @ 16780 (unsigned int)@@Base+0x3a8> │ │ │ │ + vldr d15, [pc, #164] @ 16778 (unsigned int)@@Base+0x3a0> │ │ │ │ vmul.f32 s7, s5, s15 │ │ │ │ vmul.f32 s9, s7, s3 │ │ │ │ vcvt.f64.f32 d7, s9 │ │ │ │ vmul.f64 d0, d7, d15 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f64 d10, #224 @ 0xbf000000 -0.5 │ │ │ │ @@ -19872,42 +19194,42 @@ │ │ │ │ vadd.f64 d8, d0, d5 │ │ │ │ vmul.f64 d7, d8, d10 │ │ │ │ vmul.f64 d6, d8, d6 │ │ │ │ vcvt.f32.f64 s23, d7 │ │ │ │ vcvt.f32.f64 s21, d6 │ │ │ │ vstr s23, [r4, #220] @ 0xdc │ │ │ │ vstr s21, [r4, #216] @ 0xd8 │ │ │ │ - b.n 16d34 (unsigned int)@@Base+0xe4> │ │ │ │ + b.n 164bc (unsigned int)@@Base+0xe4> │ │ │ │ stmia r3!, {r1, r3, r6} │ │ │ │ - cbnz r4, 16ffc ::_run(void*, unsigned long)@@Base> │ │ │ │ + cbnz r4, 16784 ::_run(void*, unsigned long)@@Base> │ │ │ │ ldmia r0, {r0, r2, r3, r4} │ │ │ │ subs r6, #247 @ 0xf7 │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #142 @ 0x8e │ │ │ │ ldrb r2, [r7, #27] │ │ │ │ pop {r1, r3, r5, r6} │ │ │ │ str r3, [sp, #464] @ 0x1d0 │ │ │ │ subs r7, #184 @ 0xb8 │ │ │ │ add r7, sp, #288 @ 0x120 │ │ │ │ ldr r2, [sp, #752] @ 0x2f0 │ │ │ │ - bvc.n 16f9c (unsigned int)@@Base+0x34c> │ │ │ │ + bvc.n 16724 (unsigned int)@@Base+0x34c> │ │ │ │ subs r6, #122 @ 0x7a │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ ite lt │ │ │ │ ldrblt r1, [r5, r0] │ │ │ │ stmiage r2!, {r0, r1, r2, r3, r7} │ │ │ │ cmp r0, #245 @ 0xf5 │ │ │ │ subs r7, #172 @ 0xac │ │ │ │ - bvc.n 16fe8 (unsigned int)@@Base+0x398> │ │ │ │ + bvc.n 16770 (unsigned int)@@Base+0x398> │ │ │ │ strb r3, [r4, #2] │ │ │ │ lsrs r5, r7, #8 │ │ │ │ itett lt │ │ │ │ sublt r5, #238 @ 0xee │ │ │ │ strbge r4, [r3, #9] │ │ │ │ cmplt r1, #220 @ 0xdc │ │ │ │ sublt r7, #205 @ 0xcd │ │ │ │ @@ -19922,69 +19244,69 @@ │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ stmia r0!, {r0, r3, r4} │ │ │ │ movs r0, r0 │ │ │ │ muls r0, r1 │ │ │ │ │ │ │ │ -00016ffc ::_run(void*, unsigned long)@@Base>: │ │ │ │ - cbz r1, 17028 ::_run(void*, unsigned long)@@Base+0x2c> │ │ │ │ +00016784 ::_run(void*, unsigned long)@@Base>: │ │ │ │ + cbz r1, 167b0 ::_run(void*, unsigned long)@@Base+0x2c> │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ mov r5, r1 │ │ │ │ - cbnz r3, 1701e ::_run(void*, unsigned long)@@Base+0x22> │ │ │ │ + cbnz r3, 167a6 ::_run(void*, unsigned long)@@Base+0x22> │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ blx 74e8 │ │ │ │ vldr s15, [r4, #16] │ │ │ │ vneg.f32 s0, s15 │ │ │ │ vstr s0, [r4, #16] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ blx 72dc │ │ │ │ movs r0, #0 │ │ │ │ str r0, [r4, #12] │ │ │ │ - b.n 17008 ::_run(void*, unsigned long)@@Base+0xc> │ │ │ │ + b.n 16790 ::_run(void*, unsigned long)@@Base+0xc> │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ ... │ │ │ │ │ │ │ │ -00017030 : │ │ │ │ +000167b8 : │ │ │ │ vmov.f32 s12, #57 @ 0x41c80000 25.0 │ │ │ │ add.w r3, r0, #1256 @ 0x4e8 │ │ │ │ push {r4, lr} │ │ │ │ mov r4, r0 │ │ │ │ vpush {d8} │ │ │ │ vldr s16, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ vldr s14, [r0] │ │ │ │ vmul.f32 s2, s16, s12 │ │ │ │ - vldr d0, [pc, #184] @ 17108 │ │ │ │ + vldr d0, [pc, #184] @ 16890 │ │ │ │ vcvt.f64.f32 d2, s14 │ │ │ │ vadd.f64 d3, d2, d2 │ │ │ │ vcvt.f64.f32 d4, s2 │ │ │ │ vstr d3, [r3] │ │ │ │ vmul.f64 d0, d4, d0 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d5, [pc, #164] @ 17110 │ │ │ │ + vldr d5, [pc, #164] @ 16898 │ │ │ │ add.w r2, r4, #1240 @ 0x4d8 │ │ │ │ mov r1, sp │ │ │ │ add r0, sp, #8 │ │ │ │ vcvt.f64.f32 d8, s16 │ │ │ │ vcvt.f32.f64 s13, d0 │ │ │ │ vmul.f64 d0, d8, d5 │ │ │ │ vstr s13, [r2] │ │ │ │ blx 7394 │ │ │ │ ldr.w r3, [r4, #1192] @ 0x4a8 │ │ │ │ addw r1, r4, #1172 @ 0x494 │ │ │ │ add.w r0, r4, #1176 @ 0x498 │ │ │ │ vldr d7, [sp, #8] │ │ │ │ addw ip, r4, #1180 @ 0x49c │ │ │ │ - vldr d0, [pc, #120] @ 17118 │ │ │ │ + vldr d0, [pc, #120] @ 168a0 │ │ │ │ vldr d6, [sp] │ │ │ │ vmul.f64 d1, d7, d0 │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ vadd.f64 d4, d1, d2 │ │ │ │ vdiv.f64 d3, d2, d4 │ │ │ │ vsub.f64 d8, d2, d6 │ │ │ │ vmov.f64 d5, #96 @ 0x3f000000 0.5 │ │ │ │ @@ -20014,49 +19336,49 @@ │ │ │ │ stmia r0!, {r0, r3, r4} │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r3 │ │ │ │ ldr r7, [r6, #88] @ 0x58 │ │ │ │ @ instruction: 0xb6db │ │ │ │ - blt.n 171fa │ │ │ │ + blt.n 16982 │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ │ │ │ │ -00017120 : │ │ │ │ +000168a8 : │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r4, r0 │ │ │ │ add.w r5, r0, #1224 @ 0x4c8 │ │ │ │ addw r0, r0, #1220 @ 0x4c4 │ │ │ │ vpush {d8} │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r5, #0] │ │ │ │ add.w r2, r4, #1128 @ 0x468 │ │ │ │ str r3, [r0, #0] │ │ │ │ movs r1, #0 │ │ │ │ vldr s15, [r4] │ │ │ │ str.w r1, [r4, #1152] @ 0x480 │ │ │ │ str r3, [r2, #40] @ 0x28 │ │ │ │ - vldr s14, [pc, #252] @ 17248 │ │ │ │ + vldr s14, [pc, #252] @ 169d0 │ │ │ │ str r3, [r2, #36] @ 0x24 │ │ │ │ str r3, [r2, #32] │ │ │ │ str r3, [r2, #28] │ │ │ │ vcmpe.f32 s15, s14 │ │ │ │ str.w r1, [r4, #1608] @ 0x648 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 1723a │ │ │ │ - vldr s0, [pc, #232] @ 1724c │ │ │ │ - vldr s16, [pc, #232] @ 17250 │ │ │ │ + bgt.n 169c2 │ │ │ │ + vldr s0, [pc, #232] @ 169d4 │ │ │ │ + vldr s16, [pc, #232] @ 169d8 │ │ │ │ vcmpe.f32 s15, s0 │ │ │ │ - vldr s13, [pc, #228] @ 17254 │ │ │ │ - vldr s2, [pc, #228] @ 17258 │ │ │ │ + vldr s13, [pc, #228] @ 169dc │ │ │ │ + vldr s2, [pc, #228] @ 169e0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite gt │ │ │ │ movgt r0, #32 │ │ │ │ movle r0, #16 │ │ │ │ - vldr s1, [pc, #220] @ 1725c │ │ │ │ + vldr s1, [pc, #220] @ 169e4 │ │ │ │ it le │ │ │ │ vmovle.f32 s16, s13 │ │ │ │ it le │ │ │ │ vmovle.f32 s2, s1 │ │ │ │ add.w r3, r4, #1616 @ 0x650 │ │ │ │ add.w r6, r4, #1624 @ 0x658 │ │ │ │ addw ip, r4, #1628 @ 0x65c │ │ │ │ @@ -20104,18 +19426,18 @@ │ │ │ │ mov.w r7, #4294967295 @ 0xffffffff │ │ │ │ vpop {d8} │ │ │ │ str r5, [r0, #0] │ │ │ │ str r5, [r2, #0] │ │ │ │ str.w r7, [r4, #1252] @ 0x4e4 │ │ │ │ str r7, [r4, #28] │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - vldr s16, [pc, #36] @ 17260 │ │ │ │ + vldr s16, [pc, #36] @ 169e8 │ │ │ │ movs r0, #64 @ 0x40 │ │ │ │ - vldr s2, [pc, #32] @ 17264 │ │ │ │ - b.n 1718e │ │ │ │ + vldr s2, [pc, #32] @ 169ec │ │ │ │ + b.n 16916 │ │ │ │ nop │ │ │ │ str r0, [r0, #0] │ │ │ │ @ instruction: 0x47ea │ │ │ │ str r0, [r0, #0] │ │ │ │ bx sp │ │ │ │ asrs r7, r5, #9 │ │ │ │ subs r0, #3 │ │ │ │ @@ -20126,29 +19448,29 @@ │ │ │ │ movs r0, r0 │ │ │ │ subs r5, #128 @ 0x80 │ │ │ │ asrs r7, r5, #9 │ │ │ │ adds r7, #131 @ 0x83 │ │ │ │ movs r0, r0 │ │ │ │ subs r4, #128 @ 0x80 │ │ │ │ │ │ │ │ -00017268 : │ │ │ │ +000169f0 : │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ ldr r3, [r0, #28] │ │ │ │ cmp r3, r1 │ │ │ │ - beq.n 1732a │ │ │ │ + beq.n 16ab2 │ │ │ │ vmov s15, r1 │ │ │ │ str r1, [r0, #28] │ │ │ │ vldr s14, [r0] │ │ │ │ mov r4, r0 │ │ │ │ addw r7, r4, #1236 @ 0x4d4 │ │ │ │ add.w r6, r4, #1232 @ 0x4d0 │ │ │ │ movs r5, #0 │ │ │ │ vcvt.f32.s32 s0, s15 │ │ │ │ - vldr s13, [pc, #172] @ 17338 │ │ │ │ - vldr d2, [pc, #160] @ 17330 │ │ │ │ + vldr s13, [pc, #172] @ 16ac0 │ │ │ │ + vldr d2, [pc, #160] @ 16ab8 │ │ │ │ vmul.f32 s2, s0, s14 │ │ │ │ vdiv.f32 s1, s13, s2 │ │ │ │ vcvt.f64.f32 d3, s1 │ │ │ │ vmul.f64 d0, d3, d2 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ ldr r2, [r4, #32] │ │ │ │ addw ip, r4, #1228 @ 0x4cc │ │ │ │ @@ -20198,28 +19520,28 @@ │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ stmia r0!, {r0, r3, r4} │ │ │ │ movs r0, r0 │ │ │ │ cmp r0, r2 │ │ │ │ │ │ │ │ -0001733c ::setup()@@Base>: │ │ │ │ +00016ac4 ::setup()@@Base>: │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r4, r0 │ │ │ │ - ldr.w r8, [pc, #868] @ 176a8 ::setup()@@Base+0x36c> │ │ │ │ + ldr.w r8, [pc, #868] @ 16e30 ::setup()@@Base+0x36c> │ │ │ │ movs r6, #4 │ │ │ │ - ldr r3, [pc, #864] @ (176ac ::setup()@@Base+0x370>) │ │ │ │ + ldr r3, [pc, #864] @ (16e34 ::setup()@@Base+0x370>) │ │ │ │ movs r5, #13 │ │ │ │ - ldr r2, [pc, #864] @ (176b0 ::setup()@@Base+0x374>) │ │ │ │ + ldr r2, [pc, #864] @ (16e38 ::setup()@@Base+0x374>) │ │ │ │ add r8, pc │ │ │ │ - ldr r7, [pc, #864] @ (176b4 ::setup()@@Base+0x378>) │ │ │ │ + ldr r7, [pc, #864] @ (16e3c ::setup()@@Base+0x378>) │ │ │ │ add r3, pc │ │ │ │ - ldr r0, [pc, #864] @ (176b8 ::setup()@@Base+0x37c>) │ │ │ │ + ldr r0, [pc, #864] @ (16e40 ::setup()@@Base+0x37c>) │ │ │ │ add r2, pc │ │ │ │ - ldr r1, [pc, #864] @ (176bc ::setup()@@Base+0x380>) │ │ │ │ + ldr r1, [pc, #864] @ (16e44 ::setup()@@Base+0x380>) │ │ │ │ movw r9, #65534 @ 0xfffe │ │ │ │ str r6, [r4, #8] │ │ │ │ add r0, pc │ │ │ │ str r3, [r4, #4] │ │ │ │ add r1, pc │ │ │ │ str r2, [r4, #20] │ │ │ │ movt r9, #8191 @ 0x1fff │ │ │ │ @@ -20229,45 +19551,45 @@ │ │ │ │ ldr.w r5, [r8, r7] │ │ │ │ str r5, [r4, #40] @ 0x28 │ │ │ │ blx 70e8 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ str r6, [r4, #32] │ │ │ │ cmp r0, r9 │ │ │ │ - bhi.w 176a4 ::setup()@@Base+0x368> │ │ │ │ + bhi.w 16e2c ::setup()@@Base+0x368> │ │ │ │ lsls r0, r0, #2 │ │ │ │ blx 70e8 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ movw r1, #43690 @ 0xaaaa │ │ │ │ movt r1, #2730 @ 0xaaa │ │ │ │ cmp r3, r1 │ │ │ │ mov r7, r0 │ │ │ │ str r0, [r4, #28] │ │ │ │ - bhi.w 176a4 ::setup()@@Base+0x368> │ │ │ │ + bhi.w 16e2c ::setup()@@Base+0x368> │ │ │ │ movs r0, #12 │ │ │ │ mul.w r0, r0, r3 │ │ │ │ blx 70e8 │ │ │ │ ldr.w lr, [r4, #24] │ │ │ │ cmp.w lr, #0 │ │ │ │ mov ip, r0 │ │ │ │ str r0, [r4, #76] @ 0x4c │ │ │ │ str r0, [r4, #36] @ 0x24 │ │ │ │ - ble.w 1766c ::setup()@@Base+0x330> │ │ │ │ + ble.w 16df4 ::setup()@@Base+0x330> │ │ │ │ add.w sl, r5, #8 │ │ │ │ ldrd r3, r9, [r5] │ │ │ │ ldmia.w sl, {r0, r1, r2} │ │ │ │ tst.w r9, #1 │ │ │ │ str r3, [r6, #0] │ │ │ │ str.w r9, [r7] │ │ │ │ stmia.w ip, {r0, r1, r2} │ │ │ │ itt ne │ │ │ │ orrne.w r0, r0, #3 │ │ │ │ strne.w r0, [ip] │ │ │ │ cmp.w lr, #1 │ │ │ │ - beq.w 1766c ::setup()@@Base+0x330> │ │ │ │ + beq.w 16df4 ::setup()@@Base+0x330> │ │ │ │ add.w r2, r5, #32 │ │ │ │ ldr.w sl, [r5, #28] │ │ │ │ ldr r3, [r5, #24] │ │ │ │ add.w r9, ip, #12 │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r6, #4] │ │ │ │ @@ -20276,15 +19598,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #12] │ │ │ │ cmp.w lr, #2 │ │ │ │ - beq.w 1766c ::setup()@@Base+0x330> │ │ │ │ + beq.w 16df4 ::setup()@@Base+0x330> │ │ │ │ add.w r0, r5, #56 @ 0x38 │ │ │ │ ldr.w sl, [r5, #52] @ 0x34 │ │ │ │ ldr r3, [r5, #48] @ 0x30 │ │ │ │ add.w r9, ip, #24 │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r6, #8] │ │ │ │ @@ -20293,15 +19615,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #24] │ │ │ │ cmp.w lr, #3 │ │ │ │ - beq.w 1766c ::setup()@@Base+0x330> │ │ │ │ + beq.w 16df4 ::setup()@@Base+0x330> │ │ │ │ add.w r1, r5, #80 @ 0x50 │ │ │ │ ldr.w sl, [r5, #76] @ 0x4c │ │ │ │ ldr r3, [r5, #72] @ 0x48 │ │ │ │ add.w r9, ip, #36 @ 0x24 │ │ │ │ ldmia r1, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r6, #12] │ │ │ │ @@ -20310,15 +19632,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #36] @ 0x24 │ │ │ │ cmp.w lr, #4 │ │ │ │ - beq.w 1766c ::setup()@@Base+0x330> │ │ │ │ + beq.w 16df4 ::setup()@@Base+0x330> │ │ │ │ add.w r2, r5, #104 @ 0x68 │ │ │ │ ldr.w sl, [r5, #100] @ 0x64 │ │ │ │ ldr r3, [r5, #96] @ 0x60 │ │ │ │ add.w r9, ip, #48 @ 0x30 │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r6, #16] │ │ │ │ @@ -20327,15 +19649,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #48] @ 0x30 │ │ │ │ cmp.w lr, #5 │ │ │ │ - beq.w 1766c ::setup()@@Base+0x330> │ │ │ │ + beq.w 16df4 ::setup()@@Base+0x330> │ │ │ │ add.w r0, r5, #128 @ 0x80 │ │ │ │ ldr.w sl, [r5, #124] @ 0x7c │ │ │ │ ldr r3, [r5, #120] @ 0x78 │ │ │ │ add.w r9, ip, #60 @ 0x3c │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r6, #20] │ │ │ │ @@ -20344,15 +19666,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #60] @ 0x3c │ │ │ │ cmp.w lr, #6 │ │ │ │ - beq.w 1766c ::setup()@@Base+0x330> │ │ │ │ + beq.w 16df4 ::setup()@@Base+0x330> │ │ │ │ add.w r1, r5, #152 @ 0x98 │ │ │ │ ldr.w sl, [r5, #148] @ 0x94 │ │ │ │ ldr.w r3, [r5, #144] @ 0x90 │ │ │ │ add.w r9, ip, #72 @ 0x48 │ │ │ │ ldmia r1, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r6, #24] │ │ │ │ @@ -20361,15 +19683,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #72] @ 0x48 │ │ │ │ cmp.w lr, #7 │ │ │ │ - beq.w 1766c ::setup()@@Base+0x330> │ │ │ │ + beq.w 16df4 ::setup()@@Base+0x330> │ │ │ │ add.w r2, r5, #176 @ 0xb0 │ │ │ │ ldr.w sl, [r5, #172] @ 0xac │ │ │ │ ldr.w r3, [r5, #168] @ 0xa8 │ │ │ │ add.w r9, ip, #84 @ 0x54 │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r6, #28] │ │ │ │ @@ -20378,15 +19700,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #84] @ 0x54 │ │ │ │ cmp.w lr, #8 │ │ │ │ - beq.w 1766c ::setup()@@Base+0x330> │ │ │ │ + beq.w 16df4 ::setup()@@Base+0x330> │ │ │ │ add.w r0, r5, #200 @ 0xc8 │ │ │ │ ldr.w sl, [r5, #196] @ 0xc4 │ │ │ │ ldr.w r3, [r5, #192] @ 0xc0 │ │ │ │ add.w r9, ip, #96 @ 0x60 │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r6, #32] │ │ │ │ @@ -20395,15 +19717,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #96] @ 0x60 │ │ │ │ cmp.w lr, #9 │ │ │ │ - beq.n 1766c ::setup()@@Base+0x330> │ │ │ │ + beq.n 16df4 ::setup()@@Base+0x330> │ │ │ │ add.w r1, r5, #224 @ 0xe0 │ │ │ │ ldr.w sl, [r5, #220] @ 0xdc │ │ │ │ ldr.w r3, [r5, #216] @ 0xd8 │ │ │ │ add.w r9, ip, #108 @ 0x6c │ │ │ │ ldmia r1, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r6, #36] @ 0x24 │ │ │ │ @@ -20412,15 +19734,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #108] @ 0x6c │ │ │ │ cmp.w lr, #10 │ │ │ │ - beq.n 1766c ::setup()@@Base+0x330> │ │ │ │ + beq.n 16df4 ::setup()@@Base+0x330> │ │ │ │ add.w r2, r5, #248 @ 0xf8 │ │ │ │ ldr.w sl, [r5, #244] @ 0xf4 │ │ │ │ ldr.w r3, [r5, #240] @ 0xf0 │ │ │ │ add.w r9, ip, #120 @ 0x78 │ │ │ │ ldmia r2, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r6, #40] @ 0x28 │ │ │ │ @@ -20429,15 +19751,15 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #120] @ 0x78 │ │ │ │ cmp.w lr, #11 │ │ │ │ - beq.n 1766c ::setup()@@Base+0x330> │ │ │ │ + beq.n 16df4 ::setup()@@Base+0x330> │ │ │ │ add.w r0, r5, #272 @ 0x110 │ │ │ │ ldr.w sl, [r5, #268] @ 0x10c │ │ │ │ ldr.w r3, [r5, #264] @ 0x108 │ │ │ │ add.w r9, ip, #132 @ 0x84 │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ tst.w sl, #1 │ │ │ │ str r3, [r6, #44] @ 0x2c │ │ │ │ @@ -20446,132 +19768,132 @@ │ │ │ │ itt ne │ │ │ │ movne r3, r0 │ │ │ │ orrne.w r3, r3, #3 │ │ │ │ stmia.w r9, {r0, r1, r2} │ │ │ │ it ne │ │ │ │ strne.w r3, [ip, #132] @ 0x84 │ │ │ │ cmp.w lr, #12 │ │ │ │ - beq.n 1766c ::setup()@@Base+0x330> │ │ │ │ + beq.n 16df4 ::setup()@@Base+0x330> │ │ │ │ add.w r1, r5, #296 @ 0x128 │ │ │ │ ldr.w r3, [r5, #288] @ 0x120 │ │ │ │ ldr.w r5, [r5, #292] @ 0x124 │ │ │ │ add.w lr, ip, #144 @ 0x90 │ │ │ │ ldmia r1, {r0, r1, r2} │ │ │ │ str r5, [r7, #48] @ 0x30 │ │ │ │ lsls r7, r5, #31 │ │ │ │ str r3, [r6, #48] @ 0x30 │ │ │ │ itt mi │ │ │ │ movmi r7, r0 │ │ │ │ orrmi.w r7, r7, #3 │ │ │ │ stmia.w lr, {r0, r1, r2} │ │ │ │ it mi │ │ │ │ strmi.w r7, [ip, #144] @ 0x90 │ │ │ │ - ldr r0, [pc, #80] @ (176c0 ::setup()@@Base+0x384>) │ │ │ │ - ldr.w ip, [pc, #84] @ 176c4 ::setup()@@Base+0x388> │ │ │ │ - ldr.w r9, [pc, #84] @ 176c8 ::setup()@@Base+0x38c> │ │ │ │ + ldr r0, [pc, #80] @ (16e48 ::setup()@@Base+0x384>) │ │ │ │ + ldr.w ip, [pc, #84] @ 16e4c ::setup()@@Base+0x388> │ │ │ │ + ldr.w r9, [pc, #84] @ 16e50 ::setup()@@Base+0x38c> │ │ │ │ ldr.w r2, [r8, r0] │ │ │ │ - ldr.w sl, [pc, #80] @ 176cc ::setup()@@Base+0x390> │ │ │ │ - ldr r5, [pc, #80] @ (176d0 ::setup()@@Base+0x394>) │ │ │ │ + ldr.w sl, [pc, #80] @ 16e54 ::setup()@@Base+0x390> │ │ │ │ + ldr r5, [pc, #80] @ (16e58 ::setup()@@Base+0x394>) │ │ │ │ str r2, [r4, #44] @ 0x2c │ │ │ │ ldr.w r1, [r8, ip] │ │ │ │ - ldr r3, [pc, #76] @ (176d4 ::setup()@@Base+0x398>) │ │ │ │ + ldr r3, [pc, #76] @ (16e5c ::setup()@@Base+0x398>) │ │ │ │ str r1, [r4, #48] @ 0x30 │ │ │ │ add r3, pc │ │ │ │ ldr.w r6, [r8, r9] │ │ │ │ str r6, [r4, #52] @ 0x34 │ │ │ │ ldr.w r7, [r8, sl] │ │ │ │ str r7, [r4, #56] @ 0x38 │ │ │ │ ldr.w r0, [r8, r5] │ │ │ │ str r3, [r4, #16] │ │ │ │ str r0, [r4, #72] @ 0x48 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ blx 7354 <__cxa_throw_bad_array_new_length@plt> │ │ │ │ - @ instruction: 0xb6aa │ │ │ │ - movs r3, r0 │ │ │ │ - str r7, [sp, #808] @ 0x328 │ │ │ │ - movs r2, r0 │ │ │ │ - str r0, [sp, #408] @ 0x198 │ │ │ │ + ittt cs │ │ │ │ + movcs r3, r0 │ │ │ │ + addcs r0, pc, #120 @ (adr r0, 16eb0 ) │ │ │ │ + movcs r2, r0 │ │ │ │ + ldr r0, [sp, #888] @ 0x378 │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r5, #13 │ │ │ │ movs r0, r0 │ │ │ │ - str r7, [sp, #784] @ 0x310 │ │ │ │ + add r0, pc, #96 @ (adr r0, 16ea4 ) │ │ │ │ movs r2, r0 │ │ │ │ - str r0, [sp, #240] @ 0xf0 │ │ │ │ + ldr r0, [sp, #720] @ 0x2d0 │ │ │ │ movs r2, r0 │ │ │ │ lsls r4, r6, #21 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r5, #21 │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r2, #23 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r3, #11 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [sp, #792] @ 0x318 │ │ │ │ + ldr r5, [sp, #104] @ 0x68 │ │ │ │ movs r2, r0 │ │ │ │ │ │ │ │ -000176d8 : │ │ │ │ +00016e60 : │ │ │ │ ldrd r2, r3, [r0, #20] │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r2, #0] │ │ │ │ mov r6, r1 │ │ │ │ vldr s15, [r3, #4] │ │ │ │ vldr s14, [r0] │ │ │ │ vldr s13, [r3, #8] │ │ │ │ vcmpe.f32 s14, s15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1770c │ │ │ │ + bmi.n 16e94 │ │ │ │ vcmpe.f32 s14, s13 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s15, s13 │ │ │ │ vmovls.f32 s15, s14 │ │ │ │ movs r1, #2 │ │ │ │ mov r0, r5 │ │ │ │ vcvt.s32.f32 s0, s15 │ │ │ │ vmov r4, s0 │ │ │ │ lsls r1, r4 │ │ │ │ blx 7218 │ │ │ │ cmp r4, #2 │ │ │ │ mov r1, r6 │ │ │ │ - beq.n 17744 │ │ │ │ + beq.n 16ecc │ │ │ │ cmp r4, #1 │ │ │ │ - beq.n 17736 │ │ │ │ + beq.n 16ebe │ │ │ │ add.w r2, r5, #32 │ │ │ │ mov r0, r5 │ │ │ │ ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ b.w 6f94 >(unsigned int, DSP::Oversampler<2, 32>&)@plt> │ │ │ │ add.w r2, r5, #312 @ 0x138 │ │ │ │ mov r0, r5 │ │ │ │ ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ b.w 74c0 >(unsigned int, DSP::Oversampler<4, 32>&)@plt> │ │ │ │ add.w r2, r5, #592 @ 0x250 │ │ │ │ mov r0, r5 │ │ │ │ ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ b.w 729c >(unsigned int, DSP::Oversampler<8, 64>&)@plt> │ │ │ │ nop │ │ │ │ │ │ │ │ -00017754 ::_connect_port(void*, unsigned long, float*)@@Base>: │ │ │ │ +00016edc ::_connect_port(void*, unsigned long, float*)@@Base>: │ │ │ │ ldr r3, [r0, #20] │ │ │ │ str.w r2, [r3, r1, lsl #2] │ │ │ │ bx lr │ │ │ │ │ │ │ │ -0001775c ::_activate(void*)@@Base>: │ │ │ │ +00016ee4 ::_activate(void*)@@Base>: │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r0, #12] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -00017764 ::_cleanup(void*)@@Base>: │ │ │ │ +00016eec ::_cleanup(void*)@@Base>: │ │ │ │ push {r4, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #20] │ │ │ │ - cbz r0, 17770 ::_cleanup(void*)@@Base+0xc> │ │ │ │ + cbz r0, 16ef8 ::_cleanup(void*)@@Base+0xc> │ │ │ │ blx 72ac │ │ │ │ mov r0, r4 │ │ │ │ movs r1, #28 │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ b.w 70a8 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ @@ -20579,241 +19901,241 @@ │ │ │ │ mov r4, r0 │ │ │ │ vpush {d8-d15} │ │ │ │ add.w r6, r0, #128 @ 0x80 │ │ │ │ vmov.f64 d12, #175 @ 0xc1780000 -15.5 │ │ │ │ vmov.f64 d14, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f32 s26, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f64 d15, #14 @ 0x40700000 3.750 │ │ │ │ - b.n 177e4 ::_cleanup(void*)@@Base+0x80> │ │ │ │ + b.n 16f6c ::_cleanup(void*)@@Base+0x80> │ │ │ │ vadd.f64 d12, d12, d14 │ │ │ │ mov r5, r4 │ │ │ │ - vldr d8, [pc, #512] @ 179a8 ::_cleanup(void*)@@Base+0x244> │ │ │ │ + vldr d8, [pc, #512] @ 17130 ::_cleanup(void*)@@Base+0x244> │ │ │ │ vldr s1, [r4] │ │ │ │ vmul.f64 d1, d12, d8 │ │ │ │ vmul.f32 s5, s14, s1 │ │ │ │ vmul.f64 d0, d1, d1 │ │ │ │ vstmia r5!, {s5} │ │ │ │ vcmpe.f64 d0, d14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it hi │ │ │ │ vmovhi.f32 s5, s26 │ │ │ │ - bls.n 17880 ::_cleanup(void*)@@Base+0x11c> │ │ │ │ + bls.n 17008 ::_cleanup(void*)@@Base+0x11c> │ │ │ │ vldr s3, [r5] │ │ │ │ mov r4, r5 │ │ │ │ vadd.f64 d12, d12, d14 │ │ │ │ vmul.f32 s7, s5, s3 │ │ │ │ vstmia r4!, {s7} │ │ │ │ cmp r6, r4 │ │ │ │ - beq.w 17900 ::_cleanup(void*)@@Base+0x19c> │ │ │ │ - vldr d7, [pc, #448] @ 179a8 ::_cleanup(void*)@@Base+0x244> │ │ │ │ + beq.w 17088 ::_cleanup(void*)@@Base+0x19c> │ │ │ │ + vldr d7, [pc, #448] @ 17130 ::_cleanup(void*)@@Base+0x244> │ │ │ │ vmul.f64 d0, d12, d7 │ │ │ │ vmul.f64 d7, d0, d0 │ │ │ │ vcmpe.f64 d7, d14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it hi │ │ │ │ vmovhi.f32 s14, s26 │ │ │ │ - bhi.n 1779e ::_cleanup(void*)@@Base+0x3a> │ │ │ │ - vldr d9, [pc, #428] @ 179b0 ::_cleanup(void*)@@Base+0x24c> │ │ │ │ + bhi.n 16f26 ::_cleanup(void*)@@Base+0x3a> │ │ │ │ + vldr d9, [pc, #428] @ 17138 ::_cleanup(void*)@@Base+0x24c> │ │ │ │ vsub.f64 d1, d14, d7 │ │ │ │ vsqrt.f64 d6, d1 │ │ │ │ vmul.f64 d9, d6, d9 │ │ │ │ vcmpe.f64 d9, d15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 17906 ::_cleanup(void*)@@Base+0x1a2> │ │ │ │ - vldr d2, [pc, #412] @ 179b8 ::_cleanup(void*)@@Base+0x254> │ │ │ │ + bmi.n 1708e ::_cleanup(void*)@@Base+0x1a2> │ │ │ │ + vldr d2, [pc, #412] @ 17140 ::_cleanup(void*)@@Base+0x254> │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - vldr d10, [pc, #412] @ 179c0 ::_cleanup(void*)@@Base+0x25c> │ │ │ │ + vldr d10, [pc, #412] @ 17148 ::_cleanup(void*)@@Base+0x25c> │ │ │ │ vdiv.f64 d8, d2, d6 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d1, [pc, #408] @ 179c8 ::_cleanup(void*)@@Base+0x264> │ │ │ │ - vldr d3, [pc, #412] @ 179d0 ::_cleanup(void*)@@Base+0x26c> │ │ │ │ - vldr d11, [pc, #416] @ 179d8 ::_cleanup(void*)@@Base+0x274> │ │ │ │ - vldr d4, [pc, #420] @ 179e0 ::_cleanup(void*)@@Base+0x27c> │ │ │ │ - vldr d5, [pc, #424] @ 179e8 ::_cleanup(void*)@@Base+0x284> │ │ │ │ + vldr d1, [pc, #408] @ 17150 ::_cleanup(void*)@@Base+0x264> │ │ │ │ + vldr d3, [pc, #412] @ 17158 ::_cleanup(void*)@@Base+0x26c> │ │ │ │ + vldr d11, [pc, #416] @ 17160 ::_cleanup(void*)@@Base+0x274> │ │ │ │ + vldr d4, [pc, #420] @ 17168 ::_cleanup(void*)@@Base+0x27c> │ │ │ │ + vldr d5, [pc, #424] @ 17170 ::_cleanup(void*)@@Base+0x284> │ │ │ │ vsqrt.f64 d2, d9 │ │ │ │ - vldr d9, [pc, #424] @ 179f0 ::_cleanup(void*)@@Base+0x28c> │ │ │ │ - vldr d6, [pc, #428] @ 179f8 ::_cleanup(void*)@@Base+0x294> │ │ │ │ - vldr d7, [pc, #432] @ 17a00 ::_cleanup(void*)@@Base+0x29c> │ │ │ │ + vldr d9, [pc, #424] @ 17178 ::_cleanup(void*)@@Base+0x28c> │ │ │ │ + vldr d6, [pc, #428] @ 17180 ::_cleanup(void*)@@Base+0x294> │ │ │ │ + vldr d7, [pc, #432] @ 17188 ::_cleanup(void*)@@Base+0x29c> │ │ │ │ vnmls.f64 d3, d8, d1 │ │ │ │ vdiv.f64 d0, d0, d2 │ │ │ │ vmla.f64 d10, d3, d8 │ │ │ │ vnmls.f64 d11, d10, d8 │ │ │ │ vmla.f64 d4, d11, d8 │ │ │ │ vnmls.f64 d9, d4, d8 │ │ │ │ vmla.f64 d5, d9, d8 │ │ │ │ vmla.f64 d6, d5, d8 │ │ │ │ vmla.f64 d7, d6, d8 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vcvt.f32.f64 s14, d7 │ │ │ │ - b.n 1779e ::_cleanup(void*)@@Base+0x3a> │ │ │ │ + b.n 16f26 ::_cleanup(void*)@@Base+0x3a> │ │ │ │ vsub.f64 d3, d14, d0 │ │ │ │ - vldr d10, [pc, #296] @ 179b0 ::_cleanup(void*)@@Base+0x24c> │ │ │ │ + vldr d10, [pc, #296] @ 17138 ::_cleanup(void*)@@Base+0x24c> │ │ │ │ vsqrt.f64 d11, d3 │ │ │ │ vmul.f64 d9, d11, d10 │ │ │ │ vcmpe.f64 d9, d15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 17954 ::_cleanup(void*)@@Base+0x1f0> │ │ │ │ - vldr d2, [pc, #284] @ 179b8 ::_cleanup(void*)@@Base+0x254> │ │ │ │ + bmi.n 170dc ::_cleanup(void*)@@Base+0x1f0> │ │ │ │ + vldr d2, [pc, #284] @ 17140 ::_cleanup(void*)@@Base+0x254> │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - vldr d10, [pc, #284] @ 179c0 ::_cleanup(void*)@@Base+0x25c> │ │ │ │ + vldr d10, [pc, #284] @ 17148 ::_cleanup(void*)@@Base+0x25c> │ │ │ │ vdiv.f64 d8, d2, d11 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d2, [pc, #280] @ 179c8 ::_cleanup(void*)@@Base+0x264> │ │ │ │ - vldr d4, [pc, #284] @ 179d0 ::_cleanup(void*)@@Base+0x26c> │ │ │ │ - vldr d11, [pc, #288] @ 179d8 ::_cleanup(void*)@@Base+0x274> │ │ │ │ - vldr d1, [pc, #292] @ 179e0 ::_cleanup(void*)@@Base+0x27c> │ │ │ │ - vldr d5, [pc, #296] @ 179e8 ::_cleanup(void*)@@Base+0x284> │ │ │ │ + vldr d2, [pc, #280] @ 17150 ::_cleanup(void*)@@Base+0x264> │ │ │ │ + vldr d4, [pc, #284] @ 17158 ::_cleanup(void*)@@Base+0x26c> │ │ │ │ + vldr d11, [pc, #288] @ 17160 ::_cleanup(void*)@@Base+0x274> │ │ │ │ + vldr d1, [pc, #292] @ 17168 ::_cleanup(void*)@@Base+0x27c> │ │ │ │ + vldr d5, [pc, #296] @ 17170 ::_cleanup(void*)@@Base+0x284> │ │ │ │ vsqrt.f64 d3, d9 │ │ │ │ - vldr d9, [pc, #296] @ 179f0 ::_cleanup(void*)@@Base+0x28c> │ │ │ │ - vldr d6, [pc, #300] @ 179f8 ::_cleanup(void*)@@Base+0x294> │ │ │ │ - vldr d7, [pc, #304] @ 17a00 ::_cleanup(void*)@@Base+0x29c> │ │ │ │ + vldr d9, [pc, #296] @ 17178 ::_cleanup(void*)@@Base+0x28c> │ │ │ │ + vldr d6, [pc, #300] @ 17180 ::_cleanup(void*)@@Base+0x294> │ │ │ │ + vldr d7, [pc, #304] @ 17188 ::_cleanup(void*)@@Base+0x29c> │ │ │ │ vnmls.f64 d4, d8, d2 │ │ │ │ vdiv.f64 d0, d0, d3 │ │ │ │ vmla.f64 d10, d4, d8 │ │ │ │ vnmls.f64 d11, d10, d8 │ │ │ │ vmla.f64 d1, d11, d8 │ │ │ │ vnmls.f64 d9, d1, d8 │ │ │ │ vmla.f64 d5, d9, d8 │ │ │ │ vmla.f64 d6, d5, d8 │ │ │ │ vmla.f64 d7, d6, d8 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vcvt.f32.f64 s5, d7 │ │ │ │ - b.n 177cc ::_cleanup(void*)@@Base+0x68> │ │ │ │ + b.n 16f54 ::_cleanup(void*)@@Base+0x68> │ │ │ │ vpop {d8-d15} │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - vldr d8, [pc, #256] @ 17a08 ::_cleanup(void*)@@Base+0x2a4> │ │ │ │ - vldr d11, [pc, #260] @ 17a10 ::_cleanup(void*)@@Base+0x2ac> │ │ │ │ + vldr d8, [pc, #256] @ 17190 ::_cleanup(void*)@@Base+0x2a4> │ │ │ │ + vldr d11, [pc, #260] @ 17198 ::_cleanup(void*)@@Base+0x2ac> │ │ │ │ vmul.f64 d1, d9, d8 │ │ │ │ - vldr d2, [pc, #260] @ 17a18 ::_cleanup(void*)@@Base+0x2b4> │ │ │ │ - vldr d6, [pc, #264] @ 17a20 ::_cleanup(void*)@@Base+0x2bc> │ │ │ │ - vldr d3, [pc, #268] @ 17a28 ::_cleanup(void*)@@Base+0x2c4> │ │ │ │ + vldr d2, [pc, #260] @ 171a0 ::_cleanup(void*)@@Base+0x2b4> │ │ │ │ + vldr d6, [pc, #264] @ 171a8 ::_cleanup(void*)@@Base+0x2bc> │ │ │ │ + vldr d3, [pc, #268] @ 171b0 ::_cleanup(void*)@@Base+0x2c4> │ │ │ │ vmov.f64 d7, d14 │ │ │ │ vmul.f64 d10, d1, d1 │ │ │ │ vmla.f64 d11, d10, d2 │ │ │ │ vmla.f64 d6, d11, d10 │ │ │ │ vmov.f64 d4, d6 │ │ │ │ - vldr d6, [pc, #252] @ 17a30 ::_cleanup(void*)@@Base+0x2cc> │ │ │ │ + vldr d6, [pc, #252] @ 171b8 ::_cleanup(void*)@@Base+0x2cc> │ │ │ │ vmla.f64 d6, d4, d10 │ │ │ │ vmov.f64 d9, d6 │ │ │ │ - vldr d6, [pc, #248] @ 17a38 ::_cleanup(void*)@@Base+0x2d4> │ │ │ │ + vldr d6, [pc, #248] @ 171c0 ::_cleanup(void*)@@Base+0x2d4> │ │ │ │ vmla.f64 d6, d9, d10 │ │ │ │ vmla.f64 d3, d6, d10 │ │ │ │ vmla.f64 d7, d3, d10 │ │ │ │ vcvt.f32.f64 s14, d7 │ │ │ │ - b.n 1779e ::_cleanup(void*)@@Base+0x3a> │ │ │ │ - vldr d8, [pc, #176] @ 17a08 ::_cleanup(void*)@@Base+0x2a4> │ │ │ │ - vldr d11, [pc, #180] @ 17a10 ::_cleanup(void*)@@Base+0x2ac> │ │ │ │ + b.n 16f26 ::_cleanup(void*)@@Base+0x3a> │ │ │ │ + vldr d8, [pc, #176] @ 17190 ::_cleanup(void*)@@Base+0x2a4> │ │ │ │ + vldr d11, [pc, #180] @ 17198 ::_cleanup(void*)@@Base+0x2ac> │ │ │ │ vmul.f64 d2, d9, d8 │ │ │ │ - vldr d3, [pc, #180] @ 17a18 ::_cleanup(void*)@@Base+0x2b4> │ │ │ │ - vldr d6, [pc, #184] @ 17a20 ::_cleanup(void*)@@Base+0x2bc> │ │ │ │ - vldr d4, [pc, #188] @ 17a28 ::_cleanup(void*)@@Base+0x2c4> │ │ │ │ + vldr d3, [pc, #180] @ 171a0 ::_cleanup(void*)@@Base+0x2b4> │ │ │ │ + vldr d6, [pc, #184] @ 171a8 ::_cleanup(void*)@@Base+0x2bc> │ │ │ │ + vldr d4, [pc, #188] @ 171b0 ::_cleanup(void*)@@Base+0x2c4> │ │ │ │ vmov.f64 d7, d14 │ │ │ │ vmul.f64 d10, d2, d2 │ │ │ │ vmla.f64 d11, d10, d3 │ │ │ │ vmla.f64 d6, d11, d10 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ - vldr d6, [pc, #172] @ 17a30 ::_cleanup(void*)@@Base+0x2cc> │ │ │ │ + vldr d6, [pc, #172] @ 171b8 ::_cleanup(void*)@@Base+0x2cc> │ │ │ │ vmla.f64 d6, d1, d10 │ │ │ │ vmov.f64 d9, d6 │ │ │ │ - vldr d6, [pc, #168] @ 17a38 ::_cleanup(void*)@@Base+0x2d4> │ │ │ │ + vldr d6, [pc, #168] @ 171c0 ::_cleanup(void*)@@Base+0x2d4> │ │ │ │ vmla.f64 d6, d9, d10 │ │ │ │ vmla.f64 d4, d6, d10 │ │ │ │ vmla.f64 d7, d4, d10 │ │ │ │ vcvt.f32.f64 s5, d7 │ │ │ │ - b.n 177cc ::_cleanup(void*)@@Base+0x68> │ │ │ │ + b.n 16f54 ::_cleanup(void*)@@Base+0x68> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ asrs r4, r0, #2 │ │ │ │ lsrs r2, r0, #1 │ │ │ │ strh r1, [r4, #32] │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ ldmia r7, {r0, r3, r4, r5, r6, r7} │ │ │ │ mov r8, ip │ │ │ │ - b.n 17530 ::setup()@@Base+0x1f4> │ │ │ │ + b.n 16cb8 ::setup()@@Base+0x1f4> │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ push {r2, r4, r7, lr} │ │ │ │ ldrb r5, [r1, #1] │ │ │ │ ldr r7, [r3, #0] │ │ │ │ eors r4, r1 │ │ │ │ ldrh r3, [r4, r3] │ │ │ │ - bl fd392 │ │ │ │ + bl fcb1a │ │ │ │ subs r7, #154 @ 0x9a │ │ │ │ ldrb r0, [r1, #30] │ │ │ │ ldc2 2, cr1, [fp, #-376]! @ 0xfffffe88 │ │ │ │ subs r7, #112 @ 0x70 │ │ │ │ - ldr r4, [pc, #340] @ (17b28 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe8>) │ │ │ │ + ldr r4, [pc, #340] @ (172b0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe8>) │ │ │ │ ldmia r2!, {r3} │ │ │ │ svc 43 @ 0x2b │ │ │ │ subs r7, #144 @ 0x90 │ │ │ │ stmia r7!, {r1, r2, r4} │ │ │ │ subs r5, r7, #3 │ │ │ │ asrs r7, r4, #8 │ │ │ │ subs r7, #149 @ 0x95 │ │ │ │ - bne.n 17a8c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x4c> │ │ │ │ + bne.n 17214 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x4c> │ │ │ │ ldrh r0, [r2, #18] │ │ │ │ stmia r3!, {r0, r1, r4, r5, r6, r7} │ │ │ │ subs r7, #130 @ 0x82 │ │ │ │ - bpl.n 179a2 ::_cleanup(void*)@@Base+0x23e> │ │ │ │ + bpl.n 1712a ::_cleanup(void*)@@Base+0x23e> │ │ │ │ cmp r3, #146 @ 0x92 │ │ │ │ strb r0, [r1, #21] │ │ │ │ subs r7, #98 @ 0x62 │ │ │ │ ldrh r2, [r1, #10] │ │ │ │ - ldr r6, [pc, #76] @ (17a40 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base>) │ │ │ │ - beq.n 1797a ::_cleanup(void*)@@Base+0x216> │ │ │ │ + ldr r6, [pc, #76] @ (171c8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base>) │ │ │ │ + beq.n 17102 ::_cleanup(void*)@@Base+0x216> │ │ │ │ subs r7, #89 @ 0x59 │ │ │ │ ldr r5, [sp, #112] @ 0x70 │ │ │ │ vrshl.u32 d3, d21, d29 │ │ │ │ subs r7, #139 @ 0x8b │ │ │ │ udf #0 │ │ │ │ adds r3, #101 @ 0x65 │ │ │ │ ldrh r5, [r0, #2] │ │ │ │ subs r7, #217 @ 0xd9 │ │ │ │ asrs r1, r2, #4 │ │ │ │ asrs r1, r2, #4 │ │ │ │ asrs r1, r2, #4 │ │ │ │ subs r7, #209 @ 0xd1 │ │ │ │ - b.n 1760e ::setup()@@Base+0x2d2> │ │ │ │ + b.n 16d96 ::setup()@@Base+0x2d2> │ │ │ │ ldrh r1, [r1, #2] │ │ │ │ ldrb r0, [r5, #2] │ │ │ │ subs r7, #162 @ 0xa2 │ │ │ │ - ldr r0, [pc, #464] @ (17bec ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1ac>) │ │ │ │ + ldr r0, [pc, #464] @ (17374 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1ac>) │ │ │ │ ldrh r5, [r0, r3] │ │ │ │ stmia r3!, {r0, r1, r2, r4, r6, r7} │ │ │ │ subs r7, #114 @ 0x72 │ │ │ │ adds r2, #170 @ 0xaa │ │ │ │ strb r7, [r4, #19] │ │ │ │ lsls r4, r6, #22 │ │ │ │ subs r7, #209 @ 0xd1 │ │ │ │ ldrh r7, [r4, #36] @ 0x24 │ │ │ │ - b.n 17676 ::setup()@@Base+0x33a> │ │ │ │ + b.n 16dfe ::setup()@@Base+0x33a> │ │ │ │ subs r6, r7, #7 │ │ │ │ ands r4, r1 │ │ │ │ str r6, [sp, #176] @ 0xb0 │ │ │ │ subs r7, #199 @ 0xc7 │ │ │ │ - ldr r6, [pc, #864] @ (17d98 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x358>) │ │ │ │ + ldr r6, [pc, #864] @ (17520 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x358>) │ │ │ │ subs r7, #243 @ 0xf3 │ │ │ │ adds r0, #164 @ 0xa4 │ │ │ │ @ instruction: 0xb894 │ │ │ │ @ instruction: 0xb833 │ │ │ │ ands r0, r1 │ │ │ │ │ │ │ │ -00017a40 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base>: │ │ │ │ +000171c8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base>: │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ movs r7, #0 │ │ │ │ vpush {d8-d15} │ │ │ │ - ldr r6, [pc, #196] @ (17b10 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd0>) │ │ │ │ - ldr r3, [pc, #196] @ (17b14 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd4>) │ │ │ │ + ldr r6, [pc, #196] @ (17298 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd0>) │ │ │ │ + ldr r3, [pc, #196] @ (1729c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd4>) │ │ │ │ add r6, pc │ │ │ │ - vldr d10, [pc, #140] @ 17ae0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa0> │ │ │ │ + vldr d10, [pc, #140] @ 17268 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa0> │ │ │ │ sub sp, #140 @ 0x8c │ │ │ │ str r0, [sp, #68] @ 0x44 │ │ │ │ mov.w r0, #1840 @ 0x730 │ │ │ │ str r1, [sp, #88] @ 0x58 │ │ │ │ ldr r1, [r6, r3] │ │ │ │ - vldr d9, [pc, #132] @ 17ae8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa8> │ │ │ │ + vldr d9, [pc, #132] @ 17270 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa8> │ │ │ │ ldr r2, [r1, #0] │ │ │ │ str r1, [sp, #92] @ 0x5c │ │ │ │ str r2, [sp, #132] @ 0x84 │ │ │ │ blx 6e88 │ │ │ │ mov.w r2, #1840 @ 0x730 │ │ │ │ movs r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -20832,52 +20154,52 @@ │ │ │ │ str.w r7, [r4, #308] @ 0x134 │ │ │ │ movs r2, #128 @ 0x80 │ │ │ │ str r3, [r4, #32] │ │ │ │ movs r7, #31 │ │ │ │ strd r0, r7, [r4, #44] @ 0x2c │ │ │ │ mov r0, r5 │ │ │ │ blx 7084 │ │ │ │ - vldr d1, [pc, #64] @ 17af0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb0> │ │ │ │ + vldr d1, [pc, #64] @ 17278 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb0> │ │ │ │ mov r3, r8 │ │ │ │ movw r1, #63875 @ 0xf983 │ │ │ │ mov.w r0, #1065353216 @ 0x3f800000 │ │ │ │ movt r1, #9250 @ 0x2422 │ │ │ │ add.w ip, r8, #128 @ 0x80 │ │ │ │ movs r7, #1 │ │ │ │ str.w r1, [r3], #4 │ │ │ │ vstr d10, [sp, #104] @ 0x68 │ │ │ │ - vldr d2, [pc, #40] @ 17af8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb8> │ │ │ │ + vldr d2, [pc, #40] @ 17280 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb8> │ │ │ │ vstr d1, [sp, #112] @ 0x70 │ │ │ │ - vldr d3, [pc, #40] @ 17b00 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc0> │ │ │ │ - vldr d4, [pc, #44] @ 17b08 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc8> │ │ │ │ - b.n 17ba8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x168> │ │ │ │ + vldr d3, [pc, #40] @ 17288 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc0> │ │ │ │ + vldr d4, [pc, #44] @ 17290 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc8> │ │ │ │ + b.n 17330 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x168> │ │ │ │ nop │ │ │ │ subs r3, #207 @ 0xcf │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 17d60 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x320>) │ │ │ │ + add r0, pc, #632 @ (adr r0, 174e8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x320>) │ │ │ │ itte al │ │ │ │ @ instruction: 0xea469eff │ │ │ │ ldrhal r3, [r3, #62] @ 0x3e │ │ │ │ stmia r0!, {r0, r1, r2, r5} │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ pop {r6, r7} │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 17d78 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x338>) │ │ │ │ + add r0, pc, #632 @ (adr r0, 17500 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x338>) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ - bvs.n 17a2e ::_cleanup(void*)@@Base+0x2ca> │ │ │ │ + bvs.n 171b6 ::_cleanup(void*)@@Base+0x2ca> │ │ │ │ @ instruction: 0xe8262e0b │ │ │ │ subs r6, #17 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ - add r7, sp, #680 @ 0x2a8 │ │ │ │ + @ instruction: 0xb822 │ │ │ │ movs r3, r0 │ │ │ │ lsls r4, r4, #11 │ │ │ │ movs r0, r0 │ │ │ │ add r2, sp, #136 @ 0x88 │ │ │ │ vabs.f64 d0, d7 │ │ │ │ add.w lr, r2, r7, lsl #3 │ │ │ │ eor.w r1, r9, #1 │ │ │ │ @@ -20887,15 +20209,15 @@ │ │ │ │ vcmpe.f64 d0, d3 │ │ │ │ vnmls.f64 d5, d10, d2 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ strmi r0, [r3, #0] │ │ │ │ vmov.f64 d6, d5 │ │ │ │ vstr d5, [sl, #-32] @ 0xffffffe0 │ │ │ │ - bmi.n 17b56 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x116> │ │ │ │ + bmi.n 172de ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x116> │ │ │ │ vdiv.f64 d5, d6, d7 │ │ │ │ vcvt.f32.f64 s1, d5 │ │ │ │ vstr s1, [r3] │ │ │ │ add.w fp, sp, #136 @ 0x88 │ │ │ │ eor.w r7, r1, #1 │ │ │ │ add.w r9, fp, r9, lsl #3 │ │ │ │ add.w sl, sp, #136 @ 0x88 │ │ │ │ @@ -20930,18 +20252,18 @@ │ │ │ │ vadd.f64 d7, d9, d4 │ │ │ │ vstr d10, [fp, #-32] @ 0xffffffe0 │ │ │ │ ittt pl │ │ │ │ vdivpl.f64 d5, d10, d9 │ │ │ │ vcvtpl.f32.f64 s10, d5 │ │ │ │ vstrpl s10, [r3, #-4] │ │ │ │ cmp ip, r3 │ │ │ │ - bne.n 17b18 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd8> │ │ │ │ + bne.n 172a0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd8> │ │ │ │ mov r0, r8 │ │ │ │ - vldr d10, [pc, #956] @ 17fa8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x568> │ │ │ │ - bl 17780 ::_cleanup(void*)@@Base+0x1c> │ │ │ │ + vldr d10, [pc, #956] @ 17730 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x568> │ │ │ │ + bl 16f08 ::_cleanup(void*)@@Base+0x1c> │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ add.w r2, r4, #52 @ 0x34 │ │ │ │ add.w r8, r3, #128 @ 0x80 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r2 │ │ │ │ mov ip, r1 │ │ │ │ mov fp, r0 │ │ │ │ @@ -20976,35 +20298,35 @@ │ │ │ │ vadd.f64 d0, d6, d3 │ │ │ │ vcvt.f64.f32 d4, s15 │ │ │ │ vadd.f64 d7, d0, d4 │ │ │ │ vcvt.f64.f32 d1, s17 │ │ │ │ vadd.f64 d8, d7, d1 │ │ │ │ vcvt.f64.f32 d9, s19 │ │ │ │ vadd.f64 d10, d8, d9 │ │ │ │ - bne.n 17bfe ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1be> │ │ │ │ + bne.n 17386 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1be> │ │ │ │ vmov.f64 d11, #112 @ 0x3f800000 1.0 │ │ │ │ subs r7, r5, r2 │ │ │ │ subs r1, r7, #4 │ │ │ │ lsrs r0, r1, #2 │ │ │ │ adds r0, #1 │ │ │ │ ands.w r7, r0, #7 │ │ │ │ vdiv.f64 d12, d11, d10 │ │ │ │ - beq.n 17d36 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2f6> │ │ │ │ + beq.n 174be ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2f6> │ │ │ │ cmp r7, #1 │ │ │ │ - beq.n 17d1e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2de> │ │ │ │ + beq.n 174a6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2de> │ │ │ │ cmp r7, #2 │ │ │ │ - beq.n 17d0a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2ca> │ │ │ │ + beq.n 17492 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2ca> │ │ │ │ cmp r7, #3 │ │ │ │ - beq.n 17cf6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2b6> │ │ │ │ + beq.n 1747e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2b6> │ │ │ │ cmp r7, #4 │ │ │ │ - beq.n 17ce2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2a2> │ │ │ │ + beq.n 1746a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2a2> │ │ │ │ cmp r7, #5 │ │ │ │ - beq.n 17cce ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x28e> │ │ │ │ + beq.n 17456 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x28e> │ │ │ │ cmp r7, #6 │ │ │ │ - bne.w 1904e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x160e> │ │ │ │ + bne.w 187d6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x160e> │ │ │ │ vldr s23, [r2] │ │ │ │ vcvt.f64.f32 d14, s23 │ │ │ │ vmul.f64 d7, d14, d12 │ │ │ │ vcvt.f32.f64 s27, d7 │ │ │ │ vstmia r2!, {s27} │ │ │ │ vldr s29, [r2] │ │ │ │ vcvt.f64.f32 d15, s29 │ │ │ │ @@ -21028,15 +20350,15 @@ │ │ │ │ vstmia r2!, {s9} │ │ │ │ vldr s15, [r2] │ │ │ │ vcvt.f64.f32 d3, s15 │ │ │ │ vmul.f64 d7, d3, d12 │ │ │ │ vcvt.f32.f64 s17, d7 │ │ │ │ vstmia r2!, {s17} │ │ │ │ cmp r5, r2 │ │ │ │ - beq.n 17dde ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x39e> │ │ │ │ + beq.n 17566 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x39e> │ │ │ │ vldr s19, [r2] │ │ │ │ mov r9, r2 │ │ │ │ adds r2, #32 │ │ │ │ vcvt.f64.f32 d0, s19 │ │ │ │ vmul.f64 d7, d0, d12 │ │ │ │ vcvt.f32.f64 s8, d7 │ │ │ │ vstmia r9!, {s8} │ │ │ │ @@ -21072,34 +20394,34 @@ │ │ │ │ vstr s29, [r2, #-16] │ │ │ │ vcvt.f32.f64 s1, d4 │ │ │ │ vstr s31, [r2, #-12] │ │ │ │ vcvt.f32.f64 s11, d7 │ │ │ │ vstr s1, [r2, #-8] │ │ │ │ cmp r5, r2 │ │ │ │ vstr s11, [r2, #-4] │ │ │ │ - bne.n 17d36 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2f6> │ │ │ │ + bne.n 174be ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x2f6> │ │ │ │ sub.w r5, r8, r3 │ │ │ │ vadd.f64 d12, d12, d12 │ │ │ │ subs r2, r5, #4 │ │ │ │ lsrs r1, r2, #2 │ │ │ │ adds r1, #1 │ │ │ │ ands.w r0, r1, #7 │ │ │ │ - beq.n 17e88 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x448> │ │ │ │ + beq.n 17610 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x448> │ │ │ │ cmp r0, #1 │ │ │ │ - beq.n 17e70 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x430> │ │ │ │ + beq.n 175f8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x430> │ │ │ │ cmp r0, #2 │ │ │ │ - beq.n 17e5c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x41c> │ │ │ │ + beq.n 175e4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x41c> │ │ │ │ cmp r0, #3 │ │ │ │ - beq.n 17e48 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x408> │ │ │ │ + beq.n 175d0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x408> │ │ │ │ cmp r0, #4 │ │ │ │ - beq.n 17e34 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x3f4> │ │ │ │ + beq.n 175bc ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x3f4> │ │ │ │ cmp r0, #5 │ │ │ │ - beq.n 17e20 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x3e0> │ │ │ │ + beq.n 175a8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x3e0> │ │ │ │ cmp r0, #6 │ │ │ │ - bne.w 19066 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1626> │ │ │ │ + bne.w 187ee ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1626> │ │ │ │ vldr s7, [r3] │ │ │ │ vcvt.f64.f32 d3, s7 │ │ │ │ vmul.f64 d7, d3, d12 │ │ │ │ vcvt.f32.f64 s9, d7 │ │ │ │ vstmia r3!, {s9} │ │ │ │ vldr s15, [r3] │ │ │ │ vcvt.f64.f32 d4, s15 │ │ │ │ @@ -21123,15 +20445,15 @@ │ │ │ │ vstmia r3!, {s21} │ │ │ │ vldr s23, [r3] │ │ │ │ vcvt.f64.f32 d14, s23 │ │ │ │ vmul.f64 d7, d14, d12 │ │ │ │ vcvt.f32.f64 s30, d7 │ │ │ │ vstmia r3!, {s30} │ │ │ │ cmp r8, r3 │ │ │ │ - beq.n 17f30 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x4f0> │ │ │ │ + beq.n 176b8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x4f0> │ │ │ │ vldr s12, [r3] │ │ │ │ mov lr, r3 │ │ │ │ adds r3, #32 │ │ │ │ vcvt.f64.f32 d0, s12 │ │ │ │ vmul.f64 d7, d0, d12 │ │ │ │ vcvt.f32.f64 s14, d7 │ │ │ │ vstmia lr!, {s14} │ │ │ │ @@ -21167,61 +20489,61 @@ │ │ │ │ vstr s19, [r3, #-12] │ │ │ │ vcvt.f32.f64 s11, d5 │ │ │ │ vstr s20, [r3, #-8] │ │ │ │ vcvt.f32.f64 s22, d7 │ │ │ │ vstr s11, [r3, #-24] @ 0xffffffe8 │ │ │ │ cmp r8, r3 │ │ │ │ vstr s22, [r3, #-4] │ │ │ │ - bne.n 17e88 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x448> │ │ │ │ + bne.n 17610 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x448> │ │ │ │ movs r0, #128 @ 0x80 │ │ │ │ add.w r5, r4, #460 @ 0x1cc │ │ │ │ blx 7400 │ │ │ │ movs r1, #1 │ │ │ │ movs r7, #7 │ │ │ │ mov.w r8, #31 │ │ │ │ - vldr d8, [pc, #108] @ 17fb0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x570> │ │ │ │ + vldr d8, [pc, #108] @ 17738 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x570> │ │ │ │ movw r9, #63875 @ 0xf983 │ │ │ │ mov.w fp, #1065353216 @ 0x3f800000 │ │ │ │ movt r9, #9378 @ 0x24a2 │ │ │ │ - vldr d12, [pc, #100] @ 17fb8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x578> │ │ │ │ - vldr d13, [pc, #104] @ 17fc0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x580> │ │ │ │ - vldr d14, [pc, #108] @ 17fc8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x588> │ │ │ │ + vldr d12, [pc, #100] @ 17740 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x578> │ │ │ │ + vldr d13, [pc, #104] @ 17748 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x580> │ │ │ │ + vldr d14, [pc, #108] @ 17750 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x588> │ │ │ │ mov sl, r0 │ │ │ │ movs r0, #32 │ │ │ │ str.w sl, [r4, #320] @ 0x140 │ │ │ │ blx 7348 │ │ │ │ movs r3, #0 │ │ │ │ mov r1, r3 │ │ │ │ str.w r3, [r4, #316] @ 0x13c │ │ │ │ str.w r3, [r4, #588] @ 0x24c │ │ │ │ movs r2, #128 @ 0x80 │ │ │ │ str.w r7, [r4, #312] @ 0x138 │ │ │ │ strd r0, r8, [r4, #324] @ 0x144 │ │ │ │ mov r0, r5 │ │ │ │ blx 7084 │ │ │ │ - vldr d5, [pc, #72] @ 17fd0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x590> │ │ │ │ + vldr d5, [pc, #72] @ 17758 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x590> │ │ │ │ mov r0, sl │ │ │ │ add.w r3, sl, #128 @ 0x80 │ │ │ │ mov.w lr, #1 │ │ │ │ str.w r9, [r0], #4 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d5, [sp, #112] @ 0x70 │ │ │ │ - vldr d1, [pc, #52] @ 17fd8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x598> │ │ │ │ - b.n 18078 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x638> │ │ │ │ + vldr d1, [pc, #52] @ 17760 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x598> │ │ │ │ + b.n 17800 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x638> │ │ │ │ nop │ │ │ │ ... │ │ │ │ add r1, sp, #408 @ 0x198 │ │ │ │ - add r6, pc, #696 @ (adr r6, 1826c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x82c>) │ │ │ │ + add r6, pc, #696 @ (adr r6, 179f4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x82c>) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ it le │ │ │ │ ldrhle r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ - bvs.n 17eee ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x4ae> │ │ │ │ + bvs.n 17676 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x4ae> │ │ │ │ @ instruction: 0xe8262e0b │ │ │ │ subs r6, #17 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #217 @ 0xd9 │ │ │ │ movs r0, r0 │ │ │ │ @@ -21242,15 +20564,15 @@ │ │ │ │ vcmpe.f64 d7, d13 │ │ │ │ vnmls.f64 d0, d8, d12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ strmi.w fp, [r0] │ │ │ │ vmov.f64 d6, d0 │ │ │ │ vstr d0, [r2, #-32] @ 0xffffffe0 │ │ │ │ - bmi.n 1802a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5ea> │ │ │ │ + bmi.n 177b2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5ea> │ │ │ │ vdiv.f64 d5, d0, d15 │ │ │ │ vcvt.f32.f64 s21, d5 │ │ │ │ vstr s21, [r0] │ │ │ │ add r1, sp, #136 @ 0x88 │ │ │ │ eor.w lr, r8, #1 │ │ │ │ add.w ip, r1, ip, lsl #3 │ │ │ │ add r2, sp, #136 @ 0x88 │ │ │ │ @@ -21285,18 +20607,18 @@ │ │ │ │ vadd.f64 d15, d1, d14 │ │ │ │ vstr d8, [r1, #-32] @ 0xffffffe0 │ │ │ │ ittt pl │ │ │ │ vdivpl.f64 d5, d8, d1 │ │ │ │ vcvtpl.f32.f64 s10, d5 │ │ │ │ vstrpl s10, [r0, #-4] │ │ │ │ cmp r3, r0 │ │ │ │ - bne.n 17fe8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5a8> │ │ │ │ + bne.n 17770 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5a8> │ │ │ │ mov r0, sl │ │ │ │ - vldr d8, [pc, #-216] @ 17fe0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5a0> │ │ │ │ - bl 17780 ::_cleanup(void*)@@Base+0x1c> │ │ │ │ + vldr d8, [pc, #-216] @ 17768 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5a0> │ │ │ │ + bl 16f08 ::_cleanup(void*)@@Base+0x1c> │ │ │ │ ldr.w r3, [r4, #320] @ 0x140 │ │ │ │ add.w r2, r4, #332 @ 0x14c │ │ │ │ add.w sl, r3, #128 @ 0x80 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r2 │ │ │ │ mov fp, r1 │ │ │ │ mov ip, r0 │ │ │ │ @@ -21331,35 +20653,35 @@ │ │ │ │ vadd.f64 d5, d6, d14 │ │ │ │ vcvt.f64.f32 d15, s31 │ │ │ │ vadd.f64 d2, d5, d15 │ │ │ │ vcvt.f64.f32 d0, s1 │ │ │ │ vadd.f64 d1, d2, d0 │ │ │ │ vcvt.f64.f32 d7, s15 │ │ │ │ vadd.f64 d8, d1, d7 │ │ │ │ - bne.n 180ce ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x68e> │ │ │ │ + bne.n 17856 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x68e> │ │ │ │ vmov.f64 d3, #112 @ 0x3f800000 1.0 │ │ │ │ subs r7, r5, r2 │ │ │ │ subs r1, r7, #4 │ │ │ │ lsrs r0, r1, #2 │ │ │ │ adds r0, #1 │ │ │ │ ands.w r7, r0, #7 │ │ │ │ vdiv.f64 d9, d3, d8 │ │ │ │ - beq.n 18206 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x7c6> │ │ │ │ + beq.n 1798e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x7c6> │ │ │ │ cmp r7, #1 │ │ │ │ - beq.n 181ee ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x7ae> │ │ │ │ + beq.n 17976 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x7ae> │ │ │ │ cmp r7, #2 │ │ │ │ - beq.n 181da ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x79a> │ │ │ │ + beq.n 17962 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x79a> │ │ │ │ cmp r7, #3 │ │ │ │ - beq.n 181c6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x786> │ │ │ │ + beq.n 1794e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x786> │ │ │ │ cmp r7, #4 │ │ │ │ - beq.n 181b2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x772> │ │ │ │ + beq.n 1793a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x772> │ │ │ │ cmp r7, #5 │ │ │ │ - beq.n 1819e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x75e> │ │ │ │ + beq.n 17926 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x75e> │ │ │ │ cmp r7, #6 │ │ │ │ - bne.w 19036 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x15f6> │ │ │ │ + bne.w 187be ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x15f6> │ │ │ │ vldr s9, [r2] │ │ │ │ vcvt.f64.f32 d10, s9 │ │ │ │ vmul.f64 d7, d10, d9 │ │ │ │ vcvt.f32.f64 s3, d7 │ │ │ │ vstmia r2!, {s3} │ │ │ │ vldr s17, [r2] │ │ │ │ vcvt.f64.f32 d11, s17 │ │ │ │ @@ -21383,15 +20705,15 @@ │ │ │ │ vstmia r2!, {s29} │ │ │ │ vldr s31, [r2] │ │ │ │ vcvt.f64.f32 d14, s31 │ │ │ │ vmul.f64 d7, d14, d9 │ │ │ │ vcvt.f32.f64 s1, d7 │ │ │ │ vstmia r2!, {s1} │ │ │ │ cmp r2, r5 │ │ │ │ - beq.n 182ae ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x86e> │ │ │ │ + beq.n 17a36 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x86e> │ │ │ │ vldr s15, [r2] │ │ │ │ mov lr, r2 │ │ │ │ adds r2, #32 │ │ │ │ vcvt.f64.f32 d5, s15 │ │ │ │ vmul.f64 d7, d5, d9 │ │ │ │ vcvt.f32.f64 s30, d7 │ │ │ │ vstmia lr!, {s30} │ │ │ │ @@ -21427,35 +20749,35 @@ │ │ │ │ vstr s21, [r2, #-12] │ │ │ │ vcvt.f32.f64 s11, d5 │ │ │ │ vstr s9, [r2, #-8] │ │ │ │ vcvt.f32.f64 s25, d7 │ │ │ │ vstr s11, [r2, #-24] @ 0xffffffe8 │ │ │ │ cmp r2, r5 │ │ │ │ vstr s25, [r2, #-4] │ │ │ │ - bne.n 18206 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x7c6> │ │ │ │ + bne.n 1798e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x7c6> │ │ │ │ vmov.f64 d5, #16 @ 0x40800000 4.0 │ │ │ │ sub.w r5, sl, r3 │ │ │ │ subs r2, r5, #4 │ │ │ │ lsrs r1, r2, #2 │ │ │ │ adds r1, #1 │ │ │ │ ands.w r0, r1, #7 │ │ │ │ vmul.f64 d9, d9, d5 │ │ │ │ - beq.n 1835c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x91c> │ │ │ │ + beq.n 17ae4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x91c> │ │ │ │ cmp r0, #1 │ │ │ │ - beq.n 18344 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x904> │ │ │ │ + beq.n 17acc ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x904> │ │ │ │ cmp r0, #2 │ │ │ │ - beq.n 18330 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x8f0> │ │ │ │ + beq.n 17ab8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x8f0> │ │ │ │ cmp r0, #3 │ │ │ │ - beq.n 1831c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x8dc> │ │ │ │ + beq.n 17aa4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x8dc> │ │ │ │ cmp r0, #4 │ │ │ │ - beq.n 18308 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x8c8> │ │ │ │ + beq.n 17a90 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x8c8> │ │ │ │ cmp r0, #5 │ │ │ │ - beq.n 182f4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x8b4> │ │ │ │ + beq.n 17a7c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x8b4> │ │ │ │ cmp r0, #6 │ │ │ │ - bne.w 1907e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x163e> │ │ │ │ + bne.w 18806 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x163e> │ │ │ │ vldr s27, [r3] │ │ │ │ vcvt.f64.f32 d2, s27 │ │ │ │ vmul.f64 d7, d2, d9 │ │ │ │ vcvt.f32.f64 s29, d7 │ │ │ │ vstmia r3!, {s29} │ │ │ │ vldr s31, [r3] │ │ │ │ vcvt.f64.f32 d0, s31 │ │ │ │ @@ -21479,15 +20801,15 @@ │ │ │ │ vstmia r3!, {s20} │ │ │ │ vldr s22, [r3] │ │ │ │ vcvt.f64.f32 d12, s22 │ │ │ │ vmul.f64 d7, d12, d9 │ │ │ │ vcvt.f32.f64 s26, d7 │ │ │ │ vstmia r3!, {s26} │ │ │ │ cmp sl, r3 │ │ │ │ - beq.n 18404 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x9c4> │ │ │ │ + beq.n 17b8c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x9c4> │ │ │ │ vldr s12, [r3] │ │ │ │ mov r9, r3 │ │ │ │ adds r3, #32 │ │ │ │ vcvt.f64.f32 d14, s12 │ │ │ │ vmul.f64 d7, d14, d9 │ │ │ │ vcvt.f32.f64 s3, d7 │ │ │ │ vstmia r9!, {s3} │ │ │ │ @@ -21523,24 +20845,24 @@ │ │ │ │ vstr s2, [r3, #-12] │ │ │ │ vcvt.f32.f64 s11, d5 │ │ │ │ vstr s6, [r3, #-8] │ │ │ │ vcvt.f32.f64 s15, d7 │ │ │ │ vstr s11, [r3, #-24] @ 0xffffffe8 │ │ │ │ cmp sl, r3 │ │ │ │ vstr s15, [r3, #-4] │ │ │ │ - bne.n 1835c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x91c> │ │ │ │ + bne.n 17ae4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x91c> │ │ │ │ mov.w r0, #256 @ 0x100 │ │ │ │ add.w r8, r4, #868 @ 0x364 │ │ │ │ blx 7400 │ │ │ │ movs r1, #1 │ │ │ │ mov.w fp, #0 │ │ │ │ movs r7, #63 @ 0x3f │ │ │ │ - vldr d9, [pc, #92] @ 18478 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa38> │ │ │ │ - vldr d10, [pc, #96] @ 18480 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa40> │ │ │ │ - vldr d11, [pc, #100] @ 18488 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa48> │ │ │ │ + vldr d9, [pc, #92] @ 17c00 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa38> │ │ │ │ + vldr d10, [pc, #96] @ 17c08 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa40> │ │ │ │ + vldr d11, [pc, #100] @ 17c10 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa48> │ │ │ │ mov r9, r0 │ │ │ │ movs r0, #32 │ │ │ │ str.w r9, [r4, #600] @ 0x258 │ │ │ │ mov r5, r9 │ │ │ │ blx 7348 │ │ │ │ mov.w r2, #256 @ 0x100 │ │ │ │ mov r1, fp │ │ │ │ @@ -21550,39 +20872,39 @@ │ │ │ │ str.w fp, [r4, #596] @ 0x254 │ │ │ │ mov.w r7, #1065353216 @ 0x3f800000 │ │ │ │ str.w fp, [r4, #1124] @ 0x464 │ │ │ │ str.w r3, [r4, #592] @ 0x250 │ │ │ │ str.w r0, [r4, #604] @ 0x25c │ │ │ │ mov r0, r8 │ │ │ │ blx 7084 │ │ │ │ - vldr d5, [pc, #48] @ 18490 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa50> │ │ │ │ + vldr d5, [pc, #48] @ 17c18 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa50> │ │ │ │ mov r1, fp │ │ │ │ mov r0, r9 │ │ │ │ - vldr d2, [pc, #48] @ 18498 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa58> │ │ │ │ + vldr d2, [pc, #48] @ 17c20 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa58> │ │ │ │ vstr d5, [sp, #104] @ 0x68 │ │ │ │ - vldr d0, [pc, #48] @ 184a0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa60> │ │ │ │ + vldr d0, [pc, #48] @ 17c28 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa60> │ │ │ │ vstr d2, [sp, #112] @ 0x70 │ │ │ │ - b.n 185a4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb64> │ │ │ │ + b.n 17d2c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb64> │ │ │ │ nop │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ - bvs.n 183ae ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x96e> │ │ │ │ + bvs.n 17b36 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x96e> │ │ │ │ @ instruction: 0xe8262e0b │ │ │ │ subs r6, #17 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ - add r6, pc, #40 @ (adr r6, 184bc ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa7c>) │ │ │ │ + add r6, pc, #40 @ (adr r6, 17c44 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa7c>) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w fp, [r8, #4040] @ 0xfc8 │ │ │ │ add r1, sp, #408 @ 0x198 │ │ │ │ - add r6, pc, #696 @ (adr r6, 18754 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd14>) │ │ │ │ + add r6, pc, #696 @ (adr r6, 17edc ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd14>) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ it le │ │ │ │ cmple r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ stmia r0!, {r0, r3, r4} │ │ │ │ movs r0, r0 │ │ │ │ @@ -21591,43 +20913,43 @@ │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5} │ │ │ │ udf #0 │ │ │ │ adds r3, #101 @ 0x65 │ │ │ │ ldrh r5, [r0, #2] │ │ │ │ subs r7, #217 @ 0xd9 │ │ │ │ ldmia r7, {r0, r3, r4, r5, r6, r7} │ │ │ │ mov r8, ip │ │ │ │ - b.n 18038 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5f8> │ │ │ │ + b.n 177c0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x5f8> │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ ldr r5, [sp, #112] @ 0x70 │ │ │ │ vrshl.u32 d3, d21, d29 │ │ │ │ subs r7, #139 @ 0x8b │ │ │ │ ldrh r2, [r1, #10] │ │ │ │ - ldr r6, [pc, #76] @ (18518 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xad8>) │ │ │ │ - beq.n 18452 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa12> │ │ │ │ + ldr r6, [pc, #76] @ (17ca0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xad8>) │ │ │ │ + beq.n 17bda ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa12> │ │ │ │ subs r7, #89 @ 0x59 │ │ │ │ - bpl.n 1848a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa4a> │ │ │ │ + bpl.n 17c12 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa4a> │ │ │ │ cmp r3, #146 @ 0x92 │ │ │ │ strb r0, [r1, #21] │ │ │ │ subs r7, #98 @ 0x62 │ │ │ │ push {r2, r4, r7, lr} │ │ │ │ ldrb r5, [r1, #1] │ │ │ │ ldr r7, [r3, #0] │ │ │ │ eors r4, r1 │ │ │ │ - bne.n 1858c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb4c> │ │ │ │ + bne.n 17d14 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb4c> │ │ │ │ ldrh r0, [r2, #18] │ │ │ │ stmia r3!, {r0, r1, r4, r5, r6, r7} │ │ │ │ subs r7, #130 @ 0x82 │ │ │ │ stmia r7!, {r1, r2, r4} │ │ │ │ subs r5, r7, #3 │ │ │ │ asrs r7, r4, #8 │ │ │ │ subs r7, #149 @ 0x95 │ │ │ │ ldrh r3, [r4, r3] │ │ │ │ - bl fdec2 │ │ │ │ + bl fd64a │ │ │ │ subs r7, #154 @ 0x9a │ │ │ │ - ldr r4, [pc, #340] @ (18650 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc10>) │ │ │ │ + ldr r4, [pc, #340] @ (17dd8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc10>) │ │ │ │ ldmia r2!, {r3} │ │ │ │ svc 43 @ 0x2b │ │ │ │ subs r7, #144 @ 0x90 │ │ │ │ ldrb r0, [r1, #30] │ │ │ │ ldc2 2, cr1, [fp, #-376]! @ 0xfffffe88 │ │ │ │ subs r7, #112 @ 0x70 │ │ │ │ ... │ │ │ │ @@ -21641,15 +20963,15 @@ │ │ │ │ vcmpe.f64 d14, d10 │ │ │ │ vnmls.f64 d13, d2, d9 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ strmi r7, [r0, #0] │ │ │ │ vmov.f64 d6, d13 │ │ │ │ vstr d13, [r2, #-32] @ 0xffffffe0 │ │ │ │ - bmi.n 18550 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb10> │ │ │ │ + bmi.n 17cd8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xb10> │ │ │ │ vdiv.f64 d5, d13, d12 │ │ │ │ vcvt.f32.f64 s5, d5 │ │ │ │ vstr s5, [r0] │ │ │ │ add.w fp, sp, #136 @ 0x88 │ │ │ │ eor.w r1, lr, #1 │ │ │ │ add.w ip, fp, ip, lsl #3 │ │ │ │ add r3, sp, #136 @ 0x88 │ │ │ │ @@ -21685,44 +21007,44 @@ │ │ │ │ vadd.f64 d12, d0, d11 │ │ │ │ vstr d2, [r2, #-32] @ 0xffffffe0 │ │ │ │ ittt pl │ │ │ │ vdivpl.f64 d5, d2, d0 │ │ │ │ vcvtpl.f32.f64 s10, d5 │ │ │ │ vstrpl s10, [r0, #-4] │ │ │ │ cmp r0, sl │ │ │ │ - bne.n 18510 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xad0> │ │ │ │ + bne.n 17c98 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xad0> │ │ │ │ sub.w r7, sl, r9 │ │ │ │ mov fp, r9 │ │ │ │ lsls r3, r7, #29 │ │ │ │ - vldr d12, [pc, #-324] @ 184a8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa68> │ │ │ │ + vldr d12, [pc, #-324] @ 17c30 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa68> │ │ │ │ vmov.f64 d14, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f32 s27, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f64 d15, #14 @ 0x40700000 3.750 │ │ │ │ - bpl.w 18f96 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1556> │ │ │ │ - vldr d8, [pc, #-248] @ 18508 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xac8> │ │ │ │ - vldr d4, [pc, #-332] @ 184b8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa78> │ │ │ │ + bpl.w 1871e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1556> │ │ │ │ + vldr d8, [pc, #-248] @ 17c90 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xac8> │ │ │ │ + vldr d4, [pc, #-332] @ 17c40 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa78> │ │ │ │ vsqrt.f64 d7, d8 │ │ │ │ vmul.f64 d9, d7, d4 │ │ │ │ vcmpe.f64 d9, d15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 19184 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1744> │ │ │ │ - vldr d1, [pc, #-324] @ 184d8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa98> │ │ │ │ + bmi.w 1890c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1744> │ │ │ │ + vldr d1, [pc, #-324] @ 17c60 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa98> │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - vldr d10, [pc, #-308] @ 184f0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xab0> │ │ │ │ + vldr d10, [pc, #-308] @ 17c78 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xab0> │ │ │ │ vdiv.f64 d8, d1, d7 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d3, [pc, #-304] @ 18500 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xac0> │ │ │ │ - vldr d5, [pc, #-316] @ 184f8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xab8> │ │ │ │ - vldr d11, [pc, #-336] @ 184e8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xaa8> │ │ │ │ - vldr d1, [pc, #-348] @ 184e0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xaa0> │ │ │ │ - vldr d2, [pc, #-368] @ 184d0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa90> │ │ │ │ + vldr d3, [pc, #-304] @ 17c88 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xac0> │ │ │ │ + vldr d5, [pc, #-316] @ 17c80 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xab8> │ │ │ │ + vldr d11, [pc, #-336] @ 17c70 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xaa8> │ │ │ │ + vldr d1, [pc, #-348] @ 17c68 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xaa0> │ │ │ │ + vldr d2, [pc, #-368] @ 17c58 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa90> │ │ │ │ vsqrt.f64 d4, d9 │ │ │ │ - vldr d9, [pc, #-384] @ 184c8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa88> │ │ │ │ - vldr d6, [pc, #-396] @ 184c0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa80> │ │ │ │ - vldr d7, [pc, #-416] @ 184b0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa70> │ │ │ │ + vldr d9, [pc, #-384] @ 17c50 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa88> │ │ │ │ + vldr d6, [pc, #-396] @ 17c48 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa80> │ │ │ │ + vldr d7, [pc, #-416] @ 17c38 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xa70> │ │ │ │ vnmls.f64 d5, d8, d3 │ │ │ │ vdiv.f64 d0, d0, d4 │ │ │ │ vmla.f64 d10, d5, d8 │ │ │ │ vnmls.f64 d11, d10, d8 │ │ │ │ vmla.f64 d1, d11, d8 │ │ │ │ vnmls.f64 d9, d1, d8 │ │ │ │ vmla.f64 d2, d9, d8 │ │ │ │ @@ -21732,37 +21054,37 @@ │ │ │ │ vcvt.f32.f64 s19, d7 │ │ │ │ vldr s7, [r9] │ │ │ │ mov fp, r9 │ │ │ │ vmul.f32 s3, s7, s19 │ │ │ │ vstmia fp!, {s3} │ │ │ │ vadd.f64 d12, d12, d14 │ │ │ │ cmp fp, sl │ │ │ │ - bne.w 18f96 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1556> │ │ │ │ + bne.w 1871e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1556> │ │ │ │ sub.w r0, sl, r9 │ │ │ │ add.w r3, r4, #612 @ 0x264 │ │ │ │ subs r7, r0, #4 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r3 │ │ │ │ - vldr d10, [pc, #-416] @ 18508 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xac8> │ │ │ │ + vldr d10, [pc, #-416] @ 17c90 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xac8> │ │ │ │ lsrs r0, r7, #2 │ │ │ │ adds r0, #1 │ │ │ │ ands.w r7, r0, #7 │ │ │ │ - beq.n 18730 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xcf0> │ │ │ │ + beq.n 17eb8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xcf0> │ │ │ │ cmp r7, #1 │ │ │ │ - beq.n 1871c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xcdc> │ │ │ │ + beq.n 17ea4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xcdc> │ │ │ │ cmp r7, #2 │ │ │ │ - beq.n 1870c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xccc> │ │ │ │ + beq.n 17e94 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xccc> │ │ │ │ cmp r7, #3 │ │ │ │ - beq.n 186fc ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xcbc> │ │ │ │ + beq.n 17e84 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xcbc> │ │ │ │ cmp r7, #4 │ │ │ │ - beq.n 186ec ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xcac> │ │ │ │ + beq.n 17e74 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xcac> │ │ │ │ cmp r7, #5 │ │ │ │ - beq.n 186dc ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc9c> │ │ │ │ + beq.n 17e64 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc9c> │ │ │ │ cmp r7, #6 │ │ │ │ - bne.w 19096 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1656> │ │ │ │ + bne.w 1881e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1656> │ │ │ │ vldmia r2!, {s23} │ │ │ │ vcvt.f64.f32 d13, s23 │ │ │ │ vstmia r1!, {s23} │ │ │ │ vadd.f64 d10, d10, d13 │ │ │ │ vldmia r2!, {s29} │ │ │ │ vstmia r1!, {s29} │ │ │ │ vcvt.f64.f32 d14, s29 │ │ │ │ @@ -21780,15 +21102,15 @@ │ │ │ │ vcvt.f64.f32 d8, s11 │ │ │ │ vadd.f64 d10, d10, d8 │ │ │ │ vldmia r2!, {s5} │ │ │ │ vstmia r1!, {s5} │ │ │ │ cmp sl, r2 │ │ │ │ vcvt.f64.f32 d2, s5 │ │ │ │ vadd.f64 d10, d10, d2 │ │ │ │ - beq.n 187bc ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd7c> │ │ │ │ + beq.n 17f44 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xd7c> │ │ │ │ mov ip, r2 │ │ │ │ vldr s27, [r2, #4] │ │ │ │ mov lr, r1 │ │ │ │ adds r2, #32 │ │ │ │ adds r1, #32 │ │ │ │ vldmia ip!, {s19} │ │ │ │ vldr s7, [r2, #-20] @ 0xffffffec │ │ │ │ @@ -21818,35 +21140,35 @@ │ │ │ │ vadd.f64 d0, d14, d15 │ │ │ │ vcvt.f64.f32 d8, s6 │ │ │ │ vadd.f64 d2, d0, d8 │ │ │ │ vcvt.f64.f32 d7, s15 │ │ │ │ vadd.f64 d11, d2, d7 │ │ │ │ vcvt.f64.f32 d10, s21 │ │ │ │ vadd.f64 d10, d11, d10 │ │ │ │ - bne.n 18730 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xcf0> │ │ │ │ + bne.n 17eb8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xcf0> │ │ │ │ vmov.f64 d4, #112 @ 0x3f800000 1.0 │ │ │ │ sub.w fp, r8, r3 │ │ │ │ sub.w r0, fp, #4 │ │ │ │ lsrs r7, r0, #2 │ │ │ │ adds r7, #1 │ │ │ │ ands.w r2, r7, #7 │ │ │ │ vdiv.f64 d6, d4, d10 │ │ │ │ - beq.n 1886c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe2c> │ │ │ │ + beq.n 17ff4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe2c> │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 18854 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe14> │ │ │ │ + beq.n 17fdc ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe14> │ │ │ │ cmp r2, #2 │ │ │ │ - beq.n 18840 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe00> │ │ │ │ + beq.n 17fc8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe00> │ │ │ │ cmp r2, #3 │ │ │ │ - beq.n 1882c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xdec> │ │ │ │ + beq.n 17fb4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xdec> │ │ │ │ cmp r2, #4 │ │ │ │ - beq.n 18818 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xdd8> │ │ │ │ + beq.n 17fa0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xdd8> │ │ │ │ cmp r2, #5 │ │ │ │ - beq.n 18804 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xdc4> │ │ │ │ + beq.n 17f8c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xdc4> │ │ │ │ cmp r2, #6 │ │ │ │ - bne.w 190aa ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x166a> │ │ │ │ + bne.w 18832 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x166a> │ │ │ │ vldr s25, [r3] │ │ │ │ vcvt.f64.f32 d5, s25 │ │ │ │ vmul.f64 d7, d5, d6 │ │ │ │ vcvt.f32.f64 s23, d7 │ │ │ │ vstmia r3!, {s23} │ │ │ │ vldr s29, [r3] │ │ │ │ vcvt.f64.f32 d9, s29 │ │ │ │ @@ -21870,15 +21192,15 @@ │ │ │ │ vstmia r3!, {s3} │ │ │ │ vldr s7, [r3] │ │ │ │ vcvt.f64.f32 d14, s7 │ │ │ │ vmul.f64 d7, d14, d6 │ │ │ │ vcvt.f32.f64 s15, d7 │ │ │ │ vstmia r3!, {s15} │ │ │ │ cmp r3, r8 │ │ │ │ - beq.n 18914 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xed4> │ │ │ │ + beq.n 1809c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xed4> │ │ │ │ vldr s21, [r3] │ │ │ │ mov r1, r3 │ │ │ │ adds r3, #32 │ │ │ │ vcvt.f64.f32 d15, s21 │ │ │ │ vmul.f64 d7, d15, d6 │ │ │ │ vcvt.f32.f64 s0, d7 │ │ │ │ vstmia r1!, {s0} │ │ │ │ @@ -21914,35 +21236,35 @@ │ │ │ │ vstr s31, [r3, #-12] │ │ │ │ vcvt.f32.f64 s10, d5 │ │ │ │ vstr s1, [r3, #-8] │ │ │ │ vcvt.f32.f64 s2, d7 │ │ │ │ vstr s10, [r3, #-24] @ 0xffffffe8 │ │ │ │ cmp r3, r8 │ │ │ │ vstr s2, [r3, #-4] │ │ │ │ - bne.n 1886c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe2c> │ │ │ │ + bne.n 17ff4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xe2c> │ │ │ │ vmov.f64 d0, #32 @ 0x41000000 8.0 │ │ │ │ sub.w r8, sl, r9 │ │ │ │ sub.w r3, r8, #4 │ │ │ │ lsrs r0, r3, #2 │ │ │ │ adds r0, #1 │ │ │ │ ands.w r7, r0, #7 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - beq.n 189c4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf84> │ │ │ │ + beq.n 1814c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf84> │ │ │ │ cmp r7, #1 │ │ │ │ - beq.n 189ac ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf6c> │ │ │ │ + beq.n 18134 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf6c> │ │ │ │ cmp r7, #2 │ │ │ │ - beq.n 18998 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf58> │ │ │ │ + beq.n 18120 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf58> │ │ │ │ cmp r7, #3 │ │ │ │ - beq.n 18984 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf44> │ │ │ │ + beq.n 1810c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf44> │ │ │ │ cmp r7, #4 │ │ │ │ - beq.n 18970 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf30> │ │ │ │ + beq.n 180f8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf30> │ │ │ │ cmp r7, #5 │ │ │ │ - beq.n 1895c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf1c> │ │ │ │ + beq.n 180e4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf1c> │ │ │ │ cmp r7, #6 │ │ │ │ - bne.w 190c2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1682> │ │ │ │ + bne.w 1884a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1682> │ │ │ │ vldr s27, [r5] │ │ │ │ vcvt.f64.f32 d2, s27 │ │ │ │ vmul.f64 d7, d2, d6 │ │ │ │ vcvt.f32.f64 s19, d7 │ │ │ │ vstmia r5!, {s19} │ │ │ │ vldr s3, [r5] │ │ │ │ vcvt.f64.f32 d7, s3 │ │ │ │ @@ -21966,15 +21288,15 @@ │ │ │ │ vstmia r5!, {s25} │ │ │ │ vldr s18, [r5] │ │ │ │ vcvt.f64.f32 d13, s18 │ │ │ │ vmul.f64 d7, d13, d6 │ │ │ │ vcvt.f32.f64 s28, d7 │ │ │ │ vstmia r5!, {s28} │ │ │ │ cmp sl, r5 │ │ │ │ - beq.n 18a6c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x102c> │ │ │ │ + beq.n 181f4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x102c> │ │ │ │ vldr s30, [r5] │ │ │ │ mov r9, r5 │ │ │ │ adds r5, #32 │ │ │ │ vcvt.f64.f32 d12, s30 │ │ │ │ vmul.f64 d7, d12, d6 │ │ │ │ vcvt.f32.f64 s23, d7 │ │ │ │ vstmia r9!, {s23} │ │ │ │ @@ -22010,31 +21332,31 @@ │ │ │ │ vstr s7, [r5, #-12] │ │ │ │ vcvt.f32.f64 s11, d5 │ │ │ │ vstr s21, [r5, #-8] │ │ │ │ vcvt.f32.f64 s15, d7 │ │ │ │ vstr s11, [r5, #-24] @ 0xffffffe8 │ │ │ │ cmp sl, r5 │ │ │ │ vstr s15, [r5, #-4] │ │ │ │ - bne.n 189c4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf84> │ │ │ │ + bne.n 1814c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf84> │ │ │ │ vmov.f32 s27, #112 @ 0x3f800000 1.0 │ │ │ │ add.w r2, r4, #1128 @ 0x468 │ │ │ │ - vldr s26, [pc, #928] @ 18e18 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13d8> │ │ │ │ + vldr s26, [pc, #928] @ 185a0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13d8> │ │ │ │ addw r3, r4, #1172 @ 0x494 │ │ │ │ add.w fp, r4, #1144 @ 0x478 │ │ │ │ addw r5, r4, #1140 @ 0x474 │ │ │ │ addw sl, r4, #1188 @ 0x4a4 │ │ │ │ add.w r7, r4, #1184 @ 0x4a0 │ │ │ │ add.w r1, r4, #1136 @ 0x470 │ │ │ │ add.w r8, r4, #1216 @ 0x4c0 │ │ │ │ str.w r1, [r4, #1148] @ 0x47c │ │ │ │ add.w lr, r4, #1224 @ 0x4c8 │ │ │ │ addw ip, r4, #1228 @ 0x4cc │ │ │ │ addw r0, r4, #1236 @ 0x4d4 │ │ │ │ add.w r9, r4, #1232 @ 0x4d0 │ │ │ │ - ldr r1, [pc, #880] @ (18e1c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13dc>) │ │ │ │ + ldr r1, [pc, #880] @ (185a4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13dc>) │ │ │ │ vstr s27, [r2] │ │ │ │ vstr s26, [fp] │ │ │ │ add.w fp, r4, #1240 @ 0x4d8 │ │ │ │ vstr s26, [r5] │ │ │ │ movs r5, #0 │ │ │ │ vstr s26, [r2, #8] │ │ │ │ vstr s26, [r2, #4] │ │ │ │ @@ -22235,41 +21557,41 @@ │ │ │ │ vstr s27, [fp] │ │ │ │ ldr r7, [r0, #24] │ │ │ │ ldr r5, [r0, #76] @ 0x4c │ │ │ │ cmp r7, r3 │ │ │ │ vstr s26, [r2] │ │ │ │ vstr s26, [fp, #8] │ │ │ │ str r5, [r4, #24] │ │ │ │ - bhi.w 191d4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1794> │ │ │ │ + bhi.w 1895c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1794> │ │ │ │ lsls r6, r7, #2 │ │ │ │ mov r0, r6 │ │ │ │ blx 70e8 │ │ │ │ cmp r7, #0 │ │ │ │ str r0, [r4, #20] │ │ │ │ - ble.n 18e88 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1448> │ │ │ │ + ble.n 18610 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1448> │ │ │ │ subs r1, r6, #4 │ │ │ │ adds r2, r5, #4 │ │ │ │ add r6, r0 │ │ │ │ lsrs r7, r1, #2 │ │ │ │ adds r7, #1 │ │ │ │ ands.w r3, r7, #7 │ │ │ │ - beq.n 18e4a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x140a> │ │ │ │ + beq.n 185d2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x140a> │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 18e3e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13fe> │ │ │ │ + beq.n 185c6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13fe> │ │ │ │ cmp r3, #2 │ │ │ │ - beq.n 18e38 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13f8> │ │ │ │ + beq.n 185c0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13f8> │ │ │ │ cmp r3, #3 │ │ │ │ - beq.n 18e32 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13f2> │ │ │ │ + beq.n 185ba ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13f2> │ │ │ │ cmp r3, #4 │ │ │ │ - beq.n 18e2c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13ec> │ │ │ │ + beq.n 185b4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13ec> │ │ │ │ cmp r3, #5 │ │ │ │ - beq.n 18e26 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13e6> │ │ │ │ + beq.n 185ae ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13e6> │ │ │ │ cmp r3, #6 │ │ │ │ - bne.w 190da ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x169a> │ │ │ │ - b.n 18e20 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13e0> │ │ │ │ + bne.w 18862 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x169a> │ │ │ │ + b.n 185a8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13e0> │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r5, #21 │ │ │ │ movs r0, r0 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ @@ -22280,15 +21602,15 @@ │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ adds r2, #12 │ │ │ │ str.w r2, [r0], #4 │ │ │ │ cmp r6, r0 │ │ │ │ add.w r2, r2, #12 │ │ │ │ - beq.n 18e88 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1448> │ │ │ │ + beq.n 18610 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1448> │ │ │ │ mov sl, r0 │ │ │ │ add.w r5, r2, #12 │ │ │ │ str.w r2, [sl], #4 │ │ │ │ add.w r1, r2, #24 │ │ │ │ str r5, [r0, #4] │ │ │ │ add.w r7, r2, #36 @ 0x24 │ │ │ │ str.w r1, [sl, #4] │ │ │ │ @@ -22300,15 +21622,15 @@ │ │ │ │ str r3, [r0, #20] │ │ │ │ add.w r7, r2, #84 @ 0x54 │ │ │ │ str r1, [r0, #24] │ │ │ │ adds r0, #32 │ │ │ │ str.w r7, [r0, #-4] │ │ │ │ cmp r6, r0 │ │ │ │ add.w r2, r2, #96 @ 0x60 │ │ │ │ - bne.n 18e4a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x140a> │ │ │ │ + bne.n 185d2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x140a> │ │ │ │ vldr s17, [sp, #88] @ 0x58 │ │ │ │ mov r0, r4 │ │ │ │ movw r6, #58632 @ 0xe508 │ │ │ │ movt r6, #7740 @ 0x1e3c │ │ │ │ str r6, [r4, #16] │ │ │ │ vmov.f64 d13, #112 @ 0x3f800000 1.0 │ │ │ │ vcvt.f64.u32 d10, s17 │ │ │ │ @@ -22319,252 +21641,252 @@ │ │ │ │ vstr s9, [r4, #4] │ │ │ │ blx 75c0 │ │ │ │ ldr r2, [sp, #92] @ 0x5c │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [sp, #132] @ 0x84 │ │ │ │ ldr r5, [r2, #0] │ │ │ │ cmp r4, r5 │ │ │ │ - bne.w 19132 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x16f2> │ │ │ │ + bne.w 188ba ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x16f2> │ │ │ │ add sp, #140 @ 0x8c │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vsub.f64 d3, d14, d7 │ │ │ │ - vldr d10, [pc, #768] @ 191d8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1798> │ │ │ │ + vldr d10, [pc, #768] @ 18960 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1798> │ │ │ │ vsqrt.f64 d11, d3 │ │ │ │ vmul.f64 d9, d11, d10 │ │ │ │ vcmpe.f64 d9, d15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 19136 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x16f6> │ │ │ │ - vldr d4, [pc, #752] @ 191e0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17a0> │ │ │ │ + bmi.w 188be ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x16f6> │ │ │ │ + vldr d4, [pc, #752] @ 18968 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17a0> │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - vldr d10, [pc, #752] @ 191e8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17a8> │ │ │ │ + vldr d10, [pc, #752] @ 18970 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17a8> │ │ │ │ vdiv.f64 d8, d4, d11 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d1, [pc, #748] @ 191f0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17b0> │ │ │ │ - vldr d3, [pc, #752] @ 191f8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17b8> │ │ │ │ - vldr d11, [pc, #756] @ 19200 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17c0> │ │ │ │ - vldr d4, [pc, #760] @ 19208 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17c8> │ │ │ │ - vldr d5, [pc, #764] @ 19210 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17d0> │ │ │ │ + vldr d1, [pc, #748] @ 18978 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17b0> │ │ │ │ + vldr d3, [pc, #752] @ 18980 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17b8> │ │ │ │ + vldr d11, [pc, #756] @ 18988 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17c0> │ │ │ │ + vldr d4, [pc, #760] @ 18990 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17c8> │ │ │ │ + vldr d5, [pc, #764] @ 18998 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17d0> │ │ │ │ vsqrt.f64 d2, d9 │ │ │ │ - vldr d9, [pc, #764] @ 19218 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17d8> │ │ │ │ - vldr d6, [pc, #768] @ 19220 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17e0> │ │ │ │ - vldr d7, [pc, #772] @ 19228 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17e8> │ │ │ │ + vldr d9, [pc, #764] @ 189a0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17d8> │ │ │ │ + vldr d6, [pc, #768] @ 189a8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17e0> │ │ │ │ + vldr d7, [pc, #772] @ 189b0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17e8> │ │ │ │ vnmls.f64 d3, d8, d1 │ │ │ │ vdiv.f64 d0, d0, d2 │ │ │ │ vmla.f64 d10, d3, d8 │ │ │ │ vnmls.f64 d11, d10, d8 │ │ │ │ vmla.f64 d4, d11, d8 │ │ │ │ vnmls.f64 d9, d4, d8 │ │ │ │ vmla.f64 d5, d9, d8 │ │ │ │ vmla.f64 d6, d5, d8 │ │ │ │ vmla.f64 d7, d6, d8 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vcvt.f32.f64 s14, d7 │ │ │ │ - vldr d8, [pc, #732] @ 19230 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17f0> │ │ │ │ + vldr d8, [pc, #732] @ 189b8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17f0> │ │ │ │ mov r7, fp │ │ │ │ vldr s21, [fp] │ │ │ │ vadd.f64 d12, d12, d14 │ │ │ │ vmul.f64 d0, d12, d8 │ │ │ │ vmul.f32 s17, s21, s14 │ │ │ │ vmul.f64 d1, d0, d0 │ │ │ │ vstmia r7!, {s17} │ │ │ │ vcmpe.f64 d1, d14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it hi │ │ │ │ vmovhi.f32 s17, s27 │ │ │ │ - bls.n 18fb4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1574> │ │ │ │ + bls.n 1873c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1574> │ │ │ │ vldr s9, [r7] │ │ │ │ mov fp, r7 │ │ │ │ vadd.f64 d12, d12, d14 │ │ │ │ vmul.f32 s13, s9, s17 │ │ │ │ vstmia fp!, {s13} │ │ │ │ cmp fp, sl │ │ │ │ - beq.w 18696 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc56> │ │ │ │ - vldr d0, [pc, #664] @ 19230 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17f0> │ │ │ │ + beq.w 17e1e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc56> │ │ │ │ + vldr d0, [pc, #664] @ 189b8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17f0> │ │ │ │ vmul.f64 d8, d12, d0 │ │ │ │ vmul.f64 d7, d8, d8 │ │ │ │ vcmpe.f64 d7, d14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it hi │ │ │ │ vmovhi.f32 s14, s27 │ │ │ │ - bhi.n 18f50 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1510> │ │ │ │ - b.n 18ed0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1490> │ │ │ │ + bhi.n 186d8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1510> │ │ │ │ + b.n 18658 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1490> │ │ │ │ vsub.f64 d3, d14, d1 │ │ │ │ - vldr d10, [pc, #540] @ 191d8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1798> │ │ │ │ + vldr d10, [pc, #540] @ 18960 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1798> │ │ │ │ vsqrt.f64 d11, d3 │ │ │ │ vmul.f64 d9, d11, d10 │ │ │ │ vcmpe.f64 d9, d15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 190e4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x16a4> │ │ │ │ - vldr d2, [pc, #524] @ 191e0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17a0> │ │ │ │ + bmi.w 1886c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x16a4> │ │ │ │ + vldr d2, [pc, #524] @ 18968 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17a0> │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - vldr d10, [pc, #524] @ 191e8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17a8> │ │ │ │ + vldr d10, [pc, #524] @ 18970 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17a8> │ │ │ │ vdiv.f64 d8, d2, d11 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d2, [pc, #520] @ 191f0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17b0> │ │ │ │ - vldr d4, [pc, #524] @ 191f8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17b8> │ │ │ │ - vldr d11, [pc, #528] @ 19200 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17c0> │ │ │ │ - vldr d1, [pc, #532] @ 19208 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17c8> │ │ │ │ - vldr d5, [pc, #536] @ 19210 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17d0> │ │ │ │ + vldr d2, [pc, #520] @ 18978 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17b0> │ │ │ │ + vldr d4, [pc, #524] @ 18980 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17b8> │ │ │ │ + vldr d11, [pc, #528] @ 18988 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17c0> │ │ │ │ + vldr d1, [pc, #532] @ 18990 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17c8> │ │ │ │ + vldr d5, [pc, #536] @ 18998 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17d0> │ │ │ │ vsqrt.f64 d3, d9 │ │ │ │ - vldr d9, [pc, #536] @ 19218 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17d8> │ │ │ │ - vldr d6, [pc, #540] @ 19220 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17e0> │ │ │ │ - vldr d7, [pc, #544] @ 19228 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17e8> │ │ │ │ + vldr d9, [pc, #536] @ 189a0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17d8> │ │ │ │ + vldr d6, [pc, #540] @ 189a8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17e0> │ │ │ │ + vldr d7, [pc, #544] @ 189b0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17e8> │ │ │ │ vnmls.f64 d4, d8, d2 │ │ │ │ vdiv.f64 d0, d0, d3 │ │ │ │ vmla.f64 d10, d4, d8 │ │ │ │ vnmls.f64 d11, d10, d8 │ │ │ │ vmla.f64 d1, d11, d8 │ │ │ │ vnmls.f64 d9, d1, d8 │ │ │ │ vmla.f64 d5, d9, d8 │ │ │ │ vmla.f64 d6, d5, d8 │ │ │ │ vmla.f64 d7, d6, d8 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vcvt.f32.f64 s17, d7 │ │ │ │ - b.n 18f7e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x153e> │ │ │ │ + b.n 18706 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x153e> │ │ │ │ vldr s5, [r2] │ │ │ │ vcvt.f64.f32 d4, s5 │ │ │ │ vmul.f64 d7, d4, d9 │ │ │ │ vcvt.f32.f64 s7, d7 │ │ │ │ vstmia r2!, {s7} │ │ │ │ - b.w 1818a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x74a> │ │ │ │ + b.w 17912 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x74a> │ │ │ │ vldr s13, [r2] │ │ │ │ vcvt.f64.f32 d13, s13 │ │ │ │ vmul.f64 d7, d13, d12 │ │ │ │ vcvt.f32.f64 s21, d7 │ │ │ │ vstmia r2!, {s21} │ │ │ │ - b.w 17cba ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x27a> │ │ │ │ + b.w 17442 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x27a> │ │ │ │ vldr s3, [r3] │ │ │ │ vcvt.f64.f32 d2, s3 │ │ │ │ vmul.f64 d7, d2, d12 │ │ │ │ vcvt.f32.f64 s5, d7 │ │ │ │ vstmia r3!, {s5} │ │ │ │ - b.w 17e0c ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x3cc> │ │ │ │ + b.w 17594 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x3cc> │ │ │ │ vldr s13, [r3] │ │ │ │ vcvt.f64.f32 d15, s13 │ │ │ │ vmul.f64 d7, d15, d9 │ │ │ │ vcvt.f32.f64 s23, d7 │ │ │ │ vstmia r3!, {s23} │ │ │ │ - b.w 182e0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x8a0> │ │ │ │ + b.w 17a68 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x8a0> │ │ │ │ vldmia r2!, {s25} │ │ │ │ add.w r1, r4, #616 @ 0x268 │ │ │ │ vcvt.f64.f32 d10, s25 │ │ │ │ vstr s25, [r3] │ │ │ │ - b.w 186cc ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc8c> │ │ │ │ + b.w 17e54 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc8c> │ │ │ │ vldr s17, [r3] │ │ │ │ vcvt.f64.f32 d3, s17 │ │ │ │ vmul.f64 d7, d3, d6 │ │ │ │ vcvt.f32.f64 s9, d7 │ │ │ │ vstmia r3!, {s9} │ │ │ │ - b.w 187f0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xdb0> │ │ │ │ + b.w 17f78 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xdb0> │ │ │ │ vldr s11, [r9] │ │ │ │ mov r5, r9 │ │ │ │ vcvt.f64.f32 d8, s11 │ │ │ │ vmul.f64 d7, d8, d6 │ │ │ │ vcvt.f32.f64 s5, d7 │ │ │ │ vstmia r5!, {s5} │ │ │ │ - b.n 18948 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf08> │ │ │ │ + b.n 180d0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xf08> │ │ │ │ str.w r2, [r0], #4 │ │ │ │ add.w r2, r5, #16 │ │ │ │ - b.n 18e20 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13e0> │ │ │ │ - vldr d8, [pc, #336] @ 19238 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17f8> │ │ │ │ - vldr d11, [pc, #340] @ 19240 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1800> │ │ │ │ + b.n 185a8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13e0> │ │ │ │ + vldr d8, [pc, #336] @ 189c0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17f8> │ │ │ │ + vldr d11, [pc, #340] @ 189c8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1800> │ │ │ │ vmul.f64 d2, d9, d8 │ │ │ │ - vldr d3, [pc, #340] @ 19248 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1808> │ │ │ │ - vldr d6, [pc, #344] @ 19250 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1810> │ │ │ │ - vldr d4, [pc, #348] @ 19258 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1818> │ │ │ │ + vldr d3, [pc, #340] @ 189d0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1808> │ │ │ │ + vldr d6, [pc, #344] @ 189d8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1810> │ │ │ │ + vldr d4, [pc, #348] @ 189e0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1818> │ │ │ │ vmov.f64 d7, d14 │ │ │ │ vmul.f64 d10, d2, d2 │ │ │ │ vmla.f64 d11, d10, d3 │ │ │ │ vmla.f64 d6, d11, d10 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ - vldr d6, [pc, #332] @ 19260 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1820> │ │ │ │ + vldr d6, [pc, #332] @ 189e8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1820> │ │ │ │ vmla.f64 d6, d1, d10 │ │ │ │ vmov.f64 d9, d6 │ │ │ │ - vldr d6, [pc, #328] @ 19268 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1828> │ │ │ │ + vldr d6, [pc, #328] @ 189f0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1828> │ │ │ │ vmla.f64 d6, d9, d10 │ │ │ │ vmla.f64 d4, d6, d10 │ │ │ │ vmla.f64 d7, d4, d10 │ │ │ │ vcvt.f32.f64 s17, d7 │ │ │ │ - b.n 18f7e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x153e> │ │ │ │ + b.n 18706 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x153e> │ │ │ │ blx 71e8 <__stack_chk_fail@plt> │ │ │ │ - vldr d8, [pc, #256] @ 19238 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17f8> │ │ │ │ - vldr d11, [pc, #260] @ 19240 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1800> │ │ │ │ + vldr d8, [pc, #256] @ 189c0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17f8> │ │ │ │ + vldr d11, [pc, #260] @ 189c8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1800> │ │ │ │ vmul.f64 d1, d9, d8 │ │ │ │ - vldr d2, [pc, #260] @ 19248 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1808> │ │ │ │ - vldr d6, [pc, #264] @ 19250 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1810> │ │ │ │ - vldr d3, [pc, #268] @ 19258 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1818> │ │ │ │ + vldr d2, [pc, #260] @ 189d0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1808> │ │ │ │ + vldr d6, [pc, #264] @ 189d8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1810> │ │ │ │ + vldr d3, [pc, #268] @ 189e0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1818> │ │ │ │ vmov.f64 d7, d14 │ │ │ │ vmul.f64 d10, d1, d1 │ │ │ │ vmla.f64 d11, d10, d2 │ │ │ │ vmla.f64 d6, d11, d10 │ │ │ │ vmov.f64 d4, d6 │ │ │ │ - vldr d6, [pc, #252] @ 19260 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1820> │ │ │ │ + vldr d6, [pc, #252] @ 189e8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1820> │ │ │ │ vmla.f64 d6, d4, d10 │ │ │ │ vmov.f64 d9, d6 │ │ │ │ - vldr d6, [pc, #248] @ 19268 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1828> │ │ │ │ + vldr d6, [pc, #248] @ 189f0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1828> │ │ │ │ vmla.f64 d6, d9, d10 │ │ │ │ vmla.f64 d3, d6, d10 │ │ │ │ vmla.f64 d7, d3, d10 │ │ │ │ vcvt.f32.f64 s14, d7 │ │ │ │ - b.n 18f50 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1510> │ │ │ │ - vldr d8, [pc, #176] @ 19238 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17f8> │ │ │ │ - vldr d4, [pc, #180] @ 19240 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1800> │ │ │ │ + b.n 186d8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1510> │ │ │ │ + vldr d8, [pc, #176] @ 189c0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x17f8> │ │ │ │ + vldr d4, [pc, #180] @ 189c8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1800> │ │ │ │ vmul.f64 d3, d9, d8 │ │ │ │ - vldr d5, [pc, #180] @ 19248 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1808> │ │ │ │ - vldr d6, [pc, #184] @ 19250 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1810> │ │ │ │ - vldr d10, [pc, #188] @ 19258 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1818> │ │ │ │ + vldr d5, [pc, #180] @ 189d0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1808> │ │ │ │ + vldr d6, [pc, #184] @ 189d8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1810> │ │ │ │ + vldr d10, [pc, #188] @ 189e0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1818> │ │ │ │ vmov.f64 d7, d14 │ │ │ │ vmul.f64 d11, d3, d3 │ │ │ │ vmla.f64 d4, d11, d5 │ │ │ │ vmla.f64 d6, d4, d11 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ - vldr d6, [pc, #172] @ 19260 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1820> │ │ │ │ + vldr d6, [pc, #172] @ 189e8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1820> │ │ │ │ vmla.f64 d6, d1, d11 │ │ │ │ vmov.f64 d9, d6 │ │ │ │ - vldr d6, [pc, #168] @ 19268 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1828> │ │ │ │ + vldr d6, [pc, #168] @ 189f0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1828> │ │ │ │ vmla.f64 d6, d9, d11 │ │ │ │ vmla.f64 d10, d6, d11 │ │ │ │ vmla.f64 d7, d10, d11 │ │ │ │ vcvt.f32.f64 s19, d7 │ │ │ │ - b.w 1867e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc3e> │ │ │ │ + b.w 17e06 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xc3e> │ │ │ │ blx 7354 <__cxa_throw_bad_array_new_length@plt> │ │ │ │ ldmia r7, {r0, r3, r4, r5, r6, r7} │ │ │ │ mov r8, ip │ │ │ │ - b.n 18d58 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1318> │ │ │ │ + b.n 184e0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1318> │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ push {r2, r4, r7, lr} │ │ │ │ ldrb r5, [r1, #1] │ │ │ │ ldr r7, [r3, #0] │ │ │ │ eors r4, r1 │ │ │ │ ldrh r3, [r4, r3] │ │ │ │ - bl febba │ │ │ │ + bl fe342 │ │ │ │ subs r7, #154 @ 0x9a │ │ │ │ ldrb r0, [r1, #30] │ │ │ │ ldc2 2, cr1, [fp, #-376]! @ 0xfffffe88 │ │ │ │ subs r7, #112 @ 0x70 │ │ │ │ - ldr r4, [pc, #340] @ (19350 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xe0>) │ │ │ │ + ldr r4, [pc, #340] @ (18ad8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xe0>) │ │ │ │ ldmia r2!, {r3} │ │ │ │ svc 43 @ 0x2b │ │ │ │ subs r7, #144 @ 0x90 │ │ │ │ stmia r7!, {r1, r2, r4} │ │ │ │ subs r5, r7, #3 │ │ │ │ asrs r7, r4, #8 │ │ │ │ subs r7, #149 @ 0x95 │ │ │ │ - bne.n 192b4 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x44> │ │ │ │ + bne.n 18a3c >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x44> │ │ │ │ ldrh r0, [r2, #18] │ │ │ │ stmia r3!, {r0, r1, r4, r5, r6, r7} │ │ │ │ subs r7, #130 @ 0x82 │ │ │ │ - bpl.n 191ca ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x178a> │ │ │ │ + bpl.n 18952 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x178a> │ │ │ │ cmp r3, #146 @ 0x92 │ │ │ │ strb r0, [r1, #21] │ │ │ │ subs r7, #98 @ 0x62 │ │ │ │ ldrh r2, [r1, #10] │ │ │ │ - ldr r6, [pc, #76] @ (19268 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1828>) │ │ │ │ - beq.n 191a2 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1762> │ │ │ │ + ldr r6, [pc, #76] @ (189f0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1828>) │ │ │ │ + beq.n 1892a ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1762> │ │ │ │ subs r7, #89 @ 0x59 │ │ │ │ ldr r5, [sp, #112] @ 0x70 │ │ │ │ vrshl.u32 d3, d21, d29 │ │ │ │ subs r7, #139 @ 0x8b │ │ │ │ udf #0 │ │ │ │ adds r3, #101 @ 0x65 │ │ │ │ ldrh r5, [r0, #2] │ │ │ │ @@ -22573,67 +21895,67 @@ │ │ │ │ asrs r1, r0, #1 │ │ │ │ asrs r4, r0 │ │ │ │ subs r7, #160 @ 0xa0 │ │ │ │ asrs r1, r2, #4 │ │ │ │ asrs r1, r2, #4 │ │ │ │ asrs r1, r2, #4 │ │ │ │ subs r7, #209 @ 0xd1 │ │ │ │ - b.n 18e3e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13fe> │ │ │ │ + b.n 185c6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x13fe> │ │ │ │ ldrh r1, [r1, #2] │ │ │ │ ldrb r0, [r5, #2] │ │ │ │ subs r7, #162 @ 0xa2 │ │ │ │ - ldr r0, [pc, #464] @ (1941c >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x1ac>) │ │ │ │ + ldr r0, [pc, #464] @ (18ba4 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x1ac>) │ │ │ │ ldrh r5, [r0, r3] │ │ │ │ stmia r3!, {r0, r1, r2, r4, r6, r7} │ │ │ │ subs r7, #114 @ 0x72 │ │ │ │ adds r2, #170 @ 0xaa │ │ │ │ strb r7, [r4, #19] │ │ │ │ lsls r4, r6, #22 │ │ │ │ subs r7, #209 @ 0xd1 │ │ │ │ ldrh r7, [r4, #36] @ 0x24 │ │ │ │ - b.n 18ea6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1466> │ │ │ │ + b.n 1862e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x1466> │ │ │ │ subs r6, r7, #7 │ │ │ │ ands r4, r1 │ │ │ │ str r6, [sp, #176] @ 0xb0 │ │ │ │ subs r7, #199 @ 0xc7 │ │ │ │ - ldr r6, [pc, #864] @ (195c8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x358>) │ │ │ │ + ldr r6, [pc, #864] @ (18d50 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x358>) │ │ │ │ subs r7, #243 @ 0xf3 │ │ │ │ adds r0, #164 @ 0xa4 │ │ │ │ @ instruction: 0xb894 │ │ │ │ @ instruction: 0xb833 │ │ │ │ ands r0, r1 │ │ │ │ │ │ │ │ -00019270 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base>: │ │ │ │ +000189f8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base>: │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r9, r2 │ │ │ │ ldr r4, [r0, #20] │ │ │ │ mov r7, r0 │ │ │ │ ldr.w r8, [r0, #24] │ │ │ │ vpush {d8-d15} │ │ │ │ ldr r3, [r4, #16] │ │ │ │ - ldr.w r2, [pc, #1480] @ 19850 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5e0> │ │ │ │ + ldr.w r2, [pc, #1480] @ 18fd8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5e0> │ │ │ │ vldr s15, [r8, #52] @ 0x34 │ │ │ │ sub sp, #228 @ 0xe4 │ │ │ │ add r2, pc │ │ │ │ vldr s14, [r3] │ │ │ │ str r1, [sp, #116] @ 0x74 │ │ │ │ vldr s13, [r8, #56] @ 0x38 │ │ │ │ vcmpe.f32 s15, s14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 192b6 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x46> │ │ │ │ + bgt.n 18a3e >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x46> │ │ │ │ vcmpe.f32 s13, s14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s15, s14 │ │ │ │ vmovls.f32 s15, s13 │ │ │ │ ldr.w r0, [r7, #1252] @ 0x4e4 │ │ │ │ vcvt.s32.f32 s0, s15 │ │ │ │ vmov r5, s0 │ │ │ │ cmp r0, r5 │ │ │ │ - bne.w 1a268 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xff8> │ │ │ │ + bne.w 199f0 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xff8> │ │ │ │ add.w r6, r7, #1256 @ 0x4e8 │ │ │ │ vldr d1, [r6, #144] @ 0x90 │ │ │ │ vldr d2, [r6, #168] @ 0xa8 │ │ │ │ vldr d6, [r6, #192] @ 0xc0 │ │ │ │ vldr d3, [r6, #200] @ 0xc8 │ │ │ │ vldr d5, [r6, #224] @ 0xe0 │ │ │ │ vldr d4, [r6, #8] │ │ │ │ @@ -22681,63 +22003,63 @@ │ │ │ │ vstr d5, [sp, #152] @ 0x98 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ vldr s3, [r8, #64] @ 0x40 │ │ │ │ vldr s11, [r3] │ │ │ │ vldr s1, [r8, #68] @ 0x44 │ │ │ │ vcmpe.f32 s11, s3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 193b6 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x146> │ │ │ │ + bmi.n 18b3e >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x146> │ │ │ │ vcmpe.f32 s11, s1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s3, s1 │ │ │ │ vmovls.f32 s3, s11 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ vldr s8, [r8, #76] @ 0x4c │ │ │ │ vldr s27, [r0] │ │ │ │ vcvt.f64.f32 d10, s3 │ │ │ │ vldr s9, [r8, #80] @ 0x50 │ │ │ │ vcmpe.f32 s27, s8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 193e4 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x174> │ │ │ │ + bmi.n 18b6c >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x174> │ │ │ │ vcmpe.f32 s27, s9 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s8, s9 │ │ │ │ vmovls.f32 s8, s27 │ │ │ │ ldr r1, [r4, #28] │ │ │ │ vldr s1, [r8, #88] @ 0x58 │ │ │ │ vldr s26, [r1] │ │ │ │ vcvt.f64.f32 d1, s8 │ │ │ │ vldr s0, [r8, #92] @ 0x5c │ │ │ │ vcmpe.f32 s26, s1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 19412 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x1a2> │ │ │ │ + bmi.n 18b9a >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x1a2> │ │ │ │ vcmpe.f32 s26, s0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s1, s0 │ │ │ │ vmovls.f32 s1, s26 │ │ │ │ vstr d7, [sp, #176] @ 0xb0 │ │ │ │ add.w sl, r7, #1528 @ 0x5f8 │ │ │ │ add.w fp, r7, #1552 @ 0x610 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vstr d3, [sp, #192] @ 0xc0 │ │ │ │ vstr d6, [sp, #184] @ 0xb8 │ │ │ │ vstr d2, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d6, d1, d7 │ │ │ │ - vldr d2, [pc, #988] @ 19810 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5a0> │ │ │ │ + vldr d2, [pc, #988] @ 18f98 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5a0> │ │ │ │ vmov.f64 d3, #12 @ 0x40600000 3.5 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vcvt.f64.f32 d4, s1 │ │ │ │ vstr d5, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d0, d5, d2 │ │ │ │ vstr d4, [sp, #160] @ 0xa0 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d2, [pc, #964] @ 19818 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5a8> │ │ │ │ + vldr d2, [pc, #964] @ 18fa0 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5a8> │ │ │ │ vldr d3, [sp, #168] @ 0xa8 │ │ │ │ vmla.f64 d12, d10, d8 │ │ │ │ vmov.f64 d13, d0 │ │ │ │ vldr d0, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d15, d13, d15 │ │ │ │ vmla.f64 d0, d10, d11 │ │ │ │ vmov.f64 d11, d0 │ │ │ │ @@ -22849,77 +22171,77 @@ │ │ │ │ vstr d4, [r6, #288] @ 0x120 │ │ │ │ add.w r6, r7, #1568 @ 0x620 │ │ │ │ vmul.f64 d0, d0, d2 │ │ │ │ vmul.f64 d2, d1, d2 │ │ │ │ vstr d0, [fp] │ │ │ │ vstr d7, [r0] │ │ │ │ vstr d2, [r6] │ │ │ │ - bmi.n 19648 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x3d8> │ │ │ │ + bmi.n 18dd0 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x3d8> │ │ │ │ vldr s7, [sp, #56] @ 0x38 │ │ │ │ vcmpe.f32 s19, s7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s18, s7 │ │ │ │ vmovls.f32 s18, s19 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ vldr s31, [r8, #40] @ 0x28 │ │ │ │ vldr s17, [r3] │ │ │ │ vldr s21, [r8, #44] @ 0x2c │ │ │ │ vcmpe.f32 s17, s31 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 19672 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x402> │ │ │ │ + bmi.n 18dfa >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x402> │ │ │ │ vcmpe.f32 s17, s21 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s31, s21 │ │ │ │ vmovls.f32 s31, s17 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ vldr s29, [r8, #28] │ │ │ │ vldr s23, [r1] │ │ │ │ vldr s25, [r8, #32] │ │ │ │ vcmpe.f32 s23, s29 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1969c >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x42c> │ │ │ │ + bmi.n 18e24 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x42c> │ │ │ │ vcmpe.f32 s23, s25 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s29, s25 │ │ │ │ vmovls.f32 s29, s23 │ │ │ │ - vldr s3, [pc, #424] @ 19848 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5d8> │ │ │ │ + vldr s3, [pc, #424] @ 18fd0 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5d8> │ │ │ │ add r0, sp, #216 @ 0xd8 │ │ │ │ add r1, sp, #208 @ 0xd0 │ │ │ │ add.w sl, r7, #1128 @ 0x468 │ │ │ │ vmov.f64 d13, #112 @ 0x3f800000 1.0 │ │ │ │ - vldr s11, [pc, #412] @ 1984c >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5dc> │ │ │ │ + vldr s11, [pc, #412] @ 18fd4 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5dc> │ │ │ │ vldr s1, [r7] │ │ │ │ - vldr d3, [pc, #360] @ 19820 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5b0> │ │ │ │ + vldr d3, [pc, #360] @ 18fa8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5b0> │ │ │ │ vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ vcvt.f64.f32 d10, s18 │ │ │ │ vmov.f64 d8, d13 │ │ │ │ vmls.f64 d8, d10, d12 │ │ │ │ vcvt.f64.f32 d14, s29 │ │ │ │ vmov.f32 s13, #64 @ 0x3e000000 0.125 │ │ │ │ vmul.f64 d7, d14, d8 │ │ │ │ vmul.f32 s30, s18, s18 │ │ │ │ vcvt.f32.f64 s15, d7 │ │ │ │ vmul.f32 s9, s15, s15 │ │ │ │ vmla.f32 s11, s9, s3 │ │ │ │ vcvt.f64.f32 d11, s31 │ │ │ │ vmul.f32 s19, s11, s13 │ │ │ │ vdiv.f32 s5, s19, s1 │ │ │ │ - vldr d9, [pc, #308] @ 19828 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5b8> │ │ │ │ + vldr d9, [pc, #308] @ 18fb0 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5b8> │ │ │ │ vcvt.f64.f32 d6, s5 │ │ │ │ vmul.f64 d0, d6, d3 │ │ │ │ blx 7394 │ │ │ │ vldr d4, [sp, #216] @ 0xd8 │ │ │ │ ldr.w r0, [r7, #1148] @ 0x47c │ │ │ │ addw r2, r7, #1132 @ 0x46c │ │ │ │ add.w ip, r7, #1136 @ 0x470 │ │ │ │ ldr r6, [r4, #32] │ │ │ │ - vldr d1, [pc, #284] @ 19830 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5c0> │ │ │ │ + vldr d1, [pc, #284] @ 18fb8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5c0> │ │ │ │ vldr d5, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d7, d4, d1 │ │ │ │ vsub.f64 d14, d13, d5 │ │ │ │ vadd.f64 d0, d7, d13 │ │ │ │ vdiv.f64 d2, d13, d0 │ │ │ │ vcvt.f64.f32 d3, s30 │ │ │ │ vmul.f64 d12, d14, d12 │ │ │ │ @@ -22944,26 +22266,26 @@ │ │ │ │ vstr s29, [r0, #4] │ │ │ │ vcvt.f32.f64 s1, d0 │ │ │ │ vldr s3, [r6] │ │ │ │ vldr s9, [r8, #100] @ 0x64 │ │ │ │ vldr s15, [r8, #104] @ 0x68 │ │ │ │ vcmpe.f32 s3, s9 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 197aa >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x53a> │ │ │ │ + bmi.n 18f32 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x53a> │ │ │ │ vcmpe.f32 s3, s15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s9, s15 │ │ │ │ vmovls.f32 s9, s3 │ │ │ │ - vldr d7, [pc, #140] @ 19838 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5c8> │ │ │ │ + vldr d7, [pc, #140] @ 18fc0 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5c8> │ │ │ │ addw lr, r7, #1620 @ 0x654 │ │ │ │ addw fp, r7, #1628 @ 0x65c │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ vcvt.f64.f32 d9, s9 │ │ │ │ - vldr d5, [pc, #128] @ 19840 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5d0> │ │ │ │ + vldr d5, [pc, #128] @ 18fc8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5d0> │ │ │ │ vldr s5, [lr] │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ vmov.f32 s30, #16 @ 0x40800000 4.0 │ │ │ │ vmul.f64 d7, d8, d9 │ │ │ │ vcvt.f64.f32 d2, s5 │ │ │ │ vcvt.f32.f64 s17, d7 │ │ │ │ vmul.f32 s19, s17, s30 │ │ │ │ @@ -22974,169 +22296,169 @@ │ │ │ │ vcvt.f32.f64 s11, d7 │ │ │ │ vstr s11, [fp] │ │ │ │ vldr s2, [r3] │ │ │ │ vldr s26, [r8, #112] @ 0x70 │ │ │ │ vldr s8, [r8, #116] @ 0x74 │ │ │ │ vcmpe.f32 s2, s26 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 19866 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5f6> │ │ │ │ - b.n 19854 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5e4> │ │ │ │ + bmi.n 18fee >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5f6> │ │ │ │ + b.n 18fdc >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5e4> │ │ │ │ nop.w │ │ │ │ strb r6, [r2, r4] │ │ │ │ - cbnz r5, 19882 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x612> │ │ │ │ + cbnz r5, 1900a >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x612> │ │ │ │ ldr r1, [r6, #56] @ 0x38 │ │ │ │ ands r2, r0 │ │ │ │ strb r6, [r2, r4] │ │ │ │ - cbnz r5, 1988a >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x61a> │ │ │ │ + cbnz r5, 19012 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x61a> │ │ │ │ ldr r1, [r6, #56] @ 0x38 │ │ │ │ ands r2, r2 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r3 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ ldr r7, [r6, #88] @ 0x58 │ │ │ │ @ instruction: 0xb6db │ │ │ │ - blt.n 19912 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x6a2> │ │ │ │ + blt.n 1909a >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x6a2> │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #227 @ 0xe3 │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ - bcs.n 19828 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5b8> │ │ │ │ + bcs.n 18fb0 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x5b8> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ movs r0, #0 │ │ │ │ cmp fp, r9 │ │ │ │ movs r0, r0 │ │ │ │ mvns r2, r7 │ │ │ │ - str r7, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r7, [sp, #904] @ 0x388 │ │ │ │ movs r3, r0 │ │ │ │ vcmpe.f32 s2, s8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s26, s8 │ │ │ │ vmovls.f32 s26, s2 │ │ │ │ - vldr d9, [pc, #920] @ 19c00 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x990> │ │ │ │ + vldr d9, [pc, #920] @ 19388 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x990> │ │ │ │ vmov.f64 d3, #112 @ 0x3f800000 1.0 │ │ │ │ - vldr d2, [pc, #920] @ 19c08 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x998> │ │ │ │ - vldr d1, [pc, #924] @ 19c10 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9a0> │ │ │ │ - vldr d7, [pc, #928] @ 19c18 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9a8> │ │ │ │ + vldr d2, [pc, #920] @ 19390 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x998> │ │ │ │ + vldr d1, [pc, #924] @ 19398 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9a0> │ │ │ │ + vldr d7, [pc, #928] @ 193a0 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9a8> │ │ │ │ vcvt.f64.f32 d8, s1 │ │ │ │ vmls.f64 d3, d6, d8 │ │ │ │ - vldr d6, [pc, #924] @ 19c20 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9b0> │ │ │ │ + vldr d6, [pc, #924] @ 193a8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9b0> │ │ │ │ vmov.f32 s0, #20 @ 0x40a00000 5.0 │ │ │ │ vsub.f64 d5, d9, d10 │ │ │ │ - vldr d9, [pc, #920] @ 19c28 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9b8> │ │ │ │ + vldr d9, [pc, #920] @ 193b0 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9b8> │ │ │ │ vmul.f32 s31, s31, s0 │ │ │ │ vmls.f64 d5, d11, d6 │ │ │ │ vcvt.f64.f32 d15, s31 │ │ │ │ vmul.f64 d14, d3, d2 │ │ │ │ vcvt.f64.f32 d4, s26 │ │ │ │ vsub.f64 d13, d1, d15 │ │ │ │ vmul.f64 d0, d5, d13 │ │ │ │ vmul.f64 d14, d14, d4 │ │ │ │ vmul.f64 d12, d8, d7 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d4, [pc, #884] @ 19c30 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9c0> │ │ │ │ + vldr d4, [pc, #884] @ 193b8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9c0> │ │ │ │ ldr r1, [r4, #40] @ 0x28 │ │ │ │ - vldr d2, [pc, #884] @ 19c38 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9c8> │ │ │ │ - vldr d6, [pc, #888] @ 19c40 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9d0> │ │ │ │ - vldr d3, [pc, #892] @ 19c48 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9d8> │ │ │ │ + vldr d2, [pc, #884] @ 193c0 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9c8> │ │ │ │ + vldr d6, [pc, #888] @ 193c8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9d0> │ │ │ │ + vldr d3, [pc, #892] @ 193d0 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9d8> │ │ │ │ vldr s27, [r1] │ │ │ │ vmls.f64 d4, d11, d9 │ │ │ │ vadd.f64 d0, d0, d2 │ │ │ │ vdiv.f64 d5, d4, d0 │ │ │ │ vmla.f64 d3, d11, d6 │ │ │ │ - vldr d11, [pc, #876] @ 19c50 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9e0> │ │ │ │ + vldr d11, [pc, #876] @ 193d8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9e0> │ │ │ │ vcvt.f32.f64 s28, d14 │ │ │ │ vldr s29, [r8, #124] @ 0x7c │ │ │ │ vcmpe.f32 s27, s29 │ │ │ │ vcvt.f32.f64 s24, d12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vldr s25, [r8, #128] @ 0x80 │ │ │ │ vadd.f64 d6, d5, d3 │ │ │ │ vcvt.f32.f64 s13, d6 │ │ │ │ vcvt.f64.f32 d1, s13 │ │ │ │ vdiv.f64 d15, d11, d1 │ │ │ │ vcvt.f32.f64 s23, d15 │ │ │ │ - bmi.n 19924 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x6b4> │ │ │ │ + bmi.n 190ac >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x6b4> │ │ │ │ vcmpe.f32 s27, s25 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s29, s25 │ │ │ │ vmovls.f32 s29, s27 │ │ │ │ - vldr s7, [pc, #864] @ 19c88 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xa18> │ │ │ │ + vldr s7, [pc, #864] @ 19410 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xa18> │ │ │ │ add.w r6, r7, #1216 @ 0x4c0 │ │ │ │ str r6, [sp, #80] @ 0x50 │ │ │ │ - ldr.w r8, [pc, #864] @ 19c90 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xa20> │ │ │ │ + ldr.w r8, [pc, #864] @ 19418 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xa20> │ │ │ │ vldr s9, [r7, #4] │ │ │ │ add r8, pc │ │ │ │ add.w r5, r8, r5, lsl #2 │ │ │ │ vmul.f32 s3, s29, s7 │ │ │ │ - vldr d13, [pc, #788] @ 19c58 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9e8> │ │ │ │ - vldr d9, [pc, #792] @ 19c60 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9f0> │ │ │ │ + vldr d13, [pc, #788] @ 193e0 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9e8> │ │ │ │ + vldr d9, [pc, #792] @ 193e8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9f0> │ │ │ │ vcvt.f64.f32 d7, s3 │ │ │ │ vmov.f64 d2, #120 @ 0x3fc00000 1.5 │ │ │ │ vcvt.f64.f32 d4, s9 │ │ │ │ vadd.f64 d7, d7, d13 │ │ │ │ vmul.f64 d6, d4, d2 │ │ │ │ vcvt.f32.f64 s1, d7 │ │ │ │ vcvt.f64.f32 d3, s1 │ │ │ │ vmul.f64 d7, d3, d6 │ │ │ │ vcvt.f32.f64 s15, d7 │ │ │ │ vcvt.f64.f32 d0, s15 │ │ │ │ vmul.f64 d0, d0, d9 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d5, [pc, #748] @ 19c68 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9f8> │ │ │ │ + vldr d5, [pc, #748] @ 193f0 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9f8> │ │ │ │ vcvt.f32.f64 s5, d0 │ │ │ │ vmul.f64 d0, d10, d5 │ │ │ │ vstr s5, [r6] │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ vldr s19, [r5] │ │ │ │ - vldr d10, [pc, #732] @ 19c70 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xa00> │ │ │ │ + vldr d10, [pc, #732] @ 193f8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xa00> │ │ │ │ vneg.f32 s11, s19 │ │ │ │ vcvt.f64.f32 d1, s11 │ │ │ │ vmul.f64 d15, d1, d0 │ │ │ │ vmul.f64 d0, d8, d10 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ ldr r2, [r4, #44] @ 0x2c │ │ │ │ ldr r0, [sp, #116] @ 0x74 │ │ │ │ ldr r4, [r4, #48] @ 0x30 │ │ │ │ str r2, [sp, #120] @ 0x78 │ │ │ │ str r4, [sp, #128] @ 0x80 │ │ │ │ vcvt.f32.f64 s22, d15 │ │ │ │ vcvt.f32.f64 s17, d0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 1a10a >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xe9a> │ │ │ │ + beq.w 19892 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xe9a> │ │ │ │ ldr.w r6, [r7, #1608] @ 0x648 │ │ │ │ vmov.f32 s25, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ cmp r6, #0 │ │ │ │ - beq.w 1a118 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xea8> │ │ │ │ + beq.w 198a0 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xea8> │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ cmp r3, r6 │ │ │ │ it cs │ │ │ │ movcs r3, r6 │ │ │ │ str r3, [sp, #136] @ 0x88 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 1a21a >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xfaa> │ │ │ │ + beq.w 199a2 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xfaa> │ │ │ │ ldr r6, [sp, #120] @ 0x78 │ │ │ │ lsls r1, r3, #2 │ │ │ │ - vldr d9, [pc, #656] @ 19c78 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xa08> │ │ │ │ + vldr d9, [pc, #656] @ 19400 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xa08> │ │ │ │ addw r8, r7, #1228 @ 0x4cc │ │ │ │ adds r5, r6, r1 │ │ │ │ add.w r2, r7, #1512 @ 0x5e8 │ │ │ │ str r6, [sp, #0] │ │ │ │ add.w r4, r7, #1672 @ 0x688 │ │ │ │ - vldr d10, [pc, #644] @ 19c80 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xa10> │ │ │ │ + vldr d10, [pc, #644] @ 19408 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xa10> │ │ │ │ add.w r0, r7, #1616 @ 0x650 │ │ │ │ ldr r6, [sp, #128] @ 0x80 │ │ │ │ addw r3, r7, #1836 @ 0x72c │ │ │ │ str r1, [sp, #144] @ 0x90 │ │ │ │ addw r1, r7, #1172 @ 0x494 │ │ │ │ str r5, [sp, #64] @ 0x40 │ │ │ │ add.w r5, r7, #1656 @ 0x678 │ │ │ │ @@ -23189,15 +22511,15 @@ │ │ │ │ ldr r4, [sp, #0] │ │ │ │ vldr s6, [r5, #8] │ │ │ │ vcvt.f64.f32 d7, s5 │ │ │ │ vldr s2, [r5, #4] │ │ │ │ vldr s3, [r3] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ - vldr s4, [pc, #456] @ 19c8c >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xa1c> │ │ │ │ + vldr s4, [pc, #456] @ 19414 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xa1c> │ │ │ │ vldmia r4!, {s5} │ │ │ │ vldr s7, [r5] │ │ │ │ str r4, [sp, #0] │ │ │ │ mov r4, r3 │ │ │ │ vmla.f32 s16, s31, s11 │ │ │ │ vldr d4, [r3, #32] │ │ │ │ vldr d5, [r3, #64] @ 0x40 │ │ │ │ @@ -23276,29 +22598,29 @@ │ │ │ │ str r4, [sp, #48] @ 0x30 │ │ │ │ vcvt.f32.f64 s9, d6 │ │ │ │ ldr r4, [sp, #24] │ │ │ │ vstr d0, [r4, #80] @ 0x50 │ │ │ │ subs r4, r3, #6 │ │ │ │ ands r4, r1 │ │ │ │ vstr s9, [ip] │ │ │ │ - b.n 19c94 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xa24> │ │ │ │ + b.n 1941c >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xa24> │ │ │ │ str r4, [r5, r7] │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb853fe9 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ ands r0, r5 │ │ │ │ - add r3, pc, #860 @ (adr r3, 19f78 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xd08>) │ │ │ │ + add r3, pc, #860 @ (adr r3, 19700 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xd08>) │ │ │ │ subs r5, #112 @ 0x70 │ │ │ │ - bvc.n 19c34 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9c4> │ │ │ │ + bvc.n 193bc >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x9c4> │ │ │ │ subs r7, #227 @ 0xe3 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #180 @ 0xb4 │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ @@ -23308,15 +22630,15 @@ │ │ │ │ lsls r0, r3, #16 │ │ │ │ subs r7, #182 @ 0xb6 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ ands r7, r4 │ │ │ │ @ instruction: 0xf6945f06 │ │ │ │ - ldr r4, [pc, #608] @ (19ea8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xc38>) │ │ │ │ + ldr r4, [pc, #608] @ (19630 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xc38>) │ │ │ │ subs r7, #101 @ 0x65 │ │ │ │ ldr r1, [r6, #12] │ │ │ │ ldrh r3, [r4, #6] │ │ │ │ ldrh.w r3, [r5, #3892] @ 0xf34 │ │ │ │ adds r2, #97 @ 0x61 │ │ │ │ adds r0, #85 @ 0x55 │ │ │ │ add r1, sp, #168 @ 0xa8 │ │ │ │ @@ -23344,15 +22666,15 @@ │ │ │ │ lsrs r2, r2, #18 │ │ │ │ ldr r4, [sp, #644] @ 0x284 │ │ │ │ subs r3, #199 @ 0xc7 │ │ │ │ movs r0, r0 │ │ │ │ mvns r4, r0 │ │ │ │ movs r0, r0 │ │ │ │ subs r5, #128 @ 0x80 │ │ │ │ - strb r2, [r0, #7] │ │ │ │ + ldrb r6, [r2, #8] │ │ │ │ movs r2, r0 │ │ │ │ vldr s11, [lr] │ │ │ │ add.w lr, r2, r4, lsl #2 │ │ │ │ vldr s3, [r0, #64] @ 0x40 │ │ │ │ vldr s7, [fp] │ │ │ │ vmul.f32 s0, s11, s3 │ │ │ │ vldr s10, [r0, #32] │ │ │ │ @@ -23433,19 +22755,19 @@ │ │ │ │ add.w ip, r9, fp, lsl #2 │ │ │ │ ldr.w r4, [r9, #16] │ │ │ │ lsrs r6, r1, #2 │ │ │ │ adds r6, #1 │ │ │ │ ands.w r3, r6, #3 │ │ │ │ vstr s0, [ip, #276] @ 0x114 │ │ │ │ vmul.f32 s29, s0, s13 │ │ │ │ - beq.w 1a114 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xea4> │ │ │ │ + beq.w 1989c >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xea4> │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 19e0e >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xb9e> │ │ │ │ + beq.n 19596 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xb9e> │ │ │ │ cmp r3, #2 │ │ │ │ - beq.n 19df8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xb88> │ │ │ │ + beq.n 19580 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xb88> │ │ │ │ and.w r1, r4, r0 │ │ │ │ vldmia r2!, {s14} │ │ │ │ subs r0, #1 │ │ │ │ add.w lr, r9, r1, lsl #2 │ │ │ │ vldr s4, [lr, #276] @ 0x114 │ │ │ │ vmla.f32 s29, s14, s4 │ │ │ │ and.w r6, r4, r0 │ │ │ │ @@ -23460,15 +22782,15 @@ │ │ │ │ subs r0, #1 │ │ │ │ add.w r1, r9, r3, lsl #2 │ │ │ │ vldr s3, [r1, #276] @ 0x114 │ │ │ │ cmp r6, r2 │ │ │ │ it ne │ │ │ │ movne r5, r6 │ │ │ │ vmla.f32 s29, s11, s3 │ │ │ │ - beq.n 19e8a >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xc1a> │ │ │ │ + beq.n 19612 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xc1a> │ │ │ │ and.w lr, r4, r0 │ │ │ │ mov ip, r2 │ │ │ │ vldmia ip!, {s31} │ │ │ │ subs r3, r0, #1 │ │ │ │ add.w r1, r9, lr, lsl #2 │ │ │ │ and.w r6, r4, r3 │ │ │ │ subs r3, r0, #2 │ │ │ │ @@ -23488,15 +22810,15 @@ │ │ │ │ vldr s1, [ip, #4] │ │ │ │ vldr s6, [r2, #-4] │ │ │ │ cmp r5, r2 │ │ │ │ vldr s2, [r6, #276] @ 0x114 │ │ │ │ vmla.f32 s29, s10, s7 │ │ │ │ vmla.f32 s29, s1, s0 │ │ │ │ vmla.f32 s29, s6, s2 │ │ │ │ - bne.n 19e2e >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xbbe> │ │ │ │ + bne.n 195b6 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xbbe> │ │ │ │ add.w r5, fp, #1 │ │ │ │ movs r6, #1 │ │ │ │ and.w r2, r5, r4 │ │ │ │ str.w r2, [r9, #532] @ 0x214 │ │ │ │ ldr.w r4, [r9, #4] │ │ │ │ rsb fp, r6, #63 @ 0x3f │ │ │ │ ldr.w r5, [r9] │ │ │ │ @@ -23510,20 +22832,20 @@ │ │ │ │ add.w fp, r4, ip, lsl #2 │ │ │ │ cmp r0, #63 @ 0x3f │ │ │ │ vldr s8, [r1] │ │ │ │ add.w r3, lr, #4294967295 @ 0xffffffff │ │ │ │ add.w ip, r1, #32 │ │ │ │ vldr s5, [fp] │ │ │ │ vmul.f32 s0, s5, s8 │ │ │ │ - bhi.n 19fa8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xd38> │ │ │ │ - cbz r2, 19f44 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xcd4> │ │ │ │ + bhi.n 19730 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xd38> │ │ │ │ + cbz r2, 196cc >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xcd4> │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 19f20 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xcb0> │ │ │ │ + beq.n 196a8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xcb0> │ │ │ │ cmp r2, #2 │ │ │ │ - beq.n 19f02 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xc92> │ │ │ │ + beq.n 1968a >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xc92> │ │ │ │ and.w r2, r5, r3 │ │ │ │ vldr s12, [r1, #32] │ │ │ │ adds r0, #8 │ │ │ │ add.w ip, ip, #32 │ │ │ │ add.w fp, r4, r2, lsl #2 │ │ │ │ subs r3, #1 │ │ │ │ vldr s13, [fp] │ │ │ │ @@ -23543,15 +22865,15 @@ │ │ │ │ adds r0, #8 │ │ │ │ add.w r1, r4, fp, lsl #2 │ │ │ │ cmp r0, #63 @ 0x3f │ │ │ │ add.w ip, ip, #32 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldr s9, [r1] │ │ │ │ vmla.f32 s0, s9, s30 │ │ │ │ - bhi.n 19fa8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xd38> │ │ │ │ + bhi.n 19730 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xd38> │ │ │ │ and.w r2, r5, r3 │ │ │ │ vldr s3, [ip] │ │ │ │ subs r1, r3, #1 │ │ │ │ adds r0, #32 │ │ │ │ add.w r2, r4, r2, lsl #2 │ │ │ │ and.w fp, r5, r1 │ │ │ │ vldr s11, [ip, #32] │ │ │ │ @@ -23571,15 +22893,15 @@ │ │ │ │ vmla.f32 s0, s31, s3 │ │ │ │ vldr s10, [r1] │ │ │ │ vldr s15, [ip, #-32] @ 0xffffffe0 │ │ │ │ vldr s2, [fp] │ │ │ │ vmla.f32 s0, s7, s11 │ │ │ │ vmla.f32 s0, s10, s1 │ │ │ │ vmla.f32 s0, s2, s15 │ │ │ │ - bls.n 19f44 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xcd4> │ │ │ │ + bls.n 196cc >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xcd4> │ │ │ │ blx 7300 │ │ │ │ vldr s5, [r8, #8] │ │ │ │ ldr.w r5, [r7, #1152] @ 0x480 │ │ │ │ adds r6, #1 │ │ │ │ ldr.w r4, [r7, #1148] @ 0x47c │ │ │ │ vldr s8, [r8, #4] │ │ │ │ eor.w r1, r5, #1 │ │ │ │ @@ -23619,15 +22941,15 @@ │ │ │ │ ldr.w r0, [r9, #16] │ │ │ │ cmp r6, #8 │ │ │ │ add.w r1, r4, #1 │ │ │ │ add.w ip, r9, r4, lsl #2 │ │ │ │ and.w r0, r0, r1 │ │ │ │ vstr s0, [ip, #276] @ 0x114 │ │ │ │ str.w r0, [r9, #532] @ 0x214 │ │ │ │ - bne.w 19e98 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xc28> │ │ │ │ + bne.w 19620 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xc28> │ │ │ │ ldr r5, [sp, #88] @ 0x58 │ │ │ │ vldr s16, [r7, #16] │ │ │ │ ldr.w r6, [r7, #1800] @ 0x708 │ │ │ │ mov lr, r5 │ │ │ │ vldr s2, [r5, #8] │ │ │ │ adds r2, r6, #1 │ │ │ │ add.w r3, r7, r6, lsl #2 │ │ │ │ @@ -23655,15 +22977,15 @@ │ │ │ │ vcvt.f64.f32 d1, s3 │ │ │ │ vmul.f32 s31, s23, s30 │ │ │ │ vadd.f64 d4, d1, d5 │ │ │ │ vstr d4, [r6, #136] @ 0x88 │ │ │ │ str.w r1, [r7, #1800] @ 0x708 │ │ │ │ vstmia r5!, {s31} │ │ │ │ str r5, [sp, #40] @ 0x28 │ │ │ │ - bne.w 19a34 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x7c4> │ │ │ │ + bne.w 191bc >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x7c4> │ │ │ │ ldr.w r6, [r7, #1608] @ 0x648 │ │ │ │ ldr r0, [sp, #120] @ 0x78 │ │ │ │ ldr r4, [sp, #136] @ 0x88 │ │ │ │ ldr r5, [sp, #144] @ 0x90 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [sp, #116] @ 0x74 │ │ │ │ subs r6, r6, r4 │ │ │ │ @@ -23671,23 +22993,23 @@ │ │ │ │ subs r4, r0, r4 │ │ │ │ add r8, r5 │ │ │ │ add r2, r5 │ │ │ │ str.w r8, [sp, #120] @ 0x78 │ │ │ │ str.w r6, [r7, #1608] @ 0x648 │ │ │ │ str r2, [sp, #128] @ 0x80 │ │ │ │ str r4, [sp, #116] @ 0x74 │ │ │ │ - bne.w 199cc >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x75c> │ │ │ │ + bne.w 19154 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x75c> │ │ │ │ add sp, #228 @ 0xe4 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r5, [sp, #32] │ │ │ │ - b.n 19e2e >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xbbe> │ │ │ │ + b.n 195b6 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xbbe> │ │ │ │ add.w ip, r7, #1672 @ 0x688 │ │ │ │ add.w lr, r7, #1824 @ 0x720 │ │ │ │ - vldr d5, [pc, #308] @ 1a258 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xfe8> │ │ │ │ + vldr d5, [pc, #308] @ 199e0 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xfe8> │ │ │ │ add.w fp, r7, #1616 @ 0x650 │ │ │ │ ldr.w r6, [r7, #1616] @ 0x650 │ │ │ │ vldr d9, [ip, #136] @ 0x88 │ │ │ │ str.w r6, [r7, #1608] @ 0x648 │ │ │ │ vldr d2, [ip, #144] @ 0x90 │ │ │ │ vldr s16, [lr, #8] │ │ │ │ vmul.f64 d7, d9, d2 │ │ │ │ @@ -23705,17 +23027,17 @@ │ │ │ │ vmla.f32 s9, s3, s31 │ │ │ │ vcmpe.f32 s9, s13 │ │ │ │ vstr s9, [lr, #8] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vstr s9, [fp, #220] @ 0xdc │ │ │ │ it mi │ │ │ │ vldrmi s0, [fp, #28] │ │ │ │ - bmi.n 1a1d2 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xf62> │ │ │ │ + bmi.n 1995a >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xf62> │ │ │ │ vadd.f32 s1, s13, s25 │ │ │ │ - vldr d6, [pc, #208] @ 1a260 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xff0> │ │ │ │ + vldr d6, [pc, #208] @ 199e8 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xff0> │ │ │ │ vsub.f32 s0, s1, s9 │ │ │ │ vmul.f32 s15, s0, s0 │ │ │ │ vmul.f32 s5, s15, s15 │ │ │ │ vmul.f32 s20, s5, s0 │ │ │ │ vcvt.f64.f32 d7, s20 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -23729,15 +23051,15 @@ │ │ │ │ vadd.f64 d0, d15, d15 │ │ │ │ blx 6e7c <__exp2_finite@plt> │ │ │ │ vcvt.f32.f64 s0, d0 │ │ │ │ vldr s18, [fp, #20] │ │ │ │ vstr s0, [fp, #24] │ │ │ │ vcmpe.f32 s0, s18 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 1a21e >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xfae> │ │ │ │ + bpl.n 199a6 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xfae> │ │ │ │ vsub.f32 s31, s18, s0 │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ vldr s13, [fp, #4] │ │ │ │ vldr s29, [fp, #12] │ │ │ │ vmul.f32 s8, s31, s13 │ │ │ │ vcmpe.f32 s8, s29 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -23746,41 +23068,41 @@ │ │ │ │ cmp r3, r6 │ │ │ │ it cs │ │ │ │ movcs r3, r6 │ │ │ │ str r3, [sp, #136] @ 0x88 │ │ │ │ vneg.f32 s7, s8 │ │ │ │ vstr s7, [fp, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 199e2 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x772> │ │ │ │ + bne.w 1916a >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x772> │ │ │ │ str r3, [sp, #144] @ 0x90 │ │ │ │ - b.n 1a0e6 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xe76> │ │ │ │ + b.n 1986e >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0xe76> │ │ │ │ itt le │ │ │ │ movle.w lr, #0 │ │ │ │ strle.w lr, [fp, #36] @ 0x24 │ │ │ │ - ble.w 199d2 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x762> │ │ │ │ + ble.w 1915a >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x762> │ │ │ │ vsub.f32 s4, s0, s18 │ │ │ │ vldr s21, [fp, #4] │ │ │ │ vldr s14, [fp, #16] │ │ │ │ vmul.f32 s16, s4, s21 │ │ │ │ vcmpe.f32 s16, s14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it hi │ │ │ │ vmovhi.f32 s16, s14 │ │ │ │ vstr s16, [fp, #36] @ 0x24 │ │ │ │ - b.w 199d2 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x762> │ │ │ │ + b.w 1915a >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x762> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ldrh r7, [r4, #52] @ 0x34 │ │ │ │ ldr r1, [sp, #672] @ 0x2a0 │ │ │ │ ldrsb r2, [r0, r7] │ │ │ │ subs r2, #243 @ 0xf3 │ │ │ │ ldr r1, [r6, #12] │ │ │ │ ldrh r3, [r4, #6] │ │ │ │ ldrh.w r3, [r5, #3812] @ 0xee4 │ │ │ │ - ldr.w sl, [pc, #696] @ 1a524 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x12b4> │ │ │ │ + ldr.w sl, [pc, #696] @ 19cac >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x12b4> │ │ │ │ movs r1, #56 @ 0x38 │ │ │ │ str.w r5, [r7, #1252] @ 0x4e4 │ │ │ │ add.w r6, r7, #1256 @ 0x4e8 │ │ │ │ mov.w fp, #0 │ │ │ │ movt fp, #16368 @ 0x3ff0 │ │ │ │ ldr.w r2, [r2, sl] │ │ │ │ mov.w sl, #0 │ │ │ │ @@ -23947,47 +23269,47 @@ │ │ │ │ strd r2, r3, [ip, #64] @ 0x40 │ │ │ │ strd r2, r3, [ip, #72] @ 0x48 │ │ │ │ vstr d1, [sp, #80] @ 0x50 │ │ │ │ strd r2, r3, [ip, #80] @ 0x50 │ │ │ │ vstr d0, [sp, #48] @ 0x30 │ │ │ │ strd r2, r3, [ip, #88] @ 0x58 │ │ │ │ vstr d6, [sp, #136] @ 0x88 │ │ │ │ - b.w 1938c >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x11c> │ │ │ │ + b.w 18b14 >(unsigned int, DSP::Oversampler<8, 64>&)@@Base+0x11c> │ │ │ │ nop │ │ │ │ lsls r4, r5, #21 │ │ │ │ ... │ │ │ │ │ │ │ │ -0001a528 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base>: │ │ │ │ +00019cb0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base>: │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r9, r2 │ │ │ │ ldr r4, [r0, #20] │ │ │ │ mov sl, r0 │ │ │ │ ldr r7, [r0, #24] │ │ │ │ vpush {d8-d15} │ │ │ │ ldr r3, [r4, #16] │ │ │ │ - ldr.w r2, [pc, #1484] @ 1ab08 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5e0> │ │ │ │ + ldr.w r2, [pc, #1484] @ 1a290 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5e0> │ │ │ │ vldr s15, [r7, #52] @ 0x34 │ │ │ │ sub sp, #228 @ 0xe4 │ │ │ │ add r2, pc │ │ │ │ vldr s14, [r3] │ │ │ │ str r1, [sp, #116] @ 0x74 │ │ │ │ vldr s13, [r7, #56] @ 0x38 │ │ │ │ vcmpe.f32 s15, s14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 1a56c >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x44> │ │ │ │ + bgt.n 19cf4 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x44> │ │ │ │ vcmpe.f32 s13, s14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s15, s14 │ │ │ │ vmovls.f32 s15, s13 │ │ │ │ ldr.w r0, [sl, #1252] @ 0x4e4 │ │ │ │ vcvt.s32.f32 s0, s15 │ │ │ │ vmov r5, s0 │ │ │ │ cmp r0, r5 │ │ │ │ - bne.w 1b514 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xfec> │ │ │ │ + bne.w 1ac9c >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xfec> │ │ │ │ add.w r6, sl, #1256 @ 0x4e8 │ │ │ │ vldr d1, [r6, #144] @ 0x90 │ │ │ │ vldr d2, [r6, #168] @ 0xa8 │ │ │ │ vldr d6, [r6, #192] @ 0xc0 │ │ │ │ vldr d3, [r6, #200] @ 0xc8 │ │ │ │ vldr d5, [r6, #224] @ 0xe0 │ │ │ │ vldr d4, [r6, #8] │ │ │ │ @@ -24035,63 +23357,63 @@ │ │ │ │ vstr d5, [sp, #152] @ 0x98 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ vldr s3, [r7, #64] @ 0x40 │ │ │ │ vldr s11, [r3] │ │ │ │ vldr s1, [r7, #68] @ 0x44 │ │ │ │ vcmpe.f32 s11, s3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1a66c >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x144> │ │ │ │ + bmi.n 19df4 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x144> │ │ │ │ vcmpe.f32 s11, s1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s3, s1 │ │ │ │ vmovls.f32 s3, s11 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ vldr s8, [r7, #76] @ 0x4c │ │ │ │ vldr s27, [r0] │ │ │ │ vcvt.f64.f32 d10, s3 │ │ │ │ vldr s9, [r7, #80] @ 0x50 │ │ │ │ vcmpe.f32 s27, s8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1a69a >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x172> │ │ │ │ + bmi.n 19e22 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x172> │ │ │ │ vcmpe.f32 s27, s9 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s8, s9 │ │ │ │ vmovls.f32 s8, s27 │ │ │ │ ldr r1, [r4, #28] │ │ │ │ vldr s1, [r7, #88] @ 0x58 │ │ │ │ vldr s26, [r1] │ │ │ │ vcvt.f64.f32 d1, s8 │ │ │ │ vldr s0, [r7, #92] @ 0x5c │ │ │ │ vcmpe.f32 s26, s1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1a6c8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x1a0> │ │ │ │ + bmi.n 19e50 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x1a0> │ │ │ │ vcmpe.f32 s26, s0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s1, s0 │ │ │ │ vmovls.f32 s1, s26 │ │ │ │ vstr d7, [sp, #176] @ 0xb0 │ │ │ │ add.w r8, sl, #1528 @ 0x5f8 │ │ │ │ add.w fp, sl, #1536 @ 0x600 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vstr d3, [sp, #192] @ 0xc0 │ │ │ │ vstr d6, [sp, #184] @ 0xb8 │ │ │ │ vstr d2, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d6, d1, d7 │ │ │ │ - vldr d2, [pc, #988] @ 1aac8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5a0> │ │ │ │ + vldr d2, [pc, #988] @ 1a250 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5a0> │ │ │ │ vmov.f64 d3, #12 @ 0x40600000 3.5 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vcvt.f64.f32 d4, s1 │ │ │ │ vstr d5, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d0, d5, d2 │ │ │ │ vstr d4, [sp, #160] @ 0xa0 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d2, [pc, #964] @ 1aad0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5a8> │ │ │ │ + vldr d2, [pc, #964] @ 1a258 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5a8> │ │ │ │ vldr d3, [sp, #168] @ 0xa8 │ │ │ │ vmla.f64 d12, d10, d8 │ │ │ │ vmov.f64 d13, d0 │ │ │ │ vldr d0, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d15, d13, d15 │ │ │ │ vmla.f64 d0, d10, d11 │ │ │ │ vmov.f64 d11, d0 │ │ │ │ @@ -24203,78 +23525,78 @@ │ │ │ │ vstr d4, [r6, #288] @ 0x120 │ │ │ │ add.w r6, sl, #1568 @ 0x620 │ │ │ │ vmul.f64 d0, d0, d2 │ │ │ │ vmul.f64 d2, d1, d2 │ │ │ │ vstr d0, [ip] │ │ │ │ vstr d7, [r0] │ │ │ │ vstr d2, [r6] │ │ │ │ - bmi.n 1a8fe >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x3d6> │ │ │ │ + bmi.n 1a086 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x3d6> │ │ │ │ vldr s7, [sp, #56] @ 0x38 │ │ │ │ vcmpe.f32 s19, s7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s18, s7 │ │ │ │ vmovls.f32 s18, s19 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ vldr s31, [r7, #40] @ 0x28 │ │ │ │ vldr s17, [r3] │ │ │ │ vldr s21, [r7, #44] @ 0x2c │ │ │ │ vcmpe.f32 s17, s31 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1a928 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x400> │ │ │ │ + bmi.n 1a0b0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x400> │ │ │ │ vcmpe.f32 s17, s21 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s31, s21 │ │ │ │ vmovls.f32 s31, s17 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ vldr s29, [r7, #28] │ │ │ │ vldr s23, [r1] │ │ │ │ vldr s25, [r7, #32] │ │ │ │ vcmpe.f32 s23, s29 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1a952 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x42a> │ │ │ │ + bmi.n 1a0da >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x42a> │ │ │ │ vcmpe.f32 s23, s25 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s29, s25 │ │ │ │ vmovls.f32 s29, s23 │ │ │ │ - vldr s3, [pc, #428] @ 1ab00 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5d8> │ │ │ │ + vldr s3, [pc, #428] @ 1a288 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5d8> │ │ │ │ add r0, sp, #216 @ 0xd8 │ │ │ │ add r1, sp, #208 @ 0xd0 │ │ │ │ add.w r6, sl, #1128 @ 0x468 │ │ │ │ str r6, [sp, #32] │ │ │ │ addw r8, sl, #1132 @ 0x46c │ │ │ │ vmov.f64 d13, #112 @ 0x3f800000 1.0 │ │ │ │ add.w fp, sl, #1136 @ 0x470 │ │ │ │ - vldr s11, [pc, #404] @ 1ab04 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5dc> │ │ │ │ + vldr s11, [pc, #404] @ 1a28c >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5dc> │ │ │ │ vldr s1, [sl] │ │ │ │ - vldr d3, [pc, #352] @ 1aad8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5b0> │ │ │ │ + vldr d3, [pc, #352] @ 1a260 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5b0> │ │ │ │ vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ vcvt.f64.f32 d10, s18 │ │ │ │ vmov.f64 d8, d13 │ │ │ │ vmls.f64 d8, d10, d12 │ │ │ │ vcvt.f64.f32 d14, s29 │ │ │ │ vmov.f32 s13, #80 @ 0x3e800000 0.250 │ │ │ │ vmul.f64 d7, d14, d8 │ │ │ │ vmul.f32 s30, s18, s18 │ │ │ │ vcvt.f32.f64 s15, d7 │ │ │ │ vmul.f32 s9, s15, s15 │ │ │ │ vmla.f32 s11, s9, s3 │ │ │ │ vcvt.f64.f32 d11, s31 │ │ │ │ vmul.f32 s19, s11, s13 │ │ │ │ vdiv.f32 s5, s19, s1 │ │ │ │ - vldr d9, [pc, #300] @ 1aae0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5b8> │ │ │ │ + vldr d9, [pc, #300] @ 1a268 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5b8> │ │ │ │ vcvt.f64.f32 d6, s5 │ │ │ │ vmul.f64 d0, d6, d3 │ │ │ │ blx 7394 │ │ │ │ vldr d4, [sp, #216] @ 0xd8 │ │ │ │ ldr.w r0, [sl, #1148] @ 0x47c │ │ │ │ ldr r2, [r4, #32] │ │ │ │ - vldr d1, [pc, #284] @ 1aae8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5c0> │ │ │ │ + vldr d1, [pc, #284] @ 1a270 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5c0> │ │ │ │ vldr d5, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d7, d4, d1 │ │ │ │ vsub.f64 d14, d13, d5 │ │ │ │ vadd.f64 d0, d7, d13 │ │ │ │ vdiv.f64 d2, d13, d0 │ │ │ │ vcvt.f64.f32 d3, s30 │ │ │ │ vmul.f64 d12, d14, d12 │ │ │ │ @@ -24299,26 +23621,26 @@ │ │ │ │ vstr s29, [r0, #4] │ │ │ │ vldr s9, [r7, #100] @ 0x64 │ │ │ │ vldr s3, [r2] │ │ │ │ vcvt.f32.f64 s1, d0 │ │ │ │ vldr s15, [r7, #104] @ 0x68 │ │ │ │ vcmpe.f32 s3, s9 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1aa62 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x53a> │ │ │ │ + bmi.n 1a1ea >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x53a> │ │ │ │ vcmpe.f32 s3, s15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s9, s15 │ │ │ │ vmovls.f32 s9, s3 │ │ │ │ - vldr d7, [pc, #140] @ 1aaf0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5c8> │ │ │ │ + vldr d7, [pc, #140] @ 1a278 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5c8> │ │ │ │ addw lr, sl, #1620 @ 0x654 │ │ │ │ addw ip, sl, #1628 @ 0x65c │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ vcvt.f64.f32 d9, s9 │ │ │ │ - vldr d5, [pc, #128] @ 1aaf8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5d0> │ │ │ │ + vldr d5, [pc, #128] @ 1a280 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5d0> │ │ │ │ vldr s5, [lr] │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ vmov.f32 s30, #16 @ 0x40800000 4.0 │ │ │ │ vmul.f64 d7, d8, d9 │ │ │ │ vcvt.f64.f32 d2, s5 │ │ │ │ vcvt.f32.f64 s17, d7 │ │ │ │ vmul.f32 s19, s17, s30 │ │ │ │ @@ -24329,170 +23651,170 @@ │ │ │ │ vcvt.f32.f64 s11, d7 │ │ │ │ vstr s11, [ip] │ │ │ │ vldr s26, [r7, #112] @ 0x70 │ │ │ │ vldr s2, [r3] │ │ │ │ vldr s8, [r7, #116] @ 0x74 │ │ │ │ vcmpe.f32 s2, s26 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1ab1e >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5f6> │ │ │ │ - b.n 1ab0c >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5e4> │ │ │ │ + bmi.n 1a2a6 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5f6> │ │ │ │ + b.n 1a294 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5e4> │ │ │ │ nop.w │ │ │ │ strb r6, [r2, r4] │ │ │ │ - cbnz r5, 1ab3a >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x612> │ │ │ │ + cbnz r5, 1a2c2 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x612> │ │ │ │ ldr r1, [r6, #56] @ 0x38 │ │ │ │ ands r2, r0 │ │ │ │ strb r6, [r2, r4] │ │ │ │ - cbnz r5, 1ab42 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x61a> │ │ │ │ + cbnz r5, 1a2ca >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x61a> │ │ │ │ ldr r1, [r6, #56] @ 0x38 │ │ │ │ ands r2, r2 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r3 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ ldr r7, [r6, #88] @ 0x58 │ │ │ │ @ instruction: 0xb6db │ │ │ │ - blt.n 1abca >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x6a2> │ │ │ │ + blt.n 1a352 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x6a2> │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #227 @ 0xe3 │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ - bcs.n 1aae0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5b8> │ │ │ │ + bcs.n 1a268 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x5b8> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ movs r0, #0 │ │ │ │ cmp fp, r9 │ │ │ │ movs r0, r0 │ │ │ │ mvns r2, r7 │ │ │ │ - strh r4, [r6, #36] @ 0x24 │ │ │ │ + ldrh r4, [r5, #40] @ 0x28 │ │ │ │ movs r3, r0 │ │ │ │ vcmpe.f32 s2, s8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s26, s8 │ │ │ │ vmovls.f32 s26, s2 │ │ │ │ - vldr d9, [pc, #936] @ 1aec8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9a0> │ │ │ │ + vldr d9, [pc, #936] @ 1a650 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9a0> │ │ │ │ vmov.f64 d3, #112 @ 0x3f800000 1.0 │ │ │ │ - vldr d2, [pc, #936] @ 1aed0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9a8> │ │ │ │ - vldr d1, [pc, #940] @ 1aed8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9b0> │ │ │ │ - vldr d7, [pc, #944] @ 1aee0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9b8> │ │ │ │ + vldr d2, [pc, #936] @ 1a658 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9a8> │ │ │ │ + vldr d1, [pc, #940] @ 1a660 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9b0> │ │ │ │ + vldr d7, [pc, #944] @ 1a668 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9b8> │ │ │ │ vcvt.f64.f32 d8, s1 │ │ │ │ vmls.f64 d3, d6, d8 │ │ │ │ - vldr d6, [pc, #940] @ 1aee8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9c0> │ │ │ │ + vldr d6, [pc, #940] @ 1a670 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9c0> │ │ │ │ vmov.f32 s0, #20 @ 0x40a00000 5.0 │ │ │ │ vsub.f64 d5, d9, d10 │ │ │ │ - vldr d9, [pc, #936] @ 1aef0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9c8> │ │ │ │ + vldr d9, [pc, #936] @ 1a678 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9c8> │ │ │ │ vmul.f32 s31, s31, s0 │ │ │ │ vmls.f64 d5, d11, d6 │ │ │ │ vcvt.f64.f32 d15, s31 │ │ │ │ vmul.f64 d14, d3, d2 │ │ │ │ vcvt.f64.f32 d4, s26 │ │ │ │ vsub.f64 d13, d1, d15 │ │ │ │ vmul.f64 d0, d5, d13 │ │ │ │ vmul.f64 d14, d14, d4 │ │ │ │ vmul.f64 d12, d8, d7 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d4, [pc, #900] @ 1aef8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9d0> │ │ │ │ + vldr d4, [pc, #900] @ 1a680 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9d0> │ │ │ │ ldr r1, [r4, #40] @ 0x28 │ │ │ │ - vldr d2, [pc, #900] @ 1af00 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9d8> │ │ │ │ - vldr d6, [pc, #904] @ 1af08 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9e0> │ │ │ │ - vldr d3, [pc, #908] @ 1af10 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9e8> │ │ │ │ + vldr d2, [pc, #900] @ 1a688 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9d8> │ │ │ │ + vldr d6, [pc, #904] @ 1a690 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9e0> │ │ │ │ + vldr d3, [pc, #908] @ 1a698 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9e8> │ │ │ │ vldr s27, [r1] │ │ │ │ vmls.f64 d4, d11, d9 │ │ │ │ vadd.f64 d0, d0, d2 │ │ │ │ vdiv.f64 d5, d4, d0 │ │ │ │ vmla.f64 d3, d11, d6 │ │ │ │ - vldr d11, [pc, #892] @ 1af18 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9f0> │ │ │ │ + vldr d11, [pc, #892] @ 1a6a0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9f0> │ │ │ │ vcvt.f32.f64 s28, d14 │ │ │ │ vldr s29, [r7, #124] @ 0x7c │ │ │ │ vcmpe.f32 s27, s29 │ │ │ │ vcvt.f32.f64 s24, d12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vldr s25, [r7, #128] @ 0x80 │ │ │ │ vadd.f64 d6, d5, d3 │ │ │ │ vcvt.f32.f64 s13, d6 │ │ │ │ vcvt.f64.f32 d1, s13 │ │ │ │ vdiv.f64 d15, d11, d1 │ │ │ │ vcvt.f32.f64 s23, d15 │ │ │ │ - bmi.n 1abdc >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x6b4> │ │ │ │ + bmi.n 1a364 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x6b4> │ │ │ │ vcmpe.f32 s27, s25 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s29, s25 │ │ │ │ vmovls.f32 s29, s27 │ │ │ │ - vldr s7, [pc, #888] @ 1af58 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa30> │ │ │ │ + vldr s7, [pc, #888] @ 1a6e0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa30> │ │ │ │ add.w r7, sl, #1216 @ 0x4c0 │ │ │ │ str r7, [sp, #104] @ 0x68 │ │ │ │ - ldr r6, [pc, #888] @ (1af60 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa38>) │ │ │ │ + ldr r6, [pc, #888] @ (1a6e8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa38>) │ │ │ │ vldr s9, [sl, #4] │ │ │ │ add r6, pc │ │ │ │ add.w r5, r6, r5, lsl #2 │ │ │ │ vmul.f32 s3, s29, s7 │ │ │ │ - vldr d13, [pc, #808] @ 1af20 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9f8> │ │ │ │ - vldr d9, [pc, #812] @ 1af28 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa00> │ │ │ │ + vldr d13, [pc, #808] @ 1a6a8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9f8> │ │ │ │ + vldr d9, [pc, #812] @ 1a6b0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa00> │ │ │ │ vcvt.f64.f32 d7, s3 │ │ │ │ vmov.f64 d2, #120 @ 0x3fc00000 1.5 │ │ │ │ vcvt.f64.f32 d4, s9 │ │ │ │ vadd.f64 d7, d7, d13 │ │ │ │ vmul.f64 d6, d4, d2 │ │ │ │ vcvt.f32.f64 s1, d7 │ │ │ │ vcvt.f64.f32 d3, s1 │ │ │ │ vmul.f64 d7, d3, d6 │ │ │ │ vcvt.f32.f64 s15, d7 │ │ │ │ vcvt.f64.f32 d0, s15 │ │ │ │ vmul.f64 d0, d0, d9 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d5, [pc, #768] @ 1af30 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa08> │ │ │ │ + vldr d5, [pc, #768] @ 1a6b8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa08> │ │ │ │ vcvt.f32.f64 s5, d0 │ │ │ │ vmul.f64 d0, d10, d5 │ │ │ │ vstr s5, [r7] │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ vldr s19, [r5] │ │ │ │ - vldr d10, [pc, #752] @ 1af38 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa10> │ │ │ │ + vldr d10, [pc, #752] @ 1a6c0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa10> │ │ │ │ vneg.f32 s11, s19 │ │ │ │ vcvt.f64.f32 d1, s11 │ │ │ │ vmul.f64 d15, d1, d0 │ │ │ │ vmul.f64 d0, d8, d10 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ ldr r0, [r4, #44] @ 0x2c │ │ │ │ ldr r2, [sp, #116] @ 0x74 │ │ │ │ ldr r4, [r4, #48] @ 0x30 │ │ │ │ str r0, [sp, #120] @ 0x78 │ │ │ │ str r4, [sp, #128] @ 0x80 │ │ │ │ vcvt.f32.f64 s22, d15 │ │ │ │ vcvt.f32.f64 s17, d0 │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 1b3d0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xea8> │ │ │ │ - vldr d15, [pc, #712] @ 1af40 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa18> │ │ │ │ + beq.w 1ab58 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xea8> │ │ │ │ + vldr d15, [pc, #712] @ 1a6c8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa18> │ │ │ │ ldr.w r4, [sl, #1608] @ 0x648 │ │ │ │ vmov.f32 s25, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ cmp r4, #0 │ │ │ │ - beq.w 1b3de >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xeb6> │ │ │ │ + beq.w 1ab66 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xeb6> │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ cmp r3, r4 │ │ │ │ it cs │ │ │ │ movcs r3, r4 │ │ │ │ str r3, [sp, #136] @ 0x88 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 1b4dc >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xfb4> │ │ │ │ + beq.w 1ac64 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xfb4> │ │ │ │ ldr r5, [sp, #120] @ 0x78 │ │ │ │ lsls r1, r3, #2 │ │ │ │ - vldr d9, [pc, #676] @ 1af48 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa20> │ │ │ │ + vldr d9, [pc, #676] @ 1a6d0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa20> │ │ │ │ add.w r8, sl, #1512 @ 0x5e8 │ │ │ │ adds r6, r5, r1 │ │ │ │ str r6, [sp, #56] @ 0x38 │ │ │ │ str r5, [sp, #0] │ │ │ │ addw r6, sl, #1228 @ 0x4cc │ │ │ │ - vldr d10, [pc, #668] @ 1af50 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa28> │ │ │ │ + vldr d10, [pc, #668] @ 1a6d8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa28> │ │ │ │ add.w r0, sl, #1672 @ 0x688 │ │ │ │ ldr r5, [sp, #128] @ 0x80 │ │ │ │ add.w r4, sl, #1616 @ 0x650 │ │ │ │ str r1, [sp, #144] @ 0x90 │ │ │ │ addw r2, sl, #1836 @ 0x72c │ │ │ │ str r0, [sp, #88] @ 0x58 │ │ │ │ addw r7, sl, #1172 @ 0x494 │ │ │ │ @@ -24549,15 +23871,15 @@ │ │ │ │ vmla.f32 s16, s10, s11 │ │ │ │ vldr s2, [r3, #4] │ │ │ │ vldr s3, [r2] │ │ │ │ vldr s7, [r3] │ │ │ │ vldr d4, [r8, #32] │ │ │ │ vldr d5, [r8, #64] @ 0x40 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ - vldr s4, [pc, #456] @ 1af5c >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa34> │ │ │ │ + vldr s4, [pc, #456] @ 1a6e4 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa34> │ │ │ │ vmul.f32 s12, s12, s13 │ │ │ │ vldr s13, [sp, #40] @ 0x28 │ │ │ │ ldr.w r2, [r9, #12] │ │ │ │ vmul.f32 s13, s24, s13 │ │ │ │ vcvt.f32.f64 s15, d7 │ │ │ │ vmla.f32 s12, s15, s29 │ │ │ │ vcvt.f64.f32 d7, s13 │ │ │ │ @@ -24630,30 +23952,30 @@ │ │ │ │ vldr s7, [ip] │ │ │ │ add.w fp, r2, r7, lsl #2 │ │ │ │ vldr s13, [r0, #32] │ │ │ │ vldr s1, [r0, #16] │ │ │ │ vmul.f32 s0, s7, s13 │ │ │ │ vldr s3, [lr] │ │ │ │ vldr s15, [r0] │ │ │ │ - b.n 1af64 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa3c> │ │ │ │ + b.n 1a6ec >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xa3c> │ │ │ │ nop.w │ │ │ │ str r4, [r5, r7] │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb853fe9 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ ands r0, r5 │ │ │ │ - add r3, pc, #860 @ (adr r3, 1b240 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xd18>) │ │ │ │ + add r3, pc, #860 @ (adr r3, 1a9c8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xd18>) │ │ │ │ subs r5, #112 @ 0x70 │ │ │ │ - bvc.n 1aefc >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9d4> │ │ │ │ + bvc.n 1a684 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x9d4> │ │ │ │ subs r7, #227 @ 0xe3 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #180 @ 0xb4 │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ @@ -24663,15 +23985,15 @@ │ │ │ │ lsls r0, r3, #16 │ │ │ │ subs r7, #182 @ 0xb6 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ ands r7, r4 │ │ │ │ @ instruction: 0xf6945f06 │ │ │ │ - ldr r4, [pc, #608] @ (1b170 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xc48>) │ │ │ │ + ldr r4, [pc, #608] @ (1a8f8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xc48>) │ │ │ │ subs r7, #101 @ 0x65 │ │ │ │ ldr r1, [r6, #12] │ │ │ │ ldrh r3, [r4, #6] │ │ │ │ ldrh.w r3, [r5, #3892] @ 0xf34 │ │ │ │ adds r2, #97 @ 0x61 │ │ │ │ adds r0, #85 @ 0x55 │ │ │ │ add r1, sp, #168 @ 0xa8 │ │ │ │ @@ -24703,15 +24025,15 @@ │ │ │ │ lsrs r2, r2, #18 │ │ │ │ ldr r4, [sp, #644] @ 0x284 │ │ │ │ subs r3, #199 @ 0xc7 │ │ │ │ movs r0, r0 │ │ │ │ mvns r4, r0 │ │ │ │ movs r0, r0 │ │ │ │ subs r5, #128 @ 0x80 │ │ │ │ - ldrsh r4, [r1, r4] │ │ │ │ + str r0, [r4, #116] @ 0x74 │ │ │ │ movs r2, r0 │ │ │ │ vldr s5, [r5] │ │ │ │ subs r5, r3, #6 │ │ │ │ ands r5, r1 │ │ │ │ vldr s2, [r0, #48] @ 0x30 │ │ │ │ add.w ip, r2, r5, lsl #2 │ │ │ │ vmla.f32 s0, s29, s1 │ │ │ │ @@ -24785,19 +24107,19 @@ │ │ │ │ add.w ip, r9, fp, lsl #2 │ │ │ │ lsrs r3, r0, #2 │ │ │ │ add.w r0, fp, #4294967295 @ 0xffffffff │ │ │ │ adds r3, #1 │ │ │ │ ands.w r7, r3, #3 │ │ │ │ vstr s0, [ip, #148] @ 0x94 │ │ │ │ vmul.f32 s29, s0, s11 │ │ │ │ - beq.w 1b3da >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xeb2> │ │ │ │ + beq.w 1ab62 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xeb2> │ │ │ │ cmp r7, #1 │ │ │ │ - beq.n 1b0c0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xb98> │ │ │ │ + beq.n 1a848 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xb98> │ │ │ │ cmp r7, #2 │ │ │ │ - beq.n 1b0aa >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xb82> │ │ │ │ + beq.n 1a832 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xb82> │ │ │ │ and.w r1, r4, r0 │ │ │ │ vldmia r2!, {s7} │ │ │ │ subs r0, #1 │ │ │ │ add.w lr, r9, r1, lsl #2 │ │ │ │ vldr s13, [lr, #148] @ 0x94 │ │ │ │ vmla.f32 s29, s7, s13 │ │ │ │ and.w r3, r4, r0 │ │ │ │ @@ -24812,15 +24134,15 @@ │ │ │ │ subs r0, #1 │ │ │ │ add.w r1, r9, r7, lsl #2 │ │ │ │ vldr s15, [r1, #148] @ 0x94 │ │ │ │ cmp r3, r2 │ │ │ │ it ne │ │ │ │ movne r5, r3 │ │ │ │ vmla.f32 s29, s5, s15 │ │ │ │ - beq.n 1b13a >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xc12> │ │ │ │ + beq.n 1a8c2 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xc12> │ │ │ │ and.w lr, r4, r0 │ │ │ │ mov ip, r2 │ │ │ │ vldmia ip!, {s2} │ │ │ │ subs r1, r0, #1 │ │ │ │ add.w r7, r9, lr, lsl #2 │ │ │ │ ands r1, r4 │ │ │ │ subs r3, r0, #2 │ │ │ │ @@ -24840,15 +24162,15 @@ │ │ │ │ vldr s8, [ip, #4] │ │ │ │ vldr s10, [r2, #-4] │ │ │ │ cmp r5, r2 │ │ │ │ vldr s12, [r3, #148] @ 0x94 │ │ │ │ vmla.f32 s29, s9, s6 │ │ │ │ vmla.f32 s29, s8, s4 │ │ │ │ vmla.f32 s29, s10, s12 │ │ │ │ - bne.n 1b0e0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xbb8> │ │ │ │ + bne.n 1a868 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xbb8> │ │ │ │ str.w r8, [sp, #40] @ 0x28 │ │ │ │ add.w r5, fp, #1 │ │ │ │ ldr.w r8, [sp, #32] │ │ │ │ movs r7, #1 │ │ │ │ and.w r2, r5, r4 │ │ │ │ str.w r2, [r9, #276] @ 0x114 │ │ │ │ ldr.w r4, [r9, #4] │ │ │ │ @@ -24865,21 +24187,21 @@ │ │ │ │ add.w r3, ip, #4294967295 @ 0xffffffff │ │ │ │ vldr s11, [r2] │ │ │ │ ubfx fp, fp, #2, #2 │ │ │ │ vldr s14, [r1] │ │ │ │ mov r1, r2 │ │ │ │ add.w r1, r1, #16 │ │ │ │ vmul.f32 s0, s14, s11 │ │ │ │ - bhi.n 1b26a >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xd42> │ │ │ │ + bhi.n 1a9f2 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xd42> │ │ │ │ cmp.w fp, #0 │ │ │ │ - beq.n 1b200 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xcd8> │ │ │ │ + beq.n 1a988 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xcd8> │ │ │ │ cmp.w fp, #1 │ │ │ │ - beq.n 1b1dc >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xcb4> │ │ │ │ + beq.n 1a964 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xcb4> │ │ │ │ cmp.w fp, #2 │ │ │ │ - beq.n 1b1c0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xc98> │ │ │ │ + beq.n 1a948 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xc98> │ │ │ │ and.w lr, r5, r3 │ │ │ │ vldr s7, [r2, #16] │ │ │ │ adds r0, #4 │ │ │ │ adds r1, #16 │ │ │ │ add.w fp, r4, lr, lsl #2 │ │ │ │ subs r3, #1 │ │ │ │ vldr s13, [fp] │ │ │ │ @@ -24899,15 +24221,15 @@ │ │ │ │ adds r0, #4 │ │ │ │ add.w ip, r4, fp, lsl #2 │ │ │ │ cmp r0, #31 │ │ │ │ add.w r1, r1, #16 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldr s15, [ip] │ │ │ │ vmla.f32 s0, s15, s5 │ │ │ │ - bhi.n 1b26a >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xd42> │ │ │ │ + bhi.n 1a9f2 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xd42> │ │ │ │ and.w fp, r5, r3 │ │ │ │ vldr s2, [r1] │ │ │ │ add.w ip, r3, #4294967295 @ 0xffffffff │ │ │ │ adds r0, #16 │ │ │ │ add.w r2, r4, fp, lsl #2 │ │ │ │ and.w fp, r5, ip │ │ │ │ vldr s6, [r1, #16] │ │ │ │ @@ -24927,15 +24249,15 @@ │ │ │ │ vmla.f32 s0, s9, s2 │ │ │ │ vldr s8, [fp] │ │ │ │ vldr s14, [r1, #-16] │ │ │ │ vldr s10, [ip] │ │ │ │ vmla.f32 s0, s4, s6 │ │ │ │ vmla.f32 s0, s8, s12 │ │ │ │ vmla.f32 s0, s10, s14 │ │ │ │ - bls.n 1b200 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xcd8> │ │ │ │ + bls.n 1a988 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xcd8> │ │ │ │ blx 7300 │ │ │ │ vldr s11, [r6, #8] │ │ │ │ ldr.w r5, [sl, #1152] @ 0x480 │ │ │ │ adds r7, #1 │ │ │ │ ldr.w r4, [sl, #1148] @ 0x47c │ │ │ │ vldr s7, [r6, #4] │ │ │ │ eor.w r1, r5, #1 │ │ │ │ @@ -24975,15 +24297,15 @@ │ │ │ │ ldr.w r0, [r9, #16] │ │ │ │ cmp r7, #4 │ │ │ │ add.w r1, r4, #1 │ │ │ │ add.w r3, r9, r4, lsl #2 │ │ │ │ and.w r0, r0, r1 │ │ │ │ vstr s0, [r3, #148] @ 0x94 │ │ │ │ str.w r0, [r9, #276] @ 0x114 │ │ │ │ - bne.w 1b150 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xc28> │ │ │ │ + bne.w 1a8d8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xc28> │ │ │ │ ldr r5, [sp, #80] @ 0x50 │ │ │ │ vldr s16, [sl, #16] │ │ │ │ ldr.w r7, [sl, #1800] @ 0x708 │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ vldr s7, [r5, #8] │ │ │ │ adds r2, r7, #1 │ │ │ │ add.w fp, sl, r7, lsl #2 │ │ │ │ @@ -25011,15 +24333,15 @@ │ │ │ │ vadd.f64 d7, d2, d5 │ │ │ │ vstr d7, [r3, #136] @ 0x88 │ │ │ │ str.w r1, [sl, #1800] @ 0x708 │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ vstmia r5!, {s9} │ │ │ │ cmp r1, r2 │ │ │ │ str r5, [sp, #24] │ │ │ │ - bne.w 1acec >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x7c4> │ │ │ │ + bne.w 1a474 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x7c4> │ │ │ │ ldr.w r4, [sl, #1608] @ 0x648 │ │ │ │ ldr r6, [sp, #136] @ 0x88 │ │ │ │ ldr r1, [sp, #116] @ 0x74 │ │ │ │ ldr r3, [sp, #144] @ 0x90 │ │ │ │ subs r4, r4, r6 │ │ │ │ ldr r0, [sp, #120] @ 0x78 │ │ │ │ subs r6, r1, r6 │ │ │ │ @@ -25028,20 +24350,20 @@ │ │ │ │ str.w r4, [sl, #1608] @ 0x648 │ │ │ │ mov r8, r0 │ │ │ │ add r2, r3 │ │ │ │ add r8, r3 │ │ │ │ str r2, [sp, #128] @ 0x80 │ │ │ │ str.w r8, [sp, #120] @ 0x78 │ │ │ │ str r6, [sp, #116] @ 0x74 │ │ │ │ - bne.w 1ac86 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x75e> │ │ │ │ + bne.w 1a40e >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x75e> │ │ │ │ add sp, #228 @ 0xe4 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r5, [sp, #16] │ │ │ │ - b.n 1b0e0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xbb8> │ │ │ │ + b.n 1a868 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xbb8> │ │ │ │ add.w r8, sl, #1672 @ 0x688 │ │ │ │ add.w fp, sl, #1824 @ 0x720 │ │ │ │ add.w r7, sl, #1616 @ 0x650 │ │ │ │ ldr.w r4, [sl, #1616] @ 0x650 │ │ │ │ vldr d9, [r8, #136] @ 0x88 │ │ │ │ str.w r4, [sl, #1608] @ 0x648 │ │ │ │ vldr d2, [r8, #144] @ 0x90 │ │ │ │ @@ -25061,17 +24383,17 @@ │ │ │ │ vmla.f32 s1, s9, s29 │ │ │ │ vcmpe.f32 s1, s13 │ │ │ │ vstr s1, [fp, #8] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vstr s1, [r7, #220] @ 0xdc │ │ │ │ it mi │ │ │ │ vldrmi s0, [r7, #28] │ │ │ │ - bmi.n 1b494 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xf6c> │ │ │ │ + bmi.n 1ac1c >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xf6c> │ │ │ │ vadd.f32 s6, s13, s25 │ │ │ │ - vldr d6, [pc, #888] @ 1b7c8 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x12a0> │ │ │ │ + vldr d6, [pc, #888] @ 1af50 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x12a0> │ │ │ │ vsub.f32 s0, s6, s1 │ │ │ │ vmul.f32 s15, s0, s0 │ │ │ │ vmul.f32 s5, s15, s15 │ │ │ │ vmul.f32 s20, s5, s0 │ │ │ │ vcvt.f64.f32 d7, s20 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -25085,15 +24407,15 @@ │ │ │ │ vadd.f64 d0, d9, d9 │ │ │ │ blx 6e7c <__exp2_finite@plt> │ │ │ │ vcvt.f32.f64 s0, d0 │ │ │ │ vldr s4, [r7, #20] │ │ │ │ vstr s0, [r7, #24] │ │ │ │ vcmpe.f32 s0, s4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 1b4e0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xfb8> │ │ │ │ + bpl.n 1ac68 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xfb8> │ │ │ │ vsub.f32 s7, s4, s0 │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ vldr s13, [r7, #4] │ │ │ │ vldr s8, [r7, #12] │ │ │ │ vmul.f32 s3, s7, s13 │ │ │ │ vcmpe.f32 s3, s8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -25102,32 +24424,32 @@ │ │ │ │ cmp r3, r4 │ │ │ │ it cs │ │ │ │ movcs r3, r4 │ │ │ │ str r3, [sp, #136] @ 0x88 │ │ │ │ vneg.f32 s10, s3 │ │ │ │ vstr s10, [r7, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 1ac9c >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x774> │ │ │ │ + bne.w 1a424 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x774> │ │ │ │ str r3, [sp, #144] @ 0x90 │ │ │ │ - b.n 1b3aa >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xe82> │ │ │ │ + b.n 1ab32 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0xe82> │ │ │ │ itt le │ │ │ │ movle.w fp, #0 │ │ │ │ strle.w fp, [r7, #36] @ 0x24 │ │ │ │ - ble.w 1ac8c >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x764> │ │ │ │ + ble.w 1a414 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x764> │ │ │ │ vsub.f32 s21, s0, s4 │ │ │ │ vldr s16, [r7, #4] │ │ │ │ vldr s14, [r7, #16] │ │ │ │ vmul.f32 s29, s21, s16 │ │ │ │ vcmpe.f32 s29, s14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it hi │ │ │ │ vmovhi.f32 s29, s14 │ │ │ │ vstr s29, [r7, #36] @ 0x24 │ │ │ │ - b.w 1ac8c >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x764> │ │ │ │ - ldr.w r8, [pc, #696] @ 1b7d0 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x12a8> │ │ │ │ + b.w 1a414 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x764> │ │ │ │ + ldr.w r8, [pc, #696] @ 1af58 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x12a8> │ │ │ │ movs r1, #56 @ 0x38 │ │ │ │ str.w r5, [sl, #1252] @ 0x4e4 │ │ │ │ vmov.f64 d12, #112 @ 0x3f800000 1.0 │ │ │ │ add.w r6, sl, #1256 @ 0x4e8 │ │ │ │ add.w fp, sl, #1512 @ 0x5e8 │ │ │ │ ldr.w r2, [r2, r8] │ │ │ │ movs r3, #0 │ │ │ │ @@ -25292,52 +24614,52 @@ │ │ │ │ strd r2, r3, [fp, #64] @ 0x40 │ │ │ │ strd r2, r3, [fp, #72] @ 0x48 │ │ │ │ vstr d1, [sp, #80] @ 0x50 │ │ │ │ strd r2, r3, [fp, #80] @ 0x50 │ │ │ │ vstr d0, [sp, #48] @ 0x30 │ │ │ │ strd r2, r3, [fp, #88] @ 0x58 │ │ │ │ vstr d6, [sp, #136] @ 0x88 │ │ │ │ - b.w 1a642 >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x11a> │ │ │ │ + b.w 19dca >(unsigned int, DSP::Oversampler<4, 32>&)@@Base+0x11a> │ │ │ │ nop │ │ │ │ ldr r1, [r6, #12] │ │ │ │ ldrh r3, [r4, #6] │ │ │ │ ldrh.w r3, [r5, #3812] @ 0xee4 │ │ │ │ lsls r4, r5, #21 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ... │ │ │ │ │ │ │ │ -0001b7d8 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base>: │ │ │ │ +0001af60 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base>: │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov fp, r2 │ │ │ │ ldr r4, [r0, #20] │ │ │ │ mov sl, r0 │ │ │ │ ldr r7, [r0, #24] │ │ │ │ vpush {d8-d15} │ │ │ │ ldr r3, [r4, #16] │ │ │ │ - ldr.w r2, [pc, #1484] @ 1bdb8 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5e0> │ │ │ │ + ldr.w r2, [pc, #1484] @ 1b540 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5e0> │ │ │ │ vldr s15, [r7, #52] @ 0x34 │ │ │ │ sub sp, #228 @ 0xe4 │ │ │ │ add r2, pc │ │ │ │ vldr s14, [r3] │ │ │ │ str r1, [sp, #108] @ 0x6c │ │ │ │ vldr s13, [r7, #56] @ 0x38 │ │ │ │ vcmpe.f32 s15, s14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 1b81c >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x44> │ │ │ │ + bgt.n 1afa4 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x44> │ │ │ │ vcmpe.f32 s13, s14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s15, s14 │ │ │ │ vmovls.f32 s15, s13 │ │ │ │ ldr.w r0, [sl, #1252] @ 0x4e4 │ │ │ │ vcvt.s32.f32 s0, s15 │ │ │ │ vmov r5, s0 │ │ │ │ cmp r0, r5 │ │ │ │ - bne.w 1c8a8 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x10d0> │ │ │ │ + bne.w 1c030 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x10d0> │ │ │ │ add.w r6, sl, #1256 @ 0x4e8 │ │ │ │ vldr d1, [r6, #144] @ 0x90 │ │ │ │ vldr d2, [r6, #168] @ 0xa8 │ │ │ │ vldr d6, [r6, #192] @ 0xc0 │ │ │ │ vldr d3, [r6, #200] @ 0xc8 │ │ │ │ vldr d5, [r6, #224] @ 0xe0 │ │ │ │ vldr d4, [r6, #8] │ │ │ │ @@ -25385,63 +24707,63 @@ │ │ │ │ vstr d5, [sp, #152] @ 0x98 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ vldr s3, [r7, #64] @ 0x40 │ │ │ │ vldr s11, [r3] │ │ │ │ vldr s1, [r7, #68] @ 0x44 │ │ │ │ vcmpe.f32 s11, s3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1b91c >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x144> │ │ │ │ + bmi.n 1b0a4 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x144> │ │ │ │ vcmpe.f32 s11, s1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s3, s1 │ │ │ │ vmovls.f32 s3, s11 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ vldr s8, [r7, #76] @ 0x4c │ │ │ │ vldr s27, [r0] │ │ │ │ vcvt.f64.f32 d10, s3 │ │ │ │ vldr s9, [r7, #80] @ 0x50 │ │ │ │ vcmpe.f32 s27, s8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1b94a >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x172> │ │ │ │ + bmi.n 1b0d2 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x172> │ │ │ │ vcmpe.f32 s27, s9 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s8, s9 │ │ │ │ vmovls.f32 s8, s27 │ │ │ │ ldr r1, [r4, #28] │ │ │ │ vldr s1, [r7, #88] @ 0x58 │ │ │ │ vldr s26, [r1] │ │ │ │ vcvt.f64.f32 d1, s8 │ │ │ │ vldr s0, [r7, #92] @ 0x5c │ │ │ │ vcmpe.f32 s26, s1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1b978 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x1a0> │ │ │ │ + bmi.n 1b100 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x1a0> │ │ │ │ vcmpe.f32 s26, s0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s1, s0 │ │ │ │ vmovls.f32 s1, s26 │ │ │ │ vstr d7, [sp, #176] @ 0xb0 │ │ │ │ add.w r8, sl, #1528 @ 0x5f8 │ │ │ │ add.w r9, sl, #1552 @ 0x610 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vstr d3, [sp, #192] @ 0xc0 │ │ │ │ vstr d6, [sp, #184] @ 0xb8 │ │ │ │ vstr d2, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d6, d1, d7 │ │ │ │ - vldr d2, [pc, #988] @ 1bd78 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5a0> │ │ │ │ + vldr d2, [pc, #988] @ 1b500 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5a0> │ │ │ │ vmov.f64 d3, #12 @ 0x40600000 3.5 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vcvt.f64.f32 d4, s1 │ │ │ │ vstr d5, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d0, d5, d2 │ │ │ │ vstr d4, [sp, #160] @ 0xa0 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d2, [pc, #964] @ 1bd80 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5a8> │ │ │ │ + vldr d2, [pc, #964] @ 1b508 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5a8> │ │ │ │ vldr d3, [sp, #168] @ 0xa8 │ │ │ │ vmla.f64 d12, d10, d8 │ │ │ │ vmov.f64 d13, d0 │ │ │ │ vldr d0, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d15, d13, d15 │ │ │ │ vmla.f64 d0, d10, d11 │ │ │ │ vmov.f64 d11, d0 │ │ │ │ @@ -25553,68 +24875,68 @@ │ │ │ │ vstr d4, [r6, #288] @ 0x120 │ │ │ │ add.w r6, sl, #1568 @ 0x620 │ │ │ │ vmul.f64 d0, d0, d2 │ │ │ │ vmul.f64 d2, d1, d2 │ │ │ │ vstr d0, [r9] │ │ │ │ vstr d7, [r0] │ │ │ │ vstr d2, [r6] │ │ │ │ - bmi.n 1bbae >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x3d6> │ │ │ │ + bmi.n 1b336 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x3d6> │ │ │ │ vldr s7, [sp, #56] @ 0x38 │ │ │ │ vcmpe.f32 s19, s7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s18, s7 │ │ │ │ vmovls.f32 s18, s19 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ vldr s29, [r7, #40] @ 0x28 │ │ │ │ vldr s17, [r3] │ │ │ │ vldr s21, [r7, #44] @ 0x2c │ │ │ │ vcmpe.f32 s17, s29 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1bbd8 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x400> │ │ │ │ + bmi.n 1b360 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x400> │ │ │ │ vcmpe.f32 s17, s21 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s29, s21 │ │ │ │ vmovls.f32 s29, s17 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ vldr s31, [r7, #28] │ │ │ │ vldr s23, [r1] │ │ │ │ vldr s25, [r7, #32] │ │ │ │ vcmpe.f32 s23, s31 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1bc02 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x42a> │ │ │ │ + bmi.n 1b38a >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x42a> │ │ │ │ vcmpe.f32 s23, s25 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s31, s25 │ │ │ │ vmovls.f32 s31, s23 │ │ │ │ - vldr s3, [pc, #428] @ 1bdb0 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5d8> │ │ │ │ + vldr s3, [pc, #428] @ 1b538 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5d8> │ │ │ │ add r0, sp, #216 @ 0xd8 │ │ │ │ add r1, sp, #208 @ 0xd0 │ │ │ │ add.w r6, sl, #1128 @ 0x468 │ │ │ │ str r6, [sp, #40] @ 0x28 │ │ │ │ addw r8, sl, #1132 @ 0x46c │ │ │ │ vmov.f64 d13, #112 @ 0x3f800000 1.0 │ │ │ │ - vldr s11, [pc, #408] @ 1bdb4 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5dc> │ │ │ │ + vldr s11, [pc, #408] @ 1b53c >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5dc> │ │ │ │ vldr s1, [sl] │ │ │ │ - vldr d3, [pc, #356] @ 1bd88 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5b0> │ │ │ │ + vldr d3, [pc, #356] @ 1b510 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5b0> │ │ │ │ vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ vcvt.f64.f32 d10, s18 │ │ │ │ vmov.f64 d8, d13 │ │ │ │ vmls.f64 d8, d10, d12 │ │ │ │ vcvt.f64.f32 d6, s31 │ │ │ │ - vldr d15, [pc, #340] @ 1bd90 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5b8> │ │ │ │ + vldr d15, [pc, #340] @ 1b518 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5b8> │ │ │ │ vmov.f32 s9, #96 @ 0x3f000000 0.5 │ │ │ │ vmul.f64 d7, d6, d8 │ │ │ │ vmul.f32 s28, s18, s18 │ │ │ │ vcvt.f32.f64 s13, d7 │ │ │ │ vmul.f32 s19, s13, s13 │ │ │ │ vmla.f32 s11, s19, s3 │ │ │ │ - vldr d9, [pc, #320] @ 1bd98 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5c0> │ │ │ │ + vldr d9, [pc, #320] @ 1b520 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5c0> │ │ │ │ vcvt.f64.f32 d11, s29 │ │ │ │ vmul.f32 s15, s11, s9 │ │ │ │ vdiv.f32 s5, s15, s1 │ │ │ │ vcvt.f64.f32 d1, s5 │ │ │ │ vmul.f64 d0, d1, d3 │ │ │ │ blx 7394 │ │ │ │ vldr d4, [sp, #216] @ 0xd8 │ │ │ │ @@ -25649,26 +24971,26 @@ │ │ │ │ vstr s31, [r0, #4] │ │ │ │ vldr s19, [r7, #100] @ 0x64 │ │ │ │ vldr s3, [r2] │ │ │ │ vcvt.f32.f64 s1, d0 │ │ │ │ vldr s9, [r7, #104] @ 0x68 │ │ │ │ vcmpe.f32 s3, s19 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1bd12 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x53a> │ │ │ │ + bmi.n 1b49a >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x53a> │ │ │ │ vcmpe.f32 s3, s9 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s19, s9 │ │ │ │ vmovls.f32 s19, s3 │ │ │ │ - vldr d7, [pc, #140] @ 1bda0 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5c8> │ │ │ │ + vldr d7, [pc, #140] @ 1b528 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5c8> │ │ │ │ addw lr, sl, #1620 @ 0x654 │ │ │ │ addw r9, sl, #1628 @ 0x65c │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ vcvt.f64.f32 d9, s19 │ │ │ │ - vldr d5, [pc, #128] @ 1bda8 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5d0> │ │ │ │ + vldr d5, [pc, #128] @ 1b530 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5d0> │ │ │ │ vldr s5, [lr] │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ vmov.f32 s28, #16 @ 0x40800000 4.0 │ │ │ │ vmul.f64 d7, d8, d9 │ │ │ │ vcvt.f64.f32 d2, s5 │ │ │ │ vcvt.f32.f64 s17, d7 │ │ │ │ vmul.f32 s15, s17, s28 │ │ │ │ @@ -25679,168 +25001,168 @@ │ │ │ │ vcvt.f32.f64 s11, d7 │ │ │ │ vstr s11, [r9] │ │ │ │ vldr s26, [r7, #112] @ 0x70 │ │ │ │ vldr s30, [r3] │ │ │ │ vldr s8, [r7, #116] @ 0x74 │ │ │ │ vcmpe.f32 s30, s26 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 1bdce >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5f6> │ │ │ │ - b.n 1bdbc >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5e4> │ │ │ │ + bmi.n 1b556 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5f6> │ │ │ │ + b.n 1b544 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5e4> │ │ │ │ nop.w │ │ │ │ strb r6, [r2, r4] │ │ │ │ - cbnz r5, 1bdea >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x612> │ │ │ │ + cbnz r5, 1b572 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x612> │ │ │ │ ldr r1, [r6, #56] @ 0x38 │ │ │ │ ands r2, r0 │ │ │ │ strb r6, [r2, r4] │ │ │ │ - cbnz r5, 1bdf2 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x61a> │ │ │ │ + cbnz r5, 1b57a >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x61a> │ │ │ │ ldr r1, [r6, #56] @ 0x38 │ │ │ │ ands r2, r2 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r3 │ │ │ │ ldr r7, [r6, #88] @ 0x58 │ │ │ │ @ instruction: 0xb6db │ │ │ │ - blt.n 1be72 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x69a> │ │ │ │ + blt.n 1b5fa >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x69a> │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #227 @ 0xe3 │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ - bcs.n 1bd90 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5b8> │ │ │ │ + bcs.n 1b518 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x5b8> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ movs r0, #0 │ │ │ │ cmp fp, r9 │ │ │ │ movs r0, r0 │ │ │ │ mvns r2, r7 │ │ │ │ - strb r4, [r0, #8] │ │ │ │ + ldrb r4, [r7, #9] │ │ │ │ movs r3, r0 │ │ │ │ vcmpe.f32 s30, s8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s26, s8 │ │ │ │ vmovls.f32 s26, s30 │ │ │ │ - vldr d2, [pc, #936] @ 1c178 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9a0> │ │ │ │ + vldr d2, [pc, #936] @ 1b900 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9a0> │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ - vldr d9, [pc, #936] @ 1c180 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9a8> │ │ │ │ - vldr d15, [pc, #940] @ 1c188 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9b0> │ │ │ │ - vldr d1, [pc, #944] @ 1c190 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9b8> │ │ │ │ + vldr d9, [pc, #936] @ 1b908 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9a8> │ │ │ │ + vldr d15, [pc, #940] @ 1b910 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9b0> │ │ │ │ + vldr d1, [pc, #944] @ 1b918 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9b8> │ │ │ │ vcvt.f64.f32 d8, s1 │ │ │ │ - vldr d0, [pc, #944] @ 1c198 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9c0> │ │ │ │ + vldr d0, [pc, #944] @ 1b920 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9c0> │ │ │ │ vmls.f64 d7, d6, d8 │ │ │ │ vmov.f32 s27, #20 @ 0x40a00000 5.0 │ │ │ │ vmul.f64 d3, d7, d2 │ │ │ │ vsub.f64 d5, d9, d10 │ │ │ │ vcvt.f64.f32 d4, s26 │ │ │ │ vmul.f32 s29, s29, s27 │ │ │ │ vmls.f64 d5, d11, d0 │ │ │ │ vmul.f64 d13, d3, d4 │ │ │ │ vcvt.f64.f32 d14, s29 │ │ │ │ vsub.f64 d9, d15, d14 │ │ │ │ - vldr d15, [pc, #908] @ 1c1a0 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9c8> │ │ │ │ + vldr d15, [pc, #908] @ 1b928 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9c8> │ │ │ │ vcvt.f32.f64 s13, d13 │ │ │ │ vmul.f64 d0, d5, d9 │ │ │ │ vstr s13, [sp, #144] @ 0x90 │ │ │ │ vmul.f64 d12, d8, d1 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d7, [pc, #892] @ 1c1a8 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9d0> │ │ │ │ + vldr d7, [pc, #892] @ 1b930 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9d0> │ │ │ │ ldr r1, [r4, #40] @ 0x28 │ │ │ │ - vldr d2, [pc, #892] @ 1c1b0 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9d8> │ │ │ │ - vldr d6, [pc, #896] @ 1c1b8 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9e0> │ │ │ │ - vldr d3, [pc, #900] @ 1c1c0 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9e8> │ │ │ │ + vldr d2, [pc, #892] @ 1b938 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9d8> │ │ │ │ + vldr d6, [pc, #896] @ 1b940 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9e0> │ │ │ │ + vldr d3, [pc, #900] @ 1b948 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9e8> │ │ │ │ vldr s19, [r7, #124] @ 0x7c │ │ │ │ vmls.f64 d15, d11, d7 │ │ │ │ vldr s3, [r7, #128] @ 0x80 │ │ │ │ vadd.f64 d0, d0, d2 │ │ │ │ vdiv.f64 d5, d15, d0 │ │ │ │ vmla.f64 d3, d11, d6 │ │ │ │ - vldr d11, [pc, #880] @ 1c1c8 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9f0> │ │ │ │ + vldr d11, [pc, #880] @ 1b950 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9f0> │ │ │ │ vcvt.f32.f64 s24, d12 │ │ │ │ vldr s25, [r1] │ │ │ │ vcmpe.f32 s25, s19 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vadd.f64 d6, d5, d3 │ │ │ │ vcvt.f32.f64 s7, d6 │ │ │ │ vcvt.f64.f32 d13, s7 │ │ │ │ vdiv.f64 d4, d11, d13 │ │ │ │ vcvt.f32.f64 s23, d4 │ │ │ │ - bmi.n 1be90 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x6b8> │ │ │ │ + bmi.n 1b618 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x6b8> │ │ │ │ vcmpe.f32 s25, s3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ vmovhi.f32 s19, s3 │ │ │ │ vmovls.f32 s19, s25 │ │ │ │ - vldr s31, [pc, #876] @ 1c200 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa28> │ │ │ │ + vldr s31, [pc, #876] @ 1b988 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa28> │ │ │ │ add.w r7, sl, #1216 @ 0x4c0 │ │ │ │ str r7, [sp, #96] @ 0x60 │ │ │ │ - ldr r6, [pc, #876] @ (1c208 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa30>) │ │ │ │ - vldr d1, [pc, #816] @ 1c1d0 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9f8> │ │ │ │ + ldr r6, [pc, #876] @ (1b990 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa30>) │ │ │ │ + vldr d1, [pc, #816] @ 1b958 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9f8> │ │ │ │ add r6, pc │ │ │ │ add.w r5, r6, r5, lsl #2 │ │ │ │ vmul.f32 s9, s19, s31 │ │ │ │ vldr s5, [sl, #4] │ │ │ │ - vldr d14, [pc, #808] @ 1c1d8 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa00> │ │ │ │ + vldr d14, [pc, #808] @ 1b960 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa00> │ │ │ │ vcvt.f64.f32 d9, s9 │ │ │ │ vmov.f64 d15, #120 @ 0x3fc00000 1.5 │ │ │ │ vadd.f64 d7, d9, d1 │ │ │ │ vcvt.f64.f32 d2, s5 │ │ │ │ vmul.f64 d6, d2, d15 │ │ │ │ vcvt.f32.f64 s1, d7 │ │ │ │ vcvt.f64.f32 d7, s1 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vcvt.f32.f64 s15, d7 │ │ │ │ vcvt.f64.f32 d3, s15 │ │ │ │ vmul.f64 d0, d3, d14 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ - vldr d5, [pc, #764] @ 1c1e0 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa08> │ │ │ │ + vldr d5, [pc, #764] @ 1b968 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa08> │ │ │ │ vcvt.f32.f64 s27, d0 │ │ │ │ vmul.f64 d0, d10, d5 │ │ │ │ vstr s27, [r7] │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ vldr s11, [r5] │ │ │ │ - vldr d10, [pc, #748] @ 1c1e8 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa10> │ │ │ │ + vldr d10, [pc, #748] @ 1b970 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa10> │ │ │ │ vneg.f32 s29, s11 │ │ │ │ vcvt.f64.f32 d13, s29 │ │ │ │ vmul.f64 d4, d13, d0 │ │ │ │ vmul.f64 d0, d8, d10 │ │ │ │ vcvt.f32.f64 s22, d4 │ │ │ │ blx 710c <__exp_finite@plt> │ │ │ │ ldr r0, [r4, #44] @ 0x2c │ │ │ │ ldr r2, [sp, #108] @ 0x6c │ │ │ │ ldr r4, [r4, #48] @ 0x30 │ │ │ │ str r0, [sp, #112] @ 0x70 │ │ │ │ str r4, [sp, #120] @ 0x78 │ │ │ │ vcvt.f32.f64 s17, d0 │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 1c75c >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xf84> │ │ │ │ + beq.w 1bee4 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xf84> │ │ │ │ ldr.w r4, [sl, #1608] @ 0x648 │ │ │ │ cmp r4, #0 │ │ │ │ - beq.w 1c766 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xf8e> │ │ │ │ + beq.w 1beee >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xf8e> │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ cmp r3, r4 │ │ │ │ it cs │ │ │ │ movcs r3, r4 │ │ │ │ str r3, [sp, #128] @ 0x80 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 1c870 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x1098> │ │ │ │ + beq.w 1bff8 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x1098> │ │ │ │ ldr r7, [sp, #112] @ 0x70 │ │ │ │ lsls r1, r3, #2 │ │ │ │ - vldr d9, [pc, #676] @ 1c1f0 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa18> │ │ │ │ + vldr d9, [pc, #676] @ 1b978 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa18> │ │ │ │ add.w r4, sl, #1512 @ 0x5e8 │ │ │ │ adds r6, r7, r1 │ │ │ │ add.w r9, fp, #148 @ 0x94 │ │ │ │ str r7, [sp, #8] │ │ │ │ add.w r8, sl, #1240 @ 0x4d8 │ │ │ │ - vldr d10, [pc, #664] @ 1c1f8 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa20> │ │ │ │ + vldr d10, [pc, #664] @ 1b980 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa20> │ │ │ │ add.w r5, sl, #1672 @ 0x688 │ │ │ │ ldr r7, [sp, #120] @ 0x78 │ │ │ │ add.w r0, sl, #1616 @ 0x650 │ │ │ │ str r1, [sp, #136] @ 0x88 │ │ │ │ addw r2, sl, #1836 @ 0x72c │ │ │ │ str r6, [sp, #64] @ 0x40 │ │ │ │ addw r3, sl, #1172 @ 0x494 │ │ │ │ @@ -25856,15 +25178,15 @@ │ │ │ │ str r7, [sp, #32] │ │ │ │ str r6, [sp, #0] │ │ │ │ ldr.w r0, [sl, #1196] @ 0x4ac │ │ │ │ ldr.w r6, [sl, #1192] @ 0x4a8 │ │ │ │ ldr r5, [sp, #24] │ │ │ │ eor.w r1, r0, #1 │ │ │ │ add.w ip, sl, r0, lsl #2 │ │ │ │ - vldr s3, [pc, #604] @ 1c204 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa2c> │ │ │ │ + vldr s3, [pc, #604] @ 1b98c >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa2c> │ │ │ │ add.w r7, ip, #1208 @ 0x4b8 │ │ │ │ add.w r3, ip, #1200 @ 0x4b0 │ │ │ │ add.w r2, sl, r1, lsl #2 │ │ │ │ vldr s7, [r6, #4] │ │ │ │ add.w r0, r2, #1200 @ 0x4b0 │ │ │ │ add.w lr, r2, #1208 @ 0x4b8 │ │ │ │ ldr r2, [sp, #96] @ 0x60 │ │ │ │ @@ -25980,31 +25302,31 @@ │ │ │ │ ands r7, r1 │ │ │ │ vldr s1, [r0, #16] │ │ │ │ vldr s7, [lr] │ │ │ │ add.w lr, r2, r7, lsl #2 │ │ │ │ vldr s13, [r0, #8] │ │ │ │ vmul.f32 s0, s7, s1 │ │ │ │ vldr s3, [ip] │ │ │ │ - b.n 1c20c >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa34> │ │ │ │ + b.n 1b994 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xa34> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ str r4, [r5, r7] │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb853fe9 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ ands r0, r5 │ │ │ │ - add r3, pc, #860 @ (adr r3, 1c4f0 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xd18>) │ │ │ │ + add r3, pc, #860 @ (adr r3, 1bc78 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xd18>) │ │ │ │ subs r5, #112 @ 0x70 │ │ │ │ - bvc.n 1c1ac >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9d4> │ │ │ │ + bvc.n 1b934 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x9d4> │ │ │ │ subs r7, #227 @ 0xe3 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #180 @ 0xb4 │ │ │ │ pop {r1, r3, r5, r6} │ │ │ │ str r3, [sp, #464] @ 0x1d0 │ │ │ │ @@ -26014,15 +25336,15 @@ │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #174 @ 0xae │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ ands r7, r4 │ │ │ │ @ instruction: 0xf6945f06 │ │ │ │ - ldr r4, [pc, #608] @ (1c420 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xc48>) │ │ │ │ + ldr r4, [pc, #608] @ (1bba8 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xc48>) │ │ │ │ subs r7, #101 @ 0x65 │ │ │ │ ldr r1, [r6, #12] │ │ │ │ ldrh r3, [r4, #6] │ │ │ │ ldrh.w r3, [r5, #3892] @ 0xf34 │ │ │ │ adds r2, #97 @ 0x61 │ │ │ │ adds r0, #85 @ 0x55 │ │ │ │ add r1, sp, #168 @ 0xa8 │ │ │ │ @@ -26050,15 +25372,15 @@ │ │ │ │ lsrs r2, r2, #18 │ │ │ │ ldr r4, [sp, #644] @ 0x284 │ │ │ │ subs r3, #199 @ 0xc7 │ │ │ │ movs r0, r0 │ │ │ │ mvns r4, r0 │ │ │ │ movs r0, r0 │ │ │ │ subs r5, #128 @ 0x80 │ │ │ │ - ldr r4, [pc, #352] @ (1c36c >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xb94>) │ │ │ │ + strb r4, [r5, r2] │ │ │ │ movs r2, r0 │ │ │ │ vldr s5, [r0] │ │ │ │ vldr s10, [r5] │ │ │ │ subs r5, r3, #7 │ │ │ │ ands r5, r1 │ │ │ │ vldr s12, [r0, #24] │ │ │ │ add.w r7, r2, r5, lsl #2 │ │ │ │ @@ -26181,19 +25503,19 @@ │ │ │ │ add.w r7, fp, lr, lsl #2 │ │ │ │ lsrs r3, r0, #2 │ │ │ │ add.w r0, lr, #4294967295 @ 0xffffffff │ │ │ │ adds r3, #1 │ │ │ │ ands.w r5, r3, #3 │ │ │ │ vstr s0, [r7, #148] @ 0x94 │ │ │ │ vmul.f32 s25, s0, s9 │ │ │ │ - beq.n 1c438 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xc60> │ │ │ │ + beq.n 1bbc0 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xc60> │ │ │ │ cmp r5, #1 │ │ │ │ - beq.n 1c41e >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xc46> │ │ │ │ + beq.n 1bba6 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xc46> │ │ │ │ cmp r5, #2 │ │ │ │ - beq.n 1c408 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xc30> │ │ │ │ + beq.n 1bb90 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xc30> │ │ │ │ and.w r1, r6, r0 │ │ │ │ vldmia r2!, {s10} │ │ │ │ subs r0, #1 │ │ │ │ add.w ip, fp, r1, lsl #2 │ │ │ │ vldr s11, [ip, #148] @ 0x94 │ │ │ │ vmla.f32 s25, s10, s11 │ │ │ │ and.w r3, r6, r0 │ │ │ │ @@ -26205,15 +25527,15 @@ │ │ │ │ and.w r5, r6, r0 │ │ │ │ vldmia r2!, {s14} │ │ │ │ subs r0, #1 │ │ │ │ add.w r1, fp, r5, lsl #2 │ │ │ │ vldr s15, [r1, #148] @ 0x94 │ │ │ │ cmp r2, r9 │ │ │ │ vmla.f32 s25, s14, s15 │ │ │ │ - beq.n 1c498 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xcc0> │ │ │ │ + beq.n 1bc20 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xcc0> │ │ │ │ ldr r5, [sp, #0] │ │ │ │ and.w ip, r6, r0 │ │ │ │ mov r7, r2 │ │ │ │ vldmia r7!, {s31} │ │ │ │ subs r1, r0, #1 │ │ │ │ add.w r3, fp, ip, lsl #2 │ │ │ │ and.w ip, r6, r1 │ │ │ │ @@ -26234,15 +25556,15 @@ │ │ │ │ vldr s26, [r7, #4] │ │ │ │ vldr s0, [r2, #-4] │ │ │ │ cmp r2, r9 │ │ │ │ vldr s1, [ip, #148] @ 0x94 │ │ │ │ vmla.f32 s25, s28, s29 │ │ │ │ vmla.f32 s25, s26, s27 │ │ │ │ vmla.f32 s25, s0, s1 │ │ │ │ - bne.n 1c43a >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xc62> │ │ │ │ + bne.n 1bbc2 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xc62> │ │ │ │ str r5, [sp, #0] │ │ │ │ ldr.w r5, [fp, #4] │ │ │ │ add.w r2, lr, #1 │ │ │ │ ldr.w r0, [fp] │ │ │ │ and.w r7, r2, r6 │ │ │ │ subs r6, r5, #2 │ │ │ │ ldr.w r2, [fp, #12] │ │ │ │ @@ -26420,15 +25742,15 @@ │ │ │ │ vcvt.f64.f32 d2, s28 │ │ │ │ vmul.f32 s31, s23, s15 │ │ │ │ vadd.f64 d3, d2, d1 │ │ │ │ vstr d3, [r0, #136] @ 0x88 │ │ │ │ str.w r6, [sl, #1800] @ 0x708 │ │ │ │ vstmia r1!, {s31} │ │ │ │ str r1, [sp, #32] │ │ │ │ - bne.w 1bf92 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x7ba> │ │ │ │ + bne.w 1b71a >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x7ba> │ │ │ │ ldr.w r4, [sl, #1608] @ 0x648 │ │ │ │ ldr r7, [sp, #128] @ 0x80 │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ ldr r0, [sp, #112] @ 0x70 │ │ │ │ subs r4, r4, r7 │ │ │ │ ldr r6, [sp, #136] @ 0x88 │ │ │ │ subs r7, r3, r7 │ │ │ │ @@ -26436,15 +25758,15 @@ │ │ │ │ mov r9, r0 │ │ │ │ str.w r4, [sl, #1608] @ 0x648 │ │ │ │ add r9, r6 │ │ │ │ add r2, r6 │ │ │ │ str.w r9, [sp, #112] @ 0x70 │ │ │ │ str r2, [sp, #120] @ 0x78 │ │ │ │ str r7, [sp, #108] @ 0x6c │ │ │ │ - bne.w 1bf2e >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x756> │ │ │ │ + bne.w 1b6b6 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x756> │ │ │ │ add sp, #228 @ 0xe4 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add.w r8, sl, #1672 @ 0x688 │ │ │ │ add.w ip, sl, #1824 @ 0x720 │ │ │ │ add.w r9, sl, #1616 @ 0x650 │ │ │ │ ldr.w r4, [sl, #1616] @ 0x650 │ │ │ │ @@ -26457,30 +25779,30 @@ │ │ │ │ vldr s25, [ip] │ │ │ │ vldr s13, [r9, #8] │ │ │ │ vmul.f32 s3, s21, s16 │ │ │ │ vabs.f64 d15, d9 │ │ │ │ vsqrt.f64 d7, d15 │ │ │ │ vmov.f32 s31, s3 │ │ │ │ vcvt.f32.f64 s7, d7 │ │ │ │ - vldr d7, [pc, #956] @ 1cb68 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x1390> │ │ │ │ + vldr d7, [pc, #956] @ 1c2f0 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x1390> │ │ │ │ vcvt.f64.f32 d2, s7 │ │ │ │ vadd.f64 d7, d2, d7 │ │ │ │ vcvt.f32.f64 s19, d7 │ │ │ │ vmla.f32 s31, s19, s25 │ │ │ │ vcmpe.f32 s31, s13 │ │ │ │ vstr s31, [ip, #8] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vstr s31, [r9, #220] @ 0xdc │ │ │ │ it mi │ │ │ │ vldrmi s0, [r9, #28] │ │ │ │ - bmi.n 1c828 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x1050> │ │ │ │ + bmi.n 1bfb0 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x1050> │ │ │ │ vmov.f32 s0, #112 @ 0x3f800000 1.0 │ │ │ │ vldr s11, [sp, #144] @ 0x90 │ │ │ │ vadd.f32 s9, s13, s0 │ │ │ │ - vldr d6, [pc, #908] @ 1cb70 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x1398> │ │ │ │ + vldr d6, [pc, #908] @ 1c2f8 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x1398> │ │ │ │ vsub.f32 s5, s9, s31 │ │ │ │ vmul.f32 s1, s5, s5 │ │ │ │ vmul.f32 s15, s1, s1 │ │ │ │ vmul.f32 s6, s15, s5 │ │ │ │ vcvt.f64.f32 d7, s6 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -26494,15 +25816,15 @@ │ │ │ │ vadd.f64 d0, d13, d13 │ │ │ │ blx 6e7c <__exp2_finite@plt> │ │ │ │ vcvt.f32.f64 s0, d0 │ │ │ │ vldr s29, [r9, #20] │ │ │ │ vstr s0, [r9, #24] │ │ │ │ vcmpe.f32 s0, s29 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 1c874 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x109c> │ │ │ │ + bpl.n 1bffc >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x109c> │ │ │ │ vsub.f32 s18, s29, s0 │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ vldr s16, [r9, #4] │ │ │ │ vldr s25, [r9, #12] │ │ │ │ vmul.f32 s13, s18, s16 │ │ │ │ vcmpe.f32 s13, s25 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -26511,32 +25833,32 @@ │ │ │ │ cmp r3, r4 │ │ │ │ it cs │ │ │ │ movcs r3, r4 │ │ │ │ str r3, [sp, #128] @ 0x80 │ │ │ │ vneg.f32 s3, s13 │ │ │ │ vstr s3, [r9, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 1bf44 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x76c> │ │ │ │ + bne.w 1b6cc >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x76c> │ │ │ │ str r3, [sp, #136] @ 0x88 │ │ │ │ - b.n 1c738 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xf60> │ │ │ │ + b.n 1bec0 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0xf60> │ │ │ │ itt le │ │ │ │ movle.w ip, #0 │ │ │ │ strle.w ip, [r9, #36] @ 0x24 │ │ │ │ - ble.w 1bf34 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x75c> │ │ │ │ + ble.w 1b6bc >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x75c> │ │ │ │ vsub.f32 s8, s0, s29 │ │ │ │ vldr s2, [r9, #4] │ │ │ │ vldr s28, [r9, #16] │ │ │ │ vmul.f32 s21, s8, s2 │ │ │ │ vcmpe.f32 s21, s28 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it hi │ │ │ │ vmovhi.f32 s21, s28 │ │ │ │ vstr s21, [r9, #36] @ 0x24 │ │ │ │ - b.w 1bf34 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x75c> │ │ │ │ - ldr.w r8, [pc, #716] @ 1cb78 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x13a0> │ │ │ │ + b.w 1b6bc >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x75c> │ │ │ │ + ldr.w r8, [pc, #716] @ 1c300 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x13a0> │ │ │ │ movs r1, #56 @ 0x38 │ │ │ │ str.w r5, [sl, #1252] @ 0x4e4 │ │ │ │ add.w r6, sl, #1256 @ 0x4e8 │ │ │ │ mov.w r9, #0 │ │ │ │ movt r9, #16368 @ 0x3ff0 │ │ │ │ ldr.w r2, [r2, r8] │ │ │ │ mov.w r8, #0 │ │ │ │ @@ -26703,45 +26025,726 @@ │ │ │ │ strd r2, r3, [ip, #64] @ 0x40 │ │ │ │ strd r2, r3, [ip, #72] @ 0x48 │ │ │ │ vstr d1, [sp, #80] @ 0x50 │ │ │ │ strd r2, r3, [ip, #80] @ 0x50 │ │ │ │ vstr d0, [sp, #48] @ 0x30 │ │ │ │ strd r2, r3, [ip, #88] @ 0x58 │ │ │ │ vstr d6, [sp, #136] @ 0x88 │ │ │ │ - b.w 1b8f2 >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x11a> │ │ │ │ + b.w 1b07a >(unsigned int, DSP::Oversampler<2, 32>&)@@Base+0x11a> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ldrh r7, [r4, #52] @ 0x34 │ │ │ │ ldr r1, [sp, #672] @ 0x2a0 │ │ │ │ ldrsb r2, [r0, r7] │ │ │ │ subs r2, #243 @ 0xf3 │ │ │ │ ldr r1, [r6, #12] │ │ │ │ ldrh r3, [r4, #6] │ │ │ │ ldrh.w r3, [r5, #3812] @ 0xee4 │ │ │ │ lsls r4, r5, #21 │ │ │ │ ... │ │ │ │ │ │ │ │ -0001cb7c ::_run(void*, unsigned long)@@Base>: │ │ │ │ - cbz r1, 1cba8 ::_run(void*, unsigned long)@@Base+0x2c> │ │ │ │ +0001c304 ::_run(void*, unsigned long)@@Base>: │ │ │ │ + cbz r1, 1c330 ::_run(void*, unsigned long)@@Base+0x2c> │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ mov r5, r1 │ │ │ │ - cbnz r3, 1cb9e ::_run(void*, unsigned long)@@Base+0x22> │ │ │ │ + cbnz r3, 1c326 ::_run(void*, unsigned long)@@Base+0x22> │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ blx 7484 │ │ │ │ vldr s15, [r4, #16] │ │ │ │ vneg.f32 s0, s15 │ │ │ │ vstr s0, [r4, #16] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ blx 7284 │ │ │ │ movs r0, #0 │ │ │ │ str r0, [r4, #12] │ │ │ │ - b.n 1cb88 ::_run(void*, unsigned long)@@Base+0xc> │ │ │ │ + b.n 1c310 ::_run(void*, unsigned long)@@Base+0xc> │ │ │ │ + bx lr │ │ │ │ + nop │ │ │ │ + movs r0, r0 │ │ │ │ + ... │ │ │ │ + │ │ │ │ +0001c338 : │ │ │ │ + ldrd r2, r3, [r0, #20] │ │ │ │ + push {r4, lr} │ │ │ │ + mov r4, r0 │ │ │ │ + ldr r1, [r2, #4] │ │ │ │ + vldr s15, [r3, #16] │ │ │ │ + vldr s14, [r1] │ │ │ │ + vpush {d8} │ │ │ │ + vcmpe.f32 s14, s15 │ │ │ │ + vldr s13, [r3, #20] │ │ │ │ + vmrs APSR_nzcv, fpscr │ │ │ │ + bmi.n 1c36e │ │ │ │ + vcmpe.f32 s14, s13 │ │ │ │ + vmrs APSR_nzcv, fpscr │ │ │ │ + ite hi │ │ │ │ + vmovhi.f32 s15, s13 │ │ │ │ + vmovls.f32 s15, s14 │ │ │ │ + vstr s15, [r4, #32] │ │ │ │ + ldr r0, [r2, #0] │ │ │ │ + vldr s2, [r3, #4] │ │ │ │ + vldr s0, [r0] │ │ │ │ + vldr s1, [r3, #8] │ │ │ │ + vcmpe.f32 s0, s2 │ │ │ │ + vmrs APSR_nzcv, fpscr │ │ │ │ + bmi.n 1c39c │ │ │ │ + vcmpe.f32 s0, s1 │ │ │ │ + vmrs APSR_nzcv, fpscr │ │ │ │ + ite hi │ │ │ │ + vmovhi.f32 s2, s1 │ │ │ │ + vmovls.f32 s2, s0 │ │ │ │ + vldr d5, [pc, #80] @ 1c3f0 │ │ │ │ + vcvt.f64.f32 d6, s2 │ │ │ │ + vldr s3, [r4] │ │ │ │ + vstr s2, [r4, #28] │ │ │ │ + vmul.f64 d2, d6, d5 │ │ │ │ + vcvt.f64.f32 d3, s3 │ │ │ │ + vdiv.f64 d8, d2, d3 │ │ │ │ + vmov.f64 d0, d8 │ │ │ │ + blx 702c │ │ │ │ + vadd.f64 d4, d0, d0 │ │ │ │ + vneg.f64 d0, d8 │ │ │ │ + vstr d4, [r4, #64] @ 0x40 │ │ │ │ + blx 7578 │ │ │ │ + vadd.f64 d7, d8, d8 │ │ │ │ + vstr d0, [r4, #48] @ 0x30 │ │ │ │ + vneg.f64 d0, d7 │ │ │ │ + blx 7578 │ │ │ │ + vpop {d8} │ │ │ │ + movs r2, #0 │ │ │ │ + str r2, [r4, #40] @ 0x28 │ │ │ │ + vstr d0, [r4, #56] @ 0x38 │ │ │ │ + pop {r4, pc} │ │ │ │ + nop │ │ │ │ + cmp r5, #24 │ │ │ │ + strb r4, [r0, r1] │ │ │ │ + movs r1, #251 @ 0xfb │ │ │ │ + ands r1, r3 │ │ │ │ + │ │ │ │ +0001c3f8 : │ │ │ │ + stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + mov r4, r0 │ │ │ │ + ldr.w r8, [r0, #20] │ │ │ │ + mov r9, r1 │ │ │ │ + ldr r5, [r0, #24] │ │ │ │ + vpush {d8-d15} │ │ │ │ + ldr.w r7, [r8, #4] │ │ │ │ + ldr.w r3, [pc, #1236] @ 1c8e4 │ │ │ │ + ldr.w r2, [pc, #1236] @ 1c8e8 │ │ │ │ + add r3, pc │ │ │ │ + vldr s26, [r5, #16] │ │ │ │ + sub sp, #44 @ 0x2c │ │ │ │ + ldr.w sl, [r8, #8] │ │ │ │ + ldr r6, [r3, r2] │ │ │ │ + vldr s21, [r7] │ │ │ │ + ldr r3, [r6, #0] │ │ │ │ + vldr s27, [r5, #20] │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ + vcmpe.f32 s21, s26 │ │ │ │ + vmrs APSR_nzcv, fpscr │ │ │ │ + it mi │ │ │ │ + vmovmi.f32 s14, s26 │ │ │ │ + bmi.n 1c452 │ │ │ │ + vcmpe.f32 s21, s27 │ │ │ │ + vmrs APSR_nzcv, fpscr │ │ │ │ + ite hi │ │ │ │ + vmovhi.f32 s14, s27 │ │ │ │ + vmovls.f32 s14, s21 │ │ │ │ + vldr s16, [r4, #32] │ │ │ │ + vcmp.f32 s16, s14 │ │ │ │ + vmrs APSR_nzcv, fpscr │ │ │ │ + beq.w 1c676 │ │ │ │ + vmov.f64 d1, #112 @ 0x3f800000 1.0 │ │ │ │ + vmov s13, r9 │ │ │ │ + vcvt.f64.f32 d7, s14 │ │ │ │ + vcvt.f64.u32 d6, s13 │ │ │ │ + vcvt.f64.f32 d0, s16 │ │ │ │ + vdiv.f64 d1, d1, d6 │ │ │ │ + vdiv.f64 d0, d7, d0 │ │ │ │ + blx 6eac <__pow_finite@plt> │ │ │ │ + vmov.f64 d9, d0 │ │ │ │ + ldr.w r0, [r8] │ │ │ │ + vldr s22, [r5, #4] │ │ │ │ + vldr s15, [r0] │ │ │ │ + vldr s1, [r5, #8] │ │ │ │ + vcmpe.f32 s15, s22 │ │ │ │ + vmrs APSR_nzcv, fpscr │ │ │ │ + bmi.n 1c4b2 │ │ │ │ + vcmpe.f32 s15, s1 │ │ │ │ + vmrs APSR_nzcv, fpscr │ │ │ │ + ite hi │ │ │ │ + vmovhi.f32 s22, s1 │ │ │ │ + vmovls.f32 s22, s15 │ │ │ │ + vldr s3, [r4, #28] │ │ │ │ + vcmp.f32 s3, s22 │ │ │ │ + vmrs APSR_nzcv, fpscr │ │ │ │ + bne.w 1c67c │ │ │ │ + cmp.w r9, #0 │ │ │ │ + beq.w 1c642 │ │ │ │ + add.w r8, sl, r9, lsl #2 │ │ │ │ + ldr r1, [r4, #40] @ 0x28 │ │ │ │ + sub.w ip, r8, sl │ │ │ │ + mov r3, sl │ │ │ │ + sub.w r0, ip, #4 │ │ │ │ + vldr d10, [r4, #64] @ 0x40 │ │ │ │ + add.w r9, r4, r1, lsl #3 │ │ │ │ + lsrs r2, r0, #2 │ │ │ │ + adds r2, #1 │ │ │ │ + vldr d15, [r9, #48] @ 0x30 │ │ │ │ + ands.w r0, r2, #3 │ │ │ │ + beq.n 1c560 │ │ │ │ + cmp r0, #1 │ │ │ │ + beq.n 1c536 │ │ │ │ + cmp r0, #2 │ │ │ │ + bne.w 1c88e │ │ │ │ + eor.w r1, r1, #1 │ │ │ │ + vcvt.f64.f32 d1, s16 │ │ │ │ + add.w sl, r4, r1, lsl #3 │ │ │ │ + vldr d7, [sl, #48] @ 0x30 │ │ │ │ + vnmls.f64 d7, d10, d15 │ │ │ │ + vmul.f64 d8, d1, d7 │ │ │ │ + vstr d7, [sl, #48] @ 0x30 │ │ │ │ + vmov.f64 d15, d7 │ │ │ │ + vcvt.f32.f64 s3, d8 │ │ │ │ + vstmia r3!, {s3} │ │ │ │ + vldr s17, [r4, #32] │ │ │ │ + vcvt.f64.f32 d8, s17 │ │ │ │ + vmul.f64 d8, d8, d9 │ │ │ │ + vcvt.f32.f64 s16, d8 │ │ │ │ + vstr s16, [r4, #32] │ │ │ │ + eor.w r1, r1, #1 │ │ │ │ + add.w ip, r4, r1, lsl #3 │ │ │ │ + vcvt.f64.f32 d14, s16 │ │ │ │ + vldr d6, [ip, #48] @ 0x30 │ │ │ │ + vnmls.f64 d6, d10, d15 │ │ │ │ + vmul.f64 d8, d14, d6 │ │ │ │ + vstr d6, [ip, #48] @ 0x30 │ │ │ │ + vmov.f64 d15, d6 │ │ │ │ + vcvt.f32.f64 s7, d8 │ │ │ │ + vstmia r3!, {s7} │ │ │ │ + b.n 1c61c │ │ │ │ + eor.w r2, r1, #1 │ │ │ │ + vcvt.f64.f32 d3, s16 │ │ │ │ + add.w lr, r4, r1, lsl #3 │ │ │ │ + mov r9, r3 │ │ │ │ + add.w r0, r4, r2, lsl #3 │ │ │ │ + adds r3, #16 │ │ │ │ + vldr d13, [r0, #48] @ 0x30 │ │ │ │ + vnmls.f64 d13, d10, d15 │ │ │ │ + vmul.f64 d8, d3, d13 │ │ │ │ + vstr d13, [r0, #48] @ 0x30 │ │ │ │ + vldr d0, [lr, #48] @ 0x30 │ │ │ │ + vnmls.f64 d0, d10, d13 │ │ │ │ + vcvt.f32.f64 s11, d8 │ │ │ │ + vstmia r9!, {s11} │ │ │ │ + vldr s25, [r4, #32] │ │ │ │ + vcvt.f64.f32 d5, s25 │ │ │ │ + vmul.f64 d7, d5, d9 │ │ │ │ + vcvt.f32.f64 s31, d7 │ │ │ │ + vcvt.f64.f32 d4, s31 │ │ │ │ + vstr s31, [r4, #32] │ │ │ │ + vstr d0, [lr, #48] @ 0x30 │ │ │ │ + vmul.f64 d7, d4, d0 │ │ │ │ + vldr d11, [r0, #48] @ 0x30 │ │ │ │ + vnmls.f64 d11, d10, d0 │ │ │ │ + vcvt.f32.f64 s13, d7 │ │ │ │ + vstr s13, [r3, #-12] │ │ │ │ + vldr s15, [r4, #32] │ │ │ │ + vcvt.f64.f32 d12, s15 │ │ │ │ + vmul.f64 d7, d12, d9 │ │ │ │ + vcvt.f32.f64 s29, d7 │ │ │ │ + vcvt.f64.f32 d1, s29 │ │ │ │ + vstr s29, [r4, #32] │ │ │ │ + vstr d11, [r0, #48] @ 0x30 │ │ │ │ + vmul.f64 d7, d1, d11 │ │ │ │ + vldr d15, [lr, #48] @ 0x30 │ │ │ │ + vnmls.f64 d15, d10, d11 │ │ │ │ + vcvt.f32.f64 s5, d7 │ │ │ │ + vstr s5, [r9, #4] │ │ │ │ + vldr s27, [r4, #32] │ │ │ │ + vcvt.f64.f32 d7, s27 │ │ │ │ + vmul.f64 d7, d7, d9 │ │ │ │ + vcvt.f32.f64 s23, d7 │ │ │ │ + vcvt.f64.f32 d8, s23 │ │ │ │ + vstr s23, [r4, #32] │ │ │ │ + vstr d15, [lr, #48] @ 0x30 │ │ │ │ + vmul.f64 d7, d8, d15 │ │ │ │ + vcvt.f32.f64 s1, d7 │ │ │ │ + vstr s1, [r3, #-4] │ │ │ │ + cmp r8, r3 │ │ │ │ + vldr s9, [r4, #32] │ │ │ │ + vcvt.f64.f32 d2, s9 │ │ │ │ + vmul.f64 d8, d2, d9 │ │ │ │ + vcvt.f32.f64 s16, d8 │ │ │ │ + vstr s16, [r4, #32] │ │ │ │ + bne.n 1c560 │ │ │ │ + str r1, [r4, #40] @ 0x28 │ │ │ │ + vldr s21, [r7] │ │ │ │ + vldr s26, [r5, #16] │ │ │ │ + vldr s27, [r5, #20] │ │ │ │ + vcmpe.f32 s21, s26 │ │ │ │ + vmrs APSR_nzcv, fpscr │ │ │ │ + bmi.n 1c65e │ │ │ │ + vcmpe.f32 s21, s27 │ │ │ │ + vmrs APSR_nzcv, fpscr │ │ │ │ + ite hi │ │ │ │ + vmovhi.f32 s26, s27 │ │ │ │ + vmovls.f32 s26, s21 │ │ │ │ + ldr r5, [sp, #36] @ 0x24 │ │ │ │ + ldr r7, [r6, #0] │ │ │ │ + vstr s26, [r4, #32] │ │ │ │ + cmp r5, r7 │ │ │ │ + bne.w 1c8cc │ │ │ │ + add sp, #44 @ 0x2c │ │ │ │ + vpop {d8-d15} │ │ │ │ + ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + vmov.f64 d9, #112 @ 0x3f800000 1.0 │ │ │ │ + b.n 1c486 │ │ │ │ + vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ + add.w lr, r4, #40 @ 0x28 │ │ │ │ + vmov s4, r9 │ │ │ │ + mov ip, sp │ │ │ │ + ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ + vldr d10, [r4, #64] @ 0x40 │ │ │ │ + add.w fp, r0, #1 │ │ │ │ + stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ + mov r8, r0 │ │ │ │ + ldmia.w lr, {r0, r1, r2, r3} │ │ │ │ + vcvt.f64.u32 d3, s4 │ │ │ │ + eor.w r8, r8, #1 │ │ │ │ + vstr s22, [r4, #28] │ │ │ │ + stmia.w ip, {r0, r1, r2, r3} │ │ │ │ + add.w r1, r4, fp, lsl #3 │ │ │ │ + vldr s24, [r4] │ │ │ │ + vdiv.f64 d4, d5, d3 │ │ │ │ + vldr d15, [r1, #40] @ 0x28 │ │ │ │ + vmov.f64 d0, d15 │ │ │ │ + vcvt.f64.f32 d12, s24 │ │ │ │ + vcvt.f64.f32 d11, s22 │ │ │ │ + vcvt.f32.f64 s17, d4 │ │ │ │ + blx 70d0 <__asin_finite@plt> │ │ │ │ + add.w r2, r4, r8, lsl #3 │ │ │ │ + vldr d1, [r2, #48] @ 0x30 │ │ │ │ + vnmls.f64 d1, d10, d15 │ │ │ │ + vmov.f64 d14, d0 │ │ │ │ + vcmpe.f64 d15, d1 │ │ │ │ + vmrs APSR_nzcv, fpscr │ │ │ │ + bgt.w 1c884 │ │ │ │ + vldr d0, [pc, #476] @ 1c8d0 │ │ │ │ + vmul.f64 d6, d11, d0 │ │ │ │ + vdiv.f64 d15, d6, d12 │ │ │ │ + vmov.f64 d0, d15 │ │ │ │ + blx 702c │ │ │ │ + vadd.f64 d11, d0, d0 │ │ │ │ + vsub.f64 d0, d14, d15 │ │ │ │ + vstr d11, [r4, #64] @ 0x40 │ │ │ │ + blx 7578 │ │ │ │ + vadd.f64 d5, d15, d15 │ │ │ │ + vmov.f64 d12, d0 │ │ │ │ + vsub.f64 d0, d14, d5 │ │ │ │ + vstr d12, [r4, #48] @ 0x30 │ │ │ │ + blx 7578 │ │ │ │ + movs r0, #0 │ │ │ │ + str r0, [r4, #40] @ 0x28 │ │ │ │ + vstr d0, [r4, #56] @ 0x38 │ │ │ │ + cmp.w r9, #0 │ │ │ │ + beq.w 1c87e │ │ │ │ + add r3, sp, #40 @ 0x28 │ │ │ │ + tst.w r9, #1 │ │ │ │ + add.w fp, r3, fp, lsl #3 │ │ │ │ + mov ip, r0 │ │ │ │ + mov r3, sl │ │ │ │ + add.w lr, sl, r9, lsl #2 │ │ │ │ + vldr d1, [fp, #-40] @ 0xffffffd8 │ │ │ │ + vldr s7, [pc, #400] @ 1c8e0 │ │ │ │ + vmov.f32 s5, #112 @ 0x3f800000 1.0 │ │ │ │ + bne.n 1c80a │ │ │ │ + add.w r9, r8, #1 │ │ │ │ + add.w sl, sp, #40 @ 0x28 │ │ │ │ + eor.w r8, r8, #1 │ │ │ │ + mov.w ip, #1 │ │ │ │ + add.w r1, sl, r9, lsl #3 │ │ │ │ + vldr d13, [r1, #-40] @ 0xffffffd8 │ │ │ │ + vnmls.f64 d13, d10, d1 │ │ │ │ + vnmls.f64 d0, d11, d12 │ │ │ │ + vstr d13, [r1, #-40] @ 0xffffffd8 │ │ │ │ + vcvt.f32.f64 s9, d13 │ │ │ │ + vmul.f32 s16, s9, s16 │ │ │ │ + vmov.f64 d12, d0 │ │ │ │ + vldr d0, [r4, #48] @ 0x30 │ │ │ │ + vstr d12, [r4, #56] @ 0x38 │ │ │ │ + vmov.f32 s7, s17 │ │ │ │ + vstmia r3!, {s16} │ │ │ │ + vmov.f64 d1, d13 │ │ │ │ + vsub.f32 s5, s5, s17 │ │ │ │ + b.n 1c7f6 │ │ │ │ + add.w r1, ip, #1 │ │ │ │ + eor.w r2, r8, #1 │ │ │ │ + adds r2, #1 │ │ │ │ + vcvt.f64.f32 d5, s27 │ │ │ │ + add.w fp, r4, r1, lsl #3 │ │ │ │ + add.w sl, sl, r2, lsl #3 │ │ │ │ + vldr d12, [fp, #40] @ 0x28 │ │ │ │ + vldr d1, [sl, #-40] @ 0xffffffd8 │ │ │ │ + vnmls.f64 d12, d11, d0 │ │ │ │ + vnmls.f64 d1, d10, d14 │ │ │ │ + vstr d12, [fp, #40] @ 0x28 │ │ │ │ + vldr d0, [r9, #40] @ 0x28 │ │ │ │ + vmul.f64 d5, d5, d12 │ │ │ │ + vstr d1, [sl, #-40] @ 0xffffffd8 │ │ │ │ + vcvt.f64.f32 d4, s13 │ │ │ │ + vmla.f64 d5, d4, d1 │ │ │ │ + vadd.f32 s7, s27, s17 │ │ │ │ + vcvt.f32.f64 s29, d5 │ │ │ │ + vmul.f32 s5, s29, s26 │ │ │ │ + vstr s5, [r3, #4] │ │ │ │ + adds r3, r0, #4 │ │ │ │ + vsub.f32 s5, s13, s17 │ │ │ │ + vldr s11, [r4, #32] │ │ │ │ + vcvt.f64.f32 d4, s11 │ │ │ │ + vmul.f64 d7, d4, d9 │ │ │ │ + vcvt.f32.f64 s16, d7 │ │ │ │ + vstr s16, [r4, #32] │ │ │ │ + add.w r2, r8, #1 │ │ │ │ + add.w sl, sp, #40 @ 0x28 │ │ │ │ + eor.w r1, ip, #1 │ │ │ │ + mov r0, r3 │ │ │ │ + vnmls.f64 d0, d11, d12 │ │ │ │ + add.w r2, sl, r2, lsl #3 │ │ │ │ + add.w fp, r1, #1 │ │ │ │ + vldr d14, [r2, #-40] @ 0xffffffd8 │ │ │ │ + add.w r9, r4, fp, lsl #3 │ │ │ │ + vnmls.f64 d14, d10, d1 │ │ │ │ + vstr d0, [r9, #40] @ 0x28 │ │ │ │ + vcvt.f64.f32 d6, s7 │ │ │ │ + vmul.f64 d7, d6, d0 │ │ │ │ + vstr d14, [r2, #-40] @ 0xffffffd8 │ │ │ │ + vcvt.f64.f32 d15, s5 │ │ │ │ + vmla.f64 d7, d15, d14 │ │ │ │ + vsub.f32 s13, s5, s17 │ │ │ │ + vcvt.f32.f64 s25, d7 │ │ │ │ + vmul.f32 s31, s25, s16 │ │ │ │ + vstmia r0!, {s31} │ │ │ │ + vadd.f32 s27, s7, s17 │ │ │ │ + vldr s15, [r4, #32] │ │ │ │ + cmp lr, r0 │ │ │ │ + vcvt.f64.f32 d2, s15 │ │ │ │ + vmul.f64 d3, d2, d9 │ │ │ │ + vcvt.f32.f64 s26, d3 │ │ │ │ + vstr s26, [r4, #32] │ │ │ │ + bne.n 1c7a2 │ │ │ │ + vldr s27, [r5, #20] │ │ │ │ + vldr s26, [r5, #16] │ │ │ │ + str r1, [r4, #40] @ 0x28 │ │ │ │ + vldr s21, [r7] │ │ │ │ + b.n 1c642 │ │ │ │ + vldr d7, [pc, #80] @ 1c8d8 │ │ │ │ + vsub.f64 d14, d7, d0 │ │ │ │ + b.n 1c6f0 │ │ │ │ + eor.w r1, r1, #1 │ │ │ │ + vcvt.f64.f32 d0, s16 │ │ │ │ + add.w fp, r4, r1, lsl #3 │ │ │ │ + vldr d11, [fp, #48] @ 0x30 │ │ │ │ + vnmls.f64 d11, d10, d15 │ │ │ │ + vmul.f64 d8, d0, d11 │ │ │ │ + vstr d11, [fp, #48] @ 0x30 │ │ │ │ + vmov.f64 d15, d11 │ │ │ │ + vcvt.f32.f64 s23, d8 │ │ │ │ + vstmia r3!, {s23} │ │ │ │ + vldr s1, [r4, #32] │ │ │ │ + vcvt.f64.f32 d12, s1 │ │ │ │ + vmul.f64 d8, d12, d9 │ │ │ │ + vcvt.f32.f64 s16, d8 │ │ │ │ + vstr s16, [r4, #32] │ │ │ │ + b.n 1c4fa │ │ │ │ + blx 71e8 <__stack_chk_fail@plt> │ │ │ │ + cmp r5, #24 │ │ │ │ + strb r4, [r0, r1] │ │ │ │ + movs r1, #251 @ 0xfb │ │ │ │ + ands r1, r3 │ │ │ │ + cmp r5, #24 │ │ │ │ + strb r4, [r0, r1] │ │ │ │ + movs r1, #251 @ 0xfb │ │ │ │ + ands r1, r1 │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str r2, [r4, #92] @ 0x5c │ │ │ │ + movs r3, r0 │ │ │ │ + lsls r4, r4, #11 │ │ │ │ + ... │ │ │ │ + │ │ │ │ +0001c8ec ::setup()@@Base>: │ │ │ │ + stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + mov r4, r0 │ │ │ │ + ldr r5, [pc, #300] @ (1ca20 ::setup()@@Base+0x134>) │ │ │ │ + movs r6, #3 │ │ │ │ + ldr.w r8, [pc, #300] @ 1ca24 ::setup()@@Base+0x138> │ │ │ │ + movs r7, #4 │ │ │ │ + add r5, pc │ │ │ │ + ldr r3, [pc, #296] @ (1ca28 ::setup()@@Base+0x13c>) │ │ │ │ + ldr r0, [pc, #296] @ (1ca2c ::setup()@@Base+0x140>) │ │ │ │ + movw r9, #65534 @ 0xfffe │ │ │ │ + ldr r1, [pc, #296] @ (1ca30 ::setup()@@Base+0x144>) │ │ │ │ + add r3, pc │ │ │ │ + ldr r2, [pc, #296] @ (1ca34 ::setup()@@Base+0x148>) │ │ │ │ + add r0, pc │ │ │ │ + add r1, pc │ │ │ │ + str r3, [r4, #4] │ │ │ │ + strd r0, r1, [r4, #12] │ │ │ │ + add r2, pc │ │ │ │ + str r7, [r4, #8] │ │ │ │ + movs r0, #12 │ │ │ │ + str r2, [r4, #20] │ │ │ │ + movt r9, #8191 @ 0x1fff │ │ │ │ + str r6, [r4, #24] │ │ │ │ + ldr.w r6, [r5, r8] │ │ │ │ + str r6, [r4, #40] @ 0x28 │ │ │ │ + blx 70e8 │ │ │ │ + mov r8, r0 │ │ │ │ + ldr r0, [r4, #24] │ │ │ │ + str.w r8, [r4, #32] │ │ │ │ + cmp r0, r9 │ │ │ │ + bhi.n 1ca1c ::setup()@@Base+0x130> │ │ │ │ + lsls r0, r0, #2 │ │ │ │ + movw r7, #43690 @ 0xaaaa │ │ │ │ + blx 70e8 │ │ │ │ + ldr r3, [r4, #24] │ │ │ │ + movt r7, #2730 @ 0xaaa │ │ │ │ + cmp r3, r7 │ │ │ │ + mov r9, r0 │ │ │ │ + str r0, [r4, #28] │ │ │ │ + bhi.n 1ca1c ::setup()@@Base+0x130> │ │ │ │ + movs r0, #12 │ │ │ │ + mul.w r0, r0, r3 │ │ │ │ + blx 70e8 │ │ │ │ + ldr.w ip, [r4, #24] │ │ │ │ + cmp.w ip, #0 │ │ │ │ + mov r3, r0 │ │ │ │ + str r0, [r4, #76] @ 0x4c │ │ │ │ + str r0, [r4, #36] @ 0x24 │ │ │ │ + ble.n 1c9ee ::setup()@@Base+0x102> │ │ │ │ + add.w sl, r6, #8 │ │ │ │ + ldrd r7, lr, [r6] │ │ │ │ + ldmia.w sl, {r0, r1, r2} │ │ │ │ + tst.w lr, #1 │ │ │ │ + str.w r7, [r8] │ │ │ │ + str.w lr, [r9] │ │ │ │ + stmia.w r3, {r0, r1, r2} │ │ │ │ + itt ne │ │ │ │ + orrne.w r0, r0, #3 │ │ │ │ + strne r0, [r3, #0] │ │ │ │ + cmp.w ip, #1 │ │ │ │ + beq.n 1c9ee ::setup()@@Base+0x102> │ │ │ │ + add.w r1, r6, #32 │ │ │ │ + ldr.w sl, [r6, #28] │ │ │ │ + add.w lr, r3, #12 │ │ │ │ + ldr r7, [r6, #24] │ │ │ │ + ldmia r1, {r0, r1, r2} │ │ │ │ + tst.w sl, #1 │ │ │ │ + str.w r7, [r8, #4] │ │ │ │ + str.w sl, [r9, #4] │ │ │ │ + stmia.w lr, {r0, r1, r2} │ │ │ │ + ittt ne │ │ │ │ + movne r2, r0 │ │ │ │ + orrne.w r2, r2, #3 │ │ │ │ + strne r2, [r3, #12] │ │ │ │ + cmp.w ip, #2 │ │ │ │ + beq.n 1c9ee ::setup()@@Base+0x102> │ │ │ │ + ldr r0, [r6, #48] @ 0x30 │ │ │ │ + add.w r2, r6, #56 @ 0x38 │ │ │ │ + ldr r7, [r6, #52] @ 0x34 │ │ │ │ + add.w ip, r3, #24 │ │ │ │ + str.w r0, [r8, #8] │ │ │ │ + lsls r6, r7, #31 │ │ │ │ + ldmia r2, {r0, r1, r2} │ │ │ │ + str.w r7, [r9, #8] │ │ │ │ + itt mi │ │ │ │ + movmi r6, r0 │ │ │ │ + orrmi.w r6, r6, #3 │ │ │ │ + stmia.w ip, {r0, r1, r2} │ │ │ │ + it mi │ │ │ │ + strmi r6, [r3, #24] │ │ │ │ + ldr.w r8, [pc, #72] @ 1ca38 ::setup()@@Base+0x14c> │ │ │ │ + ldr.w r9, [pc, #72] @ 1ca3c ::setup()@@Base+0x150> │ │ │ │ + ldr r1, [pc, #72] @ (1ca40 ::setup()@@Base+0x154>) │ │ │ │ + ldr.w r3, [r5, r8] │ │ │ │ + ldr.w sl, [pc, #68] @ 1ca44 ::setup()@@Base+0x158> │ │ │ │ + ldr r0, [pc, #68] @ (1ca48 ::setup()@@Base+0x15c>) │ │ │ │ + str r3, [r4, #44] @ 0x2c │ │ │ │ + ldr.w r2, [r5, r9] │ │ │ │ + str r2, [r4, #48] @ 0x30 │ │ │ │ + ldr r7, [r5, r1] │ │ │ │ + str r7, [r4, #52] @ 0x34 │ │ │ │ + ldr.w r6, [r5, sl] │ │ │ │ + str r6, [r4, #56] @ 0x38 │ │ │ │ + ldr r5, [r5, r0] │ │ │ │ + str r5, [r4, #72] @ 0x48 │ │ │ │ + ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + blx 7354 <__cxa_throw_bad_array_new_length@plt> │ │ │ │ + str r4, [r7, #12] │ │ │ │ + movs r3, r0 │ │ │ │ + lsls r0, r7, #10 │ │ │ │ + movs r0, r0 │ │ │ │ + cmp r4, r7 │ │ │ │ + movs r2, r0 │ │ │ │ + cmp r4, r7 │ │ │ │ + movs r2, r0 │ │ │ │ + subs r2, #146 @ 0x92 │ │ │ │ + movs r2, r0 │ │ │ │ + subs r2, #166 @ 0xa6 │ │ │ │ + movs r2, r0 │ │ │ │ + lsls r4, r3, #18 │ │ │ │ + movs r0, r0 │ │ │ │ + lsls r0, r5, #12 │ │ │ │ + movs r0, r0 │ │ │ │ + lsls r0, r4, #23 │ │ │ │ + movs r0, r0 │ │ │ │ + lsls r0, r0, #21 │ │ │ │ + movs r0, r0 │ │ │ │ + lsls r0, r0, #16 │ │ │ │ + ... │ │ │ │ + │ │ │ │ +0001ca4c ::_connect_port(void*, unsigned long, float*)@@Base>: │ │ │ │ + ldr r3, [r0, #20] │ │ │ │ + str.w r2, [r3, r1, lsl #2] │ │ │ │ + bx lr │ │ │ │ + │ │ │ │ +0001ca54 ::_activate(void*)@@Base>: │ │ │ │ + movs r3, #1 │ │ │ │ + str r3, [r0, #12] │ │ │ │ + bx lr │ │ │ │ + nop │ │ │ │ + │ │ │ │ +0001ca5c ::_cleanup(void*)@@Base>: │ │ │ │ + push {r4, lr} │ │ │ │ + mov r4, r0 │ │ │ │ + ldr r0, [r0, #20] │ │ │ │ + cbz r0, 1ca68 ::_cleanup(void*)@@Base+0xc> │ │ │ │ + blx 72ac │ │ │ │ + mov r0, r4 │ │ │ │ + movs r1, #28 │ │ │ │ + ldmia.w sp!, {r4, lr} │ │ │ │ + b.w 70a8 │ │ │ │ + │ │ │ │ +0001ca74 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base>: │ │ │ │ + push {r3, r4, r5, r6, r7, lr} │ │ │ │ + mov r5, r0 │ │ │ │ + vpush {d8} │ │ │ │ + movs r0, #72 @ 0x48 │ │ │ │ + vmov s16, r1 │ │ │ │ + blx 6e88 │ │ │ │ + movs r2, #72 @ 0x48 │ │ │ │ + movs r1, #0 │ │ │ │ + mov r4, r0 │ │ │ │ + blx 7084 │ │ │ │ + ldr r7, [r5, #76] @ 0x4c │ │ │ │ + movw r3, #65534 @ 0xfffe │ │ │ │ + ldr r5, [r5, #24] │ │ │ │ + movt r3, #8191 @ 0x1fff │ │ │ │ + cmp r5, r3 │ │ │ │ + str r7, [r4, #24] │ │ │ │ + bhi.n 1cb78 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x104> │ │ │ │ + lsls r6, r5, #2 │ │ │ │ + mov r0, r6 │ │ │ │ + blx 70e8 │ │ │ │ + cmp r5, #0 │ │ │ │ + str r0, [r4, #20] │ │ │ │ + ble.n 1cb40 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xcc> │ │ │ │ + subs r1, r6, #4 │ │ │ │ + adds r2, r7, #4 │ │ │ │ + add r6, r0 │ │ │ │ + lsrs r5, r1, #2 │ │ │ │ + adds r5, #1 │ │ │ │ + ands.w r3, r5, #7 │ │ │ │ + beq.n 1cb02 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x8e> │ │ │ │ + cmp r3, #1 │ │ │ │ + beq.n 1caf6 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x82> │ │ │ │ + cmp r3, #2 │ │ │ │ + beq.n 1caf0 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x7c> │ │ │ │ + cmp r3, #3 │ │ │ │ + beq.n 1caea ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x76> │ │ │ │ + cmp r3, #4 │ │ │ │ + beq.n 1cae4 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x70> │ │ │ │ + cmp r3, #5 │ │ │ │ + beq.n 1cade ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x6a> │ │ │ │ + cmp r3, #6 │ │ │ │ + bne.n 1cb6e ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xfa> │ │ │ │ + str.w r2, [r0], #4 │ │ │ │ + adds r2, #12 │ │ │ │ + str.w r2, [r0], #4 │ │ │ │ + adds r2, #12 │ │ │ │ + str.w r2, [r0], #4 │ │ │ │ + adds r2, #12 │ │ │ │ + str.w r2, [r0], #4 │ │ │ │ + adds r2, #12 │ │ │ │ + str.w r2, [r0], #4 │ │ │ │ + adds r2, #12 │ │ │ │ + str.w r2, [r0], #4 │ │ │ │ + cmp r0, r6 │ │ │ │ + add.w r2, r2, #12 │ │ │ │ + beq.n 1cb40 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0xcc> │ │ │ │ + mov ip, r0 │ │ │ │ + add.w r7, r2, #12 │ │ │ │ + str.w r2, [ip], #4 │ │ │ │ + add.w r1, r2, #24 │ │ │ │ + str r7, [r0, #4] │ │ │ │ + add.w r5, r2, #36 @ 0x24 │ │ │ │ + str.w r1, [ip, #4] │ │ │ │ + add.w r7, r2, #48 @ 0x30 │ │ │ │ + str r5, [r0, #12] │ │ │ │ + add.w r3, r2, #60 @ 0x3c │ │ │ │ + str r7, [r0, #16] │ │ │ │ + add.w r1, r2, #72 @ 0x48 │ │ │ │ + str r3, [r0, #20] │ │ │ │ + add.w r5, r2, #84 @ 0x54 │ │ │ │ + str r1, [r0, #24] │ │ │ │ + adds r0, #32 │ │ │ │ + str.w r5, [r0, #-4] │ │ │ │ + cmp r0, r6 │ │ │ │ + add.w r2, r2, #96 @ 0x60 │ │ │ │ + bne.n 1cb02 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x8e> │ │ │ │ + vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ + mov r0, r4 │ │ │ │ + movw r6, #58632 @ 0xe508 │ │ │ │ + movt r6, #7740 @ 0x1e3c │ │ │ │ + str r6, [r4, #16] │ │ │ │ + vcvt.f64.u32 d6, s16 │ │ │ │ + vdiv.f64 d7, d5, d6 │ │ │ │ + vcvt.f32.u32 s0, s16 │ │ │ │ + vpop {d8} │ │ │ │ + vstr s0, [r4] │ │ │ │ + vcvt.f32.f64 s14, d7 │ │ │ │ + vstr s14, [r4, #4] │ │ │ │ + pop {r3, r4, r5, r6, r7, pc} │ │ │ │ + str.w r2, [r0], #4 │ │ │ │ + add.w r2, r7, #16 │ │ │ │ + b.n 1cad8 ::_instantiate(_LADSPA_Descriptor const*, unsigned long)@@Base+0x64> │ │ │ │ + blx 7354 <__cxa_throw_bad_array_new_length@plt> │ │ │ │ + │ │ │ │ +0001cb7c ::_run(void*, unsigned long)@@Base>: │ │ │ │ + cbz r1, 1cba8 ::_run(void*, unsigned long)@@Base+0x2c> │ │ │ │ + push {r3, r4, r5, lr} │ │ │ │ + mov r4, r0 │ │ │ │ + ldr r3, [r0, #12] │ │ │ │ + mov r5, r1 │ │ │ │ + cbnz r3, 1cb9e ::_run(void*, unsigned long)@@Base+0x22> │ │ │ │ + mov r1, r5 │ │ │ │ + mov r0, r4 │ │ │ │ + blx 7254 │ │ │ │ + vldr s15, [r4, #16] │ │ │ │ + vneg.f32 s0, s15 │ │ │ │ + vstr s0, [r4, #16] │ │ │ │ + pop {r3, r4, r5, pc} │ │ │ │ + blx 7448 │ │ │ │ + movs r0, #0 │ │ │ │ + str r0, [r4, #12] │ │ │ │ + b.n 1cb88 ::_run(void*, unsigned long)@@Base+0xc> │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ ... │ │ │ │ │ │ │ │ 0001cbb0 : │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ ├── readelf --wide --decompress --hex-dump=.rodata {} │ │ │ │ @@ -77,68 +77,68 @@ │ │ │ │ 0x00040820 74657200 6d6f6465 00000000 7b303a27 ter.mode....{0:' │ │ │ │ 0x00040830 6c6f7720 70617373 272c313a 2762616e low pass',1:'ban │ │ │ │ 0x00040840 64207061 7373272c 7d000000 66696c74 d pass',}...filt │ │ │ │ 0x00040850 65720000 7b303a27 62726561 74687927 er..{0:'breathy' │ │ │ │ 0x00040860 2c313a27 66617427 7d000000 66202848 ,1:'fat'}...f (H │ │ │ │ 0x00040870 7a290000 51000000 64657074 68000000 z)..Q...depth... │ │ │ │ 0x00040880 6c666f2f 656e7600 73686170 65000000 lfo/env.shape... │ │ │ │ - 0x00040890 53696e00 432a2053 696e202d 2053696e Sin.C* Sin - Sin │ │ │ │ - 0x000408a0 65207761 76652067 656e6572 61746f72 e wave generator │ │ │ │ - 0x000408b0 00000000 ee7c7f3f c3f5983f 0e2d923f .....|.?...?.-.? │ │ │ │ - 0x000408c0 ee7c7f3f a8c68bbf a8c68bbf 1d5ae4be .|.?.........Z.. │ │ │ │ - 0x000408d0 c3f528be 0e2d32bf 0000a03f c3f5983f ..(..-2....?...? │ │ │ │ - 0x000408e0 0000803f 00000000 00000000 0000803f ...?...........? │ │ │ │ - 0x000408f0 9a99993e 0ad7233c 53617475 72617465 ...>..# │ │ │ │ - 0x00040b20 416d7056 54530000 432a2041 6d705654 AmpVTS..C* AmpVT │ │ │ │ - 0x00040b30 53202d20 49646561 6c697365 64206775 S - Idealised gu │ │ │ │ - 0x00040b40 69746172 20616d70 6c696669 63617469 itar amplificati │ │ │ │ - 0x00040b50 6f6e0000 54696d20 476f6574 7a65203c on..Tim Goetze < │ │ │ │ - 0x00040b60 74696d40 71756974 74652e64 653e2c20 tim@quitte.de>, │ │ │ │ - 0x00040b70 44617669 64205965 68203c64 74796568 David Yeh ....over.... │ │ │ │ - 0x00040ba0 7b303a27 3278272c 313a2734 78272c32 {0:'2x',1:'4x',2 │ │ │ │ - 0x00040bb0 3a273878 277d0000 62726967 68740000 :'8x'}..bright.. │ │ │ │ - 0x00040bc0 706f7765 72000000 746f6e65 73746163 power...tonestac │ │ │ │ - 0x00040bd0 6b000000 61747461 636b0000 73717561 k...attack..squa │ │ │ │ - 0x00040be0 73680000 6c6f7763 75740000 50686173 sh..lowcut..Phas │ │ │ │ + 0x00040890 ee7c7f3f c3f5983f 0e2d923f ee7c7f3f .|.?...?.-.?.|.? │ │ │ │ + 0x000408a0 a8c68bbf a8c68bbf 1d5ae4be c3f528be .........Z....(. │ │ │ │ + 0x000408b0 0e2d32bf 0000a03f c3f5983f 0000803f .-2....?...?...? │ │ │ │ + 0x000408c0 00000000 00000000 0000803f 9a99993e ...........?...> │ │ │ │ + 0x000408d0 0ad7233c 53617475 72617465 00000000 ..#AmpV │ │ │ │ + 0x00040b00 54530000 432a2041 6d705654 53202d20 TS..C* AmpVTS - │ │ │ │ + 0x00040b10 49646561 6c697365 64206775 69746172 Idealised guitar │ │ │ │ + 0x00040b20 20616d70 6c696669 63617469 6f6e0000 amplification.. │ │ │ │ + 0x00040b30 54696d20 476f6574 7a65203c 74696d40 Tim Goetze , Davi │ │ │ │ + 0x00040b50 64205965 68203c64 74796568 40636372 d Yeh │ │ │ │ + 0x00040b70 00000000 6f766572 00000000 7b303a27 ....over....{0:' │ │ │ │ + 0x00040b80 3278272c 313a2734 78272c32 3a273878 2x',1:'4x',2:'8x │ │ │ │ + 0x00040b90 277d0000 62726967 68740000 706f7765 '}..bright..powe │ │ │ │ + 0x00040ba0 72000000 746f6e65 73746163 6b000000 r...tonestack... │ │ │ │ + 0x00040bb0 61747461 636b0000 73717561 73680000 attack..squash.. │ │ │ │ + 0x00040bc0 6c6f7763 75740000 53696e00 432a2053 lowcut..Sin.C* S │ │ │ │ + 0x00040bd0 696e202d 2053696e 65207761 76652067 in - Sine wave g │ │ │ │ + 0x00040be0 656e6572 61746f72 00000000 50686173 enerator....Phas │ │ │ │ 0x00040bf0 65724949 00000000 432a2050 68617365 erII....C* Phase │ │ │ │ 0x00040c00 72494920 2d204d6f 6e6f2070 68617365 rII - Mono phase │ │ │ │ 0x00040c10 72000000 6c666f00 7b303a27 73696e65 r...lfo.{0:'sine │ │ │ │ 0x00040c20 272c313a 27667261 6374616c 277d0000 ',1:'fractal'}.. │ │ │ │ 0x00040c30 73707265 61640000 7265736f 6e616e63 spread..resonanc │ │ │ │ 0x00040c40 65000000 43616269 6e657449 56000000 e...CabinetIV... │ │ │ │ 0x00040c50 432a2043 6162696e 65744956 202d2049 C* CabinetIV - I │ │ │ ├── readelf --wide --decompress --hex-dump=.ARM.extab {} │ │ │ │ @@ -3,23 +3,23 @@ │ │ │ │ 0x00041508 80c90181 b0ab08b1 00000000 52b20181 ............R... │ │ │ │ 0x00041518 b0af87c9 00000000 3eb20181 b0af87c9 ........>....... │ │ │ │ 0x00041528 00000000 80c90181 b0ab08b1 00000000 ................ │ │ │ │ 0x00041538 80c90181 b0ab08b1 00000000 c9120181 ................ │ │ │ │ 0x00041548 b0b0ad87 00000000 c9100181 b0b0af84 ................ │ │ │ │ 0x00041558 00000000 80c90181 b0ad08b1 00000000 ................ │ │ │ │ 0x00041568 c9140181 b0b0af87 00000000 80c90181 ................ │ │ │ │ - 0x00041578 b0af08b1 00000000 80c90181 b0ab08b1 ................ │ │ │ │ - 0x00041588 00000000 c90a0181 b0b0af81 00000000 ................ │ │ │ │ - 0x00041598 c91a0181 b0b0af87 00000000 c90c0181 ................ │ │ │ │ - 0x000415a8 b0b0af87 00000000 80c90181 b0ab08b1 ................ │ │ │ │ - 0x000415b8 00000000 80c90181 b0ab08b1 00000000 ................ │ │ │ │ - 0x000415c8 80c90181 b0ad08b1 00000000 c9220181 .............".. │ │ │ │ + 0x00041578 b0af08b1 00000000 c90a0181 b0b0af81 ................ │ │ │ │ + 0x00041588 00000000 c91a0181 b0b0af87 00000000 ................ │ │ │ │ + 0x00041598 c90c0181 b0b0af87 00000000 80c90181 ................ │ │ │ │ + 0x000415a8 b0ab08b1 00000000 80c90181 b0ab08b1 ................ │ │ │ │ + 0x000415b8 00000000 80c90181 b0ad08b1 00000000 ................ │ │ │ │ + 0x000415c8 c9220181 b0b0af87 00000000 c9380181 ."...........8.. │ │ │ │ 0x000415d8 b0b0af87 00000000 c9380181 b0b0af87 .........8...... │ │ │ │ 0x000415e8 00000000 c9380181 b0b0af87 00000000 .....8.......... │ │ │ │ - 0x000415f8 c9380181 b0b0af87 00000000 81c90181 .8.............. │ │ │ │ + 0x000415f8 80c90181 b0ab08b1 00000000 81c90181 ................ │ │ │ │ 0x00041608 b0ad08b1 00000000 fab20181 af86c904 ................ │ │ │ │ 0x00041618 00000000 c90c0181 b0b0af87 00000000 ................ │ │ │ │ 0x00041628 deb20181 af87c909 00000000 deb20181 ................ │ │ │ │ 0x00041638 af87c909 00000000 34b20181 b0af87c9 ........4....... │ │ │ │ 0x00041648 00000000 d8b20181 af87c91c 00000000 ................ │ │ │ │ 0x00041658 c91a0181 b0b0af83 00000000 c90f0181 ................ │ │ │ │ 0x00041668 b0b0ae80 00000000 80c90181 b0ab08b1 ................ │ │ │ ├── readelf --wide --decompress --hex-dump=.ARM.exidx {} │ │ │ │ @@ -19,31 +19,31 @@ │ │ │ │ 0x000419bc 7cbffc7f a908b180 a4bffc7f 01000000 |............... │ │ │ │ 0x000419cc dcc1fc7f 80fbff7f bcc8fc7f b0b0ae80 ................ │ │ │ │ 0x000419dc b8cafc7f 01000000 d8cafc7f 74fbff7f ............t... │ │ │ │ 0x000419ec 30ccfc7f a908b180 5cccfc7f 01000000 0.......\....... │ │ │ │ 0x000419fc 54cffc7f 68fbff7f 74d8fc7f b0b0ae80 T...h...t....... │ │ │ │ 0x00041a0c 50dbfc7f 01000000 74dbfc7f 5cfbff7f P.......t...\... │ │ │ │ 0x00041a1c 24ddfc7f a908b180 4cddfc7f 01000000 $.......L....... │ │ │ │ - 0x00041a2c f8e2fc7f b0b0ae80 50e4fc7f 01000000 ........P....... │ │ │ │ - 0x00041a3c 70e4fc7f 40fbff7f 70e5fc7f a908b180 p...@...p....... │ │ │ │ - 0x00041a4c 9ce5fc7f 01000000 fce6fc7f 34fbff7f ............4... │ │ │ │ - 0x00041a5c 1812fd7f b0b0ae80 d813fd7f 01000000 ................ │ │ │ │ - 0x00041a6c 8416fd7f b0b0ae80 2819fd7f 01000000 ........(....... │ │ │ │ - 0x00041a7c a81cfd7f b0b0ae80 bc1ffd7f 10fbff7f ................ │ │ │ │ - 0x00041a8c 9c2bfd7f 01000000 0438fd7f 0cfbff7f .+.......8...... │ │ │ │ - 0x00041a9c 8c42fd7f a908b180 b442fd7f 08fbff7f .B.......B...... │ │ │ │ - 0x00041aac 3844fd7f 0cfbff7f 3446fd7f 01000000 8D......4F...... │ │ │ │ - 0x00041abc ac47fd7f a908b180 0448fd7f 01000000 .G.......H...... │ │ │ │ - 0x00041acc 3849fd7f b0b0ae80 a04bfd7f 01000000 8I.......K...... │ │ │ │ - 0x00041adc 044cfd7f e8faff7f 9c4dfd7f 01000000 .L.......M...... │ │ │ │ - 0x00041aec 1055fd7f a908b180 3c55fd7f 01000000 .U......